TimeQuest Timing Analyzer report for DSP
Mon Apr 16 12:01:13 2018
Quartus II 64-Bit Version 15.0.1 Build 150 06/03/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 43. Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Board Trace Model Assignments
 57. Input Transition Times
 58. Signal Integrity Metrics (Slow 1200mv 0c Model)
 59. Signal Integrity Metrics (Slow 1200mv 85c Model)
 60. Signal Integrity Metrics (Fast 1200mv 0c Model)
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.1 Build 150 06/03/2015 SJ Web Edition ;
; Revision Name      ; DSP                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; DSP.sdc       ; OK     ; Mon Apr 16 12:01:11 2018 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; CLOCK_50                                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                    ; { CLOCK_50 }                                         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 488.281 ; 2.05 MHz  ; 0.000 ; 244.140 ; 50.00      ; 3125      ; 128         ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst|altpll_component|auto_generated|pll1|inclk[0] ; { inst|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                    ;
+-----------+-----------------+--------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                       ; Note ;
+-----------+-----------------+--------------------------------------------------+------+
; 60.77 MHz ; 60.77 MHz       ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 471.825 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.358 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.747   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.800 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                     ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 471.825 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 16.403     ;
; 471.837 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 16.391     ;
; 471.932 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 16.286     ;
; 471.935 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 16.283     ;
; 471.981 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 16.247     ;
; 472.000 ; BP_v1:inst7|s1_16[0]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 16.218     ;
; 472.035 ; BP_v1:inst7|s1_16[13]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 16.183     ;
; 472.071 ; BP_v1:inst7|s1_16[10]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 16.148     ;
; 472.132 ; BP_v1:inst7|s1_16[11]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 16.087     ;
; 472.133 ; BP_v1:inst9|s1_16[2]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 16.095     ;
; 472.142 ; BP_v1:inst6|s1_16[4]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 16.075     ;
; 472.175 ; BP_v1:inst7|s1_16[5]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 16.044     ;
; 472.236 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 15.982     ;
; 472.255 ; BP_v1:inst7|s1_16[4]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 15.964     ;
; 472.268 ; BP_v1:inst9|s1_16[6]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 15.958     ;
; 472.287 ; BP_v1:inst7|s1_16[12]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 15.931     ;
; 472.293 ; BP_v1:inst9|s1_16[4]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 15.933     ;
; 472.306 ; BP_v1:inst7|s1_16[7]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 15.913     ;
; 472.313 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 15.916     ;
; 472.318 ; BP_v1:inst6|s1_16[7]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 15.899     ;
; 472.319 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 15.899     ;
; 472.345 ; BP_v1:inst9|s1_16[8]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 15.884     ;
; 472.364 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 15.840     ;
; 472.379 ; BP_v1:inst10|s1_16[6]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 15.825     ;
; 472.399 ; BP_v1:inst10|s1_16[0]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 15.805     ;
; 472.434 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 15.783     ;
; 472.441 ; BP_v1:inst9|s1_16[7]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 15.788     ;
; 472.508 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 15.710     ;
; 472.521 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.686     ;
; 472.532 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 15.683     ;
; 472.565 ; BP_v1:inst10|s1_16[5]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.642     ;
; 472.597 ; BP_v1:inst7|s1_16[6]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 15.622     ;
; 472.599 ; BP_v1:inst10|s1_16[7]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.608     ;
; 472.627 ; BP_v1:inst10|s1_16[15] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.066     ; 15.583     ;
; 472.633 ; BP_v1:inst10|s1_16[9]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.574     ;
; 472.648 ; BP_v1:inst9|s1_16[13]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 15.582     ;
; 472.649 ; BP_v1:inst6|s1_16[6]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 15.568     ;
; 472.676 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 15.540     ;
; 472.719 ; BP_v1:inst10|s1_16[8]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.488     ;
; 472.738 ; BP_v1:inst9|s1_16[10]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 15.491     ;
; 472.747 ; BP_v1:inst9|s1_16[12]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 15.483     ;
; 472.756 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.451     ;
; 472.756 ; BP_v1:inst8|s1_16[5]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 15.460     ;
; 472.757 ; BP_v1:inst8|s1_16[6]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 15.459     ;
; 472.764 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.443     ;
; 472.781 ; BP_v1:inst10|s1_16[1]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 15.423     ;
; 472.788 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.419     ;
; 472.788 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 15.427     ;
; 472.801 ; BP_v1:inst8|s1_16[9]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.406     ;
; 472.828 ; BP_v1:inst10|s1_16[14] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.066     ; 15.382     ;
; 472.842 ; BP_v1:inst10|s1_16[11] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.365     ;
; 472.850 ; BP_v1:inst9|s1_16[11]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 15.379     ;
; 472.861 ; BP_v1:inst5|s1_16[4]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 15.368     ;
; 472.881 ; BP_v1:inst6|s1_16[11]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 15.336     ;
; 472.884 ; BP_v1:inst6|s1_16[9]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 15.333     ;
; 472.899 ; BP_v1:inst9|s1_16[15]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 15.331     ;
; 472.902 ; BP_v1:inst10|s1_16[2]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 15.302     ;
; 472.927 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 15.303     ;
; 472.928 ; BP_v1:inst9|s1_16[14]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 15.302     ;
; 472.934 ; BP_v1:inst8|s1_16[12]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 15.283     ;
; 472.944 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 15.270     ;
; 472.964 ; BP_v1:inst6|s1_16[13]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 15.252     ;
; 472.968 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 15.248     ;
; 472.977 ; BP_v1:inst8|s1_16[11]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.230     ;
; 472.995 ; BP_v1:inst9|s1_16[9]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 15.234     ;
; 472.996 ; BP_v1:inst8|s1_16[2]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 15.219     ;
; 473.004 ; BP_v1:inst8|s1_16[7]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 15.212     ;
; 473.013 ; BP_v1:inst10|s1_16[13] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.066     ; 15.197     ;
; 473.036 ; BP_v1:inst6|s1_16[10]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 15.181     ;
; 473.063 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.144     ;
; 473.065 ; BP_v1:inst10|s1_16[12] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.066     ; 15.145     ;
; 473.069 ; BP_v1:inst5|s1_16[7]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 15.162     ;
; 473.102 ; BP_v1:inst6|s1_16[1]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 15.112     ;
; 473.106 ; BP_v1:inst6|s1_16[3]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 15.108     ;
; 473.106 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 15.124     ;
; 473.128 ; BP_v1:inst6|s1_16[12]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 15.088     ;
; 473.141 ; BP_v1:inst8|s1_16[13]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 15.076     ;
; 473.188 ; BP_v1:inst4|s1_16[0]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 15.039     ;
; 473.188 ; BP_v1:inst10|s1_16[10] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.019     ;
; 473.251 ; BP_v1:inst5|s1_16[1]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 14.979     ;
; 473.253 ; BP_v1:inst8|s1_16[14]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.964     ;
; 473.254 ; BP_v1:inst5|s1_16[6]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 14.977     ;
; 473.267 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 14.949     ;
; 473.308 ; BP_v1:inst3|s1_16[0]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 14.901     ;
; 473.327 ; BP_v1:inst3|s1_16[3]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 14.882     ;
; 473.367 ; BP_v1:inst6|s1_16[15]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 14.849     ;
; 473.387 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 14.843     ;
; 473.393 ; BP_v1:inst4|s1_16[3]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 14.834     ;
; 473.409 ; BP_v1:inst6|s1_16[8]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.808     ;
; 473.423 ; BP_v1:inst3|s1_16[7]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 14.802     ;
; 473.441 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.776     ;
; 473.452 ; BP_v1:inst4|s1_16[1]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 14.775     ;
; 473.470 ; BP_v1:inst6|s1_16[0]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 14.744     ;
; 473.477 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.056     ; 14.743     ;
; 473.477 ; BP_v1:inst3|s1_16[2]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 14.732     ;
; 473.515 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.056     ; 14.705     ;
; 473.522 ; BP_v1:inst4|s1_16[12]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.056     ; 14.698     ;
; 473.547 ; BP_v1:inst4|s1_16[10]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 14.672     ;
; 473.557 ; BP_v1:inst4|s1_16[4]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 14.671     ;
; 473.583 ; BP_v1:inst3|s1_16[1]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 14.626     ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.358 ; ADC:inst2|cnt[8]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.391 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.610      ;
; 0.393 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; BP_v1:inst3|s1_16[7]   ; BP_v1:inst3|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.612      ;
; 0.394 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.613      ;
; 0.396 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.614      ;
; 0.397 ; ADC:inst2|cnt[6]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.616      ;
; 0.398 ; BP_v1:inst10|s1_16[9]  ; BP_v1:inst10|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.618      ;
; 0.398 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.618      ;
; 0.399 ; BP_v1:inst10|s1_16[14] ; BP_v1:inst10|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.618      ;
; 0.412 ; BP_v1:inst8|s1_16[11]  ; BP_v1:inst8|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.632      ;
; 0.413 ; BP_v1:inst8|s1_16[6]   ; BP_v1:inst8|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.632      ;
; 0.418 ; BP_v1:inst8|s1_16[9]   ; BP_v1:inst8|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.638      ;
; 0.418 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.638      ;
; 0.421 ; BP_v1:inst5|s1_16[10]  ; BP_v1:inst5|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.640      ;
; 0.421 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.640      ;
; 0.425 ; BP_v1:inst10|s1_16[11] ; BP_v1:inst10|s2_16[11]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.645      ;
; 0.426 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.645      ;
; 0.426 ; BP_v1:inst8|s1_16[5]   ; BP_v1:inst8|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.645      ;
; 0.427 ; BP_v1:inst6|s1_16[9]   ; BP_v1:inst6|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.646      ;
; 0.427 ; BP_v1:inst3|s1_16[5]   ; BP_v1:inst3|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.646      ;
; 0.429 ; BP_v1:inst7|s1_16[12]  ; BP_v1:inst7|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.647      ;
; 0.433 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.652      ;
; 0.434 ; BP_v1:inst7|s1_16[13]  ; BP_v1:inst7|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.652      ;
; 0.441 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.659      ;
; 0.442 ; BP_v1:inst6|s1_16[0]   ; BP_v1:inst6|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.661      ;
; 0.443 ; BP_v1:inst9|s1_16[7]   ; BP_v1:inst9|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.662      ;
; 0.444 ; BP_v1:inst6|s1_16[3]   ; BP_v1:inst6|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.663      ;
; 0.444 ; BP_v1:inst6|s1_16[1]   ; BP_v1:inst6|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.663      ;
; 0.445 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.664      ;
; 0.448 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.667      ;
; 0.449 ; BP_v1:inst4|s1_16[12]  ; BP_v1:inst4|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.668      ;
; 0.451 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.670      ;
; 0.461 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.680      ;
; 0.464 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.683      ;
; 0.495 ; BP_v1:inst10|s1_16[6]  ; BP_v1:inst10|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.715      ;
; 0.502 ; BP_v1:inst10|s1_16[15] ; BP_v1:inst10|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.721      ;
; 0.514 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.734      ;
; 0.520 ; BP_v1:inst8|s1_16[7]   ; BP_v1:inst8|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.739      ;
; 0.524 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.744      ;
; 0.528 ; BP_v1:inst10|s1_16[12] ; BP_v1:inst10|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.747      ;
; 0.530 ; BP_v1:inst7|s1_16[10]  ; BP_v1:inst7|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.750      ;
; 0.532 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.750      ;
; 0.534 ; BP_v1:inst6|s1_16[4]   ; BP_v1:inst6|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.753      ;
; 0.534 ; BP_v1:inst6|s1_16[11]  ; BP_v1:inst6|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.753      ;
; 0.535 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.755      ;
; 0.535 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.754      ;
; 0.539 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.758      ;
; 0.541 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.760      ;
; 0.542 ; BP_v1:inst5|s1_16[11]  ; BP_v1:inst5|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.761      ;
; 0.542 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.761      ;
; 0.543 ; ADC:inst2|shftreg[2]   ; ADC:inst2|shftreg[3]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.762      ;
; 0.556 ; BP_v1:inst10|n[5]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.775      ;
; 0.558 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.777      ;
; 0.560 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; BP_v1:inst3|s1_16[11]  ; BP_v1:inst3|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.565 ; BP_v1:inst6|s1_16[13]  ; BP_v1:inst6|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.783      ;
; 0.567 ; BP_v1:inst6|s1_16[12]  ; BP_v1:inst6|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.785      ;
; 0.568 ; BP_v1:inst4|s1_16[7]   ; BP_v1:inst4|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.787      ;
; 0.575 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.794      ;
; 0.577 ; ADC:inst2|cnt[6]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.796      ;
; 0.577 ; ADC:inst2|cnt[3]       ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.796      ;
; 0.579 ; BP_v1:inst10|s1_16[13] ; BP_v1:inst10|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.798      ;
; 0.579 ; ADC:inst2|cnt[4]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.798      ;
; 0.580 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.799      ;
; 0.589 ; ADC:inst2|cnt[7]       ; ADC:inst2|cnt[7]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.808      ;
; 0.600 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[0]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.819      ;
; 0.616 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.835      ;
; 0.633 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.852      ;
; 0.648 ; ADC:inst2|cnt[8]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.867      ;
; 0.652 ; ADC:inst2|cnt[1]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.870      ;
; 0.652 ; ADC:inst2|cnt[7]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.871      ;
; 0.656 ; ADC:inst2|cnt[0]       ; ADC:inst2|ADC_sclk                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.874      ;
; 0.660 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.879      ;
; 0.660 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.879      ;
; 0.661 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.880      ;
; 0.662 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.881      ;
; 0.689 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.907      ;
; 0.697 ; ADC:inst2|cnt[2]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.916      ;
; 0.706 ; ADC:inst2|shftreg[3]   ; ADC:inst2|shftreg[4]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.925      ;
; 0.707 ; BP_v1:inst5|s1_16[14]  ; BP_v1:inst5|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.925      ;
; 0.728 ; ADC:inst2|cnt[5]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.946      ;
; 0.741 ; BP_v1:inst8|s1_16[2]   ; BP_v1:inst8|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.968      ;
; 0.744 ; ADC:inst2|shftreg[1]   ; ADC:inst2|shftreg[2]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.963      ;
; 0.765 ; BP_v1:inst7|s1_16[6]   ; BP_v1:inst7|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.985      ;
; 0.770 ; BP_v1:inst5|s1_16[4]   ; BP_v1:inst5|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.001      ;
; 0.771 ; BP_v1:inst3|s1_16[6]   ; BP_v1:inst3|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.976      ;
; 0.775 ; BP_v1:inst4|s1_16[1]   ; BP_v1:inst4|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.994      ;
; 0.777 ; BP_v1:inst9|s1_16[4]   ; BP_v1:inst9|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 0.993      ;
; 0.797 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.014      ;
; 0.808 ; BP_v1:inst8|s1_16[12]  ; BP_v1:inst8|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.028      ;
; 0.811 ; BP_v1:inst5|s1_16[6]   ; BP_v1:inst5|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.029      ;
; 0.812 ; BP_v1:inst10|s1_16[5]  ; BP_v1:inst10|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.029      ;
; 0.817 ; BP_v1:inst9|s1_16[14]  ; BP_v1:inst9|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.036      ;
; 0.819 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.037      ;
; 0.821 ; ADC:inst2|cnt[2]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.039      ;
; 0.822 ; BP_v1:inst10|s1_16[7]  ; BP_v1:inst10|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.039      ;
; 0.826 ; BP_v1:inst4|s1_16[15]  ; BP_v1:inst4|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.044      ;
; 0.828 ; BP_v1:inst10|n[2]      ; BP_v1:inst10|n[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.047      ;
; 0.830 ; BP_v1:inst9|s1_16[12]  ; BP_v1:inst9|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.050      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.771  ; 9.771        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.228 ; 10.228       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.253 ; 10.253       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock                                            ; Clock Edge ; Target                              ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[0]                ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[0]~_Duplicate_1   ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[10]               ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[10]~_Duplicate_1  ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[11]               ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[11]~_Duplicate_1  ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[12]               ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[12]~_Duplicate_1  ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[13]               ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[13]~_Duplicate_1  ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[14]               ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[14]~_Duplicate_1  ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[15]               ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[15]~_Duplicate_1  ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[1]                ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[1]~_Duplicate_1   ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[2]                ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[2]~_Duplicate_1   ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[3]                ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[3]~_Duplicate_1   ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[4]                ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[4]~_Duplicate_1   ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[5]                ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[5]~_Duplicate_1   ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[6]                ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[6]~_Duplicate_1   ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[7]                ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[7]~_Duplicate_1   ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[8]                ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[8]~_Duplicate_1   ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[9]                ;
; 243.800 ; 244.094      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[9]~_Duplicate_1   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[0]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[10]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[11]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[12]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[13]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[14]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[15]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[1]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[2]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[3]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[4]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[5]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[6]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[7]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[8]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[9]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[0]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[10]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[11]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[12]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[13]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[14]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[15]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[1]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[2]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[3]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[4]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[5]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[6]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[7]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[8]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[9]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[0]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[10]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[11]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[12]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[13]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[14]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[15]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[1]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[2]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[3]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[4]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[5]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[6]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[7]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[8]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[9]~_Duplicate_2   ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[0]               ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[0]~_Duplicate_1  ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[10]              ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[10]~_Duplicate_1 ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[11]              ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[11]~_Duplicate_1 ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[12]              ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[12]~_Duplicate_1 ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[13]              ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[13]~_Duplicate_1 ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[14]              ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[14]~_Duplicate_1 ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[15]              ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[15]~_Duplicate_1 ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[1]               ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[1]~_Duplicate_1  ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[2]               ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[2]~_Duplicate_1  ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[3]               ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[3]~_Duplicate_1  ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.327 ; 2.480 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.713 ; -1.869 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.470 ; 3.403 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.107 ; 4.009 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 5.867 ; 6.081 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.559 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 5.221 ; 5.270 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 7.224 ; 7.043 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 5.633 ; 5.791 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 4.152 ; 4.058 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 4.877 ; 4.880 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.095 ; 4.063 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 6.011 ; 6.145 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 6.358 ; 6.073 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 4.095 ; 4.037 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 7.224 ; 7.043 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.458 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 2.973 ; 2.905 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 3.584 ; 3.486 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 5.272 ; 5.475 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.108 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.657 ; 4.700 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 3.570 ; 3.511 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 5.049 ; 5.198 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 3.627 ; 3.534 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 4.324 ; 4.323 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 3.573 ; 3.539 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 5.416 ; 5.541 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 5.824 ; 5.536 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 3.570 ; 3.511 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 6.655 ; 6.467 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.008 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                     ;
+-----------+-----------------+--------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                       ; Note ;
+-----------+-----------------+--------------------------------------------------+------+
; 68.75 MHz ; 68.75 MHz       ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 473.735 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.312 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.709   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.827 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 473.735 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 14.490     ;
; 473.740 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 14.485     ;
; 473.754 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 14.480     ;
; 473.771 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 14.463     ;
; 473.800 ; BP_v1:inst7|s1_16[0]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 14.425     ;
; 473.829 ; BP_v1:inst7|s1_16[10]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 14.397     ;
; 473.832 ; BP_v1:inst7|s1_16[13]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.392     ;
; 473.878 ; BP_v1:inst7|s1_16[11]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 14.348     ;
; 473.895 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 14.339     ;
; 473.969 ; BP_v1:inst7|s1_16[5]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 14.257     ;
; 474.007 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 14.218     ;
; 474.015 ; BP_v1:inst6|s1_16[4]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.209     ;
; 474.034 ; BP_v1:inst9|s1_16[2]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 14.200     ;
; 474.049 ; BP_v1:inst7|s1_16[4]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 14.177     ;
; 474.050 ; BP_v1:inst7|s1_16[12]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.174     ;
; 474.068 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.156     ;
; 474.089 ; BP_v1:inst7|s1_16[7]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 14.137     ;
; 474.111 ; BP_v1:inst9|s1_16[6]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 14.120     ;
; 474.146 ; BP_v1:inst9|s1_16[8]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 14.089     ;
; 474.165 ; BP_v1:inst9|s1_16[4]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 14.066     ;
; 474.168 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 14.045     ;
; 474.171 ; BP_v1:inst10|s1_16[6]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 14.042     ;
; 474.193 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 14.041     ;
; 474.197 ; BP_v1:inst6|s1_16[7]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.027     ;
; 474.198 ; BP_v1:inst10|s1_16[0]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 14.015     ;
; 474.245 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 13.979     ;
; 474.258 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 13.964     ;
; 474.289 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 13.927     ;
; 474.292 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 13.932     ;
; 474.297 ; BP_v1:inst9|s1_16[7]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 13.937     ;
; 474.344 ; BP_v1:inst10|s1_16[5]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 13.872     ;
; 474.347 ; BP_v1:inst7|s1_16[6]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 13.879     ;
; 474.359 ; BP_v1:inst10|s1_16[7]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 13.857     ;
; 474.386 ; BP_v1:inst10|s1_16[9]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 13.830     ;
; 474.388 ; BP_v1:inst10|s1_16[15] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 13.831     ;
; 474.396 ; BP_v1:inst9|s1_16[13]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.840     ;
; 474.443 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 13.782     ;
; 474.470 ; BP_v1:inst10|s1_16[8]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 13.746     ;
; 474.474 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 13.748     ;
; 474.477 ; BP_v1:inst6|s1_16[6]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 13.747     ;
; 474.486 ; BP_v1:inst9|s1_16[12]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.750     ;
; 474.488 ; BP_v1:inst9|s1_16[10]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 13.747     ;
; 474.499 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 13.718     ;
; 474.515 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 13.702     ;
; 474.516 ; BP_v1:inst8|s1_16[9]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 13.701     ;
; 474.527 ; BP_v1:inst8|s1_16[6]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 13.698     ;
; 474.528 ; BP_v1:inst8|s1_16[5]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 13.697     ;
; 474.531 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 13.686     ;
; 474.551 ; BP_v1:inst10|s1_16[1]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 13.662     ;
; 474.560 ; BP_v1:inst10|s1_16[14] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 13.659     ;
; 474.578 ; BP_v1:inst10|s1_16[11] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 13.638     ;
; 474.587 ; BP_v1:inst5|s1_16[4]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.649     ;
; 474.590 ; BP_v1:inst9|s1_16[11]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 13.645     ;
; 474.613 ; BP_v1:inst6|s1_16[11]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 13.611     ;
; 474.616 ; BP_v1:inst6|s1_16[9]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 13.608     ;
; 474.621 ; BP_v1:inst9|s1_16[15]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.615     ;
; 474.624 ; BP_v1:inst8|s1_16[12]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 13.602     ;
; 474.643 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.593     ;
; 474.648 ; BP_v1:inst10|s1_16[2]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 13.565     ;
; 474.653 ; BP_v1:inst9|s1_16[14]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.583     ;
; 474.671 ; BP_v1:inst8|s1_16[11]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 13.546     ;
; 474.698 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 13.527     ;
; 474.712 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 13.509     ;
; 474.718 ; BP_v1:inst9|s1_16[9]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 13.517     ;
; 474.720 ; BP_v1:inst10|s1_16[13] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 13.499     ;
; 474.731 ; BP_v1:inst8|s1_16[2]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 13.494     ;
; 474.734 ; BP_v1:inst6|s1_16[13]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 13.489     ;
; 474.738 ; BP_v1:inst8|s1_16[7]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 13.487     ;
; 474.740 ; BP_v1:inst10|s1_16[12] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 13.479     ;
; 474.745 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 13.472     ;
; 474.752 ; BP_v1:inst6|s1_16[10]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 13.472     ;
; 474.768 ; BP_v1:inst5|s1_16[7]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 13.470     ;
; 474.795 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.441     ;
; 474.825 ; BP_v1:inst6|s1_16[12]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 13.398     ;
; 474.838 ; BP_v1:inst8|s1_16[13]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 13.388     ;
; 474.877 ; BP_v1:inst6|s1_16[1]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 13.344     ;
; 474.886 ; BP_v1:inst10|s1_16[10] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 13.330     ;
; 474.888 ; BP_v1:inst6|s1_16[3]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 13.333     ;
; 474.903 ; BP_v1:inst4|s1_16[0]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 13.331     ;
; 474.909 ; BP_v1:inst8|s1_16[14]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 13.317     ;
; 474.919 ; BP_v1:inst5|s1_16[1]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.317     ;
; 474.922 ; BP_v1:inst3|s1_16[0]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 13.295     ;
; 474.924 ; BP_v1:inst5|s1_16[6]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 13.314     ;
; 474.935 ; BP_v1:inst3|s1_16[3]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 13.282     ;
; 474.987 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 13.236     ;
; 475.026 ; BP_v1:inst3|s1_16[7]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 13.207     ;
; 475.045 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.191     ;
; 475.051 ; BP_v1:inst6|s1_16[15]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 13.172     ;
; 475.066 ; BP_v1:inst4|s1_16[3]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 13.168     ;
; 475.073 ; BP_v1:inst3|s1_16[2]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 13.144     ;
; 475.091 ; BP_v1:inst6|s1_16[8]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 13.133     ;
; 475.114 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 13.112     ;
; 475.119 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 13.108     ;
; 475.135 ; BP_v1:inst4|s1_16[1]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 13.099     ;
; 475.139 ; BP_v1:inst6|s1_16[0]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 13.082     ;
; 475.154 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 13.073     ;
; 475.166 ; BP_v1:inst4|s1_16[12]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 13.061     ;
; 475.167 ; BP_v1:inst3|s1_16[1]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 13.050     ;
; 475.180 ; BP_v1:inst4|s1_16[4]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 13.055     ;
; 475.185 ; BP_v1:inst4|s1_16[10]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 13.042     ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.312 ; ADC:inst2|cnt[8]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.355 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.554      ;
; 0.357 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; ADC:inst2|cnt[6]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; BP_v1:inst3|s1_16[7]   ; BP_v1:inst3|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.556      ;
; 0.359 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.559      ;
; 0.359 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.558      ;
; 0.360 ; BP_v1:inst10|s1_16[14] ; BP_v1:inst10|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.559      ;
; 0.362 ; BP_v1:inst10|s1_16[9]  ; BP_v1:inst10|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.561      ;
; 0.374 ; BP_v1:inst8|s1_16[11]  ; BP_v1:inst8|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.574      ;
; 0.375 ; BP_v1:inst8|s1_16[6]   ; BP_v1:inst8|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.574      ;
; 0.376 ; BP_v1:inst5|s1_16[10]  ; BP_v1:inst5|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.575      ;
; 0.379 ; BP_v1:inst8|s1_16[9]   ; BP_v1:inst8|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.579      ;
; 0.380 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.580      ;
; 0.381 ; BP_v1:inst8|s1_16[5]   ; BP_v1:inst8|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.580      ;
; 0.382 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.581      ;
; 0.383 ; BP_v1:inst7|s1_16[13]  ; BP_v1:inst7|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.582      ;
; 0.387 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.586      ;
; 0.387 ; BP_v1:inst10|s1_16[11] ; BP_v1:inst10|s2_16[11]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.586      ;
; 0.387 ; BP_v1:inst7|s1_16[12]  ; BP_v1:inst7|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.586      ;
; 0.388 ; BP_v1:inst6|s1_16[9]   ; BP_v1:inst6|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.587      ;
; 0.389 ; BP_v1:inst3|s1_16[5]   ; BP_v1:inst3|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.587      ;
; 0.393 ; BP_v1:inst6|s1_16[3]   ; BP_v1:inst6|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.592      ;
; 0.394 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.593      ;
; 0.399 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.598      ;
; 0.401 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.600      ;
; 0.402 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.601      ;
; 0.403 ; BP_v1:inst6|s1_16[0]   ; BP_v1:inst6|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.602      ;
; 0.403 ; BP_v1:inst9|s1_16[7]   ; BP_v1:inst9|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.602      ;
; 0.404 ; BP_v1:inst6|s1_16[1]   ; BP_v1:inst6|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.603      ;
; 0.408 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.607      ;
; 0.409 ; BP_v1:inst4|s1_16[12]  ; BP_v1:inst4|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.608      ;
; 0.409 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.608      ;
; 0.424 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.623      ;
; 0.447 ; BP_v1:inst10|s1_16[6]  ; BP_v1:inst10|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.647      ;
; 0.453 ; BP_v1:inst10|s1_16[15] ; BP_v1:inst10|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.652      ;
; 0.464 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.664      ;
; 0.466 ; BP_v1:inst8|s1_16[7]   ; BP_v1:inst8|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.665      ;
; 0.472 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.672      ;
; 0.475 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.674      ;
; 0.476 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.676      ;
; 0.480 ; BP_v1:inst6|s1_16[11]  ; BP_v1:inst6|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.679      ;
; 0.480 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.679      ;
; 0.481 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.680      ;
; 0.481 ; BP_v1:inst10|s1_16[12] ; BP_v1:inst10|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.680      ;
; 0.483 ; BP_v1:inst6|s1_16[4]   ; BP_v1:inst6|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.682      ;
; 0.483 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.682      ;
; 0.484 ; BP_v1:inst5|s1_16[11]  ; BP_v1:inst5|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.683      ;
; 0.484 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.683      ;
; 0.486 ; BP_v1:inst7|s1_16[10]  ; BP_v1:inst7|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.685      ;
; 0.488 ; ADC:inst2|shftreg[2]   ; ADC:inst2|shftreg[3]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.687      ;
; 0.498 ; BP_v1:inst3|s1_16[11]  ; BP_v1:inst3|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.697      ;
; 0.500 ; BP_v1:inst6|s1_16[12]  ; BP_v1:inst6|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; BP_v1:inst10|n[5]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.503 ; BP_v1:inst4|s1_16[7]   ; BP_v1:inst4|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.703      ;
; 0.510 ; BP_v1:inst6|s1_16[13]  ; BP_v1:inst6|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.709      ;
; 0.517 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; ADC:inst2|cnt[6]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.717      ;
; 0.518 ; ADC:inst2|cnt[3]       ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; BP_v1:inst10|s1_16[13] ; BP_v1:inst10|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; ADC:inst2|cnt[4]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.720      ;
; 0.526 ; ADC:inst2|cnt[7]       ; ADC:inst2|cnt[7]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.725      ;
; 0.537 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[0]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.736      ;
; 0.549 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.748      ;
; 0.561 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.760      ;
; 0.582 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.781      ;
; 0.582 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.781      ;
; 0.582 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.781      ;
; 0.583 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.782      ;
; 0.584 ; ADC:inst2|cnt[7]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.783      ;
; 0.593 ; ADC:inst2|cnt[8]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.792      ;
; 0.596 ; ADC:inst2|cnt[0]       ; ADC:inst2|ADC_sclk                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.793      ;
; 0.598 ; ADC:inst2|cnt[1]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.795      ;
; 0.613 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.812      ;
; 0.639 ; ADC:inst2|cnt[2]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.838      ;
; 0.641 ; ADC:inst2|shftreg[3]   ; ADC:inst2|shftreg[4]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.840      ;
; 0.644 ; BP_v1:inst5|s1_16[14]  ; BP_v1:inst5|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.842      ;
; 0.668 ; ADC:inst2|cnt[5]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.865      ;
; 0.678 ; ADC:inst2|shftreg[1]   ; ADC:inst2|shftreg[2]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.877      ;
; 0.687 ; BP_v1:inst8|s1_16[2]   ; BP_v1:inst8|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.894      ;
; 0.693 ; BP_v1:inst4|s1_16[1]   ; BP_v1:inst4|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.892      ;
; 0.694 ; BP_v1:inst3|s1_16[6]   ; BP_v1:inst3|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.880      ;
; 0.704 ; BP_v1:inst7|s1_16[6]   ; BP_v1:inst7|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.904      ;
; 0.711 ; BP_v1:inst5|s1_16[4]   ; BP_v1:inst5|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.921      ;
; 0.730 ; BP_v1:inst9|s1_16[4]   ; BP_v1:inst9|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 0.926      ;
; 0.733 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 0.929      ;
; 0.734 ; BP_v1:inst5|s1_16[6]   ; BP_v1:inst5|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.932      ;
; 0.739 ; BP_v1:inst9|s1_16[14]  ; BP_v1:inst9|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.938      ;
; 0.743 ; BP_v1:inst10|n[2]      ; BP_v1:inst10|n[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.942      ;
; 0.744 ; ADC:inst2|cnt[2]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.941      ;
; 0.748 ; BP_v1:inst8|s1_16[12]  ; BP_v1:inst8|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.948      ;
; 0.751 ; BP_v1:inst10|s1_16[7]  ; BP_v1:inst10|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 0.947      ;
; 0.752 ; BP_v1:inst10|s1_16[5]  ; BP_v1:inst10|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 0.948      ;
; 0.752 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.951      ;
; 0.753 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.952      ;
; 0.755 ; BP_v1:inst9|s1_16[12]  ; BP_v1:inst9|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.956      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.774  ; 9.774        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.225 ; 10.225       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock                                            ; Clock Edge ; Target                              ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[0]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[10]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[11]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[12]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[13]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[14]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[15]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[1]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[2]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[3]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[4]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[5]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[6]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[7]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[8]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[9]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[0]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[10]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[11]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[12]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[13]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[14]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[15]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[1]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[2]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[3]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[4]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[5]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[6]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[7]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[8]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[9]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[0]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[10]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[11]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[12]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[13]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[14]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[15]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[1]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[2]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[3]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[4]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[5]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[6]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[7]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[8]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[9]~_Duplicate_2   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[0]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[0]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[10]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[10]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[11]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[11]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[12]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[12]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[13]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[13]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[14]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[14]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[15]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[15]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[1]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[1]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[2]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[2]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[3]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[3]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[4]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[4]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[5]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[5]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[6]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[6]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[7]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[7]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[8]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[8]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[9]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[9]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[0]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[0]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[10]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[10]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[11]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[11]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[12]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[12]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[13]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[13]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[14]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[14]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[15]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[15]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[1]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[1]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[2]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[2]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[3]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[3]~_Duplicate_1   ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.047 ; 2.254 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.499 ; -1.707 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.178 ; 3.094 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 3.766 ; 3.626 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 5.416 ; 5.469 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.346 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.754 ; 4.689 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 6.556 ; 6.214 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 5.193 ; 5.211 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 3.808 ; 3.679 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 4.484 ; 4.415 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 3.758 ; 3.665 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 5.498 ; 5.515 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 5.762 ; 5.313 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 3.770 ; 3.666 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 6.556 ; 6.214 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.236 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 2.725 ; 2.640 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 3.289 ; 3.152 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 4.871 ; 4.919 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.933 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.239 ; 4.173 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 3.281 ; 3.188 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 4.658 ; 4.673 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 3.330 ; 3.202 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 3.978 ; 3.909 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 3.281 ; 3.189 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 4.953 ; 4.966 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 5.274 ; 4.826 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 3.291 ; 3.188 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 6.036 ; 5.691 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.825 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 478.787 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.416   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.921 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 478.787 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 9.453      ;
; 478.802 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 9.438      ;
; 478.880 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 9.360      ;
; 478.944 ; BP_v1:inst6|s1_16[4]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 9.291      ;
; 478.967 ; BP_v1:inst9|s1_16[2]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 9.273      ;
; 479.034 ; BP_v1:inst9|s1_16[6]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 9.203      ;
; 479.043 ; BP_v1:inst9|s1_16[4]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 9.194      ;
; 479.044 ; BP_v1:inst7|s1_16[13]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 9.190      ;
; 479.046 ; BP_v1:inst6|s1_16[7]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 9.189      ;
; 479.064 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 9.171      ;
; 479.076 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 9.159      ;
; 479.080 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 9.159      ;
; 479.081 ; BP_v1:inst7|s1_16[0]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 9.154      ;
; 479.109 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 9.126      ;
; 479.120 ; BP_v1:inst7|s1_16[10]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 9.116      ;
; 479.137 ; BP_v1:inst7|s1_16[11]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 9.099      ;
; 479.151 ; BP_v1:inst9|s1_16[7]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 9.088      ;
; 479.185 ; BP_v1:inst10|s1_16[6]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 9.041      ;
; 479.196 ; BP_v1:inst7|s1_16[5]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 9.040      ;
; 479.199 ; BP_v1:inst7|s1_16[12]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 9.035      ;
; 479.201 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 9.025      ;
; 479.207 ; BP_v1:inst9|s1_16[8]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 9.033      ;
; 479.221 ; BP_v1:inst10|s1_16[0]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 9.005      ;
; 479.227 ; BP_v1:inst6|s1_16[6]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 9.008      ;
; 479.242 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 8.986      ;
; 479.244 ; BP_v1:inst7|s1_16[4]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.992      ;
; 479.244 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.991      ;
; 479.246 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.988      ;
; 479.270 ; BP_v1:inst7|s1_16[7]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.966      ;
; 479.289 ; BP_v1:inst10|s1_16[7]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 8.939      ;
; 479.310 ; BP_v1:inst10|s1_16[5]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 8.918      ;
; 479.324 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.911      ;
; 479.346 ; BP_v1:inst8|s1_16[5]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.889      ;
; 479.364 ; BP_v1:inst10|s1_16[9]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 8.864      ;
; 479.368 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 8.861      ;
; 479.368 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 8.861      ;
; 479.377 ; BP_v1:inst8|s1_16[9]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 8.852      ;
; 479.379 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.855      ;
; 479.381 ; BP_v1:inst8|s1_16[6]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.854      ;
; 479.381 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.036     ; 8.851      ;
; 479.383 ; BP_v1:inst10|s1_16[15] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 8.846      ;
; 479.383 ; BP_v1:inst9|s1_16[13]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.026     ; 8.859      ;
; 479.398 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 8.831      ;
; 479.417 ; BP_v1:inst6|s1_16[11]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.817      ;
; 479.423 ; BP_v1:inst6|s1_16[9]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.811      ;
; 479.424 ; BP_v1:inst5|s1_16[4]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 8.816      ;
; 479.429 ; BP_v1:inst6|s1_16[13]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.804      ;
; 479.437 ; BP_v1:inst10|s1_16[1]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 8.789      ;
; 479.437 ; BP_v1:inst7|s1_16[6]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.799      ;
; 479.439 ; BP_v1:inst9|s1_16[10]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 8.801      ;
; 479.441 ; BP_v1:inst10|s1_16[8]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 8.787      ;
; 479.444 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.036     ; 8.788      ;
; 479.450 ; BP_v1:inst9|s1_16[12]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.026     ; 8.792      ;
; 479.454 ; BP_v1:inst8|s1_16[12]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.782      ;
; 479.459 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.027     ; 8.782      ;
; 479.472 ; BP_v1:inst8|s1_16[11]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 8.757      ;
; 479.489 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.746      ;
; 479.490 ; BP_v1:inst8|s1_16[7]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.745      ;
; 479.504 ; BP_v1:inst10|s1_16[11] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 8.724      ;
; 479.504 ; BP_v1:inst10|s1_16[14] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 8.725      ;
; 479.505 ; BP_v1:inst6|s1_16[10]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.729      ;
; 479.507 ; BP_v1:inst9|s1_16[11]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 8.733      ;
; 479.521 ; BP_v1:inst10|s1_16[2]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 8.705      ;
; 479.526 ; BP_v1:inst8|s1_16[2]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.708      ;
; 479.532 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 8.697      ;
; 479.535 ; BP_v1:inst6|s1_16[12]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.698      ;
; 479.535 ; BP_v1:inst9|s1_16[15]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.026     ; 8.707      ;
; 479.541 ; BP_v1:inst6|s1_16[1]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.036     ; 8.691      ;
; 479.543 ; BP_v1:inst9|s1_16[14]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.026     ; 8.699      ;
; 479.545 ; BP_v1:inst6|s1_16[3]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.036     ; 8.687      ;
; 479.546 ; BP_v1:inst5|s1_16[7]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.026     ; 8.696      ;
; 479.552 ; BP_v1:inst8|s1_16[13]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.684      ;
; 479.558 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.036     ; 8.674      ;
; 479.564 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.027     ; 8.677      ;
; 479.585 ; BP_v1:inst9|s1_16[9]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 8.655      ;
; 479.606 ; BP_v1:inst10|s1_16[13] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 8.623      ;
; 479.631 ; BP_v1:inst10|s1_16[12] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 8.598      ;
; 479.642 ; BP_v1:inst5|s1_16[6]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.026     ; 8.600      ;
; 479.646 ; BP_v1:inst8|s1_16[14]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.590      ;
; 479.648 ; BP_v1:inst5|s1_16[1]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.027     ; 8.593      ;
; 479.651 ; BP_v1:inst4|s1_16[0]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.025     ; 8.592      ;
; 479.659 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.574      ;
; 479.695 ; BP_v1:inst10|s1_16[10] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 8.533      ;
; 479.715 ; BP_v1:inst3|s1_16[7]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.027     ; 8.526      ;
; 479.719 ; BP_v1:inst6|s1_16[15]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.514      ;
; 479.723 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.027     ; 8.518      ;
; 479.735 ; BP_v1:inst6|s1_16[8]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.499      ;
; 479.742 ; BP_v1:inst3|s1_16[3]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 8.488      ;
; 479.750 ; BP_v1:inst6|s1_16[0]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.036     ; 8.482      ;
; 479.751 ; BP_v1:inst3|s1_16[0]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 8.479      ;
; 479.755 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.481      ;
; 479.764 ; BP_v1:inst4|s1_16[3]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.025     ; 8.479      ;
; 479.815 ; BP_v1:inst4|s1_16[1]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.025     ; 8.428      ;
; 479.825 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 8.412      ;
; 479.840 ; BP_v1:inst3|s1_16[2]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 8.390      ;
; 479.849 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 8.388      ;
; 479.859 ; BP_v1:inst4|s1_16[4]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.023     ; 8.386      ;
; 479.867 ; BP_v1:inst4|s1_16[12]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 8.370      ;
; 479.875 ; BP_v1:inst4|s1_16[10]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.027     ; 8.366      ;
; 479.919 ; BP_v1:inst3|s1_16[1]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 8.311      ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.186 ; ADC:inst2|cnt[8]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.203 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.324      ;
; 0.206 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; BP_v1:inst3|s1_16[7]   ; BP_v1:inst3|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; ADC:inst2|cnt[6]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.328      ;
; 0.207 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.328      ;
; 0.208 ; BP_v1:inst10|s1_16[14] ; BP_v1:inst10|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.329      ;
; 0.209 ; BP_v1:inst10|s1_16[9]  ; BP_v1:inst10|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.329      ;
; 0.218 ; BP_v1:inst8|s1_16[11]  ; BP_v1:inst8|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.339      ;
; 0.219 ; BP_v1:inst8|s1_16[9]   ; BP_v1:inst8|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.340      ;
; 0.219 ; BP_v1:inst8|s1_16[6]   ; BP_v1:inst8|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.339      ;
; 0.220 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.340      ;
; 0.220 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.341      ;
; 0.222 ; BP_v1:inst5|s1_16[10]  ; BP_v1:inst5|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.342      ;
; 0.223 ; BP_v1:inst7|s1_16[12]  ; BP_v1:inst7|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.344      ;
; 0.224 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.345      ;
; 0.224 ; BP_v1:inst6|s1_16[9]   ; BP_v1:inst6|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.345      ;
; 0.224 ; BP_v1:inst3|s1_16[5]   ; BP_v1:inst3|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.344      ;
; 0.227 ; BP_v1:inst10|s1_16[11] ; BP_v1:inst10|s2_16[11]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.347      ;
; 0.228 ; BP_v1:inst8|s1_16[5]   ; BP_v1:inst8|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.348      ;
; 0.229 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.349      ;
; 0.229 ; BP_v1:inst7|s1_16[13]  ; BP_v1:inst7|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.350      ;
; 0.234 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.355      ;
; 0.235 ; BP_v1:inst6|s1_16[3]   ; BP_v1:inst6|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.355      ;
; 0.235 ; BP_v1:inst6|s1_16[0]   ; BP_v1:inst6|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.355      ;
; 0.235 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.355      ;
; 0.238 ; BP_v1:inst9|s1_16[7]   ; BP_v1:inst9|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.359      ;
; 0.240 ; BP_v1:inst4|s1_16[12]  ; BP_v1:inst4|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.361      ;
; 0.241 ; BP_v1:inst6|s1_16[1]   ; BP_v1:inst6|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.361      ;
; 0.241 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.361      ;
; 0.244 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.364      ;
; 0.246 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.367      ;
; 0.247 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.368      ;
; 0.264 ; BP_v1:inst10|s1_16[6]  ; BP_v1:inst10|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.384      ;
; 0.267 ; BP_v1:inst10|s1_16[15] ; BP_v1:inst10|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.388      ;
; 0.272 ; BP_v1:inst10|s1_16[12] ; BP_v1:inst10|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.393      ;
; 0.272 ; BP_v1:inst7|s1_16[10]  ; BP_v1:inst7|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.393      ;
; 0.275 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.396      ;
; 0.277 ; BP_v1:inst8|s1_16[7]   ; BP_v1:inst8|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.397      ;
; 0.282 ; ADC:inst2|shftreg[2]   ; ADC:inst2|shftreg[3]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.402      ;
; 0.282 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.403      ;
; 0.285 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.406      ;
; 0.286 ; BP_v1:inst6|s1_16[11]  ; BP_v1:inst6|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.407      ;
; 0.287 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.407      ;
; 0.288 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.408      ;
; 0.289 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.410      ;
; 0.289 ; BP_v1:inst6|s1_16[4]   ; BP_v1:inst6|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.410      ;
; 0.289 ; BP_v1:inst5|s1_16[11]  ; BP_v1:inst5|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.409      ;
; 0.292 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.412      ;
; 0.296 ; BP_v1:inst10|n[5]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.417      ;
; 0.298 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.302 ; BP_v1:inst3|s1_16[11]  ; BP_v1:inst3|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.305 ; BP_v1:inst6|s1_16[12]  ; BP_v1:inst6|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; BP_v1:inst4|s1_16[7]   ; BP_v1:inst4|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; ADC:inst2|cnt[6]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; ADC:inst2|cnt[3]       ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.310 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; ADC:inst2|cnt[4]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.312 ; BP_v1:inst6|s1_16[13]  ; BP_v1:inst6|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; BP_v1:inst10|s1_16[13] ; BP_v1:inst10|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.434      ;
; 0.315 ; ADC:inst2|cnt[7]       ; ADC:inst2|cnt[7]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.436      ;
; 0.321 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[0]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.442      ;
; 0.334 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.454      ;
; 0.335 ; ADC:inst2|cnt[8]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.456      ;
; 0.339 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.460      ;
; 0.339 ; ADC:inst2|cnt[1]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.460      ;
; 0.342 ; ADC:inst2|cnt[0]       ; ADC:inst2|ADC_sclk                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.463      ;
; 0.351 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.471      ;
; 0.352 ; ADC:inst2|cnt[7]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.473      ;
; 0.355 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.476      ;
; 0.355 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.476      ;
; 0.356 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.477      ;
; 0.357 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.478      ;
; 0.368 ; ADC:inst2|cnt[2]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.489      ;
; 0.369 ; ADC:inst2|shftreg[3]   ; ADC:inst2|shftreg[4]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.489      ;
; 0.371 ; BP_v1:inst5|s1_16[14]  ; BP_v1:inst5|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.491      ;
; 0.386 ; ADC:inst2|cnt[5]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.507      ;
; 0.389 ; ADC:inst2|shftreg[1]   ; ADC:inst2|shftreg[2]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.509      ;
; 0.395 ; BP_v1:inst8|s1_16[2]   ; BP_v1:inst8|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.521      ;
; 0.398 ; BP_v1:inst7|s1_16[6]   ; BP_v1:inst7|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.520      ;
; 0.406 ; BP_v1:inst5|s1_16[4]   ; BP_v1:inst5|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.534      ;
; 0.411 ; BP_v1:inst4|s1_16[1]   ; BP_v1:inst4|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.531      ;
; 0.413 ; BP_v1:inst9|s1_16[4]   ; BP_v1:inst9|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.531      ;
; 0.422 ; BP_v1:inst3|s1_16[6]   ; BP_v1:inst3|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.028      ; 0.534      ;
; 0.428 ; BP_v1:inst5|s1_16[6]   ; BP_v1:inst5|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.548      ;
; 0.429 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.549      ;
; 0.430 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.549      ;
; 0.430 ; BP_v1:inst8|s1_16[12]  ; BP_v1:inst8|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.551      ;
; 0.432 ; BP_v1:inst4|s1_16[15]  ; BP_v1:inst4|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.552      ;
; 0.432 ; BP_v1:inst9|s1_16[14]  ; BP_v1:inst9|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.552      ;
; 0.433 ; BP_v1:inst9|s1_16[8]   ; BP_v1:inst9|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.554      ;
; 0.434 ; BP_v1:inst9|s1_16[12]  ; BP_v1:inst9|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.557      ;
; 0.435 ; BP_v1:inst5|s1_16[7]   ; BP_v1:inst5|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.555      ;
; 0.435 ; BP_v1:inst9|s1_16[2]   ; BP_v1:inst9|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.555      ;
; 0.436 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.556      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.449  ; 9.449        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.459  ; 9.459        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.541 ; 10.541       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.551 ; 10.551       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                             ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------+
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[0]               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[1]               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[2]               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[3]               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[1]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_CS_N                 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_sclk                 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[0]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[1]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[2]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[3]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[4]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[5]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[6]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[7]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[8]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[0]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[1]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[2]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[3]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[4]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[6]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|smpl_rdy                 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[4]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[5]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[6]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[7]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[0]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[10]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[11]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[15]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[2]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[3]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[4]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[5]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[6]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[7]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[8]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[9]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|test                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[14]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[5]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[6]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[7]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[12]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[13]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[14]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[15]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[1]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[6]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[7]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[0]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[10]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[11]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[12]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[13]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[14]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[15]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[1]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[2]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[3]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[4]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[5]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[6]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[7]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[8]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[9]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[0]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[10]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[11]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[12]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[13]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[14]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[15]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[1]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[2]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[3]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[4]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[5]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[6]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[7]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[8]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[9]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|test                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[0]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[10]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[11]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[1]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[2]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[3]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[4]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[5]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[6]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[7]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[8]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[9]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[0]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[10]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[11]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[1]~_Duplicate_3  ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 1.423 ; 1.834 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.061 ; -1.476 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 2.022 ; 2.005 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.367 ; 2.381 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 3.432 ; 3.671 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.524 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 3.033 ; 3.160 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 4.550 ; 4.502 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 3.299 ; 3.497 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.398 ; 2.417 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 2.837 ; 2.942 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 2.379 ; 2.421 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 3.503 ; 3.717 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 4.025 ; 3.865 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 2.361 ; 2.402 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 4.550 ; 4.502 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.494 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 1.722 ; 1.704 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.054 ; 2.064 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 3.076 ; 3.303 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.250 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.697 ; 2.815 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 2.048 ; 2.086 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 2.948 ; 3.135 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.082 ; 2.099 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 2.504 ; 2.604 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 2.065 ; 2.103 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 3.148 ; 3.350 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 3.706 ; 3.542 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 2.048 ; 2.086 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 4.211 ; 4.154 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.220 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                             ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; 471.825 ; 0.186 ; N/A      ; N/A     ; 9.416               ;
;  CLOCK_50                                         ; N/A     ; N/A   ; N/A      ; N/A     ; 9.416               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 471.825 ; 0.186 ; N/A      ; N/A     ; 243.800             ;
; Design-wide TNS                                   ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                         ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.327 ; 2.480 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.061 ; -1.476 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.470 ; 3.403 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.107 ; 4.009 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 5.867 ; 6.081 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.559 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 5.221 ; 5.270 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 7.224 ; 7.043 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 5.633 ; 5.791 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 4.152 ; 4.058 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 4.877 ; 4.880 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.095 ; 4.063 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 6.011 ; 6.145 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 6.358 ; 6.073 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 4.095 ; 4.037 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 7.224 ; 7.043 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.458 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 1.722 ; 1.704 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.054 ; 2.064 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 3.076 ; 3.303 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.250 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.697 ; 2.815 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 2.048 ; 2.086 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 2.948 ; 3.135 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.082 ; 2.099 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 2.504 ; 2.604 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 2.065 ; 2.103 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 3.148 ; 3.350 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 3.706 ; 3.542 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 2.048 ; 2.086 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 4.211 ; 4.154 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.220 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------+
; Input Transition Times                                      ;
+----------+--------------+-----------------+-----------------+
; Pin      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------+--------------+-----------------+-----------------+
; CLOCK_50 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ADC_SDAT ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+----------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 38206659 ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 38206659 ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.1 Build 150 06/03/2015 SJ Web Edition
    Info: Processing started: Mon Apr 16 12:01:09 2018
Info: Command: quartus_sta DTMF -c DSP
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'DSP.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3125 -multiply_by 128 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[0]} {inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 471.825
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   471.825               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.747
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.747               0.000 CLOCK_50 
    Info (332119):   243.800               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 473.735
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   473.735               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.709
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.709               0.000 CLOCK_50 
    Info (332119):   243.827               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 478.787
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   478.787               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.416               0.000 CLOCK_50 
    Info (332119):   243.921               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 904 megabytes
    Info: Processing ended: Mon Apr 16 12:01:13 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


