{"patent_id": "10-2023-0080391", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0178487", "출원번호": "10-2023-0080391", "발명의 명칭": "스파이크 신호를 생성하는 스파이킹 뉴럴 네트워크 회로 및 그것의 동작하는 방법", "출원인": "한국전자통신연구원", "발명자": "오광일"}}
{"patent_id": "10-2023-0080391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 및 제2 입력 스파이크 신호들을 생성하도록 구성된 축색 회로;상기 제1 입력 스파이크 신호 및 가중치에 기초하여 제1 전류를 생성하고, 그리고 상기 제2 입력 스파이크 신호및 상기 가중치에 기초하여 제2 전류를 생성하도록 구성된 시냅스 회로;상기 제1 전류에 기초하여 제1 멤브레인 전압을 형성하는 커패시터; 및비교기를 포함하고, 상기 제1 멤브레인 전압을 리셋하도록 구성된 뉴런 회로를 포함하되,상기 커패시터는 상기 뉴런 회로에 의해 리셋된 후, 상기 제2 전류에 기초하여 제2 멤브레인 전압을 더 형성하고, 그리고상기 비교기는:제1 입력 단자 및 제2 입력 단자를 포함하고;상기 제1 입력 단자를 통해 상기 제1 멤브레인 전압 및 상기 제2 입력 단자를 통해 기준 전압을 수신하고;상기 제1 멤브레인 전압 및 상기 기준 전압의 제1 비교 동작에 기초하여 제1 스파이크 신호를 생성하고;상기 제1 스파이크 신호에 기초하여 상기 커패시터의 상기 제1 멤브레인 전압을 리셋하고;상기 제1 스파이크 신호에 기초하여, 상기 제1 입력 단자를 통해 상기 기준 전압 및 상기 제2 입력 단자를 통해상기 제2 멤브레인 전압을 수신하고;상기 기준 전압 및 상기 제2 멤브레인 전압의 제2 비교 동작에 기초하여 제2 스파이크 신호를 생성하도록 구성된 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0080391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 뉴런 회로는 출력 스파이크 생성기를 더 포함하고, 그리고상기 출력 스파이크 생성기는:상기 제1 스파이크 신호 및 상기 제2 스파이크 신호를 수신하고, 상기 제1 스파이크 신호에 기초하여 제1 입출력 반전 신호를 생성하고, 그리고 상기 제2 스파이크 신호에 기초하여 제2 입출력 반전 신호 및 출력 스파이크신호를 생성하는 출력 스파이크 생성기를 더 포함하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0080391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 뉴런 회로는:상기 제1 입출력 반전 신호에 기초하여, 상기 비교기가 상기 제1 입력 단자를 통해 수신하는 전압을 상기 제1멤브레인 전압에서 상기 기준 전압으로 변경하고, 상기 비교기가 상기 제2 입력 단자를 통해 수신하는 전압을상기 기준 전압에서 상기 제2 멤브레인 전압으로 변경하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0080391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 축색 회로는 제3 입력 스파이크 신호를 생성하도록 더 구성되고,상기 시냅스 회로는 상기 제3 입력 스파이크 신호 및 상기 가중치에 기초하여 제3 전류를 생성하도록 더 구성되공개특허 10-2024-0178487-3-고,상기 커패시터는 상기 뉴런 회로에 의해 상기 제2 멤브레인 전압이 리셋된 후, 상기 제3 전류에 기초하여 제3멤브레인 전압을 더 형성하고, 그리고상기 비교기는:상기 제1 입력 단자를 통해 상기 제3 멤브레인 전압 및 상기 제2 입력 단자를 통해 상기 기준 전압을 수신하고;상기 제3 멤브레인 전압 및 상기 기준 전압의 제3 비교 동작에 기초하여 제3 스파이크 신호를 생성하고;상기 제3 스파이크 신호에 기초하여 상기 커패시터의 상기 제2 멤브레인 전압을 리셋하도록 더 구성된 스파이킹뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0080391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서, 상기 뉴런 회로는:상기 제2 스파이크 신호를 수신하고, 상기 제2 스파이크 신호에 기초하여 제2 입출력 반전 신호 및 출력 스파이크 신호를 생성하는 출력 스파이크 생성기를 더 포함하고;상기 제2 입출력 반전 신호에 기초하여, 상기 비교기가 상기 제1 입력 단자를 통해 수신하는 전압을 상기 기준전압에서 상기 제3 멤브레인 전압으로 변경하고, 그리고 상기 비교기가 상기 제2 입력 단자를 통해 수신하는 전압을 상기 제2 멤브레인 전압에서 상기 기준 전압으로 변경하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0080391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 2 항에 있어서,상기 출력 스파이크 생성기는:상기 제1 스파이크 신호에 기초하여 제1 입출력 반전 신호를 생성하고, 그리고 상기 제2 스파이크 신호에 기초하여 제2 입출력 반전 신호를 생성하는 제1 플립플롭 회로; 및상기 제2 입출력 반전 신호에 기초하여 상기 출력 스파이크 신호를 생성하는 제2 플립플롭 회로를 포함하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0080391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,상기 제1 입력 단자는 비반전 입력 단자이고, 그리고 상기 제2 입력 단자는 반전 입력 단자인 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0080391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서,상기 비교기는 비반전 출력 단자 및 반전 출력 단자를 더 포함하되,상기 비교기는:상기 제1 스파이크 신호를 상기 비반전 출력 단자를 통해 출력하고;상기 제2 스파이크 신호를 상기 반전 출력 단자를 통해 출력하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0080391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "축색 회로, 시냅스 회로, 및 뉴런 회로를 포함하는 스파이킹 뉴럴 네트워크 회로의 동작하는 방법에 있어서,상기 축색 회로에 의해, 제1 입력 스파이크 신호를 생성하는 단계;상기 시냅스 회로에 의해, 상기 제1 입력 스파이크 신호 및 가중치에 기초하여 제1 전류를 출력하는 단계;공개특허 10-2024-0178487-4-상기 뉴런 회로의 커패시터에 의해, 상기 제1 전류에 기초하여 제1 멤브레인 전압을 형성하는 단계;상기 뉴런 회로의 비교기에 의해, 상기 비교기의 제1 입력 단자를 통해 상기 제1 멤브레인 전압 및 상기 비교기의 제2 입력 단자를 통해 기준 전압을 수신하는 단계;상기 비교기에 의해, 상기 제1 멤브레인 전압 및 상기 기준 전압에 기초하여 제1 스파이크 신호를 생성하는 단계;상기 뉴런 회로에 의해, 상기 제1 스파이크 신호에 기초하여 상기 제1 멤브레인 전압을 리셋하는 단계;상기 축색 회로에 의해, 제2 입력 스파이크 신호를 생성하는 단계;상기 시냅스 회로에 의해, 상기 제2 입력 스파이크 신호 및 가중치에 기초하여 제2 전류를 출력하는 단계;상기 커패시터에 의해, 상기 제2 전류에 기초하여 제2 멤브레인 전압을 형성하는 단계;상기 비교기에 의해, 상기 제1 입력 단자를 통해 상기 기준 전압 및 상기 제2 입력 단자를 통해 상기 제2 멤브레인 전압을 수신하는 단계; 및상기 비교기에 의해, 상기 기준 전압 및 상기 제2 멤브레인 전압에 기초하여 제2 스파이크 신호를 생성하는 단계를 포함하는 방법."}
{"patent_id": "10-2023-0080391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9 항에 있어서,상기 뉴런 회로는 출력 스파이크 생성기를 더 포함하고,상기 비교기에 의해, 상기 제1 멤브레인 전압 및 상기 기준 전압에 기초하여 상기 제1 스파이크 신호를 생성하는 단계는:상기 출력 스파이크 생성기에 의해, 상기 제1 스파이크 신호에 기초하여 제1 입출력 반전 신호를 생성하는 단계를 더 포함하고, 그리고상기 비교기에 의해, 상기 제1 입력 단자를 통해 상기 기준 전압 및 상기 제2 입력 단자를 통해 상기 제2 멤브레인 전압을 수신하는 단계는:상기 뉴런 회로에 의해, 상기 제1 입출력 반전 신호에 기초하여, 상기 비교기가 상기 제1 입력 단자를 통해 수신하는 전압을 상기 제1 멤브레인 전압에서 상기 기준 전압으로 변경하는 단계; 및상기 뉴런 회로에 의해, 상기 제1 입출력 반전 신호에 기초하여, 상기 비교기가 상기 제2 입력 단자를 통해 수신하는 전압을 상기 기준 전압에서 상기 제2 멤브레인 전압으로 변경하는 단계를 포함하는 방법."}
{"patent_id": "10-2023-0080391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 9 항에 있어서,상기 축색 회로에 의해, 제3 입력 스파이크 신호를 생성하는 단계;상기 시냅스 회로에 의해, 상기 제3 입력 스파이크 신호 및 상기 가중치에 기초하여 제3 전류를 생성하는 단계;상기 커패시터에 의해, 상기 제3 전류에 기초하여 제3 멤브레인 전압을 형성하는 단계;상기 비교기에 의해, 상기 제1 입력 단자를 통해 상기 제3 멤브레인 전압 및 상기 제2 입력 단자를 통해 상기기준 전압을 수신하는 단계; 및상기 비교기에 의해, 상기 제3 멤브레인 전압 및 상기 기준 전압에 기초하여 제3 스파이크 신호를 생성하는 단계를 더 포함하는 방법."}
{"patent_id": "10-2023-0080391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 뉴런 회로는 출력 스파이크 생성기를 더 포함하고,공개특허 10-2024-0178487-5-상기 비교기에 의해, 상기 기준 전압 및 상기 제2 멤브레인 전압에 기초하여 상기 제2 스파이크 신호를 생성하는 단계는:상기 출력 스파이크 생성기에 의해, 상기 제2 스파이크 신호에 기초하여 제2 입출력 반전 신호를 생성하는 단계를 더 포함하고, 그리고상기 비교기에 의해, 상기 제1 입력 단자를 통해 상기 제3 멤브레인 전압 및 상기 제2 입력 단자를 통해 상기기준 전압을 수신하는 단계는:상기 뉴런 회로에 의해, 상기 제2 입출력 반전 신호에 기초하여, 상기 비교기가 상기 제1 입력 단자를 통해 수신하는 전압을 상기 기준 전압에서 상기 제3 멤브레인 전압으로 변경하는 단계; 및상기 뉴런 회로에 의해, 상기 제2 입출력 반전 신호에 기초하여, 상기 비교기가 상기 제2 입력 단자를 통해 수신하는 전압을 상기 제2 멤브레인 전압에서 상기 기준 전압으로 변경하는 단계를 포함하는 방법."}
{"patent_id": "10-2023-0080391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서,상기 출력 스파이크 생성기에 의해, 상기 제2 스파이크 신호에 기초하여 상기 제2 입출력 반전 신호를 생성하는단계는:상기 출력 스파이크 생성기에 의해, 상기 제2 스파이크 신호에 기초하여 제1 출력 스파이크 신호를 생성하는 단계를 더 포함하는 방법."}
{"patent_id": "10-2023-0080391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 8 항에 있어서,상기 비교기는 비반전 출력 단자 및 반전 출력 단자를 포함하고,상기 비교기는 상기 제1 스파이크 신호를 상기 비반전 출력 단자로 출력하고, 그리고 상기 비교기는 상기 제2스파이크 신호를 상기 반전 출력 단자로 출력하는 방법."}
{"patent_id": "10-2023-0080391", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 일 실시 예에 따른 스파이킹 뉴럴 네트워크 회로는 제1 및 제2 입력 스파이크 신호들을 생성하도록 구 성된 축색 회로, 제1 입력 스파이크 신호 및 가중치에 기초하여 제1 전류를 생성하고, 그리고 제2 입력 스파이크 신호 및 가중치에 기초하여 제2 전류를 생성하도록 구성된 시냅스 회로, 제1 전류에 기초하여 제1 멤브레인 전압 (뒷면에 계속)"}
{"patent_id": "10-2023-0080391", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 스파이킹 뉴럴 네트워크 회로에 관한 것으로, 좀 더 상세하게는 스파이크 신호를 생성하는 포함하는 스파이킹 뉴럴 네트워크 회로 및 그것의 동작하는 방법에 관한 것이다."}
{"patent_id": "10-2023-0080391", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "스파이킹 뉴럴 네트워크(SNN; spike neural network) 회로는 입력에 대한 네트워크 연산을 수행하여, 출력을 내 보내는 인공지능 네트워크의 구현 방법 중 하나이다. 스파이킹 뉴럴 네트워크는 반도체 장치를 이용하여 스파이 킹 뉴럴 네트워크 회로로 구현될 수 있다. 스파이킹 뉴럴 네트워크 회로는 입력 및 신호를 짧은 시간 폭을 가지 는 펄스(pulse) 또는 스파이크(spike) 형태로 전달한다. 스파이킹 뉴럴 네트워크 회로는, 시냅스 회로에서 연산을 수행하여 뉴런 회로로 전달한다. 이 경우, 뉴런 회로 의 멤브레인 커패시터에 시냅스 회로로부터 제공받은 전압 또는 전하가 누적되고, 임계 전압(threshold voltage)을 넘게 되면 뉴런이 발화하게 된다. 따라서, 멤브레인 커패시터에 누적된 전하와 임계 전압을 비교하 는 연산을 수행하는 비교기의 정밀도가 출력을 결정하는 중요한 요소가 된다. 다만, 이상적인 비교기와 달리, 일반적인 비교기는 오프셋(off-set) 전압 때문에 입력 전압이 달라짐으로써 스파이크가 출력되는 타이밍이 부정 확한 문제가 있다."}
{"patent_id": "10-2023-0080391", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시의 일 실시 예에 따르면, 스파이크 신호를 생성하는 스파이킹 뉴럴 네트워크 회로 및 그것의 동작하는 방법이 제공된다."}
{"patent_id": "10-2023-0080391", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 실시 예에 따르면, 제1 및 제2 입력 스파이크 신호들을 생성하도록 구성된 축색 회로, 상기 제1 입력 스파이크 신호 및 가중치에 기초하여 제1 전류를 생성하고, 그리고 상기 제2 입력 스파이크 신호 및 상기 가중치에 기초하여 제2 전류를 생성하도록 구성된 시냅스 회로, 상기 제1 전류에 기초하여 제1 멤브레인 전압을 형성하는 커패시터, 및 비교기를 포함하고, 상기 제1 멤브레인 전압을 리셋하도록 구성된 뉴런 회로를 포함하되, 상기 커패시터는 상기 뉴런 회로에 의해 리셋된 후, 상기 제2 전류에 기초하여 제2 멤브레인 전압을 더 형성하고, 그리고 상기 비교기는, 제1 입력 단자 및 제2 입력 단자를 포함하고, 상기 제1 입력 단자를 통해 상기 제1 멤브레인 전압 및 상기 제2 입력 단자를 통해 기준 전압을 수신하고, 상기 제1 멤브레인 전압 및 상기 기준 전압의 제1 비교 동작에 기초하여 제1 스파이크 신호를 생성하고, 상기 제1 스파이크 신호에 기초하여 상 기 커패시터의 상기 제1 멤브레인 전압을 리셋하고, 상기 제1 스파이크 신호에 기초하여, 상기 제1 입력 단자를 통해 상기 기준 전압 및 상기 제2 입력 단자를 통해 상기 제2 멤브레인 전압을 수신하고, 상기 기준 전압 및 상 기 제2 멤브레인 전압의 제2 비교 동작에 기초하여 제2 스파이크 신호를 생성하도록 구성된다. 일 실시 예에서, 상기 뉴런 회로는 출력 스파이크 생성기를 더 포함하고, 상기 출력 스파이크 생성기는, 상기 제1 스파이크 신호 및 상기 제2 스파이크 신호를 수신하고, 상기 제1 스파이크 신호에 기초하여 제1 입출력 반 전 신호를 생성하고, 그리고 상기 제2 스파이크 신호에 기초하여 제2 입출력 반전 신호 및 출력 스파이크 신호 를 생성한다. 일 실시 예에서, 상기 뉴런 회로는, 상기 제1 입출력 반전 신호에 기초하여, 상기 비교기가 상기 제1 입력 단자 를 통해 수신하는 전압을 상기 제1 멤브레인 전압에서 상기 기준 전압으로 변경하고, 그리고 상기 비교기가 상 기 제2 입력 단자를 통해 수신하는 전압을 상기 기준 전압에서 상기 제2 멤브레인 전압으로 변경한다. 일 실시 예에서, 상기 축색 회로는 제3 입력 스파이크 신호를 생성하도록 더 구성되고, 상기 시냅스 회로는 상 기 제3 입력 스파이크 신호 및 상기 가중치에 기초하여 제3 전류를 생성하도록 더 구성되고, 상기 커패시터는 상기 뉴런 회로에 의해 상기 제2 멤브레인 전압이 리셋된 후, 상기 제3 전류에 기초하여 제3 멤브레인 전압을 더 형성하고, 상기 비교기는, 상기 제1 입력 단자를 통해 상기 제3 멤브레인 전압 및 상기 제2 입력 단자를 통 해 상기 기준 전압을 수신하고, 상기 제3 멤브레인 전압 및 상기 기준 전압의 제3 비교 동작에 기초하여 제3 스 파이크 신호를 생성하고, 상기 제3 스파이크 신호에 기초하여 상기 커패시터의 상기 제2 멤브레인 전압을 리셋 하도록 더 구성된다. 일 실시 예에서, 상기 뉴런 회로는, 상기 제2 스파이크 신호를 수신하고, 상기 제2 스파이크 신호에 기초하여 제2 입출력 반전 신호 및 출력 스파이크 신호를 생성하는 출력 스파이크 생성기를 더 포함하고, 상기 제2 입출 력 반전 신호에 기초하여, 상기 비교기가 상기 제1 입력 단자를 통해 수신하는 전압을 상기 기준 전압에서 상기 제3 멤브레인 전압으로 변경하고, 그리고 상기 비교기가 상기 제2 입력 단자를 통해 수신하는 전압을 상기 제2 멤브레인 전압에서 상기 기준 전압으로 변경한다. 일 실시 예에서, 상기 출력 스파이크 생성기는, 상기 제1 스파이크 신호에 기초하여 제1 입출력 반전 신호를 생 성하고, 그리고 상기 제2 스파이크 신호에 기초하여 제2 입출력 반전 신호를 생성하는 제1 플립플롭 회로, 및 상기 제2 입출력 반전 신호에 기초하여 상기 출력 스파이크 신호를 생성하는 제2 플립플롭 회로를 포함한다. 일 실시 예에서, 상기 제1 입력 단자는 비반전 입력 단자이고, 그리고 상기 제2 입력 단자는 반전 입력 단자이 다. 일 실시 예에서, 상기 비교기는 비반전 출력 단자 및 반전 출력 단자를 더 포함하되, 상기 비교기는, 상기 제1 스파이크 신호를 상기 비반전 출력 단자를 통해 출력하고, 상기 제2 스파이크 신호를 상기 반전 출력 단자를 통 해 출력하는 스파이킹 뉴럴 네트워크 회로. 본 개시에 따른 스파이킹 뉴럴 네트워크 회로의 동작하는 방법에 있어서, 스파이킹 뉴럴 네트워크 회로는 축색 회로, 시냅스 회로, 및 뉴런 회로를 포함하고, 상기 축색 회로에 의해, 제1 입력 스파이크 신호를 생성하는 단 계, 상기 시냅스 회로에 의해, 상기 제1 입력 스파이크 신호 및 가중치에 기초하여 제1 전류를 출력하는 단계, 상기 뉴런 회로의 커패시터에 의해, 상기 제1 전류에 기초하여 제1 멤브레인 전압을 형성하는 단계, 상기 뉴런 회로의 비교기에 의해, 상기 비교기의 제1 입력 단자를 통해 상기 제1 멤브레인 전압 및 상기 비교기의 제2 입 력 단자를 통해 기준 전압을 수신하는 단계, 상기 비교기에 의해, 상기 제1 멤브레인 전압 및 상기 기준 전압에기초하여 제1 스파이크 신호를 생성하는 단계, 상기 뉴런 회로에 의해, 상기 제1 스파이크 신호에 기초하여 상 기 제1 멤브레인 전압을 리셋하는 단계, 상기 축색 회로에 의해, 제2 입력 스파이크 신호를 생성하는 단계, 상 기 시냅스 회로에 의해, 상기 제2 입력 스파이크 신호 및 가중치에 기초하여 제2 전류를 출력하는 단계, 상기 커패시터에 의해, 상기 제2 전류에 기초하여 제2 멤브레인 전압을 형성하는 단계, 상기 비교기에 의해, 상기 제 1 입력 단자를 통해 상기 기준 전압 및 상기 제2 입력 단자를 통해 상기 제2 멤브레인 전압을 수신하는 단계, 및 상기 비교기에 의해, 상기 기준 전압 및 상기 제2 멤브레인 전압에 기초하여 제2 스파이크 신호를 생성하는 단계를 포함한다. 일 실시 예에서, 상기 뉴런 회로는 출력 스파이크 생성기를 더 포함하고, 상기 비교기에 의해, 상기 제1 멤브레 인 전압 및 상기 기준 전압에 기초하여 상기 제1 스파이크 신호를 생성하는 단계는, 상기 출력 스파이크 생성기 에 의해, 상기 제1 스파이크 신호에 기초하여 제1 입출력 반전 신호를 생성하는 단계를 더 포함하고, 그리고 상 기 비교기에 의해, 상기 제1 입력 단자를 통해 상기 기준 전압 및 상기 제2 입력 단자를 통해 상기 제2 멤브레 인 전압을 수신하는 단계는, 상기 뉴런 회로에 의해, 상기 제1 입출력 반전 신호에 기초하여, 상기 비교기가 상 기 제1 입력 단자를 통해 수신하는 전압을 상기 제1 멤브레인 전압에서 상기 기준 전압으로 변경하는 단계 및 상기 뉴런 회로에 의해, 상기 제1 입출력 반전 신호에 기초하여, 상기 비교기가 상기 제2 입력 단자를 통해 수 신하는 전압을 상기 기준 전압에서 상기 제2 멤브레인 전압으로 변경하는 단계를 포함한다. 일 실시 예에서, 상기 방법은, 상기 축색 회로에 의해, 제3 입력 스파이크 신호를 생성하는 단계, 상기 시냅스 회로에 의해, 상기 제3 입력 스파이크 신호 및 상기 가중치에 기초하여 제3 전류를 생성하는 단계, 상기 커패시 터에 의해, 상기 제3 전류에 기초하여 제3 멤브레인 전압을 형성하는 단계, 상기 비교기에 의해, 상기 제1 입력 단자를 통해 상기 제3 멤브레인 전압 및 상기 제2 입력 단자를 통해 상기 기준 전압을 수신하는 단계, 및 상기 비교기에 의해, 상기 제3 멤브레인 전압 및 상기 기준 전압에 기초하여 제3 스파이크 신호를 생성하는 단계를 더 포함한다. 일 실시 예에서, 상기 뉴런 회로는 출력 스파이크 생성기를 더 포함하고, 상기 비교기에 의해, 상기 기준 전압 및 상기 제2 멤브레인 전압에 기초하여 상기 제2 스파이크 신호를 생성하는 단계는, 상기 출력 스파이크 생성기 에 의해, 상기 제2 스파이크 신호에 기초하여 제2 입출력 반전 신호를 생성하는 단계를 더 포함하고, 그리고 상 기 비교기에 의해, 상기 제1 입력 단자를 통해 상기 제3 멤브레인 전압 및 상기 제2 입력 단자를 통해 상기 기 준 전압을 수신하는 단계는, 상기 뉴런 회로에 의해, 상기 제2 입출력 반전 신호에 기초하여, 상기 비교기가 상 기 제1 입력 단자를 통해 수신하는 전압을 상기 기준 전압에서 상기 제3 멤브레인 전압으로 변경하는 단계, 및 상기 뉴런 회로에 의해, 상기 제2 입출력 반전 신호에 기초하여, 상기 비교기가 상기 제2 입력 단자를 통해 수 신하는 전압을 상기 제2 멤브레인 전압에서 상기 기준 전압으로 변경하는 단계를 포함한다. 일 실시 예에서, 상기 출력 스파이크 생성기에 의해, 상기 제2 스파이크 신호에 기초하여 상기 제2 입출력 반전 신호를 생성하는 단계는, 상기 출력 스파이크 생성기에 의해, 상기 제2 스파이크 신호에 기초하여 제1 출력 스 파이크 신호를 생성하는 단계를 더 포함한다. 일 실시 예에서, 상기 비교기는 비반전 출력 단자 및 반전 출력 단자를 포함하고, 상기 비교기는 상기 제1 스파 이크 신호를 상기 비반전 출력 단자로 출력하고, 그리고 상기 비교기는 상기 제2 스파이크 신호를 상기 반전 출 력 단자로 출력한다."}
{"patent_id": "10-2023-0080391", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 일 실시 예에 따르면, 스파이크 신호를 생성하는 스파이킹 뉴럴 네트워크 회로 및 그것의 동작하는 방법이 제공된다. 또한, 뉴런 회로의 비교기는 입력 단자들을 통해 기준 전압 및 멤브레인 전압을 수신하여 비교 동작을 수행한 뒤, 기준 전압 및 멤브레인 전압을 맞바꿔 수신하여 다시 비교 동작을 수행함으로써, 비교기의 오프셋 전압이 없는 것과 같이 동작할 수 있게 됨에 따라, 정밀도가 향상된 스파이킹 뉴럴 네트워크 회로 및 그것의 동작하는 방법이 제공된다."}
{"patent_id": "10-2023-0080391", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래에서는, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 쉽게 실시할 수 있을 정도로, 본 발 명의 실시 예들이 명확하고 상세하게 기재될 것이다. 이하에서, 첨부한 도면들을 참조하여, 본 개시의 몇몇 실시 예들을 보다 상세하게 설명하고자 한다. 이하에서, 본 개시를 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 유사한 구성요소에 대해서는 유사한 참조부호가 사용되며, 본 발명의 기술적 사상을 명확하게 설명하기 위하여, 중복되는 구성 요소들에 대한 상세 한 설명은 생략된다. 본 발명은 뉴럴 네트워크(neural network)의 연산을 수행하기 위해 반도체 장치에서 구현된 회로에 관한 것이다. 본 발명의 뉴럴 네트워크는 생물학적인 뉴럴 네트워크와 유사한 방식으로 데이터 또는 정보를 처리할 수 있는 인공 뉴럴 네트워크(ANN)일 수 있다. 뉴럴 네트워크는 생물학적 뉴런과 유사한 인공 뉴런들을 포함하는 다수의 레이어들(layers)과 다수의 레이어들을 연결하는 시냅스들을 포함할 수 있다. 이하에서, 짧은 시간 동안 에 토글링(toggling)하는 펄스 형태를 갖는 스파이크 신호를 처리하는 스파이킹 뉴럴 네트워크가 대표적으로 설 명될 것이나, 본 발명의 실시 예에 따른 회로는 스파이킹 뉴럴 네트워크에 한정되지 않고 다른 뉴럴 네트워크를 구현하는데 사용될 수도 있다 도 1은 본 개시의 실시 예에 따른 스파이킹 뉴럴 네트워크 회로를 설명하는 도면이다. 도 1을 참조하면, 스파이 킹 뉴럴 네트워크 회로가 도시된다. 축색 회로는 입력 스파이크 신호들을 생성하는 축색돌기(axon; 또는 축삭돌기, 축색, 축삭)들을 포함할 수 있다. 축색 회로의 축색돌기는 생물학적 뉴럴 네트워크의 축색돌기와 유사하게, 다른 뉴런에 신호를 출력 하는 기능을 수행할 수 있다. 예를 들어, 축색 회로의 축색돌기들 각각은 외부로부터 스파이킹 뉴럴 네트 워크 회로로 입력된 데이터에 기초하여 입력 스파이크 신호를 생성할 수 있다. 다른 예로, 축색 회로(11 0)의 축색돌기들 각각은 먼저 시냅스 어레이로 전송된 입력 스파이크 신호들에 따라 뉴런 어레이로부 터 출력되는 출력 스파이크 신호들을 수신하고(피드백(feedback)) 출력 스파이크 신호들에 기초하여 새로운 입 력 스파이크 신호를 생성할 수 있다. 입력 스파이크 신호는 짧은 시간 동안에 토글링하는 펄스 신호일 수 있다. 축색 회로는 입력 스파이크 신호들(SP1~SPn)을 생성하고 시냅스 어레이로 전송할 수 있다. 시냅스 어레이는 축색 회로와 뉴런 어레이를 연결할 수 있다. 시냅스 어레이는 축색 회로 의 축색돌기들과 뉴런 어레이의 뉴런 회로들(NE1~NEn) 사이의 연결 여부 및 연결 강도를 결정하는 다 수의 시냅스 회로들(예를 들어, SY11, SY21, SY31, S12 및 S22)을 포함할 수 있다. 시냅스 회로들 각각은 대응 하는 가중치를 가질 수 있다 시냅스 회로들 각각은 입력 스파이크 신호를 수신할 수 있고, 수신된 입력 스파이 크 신호에는 가중치가 적용될 수 있다. 예를 들어, 시냅스 회로들은 각각의 가중치를 수신된 입력 스파이크 신 호에 적용하기 위한 연산을 수행할 수 있다. 가중치는 상술된 축색돌기와 뉴런 회로 사이의 상관 관계, 축색 회 로의 축색돌기들과 뉴런 어레이의 뉴런 회로들 사이의 연결 강도, 입력 스파이크 신호에 대한 뉴런 어레이의 (후속) 뉴런 회로의 상관 관계 등을 나타내는 수치화된 값일 수 있다. 예를 들어, 시냅스 어레이 는 입력 스파이크 신호들에 대해 가중치가 적용된 결과를 뉴런 어레이로 출력할 수 있다. 입력 스파 이크 신호들에 대해 가중치가 적용된 결과는 전류 또는 전하일 수 있다. 도 1을 참조하면, 시냅스 어레이는 2차원 어레이(array)로 도시되고, 시냅스 회로들은 2차원 어레이 상에 배치되는 것으로 도시되었다. 예를 들어, 입력 스파이크 신호들을 축색 회로에서 시냅스 어레이를 향 하는 제1 방향으로 전송될 수 있다. 입력 스파이크 신호에 가중치가 적용된 결과를 시냅스 어레이에서 뉴 런 어레이로 향하는 제2 방향으로 전송될 수 있다. 예를 들어, 제1 방향 및 제2 방향은 서로 수직할 수 있 다. 다만, 도 1의 도시와 달리 시냅스 회로들은 3차원 어레이 상에 배치될 수 있다. 뉴런 어레이는 멤브레인 커패시터들(MC1~MCn) 및 뉴런 회로들(NE1~NEn)을 포함할 수 있다. 멤브레인 커패시터들(MC1~MCn) 각각은 시냅스 어레이와 연결된 노드 및 접지 단자 사이에 연결될 수 있다. 멤브레인 커패시터들(MC1~MCn) 각각은 시냅스 어레이로부터 수신한 입력 스파이크 신호들에 대해 가중치가 적용된 결과를 누적할 수 있다. 예를 들어, 멤브레인 커패시터는 시냅스 어레이로부터 전류를 수신해 멤브 레인 전압을 형성할 수 있다. 간결한 설명을 위하여, 본 개시는 입력 스파이크 신호들에 대해 가중치가 적용된 결과가 누적됨에 따라 멤브레 인 커패시터의 전압이 증가하도록 구현된 경우가 주로 설명되나, 본 개시의 범위는 이에 제한되지 않고, 연산 신호의 누적에 따라 멤브레인 커패시터의 전압이 감소하도록 구현된 경우를 포함한다. 뉴런 회로들(NE1~NEn) 각각은 임계 전압(threshold voltage)을 가질 수 있다. 임계 전압은 기준 전압으로도 지 칭될 수 있으며, 사전에 설정된 전압 레벨일 수 있다. 뉴런 회로들(NE1~NEn) 각각은 대응하는 멤브레인 전압 및 임계 전압에 기초하여 출력 스파이크 신호를 생성할 수 있다. 예를 들어, 제1 뉴런 회로(NE1)는 제1 멤브레인 커패시터(MC1)에 형성된 멤브레인 전압이 기준 전압보다 크면 제1 출력 스파이크 신호(SO1)를 출력할 수 있다. 제1 멤브레인 커패시터(MC1)에 형성된 멤브레인 전압이 기준 전압보다 커서 제1 뉴런 회로(NE1)이 제1 출력 스파이크 신호(SO1)를 출력한 것은, 제1 뉴런 회로(NE1)가 발화 (fire)했다고 지칭될 수 있다. 뉴런 회로에 관한 보다 상세한 설명은 도 3을 참조하여 후술될 것이다. 뉴런 어레이에서 출력된 출력 스파이크 신호들(SO1~SOn)은 축색 회로로 다시 제공되거나, 스파이킹 뉴럴 네트워크 회로의 외부로 출력되거나, 또는 스파이킹 뉴럴 네트워크 회로의 다른 구성 요소로 출 력될 수 있다. 도 2는 본 개시의 실시 예에 따른 스파이킹 뉴럴 네트워크 회로를 설명하는 도면이다. 도 2를 참조하면, 도 1의 축색 회로 및 시냅스 어레이의 예시적인 회로도가 도시된다. 도 2의 뉴런 어레이는 도 1의 뉴런 어레이와 동일하므로 이에 관한 설명은 생략한다. 축색 회로는 축색 드라이버들(AD1~ADn)을 포함할 수 있다. 예를 들어, 축색 드라이버들(AD1~ADn) 각각은 인버터(inverter)로 구현될 수 있다. 축색 드라이버들(AD1~ADn) 각각은 입력 신호를 수신하고, 수신한 입력 신 호를 입력 스파이크 신호들(SP1~SPn)로써 시냅스 어레이에 전달할 수 있다. 시냅스 어레이의 시냅스 회로들(예를 들어, SY11, SY21, SY12, 및 SY22)은 각각 트랜지스터, 가중치 메모 리(WM) 및 I-DAC(Current-mode Digital-to-Analog Converter)를 포함할 수 있다. 가중치 메모리(WM)는 사전에 정의된 가중치를 저장할 수 있다. 가중치 메모리(WM)는 저장된 가중치를 I-DAC에 제공할 수 있다. 예를 들어, 가중치 메모리(WM)는 이진(binary) 메모리로 구현될 수 있다. 가중치 메모리(WM)는 8bit을 저장할 수 있는 메모리로 구현될 수 있다. 그러나 본 개시의 범위는 이에 한정되지 않고, 이진(binary) 메모리의 크기는 스파이킹 뉴럴 네트워크 회로의 용도에 따라 다양하게 구현될 수 있다. I-DAC는 가중치 메모리(WM)로부터 가중치를 수신할 수 있다. I-DAC는 가중치를 입력 스파이크 신호에 적용할 수 있는 신호로 변환할 수 있다. 시냅스 회로의 트랜지스터는, 간결한 설명을 위해, PMOS 트랜지스터(p-channel metal-oxide-semiconductor field-effect transistor)로 구현된 실시예가 주로 설명된다. 시냅스 회로의 트랜지스터의 게이트 단자는 축색 회로로부터 입력 스파이크 신호를 수신하고, 소스 단자는 I-DAC와 연결되고, 드레인 단자는 멤브레인 커패 시터와 동일한 노드로 연결될 수 있다. 도 3은 일반적인 스파이킹 뉴럴 네트워크 회로에서, 입력 스파이크 신호에 대한, 시냅스 회로 및 뉴런 회로의 동작을 설명하는 타이밍도다. 도 3을 참조하면 일반적인 스파이킹 뉴럴 네트워크의 동작하는 방법을 설명하는 타이밍도가 도시된다. 도 3의 가로축은 시간(t)을, 세로축은 전압(V)을 나타낼 수 있다. 이하의 도면들을 참조하여 설명되는, 도 1 및 도 3의 구성 요소들과 동일한 참조 번호를 가지는 구성 요소들은, 도 1 및 도 3의 구성 요소들과 동일 또는 유사한 구성 요소들을 의미할 수 있다. 축색 회로의 서로 다른 두 축색돌기들 각각으로부터 제1 입력 스파이크 신호(SP1) 및 제2 입력 스파이크 신호(SP2)가 수신된 경우, 시냅스 회로에 정해진 가중치에 따라, 멤브레인 전압(Vmk)이 증가할 수 있다. 일부 실시 예들에서, 서로 다른 두 축색돌기들 각각에 대응되는 가중치는 서로 같거나 또는 서로 다를 수 있다. 간결하고 상세한 설명을 위해, 제2 입력 스파이크 신호(SP2)에 대응되는 가중치가 제1 입력 스파이크 신호(SP 1)에 대응되는 가중치보다 큰 것으로 가정되지만, 본 개시의 범위는 이에 한정되지 않는다. 계속해서 도 3을 참조하면, 제1 내지 제4 시점(t1~t4) 및 제5 내지 제8 시점(t5~t8)에서 입력 스파이크 신호가 입력되면, 멤브레인 전압(Vmk)이 증가한다(또는 멤브레인 커패시터에 전하가 충전된다). 이 중, 제2 시점(t2), 제5 시점(t5), 및 제8 시점(t8), 및 제11 시점(t11)에서는 제2 입력 스파이크 신호(SP2)에 대응하는 가중치가 연산되어, 제1 입력 스파이크 신호(SP1)에 의한 멤브레인 전압(Vmk) 증가분(예를 들어, 제1 시점(t1), 제3 시점 (t3), 제4 시점(t4), 제6 시점(t6), 및 제7 시점(t7)에서의 멤브레인 전압(Vmk) 증가분)에 비해 제2 입력 스파 이크 신호(SP2)에 의한 멤브레인 전압(Vmk)의 증가분(예를 들어, 제2 시점(t2), 제5 시점(t5), 및 제8 시점(t 8)에서의 멤브레인 전압(Vmk)의 증가분)이 클 수 있다. 멤브레인 전압(Vmk)이 기준 전압(Vr)을 넘는 제4 시점(t4) 및 제8 시점(t8)에서, 뉴런 회로는 발화(fire)하여 출력 스파이크 신호(SOk)를 출력할 수 있다. 즉, 입력 스파이크 신호의 발화 시점 및 시냅스 회로에 저장된 가 중치의 크기에 따라 뉴런 회로의 발화(fire)를 통해 출력되는 출력 스파이크 신호의 빈도 및 시점이 달라질 수 있다. 출력 스파이크 신호(SOk)가 출력되고 일정 지연 시간 뒤, 뉴런 회로는 뉴런 리셋 신호(NRS)를 양쪽이 접지 단자 및 멤브레인 전압 입력 단자의 각각과 연결된 트랜지스터로 출력할 수 있다. 뉴런 리셋 신호(NRS)에 의해 트랜 지스터가 턴-온(turn on)되면 멤브레인 전압(Vm)의 전위는 접지 단자의 전위 레벨로 감소할 수 있다. 도 4는 일반적인 스파이킹 뉴럴 네트워크 회로의 뉴런 회로를 설명하는 도면이다. 도 4를 참조하면, 도 1 및 도 2의 뉴런 회로들(NE1~NEn) 중 하나의 뉴런 회로(NEk)의 회로도가 도시된다. 뉴런 회로(NEk)는 비교기(CP), 지연 회로(DLY), 및 제1 트랜지스터(TR1)를 포함할 수 있다. 비교기(CP)는 스파이킹 뉴럴 네트워크 회로의 일반적인 비교기로서, 공정 과정에서의 편차에 의해 비교기(CP) 내에 오프셋(off-set) 전압이 발생할 수 있다. 오프셋 전압에 의해, 실제 비교기(CP)가 입력 단자들을 통해 수 신한 전압들과 비교 동작을 수행하는 전압들 간에 오차가 발생할 수 있다. 설명 상의 편의를 위해, 도 4와 같이, 비교기(CP)는 오프셋 전압이 없는 이상적인 비교기(iCP), 및 이상적인 비 교기(iCP)의 비반전 입력 단자 및 비교기(CP)의 입력 단자 사이에 오프셋 전원(OV)을 포함하는 것으로 표시했다. 오프셋 전원(OV)는 오프셋 전압의 크기와 동일한 크기의 전압을 발생시킬 수 있다. 이때, 오프셋 전 압은 이상적인 비교기(iCP)의 비반전 입력 단자 및 비교기(CP)의 비반전 입력 단자 사이의 전위 차를 갖는다. 비교기(CP)는 제1 입력 단자 및 제2 입력 단자를 포함할 수 있다. 일부 실시 예들에서, 제1 입력 단자는 비반전 단자이고, 그리고 제2 입력 단자는 반전 단자일 수 있다. 비교기(CP)는 제1 입력 단자에 멤브레인 전압(Vmk)을 입력 받을 수 있다. 멤브레인 전압(Vmk)은 뉴런 회로(NE k)에 대응하는 멤브레인 커패시터(MCk)에 의해 형성된 전압을 가리킬 수 있다. 비교기(CP)는 제2 입력 단자에 기준 전압(Vr)을 입력 받을 수 있다. 기준 전압(Vr)의 전압 레벨은 사전에 정해질 수 있다. 이상적인 비교기(iCP)는 멤브레인 전압(Vmk)에서 오프셋 전압만큼 증가한 전압 및 기준 전압(Vr)을 비교하여 출 력 스파이크 신호(SOk)를 출력할 수 있다. 예를 들어, 멤브레인 전압(Vmk)에서 오프셋 전압만큼 증가한 전압이 기준 전압(Vr)보다 커지는 순간, 출력 스파 이크 신호(SOk)의 논리 값은 '1'이 될 수 있다. 즉, 뉴런 회로(NEk)는 발화(fire)할 수 있다. 논리 값이 '1'이 라는 것은, 신호의 전압이 하이(high)인 것을 가리킬 수 있다. 논리 값이 '0'이라는 것은, 신호의 전압이 로우 (low)인 것을 가리킬 수 있다. 로우인 전압의 전위 레벨은 접지 단자의 전위 레벨과 같을 수 있다. 반대로, 비교기(CP)는 멤브레인 전압(Vmk)이 기준 전압(Vr)보다 낮은 경우, 출력 스파이크 신호(SOk)의 논리 값 은 '0'이다. 즉, 뉴런 회로(NEk)는 발화하지 않는다. 상술한 바와 같이, 비교기가 두 전압을 비교하는 연산은 비교 연산으로 지칭될 수 있다. 도 4에서는, 오프셋 전원(OV)이 제1 입력 단자와 연결되는 것으로 표시되어 있으나, 본 개시의 범위는 이에 제 한되지 않는다. 예를 들어, 이상적인 비교기(iCP) 및 오프셋 전원(OV)는 멤브레인 전압(Vmk)이 증가하는 것이 아닌, 기준 전압(Vr)이 감소하는 것과 같아지도록 나타낼 수 있다. 지연 회로(DLY)는 출력 스파이크 신호(SOk)를 수신하여 뉴런 리셋 신호(NRS)를 출력할 수 있다. 출력 스파이크 신호(SOk)가 출력된 시점부터 뉴런 리셋 신호(NRS)가 출력되는 시점 간에는 일정한 시간 차가 있을 수 있다. 지 연 회로(DLY)는 뉴런 리셋 신호(NRS)를 제1 트랜지스터(TR1)의 게이트 단자로 전달할 수 있다. 제1 트랜지스터(TR1)는 NMOS 트랜지스터(n-channel metal-oxide-semiconductor field-effect transistor)로 구 현될 수 있다. 제1 트랜지스터(TR1)의 게이트 단자는 지연 회로(DLY)로부터 뉴런 리셋 신호(NRS)를 입력 받을 수 있고, 뉴런 리셋 신호(NRS)를 수신하면, 제1 트랜지스터(TR1)는 턴-온될 수 있다. 제1 트랜지스터(TR1)의 소 스 단자는 접지 단자(GND)와 연결되고, 그리고 드레인 단자는 멤브레인 전압(Vmk)이 입력되는 비교기(CP)의 제1 입력 단자 동일한 노드에 연결될 수 있다. 도 5는 일반적인 스파이킹 뉴럴 네트워크 회로에서, 입력 스파이크 신호에 대한, 시냅스 회로 및 뉴런 회로의 동작을 설명하는 타이밍도다. 도 5를 참조하면, 오프셋 전압의 유무에 따른 시냅스 회로 및 뉴런 회로의 동작을 설명하는 타이밍도가 설명된다. 도 5의 가로축은 시간(t)을, 세로는 전압(V)을 가리킬 수 있다. 도 5에서 도 3과 동일한 참조 번호를 갖는 신호 들은 도 3의 신호들과 동일하다. 간결한 설명을 위해, 도 5에서 도 3과 중복되는 설명은 이하 생략한다. 오프셋 전압이 없는 경우, 제2 시점(t2), 제4 시점(t4), 및 제6 시점(t6)에서 출력 스파이크 신호(SOk)는 논리 값 '1'을 가질 수 있다. 반대로, 오프셋 전압이 있는 경우, 오프셋 전압이 있을 때의 기준 전압이 오프셋 전압이 없을 때의 기준 전압보 다 오프셋 전압(Voff)만큼 작은 것과 동일하므로, 제1 시점(t1), 제3 시점(t3), 및 제5 시점(t5)에서 출력 스파 이크 신호(SOk)는 논리 값'1'을 가질 수 있다. 다시 말해서, 오프셋 전압이 없는 이상적인 비교기의 경우 및 일반적인 비교기를 사용하는 경우 각각의 출력 스 파이크 신호(SOk) 발생 시점에 차이가 발생한다. 즉, 타이밍 에러가 발생할 수 있다. 도 6은 본 개시의 실시 예에 따른 스파이킹 뉴럴 네트워크 회로의 뉴런 회로의 회로도다. 도 6을 참조하면, 본 개시의 실시 예에 따른 스파이킹 뉴럴 네트워크 회로의 뉴런 회로(NEk)의 회로도가 도시된다. 본 개시의 실시 예에 따른 스파이킹 뉴럴 네트워크 회로에서, 본 발명에 도시되지 않은 축색 회로 및 시냅스 회 로의 구성 및 동작은 도 1의 축색 회로, 및 시냅스 어레이와 동일하므로, 간결한 설명을 위해, 이하 설명은 생략한다. 뉴런 회로(NEk)는 입력 스위치 회로, 비교기(CP), 출력 스위치 회로, 지연 회로(DLY), 제2 트랜지스터(T2), 및 출력 스파이크 생성기를 포함할 수 있다. 입력 스위치 회로는 제1 내지 제4 스위치들(S1~S4)을 포함할 수 있다. 제1 스위치(S1)는 멤브레인 전압 단자 및 비교기(CP)의 제1 입력 단자 사이에 위치할 수 있다. 제2 스위치(S2)는 멤브레인 전압 단자 및 비교기(CP)의 제 1 입력 단자 사이에 위치할 수 있다. 제3 스위치(S3)는 기준 전압 단자 및 제1 입력 단자 사이에 위치할 수 있 다. 제4 스위치(S4)는 기준 전압 단자 및 제2 입력 단자 사이에 위치할 수 있다. 먼저, 제1 스위치(S1) 및 제4 스위치(S4)는 닫혀 있고, 제2 스위치(S2) 및 제3 스위치(S3)는 열려 있을 수 있다. 이에 따라, 비교기(CP)는 제1 입력 단자 및 제2 입력 단자로 멤브레인 전압(Vmk) 및 기준 전압(Vr)을 각 각 입력 받을 수 있다. 다만, 이때, 기준 전압(Vr)의 전위 레벨은 은 도 3 및 도 4의 기준 전압(Vr)의 전위 레 벨의 반(half) 일 수 있다. 입력 스위치 회로는 출력 스파이크 생성기로부터 입출력 반전 신호(IIS)를 수신할 수 있다. 입출력 반전 신호 (IIS)는 논리 값 '0' 또는 '1'을 가질 수 있다. 입출력 반전 신호(IIS)에 관한 보다 상세한 설명은 출력 스파이 크 생성기와 함께 후술될 것이다. 입력 스위치 회로는 입출력 반전 신호들(IIS1, IIS2)의 각각에 기초해서 제1 내지 제4 스위치들(S1~S4) 각각이 열리거나 또는 닫힐 수 있다. 제1 입출력 반전 신호(IIS1) 및 제2 입출력 반전 신호(IIS2)를 순서대로 포함할 수 있다. 다만, 본 개시의 범위는 이에 제한되지 않으며, 두 개 이상의 입출력 반전 신호들이 발생할 수 있다.입출력 반전 신호(IIS)에 관한 보다 상세한 설명은 도 7을 참조하여 후술될 것이다. 예를 들어, 제1 입출력 반전 신호(ISS1)가 논리 값 '1'을 갖는 경우, 제1 스위치(S1) 및 제4 스위치(S4)는 닫히 고, 제2 스위치(S2) 및 제3 스위치(S3)는 열릴 수 있다. 이에 따라, 비교기(CP)는 제1 입력 단자 및 제2 입력 단자로 멤브레인 전압(Vmk) 및 기준 전압(Vr)을 각각 입력 받을 수 있다. 반대로, 제2 입출력 반전 신호(IIS2)가 논리 값 '0'을 갖는 경우, 제2 스위치(S2) 및 제3 스위치(S3)는 닫히고, 제1 스위치(S1) 및 제4 스위치(S4)는 열릴 수 있다. 이에 따라, 비교기(CP)는 다시 제1 입력 단자 및 제2 입력 단자로 멤브레인 전압(Vmk) 및 기준 전압(Vr)을 각각 입력 받을 수 있다. 비교기(CP)는 오프셋 전원(OV) 및 이상적인 비교기(iCP)를 포함할 수 있다. 오프셋 전원(OV) 및 이상적인 비교 기(iCP)는 도 4의 오프셋 전원(OV) 및 이상적인 비교기(iCP)에 대응될 수 있다. 먼저 비교기(CP)의 제1 입력 단자 및 제2 입력 단자로 멤브레인 전압(Vmk) 및 기준 전압(Vr)을 각각 입력 받는 경우가 이하 설명될 수 있다. 비교기(CP)는 제1 입력 단자로 멤브레인 전압(Vmk)를 입력 받을 수 있고, 그리고 제2 입력 단자로 기준 전압 (Vr)을 입력 받을 수 있다. 비교기(CP)는 멤브레인 전압(Vmk) 및 기준 전압(Vr)에 기초하여 제1 스파이크 신호(SS1)를 생성할 수 있다. 예를 들어, 비교기(CP)는 오프셋 전압만큼 증가한 멤브레인 전압(Vmk) 및 기준 전압(Vr)에 비교 연산을 적용하 여, 오프셋 전압만큼 증가한 멤브레인 전압(Vmk)이 기준 전압(Vr)보다 큰지 여부를 결정하고, 크다고 결정한 경 우 비교 연산의 결과 값으로써 논리 값 '1'을 생성할 수 있다. 이때, 비교기(CP)는 논리 값 '1'을 비반전 출력 단자(NOT)를 통해 제1 스파이크 신호(SSI)로서 출력할 수 있다. 비반전 출력 단자(NOT)는 비교 연산의 결과 값을 그대로 출력하는 단자일 수 있다. 다음으로, 입력 스위치 회로가 출력 스파이크 생성기로부터 입출력 반전 신호(IIS)를 수신함에 따라, 비교기 (CP)의 제1 입력 단자 및 제2 입력 단자로 기준 전압(Vr) 및 멤브레인 전압(Vmk)을 각각 입력 받는 경우가 이하 설명될 수 있다. 비교기(CP)는 오프셋 전압만큼 증가한 기준 전압(Vr) 및 멤브레인 전압(Vmk)에 비교 연산을 적용하여, 오프셋 전압만큼 증가한 기준 전압(Vr) 및 멤브레인 전압(Vmk)보다 큰지 여부를 결정할 수 있다. 비교기(CP)는 오프셋 전압만큼 증가한 기준 전압(Vr)이 멤브레인 전압(Vmk)보다 크다고 결정한 경우 비교 연산의 결과 값으로써 논리 값 '1'을 생성할 수 있다. 반대로, 멤브레인 전압(Vmk)이 오프셋 전압만큼 증가한 기준 전압(Vr) 보다 크다고 결정한 경우 비교 연산의 결과 값으로써 논리 값 '0'을 생성할 수 있다. 이때, 비교기(CP)는 논리 값 '0'을 반전 출력 단자(IOT)를 통해 반전시켜, 논리 값 '1'을 제2 스파이크 신호 (SS2)로서 출력할 수 있다. 반전 출력 단자(IOT)는 비교 연산의 결과 값을 반전시켜 출력하는 단자일 수 있다. 출력 스위치 회로는 제5 스위치(S5) 및 제6 스위치(S6)를 포함할 수 있다. 제5 스위치(S5)는 비교기(CP)의 비반전 출력 단자(NOT) 및 제1 단자(T1) 사이에 위치할 수 있다. 제1 단자(T1) 는 지연 회로(DLY) 및 출력 스파이크 생성기 각각과 연결될 수 있다. 제6 스위치(S6)는 비교기(CP)의 반전 출력 단자(IOT) 및 제1 단자(T1) 사이에 위치할 수 있다. 먼저, 제5 스위치(S5)는 닫혀 있고, 제6 스위치(S6)는 열려 있을 수 있다. 즉, 비반전 출력 단자(NOT)를 통해 출력된 제1 스파이크 신호가 제1 단자(T1)를 통해 지연 회로(DLY) 및 출력 스파이크 생성기에 제공될 수 있다. 제5 스위치(S5) 및 제6 스위치(S6)는 출력 스파이크 생성기로부터 입출력 반전 신호(IIS)를 수신하고, 이에 기 초하여 닫히거나 또는 열릴 수 있다. 예를 들어, 제1 입출력 반전 신호(IIS1)가 논리 값 '1'을 갖는 경우, 제5 스위치(S5)는 닫히고, 제6 스위치(S 6)는 열릴 수 있다. 즉, 반전 출력 단자(IOT)를 통해 출력된 제1 스파이크 신호(SS1)가 제1 단자(T1)를 통해 지 연 회로(DLY) 및 출력 스파이크 생성기에 제공될 수 있다. 반대로, 제2 입출력 반전 신호(IIS2)가 논리 값 '0'을 갖는 경우, 제5 스위치(S5)는 열리고, 제6 스위치(S6)는 닫힐 수 있다. 즉, 다시 비반전 출력 단자(NOT)를 통해 출력된 제1 스파이크 신호가 제1 단자(T1)를 통해 지연 회로(DLY) 및 출력 스파이크 생성기에 제공될 수 있다.지연 회로(DLY)는 스파이크 신호(SS)에 기초하여 뉴런 리셋 신호(NRS)의 논리 값을 '1'로 출력할 수 있다. 도 6 의 지연 회로(DLY)는 도 4의 지연 회로(DLY)에 대응될 수 있다. 지연 회로(DLY)는 논리 값 '1'을 갖는 스파이크 신호(SS)를 수신하고, 일정 시간 후에 논리 값 '1'을 갖는 뉴런 리셋 신호(NRS)를 제2 트랜지스터(TR2)의 게이 트 단자에 제공할 수 있다. 제2 트랜지스터(TR2)는 도 4의 제1 트랜지스터(TR1)에 대응될 수 있다. 제2 트랜지스터(TR2)는 논리 값 '1'을 갖는 뉴런 리셋 신호(NRS)를 수신하여 턴-온 될 수 있다. 이때, 멤브레인 전압 단자가 접지 단자(GND)에 연결됨 으로써 멤브레인 전압(Vmk)의 전위 레벨이 접지 단자(GND)의 전위 레벨로 떨어질 수 있다. 즉, 멤브레인 전압 (Vmk) 리셋될 수 있다. 다시 말해서, 뉴런 회로(NEk)가 리셋될 수 있다. 출력 스파이크 생성기는 스파이크 신호(SS)에 기초하여 입출력 반전 신호(IIS) 및 출력 스파이크 신호(SOk)를 출력할 수 있다. 출력 스파이크 생성기는 스파이크 신호(SS)를 홀수 번째 수신하는 경우(예를 들어, 제1 스파이크 신호(SS1), 제 3 스파이크 신호(SS3), 제5 스파이크 신호(SS5) 등), 스파이크 신호(SS)에 기초하여 입출력 반전 신호(IIS)의 논리 값을 '1'로 출력할 수 있다. 예를 들어, 논리 값 '1'을 갖는 제1 스파이크 신호(SS1)를 수신한 경우, 출력 스파이크 생성기는 논리 값 '1'을 제1 입출력 반전 신호(IIS1)로써 출력할 수 있다. 이때, 출력 스파이크 신호(SOk)의 논리 값은 '0'일 수 있다. 반대로, 출력 스파이크 생성기는 스파이크 신호(SS)를 짝수 번째 수신하는 경우(예를 들어, 제2 스파이크 신호 (SS2), 제4 스파이크 신호(SS4), 제6 스파이크 신호(SS6) 등), 스파이크 신호(SS)에 기초하여 입출력 반전 신호 (IIS)의 논리 값을 '0'으로 출력할 수 있다. 예를 들어, 논리 값 '1'을 갖는 제2 스파이크 신호(SS2)를 수신한 경우, 출력 스파이크 생성기는 논리 값 '0'을 제2 입출력 반전 신호(IIS2)로써 출력할 수 있다. 또한, 출력 스파이크 생성기는 출력 스파이크 신호(SOk)를 출 력할 수 있다. 출력 스파이크 생성기에 관한 보다 상세한 설명은 도 7을 참조하여 후술될 것이다. 도 7은 본 개시의 일부 실시 예들에 따른 도 6의 출력 스파이크 생성기를 구체화한 도면이다. 도 7을 참조하면 출력 스파이크 생성기가 구체적으로 도시된다. 출력 스파이크 생성기는 제1 플립플롭 회로(FF1), 제2 플립플롭 회로(FF2), 및 지연 회로(DLY)를 포함할 수 있 다. 예를 들어, 제1 플립플롭 회로(FF1) 및 제2 플립플롭 회로(FF2)는 각각 D-플립플롭일 수 있다. 제1 플립플롭 회로(FF1)는 스파이크 신호(SS1)에 기초하여 입출력 반전 신호(IIS)를 생성할 수 있다. 예를 들어, 제1 플립플롭 회로(FF1)는 제1 스파이크 신호(SS1)에 기초하여 제1 입출력 반전 신호(IIS1)를 생성 할 수 있다. 구체적으로, 제1 플립플롭 회로(FF1)는 제1 스파이크 신호(SS1)를 클럭 신호로써 수신할 수 있다. 제1 스파이크 신호(SS1)의 논리 값이 '0'에서 '1'이 되는 순간, 제1 플립플롭 회로(FF1)는 제1 출력 단자(Q1)를 통해 논리 값 '1'을 갖는 제1 입출력 반전 신호(IIS1)를 출력할 수 있다. 제1 플립플롭 회로(FF1)는 제1 입출력 반전 신호 (IIS1)를 입력 스위치 회로, 출력 스위치 회로, 및 제1 인버터(I1)에 각각 제공할 수 있다. 이때, 제1 반전 출 력 단자(Q1’)는 논리 값 ‘0’을 제1 반전 출력 단자(Q1’)와 연결된 제1 입력 단자(D1)에 제공할 수 있다. 다른 예로서, 제1 플립플롭 회로(FF1)는 제2 스파이크 신호(SS2)에 기초하여 제2 입출력 반전 신호(IIS2)를 생 성할 수 있다. 구체적으로, 제1 플립플롭 회로(FF1)는 제2 스파이크 신호(SS2)를 클럭 신호로써 수신할 수 있다. 제2 스파이크 신호(SS2)의 논리 값이 '0'에서 '1'이 되는 순간, 제1 플립플롭 회로(FF1)는 제1 출력 단자(Q1)를 통해 논리 값 '0'을 갖는 제2 입출력 반전 신호(IIS2)를 출력할 수 있다. 제1 플립플롭 회로(FF1)는 제2 입출력 반전 신호 (IIS2)를 입력 스위치 회로, 출력 스위치 회로, 및 제1 인버터(I1)에 각각 제공할 수 있다. 이때, 제1 반전 출 력 단자(Q1’)는 논리 값 ‘1’을 제1 반전 출력 단자(Q1’)와 연결된 제1 입력 단자(D1)에 제공할 수 있다. 도 7에서는 제1 및 제2 스파이크 신호들(SS1, SS2), 및 제1 및 제2 입출력 반전 신호들(IIS1, IIS2)만을 도시하 나, 본 개시의 범위는 이에 제한되지 않으며 각 신호들은 세 개 이상일 수 있다. 다시 말해서, 출력 스파이크 생성기는 논리 값 ‘1’을 갖는 짝수 번째 스파이크 신호들(예를 들어, SS1, SS3, SS5, ...)을 수신하면, 짝수번째 입출력 반전 신호들(예를 들어, IIS1, IIS3, IIS5, ...) 각각의 논리 값은 각각 ‘0’에서 ‘1’로 바뀔 수 있다. 반대로, 출력 스파이크 생성기는 논리 값 ‘1’을 갖는 홀수 번째 스파이크 신호들(예를 들어, SS2, SS4, SS6, ...)을 수신하면, 홀수 번째 입출력 반전 신호들(예를 들어, IIS2, IIS4, IIS6, ...) 각각의 논리 값은 ‘1’에서 ‘0’으로 변경될 수 있다. 제2 플립플롭 회로(FF2)는 입출력 반전 신호(IIS)가 제1 인버터(I1)를 통해 반전된 신호를 클럭 신호로써 수신 할 수 있다. 따라서, 제2 플립플롭 회로(FF2)는 입출력 반전 신호(IIS)의 논리 값이 ‘1’에서 ‘0’이 되는 순 간 제2 출력 단자(Q2)를 통해 출력 스파이크 신호(SOk)를 출력할 수 있다. 제2 반전 출력 단자(Q2’)는 제2 입 력 단자(D)와 연결될 수 있다. 다시 말해서, 제2 플립플롭 회로(FF2)는, 입출력 반전 신호(IIS)가 ‘1’에서 ‘0’이 되는 순간, 즉, 짝수 번 째 스파이크 신호(SS)가 수신되는 경우, 출력 스파이크 신호(SOk)를 논리 값 ‘1’을 갖는 것으로 출력할 수 있 다. 지연 회로(DLY)는 제2 플립플롭 회로(FF2)로부터 출력 스파이크 신호(SOk)를 수신하여 제1 플립플롭 회로(FF1) 및 제2 플립플롭 회로(FF2)의 리셋 단자(reset)에 논리 리셋 신호(LRS)를 제공할 수 있다. 예를 들어, 지연 회로(DLY)는 논리 값 ‘1’을 갖는 출력 스파이크 신호(SOk)를 수신한 경우, 일정한 시간 후에 논리 값 ‘1’을 갖는 논리 리셋 신호(LRS)를 출력할 수 있다. 이에 따라, 제1 플립플롭 회로(FF1) 및 제2 플립 플롭 회로(FF2)는 각각 초기 상태로 리셋될 수 있다. 도 8은 본 개시의 일부 실시 예들에 따른 스파이킹 뉴럴 네트워크 회로의 동작을 설명하는 타이밍도다. 도 8을 참조하면, 오프셋 전압 없는 경우 및 오프셋 전압이 있는 경우, 본 개시의 일부 실시 예들에 따른 입력 스파이 크 신호들에 따른 시냅스 회로 및 뉴런 회로의 동작이 설명된다. 도 8의 가로축은 시간(t)을 가리키고, 그리고 세로축은 전압(V)을 가리킬 수 있다. 도 8의 신호들 중 도 3 및 도 5와 동일한 참조기호를 갖는 신호들은 도 3 및 도 5와 동일한 신호이므로, 간결한 설명을 위해, 중복되는 설 명은 이하 생략한다. 오프셋 전압이 없는 경우, 즉, 오프셋 전압이 없다고 가정하는 이상적인 비교기를 사용하는 경우, 멤브레인 전 압(Vmk)가 기준 전압(Vr')보다 커지는 순간, 출력 스파이크 신호(SOk)의 논리 값이 '1'로 출력될 수 있다. 예를 들어, 뉴런 회로가 출력 스파이크 신호(SOk)를 논리 값 '1'로 출력하는 타이밍들은, 제2 시점(t2), 제4 시점 (t4), 및 제6 시점(t6)일 수 있다. 오프셋 전압이 있는 경우, 본 개시에 따른 스파이킹 뉴럴 네트워크 회로의 타이밍도를 구체적으로 살펴보면 아 래와 같다. 오프셋 전압이 있는 경우의 기준 전압(Vr)은 오프셋 전압이 있는 경우의 기준 전압(Vr')의 반(half)일 수 있다. 제1 기준 전압(Vr1)의 전위 레벨은 기준 전압(Vr)의 전위 레벨보다 오프셋 전압만큼 작을 수 있다. 제2 기준 전 압(Vr2)의 전위 레벨은 기준 전압(Vr)의 전위 레벨보다 오프셋 전압만큼 클 수 있다. 먼저, 멤브레인 전압(Vmk)이 제1 기준 전압(Vr1)보다 커지는 제1 시점(t1)에서, 비교기(CP)는 제1 스파이크 신 호(SS1)의 논리 값을 '1'로 출력할 수 있다. 출력 신호 생성기는 제1 스파이크 신호(SS1)에 기초하여 제1 입출력 반전 신호(IIS1)의 논리 값을 '1'로 출력할 수 있다. 뉴런 리셋 신호에 의해 멤브레인 전압(Vmk)는 접지 단자(GND)의 전위 레벨로 리셋될 수 있다. 이때, 출력 스파이크 신호(SOk)의 논리 값은 '0'을 유지할 수 있다. 즉, 뉴런 회로는 제1 시점(t1)에서 발화하지 않을 수 있다. 제1 입출력 반전 신호(IIS1)에 기초하여, 멤브레인 전압(Vmk)이 제2 기준 전압(Vr2)보다 커지는 제2 시점(t2)에 서, 비교기(CP)는 제2 스파이크 신호(SS2)의 논리 값을 '1'로 출력할 수 있다. 출력 신호 생성기는 제2 스파이크 신호(SS2)에 기초하여 제2 입출력 반전 신호(IIS2)의 논리 값을 '0'으로 출력 할 수 있다. 또한, 출력 신호 생성기는 출력 스파이크 신호(SOk)의 논리 값을 '1'로 출력할 수 있다. 즉, 뉴런 회로는 제2 시점(t2)에서 발화할 수 있다. 뉴런 리셋 신호에 의해 멤브레인 전압(Vmk)는 접지 단자(GND)의 전위 레벨로 리셋될 수 있다. 제2 입출력 반전 신호(IIS2)에 기초하여, 멤브레인 전압(Vmk)이 제1 기준 전압(Vr1)보다 커지는 제3 시점(t3)에 서, 비교기(CP)는 제3 스파이크 신호(SS3)의 논리 값을 '1'로 출력할 수 있다.출력 신호 생성기는 제3 스파이크 신호(SS3)에 기초하여 제3 입출력 반전 신호(IIS3)의 논리 값을 '1'로 출력할 수 있다. 뉴런 리셋 신호에 의해 멤브레인 전압(Vmk)는 접지 단자(GND)의 전위 레벨로 리셋될 수 있다. 이때, 출력 스파이크 신호(SOk)의 논리 값은 '0'을 유지할 수 있다. 즉, 뉴런 회로는 제3 시점(t3)에서 발화하지 않을 수 있다. 제3 입출력 반전 신호(IIS3)에 기초하여, 멤브레인 전압(Vmk)이 제2 기준 전압(Vr2)보다 커지는 제4 시점(t4)에 서, 비교기(CP)는 제4 스파이크 신호(SS4)의 논리 값을 '1'로 출력할 수 있다. 출력 신호 생성기는 제4 스파이크 신호(SS4)에 기초하여 제4 입출력 반전 신호(IIS4)의 논리 값을 '0'으로 출력 할 수 있다. 또한, 출력 신호 생성기는 출력 스파이크 신호(SOk)의 논리 값을 '1'로 출력할 수 있다. 즉, 뉴런 회로는 제4 시점(t4)에서 발화할 수 있다. 뉴런 리셋 신호에 의해 멤브레인 전압(Vmk)는 접지 단자(GND)의 전위 레벨로 리셋될 수 있다. 마찬가지로, 제4 입출력 반전 신호(IIS4)에 기초하여, 멤브레인 전압(Vmk)이 제1 기준 전압(Vr1)보다 커지는 제 5 시점(t5)에서, 비교기(CP)는 제5 스파이크 신호(SS5)의 논리 값을 '1'로 출력할 수 있다. 출력 신호 생성기는 제5 스파이크 신호(SS5)에 기초하여 제5 입출력 반전 신호(IIS5)의 논리 값을 '1'로 출력할 수 있다. 뉴런 리셋 신호에 의해 멤브레인 전압(Vmk)는 접지 단자(GND)의 전위 레벨로 리셋될 수 있다. 이때, 출력 스파이크 신호(SOk)의 논리 값은 '0'을 유지할 수 있다. 즉, 뉴런 회로는 제5 시점(t5)에서 발화하지 않을 수 있다. 제5 입출력 반전 신호(IIS5)에 기초하여, 멤브레인 전압(Vmk)이 제2 기준 전압(Vr2)보다 커지는 제6 시점(t6)에 서, 비교기(CP)는 제6 스파이크 신호(SS6)의 논리 값을 '1'로 출력할 수 있다. 출력 신호 생성기는 제6 스파이크 신호(SS6)에 기초하여 제6 입출력 반전 신호(IIS6)의 논리 값을 '0'으로 출력 할 수 있다. 또한, 출력 신호 생성기는 출력 스파이크 신호(SOk)의 논리 값을 '1'로 출력할 수 있다. 즉, 뉴런 회로는 제6 시점(t6)에서 발화할 수 있다. 뉴런 리셋 신호에 의해 멤브레인 전압(Vmk)는 접지 단자(GND)의 전위 레벨로 리셋될 수 있다. 다시 말해서, 오프셋 전압이 있는 경우에도, 본 개시에 따른 뉴런 회로는 오프셋 전압이 없는 경우와 동일하게, 제2 시점(t2), 제4 시점(t4), 및 제6 시점(t6)에서 발화할 수 있다. 즉, 타이밍 에러가 없을 수 있다. 도 9는 본 개시의 실시 예에 따른 뉴런 회로의 동작을 설명하는 순서도다. 도 9를 참조하면, 뉴런 회로의 동작 하는 방법이 설명된다. 도 9의 뉴런 회로는 도 6의 뉴런 회로(NEk)에 대응될 수 있다. S110 단계에서, 뉴런 회로는, 제1 입력 단자를 통해 제1 멤브레인 전압 및 제2 입력 단자를 통해 기준 전압을 수신할 수 있다. 이에 앞서, 축색 회로는 제1 입력 스파이크 신호를 생성할 수 있고, 시냅스 회로는 제1 입력 스파이크 신호 및 가중치에 기초하여 제1 전류를 생성할 수 있고, 그리고 뉴런 회로의 커패시터는 제1 전류에 기초하여 제1 멤브 레인 전압을 형성할 수 있다. S120 단계에서, 뉴런 회로는, 제1 멤브레인 전압 및 기준 전압에 기초하여 제1 스파이크 신호를 생성할 수 있다. 일부 실시 예들에서, 뉴런 회로는, 제1 멤브레인 전압이 기준 전압보다 크거나 같아지는 순간, 제1 스파이크 신 호의 논리 값을 '1'로 출력할 수 있다. 즉, 뉴런 회로는 발화할 수 있다. 일부 실시 예들에서, S120 단계는, 제1 스파이크 신호에 기초하여 제1 입출력 반전 신호를 생성하는 단계를 더 포함할 수 있다. 일부 실시 예들에서, 뉴런 회로는, 제1 스파이크 신호를 비반전 출력 단자를 통해 출력할 수 있다. S130 단계에서, 뉴런 회로는, 제1 스파이크 신호에 기초하여 제1 멤브레인 전압을 리셋할 수 있다. 일부 실시 예들에서, 뉴런 회로는, 제1 스파이크 신호에 기초하여 뉴런 리셋 신호를 생성할 수 있다. 뉴런 회로 의 커패시터는 뉴런 리셋 신호에 기초하여 제1 멤브레인 전압을 접지 단자(GND)의 전위 레벨로 낮출 수 있다. 즉, 뉴런 회로는, 제1 멤브레인 전압을 리셋할 수 있다. S140 단계에서, 뉴런 회로는, 제1 입력 단자를 통해 기준 전압 및 제2 입력 단자를 통해 제2 멤브레인 전압을 수신할 수 있다. 일부 실시 예들에서, S140 단계는, 제1 입출력 반전 신호에 기초하여 제1 입력 단자를 통해 수신하는 전압을 제 1 멤브레인 전압에서 기준 전압으로 변경하는 것, 그리고 제1 입출력 반전 신호에 기초하여 제2 입력 단자를 통 해 수신하는 전압을 기준 전압에서 제2 멤브레인 전압으로 변경하는 것을 포함할 수 있다. 이에 앞서, 축색 회로는 제2 입력 스파이크 신호를 생성할 수 있고, 시냅스 회로는 제2 입력 스파이크 신호 및 가중치에 기초하여 제2 전류를 생성할 수 있고, 그리고 뉴런 회로의 커패시터는 제1 멤브레인 전압이 리셋된 뒤 제2 전류에 기초하여 제2 멤브레인 전압을 형성할 수 있다. S150 단계에서, 뉴런 회로는, 기준 전압 및 제2 멤브레인 전압에 기초하여 제2 스파이크 신호를 생성할 수 있다. 일부 실시 예들에서, S150 단계는, 제2 스파이크 신호에 기초하여 제2 입출력 반전 신호를 생성하는 단계를 더 포함할 수 있다. 일부 실시 예들에서, S150 단계는, 제2 입출력 반전 신호에 기초하여 제1 입력 단자를 통해 수신하는 전압을 기 준 전압에서 제3 멤브레인 전압으로 변경하는 것, 그리고 제2 입출력 반전 신호에 기초하여 제2 입력 단자를 통 해 수신하는 전압을 제2 멤브레인 전압에서 기준 전압으로 변경하는 것을 포함할 수 있다. 이에 앞서, 축색 회로는 제3 입력 스파이크 신호를 생성할 수 있고, 시냅스 회로는 제3 입력 스파이크 신호 및 가중치에 기초하여 제3 전류를 생성할 수 있고, 그리고 뉴런 회로의 커패시터는 제2 멤브레인 전압이 리셋된 뒤 제3 전류에 기초하여 제3 멤브레인 전압을 형성할 수 있다. 일부 실시 예들에서, 뉴런 회로는, 제2 스파이크 신호를 비반전 단자를 통해 출력할 수 있다. S160 단계에서, 뉴런 회로는, 제2 스파이크 신호에 기초하여 출력 스파이크 신호를 생성할 수 있다. 상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단 순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들 에 의해 정해져야 할 것이다."}
{"patent_id": "10-2023-0080391", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 개시의 실시 예에 따른 스파이킹 뉴럴 네트워크 회로를 설명하는 도면이다. 도 2는 본 개시의 실시 예에 따른 스파이킹 뉴럴 네트워크 회로를 설명하는 도면이다.도 3은 일반적인 스파이킹 뉴럴 네트워크 회로에서, 입력 스파이크 신호에 대한, 시냅스 회로 및 뉴런 회로의 동작을 설명하는 타이밍도다. 도 4는 일반적인 스파이킹 뉴럴 네트워크 회로의 뉴런 회로를 설명하는 도면이다. 도 5는 일반적인 스파이킹 뉴럴 네트워크 회로에서, 입력 스파이크 신호에 대한, 시냅스 회로 및 뉴런 회로의 동작을 설명하는 타이밍도다. 도 6은 본 개시의 실시 예에 따른 스파이킹 뉴럴 네트워크 회로의 뉴런 회로의 회로도다. 도 7은 본 개시의 일부 실시 예들에 따른 도 6의 출력 스파이크 생성기를 구체화한 도면이다. 도 8은 본 개시의 일부 실시 예들에 따른 스파이킹 뉴럴 네트워크 회로의 동작을 설명하는 타이밍도다. 도 9는 본 개시의 실시 예에 따른 뉴런 회로의 동작을 설명하는 순서도다."}
