`timescale 1ns / 1ps


module spi_master
(
    input clk,                      // 
    input transmit_ready,           // 
    output dac7750_sclk,            // 
    output dac7750_latch,           // 
    output dac7750_din,             // 
    output dac7750_transmit_done    // 
);
    
    
    
    
endmodule
