module linha_vertical (
	input VGA_clk,
	input wire [9:0] xCol, //640
	input wire [8:0] yRow, //480
	input wire [9:0] coordenada_x, //de 0 a 640
	input wire [8:0] coordenada_y, //de 0 a 480
	input wire [9:0] comprimento, //ate 640
	input wire [4:0] largura, //ate 32
	output wire desenha
);
	
	reg desenho_x, desenho_y;	
	
	always @(negedge VGA_clk)
		begin
			desenho_x <= (xCol > coordenada_x && xCol < (coordenada_x + comprimento));
			desenho_y <= (yRow > coordenada_y && yRow < (coordenada_y + largura));
		end
		
	assign desenha = (desenho_x && desenho_y);

endmodule