module tb;
 reg [11:0] a,b;
 reg cin;
 wire [11:0] s;
 wire carry;
 csa UUT(a,b,cin,s,carry);
 initial
 begin
 a=12'b111111111111;
 b=12'b000000000000;
 cin=0;
 #10;
 a=12'b111111111111;
 b=12'b111111111111;
 cin=0;
 #10;
 a=12'b111111111111;
 b=12'b000000000000;
 cin=0;
 #10;
 a=12'b111100111111;
 b=12'b000010000000;
 cin=0;
 #10;
 a=12'b111001111111;
 b=12'b000000100000;
 cin=0;
 #10;
 a=12'b101011011111;
 b=12'b000000000000;
 cin=0;
 #10;
 end
 endmodule