# 標二: 多位元減法器  
1. 以1-bit之全加器為基礎，將上述之<b>8-bit多位元減法器</b>邏輯函數<b>以 Package 與 component 語法包裝</b>，之後以實驗板上 面兩顆七段顯示器及LED燈來呈現結果。
2. 測試時，將以指撥開關輸入，而兩顆七段顯示器上必須可正確顯示出運算的結果<b>(十六進位)</b>，結果皆為正整數，  
3. 範圍為0~FF(<b>需偵測OverFlow</b>，OverFlow時亮LED燈)。   
4. 禁用IF和SWITCH語法，請以加法器(邏輯閘)方式實現，使用其他方式則酌以扣分。

## 指定腳位
下表僅為範例, 可自行選擇腳位  
![Screenshot 2023-10-20 145336](https://github.com/Zocke07/Microprocessor-Based-Systems/assets/91361456/169278af-598d-44ee-903e-08574b9de718)
