|System_32
Reloj => ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar.Reloj
Reloj => ROM:ROMM.clock
Reloj => RWM:RWMM.clock
Reloj => SieteSegMelo:SieteSegMeloa.Reloj
Reinicio => ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar.Reinicio
Reinicio => SieteSegMelo:SieteSegMeloa.Reinicio
Unterbrechung => ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar.Unterbrechung
System_OUT[0] <= SieteSegMelo:SieteSegMeloa.System_OUT[0]
System_OUT[1] <= SieteSegMelo:SieteSegMeloa.System_OUT[1]
System_OUT[2] <= SieteSegMelo:SieteSegMeloa.System_OUT[2]
System_OUT[3] <= SieteSegMelo:SieteSegMeloa.System_OUT[3]
System_OUT[4] <= SieteSegMelo:SieteSegMeloa.System_OUT[4]
System_OUT[5] <= SieteSegMelo:SieteSegMeloa.System_OUT[5]
System_OUT[6] <= SieteSegMelo:SieteSegMeloa.System_OUT[6]
System_OUT[7] <= SieteSegMelo:SieteSegMeloa.System_OUT[7]
System_OUT[8] <= SieteSegMelo:SieteSegMeloa.System_OUT[8]
System_OUT[9] <= SieteSegMelo:SieteSegMeloa.System_OUT[9]
System_OUT[10] <= SieteSegMelo:SieteSegMeloa.System_OUT[10]
System_OUT[11] <= SieteSegMelo:SieteSegMeloa.System_OUT[11]
System_OUT[12] <= SieteSegMelo:SieteSegMeloa.System_OUT[12]
System_OUT[13] <= SieteSegMelo:SieteSegMeloa.System_OUT[13]
System_OUT[14] <= SieteSegMelo:SieteSegMeloa.System_OUT[14]
System_OUT[15] <= SieteSegMelo:SieteSegMeloa.System_OUT[15]
Ya_Pues => ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar.Ya_Pues


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar
Reloj => UnidaddeControl:UnidaddeControlU.Reloj
Reloj => ALU:ALUU.Reloj
Reloj => AC:ACC.reloj
Reloj => IR:IRR.reloj
Reloj => PC:PCC.Reloj
Reloj => SP:SPP.Reloj
Reloj => Direccion_Interrupcion:direccion_Interrupcionn.reloj
Reloj => SR:SRR.reloj
Reloj => AR:ARR.reloj
Reloj => DR:DRR.reloj
Reinicio => UnidaddeControl:UnidaddeControlU.Reinicio
Reinicio => AC:ACC.Reinicio
Reinicio => IR:IRR.Reinicio
Reinicio => PC:PCC.Reinicio
Reinicio => SP:SPP.Reinicio
Reinicio => Direccion_Interrupcion:direccion_Interrupcionn.Reinicio
Reinicio => SR:SRR.Reinicio
Reinicio => AR:ARR.Reinicio
Reinicio => DR:DRR.Reinicio
Ya_Pues => UnidaddeControl:UnidaddeControlU.Ya_Pues
DATO_RWM[0] => DR:DRR.Dato_RWM[0]
DATO_RWM[1] => DR:DRR.Dato_RWM[1]
DATO_RWM[2] => DR:DRR.Dato_RWM[2]
DATO_RWM[3] => DR:DRR.Dato_RWM[3]
DATO_RWM[4] => DR:DRR.Dato_RWM[4]
DATO_RWM[5] => DR:DRR.Dato_RWM[5]
DATO_RWM[6] => DR:DRR.Dato_RWM[6]
DATO_RWM[7] => DR:DRR.Dato_RWM[7]
DATO_RWM[8] => DR:DRR.Dato_RWM[8]
DATO_RWM[9] => DR:DRR.Dato_RWM[9]
DATO_RWM[10] => DR:DRR.Dato_RWM[10]
DATO_RWM[11] => DR:DRR.Dato_RWM[11]
DATO_RWM[12] => DR:DRR.Dato_RWM[12]
DATO_RWM[13] => DR:DRR.Dato_RWM[13]
DATO_RWM[14] => DR:DRR.Dato_RWM[14]
DATO_RWM[15] => DR:DRR.Dato_RWM[15]
ROM_DATO[0] => UnidaddeControl:UnidaddeControlU.ROM_DATO[0]
ROM_DATO[0] => IR:IRR.ROM_DATO[0]
ROM_DATO[1] => UnidaddeControl:UnidaddeControlU.ROM_DATO[1]
ROM_DATO[1] => IR:IRR.ROM_DATO[1]
ROM_DATO[2] => UnidaddeControl:UnidaddeControlU.ROM_DATO[2]
ROM_DATO[2] => IR:IRR.ROM_DATO[2]
ROM_DATO[3] => UnidaddeControl:UnidaddeControlU.ROM_DATO[3]
ROM_DATO[3] => IR:IRR.ROM_DATO[3]
ROM_DATO[4] => UnidaddeControl:UnidaddeControlU.ROM_DATO[4]
ROM_DATO[4] => IR:IRR.ROM_DATO[4]
ROM_DATO[5] => UnidaddeControl:UnidaddeControlU.ROM_DATO[5]
ROM_DATO[5] => IR:IRR.ROM_DATO[5]
ROM_DATO[6] => UnidaddeControl:UnidaddeControlU.ROM_DATO[6]
ROM_DATO[6] => IR:IRR.ROM_DATO[6]
ROM_DATO[7] => UnidaddeControl:UnidaddeControlU.ROM_DATO[7]
ROM_DATO[7] => IR:IRR.ROM_DATO[7]
ROM_DATO[8] => UnidaddeControl:UnidaddeControlU.ROM_DATO[8]
ROM_DATO[8] => IR:IRR.ROM_DATO[8]
ROM_DATO[9] => UnidaddeControl:UnidaddeControlU.ROM_DATO[9]
ROM_DATO[9] => IR:IRR.ROM_DATO[9]
ROM_DATO[10] => UnidaddeControl:UnidaddeControlU.ROM_DATO[10]
ROM_DATO[10] => IR:IRR.ROM_DATO[10]
ROM_DATO[11] => UnidaddeControl:UnidaddeControlU.ROM_DATO[11]
ROM_DATO[11] => IR:IRR.ROM_DATO[11]
ROM_DATO[12] => UnidaddeControl:UnidaddeControlU.ROM_DATO[12]
ROM_DATO[12] => IR:IRR.ROM_DATO[12]
ROM_DATO[13] => UnidaddeControl:UnidaddeControlU.ROM_DATO[13]
ROM_DATO[13] => IR:IRR.ROM_DATO[13]
ROM_DATO[14] => UnidaddeControl:UnidaddeControlU.ROM_DATO[14]
ROM_DATO[14] => IR:IRR.ROM_DATO[14]
ROM_DATO[15] => UnidaddeControl:UnidaddeControlU.ROM_DATO[15]
ROM_DATO[15] => IR:IRR.ROM_DATO[15]
Unterbrechung => UnidaddeControl:UnidaddeControlU.Unterbrechung
DIRECCION_ROM[0] <= PC:PCC.Direccion_ROM[0]
DIRECCION_ROM[1] <= PC:PCC.Direccion_ROM[1]
DIRECCION_ROM[2] <= PC:PCC.Direccion_ROM[2]
DIRECCION_ROM[3] <= PC:PCC.Direccion_ROM[3]
DIRECCION_ROM[4] <= PC:PCC.Direccion_ROM[4]
DIRECCION_ROM[5] <= PC:PCC.Direccion_ROM[5]
DIRECCION_ROM[6] <= PC:PCC.Direccion_ROM[6]
DIRECCION_ROM[7] <= PC:PCC.Direccion_ROM[7]
DIRECCION_ROM[8] <= PC:PCC.Direccion_ROM[8]
DIRECCION_ROM[9] <= PC:PCC.Direccion_ROM[9]
UnidaddeControl_ROM <= UnidaddeControl:UnidaddeControlU.UnidaddeControl_ROM
UnidaddeControl_RWM[0] <= UnidaddeControl:UnidaddeControlU.UnidaddeControl_RWM[0]
UnidaddeControl_RWM[1] <= UnidaddeControl:UnidaddeControlU.UnidaddeControl_RWM[1]
DATO_RWM_Out[0] <= DR:DRR.DATO_RWM_Out[0]
DATO_RWM_Out[1] <= DR:DRR.DATO_RWM_Out[1]
DATO_RWM_Out[2] <= DR:DRR.DATO_RWM_Out[2]
DATO_RWM_Out[3] <= DR:DRR.DATO_RWM_Out[3]
DATO_RWM_Out[4] <= DR:DRR.DATO_RWM_Out[4]
DATO_RWM_Out[5] <= DR:DRR.DATO_RWM_Out[5]
DATO_RWM_Out[6] <= DR:DRR.DATO_RWM_Out[6]
DATO_RWM_Out[7] <= DR:DRR.DATO_RWM_Out[7]
DATO_RWM_Out[8] <= DR:DRR.DATO_RWM_Out[8]
DATO_RWM_Out[9] <= DR:DRR.DATO_RWM_Out[9]
DATO_RWM_Out[10] <= DR:DRR.DATO_RWM_Out[10]
DATO_RWM_Out[11] <= DR:DRR.DATO_RWM_Out[11]
DATO_RWM_Out[12] <= DR:DRR.DATO_RWM_Out[12]
DATO_RWM_Out[13] <= DR:DRR.DATO_RWM_Out[13]
DATO_RWM_Out[14] <= DR:DRR.DATO_RWM_Out[14]
DATO_RWM_Out[15] <= DR:DRR.DATO_RWM_Out[15]
DIRECCION_RWM[0] <= AR:ARR.Direccion_RWM[0]
DIRECCION_RWM[1] <= AR:ARR.Direccion_RWM[1]
DIRECCION_RWM[2] <= AR:ARR.Direccion_RWM[2]
DIRECCION_RWM[3] <= AR:ARR.Direccion_RWM[3]
DIRECCION_RWM[4] <= AR:ARR.Direccion_RWM[4]
DIRECCION_RWM[5] <= AR:ARR.Direccion_RWM[5]
DIRECCION_RWM[6] <= AR:ARR.Direccion_RWM[6]
DIRECCION_RWM[7] <= AR:ARR.Direccion_RWM[7]
DIRECCION_RWM[8] <= AR:ARR.Direccion_RWM[8]
DIRECCION_RWM[9] <= AR:ARR.Direccion_RWM[9]
AC_DR[0] <= AC:ACC.AC_DR[0]
AC_DR[1] <= AC:ACC.AC_DR[1]
AC_DR[2] <= AC:ACC.AC_DR[2]
AC_DR[3] <= AC:ACC.AC_DR[3]
AC_DR[4] <= AC:ACC.AC_DR[4]
AC_DR[5] <= AC:ACC.AC_DR[5]
AC_DR[6] <= AC:ACC.AC_DR[6]
AC_DR[7] <= AC:ACC.AC_DR[7]
AC_DR[8] <= AC:ACC.AC_DR[8]
AC_DR[9] <= AC:ACC.AC_DR[9]
AC_DR[10] <= AC:ACC.AC_DR[10]
AC_DR[11] <= AC:ACC.AC_DR[11]
AC_DR[12] <= AC:ACC.AC_DR[12]
AC_DR[13] <= AC:ACC.AC_DR[13]
AC_DR[14] <= AC:ACC.AC_DR[14]
AC_DR[15] <= AC:ACC.AC_DR[15]


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|UnidaddeControl:UnidaddeControlU
Reinicio => D[0].IN1
Reinicio => FF1.PRESET
Reinicio => FF2.ACLR
Reinicio => FF3.ACLR
Reinicio => FF4.ACLR
Reinicio => FF5.ACLR
Reinicio => FF6.ACLR
Reinicio => FF7.ACLR
Reinicio => FF8.ACLR
Reinicio => FF9.ACLR
Reinicio => FF10.ACLR
Reinicio => FF11.ACLR
Reinicio => FF12.ACLR
Reinicio => FF13.ACLR
Reinicio => FF14.ACLR
Reinicio => FF15.ACLR
Reinicio => FF16.ACLR
Reinicio => FF17.ACLR
Reinicio => FF18.ACLR
Reinicio => FF19.ACLR
Reinicio => FF20.ACLR
Reinicio => FF21.ACLR
Reinicio => FF22.ACLR
Reinicio => FF23.ACLR
Reinicio => FF24.ACLR
Reinicio => FF25.ACLR
Reinicio => FF26.ACLR
Reinicio => FF27.ACLR
Reinicio => FF28.ACLR
Reinicio => FF29.ACLR
Reinicio => FF30.ACLR
Reinicio => FF31.ACLR
Reinicio => FF32.ACLR
Reinicio => FF33.ACLR
Reinicio => FF34.ACLR
Reinicio => FF35.ACLR
Reinicio => FF36.ACLR
Reinicio => FF37.ACLR
Reinicio => FF38.ACLR
Reinicio => FF39.ACLR
Reinicio => FF40.ACLR
Reinicio => FF41.ACLR
Reinicio => FF42.ACLR
Reinicio => FF43.ACLR
Reinicio => FF44.ACLR
Reinicio => FF45.ACLR
Reinicio => FF46.ACLR
Reinicio => FF47.ACLR
Reinicio => FF48.ACLR
Reinicio => FF49.ACLR
Reinicio => FF50.ACLR
Reinicio => FF51.ACLR
Reinicio => FF52.ACLR
Reinicio => FF53.ACLR
Reinicio => FF54.ACLR
Reinicio => FF55.ACLR
Reinicio => FF56.ACLR
Reinicio => FF57.ACLR
Reinicio => FF58.ACLR
Ya_Pues => D.IN0
Ya_Pues => D.IN0
Reloj => FF1.CLK
Reloj => FF2.CLK
Reloj => FF3.CLK
Reloj => FF4.CLK
Reloj => FF5.CLK
Reloj => FF6.CLK
Reloj => FF7.CLK
Reloj => FF8.CLK
Reloj => FF9.CLK
Reloj => FF10.CLK
Reloj => FF11.CLK
Reloj => FF12.CLK
Reloj => FF13.CLK
Reloj => FF14.CLK
Reloj => FF15.CLK
Reloj => FF16.CLK
Reloj => FF17.CLK
Reloj => FF18.CLK
Reloj => FF19.CLK
Reloj => FF20.CLK
Reloj => FF21.CLK
Reloj => FF22.CLK
Reloj => FF23.CLK
Reloj => FF24.CLK
Reloj => FF25.CLK
Reloj => FF26.CLK
Reloj => FF27.CLK
Reloj => FF28.CLK
Reloj => FF29.CLK
Reloj => FF30.CLK
Reloj => FF31.CLK
Reloj => FF32.CLK
Reloj => FF33.CLK
Reloj => FF34.CLK
Reloj => FF35.CLK
Reloj => FF36.CLK
Reloj => FF37.CLK
Reloj => FF38.CLK
Reloj => FF39.CLK
Reloj => FF40.CLK
Reloj => FF41.CLK
Reloj => FF42.CLK
Reloj => FF43.CLK
Reloj => FF44.CLK
Reloj => FF45.CLK
Reloj => FF46.CLK
Reloj => FF47.CLK
Reloj => FF48.CLK
Reloj => FF49.CLK
Reloj => FF50.CLK
Reloj => FF51.CLK
Reloj => FF52.CLK
Reloj => FF53.CLK
Reloj => FF54.CLK
Reloj => FF55.CLK
Reloj => FF56.CLK
Reloj => FF57.CLK
Reloj => FF58.CLK
Unterbrechung => D.IN0
Unterbrechung => D.IN0
Unterbrechung => D.IN0
Unterbrechung => D.IN0
Unterbrechung => D.IN0
Unterbrechung => D.IN0
Unterbrechung => D.IN0
Unterbrechung => D.IN0
Unterbrechung => D.IN0
Unterbrechung => D.IN0
SR_UnidaddeControl[0] => D.IN0
SR_UnidaddeControl[0] => D.IN0
SR_UnidaddeControl[1] => D.IN0
SR_UnidaddeControl[1] => D.IN0
SR_UnidaddeControl[1] => D.IN0
SR_UnidaddeControl[1] => D.IN0
SR_UnidaddeControl[2] => D.IN1
SR_UnidaddeControl[2] => D.IN1
SR_UnidaddeControl[2] => D.IN1
SR_UnidaddeControl[2] => D.IN1
SR_UnidaddeControl[2] => D.IN1
SR_UnidaddeControl[2] => D.IN1
SR_UnidaddeControl[2] => D.IN1
SR_UnidaddeControl[2] => D.IN1
Disponibilidad => D[54].IN0
Disponibilidad => D.IN0
UnidaddeControl_IR[0] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_IR[1] <= FF50.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_IR[2] <= UnidaddeControl_IR.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_DR[0] <= FF31.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_DR[1] <= UnidaddeControl_DR.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_DR[2] <= UnidaddeControl_DR.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_DR[3] <= UnidaddeControl_DR.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_DR[4] <= UnidaddeControl_DR.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_DR[5] <= FF45.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_DR[6] <= UnidaddeControl_DR.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_AC[0] <= FF55.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_AC[1] <= UnidaddeControl_AC.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_AC[2] <= UnidaddeControl_AC.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_AR[0] <= <GND>
UnidaddeControl_AR[1] <= UnidaddeControl_AR.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_AR[2] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_AR[3] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_AR[4] <= UnidaddeControl_AR.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_PC[0] <= UnidaddeControl_PC.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_PC[1] <= FF58.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_PC[2] <= UnidaddeControl_PC.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_PC[3] <= FF54.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_SP[0] <= UnidaddeControl_SP.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_SP[1] <= UnidaddeControl_SP.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_SP[2] <= UnidaddeControl_SP.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_SR[0] <= FF39.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_SR[1] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_SR[2] <= UnidaddeControl_SR.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_SR[3] <= FF51.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_SR[4] <= FF54.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_ALU <= FF16.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_ROM <= UnidaddeControl_ROM.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_RWM[0] <= UnidaddeControl_RWM.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_RWM[1] <= UnidaddeControl_RWM.DB_MAX_OUTPUT_PORT_TYPE
ROM_DATO[0] => ~NO_FANOUT~
ROM_DATO[1] => ~NO_FANOUT~
ROM_DATO[2] => ~NO_FANOUT~
ROM_DATO[3] => ~NO_FANOUT~
ROM_DATO[4] => ~NO_FANOUT~
ROM_DATO[5] => ~NO_FANOUT~
ROM_DATO[6] => ~NO_FANOUT~
ROM_DATO[7] => ~NO_FANOUT~
ROM_DATO[8] => ~NO_FANOUT~
ROM_DATO[9] => D.IN0
ROM_DATO[9] => D.IN0
ROM_DATO[9] => D.IN0
ROM_DATO[9] => D.IN0
ROM_DATO[10] => D.IN1
ROM_DATO[10] => D.IN1
ROM_DATO[10] => D.IN1
ROM_DATO[10] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => OP.IN1
ROM_DATO[11] => OP.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[11] => OP.IN1
ROM_DATO[11] => OP.IN1
ROM_DATO[11] => OP.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => OP.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[12] => OP.IN1
ROM_DATO[12] => OP.IN1
ROM_DATO[12] => OP.IN1
ROM_DATO[12] => OP.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => OP.IN1
ROM_DATO[13] => OP.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[13] => OP.IN1
ROM_DATO[13] => OP.IN1
ROM_DATO[13] => OP.IN1
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => OP.IN0
ROM_DATO[14] => OP.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => D.IN0
ROM_DATO[14] => OP.IN0
ROM_DATO[14] => OP.IN0
ROM_DATO[14] => OP.IN0
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => OP.IN1
ROM_DATO[15] => OP.IN1
ROM_DATO[15] => OP.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => D.IN1
ROM_DATO[15] => OP.IN1
ROM_DATO[15] => OP.IN1
Reset <= FF16.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU
Reloj => Control:Controll.Reloj
Reloj => Boothasaurus_Rex:Boothasaurus_Rexr.Reloj
Reloj => NumeroB:NumeroBB.reloj
Reloj => NumeroA:NumeroAA.reloj
Reloj => Resultado:resultadoo.reloj
Reloj => FlagSelector:FlagSelectors.reloj
Reloj => Operaciones:Operacioness.reloj
Reloj => Corretaje:Corretajey.reloj
Reset => Control:Controll.Reset
Reset => Boothasaurus_Rex:Boothasaurus_Rexr.Reset
Reset => NumeroB:NumeroBB.reset
Reset => NumeroA:NumeroAA.reset
Reset => Resultado:resultadoo.reset
Reset => FlagSelector:FlagSelectors.reset
Reset => Operaciones:Operacioness.reset
Reset => Corretaje:Corretajey.reset
UnidaddeControl_ALU => Control:Controll.UnidaddeControl_ALU
UnidaddeControl_ALU => Boothasaurus_Rex:Boothasaurus_Rexr.UnidaddeControl_ALU
Operacion[0] => Operaciones:Operacioness.Operacion[0]
Operacion[0] => mux:MUXX.Operacion[0]
Operacion[1] => Operaciones:Operacioness.Operacion[1]
Operacion[1] => mux:MUXX.Operacion[1]
Operacion[2] => Operaciones:Operacioness.Operacion[2]
Operacion[2] => mux:MUXX.Operacion[2]
Operacion[3] => Operaciones:Operacioness.Operacion[3]
Operacion[3] => mux:MUXX.Operacion[3]
N2[0] => NumeroB:NumeroBB.N2[0]
N2[0] => Sumador:Sumadorr.N2[0]
N2[1] => NumeroB:NumeroBB.N2[1]
N2[1] => Sumador:Sumadorr.N2[1]
N2[2] => NumeroB:NumeroBB.N2[2]
N2[2] => Sumador:Sumadorr.N2[2]
N2[3] => NumeroB:NumeroBB.N2[3]
N2[3] => Sumador:Sumadorr.N2[3]
N2[4] => NumeroB:NumeroBB.N2[4]
N2[4] => Sumador:Sumadorr.N2[4]
N2[5] => NumeroB:NumeroBB.N2[5]
N2[5] => Sumador:Sumadorr.N2[5]
N2[6] => NumeroB:NumeroBB.N2[6]
N2[6] => Sumador:Sumadorr.N2[6]
N2[7] => NumeroB:NumeroBB.N2[7]
N2[7] => Sumador:Sumadorr.N2[7]
N2[8] => NumeroB:NumeroBB.N2[8]
N2[8] => Sumador:Sumadorr.N2[8]
N2[9] => NumeroB:NumeroBB.N2[9]
N2[9] => Sumador:Sumadorr.N2[9]
N2[10] => NumeroB:NumeroBB.N2[10]
N2[10] => Sumador:Sumadorr.N2[10]
N2[11] => NumeroB:NumeroBB.N2[11]
N2[11] => Sumador:Sumadorr.N2[11]
N2[12] => NumeroB:NumeroBB.N2[12]
N2[12] => Sumador:Sumadorr.N2[12]
N2[13] => NumeroB:NumeroBB.N2[13]
N2[13] => Sumador:Sumadorr.N2[13]
N2[14] => NumeroB:NumeroBB.N2[14]
N2[14] => Sumador:Sumadorr.N2[14]
N2[15] => NumeroB:NumeroBB.N2[15]
N2[15] => Sumador:Sumadorr.N2[15]
N1[0] => NumeroA:NumeroAA.N1[0]
N1[1] => NumeroA:NumeroAA.N1[1]
N1[2] => NumeroA:NumeroAA.N1[2]
N1[3] => NumeroA:NumeroAA.N1[3]
N1[4] => NumeroA:NumeroAA.N1[4]
N1[5] => NumeroA:NumeroAA.N1[5]
N1[6] => NumeroA:NumeroAA.N1[6]
N1[7] => NumeroA:NumeroAA.N1[7]
N1[8] => NumeroA:NumeroAA.N1[8]
N1[9] => NumeroA:NumeroAA.N1[9]
N1[10] => NumeroA:NumeroAA.N1[10]
N1[11] => NumeroA:NumeroAA.N1[11]
N1[12] => NumeroA:NumeroAA.N1[12]
N1[13] => NumeroA:NumeroAA.N1[13]
N1[14] => NumeroA:NumeroAA.N1[14]
N1[15] => NumeroA:NumeroAA.N1[15]
Resultado_Respuesta[0] <= Resultado:resultadoo.Resultado_Respuesta[0]
Resultado_Respuesta[1] <= Resultado:resultadoo.Resultado_Respuesta[1]
Resultado_Respuesta[2] <= Resultado:resultadoo.Resultado_Respuesta[2]
Resultado_Respuesta[3] <= Resultado:resultadoo.Resultado_Respuesta[3]
Resultado_Respuesta[4] <= Resultado:resultadoo.Resultado_Respuesta[4]
Resultado_Respuesta[5] <= Resultado:resultadoo.Resultado_Respuesta[5]
Resultado_Respuesta[6] <= Resultado:resultadoo.Resultado_Respuesta[6]
Resultado_Respuesta[7] <= Resultado:resultadoo.Resultado_Respuesta[7]
Resultado_Respuesta[8] <= Resultado:resultadoo.Resultado_Respuesta[8]
Resultado_Respuesta[9] <= Resultado:resultadoo.Resultado_Respuesta[9]
Resultado_Respuesta[10] <= Resultado:resultadoo.Resultado_Respuesta[10]
Resultado_Respuesta[11] <= Resultado:resultadoo.Resultado_Respuesta[11]
Resultado_Respuesta[12] <= Resultado:resultadoo.Resultado_Respuesta[12]
Resultado_Respuesta[13] <= Resultado:resultadoo.Resultado_Respuesta[13]
Resultado_Respuesta[14] <= Resultado:resultadoo.Resultado_Respuesta[14]
Resultado_Respuesta[15] <= Resultado:resultadoo.Resultado_Respuesta[15]
Disponibilidad <= Control:Controll.Disponibilidad
Banderas[0] <= FlagSelector:FlagSelectors.Banderas[0]
Banderas[1] <= FlagSelector:FlagSelectors.Banderas[1]
Banderas[2] <= FlagSelector:FlagSelectors.Banderas[2]
Banderas[3] <= FlagSelector:FlagSelectors.Banderas[3]


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|control:Controll
Reset => FF1.PRESET
Reset => FF2.ACLR
Reset => FF3.ACLR
Reset => FF4.ACLR
Reset => FF5.ACLR
Reset => FF6.ACLR
Reset => FF7.ACLR
Reset => FF8.ACLR
Reset => FF9.ACLR
Reset => FF10.ACLR
Reset => FF11.ACLR
Reset => FF12.ACLR
Reset => FF13.ACLR
Reset => FF14.ACLR
Reset => FF15.ACLR
Reset => FF16.ACLR
Reset => FF17.ACLR
Reset => FF18.ACLR
Reset => FF19.ACLR
Reset => FF20.ACLR
Reset => FF21.ACLR
Reset => FF22.ACLR
Reset => FF23.ACLR
Reset => FF24.ACLR
Reset => FF25.ACLR
Reset => FF26.ACLR
Reset => FF27.ACLR
Reset => FF28.ACLR
Reset => FF29.ACLR
Reset => FF30.ACLR
Reset => FF31.ACLR
Reset => FF32.ACLR
Reset => FF33.ACLR
Reset => FF34.ACLR
UnidaddeControl_ALU => D[1].IN0
UnidaddeControl_ALU => D.IN0
Reloj => FF1.CLK
Reloj => FF2.CLK
Reloj => FF3.CLK
Reloj => FF4.CLK
Reloj => FF5.CLK
Reloj => FF6.CLK
Reloj => FF7.CLK
Reloj => FF8.CLK
Reloj => FF9.CLK
Reloj => FF10.CLK
Reloj => FF11.CLK
Reloj => FF12.CLK
Reloj => FF13.CLK
Reloj => FF14.CLK
Reloj => FF15.CLK
Reloj => FF16.CLK
Reloj => FF17.CLK
Reloj => FF18.CLK
Reloj => FF19.CLK
Reloj => FF20.CLK
Reloj => FF21.CLK
Reloj => FF22.CLK
Reloj => FF23.CLK
Reloj => FF24.CLK
Reloj => FF25.CLK
Reloj => FF26.CLK
Reloj => FF27.CLK
Reloj => FF28.CLK
Reloj => FF29.CLK
Reloj => FF30.CLK
Reloj => FF31.CLK
Reloj => FF32.CLK
Reloj => FF33.CLK
Reloj => FF34.CLK
Control_NumeroA <= FF2.DB_MAX_OUTPUT_PORT_TYPE
Control_NumeroB <= FF2.DB_MAX_OUTPUT_PORT_TYPE
Control_Resultado <= Control_Resultado.DB_MAX_OUTPUT_PORT_TYPE
Control_Contador <= comb.DB_MAX_OUTPUT_PORT_TYPE
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[0] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[1] => D.IN1
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[2] => D.IN0
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
OP_UnidaddeControl[3] => D.IN1
Control_Desplazamiento_Rotacion[0] <= FF27.DB_MAX_OUTPUT_PORT_TYPE
Control_Desplazamiento_Rotacion[1] <= FF30.DB_MAX_OUTPUT_PORT_TYPE
control_operaciones <= FF2.DB_MAX_OUTPUT_PORT_TYPE
Control_FlagSelector <= Control_FlagSelector.DB_MAX_OUTPUT_PORT_TYPE
disponibilidad <= disponibilidad.DB_MAX_OUTPUT_PORT_TYPE
control_Corretaje <= FF8.DB_MAX_OUTPUT_PORT_TYPE
control_suma[0] <= control_suma.DB_MAX_OUTPUT_PORT_TYPE
control_suma[1] <= control_suma.DB_MAX_OUTPUT_PORT_TYPE
control_sumas_Corretaje <= control_sumas_Corretaje.DB_MAX_OUTPUT_PORT_TYPE
habilitado => disponibilidad.IN0
UnidaddeControl_CONTROL <= FF33.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|Boothasaurus_Rex:Boothasaurus_Rexr
Reloj => Control_Boothsaurus:Control_Boothsaurusm.Reloj
Reloj => Registro_CA_2:Registro_CA_22.reloj
Reloj => Registro_NumB:Registro_NumBm.reloj
Reloj => regop:regopp.reloj
Reloj => REGRESP:REGRESPP.reloj
Reset => Control_Boothsaurus:Control_Boothsaurusm.Reset
Reset => Registro_CA_2:Registro_CA_22.reset
Reset => Registro_NumB:Registro_NumBm.reset
Reset => regop:regopp.reset
Reset => REGRESP:REGRESPP.reset
UnidaddeControl_ALU => Control_Boothsaurus:Control_Boothsaurusm.UnidaddeControl_ALU
N1_Boothasaurus_Rex[0] => regop:regopp.N1_Boothasaurus_Rex[0]
N1_Boothasaurus_Rex[1] => regop:regopp.N1_Boothasaurus_Rex[1]
N1_Boothasaurus_Rex[2] => regop:regopp.N1_Boothasaurus_Rex[2]
N1_Boothasaurus_Rex[3] => regop:regopp.N1_Boothasaurus_Rex[3]
N1_Boothasaurus_Rex[4] => regop:regopp.N1_Boothasaurus_Rex[4]
N1_Boothasaurus_Rex[5] => regop:regopp.N1_Boothasaurus_Rex[5]
N1_Boothasaurus_Rex[6] => regop:regopp.N1_Boothasaurus_Rex[6]
N1_Boothasaurus_Rex[7] => regop:regopp.N1_Boothasaurus_Rex[7]
NumeroB_Registro_NumB[0] => CA_2_Boothsaurus:CA_2_Boothsaurusm.NumeroB_Registro_NumB[0]
NumeroB_Registro_NumB[0] => Registro_NumB:Registro_NumBm.NumeroB_Registro_NumB[0]
NumeroB_Registro_NumB[1] => CA_2_Boothsaurus:CA_2_Boothsaurusm.NumeroB_Registro_NumB[1]
NumeroB_Registro_NumB[1] => Registro_NumB:Registro_NumBm.NumeroB_Registro_NumB[1]
NumeroB_Registro_NumB[2] => CA_2_Boothsaurus:CA_2_Boothsaurusm.NumeroB_Registro_NumB[2]
NumeroB_Registro_NumB[2] => Registro_NumB:Registro_NumBm.NumeroB_Registro_NumB[2]
NumeroB_Registro_NumB[3] => CA_2_Boothsaurus:CA_2_Boothsaurusm.NumeroB_Registro_NumB[3]
NumeroB_Registro_NumB[3] => Registro_NumB:Registro_NumBm.NumeroB_Registro_NumB[3]
NumeroB_Registro_NumB[4] => CA_2_Boothsaurus:CA_2_Boothsaurusm.NumeroB_Registro_NumB[4]
NumeroB_Registro_NumB[4] => Registro_NumB:Registro_NumBm.NumeroB_Registro_NumB[4]
NumeroB_Registro_NumB[5] => CA_2_Boothsaurus:CA_2_Boothsaurusm.NumeroB_Registro_NumB[5]
NumeroB_Registro_NumB[5] => Registro_NumB:Registro_NumBm.NumeroB_Registro_NumB[5]
NumeroB_Registro_NumB[6] => CA_2_Boothsaurus:CA_2_Boothsaurusm.NumeroB_Registro_NumB[6]
NumeroB_Registro_NumB[6] => Registro_NumB:Registro_NumBm.NumeroB_Registro_NumB[6]
NumeroB_Registro_NumB[7] => CA_2_Boothsaurus:CA_2_Boothsaurusm.NumeroB_Registro_NumB[7]
NumeroB_Registro_NumB[7] => Registro_NumB:Registro_NumBm.NumeroB_Registro_NumB[7]
Respuesta_Mux[0] <= REGRESP:REGRESPP.Respuesta_Mux[0]
Respuesta_Mux[1] <= REGRESP:REGRESPP.Respuesta_Mux[1]
Respuesta_Mux[2] <= REGRESP:REGRESPP.Respuesta_Mux[2]
Respuesta_Mux[3] <= REGRESP:REGRESPP.Respuesta_Mux[3]
Respuesta_Mux[4] <= REGRESP:REGRESPP.Respuesta_Mux[4]
Respuesta_Mux[5] <= REGRESP:REGRESPP.Respuesta_Mux[5]
Respuesta_Mux[6] <= REGRESP:REGRESPP.Respuesta_Mux[6]
Respuesta_Mux[7] <= REGRESP:REGRESPP.Respuesta_Mux[7]
Respuesta_Mux[8] <= REGRESP:REGRESPP.Respuesta_Mux[8]
Respuesta_Mux[9] <= REGRESP:REGRESPP.Respuesta_Mux[9]
Respuesta_Mux[10] <= REGRESP:REGRESPP.Respuesta_Mux[10]
Respuesta_Mux[11] <= REGRESP:REGRESPP.Respuesta_Mux[11]
Respuesta_Mux[12] <= REGRESP:REGRESPP.Respuesta_Mux[12]
Respuesta_Mux[13] <= REGRESP:REGRESPP.Respuesta_Mux[13]
Respuesta_Mux[14] <= REGRESP:REGRESPP.Respuesta_Mux[14]
Respuesta_Mux[15] <= REGRESP:REGRESPP.Respuesta_Mux[15]
NEGativo_Boothasaurus_Rex <= REGRESP:REGRESPP.NEGativo_Boothasaurus_Rex
CERO_MULT <= REGRESP:REGRESPP.CERO_MULT
habilitado <= Control_Boothsaurus:Control_Boothsaurusm.habilitado
UnidaddeControl_CONTROL => Control_Boothsaurus:Control_Boothsaurusm.UnidaddeControl_CONTROL


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|Boothasaurus_Rex:Boothasaurus_Rexr|Control_Boothsaurus:Control_Boothsaurusm
Reset => FF1.PRESET
Reset => FF2.ACLR
Reset => FF3.ACLR
Reset => FF4.ACLR
Reset => FF5.ACLR
Reset => FF6.ACLR
Reset => FF7.ACLR
Reset => FF8.ACLR
Reloj => FF1.CLK
Reloj => FF2.CLK
Reloj => FF3.CLK
Reloj => FF4.CLK
Reloj => FF5.CLK
Reloj => FF6.CLK
Reloj => FF7.CLK
Reloj => FF8.CLK
UnidaddeControl_ALU => D[1].IN0
UnidaddeControl_ALU => D.IN0
control_contador <= FF6.DB_MAX_OUTPUT_PORT_TYPE
control_Registro_CA_2 <= FF3.DB_MAX_OUTPUT_PORT_TYPE
control_NumeroB <= FF2.DB_MAX_OUTPUT_PORT_TYPE
control_NumeroA <= control_NumeroA.DB_MAX_OUTPUT_PORT_TYPE
cnt_control[0] => ~NO_FANOUT~
cnt_control[1] => ~NO_FANOUT~
cnt_control[2] => ~NO_FANOUT~
controlMult[0] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
controlMult[1] <= controlMult.DB_MAX_OUTPUT_PORT_TYPE
controlMult[2] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
cond[0] => D[4].IN1
cond[0] => D.IN0
cond[0] => D[3].IN1
cond[0] => D.IN0
cond[1] => D.IN0
cond[1] => D.IN1
cond[1] => D.IN0
cond[1] => D.IN1
SELECTOR_SUMADOR[0] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
SELECTOR_SUMADOR[1] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
fin_conteo => D[6].IN0
fin_conteo => CONTROL_RESP.IN0
fin_conteo => D.IN0
CONTROL_RESP <= CONTROL_RESP.DB_MAX_OUTPUT_PORT_TYPE
habilitado <= FF8.DB_MAX_OUTPUT_PORT_TYPE
UnidaddeControl_CONTROL => FF1.ENA
UnidaddeControl_CONTROL => FF2.ENA
UnidaddeControl_CONTROL => FF3.ENA
UnidaddeControl_CONTROL => FF4.ENA
UnidaddeControl_CONTROL => FF5.ENA
UnidaddeControl_CONTROL => FF6.ENA
UnidaddeControl_CONTROL => FF7.ENA
UnidaddeControl_CONTROL => FF8.ENA


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|Boothasaurus_Rex:Boothasaurus_Rexr|contador:Contadorr
control_contador => cnt_tmp[0].CLK
control_contador => cnt_tmp[1].CLK
control_contador => cnt_tmp[2].CLK
cnt_control[0] <= cnt_tmp[0].DB_MAX_OUTPUT_PORT_TYPE
cnt_control[1] <= cnt_tmp[1].DB_MAX_OUTPUT_PORT_TYPE
cnt_control[2] <= cnt_tmp[2].DB_MAX_OUTPUT_PORT_TYPE
cnt[0] <= comb.DB_MAX_OUTPUT_PORT_TYPE
cnt[1] <= cnt[1].DB_MAX_OUTPUT_PORT_TYPE
cnt[2] <= cnt[2].DB_MAX_OUTPUT_PORT_TYPE
fin_conteo <= fin_conteo.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|Boothasaurus_Rex:Boothasaurus_Rexr|Suma_Booth:Suma_Boothm
A_Sumar[0] => G[0].IN0
A_Sumar[0] => P[0].IN0
A_Sumar[0] => m[0].IN0
A_Sumar[0] => j[0].IN0
A_Sumar[1] => G[1].IN0
A_Sumar[1] => P[1].IN0
A_Sumar[1] => m[1].IN0
A_Sumar[1] => j[1].IN0
A_Sumar[2] => G[2].IN0
A_Sumar[2] => P[2].IN0
A_Sumar[2] => m[2].IN0
A_Sumar[2] => j[2].IN0
A_Sumar[3] => G[3].IN0
A_Sumar[3] => P[3].IN0
A_Sumar[3] => m[3].IN0
A_Sumar[3] => j[3].IN0
A_Sumar[4] => G[4].IN0
A_Sumar[4] => P[4].IN0
A_Sumar[4] => m[4].IN0
A_Sumar[4] => j[4].IN0
A_Sumar[5] => G[5].IN0
A_Sumar[5] => P[5].IN0
A_Sumar[5] => m[5].IN0
A_Sumar[5] => j[5].IN0
A_Sumar[6] => G[6].IN0
A_Sumar[6] => P[6].IN0
A_Sumar[6] => m[6].IN0
A_Sumar[6] => j[6].IN0
A_Sumar[7] => P[7].IN0
A_Sumar[7] => j[7].IN0
Registro_NumB_sumador[0] => G[0].IN1
Registro_NumB_sumador[0] => P[0].IN1
Registro_NumB_sumador[1] => G[1].IN1
Registro_NumB_sumador[1] => P[1].IN1
Registro_NumB_sumador[2] => G[2].IN1
Registro_NumB_sumador[2] => P[2].IN1
Registro_NumB_sumador[3] => G[3].IN1
Registro_NumB_sumador[3] => P[3].IN1
Registro_NumB_sumador[4] => G[4].IN1
Registro_NumB_sumador[4] => P[4].IN1
Registro_NumB_sumador[5] => G[5].IN1
Registro_NumB_sumador[5] => P[5].IN1
Registro_NumB_sumador[6] => G[6].IN1
Registro_NumB_sumador[6] => P[6].IN1
Registro_NumB_sumador[7] => P[7].IN1
Registro_CA_2_sumador[0] => m[0].IN1
Registro_CA_2_sumador[0] => j[0].IN1
Registro_CA_2_sumador[1] => m[1].IN1
Registro_CA_2_sumador[1] => j[1].IN1
Registro_CA_2_sumador[2] => m[2].IN1
Registro_CA_2_sumador[2] => j[2].IN1
Registro_CA_2_sumador[3] => m[3].IN1
Registro_CA_2_sumador[3] => j[3].IN1
Registro_CA_2_sumador[4] => m[4].IN1
Registro_CA_2_sumador[4] => j[4].IN1
Registro_CA_2_sumador[5] => m[5].IN1
Registro_CA_2_sumador[5] => j[5].IN1
Registro_CA_2_sumador[6] => m[6].IN1
Registro_CA_2_sumador[6] => j[6].IN1
Registro_CA_2_sumador[7] => j[7].IN1
SELECTOR_SUMADOR[0] => resultado.IN1
SELECTOR_SUMADOR[0] => resultado.IN1
SELECTOR_SUMADOR[0] => resultado.IN1
SELECTOR_SUMADOR[0] => resultado.IN1
SELECTOR_SUMADOR[0] => resultado.IN1
SELECTOR_SUMADOR[0] => resultado.IN1
SELECTOR_SUMADOR[0] => resultado.IN1
SELECTOR_SUMADOR[0] => resultado.IN1
SELECTOR_SUMADOR[1] => resultado.IN1
SELECTOR_SUMADOR[1] => resultado.IN1
SELECTOR_SUMADOR[1] => resultado.IN1
SELECTOR_SUMADOR[1] => resultado.IN1
SELECTOR_SUMADOR[1] => resultado.IN1
SELECTOR_SUMADOR[1] => resultado.IN1
SELECTOR_SUMADOR[1] => resultado.IN1
SELECTOR_SUMADOR[1] => resultado.IN1
Sumar_A[0] <= resultado.DB_MAX_OUTPUT_PORT_TYPE
Sumar_A[1] <= resultado.DB_MAX_OUTPUT_PORT_TYPE
Sumar_A[2] <= resultado.DB_MAX_OUTPUT_PORT_TYPE
Sumar_A[3] <= resultado.DB_MAX_OUTPUT_PORT_TYPE
Sumar_A[4] <= resultado.DB_MAX_OUTPUT_PORT_TYPE
Sumar_A[5] <= resultado.DB_MAX_OUTPUT_PORT_TYPE
Sumar_A[6] <= resultado.DB_MAX_OUTPUT_PORT_TYPE
Sumar_A[7] <= resultado.DB_MAX_OUTPUT_PORT_TYPE
resp[0] <= comb.DB_MAX_OUTPUT_PORT_TYPE
resp[1] <= resp[1].DB_MAX_OUTPUT_PORT_TYPE
resp[2] <= resp[2].DB_MAX_OUTPUT_PORT_TYPE
resp[3] <= resp[3].DB_MAX_OUTPUT_PORT_TYPE
resp[4] <= resp[4].DB_MAX_OUTPUT_PORT_TYPE
resp[5] <= resp[5].DB_MAX_OUTPUT_PORT_TYPE
resp[6] <= resp[6].DB_MAX_OUTPUT_PORT_TYPE
resp[7] <= resp[7].DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|Boothasaurus_Rex:Boothasaurus_Rexr|CA_2_Boothsaurus:CA_2_Boothsaurusm
NumeroB_Registro_NumB[0] => sum.IN0
NumeroB_Registro_NumB[0] => sum.IN0
NumeroB_Registro_NumB[0] => Cout[1].IN0
NumeroB_Registro_NumB[0] => COMPLEMENTOA2_Registro_CA_2[0].DATAIN
NumeroB_Registro_NumB[1] => sum.IN1
NumeroB_Registro_NumB[1] => sum.IN1
NumeroB_Registro_NumB[1] => Cout[1].IN1
NumeroB_Registro_NumB[2] => sum.IN1
NumeroB_Registro_NumB[2] => sum.IN1
NumeroB_Registro_NumB[2] => Cout[2].IN1
NumeroB_Registro_NumB[3] => sum.IN1
NumeroB_Registro_NumB[3] => sum.IN1
NumeroB_Registro_NumB[3] => Cout[3].IN1
NumeroB_Registro_NumB[4] => sum.IN1
NumeroB_Registro_NumB[4] => sum.IN1
NumeroB_Registro_NumB[4] => Cout[4].IN1
NumeroB_Registro_NumB[5] => sum.IN1
NumeroB_Registro_NumB[5] => sum.IN1
NumeroB_Registro_NumB[5] => Cout[5].IN1
NumeroB_Registro_NumB[6] => sum.IN1
NumeroB_Registro_NumB[6] => sum.IN1
NumeroB_Registro_NumB[6] => Cout[6].IN1
NumeroB_Registro_NumB[7] => sum.IN1
NumeroB_Registro_NumB[7] => sum.IN1
COMPLEMENTOA2_Registro_CA_2[0] <= NumeroB_Registro_NumB[0].DB_MAX_OUTPUT_PORT_TYPE
COMPLEMENTOA2_Registro_CA_2[1] <= sum.DB_MAX_OUTPUT_PORT_TYPE
COMPLEMENTOA2_Registro_CA_2[2] <= sum.DB_MAX_OUTPUT_PORT_TYPE
COMPLEMENTOA2_Registro_CA_2[3] <= sum.DB_MAX_OUTPUT_PORT_TYPE
COMPLEMENTOA2_Registro_CA_2[4] <= sum.DB_MAX_OUTPUT_PORT_TYPE
COMPLEMENTOA2_Registro_CA_2[5] <= sum.DB_MAX_OUTPUT_PORT_TYPE
COMPLEMENTOA2_Registro_CA_2[6] <= sum.DB_MAX_OUTPUT_PORT_TYPE
COMPLEMENTOA2_Registro_CA_2[7] <= sum.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|Boothasaurus_Rex:Boothasaurus_Rexr|Registro_CA_2:Registro_CA_22
reset => FF1.ACLR
reset => FF2.ACLR
reset => FF3.ACLR
reset => FF4.ACLR
reset => FF5.ACLR
reset => FF6.ACLR
reset => FF7.ACLR
reset => FF8.ACLR
reloj => FF1.CLK
reloj => FF2.CLK
reloj => FF3.CLK
reloj => FF4.CLK
reloj => FF5.CLK
reloj => FF6.CLK
reloj => FF7.CLK
reloj => FF8.CLK
COMPLEMENTOA2_Registro_CA_2[0] => FF1.DATAIN
COMPLEMENTOA2_Registro_CA_2[1] => FF2.DATAIN
COMPLEMENTOA2_Registro_CA_2[2] => FF3.DATAIN
COMPLEMENTOA2_Registro_CA_2[3] => FF4.DATAIN
COMPLEMENTOA2_Registro_CA_2[4] => FF5.DATAIN
COMPLEMENTOA2_Registro_CA_2[5] => FF6.DATAIN
COMPLEMENTOA2_Registro_CA_2[6] => FF7.DATAIN
COMPLEMENTOA2_Registro_CA_2[7] => FF8.DATAIN
control_Registro_CA_2 => FF1.ENA
control_Registro_CA_2 => FF2.ENA
control_Registro_CA_2 => FF3.ENA
control_Registro_CA_2 => FF4.ENA
control_Registro_CA_2 => FF5.ENA
control_Registro_CA_2 => FF6.ENA
control_Registro_CA_2 => FF7.ENA
control_Registro_CA_2 => FF8.ENA
Registro_CA_2_sumador[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
Registro_CA_2_sumador[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
Registro_CA_2_sumador[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
Registro_CA_2_sumador[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
Registro_CA_2_sumador[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
Registro_CA_2_sumador[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
Registro_CA_2_sumador[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
Registro_CA_2_sumador[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|Boothasaurus_Rex:Boothasaurus_Rexr|Registro_NumB:Registro_NumBm
reset => FF1.ACLR
reset => FF2.ACLR
reset => FF3.ACLR
reset => FF4.ACLR
reset => FF5.ACLR
reset => FF6.ACLR
reset => FF7.ACLR
reset => FF8.ACLR
reloj => FF1.CLK
reloj => FF2.CLK
reloj => FF3.CLK
reloj => FF4.CLK
reloj => FF5.CLK
reloj => FF6.CLK
reloj => FF7.CLK
reloj => FF8.CLK
NumeroB_Registro_NumB[0] => FF1.DATAIN
NumeroB_Registro_NumB[1] => FF2.DATAIN
NumeroB_Registro_NumB[2] => FF3.DATAIN
NumeroB_Registro_NumB[3] => FF4.DATAIN
NumeroB_Registro_NumB[4] => FF5.DATAIN
NumeroB_Registro_NumB[5] => FF6.DATAIN
NumeroB_Registro_NumB[6] => FF7.DATAIN
NumeroB_Registro_NumB[7] => FF8.DATAIN
control_NumeroB => FF1.ENA
control_NumeroB => FF2.ENA
control_NumeroB => FF3.ENA
control_NumeroB => FF4.ENA
control_NumeroB => FF5.ENA
control_NumeroB => FF6.ENA
control_NumeroB => FF7.ENA
control_NumeroB => FF8.ENA
Registro_NumB_sumador[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
Registro_NumB_sumador[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
Registro_NumB_sumador[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
Registro_NumB_sumador[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
Registro_NumB_sumador[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
Registro_NumB_sumador[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
Registro_NumB_sumador[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
Registro_NumB_sumador[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|Boothasaurus_Rex:Boothasaurus_Rexr|regop:regopp
reset => FF1.ACLR
reset => FF2.ACLR
reset => FF3.ACLR
reset => FF4.ACLR
reset => FF5.ACLR
reset => FF6.ACLR
reset => FF7.ACLR
reset => FF8.ACLR
reset => FF9.ACLR
reset => FF10.ACLR
reset => FF11.ACLR
reset => FF12.ACLR
reset => FF13.ACLR
reset => FF14.ACLR
reset => FF15.ACLR
reset => FF16.ACLR
reset => FF17.ACLR
reloj => FF1.CLK
reloj => FF2.CLK
reloj => FF3.CLK
reloj => FF4.CLK
reloj => FF5.CLK
reloj => FF6.CLK
reloj => FF7.CLK
reloj => FF8.CLK
reloj => FF9.CLK
reloj => FF10.CLK
reloj => FF11.CLK
reloj => FF12.CLK
reloj => FF13.CLK
reloj => FF14.CLK
reloj => FF15.CLK
reloj => FF16.CLK
reloj => FF17.CLK
N1_Boothasaurus_Rex[0] => D.IN0
N1_Boothasaurus_Rex[1] => D.IN0
N1_Boothasaurus_Rex[2] => D.IN0
N1_Boothasaurus_Rex[3] => D.IN0
N1_Boothasaurus_Rex[4] => D.IN0
N1_Boothasaurus_Rex[5] => D.IN0
N1_Boothasaurus_Rex[6] => D.IN0
N1_Boothasaurus_Rex[7] => D.IN0
Sumar_A[0] => D.IN0
Sumar_A[1] => D.IN0
Sumar_A[2] => D.IN0
Sumar_A[3] => D.IN0
Sumar_A[4] => D.IN0
Sumar_A[5] => D.IN0
Sumar_A[6] => D.IN0
Sumar_A[7] => D.IN0
control_NumeroA => FF1.ENA
control_NumeroA => FF2.ENA
control_NumeroA => FF3.ENA
control_NumeroA => FF4.ENA
control_NumeroA => FF5.ENA
control_NumeroA => FF6.ENA
control_NumeroA => FF7.ENA
control_NumeroA => FF8.ENA
control_NumeroA => FF9.ENA
control_NumeroA => FF10.ENA
control_NumeroA => FF11.ENA
control_NumeroA => FF12.ENA
control_NumeroA => FF13.ENA
control_NumeroA => FF14.ENA
control_NumeroA => FF15.ENA
control_NumeroA => FF16.ENA
control_NumeroA => FF17.ENA
A_Sumar[0] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
A_Sumar[1] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
A_Sumar[2] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
A_Sumar[3] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
A_Sumar[4] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
A_Sumar[5] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
A_Sumar[6] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
A_Sumar[7] <= FF17.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[0] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[1] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[2] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[3] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[4] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[5] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[6] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[7] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[8] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[9] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[10] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[11] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[12] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[13] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[14] <= FF17.DB_MAX_OUTPUT_PORT_TYPE
Boothasaurus_Rex_RESPUESTA[15] <= FF17.DB_MAX_OUTPUT_PORT_TYPE
controlMult[0] => D.IN1
controlMult[0] => D.IN1
controlMult[0] => D.IN1
controlMult[0] => D.IN1
controlMult[0] => D.IN1
controlMult[0] => D.IN1
controlMult[0] => D.IN1
controlMult[0] => D.IN1
controlMult[1] => D.IN0
controlMult[1] => D.IN0
controlMult[1] => D.IN0
controlMult[1] => D.IN0
controlMult[1] => D.IN0
controlMult[1] => D.IN0
controlMult[1] => D.IN0
controlMult[1] => D.IN0
controlMult[1] => D.IN0
controlMult[1] => D.IN1
controlMult[1] => D.IN1
controlMult[1] => D.IN1
controlMult[1] => D.IN1
controlMult[1] => D.IN1
controlMult[1] => D.IN1
controlMult[1] => D.IN1
controlMult[1] => D.IN1
controlMult[2] => D.IN0
controlMult[2] => D.IN0
controlMult[2] => D.IN0
controlMult[2] => D.IN0
controlMult[2] => D.IN0
controlMult[2] => D.IN0
controlMult[2] => D.IN0
controlMult[2] => D.IN0
controlMult[2] => D.IN0
controlMult[2] => D.IN0
controlMult[2] => D.IN0
controlMult[2] => D.IN0
controlMult[2] => D.IN0
controlMult[2] => D.IN0
controlMult[2] => D.IN0
controlMult[2] => D.IN0
controlMult[2] => D.IN0
cond[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
cond[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|Boothasaurus_Rex:Boothasaurus_Rexr|regresp:REGRESPP
reset => ~NO_FANOUT~
reloj => FF1.CLK
reloj => FF2.CLK
reloj => FF3.CLK
reloj => FF4.CLK
reloj => FF5.CLK
reloj => FF6.CLK
reloj => FF7.CLK
reloj => FF8.CLK
reloj => FF9.CLK
reloj => FF10.CLK
reloj => FF11.CLK
reloj => FF12.CLK
reloj => FF13.CLK
reloj => FF14.CLK
reloj => FF15.CLK
reloj => FF16.CLK
CONtrol_resp => FF1.ENA
CONtrol_resp => FF2.ENA
CONtrol_resp => FF3.ENA
CONtrol_resp => FF4.ENA
CONtrol_resp => FF5.ENA
CONtrol_resp => FF6.ENA
CONtrol_resp => FF7.ENA
CONtrol_resp => FF8.ENA
CONtrol_resp => FF9.ENA
CONtrol_resp => FF10.ENA
CONtrol_resp => FF11.ENA
CONtrol_resp => FF12.ENA
CONtrol_resp => FF13.ENA
CONtrol_resp => FF14.ENA
CONtrol_resp => FF15.ENA
CONtrol_resp => FF16.ENA
Boothasaurus_Rex_RESPUESTA[0] => ~NO_FANOUT~
Boothasaurus_Rex_RESPUESTA[1] => FF1.DATAIN
Boothasaurus_Rex_RESPUESTA[2] => FF2.DATAIN
Boothasaurus_Rex_RESPUESTA[3] => FF3.DATAIN
Boothasaurus_Rex_RESPUESTA[4] => FF4.DATAIN
Boothasaurus_Rex_RESPUESTA[5] => FF5.DATAIN
Boothasaurus_Rex_RESPUESTA[6] => FF6.DATAIN
Boothasaurus_Rex_RESPUESTA[7] => FF7.DATAIN
Boothasaurus_Rex_RESPUESTA[8] => FF8.DATAIN
Boothasaurus_Rex_RESPUESTA[9] => FF9.DATAIN
Boothasaurus_Rex_RESPUESTA[10] => FF10.DATAIN
Boothasaurus_Rex_RESPUESTA[11] => FF11.DATAIN
Boothasaurus_Rex_RESPUESTA[12] => FF12.DATAIN
Boothasaurus_Rex_RESPUESTA[13] => FF13.DATAIN
Boothasaurus_Rex_RESPUESTA[14] => FF14.DATAIN
Boothasaurus_Rex_RESPUESTA[15] => FF15.DATAIN
Boothasaurus_Rex_RESPUESTA[15] => FF16.DATAIN
Respuesta_Mux[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
NEGativo_Boothasaurus_Rex <= FF16.DB_MAX_OUTPUT_PORT_TYPE
CERO_MULT <= CERO_MULT.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|NumeroB:NumeroBB
reset => FF1.ACLR
reset => FF2.ACLR
reset => FF3.ACLR
reset => FF4.ACLR
reset => FF5.ACLR
reset => FF6.ACLR
reset => FF7.ACLR
reset => FF8.ACLR
reset => FF9.ACLR
reset => FF10.ACLR
reset => FF11.ACLR
reset => FF12.ACLR
reset => FF13.ACLR
reset => FF14.ACLR
reset => FF15.ACLR
reset => FF16.ACLR
reloj => FF1.CLK
reloj => FF2.CLK
reloj => FF3.CLK
reloj => FF4.CLK
reloj => FF5.CLK
reloj => FF6.CLK
reloj => FF7.CLK
reloj => FF8.CLK
reloj => FF9.CLK
reloj => FF10.CLK
reloj => FF11.CLK
reloj => FF12.CLK
reloj => FF13.CLK
reloj => FF14.CLK
reloj => FF15.CLK
reloj => FF16.CLK
Control_NumeroB => FF1.ENA
Control_NumeroB => FF2.ENA
Control_NumeroB => FF3.ENA
Control_NumeroB => FF4.ENA
Control_NumeroB => FF5.ENA
Control_NumeroB => FF6.ENA
Control_NumeroB => FF7.ENA
Control_NumeroB => FF8.ENA
Control_NumeroB => FF9.ENA
Control_NumeroB => FF10.ENA
Control_NumeroB => FF11.ENA
Control_NumeroB => FF12.ENA
Control_NumeroB => FF13.ENA
Control_NumeroB => FF14.ENA
Control_NumeroB => FF15.ENA
Control_NumeroB => FF16.ENA
NumeroB_CA_2[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_CA_2[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_CA_2[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_CA_2[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_CA_2[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_CA_2[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_CA_2[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_CA_2[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_CA_2[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_CA_2[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_CA_2[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_CA_2[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_CA_2[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_CA_2[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_CA_2[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_CA_2[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
N2[0] => FF1.DATAIN
N2[1] => FF2.DATAIN
N2[2] => FF3.DATAIN
N2[3] => FF4.DATAIN
N2[4] => FF5.DATAIN
N2[5] => FF6.DATAIN
N2[6] => FF7.DATAIN
N2[7] => FF8.DATAIN
N2[8] => FF9.DATAIN
N2[9] => FF10.DATAIN
N2[10] => FF11.DATAIN
N2[11] => FF12.DATAIN
N2[12] => FF13.DATAIN
N2[13] => FF14.DATAIN
N2[14] => FF15.DATAIN
N2[15] => FF16.DATAIN
NumeroB_operacioneslogicas[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_operacioneslogicas[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_operacioneslogicas[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_operacioneslogicas[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_operacioneslogicas[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_operacioneslogicas[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_operacioneslogicas[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_operacioneslogicas[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_operacioneslogicas[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_operacioneslogicas[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_operacioneslogicas[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_operacioneslogicas[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_operacioneslogicas[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_operacioneslogicas[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_operacioneslogicas[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_operacioneslogicas[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_Registro_NumB[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_Registro_NumB[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_Registro_NumB[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_Registro_NumB[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_Registro_NumB[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_Registro_NumB[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_Registro_NumB[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
NumeroB_Registro_NumB[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
overflow_multiplicacion <= overflow_multiplicacion.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|NumeroA:NumeroAA
reset => FF1.ACLR
reset => FF2.ACLR
reset => FF3.ACLR
reset => FF4.ACLR
reset => FF5.ACLR
reset => FF6.ACLR
reset => FF7.ACLR
reset => FF8.ACLR
reset => FF9.ACLR
reset => FF10.ACLR
reset => FF11.ACLR
reset => FF12.ACLR
reset => FF13.ACLR
reset => FF14.ACLR
reset => FF15.ACLR
reset => FF16.ACLR
reloj => FF1.CLK
reloj => FF2.CLK
reloj => FF3.CLK
reloj => FF4.CLK
reloj => FF5.CLK
reloj => FF6.CLK
reloj => FF7.CLK
reloj => FF8.CLK
reloj => FF9.CLK
reloj => FF10.CLK
reloj => FF11.CLK
reloj => FF12.CLK
reloj => FF13.CLK
reloj => FF14.CLK
reloj => FF15.CLK
reloj => FF16.CLK
Control_NumeroA => FF1.ENA
Control_NumeroA => FF2.ENA
Control_NumeroA => FF3.ENA
Control_NumeroA => FF4.ENA
Control_NumeroA => FF5.ENA
Control_NumeroA => FF6.ENA
Control_NumeroA => FF7.ENA
Control_NumeroA => FF8.ENA
Control_NumeroA => FF9.ENA
Control_NumeroA => FF10.ENA
Control_NumeroA => FF11.ENA
Control_NumeroA => FF12.ENA
Control_NumeroA => FF13.ENA
Control_NumeroA => FF14.ENA
Control_NumeroA => FF15.ENA
Control_NumeroA => FF16.ENA
NumeroA_Sumador[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Sumador[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Sumador[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Sumador[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Sumador[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Sumador[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Sumador[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Sumador[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Sumador[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Sumador[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Sumador[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Sumador[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Sumador[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Sumador[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Sumador[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Sumador[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
N1[0] => FF1.DATAIN
N1[1] => FF2.DATAIN
N1[2] => FF3.DATAIN
N1[3] => FF4.DATAIN
N1[4] => FF5.DATAIN
N1[5] => FF6.DATAIN
N1[6] => FF7.DATAIN
N1[7] => FF8.DATAIN
N1[8] => FF9.DATAIN
N1[9] => FF10.DATAIN
N1[10] => FF11.DATAIN
N1[11] => FF12.DATAIN
N1[12] => FF13.DATAIN
N1[13] => FF14.DATAIN
N1[14] => FF15.DATAIN
N1[15] => FF16.DATAIN
NumeroA_Desplazamiento_Rotacion[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Desplazamiento_Rotacion[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Desplazamiento_Rotacion[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Desplazamiento_Rotacion[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Desplazamiento_Rotacion[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Desplazamiento_Rotacion[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Desplazamiento_Rotacion[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Desplazamiento_Rotacion[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Desplazamiento_Rotacion[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Desplazamiento_Rotacion[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Desplazamiento_Rotacion[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Desplazamiento_Rotacion[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Desplazamiento_Rotacion[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Desplazamiento_Rotacion[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Desplazamiento_Rotacion[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_Desplazamiento_Rotacion[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
NumeroA_operacioneSlogicas[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
N1_Boothasaurus_Rex[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
N1_Boothasaurus_Rex[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
N1_Boothasaurus_Rex[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
N1_Boothasaurus_Rex[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
N1_Boothasaurus_Rex[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
N1_Boothasaurus_Rex[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
N1_Boothasaurus_Rex[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
N1_Boothasaurus_Rex[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
overflow_multiplicacion_A <= overflow_multiplicacion_A.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|CA_2:CA_22
NumeroB_CA_2[0] => sum.IN0
NumeroB_CA_2[0] => sum.IN0
NumeroB_CA_2[0] => Cout[1].IN0
NumeroB_CA_2[0] => CA_2_Sumador[0].DATAIN
NumeroB_CA_2[1] => sum.IN1
NumeroB_CA_2[1] => sum.IN1
NumeroB_CA_2[1] => Cout[1].IN1
NumeroB_CA_2[2] => sum.IN1
NumeroB_CA_2[2] => sum.IN1
NumeroB_CA_2[2] => Cout[2].IN1
NumeroB_CA_2[3] => sum.IN1
NumeroB_CA_2[3] => sum.IN1
NumeroB_CA_2[3] => Cout[3].IN1
NumeroB_CA_2[4] => sum.IN1
NumeroB_CA_2[4] => sum.IN1
NumeroB_CA_2[4] => Cout[4].IN1
NumeroB_CA_2[5] => sum.IN1
NumeroB_CA_2[5] => sum.IN1
NumeroB_CA_2[5] => Cout[5].IN1
NumeroB_CA_2[6] => sum.IN1
NumeroB_CA_2[6] => sum.IN1
NumeroB_CA_2[6] => Cout[6].IN1
NumeroB_CA_2[7] => sum.IN1
NumeroB_CA_2[7] => sum.IN1
NumeroB_CA_2[7] => Cout[7].IN1
NumeroB_CA_2[8] => sum.IN1
NumeroB_CA_2[8] => sum.IN1
NumeroB_CA_2[8] => Cout[8].IN1
NumeroB_CA_2[9] => sum.IN1
NumeroB_CA_2[9] => sum.IN1
NumeroB_CA_2[9] => Cout[9].IN1
NumeroB_CA_2[10] => sum.IN1
NumeroB_CA_2[10] => sum.IN1
NumeroB_CA_2[10] => Cout[10].IN1
NumeroB_CA_2[11] => sum.IN1
NumeroB_CA_2[11] => sum.IN1
NumeroB_CA_2[11] => Cout[11].IN1
NumeroB_CA_2[12] => sum.IN1
NumeroB_CA_2[12] => sum.IN1
NumeroB_CA_2[12] => Cout[12].IN1
NumeroB_CA_2[13] => sum.IN1
NumeroB_CA_2[13] => sum.IN1
NumeroB_CA_2[13] => Cout[13].IN1
NumeroB_CA_2[14] => sum.IN1
NumeroB_CA_2[14] => sum.IN1
NumeroB_CA_2[14] => Cout[14].IN1
NumeroB_CA_2[15] => sum.IN1
NumeroB_CA_2[15] => sum.IN1
CA_2_Sumador[0] <= NumeroB_CA_2[0].DB_MAX_OUTPUT_PORT_TYPE
CA_2_Sumador[1] <= sum.DB_MAX_OUTPUT_PORT_TYPE
CA_2_Sumador[2] <= sum.DB_MAX_OUTPUT_PORT_TYPE
CA_2_Sumador[3] <= sum.DB_MAX_OUTPUT_PORT_TYPE
CA_2_Sumador[4] <= sum.DB_MAX_OUTPUT_PORT_TYPE
CA_2_Sumador[5] <= sum.DB_MAX_OUTPUT_PORT_TYPE
CA_2_Sumador[6] <= sum.DB_MAX_OUTPUT_PORT_TYPE
CA_2_Sumador[7] <= sum.DB_MAX_OUTPUT_PORT_TYPE
CA_2_Sumador[8] <= sum.DB_MAX_OUTPUT_PORT_TYPE
CA_2_Sumador[9] <= sum.DB_MAX_OUTPUT_PORT_TYPE
CA_2_Sumador[10] <= sum.DB_MAX_OUTPUT_PORT_TYPE
CA_2_Sumador[11] <= sum.DB_MAX_OUTPUT_PORT_TYPE
CA_2_Sumador[12] <= sum.DB_MAX_OUTPUT_PORT_TYPE
CA_2_Sumador[13] <= sum.DB_MAX_OUTPUT_PORT_TYPE
CA_2_Sumador[14] <= sum.DB_MAX_OUTPUT_PORT_TYPE
CA_2_Sumador[15] <= sum.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|Sumador:Sumadorr
NumeroA_Sumador[0] => G[0].IN0
NumeroA_Sumador[0] => P[0].IN0
NumeroA_Sumador[0] => m[0].IN0
NumeroA_Sumador[0] => j[0].IN0
NumeroA_Sumador[1] => G[1].IN0
NumeroA_Sumador[1] => P[1].IN0
NumeroA_Sumador[1] => m[1].IN0
NumeroA_Sumador[1] => j[1].IN0
NumeroA_Sumador[2] => G[2].IN0
NumeroA_Sumador[2] => P[2].IN0
NumeroA_Sumador[2] => m[2].IN0
NumeroA_Sumador[2] => j[2].IN0
NumeroA_Sumador[3] => G[3].IN0
NumeroA_Sumador[3] => P[3].IN0
NumeroA_Sumador[3] => m[3].IN0
NumeroA_Sumador[3] => j[3].IN0
NumeroA_Sumador[4] => G[4].IN0
NumeroA_Sumador[4] => P[4].IN0
NumeroA_Sumador[4] => m[4].IN0
NumeroA_Sumador[4] => j[4].IN0
NumeroA_Sumador[5] => G[5].IN0
NumeroA_Sumador[5] => P[5].IN0
NumeroA_Sumador[5] => m[5].IN0
NumeroA_Sumador[5] => j[5].IN0
NumeroA_Sumador[6] => G[6].IN0
NumeroA_Sumador[6] => P[6].IN0
NumeroA_Sumador[6] => m[6].IN0
NumeroA_Sumador[6] => j[6].IN0
NumeroA_Sumador[7] => G[7].IN0
NumeroA_Sumador[7] => P[7].IN0
NumeroA_Sumador[7] => m[7].IN0
NumeroA_Sumador[7] => j[7].IN0
NumeroA_Sumador[8] => G[8].IN0
NumeroA_Sumador[8] => P[8].IN0
NumeroA_Sumador[8] => m[8].IN0
NumeroA_Sumador[8] => j[8].IN0
NumeroA_Sumador[9] => G[9].IN0
NumeroA_Sumador[9] => P[9].IN0
NumeroA_Sumador[9] => m[9].IN0
NumeroA_Sumador[9] => j[9].IN0
NumeroA_Sumador[10] => G[10].IN0
NumeroA_Sumador[10] => P[10].IN0
NumeroA_Sumador[10] => m[10].IN0
NumeroA_Sumador[10] => j[10].IN0
NumeroA_Sumador[11] => G[11].IN0
NumeroA_Sumador[11] => P[11].IN0
NumeroA_Sumador[11] => m[11].IN0
NumeroA_Sumador[11] => j[11].IN0
NumeroA_Sumador[12] => G[12].IN0
NumeroA_Sumador[12] => P[12].IN0
NumeroA_Sumador[12] => m[12].IN0
NumeroA_Sumador[12] => j[12].IN0
NumeroA_Sumador[13] => G[13].IN0
NumeroA_Sumador[13] => P[13].IN0
NumeroA_Sumador[13] => m[13].IN0
NumeroA_Sumador[13] => j[13].IN0
NumeroA_Sumador[14] => G[14].IN0
NumeroA_Sumador[14] => P[14].IN0
NumeroA_Sumador[14] => m[14].IN0
NumeroA_Sumador[14] => j[14].IN0
NumeroA_Sumador[15] => G[15].IN0
NumeroA_Sumador[15] => P[15].IN0
NumeroA_Sumador[15] => m[15].IN0
NumeroA_Sumador[15] => j[15].IN0
NumeroA_Sumador[15] => Sumador_FlagSelector.IN1
NumeroA_Sumador[15] => Sumador_FlagSelector.IN1
CA_2_Sumador[0] => G[0].IN1
CA_2_Sumador[0] => P[0].IN1
CA_2_Sumador[1] => G[1].IN1
CA_2_Sumador[1] => P[1].IN1
CA_2_Sumador[2] => G[2].IN1
CA_2_Sumador[2] => P[2].IN1
CA_2_Sumador[3] => G[3].IN1
CA_2_Sumador[3] => P[3].IN1
CA_2_Sumador[4] => G[4].IN1
CA_2_Sumador[4] => P[4].IN1
CA_2_Sumador[5] => G[5].IN1
CA_2_Sumador[5] => P[5].IN1
CA_2_Sumador[6] => G[6].IN1
CA_2_Sumador[6] => P[6].IN1
CA_2_Sumador[7] => G[7].IN1
CA_2_Sumador[7] => P[7].IN1
CA_2_Sumador[8] => G[8].IN1
CA_2_Sumador[8] => P[8].IN1
CA_2_Sumador[9] => G[9].IN1
CA_2_Sumador[9] => P[9].IN1
CA_2_Sumador[10] => G[10].IN1
CA_2_Sumador[10] => P[10].IN1
CA_2_Sumador[11] => G[11].IN1
CA_2_Sumador[11] => P[11].IN1
CA_2_Sumador[12] => G[12].IN1
CA_2_Sumador[12] => P[12].IN1
CA_2_Sumador[13] => G[13].IN1
CA_2_Sumador[13] => P[13].IN1
CA_2_Sumador[14] => G[14].IN1
CA_2_Sumador[14] => P[14].IN1
CA_2_Sumador[15] => G[15].IN1
CA_2_Sumador[15] => P[15].IN1
Sumador_MUX[0] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_MUX[1] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_MUX[2] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_MUX[3] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_MUX[4] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_MUX[5] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_MUX[6] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_MUX[7] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_MUX[8] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_MUX[9] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_MUX[10] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_MUX[11] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_MUX[12] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_MUX[13] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_MUX[14] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_MUX[15] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_FlagSelector[0] <= resul.DB_MAX_OUTPUT_PORT_TYPE
Sumador_FlagSelector[1] <= CR.DB_MAX_OUTPUT_PORT_TYPE
Sumador_FlagSelector[2] <= Sumador_FlagSelector.DB_MAX_OUTPUT_PORT_TYPE
Corretaje_sumador => E[0].IN0
sumador_Corretaje <= sumador_Corretaje.DB_MAX_OUTPUT_PORT_TYPE
N2[0] => m[0].IN1
N2[0] => j[0].IN1
N2[1] => m[1].IN1
N2[1] => j[1].IN1
N2[2] => m[2].IN1
N2[2] => j[2].IN1
N2[3] => m[3].IN1
N2[3] => j[3].IN1
N2[4] => m[4].IN1
N2[4] => j[4].IN1
N2[5] => m[5].IN1
N2[5] => j[5].IN1
N2[6] => m[6].IN1
N2[6] => j[6].IN1
N2[7] => m[7].IN1
N2[7] => j[7].IN1
N2[8] => m[8].IN1
N2[8] => j[8].IN1
N2[9] => m[9].IN1
N2[9] => j[9].IN1
N2[10] => m[10].IN1
N2[10] => j[10].IN1
N2[11] => m[11].IN1
N2[11] => j[11].IN1
N2[12] => m[12].IN1
N2[12] => j[12].IN1
N2[13] => m[13].IN1
N2[13] => j[13].IN1
N2[14] => m[14].IN1
N2[14] => j[14].IN1
N2[15] => m[15].IN1
N2[15] => j[15].IN1
N2[15] => Sumador_FlagSelector.IN1
N2[15] => Sumador_FlagSelector.IN1
control_suma[0] => resul.IN1
control_suma[0] => resul.IN1
control_suma[0] => resul.IN1
control_suma[0] => resul.IN1
control_suma[0] => resul.IN1
control_suma[0] => resul.IN1
control_suma[0] => resul.IN1
control_suma[0] => resul.IN1
control_suma[0] => resul.IN1
control_suma[0] => resul.IN1
control_suma[0] => resul.IN1
control_suma[0] => resul.IN1
control_suma[0] => resul.IN1
control_suma[0] => resul.IN1
control_suma[0] => resul.IN1
control_suma[0] => resul.IN1
control_suma[1] => resul.IN1
control_suma[1] => resul.IN1
control_suma[1] => resul.IN1
control_suma[1] => resul.IN1
control_suma[1] => resul.IN1
control_suma[1] => resul.IN1
control_suma[1] => resul.IN1
control_suma[1] => resul.IN1
control_suma[1] => resul.IN1
control_suma[1] => resul.IN1
control_suma[1] => resul.IN1
control_suma[1] => resul.IN1
control_suma[1] => resul.IN1
control_suma[1] => resul.IN1
control_suma[1] => resul.IN1
control_suma[1] => resul.IN1
control_sumas_Corretaje => E[0].IN1
FlagSelector_Sumador[0] => ~NO_FANOUT~
FlagSelector_Sumador[1] => ~NO_FANOUT~
FlagSelector_Sumador[2] => ~NO_FANOUT~


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|Resultado:resultadoo
reset => ~NO_FANOUT~
reloj => FF1.CLK
reloj => FF2.CLK
reloj => FF3.CLK
reloj => FF4.CLK
reloj => FF5.CLK
reloj => FF6.CLK
reloj => FF7.CLK
reloj => FF8.CLK
reloj => FF9.CLK
reloj => FF10.CLK
reloj => FF11.CLK
reloj => FF12.CLK
reloj => FF13.CLK
reloj => FF14.CLK
reloj => FF15.CLK
reloj => FF16.CLK
Control_Resultado => FF1.ENA
Control_Resultado => FF2.ENA
Control_Resultado => FF3.ENA
Control_Resultado => FF4.ENA
Control_Resultado => FF5.ENA
Control_Resultado => FF6.ENA
Control_Resultado => FF7.ENA
Control_Resultado => FF8.ENA
Control_Resultado => FF9.ENA
Control_Resultado => FF10.ENA
Control_Resultado => FF11.ENA
Control_Resultado => FF12.ENA
Control_Resultado => FF13.ENA
Control_Resultado => FF14.ENA
Control_Resultado => FF15.ENA
Control_Resultado => FF16.ENA
Resultado_Respuesta[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
Resultado_Respuesta[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
Resultado_Respuesta[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
Resultado_Respuesta[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
Resultado_Respuesta[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
Resultado_Respuesta[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
Resultado_Respuesta[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
Resultado_Respuesta[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
Resultado_Respuesta[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
Resultado_Respuesta[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
Resultado_Respuesta[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
Resultado_Respuesta[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
Resultado_Respuesta[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
Resultado_Respuesta[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
Resultado_Respuesta[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
Resultado_Respuesta[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
MUX_Resultado[0] => FF1.DATAIN
MUX_Resultado[1] => FF2.DATAIN
MUX_Resultado[2] => FF3.DATAIN
MUX_Resultado[3] => FF4.DATAIN
MUX_Resultado[4] => FF5.DATAIN
MUX_Resultado[5] => FF6.DATAIN
MUX_Resultado[6] => FF7.DATAIN
MUX_Resultado[7] => FF8.DATAIN
MUX_Resultado[8] => FF9.DATAIN
MUX_Resultado[9] => FF10.DATAIN
MUX_Resultado[10] => FF11.DATAIN
MUX_Resultado[11] => FF12.DATAIN
MUX_Resultado[12] => FF13.DATAIN
MUX_Resultado[13] => FF14.DATAIN
MUX_Resultado[14] => FF15.DATAIN
MUX_Resultado[15] => FF16.DATAIN
Resultado_ResultadoCero[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
Resultado_ResultadoCero[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
Resultado_ResultadoCero[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
Resultado_ResultadoCero[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
Resultado_ResultadoCero[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
Resultado_ResultadoCero[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
Resultado_ResultadoCero[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
Resultado_ResultadoCero[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
Resultado_ResultadoCero[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
Resultado_ResultadoCero[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
Resultado_ResultadoCero[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
Resultado_ResultadoCero[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
Resultado_ResultadoCero[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
Resultado_ResultadoCero[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
Resultado_ResultadoCero[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
Resultado_ResultadoCero[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|ResultadoCero:ResultadoCeroo
mux_ResultadoCero[0] => ResultadoCero_FlagSelector.IN1
mux_ResultadoCero[1] => ResultadoCero_FlagSelector.IN1
mux_ResultadoCero[2] => ResultadoCero_FlagSelector.IN1
mux_ResultadoCero[3] => ResultadoCero_FlagSelector.IN1
mux_ResultadoCero[4] => ResultadoCero_FlagSelector.IN1
mux_ResultadoCero[5] => ResultadoCero_FlagSelector.IN1
mux_ResultadoCero[6] => ResultadoCero_FlagSelector.IN1
mux_ResultadoCero[7] => ResultadoCero_FlagSelector.IN1
mux_ResultadoCero[8] => ResultadoCero_FlagSelector.IN1
mux_ResultadoCero[9] => ResultadoCero_FlagSelector.IN1
mux_ResultadoCero[10] => ResultadoCero_FlagSelector.IN1
mux_ResultadoCero[11] => ResultadoCero_FlagSelector.IN1
mux_ResultadoCero[12] => ResultadoCero_FlagSelector.IN1
mux_ResultadoCero[13] => ResultadoCero_FlagSelector.IN1
mux_ResultadoCero[14] => ResultadoCero_FlagSelector.IN0
mux_ResultadoCero[15] => ResultadoCero_FlagSelector.IN1
ResultadoCero_FlagSelector <= ResultadoCero_FlagSelector.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|operacioneslogicas:Operacioneslogicass
Operaciones_operacioneslogicas[0] => q3.IN0
Operaciones_operacioneslogicas[0] => q1.IN0
Operaciones_operacioneslogicas[0] => q2.IN0
Operaciones_operacioneslogicas[1] => q2.IN1
Operaciones_operacioneslogicas[1] => q3.IN1
Operaciones_operacioneslogicas[1] => q1.IN1
Operaciones_operacioneslogicas[2] => q2.IN1
Operaciones_operacioneslogicas[2] => q3.IN1
Operaciones_operacioneslogicas[2] => q1.IN1
Operaciones_operacioneslogicas[3] => q1.IN1
Operaciones_operacioneslogicas[3] => q2.IN1
Operaciones_operacioneslogicas[3] => q3.IN1
NumeroA_operacioneslogicas[0] => numAND[0].IN0
NumeroA_operacioneslogicas[0] => numOR[0].IN0
NumeroA_operacioneslogicas[0] => resul.IN1
NumeroA_operacioneslogicas[1] => numAND[1].IN0
NumeroA_operacioneslogicas[1] => numOR[1].IN0
NumeroA_operacioneslogicas[1] => resul.IN1
NumeroA_operacioneslogicas[2] => numAND[2].IN0
NumeroA_operacioneslogicas[2] => numOR[2].IN0
NumeroA_operacioneslogicas[2] => resul.IN1
NumeroA_operacioneslogicas[3] => numAND[3].IN0
NumeroA_operacioneslogicas[3] => numOR[3].IN0
NumeroA_operacioneslogicas[3] => resul.IN1
NumeroA_operacioneslogicas[4] => numAND[4].IN0
NumeroA_operacioneslogicas[4] => numOR[4].IN0
NumeroA_operacioneslogicas[4] => resul.IN1
NumeroA_operacioneslogicas[5] => numAND[5].IN0
NumeroA_operacioneslogicas[5] => numOR[5].IN0
NumeroA_operacioneslogicas[5] => resul.IN1
NumeroA_operacioneslogicas[6] => numAND[6].IN0
NumeroA_operacioneslogicas[6] => numOR[6].IN0
NumeroA_operacioneslogicas[6] => resul.IN1
NumeroA_operacioneslogicas[7] => numAND[7].IN0
NumeroA_operacioneslogicas[7] => numOR[7].IN0
NumeroA_operacioneslogicas[7] => resul.IN1
NumeroA_operacioneslogicas[8] => numAND[8].IN0
NumeroA_operacioneslogicas[8] => numOR[8].IN0
NumeroA_operacioneslogicas[8] => resul.IN1
NumeroA_operacioneslogicas[9] => numAND[9].IN0
NumeroA_operacioneslogicas[9] => numOR[9].IN0
NumeroA_operacioneslogicas[9] => resul.IN1
NumeroA_operacioneslogicas[10] => numAND[10].IN0
NumeroA_operacioneslogicas[10] => numOR[10].IN0
NumeroA_operacioneslogicas[10] => resul.IN1
NumeroA_operacioneslogicas[11] => numAND[11].IN0
NumeroA_operacioneslogicas[11] => numOR[11].IN0
NumeroA_operacioneslogicas[11] => resul.IN1
NumeroA_operacioneslogicas[12] => numAND[12].IN0
NumeroA_operacioneslogicas[12] => numOR[12].IN0
NumeroA_operacioneslogicas[12] => resul.IN1
NumeroA_operacioneslogicas[13] => numAND[13].IN0
NumeroA_operacioneslogicas[13] => numOR[13].IN0
NumeroA_operacioneslogicas[13] => resul.IN1
NumeroA_operacioneslogicas[14] => numAND[14].IN0
NumeroA_operacioneslogicas[14] => numOR[14].IN0
NumeroA_operacioneslogicas[14] => resul.IN1
NumeroA_operacioneslogicas[15] => numAND[15].IN0
NumeroA_operacioneslogicas[15] => numOR[15].IN0
NumeroA_operacioneslogicas[15] => resul.IN1
NumeroB_operacioneslogicas[0] => numAND[0].IN1
NumeroB_operacioneslogicas[0] => numOR[0].IN1
NumeroB_operacioneslogicas[1] => numAND[1].IN1
NumeroB_operacioneslogicas[1] => numOR[1].IN1
NumeroB_operacioneslogicas[2] => numAND[2].IN1
NumeroB_operacioneslogicas[2] => numOR[2].IN1
NumeroB_operacioneslogicas[3] => numAND[3].IN1
NumeroB_operacioneslogicas[3] => numOR[3].IN1
NumeroB_operacioneslogicas[4] => numAND[4].IN1
NumeroB_operacioneslogicas[4] => numOR[4].IN1
NumeroB_operacioneslogicas[5] => numAND[5].IN1
NumeroB_operacioneslogicas[5] => numOR[5].IN1
NumeroB_operacioneslogicas[6] => numAND[6].IN1
NumeroB_operacioneslogicas[6] => numOR[6].IN1
NumeroB_operacioneslogicas[7] => numAND[7].IN1
NumeroB_operacioneslogicas[7] => numOR[7].IN1
NumeroB_operacioneslogicas[8] => numAND[8].IN1
NumeroB_operacioneslogicas[8] => numOR[8].IN1
NumeroB_operacioneslogicas[9] => numAND[9].IN1
NumeroB_operacioneslogicas[9] => numOR[9].IN1
NumeroB_operacioneslogicas[10] => numAND[10].IN1
NumeroB_operacioneslogicas[10] => numOR[10].IN1
NumeroB_operacioneslogicas[11] => numAND[11].IN1
NumeroB_operacioneslogicas[11] => numOR[11].IN1
NumeroB_operacioneslogicas[12] => numAND[12].IN1
NumeroB_operacioneslogicas[12] => numOR[12].IN1
NumeroB_operacioneslogicas[13] => numAND[13].IN1
NumeroB_operacioneslogicas[13] => numOR[13].IN1
NumeroB_operacioneslogicas[14] => numAND[14].IN1
NumeroB_operacioneslogicas[14] => numOR[14].IN1
NumeroB_operacioneslogicas[15] => numAND[15].IN1
NumeroB_operacioneslogicas[15] => numOR[15].IN1
operacioneslogicas_MUX[0] <= resul.DB_MAX_OUTPUT_PORT_TYPE
operacioneslogicas_MUX[1] <= resul.DB_MAX_OUTPUT_PORT_TYPE
operacioneslogicas_MUX[2] <= resul.DB_MAX_OUTPUT_PORT_TYPE
operacioneslogicas_MUX[3] <= resul.DB_MAX_OUTPUT_PORT_TYPE
operacioneslogicas_MUX[4] <= resul.DB_MAX_OUTPUT_PORT_TYPE
operacioneslogicas_MUX[5] <= resul.DB_MAX_OUTPUT_PORT_TYPE
operacioneslogicas_MUX[6] <= resul.DB_MAX_OUTPUT_PORT_TYPE
operacioneslogicas_MUX[7] <= resul.DB_MAX_OUTPUT_PORT_TYPE
operacioneslogicas_MUX[8] <= resul.DB_MAX_OUTPUT_PORT_TYPE
operacioneslogicas_MUX[9] <= resul.DB_MAX_OUTPUT_PORT_TYPE
operacioneslogicas_MUX[10] <= resul.DB_MAX_OUTPUT_PORT_TYPE
operacioneslogicas_MUX[11] <= resul.DB_MAX_OUTPUT_PORT_TYPE
operacioneslogicas_MUX[12] <= resul.DB_MAX_OUTPUT_PORT_TYPE
operacioneslogicas_MUX[13] <= resul.DB_MAX_OUTPUT_PORT_TYPE
operacioneslogicas_MUX[14] <= resul.DB_MAX_OUTPUT_PORT_TYPE
operacioneslogicas_MUX[15] <= resul.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|FlagSelector:FlagSelectors
reset => ~NO_FANOUT~
reloj => FF1.CLK
reloj => FF2.CLK
reloj => FF3.CLK
reloj => FF4.CLK
ResultadoCero_FlagSelector => D[3].IN1
Banderas[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
Banderas[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
Banderas[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
Banderas[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
Operaciones_FlagSelector[0] => M.IN0
Operaciones_FlagSelector[0] => M.IN0
Operaciones_FlagSelector[0] => M.IN0
Operaciones_FlagSelector[0] => M.IN0
Operaciones_FlagSelector[0] => M.IN0
Operaciones_FlagSelector[0] => M.IN0
Operaciones_FlagSelector[0] => M.IN0
Operaciones_FlagSelector[0] => M.IN0
Operaciones_FlagSelector[0] => M.IN0
Operaciones_FlagSelector[0] => M.IN0
Operaciones_FlagSelector[1] => M.IN1
Operaciones_FlagSelector[1] => M.IN1
Operaciones_FlagSelector[1] => M.IN1
Operaciones_FlagSelector[1] => M.IN1
Operaciones_FlagSelector[1] => M.IN1
Operaciones_FlagSelector[1] => M.IN1
Operaciones_FlagSelector[1] => M.IN1
Operaciones_FlagSelector[1] => M.IN1
Operaciones_FlagSelector[1] => M.IN1
Operaciones_FlagSelector[1] => M.IN1
Operaciones_FlagSelector[2] => M.IN1
Operaciones_FlagSelector[2] => M.IN1
Operaciones_FlagSelector[2] => M.IN1
Operaciones_FlagSelector[2] => M.IN1
Operaciones_FlagSelector[2] => M.IN1
Operaciones_FlagSelector[2] => M.IN1
Operaciones_FlagSelector[2] => M.IN1
Operaciones_FlagSelector[2] => M.IN1
Operaciones_FlagSelector[2] => M.IN1
Operaciones_FlagSelector[2] => M.IN1
Operaciones_FlagSelector[3] => M[7].IN1
Operaciones_FlagSelector[3] => M[8].IN1
Operaciones_FlagSelector[3] => M[9].IN1
Operaciones_FlagSelector[3] => M[0].IN1
Operaciones_FlagSelector[3] => M[1].IN1
Operaciones_FlagSelector[3] => M[2].IN1
Operaciones_FlagSelector[3] => M[3].IN1
Operaciones_FlagSelector[3] => M[4].IN1
Operaciones_FlagSelector[3] => M[5].IN1
Operaciones_FlagSelector[3] => M[6].IN1
Desplazamiento_Rotacion_FlagSelector => D.IN0
Sumador_FlagSelector[0] => D.IN1
Sumador_FlagSelector[1] => FF2.DATAIN
Sumador_FlagSelector[2] => D[2].IN1
Control_FlagSelector => ena[0].IN1
Control_FlagSelector => ena[1].IN1
Control_FlagSelector => ena[2].IN1
Control_FlagSelector => ena[3].IN1
FlagSelector_Sumador[0] <= <GND>
FlagSelector_Sumador[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
FlagSelector_Sumador[2] <= <GND>
NEGativo_Boothasaurus_Rex => D.IN1
CERO_MULT => D.IN1
overflow_multiplicacion => O.IN0
overflow_multiplicacion_A => O.IN1


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|Desplazamiento_Rotacion:Desplazamiento_Rotacionn
NumeroA_Desplazamiento_Rotacion[0] => R[15].IN0
NumeroA_Desplazamiento_Rotacion[1] => D[0].IN0
NumeroA_Desplazamiento_Rotacion[1] => R[0].IN0
NumeroA_Desplazamiento_Rotacion[2] => D[1].IN0
NumeroA_Desplazamiento_Rotacion[2] => R[1].IN0
NumeroA_Desplazamiento_Rotacion[3] => D[2].IN0
NumeroA_Desplazamiento_Rotacion[3] => R[2].IN0
NumeroA_Desplazamiento_Rotacion[4] => D[3].IN0
NumeroA_Desplazamiento_Rotacion[4] => R[3].IN0
NumeroA_Desplazamiento_Rotacion[5] => D[4].IN0
NumeroA_Desplazamiento_Rotacion[5] => R[4].IN0
NumeroA_Desplazamiento_Rotacion[6] => D[5].IN0
NumeroA_Desplazamiento_Rotacion[6] => R[5].IN0
NumeroA_Desplazamiento_Rotacion[7] => D[6].IN0
NumeroA_Desplazamiento_Rotacion[7] => R[6].IN0
NumeroA_Desplazamiento_Rotacion[8] => D[7].IN0
NumeroA_Desplazamiento_Rotacion[8] => R[7].IN0
NumeroA_Desplazamiento_Rotacion[9] => D[8].IN0
NumeroA_Desplazamiento_Rotacion[9] => R[8].IN0
NumeroA_Desplazamiento_Rotacion[10] => D[9].IN0
NumeroA_Desplazamiento_Rotacion[10] => R[9].IN0
NumeroA_Desplazamiento_Rotacion[11] => D[10].IN0
NumeroA_Desplazamiento_Rotacion[11] => R[10].IN0
NumeroA_Desplazamiento_Rotacion[12] => D[11].IN0
NumeroA_Desplazamiento_Rotacion[12] => R[11].IN0
NumeroA_Desplazamiento_Rotacion[13] => D[12].IN0
NumeroA_Desplazamiento_Rotacion[13] => R[12].IN0
NumeroA_Desplazamiento_Rotacion[14] => D[13].IN0
NumeroA_Desplazamiento_Rotacion[14] => R[13].IN0
NumeroA_Desplazamiento_Rotacion[15] => D[14].IN0
NumeroA_Desplazamiento_Rotacion[15] => R[14].IN0
Control_Desplazamiento_Rotacion[0] => D[0].IN1
Control_Desplazamiento_Rotacion[0] => D[1].IN1
Control_Desplazamiento_Rotacion[0] => D[2].IN1
Control_Desplazamiento_Rotacion[0] => D[3].IN1
Control_Desplazamiento_Rotacion[0] => D[4].IN1
Control_Desplazamiento_Rotacion[0] => D[5].IN1
Control_Desplazamiento_Rotacion[0] => D[6].IN1
Control_Desplazamiento_Rotacion[0] => D[7].IN1
Control_Desplazamiento_Rotacion[0] => D[8].IN1
Control_Desplazamiento_Rotacion[0] => D[9].IN1
Control_Desplazamiento_Rotacion[0] => D[10].IN1
Control_Desplazamiento_Rotacion[0] => D[11].IN1
Control_Desplazamiento_Rotacion[0] => D[12].IN1
Control_Desplazamiento_Rotacion[0] => D[13].IN1
Control_Desplazamiento_Rotacion[0] => D[14].IN1
Control_Desplazamiento_Rotacion[1] => R[0].IN1
Control_Desplazamiento_Rotacion[1] => R[1].IN1
Control_Desplazamiento_Rotacion[1] => R[2].IN1
Control_Desplazamiento_Rotacion[1] => R[3].IN1
Control_Desplazamiento_Rotacion[1] => R[4].IN1
Control_Desplazamiento_Rotacion[1] => R[5].IN1
Control_Desplazamiento_Rotacion[1] => R[6].IN1
Control_Desplazamiento_Rotacion[1] => R[7].IN1
Control_Desplazamiento_Rotacion[1] => R[8].IN1
Control_Desplazamiento_Rotacion[1] => R[9].IN1
Control_Desplazamiento_Rotacion[1] => R[10].IN1
Control_Desplazamiento_Rotacion[1] => R[11].IN1
Control_Desplazamiento_Rotacion[1] => R[12].IN1
Control_Desplazamiento_Rotacion[1] => R[13].IN1
Control_Desplazamiento_Rotacion[1] => R[14].IN1
Control_Desplazamiento_Rotacion[1] => R[15].IN1
Desplazamiento_Rotacion_MUX[0] <= Desplazamiento_Rotacion_MUX.DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_MUX[1] <= Desplazamiento_Rotacion_MUX.DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_MUX[2] <= Desplazamiento_Rotacion_MUX.DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_MUX[3] <= Desplazamiento_Rotacion_MUX.DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_MUX[4] <= Desplazamiento_Rotacion_MUX.DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_MUX[5] <= Desplazamiento_Rotacion_MUX.DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_MUX[6] <= Desplazamiento_Rotacion_MUX.DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_MUX[7] <= Desplazamiento_Rotacion_MUX.DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_MUX[8] <= Desplazamiento_Rotacion_MUX.DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_MUX[9] <= Desplazamiento_Rotacion_MUX.DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_MUX[10] <= Desplazamiento_Rotacion_MUX.DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_MUX[11] <= Desplazamiento_Rotacion_MUX.DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_MUX[12] <= Desplazamiento_Rotacion_MUX.DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_MUX[13] <= Desplazamiento_Rotacion_MUX.DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_MUX[14] <= Desplazamiento_Rotacion_MUX.DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_MUX[15] <= R[15].DB_MAX_OUTPUT_PORT_TYPE
Desplazamiento_Rotacion_FlagSelector <= R[15].DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|Operaciones:Operacioness
reset => FF1.ACLR
reset => FF2.ACLR
reset => FF3.ACLR
reset => FF4.ACLR
reloj => FF1.CLK
reloj => FF2.CLK
reloj => FF3.CLK
reloj => FF4.CLK
control_operaciones => FF1.ENA
control_operaciones => FF2.ENA
control_operaciones => FF3.ENA
control_operaciones => FF4.ENA
Operacion[0] => FF1.DATAIN
Operacion[1] => FF2.DATAIN
Operacion[2] => FF3.DATAIN
Operacion[3] => FF4.DATAIN
OP_UnidaddeControl[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
OP_UnidaddeControl[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
OP_UnidaddeControl[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
OP_UnidaddeControl[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
Operaciones_FlagSelector[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
Operaciones_FlagSelector[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
Operaciones_FlagSelector[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
Operaciones_FlagSelector[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
Operaciones_operacioneslogicas[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
Operaciones_operacioneslogicas[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
Operaciones_operacioneslogicas[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
Operaciones_operacioneslogicas[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[0] <= comb.DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[1] <= operaciones_sumador[1].DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[2] <= operaciones_sumador[2].DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[3] <= operaciones_sumador[3].DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[4] <= operaciones_sumador[4].DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[5] <= operaciones_sumador[5].DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[6] <= operaciones_sumador[6].DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[7] <= operaciones_sumador[7].DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[8] <= operaciones_sumador[8].DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[9] <= operaciones_sumador[9].DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[10] <= operaciones_sumador[10].DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[11] <= operaciones_sumador[11].DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[12] <= operaciones_sumador[12].DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[13] <= operaciones_sumador[13].DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[14] <= operaciones_sumador[14].DB_MAX_OUTPUT_PORT_TYPE
operaciones_sumador[15] <= operaciones_sumador[15].DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|Mux:MUXX
Sumador_Mux[0] => D.IN1
Sumador_Mux[1] => D.IN1
Sumador_Mux[2] => D.IN1
Sumador_Mux[3] => D.IN1
Sumador_Mux[4] => D.IN1
Sumador_Mux[5] => D.IN1
Sumador_Mux[6] => D.IN1
Sumador_Mux[7] => D.IN1
Sumador_Mux[8] => D.IN1
Sumador_Mux[9] => D.IN1
Sumador_Mux[10] => D.IN1
Sumador_Mux[11] => D.IN1
Sumador_Mux[12] => D.IN1
Sumador_Mux[13] => D.IN1
Sumador_Mux[14] => D.IN1
Sumador_Mux[15] => D.IN1
Desplazamiento_Rotacion_Mux[0] => D.IN1
Desplazamiento_Rotacion_Mux[1] => D.IN1
Desplazamiento_Rotacion_Mux[2] => D.IN1
Desplazamiento_Rotacion_Mux[3] => D.IN1
Desplazamiento_Rotacion_Mux[4] => D.IN1
Desplazamiento_Rotacion_Mux[5] => D.IN1
Desplazamiento_Rotacion_Mux[6] => D.IN1
Desplazamiento_Rotacion_Mux[7] => D.IN1
Desplazamiento_Rotacion_Mux[8] => D.IN1
Desplazamiento_Rotacion_Mux[9] => D.IN1
Desplazamiento_Rotacion_Mux[10] => D.IN1
Desplazamiento_Rotacion_Mux[11] => D.IN1
Desplazamiento_Rotacion_Mux[12] => D.IN1
Desplazamiento_Rotacion_Mux[13] => D.IN1
Desplazamiento_Rotacion_Mux[14] => D.IN1
Desplazamiento_Rotacion_Mux[15] => D.IN1
operacioneslogicas_Mux[0] => D.IN1
operacioneslogicas_Mux[1] => D.IN1
operacioneslogicas_Mux[2] => D.IN1
operacioneslogicas_Mux[3] => D.IN1
operacioneslogicas_Mux[4] => D.IN1
operacioneslogicas_Mux[5] => D.IN1
operacioneslogicas_Mux[6] => D.IN1
operacioneslogicas_Mux[7] => D.IN1
operacioneslogicas_Mux[8] => D.IN1
operacioneslogicas_Mux[9] => D.IN1
operacioneslogicas_Mux[10] => D.IN1
operacioneslogicas_Mux[11] => D.IN1
operacioneslogicas_Mux[12] => D.IN1
operacioneslogicas_Mux[13] => D.IN1
operacioneslogicas_Mux[14] => D.IN1
operacioneslogicas_Mux[15] => D.IN1
Mux_Resultado[0] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_Resultado[1] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_Resultado[2] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_Resultado[3] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_Resultado[4] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_Resultado[5] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_Resultado[6] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_Resultado[7] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_Resultado[8] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_Resultado[9] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_Resultado[10] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_Resultado[11] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_Resultado[12] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_Resultado[13] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_Resultado[14] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_Resultado[15] <= D.DB_MAX_OUTPUT_PORT_TYPE
Operacion[0] => CMux.IN0
Operacion[0] => CMux.IN0
Operacion[0] => CMux.IN0
Operacion[0] => CMux.IN0
Operacion[1] => CMux.IN1
Operacion[1] => CMux.IN1
Operacion[1] => CMux.IN1
Operacion[1] => CMux.IN1
Operacion[2] => CMux.IN1
Operacion[2] => CMux.IN1
Operacion[2] => CMux.IN1
Operacion[2] => CMux.IN1
Operacion[2] => CMux.IN1
Operacion[2] => CMux.IN1
Operacion[2] => CMux.IN1
Operacion[2] => CMux.IN1
Operacion[3] => CMux[6].IN1
Operacion[3] => CMux[7].IN1
Operacion[3] => CMux[8].IN1
Operacion[3] => CMux[0].IN1
Operacion[3] => CMux[1].IN1
Operacion[3] => CMux[2].IN1
Operacion[3] => CMux[3].IN1
Operacion[3] => CMux[4].IN1
Operacion[3] => CMux[5].IN1
Operacion[3] => CMux[9].IN1
Mux_ResultadoCero[0] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_ResultadoCero[1] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_ResultadoCero[2] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_ResultadoCero[3] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_ResultadoCero[4] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_ResultadoCero[5] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_ResultadoCero[6] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_ResultadoCero[7] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_ResultadoCero[8] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_ResultadoCero[9] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_ResultadoCero[10] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_ResultadoCero[11] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_ResultadoCero[12] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_ResultadoCero[13] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_ResultadoCero[14] <= D.DB_MAX_OUTPUT_PORT_TYPE
Mux_ResultadoCero[15] <= D.DB_MAX_OUTPUT_PORT_TYPE
Respuesta_Mux[0] => D.IN1
Respuesta_Mux[1] => D.IN1
Respuesta_Mux[2] => D.IN1
Respuesta_Mux[3] => D.IN1
Respuesta_Mux[4] => D.IN1
Respuesta_Mux[5] => D.IN1
Respuesta_Mux[6] => D.IN1
Respuesta_Mux[7] => D.IN1
Respuesta_Mux[8] => D.IN1
Respuesta_Mux[9] => D.IN1
Respuesta_Mux[10] => D.IN1
Respuesta_Mux[11] => D.IN1
Respuesta_Mux[12] => D.IN1
Respuesta_Mux[13] => D.IN1
Respuesta_Mux[14] => D.IN1
Respuesta_Mux[15] => D.IN1


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|alu:ALUU|Corretaje:Corretajey
reset => ~NO_FANOUT~
reloj => FF1.CLK
control_Corretaje => FF1.ENA
Corretaje_Sumador <= FF1.DB_MAX_OUTPUT_PORT_TYPE
sumador_Corretaje => FF1.DATAIN


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|AC:ACC
Reinicio => FF1.ACLR
Reinicio => FF2.ACLR
Reinicio => FF3.ACLR
Reinicio => FF4.ACLR
Reinicio => FF5.ACLR
Reinicio => FF6.ACLR
Reinicio => FF7.ACLR
Reinicio => FF8.ACLR
Reinicio => FF9.ACLR
Reinicio => FF10.ACLR
Reinicio => FF11.ACLR
Reinicio => FF12.ACLR
Reinicio => FF13.ACLR
Reinicio => FF14.ACLR
Reinicio => FF15.ACLR
Reinicio => FF16.ACLR
reloj => FF1.CLK
reloj => FF2.CLK
reloj => FF3.CLK
reloj => FF4.CLK
reloj => FF5.CLK
reloj => FF6.CLK
reloj => FF7.CLK
reloj => FF8.CLK
reloj => FF9.CLK
reloj => FF10.CLK
reloj => FF11.CLK
reloj => FF12.CLK
reloj => FF13.CLK
reloj => FF14.CLK
reloj => FF15.CLK
reloj => FF16.CLK
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[0] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[1] => D.IN0
UnidaddeControl_AC[2] => FF1.ENA
UnidaddeControl_AC[2] => FF2.ENA
UnidaddeControl_AC[2] => FF3.ENA
UnidaddeControl_AC[2] => FF4.ENA
UnidaddeControl_AC[2] => FF5.ENA
UnidaddeControl_AC[2] => FF6.ENA
UnidaddeControl_AC[2] => FF7.ENA
UnidaddeControl_AC[2] => FF8.ENA
UnidaddeControl_AC[2] => FF9.ENA
UnidaddeControl_AC[2] => FF10.ENA
UnidaddeControl_AC[2] => FF11.ENA
UnidaddeControl_AC[2] => FF12.ENA
UnidaddeControl_AC[2] => FF13.ENA
UnidaddeControl_AC[2] => FF14.ENA
UnidaddeControl_AC[2] => FF15.ENA
UnidaddeControl_AC[2] => FF16.ENA
DR_AC[0] => D.IN1
DR_AC[1] => D.IN1
DR_AC[2] => D.IN1
DR_AC[3] => D.IN1
DR_AC[4] => D.IN1
DR_AC[5] => D.IN1
DR_AC[6] => D.IN1
DR_AC[7] => D.IN1
DR_AC[8] => D.IN1
DR_AC[9] => D.IN1
DR_AC[10] => D.IN1
DR_AC[11] => D.IN1
DR_AC[12] => D.IN1
DR_AC[13] => D.IN1
DR_AC[14] => D.IN1
DR_AC[15] => D.IN1
Resultado_Respuesta[0] => D.IN1
Resultado_Respuesta[1] => D.IN1
Resultado_Respuesta[2] => D.IN1
Resultado_Respuesta[3] => D.IN1
Resultado_Respuesta[4] => D.IN1
Resultado_Respuesta[5] => D.IN1
Resultado_Respuesta[6] => D.IN1
Resultado_Respuesta[7] => D.IN1
Resultado_Respuesta[8] => D.IN1
Resultado_Respuesta[9] => D.IN1
Resultado_Respuesta[10] => D.IN1
Resultado_Respuesta[11] => D.IN1
Resultado_Respuesta[12] => D.IN1
Resultado_Respuesta[13] => D.IN1
Resultado_Respuesta[14] => D.IN1
Resultado_Respuesta[15] => D.IN1
AC_DR[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
AC_DR[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
AC_DR[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
AC_DR[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
AC_DR[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
AC_DR[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
AC_DR[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
AC_DR[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
AC_DR[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
AC_DR[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
AC_DR[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
AC_DR[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
AC_DR[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
AC_DR[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
AC_DR[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
AC_DR[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
N2[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
N2[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
N2[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
N2[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
N2[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
N2[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
N2[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
N2[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
N2[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
N2[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
N2[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
N2[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
N2[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
N2[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
N2[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
N2[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|IR:IRR
Reinicio => FF1.ACLR
Reinicio => FF2.ACLR
Reinicio => FF3.ACLR
Reinicio => FF4.ACLR
Reinicio => FF5.ACLR
Reinicio => FF6.ACLR
Reinicio => FF7.ACLR
Reinicio => FF8.ACLR
Reinicio => FF9.ACLR
Reinicio => FF10.ACLR
Reinicio => FF11.ACLR
Reinicio => FF12.ACLR
Reinicio => FF13.ACLR
Reinicio => FF14.ACLR
Reinicio => FF15.ACLR
Reinicio => FF16.ACLR
reloj => FF1.CLK
reloj => FF2.CLK
reloj => FF3.CLK
reloj => FF4.CLK
reloj => FF5.CLK
reloj => FF6.CLK
reloj => FF7.CLK
reloj => FF8.CLK
reloj => FF9.CLK
reloj => FF10.CLK
reloj => FF11.CLK
reloj => FF12.CLK
reloj => FF13.CLK
reloj => FF14.CLK
reloj => FF15.CLK
reloj => FF16.CLK
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[0] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[1] => D.IN0
UnidaddeControl_IR[2] => FF1.ENA
UnidaddeControl_IR[2] => FF2.ENA
UnidaddeControl_IR[2] => FF3.ENA
UnidaddeControl_IR[2] => FF4.ENA
UnidaddeControl_IR[2] => FF5.ENA
UnidaddeControl_IR[2] => FF6.ENA
UnidaddeControl_IR[2] => FF7.ENA
UnidaddeControl_IR[2] => FF8.ENA
UnidaddeControl_IR[2] => FF9.ENA
UnidaddeControl_IR[2] => FF10.ENA
UnidaddeControl_IR[2] => FF11.ENA
UnidaddeControl_IR[2] => FF12.ENA
UnidaddeControl_IR[2] => FF13.ENA
UnidaddeControl_IR[2] => FF14.ENA
UnidaddeControl_IR[2] => FF15.ENA
UnidaddeControl_IR[2] => FF16.ENA
DR_IR[0] => D.IN1
DR_IR[1] => D.IN1
DR_IR[2] => D.IN1
DR_IR[3] => D.IN1
DR_IR[4] => D.IN1
DR_IR[5] => D.IN1
DR_IR[6] => D.IN1
DR_IR[7] => D.IN1
DR_IR[8] => D.IN1
DR_IR[9] => D.IN1
DR_IR[10] => D.IN1
DR_IR[11] => D.IN1
DR_IR[12] => D.IN1
DR_IR[13] => D.IN1
DR_IR[14] => D.IN1
DR_IR[15] => D.IN1
ROM_DATO[0] => D.IN1
ROM_DATO[1] => D.IN1
ROM_DATO[2] => D.IN1
ROM_DATO[3] => D.IN1
ROM_DATO[4] => D.IN1
ROM_DATO[5] => D.IN1
ROM_DATO[6] => D.IN1
ROM_DATO[7] => D.IN1
ROM_DATO[8] => D.IN1
ROM_DATO[9] => D.IN1
ROM_DATO[10] => D.IN1
ROM_DATO[11] => D.IN1
ROM_DATO[12] => D.IN1
ROM_DATO[13] => D.IN1
ROM_DATO[14] => D.IN1
ROM_DATO[15] => D.IN1
IR_DR[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
IR_DR[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
IR_DR[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
IR_DR[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
IR_DR[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
IR_DR[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
IR_DR[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
IR_DR[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
IR_DR[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
IR_DR[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
IR_DR[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
IR_DR[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
IR_DR[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
IR_DR[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
IR_DR[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
IR_DR[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
IR_DATO_DR[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
IR_DATO_DR[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
IR_DATO_DR[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
IR_DATO_DR[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
IR_DATO_DR[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
IR_DATO_DR[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
IR_DATO_DR[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
IR_DATO_DR[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
IR_DATO_DR[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
Operacion[0] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
Operacion[1] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
Operacion[2] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
Operacion[3] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
IR_AR[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
IR_AR[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
IR_AR[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
IR_AR[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
IR_AR[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
IR_AR[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
IR_AR[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
IR_AR[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
IR_AR[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|PC:PCC
Reloj => temp[0].CLK
Reloj => temp[1].CLK
Reloj => temp[2].CLK
Reloj => temp[3].CLK
Reloj => temp[4].CLK
Reloj => temp[5].CLK
Reloj => temp[6].CLK
Reloj => temp[7].CLK
Reloj => temp[8].CLK
Reloj => temp[9].CLK
Reinicio => temp[0].ACLR
Reinicio => temp[1].ACLR
Reinicio => temp[2].ACLR
Reinicio => temp[3].ACLR
Reinicio => temp[4].ACLR
Reinicio => temp[5].ACLR
Reinicio => temp[6].ACLR
Reinicio => temp[7].ACLR
Reinicio => temp[8].ACLR
Reinicio => temp[9].ACLR
UnidaddeControl_PC[0] => count_next.OUTPUTSELECT
UnidaddeControl_PC[0] => count_next.OUTPUTSELECT
UnidaddeControl_PC[0] => count_next.OUTPUTSELECT
UnidaddeControl_PC[0] => count_next.OUTPUTSELECT
UnidaddeControl_PC[0] => count_next.OUTPUTSELECT
UnidaddeControl_PC[0] => count_next.OUTPUTSELECT
UnidaddeControl_PC[0] => count_next.OUTPUTSELECT
UnidaddeControl_PC[0] => count_next.OUTPUTSELECT
UnidaddeControl_PC[0] => count_next.OUTPUTSELECT
UnidaddeControl_PC[0] => count_next.OUTPUTSELECT
UnidaddeControl_PC[0] => temp[0].ENA
UnidaddeControl_PC[0] => temp[9].ENA
UnidaddeControl_PC[0] => temp[8].ENA
UnidaddeControl_PC[0] => temp[7].ENA
UnidaddeControl_PC[0] => temp[6].ENA
UnidaddeControl_PC[0] => temp[5].ENA
UnidaddeControl_PC[0] => temp[4].ENA
UnidaddeControl_PC[0] => temp[3].ENA
UnidaddeControl_PC[0] => temp[2].ENA
UnidaddeControl_PC[0] => temp[1].ENA
UnidaddeControl_PC[1] => load.IN1
UnidaddeControl_PC[1] => d.IN0
UnidaddeControl_PC[1] => d.IN0
UnidaddeControl_PC[1] => d.IN0
UnidaddeControl_PC[1] => d.IN0
UnidaddeControl_PC[1] => d.IN0
UnidaddeControl_PC[1] => d.IN0
UnidaddeControl_PC[1] => d.IN0
UnidaddeControl_PC[1] => d.IN0
UnidaddeControl_PC[1] => d.IN0
UnidaddeControl_PC[1] => d.IN0
UnidaddeControl_PC[2] => load.IN0
UnidaddeControl_PC[2] => d.IN0
UnidaddeControl_PC[2] => d.IN0
UnidaddeControl_PC[2] => d.IN0
UnidaddeControl_PC[2] => d.IN0
UnidaddeControl_PC[2] => d.IN0
UnidaddeControl_PC[2] => d.IN0
UnidaddeControl_PC[2] => d.IN0
UnidaddeControl_PC[2] => d.IN0
UnidaddeControl_PC[2] => d.IN0
UnidaddeControl_PC[2] => d.IN0
UnidaddeControl_PC[3] => load.IN1
UnidaddeControl_PC[3] => d.IN0
UnidaddeControl_PC[3] => d.IN0
UnidaddeControl_PC[3] => d.IN0
UnidaddeControl_PC[3] => d.IN0
UnidaddeControl_PC[3] => d.IN0
UnidaddeControl_PC[3] => d.IN0
UnidaddeControl_PC[3] => d.IN0
UnidaddeControl_PC[3] => d.IN0
UnidaddeControl_PC[3] => d.IN0
UnidaddeControl_PC[3] => d.IN0
AR_PC[0] => d.IN1
AR_PC[1] => d.IN1
AR_PC[2] => d.IN1
AR_PC[3] => d.IN1
AR_PC[4] => d.IN1
AR_PC[5] => d.IN1
AR_PC[6] => d.IN1
AR_PC[7] => d.IN1
AR_PC[8] => d.IN1
AR_PC[9] => d.IN1
DR_PC[0] => d.IN1
DR_PC[1] => d.IN1
DR_PC[2] => d.IN1
DR_PC[3] => d.IN1
DR_PC[4] => d.IN1
DR_PC[5] => d.IN1
DR_PC[6] => d.IN1
DR_PC[7] => d.IN1
DR_PC[8] => d.IN1
DR_PC[9] => d.IN1
Direccion_Interrupcion_PC[0] => d.IN1
Direccion_Interrupcion_PC[1] => d.IN1
Direccion_Interrupcion_PC[2] => d.IN1
Direccion_Interrupcion_PC[3] => d.IN1
Direccion_Interrupcion_PC[4] => d.IN1
Direccion_Interrupcion_PC[5] => d.IN1
Direccion_Interrupcion_PC[6] => d.IN1
Direccion_Interrupcion_PC[7] => d.IN1
Direccion_Interrupcion_PC[8] => d.IN1
Direccion_Interrupcion_PC[9] => d.IN1
PC_DR[0] <= temp[0].DB_MAX_OUTPUT_PORT_TYPE
PC_DR[1] <= temp[1].DB_MAX_OUTPUT_PORT_TYPE
PC_DR[2] <= temp[2].DB_MAX_OUTPUT_PORT_TYPE
PC_DR[3] <= temp[3].DB_MAX_OUTPUT_PORT_TYPE
PC_DR[4] <= temp[4].DB_MAX_OUTPUT_PORT_TYPE
PC_DR[5] <= temp[5].DB_MAX_OUTPUT_PORT_TYPE
PC_DR[6] <= temp[6].DB_MAX_OUTPUT_PORT_TYPE
PC_DR[7] <= temp[7].DB_MAX_OUTPUT_PORT_TYPE
PC_DR[8] <= temp[8].DB_MAX_OUTPUT_PORT_TYPE
PC_DR[9] <= temp[9].DB_MAX_OUTPUT_PORT_TYPE
Direccion_ROM[0] <= temp[0].DB_MAX_OUTPUT_PORT_TYPE
Direccion_ROM[1] <= temp[1].DB_MAX_OUTPUT_PORT_TYPE
Direccion_ROM[2] <= temp[2].DB_MAX_OUTPUT_PORT_TYPE
Direccion_ROM[3] <= temp[3].DB_MAX_OUTPUT_PORT_TYPE
Direccion_ROM[4] <= temp[4].DB_MAX_OUTPUT_PORT_TYPE
Direccion_ROM[5] <= temp[5].DB_MAX_OUTPUT_PORT_TYPE
Direccion_ROM[6] <= temp[6].DB_MAX_OUTPUT_PORT_TYPE
Direccion_ROM[7] <= temp[7].DB_MAX_OUTPUT_PORT_TYPE
Direccion_ROM[8] <= temp[8].DB_MAX_OUTPUT_PORT_TYPE
Direccion_ROM[9] <= temp[9].DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|SP:SPP
Reloj => temp[0].CLK
Reloj => temp[1].CLK
Reloj => temp[2].CLK
Reloj => temp[3].CLK
Reloj => temp[4].CLK
Reloj => temp[5].CLK
Reloj => temp[6].CLK
Reloj => temp[7].CLK
Reloj => temp[8].CLK
Reloj => temp[9].CLK
Reinicio => temp[0].ACLR
Reinicio => temp[1].ACLR
Reinicio => temp[2].ACLR
Reinicio => temp[3].ACLR
Reinicio => temp[4].ACLR
Reinicio => temp[5].ACLR
Reinicio => temp[6].ACLR
Reinicio => temp[7].ACLR
Reinicio => temp[8].ACLR
Reinicio => temp[9].ACLR
UnidaddeControl_SP[0] => count_next.IN0
UnidaddeControl_SP[0] => count_next.IN0
UnidaddeControl_SP[1] => count_next.IN1
UnidaddeControl_SP[1] => count_next.IN1
UnidaddeControl_SP[1] => temp[0].ENA
UnidaddeControl_SP[1] => temp[9].ENA
UnidaddeControl_SP[1] => temp[8].ENA
UnidaddeControl_SP[1] => temp[7].ENA
UnidaddeControl_SP[1] => temp[6].ENA
UnidaddeControl_SP[1] => temp[5].ENA
UnidaddeControl_SP[1] => temp[4].ENA
UnidaddeControl_SP[1] => temp[3].ENA
UnidaddeControl_SP[1] => temp[2].ENA
UnidaddeControl_SP[1] => temp[1].ENA
UnidaddeControl_SP[2] => count_next.OUTPUTSELECT
UnidaddeControl_SP[2] => count_next.OUTPUTSELECT
UnidaddeControl_SP[2] => count_next.OUTPUTSELECT
UnidaddeControl_SP[2] => count_next.OUTPUTSELECT
UnidaddeControl_SP[2] => count_next.OUTPUTSELECT
UnidaddeControl_SP[2] => count_next.OUTPUTSELECT
UnidaddeControl_SP[2] => count_next.OUTPUTSELECT
UnidaddeControl_SP[2] => count_next.OUTPUTSELECT
UnidaddeControl_SP[2] => count_next.OUTPUTSELECT
UnidaddeControl_SP[2] => count_next.OUTPUTSELECT
SP_AR[0] <= temp[0].DB_MAX_OUTPUT_PORT_TYPE
SP_AR[1] <= temp[1].DB_MAX_OUTPUT_PORT_TYPE
SP_AR[2] <= temp[2].DB_MAX_OUTPUT_PORT_TYPE
SP_AR[3] <= temp[3].DB_MAX_OUTPUT_PORT_TYPE
SP_AR[4] <= temp[4].DB_MAX_OUTPUT_PORT_TYPE
SP_AR[5] <= temp[5].DB_MAX_OUTPUT_PORT_TYPE
SP_AR[6] <= temp[6].DB_MAX_OUTPUT_PORT_TYPE
SP_AR[7] <= temp[7].DB_MAX_OUTPUT_PORT_TYPE
SP_AR[8] <= temp[8].DB_MAX_OUTPUT_PORT_TYPE
SP_AR[9] <= temp[9].DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|Direccion_Interrupcion:direccion_Interrupcionn
Reinicio => FF1.ACLR
Reinicio => FF2.ACLR
Reinicio => FF3.ACLR
Reinicio => FF4.ACLR
Reinicio => FF5.ACLR
Reinicio => FF6.ACLR
Reinicio => FF7.ACLR
Reinicio => FF8.ACLR
Reinicio => FF9.ACLR
Reinicio => FF10.ACLR
reloj => FF1.CLK
reloj => FF2.CLK
reloj => FF3.CLK
reloj => FF4.CLK
reloj => FF5.CLK
reloj => FF6.CLK
reloj => FF7.CLK
reloj => FF8.CLK
reloj => FF9.CLK
reloj => FF10.CLK
Direccion_Interrupcion_PC[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
Direccion_Interrupcion_PC[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
Direccion_Interrupcion_PC[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
Direccion_Interrupcion_PC[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
Direccion_Interrupcion_PC[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
Direccion_Interrupcion_PC[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
Direccion_Interrupcion_PC[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
Direccion_Interrupcion_PC[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
Direccion_Interrupcion_PC[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
Direccion_Interrupcion_PC[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|SR:SRR
Reinicio => FF1.ACLR
Reinicio => FF2.ACLR
Reinicio => FF3.ACLR
Reinicio => FF4.ACLR
Reinicio => FF5.ACLR
reloj => FF1.CLK
reloj => FF2.CLK
reloj => FF3.CLK
reloj => FF4.CLK
reloj => FF5.CLK
UnidaddeControl_SR[0] => D.IN0
UnidaddeControl_SR[0] => D.IN0
UnidaddeControl_SR[0] => D.IN0
UnidaddeControl_SR[0] => D.IN0
UnidaddeControl_SR[0] => D.IN0
UnidaddeControl_SR[0] => enai.IN0
UnidaddeControl_SR[1] => D.IN0
UnidaddeControl_SR[1] => D.IN0
UnidaddeControl_SR[1] => D.IN0
UnidaddeControl_SR[1] => D.IN0
UnidaddeControl_SR[2] => FF1.ENA
UnidaddeControl_SR[2] => FF2.ENA
UnidaddeControl_SR[2] => FF3.ENA
UnidaddeControl_SR[2] => FF4.ENA
UnidaddeControl_SR[3] => D[4].IN1
UnidaddeControl_SR[3] => enai.IN1
UnidaddeControl_SR[4] => enai.IN1
Banderas[0] => D.IN1
Banderas[1] => D.IN1
Banderas[2] => D.IN1
Banderas[3] => D.IN1
DR_SR[0] => D.IN1
DR_SR[1] => D.IN1
DR_SR[2] => D.IN1
DR_SR[3] => D.IN1
DR_SR[4] => D.IN1
DR_SR[4] => enai.IN1
SR_DR[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
SR_DR[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
SR_DR[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
SR_DR[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
SR_DR[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
SR_UnidaddeControl[0] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
SR_UnidaddeControl[1] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
SR_UnidaddeControl[2] <= FF5.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|AR:ARR
Reinicio => FF1.ACLR
Reinicio => FF2.ACLR
Reinicio => FF3.ACLR
Reinicio => FF4.ACLR
Reinicio => FF5.ACLR
Reinicio => FF6.ACLR
Reinicio => FF7.ACLR
Reinicio => FF8.ACLR
Reinicio => FF9.ACLR
Reinicio => FF10.ACLR
reloj => FF1.CLK
reloj => FF2.CLK
reloj => FF3.CLK
reloj => FF4.CLK
reloj => FF5.CLK
reloj => FF6.CLK
reloj => FF7.CLK
reloj => FF8.CLK
reloj => FF9.CLK
reloj => FF10.CLK
UnidaddeControl_AR[0] => ~NO_FANOUT~
UnidaddeControl_AR[1] => D.IN0
UnidaddeControl_AR[1] => D.IN0
UnidaddeControl_AR[1] => D.IN0
UnidaddeControl_AR[1] => D.IN0
UnidaddeControl_AR[1] => D.IN0
UnidaddeControl_AR[1] => D.IN0
UnidaddeControl_AR[1] => D.IN0
UnidaddeControl_AR[1] => D.IN0
UnidaddeControl_AR[1] => D.IN0
UnidaddeControl_AR[1] => D.IN0
UnidaddeControl_AR[2] => D.IN0
UnidaddeControl_AR[2] => D.IN0
UnidaddeControl_AR[2] => D.IN0
UnidaddeControl_AR[2] => D.IN0
UnidaddeControl_AR[2] => D.IN0
UnidaddeControl_AR[2] => D.IN0
UnidaddeControl_AR[2] => D.IN0
UnidaddeControl_AR[2] => D.IN0
UnidaddeControl_AR[2] => D.IN0
UnidaddeControl_AR[2] => D.IN0
UnidaddeControl_AR[3] => D.IN0
UnidaddeControl_AR[3] => D.IN0
UnidaddeControl_AR[3] => D.IN0
UnidaddeControl_AR[3] => D.IN0
UnidaddeControl_AR[3] => D.IN0
UnidaddeControl_AR[3] => D.IN0
UnidaddeControl_AR[3] => D.IN0
UnidaddeControl_AR[3] => D.IN0
UnidaddeControl_AR[3] => D.IN0
UnidaddeControl_AR[4] => FF1.ENA
UnidaddeControl_AR[4] => FF2.ENA
UnidaddeControl_AR[4] => FF3.ENA
UnidaddeControl_AR[4] => FF4.ENA
UnidaddeControl_AR[4] => FF5.ENA
UnidaddeControl_AR[4] => FF6.ENA
UnidaddeControl_AR[4] => FF7.ENA
UnidaddeControl_AR[4] => FF8.ENA
UnidaddeControl_AR[4] => FF9.ENA
UnidaddeControl_AR[4] => FF10.ENA
IR_AR[0] => D.IN1
IR_AR[1] => D.IN1
IR_AR[2] => D.IN1
IR_AR[3] => D.IN1
IR_AR[4] => D.IN1
IR_AR[5] => D.IN1
IR_AR[6] => D.IN1
IR_AR[7] => D.IN1
IR_AR[8] => D.IN1
DR_AR[0] => D.IN1
DR_AR[1] => D.IN1
DR_AR[2] => D.IN1
DR_AR[3] => D.IN1
DR_AR[4] => D.IN1
DR_AR[5] => D.IN1
DR_AR[6] => D.IN1
DR_AR[7] => D.IN1
DR_AR[8] => D.IN1
DR_AR[9] => D.IN1
SP_AR[0] => D.IN1
SP_AR[1] => D.IN1
SP_AR[2] => D.IN1
SP_AR[3] => D.IN1
SP_AR[4] => D.IN1
SP_AR[5] => D.IN1
SP_AR[6] => D.IN1
SP_AR[7] => D.IN1
SP_AR[8] => D.IN1
SP_AR[9] => D.IN1
AR_PC[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
AR_PC[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
AR_PC[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
AR_PC[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
AR_PC[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
AR_PC[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
AR_PC[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
AR_PC[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
AR_PC[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
AR_PC[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
Direccion_RWM[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
Direccion_RWM[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
Direccion_RWM[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
Direccion_RWM[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
Direccion_RWM[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
Direccion_RWM[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
Direccion_RWM[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
Direccion_RWM[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
Direccion_RWM[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
Direccion_RWM[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ProcessorFULL4KHD1linkMega:ProcessorFULL4KHD1linkMegar|DR:DRR
Reinicio => FF1.ACLR
Reinicio => FF2.ACLR
Reinicio => FF3.ACLR
Reinicio => FF4.ACLR
Reinicio => FF5.ACLR
Reinicio => FF6.ACLR
Reinicio => FF7.ACLR
Reinicio => FF8.ACLR
Reinicio => FF9.ACLR
Reinicio => FF10.ACLR
Reinicio => FF11.ACLR
Reinicio => FF12.ACLR
Reinicio => FF13.ACLR
Reinicio => FF14.ACLR
Reinicio => FF15.ACLR
Reinicio => FF16.ACLR
reloj => FF1.CLK
reloj => FF2.CLK
reloj => FF3.CLK
reloj => FF4.CLK
reloj => FF5.CLK
reloj => FF6.CLK
reloj => FF7.CLK
reloj => FF8.CLK
reloj => FF9.CLK
reloj => FF10.CLK
reloj => FF11.CLK
reloj => FF12.CLK
reloj => FF13.CLK
reloj => FF14.CLK
reloj => FF15.CLK
reloj => FF16.CLK
UnidaddeControl_DR[0] => D.IN0
UnidaddeControl_DR[0] => D.IN0
UnidaddeControl_DR[0] => D.IN0
UnidaddeControl_DR[0] => D.IN0
UnidaddeControl_DR[0] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[1] => D.IN0
UnidaddeControl_DR[2] => D.IN0
UnidaddeControl_DR[2] => D.IN0
UnidaddeControl_DR[2] => D.IN0
UnidaddeControl_DR[2] => D.IN0
UnidaddeControl_DR[2] => D.IN0
UnidaddeControl_DR[2] => D.IN0
UnidaddeControl_DR[2] => D.IN0
UnidaddeControl_DR[2] => D.IN0
UnidaddeControl_DR[2] => D.IN0
UnidaddeControl_DR[2] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[3] => D.IN0
UnidaddeControl_DR[4] => D.IN0
UnidaddeControl_DR[4] => D.IN0
UnidaddeControl_DR[4] => D.IN0
UnidaddeControl_DR[4] => D.IN0
UnidaddeControl_DR[4] => D.IN0
UnidaddeControl_DR[4] => D.IN0
UnidaddeControl_DR[4] => D.IN0
UnidaddeControl_DR[4] => D.IN0
UnidaddeControl_DR[4] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[5] => D.IN0
UnidaddeControl_DR[6] => FF1.ENA
UnidaddeControl_DR[6] => FF2.ENA
UnidaddeControl_DR[6] => FF3.ENA
UnidaddeControl_DR[6] => FF4.ENA
UnidaddeControl_DR[6] => FF5.ENA
UnidaddeControl_DR[6] => FF6.ENA
UnidaddeControl_DR[6] => FF7.ENA
UnidaddeControl_DR[6] => FF8.ENA
UnidaddeControl_DR[6] => FF9.ENA
UnidaddeControl_DR[6] => FF10.ENA
UnidaddeControl_DR[6] => FF11.ENA
UnidaddeControl_DR[6] => FF12.ENA
UnidaddeControl_DR[6] => FF13.ENA
UnidaddeControl_DR[6] => FF14.ENA
UnidaddeControl_DR[6] => FF15.ENA
UnidaddeControl_DR[6] => FF16.ENA
AC_DR[0] => D.IN1
AC_DR[1] => D.IN1
AC_DR[2] => D.IN1
AC_DR[3] => D.IN1
AC_DR[4] => D.IN1
AC_DR[5] => D.IN1
AC_DR[6] => D.IN1
AC_DR[7] => D.IN1
AC_DR[8] => D.IN1
AC_DR[9] => D.IN1
AC_DR[10] => D.IN1
AC_DR[11] => D.IN1
AC_DR[12] => D.IN1
AC_DR[13] => D.IN1
AC_DR[14] => D.IN1
AC_DR[15] => D.IN1
Dato_RWM[0] => D.IN1
Dato_RWM[1] => D.IN1
Dato_RWM[2] => D.IN1
Dato_RWM[3] => D.IN1
Dato_RWM[4] => D.IN1
Dato_RWM[5] => D.IN1
Dato_RWM[6] => D.IN1
Dato_RWM[7] => D.IN1
Dato_RWM[8] => D.IN1
Dato_RWM[9] => D.IN1
Dato_RWM[10] => D.IN1
Dato_RWM[11] => D.IN1
Dato_RWM[12] => D.IN1
Dato_RWM[13] => D.IN1
Dato_RWM[14] => D.IN1
Dato_RWM[15] => D.IN1
IR_DR[0] => D.IN1
IR_DR[1] => D.IN1
IR_DR[2] => D.IN1
IR_DR[3] => D.IN1
IR_DR[4] => D.IN1
IR_DR[5] => D.IN1
IR_DR[6] => D.IN1
IR_DR[7] => D.IN1
IR_DR[8] => D.IN1
IR_DR[9] => D.IN1
IR_DR[10] => D.IN1
IR_DR[11] => D.IN1
IR_DR[12] => D.IN1
IR_DR[13] => D.IN1
IR_DR[14] => D.IN1
IR_DR[15] => D.IN1
IR_DATO_DR[0] => D.IN1
IR_DATO_DR[1] => D.IN1
IR_DATO_DR[2] => D.IN1
IR_DATO_DR[3] => D.IN1
IR_DATO_DR[4] => D.IN1
IR_DATO_DR[5] => D.IN1
IR_DATO_DR[6] => D.IN1
IR_DATO_DR[7] => D.IN1
IR_DATO_DR[8] => D.IN1
PC_DR[0] => D.IN1
PC_DR[1] => D.IN1
PC_DR[2] => D.IN1
PC_DR[3] => D.IN1
PC_DR[4] => D.IN1
PC_DR[5] => D.IN1
PC_DR[6] => D.IN1
PC_DR[7] => D.IN1
PC_DR[8] => D.IN1
PC_DR[9] => D.IN1
SR_DR[0] => D.IN1
SR_DR[1] => D.IN1
SR_DR[2] => D.IN1
SR_DR[3] => D.IN1
SR_DR[4] => D.IN1
N1[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
N1[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
N1[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
N1[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
N1[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
N1[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
N1[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
N1[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
N1[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
N1[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
N1[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
N1[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
N1[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
N1[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
N1[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
N1[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
DR_AC[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
DR_AR[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
DR_AR[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
DR_AR[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
DR_AR[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
DR_AR[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
DR_AR[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
DR_AR[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
DR_AR[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
DR_AR[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
DR_AR[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
DR_SR[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
DR_SR[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
DR_SR[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
DR_SR[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
DR_SR[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
DR_IR[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
Dato_RWM_Out[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE
DR_PC[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
DR_PC[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
DR_PC[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
DR_PC[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
DR_PC[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
DR_PC[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
DR_PC[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
DR_PC[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
DR_PC[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
DR_PC[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE


|System_32|ROM:ROMM
address[0] => altsyncram:altsyncram_component.address_a[0]
address[1] => altsyncram:altsyncram_component.address_a[1]
address[2] => altsyncram:altsyncram_component.address_a[2]
address[3] => altsyncram:altsyncram_component.address_a[3]
address[4] => altsyncram:altsyncram_component.address_a[4]
address[5] => altsyncram:altsyncram_component.address_a[5]
address[6] => altsyncram:altsyncram_component.address_a[6]
address[7] => altsyncram:altsyncram_component.address_a[7]
address[8] => altsyncram:altsyncram_component.address_a[8]
address[9] => altsyncram:altsyncram_component.address_a[9]
clock => altsyncram:altsyncram_component.clock0
rden => altsyncram:altsyncram_component.rden_a
q[0] <= altsyncram:altsyncram_component.q_a[0]
q[1] <= altsyncram:altsyncram_component.q_a[1]
q[2] <= altsyncram:altsyncram_component.q_a[2]
q[3] <= altsyncram:altsyncram_component.q_a[3]
q[4] <= altsyncram:altsyncram_component.q_a[4]
q[5] <= altsyncram:altsyncram_component.q_a[5]
q[6] <= altsyncram:altsyncram_component.q_a[6]
q[7] <= altsyncram:altsyncram_component.q_a[7]
q[8] <= altsyncram:altsyncram_component.q_a[8]
q[9] <= altsyncram:altsyncram_component.q_a[9]
q[10] <= altsyncram:altsyncram_component.q_a[10]
q[11] <= altsyncram:altsyncram_component.q_a[11]
q[12] <= altsyncram:altsyncram_component.q_a[12]
q[13] <= altsyncram:altsyncram_component.q_a[13]
q[14] <= altsyncram:altsyncram_component.q_a[14]
q[15] <= altsyncram:altsyncram_component.q_a[15]


|System_32|ROM:ROMM|altsyncram:altsyncram_component
wren_a => ~NO_FANOUT~
rden_a => altsyncram_llr3:auto_generated.rden_a
wren_b => ~NO_FANOUT~
rden_b => ~NO_FANOUT~
data_a[0] => ~NO_FANOUT~
data_a[1] => ~NO_FANOUT~
data_a[2] => ~NO_FANOUT~
data_a[3] => ~NO_FANOUT~
data_a[4] => ~NO_FANOUT~
data_a[5] => ~NO_FANOUT~
data_a[6] => ~NO_FANOUT~
data_a[7] => ~NO_FANOUT~
data_a[8] => ~NO_FANOUT~
data_a[9] => ~NO_FANOUT~
data_a[10] => ~NO_FANOUT~
data_a[11] => ~NO_FANOUT~
data_a[12] => ~NO_FANOUT~
data_a[13] => ~NO_FANOUT~
data_a[14] => ~NO_FANOUT~
data_a[15] => ~NO_FANOUT~
data_b[0] => ~NO_FANOUT~
address_a[0] => altsyncram_llr3:auto_generated.address_a[0]
address_a[1] => altsyncram_llr3:auto_generated.address_a[1]
address_a[2] => altsyncram_llr3:auto_generated.address_a[2]
address_a[3] => altsyncram_llr3:auto_generated.address_a[3]
address_a[4] => altsyncram_llr3:auto_generated.address_a[4]
address_a[5] => altsyncram_llr3:auto_generated.address_a[5]
address_a[6] => altsyncram_llr3:auto_generated.address_a[6]
address_a[7] => altsyncram_llr3:auto_generated.address_a[7]
address_a[8] => altsyncram_llr3:auto_generated.address_a[8]
address_a[9] => altsyncram_llr3:auto_generated.address_a[9]
address_b[0] => ~NO_FANOUT~
addressstall_a => ~NO_FANOUT~
addressstall_b => ~NO_FANOUT~
clock0 => altsyncram_llr3:auto_generated.clock0
clock1 => ~NO_FANOUT~
clocken0 => ~NO_FANOUT~
clocken1 => ~NO_FANOUT~
clocken2 => ~NO_FANOUT~
clocken3 => ~NO_FANOUT~
aclr0 => ~NO_FANOUT~
aclr1 => ~NO_FANOUT~
byteena_a[0] => ~NO_FANOUT~
byteena_b[0] => ~NO_FANOUT~
q_a[0] <= altsyncram_llr3:auto_generated.q_a[0]
q_a[1] <= altsyncram_llr3:auto_generated.q_a[1]
q_a[2] <= altsyncram_llr3:auto_generated.q_a[2]
q_a[3] <= altsyncram_llr3:auto_generated.q_a[3]
q_a[4] <= altsyncram_llr3:auto_generated.q_a[4]
q_a[5] <= altsyncram_llr3:auto_generated.q_a[5]
q_a[6] <= altsyncram_llr3:auto_generated.q_a[6]
q_a[7] <= altsyncram_llr3:auto_generated.q_a[7]
q_a[8] <= altsyncram_llr3:auto_generated.q_a[8]
q_a[9] <= altsyncram_llr3:auto_generated.q_a[9]
q_a[10] <= altsyncram_llr3:auto_generated.q_a[10]
q_a[11] <= altsyncram_llr3:auto_generated.q_a[11]
q_a[12] <= altsyncram_llr3:auto_generated.q_a[12]
q_a[13] <= altsyncram_llr3:auto_generated.q_a[13]
q_a[14] <= altsyncram_llr3:auto_generated.q_a[14]
q_a[15] <= altsyncram_llr3:auto_generated.q_a[15]
q_b[0] <= <GND>
eccstatus[0] <= <GND>
eccstatus[1] <= <GND>
eccstatus[2] <= <GND>


|System_32|ROM:ROMM|altsyncram:altsyncram_component|altsyncram_llr3:auto_generated
address_a[0] => ram_block1a0.PORTAADDR
address_a[0] => ram_block1a1.PORTAADDR
address_a[0] => ram_block1a2.PORTAADDR
address_a[0] => ram_block1a3.PORTAADDR
address_a[0] => ram_block1a4.PORTAADDR
address_a[0] => ram_block1a5.PORTAADDR
address_a[0] => ram_block1a6.PORTAADDR
address_a[0] => ram_block1a7.PORTAADDR
address_a[0] => ram_block1a8.PORTAADDR
address_a[0] => ram_block1a9.PORTAADDR
address_a[0] => ram_block1a10.PORTAADDR
address_a[0] => ram_block1a11.PORTAADDR
address_a[0] => ram_block1a12.PORTAADDR
address_a[0] => ram_block1a13.PORTAADDR
address_a[0] => ram_block1a14.PORTAADDR
address_a[0] => ram_block1a15.PORTAADDR
address_a[1] => ram_block1a0.PORTAADDR1
address_a[1] => ram_block1a1.PORTAADDR1
address_a[1] => ram_block1a2.PORTAADDR1
address_a[1] => ram_block1a3.PORTAADDR1
address_a[1] => ram_block1a4.PORTAADDR1
address_a[1] => ram_block1a5.PORTAADDR1
address_a[1] => ram_block1a6.PORTAADDR1
address_a[1] => ram_block1a7.PORTAADDR1
address_a[1] => ram_block1a8.PORTAADDR1
address_a[1] => ram_block1a9.PORTAADDR1
address_a[1] => ram_block1a10.PORTAADDR1
address_a[1] => ram_block1a11.PORTAADDR1
address_a[1] => ram_block1a12.PORTAADDR1
address_a[1] => ram_block1a13.PORTAADDR1
address_a[1] => ram_block1a14.PORTAADDR1
address_a[1] => ram_block1a15.PORTAADDR1
address_a[2] => ram_block1a0.PORTAADDR2
address_a[2] => ram_block1a1.PORTAADDR2
address_a[2] => ram_block1a2.PORTAADDR2
address_a[2] => ram_block1a3.PORTAADDR2
address_a[2] => ram_block1a4.PORTAADDR2
address_a[2] => ram_block1a5.PORTAADDR2
address_a[2] => ram_block1a6.PORTAADDR2
address_a[2] => ram_block1a7.PORTAADDR2
address_a[2] => ram_block1a8.PORTAADDR2
address_a[2] => ram_block1a9.PORTAADDR2
address_a[2] => ram_block1a10.PORTAADDR2
address_a[2] => ram_block1a11.PORTAADDR2
address_a[2] => ram_block1a12.PORTAADDR2
address_a[2] => ram_block1a13.PORTAADDR2
address_a[2] => ram_block1a14.PORTAADDR2
address_a[2] => ram_block1a15.PORTAADDR2
address_a[3] => ram_block1a0.PORTAADDR3
address_a[3] => ram_block1a1.PORTAADDR3
address_a[3] => ram_block1a2.PORTAADDR3
address_a[3] => ram_block1a3.PORTAADDR3
address_a[3] => ram_block1a4.PORTAADDR3
address_a[3] => ram_block1a5.PORTAADDR3
address_a[3] => ram_block1a6.PORTAADDR3
address_a[3] => ram_block1a7.PORTAADDR3
address_a[3] => ram_block1a8.PORTAADDR3
address_a[3] => ram_block1a9.PORTAADDR3
address_a[3] => ram_block1a10.PORTAADDR3
address_a[3] => ram_block1a11.PORTAADDR3
address_a[3] => ram_block1a12.PORTAADDR3
address_a[3] => ram_block1a13.PORTAADDR3
address_a[3] => ram_block1a14.PORTAADDR3
address_a[3] => ram_block1a15.PORTAADDR3
address_a[4] => ram_block1a0.PORTAADDR4
address_a[4] => ram_block1a1.PORTAADDR4
address_a[4] => ram_block1a2.PORTAADDR4
address_a[4] => ram_block1a3.PORTAADDR4
address_a[4] => ram_block1a4.PORTAADDR4
address_a[4] => ram_block1a5.PORTAADDR4
address_a[4] => ram_block1a6.PORTAADDR4
address_a[4] => ram_block1a7.PORTAADDR4
address_a[4] => ram_block1a8.PORTAADDR4
address_a[4] => ram_block1a9.PORTAADDR4
address_a[4] => ram_block1a10.PORTAADDR4
address_a[4] => ram_block1a11.PORTAADDR4
address_a[4] => ram_block1a12.PORTAADDR4
address_a[4] => ram_block1a13.PORTAADDR4
address_a[4] => ram_block1a14.PORTAADDR4
address_a[4] => ram_block1a15.PORTAADDR4
address_a[5] => ram_block1a0.PORTAADDR5
address_a[5] => ram_block1a1.PORTAADDR5
address_a[5] => ram_block1a2.PORTAADDR5
address_a[5] => ram_block1a3.PORTAADDR5
address_a[5] => ram_block1a4.PORTAADDR5
address_a[5] => ram_block1a5.PORTAADDR5
address_a[5] => ram_block1a6.PORTAADDR5
address_a[5] => ram_block1a7.PORTAADDR5
address_a[5] => ram_block1a8.PORTAADDR5
address_a[5] => ram_block1a9.PORTAADDR5
address_a[5] => ram_block1a10.PORTAADDR5
address_a[5] => ram_block1a11.PORTAADDR5
address_a[5] => ram_block1a12.PORTAADDR5
address_a[5] => ram_block1a13.PORTAADDR5
address_a[5] => ram_block1a14.PORTAADDR5
address_a[5] => ram_block1a15.PORTAADDR5
address_a[6] => ram_block1a0.PORTAADDR6
address_a[6] => ram_block1a1.PORTAADDR6
address_a[6] => ram_block1a2.PORTAADDR6
address_a[6] => ram_block1a3.PORTAADDR6
address_a[6] => ram_block1a4.PORTAADDR6
address_a[6] => ram_block1a5.PORTAADDR6
address_a[6] => ram_block1a6.PORTAADDR6
address_a[6] => ram_block1a7.PORTAADDR6
address_a[6] => ram_block1a8.PORTAADDR6
address_a[6] => ram_block1a9.PORTAADDR6
address_a[6] => ram_block1a10.PORTAADDR6
address_a[6] => ram_block1a11.PORTAADDR6
address_a[6] => ram_block1a12.PORTAADDR6
address_a[6] => ram_block1a13.PORTAADDR6
address_a[6] => ram_block1a14.PORTAADDR6
address_a[6] => ram_block1a15.PORTAADDR6
address_a[7] => ram_block1a0.PORTAADDR7
address_a[7] => ram_block1a1.PORTAADDR7
address_a[7] => ram_block1a2.PORTAADDR7
address_a[7] => ram_block1a3.PORTAADDR7
address_a[7] => ram_block1a4.PORTAADDR7
address_a[7] => ram_block1a5.PORTAADDR7
address_a[7] => ram_block1a6.PORTAADDR7
address_a[7] => ram_block1a7.PORTAADDR7
address_a[7] => ram_block1a8.PORTAADDR7
address_a[7] => ram_block1a9.PORTAADDR7
address_a[7] => ram_block1a10.PORTAADDR7
address_a[7] => ram_block1a11.PORTAADDR7
address_a[7] => ram_block1a12.PORTAADDR7
address_a[7] => ram_block1a13.PORTAADDR7
address_a[7] => ram_block1a14.PORTAADDR7
address_a[7] => ram_block1a15.PORTAADDR7
address_a[8] => ram_block1a0.PORTAADDR8
address_a[8] => ram_block1a1.PORTAADDR8
address_a[8] => ram_block1a2.PORTAADDR8
address_a[8] => ram_block1a3.PORTAADDR8
address_a[8] => ram_block1a4.PORTAADDR8
address_a[8] => ram_block1a5.PORTAADDR8
address_a[8] => ram_block1a6.PORTAADDR8
address_a[8] => ram_block1a7.PORTAADDR8
address_a[8] => ram_block1a8.PORTAADDR8
address_a[8] => ram_block1a9.PORTAADDR8
address_a[8] => ram_block1a10.PORTAADDR8
address_a[8] => ram_block1a11.PORTAADDR8
address_a[8] => ram_block1a12.PORTAADDR8
address_a[8] => ram_block1a13.PORTAADDR8
address_a[8] => ram_block1a14.PORTAADDR8
address_a[8] => ram_block1a15.PORTAADDR8
address_a[9] => ram_block1a0.PORTAADDR9
address_a[9] => ram_block1a1.PORTAADDR9
address_a[9] => ram_block1a2.PORTAADDR9
address_a[9] => ram_block1a3.PORTAADDR9
address_a[9] => ram_block1a4.PORTAADDR9
address_a[9] => ram_block1a5.PORTAADDR9
address_a[9] => ram_block1a6.PORTAADDR9
address_a[9] => ram_block1a7.PORTAADDR9
address_a[9] => ram_block1a8.PORTAADDR9
address_a[9] => ram_block1a9.PORTAADDR9
address_a[9] => ram_block1a10.PORTAADDR9
address_a[9] => ram_block1a11.PORTAADDR9
address_a[9] => ram_block1a12.PORTAADDR9
address_a[9] => ram_block1a13.PORTAADDR9
address_a[9] => ram_block1a14.PORTAADDR9
address_a[9] => ram_block1a15.PORTAADDR9
clock0 => ram_block1a0.CLK0
clock0 => ram_block1a1.CLK0
clock0 => ram_block1a2.CLK0
clock0 => ram_block1a3.CLK0
clock0 => ram_block1a4.CLK0
clock0 => ram_block1a5.CLK0
clock0 => ram_block1a6.CLK0
clock0 => ram_block1a7.CLK0
clock0 => ram_block1a8.CLK0
clock0 => ram_block1a9.CLK0
clock0 => ram_block1a10.CLK0
clock0 => ram_block1a11.CLK0
clock0 => ram_block1a12.CLK0
clock0 => ram_block1a13.CLK0
clock0 => ram_block1a14.CLK0
clock0 => ram_block1a15.CLK0
clock0 => rden_a_store.CLK
q_a[0] <= ram_block1a0.PORTADATAOUT
q_a[1] <= ram_block1a1.PORTADATAOUT
q_a[2] <= ram_block1a2.PORTADATAOUT
q_a[3] <= ram_block1a3.PORTADATAOUT
q_a[4] <= ram_block1a4.PORTADATAOUT
q_a[5] <= ram_block1a5.PORTADATAOUT
q_a[6] <= ram_block1a6.PORTADATAOUT
q_a[7] <= ram_block1a7.PORTADATAOUT
q_a[8] <= ram_block1a8.PORTADATAOUT
q_a[9] <= ram_block1a9.PORTADATAOUT
q_a[10] <= ram_block1a10.PORTADATAOUT
q_a[11] <= ram_block1a11.PORTADATAOUT
q_a[12] <= ram_block1a12.PORTADATAOUT
q_a[13] <= ram_block1a13.PORTADATAOUT
q_a[14] <= ram_block1a14.PORTADATAOUT
q_a[15] <= ram_block1a15.PORTADATAOUT
rden_a => ram_block1a0.IN1
rden_a => ram_block1a0.PORTARE
rden_a => ram_block1a1.PORTARE
rden_a => ram_block1a2.PORTARE
rden_a => ram_block1a3.PORTARE
rden_a => ram_block1a4.PORTARE
rden_a => ram_block1a5.PORTARE
rden_a => ram_block1a6.PORTARE
rden_a => ram_block1a7.PORTARE
rden_a => ram_block1a8.PORTARE
rden_a => ram_block1a9.PORTARE
rden_a => ram_block1a10.PORTARE
rden_a => ram_block1a11.PORTARE
rden_a => ram_block1a12.PORTARE
rden_a => ram_block1a13.PORTARE
rden_a => ram_block1a14.PORTARE
rden_a => ram_block1a15.PORTARE
rden_a => rden_a_store.DATAIN


|System_32|RWM:RWMM
address[0] => altsyncram:altsyncram_component.address_a[0]
address[1] => altsyncram:altsyncram_component.address_a[1]
address[2] => altsyncram:altsyncram_component.address_a[2]
address[3] => altsyncram:altsyncram_component.address_a[3]
address[4] => altsyncram:altsyncram_component.address_a[4]
address[5] => altsyncram:altsyncram_component.address_a[5]
address[6] => altsyncram:altsyncram_component.address_a[6]
address[7] => altsyncram:altsyncram_component.address_a[7]
address[8] => altsyncram:altsyncram_component.address_a[8]
address[9] => altsyncram:altsyncram_component.address_a[9]
clock => altsyncram:altsyncram_component.clock0
data[0] => altsyncram:altsyncram_component.data_a[0]
data[1] => altsyncram:altsyncram_component.data_a[1]
data[2] => altsyncram:altsyncram_component.data_a[2]
data[3] => altsyncram:altsyncram_component.data_a[3]
data[4] => altsyncram:altsyncram_component.data_a[4]
data[5] => altsyncram:altsyncram_component.data_a[5]
data[6] => altsyncram:altsyncram_component.data_a[6]
data[7] => altsyncram:altsyncram_component.data_a[7]
data[8] => altsyncram:altsyncram_component.data_a[8]
data[9] => altsyncram:altsyncram_component.data_a[9]
data[10] => altsyncram:altsyncram_component.data_a[10]
data[11] => altsyncram:altsyncram_component.data_a[11]
data[12] => altsyncram:altsyncram_component.data_a[12]
data[13] => altsyncram:altsyncram_component.data_a[13]
data[14] => altsyncram:altsyncram_component.data_a[14]
data[15] => altsyncram:altsyncram_component.data_a[15]
rden => altsyncram:altsyncram_component.rden_a
wren => altsyncram:altsyncram_component.wren_a
q[0] <= altsyncram:altsyncram_component.q_a[0]
q[1] <= altsyncram:altsyncram_component.q_a[1]
q[2] <= altsyncram:altsyncram_component.q_a[2]
q[3] <= altsyncram:altsyncram_component.q_a[3]
q[4] <= altsyncram:altsyncram_component.q_a[4]
q[5] <= altsyncram:altsyncram_component.q_a[5]
q[6] <= altsyncram:altsyncram_component.q_a[6]
q[7] <= altsyncram:altsyncram_component.q_a[7]
q[8] <= altsyncram:altsyncram_component.q_a[8]
q[9] <= altsyncram:altsyncram_component.q_a[9]
q[10] <= altsyncram:altsyncram_component.q_a[10]
q[11] <= altsyncram:altsyncram_component.q_a[11]
q[12] <= altsyncram:altsyncram_component.q_a[12]
q[13] <= altsyncram:altsyncram_component.q_a[13]
q[14] <= altsyncram:altsyncram_component.q_a[14]
q[15] <= altsyncram:altsyncram_component.q_a[15]


|System_32|RWM:RWMM|altsyncram:altsyncram_component
wren_a => altsyncram_jpr3:auto_generated.wren_a
rden_a => altsyncram_jpr3:auto_generated.rden_a
wren_b => ~NO_FANOUT~
rden_b => ~NO_FANOUT~
data_a[0] => altsyncram_jpr3:auto_generated.data_a[0]
data_a[1] => altsyncram_jpr3:auto_generated.data_a[1]
data_a[2] => altsyncram_jpr3:auto_generated.data_a[2]
data_a[3] => altsyncram_jpr3:auto_generated.data_a[3]
data_a[4] => altsyncram_jpr3:auto_generated.data_a[4]
data_a[5] => altsyncram_jpr3:auto_generated.data_a[5]
data_a[6] => altsyncram_jpr3:auto_generated.data_a[6]
data_a[7] => altsyncram_jpr3:auto_generated.data_a[7]
data_a[8] => altsyncram_jpr3:auto_generated.data_a[8]
data_a[9] => altsyncram_jpr3:auto_generated.data_a[9]
data_a[10] => altsyncram_jpr3:auto_generated.data_a[10]
data_a[11] => altsyncram_jpr3:auto_generated.data_a[11]
data_a[12] => altsyncram_jpr3:auto_generated.data_a[12]
data_a[13] => altsyncram_jpr3:auto_generated.data_a[13]
data_a[14] => altsyncram_jpr3:auto_generated.data_a[14]
data_a[15] => altsyncram_jpr3:auto_generated.data_a[15]
data_b[0] => ~NO_FANOUT~
address_a[0] => altsyncram_jpr3:auto_generated.address_a[0]
address_a[1] => altsyncram_jpr3:auto_generated.address_a[1]
address_a[2] => altsyncram_jpr3:auto_generated.address_a[2]
address_a[3] => altsyncram_jpr3:auto_generated.address_a[3]
address_a[4] => altsyncram_jpr3:auto_generated.address_a[4]
address_a[5] => altsyncram_jpr3:auto_generated.address_a[5]
address_a[6] => altsyncram_jpr3:auto_generated.address_a[6]
address_a[7] => altsyncram_jpr3:auto_generated.address_a[7]
address_a[8] => altsyncram_jpr3:auto_generated.address_a[8]
address_a[9] => altsyncram_jpr3:auto_generated.address_a[9]
address_b[0] => ~NO_FANOUT~
addressstall_a => ~NO_FANOUT~
addressstall_b => ~NO_FANOUT~
clock0 => altsyncram_jpr3:auto_generated.clock0
clock1 => ~NO_FANOUT~
clocken0 => ~NO_FANOUT~
clocken1 => ~NO_FANOUT~
clocken2 => ~NO_FANOUT~
clocken3 => ~NO_FANOUT~
aclr0 => ~NO_FANOUT~
aclr1 => ~NO_FANOUT~
byteena_a[0] => ~NO_FANOUT~
byteena_b[0] => ~NO_FANOUT~
q_a[0] <= altsyncram_jpr3:auto_generated.q_a[0]
q_a[1] <= altsyncram_jpr3:auto_generated.q_a[1]
q_a[2] <= altsyncram_jpr3:auto_generated.q_a[2]
q_a[3] <= altsyncram_jpr3:auto_generated.q_a[3]
q_a[4] <= altsyncram_jpr3:auto_generated.q_a[4]
q_a[5] <= altsyncram_jpr3:auto_generated.q_a[5]
q_a[6] <= altsyncram_jpr3:auto_generated.q_a[6]
q_a[7] <= altsyncram_jpr3:auto_generated.q_a[7]
q_a[8] <= altsyncram_jpr3:auto_generated.q_a[8]
q_a[9] <= altsyncram_jpr3:auto_generated.q_a[9]
q_a[10] <= altsyncram_jpr3:auto_generated.q_a[10]
q_a[11] <= altsyncram_jpr3:auto_generated.q_a[11]
q_a[12] <= altsyncram_jpr3:auto_generated.q_a[12]
q_a[13] <= altsyncram_jpr3:auto_generated.q_a[13]
q_a[14] <= altsyncram_jpr3:auto_generated.q_a[14]
q_a[15] <= altsyncram_jpr3:auto_generated.q_a[15]
q_b[0] <= <GND>
eccstatus[0] <= <GND>
eccstatus[1] <= <GND>
eccstatus[2] <= <GND>


|System_32|RWM:RWMM|altsyncram:altsyncram_component|altsyncram_jpr3:auto_generated
address_a[0] => ram_block1a0.PORTAADDR
address_a[0] => ram_block1a1.PORTAADDR
address_a[0] => ram_block1a2.PORTAADDR
address_a[0] => ram_block1a3.PORTAADDR
address_a[0] => ram_block1a4.PORTAADDR
address_a[0] => ram_block1a5.PORTAADDR
address_a[0] => ram_block1a6.PORTAADDR
address_a[0] => ram_block1a7.PORTAADDR
address_a[0] => ram_block1a8.PORTAADDR
address_a[0] => ram_block1a9.PORTAADDR
address_a[0] => ram_block1a10.PORTAADDR
address_a[0] => ram_block1a11.PORTAADDR
address_a[0] => ram_block1a12.PORTAADDR
address_a[0] => ram_block1a13.PORTAADDR
address_a[0] => ram_block1a14.PORTAADDR
address_a[0] => ram_block1a15.PORTAADDR
address_a[1] => ram_block1a0.PORTAADDR1
address_a[1] => ram_block1a1.PORTAADDR1
address_a[1] => ram_block1a2.PORTAADDR1
address_a[1] => ram_block1a3.PORTAADDR1
address_a[1] => ram_block1a4.PORTAADDR1
address_a[1] => ram_block1a5.PORTAADDR1
address_a[1] => ram_block1a6.PORTAADDR1
address_a[1] => ram_block1a7.PORTAADDR1
address_a[1] => ram_block1a8.PORTAADDR1
address_a[1] => ram_block1a9.PORTAADDR1
address_a[1] => ram_block1a10.PORTAADDR1
address_a[1] => ram_block1a11.PORTAADDR1
address_a[1] => ram_block1a12.PORTAADDR1
address_a[1] => ram_block1a13.PORTAADDR1
address_a[1] => ram_block1a14.PORTAADDR1
address_a[1] => ram_block1a15.PORTAADDR1
address_a[2] => ram_block1a0.PORTAADDR2
address_a[2] => ram_block1a1.PORTAADDR2
address_a[2] => ram_block1a2.PORTAADDR2
address_a[2] => ram_block1a3.PORTAADDR2
address_a[2] => ram_block1a4.PORTAADDR2
address_a[2] => ram_block1a5.PORTAADDR2
address_a[2] => ram_block1a6.PORTAADDR2
address_a[2] => ram_block1a7.PORTAADDR2
address_a[2] => ram_block1a8.PORTAADDR2
address_a[2] => ram_block1a9.PORTAADDR2
address_a[2] => ram_block1a10.PORTAADDR2
address_a[2] => ram_block1a11.PORTAADDR2
address_a[2] => ram_block1a12.PORTAADDR2
address_a[2] => ram_block1a13.PORTAADDR2
address_a[2] => ram_block1a14.PORTAADDR2
address_a[2] => ram_block1a15.PORTAADDR2
address_a[3] => ram_block1a0.PORTAADDR3
address_a[3] => ram_block1a1.PORTAADDR3
address_a[3] => ram_block1a2.PORTAADDR3
address_a[3] => ram_block1a3.PORTAADDR3
address_a[3] => ram_block1a4.PORTAADDR3
address_a[3] => ram_block1a5.PORTAADDR3
address_a[3] => ram_block1a6.PORTAADDR3
address_a[3] => ram_block1a7.PORTAADDR3
address_a[3] => ram_block1a8.PORTAADDR3
address_a[3] => ram_block1a9.PORTAADDR3
address_a[3] => ram_block1a10.PORTAADDR3
address_a[3] => ram_block1a11.PORTAADDR3
address_a[3] => ram_block1a12.PORTAADDR3
address_a[3] => ram_block1a13.PORTAADDR3
address_a[3] => ram_block1a14.PORTAADDR3
address_a[3] => ram_block1a15.PORTAADDR3
address_a[4] => ram_block1a0.PORTAADDR4
address_a[4] => ram_block1a1.PORTAADDR4
address_a[4] => ram_block1a2.PORTAADDR4
address_a[4] => ram_block1a3.PORTAADDR4
address_a[4] => ram_block1a4.PORTAADDR4
address_a[4] => ram_block1a5.PORTAADDR4
address_a[4] => ram_block1a6.PORTAADDR4
address_a[4] => ram_block1a7.PORTAADDR4
address_a[4] => ram_block1a8.PORTAADDR4
address_a[4] => ram_block1a9.PORTAADDR4
address_a[4] => ram_block1a10.PORTAADDR4
address_a[4] => ram_block1a11.PORTAADDR4
address_a[4] => ram_block1a12.PORTAADDR4
address_a[4] => ram_block1a13.PORTAADDR4
address_a[4] => ram_block1a14.PORTAADDR4
address_a[4] => ram_block1a15.PORTAADDR4
address_a[5] => ram_block1a0.PORTAADDR5
address_a[5] => ram_block1a1.PORTAADDR5
address_a[5] => ram_block1a2.PORTAADDR5
address_a[5] => ram_block1a3.PORTAADDR5
address_a[5] => ram_block1a4.PORTAADDR5
address_a[5] => ram_block1a5.PORTAADDR5
address_a[5] => ram_block1a6.PORTAADDR5
address_a[5] => ram_block1a7.PORTAADDR5
address_a[5] => ram_block1a8.PORTAADDR5
address_a[5] => ram_block1a9.PORTAADDR5
address_a[5] => ram_block1a10.PORTAADDR5
address_a[5] => ram_block1a11.PORTAADDR5
address_a[5] => ram_block1a12.PORTAADDR5
address_a[5] => ram_block1a13.PORTAADDR5
address_a[5] => ram_block1a14.PORTAADDR5
address_a[5] => ram_block1a15.PORTAADDR5
address_a[6] => ram_block1a0.PORTAADDR6
address_a[6] => ram_block1a1.PORTAADDR6
address_a[6] => ram_block1a2.PORTAADDR6
address_a[6] => ram_block1a3.PORTAADDR6
address_a[6] => ram_block1a4.PORTAADDR6
address_a[6] => ram_block1a5.PORTAADDR6
address_a[6] => ram_block1a6.PORTAADDR6
address_a[6] => ram_block1a7.PORTAADDR6
address_a[6] => ram_block1a8.PORTAADDR6
address_a[6] => ram_block1a9.PORTAADDR6
address_a[6] => ram_block1a10.PORTAADDR6
address_a[6] => ram_block1a11.PORTAADDR6
address_a[6] => ram_block1a12.PORTAADDR6
address_a[6] => ram_block1a13.PORTAADDR6
address_a[6] => ram_block1a14.PORTAADDR6
address_a[6] => ram_block1a15.PORTAADDR6
address_a[7] => ram_block1a0.PORTAADDR7
address_a[7] => ram_block1a1.PORTAADDR7
address_a[7] => ram_block1a2.PORTAADDR7
address_a[7] => ram_block1a3.PORTAADDR7
address_a[7] => ram_block1a4.PORTAADDR7
address_a[7] => ram_block1a5.PORTAADDR7
address_a[7] => ram_block1a6.PORTAADDR7
address_a[7] => ram_block1a7.PORTAADDR7
address_a[7] => ram_block1a8.PORTAADDR7
address_a[7] => ram_block1a9.PORTAADDR7
address_a[7] => ram_block1a10.PORTAADDR7
address_a[7] => ram_block1a11.PORTAADDR7
address_a[7] => ram_block1a12.PORTAADDR7
address_a[7] => ram_block1a13.PORTAADDR7
address_a[7] => ram_block1a14.PORTAADDR7
address_a[7] => ram_block1a15.PORTAADDR7
address_a[8] => ram_block1a0.PORTAADDR8
address_a[8] => ram_block1a1.PORTAADDR8
address_a[8] => ram_block1a2.PORTAADDR8
address_a[8] => ram_block1a3.PORTAADDR8
address_a[8] => ram_block1a4.PORTAADDR8
address_a[8] => ram_block1a5.PORTAADDR8
address_a[8] => ram_block1a6.PORTAADDR8
address_a[8] => ram_block1a7.PORTAADDR8
address_a[8] => ram_block1a8.PORTAADDR8
address_a[8] => ram_block1a9.PORTAADDR8
address_a[8] => ram_block1a10.PORTAADDR8
address_a[8] => ram_block1a11.PORTAADDR8
address_a[8] => ram_block1a12.PORTAADDR8
address_a[8] => ram_block1a13.PORTAADDR8
address_a[8] => ram_block1a14.PORTAADDR8
address_a[8] => ram_block1a15.PORTAADDR8
address_a[9] => ram_block1a0.PORTAADDR9
address_a[9] => ram_block1a1.PORTAADDR9
address_a[9] => ram_block1a2.PORTAADDR9
address_a[9] => ram_block1a3.PORTAADDR9
address_a[9] => ram_block1a4.PORTAADDR9
address_a[9] => ram_block1a5.PORTAADDR9
address_a[9] => ram_block1a6.PORTAADDR9
address_a[9] => ram_block1a7.PORTAADDR9
address_a[9] => ram_block1a8.PORTAADDR9
address_a[9] => ram_block1a9.PORTAADDR9
address_a[9] => ram_block1a10.PORTAADDR9
address_a[9] => ram_block1a11.PORTAADDR9
address_a[9] => ram_block1a12.PORTAADDR9
address_a[9] => ram_block1a13.PORTAADDR9
address_a[9] => ram_block1a14.PORTAADDR9
address_a[9] => ram_block1a15.PORTAADDR9
clock0 => ram_block1a0.CLK0
clock0 => ram_block1a1.CLK0
clock0 => ram_block1a2.CLK0
clock0 => ram_block1a3.CLK0
clock0 => ram_block1a4.CLK0
clock0 => ram_block1a5.CLK0
clock0 => ram_block1a6.CLK0
clock0 => ram_block1a7.CLK0
clock0 => ram_block1a8.CLK0
clock0 => ram_block1a9.CLK0
clock0 => ram_block1a10.CLK0
clock0 => ram_block1a11.CLK0
clock0 => ram_block1a12.CLK0
clock0 => ram_block1a13.CLK0
clock0 => ram_block1a14.CLK0
clock0 => ram_block1a15.CLK0
data_a[0] => ram_block1a0.PORTADATAIN
data_a[1] => ram_block1a1.PORTADATAIN
data_a[2] => ram_block1a2.PORTADATAIN
data_a[3] => ram_block1a3.PORTADATAIN
data_a[4] => ram_block1a4.PORTADATAIN
data_a[5] => ram_block1a5.PORTADATAIN
data_a[6] => ram_block1a6.PORTADATAIN
data_a[7] => ram_block1a7.PORTADATAIN
data_a[8] => ram_block1a8.PORTADATAIN
data_a[9] => ram_block1a9.PORTADATAIN
data_a[10] => ram_block1a10.PORTADATAIN
data_a[11] => ram_block1a11.PORTADATAIN
data_a[12] => ram_block1a12.PORTADATAIN
data_a[13] => ram_block1a13.PORTADATAIN
data_a[14] => ram_block1a14.PORTADATAIN
data_a[15] => ram_block1a15.PORTADATAIN
q_a[0] <= ram_block1a0.PORTADATAOUT
q_a[1] <= ram_block1a1.PORTADATAOUT
q_a[2] <= ram_block1a2.PORTADATAOUT
q_a[3] <= ram_block1a3.PORTADATAOUT
q_a[4] <= ram_block1a4.PORTADATAOUT
q_a[5] <= ram_block1a5.PORTADATAOUT
q_a[6] <= ram_block1a6.PORTADATAOUT
q_a[7] <= ram_block1a7.PORTADATAOUT
q_a[8] <= ram_block1a8.PORTADATAOUT
q_a[9] <= ram_block1a9.PORTADATAOUT
q_a[10] <= ram_block1a10.PORTADATAOUT
q_a[11] <= ram_block1a11.PORTADATAOUT
q_a[12] <= ram_block1a12.PORTADATAOUT
q_a[13] <= ram_block1a13.PORTADATAOUT
q_a[14] <= ram_block1a14.PORTADATAOUT
q_a[15] <= ram_block1a15.PORTADATAOUT
rden_a => ram_block1a0.PORTARE
rden_a => ram_block1a1.PORTARE
rden_a => ram_block1a2.PORTARE
rden_a => ram_block1a3.PORTARE
rden_a => ram_block1a4.PORTARE
rden_a => ram_block1a5.PORTARE
rden_a => ram_block1a6.PORTARE
rden_a => ram_block1a7.PORTARE
rden_a => ram_block1a8.PORTARE
rden_a => ram_block1a9.PORTARE
rden_a => ram_block1a10.PORTARE
rden_a => ram_block1a11.PORTARE
rden_a => ram_block1a12.PORTARE
rden_a => ram_block1a13.PORTARE
rden_a => ram_block1a14.PORTARE
rden_a => ram_block1a15.PORTARE
wren_a => ram_block1a0.PORTAWE
wren_a => ram_block1a1.PORTAWE
wren_a => ram_block1a2.PORTAWE
wren_a => ram_block1a3.PORTAWE
wren_a => ram_block1a4.PORTAWE
wren_a => ram_block1a5.PORTAWE
wren_a => ram_block1a6.PORTAWE
wren_a => ram_block1a7.PORTAWE
wren_a => ram_block1a8.PORTAWE
wren_a => ram_block1a9.PORTAWE
wren_a => ram_block1a10.PORTAWE
wren_a => ram_block1a11.PORTAWE
wren_a => ram_block1a12.PORTAWE
wren_a => ram_block1a13.PORTAWE
wren_a => ram_block1a14.PORTAWE
wren_a => ram_block1a15.PORTAWE


|System_32|SieteSegMelo:SieteSegMeloa
Reloj => FF1.CLK
Reloj => FF2.CLK
Reloj => FF3.CLK
Reloj => FF4.CLK
Reloj => FF5.CLK
Reloj => FF6.CLK
Reloj => FF7.CLK
Reloj => FF8.CLK
Reloj => FF9.CLK
Reloj => FF10.CLK
Reloj => FF11.CLK
Reloj => FF12.CLK
Reloj => FF13.CLK
Reloj => FF14.CLK
Reloj => FF15.CLK
Reloj => FF16.CLK
Reinicio => FF1.ACLR
Reinicio => FF2.ACLR
Reinicio => FF3.ACLR
Reinicio => FF4.ACLR
Reinicio => FF5.ACLR
Reinicio => FF6.ACLR
Reinicio => FF7.ACLR
Reinicio => FF8.ACLR
Reinicio => FF9.ACLR
Reinicio => FF10.ACLR
Reinicio => FF11.ACLR
Reinicio => FF12.ACLR
Reinicio => FF13.ACLR
Reinicio => FF14.ACLR
Reinicio => FF15.ACLR
Reinicio => FF16.ACLR
DATO_RWM_Out[0] => D[0].IN0
DATO_RWM_Out[1] => D[1].IN0
DATO_RWM_Out[2] => D[2].IN0
DATO_RWM_Out[3] => D[3].IN0
DATO_RWM_Out[4] => D[4].IN0
DATO_RWM_Out[5] => D[5].IN0
DATO_RWM_Out[6] => D[6].IN0
DATO_RWM_Out[7] => D[7].IN0
DATO_RWM_Out[8] => D[8].IN0
DATO_RWM_Out[9] => D[9].IN0
DATO_RWM_Out[10] => D[10].IN0
DATO_RWM_Out[11] => D[11].IN0
DATO_RWM_Out[12] => D[12].IN0
DATO_RWM_Out[13] => D[13].IN0
DATO_RWM_Out[14] => D[14].IN0
DATO_RWM_Out[15] => D[15].IN0
UnidaddeControl_RWM[0] => ~NO_FANOUT~
UnidaddeControl_RWM[1] => D[0].IN1
UnidaddeControl_RWM[1] => D[1].IN1
UnidaddeControl_RWM[1] => D[2].IN1
UnidaddeControl_RWM[1] => D[3].IN1
UnidaddeControl_RWM[1] => D[4].IN1
UnidaddeControl_RWM[1] => D[5].IN1
UnidaddeControl_RWM[1] => D[6].IN1
UnidaddeControl_RWM[1] => D[7].IN1
UnidaddeControl_RWM[1] => D[8].IN1
UnidaddeControl_RWM[1] => D[9].IN1
UnidaddeControl_RWM[1] => D[10].IN1
UnidaddeControl_RWM[1] => D[11].IN1
UnidaddeControl_RWM[1] => D[12].IN1
UnidaddeControl_RWM[1] => D[13].IN1
UnidaddeControl_RWM[1] => D[14].IN1
UnidaddeControl_RWM[1] => D[15].IN1
UnidaddeControl_RWM[1] => FF1.ENA
UnidaddeControl_RWM[1] => FF2.ENA
UnidaddeControl_RWM[1] => FF3.ENA
UnidaddeControl_RWM[1] => FF4.ENA
UnidaddeControl_RWM[1] => FF5.ENA
UnidaddeControl_RWM[1] => FF6.ENA
UnidaddeControl_RWM[1] => FF7.ENA
UnidaddeControl_RWM[1] => FF8.ENA
UnidaddeControl_RWM[1] => FF9.ENA
UnidaddeControl_RWM[1] => FF10.ENA
UnidaddeControl_RWM[1] => FF11.ENA
UnidaddeControl_RWM[1] => FF12.ENA
UnidaddeControl_RWM[1] => FF13.ENA
UnidaddeControl_RWM[1] => FF14.ENA
UnidaddeControl_RWM[1] => FF15.ENA
UnidaddeControl_RWM[1] => FF16.ENA
System_OUT[0] <= FF1.DB_MAX_OUTPUT_PORT_TYPE
System_OUT[1] <= FF2.DB_MAX_OUTPUT_PORT_TYPE
System_OUT[2] <= FF3.DB_MAX_OUTPUT_PORT_TYPE
System_OUT[3] <= FF4.DB_MAX_OUTPUT_PORT_TYPE
System_OUT[4] <= FF5.DB_MAX_OUTPUT_PORT_TYPE
System_OUT[5] <= FF6.DB_MAX_OUTPUT_PORT_TYPE
System_OUT[6] <= FF7.DB_MAX_OUTPUT_PORT_TYPE
System_OUT[7] <= FF8.DB_MAX_OUTPUT_PORT_TYPE
System_OUT[8] <= FF9.DB_MAX_OUTPUT_PORT_TYPE
System_OUT[9] <= FF10.DB_MAX_OUTPUT_PORT_TYPE
System_OUT[10] <= FF11.DB_MAX_OUTPUT_PORT_TYPE
System_OUT[11] <= FF12.DB_MAX_OUTPUT_PORT_TYPE
System_OUT[12] <= FF13.DB_MAX_OUTPUT_PORT_TYPE
System_OUT[13] <= FF14.DB_MAX_OUTPUT_PORT_TYPE
System_OUT[14] <= FF15.DB_MAX_OUTPUT_PORT_TYPE
System_OUT[15] <= FF16.DB_MAX_OUTPUT_PORT_TYPE


