fsm p8009_108 {
    in u1 i;
    in u16[2] bar;
    out u16 o;

    void main() {
        o = {9'b0, bar[i][15:9]};
        fence;
    }
}
// @fec/golden {{{
//  module p8009_108(
//    input  wire        clk,
//    input  wire        rst,
//    input  wire        i,
//    input  wire [31:0] bar,
//    output reg  [15:0] o
//  );
//
//    always @(posedge clk) begin
//      if (rst) begin
//        o <= 16'd0;
//      end else begin
//        o <= {9'd0, bar[i*16 + 9 +: 7]};
//      end
//    end
//
//  endmodule
// }}}
