
SPS-Kern.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000a12  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000099e  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000031  00800100  00800100  00000a12  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000a12  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000a44  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000080  00000000  00000000  00000a84  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000c16  00000000  00000000  00000b04  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007e4  00000000  00000000  0000171a  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000b98  00000000  00000000  00001efe  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000168  00000000  00000000  00002a98  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00007048  00000000  00000000  00002c00  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000003aa  00000000  00000000  00009c48  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000050  00000000  00000000  00009ff2  2**0
                  CONTENTS, READONLY, DEBUGGING
 13 .debug_macro  0000294e  00000000  00000000  0000a042  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	3b c0       	rjmp	.+118    	; 0x78 <__ctors_end>
   2:	00 00       	nop
   4:	49 c0       	rjmp	.+146    	; 0x98 <__bad_interrupt>
   6:	00 00       	nop
   8:	47 c0       	rjmp	.+142    	; 0x98 <__bad_interrupt>
   a:	00 00       	nop
   c:	45 c0       	rjmp	.+138    	; 0x98 <__bad_interrupt>
   e:	00 00       	nop
  10:	43 c0       	rjmp	.+134    	; 0x98 <__bad_interrupt>
  12:	00 00       	nop
  14:	41 c0       	rjmp	.+130    	; 0x98 <__bad_interrupt>
  16:	00 00       	nop
  18:	3f c0       	rjmp	.+126    	; 0x98 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	3d c0       	rjmp	.+122    	; 0x98 <__bad_interrupt>
  1e:	00 00       	nop
  20:	3b c0       	rjmp	.+118    	; 0x98 <__bad_interrupt>
  22:	00 00       	nop
  24:	39 c0       	rjmp	.+114    	; 0x98 <__bad_interrupt>
  26:	00 00       	nop
  28:	37 c0       	rjmp	.+110    	; 0x98 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	35 c0       	rjmp	.+106    	; 0x98 <__bad_interrupt>
  2e:	00 00       	nop
  30:	33 c0       	rjmp	.+102    	; 0x98 <__bad_interrupt>
  32:	00 00       	nop
  34:	31 c0       	rjmp	.+98     	; 0x98 <__bad_interrupt>
  36:	00 00       	nop
  38:	f4 c2       	rjmp	.+1512   	; 0x622 <__vector_14>
  3a:	00 00       	nop
  3c:	2d c0       	rjmp	.+90     	; 0x98 <__bad_interrupt>
  3e:	00 00       	nop
  40:	2b c0       	rjmp	.+86     	; 0x98 <__bad_interrupt>
  42:	00 00       	nop
  44:	29 c0       	rjmp	.+82     	; 0x98 <__bad_interrupt>
  46:	00 00       	nop
  48:	27 c0       	rjmp	.+78     	; 0x98 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	25 c0       	rjmp	.+74     	; 0x98 <__bad_interrupt>
  4e:	00 00       	nop
  50:	23 c0       	rjmp	.+70     	; 0x98 <__bad_interrupt>
  52:	00 00       	nop
  54:	21 c0       	rjmp	.+66     	; 0x98 <__bad_interrupt>
  56:	00 00       	nop
  58:	1f c0       	rjmp	.+62     	; 0x98 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	1d c0       	rjmp	.+58     	; 0x98 <__bad_interrupt>
  5e:	00 00       	nop
  60:	1b c0       	rjmp	.+54     	; 0x98 <__bad_interrupt>
  62:	00 00       	nop
  64:	19 c0       	rjmp	.+50     	; 0x98 <__bad_interrupt>
  66:	00 00       	nop
  68:	25 01       	movw	r4, r10
  6a:	3c 01       	movw	r6, r24
  6c:	7b 01       	movw	r14, r22
  6e:	91 01       	movw	r18, r2
  70:	d0 01       	movw	r26, r0
  72:	e6 01       	movw	r28, r12
  74:	62 02       	muls	r22, r18
  76:	25 02       	muls	r18, r21

00000078 <__ctors_end>:
  78:	11 24       	eor	r1, r1
  7a:	1f be       	out	0x3f, r1	; 63
  7c:	cf ef       	ldi	r28, 0xFF	; 255
  7e:	d8 e0       	ldi	r29, 0x08	; 8
  80:	de bf       	out	0x3e, r29	; 62
  82:	cd bf       	out	0x3d, r28	; 61

00000084 <__do_clear_bss>:
  84:	21 e0       	ldi	r18, 0x01	; 1
  86:	a0 e0       	ldi	r26, 0x00	; 0
  88:	b1 e0       	ldi	r27, 0x01	; 1
  8a:	01 c0       	rjmp	.+2      	; 0x8e <.do_clear_bss_start>

0000008c <.do_clear_bss_loop>:
  8c:	1d 92       	st	X+, r1

0000008e <.do_clear_bss_start>:
  8e:	a1 33       	cpi	r26, 0x31	; 49
  90:	b2 07       	cpc	r27, r18
  92:	e1 f7       	brne	.-8      	; 0x8c <.do_clear_bss_loop>
  94:	bc d2       	rcall	.+1400   	; 0x60e <main>
  96:	81 c4       	rjmp	.+2306   	; 0x99a <_exit>

00000098 <__bad_interrupt>:
  98:	b3 cf       	rjmp	.-154    	; 0x0 <__vectors>

0000009a <PLC_StandardTask>:



void PLC_StandardTask (void);
void PLC_StandardTask (void)
{
  9a:	8f 92       	push	r8
  9c:	9f 92       	push	r9
  9e:	af 92       	push	r10
  a0:	bf 92       	push	r11
  a2:	cf 92       	push	r12
  a4:	df 92       	push	r13
  a6:	ef 92       	push	r14
  a8:	ff 92       	push	r15
	uint8_t CurrentMotorCmd;


	// State machine "LifeBit"
	// Die OnBoardLED blinking with 200 ms
	switch (LifeBitState)
  aa:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
  ae:	88 23       	and	r24, r24
  b0:	19 f0       	breq	.+6      	; 0xb8 <PLC_StandardTask+0x1e>
  b2:	8a 30       	cpi	r24, 0x0A	; 10
  b4:	69 f0       	breq	.+26     	; 0xd0 <PLC_StandardTask+0x36>
  b6:	32 c0       	rjmp	.+100    	; 0x11c <PLC_StandardTask+0x82>
	{
		case 0:
		TON_LifeBit = 0;
  b8:	10 92 14 01 	sts	0x0114, r1	; 0x800114 <TON_LifeBit>
  bc:	10 92 15 01 	sts	0x0115, r1	; 0x800115 <TON_LifeBit+0x1>
  c0:	10 92 16 01 	sts	0x0116, r1	; 0x800116 <TON_LifeBit+0x2>
  c4:	10 92 17 01 	sts	0x0117, r1	; 0x800117 <TON_LifeBit+0x3>
		LifeBitState = 10;
  c8:	8a e0       	ldi	r24, 0x0A	; 10
  ca:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
		break;
  ce:	26 c0       	rjmp	.+76     	; 0x11c <PLC_StandardTask+0x82>

		case 10:
		TON_LifeBit += 1;
  d0:	80 91 14 01 	lds	r24, 0x0114	; 0x800114 <TON_LifeBit>
  d4:	90 91 15 01 	lds	r25, 0x0115	; 0x800115 <TON_LifeBit+0x1>
  d8:	a0 91 16 01 	lds	r26, 0x0116	; 0x800116 <TON_LifeBit+0x2>
  dc:	b0 91 17 01 	lds	r27, 0x0117	; 0x800117 <TON_LifeBit+0x3>
  e0:	01 96       	adiw	r24, 0x01	; 1
  e2:	a1 1d       	adc	r26, r1
  e4:	b1 1d       	adc	r27, r1
  e6:	80 93 14 01 	sts	0x0114, r24	; 0x800114 <TON_LifeBit>
  ea:	90 93 15 01 	sts	0x0115, r25	; 0x800115 <TON_LifeBit+0x1>
  ee:	a0 93 16 01 	sts	0x0116, r26	; 0x800116 <TON_LifeBit+0x2>
  f2:	b0 93 17 01 	sts	0x0117, r27	; 0x800117 <TON_LifeBit+0x3>
		if (TON_LifeBit >= 200)		// 200 ms at 50 kHz PLC clock
  f6:	80 91 14 01 	lds	r24, 0x0114	; 0x800114 <TON_LifeBit>
  fa:	90 91 15 01 	lds	r25, 0x0115	; 0x800115 <TON_LifeBit+0x1>
  fe:	a0 91 16 01 	lds	r26, 0x0116	; 0x800116 <TON_LifeBit+0x2>
 102:	b0 91 17 01 	lds	r27, 0x0117	; 0x800117 <TON_LifeBit+0x3>
 106:	88 3c       	cpi	r24, 0xC8	; 200
 108:	91 05       	cpc	r25, r1
 10a:	a1 05       	cpc	r26, r1
 10c:	b1 05       	cpc	r27, r1
 10e:	30 f0       	brcs	.+12     	; 0x11c <PLC_StandardTask+0x82>
		{
			PORTB ^= (1 << PINB5);	// Toggle on board LED
 110:	95 b1       	in	r25, 0x05	; 5
 112:	80 e2       	ldi	r24, 0x20	; 32
 114:	89 27       	eor	r24, r25
 116:	85 b9       	out	0x05, r24	; 5
			LifeBitState = 0;
 118:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
		}
		break;
	}
	

	if ((GlbServo1Cnt > ReceiverTooLow) && (GlbServo2Cnt > ReceiverTooLow) && (GlbServo1Cnt < ReceiverTooHigh) && (GlbServo2Cnt < ReceiverTooHigh))
 11c:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 120:	85 31       	cpi	r24, 0x15	; 21
 122:	70 f0       	brcs	.+28     	; 0x140 <PLC_StandardTask+0xa6>
 124:	80 91 28 01 	lds	r24, 0x0128	; 0x800128 <GlbServo2Cnt>
 128:	85 31       	cpi	r24, 0x15	; 21
 12a:	50 f0       	brcs	.+20     	; 0x140 <PLC_StandardTask+0xa6>
 12c:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 130:	86 39       	cpi	r24, 0x96	; 150
 132:	30 f4       	brcc	.+12     	; 0x140 <PLC_StandardTask+0xa6>
 134:	80 91 28 01 	lds	r24, 0x0128	; 0x800128 <GlbServo2Cnt>
 138:	86 39       	cpi	r24, 0x96	; 150
 13a:	10 f4       	brcc	.+4      	; 0x140 <PLC_StandardTask+0xa6>
	{
		DDRB |= (1 << PINB2);
 13c:	22 9a       	sbi	0x04, 2	; 4
		DDRB |= (1 << PINB3);	
 13e:	23 9a       	sbi	0x04, 3	; 4



	// State machine "Watchdog"
	// If 
	switch (WatchdogState)
 140:	80 91 0d 01 	lds	r24, 0x010D	; 0x80010d <WatchdogState>
 144:	88 23       	and	r24, r24
 146:	19 f0       	breq	.+6      	; 0x14e <PLC_StandardTask+0xb4>
 148:	8a 30       	cpi	r24, 0x0A	; 10
 14a:	69 f0       	breq	.+26     	; 0x166 <PLC_StandardTask+0xcc>
 14c:	42 c0       	rjmp	.+132    	; 0x1d2 <PLC_StandardTask+0x138>
	{
		case 0:
			TON_Watchdog = 0;
 14e:	10 92 09 01 	sts	0x0109, r1	; 0x800109 <TON_Watchdog>
 152:	10 92 0a 01 	sts	0x010A, r1	; 0x80010a <TON_Watchdog+0x1>
 156:	10 92 0b 01 	sts	0x010B, r1	; 0x80010b <TON_Watchdog+0x2>
 15a:	10 92 0c 01 	sts	0x010C, r1	; 0x80010c <TON_Watchdog+0x3>
			WatchdogState = 10;
 15e:	8a e0       	ldi	r24, 0x0A	; 10
 160:	80 93 0d 01 	sts	0x010D, r24	; 0x80010d <WatchdogState>
			break;
 164:	36 c0       	rjmp	.+108    	; 0x1d2 <PLC_StandardTask+0x138>

		case 10:
			TON_Watchdog += 1;
 166:	80 91 09 01 	lds	r24, 0x0109	; 0x800109 <TON_Watchdog>
 16a:	90 91 0a 01 	lds	r25, 0x010A	; 0x80010a <TON_Watchdog+0x1>
 16e:	a0 91 0b 01 	lds	r26, 0x010B	; 0x80010b <TON_Watchdog+0x2>
 172:	b0 91 0c 01 	lds	r27, 0x010C	; 0x80010c <TON_Watchdog+0x3>
 176:	01 96       	adiw	r24, 0x01	; 1
 178:	a1 1d       	adc	r26, r1
 17a:	b1 1d       	adc	r27, r1
 17c:	80 93 09 01 	sts	0x0109, r24	; 0x800109 <TON_Watchdog>
 180:	90 93 0a 01 	sts	0x010A, r25	; 0x80010a <TON_Watchdog+0x1>
 184:	a0 93 0b 01 	sts	0x010B, r26	; 0x80010b <TON_Watchdog+0x2>
 188:	b0 93 0c 01 	sts	0x010C, r27	; 0x80010c <TON_Watchdog+0x3>
			if (Watchdog1 && Watchdog2)
 18c:	80 91 2a 01 	lds	r24, 0x012A	; 0x80012a <Watchdog1>
 190:	88 23       	and	r24, r24
 192:	59 f0       	breq	.+22     	; 0x1aa <PLC_StandardTask+0x110>
 194:	80 91 29 01 	lds	r24, 0x0129	; 0x800129 <Watchdog2>
 198:	88 23       	and	r24, r24
 19a:	39 f0       	breq	.+14     	; 0x1aa <PLC_StandardTask+0x110>
			{
				Watchdog1 = 0;					// clear Watchdog flag
 19c:	10 92 2a 01 	sts	0x012A, r1	; 0x80012a <Watchdog1>
				Watchdog2 = 0;					// clear Watchdog flag
 1a0:	10 92 29 01 	sts	0x0129, r1	; 0x800129 <Watchdog2>
				WatchdogState = 0;
 1a4:	10 92 0d 01 	sts	0x010D, r1	; 0x80010d <WatchdogState>
 1a8:	14 c0       	rjmp	.+40     	; 0x1d2 <PLC_StandardTask+0x138>
			}
			else if (TON_Watchdog >= 500)		// No signal from RC Receiver for 500 ms
 1aa:	80 91 09 01 	lds	r24, 0x0109	; 0x800109 <TON_Watchdog>
 1ae:	90 91 0a 01 	lds	r25, 0x010A	; 0x80010a <TON_Watchdog+0x1>
 1b2:	a0 91 0b 01 	lds	r26, 0x010B	; 0x80010b <TON_Watchdog+0x2>
 1b6:	b0 91 0c 01 	lds	r27, 0x010C	; 0x80010c <TON_Watchdog+0x3>
 1ba:	84 3f       	cpi	r24, 0xF4	; 244
 1bc:	91 40       	sbci	r25, 0x01	; 1
 1be:	a1 05       	cpc	r26, r1
 1c0:	b1 05       	cpc	r27, r1
 1c2:	38 f0       	brcs	.+14     	; 0x1d2 <PLC_StandardTask+0x138>
			{
				GlbServo1Cnt = ReceiverMin;
 1c4:	82 e3       	ldi	r24, 0x32	; 50
 1c6:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <GlbServo1Cnt>
				GlbServo2Cnt = ReceiverMin;
 1ca:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <GlbServo2Cnt>
				WatchdogState = 0;
 1ce:	10 92 0d 01 	sts	0x010D, r1	; 0x80010d <WatchdogState>
	

	
	

	fCurrentMotorCmd = ((fM * GlbServo2Cnt) + fT) + 0.5;
 1d2:	60 91 28 01 	lds	r22, 0x0128	; 0x800128 <GlbServo2Cnt>
 1d6:	80 90 0f 01 	lds	r8, 0x010F	; 0x80010f <fM>
 1da:	90 90 10 01 	lds	r9, 0x0110	; 0x800110 <fM+0x1>
 1de:	a0 90 11 01 	lds	r10, 0x0111	; 0x800111 <fM+0x2>
 1e2:	b0 90 12 01 	lds	r11, 0x0112	; 0x800112 <fM+0x3>
 1e6:	c0 90 01 01 	lds	r12, 0x0101	; 0x800101 <fT>
 1ea:	d0 90 02 01 	lds	r13, 0x0102	; 0x800102 <fT+0x1>
 1ee:	e0 90 03 01 	lds	r14, 0x0103	; 0x800103 <fT+0x2>
 1f2:	f0 90 04 01 	lds	r15, 0x0104	; 0x800104 <fT+0x3>
	CurrentMotorCmd = fCurrentMotorCmd;
 1f6:	70 e0       	ldi	r23, 0x00	; 0
 1f8:	80 e0       	ldi	r24, 0x00	; 0
 1fa:	90 e0       	ldi	r25, 0x00	; 0
 1fc:	d9 d2       	rcall	.+1458   	; 0x7b0 <__floatsisf>
 1fe:	a5 01       	movw	r20, r10
 200:	94 01       	movw	r18, r8
 202:	62 d3       	rcall	.+1732   	; 0x8c8 <__mulsf3>
 204:	a7 01       	movw	r20, r14
 206:	96 01       	movw	r18, r12
 208:	41 d2       	rcall	.+1154   	; 0x68c <__addsf3>
 20a:	20 e0       	ldi	r18, 0x00	; 0
 20c:	30 e0       	ldi	r19, 0x00	; 0
 20e:	40 e0       	ldi	r20, 0x00	; 0
 210:	5f e3       	ldi	r21, 0x3F	; 63
 212:	3c d2       	rcall	.+1144   	; 0x68c <__addsf3>
 214:	9f d2       	rcall	.+1342   	; 0x754 <__fixunssfsi>
	
	// Hysteresis to avoid jitter
	if (CurrentMotorCmd == CurrentMotorCmdOld -1 )
 216:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <CurrentMotorCmdOld>
 21a:	26 2f       	mov	r18, r22
 21c:	30 e0       	ldi	r19, 0x00	; 0
 21e:	90 e0       	ldi	r25, 0x00	; 0
 220:	01 97       	sbiw	r24, 0x01	; 1
 222:	28 17       	cp	r18, r24
 224:	39 07       	cpc	r19, r25
 226:	19 f4       	brne	.+6      	; 0x22e <PLC_StandardTask+0x194>
	{
		CurrentMotorCmd = CurrentMotorCmdOld;
 228:	60 91 0e 01 	lds	r22, 0x010E	; 0x80010e <CurrentMotorCmdOld>
 22c:	02 c0       	rjmp	.+4      	; 0x232 <PLC_StandardTask+0x198>
	}
	else
	{
		CurrentMotorCmdOld = CurrentMotorCmd;
 22e:	60 93 0e 01 	sts	0x010E, r22	; 0x80010e <CurrentMotorCmdOld>
	}

	// General function state machine
	// FoldOut / FoldIN
	// Motor On / Off
	switch (GenaralFunctionState)
 232:	e0 91 27 01 	lds	r30, 0x0127	; 0x800127 <GenaralFunctionState>
 236:	8e 2f       	mov	r24, r30
 238:	90 e0       	ldi	r25, 0x00	; 0
 23a:	88 30       	cpi	r24, 0x08	; 8
 23c:	91 05       	cpc	r25, r1
 23e:	08 f0       	brcs	.+2      	; 0x242 <PLC_StandardTask+0x1a8>
 240:	41 c1       	rjmp	.+642    	; 0x4c4 <__LOCK_REGION_LENGTH__+0xc4>
 242:	fc 01       	movw	r30, r24
 244:	ec 5c       	subi	r30, 0xCC	; 204
 246:	ff 4f       	sbci	r31, 0xFF	; 255
 248:	a2 c3       	rjmp	.+1860   	; 0x98e <__tablejump2__>
	{
		
		case StateOff:
			PWM_Servo1 = ServoMin1;
 24a:	84 e4       	ldi	r24, 0x44	; 68
 24c:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <PWM_Servo1>
			PWM_Servo2 = ServoMin2;
 250:	80 e1       	ldi	r24, 0x10	; 16
 252:	80 93 13 01 	sts	0x0113, r24	; 0x800113 <PWM_Servo2>
			TON_PWM_Servo = 0;
 256:	10 92 19 01 	sts	0x0119, r1	; 0x800119 <TON_PWM_Servo>
 25a:	10 92 1a 01 	sts	0x011A, r1	; 0x80011a <TON_PWM_Servo+0x1>
 25e:	10 92 1b 01 	sts	0x011B, r1	; 0x80011b <TON_PWM_Servo+0x2>
 262:	10 92 1c 01 	sts	0x011C, r1	; 0x80011c <TON_PWM_Servo+0x3>
			
			if (GlbServo1Cnt >= ThresholdFoldOut)
 266:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 26a:	81 34       	cpi	r24, 0x41	; 65
 26c:	08 f4       	brcc	.+2      	; 0x270 <PLC_StandardTask+0x1d6>
 26e:	2c c1       	rjmp	.+600    	; 0x4c8 <__LOCK_REGION_LENGTH__+0xc8>
			{
				GenaralFunctionState = StateFoldOut;
 270:	81 e0       	ldi	r24, 0x01	; 1
 272:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <GenaralFunctionState>
 276:	28 c1       	rjmp	.+592    	; 0x4c8 <__LOCK_REGION_LENGTH__+0xc8>
			}
			break;
			
		case StateFoldOut:
			PWM_Servo2 = ServoMin2;
 278:	80 e1       	ldi	r24, 0x10	; 16
 27a:	80 93 13 01 	sts	0x0113, r24	; 0x800113 <PWM_Servo2>
			TON_PWM_Servo += 1;
 27e:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <TON_PWM_Servo>
 282:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <TON_PWM_Servo+0x1>
 286:	a0 91 1b 01 	lds	r26, 0x011B	; 0x80011b <TON_PWM_Servo+0x2>
 28a:	b0 91 1c 01 	lds	r27, 0x011C	; 0x80011c <TON_PWM_Servo+0x3>
 28e:	01 96       	adiw	r24, 0x01	; 1
 290:	a1 1d       	adc	r26, r1
 292:	b1 1d       	adc	r27, r1
 294:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <TON_PWM_Servo>
 298:	90 93 1a 01 	sts	0x011A, r25	; 0x80011a <TON_PWM_Servo+0x1>
 29c:	a0 93 1b 01 	sts	0x011B, r26	; 0x80011b <TON_PWM_Servo+0x2>
 2a0:	b0 93 1c 01 	sts	0x011C, r27	; 0x80011c <TON_PWM_Servo+0x3>
			if (TON_PWM_Servo >= 10)	// increase PWM every 10 ms
 2a4:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <TON_PWM_Servo>
 2a8:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <TON_PWM_Servo+0x1>
 2ac:	a0 91 1b 01 	lds	r26, 0x011B	; 0x80011b <TON_PWM_Servo+0x2>
 2b0:	b0 91 1c 01 	lds	r27, 0x011C	; 0x80011c <TON_PWM_Servo+0x3>
 2b4:	0a 97       	sbiw	r24, 0x0a	; 10
 2b6:	a1 05       	cpc	r26, r1
 2b8:	b1 05       	cpc	r27, r1
 2ba:	a0 f0       	brcs	.+40     	; 0x2e4 <PLC_StandardTask+0x24a>
			{	
				TON_PWM_Servo = 0;
 2bc:	10 92 19 01 	sts	0x0119, r1	; 0x800119 <TON_PWM_Servo>
 2c0:	10 92 1a 01 	sts	0x011A, r1	; 0x80011a <TON_PWM_Servo+0x1>
 2c4:	10 92 1b 01 	sts	0x011B, r1	; 0x80011b <TON_PWM_Servo+0x2>
 2c8:	10 92 1c 01 	sts	0x011C, r1	; 0x80011c <TON_PWM_Servo+0x3>
				PWM_Servo1 += 1;
 2cc:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <PWM_Servo1>
 2d0:	8f 5f       	subi	r24, 0xFF	; 255
 2d2:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <PWM_Servo1>
				if (PWM_Servo1 >= ServoMax1)
 2d6:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <PWM_Servo1>
 2da:	86 37       	cpi	r24, 0x76	; 118
 2dc:	18 f0       	brcs	.+6      	; 0x2e4 <PLC_StandardTask+0x24a>
				 {
					GenaralFunctionState = StateOut;					 
 2de:	82 e0       	ldi	r24, 0x02	; 2
 2e0:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <GenaralFunctionState>
				 }
			}
			
			if (GlbServo1Cnt < ThresholdFoldOut)
 2e4:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 2e8:	81 34       	cpi	r24, 0x41	; 65
 2ea:	08 f0       	brcs	.+2      	; 0x2ee <PLC_StandardTask+0x254>
 2ec:	ed c0       	rjmp	.+474    	; 0x4c8 <__LOCK_REGION_LENGTH__+0xc8>
			{
				GenaralFunctionState = StateFoldIn;
 2ee:	87 e0       	ldi	r24, 0x07	; 7
 2f0:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <GenaralFunctionState>
 2f4:	e9 c0       	rjmp	.+466    	; 0x4c8 <__LOCK_REGION_LENGTH__+0xc8>
			break;
			
			
			
		case StateOut:
			PWM_Servo2 = ServoMin2;
 2f6:	80 e1       	ldi	r24, 0x10	; 16
 2f8:	80 93 13 01 	sts	0x0113, r24	; 0x800113 <PWM_Servo2>
			PWM_Servo1 = ServoMax1;
 2fc:	86 e7       	ldi	r24, 0x76	; 118
 2fe:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <PWM_Servo1>
			if (GlbServo1Cnt < ThresholdFoldOut)
 302:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 306:	81 34       	cpi	r24, 0x41	; 65
 308:	18 f4       	brcc	.+6      	; 0x310 <PLC_StandardTask+0x276>
			{
				GenaralFunctionState = StateFoldIn;
 30a:	87 e0       	ldi	r24, 0x07	; 7
 30c:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <GenaralFunctionState>
			}


			if (GlbServo1Cnt > ThresholdMotorOn)
 310:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 314:	80 36       	cpi	r24, 0x60	; 96
 316:	08 f4       	brcc	.+2      	; 0x31a <PLC_StandardTask+0x280>
 318:	d7 c0       	rjmp	.+430    	; 0x4c8 <__LOCK_REGION_LENGTH__+0xc8>
			{
				GenaralFunctionState = StateRampUpMotor;
 31a:	83 e0       	ldi	r24, 0x03	; 3
 31c:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <GenaralFunctionState>
 320:	d3 c0       	rjmp	.+422    	; 0x4c8 <__LOCK_REGION_LENGTH__+0xc8>
			break;
		


		case StateRampUpMotor:
			PWM_Servo1 = ServoMax1;
 322:	86 e7       	ldi	r24, 0x76	; 118
 324:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <PWM_Servo1>
			TON_PWM_Servo += 1;
 328:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <TON_PWM_Servo>
 32c:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <TON_PWM_Servo+0x1>
 330:	a0 91 1b 01 	lds	r26, 0x011B	; 0x80011b <TON_PWM_Servo+0x2>
 334:	b0 91 1c 01 	lds	r27, 0x011C	; 0x80011c <TON_PWM_Servo+0x3>
 338:	01 96       	adiw	r24, 0x01	; 1
 33a:	a1 1d       	adc	r26, r1
 33c:	b1 1d       	adc	r27, r1
 33e:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <TON_PWM_Servo>
 342:	90 93 1a 01 	sts	0x011A, r25	; 0x80011a <TON_PWM_Servo+0x1>
 346:	a0 93 1b 01 	sts	0x011B, r26	; 0x80011b <TON_PWM_Servo+0x2>
 34a:	b0 93 1c 01 	sts	0x011C, r27	; 0x80011c <TON_PWM_Servo+0x3>
			if (TON_PWM_Servo >= 10)	// increase PWM every 10 ms
 34e:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <TON_PWM_Servo>
 352:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <TON_PWM_Servo+0x1>
 356:	a0 91 1b 01 	lds	r26, 0x011B	; 0x80011b <TON_PWM_Servo+0x2>
 35a:	b0 91 1c 01 	lds	r27, 0x011C	; 0x80011c <TON_PWM_Servo+0x3>
 35e:	0a 97       	sbiw	r24, 0x0a	; 10
 360:	a1 05       	cpc	r26, r1
 362:	b1 05       	cpc	r27, r1
 364:	a0 f0       	brcs	.+40     	; 0x38e <PLC_StandardTask+0x2f4>
			{
				TON_PWM_Servo = 0;
 366:	10 92 19 01 	sts	0x0119, r1	; 0x800119 <TON_PWM_Servo>
 36a:	10 92 1a 01 	sts	0x011A, r1	; 0x80011a <TON_PWM_Servo+0x1>
 36e:	10 92 1b 01 	sts	0x011B, r1	; 0x80011b <TON_PWM_Servo+0x2>
 372:	10 92 1c 01 	sts	0x011C, r1	; 0x80011c <TON_PWM_Servo+0x3>
				PWM_Servo2 += 1;
 376:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <PWM_Servo2>
 37a:	8f 5f       	subi	r24, 0xFF	; 255
 37c:	80 93 13 01 	sts	0x0113, r24	; 0x800113 <PWM_Servo2>
				if (PWM_Servo2 >= CurrentMotorCmd)
 380:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <PWM_Servo2>
 384:	86 17       	cp	r24, r22
 386:	18 f0       	brcs	.+6      	; 0x38e <PLC_StandardTask+0x2f4>
				{
					GenaralFunctionState = StateMotorOn;
 388:	84 e0       	ldi	r24, 0x04	; 4
 38a:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <GenaralFunctionState>
				}
			}
			
			if (GlbServo1Cnt < ThresholdMotorOn)
 38e:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 392:	8f 35       	cpi	r24, 0x5F	; 95
 394:	08 f0       	brcs	.+2      	; 0x398 <PLC_StandardTask+0x2fe>
 396:	98 c0       	rjmp	.+304    	; 0x4c8 <__LOCK_REGION_LENGTH__+0xc8>
			{
				GenaralFunctionState = StateOut;
 398:	82 e0       	ldi	r24, 0x02	; 2
 39a:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <GenaralFunctionState>
 39e:	94 c0       	rjmp	.+296    	; 0x4c8 <__LOCK_REGION_LENGTH__+0xc8>
			}
			break;
			
			
		case StateMotorOn:
			PWM_Servo1 = ServoMax1;
 3a0:	86 e7       	ldi	r24, 0x76	; 118
 3a2:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <PWM_Servo1>
			PWM_Servo2 = CurrentMotorCmd;
 3a6:	60 93 13 01 	sts	0x0113, r22	; 0x800113 <PWM_Servo2>
			TON_PWM_Servo = 0;
 3aa:	10 92 19 01 	sts	0x0119, r1	; 0x800119 <TON_PWM_Servo>
 3ae:	10 92 1a 01 	sts	0x011A, r1	; 0x80011a <TON_PWM_Servo+0x1>
 3b2:	10 92 1b 01 	sts	0x011B, r1	; 0x80011b <TON_PWM_Servo+0x2>
 3b6:	10 92 1c 01 	sts	0x011C, r1	; 0x80011c <TON_PWM_Servo+0x3>

			if (GlbServo1Cnt < ThresholdMotorOn)
 3ba:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 3be:	8f 35       	cpi	r24, 0x5F	; 95
 3c0:	08 f0       	brcs	.+2      	; 0x3c4 <PLC_StandardTask+0x32a>
 3c2:	82 c0       	rjmp	.+260    	; 0x4c8 <__LOCK_REGION_LENGTH__+0xc8>
			{
				GenaralFunctionState = StateRampDownMotor;
 3c4:	85 e0       	ldi	r24, 0x05	; 5
 3c6:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <GenaralFunctionState>
 3ca:	7e c0       	rjmp	.+252    	; 0x4c8 <__LOCK_REGION_LENGTH__+0xc8>
		
		
		break;

		case StateRampDownMotor:
			PWM_Servo1 = ServoMax1;
 3cc:	86 e7       	ldi	r24, 0x76	; 118
 3ce:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <PWM_Servo1>
			TON_PWM_Servo += 1;
 3d2:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <TON_PWM_Servo>
 3d6:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <TON_PWM_Servo+0x1>
 3da:	a0 91 1b 01 	lds	r26, 0x011B	; 0x80011b <TON_PWM_Servo+0x2>
 3de:	b0 91 1c 01 	lds	r27, 0x011C	; 0x80011c <TON_PWM_Servo+0x3>
 3e2:	01 96       	adiw	r24, 0x01	; 1
 3e4:	a1 1d       	adc	r26, r1
 3e6:	b1 1d       	adc	r27, r1
 3e8:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <TON_PWM_Servo>
 3ec:	90 93 1a 01 	sts	0x011A, r25	; 0x80011a <TON_PWM_Servo+0x1>
 3f0:	a0 93 1b 01 	sts	0x011B, r26	; 0x80011b <TON_PWM_Servo+0x2>
 3f4:	b0 93 1c 01 	sts	0x011C, r27	; 0x80011c <TON_PWM_Servo+0x3>
			if (TON_PWM_Servo >= 10)	// increase PWM every 10 ms
 3f8:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <TON_PWM_Servo>
 3fc:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <TON_PWM_Servo+0x1>
 400:	a0 91 1b 01 	lds	r26, 0x011B	; 0x80011b <TON_PWM_Servo+0x2>
 404:	b0 91 1c 01 	lds	r27, 0x011C	; 0x80011c <TON_PWM_Servo+0x3>
 408:	0a 97       	sbiw	r24, 0x0a	; 10
 40a:	a1 05       	cpc	r26, r1
 40c:	b1 05       	cpc	r27, r1
 40e:	a0 f0       	brcs	.+40     	; 0x438 <__LOCK_REGION_LENGTH__+0x38>
			{
				TON_PWM_Servo = 0;
 410:	10 92 19 01 	sts	0x0119, r1	; 0x800119 <TON_PWM_Servo>
 414:	10 92 1a 01 	sts	0x011A, r1	; 0x80011a <TON_PWM_Servo+0x1>
 418:	10 92 1b 01 	sts	0x011B, r1	; 0x80011b <TON_PWM_Servo+0x2>
 41c:	10 92 1c 01 	sts	0x011C, r1	; 0x80011c <TON_PWM_Servo+0x3>
				PWM_Servo2 -= 1;
 420:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <PWM_Servo2>
 424:	81 50       	subi	r24, 0x01	; 1
 426:	80 93 13 01 	sts	0x0113, r24	; 0x800113 <PWM_Servo2>
				if (PWM_Servo2 <= ServoMin2)
 42a:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <PWM_Servo2>
 42e:	81 31       	cpi	r24, 0x11	; 17
 430:	18 f4       	brcc	.+6      	; 0x438 <__LOCK_REGION_LENGTH__+0x38>
				{
					GenaralFunctionState = StateFoldIn;
 432:	87 e0       	ldi	r24, 0x07	; 7
 434:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <GenaralFunctionState>
				}
			}
			
			if (GlbServo1Cnt > ThresholdMotorOn)
 438:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 43c:	80 36       	cpi	r24, 0x60	; 96
 43e:	08 f4       	brcc	.+2      	; 0x442 <__LOCK_REGION_LENGTH__+0x42>
 440:	43 c0       	rjmp	.+134    	; 0x4c8 <__LOCK_REGION_LENGTH__+0xc8>
			{
				GenaralFunctionState = StateRampUpMotor;
 442:	83 e0       	ldi	r24, 0x03	; 3
 444:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <GenaralFunctionState>
 448:	3f c0       	rjmp	.+126    	; 0x4c8 <__LOCK_REGION_LENGTH__+0xc8>
			}
			break;


		case StateFoldIn:
			PWM_Servo2 = ServoMin2;
 44a:	80 e1       	ldi	r24, 0x10	; 16
 44c:	80 93 13 01 	sts	0x0113, r24	; 0x800113 <PWM_Servo2>
			TON_PWM_Servo += 1;
 450:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <TON_PWM_Servo>
 454:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <TON_PWM_Servo+0x1>
 458:	a0 91 1b 01 	lds	r26, 0x011B	; 0x80011b <TON_PWM_Servo+0x2>
 45c:	b0 91 1c 01 	lds	r27, 0x011C	; 0x80011c <TON_PWM_Servo+0x3>
 460:	01 96       	adiw	r24, 0x01	; 1
 462:	a1 1d       	adc	r26, r1
 464:	b1 1d       	adc	r27, r1
 466:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <TON_PWM_Servo>
 46a:	90 93 1a 01 	sts	0x011A, r25	; 0x80011a <TON_PWM_Servo+0x1>
 46e:	a0 93 1b 01 	sts	0x011B, r26	; 0x80011b <TON_PWM_Servo+0x2>
 472:	b0 93 1c 01 	sts	0x011C, r27	; 0x80011c <TON_PWM_Servo+0x3>
			if (TON_PWM_Servo >= 10)	// decrease PWM every 10 ms
 476:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <TON_PWM_Servo>
 47a:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <TON_PWM_Servo+0x1>
 47e:	a0 91 1b 01 	lds	r26, 0x011B	; 0x80011b <TON_PWM_Servo+0x2>
 482:	b0 91 1c 01 	lds	r27, 0x011C	; 0x80011c <TON_PWM_Servo+0x3>
 486:	0a 97       	sbiw	r24, 0x0a	; 10
 488:	a1 05       	cpc	r26, r1
 48a:	b1 05       	cpc	r27, r1
 48c:	98 f0       	brcs	.+38     	; 0x4b4 <__LOCK_REGION_LENGTH__+0xb4>
			{
				TON_PWM_Servo = 0;
 48e:	10 92 19 01 	sts	0x0119, r1	; 0x800119 <TON_PWM_Servo>
 492:	10 92 1a 01 	sts	0x011A, r1	; 0x80011a <TON_PWM_Servo+0x1>
 496:	10 92 1b 01 	sts	0x011B, r1	; 0x80011b <TON_PWM_Servo+0x2>
 49a:	10 92 1c 01 	sts	0x011C, r1	; 0x80011c <TON_PWM_Servo+0x3>
				PWM_Servo1 -= 1;
 49e:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <PWM_Servo1>
 4a2:	81 50       	subi	r24, 0x01	; 1
 4a4:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <PWM_Servo1>
				if (PWM_Servo1 <= ServoMin1)
 4a8:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <PWM_Servo1>
 4ac:	85 34       	cpi	r24, 0x45	; 69
 4ae:	10 f4       	brcc	.+4      	; 0x4b4 <__LOCK_REGION_LENGTH__+0xb4>
				{
					GenaralFunctionState = StateOff;
 4b0:	10 92 27 01 	sts	0x0127, r1	; 0x800127 <GenaralFunctionState>
				}
			}
			
			if (GlbServo1Cnt > ThresholdFoldOut)
 4b4:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 4b8:	82 34       	cpi	r24, 0x42	; 66
 4ba:	30 f0       	brcs	.+12     	; 0x4c8 <__LOCK_REGION_LENGTH__+0xc8>
			{
				GenaralFunctionState = StateFoldOut;
 4bc:	81 e0       	ldi	r24, 0x01	; 1
 4be:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <GenaralFunctionState>
 4c2:	02 c0       	rjmp	.+4      	; 0x4c8 <__LOCK_REGION_LENGTH__+0xc8>

			break;
		break;
		
		default:
			GenaralFunctionState = StateOff;
 4c4:	10 92 27 01 	sts	0x0127, r1	; 0x800127 <GenaralFunctionState>
			break;
	}

*/

		OCR1BH = 0;
 4c8:	10 92 8b 00 	sts	0x008B, r1	; 0x80008b <__TEXT_REGION_LENGTH__+0x7e008b>
		OCR1BL = PWM_Servo1;
 4cc:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <PWM_Servo1>
 4d0:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7e008a>
		OCR2A = PWM_Servo2;
 4d4:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <PWM_Servo2>
 4d8:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7e00b3>

}
 4dc:	ff 90       	pop	r15
 4de:	ef 90       	pop	r14
 4e0:	df 90       	pop	r13
 4e2:	cf 90       	pop	r12
 4e4:	bf 90       	pop	r11
 4e6:	af 90       	pop	r10
 4e8:	9f 90       	pop	r9
 4ea:	8f 90       	pop	r8
 4ec:	08 95       	ret

000004ee <InitSPS>:
void InitSPS (void);
void InitSPS (void)
{
	// Port B as Input			-> PB0 Input Servo 1 signal
	// Port PB5 as Output		-> Life Ticker
	DDRB |= (1 << PINB5);
 4ee:	25 9a       	sbi	0x04, 5	; 4

	// Port PD5 as Output		-> check Servo 1 signal
	// Port PD7 as Output		-> Indicator "time exceeds"
	DDRD |= (1 << PIND7) | (1 << PIND5);
 4f0:	8a b1       	in	r24, 0x0a	; 10
 4f2:	80 6a       	ori	r24, 0xA0	; 160
 4f4:	8a b9       	out	0x0a, r24	; 10
	// es gibt zwei TC1 Control Register: TCCR1A und TCCR1B
	//    WGM13,WGM12,WGM10,WGM11,WGM10 = 0,1,1,1    heißt Fast PWM 10-Bit
	//    COM1A1,COM1A0 = 1,0  heißt Clear OC1A on compare match, set OC1A at BOTTOM (Non-inverting mode)
	//    CS12,CS11,CS10 = 1,0,0      heißt clk/256 (From prescaler)
	//    Mode 7: Beschreibung: ATmega328_p data sheet.pdf Seite -176-
	TCCR1A = ((1 << COM1B1) | (1 << WGM11) | (1 << WGM10) );
 4f6:	83 e2       	ldi	r24, 0x23	; 35
 4f8:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7e0080>
	TCCR1B = ((1 << CS12) | ( 1<< WGM12));
 4fc:	8c e0       	ldi	r24, 0x0C	; 12
 4fe:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7e0081>


	// Port  PB2(OC1A) as Output	-> Servo 1
	DDRB |= (1 << PINB2);
 502:	22 9a       	sbi	0x04, 2	; 4
	// es gibt zwei TC1 Control Register: TCCR2A und TCCR2B
	//    WGM22,WGM21,WGM20 = 0,1,1    heißt Fast PWM 8-Bit
	//    COM2A1,COM2A0 = 1,0  heißt Clear OC2A on compare match, set OC2A at BOTTOM (Non-inverting mode)
	//    CS22,CS21,CS20 = 1,1,1      heißt clk/1024 (From prescaler)
	//    Mode 3: Beschreibung: ATmega328_p data sheet.pdf Seite -206-
	TCCR2A |= ((1 << COM2A1) | (1 << WGM21) | (1 << WGM20) );
 504:	e0 eb       	ldi	r30, 0xB0	; 176
 506:	f0 e0       	ldi	r31, 0x00	; 0
 508:	80 81       	ld	r24, Z
 50a:	83 68       	ori	r24, 0x83	; 131
 50c:	80 83       	st	Z, r24
	TCCR2B |= ((1 << CS22) | (1 << CS21) | (1 << CS20));
 50e:	e1 eb       	ldi	r30, 0xB1	; 177
 510:	f0 e0       	ldi	r31, 0x00	; 0
 512:	80 81       	ld	r24, Z
 514:	87 60       	ori	r24, 0x07	; 7
 516:	80 83       	st	Z, r24


void CalcScaling(float fReceiverMin, float fReceiverMax, float fServoMin, float fServoMax);
void CalcScaling(float fReceiverMin, float fReceiverMax, float fServoMin, float fServoMax)
{
	fM = (fServoMax - fServoMin) / (fReceiverMax - fReceiverMin);
 518:	8d ec       	ldi	r24, 0xCD	; 205
 51a:	9c ec       	ldi	r25, 0xCC	; 204
 51c:	ac e4       	ldi	r26, 0x4C	; 76
 51e:	be e3       	ldi	r27, 0x3E	; 62
 520:	80 93 0f 01 	sts	0x010F, r24	; 0x80010f <fM>
 524:	90 93 10 01 	sts	0x0110, r25	; 0x800110 <fM+0x1>
 528:	a0 93 11 01 	sts	0x0111, r26	; 0x800111 <fM+0x2>
 52c:	b0 93 12 01 	sts	0x0112, r27	; 0x800112 <fM+0x3>
	fT = fServoMax- (fM * fReceiverMax);
 530:	60 91 0f 01 	lds	r22, 0x010F	; 0x80010f <fM>
 534:	70 91 10 01 	lds	r23, 0x0110	; 0x800110 <fM+0x1>
 538:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <fM+0x2>
 53c:	90 91 12 01 	lds	r25, 0x0112	; 0x800112 <fM+0x3>
 540:	20 e0       	ldi	r18, 0x00	; 0
 542:	30 e0       	ldi	r19, 0x00	; 0
 544:	4c ed       	ldi	r20, 0xDC	; 220
 546:	52 e4       	ldi	r21, 0x42	; 66
 548:	bf d1       	rcall	.+894    	; 0x8c8 <__mulsf3>
 54a:	9b 01       	movw	r18, r22
 54c:	ac 01       	movw	r20, r24
 54e:	60 e0       	ldi	r22, 0x00	; 0
 550:	70 e0       	ldi	r23, 0x00	; 0
 552:	80 ee       	ldi	r24, 0xE0	; 224
 554:	91 e4       	ldi	r25, 0x41	; 65
 556:	99 d0       	rcall	.+306    	; 0x68a <__subsf3>
 558:	60 93 01 01 	sts	0x0101, r22	; 0x800101 <fT>
 55c:	70 93 02 01 	sts	0x0102, r23	; 0x800102 <fT+0x1>
 560:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <fT+0x2>
 564:	90 93 04 01 	sts	0x0104, r25	; 0x800104 <fT+0x3>
 568:	08 95       	ret

0000056a <SpsMainLoop>:
void SpsMainLoop (void)
{


	// State machine "Read Pulse Width From RC Receiver Channel 1"
	switch (Servo1State)
 56a:	80 91 2e 01 	lds	r24, 0x012E	; 0x80012e <Servo1State>
 56e:	88 23       	and	r24, r24
 570:	19 f0       	breq	.+6      	; 0x578 <SpsMainLoop+0xe>
 572:	8a 30       	cpi	r24, 0x0A	; 10
 574:	49 f0       	breq	.+18     	; 0x588 <SpsMainLoop+0x1e>
 576:	19 c0       	rjmp	.+50     	; 0x5aa <SpsMainLoop+0x40>
	{
		case 0:
		//Servo1_LED_OFF();
		if ((PIND & 0x04) > 0)
 578:	4a 9b       	sbis	0x09, 2	; 9
 57a:	17 c0       	rjmp	.+46     	; 0x5aa <SpsMainLoop+0x40>
		{
			Servo1cnt = 0;
 57c:	10 92 2b 01 	sts	0x012B, r1	; 0x80012b <Servo1cnt>
			Servo1State = 10;
 580:	8a e0       	ldi	r24, 0x0A	; 10
 582:	80 93 2e 01 	sts	0x012E, r24	; 0x80012e <Servo1State>
 586:	11 c0       	rjmp	.+34     	; 0x5aa <SpsMainLoop+0x40>
		}
		break;

		case 10:
		//Servo1_LED_ON();
		if  ((PIND & 0x04) == 0)
 588:	4a 99       	sbic	0x09, 2	; 9
 58a:	0a c0       	rjmp	.+20     	; 0x5a0 <SpsMainLoop+0x36>
		{ 
			GlbServo1Cnt = Servo1cnt;
 58c:	80 91 2b 01 	lds	r24, 0x012B	; 0x80012b <Servo1cnt>
 590:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <GlbServo1Cnt>
			Watchdog1 = 1;
 594:	81 e0       	ldi	r24, 0x01	; 1
 596:	80 93 2a 01 	sts	0x012A, r24	; 0x80012a <Watchdog1>
			Servo1State = 0;
 59a:	10 92 2e 01 	sts	0x012E, r1	; 0x80012e <Servo1State>
 59e:	05 c0       	rjmp	.+10     	; 0x5aa <SpsMainLoop+0x40>
		}
		else
		{
			Servo1cnt += 1;
 5a0:	80 91 2b 01 	lds	r24, 0x012B	; 0x80012b <Servo1cnt>
 5a4:	8f 5f       	subi	r24, 0xFF	; 255
 5a6:	80 93 2b 01 	sts	0x012B, r24	; 0x80012b <Servo1cnt>
		break;
	}
	

	// State machine "Read Pulse Width From RC Receiver Channel 2"
	switch (Servo2State)
 5aa:	80 91 2d 01 	lds	r24, 0x012D	; 0x80012d <Servo2State>
 5ae:	88 23       	and	r24, r24
 5b0:	19 f0       	breq	.+6      	; 0x5b8 <SpsMainLoop+0x4e>
 5b2:	8a 30       	cpi	r24, 0x0A	; 10
 5b4:	51 f0       	breq	.+20     	; 0x5ca <SpsMainLoop+0x60>
 5b6:	08 95       	ret
	{
		case 0:
		Servo1_LED_OFF();
 5b8:	5d 98       	cbi	0x0b, 5	; 11
		if ((PIND & 0x10) > 0)
 5ba:	4c 9b       	sbis	0x09, 4	; 9
 5bc:	18 c0       	rjmp	.+48     	; 0x5ee <SpsMainLoop+0x84>
		{
			Servo2cnt = 0;
 5be:	10 92 2c 01 	sts	0x012C, r1	; 0x80012c <Servo2cnt>
			Servo2State = 10;
 5c2:	8a e0       	ldi	r24, 0x0A	; 10
 5c4:	80 93 2d 01 	sts	0x012D, r24	; 0x80012d <Servo2State>
 5c8:	08 95       	ret
		}
		break;

		case 10:
		Servo1_LED_ON();
 5ca:	5d 9a       	sbi	0x0b, 5	; 11
		if  ((PIND & 0x10) == 0)
 5cc:	4c 99       	sbic	0x09, 4	; 9
 5ce:	0a c0       	rjmp	.+20     	; 0x5e4 <SpsMainLoop+0x7a>
		{
			GlbServo2Cnt = Servo2cnt;
 5d0:	80 91 2c 01 	lds	r24, 0x012C	; 0x80012c <Servo2cnt>
 5d4:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <GlbServo2Cnt>
			Watchdog2 = 1;
 5d8:	81 e0       	ldi	r24, 0x01	; 1
 5da:	80 93 29 01 	sts	0x0129, r24	; 0x800129 <Watchdog2>
			Servo2State = 0;
 5de:	10 92 2d 01 	sts	0x012D, r1	; 0x80012d <Servo2State>
 5e2:	08 95       	ret
		}
		else
		{
			Servo2cnt += 1;
 5e4:	80 91 2c 01 	lds	r24, 0x012C	; 0x80012c <Servo2cnt>
 5e8:	8f 5f       	subi	r24, 0xFF	; 255
 5ea:	80 93 2c 01 	sts	0x012C, r24	; 0x80012c <Servo2cnt>
 5ee:	08 95       	ret

000005f0 <InitInterrupt>:
void InitInterrupt(void);
void InitInterrupt(void)
{
	//Timer 0 as PLC clock
	// Init PLC clock
	TCCR0A |= (1 << WGM01) | (1 << COM0A0);	// CTC-Mode, Signal output at PD6
 5f0:	84 b5       	in	r24, 0x24	; 36
 5f2:	82 64       	ori	r24, 0x42	; 66
 5f4:	84 bd       	out	0x24, r24	; 36
	TCCR0B |= (1 << CS01);					// CS02,CS01,CS00 = 0,1,0  Prescaler 8, Frequenz = 16MHz/8/OCR0A=160  => 100 kHz  
 5f6:	85 b5       	in	r24, 0x25	; 37
 5f8:	82 60       	ori	r24, 0x02	; 2
 5fa:	85 bd       	out	0x25, r24	; 37
	TIMSK0 |= (1 << OCIE0A);					// Interrupt, wenn compare A ist
 5fc:	ee e6       	ldi	r30, 0x6E	; 110
 5fe:	f0 e0       	ldi	r31, 0x00	; 0
 600:	80 81       	ld	r24, Z
 602:	82 60       	ori	r24, 0x02	; 2
 604:	80 83       	st	Z, r24
	OCR0A = 39;								// Timer0 zählt von 0 bis OCR0A und löst dann einen Interrupt aus
 606:	87 e2       	ldi	r24, 0x27	; 39
 608:	87 bd       	out	0x27, r24	; 39
	// f(PD6) = f(clk) / (2 * N *(1 + OCR0A))
	// f(PD6) = 16MHz / (2 * 8 *(1 + 39)) = 25 kHz
	// ==> PLC clock = 50 kHz
	*/

	sei();	
 60a:	78 94       	sei
 60c:	08 95       	ret

0000060e <main>:
}


int main (void)
{
	InitSPS();
 60e:	6f df       	rcall	.-290    	; 0x4ee <InitSPS>
	InitInterrupt();
 610:	ef df       	rcall	.-34     	; 0x5f0 <InitInterrupt>
 612:	80 91 2f 01 	lds	r24, 0x012F	; 0x80012f <StandardTaskTrigger>
	
	while(1) 
	{
		if (StandardTaskTrigger == 1)
 616:	81 30       	cpi	r24, 0x01	; 1
 618:	e1 f7       	brne	.-8      	; 0x612 <main+0x4>
 61a:	10 92 2f 01 	sts	0x012F, r1	; 0x80012f <StandardTaskTrigger>
		{		
			StandardTaskTrigger = 0;
			PLC_StandardTask();
 61e:	3d dd       	rcall	.-1414   	; 0x9a <PLC_StandardTask>
 620:	f8 cf       	rjmp	.-16     	; 0x612 <main+0x4>

00000622 <__vector_14>:
 622:	1f 92       	push	r1
ISR(TIMER0_COMPA_vect)	//Timer 0 as PLC clock

/*
ISR(TIMER1_COMPA_vect)	//Timer 1 as PLC clock
*/
{	LED_ON();				// Led checks "time exceeds"
 624:	0f 92       	push	r0
 626:	0f b6       	in	r0, 0x3f	; 63
 628:	0f 92       	push	r0
 62a:	11 24       	eor	r1, r1
 62c:	2f 93       	push	r18
 62e:	3f 93       	push	r19
 630:	4f 93       	push	r20
 632:	5f 93       	push	r21
 634:	6f 93       	push	r22
 636:	7f 93       	push	r23
 638:	8f 93       	push	r24
 63a:	9f 93       	push	r25
 63c:	af 93       	push	r26
 63e:	bf 93       	push	r27
 640:	ef 93       	push	r30
 642:	ff 93       	push	r31
 644:	5f 9a       	sbi	0x0b, 7	; 11
	
	if (StandardTaskCnt >= 50)		// 50 x Fast Task. 1 x Standard task
 646:	80 91 30 01 	lds	r24, 0x0130	; 0x800130 <StandardTaskCnt>
 64a:	82 33       	cpi	r24, 0x32	; 50
 64c:	30 f0       	brcs	.+12     	; 0x65a <__vector_14+0x38>
	{
		StandardTaskTrigger = 1;
 64e:	81 e0       	ldi	r24, 0x01	; 1
 650:	80 93 2f 01 	sts	0x012F, r24	; 0x80012f <StandardTaskTrigger>
		StandardTaskCnt = 0;
 654:	10 92 30 01 	sts	0x0130, r1	; 0x800130 <StandardTaskCnt>
 658:	05 c0       	rjmp	.+10     	; 0x664 <__vector_14+0x42>
	} 
	else
	{
		StandardTaskCnt += 1;
 65a:	80 91 30 01 	lds	r24, 0x0130	; 0x800130 <StandardTaskCnt>
 65e:	8f 5f       	subi	r24, 0xFF	; 255
 660:	80 93 30 01 	sts	0x0130, r24	; 0x800130 <StandardTaskCnt>
	}
	
	SpsMainLoop();
 664:	82 df       	rcall	.-252    	; 0x56a <SpsMainLoop>
	
	LED_OFF();				// Led checks "time exceeds"
 666:	5f 98       	cbi	0x0b, 7	; 11
}
 668:	ff 91       	pop	r31
 66a:	ef 91       	pop	r30
 66c:	bf 91       	pop	r27
 66e:	af 91       	pop	r26
 670:	9f 91       	pop	r25
 672:	8f 91       	pop	r24
 674:	7f 91       	pop	r23
 676:	6f 91       	pop	r22
 678:	5f 91       	pop	r21
 67a:	4f 91       	pop	r20
 67c:	3f 91       	pop	r19
 67e:	2f 91       	pop	r18
 680:	0f 90       	pop	r0
 682:	0f be       	out	0x3f, r0	; 63
 684:	0f 90       	pop	r0
 686:	1f 90       	pop	r1
 688:	18 95       	reti

0000068a <__subsf3>:
 68a:	50 58       	subi	r21, 0x80	; 128

0000068c <__addsf3>:
 68c:	bb 27       	eor	r27, r27
 68e:	aa 27       	eor	r26, r26
 690:	0e d0       	rcall	.+28     	; 0x6ae <__addsf3x>
 692:	e0 c0       	rjmp	.+448    	; 0x854 <__fp_round>
 694:	d1 d0       	rcall	.+418    	; 0x838 <__fp_pscA>
 696:	30 f0       	brcs	.+12     	; 0x6a4 <__addsf3+0x18>
 698:	d6 d0       	rcall	.+428    	; 0x846 <__fp_pscB>
 69a:	20 f0       	brcs	.+8      	; 0x6a4 <__addsf3+0x18>
 69c:	31 f4       	brne	.+12     	; 0x6aa <__addsf3+0x1e>
 69e:	9f 3f       	cpi	r25, 0xFF	; 255
 6a0:	11 f4       	brne	.+4      	; 0x6a6 <__addsf3+0x1a>
 6a2:	1e f4       	brtc	.+6      	; 0x6aa <__addsf3+0x1e>
 6a4:	c6 c0       	rjmp	.+396    	; 0x832 <__fp_nan>
 6a6:	0e f4       	brtc	.+2      	; 0x6aa <__addsf3+0x1e>
 6a8:	e0 95       	com	r30
 6aa:	e7 fb       	bst	r30, 7
 6ac:	bc c0       	rjmp	.+376    	; 0x826 <__fp_inf>

000006ae <__addsf3x>:
 6ae:	e9 2f       	mov	r30, r25
 6b0:	e2 d0       	rcall	.+452    	; 0x876 <__fp_split3>
 6b2:	80 f3       	brcs	.-32     	; 0x694 <__addsf3+0x8>
 6b4:	ba 17       	cp	r27, r26
 6b6:	62 07       	cpc	r22, r18
 6b8:	73 07       	cpc	r23, r19
 6ba:	84 07       	cpc	r24, r20
 6bc:	95 07       	cpc	r25, r21
 6be:	18 f0       	brcs	.+6      	; 0x6c6 <__addsf3x+0x18>
 6c0:	71 f4       	brne	.+28     	; 0x6de <__addsf3x+0x30>
 6c2:	9e f5       	brtc	.+102    	; 0x72a <__addsf3x+0x7c>
 6c4:	fa c0       	rjmp	.+500    	; 0x8ba <__fp_zero>
 6c6:	0e f4       	brtc	.+2      	; 0x6ca <__addsf3x+0x1c>
 6c8:	e0 95       	com	r30
 6ca:	0b 2e       	mov	r0, r27
 6cc:	ba 2f       	mov	r27, r26
 6ce:	a0 2d       	mov	r26, r0
 6d0:	0b 01       	movw	r0, r22
 6d2:	b9 01       	movw	r22, r18
 6d4:	90 01       	movw	r18, r0
 6d6:	0c 01       	movw	r0, r24
 6d8:	ca 01       	movw	r24, r20
 6da:	a0 01       	movw	r20, r0
 6dc:	11 24       	eor	r1, r1
 6de:	ff 27       	eor	r31, r31
 6e0:	59 1b       	sub	r21, r25
 6e2:	99 f0       	breq	.+38     	; 0x70a <__addsf3x+0x5c>
 6e4:	59 3f       	cpi	r21, 0xF9	; 249
 6e6:	50 f4       	brcc	.+20     	; 0x6fc <__addsf3x+0x4e>
 6e8:	50 3e       	cpi	r21, 0xE0	; 224
 6ea:	68 f1       	brcs	.+90     	; 0x746 <__addsf3x+0x98>
 6ec:	1a 16       	cp	r1, r26
 6ee:	f0 40       	sbci	r31, 0x00	; 0
 6f0:	a2 2f       	mov	r26, r18
 6f2:	23 2f       	mov	r18, r19
 6f4:	34 2f       	mov	r19, r20
 6f6:	44 27       	eor	r20, r20
 6f8:	58 5f       	subi	r21, 0xF8	; 248
 6fa:	f3 cf       	rjmp	.-26     	; 0x6e2 <__addsf3x+0x34>
 6fc:	46 95       	lsr	r20
 6fe:	37 95       	ror	r19
 700:	27 95       	ror	r18
 702:	a7 95       	ror	r26
 704:	f0 40       	sbci	r31, 0x00	; 0
 706:	53 95       	inc	r21
 708:	c9 f7       	brne	.-14     	; 0x6fc <__addsf3x+0x4e>
 70a:	7e f4       	brtc	.+30     	; 0x72a <__addsf3x+0x7c>
 70c:	1f 16       	cp	r1, r31
 70e:	ba 0b       	sbc	r27, r26
 710:	62 0b       	sbc	r22, r18
 712:	73 0b       	sbc	r23, r19
 714:	84 0b       	sbc	r24, r20
 716:	ba f0       	brmi	.+46     	; 0x746 <__addsf3x+0x98>
 718:	91 50       	subi	r25, 0x01	; 1
 71a:	a1 f0       	breq	.+40     	; 0x744 <__addsf3x+0x96>
 71c:	ff 0f       	add	r31, r31
 71e:	bb 1f       	adc	r27, r27
 720:	66 1f       	adc	r22, r22
 722:	77 1f       	adc	r23, r23
 724:	88 1f       	adc	r24, r24
 726:	c2 f7       	brpl	.-16     	; 0x718 <__addsf3x+0x6a>
 728:	0e c0       	rjmp	.+28     	; 0x746 <__addsf3x+0x98>
 72a:	ba 0f       	add	r27, r26
 72c:	62 1f       	adc	r22, r18
 72e:	73 1f       	adc	r23, r19
 730:	84 1f       	adc	r24, r20
 732:	48 f4       	brcc	.+18     	; 0x746 <__addsf3x+0x98>
 734:	87 95       	ror	r24
 736:	77 95       	ror	r23
 738:	67 95       	ror	r22
 73a:	b7 95       	ror	r27
 73c:	f7 95       	ror	r31
 73e:	9e 3f       	cpi	r25, 0xFE	; 254
 740:	08 f0       	brcs	.+2      	; 0x744 <__addsf3x+0x96>
 742:	b3 cf       	rjmp	.-154    	; 0x6aa <__addsf3+0x1e>
 744:	93 95       	inc	r25
 746:	88 0f       	add	r24, r24
 748:	08 f0       	brcs	.+2      	; 0x74c <__addsf3x+0x9e>
 74a:	99 27       	eor	r25, r25
 74c:	ee 0f       	add	r30, r30
 74e:	97 95       	ror	r25
 750:	87 95       	ror	r24
 752:	08 95       	ret

00000754 <__fixunssfsi>:
 754:	98 d0       	rcall	.+304    	; 0x886 <__fp_splitA>
 756:	88 f0       	brcs	.+34     	; 0x77a <__fixunssfsi+0x26>
 758:	9f 57       	subi	r25, 0x7F	; 127
 75a:	90 f0       	brcs	.+36     	; 0x780 <__fixunssfsi+0x2c>
 75c:	b9 2f       	mov	r27, r25
 75e:	99 27       	eor	r25, r25
 760:	b7 51       	subi	r27, 0x17	; 23
 762:	a0 f0       	brcs	.+40     	; 0x78c <__fixunssfsi+0x38>
 764:	d1 f0       	breq	.+52     	; 0x79a <__fixunssfsi+0x46>
 766:	66 0f       	add	r22, r22
 768:	77 1f       	adc	r23, r23
 76a:	88 1f       	adc	r24, r24
 76c:	99 1f       	adc	r25, r25
 76e:	1a f0       	brmi	.+6      	; 0x776 <__fixunssfsi+0x22>
 770:	ba 95       	dec	r27
 772:	c9 f7       	brne	.-14     	; 0x766 <__fixunssfsi+0x12>
 774:	12 c0       	rjmp	.+36     	; 0x79a <__fixunssfsi+0x46>
 776:	b1 30       	cpi	r27, 0x01	; 1
 778:	81 f0       	breq	.+32     	; 0x79a <__fixunssfsi+0x46>
 77a:	9f d0       	rcall	.+318    	; 0x8ba <__fp_zero>
 77c:	b1 e0       	ldi	r27, 0x01	; 1
 77e:	08 95       	ret
 780:	9c c0       	rjmp	.+312    	; 0x8ba <__fp_zero>
 782:	67 2f       	mov	r22, r23
 784:	78 2f       	mov	r23, r24
 786:	88 27       	eor	r24, r24
 788:	b8 5f       	subi	r27, 0xF8	; 248
 78a:	39 f0       	breq	.+14     	; 0x79a <__fixunssfsi+0x46>
 78c:	b9 3f       	cpi	r27, 0xF9	; 249
 78e:	cc f3       	brlt	.-14     	; 0x782 <__fixunssfsi+0x2e>
 790:	86 95       	lsr	r24
 792:	77 95       	ror	r23
 794:	67 95       	ror	r22
 796:	b3 95       	inc	r27
 798:	d9 f7       	brne	.-10     	; 0x790 <__fixunssfsi+0x3c>
 79a:	3e f4       	brtc	.+14     	; 0x7aa <__fixunssfsi+0x56>
 79c:	90 95       	com	r25
 79e:	80 95       	com	r24
 7a0:	70 95       	com	r23
 7a2:	61 95       	neg	r22
 7a4:	7f 4f       	sbci	r23, 0xFF	; 255
 7a6:	8f 4f       	sbci	r24, 0xFF	; 255
 7a8:	9f 4f       	sbci	r25, 0xFF	; 255
 7aa:	08 95       	ret

000007ac <__floatunsisf>:
 7ac:	e8 94       	clt
 7ae:	09 c0       	rjmp	.+18     	; 0x7c2 <__floatsisf+0x12>

000007b0 <__floatsisf>:
 7b0:	97 fb       	bst	r25, 7
 7b2:	3e f4       	brtc	.+14     	; 0x7c2 <__floatsisf+0x12>
 7b4:	90 95       	com	r25
 7b6:	80 95       	com	r24
 7b8:	70 95       	com	r23
 7ba:	61 95       	neg	r22
 7bc:	7f 4f       	sbci	r23, 0xFF	; 255
 7be:	8f 4f       	sbci	r24, 0xFF	; 255
 7c0:	9f 4f       	sbci	r25, 0xFF	; 255
 7c2:	99 23       	and	r25, r25
 7c4:	a9 f0       	breq	.+42     	; 0x7f0 <__floatsisf+0x40>
 7c6:	f9 2f       	mov	r31, r25
 7c8:	96 e9       	ldi	r25, 0x96	; 150
 7ca:	bb 27       	eor	r27, r27
 7cc:	93 95       	inc	r25
 7ce:	f6 95       	lsr	r31
 7d0:	87 95       	ror	r24
 7d2:	77 95       	ror	r23
 7d4:	67 95       	ror	r22
 7d6:	b7 95       	ror	r27
 7d8:	f1 11       	cpse	r31, r1
 7da:	f8 cf       	rjmp	.-16     	; 0x7cc <__floatsisf+0x1c>
 7dc:	fa f4       	brpl	.+62     	; 0x81c <__floatsisf+0x6c>
 7de:	bb 0f       	add	r27, r27
 7e0:	11 f4       	brne	.+4      	; 0x7e6 <__floatsisf+0x36>
 7e2:	60 ff       	sbrs	r22, 0
 7e4:	1b c0       	rjmp	.+54     	; 0x81c <__floatsisf+0x6c>
 7e6:	6f 5f       	subi	r22, 0xFF	; 255
 7e8:	7f 4f       	sbci	r23, 0xFF	; 255
 7ea:	8f 4f       	sbci	r24, 0xFF	; 255
 7ec:	9f 4f       	sbci	r25, 0xFF	; 255
 7ee:	16 c0       	rjmp	.+44     	; 0x81c <__floatsisf+0x6c>
 7f0:	88 23       	and	r24, r24
 7f2:	11 f0       	breq	.+4      	; 0x7f8 <__floatsisf+0x48>
 7f4:	96 e9       	ldi	r25, 0x96	; 150
 7f6:	11 c0       	rjmp	.+34     	; 0x81a <__floatsisf+0x6a>
 7f8:	77 23       	and	r23, r23
 7fa:	21 f0       	breq	.+8      	; 0x804 <__floatsisf+0x54>
 7fc:	9e e8       	ldi	r25, 0x8E	; 142
 7fe:	87 2f       	mov	r24, r23
 800:	76 2f       	mov	r23, r22
 802:	05 c0       	rjmp	.+10     	; 0x80e <__floatsisf+0x5e>
 804:	66 23       	and	r22, r22
 806:	71 f0       	breq	.+28     	; 0x824 <__floatsisf+0x74>
 808:	96 e8       	ldi	r25, 0x86	; 134
 80a:	86 2f       	mov	r24, r22
 80c:	70 e0       	ldi	r23, 0x00	; 0
 80e:	60 e0       	ldi	r22, 0x00	; 0
 810:	2a f0       	brmi	.+10     	; 0x81c <__floatsisf+0x6c>
 812:	9a 95       	dec	r25
 814:	66 0f       	add	r22, r22
 816:	77 1f       	adc	r23, r23
 818:	88 1f       	adc	r24, r24
 81a:	da f7       	brpl	.-10     	; 0x812 <__floatsisf+0x62>
 81c:	88 0f       	add	r24, r24
 81e:	96 95       	lsr	r25
 820:	87 95       	ror	r24
 822:	97 f9       	bld	r25, 7
 824:	08 95       	ret

00000826 <__fp_inf>:
 826:	97 f9       	bld	r25, 7
 828:	9f 67       	ori	r25, 0x7F	; 127
 82a:	80 e8       	ldi	r24, 0x80	; 128
 82c:	70 e0       	ldi	r23, 0x00	; 0
 82e:	60 e0       	ldi	r22, 0x00	; 0
 830:	08 95       	ret

00000832 <__fp_nan>:
 832:	9f ef       	ldi	r25, 0xFF	; 255
 834:	80 ec       	ldi	r24, 0xC0	; 192
 836:	08 95       	ret

00000838 <__fp_pscA>:
 838:	00 24       	eor	r0, r0
 83a:	0a 94       	dec	r0
 83c:	16 16       	cp	r1, r22
 83e:	17 06       	cpc	r1, r23
 840:	18 06       	cpc	r1, r24
 842:	09 06       	cpc	r0, r25
 844:	08 95       	ret

00000846 <__fp_pscB>:
 846:	00 24       	eor	r0, r0
 848:	0a 94       	dec	r0
 84a:	12 16       	cp	r1, r18
 84c:	13 06       	cpc	r1, r19
 84e:	14 06       	cpc	r1, r20
 850:	05 06       	cpc	r0, r21
 852:	08 95       	ret

00000854 <__fp_round>:
 854:	09 2e       	mov	r0, r25
 856:	03 94       	inc	r0
 858:	00 0c       	add	r0, r0
 85a:	11 f4       	brne	.+4      	; 0x860 <__fp_round+0xc>
 85c:	88 23       	and	r24, r24
 85e:	52 f0       	brmi	.+20     	; 0x874 <__fp_round+0x20>
 860:	bb 0f       	add	r27, r27
 862:	40 f4       	brcc	.+16     	; 0x874 <__fp_round+0x20>
 864:	bf 2b       	or	r27, r31
 866:	11 f4       	brne	.+4      	; 0x86c <__fp_round+0x18>
 868:	60 ff       	sbrs	r22, 0
 86a:	04 c0       	rjmp	.+8      	; 0x874 <__fp_round+0x20>
 86c:	6f 5f       	subi	r22, 0xFF	; 255
 86e:	7f 4f       	sbci	r23, 0xFF	; 255
 870:	8f 4f       	sbci	r24, 0xFF	; 255
 872:	9f 4f       	sbci	r25, 0xFF	; 255
 874:	08 95       	ret

00000876 <__fp_split3>:
 876:	57 fd       	sbrc	r21, 7
 878:	90 58       	subi	r25, 0x80	; 128
 87a:	44 0f       	add	r20, r20
 87c:	55 1f       	adc	r21, r21
 87e:	59 f0       	breq	.+22     	; 0x896 <__fp_splitA+0x10>
 880:	5f 3f       	cpi	r21, 0xFF	; 255
 882:	71 f0       	breq	.+28     	; 0x8a0 <__fp_splitA+0x1a>
 884:	47 95       	ror	r20

00000886 <__fp_splitA>:
 886:	88 0f       	add	r24, r24
 888:	97 fb       	bst	r25, 7
 88a:	99 1f       	adc	r25, r25
 88c:	61 f0       	breq	.+24     	; 0x8a6 <__fp_splitA+0x20>
 88e:	9f 3f       	cpi	r25, 0xFF	; 255
 890:	79 f0       	breq	.+30     	; 0x8b0 <__fp_splitA+0x2a>
 892:	87 95       	ror	r24
 894:	08 95       	ret
 896:	12 16       	cp	r1, r18
 898:	13 06       	cpc	r1, r19
 89a:	14 06       	cpc	r1, r20
 89c:	55 1f       	adc	r21, r21
 89e:	f2 cf       	rjmp	.-28     	; 0x884 <__fp_split3+0xe>
 8a0:	46 95       	lsr	r20
 8a2:	f1 df       	rcall	.-30     	; 0x886 <__fp_splitA>
 8a4:	08 c0       	rjmp	.+16     	; 0x8b6 <__fp_splitA+0x30>
 8a6:	16 16       	cp	r1, r22
 8a8:	17 06       	cpc	r1, r23
 8aa:	18 06       	cpc	r1, r24
 8ac:	99 1f       	adc	r25, r25
 8ae:	f1 cf       	rjmp	.-30     	; 0x892 <__fp_splitA+0xc>
 8b0:	86 95       	lsr	r24
 8b2:	71 05       	cpc	r23, r1
 8b4:	61 05       	cpc	r22, r1
 8b6:	08 94       	sec
 8b8:	08 95       	ret

000008ba <__fp_zero>:
 8ba:	e8 94       	clt

000008bc <__fp_szero>:
 8bc:	bb 27       	eor	r27, r27
 8be:	66 27       	eor	r22, r22
 8c0:	77 27       	eor	r23, r23
 8c2:	cb 01       	movw	r24, r22
 8c4:	97 f9       	bld	r25, 7
 8c6:	08 95       	ret

000008c8 <__mulsf3>:
 8c8:	0b d0       	rcall	.+22     	; 0x8e0 <__mulsf3x>
 8ca:	c4 cf       	rjmp	.-120    	; 0x854 <__fp_round>
 8cc:	b5 df       	rcall	.-150    	; 0x838 <__fp_pscA>
 8ce:	28 f0       	brcs	.+10     	; 0x8da <__mulsf3+0x12>
 8d0:	ba df       	rcall	.-140    	; 0x846 <__fp_pscB>
 8d2:	18 f0       	brcs	.+6      	; 0x8da <__mulsf3+0x12>
 8d4:	95 23       	and	r25, r21
 8d6:	09 f0       	breq	.+2      	; 0x8da <__mulsf3+0x12>
 8d8:	a6 cf       	rjmp	.-180    	; 0x826 <__fp_inf>
 8da:	ab cf       	rjmp	.-170    	; 0x832 <__fp_nan>
 8dc:	11 24       	eor	r1, r1
 8de:	ee cf       	rjmp	.-36     	; 0x8bc <__fp_szero>

000008e0 <__mulsf3x>:
 8e0:	ca df       	rcall	.-108    	; 0x876 <__fp_split3>
 8e2:	a0 f3       	brcs	.-24     	; 0x8cc <__mulsf3+0x4>

000008e4 <__mulsf3_pse>:
 8e4:	95 9f       	mul	r25, r21
 8e6:	d1 f3       	breq	.-12     	; 0x8dc <__mulsf3+0x14>
 8e8:	95 0f       	add	r25, r21
 8ea:	50 e0       	ldi	r21, 0x00	; 0
 8ec:	55 1f       	adc	r21, r21
 8ee:	62 9f       	mul	r22, r18
 8f0:	f0 01       	movw	r30, r0
 8f2:	72 9f       	mul	r23, r18
 8f4:	bb 27       	eor	r27, r27
 8f6:	f0 0d       	add	r31, r0
 8f8:	b1 1d       	adc	r27, r1
 8fa:	63 9f       	mul	r22, r19
 8fc:	aa 27       	eor	r26, r26
 8fe:	f0 0d       	add	r31, r0
 900:	b1 1d       	adc	r27, r1
 902:	aa 1f       	adc	r26, r26
 904:	64 9f       	mul	r22, r20
 906:	66 27       	eor	r22, r22
 908:	b0 0d       	add	r27, r0
 90a:	a1 1d       	adc	r26, r1
 90c:	66 1f       	adc	r22, r22
 90e:	82 9f       	mul	r24, r18
 910:	22 27       	eor	r18, r18
 912:	b0 0d       	add	r27, r0
 914:	a1 1d       	adc	r26, r1
 916:	62 1f       	adc	r22, r18
 918:	73 9f       	mul	r23, r19
 91a:	b0 0d       	add	r27, r0
 91c:	a1 1d       	adc	r26, r1
 91e:	62 1f       	adc	r22, r18
 920:	83 9f       	mul	r24, r19
 922:	a0 0d       	add	r26, r0
 924:	61 1d       	adc	r22, r1
 926:	22 1f       	adc	r18, r18
 928:	74 9f       	mul	r23, r20
 92a:	33 27       	eor	r19, r19
 92c:	a0 0d       	add	r26, r0
 92e:	61 1d       	adc	r22, r1
 930:	23 1f       	adc	r18, r19
 932:	84 9f       	mul	r24, r20
 934:	60 0d       	add	r22, r0
 936:	21 1d       	adc	r18, r1
 938:	82 2f       	mov	r24, r18
 93a:	76 2f       	mov	r23, r22
 93c:	6a 2f       	mov	r22, r26
 93e:	11 24       	eor	r1, r1
 940:	9f 57       	subi	r25, 0x7F	; 127
 942:	50 40       	sbci	r21, 0x00	; 0
 944:	8a f0       	brmi	.+34     	; 0x968 <__stack+0x69>
 946:	e1 f0       	breq	.+56     	; 0x980 <__stack+0x81>
 948:	88 23       	and	r24, r24
 94a:	4a f0       	brmi	.+18     	; 0x95e <__stack+0x5f>
 94c:	ee 0f       	add	r30, r30
 94e:	ff 1f       	adc	r31, r31
 950:	bb 1f       	adc	r27, r27
 952:	66 1f       	adc	r22, r22
 954:	77 1f       	adc	r23, r23
 956:	88 1f       	adc	r24, r24
 958:	91 50       	subi	r25, 0x01	; 1
 95a:	50 40       	sbci	r21, 0x00	; 0
 95c:	a9 f7       	brne	.-22     	; 0x948 <__stack+0x49>
 95e:	9e 3f       	cpi	r25, 0xFE	; 254
 960:	51 05       	cpc	r21, r1
 962:	70 f0       	brcs	.+28     	; 0x980 <__stack+0x81>
 964:	60 cf       	rjmp	.-320    	; 0x826 <__fp_inf>
 966:	aa cf       	rjmp	.-172    	; 0x8bc <__fp_szero>
 968:	5f 3f       	cpi	r21, 0xFF	; 255
 96a:	ec f3       	brlt	.-6      	; 0x966 <__stack+0x67>
 96c:	98 3e       	cpi	r25, 0xE8	; 232
 96e:	dc f3       	brlt	.-10     	; 0x966 <__stack+0x67>
 970:	86 95       	lsr	r24
 972:	77 95       	ror	r23
 974:	67 95       	ror	r22
 976:	b7 95       	ror	r27
 978:	f7 95       	ror	r31
 97a:	e7 95       	ror	r30
 97c:	9f 5f       	subi	r25, 0xFF	; 255
 97e:	c1 f7       	brne	.-16     	; 0x970 <__stack+0x71>
 980:	fe 2b       	or	r31, r30
 982:	88 0f       	add	r24, r24
 984:	91 1d       	adc	r25, r1
 986:	96 95       	lsr	r25
 988:	87 95       	ror	r24
 98a:	97 f9       	bld	r25, 7
 98c:	08 95       	ret

0000098e <__tablejump2__>:
 98e:	ee 0f       	add	r30, r30
 990:	ff 1f       	adc	r31, r31
 992:	05 90       	lpm	r0, Z+
 994:	f4 91       	lpm	r31, Z
 996:	e0 2d       	mov	r30, r0
 998:	09 94       	ijmp

0000099a <_exit>:
 99a:	f8 94       	cli

0000099c <__stop_program>:
 99c:	ff cf       	rjmp	.-2      	; 0x99c <__stop_program>
