 I
摘   要 
相變化記憶體（Phase-change Random Access Memory，PRAM）被譽為下一
世代的電子式記憶媒體。本計劃自組之即時電性量測系統（In-situ Electrical 
Property Measurement）及動 /靜態電壓–電流量測系統（Dynamic/Static I–V 
Measurement System）以探討摻雜鉬（Mo）、氮（N）與鈰（Ce）之鍺銻鍗（Ge2Sb2Te5，
GST）合金及銀銦銻鍗（AgInSbTe，AIST）-二氧化矽（SiO2）奈米複合薄膜
（AIST-SiO2 Nanocomposite）於PRAM之應用可行性，並分析薄膜之相變化動力
學和微觀結構之關聯。 
計畫研究的第一部分以自組之電性量測系統、X光繞射分析（X-ray 
Diffraction，XRD）及電子顯微鏡（Transmission Electron Microscopy，TEM）測
量摻雜N與Mo對GST薄膜之電性與相變化行為的影響。研究結果發現Mo摻雜明
顯地降低了GST非晶態電阻率，而N摻雜則提升了GST非晶態與晶態的電阻率。
XRD和TEM分析結果顯示元素摻雜穩定了GST的非晶相，同時抑制了GST薄膜晶
粒的成長。Kissinger理論計算顯示摻雜導致相變化再結晶溫度（Recrystallization 
Temperature，Tc）與活化能（Activation Energy，Ea）的提升；將所得結果代入
各種展延效應模式（Percolation Models）和Johnson-Mehl-Avrami（JMA）理論，
其結果顯示相變化過程中受到GST層中異質成核效應的影響，將會在空氣和試片
界面發生成核，同時以層狀方式沿著垂直試片方向往內部結晶。 
Ce 摻雜的研究顯示其亦能穩定非晶態 GST 以及抑制再結晶後六方晶
（Hexagonal）GST 相之形成；Ce 摻雜會使結晶態 GST 之晶粒細化，元素分布
（Element Mapping）則發現 Ce 在 GST 中均呈勻分布，故 Ce 原子係以固溶態摻
雜於 GST 中，此亦符合等升溫實驗發現 Tc 與 Ea 隨著 Ce 摻雜濃度增加而上升之
結果。Ce 摻雜之重要特徵為不會使非晶態 GST 之電阻率下降，結晶態 GST 之
電阻率僅微幅上升，故不會改變非晶態與多晶態 GST 之電阻比值（R-Ratio ≈ 
105），有助於維持訊號之對比清晰度，與一般金屬元素摻雜造成非晶態 GST 電
阻特性降低之行為迥異。恆溫實驗配合 JMA 理論探討摻雜 Ce 之 GST 薄膜之相
變化機制，發現摻雜使相變化維度下降，推測其為異質成核（Heterogeneous 
Nucleation）效應所致，但 Ce 摻雜大幅升高成長活化能而使恆溫相變化活化能
（Appropriate Activation Energy，ΔH）升高。資料保存時間（Retention Time）分
析顯示 Ce 摻雜濃度越高，資料保存效果愈佳。PRAM 元件分析發現臨界轉換電
壓（Threshold Voltage，Vth）雖隨 Ce 之摻雜濃度升高而上升，但 Ce 摻雜之 GST
薄膜確實可應用於 PRAM 元件製作。 
計畫研究的第二部分探討成長型硫屬合金AIST與AIST-SiO2奈米複合薄膜於
PRAM之應用與其相變化動力學。電性量測實驗發現SiO2的添加提升了奈米複合
薄膜的Tc。XRD和TEM的結果顯示奈米複合薄膜中有晶粒細化的現象，此亦提昇
相變化之Ea值。Tc和Ea的升高主要是因為AIST晶粒的細化，此意味著分散在基材
中SiO2抑制了AIST再結晶時的晶粒成長。JMA分析顯示在奈米複合薄膜中的
 III
Abstract 
 
This project established in-situ electrical measurement and dynamic/static I-V 
measurement systems to study the phase-change kinetics and feasibility to PRAM of 
doped Ge2Sb2Te5 (GST), AgInSbTe (AIST) and AIST-SiO2 nanocomposite thin films. 
It was found that the Mo-doping reduces the resistivity level of amorphous GST 
while the N-doping raises both the resistivity levels of amorphous and crystalline GST. 
XRD and TEM indicated that the doping stabilizes the amorphous GST and 
suppresses the grain growth in GST. Kissinger’s analysis revealed the increase of Tc 
Ea of phase transition in GST layers. The data fitting into various percolation models 
and Johnson-Mehl-Avrami (JMA) theory indicated the heterogeneous phase-transition 
process in GST layers. 
Ce doping was found to stabilize the amorphous GST and inhibit the hexagonal 
GST phase at high temperatures. Ce doping also causes the grain refinement in GST 
via solid-solution mechanism. Kissinger’s analysis found the increase of Tc and the Ea 
by Ce doping. A unique feature of Ce doping is that it does not alter the resistivities of 
amorphous and crystalline GSTs and hence the resistivity ratio (R-ratio) remains at 
about 105, benefiting the signal contrast preservation and the high-density signal 
storage. JMA analysis revealed that Ce doping suppresses the dimensionality of 
phase-change process in GST. This is attributed to the heterogeneous nucleation 
effects during phase-change process. The retention time analysis found that the 
retention time increases with the increase of Ce doping amount in GST. PRAM device 
analysis found that Ce-doped GST films are feasible to PRAM device fabrication. 
AS to AIST and AIST-SiO2 nanocomposite applied to PRAMs, electrical 
measurement found that the incorporation of SiO2 escalates the Tc of nanocomposite 
films. XRD, TEM and Kissinger’s analysis showed the grain refinement in the 
nanocomposite which, in turn, results in an increases of the Ea of phase transition. 
This was ascribed to AIST grain refinement and hindrance to grain growth due to 
dispersed SiO2 particles in AIST. JMA analysis revealed the dispersed SiO2 particles 
promote the heterogeneous phase transition. PRAM device analysis confirmed the the 
feasibility of AIST and its nanocomposite layer to PRAM fabrication. 
 
Keywords: Phase-change random access memory, GeSbTe, doping, PRAM device 
simulation/static/dynamic tests. 
第一章 
緒   論 
 
硫屬合金化合物（Chalcogenides），也就是俗稱的相變化記錄材料
（Phase-change Recording Media），早期是應用在光記錄儲存，其利用非晶-結晶
之相變化（Amorphous-to-Crystalline Phase Transition）產生不同的光反射性質來
達到資料儲存的效果。因為其具有高讀寫速率以及非揮發（Non-volatile）特性，
同時具有動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）及快
閃記憶體（Flash Memory）的優點，近年來已被應用在記憶體元件，即所謂之相
變化記憶體（Phase-change RAM，PRAM）之製作，也被看好是下一世代的新型
記憶體。PRAM 製程簡單，其製程步驟與 DRAM 幾乎相同，不需開發新製程。
當然 PRAM 記錄材料仍有一些缺點須克服，如提升熱穩定性（Thermal Stability）、
減少元件操作電流、提升循環覆寫次數（Cycle Time）等。 
本計畫可分為二部份，第一個部份是以貼靶濺鍍法（Target-attachment 
Sputtering Method）將鉬（Mo）、氮（N）和鈰（Ce）元素摻雜到成核型鍺-銻-
鍗（Ge2Sb2Te5，GST）相變化記錄薄膜內。第二部份探討成長型硫屬合金 AgInSbTe
（AIST）及其 AIST-SiO2 奈米複合之薄膜電阻值與結晶性質之變化，以評估其應
用於 PRAM 製程之可行性，計畫執行以自組的即時電性量測系統（In-situ 
Electrical Property Measurement System）分析薄膜相變化行為之影響，以 Kissinger
與 Johnson-Mehl-Avrami（JMA）理論計算其結晶活化能（Activation Energy，Ea）、
及恆溫相變化活化能（ΔH）變化，並探討其成長維度的關係、資料保存時間
（Retention Time）及元件特性。 
 3
第三章 
文獻回顧 
 
3-1、記憶體元件的發展 
目前使用最廣泛的記憶體，不外乎就是靜態隨機存取記憶體（Static Random 
Access Memory，SRAM）、動態隨機存取記憶體（DRAM）及快閃式記憶體。SRAM
及 DRAM 乃屬於揮發性記憶體（Volatile Memory），在讀寫過程中需供給一定的
電流來保存資料。快閃式記憶體屬則於非揮發性記憶體，不需供給電流就可以永
久保存資料，但其有需要微秒（μsec）寫入時間的缺點。為了同時具有快速的讀
取速度及非揮發的特性，各種新世代的記憶體遂蘊育而生，如相變化記憶體
（PRAM）、磁阻式記憶體（Magnetoresistive Random Access Memory，MRAM）、
鐵電記憶體（Ferroelectric Random Access Memory，FeRAM）、電阻式記憶體
（Resistive Random Access Memory，RRAM）等。 
PRAM 係利用硫屬合金，即 Ge、Sb、Te 等元素組成之合金，做為元件之核
心記錄材料，利用加熱使其產生結晶相與非晶相之轉換，利用兩相之間的電阻值
差異來達成記錄之目的。PRAM 紀錄原理如圖一所示。 
MRAM 的操作原理建立於巨磁阻（Giant Magneto-Resistance，GMR）或穿
隧磁阻（Tunneling Magneto-Resistance，TMR）效應上，當電流由一磁性金屬薄
膜穿過中央之非磁性金屬薄膜而到另一磁性金屬薄膜時，如果二磁性金屬薄膜具
有相同的磁化方向，則整體電阻較小；反之，若二磁性金屬磁化方向相反，電子
穿過三層薄膜時將受到較多的散射，因而電阻較高，利用此磁阻特性產生之高低
電阻值差異來做為 0 與 1 記憶之效果，MRAM 記錄原理如圖二所示。 
 
 
圖一、PRAM 記錄原理[1]。 
 
 5
表一為目前最常見之各式記憶體發展的特性比較[8]，其中包含了上敘所提
及的 PRAM、MRAM 及 RRAM 還有目前市面上最常見的 DRAM、SRAM 及 Flash
等，其分別對其元件大小、揮發特性、讀寫時間、相對成本之多寡以及是否為破
壞性讀取等特性做了一系列之比較。 
 
表一、各式記憶體之比較[8]。 
 DRAM SRAM FLASH PRAM MRAM RRAM 
Cell Size Small Large Small Small Small Small 
Volatile/Nonvolatil
e 
Volatile Volatile Nonvolatile Nonvolatile Nonvolatile Nonvolatile 
Endurance 
(read/write) 
∞/∞ ∞/∞ 1E6/∞ >1E12/∞ >1E12/∞ >1E12/∞ 
Read Destructive 
Partial 
Destructive 
Non-Destructiv
e 
Non-Destructive Non-Destructive Non-Destructive 
Director Over 
Write 
Yes Yes No Yes Yes Yes 
Bit/Byte 
Write/Erase 
Yes Yes Block Yes Yes Yes 
Write/Read/Erase 
Time 
50 ns/50 ns 
/50 ns 
8 ns/8 ns 
/8 ns 
1 μs/1-100 ms
/60 ns 
10 ns/50 ns 
/20 ns 
30 ns/30 ns 
/30 ns 
10 ns/20 ns 
/30 ns 
Read Dynamic 
Range 
100-200 mV 100-200 mV Delta Current 10X-100XR 20%~-40%R ? 
Transistor 
Low 
Performance
High 
Performance 
High Voltage 
High 
Performance 
High 
Performance 
High Performance
CMOS Logic 
Compatibility 
Bad Good 
OK, but require 
high V 
Good, but require 
high V 
? OK 
New Material Yes No No Yes Yes Yes 
Scalibility Limits Capacitor 6T Tunnel oxide Litho Current Density ? 
Multi-bit Storage No No Yes Yes No Yes 
Relative Cost per 
Bit 
Low High Medium Low ? Low 
 
3-2、PRAM 之原理 
Chalcogenides 之記錄功能係在 1960 年由 S.R. Ovshinsky 首先發現[9]，故
PRAM 又被稱為 OUM（Ovonic Universal Memory），為利用化合物中的結晶態與
非晶態之間的電阻值差異來做為記錄效果。訊號寫入和消除的方式是利用電流加
熱或是脈衝的方式，使其由非晶態轉換成結晶態達到寫入的效果，反之，欲消除
的話必須施予一更大的能量使其由結晶態再轉換成為非晶態的狀態，達到消除的
 7
材料顧名思義，在結晶過程中具有快速成核的特性，如：Ge1Sb4Te7、Ge1Sb2Te4、
Ge2Sb2Te5（GST）等，而成長型材料則是在相變化過程中具有快速成長的特性，
此材料大多以 SbTe 合金為基礎作摻雜，如：AgInSbTe、GeInSbTe 等。成核型材
料在結晶時，會先在非晶區的中間形成小小的結晶核，然後成長擴散開來。而成
長型材料在結晶時，會從結晶相與非晶相的介面開始，往曲率中心移動完成結
晶，不會有結晶核的產生；成核型及成長型材料之結晶相變化過程如圖七所示。 
 
 
圖六、各種相變化記錄材料之發展狀態[10]。 
 
 
圖七、（a）成核型材料及（b）成長型材料之結晶相變化過程示意圖[11]。 
 
由於 GST 具有高的熱穩定性（Ea > 2 eV）、快速結晶的特性（結晶速率 ≤ 50 
nec）以及高覆寫次數（≥ 105）而成為 PRAM 中最常見的材料。GST 具有兩種結
晶結構，一為介穩態的面心立方（Face-centered Cubic，FCC）結構，另一為高
溫穩定相的六方晶（Hexagonal）結構[12-13]。如圖八所示，在剛鍍製完時，GST
一般為非晶態，當加熱至 200°C 時，其會由非晶態轉換成 FCC 相，進一步加熱
至 400°C 時，則會由 FCC 相轉變為六方晶相。由圖九電阻率對溫度的變化圖中，
在 150 及 350°C 會有一段陡峭的電阻率改變，此乃結構上的變化而導致電阻率會
有急遽的下降。 
(a) (b) 
 9
 
圖十、FCC 介穩相中原子排列方式[10]。 
 
3-3、 Ovonic Switch [9、15] 
含硒（Se）、Te 等週期表第六族元素之 Chalcogenides 會有存在一種臨界轉換
的現象，此種轉換的現象可以根據是否需要給予一臨界電壓來區分，可分為臨界
轉換（Threshold Switch）跟記憶轉換（Memory Switch）兩種，如圖十一所示。 
 
 
圖十一、臨界轉換及記憶轉換之 I-V 曲線[15]。 
 
記憶轉換跟臨界轉換最大的差異就在於記憶型材料由低導電度轉換至高導
電度時，不需要一個最小之臨界電壓維持著就可以一直保持在高導電度的狀態，
而臨界型材料則否。 
 
3-4、GST 之摻雜（Doping） 
改善 Chalcogenides 的特性，如 Tc、覆寫次數、轉換電流大小等有許多的方
法，其中最簡單也最有效果的方法就是摻雜微量合金元素，也是目前最多人使用
的方法。利用氣體反應式濺鍍，如氮（N2）和氧（O2）[16-17]已經有許多研究者
討論過。摻雜的目的最主要就是要增加合金之 Tc、熱穩定性，提升 Retention 
Time。早期之摻雜主要都是運用於相變化光碟（Phase-change Optical Disks），用
於提升光反射率之對比，如鉍（Bi）[18]、錫（Sn）[19-20]、銦（In）[21]之添
加皆可有效提升結晶相與非晶相之間的光對比，使訊號讀寫更清楚。但鉍（Bi）、
 11
 
圖十三、（a）摻雜 Si、N2 後，電阻率隨溫度變化之曲線圖[24]；（b）摻雜不同濃
度 B 後，其電阻率隨溫度變化之曲線圖[26]。 
 
Bi 及 Sn 的添加對於早期在光碟上的應用助益頗大，因為 Bi 或 Sn 添加後可
以有效的提升光對比，讓光訊號增強，使光碟資料讀取上可以更清晰。而 Bi、
Sn 之添加，應用於電的特性上卻產生相反的效果。Tc會隨 Bi、Sn 添加量增加，
而下降，使資料無法長時間儲存。Bi、Sn 添加量增加亦使 R-ratio 下降，使在資
料判讀之困難度增加，圖十四為不同濃度的 Bi 及 Sn 的摻雜對電阻性質之影響。 
一般而言，摻雜適量的 N2 可以使 Tc上升、Ea 上升，並使 R-ratio 保持在幾乎
相同級數的大小，對 PRAM 上的操作有很大的改善。O2、SiO2、Mo、Si 的添加
雖然可以使 Tc及 Ea 上升，但是其 R-ratio 皆有下降的現象，使資料在判讀上的困
難度增加。Bi、Sn 之添加雖然可以提升光對比，對光碟上的應用有一定程度的
幫助，但在電這方面的運用會造成 Tc的下降以及 R-ratio 的大幅下降，亦使得資
料判讀困難度大增。表二為 GST 摻雜不同合金元素所產生之結晶溫度差異ΔTc
及活化能差異ΔEa 之比較。 
 
圖十四、（a）Bi 及（b）Sn 摻雜對 GST 之電阻性質的影響[29]。 
 
 
 
(a) (b) 
(a) (b) 
 13
第四章 
實驗方法及步驟 
 
4-1、實驗流程 
實驗方法及步驟如圖十五所示。 
 
 
圖十五、實驗流程圖。 
 
4-2、試片製備 
n-型、（100）矽晶圓先以溼式氧化法（Wet Oxidation）長成一層約 500 nm
厚的矽氧化物層。薄膜濺鍍係以自組的六靶濺鍍機進行，系統之背景壓力小於
2.0×10−6 torr，工作壓力為 3.0 mtorr；濺鍍時使用射頻磁控濺鍍（RF Magnetron 
Sputtering），濺鍍功率為 50 W，薄膜厚度控制在 150 nm。工作氣體為 Ar，流量
為 10 sccm。表三為濺鍍之實驗參數及試片之實驗編號。 
 
Phase-change Sample Preparation 
Resistivity Measurement
Exotherm
al Experim
ent 
Isotherm
al Experim
ent 
X
R
D
 
TEM
 
X
PS 
IC
P 
PRAM Devices 
Static I–V C
haracteristics 
Results & Discussion 
R
eversible B
inary Sw
itching 
Microstructure and 
Composition Analysis 
 15
（Curve Fitting）係利用 XPSPEAK41 軟體進行之。 
 
4-8、即時電性量測 
 GST 薄膜試片鍍製完成後，即置入自組之即時電性量測系統做升溫或恆溫
實驗，即時電性量測系統之架構如圖十六所示。 
片電組之量測是由並排且等距的四根探針所量測，最外側的 A 和 D 探針由
Keithley 2400 電源供應器供應固定的電流，而 B 和 C 探針量測此兩點間的電位
差。利用電阻率（Resistivity，ρ）與電流（I）、電位差（V）、的關係式： 
 
ln2
 
I
Vdπ=ρ             （3-1） 
 
計算出電阻率並記錄電阻率又時間的關係，（3-1）式中 d 為膜厚，π為圓周率[73]。 
 
 
圖十六、即時電性量測系統之架構示意圖。 
 
4-9、Kissinger 分析 
將已鍍製完之試片以六個不同的升溫速率（1、2.5、5、10 及 16°C/min）加
熱，記錄時間對溫度、時間對電阻的關係，並將此兩組記錄轉換成溫度對電阻的
關係。取得ρ-T 曲線後，利用微分的方式求得 d T
dT
ρ − 曲線，得到電阻率最大的溫
度，也就是 Kissinger 方程式中的 Tmax，將此溫度定義為 Tc，再利用 Kissinger 方
程式求得活化能 Ea。 
 
4-10、JMA 分析 
結晶分率的計算方法是將試片以恆溫退火，記錄電阻率隨時間的變化，再將
之轉換為結晶分率。恆溫溫度是以 5°C/min 時的結晶溫度往下降 10°C 作為恆溫
退火之溫度。將試片以 5°C/min 的速度升溫到所設定的溫度，記錄電阻率對時間
 17
第五章 
結果與討論 
 
5-1、Mo 和 N 摻雜 GST 
本計劃以即時電氣量測系統觀察 GST 和 GST 摻雜鉬（GSTM）和氮（GSTN）
相變化行為。圖十八所示為 GST, GSTM 和 GSTN 薄膜之電阻率和其微分曲線對
溫度之變化。即時電氣量測結果顯示以金屬元素-鉬摻雜會造成 GST 薄膜整體電
阻率的降低，而以氮摻摻雜則提高 GST 薄膜非晶態和晶態的電阻率，但卻仍保
持和 GST 薄膜相當的非晶態與晶態的電阻率差距。此外從圖十八中觀察到添加
鉬與氮使得 Tm隨之提昇。由圖十九 XPS 分析結果可知，具高電負度的氮摻雜與
週遭之原子產生較大的電負度差，而使得 GSTN 薄膜具有更強的原子鍵結組態。
圖二十之 XRD 和圖二十一 TEM 兩項分析結果具體證實了鉬和氮元素的摻雜均
具有穩定非晶態的效果，同時導致在再結晶過程中晶粒細化的現象。圖二十（d）
XRD 的分析結果中顯示鉬和氮的摻雜抑制了六方最密堆積（HCP）結構的生成，
使成為從非晶態轉換到面心最密堆積（FCC）結構的一階段相變化過程而非原先
GST 薄膜之兩階段相變化行為（Amorphous-FCC-HCP）。表四所示之 Kissinger
分析結果亦顯示經摻雜鉬與氮後的 GST 薄膜在相轉化過程中之 Tc 和 Ea 亦隨之
增加，此結論和 XRD 和 TEM 分析結果相符合。本研究亦利用 Percolation Model
來推論其成長方向，其中以 Wiener upper bound model 最接近實驗數值所計算出
來的結果（如圖五所示）。進一步由 JMA 理論計算所得之數值（如表五所示）來
看，當添加鉬和氮後 n 值呈現下降的趨勢，即呈現成長維度下降的結果，此結果
提供異質成核存在的證據。若總合上述之結果，則可歸納出摻雜物質添加，增加
了異質成核的機會，同時外界與試片的界面為預先成核之位置，且接著隨著垂直
試片表面方向往內部一層一層的成長。 
 
 
 
 
 19
20 30 40 50 60
(220)
(311)
(200)
R. T.
180 oC
200 oC
In
te
ns
ity
 (a
.u
.)
2θ ( o )
210 oC
(111)
(a)
180 210 240 270
In
te
gr
at
ed
 In
te
ns
ity
 o
f (
22
0)
FC
C
 p
ea
ks
 (a
.u
.)
Temperature (oC)
(b)  GST
 GSTM
 GSTN
20 30 40 50 60
(220)
(200)
(111)
GST @ 210 oC
GSTM @ 250 oC
GSTN @ 260 oC
In
te
ns
ity
 (a
.u
.)
2θ ( o )
(c)
20 30 40 50 60
(203)(2-15)(2-10)
(005)
(013)
(111)
(311)(220)
(200)
GSTN
GSTM
GST
FCC
FCC
In
te
ns
ity
 (a
.u
.)
2θ ( ο ) 
HEX
(d)
 
圖二十、（a）GST 之即時 XRD 圖譜。（b）將即時 XRD 分析所得，針對(220)FCC
峰所做積分值對溫度之關係圖。（c）GST，GSTM 和 GSTN 試片結晶
相之 XRD 圖譜。（d）GST，GSTM 和 GSTN 試片在 350oC 退火一小
時之 XRD 圖譜。 
 
 
圖二十一、為（a）GST 在 170°C、（b）GSTM 在 230°C 和（c）GSTN 在 230°C
退火一小時後所得之微觀結構。 
 21
5-2、Ce 摻雜 GST 
圖二十三顯示經 300°C 以上之退火後，純 GST 薄膜轉為 FCC 相，升溫至
350°C 後，則轉變為六方晶相（JCPDS 89-2233）。至於摻雜 Ce 之 GST 薄膜，由
XRD 繞射峰之高度變化可知，Ce 摻雜濃度愈高，結晶相愈不容易出現，要使
GST 結晶即須提高退火溫度，結果顯示 Ce 之摻雜可以穩定非晶態之 GST。Ce
摻雜之 GST 薄膜經 350°C 退火後亦不會轉變為六方晶相，顯然 Ce 之摻雜能抑制
六方晶相。XRD 圖譜亦顯示，當 Ce 摻雜濃度越高時，繞射峰之半高寬愈寬，得
知 Ce 摻雜具有細化晶粒之效果，此結果亦由圖二十四之 TEM 分析證明之。 
圖二十五所示為 GST 和 GST7C 薄膜之電阻率和其微分曲線對溫度之變化。
從圖一中觀察到添加鉬與氮使得 Tc隨之提昇。當 Ce 摻雜濃度越高時，所對應之
Tc也越高，推測其原因為，Ce 以固溶狀態摻雜於 GST 晶格中，由固溶強化（Solid 
Solution Strengthening）的原理[67]，原子尺寸的差異所引發的應力場阻礙了原子
的重新排列而提高了 Tc；另一個可能原因為 Ce 是負電度（Electonegativity）較
低的元素（χCe = 1.12），與負電度較高的 Ge（χGe = 2.01）、Sb（χSb = 2.05）、Te
（χTe = 2.10）等可產生鍵結能較強的離子鍵結，此擾亂了 GST 中原來之分子鍵
結，異種鍵結的導入成為再結晶過程中鍵結重整的阻礙因而提高了 Tc。圖二十五
顯示 Ce 的摻雜除能提高 Tc之外，最重要的特徵是，無論 Ce 之摻雜濃度為何，
退火前之電阻率（即 GST 仍為非晶態時）並無明顯降低，其室溫電阻率依舊是
維持在約 103 Ω-cm，因退火後之電阻率（即 GST 仍為結晶態時）亦無所改變，
故所有摻雜試片之 R-ratio 均能維持在 105 左右，並不如既往文獻報導之元素摻雜
會提高非晶態 GST 導電率而使 R-ratio 下降[16-20]。此一與既往研究迥異之現象
顯示 Ce 之摻雜不僅可提升 Tc，亦可維持記錄訊號之對比清晰度，此一發現對
PRAM 材料與高儲存密度元件之開發預期將有重大意義。 
表六所示之 Kissinger 分析結果亦顯示經摻雜 Ce 後薄膜在相轉化過程中之
Tc 和 Ea 亦隨之增加，此結論和 XRD 和 TEM 分析結果相符合。GST 元素摻雜濃
度越高，n 值下降的趨勢在摻雜 O2 與 N2 的 GST 研究中亦被觀察到[29、77]，此
一結果我們歸因於異質成核效應。在 JMAK 理論推導假設相變化以均質成核
（Homogeneous Nucleation）的過程進行，但摻雜提供了異質成核優先位置，而
促成相變化循異質成核之途徑進行，此一效應因新相會在晶界或缺陷位置優先成
核，一般會降低成核活化能（En），也會改變成長活化能（Eg）或新相成長時之
維度，故 n 值會因摻雜而改變。本實驗室在先前摻雜 Mo[28]元素的 GST 研究亦
發現相似的現象，隨著 Mo 摻雜的濃度升高，n 值有下降的趨勢。 
如表七所列，ΔH 值為 En 跟 Eg 之總和，若 GST 之再結晶係循異質成核過程
進行，相變化理論顯示 En 值會降低，且 n 值之下降亦有利於ΔH 值之下降，但表
七卻顯示 Ce 的摻雜提高了 ΔH 值，由此可推論得 Ce 的摻雜大幅提升了 Eg值；
XRD 分析結果顯示著 Ce 的添加可穩定非晶態 GST，Kissinger 分析也顯示了 Tc
與 Ea 值之升高，摻雜於 GST 中的固溶 Ce 原子導致了離子鍵結，此闡釋 Ce 的摻
雜形成了再結晶過程的阻礙，也印證了其所導致的固溶強化效應。 
 23
20 30 40 50 60 70 80
Amorphous @as-dposited
GST7C
GST
(313)(219)(206)(203)(107)
(210)(106)
(103)
(005)
(420)(400)(311) (222)
(220)
(200)●
●●●●
●
●
○○○○ ○○
○○
○
● ●●●●
●
●
GST7C
GST
GST7C
GST
@350oC
@300oC
○HCP
●FCC
In
te
ns
ity
 (a
.u
.)
2θ (o)
(111)
 
圖二十三、GST 和 GST7C 試片非晶相與其在 300 和 350°C 退火一小時之
XRD 圖譜。 
 
   
圖二十四、（a）GST 和（b）GST7C 試片在 300°C 退火一小時之 PTEM 圖。左半
部是亮場影像，而右半部是暗場影像。（c）圖（b）GST7C 之 Ge、
Sb、Te 及 Ce 元素之 Mapping 圖。 
 
 
0 60 120 180 240 300 360
10-3
10-1
101
103
105  
dρ
/dT
 (a
.u
.)
R
es
is
tiv
ity
,ρ 
(Ω
-c
m
)
Temperature (oC)
 GST
 GST7C
 
 
圖二十五、GST 和 GST7C 薄膜之電阻率和其微分曲線對溫度之變化。（升溫速 
度 = 5°C/min） 
 
 25
0 5 10 15 20
101
102
103
104
105
 GST
 GST7C
D
ev
ic
e 
re
si
st
an
ce
 (Ω
)
Switching counts  
圖二十八、以 AIST 與 85A15S 為記錄層之 PCM 元件之（a）靜態測試之電壓–
電流曲線圖與（b）Set/Reset 動態切換行為圖。 
 
表六、Kissinger理論所求得GST、 GSTM、GSTN和GST7C試片之 Tc 與 Ea 值。 
Sample GST GSTM GSTN GST7C 
Ea (eV) 2.55 4.28 3.77 4.53 
 
表七、由JMA理論所求得GST和GST7C在不同膜厚所得之n和ΔΗ值。 
GST GST7C Sample thickness 
(nm) n* ΔH (eV) n* ΔH (eV) 
150 3.42 8.9 2.07 11.6 
*n 值已依 J.W. Christian 之討論[33]：薄膜試片所得之 Avrami 指數值須加 1 以弭補維度效應。 
 
表八、不同 Ce 摻雜濃度之 GST 的資料保存 10 年所能承受的最高溫度與活化能
f
aE 值。 
Samples faE  (eV) Temperatures for 10-years retention (oC) 
GST 2.3 76 
GSTM 4.3 153 
GSTN 4.05 164 
GST7C 4.63 170 
 
 
 
 
 
 
 
 27
20 25 30 35 40 45
♦(
11
0)
♦(
01
6)
218oC
200oC
R. T.
(a)
In
te
ns
ity
 (a
.u
.)
2θ ( o )
188oC
♦(
10
3)
♦ Sb2Te 
 
20 25 30 35 40 45
(b)
222oC
188oC
R.T.
252oC♦
(1
10
)
♦(
01
6)
♦(
10
3) ♦ Sb2Te 
In
te
ns
ity
 (a
.u
.)
2θ ( o )  
   
180 200 220 240 260
FW
H
M
 a
t (
10
3)
H
C
P P
ea
ks
 ( 
o )
In
te
gr
at
ed
 In
te
ns
ity
 o
f 
(1
03
) H
C
P P
ea
ks
 (a
.u
.)
Temperature (oC)
 AIST
 85A15S 0.0
0.3
0.6
0.9
1.2
1.5
1.8(c)
 
圖三十、（a）AIST與（b）85A15S之即時變溫XRD分析圖。（c）將即時XRD
分析所得，針對(103)HCP 繞射峰所做積分值與半高寬(FWHM)對溫度關
係圖。 
 
 
圖三十一、經 250oC/1 小時退火之之（a）AIST 和（b）85A15S 薄膜試片之 TEM
形貌；左邊圖為明視野影像，右邊圖為暗視野影像，右下角圖為繞射圖。 
 
 29
第六章 
結   論 
 
本計畫研究 GST、摻雜之 GST、AIST 和 AIST-SiO2 奈米複合薄膜應用於
PRAM 元件之可行性，重要成果如下： 
（1） 摻雜之 GST 薄膜特性： 
本計劃利用即時電性量測發現 Mo 摻雜降低了 GST 的電阻率，特別是非晶
態 GST 的電阻率；N 摻雜則是提昇了 GST 非晶態和晶態的電阻率同時仍保持和
純 GST 相當之 R-ratio 值。這是由於 N 原子具有較有較大的電負度，其與 GST
元素之間產生了較強的原子鍵結。XRD 和 TEM 之特性觀察皆顯示出元素之摻雜
皆穩定了 GST 非晶態，而且導致了晶界細化。XRD 顯示摻雜能抑制六方晶（HCP）
相的出現。Kissinger 理論分析等升溫速率實驗之結果顯示 Mo 和 N 之摻雜提昇
了 Tc與 Ea，此亦印證了 XRD 和 TEM 分析所得之結論。將所得之結果代入各種
Percolation Models 和 JMA 理論，其結果顯示相變化過程中受到 GST 層中異質成
核效應的影響將會在空氣和試片界面開始發生成核，同時以層狀方式沿著垂直試
片方向往內部結晶。 
Ce 摻雜物研究發現在不影響 GST 的電性的前提下，能有效的提升 GST 薄
膜的熱穩定性。Ce 摻雜能加強 GST 的 p 型半導體特性，故摻雜元素的電子組態
對 GST 的傳導性質扮演著重要角色。Ce 摻雜最重要之特徵為其不會使 GST 薄
膜之電阻比值（R-ratio）下降，有助於訊號對比清晰度之保持。晶粒細化之現象
亦發生在 Ce 摻雜之 GST，且能將 Tc由 156°C 提昇至 236oC。Ce 摻雜能有效的
提昇資料保存時間，未摻雜之 GST 只能在 76°C 以下的溫度才能保存至十年。而
Ce 摻雜濃度 7 %貼靶濺鍍面積比之 GST 可在 170oC 的溫度範圍內保存資料十
年，大幅的提昇資料保存時間及材料的熱穩定性。I-V 電性量測顯示 Vth 隨 Ce 摻
雜濃度升高而升高；Vth 值之存在代表 Ce 摻雜並未使 GST 失去相變化反應能力，
且由前述 Ce 摻雜對 GST 性質之改善效果可預期其將是極具應用潛力之 PRAM
材料。 
（２） AIST 及其 AIST-SiO2奈米複合薄膜之特性： 
電性量測顯示 AIST 之薄膜之電阻呈現兩階段的變化，XRD 分析顯示第一階
段之變化應是再結晶之初期原子重組與晶體缺陷之消弭造成電阻值降低，並非新
相之產生；奈米複合薄膜則呈現一階段電阻變化之行為，推測其原因應為 SiO2
的摻雜提供試片內部許多異相成核之位置，成長之距離亦縮短，此縮短了再結晶
初期原子重組與晶體缺陷消弭等效應發生的時間，有助再結晶之提前發生，故奈
米複合薄膜僅呈現一階段電阻變化之行為。 
Kissinger 分析顯示，隨著膜厚減少及 SiO2 摻雜量的增加，AIST 之 Ea 也隨
之增加，其原因為膜厚對 AIST 成長維度侷限效應及 SiO2 之摻雜形成 AIST 再結
 31
參考文獻 
 
[1] Sung Soon Kim, Seong Min Jeong, Keun Ho Lee, Young Kwan Park, Young 
Tae Kim, Jeong Taek Kong and Hong Lim Lee, “Simulation for Reset Operation 
of Ge2Sb2Te5 Phase-Change Random Access Memory”, Jpn. J. Appl. Phys., 
44(2005), p.5943-5948. 
[2] M. Guth, G. Schmerber and A. Dinia, “Magnetic Tunnel Junctions for Magnetic 
Random Access Memory Applications”, Mat. Sci. Eng., C19(2002), p.129-133. 
[3] Ricardo C. Sousa and I. Lucian Prejbeanu,“Non-volatile magnetic random access 
memories (MRAM)”,C. R. Physique 6(2005), p1013–1021. 
[4] R.E. Jones, Jr., P.D. Maniar, R. Moazzami, P. Zurcher, J.Z. Witowski, Y.T. Lii, P. 
Chu and S.J. Gillespie, “Ferroelectric Non-volatile Memories for Low-voltage, 
Low-power Applications”, Thin Solid Films, 270(1995), p.584-588. 
[5] Hari Singh Nalwa, Handbook of Thin Film Materials–Ferroelectric and 
Dielectric Thin Film, Academic Press, San Diego (2002), p.5. 
[6]  Jakob Mustafaa, Andreas Rudigera and RainerWaserb, “Comparison of Three 
Different Architectures for Active Resistive Memories”, Int. J. Electron. 
Commun. (AEU), 61(2007), p.345-352. 
[7] Herbert Schroeder and Doo Seok Jeong, “Resistive Switching in a Pt/TiO2/Pt 
Thin Film Stack: a Candidate for a Non-volatile ReRAM”, Microelectronic 
Engineering, 84(2007), p.1982-1985. 
[8] Stefan Lai and Tyler Lowery, “OUM–A 180 nm Nonvolatile Memory Cell 
Element Technology for Stand Alone and Embedded Applications”, IEDM'01 
Tech, Dig., (2001), p.803. 
[9] S.R. Ovshinsky, “Reversible Electrical Switching Phenomena in Disordered 
Structures”, Phys. Rev. Lett., 21(1968), p.1450. 
[10] Matthias Wutting and Noboru Yamada, “Phase-change Materials for Rewriteable 
Data Storage”, Nature Materials, 6(2007), p.824-832. 
[11] Wojciech Wełnic, and Matthias Wuttig, “Reversible Switching in Phase-change 
Materials”, Materials Today, 11(2008), p.20. 
[12] E. Morales-Sánchez, E.F. Prokhorov, J.Gonzalez-Hernandez and A. 
Mendoza-Galvan, “Structural, Electric and Kinetic Parameters of Ternary 
Alloys of GeSbTe”, Thin Solid Films, 471(2005), p.243. 
[13] Noboru Yamada, Eiji Ohno, Kenichi Nishiuchi and Nobuo. Akahira, 
“Rapid-phase Transitions of GeTe-Sb2Te3 Pseudobinary Amorphous Thin Films 
for an Optical Disk Memory”, J. Appy. Phys., 69(1991), p.2849. 
[14] I. Friedrich, V. Weidenhof, W. Njoroge, P. Franz, and M. Wuttig, “Structural 
 33
[27] C.W. Jeong, S.J. Ahn, Y.N. Hwang, Y.J. Song, J.H. Oh, S.Y. Lee, S.H. Lee, K.C. 
Ryoo, J.H. Park, J.H. Park, J.M. Shin, F. Yeung, W.C. Jeong, J.I. Kim, G.H. Koh, 
G.T. Jeong, H.S. Jeong and K. Kim, “Highly Reliable Ring-Type Contact for 
High-Density Phase Change Memory”, Jpn. J. Appl. Phys., 45(2006), p.3233. 
[28] 陳沿洲，“鍺銻碲相變化薄膜的電氣性值與相變化行為之研究”，國立交通
大學材料科學與工程學系碩士論文，（2007）。 
[29] Tae Jin Park, Se Young Choi and Myung Jin Kang, “Phase Transition 
Characteristics of Bi/Sn Doped Ge2Sb2Te5 Thin Film for PRAM Application”, 
Thin Solid Films, 515(2007), p.5049. 
[30] Hun Seo, Tae-Hee Jeong, Jeong-Woo Park, Cheong Yeon, Sang-Jun Kim and 
Sang-Youl Kim, “Investigation of Crystallization Behavior of Sputter-Deposited 
Nitrogen-Doped Amorphous Ge2Sb2Te5 Thin Films”, Jpn. J. Appl. Phys., 
39(2000), p.745. 
[31] E. Garsia-Garsia, M. Yanez-Limon, Y. Vorobiev, F. Espinoza-Beltran and J. 
Gonzalez-Hernandez , “Crystallization Kinetics of Ge22Sb22Te56 Doped with Se 
and Ni”, Semi. Phys., Quan. Elec. & Opto., 1(1998), p.71. 
[32] Kin-Fu Kao, Chain-Ming Lee, Ming-Jung Chen, Ming-Jinn Tsai and 
Tsung-Shune Chin, “Ga2Te3Sb5-A Candidate for Fast and Ultralong Retention 
Phase-Change Memory”, Adv. Mater., 21(2009), p.1-5. 
[33] J.W. Christian, The Theory of Transformations in Metals and Alloys, PART I, 
Equilibrium and General Kinetic Theory, 2nd ed., Pergamon Press, Oxford, 
(1975). 
 
 2
Symposium N/Recent Development in Materials for Hydrogen Storage and Carbon-Capture 
Technologies、Symposium Q/New Functional Materials and Emerging Device Architectures for 
Nonvolatile Memories 與 Symposium R/Phase-Change Materials for Memory and Reconfigurable 
Electronics Applications，論文標題如上所列，投稿於 Symposia N 與 Q 者係計畫衍生研究成果，其
皆獲接受以海報（Poster）方式發表，其中 3 篇並寫成 6 頁短文形式投稿至 2011 MRS Spring Meeting 
Symposium Proceedings 論文集，目前正審查中。 
 於 5 月 25 日出啟程前往美國舊金山市參加此一會議，有兩位博士生（蔣國璋、黃胤諴）隨行，
於 5 月 29 日返國。 
 
  
Poster 論文發表情形。 
二、與會心得 
 依投稿之議程，本次會議以參與 Symposia N、Q 與 R 的議程活動為主。Symposium N 接受之論
文幾乎全以儲氫材料與技術為主題，而我們投稿於此一主題之論文討論硫族化合物奈米複合薄膜
於氫氣感測器之應用，應該是惟一的氫氣感測器研究成果，與其它論文內容比較雖有差異，但能
為 MRS 接受發表亦顯示本研究有其新穎性。 
Symposium Q 為非揮發性記憶體（Non-Volatile Memory）研究，論文發表了各種新穎材料、製
程技術之改善對元件電氣性質之提昇，除傳統疊層式元件之研究改良之外，有多篇以金、鋁、矽、
鍺等奈米晶為電荷捕捉位置，將之鑲埋於鑭系氧化物之高介電材料層或高分子絕緣層或以其為覆
蓋層（Capping Layer）之論文；在製程方面，元件之縮小化技術是主題之一。在 Symposium Q 中
另有鐵電記憶體（Ferroelectric Memory）、電阻式記憶體（Resistive Switching Memory）及與
Symposium R 之 Session R4 合併之相變化記憶體聯合議程，鐵電記憶體之論文較少，除了元件縮小
化技術，僅有數篇與 BaTiO3、PZT 等傳統高介電常數材料之應用報導。電阻式記憶體是 Symposium 
Q 之大宗，論文中可見到氧化鋅、氧化銅、氧化鎳、氧化鈦、氧化鉭、氧化鎢等與相關之摻雜改
質應用於此一新穎記體之報導，其亦有數篇以三元氧化物為題之論文。元件縮小化技術也是聯合
議程之重要議題之一，新穎元件結構、新化學組成材料之合金反應、元素偏析行為、操作電壓/電
流的降低技術等亦見討論，較有趣的部份是非揮發性有機電阻式記憶體（Non-Volatile Organic 
 4
三、考察參觀活動(無是項活動者略) 
無 
四、建議 
五、攜回資料名稱及內容 
（1）2011 MRS Spring Meeting, PROGRAM AND EXHIBIT GUIDE. 
（2）2011 MRS Spring Meeting, ABSTRACTS (in CD Format). 
六、其他 
1Characteristics of Cerium-doped Sb70Te30 Thin Film for 
Phase-change Random Access Memory
Yu-Jen Huang, Tsung-Eong Hsieh*
Department of Materials Science and Engineering, National Chiao Tung University, 1001 Ta-Hsueh Rd., Hsinchu, Taiwan 30010, R.O.C.
Physical properties and microstructures of growth-dominated Sb70Te30 (ST) chalcogenide thin films were modified 
by cerium (Ce) doping. Electrical measurement revealed Ce doping escalates the resistivity of amorphous ST. 
About 3.5 at.% Ce doping is able to increase the resistivity ratio of amorphous and crystalline ST from 104 to 105
and raise the recrystallization temperature from 147 to 207°C. Kissinger’s analysis confirmed the increase of 
phase-change temperature (Tx) and activation energy (Ea) of phase transition in Ce-doped ST. The maximum 
temperature of 10-year retention increased from 54°C for pristine ST to 131°C for Ce-doped ST as indicated by 
isothermal experiment. Microstructure characterization revealed that Ce doping refines the grains of crystalline ST 
phase in the samples. Static I-V analysis of PCM device found that the DC threshold voltage (Vth) of device 
containing Ce-doped ST as the programming layer increases with the Ce content. Temperature dependence of 
Vth for pristine ST and Ce-doped ST PCM devices was also evaluated and the result showed that the Ce-doped 
ST PCM device always exhibits a higher value of Vth, illustrating Ce doping may effectively enhance the thermal 
stability of ST chalcogenide thin film. 
Experimental Flow 
Summary of Results
R3.9*Corresponding author’s e-mail: tehsieh@mail.nctu.edu.tw.
The work is supported by the National Science Council (NSC), Taiwan, R.O.C., under contract No.NSC97-2221-E-009-029-MY3. 
Temperature Dependence of Vth of PCM Devices
ST, Ce-doped ST Films and PCM Devices Preparation
Phase-change Kinetics Microstructure Characterizations
Exothermal Exp. Isothermal Exp. 
0 50 100 150 200 250 300
101
102
103
104
105
106
107
R
es
is
tiv
ity
, ρ
  (
Ω-
cm
)
Temperature (oC)
ST
Ce-doped ST
-3
-2
-1
0
1313.653.50207Ce-doped ST
541.941.85147ST
Temperature for 10-year retention (°C)(eV)(eV)Tx(°C)Samples exoaE isoaE
25 30 35
e8
e14
e20
e26
e32
 ST
 Ce-doped ST
C
ha
ra
ct
er
is
tic
 ti
m
e,
 τ (
se
c)
1/k
B
T
0 1 2 3 4
0
20
40
60
80
Ce-doped ST
C
ur
re
nt
 (m
A
)
Voltage (V)
 Room temp.
 @ 50oC 
 @ 100oC
 @ 150oC
 @ 200oC
0 1 2 3 4
0
20
40
60
80
C
ur
re
nt
 (m
A
)
Voltage (V)
 Room temp.
 @ 50oC 
 @ 100oC
 @ 150oC
Prinstine ST
¾ Resistivity profiles and their derivatives for ST and Ce-doped 
ST layers as a function of temperature (heating rate = 1°C/min). 
¾ XRD profiles of ST and Ce-doped ST layers 
subjected to the annealing at 300°C for 30 min. 
¾ A list of Tx, Ea and temperatures for 10-year retention for ST and Ce-doped ST layers.
¾A plot of τ vs, reciprocal of T for ST and Ce-doped 
ST layers deduced by isothermal experiment. 
¾Static I–V profiles for PCM devices containing (a) pristine ST and (b) Ce-doped ST 
as the programming layers at various temperatures.
(a) (b)
1This work is supported by National Science Council (NSC), Taiwan, 
R.O.C., under the contract No. NSC-97-2221-E-009-029-MY3.
Enhancement of Nonvolatile Floating Gate Memory Devices 
Containing AgInSbTe-SiO2 Nanocomposite by Inserting 
HfO2/SiO2 Blocking Oxide Layer
Kuo-Chang Chiang, Tsung-Eong Hsieh
Department of Materials Science and Engineering, National Chiao Tung University, Hsinchu, Taiwan 30010, R.O.C.
ABSTRACT
Enhancement of nonvolatile floating gate memory (NFGM) devices comprised of AgInSbTe (AIST) nanocomposite as the 
charge-storage trap layer and HfO2 or HfO2/SiO2 as the blocking oxide layer is presented. A significantly large memory 
window (ΔVFB) shift = 30.7 V and storage charge density = 2.3×1013 cm-2 at ±23V gate voltage sweep were achieved in 
HfO2/SiO2/AIST sample. Retention time analysis observed a ΔVFB shift about 19.3 V and the charge loss about 13.4% in such 
a sample under the ±15V gate voltage stress after 104 sec retention time test. Regardless of applied bias direction, the 
sample containing HfO2/SiO2 layer exhibited the leakage current density as low as 150 nA/cm2 as revealed by the current-
voltage measurement. The incorporation of HfO2/SiO2 layer effectively suppresses the electron injection between gate 
electrode and charge trapping layer and leads to a substantial enhancement of NFGM characteristics.
INTRODUCTION
SUMMARY of RESULTS
0
10
20
30
40
50
60
70
-15 -10 -5 0 5 10
15V
13V
11V
9V
7V
5V
3V
C
ap
ac
tia
nc
e 
(p
F)
Gate Voltage (V)
(a) 
0
10
20
30
40
50
60
-20 -10 0 10 20
23V
19V
15V
11V
7V
3
C
ap
ac
tia
nc
e 
(p
F)
Gate Voltage (V)
V
(b) 
C-V profiles for (a) HA and (b) HSA samples at various gate voltage sweep.
EXPERIMNTAL FLOW
• NFGM Enhancement with HfO2
• Relatively high dielectric constant.
• Wide bandgap.
• Large conduction band-offset with 
respect to Si.
• Difficulties in NFGMs with HfO2
• Relatively poor barrier to oxygen (O) diffusion 
and boron (B) penetration at temperatures 
over 400°C.
• High leakage current and low carrier mobility 
duo to the onset of recrystallization.
MOTIVATIONS
• AIST nanocomposite layer 
deposition by target-attachment 
sputtering method.
Post annealing at 400°C
HfO2/AIST-SiO2 (HA) HfO2/SiO2/AIST-SiO2 (HSA)
• HfO2 deposition by sputtering • SiO2 deposition by PECVD followed by HfO2 deposition 
by sputtering 
Cross-sectional TEM images of (a) HA and (b) HSA samples.
• Merits of AIST Chalcognide
• Well-known optical record media with 
ultra fast phase-change rate and 
comparatively low recrystallization
temperature.
• ΔVFB shift = 6.9V at ±8V gate voltage 
sweep in NFGM device containing sole 
AIST-SiO2 nanocomposite as 
programming layer has been achieved.
AIST-SiO2 nanocomposite layer
101
102
103
104
105
106
0 100 200 300 400 500 600 700
Si
Sb
Te
Hf
Sputter time (sec)
C
ou
nt
s (
a.
 u
.)
Si substrate(a)
(a) Retention time characteristics and (b) J-E profiles of HA and HSA samples.
101
102
103
104
105
106
0 100 200 300 400 500 600 700
Si
Sb
Te
Hf
Sputter time (sec)
C
ou
nt
s (
a.
 u
.)
Si substrate(b)
SIMS spectra for depth profiles of elements in (a) HA and (b) HSA samples. 
24 23 22 21 20 19 18 17 16 15 14 13 12
3
9
15
21
27
33
 (19.25 eV)
 (17.6 eV)
 (17.8 eV)
(16.2 eV)
HfSiOx
HfO2
In
te
ns
ity
 (a
.u
.)
Binding Energy (eV)
Fil
m 
De
pth
 (n
m) 
24 23 22 21 20 19 18 17 16 15 14 13 12
3
9
15
21
27
33
 (19.25 eV)
 (17.6 eV)
 (17.8 eV)
HfSiOx
Binding Energy (eV)
Fil
m 
De
pth
 (n
m)
In
te
ns
ity
 (a
.u
.)
 
HfO2
(16.2 eV)(a) (b)
Hf 4d XPS depth profiles of (a) HA and (b) HSA samples.
(a) (b)
HfO2 layer HfO2 layer
PECVD SiO2 layer
AIST-SiO2 nanocomposite layerAIST-SiO2 nanocomposite layer
SiOx layer SiOx layer
Si Si
569570571572573574575576577
HA
HSA
(c) Te 3d 
5/2
In
te
ns
ity
 (a
.u
.)
Binding Energy (eV)
Te (573 eV)
9899100101102103104105106
HA
HSA
SiO
2
(103.3 eV)(a) Si 2p 
In
te
ns
ity
 (a
.u
.)
SiOx (102.4 eV)
Si
3
N
4
(101.8 eV)
Si (99.5 eV)
Binding Energy (eV)
10-12
10-10
10-8
10-6
10-4
10-2
100
102
-4 -3 -2 -1 0 1 2 3 4
HSA
HA
J (
A
/c
m
2 )
E (MV/cm)
(b)
(a) Si 2p (c) Sb 4d and (c) Te 
3d5/2 XPS spectra for HA and HSA 
samples. Raw XPS profiles are 
decorated with solid or open 
diamonds while the corresponding 
de-convoluted curves are 
represented by solid and grey 
curves.
-20
-15
-10
-5
0
5
10
15
20
1 10 100 1000 104
program state, 15V/10s
erase state, 15V/10s
program state, 9V/10s
erase state, 15V/10s
7.22 V (18.6%)
19.32 V (13.36%)
(a)
ΔV
FB
 sh
ift
 (V
)
Retention time (sec)
• Merits of Inserting SiO2 Layer
• Reduction of leakage current and electron 
injection between gate and charge trapping 
layers.
• Suppression of Hf diffusion.
• Avoiding the complicated ALD or PLD 
method to prepare the doped HfO2 layers.
Q6.3
303132333435363738
HA
HSASb (32.57 eV)
In
te
ns
ity
 (a
.u
.)
(b) Sb 4d 
Sb/Si (33.4 eV)
Binding Energy (eV)
ΔVFB = 30.7VΔVFB = 11.6V
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/05
國科會補助計畫
計畫名稱: GeSbTe薄膜之摻雜、電性質分析及其應用於相變化記憶體(PRAM)元件之研究
計畫主持人: 謝宗雍
計畫編號: 97-2221-E-009-029-MY3 學門領域: 非鐵合金與複合材料
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
