`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 02/28/2024 07:50:59 PM
// Design Name: 
// Module Name: lc3_reg_file
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module lc3_reg_file(
    .reset      (reset),
    
    .d          (data_bus),
    
    .dr         (),
    .load       (),
    .sr2_in     (),
    .sr1_in     (),
    
    .sr2_out    (),
    .sr1_out    ()
);





endmodule
