<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
The file contains the information about resource utilization per module to be displayed in the summary report.
*******************************************************************************************-->
<modules>
<column_headers>
<data>Module name</data>
<data>SLE</data>
<data>CFG</data>
<data>ARI1</data>
<data>BUFFER</data>
<data>MACC</data>
<data>RAM1K18</data>
<data>RAM64X18</data>
<data>GLOBAL</data>
<data>IO</data>
</column_headers>
<module>
<data>SF2_MSS_sys</data>
<data>970</data>
<data>1485</data>
<data>300</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>9</data>
<data>4</data>
<data>53</data>
<module>
<data>SF2_MSS_sys_sb</data>
<data>970</data>
<data>1485</data>
<data>300</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>9</data>
<data>4</data>
<data>2</data>
<module>
<data>CoreAPB3_32_0_1_1_1_1_1_0_0_0_0_0_0_0_0_0_0_0_0_0_0_0_0_0_0_0_0_0_0_0_0_0_0_0_16_3_19</data>
<data>0</data>
<data>62</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREAPB3_MUXPTOB3</data>
<data>0</data>
<data>55</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>CoreGPIO_work_sf2_mss_sys_rtl_0layer0</data>
<data>180</data>
<data>393</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CoreResetP_work_sf2_mss_sys_rtl_0layer0</data>
<data>9</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
<module>
<data>SF2_MSS_sys_sb_CCC_0_FCCC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
</module>
<module>
<data>SF2_MSS_sys_sb_COREI2C_0_COREI2C_0_1_0_0_3_0_0_30_0_0_0_0_0_1</data>
<data>119</data>
<data>356</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREI2C_COREI2CREAL_0_1_0_0_3_0_0_30_0_0_0_0_0</data>
<data>111</data>
<data>352</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>SF2_MSS_sys_sb_CoreUARTapb_0_CoreUARTapb_0_19_1_1_1_0_0_0_0_0</data>
<data>171</data>
<data>213</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<module>
<data>SF2_MSS_sys_sb_CoreUARTapb_0_COREUART_19_1_1_0_0</data>
<data>147</data>
<data>180</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<module>
<data>SF2_MSS_sys_sb_CoreUARTapb_0_Clock_gen_0_0</data>
<data>19</data>
<data>10</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>SF2_MSS_sys_sb_CoreUARTapb_0_Rx_async_0_1</data>
<data>39</data>
<data>75</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>SF2_MSS_sys_sb_CoreUARTapb_0_Tx_async_0_1</data>
<data>23</data>
<data>49</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>SF2_MSS_sys_sb_CoreUARTapb_0_fifo_256x8_0</data>
<data>21</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>SF2_MSS_sys_sb_CoreUARTapb_0_fifo_ctrl_256_work_sf2_mss_sys_rtl_0layer0</data>
<data>21</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>SF2_MSS_sys_sb_CoreUARTapb_0_ram16x8_work_sf2_mss_sys_rtl_0layer0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>SF2_MSS_sys_sb_CoreUARTapb_0_fifo_256x8_0_0</data>
<data>21</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>SF2_MSS_sys_sb_CoreUARTapb_0_fifo_ctrl_256_work_sf2_mss_sys_rtl_0layer0_0</data>
<data>21</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>SF2_MSS_sys_sb_CoreUARTapb_0_ram16x8_work_sf2_mss_sys_rtl_0layer0_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
<module>
<data>SF2_MSS_sys_sb_FABOSC_0_OSC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>SF2_MSS_sys_sb_IO_0_IO</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
</module>
<module>
<data>SF2_MSS_sys_sb_IO_1_IO</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
</module>
<module>
<data>SF2_MSS_sys_sb_MSS</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>corepwm_work_sf2_mss_sys_rtl_0layer0</data>
<data>202</data>
<data>90</data>
<data>224</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>corepwm_pwm_gen_work_sf2_mss_sys_rtl_0layer0</data>
<data>3</data>
<data>9</data>
<data>72</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>corepwm_reg_if_work_sf2_mss_sys_rtl_0layer0</data>
<data>164</data>
<data>45</data>
<data>80</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>corepwm_timebase_0_16</data>
<data>32</data>
<data>33</data>
<data>72</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>corespi_19_32_32_32_33_0_0_0_0_0_0_0</data>
<data>289</data>
<data>368</data>
<data>50</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>spi_32_32_32_33_0_0_0_0_0</data>
<data>289</data>
<data>368</data>
<data>50</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>spi_chanctrl_work_sf2_mss_sys_rtl_0layer0</data>
<data>218</data>
<data>210</data>
<data>31</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>spi_clockmux</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>spi_control_32</data>
<data>0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>spi_fifo_32_32_0</data>
<data>18</data>
<data>62</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>spi_fifo_32_32_1</data>
<data>18</data>
<data>58</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>spi_rf_32</data>
<data>35</data>
<data>30</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
</modules>
