#### 多处理器编程

- 原子性：incq ($rsp)，这个汇编语句在单处理器上是原子性的，因为中断只会发生在汇编语句边缘，但是在多处理器上这条语句并不是原子性的

- 指令重排：

```c
while (!done);
// would be optimized to
if (!done) while (1);
```

- 防止编译优化：

    - 方法一：使用内存屏障

    ```c
    int x = 0;
    void fn() {
        x = 1;
        x = 1; // 这句很可能会被编译器优化掉
    }

    void fn() {
        x = 1;
        asm volatile("" ::: "memory"); // 这一句提示编译器内存会发生改动
        x = 1; // 由于上一句提示了内存会发生改动，因此这里的再赋值不会被编译器优化掉
    }
    ```

    - 方法二：使用volatile关键字

- 处理器间的可见性：

    - cpu的乱序执行

    - 现代cpu使用了超标量流水线技术（多路发射），每个流水段可以并行地处理多条指令

    - 对于如下两个线程，x、y的打印结果可能都是0：

    ```c
    static int x = 0;
    static int y = 0;
    void routine0() {
        x = 1;
        yield();
        sys_write(y);
    }

    void routine1() {
        y = 1;
        yield();
        sys_write(x);
    }
    ```

#### Peterson算法

- 假设：atomic load/store，指令不会有静态或动态的乱序执行

- C语言描述

    ```cpp
    void TA() {
    while (1) {
        x = 1;
        turn = B;
        while (1) {
        if (!y) break;
        if (turn != B) break;
        }
        critical_section();
        x = 0;
    }
    }

    void TB() {
    while (1) {
        y = 1;
        turn = A;
        while (1) {
        if (!x) break;
        if (turn != A) break;
        }
        critical_section();
        y = 0;
    }
    }
    ```

- 问题：在多处理上，由于cpu cache缓存一致性问题、cpu指令乱序执行问题及编译器指令重排问题，Peterson算法是错误的

- 解决方案：使用 volatile 访问 x、y 和 turn 解决缓存一致性问题，使用内存屏障解决乱序执行和指令重排问题。


#### 内存屏障

- 现代的编译器和多核CPU因为优化代码，最擅长的事情就是指令乱序执行。编译器做的是静态乱序优化，CPU做的是动态乱序优化。

- 通常情况下，乱序优化都可以把对不同地址的load操作提到store之前去，我想这是因为load操作如果cache命中的话，要比store快很多。看这3行：

    ```cpp
    flag[0] = true;
    turn = 1;
    while (flag[1] && (turn == 1));
    ```

- 前两行是store，第三行是load。但是对同一变量turn的store再load，乱序优化是不可能对他们交换顺序的。但是flag[0]和flag[1]是不同的变量，先store后load就可能被乱序优化成先load flag[1]，再store flag[0]。假设两个线程都已退出临界区，准备再次进入，此时flag[0]和flag[1]都是false。按乱序执行先load，两个线程都会有while条件为假，则同时都可以进入了临界区，互斥失效！这就是在有些情况下要保持代码的顺序一致性的重要。

- 阻止编译器静态乱序优化：asm volatile("" ::: "memory");

- 同时阻止编译器静态乱序优化和CPU动态乱序优化：

```cpp
    asm("lfence");  // lfence只能保证lfence之前的读命令不和它之后的读命令发生乱序
    asm("sfence");  // sfence保证sfence之前的写命令不和它之后的写命令发生乱序
    asm("mfence");  // mfence保证了它前后的读写命令不发生乱序
```

- gcc 函数 __sync_synchronize() 提供了可移植的内存栅栏 api（同时限制静态和动态指令重排）

