/***************************************************************************
 *     Copyright (c) 1999-2009, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * $brcm_Workfile: bchp_aio_intd0.h $
 * $brcm_Revision: Hydra_Software_Devel/1 $
 * $brcm_Date: 9/14/09 5:13p $
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on         Fri Sep 11 19:47:44 2009
 *                 MD5 Checksum         957f01e03a68c1766fd2e8ad6484f5f9
 *
 * Compiled with:  RDB Utility          combo_header.pl
 *                 RDB Parser           3.0
 *                 unknown              unknown
 *                 Perl Interpreter     5.008008
 *                 Operating System     linux
 *
 * Revision History:
 *
 * $brcm_Log: /magnum/basemodules/chp/7468/rdb/a0/bchp_aio_intd0.h $
 * 
 * Hydra_Software_Devel/1   9/14/09 5:13p albertl
 * SW7468-3: Initial revision.
 *
 ***************************************************************************/

#ifndef BCHP_AIO_INTD0_H__
#define BCHP_AIO_INTD0_H__

/***************************************************************************
 *AIO_INTD0 - Audio I/O Interrupts to DSP 0
 ***************************************************************************/
#define BCHP_AIO_INTD0_INT_STATUS                0x00388200 /* DSP Interrupt Status Register */
#define BCHP_AIO_INTD0_INT_SET                   0x00388204 /* DSP Interrupt Set Register */
#define BCHP_AIO_INTD0_INT_CLEAR                 0x00388208 /* DSP Interrupt Clear Register */
#define BCHP_AIO_INTD0_MASK_STATUS               0x0038820c /* DSP Interrupt Mask Status Register */
#define BCHP_AIO_INTD0_MASK_SET                  0x00388210 /* DSP Interrupt Mask Set Register */
#define BCHP_AIO_INTD0_MASK_CLEAR                0x00388214 /* DSP Interrupt Mask Clear Register */

/***************************************************************************
 *INT_STATUS - DSP Interrupt Status Register
 ***************************************************************************/
/* AIO_INTD0 :: INT_STATUS :: reserved0 [31:13] */
#define BCHP_AIO_INTD0_INT_STATUS_reserved0_MASK                   0xffffe000
#define BCHP_AIO_INTD0_INT_STATUS_reserved0_SHIFT                  13

/* AIO_INTD0 :: INT_STATUS :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF0_MASK                     0x00001000
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF0_SHIFT                    12

/* AIO_INTD0 :: INT_STATUS :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF1_MASK                     0x00000800
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF1_SHIFT                    11

/* AIO_INTD0 :: INT_STATUS :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF2_MASK                     0x00000400
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF2_SHIFT                    10

/* AIO_INTD0 :: INT_STATUS :: FMM_DP0 [09:09] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_DP0_MASK                     0x00000200
#define BCHP_AIO_INTD0_INT_STATUS_FMM_DP0_SHIFT                    9

/* AIO_INTD0 :: INT_STATUS :: reserved1 [08:08] */
#define BCHP_AIO_INTD0_INT_STATUS_reserved1_MASK                   0x00000100
#define BCHP_AIO_INTD0_INT_STATUS_reserved1_SHIFT                  8

/* AIO_INTD0 :: INT_STATUS :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_SRC0_MASK                    0x00000080
#define BCHP_AIO_INTD0_INT_STATUS_FMM_SRC0_SHIFT                   7

/* AIO_INTD0 :: INT_STATUS :: reserved2 [06:05] */
#define BCHP_AIO_INTD0_INT_STATUS_reserved2_MASK                   0x00000060
#define BCHP_AIO_INTD0_INT_STATUS_reserved2_SHIFT                  5

/* AIO_INTD0 :: INT_STATUS :: FMM_MS [04:04] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_MS_MASK                      0x00000010
#define BCHP_AIO_INTD0_INT_STATUS_FMM_MS_SHIFT                     4

/* AIO_INTD0 :: INT_STATUS :: FMM_OP [03:03] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_OP_MASK                      0x00000008
#define BCHP_AIO_INTD0_INT_STATUS_FMM_OP_SHIFT                     3

/* AIO_INTD0 :: INT_STATUS :: FMM_IOP [02:02] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_IOP_MASK                     0x00000004
#define BCHP_AIO_INTD0_INT_STATUS_FMM_IOP_SHIFT                    2

/* AIO_INTD0 :: INT_STATUS :: reserved3 [01:01] */
#define BCHP_AIO_INTD0_INT_STATUS_reserved3_MASK                   0x00000002
#define BCHP_AIO_INTD0_INT_STATUS_reserved3_SHIFT                  1

/* AIO_INTD0 :: INT_STATUS :: DAC0 [00:00] */
#define BCHP_AIO_INTD0_INT_STATUS_DAC0_MASK                        0x00000001
#define BCHP_AIO_INTD0_INT_STATUS_DAC0_SHIFT                       0

/***************************************************************************
 *INT_SET - DSP Interrupt Set Register
 ***************************************************************************/
/* AIO_INTD0 :: INT_SET :: reserved0 [31:13] */
#define BCHP_AIO_INTD0_INT_SET_reserved0_MASK                      0xffffe000
#define BCHP_AIO_INTD0_INT_SET_reserved0_SHIFT                     13

/* AIO_INTD0 :: INT_SET :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTD0_INT_SET_FMM_BF0_MASK                        0x00001000
#define BCHP_AIO_INTD0_INT_SET_FMM_BF0_SHIFT                       12

/* AIO_INTD0 :: INT_SET :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTD0_INT_SET_FMM_BF1_MASK                        0x00000800
#define BCHP_AIO_INTD0_INT_SET_FMM_BF1_SHIFT                       11

/* AIO_INTD0 :: INT_SET :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTD0_INT_SET_FMM_BF2_MASK                        0x00000400
#define BCHP_AIO_INTD0_INT_SET_FMM_BF2_SHIFT                       10

/* AIO_INTD0 :: INT_SET :: FMM_DP0 [09:09] */
#define BCHP_AIO_INTD0_INT_SET_FMM_DP0_MASK                        0x00000200
#define BCHP_AIO_INTD0_INT_SET_FMM_DP0_SHIFT                       9

/* AIO_INTD0 :: INT_SET :: reserved1 [08:08] */
#define BCHP_AIO_INTD0_INT_SET_reserved1_MASK                      0x00000100
#define BCHP_AIO_INTD0_INT_SET_reserved1_SHIFT                     8

/* AIO_INTD0 :: INT_SET :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTD0_INT_SET_FMM_SRC0_MASK                       0x00000080
#define BCHP_AIO_INTD0_INT_SET_FMM_SRC0_SHIFT                      7

/* AIO_INTD0 :: INT_SET :: reserved2 [06:05] */
#define BCHP_AIO_INTD0_INT_SET_reserved2_MASK                      0x00000060
#define BCHP_AIO_INTD0_INT_SET_reserved2_SHIFT                     5

/* AIO_INTD0 :: INT_SET :: FMM_MS [04:04] */
#define BCHP_AIO_INTD0_INT_SET_FMM_MS_MASK                         0x00000010
#define BCHP_AIO_INTD0_INT_SET_FMM_MS_SHIFT                        4

/* AIO_INTD0 :: INT_SET :: FMM_OP [03:03] */
#define BCHP_AIO_INTD0_INT_SET_FMM_OP_MASK                         0x00000008
#define BCHP_AIO_INTD0_INT_SET_FMM_OP_SHIFT                        3

/* AIO_INTD0 :: INT_SET :: FMM_IOP [02:02] */
#define BCHP_AIO_INTD0_INT_SET_FMM_IOP_MASK                        0x00000004
#define BCHP_AIO_INTD0_INT_SET_FMM_IOP_SHIFT                       2

/* AIO_INTD0 :: INT_SET :: reserved3 [01:01] */
#define BCHP_AIO_INTD0_INT_SET_reserved3_MASK                      0x00000002
#define BCHP_AIO_INTD0_INT_SET_reserved3_SHIFT                     1

/* AIO_INTD0 :: INT_SET :: DAC0 [00:00] */
#define BCHP_AIO_INTD0_INT_SET_DAC0_MASK                           0x00000001
#define BCHP_AIO_INTD0_INT_SET_DAC0_SHIFT                          0

/***************************************************************************
 *INT_CLEAR - DSP Interrupt Clear Register
 ***************************************************************************/
/* AIO_INTD0 :: INT_CLEAR :: reserved0 [31:13] */
#define BCHP_AIO_INTD0_INT_CLEAR_reserved0_MASK                    0xffffe000
#define BCHP_AIO_INTD0_INT_CLEAR_reserved0_SHIFT                   13

/* AIO_INTD0 :: INT_CLEAR :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF0_MASK                      0x00001000
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF0_SHIFT                     12

/* AIO_INTD0 :: INT_CLEAR :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF1_MASK                      0x00000800
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF1_SHIFT                     11

/* AIO_INTD0 :: INT_CLEAR :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF2_MASK                      0x00000400
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF2_SHIFT                     10

/* AIO_INTD0 :: INT_CLEAR :: FMM_DP0 [09:09] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_DP0_MASK                      0x00000200
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_DP0_SHIFT                     9

/* AIO_INTD0 :: INT_CLEAR :: reserved1 [08:08] */
#define BCHP_AIO_INTD0_INT_CLEAR_reserved1_MASK                    0x00000100
#define BCHP_AIO_INTD0_INT_CLEAR_reserved1_SHIFT                   8

/* AIO_INTD0 :: INT_CLEAR :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_SRC0_MASK                     0x00000080
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_SRC0_SHIFT                    7

/* AIO_INTD0 :: INT_CLEAR :: reserved2 [06:05] */
#define BCHP_AIO_INTD0_INT_CLEAR_reserved2_MASK                    0x00000060
#define BCHP_AIO_INTD0_INT_CLEAR_reserved2_SHIFT                   5

/* AIO_INTD0 :: INT_CLEAR :: FMM_MS [04:04] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_MS_MASK                       0x00000010
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_MS_SHIFT                      4

/* AIO_INTD0 :: INT_CLEAR :: FMM_OP [03:03] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_OP_MASK                       0x00000008
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_OP_SHIFT                      3

/* AIO_INTD0 :: INT_CLEAR :: FMM_IOP [02:02] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_IOP_MASK                      0x00000004
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_IOP_SHIFT                     2

/* AIO_INTD0 :: INT_CLEAR :: reserved3 [01:01] */
#define BCHP_AIO_INTD0_INT_CLEAR_reserved3_MASK                    0x00000002
#define BCHP_AIO_INTD0_INT_CLEAR_reserved3_SHIFT                   1

/* AIO_INTD0 :: INT_CLEAR :: DAC0 [00:00] */
#define BCHP_AIO_INTD0_INT_CLEAR_DAC0_MASK                         0x00000001
#define BCHP_AIO_INTD0_INT_CLEAR_DAC0_SHIFT                        0

/***************************************************************************
 *MASK_STATUS - DSP Interrupt Mask Status Register
 ***************************************************************************/
/* AIO_INTD0 :: MASK_STATUS :: reserved0 [31:13] */
#define BCHP_AIO_INTD0_MASK_STATUS_reserved0_MASK                  0xffffe000
#define BCHP_AIO_INTD0_MASK_STATUS_reserved0_SHIFT                 13

/* AIO_INTD0 :: MASK_STATUS :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF0_MASK                    0x00001000
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF0_SHIFT                   12

/* AIO_INTD0 :: MASK_STATUS :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF1_MASK                    0x00000800
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF1_SHIFT                   11

/* AIO_INTD0 :: MASK_STATUS :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF2_MASK                    0x00000400
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF2_SHIFT                   10

/* AIO_INTD0 :: MASK_STATUS :: FMM_DP0 [09:09] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_DP0_MASK                    0x00000200
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_DP0_SHIFT                   9

/* AIO_INTD0 :: MASK_STATUS :: reserved1 [08:08] */
#define BCHP_AIO_INTD0_MASK_STATUS_reserved1_MASK                  0x00000100
#define BCHP_AIO_INTD0_MASK_STATUS_reserved1_SHIFT                 8

/* AIO_INTD0 :: MASK_STATUS :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_SRC0_MASK                   0x00000080
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_SRC0_SHIFT                  7

/* AIO_INTD0 :: MASK_STATUS :: reserved2 [06:05] */
#define BCHP_AIO_INTD0_MASK_STATUS_reserved2_MASK                  0x00000060
#define BCHP_AIO_INTD0_MASK_STATUS_reserved2_SHIFT                 5

/* AIO_INTD0 :: MASK_STATUS :: FMM_MS [04:04] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_MS_MASK                     0x00000010
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_MS_SHIFT                    4

/* AIO_INTD0 :: MASK_STATUS :: FMM_OP [03:03] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_OP_MASK                     0x00000008
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_OP_SHIFT                    3

/* AIO_INTD0 :: MASK_STATUS :: FMM_IOP [02:02] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_IOP_MASK                    0x00000004
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_IOP_SHIFT                   2

/* AIO_INTD0 :: MASK_STATUS :: reserved3 [01:01] */
#define BCHP_AIO_INTD0_MASK_STATUS_reserved3_MASK                  0x00000002
#define BCHP_AIO_INTD0_MASK_STATUS_reserved3_SHIFT                 1

/* AIO_INTD0 :: MASK_STATUS :: DAC0 [00:00] */
#define BCHP_AIO_INTD0_MASK_STATUS_DAC0_MASK                       0x00000001
#define BCHP_AIO_INTD0_MASK_STATUS_DAC0_SHIFT                      0

/***************************************************************************
 *MASK_SET - DSP Interrupt Mask Set Register
 ***************************************************************************/
/* AIO_INTD0 :: MASK_SET :: reserved0 [31:13] */
#define BCHP_AIO_INTD0_MASK_SET_reserved0_MASK                     0xffffe000
#define BCHP_AIO_INTD0_MASK_SET_reserved0_SHIFT                    13

/* AIO_INTD0 :: MASK_SET :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF0_MASK                       0x00001000
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF0_SHIFT                      12

/* AIO_INTD0 :: MASK_SET :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF1_MASK                       0x00000800
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF1_SHIFT                      11

/* AIO_INTD0 :: MASK_SET :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF2_MASK                       0x00000400
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF2_SHIFT                      10

/* AIO_INTD0 :: MASK_SET :: FMM_DP0 [09:09] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_DP0_MASK                       0x00000200
#define BCHP_AIO_INTD0_MASK_SET_FMM_DP0_SHIFT                      9

/* AIO_INTD0 :: MASK_SET :: reserved1 [08:08] */
#define BCHP_AIO_INTD0_MASK_SET_reserved1_MASK                     0x00000100
#define BCHP_AIO_INTD0_MASK_SET_reserved1_SHIFT                    8

/* AIO_INTD0 :: MASK_SET :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_SRC0_MASK                      0x00000080
#define BCHP_AIO_INTD0_MASK_SET_FMM_SRC0_SHIFT                     7

/* AIO_INTD0 :: MASK_SET :: reserved2 [06:05] */
#define BCHP_AIO_INTD0_MASK_SET_reserved2_MASK                     0x00000060
#define BCHP_AIO_INTD0_MASK_SET_reserved2_SHIFT                    5

/* AIO_INTD0 :: MASK_SET :: FMM_MS [04:04] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_MS_MASK                        0x00000010
#define BCHP_AIO_INTD0_MASK_SET_FMM_MS_SHIFT                       4

/* AIO_INTD0 :: MASK_SET :: FMM_OP [03:03] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_OP_MASK                        0x00000008
#define BCHP_AIO_INTD0_MASK_SET_FMM_OP_SHIFT                       3

/* AIO_INTD0 :: MASK_SET :: FMM_IOP [02:02] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_IOP_MASK                       0x00000004
#define BCHP_AIO_INTD0_MASK_SET_FMM_IOP_SHIFT                      2

/* AIO_INTD0 :: MASK_SET :: reserved3 [01:01] */
#define BCHP_AIO_INTD0_MASK_SET_reserved3_MASK                     0x00000002
#define BCHP_AIO_INTD0_MASK_SET_reserved3_SHIFT                    1

/* AIO_INTD0 :: MASK_SET :: DAC0 [00:00] */
#define BCHP_AIO_INTD0_MASK_SET_DAC0_MASK                          0x00000001
#define BCHP_AIO_INTD0_MASK_SET_DAC0_SHIFT                         0

/***************************************************************************
 *MASK_CLEAR - DSP Interrupt Mask Clear Register
 ***************************************************************************/
/* AIO_INTD0 :: MASK_CLEAR :: reserved0 [31:13] */
#define BCHP_AIO_INTD0_MASK_CLEAR_reserved0_MASK                   0xffffe000
#define BCHP_AIO_INTD0_MASK_CLEAR_reserved0_SHIFT                  13

/* AIO_INTD0 :: MASK_CLEAR :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF0_MASK                     0x00001000
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF0_SHIFT                    12

/* AIO_INTD0 :: MASK_CLEAR :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF1_MASK                     0x00000800
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF1_SHIFT                    11

/* AIO_INTD0 :: MASK_CLEAR :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF2_MASK                     0x00000400
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF2_SHIFT                    10

/* AIO_INTD0 :: MASK_CLEAR :: FMM_DP0 [09:09] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_DP0_MASK                     0x00000200
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_DP0_SHIFT                    9

/* AIO_INTD0 :: MASK_CLEAR :: reserved1 [08:08] */
#define BCHP_AIO_INTD0_MASK_CLEAR_reserved1_MASK                   0x00000100
#define BCHP_AIO_INTD0_MASK_CLEAR_reserved1_SHIFT                  8

/* AIO_INTD0 :: MASK_CLEAR :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_SRC0_MASK                    0x00000080
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_SRC0_SHIFT                   7

/* AIO_INTD0 :: MASK_CLEAR :: reserved2 [06:05] */
#define BCHP_AIO_INTD0_MASK_CLEAR_reserved2_MASK                   0x00000060
#define BCHP_AIO_INTD0_MASK_CLEAR_reserved2_SHIFT                  5

/* AIO_INTD0 :: MASK_CLEAR :: FMM_MS [04:04] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_MS_MASK                      0x00000010
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_MS_SHIFT                     4

/* AIO_INTD0 :: MASK_CLEAR :: FMM_OP [03:03] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_OP_MASK                      0x00000008
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_OP_SHIFT                     3

/* AIO_INTD0 :: MASK_CLEAR :: FMM_IOP [02:02] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_IOP_MASK                     0x00000004
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_IOP_SHIFT                    2

/* AIO_INTD0 :: MASK_CLEAR :: reserved3 [01:01] */
#define BCHP_AIO_INTD0_MASK_CLEAR_reserved3_MASK                   0x00000002
#define BCHP_AIO_INTD0_MASK_CLEAR_reserved3_SHIFT                  1

/* AIO_INTD0 :: MASK_CLEAR :: DAC0 [00:00] */
#define BCHP_AIO_INTD0_MASK_CLEAR_DAC0_MASK                        0x00000001
#define BCHP_AIO_INTD0_MASK_CLEAR_DAC0_SHIFT                       0

#endif /* #ifndef BCHP_AIO_INTD0_H__ */

/* End of File */
