<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1686021802" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/vga_test_pattern_shell.dcp">
  <File Type="PA-TCL" Name="vga_test_pattern_shell.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="vga_test_pattern_shell_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="vga_test_pattern_shell_reports.tcl"/>
  <File Type="RDS-RDS" Name="vga_test_pattern_shell.vds"/>
  <File Type="RDS-UTIL" Name="vga_test_pattern_shell_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="vga_test_pattern_shell_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="vga_test_pattern_shell.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="vga_test_pattern_shell_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="vga_test_pattern_shell_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/blk_mem_gen_0/blk_mem_gen_0.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/27.5.23_NoteDisplay">
      <FileInfo SFType="VHDL">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/DetermineHIT.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/KeyCompareCircuit.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/SCI_Rx.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/blockmover.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/VGA_FinalProject/clock_generation.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../final_project/VGA_FinalProject/clock_generation.vhd"/>
        <Attr Name="ImportTime" Val="1684829093"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/VGA_FinalProject/vga_driver.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../final_project/VGA_FinalProject/vga_driver.vhd"/>
        <Attr Name="ImportTime" Val="1684829093"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/VGA_FinalProject/vga_test_pattern_shell.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../final_project/VGA_FinalProject/vga_test_pattern_shell.vhd"/>
        <Attr Name="ImportTime" Val="1684828386"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/VGA_FinalProject/vga_test_pattern.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../final_project/VGA_FinalProject/vga_test_pattern.vhd"/>
        <Attr Name="ImportTime" Val="1684829093"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="c:/Users/f0056gj/Downloads/mySong.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="vga_test_pattern_shell"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/VGA_FinalProject/constraints_file.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../final_project/VGA_FinalProject/constraints_file.xdc"/>
        <Attr Name="ImportTime" Val="1684829093"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/vga_test_pattern_shell.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2021"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="blk_pix_booleans"/>
</GenRun>
