Timing Analyzer report for mainVHDL
Fri Nov 01 17:04:06 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK'
 22. Slow 1200mV 0C Model Hold: 'CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK'
 30. Fast 1200mV 0C Model Hold: 'CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; mainVHDL                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 265.89 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.761 ; -118.828           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -73.000                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                        ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -2.761 ; wait_cnt[5] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.761 ; wait_cnt[5] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.761 ; wait_cnt[5] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.761 ; wait_cnt[5] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.761 ; wait_cnt[5] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.761 ; wait_cnt[5] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.761 ; wait_cnt[5] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.761 ; wait_cnt[5] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.761 ; wait_cnt[5] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.761 ; wait_cnt[5] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.761 ; wait_cnt[5] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.761 ; wait_cnt[5] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.761 ; wait_cnt[5] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.761 ; wait_cnt[5] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.761 ; wait_cnt[5] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.761 ; wait_cnt[5] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.694      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.658 ; wait_cnt[9] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.591      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.610 ; wait_cnt[7] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.543      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[0] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; wait_cnt[1] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.540      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; wait_cnt[3] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.504      ;
; -2.539 ; wait_cnt[5] ; wait_cnt[30] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.472      ;
; -2.539 ; wait_cnt[5] ; wait_cnt[17] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.472      ;
; -2.539 ; wait_cnt[5] ; wait_cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.472      ;
; -2.539 ; wait_cnt[5] ; wait_cnt[19] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.472      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                             ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; count[0]       ; count[0]       ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.577      ;
; 0.358 ; mosi           ; mosi           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sclk           ; sclk           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[15]  ; shift_reg[15]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[14]  ; shift_reg[14]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[13]  ; shift_reg[13]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[12]  ; shift_reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[11]  ; shift_reg[11]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[10]  ; shift_reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[9]   ; shift_reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[8]   ; shift_reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[7]   ; shift_reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[6]   ; shift_reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[5]   ; shift_reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[4]   ; shift_reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[3]   ; shift_reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[2]   ; shift_reg[2]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[1]   ; shift_reg[1]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; shift_reg[0]   ; shift_reg[0]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; channel[0]     ; channel[0]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bit_index[3]   ; bit_index[3]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bit_index[1]   ; bit_index[1]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bit_index[0]   ; bit_index[0]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bit_index[2]   ; bit_index[2]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.381 ; shift_reg[8]   ; shift_reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; shift_reg[5]   ; shift_reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.600      ;
; 0.382 ; shift_reg[7]   ; shift_reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; shift_reg[6]   ; shift_reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.601      ;
; 0.401 ; shift_reg[9]   ; shift_reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.620      ;
; 0.406 ; state.ST_IDLE  ; state.ST_START ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.625      ;
; 0.406 ; state.ST_IDLE  ; channel[0]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.625      ;
; 0.509 ; state.ST_SCK_H ; state.ST_SCK_L ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.728      ;
; 0.531 ; shift_reg[11]  ; adc_data[11]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.750      ;
; 0.544 ; state.ST_SCK_L ; state.ST_SCK_H ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.763      ;
; 0.546 ; shift_reg[4]   ; shift_reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.765      ;
; 0.547 ; shift_reg[1]   ; shift_reg[2]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.766      ;
; 0.552 ; shift_reg[9]   ; adc_data[9]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; count[2]       ; count[0]       ; CLK          ; CLK         ; 0.000        ; 0.430      ; 1.139      ;
; 0.558 ; count[2]       ; count[2]       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.777      ;
; 0.560 ; count[1]       ; count[1]       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; shift_reg[13]  ; shift_reg[14]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; shift_reg[12]  ; shift_reg[13]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.779      ;
; 0.562 ; shift_reg[0]   ; shift_reg[1]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.781      ;
; 0.563 ; shift_reg[14]  ; shift_reg[15]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.782      ;
; 0.564 ; shift_reg[15]  ; mosi           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.783      ;
; 0.569 ; wait_cnt[13]   ; wait_cnt[13]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; wait_cnt[3]    ; wait_cnt[3]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; wait_cnt[6]    ; wait_cnt[6]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; wait_cnt[15]   ; wait_cnt[15]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; wait_cnt[16]   ; wait_cnt[16]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; wait_cnt[2]    ; wait_cnt[2]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; wait_cnt[5]    ; wait_cnt[5]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; wait_cnt[11]   ; wait_cnt[11]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; wait_cnt[14]   ; wait_cnt[14]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; wait_cnt[19]   ; wait_cnt[19]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; wait_cnt[18]   ; wait_cnt[18]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; wait_cnt[22]   ; wait_cnt[22]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; wait_cnt[29]   ; wait_cnt[29]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; wait_cnt[30]   ; wait_cnt[30]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; wait_cnt[1]    ; wait_cnt[1]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; wait_cnt[4]    ; wait_cnt[4]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; wait_cnt[8]    ; wait_cnt[8]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; wait_cnt[10]   ; wait_cnt[10]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; wait_cnt[12]   ; wait_cnt[12]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; wait_cnt[21]   ; wait_cnt[21]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; wait_cnt[27]   ; wait_cnt[27]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; wait_cnt[31]   ; wait_cnt[31]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; wait_cnt[17]   ; wait_cnt[17]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; wait_cnt[20]   ; wait_cnt[20]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; wait_cnt[24]   ; wait_cnt[24]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; wait_cnt[26]   ; wait_cnt[26]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; wait_cnt[28]   ; wait_cnt[28]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; wait_cnt[7]    ; wait_cnt[7]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; wait_cnt[9]    ; wait_cnt[9]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; wait_cnt[23]   ; wait_cnt[23]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; wait_cnt[25]   ; wait_cnt[25]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; shift_reg[11]  ; shift_reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.793      ;
; 0.591 ; wait_cnt[0]    ; wait_cnt[0]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.810      ;
; 0.649 ; state.ST_WAIT  ; state.ST_IDLE  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.868      ;
; 0.655 ; count[1]       ; count[0]       ; CLK          ; CLK         ; 0.000        ; 0.430      ; 1.242      ;
; 0.669 ; shift_reg[10]  ; adc_data[10]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.888      ;
; 0.707 ; count[2]       ; shift_en       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.926      ;
; 0.708 ; shift_reg[3]   ; shift_reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.927      ;
; 0.718 ; count[2]       ; count[4]       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.937      ;
; 0.720 ; shift_en       ; shift_reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.939      ;
; 0.760 ; count[4]       ; count[0]       ; CLK          ; CLK         ; 0.000        ; 0.430      ; 1.347      ;
; 0.764 ; count[3]       ; count[0]       ; CLK          ; CLK         ; 0.000        ; 0.430      ; 1.351      ;
; 0.769 ; shift_en       ; shift_reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.988      ;
; 0.769 ; shift_en       ; shift_reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.988      ;
; 0.773 ; shift_en       ; shift_reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.992      ;
; 0.774 ; shift_en       ; shift_reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.993      ;
; 0.775 ; shift_en       ; shift_reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.994      ;
; 0.776 ; shift_en       ; shift_reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.995      ;
; 0.776 ; shift_en       ; shift_reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.995      ;
; 0.792 ; shift_reg[2]   ; shift_reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.011      ;
; 0.810 ; count[1]       ; shift_en       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.029      ;
; 0.820 ; state.ST_START ; sclk           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.039      ;
; 0.821 ; count[1]       ; count[4]       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.040      ;
; 0.834 ; count[1]       ; count[2]       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.053      ;
; 0.843 ; wait_cnt[15]   ; wait_cnt[16]   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.062      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 292.4 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.420 ; -101.034          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -73.000                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                         ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -2.420 ; wait_cnt[5] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.420 ; wait_cnt[5] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.420 ; wait_cnt[5] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.420 ; wait_cnt[5] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.420 ; wait_cnt[5] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.420 ; wait_cnt[5] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.420 ; wait_cnt[5] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.420 ; wait_cnt[5] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.420 ; wait_cnt[5] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.420 ; wait_cnt[5] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.420 ; wait_cnt[5] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.420 ; wait_cnt[5] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.420 ; wait_cnt[5] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.420 ; wait_cnt[5] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.420 ; wait_cnt[5] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.420 ; wait_cnt[5] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.360      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.331 ; wait_cnt[9] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.271      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.281 ; wait_cnt[1] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.221      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.275 ; wait_cnt[7] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.215      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.273 ; wait_cnt[0] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.213      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.238 ; wait_cnt[3] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.178      ;
; -2.219 ; wait_cnt[5] ; wait_cnt[30] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.159      ;
; -2.219 ; wait_cnt[5] ; wait_cnt[17] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.159      ;
; -2.219 ; wait_cnt[5] ; wait_cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.159      ;
; -2.219 ; wait_cnt[5] ; wait_cnt[19] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.159      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                              ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; count[0]       ; count[0]       ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; mosi           ; mosi           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sclk           ; sclk           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[15]  ; shift_reg[15]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[14]  ; shift_reg[14]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[13]  ; shift_reg[13]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[12]  ; shift_reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[11]  ; shift_reg[11]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[10]  ; shift_reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[9]   ; shift_reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[8]   ; shift_reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[7]   ; shift_reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[6]   ; shift_reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[5]   ; shift_reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[4]   ; shift_reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[3]   ; shift_reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[2]   ; shift_reg[2]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[1]   ; shift_reg[1]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; shift_reg[0]   ; shift_reg[0]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; channel[0]     ; channel[0]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bit_index[3]   ; bit_index[3]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bit_index[1]   ; bit_index[1]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bit_index[0]   ; bit_index[0]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bit_index[2]   ; bit_index[2]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.345 ; shift_reg[8]   ; shift_reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; shift_reg[7]   ; shift_reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; shift_reg[5]   ; shift_reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; shift_reg[6]   ; shift_reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.546      ;
; 0.362 ; state.ST_IDLE  ; state.ST_START ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.561      ;
; 0.362 ; state.ST_IDLE  ; channel[0]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.561      ;
; 0.362 ; shift_reg[9]   ; shift_reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.561      ;
; 0.458 ; state.ST_SCK_H ; state.ST_SCK_L ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.657      ;
; 0.487 ; shift_reg[11]  ; adc_data[11]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.686      ;
; 0.490 ; state.ST_SCK_L ; state.ST_SCK_H ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.689      ;
; 0.493 ; count[2]       ; count[0]       ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.021      ;
; 0.501 ; shift_reg[4]   ; shift_reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; count[2]       ; count[2]       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; shift_reg[1]   ; shift_reg[2]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; count[1]       ; count[1]       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; shift_reg[12]  ; shift_reg[13]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; shift_reg[13]  ; shift_reg[14]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; shift_reg[15]  ; mosi           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; shift_reg[14]  ; shift_reg[15]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; shift_reg[0]   ; shift_reg[1]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.704      ;
; 0.509 ; shift_reg[9]   ; adc_data[9]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.708      ;
; 0.511 ; wait_cnt[13]   ; wait_cnt[13]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; wait_cnt[3]    ; wait_cnt[3]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; wait_cnt[6]    ; wait_cnt[6]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; wait_cnt[15]   ; wait_cnt[15]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; wait_cnt[2]    ; wait_cnt[2]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; wait_cnt[5]    ; wait_cnt[5]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; wait_cnt[11]   ; wait_cnt[11]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; wait_cnt[14]   ; wait_cnt[14]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; wait_cnt[16]   ; wait_cnt[16]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; wait_cnt[19]   ; wait_cnt[19]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; wait_cnt[22]   ; wait_cnt[22]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; wait_cnt[29]   ; wait_cnt[29]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; wait_cnt[4]    ; wait_cnt[4]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; wait_cnt[12]   ; wait_cnt[12]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; wait_cnt[18]   ; wait_cnt[18]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; wait_cnt[21]   ; wait_cnt[21]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; wait_cnt[27]   ; wait_cnt[27]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; wait_cnt[31]   ; wait_cnt[31]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; wait_cnt[30]   ; wait_cnt[30]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; wait_cnt[1]    ; wait_cnt[1]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; wait_cnt[8]    ; wait_cnt[8]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; wait_cnt[10]   ; wait_cnt[10]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; wait_cnt[17]   ; wait_cnt[17]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; wait_cnt[20]   ; wait_cnt[20]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; wait_cnt[28]   ; wait_cnt[28]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; wait_cnt[24]   ; wait_cnt[24]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; wait_cnt[26]   ; wait_cnt[26]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; wait_cnt[7]    ; wait_cnt[7]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; wait_cnt[9]    ; wait_cnt[9]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; shift_reg[11]  ; shift_reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; wait_cnt[23]   ; wait_cnt[23]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; wait_cnt[25]   ; wait_cnt[25]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.716      ;
; 0.529 ; wait_cnt[0]    ; wait_cnt[0]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.728      ;
; 0.582 ; count[1]       ; count[0]       ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.110      ;
; 0.588 ; state.ST_WAIT  ; state.ST_IDLE  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.787      ;
; 0.616 ; shift_reg[10]  ; adc_data[10]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.815      ;
; 0.631 ; count[2]       ; shift_en       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.830      ;
; 0.645 ; count[2]       ; count[4]       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.844      ;
; 0.647 ; shift_reg[3]   ; shift_reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.846      ;
; 0.662 ; shift_en       ; shift_reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.861      ;
; 0.681 ; count[4]       ; count[0]       ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.209      ;
; 0.683 ; count[3]       ; count[0]       ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.211      ;
; 0.695 ; shift_en       ; shift_reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.894      ;
; 0.695 ; shift_en       ; shift_reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.894      ;
; 0.696 ; shift_en       ; shift_reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.895      ;
; 0.696 ; shift_en       ; shift_reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.895      ;
; 0.697 ; shift_en       ; shift_reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.896      ;
; 0.697 ; shift_en       ; shift_reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.896      ;
; 0.697 ; shift_en       ; shift_reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.896      ;
; 0.720 ; count[1]       ; shift_en       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.919      ;
; 0.732 ; shift_reg[2]   ; shift_reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.931      ;
; 0.734 ; count[1]       ; count[4]       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.933      ;
; 0.748 ; count[1]       ; count[2]       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.947      ;
; 0.754 ; wait_cnt[13]   ; wait_cnt[14]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; wait_cnt[15]   ; wait_cnt[16]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.953      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.077 ; -37.400           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -92.298                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                         ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -1.077 ; wait_cnt[5] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; wait_cnt[5] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; wait_cnt[5] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; wait_cnt[5] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; wait_cnt[5] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; wait_cnt[5] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; wait_cnt[5] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; wait_cnt[5] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; wait_cnt[5] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; wait_cnt[5] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; wait_cnt[5] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; wait_cnt[5] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; wait_cnt[5] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; wait_cnt[5] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; wait_cnt[5] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; wait_cnt[5] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.027      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; wait_cnt[9] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.974      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.996 ; wait_cnt[1] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.995 ; wait_cnt[7] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.945      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.994 ; wait_cnt[0] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.944      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[1]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[2]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.978 ; wait_cnt[3] ; wait_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.928      ;
; -0.961 ; wait_cnt[5] ; wait_cnt[30] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.911      ;
; -0.961 ; wait_cnt[5] ; wait_cnt[17] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.911      ;
; -0.961 ; wait_cnt[5] ; wait_cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.911      ;
; -0.961 ; wait_cnt[5] ; wait_cnt[19] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.911      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                              ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; count[0]       ; count[0]       ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; shift_reg[4]   ; shift_reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; channel[0]     ; channel[0]     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; mosi           ; mosi           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sclk           ; sclk           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; shift_reg[15]  ; shift_reg[15]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; shift_reg[14]  ; shift_reg[14]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; shift_reg[13]  ; shift_reg[13]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; shift_reg[12]  ; shift_reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; shift_reg[11]  ; shift_reg[11]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; shift_reg[10]  ; shift_reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; shift_reg[9]   ; shift_reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; shift_reg[8]   ; shift_reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; shift_reg[7]   ; shift_reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; shift_reg[6]   ; shift_reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; shift_reg[5]   ; shift_reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; shift_reg[3]   ; shift_reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; shift_reg[2]   ; shift_reg[2]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; shift_reg[1]   ; shift_reg[1]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; shift_reg[0]   ; shift_reg[0]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bit_index[3]   ; bit_index[3]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bit_index[1]   ; bit_index[1]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bit_index[0]   ; bit_index[0]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bit_index[2]   ; bit_index[2]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.198 ; shift_reg[7]   ; shift_reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; shift_reg[8]   ; shift_reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; shift_reg[6]   ; shift_reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; shift_reg[5]   ; shift_reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.319      ;
; 0.209 ; shift_reg[9]   ; shift_reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.329      ;
; 0.218 ; state.ST_IDLE  ; state.ST_START ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.339      ;
; 0.218 ; state.ST_IDLE  ; channel[0]     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.339      ;
; 0.270 ; state.ST_SCK_H ; state.ST_SCK_L ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.391      ;
; 0.274 ; shift_reg[11]  ; adc_data[11]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.394      ;
; 0.279 ; shift_reg[4]   ; shift_reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.400      ;
; 0.281 ; shift_reg[1]   ; shift_reg[2]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.401      ;
; 0.283 ; shift_reg[9]   ; adc_data[9]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.403      ;
; 0.284 ; state.ST_SCK_L ; state.ST_SCK_H ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.405      ;
; 0.298 ; count[2]       ; count[2]       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; count[1]       ; count[1]       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; shift_reg[13]  ; shift_reg[14]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; shift_reg[12]  ; shift_reg[13]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; shift_reg[14]  ; shift_reg[15]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; shift_reg[15]  ; mosi           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.422      ;
; 0.302 ; shift_reg[0]   ; shift_reg[1]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.422      ;
; 0.303 ; wait_cnt[6]    ; wait_cnt[6]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; wait_cnt[15]   ; wait_cnt[15]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; wait_cnt[13]   ; wait_cnt[13]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; wait_cnt[2]    ; wait_cnt[2]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; wait_cnt[3]    ; wait_cnt[3]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; wait_cnt[5]    ; wait_cnt[5]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; wait_cnt[8]    ; wait_cnt[8]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; wait_cnt[14]   ; wait_cnt[14]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; wait_cnt[16]   ; wait_cnt[16]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; wait_cnt[22]   ; wait_cnt[22]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; wait_cnt[31]   ; wait_cnt[31]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; wait_cnt[30]   ; wait_cnt[30]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; wait_cnt[1]    ; wait_cnt[1]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; wait_cnt[4]    ; wait_cnt[4]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; wait_cnt[7]    ; wait_cnt[7]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; wait_cnt[10]   ; wait_cnt[10]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; wait_cnt[11]   ; wait_cnt[11]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; wait_cnt[12]   ; wait_cnt[12]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; wait_cnt[17]   ; wait_cnt[17]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; wait_cnt[19]   ; wait_cnt[19]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; wait_cnt[18]   ; wait_cnt[18]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; wait_cnt[20]   ; wait_cnt[20]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; wait_cnt[21]   ; wait_cnt[21]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; wait_cnt[24]   ; wait_cnt[24]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; wait_cnt[27]   ; wait_cnt[27]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; wait_cnt[29]   ; wait_cnt[29]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count[2]       ; count[0]       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.625      ;
; 0.306 ; wait_cnt[9]    ; wait_cnt[9]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; wait_cnt[23]   ; wait_cnt[23]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; wait_cnt[25]   ; wait_cnt[25]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; wait_cnt[26]   ; wait_cnt[26]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; wait_cnt[28]   ; wait_cnt[28]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; shift_reg[11]  ; shift_reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.315 ; wait_cnt[0]    ; wait_cnt[0]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.436      ;
; 0.340 ; state.ST_WAIT  ; state.ST_IDLE  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.461      ;
; 0.349 ; shift_reg[10]  ; adc_data[10]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.469      ;
; 0.359 ; count[1]       ; count[0]       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.679      ;
; 0.374 ; shift_reg[3]   ; shift_reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.494      ;
; 0.378 ; shift_en       ; shift_reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.498      ;
; 0.386 ; count[2]       ; shift_en       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.507      ;
; 0.388 ; count[2]       ; count[4]       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.509      ;
; 0.408 ; count[4]       ; count[0]       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.728      ;
; 0.409 ; shift_en       ; shift_reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.529      ;
; 0.410 ; shift_en       ; shift_reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.530      ;
; 0.410 ; count[3]       ; count[0]       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.730      ;
; 0.411 ; shift_en       ; shift_reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.531      ;
; 0.412 ; shift_en       ; shift_reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.532      ;
; 0.412 ; shift_en       ; shift_reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.532      ;
; 0.414 ; shift_en       ; shift_reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.534      ;
; 0.414 ; shift_en       ; shift_reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.534      ;
; 0.419 ; shift_reg[2]   ; shift_reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.539      ;
; 0.437 ; state.ST_START ; sclk           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.557      ;
; 0.440 ; count[1]       ; shift_en       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.561      ;
; 0.442 ; count[1]       ; count[4]       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.448 ; count[1]       ; count[2]       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.569      ;
; 0.449 ; bit_index[1]   ; state.ST_SCK_L ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.570      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.761   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -2.761   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -118.828 ; 0.0   ; 0.0      ; 0.0     ; -92.298             ;
;  CLK             ; -118.828 ; 0.000 ; N/A      ; N/A     ; -92.298             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADC_CSN       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_MOSI      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; NRST                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ADC_MISO                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_CSN       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_MOSI      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDS[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDS[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDS[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDS[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDS[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LEDS[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LEDS[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LEDS[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_CSN       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_MOSI      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDS[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDS[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDS[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDS[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDS[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LEDS[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LEDS[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LEDS[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_CSN       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_MOSI      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDS[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDS[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDS[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDS[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDS[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LEDS[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDS[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LEDS[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2097     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2097     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 71    ; 71   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_MISO   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; NRST       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADC_CSN     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_MOSI    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_MISO   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; NRST       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADC_CSN     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_MOSI    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Fri Nov 01 17:04:04 2024
Info: Command: quartus_sta mainVHDL -c mainVHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mainVHDL.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.761
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.761            -118.828 CLK 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.420
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.420            -101.034 CLK 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.077
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.077             -37.400 CLK 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -92.298 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4786 megabytes
    Info: Processing ended: Fri Nov 01 17:04:06 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


