简答题(10*4)
1.CPLD和FPGA的架构和工作原理。和ASIC的区别和联系。
2.建立时间和保持时间的定义是什么。如何处理跨域时钟的问题。
3.数字电路里时间最长的路径是什么（关键路径），举例说明如何优化关键路径。
4.动态显示数码管的原理。组合进程何时被综合成组合电路，举例说明。
编程题(30*2)
1.设计模四计数器，用Verilog或VHDL，画状态转移图（10），写逻辑描述（20）
2.设计可预分频1-256、占空比0-100可调的pwm波，其中input(clk,rst,prescaler,duty_cycle)，output(pwm_out)
（感慨一下我是既得利益者即拿到了上一届的资料，其实看到很多人都有了叭
但是我也的确很努力刷了近百道HDLbits，反复看了老师课件里的verilog示例程序，打印了老师的PPT并且相对仔细看了2-3遍，课本平时也看了（但字体和印刷质量让我不想再多看
最后反复看了从图书馆借的三本FPGA、数字电路、verilog相关的书里的示例程序，还把里面的例题都总结到我的资料最后page（《FPGA/Verilog技术基础与工程应用实例》、《数字逻辑原理与FPGA设计》、《数字逻辑基础与VerilogHDL》）
