TimeQuest Timing Analyzer report for LCBsim
Tue Nov 22 15:27:12 2016
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clk80MHz'
 14. Slow 1200mV 85C Model Hold: 'clk80MHz'
 15. Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Recovery: 'clk80MHz'
 18. Slow 1200mV 85C Model Removal: 'clk80MHz'
 19. Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Setup: 'clk80MHz'
 35. Slow 1200mV 0C Model Hold: 'clk80MHz'
 36. Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Recovery: 'clk80MHz'
 39. Slow 1200mV 0C Model Removal: 'clk80MHz'
 40. Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Setup: 'clk80MHz'
 55. Fast 1200mV 0C Model Hold: 'clk80MHz'
 56. Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 57. Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Recovery: 'clk80MHz'
 59. Fast 1200mV 0C Model Removal: 'clk80MHz'
 60. Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Slow Corner Signal Integrity Metrics
 76. Fast Corner Signal Integrity Metrics
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; LCBsim                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; clk80MHz                                          ; Base      ; 12.500  ; 80.0 MHz  ; 0.000 ; 6.250   ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clk80MHz }                                          ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 208.333 ; 4.8 MHz   ; 0.000 ; 104.166 ; 50.00      ; 50        ; 3           ;       ;        ;           ;            ; false    ; clk80MHz ; mypll|altpll_component|auto_generated|pll1|inclk[0] ; { mypll|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 133.24 MHz ; 133.24 MHz      ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 186.67 MHz ; 186.67 MHz      ; clk80MHz                                          ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -2.113 ; -2.113        ;
; clk80MHz                                          ; -0.053 ; -0.053        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.453 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.453 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.736 ; -10.937       ;
; clk80MHz                                          ; 9.177  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 1.726 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 3.357 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.985   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.867 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                     ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -2.113  ; answers:inst4|data[6]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.709     ; 3.521      ;
; -2.076  ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.709     ; 3.484      ;
; -1.927  ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.709     ; 3.335      ;
; -1.886  ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.709     ; 3.294      ;
; -1.803  ; answers:inst4|data[1]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.709     ; 3.211      ;
; -1.716  ; answers:inst4|data[5]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.709     ; 3.124      ;
; -1.639  ; answers:inst4|data[0]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.710     ; 3.046      ;
; -1.617  ; answers:inst4|data[2]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.709     ; 3.025      ;
; 0.783   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.277     ; 1.057      ;
; 200.828 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 7.426      ;
; 201.179 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 7.075      ;
; 201.200 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 7.055      ;
; 201.202 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 7.053      ;
; 201.477 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 6.778      ;
; 201.633 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 6.622      ;
; 201.634 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 6.621      ;
; 201.820 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.433      ;
; 201.820 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.433      ;
; 201.820 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.433      ;
; 201.820 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.433      ;
; 201.995 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 6.260      ;
; 202.072 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 6.182      ;
; 202.205 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.048      ;
; 202.308 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.945      ;
; 202.308 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.945      ;
; 202.308 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.945      ;
; 202.308 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.945      ;
; 202.325 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.929      ;
; 202.446 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 5.809      ;
; 202.448 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 5.807      ;
; 202.619 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.635      ;
; 202.621 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.633      ;
; 202.659 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.594      ;
; 202.723 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 5.532      ;
; 202.735 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.518      ;
; 202.827 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.426      ;
; 202.828 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.530     ; 4.976      ;
; 202.845 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.409      ;
; 202.907 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.346      ;
; 202.912 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.342      ;
; 202.919 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.334      ;
; 202.973 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.281      ;
; 203.046 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.208      ;
; 203.061 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.192      ;
; 203.066 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.187      ;
; 203.066 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.187      ;
; 203.066 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.187      ;
; 203.066 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.187      ;
; 203.086 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.168      ;
; 203.088 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.166      ;
; 203.108 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.146      ;
; 203.137 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.117      ;
; 203.139 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.115      ;
; 203.189 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.065      ;
; 203.190 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.064      ;
; 203.212 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.042      ;
; 203.233 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.021      ;
; 203.233 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.021      ;
; 203.282 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.529     ; 4.523      ;
; 203.283 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.529     ; 4.522      ;
; 203.343 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.911      ;
; 203.345 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.909      ;
; 203.361 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.893      ;
; 203.362 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.892      ;
; 203.392 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.859      ;
; 203.448 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.807      ;
; 203.450 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.805      ;
; 203.455 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.800      ;
; 203.500 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.755      ;
; 203.501 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.754      ;
; 203.509 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.745      ;
; 203.511 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.743      ;
; 203.540 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.712      ;
; 203.571 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.683      ;
; 203.619 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.634      ;
; 203.620 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.635      ;
; 203.622 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.633      ;
; 203.624 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.631      ;
; 203.626 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.629      ;
; 203.657 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.597      ;
; 203.666 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.589      ;
; 203.667 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.588      ;
; 203.744 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.509      ;
; 203.768 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.485      ;
; 203.768 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.485      ;
; 203.768 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.485      ;
; 203.768 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.485      ;
; 203.855 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.396      ;
; 203.944 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.307      ;
; 203.994 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.257      ;
; 203.994 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.259      ;
; 203.995 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.258      ;
; 204.051 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.203      ;
; 204.053 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.201      ;
; 204.055 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.199      ;
; 204.111 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.144      ;
; 204.112 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.143      ;
; 204.211 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.042      ;
; 204.262 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.991      ;
; 204.322 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.931      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk80MHz'                                                                                                                                       ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -0.053 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.329      ;
; 0.013  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.263      ;
; 0.013  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 6.261      ;
; 0.052  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.224      ;
; 0.063  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 6.211      ;
; 0.110  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.167      ;
; 0.128  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.148      ;
; 0.128  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.148      ;
; 0.128  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.148      ;
; 0.128  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.148      ;
; 0.128  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.148      ;
; 0.128  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.148      ;
; 0.152  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.124      ;
; 0.152  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.124      ;
; 0.152  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.124      ;
; 0.152  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.124      ;
; 0.152  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.124      ;
; 0.152  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.124      ;
; 0.152  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.124      ;
; 0.154  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 6.120      ;
; 0.154  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 6.120      ;
; 0.154  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 6.120      ;
; 0.154  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 6.120      ;
; 0.154  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 6.120      ;
; 0.168  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.108      ;
; 0.168  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.108      ;
; 0.168  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.108      ;
; 0.168  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.108      ;
; 0.168  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.108      ;
; 0.168  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.108      ;
; 0.168  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.108      ;
; 0.168  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.108      ;
; 0.169  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.107      ;
; 0.185  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.091      ;
; 0.186  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.090      ;
; 0.200  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.076      ;
; 0.216  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.060      ;
; 0.216  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.060      ;
; 0.218  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.059      ;
; 0.221  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.055      ;
; 0.237  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.039      ;
; 0.237  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.039      ;
; 0.237  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 6.039      ;
; 0.271  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.007      ;
; 0.271  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.007      ;
; 0.271  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.007      ;
; 0.271  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.007      ;
; 0.271  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.007      ;
; 0.271  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.007      ;
; 0.271  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.007      ;
; 0.296  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 5.981      ;
; 0.345  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.934      ;
; 0.347  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 5.930      ;
; 0.414  ; UART_TX:inst5|switch[4]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.865      ;
; 0.416  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 5.861      ;
; 0.462  ; UART_TX:inst5|switch[3]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.817      ;
; 0.464  ; UART_TX:inst5|switch[0]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 5.813      ;
; 0.494  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.784      ;
; 0.494  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.784      ;
; 0.494  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.784      ;
; 0.494  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.784      ;
; 0.494  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.784      ;
; 0.494  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.784      ;
; 0.494  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.784      ;
; 0.509  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.188      ; 5.767      ;
; 0.514  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.764      ;
; 0.514  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.764      ;
; 0.514  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.764      ;
; 0.514  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.764      ;
; 0.514  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.764      ;
; 0.514  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.764      ;
; 0.514  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.764      ;
; 0.549  ; UART_TX:inst5|switch[1]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.730      ;
; 0.659  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.620      ;
; 0.667  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 5.608      ;
; 0.672  ; UART_TX:inst5|switch[2]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.607      ;
; 0.679  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.600      ;
; 0.695  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.583      ;
; 0.695  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.583      ;
; 0.695  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.583      ;
; 0.695  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.583      ;
; 0.695  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.583      ;
; 0.695  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.583      ;
; 0.695  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.583      ;
; 0.860  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.419      ;
; 7.143  ; globalReset:inst1|count[25] ; globalReset:inst1|count[8]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.277      ;
; 7.143  ; globalReset:inst1|count[25] ; globalReset:inst1|count[1]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.277      ;
; 7.143  ; globalReset:inst1|count[25] ; globalReset:inst1|count[2]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.277      ;
; 7.143  ; globalReset:inst1|count[25] ; globalReset:inst1|count[3]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.277      ;
; 7.143  ; globalReset:inst1|count[25] ; globalReset:inst1|count[4]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.277      ;
; 7.143  ; globalReset:inst1|count[25] ; globalReset:inst1|count[5]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.277      ;
; 7.143  ; globalReset:inst1|count[25] ; globalReset:inst1|count[6]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.277      ;
; 7.143  ; globalReset:inst1|count[25] ; globalReset:inst1|count[7]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.277      ;
; 7.143  ; globalReset:inst1|count[25] ; globalReset:inst1|count[9]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.277      ;
; 7.143  ; globalReset:inst1|count[25] ; globalReset:inst1|count[11] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.277      ;
; 7.143  ; globalReset:inst1|count[25] ; globalReset:inst1|count[10] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.277      ;
; 7.143  ; globalReset:inst1|count[25] ; globalReset:inst1|count[13] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.277      ;
; 7.143  ; globalReset:inst1|count[25] ; globalReset:inst1|count[12] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.277      ;
; 7.143  ; globalReset:inst1|count[25] ; globalReset:inst1|count[14] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.277      ;
; 7.143  ; globalReset:inst1|count[25] ; globalReset:inst1|count[15] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.277      ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk80MHz'                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; answers:inst4|cntSlow[0]    ; answers:inst4|cntSlow[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; answers:inst4|cntStr[1]     ; answers:inst4|cntStr[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; answers:inst4|cntStr[0]     ; answers:inst4|cntStr[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.758      ;
; 0.493 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.786      ;
; 0.496 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.788      ;
; 0.502 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.794      ;
; 0.503 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; answers:inst4|syncStr[0]    ; answers:inst4|syncStr[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.795      ;
; 0.504 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.796      ;
; 0.505 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.797      ;
; 0.510 ; answers:inst4|cnt[7]        ; answers:inst4|cnt[7]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.802      ;
; 0.512 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.804      ;
; 0.524 ; UART_RX:inst2|rx_act        ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.816      ;
; 0.527 ; answers:inst4|syncStr[1]    ; answers:inst4|cntStr[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.819      ;
; 0.527 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.819      ;
; 0.528 ; answers:inst4|syncStr[1]    ; answers:inst4|cntStr[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.820      ;
; 0.548 ; UART_RX:inst2|Valid         ; answers:inst4|syncStr[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.840      ;
; 0.567 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.860      ;
; 0.568 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.861      ;
; 0.588 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.881      ;
; 0.677 ; UART_RX:inst2|oData[0]      ; answers:inst4|oSlowData[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.969      ;
; 0.716 ; answers:inst4|cntSlow[4]    ; answers:inst4|oSlowData[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.008      ;
; 0.745 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; answers:inst4|cntSlow[5]    ; answers:inst4|oSlowData[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.038      ;
; 0.748 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; answers:inst4|cntSlow[7]    ; answers:inst4|oSlowData[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.043      ;
; 0.750 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.043      ;
; 0.750 ; answers:inst4|cntStr[0]     ; answers:inst4|cntStr[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.042      ;
; 0.758 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.050      ;
; 0.761 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; answers:inst4|cnt[2]        ; answers:inst4|cnt[2]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; answers:inst4|cntSlow[2]    ; answers:inst4|cntSlow[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; answers:inst4|only          ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; answers:inst4|cntSlow[6]    ; answers:inst4|cntSlow[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; answers:inst4|cntSlow[4]    ; answers:inst4|cntSlow[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; RQform:inst3|delay[0]       ; RQform:inst3|delay[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; answers:inst4|cntSlow[7]    ; answers:inst4|cntSlow[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; answers:inst4|cnt[6]        ; answers:inst4|cnt[6]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.057      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.453 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.518 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.810      ;
; 0.526 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.818      ;
; 0.571 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.864      ;
; 0.682 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.992      ;
; 0.756 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.048      ;
; 0.769 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.061      ;
; 0.772 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.064      ;
; 0.773 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.065      ;
; 0.780 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.072      ;
; 0.792 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.084      ;
; 0.798 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.090      ;
; 0.806 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.098      ;
; 0.807 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.099      ;
; 0.810 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.103      ;
; 0.817 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.110      ;
; 0.837 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.130      ;
; 0.840 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.133      ;
; 0.888 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.181      ;
; 0.995 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.288      ;
; 0.995 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.288      ;
; 0.995 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.288      ;
; 0.995 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.288      ;
; 1.037 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.330      ;
; 1.043 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.335      ;
; 1.047 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.339      ;
; 1.079 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.371      ;
; 1.110 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.402      ;
; 1.127 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.130 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.422      ;
; 1.133 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.425      ;
; 1.136 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.428      ;
; 1.142 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.434      ;
; 1.145 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.437      ;
; 1.176 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.468      ;
; 1.186 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.478      ;
; 1.190 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.482      ;
; 1.210 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.502      ;
; 1.226 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.518      ;
; 1.241 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.533      ;
; 1.250 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.542      ;
; 1.258 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.273 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.565      ;
; 1.276 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.568      ;
; 1.278 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.571      ;
; 1.285 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.577      ;
; 1.350 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.642      ;
; 1.381 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.673      ;
; 1.402 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.695      ;
; 1.414 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.709      ;
; 1.416 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.708      ;
; 1.456 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.748      ;
; 1.501 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.793      ;
; 1.539 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.831      ;
; 1.552 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.844      ;
; 1.613 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.905      ;
; 1.646 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.937      ;
; 1.704 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.998      ;
; 1.707 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.999      ;
; 1.707 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.999      ;
; 1.707 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.999      ;
; 1.711 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.004      ;
; 1.753 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.045      ;
; 1.798 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.089      ;
; 1.803 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.096      ;
; 1.803 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.096      ;
; 1.803 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.096      ;
; 1.803 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.096      ;
; 1.803 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.096      ;
; 1.803 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.096      ;
; 1.835 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.128      ;
; 1.859 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.151      ;
; 1.892 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.183      ;
; 1.905 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.197      ;
; 2.072 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.365      ;
; 2.072 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.365      ;
; 2.072 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.365      ;
; 2.072 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.365      ;
; 2.095 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.388      ;
; 2.095 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.388      ;
; 2.095 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.388      ;
; 2.095 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.388      ;
; 2.095 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.388      ;
; 2.095 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.388      ;
; 2.109 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.402      ;
; 2.179 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.471      ;
; 2.186 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.478      ;
; 2.218 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.511      ;
; 2.219 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.512      ;
; 2.289 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.581      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.736 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 2.141      ;
; -0.708 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 2.111      ;
; -0.708 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 2.111      ;
; -0.708 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 2.111      ;
; -0.708 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 2.111      ;
; -0.708 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 2.111      ;
; -0.708 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 2.111      ;
; -0.708 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 2.111      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.819      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.819      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.819      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.819      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.819      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.819      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.819      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.819      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.819      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.819      ;
; -0.221 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.625      ;
; -0.221 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.625      ;
; -0.221 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.625      ;
; -0.221 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.625      ;
; -0.221 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.625      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk80MHz'                                                                                        ;
+--------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 9.177  ; globalReset:inst1|rst ; answers:inst4|data[3]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 3.240      ;
; 9.177  ; globalReset:inst1|rst ; answers:inst4|data[1]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 3.240      ;
; 9.177  ; globalReset:inst1|rst ; answers:inst4|data[2]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 3.240      ;
; 9.177  ; globalReset:inst1|rst ; answers:inst4|data[4]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 3.240      ;
; 9.177  ; globalReset:inst1|rst ; answers:inst4|data[7]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 3.240      ;
; 9.177  ; globalReset:inst1|rst ; answers:inst4|data[5]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 3.240      ;
; 9.177  ; globalReset:inst1|rst ; answers:inst4|data[6]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 3.240      ;
; 9.177  ; globalReset:inst1|rst ; RQform:inst3|RQ            ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 3.240      ;
; 9.559  ; globalReset:inst1|rst ; UART_RX:inst2|place[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.867      ;
; 9.559  ; globalReset:inst1|rst ; UART_RX:inst2|place[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.867      ;
; 9.559  ; globalReset:inst1|rst ; UART_RX:inst2|place[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.867      ;
; 9.559  ; globalReset:inst1|rst ; UART_RX:inst2|place[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.867      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|data[3]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.826      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|data[2]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.826      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|data[1]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.826      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|data[7]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.826      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.826      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|data[4]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.826      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.826      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|data[5]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.826      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.826      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|data[6]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.826      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.826      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntSlow[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.796      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntSlow[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.796      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntSlow[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.796      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntSlow[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.796      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntSlow[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.796      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntSlow[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.796      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntSlow[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.796      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntSlow[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.796      ;
; 9.629  ; globalReset:inst1|rst ; answers:inst4|oSlowData[7] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.795      ;
; 9.629  ; globalReset:inst1|rst ; answers:inst4|oSlowData[6] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.795      ;
; 9.629  ; globalReset:inst1|rst ; answers:inst4|oSlowData[5] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.795      ;
; 9.629  ; globalReset:inst1|rst ; answers:inst4|oSlowData[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.795      ;
; 9.629  ; globalReset:inst1|rst ; answers:inst4|oSlowData[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.795      ;
; 9.629  ; globalReset:inst1|rst ; answers:inst4|oSlowData[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.795      ;
; 9.629  ; globalReset:inst1|rst ; answers:inst4|oSlowData[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.795      ;
; 9.629  ; globalReset:inst1|rst ; answers:inst4|oSlowData[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.795      ;
; 9.629  ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.795      ;
; 9.629  ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.795      ;
; 9.629  ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.795      ;
; 9.629  ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.795      ;
; 9.687  ; globalReset:inst1|rst ; answers:inst4|cntStr[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.741      ;
; 9.687  ; globalReset:inst1|rst ; answers:inst4|cntStr[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.741      ;
; 9.687  ; globalReset:inst1|rst ; UART_RX:inst2|Valid        ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.741      ;
; 9.687  ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.741      ;
; 9.687  ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.741      ;
; 9.687  ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.741      ;
; 9.687  ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.741      ;
; 9.881  ; globalReset:inst1|rst ; RQform:inst3|counter[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.541      ;
; 9.881  ; globalReset:inst1|rst ; RQform:inst3|counter[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.541      ;
; 9.881  ; globalReset:inst1|rst ; RQform:inst3|delay[4]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.541      ;
; 9.881  ; globalReset:inst1|rst ; RQform:inst3|state.CNT     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.541      ;
; 9.881  ; globalReset:inst1|rst ; RQform:inst3|state.WAIT    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.541      ;
; 9.881  ; globalReset:inst1|rst ; RQform:inst3|state.DELAY   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.541      ;
; 9.881  ; globalReset:inst1|rst ; RQform:inst3|delay[3]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.541      ;
; 9.881  ; globalReset:inst1|rst ; RQform:inst3|delay[2]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.541      ;
; 9.881  ; globalReset:inst1|rst ; RQform:inst3|delay[1]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.541      ;
; 9.881  ; globalReset:inst1|rst ; RQform:inst3|delay[0]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.541      ;
; 9.881  ; globalReset:inst1|rst ; RQform:inst3|state.00      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.541      ;
; 9.883  ; globalReset:inst1|rst ; answers:inst4|cnt[0]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.537      ;
; 9.883  ; globalReset:inst1|rst ; answers:inst4|only         ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.537      ;
; 9.893  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.078     ; 2.530      ;
; 9.920  ; globalReset:inst1|rst ; answers:inst4|cnt[7]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.082     ; 2.499      ;
; 9.920  ; globalReset:inst1|rst ; answers:inst4|cnt[6]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.082     ; 2.499      ;
; 9.920  ; globalReset:inst1|rst ; answers:inst4|cnt[5]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.082     ; 2.499      ;
; 9.920  ; globalReset:inst1|rst ; answers:inst4|cnt[4]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.082     ; 2.499      ;
; 9.920  ; globalReset:inst1|rst ; answers:inst4|cnt[3]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.082     ; 2.499      ;
; 9.920  ; globalReset:inst1|rst ; answers:inst4|cnt[2]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.082     ; 2.499      ;
; 9.920  ; globalReset:inst1|rst ; answers:inst4|cnt[1]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.082     ; 2.499      ;
; 9.984  ; globalReset:inst1|rst ; UART_RX:inst2|data[0]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.442      ;
; 9.984  ; globalReset:inst1|rst ; UART_RX:inst2|rx_act       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.442      ;
; 9.984  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.442      ;
; 9.984  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.442      ;
; 9.984  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.442      ;
; 9.984  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.442      ;
; 9.984  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.442      ;
; 9.984  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.442      ;
; 9.984  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.442      ;
; 10.234 ; globalReset:inst1|rst ; answers:inst4|data[0]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.184      ;
+--------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk80MHz'                                                                                        ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.726 ; globalReset:inst1|rst ; answers:inst4|data[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.015      ;
; 1.930 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.227      ;
; 1.930 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.227      ;
; 1.930 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.227      ;
; 1.930 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.227      ;
; 1.930 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.227      ;
; 1.930 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.227      ;
; 1.930 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.227      ;
; 1.930 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.227      ;
; 1.930 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.227      ;
; 1.986 ; globalReset:inst1|rst ; answers:inst4|cnt[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.276      ;
; 1.986 ; globalReset:inst1|rst ; answers:inst4|cnt[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.276      ;
; 1.986 ; globalReset:inst1|rst ; answers:inst4|cnt[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.276      ;
; 1.986 ; globalReset:inst1|rst ; answers:inst4|cnt[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.276      ;
; 1.986 ; globalReset:inst1|rst ; answers:inst4|cnt[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.276      ;
; 1.986 ; globalReset:inst1|rst ; answers:inst4|cnt[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.276      ;
; 1.986 ; globalReset:inst1|rst ; answers:inst4|cnt[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.276      ;
; 2.010 ; globalReset:inst1|rst ; answers:inst4|cnt[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.301      ;
; 2.010 ; globalReset:inst1|rst ; answers:inst4|only         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.301      ;
; 2.024 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.318      ;
; 2.036 ; globalReset:inst1|rst ; RQform:inst3|counter[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.330      ;
; 2.036 ; globalReset:inst1|rst ; RQform:inst3|counter[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.330      ;
; 2.036 ; globalReset:inst1|rst ; RQform:inst3|delay[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.330      ;
; 2.036 ; globalReset:inst1|rst ; RQform:inst3|state.CNT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.330      ;
; 2.036 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.330      ;
; 2.036 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.330      ;
; 2.036 ; globalReset:inst1|rst ; RQform:inst3|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.330      ;
; 2.036 ; globalReset:inst1|rst ; RQform:inst3|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.330      ;
; 2.036 ; globalReset:inst1|rst ; RQform:inst3|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.330      ;
; 2.036 ; globalReset:inst1|rst ; RQform:inst3|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.330      ;
; 2.036 ; globalReset:inst1|rst ; RQform:inst3|state.00      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.330      ;
; 2.173 ; globalReset:inst1|rst ; answers:inst4|cntStr[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.087      ; 2.472      ;
; 2.173 ; globalReset:inst1|rst ; answers:inst4|cntStr[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.087      ; 2.472      ;
; 2.173 ; globalReset:inst1|rst ; UART_RX:inst2|Valid        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.087      ; 2.472      ;
; 2.173 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.087      ; 2.472      ;
; 2.173 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.087      ; 2.472      ;
; 2.173 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.087      ; 2.472      ;
; 2.173 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.087      ; 2.472      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|cntSlow[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.084      ; 2.514      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|oSlowData[7] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.513      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|cntSlow[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.084      ; 2.514      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|oSlowData[6] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.513      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|oSlowData[5] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.513      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|cntSlow[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.084      ; 2.514      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|oSlowData[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.513      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|cntSlow[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.084      ; 2.514      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|oSlowData[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.513      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|cntSlow[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.084      ; 2.514      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|oSlowData[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.513      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|cntSlow[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.084      ; 2.514      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|oSlowData[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.513      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|cntSlow[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.084      ; 2.514      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|oSlowData[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.513      ;
; 2.218 ; globalReset:inst1|rst ; answers:inst4|cntSlow[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.084      ; 2.514      ;
; 2.218 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.513      ;
; 2.218 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.513      ;
; 2.218 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.513      ;
; 2.218 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.513      ;
; 2.264 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.562      ;
; 2.264 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.562      ;
; 2.264 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.562      ;
; 2.264 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.562      ;
; 2.264 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.562      ;
; 2.264 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.562      ;
; 2.264 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.562      ;
; 2.264 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.562      ;
; 2.264 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.562      ;
; 2.264 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.562      ;
; 2.264 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.562      ;
; 2.293 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.591      ;
; 2.293 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.591      ;
; 2.293 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.591      ;
; 2.293 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.591      ;
; 2.592 ; globalReset:inst1|rst ; answers:inst4|data[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.880      ;
; 2.592 ; globalReset:inst1|rst ; answers:inst4|data[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.880      ;
; 2.592 ; globalReset:inst1|rst ; answers:inst4|data[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.880      ;
; 2.592 ; globalReset:inst1|rst ; answers:inst4|data[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.880      ;
; 2.592 ; globalReset:inst1|rst ; answers:inst4|data[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.880      ;
; 2.592 ; globalReset:inst1|rst ; answers:inst4|data[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.880      ;
; 2.592 ; globalReset:inst1|rst ; answers:inst4|data[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.880      ;
; 2.592 ; globalReset:inst1|rst ; RQform:inst3|RQ            ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.880      ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 3.357 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.476      ;
; 3.357 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.476      ;
; 3.357 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.476      ;
; 3.357 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.476      ;
; 3.357 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.476      ;
; 3.584 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.704      ;
; 3.584 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.704      ;
; 3.584 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.704      ;
; 3.584 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.704      ;
; 3.584 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.704      ;
; 3.584 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.704      ;
; 3.584 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.704      ;
; 3.584 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.704      ;
; 3.584 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.704      ;
; 3.584 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.704      ;
; 3.820 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.939      ;
; 3.820 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.939      ;
; 3.820 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.939      ;
; 3.820 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.939      ;
; 3.820 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.939      ;
; 3.820 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.939      ;
; 3.820 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.939      ;
; 3.847 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.190     ; 1.968      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'                                                         ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[0]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[1]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[2]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[3]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[4]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[5]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[6]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[7]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[1]        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[2]        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[3]        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[4]        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[5]        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[6]        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[7]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[0]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[0]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[1]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[2]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[3]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[4]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[5]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[6]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[7]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|only          ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[1]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[20] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[21] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[22] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[23] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[24] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[25] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[26] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[27] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[28] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[29] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[2]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[30] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[31] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[3]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[4]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[5]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[6]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[7]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[8]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[9]  ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ             ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]     ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]     ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT     ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid         ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act        ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]    ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.867 ; 104.087      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.867 ; 104.087      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.056 ; 104.244      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.056 ; 104.244      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.136 ; 104.136      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.136 ; 104.136      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.689 ; 2.958 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -2.205 ; -2.451 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 9.043 ; 8.962 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.891 ; 6.769 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 9.043 ; 8.962 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.435 ; 6.340 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 6.670 ; 6.620 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 7.148 ; 6.965 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 7.900 ; 7.905 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.876 ; 6.753 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 7.091 ; 6.909 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.368 ; 7.040 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.806 ; 6.572 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.290 ; 7.089 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.743 ; 7.416 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 6.748 ; 7.222 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.522 ; 5.359 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.100 ; 4.010 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 7.246 ; 6.905 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 4.976 ; 5.077 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 6.295 ; 6.203 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.736 ; 6.619 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 8.858 ; 8.782 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.295 ; 6.203 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 6.521 ; 6.472 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.982 ; 6.806 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 7.760 ; 7.768 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.721 ; 6.603 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.928 ; 6.753 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.189 ; 6.869 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.649 ; 6.419 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.114 ; 6.916 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.549 ; 7.231 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 6.239 ; 6.713 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 4.999 ; 4.838 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 3.630 ; 3.542 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 6.647 ; 6.315 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 4.465 ; 4.567 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 143.39 MHz ; 143.39 MHz      ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 196.89 MHz ; 196.89 MHz      ; clk80MHz                                          ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -1.593 ; -1.593        ;
; clk80MHz                                          ; -0.087 ; -0.108        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.401 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.402 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.229 ; -1.720        ;
; clk80MHz                                          ; 9.356  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 1.536 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 2.958 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.984   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.841 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -1.593  ; answers:inst4|data[6]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.350     ; 3.361      ;
; -1.540  ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.350     ; 3.308      ;
; -1.402  ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.350     ; 3.170      ;
; -1.373  ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.350     ; 3.141      ;
; -1.286  ; answers:inst4|data[1]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.350     ; 3.054      ;
; -1.205  ; answers:inst4|data[5]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.350     ; 2.973      ;
; -1.116  ; answers:inst4|data[2]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.350     ; 2.884      ;
; -1.103  ; answers:inst4|data[0]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.351     ; 2.870      ;
; 1.172   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.946     ; 1.000      ;
; 201.359 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 6.905      ;
; 201.582 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 6.683      ;
; 201.582 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 6.683      ;
; 201.587 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 6.677      ;
; 201.876 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 6.389      ;
; 202.001 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 6.264      ;
; 202.002 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 6.263      ;
; 202.204 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 6.059      ;
; 202.204 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 6.059      ;
; 202.204 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 6.059      ;
; 202.204 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 6.059      ;
; 202.345 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 5.920      ;
; 202.551 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.713      ;
; 202.623 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 5.640      ;
; 202.623 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 5.640      ;
; 202.623 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 5.640      ;
; 202.623 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 5.640      ;
; 202.633 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.631      ;
; 202.685 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.577      ;
; 202.786 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 5.479      ;
; 202.786 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 5.479      ;
; 202.975 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 5.288      ;
; 202.975 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 5.288      ;
; 203.080 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 5.185      ;
; 203.127 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.135      ;
; 203.152 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.112      ;
; 203.165 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.099      ;
; 203.203 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.059      ;
; 203.220 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.044      ;
; 203.234 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.028      ;
; 203.296 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.493     ; 4.546      ;
; 203.350 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.913      ;
; 203.350 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.913      ;
; 203.369 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.893      ;
; 203.392 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.870      ;
; 203.408 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.855      ;
; 203.408 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.855      ;
; 203.408 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.855      ;
; 203.408 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.855      ;
; 203.426 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.837      ;
; 203.426 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.837      ;
; 203.458 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.805      ;
; 203.458 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.805      ;
; 203.510 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.752      ;
; 203.512 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.752      ;
; 203.521 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.743      ;
; 203.552 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.492     ; 4.291      ;
; 203.552 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.492     ; 4.291      ;
; 203.592 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.671      ;
; 203.592 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.671      ;
; 203.619 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.644      ;
; 203.619 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.644      ;
; 203.628 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.635      ;
; 203.644 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.619      ;
; 203.656 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.608      ;
; 203.683 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.578      ;
; 203.720 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 4.545      ;
; 203.733 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.530      ;
; 203.733 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.530      ;
; 203.761 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 4.504      ;
; 203.761 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 4.504      ;
; 203.820 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 4.445      ;
; 203.820 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 4.445      ;
; 203.837 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.427      ;
; 203.867 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.397      ;
; 203.867 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.397      ;
; 203.873 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.389      ;
; 203.914 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.350      ;
; 203.914 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.350      ;
; 203.977 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.286      ;
; 203.998 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.265      ;
; 203.998 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.265      ;
; 203.998 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.265      ;
; 203.998 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.265      ;
; 204.002 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 4.263      ;
; 204.002 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 4.263      ;
; 204.026 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.236      ;
; 204.034 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.228      ;
; 204.134 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.127      ;
; 204.196 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.065      ;
; 204.249 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.012      ;
; 204.261 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.002      ;
; 204.261 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.002      ;
; 204.287 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.976      ;
; 204.288 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.975      ;
; 204.363 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.901      ;
; 204.391 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.873      ;
; 204.392 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.872      ;
; 204.401 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.861      ;
; 204.477 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.785      ;
; 204.509 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.753      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk80MHz'                                                                                                                                        ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -0.087 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 6.068      ;
; -0.021 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.890      ; 6.000      ;
; -0.001 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.982      ;
; 0.012  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.890      ; 5.967      ;
; 0.025  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.956      ;
; 0.117  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.864      ;
; 0.126  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.855      ;
; 0.131  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.890      ; 5.848      ;
; 0.131  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.890      ; 5.848      ;
; 0.131  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.890      ; 5.848      ;
; 0.131  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.890      ; 5.848      ;
; 0.131  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.890      ; 5.848      ;
; 0.133  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.848      ;
; 0.136  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.845      ;
; 0.136  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.845      ;
; 0.136  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.845      ;
; 0.140  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.842      ;
; 0.140  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.842      ;
; 0.140  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.842      ;
; 0.140  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.842      ;
; 0.140  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.842      ;
; 0.140  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.842      ;
; 0.140  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.842      ;
; 0.154  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.827      ;
; 0.156  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.825      ;
; 0.156  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.825      ;
; 0.156  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.825      ;
; 0.156  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.825      ;
; 0.156  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.825      ;
; 0.156  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.825      ;
; 0.156  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.825      ;
; 0.182  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.799      ;
; 0.182  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.799      ;
; 0.200  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.781      ;
; 0.204  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.780      ;
; 0.204  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.780      ;
; 0.204  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.780      ;
; 0.204  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.780      ;
; 0.204  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.780      ;
; 0.204  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.780      ;
; 0.204  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.780      ;
; 0.228  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.753      ;
; 0.229  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.752      ;
; 0.248  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.733      ;
; 0.255  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.727      ;
; 0.267  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.714      ;
; 0.270  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.711      ;
; 0.275  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.706      ;
; 0.299  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.683      ;
; 0.302  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.681      ;
; 0.315  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.666      ;
; 0.327  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.658      ;
; 0.355  ; UART_TX:inst5|switch[4]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.630      ;
; 0.390  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.592      ;
; 0.406  ; UART_TX:inst5|switch[0]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.577      ;
; 0.432  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.550      ;
; 0.499  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.892      ; 5.482      ;
; 0.506  ; UART_TX:inst5|switch[3]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.479      ;
; 0.539  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.445      ;
; 0.539  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.445      ;
; 0.539  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.445      ;
; 0.539  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.445      ;
; 0.539  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.445      ;
; 0.539  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.445      ;
; 0.539  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.445      ;
; 0.570  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.414      ;
; 0.570  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.414      ;
; 0.570  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.414      ;
; 0.570  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.414      ;
; 0.570  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.414      ;
; 0.570  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.414      ;
; 0.570  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.414      ;
; 0.591  ; UART_TX:inst5|switch[1]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.394      ;
; 0.682  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.891      ; 5.298      ;
; 0.700  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.285      ;
; 0.700  ; UART_TX:inst5|switch[2]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.285      ;
; 0.731  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.254      ;
; 0.751  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.233      ;
; 0.751  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.233      ;
; 0.751  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.233      ;
; 0.751  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.233      ;
; 0.751  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.233      ;
; 0.751  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.233      ;
; 0.751  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 5.233      ;
; 0.912  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.073      ;
; 7.421  ; globalReset:inst1|count[25] ; globalReset:inst1|count[8]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.008      ;
; 7.421  ; globalReset:inst1|count[25] ; globalReset:inst1|count[1]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.008      ;
; 7.421  ; globalReset:inst1|count[25] ; globalReset:inst1|count[2]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.008      ;
; 7.421  ; globalReset:inst1|count[25] ; globalReset:inst1|count[3]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.008      ;
; 7.421  ; globalReset:inst1|count[25] ; globalReset:inst1|count[4]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.008      ;
; 7.421  ; globalReset:inst1|count[25] ; globalReset:inst1|count[5]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.008      ;
; 7.421  ; globalReset:inst1|count[25] ; globalReset:inst1|count[6]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.008      ;
; 7.421  ; globalReset:inst1|count[25] ; globalReset:inst1|count[7]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.008      ;
; 7.421  ; globalReset:inst1|count[25] ; globalReset:inst1|count[9]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.008      ;
; 7.421  ; globalReset:inst1|count[25] ; globalReset:inst1|count[11] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.008      ;
; 7.421  ; globalReset:inst1|count[25] ; globalReset:inst1|count[10] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.008      ;
; 7.421  ; globalReset:inst1|count[25] ; globalReset:inst1|count[13] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.008      ;
; 7.421  ; globalReset:inst1|count[25] ; globalReset:inst1|count[12] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.008      ;
; 7.421  ; globalReset:inst1|count[25] ; globalReset:inst1|count[14] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.008      ;
; 7.421  ; globalReset:inst1|count[25] ; globalReset:inst1|count[15] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.008      ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk80MHz'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; answers:inst4|cntSlow[0]    ; answers:inst4|cntSlow[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; answers:inst4|cntStr[1]     ; answers:inst4|cntStr[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; answers:inst4|cntStr[0]     ; answers:inst4|cntStr[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.456 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.723      ;
; 0.459 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.726      ;
; 0.466 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.734      ;
; 0.470 ; answers:inst4|cnt[7]        ; answers:inst4|cnt[7]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; answers:inst4|syncStr[0]    ; answers:inst4|syncStr[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.475 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.743      ;
; 0.483 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.751      ;
; 0.484 ; answers:inst4|syncStr[1]    ; answers:inst4|cntStr[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.752      ;
; 0.485 ; answers:inst4|syncStr[1]    ; answers:inst4|cntStr[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.753      ;
; 0.485 ; UART_RX:inst2|rx_act        ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.752      ;
; 0.509 ; UART_RX:inst2|Valid         ; answers:inst4|syncStr[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.777      ;
; 0.542 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.809      ;
; 0.544 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.811      ;
; 0.551 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.818      ;
; 0.629 ; UART_RX:inst2|oData[0]      ; answers:inst4|oSlowData[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.896      ;
; 0.641 ; answers:inst4|cntSlow[4]    ; answers:inst4|oSlowData[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.908      ;
; 0.665 ; answers:inst4|cntSlow[5]    ; answers:inst4|oSlowData[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.932      ;
; 0.668 ; answers:inst4|cntSlow[7]    ; answers:inst4|oSlowData[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.935      ;
; 0.693 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.963      ;
; 0.698 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; answers:inst4|cntStr[0]     ; answers:inst4|cntStr[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.966      ;
; 0.699 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.966      ;
; 0.699 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.966      ;
; 0.699 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.966      ;
; 0.700 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.967      ;
; 0.700 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.967      ;
; 0.706 ; answers:inst4|cntSlow[2]    ; answers:inst4|cntSlow[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; answers:inst4|cnt[2]        ; answers:inst4|cnt[2]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; answers:inst4|only          ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; answers:inst4|cnt[3]        ; answers:inst4|cnt[3]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; answers:inst4|cntSlow[6]    ; answers:inst4|cntSlow[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; answers:inst4|cntSlow[4]    ; answers:inst4|cntSlow[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; answers:inst4|cntSlow[7]    ; answers:inst4|cntSlow[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; answers:inst4|cnt[6]        ; answers:inst4|cnt[6]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; answers:inst4|cnt[4]        ; answers:inst4|cnt[4]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.402 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.684      ;
; 0.480 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.747      ;
; 0.485 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.752      ;
; 0.535 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.802      ;
; 0.629 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.913      ;
; 0.707 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.715 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.981      ;
; 0.717 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.984      ;
; 0.719 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.986      ;
; 0.729 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.995      ;
; 0.740 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.007      ;
; 0.746 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.013      ;
; 0.747 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.014      ;
; 0.763 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.030      ;
; 0.765 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.032      ;
; 0.779 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.046      ;
; 0.787 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.054      ;
; 0.832 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.099      ;
; 0.938 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.205      ;
; 0.938 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.205      ;
; 0.938 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.205      ;
; 0.938 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.205      ;
; 0.942 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.210      ;
; 0.975 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.242      ;
; 0.988 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.254      ;
; 1.010 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.277      ;
; 1.031 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.298      ;
; 1.036 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.303      ;
; 1.038 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.305      ;
; 1.041 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.308      ;
; 1.042 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.309      ;
; 1.051 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.318      ;
; 1.051 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.318      ;
; 1.057 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.324      ;
; 1.100 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.367      ;
; 1.101 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.368      ;
; 1.127 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.394      ;
; 1.128 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.395      ;
; 1.130 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.397      ;
; 1.132 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.400      ;
; 1.136 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.403      ;
; 1.153 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.420      ;
; 1.158 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.425      ;
; 1.164 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.431      ;
; 1.179 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.446      ;
; 1.252 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.519      ;
; 1.268 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.535      ;
; 1.283 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.551      ;
; 1.286 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.553      ;
; 1.292 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.561      ;
; 1.350 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.617      ;
; 1.397 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.664      ;
; 1.405 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.672      ;
; 1.448 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.715      ;
; 1.450 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.716      ;
; 1.478 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.745      ;
; 1.523 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.791      ;
; 1.546 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.812      ;
; 1.546 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.812      ;
; 1.546 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.812      ;
; 1.564 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.833      ;
; 1.631 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.897      ;
; 1.634 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.902      ;
; 1.634 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.902      ;
; 1.634 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.902      ;
; 1.634 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.902      ;
; 1.634 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.902      ;
; 1.634 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.902      ;
; 1.643 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.910      ;
; 1.701 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.968      ;
; 1.702 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.968      ;
; 1.731 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.998      ;
; 1.736 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.004      ;
; 1.902 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.170      ;
; 1.902 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.170      ;
; 1.902 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.170      ;
; 1.902 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.170      ;
; 1.902 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.170      ;
; 1.902 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.170      ;
; 1.920 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.187      ;
; 1.920 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.187      ;
; 1.920 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.187      ;
; 1.920 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.187      ;
; 1.928 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.196      ;
; 1.972 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.240      ;
; 1.975 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.243      ;
; 2.018 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.285      ;
; 2.042 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.309      ;
; 2.046 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 2.312      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.229 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.994      ;
; -0.213 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.976      ;
; -0.213 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.976      ;
; -0.213 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.976      ;
; -0.213 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.976      ;
; -0.213 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.976      ;
; -0.213 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.976      ;
; -0.213 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.976      ;
; 0.075  ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.690      ;
; 0.075  ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.690      ;
; 0.075  ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.690      ;
; 0.075  ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.690      ;
; 0.075  ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.690      ;
; 0.075  ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.690      ;
; 0.075  ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.690      ;
; 0.075  ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.690      ;
; 0.075  ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.690      ;
; 0.075  ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.690      ;
; 0.303  ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.461      ;
; 0.303  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.461      ;
; 0.303  ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.461      ;
; 0.303  ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.461      ;
; 0.303  ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.461      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk80MHz'                                                                                         ;
+--------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 9.356  ; globalReset:inst1|rst ; answers:inst4|data[3]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.070      ;
; 9.356  ; globalReset:inst1|rst ; answers:inst4|data[1]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.070      ;
; 9.356  ; globalReset:inst1|rst ; answers:inst4|data[2]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.070      ;
; 9.356  ; globalReset:inst1|rst ; answers:inst4|data[4]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.070      ;
; 9.356  ; globalReset:inst1|rst ; answers:inst4|data[7]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.070      ;
; 9.356  ; globalReset:inst1|rst ; answers:inst4|data[5]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.070      ;
; 9.356  ; globalReset:inst1|rst ; answers:inst4|data[6]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.070      ;
; 9.356  ; globalReset:inst1|rst ; RQform:inst3|RQ            ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.070      ;
; 9.723  ; globalReset:inst1|rst ; UART_RX:inst2|place[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.712      ;
; 9.723  ; globalReset:inst1|rst ; UART_RX:inst2|place[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.712      ;
; 9.723  ; globalReset:inst1|rst ; UART_RX:inst2|place[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.712      ;
; 9.723  ; globalReset:inst1|rst ; UART_RX:inst2|place[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.712      ;
; 9.774  ; globalReset:inst1|rst ; UART_RX:inst2|data[3]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.662      ;
; 9.774  ; globalReset:inst1|rst ; UART_RX:inst2|data[2]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.662      ;
; 9.774  ; globalReset:inst1|rst ; UART_RX:inst2|data[1]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.662      ;
; 9.774  ; globalReset:inst1|rst ; UART_RX:inst2|data[7]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.662      ;
; 9.774  ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.662      ;
; 9.774  ; globalReset:inst1|rst ; UART_RX:inst2|data[4]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.662      ;
; 9.774  ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.662      ;
; 9.774  ; globalReset:inst1|rst ; UART_RX:inst2|data[5]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.662      ;
; 9.774  ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.662      ;
; 9.774  ; globalReset:inst1|rst ; UART_RX:inst2|data[6]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.662      ;
; 9.774  ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.662      ;
; 9.786  ; globalReset:inst1|rst ; answers:inst4|cntSlow[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.648      ;
; 9.786  ; globalReset:inst1|rst ; answers:inst4|cntSlow[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.648      ;
; 9.786  ; globalReset:inst1|rst ; answers:inst4|cntSlow[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.648      ;
; 9.786  ; globalReset:inst1|rst ; answers:inst4|cntSlow[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.648      ;
; 9.786  ; globalReset:inst1|rst ; answers:inst4|cntSlow[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.648      ;
; 9.786  ; globalReset:inst1|rst ; answers:inst4|cntSlow[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.648      ;
; 9.786  ; globalReset:inst1|rst ; answers:inst4|cntSlow[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.648      ;
; 9.786  ; globalReset:inst1|rst ; answers:inst4|cntSlow[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.648      ;
; 9.795  ; globalReset:inst1|rst ; answers:inst4|oSlowData[7] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.639      ;
; 9.795  ; globalReset:inst1|rst ; answers:inst4|oSlowData[6] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.639      ;
; 9.795  ; globalReset:inst1|rst ; answers:inst4|oSlowData[5] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.639      ;
; 9.795  ; globalReset:inst1|rst ; answers:inst4|oSlowData[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.639      ;
; 9.795  ; globalReset:inst1|rst ; answers:inst4|oSlowData[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.639      ;
; 9.795  ; globalReset:inst1|rst ; answers:inst4|oSlowData[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.639      ;
; 9.795  ; globalReset:inst1|rst ; answers:inst4|oSlowData[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.639      ;
; 9.795  ; globalReset:inst1|rst ; answers:inst4|oSlowData[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.639      ;
; 9.795  ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.639      ;
; 9.795  ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.639      ;
; 9.795  ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.639      ;
; 9.795  ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.639      ;
; 9.858  ; globalReset:inst1|rst ; answers:inst4|cntStr[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.578      ;
; 9.858  ; globalReset:inst1|rst ; answers:inst4|cntStr[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.578      ;
; 9.858  ; globalReset:inst1|rst ; UART_RX:inst2|Valid        ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.578      ;
; 9.858  ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.578      ;
; 9.858  ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.578      ;
; 9.858  ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.578      ;
; 9.858  ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.066     ; 2.578      ;
; 10.042 ; globalReset:inst1|rst ; answers:inst4|cnt[0]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.388      ;
; 10.042 ; globalReset:inst1|rst ; answers:inst4|only         ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.388      ;
; 10.042 ; globalReset:inst1|rst ; RQform:inst3|counter[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.389      ;
; 10.042 ; globalReset:inst1|rst ; RQform:inst3|counter[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.389      ;
; 10.042 ; globalReset:inst1|rst ; RQform:inst3|delay[4]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.389      ;
; 10.042 ; globalReset:inst1|rst ; RQform:inst3|state.CNT     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.389      ;
; 10.042 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.389      ;
; 10.042 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.389      ;
; 10.042 ; globalReset:inst1|rst ; RQform:inst3|delay[3]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.389      ;
; 10.042 ; globalReset:inst1|rst ; RQform:inst3|delay[2]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.389      ;
; 10.042 ; globalReset:inst1|rst ; RQform:inst3|delay[1]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.389      ;
; 10.042 ; globalReset:inst1|rst ; RQform:inst3|delay[0]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.389      ;
; 10.042 ; globalReset:inst1|rst ; RQform:inst3|state.00      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.389      ;
; 10.054 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.378      ;
; 10.078 ; globalReset:inst1|rst ; answers:inst4|cnt[7]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.351      ;
; 10.078 ; globalReset:inst1|rst ; answers:inst4|cnt[6]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.351      ;
; 10.078 ; globalReset:inst1|rst ; answers:inst4|cnt[5]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.351      ;
; 10.078 ; globalReset:inst1|rst ; answers:inst4|cnt[4]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.351      ;
; 10.078 ; globalReset:inst1|rst ; answers:inst4|cnt[3]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.351      ;
; 10.078 ; globalReset:inst1|rst ; answers:inst4|cnt[2]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.351      ;
; 10.078 ; globalReset:inst1|rst ; answers:inst4|cnt[1]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.351      ;
; 10.141 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.293      ;
; 10.141 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.293      ;
; 10.141 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.293      ;
; 10.141 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.293      ;
; 10.141 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.293      ;
; 10.141 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.293      ;
; 10.141 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.293      ;
; 10.141 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.293      ;
; 10.141 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.293      ;
; 10.378 ; globalReset:inst1|rst ; answers:inst4|data[0]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.049      ;
+--------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk80MHz'                                                                                         ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.536 ; globalReset:inst1|rst ; answers:inst4|data[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.069      ; 1.800      ;
; 1.730 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.001      ;
; 1.730 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.001      ;
; 1.730 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.001      ;
; 1.730 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.001      ;
; 1.730 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.001      ;
; 1.730 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.001      ;
; 1.730 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.001      ;
; 1.730 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.001      ;
; 1.730 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.001      ;
; 1.768 ; globalReset:inst1|rst ; answers:inst4|cnt[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.034      ;
; 1.768 ; globalReset:inst1|rst ; answers:inst4|cnt[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.034      ;
; 1.768 ; globalReset:inst1|rst ; answers:inst4|cnt[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.034      ;
; 1.768 ; globalReset:inst1|rst ; answers:inst4|cnt[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.034      ;
; 1.768 ; globalReset:inst1|rst ; answers:inst4|cnt[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.034      ;
; 1.768 ; globalReset:inst1|rst ; answers:inst4|cnt[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.034      ;
; 1.768 ; globalReset:inst1|rst ; answers:inst4|cnt[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.034      ;
; 1.790 ; globalReset:inst1|rst ; answers:inst4|cnt[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.057      ;
; 1.790 ; globalReset:inst1|rst ; answers:inst4|only         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.057      ;
; 1.813 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.082      ;
; 1.823 ; globalReset:inst1|rst ; RQform:inst3|counter[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.091      ;
; 1.823 ; globalReset:inst1|rst ; RQform:inst3|counter[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.091      ;
; 1.823 ; globalReset:inst1|rst ; RQform:inst3|delay[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.091      ;
; 1.823 ; globalReset:inst1|rst ; RQform:inst3|state.CNT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.091      ;
; 1.823 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.091      ;
; 1.823 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.091      ;
; 1.823 ; globalReset:inst1|rst ; RQform:inst3|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.091      ;
; 1.823 ; globalReset:inst1|rst ; RQform:inst3|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.091      ;
; 1.823 ; globalReset:inst1|rst ; RQform:inst3|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.091      ;
; 1.823 ; globalReset:inst1|rst ; RQform:inst3|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.091      ;
; 1.823 ; globalReset:inst1|rst ; RQform:inst3|state.00      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.091      ;
; 1.944 ; globalReset:inst1|rst ; answers:inst4|cntStr[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.218      ;
; 1.944 ; globalReset:inst1|rst ; answers:inst4|cntStr[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.218      ;
; 1.944 ; globalReset:inst1|rst ; UART_RX:inst2|Valid        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.218      ;
; 1.944 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.218      ;
; 1.944 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.218      ;
; 1.944 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.218      ;
; 1.944 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.218      ;
; 1.971 ; globalReset:inst1|rst ; answers:inst4|cntSlow[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.243      ;
; 1.971 ; globalReset:inst1|rst ; answers:inst4|cntSlow[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.243      ;
; 1.971 ; globalReset:inst1|rst ; answers:inst4|cntSlow[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.243      ;
; 1.971 ; globalReset:inst1|rst ; answers:inst4|cntSlow[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.243      ;
; 1.971 ; globalReset:inst1|rst ; answers:inst4|cntSlow[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.243      ;
; 1.971 ; globalReset:inst1|rst ; answers:inst4|cntSlow[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.243      ;
; 1.971 ; globalReset:inst1|rst ; answers:inst4|cntSlow[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.243      ;
; 1.971 ; globalReset:inst1|rst ; answers:inst4|cntSlow[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.243      ;
; 1.972 ; globalReset:inst1|rst ; answers:inst4|oSlowData[7] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.243      ;
; 1.972 ; globalReset:inst1|rst ; answers:inst4|oSlowData[6] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.243      ;
; 1.972 ; globalReset:inst1|rst ; answers:inst4|oSlowData[5] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.243      ;
; 1.972 ; globalReset:inst1|rst ; answers:inst4|oSlowData[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.243      ;
; 1.972 ; globalReset:inst1|rst ; answers:inst4|oSlowData[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.243      ;
; 1.972 ; globalReset:inst1|rst ; answers:inst4|oSlowData[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.243      ;
; 1.972 ; globalReset:inst1|rst ; answers:inst4|oSlowData[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.243      ;
; 1.972 ; globalReset:inst1|rst ; answers:inst4|oSlowData[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.243      ;
; 1.972 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.243      ;
; 1.972 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.243      ;
; 1.972 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.243      ;
; 1.972 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.243      ;
; 2.027 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.300      ;
; 2.027 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.300      ;
; 2.027 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.300      ;
; 2.027 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.300      ;
; 2.027 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.300      ;
; 2.027 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.300      ;
; 2.027 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.300      ;
; 2.027 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.300      ;
; 2.027 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.300      ;
; 2.027 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.300      ;
; 2.027 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.300      ;
; 2.045 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.317      ;
; 2.045 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.317      ;
; 2.045 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.317      ;
; 2.045 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.317      ;
; 2.311 ; globalReset:inst1|rst ; answers:inst4|data[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.574      ;
; 2.311 ; globalReset:inst1|rst ; answers:inst4|data[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.574      ;
; 2.311 ; globalReset:inst1|rst ; answers:inst4|data[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.574      ;
; 2.311 ; globalReset:inst1|rst ; answers:inst4|data[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.574      ;
; 2.311 ; globalReset:inst1|rst ; answers:inst4|data[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.574      ;
; 2.311 ; globalReset:inst1|rst ; answers:inst4|data[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.574      ;
; 2.311 ; globalReset:inst1|rst ; answers:inst4|data[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.574      ;
; 2.311 ; globalReset:inst1|rst ; RQform:inst3|RQ            ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.574      ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 2.958 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.357      ;
; 2.958 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.357      ;
; 2.958 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.357      ;
; 2.958 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.357      ;
; 2.958 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.357      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.528      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.528      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.528      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.528      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.528      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.528      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.528      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.528      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.528      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.528      ;
; 3.338 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.736      ;
; 3.338 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.736      ;
; 3.338 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.736      ;
; 3.338 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.736      ;
; 3.338 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.736      ;
; 3.338 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.736      ;
; 3.338 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.736      ;
; 3.364 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.764      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                          ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ             ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[0]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[1]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[2]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[3]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[4]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[5]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[6]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[7]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[1]        ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[2]        ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[3]        ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[4]        ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[5]        ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[6]        ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[7]        ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[1]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[2]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[3]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[4]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[5]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[6]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[7]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]  ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|rst       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid         ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntStr[0]     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntStr[1]     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[0]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[0]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[0]  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[1]  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[2]  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[3]  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[4]  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[5]  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[6]  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[7]  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|only          ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncStr[0]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncStr[1]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[1]  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[20] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[21] ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.841 ; 104.057      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.841 ; 104.057      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 104.086 ; 104.270      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.086 ; 104.270      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.111 ; 104.111      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.111 ; 104.111      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.132 ; 104.132      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.132 ; 104.132      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.428 ; 2.522 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.992 ; -2.074 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 8.740 ; 8.553 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.627 ; 6.420 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 8.740 ; 8.553 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.186 ; 6.016 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 6.396 ; 6.275 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.884 ; 6.591 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 7.645 ; 7.581 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.608 ; 6.404 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.839 ; 6.530 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.082 ; 6.638 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.532 ; 6.223 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 6.981 ; 6.693 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.475 ; 6.971 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 6.626 ; 7.246 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.522 ; 5.203 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.159 ; 3.992 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 7.154 ; 6.647 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 4.841 ; 5.099 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 6.057 ; 5.893 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.484 ; 6.286 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 8.568 ; 8.392 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.057 ; 5.893 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 6.260 ; 6.142 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.731 ; 6.449 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 7.516 ; 7.458 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.465 ; 6.269 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.687 ; 6.391 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.915 ; 6.484 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.386 ; 6.085 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 6.818 ; 6.537 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.292 ; 6.804 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 6.178 ; 6.792 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.054 ; 4.743 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 3.742 ; 3.581 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 6.616 ; 6.124 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 4.391 ; 4.644 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.248 ; 0.000         ;
; clk80MHz                                          ; 2.230 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.187 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.187 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.793  ; 0.000         ;
; clk80MHz                                          ; 11.007 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.708 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.553 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.512   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.950 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 1.248   ; answers:inst4|data[6]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.362     ; 1.493      ;
; 1.269   ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.362     ; 1.472      ;
; 1.343   ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.362     ; 1.398      ;
; 1.375   ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.362     ; 1.366      ;
; 1.378   ; answers:inst4|data[1]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.362     ; 1.363      ;
; 1.429   ; answers:inst4|data[5]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.362     ; 1.312      ;
; 1.474   ; answers:inst4|data[2]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.362     ; 1.267      ;
; 1.486   ; answers:inst4|data[0]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 1.254      ;
; 2.464   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.185     ; 0.454      ;
; 204.963 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 3.322      ;
; 205.105 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.181      ;
; 205.106 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.180      ;
; 205.274 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.033     ; 3.013      ;
; 205.280 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 3.005      ;
; 205.427 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.857      ;
; 205.427 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.857      ;
; 205.427 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.857      ;
; 205.427 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.857      ;
; 205.432 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.854      ;
; 205.435 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.851      ;
; 205.559 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.033     ; 2.728      ;
; 205.614 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.671      ;
; 205.618 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.667      ;
; 205.699 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.585      ;
; 205.699 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.585      ;
; 205.699 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.585      ;
; 205.699 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.585      ;
; 205.760 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.526      ;
; 205.761 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.525      ;
; 205.763 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.520      ;
; 205.904 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.379      ;
; 205.905 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.379      ;
; 205.906 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.378      ;
; 205.929 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.033     ; 2.358      ;
; 205.929 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.356      ;
; 205.941 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.342      ;
; 205.993 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.220     ; 2.107      ;
; 206.005 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.280      ;
; 206.007 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.276      ;
; 206.015 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.268      ;
; 206.021 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.262      ;
; 206.038 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.247      ;
; 206.046 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.238      ;
; 206.047 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.237      ;
; 206.081 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.204      ;
; 206.082 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.202      ;
; 206.082 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.202      ;
; 206.082 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.202      ;
; 206.082 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.202      ;
; 206.082 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.201      ;
; 206.083 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.201      ;
; 206.084 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.200      ;
; 206.123 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.162      ;
; 206.125 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.159      ;
; 206.135 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.219     ; 1.966      ;
; 206.136 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.219     ; 1.965      ;
; 206.149 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.135      ;
; 206.150 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.134      ;
; 206.153 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.132      ;
; 206.157 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.127      ;
; 206.158 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.126      ;
; 206.163 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.121      ;
; 206.164 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.120      ;
; 206.190 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.094      ;
; 206.219 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.033     ; 2.068      ;
; 206.223 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.063      ;
; 206.224 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.062      ;
; 206.224 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.060      ;
; 206.225 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.059      ;
; 206.246 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.039     ; 2.035      ;
; 206.265 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.021      ;
; 206.266 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.020      ;
; 206.267 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.018      ;
; 206.268 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.017      ;
; 206.269 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.016      ;
; 206.295 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.991      ;
; 206.296 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.990      ;
; 206.317 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.966      ;
; 206.325 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.039     ; 1.956      ;
; 206.332 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.953      ;
; 206.333 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.952      ;
; 206.359 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.925      ;
; 206.359 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.925      ;
; 206.359 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.925      ;
; 206.359 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.925      ;
; 206.365 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.917      ;
; 206.397 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.039     ; 1.884      ;
; 206.401 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.883      ;
; 206.414 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.869      ;
; 206.459 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.825      ;
; 206.460 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.824      ;
; 206.472 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.039     ; 1.809      ;
; 206.509 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.774      ;
; 206.510 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.773      ;
; 206.551 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.734      ;
; 206.552 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.733      ;
; 206.555 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.728      ;
; 206.574 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.711      ;
; 206.592 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.691      ;
; 206.637 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.033     ; 1.650      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk80MHz'                                                                                                                                        ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 2.230  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.112      ; 2.956      ;
; 2.290  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.112      ; 2.896      ;
; 2.299  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.112      ; 2.887      ;
; 2.299  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.112      ; 2.887      ;
; 2.299  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.112      ; 2.887      ;
; 2.299  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.112      ; 2.887      ;
; 2.299  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.112      ; 2.887      ;
; 2.304  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.885      ;
; 2.304  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.885      ;
; 2.304  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.885      ;
; 2.304  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.885      ;
; 2.304  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.885      ;
; 2.304  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.885      ;
; 2.304  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.885      ;
; 2.313  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.876      ;
; 2.342  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.847      ;
; 2.353  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.836      ;
; 2.367  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.822      ;
; 2.375  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.814      ;
; 2.375  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.814      ;
; 2.375  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.814      ;
; 2.375  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.814      ;
; 2.375  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.814      ;
; 2.375  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.814      ;
; 2.375  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.814      ;
; 2.382  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.807      ;
; 2.387  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.802      ;
; 2.388  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.801      ;
; 2.407  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.782      ;
; 2.408  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.781      ;
; 2.424  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.765      ;
; 2.425  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.764      ;
; 2.425  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.764      ;
; 2.454  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.738      ;
; 2.454  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.738      ;
; 2.454  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.738      ;
; 2.454  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.738      ;
; 2.454  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.738      ;
; 2.454  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.738      ;
; 2.454  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.738      ;
; 2.457  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.733      ;
; 2.464  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.725      ;
; 2.464  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.725      ;
; 2.467  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.722      ;
; 2.471  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.719      ;
; 2.474  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.715      ;
; 2.476  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.119      ; 2.717      ;
; 2.479  ; UART_TX:inst5|switch[4]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.119      ; 2.714      ;
; 2.482  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.707      ;
; 2.506  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.683      ;
; 2.512  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.678      ;
; 2.518  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.672      ;
; 2.519  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.670      ;
; 2.519  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.670      ;
; 2.540  ; UART_TX:inst5|switch[0]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.650      ;
; 2.601  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.589      ;
; 2.608  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.581      ;
; 2.621  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.566      ;
; 2.667  ; UART_TX:inst5|switch[3]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.119      ; 2.526      ;
; 2.669  ; UART_TX:inst5|switch[1]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.119      ; 2.524      ;
; 2.706  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.119      ; 2.487      ;
; 2.718  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.119      ; 2.475      ;
; 2.723  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.469      ;
; 2.723  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.469      ;
; 2.723  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.469      ;
; 2.723  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.469      ;
; 2.723  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.469      ;
; 2.723  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.469      ;
; 2.723  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.469      ;
; 2.735  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.457      ;
; 2.735  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.457      ;
; 2.735  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.457      ;
; 2.735  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.457      ;
; 2.735  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.457      ;
; 2.735  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.457      ;
; 2.735  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.457      ;
; 2.763  ; UART_TX:inst5|switch[2]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.119      ; 2.430      ;
; 2.797  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.119      ; 2.396      ;
; 2.814  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.378      ;
; 2.814  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.378      ;
; 2.814  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.378      ;
; 2.814  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.378      ;
; 2.814  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.378      ;
; 2.814  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.378      ;
; 2.814  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.378      ;
; 10.140 ; globalReset:inst1|count[25] ; globalReset:inst1|count[8]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.037     ; 2.310      ;
; 10.140 ; globalReset:inst1|count[25] ; globalReset:inst1|count[1]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.037     ; 2.310      ;
; 10.140 ; globalReset:inst1|count[25] ; globalReset:inst1|count[2]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.037     ; 2.310      ;
; 10.140 ; globalReset:inst1|count[25] ; globalReset:inst1|count[3]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.037     ; 2.310      ;
; 10.140 ; globalReset:inst1|count[25] ; globalReset:inst1|count[4]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.037     ; 2.310      ;
; 10.140 ; globalReset:inst1|count[25] ; globalReset:inst1|count[5]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.037     ; 2.310      ;
; 10.140 ; globalReset:inst1|count[25] ; globalReset:inst1|count[6]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.037     ; 2.310      ;
; 10.140 ; globalReset:inst1|count[25] ; globalReset:inst1|count[7]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.037     ; 2.310      ;
; 10.140 ; globalReset:inst1|count[25] ; globalReset:inst1|count[9]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.037     ; 2.310      ;
; 10.140 ; globalReset:inst1|count[25] ; globalReset:inst1|count[11] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.037     ; 2.310      ;
; 10.140 ; globalReset:inst1|count[25] ; globalReset:inst1|count[10] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.037     ; 2.310      ;
; 10.140 ; globalReset:inst1|count[25] ; globalReset:inst1|count[13] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.037     ; 2.310      ;
; 10.140 ; globalReset:inst1|count[25] ; globalReset:inst1|count[12] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.037     ; 2.310      ;
; 10.140 ; globalReset:inst1|count[25] ; globalReset:inst1|count[14] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.037     ; 2.310      ;
; 10.140 ; globalReset:inst1|count[25] ; globalReset:inst1|count[15] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.037     ; 2.310      ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk80MHz'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; answers:inst4|cntSlow[0]    ; answers:inst4|cntSlow[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; answers:inst4|cntStr[1]     ; answers:inst4|cntStr[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; answers:inst4|cntStr[0]     ; answers:inst4|cntStr[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; answers:inst4|syncStr[0]    ; answers:inst4|syncStr[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.198 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.318      ;
; 0.201 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.321      ;
; 0.205 ; answers:inst4|cnt[7]        ; answers:inst4|cnt[7]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.326      ;
; 0.211 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.331      ;
; 0.212 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.332      ;
; 0.212 ; UART_RX:inst2|rx_act        ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.332      ;
; 0.213 ; answers:inst4|syncStr[1]    ; answers:inst4|cntStr[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.333      ;
; 0.214 ; answers:inst4|syncStr[1]    ; answers:inst4|cntStr[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.334      ;
; 0.217 ; UART_RX:inst2|Valid         ; answers:inst4|syncStr[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.337      ;
; 0.236 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.356      ;
; 0.241 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.361      ;
; 0.243 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.363      ;
; 0.271 ; UART_RX:inst2|oData[0]      ; answers:inst4|oSlowData[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; answers:inst4|cntSlow[4]    ; answers:inst4|oSlowData[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.392      ;
; 0.283 ; answers:inst4|cntSlow[5]    ; answers:inst4|oSlowData[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.403      ;
; 0.284 ; answers:inst4|cntSlow[7]    ; answers:inst4|oSlowData[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.404      ;
; 0.298 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; answers:inst4|cntStr[0]     ; answers:inst4|cntStr[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.421      ;
; 0.302 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.422      ;
; 0.303 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.423      ;
; 0.305 ; answers:inst4|cnt[2]        ; answers:inst4|cnt[2]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; answers:inst4|cntSlow[2]    ; answers:inst4|cntSlow[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; answers:inst4|cnt[4]        ; answers:inst4|cnt[4]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; answers:inst4|cnt[3]        ; answers:inst4|cnt[3]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; answers:inst4|cntSlow[4]    ; answers:inst4|cntSlow[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; answers:inst4|cntSlow[7]    ; answers:inst4|cntSlow[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; answers:inst4|cnt[6]        ; answers:inst4|cnt[6]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; answers:inst4|cnt[5]        ; answers:inst4|cnt[5]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; answers:inst4|cntSlow[6]    ; answers:inst4|cntSlow[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.187 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.213 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.333      ;
; 0.214 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.334      ;
; 0.241 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.361      ;
; 0.260 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.387      ;
; 0.303 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.422      ;
; 0.304 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.311 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.432      ;
; 0.320 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.440      ;
; 0.324 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.444      ;
; 0.328 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.448      ;
; 0.334 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.454      ;
; 0.339 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.459      ;
; 0.347 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.467      ;
; 0.347 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.467      ;
; 0.367 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.487      ;
; 0.396 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.517      ;
; 0.399 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.519      ;
; 0.399 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.519      ;
; 0.399 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.519      ;
; 0.399 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.519      ;
; 0.413 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.532      ;
; 0.414 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.534      ;
; 0.435 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.555      ;
; 0.453 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.460 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.463 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.583      ;
; 0.469 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.474 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.594      ;
; 0.482 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.602      ;
; 0.495 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.616      ;
; 0.497 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.617      ;
; 0.497 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.617      ;
; 0.516 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.636      ;
; 0.519 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.639      ;
; 0.523 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.643      ;
; 0.535 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.655      ;
; 0.537 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.657      ;
; 0.540 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.660      ;
; 0.542 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.662      ;
; 0.552 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.675      ;
; 0.576 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.697      ;
; 0.582 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.702      ;
; 0.584 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.704      ;
; 0.599 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.719      ;
; 0.603 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.723      ;
; 0.624 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.744      ;
; 0.641 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.761      ;
; 0.641 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.760      ;
; 0.643 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.763      ;
; 0.686 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.807      ;
; 0.696 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.815      ;
; 0.696 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.815      ;
; 0.696 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.815      ;
; 0.703 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.823      ;
; 0.704 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.823      ;
; 0.708 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.829      ;
; 0.708 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.829      ;
; 0.708 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.829      ;
; 0.708 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.829      ;
; 0.708 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.829      ;
; 0.708 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.829      ;
; 0.714 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.836      ;
; 0.728 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.849      ;
; 0.745 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.865      ;
; 0.791 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.911      ;
; 0.821 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.940      ;
; 0.826 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.947      ;
; 0.826 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.947      ;
; 0.826 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.947      ;
; 0.826 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.947      ;
; 0.826 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.947      ;
; 0.826 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.947      ;
; 0.880 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.000      ;
; 0.880 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.000      ;
; 0.880 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.000      ;
; 0.880 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.000      ;
; 0.886 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.007      ;
; 0.892 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.013      ;
; 0.895 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.016      ;
; 0.906 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.026      ;
; 0.906 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.025      ;
; 0.912 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.031      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.793 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.362     ; 0.948      ;
; 1.800 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.938      ;
; 1.800 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.938      ;
; 1.800 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.938      ;
; 1.800 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.938      ;
; 1.800 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.938      ;
; 1.800 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.938      ;
; 1.800 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.938      ;
; 1.926 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.814      ;
; 1.926 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.814      ;
; 1.926 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.814      ;
; 1.926 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.814      ;
; 1.926 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.814      ;
; 1.926 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.814      ;
; 1.926 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.814      ;
; 1.926 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.814      ;
; 1.926 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.814      ;
; 1.926 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.814      ;
; 2.017 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.722      ;
; 2.017 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.722      ;
; 2.017 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.722      ;
; 2.017 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.722      ;
; 2.017 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.722      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk80MHz'                                                                                         ;
+--------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 11.007 ; globalReset:inst1|rst ; answers:inst4|data[3]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.442      ;
; 11.007 ; globalReset:inst1|rst ; answers:inst4|data[1]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.442      ;
; 11.007 ; globalReset:inst1|rst ; answers:inst4|data[2]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.442      ;
; 11.007 ; globalReset:inst1|rst ; answers:inst4|data[4]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.442      ;
; 11.007 ; globalReset:inst1|rst ; answers:inst4|data[7]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.442      ;
; 11.007 ; globalReset:inst1|rst ; answers:inst4|data[5]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.442      ;
; 11.007 ; globalReset:inst1|rst ; answers:inst4|data[6]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.442      ;
; 11.007 ; globalReset:inst1|rst ; RQform:inst3|RQ            ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.442      ;
; 11.162 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.294      ;
; 11.162 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.294      ;
; 11.162 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.294      ;
; 11.162 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.294      ;
; 11.175 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.283      ;
; 11.175 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.283      ;
; 11.175 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.283      ;
; 11.175 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.283      ;
; 11.175 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.283      ;
; 11.175 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.283      ;
; 11.175 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.283      ;
; 11.175 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.283      ;
; 11.175 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.283      ;
; 11.175 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.283      ;
; 11.175 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.283      ;
; 11.200 ; globalReset:inst1|rst ; answers:inst4|oSlowData[7] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.256      ;
; 11.200 ; globalReset:inst1|rst ; answers:inst4|oSlowData[6] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.256      ;
; 11.200 ; globalReset:inst1|rst ; answers:inst4|oSlowData[5] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.256      ;
; 11.200 ; globalReset:inst1|rst ; answers:inst4|oSlowData[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.256      ;
; 11.200 ; globalReset:inst1|rst ; answers:inst4|oSlowData[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.256      ;
; 11.200 ; globalReset:inst1|rst ; answers:inst4|oSlowData[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.256      ;
; 11.200 ; globalReset:inst1|rst ; answers:inst4|oSlowData[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.256      ;
; 11.200 ; globalReset:inst1|rst ; answers:inst4|oSlowData[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.256      ;
; 11.200 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.256      ;
; 11.200 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.256      ;
; 11.200 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.256      ;
; 11.200 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.256      ;
; 11.205 ; globalReset:inst1|rst ; answers:inst4|cntSlow[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.251      ;
; 11.205 ; globalReset:inst1|rst ; answers:inst4|cntSlow[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.251      ;
; 11.205 ; globalReset:inst1|rst ; answers:inst4|cntSlow[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.251      ;
; 11.205 ; globalReset:inst1|rst ; answers:inst4|cntSlow[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.251      ;
; 11.205 ; globalReset:inst1|rst ; answers:inst4|cntSlow[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.251      ;
; 11.205 ; globalReset:inst1|rst ; answers:inst4|cntSlow[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.251      ;
; 11.205 ; globalReset:inst1|rst ; answers:inst4|cntSlow[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.251      ;
; 11.205 ; globalReset:inst1|rst ; answers:inst4|cntSlow[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.251      ;
; 11.220 ; globalReset:inst1|rst ; answers:inst4|cntStr[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.238      ;
; 11.220 ; globalReset:inst1|rst ; answers:inst4|cntStr[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.238      ;
; 11.220 ; globalReset:inst1|rst ; UART_RX:inst2|Valid        ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.238      ;
; 11.220 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.238      ;
; 11.220 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.238      ;
; 11.220 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.238      ;
; 11.220 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.029     ; 1.238      ;
; 11.298 ; globalReset:inst1|rst ; RQform:inst3|counter[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.156      ;
; 11.298 ; globalReset:inst1|rst ; RQform:inst3|counter[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.156      ;
; 11.298 ; globalReset:inst1|rst ; RQform:inst3|delay[4]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.156      ;
; 11.298 ; globalReset:inst1|rst ; RQform:inst3|state.CNT     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.156      ;
; 11.298 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.156      ;
; 11.298 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.156      ;
; 11.298 ; globalReset:inst1|rst ; RQform:inst3|delay[3]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.156      ;
; 11.298 ; globalReset:inst1|rst ; RQform:inst3|delay[2]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.156      ;
; 11.298 ; globalReset:inst1|rst ; RQform:inst3|delay[1]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.156      ;
; 11.298 ; globalReset:inst1|rst ; RQform:inst3|delay[0]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.156      ;
; 11.298 ; globalReset:inst1|rst ; RQform:inst3|state.00      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.156      ;
; 11.308 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.032     ; 1.147      ;
; 11.313 ; globalReset:inst1|rst ; answers:inst4|cnt[0]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.140      ;
; 11.313 ; globalReset:inst1|rst ; answers:inst4|only         ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.140      ;
; 11.323 ; globalReset:inst1|rst ; answers:inst4|cnt[7]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.129      ;
; 11.323 ; globalReset:inst1|rst ; answers:inst4|cnt[6]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.129      ;
; 11.323 ; globalReset:inst1|rst ; answers:inst4|cnt[5]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.129      ;
; 11.323 ; globalReset:inst1|rst ; answers:inst4|cnt[4]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.129      ;
; 11.323 ; globalReset:inst1|rst ; answers:inst4|cnt[3]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.129      ;
; 11.323 ; globalReset:inst1|rst ; answers:inst4|cnt[2]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.129      ;
; 11.323 ; globalReset:inst1|rst ; answers:inst4|cnt[1]       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.129      ;
; 11.351 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.105      ;
; 11.351 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.105      ;
; 11.351 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.105      ;
; 11.351 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.105      ;
; 11.351 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.105      ;
; 11.351 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.105      ;
; 11.351 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.105      ;
; 11.351 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.105      ;
; 11.351 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.105      ;
; 11.474 ; globalReset:inst1|rst ; answers:inst4|data[0]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 0.976      ;
+--------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk80MHz'                                                                                         ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.708 ; globalReset:inst1|rst ; answers:inst4|data[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.827      ;
; 0.826 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 0.951      ;
; 0.840 ; globalReset:inst1|rst ; answers:inst4|cnt[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.961      ;
; 0.840 ; globalReset:inst1|rst ; answers:inst4|cnt[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.961      ;
; 0.840 ; globalReset:inst1|rst ; answers:inst4|cnt[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.961      ;
; 0.840 ; globalReset:inst1|rst ; answers:inst4|cnt[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.961      ;
; 0.840 ; globalReset:inst1|rst ; answers:inst4|cnt[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.961      ;
; 0.840 ; globalReset:inst1|rst ; answers:inst4|cnt[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.961      ;
; 0.840 ; globalReset:inst1|rst ; answers:inst4|cnt[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.961      ;
; 0.851 ; globalReset:inst1|rst ; answers:inst4|cnt[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.973      ;
; 0.851 ; globalReset:inst1|rst ; answers:inst4|only         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.973      ;
; 0.856 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 0.980      ;
; 0.863 ; globalReset:inst1|rst ; RQform:inst3|counter[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 0.986      ;
; 0.863 ; globalReset:inst1|rst ; RQform:inst3|counter[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 0.986      ;
; 0.863 ; globalReset:inst1|rst ; RQform:inst3|delay[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 0.986      ;
; 0.863 ; globalReset:inst1|rst ; RQform:inst3|state.CNT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 0.986      ;
; 0.863 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 0.986      ;
; 0.863 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 0.986      ;
; 0.863 ; globalReset:inst1|rst ; RQform:inst3|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 0.986      ;
; 0.863 ; globalReset:inst1|rst ; RQform:inst3|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 0.986      ;
; 0.863 ; globalReset:inst1|rst ; RQform:inst3|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 0.986      ;
; 0.863 ; globalReset:inst1|rst ; RQform:inst3|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 0.986      ;
; 0.863 ; globalReset:inst1|rst ; RQform:inst3|state.00      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 0.986      ;
; 0.937 ; globalReset:inst1|rst ; answers:inst4|cntStr[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.064      ;
; 0.937 ; globalReset:inst1|rst ; answers:inst4|cntStr[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.064      ;
; 0.937 ; globalReset:inst1|rst ; UART_RX:inst2|Valid        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.064      ;
; 0.937 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.064      ;
; 0.937 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.064      ;
; 0.937 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.064      ;
; 0.937 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.064      ;
; 0.941 ; globalReset:inst1|rst ; answers:inst4|cntSlow[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.066      ;
; 0.941 ; globalReset:inst1|rst ; answers:inst4|cntSlow[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.066      ;
; 0.941 ; globalReset:inst1|rst ; answers:inst4|cntSlow[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.066      ;
; 0.941 ; globalReset:inst1|rst ; answers:inst4|cntSlow[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.066      ;
; 0.941 ; globalReset:inst1|rst ; answers:inst4|cntSlow[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.066      ;
; 0.941 ; globalReset:inst1|rst ; answers:inst4|cntSlow[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.066      ;
; 0.941 ; globalReset:inst1|rst ; answers:inst4|cntSlow[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.066      ;
; 0.941 ; globalReset:inst1|rst ; answers:inst4|cntSlow[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.066      ;
; 0.943 ; globalReset:inst1|rst ; answers:inst4|oSlowData[7] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.068      ;
; 0.943 ; globalReset:inst1|rst ; answers:inst4|oSlowData[6] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.068      ;
; 0.943 ; globalReset:inst1|rst ; answers:inst4|oSlowData[5] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.068      ;
; 0.943 ; globalReset:inst1|rst ; answers:inst4|oSlowData[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.068      ;
; 0.943 ; globalReset:inst1|rst ; answers:inst4|oSlowData[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.068      ;
; 0.943 ; globalReset:inst1|rst ; answers:inst4|oSlowData[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.068      ;
; 0.943 ; globalReset:inst1|rst ; answers:inst4|oSlowData[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.068      ;
; 0.943 ; globalReset:inst1|rst ; answers:inst4|oSlowData[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.068      ;
; 0.943 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.068      ;
; 0.943 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.068      ;
; 0.943 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.068      ;
; 0.943 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.068      ;
; 0.965 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.092      ;
; 0.965 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.092      ;
; 0.965 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.092      ;
; 0.965 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.092      ;
; 0.965 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.092      ;
; 0.965 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.092      ;
; 0.965 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.092      ;
; 0.965 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.092      ;
; 0.965 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.092      ;
; 0.965 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.092      ;
; 0.965 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.092      ;
; 0.976 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.101      ;
; 0.976 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.101      ;
; 0.976 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.101      ;
; 0.976 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 1.101      ;
; 1.113 ; globalReset:inst1|rst ; answers:inst4|data[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.231      ;
; 1.113 ; globalReset:inst1|rst ; answers:inst4|data[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.231      ;
; 1.113 ; globalReset:inst1|rst ; answers:inst4|data[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.231      ;
; 1.113 ; globalReset:inst1|rst ; answers:inst4|data[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.231      ;
; 1.113 ; globalReset:inst1|rst ; answers:inst4|data[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.231      ;
; 1.113 ; globalReset:inst1|rst ; answers:inst4|data[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.231      ;
; 1.113 ; globalReset:inst1|rst ; answers:inst4|data[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.231      ;
; 1.113 ; globalReset:inst1|rst ; RQform:inst3|RQ            ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.231      ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.553 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.620      ;
; 1.553 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.620      ;
; 1.553 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.620      ;
; 1.553 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.620      ;
; 1.553 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.620      ;
; 1.630 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.698      ;
; 1.630 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.698      ;
; 1.630 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.698      ;
; 1.630 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.698      ;
; 1.630 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.698      ;
; 1.630 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.698      ;
; 1.630 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.698      ;
; 1.630 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.698      ;
; 1.630 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.698      ;
; 1.630 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.698      ;
; 1.739 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.805      ;
; 1.739 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.805      ;
; 1.739 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.805      ;
; 1.739 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.805      ;
; 1.739 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.805      ;
; 1.739 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.805      ;
; 1.739 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.805      ;
; 1.747 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.114     ; 0.816      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                          ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ             ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[0]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[1]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[2]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[3]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[4]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[5]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[6]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntSlow[7]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[0]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[1]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[2]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[3]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[4]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[5]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[6]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[7]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[0]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[1]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[2]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[3]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[4]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[5]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[6]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[7]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[0]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[1]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[2]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[3]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[4]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[5]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[6]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|oSlowData[7]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|only          ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[1]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[20] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[21] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[22] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[23] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[24] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[25] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[26] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[27] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[28] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[29] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[2]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[30] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[31] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[3]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[4]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[5]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[6]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[7]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[8]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[9]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|rst       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid         ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.950 ; 104.134      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.950 ; 104.134      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.979 ; 104.195      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.979 ; 104.195      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.130 ; 104.130      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.130 ; 104.130      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.164 ; 104.164      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.164 ; 104.164      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.169 ; 104.169      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.169 ; 104.169      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.187 ; 104.187      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.187 ; 104.187      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.187 ; 104.187      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.187 ; 104.187      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.187 ; 104.187      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.187 ; 104.187      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.187 ; 104.187      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.187 ; 104.187      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.187 ; 104.187      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.187 ; 104.187      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.187 ; 104.187      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.187 ; 104.187      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.187 ; 104.187      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.187 ; 104.187      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.187 ; 104.187      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 1.247 ; 2.043 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.034 ; -1.816 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 4.383 ; 4.576 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 3.181 ; 3.290 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 4.383 ; 4.576 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 2.968 ; 3.038 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 3.084 ; 3.190 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.256 ; 3.377 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.904 ; 4.036 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.161 ; 3.276 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.233 ; 3.347 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.433 ; 3.492 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.205 ; 3.229 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.431 ; 3.485 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.608 ; 3.689 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 3.676 ; 3.797 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.506 ; 2.604 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 1.771 ; 1.846 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 3.241 ; 3.440 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 2.425 ; 2.325 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 2.907 ; 2.974 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 3.113 ; 3.219 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 4.302 ; 4.490 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 2.907 ; 2.974 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 3.017 ; 3.120 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.185 ; 3.301 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.843 ; 3.972 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.093 ; 3.205 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.163 ; 3.274 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.355 ; 3.410 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.137 ; 3.157 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.353 ; 3.403 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.524 ; 3.599 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 3.431 ; 3.558 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.261 ; 2.352 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 1.550 ; 1.623 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 2.964 ; 3.153 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 2.179 ; 2.086 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; -2.113 ; 0.187 ; -0.736   ; 0.708   ; 5.512               ;
;  clk80MHz                                          ; -0.087 ; 0.187 ; 9.177    ; 0.708   ; 5.512               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; -2.113 ; 0.187 ; -0.736   ; 1.553   ; 103.841             ;
; Design-wide TNS                                    ; -2.166 ; 0.0   ; -10.937  ; 0.0     ; 0.0                 ;
;  clk80MHz                                          ; -0.108 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; -2.113 ; 0.000 ; -10.937  ; 0.000   ; 0.000               ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.689 ; 2.958 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.034 ; -1.816 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 9.043 ; 8.962 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.891 ; 6.769 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 9.043 ; 8.962 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.435 ; 6.340 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 6.670 ; 6.620 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 7.148 ; 6.965 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 7.900 ; 7.905 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.876 ; 6.753 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 7.091 ; 6.909 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.368 ; 7.040 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.806 ; 6.572 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.290 ; 7.089 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.743 ; 7.416 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 6.748 ; 7.246 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.522 ; 5.359 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.159 ; 4.010 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 7.246 ; 6.905 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 4.976 ; 5.099 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 2.907 ; 2.974 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 3.113 ; 3.219 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 4.302 ; 4.490 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 2.907 ; 2.974 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 3.017 ; 3.120 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.185 ; 3.301 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.843 ; 3.972 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.093 ; 3.205 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.163 ; 3.274 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.355 ; 3.410 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.137 ; 3.157 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.353 ; 3.403 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.524 ; 3.599 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 3.431 ; 3.558 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.261 ; 2.352 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 1.550 ; 1.623 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 2.964 ; 3.153 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 2.179 ; 2.086 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dirRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dirTX          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ValRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCBreq         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test1          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test2          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test3          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk80MHz                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RX                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; dirTX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dirTX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 2354     ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz                                          ; 158      ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 13       ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 467      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 2354     ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz                                          ; 158      ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 13       ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 467      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                         ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 81       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 23       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                          ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 81       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 23       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Nov 22 15:27:09 2016
Info: Command: quartus_sta LCBsim -c LCBsim
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCBsim.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 12.500 -waveform {0.000 6.250} -name clk80MHz clk80MHz
    Info (332110): create_generated_clock -source {mypll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 3 -duty_cycle 50.00 -name {mypll|altpll_component|auto_generated|pll1|clk[0]} {mypll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.113
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.113              -2.113 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.053              -0.053 clk80MHz 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk80MHz 
    Info (332119):     0.453               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -0.736
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.736             -10.937 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.177               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 1.726
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.726               0.000 clk80MHz 
    Info (332119):     3.357               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.985
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.985               0.000 clk80MHz 
    Info (332119):   103.867               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.593
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.593              -1.593 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.087              -0.108 clk80MHz 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk80MHz 
    Info (332119):     0.402               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -0.229
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.229              -1.720 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.356               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 1.536
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.536               0.000 clk80MHz 
    Info (332119):     2.958               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.984
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.984               0.000 clk80MHz 
    Info (332119):   103.841               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.248
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.248               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     2.230               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk80MHz 
    Info (332119):     0.187               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 1.793
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.793               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    11.007               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 0.708
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.708               0.000 clk80MHz 
    Info (332119):     1.553               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.512
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.512               0.000 clk80MHz 
    Info (332119):   103.950               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 424 megabytes
    Info: Processing ended: Tue Nov 22 15:27:12 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


