<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:37:36.3736</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.04</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0131937</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>2차원 물질을 포함하는 반도체 소자 및 그 제조 방법</inventionTitle><inventionTitleEng>Semiconductor device including two dimensional material  and method for fabricating the semiconductor device</inventionTitleEng><openDate>2025.04.11</openDate><openNumber>10-2025-0049063</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 소자 및 반도체 소자 제조 방법이 개시된다. 개시된 반도체 소자는, 기판에 구비된 소스 전극과, 상기 소스 전극으로부터 이격되게 배치된 드레인 전극과, 상기 소스 전극과 드레인 전극 사이에 연결되는 채널을 포함하며, 상기 채널은 복수의 제1 채널층 및 복수의 제2 채널층을 포함하고, 상기 게이트 전극은 상기 복수의 제1 채널층의 일면과 타면 및 상기 복수의 제2 채널층의 일면과 타면 모두에 구비된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판;상기 기판에 서로 이격되게 구비되는 소스 전극 및 드레인 전극;상기 소스 전극 및 상기 드레인 전극 사이에 구비되며, 2차원 물질을 포함하는 채널; 및상기 소스 전극 및 상기 드레인 전극 사이에 구비되는 게이트 전극; 을 포함하며,상기 채널은 복수의 제1 채널층 및 복수의 제2 채널층을 포함하고, 상기 복수의 제1 채널층은 서로 이격되게 나란하게 배열되고, 상기 복수의 제2 채널층은 상기 복수의 제1 채널층 사이에 상기 복수의 제1 채널층에 수직하도록 구비되며, 상기 제2 채널층은 상기 복수의 제1 채널층의 일단과 타단에 교번하여 구비되고, 상기 게이트 전극은 상기 복수의 제1 채널층의 일면과 타면 및 상기 복수의 제2 채널층의 일면과 타면 모두에 구비되는, 반도체 소자.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 채널과 상기 게이트 전극 사이에 게이트 절연물이 구비된, 반도체 소자.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 복수의 제1 채널층은 상기 기판의 일면과 평행하도록 구비되는, 반도체 소자.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 복수의 제1 채널층은 상기 기판의 일면과 수직하도록 구비되는, 반도체 소자.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 채널은 상기 복수의 제1 채널층과 이격하여 구비되는 복수의 제3 채널층, 상기 복수의 제3 채널층 사이에 상기 복수의 제3 채널층에 수직한 방향으로 구비되는 제4 채널층, 및 상기 복수의 제1 채널층과 상기 복수의 제3 채널층의 상부에 구비되는 중앙 채널층을 더 포함하며, 상기 제4 채널층은 상기 복수의 제3 채널층의 일단과 타단에 교번하여 구비되고, 상기 복수의 제2 채널층 및 상기 복수의 제4 채널층은 상기 중앙 채널층의 중심을 기준으로 대칭적으로 구비되는, 반도체 소자.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 2차원 물질은 밴드갭(bandgap)이 0.1eV 이상인, 반도체 소자.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 2차원 물질은 MoS2, MoSe2, MoTe2, WS2, 흑린(black phosphorus) 또는 이들의 조합을 포함하는, 반도체 소자.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 소스 전극과 상기 드레인 전극 사이를 가로질러 자른 단면에서 상기 제1 채널층의 길이는 10 nm 이상 500 nm 이하인, 반도체 소자.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 소스 전극과 상기 드레인 전극 사이를 가로질러 자른 단면에서 상기 제2 채널층의 길이는 5 nm 이상 50 nm 이하인, 반도체 소자.</claim></claimInfo><claimInfo><claim>10. 제2항에 있어서,상기 채널과 상기 게이트 절연물 사이에 스페이서가 구비되는, 반도체 소자.</claim></claimInfo><claimInfo><claim>11. 기판에 제1 희생층 및 제2 희생층을 적층하는 단계;상기 제2 희생층을 제거하는 단계;상기 제1 희생층에 2차원 물질을 포함하는 채널을 형성하는 단계;상기 제1 희생층을 제거하는 단계; 및소스 전극 및 드레인 전극 사이에 게이트 전극을 형성하는 단계; 를 포함하며, 상기 채널은 복수의 제1 채널층 및 복수의 제2 채널층을 포함하고, 상기 복수의 제1 채널층은 서로 이격되게 나란하게 배열되고, 상기 복수의 제2 채널층은 상기 복수의 제1 채널층 사이에 상기 복수의 제1 채널층에 수직하도록 구비되며, 상기 제2 채널층은 상기 복수의 제1 채널층의 일단과 타단에 교번하여 구비되고, 상기 게이트 전극은 상기 복수의 제1 채널층의 일면과 타면 및 상기 복수의 제2 채널층의 일면과 타면 모두에 구비되는, 반도체 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 게이트 전극을 형성하는 단계 이전에, 상기 채널과 상기 게이트 전극 사이에 게이트 절연물을 형성하는 단계를 포함하는, 반도체 소자 제조 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 복수의 제1 채널층은 상기 기판의 일면과 평행하도록 구비되는, 반도체 소자 제조 방법.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서,상기 복수의 제1 채널층은 상기 기판의 일면과 수직하도록 구비되는, 반도체 소자 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서,상기 2차원 물질은 밴드갭(bandgap)이 0.1eV 이상인, 반도체 소자 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제11항에 있어서,상기 2차원 물질은 MoS2, MoSe2, MoTe2, WS2, 흑린(black phosphorus) 또는 이들의 조합을 포함하는, 반도체 소자 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code>420170565809</code><country>대한민국</country><engName>SEOL, Minsu</engName><name>설민수</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420170479168</code><country>대한민국</country><engName>KIM, Changhyun</engName><name>김창현</name></inventorInfo><inventorInfo><address>경기도 성남시 분당구...</address><code>420170604040</code><country>대한민국</country><engName>Byun, Kyung-Eun</engName><name>변경은</name></inventorInfo><inventorInfo><address>경기도 용인시 수지구...</address><code>420170495461</code><country>대한민국</country><engName>LEE, Eun-Kyu</engName><name>이은규</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.10.04</receiptDate><receiptNumber>1-1-2023-1088570-53</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230131937.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937b2ada991f658f1d0b69600d39ff7a3266dd5b4ef00180909867244585472ce7cb1dc5a1f79470eba6bd07b5dfe7fdd6585b6570fe2f693a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfef8e29d678c9ec1ac1a0eace7267d418f104da03dbe6f68080f1157250d06be36e9ca0f0c9175ad8c98716efd364419875bbe4734b23ab91</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>