#Substrate Graph
# noVertices
30
# noArcs
100
# Vertices: id availableCpu routingCapacity isCenter
0 811 811 1
1 575 575 1
2 212 212 0
3 100 100 0
4 100 100 0
5 274 274 0
6 274 274 0
7 100 100 0
8 487 487 0
9 25 25 0
10 730 730 1
11 450 450 1
12 692 692 1
13 500 500 1
14 100 100 0
15 100 100 0
16 350 350 0
17 100 100 0
18 125 125 0
19 475 475 0
20 475 475 0
21 225 225 0
22 537 537 0
23 400 400 0
24 400 400 0
25 450 450 0
26 125 125 0
27 400 400 0
28 100 100 0
29 100 100 0
# Arcs: idS idT delay bandwidth
0 6 9 112
0 27 7 150
0 10 8 156
0 12 1 156
0 2 10 112
0 1 3 125
1 20 1 150
1 19 5 150
1 8 2 150
1 0 2 125
2 0 1 112
2 3 4 50
2 4 1 50
3 5 5 50
3 2 8 50
4 22 10 50
4 2 6 50
5 10 7 112
5 12 9 112
5 3 6 50
6 0 6 112
6 12 3 112
6 7 10 50
7 8 1 50
7 6 3 50
8 21 10 75
8 10 7 187
8 1 2 150
8 9 10 25
8 7 2 50
9 8 1 25
10 5 7 112
10 8 2 187
10 0 9 156
10 16 3 150
10 11 3 125
11 18 3 75
11 12 4 125
11 13 9 125
11 10 2 125
12 6 2 112
12 5 4 112
12 0 9 156
12 22 4 187
12 11 9 125
13 25 6 150
13 20 6 150
13 26 10 75
13 11 8 125
14 15 3 50
14 16 4 50
15 17 5 50
15 14 8 50
16 27 8 100
16 10 4 150
16 17 5 50
16 14 9 50
17 16 8 50
17 15 5 50
18 11 8 75
18 19 5 50
19 23 1 100
19 1 10 150
19 20 3 100
19 21 7 75
19 18 1 50
20 1 3 150
20 13 4 150
20 21 10 75
20 19 6 100
21 8 1 75
21 20 3 75
21 19 6 75
22 4 10 50
22 12 1 187
22 23 9 100
22 24 1 100
22 25 6 100
23 19 1 100
23 24 7 100
23 25 9 100
23 22 9 100
24 27 9 100
24 25 4 100
24 23 2 100
24 22 8 100
25 13 5 150
25 24 6 100
25 23 4 100
25 22 5 100
26 13 10 75
26 29 7 50
27 24 1 100
27 16 3 100
27 0 2 150
27 28 4 50
28 29 7 50
28 27 4 50
29 28 7 50
29 26 8 50
