Fitter report for DE0_Nano_QSYS
Wed Sep 04 00:23:52 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Fitter RAM Summary
 28. |top_system|my_nios1:NiosII|my_nios1_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_k0h1:auto_generated|ALTSYNCRAM
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Sep 04 00:23:52 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; DE0_Nano_QSYS                               ;
; Top-level Entity Name              ; top_system                                  ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,658 / 22,320 ( 21 % )                     ;
;     Total combinational functions  ; 4,199 / 22,320 ( 19 % )                     ;
;     Dedicated logic registers      ; 2,707 / 22,320 ( 12 % )                     ;
; Total registers                    ; 2776                                        ;
; Total pins                         ; 69 / 154 ( 45 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 60,416 / 608,256 ( 10 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.0%      ;
;     Processor 3            ;   2.0%      ;
;     Processor 4            ;   2.0%      ;
;     Processor 5            ;   2.0%      ;
;     Processor 6            ;   1.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                    ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|tx_data[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|altsyncram_pvb1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|tx_data[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|altsyncram_pvb1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|tx_data[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|altsyncram_pvb1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|tx_data[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|altsyncram_pvb1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|tx_data[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|altsyncram_pvb1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|tx_data[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|altsyncram_pvb1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|tx_data[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|altsyncram_pvb1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|tx_data[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|altsyncram_pvb1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|alt_jtag_atlantic:my_nios1_jtag_uart_alt_jtag_atlantic|rdata[0]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|alt_jtag_atlantic:my_nios1_jtag_uart_alt_jtag_atlantic|rdata[1]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|alt_jtag_atlantic:my_nios1_jtag_uart_alt_jtag_atlantic|rdata[2]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|alt_jtag_atlantic:my_nios1_jtag_uart_alt_jtag_atlantic|rdata[3]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|alt_jtag_atlantic:my_nios1_jtag_uart_alt_jtag_atlantic|rdata[4]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|alt_jtag_atlantic:my_nios1_jtag_uart_alt_jtag_atlantic|rdata[5]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|alt_jtag_atlantic:my_nios1_jtag_uart_alt_jtag_atlantic|rdata[6]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|alt_jtag_atlantic:my_nios1_jtag_uart_alt_jtag_atlantic|rdata[7]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_addr[0]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_addr[1]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_addr[2]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_addr[3]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_addr[4]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_addr[5]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_addr[6]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_addr[7]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_addr[8]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_addr[9]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_addr[10]                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_addr[11]                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_addr[12]                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_bank[0]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_bank[1]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_cmd[0]                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_cmd[0]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_cmd[0]                                                                                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_cmd[1]                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_cmd[1]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_cmd[1]                                                                                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_cmd[2]                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_cmd[2]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_cmd[2]                                                                                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_cmd[3]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_cmd[3]                                                                                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[0]                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[0]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[1]                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[1]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[2]                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[2]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[3]                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[3]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[4]                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[4]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[5]                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[5]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[6]                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[6]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[7]                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[7]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[8]                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[8]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[9]                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[9]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[10]                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[10]                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[11]                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[11]                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[12]                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[12]                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[13]                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[13]                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[14]                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[14]                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[15]                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_data[15]                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_dqm[0]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_dqm[1]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_1                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_1                                                                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_1                                                                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_2                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_2                                                                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_2                                                                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_3                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_3                                                                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_3                                                                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_4                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_4                                                                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_4                                                                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_5                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_5                                                                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_5                                                                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_6                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_6                                                                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_6                                                                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_7                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_7                                                                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_7                                                                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_8                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_8                                                                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_8                                                                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_9                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_9                                                                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_9                                                                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_10                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_10                                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_10                                                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_11                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_11                                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_11                                                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_12                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_12                                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_12                                                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_13                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_13                                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_13                                                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_14                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_14                                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_14                                                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_15                                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_15                                                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[0]                                                                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[1]                                                                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[2]                                                                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[3]                                                                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[4]                                                                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[5]                                                                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[6]                                                                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[7]                                                                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[8]                                                                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[9]                                                                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[10]                                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[11]                                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[12]                                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[13]                                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[14]                                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; my_nios1:NiosII|my_nios1_sdram:sdram|za_data[15]                                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                         ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; my_nios1_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; my_nios1_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7291 ) ; 0.00 % ( 0 / 7291 )        ; 0.00 % ( 0 / 7291 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7291 ) ; 0.00 % ( 0 / 7291 )        ; 0.00 % ( 0 / 7291 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7045 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 233 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/output_files/DE0_Nano_QSYS.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,658 / 22,320 ( 21 % )    ;
;     -- Combinational with no register       ; 1951                       ;
;     -- Register only                        ; 459                        ;
;     -- Combinational with a register        ; 2248                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2161                       ;
;     -- 3 input functions                    ; 1068                       ;
;     -- <=2 input functions                  ; 970                        ;
;     -- Register only                        ; 459                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3391                       ;
;     -- arithmetic mode                      ; 808                        ;
;                                             ;                            ;
; Total registers*                            ; 2,776 / 23,018 ( 12 % )    ;
;     -- Dedicated logic registers            ; 2,707 / 22,320 ( 12 % )    ;
;     -- I/O registers                        ; 69 / 698 ( 10 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 381 / 1,395 ( 27 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 69 / 154 ( 45 % )          ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; M9Ks                                        ; 11 / 66 ( 17 % )           ;
; Total block memory bits                     ; 60,416 / 608,256 ( 10 % )  ;
; Total block memory implementation bits      ; 101,376 / 608,256 ( 17 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global signals                              ; 7                          ;
;     -- Global clocks                        ; 7 / 20 ( 35 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 7.7% / 7.2% / 8.3%         ;
; Peak interconnect usage (total/H/V)         ; 31.2% / 28.6% / 34.8%      ;
; Maximum fan-out                             ; 2009                       ;
; Highest non-global fan-out                  ; 122                        ;
; Total fan-out                               ; 23684                      ;
; Average fan-out                             ; 3.18                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                            ;
;                                              ;                       ;                       ;                                ;
; Total logic elements                         ; 4494 / 22320 ( 20 % ) ; 164 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register        ; 1872                  ; 79                    ; 0                              ;
;     -- Register only                         ; 443                   ; 16                    ; 0                              ;
;     -- Combinational with a register         ; 2179                  ; 69                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 2091                  ; 70                    ; 0                              ;
;     -- 3 input functions                     ; 1033                  ; 35                    ; 0                              ;
;     -- <=2 input functions                   ; 927                   ; 43                    ; 0                              ;
;     -- Register only                         ; 443                   ; 16                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic elements by mode                       ;                       ;                       ;                                ;
;     -- normal mode                           ; 3251                  ; 140                   ; 0                              ;
;     -- arithmetic mode                       ; 800                   ; 8                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total registers                              ; 2691                  ; 85                    ; 0                              ;
;     -- Dedicated logic registers             ; 2622 / 22320 ( 12 % ) ; 85 / 22320 ( < 1 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                         ; 138                   ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 367 / 1395 ( 26 % )   ; 16 / 1395 ( 1 % )     ; 0 / 1395 ( 0 % )               ;
;                                              ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 69                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 60416                 ; 0                     ; 0                              ;
; Total RAM block bits                         ; 101376                ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 11 / 66 ( 16 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 5 / 24 ( 20 % )       ; 0 / 24 ( 0 % )        ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 37 / 220 ( 16 % )     ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 220 ( 7 % )      ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
;                                              ;                       ;                       ;                                ;
; Connections                                  ;                       ;                       ;                                ;
;     -- Input Connections                     ; 2304                  ; 124                   ; 1                              ;
;     -- Registered Input Connections          ; 2126                  ; 95                    ; 0                              ;
;     -- Output Connections                    ; 237                   ; 182                   ; 2010                           ;
;     -- Registered Output Connections         ; 6                     ; 182                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Internal Connections                         ;                       ;                       ;                                ;
;     -- Total Connections                     ; 23076                 ; 943                   ; 2019                           ;
;     -- Registered Connections                ; 11252                 ; 664                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; External Connections                         ;                       ;                       ;                                ;
;     -- Top                                   ; 226                   ; 304                   ; 2011                           ;
;     -- sld_hub:auto_hub                      ; 304                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 2011                  ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Partition Interface                          ;                       ;                       ;                                ;
;     -- Input Ports                           ; 52                    ; 62                    ; 1                              ;
;     -- Output Ports                          ; 44                    ; 79                    ; 2                              ;
;     -- Bidir Ports                           ; 16                    ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Registered Ports                             ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 40                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Port Connectivity                            ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 47                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 52                    ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 59                    ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                           ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50            ; R8    ; 3        ; 27           ; 0            ; 21           ; 613                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]              ; J15   ; 5        ; 53           ; 14           ; 0            ; 122                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; RECEIVER_CHANNEL[0] ; R11   ; 4        ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; RECEIVER_CHANNEL[1] ; R10   ; 4        ; 34           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; RECEIVER_CHANNEL[2] ; P9    ; 4        ; 38           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; RECEIVER_CHANNEL[3] ; N11   ; 4        ; 43           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; RECEIVER_CHANNEL[4] ; K16   ; 5        ; 53           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; RECEIVER_CHANNEL[5] ; L15   ; 5        ; 53           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; RECEIVER_CHANNEL[6] ; P16   ; 5        ; 53           ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; RECEIVER_CHANNEL[7] ; N16   ; 5        ; 53           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; RxD                 ; B16   ; 6        ; 53           ; 22           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]               ; M1    ; 2        ; 0            ; 16           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[1]               ; T8    ; 3        ; 27           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[2]               ; B9    ; 7        ; 25           ; 34           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[3]               ; M15   ; 5        ; 53           ; 17           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; P2    ; 2        ; 0            ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; N2    ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; N1    ; 2        ; 0            ; 7            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; L4    ; 2        ; 0            ; 6            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; N5    ; 3        ; 5            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; N6    ; 3        ; 5            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; M8    ; 3        ; 20           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; P8    ; 3        ; 25           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T7    ; 3        ; 18           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; N8    ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; T6    ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; R1    ; 2        ; 0            ; 5            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P1    ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; M7    ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; M6    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; L1    ; 2        ; 0            ; 11           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; P6    ; 3        ; 11           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; R6    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; T5    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; L2    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; C2    ; 1        ; 0            ; 27           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]        ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]        ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]        ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]        ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]        ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]        ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]        ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]        ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PPM_OUTPUT[0] ; P14   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PPM_OUTPUT[1] ; N14   ; 5        ; 53           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PPM_OUTPUT[2] ; L13   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PPM_OUTPUT[3] ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PPM_OUTPUT[4] ; J14   ; 5        ; 53           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PPM_OUTPUT[5] ; J13   ; 5        ; 53           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TxD           ; A14   ; 7        ; 47           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------+
; DRAM_DQ[0]  ; G2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe               ;
; DRAM_DQ[10] ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_10 ;
; DRAM_DQ[11] ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_11 ;
; DRAM_DQ[12] ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_12 ;
; DRAM_DQ[13] ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_13 ;
; DRAM_DQ[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_14 ;
; DRAM_DQ[15] ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_15 ;
; DRAM_DQ[1]  ; G1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_1  ;
; DRAM_DQ[2]  ; L8    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_2  ;
; DRAM_DQ[3]  ; K5    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_3  ;
; DRAM_DQ[4]  ; K2    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_4  ;
; DRAM_DQ[5]  ; J2    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_5  ;
; DRAM_DQ[6]  ; J1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_6  ;
; DRAM_DQ[7]  ; R7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_7  ;
; DRAM_DQ[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_8  ;
; DRAM_DQ[9]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_9  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; KEY[0]                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1          ; Use as regular IO        ; LED[0]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 10 / 14 ( 71 % )  ; 3.3V          ; --           ;
; 2        ; 15 / 16 ( 94 % )  ; 3.3V          ; --           ;
; 3        ; 25 / 25 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 5 / 20 ( 25 % )   ; 3.3V          ; --           ;
; 5        ; 11 / 18 ( 61 % )  ; 3.3V          ; --           ;
; 6        ; 2 / 13 ( 15 % )   ; 3.3V          ; --           ;
; 7        ; 6 / 24 ( 25 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 24 ( 0 % )    ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; LED[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; LED[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; TxD                                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 191        ; 7        ; LED[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED[6]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; LED[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RxD                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; LED[4]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; LED[5]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; PPM_OUTPUT[5]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 144        ; 5        ; PPM_OUTPUT[4]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; PPM_OUTPUT[3]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; RECEIVER_CHANNEL[4]                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; LED[7]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; PPM_OUTPUT[2]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RECEIVER_CHANNEL[5]                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RECEIVER_CHANNEL[3]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; PPM_OUTPUT[1]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RECEIVER_CHANNEL[7]                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; RECEIVER_CHANNEL[2]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; PPM_OUTPUT[0]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RECEIVER_CHANNEL[6]                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RECEIVER_CHANNEL[1]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; RECEIVER_CHANNEL[0]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                     ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; my_nios1:NiosII|my_nios1_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; NiosII|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1                                                              ;
; PLL mode                      ; Normal                                                                                                                          ;
; Compensate clock              ; clock0                                                                                                                          ;
; Compensated input/output pins ; --                                                                                                                              ;
; Switchover type               ; --                                                                                                                              ;
; Input frequency 0             ; 50.0 MHz                                                                                                                        ;
; Input frequency 1             ; --                                                                                                                              ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                        ;
; Nominal VCO frequency         ; 500.0 MHz                                                                                                                       ;
; VCO post scale K counter      ; 2                                                                                                                               ;
; VCO frequency control         ; Auto                                                                                                                            ;
; VCO phase shift step          ; 250 ps                                                                                                                          ;
; VCO multiply                  ; --                                                                                                                              ;
; VCO divide                    ; --                                                                                                                              ;
; Freq min lock                 ; 30.0 MHz                                                                                                                        ;
; Freq max lock                 ; 65.02 MHz                                                                                                                       ;
; M VCO Tap                     ; 4                                                                                                                               ;
; M Initial                     ; 2                                                                                                                               ;
; M value                       ; 10                                                                                                                              ;
; N value                       ; 1                                                                                                                               ;
; Charge pump current           ; setting 1                                                                                                                       ;
; Loop filter resistance        ; setting 27                                                                                                                      ;
; Loop filter capacitance       ; setting 0                                                                                                                       ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                                            ;
; Bandwidth type                ; Medium                                                                                                                          ;
; Real time reconfigurable      ; Off                                                                                                                             ;
; Scan chain MIF file           ; --                                                                                                                              ;
; Preserve PLL counter order    ; Off                                                                                                                             ;
; PLL location                  ; PLL_4                                                                                                                           ;
; Inclk0 signal                 ; CLOCK_50                                                                                                                        ;
; Inclk1 signal                 ; --                                                                                                                              ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                   ;
; Inclk1 signal type            ; --                                                                                                                              ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------------------+
; Name                                                                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------------------+
; my_nios1:NiosII|my_nios1_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 2       ; 4       ; NiosII|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0] ;
; my_nios1:NiosII|my_nios1_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; NiosII|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1] ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------------------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; PPM_OUTPUT[0] ; Missing drive strength ;
; PPM_OUTPUT[1] ; Missing drive strength ;
; PPM_OUTPUT[2] ; Missing drive strength ;
; PPM_OUTPUT[3] ; Missing drive strength ;
; PPM_OUTPUT[4] ; Missing drive strength ;
; PPM_OUTPUT[5] ; Missing drive strength ;
; TxD           ; Missing drive strength ;
; LED[0]        ; Missing drive strength ;
; LED[1]        ; Missing drive strength ;
; LED[2]        ; Missing drive strength ;
; LED[3]        ; Missing drive strength ;
; LED[4]        ; Missing drive strength ;
; LED[5]        ; Missing drive strength ;
; LED[6]        ; Missing drive strength ;
; LED[7]        ; Missing drive strength ;
; DRAM_CLK      ; Missing drive strength ;
; DRAM_CKE      ; Missing drive strength ;
; DRAM_ADDR[0]  ; Missing drive strength ;
; DRAM_ADDR[1]  ; Missing drive strength ;
; DRAM_ADDR[2]  ; Missing drive strength ;
; DRAM_ADDR[3]  ; Missing drive strength ;
; DRAM_ADDR[4]  ; Missing drive strength ;
; DRAM_ADDR[5]  ; Missing drive strength ;
; DRAM_ADDR[6]  ; Missing drive strength ;
; DRAM_ADDR[7]  ; Missing drive strength ;
; DRAM_ADDR[8]  ; Missing drive strength ;
; DRAM_ADDR[9]  ; Missing drive strength ;
; DRAM_ADDR[10] ; Missing drive strength ;
; DRAM_ADDR[11] ; Missing drive strength ;
; DRAM_ADDR[12] ; Missing drive strength ;
; DRAM_BA[0]    ; Missing drive strength ;
; DRAM_BA[1]    ; Missing drive strength ;
; DRAM_CS_N     ; Missing drive strength ;
; DRAM_CAS_N    ; Missing drive strength ;
; DRAM_RAS_N    ; Missing drive strength ;
; DRAM_WE_N     ; Missing drive strength ;
; DRAM_DQM[0]   ; Missing drive strength ;
; DRAM_DQM[1]   ; Missing drive strength ;
; DRAM_DQ[0]    ; Missing drive strength ;
; DRAM_DQ[1]    ; Missing drive strength ;
; DRAM_DQ[2]    ; Missing drive strength ;
; DRAM_DQ[3]    ; Missing drive strength ;
; DRAM_DQ[4]    ; Missing drive strength ;
; DRAM_DQ[5]    ; Missing drive strength ;
; DRAM_DQ[6]    ; Missing drive strength ;
; DRAM_DQ[7]    ; Missing drive strength ;
; DRAM_DQ[8]    ; Missing drive strength ;
; DRAM_DQ[9]    ; Missing drive strength ;
; DRAM_DQ[10]   ; Missing drive strength ;
; DRAM_DQ[11]   ; Missing drive strength ;
; DRAM_DQ[12]   ; Missing drive strength ;
; DRAM_DQ[13]   ; Missing drive strength ;
; DRAM_DQ[14]   ; Missing drive strength ;
; DRAM_DQ[15]   ; Missing drive strength ;
+---------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Entity Name                                         ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+
; |top_system                                                                                                                             ; 4658 (1)    ; 2707 (0)                  ; 69 (69)       ; 60416       ; 11   ; 0            ; 0       ; 0         ; 69   ; 0            ; 1951 (1)     ; 459 (0)           ; 2248 (0)         ; |top_system                                                                                                                                                                                                                                                                                                                                                                                                                                            ; top_system                                          ; work         ;
;    |my_nios1:NiosII|                                                                                                                    ; 3191 (0)    ; 2010 (0)                  ; 0 (0)         ; 60416       ; 11   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1181 (0)     ; 426 (0)           ; 1584 (0)         ; |top_system|my_nios1:NiosII                                                                                                                                                                                                                                                                                                                                                                                                                            ; my_nios1                                            ; my_nios1     ;
;       |my_nios1_LEDs:leds|                                                                                                              ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 8 (8)            ; |top_system|my_nios1:NiosII|my_nios1_LEDs:leds                                                                                                                                                                                                                                                                                                                                                                                                         ; my_nios1_LEDs                                       ; my_nios1     ;
;       |my_nios1_clocks:clocks|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_clocks:clocks                                                                                                                                                                                                                                                                                                                                                                                                     ; my_nios1_clocks                                     ; my_nios1     ;
;          |altera_up_altpll:sys_pll|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_clocks:clocks|altera_up_altpll:sys_pll                                                                                                                                                                                                                                                                                                                                                                            ; altera_up_altpll                                    ; my_nios1     ;
;             |altpll:PLL_for_DE_Series_Boards|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards                                                                                                                                                                                                                                                                                                                                            ; altpll                                              ; work         ;
;                |altpll_3lb2:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated                                                                                                                                                                                                                                                                                                                 ; altpll_3lb2                                         ; work         ;
;       |my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|                                                                              ; 309 (0)     ; 189 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (0)      ; 17 (0)            ; 172 (0)          ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0                                                                                                                                                                                                                                                                                                                                                                         ; my_nios1_fifoed_avalon_uart_0                       ; my_nios1     ;
;          |my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|                                                    ; 218 (74)    ; 127 (37)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (37)      ; 5 (5)             ; 122 (32)         ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs                                                                                                                                                                                                                                                                                               ; my_nios1_fifoed_avalon_uart_0_regs                  ; my_nios1     ;
;             |my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|                                             ; 72 (0)      ; 45 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 45 (0)           ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo                                                                                                                                                                                                                 ; my_nios1_fifoed_avalon_uart_0_rxfifo                ; my_nios1     ;
;                |scfifo:rxfifo|                                                                                                          ; 72 (0)      ; 45 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 45 (0)           ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo                                                                                                                                                                                                   ; scfifo                                              ; work         ;
;                   |scfifo_hot:auto_generated|                                                                                           ; 72 (0)      ; 45 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 45 (0)           ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated                                                                                                                                                                         ; scfifo_hot                                          ; work         ;
;                      |a_dpfifo_4gt:dpfifo|                                                                                              ; 72 (40)     ; 45 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (24)      ; 0 (0)             ; 45 (16)          ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo                                                                                                                                                     ; a_dpfifo_4gt                                        ; work         ;
;                         |altsyncram_pvb1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|altsyncram_pvb1:FIFOram                                                                                                                             ; altsyncram_pvb1                                     ; work         ;
;                         |cntr_2ab:rd_ptr_msb|                                                                                           ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_2ab:rd_ptr_msb                                                                                                                                 ; cntr_2ab                                            ; work         ;
;                         |cntr_abb:wr_ptr|                                                                                               ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_abb:wr_ptr                                                                                                                                     ; cntr_abb                                            ; work         ;
;                         |cntr_mb7:usedw_counter|                                                                                        ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_mb7:usedw_counter                                                                                                                              ; cntr_mb7                                            ; work         ;
;             |my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|                                             ; 72 (0)      ; 45 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 45 (0)           ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo                                                                                                                                                                                                                 ; my_nios1_fifoed_avalon_uart_0_txfifo                ; my_nios1     ;
;                |scfifo:txfifo|                                                                                                          ; 72 (0)      ; 45 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 45 (0)           ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo                                                                                                                                                                                                   ; scfifo                                              ; work         ;
;                   |scfifo_hot:auto_generated|                                                                                           ; 72 (0)      ; 45 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 45 (0)           ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated                                                                                                                                                                         ; scfifo_hot                                          ; work         ;
;                      |a_dpfifo_4gt:dpfifo|                                                                                              ; 72 (40)     ; 45 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (24)      ; 0 (0)             ; 45 (16)          ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo                                                                                                                                                     ; a_dpfifo_4gt                                        ; work         ;
;                         |altsyncram_pvb1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|altsyncram_pvb1:FIFOram                                                                                                                             ; altsyncram_pvb1                                     ; work         ;
;                         |cntr_2ab:rd_ptr_msb|                                                                                           ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_2ab:rd_ptr_msb                                                                                                                                 ; cntr_2ab                                            ; work         ;
;                         |cntr_abb:wr_ptr|                                                                                               ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_abb:wr_ptr                                                                                                                                     ; cntr_abb                                            ; work         ;
;                         |cntr_mb7:usedw_counter|                                                                                        ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_mb7:usedw_counter                                                                                                                              ; cntr_mb7                                            ; work         ;
;          |my_nios1_fifoed_avalon_uart_0_rx:the_my_nios1_fifoed_avalon_uart_0_rx|                                                        ; 57 (55)     ; 37 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 12 (10)           ; 25 (25)          ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_rx:the_my_nios1_fifoed_avalon_uart_0_rx                                                                                                                                                                                                                                                                                                   ; my_nios1_fifoed_avalon_uart_0_rx                    ; my_nios1     ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_rx:the_my_nios1_fifoed_avalon_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                               ; altera_std_synchronizer                             ; work         ;
;          |my_nios1_fifoed_avalon_uart_0_tx:the_my_nios1_fifoed_avalon_uart_0_tx|                                                        ; 34 (34)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 25 (25)          ; |top_system|my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_tx:the_my_nios1_fifoed_avalon_uart_0_tx                                                                                                                                                                                                                                                                                                   ; my_nios1_fifoed_avalon_uart_0_tx                    ; my_nios1     ;
;       |my_nios1_jtag_uart:jtag_uart|                                                                                                    ; 166 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (17)      ; 21 (3)            ; 94 (20)          ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                               ; my_nios1_jtag_uart                                  ; my_nios1     ;
;          |alt_jtag_atlantic:my_nios1_jtag_uart_alt_jtag_atlantic|                                                                       ; 75 (75)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 18 (18)           ; 34 (34)          ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|alt_jtag_atlantic:my_nios1_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                        ; alt_jtag_atlantic                                   ; work         ;
;          |my_nios1_jtag_uart_scfifo_r:the_my_nios1_jtag_uart_scfifo_r|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_r:the_my_nios1_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                                   ; my_nios1_jtag_uart_scfifo_r                         ; my_nios1     ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_r:the_my_nios1_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                      ; scfifo                                              ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_r:the_my_nios1_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                                           ; scfifo_jr21                                         ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_r:the_my_nios1_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                                                      ; a_dpfifo_l011                                       ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_r:the_my_nios1_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                              ; a_fefifo_7cf                                        ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_r:the_my_nios1_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                                         ; cntr_do7                                            ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_r:the_my_nios1_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                                              ; altsyncram_nio1                                     ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_r:the_my_nios1_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                                                ; cntr_1ob                                            ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_r:the_my_nios1_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                                      ; cntr_1ob                                            ; work         ;
;          |my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                                   ; my_nios1_jtag_uart_scfifo_w                         ; my_nios1     ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                      ; scfifo                                              ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                                           ; scfifo_jr21                                         ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                                                      ; a_dpfifo_l011                                       ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                              ; a_fefifo_7cf                                        ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                                         ; cntr_do7                                            ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                                              ; altsyncram_nio1                                     ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                                                ; cntr_1ob                                            ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_system|my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                                      ; cntr_1ob                                            ; work         ;
;       |my_nios1_mm_interconnect_0:mm_interconnect_0|                                                                                    ; 850 (0)     ; 455 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)      ; 86 (0)            ; 455 (0)          ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                               ; my_nios1_mm_interconnect_0                          ; my_nios1     ;
;          |altera_avalon_sc_fifo:fifoed_avalon_uart_0_s1_agent_rsp_fifo|                                                                 ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifoed_avalon_uart_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                               ; my_nios1     ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                               ; my_nios1     ;
;          |altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|                                                                                 ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                               ; my_nios1     ;
;          |altera_avalon_sc_fifo:nios2_processor_debug_mem_slave_agent_rsp_fifo|                                                         ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_processor_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                               ; my_nios1     ;
;          |altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|                                                                        ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                               ; my_nios1     ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                              ; 187 (187)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 69 (69)           ; 102 (102)        ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                               ; my_nios1     ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 74 (74)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 7 (7)             ; 58 (58)          ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                               ; my_nios1     ;
;          |altera_avalon_sc_fifo:slave_template_0_s0_agent_rsp_fifo|                                                                     ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:slave_template_0_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                               ; my_nios1     ;
;          |altera_avalon_sc_fifo:slave_template_1_s0_agent_rsp_fifo|                                                                     ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:slave_template_1_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                               ; my_nios1     ;
;          |altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                               ; my_nios1     ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                               ; my_nios1     ;
;          |altera_merlin_master_agent:nios2_processor_data_master_agent|                                                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_processor_data_master_agent                                                                                                                                                                                                                                                                                                                  ; altera_merlin_master_agent                          ; my_nios1     ;
;          |altera_merlin_master_agent:nios2_processor_instruction_master_agent|                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_processor_instruction_master_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_master_agent                          ; my_nios1     ;
;          |altera_merlin_master_translator:nios2_processor_data_master_translator|                                                       ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_data_master_translator                                                                                                                                                                                                                                                                                                        ; altera_merlin_master_translator                     ; my_nios1     ;
;          |altera_merlin_master_translator:nios2_processor_instruction_master_translator|                                                ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_instruction_master_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_translator                     ; my_nios1     ;
;          |altera_merlin_slave_agent:leds_s1_agent|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_s1_agent                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                           ; my_nios1     ;
;          |altera_merlin_slave_agent:nios2_processor_debug_mem_slave_agent|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_processor_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                           ; my_nios1     ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 20 (12)     ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (12)      ; 0 (0)             ; 3 (0)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                           ; my_nios1     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                        ; altera_merlin_burst_uncompressor                    ; my_nios1     ;
;          |altera_merlin_slave_agent:switches_s1_agent|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:switches_s1_agent                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                           ; my_nios1     ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                           ; my_nios1     ;
;          |altera_merlin_slave_translator:fifoed_avalon_uart_0_s1_translator|                                                            ; 23 (23)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 20 (20)          ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifoed_avalon_uart_0_s1_translator                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                      ; my_nios1     ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 19 (19)          ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                      ; my_nios1     ;
;          |altera_merlin_slave_translator:leds_s1_translator|                                                                            ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                      ; my_nios1     ;
;          |altera_merlin_slave_translator:nios2_processor_debug_mem_slave_translator|                                                    ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_processor_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                      ; my_nios1     ;
;          |altera_merlin_slave_translator:onchip_memory_s1_translator|                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory_s1_translator                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                      ; my_nios1     ;
;          |altera_merlin_slave_translator:slave_template_0_s0_translator|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:slave_template_0_s0_translator                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                      ; my_nios1     ;
;          |altera_merlin_slave_translator:slave_template_1_s0_translator|                                                                ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:slave_template_1_s0_translator                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                      ; my_nios1     ;
;          |altera_merlin_slave_translator:switches_s1_translator|                                                                        ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                      ; my_nios1     ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                         ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                      ; my_nios1     ;
;          |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                                                                       ; 87 (87)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 84 (84)          ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                                        ; altera_merlin_width_adapter                         ; my_nios1     ;
;          |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                                                                       ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                                                        ; altera_merlin_width_adapter                         ; my_nios1     ;
;          |my_nios1_mm_interconnect_0_cmd_demux:cmd_demux|                                                                               ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                ; my_nios1_mm_interconnect_0_cmd_demux                ; my_nios1     ;
;          |my_nios1_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                                        ; my_nios1_mm_interconnect_0_cmd_demux_001            ; my_nios1     ;
;          |my_nios1_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                           ; 58 (54)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (5)        ; 1 (1)             ; 50 (47)          ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                                                                                                            ; my_nios1_mm_interconnect_0_cmd_mux_002              ; my_nios1     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                               ; altera_merlin_arbitrator                            ; my_nios1     ;
;          |my_nios1_mm_interconnect_0_cmd_mux_002:cmd_mux_005|                                                                           ; 57 (54)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (51)      ; 1 (1)             ; 4 (1)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_cmd_mux_002:cmd_mux_005                                                                                                                                                                                                                                                                                                                            ; my_nios1_mm_interconnect_0_cmd_mux_002              ; my_nios1     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                               ; altera_merlin_arbitrator                            ; my_nios1     ;
;          |my_nios1_mm_interconnect_0_cmd_mux_002:cmd_mux_008|                                                                           ; 55 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 47 (43)          ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_cmd_mux_002:cmd_mux_008                                                                                                                                                                                                                                                                                                                            ; my_nios1_mm_interconnect_0_cmd_mux_002              ; my_nios1     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_cmd_mux_002:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                               ; altera_merlin_arbitrator                            ; my_nios1     ;
;          |my_nios1_mm_interconnect_0_router:router|                                                                                     ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                      ; my_nios1_mm_interconnect_0_router                   ; my_nios1     ;
;          |my_nios1_mm_interconnect_0_router_001:router_001|                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                              ; my_nios1_mm_interconnect_0_router_001               ; my_nios1     ;
;          |my_nios1_mm_interconnect_0_rsp_demux_002:rsp_demux_002|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_rsp_demux_002:rsp_demux_002                                                                                                                                                                                                                                                                                                                        ; my_nios1_mm_interconnect_0_rsp_demux_002            ; my_nios1     ;
;          |my_nios1_mm_interconnect_0_rsp_demux_002:rsp_demux_005|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_rsp_demux_002:rsp_demux_005                                                                                                                                                                                                                                                                                                                        ; my_nios1_mm_interconnect_0_rsp_demux_002            ; my_nios1     ;
;          |my_nios1_mm_interconnect_0_rsp_demux_002:rsp_demux_008|                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_rsp_demux_002:rsp_demux_008                                                                                                                                                                                                                                                                                                                        ; my_nios1_mm_interconnect_0_rsp_demux_002            ; my_nios1     ;
;          |my_nios1_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                   ; 124 (124)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 51 (51)          ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                    ; my_nios1_mm_interconnect_0_rsp_mux                  ; my_nios1     ;
;          |my_nios1_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                           ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                            ; my_nios1_mm_interconnect_0_rsp_mux_001              ; my_nios1     ;
;       |my_nios1_nios2_processor:nios2_processor|                                                                                        ; 1123 (0)    ; 588 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 519 (0)      ; 64 (0)            ; 540 (0)          ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor                                                                                                                                                                                                                                                                                                                                                                                   ; my_nios1_nios2_processor                            ; my_nios1     ;
;          |my_nios1_nios2_processor_cpu:cpu|                                                                                             ; 1123 (732)  ; 588 (318)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 519 (398)    ; 64 (11)           ; 540 (323)        ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu                                                                                                                                                                                                                                                                                                                                                  ; my_nios1_nios2_processor_cpu                        ; my_nios1     ;
;             |my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|                                         ; 391 (85)    ; 270 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (5)      ; 53 (4)            ; 217 (76)         ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci                                                                                                                                                                                                                                                                ; my_nios1_nios2_processor_cpu_nios2_oci              ; my_nios1     ;
;                |my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|                  ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 45 (0)            ; 51 (0)           ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper                                                                                                                                                          ; my_nios1_nios2_processor_cpu_debug_slave_wrapper    ; my_nios1     ;
;                   |my_nios1_nios2_processor_cpu_debug_slave_sysclk:the_my_nios1_nios2_processor_cpu_debug_slave_sysclk|                 ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 37 (34)           ; 12 (11)          ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|my_nios1_nios2_processor_cpu_debug_slave_sysclk:the_my_nios1_nios2_processor_cpu_debug_slave_sysclk                                                      ; my_nios1_nios2_processor_cpu_debug_slave_sysclk     ; my_nios1     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|my_nios1_nios2_processor_cpu_debug_slave_sysclk:the_my_nios1_nios2_processor_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                             ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|my_nios1_nios2_processor_cpu_debug_slave_sysclk:the_my_nios1_nios2_processor_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                             ; work         ;
;                   |my_nios1_nios2_processor_cpu_debug_slave_tck:the_my_nios1_nios2_processor_cpu_debug_slave_tck|                       ; 90 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 8 (4)             ; 46 (46)          ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|my_nios1_nios2_processor_cpu_debug_slave_tck:the_my_nios1_nios2_processor_cpu_debug_slave_tck                                                            ; my_nios1_nios2_processor_cpu_debug_slave_tck        ; my_nios1     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|my_nios1_nios2_processor_cpu_debug_slave_tck:the_my_nios1_nios2_processor_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                             ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|my_nios1_nios2_processor_cpu_debug_slave_tck:the_my_nios1_nios2_processor_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                             ; work         ;
;                   |sld_virtual_jtag_basic:my_nios1_nios2_processor_cpu_debug_slave_phy|                                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:my_nios1_nios2_processor_cpu_debug_slave_phy                                                                                      ; sld_virtual_jtag_basic                              ; work         ;
;                |my_nios1_nios2_processor_cpu_nios2_avalon_reg:the_my_nios1_nios2_processor_cpu_nios2_avalon_reg|                        ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_avalon_reg:the_my_nios1_nios2_processor_cpu_nios2_avalon_reg                                                                                                                                                                ; my_nios1_nios2_processor_cpu_nios2_avalon_reg       ; my_nios1     ;
;                |my_nios1_nios2_processor_cpu_nios2_oci_break:the_my_nios1_nios2_processor_cpu_nios2_oci_break|                          ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_oci_break:the_my_nios1_nios2_processor_cpu_nios2_oci_break                                                                                                                                                                  ; my_nios1_nios2_processor_cpu_nios2_oci_break        ; my_nios1     ;
;                |my_nios1_nios2_processor_cpu_nios2_oci_debug:the_my_nios1_nios2_processor_cpu_nios2_oci_debug|                          ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (1)             ; 7 (7)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_oci_debug:the_my_nios1_nios2_processor_cpu_nios2_oci_debug                                                                                                                                                                  ; my_nios1_nios2_processor_cpu_nios2_oci_debug        ; my_nios1     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_oci_debug:the_my_nios1_nios2_processor_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                              ; altera_std_synchronizer                             ; work         ;
;                |my_nios1_nios2_processor_cpu_nios2_ocimem:the_my_nios1_nios2_processor_cpu_nios2_ocimem|                                ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 1 (1)             ; 48 (48)          ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_ocimem:the_my_nios1_nios2_processor_cpu_nios2_ocimem                                                                                                                                                                        ; my_nios1_nios2_processor_cpu_nios2_ocimem           ; my_nios1     ;
;                   |my_nios1_nios2_processor_cpu_ociram_sp_ram_module:my_nios1_nios2_processor_cpu_ociram_sp_ram|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_ocimem:the_my_nios1_nios2_processor_cpu_nios2_ocimem|my_nios1_nios2_processor_cpu_ociram_sp_ram_module:my_nios1_nios2_processor_cpu_ociram_sp_ram                                                                           ; my_nios1_nios2_processor_cpu_ociram_sp_ram_module   ; my_nios1     ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_ocimem:the_my_nios1_nios2_processor_cpu_nios2_ocimem|my_nios1_nios2_processor_cpu_ociram_sp_ram_module:my_nios1_nios2_processor_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                          ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_ocimem:the_my_nios1_nios2_processor_cpu_nios2_ocimem|my_nios1_nios2_processor_cpu_ociram_sp_ram_module:my_nios1_nios2_processor_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                                     ; work         ;
;             |my_nios1_nios2_processor_cpu_register_bank_a_module:my_nios1_nios2_processor_cpu_register_bank_a|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_register_bank_a_module:my_nios1_nios2_processor_cpu_register_bank_a                                                                                                                                                                                                                                                 ; my_nios1_nios2_processor_cpu_register_bank_a_module ; my_nios1     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_register_bank_a_module:my_nios1_nios2_processor_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                          ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_register_bank_a_module:my_nios1_nios2_processor_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                        ; altsyncram_6mc1                                     ; work         ;
;             |my_nios1_nios2_processor_cpu_register_bank_b_module:my_nios1_nios2_processor_cpu_register_bank_b|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_register_bank_b_module:my_nios1_nios2_processor_cpu_register_bank_b                                                                                                                                                                                                                                                 ; my_nios1_nios2_processor_cpu_register_bank_b_module ; my_nios1     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_register_bank_b_module:my_nios1_nios2_processor_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                          ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_register_bank_b_module:my_nios1_nios2_processor_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                        ; altsyncram_6mc1                                     ; work         ;
;       |my_nios1_onchip_memory:onchip_memory|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_onchip_memory:onchip_memory                                                                                                                                                                                                                                                                                                                                                                                       ; my_nios1_onchip_memory                              ; my_nios1     ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_onchip_memory:onchip_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work         ;
;             |altsyncram_k0h1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_system|my_nios1:NiosII|my_nios1_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_k0h1:auto_generated                                                                                                                                                                                                                                                                                                                              ; altsyncram_k0h1                                     ; work         ;
;       |my_nios1_rst_controller:rst_controller|                                                                                          ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 7 (0)            ; |top_system|my_nios1:NiosII|my_nios1_rst_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                     ; my_nios1_rst_controller                             ; my_nios1     ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |top_system|my_nios1:NiosII|my_nios1_rst_controller:rst_controller|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                             ; my_nios1     ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |top_system|my_nios1:NiosII|my_nios1_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                           ; my_nios1     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |top_system|my_nios1:NiosII|my_nios1_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                           ; my_nios1     ;
;       |my_nios1_rst_controller_002:rst_controller_002|                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |top_system|my_nios1:NiosII|my_nios1_rst_controller_002:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                             ; my_nios1_rst_controller_002                         ; my_nios1     ;
;          |altera_reset_controller:rst_controller_002|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |top_system|my_nios1:NiosII|my_nios1_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                             ; my_nios1     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |top_system|my_nios1:NiosII|my_nios1_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                           ; my_nios1     ;
;       |my_nios1_sdram:sdram|                                                                                                            ; 356 (242)   ; 210 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (140)    ; 41 (3)            ; 169 (80)         ; |top_system|my_nios1:NiosII|my_nios1_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                                       ; my_nios1_sdram                                      ; my_nios1     ;
;          |my_nios1_sdram_input_efifo_module:the_my_nios1_sdram_input_efifo_module|                                                      ; 136 (136)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 38 (38)           ; 92 (92)          ; |top_system|my_nios1:NiosII|my_nios1_sdram:sdram|my_nios1_sdram_input_efifo_module:the_my_nios1_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                                               ; my_nios1_sdram_input_efifo_module                   ; my_nios1     ;
;       |my_nios1_slave_template_0:slave_template_0|                                                                                      ; 104 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 20 (0)            ; 71 (0)           ; |top_system|my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0                                                                                                                                                                                                                                                                                                                                                                                 ; my_nios1_slave_template_0                           ; my_nios1     ;
;          |slave_template:slave_template_0|                                                                                              ; 104 (2)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 20 (0)            ; 71 (1)           ; |top_system|my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0                                                                                                                                                                                                                                                                                                                                                 ; slave_template                                      ; my_nios1     ;
;             |register_with_bytelanes:register_0|                                                                                        ; 17 (17)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 12 (12)          ; |top_system|my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_0                                                                                                                                                                                                                                                                                                              ; register_with_bytelanes                             ; my_nios1     ;
;             |register_with_bytelanes:register_1|                                                                                        ; 17 (17)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 11 (11)          ; |top_system|my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_1                                                                                                                                                                                                                                                                                                              ; register_with_bytelanes                             ; my_nios1     ;
;             |register_with_bytelanes:register_2|                                                                                        ; 17 (17)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 11 (11)          ; |top_system|my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_2                                                                                                                                                                                                                                                                                                              ; register_with_bytelanes                             ; my_nios1     ;
;             |register_with_bytelanes:register_3|                                                                                        ; 17 (17)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (6)             ; 9 (9)            ; |top_system|my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_3                                                                                                                                                                                                                                                                                                              ; register_with_bytelanes                             ; my_nios1     ;
;             |register_with_bytelanes:register_4|                                                                                        ; 17 (17)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 12 (12)          ; |top_system|my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_4                                                                                                                                                                                                                                                                                                              ; register_with_bytelanes                             ; my_nios1     ;
;             |register_with_bytelanes:register_5|                                                                                        ; 17 (17)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; |top_system|my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_5                                                                                                                                                                                                                                                                                                              ; register_with_bytelanes                             ; my_nios1     ;
;       |my_nios1_slave_template_1:slave_template_1|                                                                                      ; 361 (0)     ; 342 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 158 (0)           ; 184 (0)          ; |top_system|my_nios1:NiosII|my_nios1_slave_template_1:slave_template_1                                                                                                                                                                                                                                                                                                                                                                                 ; my_nios1_slave_template_1                           ; my_nios1     ;
;          |slave_template:slave_template_1|                                                                                              ; 361 (361)   ; 342 (342)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 158 (158)         ; 184 (184)        ; |top_system|my_nios1:NiosII|my_nios1_slave_template_1:slave_template_1|slave_template:slave_template_1                                                                                                                                                                                                                                                                                                                                                 ; slave_template                                      ; my_nios1     ;
;       |my_nios1_switches:switches|                                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |top_system|my_nios1:NiosII|my_nios1_switches:switches                                                                                                                                                                                                                                                                                                                                                                                                 ; my_nios1_switches                                   ; my_nios1     ;
;    |pulse_width_measure:inst_pwM1|                                                                                                      ; 79 (79)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 68 (68)          ; |top_system|pulse_width_measure:inst_pwM1                                                                                                                                                                                                                                                                                                                                                                                                              ; pulse_width_measure                                 ; work         ;
;    |pulse_width_measure:inst_pwM2|                                                                                                      ; 79 (79)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 68 (68)          ; |top_system|pulse_width_measure:inst_pwM2                                                                                                                                                                                                                                                                                                                                                                                                              ; pulse_width_measure                                 ; work         ;
;    |pulse_width_measure:inst_pwM3|                                                                                                      ; 82 (82)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 5 (5)             ; 68 (68)          ; |top_system|pulse_width_measure:inst_pwM3                                                                                                                                                                                                                                                                                                                                                                                                              ; pulse_width_measure                                 ; work         ;
;    |pulse_width_measure:inst_pwM4|                                                                                                      ; 79 (79)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 68 (68)          ; |top_system|pulse_width_measure:inst_pwM4                                                                                                                                                                                                                                                                                                                                                                                                              ; pulse_width_measure                                 ; work         ;
;    |pulse_width_measure:inst_pwM5|                                                                                                      ; 79 (79)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 68 (68)          ; |top_system|pulse_width_measure:inst_pwM5                                                                                                                                                                                                                                                                                                                                                                                                              ; pulse_width_measure                                 ; work         ;
;    |pulse_width_measure:inst_pwM6|                                                                                                      ; 79 (79)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 68 (68)          ; |top_system|pulse_width_measure:inst_pwM6                                                                                                                                                                                                                                                                                                                                                                                                              ; pulse_width_measure                                 ; work         ;
;    |pulse_width_measure:inst_pwM7|                                                                                                      ; 79 (79)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 68 (68)          ; |top_system|pulse_width_measure:inst_pwM7                                                                                                                                                                                                                                                                                                                                                                                                              ; pulse_width_measure                                 ; work         ;
;    |pwm:ppm_generator0|                                                                                                                 ; 167 (93)    ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (56)     ; 0 (0)             ; 50 (37)          ; |top_system|pwm:ppm_generator0                                                                                                                                                                                                                                                                                                                                                                                                                         ; pwm                                                 ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 13 (0)           ; |top_system|pwm:ppm_generator0|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                          ; lpm_mult                                            ; work         ;
;          |multcore:mult_core|                                                                                                           ; 74 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (29)      ; 0 (0)             ; 13 (13)          ; |top_system|pwm:ppm_generator0|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                                                                                                       ; multcore                                            ; work         ;
;             |mpar_add:padder|                                                                                                           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator0|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                                                                       ; mpar_add                                            ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator0|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                                                                  ; lpm_add_sub                                         ; work         ;
;                   |add_sub_ogh:auto_generated|                                                                                          ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator0|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated                                                                                                                                                                                                                                                                                                                       ; add_sub_ogh                                         ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator0|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                                                                                                                  ; lpm_add_sub                                         ; work         ;
;                   |add_sub_ogh:auto_generated|                                                                                          ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator0|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ogh:auto_generated                                                                                                                                                                                                                                                                                                                       ; add_sub_ogh                                         ; work         ;
;    |pwm:ppm_generator1|                                                                                                                 ; 131 (57)    ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (40)     ; 0 (0)             ; 29 (17)          ; |top_system|pwm:ppm_generator1                                                                                                                                                                                                                                                                                                                                                                                                                         ; pwm                                                 ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 12 (0)           ; |top_system|pwm:ppm_generator1|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                          ; lpm_mult                                            ; work         ;
;          |multcore:mult_core|                                                                                                           ; 74 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (30)      ; 0 (0)             ; 12 (12)          ; |top_system|pwm:ppm_generator1|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                                                                                                       ; multcore                                            ; work         ;
;             |mpar_add:padder|                                                                                                           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                                                                       ; mpar_add                                            ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                                                                  ; lpm_add_sub                                         ; work         ;
;                   |add_sub_ogh:auto_generated|                                                                                          ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated                                                                                                                                                                                                                                                                                                                       ; add_sub_ogh                                         ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                                                                                                                  ; lpm_add_sub                                         ; work         ;
;                   |add_sub_ogh:auto_generated|                                                                                          ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ogh:auto_generated                                                                                                                                                                                                                                                                                                                       ; add_sub_ogh                                         ; work         ;
;    |pwm:ppm_generator2|                                                                                                                 ; 131 (57)    ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (40)     ; 0 (0)             ; 29 (17)          ; |top_system|pwm:ppm_generator2                                                                                                                                                                                                                                                                                                                                                                                                                         ; pwm                                                 ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 12 (0)           ; |top_system|pwm:ppm_generator2|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                          ; lpm_mult                                            ; work         ;
;          |multcore:mult_core|                                                                                                           ; 74 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (31)      ; 0 (0)             ; 12 (11)          ; |top_system|pwm:ppm_generator2|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                                                                                                       ; multcore                                            ; work         ;
;             |mpar_add:padder|                                                                                                           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 1 (0)            ; |top_system|pwm:ppm_generator2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                                                                       ; mpar_add                                            ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                                                                  ; lpm_add_sub                                         ; work         ;
;                   |add_sub_ogh:auto_generated|                                                                                          ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated                                                                                                                                                                                                                                                                                                                       ; add_sub_ogh                                         ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 1 (0)            ; |top_system|pwm:ppm_generator2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                                                                                                                  ; lpm_add_sub                                         ; work         ;
;                   |add_sub_ogh:auto_generated|                                                                                          ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |top_system|pwm:ppm_generator2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ogh:auto_generated                                                                                                                                                                                                                                                                                                                       ; add_sub_ogh                                         ; work         ;
;    |pwm:ppm_generator3|                                                                                                                 ; 131 (67)    ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (50)     ; 0 (0)             ; 25 (7)           ; |top_system|pwm:ppm_generator3                                                                                                                                                                                                                                                                                                                                                                                                                         ; pwm                                                 ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 18 (0)           ; |top_system|pwm:ppm_generator3|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                          ; lpm_mult                                            ; work         ;
;          |multcore:mult_core|                                                                                                           ; 74 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (34)      ; 0 (0)             ; 18 (8)           ; |top_system|pwm:ppm_generator3|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                                                                                                       ; multcore                                            ; work         ;
;             |mpar_add:padder|                                                                                                           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 10 (0)           ; |top_system|pwm:ppm_generator3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                                                                       ; mpar_add                                            ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                                                                  ; lpm_add_sub                                         ; work         ;
;                   |add_sub_ogh:auto_generated|                                                                                          ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated                                                                                                                                                                                                                                                                                                                       ; add_sub_ogh                                         ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 10 (0)           ; |top_system|pwm:ppm_generator3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                                                                                                                  ; lpm_add_sub                                         ; work         ;
;                   |add_sub_ogh:auto_generated|                                                                                          ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |top_system|pwm:ppm_generator3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ogh:auto_generated                                                                                                                                                                                                                                                                                                                       ; add_sub_ogh                                         ; work         ;
;    |pwm:ppm_generator4|                                                                                                                 ; 131 (57)    ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (40)     ; 0 (0)             ; 28 (17)          ; |top_system|pwm:ppm_generator4                                                                                                                                                                                                                                                                                                                                                                                                                         ; pwm                                                 ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 11 (0)           ; |top_system|pwm:ppm_generator4|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                          ; lpm_mult                                            ; work         ;
;          |multcore:mult_core|                                                                                                           ; 74 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (32)      ; 0 (0)             ; 11 (10)          ; |top_system|pwm:ppm_generator4|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                                                                                                       ; multcore                                            ; work         ;
;             |mpar_add:padder|                                                                                                           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 1 (0)            ; |top_system|pwm:ppm_generator4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                                                                       ; mpar_add                                            ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                                                                  ; lpm_add_sub                                         ; work         ;
;                   |add_sub_ogh:auto_generated|                                                                                          ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated                                                                                                                                                                                                                                                                                                                       ; add_sub_ogh                                         ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 1 (0)            ; |top_system|pwm:ppm_generator4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                                                                                                                  ; lpm_add_sub                                         ; work         ;
;                   |add_sub_ogh:auto_generated|                                                                                          ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |top_system|pwm:ppm_generator4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ogh:auto_generated                                                                                                                                                                                                                                                                                                                       ; add_sub_ogh                                         ; work         ;
;    |pwm:ppm_generator5|                                                                                                                 ; 131 (57)    ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (38)      ; 0 (0)             ; 34 (19)          ; |top_system|pwm:ppm_generator5                                                                                                                                                                                                                                                                                                                                                                                                                         ; pwm                                                 ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 15 (0)           ; |top_system|pwm:ppm_generator5|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                          ; lpm_mult                                            ; work         ;
;          |multcore:mult_core|                                                                                                           ; 74 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (27)      ; 0 (0)             ; 15 (15)          ; |top_system|pwm:ppm_generator5|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                                                                                                       ; multcore                                            ; work         ;
;             |mpar_add:padder|                                                                                                           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                                                                       ; mpar_add                                            ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                                                                  ; lpm_add_sub                                         ; work         ;
;                   |add_sub_ogh:auto_generated|                                                                                          ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated                                                                                                                                                                                                                                                                                                                       ; add_sub_ogh                                         ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                                                                                                                  ; lpm_add_sub                                         ; work         ;
;                   |add_sub_ogh:auto_generated|                                                                                          ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top_system|pwm:ppm_generator5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ogh:auto_generated                                                                                                                                                                                                                                                                                                                       ; add_sub_ogh                                         ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 164 (1)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (1)       ; 16 (0)            ; 69 (0)           ; |top_system|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                           ; sld_hub                                             ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 163 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 16 (0)            ; 69 (0)           ; |top_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input                         ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 163 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 16 (0)            ; 69 (0)           ; |top_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                        ; alt_sld_fab                                         ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 163 (7)     ; 85 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (1)       ; 16 (4)            ; 69 (0)           ; |top_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                    ; alt_sld_fab_alt_sld_fab                             ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 158 (0)     ; 79 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 12 (0)            ; 69 (0)           ; |top_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric                   ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 158 (115)   ; 79 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (62)      ; 12 (11)           ; 69 (43)          ; |top_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                           ; sld_jtag_hub                                        ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |top_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                   ; sld_rom_sr                                          ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |top_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                 ; sld_shadow_jsm                                      ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                          ;
+---------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------------+----------+---------------+---------------+-----------------------+----------+----------+
; RECEIVER_CHANNEL[6] ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; PPM_OUTPUT[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PPM_OUTPUT[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PPM_OUTPUT[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PPM_OUTPUT[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PPM_OUTPUT[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PPM_OUTPUT[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; TxD                 ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[0]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[1]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[2]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[3]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[4]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[5]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[6]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[7]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CKE            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CS_N           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQ[0]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SW[0]               ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; SW[1]               ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; SW[2]               ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; SW[3]               ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; CLOCK_50            ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[0]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; RxD                 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; RECEIVER_CHANNEL[7] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; RECEIVER_CHANNEL[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; RECEIVER_CHANNEL[4] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; RECEIVER_CHANNEL[2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; RECEIVER_CHANNEL[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; RECEIVER_CHANNEL[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; RECEIVER_CHANNEL[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+---------------------+----------+---------------+---------------+-----------------------+----------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; RECEIVER_CHANNEL[6]                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                ;                   ;         ;
; SW[0]                                                                                                                                                                                                      ;                   ;         ;
; SW[1]                                                                                                                                                                                                      ;                   ;         ;
; SW[2]                                                                                                                                                                                                      ;                   ;         ;
; SW[3]                                                                                                                                                                                                      ;                   ;         ;
; CLOCK_50                                                                                                                                                                                                   ;                   ;         ;
; KEY[0]                                                                                                                                                                                                     ;                   ;         ;
;      - pwm:ppm_generator0|pwm_out[0]                                                                                                                                                                       ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][0]                                                                                                                                                                      ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][1]                                                                                                                                                                      ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][2]                                                                                                                                                                      ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][3]                                                                                                                                                                      ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][4]                                                                                                                                                                      ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][5]                                                                                                                                                                      ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][6]                                                                                                                                                                      ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][7]                                                                                                                                                                      ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][8]                                                                                                                                                                      ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][9]                                                                                                                                                                      ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][10]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][11]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][12]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][13]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][14]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][15]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][16]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][17]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][18]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|count[0][19]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator1|pwm_out[0]                                                                                                                                                                       ; 0                 ; 6       ;
;      - pwm:ppm_generator2|pwm_out[0]                                                                                                                                                                       ; 0                 ; 6       ;
;      - pwm:ppm_generator3|pwm_out[0]                                                                                                                                                                       ; 0                 ; 6       ;
;      - pwm:ppm_generator4|pwm_out[0]                                                                                                                                                                       ; 0                 ; 6       ;
;      - pwm:ppm_generator5|pwm_out[0]                                                                                                                                                                       ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[0]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[1]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[2]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[3]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[4]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[5]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[6]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[7]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[8]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[9]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[10]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[11]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[12]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[13]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[14]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator0|half_duty[15]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[0]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[1]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[2]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[3]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[4]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[5]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[6]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[7]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[8]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[9]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[10]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[11]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[12]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[13]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[14]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator1|half_duty[15]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[0]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[1]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[2]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[3]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[4]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[5]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[6]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[7]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[8]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[9]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[10]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[11]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[12]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[13]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[14]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator2|half_duty[15]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[0]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[1]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[2]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[3]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[4]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[5]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[6]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[7]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[8]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[9]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[10]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[11]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[12]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[13]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[14]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator3|half_duty[15]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[0]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[1]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[2]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[3]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[4]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[5]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[6]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[7]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[8]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[9]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[10]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[11]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[12]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[13]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[14]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator4|half_duty[15]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[0]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[1]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[2]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[3]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[4]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[5]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[6]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[7]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[8]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[9]                                                                                                                                                                     ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[10]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[11]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[12]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[13]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[14]                                                                                                                                                                    ; 0                 ; 6       ;
;      - pwm:ppm_generator5|half_duty[15]                                                                                                                                                                    ; 0                 ; 6       ;
; RxD                                                                                                                                                                                                        ;                   ;         ;
;      - my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_rx:the_my_nios1_fifoed_avalon_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ; 0                 ; 6       ;
; RECEIVER_CHANNEL[7]                                                                                                                                                                                        ;                   ;         ;
;      - pulse_width_measure:inst_pwM7|inst_dff1~feeder                                                                                                                                                      ; 1                 ; 6       ;
; RECEIVER_CHANNEL[5]                                                                                                                                                                                        ;                   ;         ;
;      - pulse_width_measure:inst_pwM6|inst_dff1~feeder                                                                                                                                                      ; 0                 ; 6       ;
; RECEIVER_CHANNEL[4]                                                                                                                                                                                        ;                   ;         ;
;      - pulse_width_measure:inst_pwM5|inst_dff1                                                                                                                                                             ; 0                 ; 6       ;
; RECEIVER_CHANNEL[2]                                                                                                                                                                                        ;                   ;         ;
;      - pulse_width_measure:inst_pwM3|inst_dff1~feeder                                                                                                                                                      ; 1                 ; 6       ;
; RECEIVER_CHANNEL[1]                                                                                                                                                                                        ;                   ;         ;
;      - pulse_width_measure:inst_pwM2|inst_dff1                                                                                                                                                             ; 0                 ; 6       ;
; RECEIVER_CHANNEL[0]                                                                                                                                                                                        ;                   ;         ;
;      - pulse_width_measure:inst_pwM1|inst_dff1                                                                                                                                                             ; 0                 ; 6       ;
; RECEIVER_CHANNEL[3]                                                                                                                                                                                        ;                   ;         ;
;      - pulse_width_measure:inst_pwM4|inst_dff1~feeder                                                                                                                                                      ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                         ; Location              ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                     ; PIN_R8                ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                     ; PIN_R8                ; 612     ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                                       ; PIN_J15               ; 122     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X1_Y17_N0        ; 171     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X1_Y17_N0        ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_LEDs:leds|always0~1                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X25_Y18_N10    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]                                                                                                                                                                                                                                                                            ; PLL_4                 ; 2005    ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|control_wr_strobe~0                                                                                                                                                                                                                                             ; LCCOMB_X30_Y19_N2     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_2ab:rd_ptr_msb|_~0                                                                                               ; LCCOMB_X35_Y15_N20    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_abb:wr_ptr|_~0                                                                                                   ; LCCOMB_X32_Y18_N26    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_mb7:usedw_counter|_~4                                                                                            ; LCCOMB_X34_Y18_N6     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|rd_ptr_lsb~1                                                                                                          ; LCCOMB_X35_Y15_N2     ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|valid_wreq                                                                                                            ; LCCOMB_X34_Y18_N8     ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|_~2                                                                                                                   ; LCCOMB_X30_Y19_N28    ; 17      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_2ab:rd_ptr_msb|_~0                                                                                               ; LCCOMB_X35_Y16_N18    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_abb:wr_ptr|_~0                                                                                                   ; LCCOMB_X30_Y19_N26    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_mb7:usedw_counter|_~2                                                                                            ; LCCOMB_X35_Y16_N20    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|rd_ptr_lsb~1                                                                                                          ; LCCOMB_X35_Y16_N8     ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|tx_wr_strobe                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y17_N0     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_rx:the_my_nios1_fifoed_avalon_uart_0_rx|got_new_char                                                                                                                                                                                                                                                        ; LCCOMB_X38_Y22_N10    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_rx:the_my_nios1_fifoed_avalon_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]~0                                                                                                                                                                                                            ; LCCOMB_X38_Y22_N22    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_tx:the_my_nios1_fifoed_avalon_uart_0_tx|always3~0                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y19_N30    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_tx:the_my_nios1_fifoed_avalon_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[9]~1                                                                                                                                                                                                     ; LCCOMB_X36_Y17_N14    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|alt_jtag_atlantic:my_nios1_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y15_N22    ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|alt_jtag_atlantic:my_nios1_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                            ; LCCOMB_X21_Y13_N18    ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|alt_jtag_atlantic:my_nios1_jtag_uart_alt_jtag_atlantic|wdata[1]~3                                                                                                                                                                                                                                                                                               ; LCCOMB_X21_Y13_N0     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|alt_jtag_atlantic:my_nios1_jtag_uart_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y13_N14    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X23_Y14_N4     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                         ; FF_X25_Y16_N9         ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|ien_AF~2                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y15_N20    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_r:the_my_nios1_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                                            ; LCCOMB_X23_Y14_N22    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                            ; LCCOMB_X24_Y15_N18    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X24_Y15_N22    ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                                          ; FF_X23_Y19_N19        ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X23_Y14_N24    ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_processor_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                              ; LCCOMB_X28_Y21_N16    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                             ; LCCOMB_X25_Y23_N24    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                                            ; LCCOMB_X19_Y18_N28    ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~178                                                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y6_N24      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~179                                                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y6_N2       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~180                                                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y6_N12      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~181                                                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y6_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~182                                                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y6_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~183                                                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y6_N26      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~184                                                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y6_N28      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~185                                                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y6_N14      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                                           ; LCCOMB_X8_Y6_N14      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y19_N14    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y19_N28    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y18_N4     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y18_N22    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y18_N16    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y18_N10    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y20_N6     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~11                                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y18_N0     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:slave_template_0_s0_agent_rsp_fifo|mem_used[2]~2                                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y11_N2     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:slave_template_1_s0_agent_rsp_fifo|mem_used[2]~2                                                                                                                                                                                                                                                                          ; LCCOMB_X27_Y18_N30    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|comb~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X19_Y20_N16    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|rp_valid                                                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y20_N14    ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|data_reg[15]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X20_Y14_N24    ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                  ; FF_X20_Y14_N19        ; 79      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                                           ; LCCOMB_X29_Y21_N22    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y21_N14    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                           ; LCCOMB_X29_Y24_N26    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_cmd_mux_002:cmd_mux_005|update_grant~1                                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y24_N18    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_cmd_mux_002:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                           ; LCCOMB_X20_Y18_N16    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_mm_interconnect_0:mm_interconnect_0|my_nios1_mm_interconnect_0_cmd_mux_002:cmd_mux_008|update_grant~0                                                                                                                                                                                                                                                                               ; LCCOMB_X20_Y14_N2     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X23_Y24_N20    ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                            ; FF_X27_Y23_N3         ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y25_N18    ; 62      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                         ; FF_X25_Y26_N31        ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                     ; FF_X25_Y26_N23        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y25_N26    ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                    ; FF_X25_Y27_N17        ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                                   ; FF_X28_Y29_N3         ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|R_src1~15                                                                                                                                                                                                                                                                                                          ; LCCOMB_X25_Y26_N0     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X23_Y28_N26    ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y24_N12    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y25_N18    ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                            ; FF_X25_Y26_N19        ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X25_Y24_N18    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X25_Y24_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X25_Y24_N6     ; 31      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|address[8]                                                                                                                                                                                                                       ; FF_X27_Y22_N29        ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|my_nios1_nios2_processor_cpu_debug_slave_sysclk:the_my_nios1_nios2_processor_cpu_debug_slave_sysclk|jxuir                  ; FF_X36_Y16_N29        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|my_nios1_nios2_processor_cpu_debug_slave_sysclk:the_my_nios1_nios2_processor_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X37_Y20_N18    ; 5       ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|my_nios1_nios2_processor_cpu_debug_slave_sysclk:the_my_nios1_nios2_processor_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X39_Y20_N18    ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|my_nios1_nios2_processor_cpu_debug_slave_sysclk:the_my_nios1_nios2_processor_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X39_Y20_N0     ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|my_nios1_nios2_processor_cpu_debug_slave_sysclk:the_my_nios1_nios2_processor_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X36_Y16_N3         ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|my_nios1_nios2_processor_cpu_debug_slave_tck:the_my_nios1_nios2_processor_cpu_debug_slave_tck|sr[34]~31                    ; LCCOMB_X41_Y18_N0     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|my_nios1_nios2_processor_cpu_debug_slave_tck:the_my_nios1_nios2_processor_cpu_debug_slave_tck|sr[37]~21                    ; LCCOMB_X41_Y18_N10    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|my_nios1_nios2_processor_cpu_debug_slave_tck:the_my_nios1_nios2_processor_cpu_debug_slave_tck|sr[9]~13                     ; LCCOMB_X38_Y18_N30    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:my_nios1_nios2_processor_cpu_debug_slave_phy|virtual_state_sdr~0                                    ; LCCOMB_X38_Y18_N22    ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_debug_slave_wrapper:the_my_nios1_nios2_processor_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:my_nios1_nios2_processor_cpu_debug_slave_phy|virtual_state_uir~0                                    ; LCCOMB_X36_Y16_N16    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_avalon_reg:the_my_nios1_nios2_processor_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                  ; LCCOMB_X34_Y23_N4     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_oci_break:the_my_nios1_nios2_processor_cpu_nios2_oci_break|break_readreg[0]~1                                                                                                                 ; LCCOMB_X39_Y20_N30    ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_oci_debug:the_my_nios1_nios2_processor_cpu_nios2_oci_debug|resetrequest                                                                                                                       ; FF_X45_Y18_N9         ; 3       ; Async. clear                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_ocimem:the_my_nios1_nios2_processor_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                            ; LCCOMB_X37_Y23_N20    ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_ocimem:the_my_nios1_nios2_processor_cpu_nios2_ocimem|MonDReg[26]~16                                                                                                                           ; LCCOMB_X37_Y23_N10    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_ocimem:the_my_nios1_nios2_processor_cpu_nios2_ocimem|ociram_reset_req                                                                                                                         ; LCCOMB_X32_Y20_N2     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_ocimem:the_my_nios1_nios2_processor_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                           ; LCCOMB_X37_Y23_N18    ; 2       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_onchip_memory:onchip_memory|wren~0                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y24_N14    ; 4       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                    ; FF_X20_Y16_N9         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                     ; FF_X20_Y16_N17        ; 109     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                     ; FF_X20_Y16_N17        ; 1234    ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; my_nios1:NiosII|my_nios1_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                 ; FF_X52_Y17_N9         ; 92      ; Async. clear                          ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X16_Y7_N18     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|Selector34~4                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X14_Y6_N4      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X14_Y6_N8      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X16_Y7_N4      ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_addr[3]~4                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X14_Y7_N30     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                                                                                                                       ; FF_X17_Y7_N1          ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                                       ; FF_X16_Y7_N21         ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                                       ; FF_X14_Y7_N19         ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|my_nios1_sdram_input_efifo_module:the_my_nios1_sdram_input_efifo_module|entry_0[42]~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X20_Y14_N8     ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|my_nios1_sdram_input_efifo_module:the_my_nios1_sdram_input_efifo_module|entry_1[42]~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y14_N10    ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y23_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X1_Y0_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X1_Y0_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X14_Y0_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X1_Y0_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X1_Y0_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y12_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X18_Y0_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y7_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y12_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y15_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y15_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X16_Y0_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X5_Y0_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X3_Y0_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_0|always0~0                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y17_N16    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_0|always1~0                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y17_N10    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_1|always0~0                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y17_N20    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_1|always1~0                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y17_N6     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_2|always0~0                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y17_N0     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_2|always1~0                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y17_N18    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_3|always0~0                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y17_N12    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_3|always1~0                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y17_N14    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_4|always0~0                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y17_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_4|always1~0                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y17_N2     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_5|always0~0                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y17_N28    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_0:slave_template_0|slave_template:slave_template_0|register_with_bytelanes:register_5|always1~0                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y17_N22    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_1:slave_template_1|slave_template:slave_template_1|address_decode~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X27_Y18_N28    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_1:slave_template_1|slave_template:slave_template_1|always0~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X27_Y17_N14    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_1:slave_template_1|slave_template:slave_template_1|always0~1                                                                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y17_N4     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_1:slave_template_1|slave_template:slave_template_1|always0~2                                                                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y17_N22    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_1:slave_template_1|slave_template:slave_template_1|always0~3                                                                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y17_N16    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_1:slave_template_1|slave_template:slave_template_1|always0~4                                                                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y17_N18    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_1:slave_template_1|slave_template:slave_template_1|always0~5                                                                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y17_N20    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_1:slave_template_1|slave_template:slave_template_1|always0~6                                                                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y17_N6     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_1:slave_template_1|slave_template:slave_template_1|mux_first_stage_a[9]~2                                                                                                                                                                                                                                                                                            ; LCCOMB_X28_Y17_N2     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_1:slave_template_1|slave_template:slave_template_1|mux_first_stage_b[9]~1                                                                                                                                                                                                                                                                                            ; LCCOMB_X21_Y19_N18    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_1:slave_template_1|slave_template:slave_template_1|read_from_user[9]~3                                                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y18_N30    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; my_nios1:NiosII|my_nios1_slave_template_1:slave_template_1|slave_template:slave_template_1|slave_read_d1                                                                                                                                                                                                                                                                                                     ; FF_X27_Y18_N3         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulse_width_measure:inst_pwM1|measurement_state.s_Stop                                                                                                                                                                                                                                                                                                                                                       ; FF_X34_Y7_N1          ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulse_width_measure:inst_pwM2|measurement_state.s_Stop                                                                                                                                                                                                                                                                                                                                                       ; FF_X28_Y11_N3         ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulse_width_measure:inst_pwM3|measurement_state.s_Stop                                                                                                                                                                                                                                                                                                                                                       ; FF_X37_Y10_N1         ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulse_width_measure:inst_pwM4|measurement_state.s_Stop                                                                                                                                                                                                                                                                                                                                                       ; FF_X37_Y7_N1          ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulse_width_measure:inst_pwM5|measurement_state.s_Stop                                                                                                                                                                                                                                                                                                                                                       ; FF_X34_Y24_N1         ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulse_width_measure:inst_pwM6|measurement_state.s_Stop                                                                                                                                                                                                                                                                                                                                                       ; FF_X44_Y13_N17        ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulse_width_measure:inst_pwM7|measurement_state.s_Stop                                                                                                                                                                                                                                                                                                                                                       ; FF_X17_Y21_N29        ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                     ; FF_X16_Y16_N23        ; 59      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                          ; LCCOMB_X15_Y15_N20    ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                            ; LCCOMB_X15_Y15_N4     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                          ; LCCOMB_X16_Y16_N18    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                             ; LCCOMB_X17_Y13_N26    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~9                                                                             ; LCCOMB_X16_Y14_N26    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~16                                                                              ; LCCOMB_X17_Y14_N18    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~15                                                               ; LCCOMB_X15_Y15_N0     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~18                                                               ; LCCOMB_X15_Y15_N24    ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                                                  ; LCCOMB_X17_Y13_N14    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                        ; LCCOMB_X16_Y16_N28    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~7                                                                      ; LCCOMB_X16_Y14_N14    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                       ; LCCOMB_X25_Y13_N0     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~22                                                  ; LCCOMB_X25_Y13_N18    ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~23                                                  ; LCCOMB_X25_Y13_N14    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                          ; FF_X16_Y17_N29        ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                         ; FF_X16_Y13_N1         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                          ; FF_X16_Y17_N23        ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                          ; FF_X16_Y16_N3         ; 50      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                   ; LCCOMB_X16_Y13_N22    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                         ; FF_X17_Y16_N17        ; 32      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                       ; LCCOMB_X15_Y15_N12    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                   ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                               ; PIN_R8         ; 612     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                           ; JTAG_X1_Y17_N0 ; 171     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; my_nios1:NiosII|my_nios1_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]                                                                                                                                                      ; PLL_4          ; 2005    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; my_nios1:NiosII|my_nios1_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1]                                                                                                                                                      ; PLL_4          ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_oci_debug:the_my_nios1_nios2_processor_cpu_nios2_oci_debug|resetrequest ; FF_X45_Y18_N9  ; 3       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; my_nios1:NiosII|my_nios1_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                               ; FF_X20_Y16_N17 ; 1234    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; my_nios1:NiosII|my_nios1_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                           ; FF_X52_Y17_N9  ; 92      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                        ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|altsyncram_pvb1:FIFOram|ALTSYNCRAM                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                       ; M9K_X33_Y18_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_txfifo:the_my_nios1_fifoed_avalon_uart_0_txfifo|scfifo:txfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|altsyncram_pvb1:FIFOram|ALTSYNCRAM                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                       ; M9K_X33_Y17_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_r:the_my_nios1_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                       ; M9K_X22_Y12_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; my_nios1:NiosII|my_nios1_jtag_uart:jtag_uart|my_nios1_jtag_uart_scfifo_w:the_my_nios1_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                       ; M9K_X22_Y15_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_ocimem:the_my_nios1_nios2_processor_cpu_nios2_ocimem|my_nios1_nios2_processor_cpu_ociram_sp_ram_module:my_nios1_nios2_processor_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                       ; M9K_X33_Y21_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_register_bank_a_module:my_nios1_nios2_processor_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                       ; M9K_X22_Y26_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_register_bank_b_module:my_nios1_nios2_processor_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                       ; M9K_X22_Y24_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; my_nios1:NiosII|my_nios1_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_k0h1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                             ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; my_nios1_onchip_memory.hex ; M9K_X33_Y23_N0, M9K_X22_Y20_N0, M9K_X22_Y21_N0, M9K_X22_Y22_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top_system|my_nios1:NiosII|my_nios1_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_k0h1:auto_generated|ALTSYNCRAM                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 6,451 / 71,559 ( 9 % ) ;
; C16 interconnects     ; 84 / 2,597 ( 3 % )     ;
; C4 interconnects      ; 3,924 / 46,848 ( 8 % ) ;
; Direct links          ; 1,049 / 71,559 ( 1 % ) ;
; Global clocks         ; 7 / 20 ( 35 % )        ;
; Local interconnects   ; 2,003 / 24,624 ( 8 % ) ;
; R24 interconnects     ; 126 / 2,496 ( 5 % )    ;
; R4 interconnects      ; 4,419 / 62,424 ( 7 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.23) ; Number of LABs  (Total = 381) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 35                            ;
; 2                                           ; 10                            ;
; 3                                           ; 7                             ;
; 4                                           ; 7                             ;
; 5                                           ; 10                            ;
; 6                                           ; 5                             ;
; 7                                           ; 4                             ;
; 8                                           ; 7                             ;
; 9                                           ; 6                             ;
; 10                                          ; 7                             ;
; 11                                          ; 12                            ;
; 12                                          ; 15                            ;
; 13                                          ; 9                             ;
; 14                                          ; 36                            ;
; 15                                          ; 43                            ;
; 16                                          ; 168                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.05) ; Number of LABs  (Total = 381) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 199                           ;
; 1 Clock                            ; 318                           ;
; 1 Clock enable                     ; 128                           ;
; 1 Sync. clear                      ; 12                            ;
; 1 Sync. load                       ; 29                            ;
; 2 Async. clears                    ; 5                             ;
; 2 Clock enables                    ; 74                            ;
; 2 Clocks                           ; 15                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.73) ; Number of LABs  (Total = 381) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 16                            ;
; 2                                            ; 21                            ;
; 3                                            ; 1                             ;
; 4                                            ; 11                            ;
; 5                                            ; 6                             ;
; 6                                            ; 7                             ;
; 7                                            ; 3                             ;
; 8                                            ; 9                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 6                             ;
; 12                                           ; 8                             ;
; 13                                           ; 3                             ;
; 14                                           ; 5                             ;
; 15                                           ; 8                             ;
; 16                                           ; 17                            ;
; 17                                           ; 6                             ;
; 18                                           ; 12                            ;
; 19                                           ; 20                            ;
; 20                                           ; 27                            ;
; 21                                           ; 25                            ;
; 22                                           ; 23                            ;
; 23                                           ; 13                            ;
; 24                                           ; 19                            ;
; 25                                           ; 15                            ;
; 26                                           ; 21                            ;
; 27                                           ; 9                             ;
; 28                                           ; 14                            ;
; 29                                           ; 5                             ;
; 30                                           ; 12                            ;
; 31                                           ; 7                             ;
; 32                                           ; 27                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.48) ; Number of LABs  (Total = 381) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 37                            ;
; 2                                               ; 28                            ;
; 3                                               ; 16                            ;
; 4                                               ; 16                            ;
; 5                                               ; 20                            ;
; 6                                               ; 18                            ;
; 7                                               ; 19                            ;
; 8                                               ; 38                            ;
; 9                                               ; 15                            ;
; 10                                              ; 23                            ;
; 11                                              ; 23                            ;
; 12                                              ; 18                            ;
; 13                                              ; 18                            ;
; 14                                              ; 17                            ;
; 15                                              ; 17                            ;
; 16                                              ; 30                            ;
; 17                                              ; 3                             ;
; 18                                              ; 3                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
; 27                                              ; 1                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
; 31                                              ; 2                             ;
; 32                                              ; 12                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.85) ; Number of LABs  (Total = 381) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 13                            ;
; 3                                            ; 22                            ;
; 4                                            ; 14                            ;
; 5                                            ; 14                            ;
; 6                                            ; 12                            ;
; 7                                            ; 15                            ;
; 8                                            ; 9                             ;
; 9                                            ; 14                            ;
; 10                                           ; 6                             ;
; 11                                           ; 9                             ;
; 12                                           ; 5                             ;
; 13                                           ; 20                            ;
; 14                                           ; 18                            ;
; 15                                           ; 4                             ;
; 16                                           ; 18                            ;
; 17                                           ; 10                            ;
; 18                                           ; 27                            ;
; 19                                           ; 23                            ;
; 20                                           ; 13                            ;
; 21                                           ; 15                            ;
; 22                                           ; 12                            ;
; 23                                           ; 8                             ;
; 24                                           ; 9                             ;
; 25                                           ; 7                             ;
; 26                                           ; 11                            ;
; 27                                           ; 4                             ;
; 28                                           ; 13                            ;
; 29                                           ; 4                             ;
; 30                                           ; 6                             ;
; 31                                           ; 5                             ;
; 32                                           ; 6                             ;
; 33                                           ; 1                             ;
; 34                                           ; 5                             ;
; 35                                           ; 1                             ;
; 36                                           ; 4                             ;
; 37                                           ; 1                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 69           ; 37           ; 69           ; 0            ; 0            ; 73        ; 69           ; 0            ; 73        ; 73        ; 0            ; 0            ; 0            ; 0            ; 31           ; 0            ; 0            ; 31           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 73        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 36           ; 4            ; 73           ; 73           ; 0         ; 4            ; 73           ; 0         ; 0         ; 73           ; 73           ; 73           ; 73           ; 42           ; 73           ; 73           ; 42           ; 73           ; 73           ; 73           ; 73           ; 73           ; 73           ; 73           ; 73           ; 73           ; 0         ; 73           ; 73           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; RECEIVER_CHANNEL[6] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PPM_OUTPUT[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PPM_OUTPUT[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PPM_OUTPUT[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PPM_OUTPUT[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PPM_OUTPUT[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PPM_OUTPUT[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TxD                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RxD                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RECEIVER_CHANNEL[7] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RECEIVER_CHANNEL[5] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RECEIVER_CHANNEL[4] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RECEIVER_CHANNEL[2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RECEIVER_CHANNEL[1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RECEIVER_CHANNEL[0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RECEIVER_CHANNEL[3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "DE0_Nano_QSYS"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "my_nios1:NiosII|my_nios1_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/altpll_3lb2.tdf Line: 27
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for my_nios1:NiosII|my_nios1_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] port File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/altpll_3lb2.tdf Line: 27
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for my_nios1:NiosII|my_nios1_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] port File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/altpll_3lb2.tdf Line: 27
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'QSYS/my_nios1/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'QSYS/my_nios1/synthesis/submodules/my_nios1_nios2_processor_cpu.sdc'
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register my_nios1:NiosII|my_nios1_sdram:sdram|m_addr[0] is being clocked by CLOCK_50
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: NiosII|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: NiosII|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p)) File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node my_nios1:NiosII|my_nios1_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] (placed in counter C0 of PLL_4) File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/altpll_3lb2.tdf Line: 32
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node my_nios1:NiosII|my_nios1_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] (placed in counter C1 of PLL_4) File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/altpll_3lb2.tdf Line: 32
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node my_nios1:NiosII|my_nios1_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst  File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/QSYS/my_nios1/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_abb:wr_ptr|counter_reg_bit[9] File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/cntr_abb.tdf Line: 83
        Info (176357): Destination node my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_abb:wr_ptr|counter_reg_bit[8] File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/cntr_abb.tdf Line: 83
        Info (176357): Destination node my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_abb:wr_ptr|counter_reg_bit[7] File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/cntr_abb.tdf Line: 83
        Info (176357): Destination node my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_abb:wr_ptr|counter_reg_bit[6] File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/cntr_abb.tdf Line: 83
        Info (176357): Destination node my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_abb:wr_ptr|counter_reg_bit[5] File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/cntr_abb.tdf Line: 83
        Info (176357): Destination node my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_abb:wr_ptr|counter_reg_bit[4] File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/cntr_abb.tdf Line: 83
        Info (176357): Destination node my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_abb:wr_ptr|counter_reg_bit[3] File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/cntr_abb.tdf Line: 83
        Info (176357): Destination node my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_abb:wr_ptr|counter_reg_bit[2] File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/cntr_abb.tdf Line: 83
        Info (176357): Destination node my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_abb:wr_ptr|counter_reg_bit[1] File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/cntr_abb.tdf Line: 83
        Info (176357): Destination node my_nios1:NiosII|my_nios1_fifoed_avalon_uart_0:fifoed_avalon_uart_0|my_nios1_fifoed_avalon_uart_0_regs:the_my_nios1_fifoed_avalon_uart_0_regs|my_nios1_fifoed_avalon_uart_0_rxfifo:the_my_nios1_fifoed_avalon_uart_0_rxfifo|scfifo:rxfifo|scfifo_hot:auto_generated|a_dpfifo_4gt:dpfifo|cntr_abb:wr_ptr|counter_reg_bit[0] File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/cntr_abb.tdf Line: 83
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node my_nios1:NiosII|my_nios1_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/QSYS/my_nios1/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node my_nios1:NiosII|my_nios1_nios2_processor:nios2_processor|my_nios1_nios2_processor_cpu:cpu|my_nios1_nios2_processor_cpu_nios2_oci:the_my_nios1_nios2_processor_cpu_nios2_oci|my_nios1_nios2_processor_cpu_nios2_oci_debug:the_my_nios1_nios2_processor_cpu_nios2_oci_debug|resetrequest  File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/QSYS/my_nios1/synthesis/submodules/my_nios1_nios2_processor_cpu.v Line: 186
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Block RAM
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 34 register duplicates
Warning (15064): PLL "my_nios1:NiosII|my_nios1_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/db/altpll_3lb2.tdf Line: 27
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.39 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 31 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin RECEIVER_CHANNEL[6] uses I/O standard 3.3-V LVTTL at P16 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 23
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at G2 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G1 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at L8 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at K5 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at K2 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at J2 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at J1 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at R7 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at T4 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at T2 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at T3 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at R3 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at R5 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at P3 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at N3 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at K1 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 39
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at M1 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 31
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at T8 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 31
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at B9 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 31
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at M15 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 31
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 33
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at J15 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 32
    Info (169178): Pin RxD uses I/O standard 3.3-V LVTTL at B16 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 29
    Info (169178): Pin RECEIVER_CHANNEL[7] uses I/O standard 3.3-V LVTTL at N16 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 23
    Info (169178): Pin RECEIVER_CHANNEL[5] uses I/O standard 3.3-V LVTTL at L15 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 23
    Info (169178): Pin RECEIVER_CHANNEL[4] uses I/O standard 3.3-V LVTTL at K16 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 23
    Info (169178): Pin RECEIVER_CHANNEL[2] uses I/O standard 3.3-V LVTTL at P9 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 23
    Info (169178): Pin RECEIVER_CHANNEL[1] uses I/O standard 3.3-V LVTTL at R10 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 23
    Info (169178): Pin RECEIVER_CHANNEL[0] uses I/O standard 3.3-V LVTTL at R11 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 23
    Info (169178): Pin RECEIVER_CHANNEL[3] uses I/O standard 3.3-V LVTTL at N11 File: C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/VHDL/top_system.vhd Line: 23
Info (144001): Generated suppressed messages file C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/output_files/DE0_Nano_QSYS.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 5748 megabytes
    Info: Processing ended: Wed Sep 04 00:23:54 2019
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Mech1/Documents/DE0_BASE/DE0_NANO_BASE_SYSTEM/De0/output_files/DE0_Nano_QSYS.fit.smsg.


