 2 
 
圖一、運用雜訊消除電路來減少電源雜訊影響的相位鎖定迴路 
 
C. 使用電源雜訊偵測電路[10] 
第三種目前較為大家所認可的解決方式為透過偵測電源雜訊的大小，並且透過調整補償電路的
補償量來將電源雜訊影響降至最低，如圖二所示。但所此一施行方式需反覆鎖定信號產生器，因此
造成信號產生器可開始工作的時間極長。對於現行手持式通訊系統需快速自休眠模式回復至正常操
作模式的應用而言，極不適合。 
 
圖二、透過偵測供應電源雜訊，改善電源雜訊影響的相位鎖定迴路 
 
四、 研究方法及成果 
 
本計劃研究的主軸，在於探討電源雜訊對於延遲鎖定迴路系統的影響，並考量在單晶片系統設
計上，如何改善電源雜訊所造成的影響。透過數學模型與電路設計方法，相互印證，以利於解決目
前系統整合晶片內類比與數位電路整合上的困難。 
本計劃研究的方法為先分析延遲鎖定迴路加入電源雜訊後的數學模型，推導出電源雜訊對電路
的影響量，再藉由電路技巧改變系統迴路頻寬與反應時間，進而減少電源雜訊對系統的影響。之後，
再透過電路模擬、佈局、佈局後模擬之驗證，下線晶片之量測等，完整的獲得研究的成果，各項步
驟簡述如下: 
(1) 建立數學模型：本計劃在於改善電源雜訊對延遲鎖定迴路系統的影響，因此計畫初期先分
析此影響，並建立相對應的數學模型如下圖三所示。 
 
圖三、包含電源雜訊的延遲鎖定迴路線性模型 
 4 
電源雜訊被衰減。反之，則增加迴路頻寬，使延遲鎖定迴路反應速度變快，彌補操作電源低於標準
值所造成的影響。 
透過上述方式，可改善延遲鎖定迴路的輸出信號品質，亦即為可使輸出信號抖動率(jitter)降
低。本計劃採用 TSMC 0.18µm 的深次微米製程模擬，當傳統延遲鎖定迴路操作在 500MHz且電壓
源有 5mV的雜訊時將使得輸出信號的抖動率變為 81.2ps，如圖五所示。若加入本計劃所提出之改
善頻寬的電路，則輸出信號抖動率則為 72.1ps，如圖六所示。相較於途五，本電路約可改善 6%的
輸出信號品質。圖七則為整個延遲鎖定迴路系統鎖定時輸入/輸出信號間的關係。 
 
 
圖五、傳統延遲鎖定迴路操作在 500MHz時且包含 5mV電源雜訊，輸出信號抖動率 
 
 
圖六、採用圖四架構之延遲鎖定迴路操作在 500MHz時且包含 5mV電源雜訊，輸出信號抖
動率 
 
 
圖八、採用圖四架構之延遲鎖定迴路於鎖定時輸入/輸出相位的比較 
 
五、 結果與討論 
    本研究計畫藉由對傳統延遲鎖定迴路與電源雜訊間的影響做一詳盡分析，並建立相對應系
統數學模型，再透過電路設計提供動態系統頻寬調整，達到改善電源雜訊對延遲鎖定迴路的影響。
希望本研究的結果可與後段數位訊號處理電路結合，提高在通訊系統中單晶片的整合程度。 
國科會補助計畫衍生研發成果推廣資料表
日期:2010/11/14
國科會補助計畫
計畫名稱: 可降低供應電壓雜訊的寬頻操作信號產生器之設計與研發
計畫主持人: 陳超群
計畫編號: 98-2218-E-155-008- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
1. 九十八學年度大學院校積體電路設計競賽-研究所全客戶設計組 佳作 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
