R_L V_OUT 0 RL
L_1 V_OUT 0 L1
L_2 V_1 V_2 L_2
C_2 V_OUT V_2 C_2
L_3 V_1 0 L_3
C_3 V_1 V_IN C_3
I 0 V_IN I