# MIPS_Pipeline_CPU(项目已结束、文档持续更新中)

## MIPS 单周期CPU

顶层通路图:

![total_single_circular](./images/total_single_circular.jpg)

原理通路图:

![](./images/img.jpg)

单周期通路图(Logisim):

![](./images/scCPU_circ.jpg)

FPGA版本在master分支

# MIPS流水线CPU

正在写报告，预计三天内更新。。。