(카노맵)
사각형으로 표현된 다이어그램 각 칸 = 최소항을 의미, 각 인접칸에서의 비트는 1자리씩만 변화(그레이 코드와 유사) -> *인접한 칸끼리 묶어 변수 제거 가능: 변수 x에 대해 x+x`=1이므로
주항 : 네모칸으로 가장 크게 묶어 얻을 수 있는 최소항 => 특정 1을 포함할 수 있는 유일한 주항 = 필수적 주항
don`t care최소항 : 논리 값을 할당하지 않은 변수들의 조합으로 이루어진 최소항 => x로 표시하며 이용할 수도 안 할 수도 있음
함수 값을 1로 만드는 최소항은 1로 아닌 항은 0으로 표시 => 1인 칸들을 묶어 함수를 간략히 하는데 이용 가능(진리표에서 1인 변수 조합을 묶어서 함수를 만들 수 있으므로)
보수는 0인 칸들을 묶어 최소항의 합으로 만들면 됨 => 이에 드모르간 법칙 적용시 합의 곱 형태로 변형 가능

(NAND, NOR 게이트)
-NAND 1개 -> 인버터 NAND 2개 -> AND (NAND에 인버터 적용)  3개 -> OR((x+y) = (x`y`)`이므로 각 변수에 대해 인버터 적용 후 NAND 적용)
-NOR 1개 -> 인버터 2개 -> OR 3게 -> AND(xy = (x` + y`)`) 이므로
AND-OR-INVERT = AND + NOR로 적용 가능 NOR = INVERT AND와 동일((x+y)` = (x`y`)이므로) INVERT AND 버블을 밑으로 내려 NAND + AND 로 변형 가능
OR-AND-INVERT -> OR + NAND , NAND = INVERT OR로 변형 가능 -> 버블 내림 NOR + OR 가능
F` = 0인 최소항의 합으로 묶고 마지막에 INVERT 적용시 F(AND-OR-INVERT 형식)
F` = 1인 최소항을 합을 보수화 => 최대항의 곱 형식 INVERT 적용시 F(OR-AND-INVERT 형식)

와이어형 논리 = 특정 논리 값을 얻기 위해 출력을 직접 연결해 구현한 논리 형태
1. 컬렉터 개방형 TTL NAND 게이트로 구성된 왕이어형 AND
2. ECL 게이트로 구성된 와이어형 OR 
등이 있음

XOR 연산의 특징: 
오류검출, 정정 부호 필요 시스템에서 유용하나 하드웨어로 제조하기 어려움
교환 및 결합 가능 -> 다중입력 XOR 논리 게이트도 가능은 함
다중 입력 XOR은 기함수(1이 홀수 개일 때만 1)이며 기함수의 보수는 우함수임

패리티 생성기: 전송장치에서 패리티 비트를 생성하는 회로
패리티 검사기: 수신 장치에서 패리티를 검사하는 회로

[v]NAND, NOR을 통해 다양한 논리를 이끌어 낼 수 있는가?
[v]카노맵을 통해 부울 함수를 간단히 할 수 있으며 원리를 이해하고 있는가?
