module full_add_tb;
reg a,b,ci;
wire s,co;

full_add f1(s,co,a,b,ci);
initial begin
     $dumpfile("full_add.vcd");
     $dumpvars(0,full_add_tb);
        a=1'b0;
        b=1'b0;
        ci=1'b0;
        #100
        a=1'b0;
        b=1'b0;
        ci=1'b1;
        #100
        a=1'b0;
        b=1'b1;
        ci=1'b0;
        #100
        a=1'b0;
        b=1'b1;
        ci=1'b1;
        #100
        a=1'b1;
        b=1'b0;
        ci=1'b0;
        
end
endmodule