0.6
2016.4
Jan 23 2017
19:37:30
C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche2023.sim/sim_1/synth/func/project_tb_func_synth.vhd,1682454237,vhdl,,,,project_reti_logiche,,,,,,,,
C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche2023.srcs/sim_1/imports/testbenches/tb_1.vhd,1679755719,vhdl,C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche2023.srcs/sim_1/imports/testbenches/tb_6.vhd,,,project_tb,,,,,,,,
C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche2023.srcs/sim_1/imports/testbenches/tb_2.vhd,1679755719,vhdl,,,,,,,,,,,,
C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche2023.srcs/sim_1/imports/testbenches/tb_3.vhd,1679755719,vhdl,,,,,,,,,,,,
C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche2023.srcs/sim_1/imports/testbenches/tb_4.vhd,1679755719,vhdl,,,,,,,,,,,,
C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche2023.srcs/sim_1/imports/testbenches/tb_5.vhd,1679755719,vhdl,,,,,,,,,,,,
C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche2023.srcs/sim_1/imports/testbenches/tb_6.vhd,1679755719,vhdl,,,,,,,,,,,,
C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche2023.srcs/sim_1/imports/testbenches/tb_7.vhd,1679755719,vhdl,,,,,,,,,,,,
