AL_TRUE,VAR_0
UDMA_M2S_DWRR_CFG_SCHED_EN_DWRR,VAR_1
UDMA_M2S_DWRR_CFG_SCHED_INC_FACTOR_MASK,VAR_2
UDMA_M2S_DWRR_CFG_SCHED_INC_FACTOR_SHIFT,VAR_3
UDMA_M2S_DWRR_CFG_SCHED_PKT_MODE_EN,VAR_4
UDMA_M2S_DWRR_CFG_SCHED_WEIGHT_INC_MASK,VAR_5
UDMA_M2S_DWRR_CFG_SCHED_WEIGHT_INC_SHIFT,VAR_6
UDMA_M2S_DWRR_CTRL_DEFICIT_CNT_INIT_MASK,VAR_7
al_reg_read32,FUNC_0
al_reg_write32,FUNC_1
al_udma_m2s_sc_set,FUNC_2
udma,VAR_8
sched,VAR_9
reg,VAR_10
