## 赋值

阻塞赋值: next_state = STUDY;

用非阻塞赋值: next_state <= STUDY;

组合逻辑 用阻塞赋值
时序逻辑 用非阻塞赋值

assign

## 锁存器

锁存器只会在组合逻辑中产生, 会有毛刺

以避免latch的产生:
    1. if/else要配对
    2. case default 要写完整

## 组合逻辑

使用 assign语句

使用 always语句

在组合逻辑后 可以再加一级寄存器来实现时序逻辑输出:

1. 可以有效地滤去 组合逻辑的毛刺
2. 可以有效地进行时序计算与约束
3. 对于总线形式的输出信号来说, 容易使总线数据对齐, 从而减小总线数据间的偏移,
    减小接收端数据采样出错的概率
