Classic Timing Analyzer report for mipsHardware
Fri Oct 18 21:51:01 2019
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                       ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                 ; To                                 ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 15.174 ns                        ; reset                                ; div:inst31|loDiv[30]               ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 20.349 ns                        ; unidadeControle:inst25|alucontrol[1] ; aluresult[30]                      ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 6.672 ns                         ; clk                                  ; debug                              ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.195 ns                        ; reset                                ; unidadeControle:inst25|pcwritecond ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 37.84 MHz ( period = 26.424 ns ) ; aluSrcA:inst|aluSrcAOut[4]           ; Registrador:PC|Saida[18]           ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:B|Saida[2]               ; setSize:inst30|saidaSetSize[2]     ; clk        ; clk      ; 1345         ;
; Total number of failed paths ;                                          ;               ;                                  ;                                      ;                                    ;            ;          ; 1345         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S90F1508C3      ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                                     ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 37.84 MHz ( period = 26.424 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[18]               ; clk        ; clk      ; None                        ; None                      ; 8.793 ns                ;
; N/A                                     ; 37.95 MHz ( period = 26.348 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[27]               ; clk        ; clk      ; None                        ; None                      ; 8.747 ns                ;
; N/A                                     ; 38.16 MHz ( period = 26.206 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[0]                ; clk        ; clk      ; None                        ; None                      ; 8.698 ns                ;
; N/A                                     ; 38.18 MHz ( period = 26.192 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[26]               ; clk        ; clk      ; None                        ; None                      ; 8.690 ns                ;
; N/A                                     ; 38.28 MHz ( period = 26.122 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[20]               ; clk        ; clk      ; None                        ; None                      ; 8.652 ns                ;
; N/A                                     ; 38.85 MHz ( period = 25.742 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[9]                ; clk        ; clk      ; None                        ; None                      ; 8.418 ns                ;
; N/A                                     ; 38.93 MHz ( period = 25.688 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[8]                ; clk        ; clk      ; None                        ; None                      ; 8.383 ns                ;
; N/A                                     ; 38.93 MHz ( period = 25.686 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[14]               ; clk        ; clk      ; None                        ; None                      ; 8.397 ns                ;
; N/A                                     ; 38.94 MHz ( period = 25.682 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[18]               ; clk        ; clk      ; None                        ; None                      ; 8.751 ns                ;
; N/A                                     ; 38.94 MHz ( period = 25.678 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[12]               ; clk        ; clk      ; None                        ; None                      ; 8.394 ns                ;
; N/A                                     ; 38.95 MHz ( period = 25.676 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[18]               ; clk        ; clk      ; None                        ; None                      ; 8.746 ns                ;
; N/A                                     ; 38.97 MHz ( period = 25.662 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[28]               ; clk        ; clk      ; None                        ; None                      ; 8.375 ns                ;
; N/A                                     ; 38.97 MHz ( period = 25.662 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[22]               ; clk        ; clk      ; None                        ; None                      ; 8.383 ns                ;
; N/A                                     ; 38.99 MHz ( period = 25.646 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[29]               ; clk        ; clk      ; None                        ; None                      ; 8.354 ns                ;
; N/A                                     ; 39.01 MHz ( period = 25.632 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[10]               ; clk        ; clk      ; None                        ; None                      ; 8.368 ns                ;
; N/A                                     ; 39.01 MHz ( period = 25.632 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[11]               ; clk        ; clk      ; None                        ; None                      ; 8.368 ns                ;
; N/A                                     ; 39.03 MHz ( period = 25.622 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[18]               ; clk        ; clk      ; None                        ; None                      ; 8.560 ns                ;
; N/A                                     ; 39.05 MHz ( period = 25.606 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[30]               ; clk        ; clk      ; None                        ; None                      ; 8.354 ns                ;
; N/A                                     ; 39.05 MHz ( period = 25.606 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[27]               ; clk        ; clk      ; None                        ; None                      ; 8.705 ns                ;
; N/A                                     ; 39.06 MHz ( period = 25.600 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[27]               ; clk        ; clk      ; None                        ; None                      ; 8.700 ns                ;
; N/A                                     ; 39.12 MHz ( period = 25.562 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[1]                ; clk        ; clk      ; None                        ; None                      ; 8.323 ns                ;
; N/A                                     ; 39.15 MHz ( period = 25.546 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[27]               ; clk        ; clk      ; None                        ; None                      ; 8.514 ns                ;
; N/A                                     ; 39.23 MHz ( period = 25.492 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|muxmemtoreg[1]  ; clk        ; clk      ; None                        ; None                      ; 8.192 ns                ;
; N/A                                     ; 39.23 MHz ( period = 25.492 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|muxmemtoreg[2]  ; clk        ; clk      ; None                        ; None                      ; 8.192 ns                ;
; N/A                                     ; 39.27 MHz ( period = 25.464 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[0]                ; clk        ; clk      ; None                        ; None                      ; 8.656 ns                ;
; N/A                                     ; 39.28 MHz ( period = 25.458 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[0]                ; clk        ; clk      ; None                        ; None                      ; 8.651 ns                ;
; N/A                                     ; 39.29 MHz ( period = 25.450 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[26]               ; clk        ; clk      ; None                        ; None                      ; 8.648 ns                ;
; N/A                                     ; 39.30 MHz ( period = 25.444 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[26]               ; clk        ; clk      ; None                        ; None                      ; 8.643 ns                ;
; N/A                                     ; 39.35 MHz ( period = 25.416 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[23]               ; clk        ; clk      ; None                        ; None                      ; 8.249 ns                ;
; N/A                                     ; 39.36 MHz ( period = 25.404 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[0]                ; clk        ; clk      ; None                        ; None                      ; 8.465 ns                ;
; N/A                                     ; 39.37 MHz ( period = 25.400 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[24]               ; clk        ; clk      ; None                        ; None                      ; 8.244 ns                ;
; N/A                                     ; 39.39 MHz ( period = 25.390 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[26]               ; clk        ; clk      ; None                        ; None                      ; 8.457 ns                ;
; N/A                                     ; 39.40 MHz ( period = 25.380 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[20]               ; clk        ; clk      ; None                        ; None                      ; 8.610 ns                ;
; N/A                                     ; 39.40 MHz ( period = 25.378 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[2]                ; clk        ; clk      ; None                        ; None                      ; 8.216 ns                ;
; N/A                                     ; 39.41 MHz ( period = 25.374 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[20]               ; clk        ; clk      ; None                        ; None                      ; 8.605 ns                ;
; N/A                                     ; 39.43 MHz ( period = 25.360 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[7]                ; clk        ; clk      ; None                        ; None                      ; 8.221 ns                ;
; N/A                                     ; 39.44 MHz ( period = 25.358 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[13]               ; clk        ; clk      ; None                        ; None                      ; 8.225 ns                ;
; N/A                                     ; 39.46 MHz ( period = 25.340 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[5]                ; clk        ; clk      ; None                        ; None                      ; 8.214 ns                ;
; N/A                                     ; 39.49 MHz ( period = 25.322 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[16]               ; clk        ; clk      ; None                        ; None                      ; 8.205 ns                ;
; N/A                                     ; 39.49 MHz ( period = 25.320 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[20]               ; clk        ; clk      ; None                        ; None                      ; 8.419 ns                ;
; N/A                                     ; 39.53 MHz ( period = 25.298 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[19]               ; clk        ; clk      ; None                        ; None                      ; 8.192 ns                ;
; N/A                                     ; 39.54 MHz ( period = 25.294 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[4]                ; clk        ; clk      ; None                        ; None                      ; 8.189 ns                ;
; N/A                                     ; 39.55 MHz ( period = 25.286 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[3]                ; clk        ; clk      ; None                        ; None                      ; 8.179 ns                ;
; N/A                                     ; 39.55 MHz ( period = 25.284 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[18]               ; clk        ; clk      ; None                        ; None                      ; 8.553 ns                ;
; N/A                                     ; 39.56 MHz ( period = 25.278 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[6]                ; clk        ; clk      ; None                        ; None                      ; 8.184 ns                ;
; N/A                                     ; 39.61 MHz ( period = 25.248 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[15]               ; clk        ; clk      ; None                        ; None                      ; 8.158 ns                ;
; N/A                                     ; 39.63 MHz ( period = 25.236 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[31]               ; clk        ; clk      ; None                        ; None                      ; 8.149 ns                ;
; N/A                                     ; 39.67 MHz ( period = 25.208 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[27]               ; clk        ; clk      ; None                        ; None                      ; 8.507 ns                ;
; N/A                                     ; 39.71 MHz ( period = 25.184 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|lscontrol[1]    ; clk        ; clk      ; None                        ; None                      ; 7.746 ns                ;
; N/A                                     ; 39.71 MHz ( period = 25.184 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|lscontrol[0]    ; clk        ; clk      ; None                        ; None                      ; 7.746 ns                ;
; N/A                                     ; 39.75 MHz ( period = 25.156 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[21]               ; clk        ; clk      ; None                        ; None                      ; 8.129 ns                ;
; N/A                                     ; 39.81 MHz ( period = 25.120 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[17]               ; clk        ; clk      ; None                        ; None                      ; 8.110 ns                ;
; N/A                                     ; 39.82 MHz ( period = 25.110 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[25]               ; clk        ; clk      ; None                        ; None                      ; 8.103 ns                ;
; N/A                                     ; 39.89 MHz ( period = 25.066 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[0]                ; clk        ; clk      ; None                        ; None                      ; 8.458 ns                ;
; N/A                                     ; 39.92 MHz ( period = 25.052 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[26]               ; clk        ; clk      ; None                        ; None                      ; 8.450 ns                ;
; N/A                                     ; 40.00 MHz ( period = 25.000 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[9]                ; clk        ; clk      ; None                        ; None                      ; 8.376 ns                ;
; N/A                                     ; 40.01 MHz ( period = 24.994 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[9]                ; clk        ; clk      ; None                        ; None                      ; 8.371 ns                ;
; N/A                                     ; 40.03 MHz ( period = 24.982 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[20]               ; clk        ; clk      ; None                        ; None                      ; 8.412 ns                ;
; N/A                                     ; 40.03 MHz ( period = 24.982 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[18]               ; clk        ; clk      ; None                        ; None                      ; 8.400 ns                ;
; N/A                                     ; 40.09 MHz ( period = 24.946 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[8]                ; clk        ; clk      ; None                        ; None                      ; 8.341 ns                ;
; N/A                                     ; 40.09 MHz ( period = 24.944 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[14]               ; clk        ; clk      ; None                        ; None                      ; 8.355 ns                ;
; N/A                                     ; 40.10 MHz ( period = 24.940 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[8]                ; clk        ; clk      ; None                        ; None                      ; 8.336 ns                ;
; N/A                                     ; 40.10 MHz ( period = 24.940 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[9]                ; clk        ; clk      ; None                        ; None                      ; 8.185 ns                ;
; N/A                                     ; 40.10 MHz ( period = 24.938 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[14]               ; clk        ; clk      ; None                        ; None                      ; 8.350 ns                ;
; N/A                                     ; 40.10 MHz ( period = 24.936 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[12]               ; clk        ; clk      ; None                        ; None                      ; 8.352 ns                ;
; N/A                                     ; 40.11 MHz ( period = 24.930 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[12]               ; clk        ; clk      ; None                        ; None                      ; 8.347 ns                ;
; N/A                                     ; 40.13 MHz ( period = 24.920 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[28]               ; clk        ; clk      ; None                        ; None                      ; 8.333 ns                ;
; N/A                                     ; 40.13 MHz ( period = 24.920 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[22]               ; clk        ; clk      ; None                        ; None                      ; 8.341 ns                ;
; N/A                                     ; 40.14 MHz ( period = 24.914 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[28]               ; clk        ; clk      ; None                        ; None                      ; 8.328 ns                ;
; N/A                                     ; 40.14 MHz ( period = 24.914 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[22]               ; clk        ; clk      ; None                        ; None                      ; 8.336 ns                ;
; N/A                                     ; 40.15 MHz ( period = 24.906 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[27]               ; clk        ; clk      ; None                        ; None                      ; 8.354 ns                ;
; N/A                                     ; 40.15 MHz ( period = 24.904 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[29]               ; clk        ; clk      ; None                        ; None                      ; 8.312 ns                ;
; N/A                                     ; 40.16 MHz ( period = 24.898 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[29]               ; clk        ; clk      ; None                        ; None                      ; 8.307 ns                ;
; N/A                                     ; 40.18 MHz ( period = 24.890 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[10]               ; clk        ; clk      ; None                        ; None                      ; 8.326 ns                ;
; N/A                                     ; 40.18 MHz ( period = 24.890 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[11]               ; clk        ; clk      ; None                        ; None                      ; 8.326 ns                ;
; N/A                                     ; 40.18 MHz ( period = 24.886 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[8]                ; clk        ; clk      ; None                        ; None                      ; 8.150 ns                ;
; N/A                                     ; 40.19 MHz ( period = 24.884 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[14]               ; clk        ; clk      ; None                        ; None                      ; 8.164 ns                ;
; N/A                                     ; 40.19 MHz ( period = 24.884 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[10]               ; clk        ; clk      ; None                        ; None                      ; 8.321 ns                ;
; N/A                                     ; 40.19 MHz ( period = 24.884 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[11]               ; clk        ; clk      ; None                        ; None                      ; 8.321 ns                ;
; N/A                                     ; 40.20 MHz ( period = 24.876 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[12]               ; clk        ; clk      ; None                        ; None                      ; 8.161 ns                ;
; N/A                                     ; 40.22 MHz ( period = 24.864 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[30]               ; clk        ; clk      ; None                        ; None                      ; 8.312 ns                ;
; N/A                                     ; 40.23 MHz ( period = 24.860 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[28]               ; clk        ; clk      ; None                        ; None                      ; 8.142 ns                ;
; N/A                                     ; 40.23 MHz ( period = 24.860 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[22]               ; clk        ; clk      ; None                        ; None                      ; 8.150 ns                ;
; N/A                                     ; 40.23 MHz ( period = 24.858 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[30]               ; clk        ; clk      ; None                        ; None                      ; 8.307 ns                ;
; N/A                                     ; 40.25 MHz ( period = 24.844 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[29]               ; clk        ; clk      ; None                        ; None                      ; 8.121 ns                ;
; N/A                                     ; 40.27 MHz ( period = 24.830 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[10]               ; clk        ; clk      ; None                        ; None                      ; 8.135 ns                ;
; N/A                                     ; 40.27 MHz ( period = 24.830 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[11]               ; clk        ; clk      ; None                        ; None                      ; 8.135 ns                ;
; N/A                                     ; 40.29 MHz ( period = 24.820 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[1]                ; clk        ; clk      ; None                        ; None                      ; 8.281 ns                ;
; N/A                                     ; 40.30 MHz ( period = 24.814 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[1]                ; clk        ; clk      ; None                        ; None                      ; 8.276 ns                ;
; N/A                                     ; 40.32 MHz ( period = 24.804 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[30]               ; clk        ; clk      ; None                        ; None                      ; 8.121 ns                ;
; N/A                                     ; 40.38 MHz ( period = 24.764 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[0]                ; clk        ; clk      ; None                        ; None                      ; 8.305 ns                ;
; N/A                                     ; 40.39 MHz ( period = 24.760 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[1]                ; clk        ; clk      ; None                        ; None                      ; 8.090 ns                ;
; N/A                                     ; 40.40 MHz ( period = 24.750 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[26]               ; clk        ; clk      ; None                        ; None                      ; 8.297 ns                ;
; N/A                                     ; 40.40 MHz ( period = 24.750 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|muxmemtoreg[1]  ; clk        ; clk      ; None                        ; None                      ; 8.150 ns                ;
; N/A                                     ; 40.40 MHz ( period = 24.750 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|muxmemtoreg[2]  ; clk        ; clk      ; None                        ; None                      ; 8.150 ns                ;
; N/A                                     ; 40.41 MHz ( period = 24.744 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; unidadeControle:inst25|muxmemtoreg[1]  ; clk        ; clk      ; None                        ; None                      ; 8.145 ns                ;
; N/A                                     ; 40.41 MHz ( period = 24.744 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; unidadeControle:inst25|muxmemtoreg[2]  ; clk        ; clk      ; None                        ; None                      ; 8.145 ns                ;
; N/A                                     ; 40.43 MHz ( period = 24.732 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|sscontrol[1]    ; clk        ; clk      ; None                        ; None                      ; 7.473 ns                ;
; N/A                                     ; 40.46 MHz ( period = 24.718 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|sscontrol[0]    ; clk        ; clk      ; None                        ; None                      ; 7.466 ns                ;
; N/A                                     ; 40.50 MHz ( period = 24.690 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; unidadeControle:inst25|muxmemtoreg[1]  ; clk        ; clk      ; None                        ; None                      ; 7.959 ns                ;
; N/A                                     ; 40.50 MHz ( period = 24.690 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; unidadeControle:inst25|muxmemtoreg[2]  ; clk        ; clk      ; None                        ; None                      ; 7.959 ns                ;
; N/A                                     ; 40.52 MHz ( period = 24.680 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[20]               ; clk        ; clk      ; None                        ; None                      ; 8.259 ns                ;
; N/A                                     ; 40.53 MHz ( period = 24.676 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|muxpcsource[2]  ; clk        ; clk      ; None                        ; None                      ; 7.422 ns                ;
; N/A                                     ; 40.53 MHz ( period = 24.674 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[23]               ; clk        ; clk      ; None                        ; None                      ; 8.207 ns                ;
; N/A                                     ; 40.54 MHz ( period = 24.668 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[23]               ; clk        ; clk      ; None                        ; None                      ; 8.202 ns                ;
; N/A                                     ; 40.55 MHz ( period = 24.658 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[24]               ; clk        ; clk      ; None                        ; None                      ; 8.202 ns                ;
; N/A                                     ; 40.56 MHz ( period = 24.652 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[24]               ; clk        ; clk      ; None                        ; None                      ; 8.197 ns                ;
; N/A                                     ; 40.59 MHz ( period = 24.636 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[2]                ; clk        ; clk      ; None                        ; None                      ; 8.174 ns                ;
; N/A                                     ; 40.60 MHz ( period = 24.630 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[2]                ; clk        ; clk      ; None                        ; None                      ; 8.169 ns                ;
; N/A                                     ; 40.62 MHz ( period = 24.618 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[7]                ; clk        ; clk      ; None                        ; None                      ; 8.179 ns                ;
; N/A                                     ; 40.62 MHz ( period = 24.616 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[13]               ; clk        ; clk      ; None                        ; None                      ; 8.183 ns                ;
; N/A                                     ; 40.63 MHz ( period = 24.614 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[23]               ; clk        ; clk      ; None                        ; None                      ; 8.016 ns                ;
; N/A                                     ; 40.63 MHz ( period = 24.612 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[7]                ; clk        ; clk      ; None                        ; None                      ; 8.174 ns                ;
; N/A                                     ; 40.63 MHz ( period = 24.610 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[13]               ; clk        ; clk      ; None                        ; None                      ; 8.178 ns                ;
; N/A                                     ; 40.65 MHz ( period = 24.602 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[9]                ; clk        ; clk      ; None                        ; None                      ; 8.178 ns                ;
; N/A                                     ; 40.65 MHz ( period = 24.598 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[5]                ; clk        ; clk      ; None                        ; None                      ; 8.172 ns                ;
; N/A                                     ; 40.65 MHz ( period = 24.598 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[24]               ; clk        ; clk      ; None                        ; None                      ; 8.011 ns                ;
; N/A                                     ; 40.66 MHz ( period = 24.592 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[5]                ; clk        ; clk      ; None                        ; None                      ; 8.167 ns                ;
; N/A                                     ; 40.68 MHz ( period = 24.580 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[16]               ; clk        ; clk      ; None                        ; None                      ; 8.163 ns                ;
; N/A                                     ; 40.69 MHz ( period = 24.576 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[2]                ; clk        ; clk      ; None                        ; None                      ; 7.983 ns                ;
; N/A                                     ; 40.69 MHz ( period = 24.574 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[16]               ; clk        ; clk      ; None                        ; None                      ; 8.158 ns                ;
; N/A                                     ; 40.70 MHz ( period = 24.568 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|shiftcontrol[1] ; clk        ; clk      ; None                        ; None                      ; 7.878 ns                ;
; N/A                                     ; 40.70 MHz ( period = 24.568 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|shiftcontrol[0] ; clk        ; clk      ; None                        ; None                      ; 7.878 ns                ;
; N/A                                     ; 40.71 MHz ( period = 24.562 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|muxpcsource[1]  ; clk        ; clk      ; None                        ; None                      ; 7.515 ns                ;
; N/A                                     ; 40.72 MHz ( period = 24.558 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[7]                ; clk        ; clk      ; None                        ; None                      ; 7.988 ns                ;
; N/A                                     ; 40.72 MHz ( period = 24.558 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|muxxxchgctrl    ; clk        ; clk      ; None                        ; None                      ; 7.517 ns                ;
; N/A                                     ; 40.72 MHz ( period = 24.556 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[19]               ; clk        ; clk      ; None                        ; None                      ; 8.150 ns                ;
; N/A                                     ; 40.72 MHz ( period = 24.556 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[13]               ; clk        ; clk      ; None                        ; None                      ; 7.992 ns                ;
; N/A                                     ; 40.73 MHz ( period = 24.552 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[4]                ; clk        ; clk      ; None                        ; None                      ; 8.147 ns                ;
; N/A                                     ; 40.73 MHz ( period = 24.550 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[19]               ; clk        ; clk      ; None                        ; None                      ; 8.145 ns                ;
; N/A                                     ; 40.74 MHz ( period = 24.548 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[8]                ; clk        ; clk      ; None                        ; None                      ; 8.143 ns                ;
; N/A                                     ; 40.74 MHz ( period = 24.546 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[4]                ; clk        ; clk      ; None                        ; None                      ; 8.142 ns                ;
; N/A                                     ; 40.74 MHz ( period = 24.546 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[14]               ; clk        ; clk      ; None                        ; None                      ; 8.157 ns                ;
; N/A                                     ; 40.74 MHz ( period = 24.544 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[3]                ; clk        ; clk      ; None                        ; None                      ; 8.137 ns                ;
; N/A                                     ; 40.75 MHz ( period = 24.538 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[3]                ; clk        ; clk      ; None                        ; None                      ; 8.132 ns                ;
; N/A                                     ; 40.75 MHz ( period = 24.538 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[5]                ; clk        ; clk      ; None                        ; None                      ; 7.981 ns                ;
; N/A                                     ; 40.75 MHz ( period = 24.538 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[12]               ; clk        ; clk      ; None                        ; None                      ; 8.154 ns                ;
; N/A                                     ; 40.76 MHz ( period = 24.536 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[6]                ; clk        ; clk      ; None                        ; None                      ; 8.142 ns                ;
; N/A                                     ; 40.77 MHz ( period = 24.530 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[6]                ; clk        ; clk      ; None                        ; None                      ; 8.137 ns                ;
; N/A                                     ; 40.78 MHz ( period = 24.522 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[28]               ; clk        ; clk      ; None                        ; None                      ; 8.135 ns                ;
; N/A                                     ; 40.78 MHz ( period = 24.522 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[22]               ; clk        ; clk      ; None                        ; None                      ; 8.143 ns                ;
; N/A                                     ; 40.78 MHz ( period = 24.520 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|pcwrite         ; clk        ; clk      ; None                        ; None                      ; 7.847 ns                ;
; N/A                                     ; 40.78 MHz ( period = 24.520 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[16]               ; clk        ; clk      ; None                        ; None                      ; 7.972 ns                ;
; N/A                                     ; 40.78 MHz ( period = 24.520 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|muxshiftsrcb    ; clk        ; clk      ; None                        ; None                      ; 7.847 ns                ;
; N/A                                     ; 40.80 MHz ( period = 24.512 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|muxregdst[0]    ; clk        ; clk      ; None                        ; None                      ; 7.458 ns                ;
; N/A                                     ; 40.81 MHz ( period = 24.506 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[29]               ; clk        ; clk      ; None                        ; None                      ; 8.114 ns                ;
; N/A                                     ; 40.81 MHz ( period = 24.506 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[15]               ; clk        ; clk      ; None                        ; None                      ; 8.116 ns                ;
; N/A                                     ; 40.82 MHz ( period = 24.500 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[15]               ; clk        ; clk      ; None                        ; None                      ; 8.111 ns                ;
; N/A                                     ; 40.82 MHz ( period = 24.496 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[19]               ; clk        ; clk      ; None                        ; None                      ; 7.959 ns                ;
; N/A                                     ; 40.83 MHz ( period = 24.494 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[31]               ; clk        ; clk      ; None                        ; None                      ; 8.107 ns                ;
; N/A                                     ; 40.83 MHz ( period = 24.492 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[4]                ; clk        ; clk      ; None                        ; None                      ; 7.956 ns                ;
; N/A                                     ; 40.83 MHz ( period = 24.492 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[10]               ; clk        ; clk      ; None                        ; None                      ; 8.128 ns                ;
; N/A                                     ; 40.83 MHz ( period = 24.492 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[11]               ; clk        ; clk      ; None                        ; None                      ; 8.128 ns                ;
; N/A                                     ; 40.84 MHz ( period = 24.488 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[31]               ; clk        ; clk      ; None                        ; None                      ; 8.102 ns                ;
; N/A                                     ; 40.84 MHz ( period = 24.484 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[3]                ; clk        ; clk      ; None                        ; None                      ; 7.946 ns                ;
; N/A                                     ; 40.86 MHz ( period = 24.476 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[6]                ; clk        ; clk      ; None                        ; None                      ; 7.951 ns                ;
; N/A                                     ; 40.87 MHz ( period = 24.466 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[30]               ; clk        ; clk      ; None                        ; None                      ; 8.114 ns                ;
; N/A                                     ; 40.91 MHz ( period = 24.446 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[15]               ; clk        ; clk      ; None                        ; None                      ; 7.925 ns                ;
; N/A                                     ; 40.91 MHz ( period = 24.442 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|lscontrol[1]    ; clk        ; clk      ; None                        ; None                      ; 7.704 ns                ;
; N/A                                     ; 40.91 MHz ( period = 24.442 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|lscontrol[0]    ; clk        ; clk      ; None                        ; None                      ; 7.704 ns                ;
; N/A                                     ; 40.92 MHz ( period = 24.438 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|muxalusrca[1]   ; clk        ; clk      ; None                        ; None                      ; 7.415 ns                ;
; N/A                                     ; 40.92 MHz ( period = 24.438 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|muxpcsource[0]  ; clk        ; clk      ; None                        ; None                      ; 7.415 ns                ;
; N/A                                     ; 40.92 MHz ( period = 24.436 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; unidadeControle:inst25|lscontrol[1]    ; clk        ; clk      ; None                        ; None                      ; 7.699 ns                ;
; N/A                                     ; 40.92 MHz ( period = 24.436 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; unidadeControle:inst25|lscontrol[0]    ; clk        ; clk      ; None                        ; None                      ; 7.699 ns                ;
; N/A                                     ; 40.93 MHz ( period = 24.434 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[31]               ; clk        ; clk      ; None                        ; None                      ; 7.916 ns                ;
; N/A                                     ; 40.95 MHz ( period = 24.422 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[1]                ; clk        ; clk      ; None                        ; None                      ; 8.083 ns                ;
; N/A                                     ; 40.96 MHz ( period = 24.414 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[21]               ; clk        ; clk      ; None                        ; None                      ; 8.087 ns                ;
; N/A                                     ; 40.97 MHz ( period = 24.408 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[21]               ; clk        ; clk      ; None                        ; None                      ; 8.082 ns                ;
; N/A                                     ; 41.01 MHz ( period = 24.382 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; unidadeControle:inst25|lscontrol[1]    ; clk        ; clk      ; None                        ; None                      ; 7.513 ns                ;
; N/A                                     ; 41.01 MHz ( period = 24.382 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; unidadeControle:inst25|lscontrol[0]    ; clk        ; clk      ; None                        ; None                      ; 7.513 ns                ;
; N/A                                     ; 41.02 MHz ( period = 24.378 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[17]               ; clk        ; clk      ; None                        ; None                      ; 8.068 ns                ;
; N/A                                     ; 41.03 MHz ( period = 24.372 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[17]               ; clk        ; clk      ; None                        ; None                      ; 8.063 ns                ;
; N/A                                     ; 41.04 MHz ( period = 24.368 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[25]               ; clk        ; clk      ; None                        ; None                      ; 8.061 ns                ;
; N/A                                     ; 41.05 MHz ( period = 24.362 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[25]               ; clk        ; clk      ; None                        ; None                      ; 8.056 ns                ;
; N/A                                     ; 41.06 MHz ( period = 24.354 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[21]               ; clk        ; clk      ; None                        ; None                      ; 7.896 ns                ;
; N/A                                     ; 41.06 MHz ( period = 24.352 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|muxmemtoreg[1]  ; clk        ; clk      ; None                        ; None                      ; 7.952 ns                ;
; N/A                                     ; 41.06 MHz ( period = 24.352 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|muxmemtoreg[2]  ; clk        ; clk      ; None                        ; None                      ; 7.952 ns                ;
; N/A                                     ; 41.08 MHz ( period = 24.340 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[18]               ; clk        ; clk      ; None                        ; None                      ; 8.091 ns                ;
; N/A                                     ; 41.12 MHz ( period = 24.318 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[17]               ; clk        ; clk      ; None                        ; None                      ; 7.877 ns                ;
; N/A                                     ; 41.14 MHz ( period = 24.308 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[25]               ; clk        ; clk      ; None                        ; None                      ; 7.870 ns                ;
; N/A                                     ; 41.15 MHz ( period = 24.300 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[9]                ; clk        ; clk      ; None                        ; None                      ; 8.025 ns                ;
; N/A                                     ; 41.19 MHz ( period = 24.276 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[23]               ; clk        ; clk      ; None                        ; None                      ; 8.009 ns                ;
; N/A                                     ; 41.21 MHz ( period = 24.264 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[27]               ; clk        ; clk      ; None                        ; None                      ; 8.045 ns                ;
; N/A                                     ; 41.22 MHz ( period = 24.260 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[24]               ; clk        ; clk      ; None                        ; None                      ; 8.004 ns                ;
; N/A                                     ; 41.24 MHz ( period = 24.246 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[8]                ; clk        ; clk      ; None                        ; None                      ; 7.990 ns                ;
; N/A                                     ; 41.25 MHz ( period = 24.244 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[14]               ; clk        ; clk      ; None                        ; None                      ; 8.004 ns                ;
; N/A                                     ; 41.26 MHz ( period = 24.238 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[2]                ; clk        ; clk      ; None                        ; None                      ; 7.976 ns                ;
; N/A                                     ; 41.26 MHz ( period = 24.236 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[12]               ; clk        ; clk      ; None                        ; None                      ; 8.001 ns                ;
; N/A                                     ; 41.29 MHz ( period = 24.220 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[28]               ; clk        ; clk      ; None                        ; None                      ; 7.982 ns                ;
; N/A                                     ; 41.29 MHz ( period = 24.220 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[7]                ; clk        ; clk      ; None                        ; None                      ; 7.981 ns                ;
; N/A                                     ; 41.29 MHz ( period = 24.220 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[22]               ; clk        ; clk      ; None                        ; None                      ; 7.990 ns                ;
; N/A                                     ; 41.29 MHz ( period = 24.218 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[13]               ; clk        ; clk      ; None                        ; None                      ; 7.985 ns                ;
; N/A                                     ; 41.32 MHz ( period = 24.204 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[29]               ; clk        ; clk      ; None                        ; None                      ; 7.961 ns                ;
; N/A                                     ; 41.32 MHz ( period = 24.204 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|iordmux[1]      ; clk        ; clk      ; None                        ; None                      ; 7.242 ns                ;
; N/A                                     ; 41.32 MHz ( period = 24.200 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[5]                ; clk        ; clk      ; None                        ; None                      ; 7.974 ns                ;
; N/A                                     ; 41.34 MHz ( period = 24.190 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[10]               ; clk        ; clk      ; None                        ; None                      ; 7.975 ns                ;
; N/A                                     ; 41.34 MHz ( period = 24.190 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[11]               ; clk        ; clk      ; None                        ; None                      ; 7.975 ns                ;
; N/A                                     ; 41.35 MHz ( period = 24.182 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[16]               ; clk        ; clk      ; None                        ; None                      ; 7.965 ns                ;
; N/A                                     ; 41.36 MHz ( period = 24.176 ns )                    ; aluSrcA:inst|aluSrcAOut[8] ; Registrador:PC|Saida[18]               ; clk        ; clk      ; None                        ; None                      ; 8.010 ns                ;
; N/A                                     ; 41.38 MHz ( period = 24.164 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[30]               ; clk        ; clk      ; None                        ; None                      ; 7.961 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                                        ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                             ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                              ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[2]                              ; setSize:inst30|saidaSetSize[2]  ; clk        ; clk      ; None                       ; None                       ; 0.489 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; setSize:inst30|saidaSetSize[5]  ; clk        ; clk      ; None                       ; None                       ; 0.544 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadSize:inst29|lsOut[2]        ; clk        ; clk      ; None                       ; None                       ; 0.611 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[7]                              ; setSize:inst30|saidaSetSize[7]  ; clk        ; clk      ; None                       ; None                       ; 0.615 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; setSize:inst30|saidaSetSize[1]  ; clk        ; clk      ; None                       ; None                       ; 0.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; setSize:inst30|saidaSetSize[16] ; clk        ; clk      ; None                       ; None                       ; 0.711 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[0]                              ; setSize:inst30|saidaSetSize[0]  ; clk        ; clk      ; None                       ; None                       ; 0.736 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; setSize:inst30|saidaSetSize[11] ; clk        ; clk      ; None                       ; None                       ; 0.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; setSize:inst30|saidaSetSize[15] ; clk        ; clk      ; None                       ; None                       ; 0.736 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[18]                             ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 0.918 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[12]                        ; iord:inst5|iordOut[12]          ; clk        ; clk      ; None                       ; None                       ; 0.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadSize:inst29|lsOut[3]        ; clk        ; clk      ; None                       ; None                       ; 0.612 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; loadSize:inst29|lsOut[13]       ; clk        ; clk      ; None                       ; None                       ; 0.802 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadSize:inst29|lsOut[27]       ; clk        ; clk      ; None                       ; None                       ; 0.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadSize:inst29|lsOut[6]        ; clk        ; clk      ; None                       ; None                       ; 0.648 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[27]       ; clk        ; clk      ; None                       ; None                       ; 1.288 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[10]                             ; setSize:inst30|saidaSetSize[10] ; clk        ; clk      ; None                       ; None                       ; 0.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; setSize:inst30|saidaSetSize[22] ; clk        ; clk      ; None                       ; None                       ; 0.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 1.512 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 0.873 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 1.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; setSize:inst30|saidaSetSize[19] ; clk        ; clk      ; None                       ; None                       ; 0.884 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxregdst[0]                 ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.079 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[12]                             ; setSize:inst30|saidaSetSize[12] ; clk        ; clk      ; None                       ; None                       ; 0.887 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[5]                            ; pcSource:inst16|pcSourceOut[5]  ; clk        ; clk      ; None                       ; None                       ; 0.681 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[3]                            ; pcSource:inst16|pcSourceOut[3]  ; clk        ; clk      ; None                       ; None                       ; 0.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[16]                           ; memToReg:inst7|memToRegOut[16]  ; clk        ; clk      ; None                       ; None                       ; 1.270 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; loadSize:inst29|lsOut[5]        ; clk        ; clk      ; None                       ; None                       ; 0.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; setSize:inst30|saidaSetSize[8]  ; clk        ; clk      ; None                       ; None                       ; 0.913 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[11]                             ; setSize:inst30|saidaSetSize[11] ; clk        ; clk      ; None                       ; None                       ; 0.910 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[16]                        ; iord:inst5|iordOut[16]          ; clk        ; clk      ; None                       ; None                       ; 0.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; setSize:inst30|saidaSetSize[20] ; clk        ; clk      ; None                       ; None                       ; 0.917 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; loadSize:inst29|lsOut[18]       ; clk        ; clk      ; None                       ; None                       ; 0.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; setSize:inst30|saidaSetSize[30] ; clk        ; clk      ; None                       ; None                       ; 1.150 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; loadSize:inst29|lsOut[1]        ; clk        ; clk      ; None                       ; None                       ; 0.780 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 0.962 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[13]                             ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 1.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[0]                       ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; None                       ; None                       ; 0.851 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; setSize:inst30|saidaSetSize[21] ; clk        ; clk      ; None                       ; None                       ; 1.041 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; setSize:inst30|saidaSetSize[28] ; clk        ; clk      ; None                       ; None                       ; 1.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[7]                         ; iord:inst5|iordOut[7]           ; clk        ; clk      ; None                       ; None                       ; 0.951 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[21]                        ; pcSource:inst16|pcSourceOut[21] ; clk        ; clk      ; None                       ; None                       ; 1.054 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[2]                            ; pcSource:inst16|pcSourceOut[2]  ; clk        ; clk      ; None                       ; None                       ; 0.842 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[1]                         ; memToReg:inst7|memToRegOut[1]   ; clk        ; clk      ; None                       ; None                       ; 1.253 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; setSize:inst30|saidaSetSize[12] ; clk        ; clk      ; None                       ; None                       ; 1.070 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[8]                         ; iord:inst5|iordOut[8]           ; clk        ; clk      ; None                       ; None                       ; 0.802 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 1.084 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[14]                             ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 1.106 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[23]                        ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 1.299 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadSize:inst29|lsOut[7]        ; clk        ; clk      ; None                       ; None                       ; 0.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; setSize:inst30|saidaSetSize[17] ; clk        ; clk      ; None                       ; None                       ; 1.114 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[15]                             ; setSize:inst30|saidaSetSize[15] ; clk        ; clk      ; None                       ; None                       ; 1.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[0]                             ; iord:inst5|iordOut[0]           ; clk        ; clk      ; None                       ; None                       ; 1.060 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; setSize:inst30|saidaSetSize[10] ; clk        ; clk      ; None                       ; None                       ; 1.135 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[7]                         ; pcSource:inst16|pcSourceOut[7]  ; clk        ; clk      ; None                       ; None                       ; 0.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[22]                        ; iord:inst5|iordOut[22]          ; clk        ; clk      ; None                       ; None                       ; 1.069 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[9]                         ; iord:inst5|iordOut[9]           ; clk        ; clk      ; None                       ; None                       ; 0.904 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[18]                            ; iord:inst5|iordOut[18]          ; clk        ; clk      ; None                       ; None                       ; 1.133 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[12]                            ; iord:inst5|iordOut[12]          ; clk        ; clk      ; None                       ; None                       ; 1.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 1.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[0]                            ; pcSource:inst16|pcSourceOut[0]  ; clk        ; clk      ; None                       ; None                       ; 1.024 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; pcSource:inst16|pcSourceOut[5]  ; clk        ; clk      ; None                       ; None                       ; 1.023 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadSize:inst29|lsOut[16]       ; clk        ; clk      ; None                       ; None                       ; 1.073 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; loadSize:inst29|lsOut[9]        ; clk        ; clk      ; None                       ; None                       ; 1.073 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; setSize:inst30|saidaSetSize[24] ; clk        ; clk      ; None                       ; None                       ; 1.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|iordmux[2]                   ; iord:inst5|iordOut[0]           ; clk        ; clk      ; None                       ; None                       ; 1.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 1.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[5]                             ; iord:inst5|iordOut[5]           ; clk        ; clk      ; None                       ; None                       ; 1.163 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 1.255 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[17]                        ; iord:inst5|iordOut[17]          ; clk        ; clk      ; None                       ; None                       ; 0.988 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[7]                             ; iord:inst5|iordOut[7]           ; clk        ; clk      ; None                       ; None                       ; 1.167 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:loUnit|Saida[16]                        ; memToReg:inst7|memToRegOut[16]  ; clk        ; clk      ; None                       ; None                       ; 1.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; pcSource:inst16|pcSourceOut[7]  ; clk        ; clk      ; None                       ; None                       ; 1.054 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[10]                        ; iord:inst5|iordOut[10]          ; clk        ; clk      ; None                       ; None                       ; 1.010 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[25]                        ; iord:inst5|iordOut[25]          ; clk        ; clk      ; None                       ; None                       ; 1.188 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[25]                            ; iord:inst5|iordOut[25]          ; clk        ; clk      ; None                       ; None                       ; 1.192 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[0]                         ; iord:inst5|iordOut[0]           ; clk        ; clk      ; None                       ; None                       ; 1.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[4]                            ; pcSource:inst16|pcSourceOut[4]  ; clk        ; clk      ; None                       ; None                       ; 1.085 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; memToReg:inst7|memToRegOut[13]  ; clk        ; clk      ; None                       ; None                       ; 1.498 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[11]                            ; iord:inst5|iordOut[11]          ; clk        ; clk      ; None                       ; None                       ; 1.030 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[20]                           ; pcSource:inst16|pcSourceOut[20] ; clk        ; clk      ; None                       ; None                       ; 1.094 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[17]                        ; pcSource:inst16|pcSourceOut[17] ; clk        ; clk      ; None                       ; None                       ; 1.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[18]       ; clk        ; clk      ; None                       ; None                       ; 1.597 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[6]                              ; setSize:inst30|saidaSetSize[6]  ; clk        ; clk      ; None                       ; None                       ; 1.451 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadSize:inst29|lsOut[24]       ; clk        ; clk      ; None                       ; None                       ; 1.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[26]                             ; setSize:inst30|saidaSetSize[26] ; clk        ; clk      ; None                       ; None                       ; 1.326 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[8]                         ; pcSource:inst16|pcSourceOut[8]  ; clk        ; clk      ; None                       ; None                       ; 1.133 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[13]                      ; memToReg:inst7|memToRegOut[13]  ; clk        ; clk      ; None                       ; None                       ; 1.540 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[27]                        ; iord:inst5|iordOut[27]          ; clk        ; clk      ; None                       ; None                       ; 1.081 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[24]                        ; pcSource:inst16|pcSourceOut[24] ; clk        ; clk      ; None                       ; None                       ; 1.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; iord:inst5|iordOut[31]          ; clk        ; clk      ; None                       ; None                       ; 1.102 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[20]                        ; pcSource:inst16|pcSourceOut[20] ; clk        ; clk      ; None                       ; None                       ; 1.165 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; pcSource:inst16|pcSourceOut[4]  ; clk        ; clk      ; None                       ; None                       ; 1.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 1.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 1.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; loadSize:inst29|lsOut[30]       ; clk        ; clk      ; None                       ; None                       ; 1.229 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[31]                        ; iord:inst5|iordOut[31]          ; clk        ; clk      ; None                       ; None                       ; 1.138 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[19]                        ; pcSource:inst16|pcSourceOut[19] ; clk        ; clk      ; None                       ; None                       ; 1.200 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[11]                        ; iord:inst5|iordOut[11]          ; clk        ; clk      ; None                       ; None                       ; 1.140 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[14]                           ; pcSource:inst16|pcSourceOut[14] ; clk        ; clk      ; None                       ; None                       ; 1.415 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; iord:inst5|iordOut[27]          ; clk        ; clk      ; None                       ; None                       ; 1.146 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[22]                            ; iord:inst5|iordOut[22]          ; clk        ; clk      ; None                       ; None                       ; 1.331 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[6]                            ; pcSource:inst16|pcSourceOut[6]  ; clk        ; clk      ; None                       ; None                       ; 1.216 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[14]                            ; iord:inst5|iordOut[14]          ; clk        ; clk      ; None                       ; None                       ; 1.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[29]                           ; pcSource:inst16|pcSourceOut[29] ; clk        ; clk      ; None                       ; None                       ; 1.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[2]                             ; iord:inst5|iordOut[2]           ; clk        ; clk      ; None                       ; None                       ; 1.165 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[4]                             ; iord:inst5|iordOut[4]           ; clk        ; clk      ; None                       ; None                       ; 1.390 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxregdst[1]                 ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[19]                           ; pcSource:inst16|pcSourceOut[19] ; clk        ; clk      ; None                       ; None                       ; 1.234 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[29]                        ; iord:inst5|iordOut[29]          ; clk        ; clk      ; None                       ; None                       ; 1.189 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; iord:inst5|iordOut[24]          ; clk        ; clk      ; None                       ; None                       ; 1.175 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; pcSource:inst16|pcSourceOut[6]  ; clk        ; clk      ; None                       ; None                       ; 1.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; pcSource:inst16|pcSourceOut[1]  ; clk        ; clk      ; None                       ; None                       ; 1.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; iord:inst5|iordOut[23]          ; clk        ; clk      ; None                       ; None                       ; 1.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[14]                        ; iord:inst5|iordOut[14]          ; clk        ; clk      ; None                       ; None                       ; 1.185 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[8]                             ; iord:inst5|iordOut[8]           ; clk        ; clk      ; None                       ; None                       ; 1.189 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxxxchgctrl                 ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.628 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[4]                         ; memToReg:inst7|memToRegOut[4]   ; clk        ; clk      ; None                       ; None                       ; 1.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; iord:inst5|iordOut[26]          ; clk        ; clk      ; None                       ; None                       ; 1.202 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|iordmux[1]                   ; iord:inst5|iordOut[0]           ; clk        ; clk      ; None                       ; None                       ; 1.867 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[18]       ; clk        ; clk      ; None                       ; None                       ; 1.747 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[24]                        ; iord:inst5|iordOut[24]          ; clk        ; clk      ; None                       ; None                       ; 1.212 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[12]                           ; pcSource:inst16|pcSourceOut[12] ; clk        ; clk      ; None                       ; None                       ; 1.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[16]                           ; pcSource:inst16|pcSourceOut[16] ; clk        ; clk      ; None                       ; None                       ; 1.282 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxpcsource[0]               ; pcSource:inst16|pcSourceOut[0]  ; clk        ; clk      ; None                       ; None                       ; 1.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[21]                        ; iord:inst5|iordOut[21]          ; clk        ; clk      ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; pcSource:inst16|pcSourceOut[2]  ; clk        ; clk      ; None                       ; None                       ; 1.299 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[22]                        ; pcSource:inst16|pcSourceOut[22] ; clk        ; clk      ; None                       ; None                       ; 1.315 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[21]                           ; pcSource:inst16|pcSourceOut[21] ; clk        ; clk      ; None                       ; None                       ; 1.520 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; pcSource:inst16|pcSourceOut[3]  ; clk        ; clk      ; None                       ; None                       ; 1.318 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[26]                           ; pcSource:inst16|pcSourceOut[26] ; clk        ; clk      ; None                       ; None                       ; 1.318 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[22]                           ; pcSource:inst16|pcSourceOut[22] ; clk        ; clk      ; None                       ; None                       ; 1.332 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[16]                             ; setSize:inst30|saidaSetSize[16] ; clk        ; clk      ; None                       ; None                       ; 1.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[28]                             ; setSize:inst30|saidaSetSize[28] ; clk        ; clk      ; None                       ; None                       ; 1.529 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[27]                             ; setSize:inst30|saidaSetSize[27] ; clk        ; clk      ; None                       ; None                       ; 1.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; memToReg:inst7|memToRegOut[13]  ; clk        ; clk      ; None                       ; None                       ; 1.744 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[11]                        ; pcSource:inst16|pcSourceOut[11] ; clk        ; clk      ; None                       ; None                       ; 1.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[27]       ; clk        ; clk      ; None                       ; None                       ; 2.001 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; loadSize:inst29|lsOut[14]       ; clk        ; clk      ; None                       ; None                       ; 1.425 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 2.051 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; loadSize:inst29|lsOut[22]       ; clk        ; clk      ; None                       ; None                       ; 1.436 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[8]                              ; setSize:inst30|saidaSetSize[8]  ; clk        ; clk      ; None                       ; None                       ; 1.525 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[25]                           ; pcSource:inst16|pcSourceOut[25] ; clk        ; clk      ; None                       ; None                       ; 1.559 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 2.065 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[9]                         ; pcSource:inst16|pcSourceOut[9]  ; clk        ; clk      ; None                       ; None                       ; 1.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[8]                            ; pcSource:inst16|pcSourceOut[8]  ; clk        ; clk      ; None                       ; None                       ; 1.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadSize:inst29|lsOut[26]       ; clk        ; clk      ; None                       ; None                       ; 1.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[28]                        ; iord:inst5|iordOut[28]          ; clk        ; clk      ; None                       ; None                       ; 1.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[11]                           ; pcSource:inst16|pcSourceOut[11] ; clk        ; clk      ; None                       ; None                       ; 1.393 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; loadSize:inst29|lsOut[0]        ; clk        ; clk      ; None                       ; None                       ; 1.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[20]                        ; iord:inst5|iordOut[20]          ; clk        ; clk      ; None                       ; None                       ; 1.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[1]                            ; pcSource:inst16|pcSourceOut[1]  ; clk        ; clk      ; None                       ; None                       ; 1.393 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[21]                            ; iord:inst5|iordOut[21]          ; clk        ; clk      ; None                       ; None                       ; 1.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 2.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[25]                        ; pcSource:inst16|pcSourceOut[25] ; clk        ; clk      ; None                       ; None                       ; 1.605 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; loadSize:inst29|lsOut[21]       ; clk        ; clk      ; None                       ; None                       ; 1.670 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[15]                           ; pcSource:inst16|pcSourceOut[15] ; clk        ; clk      ; None                       ; None                       ; 1.438 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[0]                         ; pcSource:inst16|pcSourceOut[0]  ; clk        ; clk      ; None                       ; None                       ; 1.439 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadSize:inst29|lsOut[25]       ; clk        ; clk      ; None                       ; None                       ; 1.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; loadSize:inst29|lsOut[8]        ; clk        ; clk      ; None                       ; None                       ; 1.680 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[26]                        ; iord:inst5|iordOut[26]          ; clk        ; clk      ; None                       ; None                       ; 1.384 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; loadSize:inst29|lsOut[11]       ; clk        ; clk      ; None                       ; None                       ; 1.683 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[16]                      ; memToReg:inst7|memToRegOut[16]  ; clk        ; clk      ; None                       ; None                       ; 2.053 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[13]                           ; pcSource:inst16|pcSourceOut[13] ; clk        ; clk      ; None                       ; None                       ; 1.663 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[17]                           ; pcSource:inst16|pcSourceOut[17] ; clk        ; clk      ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[17]                            ; iord:inst5|iordOut[17]          ; clk        ; clk      ; None                       ; None                       ; 1.433 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[16]                        ; pcSource:inst16|pcSourceOut[16] ; clk        ; clk      ; None                       ; None                       ; 1.504 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[23]                      ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 1.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[29]                        ; pcSource:inst16|pcSourceOut[29] ; clk        ; clk      ; None                       ; None                       ; 1.698 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[28]                            ; iord:inst5|iordOut[28]          ; clk        ; clk      ; None                       ; None                       ; 1.481 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[30]                        ; iord:inst5|iordOut[30]          ; clk        ; clk      ; None                       ; None                       ; 1.711 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[9]                              ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 1.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[1]                             ; iord:inst5|iordOut[1]           ; clk        ; clk      ; None                       ; None                       ; 1.479 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[2]                         ; iord:inst5|iordOut[2]           ; clk        ; clk      ; None                       ; None                       ; 1.473 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[0]                       ; pcSource:inst16|pcSourceOut[23] ; clk        ; clk      ; None                       ; None                       ; 1.553 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; loadSize:inst29|lsOut[12]       ; clk        ; clk      ; None                       ; None                       ; 1.585 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[15]                            ; iord:inst5|iordOut[15]          ; clk        ; clk      ; None                       ; None                       ; 1.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[1]                       ; memToReg:inst7|memToRegOut[1]   ; clk        ; clk      ; None                       ; None                       ; 1.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[3]                         ; pcSource:inst16|pcSourceOut[3]  ; clk        ; clk      ; None                       ; None                       ; 1.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[6]                         ; memToReg:inst7|memToRegOut[6]   ; clk        ; clk      ; None                       ; None                       ; 1.965 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[10]                            ; iord:inst5|iordOut[10]          ; clk        ; clk      ; None                       ; None                       ; 1.505 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxpcsource[0]               ; pcSource:inst16|pcSourceOut[20] ; clk        ; clk      ; None                       ; None                       ; 1.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:loUnit|Saida[23]                        ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 2.004 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; aluSrcA:inst|aluSrcAOut[27]     ; clk        ; clk      ; None                       ; None                       ; 1.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; loadSize:inst29|lsOut[10]       ; clk        ; clk      ; None                       ; None                       ; 1.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxpcsource[0]               ; pcSource:inst16|pcSourceOut[27] ; clk        ; clk      ; None                       ; None                       ; 1.987 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[25]                             ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 1.782 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; aluSrcA:inst|aluSrcAOut[27]     ; clk        ; clk      ; None                       ; None                       ; 1.163 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[30]                             ; setSize:inst30|saidaSetSize[30] ; clk        ; clk      ; None                       ; None                       ; 2.024 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadSize:inst29|lsOut[17]       ; clk        ; clk      ; None                       ; None                       ; 1.880 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[29]                             ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 1.849 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[10]                           ; pcSource:inst16|pcSourceOut[10] ; clk        ; clk      ; None                       ; None                       ; 1.656 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[17]                             ; setSize:inst30|saidaSetSize[17] ; clk        ; clk      ; None                       ; None                       ; 1.828 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[31]                        ; pcSource:inst16|pcSourceOut[31] ; clk        ; clk      ; None                       ; None                       ; 1.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[5]                         ; iord:inst5|iordOut[5]           ; clk        ; clk      ; None                       ; None                       ; 1.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; setSize:inst30|saidaSetSize[26] ; clk        ; clk      ; None                       ; None                       ; 1.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:loUnit|Saida[21]                        ; memToReg:inst7|memToRegOut[21]  ; clk        ; clk      ; None                       ; None                       ; 2.058 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 2.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[15]                        ; iord:inst5|iordOut[15]          ; clk        ; clk      ; None                       ; None                       ; 1.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; setSize:inst30|saidaSetSize[4]  ; clk        ; clk      ; None                       ; None                       ; 1.902 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                 ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+------------+-------+-------------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From  ; To                      ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-------+-------------------------+----------+
; N/A                                     ; None                                                ; 15.174 ns  ; reset ; div:inst31|loDiv[30]    ; clk      ;
; N/A                                     ; None                                                ; 15.111 ns  ; reset ; div:inst31|loDiv[28]    ; clk      ;
; N/A                                     ; None                                                ; 15.023 ns  ; reset ; div:inst31|loDiv[27]    ; clk      ;
; N/A                                     ; None                                                ; 14.993 ns  ; reset ; div:inst31|loDiv[22]    ; clk      ;
; N/A                                     ; None                                                ; 14.992 ns  ; reset ; div:inst31|loDiv[31]    ; clk      ;
; N/A                                     ; None                                                ; 14.979 ns  ; reset ; div:inst31|hiDiv[31]    ; clk      ;
; N/A                                     ; None                                                ; 14.958 ns  ; reset ; div:inst31|loDiv[25]    ; clk      ;
; N/A                                     ; None                                                ; 14.944 ns  ; reset ; div:inst31|hiDiv[30]    ; clk      ;
; N/A                                     ; None                                                ; 14.926 ns  ; reset ; div:inst31|loDiv[29]    ; clk      ;
; N/A                                     ; None                                                ; 14.909 ns  ; reset ; div:inst31|hiDiv[29]    ; clk      ;
; N/A                                     ; None                                                ; 14.874 ns  ; reset ; div:inst31|hiDiv[28]    ; clk      ;
; N/A                                     ; None                                                ; 14.839 ns  ; reset ; div:inst31|hiDiv[27]    ; clk      ;
; N/A                                     ; None                                                ; 14.815 ns  ; reset ; div:inst31|loDiv[26]    ; clk      ;
; N/A                                     ; None                                                ; 14.804 ns  ; reset ; div:inst31|hiDiv[26]    ; clk      ;
; N/A                                     ; None                                                ; 14.802 ns  ; reset ; div:inst31|loDiv[21]    ; clk      ;
; N/A                                     ; None                                                ; 14.769 ns  ; reset ; div:inst31|hiDiv[25]    ; clk      ;
; N/A                                     ; None                                                ; 14.752 ns  ; reset ; div:inst31|loDiv[24]    ; clk      ;
; N/A                                     ; None                                                ; 14.734 ns  ; reset ; div:inst31|hiDiv[24]    ; clk      ;
; N/A                                     ; None                                                ; 14.689 ns  ; reset ; div:inst31|loDiv[19]    ; clk      ;
; N/A                                     ; None                                                ; 14.659 ns  ; reset ; div:inst31|loDiv[23]    ; clk      ;
; N/A                                     ; None                                                ; 14.635 ns  ; reset ; div:inst31|loDiv[16]    ; clk      ;
; N/A                                     ; None                                                ; 14.619 ns  ; reset ; div:inst31|loDiv[17]    ; clk      ;
; N/A                                     ; None                                                ; 14.610 ns  ; reset ; div:inst31|hiDiv[23]    ; clk      ;
; N/A                                     ; None                                                ; 14.575 ns  ; reset ; div:inst31|hiDiv[22]    ; clk      ;
; N/A                                     ; None                                                ; 14.550 ns  ; reset ; div:inst31|loDiv[20]    ; clk      ;
; N/A                                     ; None                                                ; 14.540 ns  ; reset ; div:inst31|hiDiv[21]    ; clk      ;
; N/A                                     ; None                                                ; 14.505 ns  ; reset ; div:inst31|hiDiv[20]    ; clk      ;
; N/A                                     ; None                                                ; 14.475 ns  ; reset ; div:inst31|loDiv[13]    ; clk      ;
; N/A                                     ; None                                                ; 14.475 ns  ; reset ; div:inst31|loDiv[18]    ; clk      ;
; N/A                                     ; None                                                ; 14.470 ns  ; reset ; div:inst31|hiDiv[19]    ; clk      ;
; N/A                                     ; None                                                ; 14.435 ns  ; reset ; div:inst31|hiDiv[18]    ; clk      ;
; N/A                                     ; None                                                ; 14.418 ns  ; reset ; div:inst31|loDiv[15]    ; clk      ;
; N/A                                     ; None                                                ; 14.405 ns  ; reset ; div:inst31|loDiv[10]    ; clk      ;
; N/A                                     ; None                                                ; 14.400 ns  ; reset ; div:inst31|hiDiv[17]    ; clk      ;
; N/A                                     ; None                                                ; 14.365 ns  ; reset ; div:inst31|hiDiv[16]    ; clk      ;
; N/A                                     ; None                                                ; 14.350 ns  ; reset ; div:inst31|loDiv[14]    ; clk      ;
; N/A                                     ; None                                                ; 14.279 ns  ; reset ; div:inst31|loDiv[11]    ; clk      ;
; N/A                                     ; None                                                ; 14.271 ns  ; reset ; div:inst31|loDiv[12]    ; clk      ;
; N/A                                     ; None                                                ; 14.209 ns  ; reset ; div:inst31|loDiv[9]     ; clk      ;
; N/A                                     ; None                                                ; 14.196 ns  ; reset ; div:inst31|hiDiv[15]    ; clk      ;
; N/A                                     ; None                                                ; 14.161 ns  ; reset ; div:inst31|hiDiv[14]    ; clk      ;
; N/A                                     ; None                                                ; 14.126 ns  ; reset ; div:inst31|hiDiv[13]    ; clk      ;
; N/A                                     ; None                                                ; 14.091 ns  ; reset ; div:inst31|hiDiv[12]    ; clk      ;
; N/A                                     ; None                                                ; 14.056 ns  ; reset ; div:inst31|hiDiv[11]    ; clk      ;
; N/A                                     ; None                                                ; 14.052 ns  ; reset ; div:inst31|loDiv[1]     ; clk      ;
; N/A                                     ; None                                                ; 14.021 ns  ; reset ; div:inst31|hiDiv[10]    ; clk      ;
; N/A                                     ; None                                                ; 14.006 ns  ; reset ; div:inst31|loDiv[6]     ; clk      ;
; N/A                                     ; None                                                ; 13.986 ns  ; reset ; div:inst31|hiDiv[9]     ; clk      ;
; N/A                                     ; None                                                ; 13.976 ns  ; reset ; div:inst31|loDiv[4]     ; clk      ;
; N/A                                     ; None                                                ; 13.975 ns  ; reset ; div:inst31|loDiv[5]     ; clk      ;
; N/A                                     ; None                                                ; 13.952 ns  ; reset ; div:inst31|loDiv[8]     ; clk      ;
; N/A                                     ; None                                                ; 13.951 ns  ; reset ; div:inst31|hiDiv[8]     ; clk      ;
; N/A                                     ; None                                                ; 13.906 ns  ; reset ; div:inst31|loDiv[3]     ; clk      ;
; N/A                                     ; None                                                ; 13.864 ns  ; reset ; div:inst31|loDiv[7]     ; clk      ;
; N/A                                     ; None                                                ; 13.833 ns  ; reset ; div:inst31|loDiv[0]     ; clk      ;
; N/A                                     ; None                                                ; 13.827 ns  ; reset ; div:inst31|hiDiv[7]     ; clk      ;
; N/A                                     ; None                                                ; 13.792 ns  ; reset ; div:inst31|hiDiv[6]     ; clk      ;
; N/A                                     ; None                                                ; 13.757 ns  ; reset ; div:inst31|hiDiv[5]     ; clk      ;
; N/A                                     ; None                                                ; 13.722 ns  ; reset ; div:inst31|hiDiv[4]     ; clk      ;
; N/A                                     ; None                                                ; 13.691 ns  ; reset ; div:inst31|loDiv[2]     ; clk      ;
; N/A                                     ; None                                                ; 13.687 ns  ; reset ; div:inst31|hiDiv[3]     ; clk      ;
; N/A                                     ; None                                                ; 13.652 ns  ; reset ; div:inst31|hiDiv[2]     ; clk      ;
; N/A                                     ; None                                                ; 13.617 ns  ; reset ; div:inst31|hiDiv[1]     ; clk      ;
; N/A                                     ; None                                                ; 13.560 ns  ; reset ; div:inst31|hiDiv[0]     ; clk      ;
; N/A                                     ; None                                                ; 13.293 ns  ; reset ; mult:inst28|sub[64]     ; clk      ;
; N/A                                     ; None                                                ; 13.293 ns  ; reset ; mult:inst28|soma[64]    ; clk      ;
; N/A                                     ; None                                                ; 13.293 ns  ; reset ; mult:inst28|sub[62]     ; clk      ;
; N/A                                     ; None                                                ; 13.293 ns  ; reset ; mult:inst28|soma[62]    ; clk      ;
; N/A                                     ; None                                                ; 13.246 ns  ; reset ; mult:inst28|sub[57]     ; clk      ;
; N/A                                     ; None                                                ; 13.246 ns  ; reset ; mult:inst28|soma[57]    ; clk      ;
; N/A                                     ; None                                                ; 13.246 ns  ; reset ; mult:inst28|soma[55]    ; clk      ;
; N/A                                     ; None                                                ; 13.246 ns  ; reset ; mult:inst28|sub[55]     ; clk      ;
; N/A                                     ; None                                                ; 13.246 ns  ; reset ; mult:inst28|soma[56]    ; clk      ;
; N/A                                     ; None                                                ; 13.246 ns  ; reset ; mult:inst28|sub[56]     ; clk      ;
; N/A                                     ; None                                                ; 13.246 ns  ; reset ; mult:inst28|sub[52]     ; clk      ;
; N/A                                     ; None                                                ; 13.246 ns  ; reset ; mult:inst28|sub[54]     ; clk      ;
; N/A                                     ; None                                                ; 13.246 ns  ; reset ; mult:inst28|soma[54]    ; clk      ;
; N/A                                     ; None                                                ; 13.246 ns  ; reset ; mult:inst28|sub[45]     ; clk      ;
; N/A                                     ; None                                                ; 13.246 ns  ; reset ; mult:inst28|sub[51]     ; clk      ;
; N/A                                     ; None                                                ; 13.246 ns  ; reset ; mult:inst28|soma[51]    ; clk      ;
; N/A                                     ; None                                                ; 13.222 ns  ; reset ; mult:inst28|sub[58]     ; clk      ;
; N/A                                     ; None                                                ; 13.222 ns  ; reset ; mult:inst28|soma[58]    ; clk      ;
; N/A                                     ; None                                                ; 13.222 ns  ; reset ; mult:inst28|soma[59]    ; clk      ;
; N/A                                     ; None                                                ; 13.222 ns  ; reset ; mult:inst28|sub[59]     ; clk      ;
; N/A                                     ; None                                                ; 13.222 ns  ; reset ; mult:inst28|soma[60]    ; clk      ;
; N/A                                     ; None                                                ; 13.222 ns  ; reset ; mult:inst28|sub[60]     ; clk      ;
; N/A                                     ; None                                                ; 13.222 ns  ; reset ; mult:inst28|sub[61]     ; clk      ;
; N/A                                     ; None                                                ; 13.222 ns  ; reset ; mult:inst28|soma[61]    ; clk      ;
; N/A                                     ; None                                                ; 13.222 ns  ; reset ; mult:inst28|sub[53]     ; clk      ;
; N/A                                     ; None                                                ; 13.222 ns  ; reset ; mult:inst28|soma[53]    ; clk      ;
; N/A                                     ; None                                                ; 13.222 ns  ; reset ; mult:inst28|soma[52]    ; clk      ;
; N/A                                     ; None                                                ; 13.199 ns  ; reset ; mult:inst28|soma[47]    ; clk      ;
; N/A                                     ; None                                                ; 13.199 ns  ; reset ; mult:inst28|sub[47]     ; clk      ;
; N/A                                     ; None                                                ; 13.199 ns  ; reset ; mult:inst28|soma[44]    ; clk      ;
; N/A                                     ; None                                                ; 13.199 ns  ; reset ; mult:inst28|sub[44]     ; clk      ;
; N/A                                     ; None                                                ; 13.199 ns  ; reset ; mult:inst28|soma[46]    ; clk      ;
; N/A                                     ; None                                                ; 13.199 ns  ; reset ; mult:inst28|sub[46]     ; clk      ;
; N/A                                     ; None                                                ; 13.199 ns  ; reset ; mult:inst28|soma[43]    ; clk      ;
; N/A                                     ; None                                                ; 13.199 ns  ; reset ; mult:inst28|sub[43]     ; clk      ;
; N/A                                     ; None                                                ; 13.199 ns  ; reset ; mult:inst28|soma[45]    ; clk      ;
; N/A                                     ; None                                                ; 13.199 ns  ; reset ; mult:inst28|sub[50]     ; clk      ;
; N/A                                     ; None                                                ; 13.199 ns  ; reset ; mult:inst28|soma[50]    ; clk      ;
; N/A                                     ; None                                                ; 13.199 ns  ; reset ; mult:inst28|sub[48]     ; clk      ;
; N/A                                     ; None                                                ; 13.199 ns  ; reset ; mult:inst28|soma[48]    ; clk      ;
; N/A                                     ; None                                                ; 13.199 ns  ; reset ; mult:inst28|soma[49]    ; clk      ;
; N/A                                     ; None                                                ; 13.199 ns  ; reset ; mult:inst28|sub[49]     ; clk      ;
; N/A                                     ; None                                                ; 12.969 ns  ; reset ; mult:inst28|produto[35] ; clk      ;
; N/A                                     ; None                                                ; 12.969 ns  ; reset ; mult:inst28|produto[38] ; clk      ;
; N/A                                     ; None                                                ; 12.969 ns  ; reset ; mult:inst28|produto[39] ; clk      ;
; N/A                                     ; None                                                ; 12.969 ns  ; reset ; mult:inst28|produto[40] ; clk      ;
; N/A                                     ; None                                                ; 12.969 ns  ; reset ; mult:inst28|sub[38]     ; clk      ;
; N/A                                     ; None                                                ; 12.969 ns  ; reset ; mult:inst28|soma[38]    ; clk      ;
; N/A                                     ; None                                                ; 12.969 ns  ; reset ; mult:inst28|soma[42]    ; clk      ;
; N/A                                     ; None                                                ; 12.969 ns  ; reset ; mult:inst28|sub[42]     ; clk      ;
; N/A                                     ; None                                                ; 12.969 ns  ; reset ; mult:inst28|sub[40]     ; clk      ;
; N/A                                     ; None                                                ; 12.969 ns  ; reset ; mult:inst28|soma[40]    ; clk      ;
; N/A                                     ; None                                                ; 12.969 ns  ; reset ; mult:inst28|soma[41]    ; clk      ;
; N/A                                     ; None                                                ; 12.969 ns  ; reset ; mult:inst28|sub[41]     ; clk      ;
; N/A                                     ; None                                                ; 12.967 ns  ; reset ; mult:inst28|produto[26] ; clk      ;
; N/A                                     ; None                                                ; 12.967 ns  ; reset ; mult:inst28|produto[27] ; clk      ;
; N/A                                     ; None                                                ; 12.967 ns  ; reset ; mult:inst28|produto[28] ; clk      ;
; N/A                                     ; None                                                ; 12.967 ns  ; reset ; mult:inst28|produto[19] ; clk      ;
; N/A                                     ; None                                                ; 12.967 ns  ; reset ; mult:inst28|sub[63]     ; clk      ;
; N/A                                     ; None                                                ; 12.967 ns  ; reset ; mult:inst28|soma[63]    ; clk      ;
; N/A                                     ; None                                                ; 12.967 ns  ; reset ; mult:inst28|produto[23] ; clk      ;
; N/A                                     ; None                                                ; 12.967 ns  ; reset ; mult:inst28|produto[25] ; clk      ;
; N/A                                     ; None                                                ; 12.967 ns  ; reset ; mult:inst28|produto[24] ; clk      ;
; N/A                                     ; None                                                ; 12.967 ns  ; reset ; mult:inst28|produto[21] ; clk      ;
; N/A                                     ; None                                                ; 12.967 ns  ; reset ; mult:inst28|produto[20] ; clk      ;
; N/A                                     ; None                                                ; 12.967 ns  ; reset ; mult:inst28|produto[22] ; clk      ;
; N/A                                     ; None                                                ; 12.967 ns  ; reset ; mult:inst28|produto[17] ; clk      ;
; N/A                                     ; None                                                ; 12.732 ns  ; reset ; div:inst31|quotient[28] ; clk      ;
; N/A                                     ; None                                                ; 12.732 ns  ; reset ; div:inst31|quotient[29] ; clk      ;
; N/A                                     ; None                                                ; 12.732 ns  ; reset ; div:inst31|quotient[3]  ; clk      ;
; N/A                                     ; None                                                ; 12.732 ns  ; reset ; div:inst31|quotient[11] ; clk      ;
; N/A                                     ; None                                                ; 12.728 ns  ; reset ; mult:inst28|produto[32] ; clk      ;
; N/A                                     ; None                                                ; 12.728 ns  ; reset ; mult:inst28|produto[29] ; clk      ;
; N/A                                     ; None                                                ; 12.728 ns  ; reset ; mult:inst28|sub[35]     ; clk      ;
; N/A                                     ; None                                                ; 12.728 ns  ; reset ; mult:inst28|soma[35]    ; clk      ;
; N/A                                     ; None                                                ; 12.728 ns  ; reset ; mult:inst28|sub[33]     ; clk      ;
; N/A                                     ; None                                                ; 12.728 ns  ; reset ; mult:inst28|soma[34]    ; clk      ;
; N/A                                     ; None                                                ; 12.728 ns  ; reset ; mult:inst28|sub[34]     ; clk      ;
; N/A                                     ; None                                                ; 12.728 ns  ; reset ; mult:inst28|produto[18] ; clk      ;
; N/A                                     ; None                                                ; 12.728 ns  ; reset ; mult:inst28|soma[37]    ; clk      ;
; N/A                                     ; None                                                ; 12.728 ns  ; reset ; mult:inst28|sub[37]     ; clk      ;
; N/A                                     ; None                                                ; 12.728 ns  ; reset ; mult:inst28|sub[36]     ; clk      ;
; N/A                                     ; None                                                ; 12.728 ns  ; reset ; mult:inst28|soma[36]    ; clk      ;
; N/A                                     ; None                                                ; 12.728 ns  ; reset ; mult:inst28|sub[39]     ; clk      ;
; N/A                                     ; None                                                ; 12.728 ns  ; reset ; mult:inst28|soma[39]    ; clk      ;
; N/A                                     ; None                                                ; 12.724 ns  ; reset ; div:inst31|quotient[27] ; clk      ;
; N/A                                     ; None                                                ; 12.724 ns  ; reset ; div:inst31|quotient[19] ; clk      ;
; N/A                                     ; None                                                ; 12.706 ns  ; reset ; div:inst31|quotient[1]  ; clk      ;
; N/A                                     ; None                                                ; 12.706 ns  ; reset ; div:inst31|quotient[16] ; clk      ;
; N/A                                     ; None                                                ; 12.693 ns  ; reset ; mult:inst28|produto[0]  ; clk      ;
; N/A                                     ; None                                                ; 12.693 ns  ; reset ; mult:inst28|produto[58] ; clk      ;
; N/A                                     ; None                                                ; 12.693 ns  ; reset ; mult:inst28|produto[59] ; clk      ;
; N/A                                     ; None                                                ; 12.693 ns  ; reset ; mult:inst28|produto[62] ; clk      ;
; N/A                                     ; None                                                ; 12.693 ns  ; reset ; mult:inst28|produto[57] ; clk      ;
; N/A                                     ; None                                                ; 12.693 ns  ; reset ; mult:inst28|produto[47] ; clk      ;
; N/A                                     ; None                                                ; 12.693 ns  ; reset ; mult:inst28|produto[44] ; clk      ;
; N/A                                     ; None                                                ; 12.693 ns  ; reset ; mult:inst28|produto[53] ; clk      ;
; N/A                                     ; None                                                ; 12.693 ns  ; reset ; mult:inst28|produto[42] ; clk      ;
; N/A                                     ; None                                                ; 12.693 ns  ; reset ; mult:inst28|produto[54] ; clk      ;
; N/A                                     ; None                                                ; 12.693 ns  ; reset ; mult:inst28|produto[45] ; clk      ;
; N/A                                     ; None                                                ; 12.693 ns  ; reset ; mult:inst28|produto[51] ; clk      ;
; N/A                                     ; None                                                ; 12.693 ns  ; reset ; mult:inst28|produto[50] ; clk      ;
; N/A                                     ; None                                                ; 12.693 ns  ; reset ; mult:inst28|produto[48] ; clk      ;
; N/A                                     ; None                                                ; 12.693 ns  ; reset ; mult:inst28|produto[49] ; clk      ;
; N/A                                     ; None                                                ; 12.666 ns  ; reset ; mult:inst28|produto[34] ; clk      ;
; N/A                                     ; None                                                ; 12.666 ns  ; reset ; mult:inst28|produto[37] ; clk      ;
; N/A                                     ; None                                                ; 12.666 ns  ; reset ; mult:inst28|produto[36] ; clk      ;
; N/A                                     ; None                                                ; 12.635 ns  ; reset ; div:inst31|quotient[4]  ; clk      ;
; N/A                                     ; None                                                ; 12.635 ns  ; reset ; div:inst31|quotient[5]  ; clk      ;
; N/A                                     ; None                                                ; 12.634 ns  ; reset ; div:inst31|quotient[2]  ; clk      ;
; N/A                                     ; None                                                ; 12.634 ns  ; reset ; div:inst31|quotient[21] ; clk      ;
; N/A                                     ; None                                                ; 12.634 ns  ; reset ; div:inst31|quotient[18] ; clk      ;
; N/A                                     ; None                                                ; 12.634 ns  ; reset ; div:inst31|quotient[20] ; clk      ;
; N/A                                     ; None                                                ; 12.627 ns  ; reset ; div:inst31|quotient[0]  ; clk      ;
; N/A                                     ; None                                                ; 12.627 ns  ; reset ; div:inst31|quotient[6]  ; clk      ;
; N/A                                     ; None                                                ; 12.625 ns  ; reset ; div:inst31|quotient[13] ; clk      ;
; N/A                                     ; None                                                ; 12.625 ns  ; reset ; div:inst31|quotient[12] ; clk      ;
; N/A                                     ; None                                                ; 12.625 ns  ; reset ; div:inst31|quotient[10] ; clk      ;
; N/A                                     ; None                                                ; 12.625 ns  ; reset ; div:inst31|quotient[8]  ; clk      ;
; N/A                                     ; None                                                ; 12.583 ns  ; reset ; div:inst31|quotient[25] ; clk      ;
; N/A                                     ; None                                                ; 12.583 ns  ; reset ; div:inst31|quotient[26] ; clk      ;
; N/A                                     ; None                                                ; 12.580 ns  ; reset ; div:inst31|quotient[9]  ; clk      ;
; N/A                                     ; None                                                ; 12.580 ns  ; reset ; div:inst31|quotient[17] ; clk      ;
; N/A                                     ; None                                                ; 12.573 ns  ; reset ; div:inst31|quotient[24] ; clk      ;
; N/A                                     ; None                                                ; 12.573 ns  ; reset ; div:inst31|quotient[22] ; clk      ;
; N/A                                     ; None                                                ; 12.437 ns  ; reset ; div:inst31|quotient[7]  ; clk      ;
; N/A                                     ; None                                                ; 12.437 ns  ; reset ; div:inst31|quotient[15] ; clk      ;
; N/A                                     ; None                                                ; 12.436 ns  ; reset ; div:inst31|quotient[30] ; clk      ;
; N/A                                     ; None                                                ; 12.436 ns  ; reset ; div:inst31|quotient[31] ; clk      ;
; N/A                                     ; None                                                ; 12.436 ns  ; reset ; div:inst31|quotient[23] ; clk      ;
; N/A                                     ; None                                                ; 12.436 ns  ; reset ; div:inst31|quotient[14] ; clk      ;
; N/A                                     ; None                                                ; 12.432 ns  ; reset ; mult:inst28|produto[3]  ; clk      ;
; N/A                                     ; None                                                ; 12.432 ns  ; reset ; mult:inst28|produto[2]  ; clk      ;
; N/A                                     ; None                                                ; 12.432 ns  ; reset ; mult:inst28|produto[1]  ; clk      ;
; N/A                                     ; None                                                ; 12.432 ns  ; reset ; mult:inst28|produto[4]  ; clk      ;
; N/A                                     ; None                                                ; 12.432 ns  ; reset ; mult:inst28|produto[5]  ; clk      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;       ;                         ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+-------+-------------------------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                 ; To            ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+
; N/A                                     ; None                                                ; 20.349 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 20.212 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 20.012 ns  ; unidadeControle:inst25|alucontrol[0] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.914 ns  ; unidadeControle:inst25|alucontrol[2] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.841 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.838 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.814 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 19.811 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.677 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 19.642 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.614 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.491 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.477 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.477 ns  ; unidadeControle:inst25|alucontrol[0] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 19.379 ns  ; unidadeControle:inst25|alucontrol[2] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 19.306 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 19.303 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 19.302 ns  ; unidadeControle:inst25|muxalusrcb[0] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.277 ns  ; unidadeControle:inst25|alucontrol[0] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.276 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 19.203 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 19.179 ns  ; unidadeControle:inst25|alucontrol[2] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.170 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.107 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 19.106 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.103 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.088 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.076 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.072 ns  ; unidadeControle:inst25|muxalusrcb[1] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.066 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.956 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.955 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.942 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.935 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.907 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.866 ns  ; unidadeControle:inst25|alucontrol[0] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.855 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.768 ns  ; unidadeControle:inst25|alucontrol[2] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.767 ns  ; unidadeControle:inst25|muxalusrcb[0] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.762 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.756 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.752 ns  ; unidadeControle:inst25|alucontrol[1] ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.715 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.695 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.692 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.674 ns  ; aluSrcA:inst|aluSrcAOut[13]          ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.665 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.635 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.615 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.567 ns  ; unidadeControle:inst25|muxalusrcb[0] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.554 ns  ; Registrador:B|Saida[1]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.553 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.537 ns  ; unidadeControle:inst25|muxalusrcb[1] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.531 ns  ; aluSrcA:inst|aluSrcAOut[12]          ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.496 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.460 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 18.435 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.420 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.415 ns  ; unidadeControle:inst25|alucontrol[0] ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.407 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.400 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.377 ns  ; aluSrcA:inst|aluSrcAOut[30]          ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.353 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.345 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.345 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 18.337 ns  ; unidadeControle:inst25|muxalusrcb[1] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.337 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.325 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.323 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 18.320 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.317 ns  ; unidadeControle:inst25|alucontrol[2] ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.295 ns  ; unidadeControle:inst25|alucontrol[1] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 18.263 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 18.244 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.241 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.227 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.220 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.214 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.208 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 18.207 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.202 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.200 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.196 ns  ; Registrador:B|Saida[3]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.180 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.173 ns  ; Registrador:B|Saida[5]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.158 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 18.156 ns  ; unidadeControle:inst25|muxalusrcb[0] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.139 ns  ; aluSrcA:inst|aluSrcAOut[13]          ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.126 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 18.123 ns  ; unidadeControle:inst25|alucontrol[0] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 18.120 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.105 ns  ; Registrador:B|Saida[2]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.077 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.045 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.027 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.025 ns  ; unidadeControle:inst25|alucontrol[2] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 18.024 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.019 ns  ; Registrador:B|Saida[1]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.008 ns  ; unidadeControle:inst25|alucontrol[0] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 17.996 ns  ; aluSrcA:inst|aluSrcAOut[12]          ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.980 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.961 ns  ; Registrador:B|Saida[4]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.958 ns  ; unidadeControle:inst25|alucontrol[0] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.952 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 17.949 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 17.942 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.939 ns  ; aluSrcA:inst|aluSrcAOut[13]          ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.926 ns  ; unidadeControle:inst25|alucontrol[0] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 17.926 ns  ; unidadeControle:inst25|muxalusrcb[1] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.922 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 17.915 ns  ; Registrador:B|Saida[0]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.910 ns  ; unidadeControle:inst25|alucontrol[2] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 17.902 ns  ; Registrador:B|Saida[7]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.894 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 17.860 ns  ; unidadeControle:inst25|alucontrol[2] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.837 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 17.834 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 17.828 ns  ; unidadeControle:inst25|alucontrol[2] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 17.826 ns  ; unidadeControle:inst25|alucontrol[1] ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 17.819 ns  ; Registrador:B|Saida[1]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.809 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.807 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 17.802 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.796 ns  ; aluSrcA:inst|aluSrcAOut[12]          ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.796 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.796 ns  ; aluSrcA:inst|aluSrcAOut[15]          ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.790 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.789 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.787 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.784 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.757 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.755 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 17.754 ns  ; unidadeControle:inst25|muxalusrcb[1] ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 17.753 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 17.752 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 17.740 ns  ; Registrador:B|Saida[6]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.725 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 17.709 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.705 ns  ; unidadeControle:inst25|muxalusrcb[0] ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 17.700 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.689 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 17.667 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.665 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 17.661 ns  ; Registrador:B|Saida[3]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.648 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 17.638 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 17.638 ns  ; Registrador:B|Saida[5]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.617 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 17.616 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.602 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 17.602 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.590 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.588 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.587 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.573 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 17.570 ns  ; Registrador:B|Saida[2]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.569 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.556 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 17.542 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.528 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 17.528 ns  ; aluSrcA:inst|aluSrcAOut[13]          ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.511 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 17.491 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 17.489 ns  ; unidadeControle:inst25|alucontrol[0] ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 17.487 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 17.467 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.461 ns  ; Registrador:B|Saida[3]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.450 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.447 ns  ; aluSrcA:inst|aluSrcAOut[14]          ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.438 ns  ; Registrador:B|Saida[5]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.437 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.426 ns  ; Registrador:B|Saida[4]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.423 ns  ; Instr_Reg:inst4|Instr15_0[8]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.413 ns  ; unidadeControle:inst25|muxalusrcb[0] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 17.408 ns  ; Registrador:B|Saida[1]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.405 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 17.391 ns  ; unidadeControle:inst25|alucontrol[2] ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 17.385 ns  ; aluSrcA:inst|aluSrcAOut[12]          ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.380 ns  ; Registrador:B|Saida[0]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.370 ns  ; Registrador:B|Saida[2]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.367 ns  ; Registrador:B|Saida[7]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.358 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 17.345 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 17.342 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.334 ns  ; Instr_Reg:inst4|Instr15_0[9]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.328 ns  ; unidadeControle:inst25|alucontrol[0] ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 17.318 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 17.315 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 17.311 ns  ; unidadeControle:inst25|alucontrol[0] ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 17.298 ns  ; unidadeControle:inst25|muxalusrcb[0] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 17.288 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 17.281 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 17.261 ns  ; aluSrcA:inst|aluSrcAOut[15]          ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.260 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[14] ; clk        ;
; N/A                                     ; None                                                ; 17.253 ns  ; aluSrcA:inst|aluSrcAOut[16]          ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.250 ns  ; unidadeControle:inst25|alucontrol[0] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.248 ns  ; unidadeControle:inst25|muxalusrcb[0] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.236 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 17.232 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 17.230 ns  ; unidadeControle:inst25|alucontrol[2] ; aluresult[16] ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                      ;               ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 6.672 ns        ; clk   ; debug   ;
; N/A   ; None              ; 4.409 ns        ; reset ; resetD2 ;
+-------+-------------------+-----------------+-------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------+----------------------------------------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From  ; To                                                 ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------+----------------------------------------------------+----------+
; N/A                                     ; None                                                ; -2.195 ns ; reset ; unidadeControle:inst25|alucontrol[2]               ; clk      ;
; N/A                                     ; None                                                ; -2.195 ns ; reset ; unidadeControle:inst25|pcwritecond                 ; clk      ;
; N/A                                     ; None                                                ; -2.388 ns ; reset ; unidadeControle:inst25|xchgctrl                    ; clk      ;
; N/A                                     ; None                                                ; -2.443 ns ; reset ; mult:inst28|lo[27]                                 ; clk      ;
; N/A                                     ; None                                                ; -2.523 ns ; reset ; div:inst31|divisor[17]                             ; clk      ;
; N/A                                     ; None                                                ; -2.525 ns ; reset ; div:inst31|divisor[16]                             ; clk      ;
; N/A                                     ; None                                                ; -2.528 ns ; reset ; div:inst31|divisor[18]                             ; clk      ;
; N/A                                     ; None                                                ; -2.536 ns ; reset ; unidadeControle:inst25|state.closeWR               ; clk      ;
; N/A                                     ; None                                                ; -2.536 ns ; reset ; unidadeControle:inst25|stateOut[6]                 ; clk      ;
; N/A                                     ; None                                                ; -2.573 ns ; reset ; mult:inst28|lo[17]                                 ; clk      ;
; N/A                                     ; None                                                ; -2.575 ns ; reset ; unidadeControle:inst25|state.addi_addiu            ; clk      ;
; N/A                                     ; None                                                ; -2.575 ns ; reset ; unidadeControle:inst25|irwrite                     ; clk      ;
; N/A                                     ; None                                                ; -2.575 ns ; reset ; unidadeControle:inst25|state.lh2_wait              ; clk      ;
; N/A                                     ; None                                                ; -2.575 ns ; reset ; unidadeControle:inst25|state.lb2_wait              ; clk      ;
; N/A                                     ; None                                                ; -2.575 ns ; reset ; unidadeControle:inst25|state.lw2_wait              ; clk      ;
; N/A                                     ; None                                                ; -2.575 ns ; reset ; unidadeControle:inst25|state.fetch2                ; clk      ;
; N/A                                     ; None                                                ; -2.575 ns ; reset ; unidadeControle:inst25|state.fetch1                ; clk      ;
; N/A                                     ; None                                                ; -2.575 ns ; reset ; unidadeControle:inst25|state.sw2                   ; clk      ;
; N/A                                     ; None                                                ; -2.575 ns ; reset ; unidadeControle:inst25|state.divByZeroEx2          ; clk      ;
; N/A                                     ; None                                                ; -2.575 ns ; reset ; unidadeControle:inst25|state.opcodeEx              ; clk      ;
; N/A                                     ; None                                                ; -2.575 ns ; reset ; unidadeControle:inst25|epcwrite                    ; clk      ;
; N/A                                     ; None                                                ; -2.575 ns ; reset ; mult:inst28|lo[28]                                 ; clk      ;
; N/A                                     ; None                                                ; -2.575 ns ; reset ; mult:inst28|lo[29]                                 ; clk      ;
; N/A                                     ; None                                                ; -2.612 ns ; reset ; unidadeControle:inst25|alucontrol[1]               ; clk      ;
; N/A                                     ; None                                                ; -2.677 ns ; reset ; unidadeControle:inst25|regwrite                    ; clk      ;
; N/A                                     ; None                                                ; -2.726 ns ; reset ; unidadeControle:inst25|state.decode2               ; clk      ;
; N/A                                     ; None                                                ; -2.726 ns ; reset ; unidadeControle:inst25|state.fetch3                ; clk      ;
; N/A                                     ; None                                                ; -2.726 ns ; reset ; unidadeControle:inst25|state.decode                ; clk      ;
; N/A                                     ; None                                                ; -2.731 ns ; reset ; unidadeControle:inst25|aluoutwrite                 ; clk      ;
; N/A                                     ; None                                                ; -2.806 ns ; reset ; unidadeControle:inst25|state.jal2                  ; clk      ;
; N/A                                     ; None                                                ; -2.806 ns ; reset ; unidadeControle:inst25|state.div2                  ; clk      ;
; N/A                                     ; None                                                ; -2.806 ns ; reset ; unidadeControle:inst25|state.blm2_wait             ; clk      ;
; N/A                                     ; None                                                ; -2.806 ns ; reset ; unidadeControle:inst25|state.bgt2                  ; clk      ;
; N/A                                     ; None                                                ; -2.806 ns ; reset ; unidadeControle:inst25|state.ble2                  ; clk      ;
; N/A                                     ; None                                                ; -2.806 ns ; reset ; unidadeControle:inst25|state.bne2                  ; clk      ;
; N/A                                     ; None                                                ; -2.806 ns ; reset ; unidadeControle:inst25|state.mult2                 ; clk      ;
; N/A                                     ; None                                                ; -2.806 ns ; reset ; unidadeControle:inst25|state.mult3                 ; clk      ;
; N/A                                     ; None                                                ; -2.806 ns ; reset ; unidadeControle:inst25|stateOut[2]                 ; clk      ;
; N/A                                     ; None                                                ; -2.808 ns ; reset ; unidadeControle:inst25|state.sb3                   ; clk      ;
; N/A                                     ; None                                                ; -2.808 ns ; reset ; unidadeControle:inst25|state.sw3                   ; clk      ;
; N/A                                     ; None                                                ; -2.808 ns ; reset ; unidadeControle:inst25|state.sh2                   ; clk      ;
; N/A                                     ; None                                                ; -2.808 ns ; reset ; unidadeControle:inst25|state.sb2                   ; clk      ;
; N/A                                     ; None                                                ; -2.815 ns ; reset ; unidadeControle:inst25|pcwrite                     ; clk      ;
; N/A                                     ; None                                                ; -2.815 ns ; reset ; unidadeControle:inst25|muxshiftsrcb                ; clk      ;
; N/A                                     ; None                                                ; -2.815 ns ; reset ; unidadeControle:inst25|stateOut[4]                 ; clk      ;
; N/A                                     ; None                                                ; -2.818 ns ; reset ; unidadeControle:inst25|muxmemtoreg[0]              ; clk      ;
; N/A                                     ; None                                                ; -2.884 ns ; reset ; mult:inst28|produto[9]                             ; clk      ;
; N/A                                     ; None                                                ; -2.884 ns ; reset ; mult:inst28|produto[10]                            ; clk      ;
; N/A                                     ; None                                                ; -2.889 ns ; reset ; mult:inst28|produto[7]                             ; clk      ;
; N/A                                     ; None                                                ; -2.889 ns ; reset ; mult:inst28|produto[8]                             ; clk      ;
; N/A                                     ; None                                                ; -2.893 ns ; reset ; mult:inst28|produto[5]                             ; clk      ;
; N/A                                     ; None                                                ; -2.893 ns ; reset ; mult:inst28|produto[6]                             ; clk      ;
; N/A                                     ; None                                                ; -2.897 ns ; reset ; mult:inst28|produto[3]                             ; clk      ;
; N/A                                     ; None                                                ; -2.897 ns ; reset ; mult:inst28|produto[4]                             ; clk      ;
; N/A                                     ; None                                                ; -2.903 ns ; reset ; mult:inst28|produto[11]                            ; clk      ;
; N/A                                     ; None                                                ; -2.903 ns ; reset ; mult:inst28|produto[12]                            ; clk      ;
; N/A                                     ; None                                                ; -2.904 ns ; reset ; mult:inst28|produto[14]                            ; clk      ;
; N/A                                     ; None                                                ; -2.904 ns ; reset ; mult:inst28|produto[13]                            ; clk      ;
; N/A                                     ; None                                                ; -2.906 ns ; reset ; mult:inst28|produto[15]                            ; clk      ;
; N/A                                     ; None                                                ; -2.906 ns ; reset ; mult:inst28|produto[16]                            ; clk      ;
; N/A                                     ; None                                                ; -2.907 ns ; reset ; mult:inst28|produto[2]                             ; clk      ;
; N/A                                     ; None                                                ; -2.907 ns ; reset ; mult:inst28|produto[1]                             ; clk      ;
; N/A                                     ; None                                                ; -2.927 ns ; reset ; unidadeControle:inst25|divBegin                    ; clk      ;
; N/A                                     ; None                                                ; -2.927 ns ; reset ; unidadeControle:inst25|functOut[0]                 ; clk      ;
; N/A                                     ; None                                                ; -2.944 ns ; reset ; unidadeControle:inst25|muxmemtoreg[3]              ; clk      ;
; N/A                                     ; None                                                ; -2.944 ns ; reset ; unidadeControle:inst25|muxregdst[1]                ; clk      ;
; N/A                                     ; None                                                ; -2.967 ns ; reset ; unidadeControle:inst25|state.lh3                   ; clk      ;
; N/A                                     ; None                                                ; -2.967 ns ; reset ; unidadeControle:inst25|state.lb3                   ; clk      ;
; N/A                                     ; None                                                ; -2.967 ns ; reset ; unidadeControle:inst25|state.lw3                   ; clk      ;
; N/A                                     ; None                                                ; -2.967 ns ; reset ; unidadeControle:inst25|state.blm4                  ; clk      ;
; N/A                                     ; None                                                ; -2.967 ns ; reset ; unidadeControle:inst25|state.divByZeroEx4          ; clk      ;
; N/A                                     ; None                                                ; -2.967 ns ; reset ; unidadeControle:inst25|state.opcodeEx4             ; clk      ;
; N/A                                     ; None                                                ; -2.967 ns ; reset ; unidadeControle:inst25|state.overflowEx4           ; clk      ;
; N/A                                     ; None                                                ; -2.967 ns ; reset ; unidadeControle:inst25|state.blm3_wait             ; clk      ;
; N/A                                     ; None                                                ; -2.967 ns ; reset ; unidadeControle:inst25|state.overflowEx2           ; clk      ;
; N/A                                     ; None                                                ; -2.967 ns ; reset ; unidadeControle:inst25|state.overflowEx3           ; clk      ;
; N/A                                     ; None                                                ; -2.967 ns ; reset ; unidadeControle:inst25|state.divByZeroEx3          ; clk      ;
; N/A                                     ; None                                                ; -2.967 ns ; reset ; unidadeControle:inst25|state.opcodeEx2             ; clk      ;
; N/A                                     ; None                                                ; -2.967 ns ; reset ; unidadeControle:inst25|state.opcodeEx3             ; clk      ;
; N/A                                     ; None                                                ; -2.967 ns ; reset ; unidadeControle:inst25|state.wait_Final            ; clk      ;
; N/A                                     ; None                                                ; -2.969 ns ; reset ; unidadeControle:inst25|alucontrol[0]               ; clk      ;
; N/A                                     ; None                                                ; -2.981 ns ; reset ; mult:inst28|produto[28]                            ; clk      ;
; N/A                                     ; None                                                ; -2.995 ns ; reset ; unidadeControle:inst25|state.xchg3                 ; clk      ;
; N/A                                     ; None                                                ; -2.995 ns ; reset ; unidadeControle:inst25|state.lh4                   ; clk      ;
; N/A                                     ; None                                                ; -2.995 ns ; reset ; unidadeControle:inst25|state.lb4                   ; clk      ;
; N/A                                     ; None                                                ; -2.995 ns ; reset ; unidadeControle:inst25|state.lw4                   ; clk      ;
; N/A                                     ; None                                                ; -2.995 ns ; reset ; unidadeControle:inst25|state.sh3                   ; clk      ;
; N/A                                     ; None                                                ; -2.995 ns ; reset ; unidadeControle:inst25|state.jal3                  ; clk      ;
; N/A                                     ; None                                                ; -3.020 ns ; reset ; unidadeControle:inst25|state.execute               ; clk      ;
; N/A                                     ; None                                                ; -3.020 ns ; reset ; unidadeControle:inst25|state.break2                ; clk      ;
; N/A                                     ; None                                                ; -3.083 ns ; reset ; unidadeControle:inst25|memwrite                    ; clk      ;
; N/A                                     ; None                                                ; -3.092 ns ; reset ; unidadeControle:inst25|state.divByZeroEx           ; clk      ;
; N/A                                     ; None                                                ; -3.097 ns ; reset ; unidadeControle:inst25|muxalusrcb[1]               ; clk      ;
; N/A                                     ; None                                                ; -3.097 ns ; reset ; unidadeControle:inst25|muxalusrcb[0]               ; clk      ;
; N/A                                     ; None                                                ; -3.097 ns ; reset ; unidadeControle:inst25|iordmux[0]                  ; clk      ;
; N/A                                     ; None                                                ; -3.109 ns ; reset ; unidadeControle:inst25|state.div3                  ; clk      ;
; N/A                                     ; None                                                ; -3.109 ns ; reset ; unidadeControle:inst25|muxlo                       ; clk      ;
; N/A                                     ; None                                                ; -3.109 ns ; reset ; unidadeControle:inst25|lowrite                     ; clk      ;
; N/A                                     ; None                                                ; -3.110 ns ; reset ; unidadeControle:inst25|state.beq2                  ; clk      ;
; N/A                                     ; None                                                ; -3.125 ns ; reset ; unidadeControle:inst25|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A                                     ; None                                                ; -3.125 ns ; reset ; unidadeControle:inst25|state.sll2                  ; clk      ;
; N/A                                     ; None                                                ; -3.125 ns ; reset ; unidadeControle:inst25|state.srl2                  ; clk      ;
; N/A                                     ; None                                                ; -3.125 ns ; reset ; unidadeControle:inst25|state.srav2                 ; clk      ;
; N/A                                     ; None                                                ; -3.125 ns ; reset ; unidadeControle:inst25|state.sra2                  ; clk      ;
; N/A                                     ; None                                                ; -3.125 ns ; reset ; unidadeControle:inst25|state.sllv2                 ; clk      ;
; N/A                                     ; None                                                ; -3.125 ns ; reset ; unidadeControle:inst25|shiftcontrol[1]             ; clk      ;
; N/A                                     ; None                                                ; -3.125 ns ; reset ; unidadeControle:inst25|shiftcontrol[0]             ; clk      ;
; N/A                                     ; None                                                ; -3.125 ns ; reset ; unidadeControle:inst25|shiftcontrol[2]             ; clk      ;
; N/A                                     ; None                                                ; -3.128 ns ; reset ; unidadeControle:inst25|iordmux[2]                  ; clk      ;
; N/A                                     ; None                                                ; -3.281 ns ; reset ; mult:inst28|produto[0]                             ; clk      ;
; N/A                                     ; None                                                ; -3.284 ns ; reset ; unidadeControle:inst25|sscontrol[0]                ; clk      ;
; N/A                                     ; None                                                ; -3.284 ns ; reset ; unidadeControle:inst25|sscontrol[1]                ; clk      ;
; N/A                                     ; None                                                ; -3.284 ns ; reset ; unidadeControle:inst25|functOut[1]                 ; clk      ;
; N/A                                     ; None                                                ; -3.305 ns ; reset ; unidadeControle:inst25|functOut[5]                 ; clk      ;
; N/A                                     ; None                                                ; -3.305 ns ; reset ; unidadeControle:inst25|functOut[3]                 ; clk      ;
; N/A                                     ; None                                                ; -3.305 ns ; reset ; unidadeControle:inst25|functOut[2]                 ; clk      ;
; N/A                                     ; None                                                ; -3.318 ns ; reset ; unidadeControle:inst25|muxpcsource[2]              ; clk      ;
; N/A                                     ; None                                                ; -3.325 ns ; reset ; div:inst31|remainder[18]                           ; clk      ;
; N/A                                     ; None                                                ; -3.379 ns ; reset ; div:inst31|remainder[17]                           ; clk      ;
; N/A                                     ; None                                                ; -3.391 ns ; reset ; div:inst31|remainder[16]                           ; clk      ;
; N/A                                     ; None                                                ; -3.393 ns ; reset ; mult:inst28|produto[29]                            ; clk      ;
; N/A                                     ; None                                                ; -3.406 ns ; reset ; mult:inst28|produto[18]                            ; clk      ;
; N/A                                     ; None                                                ; -3.443 ns ; reset ; div:inst31|dividend[19]                            ; clk      ;
; N/A                                     ; None                                                ; -3.445 ns ; reset ; div:inst31|dividend[18]                            ; clk      ;
; N/A                                     ; None                                                ; -3.446 ns ; reset ; unidadeControle:inst25|muxpcsource[1]              ; clk      ;
; N/A                                     ; None                                                ; -3.458 ns ; reset ; unidadeControle:inst25|multBegin                   ; clk      ;
; N/A                                     ; None                                                ; -3.464 ns ; reset ; unidadeControle:inst25|muxxxchgctrl                ; clk      ;
; N/A                                     ; None                                                ; -3.481 ns ; reset ; div:inst31|remainder[23]                           ; clk      ;
; N/A                                     ; None                                                ; -3.490 ns ; reset ; unidadeControle:inst25|muxalusrca[1]               ; clk      ;
; N/A                                     ; None                                                ; -3.490 ns ; reset ; unidadeControle:inst25|muxpcsource[0]              ; clk      ;
; N/A                                     ; None                                                ; -3.523 ns ; reset ; mult:inst28|lo[15]                                 ; clk      ;
; N/A                                     ; None                                                ; -3.529 ns ; reset ; div:inst31|remainder[25]                           ; clk      ;
; N/A                                     ; None                                                ; -3.534 ns ; reset ; unidadeControle:inst25|iordmux[1]                  ; clk      ;
; N/A                                     ; None                                                ; -3.534 ns ; reset ; unidadeControle:inst25|lscontrol[1]                ; clk      ;
; N/A                                     ; None                                                ; -3.534 ns ; reset ; unidadeControle:inst25|lscontrol[0]                ; clk      ;
; N/A                                     ; None                                                ; -3.539 ns ; reset ; mult:inst28|produto[30]                            ; clk      ;
; N/A                                     ; None                                                ; -3.554 ns ; reset ; div:inst31|remainder[9]                            ; clk      ;
; N/A                                     ; None                                                ; -3.557 ns ; reset ; div:inst31|remainder[7]                            ; clk      ;
; N/A                                     ; None                                                ; -3.565 ns ; reset ; div:inst31|remainder[10]                           ; clk      ;
; N/A                                     ; None                                                ; -3.582 ns ; reset ; div:inst31|remainder[8]                            ; clk      ;
; N/A                                     ; None                                                ; -3.582 ns ; reset ; div:inst31|remainder[11]                           ; clk      ;
; N/A                                     ; None                                                ; -3.598 ns ; reset ; div:inst31|remainder[14]                           ; clk      ;
; N/A                                     ; None                                                ; -3.608 ns ; reset ; div:inst31|remainder[13]                           ; clk      ;
; N/A                                     ; None                                                ; -3.621 ns ; reset ; mult:inst28|lo[5]                                  ; clk      ;
; N/A                                     ; None                                                ; -3.624 ns ; reset ; div:inst31|remainder[15]                           ; clk      ;
; N/A                                     ; None                                                ; -3.632 ns ; reset ; unidadeControle:inst25|muxmemtoreg[1]              ; clk      ;
; N/A                                     ; None                                                ; -3.632 ns ; reset ; unidadeControle:inst25|muxmemtoreg[2]              ; clk      ;
; N/A                                     ; None                                                ; -3.639 ns ; reset ; mult:inst28|lo[30]                                 ; clk      ;
; N/A                                     ; None                                                ; -3.642 ns ; reset ; div:inst31|remainder[24]                           ; clk      ;
; N/A                                     ; None                                                ; -3.648 ns ; reset ; mult:inst28|lo[13]                                 ; clk      ;
; N/A                                     ; None                                                ; -3.650 ns ; reset ; mult:inst28|lo[2]                                  ; clk      ;
; N/A                                     ; None                                                ; -3.654 ns ; reset ; div:inst31|remainder[22]                           ; clk      ;
; N/A                                     ; None                                                ; -3.656 ns ; reset ; div:inst31|remainder[12]                           ; clk      ;
; N/A                                     ; None                                                ; -3.667 ns ; reset ; mult:inst28|lo[8]                                  ; clk      ;
; N/A                                     ; None                                                ; -3.668 ns ; reset ; div:inst31|dividend[27]                            ; clk      ;
; N/A                                     ; None                                                ; -3.672 ns ; reset ; mult:inst28|lo[9]                                  ; clk      ;
; N/A                                     ; None                                                ; -3.673 ns ; reset ; mult:inst28|lo[6]                                  ; clk      ;
; N/A                                     ; None                                                ; -3.673 ns ; reset ; mult:inst28|lo[10]                                 ; clk      ;
; N/A                                     ; None                                                ; -3.677 ns ; reset ; div:inst31|dividend[24]                            ; clk      ;
; N/A                                     ; None                                                ; -3.680 ns ; reset ; div:inst31|remainder[27]                           ; clk      ;
; N/A                                     ; None                                                ; -3.680 ns ; reset ; div:inst31|remainder[21]                           ; clk      ;
; N/A                                     ; None                                                ; -3.682 ns ; reset ; mult:inst28|lo[3]                                  ; clk      ;
; N/A                                     ; None                                                ; -3.683 ns ; reset ; mult:inst28|lo[11]                                 ; clk      ;
; N/A                                     ; None                                                ; -3.686 ns ; reset ; mult:inst28|lo[1]                                  ; clk      ;
; N/A                                     ; None                                                ; -3.695 ns ; reset ; div:inst31|divisor[27]                             ; clk      ;
; N/A                                     ; None                                                ; -3.705 ns ; reset ; div:inst31|hiDiv[17]                               ; clk      ;
; N/A                                     ; None                                                ; -3.707 ns ; reset ; div:inst31|hiDiv[19]                               ; clk      ;
; N/A                                     ; None                                                ; -3.710 ns ; reset ; div:inst31|hiDiv[21]                               ; clk      ;
; N/A                                     ; None                                                ; -3.710 ns ; reset ; div:inst31|hiDiv[23]                               ; clk      ;
; N/A                                     ; None                                                ; -3.711 ns ; reset ; div:inst31|hiDiv[16]                               ; clk      ;
; N/A                                     ; None                                                ; -3.711 ns ; reset ; div:inst31|hiDiv[18]                               ; clk      ;
; N/A                                     ; None                                                ; -3.714 ns ; reset ; div:inst31|hiDiv[29]                               ; clk      ;
; N/A                                     ; None                                                ; -3.715 ns ; reset ; div:inst31|hiDiv[31]                               ; clk      ;
; N/A                                     ; None                                                ; -3.716 ns ; reset ; div:inst31|hiDiv[20]                               ; clk      ;
; N/A                                     ; None                                                ; -3.717 ns ; reset ; div:inst31|hiDiv[27]                               ; clk      ;
; N/A                                     ; None                                                ; -3.718 ns ; reset ; div:inst31|hiDiv[25]                               ; clk      ;
; N/A                                     ; None                                                ; -3.718 ns ; reset ; div:inst31|hiDiv[22]                               ; clk      ;
; N/A                                     ; None                                                ; -3.721 ns ; reset ; div:inst31|hiDiv[30]                               ; clk      ;
; N/A                                     ; None                                                ; -3.724 ns ; reset ; div:inst31|hiDiv[24]                               ; clk      ;
; N/A                                     ; None                                                ; -3.724 ns ; reset ; div:inst31|hiDiv[26]                               ; clk      ;
; N/A                                     ; None                                                ; -3.724 ns ; reset ; div:inst31|hiDiv[28]                               ; clk      ;
; N/A                                     ; None                                                ; -3.726 ns ; reset ; mult:inst28|lo[14]                                 ; clk      ;
; N/A                                     ; None                                                ; -3.740 ns ; reset ; unidadeControle:inst25|state.add_sub_and           ; clk      ;
; N/A                                     ; None                                                ; -3.740 ns ; reset ; unidadeControle:inst25|state.xchg2                 ; clk      ;
; N/A                                     ; None                                                ; -3.740 ns ; reset ; unidadeControle:inst25|stateOut[5]                 ; clk      ;
; N/A                                     ; None                                                ; -3.782 ns ; reset ; unidadeControle:inst25|state.overflowEx            ; clk      ;
; N/A                                     ; None                                                ; -3.782 ns ; reset ; unidadeControle:inst25|stateOut[3]                 ; clk      ;
; N/A                                     ; None                                                ; -3.782 ns ; reset ; unidadeControle:inst25|stateOut[1]                 ; clk      ;
; N/A                                     ; None                                                ; -3.782 ns ; reset ; unidadeControle:inst25|stateOut[0]                 ; clk      ;
; N/A                                     ; None                                                ; -3.793 ns ; reset ; div:inst31|divisor[28]                             ; clk      ;
; N/A                                     ; None                                                ; -3.798 ns ; reset ; div:inst31|divisor[26]                             ; clk      ;
; N/A                                     ; None                                                ; -3.805 ns ; reset ; div:inst31|dividend[25]                            ; clk      ;
; N/A                                     ; None                                                ; -3.819 ns ; reset ; mult:inst28|lo[7]                                  ; clk      ;
; N/A                                     ; None                                                ; -3.836 ns ; reset ; mult:inst28|lo[4]                                  ; clk      ;
; N/A                                     ; None                                                ; -3.846 ns ; reset ; div:inst31|remainder[26]                           ; clk      ;
; N/A                                     ; None                                                ; -3.860 ns ; reset ; mult:inst28|produto[19]                            ; clk      ;
; N/A                                     ; None                                                ; -3.864 ns ; reset ; mult:inst28|lo[12]                                 ; clk      ;
; N/A                                     ; None                                                ; -3.876 ns ; reset ; unidadeControle:inst25|muxalusrca[0]               ; clk      ;
; N/A                                     ; None                                                ; -3.878 ns ; reset ; div:inst31|remainder[19]                           ; clk      ;
; N/A                                     ; None                                                ; -3.879 ns ; reset ; mult:inst28|lo[0]                                  ; clk      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;       ;                                                    ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------+----------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Oct 18 21:51:00 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mipsHardware -c mipsHardware --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "aluSrcA:inst|aluSrcAOut[30]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[31]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[24]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[25]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[26]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[27]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[28]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[29]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[30]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[31]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[29]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[28]" is a latch
    Warning: Node "iord:inst5|iordOut[0]" is a latch
    Warning: Node "iord:inst5|iordOut[1]" is a latch
    Warning: Node "iord:inst5|iordOut[2]" is a latch
    Warning: Node "iord:inst5|iordOut[3]" is a latch
    Warning: Node "iord:inst5|iordOut[4]" is a latch
    Warning: Node "iord:inst5|iordOut[5]" is a latch
    Warning: Node "iord:inst5|iordOut[6]" is a latch
    Warning: Node "iord:inst5|iordOut[7]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[26]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[27]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[0]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[1]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[2]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[3]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[4]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[5]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[6]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[7]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[30]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[31]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[24]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[25]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[8]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[9]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[10]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[11]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[12]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[13]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[14]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[15]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[29]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[28]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[22]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[23]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[0]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[0]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[1]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[1]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[2]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[2]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[3]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[3]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[4]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[4]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[5]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[5]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[6]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[6]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[7]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[26]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[27]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[21]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[20]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[7]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[16]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[17]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[18]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[19]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[20]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[21]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[22]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[23]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[24]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[25]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[18]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[19]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[1]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[30]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[31]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[22]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[23]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[16]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[17]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[24]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[25]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[26]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[27]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[28]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[29]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[0]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[2]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[1]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[4]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[3]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[21]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[20]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[15]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[14]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[2]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[3]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[5]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[6]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[7]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[21]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[22]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[13]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[9]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[12]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[10]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[11]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[19]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[15]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[17]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[16]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[18]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[8]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[14]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[20]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[18]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[19]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[13]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[12]" is a latch
    Warning: Node "loadSize:inst29|lsOut[1]" is a latch
    Warning: Node "loadSize:inst29|lsOut[30]" is a latch
    Warning: Node "loadSize:inst29|lsOut[31]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[16]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[17]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[10]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[11]" is a latch
    Warning: Node "loadSize:inst29|lsOut[24]" is a latch
    Warning: Node "loadSize:inst29|lsOut[25]" is a latch
    Warning: Node "loadSize:inst29|lsOut[26]" is a latch
    Warning: Node "loadSize:inst29|lsOut[27]" is a latch
    Warning: Node "loadSize:inst29|lsOut[28]" is a latch
    Warning: Node "loadSize:inst29|lsOut[29]" is a latch
    Warning: Node "loadSize:inst29|lsOut[0]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[15]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[14]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[8]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[9]" is a latch
    Warning: Node "loadSize:inst29|lsOut[2]" is a latch
    Warning: Node "loadSize:inst29|lsOut[3]" is a latch
    Warning: Node "loadSize:inst29|lsOut[4]" is a latch
    Warning: Node "loadSize:inst29|lsOut[5]" is a latch
    Warning: Node "loadSize:inst29|lsOut[6]" is a latch
    Warning: Node "loadSize:inst29|lsOut[7]" is a latch
    Warning: Node "loadSize:inst29|lsOut[21]" is a latch
    Warning: Node "loadSize:inst29|lsOut[23]" is a latch
    Warning: Node "loadSize:inst29|lsOut[22]" is a latch
    Warning: Node "loadSize:inst29|lsOut[13]" is a latch
    Warning: Node "loadSize:inst29|lsOut[9]" is a latch
    Warning: Node "loadSize:inst29|lsOut[12]" is a latch
    Warning: Node "loadSize:inst29|lsOut[10]" is a latch
    Warning: Node "loadSize:inst29|lsOut[11]" is a latch
    Warning: Node "loadSize:inst29|lsOut[19]" is a latch
    Warning: Node "loadSize:inst29|lsOut[17]" is a latch
    Warning: Node "loadSize:inst29|lsOut[16]" is a latch
    Warning: Node "loadSize:inst29|lsOut[18]" is a latch
    Warning: Node "loadSize:inst29|lsOut[8]" is a latch
    Warning: Node "loadSize:inst29|lsOut[14]" is a latch
    Warning: Node "loadSize:inst29|lsOut[20]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[13]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[12]" is a latch
    Warning: Node "loadSize:inst29|lsOut[15]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[10]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[11]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[8]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[9]" is a latch
    Warning: Node "iord:inst5|iordOut[31]" is a latch
    Warning: Node "iord:inst5|iordOut[30]" is a latch
    Warning: Node "iord:inst5|iordOut[29]" is a latch
    Warning: Node "iord:inst5|iordOut[28]" is a latch
    Warning: Node "iord:inst5|iordOut[27]" is a latch
    Warning: Node "iord:inst5|iordOut[26]" is a latch
    Warning: Node "iord:inst5|iordOut[25]" is a latch
    Warning: Node "iord:inst5|iordOut[24]" is a latch
    Warning: Node "iord:inst5|iordOut[23]" is a latch
    Warning: Node "iord:inst5|iordOut[22]" is a latch
    Warning: Node "iord:inst5|iordOut[21]" is a latch
    Warning: Node "iord:inst5|iordOut[20]" is a latch
    Warning: Node "iord:inst5|iordOut[19]" is a latch
    Warning: Node "iord:inst5|iordOut[18]" is a latch
    Warning: Node "iord:inst5|iordOut[17]" is a latch
    Warning: Node "iord:inst5|iordOut[16]" is a latch
    Warning: Node "iord:inst5|iordOut[15]" is a latch
    Warning: Node "iord:inst5|iordOut[14]" is a latch
    Warning: Node "iord:inst5|iordOut[13]" is a latch
    Warning: Node "iord:inst5|iordOut[12]" is a latch
    Warning: Node "iord:inst5|iordOut[11]" is a latch
    Warning: Node "iord:inst5|iordOut[10]" is a latch
    Warning: Node "iord:inst5|iordOut[9]" is a latch
    Warning: Node "iord:inst5|iordOut[8]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 24 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "unidadeControle:inst25|lscontrol[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|lscontrol[1]" as buffer
    Info: Detected gated clock "loadSize:inst29|lsOut[31]~1" as buffer
    Info: Detected gated clock "regDST:inst15|Mux5~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxregdst[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxregdst[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxxxchgctrl" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[3]" as buffer
    Info: Detected gated clock "memToReg:inst7|Mux32~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxpcsource[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxpcsource[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxpcsource[0]" as buffer
    Info: Detected gated clock "pcSource:inst16|Mux32~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|iordmux[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|iordmux[1]" as buffer
    Info: Detected gated clock "iord:inst5|Mux33~0" as buffer
    Info: Detected gated clock "setSize:inst30|saidaSetSize[31]~1" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|sscontrol[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|sscontrol[0]" as buffer
    Info: Detected gated clock "aluSrcA:inst|Mux32~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxalusrca[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxalusrca[0]" as buffer
Info: Clock "clk" has Internal fmax of 37.84 MHz between source register "aluSrcA:inst|aluSrcAOut[4]" and destination register "Registrador:PC|Saida[18]" (period= 26.424 ns)
    Info: + Longest register to register delay is 8.793 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X47_Y30_N8; Fanout = 6; REG Node = 'aluSrcA:inst|aluSrcAOut[4]'
        Info: 2: + IC(0.262 ns) + CELL(0.272 ns) = 0.534 ns; Loc. = LCCOMB_X47_Y30_N26; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[5]~25'
        Info: 3: + IC(0.344 ns) + CELL(0.272 ns) = 1.150 ns; Loc. = LCCOMB_X48_Y30_N14; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[5]~6'
        Info: 4: + IC(0.215 ns) + CELL(0.053 ns) = 1.418 ns; Loc. = LCCOMB_X48_Y30_N0; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[7]~7'
        Info: 5: + IC(0.225 ns) + CELL(0.053 ns) = 1.696 ns; Loc. = LCCOMB_X48_Y30_N4; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[9]~8'
        Info: 6: + IC(0.318 ns) + CELL(0.225 ns) = 2.239 ns; Loc. = LCCOMB_X48_Y30_N8; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~15'
        Info: 7: + IC(0.534 ns) + CELL(0.154 ns) = 2.927 ns; Loc. = LCCOMB_X49_Y31_N0; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~3'
        Info: 8: + IC(0.204 ns) + CELL(0.053 ns) = 3.184 ns; Loc. = LCCOMB_X49_Y31_N4; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~4'
        Info: 9: + IC(0.199 ns) + CELL(0.053 ns) = 3.436 ns; Loc. = LCCOMB_X49_Y31_N24; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~5'
        Info: 10: + IC(0.204 ns) + CELL(0.154 ns) = 3.794 ns; Loc. = LCCOMB_X49_Y31_N28; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~6'
        Info: 11: + IC(0.208 ns) + CELL(0.154 ns) = 4.156 ns; Loc. = LCCOMB_X49_Y31_N18; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~7'
        Info: 12: + IC(0.208 ns) + CELL(0.154 ns) = 4.518 ns; Loc. = LCCOMB_X49_Y31_N20; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~8'
        Info: 13: + IC(0.199 ns) + CELL(0.053 ns) = 4.770 ns; Loc. = LCCOMB_X49_Y31_N8; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~9'
        Info: 14: + IC(0.204 ns) + CELL(0.154 ns) = 5.128 ns; Loc. = LCCOMB_X49_Y31_N14; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~10'
        Info: 15: + IC(0.304 ns) + CELL(0.053 ns) = 5.485 ns; Loc. = LCCOMB_X48_Y31_N16; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~11'
        Info: 16: + IC(0.221 ns) + CELL(0.053 ns) = 5.759 ns; Loc. = LCCOMB_X48_Y31_N2; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~12'
        Info: 17: + IC(0.214 ns) + CELL(0.154 ns) = 6.127 ns; Loc. = LCCOMB_X48_Y31_N6; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~13'
        Info: 18: + IC(0.208 ns) + CELL(0.225 ns) = 6.560 ns; Loc. = LCCOMB_X48_Y31_N20; Fanout = 1; COMB Node = 'branchMux:inst20|Selector0~1'
        Info: 19: + IC(0.207 ns) + CELL(0.053 ns) = 6.820 ns; Loc. = LCCOMB_X48_Y31_N10; Fanout = 33; COMB Node = 'inst24'
        Info: 20: + IC(1.227 ns) + CELL(0.746 ns) = 8.793 ns; Loc. = LCFF_X24_Y34_N21; Fanout = 3; REG Node = 'Registrador:PC|Saida[18]'
        Info: Total cell delay = 3.088 ns ( 35.12 % )
        Info: Total interconnect delay = 5.705 ns ( 64.88 % )
    Info: - Smallest clock skew is -4.329 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.101 ns
            Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(0.313 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 2054; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.286 ns) + CELL(0.618 ns) = 3.101 ns; Loc. = LCFF_X24_Y34_N21; Fanout = 3; REG Node = 'Registrador:PC|Saida[18]'
            Info: Total cell delay = 1.502 ns ( 48.44 % )
            Info: Total interconnect delay = 1.599 ns ( 51.56 % )
        Info: - Longest clock path from clock "clk" to source register is 7.430 ns
            Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(1.469 ns) + CELL(0.712 ns) = 3.065 ns; Loc. = LCFF_X28_Y31_N13; Fanout = 38; REG Node = 'unidadeControle:inst25|muxalusrca[0]'
            Info: 3: + IC(0.869 ns) + CELL(0.053 ns) = 3.987 ns; Loc. = LCCOMB_X24_Y34_N30; Fanout = 1; COMB Node = 'aluSrcA:inst|Mux32~0'
            Info: 4: + IC(1.565 ns) + CELL(0.000 ns) = 5.552 ns; Loc. = CLKCTRL_G0; Fanout = 32; COMB Node = 'aluSrcA:inst|Mux32~0clkctrl'
            Info: 5: + IC(1.532 ns) + CELL(0.346 ns) = 7.430 ns; Loc. = LCCOMB_X47_Y30_N8; Fanout = 6; REG Node = 'aluSrcA:inst|aluSrcAOut[4]'
            Info: Total cell delay = 1.995 ns ( 26.85 % )
            Info: Total interconnect delay = 5.435 ns ( 73.15 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:B|Saida[2]" and destination pin or register "setSize:inst30|saidaSetSize[2]" for clock "clk" (Hold time is 4.297 ns)
    Info: + Largest clock skew is 4.880 ns
        Info: + Longest clock path from clock "clk" to destination register is 7.998 ns
            Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(1.125 ns) + CELL(0.712 ns) = 2.721 ns; Loc. = LCFF_X15_Y31_N1; Fanout = 27; REG Node = 'unidadeControle:inst25|sscontrol[1]'
            Info: 3: + IC(1.015 ns) + CELL(0.228 ns) = 3.964 ns; Loc. = LCCOMB_X24_Y34_N6; Fanout = 1; COMB Node = 'setSize:inst30|saidaSetSize[31]~1'
            Info: 4: + IC(2.453 ns) + CELL(0.000 ns) = 6.417 ns; Loc. = CLKCTRL_G9; Fanout = 32; COMB Node = 'setSize:inst30|saidaSetSize[31]~1clkctrl'
            Info: 5: + IC(1.528 ns) + CELL(0.053 ns) = 7.998 ns; Loc. = LCCOMB_X32_Y33_N0; Fanout = 2; REG Node = 'setSize:inst30|saidaSetSize[2]'
            Info: Total cell delay = 1.877 ns ( 23.47 % )
            Info: Total interconnect delay = 6.121 ns ( 76.53 % )
        Info: - Shortest clock path from clock "clk" to source register is 3.118 ns
            Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(0.313 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 2054; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.303 ns) + CELL(0.618 ns) = 3.118 ns; Loc. = LCFF_X32_Y33_N3; Fanout = 10; REG Node = 'Registrador:B|Saida[2]'
            Info: Total cell delay = 1.502 ns ( 48.17 % )
            Info: Total interconnect delay = 1.616 ns ( 51.83 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.489 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X32_Y33_N3; Fanout = 10; REG Node = 'Registrador:B|Saida[2]'
        Info: 2: + IC(0.261 ns) + CELL(0.228 ns) = 0.489 ns; Loc. = LCCOMB_X32_Y33_N0; Fanout = 2; REG Node = 'setSize:inst30|saidaSetSize[2]'
        Info: Total cell delay = 0.228 ns ( 46.63 % )
        Info: Total interconnect delay = 0.261 ns ( 53.37 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "div:inst31|loDiv[30]" (data pin = "reset", clock pin = "clk") is 15.174 ns
    Info: + Longest pin to register delay is 18.181 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_W37; Fanout = 604; PIN Node = 'reset'
        Info: 2: + IC(6.662 ns) + CELL(0.378 ns) = 7.924 ns; Loc. = LCCOMB_X35_Y40_N4; Fanout = 2; COMB Node = 'div:inst31|dividend~13'
        Info: 3: + IC(1.267 ns) + CELL(0.234 ns) = 9.425 ns; Loc. = LCCOMB_X33_Y35_N16; Fanout = 1; COMB Node = 'div:inst31|Mux0~8'
        Info: 4: + IC(0.205 ns) + CELL(0.053 ns) = 9.683 ns; Loc. = LCCOMB_X33_Y35_N20; Fanout = 1; COMB Node = 'div:inst31|Mux0~12'
        Info: 5: + IC(0.683 ns) + CELL(0.272 ns) = 10.638 ns; Loc. = LCCOMB_X32_Y39_N6; Fanout = 4; COMB Node = 'div:inst31|Mux0~32'
        Info: 6: + IC(0.220 ns) + CELL(0.154 ns) = 11.012 ns; Loc. = LCCOMB_X32_Y39_N26; Fanout = 1; COMB Node = 'div:inst31|LessThan0~10'
        Info: 7: + IC(0.207 ns) + CELL(0.053 ns) = 11.272 ns; Loc. = LCCOMB_X32_Y39_N12; Fanout = 1; COMB Node = 'div:inst31|LessThan0~11'
        Info: 8: + IC(0.599 ns) + CELL(0.154 ns) = 12.025 ns; Loc. = LCCOMB_X33_Y37_N10; Fanout = 1; COMB Node = 'div:inst31|LessThan0~12'
        Info: 9: + IC(0.200 ns) + CELL(0.053 ns) = 12.278 ns; Loc. = LCCOMB_X33_Y37_N30; Fanout = 1; COMB Node = 'div:inst31|LessThan0~13'
        Info: 10: + IC(0.205 ns) + CELL(0.053 ns) = 12.536 ns; Loc. = LCCOMB_X33_Y37_N16; Fanout = 1; COMB Node = 'div:inst31|LessThan0~14'
        Info: 11: + IC(0.205 ns) + CELL(0.053 ns) = 12.794 ns; Loc. = LCCOMB_X33_Y37_N20; Fanout = 1; COMB Node = 'div:inst31|LessThan0~15'
        Info: 12: + IC(0.203 ns) + CELL(0.053 ns) = 13.050 ns; Loc. = LCCOMB_X33_Y37_N26; Fanout = 1; COMB Node = 'div:inst31|LessThan0~16'
        Info: 13: + IC(0.206 ns) + CELL(0.053 ns) = 13.309 ns; Loc. = LCCOMB_X33_Y37_N12; Fanout = 1; COMB Node = 'div:inst31|LessThan0~17'
        Info: 14: + IC(0.599 ns) + CELL(0.053 ns) = 13.961 ns; Loc. = LCCOMB_X32_Y36_N4; Fanout = 65; COMB Node = 'div:inst31|LessThan0~21'
        Info: 15: + IC(0.226 ns) + CELL(0.053 ns) = 14.240 ns; Loc. = LCCOMB_X32_Y36_N12; Fanout = 63; COMB Node = 'div:inst31|LessThan0~22'
        Info: 16: + IC(1.220 ns) + CELL(0.545 ns) = 16.005 ns; Loc. = LCCOMB_X29_Y42_N0; Fanout = 2; COMB Node = 'div:inst31|Add3~2'
        Info: 17: + IC(0.000 ns) + CELL(0.035 ns) = 16.040 ns; Loc. = LCCOMB_X29_Y42_N2; Fanout = 2; COMB Node = 'div:inst31|Add3~6'
        Info: 18: + IC(0.000 ns) + CELL(0.035 ns) = 16.075 ns; Loc. = LCCOMB_X29_Y42_N4; Fanout = 2; COMB Node = 'div:inst31|Add3~10'
        Info: 19: + IC(0.000 ns) + CELL(0.035 ns) = 16.110 ns; Loc. = LCCOMB_X29_Y42_N6; Fanout = 2; COMB Node = 'div:inst31|Add3~14'
        Info: 20: + IC(0.000 ns) + CELL(0.035 ns) = 16.145 ns; Loc. = LCCOMB_X29_Y42_N8; Fanout = 2; COMB Node = 'div:inst31|Add3~18'
        Info: 21: + IC(0.000 ns) + CELL(0.035 ns) = 16.180 ns; Loc. = LCCOMB_X29_Y42_N10; Fanout = 2; COMB Node = 'div:inst31|Add3~22'
        Info: 22: + IC(0.000 ns) + CELL(0.035 ns) = 16.215 ns; Loc. = LCCOMB_X29_Y42_N12; Fanout = 2; COMB Node = 'div:inst31|Add3~26'
        Info: 23: + IC(0.000 ns) + CELL(0.096 ns) = 16.311 ns; Loc. = LCCOMB_X29_Y42_N14; Fanout = 2; COMB Node = 'div:inst31|Add3~30'
        Info: 24: + IC(0.000 ns) + CELL(0.035 ns) = 16.346 ns; Loc. = LCCOMB_X29_Y42_N16; Fanout = 2; COMB Node = 'div:inst31|Add3~34'
        Info: 25: + IC(0.000 ns) + CELL(0.035 ns) = 16.381 ns; Loc. = LCCOMB_X29_Y42_N18; Fanout = 2; COMB Node = 'div:inst31|Add3~38'
        Info: 26: + IC(0.000 ns) + CELL(0.035 ns) = 16.416 ns; Loc. = LCCOMB_X29_Y42_N20; Fanout = 2; COMB Node = 'div:inst31|Add3~42'
        Info: 27: + IC(0.000 ns) + CELL(0.035 ns) = 16.451 ns; Loc. = LCCOMB_X29_Y42_N22; Fanout = 2; COMB Node = 'div:inst31|Add3~46'
        Info: 28: + IC(0.000 ns) + CELL(0.035 ns) = 16.486 ns; Loc. = LCCOMB_X29_Y42_N24; Fanout = 2; COMB Node = 'div:inst31|Add3~50'
        Info: 29: + IC(0.000 ns) + CELL(0.035 ns) = 16.521 ns; Loc. = LCCOMB_X29_Y42_N26; Fanout = 2; COMB Node = 'div:inst31|Add3~54'
        Info: 30: + IC(0.000 ns) + CELL(0.035 ns) = 16.556 ns; Loc. = LCCOMB_X29_Y42_N28; Fanout = 2; COMB Node = 'div:inst31|Add3~58'
        Info: 31: + IC(0.000 ns) + CELL(0.200 ns) = 16.756 ns; Loc. = LCCOMB_X29_Y42_N30; Fanout = 2; COMB Node = 'div:inst31|Add3~62'
        Info: 32: + IC(0.000 ns) + CELL(0.035 ns) = 16.791 ns; Loc. = LCCOMB_X29_Y41_N0; Fanout = 2; COMB Node = 'div:inst31|Add3~66'
        Info: 33: + IC(0.000 ns) + CELL(0.035 ns) = 16.826 ns; Loc. = LCCOMB_X29_Y41_N2; Fanout = 2; COMB Node = 'div:inst31|Add3~70'
        Info: 34: + IC(0.000 ns) + CELL(0.035 ns) = 16.861 ns; Loc. = LCCOMB_X29_Y41_N4; Fanout = 2; COMB Node = 'div:inst31|Add3~74'
        Info: 35: + IC(0.000 ns) + CELL(0.035 ns) = 16.896 ns; Loc. = LCCOMB_X29_Y41_N6; Fanout = 2; COMB Node = 'div:inst31|Add3~78'
        Info: 36: + IC(0.000 ns) + CELL(0.035 ns) = 16.931 ns; Loc. = LCCOMB_X29_Y41_N8; Fanout = 2; COMB Node = 'div:inst31|Add3~82'
        Info: 37: + IC(0.000 ns) + CELL(0.035 ns) = 16.966 ns; Loc. = LCCOMB_X29_Y41_N10; Fanout = 2; COMB Node = 'div:inst31|Add3~86'
        Info: 38: + IC(0.000 ns) + CELL(0.035 ns) = 17.001 ns; Loc. = LCCOMB_X29_Y41_N12; Fanout = 2; COMB Node = 'div:inst31|Add3~90'
        Info: 39: + IC(0.000 ns) + CELL(0.096 ns) = 17.097 ns; Loc. = LCCOMB_X29_Y41_N14; Fanout = 2; COMB Node = 'div:inst31|Add3~94'
        Info: 40: + IC(0.000 ns) + CELL(0.035 ns) = 17.132 ns; Loc. = LCCOMB_X29_Y41_N16; Fanout = 2; COMB Node = 'div:inst31|Add3~98'
        Info: 41: + IC(0.000 ns) + CELL(0.035 ns) = 17.167 ns; Loc. = LCCOMB_X29_Y41_N18; Fanout = 2; COMB Node = 'div:inst31|Add3~102'
        Info: 42: + IC(0.000 ns) + CELL(0.035 ns) = 17.202 ns; Loc. = LCCOMB_X29_Y41_N20; Fanout = 2; COMB Node = 'div:inst31|Add3~106'
        Info: 43: + IC(0.000 ns) + CELL(0.035 ns) = 17.237 ns; Loc. = LCCOMB_X29_Y41_N22; Fanout = 2; COMB Node = 'div:inst31|Add3~110'
        Info: 44: + IC(0.000 ns) + CELL(0.035 ns) = 17.272 ns; Loc. = LCCOMB_X29_Y41_N24; Fanout = 2; COMB Node = 'div:inst31|Add3~114'
        Info: 45: + IC(0.000 ns) + CELL(0.035 ns) = 17.307 ns; Loc. = LCCOMB_X29_Y41_N26; Fanout = 2; COMB Node = 'div:inst31|Add3~118'
        Info: 46: + IC(0.000 ns) + CELL(0.125 ns) = 17.432 ns; Loc. = LCCOMB_X29_Y41_N28; Fanout = 1; COMB Node = 'div:inst31|Add3~121'
        Info: 47: + IC(0.366 ns) + CELL(0.228 ns) = 18.026 ns; Loc. = LCCOMB_X28_Y41_N18; Fanout = 1; COMB Node = 'div:inst31|loDiv[30]~feeder'
        Info: 48: + IC(0.000 ns) + CELL(0.155 ns) = 18.181 ns; Loc. = LCFF_X28_Y41_N19; Fanout = 1; REG Node = 'div:inst31|loDiv[30]'
        Info: Total cell delay = 4.908 ns ( 27.00 % )
        Info: Total interconnect delay = 13.273 ns ( 73.00 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.097 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
        Info: 2: + IC(0.313 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 2054; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.282 ns) + CELL(0.618 ns) = 3.097 ns; Loc. = LCFF_X28_Y41_N19; Fanout = 1; REG Node = 'div:inst31|loDiv[30]'
        Info: Total cell delay = 1.502 ns ( 48.50 % )
        Info: Total interconnect delay = 1.595 ns ( 51.50 % )
Info: tco from clock "clk" to destination pin "aluresult[30]" through register "unidadeControle:inst25|alucontrol[1]" is 20.349 ns
    Info: + Longest clock path from clock "clk" to source register is 3.106 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
        Info: 2: + IC(0.313 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 2054; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.291 ns) + CELL(0.618 ns) = 3.106 ns; Loc. = LCFF_X19_Y30_N17; Fanout = 46; REG Node = 'unidadeControle:inst25|alucontrol[1]'
        Info: Total cell delay = 1.502 ns ( 48.36 % )
        Info: Total interconnect delay = 1.604 ns ( 51.64 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 17.149 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X19_Y30_N17; Fanout = 46; REG Node = 'unidadeControle:inst25|alucontrol[1]'
        Info: 2: + IC(1.754 ns) + CELL(0.225 ns) = 1.979 ns; Loc. = LCCOMB_X51_Y33_N0; Fanout = 57; COMB Node = 'Ula32:inst3|Mux34~0'
        Info: 3: + IC(1.321 ns) + CELL(0.053 ns) = 3.353 ns; Loc. = LCCOMB_X32_Y32_N2; Fanout = 3; COMB Node = 'Ula32:inst3|Mux58~0'
        Info: 4: + IC(1.170 ns) + CELL(0.378 ns) = 4.901 ns; Loc. = LCCOMB_X47_Y30_N26; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[5]~25'
        Info: 5: + IC(0.344 ns) + CELL(0.272 ns) = 5.517 ns; Loc. = LCCOMB_X48_Y30_N14; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[5]~6'
        Info: 6: + IC(0.215 ns) + CELL(0.053 ns) = 5.785 ns; Loc. = LCCOMB_X48_Y30_N0; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[7]~7'
        Info: 7: + IC(0.225 ns) + CELL(0.053 ns) = 6.063 ns; Loc. = LCCOMB_X48_Y30_N4; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[9]~8'
        Info: 8: + IC(0.213 ns) + CELL(0.053 ns) = 6.329 ns; Loc. = LCCOMB_X48_Y30_N10; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[11]~9'
        Info: 9: + IC(0.216 ns) + CELL(0.053 ns) = 6.598 ns; Loc. = LCCOMB_X48_Y30_N28; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[13]~10'
        Info: 10: + IC(0.617 ns) + CELL(0.053 ns) = 7.268 ns; Loc. = LCCOMB_X48_Y33_N18; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[15]~11'
        Info: 11: + IC(0.588 ns) + CELL(0.053 ns) = 7.909 ns; Loc. = LCCOMB_X47_Y31_N0; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[17]~12'
        Info: 12: + IC(0.221 ns) + CELL(0.053 ns) = 8.183 ns; Loc. = LCCOMB_X47_Y31_N4; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[19]~13'
        Info: 13: + IC(0.222 ns) + CELL(0.053 ns) = 8.458 ns; Loc. = LCCOMB_X47_Y31_N10; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[21]~14'
        Info: 14: + IC(0.212 ns) + CELL(0.053 ns) = 8.723 ns; Loc. = LCCOMB_X47_Y31_N14; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[23]~15'
        Info: 15: + IC(0.226 ns) + CELL(0.053 ns) = 9.002 ns; Loc. = LCCOMB_X47_Y31_N16; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[25]~16'
        Info: 16: + IC(0.225 ns) + CELL(0.053 ns) = 9.280 ns; Loc. = LCCOMB_X47_Y31_N20; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[27]~17'
        Info: 17: + IC(0.216 ns) + CELL(0.053 ns) = 9.549 ns; Loc. = LCCOMB_X47_Y31_N26; Fanout = 7; COMB Node = 'Ula32:inst3|carry_temp[29]~18'
        Info: 18: + IC(0.652 ns) + CELL(0.053 ns) = 10.254 ns; Loc. = LCCOMB_X48_Y29_N4; Fanout = 4; COMB Node = 'Ula32:inst3|Mux1~1'
        Info: 19: + IC(4.731 ns) + CELL(2.164 ns) = 17.149 ns; Loc. = PIN_M37; Fanout = 0; PIN Node = 'aluresult[30]'
        Info: Total cell delay = 3.781 ns ( 22.05 % )
        Info: Total interconnect delay = 13.368 ns ( 77.95 % )
Info: Longest tpd from source pin "clk" to destination pin "debug" is 6.672 ns
    Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
    Info: 2: + IC(3.614 ns) + CELL(2.174 ns) = 6.672 ns; Loc. = PIN_Y39; Fanout = 0; PIN Node = 'debug'
    Info: Total cell delay = 3.058 ns ( 45.83 % )
    Info: Total interconnect delay = 3.614 ns ( 54.17 % )
Info: th for register "unidadeControle:inst25|alucontrol[2]" (data pin = "reset", clock pin = "clk") is -2.195 ns
    Info: + Longest clock path from clock "clk" to destination register is 3.114 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
        Info: 2: + IC(0.313 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 2054; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.299 ns) + CELL(0.618 ns) = 3.114 ns; Loc. = LCFF_X20_Y33_N19; Fanout = 46; REG Node = 'unidadeControle:inst25|alucontrol[2]'
        Info: Total cell delay = 1.502 ns ( 48.23 % )
        Info: Total interconnect delay = 1.612 ns ( 51.77 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.458 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_W37; Fanout = 604; PIN Node = 'reset'
        Info: 2: + IC(4.177 ns) + CELL(0.397 ns) = 5.458 ns; Loc. = LCFF_X20_Y33_N19; Fanout = 46; REG Node = 'unidadeControle:inst25|alucontrol[2]'
        Info: Total cell delay = 1.281 ns ( 23.47 % )
        Info: Total interconnect delay = 4.177 ns ( 76.53 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 201 warnings
    Info: Peak virtual memory: 4424 megabytes
    Info: Processing ended: Fri Oct 18 21:51:02 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


