- 年份: 2001
- 发布者: IEEE
- 特点:
    Verilog-2001 是 Verilog 语言的一个重要版本，改进了语言的可综合性，并引入了很多新的功能，使设计更加简洁、模块化和高效。新增和改进的特性:
    - 生成语句 (Generate Statements): 支持可变结构设计，通过 generate 语句实现循环和条件结构，生成多个模块实例。
    - 多维数组: 支持多维数组，允许更加灵活的信号存储和传递。
    - 增强的端口声明: 允许在模块端口中直接声明输入输出类型，简化了模块定义。
    - always @* 语句: 用于描述组合逻辑，不再需要手动列出所有的敏感列表。
    - 文件 I/O: 新增了对文件输入输出操作的支持，通过文件进行仿真数据的存储和读取。
    - signed 类型: 引入有符号数据类型，支持符号扩展和算术运算。
    - 改进的分支控制: case 语句的增强，包括 casez 和 casex，可以处理 “X” 和 “Z” 状态。
    - 命名端口映射: 实例化模块时，可以使用命名端口映射来代替位置映射，增加了可读性和灵活性。
    - 静态任务和函数: 支持静态的任务和函数，使得功能复用更为方便。