<h1 align="center"><i>Oficina IntroduÃ§Ã£o ao Verilog Comportamental</i></h1>

<h3 align="center">RepositÃ³rio para disponibilizaÃ§Ã£o dos materiais utilizados na oficina ministrada</h3>

<p align="center">Este repositÃ³rio contÃ©m os materiais e cÃ³digos utilizados na oficina IntroduÃ§Ã£o ao Verilog Comportamental ministrado na XXXI Semana de IntegraÃ§Ã£o de Engenharia de ComputaÃ§Ã£o (SIECOMP) na Universidade Estadual de Feira de Santana (UEFS).</p>

## Ministrante

<a href="https://github.com/camilaqPereira"><img src="https://avatars.githubusercontent.com/u/116687830?v=4" title="camilaqPereira" width="50" height="50"></a>

## Sobre a oficina

A oficina â€˜IntroduÃ§Ã£o ao Verilog Comportamentalâ€™ objetivou realizar uma introduÃ§Ã£o ao
desenvolvimento de projetos utilizando Verilog HDL em sua modalidade comportamental.
Foram abordados os fundamentos teÃ³ricos desta categoria, assim como sua aplicaÃ§Ã£o em circuitos combinacionais e mÃ¡quinas de estados finitas (MEFs). 
A oficina destinou-se aos estudantes que pretendiam cursar a disciplina de Sistemas Digitais nos prÃ³ximos semestres e a quaisquer outros discentes que tivessem interesse na Ã¡rea (e que jÃ¡ tenham cursado a disciplina de Circuitos Digitais).

## â“ O que Ã© Verilog?

> [!QUOTE]
> "Verilog HDL is a formal notation intended for use in all phases of the creation of 
> electronic systems. Because it is both machine readable and human readable, it supports the > development, verification, synthesis, and testing of hardware designs; the communication of 
> hardware design data; and the maintenance, modification, and procurement of hardware." [IEEE Standards Association](https://standards.ieee.org/ieee/1364/2051/)

## ğŸ“‹ Ementa

**Dia 1: 14/08/2024**
1. Quartus: revisÃ£o das principais funcionalidades;
2. MÃ³dulos e componentes;
3. Blocos de execuÃ§Ã£o: processuais, sequenciais e paralelos;
4. AtribuiÃ§Ãµes : assign, bloqueantes e nÃ£o-bloqueantes;
5. Blocos condicionais parte 1: if-else-if;

**Dia 2: 16/08/2024**

6. Blocos condicionais parte 2: switch case;
7. MÃ¡quinas de estados finitas (Moore e Mealy) com verilog comportamental: revisÃ£o teÃ³rica e
aplicaÃ§Ã£o prÃ¡tica.

## ğŸ“– Recursos

### ğŸŒ Sites

### ğŸ“š Livros e artigos

### â–¶ï¸ VÃ­deos





