/***************************************************************************
 *     Copyright (c) 1999-2012, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * $brcm_Workfile: $
 * $brcm_Revision: $
 * $brcm_Date: $
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on         Wed Nov 14 03:20:37 2012
 *                 MD5 Checksum         d41d8cd98f00b204e9800998ecf8427e
 *
 * Compiled with:  RDB Utility          combo_header.pl
 *                 RDB Parser           3.0
 *                 unknown              unknown
 *                 Perl Interpreter     5.008008
 *                 Operating System     linux
 *
 * Revision History:
 *
 * $brcm_Log: $
 *
 ***************************************************************************/

#ifndef BCHP_UB_G2U_REGS_UB_H__
#define BCHP_UB_G2U_REGS_UB_H__

/***************************************************************************
 *UB_G2U_REGS_UB
 ***************************************************************************/
#define BCHP_UB_G2U_REGS_UB_U2G_TRANSLATE_MASK   0x151f8000 /* U2G Translate Mask Register */
#define BCHP_UB_G2U_REGS_UB_U2G_TRANSLATE_BASE   0x151f8004 /* U2G Translate Base Address Register */
#define BCHP_UB_G2U_REGS_UB_CMIPS_BOOT_VECTOR    0x151f8020 /* Alternative Boot Vector Register */
#define BCHP_UB_G2U_REGS_UB_ZMIPS_BOOT_VECTOR    0x151f8024 /* Alternative Boot Vector Register */
#define BCHP_UB_G2U_REGS_UB_GISB2UBUS_TIMEOUT    0x151f802c /* Gisb to Ubus Timeout Register */
#define BCHP_UB_G2U_REGS_UB_UB_SLAVE_TIMEOUT     0x151f8030 /* Ubus Slave Timeout Register */
#define BCHP_UB_G2U_REGS_UB_DEVTIMEOUT           0x151f8034 /* Ubus Slave Device Timeout Register */
#define BCHP_UB_G2U_REGS_UB_SHAREDMEM_SPACE      0x151f8038 /* Shared Memory Space */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK    0x151f8040 /* LEVEL 1 IRQ CMIPS MASK Register */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS  0x151f8044 /* LEVEL 1 IRQ CMIPS STATUS Register */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK   0x151f8048 /* LEVEL 1 IRQ CMIPS1 MASK Register */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS 0x151f804c /* LEVEL 1 IRQ CMIPS1 STATUS Register */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK    0x151f8060 /* LEVEL 1 IRQ ZMIPS MASK Register */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS  0x151f8064 /* LEVEL 1 IRQ ZMIPS STATUS Register */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK      0x151f8068 /* LEVEL 1 IRQ PMC MASK Register */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS    0x151f806c /* LEVEL 1 IRQ PMC STATUS Register */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK     0x151f8070 /* LEVEL 1 IRQ DFAP MASK Register */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS   0x151f8074 /* LEVEL 1 IRQ DFAP STATUS Register */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK        0x151f8078 /* LEVEL 2 IRQ GP MSK Register */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS        0x151f807c /* LEVEL 2 IRQ GP STS Register */

/***************************************************************************
 *U2G_TRANSLATE_MASK - U2G Translate Mask Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: U2G_TRANSLATE_MASK :: U2G_TRANSLATE_MASK [31:00] */
#define BCHP_UB_G2U_REGS_UB_U2G_TRANSLATE_MASK_U2G_TRANSLATE_MASK_MASK 0xffffffff
#define BCHP_UB_G2U_REGS_UB_U2G_TRANSLATE_MASK_U2G_TRANSLATE_MASK_SHIFT 0
#define BCHP_UB_G2U_REGS_UB_U2G_TRANSLATE_MASK_U2G_TRANSLATE_MASK_DEFAULT 0x001fffff

/***************************************************************************
 *U2G_TRANSLATE_BASE - U2G Translate Base Address Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: U2G_TRANSLATE_BASE :: U2G_TRANSLATE_BASE [31:00] */
#define BCHP_UB_G2U_REGS_UB_U2G_TRANSLATE_BASE_U2G_TRANSLATE_BASE_MASK 0xffffffff
#define BCHP_UB_G2U_REGS_UB_U2G_TRANSLATE_BASE_U2G_TRANSLATE_BASE_SHIFT 0
#define BCHP_UB_G2U_REGS_UB_U2G_TRANSLATE_BASE_U2G_TRANSLATE_BASE_DEFAULT 0x10300000

/***************************************************************************
 *CMIPS_BOOT_VECTOR - Alternative Boot Vector Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: CMIPS_BOOT_VECTOR :: reserved0 [31:16] */
#define BCHP_UB_G2U_REGS_UB_CMIPS_BOOT_VECTOR_reserved0_MASK       0xffff0000
#define BCHP_UB_G2U_REGS_UB_CMIPS_BOOT_VECTOR_reserved0_SHIFT      16

/* UB_G2U_REGS_UB :: CMIPS_BOOT_VECTOR :: alt_boot [15:04] */
#define BCHP_UB_G2U_REGS_UB_CMIPS_BOOT_VECTOR_alt_boot_MASK        0x0000fff0
#define BCHP_UB_G2U_REGS_UB_CMIPS_BOOT_VECTOR_alt_boot_SHIFT       4
#define BCHP_UB_G2U_REGS_UB_CMIPS_BOOT_VECTOR_alt_boot_DEFAULT     0x00000bfc

/* UB_G2U_REGS_UB :: CMIPS_BOOT_VECTOR :: en [03:03] */
#define BCHP_UB_G2U_REGS_UB_CMIPS_BOOT_VECTOR_en_MASK              0x00000008
#define BCHP_UB_G2U_REGS_UB_CMIPS_BOOT_VECTOR_en_SHIFT             3
#define BCHP_UB_G2U_REGS_UB_CMIPS_BOOT_VECTOR_en_DEFAULT           0x00000000

/* UB_G2U_REGS_UB :: CMIPS_BOOT_VECTOR :: reserved1 [02:00] */
#define BCHP_UB_G2U_REGS_UB_CMIPS_BOOT_VECTOR_reserved1_MASK       0x00000007
#define BCHP_UB_G2U_REGS_UB_CMIPS_BOOT_VECTOR_reserved1_SHIFT      0

/***************************************************************************
 *ZMIPS_BOOT_VECTOR - Alternative Boot Vector Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: ZMIPS_BOOT_VECTOR :: reserved0 [31:16] */
#define BCHP_UB_G2U_REGS_UB_ZMIPS_BOOT_VECTOR_reserved0_MASK       0xffff0000
#define BCHP_UB_G2U_REGS_UB_ZMIPS_BOOT_VECTOR_reserved0_SHIFT      16

/* UB_G2U_REGS_UB :: ZMIPS_BOOT_VECTOR :: alt_boot [15:04] */
#define BCHP_UB_G2U_REGS_UB_ZMIPS_BOOT_VECTOR_alt_boot_MASK        0x0000fff0
#define BCHP_UB_G2U_REGS_UB_ZMIPS_BOOT_VECTOR_alt_boot_SHIFT       4
#define BCHP_UB_G2U_REGS_UB_ZMIPS_BOOT_VECTOR_alt_boot_DEFAULT     0x000001fc

/* UB_G2U_REGS_UB :: ZMIPS_BOOT_VECTOR :: en [03:03] */
#define BCHP_UB_G2U_REGS_UB_ZMIPS_BOOT_VECTOR_en_MASK              0x00000008
#define BCHP_UB_G2U_REGS_UB_ZMIPS_BOOT_VECTOR_en_SHIFT             3
#define BCHP_UB_G2U_REGS_UB_ZMIPS_BOOT_VECTOR_en_DEFAULT           0x00000000

/* UB_G2U_REGS_UB :: ZMIPS_BOOT_VECTOR :: reserved1 [02:00] */
#define BCHP_UB_G2U_REGS_UB_ZMIPS_BOOT_VECTOR_reserved1_MASK       0x00000007
#define BCHP_UB_G2U_REGS_UB_ZMIPS_BOOT_VECTOR_reserved1_SHIFT      0

/***************************************************************************
 *GISB2UBUS_TIMEOUT - Gisb to Ubus Timeout Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: GISB2UBUS_TIMEOUT :: TIMEOUT_ENABLE [31:31] */
#define BCHP_UB_G2U_REGS_UB_GISB2UBUS_TIMEOUT_TIMEOUT_ENABLE_MASK  0x80000000
#define BCHP_UB_G2U_REGS_UB_GISB2UBUS_TIMEOUT_TIMEOUT_ENABLE_SHIFT 31
#define BCHP_UB_G2U_REGS_UB_GISB2UBUS_TIMEOUT_TIMEOUT_ENABLE_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: GISB2UBUS_TIMEOUT :: reserved0 [30:16] */
#define BCHP_UB_G2U_REGS_UB_GISB2UBUS_TIMEOUT_reserved0_MASK       0x7fff0000
#define BCHP_UB_G2U_REGS_UB_GISB2UBUS_TIMEOUT_reserved0_SHIFT      16

/* UB_G2U_REGS_UB :: GISB2UBUS_TIMEOUT :: TIMEOUT_LIMIT [15:00] */
#define BCHP_UB_G2U_REGS_UB_GISB2UBUS_TIMEOUT_TIMEOUT_LIMIT_MASK   0x0000ffff
#define BCHP_UB_G2U_REGS_UB_GISB2UBUS_TIMEOUT_TIMEOUT_LIMIT_SHIFT  0
#define BCHP_UB_G2U_REGS_UB_GISB2UBUS_TIMEOUT_TIMEOUT_LIMIT_DEFAULT 0x00000000

/***************************************************************************
 *UB_SLAVE_TIMEOUT - Ubus Slave Timeout Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: UB_SLAVE_TIMEOUT :: TIMEOUT_ENABLE [31:31] */
#define BCHP_UB_G2U_REGS_UB_UB_SLAVE_TIMEOUT_TIMEOUT_ENABLE_MASK   0x80000000
#define BCHP_UB_G2U_REGS_UB_UB_SLAVE_TIMEOUT_TIMEOUT_ENABLE_SHIFT  31
#define BCHP_UB_G2U_REGS_UB_UB_SLAVE_TIMEOUT_TIMEOUT_ENABLE_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: UB_SLAVE_TIMEOUT :: reserved0 [30:16] */
#define BCHP_UB_G2U_REGS_UB_UB_SLAVE_TIMEOUT_reserved0_MASK        0x7fff0000
#define BCHP_UB_G2U_REGS_UB_UB_SLAVE_TIMEOUT_reserved0_SHIFT       16

/* UB_G2U_REGS_UB :: UB_SLAVE_TIMEOUT :: TIMEOUT_LIMIT [15:00] */
#define BCHP_UB_G2U_REGS_UB_UB_SLAVE_TIMEOUT_TIMEOUT_LIMIT_MASK    0x0000ffff
#define BCHP_UB_G2U_REGS_UB_UB_SLAVE_TIMEOUT_TIMEOUT_LIMIT_SHIFT   0
#define BCHP_UB_G2U_REGS_UB_UB_SLAVE_TIMEOUT_TIMEOUT_LIMIT_DEFAULT 0x00000000

/***************************************************************************
 *DEVTIMEOUT - Ubus Slave Device Timeout Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: DEVTIMEOUT :: reserved0 [31:12] */
#define BCHP_UB_G2U_REGS_UB_DEVTIMEOUT_reserved0_MASK              0xfffff000
#define BCHP_UB_G2U_REGS_UB_DEVTIMEOUT_reserved0_SHIFT             12

/* UB_G2U_REGS_UB :: DEVTIMEOUT :: Timeout [11:00] */
#define BCHP_UB_G2U_REGS_UB_DEVTIMEOUT_Timeout_MASK                0x00000fff
#define BCHP_UB_G2U_REGS_UB_DEVTIMEOUT_Timeout_SHIFT               0
#define BCHP_UB_G2U_REGS_UB_DEVTIMEOUT_Timeout_DEFAULT             0x000007ff

/***************************************************************************
 *SHAREDMEM_SPACE - Shared Memory Space
 ***************************************************************************/
/* UB_G2U_REGS_UB :: SHAREDMEM_SPACE :: reserved0 [31:15] */
#define BCHP_UB_G2U_REGS_UB_SHAREDMEM_SPACE_reserved0_MASK         0xffff8000
#define BCHP_UB_G2U_REGS_UB_SHAREDMEM_SPACE_reserved0_SHIFT        15

/* UB_G2U_REGS_UB :: SHAREDMEM_SPACE :: Space [14:00] */
#define BCHP_UB_G2U_REGS_UB_SHAREDMEM_SPACE_Space_MASK             0x00007fff
#define BCHP_UB_G2U_REGS_UB_SHAREDMEM_SPACE_Space_SHIFT            0
#define BCHP_UB_G2U_REGS_UB_SHAREDMEM_SPACE_Space_DEFAULT          0x00004000

/***************************************************************************
 *L1_IRQ_CMIPS_MASK - LEVEL 1 IRQ CMIPS MASK Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: reserved0 [31:24] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_reserved0_MASK       0xff000000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_reserved0_SHIFT      24

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: COUNTER_IRQ_MASK [23:23] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_COUNTER_IRQ_MASK_MASK 0x00800000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_COUNTER_IRQ_MASK_SHIFT 23
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_COUNTER_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: DQM_IRQ_MASK [22:22] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_DQM_IRQ_MASK_MASK    0x00400000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_DQM_IRQ_MASK_SHIFT   22
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_DQM_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: ERROR_UB_DQM_OVERFLOW_IRQ_MASK [21:21] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00200000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_SHIFT 21
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: ERROR_GB_DQM_OVERFLOW_IRQ_MASK [20:20] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00100000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_SHIFT 20
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: ERROR_UB_MASTER_IRQ_MASK [19:19] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_UB_MASTER_IRQ_MASK_MASK 0x00080000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_UB_MASTER_IRQ_MASK_SHIFT 19
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_UB_MASTER_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: ERROR_G2U_IRQ_MASK [18:18] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_G2U_IRQ_MASK_MASK 0x00040000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_G2U_IRQ_MASK_SHIFT 18
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_G2U_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK [17:17] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_MASK 0x00020000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_SHIFT 17
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: ERROR_G2U_TIMEOUT_IRQ_MASK [16:16] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_MASK 0x00010000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_SHIFT 16
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX15_IRQ_MASK [15:15] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX15_IRQ_MASK_MASK 0x00008000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX15_IRQ_MASK_SHIFT 15
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX15_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX14_IRQ_MASK [14:14] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX14_IRQ_MASK_MASK 0x00004000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX14_IRQ_MASK_SHIFT 14
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX14_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX13_IRQ_MASK [13:13] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX13_IRQ_MASK_MASK 0x00002000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX13_IRQ_MASK_SHIFT 13
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX13_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX12_IRQ_MASK [12:12] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX12_IRQ_MASK_MASK 0x00001000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX12_IRQ_MASK_SHIFT 12
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX12_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX11_IRQ_MASK [11:11] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX11_IRQ_MASK_MASK 0x00000800
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX11_IRQ_MASK_SHIFT 11
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX11_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX10_IRQ_MASK [10:10] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX10_IRQ_MASK_MASK 0x00000400
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX10_IRQ_MASK_SHIFT 10
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX10_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX9_IRQ_MASK [09:09] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX9_IRQ_MASK_MASK  0x00000200
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX9_IRQ_MASK_SHIFT 9
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX9_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX8_IRQ_MASK [08:08] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX8_IRQ_MASK_MASK  0x00000100
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX8_IRQ_MASK_SHIFT 8
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX8_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX7_IRQ_MASK [07:07] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX7_IRQ_MASK_MASK  0x00000080
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX7_IRQ_MASK_SHIFT 7
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX7_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX6_IRQ_MASK [06:06] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX6_IRQ_MASK_MASK  0x00000040
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX6_IRQ_MASK_SHIFT 6
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX6_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX5_IRQ_MASK [05:05] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX5_IRQ_MASK_MASK  0x00000020
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX5_IRQ_MASK_SHIFT 5
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX5_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX4_IRQ_MASK [04:04] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX4_IRQ_MASK_MASK  0x00000010
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX4_IRQ_MASK_SHIFT 4
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX4_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX3_IRQ_MASK [03:03] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX3_IRQ_MASK_MASK  0x00000008
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX3_IRQ_MASK_SHIFT 3
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX3_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX2_IRQ_MASK [02:02] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX2_IRQ_MASK_MASK  0x00000004
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX2_IRQ_MASK_SHIFT 2
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX2_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX1_IRQ_MASK [01:01] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX1_IRQ_MASK_MASK  0x00000002
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX1_IRQ_MASK_SHIFT 1
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX1_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_MASK :: MBOX0_IRQ_MASK [00:00] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX0_IRQ_MASK_MASK  0x00000001
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX0_IRQ_MASK_SHIFT 0
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_MASK_MBOX0_IRQ_MASK_DEFAULT 0x00000000

/***************************************************************************
 *L1_IRQ_CMIPS_STATUS - LEVEL 1 IRQ CMIPS STATUS Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: reserved0 [31:24] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_reserved0_MASK     0xff000000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_reserved0_SHIFT    24

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: COUNTER_IRQ_STATUS [23:23] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_COUNTER_IRQ_STATUS_MASK 0x00800000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_COUNTER_IRQ_STATUS_SHIFT 23
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_COUNTER_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: DQM_IRQ_STATUS [22:22] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_DQM_IRQ_STATUS_MASK 0x00400000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_DQM_IRQ_STATUS_SHIFT 22
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_DQM_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: ERROR_UB_DQM_OVERFLOW_IRQ_STATUS [21:21] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00200000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 21
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: ERROR_GB_DQM_OVERFLOW_IRQ_STATUS [20:20] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00100000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 20
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: ERROR_UB_MASTER_IRQ_STATUS [19:19] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_UB_MASTER_IRQ_STATUS_MASK 0x00080000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_UB_MASTER_IRQ_STATUS_SHIFT 19
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_UB_MASTER_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: ERROR_G2U_IRQ_STATUS [18:18] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_G2U_IRQ_STATUS_MASK 0x00040000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_G2U_IRQ_STATUS_SHIFT 18
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_G2U_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS [17:17] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_MASK 0x00020000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_SHIFT 17
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: ERROR_G2U_TIMEOUT_IRQ_STATUS [16:16] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_MASK 0x00010000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_SHIFT 16
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX15_IRQ_STATUS [15:15] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX15_IRQ_STATUS_MASK 0x00008000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX15_IRQ_STATUS_SHIFT 15
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX15_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX14_IRQ_STATUS [14:14] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX14_IRQ_STATUS_MASK 0x00004000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX14_IRQ_STATUS_SHIFT 14
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX14_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX13_IRQ_STATUS [13:13] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX13_IRQ_STATUS_MASK 0x00002000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX13_IRQ_STATUS_SHIFT 13
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX13_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX12_IRQ_STATUS [12:12] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX12_IRQ_STATUS_MASK 0x00001000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX12_IRQ_STATUS_SHIFT 12
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX12_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX11_IRQ_STATUS [11:11] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX11_IRQ_STATUS_MASK 0x00000800
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX11_IRQ_STATUS_SHIFT 11
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX11_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX10_IRQ_STATUS [10:10] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX10_IRQ_STATUS_MASK 0x00000400
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX10_IRQ_STATUS_SHIFT 10
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX10_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX9_IRQ_STATUS [09:09] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX9_IRQ_STATUS_MASK 0x00000200
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX9_IRQ_STATUS_SHIFT 9
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX9_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX8_IRQ_STATUS [08:08] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX8_IRQ_STATUS_MASK 0x00000100
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX8_IRQ_STATUS_SHIFT 8
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX8_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX7_IRQ_STATUS [07:07] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX7_IRQ_STATUS_MASK 0x00000080
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX7_IRQ_STATUS_SHIFT 7
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX7_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX6_IRQ_STATUS [06:06] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX6_IRQ_STATUS_MASK 0x00000040
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX6_IRQ_STATUS_SHIFT 6
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX6_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX5_IRQ_STATUS [05:05] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX5_IRQ_STATUS_MASK 0x00000020
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX5_IRQ_STATUS_SHIFT 5
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX5_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX4_IRQ_STATUS [04:04] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX4_IRQ_STATUS_MASK 0x00000010
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX4_IRQ_STATUS_SHIFT 4
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX4_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX3_IRQ_STATUS [03:03] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX3_IRQ_STATUS_MASK 0x00000008
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX3_IRQ_STATUS_SHIFT 3
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX3_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX2_IRQ_STATUS [02:02] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX2_IRQ_STATUS_MASK 0x00000004
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX2_IRQ_STATUS_SHIFT 2
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX2_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX1_IRQ_STATUS [01:01] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX1_IRQ_STATUS_MASK 0x00000002
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX1_IRQ_STATUS_SHIFT 1
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX1_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS_STATUS :: MBOX0_IRQ_STATUS [00:00] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX0_IRQ_STATUS_MASK 0x00000001
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX0_IRQ_STATUS_SHIFT 0
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS_STATUS_MBOX0_IRQ_STATUS_DEFAULT 0x00000000

/***************************************************************************
 *L1_IRQ_CMIPS1_MASK - LEVEL 1 IRQ CMIPS1 MASK Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: reserved0 [31:24] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_reserved0_MASK      0xff000000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_reserved0_SHIFT     24

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: COUNTER_IRQ_MASK [23:23] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_COUNTER_IRQ_MASK_MASK 0x00800000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_COUNTER_IRQ_MASK_SHIFT 23
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_COUNTER_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: DQM_IRQ_MASK [22:22] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_DQM_IRQ_MASK_MASK   0x00400000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_DQM_IRQ_MASK_SHIFT  22
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_DQM_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: ERROR_UB_DQM_OVERFLOW_IRQ_MASK [21:21] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00200000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_SHIFT 21
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: ERROR_GB_DQM_OVERFLOW_IRQ_MASK [20:20] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00100000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_SHIFT 20
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: ERROR_UB_MASTER_IRQ_MASK [19:19] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_UB_MASTER_IRQ_MASK_MASK 0x00080000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_UB_MASTER_IRQ_MASK_SHIFT 19
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_UB_MASTER_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: ERROR_G2U_IRQ_MASK [18:18] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_G2U_IRQ_MASK_MASK 0x00040000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_G2U_IRQ_MASK_SHIFT 18
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_G2U_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK [17:17] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_MASK 0x00020000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_SHIFT 17
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: ERROR_G2U_TIMEOUT_IRQ_MASK [16:16] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_MASK 0x00010000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_SHIFT 16
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX15_IRQ_MASK [15:15] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX15_IRQ_MASK_MASK 0x00008000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX15_IRQ_MASK_SHIFT 15
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX15_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX14_IRQ_MASK [14:14] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX14_IRQ_MASK_MASK 0x00004000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX14_IRQ_MASK_SHIFT 14
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX14_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX13_IRQ_MASK [13:13] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX13_IRQ_MASK_MASK 0x00002000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX13_IRQ_MASK_SHIFT 13
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX13_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX12_IRQ_MASK [12:12] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX12_IRQ_MASK_MASK 0x00001000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX12_IRQ_MASK_SHIFT 12
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX12_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX11_IRQ_MASK [11:11] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX11_IRQ_MASK_MASK 0x00000800
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX11_IRQ_MASK_SHIFT 11
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX11_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX10_IRQ_MASK [10:10] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX10_IRQ_MASK_MASK 0x00000400
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX10_IRQ_MASK_SHIFT 10
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX10_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX9_IRQ_MASK [09:09] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX9_IRQ_MASK_MASK 0x00000200
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX9_IRQ_MASK_SHIFT 9
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX9_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX8_IRQ_MASK [08:08] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX8_IRQ_MASK_MASK 0x00000100
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX8_IRQ_MASK_SHIFT 8
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX8_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX7_IRQ_MASK [07:07] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX7_IRQ_MASK_MASK 0x00000080
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX7_IRQ_MASK_SHIFT 7
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX7_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX6_IRQ_MASK [06:06] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX6_IRQ_MASK_MASK 0x00000040
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX6_IRQ_MASK_SHIFT 6
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX6_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX5_IRQ_MASK [05:05] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX5_IRQ_MASK_MASK 0x00000020
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX5_IRQ_MASK_SHIFT 5
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX5_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX4_IRQ_MASK [04:04] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX4_IRQ_MASK_MASK 0x00000010
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX4_IRQ_MASK_SHIFT 4
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX4_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX3_IRQ_MASK [03:03] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX3_IRQ_MASK_MASK 0x00000008
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX3_IRQ_MASK_SHIFT 3
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX3_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX2_IRQ_MASK [02:02] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX2_IRQ_MASK_MASK 0x00000004
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX2_IRQ_MASK_SHIFT 2
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX2_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX1_IRQ_MASK [01:01] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX1_IRQ_MASK_MASK 0x00000002
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX1_IRQ_MASK_SHIFT 1
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX1_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_MASK :: MBOX0_IRQ_MASK [00:00] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX0_IRQ_MASK_MASK 0x00000001
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX0_IRQ_MASK_SHIFT 0
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_MASK_MBOX0_IRQ_MASK_DEFAULT 0x00000000

/***************************************************************************
 *L1_IRQ_CMIPS1_STATUS - LEVEL 1 IRQ CMIPS1 STATUS Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: reserved0 [31:24] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_reserved0_MASK    0xff000000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_reserved0_SHIFT   24

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: COUNTER_IRQ_STATUS [23:23] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_COUNTER_IRQ_STATUS_MASK 0x00800000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_COUNTER_IRQ_STATUS_SHIFT 23
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_COUNTER_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: DQM_IRQ_STATUS [22:22] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_DQM_IRQ_STATUS_MASK 0x00400000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_DQM_IRQ_STATUS_SHIFT 22
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_DQM_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: ERROR_UB_DQM_OVERFLOW_IRQ_STATUS [21:21] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00200000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 21
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: ERROR_GB_DQM_OVERFLOW_IRQ_STATUS [20:20] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00100000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 20
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: ERROR_UB_MASTER_IRQ_STATUS [19:19] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_UB_MASTER_IRQ_STATUS_MASK 0x00080000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_UB_MASTER_IRQ_STATUS_SHIFT 19
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_UB_MASTER_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: ERROR_G2U_IRQ_STATUS [18:18] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_G2U_IRQ_STATUS_MASK 0x00040000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_G2U_IRQ_STATUS_SHIFT 18
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_G2U_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS [17:17] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_MASK 0x00020000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_SHIFT 17
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: ERROR_G2U_TIMEOUT_IRQ_STATUS [16:16] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_MASK 0x00010000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_SHIFT 16
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX15_IRQ_STATUS [15:15] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX15_IRQ_STATUS_MASK 0x00008000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX15_IRQ_STATUS_SHIFT 15
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX15_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX14_IRQ_STATUS [14:14] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX14_IRQ_STATUS_MASK 0x00004000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX14_IRQ_STATUS_SHIFT 14
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX14_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX13_IRQ_STATUS [13:13] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX13_IRQ_STATUS_MASK 0x00002000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX13_IRQ_STATUS_SHIFT 13
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX13_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX12_IRQ_STATUS [12:12] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX12_IRQ_STATUS_MASK 0x00001000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX12_IRQ_STATUS_SHIFT 12
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX12_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX11_IRQ_STATUS [11:11] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX11_IRQ_STATUS_MASK 0x00000800
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX11_IRQ_STATUS_SHIFT 11
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX11_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX10_IRQ_STATUS [10:10] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX10_IRQ_STATUS_MASK 0x00000400
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX10_IRQ_STATUS_SHIFT 10
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX10_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX9_IRQ_STATUS [09:09] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX9_IRQ_STATUS_MASK 0x00000200
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX9_IRQ_STATUS_SHIFT 9
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX9_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX8_IRQ_STATUS [08:08] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX8_IRQ_STATUS_MASK 0x00000100
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX8_IRQ_STATUS_SHIFT 8
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX8_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX7_IRQ_STATUS [07:07] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX7_IRQ_STATUS_MASK 0x00000080
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX7_IRQ_STATUS_SHIFT 7
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX7_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX6_IRQ_STATUS [06:06] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX6_IRQ_STATUS_MASK 0x00000040
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX6_IRQ_STATUS_SHIFT 6
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX6_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX5_IRQ_STATUS [05:05] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX5_IRQ_STATUS_MASK 0x00000020
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX5_IRQ_STATUS_SHIFT 5
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX5_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX4_IRQ_STATUS [04:04] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX4_IRQ_STATUS_MASK 0x00000010
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX4_IRQ_STATUS_SHIFT 4
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX4_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX3_IRQ_STATUS [03:03] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX3_IRQ_STATUS_MASK 0x00000008
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX3_IRQ_STATUS_SHIFT 3
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX3_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX2_IRQ_STATUS [02:02] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX2_IRQ_STATUS_MASK 0x00000004
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX2_IRQ_STATUS_SHIFT 2
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX2_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX1_IRQ_STATUS [01:01] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX1_IRQ_STATUS_MASK 0x00000002
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX1_IRQ_STATUS_SHIFT 1
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX1_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_CMIPS1_STATUS :: MBOX0_IRQ_STATUS [00:00] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX0_IRQ_STATUS_MASK 0x00000001
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX0_IRQ_STATUS_SHIFT 0
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_CMIPS1_STATUS_MBOX0_IRQ_STATUS_DEFAULT 0x00000000

/***************************************************************************
 *L1_IRQ_ZMIPS_MASK - LEVEL 1 IRQ ZMIPS MASK Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: reserved0 [31:24] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_reserved0_MASK       0xff000000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_reserved0_SHIFT      24

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: COUNTER_IRQ_MASK [23:23] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_COUNTER_IRQ_MASK_MASK 0x00800000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_COUNTER_IRQ_MASK_SHIFT 23
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_COUNTER_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: DQM_IRQ_MASK [22:22] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_DQM_IRQ_MASK_MASK    0x00400000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_DQM_IRQ_MASK_SHIFT   22
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_DQM_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: ERROR_UB_DQM_OVERFLOW_IRQ_MASK [21:21] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00200000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_SHIFT 21
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: ERROR_GB_DQM_OVERFLOW_IRQ_MASK [20:20] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00100000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_SHIFT 20
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: ERROR_UB_MASTER_IRQ_MASK [19:19] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_UB_MASTER_IRQ_MASK_MASK 0x00080000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_UB_MASTER_IRQ_MASK_SHIFT 19
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_UB_MASTER_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: ERROR_G2U_IRQ_MASK [18:18] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_G2U_IRQ_MASK_MASK 0x00040000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_G2U_IRQ_MASK_SHIFT 18
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_G2U_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK [17:17] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_MASK 0x00020000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_SHIFT 17
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: ERROR_G2U_TIMEOUT_IRQ_MASK [16:16] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_MASK 0x00010000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_SHIFT 16
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX15_IRQ_MASK [15:15] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX15_IRQ_MASK_MASK 0x00008000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX15_IRQ_MASK_SHIFT 15
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX15_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX14_IRQ_MASK [14:14] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX14_IRQ_MASK_MASK 0x00004000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX14_IRQ_MASK_SHIFT 14
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX14_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX13_IRQ_MASK [13:13] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX13_IRQ_MASK_MASK 0x00002000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX13_IRQ_MASK_SHIFT 13
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX13_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX12_IRQ_MASK [12:12] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX12_IRQ_MASK_MASK 0x00001000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX12_IRQ_MASK_SHIFT 12
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX12_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX11_IRQ_MASK [11:11] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX11_IRQ_MASK_MASK 0x00000800
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX11_IRQ_MASK_SHIFT 11
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX11_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX10_IRQ_MASK [10:10] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX10_IRQ_MASK_MASK 0x00000400
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX10_IRQ_MASK_SHIFT 10
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX10_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX9_IRQ_MASK [09:09] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX9_IRQ_MASK_MASK  0x00000200
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX9_IRQ_MASK_SHIFT 9
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX9_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX8_IRQ_MASK [08:08] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX8_IRQ_MASK_MASK  0x00000100
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX8_IRQ_MASK_SHIFT 8
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX8_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX7_IRQ_MASK [07:07] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX7_IRQ_MASK_MASK  0x00000080
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX7_IRQ_MASK_SHIFT 7
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX7_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX6_IRQ_MASK [06:06] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX6_IRQ_MASK_MASK  0x00000040
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX6_IRQ_MASK_SHIFT 6
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX6_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX5_IRQ_MASK [05:05] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX5_IRQ_MASK_MASK  0x00000020
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX5_IRQ_MASK_SHIFT 5
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX5_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX4_IRQ_MASK [04:04] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX4_IRQ_MASK_MASK  0x00000010
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX4_IRQ_MASK_SHIFT 4
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX4_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX3_IRQ_MASK [03:03] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX3_IRQ_MASK_MASK  0x00000008
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX3_IRQ_MASK_SHIFT 3
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX3_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX2_IRQ_MASK [02:02] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX2_IRQ_MASK_MASK  0x00000004
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX2_IRQ_MASK_SHIFT 2
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX2_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX1_IRQ_MASK [01:01] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX1_IRQ_MASK_MASK  0x00000002
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX1_IRQ_MASK_SHIFT 1
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX1_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_MASK :: MBOX0_IRQ_MASK [00:00] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX0_IRQ_MASK_MASK  0x00000001
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX0_IRQ_MASK_SHIFT 0
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_MASK_MBOX0_IRQ_MASK_DEFAULT 0x00000000

/***************************************************************************
 *L1_IRQ_ZMIPS_STATUS - LEVEL 1 IRQ ZMIPS STATUS Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: reserved0 [31:24] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_reserved0_MASK     0xff000000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_reserved0_SHIFT    24

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: COUNTER_IRQ_STATUS [23:23] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_COUNTER_IRQ_STATUS_MASK 0x00800000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_COUNTER_IRQ_STATUS_SHIFT 23
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_COUNTER_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: DQM_IRQ_STATUS [22:22] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_DQM_IRQ_STATUS_MASK 0x00400000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_DQM_IRQ_STATUS_SHIFT 22
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_DQM_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: ERROR_UB_DQM_OVERFLOW_IRQ_STATUS [21:21] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00200000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 21
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: ERROR_GB_DQM_OVERFLOW_IRQ_STATUS [20:20] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00100000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 20
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: ERROR_UB_MASTER_IRQ_STATUS [19:19] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_UB_MASTER_IRQ_STATUS_MASK 0x00080000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_UB_MASTER_IRQ_STATUS_SHIFT 19
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_UB_MASTER_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: ERROR_G2U_IRQ_STATUS [18:18] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_G2U_IRQ_STATUS_MASK 0x00040000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_G2U_IRQ_STATUS_SHIFT 18
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_G2U_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS [17:17] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_MASK 0x00020000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_SHIFT 17
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: ERROR_G2U_TIMEOUT_IRQ_STATUS [16:16] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_MASK 0x00010000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_SHIFT 16
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX15_IRQ_STATUS [15:15] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX15_IRQ_STATUS_MASK 0x00008000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX15_IRQ_STATUS_SHIFT 15
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX15_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX14_IRQ_STATUS [14:14] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX14_IRQ_STATUS_MASK 0x00004000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX14_IRQ_STATUS_SHIFT 14
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX14_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX13_IRQ_STATUS [13:13] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX13_IRQ_STATUS_MASK 0x00002000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX13_IRQ_STATUS_SHIFT 13
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX13_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX12_IRQ_STATUS [12:12] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX12_IRQ_STATUS_MASK 0x00001000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX12_IRQ_STATUS_SHIFT 12
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX12_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX11_IRQ_STATUS [11:11] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX11_IRQ_STATUS_MASK 0x00000800
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX11_IRQ_STATUS_SHIFT 11
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX11_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX10_IRQ_STATUS [10:10] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX10_IRQ_STATUS_MASK 0x00000400
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX10_IRQ_STATUS_SHIFT 10
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX10_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX9_IRQ_STATUS [09:09] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX9_IRQ_STATUS_MASK 0x00000200
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX9_IRQ_STATUS_SHIFT 9
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX9_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX8_IRQ_STATUS [08:08] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX8_IRQ_STATUS_MASK 0x00000100
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX8_IRQ_STATUS_SHIFT 8
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX8_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX7_IRQ_STATUS [07:07] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX7_IRQ_STATUS_MASK 0x00000080
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX7_IRQ_STATUS_SHIFT 7
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX7_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX6_IRQ_STATUS [06:06] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX6_IRQ_STATUS_MASK 0x00000040
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX6_IRQ_STATUS_SHIFT 6
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX6_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX5_IRQ_STATUS [05:05] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX5_IRQ_STATUS_MASK 0x00000020
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX5_IRQ_STATUS_SHIFT 5
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX5_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX4_IRQ_STATUS [04:04] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX4_IRQ_STATUS_MASK 0x00000010
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX4_IRQ_STATUS_SHIFT 4
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX4_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX3_IRQ_STATUS [03:03] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX3_IRQ_STATUS_MASK 0x00000008
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX3_IRQ_STATUS_SHIFT 3
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX3_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX2_IRQ_STATUS [02:02] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX2_IRQ_STATUS_MASK 0x00000004
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX2_IRQ_STATUS_SHIFT 2
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX2_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX1_IRQ_STATUS [01:01] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX1_IRQ_STATUS_MASK 0x00000002
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX1_IRQ_STATUS_SHIFT 1
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX1_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_ZMIPS_STATUS :: MBOX0_IRQ_STATUS [00:00] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX0_IRQ_STATUS_MASK 0x00000001
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX0_IRQ_STATUS_SHIFT 0
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_ZMIPS_STATUS_MBOX0_IRQ_STATUS_DEFAULT 0x00000000

/***************************************************************************
 *L1_IRQ_PMC_MASK - LEVEL 1 IRQ PMC MASK Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: reserved0 [31:24] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_reserved0_MASK         0xff000000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_reserved0_SHIFT        24

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: COUNTER_IRQ_MASK [23:23] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_COUNTER_IRQ_MASK_MASK  0x00800000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_COUNTER_IRQ_MASK_SHIFT 23
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_COUNTER_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: DQM_IRQ_MASK [22:22] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_DQM_IRQ_MASK_MASK      0x00400000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_DQM_IRQ_MASK_SHIFT     22
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_DQM_IRQ_MASK_DEFAULT   0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: ERROR_UB_DQM_OVERFLOW_IRQ_MASK [21:21] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00200000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_SHIFT 21
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: ERROR_GB_DQM_OVERFLOW_IRQ_MASK [20:20] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00100000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_SHIFT 20
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: ERROR_UB_MASTER_IRQ_MASK [19:19] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_UB_MASTER_IRQ_MASK_MASK 0x00080000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_UB_MASTER_IRQ_MASK_SHIFT 19
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_UB_MASTER_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: ERROR_G2U_IRQ_MASK [18:18] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_G2U_IRQ_MASK_MASK 0x00040000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_G2U_IRQ_MASK_SHIFT 18
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_G2U_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK [17:17] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_MASK 0x00020000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_SHIFT 17
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: ERROR_G2U_TIMEOUT_IRQ_MASK [16:16] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_MASK 0x00010000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_SHIFT 16
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX15_IRQ_MASK [15:15] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX15_IRQ_MASK_MASK   0x00008000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX15_IRQ_MASK_SHIFT  15
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX15_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX14_IRQ_MASK [14:14] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX14_IRQ_MASK_MASK   0x00004000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX14_IRQ_MASK_SHIFT  14
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX14_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX13_IRQ_MASK [13:13] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX13_IRQ_MASK_MASK   0x00002000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX13_IRQ_MASK_SHIFT  13
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX13_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX12_IRQ_MASK [12:12] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX12_IRQ_MASK_MASK   0x00001000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX12_IRQ_MASK_SHIFT  12
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX12_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX11_IRQ_MASK [11:11] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX11_IRQ_MASK_MASK   0x00000800
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX11_IRQ_MASK_SHIFT  11
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX11_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX10_IRQ_MASK [10:10] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX10_IRQ_MASK_MASK   0x00000400
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX10_IRQ_MASK_SHIFT  10
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX10_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX9_IRQ_MASK [09:09] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX9_IRQ_MASK_MASK    0x00000200
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX9_IRQ_MASK_SHIFT   9
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX9_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX8_IRQ_MASK [08:08] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX8_IRQ_MASK_MASK    0x00000100
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX8_IRQ_MASK_SHIFT   8
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX8_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX7_IRQ_MASK [07:07] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX7_IRQ_MASK_MASK    0x00000080
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX7_IRQ_MASK_SHIFT   7
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX7_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX6_IRQ_MASK [06:06] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX6_IRQ_MASK_MASK    0x00000040
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX6_IRQ_MASK_SHIFT   6
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX6_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX5_IRQ_MASK [05:05] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX5_IRQ_MASK_MASK    0x00000020
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX5_IRQ_MASK_SHIFT   5
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX5_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX4_IRQ_MASK [04:04] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX4_IRQ_MASK_MASK    0x00000010
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX4_IRQ_MASK_SHIFT   4
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX4_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX3_IRQ_MASK [03:03] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX3_IRQ_MASK_MASK    0x00000008
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX3_IRQ_MASK_SHIFT   3
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX3_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX2_IRQ_MASK [02:02] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX2_IRQ_MASK_MASK    0x00000004
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX2_IRQ_MASK_SHIFT   2
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX2_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX1_IRQ_MASK [01:01] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX1_IRQ_MASK_MASK    0x00000002
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX1_IRQ_MASK_SHIFT   1
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX1_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_MASK :: MBOX0_IRQ_MASK [00:00] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX0_IRQ_MASK_MASK    0x00000001
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX0_IRQ_MASK_SHIFT   0
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_MASK_MBOX0_IRQ_MASK_DEFAULT 0x00000000

/***************************************************************************
 *L1_IRQ_PMC_STATUS - LEVEL 1 IRQ PMC STATUS Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: reserved0 [31:24] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_reserved0_MASK       0xff000000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_reserved0_SHIFT      24

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: COUNTER_IRQ_STATUS [23:23] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_COUNTER_IRQ_STATUS_MASK 0x00800000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_COUNTER_IRQ_STATUS_SHIFT 23
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_COUNTER_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: DQM_IRQ_STATUS [22:22] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_DQM_IRQ_STATUS_MASK  0x00400000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_DQM_IRQ_STATUS_SHIFT 22
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_DQM_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: ERROR_UB_DQM_OVERFLOW_IRQ_STATUS [21:21] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00200000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 21
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: ERROR_GB_DQM_OVERFLOW_IRQ_STATUS [20:20] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00100000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 20
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: ERROR_UB_MASTER_IRQ_STATUS [19:19] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_UB_MASTER_IRQ_STATUS_MASK 0x00080000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_UB_MASTER_IRQ_STATUS_SHIFT 19
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_UB_MASTER_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: ERROR_G2U_IRQ_STATUS [18:18] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_G2U_IRQ_STATUS_MASK 0x00040000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_G2U_IRQ_STATUS_SHIFT 18
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_G2U_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS [17:17] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_MASK 0x00020000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_SHIFT 17
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: ERROR_G2U_TIMEOUT_IRQ_STATUS [16:16] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_MASK 0x00010000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_SHIFT 16
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX15_IRQ_STATUS [15:15] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX15_IRQ_STATUS_MASK 0x00008000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX15_IRQ_STATUS_SHIFT 15
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX15_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX14_IRQ_STATUS [14:14] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX14_IRQ_STATUS_MASK 0x00004000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX14_IRQ_STATUS_SHIFT 14
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX14_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX13_IRQ_STATUS [13:13] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX13_IRQ_STATUS_MASK 0x00002000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX13_IRQ_STATUS_SHIFT 13
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX13_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX12_IRQ_STATUS [12:12] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX12_IRQ_STATUS_MASK 0x00001000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX12_IRQ_STATUS_SHIFT 12
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX12_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX11_IRQ_STATUS [11:11] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX11_IRQ_STATUS_MASK 0x00000800
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX11_IRQ_STATUS_SHIFT 11
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX11_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX10_IRQ_STATUS [10:10] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX10_IRQ_STATUS_MASK 0x00000400
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX10_IRQ_STATUS_SHIFT 10
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX10_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX9_IRQ_STATUS [09:09] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX9_IRQ_STATUS_MASK 0x00000200
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX9_IRQ_STATUS_SHIFT 9
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX9_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX8_IRQ_STATUS [08:08] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX8_IRQ_STATUS_MASK 0x00000100
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX8_IRQ_STATUS_SHIFT 8
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX8_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX7_IRQ_STATUS [07:07] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX7_IRQ_STATUS_MASK 0x00000080
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX7_IRQ_STATUS_SHIFT 7
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX7_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX6_IRQ_STATUS [06:06] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX6_IRQ_STATUS_MASK 0x00000040
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX6_IRQ_STATUS_SHIFT 6
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX6_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX5_IRQ_STATUS [05:05] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX5_IRQ_STATUS_MASK 0x00000020
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX5_IRQ_STATUS_SHIFT 5
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX5_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX4_IRQ_STATUS [04:04] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX4_IRQ_STATUS_MASK 0x00000010
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX4_IRQ_STATUS_SHIFT 4
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX4_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX3_IRQ_STATUS [03:03] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX3_IRQ_STATUS_MASK 0x00000008
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX3_IRQ_STATUS_SHIFT 3
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX3_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX2_IRQ_STATUS [02:02] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX2_IRQ_STATUS_MASK 0x00000004
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX2_IRQ_STATUS_SHIFT 2
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX2_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX1_IRQ_STATUS [01:01] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX1_IRQ_STATUS_MASK 0x00000002
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX1_IRQ_STATUS_SHIFT 1
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX1_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_PMC_STATUS :: MBOX0_IRQ_STATUS [00:00] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX0_IRQ_STATUS_MASK 0x00000001
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX0_IRQ_STATUS_SHIFT 0
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_PMC_STATUS_MBOX0_IRQ_STATUS_DEFAULT 0x00000000

/***************************************************************************
 *L1_IRQ_DFAP_MASK - LEVEL 1 IRQ DFAP MASK Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: reserved0 [31:24] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_reserved0_MASK        0xff000000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_reserved0_SHIFT       24

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: COUNTER_IRQ_MASK [23:23] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_COUNTER_IRQ_MASK_MASK 0x00800000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_COUNTER_IRQ_MASK_SHIFT 23
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_COUNTER_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: DQM_IRQ_MASK [22:22] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_DQM_IRQ_MASK_MASK     0x00400000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_DQM_IRQ_MASK_SHIFT    22
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_DQM_IRQ_MASK_DEFAULT  0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: ERROR_UB_DQM_OVERFLOW_IRQ_MASK [21:21] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00200000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_SHIFT 21
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: ERROR_GB_DQM_OVERFLOW_IRQ_MASK [20:20] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00100000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_SHIFT 20
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: ERROR_UB_MASTER_IRQ_MASK [19:19] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_UB_MASTER_IRQ_MASK_MASK 0x00080000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_UB_MASTER_IRQ_MASK_SHIFT 19
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_UB_MASTER_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: ERROR_G2U_IRQ_MASK [18:18] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_G2U_IRQ_MASK_MASK 0x00040000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_G2U_IRQ_MASK_SHIFT 18
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_G2U_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK [17:17] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_MASK 0x00020000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_SHIFT 17
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: ERROR_G2U_TIMEOUT_IRQ_MASK [16:16] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_MASK 0x00010000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_SHIFT 16
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX15_IRQ_MASK [15:15] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX15_IRQ_MASK_MASK  0x00008000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX15_IRQ_MASK_SHIFT 15
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX15_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX14_IRQ_MASK [14:14] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX14_IRQ_MASK_MASK  0x00004000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX14_IRQ_MASK_SHIFT 14
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX14_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX13_IRQ_MASK [13:13] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX13_IRQ_MASK_MASK  0x00002000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX13_IRQ_MASK_SHIFT 13
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX13_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX12_IRQ_MASK [12:12] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX12_IRQ_MASK_MASK  0x00001000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX12_IRQ_MASK_SHIFT 12
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX12_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX11_IRQ_MASK [11:11] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX11_IRQ_MASK_MASK  0x00000800
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX11_IRQ_MASK_SHIFT 11
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX11_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX10_IRQ_MASK [10:10] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX10_IRQ_MASK_MASK  0x00000400
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX10_IRQ_MASK_SHIFT 10
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX10_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX9_IRQ_MASK [09:09] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX9_IRQ_MASK_MASK   0x00000200
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX9_IRQ_MASK_SHIFT  9
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX9_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX8_IRQ_MASK [08:08] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX8_IRQ_MASK_MASK   0x00000100
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX8_IRQ_MASK_SHIFT  8
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX8_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX7_IRQ_MASK [07:07] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX7_IRQ_MASK_MASK   0x00000080
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX7_IRQ_MASK_SHIFT  7
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX7_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX6_IRQ_MASK [06:06] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX6_IRQ_MASK_MASK   0x00000040
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX6_IRQ_MASK_SHIFT  6
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX6_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX5_IRQ_MASK [05:05] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX5_IRQ_MASK_MASK   0x00000020
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX5_IRQ_MASK_SHIFT  5
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX5_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX4_IRQ_MASK [04:04] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX4_IRQ_MASK_MASK   0x00000010
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX4_IRQ_MASK_SHIFT  4
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX4_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX3_IRQ_MASK [03:03] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX3_IRQ_MASK_MASK   0x00000008
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX3_IRQ_MASK_SHIFT  3
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX3_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX2_IRQ_MASK [02:02] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX2_IRQ_MASK_MASK   0x00000004
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX2_IRQ_MASK_SHIFT  2
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX2_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX1_IRQ_MASK [01:01] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX1_IRQ_MASK_MASK   0x00000002
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX1_IRQ_MASK_SHIFT  1
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX1_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_MASK :: MBOX0_IRQ_MASK [00:00] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX0_IRQ_MASK_MASK   0x00000001
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX0_IRQ_MASK_SHIFT  0
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_MASK_MBOX0_IRQ_MASK_DEFAULT 0x00000000

/***************************************************************************
 *L1_IRQ_DFAP_STATUS - LEVEL 1 IRQ DFAP STATUS Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: reserved0 [31:24] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_reserved0_MASK      0xff000000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_reserved0_SHIFT     24

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: COUNTER_IRQ_STATUS [23:23] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_COUNTER_IRQ_STATUS_MASK 0x00800000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_COUNTER_IRQ_STATUS_SHIFT 23
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_COUNTER_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: DQM_IRQ_STATUS [22:22] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_DQM_IRQ_STATUS_MASK 0x00400000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_DQM_IRQ_STATUS_SHIFT 22
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_DQM_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: ERROR_UB_DQM_OVERFLOW_IRQ_STATUS [21:21] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00200000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 21
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: ERROR_GB_DQM_OVERFLOW_IRQ_STATUS [20:20] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00100000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 20
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: ERROR_UB_MASTER_IRQ_STATUS [19:19] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_UB_MASTER_IRQ_STATUS_MASK 0x00080000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_UB_MASTER_IRQ_STATUS_SHIFT 19
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_UB_MASTER_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: ERROR_G2U_IRQ_STATUS [18:18] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_G2U_IRQ_STATUS_MASK 0x00040000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_G2U_IRQ_STATUS_SHIFT 18
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_G2U_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS [17:17] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_MASK 0x00020000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_SHIFT 17
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: ERROR_G2U_TIMEOUT_IRQ_STATUS [16:16] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_MASK 0x00010000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_SHIFT 16
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX15_IRQ_STATUS [15:15] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX15_IRQ_STATUS_MASK 0x00008000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX15_IRQ_STATUS_SHIFT 15
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX15_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX14_IRQ_STATUS [14:14] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX14_IRQ_STATUS_MASK 0x00004000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX14_IRQ_STATUS_SHIFT 14
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX14_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX13_IRQ_STATUS [13:13] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX13_IRQ_STATUS_MASK 0x00002000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX13_IRQ_STATUS_SHIFT 13
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX13_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX12_IRQ_STATUS [12:12] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX12_IRQ_STATUS_MASK 0x00001000
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX12_IRQ_STATUS_SHIFT 12
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX12_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX11_IRQ_STATUS [11:11] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX11_IRQ_STATUS_MASK 0x00000800
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX11_IRQ_STATUS_SHIFT 11
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX11_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX10_IRQ_STATUS [10:10] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX10_IRQ_STATUS_MASK 0x00000400
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX10_IRQ_STATUS_SHIFT 10
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX10_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX9_IRQ_STATUS [09:09] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX9_IRQ_STATUS_MASK 0x00000200
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX9_IRQ_STATUS_SHIFT 9
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX9_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX8_IRQ_STATUS [08:08] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX8_IRQ_STATUS_MASK 0x00000100
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX8_IRQ_STATUS_SHIFT 8
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX8_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX7_IRQ_STATUS [07:07] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX7_IRQ_STATUS_MASK 0x00000080
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX7_IRQ_STATUS_SHIFT 7
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX7_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX6_IRQ_STATUS [06:06] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX6_IRQ_STATUS_MASK 0x00000040
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX6_IRQ_STATUS_SHIFT 6
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX6_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX5_IRQ_STATUS [05:05] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX5_IRQ_STATUS_MASK 0x00000020
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX5_IRQ_STATUS_SHIFT 5
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX5_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX4_IRQ_STATUS [04:04] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX4_IRQ_STATUS_MASK 0x00000010
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX4_IRQ_STATUS_SHIFT 4
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX4_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX3_IRQ_STATUS [03:03] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX3_IRQ_STATUS_MASK 0x00000008
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX3_IRQ_STATUS_SHIFT 3
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX3_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX2_IRQ_STATUS [02:02] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX2_IRQ_STATUS_MASK 0x00000004
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX2_IRQ_STATUS_SHIFT 2
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX2_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX1_IRQ_STATUS [01:01] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX1_IRQ_STATUS_MASK 0x00000002
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX1_IRQ_STATUS_SHIFT 1
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX1_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L1_IRQ_DFAP_STATUS :: MBOX0_IRQ_STATUS [00:00] */
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX0_IRQ_STATUS_MASK 0x00000001
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX0_IRQ_STATUS_SHIFT 0
#define BCHP_UB_G2U_REGS_UB_L1_IRQ_DFAP_STATUS_MBOX0_IRQ_STATUS_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_GP_MSK - LEVEL 2 IRQ GP MSK Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: L2_IRQ_GP_MSK :: reserved0 [31:06] */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_reserved0_MASK           0xffffffc0
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_reserved0_SHIFT          6

/* UB_G2U_REGS_UB :: L2_IRQ_GP_MSK :: ERROR_UB_DQM_OVERFLOW_IRQ_STATUS [05:05] */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00000020
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 5
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L2_IRQ_GP_MSK :: ERROR_GB_DQM_OVERFLOW_IRQ_STATUS [04:04] */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00000010
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 4
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L2_IRQ_GP_MSK :: ERROR_UB_MASTER_IRQ_MASK [03:03] */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_UB_MASTER_IRQ_MASK_MASK 0x00000008
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_UB_MASTER_IRQ_MASK_SHIFT 3
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_UB_MASTER_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L2_IRQ_GP_MSK :: ERROR_G2U_IRQ_MASK [02:02] */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_G2U_IRQ_MASK_MASK  0x00000004
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_G2U_IRQ_MASK_SHIFT 2
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_G2U_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L2_IRQ_GP_MSK :: ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK [01:01] */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_MASK 0x00000002
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_SHIFT 1
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L2_IRQ_GP_MSK :: ERROR_G2U_TIMEOUT_IRQ_MASK [00:00] */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_G2U_TIMEOUT_IRQ_MASK_MASK 0x00000001
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_G2U_TIMEOUT_IRQ_MASK_SHIFT 0
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_MSK_ERROR_G2U_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_GP_STS - LEVEL 2 IRQ GP STS Register
 ***************************************************************************/
/* UB_G2U_REGS_UB :: L2_IRQ_GP_STS :: reserved0 [31:06] */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_reserved0_MASK           0xffffffc0
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_reserved0_SHIFT          6

/* UB_G2U_REGS_UB :: L2_IRQ_GP_STS :: ERROR_UB_DQM_OVERFLOW_IRQ_STS [05:05] */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_UB_DQM_OVERFLOW_IRQ_STS_MASK 0x00000020
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_UB_DQM_OVERFLOW_IRQ_STS_SHIFT 5
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_UB_DQM_OVERFLOW_IRQ_STS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L2_IRQ_GP_STS :: ERROR_GB_DQM_OVERFLOW_IRQ_STS [04:04] */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_GB_DQM_OVERFLOW_IRQ_STS_MASK 0x00000010
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_GB_DQM_OVERFLOW_IRQ_STS_SHIFT 4
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_GB_DQM_OVERFLOW_IRQ_STS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L2_IRQ_GP_STS :: ERROR_UB_MASTER_IRQ_STS [03:03] */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_UB_MASTER_IRQ_STS_MASK 0x00000008
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_UB_MASTER_IRQ_STS_SHIFT 3
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_UB_MASTER_IRQ_STS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L2_IRQ_GP_STS :: ERROR_G2U_IRQ_STS [02:02] */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_G2U_IRQ_STS_MASK   0x00000004
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_G2U_IRQ_STS_SHIFT  2
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_G2U_IRQ_STS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L2_IRQ_GP_STS :: ERROR_UB_SLAVE_TIMEOUT_IRQ_STS [01:01] */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STS_MASK 0x00000002
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STS_SHIFT 1
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STS_DEFAULT 0x00000000

/* UB_G2U_REGS_UB :: L2_IRQ_GP_STS :: ERROR_G2U_TIMEOUT_IRQ_STS [00:00] */
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_G2U_TIMEOUT_IRQ_STS_MASK 0x00000001
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_G2U_TIMEOUT_IRQ_STS_SHIFT 0
#define BCHP_UB_G2U_REGS_UB_L2_IRQ_GP_STS_ERROR_G2U_TIMEOUT_IRQ_STS_DEFAULT 0x00000000

#endif /* #ifndef BCHP_UB_G2U_REGS_UB_H__ */

/* End of File */
