// BTISA Machine Code
// Format: address: ternary_encoding // mnemonic

//   0: 0-00+00+0  // LDI R1, 1
//   1: 0-00-00+0  // LDI R2, 1
//   2: 000+00-0+  // ADD R3, R2, R1
//   3: 000+++00+  // ADD R4, R3, R1
//   4: 00++-+++0  // SUB R5, R4, R3
//   5: 00--0+-00  // NEG R6, R5
//   6: --0000000  // NOP
//   7: --0000000  // NOP
//   8: 000-+0+00  // ADD R7, R1, R0
//   9: 000---+-+  // ADD R8, R7, R7
//  10: --+000000  // HALT

// SystemVerilog initialization:
imem[0] = '{ T_ZERO, T_POS_ONE, T_ZERO, T_ZERO, T_POS_ONE, T_ZERO, T_ZERO, T_NEG_ONE, T_ZERO };
imem[1] = '{ T_ZERO, T_POS_ONE, T_ZERO, T_ZERO, T_NEG_ONE, T_ZERO, T_ZERO, T_NEG_ONE, T_ZERO };
imem[2] = '{ T_POS_ONE, T_ZERO, T_NEG_ONE, T_ZERO, T_ZERO, T_POS_ONE, T_ZERO, T_ZERO, T_ZERO };
imem[3] = '{ T_POS_ONE, T_ZERO, T_ZERO, T_POS_ONE, T_POS_ONE, T_POS_ONE, T_ZERO, T_ZERO, T_ZERO };
imem[4] = '{ T_ZERO, T_POS_ONE, T_POS_ONE, T_POS_ONE, T_NEG_ONE, T_POS_ONE, T_POS_ONE, T_ZERO, T_ZERO };
imem[5] = '{ T_ZERO, T_ZERO, T_NEG_ONE, T_POS_ONE, T_ZERO, T_NEG_ONE, T_NEG_ONE, T_ZERO, T_ZERO };
imem[6] = '{ T_ZERO, T_ZERO, T_ZERO, T_ZERO, T_ZERO, T_ZERO, T_ZERO, T_NEG_ONE, T_NEG_ONE };
imem[7] = '{ T_ZERO, T_ZERO, T_ZERO, T_ZERO, T_ZERO, T_ZERO, T_ZERO, T_NEG_ONE, T_NEG_ONE };
imem[8] = '{ T_ZERO, T_ZERO, T_POS_ONE, T_ZERO, T_POS_ONE, T_NEG_ONE, T_ZERO, T_ZERO, T_ZERO };
imem[9] = '{ T_POS_ONE, T_NEG_ONE, T_POS_ONE, T_NEG_ONE, T_NEG_ONE, T_NEG_ONE, T_ZERO, T_ZERO, T_ZERO };
imem[10] = '{ T_ZERO, T_ZERO, T_ZERO, T_ZERO, T_ZERO, T_ZERO, T_POS_ONE, T_NEG_ONE, T_NEG_ONE };
