{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "sp_enable": [
        "sp_enable",
        "wyQeU",
        "module",
        2
    ],
    "tb_top": [
        "tb_top",
        "jdPWL",
        "module",
        3
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        4
    ]
}