

================================================================
== Vivado HLS Report for 'conv_1'
================================================================
* Date:           Wed Aug  7 03:55:55 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        cnn_ap_lp
* Solution:       conv1_ap_d1_d2_r3
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    16.881|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  4070|  4070|  4070|  4070|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+
        |                                  |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |             Loop Name            |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+
        |- Row_Loop_Col_Loop_Filter1_Loop  |  4068|  4068|        14|          1|          1|  4056|    yes   |
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|     10|       -|      -|    -|
|Expression       |        -|      0|      40|   2109|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      0|     427|    634|    -|
|Memory           |        0|      -|      85|     10|    -|
|Multiplexer      |        -|      -|       -|   1044|    -|
|Register         |        0|      -|    1515|    448|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        0|     10|    2067|   4245|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        0|      4|       1|      7|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-------------------------+----------------------+---------+-------+-----+-----+-----+
    |         Instance        |        Module        | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +-------------------------+----------------------+---------+-------+-----+-----+-----+
    |cnn_dcmp_64ns_64nlbW_U1  |cnn_dcmp_64ns_64nlbW  |        0|      0|  130|  469|    0|
    |cnn_urem_5ns_3ns_mb6_U2  |cnn_urem_5ns_3ns_mb6  |        0|      0|   99|   55|    0|
    |cnn_urem_5ns_3ns_mb6_U3  |cnn_urem_5ns_3ns_mb6  |        0|      0|   99|   55|    0|
    |cnn_urem_5ns_3ns_mb6_U4  |cnn_urem_5ns_3ns_mb6  |        0|      0|   99|   55|    0|
    +-------------------------+----------------------+---------+-------+-----+-----+-----+
    |Total                    |                      |        0|      0|  427|  634|    0|
    +-------------------------+----------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |cnn_mac_muladd_6nncg_U5   |cnn_mac_muladd_6nncg  | i0 * i1 + i2 |
    |cnn_mul_mul_14s_8ocq_U6   |cnn_mul_mul_14s_8ocq  |    i0 * i1   |
    |cnn_mul_mul_8s_14pcA_U7   |cnn_mul_mul_8s_14pcA  |    i0 * i1   |
    |cnn_mul_mul_8s_14pcA_U10  |cnn_mul_mul_8s_14pcA  |    i0 * i1   |
    |cnn_mul_mul_9s_14qcK_U8   |cnn_mul_mul_9s_14qcK  |    i0 * i1   |
    |cnn_mul_mul_9s_14qcK_U9   |cnn_mul_mul_9s_14qcK  |    i0 * i1   |
    |cnn_mul_mul_9s_14qcK_U11  |cnn_mul_mul_9s_14qcK  |    i0 * i1   |
    |cnn_mul_mul_9s_14qcK_U12  |cnn_mul_mul_9s_14qcK  |    i0 * i1   |
    |cnn_mul_mul_9s_14qcK_U13  |cnn_mul_mul_9s_14qcK  |    i0 * i1   |
    |cnn_mul_mul_9s_14qcK_U14  |cnn_mul_mul_9s_14qcK  |    i0 * i1   |
    +--------------------------+----------------------+--------------+

    * Memory: 
    +------------------------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |         Memory         |        Module        | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------------------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |conv_1_bias_V_U         |conv_1_conv_1_biajbC  |        0|  7|   1|    0|     6|    7|     1|           42|
    |conv_1_weights_V_0_1_U  |conv_1_conv_1_weibkb  |        0|  8|   1|    0|     6|    8|     1|           48|
    |conv_1_weights_V_0_2_U  |conv_1_conv_1_weicud  |        0|  9|   1|    0|     6|    9|     1|           54|
    |conv_1_weights_V_1_0_U  |conv_1_conv_1_weidEe  |        0|  9|   1|    0|     6|    9|     1|           54|
    |conv_1_weights_V_1_1_U  |conv_1_conv_1_weieOg  |        0|  8|   1|    0|     6|    8|     1|           48|
    |conv_1_weights_V_1_2_U  |conv_1_conv_1_weifYi  |        0|  9|   1|    0|     6|    9|     1|           54|
    |conv_1_weights_V_2_0_U  |conv_1_conv_1_weig8j  |        0|  9|   1|    0|     6|    9|     1|           54|
    |conv_1_weights_V_2_1_U  |conv_1_conv_1_weihbi  |        0|  9|   1|    0|     6|    9|     1|           54|
    |conv_1_weights_V_2_2_U  |conv_1_conv_1_weiibs  |        0|  9|   1|    0|     6|    9|     1|           54|
    |conv_1_weights_V_0_0_U  |conv_1_conv_1_weikbM  |        0|  8|   1|    0|     6|    8|     1|           48|
    +------------------------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total                   |                      |        0| 85|  10|    0|    60|   85|    10|          510|
    +------------------------+----------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+-------+----+-----+------------+------------+
    |       Variable Name       | Operation| DSP48E| FF | LUT | Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+-------+----+-----+------------+------------+
    |mul_ln1117_1_fu_1609_p2    |     *    |      0|   0|   26|           6|           5|
    |mul_ln1117_2_fu_1633_p2    |     *    |      0|   0|   26|           6|           5|
    |mul_ln1117_3_fu_1659_p2    |     *    |      0|   0|   26|           6|           5|
    |mul_ln1117_4_fu_1685_p2    |     *    |      0|   0|   26|           6|           5|
    |mul_ln1117_5_fu_1758_p2    |     *    |      0|   0|   26|           6|           5|
    |mul_ln1117_6_fu_1928_p2    |     *    |      0|   0|   26|           6|           5|
    |mul_ln1117_7_fu_2051_p2    |     *    |      0|   0|   26|           6|           5|
    |mul_ln1117_8_fu_2145_p2    |     *    |      0|   0|   26|           6|           5|
    |mul_ln1117_fu_1590_p2      |     *    |      0|   0|   26|           6|           5|
    |mul_ln32_fu_1834_p2        |     *    |      0|   0|   26|           6|           5|
    |add_ln1117_10_fu_1994_p2   |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_11_fu_2010_p2   |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_12_fu_2026_p2   |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_13_fu_2273_p2   |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_14_fu_2078_p2   |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_15_fu_2091_p2   |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_16_fu_2284_p2   |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_17_fu_2104_p2   |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_18_fu_2120_p2   |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_19_fu_2298_p2   |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_20_fu_2172_p2   |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_21_fu_2185_p2   |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_22_fu_2309_p2   |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_23_fu_2198_p2   |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_24_fu_2214_p2   |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_2_fu_1742_p2    |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_3_fu_1805_p2    |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_4_fu_1811_p2    |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_5_fu_1874_p2    |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_6_fu_1880_p2    |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_7_fu_1955_p2    |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_8_fu_1968_p2    |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_9_fu_1981_p2    |     +    |      0|   0|   15|           8|           8|
    |add_ln1117_fu_1736_p2      |     +    |      0|   0|   15|           8|           8|
    |add_ln1192_1_fu_2424_p2    |     +    |      0|   0|   32|          25|          25|
    |add_ln1192_2_fu_2474_p2    |     +    |      0|   0|   32|          25|          25|
    |add_ln1192_3_fu_2509_p2    |     +    |      0|   0|   31|          24|          24|
    |add_ln1192_4_fu_2551_p2    |     +    |      0|   0|   32|          25|          25|
    |add_ln1192_5_fu_2593_p2    |     +    |      0|   0|   32|          25|          25|
    |add_ln1192_6_fu_2635_p2    |     +    |      0|   0|   32|          25|          25|
    |add_ln1192_7_fu_2677_p2    |     +    |      0|   0|   32|          25|          25|
    |add_ln1192_fu_2381_p2      |     +    |      0|   0|   31|          24|          24|
    |add_ln11_fu_1572_p2        |     +    |      0|   0|   15|           8|           1|
    |add_ln203_7_fu_2326_p2     |     +    |      0|   0|    8|          13|          13|
    |add_ln23_1_fu_1675_p2      |     +    |      0|   0|   15|           2|           5|
    |add_ln23_3_fu_1532_p2      |     +    |      0|   0|   15|           1|           5|
    |add_ln23_4_fu_2042_p2      |     +    |      0|   0|   15|           2|           5|
    |add_ln23_5_fu_2136_p2      |     +    |      0|   0|   15|           2|           5|
    |add_ln23_fu_1748_p2        |     +    |      0|   0|   15|           2|           5|
    |add_ln32_fu_1824_p2        |     +    |      0|   0|   15|           5|           5|
    |add_ln899_fu_2839_p2       |     +    |      0|   0|   19|           7|          14|
    |add_ln8_fu_1480_p2         |     +    |      0|   0|   12|           1|          12|
    |add_ln908_fu_2889_p2       |     +    |      0|   0|   39|           7|          32|
    |add_ln915_fu_2970_p2       |     +    |      0|   0|    8|          11|          11|
    |c_fu_1649_p2               |     +    |      0|   0|   15|           1|           5|
    |f_fu_1566_p2               |     +    |      0|   0|   12|           3|           1|
    |lsb_index_fu_2765_p2       |     +    |      0|   0|   39|           7|          32|
    |m_8_fu_2929_p2             |     +    |      0|   0|   71|          64|          64|
    |r_fu_1462_p2               |     +    |      0|   0|   15|           1|           5|
    |tmp_V_8_fu_2696_p2         |     +    |      0|   0|   19|          14|          14|
    |sub_ln203_fu_2267_p2       |     -    |      0|   0|    8|          13|          13|
    |sub_ln894_fu_2755_p2       |     -    |      0|   0|   39|           4|          32|
    |sub_ln897_fu_2791_p2       |     -    |      0|   0|   13|           3|           4|
    |sub_ln908_fu_2904_p2       |     -    |      0|   0|   39|           6|          32|
    |sub_ln915_fu_2965_p2       |     -    |      0|   0|    8|           3|          11|
    |tmp_V_fu_2715_p2           |     -    |      0|   0|   19|           1|          14|
    |a_fu_2819_p2               |    and   |      0|   0|    2|           1|           1|
    |and_ln32_fu_1526_p2        |    and   |      0|   0|    2|           1|           1|
    |and_ln899_fu_2853_p2       |    and   |      0|   0|    2|           1|           1|
    |and_ln924_fu_3026_p2       |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2085          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2089          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2094          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2102          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2106          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2112          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2114          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2118          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2122          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2130          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2134          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2171          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2176          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2180          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2184          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2191          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2196          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2201          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_2205          |    and   |      0|   0|    2|           1|           1|
    |ap_condition_263           |    and   |      0|   0|    2|           1|           1|
    |ap_condition_269           |    and   |      0|   0|    2|           1|           1|
    |ap_condition_273           |    and   |      0|   0|    2|           1|           1|
    |ap_condition_278           |    and   |      0|   0|    2|           1|           1|
    |ap_condition_283           |    and   |      0|   0|    2|           1|           1|
    |ap_condition_285           |    and   |      0|   0|    2|           1|           1|
    |ap_condition_293           |    and   |      0|   0|    2|           1|           1|
    |ap_condition_298           |    and   |      0|   0|    2|           1|           1|
    |ap_condition_302           |    and   |      0|   0|    2|           1|           1|
    |ap_condition_853           |    and   |      0|   0|    2|           1|           1|
    |ap_condition_858           |    and   |      0|   0|    2|           1|           1|
    |ap_condition_874           |    and   |      0|   0|    2|           1|           1|
    |p_Result_29_fu_2807_p2     |    and   |      0|   0|   14|          14|          14|
    |l_fu_2747_p3               |   cttz   |      0|  40|   36|          32|           0|
    |icmp_ln11_fu_1486_p2       |   icmp   |      0|   0|   11|           8|           8|
    |icmp_ln14_fu_1520_p2       |   icmp   |      0|   0|    9|           3|           3|
    |icmp_ln885_fu_2701_p2      |   icmp   |      0|   0|   13|          14|           1|
    |icmp_ln897_2_fu_2813_p2    |   icmp   |      0|   0|   13|          14|           1|
    |icmp_ln897_fu_2781_p2      |   icmp   |      0|   0|   18|          31|           1|
    |icmp_ln8_fu_1474_p2        |   icmp   |      0|   0|   13|          12|           7|
    |icmp_ln908_fu_2873_p2      |   icmp   |      0|   0|   18|          32|           1|
    |icmp_ln924_2_fu_3016_p2    |   icmp   |      0|   0|   29|          52|           1|
    |icmp_ln924_fu_3010_p2      |   icmp   |      0|   0|   13|          11|           2|
    |lshr_ln897_fu_2801_p2      |   lshr   |      0|   0|   31|           2|          14|
    |lshr_ln908_fu_2894_p2      |   lshr   |      0|   0|  101|          32|          32|
    |ap_condition_846           |    or    |      0|   0|    2|           1|           1|
    |or_ln32_fu_1538_p2         |    or    |      0|   0|    2|           1|           1|
    |or_ln899_fu_2859_p2        |    or    |      0|   0|    2|           1|           1|
    |or_ln924_fu_3022_p2        |    or    |      0|   0|    2|           1|           1|
    |grp_fu_1508_p0             |  select  |      0|   0|    5|           1|           5|
    |m_7_fu_2919_p3             |  select  |      0|   0|   64|           1|          64|
    |select_ln11_fu_1578_p3     |  select  |      0|   0|    8|           1|           1|
    |select_ln32_10_fu_1552_p3  |  select  |      0|   0|    5|           1|           5|
    |select_ln32_11_fu_1918_p3  |  select  |      0|   0|    3|           1|           3|
    |select_ln32_12_fu_1944_p3  |  select  |      0|   0|    5|           1|           5|
    |select_ln32_13_fu_2067_p3  |  select  |      0|   0|    5|           1|           5|
    |select_ln32_14_fu_2161_p3  |  select  |      0|   0|    5|           1|           5|
    |select_ln32_2_fu_1705_p3   |  select  |      0|   0|    5|           1|           5|
    |select_ln32_3_fu_1774_p3   |  select  |      0|   0|    5|           1|           5|
    |select_ln32_4_fu_1817_p3   |  select  |      0|   0|    2|           1|           2|
    |select_ln32_5_fu_1886_p3   |  select  |      0|   0|    3|           1|           1|
    |select_ln32_6_fu_1893_p3   |  select  |      0|   0|    5|           1|           1|
    |select_ln32_7_fu_1900_p3   |  select  |      0|   0|    5|           1|           1|
    |select_ln32_8_fu_1907_p3   |  select  |      0|   0|    5|           1|           1|
    |select_ln32_9_fu_1544_p3   |  select  |      0|   0|    3|           1|           1|
    |select_ln32_fu_1492_p3     |  select  |      0|   0|    5|           1|           1|
    |select_ln915_fu_2957_p3    |  select  |      0|   0|   10|           1|          10|
    |tmp_V_9_fu_2721_p3         |  select  |      0|   0|   14|           1|          14|
    |shl_ln908_fu_2913_p2       |    shl   |      0|   0|  182|          64|          64|
    |ap_enable_pp0              |    xor   |      0|   0|    2|           1|           2|
    |xor_ln32_fu_1514_p2        |    xor   |      0|   0|    2|           1|           2|
    |xor_ln899_fu_2833_p2       |    xor   |      0|   0|    2|           1|           2|
    +---------------------------+----------+-------+----+-----+------------+------------+
    |Total                      |          |      0|  40| 2109|        1013|        1109|
    +---------------------------+----------+-------+----+-----+------------+------------+

    * Multiplexer: 
    +---------------------------------------------+----+-----------+-----+-----------+
    |                     Name                    | LUT| Input Size| Bits| Total Bits|
    +---------------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                                    |  21|          4|    1|          4|
    |ap_enable_reg_pp0_iter13                     |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter9                      |   9|          2|    1|          2|
    |ap_phi_mux_c_0_phi_fu_1103_p4                |   9|          2|    5|         10|
    |ap_phi_mux_phi_ln1117_1_phi_fu_1157_p18      |  47|         10|   14|        140|
    |ap_phi_mux_phi_ln1117_2_phi_fu_1189_p18      |  47|         10|   14|        140|
    |ap_phi_mux_phi_ln1117_3_phi_fu_1221_p18      |  47|         10|   14|        140|
    |ap_phi_mux_phi_ln1117_4_phi_fu_1253_p18      |  47|         10|   14|        140|
    |ap_phi_mux_phi_ln1117_7_phi_fu_1331_p18      |  47|         10|   14|        140|
    |ap_phi_mux_phi_ln1117_8_phi_fu_1363_p18      |  47|         10|   14|        140|
    |ap_phi_mux_phi_ln1117_phi_fu_1125_p18        |  47|         10|   14|        140|
    |ap_phi_mux_r_0_phi_fu_1080_p4                |   9|          2|    5|         10|
    |ap_phi_mux_storemerge_phi_fu_1395_p4         |  15|          3|   14|         42|
    |ap_phi_reg_pp0_iter10_phi_ln1117_5_reg_1282  |  47|         10|   14|        140|
    |ap_phi_reg_pp0_iter10_phi_ln1117_6_reg_1305  |  47|         10|   14|        140|
    |c_0_reg_1099                                 |   9|          2|    5|         10|
    |f_0_reg_1111                                 |   9|          2|    3|          6|
    |indvar_flatten114_reg_1065                   |   9|          2|   12|         24|
    |indvar_flatten_reg_1088                      |   9|          2|    8|         16|
    |input_0_0_V_address0                         |  41|          8|    7|         56|
    |input_0_0_V_address1                         |  15|          3|    7|         21|
    |input_0_1_V_address0                         |  41|          8|    7|         56|
    |input_0_1_V_address1                         |  15|          3|    7|         21|
    |input_0_2_V_address0                         |  41|          8|    7|         56|
    |input_0_2_V_address1                         |  15|          3|    7|         21|
    |input_1_0_V_address0                         |  41|          8|    7|         56|
    |input_1_0_V_address1                         |  15|          3|    7|         21|
    |input_1_1_V_address0                         |  41|          8|    7|         56|
    |input_1_1_V_address1                         |  15|          3|    7|         21|
    |input_1_2_V_address0                         |  41|          8|    7|         56|
    |input_1_2_V_address1                         |  15|          3|    7|         21|
    |input_2_0_V_address0                         |  41|          8|    7|         56|
    |input_2_0_V_address1                         |  15|          3|    7|         21|
    |input_2_1_V_address0                         |  41|          8|    7|         56|
    |input_2_1_V_address1                         |  15|          3|    7|         21|
    |input_2_2_V_address0                         |  41|          8|    7|         56|
    |input_2_2_V_address1                         |  15|          3|    7|         21|
    |r_0_reg_1076                                 |   9|          2|    5|         10|
    +---------------------------------------------+----+-----------+-----+-----------+
    |Total                                        |1044|        214|  312|       2089|
    +---------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +---------------------------------------------+----+----+-----+-----------+
    |                     Name                    | FF | LUT| Bits| Const Bits|
    +---------------------------------------------+----+----+-----+-----------+
    |add_ln1117_5_reg_3181                        |   7|   0|    8|          1|
    |add_ln1117_6_reg_3187                        |   8|   0|    8|          0|
    |add_ln23_3_reg_3149                          |   5|   0|    5|          0|
    |and_ln32_reg_3141                            |   1|   0|    1|          0|
    |ap_CS_fsm                                    |   3|   0|    3|          0|
    |ap_enable_reg_pp0_iter0                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10                     |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11                     |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12                     |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13                     |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9                      |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter10_phi_ln1117_5_reg_1282  |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter10_phi_ln1117_6_reg_1305  |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter1_phi_ln1117_5_reg_1282   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter1_phi_ln1117_6_reg_1305   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter2_phi_ln1117_5_reg_1282   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter2_phi_ln1117_6_reg_1305   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter3_phi_ln1117_5_reg_1282   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter3_phi_ln1117_6_reg_1305   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter4_phi_ln1117_5_reg_1282   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter4_phi_ln1117_6_reg_1305   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter5_phi_ln1117_5_reg_1282   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter5_phi_ln1117_6_reg_1305   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter6_phi_ln1117_5_reg_1282   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter6_phi_ln1117_6_reg_1305   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter7_phi_ln1117_5_reg_1282   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter7_phi_ln1117_6_reg_1305   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter8_phi_ln1117_5_reg_1282   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter8_phi_ln1117_6_reg_1305   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter9_phi_ln1117_5_reg_1282   |  14|   0|   14|          0|
    |ap_phi_reg_pp0_iter9_phi_ln1117_6_reg_1305   |  14|   0|   14|          0|
    |c_0_reg_1099                                 |   5|   0|    5|          0|
    |conv_1_weights_V_1_2_2_reg_3684              |   9|   0|    9|          0|
    |conv_1_weights_V_2_0_2_reg_3689              |   9|   0|    9|          0|
    |conv_1_weights_V_2_1_2_reg_3694              |   9|   0|    9|          0|
    |conv_1_weights_V_2_2_2_reg_3699              |   9|   0|    9|          0|
    |conv_out_V_addr_reg_3664                     |  12|   0|   12|          0|
    |f_0_reg_1111                                 |   3|   0|    3|          0|
    |icmp_ln11_reg_3117                           |   1|   0|    1|          0|
    |icmp_ln885_reg_3719                          |   1|   0|    1|          0|
    |icmp_ln885_reg_3719_pp0_iter12_reg           |   1|   0|    1|          0|
    |icmp_ln8_reg_3108                            |   1|   0|    1|          0|
    |icmp_ln908_reg_3745                          |   1|   0|    1|          0|
    |icmp_ln924_2_reg_3765                        |   1|   0|    1|          0|
    |icmp_ln924_reg_3760                          |   1|   0|    1|          0|
    |indvar_flatten114_reg_1065                   |  12|   0|   12|          0|
    |indvar_flatten_reg_1088                      |   8|   0|    8|          0|
    |mul_ln1118_3_reg_3669                        |  23|   0|   23|          0|
    |mul_ln1118_4_reg_3679                        |  22|   0|   22|          0|
    |or_ln_reg_3740                               |   1|   0|   32|         31|
    |p_Result_32_reg_3723                         |   1|   0|    1|          0|
    |p_Val2_s_reg_3704                            |   7|   0|    7|          0|
    |p_Val2_s_reg_3704_pp0_iter10_reg             |   7|   0|    7|          0|
    |r_0_reg_1076                                 |   5|   0|    5|          0|
    |r_reg_3103                                   |   5|   0|    5|          0|
    |select_ln32_10_reg_3161                      |   5|   0|    5|          0|
    |select_ln32_11_reg_3193                      |   3|   0|    3|          0|
    |select_ln32_1_reg_3134                       |   5|   0|    5|          0|
    |select_ln32_9_reg_3155                       |   3|   0|    3|          0|
    |select_ln32_reg_3128                         |   5|   0|    5|          0|
    |sub_ln894_reg_3734                           |  32|   0|   32|          0|
    |tmp_10_reg_3674                              |  14|   0|   14|          0|
    |tmp_V_8_reg_3714                             |  14|   0|   14|          0|
    |tmp_V_8_reg_3714_pp0_iter12_reg              |  14|   0|   14|          0|
    |tmp_V_9_reg_3728                             |  14|   0|   14|          0|
    |trunc_ln32_reg_3177                          |   3|   0|    3|          0|
    |trunc_ln708_8_reg_3709                       |  14|   0|   14|          0|
    |trunc_ln893_reg_3750                         |  11|   0|   11|          0|
    |zext_ln32_5_reg_3332                         |   5|   0|    8|          3|
    |zext_ln32_6_reg_3428                         |   5|   0|    8|          3|
    |add_ln23_3_reg_3149                          |  64|  32|    5|          0|
    |and_ln32_reg_3141                            |  64|  32|    1|          0|
    |c_0_reg_1099                                 |  64|  32|    5|          0|
    |conv_out_V_addr_reg_3664                     |  64|  32|   12|          0|
    |icmp_ln11_reg_3117                           |  64|  32|    1|          0|
    |icmp_ln8_reg_3108                            |  64|  32|    1|          0|
    |r_0_reg_1076                                 |  64|  32|    5|          0|
    |r_reg_3103                                   |  64|  32|    5|          0|
    |select_ln32_10_reg_3161                      |  64|  32|    5|          0|
    |select_ln32_11_reg_3193                      |  64|  32|    3|          0|
    |select_ln32_1_reg_3134                       |  64|  32|    5|          0|
    |select_ln32_9_reg_3155                       |  64|  32|    3|          0|
    |select_ln32_reg_3128                         |  64|  32|    5|          0|
    |trunc_ln32_reg_3177                          |  64|  32|    3|          0|
    +---------------------------------------------+----+----+-----+-----------+
    |Total                                        |1515| 448|  716|         38|
    +---------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports      | Dir | Bits|  Protocol  | Source Object|    C Type    |
+----------------------+-----+-----+------------+--------------+--------------+
|ap_clk                |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_rst                |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_start              |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_done               | out |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_idle               | out |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_ready              | out |    1| ap_ctrl_hs |    conv_1    | return value |
|input_0_0_V_address0  | out |    7|  ap_memory |  input_0_0_V |     array    |
|input_0_0_V_ce0       | out |    1|  ap_memory |  input_0_0_V |     array    |
|input_0_0_V_q0        |  in |   14|  ap_memory |  input_0_0_V |     array    |
|input_0_0_V_address1  | out |    7|  ap_memory |  input_0_0_V |     array    |
|input_0_0_V_ce1       | out |    1|  ap_memory |  input_0_0_V |     array    |
|input_0_0_V_q1        |  in |   14|  ap_memory |  input_0_0_V |     array    |
|input_0_1_V_address0  | out |    7|  ap_memory |  input_0_1_V |     array    |
|input_0_1_V_ce0       | out |    1|  ap_memory |  input_0_1_V |     array    |
|input_0_1_V_q0        |  in |   14|  ap_memory |  input_0_1_V |     array    |
|input_0_1_V_address1  | out |    7|  ap_memory |  input_0_1_V |     array    |
|input_0_1_V_ce1       | out |    1|  ap_memory |  input_0_1_V |     array    |
|input_0_1_V_q1        |  in |   14|  ap_memory |  input_0_1_V |     array    |
|input_0_2_V_address0  | out |    7|  ap_memory |  input_0_2_V |     array    |
|input_0_2_V_ce0       | out |    1|  ap_memory |  input_0_2_V |     array    |
|input_0_2_V_q0        |  in |   14|  ap_memory |  input_0_2_V |     array    |
|input_0_2_V_address1  | out |    7|  ap_memory |  input_0_2_V |     array    |
|input_0_2_V_ce1       | out |    1|  ap_memory |  input_0_2_V |     array    |
|input_0_2_V_q1        |  in |   14|  ap_memory |  input_0_2_V |     array    |
|input_1_0_V_address0  | out |    7|  ap_memory |  input_1_0_V |     array    |
|input_1_0_V_ce0       | out |    1|  ap_memory |  input_1_0_V |     array    |
|input_1_0_V_q0        |  in |   14|  ap_memory |  input_1_0_V |     array    |
|input_1_0_V_address1  | out |    7|  ap_memory |  input_1_0_V |     array    |
|input_1_0_V_ce1       | out |    1|  ap_memory |  input_1_0_V |     array    |
|input_1_0_V_q1        |  in |   14|  ap_memory |  input_1_0_V |     array    |
|input_1_1_V_address0  | out |    7|  ap_memory |  input_1_1_V |     array    |
|input_1_1_V_ce0       | out |    1|  ap_memory |  input_1_1_V |     array    |
|input_1_1_V_q0        |  in |   14|  ap_memory |  input_1_1_V |     array    |
|input_1_1_V_address1  | out |    7|  ap_memory |  input_1_1_V |     array    |
|input_1_1_V_ce1       | out |    1|  ap_memory |  input_1_1_V |     array    |
|input_1_1_V_q1        |  in |   14|  ap_memory |  input_1_1_V |     array    |
|input_1_2_V_address0  | out |    7|  ap_memory |  input_1_2_V |     array    |
|input_1_2_V_ce0       | out |    1|  ap_memory |  input_1_2_V |     array    |
|input_1_2_V_q0        |  in |   14|  ap_memory |  input_1_2_V |     array    |
|input_1_2_V_address1  | out |    7|  ap_memory |  input_1_2_V |     array    |
|input_1_2_V_ce1       | out |    1|  ap_memory |  input_1_2_V |     array    |
|input_1_2_V_q1        |  in |   14|  ap_memory |  input_1_2_V |     array    |
|input_2_0_V_address0  | out |    7|  ap_memory |  input_2_0_V |     array    |
|input_2_0_V_ce0       | out |    1|  ap_memory |  input_2_0_V |     array    |
|input_2_0_V_q0        |  in |   14|  ap_memory |  input_2_0_V |     array    |
|input_2_0_V_address1  | out |    7|  ap_memory |  input_2_0_V |     array    |
|input_2_0_V_ce1       | out |    1|  ap_memory |  input_2_0_V |     array    |
|input_2_0_V_q1        |  in |   14|  ap_memory |  input_2_0_V |     array    |
|input_2_1_V_address0  | out |    7|  ap_memory |  input_2_1_V |     array    |
|input_2_1_V_ce0       | out |    1|  ap_memory |  input_2_1_V |     array    |
|input_2_1_V_q0        |  in |   14|  ap_memory |  input_2_1_V |     array    |
|input_2_1_V_address1  | out |    7|  ap_memory |  input_2_1_V |     array    |
|input_2_1_V_ce1       | out |    1|  ap_memory |  input_2_1_V |     array    |
|input_2_1_V_q1        |  in |   14|  ap_memory |  input_2_1_V |     array    |
|input_2_2_V_address0  | out |    7|  ap_memory |  input_2_2_V |     array    |
|input_2_2_V_ce0       | out |    1|  ap_memory |  input_2_2_V |     array    |
|input_2_2_V_q0        |  in |   14|  ap_memory |  input_2_2_V |     array    |
|input_2_2_V_address1  | out |    7|  ap_memory |  input_2_2_V |     array    |
|input_2_2_V_ce1       | out |    1|  ap_memory |  input_2_2_V |     array    |
|input_2_2_V_q1        |  in |   14|  ap_memory |  input_2_2_V |     array    |
|conv_out_V_address0   | out |   12|  ap_memory |  conv_out_V  |     array    |
|conv_out_V_ce0        | out |    1|  ap_memory |  conv_out_V  |     array    |
|conv_out_V_we0        | out |    1|  ap_memory |  conv_out_V  |     array    |
|conv_out_V_d0         | out |   14|  ap_memory |  conv_out_V  |     array    |
+----------------------+-----+-----+------------+--------------+--------------+

