TimeQuest Timing Analyzer report for SoCRobot
Wed Aug 07 00:51:21 2013
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'clk_lsdr'
 13. Slow 1200mV 100C Model Setup: 'clk_llc'
 14. Slow 1200mV 100C Model Setup: 'clk_div[1]'
 15. Slow 1200mV 100C Model Setup: 'vadr[14]'
 16. Slow 1200mV 100C Model Setup: 'clk_llc2'
 17. Slow 1200mV 100C Model Setup: 'href'
 18. Slow 1200mV 100C Model Setup: 'odd'
 19. Slow 1200mV 100C Model Hold: 'clk_div[1]'
 20. Slow 1200mV 100C Model Hold: 'clk_llc'
 21. Slow 1200mV 100C Model Hold: 'clk_lsdr'
 22. Slow 1200mV 100C Model Hold: 'clk_llc2'
 23. Slow 1200mV 100C Model Hold: 'vadr[14]'
 24. Slow 1200mV 100C Model Hold: 'href'
 25. Slow 1200mV 100C Model Hold: 'odd'
 26. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_lsdr'
 27. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc'
 28. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc2'
 29. Slow 1200mV 100C Model Minimum Pulse Width: 'href'
 30. Slow 1200mV 100C Model Minimum Pulse Width: 'odd'
 31. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_div[1]'
 32. Slow 1200mV 100C Model Minimum Pulse Width: 'vadr[14]'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Slow 1200mV 100C Model Metastability Report
 40. Slow 1200mV -40C Model Fmax Summary
 41. Slow 1200mV -40C Model Setup Summary
 42. Slow 1200mV -40C Model Hold Summary
 43. Slow 1200mV -40C Model Recovery Summary
 44. Slow 1200mV -40C Model Removal Summary
 45. Slow 1200mV -40C Model Minimum Pulse Width Summary
 46. Slow 1200mV -40C Model Setup: 'clk_lsdr'
 47. Slow 1200mV -40C Model Setup: 'clk_llc'
 48. Slow 1200mV -40C Model Setup: 'clk_div[1]'
 49. Slow 1200mV -40C Model Setup: 'vadr[14]'
 50. Slow 1200mV -40C Model Setup: 'clk_llc2'
 51. Slow 1200mV -40C Model Setup: 'href'
 52. Slow 1200mV -40C Model Setup: 'odd'
 53. Slow 1200mV -40C Model Hold: 'clk_div[1]'
 54. Slow 1200mV -40C Model Hold: 'clk_lsdr'
 55. Slow 1200mV -40C Model Hold: 'clk_llc'
 56. Slow 1200mV -40C Model Hold: 'vadr[14]'
 57. Slow 1200mV -40C Model Hold: 'clk_llc2'
 58. Slow 1200mV -40C Model Hold: 'href'
 59. Slow 1200mV -40C Model Hold: 'odd'
 60. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_lsdr'
 61. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc'
 62. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'
 63. Slow 1200mV -40C Model Minimum Pulse Width: 'href'
 64. Slow 1200mV -40C Model Minimum Pulse Width: 'odd'
 65. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'
 66. Slow 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Propagation Delay
 72. Minimum Propagation Delay
 73. Slow 1200mV -40C Model Metastability Report
 74. Fast 1200mV -40C Model Setup Summary
 75. Fast 1200mV -40C Model Hold Summary
 76. Fast 1200mV -40C Model Recovery Summary
 77. Fast 1200mV -40C Model Removal Summary
 78. Fast 1200mV -40C Model Minimum Pulse Width Summary
 79. Fast 1200mV -40C Model Setup: 'clk_lsdr'
 80. Fast 1200mV -40C Model Setup: 'clk_llc'
 81. Fast 1200mV -40C Model Setup: 'clk_div[1]'
 82. Fast 1200mV -40C Model Setup: 'clk_llc2'
 83. Fast 1200mV -40C Model Setup: 'vadr[14]'
 84. Fast 1200mV -40C Model Setup: 'href'
 85. Fast 1200mV -40C Model Setup: 'odd'
 86. Fast 1200mV -40C Model Hold: 'clk_div[1]'
 87. Fast 1200mV -40C Model Hold: 'clk_llc'
 88. Fast 1200mV -40C Model Hold: 'clk_lsdr'
 89. Fast 1200mV -40C Model Hold: 'clk_llc2'
 90. Fast 1200mV -40C Model Hold: 'vadr[14]'
 91. Fast 1200mV -40C Model Hold: 'href'
 92. Fast 1200mV -40C Model Hold: 'odd'
 93. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_lsdr'
 94. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc'
 95. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'
 96. Fast 1200mV -40C Model Minimum Pulse Width: 'href'
 97. Fast 1200mV -40C Model Minimum Pulse Width: 'odd'
 98. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'
 99. Fast 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'
100. Setup Times
101. Hold Times
102. Clock to Output Times
103. Minimum Clock to Output Times
104. Propagation Delay
105. Minimum Propagation Delay
106. Fast 1200mV -40C Model Metastability Report
107. Multicorner Timing Analysis Summary
108. Setup Times
109. Hold Times
110. Clock to Output Times
111. Minimum Clock to Output Times
112. Progagation Delay
113. Minimum Progagation Delay
114. Board Trace Model Assignments
115. Input Transition Times
116. Signal Integrity Metrics (Slow 1200mv n40c Model)
117. Signal Integrity Metrics (Slow 1200mv 100c Model)
118. Signal Integrity Metrics (Fast 1200mv n40c Model)
119. Setup Transfers
120. Hold Transfers
121. Report TCCS
122. Report RSKM
123. Unconstrained Paths
124. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SoCRobot                                                          ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE75U19I7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk_div[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div[1] } ;
; clk_llc    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_llc }    ;
; clk_llc2   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_llc2 }   ;
; clk_lsdr   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_lsdr }   ;
; href       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { href }       ;
; odd        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { odd }        ;
; vadr[14]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vadr[14] }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                        ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 153.85 MHz  ; 153.85 MHz      ; clk_lsdr   ;                                                               ;
; 208.33 MHz  ; 208.33 MHz      ; clk_llc    ;                                                               ;
; 376.79 MHz  ; 376.79 MHz      ; clk_div[1] ;                                                               ;
; 544.66 MHz  ; 437.64 MHz      ; vadr[14]   ; limit due to minimum period restriction (tmin)                ;
; 709.72 MHz  ; 250.0 MHz       ; clk_llc2   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1254.71 MHz ; 250.0 MHz       ; href       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1254.71 MHz ; 250.0 MHz       ; odd        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 100C Model Setup Summary ;
+------------+--------+----------------+
; Clock      ; Slack  ; End Point TNS  ;
+------------+--------+----------------+
; clk_lsdr   ; -5.500 ; -2664.528      ;
; clk_llc    ; -4.027 ; -98.904        ;
; clk_div[1] ; -1.654 ; -23.136        ;
; vadr[14]   ; -0.836 ; -3.112         ;
; clk_llc2   ; -0.521 ; -0.521         ;
; href       ; 0.203  ; 0.000          ;
; odd        ; 0.203  ; 0.000          ;
+------------+--------+----------------+


+-------------------------------------+
; Slow 1200mV 100C Model Hold Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_div[1] ; -0.763 ; -8.798        ;
; clk_llc    ; -0.104 ; -0.104        ;
; clk_lsdr   ; 0.028  ; 0.000         ;
; clk_llc2   ; 0.318  ; 0.000         ;
; vadr[14]   ; 0.415  ; 0.000         ;
; href       ; 0.449  ; 0.000         ;
; odd        ; 0.449  ; 0.000         ;
+------------+--------+---------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+------------+--------+------------------------------+
; Clock      ; Slack  ; End Point TNS                ;
+------------+--------+------------------------------+
; clk_lsdr   ; -3.000 ; -1773.380                    ;
; clk_llc    ; -3.000 ; -63.395                      ;
; clk_llc2   ; -3.000 ; -5.570                       ;
; href       ; -3.000 ; -4.285                       ;
; odd        ; -3.000 ; -4.285                       ;
; clk_div[1] ; -1.285 ; -24.415                      ;
; vadr[14]   ; -1.285 ; -7.710                       ;
+------------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_lsdr'                                                                                                                                                                 ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.500 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.267      ; 6.806      ;
; -5.500 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.273      ; 6.812      ;
; -5.500 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.267      ; 6.806      ;
; -5.500 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.267      ; 6.806      ;
; -5.488 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.272      ; 6.799      ;
; -5.488 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.278      ; 6.805      ;
; -5.488 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.272      ; 6.799      ;
; -5.488 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.272      ; 6.799      ;
; -5.417 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.285      ; 6.741      ;
; -5.417 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.291      ; 6.747      ;
; -5.417 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.285      ; 6.741      ;
; -5.417 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.285      ; 6.741      ;
; -5.401 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.283      ; 6.723      ;
; -5.401 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.289      ; 6.729      ;
; -5.401 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.283      ; 6.723      ;
; -5.401 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.283      ; 6.723      ;
; -5.359 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.267      ; 6.665      ;
; -5.359 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.267      ; 6.665      ;
; -5.359 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.267      ; 6.665      ;
; -5.357 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.273      ; 6.669      ;
; -5.353 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.282      ; 6.674      ;
; -5.353 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.288      ; 6.680      ;
; -5.353 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.282      ; 6.674      ;
; -5.353 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.282      ; 6.674      ;
; -5.346 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.272      ; 6.657      ;
; -5.346 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.272      ; 6.657      ;
; -5.346 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.272      ; 6.657      ;
; -5.344 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.278      ; 6.661      ;
; -5.340 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.311      ; 6.690      ;
; -5.340 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.317      ; 6.696      ;
; -5.340 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.311      ; 6.690      ;
; -5.340 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.311      ; 6.690      ;
; -5.336 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.284      ; 6.659      ;
; -5.336 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.290      ; 6.665      ;
; -5.336 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.284      ; 6.659      ;
; -5.336 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.284      ; 6.659      ;
; -5.329 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.256      ; 6.624      ;
; -5.329 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.262      ; 6.630      ;
; -5.329 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.256      ; 6.624      ;
; -5.329 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.256      ; 6.624      ;
; -5.325 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.254      ; 6.618      ;
; -5.325 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.260      ; 6.624      ;
; -5.325 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.254      ; 6.618      ;
; -5.325 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.254      ; 6.618      ;
; -5.288 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.267      ; 6.594      ;
; -5.288 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.273      ; 6.600      ;
; -5.288 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.267      ; 6.594      ;
; -5.288 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.267      ; 6.594      ;
; -5.283 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.266      ; 6.588      ;
; -5.283 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.272      ; 6.594      ;
; -5.283 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.266      ; 6.588      ;
; -5.283 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.266      ; 6.588      ;
; -5.257 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.303      ; 6.599      ;
; -5.257 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.309      ; 6.605      ;
; -5.257 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.303      ; 6.599      ;
; -5.257 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.303      ; 6.599      ;
; -5.225 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.260      ; 6.524      ;
; -5.225 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.266      ; 6.530      ;
; -5.225 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.260      ; 6.524      ;
; -5.225 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.260      ; 6.524      ;
; -5.214 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.263      ; 6.516      ;
; -5.214 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.269      ; 6.522      ;
; -5.214 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.263      ; 6.516      ;
; -5.214 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.263      ; 6.516      ;
; -5.211 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.309      ; 6.559      ;
; -5.211 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.315      ; 6.565      ;
; -5.211 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.309      ; 6.559      ;
; -5.211 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.309      ; 6.559      ;
; -5.210 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.256      ; 6.505      ;
; -5.210 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.256      ; 6.505      ;
; -5.210 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.256      ; 6.505      ;
; -5.208 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.262      ; 6.509      ;
; -5.205 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.254      ; 6.498      ;
; -5.205 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.254      ; 6.498      ;
; -5.205 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.254      ; 6.498      ;
; -5.203 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.260      ; 6.502      ;
; -5.198 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.265      ; 6.502      ;
; -5.198 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.271      ; 6.508      ;
; -5.198 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.265      ; 6.502      ;
; -5.198 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.265      ; 6.502      ;
; -5.196 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.285      ; 6.520      ;
; -5.196 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.291      ; 6.526      ;
; -5.196 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.285      ; 6.520      ;
; -5.196 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.285      ; 6.520      ;
; -5.184 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.283      ; 6.506      ;
; -5.184 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.283      ; 6.506      ;
; -5.184 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.283      ; 6.506      ;
; -5.182 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.289      ; 6.510      ;
; -5.168 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.267      ; 6.474      ;
; -5.168 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.267      ; 6.474      ;
; -5.168 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.267      ; 6.474      ;
; -5.166 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.273      ; 6.478      ;
; -5.166 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.266      ; 6.471      ;
; -5.166 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.266      ; 6.471      ;
; -5.166 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.266      ; 6.471      ;
; -5.164 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.272      ; 6.475      ;
; -5.160 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.282      ; 6.481      ;
; -5.160 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.282      ; 6.481      ;
; -5.160 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.282      ; 6.481      ;
; -5.158 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.288      ; 6.485      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_llc'                                                                 ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -4.027 ; href2       ; vpo_wrxd1  ; href         ; clk_llc     ; 1.000        ; -0.177     ; 4.838      ;
; -3.800 ; Cb_Data1[6] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 4.718      ;
; -3.761 ; Cb_Data1[3] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.076     ; 4.683      ;
; -3.747 ; Cr_Data1[2] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.670      ;
; -3.734 ; Cb_Data1[3] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 5.045      ;
; -3.715 ; Cr_Data1[2] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.634      ;
; -3.704 ; Cr_Data1[0] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.627      ;
; -3.672 ; Cr_Data1[0] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.591      ;
; -3.658 ; Cb_Data1[3] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 4.576      ;
; -3.638 ; href2       ; CodeCnt[1] ; href         ; clk_llc     ; 1.000        ; 0.237      ; 4.863      ;
; -3.637 ; Y_Data1[3]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.560      ;
; -3.635 ; Cb_Data1[6] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 4.946      ;
; -3.634 ; Cb_Data1[6] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.076     ; 4.556      ;
; -3.626 ; Cb_Data1[1] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 4.544      ;
; -3.622 ; Cb_Data1[4] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.076     ; 4.544      ;
; -3.613 ; Y_Data1[1]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.536      ;
; -3.610 ; href2       ; CodeCnt[0] ; href         ; clk_llc     ; 1.000        ; 0.237      ; 4.835      ;
; -3.605 ; Y_Data1[3]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.524      ;
; -3.594 ; Cb_Data1[3] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.076     ; 4.516      ;
; -3.588 ; Cb_Data1[4] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 4.506      ;
; -3.587 ; Cr_Data1[2] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.510      ;
; -3.585 ; Cr_Data1[3] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.508      ;
; -3.577 ; Cb_Data1[2] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.076     ; 4.499      ;
; -3.559 ; Cr_Data1[3] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.478      ;
; -3.556 ; Cb_Data1[7] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.076     ; 4.478      ;
; -3.550 ; Cb_Data1[2] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 4.861      ;
; -3.550 ; Cr_Data1[2] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.862      ;
; -3.544 ; Cr_Data1[0] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.467      ;
; -3.540 ; Y_Data1[1]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.459      ;
; -3.538 ; Cb_Data1[6] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.457      ;
; -3.538 ; Cr_Data1[1] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.457      ;
; -3.529 ; Cb_Data1[7] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 4.840      ;
; -3.507 ; Cr_Data1[0] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.819      ;
; -3.491 ; Cr_Data1[6] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.414      ;
; -3.478 ; Cr_Data1[7] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.401      ;
; -3.477 ; Y_Data1[3]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.400      ;
; -3.475 ; Cb_Data1[2] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 4.393      ;
; -3.474 ; Cb_Data1[6] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.076     ; 4.396      ;
; -3.470 ; Cb_Data1[7] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 4.388      ;
; -3.469 ; Y_Data1[3]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.781      ;
; -3.464 ; Cr_Data1[3] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.776      ;
; -3.461 ; Cb_Data1[1] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 4.772      ;
; -3.460 ; Cb_Data1[4] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.076     ; 4.382      ;
; -3.459 ; Cr_Data1[6] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.378      ;
; -3.454 ; Cb_Data1[4] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 4.765      ;
; -3.453 ; Cr_Data1[2] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.078     ; 4.373      ;
; -3.446 ; Y_Data1[1]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.369      ;
; -3.445 ; Y_Data1[1]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.757      ;
; -3.443 ; Cr_Data1[1] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.755      ;
; -3.441 ; Y_Data1[2]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.364      ;
; -3.430 ; Cr_Data1[7] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.742      ;
; -3.418 ; Cr_Data1[3] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.341      ;
; -3.410 ; Cb_Data1[2] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.076     ; 4.332      ;
; -3.410 ; Cr_Data1[0] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.078     ; 4.330      ;
; -3.409 ; Y_Data1[2]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.328      ;
; -3.409 ; Cr_Data1[1] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.332      ;
; -3.396 ; Cb_Data1[3] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.315      ;
; -3.389 ; Cb_Data1[7] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.076     ; 4.311      ;
; -3.364 ; Cb_Data1[1] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.283      ;
; -3.343 ; Y_Data1[3]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.078     ; 4.263      ;
; -3.332 ; Y_Data1[6]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 4.256      ;
; -3.332 ; Cr_Data1[7] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.251      ;
; -3.331 ; Cr_Data1[6] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.254      ;
; -3.326 ; Cb_Data1[4] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.245      ;
; -3.318 ; Cr_Data1[7] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.241      ;
; -3.303 ; Cb_Data1[0] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 4.221      ;
; -3.300 ; Y_Data1[6]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.078     ; 4.220      ;
; -3.297 ; Cb_Data1[5] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.076     ; 4.219      ;
; -3.296 ; Y_Data1[2]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.608      ;
; -3.295 ; Cr_Data1[3] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.078     ; 4.215      ;
; -3.294 ; Cr_Data1[6] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.606      ;
; -3.281 ; Y_Data1[2]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.204      ;
; -3.263 ; Y_Data1[1]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.078     ; 4.183      ;
; -3.261 ; Cr_Data1[1] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.078     ; 4.181      ;
; -3.242 ; Cr_Data1[1] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.165      ;
; -3.241 ; Cb_Data1[5] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 4.159      ;
; -3.240 ; Cr_Data1[5] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.163      ;
; -3.237 ; Y_Data1[4]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.160      ;
; -3.228 ; Cb_Data1[0] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.076     ; 4.150      ;
; -3.225 ; Cb_Data1[1] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.076     ; 4.147      ;
; -3.213 ; Cb_Data1[2] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.132      ;
; -3.208 ; Cb_Data1[7] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.127      ;
; -3.203 ; Cb_Data1[5] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 4.514      ;
; -3.197 ; Cr_Data1[6] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.078     ; 4.117      ;
; -3.178 ; Cr_Data1[5] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.097      ;
; -3.172 ; Y_Data1[6]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 4.096      ;
; -3.168 ; Y_Data1[0]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.091      ;
; -3.164 ; Y_Data1[4]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.083      ;
; -3.164 ; Y_Data1[6]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.315      ; 4.477      ;
; -3.147 ; Y_Data1[2]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.078     ; 4.067      ;
; -3.138 ; Cb_Data1[0] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 4.449      ;
; -3.138 ; Cr_Data1[4] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.057      ;
; -3.130 ; Cb_Data1[5] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.076     ; 4.052      ;
; -3.109 ; Cr_Data1[4] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.032      ;
; -3.109 ; Y_Data1[0]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.079     ; 4.028      ;
; -3.083 ; Y_Data2[2]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.073     ; 4.008      ;
; -3.073 ; Cr_Data1[5] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 3.996      ;
; -3.072 ; Cr_Data1[5] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.384      ;
; -3.070 ; Y_Data1[4]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 3.993      ;
; -3.069 ; Y_Data1[4]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.381      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_div[1]'                                                           ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -1.654 ; vadr[1]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.575      ;
; -1.559 ; vadr[0]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.480      ;
; -1.530 ; vadr[0]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.451      ;
; -1.521 ; vadr[3]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.442      ;
; -1.520 ; vadr[1]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.441      ;
; -1.517 ; href2     ; vdata[0]  ; href         ; clk_div[1]  ; 1.000        ; 1.064      ; 3.569      ;
; -1.517 ; href2     ; vdata[4]  ; href         ; clk_div[1]  ; 1.000        ; 1.064      ; 3.569      ;
; -1.517 ; href2     ; vdata[10] ; href         ; clk_div[1]  ; 1.000        ; 1.064      ; 3.569      ;
; -1.517 ; href2     ; vdata[11] ; href         ; clk_div[1]  ; 1.000        ; 1.064      ; 3.569      ;
; -1.504 ; vadr[1]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.425      ;
; -1.432 ; vadr[2]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.353      ;
; -1.425 ; vadr[0]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.346      ;
; -1.396 ; vadr[0]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.317      ;
; -1.391 ; vadr[2]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.312      ;
; -1.387 ; vadr[3]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.308      ;
; -1.386 ; vadr[1]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.307      ;
; -1.382 ; vadr[5]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.303      ;
; -1.371 ; vadr[3]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.292      ;
; -1.370 ; vadr[1]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.291      ;
; -1.299 ; vadr[4]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.220      ;
; -1.298 ; vadr[2]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.219      ;
; -1.291 ; vadr[0]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.212      ;
; -1.262 ; vadr[0]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.183      ;
; -1.257 ; vadr[4]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.178      ;
; -1.257 ; vadr[2]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.178      ;
; -1.255 ; vadr[7]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.176      ;
; -1.253 ; vadr[3]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.174      ;
; -1.252 ; vadr[1]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.173      ;
; -1.248 ; vadr[5]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.169      ;
; -1.237 ; vadr[3]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.158      ;
; -1.236 ; vadr[1]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.157      ;
; -1.232 ; vadr[5]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.153      ;
; -1.165 ; vadr[4]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.086      ;
; -1.164 ; vadr[2]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.085      ;
; -1.160 ; vadr[6]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.081      ;
; -1.157 ; vadr[0]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.078      ;
; -1.130 ; vadr[6]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.051      ;
; -1.128 ; vadr[0]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.049      ;
; -1.123 ; vadr[4]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.044      ;
; -1.123 ; vadr[2]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.044      ;
; -1.121 ; vadr[9]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.042      ;
; -1.121 ; vadr[7]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.042      ;
; -1.119 ; vadr[3]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.040      ;
; -1.118 ; vadr[1]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.039      ;
; -1.114 ; vadr[5]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.035      ;
; -1.105 ; vadr[7]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.026      ;
; -1.103 ; vadr[3]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.024      ;
; -1.102 ; vadr[1]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.023      ;
; -1.098 ; vadr[5]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.019      ;
; -1.031 ; vadr[4]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.952      ;
; -1.030 ; vadr[2]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.951      ;
; -1.027 ; vadr[8]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.948      ;
; -1.026 ; vadr[6]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.947      ;
; -1.023 ; vadr[0]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.944      ;
; -0.996 ; vadr[8]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.917      ;
; -0.996 ; vadr[6]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.917      ;
; -0.994 ; vadr[0]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.915      ;
; -0.989 ; vadr[4]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.910      ;
; -0.989 ; vadr[2]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.910      ;
; -0.987 ; vadr[9]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.908      ;
; -0.987 ; vadr[7]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.908      ;
; -0.986 ; vadr[11]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.907      ;
; -0.985 ; vadr[3]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.906      ;
; -0.984 ; vadr[1]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.905      ;
; -0.980 ; vadr[5]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.901      ;
; -0.971 ; vadr[9]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.892      ;
; -0.971 ; vadr[7]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.892      ;
; -0.969 ; vadr[3]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.890      ;
; -0.968 ; vadr[1]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.889      ;
; -0.964 ; vadr[5]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.885      ;
; -0.898 ; vadr[10]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.819      ;
; -0.897 ; vadr[4]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.818      ;
; -0.896 ; vadr[2]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.817      ;
; -0.893 ; vadr[8]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.814      ;
; -0.892 ; vadr[6]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.813      ;
; -0.889 ; vadr[0]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.810      ;
; -0.873 ; vadr[13]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.794      ;
; -0.862 ; vadr[8]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.783      ;
; -0.862 ; vadr[6]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.783      ;
; -0.860 ; vadr[0]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.781      ;
; -0.856 ; vadr[10]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.777      ;
; -0.855 ; vadr[4]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.776      ;
; -0.855 ; vadr[2]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.776      ;
; -0.853 ; vadr[9]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.774      ;
; -0.853 ; vadr[7]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.774      ;
; -0.852 ; vadr[11]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.773      ;
; -0.851 ; vadr[3]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.772      ;
; -0.850 ; vadr[1]   ; vadr[2]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.771      ;
; -0.846 ; vadr[5]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.767      ;
; -0.837 ; vadr[9]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.758      ;
; -0.837 ; vadr[7]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.758      ;
; -0.836 ; vadr[11]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.757      ;
; -0.835 ; vadr[3]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.756      ;
; -0.834 ; vadr[1]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.755      ;
; -0.830 ; vadr[5]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.751      ;
; -0.764 ; vadr[10]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.685      ;
; -0.763 ; vadr[12]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.684      ;
; -0.763 ; vadr[4]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.684      ;
; -0.762 ; vadr[2]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.683      ;
; -0.759 ; vadr[8]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.680      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'vadr[14]'                                                                   ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.836 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.757      ;
; -0.835 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.756      ;
; -0.826 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.747      ;
; -0.810 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.731      ;
; -0.743 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.664      ;
; -0.731 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.652      ;
; -0.703 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.624      ;
; -0.702 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.623      ;
; -0.701 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.622      ;
; -0.519 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.364      ; 1.881      ;
; -0.436 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.364      ; 1.798      ;
; -0.424 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.364      ; 1.786      ;
; -0.381 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.364      ; 1.743      ;
; -0.292 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.364      ; 1.654      ;
; -0.262 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.096     ; 1.164      ;
; -0.229 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.150      ;
; -0.218 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.139      ;
; -0.216 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.137      ;
; -0.197 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.118      ;
; -0.195 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.116      ;
; 0.149  ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 0.772      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_llc2'                                                               ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.521 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.500        ; 2.772      ; 4.013      ;
; -0.409 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.077     ; 1.330      ;
; 0.149  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.077     ; 0.772      ;
; 0.196  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 1.000        ; 2.772      ; 3.796      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'href'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.203 ; href2     ; href2   ; href         ; href        ; 1.000        ; -0.043     ; 0.772      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'odd'                                                                ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.203 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 1.000        ; -0.043     ; 0.772      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_div[1]'                                                            ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.763 ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; 0.000        ; 4.176      ; 3.629      ;
; -0.763 ; odd       ; vdata[4]  ; odd          ; clk_div[1]  ; 0.000        ; 4.176      ; 3.629      ;
; -0.763 ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; 0.000        ; 4.176      ; 3.629      ;
; -0.763 ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; 0.000        ; 4.176      ; 3.629      ;
; -0.678 ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; 0.000        ; 4.201      ; 3.961      ;
; -0.380 ; href      ; vdata[0]  ; href         ; clk_div[1]  ; 0.000        ; 4.176      ; 4.012      ;
; -0.380 ; href      ; vdata[4]  ; href         ; clk_div[1]  ; 0.000        ; 4.176      ; 4.012      ;
; -0.380 ; href      ; vdata[10] ; href         ; clk_div[1]  ; 0.000        ; 4.176      ; 4.012      ;
; -0.380 ; href      ; vdata[11] ; href         ; clk_div[1]  ; 0.000        ; 4.176      ; 4.012      ;
; -0.362 ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; 0.000        ; 4.201      ; 4.055      ;
; -0.362 ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; 0.000        ; 4.201      ; 4.055      ;
; -0.362 ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; 0.000        ; 4.201      ; 4.055      ;
; -0.362 ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; 0.000        ; 4.201      ; 4.055      ;
; -0.362 ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; 0.000        ; 4.201      ; 4.055      ;
; -0.362 ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; 0.000        ; 4.201      ; 4.055      ;
; -0.362 ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; 0.000        ; 4.201      ; 4.055      ;
; -0.362 ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; 0.000        ; 4.201      ; 4.055      ;
; -0.362 ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; 0.000        ; 4.201      ; 4.055      ;
; -0.362 ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; 0.000        ; 4.201      ; 4.055      ;
; -0.362 ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; 0.000        ; 4.201      ; 4.055      ;
; -0.362 ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; 0.000        ; 4.201      ; 4.055      ;
; -0.362 ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; 0.000        ; 4.201      ; 4.055      ;
; -0.362 ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; 0.000        ; 4.201      ; 4.055      ;
; -0.362 ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; 0.000        ; 4.201      ; 4.055      ;
; -0.357 ; href      ; vadr[0]   ; href         ; clk_div[1]  ; 0.000        ; 4.201      ; 4.060      ;
; -0.357 ; href      ; vadr[1]   ; href         ; clk_div[1]  ; 0.000        ; 4.201      ; 4.060      ;
; -0.357 ; href      ; vadr[2]   ; href         ; clk_div[1]  ; 0.000        ; 4.201      ; 4.060      ;
; -0.357 ; href      ; vadr[3]   ; href         ; clk_div[1]  ; 0.000        ; 4.201      ; 4.060      ;
; -0.357 ; href      ; vadr[4]   ; href         ; clk_div[1]  ; 0.000        ; 4.201      ; 4.060      ;
; -0.357 ; href      ; vadr[5]   ; href         ; clk_div[1]  ; 0.000        ; 4.201      ; 4.060      ;
; -0.357 ; href      ; vadr[6]   ; href         ; clk_div[1]  ; 0.000        ; 4.201      ; 4.060      ;
; -0.357 ; href      ; vadr[7]   ; href         ; clk_div[1]  ; 0.000        ; 4.201      ; 4.060      ;
; -0.357 ; href      ; vadr[8]   ; href         ; clk_div[1]  ; 0.000        ; 4.201      ; 4.060      ;
; -0.357 ; href      ; vadr[9]   ; href         ; clk_div[1]  ; 0.000        ; 4.201      ; 4.060      ;
; -0.357 ; href      ; vadr[10]  ; href         ; clk_div[1]  ; 0.000        ; 4.201      ; 4.060      ;
; -0.357 ; href      ; vadr[11]  ; href         ; clk_div[1]  ; 0.000        ; 4.201      ; 4.060      ;
; -0.357 ; href      ; vadr[12]  ; href         ; clk_div[1]  ; 0.000        ; 4.201      ; 4.060      ;
; -0.357 ; href      ; vadr[13]  ; href         ; clk_div[1]  ; 0.000        ; 4.201      ; 4.060      ;
; -0.357 ; href      ; vadr[14]  ; href         ; clk_div[1]  ; 0.000        ; 4.201      ; 4.060      ;
; -0.165 ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; -0.500       ; 4.176      ; 3.727      ;
; -0.165 ; odd       ; vdata[4]  ; odd          ; clk_div[1]  ; -0.500       ; 4.176      ; 3.727      ;
; -0.165 ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; -0.500       ; 4.176      ; 3.727      ;
; -0.165 ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; -0.500       ; 4.176      ; 3.727      ;
; -0.111 ; G_int[17] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.436      ; 1.541      ;
; -0.105 ; B_int[17] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.436      ; 1.547      ;
; -0.094 ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; -0.500       ; 4.201      ; 4.045      ;
; -0.086 ; B_int[16] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.436      ; 1.566      ;
; -0.074 ; R_int[17] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.436      ; 1.578      ;
; -0.033 ; B_int[18] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.436      ; 1.619      ;
; -0.032 ; B_int[18] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.436      ; 1.620      ;
; -0.029 ; B_int[18] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.436      ; 1.623      ;
; -0.029 ; B_int[18] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.436      ; 1.623      ;
; 0.174  ; href      ; vdata[0]  ; href         ; clk_div[1]  ; -0.500       ; 4.176      ; 4.066      ;
; 0.174  ; href      ; vdata[4]  ; href         ; clk_div[1]  ; -0.500       ; 4.176      ; 4.066      ;
; 0.174  ; href      ; vdata[10] ; href         ; clk_div[1]  ; -0.500       ; 4.176      ; 4.066      ;
; 0.174  ; href      ; vdata[11] ; href         ; clk_div[1]  ; -0.500       ; 4.176      ; 4.066      ;
; 0.270  ; href      ; vadr[0]   ; href         ; clk_div[1]  ; -0.500       ; 4.201      ; 4.187      ;
; 0.270  ; href      ; vadr[1]   ; href         ; clk_div[1]  ; -0.500       ; 4.201      ; 4.187      ;
; 0.270  ; href      ; vadr[2]   ; href         ; clk_div[1]  ; -0.500       ; 4.201      ; 4.187      ;
; 0.270  ; href      ; vadr[3]   ; href         ; clk_div[1]  ; -0.500       ; 4.201      ; 4.187      ;
; 0.270  ; href      ; vadr[4]   ; href         ; clk_div[1]  ; -0.500       ; 4.201      ; 4.187      ;
; 0.270  ; href      ; vadr[5]   ; href         ; clk_div[1]  ; -0.500       ; 4.201      ; 4.187      ;
; 0.270  ; href      ; vadr[6]   ; href         ; clk_div[1]  ; -0.500       ; 4.201      ; 4.187      ;
; 0.270  ; href      ; vadr[7]   ; href         ; clk_div[1]  ; -0.500       ; 4.201      ; 4.187      ;
; 0.270  ; href      ; vadr[8]   ; href         ; clk_div[1]  ; -0.500       ; 4.201      ; 4.187      ;
; 0.270  ; href      ; vadr[9]   ; href         ; clk_div[1]  ; -0.500       ; 4.201      ; 4.187      ;
; 0.270  ; href      ; vadr[10]  ; href         ; clk_div[1]  ; -0.500       ; 4.201      ; 4.187      ;
; 0.270  ; href      ; vadr[11]  ; href         ; clk_div[1]  ; -0.500       ; 4.201      ; 4.187      ;
; 0.270  ; href      ; vadr[12]  ; href         ; clk_div[1]  ; -0.500       ; 4.201      ; 4.187      ;
; 0.270  ; href      ; vadr[13]  ; href         ; clk_div[1]  ; -0.500       ; 4.201      ; 4.187      ;
; 0.270  ; href      ; vadr[14]  ; href         ; clk_div[1]  ; -0.500       ; 4.201      ; 4.187      ;
; 0.305  ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; -0.500       ; 4.201      ; 4.222      ;
; 0.305  ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; -0.500       ; 4.201      ; 4.222      ;
; 0.305  ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; -0.500       ; 4.201      ; 4.222      ;
; 0.305  ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; -0.500       ; 4.201      ; 4.222      ;
; 0.305  ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; -0.500       ; 4.201      ; 4.222      ;
; 0.305  ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; -0.500       ; 4.201      ; 4.222      ;
; 0.305  ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; -0.500       ; 4.201      ; 4.222      ;
; 0.305  ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; -0.500       ; 4.201      ; 4.222      ;
; 0.305  ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; -0.500       ; 4.201      ; 4.222      ;
; 0.305  ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; -0.500       ; 4.201      ; 4.222      ;
; 0.305  ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; -0.500       ; 4.201      ; 4.222      ;
; 0.305  ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; -0.500       ; 4.201      ; 4.222      ;
; 0.305  ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; -0.500       ; 4.201      ; 4.222      ;
; 0.305  ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; -0.500       ; 4.201      ; 4.222      ;
; 0.305  ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; -0.500       ; 4.201      ; 4.222      ;
; 0.665  ; vadr[5]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.928      ;
; 0.666  ; vadr[1]   ; vadr[1]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.929      ;
; 0.666  ; vadr[2]   ; vadr[2]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.929      ;
; 0.667  ; vadr[3]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[4]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[7]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[9]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[10]  ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[11]  ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[12]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.670  ; vadr[6]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.933      ;
; 0.670  ; vadr[8]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.933      ;
; 0.688  ; vadr[13]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.951      ;
; 0.692  ; vadr[0]   ; vadr[0]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.955      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_llc'                                                                   ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.104 ; clk_div[1]  ; vpo_wrxd1   ; clk_div[1]   ; clk_llc     ; 0.000        ; 2.857      ; 3.201      ;
; 0.394  ; B_temp[18]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.094      ; 0.674      ;
; 0.426  ; R_temp[17]  ; R_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 0.689      ;
; 0.443  ; clk_div[1]  ; vpo_wrxd1   ; clk_div[1]   ; clk_llc     ; -0.500       ; 2.857      ; 3.248      ;
; 0.551  ; G_temp[17]  ; G_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 0.814      ;
; 0.607  ; vpo_wrxd2   ; vpo_wrxd3   ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 0.871      ;
; 0.638  ; vpo_wrxd1   ; vpo_wrxd2   ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 0.902      ;
; 0.843  ; B_temp[16]  ; B_int[16]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 1.110      ;
; 1.000  ; B_temp[17]  ; B_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.080      ; 1.266      ;
; 1.046  ; odd         ; CodeCnt[0]  ; odd          ; clk_llc     ; 0.000        ; 3.287      ; 4.549      ;
; 1.122  ; B_temp[18]  ; B_int[18]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.312     ; 0.996      ;
; 1.128  ; CodeCnt[0]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.060      ; 1.374      ;
; 1.191  ; Y_Data2[7]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 1.454      ;
; 1.194  ; odd         ; CodeCnt[1]  ; odd          ; clk_llc     ; 0.000        ; 3.287      ; 4.697      ;
; 1.278  ; Y_Data2[7]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.487      ; 1.951      ;
; 1.351  ; CodeCnt[1]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.060      ; 1.597      ;
; 1.361  ; Y_Data2[7]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 1.628      ;
; 1.386  ; Y_Data2[6]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 1.649      ;
; 1.403  ; Y_Data2[5]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 1.666      ;
; 1.429  ; href        ; CodeCnt[0]  ; href         ; clk_llc     ; 0.000        ; 3.287      ; 4.932      ;
; 1.436  ; Y_Data2[7]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 1.700      ;
; 1.473  ; Y_Data2[6]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.487      ; 2.146      ;
; 1.474  ; CodeCnt[0]  ; CodeCnt[0]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.094      ; 1.754      ;
; 1.490  ; Y_Data2[5]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.487      ; 2.163      ;
; 1.497  ; Y_Data2[6]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 1.764      ;
; 1.516  ; Y_Data2[5]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 1.783      ;
; 1.572  ; Y_Data2[6]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 1.836      ;
; 1.577  ; href        ; CodeCnt[1]  ; href         ; clk_llc     ; 0.000        ; 3.287      ; 5.080      ;
; 1.591  ; Y_Data2[5]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 1.855      ;
; 1.613  ; odd         ; vpo_wrxd1   ; odd          ; clk_llc     ; 0.000        ; 2.857      ; 4.686      ;
; 1.638  ; odd         ; CodeCnt[0]  ; odd          ; clk_llc     ; -0.500       ; 3.287      ; 4.641      ;
; 1.648  ; CodeCnt[0]  ; CodeCnt[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.094      ; 1.928      ;
; 1.689  ; CodeCnt[1]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.346     ; 1.529      ;
; 1.700  ; Y_Data1[7]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 1.965      ;
; 1.714  ; Y_Data2[7]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 1.981      ;
; 1.728  ; CodeCnt[1]  ; B_int[18]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.346     ; 1.568      ;
; 1.728  ; CodeCnt[1]  ; B_int[16]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.346     ; 1.568      ;
; 1.728  ; CodeCnt[1]  ; B_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.346     ; 1.568      ;
; 1.728  ; CodeCnt[1]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.346     ; 1.568      ;
; 1.728  ; CodeCnt[1]  ; G_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.346     ; 1.568      ;
; 1.728  ; CodeCnt[1]  ; R_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.346     ; 1.568      ;
; 1.734  ; CodeCnt[1]  ; CodeCnt[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.094      ; 2.014      ;
; 1.776  ; odd         ; CodeCnt[1]  ; odd          ; clk_llc     ; -0.500       ; 3.287      ; 4.779      ;
; 1.800  ; Y_Data1[7]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.062      ;
; 1.850  ; Y_Data2[6]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 2.117      ;
; 1.869  ; Y_Data2[5]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 2.136      ;
; 1.881  ; CodeCnt[0]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.346     ; 1.721      ;
; 1.933  ; CodeCnt[1]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.350     ; 1.769      ;
; 1.933  ; CodeCnt[0]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.350     ; 1.769      ;
; 1.977  ; href        ; CodeCnt[0]  ; href         ; clk_llc     ; -0.500       ; 3.287      ; 4.980      ;
; 1.996  ; href        ; vpo_wrxd1   ; href         ; clk_llc     ; 0.000        ; 2.857      ; 5.069      ;
; 2.011  ; CodeCnt[1]  ; Cb_Data1[4] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.850      ;
; 2.011  ; CodeCnt[1]  ; Cb_Data1[2] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.850      ;
; 2.011  ; CodeCnt[1]  ; Cb_Data1[3] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.850      ;
; 2.011  ; CodeCnt[1]  ; Cb_Data1[5] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.850      ;
; 2.011  ; CodeCnt[1]  ; Cb_Data1[6] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.850      ;
; 2.011  ; CodeCnt[1]  ; Cb_Data1[7] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.850      ;
; 2.011  ; CodeCnt[1]  ; Cb_Data1[0] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.850      ;
; 2.011  ; CodeCnt[1]  ; Cb_Data1[1] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.850      ;
; 2.033  ; Y_Data1[6]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.080      ; 2.299      ;
; 2.040  ; Y_Data1[7]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 2.305      ;
; 2.047  ; Y_Data1[6]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 2.310      ;
; 2.050  ; CodeCnt[0]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.346     ; 1.890      ;
; 2.058  ; Y_Data2[4]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 2.321      ;
; 2.066  ; Cr_Data1[7] ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 2.331      ;
; 2.073  ; Cb_Data1[7] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.075      ; 2.334      ;
; 2.081  ; Y_Data2[3]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 2.344      ;
; 2.081  ; CodeCnt[0]  ; Cb_Data1[4] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.920      ;
; 2.081  ; CodeCnt[0]  ; Cb_Data1[2] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.920      ;
; 2.081  ; CodeCnt[0]  ; Cb_Data1[3] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.920      ;
; 2.081  ; CodeCnt[0]  ; Cb_Data1[5] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.920      ;
; 2.081  ; CodeCnt[0]  ; Cb_Data1[6] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.920      ;
; 2.081  ; CodeCnt[0]  ; Cb_Data1[7] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.920      ;
; 2.081  ; CodeCnt[0]  ; Cb_Data1[0] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.920      ;
; 2.081  ; CodeCnt[0]  ; Cb_Data1[1] ; clk_llc      ; clk_llc     ; 0.000        ; -0.347     ; 1.920      ;
; 2.086  ; Y_Data1[7]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.485      ; 2.757      ;
; 2.088  ; Y_Data1[7]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.075      ; 2.349      ;
; 2.107  ; Cb_Data1[7] ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.074      ; 2.367      ;
; 2.115  ; href        ; CodeCnt[1]  ; href         ; clk_llc     ; -0.500       ; 3.287      ; 5.118      ;
; 2.144  ; Y_Data1[4]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.406      ;
; 2.144  ; Cr_Data1[6] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.406      ;
; 2.152  ; Y_Data2[2]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 2.416      ;
; 2.157  ; Y_Data2[4]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.487      ; 2.830      ;
; 2.159  ; Cr_Data1[5] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.421      ;
; 2.168  ; Y_Data2[3]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.487      ; 2.841      ;
; 2.171  ; Cr_Data1[6] ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.075      ; 2.432      ;
; 2.186  ; Y_Data2[2]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 2.449      ;
; 2.186  ; Y_Data1[6]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.080      ; 2.452      ;
; 2.193  ; Cr_Data1[5] ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.075      ; 2.454      ;
; 2.224  ; Y_Data2[4]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 2.491      ;
; 2.229  ; Y_Data2[3]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 2.496      ;
; 2.246  ; odd         ; vpo_wrxd1   ; odd          ; clk_llc     ; -0.500       ; 2.857      ; 4.819      ;
; 2.248  ; Y_Data1[6]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.486      ; 2.920      ;
; 2.250  ; Cr_Data1[7] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.512      ;
; 2.274  ; Y_Data1[5]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 2.539      ;
; 2.278  ; Cr_Data1[7] ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.075      ; 2.539      ;
; 2.283  ; Y_Data2[3]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 2.547      ;
; 2.284  ; CodeCnt[0]  ; Cr_Data1[6] ; clk_llc      ; clk_llc     ; 0.000        ; -0.348     ; 2.122      ;
; 2.284  ; CodeCnt[0]  ; Cr_Data1[7] ; clk_llc      ; clk_llc     ; 0.000        ; -0.348     ; 2.122      ;
; 2.284  ; CodeCnt[0]  ; Cr_Data1[2] ; clk_llc      ; clk_llc     ; 0.000        ; -0.348     ; 2.122      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_lsdr'                                                                                                                                                                ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.028 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.259      ; 3.772      ;
; 0.061 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 3.810      ;
; 0.074 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.261      ; 3.820      ;
; 0.081 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.280      ; 3.846      ;
; 0.115 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.248      ; 3.848      ;
; 0.117 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 3.844      ;
; 0.117 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 3.844      ;
; 0.117 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 3.844      ;
; 0.123 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.244      ; 3.852      ;
; 0.127 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a22~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.276      ; 3.888      ;
; 0.129 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.234      ; 3.848      ;
; 0.131 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.228      ; 3.844      ;
; 0.131 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.228      ; 3.844      ;
; 0.131 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.228      ; 3.844      ;
; 0.133 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.281      ; 3.899      ;
; 0.135 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.277      ; 3.897      ;
; 0.137 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.271      ; 3.893      ;
; 0.137 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.271      ; 3.893      ;
; 0.137 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.271      ; 3.893      ;
; 0.152 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a119~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.269      ; 3.906      ;
; 0.154 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.274      ; 3.913      ;
; 0.156 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.280      ; 3.921      ;
; 0.157 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.248      ; 3.890      ;
; 0.158 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a49~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.272      ; 3.915      ;
; 0.158 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a20~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.253      ; 3.896      ;
; 0.159 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 3.886      ;
; 0.159 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 3.886      ;
; 0.159 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 3.886      ;
; 0.159 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a28~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.275      ; 3.919      ;
; 0.162 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 3.911      ;
; 0.163 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.274      ; 3.922      ;
; 0.164 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.894      ; 3.506      ;
; 0.169 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 3.896      ;
; 0.171 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.236      ; 3.892      ;
; 0.171 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.236      ; 3.892      ;
; 0.171 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.236      ; 3.892      ;
; 0.172 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 3.899      ;
; 0.174 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.236      ; 3.895      ;
; 0.174 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.236      ; 3.895      ;
; 0.174 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.236      ; 3.895      ;
; 0.174 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.274      ; 3.933      ;
; 0.174 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.280      ; 3.939      ;
; 0.178 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a58~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.281      ; 3.944      ;
; 0.186 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.281      ; 3.952      ;
; 0.187 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.269      ; 3.941      ;
; 0.189 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.263      ; 3.937      ;
; 0.189 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.263      ; 3.937      ;
; 0.189 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.263      ; 3.937      ;
; 0.191 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a66~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.238      ; 3.914      ;
; 0.193 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a82~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.252      ; 3.930      ;
; 0.196 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.281      ; 3.962      ;
; 0.198 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.270      ; 3.953      ;
; 0.200 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 3.949      ;
; 0.200 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 3.949      ;
; 0.200 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 3.949      ;
; 0.201 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.276      ; 3.962      ;
; 0.202 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a25~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.265      ; 3.952      ;
; 0.205 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a88~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 3.954      ;
; 0.207 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a88~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.258      ; 3.950      ;
; 0.207 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a88~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.258      ; 3.950      ;
; 0.207 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a88~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.258      ; 3.950      ;
; 0.207 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.265      ; 3.957      ;
; 0.208 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a29~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 3.957      ;
; 0.212 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.228      ; 3.925      ;
; 0.216 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a17~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.245      ; 3.946      ;
; 0.216 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.225      ; 3.926      ;
; 0.218 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.219      ; 3.922      ;
; 0.218 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.219      ; 3.922      ;
; 0.218 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.219      ; 3.922      ;
; 0.219 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.281      ; 3.985      ;
; 0.222 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.282      ; 3.989      ;
; 0.234 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 3.983      ;
; 0.241 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a93~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.246      ; 3.972      ;
; 0.242 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a93~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.240      ; 3.967      ;
; 0.243 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a93~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.240      ; 3.968      ;
; 0.243 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a93~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.240      ; 3.968      ;
; 0.247 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a72~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.257      ; 3.989      ;
; 0.248 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.280      ; 4.013      ;
; 0.250 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a86~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.276      ; 4.011      ;
; 0.250 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.274      ; 4.009      ;
; 0.250 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.274      ; 4.009      ;
; 0.252 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a59~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.232      ; 3.969      ;
; 0.253 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a59~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.226      ; 3.964      ;
; 0.253 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a59~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.226      ; 3.964      ;
; 0.253 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a59~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.226      ; 3.964      ;
; 0.257 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.252      ; 3.994      ;
; 0.257 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.270      ; 4.012      ;
; 0.259 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.246      ; 3.990      ;
; 0.259 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.246      ; 3.990      ;
; 0.259 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.246      ; 3.990      ;
; 0.259 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 4.008      ;
; 0.259 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 4.008      ;
; 0.262 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a82~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.258      ; 4.005      ;
; 0.264 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a82~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.252      ; 4.001      ;
; 0.264 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a82~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.252      ; 4.001      ;
; 0.266 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.253      ; 4.004      ;
; 0.266 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a125~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.245      ; 3.996      ;
; 0.270 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a40~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.281      ; 4.036      ;
; 0.271 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.248      ; 4.004      ;
; 0.272 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a85~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.275      ; 4.032      ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_llc2'                                                               ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.318 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.000        ; 2.880      ; 3.646      ;
; 0.415 ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.077      ; 0.678      ;
; 0.955 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.077      ; 1.218      ;
; 0.991 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; -0.500       ; 2.880      ; 3.819      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'vadr[14]'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.415 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.678      ;
; 0.501 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.224      ;
; 0.521 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.244      ;
; 0.630 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.353      ;
; 0.642 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.905      ;
; 0.643 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.906      ;
; 0.646 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.909      ;
; 0.649 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.372      ;
; 0.650 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.373      ;
; 0.653 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.096      ; 0.935      ;
; 0.660 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.923      ;
; 0.664 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.927      ;
; 0.962 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.225      ;
; 0.977 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.240      ;
; 0.977 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.240      ;
; 0.978 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.241      ;
; 0.981 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.244      ;
; 0.982 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.245      ;
; 1.086 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.349      ;
; 1.105 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.368      ;
; 1.106 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.369      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'href'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.449 ; href2     ; href2   ; href         ; href        ; 0.000        ; 0.043      ; 0.678      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'odd'                                                                 ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.449 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 0.000        ; 0.043      ; 0.678      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_lsdr'                                                                                                                                      ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_lsdr ; Rise       ; clk_lsdr                                                                                                      ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0                      ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_re_reg         ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1                      ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10                     ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_re_reg        ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11                     ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_address_reg0 ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc'                                                           ;
+--------+--------------+----------------+-----------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_llc ; Rise       ; clk_llc                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_int[16]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_int[17]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_int[18]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_temp[16]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_temp[17]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_temp[18]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; CodeCnt[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; CodeCnt[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; G_int[17]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; G_temp[17]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; R_int[17]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; R_temp[17]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd1                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd2                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd3                     ;
; 0.187  ; 0.375        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[0]                    ;
; 0.187  ; 0.375        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[1]                    ;
; 0.188  ; 0.376        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd1                     ;
; 0.188  ; 0.376        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd2                     ;
; 0.188  ; 0.376        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd3                     ;
; 0.190  ; 0.378        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[16]                     ;
; 0.190  ; 0.378        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[17]                     ;
; 0.190  ; 0.378        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[18]                     ;
; 0.190  ; 0.378        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[17]                     ;
; 0.190  ; 0.378        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_temp[17]                    ;
; 0.190  ; 0.378        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[17]                     ;
; 0.190  ; 0.378        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_temp[17]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[16]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[17]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[0]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[1]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[2]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[3]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[4]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[5]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[6]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[7]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[0]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[1]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[2]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[3]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[4]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[5]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[6]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[7]                   ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[0]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[1]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[2]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[3]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[4]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[5]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[6]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[7]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[0]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[1]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[2]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[3]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[4]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[5]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[6]                    ;
; 0.191  ; 0.379        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[7]                    ;
; 0.199  ; 0.387        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[18]                    ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; clk_llc~input|o               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; clk_llc~inputclkctrl|inclk[0] ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; clk_llc~inputclkctrl|outclk   ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[0]|clk                ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[1]|clk                ;
+--------+--------------+----------------+-----------------+---------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc2'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_llc2 ; Rise       ; clk_llc2                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.187  ; 0.375        ; 0.188          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.187  ; 0.375        ; 0.188          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.404  ; 0.624        ; 0.220          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.404  ; 0.624        ; 0.220          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'href'                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; href  ; Rise       ; href         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; href  ; Rise       ; href2        ;
; 0.195  ; 0.383        ; 0.188          ; Low Pulse Width  ; href  ; Rise       ; href2        ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|o ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href2|clk    ;
; 0.397  ; 0.617        ; 0.220          ; High Pulse Width ; href  ; Rise       ; href2        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|i ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href2|clk    ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|o ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'odd'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; odd   ; Rise       ; odd          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; odd   ; Rise       ; vadr[15]     ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]     ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; odd   ; Rise       ; vadr[15]     ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|o  ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|i  ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; vadr[15]|clk ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|o  ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_div[1]'                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[10]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[11]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[4]                    ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.231  ; 0.419        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.231  ; 0.419        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.231  ; 0.419        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.231  ; 0.419        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[4]                    ;
; 0.354  ; 0.574        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.354  ; 0.574        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.354  ; 0.574        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.354  ; 0.574        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[4]                    ;
; 0.358  ; 0.578        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.358  ; 0.578        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.358  ; 0.578        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.358  ; 0.578        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.358  ; 0.578        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.358  ; 0.578        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.358  ; 0.578        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.358  ; 0.578        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.358  ; 0.578        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.358  ; 0.578        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.358  ; 0.578        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.358  ; 0.578        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.358  ; 0.578        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.358  ; 0.578        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.358  ; 0.578        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[4]|clk                ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'vadr[14]'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.362  ; 0.582        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.362  ; 0.582        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.362  ; 0.582        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.362  ; 0.582        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.362  ; 0.582        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.367  ; 0.587        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; href           ; clk_div[1] ; 0.037 ; 0.165 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.166 ; 0.333 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 0.517 ; 0.526 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; 2.488 ; 2.573 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; 2.089 ; 2.219 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; 3.651 ; 4.296 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; 2.801 ; 3.264 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; 2.686 ; 3.155 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; 2.779 ; 3.260 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; 2.354 ; 2.809 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; 2.182 ; 2.669 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; 2.632 ; 3.127 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; 2.801 ; 3.264 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; 2.096 ; 2.564 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; 2.698 ; 3.152 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; 2.994 ; 3.036 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; 8.611 ; 9.233 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; 5.709 ; 6.424 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; 5.574 ; 6.270 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; 5.691 ; 6.373 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; 5.574 ; 6.238 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; 5.260 ; 5.883 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; 5.355 ; 6.023 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; 5.552 ; 6.218 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; 5.615 ; 6.238 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; 5.783 ; 6.442 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; 5.541 ; 6.174 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; 5.231 ; 5.835 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; 5.224 ; 5.837 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; 5.137 ; 5.780 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; 6.835 ; 7.472 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; 8.611 ; 9.233 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; 7.005 ; 7.606 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; 4.453 ; 5.091 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; 3.612 ; 4.211 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; 4.128 ; 4.725 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 1.683 ; 1.751 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; 1.791 ; 1.909 ; Rise       ; clk_lsdr        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; href           ; clk_div[1] ; 0.350  ; 0.296  ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.733  ; 0.635  ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 0.251  ; 0.053  ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; -1.459 ; -1.507 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; -1.076 ; -1.168 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; -3.232 ; -3.857 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; -1.459 ; -1.894 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; -1.945 ; -2.430 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; -1.587 ; -2.051 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; -1.702 ; -2.144 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; -1.540 ; -1.985 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; -2.014 ; -2.441 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; -1.734 ; -2.211 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; -1.459 ; -1.894 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; -1.637 ; -2.094 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; -1.944 ; -1.952 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; -2.661 ; -3.239 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; -3.244 ; -3.814 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; -3.182 ; -3.761 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; -3.466 ; -4.033 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; -3.086 ; -3.645 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; -2.857 ; -3.377 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; -2.661 ; -3.239 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; -3.399 ; -3.962 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; -3.114 ; -3.663 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; -3.334 ; -3.875 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; -3.557 ; -4.123 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; -2.751 ; -3.257 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; -3.113 ; -3.635 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; -2.725 ; -3.272 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; -3.350 ; -3.907 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; -5.398 ; -5.961 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; -3.599 ; -4.181 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; -2.838 ; -3.443 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; -2.380 ; -2.944 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; -1.892 ; -2.412 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; -1.250 ; -1.325 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; -1.331 ; -1.437 ; Rise       ; clk_lsdr        ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 15.156 ; 15.201 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 14.917 ; 14.960 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 13.809 ; 13.826 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 14.286 ; 14.500 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 14.446 ; 14.473 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 14.543 ; 14.495 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 12.464 ; 12.520 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 13.756 ; 13.729 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 12.798 ; 12.895 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 13.393 ; 13.525 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 13.910 ; 13.833 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 12.741 ; 12.819 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 15.156 ; 15.201 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 14.032 ; 14.141 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 13.482 ; 13.522 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 14.759 ; 14.762 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 13.907 ; 13.881 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 9.628  ; 9.529  ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 10.576 ; 10.646 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 12.867 ; 12.904 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 10.251 ; 10.219 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 12.110 ; 12.052 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 8.361  ; 8.339  ; Rise       ; vadr[14]        ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 9.524  ; 9.554  ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 11.041 ; 11.009 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 10.037 ; 10.026 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 11.277 ; 11.417 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 10.372 ; 10.426 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 11.135 ; 11.091 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 9.540  ; 9.579  ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 10.020 ; 9.962  ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 10.020 ; 10.056 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 9.851  ; 9.891  ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 11.332 ; 11.273 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 10.078 ; 10.133 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 11.403 ; 11.373 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 11.059 ; 11.143 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 9.654  ; 9.634  ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 10.586 ; 10.539 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 9.524  ; 9.554  ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 8.510  ; 8.487  ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 10.176 ; 10.214 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 9.042  ; 9.050  ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 9.886  ; 9.850  ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 11.635 ; 11.603 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 8.049  ; 8.026  ; Rise       ; vadr[14]        ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+----------------+--------+-------+-------+--------+
; Input Port ; Output Port    ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------+--------+-------+-------+--------+
; eamem_csx  ; eamem_data[0]  ; 7.271  ; 7.202 ; 7.726 ; 7.657  ;
; eamem_csx  ; eamem_data[1]  ; 7.271  ; 7.202 ; 7.726 ; 7.657  ;
; eamem_csx  ; eamem_data[2]  ; 7.045  ; 6.997 ; 7.514 ; 7.466  ;
; eamem_csx  ; eamem_data[3]  ; 7.490  ; 7.442 ; 7.991 ; 7.943  ;
; eamem_csx  ; eamem_data[4]  ; 7.801  ; 7.753 ; 8.315 ; 8.267  ;
; eamem_csx  ; eamem_data[5]  ; 7.490  ; 7.442 ; 7.991 ; 7.943  ;
; eamem_csx  ; eamem_data[6]  ; 7.871  ; 7.823 ; 8.371 ; 8.323  ;
; eamem_csx  ; eamem_data[7]  ; 7.801  ; 7.753 ; 8.315 ; 8.267  ;
; eamem_csx  ; eamem_data[8]  ; 7.490  ; 7.442 ; 7.991 ; 7.943  ;
; eamem_csx  ; eamem_data[9]  ; 7.871  ; 7.823 ; 8.371 ; 8.323  ;
; eamem_csx  ; eamem_data[10] ; 7.871  ; 7.823 ; 8.371 ; 8.323  ;
; eamem_csx  ; eamem_data[11] ; 8.177  ; 8.129 ; 8.670 ; 8.622  ;
; eamem_csx  ; eamem_data[12] ; 7.834  ; 7.786 ; 8.329 ; 8.281  ;
; eamem_csx  ; eamem_data[13] ; 8.180  ; 8.132 ; 8.691 ; 8.643  ;
; eamem_csx  ; eamem_data[14] ; 8.180  ; 8.132 ; 8.691 ; 8.643  ;
; eamem_csx  ; eamem_data[15] ; 7.472  ; 7.424 ; 7.972 ; 7.924  ;
; eamem_csx  ; eamem_waitx    ; 13.029 ;       ;       ; 13.648 ;
+------------+----------------+--------+-------+-------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+----------------+--------+-------+-------+--------+
; Input Port ; Output Port    ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------+--------+-------+-------+--------+
; eamem_csx  ; eamem_data[0]  ; 7.027  ; 6.958 ; 7.474 ; 7.405  ;
; eamem_csx  ; eamem_data[1]  ; 7.027  ; 6.958 ; 7.474 ; 7.405  ;
; eamem_csx  ; eamem_data[2]  ; 6.818  ; 6.770 ; 7.277 ; 7.229  ;
; eamem_csx  ; eamem_data[3]  ; 7.245  ; 7.197 ; 7.735 ; 7.687  ;
; eamem_csx  ; eamem_data[4]  ; 7.544  ; 7.496 ; 8.046 ; 7.998  ;
; eamem_csx  ; eamem_data[5]  ; 7.245  ; 7.197 ; 7.735 ; 7.687  ;
; eamem_csx  ; eamem_data[6]  ; 7.611  ; 7.563 ; 8.100 ; 8.052  ;
; eamem_csx  ; eamem_data[7]  ; 7.544  ; 7.496 ; 8.046 ; 7.998  ;
; eamem_csx  ; eamem_data[8]  ; 7.245  ; 7.197 ; 7.735 ; 7.687  ;
; eamem_csx  ; eamem_data[9]  ; 7.611  ; 7.563 ; 8.100 ; 8.052  ;
; eamem_csx  ; eamem_data[10] ; 7.611  ; 7.563 ; 8.100 ; 8.052  ;
; eamem_csx  ; eamem_data[11] ; 7.904  ; 7.856 ; 8.387 ; 8.339  ;
; eamem_csx  ; eamem_data[12] ; 7.575  ; 7.527 ; 8.060 ; 8.012  ;
; eamem_csx  ; eamem_data[13] ; 7.907  ; 7.859 ; 8.407 ; 8.359  ;
; eamem_csx  ; eamem_data[14] ; 7.907  ; 7.859 ; 8.407 ; 8.359  ;
; eamem_csx  ; eamem_data[15] ; 7.227  ; 7.179 ; 7.717 ; 7.669  ;
; eamem_csx  ; eamem_waitx    ; 12.514 ;       ;       ; 13.117 ;
+------------+----------------+--------+-------+-------+--------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                        ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 170.68 MHz  ; 170.68 MHz      ; clk_lsdr   ;                                                               ;
; 233.05 MHz  ; 233.05 MHz      ; clk_llc    ;                                                               ;
; 448.43 MHz  ; 437.64 MHz      ; clk_div[1] ; limit due to minimum period restriction (tmin)                ;
; 628.14 MHz  ; 437.64 MHz      ; vadr[14]   ; limit due to minimum period restriction (tmin)                ;
; 807.75 MHz  ; 250.0 MHz       ; clk_llc2   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1470.59 MHz ; 250.0 MHz       ; href       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1470.59 MHz ; 250.0 MHz       ; odd        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+------------+--------+----------------+
; Clock      ; Slack  ; End Point TNS  ;
+------------+--------+----------------+
; clk_lsdr   ; -4.859 ; -2309.785      ;
; clk_llc    ; -3.526 ; -83.515        ;
; clk_div[1] ; -1.280 ; -17.502        ;
; vadr[14]   ; -0.592 ; -1.966         ;
; clk_llc2   ; -0.348 ; -0.348         ;
; href       ; 0.320  ; 0.000          ;
; odd        ; 0.320  ; 0.000          ;
+------------+--------+----------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_div[1] ; -0.624 ; -7.744        ;
; clk_lsdr   ; 0.024  ; 0.000         ;
; clk_llc    ; 0.044  ; 0.000         ;
; vadr[14]   ; 0.353  ; 0.000         ;
; clk_llc2   ; 0.354  ; 0.000         ;
; href       ; 0.382  ; 0.000         ;
; odd        ; 0.382  ; 0.000         ;
+------------+--------+---------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+------------+--------+------------------------------+
; Clock      ; Slack  ; End Point TNS                ;
+------------+--------+------------------------------+
; clk_lsdr   ; -3.000 ; -1734.340                    ;
; clk_llc    ; -3.000 ; -63.395                      ;
; clk_llc2   ; -3.000 ; -5.570                       ;
; href       ; -3.000 ; -4.285                       ;
; odd        ; -3.000 ; -4.285                       ;
; clk_div[1] ; -1.285 ; -24.415                      ;
; vadr[14]   ; -1.285 ; -7.710                       ;
+------------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_lsdr'                                                                                                                                                                 ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.859 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.222      ; 6.109      ;
; -4.859 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.222      ; 6.109      ;
; -4.859 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.222      ; 6.109      ;
; -4.858 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.227      ; 6.113      ;
; -4.849 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.225      ; 6.102      ;
; -4.849 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.225      ; 6.102      ;
; -4.849 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.225      ; 6.102      ;
; -4.848 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.230      ; 6.106      ;
; -4.785 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.234      ; 6.047      ;
; -4.785 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.234      ; 6.047      ;
; -4.785 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.234      ; 6.047      ;
; -4.784 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.239      ; 6.051      ;
; -4.760 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.238      ; 6.026      ;
; -4.760 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.238      ; 6.026      ;
; -4.760 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.238      ; 6.026      ;
; -4.759 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.243      ; 6.030      ;
; -4.733 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.236      ; 5.997      ;
; -4.733 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.236      ; 5.997      ;
; -4.733 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.236      ; 5.997      ;
; -4.732 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.241      ; 6.001      ;
; -4.711 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.260      ; 5.999      ;
; -4.711 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.260      ; 5.999      ;
; -4.711 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.260      ; 5.999      ;
; -4.711 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.240      ; 5.979      ;
; -4.711 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.240      ; 5.979      ;
; -4.711 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.240      ; 5.979      ;
; -4.710 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.265      ; 6.003      ;
; -4.710 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.245      ; 5.983      ;
; -4.703 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.212      ; 5.943      ;
; -4.703 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.212      ; 5.943      ;
; -4.703 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.212      ; 5.943      ;
; -4.702 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.217      ; 5.947      ;
; -4.700 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.208      ; 5.936      ;
; -4.700 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.208      ; 5.936      ;
; -4.700 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.208      ; 5.936      ;
; -4.699 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.213      ; 5.940      ;
; -4.686 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.222      ; 5.936      ;
; -4.686 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.222      ; 5.936      ;
; -4.686 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.222      ; 5.936      ;
; -4.685 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.227      ; 5.940      ;
; -4.676 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.225      ; 5.929      ;
; -4.676 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.225      ; 5.929      ;
; -4.676 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.225      ; 5.929      ;
; -4.675 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.230      ; 5.933      ;
; -4.663 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.222      ; 5.913      ;
; -4.663 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.222      ; 5.913      ;
; -4.663 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.222      ; 5.913      ;
; -4.662 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.227      ; 5.917      ;
; -4.661 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.220      ; 5.909      ;
; -4.661 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.220      ; 5.909      ;
; -4.661 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.220      ; 5.909      ;
; -4.660 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.225      ; 5.913      ;
; -4.643 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.252      ; 5.923      ;
; -4.643 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.252      ; 5.923      ;
; -4.643 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.252      ; 5.923      ;
; -4.642 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.257      ; 5.927      ;
; -4.612 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.234      ; 5.874      ;
; -4.612 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.234      ; 5.874      ;
; -4.612 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.234      ; 5.874      ;
; -4.611 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.239      ; 5.878      ;
; -4.605 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.211      ; 5.844      ;
; -4.605 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.211      ; 5.844      ;
; -4.605 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.211      ; 5.844      ;
; -4.604 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.216      ; 5.848      ;
; -4.592 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.214      ; 5.834      ;
; -4.592 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.214      ; 5.834      ;
; -4.592 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.214      ; 5.834      ;
; -4.591 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.219      ; 5.838      ;
; -4.589 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.259      ; 5.876      ;
; -4.589 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.259      ; 5.876      ;
; -4.589 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.259      ; 5.876      ;
; -4.588 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.264      ; 5.880      ;
; -4.587 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.238      ; 5.853      ;
; -4.587 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.238      ; 5.853      ;
; -4.587 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.238      ; 5.853      ;
; -4.586 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.243      ; 5.857      ;
; -4.575 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.220      ; 5.823      ;
; -4.575 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.220      ; 5.823      ;
; -4.575 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.220      ; 5.823      ;
; -4.574 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.225      ; 5.827      ;
; -4.560 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.236      ; 5.824      ;
; -4.560 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.236      ; 5.824      ;
; -4.560 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.236      ; 5.824      ;
; -4.559 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.241      ; 5.828      ;
; -4.538 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.260      ; 5.826      ;
; -4.538 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.260      ; 5.826      ;
; -4.538 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.260      ; 5.826      ;
; -4.538 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.240      ; 5.806      ;
; -4.538 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.240      ; 5.806      ;
; -4.538 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.240      ; 5.806      ;
; -4.537 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.265      ; 5.830      ;
; -4.537 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.245      ; 5.810      ;
; -4.530 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.212      ; 5.770      ;
; -4.530 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.212      ; 5.770      ;
; -4.530 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.212      ; 5.770      ;
; -4.529 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.217      ; 5.774      ;
; -4.527 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.208      ; 5.763      ;
; -4.527 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.208      ; 5.763      ;
; -4.527 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.208      ; 5.763      ;
; -4.526 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.213      ; 5.767      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_llc'                                                                 ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -3.526 ; href2       ; vpo_wrxd1  ; href         ; clk_llc     ; 1.000        ; -0.172     ; 4.344      ;
; -3.291 ; Cb_Data1[3] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 4.226      ;
; -3.262 ; Cb_Data1[6] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.069     ; 4.193      ;
; -3.234 ; href2       ; CodeCnt[1] ; href         ; clk_llc     ; 1.000        ; 0.195      ; 4.419      ;
; -3.222 ; Y_Data1[3]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 4.158      ;
; -3.212 ; Cr_Data1[2] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 4.148      ;
; -3.208 ; Cb_Data1[3] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.069     ; 4.139      ;
; -3.197 ; Y_Data1[1]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 4.133      ;
; -3.186 ; Cr_Data1[0] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 4.122      ;
; -3.166 ; Cb_Data1[6] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 4.101      ;
; -3.161 ; Cb_Data1[4] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 4.096      ;
; -3.140 ; href2       ; CodeCnt[0] ; href         ; clk_llc     ; 1.000        ; 0.195      ; 4.325      ;
; -3.139 ; Y_Data1[3]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 4.071      ;
; -3.135 ; Cb_Data1[3] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 4.070      ;
; -3.129 ; Cr_Data1[2] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 4.061      ;
; -3.117 ; Cb_Data1[6] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.281      ; 4.398      ;
; -3.115 ; Cr_Data1[3] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 4.047      ;
; -3.115 ; Cb_Data1[1] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.069     ; 4.046      ;
; -3.114 ; Y_Data1[1]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 4.046      ;
; -3.110 ; Cb_Data1[3] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.281      ; 4.391      ;
; -3.103 ; Cb_Data1[2] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 4.038      ;
; -3.103 ; Cr_Data1[0] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 4.035      ;
; -3.087 ; Cb_Data1[7] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 4.022      ;
; -3.079 ; Cr_Data1[1] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 4.011      ;
; -3.078 ; Cb_Data1[4] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.069     ; 4.009      ;
; -3.066 ; Y_Data1[3]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 4.002      ;
; -3.056 ; Cr_Data1[2] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.992      ;
; -3.041 ; Y_Data1[3]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.282      ; 4.323      ;
; -3.041 ; Y_Data1[1]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.977      ;
; -3.040 ; Cb_Data1[6] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.972      ;
; -3.031 ; Cr_Data1[2] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.282      ; 4.313      ;
; -3.031 ; Cr_Data1[3] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.967      ;
; -3.030 ; Cr_Data1[0] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.966      ;
; -3.028 ; Cb_Data1[7] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.281      ; 4.309      ;
; -3.020 ; Cb_Data1[2] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.069     ; 3.951      ;
; -3.016 ; Y_Data1[1]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.282      ; 4.298      ;
; -3.010 ; Cb_Data1[6] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 3.945      ;
; -3.005 ; Cr_Data1[6] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.941      ;
; -3.005 ; Cr_Data1[0] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.282      ; 4.287      ;
; -3.005 ; Cb_Data1[4] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 3.940      ;
; -3.004 ; Cb_Data1[7] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.069     ; 3.935      ;
; -2.993 ; Cr_Data1[7] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.929      ;
; -2.980 ; Cb_Data1[4] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.281      ; 4.261      ;
; -2.973 ; Y_Data1[2]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.909      ;
; -2.970 ; Cr_Data1[3] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.282      ; 4.252      ;
; -2.970 ; Cb_Data1[1] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.281      ; 4.251      ;
; -2.957 ; Cr_Data1[1] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.893      ;
; -2.947 ; Cb_Data1[2] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 3.882      ;
; -2.945 ; Cb_Data1[2] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.281      ; 4.226      ;
; -2.942 ; Y_Data1[6]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.879      ;
; -2.934 ; Cr_Data1[1] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.282      ; 4.216      ;
; -2.931 ; Cb_Data1[7] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 3.866      ;
; -2.928 ; Cb_Data1[3] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.860      ;
; -2.922 ; Cr_Data1[6] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.854      ;
; -2.906 ; Cr_Data1[7] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.282      ; 4.188      ;
; -2.893 ; Cr_Data1[3] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.067     ; 3.826      ;
; -2.893 ; Cb_Data1[1] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.825      ;
; -2.890 ; Y_Data1[2]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.822      ;
; -2.881 ; Cb_Data1[5] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 3.816      ;
; -2.875 ; Cr_Data1[3] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.811      ;
; -2.870 ; Cr_Data1[5] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.806      ;
; -2.859 ; Y_Data1[6]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.067     ; 3.792      ;
; -2.859 ; Y_Data1[3]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.067     ; 3.792      ;
; -2.858 ; Y_Data1[4]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.794      ;
; -2.857 ; Cr_Data1[1] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.067     ; 3.790      ;
; -2.849 ; Cr_Data1[6] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.785      ;
; -2.849 ; Cr_Data1[2] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.067     ; 3.782      ;
; -2.848 ; Cb_Data1[0] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.069     ; 3.779      ;
; -2.842 ; Cb_Data1[0] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 3.777      ;
; -2.837 ; Cr_Data1[7] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.773      ;
; -2.834 ; Y_Data1[1]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.067     ; 3.767      ;
; -2.824 ; Cr_Data1[6] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.282      ; 4.106      ;
; -2.823 ; Cr_Data1[0] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.067     ; 3.756      ;
; -2.817 ; Cb_Data1[1] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 3.752      ;
; -2.817 ; Y_Data1[2]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.753      ;
; -2.801 ; Cr_Data1[1] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.737      ;
; -2.798 ; Cb_Data1[5] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.069     ; 3.729      ;
; -2.798 ; Cb_Data1[4] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.730      ;
; -2.795 ; Y_Data1[0]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.731      ;
; -2.792 ; Y_Data1[2]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.282      ; 4.074      ;
; -2.791 ; Cr_Data1[7] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.723      ;
; -2.787 ; Cr_Data1[5] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.719      ;
; -2.786 ; Y_Data1[6]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.723      ;
; -2.775 ; Y_Data1[4]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.707      ;
; -2.761 ; Y_Data1[6]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.283      ; 4.044      ;
; -2.740 ; Cb_Data1[2] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.672      ;
; -2.735 ; Cr_Data1[4] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.667      ;
; -2.725 ; Cb_Data1[5] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 3.660      ;
; -2.724 ; Cb_Data1[7] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.656      ;
; -2.714 ; Cr_Data1[5] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.650      ;
; -2.712 ; Y_Data1[0]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.644      ;
; -2.703 ; Cb_Data1[0] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.281      ; 3.984      ;
; -2.702 ; Y_Data1[4]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.638      ;
; -2.700 ; Cb_Data1[5] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.281      ; 3.981      ;
; -2.689 ; Cr_Data1[5] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.282      ; 3.971      ;
; -2.686 ; Cb_Data1[0] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 3.621      ;
; -2.677 ; Y_Data1[4]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.282      ; 3.959      ;
; -2.665 ; Cr_Data1[4] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.601      ;
; -2.661 ; Cb_Data1[1] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.065     ; 3.596      ;
; -2.642 ; Cr_Data1[6] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.067     ; 3.575      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_div[1]'                                                           ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -1.280 ; href2     ; vdata[0]  ; href         ; clk_div[1]  ; 1.000        ; 0.937      ; 3.207      ;
; -1.280 ; href2     ; vdata[4]  ; href         ; clk_div[1]  ; 1.000        ; 0.937      ; 3.207      ;
; -1.280 ; href2     ; vdata[10] ; href         ; clk_div[1]  ; 1.000        ; 0.937      ; 3.207      ;
; -1.280 ; href2     ; vdata[11] ; href         ; clk_div[1]  ; 1.000        ; 0.937      ; 3.207      ;
; -1.230 ; vadr[1]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.163      ;
; -1.152 ; vadr[0]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.085      ;
; -1.149 ; vadr[0]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.082      ;
; -1.123 ; vadr[3]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.056      ;
; -1.122 ; vadr[1]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.055      ;
; -1.089 ; vadr[1]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.022      ;
; -1.051 ; vadr[2]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.984      ;
; -1.044 ; vadr[0]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.977      ;
; -1.041 ; vadr[0]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.974      ;
; -1.039 ; vadr[2]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.972      ;
; -1.015 ; vadr[3]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.948      ;
; -1.014 ; vadr[1]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.947      ;
; -1.012 ; vadr[5]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.945      ;
; -0.982 ; vadr[3]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.915      ;
; -0.981 ; vadr[1]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.914      ;
; -0.943 ; vadr[4]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.876      ;
; -0.943 ; vadr[2]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.876      ;
; -0.936 ; vadr[0]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.869      ;
; -0.933 ; vadr[0]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.866      ;
; -0.931 ; vadr[4]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.864      ;
; -0.931 ; vadr[2]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.864      ;
; -0.907 ; vadr[3]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.840      ;
; -0.906 ; vadr[1]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.839      ;
; -0.906 ; vadr[7]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.839      ;
; -0.904 ; vadr[5]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.837      ;
; -0.874 ; vadr[3]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.807      ;
; -0.873 ; vadr[1]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.806      ;
; -0.871 ; vadr[5]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.804      ;
; -0.835 ; vadr[4]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.768      ;
; -0.835 ; vadr[2]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.768      ;
; -0.829 ; vadr[6]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.762      ;
; -0.828 ; vadr[0]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.761      ;
; -0.827 ; vadr[6]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.760      ;
; -0.825 ; vadr[0]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.758      ;
; -0.823 ; vadr[4]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.756      ;
; -0.823 ; vadr[2]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.756      ;
; -0.799 ; vadr[9]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.732      ;
; -0.799 ; vadr[3]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.732      ;
; -0.798 ; vadr[1]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.731      ;
; -0.798 ; vadr[7]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.731      ;
; -0.796 ; vadr[5]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.729      ;
; -0.766 ; vadr[3]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.699      ;
; -0.765 ; vadr[7]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.698      ;
; -0.765 ; vadr[1]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.698      ;
; -0.763 ; vadr[5]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.696      ;
; -0.727 ; vadr[4]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.660      ;
; -0.727 ; vadr[2]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.660      ;
; -0.722 ; vadr[8]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.655      ;
; -0.721 ; vadr[6]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.654      ;
; -0.720 ; vadr[0]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.653      ;
; -0.719 ; vadr[8]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.652      ;
; -0.719 ; vadr[6]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.652      ;
; -0.717 ; vadr[0]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.650      ;
; -0.715 ; vadr[4]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.648      ;
; -0.715 ; vadr[2]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.648      ;
; -0.691 ; vadr[11]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.624      ;
; -0.691 ; vadr[9]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.624      ;
; -0.691 ; vadr[3]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.624      ;
; -0.690 ; vadr[1]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.623      ;
; -0.690 ; vadr[7]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.623      ;
; -0.688 ; vadr[5]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.621      ;
; -0.658 ; vadr[9]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.591      ;
; -0.658 ; vadr[3]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.591      ;
; -0.657 ; vadr[7]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.590      ;
; -0.657 ; vadr[1]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.590      ;
; -0.655 ; vadr[5]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.588      ;
; -0.620 ; vadr[10]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.553      ;
; -0.619 ; vadr[4]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.552      ;
; -0.619 ; vadr[2]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.552      ;
; -0.614 ; vadr[8]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.547      ;
; -0.613 ; vadr[6]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.546      ;
; -0.612 ; vadr[0]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.545      ;
; -0.611 ; vadr[8]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.544      ;
; -0.611 ; vadr[6]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.544      ;
; -0.609 ; vadr[0]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.542      ;
; -0.608 ; vadr[10]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.541      ;
; -0.607 ; vadr[4]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.540      ;
; -0.607 ; vadr[2]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.540      ;
; -0.603 ; vadr[13]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.536      ;
; -0.583 ; vadr[11]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.516      ;
; -0.583 ; vadr[9]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.516      ;
; -0.583 ; vadr[3]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.516      ;
; -0.582 ; vadr[1]   ; vadr[2]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.515      ;
; -0.582 ; vadr[7]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.515      ;
; -0.580 ; vadr[5]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.513      ;
; -0.550 ; vadr[11]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.483      ;
; -0.550 ; vadr[9]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.483      ;
; -0.550 ; vadr[3]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.483      ;
; -0.549 ; vadr[7]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.482      ;
; -0.549 ; vadr[1]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.482      ;
; -0.547 ; vadr[5]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.480      ;
; -0.512 ; vadr[12]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.445      ;
; -0.512 ; vadr[10]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.445      ;
; -0.511 ; vadr[4]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.444      ;
; -0.511 ; vadr[2]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.444      ;
; -0.506 ; vadr[8]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.439      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'vadr[14]'                                                                   ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.592 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.525      ;
; -0.590 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.523      ;
; -0.563 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.496      ;
; -0.530 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.463      ;
; -0.498 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.431      ;
; -0.486 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.419      ;
; -0.484 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.417      ;
; -0.483 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.416      ;
; -0.482 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.415      ;
; -0.272 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.332      ; 1.604      ;
; -0.207 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.332      ; 1.539      ;
; -0.195 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.332      ; 1.527      ;
; -0.163 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.332      ; 1.495      ;
; -0.088 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.332      ; 1.420      ;
; -0.083 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.083     ; 1.000      ;
; -0.055 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 0.988      ;
; -0.042 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 0.975      ;
; -0.041 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 0.974      ;
; -0.032 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 0.965      ;
; -0.030 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 0.963      ;
; 0.271  ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 0.662      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_llc2'                                                               ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.348 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.500        ; 2.391      ; 3.437      ;
; -0.238 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.066     ; 1.172      ;
; 0.138  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 1.000        ; 2.391      ; 3.451      ;
; 0.272  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.066     ; 0.662      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'href'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.320 ; href2     ; href2   ; href         ; href        ; 1.000        ; -0.038     ; 0.662      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'odd'                                                                ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.320 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 1.000        ; -0.038     ; 0.662      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_div[1]'                                                            ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.624 ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; 0.000        ; 3.651      ; 3.225      ;
; -0.624 ; odd       ; vdata[4]  ; odd          ; clk_div[1]  ; 0.000        ; 3.651      ; 3.225      ;
; -0.624 ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; 0.000        ; 3.651      ; 3.225      ;
; -0.624 ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; 0.000        ; 3.651      ; 3.225      ;
; -0.446 ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; 0.000        ; 3.677      ; 3.627      ;
; -0.343 ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; 0.000        ; 3.677      ; 3.532      ;
; -0.343 ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; 0.000        ; 3.677      ; 3.532      ;
; -0.343 ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; 0.000        ; 3.677      ; 3.532      ;
; -0.343 ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; 0.000        ; 3.677      ; 3.532      ;
; -0.343 ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; 0.000        ; 3.677      ; 3.532      ;
; -0.343 ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; 0.000        ; 3.677      ; 3.532      ;
; -0.343 ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; 0.000        ; 3.677      ; 3.532      ;
; -0.343 ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; 0.000        ; 3.677      ; 3.532      ;
; -0.343 ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; 0.000        ; 3.677      ; 3.532      ;
; -0.343 ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; 0.000        ; 3.677      ; 3.532      ;
; -0.343 ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; 0.000        ; 3.677      ; 3.532      ;
; -0.343 ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; 0.000        ; 3.677      ; 3.532      ;
; -0.343 ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; 0.000        ; 3.677      ; 3.532      ;
; -0.343 ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; 0.000        ; 3.677      ; 3.532      ;
; -0.343 ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; 0.000        ; 3.677      ; 3.532      ;
; -0.305 ; href      ; vdata[0]  ; href         ; clk_div[1]  ; 0.000        ; 3.651      ; 3.544      ;
; -0.305 ; href      ; vdata[4]  ; href         ; clk_div[1]  ; 0.000        ; 3.651      ; 3.544      ;
; -0.305 ; href      ; vdata[10] ; href         ; clk_div[1]  ; 0.000        ; 3.651      ; 3.544      ;
; -0.305 ; href      ; vdata[11] ; href         ; clk_div[1]  ; 0.000        ; 3.651      ; 3.544      ;
; -0.289 ; href      ; vadr[0]   ; href         ; clk_div[1]  ; 0.000        ; 3.677      ; 3.586      ;
; -0.289 ; href      ; vadr[1]   ; href         ; clk_div[1]  ; 0.000        ; 3.677      ; 3.586      ;
; -0.289 ; href      ; vadr[2]   ; href         ; clk_div[1]  ; 0.000        ; 3.677      ; 3.586      ;
; -0.289 ; href      ; vadr[3]   ; href         ; clk_div[1]  ; 0.000        ; 3.677      ; 3.586      ;
; -0.289 ; href      ; vadr[4]   ; href         ; clk_div[1]  ; 0.000        ; 3.677      ; 3.586      ;
; -0.289 ; href      ; vadr[5]   ; href         ; clk_div[1]  ; 0.000        ; 3.677      ; 3.586      ;
; -0.289 ; href      ; vadr[6]   ; href         ; clk_div[1]  ; 0.000        ; 3.677      ; 3.586      ;
; -0.289 ; href      ; vadr[7]   ; href         ; clk_div[1]  ; 0.000        ; 3.677      ; 3.586      ;
; -0.289 ; href      ; vadr[8]   ; href         ; clk_div[1]  ; 0.000        ; 3.677      ; 3.586      ;
; -0.289 ; href      ; vadr[9]   ; href         ; clk_div[1]  ; 0.000        ; 3.677      ; 3.586      ;
; -0.289 ; href      ; vadr[10]  ; href         ; clk_div[1]  ; 0.000        ; 3.677      ; 3.586      ;
; -0.289 ; href      ; vadr[11]  ; href         ; clk_div[1]  ; 0.000        ; 3.677      ; 3.586      ;
; -0.289 ; href      ; vadr[12]  ; href         ; clk_div[1]  ; 0.000        ; 3.677      ; 3.586      ;
; -0.289 ; href      ; vadr[13]  ; href         ; clk_div[1]  ; 0.000        ; 3.677      ; 3.586      ;
; -0.289 ; href      ; vadr[14]  ; href         ; clk_div[1]  ; 0.000        ; 3.677      ; 3.586      ;
; -0.148 ; G_int[17] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.283      ; 1.333      ;
; -0.146 ; B_int[17] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.283      ; 1.335      ;
; -0.145 ; B_int[16] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.283      ; 1.336      ;
; -0.143 ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; -0.500       ; 3.677      ; 3.430      ;
; -0.131 ; R_int[17] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.283      ; 1.350      ;
; -0.056 ; B_int[18] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.283      ; 1.425      ;
; -0.055 ; B_int[18] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.283      ; 1.426      ;
; -0.052 ; B_int[18] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.283      ; 1.429      ;
; -0.051 ; B_int[18] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.283      ; 1.430      ;
; 0.022  ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; -0.500       ; 3.651      ; 3.371      ;
; 0.022  ; odd       ; vdata[4]  ; odd          ; clk_div[1]  ; -0.500       ; 3.651      ; 3.371      ;
; 0.022  ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; -0.500       ; 3.651      ; 3.371      ;
; 0.022  ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; -0.500       ; 3.651      ; 3.371      ;
; 0.348  ; href      ; vdata[0]  ; href         ; clk_div[1]  ; -0.500       ; 3.651      ; 3.697      ;
; 0.348  ; href      ; vdata[4]  ; href         ; clk_div[1]  ; -0.500       ; 3.651      ; 3.697      ;
; 0.348  ; href      ; vdata[10] ; href         ; clk_div[1]  ; -0.500       ; 3.651      ; 3.697      ;
; 0.348  ; href      ; vdata[11] ; href         ; clk_div[1]  ; -0.500       ; 3.651      ; 3.697      ;
; 0.418  ; href      ; vadr[0]   ; href         ; clk_div[1]  ; -0.500       ; 3.677      ; 3.793      ;
; 0.418  ; href      ; vadr[1]   ; href         ; clk_div[1]  ; -0.500       ; 3.677      ; 3.793      ;
; 0.418  ; href      ; vadr[2]   ; href         ; clk_div[1]  ; -0.500       ; 3.677      ; 3.793      ;
; 0.418  ; href      ; vadr[3]   ; href         ; clk_div[1]  ; -0.500       ; 3.677      ; 3.793      ;
; 0.418  ; href      ; vadr[4]   ; href         ; clk_div[1]  ; -0.500       ; 3.677      ; 3.793      ;
; 0.418  ; href      ; vadr[5]   ; href         ; clk_div[1]  ; -0.500       ; 3.677      ; 3.793      ;
; 0.418  ; href      ; vadr[6]   ; href         ; clk_div[1]  ; -0.500       ; 3.677      ; 3.793      ;
; 0.418  ; href      ; vadr[7]   ; href         ; clk_div[1]  ; -0.500       ; 3.677      ; 3.793      ;
; 0.418  ; href      ; vadr[8]   ; href         ; clk_div[1]  ; -0.500       ; 3.677      ; 3.793      ;
; 0.418  ; href      ; vadr[9]   ; href         ; clk_div[1]  ; -0.500       ; 3.677      ; 3.793      ;
; 0.418  ; href      ; vadr[10]  ; href         ; clk_div[1]  ; -0.500       ; 3.677      ; 3.793      ;
; 0.418  ; href      ; vadr[11]  ; href         ; clk_div[1]  ; -0.500       ; 3.677      ; 3.793      ;
; 0.418  ; href      ; vadr[12]  ; href         ; clk_div[1]  ; -0.500       ; 3.677      ; 3.793      ;
; 0.418  ; href      ; vadr[13]  ; href         ; clk_div[1]  ; -0.500       ; 3.677      ; 3.793      ;
; 0.418  ; href      ; vadr[14]  ; href         ; clk_div[1]  ; -0.500       ; 3.677      ; 3.793      ;
; 0.501  ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; -0.500       ; 3.677      ; 3.876      ;
; 0.501  ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; -0.500       ; 3.677      ; 3.876      ;
; 0.501  ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; -0.500       ; 3.677      ; 3.876      ;
; 0.501  ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; -0.500       ; 3.677      ; 3.876      ;
; 0.501  ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; -0.500       ; 3.677      ; 3.876      ;
; 0.501  ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; -0.500       ; 3.677      ; 3.876      ;
; 0.501  ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; -0.500       ; 3.677      ; 3.876      ;
; 0.501  ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; -0.500       ; 3.677      ; 3.876      ;
; 0.501  ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; -0.500       ; 3.677      ; 3.876      ;
; 0.501  ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; -0.500       ; 3.677      ; 3.876      ;
; 0.501  ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; -0.500       ; 3.677      ; 3.876      ;
; 0.501  ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; -0.500       ; 3.677      ; 3.876      ;
; 0.501  ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; -0.500       ; 3.677      ; 3.876      ;
; 0.501  ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; -0.500       ; 3.677      ; 3.876      ;
; 0.501  ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; -0.500       ; 3.677      ; 3.876      ;
; 0.587  ; vadr[5]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.822      ;
; 0.590  ; vadr[1]   ; vadr[1]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.825      ;
; 0.590  ; vadr[2]   ; vadr[2]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.825      ;
; 0.590  ; vadr[4]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.825      ;
; 0.590  ; vadr[12]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.825      ;
; 0.591  ; vadr[3]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.826      ;
; 0.591  ; vadr[9]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.826      ;
; 0.591  ; vadr[10]  ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.826      ;
; 0.591  ; vadr[11]  ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.826      ;
; 0.592  ; vadr[7]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.827      ;
; 0.593  ; vadr[8]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.828      ;
; 0.594  ; vadr[6]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.829      ;
; 0.609  ; vadr[13]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.844      ;
; 0.610  ; vadr[0]   ; vadr[0]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.845      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_lsdr'                                                                                                                                                                ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.024 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.812      ; 3.269      ;
; 0.078 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.816      ; 3.327      ;
; 0.085 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.831      ; 3.349      ;
; 0.089 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.810      ; 3.332      ;
; 0.111 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a22~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.829      ; 3.373      ;
; 0.125 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.831      ; 3.389      ;
; 0.131 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.793      ; 3.357      ;
; 0.150 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.827      ; 3.410      ;
; 0.150 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a28~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.827      ; 3.410      ;
; 0.152 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a20~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.802      ; 3.387      ;
; 0.153 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.826      ; 3.412      ;
; 0.156 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.410      ;
; 0.156 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.410      ;
; 0.156 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.410      ;
; 0.157 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.782      ; 3.372      ;
; 0.160 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.777      ; 3.370      ;
; 0.160 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.777      ; 3.370      ;
; 0.160 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.777      ; 3.370      ;
; 0.160 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.796      ; 3.389      ;
; 0.163 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.791      ; 3.387      ;
; 0.163 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.791      ; 3.387      ;
; 0.163 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.791      ; 3.387      ;
; 0.165 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.825      ; 3.423      ;
; 0.177 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.796      ; 3.406      ;
; 0.180 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.791      ; 3.404      ;
; 0.180 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.791      ; 3.404      ;
; 0.180 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.791      ; 3.404      ;
; 0.187 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.790      ; 3.410      ;
; 0.190 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.816      ; 3.439      ;
; 0.190 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.785      ; 3.408      ;
; 0.190 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.785      ; 3.408      ;
; 0.190 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.785      ; 3.408      ;
; 0.191 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.790      ; 3.414      ;
; 0.191 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a29~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.814      ; 3.438      ;
; 0.193 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a25~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.814      ; 3.440      ;
; 0.194 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.785      ; 3.412      ;
; 0.194 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.785      ; 3.412      ;
; 0.194 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.785      ; 3.412      ;
; 0.202 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.818      ; 3.453      ;
; 0.205 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a17~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.798      ; 3.436      ;
; 0.205 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.813      ; 3.451      ;
; 0.205 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.813      ; 3.451      ;
; 0.205 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a89~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.813      ; 3.451      ;
; 0.209 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a66~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.789      ; 3.431      ;
; 0.213 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a88~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.815      ; 3.461      ;
; 0.213 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.819      ; 3.465      ;
; 0.216 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a88~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.810      ; 3.459      ;
; 0.216 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a88~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.810      ; 3.459      ;
; 0.216 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a88~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.810      ; 3.459      ;
; 0.216 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.814      ; 3.463      ;
; 0.216 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.814      ; 3.463      ;
; 0.216 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.814      ; 3.463      ;
; 0.217 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a82~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.802      ; 3.452      ;
; 0.248 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.774      ; 3.455      ;
; 0.251 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.769      ; 3.453      ;
; 0.251 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.769      ; 3.453      ;
; 0.251 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.769      ; 3.453      ;
; 0.251 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a93~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.797      ; 3.481      ;
; 0.254 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a93~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.792      ; 3.479      ;
; 0.254 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a93~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.792      ; 3.479      ;
; 0.254 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a93~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.792      ; 3.479      ;
; 0.261 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a86~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.828      ; 3.522      ;
; 0.262 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.516      ;
; 0.265 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.816      ; 3.514      ;
; 0.265 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.816      ; 3.514      ;
; 0.265 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.830      ; 3.528      ;
; 0.267 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a72~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.808      ; 3.508      ;
; 0.268 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.802      ; 3.503      ;
; 0.268 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.825      ; 3.526      ;
; 0.268 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.825      ; 3.526      ;
; 0.271 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.797      ; 3.501      ;
; 0.271 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.797      ; 3.501      ;
; 0.271 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.797      ; 3.501      ;
; 0.273 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a82~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.807      ; 3.513      ;
; 0.274 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a85~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.827      ; 3.534      ;
; 0.275 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.817      ; 3.525      ;
; 0.276 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a82~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.802      ; 3.511      ;
; 0.276 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a82~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.802      ; 3.511      ;
; 0.278 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.812      ; 3.523      ;
; 0.278 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.812      ; 3.523      ;
; 0.279 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.836      ; 3.548      ;
; 0.281 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a86~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.833      ; 3.547      ;
; 0.282 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.831      ; 3.546      ;
; 0.282 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.831      ; 3.546      ;
; 0.284 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a86~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.828      ; 3.545      ;
; 0.284 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a86~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.828      ; 3.545      ;
; 0.286 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.832      ; 3.551      ;
; 0.289 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a17~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.803      ; 3.525      ;
; 0.289 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.827      ; 3.549      ;
; 0.289 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.827      ; 3.549      ;
; 0.292 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a17~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.798      ; 3.523      ;
; 0.292 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a17~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.798      ; 3.523      ;
; 0.292 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.498      ; 3.196      ;
; 0.295 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.810      ; 3.538      ;
; 0.296 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a27~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.803      ; 3.532      ;
; 0.297 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.551      ;
; 0.299 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a119~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.818      ; 3.550      ;
; 0.300 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.836      ; 3.569      ;
; 0.301 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a13~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.826      ; 3.560      ;
; 0.303 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.831      ; 3.567      ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_llc'                                                                  ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.044 ; clk_div[1]  ; vpo_wrxd1   ; clk_div[1]   ; clk_llc     ; 0.000        ; 2.470      ; 2.920      ;
; 0.326 ; B_temp[18]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.080      ; 0.574      ;
; 0.374 ; R_temp[17]  ; R_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 0.608      ;
; 0.403 ; clk_div[1]  ; vpo_wrxd1   ; clk_div[1]   ; clk_llc     ; -0.500       ; 2.470      ; 2.779      ;
; 0.485 ; G_temp[17]  ; G_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 0.719      ;
; 0.542 ; vpo_wrxd2   ; vpo_wrxd3   ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 0.776      ;
; 0.568 ; vpo_wrxd1   ; vpo_wrxd2   ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 0.802      ;
; 0.748 ; B_temp[16]  ; B_int[16]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 0.986      ;
; 0.864 ; B_temp[17]  ; B_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.069      ; 1.101      ;
; 0.982 ; CodeCnt[0]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.047      ; 1.197      ;
; 1.014 ; B_temp[18]  ; B_int[18]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.280     ; 0.902      ;
; 1.021 ; odd         ; CodeCnt[0]  ; odd          ; clk_llc     ; 0.000        ; 2.853      ; 4.072      ;
; 1.030 ; Y_Data2[7]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.264      ;
; 1.111 ; Y_Data2[7]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 1.709      ;
; 1.168 ; odd         ; CodeCnt[1]  ; odd          ; clk_llc     ; 0.000        ; 2.853      ; 4.219      ;
; 1.196 ; Y_Data2[6]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.430      ;
; 1.196 ; CodeCnt[1]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.047      ; 1.411      ;
; 1.214 ; Y_Data2[5]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.448      ;
; 1.239 ; Y_Data2[7]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.477      ;
; 1.248 ; CodeCnt[0]  ; CodeCnt[0]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.498      ;
; 1.277 ; Y_Data2[6]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 1.875      ;
; 1.294 ; Y_Data2[7]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 1.529      ;
; 1.295 ; Y_Data2[5]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 1.893      ;
; 1.340 ; href        ; CodeCnt[0]  ; href         ; clk_llc     ; 0.000        ; 2.853      ; 4.391      ;
; 1.354 ; Y_Data2[6]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.592      ;
; 1.371 ; Y_Data2[5]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.609      ;
; 1.413 ; Y_Data2[6]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 1.648      ;
; 1.416 ; CodeCnt[0]  ; CodeCnt[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.666      ;
; 1.420 ; Y_Data1[7]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.069      ; 1.657      ;
; 1.430 ; Y_Data2[5]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 1.665      ;
; 1.487 ; href        ; CodeCnt[1]  ; href         ; clk_llc     ; 0.000        ; 2.853      ; 4.538      ;
; 1.490 ; CodeCnt[1]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.313     ; 1.345      ;
; 1.493 ; CodeCnt[1]  ; CodeCnt[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.743      ;
; 1.527 ; odd         ; CodeCnt[0]  ; odd          ; clk_llc     ; -0.500       ; 2.853      ; 4.078      ;
; 1.538 ; Y_Data2[7]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.776      ;
; 1.539 ; odd         ; vpo_wrxd1   ; odd          ; clk_llc     ; 0.000        ; 2.470      ; 4.207      ;
; 1.556 ; CodeCnt[1]  ; B_int[18]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.313     ; 1.411      ;
; 1.556 ; CodeCnt[1]  ; B_int[16]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.313     ; 1.411      ;
; 1.556 ; CodeCnt[1]  ; B_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.313     ; 1.411      ;
; 1.556 ; CodeCnt[1]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.313     ; 1.411      ;
; 1.556 ; CodeCnt[1]  ; G_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.313     ; 1.411      ;
; 1.556 ; CodeCnt[1]  ; R_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.313     ; 1.411      ;
; 1.569 ; Y_Data1[7]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.803      ;
; 1.662 ; odd         ; CodeCnt[1]  ; odd          ; clk_llc     ; -0.500       ; 2.853      ; 4.213      ;
; 1.665 ; CodeCnt[0]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.317     ; 1.516      ;
; 1.676 ; CodeCnt[0]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.313     ; 1.531      ;
; 1.677 ; Y_Data2[6]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.915      ;
; 1.680 ; Y_Data2[5]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.918      ;
; 1.699 ; CodeCnt[1]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.317     ; 1.550      ;
; 1.719 ; Y_Data1[7]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.069      ; 1.956      ;
; 1.749 ; Y_Data1[6]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.069      ; 1.986      ;
; 1.751 ; Cr_Data1[7] ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.069      ; 1.988      ;
; 1.751 ; Y_Data1[6]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.985      ;
; 1.766 ; CodeCnt[1]  ; Cb_Data1[4] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.620      ;
; 1.766 ; CodeCnt[1]  ; Cb_Data1[2] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.620      ;
; 1.766 ; CodeCnt[1]  ; Cb_Data1[3] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.620      ;
; 1.766 ; CodeCnt[1]  ; Cb_Data1[5] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.620      ;
; 1.766 ; CodeCnt[1]  ; Cb_Data1[6] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.620      ;
; 1.766 ; CodeCnt[1]  ; Cb_Data1[7] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.620      ;
; 1.766 ; CodeCnt[1]  ; Cb_Data1[0] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.620      ;
; 1.766 ; CodeCnt[1]  ; Cb_Data1[1] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.620      ;
; 1.767 ; CodeCnt[0]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.313     ; 1.622      ;
; 1.782 ; Y_Data1[7]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.065      ; 2.015      ;
; 1.789 ; Y_Data1[7]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.429      ; 2.386      ;
; 1.800 ; Y_Data2[4]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 2.034      ;
; 1.802 ; Cb_Data1[7] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.065      ; 2.035      ;
; 1.820 ; Y_Data2[3]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 2.054      ;
; 1.833 ; CodeCnt[0]  ; Cb_Data1[4] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.687      ;
; 1.833 ; CodeCnt[0]  ; Cb_Data1[2] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.687      ;
; 1.833 ; CodeCnt[0]  ; Cb_Data1[3] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.687      ;
; 1.833 ; CodeCnt[0]  ; Cb_Data1[5] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.687      ;
; 1.833 ; CodeCnt[0]  ; Cb_Data1[6] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.687      ;
; 1.833 ; CodeCnt[0]  ; Cb_Data1[7] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.687      ;
; 1.833 ; CodeCnt[0]  ; Cb_Data1[0] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.687      ;
; 1.833 ; CodeCnt[0]  ; Cb_Data1[1] ; clk_llc      ; clk_llc     ; 0.000        ; -0.314     ; 1.687      ;
; 1.841 ; Cr_Data1[5] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 2.075      ;
; 1.843 ; Cb_Data1[7] ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 2.075      ;
; 1.853 ; href        ; CodeCnt[0]  ; href         ; clk_llc     ; -0.500       ; 2.853      ; 4.404      ;
; 1.858 ; href        ; vpo_wrxd1   ; href         ; clk_llc     ; 0.000        ; 2.470      ; 4.526      ;
; 1.868 ; Y_Data1[4]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 2.102      ;
; 1.872 ; Y_Data2[2]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 2.107      ;
; 1.882 ; Cr_Data1[5] ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.065      ; 2.115      ;
; 1.889 ; Y_Data1[6]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.069      ; 2.126      ;
; 1.896 ; Y_Data2[4]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 2.494      ;
; 1.901 ; Y_Data2[3]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 2.499      ;
; 1.913 ; Cr_Data1[6] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 2.147      ;
; 1.913 ; Y_Data2[2]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 2.147      ;
; 1.928 ; Cr_Data1[6] ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.065      ; 2.161      ;
; 1.948 ; Y_Data2[3]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 2.186      ;
; 1.954 ; Cr_Data1[7] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 2.188      ;
; 1.964 ; Y_Data1[6]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.065      ; 2.197      ;
; 1.971 ; Y_Data1[6]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.429      ; 2.568      ;
; 1.971 ; Y_Data2[4]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 2.209      ;
; 1.977 ; Cr_Data1[7] ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.065      ; 2.210      ;
; 1.978 ; Y_Data1[5]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.069      ; 2.215      ;
; 1.986 ; Cr_Data1[3] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 2.220      ;
; 1.987 ; Y_Data2[3]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 2.222      ;
; 1.988 ; href        ; CodeCnt[1]  ; href         ; clk_llc     ; -0.500       ; 2.853      ; 4.539      ;
; 1.990 ; Y_Data2[4]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 2.225      ;
; 2.001 ; Cr_Data1[3] ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.065      ; 2.234      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'vadr[14]'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 0.588      ;
; 0.431 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.482      ; 1.081      ;
; 0.449 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.482      ; 1.099      ;
; 0.539 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.482      ; 1.189      ;
; 0.552 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.482      ; 1.202      ;
; 0.553 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.482      ; 1.203      ;
; 0.569 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 0.804      ;
; 0.572 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 0.807      ;
; 0.574 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 0.809      ;
; 0.579 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.083      ; 0.830      ;
; 0.589 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 0.824      ;
; 0.596 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 0.831      ;
; 0.849 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.084      ;
; 0.850 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.085      ;
; 0.850 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.085      ;
; 0.850 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.085      ;
; 0.863 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.098      ;
; 0.864 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.099      ;
; 0.940 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.175      ;
; 0.953 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.188      ;
; 0.954 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.189      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_llc2'                                                               ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.066      ; 0.588      ;
; 0.429 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.000        ; 2.482      ; 3.317      ;
; 0.854 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.066      ; 1.088      ;
; 0.891 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; -0.500       ; 2.482      ; 3.279      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'href'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.382 ; href2     ; href2   ; href         ; href        ; 0.000        ; 0.038      ; 0.588      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'odd'                                                                 ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.382 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 0.000        ; 0.038      ; 0.588      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_lsdr'                                                                                                                                      ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_lsdr ; Rise       ; clk_lsdr                                                                                                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_re_reg         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_address_reg0 ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc'                                                           ;
+--------+--------------+----------------+-----------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_llc ; Rise       ; clk_llc                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_int[16]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_int[17]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_int[18]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_temp[16]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_temp[17]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_temp[18]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; CodeCnt[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; CodeCnt[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; G_int[17]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; G_temp[17]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; R_int[17]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; R_temp[17]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd1                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd2                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd3                     ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[0]                   ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[1]                   ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[2]                   ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[3]                   ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[4]                   ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[5]                   ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[6]                   ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[7]                   ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[0]                    ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[1]                    ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[2]                    ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[3]                    ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[4]                    ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[5]                    ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[7]                    ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd1                     ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd2                     ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd3                     ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[16]                     ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[17]                     ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[18]                     ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[16]                    ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[17]                    ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[0]                   ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[1]                   ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[2]                   ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[3]                   ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[4]                   ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[5]                   ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[6]                   ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[7]                   ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[17]                     ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; G_temp[17]                    ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[17]                     ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; R_temp[17]                    ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[6]                    ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[0]                    ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[1]                    ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[2]                    ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[3]                    ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[4]                    ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[5]                    ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[6]                    ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[7]                    ;
; 0.222  ; 0.408        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[0]                    ;
; 0.222  ; 0.408        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[1]                    ;
; 0.226  ; 0.412        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[18]                    ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; clk_llc~input|o               ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; clk_llc~inputclkctrl|inclk[0] ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; clk_llc~inputclkctrl|outclk   ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd1|clk                 ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd2|clk                 ;
+--------+--------------+----------------+-----------------+---------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_llc2 ; Rise       ; clk_llc2                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.196  ; 0.382        ; 0.186          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.196  ; 0.382        ; 0.186          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.397  ; 0.615        ; 0.218          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.397  ; 0.615        ; 0.218          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'href'                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; href  ; Rise       ; href         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; href  ; Rise       ; href2        ;
; 0.089  ; 0.275        ; 0.186          ; Low Pulse Width  ; href  ; Rise       ; href2        ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href2|clk    ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|i ;
; 0.505  ; 0.723        ; 0.218          ; High Pulse Width ; href  ; Rise       ; href2        ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|o ;
; 0.763  ; 0.763        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href2|clk    ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'odd'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; odd   ; Rise       ; odd          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; odd   ; Rise       ; vadr[15]     ;
; 0.138  ; 0.324        ; 0.186          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]     ;
; 0.283  ; 0.283        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]|clk ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|o  ;
; 0.457  ; 0.675        ; 0.218          ; High Pulse Width ; odd   ; Rise       ; vadr[15]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|i  ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|o  ;
; 0.716  ; 0.716        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; vadr[15]|clk ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[10]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[11]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[4]                    ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[4]                    ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[4]                    ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[4]|clk                ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.245  ; 0.463        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.245  ; 0.463        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.245  ; 0.463        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.245  ; 0.463        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.245  ; 0.463        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; href           ; clk_div[1] ; 0.063 ; 0.270 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.121 ; 0.473 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 0.463 ; 0.602 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; 2.290 ; 2.368 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; 1.959 ; 2.027 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; 3.168 ; 3.488 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; 2.376 ; 2.607 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; 2.276 ; 2.517 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; 2.364 ; 2.607 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; 1.970 ; 2.221 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; 1.808 ; 2.106 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; 2.226 ; 2.458 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; 2.376 ; 2.604 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; 1.742 ; 2.006 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; 2.292 ; 2.514 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; 2.709 ; 2.773 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; 7.691 ; 7.707 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; 5.108 ; 5.320 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; 4.992 ; 5.184 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; 5.094 ; 5.295 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; 4.992 ; 5.173 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; 4.695 ; 4.861 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; 4.802 ; 4.987 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; 4.974 ; 5.128 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; 5.032 ; 5.143 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; 5.184 ; 5.320 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; 4.959 ; 5.118 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; 4.662 ; 4.820 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; 4.650 ; 4.838 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; 4.612 ; 4.753 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; 6.090 ; 6.195 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; 7.691 ; 7.707 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; 6.064 ; 6.467 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; 3.887 ; 4.148 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; 3.090 ; 3.404 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; 3.586 ; 3.822 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 1.512 ; 1.692 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; 1.599 ; 1.814 ; Rise       ; clk_lsdr        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; href           ; clk_div[1] ; 0.275  ; 0.122  ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.594  ; 0.448  ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 0.247  ; -0.118 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; -1.370 ; -1.383 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; -1.051 ; -1.057 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; -2.808 ; -3.122 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; -1.189 ; -1.416 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; -1.623 ; -1.895 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; -1.298 ; -1.559 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; -1.392 ; -1.633 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; -1.257 ; -1.501 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; -1.701 ; -1.892 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; -1.428 ; -1.722 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; -1.189 ; -1.416 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; -1.337 ; -1.617 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; -1.773 ; -1.774 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; -2.341 ; -2.599 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; -2.871 ; -3.081 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; -2.804 ; -3.044 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; -3.073 ; -3.272 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; -2.734 ; -2.944 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; -2.508 ; -2.714 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; -2.341 ; -2.605 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; -3.012 ; -3.192 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; -2.754 ; -2.941 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; -2.957 ; -3.122 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; -3.153 ; -3.347 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; -2.421 ; -2.599 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; -2.744 ; -2.925 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; -2.407 ; -2.606 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; -2.931 ; -3.125 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; -4.693 ; -4.917 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; -3.147 ; -3.385 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; -2.435 ; -2.761 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; -2.016 ; -2.323 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; -1.579 ; -1.865 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; -1.136 ; -1.316 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; -1.202 ; -1.403 ; Rise       ; clk_lsdr        ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 13.417 ; 13.023 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 13.003 ; 12.674 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 12.199 ; 11.662 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 12.559 ; 12.355 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 12.758 ; 12.528 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 12.864 ; 12.499 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 10.935 ; 10.697 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 12.106 ; 11.765 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 11.249 ; 11.055 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 11.793 ; 11.441 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 12.260 ; 11.818 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 11.151 ; 11.006 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 13.417 ; 13.023 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 12.368 ; 12.144 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 11.865 ; 11.580 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 12.909 ; 12.521 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 12.279 ; 12.027 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 8.281  ; 8.096  ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 9.272  ; 8.969  ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 11.200 ; 10.989 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 8.926  ; 8.647  ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 10.583 ; 10.256 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 7.185  ; 7.115  ; Rise       ; vadr[14]        ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------------+------------+--------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+-------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 8.143  ; 8.100 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 9.586  ; 9.276 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 8.690  ; 8.444 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 9.792  ; 9.618 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 9.011  ; 8.759 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 9.634  ; 9.344 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 8.166  ; 8.113 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 8.667  ; 8.370 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 8.608  ; 8.434 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 8.535  ; 8.383 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 9.897  ; 9.500 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 8.706  ; 8.509 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 9.933  ; 9.576 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 9.589  ; 9.420 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 8.354  ; 8.140 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 9.168  ; 8.861 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 8.143  ; 8.100 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 7.327  ; 7.114 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 8.863  ; 8.571 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 7.812  ; 7.571 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 8.569  ; 8.301 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 10.133 ; 9.841 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 6.879  ; 6.811 ; Rise       ; vadr[14]        ;
+-----------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+----------------+--------+-------+-------+--------+
; Input Port ; Output Port    ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------+--------+-------+-------+--------+
; eamem_csx  ; eamem_data[0]  ; 6.011  ; 5.940 ; 6.296 ; 6.225  ;
; eamem_csx  ; eamem_data[1]  ; 6.011  ; 5.940 ; 6.296 ; 6.225  ;
; eamem_csx  ; eamem_data[2]  ; 5.771  ; 5.734 ; 6.093 ; 6.056  ;
; eamem_csx  ; eamem_data[3]  ; 6.182  ; 6.145 ; 6.499 ; 6.462  ;
; eamem_csx  ; eamem_data[4]  ; 6.461  ; 6.424 ; 6.777 ; 6.740  ;
; eamem_csx  ; eamem_data[5]  ; 6.182  ; 6.145 ; 6.499 ; 6.462  ;
; eamem_csx  ; eamem_data[6]  ; 6.530  ; 6.493 ; 6.825 ; 6.788  ;
; eamem_csx  ; eamem_data[7]  ; 6.461  ; 6.424 ; 6.777 ; 6.740  ;
; eamem_csx  ; eamem_data[8]  ; 6.182  ; 6.145 ; 6.499 ; 6.462  ;
; eamem_csx  ; eamem_data[9]  ; 6.530  ; 6.493 ; 6.825 ; 6.788  ;
; eamem_csx  ; eamem_data[10] ; 6.530  ; 6.493 ; 6.825 ; 6.788  ;
; eamem_csx  ; eamem_data[11] ; 6.807  ; 6.770 ; 7.086 ; 7.049  ;
; eamem_csx  ; eamem_data[12] ; 6.495  ; 6.458 ; 6.784 ; 6.747  ;
; eamem_csx  ; eamem_data[13] ; 6.807  ; 6.770 ; 7.101 ; 7.064  ;
; eamem_csx  ; eamem_data[14] ; 6.807  ; 6.770 ; 7.101 ; 7.064  ;
; eamem_csx  ; eamem_data[15] ; 6.164  ; 6.127 ; 6.481 ; 6.444  ;
; eamem_csx  ; eamem_waitx    ; 11.335 ;       ;       ; 11.328 ;
+------------+----------------+--------+-------+-------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+----------------+--------+-------+-------+--------+
; Input Port ; Output Port    ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------+--------+-------+-------+--------+
; eamem_csx  ; eamem_data[0]  ; 5.807  ; 5.736 ; 6.087 ; 6.016  ;
; eamem_csx  ; eamem_data[1]  ; 5.807  ; 5.736 ; 6.087 ; 6.016  ;
; eamem_csx  ; eamem_data[2]  ; 5.582  ; 5.545 ; 5.898 ; 5.861  ;
; eamem_csx  ; eamem_data[3]  ; 5.976  ; 5.939 ; 6.287 ; 6.250  ;
; eamem_csx  ; eamem_data[4]  ; 6.245  ; 6.208 ; 6.554 ; 6.517  ;
; eamem_csx  ; eamem_data[5]  ; 5.976  ; 5.939 ; 6.287 ; 6.250  ;
; eamem_csx  ; eamem_data[6]  ; 6.310  ; 6.273 ; 6.600 ; 6.563  ;
; eamem_csx  ; eamem_data[7]  ; 6.245  ; 6.208 ; 6.554 ; 6.517  ;
; eamem_csx  ; eamem_data[8]  ; 5.976  ; 5.939 ; 6.287 ; 6.250  ;
; eamem_csx  ; eamem_data[9]  ; 6.310  ; 6.273 ; 6.600 ; 6.563  ;
; eamem_csx  ; eamem_data[10] ; 6.310  ; 6.273 ; 6.600 ; 6.563  ;
; eamem_csx  ; eamem_data[11] ; 6.576  ; 6.539 ; 6.850 ; 6.813  ;
; eamem_csx  ; eamem_data[12] ; 6.277  ; 6.240 ; 6.560 ; 6.523  ;
; eamem_csx  ; eamem_data[13] ; 6.577  ; 6.540 ; 6.865 ; 6.828  ;
; eamem_csx  ; eamem_data[14] ; 6.577  ; 6.540 ; 6.865 ; 6.828  ;
; eamem_csx  ; eamem_data[15] ; 5.959  ; 5.922 ; 6.269 ; 6.232  ;
; eamem_csx  ; eamem_waitx    ; 10.858 ;       ;       ; 10.853 ;
+------------+----------------+--------+-------+-------+--------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+------------+--------+----------------+
; Clock      ; Slack  ; End Point TNS  ;
+------------+--------+----------------+
; clk_lsdr   ; -2.302 ; -968.708       ;
; clk_llc    ; -1.561 ; -22.577        ;
; clk_div[1] ; -0.230 ; -1.734         ;
; clk_llc2   ; -0.145 ; -0.145         ;
; vadr[14]   ; 0.162  ; 0.000          ;
; href       ; 0.642  ; 0.000          ;
; odd        ; 0.642  ; 0.000          ;
+------------+--------+----------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_div[1] ; -0.467 ; -6.273        ;
; clk_llc    ; -0.092 ; -0.092        ;
; clk_lsdr   ; 0.038  ; 0.000         ;
; clk_llc2   ; 0.146  ; 0.000         ;
; vadr[14]   ; 0.180  ; 0.000         ;
; href       ; 0.197  ; 0.000         ;
; odd        ; 0.197  ; 0.000         ;
+------------+--------+---------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+------------+--------+------------------------------+
; Clock      ; Slack  ; End Point TNS                ;
+------------+--------+------------------------------+
; clk_lsdr   ; -3.000 ; -883.837                     ;
; clk_llc    ; -3.000 ; -63.579                      ;
; clk_llc2   ; -3.000 ; -5.727                       ;
; href       ; -3.000 ; -4.185                       ;
; odd        ; -3.000 ; -4.122                       ;
; clk_div[1] ; -1.000 ; -19.000                      ;
; vadr[14]   ; -1.000 ; -6.000                       ;
+------------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_lsdr'                                                                                                                                                                 ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.302 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.117      ; 3.427      ;
; -2.302 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.117      ; 3.427      ;
; -2.302 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.117      ; 3.427      ;
; -2.300 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.120      ; 3.428      ;
; -2.292 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.119      ; 3.419      ;
; -2.292 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.119      ; 3.419      ;
; -2.292 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.119      ; 3.419      ;
; -2.290 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.122      ; 3.420      ;
; -2.252 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.117      ; 3.377      ;
; -2.252 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.117      ; 3.377      ;
; -2.252 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.117      ; 3.377      ;
; -2.250 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.120      ; 3.378      ;
; -2.242 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.119      ; 3.369      ;
; -2.242 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.119      ; 3.369      ;
; -2.242 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.119      ; 3.369      ;
; -2.240 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a97~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.122      ; 3.370      ;
; -2.229 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.116      ; 3.353      ;
; -2.229 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.116      ; 3.353      ;
; -2.229 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.116      ; 3.353      ;
; -2.227 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.119      ; 3.354      ;
; -2.227 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.112      ; 3.347      ;
; -2.227 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.112      ; 3.347      ;
; -2.227 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.112      ; 3.347      ;
; -2.226 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.134      ; 3.368      ;
; -2.226 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.134      ; 3.368      ;
; -2.226 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.134      ; 3.368      ;
; -2.225 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.115      ; 3.348      ;
; -2.224 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.137      ; 3.369      ;
; -2.198 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.122      ; 3.328      ;
; -2.198 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.122      ; 3.328      ;
; -2.198 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.122      ; 3.328      ;
; -2.196 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.125      ; 3.329      ;
; -2.194 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.115      ; 3.317      ;
; -2.194 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.115      ; 3.317      ;
; -2.194 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.115      ; 3.317      ;
; -2.192 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.118      ; 3.318      ;
; -2.183 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.132      ; 3.323      ;
; -2.183 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.132      ; 3.323      ;
; -2.183 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.132      ; 3.323      ;
; -2.181 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.135      ; 3.324      ;
; -2.179 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.116      ; 3.303      ;
; -2.179 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.116      ; 3.303      ;
; -2.179 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.116      ; 3.303      ;
; -2.177 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.119      ; 3.304      ;
; -2.177 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.112      ; 3.297      ;
; -2.177 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.112      ; 3.297      ;
; -2.177 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.112      ; 3.297      ;
; -2.176 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.134      ; 3.318      ;
; -2.176 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.134      ; 3.318      ;
; -2.176 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.134      ; 3.318      ;
; -2.175 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.115      ; 3.298      ;
; -2.174 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.137      ; 3.319      ;
; -2.173 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.136      ; 3.317      ;
; -2.173 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.136      ; 3.317      ;
; -2.173 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.136      ; 3.317      ;
; -2.171 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.139      ; 3.318      ;
; -2.149 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.149      ; 3.306      ;
; -2.149 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.149      ; 3.306      ;
; -2.149 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.149      ; 3.306      ;
; -2.148 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.122      ; 3.278      ;
; -2.148 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.122      ; 3.278      ;
; -2.148 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.122      ; 3.278      ;
; -2.147 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.152      ; 3.307      ;
; -2.146 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.125      ; 3.279      ;
; -2.144 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.115      ; 3.267      ;
; -2.144 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.115      ; 3.267      ;
; -2.144 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.115      ; 3.267      ;
; -2.142 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.118      ; 3.268      ;
; -2.136 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.112      ; 3.256      ;
; -2.136 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.112      ; 3.256      ;
; -2.136 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.112      ; 3.256      ;
; -2.135 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.124      ; 3.267      ;
; -2.135 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.124      ; 3.267      ;
; -2.135 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.124      ; 3.267      ;
; -2.134 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.115      ; 3.257      ;
; -2.133 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.127      ; 3.268      ;
; -2.133 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.132      ; 3.273      ;
; -2.133 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.132      ; 3.273      ;
; -2.133 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.132      ; 3.273      ;
; -2.131 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.135      ; 3.274      ;
; -2.127 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_address_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.115      ; 3.250      ;
; -2.127 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_re_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.115      ; 3.250      ;
; -2.127 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_we_reg        ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.115      ; 3.250      ;
; -2.125 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_datain_reg0   ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.118      ; 3.251      ;
; -2.125 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.120      ; 3.253      ;
; -2.125 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.120      ; 3.253      ;
; -2.125 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.120      ; 3.253      ;
; -2.123 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.123      ; 3.254      ;
; -2.123 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.136      ; 3.267      ;
; -2.123 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.136      ; 3.267      ;
; -2.123 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.136      ; 3.267      ;
; -2.121 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.139      ; 3.268      ;
; -2.118 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.148      ; 3.274      ;
; -2.118 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.148      ; 3.274      ;
; -2.118 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.148      ; 3.274      ;
; -2.116 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.144      ; 3.268      ;
; -2.116 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.144      ; 3.268      ;
; -2.116 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.144      ; 3.268      ;
; -2.116 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.151      ; 3.275      ;
; -2.114 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.147      ; 3.269      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_llc'                                                                 ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -1.561 ; href2       ; vpo_wrxd1  ; href         ; clk_llc     ; 1.000        ; -0.108     ; 2.431      ;
; -1.320 ; href2       ; CodeCnt[1] ; href         ; clk_llc     ; 1.000        ; 0.064      ; 2.362      ;
; -1.312 ; href2       ; CodeCnt[0] ; href         ; clk_llc     ; 1.000        ; 0.064      ; 2.354      ;
; -1.244 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.500        ; 1.258      ; 2.980      ;
; -1.209 ; Cr_Data1[2] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 2.163      ;
; -1.190 ; Cr_Data1[0] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 2.144      ;
; -1.188 ; Cb_Data1[3] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.035     ; 2.141      ;
; -1.180 ; Cr_Data1[2] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 2.129      ;
; -1.169 ; Y_Data1[3]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 2.123      ;
; -1.162 ; Cb_Data1[3] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.141      ; 2.291      ;
; -1.161 ; Cr_Data1[0] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 2.110      ;
; -1.159 ; Cb_Data1[3] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 2.107      ;
; -1.150 ; Cb_Data1[6] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.035     ; 2.103      ;
; -1.144 ; Cb_Data1[4] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.035     ; 2.097      ;
; -1.142 ; Cr_Data1[2] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 2.096      ;
; -1.140 ; Y_Data1[3]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 2.089      ;
; -1.128 ; Y_Data1[1]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 2.082      ;
; -1.127 ; Cb_Data1[6] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 2.075      ;
; -1.123 ; Cr_Data1[0] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 2.077      ;
; -1.121 ; Cb_Data1[7] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.141      ; 2.250      ;
; -1.121 ; Cb_Data1[3] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.035     ; 2.074      ;
; -1.115 ; Cb_Data1[4] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 2.063      ;
; -1.102 ; Cr_Data1[2] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.142      ; 2.232      ;
; -1.102 ; Y_Data1[3]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 2.056      ;
; -1.099 ; Y_Data1[1]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 2.048      ;
; -1.096 ; Cr_Data1[6] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 2.050      ;
; -1.094 ; Cr_Data1[3] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 2.043      ;
; -1.092 ; Cb_Data1[2] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.035     ; 2.045      ;
; -1.091 ; Y_Data1[2]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 2.045      ;
; -1.091 ; Cb_Data1[6] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.141      ; 2.220      ;
; -1.090 ; Cb_Data1[7] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.035     ; 2.043      ;
; -1.087 ; Cr_Data1[1] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 2.036      ;
; -1.083 ; Cb_Data1[6] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.035     ; 2.036      ;
; -1.083 ; Cr_Data1[0] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.142      ; 2.213      ;
; -1.077 ; Cb_Data1[4] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.035     ; 2.030      ;
; -1.067 ; Cr_Data1[6] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 2.016      ;
; -1.066 ; Cb_Data1[2] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.141      ; 2.195      ;
; -1.065 ; Cr_Data1[3] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.142      ; 2.195      ;
; -1.063 ; Cb_Data1[2] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 2.011      ;
; -1.062 ; Y_Data1[2]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 2.011      ;
; -1.062 ; Y_Data1[3]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.142      ; 2.192      ;
; -1.061 ; Cb_Data1[7] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 2.009      ;
; -1.061 ; Y_Data1[1]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 2.015      ;
; -1.061 ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.500        ; 1.258      ; 2.797      ;
; -1.058 ; Cr_Data1[2] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.038     ; 2.008      ;
; -1.058 ; Cr_Data1[1] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.142      ; 2.188      ;
; -1.056 ; Cr_Data1[7] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 2.010      ;
; -1.052 ; Cr_Data1[1] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 2.006      ;
; -1.043 ; Cr_Data1[3] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.997      ;
; -1.040 ; Cb_Data1[1] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 1.988      ;
; -1.039 ; Cr_Data1[0] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.038     ; 1.989      ;
; -1.037 ; Cb_Data1[3] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 1.986      ;
; -1.037 ; Cb_Data1[4] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.141      ; 2.166      ;
; -1.029 ; Y_Data1[6]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.033     ; 1.984      ;
; -1.029 ; Cr_Data1[6] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.983      ;
; -1.025 ; Cb_Data1[2] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.035     ; 1.978      ;
; -1.024 ; Y_Data1[2]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.978      ;
; -1.023 ; Cb_Data1[7] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.035     ; 1.976      ;
; -1.021 ; Y_Data1[1]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.142      ; 2.151      ;
; -1.018 ; Y_Data1[3]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.038     ; 1.968      ;
; -1.011 ; Cb_Data1[1] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.141      ; 2.140      ;
; -1.006 ; Y_Data1[2]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.142      ; 2.136      ;
; -1.005 ; Cb_Data1[6] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 1.954      ;
; -1.003 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.500        ; 1.430      ; 2.911      ;
; -1.001 ; Cr_Data1[7] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.142      ; 2.131      ;
; -1.000 ; Y_Data1[6]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.038     ; 1.950      ;
; -0.995 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.500        ; 1.430      ; 2.903      ;
; -0.993 ; Cb_Data1[4] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 1.942      ;
; -0.989 ; Cr_Data1[6] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.142      ; 2.119      ;
; -0.989 ; Cr_Data1[7] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.943      ;
; -0.987 ; Cb_Data1[5] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.035     ; 1.940      ;
; -0.985 ; Cr_Data1[1] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.939      ;
; -0.977 ; Y_Data1[1]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.038     ; 1.927      ;
; -0.977 ; Cr_Data1[3] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.931      ;
; -0.976 ; Cr_Data1[5] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.930      ;
; -0.970 ; Cr_Data1[3] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.038     ; 1.920      ;
; -0.963 ; Cr_Data1[1] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.038     ; 1.913      ;
; -0.962 ; Y_Data1[4]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.916      ;
; -0.962 ; Y_Data1[6]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.033     ; 1.917      ;
; -0.958 ; Cb_Data1[5] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 1.906      ;
; -0.947 ; Cr_Data1[5] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 1.896      ;
; -0.946 ; Cb_Data1[0] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.035     ; 1.899      ;
; -0.945 ; Cr_Data1[6] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.038     ; 1.895      ;
; -0.942 ; Cr_Data1[7] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 1.891      ;
; -0.941 ; Cb_Data1[2] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 1.890      ;
; -0.940 ; Y_Data1[2]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.038     ; 1.890      ;
; -0.939 ; Cb_Data1[7] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 1.888      ;
; -0.936 ; Y_Data1[0]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.890      ;
; -0.933 ; Y_Data1[4]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 1.882      ;
; -0.923 ; Cb_Data1[5] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.141      ; 2.052      ;
; -0.922 ; Y_Data1[6]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.143      ; 2.053      ;
; -0.920 ; Cr_Data1[4] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.874      ;
; -0.920 ; Cb_Data1[5] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.035     ; 1.873      ;
; -0.919 ; Cb_Data1[1] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.035     ; 1.872      ;
; -0.917 ; Cb_Data1[0] ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 1.865      ;
; -0.916 ; Cb_Data1[1] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 1.865      ;
; -0.909 ; Cr_Data1[5] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.863      ;
; -0.907 ; Y_Data1[0]  ; B_temp[16] ; clk_llc      ; clk_llc     ; 1.000        ; -0.039     ; 1.856      ;
; -0.901 ; Y_Data2[2]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.033     ; 1.856      ;
; -0.895 ; Y_Data1[4]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.849      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_div[1]'                                                           ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.230 ; vadr[1]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.180      ;
; -0.220 ; href2     ; vdata[0]  ; href         ; clk_div[1]  ; 1.000        ; 0.559      ; 1.757      ;
; -0.220 ; href2     ; vdata[4]  ; href         ; clk_div[1]  ; 1.000        ; 0.559      ; 1.757      ;
; -0.220 ; href2     ; vdata[10] ; href         ; clk_div[1]  ; 1.000        ; 0.559      ; 1.757      ;
; -0.220 ; href2     ; vdata[11] ; href         ; clk_div[1]  ; 1.000        ; 0.559      ; 1.757      ;
; -0.185 ; vadr[0]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.135      ;
; -0.170 ; vadr[1]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.120      ;
; -0.166 ; vadr[1]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.116      ;
; -0.166 ; vadr[3]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.116      ;
; -0.153 ; vadr[0]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.103      ;
; -0.122 ; vadr[2]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.072      ;
; -0.121 ; vadr[0]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.071      ;
; -0.106 ; vadr[1]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.056      ;
; -0.106 ; vadr[3]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.056      ;
; -0.102 ; vadr[1]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.052      ;
; -0.102 ; vadr[3]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.052      ;
; -0.100 ; vadr[5]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.050      ;
; -0.089 ; vadr[2]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.039      ;
; -0.089 ; vadr[0]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.039      ;
; -0.058 ; vadr[2]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.008      ;
; -0.057 ; vadr[4]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.007      ;
; -0.057 ; vadr[0]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.007      ;
; -0.042 ; vadr[1]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.992      ;
; -0.042 ; vadr[3]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.992      ;
; -0.040 ; vadr[5]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.990      ;
; -0.038 ; vadr[1]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.988      ;
; -0.038 ; vadr[7]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.988      ;
; -0.038 ; vadr[3]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.988      ;
; -0.036 ; vadr[5]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.986      ;
; -0.025 ; vadr[4]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.975      ;
; -0.025 ; vadr[2]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.975      ;
; -0.025 ; vadr[0]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.975      ;
; 0.006  ; vadr[6]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.944      ;
; 0.006  ; vadr[2]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.944      ;
; 0.007  ; vadr[4]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.943      ;
; 0.007  ; vadr[0]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.943      ;
; 0.022  ; vadr[1]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.928      ;
; 0.022  ; vadr[7]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.928      ;
; 0.022  ; vadr[3]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.928      ;
; 0.024  ; vadr[5]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.926      ;
; 0.026  ; vadr[1]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.924      ;
; 0.026  ; vadr[9]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.924      ;
; 0.026  ; vadr[7]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.924      ;
; 0.026  ; vadr[3]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.924      ;
; 0.028  ; vadr[5]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.922      ;
; 0.038  ; vadr[6]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.912      ;
; 0.039  ; vadr[4]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.911      ;
; 0.039  ; vadr[2]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.911      ;
; 0.039  ; vadr[0]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.911      ;
; 0.044  ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; 0.500        ; 1.950      ; 2.384      ;
; 0.044  ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; 0.500        ; 1.950      ; 2.384      ;
; 0.044  ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; 0.500        ; 1.950      ; 2.384      ;
; 0.044  ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; 0.500        ; 1.950      ; 2.384      ;
; 0.044  ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; 0.500        ; 1.950      ; 2.384      ;
; 0.044  ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; 0.500        ; 1.950      ; 2.384      ;
; 0.044  ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; 0.500        ; 1.950      ; 2.384      ;
; 0.044  ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; 0.500        ; 1.950      ; 2.384      ;
; 0.044  ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; 0.500        ; 1.950      ; 2.384      ;
; 0.044  ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; 0.500        ; 1.950      ; 2.384      ;
; 0.044  ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; 0.500        ; 1.950      ; 2.384      ;
; 0.044  ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; 0.500        ; 1.950      ; 2.384      ;
; 0.044  ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; 0.500        ; 1.950      ; 2.384      ;
; 0.044  ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; 0.500        ; 1.950      ; 2.384      ;
; 0.044  ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; 0.500        ; 1.950      ; 2.384      ;
; 0.070  ; vadr[8]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.880      ;
; 0.070  ; vadr[6]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.880      ;
; 0.070  ; vadr[2]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.880      ;
; 0.071  ; vadr[4]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.879      ;
; 0.071  ; vadr[0]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.879      ;
; 0.086  ; vadr[1]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.864      ;
; 0.086  ; vadr[9]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.864      ;
; 0.086  ; vadr[7]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.864      ;
; 0.086  ; vadr[3]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.864      ;
; 0.088  ; vadr[5]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.862      ;
; 0.090  ; vadr[1]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.860      ;
; 0.090  ; vadr[11]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.860      ;
; 0.090  ; vadr[9]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.860      ;
; 0.090  ; vadr[7]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.860      ;
; 0.090  ; vadr[3]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.860      ;
; 0.092  ; vadr[5]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.858      ;
; 0.097  ; href      ; vdata[0]  ; href         ; clk_div[1]  ; 0.500        ; 1.925      ; 2.306      ;
; 0.097  ; href      ; vdata[4]  ; href         ; clk_div[1]  ; 0.500        ; 1.925      ; 2.306      ;
; 0.097  ; href      ; vdata[10] ; href         ; clk_div[1]  ; 0.500        ; 1.925      ; 2.306      ;
; 0.097  ; href      ; vdata[11] ; href         ; clk_div[1]  ; 0.500        ; 1.925      ; 2.306      ;
; 0.101  ; href      ; vadr[0]   ; href         ; clk_div[1]  ; 0.500        ; 1.950      ; 2.327      ;
; 0.101  ; href      ; vadr[1]   ; href         ; clk_div[1]  ; 0.500        ; 1.950      ; 2.327      ;
; 0.101  ; href      ; vadr[2]   ; href         ; clk_div[1]  ; 0.500        ; 1.950      ; 2.327      ;
; 0.101  ; href      ; vadr[3]   ; href         ; clk_div[1]  ; 0.500        ; 1.950      ; 2.327      ;
; 0.101  ; href      ; vadr[4]   ; href         ; clk_div[1]  ; 0.500        ; 1.950      ; 2.327      ;
; 0.101  ; href      ; vadr[5]   ; href         ; clk_div[1]  ; 0.500        ; 1.950      ; 2.327      ;
; 0.101  ; href      ; vadr[6]   ; href         ; clk_div[1]  ; 0.500        ; 1.950      ; 2.327      ;
; 0.101  ; href      ; vadr[7]   ; href         ; clk_div[1]  ; 0.500        ; 1.950      ; 2.327      ;
; 0.101  ; href      ; vadr[8]   ; href         ; clk_div[1]  ; 0.500        ; 1.950      ; 2.327      ;
; 0.101  ; href      ; vadr[9]   ; href         ; clk_div[1]  ; 0.500        ; 1.950      ; 2.327      ;
; 0.101  ; href      ; vadr[10]  ; href         ; clk_div[1]  ; 0.500        ; 1.950      ; 2.327      ;
; 0.101  ; href      ; vadr[11]  ; href         ; clk_div[1]  ; 0.500        ; 1.950      ; 2.327      ;
; 0.101  ; href      ; vadr[12]  ; href         ; clk_div[1]  ; 0.500        ; 1.950      ; 2.327      ;
; 0.101  ; href      ; vadr[13]  ; href         ; clk_div[1]  ; 0.500        ; 1.950      ; 2.327      ;
; 0.101  ; href      ; vadr[14]  ; href         ; clk_div[1]  ; 0.500        ; 1.950      ; 2.327      ;
; 0.102  ; vadr[8]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.848      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_llc2'                                                               ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.145 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.500        ; 1.261      ; 1.987      ;
; 0.364  ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.037     ; 0.587      ;
; 0.588  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 1.000        ; 1.261      ; 1.754      ;
; 0.606  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.037     ; 0.345      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'vadr[14]'                                                                  ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.162 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.788      ;
; 0.166 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.784      ;
; 0.175 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.775      ;
; 0.178 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.772      ;
; 0.204 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.746      ;
; 0.210 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.740      ;
; 0.239 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.711      ;
; 0.241 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.709      ;
; 0.242 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.708      ;
; 0.297 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.157      ; 0.848      ;
; 0.335 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.157      ; 0.810      ;
; 0.341 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.157      ; 0.804      ;
; 0.363 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.157      ; 0.782      ;
; 0.405 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.157      ; 0.740      ;
; 0.414 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.046     ; 0.528      ;
; 0.426 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.524      ;
; 0.434 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.516      ;
; 0.434 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.516      ;
; 0.443 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.507      ;
; 0.444 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.506      ;
; 0.605 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.345      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'href'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.642 ; href2     ; href2   ; href         ; href        ; 1.000        ; -0.021     ; 0.345      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'odd'                                                                ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.642 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 1.000        ; -0.021     ; 0.345      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_div[1]'                                                            ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.467 ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; 0.000        ; 2.015      ; 1.660      ;
; -0.467 ; odd       ; vdata[4]  ; odd          ; clk_div[1]  ; 0.000        ; 2.015      ; 1.660      ;
; -0.467 ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; 0.000        ; 2.015      ; 1.660      ;
; -0.467 ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; 0.000        ; 2.015      ; 1.660      ;
; -0.401 ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; 0.000        ; 2.041      ; 1.845      ;
; -0.286 ; href      ; vadr[0]   ; href         ; clk_div[1]  ; 0.000        ; 2.041      ; 1.867      ;
; -0.286 ; href      ; vadr[1]   ; href         ; clk_div[1]  ; 0.000        ; 2.041      ; 1.867      ;
; -0.286 ; href      ; vadr[2]   ; href         ; clk_div[1]  ; 0.000        ; 2.041      ; 1.867      ;
; -0.286 ; href      ; vadr[3]   ; href         ; clk_div[1]  ; 0.000        ; 2.041      ; 1.867      ;
; -0.286 ; href      ; vadr[4]   ; href         ; clk_div[1]  ; 0.000        ; 2.041      ; 1.867      ;
; -0.286 ; href      ; vadr[5]   ; href         ; clk_div[1]  ; 0.000        ; 2.041      ; 1.867      ;
; -0.286 ; href      ; vadr[6]   ; href         ; clk_div[1]  ; 0.000        ; 2.041      ; 1.867      ;
; -0.286 ; href      ; vadr[7]   ; href         ; clk_div[1]  ; 0.000        ; 2.041      ; 1.867      ;
; -0.286 ; href      ; vadr[8]   ; href         ; clk_div[1]  ; 0.000        ; 2.041      ; 1.867      ;
; -0.286 ; href      ; vadr[9]   ; href         ; clk_div[1]  ; 0.000        ; 2.041      ; 1.867      ;
; -0.286 ; href      ; vadr[10]  ; href         ; clk_div[1]  ; 0.000        ; 2.041      ; 1.867      ;
; -0.286 ; href      ; vadr[11]  ; href         ; clk_div[1]  ; 0.000        ; 2.041      ; 1.867      ;
; -0.286 ; href      ; vadr[12]  ; href         ; clk_div[1]  ; 0.000        ; 2.041      ; 1.867      ;
; -0.286 ; href      ; vadr[13]  ; href         ; clk_div[1]  ; 0.000        ; 2.041      ; 1.867      ;
; -0.286 ; href      ; vadr[14]  ; href         ; clk_div[1]  ; 0.000        ; 2.041      ; 1.867      ;
; -0.265 ; href      ; vdata[0]  ; href         ; clk_div[1]  ; 0.000        ; 2.015      ; 1.862      ;
; -0.265 ; href      ; vdata[4]  ; href         ; clk_div[1]  ; 0.000        ; 2.015      ; 1.862      ;
; -0.265 ; href      ; vdata[10] ; href         ; clk_div[1]  ; 0.000        ; 2.015      ; 1.862      ;
; -0.265 ; href      ; vdata[11] ; href         ; clk_div[1]  ; 0.000        ; 2.015      ; 1.862      ;
; -0.229 ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; 0.000        ; 2.041      ; 1.924      ;
; -0.229 ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; 0.000        ; 2.041      ; 1.924      ;
; -0.229 ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; 0.000        ; 2.041      ; 1.924      ;
; -0.229 ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; 0.000        ; 2.041      ; 1.924      ;
; -0.229 ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; 0.000        ; 2.041      ; 1.924      ;
; -0.229 ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; 0.000        ; 2.041      ; 1.924      ;
; -0.229 ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; 0.000        ; 2.041      ; 1.924      ;
; -0.229 ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; 0.000        ; 2.041      ; 1.924      ;
; -0.229 ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; 0.000        ; 2.041      ; 1.924      ;
; -0.229 ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; 0.000        ; 2.041      ; 1.924      ;
; -0.229 ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; 0.000        ; 2.041      ; 1.924      ;
; -0.229 ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; 0.000        ; 2.041      ; 1.924      ;
; -0.229 ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; 0.000        ; 2.041      ; 1.924      ;
; -0.229 ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; 0.000        ; 2.041      ; 1.924      ;
; -0.229 ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; 0.000        ; 2.041      ; 1.924      ;
; -0.224 ; G_int[17] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.775      ; 0.663      ;
; -0.222 ; B_int[17] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.775      ; 0.665      ;
; -0.219 ; B_int[16] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.775      ; 0.668      ;
; -0.212 ; R_int[17] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.775      ; 0.675      ;
; -0.167 ; B_int[18] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.775      ; 0.720      ;
; -0.166 ; B_int[18] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.775      ; 0.721      ;
; -0.163 ; B_int[18] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.775      ; 0.724      ;
; -0.163 ; B_int[18] ; vdata[4]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.775      ; 0.724      ;
; 0.231  ; href2     ; vadr[0]   ; href         ; clk_div[1]  ; 0.000        ; 0.732      ; 1.075      ;
; 0.231  ; href2     ; vadr[1]   ; href         ; clk_div[1]  ; 0.000        ; 0.732      ; 1.075      ;
; 0.231  ; href2     ; vadr[2]   ; href         ; clk_div[1]  ; 0.000        ; 0.732      ; 1.075      ;
; 0.231  ; href2     ; vadr[3]   ; href         ; clk_div[1]  ; 0.000        ; 0.732      ; 1.075      ;
; 0.231  ; href2     ; vadr[4]   ; href         ; clk_div[1]  ; 0.000        ; 0.732      ; 1.075      ;
; 0.231  ; href2     ; vadr[5]   ; href         ; clk_div[1]  ; 0.000        ; 0.732      ; 1.075      ;
; 0.231  ; href2     ; vadr[6]   ; href         ; clk_div[1]  ; 0.000        ; 0.732      ; 1.075      ;
; 0.231  ; href2     ; vadr[7]   ; href         ; clk_div[1]  ; 0.000        ; 0.732      ; 1.075      ;
; 0.231  ; href2     ; vadr[8]   ; href         ; clk_div[1]  ; 0.000        ; 0.732      ; 1.075      ;
; 0.231  ; href2     ; vadr[9]   ; href         ; clk_div[1]  ; 0.000        ; 0.732      ; 1.075      ;
; 0.231  ; href2     ; vadr[10]  ; href         ; clk_div[1]  ; 0.000        ; 0.732      ; 1.075      ;
; 0.231  ; href2     ; vadr[11]  ; href         ; clk_div[1]  ; 0.000        ; 0.732      ; 1.075      ;
; 0.231  ; href2     ; vadr[12]  ; href         ; clk_div[1]  ; 0.000        ; 0.732      ; 1.075      ;
; 0.231  ; href2     ; vadr[13]  ; href         ; clk_div[1]  ; 0.000        ; 0.732      ; 1.075      ;
; 0.231  ; href2     ; vadr[14]  ; href         ; clk_div[1]  ; 0.000        ; 0.732      ; 1.075      ;
; 0.284  ; vadr[1]   ; vadr[1]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.404      ;
; 0.284  ; vadr[5]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.404      ;
; 0.285  ; vadr[2]   ; vadr[2]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[3]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[4]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[7]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[9]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[11]  ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[12]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.286  ; vadr[6]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.406      ;
; 0.286  ; vadr[8]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.406      ;
; 0.286  ; vadr[10]  ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.406      ;
; 0.295  ; vadr[13]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.415      ;
; 0.296  ; vadr[0]   ; vadr[0]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.416      ;
; 0.344  ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; -0.500       ; 2.041      ; 2.090      ;
; 0.428  ; vadr[1]   ; vadr[2]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.548      ;
; 0.428  ; vadr[5]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.548      ;
; 0.429  ; vadr[3]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.549      ;
; 0.429  ; vadr[11]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.549      ;
; 0.429  ; vadr[7]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.549      ;
; 0.429  ; vadr[9]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.549      ;
; 0.437  ; vadr[4]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.557      ;
; 0.437  ; vadr[2]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.557      ;
; 0.437  ; vadr[12]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.557      ;
; 0.438  ; vadr[0]   ; vadr[1]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.558      ;
; 0.438  ; vadr[10]  ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.558      ;
; 0.439  ; vadr[13]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.559      ;
; 0.439  ; vadr[6]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.559      ;
; 0.439  ; vadr[8]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.559      ;
; 0.439  ; vadr[4]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.559      ;
; 0.439  ; vadr[2]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.559      ;
; 0.439  ; vadr[12]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.559      ;
; 0.440  ; vadr[0]   ; vadr[2]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.560      ;
; 0.440  ; vadr[10]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.560      ;
; 0.441  ; vadr[6]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.561      ;
; 0.441  ; vadr[8]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.561      ;
; 0.486  ; vadr[1]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.606      ;
; 0.486  ; vadr[5]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.606      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_llc'                                                                   ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.092 ; clk_div[1]  ; vpo_wrxd1   ; clk_div[1]   ; clk_llc     ; 0.000        ; 1.312      ; 1.435      ;
; 0.169  ; B_temp[18]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.045      ; 0.296      ;
; 0.186  ; R_temp[17]  ; R_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 0.305      ;
; 0.238  ; G_temp[17]  ; G_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 0.357      ;
; 0.255  ; vpo_wrxd2   ; vpo_wrxd3   ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.375      ;
; 0.270  ; vpo_wrxd1   ; vpo_wrxd2   ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.390      ;
; 0.356  ; B_temp[16]  ; B_int[16]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.480      ;
; 0.417  ; B_temp[17]  ; B_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.540      ;
; 0.422  ; odd         ; CodeCnt[0]  ; odd          ; clk_llc     ; 0.000        ; 1.491      ; 2.025      ;
; 0.479  ; odd         ; CodeCnt[1]  ; odd          ; clk_llc     ; 0.000        ; 1.491      ; 2.082      ;
; 0.484  ; B_temp[18]  ; B_int[18]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.139     ; 0.427      ;
; 0.500  ; CodeCnt[0]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.031      ; 0.613      ;
; 0.531  ; Y_Data2[7]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.651      ;
; 0.567  ; clk_div[1]  ; vpo_wrxd1   ; clk_div[1]   ; clk_llc     ; -0.500       ; 1.312      ; 1.594      ;
; 0.571  ; Y_Data2[7]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.226      ; 0.879      ;
; 0.581  ; Y_Data2[7]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.705      ;
; 0.582  ; CodeCnt[1]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.031      ; 0.695      ;
; 0.609  ; Y_Data2[7]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.729      ;
; 0.620  ; Y_Data2[6]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.740      ;
; 0.624  ; href        ; CodeCnt[0]  ; href         ; clk_llc     ; 0.000        ; 1.491      ; 2.227      ;
; 0.629  ; Y_Data2[5]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.749      ;
; 0.646  ; Y_Data2[6]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.770      ;
; 0.655  ; Y_Data2[5]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.779      ;
; 0.660  ; Y_Data2[6]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.226      ; 0.968      ;
; 0.669  ; Y_Data2[5]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.226      ; 0.977      ;
; 0.674  ; Y_Data2[6]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.794      ;
; 0.680  ; CodeCnt[0]  ; CodeCnt[0]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.045      ; 0.807      ;
; 0.681  ; href        ; CodeCnt[1]  ; href         ; clk_llc     ; 0.000        ; 1.491      ; 2.284      ;
; 0.683  ; Y_Data2[5]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.803      ;
; 0.711  ; CodeCnt[0]  ; CodeCnt[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.045      ; 0.838      ;
; 0.732  ; odd         ; vpo_wrxd1   ; odd          ; clk_llc     ; 0.000        ; 1.312      ; 2.156      ;
; 0.733  ; Y_Data2[7]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.857      ;
; 0.739  ; Y_Data1[7]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 0.861      ;
; 0.747  ; CodeCnt[1]  ; CodeCnt[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.045      ; 0.874      ;
; 0.750  ; CodeCnt[1]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.153     ; 0.679      ;
; 0.761  ; CodeCnt[1]  ; B_int[18]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.153     ; 0.690      ;
; 0.761  ; CodeCnt[1]  ; B_int[16]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.153     ; 0.690      ;
; 0.761  ; CodeCnt[1]  ; B_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.153     ; 0.690      ;
; 0.761  ; CodeCnt[1]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.153     ; 0.690      ;
; 0.761  ; CodeCnt[1]  ; G_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.153     ; 0.690      ;
; 0.761  ; CodeCnt[1]  ; R_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.153     ; 0.690      ;
; 0.774  ; Y_Data1[7]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 0.892      ;
; 0.798  ; Y_Data2[6]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.922      ;
; 0.807  ; Y_Data2[5]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.931      ;
; 0.811  ; CodeCnt[0]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.153     ; 0.740      ;
; 0.853  ; CodeCnt[1]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.157     ; 0.778      ;
; 0.877  ; Y_Data1[7]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.224      ; 1.183      ;
; 0.885  ; CodeCnt[1]  ; Cb_Data1[4] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.812      ;
; 0.885  ; CodeCnt[1]  ; Cb_Data1[2] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.812      ;
; 0.885  ; CodeCnt[1]  ; Cb_Data1[3] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.812      ;
; 0.885  ; CodeCnt[1]  ; Cb_Data1[5] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.812      ;
; 0.885  ; CodeCnt[1]  ; Cb_Data1[6] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.812      ;
; 0.885  ; CodeCnt[1]  ; Cb_Data1[7] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.812      ;
; 0.885  ; CodeCnt[1]  ; Cb_Data1[0] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.812      ;
; 0.885  ; CodeCnt[1]  ; Cb_Data1[1] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.812      ;
; 0.889  ; Y_Data1[7]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 1.011      ;
; 0.890  ; Y_Data1[7]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.008      ;
; 0.893  ; Y_Data1[6]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 1.012      ;
; 0.898  ; CodeCnt[0]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.157     ; 0.823      ;
; 0.913  ; Y_Data2[3]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 1.033      ;
; 0.915  ; Y_Data2[4]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 1.035      ;
; 0.920  ; Y_Data1[4]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.038      ;
; 0.921  ; Y_Data1[6]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 1.044      ;
; 0.924  ; Cr_Data1[7] ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 1.046      ;
; 0.930  ; Cr_Data1[6] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.048      ;
; 0.930  ; Cb_Data1[7] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.035      ; 1.047      ;
; 0.934  ; href        ; vpo_wrxd1   ; href         ; clk_llc     ; 0.000        ; 1.312      ; 2.358      ;
; 0.937  ; Cr_Data1[5] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.055      ;
; 0.943  ; Cb_Data1[7] ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.035      ; 1.060      ;
; 0.946  ; CodeCnt[0]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.153     ; 0.875      ;
; 0.950  ; Cr_Data1[6] ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.068      ;
; 0.953  ; Y_Data2[3]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.226      ; 1.261      ;
; 0.954  ; CodeCnt[0]  ; Cb_Data1[4] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.881      ;
; 0.954  ; CodeCnt[0]  ; Cb_Data1[2] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.881      ;
; 0.954  ; CodeCnt[0]  ; Cb_Data1[3] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.881      ;
; 0.954  ; CodeCnt[0]  ; Cb_Data1[5] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.881      ;
; 0.954  ; CodeCnt[0]  ; Cb_Data1[6] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.881      ;
; 0.954  ; CodeCnt[0]  ; Cb_Data1[7] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.881      ;
; 0.954  ; CodeCnt[0]  ; Cb_Data1[0] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.881      ;
; 0.954  ; CodeCnt[0]  ; Cb_Data1[1] ; clk_llc      ; clk_llc     ; 0.000        ; -0.155     ; 0.881      ;
; 0.957  ; Cr_Data1[5] ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.075      ;
; 0.958  ; Y_Data2[2]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 1.078      ;
; 0.959  ; Y_Data2[4]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.226      ; 1.267      ;
; 0.972  ; Y_Data2[2]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 1.092      ;
; 0.978  ; Y_Data1[6]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.225      ; 1.285      ;
; 0.983  ; Y_Data1[6]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 1.106      ;
; 0.984  ; Y_Data1[5]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.102      ;
; 0.985  ; Y_Data2[4]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 1.109      ;
; 0.988  ; Cr_Data1[7] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.106      ;
; 0.994  ; Y_Data2[3]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 1.118      ;
; 0.998  ; Y_Data1[5]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 1.120      ;
; 0.999  ; Y_Data1[5]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.224      ; 1.305      ;
; 1.004  ; Cr_Data1[7] ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.122      ;
; 1.008  ; Cr_Data1[3] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.126      ;
; 1.009  ; Y_Data1[6]  ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 1.128      ;
; 1.013  ; Y_Data2[4]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 1.133      ;
; 1.014  ; Y_Data2[3]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 1.134      ;
; 1.021  ; Cr_Data1[3] ; B_temp[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.139      ;
; 1.023  ; Y_Data1[4]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.224      ; 1.329      ;
; 1.031  ; Cr_Data1[6] ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 1.153      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_lsdr'                                                                                                                                                                ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.038 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.531      ; 1.803      ;
; 0.041 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a119~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.524      ; 1.799      ;
; 0.044 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.534      ; 1.812      ;
; 0.050 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.535      ; 1.819      ;
; 0.056 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.521      ; 1.811      ;
; 0.057 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.336      ; 1.608      ;
; 0.058 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a49~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.527      ; 1.819      ;
; 0.058 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a58~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.828      ;
; 0.058 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.535      ; 1.827      ;
; 0.060 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.534      ; 1.828      ;
; 0.061 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.831      ;
; 0.061 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a40~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.831      ;
; 0.066 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a40~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.836      ;
; 0.066 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a40~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.836      ;
; 0.067 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a40~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.538      ; 1.839      ;
; 0.072 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.516      ; 1.822      ;
; 0.075 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.845      ;
; 0.078 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.848      ;
; 0.081 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.851      ;
; 0.082 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.533      ; 1.849      ;
; 0.085 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.534      ; 1.853      ;
; 0.088 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.535      ; 1.857      ;
; 0.089 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.519      ; 1.842      ;
; 0.090 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.485      ; 1.809      ;
; 0.093 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.515      ; 1.842      ;
; 0.099 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.535      ; 1.868      ;
; 0.099 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.535      ; 1.868      ;
; 0.100 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.537      ; 1.871      ;
; 0.101 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a59~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.479      ; 1.814      ;
; 0.101 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a59~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.479      ; 1.814      ;
; 0.101 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a59~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.479      ; 1.814      ;
; 0.101 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a125~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.500      ; 1.835      ;
; 0.102 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.534      ; 1.870      ;
; 0.102 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a59~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.481      ; 1.817      ;
; 0.102 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.872      ;
; 0.102 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.872      ;
; 0.103 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.517      ; 1.854      ;
; 0.103 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.535      ; 1.872      ;
; 0.103 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.535      ; 1.872      ;
; 0.103 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.531      ; 1.868      ;
; 0.103 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.538      ; 1.875      ;
; 0.104 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.537      ; 1.875      ;
; 0.104 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a122~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.504      ; 1.842      ;
; 0.106 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.527      ; 1.867      ;
; 0.106 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.529      ; 1.869      ;
; 0.106 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.527      ; 1.867      ;
; 0.106 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.527      ; 1.867      ;
; 0.110 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.468      ; 1.812      ;
; 0.111 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.520      ; 1.865      ;
; 0.112 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.485      ; 1.831      ;
; 0.112 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.487      ; 1.833      ;
; 0.112 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.485      ; 1.831      ;
; 0.112 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a81~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.485      ; 1.831      ;
; 0.115 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a63~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.533      ; 1.882      ;
; 0.116 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a22~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.534      ; 1.884      ;
; 0.117 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.535      ; 1.886      ;
; 0.118 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.534      ; 1.886      ;
; 0.118 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.534      ; 1.886      ;
; 0.119 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.889      ;
; 0.122 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.892      ;
; 0.122 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.892      ;
; 0.123 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.504      ; 1.861      ;
; 0.123 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.538      ; 1.895      ;
; 0.125 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a121~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.517      ; 1.876      ;
; 0.125 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.497      ; 1.856      ;
; 0.125 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.499      ; 1.858      ;
; 0.125 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.497      ; 1.856      ;
; 0.125 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.497      ; 1.856      ;
; 0.126 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.521      ; 1.881      ;
; 0.126 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.530      ; 1.890      ;
; 0.126 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.491      ; 1.851      ;
; 0.126 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.493      ; 1.853      ;
; 0.126 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.491      ; 1.851      ;
; 0.126 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a92~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.491      ; 1.851      ;
; 0.127 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.518      ; 1.879      ;
; 0.127 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.497      ; 1.858      ;
; 0.127 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.499      ; 1.860      ;
; 0.127 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.497      ; 1.858      ;
; 0.127 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.497      ; 1.858      ;
; 0.128 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a53~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.507      ; 1.869      ;
; 0.128 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a53~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.507      ; 1.869      ;
; 0.128 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a53~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.507      ; 1.869      ;
; 0.129 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.510      ; 1.873      ;
; 0.129 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a66~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.496      ; 1.859      ;
; 0.129 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a53~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.509      ; 1.872      ;
; 0.129 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.510      ; 1.873      ;
; 0.131 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.521      ; 1.886      ;
; 0.131 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.514      ; 1.879      ;
; 0.132 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.491      ; 1.857      ;
; 0.132 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.493      ; 1.859      ;
; 0.132 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.491      ; 1.857      ;
; 0.132 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.491      ; 1.857      ;
; 0.132 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a51~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.496      ; 1.862      ;
; 0.134 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.491      ; 1.859      ;
; 0.134 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.516      ; 1.884      ;
; 0.135 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg      ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.905      ;
; 0.137 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a48~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.501      ; 1.872      ;
; 0.139 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a57~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.499      ; 1.872      ;
; 0.139 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a57~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.499      ; 1.872      ;
; 0.139 ; vadr[14]  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a57~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.499      ; 1.872      ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_llc2'                                                               ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.146 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.000        ; 1.315      ; 1.676      ;
; 0.181 ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.037      ; 0.300      ;
; 0.402 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.037      ; 0.521      ;
; 0.851 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; -0.500       ; 1.315      ; 1.881      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'vadr[14]'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.300      ;
; 0.215 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.241      ; 0.538      ;
; 0.227 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.241      ; 0.550      ;
; 0.273 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.393      ;
; 0.274 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.394      ;
; 0.274 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.241      ; 0.597      ;
; 0.275 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.395      ;
; 0.278 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.046      ; 0.406      ;
; 0.279 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.399      ;
; 0.284 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.404      ;
; 0.286 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.241      ; 0.609      ;
; 0.289 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.241      ; 0.612      ;
; 0.417 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.537      ;
; 0.427 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.547      ;
; 0.428 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.548      ;
; 0.429 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.549      ;
; 0.430 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.550      ;
; 0.432 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.552      ;
; 0.475 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.595      ;
; 0.487 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.607      ;
; 0.490 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.610      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'href'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.197 ; href2     ; href2   ; href         ; href        ; 0.000        ; 0.021      ; 0.300      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'odd'                                                                 ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.197 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 0.000        ; 0.021      ; 0.300      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_lsdr'                                                                                                                                      ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_lsdr ; Rise       ; clk_lsdr                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_re_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116                    ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc'                                             ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target          ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_llc ; Rise       ; clk_llc         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; B_int[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; B_int[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; B_int[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; B_temp[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; B_temp[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; B_temp[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; CodeCnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; CodeCnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; G_int[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; G_temp[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; R_int[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; R_temp[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd3       ;
; -0.254 ; -0.070       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[0]      ;
; -0.254 ; -0.070       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[1]      ;
; -0.243 ; -0.059       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[18]      ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[17]      ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[0]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[1]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[2]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[3]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[4]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[5]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[6]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[7]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[0]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[1]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[2]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[3]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[4]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[5]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[6]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[7]     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[0]      ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[1]      ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[2]      ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[3]      ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[4]      ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[5]      ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[6]      ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[7]      ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[16]       ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[17]       ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[18]       ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[16]      ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[17]       ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_temp[17]      ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[17]       ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; R_temp[17]      ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[0]      ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[1]      ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[2]      ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[3]      ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[4]      ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[5]      ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[6]      ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[7]      ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd1       ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd2       ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd3       ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[0]|clk  ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[1]|clk  ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[18]|clk  ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; clk_llc~input|o ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[16]|clk   ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_llc2 ; Rise       ; clk_llc2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 1.043  ; 1.043        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 1.043  ; 1.043        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 1.054  ; 1.054        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 1.054  ; 1.054        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 1.057  ; 1.057        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'href'                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; href  ; Rise       ; href         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; href  ; Rise       ; href2        ;
; -0.129 ; 0.055        ; 0.184          ; Low Pulse Width  ; href  ; Rise       ; href2        ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|o ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href2|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|i ;
; 0.728  ; 0.944        ; 0.216          ; High Pulse Width ; href  ; Rise       ; href2        ;
; 0.946  ; 0.946        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href2|clk    ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|o ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'odd'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; odd   ; Rise       ; odd          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; odd   ; Rise       ; vadr[15]     ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]     ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|o  ;
; 0.113  ; 0.113        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|i  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; odd   ; Rise       ; vadr[15]     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; vadr[15]|clk ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|o  ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[4]                    ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[4]                    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[4]|clk                ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[4]                    ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[4]|clk                ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.137  ; 0.321        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+----------------+------------+--------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+-------+------------+-----------------+
; href           ; clk_div[1] ; -0.061 ; 0.373 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.038  ; 0.426 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 0.188  ; 0.595 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; 1.182  ; 1.714 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; 0.972  ; 1.531 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; 1.740  ; 2.681 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; 1.276  ; 2.099 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; 1.227  ; 2.051 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; 1.276  ; 2.099 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; 1.064  ; 1.853 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; 1.001  ; 1.790 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; 1.199  ; 2.031 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; 1.261  ; 2.090 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; 0.936  ; 1.726 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; 1.235  ; 2.050 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; 1.431  ; 1.936 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; 4.029  ; 5.205 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; 2.716  ; 3.846 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; 2.657  ; 3.754 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; 2.741  ; 3.843 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; 2.655  ; 3.745 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; 2.500  ; 3.572 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; 2.554  ; 3.646 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; 2.611  ; 3.698 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; 2.639  ; 3.713 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; 2.715  ; 3.825 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; 2.646  ; 3.724 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; 2.440  ; 3.514 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; 2.478  ; 3.541 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; 2.427  ; 3.491 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; 3.219  ; 4.265 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; 4.029  ; 5.205 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; 3.418  ; 4.202 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; 2.036  ; 3.003 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; 1.655  ; 2.555 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; 1.838  ; 2.763 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 0.821  ; 1.236 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; 0.828  ; 1.266 ; Rise       ; clk_lsdr        ;
+----------------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; href           ; clk_div[1] ; 0.256  ; -0.195 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.437  ; -0.027 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 0.207  ; -0.202 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; -0.654 ; -1.163 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; -0.452 ; -0.987 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; -1.539 ; -2.463 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; -0.646 ; -1.425 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; -0.876 ; -1.669 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; -0.724 ; -1.510 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; -0.761 ; -1.538 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; -0.705 ; -1.487 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; -0.931 ; -1.736 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; -0.789 ; -1.573 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; -0.646 ; -1.425 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; -0.737 ; -1.504 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; -0.893 ; -1.376 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; -1.232 ; -2.124 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; -1.496 ; -2.432 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; -1.463 ; -2.393 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; -1.605 ; -2.549 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; -1.427 ; -2.348 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; -1.304 ; -2.209 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; -1.242 ; -2.155 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; -1.557 ; -2.502 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; -1.425 ; -2.344 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; -1.509 ; -2.443 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; -1.649 ; -2.601 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; -1.232 ; -2.124 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; -1.409 ; -2.322 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; -1.239 ; -2.138 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; -1.539 ; -2.436 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; -2.529 ; -3.440 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; -1.650 ; -2.545 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; -1.327 ; -2.208 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; -1.099 ; -1.962 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; -0.859 ; -1.676 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; -0.616 ; -1.035 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; -0.608 ; -1.042 ; Rise       ; clk_lsdr        ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 7.354 ; 7.688 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 7.310 ; 7.586 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 6.578 ; 7.045 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 6.931 ; 7.285 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 7.042 ; 7.294 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 7.154 ; 7.407 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 6.097 ; 6.341 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 6.663 ; 6.895 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 6.235 ; 6.473 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 6.433 ; 6.913 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 6.668 ; 6.944 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 6.229 ; 6.432 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 7.354 ; 7.688 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 6.787 ; 7.177 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 6.581 ; 6.804 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 7.149 ; 7.433 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 6.758 ; 7.007 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 4.651 ; 4.719 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 5.101 ; 5.406 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 6.188 ; 6.348 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 4.988 ; 5.192 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 5.924 ; 6.115 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 4.131 ; 4.173 ; Rise       ; vadr[14]        ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 4.569 ; 4.703 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 5.294 ; 5.519 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 4.805 ; 4.998 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 5.417 ; 5.710 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 4.953 ; 5.197 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 5.280 ; 5.495 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 4.575 ; 4.713 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 4.771 ; 4.922 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 4.766 ; 4.956 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 4.736 ; 4.927 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 5.341 ; 5.570 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 4.813 ; 5.005 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 5.400 ; 5.649 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 5.291 ; 5.543 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 4.604 ; 4.781 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 5.029 ; 5.218 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 4.569 ; 4.703 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 4.105 ; 4.273 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 4.905 ; 5.179 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 4.353 ; 4.548 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 4.805 ; 5.001 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 5.682 ; 5.879 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 3.977 ; 4.018 ; Rise       ; vadr[14]        ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; eamem_csx  ; eamem_data[0]  ; 3.544 ; 3.530 ; 4.314 ; 4.300 ;
; eamem_csx  ; eamem_data[1]  ; 3.544 ; 3.530 ; 4.314 ; 4.300 ;
; eamem_csx  ; eamem_data[2]  ; 3.428 ; 3.427 ; 4.177 ; 4.176 ;
; eamem_csx  ; eamem_data[3]  ; 3.655 ; 3.654 ; 4.436 ; 4.435 ;
; eamem_csx  ; eamem_data[4]  ; 3.800 ; 3.799 ; 4.606 ; 4.605 ;
; eamem_csx  ; eamem_data[5]  ; 3.655 ; 3.654 ; 4.436 ; 4.435 ;
; eamem_csx  ; eamem_data[6]  ; 3.839 ; 3.838 ; 4.645 ; 4.644 ;
; eamem_csx  ; eamem_data[7]  ; 3.800 ; 3.799 ; 4.606 ; 4.605 ;
; eamem_csx  ; eamem_data[8]  ; 3.655 ; 3.654 ; 4.436 ; 4.435 ;
; eamem_csx  ; eamem_data[9]  ; 3.839 ; 3.838 ; 4.645 ; 4.644 ;
; eamem_csx  ; eamem_data[10] ; 3.839 ; 3.838 ; 4.645 ; 4.644 ;
; eamem_csx  ; eamem_data[11] ; 3.992 ; 3.991 ; 4.818 ; 4.817 ;
; eamem_csx  ; eamem_data[12] ; 3.813 ; 3.812 ; 4.616 ; 4.615 ;
; eamem_csx  ; eamem_data[13] ; 3.991 ; 3.990 ; 4.824 ; 4.823 ;
; eamem_csx  ; eamem_data[14] ; 3.991 ; 3.990 ; 4.824 ; 4.823 ;
; eamem_csx  ; eamem_data[15] ; 3.641 ; 3.640 ; 4.420 ; 4.419 ;
; eamem_csx  ; eamem_waitx    ; 6.208 ;       ;       ; 7.377 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; eamem_csx  ; eamem_data[0]  ; 3.430 ; 3.416 ; 4.191 ; 4.177 ;
; eamem_csx  ; eamem_data[1]  ; 3.430 ; 3.416 ; 4.191 ; 4.177 ;
; eamem_csx  ; eamem_data[2]  ; 3.322 ; 3.321 ; 4.063 ; 4.062 ;
; eamem_csx  ; eamem_data[3]  ; 3.540 ; 3.539 ; 4.311 ; 4.310 ;
; eamem_csx  ; eamem_data[4]  ; 3.679 ; 3.678 ; 4.476 ; 4.475 ;
; eamem_csx  ; eamem_data[5]  ; 3.540 ; 3.539 ; 4.311 ; 4.310 ;
; eamem_csx  ; eamem_data[6]  ; 3.716 ; 3.715 ; 4.513 ; 4.512 ;
; eamem_csx  ; eamem_data[7]  ; 3.679 ; 3.678 ; 4.476 ; 4.475 ;
; eamem_csx  ; eamem_data[8]  ; 3.540 ; 3.539 ; 4.311 ; 4.310 ;
; eamem_csx  ; eamem_data[9]  ; 3.716 ; 3.715 ; 4.513 ; 4.512 ;
; eamem_csx  ; eamem_data[10] ; 3.716 ; 3.715 ; 4.513 ; 4.512 ;
; eamem_csx  ; eamem_data[11] ; 3.864 ; 3.863 ; 4.678 ; 4.677 ;
; eamem_csx  ; eamem_data[12] ; 3.692 ; 3.691 ; 4.484 ; 4.483 ;
; eamem_csx  ; eamem_data[13] ; 3.863 ; 3.862 ; 4.685 ; 4.684 ;
; eamem_csx  ; eamem_data[14] ; 3.863 ; 3.862 ; 4.685 ; 4.684 ;
; eamem_csx  ; eamem_data[15] ; 3.526 ; 3.525 ; 4.296 ; 4.295 ;
; eamem_csx  ; eamem_waitx    ; 5.960 ;       ;       ; 7.109 ;
+------------+----------------+-------+-------+-------+-------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.500    ; -0.763 ; N/A      ; N/A     ; -3.000              ;
;  clk_div[1]      ; -1.654    ; -0.763 ; N/A      ; N/A     ; -1.285              ;
;  clk_llc         ; -4.027    ; -0.104 ; N/A      ; N/A     ; -3.000              ;
;  clk_llc2        ; -0.521    ; 0.146  ; N/A      ; N/A     ; -3.000              ;
;  clk_lsdr        ; -5.500    ; 0.024  ; N/A      ; N/A     ; -3.000              ;
;  href            ; 0.203     ; 0.197  ; N/A      ; N/A     ; -3.000              ;
;  odd             ; 0.203     ; 0.197  ; N/A      ; N/A     ; -3.000              ;
;  vadr[14]        ; -0.836    ; 0.180  ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS  ; -2790.201 ; -8.902 ; 0.0      ; 0.0     ; -1883.04            ;
;  clk_div[1]      ; -23.136   ; -8.798 ; N/A      ; N/A     ; -24.415             ;
;  clk_llc         ; -98.904   ; -0.104 ; N/A      ; N/A     ; -63.579             ;
;  clk_llc2        ; -0.521    ; 0.000  ; N/A      ; N/A     ; -5.727              ;
;  clk_lsdr        ; -2664.528 ; 0.000  ; N/A      ; N/A     ; -1773.380           ;
;  href            ; 0.000     ; 0.000  ; N/A      ; N/A     ; -4.285              ;
;  odd             ; 0.000     ; 0.000  ; N/A      ; N/A     ; -4.285              ;
;  vadr[14]        ; -3.112    ; 0.000  ; N/A      ; N/A     ; -7.710              ;
+------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; href           ; clk_div[1] ; 0.063 ; 0.373 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.166 ; 0.473 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 0.517 ; 0.602 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; 2.488 ; 2.573 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; 2.089 ; 2.219 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; 3.651 ; 4.296 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; 2.801 ; 3.264 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; 2.686 ; 3.155 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; 2.779 ; 3.260 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; 2.354 ; 2.809 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; 2.182 ; 2.669 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; 2.632 ; 3.127 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; 2.801 ; 3.264 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; 2.096 ; 2.564 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; 2.698 ; 3.152 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; 2.994 ; 3.036 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; 8.611 ; 9.233 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; 5.709 ; 6.424 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; 5.574 ; 6.270 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; 5.691 ; 6.373 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; 5.574 ; 6.238 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; 5.260 ; 5.883 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; 5.355 ; 6.023 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; 5.552 ; 6.218 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; 5.615 ; 6.238 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; 5.783 ; 6.442 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; 5.541 ; 6.174 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; 5.231 ; 5.835 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; 5.224 ; 5.837 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; 5.137 ; 5.780 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; 6.835 ; 7.472 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; 8.611 ; 9.233 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; 7.005 ; 7.606 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; 4.453 ; 5.091 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; 3.612 ; 4.211 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; 4.128 ; 4.725 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 1.683 ; 1.751 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; 1.791 ; 1.909 ; Rise       ; clk_lsdr        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; href           ; clk_div[1] ; 0.350  ; 0.296  ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.733  ; 0.635  ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 0.251  ; 0.053  ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; -0.654 ; -1.163 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; -0.452 ; -0.987 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; -1.539 ; -2.463 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; -0.646 ; -1.416 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; -0.876 ; -1.669 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; -0.724 ; -1.510 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; -0.761 ; -1.538 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; -0.705 ; -1.487 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; -0.931 ; -1.736 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; -0.789 ; -1.573 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; -0.646 ; -1.416 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; -0.737 ; -1.504 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; -0.893 ; -1.376 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; -1.232 ; -2.124 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; -1.496 ; -2.432 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; -1.463 ; -2.393 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; -1.605 ; -2.549 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; -1.427 ; -2.348 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; -1.304 ; -2.209 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; -1.242 ; -2.155 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; -1.557 ; -2.502 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; -1.425 ; -2.344 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; -1.509 ; -2.443 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; -1.649 ; -2.601 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; -1.232 ; -2.124 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; -1.409 ; -2.322 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; -1.239 ; -2.138 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; -1.539 ; -2.436 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; -2.529 ; -3.440 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; -1.650 ; -2.545 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; -1.327 ; -2.208 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; -1.099 ; -1.962 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; -0.859 ; -1.676 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; -0.616 ; -1.035 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; -0.608 ; -1.042 ; Rise       ; clk_lsdr        ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 15.156 ; 15.201 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 14.917 ; 14.960 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 13.809 ; 13.826 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 14.286 ; 14.500 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 14.446 ; 14.473 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 14.543 ; 14.495 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 12.464 ; 12.520 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 13.756 ; 13.729 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 12.798 ; 12.895 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 13.393 ; 13.525 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 13.910 ; 13.833 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 12.741 ; 12.819 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 15.156 ; 15.201 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 14.032 ; 14.141 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 13.482 ; 13.522 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 14.759 ; 14.762 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 13.907 ; 13.881 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 9.628  ; 9.529  ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 10.576 ; 10.646 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 12.867 ; 12.904 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 10.251 ; 10.219 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 12.110 ; 12.052 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 8.361  ; 8.339  ; Rise       ; vadr[14]        ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 4.569 ; 4.703 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 5.294 ; 5.519 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 4.805 ; 4.998 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 5.417 ; 5.710 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 4.953 ; 5.197 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 5.280 ; 5.495 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 4.575 ; 4.713 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 4.771 ; 4.922 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 4.766 ; 4.956 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 4.736 ; 4.927 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 5.341 ; 5.570 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 4.813 ; 5.005 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 5.400 ; 5.649 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 5.291 ; 5.543 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 4.604 ; 4.781 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 5.029 ; 5.218 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 4.569 ; 4.703 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 4.105 ; 4.273 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 4.905 ; 5.179 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 4.353 ; 4.548 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 4.805 ; 5.001 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 5.682 ; 5.879 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 3.977 ; 4.018 ; Rise       ; vadr[14]        ;
+-----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+------------+----------------+--------+-------+-------+--------+
; Input Port ; Output Port    ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------+--------+-------+-------+--------+
; eamem_csx  ; eamem_data[0]  ; 7.271  ; 7.202 ; 7.726 ; 7.657  ;
; eamem_csx  ; eamem_data[1]  ; 7.271  ; 7.202 ; 7.726 ; 7.657  ;
; eamem_csx  ; eamem_data[2]  ; 7.045  ; 6.997 ; 7.514 ; 7.466  ;
; eamem_csx  ; eamem_data[3]  ; 7.490  ; 7.442 ; 7.991 ; 7.943  ;
; eamem_csx  ; eamem_data[4]  ; 7.801  ; 7.753 ; 8.315 ; 8.267  ;
; eamem_csx  ; eamem_data[5]  ; 7.490  ; 7.442 ; 7.991 ; 7.943  ;
; eamem_csx  ; eamem_data[6]  ; 7.871  ; 7.823 ; 8.371 ; 8.323  ;
; eamem_csx  ; eamem_data[7]  ; 7.801  ; 7.753 ; 8.315 ; 8.267  ;
; eamem_csx  ; eamem_data[8]  ; 7.490  ; 7.442 ; 7.991 ; 7.943  ;
; eamem_csx  ; eamem_data[9]  ; 7.871  ; 7.823 ; 8.371 ; 8.323  ;
; eamem_csx  ; eamem_data[10] ; 7.871  ; 7.823 ; 8.371 ; 8.323  ;
; eamem_csx  ; eamem_data[11] ; 8.177  ; 8.129 ; 8.670 ; 8.622  ;
; eamem_csx  ; eamem_data[12] ; 7.834  ; 7.786 ; 8.329 ; 8.281  ;
; eamem_csx  ; eamem_data[13] ; 8.180  ; 8.132 ; 8.691 ; 8.643  ;
; eamem_csx  ; eamem_data[14] ; 8.180  ; 8.132 ; 8.691 ; 8.643  ;
; eamem_csx  ; eamem_data[15] ; 7.472  ; 7.424 ; 7.972 ; 7.924  ;
; eamem_csx  ; eamem_waitx    ; 13.029 ;       ;       ; 13.648 ;
+------------+----------------+--------+-------+-------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; eamem_csx  ; eamem_data[0]  ; 3.430 ; 3.416 ; 4.191 ; 4.177 ;
; eamem_csx  ; eamem_data[1]  ; 3.430 ; 3.416 ; 4.191 ; 4.177 ;
; eamem_csx  ; eamem_data[2]  ; 3.322 ; 3.321 ; 4.063 ; 4.062 ;
; eamem_csx  ; eamem_data[3]  ; 3.540 ; 3.539 ; 4.311 ; 4.310 ;
; eamem_csx  ; eamem_data[4]  ; 3.679 ; 3.678 ; 4.476 ; 4.475 ;
; eamem_csx  ; eamem_data[5]  ; 3.540 ; 3.539 ; 4.311 ; 4.310 ;
; eamem_csx  ; eamem_data[6]  ; 3.716 ; 3.715 ; 4.513 ; 4.512 ;
; eamem_csx  ; eamem_data[7]  ; 3.679 ; 3.678 ; 4.476 ; 4.475 ;
; eamem_csx  ; eamem_data[8]  ; 3.540 ; 3.539 ; 4.311 ; 4.310 ;
; eamem_csx  ; eamem_data[9]  ; 3.716 ; 3.715 ; 4.513 ; 4.512 ;
; eamem_csx  ; eamem_data[10] ; 3.716 ; 3.715 ; 4.513 ; 4.512 ;
; eamem_csx  ; eamem_data[11] ; 3.864 ; 3.863 ; 4.678 ; 4.677 ;
; eamem_csx  ; eamem_data[12] ; 3.692 ; 3.691 ; 4.484 ; 4.483 ;
; eamem_csx  ; eamem_data[13] ; 3.863 ; 3.862 ; 4.685 ; 4.684 ;
; eamem_csx  ; eamem_data[14] ; 3.863 ; 3.862 ; 4.685 ; 4.684 ;
; eamem_csx  ; eamem_data[15] ; 3.526 ; 3.525 ; 4.296 ; 4.295 ;
; eamem_csx  ; eamem_waitx    ; 5.960 ;       ;       ; 7.109 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; eamem_waitx    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_irq1     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_irq2     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_test       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[1]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[2]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[3]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[4]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[5]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[6]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[7]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[8]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[9]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[10] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[11] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[12] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[13] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[14] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[15] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; vpo[0]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[1]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[2]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[3]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[4]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[5]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[6]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[7]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[16]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[17]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[0]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[1]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[2]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[3]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[4]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[5]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[6]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[7]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[8]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[9]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[10]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[11]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[12]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[13]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[14]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[15]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_csx               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_lsdr                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; resetx                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; odd                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vref                    ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_llc                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; href                    ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_wrx               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_rdx               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_llc2                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[14]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[15]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[13]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[0]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[1]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[2]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[3]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[4]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[5]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[6]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[7]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[8]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[9]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[10]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[11]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[12]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[15]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[14]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[13]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[12]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[11]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[10]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[9]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[8]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eamem_waitx    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.01e-08 V                   ; 3.12 V              ; -0.0528 V           ; 0.186 V                              ; 0.158 V                              ; 6.49e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.01e-08 V                  ; 3.12 V             ; -0.0528 V          ; 0.186 V                             ; 0.158 V                             ; 6.49e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; eamem_irq1     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.01e-08 V                   ; 3.12 V              ; -0.0528 V           ; 0.186 V                              ; 0.158 V                              ; 6.49e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.01e-08 V                  ; 3.12 V             ; -0.0528 V          ; 0.186 V                             ; 0.158 V                             ; 6.49e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; eamem_irq2     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.01e-08 V                   ; 3.12 V              ; -0.0528 V           ; 0.186 V                              ; 0.158 V                              ; 6.49e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.01e-08 V                  ; 3.12 V             ; -0.0528 V          ; 0.186 V                             ; 0.158 V                             ; 6.49e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; led_test       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.01e-08 V                   ; 3.12 V              ; -0.0528 V           ; 0.186 V                              ; 0.158 V                              ; 6.49e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.01e-08 V                  ; 3.12 V             ; -0.0528 V          ; 0.186 V                             ; 0.158 V                             ; 6.49e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; eamem_data[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.13 V              ; -0.0573 V           ; 0.181 V                              ; 0.15 V                               ; 6.39e-10 s                  ; 6.21e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.13 V             ; -0.0573 V          ; 0.181 V                             ; 0.15 V                              ; 6.39e-10 s                 ; 6.21e-10 s                 ; No                        ; No                        ;
; eamem_data[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.13 V              ; -0.0573 V           ; 0.181 V                              ; 0.15 V                               ; 6.39e-10 s                  ; 6.21e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.13 V             ; -0.0573 V          ; 0.181 V                             ; 0.15 V                              ; 6.39e-10 s                 ; 6.21e-10 s                 ; No                        ; No                        ;
; eamem_data[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[12] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[13] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[14] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[15] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-09 V                   ; 3.24 V              ; -0.208 V            ; 0.177 V                              ; 0.264 V                              ; 2.71e-10 s                  ; 2.23e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.49e-09 V                  ; 3.24 V             ; -0.208 V           ; 0.177 V                             ; 0.264 V                             ; 2.71e-10 s                 ; 2.23e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eamem_waitx    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.13e-06 V                   ; 3.09 V              ; -0.0135 V           ; 0.035 V                              ; 0.136 V                              ; 9.1e-10 s                   ; 9e-10 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 6.13e-06 V                  ; 3.09 V             ; -0.0135 V          ; 0.035 V                             ; 0.136 V                             ; 9.1e-10 s                  ; 9e-10 s                    ; Yes                       ; Yes                       ;
; eamem_irq1     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.13e-06 V                   ; 3.09 V              ; -0.0135 V           ; 0.035 V                              ; 0.136 V                              ; 9.1e-10 s                   ; 9e-10 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 6.13e-06 V                  ; 3.09 V             ; -0.0135 V          ; 0.035 V                             ; 0.136 V                             ; 9.1e-10 s                  ; 9e-10 s                    ; Yes                       ; Yes                       ;
; eamem_irq2     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.13e-06 V                   ; 3.09 V              ; -0.0135 V           ; 0.035 V                              ; 0.136 V                              ; 9.1e-10 s                   ; 9e-10 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 6.13e-06 V                  ; 3.09 V             ; -0.0135 V          ; 0.035 V                             ; 0.136 V                             ; 9.1e-10 s                  ; 9e-10 s                    ; Yes                       ; Yes                       ;
; led_test       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.13e-06 V                   ; 3.09 V              ; -0.0135 V           ; 0.035 V                              ; 0.136 V                              ; 9.1e-10 s                   ; 9e-10 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 6.13e-06 V                  ; 3.09 V             ; -0.0135 V          ; 0.035 V                             ; 0.136 V                             ; 9.1e-10 s                  ; 9e-10 s                    ; Yes                       ; Yes                       ;
; eamem_data[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.06 V                               ; 0.117 V                              ; 8.77e-10 s                  ; 8.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.06 V                              ; 0.117 V                             ; 8.77e-10 s                 ; 8.69e-10 s                 ; Yes                       ; Yes                       ;
; eamem_data[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.06 V                               ; 0.117 V                              ; 8.77e-10 s                  ; 8.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.06 V                              ; 0.117 V                             ; 8.77e-10 s                 ; 8.69e-10 s                 ; Yes                       ; Yes                       ;
; eamem_data[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[12] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[13] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[14] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[15] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.13 V              ; -0.108 V            ; 0.148 V                              ; 0.141 V                              ; 3.14e-10 s                  ; 4.03e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.32e-06 V                  ; 3.13 V             ; -0.108 V           ; 0.148 V                             ; 0.141 V                             ; 3.14e-10 s                 ; 4.03e-10 s                 ; Yes                       ; No                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eamem_waitx    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 4.36e-08 V                   ; 3.54 V              ; -0.0838 V           ; 0.333 V                              ; 0.336 V                              ; 4.76e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 4.36e-08 V                  ; 3.54 V             ; -0.0838 V          ; 0.333 V                             ; 0.336 V                             ; 4.76e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; eamem_irq1     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 4.36e-08 V                   ; 3.54 V              ; -0.0838 V           ; 0.333 V                              ; 0.336 V                              ; 4.76e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 4.36e-08 V                  ; 3.54 V             ; -0.0838 V          ; 0.333 V                             ; 0.336 V                             ; 4.76e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; eamem_irq2     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 4.36e-08 V                   ; 3.54 V              ; -0.0838 V           ; 0.333 V                              ; 0.336 V                              ; 4.76e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 4.36e-08 V                  ; 3.54 V             ; -0.0838 V          ; 0.333 V                             ; 0.336 V                             ; 4.76e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_test       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 4.36e-08 V                   ; 3.54 V              ; -0.0838 V           ; 0.333 V                              ; 0.336 V                              ; 4.76e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 4.36e-08 V                  ; 3.54 V             ; -0.0838 V          ; 0.333 V                             ; 0.336 V                             ; 4.76e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; eamem_data[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.55 V              ; -0.095 V            ; 0.316 V                              ; 0.321 V                              ; 4.68e-10 s                  ; 4.7e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 3.08e-08 V                  ; 3.55 V             ; -0.095 V           ; 0.316 V                             ; 0.321 V                             ; 4.68e-10 s                 ; 4.7e-10 s                  ; No                        ; Yes                       ;
; eamem_data[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.55 V              ; -0.095 V            ; 0.316 V                              ; 0.321 V                              ; 4.68e-10 s                  ; 4.7e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 3.08e-08 V                  ; 3.55 V             ; -0.095 V           ; 0.316 V                             ; 0.321 V                             ; 4.68e-10 s                 ; 4.7e-10 s                  ; No                        ; Yes                       ;
; eamem_data[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[12] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[13] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[14] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[15] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.06e-08 V                   ; 3.75 V              ; -0.275 V            ; 0.43 V                               ; 0.324 V                              ; 1.32e-10 s                  ; 1.98e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.06e-08 V                  ; 3.75 V             ; -0.275 V           ; 0.43 V                              ; 0.324 V                             ; 1.32e-10 s                 ; 1.98e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_div[1] ; clk_div[1] ; 119      ; 0        ; 0        ; 0        ;
; clk_llc    ; clk_div[1] ; 8        ; 0        ; 0        ; 0        ;
; href       ; clk_div[1] ; 38       ; 19       ; 0        ; 0        ;
; odd        ; clk_div[1] ; 34       ; 34       ; 0        ; 0        ;
; vadr[14]   ; clk_div[1] ; 1        ; 1        ; 0        ; 0        ;
; clk_div[1] ; clk_llc    ; 1        ; 1        ; 0        ; 0        ;
; clk_llc    ; clk_llc    ; 1042     ; 0        ; 0        ; 0        ;
; href       ; clk_llc    ; 6        ; 3        ; 0        ; 0        ;
; odd        ; clk_llc    ; 3        ; 3        ; 0        ; 0        ;
; clk_div[1] ; clk_llc2   ; 1        ; 1        ; 0        ; 0        ;
; clk_llc2   ; clk_llc2   ; 2        ; 0        ; 0        ; 0        ;
; clk_div[1] ; clk_lsdr   ; 2433     ; 0        ; 0        ; 0        ;
; clk_llc    ; clk_lsdr   ; 14       ; 0        ; 0        ; 0        ;
; clk_lsdr   ; clk_lsdr   ; 8884     ; 0        ; 0        ; 0        ;
; odd        ; clk_lsdr   ; 642      ; 1        ; 0        ; 0        ;
; vadr[14]   ; clk_lsdr   ; 641      ; 641      ; 0        ; 0        ;
; href       ; href       ; 1        ; 0        ; 0        ; 0        ;
; odd        ; odd        ; 1        ; 0        ; 0        ; 0        ;
; vadr[14]   ; vadr[14]   ; 21       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_div[1] ; clk_div[1] ; 119      ; 0        ; 0        ; 0        ;
; clk_llc    ; clk_div[1] ; 8        ; 0        ; 0        ; 0        ;
; href       ; clk_div[1] ; 38       ; 19       ; 0        ; 0        ;
; odd        ; clk_div[1] ; 34       ; 34       ; 0        ; 0        ;
; vadr[14]   ; clk_div[1] ; 1        ; 1        ; 0        ; 0        ;
; clk_div[1] ; clk_llc    ; 1        ; 1        ; 0        ; 0        ;
; clk_llc    ; clk_llc    ; 1042     ; 0        ; 0        ; 0        ;
; href       ; clk_llc    ; 6        ; 3        ; 0        ; 0        ;
; odd        ; clk_llc    ; 3        ; 3        ; 0        ; 0        ;
; clk_div[1] ; clk_llc2   ; 1        ; 1        ; 0        ; 0        ;
; clk_llc2   ; clk_llc2   ; 2        ; 0        ; 0        ; 0        ;
; clk_div[1] ; clk_lsdr   ; 2433     ; 0        ; 0        ; 0        ;
; clk_llc    ; clk_lsdr   ; 14       ; 0        ; 0        ; 0        ;
; clk_lsdr   ; clk_lsdr   ; 8884     ; 0        ; 0        ; 0        ;
; odd        ; clk_lsdr   ; 642      ; 1        ; 0        ; 0        ;
; vadr[14]   ; clk_lsdr   ; 641      ; 641      ; 0        ; 0        ;
; href       ; href       ; 1        ; 0        ; 0        ; 0        ;
; odd        ; odd        ; 1        ; 0        ; 0        ; 0        ;
; vadr[14]   ; vadr[14]   ; 21       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 29    ; 29   ;
; Unconstrained Input Port Paths  ; 3382  ; 3382 ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 212   ; 212  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Aug 07 00:51:15 2013
Info: Command: quartus_sta SoCRobot -c SoCRobot
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SoCRobot.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name vadr[14] vadr[14]
    Info (332105): create_clock -period 1.000 -name clk_div[1] clk_div[1]
    Info (332105): create_clock -period 1.000 -name href href
    Info (332105): create_clock -period 1.000 -name clk_llc2 clk_llc2
    Info (332105): create_clock -period 1.000 -name clk_lsdr clk_lsdr
    Info (332105): create_clock -period 1.000 -name clk_llc clk_llc
    Info (332105): create_clock -period 1.000 -name odd odd
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.500     -2664.528 clk_lsdr 
    Info (332119):    -4.027       -98.904 clk_llc 
    Info (332119):    -1.654       -23.136 clk_div[1] 
    Info (332119):    -0.836        -3.112 vadr[14] 
    Info (332119):    -0.521        -0.521 clk_llc2 
    Info (332119):     0.203         0.000 href 
    Info (332119):     0.203         0.000 odd 
Info (332146): Worst-case hold slack is -0.763
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.763        -8.798 clk_div[1] 
    Info (332119):    -0.104        -0.104 clk_llc 
    Info (332119):     0.028         0.000 clk_lsdr 
    Info (332119):     0.318         0.000 clk_llc2 
    Info (332119):     0.415         0.000 vadr[14] 
    Info (332119):     0.449         0.000 href 
    Info (332119):     0.449         0.000 odd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1773.380 clk_lsdr 
    Info (332119):    -3.000       -63.395 clk_llc 
    Info (332119):    -3.000        -5.570 clk_llc2 
    Info (332119):    -3.000        -4.285 href 
    Info (332119):    -3.000        -4.285 odd 
    Info (332119):    -1.285       -24.415 clk_div[1] 
    Info (332119):    -1.285        -7.710 vadr[14] 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.859
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.859     -2309.785 clk_lsdr 
    Info (332119):    -3.526       -83.515 clk_llc 
    Info (332119):    -1.280       -17.502 clk_div[1] 
    Info (332119):    -0.592        -1.966 vadr[14] 
    Info (332119):    -0.348        -0.348 clk_llc2 
    Info (332119):     0.320         0.000 href 
    Info (332119):     0.320         0.000 odd 
Info (332146): Worst-case hold slack is -0.624
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.624        -7.744 clk_div[1] 
    Info (332119):     0.024         0.000 clk_lsdr 
    Info (332119):     0.044         0.000 clk_llc 
    Info (332119):     0.353         0.000 vadr[14] 
    Info (332119):     0.354         0.000 clk_llc2 
    Info (332119):     0.382         0.000 href 
    Info (332119):     0.382         0.000 odd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1734.340 clk_lsdr 
    Info (332119):    -3.000       -63.395 clk_llc 
    Info (332119):    -3.000        -5.570 clk_llc2 
    Info (332119):    -3.000        -4.285 href 
    Info (332119):    -3.000        -4.285 odd 
    Info (332119):    -1.285       -24.415 clk_div[1] 
    Info (332119):    -1.285        -7.710 vadr[14] 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.302
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.302      -968.708 clk_lsdr 
    Info (332119):    -1.561       -22.577 clk_llc 
    Info (332119):    -0.230        -1.734 clk_div[1] 
    Info (332119):    -0.145        -0.145 clk_llc2 
    Info (332119):     0.162         0.000 vadr[14] 
    Info (332119):     0.642         0.000 href 
    Info (332119):     0.642         0.000 odd 
Info (332146): Worst-case hold slack is -0.467
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.467        -6.273 clk_div[1] 
    Info (332119):    -0.092        -0.092 clk_llc 
    Info (332119):     0.038         0.000 clk_lsdr 
    Info (332119):     0.146         0.000 clk_llc2 
    Info (332119):     0.180         0.000 vadr[14] 
    Info (332119):     0.197         0.000 href 
    Info (332119):     0.197         0.000 odd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -883.837 clk_lsdr 
    Info (332119):    -3.000       -63.579 clk_llc 
    Info (332119):    -3.000        -5.727 clk_llc2 
    Info (332119):    -3.000        -4.185 href 
    Info (332119):    -3.000        -4.122 odd 
    Info (332119):    -1.000       -19.000 clk_div[1] 
    Info (332119):    -1.000        -6.000 vadr[14] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 412 megabytes
    Info: Processing ended: Wed Aug 07 00:51:21 2013
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


