module decoder(inputÂ  logic [1:0] Op,
Â Â  Â  Â  Â  Â  Â  Â  inputÂ  logic [5:0] Funct,
Â Â  Â  Â  Â  Â  Â  Â  inputÂ  logic [3:0] Rd,
Â Â  Â  Â  Â  Â  Â  Â  output logic [1:0] FlagW,
Â Â  Â  Â  Â  Â  Â  Â  output logic Â  Â  Â  PCS, RegW, MemW,
Â Â  Â  Â  Â  Â  Â  Â  output logic Â  Â  Â  MemtoReg, ALUSrc,
Â Â  Â  Â  Â  Â  Â  Â  output logic [1:0] ImmSrc, RegSrc, ALUControl);

Â  logic [9:0] controls;
Â  logic Â  Â  Â  Branch, ALUOp;

Â  // Main Decoder
Â  always_comb
Â  case(Op)
Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  // Data processing immediate
Â  Â  2'b00: if (Funct[5])Â  controls = 10'b0000101001;Â 
Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  // Data processing register
Â Â  Â  Â  Â  Â  else Â  Â  Â  Â  Â  controls = 10'b0000001001;Â 
Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  // LDR
Â  Â  2'b01: if (Funct[0])Â  controls = 10'b0001111000;Â 
Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  // STR
Â Â  Â  Â  Â  Â  else Â  Â  Â  Â  Â  controls = 10'b1001110100;Â 
Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  // B
Â  Â  2'b10:Â  Â  Â  Â  Â  Â  Â  Â  controls = 10'b0110100010;Â 
Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  // Unimplemented
Â  Â  default:Â  Â  Â  Â  Â  Â  Â  controls = 10'bx; Â  Â  Â  Â  Â 
Â  endcase
[200~Â  assign {RegSrc, ImmSrc, ALUSrc, MemtoReg,Â 
Â  Â  Â  Â  Â  RegW, MemW, Branch, ALUOp} = controls;Â 
Â Â  Â  Â  Â  Â 
Â  // ALU DecoderÂ  Â  Â  Â  Â  Â  Â 
Â  always_comb
Â  Â  if (ALUOp) begin Â  Â  Â  Â  Â  Â  Â  Â  // which DP Instr?
	Â  Â  Â  case(Funct[4:1])Â 
	Â  Â  Â  4'b0100: ALUControl = 2'b00; // ADD
	Â  Â  Â  4'b0010: ALUControl = 2'b01; // SUB
	Â  Â  Â  4'b0000: ALUControl = 2'b10; // AND
	Â  Â  Â  4'b1100: ALUControl = 2'b11; // ORR
	Â  Â  Â  default: ALUControl = 2'bx;Â  // unimplemented
	Â  Â  Â  endcase
	Â  Â  Â  // update flags if S bit is setÂ 
		// (C & V only updated for arith instructions)
		FlagW[1]Â  Â  Â  = Funct[0]; // FlagW[1] = S-bit
	 Â  Â  Â  	FlagW[0]Â  Â  Â  = Funct[0] &Â (ALUControl == 2'b00 | ALUControl == 2'b01);Â 
    end else begin
Â  Â  Â  ALUControl = 2'b00; // add for non-DP instructions
Â  Â  Â  FlagWÂ  Â  Â  = 2'b00; // don't update Flags
Â  Â  end
Â Â  Â  Â  Â  Â  Â  Â 
Â  // PC Logic
Â  assign PCSÂ  = ((Rd == 4'b1111) & RegW) | Branch;Â 
endmodule

