.. am Anfang doch gleich vivado ohne -mode tcl
.. noch diff-Verweis zu GitHub machen
.. FLOAT die Stapeldiagramme
.. den epiphany - Fehler
.. ja und natürlich unbedingt Kleinerzeichen in &x...; oder ganz raus
.. Ergebnis auch noch als Tabelle mit xml
.. nach P11 dann Vivado ausdrehen
.. eventuell PC, PD als Signal, oder RP mit als Variable
.. alle CONV_UNSIGNED wieder in STD_LOGIC_VECTOR machen
.. ob 0-0FFF oder 1FFF, ebenso E000-EFFF oder FFFF
.. write-first oder UNCHANGED...
.. vorherige Simulation bereits in Tcl-Console beenden
.. stapR und stapRAM besser unterscheiden
.. SP mod 4 mal versuchen
.. auch die libarys mal neu sondieren was nötig und was richtig
.. Zoomtasten
.. P01_top kann vorerst raus, 2D04 mit in testbench
.. SP_SIM kann wieder unter PD_SIM in den Ports
.. mach läuft wieder: Vergleiche
   .. XON XOFF über !
   .. paar NOOP's sind zusätzlich drin
   .. das neue R<... muss ich wohl aus S3 holen
   das ist das wesentliche aus diff
.. Step ? noch füllen
o. und doch gleich Vivado &
.. S3 Step_1 läuft, aber nochmal den Wechsel überlegen.


