# <center>实验报告</center>


## **实验题目：** 运算器与寄存器     &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp;日期：2019年3月29日  
## 姓名:&nbsp;于佳睿&nbsp;&nbsp;	 &nbsp; &nbsp; &nbsp;学号:&nbsp;PB17000289  &nbsp;&nbsp; &nbsp;&nbsp;  成绩:____________
## **实验目的**：
设计算术逻辑单元(ALU)，实现逻辑运算和算术运算, 并练习使用ALU实例化的方法作计算，如Fibonacci数列
************************
## **实验一：**
### 1.&nbsp;**逻辑设计：**
ALU是一个组合逻辑电路，采用always@(*)的方式设计，在always块中用switch或if  else来根据输入选择信号进行多路选择，在每一个分支中对输出数字和进位/溢出/零标志赋值。
![](逻辑.PNG)

### 2.&nbsp;**核心代码：**
```verilog
    always@(*)
    begin
        if(s==3'b000)//plus
        begin
        ADD(a,b,y,f);    
        end
        if(s==3'b001)//minus
        begin
        MINUS(a,b,y,f);
        end
        if(s==3'b010)//and
        begin
        y=a&b;
        if(y==6'b0)
        begin
            f[0]=1;
        end
        else
            f=3'b000;
        end
        if(s==3'b011)//or
        begin
        y=a|b;
        if(a|b==0)
        begin
            f=3'b001;
        end
        else
            f=3'b000;
        end
        if(s==3'b100)//not
        begin
        y=~a;
        if(~a==0)
        begin
            f=3'b001;
        end
        else
            f=3'b000;
        end
        if(s==3'b101)//xor
        begin
        y=(~a&b)|(a&~b);
        if((~a&b)|(a&~b)==0)
        begin
            f=3'b001;
        end
        else
            f=3'b000;
        end
    end
```
加减的task(加法见源代码)：
```verilog
 task MINUS;             //减法
    input [width-1:0]a;
    input [width-1:0]b;
    output [width-1:0]y;
    output [3:0]f;
    begin
    {temp1, y}=a-b;
    {temp2, y0}=a[width-2:0]-b[width-2:0];
    if(temp1^temp2)
        f[1]=1;  //溢出
    else
        f[1]=0;
    if(temp1)
        f[2]=1;  //进位
    else
        f[2]=0;
    if(y == 6'b000_000)
        f[0] = 1;   //零标志
    else
        f[0] =0;
    end
    endtask
```
### 3.&nbsp;**仿真/下载结果：**
仿真：
![](仿真1.PNG)
下载：

下图展示的是加法计算111101+100001得到的结果是011110，同时f的进位位和溢出位亮起(LED15,LED14)
![](IMG_20190329_173028.jpg)
下图展示的"与"运算, 110100&110000=110000, 零标志为0
![](IMG_20190329_190057.jpg)
原理图：
![](原理图.PNG)
资源占用：
![](捕获.PNG)
### 4.&nbsp;**结果分析：**
结果符合要求，没有错误，标志位和结果均正确，资源占用较为合理。
**************************
## **实验二：**
### 1.&nbsp;**逻辑设计：**
由于Fib模块采用了clk和rst所以要采用一个时序always块来控制，加法计算通过实例化ALU实现，可以设置一个reg量作为ALU的输入，然后在clk的控制块中根据clk时序来修改reg量来获得期望的输出。
![](逻辑2.png)
### 2.&nbsp;**核心代码：**
```verilog
module fib(
    input clk,
    input rst,
    input [5:0] f1,
    input [5:0] f0,
    output wire [5:0] fn
);
    wire [2:0] u;
    reg [5:0] temp0;
    reg [5:0] temp1;
    alu AL(temp0, temp1, 3'b000, fn, u);
    always@(posedge clk or posedge rst)
    begin
    if(rst)
        begin
            temp0 <= f0;
            temp1 <= f1;
        end
    else
        begin
            temp0 <= temp1;
            temp1 <= temp1 + temp0;
        end
    end
endmodule
```
### 3.&nbsp;**仿真/下载结果：**
仿真：
![](仿真2.PNG)
下载：
![](Fib.PNG)
原理图：
![](原理图2.PNG)

资源占用：

![](抽风.PNG)
### 4.&nbsp;**结果分析：**
随clk的拨动，得到输出0，1，1，2，3，8，13，21，34，55...后面的输出由于溢出不再符合规律，根据前面的输出可以确定正确，综合的电路符合逻辑设计，资源占用处于正常水平。
**********************
## **实验总结**
1.  用always设计组合电路时，要用always(*)设计， 因为这样一方面避免了遗漏变量带来的错误，另一方面可以确保实时更新输出。
2.  实例化组合电路的赋值不能多次实例化，应该设计reg输入量，可以多次改变reg量。
3.  在ALU的"与"分支设计时，对f = 3'b001，来指出零标志，下载是错的，改成f[0] = 1，结果变成正确的，这说明对于向量值，按位赋值要比向量赋值稳定。
*********************
## **附完整代码**
* 设计(ALU)
```verilog
module alu #(parameter width = 6)(
    input [width-1:0] a,
    input [width-1:0] b,
    input [2:0] s,
    output reg [width-1:0] y,
    output reg [2:0] f
    );
    reg [width-1:0]minus_b;
    reg temp1;
    reg temp2;
    reg [width-2:0]y0;
    /*****************************************/
    task ADD;             //加法
    input [width-1:0]a;
    input [width-1:0]b;
    output [width-1:0]y;
    output [3:0]f;
    begin
    {temp1, y}=a+b;
    {temp2, y0}=a[width-2:0]+b[width-2:0];
    if(temp1^temp2)
        f[1]=1;  //溢出
    else
        f[1]=0;
    if(temp1)
        f[2]=1;  //进位
    else
        f[2]=0;
    if(y == 6'b000_000)
        f[0] = 1;   //零标志
    else
        f[0] =0;
    end
    endtask
    /******************************************/
    task MINUS;             //减法
    input [width-1:0]a;
    input [width-1:0]b;
    output [width-1:0]y;
    output [3:0]f;
    begin
    {temp1, y}=a-b;
    {temp2, y0}=a[width-2:0]-b[width-2:0];
    if(temp1^temp2)
        f[1]=1;  //溢出
    else
        f[1]=0;
    if(temp1)
        f[2]=1;  //进位
    else
        f[2]=0;
    if(y == 6'b000_000)
        f[0] = 1;   //零标志
    else
        f[0] =0;
    end
    endtask
    /*******************************/
    always@(*)
    begin
        if(s==3'b000)//plus
        begin
        ADD(a,b,y,f);    
        end
        if(s==3'b001)//minus
        begin
        MINUS(a,b,y,f);
        end
        if(s==3'b010)//and
        begin
        y=a&b;
        if(y==6'b0)
        begin
            f[0]=1;
        end
        else
            f=3'b000;
        end
        if(s==3'b011)//or
        begin
        y=a|b;
        if(a|b==0)
        begin
            f=3'b001;
        end
        else
            f=3'b000;
        end
        if(s==3'b100)//not
        begin
        y=~a;
        if(~a==0)
        begin
            f=3'b001;
        end
        else
            f=3'b000;
        end
        if(s==3'b101)//xor
        begin
        y=(~a&b)|(a&~b);
        if((~a&b)|(a&~b)==0)
        begin
            f=3'b001;
        end
        else
            f=3'b000;
        end
    end
endmodule

```
* 仿真(ALU)
```verilog
module fb(
);
    reg [5:0] a;
    reg [5:0] b;
    reg [2:0] s;
    wire [5:0] y;
    wire [2:0] f;
    alu ALU(a,b,s,y,f);
    initial
    begin
    a = 6'b111_101;
    b = 6'b100_001;
     s =3'b000;
     #10;
     a = 6'b011_111;
     b = 6'b111_111;
     s = 3'b001;
     #10;
     s = 3'b010;
     #10;
     s = 3'b011;
     #10;
     s = 3'b100;
     #10;
     s = 3'b101;
     #10;
    end
endmodule
```
* 设计(Fib数列)
```verilog
module lab1_3_c(
    input  clk_in,
    input  [5:0] f0,
    input  [5:0] f1,
    input  rst,
    output [5:0] fn
    );
    fib FIB(clk_in, rst, f1, f0, fn);
endmodule

module fib(
    input clk,
    input rst,
    input [5:0] f1,
    input [5:0] f0,
    output wire [5:0] fn
);
    wire [2:0] u;
    reg [5:0] temp0;
    reg [5:0] temp1;
    alu AL(temp0, temp1, 3'b000, fn, u);
    always@(posedge clk or posedge rst)
    begin
    if(rst)
        begin
            temp0 <= f0;
            temp1 <= f1;
        end
    else
        begin
            temp0 <= temp1;
            temp1 <= temp1 + temp0;
        end
    end
endmodule
```
* 仿真(Fib)
```verilog
module alu_tb();
    reg  clk_in;
    reg  [5:0] f0;
    reg  [5:0] f1;
    reg  rst;
    wire [5:0] fn;
    lab1_3_c LAB(clk_in, f0, f1, rst, fn);
    initial
    begin
    clk_in = 0;
    forever 
    begin 
    #5 clk_in = ~clk_in; 
    end
    end
    initial
    begin
    rst =  1;  f0 = 1; f1 = 0; 
    #20;
    rst = 0;
    #980;
    end
endmodule
```