Fitter report for top_internal_logic_analyzer
Mon Dec 23 11:31:11 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 23 11:31:11 2013           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; top_internal_logic_analyzer                     ;
; Top-level Entity Name              ; top_internal_logic_analyzer                     ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,885 / 33,216 ( 6 % )                          ;
;     Total combinational functions  ; 1,615 / 33,216 ( 5 % )                          ;
;     Dedicated logic registers      ; 1,067 / 33,216 ( 3 % )                          ;
; Total registers                    ; 1067                                            ;
; Total pins                         ; 5 / 322 ( 2 % )                                 ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 266,440 / 483,840 ( 55 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2784 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2784 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2781    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/project/VHDL/DESIGN/TOP/output_files/top_internal_logic_analyzer.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 1,885 / 33,216 ( 6 % )     ;
;     -- Combinational with no register       ; 818                        ;
;     -- Register only                        ; 270                        ;
;     -- Combinational with a register        ; 797                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 707                        ;
;     -- 3 input functions                    ; 315                        ;
;     -- <=2 input functions                  ; 593                        ;
;     -- Register only                        ; 270                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1244                       ;
;     -- arithmetic mode                      ; 371                        ;
;                                             ;                            ;
; Total registers*                            ; 1,067 / 34,134 ( 3 % )     ;
;     -- Dedicated logic registers            ; 1,067 / 33,216 ( 3 % )     ;
;     -- I/O registers                        ; 0 / 918 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 139 / 2,076 ( 7 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 5 / 322 ( 2 % )            ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;                                             ;                            ;
; Global signals                              ; 2                          ;
; M4Ks                                        ; 68 / 105 ( 65 % )          ;
; Total block memory bits                     ; 266,440 / 483,840 ( 55 % ) ;
; Total block memory implementation bits      ; 313,344 / 483,840 ( 65 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 2 / 16 ( 13 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%               ;
; Peak interconnect usage (total/H/V)         ; 10% / 10% / 11%            ;
; Maximum fan-out                             ; 1135                       ;
; Highest non-global fan-out                  ; 67                         ;
; Total fan-out                               ; 10820                      ;
; Average fan-out                             ; 3.68                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1885 / 33216 ( 6 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 818                  ; 0                              ;
;     -- Register only                        ; 270                  ; 0                              ;
;     -- Combinational with a register        ; 797                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 707                  ; 0                              ;
;     -- 3 input functions                    ; 315                  ; 0                              ;
;     -- <=2 input functions                  ; 593                  ; 0                              ;
;     -- Register only                        ; 270                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1244                 ; 0                              ;
;     -- arithmetic mode                      ; 371                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1067                 ; 0                              ;
;     -- Dedicated logic registers            ; 1067 / 33216 ( 3 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 139 / 2076 ( 7 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 5                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 266440               ; 0                              ;
; Total RAM block bits                        ; 313344               ; 0                              ;
; M4K                                         ; 68 / 105 ( 64 % )    ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 2 / 20 ( 10 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 10820                ; 0                              ;
;     -- Registered Connections               ; 4288                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 3                    ; 0                              ;
;     -- Output Ports                         ; 2                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk    ; M1    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset  ; M2    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rx_din ; M19   ; 6        ; 65           ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; error_led_out ; A13   ; 4        ; 33           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; tx_dout       ; F11   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 2 / 46 ( 4 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 39 ( 5 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 39 ( 3 % ) ; 3.3V          ; --           ;
; 4        ; 1 / 36 ( 3 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 44 ( 0 % ) ; 3.3V          ; --           ;
; 6        ; 2 / 43 ( 5 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 36 ( 0 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 39 ( 0 % ) ; 3.3V          ; --           ;
+----------+----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 428        ; 4        ; error_led_out                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 441        ; 3        ; tx_dout                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G16      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L18      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 67         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 68         ; 1        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 304        ; 6        ; rx_din                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                            ; Library Name ;
+----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top_internal_logic_analyzer                                               ; 1885 (1)    ; 1067 (0)                  ; 0 (0)         ; 266440      ; 68   ; 0            ; 0       ; 0         ; 5    ; 0            ; 818 (1)      ; 270 (0)           ; 797 (0)          ; |top_internal_logic_analyzer                                                                                                                                                                                   ; work         ;
;    |internal_logic_analyzer_core_top:core_inst|                            ; 403 (0)     ; 191 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 211 (0)      ; 51 (0)            ; 141 (0)          ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst                                                                                                                                        ; work         ;
;       |core_registers:core_registers_inst|                                 ; 68 (68)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 17 (17)           ; 32 (32)          ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst                                                                                                     ; work         ;
;       |enable_fsm:enable_fsm_inst|                                         ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|enable_fsm:enable_fsm_inst                                                                                                             ; work         ;
;       |in_out_cordinator_generic:data_out_size_inst|                       ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 1 (0)            ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|in_out_cordinator_generic:data_out_size_inst                                                                                           ; work         ;
;          |in_equal_out_cordinator:\cordinator1_proc:equal_cordenator_proc| ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 1 (1)            ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|in_out_cordinator_generic:data_out_size_inst|in_equal_out_cordinator:\cordinator1_proc:equal_cordenator_proc                           ; work         ;
;       |ram_generic:RAM_inst|                                               ; 32 (0)      ; 30 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 19 (0)            ; 11 (0)           ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|ram_generic:RAM_inst                                                                                                                   ; work         ;
;          |ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|                   ; 32 (32)     ; 30 (30)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 19 (19)           ; 11 (11)          ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|ram_generic:RAM_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst                                                                     ; work         ;
;             |altsyncram:ram_data_rtl_0|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|ram_generic:RAM_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|altsyncram:ram_data_rtl_0                                           ; work         ;
;                |altsyncram_4lg1:auto_generated|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|ram_generic:RAM_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|altsyncram:ram_data_rtl_0|altsyncram_4lg1:auto_generated            ; work         ;
;       |read_controller:read_controller_inst|                               ; 57 (57)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 2 (2)             ; 36 (36)          ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst                                                                                                   ; work         ;
;       |write_controller:write_controller_inst|                             ; 238 (91)    ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (32)     ; 4 (4)             ; 63 (53)          ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst                                                                                                 ; work         ;
;          |lpm_divide:Div0|                                                 ; 75 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 7 (0)            ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0                                                                                 ; work         ;
;             |lpm_divide_eem:auto_generated|                                ; 75 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 7 (0)            ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated                                                   ; work         ;
;                |sign_div_unsign_olh:divider|                               ; 75 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 7 (0)            ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                   |alt_u_div_i2f:divider|                                  ; 75 (75)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 7 (7)            ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider ; work         ;
;          |lpm_divide:Div1|                                                 ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 3 (0)            ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1                                                                                 ; work         ;
;             |lpm_divide_eem:auto_generated|                                ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 3 (0)            ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated                                                   ; work         ;
;                |sign_div_unsign_olh:divider|                               ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 3 (0)            ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                   |alt_u_div_i2f:divider|                                  ; 74 (74)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 3 (3)            ; |top_internal_logic_analyzer|internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider ; work         ;
;    |output_block:output_block_unit|                                        ; 527 (135)   ; 244 (35)                  ; 0 (0)         ; 262144      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (100)    ; 60 (0)            ; 184 (35)         ; |top_internal_logic_analyzer|output_block:output_block_unit                                                                                                                                                    ; work         ;
;       |general_fifo:fifo|                                                  ; 191 (134)   ; 91 (88)                   ; 0 (0)         ; 262144      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (45)     ; 27 (25)           ; 64 (64)          ; |top_internal_logic_analyzer|output_block:output_block_unit|general_fifo:fifo                                                                                                                                  ; work         ;
;          |altsyncram:mem_rtl_0|                                            ; 58 (0)      ; 3 (0)                     ; 0 (0)         ; 262144      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 2 (0)             ; 1 (0)            ; |top_internal_logic_analyzer|output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0                                                                                                             ; work         ;
;             |altsyncram_e2h1:auto_generated|                               ; 58 (3)      ; 3 (3)                     ; 0 (0)         ; 262144      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 2 (2)             ; 1 (1)            ; |top_internal_logic_analyzer|output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated                                                                              ; work         ;
;                |decode_9oa:decode2|                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|decode_9oa:decode2                                                           ; work         ;
;                |mux_pib:mux3|                                              ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|mux_pib:mux3                                                                 ; work         ;
;       |general_fifo:short_fifo|                                            ; 101 (101)   ; 83 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 33 (33)           ; 50 (50)          ; |top_internal_logic_analyzer|output_block:output_block_unit|general_fifo:short_fifo                                                                                                                            ; work         ;
;       |lpm_mult:Mult0|                                                     ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|output_block:output_block_unit|lpm_mult:Mult0                                                                                                                                     ; work         ;
;          |multcore:mult_core|                                              ; 46 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (18)      ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|output_block:output_block_unit|lpm_mult:Mult0|multcore:mult_core                                                                                                                  ; work         ;
;             |mpar_add:padder|                                              ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|output_block:output_block_unit|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                  ; work         ;
;                |lpm_add_sub:adder[0]|                                      ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|output_block:output_block_unit|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                             ; work         ;
;                   |add_sub_8ch:auto_generated|                             ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|output_block:output_block_unit|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated                                                  ; work         ;
;                |mpar_add:sub_par_add|                                      ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|output_block:output_block_unit|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                             ; work         ;
;                   |lpm_add_sub:adder[0]|                                   ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|output_block:output_block_unit|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                        ; work         ;
;                      |add_sub_3ch:auto_generated|                          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|output_block:output_block_unit|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_3ch:auto_generated                             ; work         ;
;       |wishbone_master:output_block_wm|                                    ; 54 (54)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 35 (35)          ; |top_internal_logic_analyzer|output_block:output_block_unit|wishbone_master:output_block_wm                                                                                                                    ; work         ;
;    |rx_path:rx_path_unit|                                                  ; 379 (0)     ; 254 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (0)      ; 93 (0)            ; 162 (0)          ; |top_internal_logic_analyzer|rx_path:rx_path_unit                                                                                                                                                              ; work         ;
;       |crc_gen:crc_gen_inst|                                               ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 8 (8)            ; |top_internal_logic_analyzer|rx_path:rx_path_unit|crc_gen:crc_gen_inst                                                                                                                                         ; work         ;
;       |error_register:error_register_inst|                                 ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |top_internal_logic_analyzer|rx_path:rx_path_unit|error_register:error_register_inst                                                                                                                           ; work         ;
;       |mp_dec:mp_dec_inst|                                                 ; 131 (131)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 55 (55)           ; 57 (57)          ; |top_internal_logic_analyzer|rx_path:rx_path_unit|mp_dec:mp_dec_inst                                                                                                                                           ; work         ;
;       |ram_simple:ram_simple_inst|                                         ; 36 (36)     ; 33 (33)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 19 (19)           ; 14 (14)          ; |top_internal_logic_analyzer|rx_path:rx_path_unit|ram_simple:ram_simple_inst                                                                                                                                   ; work         ;
;          |altsyncram:ram_data_rtl_0|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|rx_path:rx_path_unit|ram_simple:ram_simple_inst|altsyncram:ram_data_rtl_0                                                                                                         ; work         ;
;             |altsyncram_oog1:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|rx_path:rx_path_unit|ram_simple:ram_simple_inst|altsyncram:ram_data_rtl_0|altsyncram_oog1:auto_generated                                                                          ; work         ;
;       |uart_rx:uart_rx_inst|                                               ; 91 (91)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 3 (3)             ; 37 (37)          ; |top_internal_logic_analyzer|rx_path:rx_path_unit|uart_rx:uart_rx_inst                                                                                                                                         ; work         ;
;       |wishbone_master:wishbone_master_inst|                               ; 107 (107)   ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 15 (15)           ; 43 (43)          ; |top_internal_logic_analyzer|rx_path:rx_path_unit|wishbone_master:wishbone_master_inst                                                                                                                         ; work         ;
;    |signal_generator_top:signal_generator_inst|                            ; 86 (0)      ; 58 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 11 (0)            ; 47 (0)           ; |top_internal_logic_analyzer|signal_generator_top:signal_generator_inst                                                                                                                                        ; work         ;
;       |signal_generator:signal_generator_inst|                             ; 59 (59)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 36 (36)          ; |top_internal_logic_analyzer|signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst                                                                                                 ; work         ;
;       |signal_generator_registers:registers_inst|                          ; 27 (27)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 11 (11)           ; 11 (11)          ; |top_internal_logic_analyzer|signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst                                                                                              ; work         ;
;    |tx_path:tx_path_unit|                                                  ; 389 (0)     ; 270 (0)                   ; 0 (0)         ; 2120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (0)      ; 54 (0)            ; 216 (0)          ; |top_internal_logic_analyzer|tx_path:tx_path_unit                                                                                                                                                              ; work         ;
;       |bus_to_enc_fsm:bus_to_enc_fsm_inst|                                 ; 27 (27)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 15 (15)          ; |top_internal_logic_analyzer|tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst                                                                                                                           ; work         ;
;       |crc_gen:tx_crc_inst|                                                ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 8 (8)            ; |top_internal_logic_analyzer|tx_path:tx_path_unit|crc_gen:tx_crc_inst                                                                                                                                          ; work         ;
;       |general_fifo:tx_fifo_inst|                                          ; 51 (51)     ; 42 (42)                   ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 16 (16)           ; 26 (26)          ; |top_internal_logic_analyzer|tx_path:tx_path_unit|general_fifo:tx_fifo_inst                                                                                                                                    ; work         ;
;          |altsyncram:mem_rtl_0|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|tx_path:tx_path_unit|general_fifo:tx_fifo_inst|altsyncram:mem_rtl_0                                                                                                               ; work         ;
;             |altsyncram_8ig1:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|tx_path:tx_path_unit|general_fifo:tx_fifo_inst|altsyncram:mem_rtl_0|altsyncram_8ig1:auto_generated                                                                                ; work         ;
;       |mp_enc:tx_mpe_inst|                                                 ; 130 (130)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 7 (7)             ; 68 (68)          ; |top_internal_logic_analyzer|tx_path:tx_path_unit|mp_enc:tx_mpe_inst                                                                                                                                           ; work         ;
;       |ram_simple:tx_ram_inst|                                             ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 15 (15)           ; 20 (20)          ; |top_internal_logic_analyzer|tx_path:tx_path_unit|ram_simple:tx_ram_inst                                                                                                                                       ; work         ;
;          |altsyncram:ram_data_rtl_0|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|tx_path:tx_path_unit|ram_simple:tx_ram_inst|altsyncram:ram_data_rtl_0                                                                                                             ; work         ;
;             |altsyncram_v7i1:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_internal_logic_analyzer|tx_path:tx_path_unit|ram_simple:tx_ram_inst|altsyncram:ram_data_rtl_0|altsyncram_v7i1:auto_generated                                                                              ; work         ;
;       |uart_tx:tx_uart_inst|                                               ; 48 (48)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 1 (1)             ; 28 (28)          ; |top_internal_logic_analyzer|tx_path:tx_path_unit|uart_tx:tx_uart_inst                                                                                                                                         ; work         ;
;       |wishbone_master:wishbone_master_inst|                               ; 95 (95)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 4 (4)             ; 61 (61)          ; |top_internal_logic_analyzer|tx_path:tx_path_unit|wishbone_master:wishbone_master_inst                                                                                                                         ; work         ;
;    |wishbone_intercon:intercon|                                            ; 108 (81)    ; 50 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (45)      ; 1 (1)             ; 55 (35)          ; |top_internal_logic_analyzer|wishbone_intercon:intercon                                                                                                                                                        ; work         ;
;       |timer:watchdog_timer_inst|                                          ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (20)          ; |top_internal_logic_analyzer|wishbone_intercon:intercon|timer:watchdog_timer_inst                                                                                                                              ; work         ;
+----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; tx_dout       ; Output   ; --            ; --            ; --                    ; --  ;
; error_led_out ; Output   ; --            ; --            ; --                    ; --  ;
; clk           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; rx_din        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                          ;
+-----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------+-------------------+---------+
; clk                                                       ;                   ;         ;
; reset                                                     ;                   ;         ;
; rx_din                                                    ;                   ;         ;
;      - rx_path:rx_path_unit|uart_rx:uart_rx_inst|din_d1~0 ; 0                 ; 6       ;
+-----------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                     ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                                                                      ; PIN_M1             ; 1135    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|clk_to_start_reg_3_proc~0                                  ; LCCOMB_X34_Y23_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|en_reg[0]                                                  ; LCFF_X33_Y21_N7    ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|en_reg_proc~0                                              ; LCCOMB_X34_Y23_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|enable_reg_4_proc~0                                        ; LCCOMB_X36_Y22_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|trigger_position_reg_2_proc~0                              ; LCCOMB_X35_Y23_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|trigger_type_reg_1_proc~0                                  ; LCCOMB_X33_Y23_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|ram_generic:RAM_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|ram_data~24                ; LCCOMB_X44_Y21_N6  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|ram_generic:RAM_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|ram_data~26                ; LCCOMB_X46_Y21_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|Selector19~0                                             ; LCCOMB_X41_Y21_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|Selector28~0                                             ; LCCOMB_X41_Y21_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|State.send_data_to_wbm                                   ; LCFF_X41_Y21_N23   ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|State~14                                                 ; LCCOMB_X42_Y21_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|aout_valid                                               ; LCFF_X41_Y21_N9    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|current_address_s[2]~1                                   ; LCCOMB_X41_Y21_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|Selector13~0                                           ; LCCOMB_X38_Y21_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|Selector18~0                                           ; LCCOMB_X36_Y22_N26 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|Selector40~0                                           ; LCCOMB_X43_Y21_N2  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|Selector52~2                                           ; LCCOMB_X36_Y22_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|State.idle                                             ; LCFF_X33_Y21_N19   ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|State.record_data                                      ; LCFF_X38_Y21_N17   ; 35      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|all_data_rec_count_s[5]~10                             ; LCCOMB_X38_Y21_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|din_valid                                              ; LCFF_X46_Y21_N19   ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|fifo_rd_en~1                                                                                              ; LCCOMB_X33_Y21_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|fsm_out_state.idle_st                                                                                     ; LCFF_X36_Y18_N9    ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|fsm_out_state.wm_request_st                                                                               ; LCFF_X36_Y18_N1    ; 29      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:fifo|Equal3~2                                                                                ; LCCOMB_X36_Y19_N18 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|decode_9oa:decode2|w_anode559w[3]~0 ; LCCOMB_X28_Y24_N24 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|decode_9oa:decode2|w_anode569w[3]~0 ; LCCOMB_X28_Y24_N20 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|decode_9oa:decode2|w_anode579w[3]~0 ; LCCOMB_X28_Y24_N6  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|decode_9oa:decode2|w_anode589w[3]~0 ; LCCOMB_X28_Y24_N12 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|decode_9oa:decode2|w_anode599w[3]~0 ; LCCOMB_X28_Y24_N22 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|decode_9oa:decode2|w_anode609w[3]~0 ; LCCOMB_X28_Y24_N16 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|decode_9oa:decode2|w_anode619w[3]~0 ; LCCOMB_X28_Y24_N26 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:fifo|count[12]~49                                                                            ; LCCOMB_X34_Y19_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:fifo|count_proc~0                                                                            ; LCCOMB_X30_Y17_N8  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:fifo|mem~42                                                                                  ; LCCOMB_X30_Y24_N12 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:fifo|mem~43                                                                                  ; LCCOMB_X28_Y24_N18 ; 9       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:fifo|mem~47                                                                                  ; LCCOMB_X30_Y24_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:short_fifo|dout_valid                                                                        ; LCFF_X30_Y17_N25   ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~81                                                                            ; LCCOMB_X29_Y18_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~82                                                                            ; LCCOMB_X29_Y18_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~83                                                                            ; LCCOMB_X29_Y17_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~84                                                                            ; LCCOMB_X29_Y18_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~85                                                                            ; LCCOMB_X29_Y18_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~86                                                                            ; LCCOMB_X29_Y18_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~87                                                                            ; LCCOMB_X29_Y18_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~88                                                                            ; LCCOMB_X29_Y18_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|requested_bytes[0]~6                                                                                      ; LCCOMB_X36_Y18_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|wait_cycles[4]~4                                                                                          ; LCCOMB_X36_Y16_N16 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|wishbone_master:output_block_wm|ack_cnt[5]~27                                                             ; LCCOMB_X31_Y19_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|wishbone_master:output_block_wm|addr_reg[1]~24                                                            ; LCCOMB_X34_Y20_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|wishbone_master:output_block_wm|len_cnt[3]~27                                                             ; LCCOMB_X30_Y20_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|wishbone_master:output_block_wm|ram_addr_sig_proc~0                                                       ; LCCOMB_X34_Y20_N22 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; output_block:output_block_unit|wishbone_master:output_block_wm|wm_state.idle_st                                                          ; LCFF_X34_Y20_N17   ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                    ; PIN_M2             ; 828     ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; rx_path:rx_path_unit|crc_gen:crc_gen_inst|crc_r[3]~0                                                                                     ; LCCOMB_X45_Y20_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|error_register:error_register_inst|err_reg~5                                                                        ; LCCOMB_X34_Y23_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|addr_blk[7]~0                                                                                    ; LCCOMB_X46_Y20_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|crc_blk[7]~0                                                                                     ; LCCOMB_X45_Y20_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|cur_st~11                                                                                        ; LCCOMB_X46_Y20_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|len_blk[0]~0                                                                                     ; LCCOMB_X46_Y20_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|reset_crc                                                                                        ; LCFF_X45_Y20_N13   ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|tx_regs                                                                                          ; LCFF_X45_Y20_N5    ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|type_blk[3]~0                                                                                    ; LCCOMB_X46_Y20_N8  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|w_addr[4]~1                                                                                      ; LCCOMB_X47_Y18_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|write_en                                                                                         ; LCFF_X49_Y18_N15   ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|write_en~0                                                                                       ; LCCOMB_X47_Y18_N12 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|ram_simple:ram_simple_inst|ram_data~31                                                                              ; LCCOMB_X50_Y18_N8  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|ram_simple:ram_simple_inst|ram_data~34                                                                              ; LCCOMB_X50_Y18_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|cur_st.RX_ST                                                                                   ; LCFF_X49_Y18_N25   ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|cur_st.STOPBIT_ST                                                                              ; LCFF_X49_Y18_N3    ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout[7]~0                                                                                      ; LCCOMB_X53_Y18_N10 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|pos_cnt[1]~0                                                                                   ; LCCOMB_X49_Y18_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|sample_cnt[5]~2                                                                                ; LCCOMB_X55_Y18_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|valid                                                                                          ; LCFF_X53_Y18_N5    ; 23      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|STB_O~0                                                                        ; LCCOMB_X31_Y20_N26 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[1]~27                                                                  ; LCCOMB_X32_Y19_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[3]~16                                                                 ; LCCOMB_X33_Y20_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[4]~13                                                                  ; LCCOMB_X33_Y20_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig_proc~0                                                            ; LCCOMB_X34_Y20_N8  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|wm_state.idle_st                                                               ; LCFF_X33_Y20_N1    ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst|enable_reg_2_proc~0                                 ; LCCOMB_X33_Y22_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst|scene_number_reg_1_proc~0                           ; LCCOMB_X37_Y23_N24 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|len_reg[0]~0                                                                     ; LCCOMB_X32_Y20_N22 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|crc_gen:tx_crc_inst|crc_r[0]~0                                                                                      ; LCCOMB_X28_Y22_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|count_proc~0                                                                              ; LCCOMB_X27_Y19_N10 ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|mem~24                                                                                    ; LCCOMB_X27_Y19_N6  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|mem~26                                                                                    ; LCCOMB_X27_Y19_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|blk_pos[3]~0                                                                                     ; LCCOMB_X28_Y23_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|crc_blk[7]~1                                                                                     ; LCCOMB_X27_Y22_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|cur_st.data_st                                                                                   ; LCFF_X27_Y23_N9    ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|cur_st.reg_crc_st                                                                                ; LCFF_X27_Y23_N15   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|cur_st~13                                                                                        ; LCCOMB_X28_Y23_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|data_crc[7]~18                                                                                   ; LCCOMB_X27_Y23_N22 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|dout[3]~0                                                                                        ; LCCOMB_X27_Y23_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|fsm_proc~0                                                                                       ; LCCOMB_X28_Y23_N30 ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|len_blk[7]~0                                                                                     ; LCCOMB_X28_Y23_N20 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|mp_done~1                                                                                        ; LCCOMB_X28_Y23_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|read_addr_en                                                                                     ; LCFF_X27_Y21_N1    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|reset_crc                                                                                        ; LCFF_X27_Y22_N17   ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|ram_simple:tx_ram_inst|ram_data~31                                                                                  ; LCCOMB_X25_Y21_N2  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|ram_simple:tx_ram_inst|ram_data~34                                                                                  ; LCCOMB_X29_Y21_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|fifo_rd_en                                                                                     ; LCFF_X28_Y19_N25   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|pos_cnt[2]~1                                                                                   ; LCCOMB_X28_Y19_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|sr[4]~3                                                                                        ; LCCOMB_X28_Y19_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|sr~1                                                                                           ; LCCOMB_X28_Y19_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[7]~13                                                                  ; LCCOMB_X31_Y23_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_rd[0]~14                                                                  ; LCCOMB_X29_Y21_N20 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_rd[0]~31                                                                  ; LCCOMB_X29_Y21_N26 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[4]~1                                                                  ; LCCOMB_X32_Y23_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[4]~13                                                                  ; LCCOMB_X32_Y23_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig_proc~0                                                            ; LCCOMB_X32_Y23_N0  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|ram_dout_valid~1                                                               ; LCCOMB_X29_Y21_N28 ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|wm_state.idle_st                                                               ; LCFF_X32_Y23_N23   ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wishbone_intercon:intercon|intercon_state.idle_st                                                                                        ; LCFF_X32_Y20_N13   ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wishbone_intercon:intercon|intercon_state.master_1_st                                                                                    ; LCFF_X32_Y20_N1    ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[8]~21                                                                       ; LCCOMB_X40_Y22_N26 ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_M1   ; 1135    ; Global Clock         ; GCLK3            ; --                        ;
; reset ; PIN_M2   ; 828     ; Global Clock         ; GCLK1            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                         ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; output_block:output_block_unit|general_fifo:fifo|write_addr[11]                                                                                                                                              ; 67      ;
; output_block:output_block_unit|general_fifo:fifo|write_addr[10]                                                                                                                                              ; 67      ;
; output_block:output_block_unit|general_fifo:fifo|write_addr[9]                                                                                                                                               ; 67      ;
; output_block:output_block_unit|general_fifo:fifo|write_addr[8]                                                                                                                                               ; 67      ;
; output_block:output_block_unit|general_fifo:fifo|write_addr[7]                                                                                                                                               ; 67      ;
; output_block:output_block_unit|general_fifo:fifo|write_addr[6]                                                                                                                                               ; 67      ;
; output_block:output_block_unit|general_fifo:fifo|write_addr[5]                                                                                                                                               ; 67      ;
; output_block:output_block_unit|general_fifo:fifo|write_addr[4]                                                                                                                                               ; 67      ;
; output_block:output_block_unit|general_fifo:fifo|write_addr[3]                                                                                                                                               ; 67      ;
; output_block:output_block_unit|general_fifo:fifo|write_addr[2]                                                                                                                                               ; 67      ;
; output_block:output_block_unit|general_fifo:fifo|write_addr[1]                                                                                                                                               ; 67      ;
; output_block:output_block_unit|general_fifo:fifo|write_addr[0]                                                                                                                                               ; 67      ;
; output_block:output_block_unit|general_fifo:fifo|Add0~22                                                                                                                                                     ; 65      ;
; output_block:output_block_unit|general_fifo:fifo|Add0~20                                                                                                                                                     ; 65      ;
; output_block:output_block_unit|general_fifo:fifo|Add0~18                                                                                                                                                     ; 65      ;
; output_block:output_block_unit|general_fifo:fifo|Add0~16                                                                                                                                                     ; 65      ;
; output_block:output_block_unit|general_fifo:fifo|Add0~14                                                                                                                                                     ; 65      ;
; output_block:output_block_unit|general_fifo:fifo|Add0~12                                                                                                                                                     ; 65      ;
; output_block:output_block_unit|general_fifo:fifo|Add0~10                                                                                                                                                     ; 65      ;
; output_block:output_block_unit|general_fifo:fifo|Add0~8                                                                                                                                                      ; 65      ;
; output_block:output_block_unit|general_fifo:fifo|Add0~6                                                                                                                                                      ; 65      ;
; output_block:output_block_unit|general_fifo:fifo|Add0~4                                                                                                                                                      ; 65      ;
; output_block:output_block_unit|general_fifo:fifo|Add0~2                                                                                                                                                      ; 65      ;
; output_block:output_block_unit|general_fifo:fifo|Add0~0                                                                                                                                                      ; 65      ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|cur_st.data_st                                                                                                                                                       ; 36      ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|State.record_data                                                                                                          ; 35      ;
; wishbone_intercon:intercon|intercon_state.master_1_st                                                                                                                                                        ; 35      ;
; output_block:output_block_unit|general_fifo:fifo|mem~24                                                                                                                                                      ; 33      ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|address_reg_b[1]                                                                                        ; 32      ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|address_reg_b[0]                                                                                        ; 32      ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|State.wait_for_scene_number                                                                                                ; 31      ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|wm_state.idle_st                                                                                                                                   ; 31      ;
; output_block:output_block_unit|general_fifo:fifo|Equal3~2                                                                                                                                                    ; 30      ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|State.output_data                                                                                                          ; 29      ;
; output_block:output_block_unit|fsm_out_state.wm_request_st                                                                                                                                                   ; 29      ;
; wishbone_intercon:intercon|intercon_state.master_2_st                                                                                                                                                        ; 29      ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|fsm_proc~0                                                                                                                                                           ; 28      ;
; output_block:output_block_unit|general_fifo:short_fifo|read_addr_dup[1]                                                                                                                                      ; 27      ;
; output_block:output_block_unit|general_fifo:short_fifo|read_addr_dup[0]                                                                                                                                      ; 26      ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|wm_state.idle_st                                                                                                                                   ; 25      ;
; wishbone_intercon:intercon|intercon_state.idle_st                                                                                                                                                            ; 25      ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|State.set_configurations                                                                                                   ; 24      ;
; output_block:output_block_unit|general_fifo:fifo|count_proc~0                                                                                                                                                ; 24      ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|State.send_data_to_wbm                                                                                                       ; 24      ;
; output_block:output_block_unit|fsm_out_state.idle_st                                                                                                                                                         ; 24      ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig_proc~0                                                                                                                                ; 24      ;
; output_block:output_block_unit|wishbone_master:output_block_wm|wm_state.idle_st                                                                                                                              ; 24      ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|tx_regs                                                                                                                                                              ; 24      ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|valid                                                                                                                                                              ; 23      ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|Selector40~0                                                                                                               ; 22      ;
; tx_path:tx_path_unit|ram_simple:tx_ram_inst|dout_valid                                                                                                                                                       ; 21      ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig_proc~0                                                                                                                                ; 21      ;
; output_block:output_block_unit|wait_cycles[4]~4                                                                                                                                                              ; 20      ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|len_blk[7]~0                                                                                                                                                         ; 20      ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|State.get_data_from_ram_and_calc_next_address                                                                                ; 19      ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[8]~21                                                                                                                                           ; 19      ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|cur_st.len_st                                                                                                                                                        ; 19      ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|len_reg[0]~0                                                                                                                                         ; 19      ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|State.idle                                                                                                                 ; 18      ;
; output_block:output_block_unit|general_fifo:short_fifo|dout_valid                                                                                                                                            ; 18      ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|read_controller_counter_s[0]                                                                                                 ; 18      ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|write_en~0                                                                                                                                                           ; 17      ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|Equal1~0                                                                                                                     ; 17      ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_7~12                    ; 17      ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_7~12                    ; 17      ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[7]~10 ; 17      ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|en_reg[0]                                                                                                                      ; 16      ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|address_reg_b[2]                                                                                        ; 16      ;
; output_block:output_block_unit|general_fifo:fifo|count[12]~49                                                                                                                                                ; 16      ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|cur_st.reg_crc_st                                                                                                                                                    ; 16      ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[7]~10 ; 16      ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_8~12                    ; 15      ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_8~12                    ; 15      ;
; wishbone_intercon:intercon|we_sig                                                                                                                                                                            ; 15      ;
; signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst|data_out[3]~0                                                                                                           ; 14      ;
; wishbone_intercon:intercon|DAT_I_M1[4]~27                                                                                                                                                                    ; 13      ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|cur_st.data_st                                                                                                                                                       ; 13      ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|dout_valid_i                                                                                                                                                         ; 13      ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|one_cnt[0]                                                                                                                                                         ; 13      ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|one_cnt[1]                                                                                                                                                         ; 13      ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|Equal0~2                                                                                                                       ; 13      ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|fifo_rd_en                                                                                                                                                         ; 13      ;
; wishbone_intercon:intercon|tga_sig[3]                                                                                                                                                                        ; 13      ;
; wishbone_intercon:intercon|tga_sig[2]                                                                                                                                                                        ; 13      ;
; wishbone_intercon:intercon|tga_sig[0]                                                                                                                                                                        ; 13      ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|cur_st.REGDATA_ST                                                                                                                                                  ; 13      ;
; wishbone_intercon:intercon|tga_sig[1]                                                                                                                                                                        ; 13      ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|data_out[0]~28                                                                                                                 ; 12      ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|reset_crc                                                                                                                                                            ; 12      ;
; output_block:output_block_unit|wait_cycles[3]~5                                                                                                                                                              ; 12      ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|cur_st.addr_st                                                                                                                                                       ; 12      ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|cur_st.crc_st                                                                                                                                                        ; 12      ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout[7]~0                                                                                                                                                          ; 12      ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|reset_crc                                                                                                                                                            ; 12      ;
; output_block:output_block_unit|fifo_rd_en~0                                                                                                                                                                  ; 12      ;
; wishbone_intercon:intercon|cyc_sig                                                                                                                                                                           ; 12      ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|cur_st.TX_ST                                                                                                                                                       ; 12      ;
; output_block:output_block_unit|general_fifo:short_fifo|write_addr[0]                                                                                                                                         ; 11      ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|cur_st.idle_st                                                                                                                                                       ; 11      ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|cur_st.RX_ST                                                                                                                                                       ; 11      ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|mp_done                                                                                                                                                              ; 11      ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|Equal3~0                                                                                                                                                      ; 11      ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|one_cnt[2]                                                                                                                                                         ; 11      ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|STB_O~0                                                                                                                                            ; 11      ;
; wishbone_intercon:intercon|adr_sig[2]                                                                                                                                                                        ; 11      ;
; wishbone_intercon:intercon|stb_sig                                                                                                                                                                           ; 11      ;
; output_block:output_block_unit|general_fifo:short_fifo|dout[7]                                                                                                                                               ; 10      ;
; output_block:output_block_unit|general_fifo:short_fifo|dout[6]                                                                                                                                               ; 10      ;
; output_block:output_block_unit|general_fifo:short_fifo|dout[5]                                                                                                                                               ; 10      ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|Selector18~0                                                                                                               ; 10      ;
; output_block:output_block_unit|general_fifo:short_fifo|dout[4]                                                                                                                                               ; 10      ;
; output_block:output_block_unit|general_fifo:short_fifo|dout[3]                                                                                                                                               ; 10      ;
; output_block:output_block_unit|general_fifo:short_fifo|dout[2]                                                                                                                                               ; 10      ;
; output_block:output_block_unit|general_fifo:short_fifo|write_addr[1]                                                                                                                                         ; 10      ;
; output_block:output_block_unit|general_fifo:short_fifo|dout[1]                                                                                                                                               ; 10      ;
; output_block:output_block_unit|general_fifo:short_fifo|dout[0]                                                                                                                                               ; 10      ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|aout_valid                                                                                                                   ; 10      ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|State.idle                                                                                                                   ; 10      ;
; output_block:output_block_unit|general_fifo:short_fifo|count_proc~0                                                                                                                                          ; 10      ;
; wishbone_intercon:intercon|Equal3~0                                                                                                                                                                          ; 10      ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Equal1~0                                                                                                                                                             ; 10      ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_9~10                    ; 10      ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_9~10                    ; 10      ;
; output_block:output_block_unit|general_fifo:fifo|write_addr[12]                                                                                                                                              ; 10      ;
; output_block:output_block_unit|general_fifo:fifo|write_addr[13]                                                                                                                                              ; 10      ;
; output_block:output_block_unit|general_fifo:fifo|write_addr[14]                                                                                                                                              ; 10      ;
; output_block:output_block_unit|Add4~4                                                                                                                                                                        ; 10      ;
; wishbone_intercon:intercon|adr_sig[1]                                                                                                                                                                        ; 10      ;
; wishbone_intercon:intercon|adr_sig[0]                                                                                                                                                                        ; 10      ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_rd[0]~31                                                                                                                                      ; 9       ;
; output_block:output_block_unit|general_fifo:short_fifo|write_addr[2]                                                                                                                                         ; 9       ;
; output_block:output_block_unit|general_fifo:short_fifo|read_addr_dup[2]                                                                                                                                      ; 9       ;
; output_block:output_block_unit|general_fifo:fifo|mem~43                                                                                                                                                      ; 9       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_rd[0]~14                                                                                                                                      ; 9       ;
; internal_logic_analyzer_core_top:core_inst|in_out_cordinator_generic:data_out_size_inst|in_equal_out_cordinator:\cordinator1_proc:equal_cordenator_proc|data_out_valid                                       ; 9       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|read_addr_en                                                                                                                                                         ; 9       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Equal0~0                                                                                                                                                             ; 9       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[4]~13                                                                                                                                      ; 9       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[1]~27                                                                                                                                      ; 9       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|ack_cnt[5]~27                                                                                                                                 ; 9       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|len_cnt[3]~27                                                                                                                                 ; 9       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[7]~13                                                                                                                                      ; 9       ;
; output_block:output_block_unit|fifo_rd_en~1                                                                                                                                                                  ; 9       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[4]~13                                                                                                                                      ; 9       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|crc_data_valid_proc~0                                                                                                                                                ; 9       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|sample_cnt[5]~2                                                                                                                                                    ; 9       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|cur_st.IDLE_ST                                                                                                                                                     ; 9       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|ram_addr_sig_proc~0                                                                                                                           ; 9       ;
; wishbone_intercon:intercon|slave_stall_sig~1                                                                                                                                                                 ; 9       ;
; output_block:output_block_unit|Add4~6                                                                                                                                                                        ; 9       ;
; internal_logic_analyzer_core_top:core_inst|in_out_cordinator_generic:data_out_size_inst|in_equal_out_cordinator:\cordinator1_proc:equal_cordenator_proc|data_out[7]                                          ; 8       ;
; internal_logic_analyzer_core_top:core_inst|in_out_cordinator_generic:data_out_size_inst|in_equal_out_cordinator:\cordinator1_proc:equal_cordenator_proc|data_out[6]                                          ; 8       ;
; internal_logic_analyzer_core_top:core_inst|in_out_cordinator_generic:data_out_size_inst|in_equal_out_cordinator:\cordinator1_proc:equal_cordenator_proc|data_out[5]                                          ; 8       ;
; internal_logic_analyzer_core_top:core_inst|ram_generic:RAM_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|ram_data~26                                                                                    ; 8       ;
; internal_logic_analyzer_core_top:core_inst|in_out_cordinator_generic:data_out_size_inst|in_equal_out_cordinator:\cordinator1_proc:equal_cordenator_proc|data_out[4]                                          ; 8       ;
; internal_logic_analyzer_core_top:core_inst|ram_generic:RAM_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|ram_data~24                                                                                    ; 8       ;
; internal_logic_analyzer_core_top:core_inst|in_out_cordinator_generic:data_out_size_inst|in_equal_out_cordinator:\cordinator1_proc:equal_cordenator_proc|data_out[3]                                          ; 8       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|Selector28~0                                                                                                                 ; 8       ;
; internal_logic_analyzer_core_top:core_inst|in_out_cordinator_generic:data_out_size_inst|in_equal_out_cordinator:\cordinator1_proc:equal_cordenator_proc|data_out[2]                                          ; 8       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|Selector19~0                                                                                                                 ; 8       ;
; internal_logic_analyzer_core_top:core_inst|in_out_cordinator_generic:data_out_size_inst|in_equal_out_cordinator:\cordinator1_proc:equal_cordenator_proc|data_out[1]                                          ; 8       ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~88                                                                                                                                                ; 8       ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~87                                                                                                                                                ; 8       ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~86                                                                                                                                                ; 8       ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~85                                                                                                                                                ; 8       ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~84                                                                                                                                                ; 8       ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~83                                                                                                                                                ; 8       ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~82                                                                                                                                                ; 8       ;
; output_block:output_block_unit|general_fifo:short_fifo|mem~81                                                                                                                                                ; 8       ;
; internal_logic_analyzer_core_top:core_inst|in_out_cordinator_generic:data_out_size_inst|in_equal_out_cordinator:\cordinator1_proc:equal_cordenator_proc|data_out[0]                                          ; 8       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|trigger_type_reg_1_proc~0                                                                                                      ; 8       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|enable_reg_4_proc~0                                                                                                            ; 8       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|trigger_position_reg_2_proc~0                                                                                                  ; 8       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|clk_to_start_reg_3_proc~0                                                                                                      ; 8       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|en_reg_proc~0                                                                                                                  ; 8       ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|decode_9oa:decode2|w_anode609w[3]~0                                                                     ; 8       ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|decode_9oa:decode2|w_anode619w[3]~0                                                                     ; 8       ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|decode_9oa:decode2|w_anode589w[3]~0                                                                     ; 8       ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|decode_9oa:decode2|w_anode599w[3]~0                                                                     ; 8       ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|decode_9oa:decode2|w_anode569w[3]~0                                                                     ; 8       ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|decode_9oa:decode2|w_anode579w[3]~0                                                                     ; 8       ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|decode_9oa:decode2|w_anode559w[3]~0                                                                     ; 8       ;
; output_block:output_block_unit|general_fifo:fifo|mem~47                                                                                                                                                      ; 8       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|State.wait_for_start_address                                                                                                 ; 8       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig~0                                                                                                                                     ; 8       ;
; rx_path:rx_path_unit|ram_simple:ram_simple_inst|ram_data~34                                                                                                                                                  ; 8       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|data_out[0]~5                                                                                                                  ; 8       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|Equal1~0                                                                                                                       ; 8       ;
; output_block:output_block_unit|general_fifo:fifo|mem~42                                                                                                                                                      ; 8       ;
; rx_path:rx_path_unit|ram_simple:ram_simple_inst|ram_data~31                                                                                                                                                  ; 8       ;
; tx_path:tx_path_unit|ram_simple:tx_ram_inst|ram_data~34                                                                                                                                                      ; 8       ;
; tx_path:tx_path_unit|crc_gen:tx_crc_inst|crc_r[0]~0                                                                                                                                                          ; 8       ;
; output_block:output_block_unit|requested_bytes[0]~6                                                                                                                                                          ; 8       ;
; output_block:output_block_unit|requested_bytes[0]~4                                                                                                                                                          ; 8       ;
; wishbone_intercon:intercon|dat_sig[0]~0                                                                                                                                                                      ; 8       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|addr_blk[7]~0                                                                                                                                                        ; 8       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i~1                                                                                                                                                         ; 8       ;
; tx_path:tx_path_unit|ram_simple:tx_ram_inst|ram_data~31                                                                                                                                                      ; 8       ;
; tx_path:tx_path_unit|ram_simple:tx_ram_inst|ram_data~17                                                                                                                                                      ; 8       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|crc_blk[7]~1                                                                                                                                                         ; 8       ;
; wishbone_intercon:intercon|dat_sig[6]                                                                                                                                                                        ; 8       ;
; wishbone_intercon:intercon|dat_sig[4]                                                                                                                                                                        ; 8       ;
; wishbone_intercon:intercon|dat_sig[5]                                                                                                                                                                        ; 8       ;
; wishbone_intercon:intercon|dat_sig[2]                                                                                                                                                                        ; 8       ;
; wishbone_intercon:intercon|dat_sig[3]                                                                                                                                                                        ; 8       ;
; wishbone_intercon:intercon|dat_sig[1]                                                                                                                                                                        ; 8       ;
; wishbone_intercon:intercon|dat_sig[0]                                                                                                                                                                        ; 8       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|w_addr[4]~1                                                                                                                                                          ; 8       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Equal3~1                                                                                                                                                             ; 8       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Equal3~0                                                                                                                                                             ; 8       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|len_blk[0]~0                                                                                                                                                         ; 8       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|Selector1~1                                                                                                                                                        ; 8       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|Selector1~0                                                                                                                                                        ; 8       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[3]~16                                                                                                                                     ; 8       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|addr_reg[1]~24                                                                                                                                ; 8       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[4]~1                                                                                                                                      ; 8       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|mem~26                                                                                                                                                        ; 8       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|Equal4~1                                                                                                                                                           ; 8       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|din_d2                                                                                                                                                             ; 8       ;
; wishbone_intercon:intercon|ERR_I_M1~0                                                                                                                                                                        ; 8       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|timer_tick                                                                                                                                              ; 8       ;
; rx_path:rx_path_unit|crc_gen:crc_gen_inst|crc_r[3]~0                                                                                                                                                         ; 8       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|crc_blk[7]~0                                                                                                                                                         ; 8       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|sample_cnt[8]~0                                                                                                                                                    ; 8       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|mem~24                                                                                                                                                        ; 8       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|cur_st.STOPBIT_ST                                                                                                                                                  ; 8       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout[3]                                                                                                                                                            ; 8       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout[1]                                                                                                                                                            ; 8       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout[6]                                                                                                                                                            ; 8       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout[7]                                                                                                                                                            ; 8       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout[5]                                                                                                                                                            ; 8       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout[2]                                                                                                                                                            ; 8       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout[0]                                                                                                                                                            ; 8       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|Equal0~1                                                                                                                       ; 8       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|Equal2~0                                                                                                                                                      ; 8       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|sr[4]~3                                                                                                                                                            ; 8       ;
; wishbone_intercon:intercon|Equal2~0                                                                                                                                                                          ; 8       ;
; output_block:output_block_unit|Add4~8                                                                                                                                                                        ; 8       ;
; output_block:output_block_unit|Add4~0                                                                                                                                                                        ; 8       ;
; output_block:output_block_unit|Add3~0                                                                                                                                                                        ; 8       ;
; output_block:output_block_unit|Add0~0                                                                                                                                                                        ; 8       ;
; ~GND                                                                                                                                                                                                         ; 7       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|Selector1~0                                                                                                                ; 7       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|Selector20~0                                                                                                               ; 7       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|State.send_start_addr_to_rc                                                                                                ; 7       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|write_controller_finish                                                                                                    ; 7       ;
; signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst|enable_reg_2_proc~0                                                                                                     ; 7       ;
; signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst|scene_number_reg_1_proc~0                                                                                               ; 7       ;
; signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst|data_out[3]~1                                                                                                           ; 7       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|cur_st.sof_st                                                                                                                                                        ; 7       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|type_blk[3]~0                                                                                                                                                        ; 7       ;
; output_block:output_block_unit|general_fifo:short_fifo|count[1]                                                                                                                                              ; 7       ;
; output_block:output_block_unit|general_fifo:short_fifo|count[0]                                                                                                                                              ; 7       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|write_addr[1]                                                                                                                                                 ; 7       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|write_addr[0]                                                                                                                                                 ; 7       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|cur_st.STARTBIT_ST                                                                                                                                                 ; 7       ;
; wishbone_intercon:intercon|ERR_I_M1                                                                                                                                                                          ; 7       ;
; wishbone_intercon:intercon|ERR_I_M3                                                                                                                                                                          ; 7       ;
; wishbone_intercon:intercon|intercon_state.master_3_st                                                                                                                                                        ; 7       ;
; wishbone_intercon:intercon|slave_stall_sig~2                                                                                                                                                                 ; 7       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|cur_st.crc_st                                                                                                                                                        ; 7       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout[4]                                                                                                                                                            ; 7       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|wm_state.read_st                                                                                                                              ; 7       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|wm_state.read_st                                                                                                                                   ; 7       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|wm_state.write_st                                                                                                                                  ; 7       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|cur_st.eof_st                                                                                                                                                        ; 7       ;
; output_block:output_block_unit|Add4~10                                                                                                                                                                       ; 7       ;
; output_block:output_block_unit|Add4~2                                                                                                                                                                        ; 7       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|current_address_s[0]                                                                                                         ; 6       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_counter_s[7]                                                                                                          ; 6       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_counter_s[1]                                                                                                          ; 6       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_counter_s[0]                                                                                                          ; 6       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|all_data_rec_count_s[5]~10                                                                                                 ; 6       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|trigger_found_s                                                                                                            ; 6       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|trigger_position_reg_2[1]                                                                                                      ; 6       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|State.send_current_address_to_ram                                                                                            ; 6       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|enable_reg_4[0]                                                                                                                ; 6       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|trigger_position_reg_2[0]                                                                                                      ; 6       ;
; signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst|enable_reg_2[0]                                                                                                         ; 6       ;
; output_block:output_block_unit|wait_cycles~0                                                                                                                                                                 ; 6       ;
; output_block:output_block_unit|general_fifo:short_fifo|Equal3~0                                                                                                                                              ; 6       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|read_controller_finish                                                                                                       ; 6       ;
; wishbone_intercon:intercon|dat_sig[7]                                                                                                                                                                        ; 6       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|cur_st.eof_st                                                                                                                                                        ; 6       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Selector17~2                                                                                                                                                         ; 6       ;
; wishbone_intercon:intercon|slave_ack_sig~5                                                                                                                                                                   ; 6       ;
; output_block:output_block_unit|fsm_out_state.send_data_st                                                                                                                                                    ; 6       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|write_addr[2]                                                                                                                                                 ; 6       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|sample_cnt[3]~1                                                                                                                                                    ; 6       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|Equal1~2                                                                                                                                                           ; 6       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|count_proc~0                                                                                                                                                  ; 6       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|read_addr_dup[0]                                                                                                                                              ; 6       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|sample_cnt[1]                                                                                                                                                      ; 6       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|CYC_O                                                                                                                                              ; 6       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|wm_state.read_st                                                                                                                                   ; 6       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|wm_state.write_st                                                                                                                                  ; 6       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|wm_state.write_st                                                                                                                             ; 6       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|wm_state.get_acks_rd_st                                                                                                                            ; 6       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|count[1]                                                                                                                                                      ; 6       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|count[0]                                                                                                                                                      ; 6       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|current_address_s[0]                                                                                                       ; 6       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|trigger_counter_s[1]                                                                                                       ; 6       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|trigger_counter_s[0]                                                                                                       ; 6       ;
; output_block:output_block_unit|Add4~12                                                                                                                                                                       ; 6       ;
; output_block:output_block_unit|general_fifo:fifo|count[15]                                                                                                                                                   ; 6       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|current_address_s[1]                                                                                                         ; 5       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_counter_s[8]                                                                                                          ; 5       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_counter_s[2]                                                                                                          ; 5       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_counter_s[3]                                                                                                          ; 5       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_counter_s[4]                                                                                                          ; 5       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_counter_s[5]                                                                                                          ; 5       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_counter_s[6]                                                                                                          ; 5       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|trigger_out                                                                                                                ; 5       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|trigger_position_reg_2[5]                                                                                                      ; 5       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|trigger_position_reg_2[4]                                                                                                      ; 5       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|trigger_position_reg_2[3]                                                                                                      ; 5       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|data_crc[7]~18                                                                                                                                                       ; 5       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|trigger_position_reg_2[2]                                                                                                      ; 5       ;
; output_block:output_block_unit|lpm_mult:Mult0|multcore:mult_core|romout[2][7]~12                                                                                                                             ; 5       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Selector21~0                                                                                                                                                         ; 5       ;
; output_block:output_block_unit|general_fifo:short_fifo|Equal2~0                                                                                                                                              ; 5       ;
; output_block:output_block_unit|general_fifo:short_fifo|count[3]                                                                                                                                              ; 5       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|blk_pos[0]                                                                                                                                                           ; 5       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|eof_blk[0]                                                                                                                                                           ; 5       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|cur_st.type_st                                                                                                                                                       ; 5       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|cur_st.sof_st                                                                                                                                                        ; 5       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|write_addr[3]                                                                                                                                                 ; 5       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|pos_cnt[0]                                                                                                                                                         ; 5       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|Selector18~0                                                                                                                                                       ; 5       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|cur_st~14                                                                                                                                                          ; 5       ;
; wishbone_intercon:intercon|STALL_I_M1~0                                                                                                                                                                      ; 5       ;
; wishbone_intercon:intercon|STALL_I_M3~0                                                                                                                                                                      ; 5       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|fsm_state.wm_read_st                                                                                                                                 ; 5       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|blk_pos[0]                                                                                                                                                           ; 5       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|blk_pos[1]                                                                                                                                                           ; 5       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|read_addr_dup[1]                                                                                                                                              ; 5       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|sample_cnt[0]                                                                                                                                                      ; 5       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|sample_cnt[2]                                                                                                                                                      ; 5       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Equal2~2                                                                                                                                                             ; 5       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|wm_state.get_acks_wr_st                                                                                                                            ; 5       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|pos_cnt[0]                                                                                                                                                         ; 5       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|current_address_s[2]                                                                                                       ; 5       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|trigger_type_s[1]                                                                                                          ; 5       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_rd[7]                                                                                                                                         ; 5       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_rd[6]                                                                                                                                         ; 5       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_rd[5]                                                                                                                                         ; 5       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_rd[4]                                                                                                                                         ; 5       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_rd[3]                                                                                                                                         ; 5       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_rd[2]                                                                                                                                         ; 5       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_rd[1]                                                                                                                                         ; 5       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_rd[0]                                                                                                                                         ; 5       ;
; signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst|valid_data_out~3                                                                                                        ; 4       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|Selector52~2                                                                                                               ; 4       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|Selector13~0                                                                                                               ; 4       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|trigger_position_s[0]                                                                                                      ; 4       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|current_address_s[2]~1                                                                                                       ; 4       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|current_address_s[1]                                                                                                       ; 4       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|current_address_s[2]                                                                                                         ; 4       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|scene_number_s[0]                                                                                                          ; 4       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|trigger_type_s[0]                                                                                                          ; 4       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|trigger_position_reg_2[6]                                                                                                      ; 4       ;
; internal_logic_analyzer_core_top:core_inst|enable_fsm:enable_fsm_inst|State.system_is_enable                                                                                                                 ; 4       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|State_machine~1                                                                                                            ; 4       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|dout[7]                                                                                                                                                              ; 4       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|dout[6]                                                                                                                                                              ; 4       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|dout[5]                                                                                                                                                              ; 4       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|State~14                                                                                                                     ; 4       ;
; output_block:output_block_unit|general_fifo:short_fifo|count[3]~0                                                                                                                                            ; 4       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|dout[2]                                                                                                                                                              ; 4       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|cur_st~13                                                                                                                                                            ; 4       ;
; output_block:output_block_unit|Equal3~6                                                                                                                                                                      ; 4       ;
; output_block:output_block_unit|fsm_out_state.wait_after_send_st                                                                                                                                              ; 4       ;
; output_block:output_block_unit|requested_bytes[0]                                                                                                                                                            ; 4       ;
; output_block:output_block_unit|requested_bytes[1]                                                                                                                                                            ; 4       ;
; output_block:output_block_unit|requested_bytes[8]                                                                                                                                                            ; 4       ;
; output_block:output_block_unit|general_fifo:short_fifo|count[2]                                                                                                                                              ; 4       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|reg_ready_sig                                                                                                                                                        ; 4       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Equal1~4                                                                                                                                                             ; 4       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|blk_pos[1]                                                                                                                                                           ; 4       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|dout[1]                                                                                                                                                              ; 4       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|pos_cnt[1]~0                                                                                                                                                       ; 4       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|cur_st.type_st                                                                                                                                                       ; 4       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|dout[0]                                                                                                                                                              ; 4       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|Equal1~5                                                                                                                                           ; 4       ;
; wishbone_intercon:intercon|ERR_I_M2                                                                                                                                                                          ; 4       ;
; output_block:output_block_unit|general_fifo:fifo|Equal2~0                                                                                                                                                    ; 4       ;
; output_block:output_block_unit|LessThan0~1                                                                                                                                                                   ; 4       ;
; wishbone_intercon:intercon|arbiter_state_machine_proc~0                                                                                                                                                      ; 4       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|blk_pos[2]                                                                                                                                                           ; 4       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|pos_cnt[2]~1                                                                                                                                                       ; 4       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|read_addr_dup[3]                                                                                                                                              ; 4       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|read_addr_dup[2]                                                                                                                                              ; 4       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|stop_bit_err~1                                                                                                                                                     ; 4       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|sample_cnt[4]                                                                                                                                                      ; 4       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|sample_cnt[7]                                                                                                                                                      ; 4       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|sample_cnt[3]                                                                                                                                                      ; 4       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|sample_cnt[6]                                                                                                                                                      ; 4       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|sample_cnt[5]                                                                                                                                                      ; 4       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|sample_cnt[8]                                                                                                                                                      ; 4       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|type_reg[6]                                                                                                                                   ; 4       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|CYC_O                                                                                                                                         ; 4       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|wm_state.stall_rd_st                                                                                                                          ; 4       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|CYC_O                                                                                                                                              ; 4       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|cur_st~7                                                                                                                                                           ; 4       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|pos_cnt[1]                                                                                                                                                         ; 4       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|count[2]                                                                                                                                                      ; 4       ;
; rx_path:rx_path_unit|error_register:error_register_inst|read_sig                                                                                                                                             ; 4       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|uart_clk                                                                                                                                                           ; 4       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|dout_valid                                                                                                                                                    ; 4       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|trigger_position_s[1]                                                                                                      ; 4       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|trigger_type_s[2]                                                                                                          ; 4       ;
; output_block:output_block_unit|Add4~14                                                                                                                                                                       ; 4       ;
; output_block:output_block_unit|wait_cycles[0]                                                                                                                                                                ; 4       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|pos_cnt[1]                                                                                                                                                         ; 4       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[8]                                                                                                                                         ; 4       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|ack_cnt[8]                                                                                                                                    ; 4       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|len_cnt[8]                                                                                                                                    ; 4       ;
; output_block:output_block_unit|general_fifo:fifo|count[7]                                                                                                                                                    ; 4       ;
; output_block:output_block_unit|general_fifo:fifo|count[6]                                                                                                                                                    ; 4       ;
; output_block:output_block_unit|general_fifo:fifo|count[5]                                                                                                                                                    ; 4       ;
; output_block:output_block_unit|general_fifo:fifo|count[4]                                                                                                                                                    ; 4       ;
; output_block:output_block_unit|general_fifo:fifo|count[3]                                                                                                                                                    ; 4       ;
; output_block:output_block_unit|general_fifo:fifo|count[2]                                                                                                                                                    ; 4       ;
; output_block:output_block_unit|general_fifo:fifo|count[1]                                                                                                                                                    ; 4       ;
; output_block:output_block_unit|general_fifo:fifo|count[0]                                                                                                                                                    ; 4       ;
; output_block:output_block_unit|general_fifo:fifo|count[8]                                                                                                                                                    ; 4       ;
; wishbone_intercon:intercon|adr_sig[3]                                                                                                                                                                        ; 4       ;
; rx_path:rx_path_unit|error_register:error_register_inst|err_reg~5                                                                                                                                            ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|data_out_of_wc[7]                                                                                                          ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|data_out_of_wc[6]                                                                                                          ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|data_out_of_wc[5]                                                                                                          ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|data_out_of_wc[4]                                                                                                          ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|data_out_of_wc[3]                                                                                                          ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|data_out_of_wc[2]                                                                                                          ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|data_out_of_wc[1]                                                                                                          ; 3       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|current_address_s[3]                                                                                                         ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|addr_out_to_RAM[0]                                                                                                         ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|addr_out_to_RAM[1]                                                                                                         ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|addr_out_to_RAM[2]                                                                                                         ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|addr_out_to_RAM[3]                                                                                                         ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|din_valid                                                                                                                  ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|data_out_of_wc[0]                                                                                                          ; 3       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|scene_number_s[2]                                                                                                          ; 3       ;
; wishbone_intercon:intercon|DAT_I_M1[7]~34                                                                                                                                                                    ; 3       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|trigger_s                                                                                                                  ; 3       ;
; wishbone_intercon:intercon|DAT_I_M1[6]~33                                                                                                                                                                    ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|State.wait_for_enable_rise                                                                                                 ; 3       ;
; wishbone_intercon:intercon|DAT_I_M1[5]~31                                                                                                                                                                    ; 3       ;
; wishbone_intercon:intercon|DAT_I_M1[4]~29                                                                                                                                                                    ; 3       ;
; wishbone_intercon:intercon|DAT_I_M1[3]                                                                                                                                                                       ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|State.write_controller_is_finish                                                                                           ; 3       ;
; wishbone_intercon:intercon|DAT_I_M1[2]                                                                                                                                                                       ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|dout[6]                                                                                                                                                              ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|dout[7]                                                                                                                                                              ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|dout[4]                                                                                                                                                              ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|dout[5]                                                                                                                                                              ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|dout[2]                                                                                                                                                              ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|dout[3]                                                                                                                                                              ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|dout[1]                                                                                                                                                              ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|write_addr[0]                                                                                                                                                        ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|write_addr[1]                                                                                                                                                        ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|write_addr[2]                                                                                                                                                        ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|write_addr[3]                                                                                                                                                        ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|write_addr[4]                                                                                                                                                        ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|write_addr[5]                                                                                                                                                        ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|write_addr[6]                                                                                                                                                        ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|write_addr[7]                                                                                                                                                        ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|write_en                                                                                                                                                             ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|dout[0]                                                                                                                                                              ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|dout[4]                                                                                                                                                              ; 3       ;
; wishbone_intercon:intercon|DAT_I_M1[1]                                                                                                                                                                       ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|data_crc[2]~7                                                                                                                                                        ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|data_crc[2]~6                                                                                                                                                        ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|data_crc[2]~5                                                                                                                                                        ; 3       ;
; internal_logic_analyzer_core_top:core_inst|ram_generic:RAM_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|dout_valid                                                                                     ; 3       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig[7]                                                                                                                                    ; 3       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig[6]                                                                                                                                    ; 3       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig[5]                                                                                                                                    ; 3       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig[4]                                                                                                                                    ; 3       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig[2]                                                                                                                                    ; 3       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig[3]                                                                                                                                    ; 3       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig[1]                                                                                                                                    ; 3       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig[0]                                                                                                                                    ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|dout[3]                                                                                                                                                              ; 3       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|ram_dout_valid~1                                                                                                                                   ; 3       ;
; wishbone_intercon:intercon|DAT_I_M1[0]                                                                                                                                                                       ; 3       ;
; output_block:output_block_unit|wait_cycles~2                                                                                                                                                                 ; 3       ;
; output_block:output_block_unit|wait_cycles~1                                                                                                                                                                 ; 3       ;
; output_block:output_block_unit|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~10                                                                                                                             ; 3       ;
; output_block:output_block_unit|lpm_mult:Mult0|multcore:mult_core|romout[1][7]~4                                                                                                                              ; 3       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|read_controller_counter_s[4]                                                                                                 ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|blk_pos[3]~0                                                                                                                                                         ; 3       ;
; output_block:output_block_unit|Equal2~2                                                                                                                                                                      ; 3       ;
; output_block:output_block_unit|requested_bytes[2]                                                                                                                                                            ; 3       ;
; output_block:output_block_unit|requested_bytes[3]                                                                                                                                                            ; 3       ;
; output_block:output_block_unit|requested_bytes[4]                                                                                                                                                            ; 3       ;
; output_block:output_block_unit|requested_bytes[5]                                                                                                                                                            ; 3       ;
; output_block:output_block_unit|requested_bytes[6]                                                                                                                                                            ; 3       ;
; output_block:output_block_unit|requested_bytes[7]                                                                                                                                                            ; 3       ;
; wishbone_intercon:intercon|CYC_I_S2~1                                                                                                                                                                        ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i[6]                                                                                                                                                        ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i[7]                                                                                                                                                        ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|len_blk[7]                                                                                                                                                           ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|len_blk[6]                                                                                                                                                           ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i[4]                                                                                                                                                        ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i[5]                                                                                                                                                        ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|len_blk[5]                                                                                                                                                           ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|len_blk[4]                                                                                                                                                           ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i[2]                                                                                                                                                        ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i[3]                                                                                                                                                        ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|len_blk[3]                                                                                                                                                           ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|len_blk[2]                                                                                                                                                           ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i[0]                                                                                                                                                        ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i[1]                                                                                                                                                        ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|len_blk[1]                                                                                                                                                           ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|blk_pos[2]                                                                                                                                                           ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|len_blk[0]                                                                                                                                                           ; 3       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|fsm_state.idle_st                                                                                                                                    ; 3       ;
; output_block:output_block_unit|fsm_in_state                                                                                                                                                                  ; 3       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|wm_end~0                                                                                                                                           ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|cur_st.len_st                                                                                                                                                        ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|cur_st.addr_st                                                                                                                                                       ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Selector7~0                                                                                                                                                          ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|w_addr[0]                                                                                                                                                            ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|w_addr[1]                                                                                                                                                            ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|w_addr[2]                                                                                                                                                            ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|w_addr[3]                                                                                                                                                            ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|w_addr[4]                                                                                                                                                            ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|w_addr[5]                                                                                                                                                            ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|w_addr[6]                                                                                                                                                            ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|w_addr[7]                                                                                                                                                            ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Selector7~0                                                                                                                                                          ; 3       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|one_cnt[2]~5                                                                                                                                                       ; 3       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|one_cnt[2]~3                                                                                                                                                       ; 3       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|Equal0~0                                                                                                                                                           ; 3       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout_i[3]                                                                                                                                                          ; 3       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout_i[4]                                                                                                                                                          ; 3       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout_i[1]                                                                                                                                                          ; 3       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout_i[6]                                                                                                                                                          ; 3       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout_i[7]                                                                                                                                                          ; 3       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout_i[5]                                                                                                                                                          ; 3       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout_i[2]                                                                                                                                                          ; 3       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|uart_fsm_proc~0                                                                                                                                                    ; 3       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|Equal0~4                                                                                                                                           ; 3       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_reg[0]                                                                                                                                         ; 3       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|Equal0~1                                                                                                                                      ; 3       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|Equal0~0                                                                                                                                      ; 3       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|Equal1~1                                                                                                                                      ; 3       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|Equal1~0                                                                                                                                      ; 3       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|Equal0~5                                                                                                                                           ; 3       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|fsm_state.sending_packet_st                                                                                                                          ; 3       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|Equal1~5                                                                                                                                           ; 3       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|len_reg[0]                                                                                                                                         ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|blk_pos[3]                                                                                                                                                           ; 3       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|count[1]~2                                                                                                                                                    ; 3       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|eof_blk[0]                                                                                                                                                           ; 3       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|wm_state.stall_rd_st                                                                                                                               ; 3       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|wm_state.get_acks_rd_st                                                                                                                            ; 3       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|wm_state.get_acks_wr_st                                                                                                                            ; 3       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|WideOr1~0                                                                                                                                     ; 3       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|CYC_O~0                                                                                                                                            ; 3       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|wm_state.stall_wr_st                                                                                                                               ; 3       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|wm_state~16                                                                                                                                        ; 3       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|wm_state.initiate_st                                                                                                                               ; 3       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|Equal0~0                                                                                                                       ; 3       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|pos_cnt[2]                                                                                                                                                         ; 3       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|sample_cnt[0]                                                                                                                                                      ; 3       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|data_valid_proc~0                                                                                                                                             ; 3       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|cur_st.IDLE_ST                                                                                                                                                     ; 3       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|count[3]                                                                                                                                                      ; 3       ;
; rx_path:rx_path_unit|error_register:error_register_inst|err_reg[0]                                                                                                                                           ; 3       ;
; rx_path:rx_path_unit|error_register:error_register_inst|err_reg[2]                                                                                                                                           ; 3       ;
; rx_path:rx_path_unit|error_register:error_register_inst|err_reg[3]                                                                                                                                           ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|Add5~2                                                                                                                     ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|trigger_position_s[2]                                                                                                      ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|trigger_position_s[3]                                                                                                      ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|trigger_position_s[4]                                                                                                      ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|trigger_position_s[5]                                                                                                      ; 3       ;
; output_block:output_block_unit|Add6~14                                                                                                                                                                       ; 3       ;
; output_block:output_block_unit|Add6~12                                                                                                                                                                       ; 3       ;
; output_block:output_block_unit|Add6~10                                                                                                                                                                       ; 3       ;
; output_block:output_block_unit|Add6~8                                                                                                                                                                        ; 3       ;
; output_block:output_block_unit|Add6~6                                                                                                                                                                        ; 3       ;
; output_block:output_block_unit|Add6~4                                                                                                                                                                        ; 3       ;
; output_block:output_block_unit|Add6~2                                                                                                                                                                        ; 3       ;
; output_block:output_block_unit|Add6~0                                                                                                                                                                        ; 3       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|crc_ack_i                                                                                                                                                            ; 3       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|pos_cnt[2]                                                                                                                                                         ; 3       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|Add0~14                                                                                                                                            ; 3       ;
; output_block:output_block_unit|general_fifo:fifo|count[14]                                                                                                                                                   ; 3       ;
; output_block:output_block_unit|general_fifo:fifo|count[13]                                                                                                                                                   ; 3       ;
; output_block:output_block_unit|general_fifo:fifo|count[12]                                                                                                                                                   ; 3       ;
; output_block:output_block_unit|general_fifo:fifo|count[11]                                                                                                                                                   ; 3       ;
; output_block:output_block_unit|general_fifo:fifo|count[10]                                                                                                                                                   ; 3       ;
; output_block:output_block_unit|general_fifo:fifo|count[9]                                                                                                                                                    ; 3       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~103           ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[59]~102           ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[60]~101           ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[61]~100           ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~103           ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[59]~102           ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[60]~101           ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[61]~100           ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[68]~95            ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[69]~94            ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[68]~95            ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[69]~94            ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out_s[7]                                                                                                              ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out[7]                                                                                                                ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out_s[6]                                                                                                              ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out[6]                                                                                                                ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out_s[5]                                                                                                              ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out[5]                                                                                                                ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out_s[4]                                                                                                              ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out[4]                                                                                                                ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out_s[3]                                                                                                              ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out[3]                                                                                                                ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out_s[2]                                                                                                              ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out[2]                                                                                                                ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out_s[1]                                                                                                              ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out[1]                                                                                                                ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out_s[0]                                                                                                              ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|data_out[0]                                                                                                                ; 2       ;
; internal_logic_analyzer_core_top:core_inst|enable_fsm:enable_fsm_inst|State.write_controller_finish                                                                                                          ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|current_address_s[2]~3                                                                                                       ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|current_address_s[2]~2                                                                                                       ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|Selector11~0                                                                                                               ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|Selector10~0                                                                                                               ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|Selector9~0                                                                                                                ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|Selector8~0                                                                                                                ; 2       ;
; internal_logic_analyzer_core_top:core_inst|enable_fsm:enable_fsm_inst|State.read_controller_finish                                                                                                           ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|Selector14~0                                                                                                                 ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|Selector15~0                                                                                                                 ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|Selector16~0                                                                                                                 ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|Selector17~0                                                                                                                 ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|scene_number_s[3]                                                                                                          ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|scene_number_s[4]                                                                                                          ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|scene_number_s[5]                                                                                                          ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|scene_number_s[6]                                                                                                          ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|scene_number_s[1]                                                                                                          ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator:signal_generator_inst|Selector19~3                                                                                                               ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|addr_out[3]                                                                                                                  ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|addr_out[2]                                                                                                                  ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|addr_out[1]                                                                                                                  ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|addr_out[0]                                                                                                                  ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst|scene_number_reg_1[6]                                                                                                   ; 2       ;
; internal_logic_analyzer_core_top:core_inst|enable_fsm:enable_fsm_inst|State.wait_for_enable_rise                                                                                                             ; 2       ;
; internal_logic_analyzer_core_top:core_inst|enable_fsm:enable_fsm_inst|enable_trig_s                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|crc_gen:tx_crc_inst|crc_r[7]                                                                                                                                                            ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst|scene_number_reg_1[5]                                                                                                   ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|addr_blk[7]                                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|crc_gen:tx_crc_inst|crc_r[6]                                                                                                                                                            ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst|scene_number_reg_1[4]                                                                                                   ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|addr_blk[6]                                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|crc_gen:tx_crc_inst|crc_r[5]                                                                                                                                                            ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst|scene_number_reg_1[3]                                                                                                   ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|addr_blk[5]                                                                                                                                                          ; 2       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|trigger_type_reg_1[2]                                                                                                          ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst|scene_number_reg_1[2]                                                                                                   ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|addr_blk[4]                                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|crc_gen:tx_crc_inst|crc_r[3]                                                                                                                                                            ; 2       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|trigger_type_reg_1[1]                                                                                                          ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst|scene_number_reg_1[1]                                                                                                   ; 2       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|Equal2~0                                                                                                                       ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|current_address_s[2]~0                                                                                                       ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig~8                                                                                                                                     ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig~7                                                                                                                                     ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig~6                                                                                                                                     ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig~5                                                                                                                                     ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig~4                                                                                                                                     ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig~3                                                                                                                                     ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig~2                                                                                                                                     ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ram_addr_sig~1                                                                                                                                     ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|dout[3]~0                                                                                                                                                            ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|addr_blk[3]                                                                                                                                                          ; 2       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|trigger_type_reg_1[0]                                                                                                          ; 2       ;
; signal_generator_top:signal_generator_inst|signal_generator_registers:registers_inst|scene_number_reg_1[0]                                                                                                   ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|read_addr_dup[14]                                                                                                                                           ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|read_addr_dup[13]                                                                                                                                           ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|read_addr_dup[12]                                                                                                                                           ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|read_addr_dup[11]                                                                                                                                           ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|read_addr_dup[10]                                                                                                                                           ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|read_addr_dup[9]                                                                                                                                            ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|read_addr_dup[8]                                                                                                                                            ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|read_addr_dup[7]                                                                                                                                            ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|read_addr_dup[6]                                                                                                                                            ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|read_addr_dup[5]                                                                                                                                            ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|read_addr_dup[4]                                                                                                                                            ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|read_addr_dup[3]                                                                                                                                            ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|read_addr_dup[2]                                                                                                                                            ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|read_addr_dup[1]                                                                                                                                            ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|read_addr_dup[0]                                                                                                                                            ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|Selector0~1                                                                                                                  ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|data_out_to_WBM_valid                                                                                                        ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|addr_blk[2]                                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|type_blk[2]                                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Selector15~3                                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|crc_gen:tx_crc_inst|crc_r[1]                                                                                                                                                            ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|Selector0~0                                                                                                                  ; 2       ;
; output_block:output_block_unit|requested_bytes_to_send_proc~0                                                                                                                                                ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i~16                                                                                                                                                        ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i~14                                                                                                                                                        ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i~12                                                                                                                                                        ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i~10                                                                                                                                                        ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i~8                                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i~6                                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i~4                                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|ram_addr_i~2                                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Selector18~1                                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|addr_blk[1]                                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|type_blk[1]                                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|crc_gen:tx_crc_inst|crc_valid                                                                                                                                                           ; 2       ;
; output_block:output_block_unit|Equal3~5                                                                                                                                                                      ; 2       ;
; output_block:output_block_unit|wait_cycles[1]                                                                                                                                                                ; 2       ;
; output_block:output_block_unit|wait_cycles[2]                                                                                                                                                                ; 2       ;
; output_block:output_block_unit|wait_cycles[3]                                                                                                                                                                ; 2       ;
; output_block:output_block_unit|wait_cycles[4]                                                                                                                                                                ; 2       ;
; output_block:output_block_unit|Equal3~4                                                                                                                                                                      ; 2       ;
; output_block:output_block_unit|wait_cycles[5]                                                                                                                                                                ; 2       ;
; output_block:output_block_unit|wait_cycles[6]                                                                                                                                                                ; 2       ;
; output_block:output_block_unit|wait_cycles[7]                                                                                                                                                                ; 2       ;
; output_block:output_block_unit|wait_cycles[8]                                                                                                                                                                ; 2       ;
; output_block:output_block_unit|wait_cycles[9]                                                                                                                                                                ; 2       ;
; output_block:output_block_unit|wait_cycles[10]                                                                                                                                                               ; 2       ;
; output_block:output_block_unit|wait_cycles[11]                                                                                                                                                               ; 2       ;
; output_block:output_block_unit|wait_cycles[12]                                                                                                                                                               ; 2       ;
; output_block:output_block_unit|wait_cycles[13]                                                                                                                                                               ; 2       ;
; output_block:output_block_unit|wait_cycles[14]                                                                                                                                                               ; 2       ;
; output_block:output_block_unit|wait_cycles[15]                                                                                                                                                               ; 2       ;
; output_block:output_block_unit|wait_cycles[16]                                                                                                                                                               ; 2       ;
; output_block:output_block_unit|wait_cycles[17]                                                                                                                                                               ; 2       ;
; output_block:output_block_unit|wait_cycles[18]                                                                                                                                                               ; 2       ;
; output_block:output_block_unit|wait_cycles[19]                                                                                                                                                               ; 2       ;
; output_block:output_block_unit|wait_cycles[20]                                                                                                                                                               ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|data_valid_proc~0                                                                                                                                           ; 2       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|Equal3~0                                                                                                                       ; 2       ;
; internal_logic_analyzer_core_top:core_inst|core_registers:core_registers_inst|Equal0~3                                                                                                                       ; 2       ;
; output_block:output_block_unit|general_fifo:short_fifo|data_valid_proc~0                                                                                                                                     ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|mp_done~1                                                                                                                                                            ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|mp_done_blink_done                                                                                                                                                   ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|Selector1~0                                                                                                                                          ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|cur_st~11                                                                                                                                                            ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Equal0~1                                                                                                                                                             ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Equal0~0                                                                                                                                                             ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Selector0~1                                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|blk_pos[3]                                                                                                                                                           ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|type_blk[0]                                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|addr_blk[0]                                                                                                                                                          ; 2       ;
; wishbone_intercon:intercon|CYC_I_S2~0                                                                                                                                                                        ; 2       ;
; output_block:output_block_unit|Selector2~0                                                                                                                                                                   ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|Equal0~5                                                                                                                                                ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|mp_done                                                                                                                                                              ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|fsm_state.ws_read_req_st                                                                                                                             ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|len_reg[6]                                                                                                                                           ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|len_reg[7]                                                                                                                                           ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|len_reg[4]                                                                                                                                           ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|len_reg[5]                                                                                                                                           ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|len_reg[2]                                                                                                                                           ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|len_reg[3]                                                                                                                                           ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|len_reg[1]                                                                                                                                           ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|len_reg[0]                                                                                                                                           ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|addr_reg[1]                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|addr_reg[2]                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|addr_reg[0]                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|addr_reg[3]                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|addr_reg[4]                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|addr_reg[5]                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|addr_reg[6]                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|addr_reg[7]                                                                                                                                          ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Selector4~0                                                                                                                                                          ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|len_blk[0]                                                                                                                                                           ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|len_blk[1]                                                                                                                                                           ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|len_blk[2]                                                                                                                                                           ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|len_blk[3]                                                                                                                                                           ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|len_blk[4]                                                                                                                                                           ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|len_blk[5]                                                                                                                                                           ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|len_blk[6]                                                                                                                                                           ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|len_blk[7]                                                                                                                                                           ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|dout_valid_i~2                                                                                                                                                       ; 2       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|read_addr_dup~3                                                                                                                                               ; 2       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|read_addr_dup~2                                                                                                                                               ; 2       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|read_addr_dup~1                                                                                                                                               ; 2       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|read_addr_dup~0                                                                                                                                               ; 2       ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|Equal0~0                                                                                                                                                      ; 2       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|Selector17~1                                                                                                                                                       ; 2       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|Add0~1                                                                                                                                                             ; 2       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|Selector17~0                                                                                                                                                       ; 2       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|Add0~0                                                                                                                                                             ; 2       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|one_cnt[2]~4                                                                                                                                                       ; 2       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|sample_cnt[5]~0                                                                                                                                                    ; 2       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|LessThan3~0                                                                                                                                                        ; 2       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|Equal1~0                                                                                                                                                           ; 2       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|dout_i[0]                                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|type_reg[1]                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|type_reg[2]                                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|type_reg[0]                                                                                                                                          ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|wm_state~13                                                                                                                                        ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_reg[1]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_reg[2]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_reg[3]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_reg[4]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_reg[5]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_reg[6]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_reg[7]                                                                                                                                         ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|wm_state~20                                                                                                                                   ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|wm_state~23                                                                                                                                        ; 2       ;
; wishbone_intercon:intercon|STALL_I_M2~0                                                                                                                                                                      ; 2       ;
; tx_path:tx_path_unit|bus_to_enc_fsm:bus_to_enc_fsm_inst|ws_read_req_st_en_sample                                                                                                                             ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|wm_state~17                                                                                                                                        ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|Equal3~1                                                                                                                                                    ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|Equal3~0                                                                                                                                                    ; 2       ;
; wishbone_intercon:intercon|slave_signal_router_mux_proc~0                                                                                                                                                    ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|len_reg[6]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|len_reg[7]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|len_reg[4]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|len_reg[5]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|len_reg[2]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|len_reg[3]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|len_reg[1]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[1]                                                                                                                                        ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[1]                                                                                                                                        ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[2]                                                                                                                                        ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[2]                                                                                                                                        ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[0]                                                                                                                                        ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[0]                                                                                                                                        ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[3]                                                                                                                                        ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[3]                                                                                                                                        ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[4]                                                                                                                                        ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[4]                                                                                                                                        ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[5]                                                                                                                                        ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[5]                                                                                                                                        ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[6]                                                                                                                                        ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[6]                                                                                                                                        ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[7]                                                                                                                                        ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_reg[7]                                                                                                                                        ; 2       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|Equal3~1                                                                                                                                                           ; 2       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|Equal3~0                                                                                                                                                           ; 2       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|stop_bit_err~0                                                                                                                                                     ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|blk_pos[2]~0                                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|CYC_O~0                                                                                                                                            ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|wm_state.stall_wr_st                                                                                                                               ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|wm_state.initiate_st                                                                                                                               ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|CYC_O~0                                                                                                                                       ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|wm_state.get_acks_rd_st                                                                                                                       ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|wm_state.get_acks_wr_st                                                                                                                       ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|wm_state.stall_wr_st                                                                                                                          ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|wm_state.initiate_st                                                                                                                          ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|wm_state.stall_rd_st                                                                                                                               ; 2       ;
; rx_path:rx_path_unit|crc_gen:crc_gen_inst|crc_r[7]                                                                                                                                                           ; 2       ;
; rx_path:rx_path_unit|crc_gen:crc_gen_inst|crc_r[6]                                                                                                                                                           ; 2       ;
; rx_path:rx_path_unit|crc_gen:crc_gen_inst|crc_r[5]                                                                                                                                                           ; 2       ;
; rx_path:rx_path_unit|crc_gen:crc_gen_inst|crc_r[3]                                                                                                                                                           ; 2       ;
; rx_path:rx_path_unit|crc_gen:crc_gen_inst|crc_r[1]                                                                                                                                                           ; 2       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|cur_st~8                                                                                                                                                           ; 2       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|pos_cnt[3]                                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|Equal0~1                                                                                                                                                           ; 2       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|sample_cnt[1]                                                                                                                                                      ; 2       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|sample_cnt[4]                                                                                                                                                      ; 2       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|sample_cnt[2]                                                                                                                                                      ; 2       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|sample_cnt[3]                                                                                                                                                      ; 2       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|Equal0~0                                                                                                                                                           ; 2       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|sample_cnt[5]                                                                                                                                                      ; 2       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|sample_cnt[7]                                                                                                                                                      ; 2       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|sample_cnt[8]                                                                                                                                                      ; 2       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|sample_cnt[6]                                                                                                                                                      ; 2       ;
; tx_path:tx_path_unit|uart_tx:tx_uart_inst|sr~1                                                                                                                                                               ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|Add5~4                                                                                                                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_8~6                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_8~4                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_8~2                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_8~0                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_7~6                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_7~4                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_7~2                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_7~0                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~6  ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[4]~4  ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[3]~2  ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[2]~0  ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|trigger_position_s[6]                                                                                                      ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|current_row_s                                                                                                              ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_8~6                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_8~4                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_8~2                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_8~0                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_7~6                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_7~4                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_7~2                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_7~0                     ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~6  ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[4]~4  ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[3]~2  ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[2]~0  ; 2       ;
; tx_path:tx_path_unit|ram_simple:tx_ram_inst|data_out[7]                                                                                                                                                      ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|all_data_rec_count_s[5]                                                                                                    ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|all_data_rec_count_s[4]                                                                                                    ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|all_data_rec_count_s[3]                                                                                                    ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|all_data_rec_count_s[2]                                                                                                    ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|all_data_rec_count_s[1]                                                                                                    ; 2       ;
; internal_logic_analyzer_core_top:core_inst|write_controller:write_controller_inst|all_data_rec_count_s[0]                                                                                                    ; 2       ;
; tx_path:tx_path_unit|ram_simple:tx_ram_inst|data_out[6]                                                                                                                                                      ; 2       ;
; tx_path:tx_path_unit|ram_simple:tx_ram_inst|data_out[5]                                                                                                                                                      ; 2       ;
; tx_path:tx_path_unit|crc_gen:tx_crc_inst|crc_r[4]                                                                                                                                                            ; 2       ;
; tx_path:tx_path_unit|ram_simple:tx_ram_inst|data_out[4]                                                                                                                                                      ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|Add0~28                                                                                                                                                     ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|Add0~26                                                                                                                                                     ; 2       ;
; output_block:output_block_unit|general_fifo:fifo|Add0~24                                                                                                                                                     ; 2       ;
; tx_path:tx_path_unit|ram_simple:tx_ram_inst|data_out[3]                                                                                                                                                      ; 2       ;
; tx_path:tx_path_unit|crc_gen:tx_crc_inst|crc_r[2]                                                                                                                                                            ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|addr_rd[8]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|ram_simple:tx_ram_inst|data_out[2]                                                                                                                                                      ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|read_controller_counter_s[1]                                                                                                 ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|read_controller_counter_s[2]                                                                                                 ; 2       ;
; internal_logic_analyzer_core_top:core_inst|read_controller:read_controller_inst|read_controller_counter_s[3]                                                                                                 ; 2       ;
; output_block:output_block_unit|Add6~16                                                                                                                                                                       ; 2       ;
; tx_path:tx_path_unit|ram_simple:tx_ram_inst|data_out[1]                                                                                                                                                      ; 2       ;
; tx_path:tx_path_unit|crc_gen:tx_crc_inst|crc_r[0]                                                                                                                                                            ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Add1~14                                                                                                                                                              ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Add1~12                                                                                                                                                              ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Add1~10                                                                                                                                                              ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Add1~8                                                                                                                                                               ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Add1~6                                                                                                                                                               ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Add1~4                                                                                                                                                               ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Add1~2                                                                                                                                                               ; 2       ;
; tx_path:tx_path_unit|mp_enc:tx_mpe_inst|Add1~0                                                                                                                                                               ; 2       ;
; tx_path:tx_path_unit|ram_simple:tx_ram_inst|data_out[0]                                                                                                                                                      ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[18]                                                                                                                                             ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[17]                                                                                                                                             ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[16]                                                                                                                                             ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[15]                                                                                                                                             ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[13]                                                                                                                                             ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[14]                                                                                                                                             ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[12]                                                                                                                                             ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[8]                                                                                                                                              ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[11]                                                                                                                                             ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[10]                                                                                                                                             ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[9]                                                                                                                                              ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[5]                                                                                                                                              ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[7]                                                                                                                                              ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[6]                                                                                                                                              ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[4]                                                                                                                                              ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[3]                                                                                                                                              ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[2]                                                                                                                                              ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[1]                                                                                                                                              ; 2       ;
; wishbone_intercon:intercon|timer:watchdog_timer_inst|counter[0]                                                                                                                                              ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Add1~14                                                                                                                                                              ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Add1~12                                                                                                                                                              ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Add1~10                                                                                                                                                              ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Add1~8                                                                                                                                                               ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Add1~6                                                                                                                                                               ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Add1~4                                                                                                                                                               ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Add1~2                                                                                                                                                               ; 2       ;
; rx_path:rx_path_unit|mp_dec:mp_dec_inst|Add1~0                                                                                                                                                               ; 2       ;
; rx_path:rx_path_unit|uart_rx:uart_rx_inst|pos_cnt[3]                                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[8]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[6]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[7]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[4]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[5]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[2]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[3]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[0]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[1]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[6]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[7]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[4]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[5]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[2]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[3]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[0]                                                                                                                                         ; 2       ;
; rx_path:rx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[1]                                                                                                                                         ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|ack_cnt[7]                                                                                                                                    ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|ack_cnt[6]                                                                                                                                    ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|ack_cnt[5]                                                                                                                                    ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|ack_cnt[4]                                                                                                                                    ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|ack_cnt[3]                                                                                                                                    ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|ack_cnt[2]                                                                                                                                    ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|ack_cnt[1]                                                                                                                                    ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|ack_cnt[0]                                                                                                                                    ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|len_cnt[7]                                                                                                                                    ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|len_cnt[6]                                                                                                                                    ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|len_cnt[5]                                                                                                                                    ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|len_cnt[4]                                                                                                                                    ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|len_cnt[3]                                                                                                                                    ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|len_cnt[2]                                                                                                                                    ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|len_cnt[1]                                                                                                                                    ; 2       ;
; output_block:output_block_unit|wishbone_master:output_block_wm|len_cnt[0]                                                                                                                                    ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[8]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[6]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[7]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[4]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[5]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[2]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[3]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[0]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|ack_cnt[1]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[8]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[7]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[6]                                                                                                                                         ; 2       ;
; tx_path:tx_path_unit|wishbone_master:wishbone_master_inst|len_cnt[5]                                                                                                                                         ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; internal_logic_analyzer_core_top:core_inst|ram_generic:RAM_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|altsyncram:ram_data_rtl_0|altsyncram_4lg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M4K_X52_Y21                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; Don't care      ; Don't care      ;
; output_block:output_block_unit|general_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_e2h1:auto_generated|ALTSYNCRAM                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 64   ; None ; M4K_X52_Y26, M4K_X26_Y22, M4K_X13_Y25, M4K_X52_Y28, M4K_X52_Y23, M4K_X13_Y27, M4K_X13_Y28, M4K_X13_Y26, M4K_X26_Y18, M4K_X26_Y16, M4K_X13_Y29, M4K_X26_Y25, M4K_X52_Y25, M4K_X52_Y29, M4K_X13_Y30, M4K_X26_Y26, M4K_X52_Y27, M4K_X13_Y23, M4K_X26_Y29, M4K_X13_Y33, M4K_X13_Y22, M4K_X13_Y32, M4K_X26_Y33, M4K_X13_Y21, M4K_X26_Y10, M4K_X26_Y11, M4K_X13_Y17, M4K_X13_Y15, M4K_X13_Y16, M4K_X13_Y18, M4K_X13_Y14, M4K_X13_Y11, M4K_X52_Y13, M4K_X13_Y13, M4K_X26_Y17, M4K_X26_Y15, M4K_X13_Y20, M4K_X13_Y19, M4K_X52_Y15, M4K_X13_Y12, M4K_X26_Y12, M4K_X26_Y13, M4K_X52_Y17, M4K_X26_Y14, M4K_X52_Y16, M4K_X26_Y20, M4K_X52_Y14, M4K_X52_Y12, M4K_X26_Y23, M4K_X52_Y24, M4K_X26_Y28, M4K_X52_Y32, M4K_X52_Y22, M4K_X26_Y32, M4K_X26_Y31, M4K_X52_Y19, M4K_X26_Y27, M4K_X26_Y24, M4K_X26_Y30, M4K_X52_Y30, M4K_X52_Y20, M4K_X52_Y31, M4K_X13_Y31, M4K_X13_Y24 ; Old data             ; Don't care      ; Don't care      ;
; rx_path:rx_path_unit|ram_simple:ram_simple_inst|altsyncram:ram_data_rtl_0|altsyncram_oog1:auto_generated|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None ; M4K_X52_Y18                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; Don't care      ; Don't care      ;
; tx_path:tx_path_unit|general_fifo:tx_fifo_inst|altsyncram:mem_rtl_0|altsyncram_8ig1:auto_generated|ALTSYNCRAM                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 8            ; 9            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 72     ; 9                           ; 8                           ; 9                           ; 8                           ; 72                  ; 1    ; None ; M4K_X26_Y19                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; Don't care      ; Don't care      ;
; tx_path:tx_path_unit|ram_simple:tx_ram_inst|altsyncram:ram_data_rtl_0|altsyncram_v7i1:auto_generated|ALTSYNCRAM                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None ; M4K_X26_Y21                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; Don't care      ; Don't care      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 3,765 / 94,460 ( 4 % ) ;
; C16 interconnects           ; 59 / 3,315 ( 2 % )     ;
; C4 interconnects            ; 1,381 / 60,840 ( 2 % ) ;
; Direct links                ; 705 / 94,460 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 1,019 / 33,216 ( 3 % ) ;
; R24 interconnects           ; 118 / 3,091 ( 4 % )    ;
; R4 interconnects            ; 1,963 / 81,294 ( 2 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.56) ; Number of LABs  (Total = 139) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 0                             ;
; 3                                           ; 3                             ;
; 4                                           ; 0                             ;
; 5                                           ; 4                             ;
; 6                                           ; 3                             ;
; 7                                           ; 1                             ;
; 8                                           ; 4                             ;
; 9                                           ; 2                             ;
; 10                                          ; 6                             ;
; 11                                          ; 9                             ;
; 12                                          ; 1                             ;
; 13                                          ; 5                             ;
; 14                                          ; 8                             ;
; 15                                          ; 10                            ;
; 16                                          ; 80                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.32) ; Number of LABs  (Total = 139) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 107                           ;
; 1 Clock                            ; 121                           ;
; 1 Clock enable                     ; 45                            ;
; 1 Sync. clear                      ; 16                            ;
; 1 Sync. load                       ; 11                            ;
; 2 Clock enables                    ; 22                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.42) ; Number of LABs  (Total = 139) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 0                             ;
; 15                                           ; 6                             ;
; 16                                           ; 13                            ;
; 17                                           ; 5                             ;
; 18                                           ; 7                             ;
; 19                                           ; 3                             ;
; 20                                           ; 13                            ;
; 21                                           ; 7                             ;
; 22                                           ; 8                             ;
; 23                                           ; 6                             ;
; 24                                           ; 12                            ;
; 25                                           ; 12                            ;
; 26                                           ; 6                             ;
; 27                                           ; 5                             ;
; 28                                           ; 3                             ;
; 29                                           ; 3                             ;
; 30                                           ; 2                             ;
; 31                                           ; 3                             ;
; 32                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.56) ; Number of LABs  (Total = 139) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 6                             ;
; 2                                               ; 6                             ;
; 3                                               ; 8                             ;
; 4                                               ; 6                             ;
; 5                                               ; 7                             ;
; 6                                               ; 7                             ;
; 7                                               ; 4                             ;
; 8                                               ; 18                            ;
; 9                                               ; 11                            ;
; 10                                              ; 18                            ;
; 11                                              ; 7                             ;
; 12                                              ; 3                             ;
; 13                                              ; 5                             ;
; 14                                              ; 4                             ;
; 15                                              ; 4                             ;
; 16                                              ; 16                            ;
; 17                                              ; 2                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 2                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.73) ; Number of LABs  (Total = 139) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 4                             ;
; 4                                            ; 7                             ;
; 5                                            ; 3                             ;
; 6                                            ; 3                             ;
; 7                                            ; 5                             ;
; 8                                            ; 8                             ;
; 9                                            ; 6                             ;
; 10                                           ; 9                             ;
; 11                                           ; 7                             ;
; 12                                           ; 8                             ;
; 13                                           ; 7                             ;
; 14                                           ; 6                             ;
; 15                                           ; 6                             ;
; 16                                           ; 6                             ;
; 17                                           ; 6                             ;
; 18                                           ; 5                             ;
; 19                                           ; 3                             ;
; 20                                           ; 4                             ;
; 21                                           ; 7                             ;
; 22                                           ; 5                             ;
; 23                                           ; 3                             ;
; 24                                           ; 3                             ;
; 25                                           ; 5                             ;
; 26                                           ; 3                             ;
; 27                                           ; 0                             ;
; 28                                           ; 4                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP2C35F484C6 for design top_internal_logic_analyzer
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C6 is compatible
    Info (176445): Device EP2C20F484C6 is compatible
    Info (176445): Device EP2C50F484C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 5 pins of 5 total pins
    Info (169086): Pin tx_dout not assigned to an exact location on the device
    Info (169086): Pin error_led_out not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin rx_din not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_internal_logic_analyzer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node reset (placed in PIN M2 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 3 (unused VREF, 3.3V VCCIO, 1 input, 2 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  44 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  44 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:16
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 5.70 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 2 output pins without output pin load capacitance assignment
    Info (306007): Pin "tx_dout" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "error_led_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/project/VHDL/DESIGN/TOP/output_files/top_internal_logic_analyzer.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 688 megabytes
    Info: Processing ended: Mon Dec 23 11:31:13 2013
    Info: Elapsed time: 00:00:54
    Info: Total CPU time (on all processors): 00:00:50


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/project/VHDL/DESIGN/TOP/output_files/top_internal_logic_analyzer.fit.smsg.


