TimeQuest Timing Analyzer report for pepinosDigitais
Mon Aug 28 19:05:04 2023
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'select'
 12. Slow Model Setup: 'move_y'
 13. Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 14. Slow Model Setup: 'clock_50M'
 15. Slow Model Hold: 'move_y'
 16. Slow Model Hold: 'clock_50M'
 17. Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 18. Slow Model Hold: 'select'
 19. Slow Model Minimum Pulse Width: 'move_y'
 20. Slow Model Minimum Pulse Width: 'clock_50M'
 21. Slow Model Minimum Pulse Width: 'select'
 22. Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'select'
 33. Fast Model Setup: 'move_y'
 34. Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 35. Fast Model Setup: 'clock_50M'
 36. Fast Model Hold: 'move_y'
 37. Fast Model Hold: 'clock_50M'
 38. Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 39. Fast Model Hold: 'select'
 40. Fast Model Minimum Pulse Width: 'clock_50M'
 41. Fast Model Minimum Pulse Width: 'move_y'
 42. Fast Model Minimum Pulse Width: 'select'
 43. Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pepinosDigitais                                                 ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                             ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; Clock Name                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                      ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; clock_25M_divider:inst_clock_25M|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_25M_divider:inst_clock_25M|clk_out } ;
; clock_50M                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50M }                                ;
; move_y                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { move_y }                                   ;
; select                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { select }                                   ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+


+-------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                       ;
+-----------+-----------------+------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                               ; Note ;
+-----------+-----------------+------------------------------------------+------+
; 30.93 MHz ; 30.93 MHz       ; move_y                                   ;      ;
; 37.99 MHz ; 37.99 MHz       ; select                                   ;      ;
; 94.42 MHz ; 94.42 MHz       ; clock_25M_divider:inst_clock_25M|clk_out ;      ;
+-----------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow Model Setup Summary                                           ;
+------------------------------------------+---------+---------------+
; Clock                                    ; Slack   ; End Point TNS ;
+------------------------------------------+---------+---------------+
; select                                   ; -32.825 ; -1293.796     ;
; move_y                                   ; -15.666 ; -468.083      ;
; clock_25M_divider:inst_clock_25M|clk_out ; -15.554 ; -484.885      ;
; clock_50M                                ; 1.996   ; 0.000         ;
+------------------------------------------+---------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; move_y                                   ; -4.389 ; -8.764        ;
; clock_50M                                ; -1.726 ; -1.726        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.391  ; 0.000         ;
; select                                   ; 0.391  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; move_y                                   ; -3.544 ; -76.882       ;
; clock_50M                                ; -1.380 ; -2.380        ;
; select                                   ; -1.222 ; -41.222       ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
+------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'select'                                                                                ;
+---------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -32.825 ; pos[3]    ; isFlipped[2]  ; move_y       ; select      ; 1.000        ; -6.607     ; 27.254     ;
; -32.760 ; pos[3]    ; isFlipped[6]  ; move_y       ; select      ; 1.000        ; -6.613     ; 27.183     ;
; -32.734 ; pos[3]    ; isOut[6]      ; move_y       ; select      ; 1.000        ; -6.613     ; 27.157     ;
; -32.726 ; pos[2]    ; isFlipped[2]  ; move_y       ; select      ; 1.000        ; -6.608     ; 27.154     ;
; -32.698 ; pos[3]    ; isOut[2]      ; move_y       ; select      ; 1.000        ; -6.605     ; 27.129     ;
; -32.687 ; pos[3]    ; isFlipped[8]  ; move_y       ; select      ; 1.000        ; -6.618     ; 27.105     ;
; -32.661 ; pos[2]    ; isFlipped[6]  ; move_y       ; select      ; 1.000        ; -6.614     ; 27.083     ;
; -32.642 ; pos[3]    ; isOut[3]      ; move_y       ; select      ; 1.000        ; -6.612     ; 27.066     ;
; -32.639 ; pos[3]    ; isOut[17]     ; move_y       ; select      ; 1.000        ; -6.613     ; 27.062     ;
; -32.635 ; pos[2]    ; isOut[6]      ; move_y       ; select      ; 1.000        ; -6.614     ; 27.057     ;
; -32.599 ; pos[2]    ; isOut[2]      ; move_y       ; select      ; 1.000        ; -6.606     ; 27.029     ;
; -32.594 ; pos[3]    ; isOut[11]     ; move_y       ; select      ; 1.000        ; -6.629     ; 27.001     ;
; -32.593 ; pos[3]    ; isOut[9]      ; move_y       ; select      ; 1.000        ; -6.629     ; 27.000     ;
; -32.588 ; pos[2]    ; isFlipped[8]  ; move_y       ; select      ; 1.000        ; -6.619     ; 27.005     ;
; -32.559 ; pos[3]    ; isFlipped[4]  ; move_y       ; select      ; 1.000        ; -6.622     ; 26.973     ;
; -32.543 ; pos[2]    ; isOut[3]      ; move_y       ; select      ; 1.000        ; -6.613     ; 26.966     ;
; -32.540 ; pos[2]    ; isOut[17]     ; move_y       ; select      ; 1.000        ; -6.614     ; 26.962     ;
; -32.513 ; pos[3]    ; isFlipped[7]  ; move_y       ; select      ; 1.000        ; -6.625     ; 26.924     ;
; -32.508 ; pos[3]    ; isOut[19]     ; move_y       ; select      ; 1.000        ; -6.613     ; 26.931     ;
; -32.495 ; pos[2]    ; isOut[11]     ; move_y       ; select      ; 1.000        ; -6.630     ; 26.901     ;
; -32.494 ; pos[2]    ; isOut[9]      ; move_y       ; select      ; 1.000        ; -6.630     ; 26.900     ;
; -32.480 ; pos[3]    ; isOut[4]      ; move_y       ; select      ; 1.000        ; -6.618     ; 26.898     ;
; -32.460 ; pos[2]    ; isFlipped[4]  ; move_y       ; select      ; 1.000        ; -6.623     ; 26.873     ;
; -32.433 ; pos[3]    ; isOut[10]     ; move_y       ; select      ; 1.000        ; -6.618     ; 26.851     ;
; -32.414 ; pos[2]    ; isFlipped[7]  ; move_y       ; select      ; 1.000        ; -6.626     ; 26.824     ;
; -32.412 ; pos[3]    ; isOut[13]     ; move_y       ; select      ; 1.000        ; -6.613     ; 26.835     ;
; -32.409 ; pos[2]    ; isOut[19]     ; move_y       ; select      ; 1.000        ; -6.614     ; 26.831     ;
; -32.392 ; pos[3]    ; isFlipped[14] ; move_y       ; select      ; 1.000        ; -6.625     ; 26.803     ;
; -32.381 ; pos[2]    ; isOut[4]      ; move_y       ; select      ; 1.000        ; -6.619     ; 26.798     ;
; -32.374 ; pos[3]    ; isOut[15]     ; move_y       ; select      ; 1.000        ; -6.613     ; 26.797     ;
; -32.358 ; pos[3]    ; isFlipped[17] ; move_y       ; select      ; 1.000        ; -6.613     ; 26.781     ;
; -32.357 ; pos[3]    ; isFlipped[19] ; move_y       ; select      ; 1.000        ; -6.613     ; 26.780     ;
; -32.356 ; pos[3]    ; isFlipped[10] ; move_y       ; select      ; 1.000        ; -6.618     ; 26.774     ;
; -32.338 ; pos[3]    ; isFlipped[9]  ; move_y       ; select      ; 1.000        ; -6.629     ; 26.745     ;
; -32.334 ; pos[2]    ; isOut[10]     ; move_y       ; select      ; 1.000        ; -6.619     ; 26.751     ;
; -32.326 ; pos[3]    ; isOut[8]      ; move_y       ; select      ; 1.000        ; -6.629     ; 26.733     ;
; -32.313 ; pos[2]    ; isOut[13]     ; move_y       ; select      ; 1.000        ; -6.614     ; 26.735     ;
; -32.300 ; pos[3]    ; isFlipped[11] ; move_y       ; select      ; 1.000        ; -6.629     ; 26.707     ;
; -32.293 ; pos[2]    ; isFlipped[14] ; move_y       ; select      ; 1.000        ; -6.626     ; 26.703     ;
; -32.275 ; pos[3]    ; isOut[1]      ; move_y       ; select      ; 1.000        ; -6.617     ; 26.694     ;
; -32.275 ; pos[2]    ; isOut[15]     ; move_y       ; select      ; 1.000        ; -6.614     ; 26.697     ;
; -32.263 ; pos[3]    ; isFlipped[2]  ; move_y       ; select      ; 0.500        ; -5.545     ; 27.254     ;
; -32.260 ; pos[3]    ; isFlipped[15] ; move_y       ; select      ; 1.000        ; -6.613     ; 26.683     ;
; -32.259 ; pos[2]    ; isFlipped[17] ; move_y       ; select      ; 1.000        ; -6.614     ; 26.681     ;
; -32.258 ; pos[2]    ; isFlipped[19] ; move_y       ; select      ; 1.000        ; -6.614     ; 26.680     ;
; -32.257 ; pos[2]    ; isFlipped[10] ; move_y       ; select      ; 1.000        ; -6.619     ; 26.674     ;
; -32.239 ; pos[2]    ; isFlipped[9]  ; move_y       ; select      ; 1.000        ; -6.630     ; 26.645     ;
; -32.238 ; pos[3]    ; isFlipped[13] ; move_y       ; select      ; 1.000        ; -6.613     ; 26.661     ;
; -32.227 ; pos[2]    ; isOut[8]      ; move_y       ; select      ; 1.000        ; -6.630     ; 26.633     ;
; -32.201 ; pos[2]    ; isFlipped[11] ; move_y       ; select      ; 1.000        ; -6.630     ; 26.607     ;
; -32.198 ; pos[3]    ; isFlipped[6]  ; move_y       ; select      ; 0.500        ; -5.551     ; 27.183     ;
; -32.191 ; pos[3]    ; isOut[12]     ; move_y       ; select      ; 1.000        ; -6.617     ; 26.610     ;
; -32.176 ; pos[2]    ; isOut[1]      ; move_y       ; select      ; 1.000        ; -6.618     ; 26.594     ;
; -32.172 ; pos[3]    ; isOut[6]      ; move_y       ; select      ; 0.500        ; -5.551     ; 27.157     ;
; -32.164 ; pos[2]    ; isFlipped[2]  ; move_y       ; select      ; 0.500        ; -5.546     ; 27.154     ;
; -32.163 ; pos[3]    ; isOut[14]     ; move_y       ; select      ; 1.000        ; -6.617     ; 26.582     ;
; -32.161 ; pos[2]    ; isFlipped[15] ; move_y       ; select      ; 1.000        ; -6.614     ; 26.583     ;
; -32.139 ; pos[2]    ; isFlipped[13] ; move_y       ; select      ; 1.000        ; -6.614     ; 26.561     ;
; -32.136 ; pos[3]    ; isOut[2]      ; move_y       ; select      ; 0.500        ; -5.543     ; 27.129     ;
; -32.136 ; pos[3]    ; isFlipped[3]  ; move_y       ; select      ; 1.000        ; -6.612     ; 26.560     ;
; -32.125 ; pos[3]    ; isFlipped[8]  ; move_y       ; select      ; 0.500        ; -5.556     ; 27.105     ;
; -32.113 ; pos[3]    ; isFlipped[5]  ; move_y       ; select      ; 1.000        ; -6.607     ; 26.542     ;
; -32.105 ; pos[3]    ; isFlipped[16] ; move_y       ; select      ; 1.000        ; -6.622     ; 26.519     ;
; -32.104 ; pos[3]    ; isOut[16]     ; move_y       ; select      ; 1.000        ; -6.622     ; 26.518     ;
; -32.099 ; pos[2]    ; isFlipped[6]  ; move_y       ; select      ; 0.500        ; -5.552     ; 27.083     ;
; -32.092 ; pos[2]    ; isOut[12]     ; move_y       ; select      ; 1.000        ; -6.618     ; 26.510     ;
; -32.089 ; pos[3]    ; isOut[18]     ; move_y       ; select      ; 1.000        ; -6.622     ; 26.503     ;
; -32.087 ; pos[3]    ; isOut[0]      ; move_y       ; select      ; 1.000        ; -6.607     ; 26.516     ;
; -32.085 ; pos[3]    ; isOut[5]      ; move_y       ; select      ; 1.000        ; -6.607     ; 26.514     ;
; -32.084 ; pos[3]    ; isOut[7]      ; move_y       ; select      ; 1.000        ; -6.607     ; 26.513     ;
; -32.080 ; pos[3]    ; isOut[3]      ; move_y       ; select      ; 0.500        ; -5.550     ; 27.066     ;
; -32.077 ; pos[3]    ; isOut[17]     ; move_y       ; select      ; 0.500        ; -5.551     ; 27.062     ;
; -32.073 ; pos[2]    ; isOut[6]      ; move_y       ; select      ; 0.500        ; -5.552     ; 27.057     ;
; -32.065 ; pos[3]    ; isFlipped[0]  ; move_y       ; select      ; 1.000        ; -6.607     ; 26.494     ;
; -32.064 ; pos[2]    ; isOut[14]     ; move_y       ; select      ; 1.000        ; -6.618     ; 26.482     ;
; -32.037 ; pos[2]    ; isOut[2]      ; move_y       ; select      ; 0.500        ; -5.544     ; 27.029     ;
; -32.037 ; pos[2]    ; isFlipped[3]  ; move_y       ; select      ; 1.000        ; -6.613     ; 26.460     ;
; -32.032 ; pos[3]    ; isOut[11]     ; move_y       ; select      ; 0.500        ; -5.567     ; 27.001     ;
; -32.031 ; pos[3]    ; isOut[9]      ; move_y       ; select      ; 0.500        ; -5.567     ; 27.000     ;
; -32.026 ; pos[2]    ; isFlipped[8]  ; move_y       ; select      ; 0.500        ; -5.557     ; 27.005     ;
; -32.014 ; pos[2]    ; isFlipped[5]  ; move_y       ; select      ; 1.000        ; -6.608     ; 26.442     ;
; -32.006 ; pos[2]    ; isFlipped[16] ; move_y       ; select      ; 1.000        ; -6.623     ; 26.419     ;
; -32.005 ; pos[3]    ; isFlipped[18] ; move_y       ; select      ; 1.000        ; -6.622     ; 26.419     ;
; -32.005 ; pos[2]    ; isOut[16]     ; move_y       ; select      ; 1.000        ; -6.623     ; 26.418     ;
; -31.997 ; pos[3]    ; isFlipped[4]  ; move_y       ; select      ; 0.500        ; -5.560     ; 26.973     ;
; -31.990 ; pos[2]    ; isOut[18]     ; move_y       ; select      ; 1.000        ; -6.623     ; 26.403     ;
; -31.988 ; pos[2]    ; isOut[0]      ; move_y       ; select      ; 1.000        ; -6.608     ; 26.416     ;
; -31.986 ; pos[2]    ; isOut[5]      ; move_y       ; select      ; 1.000        ; -6.608     ; 26.414     ;
; -31.985 ; pos[2]    ; isOut[7]      ; move_y       ; select      ; 1.000        ; -6.608     ; 26.413     ;
; -31.981 ; pos[2]    ; isOut[3]      ; move_y       ; select      ; 0.500        ; -5.551     ; 26.966     ;
; -31.978 ; pos[2]    ; isOut[17]     ; move_y       ; select      ; 0.500        ; -5.552     ; 26.962     ;
; -31.966 ; pos[2]    ; isFlipped[0]  ; move_y       ; select      ; 1.000        ; -6.608     ; 26.394     ;
; -31.959 ; pos[3]    ; isFlipped[1]  ; move_y       ; select      ; 1.000        ; -6.617     ; 26.378     ;
; -31.959 ; pos[3]    ; isFlipped[12] ; move_y       ; select      ; 1.000        ; -6.617     ; 26.378     ;
; -31.951 ; pos[3]    ; isFlipped[7]  ; move_y       ; select      ; 0.500        ; -5.563     ; 26.924     ;
; -31.946 ; pos[3]    ; isOut[19]     ; move_y       ; select      ; 0.500        ; -5.551     ; 26.931     ;
; -31.933 ; pos[2]    ; isOut[11]     ; move_y       ; select      ; 0.500        ; -5.568     ; 26.901     ;
; -31.932 ; pos[2]    ; isOut[9]      ; move_y       ; select      ; 0.500        ; -5.568     ; 26.900     ;
; -31.918 ; pos[3]    ; isOut[4]      ; move_y       ; select      ; 0.500        ; -5.556     ; 26.898     ;
; -31.906 ; pos[2]    ; isFlipped[18] ; move_y       ; select      ; 1.000        ; -6.623     ; 26.319     ;
+---------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'move_y'                                                                          ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -15.666 ; pos[2]    ; pos[5]  ; move_y       ; move_y      ; 0.500        ; -5.928     ; 9.249      ;
; -15.635 ; pos[2]    ; pos[15] ; move_y       ; move_y      ; 0.500        ; -5.930     ; 9.248      ;
; -15.633 ; pos[2]    ; pos[7]  ; move_y       ; move_y      ; 0.500        ; -5.930     ; 9.246      ;
; -15.629 ; pos[3]    ; pos[5]  ; move_y       ; move_y      ; 0.500        ; -5.927     ; 9.213      ;
; -15.623 ; pos[2]    ; pos[6]  ; move_y       ; move_y      ; 0.500        ; -5.929     ; 9.238      ;
; -15.598 ; pos[3]    ; pos[15] ; move_y       ; move_y      ; 0.500        ; -5.929     ; 9.212      ;
; -15.596 ; pos[3]    ; pos[7]  ; move_y       ; move_y      ; 0.500        ; -5.929     ; 9.210      ;
; -15.586 ; pos[3]    ; pos[6]  ; move_y       ; move_y      ; 0.500        ; -5.928     ; 9.202      ;
; -15.551 ; pos[2]    ; pos[4]  ; move_y       ; move_y      ; 0.500        ; -5.537     ; 9.682      ;
; -15.514 ; pos[3]    ; pos[4]  ; move_y       ; move_y      ; 0.500        ; -5.536     ; 9.646      ;
; -15.507 ; pos[2]    ; pos[8]  ; move_y       ; move_y      ; 0.500        ; -5.118     ; 9.929      ;
; -15.498 ; pos[2]    ; pos[27] ; move_y       ; move_y      ; 0.500        ; -5.324     ; 9.380      ;
; -15.471 ; pos[2]    ; pos[30] ; move_y       ; move_y      ; 0.500        ; -5.246     ; 9.882      ;
; -15.470 ; pos[3]    ; pos[8]  ; move_y       ; move_y      ; 0.500        ; -5.117     ; 9.893      ;
; -15.461 ; pos[3]    ; pos[27] ; move_y       ; move_y      ; 0.500        ; -5.323     ; 9.344      ;
; -15.434 ; pos[3]    ; pos[30] ; move_y       ; move_y      ; 0.500        ; -5.245     ; 9.846      ;
; -15.433 ; pos[2]    ; pos[22] ; move_y       ; move_y      ; 0.500        ; -5.570     ; 9.512      ;
; -15.411 ; pos[2]    ; pos[18] ; move_y       ; move_y      ; 0.500        ; -5.545     ; 9.487      ;
; -15.396 ; pos[3]    ; pos[22] ; move_y       ; move_y      ; 0.500        ; -5.569     ; 9.476      ;
; -15.394 ; pos[2]    ; pos[10] ; move_y       ; move_y      ; 0.500        ; -5.282     ; 9.737      ;
; -15.394 ; pos[2]    ; pos[19] ; move_y       ; move_y      ; 0.500        ; -5.548     ; 9.478      ;
; -15.388 ; pos[2]    ; pos[20] ; move_y       ; move_y      ; 0.500        ; -5.428     ; 9.505      ;
; -15.378 ; pos[2]    ; pos[21] ; move_y       ; move_y      ; 0.500        ; -5.428     ; 9.479      ;
; -15.376 ; pos[2]    ; pos[9]  ; move_y       ; move_y      ; 0.500        ; -5.449     ; 9.438      ;
; -15.375 ; pos[2]    ; pos[13] ; move_y       ; move_y      ; 0.500        ; -5.281     ; 9.722      ;
; -15.374 ; pos[3]    ; pos[18] ; move_y       ; move_y      ; 0.500        ; -5.544     ; 9.451      ;
; -15.367 ; pos[2]    ; pos[17] ; move_y       ; move_y      ; 0.500        ; -5.547     ; 9.481      ;
; -15.365 ; pos[2]    ; pos[12] ; move_y       ; move_y      ; 0.500        ; -5.450     ; 9.454      ;
; -15.357 ; pos[3]    ; pos[10] ; move_y       ; move_y      ; 0.500        ; -5.281     ; 9.701      ;
; -15.357 ; pos[3]    ; pos[19] ; move_y       ; move_y      ; 0.500        ; -5.547     ; 9.442      ;
; -15.351 ; pos[3]    ; pos[20] ; move_y       ; move_y      ; 0.500        ; -5.427     ; 9.469      ;
; -15.348 ; pos[2]    ; pos[28] ; move_y       ; move_y      ; 0.500        ; -5.248     ; 9.761      ;
; -15.347 ; pos[2]    ; pos[31] ; move_y       ; move_y      ; 0.500        ; -5.245     ; 9.759      ;
; -15.342 ; pos[2]    ; pos[29] ; move_y       ; move_y      ; 0.500        ; -5.249     ; 9.753      ;
; -15.341 ; pos[3]    ; pos[21] ; move_y       ; move_y      ; 0.500        ; -5.427     ; 9.443      ;
; -15.339 ; pos[3]    ; pos[9]  ; move_y       ; move_y      ; 0.500        ; -5.448     ; 9.402      ;
; -15.338 ; pos[3]    ; pos[13] ; move_y       ; move_y      ; 0.500        ; -5.280     ; 9.686      ;
; -15.330 ; pos[3]    ; pos[17] ; move_y       ; move_y      ; 0.500        ; -5.546     ; 9.445      ;
; -15.328 ; pos[3]    ; pos[12] ; move_y       ; move_y      ; 0.500        ; -5.449     ; 9.418      ;
; -15.319 ; pos[2]    ; pos[25] ; move_y       ; move_y      ; 0.500        ; -5.322     ; 9.386      ;
; -15.311 ; pos[3]    ; pos[28] ; move_y       ; move_y      ; 0.500        ; -5.247     ; 9.725      ;
; -15.310 ; pos[3]    ; pos[31] ; move_y       ; move_y      ; 0.500        ; -5.244     ; 9.723      ;
; -15.305 ; pos[3]    ; pos[29] ; move_y       ; move_y      ; 0.500        ; -5.248     ; 9.717      ;
; -15.282 ; pos[3]    ; pos[25] ; move_y       ; move_y      ; 0.500        ; -5.321     ; 9.350      ;
; -15.272 ; pos[2]    ; pos[23] ; move_y       ; move_y      ; 0.500        ; -5.427     ; 9.364      ;
; -15.256 ; pos[2]    ; pos[16] ; move_y       ; move_y      ; 0.500        ; -5.545     ; 9.337      ;
; -15.235 ; pos[3]    ; pos[23] ; move_y       ; move_y      ; 0.500        ; -5.426     ; 9.328      ;
; -15.219 ; pos[3]    ; pos[16] ; move_y       ; move_y      ; 0.500        ; -5.544     ; 9.301      ;
; -15.218 ; pos[2]    ; pos[14] ; move_y       ; move_y      ; 0.500        ; -5.119     ; 9.602      ;
; -15.181 ; pos[3]    ; pos[14] ; move_y       ; move_y      ; 0.500        ; -5.118     ; 9.566      ;
; -15.164 ; pos[2]    ; pos[11] ; move_y       ; move_y      ; 0.500        ; -5.118     ; 9.591      ;
; -15.150 ; pos[2]    ; pos[24] ; move_y       ; move_y      ; 0.500        ; -5.323     ; 9.380      ;
; -15.146 ; pos[2]    ; pos[26] ; move_y       ; move_y      ; 0.500        ; -5.324     ; 9.379      ;
; -15.127 ; pos[3]    ; pos[11] ; move_y       ; move_y      ; 0.500        ; -5.117     ; 9.555      ;
; -15.113 ; pos[3]    ; pos[24] ; move_y       ; move_y      ; 0.500        ; -5.322     ; 9.344      ;
; -15.109 ; pos[3]    ; pos[26] ; move_y       ; move_y      ; 0.500        ; -5.323     ; 9.343      ;
; -14.319 ; pos[2]    ; pos[2]  ; move_y       ; move_y      ; 0.500        ; -5.106     ; 8.734      ;
; -14.282 ; pos[3]    ; pos[2]  ; move_y       ; move_y      ; 0.500        ; -5.105     ; 8.698      ;
; -14.277 ; pos[2]    ; pos[3]  ; move_y       ; move_y      ; 0.500        ; -5.107     ; 8.719      ;
; -14.240 ; pos[3]    ; pos[3]  ; move_y       ; move_y      ; 0.500        ; -5.106     ; 8.683      ;
; -14.104 ; pos[2]    ; pos[5]  ; move_y       ; move_y      ; 1.000        ; -4.866     ; 9.249      ;
; -14.073 ; pos[2]    ; pos[15] ; move_y       ; move_y      ; 1.000        ; -4.868     ; 9.248      ;
; -14.071 ; pos[2]    ; pos[7]  ; move_y       ; move_y      ; 1.000        ; -4.868     ; 9.246      ;
; -14.067 ; pos[3]    ; pos[5]  ; move_y       ; move_y      ; 1.000        ; -4.865     ; 9.213      ;
; -14.061 ; pos[2]    ; pos[6]  ; move_y       ; move_y      ; 1.000        ; -4.867     ; 9.238      ;
; -14.036 ; pos[3]    ; pos[15] ; move_y       ; move_y      ; 1.000        ; -4.867     ; 9.212      ;
; -14.034 ; pos[3]    ; pos[7]  ; move_y       ; move_y      ; 1.000        ; -4.867     ; 9.210      ;
; -14.024 ; pos[3]    ; pos[6]  ; move_y       ; move_y      ; 1.000        ; -4.866     ; 9.202      ;
; -13.989 ; pos[2]    ; pos[4]  ; move_y       ; move_y      ; 1.000        ; -4.475     ; 9.682      ;
; -13.952 ; pos[3]    ; pos[4]  ; move_y       ; move_y      ; 1.000        ; -4.474     ; 9.646      ;
; -13.945 ; pos[2]    ; pos[8]  ; move_y       ; move_y      ; 1.000        ; -4.056     ; 9.929      ;
; -13.936 ; pos[2]    ; pos[27] ; move_y       ; move_y      ; 1.000        ; -4.262     ; 9.380      ;
; -13.909 ; pos[2]    ; pos[30] ; move_y       ; move_y      ; 1.000        ; -4.184     ; 9.882      ;
; -13.908 ; pos[3]    ; pos[8]  ; move_y       ; move_y      ; 1.000        ; -4.055     ; 9.893      ;
; -13.899 ; pos[3]    ; pos[27] ; move_y       ; move_y      ; 1.000        ; -4.261     ; 9.344      ;
; -13.872 ; pos[3]    ; pos[30] ; move_y       ; move_y      ; 1.000        ; -4.183     ; 9.846      ;
; -13.871 ; pos[2]    ; pos[22] ; move_y       ; move_y      ; 1.000        ; -4.508     ; 9.512      ;
; -13.849 ; pos[2]    ; pos[18] ; move_y       ; move_y      ; 1.000        ; -4.483     ; 9.487      ;
; -13.834 ; pos[3]    ; pos[22] ; move_y       ; move_y      ; 1.000        ; -4.507     ; 9.476      ;
; -13.832 ; pos[2]    ; pos[10] ; move_y       ; move_y      ; 1.000        ; -4.220     ; 9.737      ;
; -13.832 ; pos[2]    ; pos[19] ; move_y       ; move_y      ; 1.000        ; -4.486     ; 9.478      ;
; -13.826 ; pos[2]    ; pos[20] ; move_y       ; move_y      ; 1.000        ; -4.366     ; 9.505      ;
; -13.816 ; pos[2]    ; pos[21] ; move_y       ; move_y      ; 1.000        ; -4.366     ; 9.479      ;
; -13.814 ; pos[2]    ; pos[9]  ; move_y       ; move_y      ; 1.000        ; -4.387     ; 9.438      ;
; -13.813 ; pos[2]    ; pos[13] ; move_y       ; move_y      ; 1.000        ; -4.219     ; 9.722      ;
; -13.812 ; pos[3]    ; pos[18] ; move_y       ; move_y      ; 1.000        ; -4.482     ; 9.451      ;
; -13.805 ; pos[2]    ; pos[17] ; move_y       ; move_y      ; 1.000        ; -4.485     ; 9.481      ;
; -13.803 ; pos[2]    ; pos[12] ; move_y       ; move_y      ; 1.000        ; -4.388     ; 9.454      ;
; -13.795 ; pos[3]    ; pos[10] ; move_y       ; move_y      ; 1.000        ; -4.219     ; 9.701      ;
; -13.795 ; pos[3]    ; pos[19] ; move_y       ; move_y      ; 1.000        ; -4.485     ; 9.442      ;
; -13.789 ; pos[3]    ; pos[20] ; move_y       ; move_y      ; 1.000        ; -4.365     ; 9.469      ;
; -13.786 ; pos[2]    ; pos[28] ; move_y       ; move_y      ; 1.000        ; -4.186     ; 9.761      ;
; -13.785 ; pos[2]    ; pos[31] ; move_y       ; move_y      ; 1.000        ; -4.183     ; 9.759      ;
; -13.780 ; pos[2]    ; pos[29] ; move_y       ; move_y      ; 1.000        ; -4.187     ; 9.753      ;
; -13.779 ; pos[3]    ; pos[21] ; move_y       ; move_y      ; 1.000        ; -4.365     ; 9.443      ;
; -13.777 ; pos[3]    ; pos[9]  ; move_y       ; move_y      ; 1.000        ; -4.386     ; 9.402      ;
; -13.776 ; pos[3]    ; pos[13] ; move_y       ; move_y      ; 1.000        ; -4.218     ; 9.686      ;
; -13.768 ; pos[3]    ; pos[17] ; move_y       ; move_y      ; 1.000        ; -4.484     ; 9.445      ;
; -13.766 ; pos[3]    ; pos[12] ; move_y       ; move_y      ; 1.000        ; -4.387     ; 9.418      ;
; -13.757 ; pos[2]    ; pos[25] ; move_y       ; move_y      ; 1.000        ; -4.260     ; 9.386      ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                           ;
+---------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node       ; Launch Clock ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+
; -15.554 ; pos[2]    ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.083     ; 9.007      ;
; -15.382 ; pos[2]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.085     ; 8.833      ;
; -15.382 ; pos[2]    ; vga_b[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.085     ; 8.833      ;
; -15.381 ; pos[2]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.085     ; 8.832      ;
; -15.381 ; pos[2]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.085     ; 8.832      ;
; -15.377 ; pos[2]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.085     ; 8.828      ;
; -15.376 ; pos[2]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.085     ; 8.827      ;
; -15.376 ; pos[2]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.085     ; 8.827      ;
; -15.375 ; pos[2]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.085     ; 8.826      ;
; -15.359 ; pos[3]    ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.082     ; 8.813      ;
; -15.187 ; pos[3]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.084     ; 8.639      ;
; -15.187 ; pos[3]    ; vga_b[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.084     ; 8.639      ;
; -15.186 ; pos[3]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.084     ; 8.638      ;
; -15.186 ; pos[3]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.084     ; 8.638      ;
; -15.182 ; pos[3]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.084     ; 8.634      ;
; -15.181 ; pos[3]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.084     ; 8.633      ;
; -15.181 ; pos[3]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.084     ; 8.633      ;
; -15.180 ; pos[3]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.084     ; 8.632      ;
; -15.166 ; pos[2]    ; vga_g[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.092     ; 8.610      ;
; -15.006 ; pos[2]    ; vga_g[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.092     ; 8.450      ;
; -14.971 ; pos[3]    ; vga_g[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.091     ; 8.416      ;
; -14.936 ; pos[2]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.085     ; 8.387      ;
; -14.811 ; pos[3]    ; vga_g[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.091     ; 8.256      ;
; -14.741 ; pos[3]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.084     ; 8.193      ;
; -14.650 ; pos[2]    ; vga_b[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.083     ; 8.103      ;
; -14.383 ; pos[3]    ; vga_b[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.082     ; 7.837      ;
; -14.288 ; pos[2]    ; vga_r[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.082     ; 7.742      ;
; -14.287 ; pos[2]    ; vga_r[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.082     ; 7.741      ;
; -14.126 ; pos[2]    ; vga_r[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.074     ; 7.588      ;
; -14.126 ; pos[2]    ; vga_r[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.074     ; 7.588      ;
; -14.126 ; pos[2]    ; vga_r[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.074     ; 7.588      ;
; -14.120 ; pos[2]    ; vga_r[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.074     ; 7.582      ;
; -14.118 ; pos[2]    ; vga_r[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.074     ; 7.580      ;
; -14.093 ; pos[3]    ; vga_r[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.081     ; 7.548      ;
; -14.092 ; pos[3]    ; vga_r[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.081     ; 7.547      ;
; -14.059 ; pos[2]    ; vga_g[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.083     ; 7.512      ;
; -14.055 ; pos[2]    ; vga_g[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.083     ; 7.508      ;
; -13.992 ; pos[2]    ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.021     ; 9.007      ;
; -13.931 ; pos[3]    ; vga_r[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.073     ; 7.394      ;
; -13.931 ; pos[3]    ; vga_r[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.073     ; 7.394      ;
; -13.931 ; pos[3]    ; vga_r[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.073     ; 7.394      ;
; -13.925 ; pos[3]    ; vga_r[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.073     ; 7.388      ;
; -13.923 ; pos[3]    ; vga_r[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.073     ; 7.386      ;
; -13.907 ; pos[2]    ; vga_g[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.083     ; 7.360      ;
; -13.886 ; pos[2]    ; vga_g[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.083     ; 7.339      ;
; -13.885 ; pos[2]    ; vga_g[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.083     ; 7.338      ;
; -13.881 ; pos[2]    ; vga_r[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.082     ; 7.335      ;
; -13.844 ; pos[3]    ; vga_g[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.082     ; 7.298      ;
; -13.840 ; pos[3]    ; vga_g[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.082     ; 7.294      ;
; -13.820 ; pos[2]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.023     ; 8.833      ;
; -13.820 ; pos[2]    ; vga_b[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.023     ; 8.833      ;
; -13.819 ; pos[2]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.023     ; 8.832      ;
; -13.819 ; pos[2]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.023     ; 8.832      ;
; -13.815 ; pos[2]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.023     ; 8.828      ;
; -13.814 ; pos[2]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.023     ; 8.827      ;
; -13.814 ; pos[2]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.023     ; 8.827      ;
; -13.813 ; pos[2]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.023     ; 8.826      ;
; -13.797 ; pos[3]    ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.020     ; 8.813      ;
; -13.706 ; pos[2]    ; vga_r[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.074     ; 7.168      ;
; -13.692 ; pos[3]    ; vga_g[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.082     ; 7.146      ;
; -13.686 ; pos[3]    ; vga_r[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.081     ; 7.141      ;
; -13.671 ; pos[3]    ; vga_g[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.082     ; 7.125      ;
; -13.670 ; pos[3]    ; vga_g[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.082     ; 7.124      ;
; -13.625 ; pos[3]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.022     ; 8.639      ;
; -13.625 ; pos[3]    ; vga_b[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.022     ; 8.639      ;
; -13.624 ; pos[3]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.022     ; 8.638      ;
; -13.624 ; pos[3]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.022     ; 8.638      ;
; -13.620 ; pos[3]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.022     ; 8.634      ;
; -13.619 ; pos[3]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.022     ; 8.633      ;
; -13.619 ; pos[3]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.022     ; 8.633      ;
; -13.618 ; pos[3]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.022     ; 8.632      ;
; -13.604 ; pos[2]    ; vga_g[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.030     ; 8.610      ;
; -13.516 ; pos[2]    ; vga_g[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.083     ; 6.969      ;
; -13.516 ; pos[2]    ; vga_g[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.083     ; 6.969      ;
; -13.511 ; pos[3]    ; vga_r[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.073     ; 6.974      ;
; -13.477 ; pos[2]    ; vga_g[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.083     ; 6.930      ;
; -13.444 ; pos[2]    ; vga_g[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.030     ; 8.450      ;
; -13.409 ; pos[3]    ; vga_g[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.029     ; 8.416      ;
; -13.374 ; pos[2]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.023     ; 8.387      ;
; -13.301 ; pos[3]    ; vga_g[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.082     ; 6.755      ;
; -13.301 ; pos[3]    ; vga_g[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.082     ; 6.755      ;
; -13.262 ; pos[3]    ; vga_g[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.082     ; 6.716      ;
; -13.249 ; pos[3]    ; vga_g[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.029     ; 8.256      ;
; -13.196 ; pos[31]   ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -1.838     ; 12.394     ;
; -13.179 ; pos[3]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.022     ; 8.193      ;
; -13.088 ; pos[2]    ; vga_b[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.021     ; 8.103      ;
; -13.024 ; pos[31]   ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -1.840     ; 12.220     ;
; -13.024 ; pos[31]   ; vga_b[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -1.840     ; 12.220     ;
; -13.023 ; pos[31]   ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -1.840     ; 12.219     ;
; -13.023 ; pos[31]   ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -1.840     ; 12.219     ;
; -13.019 ; pos[31]   ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -1.840     ; 12.215     ;
; -13.018 ; pos[31]   ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -1.840     ; 12.214     ;
; -13.018 ; pos[31]   ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -1.840     ; 12.214     ;
; -13.017 ; pos[31]   ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -1.840     ; 12.213     ;
; -12.957 ; pos[29]   ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -1.834     ; 12.159     ;
; -12.868 ; pos[30]   ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -1.837     ; 12.067     ;
; -12.821 ; pos[3]    ; vga_b[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -6.020     ; 7.837      ;
; -12.808 ; pos[31]   ; vga_g[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -1.847     ; 11.997     ;
; -12.785 ; pos[29]   ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -1.836     ; 11.985     ;
; -12.785 ; pos[29]   ; vga_b[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -1.836     ; 11.985     ;
+---------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50M'                                                                                                                                                                 ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 1.996 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.500        ; 1.867      ; 0.657      ;
; 2.496 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 1.000        ; 1.867      ; 0.657      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'move_y'                                                                          ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -4.389 ; move_y    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 9.253      ; 4.864      ;
; -4.375 ; move_y    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 9.254      ; 4.879      ;
; -3.889 ; move_y    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 9.253      ; 4.864      ;
; -3.875 ; move_y    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 9.254      ; 4.879      ;
; -3.396 ; pos[1]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 6.766      ; 2.870      ;
; -3.373 ; pos[1]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 6.765      ; 2.892      ;
; -3.327 ; move_y    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 8.191      ; 4.864      ;
; -3.313 ; move_y    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 8.192      ; 4.879      ;
; -2.980 ; pos[0]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 6.557      ; 3.077      ;
; -2.834 ; pos[1]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.704      ; 2.870      ;
; -2.827 ; move_y    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 8.191      ; 4.864      ;
; -2.813 ; move_y    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 8.192      ; 4.879      ;
; -2.811 ; pos[1]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.703      ; 2.892      ;
; -2.784 ; pos[0]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 6.558      ; 3.274      ;
; -2.418 ; pos[0]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.495      ; 3.077      ;
; -2.222 ; pos[0]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.496      ; 3.274      ;
; -2.060 ; pos[4]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.536      ; 2.976      ;
; -2.046 ; pos[4]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.537      ; 2.991      ;
; -2.031 ; pos[2]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.106      ; 2.575      ;
; -1.632 ; pos[31]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.244      ; 3.112      ;
; -1.618 ; pos[31]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.245      ; 3.127      ;
; -1.591 ; pos[22]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.569      ; 3.478      ;
; -1.577 ; pos[22]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.570      ; 3.493      ;
; -1.561 ; pos[5]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.927      ; 3.866      ;
; -1.547 ; pos[5]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.928      ; 3.881      ;
; -1.518 ; pos[3]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.106      ; 3.088      ;
; -1.498 ; pos[4]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.474      ; 2.976      ;
; -1.484 ; pos[4]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.475      ; 2.991      ;
; -1.469 ; pos[2]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.044      ; 2.575      ;
; -1.344 ; pos[6]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.928      ; 4.084      ;
; -1.330 ; pos[6]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.929      ; 4.099      ;
; -1.311 ; pos[7]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.929      ; 4.118      ;
; -1.297 ; pos[7]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.930      ; 4.133      ;
; -1.245 ; pos[24]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.322      ; 3.577      ;
; -1.240 ; pos[18]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.544      ; 3.804      ;
; -1.231 ; pos[24]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.323      ; 3.592      ;
; -1.226 ; pos[18]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.545      ; 3.819      ;
; -1.182 ; pos[21]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.427      ; 3.745      ;
; -1.168 ; pos[21]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.428      ; 3.760      ;
; -1.155 ; pos[2]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.105      ; 3.450      ;
; -1.089 ; pos[30]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.245      ; 3.656      ;
; -1.075 ; pos[30]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.246      ; 3.671      ;
; -1.070 ; pos[31]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.182      ; 3.112      ;
; -1.056 ; pos[31]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.183      ; 3.127      ;
; -1.029 ; pos[22]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.507      ; 3.478      ;
; -1.022 ; pos[20]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.427      ; 3.905      ;
; -1.015 ; pos[22]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.508      ; 3.493      ;
; -1.008 ; pos[20]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.428      ; 3.920      ;
; -0.999 ; pos[5]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.865      ; 3.866      ;
; -0.985 ; pos[5]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.866      ; 3.881      ;
; -0.985 ; pos[23]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.426      ; 3.941      ;
; -0.971 ; pos[23]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.427      ; 3.956      ;
; -0.956 ; pos[3]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.044      ; 3.088      ;
; -0.931 ; pos[26]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.323      ; 3.892      ;
; -0.917 ; pos[26]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.324      ; 3.907      ;
; -0.872 ; pos[19]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.547      ; 4.175      ;
; -0.858 ; pos[19]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.548      ; 4.190      ;
; -0.842 ; pos[12]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.449      ; 4.107      ;
; -0.828 ; pos[12]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.450      ; 4.122      ;
; -0.782 ; pos[6]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.866      ; 4.084      ;
; -0.781 ; pos[17]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.546      ; 4.265      ;
; -0.768 ; pos[6]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.867      ; 4.099      ;
; -0.767 ; pos[17]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.547      ; 4.280      ;
; -0.749 ; pos[7]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.867      ; 4.118      ;
; -0.735 ; pos[7]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.868      ; 4.133      ;
; -0.725 ; pos[9]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.448      ; 4.223      ;
; -0.711 ; pos[9]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.449      ; 4.238      ;
; -0.683 ; pos[24]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.260      ; 3.577      ;
; -0.678 ; pos[18]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.482      ; 3.804      ;
; -0.676 ; pos[25]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.321      ; 4.145      ;
; -0.669 ; pos[24]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.261      ; 3.592      ;
; -0.664 ; pos[18]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.483      ; 3.819      ;
; -0.662 ; pos[25]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.322      ; 4.160      ;
; -0.620 ; pos[21]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.365      ; 3.745      ;
; -0.607 ; pos[29]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.248      ; 4.141      ;
; -0.606 ; pos[21]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.366      ; 3.760      ;
; -0.593 ; pos[2]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.043      ; 3.450      ;
; -0.593 ; pos[29]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.249      ; 4.156      ;
; -0.527 ; pos[30]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.183      ; 3.656      ;
; -0.514 ; pos[28]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.247      ; 4.233      ;
; -0.513 ; pos[30]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.184      ; 3.671      ;
; -0.510 ; pos[27]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.323      ; 4.313      ;
; -0.500 ; pos[28]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.248      ; 4.248      ;
; -0.496 ; pos[27]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.324      ; 4.328      ;
; -0.471 ; pos[15]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.929      ; 4.958      ;
; -0.460 ; pos[20]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.365      ; 3.905      ;
; -0.457 ; pos[15]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.930      ; 4.973      ;
; -0.446 ; pos[20]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.366      ; 3.920      ;
; -0.423 ; pos[23]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.364      ; 3.941      ;
; -0.409 ; pos[23]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.365      ; 3.956      ;
; -0.369 ; pos[26]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.261      ; 3.892      ;
; -0.355 ; pos[26]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.262      ; 3.907      ;
; -0.315 ; pos[16]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.544      ; 4.729      ;
; -0.310 ; pos[19]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.485      ; 4.175      ;
; -0.304 ; pos[10]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.281      ; 4.477      ;
; -0.301 ; pos[16]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.545      ; 4.744      ;
; -0.296 ; pos[19]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.486      ; 4.190      ;
; -0.290 ; pos[10]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.282      ; 4.492      ;
; -0.280 ; pos[12]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.387      ; 4.107      ;
; -0.266 ; pos[12]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.388      ; 4.122      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50M'                                                                                                                                                                   ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -1.726 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 1.867      ; 0.657      ;
; -1.226 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 1.867      ; 0.657      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.391 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.546 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.812      ;
; 0.803 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.069      ;
; 0.822 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.088      ;
; 0.828 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.094      ;
; 0.833 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.099      ;
; 0.853 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.119      ;
; 0.853 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.119      ;
; 0.855 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.121      ;
; 0.865 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.131      ;
; 0.865 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.131      ;
; 0.866 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.132      ;
; 0.986 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.252      ;
; 1.033 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.299      ;
; 1.079 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.345      ;
; 1.109 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.378      ;
; 1.122 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.389      ;
; 1.179 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.445      ;
; 1.186 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.452      ;
; 1.205 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.471      ;
; 1.216 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.224 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.493      ;
; 1.230 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.498      ;
; 1.239 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.505      ;
; 1.241 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.507      ;
; 1.251 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.517      ;
; 1.252 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.518      ;
; 1.276 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.542      ;
; 1.287 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.553      ;
; 1.298 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.564      ;
; 1.303 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.569      ;
; 1.312 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.578      ;
; 1.347 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.613      ;
; 1.369 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.635      ;
; 1.374 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.640      ;
; 1.377 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.644      ;
; 1.393 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.659      ;
; 1.394 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.660      ;
; 1.402 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.670      ;
; 1.402 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.667      ;
; 1.410 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.676      ;
; 1.425 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.691      ;
; 1.429 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.695      ;
; 1.429 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.695      ;
; 1.434 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.701      ;
; 1.439 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.704      ;
; 1.440 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.706      ;
; 1.445 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.711      ;
; 1.464 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.730      ;
; 1.465 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.731      ;
; 1.468 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.735      ;
; 1.472 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.739      ;
; 1.473 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.738      ;
; 1.481 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.747      ;
; 1.489 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.755      ;
; 1.490 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.756      ;
; 1.500 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.766      ;
; 1.510 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.775      ;
; 1.525 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.791      ;
; 1.529 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.795      ;
; 1.533 ; vga:instancia_vga|sy[7] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.801      ;
; 1.551 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.817      ;
; 1.552 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.818      ;
; 1.556 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.822      ;
; 1.560 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.826      ;
; 1.561 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.827      ;
; 1.582 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.848      ;
; 1.597 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.863      ;
; 1.623 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.889      ;
; 1.630 ; vga:instancia_vga|sy[6] ; vga_r[5]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.898      ;
; 1.632 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.897      ;
; 1.644 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.912      ;
; 1.651 ; vga:instancia_vga|sy[8] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.919      ;
; 1.653 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.919      ;
; 1.694 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.960      ;
; 1.703 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.968      ;
; 1.725 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.993      ;
; 1.761 ; vga:instancia_vga|sy[7] ; vga_r[5]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 2.029      ;
; 1.765 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.031      ;
; 1.774 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.039      ;
; 1.780 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.047      ;
; 1.784 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.051      ;
; 1.791 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.057      ;
; 1.813 ; vga:instancia_vga|sy[9] ; vga_r[5]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 2.082      ;
; 1.841 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.108      ;
; 1.865 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.132      ;
; 1.865 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.132      ;
; 1.867 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 2.135      ;
; 1.868 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.134      ;
; 1.872 ; vga:instancia_vga|sy[5] ; vga_r[5]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 2.140      ;
; 1.879 ; vga:instancia_vga|sy[8] ; vga_r[5]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 2.147      ;
; 1.884 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 2.152      ;
; 1.900 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.167      ;
; 1.913 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 2.181      ;
; 1.919 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.185      ;
; 1.920 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.186      ;
; 1.931 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 2.200      ;
; 1.933 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.199      ;
; 1.938 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.205      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'select'                                                                                   ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; isOut[18]     ; isOut[18]     ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[16]     ; isOut[16]     ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[17]     ; isOut[17]     ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[19]     ; isOut[19]     ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[2]      ; isOut[2]      ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[6]      ; isOut[6]      ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[10]     ; isOut[10]     ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[7]      ; isOut[7]      ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[3]      ; isOut[3]      ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[11]     ; isOut[11]     ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[15]     ; isOut[15]     ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[8]      ; isOut[8]      ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[12]     ; isOut[12]     ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[0]      ; isOut[0]      ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[4]      ; isOut[4]      ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[9]      ; isOut[9]      ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[1]      ; isOut[1]      ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[5]      ; isOut[5]      ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[13]     ; isOut[13]     ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; isOut[14]     ; isOut[14]     ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 1.420 ; isFlipped[14] ; isFlipped[14] ; select       ; select      ; 0.000        ; 0.000      ; 1.686      ;
; 2.153 ; isFlipped[3]  ; isFlipped[3]  ; select       ; select      ; 0.000        ; 0.000      ; 2.419      ;
; 2.455 ; isFlipped[2]  ; isFlipped[2]  ; select       ; select      ; 0.000        ; 0.000      ; 2.721      ;
; 2.561 ; isFlipped[0]  ; isFlipped[0]  ; select       ; select      ; 0.000        ; 0.000      ; 2.827      ;
; 2.571 ; isFlipped[4]  ; isFlipped[4]  ; select       ; select      ; 0.000        ; 0.000      ; 2.837      ;
; 2.634 ; isFlipped[13] ; isFlipped[13] ; select       ; select      ; 0.000        ; 0.000      ; 2.900      ;
; 2.646 ; isFlipped[8]  ; isFlipped[8]  ; select       ; select      ; 0.000        ; 0.000      ; 2.912      ;
; 2.680 ; pos[1]        ; isFlipped[2]  ; move_y       ; select      ; -0.500       ; 0.158      ; 2.604      ;
; 2.695 ; isFlipped[18] ; isFlipped[18] ; select       ; select      ; 0.000        ; 0.000      ; 2.961      ;
; 2.744 ; isFlipped[11] ; isFlipped[11] ; select       ; select      ; 0.000        ; 0.000      ; 3.010      ;
; 2.787 ; isFlipped[15] ; isFlipped[15] ; select       ; select      ; 0.000        ; 0.000      ; 3.053      ;
; 2.799 ; isFlipped[16] ; isFlipped[16] ; select       ; select      ; 0.000        ; 0.000      ; 3.065      ;
; 2.809 ; isFlipped[1]  ; isFlipped[1]  ; select       ; select      ; 0.000        ; 0.000      ; 3.075      ;
; 2.922 ; pos[1]        ; isFlipped[0]  ; move_y       ; select      ; -0.500       ; 0.158      ; 2.846      ;
; 2.922 ; pos[1]        ; isFlipped[14] ; move_y       ; select      ; -0.500       ; 0.140      ; 2.828      ;
; 2.953 ; pos[1]        ; isFlipped[4]  ; move_y       ; select      ; -0.500       ; 0.143      ; 2.862      ;
; 2.996 ; isFlipped[5]  ; isFlipped[5]  ; select       ; select      ; 0.000        ; 0.000      ; 3.262      ;
; 3.001 ; isFlipped[19] ; isFlipped[19] ; select       ; select      ; 0.000        ; 0.000      ; 3.267      ;
; 3.028 ; pos[1]        ; isFlipped[7]  ; move_y       ; select      ; -0.500       ; 0.140      ; 2.934      ;
; 3.029 ; isFlipped[7]  ; isFlipped[7]  ; select       ; select      ; 0.000        ; 0.000      ; 3.295      ;
; 3.036 ; isFlipped[9]  ; isFlipped[9]  ; select       ; select      ; 0.000        ; 0.000      ; 3.302      ;
; 3.041 ; pos[1]        ; isFlipped[9]  ; move_y       ; select      ; -0.500       ; 0.136      ; 2.943      ;
; 3.046 ; isFlipped[12] ; isFlipped[12] ; select       ; select      ; 0.000        ; 0.000      ; 3.312      ;
; 3.051 ; isFlipped[6]  ; isFlipped[6]  ; select       ; select      ; 0.000        ; 0.000      ; 3.317      ;
; 3.266 ; isOut[14]     ; isOut[8]      ; select       ; select      ; 0.000        ; -0.012     ; 3.520      ;
; 3.279 ; isFlipped[10] ; isFlipped[10] ; select       ; select      ; 0.000        ; 0.000      ; 3.545      ;
; 3.280 ; pos[1]        ; isFlipped[15] ; move_y       ; select      ; -0.500       ; 0.152      ; 3.198      ;
; 3.286 ; isFlipped[14] ; isOut[8]      ; select       ; select      ; 0.000        ; -0.004     ; 3.548      ;
; 3.349 ; isOut[14]     ; isFlipped[7]  ; select       ; select      ; 0.000        ; -0.008     ; 3.607      ;
; 3.349 ; isOut[14]     ; isFlipped[14] ; select       ; select      ; 0.000        ; -0.008     ; 3.607      ;
; 3.356 ; isFlipped[17] ; isFlipped[17] ; select       ; select      ; 0.000        ; 0.000      ; 3.622      ;
; 3.358 ; pos[1]        ; isFlipped[18] ; move_y       ; select      ; -0.500       ; 0.143      ; 3.267      ;
; 3.369 ; isFlipped[14] ; isFlipped[7]  ; select       ; select      ; 0.000        ; 0.000      ; 3.635      ;
; 3.387 ; pos[1]        ; isFlipped[16] ; move_y       ; select      ; -0.500       ; 0.143      ; 3.296      ;
; 3.400 ; isOut[14]     ; isFlipped[11] ; select       ; select      ; 0.000        ; -0.012     ; 3.654      ;
; 3.400 ; isOut[14]     ; isFlipped[9]  ; select       ; select      ; 0.000        ; -0.012     ; 3.654      ;
; 3.420 ; isFlipped[14] ; isFlipped[11] ; select       ; select      ; 0.000        ; -0.004     ; 3.682      ;
; 3.420 ; isFlipped[14] ; isFlipped[9]  ; select       ; select      ; 0.000        ; -0.004     ; 3.682      ;
; 3.424 ; pos[1]        ; isFlipped[6]  ; move_y       ; select      ; -0.500       ; 0.152      ; 3.342      ;
; 3.429 ; pos[1]        ; isFlipped[19] ; move_y       ; select      ; -0.500       ; 0.152      ; 3.347      ;
; 3.502 ; isOut[14]     ; isOut[12]     ; select       ; select      ; 0.000        ; 0.000      ; 3.768      ;
; 3.522 ; pos[1]        ; isFlipped[8]  ; move_y       ; select      ; -0.500       ; 0.147      ; 3.435      ;
; 3.522 ; isFlipped[14] ; isOut[12]     ; select       ; select      ; 0.000        ; 0.008      ; 3.796      ;
; 3.533 ; isOut[14]     ; isOut[0]      ; select       ; select      ; 0.000        ; 0.010      ; 3.809      ;
; 3.538 ; isOut[14]     ; isOut[5]      ; select       ; select      ; 0.000        ; 0.010      ; 3.814      ;
; 3.539 ; isOut[14]     ; isOut[7]      ; select       ; select      ; 0.000        ; 0.010      ; 3.815      ;
; 3.553 ; isFlipped[14] ; isOut[0]      ; select       ; select      ; 0.000        ; 0.018      ; 3.837      ;
; 3.558 ; isOut[14]     ; isOut[15]     ; select       ; select      ; 0.000        ; 0.004      ; 3.828      ;
; 3.558 ; isOut[14]     ; isOut[13]     ; select       ; select      ; 0.000        ; 0.004      ; 3.828      ;
; 3.558 ; isFlipped[14] ; isOut[5]      ; select       ; select      ; 0.000        ; 0.018      ; 3.842      ;
; 3.559 ; isFlipped[14] ; isOut[7]      ; select       ; select      ; 0.000        ; 0.018      ; 3.843      ;
; 3.578 ; isFlipped[14] ; isOut[15]     ; select       ; select      ; 0.000        ; 0.012      ; 3.856      ;
; 3.578 ; isFlipped[14] ; isOut[13]     ; select       ; select      ; 0.000        ; 0.012      ; 3.856      ;
; 3.608 ; pos[1]        ; isFlipped[13] ; move_y       ; select      ; -0.500       ; 0.152      ; 3.526      ;
; 3.616 ; pos[1]        ; isFlipped[5]  ; move_y       ; select      ; -0.500       ; 0.158      ; 3.540      ;
; 3.617 ; pos[0]        ; isFlipped[4]  ; move_y       ; select      ; -0.500       ; -0.065     ; 3.318      ;
; 3.633 ; isOut[14]     ; isFlipped[6]  ; select       ; select      ; 0.000        ; 0.004      ; 3.903      ;
; 3.633 ; isOut[14]     ; isFlipped[19] ; select       ; select      ; 0.000        ; 0.004      ; 3.903      ;
; 3.633 ; isOut[14]     ; isFlipped[17] ; select       ; select      ; 0.000        ; 0.004      ; 3.903      ;
; 3.636 ; isFlipped[17] ; isOut[8]      ; select       ; select      ; 0.000        ; -0.016     ; 3.886      ;
; 3.637 ; isOut[14]     ; isFlipped[1]  ; select       ; select      ; 0.000        ; 0.000      ; 3.903      ;
; 3.637 ; isOut[14]     ; isFlipped[12] ; select       ; select      ; 0.000        ; 0.000      ; 3.903      ;
; 3.653 ; isFlipped[14] ; isFlipped[6]  ; select       ; select      ; 0.000        ; 0.012      ; 3.931      ;
; 3.653 ; isFlipped[14] ; isFlipped[19] ; select       ; select      ; 0.000        ; 0.012      ; 3.931      ;
; 3.653 ; isFlipped[14] ; isFlipped[17] ; select       ; select      ; 0.000        ; 0.012      ; 3.931      ;
; 3.654 ; isOut[14]     ; isFlipped[3]  ; select       ; select      ; 0.000        ; 0.005      ; 3.925      ;
; 3.656 ; isFlipped[15] ; isOut[8]      ; select       ; select      ; 0.000        ; -0.016     ; 3.906      ;
; 3.657 ; isFlipped[14] ; isFlipped[1]  ; select       ; select      ; 0.000        ; 0.008      ; 3.931      ;
; 3.657 ; isFlipped[14] ; isFlipped[12] ; select       ; select      ; 0.000        ; 0.008      ; 3.931      ;
; 3.665 ; isOut[14]     ; isFlipped[2]  ; select       ; select      ; 0.000        ; 0.010      ; 3.941      ;
; 3.671 ; isOut[14]     ; isFlipped[5]  ; select       ; select      ; 0.000        ; 0.010      ; 3.947      ;
; 3.671 ; isOut[14]     ; isFlipped[0]  ; select       ; select      ; 0.000        ; 0.010      ; 3.947      ;
; 3.674 ; isFlipped[14] ; isFlipped[3]  ; select       ; select      ; 0.000        ; 0.013      ; 3.953      ;
; 3.685 ; isFlipped[14] ; isFlipped[2]  ; select       ; select      ; 0.000        ; 0.018      ; 3.969      ;
; 3.690 ; isFlipped[19] ; isOut[8]      ; select       ; select      ; 0.000        ; -0.016     ; 3.940      ;
; 3.691 ; isFlipped[14] ; isFlipped[5]  ; select       ; select      ; 0.000        ; 0.018      ; 3.975      ;
; 3.691 ; isFlipped[14] ; isFlipped[0]  ; select       ; select      ; 0.000        ; 0.018      ; 3.975      ;
; 3.700 ; isOut[14]     ; isFlipped[13] ; select       ; select      ; 0.000        ; 0.004      ; 3.970      ;
; 3.700 ; isOut[14]     ; isFlipped[15] ; select       ; select      ; 0.000        ; 0.004      ; 3.970      ;
; 3.719 ; isFlipped[17] ; isFlipped[7]  ; select       ; select      ; 0.000        ; -0.012     ; 3.973      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'move_y'                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; -3.544 ; -3.544       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]                    ;
; -3.544 ; -3.544       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]                    ;
; -3.544 ; -3.544       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]|datac              ;
; -3.544 ; -3.544       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]|datac              ;
; -3.544 ; -3.544       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]~36clkctrl|inclk[0] ;
; -3.544 ; -3.544       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]~36clkctrl|inclk[0] ;
; -3.544 ; -3.544       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]~36clkctrl|outclk   ;
; -3.544 ; -3.544       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]~36clkctrl|outclk   ;
; -3.544 ; -3.544       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]~36|combout         ;
; -3.544 ; -3.544       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]~36|combout         ;
; -3.544 ; -3.544       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]                    ;
; -3.544 ; -3.544       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]                    ;
; -3.544 ; -3.544       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]|datac              ;
; -3.544 ; -3.544       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]|datac              ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; move_y ; Rise       ; move_y                    ;
; -1.000 ; -1.000       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~10|combout     ;
; -1.000 ; -1.000       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~10|combout     ;
; -1.000 ; -1.000       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~10|datad       ;
; -1.000 ; -1.000       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~10|datad       ;
; -1.000 ; -1.000       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~9|combout      ;
; -1.000 ; -1.000       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~9|combout      ;
; -1.000 ; -1.000       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]                    ;
; -1.000 ; -1.000       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]                    ;
; -1.000 ; -1.000       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]|datac              ;
; -1.000 ; -1.000       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]|datac              ;
; -1.000 ; -1.000       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]~36clkctrl|inclk[0] ;
; -1.000 ; -1.000       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]~36clkctrl|inclk[0] ;
; -1.000 ; -1.000       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]~36clkctrl|outclk   ;
; -1.000 ; -1.000       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]~36clkctrl|outclk   ;
; -1.000 ; -1.000       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]~36|combout         ;
; -1.000 ; -1.000       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]~36|combout         ;
; -1.000 ; -1.000       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]~36|datac           ;
; -1.000 ; -1.000       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]~36|datac           ;
; -1.000 ; -1.000       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]                    ;
; -1.000 ; -1.000       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]                    ;
; -1.000 ; -1.000       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]|datac              ;
; -1.000 ; -1.000       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]|datac              ;
; -0.624 ; -0.624       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~8|combout      ;
; -0.624 ; -0.624       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~8|combout      ;
; -0.624 ; -0.624       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~9|datad        ;
; -0.624 ; -0.624       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~9|datad        ;
; -0.178 ; -0.178       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~10|combout     ;
; -0.178 ; -0.178       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~10|combout     ;
; -0.178 ; -0.178       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]~36|datac           ;
; -0.178 ; -0.178       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]~36|datac           ;
; -0.144 ; -0.144       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~10|datab       ;
; -0.144 ; -0.144       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~10|datab       ;
; -0.144 ; -0.144       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~5|combout      ;
; -0.144 ; -0.144       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~5|combout      ;
; -0.065 ; -0.065       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~7|combout      ;
; -0.065 ; -0.065       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~7|combout      ;
; -0.065 ; -0.065       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~9|datac        ;
; -0.065 ; -0.065       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~9|datac        ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~4|combout      ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~4|combout      ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~5|datac        ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~5|datac        ;
; 0.168  ; 0.168        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~6|combout      ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~6|combout      ;
; 0.168  ; 0.168        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~9|datab        ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~9|datab        ;
; 0.179  ; 0.179        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~10|dataa       ;
; 0.179  ; 0.179        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~10|dataa       ;
; 0.179  ; 0.179        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~2|combout      ;
; 0.179  ; 0.179        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~2|combout      ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~1|combout      ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~1|combout      ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~2|datad        ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~2|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~0|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~0|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~0|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~0|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~10|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~10|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~10|datab       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~10|datab       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~10|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~10|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~1|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~1|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~1|datab        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~1|datab        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~2|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~2|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~2|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~2|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~2|datab        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~2|datab        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~2|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~2|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~2|datac        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50M'                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'select'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; select ; Rise       ; select            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[9]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[18]|clk ;
+--------+--------------+----------------+------------------+--------+------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; move_x    ; move_y     ; 5.948  ; 5.948  ; Rise       ; move_y          ;
; move_y    ; move_y     ; 5.476  ; 5.476  ; Rise       ; move_y          ;
; move_x    ; move_y     ; 0.959  ; 0.959  ; Fall       ; move_y          ;
; move_y    ; move_y     ; -0.156 ; -0.156 ; Fall       ; move_y          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; move_x    ; move_y     ; 0.645 ; 0.645 ; Rise       ; move_y          ;
; move_y    ; move_y     ; 3.327 ; 3.327 ; Rise       ; move_y          ;
; move_x    ; move_y     ; 1.707 ; 1.707 ; Fall       ; move_y          ;
; move_y    ; move_y     ; 4.389 ; 4.389 ; Fall       ; move_y          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 5.185 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.456 ; 7.456 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.402 ; 7.402 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.456 ; 7.456 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.193 ; 7.193 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.994 ; 6.994 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.233 ; 7.233 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.325 ; 7.325 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.196 ; 7.196 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.224 ; 7.224 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.180 ; 7.180 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.195 ; 7.195 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.870 ; 7.870 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.634 ; 7.634 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.870 ; 7.870 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.697 ; 7.697 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.627 ; 7.627 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.632 ; 7.632 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.637 ; 7.637 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.363 ; 7.363 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.403 ; 7.403 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.403 ; 7.403 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.644 ; 7.644 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.036 ; 8.036 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 8.369 ; 8.369 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.870 ; 7.870 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.406 ; 7.406 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.369 ; 8.369 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.873 ; 7.873 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.825 ; 7.825 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.169 ; 7.169 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.682 ; 7.682 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.726 ; 7.726 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.711 ; 7.711 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.879 ; 7.879 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.948 ; 7.948 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 5.185 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 5.185 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.994 ; 6.994 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.402 ; 7.402 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.456 ; 7.456 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.193 ; 7.193 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.994 ; 6.994 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.233 ; 7.233 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.325 ; 7.325 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.196 ; 7.196 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.224 ; 7.224 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.180 ; 7.180 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.195 ; 7.195 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.363 ; 7.363 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.634 ; 7.634 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.870 ; 7.870 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.697 ; 7.697 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.627 ; 7.627 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.632 ; 7.632 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.637 ; 7.637 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.363 ; 7.363 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.403 ; 7.403 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.403 ; 7.403 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.644 ; 7.644 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.036 ; 8.036 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.169 ; 7.169 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.870 ; 7.870 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.406 ; 7.406 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.369 ; 8.369 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.873 ; 7.873 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.825 ; 7.825 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.169 ; 7.169 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.682 ; 7.682 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.726 ; 7.726 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.711 ; 7.711 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.879 ; 7.879 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.948 ; 7.948 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 5.185 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------+
; Fast Model Setup Summary                                           ;
+------------------------------------------+---------+---------------+
; Clock                                    ; Slack   ; End Point TNS ;
+------------------------------------------+---------+---------------+
; select                                   ; -13.365 ; -525.263      ;
; move_y                                   ; -7.001  ; -206.688      ;
; clock_25M_divider:inst_clock_25M|clk_out ; -6.548  ; -197.806      ;
; clock_50M                                ; 1.353   ; 0.000         ;
+------------------------------------------+---------+---------------+


+-------------------------------------------------------------------+
; Fast Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; move_y                                   ; -2.291 ; -4.576        ;
; clock_50M                                ; -0.973 ; -0.973        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.215  ; 0.000         ;
; select                                   ; 0.215  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.380 ; -2.380        ;
; move_y                                   ; -1.331 ; -24.300       ;
; select                                   ; -1.222 ; -41.222       ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
+------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'select'                                                                                ;
+---------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -13.365 ; pos[3]    ; isFlipped[2]  ; move_y       ; select      ; 1.000        ; -3.000     ; 11.397     ;
; -13.353 ; pos[3]    ; isFlipped[2]  ; move_y       ; select      ; 0.500        ; -2.488     ; 11.397     ;
; -13.344 ; pos[3]    ; isFlipped[6]  ; move_y       ; select      ; 1.000        ; -3.006     ; 11.370     ;
; -13.332 ; pos[3]    ; isFlipped[6]  ; move_y       ; select      ; 0.500        ; -2.494     ; 11.370     ;
; -13.315 ; pos[3]    ; isOut[2]      ; move_y       ; select      ; 1.000        ; -2.999     ; 11.348     ;
; -13.310 ; pos[2]    ; isFlipped[2]  ; move_y       ; select      ; 1.000        ; -3.001     ; 11.341     ;
; -13.306 ; pos[3]    ; isOut[6]      ; move_y       ; select      ; 1.000        ; -3.006     ; 11.332     ;
; -13.303 ; pos[3]    ; isOut[2]      ; move_y       ; select      ; 0.500        ; -2.487     ; 11.348     ;
; -13.298 ; pos[2]    ; isFlipped[2]  ; move_y       ; select      ; 0.500        ; -2.489     ; 11.341     ;
; -13.294 ; pos[3]    ; isOut[6]      ; move_y       ; select      ; 0.500        ; -2.494     ; 11.332     ;
; -13.294 ; pos[3]    ; isFlipped[8]  ; move_y       ; select      ; 1.000        ; -3.011     ; 11.315     ;
; -13.289 ; pos[2]    ; isFlipped[6]  ; move_y       ; select      ; 1.000        ; -3.007     ; 11.314     ;
; -13.282 ; pos[3]    ; isFlipped[8]  ; move_y       ; select      ; 0.500        ; -2.499     ; 11.315     ;
; -13.277 ; pos[2]    ; isFlipped[6]  ; move_y       ; select      ; 0.500        ; -2.495     ; 11.314     ;
; -13.277 ; pos[3]    ; isOut[17]     ; move_y       ; select      ; 1.000        ; -3.006     ; 11.303     ;
; -13.265 ; pos[3]    ; isOut[17]     ; move_y       ; select      ; 0.500        ; -2.494     ; 11.303     ;
; -13.260 ; pos[2]    ; isOut[2]      ; move_y       ; select      ; 1.000        ; -3.000     ; 11.292     ;
; -13.251 ; pos[3]    ; isFlipped[7]  ; move_y       ; select      ; 1.000        ; -3.018     ; 11.265     ;
; -13.251 ; pos[2]    ; isOut[6]      ; move_y       ; select      ; 1.000        ; -3.007     ; 11.276     ;
; -13.248 ; pos[2]    ; isOut[2]      ; move_y       ; select      ; 0.500        ; -2.488     ; 11.292     ;
; -13.242 ; pos[3]    ; isFlipped[4]  ; move_y       ; select      ; 1.000        ; -3.013     ; 11.261     ;
; -13.239 ; pos[3]    ; isFlipped[7]  ; move_y       ; select      ; 0.500        ; -2.506     ; 11.265     ;
; -13.239 ; pos[2]    ; isOut[6]      ; move_y       ; select      ; 0.500        ; -2.495     ; 11.276     ;
; -13.239 ; pos[2]    ; isFlipped[8]  ; move_y       ; select      ; 1.000        ; -3.012     ; 11.259     ;
; -13.230 ; pos[3]    ; isFlipped[4]  ; move_y       ; select      ; 0.500        ; -2.501     ; 11.261     ;
; -13.230 ; pos[3]    ; isOut[11]     ; move_y       ; select      ; 1.000        ; -3.019     ; 11.243     ;
; -13.229 ; pos[3]    ; isOut[9]      ; move_y       ; select      ; 1.000        ; -3.019     ; 11.242     ;
; -13.227 ; pos[2]    ; isFlipped[8]  ; move_y       ; select      ; 0.500        ; -2.500     ; 11.259     ;
; -13.225 ; pos[3]    ; isOut[3]      ; move_y       ; select      ; 1.000        ; -3.005     ; 11.252     ;
; -13.222 ; pos[2]    ; isOut[17]     ; move_y       ; select      ; 1.000        ; -3.007     ; 11.247     ;
; -13.218 ; pos[3]    ; isOut[11]     ; move_y       ; select      ; 0.500        ; -2.507     ; 11.243     ;
; -13.217 ; pos[3]    ; isOut[9]      ; move_y       ; select      ; 0.500        ; -2.507     ; 11.242     ;
; -13.213 ; pos[3]    ; isOut[3]      ; move_y       ; select      ; 0.500        ; -2.493     ; 11.252     ;
; -13.210 ; pos[2]    ; isOut[17]     ; move_y       ; select      ; 0.500        ; -2.495     ; 11.247     ;
; -13.207 ; pos[3]    ; isOut[10]     ; move_y       ; select      ; 1.000        ; -3.011     ; 11.228     ;
; -13.200 ; pos[3]    ; isOut[19]     ; move_y       ; select      ; 1.000        ; -3.006     ; 11.226     ;
; -13.196 ; pos[2]    ; isFlipped[7]  ; move_y       ; select      ; 1.000        ; -3.019     ; 11.209     ;
; -13.195 ; pos[3]    ; isOut[10]     ; move_y       ; select      ; 0.500        ; -2.499     ; 11.228     ;
; -13.190 ; pos[3]    ; isOut[4]      ; move_y       ; select      ; 1.000        ; -3.011     ; 11.211     ;
; -13.188 ; pos[3]    ; isOut[19]     ; move_y       ; select      ; 0.500        ; -2.494     ; 11.226     ;
; -13.187 ; pos[2]    ; isFlipped[4]  ; move_y       ; select      ; 1.000        ; -3.014     ; 11.205     ;
; -13.184 ; pos[2]    ; isFlipped[7]  ; move_y       ; select      ; 0.500        ; -2.507     ; 11.209     ;
; -13.178 ; pos[3]    ; isOut[4]      ; move_y       ; select      ; 0.500        ; -2.499     ; 11.211     ;
; -13.176 ; pos[3]    ; isFlipped[10] ; move_y       ; select      ; 1.000        ; -3.011     ; 11.197     ;
; -13.175 ; pos[2]    ; isFlipped[4]  ; move_y       ; select      ; 0.500        ; -2.502     ; 11.205     ;
; -13.175 ; pos[2]    ; isOut[11]     ; move_y       ; select      ; 1.000        ; -3.020     ; 11.187     ;
; -13.174 ; pos[2]    ; isOut[9]      ; move_y       ; select      ; 1.000        ; -3.020     ; 11.186     ;
; -13.170 ; pos[2]    ; isOut[3]      ; move_y       ; select      ; 1.000        ; -3.006     ; 11.196     ;
; -13.164 ; pos[3]    ; isFlipped[10] ; move_y       ; select      ; 0.500        ; -2.499     ; 11.197     ;
; -13.163 ; pos[2]    ; isOut[11]     ; move_y       ; select      ; 0.500        ; -2.508     ; 11.187     ;
; -13.162 ; pos[2]    ; isOut[9]      ; move_y       ; select      ; 0.500        ; -2.508     ; 11.186     ;
; -13.158 ; pos[2]    ; isOut[3]      ; move_y       ; select      ; 0.500        ; -2.494     ; 11.196     ;
; -13.156 ; pos[3]    ; isOut[13]     ; move_y       ; select      ; 1.000        ; -3.004     ; 11.184     ;
; -13.152 ; pos[2]    ; isOut[10]     ; move_y       ; select      ; 1.000        ; -3.012     ; 11.172     ;
; -13.146 ; pos[3]    ; isFlipped[19] ; move_y       ; select      ; 1.000        ; -3.006     ; 11.172     ;
; -13.145 ; pos[2]    ; isOut[19]     ; move_y       ; select      ; 1.000        ; -3.007     ; 11.170     ;
; -13.144 ; pos[3]    ; isOut[13]     ; move_y       ; select      ; 0.500        ; -2.492     ; 11.184     ;
; -13.142 ; pos[3]    ; isOut[15]     ; move_y       ; select      ; 1.000        ; -3.004     ; 11.170     ;
; -13.140 ; pos[2]    ; isOut[10]     ; move_y       ; select      ; 0.500        ; -2.500     ; 11.172     ;
; -13.135 ; pos[2]    ; isOut[4]      ; move_y       ; select      ; 1.000        ; -3.012     ; 11.155     ;
; -13.134 ; pos[3]    ; isFlipped[19] ; move_y       ; select      ; 0.500        ; -2.494     ; 11.172     ;
; -13.133 ; pos[2]    ; isOut[19]     ; move_y       ; select      ; 0.500        ; -2.495     ; 11.170     ;
; -13.130 ; pos[3]    ; isOut[15]     ; move_y       ; select      ; 0.500        ; -2.492     ; 11.170     ;
; -13.129 ; pos[3]    ; isFlipped[17] ; move_y       ; select      ; 1.000        ; -3.006     ; 11.155     ;
; -13.123 ; pos[2]    ; isOut[4]      ; move_y       ; select      ; 0.500        ; -2.500     ; 11.155     ;
; -13.121 ; pos[2]    ; isFlipped[10] ; move_y       ; select      ; 1.000        ; -3.012     ; 11.141     ;
; -13.119 ; pos[3]    ; isFlipped[9]  ; move_y       ; select      ; 1.000        ; -3.019     ; 11.132     ;
; -13.118 ; pos[3]    ; isOut[8]      ; move_y       ; select      ; 1.000        ; -3.019     ; 11.131     ;
; -13.117 ; pos[3]    ; isFlipped[17] ; move_y       ; select      ; 0.500        ; -2.494     ; 11.155     ;
; -13.116 ; pos[3]    ; isFlipped[14] ; move_y       ; select      ; 1.000        ; -3.018     ; 11.130     ;
; -13.109 ; pos[2]    ; isFlipped[10] ; move_y       ; select      ; 0.500        ; -2.500     ; 11.141     ;
; -13.107 ; pos[3]    ; isFlipped[9]  ; move_y       ; select      ; 0.500        ; -2.507     ; 11.132     ;
; -13.106 ; pos[3]    ; isOut[8]      ; move_y       ; select      ; 0.500        ; -2.507     ; 11.131     ;
; -13.106 ; pos[3]    ; isFlipped[11] ; move_y       ; select      ; 1.000        ; -3.019     ; 11.119     ;
; -13.104 ; pos[3]    ; isFlipped[14] ; move_y       ; select      ; 0.500        ; -2.506     ; 11.130     ;
; -13.101 ; pos[2]    ; isOut[13]     ; move_y       ; select      ; 1.000        ; -3.005     ; 11.128     ;
; -13.100 ; pos[3]    ; isOut[1]      ; move_y       ; select      ; 1.000        ; -3.010     ; 11.122     ;
; -13.096 ; pos[3]    ; isFlipped[15] ; move_y       ; select      ; 1.000        ; -3.004     ; 11.124     ;
; -13.094 ; pos[3]    ; isFlipped[11] ; move_y       ; select      ; 0.500        ; -2.507     ; 11.119     ;
; -13.091 ; pos[2]    ; isFlipped[19] ; move_y       ; select      ; 1.000        ; -3.007     ; 11.116     ;
; -13.089 ; pos[2]    ; isOut[13]     ; move_y       ; select      ; 0.500        ; -2.493     ; 11.128     ;
; -13.089 ; pos[3]    ; isFlipped[13] ; move_y       ; select      ; 1.000        ; -3.004     ; 11.117     ;
; -13.088 ; pos[3]    ; isOut[1]      ; move_y       ; select      ; 0.500        ; -2.498     ; 11.122     ;
; -13.087 ; pos[2]    ; isOut[15]     ; move_y       ; select      ; 1.000        ; -3.005     ; 11.114     ;
; -13.084 ; pos[3]    ; isFlipped[15] ; move_y       ; select      ; 0.500        ; -2.492     ; 11.124     ;
; -13.079 ; pos[2]    ; isFlipped[19] ; move_y       ; select      ; 0.500        ; -2.495     ; 11.116     ;
; -13.077 ; pos[3]    ; isFlipped[13] ; move_y       ; select      ; 0.500        ; -2.492     ; 11.117     ;
; -13.075 ; pos[2]    ; isOut[15]     ; move_y       ; select      ; 0.500        ; -2.493     ; 11.114     ;
; -13.074 ; pos[2]    ; isFlipped[17] ; move_y       ; select      ; 1.000        ; -3.007     ; 11.099     ;
; -13.064 ; pos[2]    ; isFlipped[9]  ; move_y       ; select      ; 1.000        ; -3.020     ; 11.076     ;
; -13.063 ; pos[2]    ; isOut[8]      ; move_y       ; select      ; 1.000        ; -3.020     ; 11.075     ;
; -13.062 ; pos[2]    ; isFlipped[17] ; move_y       ; select      ; 0.500        ; -2.495     ; 11.099     ;
; -13.061 ; pos[2]    ; isFlipped[14] ; move_y       ; select      ; 1.000        ; -3.019     ; 11.074     ;
; -13.052 ; pos[2]    ; isFlipped[9]  ; move_y       ; select      ; 0.500        ; -2.508     ; 11.076     ;
; -13.051 ; pos[2]    ; isOut[8]      ; move_y       ; select      ; 0.500        ; -2.508     ; 11.075     ;
; -13.051 ; pos[2]    ; isFlipped[11] ; move_y       ; select      ; 1.000        ; -3.020     ; 11.063     ;
; -13.049 ; pos[2]    ; isFlipped[14] ; move_y       ; select      ; 0.500        ; -2.507     ; 11.074     ;
; -13.047 ; pos[3]    ; isFlipped[16] ; move_y       ; select      ; 1.000        ; -3.013     ; 11.066     ;
; -13.045 ; pos[2]    ; isOut[1]      ; move_y       ; select      ; 1.000        ; -3.011     ; 11.066     ;
; -13.041 ; pos[2]    ; isFlipped[15] ; move_y       ; select      ; 1.000        ; -3.005     ; 11.068     ;
+---------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'move_y'                                                                         ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -7.001 ; pos[2]    ; pos[5]  ; move_y       ; move_y      ; 0.500        ; -2.935     ; 4.159      ;
; -6.991 ; pos[2]    ; pos[15] ; move_y       ; move_y      ; 0.500        ; -2.936     ; 4.159      ;
; -6.989 ; pos[2]    ; pos[7]  ; move_y       ; move_y      ; 0.500        ; -2.936     ; 4.158      ;
; -6.979 ; pos[2]    ; pos[6]  ; move_y       ; move_y      ; 0.500        ; -2.935     ; 4.151      ;
; -6.979 ; pos[3]    ; pos[5]  ; move_y       ; move_y      ; 0.500        ; -2.934     ; 4.138      ;
; -6.969 ; pos[3]    ; pos[15] ; move_y       ; move_y      ; 0.500        ; -2.935     ; 4.138      ;
; -6.967 ; pos[3]    ; pos[7]  ; move_y       ; move_y      ; 0.500        ; -2.935     ; 4.137      ;
; -6.957 ; pos[3]    ; pos[6]  ; move_y       ; move_y      ; 0.500        ; -2.934     ; 4.130      ;
; -6.913 ; pos[2]    ; pos[4]  ; move_y       ; move_y      ; 0.500        ; -2.746     ; 4.321      ;
; -6.909 ; pos[2]    ; pos[8]  ; move_y       ; move_y      ; 0.500        ; -2.551     ; 4.462      ;
; -6.900 ; pos[2]    ; pos[27] ; move_y       ; move_y      ; 0.500        ; -2.638     ; 4.205      ;
; -6.891 ; pos[3]    ; pos[4]  ; move_y       ; move_y      ; 0.500        ; -2.745     ; 4.300      ;
; -6.887 ; pos[3]    ; pos[8]  ; move_y       ; move_y      ; 0.500        ; -2.550     ; 4.441      ;
; -6.878 ; pos[3]    ; pos[27] ; move_y       ; move_y      ; 0.500        ; -2.637     ; 4.184      ;
; -6.867 ; pos[2]    ; pos[30] ; move_y       ; move_y      ; 0.500        ; -2.594     ; 4.420      ;
; -6.863 ; pos[2]    ; pos[12] ; move_y       ; move_y      ; 0.500        ; -2.716     ; 4.251      ;
; -6.863 ; pos[2]    ; pos[22] ; move_y       ; move_y      ; 0.500        ; -2.747     ; 4.259      ;
; -6.857 ; pos[2]    ; pos[21] ; move_y       ; move_y      ; 0.500        ; -2.686     ; 4.267      ;
; -6.856 ; pos[2]    ; pos[9]  ; move_y       ; move_y      ; 0.500        ; -2.716     ; 4.234      ;
; -6.846 ; pos[2]    ; pos[20] ; move_y       ; move_y      ; 0.500        ; -2.685     ; 4.268      ;
; -6.845 ; pos[3]    ; pos[30] ; move_y       ; move_y      ; 0.500        ; -2.593     ; 4.399      ;
; -6.841 ; pos[2]    ; pos[18] ; move_y       ; move_y      ; 0.500        ; -2.730     ; 4.246      ;
; -6.841 ; pos[3]    ; pos[12] ; move_y       ; move_y      ; 0.500        ; -2.715     ; 4.230      ;
; -6.841 ; pos[3]    ; pos[22] ; move_y       ; move_y      ; 0.500        ; -2.746     ; 4.238      ;
; -6.838 ; pos[2]    ; pos[31] ; move_y       ; move_y      ; 0.500        ; -2.593     ; 4.395      ;
; -6.837 ; pos[2]    ; pos[28] ; move_y       ; move_y      ; 0.500        ; -2.596     ; 4.392      ;
; -6.835 ; pos[3]    ; pos[21] ; move_y       ; move_y      ; 0.500        ; -2.685     ; 4.246      ;
; -6.834 ; pos[2]    ; pos[29] ; move_y       ; move_y      ; 0.500        ; -2.597     ; 4.389      ;
; -6.834 ; pos[3]    ; pos[9]  ; move_y       ; move_y      ; 0.500        ; -2.715     ; 4.213      ;
; -6.833 ; pos[2]    ; pos[10] ; move_y       ; move_y      ; 0.500        ; -2.606     ; 4.367      ;
; -6.831 ; pos[2]    ; pos[19] ; move_y       ; move_y      ; 0.500        ; -2.733     ; 4.239      ;
; -6.824 ; pos[3]    ; pos[20] ; move_y       ; move_y      ; 0.500        ; -2.684     ; 4.247      ;
; -6.822 ; pos[2]    ; pos[17] ; move_y       ; move_y      ; 0.500        ; -2.731     ; 4.243      ;
; -6.821 ; pos[2]    ; pos[25] ; move_y       ; move_y      ; 0.500        ; -2.636     ; 4.210      ;
; -6.820 ; pos[2]    ; pos[13] ; move_y       ; move_y      ; 0.500        ; -2.605     ; 4.356      ;
; -6.819 ; pos[3]    ; pos[18] ; move_y       ; move_y      ; 0.500        ; -2.729     ; 4.225      ;
; -6.816 ; pos[3]    ; pos[31] ; move_y       ; move_y      ; 0.500        ; -2.592     ; 4.374      ;
; -6.815 ; pos[3]    ; pos[28] ; move_y       ; move_y      ; 0.500        ; -2.595     ; 4.371      ;
; -6.812 ; pos[3]    ; pos[29] ; move_y       ; move_y      ; 0.500        ; -2.596     ; 4.368      ;
; -6.811 ; pos[3]    ; pos[10] ; move_y       ; move_y      ; 0.500        ; -2.605     ; 4.346      ;
; -6.809 ; pos[3]    ; pos[19] ; move_y       ; move_y      ; 0.500        ; -2.732     ; 4.218      ;
; -6.800 ; pos[3]    ; pos[17] ; move_y       ; move_y      ; 0.500        ; -2.730     ; 4.222      ;
; -6.799 ; pos[3]    ; pos[25] ; move_y       ; move_y      ; 0.500        ; -2.635     ; 4.189      ;
; -6.798 ; pos[3]    ; pos[13] ; move_y       ; move_y      ; 0.500        ; -2.604     ; 4.335      ;
; -6.777 ; pos[2]    ; pos[23] ; move_y       ; move_y      ; 0.500        ; -2.684     ; 4.192      ;
; -6.774 ; pos[2]    ; pos[16] ; move_y       ; move_y      ; 0.500        ; -2.729     ; 4.183      ;
; -6.765 ; pos[2]    ; pos[14] ; move_y       ; move_y      ; 0.500        ; -2.550     ; 4.306      ;
; -6.755 ; pos[3]    ; pos[23] ; move_y       ; move_y      ; 0.500        ; -2.683     ; 4.171      ;
; -6.752 ; pos[3]    ; pos[16] ; move_y       ; move_y      ; 0.500        ; -2.728     ; 4.162      ;
; -6.748 ; pos[2]    ; pos[24] ; move_y       ; move_y      ; 0.500        ; -2.640     ; 4.205      ;
; -6.747 ; pos[2]    ; pos[11] ; move_y       ; move_y      ; 0.500        ; -2.551     ; 4.302      ;
; -6.747 ; pos[2]    ; pos[26] ; move_y       ; move_y      ; 0.500        ; -2.641     ; 4.203      ;
; -6.743 ; pos[3]    ; pos[14] ; move_y       ; move_y      ; 0.500        ; -2.549     ; 4.285      ;
; -6.726 ; pos[3]    ; pos[24] ; move_y       ; move_y      ; 0.500        ; -2.639     ; 4.184      ;
; -6.725 ; pos[3]    ; pos[11] ; move_y       ; move_y      ; 0.500        ; -2.550     ; 4.281      ;
; -6.725 ; pos[3]    ; pos[26] ; move_y       ; move_y      ; 0.500        ; -2.640     ; 4.182      ;
; -6.175 ; pos[2]    ; pos[2]  ; move_y       ; move_y      ; 0.500        ; -2.343     ; 3.925      ;
; -6.153 ; pos[2]    ; pos[3]  ; move_y       ; move_y      ; 0.500        ; -2.344     ; 3.918      ;
; -6.153 ; pos[3]    ; pos[2]  ; move_y       ; move_y      ; 0.500        ; -2.342     ; 3.904      ;
; -6.131 ; pos[3]    ; pos[3]  ; move_y       ; move_y      ; 0.500        ; -2.343     ; 3.897      ;
; -5.989 ; pos[2]    ; pos[5]  ; move_y       ; move_y      ; 1.000        ; -2.423     ; 4.159      ;
; -5.979 ; pos[2]    ; pos[15] ; move_y       ; move_y      ; 1.000        ; -2.424     ; 4.159      ;
; -5.977 ; pos[2]    ; pos[7]  ; move_y       ; move_y      ; 1.000        ; -2.424     ; 4.158      ;
; -5.967 ; pos[2]    ; pos[6]  ; move_y       ; move_y      ; 1.000        ; -2.423     ; 4.151      ;
; -5.967 ; pos[3]    ; pos[5]  ; move_y       ; move_y      ; 1.000        ; -2.422     ; 4.138      ;
; -5.957 ; pos[3]    ; pos[15] ; move_y       ; move_y      ; 1.000        ; -2.423     ; 4.138      ;
; -5.955 ; pos[3]    ; pos[7]  ; move_y       ; move_y      ; 1.000        ; -2.423     ; 4.137      ;
; -5.945 ; pos[3]    ; pos[6]  ; move_y       ; move_y      ; 1.000        ; -2.422     ; 4.130      ;
; -5.901 ; pos[2]    ; pos[4]  ; move_y       ; move_y      ; 1.000        ; -2.234     ; 4.321      ;
; -5.897 ; pos[2]    ; pos[8]  ; move_y       ; move_y      ; 1.000        ; -2.039     ; 4.462      ;
; -5.888 ; pos[2]    ; pos[27] ; move_y       ; move_y      ; 1.000        ; -2.126     ; 4.205      ;
; -5.879 ; pos[3]    ; pos[4]  ; move_y       ; move_y      ; 1.000        ; -2.233     ; 4.300      ;
; -5.875 ; pos[3]    ; pos[8]  ; move_y       ; move_y      ; 1.000        ; -2.038     ; 4.441      ;
; -5.866 ; pos[3]    ; pos[27] ; move_y       ; move_y      ; 1.000        ; -2.125     ; 4.184      ;
; -5.855 ; pos[2]    ; pos[30] ; move_y       ; move_y      ; 1.000        ; -2.082     ; 4.420      ;
; -5.851 ; pos[2]    ; pos[12] ; move_y       ; move_y      ; 1.000        ; -2.204     ; 4.251      ;
; -5.851 ; pos[2]    ; pos[22] ; move_y       ; move_y      ; 1.000        ; -2.235     ; 4.259      ;
; -5.845 ; pos[2]    ; pos[21] ; move_y       ; move_y      ; 1.000        ; -2.174     ; 4.267      ;
; -5.844 ; pos[2]    ; pos[9]  ; move_y       ; move_y      ; 1.000        ; -2.204     ; 4.234      ;
; -5.834 ; pos[2]    ; pos[20] ; move_y       ; move_y      ; 1.000        ; -2.173     ; 4.268      ;
; -5.833 ; pos[3]    ; pos[30] ; move_y       ; move_y      ; 1.000        ; -2.081     ; 4.399      ;
; -5.829 ; pos[2]    ; pos[18] ; move_y       ; move_y      ; 1.000        ; -2.218     ; 4.246      ;
; -5.829 ; pos[3]    ; pos[12] ; move_y       ; move_y      ; 1.000        ; -2.203     ; 4.230      ;
; -5.829 ; pos[3]    ; pos[22] ; move_y       ; move_y      ; 1.000        ; -2.234     ; 4.238      ;
; -5.826 ; pos[2]    ; pos[31] ; move_y       ; move_y      ; 1.000        ; -2.081     ; 4.395      ;
; -5.825 ; pos[2]    ; pos[28] ; move_y       ; move_y      ; 1.000        ; -2.084     ; 4.392      ;
; -5.823 ; pos[3]    ; pos[21] ; move_y       ; move_y      ; 1.000        ; -2.173     ; 4.246      ;
; -5.822 ; pos[2]    ; pos[29] ; move_y       ; move_y      ; 1.000        ; -2.085     ; 4.389      ;
; -5.822 ; pos[3]    ; pos[9]  ; move_y       ; move_y      ; 1.000        ; -2.203     ; 4.213      ;
; -5.821 ; pos[2]    ; pos[10] ; move_y       ; move_y      ; 1.000        ; -2.094     ; 4.367      ;
; -5.819 ; pos[2]    ; pos[19] ; move_y       ; move_y      ; 1.000        ; -2.221     ; 4.239      ;
; -5.812 ; pos[3]    ; pos[20] ; move_y       ; move_y      ; 1.000        ; -2.172     ; 4.247      ;
; -5.810 ; pos[2]    ; pos[17] ; move_y       ; move_y      ; 1.000        ; -2.219     ; 4.243      ;
; -5.809 ; pos[2]    ; pos[25] ; move_y       ; move_y      ; 1.000        ; -2.124     ; 4.210      ;
; -5.808 ; pos[2]    ; pos[13] ; move_y       ; move_y      ; 1.000        ; -2.093     ; 4.356      ;
; -5.807 ; pos[3]    ; pos[18] ; move_y       ; move_y      ; 1.000        ; -2.217     ; 4.225      ;
; -5.804 ; pos[3]    ; pos[31] ; move_y       ; move_y      ; 1.000        ; -2.080     ; 4.374      ;
; -5.803 ; pos[3]    ; pos[28] ; move_y       ; move_y      ; 1.000        ; -2.083     ; 4.371      ;
; -5.800 ; pos[3]    ; pos[29] ; move_y       ; move_y      ; 1.000        ; -2.084     ; 4.368      ;
; -5.799 ; pos[3]    ; pos[10] ; move_y       ; move_y      ; 1.000        ; -2.093     ; 4.346      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                          ;
+--------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+
; -6.548 ; pos[2]    ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.268     ; 3.812      ;
; -6.481 ; pos[2]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.270     ; 3.743      ;
; -6.481 ; pos[2]    ; vga_b[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.270     ; 3.743      ;
; -6.480 ; pos[2]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.270     ; 3.742      ;
; -6.480 ; pos[2]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.270     ; 3.742      ;
; -6.477 ; pos[2]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.270     ; 3.739      ;
; -6.476 ; pos[2]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.270     ; 3.738      ;
; -6.476 ; pos[2]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.270     ; 3.738      ;
; -6.475 ; pos[2]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.270     ; 3.737      ;
; -6.466 ; pos[3]    ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.267     ; 3.731      ;
; -6.421 ; pos[2]    ; vga_g[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.276     ; 3.677      ;
; -6.399 ; pos[3]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.269     ; 3.662      ;
; -6.399 ; pos[3]    ; vga_b[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.269     ; 3.662      ;
; -6.398 ; pos[3]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.269     ; 3.661      ;
; -6.398 ; pos[3]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.269     ; 3.661      ;
; -6.395 ; pos[3]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.269     ; 3.658      ;
; -6.394 ; pos[3]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.269     ; 3.657      ;
; -6.394 ; pos[3]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.269     ; 3.657      ;
; -6.393 ; pos[3]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.269     ; 3.656      ;
; -6.376 ; pos[2]    ; vga_g[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.276     ; 3.632      ;
; -6.339 ; pos[3]    ; vga_g[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.275     ; 3.596      ;
; -6.294 ; pos[3]    ; vga_g[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.275     ; 3.551      ;
; -6.285 ; pos[2]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.270     ; 3.547      ;
; -6.203 ; pos[3]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.269     ; 3.466      ;
; -6.197 ; pos[2]    ; vga_b[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.267     ; 3.462      ;
; -6.076 ; pos[2]    ; vga_g[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.266     ; 3.342      ;
; -6.071 ; pos[2]    ; vga_g[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.266     ; 3.337      ;
; -6.069 ; pos[3]    ; vga_b[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.266     ; 3.335      ;
; -6.060 ; pos[2]    ; vga_r[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.267     ; 3.325      ;
; -6.058 ; pos[2]    ; vga_r[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.267     ; 3.323      ;
; -6.004 ; pos[2]    ; vga_g[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.266     ; 3.270      ;
; -5.999 ; pos[2]    ; vga_r[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.259     ; 3.272      ;
; -5.998 ; pos[2]    ; vga_r[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.259     ; 3.271      ;
; -5.998 ; pos[2]    ; vga_r[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.259     ; 3.271      ;
; -5.996 ; pos[3]    ; vga_g[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.265     ; 3.263      ;
; -5.993 ; pos[2]    ; vga_r[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.259     ; 3.266      ;
; -5.991 ; pos[2]    ; vga_r[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.259     ; 3.264      ;
; -5.991 ; pos[3]    ; vga_g[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.265     ; 3.258      ;
; -5.978 ; pos[3]    ; vga_r[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.266     ; 3.244      ;
; -5.976 ; pos[2]    ; vga_g[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.266     ; 3.242      ;
; -5.976 ; pos[2]    ; vga_g[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.266     ; 3.242      ;
; -5.976 ; pos[3]    ; vga_r[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.266     ; 3.242      ;
; -5.924 ; pos[3]    ; vga_g[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.265     ; 3.191      ;
; -5.919 ; pos[3]    ; vga_r[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.258     ; 3.193      ;
; -5.918 ; pos[3]    ; vga_r[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.258     ; 3.192      ;
; -5.918 ; pos[3]    ; vga_r[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.258     ; 3.192      ;
; -5.913 ; pos[3]    ; vga_r[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.258     ; 3.187      ;
; -5.911 ; pos[3]    ; vga_r[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.258     ; 3.185      ;
; -5.896 ; pos[3]    ; vga_g[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.265     ; 3.163      ;
; -5.896 ; pos[3]    ; vga_g[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.265     ; 3.163      ;
; -5.887 ; pos[2]    ; vga_r[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.267     ; 3.152      ;
; -5.841 ; pos[2]    ; vga_g[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.266     ; 3.107      ;
; -5.819 ; pos[2]    ; vga_g[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.266     ; 3.085      ;
; -5.817 ; pos[2]    ; vga_r[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.259     ; 3.090      ;
; -5.805 ; pos[3]    ; vga_r[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.266     ; 3.071      ;
; -5.802 ; pos[2]    ; vga_g[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.266     ; 3.068      ;
; -5.761 ; pos[3]    ; vga_g[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.265     ; 3.028      ;
; -5.739 ; pos[3]    ; vga_g[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.265     ; 3.006      ;
; -5.737 ; pos[3]    ; vga_r[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.258     ; 3.011      ;
; -5.722 ; pos[3]    ; vga_g[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.265     ; 2.989      ;
; -5.536 ; pos[2]    ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.756     ; 3.812      ;
; -5.469 ; pos[2]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.758     ; 3.743      ;
; -5.469 ; pos[2]    ; vga_b[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.758     ; 3.743      ;
; -5.468 ; pos[2]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.758     ; 3.742      ;
; -5.468 ; pos[2]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.758     ; 3.742      ;
; -5.465 ; pos[2]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.758     ; 3.739      ;
; -5.464 ; pos[2]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.758     ; 3.738      ;
; -5.464 ; pos[2]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.758     ; 3.738      ;
; -5.463 ; pos[2]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.758     ; 3.737      ;
; -5.454 ; pos[3]    ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.755     ; 3.731      ;
; -5.409 ; pos[2]    ; vga_g[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.764     ; 3.677      ;
; -5.387 ; pos[3]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.757     ; 3.662      ;
; -5.387 ; pos[3]    ; vga_b[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.757     ; 3.662      ;
; -5.386 ; pos[3]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.757     ; 3.661      ;
; -5.386 ; pos[3]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.757     ; 3.661      ;
; -5.383 ; pos[3]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.757     ; 3.658      ;
; -5.382 ; pos[3]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.757     ; 3.657      ;
; -5.382 ; pos[3]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.757     ; 3.657      ;
; -5.381 ; pos[3]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.757     ; 3.656      ;
; -5.364 ; pos[2]    ; vga_g[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.764     ; 3.632      ;
; -5.327 ; pos[3]    ; vga_g[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.763     ; 3.596      ;
; -5.282 ; pos[3]    ; vga_g[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.763     ; 3.551      ;
; -5.273 ; pos[2]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.758     ; 3.547      ;
; -5.191 ; pos[3]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.757     ; 3.466      ;
; -5.185 ; pos[2]    ; vga_b[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.755     ; 3.462      ;
; -5.064 ; pos[2]    ; vga_g[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.754     ; 3.342      ;
; -5.059 ; pos[2]    ; vga_g[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.754     ; 3.337      ;
; -5.057 ; pos[3]    ; vga_b[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.754     ; 3.335      ;
; -5.048 ; pos[2]    ; vga_r[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.755     ; 3.325      ;
; -5.046 ; pos[2]    ; vga_r[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.755     ; 3.323      ;
; -4.992 ; pos[2]    ; vga_g[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.754     ; 3.270      ;
; -4.989 ; pos[31]   ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.675     ; 5.346      ;
; -4.987 ; pos[2]    ; vga_r[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.747     ; 3.272      ;
; -4.986 ; pos[2]    ; vga_r[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.747     ; 3.271      ;
; -4.986 ; pos[2]    ; vga_r[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.747     ; 3.271      ;
; -4.984 ; pos[3]    ; vga_g[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.753     ; 3.263      ;
; -4.981 ; pos[2]    ; vga_r[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.747     ; 3.266      ;
; -4.979 ; pos[2]    ; vga_r[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.747     ; 3.264      ;
; -4.979 ; pos[3]    ; vga_g[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.753     ; 3.258      ;
; -4.966 ; pos[3]    ; vga_r[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -2.754     ; 3.244      ;
+--------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50M'                                                                                                                                                                 ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 1.353 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.500        ; 1.047      ; 0.367      ;
; 1.853 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 1.000        ; 1.047      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'move_y'                                                                          ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -2.291 ; move_y    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.610      ; 2.319      ;
; -2.285 ; move_y    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.611      ; 2.326      ;
; -1.791 ; move_y    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 4.610      ; 2.319      ;
; -1.785 ; move_y    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 4.611      ; 2.326      ;
; -1.779 ; move_y    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.098      ; 2.319      ;
; -1.773 ; move_y    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.099      ; 2.326      ;
; -1.581 ; pos[1]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 3.316      ; 1.235      ;
; -1.579 ; pos[1]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 3.315      ; 1.236      ;
; -1.569 ; pos[1]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.804      ; 1.235      ;
; -1.567 ; pos[1]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.803      ; 1.236      ;
; -1.400 ; pos[0]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 3.228      ; 1.328      ;
; -1.388 ; pos[0]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.716      ; 1.328      ;
; -1.341 ; pos[0]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 3.229      ; 1.388      ;
; -1.329 ; pos[0]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.717      ; 1.388      ;
; -1.279 ; move_y    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 4.098      ; 2.319      ;
; -1.273 ; move_y    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 4.099      ; 2.326      ;
; -0.972 ; pos[4]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.745      ; 1.273      ;
; -0.966 ; pos[4]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.746      ; 1.280      ;
; -0.960 ; pos[4]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.233      ; 1.273      ;
; -0.954 ; pos[4]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.234      ; 1.280      ;
; -0.769 ; pos[5]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.934      ; 1.665      ;
; -0.763 ; pos[5]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.935      ; 1.672      ;
; -0.757 ; pos[5]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.422      ; 1.665      ;
; -0.751 ; pos[5]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.423      ; 1.672      ;
; -0.749 ; pos[22]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.746      ; 1.497      ;
; -0.744 ; pos[31]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.592      ; 1.348      ;
; -0.743 ; pos[22]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.747      ; 1.504      ;
; -0.742 ; pos[2]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.343      ; 1.101      ;
; -0.738 ; pos[31]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.593      ; 1.355      ;
; -0.737 ; pos[22]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.234      ; 1.497      ;
; -0.732 ; pos[31]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.080      ; 1.348      ;
; -0.731 ; pos[22]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.235      ; 1.504      ;
; -0.730 ; pos[2]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 1.831      ; 1.101      ;
; -0.726 ; pos[31]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.081      ; 1.355      ;
; -0.670 ; pos[7]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.935      ; 1.765      ;
; -0.664 ; pos[7]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.936      ; 1.772      ;
; -0.659 ; pos[6]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.934      ; 1.775      ;
; -0.658 ; pos[7]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.423      ; 1.765      ;
; -0.653 ; pos[6]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.935      ; 1.782      ;
; -0.652 ; pos[7]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.424      ; 1.772      ;
; -0.647 ; pos[6]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.422      ; 1.775      ;
; -0.641 ; pos[6]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.423      ; 1.782      ;
; -0.595 ; pos[24]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.639      ; 1.544      ;
; -0.593 ; pos[21]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.685      ; 1.592      ;
; -0.589 ; pos[24]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.640      ; 1.551      ;
; -0.587 ; pos[21]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.686      ; 1.599      ;
; -0.583 ; pos[24]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.127      ; 1.544      ;
; -0.581 ; pos[21]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.173      ; 1.592      ;
; -0.577 ; pos[24]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.128      ; 1.551      ;
; -0.575 ; pos[21]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.174      ; 1.599      ;
; -0.575 ; pos[18]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.729      ; 1.654      ;
; -0.569 ; pos[18]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.730      ; 1.661      ;
; -0.563 ; pos[18]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.217      ; 1.654      ;
; -0.557 ; pos[18]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.218      ; 1.661      ;
; -0.523 ; pos[3]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.343      ; 1.320      ;
; -0.513 ; pos[30]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.593      ; 1.580      ;
; -0.511 ; pos[3]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 1.831      ; 1.320      ;
; -0.507 ; pos[30]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.594      ; 1.587      ;
; -0.502 ; pos[20]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.684      ; 1.682      ;
; -0.501 ; pos[30]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.081      ; 1.580      ;
; -0.496 ; pos[20]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.685      ; 1.689      ;
; -0.495 ; pos[30]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.082      ; 1.587      ;
; -0.490 ; pos[20]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.172      ; 1.682      ;
; -0.489 ; pos[26]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.640      ; 1.651      ;
; -0.484 ; pos[20]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.173      ; 1.689      ;
; -0.483 ; pos[26]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.641      ; 1.658      ;
; -0.477 ; pos[26]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.128      ; 1.651      ;
; -0.472 ; pos[23]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.683      ; 1.711      ;
; -0.471 ; pos[26]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.129      ; 1.658      ;
; -0.466 ; pos[23]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.684      ; 1.718      ;
; -0.460 ; pos[23]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.171      ; 1.711      ;
; -0.454 ; pos[23]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.172      ; 1.718      ;
; -0.440 ; pos[19]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.732      ; 1.792      ;
; -0.435 ; pos[12]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.715      ; 1.780      ;
; -0.434 ; pos[19]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.733      ; 1.799      ;
; -0.429 ; pos[12]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.716      ; 1.787      ;
; -0.428 ; pos[19]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.220      ; 1.792      ;
; -0.423 ; pos[12]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.203      ; 1.780      ;
; -0.422 ; pos[19]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.221      ; 1.799      ;
; -0.417 ; pos[12]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.204      ; 1.787      ;
; -0.388 ; pos[2]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.342      ; 1.454      ;
; -0.376 ; pos[2]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 1.830      ; 1.454      ;
; -0.372 ; pos[17]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.730      ; 1.858      ;
; -0.366 ; pos[17]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.731      ; 1.865      ;
; -0.360 ; pos[17]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.218      ; 1.858      ;
; -0.358 ; pos[9]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.715      ; 1.857      ;
; -0.354 ; pos[17]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.219      ; 1.865      ;
; -0.352 ; pos[9]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.716      ; 1.864      ;
; -0.346 ; pos[9]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.203      ; 1.857      ;
; -0.340 ; pos[9]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.204      ; 1.864      ;
; -0.339 ; pos[25]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.635      ; 1.796      ;
; -0.333 ; pos[25]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.636      ; 1.803      ;
; -0.327 ; pos[25]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.123      ; 1.796      ;
; -0.321 ; pos[25]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.124      ; 1.803      ;
; -0.284 ; pos[15]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.935      ; 2.151      ;
; -0.278 ; pos[15]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.936      ; 2.158      ;
; -0.277 ; pos[27]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.637      ; 1.860      ;
; -0.272 ; pos[15]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.423      ; 2.151      ;
; -0.271 ; pos[27]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.638      ; 1.867      ;
; -0.268 ; pos[29]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.596      ; 1.828      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50M'                                                                                                                                                                   ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -0.973 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 1.047      ; 0.367      ;
; -0.473 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 1.047      ; 0.367      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.215 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.403      ;
; 0.359 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.367 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.519      ;
; 0.373 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.532      ;
; 0.385 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.537      ;
; 0.444 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.596      ;
; 0.458 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.610      ;
; 0.494 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.648      ;
; 0.497 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.650      ;
; 0.505 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.508 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.661      ;
; 0.513 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.666      ;
; 0.520 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.672      ;
; 0.525 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.677      ;
; 0.540 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.692      ;
; 0.544 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.696      ;
; 0.548 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.701      ;
; 0.555 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.707      ;
; 0.562 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.716      ;
; 0.566 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.718      ;
; 0.575 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.727      ;
; 0.584 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.736      ;
; 0.595 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.747      ;
; 0.595 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.747      ;
; 0.599 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.750      ;
; 0.601 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.753      ;
; 0.611 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.762      ;
; 0.618 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.770      ;
; 0.619 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.771      ;
; 0.619 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.771      ;
; 0.623 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.776      ;
; 0.630 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.782      ;
; 0.630 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.782      ;
; 0.633 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.785      ;
; 0.636 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.788      ;
; 0.645 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.797      ;
; 0.646 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.797      ;
; 0.650 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.802      ;
; 0.651 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.803      ;
; 0.653 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.654 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.806      ;
; 0.655 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.808      ;
; 0.657 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.810      ;
; 0.660 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.813      ;
; 0.668 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.820      ;
; 0.680 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.832      ;
; 0.686 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.838      ;
; 0.689 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.841      ;
; 0.689 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.841      ;
; 0.691 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.843      ;
; 0.696 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.848      ;
; 0.699 ; vga:instancia_vga|sy[7] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.852      ;
; 0.704 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.856      ;
; 0.705 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.857      ;
; 0.724 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.876      ;
; 0.724 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.876      ;
; 0.728 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.879      ;
; 0.742 ; vga:instancia_vga|sy[8] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.895      ;
; 0.743 ; vga:instancia_vga|sy[6] ; vga_r[5]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.896      ;
; 0.748 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.901      ;
; 0.759 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.911      ;
; 0.763 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.914      ;
; 0.772 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.925      ;
; 0.775 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.927      ;
; 0.794 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.946      ;
; 0.798 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.949      ;
; 0.803 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.955      ;
; 0.804 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.957      ;
; 0.804 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.957      ;
; 0.805 ; vga:instancia_vga|sy[9] ; vga_r[5]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.959      ;
; 0.809 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.962      ;
; 0.819 ; vga:instancia_vga|sy[7] ; vga_r[5]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.972      ;
; 0.825 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.978      ;
; 0.828 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.980      ;
; 0.830 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.983      ;
; 0.838 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.991      ;
; 0.839 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.992      ;
; 0.840 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.993      ;
; 0.842 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.994      ;
; 0.843 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.995      ;
; 0.848 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.001      ;
; 0.850 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.003      ;
; 0.862 ; vga:instancia_vga|sy[8] ; vga_r[5]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.015      ;
; 0.863 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.015      ;
; 0.868 ; vga:instancia_vga|sy[5] ; vga_r[5]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.021      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'select'                                                                                   ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; isOut[18]     ; isOut[18]     ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[16]     ; isOut[16]     ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[17]     ; isOut[17]     ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[19]     ; isOut[19]     ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[2]      ; isOut[2]      ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[6]      ; isOut[6]      ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[10]     ; isOut[10]     ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[7]      ; isOut[7]      ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[3]      ; isOut[3]      ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[11]     ; isOut[11]     ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[15]     ; isOut[15]     ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[8]      ; isOut[8]      ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[12]     ; isOut[12]     ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[0]      ; isOut[0]      ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[4]      ; isOut[4]      ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[9]      ; isOut[9]      ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[1]      ; isOut[1]      ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[5]      ; isOut[5]      ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[13]     ; isOut[13]     ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; isOut[14]     ; isOut[14]     ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.632 ; isFlipped[14] ; isFlipped[14] ; select       ; select      ; 0.000        ; 0.000      ; 0.784      ;
; 0.957 ; isFlipped[3]  ; isFlipped[3]  ; select       ; select      ; 0.000        ; 0.000      ; 1.109      ;
; 1.081 ; isFlipped[2]  ; isFlipped[2]  ; select       ; select      ; 0.000        ; 0.000      ; 1.233      ;
; 1.138 ; isFlipped[4]  ; isFlipped[4]  ; select       ; select      ; 0.000        ; 0.000      ; 1.290      ;
; 1.182 ; pos[1]        ; isFlipped[2]  ; move_y       ; select      ; -0.500       ; 0.315      ; 1.149      ;
; 1.188 ; isFlipped[0]  ; isFlipped[0]  ; select       ; select      ; 0.000        ; 0.000      ; 1.340      ;
; 1.191 ; isFlipped[13] ; isFlipped[13] ; select       ; select      ; 0.000        ; 0.000      ; 1.343      ;
; 1.213 ; isFlipped[8]  ; isFlipped[8]  ; select       ; select      ; 0.000        ; 0.000      ; 1.365      ;
; 1.216 ; isFlipped[18] ; isFlipped[18] ; select       ; select      ; 0.000        ; 0.000      ; 1.368      ;
; 1.234 ; isFlipped[11] ; isFlipped[11] ; select       ; select      ; 0.000        ; 0.000      ; 1.386      ;
; 1.260 ; isFlipped[15] ; isFlipped[15] ; select       ; select      ; 0.000        ; 0.000      ; 1.412      ;
; 1.267 ; isFlipped[16] ; isFlipped[16] ; select       ; select      ; 0.000        ; 0.000      ; 1.419      ;
; 1.286 ; isFlipped[1]  ; isFlipped[1]  ; select       ; select      ; 0.000        ; 0.000      ; 1.438      ;
; 1.306 ; pos[1]        ; isFlipped[4]  ; move_y       ; select      ; -0.500       ; 0.302      ; 1.260      ;
; 1.328 ; pos[1]        ; isFlipped[14] ; move_y       ; select      ; -0.500       ; 0.297      ; 1.277      ;
; 1.336 ; isFlipped[19] ; isFlipped[19] ; select       ; select      ; 0.000        ; 0.000      ; 1.488      ;
; 1.338 ; pos[1]        ; isFlipped[0]  ; move_y       ; select      ; -0.500       ; 0.314      ; 1.304      ;
; 1.342 ; isFlipped[5]  ; isFlipped[5]  ; select       ; select      ; 0.000        ; 0.000      ; 1.494      ;
; 1.369 ; isFlipped[7]  ; isFlipped[7]  ; select       ; select      ; 0.000        ; 0.000      ; 1.521      ;
; 1.370 ; pos[1]        ; isFlipped[7]  ; move_y       ; select      ; -0.500       ; 0.297      ; 1.319      ;
; 1.376 ; pos[1]        ; isFlipped[9]  ; move_y       ; select      ; -0.500       ; 0.296      ; 1.324      ;
; 1.380 ; isFlipped[12] ; isFlipped[12] ; select       ; select      ; 0.000        ; 0.000      ; 1.532      ;
; 1.399 ; isFlipped[9]  ; isFlipped[9]  ; select       ; select      ; 0.000        ; 0.000      ; 1.551      ;
; 1.401 ; isFlipped[6]  ; isFlipped[6]  ; select       ; select      ; 0.000        ; 0.000      ; 1.553      ;
; 1.430 ; isFlipped[14] ; isOut[8]      ; select       ; select      ; 0.000        ; -0.001     ; 1.581      ;
; 1.444 ; isOut[14]     ; isOut[8]      ; select       ; select      ; 0.000        ; -0.009     ; 1.587      ;
; 1.465 ; pos[1]        ; isFlipped[15] ; move_y       ; select      ; -0.500       ; 0.311      ; 1.428      ;
; 1.475 ; isFlipped[10] ; isFlipped[10] ; select       ; select      ; 0.000        ; 0.000      ; 1.627      ;
; 1.515 ; isFlipped[17] ; isFlipped[17] ; select       ; select      ; 0.000        ; 0.000      ; 1.667      ;
; 1.518 ; pos[1]        ; isFlipped[18] ; move_y       ; select      ; -0.500       ; 0.302      ; 1.472      ;
; 1.521 ; isFlipped[14] ; isOut[12]     ; select       ; select      ; 0.000        ; 0.008      ; 1.681      ;
; 1.535 ; isOut[14]     ; isOut[12]     ; select       ; select      ; 0.000        ; 0.000      ; 1.687      ;
; 1.536 ; pos[1]        ; isFlipped[16] ; move_y       ; select      ; -0.500       ; 0.302      ; 1.490      ;
; 1.541 ; pos[1]        ; isFlipped[19] ; move_y       ; select      ; -0.500       ; 0.309      ; 1.502      ;
; 1.543 ; isFlipped[14] ; isOut[0]      ; select       ; select      ; 0.000        ; 0.017      ; 1.712      ;
; 1.546 ; isFlipped[14] ; isOut[5]      ; select       ; select      ; 0.000        ; 0.017      ; 1.715      ;
; 1.547 ; isFlipped[14] ; isOut[7]      ; select       ; select      ; 0.000        ; 0.017      ; 1.716      ;
; 1.551 ; pos[1]        ; isFlipped[6]  ; move_y       ; select      ; -0.500       ; 0.309      ; 1.512      ;
; 1.551 ; isFlipped[14] ; isFlipped[7]  ; select       ; select      ; 0.000        ; 0.000      ; 1.703      ;
; 1.557 ; isOut[14]     ; isOut[0]      ; select       ; select      ; 0.000        ; 0.009      ; 1.718      ;
; 1.558 ; isFlipped[14] ; isOut[13]     ; select       ; select      ; 0.000        ; 0.014      ; 1.724      ;
; 1.559 ; isFlipped[14] ; isOut[15]     ; select       ; select      ; 0.000        ; 0.014      ; 1.725      ;
; 1.560 ; isOut[14]     ; isOut[5]      ; select       ; select      ; 0.000        ; 0.009      ; 1.721      ;
; 1.561 ; isOut[14]     ; isOut[7]      ; select       ; select      ; 0.000        ; 0.009      ; 1.722      ;
; 1.565 ; isOut[14]     ; isFlipped[7]  ; select       ; select      ; 0.000        ; -0.008     ; 1.709      ;
; 1.565 ; isOut[14]     ; isFlipped[14] ; select       ; select      ; 0.000        ; -0.008     ; 1.709      ;
; 1.572 ; isOut[14]     ; isOut[13]     ; select       ; select      ; 0.000        ; 0.006      ; 1.730      ;
; 1.573 ; isOut[14]     ; isOut[15]     ; select       ; select      ; 0.000        ; 0.006      ; 1.731      ;
; 1.579 ; isFlipped[14] ; isFlipped[11] ; select       ; select      ; 0.000        ; -0.001     ; 1.730      ;
; 1.579 ; isFlipped[14] ; isFlipped[9]  ; select       ; select      ; 0.000        ; -0.001     ; 1.730      ;
; 1.580 ; pos[0]        ; isFlipped[4]  ; move_y       ; select      ; -0.500       ; 0.215      ; 1.447      ;
; 1.583 ; isFlipped[17] ; isOut[8]      ; select       ; select      ; 0.000        ; -0.013     ; 1.722      ;
; 1.593 ; isOut[14]     ; isFlipped[11] ; select       ; select      ; 0.000        ; -0.009     ; 1.736      ;
; 1.593 ; isOut[14]     ; isFlipped[9]  ; select       ; select      ; 0.000        ; -0.009     ; 1.736      ;
; 1.606 ; isFlipped[19] ; isOut[8]      ; select       ; select      ; 0.000        ; -0.013     ; 1.745      ;
; 1.611 ; pos[1]        ; isFlipped[8]  ; move_y       ; select      ; -0.500       ; 0.304      ; 1.567      ;
; 1.623 ; isFlipped[15] ; isOut[8]      ; select       ; select      ; 0.000        ; -0.015     ; 1.760      ;
; 1.624 ; pos[1]        ; isFlipped[5]  ; move_y       ; select      ; -0.500       ; 0.314      ; 1.590      ;
; 1.634 ; isFlipped[14] ; isOut[2]      ; select       ; select      ; 0.000        ; 0.019      ; 1.805      ;
; 1.638 ; isOut[10]     ; isOut[8]      ; select       ; select      ; 0.000        ; -0.008     ; 1.782      ;
; 1.639 ; isFlipped[14] ; isOut[16]     ; select       ; select      ; 0.000        ; 0.005      ; 1.796      ;
; 1.640 ; pos[1]        ; isFlipped[13] ; move_y       ; select      ; -0.500       ; 0.311      ; 1.603      ;
; 1.641 ; isFlipped[14] ; isOut[18]     ; select       ; select      ; 0.000        ; 0.005      ; 1.798      ;
; 1.648 ; isOut[14]     ; isOut[2]      ; select       ; select      ; 0.000        ; 0.011      ; 1.811      ;
; 1.651 ; isFlipped[14] ; isOut[6]      ; select       ; select      ; 0.000        ; 0.012      ; 1.815      ;
; 1.653 ; isFlipped[14] ; isOut[17]     ; select       ; select      ; 0.000        ; 0.012      ; 1.817      ;
; 1.653 ; isFlipped[14] ; isOut[19]     ; select       ; select      ; 0.000        ; 0.012      ; 1.817      ;
; 1.653 ; isOut[14]     ; isOut[16]     ; select       ; select      ; 0.000        ; -0.003     ; 1.802      ;
; 1.655 ; isOut[14]     ; isOut[18]     ; select       ; select      ; 0.000        ; -0.003     ; 1.804      ;
; 1.662 ; isFlipped[14] ; isOut[9]      ; select       ; select      ; 0.000        ; -0.001     ; 1.813      ;
; 1.664 ; isFlipped[14] ; isOut[11]     ; select       ; select      ; 0.000        ; -0.001     ; 1.815      ;
; 1.665 ; isOut[14]     ; isOut[6]      ; select       ; select      ; 0.000        ; 0.004      ; 1.821      ;
; 1.666 ; isFlipped[14] ; isOut[14]     ; select       ; select      ; 0.000        ; 0.008      ; 1.826      ;
; 1.667 ; isFlipped[14] ; isOut[10]     ; select       ; select      ; 0.000        ; 0.007      ; 1.826      ;
; 1.667 ; isFlipped[14] ; isOut[1]      ; select       ; select      ; 0.000        ; 0.008      ; 1.827      ;
; 1.667 ; isOut[14]     ; isOut[17]     ; select       ; select      ; 0.000        ; 0.004      ; 1.823      ;
; 1.667 ; isOut[14]     ; isOut[19]     ; select       ; select      ; 0.000        ; 0.004      ; 1.823      ;
; 1.669 ; isFlipped[14] ; isOut[4]      ; select       ; select      ; 0.000        ; 0.007      ; 1.828      ;
; 1.670 ; isFlipped[14] ; isFlipped[6]  ; select       ; select      ; 0.000        ; 0.012      ; 1.834      ;
; 1.670 ; isFlipped[14] ; isFlipped[1]  ; select       ; select      ; 0.000        ; 0.008      ; 1.830      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50M'                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'move_y'                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; -1.331 ; -1.331       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]                    ;
; -1.331 ; -1.331       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]                    ;
; -1.331 ; -1.331       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]|datac              ;
; -1.331 ; -1.331       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]|datac              ;
; -1.331 ; -1.331       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]~36clkctrl|inclk[0] ;
; -1.331 ; -1.331       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]~36clkctrl|inclk[0] ;
; -1.331 ; -1.331       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]~36clkctrl|outclk   ;
; -1.331 ; -1.331       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]~36clkctrl|outclk   ;
; -1.331 ; -1.331       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]~36|combout         ;
; -1.331 ; -1.331       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]~36|combout         ;
; -1.331 ; -1.331       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]                    ;
; -1.331 ; -1.331       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]                    ;
; -1.331 ; -1.331       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]|datac              ;
; -1.331 ; -1.331       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]|datac              ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; move_y ; Rise       ; move_y                    ;
; -0.202 ; -0.202       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~10|combout     ;
; -0.202 ; -0.202       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~10|combout     ;
; -0.202 ; -0.202       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~10|datad       ;
; -0.202 ; -0.202       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~10|datad       ;
; -0.202 ; -0.202       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~9|combout      ;
; -0.202 ; -0.202       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~9|combout      ;
; -0.202 ; -0.202       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]                    ;
; -0.202 ; -0.202       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]                    ;
; -0.202 ; -0.202       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]|datac              ;
; -0.202 ; -0.202       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]|datac              ;
; -0.202 ; -0.202       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]~36clkctrl|inclk[0] ;
; -0.202 ; -0.202       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]~36clkctrl|inclk[0] ;
; -0.202 ; -0.202       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]~36clkctrl|outclk   ;
; -0.202 ; -0.202       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]~36clkctrl|outclk   ;
; -0.202 ; -0.202       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]~36|combout         ;
; -0.202 ; -0.202       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]~36|combout         ;
; -0.202 ; -0.202       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]~36|datac           ;
; -0.202 ; -0.202       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]~36|datac           ;
; -0.202 ; -0.202       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]                    ;
; -0.202 ; -0.202       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]                    ;
; -0.202 ; -0.202       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]|datac              ;
; -0.202 ; -0.202       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]|datac              ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~8|combout      ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~8|combout      ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~9|datad        ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~9|datad        ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~10|combout     ;
; 0.218  ; 0.218        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~10|combout     ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]~36|datac           ;
; 0.218  ; 0.218        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]~36|datac           ;
; 0.226  ; 0.226        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~10|datab       ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~10|datab       ;
; 0.226  ; 0.226        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~5|combout      ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~5|combout      ;
; 0.231  ; 0.231        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~7|combout      ;
; 0.231  ; 0.231        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~7|combout      ;
; 0.231  ; 0.231        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~9|datac        ;
; 0.231  ; 0.231        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~9|datac        ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~4|combout      ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~4|combout      ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~5|datac        ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~5|datac        ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~6|combout      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~6|combout      ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~9|datab        ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~9|datab        ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~10|dataa       ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~10|dataa       ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~2|combout      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~2|combout      ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~1|combout      ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~1|combout      ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~2|datad        ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~2|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~0|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~0|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~0|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~0|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~10|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~10|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~10|datab       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~10|datab       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~10|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~10|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~1|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~1|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~1|datab        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~1|datab        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~2|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~2|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~2|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~2|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~2|datab        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~2|datab        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~2|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~2|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~2|datac        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'select'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; select ; Rise       ; select            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[9]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[18]|clk ;
+--------+--------------+----------------+------------------+--------+------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; move_x    ; move_y     ; 3.265  ; 3.265  ; Rise       ; move_y          ;
; move_y    ; move_y     ; 2.452  ; 2.452  ; Rise       ; move_y          ;
; move_x    ; move_y     ; 0.791  ; 0.791  ; Fall       ; move_y          ;
; move_y    ; move_y     ; -0.382 ; -0.382 ; Fall       ; move_y          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; move_x    ; move_y     ; -0.109 ; -0.109 ; Rise       ; move_y          ;
; move_y    ; move_y     ; 1.779  ; 1.779  ; Rise       ; move_y          ;
; move_x    ; move_y     ; 0.403  ; 0.403  ; Fall       ; move_y          ;
; move_y    ; move_y     ; 2.291  ; 2.291  ; Fall       ; move_y          ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.744 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.078 ; 4.078 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.048 ; 4.048 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.078 ; 4.078 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.948 ; 3.948 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.899 ; 3.899 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.000 ; 4.000 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.059 ; 4.059 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.968 ; 3.968 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.980 ; 3.980 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.953 ; 3.953 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.992 ; 3.992 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.292 ; 4.292 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.196 ; 4.196 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.292 ; 4.292 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.205 ; 4.205 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.157 ; 4.157 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.162 ; 4.162 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.166 ; 4.166 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.022 ; 4.022 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.053 ; 4.053 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.056 ; 4.056 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.159 ; 4.159 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.376 ; 4.376 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.625 ; 4.625 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.273 ; 4.273 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.096 ; 4.096 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.625 ; 4.625 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.269 ; 4.269 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.242 ; 4.242 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.989 ; 3.989 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.192 ; 4.192 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.251 ; 4.251 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.207 ; 4.207 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.259 ; 4.259 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.354 ; 4.354 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.744 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.744 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.899 ; 3.899 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.048 ; 4.048 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.078 ; 4.078 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.948 ; 3.948 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.899 ; 3.899 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.000 ; 4.000 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.059 ; 4.059 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.968 ; 3.968 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.980 ; 3.980 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.953 ; 3.953 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.992 ; 3.992 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.022 ; 4.022 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.196 ; 4.196 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.292 ; 4.292 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.205 ; 4.205 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.157 ; 4.157 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.162 ; 4.162 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.166 ; 4.166 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.022 ; 4.022 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.053 ; 4.053 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.056 ; 4.056 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.159 ; 4.159 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.376 ; 4.376 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.989 ; 3.989 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.273 ; 4.273 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.096 ; 4.096 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.625 ; 4.625 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.269 ; 4.269 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.242 ; 4.242 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.989 ; 3.989 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.192 ; 4.192 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.251 ; 4.251 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.207 ; 4.207 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.259 ; 4.259 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.354 ; 4.354 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.744 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+-------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                     ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                          ; -32.825   ; -4.389 ; N/A      ; N/A     ; -3.544              ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -15.554   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clock_50M                                ; 1.353     ; -1.726 ; N/A      ; N/A     ; -1.380              ;
;  move_y                                   ; -15.666   ; -4.389 ; N/A      ; N/A     ; -3.544              ;
;  select                                   ; -32.825   ; 0.215  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS                           ; -2246.764 ; -10.49 ; 0.0      ; 0.0     ; -172.484            ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -484.885  ; 0.000  ; N/A      ; N/A     ; -52.000             ;
;  clock_50M                                ; 0.000     ; -1.726 ; N/A      ; N/A     ; -2.380              ;
;  move_y                                   ; -468.083  ; -8.764 ; N/A      ; N/A     ; -76.882             ;
;  select                                   ; -1293.796 ; 0.000  ; N/A      ; N/A     ; -41.222             ;
+-------------------------------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; move_x    ; move_y     ; 5.948  ; 5.948  ; Rise       ; move_y          ;
; move_y    ; move_y     ; 5.476  ; 5.476  ; Rise       ; move_y          ;
; move_x    ; move_y     ; 0.959  ; 0.959  ; Fall       ; move_y          ;
; move_y    ; move_y     ; -0.156 ; -0.156 ; Fall       ; move_y          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; move_x    ; move_y     ; 0.645 ; 0.645 ; Rise       ; move_y          ;
; move_y    ; move_y     ; 3.327 ; 3.327 ; Rise       ; move_y          ;
; move_x    ; move_y     ; 1.707 ; 1.707 ; Fall       ; move_y          ;
; move_y    ; move_y     ; 4.389 ; 4.389 ; Fall       ; move_y          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 5.185 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.456 ; 7.456 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.402 ; 7.402 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.456 ; 7.456 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.193 ; 7.193 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.994 ; 6.994 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.233 ; 7.233 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.325 ; 7.325 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.196 ; 7.196 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.224 ; 7.224 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.180 ; 7.180 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.195 ; 7.195 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.870 ; 7.870 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.634 ; 7.634 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.870 ; 7.870 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.697 ; 7.697 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.627 ; 7.627 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.632 ; 7.632 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.637 ; 7.637 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.363 ; 7.363 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.403 ; 7.403 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.403 ; 7.403 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.644 ; 7.644 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.036 ; 8.036 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 8.369 ; 8.369 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.870 ; 7.870 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.406 ; 7.406 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.369 ; 8.369 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.873 ; 7.873 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.825 ; 7.825 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.169 ; 7.169 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.682 ; 7.682 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.726 ; 7.726 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.711 ; 7.711 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.879 ; 7.879 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.948 ; 7.948 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 5.185 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.744 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.899 ; 3.899 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.048 ; 4.048 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.078 ; 4.078 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.948 ; 3.948 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.899 ; 3.899 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.000 ; 4.000 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.059 ; 4.059 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.968 ; 3.968 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.980 ; 3.980 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.953 ; 3.953 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.992 ; 3.992 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.022 ; 4.022 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.196 ; 4.196 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.292 ; 4.292 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.205 ; 4.205 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.157 ; 4.157 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.162 ; 4.162 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.166 ; 4.166 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.022 ; 4.022 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.053 ; 4.053 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.056 ; 4.056 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.159 ; 4.159 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.376 ; 4.376 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.989 ; 3.989 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.273 ; 4.273 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.096 ; 4.096 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.625 ; 4.625 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.269 ; 4.269 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.242 ; 4.242 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.989 ; 3.989 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.192 ; 4.192 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.251 ; 4.251 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.207 ; 4.207 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.259 ; 4.259 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.354 ; 4.354 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.744 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 53059    ; 0        ; 0            ; 0            ;
; move_y                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 19200    ; 1200     ; 0            ; 0            ;
; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0        ; 500      ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0            ; 0            ;
; move_y                                   ; move_y                                   ; 67107    ; 9292     ; 4910         ; 640          ;
; move_y                                   ; select                                   ; 0        ; 0        ; > 2147483647 ; > 2147483647 ;
; select                                   ; select                                   ; 0        ; 0        ; 0            ; > 2147483647 ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 53059    ; 0        ; 0            ; 0            ;
; move_y                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 19200    ; 1200     ; 0            ; 0            ;
; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0        ; 500      ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0            ; 0            ;
; move_y                                   ; move_y                                   ; 67107    ; 9292     ; 4910         ; 640          ;
; move_y                                   ; select                                   ; 0        ; 0        ; > 2147483647 ; > 2147483647 ;
; select                                   ; select                                   ; 0        ; 0        ; 0            ; > 2147483647 ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Aug 28 19:05:02 2023
Info: Command: quartus_sta pepinosDigitais -c pepinosDigitais
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pepinosDigitais.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_25M_divider:inst_clock_25M|clk_out clock_25M_divider:inst_clock_25M|clk_out
    Info (332105): create_clock -period 1.000 -name clock_50M clock_50M
    Info (332105): create_clock -period 1.000 -name move_y move_y
    Info (332105): create_clock -period 1.000 -name select select
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: LessThan36~0  from: datad  to: combout
    Info (332098): Cell: LessThan36~3  from: dataa  to: combout
    Info (332098): Cell: pos~10  from: datab  to: combout
    Info (332098): Cell: pos~11  from: datab  to: combout
    Info (332098): Cell: pos~12  from: datab  to: combout
    Info (332098): Cell: pos~13  from: datab  to: combout
    Info (332098): Cell: pos~14  from: datab  to: combout
    Info (332098): Cell: pos~15  from: datad  to: combout
    Info (332098): Cell: pos~16  from: datab  to: combout
    Info (332098): Cell: pos~17  from: datab  to: combout
    Info (332098): Cell: pos~18  from: datad  to: combout
    Info (332098): Cell: pos~19  from: datab  to: combout
    Info (332098): Cell: pos~20  from: datac  to: combout
    Info (332098): Cell: pos~21  from: datac  to: combout
    Info (332098): Cell: pos~22  from: datab  to: combout
    Info (332098): Cell: pos~23  from: datab  to: combout
    Info (332098): Cell: pos~24  from: datab  to: combout
    Info (332098): Cell: pos~25  from: datad  to: combout
    Info (332098): Cell: pos~26  from: datac  to: combout
    Info (332098): Cell: pos~27  from: datad  to: combout
    Info (332098): Cell: pos~28  from: datad  to: combout
    Info (332098): Cell: pos~29  from: datab  to: combout
    Info (332098): Cell: pos~2  from: datac  to: combout
    Info (332098): Cell: pos~30  from: datac  to: combout
    Info (332098): Cell: pos~31  from: datad  to: combout
    Info (332098): Cell: pos~32  from: datad  to: combout
    Info (332098): Cell: pos~6  from: datad  to: combout
    Info (332098): Cell: pos~7  from: datac  to: combout
    Info (332098): Cell: pos~8  from: datab  to: combout
    Info (332098): Cell: pos~9  from: datab  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -32.825
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -32.825     -1293.796 select 
    Info (332119):   -15.666      -468.083 move_y 
    Info (332119):   -15.554      -484.885 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     1.996         0.000 clock_50M 
Info (332146): Worst-case hold slack is -4.389
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.389        -8.764 move_y 
    Info (332119):    -1.726        -1.726 clock_50M 
    Info (332119):     0.391         0.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     0.391         0.000 select 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.544
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.544       -76.882 move_y 
    Info (332119):    -1.380        -2.380 clock_50M 
    Info (332119):    -1.222       -41.222 select 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: LessThan36~0  from: datad  to: combout
    Info (332098): Cell: LessThan36~3  from: dataa  to: combout
    Info (332098): Cell: pos~10  from: datab  to: combout
    Info (332098): Cell: pos~11  from: datab  to: combout
    Info (332098): Cell: pos~12  from: datab  to: combout
    Info (332098): Cell: pos~13  from: datab  to: combout
    Info (332098): Cell: pos~14  from: datab  to: combout
    Info (332098): Cell: pos~15  from: datad  to: combout
    Info (332098): Cell: pos~16  from: datab  to: combout
    Info (332098): Cell: pos~17  from: datab  to: combout
    Info (332098): Cell: pos~18  from: datad  to: combout
    Info (332098): Cell: pos~19  from: datab  to: combout
    Info (332098): Cell: pos~20  from: datac  to: combout
    Info (332098): Cell: pos~21  from: datac  to: combout
    Info (332098): Cell: pos~22  from: datab  to: combout
    Info (332098): Cell: pos~23  from: datab  to: combout
    Info (332098): Cell: pos~24  from: datab  to: combout
    Info (332098): Cell: pos~25  from: datad  to: combout
    Info (332098): Cell: pos~26  from: datac  to: combout
    Info (332098): Cell: pos~27  from: datad  to: combout
    Info (332098): Cell: pos~28  from: datad  to: combout
    Info (332098): Cell: pos~29  from: datab  to: combout
    Info (332098): Cell: pos~2  from: datac  to: combout
    Info (332098): Cell: pos~30  from: datac  to: combout
    Info (332098): Cell: pos~31  from: datad  to: combout
    Info (332098): Cell: pos~32  from: datad  to: combout
    Info (332098): Cell: pos~6  from: datad  to: combout
    Info (332098): Cell: pos~7  from: datac  to: combout
    Info (332098): Cell: pos~8  from: datab  to: combout
    Info (332098): Cell: pos~9  from: datab  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.365
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.365      -525.263 select 
    Info (332119):    -7.001      -206.688 move_y 
    Info (332119):    -6.548      -197.806 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     1.353         0.000 clock_50M 
Info (332146): Worst-case hold slack is -2.291
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.291        -4.576 move_y 
    Info (332119):    -0.973        -0.973 clock_50M 
    Info (332119):     0.215         0.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     0.215         0.000 select 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 clock_50M 
    Info (332119):    -1.331       -24.300 move_y 
    Info (332119):    -1.222       -41.222 select 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4571 megabytes
    Info: Processing ended: Mon Aug 28 19:05:04 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


