TimeQuest Timing Analyzer report for Question2
Sun Apr 03 14:26:41 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk'
 25. Fast Model Hold: 'clk'
 26. Fast Model Minimum Pulse Width: 'clk'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Question2                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; Question2.out.sdc ; OK     ; Sun Apr 03 14:26:41 2022 ;
+-------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 2.400  ; 416.67 MHz ; 0.000 ; 1.200 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 305.06 MHz ; 305.06 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.878 ; -1.513        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 0.178 ; 0.000                  ;
+-------+-------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.878 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; -0.001     ; 3.313      ;
; -0.846 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; -0.001     ; 3.281      ;
; -0.676 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; -0.001     ; 3.111      ;
; -0.565 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; -0.001     ; 3.000      ;
; -0.488 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.923      ;
; -0.456 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.891      ;
; -0.296 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 2.732      ;
; -0.286 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.721      ;
; -0.175 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.610      ;
; -0.151 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 2.587      ;
; -0.074 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.509      ;
; -0.073 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.508      ;
; -0.047 ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.482      ;
; -0.042 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.477      ;
; -0.041 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.476      ;
; -0.002 ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; 0.000      ; 2.438      ;
; 0.035  ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 2.401      ;
; 0.084  ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 2.352      ;
; 0.094  ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 2.342      ;
; 0.121  ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 2.315      ;
; 0.128  ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.307      ;
; 0.129  ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.306      ;
; 0.239  ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 2.197      ;
; 0.239  ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.196      ;
; 0.240  ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.195      ;
; 0.343  ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.092      ;
; 0.345  ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.090      ;
; 0.348  ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.087      ;
; 0.362  ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 2.074      ;
; 0.380  ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; -0.001     ; 2.055      ;
; 0.425  ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 2.011      ;
; 0.473  ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.962      ;
; 0.474  ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.962      ;
; 0.497  ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.938      ;
; 0.508  ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.928      ;
; 0.509  ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.927      ;
; 0.511  ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.925      ;
; 0.529  ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.906      ;
; 0.550  ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.885      ;
; 0.637  ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLB|d5 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.799      ;
; 0.653  ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.783      ;
; 0.654  ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.782      ;
; 0.661  ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.774      ;
; 0.699  ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.736      ;
; 0.752  ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.684      ;
; 0.810  ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.625      ;
; 0.859  ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLB|d5 ; clk          ; clk         ; 2.400        ; 0.001      ; 1.578      ;
; 0.863  ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.572      ;
; 0.888  ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.548      ;
; 0.889  ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.547      ;
; 0.925  ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.511      ;
; 0.926  ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.510      ;
; 0.930  ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.506      ;
; 0.947  ; o8bit_rshifter_loader:SLB|d6 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.489      ;
; 1.058  ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLB|d4 ; clk          ; clk         ; 2.400        ; 0.001      ; 1.379      ;
; 1.075  ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.361      ;
; 1.091  ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.345      ;
; 1.096  ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLB|d4 ; clk          ; clk         ; 2.400        ; 0.001      ; 1.341      ;
; 1.101  ; o8bit_rshifter_loader:SLA|d6 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.335      ;
; 1.106  ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.329      ;
; 1.108  ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.327      ;
; 1.141  ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLB|d2 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.294      ;
; 1.146  ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLB|d1 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.290      ;
; 1.161  ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLB|d6 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.274      ;
; 1.284  ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLB|d3 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.152      ;
; 1.306  ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.130      ;
; 1.335  ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.101      ;
; 1.337  ; o8bit_rshifter_loader:SLB|d6 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.099      ;
; 1.338  ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLB|d1 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.098      ;
; 1.339  ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLB|d2 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.097      ;
; 1.339  ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.097      ;
; 1.343  ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.093      ;
; 1.344  ; o8bit_rshifter_loader:SLB|d6 ; o8bit_rshifter_loader:SLB|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.092      ;
; 1.345  ; o8bit_rshifter_loader:SLB|d7 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.091      ;
; 1.346  ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLB|d3 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.090      ;
; 1.480  ; o8bit_rshifter_loader:SLA|d6 ; o8bit_rshifter_loader:SLB|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.956      ;
; 1.489  ; o8bit_rshifter_loader:SLA|d7 ; o8bit_rshifter_loader:SLB|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.947      ;
; 1.616  ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d0 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.820      ;
; 1.621  ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.815      ;
; 1.623  ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLB|d0 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.813      ;
; 1.779  ; o8bit_rshifter_loader:SLA|d7 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.657      ;
; 1.779  ; o8bit_rshifter_loader:SLA|d6 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.657      ;
; 1.779  ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.657      ;
; 1.779  ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.657      ;
; 1.779  ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.657      ;
; 1.779  ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.657      ;
; 1.779  ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d0 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.657      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                    ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; o8bit_rshifter_loader:SLA|d6 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; o8bit_rshifter_loader:SLA|d7 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.547 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLB|d0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.549 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.554 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.681 ; o8bit_rshifter_loader:SLA|d7 ; o8bit_rshifter_loader:SLB|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.690 ; o8bit_rshifter_loader:SLA|d6 ; o8bit_rshifter_loader:SLB|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.956      ;
; 0.693 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.959      ;
; 0.693 ; o8bit_rshifter_loader:SLA|d6 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.959      ;
; 0.697 ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.963      ;
; 0.824 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLB|d3 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.825 ; o8bit_rshifter_loader:SLB|d7 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.091      ;
; 0.826 ; o8bit_rshifter_loader:SLB|d6 ; o8bit_rshifter_loader:SLB|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.092      ;
; 0.827 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.828 ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.094      ;
; 0.831 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLB|d2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLB|d1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; o8bit_rshifter_loader:SLB|d6 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.852 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.118      ;
; 0.864 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.130      ;
; 0.886 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLB|d3 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.152      ;
; 0.892 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.158      ;
; 1.009 ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLB|d6 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.274      ;
; 1.024 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLB|d1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.290      ;
; 1.029 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLB|d2 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.294      ;
; 1.062 ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.327      ;
; 1.064 ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.329      ;
; 1.074 ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLB|d4 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.341      ;
; 1.082 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.347      ;
; 1.112 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLB|d4 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.379      ;
; 1.223 ; o8bit_rshifter_loader:SLB|d6 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.240 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.506      ;
; 1.245 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.281 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.282 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.548      ;
; 1.307 ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.572      ;
; 1.311 ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLB|d5 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.578      ;
; 1.360 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.625      ;
; 1.418 ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.684      ;
; 1.464 ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.729      ;
; 1.509 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.774      ;
; 1.516 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.782      ;
; 1.517 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.783      ;
; 1.533 ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLB|d5 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.799      ;
; 1.620 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.885      ;
; 1.641 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.906      ;
; 1.659 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.925      ;
; 1.661 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.927      ;
; 1.662 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.928      ;
; 1.673 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.938      ;
; 1.696 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.697 ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.962      ;
; 1.790 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.055      ;
; 1.797 ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.063      ;
; 1.808 ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.074      ;
; 1.822 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.087      ;
; 1.825 ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.090      ;
; 1.853 ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.118      ;
; 1.930 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.195      ;
; 1.931 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.196      ;
; 1.931 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.197      ;
; 2.041 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.306      ;
; 2.042 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.307      ;
; 2.049 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.315      ;
; 2.076 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.342      ;
; 2.086 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.352      ;
; 2.172 ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.438      ;
; 2.211 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.476      ;
; 2.212 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.477      ;
; 2.243 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.508      ;
; 2.244 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.509      ;
; 2.321 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.587      ;
; 2.345 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.610      ;
; 2.456 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.721      ;
; 2.466 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.732      ;
; 2.626 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.891      ;
; 2.658 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.923      ;
; 2.735 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; -0.001     ; 3.000      ;
; 2.846 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; -0.001     ; 3.111      ;
; 3.016 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; -0.001     ; 3.281      ;
; 3.048 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; -0.001     ; 3.313      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------+
; 0.178 ; 2.400        ; 2.222          ; Port Rate        ; clk   ; Rise       ; CLK                          ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d0 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d0 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d1 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d1 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d2 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d2 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d3 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d3 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d4 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d4 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d5 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d5 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d6 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d6 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d7 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d7 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d0 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d0 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d1 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d1 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d2 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d2 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d3 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d3 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d4 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d4 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d5 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d5 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d6 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d6 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d7 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d7 ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CLK|combout                  ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CLK|combout                  ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CLK~clk_delay_ctrl|clk       ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CLK~clk_delay_ctrl|clk       ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CLK~clk_delay_ctrl|clkout    ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CLK~clk_delay_ctrl|clkout    ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CLK~clkctrl|outclk           ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CLK~clkctrl|outclk           ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d0|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d0|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d1|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d1|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d2|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d2|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d3|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d3|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d4|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d4|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d5|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d5|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d6|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d6|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d7|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d7|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d0|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d0|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d1|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d1|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d2|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d2|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d3|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d3|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d4|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d4|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d5|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d5|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d6|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d6|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d7|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d7|clk                   ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S         ; clk        ; 1.208 ; 1.208 ; Fall       ; clk             ;
; Sin       ; clk        ; 0.820 ; 0.820 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; S         ; clk        ; -0.554 ; -0.554 ; Fall       ; clk             ;
; Sin       ; clk        ; -0.426 ; -0.426 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clk        ; 9.372 ; 9.372 ; Fall       ; clk             ;
;  A[0]     ; clk        ; 9.372 ; 9.372 ; Fall       ; clk             ;
;  A[1]     ; clk        ; 6.730 ; 6.730 ; Fall       ; clk             ;
;  A[2]     ; clk        ; 6.417 ; 6.417 ; Fall       ; clk             ;
;  A[3]     ; clk        ; 6.426 ; 6.426 ; Fall       ; clk             ;
;  A[4]     ; clk        ; 6.528 ; 6.528 ; Fall       ; clk             ;
;  A[5]     ; clk        ; 6.530 ; 6.530 ; Fall       ; clk             ;
;  A[6]     ; clk        ; 6.410 ; 6.410 ; Fall       ; clk             ;
;  A[7]     ; clk        ; 6.489 ; 6.489 ; Fall       ; clk             ;
; B[*]      ; clk        ; 9.201 ; 9.201 ; Fall       ; clk             ;
;  B[0]     ; clk        ; 9.201 ; 9.201 ; Fall       ; clk             ;
;  B[1]     ; clk        ; 6.727 ; 6.727 ; Fall       ; clk             ;
;  B[2]     ; clk        ; 6.518 ; 6.518 ; Fall       ; clk             ;
;  B[3]     ; clk        ; 6.920 ; 6.920 ; Fall       ; clk             ;
;  B[4]     ; clk        ; 6.433 ; 6.433 ; Fall       ; clk             ;
;  B[5]     ; clk        ; 6.935 ; 6.935 ; Fall       ; clk             ;
;  B[6]     ; clk        ; 6.547 ; 6.547 ; Fall       ; clk             ;
;  B[7]     ; clk        ; 6.545 ; 6.545 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clk        ; 6.410 ; 6.410 ; Fall       ; clk             ;
;  A[0]     ; clk        ; 9.372 ; 9.372 ; Fall       ; clk             ;
;  A[1]     ; clk        ; 6.730 ; 6.730 ; Fall       ; clk             ;
;  A[2]     ; clk        ; 6.417 ; 6.417 ; Fall       ; clk             ;
;  A[3]     ; clk        ; 6.426 ; 6.426 ; Fall       ; clk             ;
;  A[4]     ; clk        ; 6.528 ; 6.528 ; Fall       ; clk             ;
;  A[5]     ; clk        ; 6.530 ; 6.530 ; Fall       ; clk             ;
;  A[6]     ; clk        ; 6.410 ; 6.410 ; Fall       ; clk             ;
;  A[7]     ; clk        ; 6.489 ; 6.489 ; Fall       ; clk             ;
; B[*]      ; clk        ; 6.433 ; 6.433 ; Fall       ; clk             ;
;  B[0]     ; clk        ; 9.201 ; 9.201 ; Fall       ; clk             ;
;  B[1]     ; clk        ; 6.727 ; 6.727 ; Fall       ; clk             ;
;  B[2]     ; clk        ; 6.518 ; 6.518 ; Fall       ; clk             ;
;  B[3]     ; clk        ; 6.920 ; 6.920 ; Fall       ; clk             ;
;  B[4]     ; clk        ; 6.433 ; 6.433 ; Fall       ; clk             ;
;  B[5]     ; clk        ; 6.935 ; 6.935 ; Fall       ; clk             ;
;  B[6]     ; clk        ; 6.547 ; 6.547 ; Fall       ; clk             ;
;  B[7]     ; clk        ; 6.545 ; 6.545 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.963 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 0.178 ; 0.000                  ;
+-------+-------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                   ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.963 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.468      ;
; 0.970 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.461      ;
; 1.058 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.373      ;
; 1.095 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.336      ;
; 1.125 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.306      ;
; 1.132 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.299      ;
; 1.213 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.219      ;
; 1.220 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.211      ;
; 1.257 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.174      ;
; 1.278 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.154      ;
; 1.300 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.131      ;
; 1.301 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.130      ;
; 1.307 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.124      ;
; 1.308 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.123      ;
; 1.311 ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.120      ;
; 1.332 ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.100      ;
; 1.342 ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.090      ;
; 1.374 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.058      ;
; 1.375 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.057      ;
; 1.389 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 1.043      ;
; 1.395 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.036      ;
; 1.396 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; -0.001     ; 1.035      ;
; 1.432 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.999      ;
; 1.433 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.998      ;
; 1.440 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.992      ;
; 1.473 ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.958      ;
; 1.473 ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.958      ;
; 1.482 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.949      ;
; 1.486 ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.946      ;
; 1.489 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.942      ;
; 1.504 ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.928      ;
; 1.536 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.896      ;
; 1.539 ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.892      ;
; 1.548 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.883      ;
; 1.550 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.882      ;
; 1.551 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.881      ;
; 1.551 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.881      ;
; 1.555 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.876      ;
; 1.577 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.854      ;
; 1.590 ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLB|d5 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.842      ;
; 1.614 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.817      ;
; 1.615 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.817      ;
; 1.616 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.816      ;
; 1.643 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.788      ;
; 1.648 ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.784      ;
; 1.680 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.751      ;
; 1.697 ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLB|d5 ; clk          ; clk         ; 2.400        ; 0.001      ; 0.736      ;
; 1.701 ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.730      ;
; 1.711 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.721      ;
; 1.712 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.720      ;
; 1.726 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.706      ;
; 1.727 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.705      ;
; 1.732 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.700      ;
; 1.742 ; o8bit_rshifter_loader:SLB|d6 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.690      ;
; 1.770 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.662      ;
; 1.781 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLB|d4 ; clk          ; clk         ; 2.400        ; 0.001      ; 0.652      ;
; 1.795 ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLB|d4 ; clk          ; clk         ; 2.400        ; 0.001      ; 0.638      ;
; 1.797 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.635      ;
; 1.800 ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.631      ;
; 1.802 ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.629      ;
; 1.813 ; o8bit_rshifter_loader:SLA|d6 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.619      ;
; 1.816 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLB|d2 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.615      ;
; 1.820 ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLB|d6 ; clk          ; clk         ; 2.400        ; -0.001     ; 0.611      ;
; 1.825 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLB|d1 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.607      ;
; 1.868 ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.564      ;
; 1.882 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLB|d3 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.550      ;
; 1.890 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.542      ;
; 1.898 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLB|d1 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.534      ;
; 1.899 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLB|d2 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.533      ;
; 1.903 ; o8bit_rshifter_loader:SLB|d6 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.529      ;
; 1.903 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.529      ;
; 1.904 ; o8bit_rshifter_loader:SLB|d6 ; o8bit_rshifter_loader:SLB|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.528      ;
; 1.905 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLB|d3 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.527      ;
; 1.908 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.524      ;
; 1.909 ; o8bit_rshifter_loader:SLB|d7 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.523      ;
; 1.968 ; o8bit_rshifter_loader:SLA|d6 ; o8bit_rshifter_loader:SLB|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.464      ;
; 1.975 ; o8bit_rshifter_loader:SLA|d7 ; o8bit_rshifter_loader:SLB|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.457      ;
; 2.022 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d0 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.410      ;
; 2.026 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLB|d0 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.406      ;
; 2.027 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.405      ;
; 2.065 ; o8bit_rshifter_loader:SLA|d7 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.367      ;
; 2.065 ; o8bit_rshifter_loader:SLA|d6 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.367      ;
; 2.065 ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.367      ;
; 2.065 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.367      ;
; 2.065 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.367      ;
; 2.065 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.367      ;
; 2.065 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d0 ; clk          ; clk         ; 2.400        ; 0.000      ; 0.367      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                    ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; o8bit_rshifter_loader:SLA|d6 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; o8bit_rshifter_loader:SLA|d7 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.253 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLB|d0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.258 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.410      ;
; 0.305 ; o8bit_rshifter_loader:SLA|d7 ; o8bit_rshifter_loader:SLB|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.312 ; o8bit_rshifter_loader:SLA|d6 ; o8bit_rshifter_loader:SLB|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.464      ;
; 0.343 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.495      ;
; 0.345 ; o8bit_rshifter_loader:SLA|d6 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.347 ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.371 ; o8bit_rshifter_loader:SLB|d7 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLB|d3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; o8bit_rshifter_loader:SLB|d6 ; o8bit_rshifter_loader:SLB|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; o8bit_rshifter_loader:SLB|d6 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLB|d2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLB|d1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.390 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.542      ;
; 0.398 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLB|d3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.550      ;
; 0.432 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.584      ;
; 0.455 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLB|d1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.607      ;
; 0.460 ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLB|d6 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.611      ;
; 0.464 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLB|d2 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.615      ;
; 0.478 ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.629      ;
; 0.480 ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.631      ;
; 0.485 ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLB|d4 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.638      ;
; 0.499 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLB|d4 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.652      ;
; 0.514 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.665      ;
; 0.538 ; o8bit_rshifter_loader:SLB|d6 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.548 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.554 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.568 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.721      ;
; 0.579 ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.730      ;
; 0.583 ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLB|d5 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.736      ;
; 0.600 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.751      ;
; 0.632 ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.649 ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.800      ;
; 0.664 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.665 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.666 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.817      ;
; 0.690 ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLB|d5 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.842      ;
; 0.703 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.854      ;
; 0.725 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.876      ;
; 0.729 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.881      ;
; 0.729 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.881      ;
; 0.730 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.882      ;
; 0.732 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d2 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.883      ;
; 0.741 ; o8bit_rshifter_loader:SLB|d4 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.892      ;
; 0.744 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.896      ;
; 0.791 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.942      ;
; 0.794 ; o8bit_rshifter_loader:SLA|d4 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.946      ;
; 0.798 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d3 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.949      ;
; 0.804 ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.956      ;
; 0.807 ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.958      ;
; 0.810 ; o8bit_rshifter_loader:SLB|d5 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.961      ;
; 0.840 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.992      ;
; 0.847 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.998      ;
; 0.848 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.999      ;
; 0.884 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.035      ;
; 0.885 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.036      ;
; 0.891 ; o8bit_rshifter_loader:SLA|d3 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.043      ;
; 0.905 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.906 ; o8bit_rshifter_loader:SLB|d3 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.948 ; o8bit_rshifter_loader:SLA|d5 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.972 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.123      ;
; 0.973 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.124      ;
; 0.979 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d4 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.130      ;
; 0.980 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d5 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.131      ;
; 1.002 ; o8bit_rshifter_loader:SLA|d2 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.154      ;
; 1.023 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.174      ;
; 1.060 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.211      ;
; 1.067 ; o8bit_rshifter_loader:SLB|d2 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.219      ;
; 1.148 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.299      ;
; 1.155 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d6 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.306      ;
; 1.185 ; o8bit_rshifter_loader:SLA|d0 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.336      ;
; 1.222 ; o8bit_rshifter_loader:SLA|d1 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.373      ;
; 1.310 ; o8bit_rshifter_loader:SLB|d0 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.461      ;
; 1.317 ; o8bit_rshifter_loader:SLB|d1 ; o8bit_rshifter_loader:SLA|d7 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.468      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------+
; 0.178 ; 2.400        ; 2.222          ; Port Rate        ; clk   ; Rise       ; CLK                          ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d0 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d0 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d1 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d1 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d2 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d2 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d3 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d3 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d4 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d4 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d5 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d5 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d6 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d6 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d7 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLA|d7 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d0 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d0 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d1 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d1 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d2 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d2 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d3 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d3 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d4 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d4 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d5 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d5 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d6 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d6 ;
; 0.200 ; 1.200        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d7 ;
; 0.200 ; 1.200        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; o8bit_rshifter_loader:SLB|d7 ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CLK|combout                  ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CLK|combout                  ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CLK~clk_delay_ctrl|clk       ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CLK~clk_delay_ctrl|clk       ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CLK~clk_delay_ctrl|clkout    ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CLK~clk_delay_ctrl|clkout    ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CLK~clkctrl|outclk           ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CLK~clkctrl|outclk           ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d0|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d0|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d1|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d1|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d2|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d2|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d3|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d3|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d4|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d4|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d5|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d5|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d6|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d6|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLA|d7|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLA|d7|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d0|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d0|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d1|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d1|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d2|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d2|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d3|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d3|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d4|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d4|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d5|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d5|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d6|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d6|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; SLB|d7|clk                   ;
; 1.200 ; 1.200        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SLB|d7|clk                   ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S         ; clk        ; 0.389 ; 0.389 ; Fall       ; clk             ;
; Sin       ; clk        ; 0.154 ; 0.154 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; S         ; clk        ; -0.026 ; -0.026 ; Fall       ; clk             ;
; Sin       ; clk        ; 0.007  ; 0.007  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clk        ; 5.171 ; 5.171 ; Fall       ; clk             ;
;  A[0]     ; clk        ; 5.171 ; 5.171 ; Fall       ; clk             ;
;  A[1]     ; clk        ; 3.718 ; 3.718 ; Fall       ; clk             ;
;  A[2]     ; clk        ; 3.577 ; 3.577 ; Fall       ; clk             ;
;  A[3]     ; clk        ; 3.580 ; 3.580 ; Fall       ; clk             ;
;  A[4]     ; clk        ; 3.629 ; 3.629 ; Fall       ; clk             ;
;  A[5]     ; clk        ; 3.639 ; 3.639 ; Fall       ; clk             ;
;  A[6]     ; clk        ; 3.575 ; 3.575 ; Fall       ; clk             ;
;  A[7]     ; clk        ; 3.621 ; 3.621 ; Fall       ; clk             ;
; B[*]      ; clk        ; 5.039 ; 5.039 ; Fall       ; clk             ;
;  B[0]     ; clk        ; 5.039 ; 5.039 ; Fall       ; clk             ;
;  B[1]     ; clk        ; 3.722 ; 3.722 ; Fall       ; clk             ;
;  B[2]     ; clk        ; 3.621 ; 3.621 ; Fall       ; clk             ;
;  B[3]     ; clk        ; 3.845 ; 3.845 ; Fall       ; clk             ;
;  B[4]     ; clk        ; 3.583 ; 3.583 ; Fall       ; clk             ;
;  B[5]     ; clk        ; 3.862 ; 3.862 ; Fall       ; clk             ;
;  B[6]     ; clk        ; 3.651 ; 3.651 ; Fall       ; clk             ;
;  B[7]     ; clk        ; 3.650 ; 3.650 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clk        ; 3.575 ; 3.575 ; Fall       ; clk             ;
;  A[0]     ; clk        ; 5.171 ; 5.171 ; Fall       ; clk             ;
;  A[1]     ; clk        ; 3.718 ; 3.718 ; Fall       ; clk             ;
;  A[2]     ; clk        ; 3.577 ; 3.577 ; Fall       ; clk             ;
;  A[3]     ; clk        ; 3.580 ; 3.580 ; Fall       ; clk             ;
;  A[4]     ; clk        ; 3.629 ; 3.629 ; Fall       ; clk             ;
;  A[5]     ; clk        ; 3.639 ; 3.639 ; Fall       ; clk             ;
;  A[6]     ; clk        ; 3.575 ; 3.575 ; Fall       ; clk             ;
;  A[7]     ; clk        ; 3.621 ; 3.621 ; Fall       ; clk             ;
; B[*]      ; clk        ; 3.583 ; 3.583 ; Fall       ; clk             ;
;  B[0]     ; clk        ; 5.039 ; 5.039 ; Fall       ; clk             ;
;  B[1]     ; clk        ; 3.722 ; 3.722 ; Fall       ; clk             ;
;  B[2]     ; clk        ; 3.621 ; 3.621 ; Fall       ; clk             ;
;  B[3]     ; clk        ; 3.845 ; 3.845 ; Fall       ; clk             ;
;  B[4]     ; clk        ; 3.583 ; 3.583 ; Fall       ; clk             ;
;  B[5]     ; clk        ; 3.862 ; 3.862 ; Fall       ; clk             ;
;  B[6]     ; clk        ; 3.651 ; 3.651 ; Fall       ; clk             ;
;  B[7]     ; clk        ; 3.650 ; 3.650 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.878 ; 0.215 ; N/A      ; N/A     ; 0.178               ;
;  clk             ; -0.878 ; 0.215 ; N/A      ; N/A     ; 0.178               ;
; Design-wide TNS  ; -1.513 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; -1.513 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S         ; clk        ; 1.208 ; 1.208 ; Fall       ; clk             ;
; Sin       ; clk        ; 0.820 ; 0.820 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; S         ; clk        ; -0.026 ; -0.026 ; Fall       ; clk             ;
; Sin       ; clk        ; 0.007  ; 0.007  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clk        ; 9.372 ; 9.372 ; Fall       ; clk             ;
;  A[0]     ; clk        ; 9.372 ; 9.372 ; Fall       ; clk             ;
;  A[1]     ; clk        ; 6.730 ; 6.730 ; Fall       ; clk             ;
;  A[2]     ; clk        ; 6.417 ; 6.417 ; Fall       ; clk             ;
;  A[3]     ; clk        ; 6.426 ; 6.426 ; Fall       ; clk             ;
;  A[4]     ; clk        ; 6.528 ; 6.528 ; Fall       ; clk             ;
;  A[5]     ; clk        ; 6.530 ; 6.530 ; Fall       ; clk             ;
;  A[6]     ; clk        ; 6.410 ; 6.410 ; Fall       ; clk             ;
;  A[7]     ; clk        ; 6.489 ; 6.489 ; Fall       ; clk             ;
; B[*]      ; clk        ; 9.201 ; 9.201 ; Fall       ; clk             ;
;  B[0]     ; clk        ; 9.201 ; 9.201 ; Fall       ; clk             ;
;  B[1]     ; clk        ; 6.727 ; 6.727 ; Fall       ; clk             ;
;  B[2]     ; clk        ; 6.518 ; 6.518 ; Fall       ; clk             ;
;  B[3]     ; clk        ; 6.920 ; 6.920 ; Fall       ; clk             ;
;  B[4]     ; clk        ; 6.433 ; 6.433 ; Fall       ; clk             ;
;  B[5]     ; clk        ; 6.935 ; 6.935 ; Fall       ; clk             ;
;  B[6]     ; clk        ; 6.547 ; 6.547 ; Fall       ; clk             ;
;  B[7]     ; clk        ; 6.545 ; 6.545 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clk        ; 3.575 ; 3.575 ; Fall       ; clk             ;
;  A[0]     ; clk        ; 5.171 ; 5.171 ; Fall       ; clk             ;
;  A[1]     ; clk        ; 3.718 ; 3.718 ; Fall       ; clk             ;
;  A[2]     ; clk        ; 3.577 ; 3.577 ; Fall       ; clk             ;
;  A[3]     ; clk        ; 3.580 ; 3.580 ; Fall       ; clk             ;
;  A[4]     ; clk        ; 3.629 ; 3.629 ; Fall       ; clk             ;
;  A[5]     ; clk        ; 3.639 ; 3.639 ; Fall       ; clk             ;
;  A[6]     ; clk        ; 3.575 ; 3.575 ; Fall       ; clk             ;
;  A[7]     ; clk        ; 3.621 ; 3.621 ; Fall       ; clk             ;
; B[*]      ; clk        ; 3.583 ; 3.583 ; Fall       ; clk             ;
;  B[0]     ; clk        ; 5.039 ; 5.039 ; Fall       ; clk             ;
;  B[1]     ; clk        ; 3.722 ; 3.722 ; Fall       ; clk             ;
;  B[2]     ; clk        ; 3.621 ; 3.621 ; Fall       ; clk             ;
;  B[3]     ; clk        ; 3.845 ; 3.845 ; Fall       ; clk             ;
;  B[4]     ; clk        ; 3.583 ; 3.583 ; Fall       ; clk             ;
;  B[5]     ; clk        ; 3.862 ; 3.862 ; Fall       ; clk             ;
;  B[6]     ; clk        ; 3.651 ; 3.651 ; Fall       ; clk             ;
;  B[7]     ; clk        ; 3.650 ; 3.650 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 0        ; 0        ; 98       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 0        ; 0        ; 98       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 94    ; 94   ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 35    ; 35   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Apr 03 14:26:40 2022
Info: Command: quartus_sta Question2 -c Question2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Question2.out.sdc'
Warning (332060): Node: CLK50 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: NewLCD:inst2|LCD_Display:inst|CLK_400HZ was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.878
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.878        -1.513 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.178         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: CLK50 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: NewLCD:inst2|LCD_Display:inst|CLK_400HZ was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 0.963
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.963         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.178         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4553 megabytes
    Info: Processing ended: Sun Apr 03 14:26:41 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


