TimeQuest Timing Analyzer report for ARM-Processor-CALab
Thu Jul 01 10:37:37 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SRAM_Controller:memStage|ps.read'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'Cache:cache|valid_way_0[0]'
 14. Slow Model Hold: 'SRAM_Controller:memStage|ps.read'
 15. Slow Model Hold: 'clk'
 16. Slow Model Hold: 'Cache:cache|valid_way_0[0]'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'Cache:cache|valid_way_0[0]'
 19. Slow Model Minimum Pulse Width: 'SRAM_Controller:memStage|ps.read'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'SRAM_Controller:memStage|ps.read'
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'Cache:cache|valid_way_0[0]'
 30. Fast Model Hold: 'SRAM_Controller:memStage|ps.read'
 31. Fast Model Hold: 'clk'
 32. Fast Model Hold: 'Cache:cache|valid_way_0[0]'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Fast Model Minimum Pulse Width: 'Cache:cache|valid_way_0[0]'
 35. Fast Model Minimum Pulse Width: 'SRAM_Controller:memStage|ps.read'
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Multicorner Timing Analysis Summary
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ARM-Processor-CALab                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5AF256A7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Cache:cache|valid_way_0[0]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Cache:cache|valid_way_0[0] }       ;
; clk                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                              ;
; SRAM_Controller:memStage|ps.read ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SRAM_Controller:memStage|ps.read } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                         ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                                          ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; INF MHz    ; 222.22 MHz      ; Cache:cache|valid_way_0[0]       ; limit due to hold check                                       ;
; 141.86 MHz ; 134.88 MHz      ; SRAM_Controller:memStage|ps.read ; limit due to hold check                                       ;
; 460.83 MHz ; 405.02 MHz      ; clk                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; SRAM_Controller:memStage|ps.read ; -6.049 ; -160.228      ;
; clk                              ; -6.003 ; -34.694       ;
; Cache:cache|valid_way_0[0]       ; -1.378 ; -3.744        ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; SRAM_Controller:memStage|ps.read ; -3.707 ; -92.458       ;
; clk                              ; -2.411 ; -5.972        ;
; Cache:cache|valid_way_0[0]       ; -2.250 ; -2.250        ;
+----------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -1.469 ; -18.577       ;
; Cache:cache|valid_way_0[0]       ; 0.500  ; 0.000         ;
; SRAM_Controller:memStage|ps.read ; 0.500  ; 0.000         ;
+----------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_Controller:memStage|ps.read'                                                                                                                                                 ;
+--------+--------------------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -6.049 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.027      ; 5.886      ;
; -6.012 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.030      ; 5.808      ;
; -6.011 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.030      ; 5.852      ;
; -5.946 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.091      ; 5.839      ;
; -5.917 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.091      ; 5.769      ;
; -5.905 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.092      ; 5.800      ;
; -5.862 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.032     ; 5.632      ;
; -5.856 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.067     ; 5.599      ;
; -5.843 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.019      ; 5.627      ;
; -5.825 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.169      ; 5.804      ;
; -5.819 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.064     ; 5.521      ;
; -5.818 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.064     ; 5.565      ;
; -5.806 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.026      ; 5.646      ;
; -5.788 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.172      ; 5.726      ;
; -5.787 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.172      ; 5.770      ;
; -5.770 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.092      ; 5.623      ;
; -5.753 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.003     ; 5.552      ;
; -5.742 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.169      ; 5.721      ;
; -5.724 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.003     ; 5.482      ;
; -5.722 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.233      ; 5.757      ;
; -5.717 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.020      ; 5.531      ;
; -5.712 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.002     ; 5.513      ;
; -5.705 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.172      ; 5.643      ;
; -5.704 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.172      ; 5.687      ;
; -5.693 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.233      ; 5.687      ;
; -5.681 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.234      ; 5.718      ;
; -5.669 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.126     ; 5.345      ;
; -5.650 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.075     ; 5.340      ;
; -5.639 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.233      ; 5.674      ;
; -5.638 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.110      ; 5.550      ;
; -5.619 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.161      ; 5.545      ;
; -5.613 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.068     ; 5.359      ;
; -5.610 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.233      ; 5.604      ;
; -5.598 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.234      ; 5.635      ;
; -5.582 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.168      ; 5.564      ;
; -5.577 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.002     ; 5.336      ;
; -5.555 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.110      ; 5.467      ;
; -5.546 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.234      ; 5.541      ;
; -5.536 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.161      ; 5.462      ;
; -5.531 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.058      ; 5.399      ;
; -5.524 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.074     ; 5.244      ;
; -5.523 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.004     ; 5.329      ;
; -5.499 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.168      ; 5.481      ;
; -5.494 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.061      ; 5.321      ;
; -5.493 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.061      ; 5.365      ;
; -5.493 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.162      ; 5.449      ;
; -5.486 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.001     ; 5.251      ;
; -5.485 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.001     ; 5.295      ;
; -5.484 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[19] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.000      ; 5.295      ;
; -5.463 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.234      ; 5.458      ;
; -5.428 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.122      ; 5.352      ;
; -5.420 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.060      ; 5.282      ;
; -5.410 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.162      ; 5.366      ;
; -5.407 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[20] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.022      ; 5.192      ;
; -5.399 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.122      ; 5.282      ;
; -5.391 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.060      ; 5.212      ;
; -5.387 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.123      ; 5.313      ;
; -5.379 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.061      ; 5.243      ;
; -5.344 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.001     ; 5.145      ;
; -5.336 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.063     ; 5.075      ;
; -5.325 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.050      ; 5.140      ;
; -5.317 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.012     ; 5.070      ;
; -5.307 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.151      ; 5.268      ;
; -5.291 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[19] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.094     ; 5.008      ;
; -5.288 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.057      ; 5.159      ;
; -5.280 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.005     ; 5.089      ;
; -5.278 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.001      ; 5.054      ;
; -5.270 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.154      ; 5.190      ;
; -5.269 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.154      ; 5.234      ;
; -5.260 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[19] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.142      ; 5.213      ;
; -5.252 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.123      ; 5.136      ;
; -5.244 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.061      ; 5.066      ;
; -5.214 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[20] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.072     ; 4.905      ;
; -5.204 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.215      ; 5.221      ;
; -5.199 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.150      ; 5.159      ;
; -5.199 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.051      ; 5.044      ;
; -5.191 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.011     ; 4.974      ;
; -5.185 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[17] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.014     ; 4.977      ;
; -5.183 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[20] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.164      ; 5.110      ;
; -5.177 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[19] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.142      ; 5.130      ;
; -5.175 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.215      ; 5.151      ;
; -5.163 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.216      ; 5.182      ;
; -5.162 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.153      ; 5.081      ;
; -5.161 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.153      ; 5.125      ;
; -5.120 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.092      ; 5.014      ;
; -5.108 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[16] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.013     ; 4.900      ;
; -5.101 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.143      ; 5.009      ;
; -5.100 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[20] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.164      ; 5.027      ;
; -5.096 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.214      ; 5.112      ;
; -5.085 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.093     ; 4.767      ;
; -5.067 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.214      ; 5.042      ;
; -5.064 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.150      ; 5.028      ;
; -5.055 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.215      ; 5.073      ;
; -5.054 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.143      ; 4.972      ;
; -5.028 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.216      ; 5.005      ;
; -5.012 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.091      ; 4.905      ;
; -4.993 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.142      ; 4.900      ;
; -4.992 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[17] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.108     ; 4.690      ;
; -4.975 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.144      ; 4.913      ;
; -4.971 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.143      ; 4.889      ;
+--------+--------------------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                       ;
+--------+---------------------------------------+------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -6.003 ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.646     ; 3.896      ;
; -5.960 ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.647     ; 3.852      ;
; -5.775 ; SRAM_Controller:memStage|waitStep[0]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.555     ; 3.759      ;
; -5.754 ; SRAM_Controller:memStage|waitStep[15] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.559     ; 3.734      ;
; -5.710 ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.646     ; 3.603      ;
; -5.695 ; SRAM_Controller:memStage|waitStep[14] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.431     ; 3.803      ;
; -5.671 ; SRAM_Controller:memStage|waitStep[1]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.413     ; 3.797      ;
; -5.649 ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.574     ; 3.614      ;
; -5.617 ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.575     ; 3.581      ;
; -5.601 ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.647     ; 3.493      ;
; -5.575 ; SRAM_Controller:memStage|waitStep[4]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.649     ; 3.465      ;
; -5.573 ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.556     ; 3.556      ;
; -5.567 ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.585     ; 3.521      ;
; -5.550 ; SRAM_Controller:memStage|waitStep[11] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.556     ; 3.533      ;
; -5.519 ; SRAM_Controller:memStage|waitStep[17] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.541     ; 3.517      ;
; -5.517 ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.585     ; 3.471      ;
; -5.440 ; SRAM_Controller:memStage|waitStep[9]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.576     ; 3.403      ;
; -5.420 ; SRAM_Controller:memStage|waitStep[2]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.413     ; 3.546      ;
; -5.379 ; SRAM_Controller:memStage|waitStep[13] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.434     ; 3.484      ;
; -5.368 ; SRAM_Controller:memStage|waitStep[20] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.577     ; 3.330      ;
; -5.336 ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.581     ; 3.294      ;
; -5.331 ; SRAM_Controller:memStage|waitStep[3]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.431     ; 3.439      ;
; -5.330 ; SRAM_Controller:memStage|waitStep[5]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.432     ; 3.437      ;
; -5.271 ; SRAM_Controller:memStage|waitStep[16] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.542     ; 3.268      ;
; -5.270 ; SRAM_Controller:memStage|waitStep[12] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.434     ; 3.375      ;
; -5.263 ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.582     ; 3.220      ;
; -5.237 ; SRAM_Controller:memStage|waitStep[7]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.586     ; 3.190      ;
; -5.219 ; SRAM_Controller:memStage|waitStep[10] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.401     ; 3.357      ;
; -5.202 ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.523     ; 3.218      ;
; -5.171 ; SRAM_Controller:memStage|waitStep[19] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.555     ; 3.155      ;
; -5.085 ; SRAM_Controller:memStage|waitStep[0]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.280     ; 3.344      ;
; -5.064 ; SRAM_Controller:memStage|waitStep[15] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.284     ; 3.319      ;
; -5.054 ; SRAM_Controller:memStage|waitStep[0]  ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.280     ; 3.313      ;
; -5.033 ; SRAM_Controller:memStage|waitStep[15] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.284     ; 3.288      ;
; -5.005 ; SRAM_Controller:memStage|waitStep[14] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.156     ; 3.388      ;
; -5.003 ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.371     ; 3.171      ;
; -5.002 ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.371     ; 3.170      ;
; -4.995 ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.371     ; 3.163      ;
; -4.993 ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.371     ; 3.161      ;
; -4.981 ; SRAM_Controller:memStage|waitStep[1]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.138     ; 3.382      ;
; -4.974 ; SRAM_Controller:memStage|waitStep[14] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.156     ; 3.357      ;
; -4.960 ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.372     ; 3.127      ;
; -4.959 ; SRAM_Controller:memStage|waitStep[8]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.400     ; 3.098      ;
; -4.959 ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.372     ; 3.126      ;
; -4.952 ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.372     ; 3.119      ;
; -4.950 ; SRAM_Controller:memStage|waitStep[1]  ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.138     ; 3.351      ;
; -4.950 ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.372     ; 3.117      ;
; -4.885 ; SRAM_Controller:memStage|waitStep[4]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.374     ; 3.050      ;
; -4.860 ; SRAM_Controller:memStage|waitStep[11] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.281     ; 3.118      ;
; -4.854 ; SRAM_Controller:memStage|waitStep[4]  ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.374     ; 3.019      ;
; -4.845 ; SRAM_Controller:memStage|waitStep[6]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.524     ; 2.860      ;
; -4.829 ; SRAM_Controller:memStage|waitStep[11] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.281     ; 3.087      ;
; -4.750 ; SRAM_Controller:memStage|waitStep[9]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.301     ; 2.988      ;
; -4.730 ; SRAM_Controller:memStage|waitStep[2]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.138     ; 3.131      ;
; -4.729 ; SRAM_Controller:memStage|waitStep[0]  ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.280     ; 2.988      ;
; -4.728 ; SRAM_Controller:memStage|waitStep[0]  ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.280     ; 2.987      ;
; -4.719 ; SRAM_Controller:memStage|waitStep[9]  ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.301     ; 2.957      ;
; -4.710 ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.371     ; 2.878      ;
; -4.709 ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.371     ; 2.877      ;
; -4.708 ; SRAM_Controller:memStage|waitStep[15] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.284     ; 2.963      ;
; -4.707 ; SRAM_Controller:memStage|waitStep[15] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.284     ; 2.962      ;
; -4.702 ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.371     ; 2.870      ;
; -4.700 ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.371     ; 2.868      ;
; -4.699 ; SRAM_Controller:memStage|waitStep[2]  ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.138     ; 3.100      ;
; -4.689 ; SRAM_Controller:memStage|waitStep[13] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.159     ; 3.069      ;
; -4.658 ; SRAM_Controller:memStage|waitStep[13] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.159     ; 3.038      ;
; -4.649 ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.299     ; 2.889      ;
; -4.649 ; SRAM_Controller:memStage|waitStep[14] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.156     ; 3.032      ;
; -4.648 ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.299     ; 2.888      ;
; -4.648 ; SRAM_Controller:memStage|waitStep[14] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.156     ; 3.031      ;
; -4.641 ; SRAM_Controller:memStage|waitStep[3]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.156     ; 3.024      ;
; -4.641 ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.299     ; 2.881      ;
; -4.640 ; SRAM_Controller:memStage|waitStep[5]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.157     ; 3.022      ;
; -4.639 ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.299     ; 2.879      ;
; -4.625 ; SRAM_Controller:memStage|waitStep[1]  ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.138     ; 3.026      ;
; -4.624 ; SRAM_Controller:memStage|waitStep[1]  ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.138     ; 3.025      ;
; -4.617 ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.300     ; 2.856      ;
; -4.616 ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.300     ; 2.855      ;
; -4.610 ; SRAM_Controller:memStage|waitStep[3]  ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.156     ; 2.993      ;
; -4.609 ; SRAM_Controller:memStage|waitStep[5]  ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.157     ; 2.991      ;
; -4.609 ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.300     ; 2.848      ;
; -4.607 ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.300     ; 2.846      ;
; -4.601 ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.372     ; 2.768      ;
; -4.600 ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.372     ; 2.767      ;
; -4.593 ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.372     ; 2.760      ;
; -4.591 ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.372     ; 2.758      ;
; -4.580 ; SRAM_Controller:memStage|waitStep[12] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.159     ; 2.960      ;
; -4.573 ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.281     ; 2.831      ;
; -4.572 ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.281     ; 2.830      ;
; -4.567 ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.310     ; 2.796      ;
; -4.566 ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.310     ; 2.795      ;
; -4.565 ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.281     ; 2.823      ;
; -4.563 ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.281     ; 2.821      ;
; -4.559 ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.310     ; 2.788      ;
; -4.557 ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.310     ; 2.786      ;
; -4.549 ; SRAM_Controller:memStage|waitStep[12] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.159     ; 2.929      ;
; -4.547 ; SRAM_Controller:memStage|waitStep[7]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.311     ; 2.775      ;
; -4.529 ; SRAM_Controller:memStage|waitStep[10] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.126     ; 2.942      ;
; -4.529 ; SRAM_Controller:memStage|waitStep[4]  ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.374     ; 2.694      ;
; -4.528 ; SRAM_Controller:memStage|waitStep[4]  ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -2.374     ; 2.693      ;
+--------+---------------------------------------+------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Cache:cache|valid_way_0[0]'                                                                                                                                                            ;
+--------+---------------------------------------------+-------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.378 ; Cache:cache|valid_way_1[0]                  ; CacheController:cache_conteroller|ns.idle_394   ; clk                        ; Cache:cache|valid_way_0[0] ; 0.500        ; 1.016      ; 1.858      ;
; -1.357 ; CacheController:cache_conteroller|ps.idle   ; CacheController:cache_conteroller|ns.idle_394   ; clk                        ; Cache:cache|valid_way_0[0] ; 0.500        ; 1.016      ; 1.837      ;
; -1.212 ; SRAM_Controller:memStage|ps.en              ; CacheController:cache_conteroller|ns.Swrite_368 ; clk                        ; Cache:cache|valid_way_0[0] ; 0.500        ; 1.446      ; 1.935      ;
; -1.154 ; CacheController:cache_conteroller|ps.Sread  ; CacheController:cache_conteroller|ns.Sread_381  ; clk                        ; Cache:cache|valid_way_0[0] ; 0.500        ; 1.278      ; 1.896      ;
; -1.023 ; SRAM_Controller:memStage|ps.en              ; CacheController:cache_conteroller|ns.idle_394   ; clk                        ; Cache:cache|valid_way_0[0] ; 0.500        ; 1.277      ; 1.764      ;
; -1.013 ; SRAM_Controller:memStage|ps.en              ; CacheController:cache_conteroller|ns.Sread_381  ; clk                        ; Cache:cache|valid_way_0[0] ; 0.500        ; 1.279      ; 1.756      ;
; -0.797 ; CacheController:cache_conteroller|ps.Swrite ; CacheController:cache_conteroller|ns.Swrite_368 ; clk                        ; Cache:cache|valid_way_0[0] ; 0.500        ; 1.428      ; 1.502      ;
; 1.714  ; Cache:cache|valid_way_0[0]                  ; CacheController:cache_conteroller|ns.idle_394   ; Cache:cache|valid_way_0[0] ; Cache:cache|valid_way_0[0] ; 0.500        ; 3.861      ; 1.897      ;
; 2.214  ; Cache:cache|valid_way_0[0]                  ; CacheController:cache_conteroller|ns.idle_394   ; Cache:cache|valid_way_0[0] ; Cache:cache|valid_way_0[0] ; 1.000        ; 3.861      ; 1.897      ;
+--------+---------------------------------------------+-------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_Controller:memStage|ps.read'                                                                                                                                                   ;
+--------+---------------------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.707 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[6]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.108      ; 1.687      ;
; -3.501 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.140      ; 1.925      ;
; -3.497 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[17] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.125      ; 1.914      ;
; -3.493 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[19] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.139      ; 1.932      ;
; -3.490 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[16] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.126      ; 1.922      ;
; -3.406 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[0]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.139      ; 2.019      ;
; -3.212 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[4]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.233      ; 2.307      ;
; -3.211 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.230      ; 2.305      ;
; -3.207 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[6]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.108      ; 1.687      ;
; -3.207 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.231      ; 2.310      ;
; -3.197 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.231      ; 2.320      ;
; -3.171 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.230      ; 2.345      ;
; -3.001 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.140      ; 1.925      ;
; -3.001 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.165      ; 2.450      ;
; -3.000 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.166      ; 2.452      ;
; -2.997 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[17] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.125      ; 1.914      ;
; -2.993 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[19] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.139      ; 1.932      ;
; -2.990 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[16] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.126      ; 1.922      ;
; -2.989 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[11] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.140      ; 2.437      ;
; -2.983 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[15] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.143      ; 2.446      ;
; -2.906 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[0]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.139      ; 2.019      ;
; -2.868 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.169      ; 2.587      ;
; -2.863 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.169      ; 2.592      ;
; -2.862 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[7]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.170      ; 2.594      ;
; -2.823 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[1]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 4.997      ; 2.460      ;
; -2.810 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[2]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 4.997      ; 2.473      ;
; -2.712 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[4]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.233      ; 2.307      ;
; -2.711 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.230      ; 2.305      ;
; -2.710 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[14] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.015      ; 2.591      ;
; -2.707 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.231      ; 2.310      ;
; -2.697 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.231      ; 2.320      ;
; -2.671 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.230      ; 2.345      ;
; -2.612 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[12] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.018      ; 2.692      ;
; -2.591 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[3]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.015      ; 2.710      ;
; -2.550 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[13] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.018      ; 2.754      ;
; -2.528 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[20] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.161      ; 2.919      ;
; -2.508 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.158      ; 2.936      ;
; -2.501 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.165      ; 2.450      ;
; -2.500 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.166      ; 2.452      ;
; -2.489 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[11] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.140      ; 2.437      ;
; -2.483 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[15] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.143      ; 2.446      ;
; -2.477 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.159      ; 2.968      ;
; -2.422 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.107      ; 2.971      ;
; -2.368 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.169      ; 2.587      ;
; -2.363 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.169      ; 2.592      ;
; -2.362 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[7]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.170      ; 2.594      ;
; -2.355 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[5]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.016      ; 2.947      ;
; -2.323 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[1]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 4.997      ; 2.460      ;
; -2.310 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[2]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 4.997      ; 2.473      ;
; -2.303 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[9]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 5.160      ; 3.143      ;
; -2.210 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[14] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.015      ; 2.591      ;
; -2.144 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[10] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 4.985      ; 3.127      ;
; -2.112 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[12] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.018      ; 2.692      ;
; -2.091 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[3]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.015      ; 2.710      ;
; -2.050 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[13] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.018      ; 2.754      ;
; -2.028 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[20] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.161      ; 2.919      ;
; -2.008 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.158      ; 2.936      ;
; -1.977 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.159      ; 2.968      ;
; -1.967 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[8]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 4.984      ; 3.303      ;
; -1.922 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.107      ; 2.971      ;
; -1.855 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[5]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.016      ; 2.947      ;
; -1.803 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[9]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 5.160      ; 3.143      ;
; -1.644 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[10] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 4.985      ; 3.127      ;
; -1.467 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[8]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 4.984      ; 3.303      ;
; -0.283 ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[13] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.346      ; 1.563      ;
; -0.271 ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[11] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.468      ; 1.697      ;
; -0.270 ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[15] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.471      ; 1.701      ;
; -0.087 ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[5]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.344      ; 1.757      ;
; -0.025 ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[9]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.488      ; 1.963      ;
; -0.012 ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[22] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.487      ; 1.975      ;
; -0.011 ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[0]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.467      ; 1.956      ;
; -0.004 ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[19] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.467      ; 1.963      ;
; 0.004  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[14] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.343      ; 1.847      ;
; 0.005  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[12] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.346      ; 1.851      ;
; 0.025  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[3]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.343      ; 1.868      ;
; 0.041  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[23] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.435      ; 1.976      ;
; 0.056  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[6]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.436      ; 1.992      ;
; 0.058  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[4]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.561      ; 2.119      ;
; 0.063  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[30] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.558      ; 2.121      ;
; 0.065  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[31] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.559      ; 2.124      ;
; 0.074  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[28] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.559      ; 2.133      ;
; 0.098  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[20] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.489      ; 2.087      ;
; 0.117  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[21] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.486      ; 2.103      ;
; 0.166  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[18] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.468      ; 2.134      ;
; 0.171  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[17] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.453      ; 2.124      ;
; 0.182  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[16] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.454      ; 2.136      ;
; 0.213  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[29] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.558      ; 2.271      ;
; 0.254  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[7]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.498      ; 2.252      ;
; 0.262  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[25] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.497      ; 2.259      ;
; 0.264  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[26] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.497      ; 2.261      ;
; 0.273  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[27] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.494      ; 2.267      ;
; 0.275  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[24] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.493      ; 2.268      ;
; 0.315  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[8]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.312      ; 2.127      ;
; 0.319  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[10] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.313      ; 2.132      ;
; 0.448  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[1]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.325      ; 2.273      ;
; 0.462  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[2]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.325      ; 2.287      ;
; 2.253  ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 0.000      ; 2.253      ;
; 2.320  ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 0.000      ; 2.320      ;
; 2.344  ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 0.000      ; 2.344      ;
; 2.371  ; SRAM_Controller:memStage|waitStep[11] ; SRAM_Controller:memStage|waitStep[11] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 0.000      ; 2.371      ;
+--------+---------------------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                           ;
+--------+-------------------------------------------------+---------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                     ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -2.411 ; Cache:cache|valid_way_0[0]                      ; Cache:cache|valid_way_0[0]                  ; Cache:cache|valid_way_0[0]       ; clk         ; 0.000        ; 2.585      ; 0.756      ;
; -2.053 ; SRAM_Controller:memStage|ps.read                ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; 0.000        ; 2.859      ; 1.388      ;
; -1.911 ; Cache:cache|valid_way_0[0]                      ; Cache:cache|valid_way_0[0]                  ; Cache:cache|valid_way_0[0]       ; clk         ; -0.500       ; 2.585      ; 0.756      ;
; -1.553 ; SRAM_Controller:memStage|ps.read                ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; 2.859      ; 1.388      ;
; -1.508 ; SRAM_Controller:memStage|ps.read                ; SRAM_Controller:memStage|ps.en              ; SRAM_Controller:memStage|ps.read ; clk         ; 0.000        ; 2.584      ; 1.658      ;
; -1.008 ; SRAM_Controller:memStage|ps.read                ; SRAM_Controller:memStage|ps.en              ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; 2.584      ; 1.658      ;
; 0.460  ; SRAM_Controller:memStage|ps.idle                ; SRAM_Controller:memStage|ps.idle            ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.460  ; Cache:cache|used_block[0]                       ; Cache:cache|used_block[0]                   ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.460  ; SRAM_Controller:memStage|ps.en                  ; SRAM_Controller:memStage|ps.en              ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.460  ; Cache:cache|valid_way_1[0]                      ; Cache:cache|valid_way_1[0]                  ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.648  ; SRAM_Controller:memStage|ps.waitR               ; SRAM_Controller:memStage|ps.waitR2          ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.671  ; SRAM_Controller:memStage|ps.waitR2              ; SRAM_Controller:memStage|ps.waitR           ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.967      ;
; 0.746  ; Cache:cache|used_block[0]                       ; Cache:cache|valid_way_1[0]                  ; clk                              ; clk         ; 0.000        ; 0.260      ; 1.302      ;
; 0.906  ; CacheController:cache_conteroller|ps.Sread      ; SRAM_Controller:memStage|ps.read            ; clk                              ; clk         ; 0.000        ; -0.001     ; 1.201      ;
; 1.003  ; Cache:cache|used_block[0]                       ; Cache:cache|valid_way_0[0]                  ; clk                              ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.058  ; SRAM_Controller:memStage|ps.waitW               ; SRAM_Controller:memStage|ps.waitW2          ; clk                              ; clk         ; 0.000        ; 0.000      ; 1.354      ;
; 1.067  ; SRAM_Controller:memStage|ps.waitW2              ; SRAM_Controller:memStage|ps.waitW           ; clk                              ; clk         ; 0.000        ; 0.000      ; 1.363      ;
; 1.156  ; SRAM_Controller:memStage|ps.en                  ; Cache:cache|valid_way_1[0]                  ; clk                              ; clk         ; 0.000        ; 0.261      ; 1.713      ;
; 1.215  ; SRAM_Controller:memStage|ps.en                  ; SRAM_Controller:memStage|ps.idle            ; clk                              ; clk         ; 0.000        ; 0.001      ; 1.512      ;
; 1.276  ; SRAM_Controller:memStage|ps.idle                ; Cache:cache|valid_way_1[0]                  ; clk                              ; clk         ; 0.000        ; 0.260      ; 1.832      ;
; 1.283  ; CacheController:cache_conteroller|ps.Sread      ; SRAM_Controller:memStage|ps.idle            ; clk                              ; clk         ; 0.000        ; 0.000      ; 1.579      ;
; 1.420  ; SRAM_Controller:memStage|ps.en                  ; Cache:cache|used_block[0]                   ; clk                              ; clk         ; 0.000        ; 0.001      ; 1.717      ;
; 1.420  ; SRAM_Controller:memStage|ps.en                  ; Cache:cache|valid_way_0[0]                  ; clk                              ; clk         ; 0.000        ; 0.001      ; 1.717      ;
; 1.436  ; SRAM_Controller:memStage|ps.idle                ; SRAM_Controller:memStage|ps.read            ; clk                              ; clk         ; 0.000        ; -0.001     ; 1.731      ;
; 1.466  ; CacheController:cache_conteroller|ps.Swrite     ; SRAM_Controller:memStage|ps.write           ; clk                              ; clk         ; 0.000        ; 0.070      ; 1.832      ;
; 1.483  ; SRAM_Controller:memStage|ps.write               ; SRAM_Controller:memStage|ps.waitW           ; clk                              ; clk         ; 0.000        ; 0.187      ; 1.966      ;
; 1.493  ; CacheController:cache_conteroller|ps.Sread      ; Cache:cache|valid_way_1[0]                  ; clk                              ; clk         ; 0.000        ; 0.260      ; 2.049      ;
; 1.495  ; CacheController:cache_conteroller|ps.idle       ; Cache:cache|valid_way_1[0]                  ; clk                              ; clk         ; 0.000        ; 0.000      ; 1.791      ;
; 1.540  ; SRAM_Controller:memStage|ps.idle                ; Cache:cache|used_block[0]                   ; clk                              ; clk         ; 0.000        ; 0.000      ; 1.836      ;
; 1.540  ; SRAM_Controller:memStage|ps.idle                ; Cache:cache|valid_way_0[0]                  ; clk                              ; clk         ; 0.000        ; 0.000      ; 1.836      ;
; 1.548  ; SRAM_Controller:memStage|ps.idle                ; SRAM_Controller:memStage|ps.en              ; clk                              ; clk         ; 0.000        ; -0.001     ; 1.843      ;
; 1.557  ; CacheController:cache_conteroller|ps.Swrite     ; SRAM_Controller:memStage|ps.idle            ; clk                              ; clk         ; 0.000        ; -0.017     ; 1.836      ;
; 1.582  ; CacheController:cache_conteroller|ns.Sread_381  ; CacheController:cache_conteroller|ps.Sread  ; Cache:cache|valid_way_0[0]       ; clk         ; -0.500       ; -1.278     ; 0.100      ;
; 1.607  ; SRAM_Controller:memStage|ps.idle                ; SRAM_Controller:memStage|ps.write           ; clk                              ; clk         ; 0.000        ; 0.087      ; 1.990      ;
; 1.757  ; CacheController:cache_conteroller|ps.Sread      ; Cache:cache|used_block[0]                   ; clk                              ; clk         ; 0.000        ; 0.000      ; 2.053      ;
; 1.757  ; CacheController:cache_conteroller|ps.Sread      ; Cache:cache|valid_way_0[0]                  ; clk                              ; clk         ; 0.000        ; 0.000      ; 2.053      ;
; 1.759  ; CacheController:cache_conteroller|ps.idle       ; Cache:cache|used_block[0]                   ; clk                              ; clk         ; 0.000        ; -0.260     ; 1.795      ;
; 1.759  ; CacheController:cache_conteroller|ps.idle       ; Cache:cache|valid_way_0[0]                  ; clk                              ; clk         ; 0.000        ; -0.260     ; 1.795      ;
; 1.812  ; CacheController:cache_conteroller|ns.idle_394   ; CacheController:cache_conteroller|ps.idle   ; Cache:cache|valid_way_0[0]       ; clk         ; -0.500       ; -1.016     ; 0.592      ;
; 1.913  ; SRAM_Controller:memStage|ps.write               ; SRAM_Controller:memStage|ps.en              ; clk                              ; clk         ; 0.000        ; -0.088     ; 2.121      ;
; 2.227  ; CacheController:cache_conteroller|ns.Swrite_368 ; CacheController:cache_conteroller|ps.Swrite ; Cache:cache|valid_way_0[0]       ; clk         ; -0.500       ; -1.428     ; 0.595      ;
; 4.541  ; SRAM_Controller:memStage|waitStep[6]            ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.249     ; 2.088      ;
; 4.542  ; SRAM_Controller:memStage|waitStep[6]            ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.249     ; 2.089      ;
; 4.655  ; SRAM_Controller:memStage|waitStep[8]            ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.125     ; 2.326      ;
; 4.656  ; SRAM_Controller:memStage|waitStep[8]            ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.125     ; 2.327      ;
; 4.867  ; SRAM_Controller:memStage|waitStep[6]            ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.249     ; 2.414      ;
; 4.898  ; SRAM_Controller:memStage|waitStep[6]            ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.249     ; 2.445      ;
; 4.904  ; SRAM_Controller:memStage|waitStep[19]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.280     ; 2.420      ;
; 4.906  ; SRAM_Controller:memStage|waitStep[19]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.280     ; 2.422      ;
; 4.913  ; SRAM_Controller:memStage|waitStep[19]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.280     ; 2.429      ;
; 4.914  ; SRAM_Controller:memStage|waitStep[19]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.280     ; 2.430      ;
; 4.915  ; SRAM_Controller:memStage|waitStep[10]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.126     ; 2.585      ;
; 4.916  ; SRAM_Controller:memStage|waitStep[10]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.126     ; 2.586      ;
; 4.933  ; SRAM_Controller:memStage|waitStep[7]            ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.311     ; 2.418      ;
; 4.934  ; SRAM_Controller:memStage|waitStep[7]            ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.311     ; 2.419      ;
; 4.935  ; SRAM_Controller:memStage|waitStep[23]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.248     ; 2.483      ;
; 4.937  ; SRAM_Controller:memStage|waitStep[23]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.248     ; 2.485      ;
; 4.944  ; SRAM_Controller:memStage|waitStep[23]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.248     ; 2.492      ;
; 4.945  ; SRAM_Controller:memStage|waitStep[23]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.248     ; 2.493      ;
; 4.966  ; SRAM_Controller:memStage|waitStep[12]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.159     ; 2.603      ;
; 4.967  ; SRAM_Controller:memStage|waitStep[12]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.159     ; 2.604      ;
; 4.981  ; SRAM_Controller:memStage|waitStep[8]            ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.125     ; 2.652      ;
; 4.996  ; SRAM_Controller:memStage|waitStep[27]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.307     ; 2.485      ;
; 4.998  ; SRAM_Controller:memStage|waitStep[27]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.307     ; 2.487      ;
; 5.004  ; SRAM_Controller:memStage|waitStep[16]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.267     ; 2.533      ;
; 5.005  ; SRAM_Controller:memStage|waitStep[27]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.307     ; 2.494      ;
; 5.006  ; SRAM_Controller:memStage|waitStep[16]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.267     ; 2.535      ;
; 5.006  ; SRAM_Controller:memStage|waitStep[27]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.307     ; 2.495      ;
; 5.012  ; SRAM_Controller:memStage|waitStep[8]            ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.125     ; 2.683      ;
; 5.013  ; SRAM_Controller:memStage|waitStep[16]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.267     ; 2.542      ;
; 5.014  ; SRAM_Controller:memStage|waitStep[16]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.267     ; 2.543      ;
; 5.026  ; SRAM_Controller:memStage|waitStep[5]            ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.157     ; 2.665      ;
; 5.027  ; SRAM_Controller:memStage|waitStep[3]            ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.156     ; 2.667      ;
; 5.027  ; SRAM_Controller:memStage|waitStep[5]            ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.157     ; 2.666      ;
; 5.028  ; SRAM_Controller:memStage|waitStep[3]            ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.156     ; 2.668      ;
; 5.069  ; SRAM_Controller:memStage|waitStep[24]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.306     ; 2.559      ;
; 5.071  ; SRAM_Controller:memStage|waitStep[24]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.306     ; 2.561      ;
; 5.075  ; SRAM_Controller:memStage|waitStep[13]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.159     ; 2.712      ;
; 5.076  ; SRAM_Controller:memStage|waitStep[13]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.159     ; 2.713      ;
; 5.078  ; SRAM_Controller:memStage|waitStep[24]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.306     ; 2.568      ;
; 5.079  ; SRAM_Controller:memStage|waitStep[24]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.306     ; 2.569      ;
; 5.101  ; SRAM_Controller:memStage|waitStep[20]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.302     ; 2.595      ;
; 5.103  ; SRAM_Controller:memStage|waitStep[20]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.302     ; 2.597      ;
; 5.110  ; SRAM_Controller:memStage|waitStep[20]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.302     ; 2.604      ;
; 5.111  ; SRAM_Controller:memStage|waitStep[20]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.302     ; 2.605      ;
; 5.116  ; SRAM_Controller:memStage|waitStep[2]            ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.138     ; 2.774      ;
; 5.117  ; SRAM_Controller:memStage|waitStep[2]            ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.138     ; 2.775      ;
; 5.136  ; SRAM_Controller:memStage|waitStep[9]            ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.301     ; 2.631      ;
; 5.137  ; SRAM_Controller:memStage|waitStep[9]            ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.301     ; 2.632      ;
; 5.241  ; SRAM_Controller:memStage|waitStep[10]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.126     ; 2.911      ;
; 5.246  ; SRAM_Controller:memStage|waitStep[11]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.281     ; 2.761      ;
; 5.247  ; SRAM_Controller:memStage|waitStep[11]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.281     ; 2.762      ;
; 5.250  ; SRAM_Controller:memStage|waitStep[26]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.310     ; 2.736      ;
; 5.252  ; SRAM_Controller:memStage|waitStep[17]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.266     ; 2.782      ;
; 5.252  ; SRAM_Controller:memStage|waitStep[26]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.310     ; 2.738      ;
; 5.254  ; SRAM_Controller:memStage|waitStep[17]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.266     ; 2.784      ;
; 5.259  ; SRAM_Controller:memStage|waitStep[7]            ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.311     ; 2.744      ;
; 5.259  ; SRAM_Controller:memStage|waitStep[26]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.310     ; 2.745      ;
; 5.260  ; SRAM_Controller:memStage|waitStep[26]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.310     ; 2.746      ;
; 5.261  ; SRAM_Controller:memStage|waitStep[17]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -2.266     ; 2.791      ;
+--------+-------------------------------------------------+---------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Cache:cache|valid_way_0[0]'                                                                                                                                                             ;
+--------+---------------------------------------------+-------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.250 ; Cache:cache|valid_way_0[0]                  ; CacheController:cache_conteroller|ns.idle_394   ; Cache:cache|valid_way_0[0] ; Cache:cache|valid_way_0[0] ; 0.000        ; 3.861      ; 1.897      ;
; -1.750 ; Cache:cache|valid_way_0[0]                  ; CacheController:cache_conteroller|ns.idle_394   ; Cache:cache|valid_way_0[0] ; Cache:cache|valid_way_0[0] ; -0.500       ; 3.861      ; 1.897      ;
; 0.574  ; CacheController:cache_conteroller|ps.Swrite ; CacheController:cache_conteroller|ns.Swrite_368 ; clk                        ; Cache:cache|valid_way_0[0] ; -0.500       ; 1.428      ; 1.502      ;
; 0.977  ; SRAM_Controller:memStage|ps.en              ; CacheController:cache_conteroller|ns.Sread_381  ; clk                        ; Cache:cache|valid_way_0[0] ; -0.500       ; 1.279      ; 1.756      ;
; 0.987  ; SRAM_Controller:memStage|ps.en              ; CacheController:cache_conteroller|ns.idle_394   ; clk                        ; Cache:cache|valid_way_0[0] ; -0.500       ; 1.277      ; 1.764      ;
; 0.989  ; SRAM_Controller:memStage|ps.en              ; CacheController:cache_conteroller|ns.Swrite_368 ; clk                        ; Cache:cache|valid_way_0[0] ; -0.500       ; 1.446      ; 1.935      ;
; 1.118  ; CacheController:cache_conteroller|ps.Sread  ; CacheController:cache_conteroller|ns.Sread_381  ; clk                        ; Cache:cache|valid_way_0[0] ; -0.500       ; 1.278      ; 1.896      ;
; 1.321  ; CacheController:cache_conteroller|ps.idle   ; CacheController:cache_conteroller|ns.idle_394   ; clk                        ; Cache:cache|valid_way_0[0] ; -0.500       ; 1.016      ; 1.837      ;
; 1.342  ; Cache:cache|valid_way_1[0]                  ; CacheController:cache_conteroller|ns.idle_394   ; clk                        ; Cache:cache|valid_way_0[0] ; -0.500       ; 1.016      ; 1.858      ;
+--------+---------------------------------------------+-------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; clk   ; Rise       ; clk                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; Cache:cache|used_block[0]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; Cache:cache|used_block[0]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; Cache:cache|valid_way_0[0]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; Cache:cache|valid_way_0[0]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; Cache:cache|valid_way_1[0]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; Cache:cache|valid_way_1[0]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; CacheController:cache_conteroller|ps.Sread  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; CacheController:cache_conteroller|ps.Sread  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; CacheController:cache_conteroller|ps.Swrite ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; CacheController:cache_conteroller|ps.Swrite ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; CacheController:cache_conteroller|ps.idle   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; CacheController:cache_conteroller|ps.idle   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.en              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.en              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.idle            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.idle            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.read            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.read            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitR           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitR           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitR2          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitR2          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitW           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitW           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitW2          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitW2          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.write           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.write           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cache_conteroller|ps.Sread|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cache_conteroller|ps.Sread|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cache_conteroller|ps.Swrite|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cache_conteroller|ps.Swrite|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cache_conteroller|ps.idle|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cache_conteroller|ps.idle|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cache|used_block[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cache|used_block[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cache|valid_way_0[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cache|valid_way_0[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cache|valid_way_1[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cache|valid_way_1[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.en|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.en|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.idle|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.idle|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.read|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.read|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.waitR2|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.waitR2|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.waitR|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.waitR|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.waitW2|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.waitW2|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.waitW|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.waitW|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.write|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.write|clk                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Cache:cache|valid_way_0[0]'                                                                                         ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Fall       ; CacheController:cache_conteroller|ns.Sread_381  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Fall       ; CacheController:cache_conteroller|ns.Sread_381  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Fall       ; CacheController:cache_conteroller|ns.Swrite_368 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Fall       ; CacheController:cache_conteroller|ns.Swrite_368 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Fall       ; CacheController:cache_conteroller|ns.idle_394   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Fall       ; CacheController:cache_conteroller|ns.idle_394   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|ns.Sread_381|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|ns.Sread_381|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|ns.Swrite_368|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|ns.Swrite_368|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|ns.idle_394|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|ns.idle_394|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache|valid_way_0[0]|regout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache|valid_way_0[0]|regout                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_Controller:memStage|ps.read'                                                                               ;
+-------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[24] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[25] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[25] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[26] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[26] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[27] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[27] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[28] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[28] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[29] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[29] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[30] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[30] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[31] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[31] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; memStage|Selector34~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; memStage|Selector34~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector34~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector34~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; memStage|Selector37~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; memStage|Selector37~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|ps.read|regout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|ps.read|regout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[0]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[0]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[10]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[10]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[11]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[11]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[12]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[12]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[13]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[13]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[14]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[14]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[15]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[15]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[16]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[16]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[17]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[17]|datac           ;
+-------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 11.504 ; 11.504 ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 9.864  ; 9.864  ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 10.777 ; 10.777 ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 9.521  ; 9.521  ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 10.157 ; 10.157 ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 11.016 ; 11.016 ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 10.634 ; 10.634 ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 11.026 ; 11.026 ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 9.521  ; 9.521  ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 10.033 ; 10.033 ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 10.886 ; 10.886 ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 9.868  ; 9.868  ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 9.868  ; 9.868  ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 10.876 ; 10.876 ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 11.385 ; 11.385 ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 11.378 ; 11.378 ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 10.777 ; 10.777 ; Rise       ; clk             ;
;  SRAM_DQ[16] ; clk        ; 9.721  ; 9.721  ; Rise       ; clk             ;
;  SRAM_DQ[17] ; clk        ; 11.358 ; 11.358 ; Rise       ; clk             ;
;  SRAM_DQ[18] ; clk        ; 9.741  ; 9.741  ; Rise       ; clk             ;
;  SRAM_DQ[19] ; clk        ; 10.169 ; 10.169 ; Rise       ; clk             ;
;  SRAM_DQ[20] ; clk        ; 10.888 ; 10.888 ; Rise       ; clk             ;
;  SRAM_DQ[21] ; clk        ; 9.638  ; 9.638  ; Rise       ; clk             ;
;  SRAM_DQ[22] ; clk        ; 10.698 ; 10.698 ; Rise       ; clk             ;
;  SRAM_DQ[23] ; clk        ; 11.385 ; 11.385 ; Rise       ; clk             ;
;  SRAM_DQ[24] ; clk        ; 10.340 ; 10.340 ; Rise       ; clk             ;
;  SRAM_DQ[25] ; clk        ; 10.129 ; 10.129 ; Rise       ; clk             ;
;  SRAM_DQ[26] ; clk        ; 11.378 ; 11.378 ; Rise       ; clk             ;
;  SRAM_DQ[27] ; clk        ; 11.504 ; 11.504 ; Rise       ; clk             ;
;  SRAM_DQ[28] ; clk        ; 10.121 ; 10.121 ; Rise       ; clk             ;
;  SRAM_DQ[29] ; clk        ; 11.027 ; 11.027 ; Rise       ; clk             ;
;  SRAM_DQ[30] ; clk        ; 10.875 ; 10.875 ; Rise       ; clk             ;
;  SRAM_DQ[31] ; clk        ; 11.354 ; 11.354 ; Rise       ; clk             ;
;  SRAM_DQ[32] ; clk        ; 9.284  ; 9.284  ; Rise       ; clk             ;
;  SRAM_DQ[33] ; clk        ; 10.698 ; 10.698 ; Rise       ; clk             ;
;  SRAM_DQ[34] ; clk        ; 11.368 ; 11.368 ; Rise       ; clk             ;
;  SRAM_DQ[35] ; clk        ; 9.894  ; 9.894  ; Rise       ; clk             ;
;  SRAM_DQ[36] ; clk        ; 10.777 ; 10.777 ; Rise       ; clk             ;
;  SRAM_DQ[37] ; clk        ; 10.169 ; 10.169 ; Rise       ; clk             ;
;  SRAM_DQ[38] ; clk        ; 10.340 ; 10.340 ; Rise       ; clk             ;
;  SRAM_DQ[39] ; clk        ; 10.129 ; 10.129 ; Rise       ; clk             ;
;  SRAM_DQ[40] ; clk        ; 9.726  ; 9.726  ; Rise       ; clk             ;
;  SRAM_DQ[41] ; clk        ; 10.677 ; 10.677 ; Rise       ; clk             ;
;  SRAM_DQ[42] ; clk        ; 11.017 ; 11.017 ; Rise       ; clk             ;
;  SRAM_DQ[43] ; clk        ; 11.378 ; 11.378 ; Rise       ; clk             ;
;  SRAM_DQ[44] ; clk        ; 9.531  ; 9.531  ; Rise       ; clk             ;
;  SRAM_DQ[45] ; clk        ; 10.121 ; 10.121 ; Rise       ; clk             ;
;  SRAM_DQ[46] ; clk        ; 9.726  ; 9.726  ; Rise       ; clk             ;
;  SRAM_DQ[47] ; clk        ; 8.965  ; 8.965  ; Rise       ; clk             ;
;  SRAM_DQ[48] ; clk        ; 10.888 ; 10.888 ; Rise       ; clk             ;
;  SRAM_DQ[49] ; clk        ; 11.385 ; 11.385 ; Rise       ; clk             ;
;  SRAM_DQ[50] ; clk        ; 10.033 ; 10.033 ; Rise       ; clk             ;
;  SRAM_DQ[51] ; clk        ; 10.131 ; 10.131 ; Rise       ; clk             ;
;  SRAM_DQ[52] ; clk        ; 10.875 ; 10.875 ; Rise       ; clk             ;
;  SRAM_DQ[53] ; clk        ; 10.716 ; 10.716 ; Rise       ; clk             ;
;  SRAM_DQ[54] ; clk        ; 9.788  ; 9.788  ; Rise       ; clk             ;
;  SRAM_DQ[55] ; clk        ; 10.888 ; 10.888 ; Rise       ; clk             ;
;  SRAM_DQ[56] ; clk        ; 10.716 ; 10.716 ; Rise       ; clk             ;
;  SRAM_DQ[57] ; clk        ; 10.330 ; 10.330 ; Rise       ; clk             ;
;  SRAM_DQ[58] ; clk        ; 10.687 ; 10.687 ; Rise       ; clk             ;
;  SRAM_DQ[59] ; clk        ; 11.385 ; 11.385 ; Rise       ; clk             ;
;  SRAM_DQ[60] ; clk        ; 10.868 ; 10.868 ; Rise       ; clk             ;
;  SRAM_DQ[61] ; clk        ; 8.965  ; 8.965  ; Rise       ; clk             ;
;  SRAM_DQ[62] ; clk        ; 10.101 ; 10.101 ; Rise       ; clk             ;
;  SRAM_DQ[63] ; clk        ; 10.875 ; 10.875 ; Rise       ; clk             ;
; SRAM_WE_N    ; clk        ; 10.875 ; 10.875 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 8.098  ; 8.098  ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 8.997  ; 8.997  ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 9.910  ; 9.910  ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 8.654  ; 8.654  ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 9.290  ; 9.290  ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 10.149 ; 10.149 ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 9.767  ; 9.767  ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 10.159 ; 10.159 ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 8.654  ; 8.654  ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 9.166  ; 9.166  ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 9.001  ; 9.001  ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 9.001  ; 9.001  ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 10.009 ; 10.009 ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 10.518 ; 10.518 ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 10.511 ; 10.511 ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 9.910  ; 9.910  ; Rise       ; clk             ;
;  SRAM_DQ[16] ; clk        ; 8.854  ; 8.854  ; Rise       ; clk             ;
;  SRAM_DQ[17] ; clk        ; 10.491 ; 10.491 ; Rise       ; clk             ;
;  SRAM_DQ[18] ; clk        ; 8.874  ; 8.874  ; Rise       ; clk             ;
;  SRAM_DQ[19] ; clk        ; 9.302  ; 9.302  ; Rise       ; clk             ;
;  SRAM_DQ[20] ; clk        ; 10.021 ; 10.021 ; Rise       ; clk             ;
;  SRAM_DQ[21] ; clk        ; 8.771  ; 8.771  ; Rise       ; clk             ;
;  SRAM_DQ[22] ; clk        ; 9.831  ; 9.831  ; Rise       ; clk             ;
;  SRAM_DQ[23] ; clk        ; 10.518 ; 10.518 ; Rise       ; clk             ;
;  SRAM_DQ[24] ; clk        ; 9.473  ; 9.473  ; Rise       ; clk             ;
;  SRAM_DQ[25] ; clk        ; 9.262  ; 9.262  ; Rise       ; clk             ;
;  SRAM_DQ[26] ; clk        ; 10.511 ; 10.511 ; Rise       ; clk             ;
;  SRAM_DQ[27] ; clk        ; 10.637 ; 10.637 ; Rise       ; clk             ;
;  SRAM_DQ[28] ; clk        ; 9.254  ; 9.254  ; Rise       ; clk             ;
;  SRAM_DQ[29] ; clk        ; 10.160 ; 10.160 ; Rise       ; clk             ;
;  SRAM_DQ[30] ; clk        ; 10.008 ; 10.008 ; Rise       ; clk             ;
;  SRAM_DQ[31] ; clk        ; 10.487 ; 10.487 ; Rise       ; clk             ;
;  SRAM_DQ[32] ; clk        ; 8.417  ; 8.417  ; Rise       ; clk             ;
;  SRAM_DQ[33] ; clk        ; 9.831  ; 9.831  ; Rise       ; clk             ;
;  SRAM_DQ[34] ; clk        ; 10.501 ; 10.501 ; Rise       ; clk             ;
;  SRAM_DQ[35] ; clk        ; 9.027  ; 9.027  ; Rise       ; clk             ;
;  SRAM_DQ[36] ; clk        ; 9.910  ; 9.910  ; Rise       ; clk             ;
;  SRAM_DQ[37] ; clk        ; 9.302  ; 9.302  ; Rise       ; clk             ;
;  SRAM_DQ[38] ; clk        ; 9.473  ; 9.473  ; Rise       ; clk             ;
;  SRAM_DQ[39] ; clk        ; 9.262  ; 9.262  ; Rise       ; clk             ;
;  SRAM_DQ[40] ; clk        ; 8.859  ; 8.859  ; Rise       ; clk             ;
;  SRAM_DQ[41] ; clk        ; 9.810  ; 9.810  ; Rise       ; clk             ;
;  SRAM_DQ[42] ; clk        ; 10.150 ; 10.150 ; Rise       ; clk             ;
;  SRAM_DQ[43] ; clk        ; 10.511 ; 10.511 ; Rise       ; clk             ;
;  SRAM_DQ[44] ; clk        ; 8.664  ; 8.664  ; Rise       ; clk             ;
;  SRAM_DQ[45] ; clk        ; 9.254  ; 9.254  ; Rise       ; clk             ;
;  SRAM_DQ[46] ; clk        ; 8.859  ; 8.859  ; Rise       ; clk             ;
;  SRAM_DQ[47] ; clk        ; 8.098  ; 8.098  ; Rise       ; clk             ;
;  SRAM_DQ[48] ; clk        ; 10.021 ; 10.021 ; Rise       ; clk             ;
;  SRAM_DQ[49] ; clk        ; 10.518 ; 10.518 ; Rise       ; clk             ;
;  SRAM_DQ[50] ; clk        ; 9.166  ; 9.166  ; Rise       ; clk             ;
;  SRAM_DQ[51] ; clk        ; 9.264  ; 9.264  ; Rise       ; clk             ;
;  SRAM_DQ[52] ; clk        ; 10.008 ; 10.008 ; Rise       ; clk             ;
;  SRAM_DQ[53] ; clk        ; 9.849  ; 9.849  ; Rise       ; clk             ;
;  SRAM_DQ[54] ; clk        ; 8.921  ; 8.921  ; Rise       ; clk             ;
;  SRAM_DQ[55] ; clk        ; 10.021 ; 10.021 ; Rise       ; clk             ;
;  SRAM_DQ[56] ; clk        ; 9.849  ; 9.849  ; Rise       ; clk             ;
;  SRAM_DQ[57] ; clk        ; 9.463  ; 9.463  ; Rise       ; clk             ;
;  SRAM_DQ[58] ; clk        ; 9.820  ; 9.820  ; Rise       ; clk             ;
;  SRAM_DQ[59] ; clk        ; 10.518 ; 10.518 ; Rise       ; clk             ;
;  SRAM_DQ[60] ; clk        ; 10.001 ; 10.001 ; Rise       ; clk             ;
;  SRAM_DQ[61] ; clk        ; 8.098  ; 8.098  ; Rise       ; clk             ;
;  SRAM_DQ[62] ; clk        ; 9.234  ; 9.234  ; Rise       ; clk             ;
;  SRAM_DQ[63] ; clk        ; 10.008 ; 10.008 ; Rise       ; clk             ;
; SRAM_WE_N    ; clk        ; 10.008 ; 10.008 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; SRAM_Controller:memStage|ps.read ; -1.518 ; -34.492       ;
; clk                              ; -1.490 ; -6.608        ;
; Cache:cache|valid_way_0[0]       ; -0.335 ; -0.943        ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; SRAM_Controller:memStage|ps.read ; -1.477 ; -38.904       ;
; clk                              ; -1.305 ; -3.403        ;
; Cache:cache|valid_way_0[0]       ; -1.029 ; -1.029        ;
+----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -1.222 ; -15.222       ;
; Cache:cache|valid_way_0[0]       ; 0.500  ; 0.000         ;
; SRAM_Controller:memStage|ps.read ; 0.500  ; 0.000         ;
+----------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_Controller:memStage|ps.read'                                                                                                                                                 ;
+--------+--------------------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.518 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.021      ; 2.163      ;
; -1.513 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.024      ; 2.150      ;
; -1.512 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.053      ; 2.186      ;
; -1.499 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.055      ; 2.176      ;
; -1.496 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.024      ; 2.146      ;
; -1.484 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.053      ; 2.148      ;
; -1.459 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.017     ; 2.063      ;
; -1.449 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.035     ; 2.038      ;
; -1.445 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.058      ; 2.127      ;
; -1.444 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.032     ; 2.025      ;
; -1.443 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.003     ; 2.061      ;
; -1.440 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.061      ; 2.114      ;
; -1.439 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.090      ; 2.150      ;
; -1.430 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.001     ; 2.051      ;
; -1.427 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.032     ; 2.021      ;
; -1.426 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.092      ; 2.140      ;
; -1.423 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.061      ; 2.110      ;
; -1.421 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.055      ; 2.087      ;
; -1.415 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.021      ; 2.063      ;
; -1.415 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.003     ; 2.023      ;
; -1.411 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.059      ; 2.094      ;
; -1.411 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.090      ; 2.112      ;
; -1.406 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.013      ; 2.032      ;
; -1.406 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.062      ; 2.081      ;
; -1.405 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.091      ; 2.117      ;
; -1.392 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.093      ; 2.107      ;
; -1.390 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.073     ; 1.938      ;
; -1.389 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.062      ; 2.077      ;
; -1.388 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.014      ; 2.020      ;
; -1.386 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.020      ; 2.027      ;
; -1.377 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.091      ; 2.079      ;
; -1.352 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.021      ; 1.994      ;
; -1.352 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.001     ; 1.962      ;
; -1.348 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.092      ; 2.051      ;
; -1.346 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.035     ; 1.938      ;
; -1.342 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.058      ; 2.027      ;
; -1.337 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.043     ; 1.907      ;
; -1.333 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.050      ; 1.996      ;
; -1.319 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.042     ; 1.895      ;
; -1.315 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.051      ; 1.984      ;
; -1.314 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.093      ; 2.018      ;
; -1.308 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.059      ; 1.994      ;
; -1.305 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.004     ; 1.925      ;
; -1.302 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[19] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.001      ; 1.929      ;
; -1.300 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.001     ; 1.912      ;
; -1.299 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.028      ; 1.948      ;
; -1.299 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.051      ; 1.963      ;
; -1.298 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.040      ; 1.962      ;
; -1.293 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.043      ; 1.949      ;
; -1.292 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.072      ; 1.985      ;
; -1.286 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.030      ; 1.938      ;
; -1.283 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.001     ; 1.908      ;
; -1.281 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.052      ; 1.951      ;
; -1.279 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.074      ; 1.975      ;
; -1.276 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.043      ; 1.945      ;
; -1.271 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.028      ; 1.910      ;
; -1.264 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.072      ; 1.947      ;
; -1.262 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.054      ; 1.940      ;
; -1.257 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.057      ; 1.927      ;
; -1.256 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.086      ; 1.963      ;
; -1.246 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.042     ; 1.825      ;
; -1.243 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.088      ; 1.953      ;
; -1.240 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.057      ; 1.923      ;
; -1.239 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.002      ; 1.862      ;
; -1.237 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[20] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.016      ; 1.865      ;
; -1.233 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[19] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.055     ; 1.804      ;
; -1.229 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[19] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.038      ; 1.893      ;
; -1.228 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.086      ; 1.925      ;
; -1.208 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.030      ; 1.849      ;
; -1.203 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.016      ; 1.840      ;
; -1.202 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.004     ; 1.825      ;
; -1.201 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.053      ; 1.878      ;
; -1.201 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.074      ; 1.886      ;
; -1.200 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.001      ; 1.819      ;
; -1.196 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.056      ; 1.865      ;
; -1.195 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.085      ; 1.901      ;
; -1.195 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.040      ; 1.862      ;
; -1.195 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[19] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.039      ; 1.860      ;
; -1.193 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.012     ; 1.794      ;
; -1.186 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.032      ; 1.831      ;
; -1.182 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.087      ; 1.891      ;
; -1.179 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.056      ; 1.861      ;
; -1.175 ; SRAM_Controller:memStage|waitStep[7] ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.011     ; 1.782      ;
; -1.172 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[17] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.008     ; 1.787      ;
; -1.168 ; SRAM_Controller:memStage|waitStep[6] ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.033      ; 1.819      ;
; -1.168 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[20] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.040     ; 1.740      ;
; -1.167 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.085      ; 1.863      ;
; -1.165 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.088      ; 1.864      ;
; -1.164 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[20] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.053      ; 1.829      ;
; -1.159 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.054      ; 1.840      ;
; -1.150 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.046      ; 1.809      ;
; -1.142 ; SRAM_Controller:memStage|waitStep[0] ; SRAM_Controller:memStage|waitStep[16] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.007     ; 1.757      ;
; -1.142 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.015      ; 1.778      ;
; -1.132 ; SRAM_Controller:memStage|waitStep[3] ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.047      ; 1.797      ;
; -1.131 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.055     ; 1.694      ;
; -1.130 ; SRAM_Controller:memStage|waitStep[2] ; SRAM_Controller:memStage|waitStep[20] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.054      ; 1.796      ;
; -1.127 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.038      ; 1.783      ;
; -1.104 ; SRAM_Controller:memStage|waitStep[5] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.087      ; 1.802      ;
; -1.103 ; SRAM_Controller:memStage|waitStep[4] ; SRAM_Controller:memStage|waitStep[17] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; -0.064     ; 1.662      ;
; -1.099 ; SRAM_Controller:memStage|waitStep[1] ; SRAM_Controller:memStage|waitStep[17] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 1.000        ; 0.029      ; 1.751      ;
+--------+--------------------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                       ;
+--------+---------------------------------------+------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.490 ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.688     ; 1.332      ;
; -1.482 ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.690     ; 1.322      ;
; -1.415 ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.688     ; 1.257      ;
; -1.370 ; SRAM_Controller:memStage|waitStep[15] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.638     ; 1.262      ;
; -1.370 ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.690     ; 1.210      ;
; -1.364 ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.648     ; 1.246      ;
; -1.361 ; SRAM_Controller:memStage|waitStep[0]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.635     ; 1.256      ;
; -1.361 ; SRAM_Controller:memStage|waitStep[4]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.691     ; 1.200      ;
; -1.360 ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.649     ; 1.241      ;
; -1.354 ; SRAM_Controller:memStage|waitStep[14] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.602     ; 1.282      ;
; -1.354 ; SRAM_Controller:memStage|waitStep[1]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.598     ; 1.286      ;
; -1.341 ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.659     ; 1.212      ;
; -1.328 ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.659     ; 1.199      ;
; -1.312 ; SRAM_Controller:memStage|waitStep[11] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.635     ; 1.207      ;
; -1.303 ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.636     ; 1.197      ;
; -1.298 ; SRAM_Controller:memStage|waitStep[20] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.651     ; 1.177      ;
; -1.291 ; SRAM_Controller:memStage|waitStep[2]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.597     ; 1.224      ;
; -1.286 ; SRAM_Controller:memStage|waitStep[17] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.627     ; 1.189      ;
; -1.282 ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.762     ; 1.050      ;
; -1.282 ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.762     ; 1.050      ;
; -1.281 ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.656     ; 1.155      ;
; -1.278 ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.762     ; 1.046      ;
; -1.276 ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.762     ; 1.044      ;
; -1.274 ; SRAM_Controller:memStage|waitStep[9]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.650     ; 1.154      ;
; -1.274 ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.764     ; 1.040      ;
; -1.274 ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.764     ; 1.040      ;
; -1.270 ; SRAM_Controller:memStage|waitStep[13] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.604     ; 1.196      ;
; -1.270 ; SRAM_Controller:memStage|waitStep[15] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.712     ; 1.088      ;
; -1.270 ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.764     ; 1.036      ;
; -1.270 ; SRAM_Controller:memStage|waitStep[15] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.712     ; 1.088      ;
; -1.268 ; SRAM_Controller:memStage|waitStep[5]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.603     ; 1.195      ;
; -1.268 ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.764     ; 1.034      ;
; -1.264 ; SRAM_Controller:memStage|waitStep[7]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.660     ; 1.134      ;
; -1.261 ; SRAM_Controller:memStage|waitStep[0]  ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.709     ; 1.082      ;
; -1.261 ; SRAM_Controller:memStage|waitStep[4]  ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.765     ; 1.026      ;
; -1.261 ; SRAM_Controller:memStage|waitStep[0]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.709     ; 1.082      ;
; -1.261 ; SRAM_Controller:memStage|waitStep[4]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.765     ; 1.026      ;
; -1.257 ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.656     ; 1.131      ;
; -1.254 ; SRAM_Controller:memStage|waitStep[14] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.676     ; 1.108      ;
; -1.254 ; SRAM_Controller:memStage|waitStep[14] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.676     ; 1.108      ;
; -1.254 ; SRAM_Controller:memStage|waitStep[1]  ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.672     ; 1.112      ;
; -1.254 ; SRAM_Controller:memStage|waitStep[1]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.672     ; 1.112      ;
; -1.243 ; SRAM_Controller:memStage|waitStep[3]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.602     ; 1.171      ;
; -1.224 ; SRAM_Controller:memStage|waitStep[12] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.604     ; 1.150      ;
; -1.222 ; SRAM_Controller:memStage|waitStep[16] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.628     ; 1.124      ;
; -1.217 ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.618     ; 1.129      ;
; -1.212 ; SRAM_Controller:memStage|waitStep[11] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.709     ; 1.033      ;
; -1.212 ; SRAM_Controller:memStage|waitStep[11] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.709     ; 1.033      ;
; -1.207 ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.762     ; 0.975      ;
; -1.207 ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.762     ; 0.975      ;
; -1.203 ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.762     ; 0.971      ;
; -1.201 ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.762     ; 0.969      ;
; -1.198 ; SRAM_Controller:memStage|waitStep[10] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.587     ; 1.141      ;
; -1.191 ; SRAM_Controller:memStage|waitStep[2]  ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.671     ; 1.050      ;
; -1.191 ; SRAM_Controller:memStage|waitStep[2]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.671     ; 1.050      ;
; -1.183 ; SRAM_Controller:memStage|waitStep[19] ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.636     ; 1.077      ;
; -1.174 ; SRAM_Controller:memStage|waitStep[9]  ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.724     ; 0.980      ;
; -1.174 ; SRAM_Controller:memStage|waitStep[9]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.724     ; 0.980      ;
; -1.170 ; SRAM_Controller:memStage|waitStep[13] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.678     ; 1.022      ;
; -1.170 ; SRAM_Controller:memStage|waitStep[13] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.678     ; 1.022      ;
; -1.168 ; SRAM_Controller:memStage|waitStep[5]  ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.677     ; 1.021      ;
; -1.168 ; SRAM_Controller:memStage|waitStep[5]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.677     ; 1.021      ;
; -1.164 ; SRAM_Controller:memStage|waitStep[7]  ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.734     ; 0.960      ;
; -1.164 ; SRAM_Controller:memStage|waitStep[7]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.734     ; 0.960      ;
; -1.162 ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.764     ; 0.928      ;
; -1.162 ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.764     ; 0.928      ;
; -1.161 ; SRAM_Controller:memStage|waitStep[15] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.712     ; 0.979      ;
; -1.161 ; SRAM_Controller:memStage|waitStep[15] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.712     ; 0.979      ;
; -1.158 ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.764     ; 0.924      ;
; -1.156 ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.722     ; 0.964      ;
; -1.156 ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.722     ; 0.964      ;
; -1.156 ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.764     ; 0.922      ;
; -1.152 ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.722     ; 0.960      ;
; -1.152 ; SRAM_Controller:memStage|waitStep[0]  ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.709     ; 0.973      ;
; -1.152 ; SRAM_Controller:memStage|waitStep[4]  ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.765     ; 0.917      ;
; -1.152 ; SRAM_Controller:memStage|waitStep[0]  ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.709     ; 0.973      ;
; -1.152 ; SRAM_Controller:memStage|waitStep[4]  ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.765     ; 0.917      ;
; -1.152 ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.723     ; 0.959      ;
; -1.152 ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.723     ; 0.959      ;
; -1.150 ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.722     ; 0.958      ;
; -1.148 ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.723     ; 0.955      ;
; -1.146 ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.723     ; 0.953      ;
; -1.145 ; SRAM_Controller:memStage|waitStep[14] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.676     ; 0.999      ;
; -1.145 ; SRAM_Controller:memStage|waitStep[14] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.676     ; 0.999      ;
; -1.145 ; SRAM_Controller:memStage|waitStep[1]  ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.672     ; 1.003      ;
; -1.145 ; SRAM_Controller:memStage|waitStep[1]  ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.672     ; 1.003      ;
; -1.143 ; SRAM_Controller:memStage|waitStep[3]  ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.676     ; 0.997      ;
; -1.143 ; SRAM_Controller:memStage|waitStep[3]  ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.676     ; 0.997      ;
; -1.133 ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.733     ; 0.930      ;
; -1.133 ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.733     ; 0.930      ;
; -1.129 ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.733     ; 0.926      ;
; -1.128 ; SRAM_Controller:memStage|waitStep[8]  ; SRAM_Controller:memStage|ps.en     ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.587     ; 1.071      ;
; -1.127 ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.733     ; 0.924      ;
; -1.124 ; SRAM_Controller:memStage|waitStep[12] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.678     ; 0.976      ;
; -1.124 ; SRAM_Controller:memStage|waitStep[12] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.678     ; 0.976      ;
; -1.120 ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.733     ; 0.917      ;
; -1.120 ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.waitW2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.733     ; 0.917      ;
; -1.116 ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.waitR2 ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.733     ; 0.913      ;
; -1.114 ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.waitR  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.733     ; 0.911      ;
; -1.103 ; SRAM_Controller:memStage|waitStep[11] ; SRAM_Controller:memStage|ps.waitW  ; SRAM_Controller:memStage|ps.read ; clk         ; 0.500        ; -0.709     ; 0.924      ;
+--------+---------------------------------------+------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Cache:cache|valid_way_0[0]'                                                                                                                                                            ;
+--------+---------------------------------------------+-------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.335 ; CacheController:cache_conteroller|ps.Sread  ; CacheController:cache_conteroller|ns.Sread_381  ; clk                        ; Cache:cache|valid_way_0[0] ; 0.500        ; 0.196      ; 0.704      ;
; -0.333 ; SRAM_Controller:memStage|ps.en              ; CacheController:cache_conteroller|ns.Swrite_368 ; clk                        ; Cache:cache|valid_way_0[0] ; 0.500        ; 0.257      ; 0.707      ;
; -0.275 ; SRAM_Controller:memStage|ps.en              ; CacheController:cache_conteroller|ns.idle_394   ; clk                        ; Cache:cache|valid_way_0[0] ; 0.500        ; 0.196      ; 0.643      ;
; -0.269 ; SRAM_Controller:memStage|ps.en              ; CacheController:cache_conteroller|ns.Sread_381  ; clk                        ; Cache:cache|valid_way_0[0] ; 0.500        ; 0.197      ; 0.639      ;
; -0.218 ; CacheController:cache_conteroller|ps.idle   ; CacheController:cache_conteroller|ns.idle_394   ; clk                        ; Cache:cache|valid_way_0[0] ; 0.500        ; 0.277      ; 0.667      ;
; -0.217 ; CacheController:cache_conteroller|ps.Swrite ; CacheController:cache_conteroller|ns.Swrite_368 ; clk                        ; Cache:cache|valid_way_0[0] ; 0.500        ; 0.240      ; 0.574      ;
; -0.214 ; Cache:cache|valid_way_1[0]                  ; CacheController:cache_conteroller|ns.idle_394   ; clk                        ; Cache:cache|valid_way_0[0] ; 0.500        ; 0.277      ; 0.663      ;
; 1.201  ; Cache:cache|valid_way_0[0]                  ; CacheController:cache_conteroller|ns.idle_394   ; Cache:cache|valid_way_0[0] ; Cache:cache|valid_way_0[0] ; 0.500        ; 1.568      ; 0.674      ;
; 1.701  ; Cache:cache|valid_way_0[0]                  ; CacheController:cache_conteroller|ns.idle_394   ; Cache:cache|valid_way_0[0] ; Cache:cache|valid_way_0[0] ; 1.000        ; 1.568      ; 0.674      ;
+--------+---------------------------------------------+-------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_Controller:memStage|ps.read'                                                                                                                                                   ;
+--------+---------------------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.477 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[6]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 1.988      ; 0.646      ;
; -1.424 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.008      ; 0.719      ;
; -1.423 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[0]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.007      ; 0.719      ;
; -1.419 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[16] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.000      ; 0.716      ;
; -1.419 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[17] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 1.999      ; 0.715      ;
; -1.419 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[19] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.008      ; 0.724      ;
; -1.321 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[4]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.063      ; 0.877      ;
; -1.320 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.060      ; 0.875      ;
; -1.317 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.062      ; 0.880      ;
; -1.315 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.060      ; 0.880      ;
; -1.314 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.062      ; 0.883      ;
; -1.272 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.028      ; 0.891      ;
; -1.271 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.028      ; 0.892      ;
; -1.271 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[11] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.007      ; 0.871      ;
; -1.265 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[15] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.010      ; 0.880      ;
; -1.210 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.031      ; 0.956      ;
; -1.207 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.031      ; 0.959      ;
; -1.207 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[7]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.032      ; 0.960      ;
; -1.187 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[14] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 1.974      ; 0.922      ;
; -1.178 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[1]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 1.970      ; 0.927      ;
; -1.170 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[2]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 1.969      ; 0.934      ;
; -1.120 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[12] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 1.976      ; 0.991      ;
; -1.106 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[3]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 1.974      ; 1.003      ;
; -1.105 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[13] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 1.976      ; 1.006      ;
; -1.079 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[20] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.023      ; 1.079      ;
; -1.067 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.020      ; 1.088      ;
; -1.065 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.021      ; 1.091      ;
; -1.043 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[5]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 1.975      ; 1.067      ;
; -1.035 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 1.990      ; 1.090      ;
; -1.020 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[9]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 2.022      ; 1.137      ;
; -0.977 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[6]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 1.988      ; 0.646      ;
; -0.954 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[10] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 1.959      ; 1.140      ;
; -0.924 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[18] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.008      ; 0.719      ;
; -0.923 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[0]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.007      ; 0.719      ;
; -0.919 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[16] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.000      ; 0.716      ;
; -0.919 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[17] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 1.999      ; 0.715      ;
; -0.919 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[19] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.008      ; 0.724      ;
; -0.904 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[8]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 1.959      ; 1.190      ;
; -0.821 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[4]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.063      ; 0.877      ;
; -0.820 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.060      ; 0.875      ;
; -0.817 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.062      ; 0.880      ;
; -0.815 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[29] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.060      ; 0.880      ;
; -0.814 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.062      ; 0.883      ;
; -0.772 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[27] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.028      ; 0.891      ;
; -0.771 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[24] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.028      ; 0.892      ;
; -0.771 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[11] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.007      ; 0.871      ;
; -0.765 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[15] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.010      ; 0.880      ;
; -0.710 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[26] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.031      ; 0.956      ;
; -0.707 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[25] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.031      ; 0.959      ;
; -0.707 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[7]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.032      ; 0.960      ;
; -0.687 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[14] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 1.974      ; 0.922      ;
; -0.678 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[1]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 1.970      ; 0.927      ;
; -0.670 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[2]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 1.969      ; 0.934      ;
; -0.620 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[12] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 1.976      ; 0.991      ;
; -0.606 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[3]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 1.974      ; 1.003      ;
; -0.605 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[13] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 1.976      ; 1.006      ;
; -0.579 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[20] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.023      ; 1.079      ;
; -0.567 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[21] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.020      ; 1.088      ;
; -0.565 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[22] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.021      ; 1.091      ;
; -0.543 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[5]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 1.975      ; 1.067      ;
; -0.535 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[23] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 1.990      ; 1.090      ;
; -0.520 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[9]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 2.022      ; 1.137      ;
; -0.454 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[10] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 1.959      ; 1.140      ;
; -0.404 ; SRAM_Controller:memStage|ps.read      ; SRAM_Controller:memStage|waitStep[8]  ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; -0.500       ; 1.959      ; 1.190      ;
; 0.322  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[13] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.760      ; 0.582      ;
; 0.353  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[11] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.791      ; 0.644      ;
; 0.355  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[15] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.794      ; 0.649      ;
; 0.383  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[5]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.759      ; 0.642      ;
; 0.410  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[9]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.806      ; 0.716      ;
; 0.418  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[0]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.791      ; 0.709      ;
; 0.420  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[19] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.792      ; 0.712      ;
; 0.420  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[22] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.805      ; 0.725      ;
; 0.434  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[12] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.760      ; 0.694      ;
; 0.435  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[14] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.758      ; 0.693      ;
; 0.436  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[4]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.847      ; 0.783      ;
; 0.441  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[30] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.844      ; 0.785      ;
; 0.441  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[31] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.846      ; 0.787      ;
; 0.443  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[28] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.846      ; 0.789      ;
; 0.447  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[20] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.807      ; 0.754      ;
; 0.448  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[3]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.758      ; 0.706      ;
; 0.451  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[23] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.774      ; 0.725      ;
; 0.456  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[6]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.772      ; 0.728      ;
; 0.458  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[21] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.804      ; 0.762      ;
; 0.474  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[29] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.844      ; 0.818      ;
; 0.476  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[18] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.792      ; 0.768      ;
; 0.480  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[17] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.783      ; 0.763      ;
; 0.487  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[16] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.784      ; 0.771      ;
; 0.493  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[7]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.816      ; 0.809      ;
; 0.497  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[25] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.815      ; 0.812      ;
; 0.501  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[26] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.815      ; 0.816      ;
; 0.525  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[24] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.812      ; 0.837      ;
; 0.525  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[27] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.812      ; 0.837      ;
; 0.530  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[8]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.743      ; 0.773      ;
; 0.531  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[10] ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.743      ; 0.774      ;
; 0.579  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[1]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.754      ; 0.833      ;
; 0.587  ; SRAM_Controller:memStage|ps.write     ; SRAM_Controller:memStage|waitStep[2]  ; clk                              ; SRAM_Controller:memStage|ps.read ; -0.500       ; 0.753      ; 0.840      ;
; 0.733  ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|waitStep[31] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 0.000      ; 0.733      ;
; 0.747  ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|waitStep[28] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 0.000      ; 0.747      ;
; 0.749  ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|waitStep[30] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 0.000      ; 0.749      ;
; 0.762  ; SRAM_Controller:memStage|waitStep[11] ; SRAM_Controller:memStage|waitStep[11] ; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0.000        ; 0.000      ; 0.762      ;
+--------+---------------------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                           ;
+--------+-------------------------------------------------+---------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                     ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.305 ; Cache:cache|valid_way_0[0]                      ; Cache:cache|valid_way_0[0]                  ; Cache:cache|valid_way_0[0]       ; clk         ; 0.000        ; 1.373      ; 0.351      ;
; -1.065 ; SRAM_Controller:memStage|ps.read                ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; 0.000        ; 1.298      ; 0.516      ;
; -1.033 ; SRAM_Controller:memStage|ps.read                ; SRAM_Controller:memStage|ps.en              ; SRAM_Controller:memStage|ps.read ; clk         ; 0.000        ; 1.372      ; 0.622      ;
; -0.805 ; Cache:cache|valid_way_0[0]                      ; Cache:cache|valid_way_0[0]                  ; Cache:cache|valid_way_0[0]       ; clk         ; -0.500       ; 1.373      ; 0.351      ;
; -0.565 ; SRAM_Controller:memStage|ps.read                ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; 1.298      ; 0.516      ;
; -0.533 ; SRAM_Controller:memStage|ps.read                ; SRAM_Controller:memStage|ps.en              ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; 1.372      ; 0.622      ;
; 0.203  ; SRAM_Controller:memStage|ps.idle                ; SRAM_Controller:memStage|ps.idle            ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203  ; Cache:cache|used_block[0]                       ; Cache:cache|used_block[0]                   ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203  ; SRAM_Controller:memStage|ps.en                  ; SRAM_Controller:memStage|ps.en              ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203  ; Cache:cache|valid_way_1[0]                      ; Cache:cache|valid_way_1[0]                  ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.228  ; SRAM_Controller:memStage|ps.waitR               ; SRAM_Controller:memStage|ps.waitR2          ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.376      ;
; 0.239  ; SRAM_Controller:memStage|ps.waitR2              ; SRAM_Controller:memStage|ps.waitR           ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.387      ;
; 0.315  ; CacheController:cache_conteroller|ps.Sread      ; SRAM_Controller:memStage|ps.read            ; clk                              ; clk         ; 0.000        ; -0.001     ; 0.462      ;
; 0.338  ; Cache:cache|used_block[0]                       ; Cache:cache|valid_way_0[0]                  ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.356  ; SRAM_Controller:memStage|ps.waitW2              ; SRAM_Controller:memStage|ps.waitW           ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.504      ;
; 0.359  ; SRAM_Controller:memStage|ps.waitW               ; SRAM_Controller:memStage|ps.waitW2          ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.423  ; Cache:cache|used_block[0]                       ; Cache:cache|valid_way_1[0]                  ; clk                              ; clk         ; 0.000        ; -0.082     ; 0.489      ;
; 0.424  ; CacheController:cache_conteroller|ps.Sread      ; SRAM_Controller:memStage|ps.idle            ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.572      ;
; 0.433  ; CacheController:cache_conteroller|ps.idle       ; Cache:cache|used_block[0]                   ; clk                              ; clk         ; 0.000        ; 0.082      ; 0.663      ;
; 0.433  ; CacheController:cache_conteroller|ps.idle       ; Cache:cache|valid_way_0[0]                  ; clk                              ; clk         ; 0.000        ; 0.082      ; 0.663      ;
; 0.435  ; SRAM_Controller:memStage|ps.en                  ; SRAM_Controller:memStage|ps.idle            ; clk                              ; clk         ; 0.000        ; 0.001      ; 0.584      ;
; 0.480  ; SRAM_Controller:memStage|ps.write               ; SRAM_Controller:memStage|ps.en              ; clk                              ; clk         ; 0.000        ; 0.156      ; 0.784      ;
; 0.488  ; SRAM_Controller:memStage|ps.en                  ; Cache:cache|used_block[0]                   ; clk                              ; clk         ; 0.000        ; 0.001      ; 0.637      ;
; 0.488  ; SRAM_Controller:memStage|ps.en                  ; Cache:cache|valid_way_0[0]                  ; clk                              ; clk         ; 0.000        ; 0.001      ; 0.637      ;
; 0.496  ; SRAM_Controller:memStage|ps.write               ; SRAM_Controller:memStage|ps.waitW           ; clk                              ; clk         ; 0.000        ; 0.082      ; 0.726      ;
; 0.512  ; CacheController:cache_conteroller|ps.idle       ; Cache:cache|valid_way_1[0]                  ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.515  ; SRAM_Controller:memStage|ps.idle                ; SRAM_Controller:memStage|ps.read            ; clk                              ; clk         ; 0.000        ; -0.001     ; 0.662      ;
; 0.523  ; SRAM_Controller:memStage|ps.idle                ; Cache:cache|used_block[0]                   ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.523  ; SRAM_Controller:memStage|ps.idle                ; Cache:cache|valid_way_0[0]                  ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.536  ; SRAM_Controller:memStage|ps.idle                ; SRAM_Controller:memStage|ps.en              ; clk                              ; clk         ; 0.000        ; -0.001     ; 0.683      ;
; 0.552  ; CacheController:cache_conteroller|ps.Swrite     ; SRAM_Controller:memStage|ps.idle            ; clk                              ; clk         ; 0.000        ; -0.016     ; 0.684      ;
; 0.567  ; SRAM_Controller:memStage|ps.en                  ; Cache:cache|valid_way_1[0]                  ; clk                              ; clk         ; 0.000        ; -0.081     ; 0.634      ;
; 0.588  ; CacheController:cache_conteroller|ns.Sread_381  ; CacheController:cache_conteroller|ps.Sread  ; Cache:cache|valid_way_0[0]       ; clk         ; -0.500       ; -0.196     ; 0.040      ;
; 0.595  ; CacheController:cache_conteroller|ps.Sread      ; Cache:cache|used_block[0]                   ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.595  ; CacheController:cache_conteroller|ps.Sread      ; Cache:cache|valid_way_0[0]                  ; clk                              ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.602  ; SRAM_Controller:memStage|ps.idle                ; Cache:cache|valid_way_1[0]                  ; clk                              ; clk         ; 0.000        ; -0.082     ; 0.668      ;
; 0.674  ; CacheController:cache_conteroller|ps.Sread      ; Cache:cache|valid_way_1[0]                  ; clk                              ; clk         ; 0.000        ; -0.082     ; 0.740      ;
; 0.701  ; CacheController:cache_conteroller|ps.Swrite     ; SRAM_Controller:memStage|ps.write           ; clk                              ; clk         ; 0.000        ; -0.173     ; 0.676      ;
; 0.735  ; SRAM_Controller:memStage|ps.idle                ; SRAM_Controller:memStage|ps.write           ; clk                              ; clk         ; 0.000        ; -0.157     ; 0.726      ;
; 0.794  ; CacheController:cache_conteroller|ns.Swrite_368 ; CacheController:cache_conteroller|ps.Swrite ; Cache:cache|valid_way_0[0]       ; clk         ; -0.500       ; -0.240     ; 0.202      ;
; 0.848  ; CacheController:cache_conteroller|ns.idle_394   ; CacheController:cache_conteroller|ps.idle   ; Cache:cache|valid_way_0[0]       ; clk         ; -0.500       ; -0.277     ; 0.219      ;
; 1.737  ; SRAM_Controller:memStage|waitStep[6]            ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.690     ; 0.695      ;
; 1.737  ; SRAM_Controller:memStage|waitStep[6]            ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.690     ; 0.695      ;
; 1.801  ; SRAM_Controller:memStage|waitStep[8]            ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.661     ; 0.788      ;
; 1.801  ; SRAM_Controller:memStage|waitStep[8]            ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.661     ; 0.788      ;
; 1.846  ; SRAM_Controller:memStage|waitStep[6]            ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.690     ; 0.804      ;
; 1.846  ; SRAM_Controller:memStage|waitStep[6]            ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.690     ; 0.804      ;
; 1.851  ; SRAM_Controller:memStage|waitStep[19]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.710     ; 0.789      ;
; 1.853  ; SRAM_Controller:memStage|waitStep[19]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.710     ; 0.791      ;
; 1.857  ; SRAM_Controller:memStage|waitStep[19]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.710     ; 0.795      ;
; 1.857  ; SRAM_Controller:memStage|waitStep[19]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.710     ; 0.795      ;
; 1.871  ; SRAM_Controller:memStage|waitStep[10]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.661     ; 0.858      ;
; 1.871  ; SRAM_Controller:memStage|waitStep[10]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.661     ; 0.858      ;
; 1.885  ; SRAM_Controller:memStage|waitStep[23]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.692     ; 0.841      ;
; 1.887  ; SRAM_Controller:memStage|waitStep[23]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.692     ; 0.843      ;
; 1.890  ; SRAM_Controller:memStage|waitStep[16]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.702     ; 0.836      ;
; 1.891  ; SRAM_Controller:memStage|waitStep[23]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.692     ; 0.847      ;
; 1.891  ; SRAM_Controller:memStage|waitStep[23]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.692     ; 0.847      ;
; 1.892  ; SRAM_Controller:memStage|waitStep[16]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.702     ; 0.838      ;
; 1.896  ; SRAM_Controller:memStage|waitStep[16]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.702     ; 0.842      ;
; 1.896  ; SRAM_Controller:memStage|waitStep[16]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.702     ; 0.842      ;
; 1.897  ; SRAM_Controller:memStage|waitStep[12]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.678     ; 0.867      ;
; 1.897  ; SRAM_Controller:memStage|waitStep[12]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.678     ; 0.867      ;
; 1.910  ; SRAM_Controller:memStage|waitStep[8]            ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.661     ; 0.897      ;
; 1.910  ; SRAM_Controller:memStage|waitStep[8]            ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.661     ; 0.897      ;
; 1.916  ; SRAM_Controller:memStage|waitStep[3]            ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.676     ; 0.888      ;
; 1.916  ; SRAM_Controller:memStage|waitStep[3]            ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.676     ; 0.888      ;
; 1.925  ; SRAM_Controller:memStage|waitStep[27]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.730     ; 0.843      ;
; 1.927  ; SRAM_Controller:memStage|waitStep[27]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.730     ; 0.845      ;
; 1.931  ; SRAM_Controller:memStage|waitStep[27]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.730     ; 0.849      ;
; 1.931  ; SRAM_Controller:memStage|waitStep[27]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.730     ; 0.849      ;
; 1.937  ; SRAM_Controller:memStage|waitStep[7]            ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.734     ; 0.851      ;
; 1.937  ; SRAM_Controller:memStage|waitStep[7]            ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.734     ; 0.851      ;
; 1.941  ; SRAM_Controller:memStage|waitStep[5]            ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.677     ; 0.912      ;
; 1.941  ; SRAM_Controller:memStage|waitStep[5]            ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.677     ; 0.912      ;
; 1.943  ; SRAM_Controller:memStage|waitStep[13]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.678     ; 0.913      ;
; 1.943  ; SRAM_Controller:memStage|waitStep[13]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.678     ; 0.913      ;
; 1.946  ; SRAM_Controller:memStage|waitStep[6]            ; SRAM_Controller:memStage|ps.en              ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.616     ; 0.978      ;
; 1.947  ; SRAM_Controller:memStage|waitStep[9]            ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.724     ; 0.871      ;
; 1.947  ; SRAM_Controller:memStage|waitStep[9]            ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.724     ; 0.871      ;
; 1.949  ; SRAM_Controller:memStage|waitStep[24]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.730     ; 0.867      ;
; 1.951  ; SRAM_Controller:memStage|waitStep[24]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.730     ; 0.869      ;
; 1.954  ; SRAM_Controller:memStage|waitStep[17]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.701     ; 0.901      ;
; 1.955  ; SRAM_Controller:memStage|waitStep[24]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.730     ; 0.873      ;
; 1.955  ; SRAM_Controller:memStage|waitStep[24]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.730     ; 0.873      ;
; 1.956  ; SRAM_Controller:memStage|waitStep[17]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.701     ; 0.903      ;
; 1.960  ; SRAM_Controller:memStage|waitStep[17]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.701     ; 0.907      ;
; 1.960  ; SRAM_Controller:memStage|waitStep[17]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.701     ; 0.907      ;
; 1.964  ; SRAM_Controller:memStage|waitStep[2]            ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.671     ; 0.941      ;
; 1.964  ; SRAM_Controller:memStage|waitStep[2]            ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.671     ; 0.941      ;
; 1.966  ; SRAM_Controller:memStage|waitStep[20]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.725     ; 0.889      ;
; 1.968  ; SRAM_Controller:memStage|waitStep[20]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.725     ; 0.891      ;
; 1.971  ; SRAM_Controller:memStage|waitStep[18]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.710     ; 0.909      ;
; 1.972  ; SRAM_Controller:memStage|waitStep[20]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.725     ; 0.895      ;
; 1.972  ; SRAM_Controller:memStage|waitStep[20]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.725     ; 0.895      ;
; 1.973  ; SRAM_Controller:memStage|waitStep[18]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.710     ; 0.911      ;
; 1.977  ; SRAM_Controller:memStage|waitStep[18]           ; SRAM_Controller:memStage|ps.waitW           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.710     ; 0.915      ;
; 1.977  ; SRAM_Controller:memStage|waitStep[18]           ; SRAM_Controller:memStage|ps.waitW2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.710     ; 0.915      ;
; 1.980  ; SRAM_Controller:memStage|waitStep[10]           ; SRAM_Controller:memStage|ps.waitR           ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.661     ; 0.967      ;
; 1.980  ; SRAM_Controller:memStage|waitStep[10]           ; SRAM_Controller:memStage|ps.waitR2          ; SRAM_Controller:memStage|ps.read ; clk         ; -0.500       ; -0.661     ; 0.967      ;
+--------+-------------------------------------------------+---------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Cache:cache|valid_way_0[0]'                                                                                                                                                             ;
+--------+---------------------------------------------+-------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.029 ; Cache:cache|valid_way_0[0]                  ; CacheController:cache_conteroller|ns.idle_394   ; Cache:cache|valid_way_0[0] ; Cache:cache|valid_way_0[0] ; 0.000        ; 1.568      ; 0.674      ;
; -0.529 ; Cache:cache|valid_way_0[0]                  ; CacheController:cache_conteroller|ns.idle_394   ; Cache:cache|valid_way_0[0] ; Cache:cache|valid_way_0[0] ; -0.500       ; 1.568      ; 0.674      ;
; 0.834  ; CacheController:cache_conteroller|ps.Swrite ; CacheController:cache_conteroller|ns.Swrite_368 ; clk                        ; Cache:cache|valid_way_0[0] ; -0.500       ; 0.240      ; 0.574      ;
; 0.886  ; Cache:cache|valid_way_1[0]                  ; CacheController:cache_conteroller|ns.idle_394   ; clk                        ; Cache:cache|valid_way_0[0] ; -0.500       ; 0.277      ; 0.663      ;
; 0.890  ; CacheController:cache_conteroller|ps.idle   ; CacheController:cache_conteroller|ns.idle_394   ; clk                        ; Cache:cache|valid_way_0[0] ; -0.500       ; 0.277      ; 0.667      ;
; 0.942  ; SRAM_Controller:memStage|ps.en              ; CacheController:cache_conteroller|ns.Sread_381  ; clk                        ; Cache:cache|valid_way_0[0] ; -0.500       ; 0.197      ; 0.639      ;
; 0.947  ; SRAM_Controller:memStage|ps.en              ; CacheController:cache_conteroller|ns.idle_394   ; clk                        ; Cache:cache|valid_way_0[0] ; -0.500       ; 0.196      ; 0.643      ;
; 0.950  ; SRAM_Controller:memStage|ps.en              ; CacheController:cache_conteroller|ns.Swrite_368 ; clk                        ; Cache:cache|valid_way_0[0] ; -0.500       ; 0.257      ; 0.707      ;
; 1.008  ; CacheController:cache_conteroller|ps.Sread  ; CacheController:cache_conteroller|ns.Sread_381  ; clk                        ; Cache:cache|valid_way_0[0] ; -0.500       ; 0.196      ; 0.704      ;
+--------+---------------------------------------------+-------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cache:cache|used_block[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cache:cache|used_block[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cache:cache|valid_way_0[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cache:cache|valid_way_0[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cache:cache|valid_way_1[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cache:cache|valid_way_1[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CacheController:cache_conteroller|ps.Sread  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CacheController:cache_conteroller|ps.Sread  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CacheController:cache_conteroller|ps.Swrite ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CacheController:cache_conteroller|ps.Swrite ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CacheController:cache_conteroller|ps.idle   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CacheController:cache_conteroller|ps.idle   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.en              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.en              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.idle            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.idle            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.read            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.read            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitR           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitR           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitR2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitR2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitW           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitW           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitW2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.waitW2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SRAM_Controller:memStage|ps.write           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_Controller:memStage|ps.write           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cache_conteroller|ps.Sread|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cache_conteroller|ps.Sread|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cache_conteroller|ps.Swrite|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cache_conteroller|ps.Swrite|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cache_conteroller|ps.idle|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cache_conteroller|ps.idle|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cache|used_block[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cache|used_block[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cache|valid_way_0[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cache|valid_way_0[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cache|valid_way_1[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cache|valid_way_1[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.en|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.en|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.idle|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.idle|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.read|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.read|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.waitR2|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.waitR2|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.waitR|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.waitR|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.waitW2|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.waitW2|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.waitW|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.waitW|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; memStage|ps.write|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; memStage|ps.write|clk                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Cache:cache|valid_way_0[0]'                                                                                         ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Fall       ; CacheController:cache_conteroller|ns.Sread_381  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Fall       ; CacheController:cache_conteroller|ns.Sread_381  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Fall       ; CacheController:cache_conteroller|ns.Swrite_368 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Fall       ; CacheController:cache_conteroller|ns.Swrite_368 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Fall       ; CacheController:cache_conteroller|ns.idle_394   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Fall       ; CacheController:cache_conteroller|ns.idle_394   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|Selector0~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|ns.Sread_381|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|ns.Sread_381|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|ns.Swrite_368|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|ns.Swrite_368|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|ns.idle_394|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache_conteroller|ns.idle_394|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Cache:cache|valid_way_0[0] ; Rise       ; cache|valid_way_0[0]|regout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Cache:cache|valid_way_0[0] ; Rise       ; cache|valid_way_0[0]|regout                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_Controller:memStage|ps.read'                                                                               ;
+-------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[24] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[25] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[25] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[26] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[26] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[27] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[27] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[28] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[28] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[29] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[29] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[30] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[30] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[31] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[31] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; SRAM_Controller:memStage|waitStep[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; memStage|Selector34~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; memStage|Selector34~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector34~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector34~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Fall       ; memStage|Selector37~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Fall       ; memStage|Selector37~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|Selector37~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|ps.read|regout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|ps.read|regout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[0]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[0]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[10]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[10]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[11]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[11]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[12]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[12]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[13]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[13]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[14]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[14]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[15]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[15]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[16]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[16]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[17]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Controller:memStage|ps.read ; Rise       ; memStage|waitStep[17]|datac           ;
+-------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 4.911 ; 4.911 ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 4.294 ; 4.294 ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 4.575 ; 4.575 ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 4.108 ; 4.108 ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 4.397 ; 4.397 ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 4.695 ; 4.695 ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 4.600 ; 4.600 ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 4.108 ; 4.108 ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 4.387 ; 4.387 ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 4.718 ; 4.718 ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 4.708 ; 4.708 ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 4.824 ; 4.824 ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 4.575 ; 4.575 ; Rise       ; clk             ;
;  SRAM_DQ[16] ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  SRAM_DQ[17] ; clk        ; 4.804 ; 4.804 ; Rise       ; clk             ;
;  SRAM_DQ[18] ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
;  SRAM_DQ[19] ; clk        ; 4.412 ; 4.412 ; Rise       ; clk             ;
;  SRAM_DQ[20] ; clk        ; 4.720 ; 4.720 ; Rise       ; clk             ;
;  SRAM_DQ[21] ; clk        ; 4.183 ; 4.183 ; Rise       ; clk             ;
;  SRAM_DQ[22] ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
;  SRAM_DQ[23] ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
;  SRAM_DQ[24] ; clk        ; 4.398 ; 4.398 ; Rise       ; clk             ;
;  SRAM_DQ[25] ; clk        ; 4.378 ; 4.378 ; Rise       ; clk             ;
;  SRAM_DQ[26] ; clk        ; 4.824 ; 4.824 ; Rise       ; clk             ;
;  SRAM_DQ[27] ; clk        ; 4.911 ; 4.911 ; Rise       ; clk             ;
;  SRAM_DQ[28] ; clk        ; 4.275 ; 4.275 ; Rise       ; clk             ;
;  SRAM_DQ[29] ; clk        ; 4.748 ; 4.748 ; Rise       ; clk             ;
;  SRAM_DQ[30] ; clk        ; 4.707 ; 4.707 ; Rise       ; clk             ;
;  SRAM_DQ[31] ; clk        ; 4.816 ; 4.816 ; Rise       ; clk             ;
;  SRAM_DQ[32] ; clk        ; 4.035 ; 4.035 ; Rise       ; clk             ;
;  SRAM_DQ[33] ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
;  SRAM_DQ[34] ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  SRAM_DQ[35] ; clk        ; 4.324 ; 4.324 ; Rise       ; clk             ;
;  SRAM_DQ[36] ; clk        ; 4.575 ; 4.575 ; Rise       ; clk             ;
;  SRAM_DQ[37] ; clk        ; 4.412 ; 4.412 ; Rise       ; clk             ;
;  SRAM_DQ[38] ; clk        ; 4.398 ; 4.398 ; Rise       ; clk             ;
;  SRAM_DQ[39] ; clk        ; 4.378 ; 4.378 ; Rise       ; clk             ;
;  SRAM_DQ[40] ; clk        ; 4.137 ; 4.137 ; Rise       ; clk             ;
;  SRAM_DQ[41] ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  SRAM_DQ[42] ; clk        ; 4.738 ; 4.738 ; Rise       ; clk             ;
;  SRAM_DQ[43] ; clk        ; 4.824 ; 4.824 ; Rise       ; clk             ;
;  SRAM_DQ[44] ; clk        ; 4.118 ; 4.118 ; Rise       ; clk             ;
;  SRAM_DQ[45] ; clk        ; 4.275 ; 4.275 ; Rise       ; clk             ;
;  SRAM_DQ[46] ; clk        ; 4.137 ; 4.137 ; Rise       ; clk             ;
;  SRAM_DQ[47] ; clk        ; 3.935 ; 3.935 ; Rise       ; clk             ;
;  SRAM_DQ[48] ; clk        ; 4.720 ; 4.720 ; Rise       ; clk             ;
;  SRAM_DQ[49] ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
;  SRAM_DQ[50] ; clk        ; 4.387 ; 4.387 ; Rise       ; clk             ;
;  SRAM_DQ[51] ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  SRAM_DQ[52] ; clk        ; 4.707 ; 4.707 ; Rise       ; clk             ;
;  SRAM_DQ[53] ; clk        ; 4.644 ; 4.644 ; Rise       ; clk             ;
;  SRAM_DQ[54] ; clk        ; 4.156 ; 4.156 ; Rise       ; clk             ;
;  SRAM_DQ[55] ; clk        ; 4.720 ; 4.720 ; Rise       ; clk             ;
;  SRAM_DQ[56] ; clk        ; 4.644 ; 4.644 ; Rise       ; clk             ;
;  SRAM_DQ[57] ; clk        ; 4.388 ; 4.388 ; Rise       ; clk             ;
;  SRAM_DQ[58] ; clk        ; 4.622 ; 4.622 ; Rise       ; clk             ;
;  SRAM_DQ[59] ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
;  SRAM_DQ[60] ; clk        ; 4.700 ; 4.700 ; Rise       ; clk             ;
;  SRAM_DQ[61] ; clk        ; 3.935 ; 3.935 ; Rise       ; clk             ;
;  SRAM_DQ[62] ; clk        ; 4.255 ; 4.255 ; Rise       ; clk             ;
;  SRAM_DQ[63] ; clk        ; 4.707 ; 4.707 ; Rise       ; clk             ;
; SRAM_WE_N    ; clk        ; 4.707 ; 4.707 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 3.976 ; 3.976 ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 4.079 ; 4.079 ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 4.377 ; 4.377 ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 4.387 ; 4.387 ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 3.983 ; 3.983 ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 3.983 ; 3.983 ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 4.390 ; 4.390 ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 4.506 ; 4.506 ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  SRAM_DQ[16] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  SRAM_DQ[17] ; clk        ; 4.486 ; 4.486 ; Rise       ; clk             ;
;  SRAM_DQ[18] ; clk        ; 3.883 ; 3.883 ; Rise       ; clk             ;
;  SRAM_DQ[19] ; clk        ; 4.094 ; 4.094 ; Rise       ; clk             ;
;  SRAM_DQ[20] ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  SRAM_DQ[21] ; clk        ; 3.865 ; 3.865 ; Rise       ; clk             ;
;  SRAM_DQ[22] ; clk        ; 4.202 ; 4.202 ; Rise       ; clk             ;
;  SRAM_DQ[23] ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  SRAM_DQ[24] ; clk        ; 4.080 ; 4.080 ; Rise       ; clk             ;
;  SRAM_DQ[25] ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
;  SRAM_DQ[26] ; clk        ; 4.506 ; 4.506 ; Rise       ; clk             ;
;  SRAM_DQ[27] ; clk        ; 4.593 ; 4.593 ; Rise       ; clk             ;
;  SRAM_DQ[28] ; clk        ; 3.957 ; 3.957 ; Rise       ; clk             ;
;  SRAM_DQ[29] ; clk        ; 4.430 ; 4.430 ; Rise       ; clk             ;
;  SRAM_DQ[30] ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
;  SRAM_DQ[31] ; clk        ; 4.498 ; 4.498 ; Rise       ; clk             ;
;  SRAM_DQ[32] ; clk        ; 3.717 ; 3.717 ; Rise       ; clk             ;
;  SRAM_DQ[33] ; clk        ; 4.202 ; 4.202 ; Rise       ; clk             ;
;  SRAM_DQ[34] ; clk        ; 4.496 ; 4.496 ; Rise       ; clk             ;
;  SRAM_DQ[35] ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  SRAM_DQ[36] ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  SRAM_DQ[37] ; clk        ; 4.094 ; 4.094 ; Rise       ; clk             ;
;  SRAM_DQ[38] ; clk        ; 4.080 ; 4.080 ; Rise       ; clk             ;
;  SRAM_DQ[39] ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
;  SRAM_DQ[40] ; clk        ; 3.819 ; 3.819 ; Rise       ; clk             ;
;  SRAM_DQ[41] ; clk        ; 4.294 ; 4.294 ; Rise       ; clk             ;
;  SRAM_DQ[42] ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
;  SRAM_DQ[43] ; clk        ; 4.506 ; 4.506 ; Rise       ; clk             ;
;  SRAM_DQ[44] ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
;  SRAM_DQ[45] ; clk        ; 3.957 ; 3.957 ; Rise       ; clk             ;
;  SRAM_DQ[46] ; clk        ; 3.819 ; 3.819 ; Rise       ; clk             ;
;  SRAM_DQ[47] ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  SRAM_DQ[48] ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  SRAM_DQ[49] ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  SRAM_DQ[50] ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  SRAM_DQ[51] ; clk        ; 3.967 ; 3.967 ; Rise       ; clk             ;
;  SRAM_DQ[52] ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
;  SRAM_DQ[53] ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  SRAM_DQ[54] ; clk        ; 3.838 ; 3.838 ; Rise       ; clk             ;
;  SRAM_DQ[55] ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  SRAM_DQ[56] ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  SRAM_DQ[57] ; clk        ; 4.070 ; 4.070 ; Rise       ; clk             ;
;  SRAM_DQ[58] ; clk        ; 4.304 ; 4.304 ; Rise       ; clk             ;
;  SRAM_DQ[59] ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  SRAM_DQ[60] ; clk        ; 4.382 ; 4.382 ; Rise       ; clk             ;
;  SRAM_DQ[61] ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  SRAM_DQ[62] ; clk        ; 3.937 ; 3.937 ; Rise       ; clk             ;
;  SRAM_DQ[63] ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
; SRAM_WE_N    ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-----------------------------------+----------+---------+----------+---------+---------------------+
; Clock                             ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                  ; -6.049   ; -3.707  ; N/A      ; N/A     ; -1.469              ;
;  Cache:cache|valid_way_0[0]       ; -1.378   ; -2.250  ; N/A      ; N/A     ; 0.500               ;
;  SRAM_Controller:memStage|ps.read ; -6.049   ; -3.707  ; N/A      ; N/A     ; 0.500               ;
;  clk                              ; -6.003   ; -2.411  ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS                   ; -198.666 ; -100.68 ; 0.0      ; 0.0     ; -18.577             ;
;  Cache:cache|valid_way_0[0]       ; -3.744   ; -2.250  ; N/A      ; N/A     ; 0.000               ;
;  SRAM_Controller:memStage|ps.read ; -160.228 ; -92.458 ; N/A      ; N/A     ; 0.000               ;
;  clk                              ; -34.694  ; -5.972  ; N/A      ; N/A     ; -18.577             ;
+-----------------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 11.504 ; 11.504 ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 9.864  ; 9.864  ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 10.777 ; 10.777 ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 9.521  ; 9.521  ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 10.157 ; 10.157 ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 11.016 ; 11.016 ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 10.634 ; 10.634 ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 11.026 ; 11.026 ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 9.521  ; 9.521  ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 10.033 ; 10.033 ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 10.886 ; 10.886 ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 9.868  ; 9.868  ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 9.868  ; 9.868  ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 10.876 ; 10.876 ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 11.385 ; 11.385 ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 11.378 ; 11.378 ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 10.777 ; 10.777 ; Rise       ; clk             ;
;  SRAM_DQ[16] ; clk        ; 9.721  ; 9.721  ; Rise       ; clk             ;
;  SRAM_DQ[17] ; clk        ; 11.358 ; 11.358 ; Rise       ; clk             ;
;  SRAM_DQ[18] ; clk        ; 9.741  ; 9.741  ; Rise       ; clk             ;
;  SRAM_DQ[19] ; clk        ; 10.169 ; 10.169 ; Rise       ; clk             ;
;  SRAM_DQ[20] ; clk        ; 10.888 ; 10.888 ; Rise       ; clk             ;
;  SRAM_DQ[21] ; clk        ; 9.638  ; 9.638  ; Rise       ; clk             ;
;  SRAM_DQ[22] ; clk        ; 10.698 ; 10.698 ; Rise       ; clk             ;
;  SRAM_DQ[23] ; clk        ; 11.385 ; 11.385 ; Rise       ; clk             ;
;  SRAM_DQ[24] ; clk        ; 10.340 ; 10.340 ; Rise       ; clk             ;
;  SRAM_DQ[25] ; clk        ; 10.129 ; 10.129 ; Rise       ; clk             ;
;  SRAM_DQ[26] ; clk        ; 11.378 ; 11.378 ; Rise       ; clk             ;
;  SRAM_DQ[27] ; clk        ; 11.504 ; 11.504 ; Rise       ; clk             ;
;  SRAM_DQ[28] ; clk        ; 10.121 ; 10.121 ; Rise       ; clk             ;
;  SRAM_DQ[29] ; clk        ; 11.027 ; 11.027 ; Rise       ; clk             ;
;  SRAM_DQ[30] ; clk        ; 10.875 ; 10.875 ; Rise       ; clk             ;
;  SRAM_DQ[31] ; clk        ; 11.354 ; 11.354 ; Rise       ; clk             ;
;  SRAM_DQ[32] ; clk        ; 9.284  ; 9.284  ; Rise       ; clk             ;
;  SRAM_DQ[33] ; clk        ; 10.698 ; 10.698 ; Rise       ; clk             ;
;  SRAM_DQ[34] ; clk        ; 11.368 ; 11.368 ; Rise       ; clk             ;
;  SRAM_DQ[35] ; clk        ; 9.894  ; 9.894  ; Rise       ; clk             ;
;  SRAM_DQ[36] ; clk        ; 10.777 ; 10.777 ; Rise       ; clk             ;
;  SRAM_DQ[37] ; clk        ; 10.169 ; 10.169 ; Rise       ; clk             ;
;  SRAM_DQ[38] ; clk        ; 10.340 ; 10.340 ; Rise       ; clk             ;
;  SRAM_DQ[39] ; clk        ; 10.129 ; 10.129 ; Rise       ; clk             ;
;  SRAM_DQ[40] ; clk        ; 9.726  ; 9.726  ; Rise       ; clk             ;
;  SRAM_DQ[41] ; clk        ; 10.677 ; 10.677 ; Rise       ; clk             ;
;  SRAM_DQ[42] ; clk        ; 11.017 ; 11.017 ; Rise       ; clk             ;
;  SRAM_DQ[43] ; clk        ; 11.378 ; 11.378 ; Rise       ; clk             ;
;  SRAM_DQ[44] ; clk        ; 9.531  ; 9.531  ; Rise       ; clk             ;
;  SRAM_DQ[45] ; clk        ; 10.121 ; 10.121 ; Rise       ; clk             ;
;  SRAM_DQ[46] ; clk        ; 9.726  ; 9.726  ; Rise       ; clk             ;
;  SRAM_DQ[47] ; clk        ; 8.965  ; 8.965  ; Rise       ; clk             ;
;  SRAM_DQ[48] ; clk        ; 10.888 ; 10.888 ; Rise       ; clk             ;
;  SRAM_DQ[49] ; clk        ; 11.385 ; 11.385 ; Rise       ; clk             ;
;  SRAM_DQ[50] ; clk        ; 10.033 ; 10.033 ; Rise       ; clk             ;
;  SRAM_DQ[51] ; clk        ; 10.131 ; 10.131 ; Rise       ; clk             ;
;  SRAM_DQ[52] ; clk        ; 10.875 ; 10.875 ; Rise       ; clk             ;
;  SRAM_DQ[53] ; clk        ; 10.716 ; 10.716 ; Rise       ; clk             ;
;  SRAM_DQ[54] ; clk        ; 9.788  ; 9.788  ; Rise       ; clk             ;
;  SRAM_DQ[55] ; clk        ; 10.888 ; 10.888 ; Rise       ; clk             ;
;  SRAM_DQ[56] ; clk        ; 10.716 ; 10.716 ; Rise       ; clk             ;
;  SRAM_DQ[57] ; clk        ; 10.330 ; 10.330 ; Rise       ; clk             ;
;  SRAM_DQ[58] ; clk        ; 10.687 ; 10.687 ; Rise       ; clk             ;
;  SRAM_DQ[59] ; clk        ; 11.385 ; 11.385 ; Rise       ; clk             ;
;  SRAM_DQ[60] ; clk        ; 10.868 ; 10.868 ; Rise       ; clk             ;
;  SRAM_DQ[61] ; clk        ; 8.965  ; 8.965  ; Rise       ; clk             ;
;  SRAM_DQ[62] ; clk        ; 10.101 ; 10.101 ; Rise       ; clk             ;
;  SRAM_DQ[63] ; clk        ; 10.875 ; 10.875 ; Rise       ; clk             ;
; SRAM_WE_N    ; clk        ; 10.875 ; 10.875 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 3.976 ; 3.976 ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 4.079 ; 4.079 ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 4.377 ; 4.377 ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 4.387 ; 4.387 ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 3.983 ; 3.983 ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 3.983 ; 3.983 ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 4.390 ; 4.390 ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 4.506 ; 4.506 ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  SRAM_DQ[16] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  SRAM_DQ[17] ; clk        ; 4.486 ; 4.486 ; Rise       ; clk             ;
;  SRAM_DQ[18] ; clk        ; 3.883 ; 3.883 ; Rise       ; clk             ;
;  SRAM_DQ[19] ; clk        ; 4.094 ; 4.094 ; Rise       ; clk             ;
;  SRAM_DQ[20] ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  SRAM_DQ[21] ; clk        ; 3.865 ; 3.865 ; Rise       ; clk             ;
;  SRAM_DQ[22] ; clk        ; 4.202 ; 4.202 ; Rise       ; clk             ;
;  SRAM_DQ[23] ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  SRAM_DQ[24] ; clk        ; 4.080 ; 4.080 ; Rise       ; clk             ;
;  SRAM_DQ[25] ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
;  SRAM_DQ[26] ; clk        ; 4.506 ; 4.506 ; Rise       ; clk             ;
;  SRAM_DQ[27] ; clk        ; 4.593 ; 4.593 ; Rise       ; clk             ;
;  SRAM_DQ[28] ; clk        ; 3.957 ; 3.957 ; Rise       ; clk             ;
;  SRAM_DQ[29] ; clk        ; 4.430 ; 4.430 ; Rise       ; clk             ;
;  SRAM_DQ[30] ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
;  SRAM_DQ[31] ; clk        ; 4.498 ; 4.498 ; Rise       ; clk             ;
;  SRAM_DQ[32] ; clk        ; 3.717 ; 3.717 ; Rise       ; clk             ;
;  SRAM_DQ[33] ; clk        ; 4.202 ; 4.202 ; Rise       ; clk             ;
;  SRAM_DQ[34] ; clk        ; 4.496 ; 4.496 ; Rise       ; clk             ;
;  SRAM_DQ[35] ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  SRAM_DQ[36] ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  SRAM_DQ[37] ; clk        ; 4.094 ; 4.094 ; Rise       ; clk             ;
;  SRAM_DQ[38] ; clk        ; 4.080 ; 4.080 ; Rise       ; clk             ;
;  SRAM_DQ[39] ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
;  SRAM_DQ[40] ; clk        ; 3.819 ; 3.819 ; Rise       ; clk             ;
;  SRAM_DQ[41] ; clk        ; 4.294 ; 4.294 ; Rise       ; clk             ;
;  SRAM_DQ[42] ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
;  SRAM_DQ[43] ; clk        ; 4.506 ; 4.506 ; Rise       ; clk             ;
;  SRAM_DQ[44] ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
;  SRAM_DQ[45] ; clk        ; 3.957 ; 3.957 ; Rise       ; clk             ;
;  SRAM_DQ[46] ; clk        ; 3.819 ; 3.819 ; Rise       ; clk             ;
;  SRAM_DQ[47] ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  SRAM_DQ[48] ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  SRAM_DQ[49] ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  SRAM_DQ[50] ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  SRAM_DQ[51] ; clk        ; 3.967 ; 3.967 ; Rise       ; clk             ;
;  SRAM_DQ[52] ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
;  SRAM_DQ[53] ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  SRAM_DQ[54] ; clk        ; 3.838 ; 3.838 ; Rise       ; clk             ;
;  SRAM_DQ[55] ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  SRAM_DQ[56] ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  SRAM_DQ[57] ; clk        ; 4.070 ; 4.070 ; Rise       ; clk             ;
;  SRAM_DQ[58] ; clk        ; 4.304 ; 4.304 ; Rise       ; clk             ;
;  SRAM_DQ[59] ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  SRAM_DQ[60] ; clk        ; 4.382 ; 4.382 ; Rise       ; clk             ;
;  SRAM_DQ[61] ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  SRAM_DQ[62] ; clk        ; 3.937 ; 3.937 ; Rise       ; clk             ;
;  SRAM_DQ[63] ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
; SRAM_WE_N    ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; Cache:cache|valid_way_0[0]       ; Cache:cache|valid_way_0[0]       ; 0        ; 0        ; 1        ; 1        ;
; clk                              ; Cache:cache|valid_way_0[0]       ; 0        ; 0        ; 7        ; 0        ;
; Cache:cache|valid_way_0[0]       ; clk                              ; 1        ; 4        ; 0        ; 0        ;
; clk                              ; clk                              ; 32       ; 0        ; 0        ; 0        ;
; SRAM_Controller:memStage|ps.read ; clk                              ; 2        ; 162      ; 0        ; 0        ;
; clk                              ; SRAM_Controller:memStage|ps.read ; 0        ; 0        ; 32       ; 0        ;
; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0        ; 0        ; 32       ; 560      ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; Cache:cache|valid_way_0[0]       ; Cache:cache|valid_way_0[0]       ; 0        ; 0        ; 1        ; 1        ;
; clk                              ; Cache:cache|valid_way_0[0]       ; 0        ; 0        ; 7        ; 0        ;
; Cache:cache|valid_way_0[0]       ; clk                              ; 1        ; 4        ; 0        ; 0        ;
; clk                              ; clk                              ; 32       ; 0        ; 0        ; 0        ;
; SRAM_Controller:memStage|ps.read ; clk                              ; 2        ; 162      ; 0        ; 0        ;
; clk                              ; SRAM_Controller:memStage|ps.read ; 0        ; 0        ; 32       ; 0        ;
; SRAM_Controller:memStage|ps.read ; SRAM_Controller:memStage|ps.read ; 0        ; 0        ; 32       ; 560      ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 14    ; 14   ;
; Unconstrained Output Ports      ; 65    ; 65   ;
; Unconstrained Output Port Paths ; 195   ; 195  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 01 10:37:33 2021
Info: Command: quartus_sta ARM-Processor-CALab -c ARM-Processor-CALab
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 35 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ARM-Processor-CALab.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Cache:cache|valid_way_0[0] Cache:cache|valid_way_0[0]
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name SRAM_Controller:memStage|ps.read SRAM_Controller:memStage|ps.read
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.049      -160.228 SRAM_Controller:memStage|ps.read 
    Info (332119):    -6.003       -34.694 clk 
    Info (332119):    -1.378        -3.744 Cache:cache|valid_way_0[0] 
Info (332146): Worst-case hold slack is -3.707
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.707       -92.458 SRAM_Controller:memStage|ps.read 
    Info (332119):    -2.411        -5.972 clk 
    Info (332119):    -2.250        -2.250 Cache:cache|valid_way_0[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -18.577 clk 
    Info (332119):     0.500         0.000 Cache:cache|valid_way_0[0] 
    Info (332119):     0.500         0.000 SRAM_Controller:memStage|ps.read 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.518
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.518       -34.492 SRAM_Controller:memStage|ps.read 
    Info (332119):    -1.490        -6.608 clk 
    Info (332119):    -0.335        -0.943 Cache:cache|valid_way_0[0] 
Info (332146): Worst-case hold slack is -1.477
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.477       -38.904 SRAM_Controller:memStage|ps.read 
    Info (332119):    -1.305        -3.403 clk 
    Info (332119):    -1.029        -1.029 Cache:cache|valid_way_0[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -15.222 clk 
    Info (332119):     0.500         0.000 Cache:cache|valid_way_0[0] 
    Info (332119):     0.500         0.000 SRAM_Controller:memStage|ps.read 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4544 megabytes
    Info: Processing ended: Thu Jul 01 10:37:37 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


