TimeQuest Timing Analyzer report for UART
Fri Apr 03 01:04:37 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Setup: 'UART_BLOCK:inst|UART_CLK:inst|bclk'
 13. Slow Model Setup: 'UART_BLOCK:inst|UART_RXD:inst5|R_ready'
 14. Slow Model Setup: 'shift_registerv2:inst5|command'
 15. Slow Model Setup: 'UART_BLOCK:inst|UART_TXD:inst4|T_done'
 16. Slow Model Hold: 'CLK'
 17. Slow Model Hold: 'UART_BLOCK:inst|UART_CLK:inst|bclk'
 18. Slow Model Hold: 'UART_BLOCK:inst|UART_TXD:inst4|T_done'
 19. Slow Model Hold: 'UART_BLOCK:inst|UART_RXD:inst5|R_ready'
 20. Slow Model Hold: 'shift_registerv2:inst5|command'
 21. Slow Model Recovery: 'CLK'
 22. Slow Model Removal: 'CLK'
 23. Slow Model Minimum Pulse Width: 'CLK'
 24. Slow Model Minimum Pulse Width: 'UART_BLOCK:inst|UART_CLK:inst|bclk'
 25. Slow Model Minimum Pulse Width: 'UART_BLOCK:inst|UART_RXD:inst5|R_ready'
 26. Slow Model Minimum Pulse Width: 'UART_BLOCK:inst|UART_TXD:inst4|T_done'
 27. Slow Model Minimum Pulse Width: 'shift_registerv2:inst5|command'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'CLK'
 38. Fast Model Setup: 'UART_BLOCK:inst|UART_CLK:inst|bclk'
 39. Fast Model Setup: 'UART_BLOCK:inst|UART_RXD:inst5|R_ready'
 40. Fast Model Setup: 'shift_registerv2:inst5|command'
 41. Fast Model Setup: 'UART_BLOCK:inst|UART_TXD:inst4|T_done'
 42. Fast Model Hold: 'CLK'
 43. Fast Model Hold: 'UART_BLOCK:inst|UART_CLK:inst|bclk'
 44. Fast Model Hold: 'UART_BLOCK:inst|UART_TXD:inst4|T_done'
 45. Fast Model Hold: 'UART_BLOCK:inst|UART_RXD:inst5|R_ready'
 46. Fast Model Hold: 'shift_registerv2:inst5|command'
 47. Fast Model Recovery: 'CLK'
 48. Fast Model Removal: 'CLK'
 49. Fast Model Minimum Pulse Width: 'CLK'
 50. Fast Model Minimum Pulse Width: 'UART_BLOCK:inst|UART_CLK:inst|bclk'
 51. Fast Model Minimum Pulse Width: 'UART_BLOCK:inst|UART_RXD:inst5|R_ready'
 52. Fast Model Minimum Pulse Width: 'UART_BLOCK:inst|UART_TXD:inst4|T_done'
 53. Fast Model Minimum Pulse Width: 'shift_registerv2:inst5|command'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; UART                                                               ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C5T144C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; CLK                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                    ;
; shift_registerv2:inst5|command         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { shift_registerv2:inst5|command }         ;
; UART_BLOCK:inst|UART_CLK:inst|bclk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_BLOCK:inst|UART_CLK:inst|bclk }     ;
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_BLOCK:inst|UART_RXD:inst5|R_ready } ;
; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_BLOCK:inst|UART_TXD:inst4|T_done }  ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                       ;
+------------+-----------------+----------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note                                                  ;
+------------+-----------------+----------------------------------------+-------------------------------------------------------+
; 152.58 MHz ; 152.58 MHz      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;                                                       ;
; 196.66 MHz ; 196.66 MHz      ; CLK                                    ;                                                       ;
; 482.16 MHz ; 402.58 MHz      ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+----------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -6.831 ; -98.539       ;
; UART_BLOCK:inst|UART_CLK:inst|bclk     ; -5.554 ; -382.122      ;
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; -2.436 ; -11.215       ;
; shift_registerv2:inst5|command         ; -0.583 ; -2.044        ;
; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; 0.051  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -2.543 ; -4.575        ;
; UART_BLOCK:inst|UART_CLK:inst|bclk     ; -2.070 ; -5.917        ;
; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; -0.272 ; -0.483        ;
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; -0.022 ; -0.022        ;
; shift_registerv2:inst5|command         ; 0.566  ; 0.000         ;
+----------------------------------------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -5.637 ; -42.674       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 4.420 ; 0.000         ;
+-------+-------+---------------+


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -1.941 ; -34.589       ;
; UART_BLOCK:inst|UART_CLK:inst|bclk     ; -0.742 ; -152.852      ;
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; -0.742 ; -60.844       ;
; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; -0.742 ; -47.488       ;
; shift_registerv2:inst5|command         ; -0.742 ; -11.872       ;
+----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                              ;
+--------+-----------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                 ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -6.831 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.890      ;
; -6.831 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.890      ;
; -6.798 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.973     ; 6.865      ;
; -6.798 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.973     ; 6.865      ;
; -6.757 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.816      ;
; -6.757 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.816      ;
; -6.747 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.976     ; 6.811      ;
; -6.747 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.976     ; 6.811      ;
; -6.725 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.784      ;
; -6.725 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.784      ;
; -6.557 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.596      ;
; -6.557 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.596      ;
; -6.557 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.596      ;
; -6.543 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.977     ; 6.606      ;
; -6.543 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.977     ; 6.606      ;
; -6.524 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.993     ; 6.571      ;
; -6.524 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.993     ; 6.571      ;
; -6.524 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.993     ; 6.571      ;
; -6.483 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.522      ;
; -6.483 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.522      ;
; -6.483 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.522      ;
; -6.473 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.531      ;
; -6.473 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.531      ;
; -6.473 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.531      ;
; -6.473 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.996     ; 6.517      ;
; -6.473 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.996     ; 6.517      ;
; -6.473 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.996     ; 6.517      ;
; -6.466 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.525      ;
; -6.466 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.525      ;
; -6.463 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.522      ;
; -6.463 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.522      ;
; -6.451 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.490      ;
; -6.451 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.490      ;
; -6.451 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.490      ;
; -6.445 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.504      ;
; -6.445 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.504      ;
; -6.440 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.974     ; 6.506      ;
; -6.440 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.974     ; 6.506      ;
; -6.440 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.974     ; 6.506      ;
; -6.399 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.457      ;
; -6.399 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.457      ;
; -6.399 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.457      ;
; -6.395 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.976     ; 6.459      ;
; -6.395 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.976     ; 6.459      ;
; -6.389 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.977     ; 6.452      ;
; -6.389 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.977     ; 6.452      ;
; -6.389 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.977     ; 6.452      ;
; -6.385 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.444      ;
; -6.385 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.444      ;
; -6.367 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.425      ;
; -6.367 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.425      ;
; -6.367 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.425      ;
; -6.293 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.352      ;
; -6.293 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.352      ;
; -6.291 ; shift_register:inst2|data_out[24] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.976     ; 6.355      ;
; -6.291 ; shift_register:inst2|data_out[24] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.976     ; 6.355      ;
; -6.269 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.997     ; 6.312      ;
; -6.269 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.997     ; 6.312      ;
; -6.269 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.997     ; 6.312      ;
; -6.268 ; shift_register:inst2|data_out[13] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.327      ;
; -6.268 ; shift_register:inst2|data_out[13] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.327      ;
; -6.192 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.231      ;
; -6.192 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.231      ;
; -6.192 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.231      ;
; -6.189 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.228      ;
; -6.189 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.228      ;
; -6.189 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.228      ;
; -6.185 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.978     ; 6.247      ;
; -6.185 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.978     ; 6.247      ;
; -6.185 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.978     ; 6.247      ;
; -6.171 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.210      ;
; -6.171 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.210      ;
; -6.171 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.210      ;
; -6.169 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|command          ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 6.222      ;
; -6.157 ; shift_register:inst2|data_out[26] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.976     ; 6.221      ;
; -6.157 ; shift_register:inst2|data_out[26] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.976     ; 6.221      ;
; -6.136 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|command          ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.979     ; 6.197      ;
; -6.133 ; shift_register:inst2|data_out[29] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.192      ;
; -6.133 ; shift_register:inst2|data_out[29] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.192      ;
; -6.128 ; shift_register:inst2|data_out[1]  ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.976     ; 6.192      ;
; -6.128 ; shift_register:inst2|data_out[1]  ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.976     ; 6.192      ;
; -6.121 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.996     ; 6.165      ;
; -6.121 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.996     ; 6.165      ;
; -6.121 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.996     ; 6.165      ;
; -6.111 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.150      ;
; -6.111 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.150      ;
; -6.111 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -1.001     ; 6.150      ;
; -6.108 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.166      ;
; -6.108 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.166      ;
; -6.108 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.166      ;
; -6.105 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.163      ;
; -6.105 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.163      ;
; -6.105 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.163      ;
; -6.105 ; shift_register:inst2|data_out[19] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.164      ;
; -6.105 ; shift_register:inst2|data_out[19] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.981     ; 6.164      ;
; -6.095 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|command          ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 6.148      ;
; -6.087 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.145      ;
; -6.087 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.145      ;
; -6.087 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.145      ;
; -6.085 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|command          ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 6.143      ;
+--------+-----------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART_BLOCK:inst|UART_CLK:inst|bclk'                                                                                                                                                              ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -5.554 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.602      ;
; -5.554 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.602      ;
; -5.554 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.602      ;
; -5.554 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.602      ;
; -5.554 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.602      ;
; -5.554 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.602      ;
; -5.554 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.602      ;
; -5.554 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.602      ;
; -5.554 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.602      ;
; -5.554 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.602      ;
; -5.545 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.009      ; 6.594      ;
; -5.545 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.009      ; 6.594      ;
; -5.545 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.009      ; 6.594      ;
; -5.277 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.325      ;
; -5.277 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.325      ;
; -5.277 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.325      ;
; -5.277 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.325      ;
; -5.277 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.325      ;
; -5.277 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.325      ;
; -5.277 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.325      ;
; -5.277 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.325      ;
; -5.277 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.325      ;
; -5.277 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.325      ;
; -5.268 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.009      ; 6.317      ;
; -5.268 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.009      ; 6.317      ;
; -5.268 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.009      ; 6.317      ;
; -5.235 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.283      ;
; -5.235 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.283      ;
; -5.235 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.283      ;
; -5.235 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.283      ;
; -5.235 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.283      ;
; -5.235 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.283      ;
; -5.235 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.283      ;
; -5.235 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.283      ;
; -5.235 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.283      ;
; -5.235 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.283      ;
; -5.232 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.272      ;
; -5.232 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.272      ;
; -5.232 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.272      ;
; -5.232 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.272      ;
; -5.232 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.272      ;
; -5.232 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.272      ;
; -5.232 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.272      ;
; -5.232 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.272      ;
; -5.232 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.272      ;
; -5.232 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.272      ;
; -5.226 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.009      ; 6.275      ;
; -5.226 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.009      ; 6.275      ;
; -5.226 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.009      ; 6.275      ;
; -5.223 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.001      ; 6.264      ;
; -5.223 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.001      ; 6.264      ;
; -5.223 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.001      ; 6.264      ;
; -5.193 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.241      ;
; -5.193 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.241      ;
; -5.193 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.241      ;
; -5.193 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.241      ;
; -5.193 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.241      ;
; -5.193 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.241      ;
; -5.193 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.241      ;
; -5.193 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.241      ;
; -5.193 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.241      ;
; -5.193 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.008      ; 6.241      ;
; -5.184 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.009      ; 6.233      ;
; -5.184 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.009      ; 6.233      ;
; -5.184 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.009      ; 6.233      ;
; -5.181 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.221      ;
; -5.181 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.221      ;
; -5.181 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.221      ;
; -5.181 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.221      ;
; -5.181 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.221      ;
; -5.181 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.221      ;
; -5.181 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.221      ;
; -5.181 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.221      ;
; -5.181 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.221      ;
; -5.181 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.221      ;
; -5.172 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.001      ; 6.213      ;
; -5.172 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.001      ; 6.213      ;
; -5.172 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.001      ; 6.213      ;
; -5.161 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.201      ;
; -5.161 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.201      ;
; -5.161 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.201      ;
; -5.161 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.201      ;
; -5.161 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.201      ;
; -5.161 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.201      ;
; -5.161 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.201      ;
; -5.161 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.201      ;
; -5.161 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.201      ;
; -5.161 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.201      ;
; -5.156 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[0]  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.196      ;
; -5.156 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[2]  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.196      ;
; -5.156 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.196      ;
; -5.156 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.196      ;
; -5.156 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[5]  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.196      ;
; -5.156 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.196      ;
; -5.156 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.196      ;
; -5.156 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[8]  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.196      ;
; -5.156 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[9]  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.196      ;
; -5.156 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[10] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.196      ;
; -5.156 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[11] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.196      ;
; -5.156 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[12] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 6.196      ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART_BLOCK:inst|UART_RXD:inst5|R_ready'                                                                                                                                                      ;
+--------+-----------------------------------------+-----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                           ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.436 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[0] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.894     ; 2.582      ;
; -2.044 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[7] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.894     ; 2.190      ;
; -1.914 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[4] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.894     ; 2.060      ;
; -1.871 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[3] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.894     ; 2.017      ;
; -1.828 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[5] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.894     ; 1.974      ;
; -1.656 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[2] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.894     ; 1.802      ;
; -1.652 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[6] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.894     ; 1.798      ;
; -1.474 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[1] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.894     ; 1.620      ;
; -1.074 ; shift_register:inst2|data_out[6]        ; shift_register:inst2|data_out[14] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.008      ; 2.122      ;
; -0.913 ; shift_register:inst2|data_out[23]       ; shift_register:inst2|data_out[31] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.953      ;
; -0.892 ; shift_register:inst2|data[4]            ; shift_register:inst2|data_out[4]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.007      ; 1.939      ;
; -0.886 ; shift_register:inst2|data_out[4]        ; shift_register:inst2|data_out[12] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.004      ; 1.930      ;
; -0.874 ; shift_register:inst2|data[1]            ; shift_register:inst2|data_out[1]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.006      ; 1.920      ;
; -0.491 ; shift_register:inst2|data_out[15]       ; shift_register:inst2|data_out[23] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.001      ; 1.532      ;
; -0.466 ; shift_register:inst2|data_out[12]       ; shift_register:inst2|data_out[20] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.506      ;
; -0.417 ; shift_register:inst2|data[7]            ; shift_register:inst2|data_out[7]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.001     ; 1.456      ;
; -0.323 ; shift_register:inst2|data_out[14]       ; shift_register:inst2|data_out[22] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.363      ;
; -0.319 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[6] ; shift_register:inst2|data[6]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 1.453      ; 2.812      ;
; -0.279 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[7] ; shift_register:inst2|data[7]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 1.457      ; 2.776      ;
; -0.190 ; shift_register:inst2|data_out[13]       ; shift_register:inst2|data_out[21] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.230      ;
; -0.190 ; shift_register:inst2|data_out[21]       ; shift_register:inst2|data_out[29] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.230      ;
; -0.189 ; shift_register:inst2|data_out[8]        ; shift_register:inst2|data_out[16] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.229      ;
; -0.186 ; shift_register:inst2|data_out[22]       ; shift_register:inst2|data_out[30] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.226      ;
; -0.186 ; shift_register:inst2|data_out[17]       ; shift_register:inst2|data_out[25] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.226      ;
; -0.184 ; shift_register:inst2|data_out[9]        ; shift_register:inst2|data_out[17] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.224      ;
; -0.184 ; shift_register:inst2|data_out[16]       ; shift_register:inst2|data_out[24] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.224      ;
; -0.178 ; shift_register:inst2|data[5]            ; shift_register:inst2|data_out[5]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.218      ;
; -0.043 ; shift_register:inst2|data_out[2]        ; shift_register:inst2|data_out[10] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.083      ;
; -0.041 ; shift_register:inst2|data_out[10]       ; shift_register:inst2|data_out[18] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.081      ;
; -0.036 ; shift_register:inst2|data_out[0]        ; shift_register:inst2|data_out[8]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.076      ;
; -0.035 ; shift_register:inst2|data_out[3]        ; shift_register:inst2|data_out[11] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.075      ;
; -0.028 ; shift_register:inst2|data_out[19]       ; shift_register:inst2|data_out[27] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.068      ;
; -0.028 ; shift_register:inst2|data_out[18]       ; shift_register:inst2|data_out[26] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.068      ;
; -0.027 ; shift_register:inst2|data_out[7]        ; shift_register:inst2|data_out[15] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.067      ;
; -0.025 ; shift_register:inst2|data_out[11]       ; shift_register:inst2|data_out[19] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.065      ;
; -0.020 ; shift_register:inst2|data_out[20]       ; shift_register:inst2|data_out[28] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.060      ;
; -0.019 ; shift_register:inst2|data_out[5]        ; shift_register:inst2|data_out[13] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.059      ;
; -0.017 ; shift_register:inst2|data[2]            ; shift_register:inst2|data_out[2]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.057      ;
; -0.013 ; shift_register:inst2|data[3]            ; shift_register:inst2|data_out[3]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.053      ;
; -0.013 ; shift_register:inst2|data_out[1]        ; shift_register:inst2|data_out[9]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.053      ;
; -0.012 ; shift_register:inst2|data[0]            ; shift_register:inst2|data_out[0]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.052      ;
; -0.001 ; shift_register:inst2|data[6]            ; shift_register:inst2|data_out[6]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 1.041      ;
; 0.277  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[4] ; shift_register:inst2|data[4]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 1.450      ; 2.213      ;
; 0.281  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[1] ; shift_register:inst2|data[1]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 1.450      ; 2.209      ;
; 0.573  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[0] ; shift_register:inst2|data[0]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 1.456      ; 1.923      ;
; 0.705  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[2] ; shift_register:inst2|data[2]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 1.456      ; 1.791      ;
; 0.726  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[3] ; shift_register:inst2|data[3]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 1.461      ; 1.775      ;
; 0.756  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[5] ; shift_register:inst2|data[5]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 1.461      ; 1.745      ;
+--------+-----------------------------------------+-----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'shift_registerv2:inst5|command'                                                                                                                                        ;
+--------+-----------------------------------------+-----------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -0.583 ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[3] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 1.002      ; 2.625      ;
; -0.434 ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[6] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 1.002      ; 2.476      ;
; -0.295 ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[4] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 1.022      ; 2.357      ;
; -0.270 ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[5] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 1.022      ; 2.332      ;
; -0.253 ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[2] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 1.003      ; 2.296      ;
; -0.108 ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[7] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 1.022      ; 2.170      ;
; -0.101 ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[1] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 1.003      ; 2.144      ;
; 0.168  ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[0] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 1.003      ; 1.875      ;
+--------+-----------------------------------------+-----------------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART_BLOCK:inst|UART_TXD:inst4|T_done'                                                                                                                                                   ;
+-------+-----------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                               ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.051 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_cache[21] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.311      ; 2.300      ;
; 0.141 ; shift_register:inst2|data_out[1]  ; shift_registerv2:inst5|data_cache[1]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.335      ; 2.234      ;
; 0.183 ; shift_register:inst2|data_out[29] ; shift_registerv2:inst5|data_cache[29] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.311      ; 2.168      ;
; 0.185 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|data_cache[20] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.311      ; 2.166      ;
; 0.189 ; shift_register:inst2|data_out[13] ; shift_registerv2:inst5|data_cache[13] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.311      ; 2.162      ;
; 0.190 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_cache[5]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.311      ; 2.161      ;
; 0.190 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_cache[23] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.315      ; 2.165      ;
; 0.193 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|data_cache[12] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.311      ; 2.158      ;
; 0.214 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|data_cache[15] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.316      ; 2.142      ;
; 0.223 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|data_cache[7]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.316      ; 2.133      ;
; 0.245 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_cache[6]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.339      ; 2.134      ;
; 0.390 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|data_cache[31] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.315      ; 1.965      ;
; 0.440 ; shift_register:inst2|data_out[26] ; shift_registerv2:inst5|data_cache[26] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.335      ; 1.935      ;
; 0.452 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|data_cache[9]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.335      ; 1.923      ;
; 0.452 ; shift_register:inst2|data_out[24] ; shift_registerv2:inst5|data_cache[24] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.335      ; 1.923      ;
; 0.454 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_cache[28] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.311      ; 1.897      ;
; 0.457 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|data_cache[18] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.335      ; 1.918      ;
; 0.463 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|data_cache[17] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.335      ; 1.912      ;
; 0.517 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|data_cache[11] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.331      ; 1.854      ;
; 0.528 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|data_cache[30] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.331      ; 1.843      ;
; 0.539 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|data_cache[4]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.315      ; 1.816      ;
; 0.545 ; shift_register:inst2|data_out[19] ; shift_registerv2:inst5|data_cache[19] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.331      ; 1.826      ;
; 0.596 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|data_cache[25] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.335      ; 1.779      ;
; 0.596 ; shift_register:inst2|data_out[10] ; shift_registerv2:inst5|data_cache[10] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.335      ; 1.779      ;
; 0.612 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|data_cache[16] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.335      ; 1.763      ;
; 0.627 ; shift_register:inst2|data_out[8]  ; shift_registerv2:inst5|data_cache[8]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.335      ; 1.748      ;
; 0.627 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_cache[0]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.335      ; 1.748      ;
; 0.627 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|data_cache[2]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.335      ; 1.748      ;
; 0.663 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_cache[22] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.331      ; 1.708      ;
; 0.837 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_cache[3]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.331      ; 1.534      ;
; 0.842 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|data_cache[14] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.331      ; 1.529      ;
; 1.006 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_cache[27] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 1.331      ; 1.365      ;
+-------+-----------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                             ;
+--------+---------------------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -2.543 ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; CLK         ; 0.000        ; 2.738      ; 0.805      ;
; -2.043 ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; CLK         ; -0.500       ; 2.738      ; 0.805      ;
; -1.453 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 2.738      ; 1.895      ;
; -0.953 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 2.738      ; 1.895      ;
; -0.579 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 2.738      ; 2.769      ;
; -0.079 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 2.738      ; 2.769      ;
; 0.176  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 2.738      ; 3.524      ;
; 0.236  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 3.132      ; 3.978      ;
; 0.278  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 2.738      ; 3.626      ;
; 0.280  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 2.738      ; 3.628      ;
; 0.282  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 2.738      ; 3.630      ;
; 0.499  ; shift_registerv2:inst5|count[0]             ; shift_registerv2:inst5|count[0]             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; shift_registerv2:inst5|count[1]             ; shift_registerv2:inst5|count[1]             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; shift_registerv2:inst5|count[2]             ; shift_registerv2:inst5|count[2]             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; shift_registerv2:inst5|current_state.IDLE   ; shift_registerv2:inst5|current_state.IDLE   ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.676  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 2.738      ; 3.524      ;
; 0.736  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 3.132      ; 3.978      ;
; 0.778  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 2.738      ; 3.626      ;
; 0.780  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 2.738      ; 3.628      ;
; 0.782  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 2.738      ; 3.630      ;
; 0.885  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 2.738      ; 4.233      ;
; 0.910  ; shift_register:inst2|done                   ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.368      ; 2.584      ;
; 1.177  ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.178  ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 1.484      ;
; 1.189  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[1]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 2.743      ; 4.542      ;
; 1.189  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[0]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 2.743      ; 4.542      ;
; 1.189  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[2]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 2.743      ; 4.542      ;
; 1.225  ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226  ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.232  ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 1.538      ;
; 1.233  ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 1.539      ;
; 1.273  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[4]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 2.724      ; 4.607      ;
; 1.273  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[5]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 2.724      ; 4.607      ;
; 1.273  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[7]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 2.724      ; 4.607      ;
; 1.325  ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 1.631      ;
; 1.385  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 2.738      ; 4.233      ;
; 1.501  ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 1.807      ;
; 1.522  ; shift_register:inst2|done                   ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.762      ; 3.590      ;
; 1.547  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[3]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 2.744      ; 4.901      ;
; 1.547  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[6]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 2.744      ; 4.901      ;
; 1.656  ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 1.962      ;
; 1.670  ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 1.976      ;
; 1.689  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[1]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 2.743      ; 4.542      ;
; 1.689  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[0]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 2.743      ; 4.542      ;
; 1.689  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[2]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 2.743      ; 4.542      ;
; 1.705  ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.011      ;
; 1.706  ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.012      ;
; 1.742  ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.048      ;
; 1.762  ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.068      ;
; 1.762  ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.068      ;
; 1.762  ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.068      ;
; 1.762  ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.068      ;
; 1.766  ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.072      ;
; 1.773  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[4]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 2.724      ; 4.607      ;
; 1.773  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[5]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 2.724      ; 4.607      ;
; 1.773  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[7]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 2.724      ; 4.607      ;
; 1.791  ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.097      ;
; 1.802  ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.108      ;
; 1.826  ; shift_registerv2:inst5|current_state.WAIT_2 ; shift_registerv2:inst5|current_state.WAIT   ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.132      ;
; 1.828  ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.134      ;
; 1.867  ; shift_registerv2:inst5|current_state.WAIT_2 ; shift_registerv2:inst5|current_state.IDLE   ; CLK                                    ; CLK         ; 0.000        ; 0.394      ; 2.567      ;
; 1.875  ; shift_registerv2:inst5|current_state.IDLE   ; shift_registerv2:inst5|current_state.WAIT   ; CLK                                    ; CLK         ; 0.000        ; -0.394     ; 1.787      ;
; 1.896  ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.202      ;
; 1.981  ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.287      ;
; 1.990  ; shift_registerv2:inst5|count[2]             ; shift_registerv2:inst5|current_state.IDLE   ; CLK                                    ; CLK         ; 0.000        ; 0.394      ; 2.690      ;
; 2.018  ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.324      ;
; 2.047  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[3]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 2.744      ; 4.901      ;
; 2.047  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[6]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 2.744      ; 4.901      ;
; 2.066  ; shift_register:inst2|done                   ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.368      ; 3.740      ;
; 2.068  ; shift_register:inst2|done                   ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.368      ; 3.742      ;
; 2.070  ; shift_register:inst2|done                   ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.368      ; 3.744      ;
; 2.179  ; shift_registerv2:inst5|current_state.START  ; shift_registerv2:inst5|current_state.START  ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.485      ;
; 2.205  ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.511      ;
; 2.205  ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.511      ;
; 2.209  ; shift_registerv2:inst5|count[2]             ; shift_registerv2:inst5|current_state.START  ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.515      ;
; 2.241  ; shift_register:inst2|data_out[31]           ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 1.564      ;
; 2.310  ; shift_registerv2:inst5|count[1]             ; shift_registerv2:inst5|data_out[3]~reg0     ; CLK                                    ; CLK         ; 0.000        ; 0.006      ; 2.622      ;
; 2.326  ; shift_registerv2:inst5|count[0]             ; shift_registerv2:inst5|data_out[6]~reg0     ; CLK                                    ; CLK         ; 0.000        ; 0.006      ; 2.638      ;
; 2.352  ; shift_registerv2:inst5|current_state.IDLE   ; shift_registerv2:inst5|current_state.START  ; CLK                                    ; CLK         ; 0.000        ; -0.394     ; 2.264      ;
; 2.374  ; shift_register:inst2|done                   ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.368      ; 4.048      ;
; 2.378  ; shift_registerv2:inst5|count[0]             ; shift_registerv2:inst5|data_out[0]~reg0     ; CLK                                    ; CLK         ; 0.000        ; 0.005      ; 2.689      ;
; 2.383  ; shift_registerv2:inst5|count[0]             ; shift_registerv2:inst5|data_out[2]~reg0     ; CLK                                    ; CLK         ; 0.000        ; 0.005      ; 2.694      ;
; 2.506  ; shift_register:inst2|data_out[31]           ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 1.829      ;
; 2.507  ; shift_register:inst2|data_out[31]           ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 1.830      ;
; 2.508  ; shift_register:inst2|data_out[31]           ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 1.831      ;
; 2.550  ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.856      ;
; 2.550  ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.856      ;
; 2.550  ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.856      ;
; 2.590  ; shift_registerv2:inst5|count[0]             ; shift_registerv2:inst5|data_out[4]~reg0     ; CLK                                    ; CLK         ; 0.000        ; -0.014     ; 2.882      ;
; 2.678  ; shift_register:inst2|done                   ; shift_registerv2:inst5|data_out[1]~reg0     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.373      ; 4.357      ;
; 2.678  ; shift_register:inst2|done                   ; shift_registerv2:inst5|data_out[0]~reg0     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.373      ; 4.357      ;
; 2.678  ; shift_register:inst2|done                   ; shift_registerv2:inst5|data_out[2]~reg0     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.373      ; 4.357      ;
; 2.682  ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.988      ;
; 2.693  ; shift_registerv2:inst5|current_state.WAIT_2 ; shift_registerv2:inst5|current_state.START  ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 2.999      ;
; 2.728  ; shift_registerv2:inst5|count[1]             ; shift_registerv2:inst5|count[2]             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 3.034      ;
; 2.751  ; shift_registerv2:inst5|count[0]             ; shift_registerv2:inst5|count[1]             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 3.057      ;
; 2.762  ; shift_register:inst2|done                   ; shift_registerv2:inst5|data_out[4]~reg0     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.354      ; 4.422      ;
; 2.762  ; shift_register:inst2|done                   ; shift_registerv2:inst5|data_out[5]~reg0     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.354      ; 4.422      ;
; 2.762  ; shift_register:inst2|done                   ; shift_registerv2:inst5|data_out[7]~reg0     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.354      ; 4.422      ;
; 2.784  ; shift_registerv2:inst5|count[1]             ; shift_registerv2:inst5|data_out[5]~reg0     ; CLK                                    ; CLK         ; 0.000        ; -0.014     ; 3.076      ;
+--------+---------------------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART_BLOCK:inst|UART_CLK:inst|bclk'                                                                                                                                                                               ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                           ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+------------------------------------+--------------+------------+------------+
; -2.070 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready           ; UART_BLOCK:inst|UART_RXD:inst5|R_ready           ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 2.265      ; 0.805      ;
; -2.066 ; UART_BLOCK:inst|UART_TXD:inst4|T_done            ; UART_BLOCK:inst|UART_TXD:inst4|T_done            ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 2.261      ; 0.805      ;
; -1.570 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready           ; UART_BLOCK:inst|UART_RXD:inst5|R_ready           ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 2.265      ; 0.805      ;
; -1.566 ; UART_BLOCK:inst|UART_TXD:inst4|T_done            ; UART_BLOCK:inst|UART_TXD:inst4|T_done            ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 2.261      ; 0.805      ;
; -1.069 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|T_done            ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 2.261      ; 1.802      ;
; -0.688 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|state.T_IDLE      ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 2.252      ; 2.174      ;
; -0.569 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|T_done            ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 2.261      ; 1.802      ;
; -0.495 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|state.T_START     ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 2.261      ; 2.376      ;
; -0.298 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[4]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 2.252      ; 2.564      ;
; -0.296 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[3]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 2.252      ; 2.566      ;
; -0.188 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|state.T_IDLE      ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 2.252      ; 2.174      ;
; -0.004 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|state.T_STOP      ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 2.247      ; 2.853      ;
; 0.005  ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|state.T_START     ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 2.261      ; 2.376      ;
; 0.202  ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[4]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 2.252      ; 2.564      ;
; 0.203  ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[0]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 2.252      ; 3.065      ;
; 0.203  ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[1]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 2.252      ; 3.065      ;
; 0.203  ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[2]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 2.252      ; 3.065      ;
; 0.204  ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[3]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 2.252      ; 2.566      ;
; 0.496  ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|state.T_STOP      ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 2.247      ; 2.853      ;
; 0.499  ; UART_BLOCK:inst|UART_RXD:inst5|state.R_START     ; UART_BLOCK:inst|UART_RXD:inst5|state.R_START     ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[3]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[3]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[4]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[4]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[5]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[5]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[6]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[6]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[2]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[2]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[0]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[0]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[1]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[1]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[7]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[7]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_BLOCK:inst|UART_TXD:inst4|state.T_START     ; UART_BLOCK:inst|UART_TXD:inst4|state.T_START     ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_BLOCK:inst|UART_TXD:inst4|state.T_WAIT      ; UART_BLOCK:inst|UART_TXD:inst4|state.T_WAIT      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[4]         ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[4]         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_BLOCK:inst|UART_TXD:inst4|state.T_IDLE      ; UART_BLOCK:inst|UART_TXD:inst4|state.T_IDLE      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[3]         ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[3]         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.805      ;
; 0.703  ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[0]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 2.252      ; 3.065      ;
; 0.703  ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[1]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 2.252      ; 3.065      ;
; 0.703  ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[2]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 2.252      ; 3.065      ;
; 0.749  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.055      ;
; 0.753  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[31] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[31] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.059      ;
; 0.784  ; UART_BLOCK:inst|UART_RXD:inst5|state.R_CENTER    ; UART_BLOCK:inst|UART_RXD:inst5|state.R_START     ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.090      ;
; 1.141  ; UART_BLOCK:inst|UART_RXD:inst5|state.R_START     ; UART_BLOCK:inst|UART_RXD:inst5|state.R_CENTER    ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.447      ;
; 1.159  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[0]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[0]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.465      ;
; 1.164  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[13] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[13] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.470      ;
; 1.166  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[16] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.472      ;
; 1.166  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.472      ;
; 1.167  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[0]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[0]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.473      ;
; 1.167  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[0]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[0]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.473      ;
; 1.171  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.477      ;
; 1.171  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.477      ;
; 1.172  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.478      ;
; 1.172  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.478      ;
; 1.172  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.478      ;
; 1.175  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[1]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[1]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.481      ;
; 1.175  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[17] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.481      ;
; 1.175  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[1]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[1]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.481      ;
; 1.176  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[2]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[2]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[9]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[9]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[18] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[18] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[25] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[25] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[2]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[2]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[9]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[9]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.482      ;
; 1.177  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[4]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[4]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[7]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[7]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[11] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[11] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[20] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[20] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[23] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[23] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[27] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[29] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[30] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[30] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[11]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[11]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[13]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[13]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[14]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[14]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[15]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[15]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.483      ;
; 1.190  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[1]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[1]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.496      ;
; 1.207  ; UART_BLOCK:inst|UART_RXD:inst5|state.R_CENTER    ; UART_BLOCK:inst|UART_RXD:inst5|state.R_WAIT      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.513      ;
; 1.213  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.519      ;
; 1.220  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.526      ;
; 1.221  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.527      ;
; 1.224  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[4]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[4]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.530      ;
; 1.224  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[2]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[2]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.530      ;
; 1.225  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[3]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[3]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[8]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[8]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[10] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[10] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[19] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[19] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[24] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[24] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[26] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[26] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; UART_BLOCK:inst|UART_RXD:inst5|state.R_STOP      ; UART_BLOCK:inst|UART_RXD:inst5|R_ready           ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[8]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[8]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[10]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[10]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.531      ;
; 1.226  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[5]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[5]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[12] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[12] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[21] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[21] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[22] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[22] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[28] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[5]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[5]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[12]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[12]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 1.532      ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART_BLOCK:inst|UART_TXD:inst4|T_done'                                                                                                                                                     ;
+--------+-----------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.272 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_cache[27] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.331      ; 1.365      ;
; -0.108 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|data_cache[14] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.331      ; 1.529      ;
; -0.103 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_cache[3]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.331      ; 1.534      ;
; 0.071  ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_cache[22] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.331      ; 1.708      ;
; 0.107  ; shift_register:inst2|data_out[8]  ; shift_registerv2:inst5|data_cache[8]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.335      ; 1.748      ;
; 0.107  ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_cache[0]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.335      ; 1.748      ;
; 0.107  ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|data_cache[2]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.335      ; 1.748      ;
; 0.122  ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|data_cache[16] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.335      ; 1.763      ;
; 0.138  ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|data_cache[25] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.335      ; 1.779      ;
; 0.138  ; shift_register:inst2|data_out[10] ; shift_registerv2:inst5|data_cache[10] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.335      ; 1.779      ;
; 0.189  ; shift_register:inst2|data_out[19] ; shift_registerv2:inst5|data_cache[19] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.331      ; 1.826      ;
; 0.195  ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|data_cache[4]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.315      ; 1.816      ;
; 0.206  ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|data_cache[30] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.331      ; 1.843      ;
; 0.217  ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|data_cache[11] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.331      ; 1.854      ;
; 0.271  ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|data_cache[17] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.335      ; 1.912      ;
; 0.277  ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|data_cache[18] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.335      ; 1.918      ;
; 0.280  ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_cache[28] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.311      ; 1.897      ;
; 0.282  ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|data_cache[9]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.335      ; 1.923      ;
; 0.282  ; shift_register:inst2|data_out[24] ; shift_registerv2:inst5|data_cache[24] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.335      ; 1.923      ;
; 0.294  ; shift_register:inst2|data_out[26] ; shift_registerv2:inst5|data_cache[26] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.335      ; 1.935      ;
; 0.344  ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|data_cache[31] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.315      ; 1.965      ;
; 0.489  ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_cache[6]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.339      ; 2.134      ;
; 0.511  ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|data_cache[7]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.316      ; 2.133      ;
; 0.520  ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|data_cache[15] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.316      ; 2.142      ;
; 0.541  ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|data_cache[12] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.311      ; 2.158      ;
; 0.544  ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_cache[5]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.311      ; 2.161      ;
; 0.544  ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_cache[23] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.315      ; 2.165      ;
; 0.545  ; shift_register:inst2|data_out[13] ; shift_registerv2:inst5|data_cache[13] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.311      ; 2.162      ;
; 0.549  ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|data_cache[20] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.311      ; 2.166      ;
; 0.551  ; shift_register:inst2|data_out[29] ; shift_registerv2:inst5|data_cache[29] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.311      ; 2.168      ;
; 0.593  ; shift_register:inst2|data_out[1]  ; shift_registerv2:inst5|data_cache[1]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.335      ; 2.234      ;
; 0.683  ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_cache[21] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 1.311      ; 2.300      ;
+--------+-----------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART_BLOCK:inst|UART_RXD:inst5|R_ready'                                                                                                                                                       ;
+--------+-----------------------------------------+-----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                           ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.022 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[5] ; shift_register:inst2|data[5]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 1.461      ; 1.745      ;
; 0.008  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[3] ; shift_register:inst2|data[3]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 1.461      ; 1.775      ;
; 0.029  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[2] ; shift_register:inst2|data[2]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 1.456      ; 1.791      ;
; 0.161  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[0] ; shift_register:inst2|data[0]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 1.456      ; 1.923      ;
; 0.453  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[1] ; shift_register:inst2|data[1]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 1.450      ; 2.209      ;
; 0.457  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[4] ; shift_register:inst2|data[4]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 1.450      ; 2.213      ;
; 0.735  ; shift_register:inst2|data[6]            ; shift_register:inst2|data_out[6]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.041      ;
; 0.746  ; shift_register:inst2|data[0]            ; shift_register:inst2|data_out[0]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.052      ;
; 0.747  ; shift_register:inst2|data[3]            ; shift_register:inst2|data_out[3]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.053      ;
; 0.747  ; shift_register:inst2|data_out[1]        ; shift_register:inst2|data_out[9]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.053      ;
; 0.751  ; shift_register:inst2|data[2]            ; shift_register:inst2|data_out[2]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.057      ;
; 0.753  ; shift_register:inst2|data_out[5]        ; shift_register:inst2|data_out[13] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.059      ;
; 0.754  ; shift_register:inst2|data_out[20]       ; shift_register:inst2|data_out[28] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.060      ;
; 0.759  ; shift_register:inst2|data_out[11]       ; shift_register:inst2|data_out[19] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.065      ;
; 0.761  ; shift_register:inst2|data_out[7]        ; shift_register:inst2|data_out[15] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.067      ;
; 0.762  ; shift_register:inst2|data_out[19]       ; shift_register:inst2|data_out[27] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.068      ;
; 0.762  ; shift_register:inst2|data_out[18]       ; shift_register:inst2|data_out[26] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.068      ;
; 0.769  ; shift_register:inst2|data_out[3]        ; shift_register:inst2|data_out[11] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.075      ;
; 0.770  ; shift_register:inst2|data_out[0]        ; shift_register:inst2|data_out[8]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.076      ;
; 0.775  ; shift_register:inst2|data_out[10]       ; shift_register:inst2|data_out[18] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.081      ;
; 0.777  ; shift_register:inst2|data_out[2]        ; shift_register:inst2|data_out[10] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.083      ;
; 0.912  ; shift_register:inst2|data[5]            ; shift_register:inst2|data_out[5]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.218      ;
; 0.918  ; shift_register:inst2|data_out[9]        ; shift_register:inst2|data_out[17] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.224      ;
; 0.918  ; shift_register:inst2|data_out[16]       ; shift_register:inst2|data_out[24] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.224      ;
; 0.920  ; shift_register:inst2|data_out[22]       ; shift_register:inst2|data_out[30] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.226      ;
; 0.920  ; shift_register:inst2|data_out[17]       ; shift_register:inst2|data_out[25] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.226      ;
; 0.923  ; shift_register:inst2|data_out[8]        ; shift_register:inst2|data_out[16] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.229      ;
; 0.924  ; shift_register:inst2|data_out[13]       ; shift_register:inst2|data_out[21] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.230      ;
; 0.924  ; shift_register:inst2|data_out[21]       ; shift_register:inst2|data_out[29] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.230      ;
; 1.013  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[7] ; shift_register:inst2|data[7]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 1.457      ; 2.776      ;
; 1.053  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[6] ; shift_register:inst2|data[6]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 1.453      ; 2.812      ;
; 1.057  ; shift_register:inst2|data_out[14]       ; shift_register:inst2|data_out[22] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.363      ;
; 1.151  ; shift_register:inst2|data[7]            ; shift_register:inst2|data_out[7]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.001     ; 1.456      ;
; 1.200  ; shift_register:inst2|data_out[12]       ; shift_register:inst2|data_out[20] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.506      ;
; 1.225  ; shift_register:inst2|data_out[15]       ; shift_register:inst2|data_out[23] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.001      ; 1.532      ;
; 1.608  ; shift_register:inst2|data[1]            ; shift_register:inst2|data_out[1]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.006      ; 1.920      ;
; 1.620  ; shift_register:inst2|data_out[4]        ; shift_register:inst2|data_out[12] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.004      ; 1.930      ;
; 1.626  ; shift_register:inst2|data[4]            ; shift_register:inst2|data_out[4]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.007      ; 1.939      ;
; 1.647  ; shift_register:inst2|data_out[23]       ; shift_register:inst2|data_out[31] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 1.953      ;
; 1.808  ; shift_register:inst2|data_out[6]        ; shift_register:inst2|data_out[14] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.008      ; 2.122      ;
; 2.208  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[1] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.894     ; 1.620      ;
; 2.386  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[6] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.894     ; 1.798      ;
; 2.390  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[2] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.894     ; 1.802      ;
; 2.562  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[5] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.894     ; 1.974      ;
; 2.605  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[3] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.894     ; 2.017      ;
; 2.648  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[4] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.894     ; 2.060      ;
; 2.778  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[7] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.894     ; 2.190      ;
; 3.170  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[0] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.894     ; 2.582      ;
+--------+-----------------------------------------+-----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'shift_registerv2:inst5|command'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 0.566 ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[0] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 1.003      ; 1.875      ;
; 0.835 ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[1] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 1.003      ; 2.144      ;
; 0.842 ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[7] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 1.022      ; 2.170      ;
; 0.987 ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[2] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 1.003      ; 2.296      ;
; 1.004 ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[5] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 1.022      ; 2.332      ;
; 1.029 ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[4] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 1.022      ; 2.357      ;
; 1.168 ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[6] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 1.002      ; 2.476      ;
; 1.317 ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[3] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 1.002      ; 2.625      ;
+-------+-----------------------------------------+-----------------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLK'                                                                                                                                                               ;
+--------+-----------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                     ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -5.637 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.593     ; 6.084      ;
; -5.604 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.585     ; 6.059      ;
; -5.563 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.593     ; 6.010      ;
; -5.553 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.588     ; 6.005      ;
; -5.531 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.593     ; 5.978      ;
; -5.349 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.589     ; 5.800      ;
; -5.291 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.344      ;
; -5.291 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.344      ;
; -5.291 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.344      ;
; -5.291 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.344      ;
; -5.291 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.344      ;
; -5.291 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.344      ;
; -5.291 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.344      ;
; -5.272 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.593     ; 5.719      ;
; -5.269 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.593     ; 5.716      ;
; -5.258 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.979     ; 5.319      ;
; -5.258 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.979     ; 5.319      ;
; -5.258 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.979     ; 5.319      ;
; -5.258 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.979     ; 5.319      ;
; -5.258 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.979     ; 5.319      ;
; -5.258 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.979     ; 5.319      ;
; -5.258 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.979     ; 5.319      ;
; -5.251 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.593     ; 5.698      ;
; -5.217 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.270      ;
; -5.217 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.270      ;
; -5.217 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.270      ;
; -5.217 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.270      ;
; -5.217 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.270      ;
; -5.217 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.270      ;
; -5.217 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.270      ;
; -5.207 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 5.265      ;
; -5.207 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 5.265      ;
; -5.207 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 5.265      ;
; -5.207 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 5.265      ;
; -5.207 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 5.265      ;
; -5.207 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 5.265      ;
; -5.207 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 5.265      ;
; -5.201 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.588     ; 5.653      ;
; -5.191 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.593     ; 5.638      ;
; -5.185 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.238      ;
; -5.185 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.238      ;
; -5.185 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.238      ;
; -5.185 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.238      ;
; -5.185 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.238      ;
; -5.185 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.238      ;
; -5.185 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 5.238      ;
; -5.099 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.593     ; 5.546      ;
; -5.097 ; shift_register:inst2|data_out[24] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.588     ; 5.549      ;
; -5.074 ; shift_register:inst2|data_out[13] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.593     ; 5.521      ;
; -5.003 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.983     ; 5.060      ;
; -5.003 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.983     ; 5.060      ;
; -5.003 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.983     ; 5.060      ;
; -5.003 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.983     ; 5.060      ;
; -5.003 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.983     ; 5.060      ;
; -5.003 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.983     ; 5.060      ;
; -5.003 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.983     ; 5.060      ;
; -4.963 ; shift_register:inst2|data_out[26] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.588     ; 5.415      ;
; -4.939 ; shift_register:inst2|data_out[29] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.593     ; 5.386      ;
; -4.934 ; shift_register:inst2|data_out[1]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.588     ; 5.386      ;
; -4.926 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.979      ;
; -4.926 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.979      ;
; -4.926 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.979      ;
; -4.926 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.979      ;
; -4.926 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.979      ;
; -4.926 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.979      ;
; -4.926 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.979      ;
; -4.923 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.976      ;
; -4.923 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.976      ;
; -4.923 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.976      ;
; -4.923 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.976      ;
; -4.923 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.976      ;
; -4.923 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.976      ;
; -4.923 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.976      ;
; -4.911 ; shift_register:inst2|data_out[19] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.593     ; 5.358      ;
; -4.905 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.958      ;
; -4.905 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.958      ;
; -4.905 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.958      ;
; -4.905 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.958      ;
; -4.905 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.958      ;
; -4.905 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.958      ;
; -4.905 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.958      ;
; -4.855 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 4.913      ;
; -4.855 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 4.913      ;
; -4.855 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 4.913      ;
; -4.855 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 4.913      ;
; -4.855 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 4.913      ;
; -4.855 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 4.913      ;
; -4.855 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.982     ; 4.913      ;
; -4.845 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.898      ;
; -4.845 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.898      ;
; -4.845 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.898      ;
; -4.845 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.898      ;
; -4.845 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.898      ;
; -4.845 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.898      ;
; -4.845 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.898      ;
; -4.792 ; shift_register:inst2|data_out[8]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.588     ; 5.244      ;
; -4.772 ; shift_register:inst2|data_out[10] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.588     ; 5.224      ;
; -4.753 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.806      ;
; -4.753 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.806      ;
; -4.753 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.987     ; 4.806      ;
+--------+-----------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLK'                                                                                                                                                               ;
+-------+-----------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                     ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 4.420 ; shift_register:inst2|done         ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.368      ; 6.094      ;
; 4.420 ; shift_register:inst2|done         ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.368      ; 6.094      ;
; 4.420 ; shift_register:inst2|done         ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.368      ; 6.094      ;
; 4.420 ; shift_register:inst2|done         ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.368      ; 6.094      ;
; 4.420 ; shift_register:inst2|done         ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.368      ; 6.094      ;
; 4.420 ; shift_register:inst2|done         ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.368      ; 6.094      ;
; 4.420 ; shift_register:inst2|done         ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.368      ; 6.094      ;
; 4.496 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 3.820      ;
; 4.496 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 3.820      ;
; 4.496 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 3.820      ;
; 4.496 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 3.820      ;
; 4.496 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 3.820      ;
; 4.496 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 3.820      ;
; 4.496 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 3.820      ;
; 4.715 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 4.038      ;
; 4.715 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 4.038      ;
; 4.715 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 4.038      ;
; 4.715 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 4.038      ;
; 4.715 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 4.038      ;
; 4.715 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 4.038      ;
; 4.715 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 4.038      ;
; 4.743 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 4.066      ;
; 4.743 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 4.066      ;
; 4.743 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 4.066      ;
; 4.743 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 4.066      ;
; 4.743 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 4.066      ;
; 4.743 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 4.066      ;
; 4.743 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.983     ; 4.066      ;
; 4.752 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.076      ;
; 4.752 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.076      ;
; 4.752 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.076      ;
; 4.752 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.076      ;
; 4.752 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.076      ;
; 4.752 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.076      ;
; 4.752 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.076      ;
; 4.757 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.081      ;
; 4.757 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.081      ;
; 4.757 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.081      ;
; 4.757 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.081      ;
; 4.757 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.081      ;
; 4.757 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.081      ;
; 4.757 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.081      ;
; 4.766 ; shift_register:inst2|done         ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 1.762      ; 6.834      ;
; 4.810 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.134      ;
; 4.810 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.134      ;
; 4.810 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.134      ;
; 4.810 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.134      ;
; 4.810 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.134      ;
; 4.810 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.134      ;
; 4.810 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.134      ;
; 4.842 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.588     ; 4.560      ;
; 4.864 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.183      ;
; 4.864 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.183      ;
; 4.864 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.183      ;
; 4.864 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.183      ;
; 4.864 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.183      ;
; 4.864 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.183      ;
; 4.864 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.183      ;
; 4.990 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.314      ;
; 4.990 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.314      ;
; 4.990 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.314      ;
; 4.990 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.314      ;
; 4.990 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.314      ;
; 4.990 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.314      ;
; 4.990 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.314      ;
; 5.039 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.358      ;
; 5.039 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.358      ;
; 5.039 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.358      ;
; 5.039 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.358      ;
; 5.039 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.358      ;
; 5.039 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.358      ;
; 5.039 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.358      ;
; 5.061 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.589     ; 4.778      ;
; 5.088 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.412      ;
; 5.088 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.412      ;
; 5.088 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.412      ;
; 5.088 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.412      ;
; 5.088 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.412      ;
; 5.088 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.412      ;
; 5.088 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.412      ;
; 5.089 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.589     ; 4.806      ;
; 5.098 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.588     ; 4.816      ;
; 5.103 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.588     ; 4.821      ;
; 5.123 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.442      ;
; 5.123 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.442      ;
; 5.123 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.442      ;
; 5.123 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.442      ;
; 5.123 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.442      ;
; 5.123 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.442      ;
; 5.123 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.987     ; 4.442      ;
; 5.124 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.448      ;
; 5.124 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.448      ;
; 5.124 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.448      ;
; 5.124 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.448      ;
; 5.124 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.448      ;
; 5.124 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.448      ;
; 5.124 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.448      ;
; 5.156 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.588     ; 4.874      ;
; 5.160 ; shift_register:inst2|data_out[10] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.484      ;
; 5.160 ; shift_register:inst2|data_out[10] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.982     ; 4.484      ;
+-------+-----------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; CLK   ; Rise       ; CLK                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|command              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|command              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|count[0]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|count[0]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|count[1]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|count[1]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|count[2]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|count[2]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.IDLE   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.IDLE   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.START  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.START  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.WAIT   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.WAIT   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.WAIT_2 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.WAIT_2 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[0]~reg0     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[0]~reg0     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[1]~reg0     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[1]~reg0     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[2]~reg0     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[2]~reg0     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[3]~reg0     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[3]~reg0     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[4]~reg0     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[4]~reg0     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[5]~reg0     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[5]~reg0     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[6]~reg0     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[6]~reg0     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[7]~reg0     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[7]~reg0     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|command|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|command|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|count[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|count[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|count[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|count[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|count[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|count[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|current_state.IDLE|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|current_state.IDLE|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|current_state.START|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|current_state.START|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|current_state.WAIT_2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|current_state.WAIT_2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|current_state.WAIT|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|current_state.WAIT|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[0]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[0]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[1]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[1]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[2]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[2]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[3]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[3]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[4]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[4]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[5]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[5]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[6]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[6]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[7]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[7]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|bclk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|bclk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|count[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|count[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|count[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|count[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|count[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|count[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|count[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|count[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|count[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|count[4]|clk                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART_BLOCK:inst|UART_CLK:inst|bclk'                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[0]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[0]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[3]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[3]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[4]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[4]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[5]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[5]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[6]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[6]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[7]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[7]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[7]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[7]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[0]   ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART_BLOCK:inst|UART_RXD:inst5|R_ready'                                                                            ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|done         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|done         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data_out[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data_out[0]|clk             ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART_BLOCK:inst|UART_TXD:inst4|T_done'                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[20]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[20]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[21]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[21]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[22]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[22]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[23]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[23]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[24]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[24]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[25]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[25]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'shift_registerv2:inst5|command'                                                                                        ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst5|command|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst5|command|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst5|command~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst5|command~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst5|command~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst5|command~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[7]|clk                       ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; RXD       ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 8.429 ; 8.429 ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; RXD       ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -5.785 ; -5.785 ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; TXD       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 7.888  ; 7.888  ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; bclk      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 5.384  ;        ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; bclk      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;        ; 5.384  ; Fall       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; t_hasdone ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 13.835 ; 13.835 ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ;
; test      ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 7.318  ; 7.318  ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ;
; test2     ; shift_registerv2:inst5|command         ; 4.799  ;        ; Rise       ; shift_registerv2:inst5|command         ;
; test2     ; shift_registerv2:inst5|command         ;        ; 4.799  ; Fall       ; shift_registerv2:inst5|command         ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; TXD       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 7.888  ; 7.888  ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; bclk      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 5.384  ;        ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; bclk      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;        ; 5.384  ; Fall       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; t_hasdone ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 12.230 ; 12.230 ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ;
; test      ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 7.318  ; 7.318  ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ;
; test2     ; shift_registerv2:inst5|command         ; 4.799  ;        ; Rise       ; shift_registerv2:inst5|command         ;
; test2     ; shift_registerv2:inst5|command         ;        ; 4.799  ; Fall       ; shift_registerv2:inst5|command         ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -1.398 ; -15.768       ;
; UART_BLOCK:inst|UART_CLK:inst|bclk     ; -1.205 ; -61.036       ;
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; -0.404 ; -0.404        ;
; shift_registerv2:inst5|command         ; 0.343  ; 0.000         ;
; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; 0.689  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -1.346 ; -7.040        ;
; UART_BLOCK:inst|UART_CLK:inst|bclk     ; -1.043 ; -5.677        ;
; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; -0.154 ; -0.537        ;
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; -0.004 ; -0.004        ;
; shift_registerv2:inst5|command         ; 0.313  ; 0.000         ;
+----------------------------------------+--------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -1.339 ; -8.213        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 1.045 ; 0.000         ;
+-------+-------+---------------+


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -1.380 ; -23.380       ;
; UART_BLOCK:inst|UART_CLK:inst|bclk     ; -0.500 ; -103.000      ;
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; -0.500 ; -41.000       ;
; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; -0.500 ; -32.000       ;
; shift_registerv2:inst5|command         ; -0.500 ; -8.000        ;
+----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                              ;
+--------+-----------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                 ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.398 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.292      ;
; -1.398 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.292      ;
; -1.387 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.136     ; 2.283      ;
; -1.387 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.136     ; 2.283      ;
; -1.372 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.266      ;
; -1.372 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.266      ;
; -1.362 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 2.255      ;
; -1.362 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 2.255      ;
; -1.355 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.249      ;
; -1.355 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.249      ;
; -1.332 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.212      ;
; -1.332 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.212      ;
; -1.332 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.212      ;
; -1.321 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.150     ; 2.203      ;
; -1.321 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.150     ; 2.203      ;
; -1.321 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.150     ; 2.203      ;
; -1.309 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 2.202      ;
; -1.309 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 2.202      ;
; -1.306 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.186      ;
; -1.306 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.186      ;
; -1.306 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.186      ;
; -1.296 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.190      ;
; -1.296 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.190      ;
; -1.296 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.153     ; 2.175      ;
; -1.296 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.153     ; 2.175      ;
; -1.296 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.153     ; 2.175      ;
; -1.293 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.187      ;
; -1.293 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.187      ;
; -1.290 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.184      ;
; -1.290 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.184      ;
; -1.289 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.169      ;
; -1.289 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.169      ;
; -1.289 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.169      ;
; -1.282 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.181      ;
; -1.282 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.181      ;
; -1.282 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.181      ;
; -1.271 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.131     ; 2.172      ;
; -1.271 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.131     ; 2.172      ;
; -1.271 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.131     ; 2.172      ;
; -1.256 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.155      ;
; -1.256 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.155      ;
; -1.256 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.155      ;
; -1.246 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.134     ; 2.144      ;
; -1.246 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.134     ; 2.144      ;
; -1.246 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.134     ; 2.144      ;
; -1.243 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.153     ; 2.122      ;
; -1.243 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.153     ; 2.122      ;
; -1.243 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.153     ; 2.122      ;
; -1.239 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.138      ;
; -1.239 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.138      ;
; -1.239 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.138      ;
; -1.232 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 2.125      ;
; -1.232 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 2.125      ;
; -1.230 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.110      ;
; -1.230 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.110      ;
; -1.230 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.110      ;
; -1.229 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.123      ;
; -1.229 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.123      ;
; -1.227 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.107      ;
; -1.227 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.107      ;
; -1.227 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.107      ;
; -1.224 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.104      ;
; -1.224 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.104      ;
; -1.224 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.104      ;
; -1.223 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.117      ;
; -1.223 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.117      ;
; -1.215 ; shift_register:inst2|data_out[24] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 2.108      ;
; -1.215 ; shift_register:inst2|data_out[24] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 2.108      ;
; -1.210 ; shift_register:inst2|data_out[13] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.104      ;
; -1.210 ; shift_register:inst2|data_out[13] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.104      ;
; -1.202 ; shift_register:inst2|data_out[26] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 2.095      ;
; -1.202 ; shift_register:inst2|data_out[26] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 2.095      ;
; -1.200 ; shift_register:inst2|data_out[29] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.094      ;
; -1.200 ; shift_register:inst2|data_out[29] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.094      ;
; -1.197 ; shift_register:inst2|data_out[1]  ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 2.090      ;
; -1.197 ; shift_register:inst2|data_out[1]  ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 2.090      ;
; -1.193 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.134     ; 2.091      ;
; -1.193 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.134     ; 2.091      ;
; -1.193 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.134     ; 2.091      ;
; -1.180 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.079      ;
; -1.180 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.079      ;
; -1.180 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.079      ;
; -1.177 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.076      ;
; -1.177 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.076      ;
; -1.177 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.076      ;
; -1.174 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.073      ;
; -1.174 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.073      ;
; -1.174 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.133     ; 2.073      ;
; -1.166 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.153     ; 2.045      ;
; -1.166 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.153     ; 2.045      ;
; -1.166 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.153     ; 2.045      ;
; -1.163 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.043      ;
; -1.163 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.043      ;
; -1.163 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.043      ;
; -1.162 ; shift_register:inst2|data_out[19] ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.056      ;
; -1.162 ; shift_register:inst2|data_out[19] ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 2.056      ;
; -1.157 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.037      ;
; -1.157 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.037      ;
; -1.157 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.152     ; 2.037      ;
; -1.149 ; shift_register:inst2|data_out[24] ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.153     ; 2.028      ;
+--------+-----------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART_BLOCK:inst|UART_CLK:inst|bclk'                                                                                                                                                                   ;
+--------+-------------------------------------------------+--------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                    ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+--------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.205 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[0]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.242      ;
; -1.174 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[1]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.211      ;
; -1.159 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[0]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.196      ;
; -1.140 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[2]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.177      ;
; -1.130 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[0]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.167      ;
; -1.128 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[1]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.165      ;
; -1.118 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.155      ;
; -1.099 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[1]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.136      ;
; -1.096 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.133      ;
; -1.096 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.133      ;
; -1.096 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.133      ;
; -1.096 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.133      ;
; -1.096 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.133      ;
; -1.096 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.133      ;
; -1.096 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.133      ;
; -1.096 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.133      ;
; -1.096 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.133      ;
; -1.096 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.133      ;
; -1.094 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[2]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.131      ;
; -1.093 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.130      ;
; -1.093 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.130      ;
; -1.093 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.130      ;
; -1.092 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[0]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[23] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.001      ; 2.125      ;
; -1.072 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.109      ;
; -1.065 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[2]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.102      ;
; -1.061 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[1]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[23] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.001      ; 2.094      ;
; -1.049 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[5]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.086      ;
; -1.043 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.080      ;
; -1.042 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.079      ;
; -1.042 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.079      ;
; -1.042 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.079      ;
; -1.042 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.079      ;
; -1.042 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.079      ;
; -1.042 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.079      ;
; -1.042 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.079      ;
; -1.042 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.079      ;
; -1.042 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.079      ;
; -1.042 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.079      ;
; -1.039 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.076      ;
; -1.039 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.076      ;
; -1.039 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.076      ;
; -1.030 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.062      ;
; -1.030 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.062      ;
; -1.030 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.062      ;
; -1.030 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.062      ;
; -1.030 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.062      ;
; -1.030 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.062      ;
; -1.030 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.062      ;
; -1.030 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.062      ;
; -1.030 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.062      ;
; -1.030 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.062      ;
; -1.027 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[2]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[23] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.001      ; 2.060      ;
; -1.016 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.048      ;
; -1.013 ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6] ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[3]    ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; -0.012     ; 2.033      ;
; -1.013 ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6] ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[4]    ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; -0.012     ; 2.033      ;
; -1.013 ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6] ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[5]    ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; -0.012     ; 2.033      ;
; -1.013 ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6] ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[6]    ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; -0.012     ; 2.033      ;
; -1.013 ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6] ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[2]    ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; -0.012     ; 2.033      ;
; -1.013 ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6] ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[0]    ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; -0.012     ; 2.033      ;
; -1.013 ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6] ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[1]    ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; -0.012     ; 2.033      ;
; -1.013 ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6] ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[7]    ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; -0.012     ; 2.033      ;
; -1.013 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.045      ;
; -1.013 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.045      ;
; -1.013 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.045      ;
; -1.005 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[23] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.001      ; 2.038      ;
; -1.003 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[5]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.040      ;
; -0.999 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.036      ;
; -0.999 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.036      ;
; -0.999 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.036      ;
; -0.999 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.036      ;
; -0.999 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.036      ;
; -0.999 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.036      ;
; -0.999 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.036      ;
; -0.999 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.036      ;
; -0.999 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.036      ;
; -0.999 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.036      ;
; -0.998 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.035      ;
; -0.998 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.035      ;
; -0.998 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.035      ;
; -0.998 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.035      ;
; -0.998 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.035      ;
; -0.998 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.035      ;
; -0.998 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.035      ;
; -0.998 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.035      ;
; -0.998 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.035      ;
; -0.998 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.005      ; 2.035      ;
; -0.996 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.028      ;
; -0.996 ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26]      ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 1.000        ; 0.000      ; 2.028      ;
+--------+-------------------------------------------------+--------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART_BLOCK:inst|UART_RXD:inst5|R_ready'                                                                                                                                                      ;
+--------+-----------------------------------------+-----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                           ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.404 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[0] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.555     ; 0.881      ;
; -0.283 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[7] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.555     ; 0.760      ;
; -0.236 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[5] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.555     ; 0.713      ;
; -0.214 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[4] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.555     ; 0.691      ;
; -0.206 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[3] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.555     ; 0.683      ;
; -0.159 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[6] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.555     ; 0.636      ;
; -0.158 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[2] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.555     ; 0.635      ;
; -0.078 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[1] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.555     ; 0.555      ;
; 0.312  ; shift_register:inst2|data_out[6]        ; shift_register:inst2|data_out[14] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.002      ; 0.722      ;
; 0.319  ; shift_register:inst2|data_out[23]       ; shift_register:inst2|data_out[31] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.713      ;
; 0.328  ; shift_register:inst2|data_out[4]        ; shift_register:inst2|data_out[12] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; -0.001     ; 0.703      ;
; 0.335  ; shift_register:inst2|data[4]            ; shift_register:inst2|data_out[4]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.010      ; 0.707      ;
; 0.343  ; shift_register:inst2|data[1]            ; shift_register:inst2|data_out[1]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.010      ; 0.699      ;
; 0.399  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[7] ; shift_register:inst2|data[7]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.452      ; 1.085      ;
; 0.423  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[6] ; shift_register:inst2|data[6]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.449      ; 1.058      ;
; 0.461  ; shift_register:inst2|data_out[15]       ; shift_register:inst2|data_out[23] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.571      ;
; 0.463  ; shift_register:inst2|data[7]            ; shift_register:inst2|data_out[7]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.569      ;
; 0.471  ; shift_register:inst2|data_out[12]       ; shift_register:inst2|data_out[20] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.561      ;
; 0.542  ; shift_register:inst2|data_out[8]        ; shift_register:inst2|data_out[16] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.490      ;
; 0.544  ; shift_register:inst2|data_out[13]       ; shift_register:inst2|data_out[21] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.488      ;
; 0.544  ; shift_register:inst2|data_out[9]        ; shift_register:inst2|data_out[17] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.488      ;
; 0.544  ; shift_register:inst2|data_out[21]       ; shift_register:inst2|data_out[29] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.488      ;
; 0.545  ; shift_register:inst2|data_out[22]       ; shift_register:inst2|data_out[30] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.487      ;
; 0.546  ; shift_register:inst2|data_out[17]       ; shift_register:inst2|data_out[25] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.486      ;
; 0.546  ; shift_register:inst2|data_out[16]       ; shift_register:inst2|data_out[24] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.486      ;
; 0.547  ; shift_register:inst2|data[5]            ; shift_register:inst2|data_out[5]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.485      ;
; 0.554  ; shift_register:inst2|data_out[14]       ; shift_register:inst2|data_out[22] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.478      ;
; 0.623  ; shift_register:inst2|data_out[2]        ; shift_register:inst2|data_out[10] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.409      ;
; 0.626  ; shift_register:inst2|data_out[10]       ; shift_register:inst2|data_out[18] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.406      ;
; 0.630  ; shift_register:inst2|data_out[3]        ; shift_register:inst2|data_out[11] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.402      ;
; 0.630  ; shift_register:inst2|data_out[0]        ; shift_register:inst2|data_out[8]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.402      ;
; 0.633  ; shift_register:inst2|data_out[7]        ; shift_register:inst2|data_out[15] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.399      ;
; 0.633  ; shift_register:inst2|data_out[19]       ; shift_register:inst2|data_out[27] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.399      ;
; 0.633  ; shift_register:inst2|data_out[18]       ; shift_register:inst2|data_out[26] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.399      ;
; 0.634  ; shift_register:inst2|data_out[11]       ; shift_register:inst2|data_out[19] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.398      ;
; 0.636  ; shift_register:inst2|data[2]            ; shift_register:inst2|data_out[2]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.396      ;
; 0.637  ; shift_register:inst2|data_out[20]       ; shift_register:inst2|data_out[28] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.395      ;
; 0.638  ; shift_register:inst2|data[3]            ; shift_register:inst2|data_out[3]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.394      ;
; 0.638  ; shift_register:inst2|data_out[5]        ; shift_register:inst2|data_out[13] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.394      ;
; 0.639  ; shift_register:inst2|data[0]            ; shift_register:inst2|data_out[0]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.393      ;
; 0.639  ; shift_register:inst2|data_out[1]        ; shift_register:inst2|data_out[9]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.393      ;
; 0.643  ; shift_register:inst2|data[6]            ; shift_register:inst2|data_out[6]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.000      ; 0.389      ;
; 0.706  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[4] ; shift_register:inst2|data[4]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.442      ; 0.768      ;
; 0.707  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[1] ; shift_register:inst2|data[1]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.442      ; 0.767      ;
; 0.747  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[0] ; shift_register:inst2|data[0]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.452      ; 0.737      ;
; 0.860  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[2] ; shift_register:inst2|data[2]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.452      ; 0.624      ;
; 0.865  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[3] ; shift_register:inst2|data[3]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.451      ; 0.618      ;
; 0.884  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[5] ; shift_register:inst2|data[5]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 1.000        ; 0.451      ; 0.599      ;
+--------+-----------------------------------------+-----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'shift_registerv2:inst5|command'                                                                                                                                       ;
+-------+-----------------------------------------+-----------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 0.343 ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[3] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 0.217      ; 0.906      ;
; 0.423 ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[4] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 0.231      ; 0.840      ;
; 0.427 ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[6] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 0.217      ; 0.822      ;
; 0.434 ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[5] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 0.231      ; 0.829      ;
; 0.438 ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[2] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 0.212      ; 0.806      ;
; 0.521 ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[1] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 0.212      ; 0.723      ;
; 0.521 ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[7] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 0.231      ; 0.742      ;
; 0.567 ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[0] ; CLK          ; shift_registerv2:inst5|command ; 1.000        ; 0.212      ; 0.677      ;
+-------+-----------------------------------------+-----------------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART_BLOCK:inst|UART_TXD:inst4|T_done'                                                                                                                                                   ;
+-------+-----------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                               ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.689 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_cache[21] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.466      ; 0.809      ;
; 0.718 ; shift_register:inst2|data_out[1]  ; shift_registerv2:inst5|data_cache[1]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.484      ; 0.798      ;
; 0.752 ; shift_register:inst2|data_out[29] ; shift_registerv2:inst5|data_cache[29] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.466      ; 0.746      ;
; 0.760 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_cache[23] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.465      ; 0.737      ;
; 0.763 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|data_cache[12] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.466      ; 0.735      ;
; 0.763 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|data_cache[20] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.466      ; 0.735      ;
; 0.765 ; shift_register:inst2|data_out[13] ; shift_registerv2:inst5|data_cache[13] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.466      ; 0.733      ;
; 0.766 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_cache[5]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.466      ; 0.732      ;
; 0.783 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|data_cache[31] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.465      ; 0.714      ;
; 0.783 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|data_cache[15] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.465      ; 0.714      ;
; 0.784 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|data_cache[7]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.465      ; 0.713      ;
; 0.786 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_cache[6]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.482      ; 0.728      ;
; 0.813 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_cache[28] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.466      ; 0.685      ;
; 0.819 ; shift_register:inst2|data_out[26] ; shift_registerv2:inst5|data_cache[26] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.484      ; 0.697      ;
; 0.824 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|data_cache[9]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.484      ; 0.692      ;
; 0.827 ; shift_register:inst2|data_out[24] ; shift_registerv2:inst5|data_cache[24] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.484      ; 0.689      ;
; 0.829 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|data_cache[18] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.484      ; 0.687      ;
; 0.831 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|data_cache[17] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.484      ; 0.685      ;
; 0.842 ; shift_register:inst2|data_out[19] ; shift_registerv2:inst5|data_cache[19] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.480      ; 0.670      ;
; 0.854 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|data_cache[11] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.480      ; 0.658      ;
; 0.862 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|data_cache[30] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.480      ; 0.650      ;
; 0.867 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|data_cache[4]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.465      ; 0.630      ;
; 0.903 ; shift_register:inst2|data_out[10] ; shift_registerv2:inst5|data_cache[10] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.484      ; 0.613      ;
; 0.904 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|data_cache[25] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.484      ; 0.612      ;
; 0.914 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|data_cache[16] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.484      ; 0.602      ;
; 0.919 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|data_cache[2]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.484      ; 0.597      ;
; 0.920 ; shift_register:inst2|data_out[8]  ; shift_registerv2:inst5|data_cache[8]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.484      ; 0.596      ;
; 0.921 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_cache[0]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.484      ; 0.595      ;
; 0.937 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_cache[22] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.480      ; 0.575      ;
; 0.942 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|data_cache[14] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.480      ; 0.570      ;
; 0.943 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_cache[3]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.480      ; 0.569      ;
; 1.034 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_cache[27] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 1.000        ; 0.480      ; 0.478      ;
+-------+-----------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                             ;
+--------+---------------------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.346 ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; CLK         ; 0.000        ; 1.420      ; 0.367      ;
; -1.045 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.426      ; 0.674      ;
; -0.846 ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; CLK         ; -0.500       ; 1.420      ; 0.367      ;
; -0.816 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.426      ; 0.903      ;
; -0.549 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.426      ; 1.170      ;
; -0.545 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.426      ; 0.674      ;
; -0.538 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.426      ; 1.181      ;
; -0.537 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.426      ; 1.182      ;
; -0.535 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.426      ; 1.184      ;
; -0.337 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.426      ; 1.382      ;
; -0.316 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.426      ; 0.903      ;
; -0.295 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.307      ; 1.305      ;
; -0.178 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[1]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.431      ; 1.546      ;
; -0.178 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[0]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.431      ; 1.546      ;
; -0.178 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[2]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.431      ; 1.546      ;
; -0.167 ; shift_register:inst2|done                   ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.868      ; 0.853      ;
; -0.128 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[4]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.412      ; 1.577      ;
; -0.128 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[5]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.412      ; 1.577      ;
; -0.128 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[7]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.412      ; 1.577      ;
; -0.062 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[3]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.426      ; 1.657      ;
; -0.062 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[6]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; 0.000        ; 1.426      ; 1.657      ;
; -0.049 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.426      ; 1.170      ;
; -0.038 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.426      ; 1.181      ;
; -0.037 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.426      ; 1.182      ;
; -0.035 ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.426      ; 1.184      ;
; 0.163  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.426      ; 1.382      ;
; 0.171  ; shift_register:inst2|done                   ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.868      ; 1.191      ;
; 0.172  ; shift_register:inst2|done                   ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.868      ; 1.192      ;
; 0.174  ; shift_register:inst2|done                   ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.868      ; 1.194      ;
; 0.205  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.307      ; 1.305      ;
; 0.215  ; shift_registerv2:inst5|count[0]             ; shift_registerv2:inst5|count[0]             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; shift_registerv2:inst5|count[1]             ; shift_registerv2:inst5|count[1]             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; shift_registerv2:inst5|count[2]             ; shift_registerv2:inst5|count[2]             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; shift_registerv2:inst5|current_state.IDLE   ; shift_registerv2:inst5|current_state.IDLE   ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.262  ; shift_register:inst2|done                   ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.749      ; 1.163      ;
; 0.312  ; shift_register:inst2|done                   ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.868      ; 1.332      ;
; 0.322  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[1]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.431      ; 1.546      ;
; 0.322  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[0]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.431      ; 1.546      ;
; 0.322  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[2]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.431      ; 1.546      ;
; 0.363  ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.372  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[4]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.412      ; 1.577      ;
; 0.372  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[5]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.412      ; 1.577      ;
; 0.372  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[7]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.412      ; 1.577      ;
; 0.373  ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.380  ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.532      ;
; 0.388  ; shift_registerv2:inst5|current_state.IDLE   ; shift_registerv2:inst5|current_state.WAIT   ; CLK                                    ; CLK         ; 0.000        ; 0.119      ; 0.659      ;
; 0.412  ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.564      ;
; 0.438  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[3]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.426      ; 1.657      ;
; 0.438  ; UART_BLOCK:inst|UART_TXD:inst4|T_done       ; shift_registerv2:inst5|data_out[6]~reg0     ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK         ; -0.500       ; 1.426      ; 1.657      ;
; 0.462  ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.614      ;
; 0.471  ; shift_register:inst2|done                   ; shift_registerv2:inst5|data_out[1]~reg0     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.873      ; 1.496      ;
; 0.471  ; shift_register:inst2|done                   ; shift_registerv2:inst5|data_out[0]~reg0     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.873      ; 1.496      ;
; 0.471  ; shift_register:inst2|done                   ; shift_registerv2:inst5|data_out[2]~reg0     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.873      ; 1.496      ;
; 0.501  ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.653      ;
; 0.513  ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.665      ;
; 0.514  ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.521  ; shift_register:inst2|done                   ; shift_registerv2:inst5|data_out[4]~reg0     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.854      ; 1.527      ;
; 0.521  ; shift_register:inst2|done                   ; shift_registerv2:inst5|data_out[5]~reg0     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.854      ; 1.527      ;
; 0.521  ; shift_register:inst2|done                   ; shift_registerv2:inst5|data_out[7]~reg0     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.854      ; 1.527      ;
; 0.525  ; shift_registerv2:inst5|current_state.IDLE   ; shift_registerv2:inst5|current_state.START  ; CLK                                    ; CLK         ; 0.000        ; 0.119      ; 0.796      ;
; 0.530  ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.682      ;
; 0.536  ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.688      ;
; 0.541  ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; UART_BLOCK:inst|UART_CLK:inst|bclk          ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.693      ;
; 0.548  ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.700      ;
; 0.556  ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.708      ;
; 0.571  ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.723      ;
; 0.587  ; shift_register:inst2|done                   ; shift_registerv2:inst5|data_out[3]~reg0     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.868      ; 1.607      ;
; 0.587  ; shift_register:inst2|done                   ; shift_registerv2:inst5|data_out[6]~reg0     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.868      ; 1.607      ;
; 0.608  ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.760      ;
; 0.610  ; shift_registerv2:inst5|current_state.WAIT_2 ; shift_registerv2:inst5|current_state.WAIT   ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.623  ; shift_register:inst2|data_out[31]           ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 0.636      ;
; 0.642  ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.794      ;
; 0.652  ; shift_register:inst2|data_out[31]           ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 0.665      ;
; 0.653  ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.653  ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.653  ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.653  ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.654  ; shift_register:inst2|data_out[31]           ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 0.667      ;
; 0.655  ; shift_register:inst2|data_out[31]           ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 0.668      ;
; 0.658  ; shift_registerv2:inst5|current_state.START  ; shift_registerv2:inst5|current_state.START  ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.810      ;
; 0.665  ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.817      ;
; 0.670  ; shift_registerv2:inst5|count[2]             ; shift_registerv2:inst5|current_state.START  ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.822      ;
; 0.709  ; shift_registerv2:inst5|count[1]             ; shift_registerv2:inst5|data_out[3]~reg0     ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.861      ;
; 0.719  ; shift_registerv2:inst5|count[0]             ; shift_registerv2:inst5|data_out[6]~reg0     ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.871      ;
; 0.726  ; shift_registerv2:inst5|count[0]             ; shift_registerv2:inst5|data_out[0]~reg0     ; CLK                                    ; CLK         ; 0.000        ; 0.005      ; 0.883      ;
; 0.734  ; shift_registerv2:inst5|count[0]             ; shift_registerv2:inst5|data_out[2]~reg0     ; CLK                                    ; CLK         ; 0.000        ; 0.005      ; 0.891      ;
; 0.784  ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.936      ;
; 0.784  ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.936      ;
; 0.796  ; shift_register:inst2|done                   ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.868      ; 1.816      ;
; 0.822  ; shift_registerv2:inst5|count[1]             ; shift_registerv2:inst5|count[2]             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.974      ;
; 0.830  ; shift_registerv2:inst5|current_state.WAIT_2 ; shift_registerv2:inst5|current_state.START  ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.982      ;
; 0.838  ; shift_registerv2:inst5|current_state.WAIT_2 ; shift_registerv2:inst5|current_state.IDLE   ; CLK                                    ; CLK         ; 0.000        ; -0.119     ; 0.871      ;
; 0.843  ; shift_registerv2:inst5|count[0]             ; shift_registerv2:inst5|count[1]             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.995      ;
; 0.858  ; shift_registerv2:inst5|current_state.IDLE   ; shift_registerv2:inst5|count[0]             ; CLK                                    ; CLK         ; 0.000        ; 0.119      ; 1.129      ;
; 0.859  ; shift_registerv2:inst5|current_state.IDLE   ; shift_registerv2:inst5|count[1]             ; CLK                                    ; CLK         ; 0.000        ; 0.119      ; 1.130      ;
; 0.861  ; shift_registerv2:inst5|current_state.IDLE   ; shift_registerv2:inst5|count[2]             ; CLK                                    ; CLK         ; 0.000        ; 0.119      ; 1.132      ;
; 0.863  ; shift_registerv2:inst5|count[0]             ; shift_registerv2:inst5|data_out[4]~reg0     ; CLK                                    ; CLK         ; 0.000        ; -0.014     ; 1.001      ;
+--------+---------------------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART_BLOCK:inst|UART_CLK:inst|bclk'                                                                                                                                                                               ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                           ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+------------------------------------+--------------+------------+------------+
; -1.043 ; UART_BLOCK:inst|UART_TXD:inst4|T_done            ; UART_BLOCK:inst|UART_TXD:inst4|T_done            ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 1.117      ; 0.367      ;
; -1.041 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready           ; UART_BLOCK:inst|UART_RXD:inst5|R_ready           ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 1.115      ; 0.367      ;
; -0.776 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|T_done            ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 1.117      ; 0.634      ;
; -0.662 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|state.T_IDLE      ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 1.106      ; 0.737      ;
; -0.609 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|state.T_START     ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 1.117      ; 0.801      ;
; -0.545 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[4]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 1.106      ; 0.854      ;
; -0.543 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[3]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 1.106      ; 0.856      ;
; -0.543 ; UART_BLOCK:inst|UART_TXD:inst4|T_done            ; UART_BLOCK:inst|UART_TXD:inst4|T_done            ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 1.117      ; 0.367      ;
; -0.541 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready           ; UART_BLOCK:inst|UART_RXD:inst5|R_ready           ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 1.115      ; 0.367      ;
; -0.409 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|state.T_STOP      ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 1.103      ; 0.987      ;
; -0.276 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|T_done            ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 1.117      ; 0.634      ;
; -0.275 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[0]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 1.106      ; 1.124      ;
; -0.275 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[1]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 1.106      ; 1.124      ;
; -0.275 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[2]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 1.106      ; 1.124      ;
; -0.162 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|state.T_IDLE      ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 1.106      ; 0.737      ;
; -0.109 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|state.T_START     ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 1.117      ; 0.801      ;
; -0.045 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[4]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 1.106      ; 0.854      ;
; -0.043 ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[3]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 1.106      ; 0.856      ;
; 0.091  ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|state.T_STOP      ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 1.103      ; 0.987      ;
; 0.215  ; UART_BLOCK:inst|UART_RXD:inst5|state.R_START     ; UART_BLOCK:inst|UART_RXD:inst5|state.R_START     ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[3]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[3]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[4]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[4]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[5]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[5]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[6]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[6]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[2]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[2]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[0]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[0]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[1]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[1]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[7]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[7]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_BLOCK:inst|UART_TXD:inst4|state.T_START     ; UART_BLOCK:inst|UART_TXD:inst4|state.T_START     ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_BLOCK:inst|UART_TXD:inst4|state.T_WAIT      ; UART_BLOCK:inst|UART_TXD:inst4|state.T_WAIT      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[4]         ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[4]         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_BLOCK:inst|UART_TXD:inst4|state.T_IDLE      ; UART_BLOCK:inst|UART_TXD:inst4|state.T_IDLE      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[3]         ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[3]         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.225  ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[0]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 1.106      ; 1.124      ;
; 0.225  ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[1]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 1.106      ; 1.124      ;
; 0.225  ; shift_registerv2:inst5|command                   ; UART_BLOCK:inst|UART_TXD:inst4|xcnt16[2]         ; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -0.500       ; 1.106      ; 1.124      ;
; 0.241  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[31]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[31] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[31] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.395      ;
; 0.260  ; UART_BLOCK:inst|UART_RXD:inst5|state.R_CENTER    ; UART_BLOCK:inst|UART_RXD:inst5|state.R_START     ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.412      ;
; 0.353  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[0]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[0]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.505      ;
; 0.355  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[0]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[0]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[16] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[16] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[0]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[0]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[16]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.507      ;
; 0.357  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[13] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[13] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[17]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[25]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[18]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[20]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[30]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[1]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[1]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[17] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[17] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[1]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[1]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[2]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[2]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[9]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[9]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[11] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[11] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[18] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[18] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[25] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[25] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[27] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[27] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[2]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[2]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[9]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[9]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[11]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[11]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[4]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[4]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[7]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[7]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[20] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[20] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[23] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[23] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[29] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[29] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[30] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[30] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[4]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[7]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[13]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[13]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[14]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[14]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[15]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[15]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.513      ;
; 0.366  ; UART_BLOCK:inst|UART_RXD:inst5|state.R_START     ; UART_BLOCK:inst|UART_RXD:inst5|state.R_CENTER    ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[1]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[1]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[22]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; UART_BLOCK:inst|UART_RXD:inst5|state.R_STOP      ; UART_BLOCK:inst|UART_RXD:inst5|R_ready           ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[24]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[26]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[3]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[3]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[8]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[8]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[10] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[10] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[19] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[19] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[24] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[24] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[26] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[26] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[3]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[8]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[8]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[10]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[10]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[5]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[5]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6]  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6]  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[12] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[12] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[21] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[21] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[22] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[22] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[28] ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[28] ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[5]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[5]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]        ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[6]        ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[12]       ; UART_BLOCK:inst|UART_TXD:inst4|xbitcnt[12]       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.524      ;
; 0.376  ; UART_BLOCK:inst|UART_RXD:inst5|state.R_CENTER    ; UART_BLOCK:inst|UART_RXD:inst5|state.R_WAIT      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.528      ;
; 0.382  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[3]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[3]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.534      ;
; 0.386  ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[4]   ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[4]   ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 0.000        ; 0.000      ; 0.538      ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART_BLOCK:inst|UART_TXD:inst4|T_done'                                                                                                                                                     ;
+--------+-----------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.154 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|data_cache[27] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.480      ; 0.478      ;
; -0.063 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|data_cache[3]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.480      ; 0.569      ;
; -0.062 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|data_cache[14] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.480      ; 0.570      ;
; -0.057 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|data_cache[22] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.480      ; 0.575      ;
; -0.041 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|data_cache[0]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.484      ; 0.595      ;
; -0.040 ; shift_register:inst2|data_out[8]  ; shift_registerv2:inst5|data_cache[8]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.484      ; 0.596      ;
; -0.039 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|data_cache[2]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.484      ; 0.597      ;
; -0.034 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|data_cache[16] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.484      ; 0.602      ;
; -0.024 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|data_cache[25] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.484      ; 0.612      ;
; -0.023 ; shift_register:inst2|data_out[10] ; shift_registerv2:inst5|data_cache[10] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.484      ; 0.613      ;
; 0.013  ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|data_cache[4]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.465      ; 0.630      ;
; 0.018  ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|data_cache[30] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.480      ; 0.650      ;
; 0.026  ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|data_cache[11] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.480      ; 0.658      ;
; 0.038  ; shift_register:inst2|data_out[19] ; shift_registerv2:inst5|data_cache[19] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.480      ; 0.670      ;
; 0.049  ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|data_cache[17] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.484      ; 0.685      ;
; 0.051  ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|data_cache[18] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.484      ; 0.687      ;
; 0.053  ; shift_register:inst2|data_out[24] ; shift_registerv2:inst5|data_cache[24] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.484      ; 0.689      ;
; 0.056  ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|data_cache[9]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.484      ; 0.692      ;
; 0.061  ; shift_register:inst2|data_out[26] ; shift_registerv2:inst5|data_cache[26] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.484      ; 0.697      ;
; 0.067  ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|data_cache[28] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.466      ; 0.685      ;
; 0.094  ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|data_cache[6]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.482      ; 0.728      ;
; 0.096  ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|data_cache[7]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.465      ; 0.713      ;
; 0.097  ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|data_cache[31] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.465      ; 0.714      ;
; 0.097  ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|data_cache[15] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.465      ; 0.714      ;
; 0.114  ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|data_cache[5]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.466      ; 0.732      ;
; 0.115  ; shift_register:inst2|data_out[13] ; shift_registerv2:inst5|data_cache[13] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.466      ; 0.733      ;
; 0.117  ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|data_cache[12] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.466      ; 0.735      ;
; 0.117  ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|data_cache[20] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.466      ; 0.735      ;
; 0.120  ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|data_cache[23] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.465      ; 0.737      ;
; 0.128  ; shift_register:inst2|data_out[29] ; shift_registerv2:inst5|data_cache[29] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.466      ; 0.746      ;
; 0.162  ; shift_register:inst2|data_out[1]  ; shift_registerv2:inst5|data_cache[1]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.484      ; 0.798      ;
; 0.191  ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|data_cache[21] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; 0.000        ; 0.466      ; 0.809      ;
+--------+-----------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART_BLOCK:inst|UART_RXD:inst5|R_ready'                                                                                                                                                       ;
+--------+-----------------------------------------+-----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                           ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.004 ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[5] ; shift_register:inst2|data[5]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.451      ; 0.599      ;
; 0.015  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[3] ; shift_register:inst2|data[3]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.451      ; 0.618      ;
; 0.020  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[2] ; shift_register:inst2|data[2]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.452      ; 0.624      ;
; 0.133  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[0] ; shift_register:inst2|data[0]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.452      ; 0.737      ;
; 0.173  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[1] ; shift_register:inst2|data[1]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.442      ; 0.767      ;
; 0.174  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[4] ; shift_register:inst2|data[4]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.442      ; 0.768      ;
; 0.237  ; shift_register:inst2|data[6]            ; shift_register:inst2|data_out[6]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.389      ;
; 0.241  ; shift_register:inst2|data[0]            ; shift_register:inst2|data_out[0]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; shift_register:inst2|data_out[1]        ; shift_register:inst2|data_out[9]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; shift_register:inst2|data[3]            ; shift_register:inst2|data_out[3]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; shift_register:inst2|data_out[5]        ; shift_register:inst2|data_out[13] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; shift_register:inst2|data_out[20]       ; shift_register:inst2|data_out[28] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; shift_register:inst2|data[2]            ; shift_register:inst2|data_out[2]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.396      ;
; 0.246  ; shift_register:inst2|data_out[11]       ; shift_register:inst2|data_out[19] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; shift_register:inst2|data_out[7]        ; shift_register:inst2|data_out[15] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; shift_register:inst2|data_out[19]       ; shift_register:inst2|data_out[27] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; shift_register:inst2|data_out[18]       ; shift_register:inst2|data_out[26] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.399      ;
; 0.250  ; shift_register:inst2|data_out[3]        ; shift_register:inst2|data_out[11] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; shift_register:inst2|data_out[0]        ; shift_register:inst2|data_out[8]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.402      ;
; 0.254  ; shift_register:inst2|data_out[10]       ; shift_register:inst2|data_out[18] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.406      ;
; 0.257  ; shift_register:inst2|data_out[2]        ; shift_register:inst2|data_out[10] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.409      ;
; 0.326  ; shift_register:inst2|data_out[14]       ; shift_register:inst2|data_out[22] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.478      ;
; 0.333  ; shift_register:inst2|data[5]            ; shift_register:inst2|data_out[5]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.485      ;
; 0.334  ; shift_register:inst2|data_out[17]       ; shift_register:inst2|data_out[25] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.486      ;
; 0.334  ; shift_register:inst2|data_out[16]       ; shift_register:inst2|data_out[24] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.486      ;
; 0.335  ; shift_register:inst2|data_out[22]       ; shift_register:inst2|data_out[30] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.487      ;
; 0.336  ; shift_register:inst2|data_out[13]       ; shift_register:inst2|data_out[21] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.488      ;
; 0.336  ; shift_register:inst2|data_out[9]        ; shift_register:inst2|data_out[17] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.488      ;
; 0.336  ; shift_register:inst2|data_out[21]       ; shift_register:inst2|data_out[29] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.488      ;
; 0.338  ; shift_register:inst2|data_out[8]        ; shift_register:inst2|data_out[16] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.490      ;
; 0.409  ; shift_register:inst2|data_out[12]       ; shift_register:inst2|data_out[20] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.561      ;
; 0.417  ; shift_register:inst2|data[7]            ; shift_register:inst2|data_out[7]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.569      ;
; 0.419  ; shift_register:inst2|data_out[15]       ; shift_register:inst2|data_out[23] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.571      ;
; 0.457  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[6] ; shift_register:inst2|data[6]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.449      ; 1.058      ;
; 0.481  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[7] ; shift_register:inst2|data[7]      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.452      ; 1.085      ;
; 0.537  ; shift_register:inst2|data[1]            ; shift_register:inst2|data_out[1]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.010      ; 0.699      ;
; 0.545  ; shift_register:inst2|data[4]            ; shift_register:inst2|data_out[4]  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.010      ; 0.707      ;
; 0.552  ; shift_register:inst2|data_out[4]        ; shift_register:inst2|data_out[12] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.001     ; 0.703      ;
; 0.561  ; shift_register:inst2|data_out[23]       ; shift_register:inst2|data_out[31] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.000      ; 0.713      ;
; 0.568  ; shift_register:inst2|data_out[6]        ; shift_register:inst2|data_out[14] ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; 0.002      ; 0.722      ;
; 0.958  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[1] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.555     ; 0.555      ;
; 1.038  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[2] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.555     ; 0.635      ;
; 1.039  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[6] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.555     ; 0.636      ;
; 1.086  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[3] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.555     ; 0.683      ;
; 1.094  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[4] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.555     ; 0.691      ;
; 1.116  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[5] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.555     ; 0.713      ;
; 1.163  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[7] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.555     ; 0.760      ;
; 1.284  ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[0] ; shift_register:inst2|done         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 0.000        ; -0.555     ; 0.881      ;
+--------+-----------------------------------------+-----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'shift_registerv2:inst5|command'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 0.313 ; shift_registerv2:inst5|data_out[0]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[0] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 0.212      ; 0.677      ;
; 0.359 ; shift_registerv2:inst5|data_out[1]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[1] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 0.212      ; 0.723      ;
; 0.359 ; shift_registerv2:inst5|data_out[7]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[7] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 0.231      ; 0.742      ;
; 0.442 ; shift_registerv2:inst5|data_out[2]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[2] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 0.212      ; 0.806      ;
; 0.446 ; shift_registerv2:inst5|data_out[5]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[5] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 0.231      ; 0.829      ;
; 0.453 ; shift_registerv2:inst5|data_out[6]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[6] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 0.217      ; 0.822      ;
; 0.457 ; shift_registerv2:inst5|data_out[4]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[4] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 0.231      ; 0.840      ;
; 0.537 ; shift_registerv2:inst5|data_out[3]~reg0 ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[3] ; CLK          ; shift_registerv2:inst5|command ; 0.000        ; 0.217      ; 0.906      ;
+-------+-----------------------------------------+-----------------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLK'                                                                                                                                                               ;
+--------+-----------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                     ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.339 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.257     ; 2.114      ;
; -1.328 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.255     ; 2.105      ;
; -1.313 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.257     ; 2.088      ;
; -1.303 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 2.077      ;
; -1.296 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.257     ; 2.071      ;
; -1.250 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 2.024      ;
; -1.237 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.257     ; 2.012      ;
; -1.234 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.257     ; 2.009      ;
; -1.231 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.257     ; 2.006      ;
; -1.173 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 1.947      ;
; -1.170 ; shift_register:inst2|data_out[30] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.257     ; 1.945      ;
; -1.164 ; shift_register:inst2|data_out[14] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.257     ; 1.939      ;
; -1.156 ; shift_register:inst2|data_out[24] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 1.930      ;
; -1.151 ; shift_register:inst2|data_out[13] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.257     ; 1.926      ;
; -1.143 ; shift_register:inst2|data_out[26] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 1.917      ;
; -1.141 ; shift_register:inst2|data_out[29] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.257     ; 1.916      ;
; -1.138 ; shift_register:inst2|data_out[1]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 1.912      ;
; -1.103 ; shift_register:inst2|data_out[19] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.257     ; 1.878      ;
; -1.075 ; shift_register:inst2|data_out[8]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 1.849      ;
; -1.070 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.257     ; 1.845      ;
; -1.065 ; shift_register:inst2|data_out[10] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 1.839      ;
; -1.055 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 1.829      ;
; -1.041 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 1.815      ;
; -1.027 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.257     ; 1.802      ;
; -0.993 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.257     ; 1.768      ;
; -0.990 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 1.764      ;
; -0.989 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 1.763      ;
; -0.982 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.876      ;
; -0.982 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.876      ;
; -0.982 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.876      ;
; -0.982 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.876      ;
; -0.982 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.876      ;
; -0.982 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.876      ;
; -0.982 ; shift_register:inst2|data_out[5]  ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.876      ;
; -0.974 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 1.748      ;
; -0.971 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.136     ; 1.867      ;
; -0.971 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.136     ; 1.867      ;
; -0.971 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.136     ; 1.867      ;
; -0.971 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.136     ; 1.867      ;
; -0.971 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.136     ; 1.867      ;
; -0.971 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.136     ; 1.867      ;
; -0.971 ; shift_register:inst2|data_out[6]  ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.136     ; 1.867      ;
; -0.967 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 1.741      ;
; -0.956 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.850      ;
; -0.956 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.850      ;
; -0.956 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.850      ;
; -0.956 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.850      ;
; -0.956 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.850      ;
; -0.956 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.850      ;
; -0.956 ; shift_register:inst2|data_out[28] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.850      ;
; -0.946 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.839      ;
; -0.946 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.839      ;
; -0.946 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.839      ;
; -0.946 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.839      ;
; -0.946 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.839      ;
; -0.946 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.839      ;
; -0.946 ; shift_register:inst2|data_out[0]  ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.839      ;
; -0.939 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.833      ;
; -0.939 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.833      ;
; -0.939 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.833      ;
; -0.939 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.833      ;
; -0.939 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.833      ;
; -0.939 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.833      ;
; -0.939 ; shift_register:inst2|data_out[27] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.833      ;
; -0.934 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 1.708      ;
; -0.919 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 1.693      ;
; -0.893 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.786      ;
; -0.893 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.786      ;
; -0.893 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.786      ;
; -0.893 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.786      ;
; -0.893 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.786      ;
; -0.893 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.786      ;
; -0.893 ; shift_register:inst2|data_out[23] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.786      ;
; -0.886 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.258     ; 1.660      ;
; -0.880 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.774      ;
; -0.880 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.774      ;
; -0.880 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.774      ;
; -0.880 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.774      ;
; -0.880 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.774      ;
; -0.880 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.774      ;
; -0.880 ; shift_register:inst2|data_out[22] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.774      ;
; -0.877 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.771      ;
; -0.877 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.771      ;
; -0.877 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.771      ;
; -0.877 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.771      ;
; -0.877 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.771      ;
; -0.877 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.771      ;
; -0.877 ; shift_register:inst2|data_out[3]  ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.771      ;
; -0.874 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.768      ;
; -0.874 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.768      ;
; -0.874 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.768      ;
; -0.874 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.768      ;
; -0.874 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.768      ;
; -0.874 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.768      ;
; -0.874 ; shift_register:inst2|data_out[21] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.138     ; 1.768      ;
; -0.816 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.709      ;
; -0.816 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.709      ;
; -0.816 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.709      ;
; -0.816 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.709      ;
; -0.816 ; shift_register:inst2|data_out[2]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 1.000        ; -0.139     ; 1.709      ;
+--------+-----------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLK'                                                                                                                                                               ;
+-------+-----------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                     ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 1.045 ; shift_register:inst2|done         ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.868      ; 2.065      ;
; 1.045 ; shift_register:inst2|done         ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.868      ; 2.065      ;
; 1.045 ; shift_register:inst2|done         ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.868      ; 2.065      ;
; 1.045 ; shift_register:inst2|done         ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.868      ; 2.065      ;
; 1.045 ; shift_register:inst2|done         ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.868      ; 2.065      ;
; 1.045 ; shift_register:inst2|done         ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.868      ; 2.065      ;
; 1.045 ; shift_register:inst2|done         ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.868      ; 2.065      ;
; 1.402 ; shift_register:inst2|done         ; shift_registerv2:inst5|current_state.IDLE   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; 0.749      ; 2.303      ;
; 1.409 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.422      ;
; 1.409 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.422      ;
; 1.409 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.422      ;
; 1.409 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.422      ;
; 1.409 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.422      ;
; 1.409 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.422      ;
; 1.409 ; shift_register:inst2|data_out[16] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.422      ;
; 1.442 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.455      ;
; 1.442 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.455      ;
; 1.442 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.455      ;
; 1.442 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.455      ;
; 1.442 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.455      ;
; 1.442 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.455      ;
; 1.442 ; shift_register:inst2|data_out[18] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.455      ;
; 1.457 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.470      ;
; 1.457 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.470      ;
; 1.457 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.470      ;
; 1.457 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.470      ;
; 1.457 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.470      ;
; 1.457 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.470      ;
; 1.457 ; shift_register:inst2|data_out[7]  ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.470      ;
; 1.490 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.503      ;
; 1.490 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.503      ;
; 1.490 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.503      ;
; 1.490 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.503      ;
; 1.490 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.503      ;
; 1.490 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.503      ;
; 1.490 ; shift_register:inst2|data_out[4]  ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.503      ;
; 1.497 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.510      ;
; 1.497 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.510      ;
; 1.497 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.510      ;
; 1.497 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.510      ;
; 1.497 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.510      ;
; 1.497 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.510      ;
; 1.497 ; shift_register:inst2|data_out[31] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.510      ;
; 1.512 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.525      ;
; 1.512 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.525      ;
; 1.512 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.525      ;
; 1.512 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.525      ;
; 1.512 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.525      ;
; 1.512 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.525      ;
; 1.512 ; shift_register:inst2|data_out[25] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.525      ;
; 1.513 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.526      ;
; 1.513 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.526      ;
; 1.513 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.526      ;
; 1.513 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.526      ;
; 1.513 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.526      ;
; 1.513 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.526      ;
; 1.513 ; shift_register:inst2|data_out[9]  ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.526      ;
; 1.516 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.530      ;
; 1.516 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.530      ;
; 1.516 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.530      ;
; 1.516 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.530      ;
; 1.516 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.530      ;
; 1.516 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.530      ;
; 1.516 ; shift_register:inst2|data_out[12] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.530      ;
; 1.550 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.564      ;
; 1.550 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.564      ;
; 1.550 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.564      ;
; 1.550 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.564      ;
; 1.550 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.564      ;
; 1.550 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.564      ;
; 1.550 ; shift_register:inst2|data_out[11] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.564      ;
; 1.564 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.577      ;
; 1.564 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.577      ;
; 1.564 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.577      ;
; 1.564 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.577      ;
; 1.564 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.577      ;
; 1.564 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.577      ;
; 1.564 ; shift_register:inst2|data_out[17] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.577      ;
; 1.578 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.591      ;
; 1.578 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.591      ;
; 1.578 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.591      ;
; 1.578 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.591      ;
; 1.578 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.591      ;
; 1.578 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.591      ;
; 1.578 ; shift_register:inst2|data_out[15] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.591      ;
; 1.588 ; shift_register:inst2|data_out[10] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.601      ;
; 1.588 ; shift_register:inst2|data_out[10] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.601      ;
; 1.588 ; shift_register:inst2|data_out[10] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.601      ;
; 1.588 ; shift_register:inst2|data_out[10] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.601      ;
; 1.588 ; shift_register:inst2|data_out[10] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.601      ;
; 1.588 ; shift_register:inst2|data_out[10] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.601      ;
; 1.588 ; shift_register:inst2|data_out[10] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.601      ;
; 1.593 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.607      ;
; 1.593 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|current_state.WAIT_2 ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.607      ;
; 1.593 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|current_state.START  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.607      ;
; 1.593 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|count[0]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.607      ;
; 1.593 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|count[1]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.607      ;
; 1.593 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|count[2]             ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.607      ;
; 1.593 ; shift_register:inst2|data_out[20] ; shift_registerv2:inst5|command              ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.138     ; 1.607      ;
; 1.598 ; shift_register:inst2|data_out[8]  ; shift_registerv2:inst5|current_state.WAIT   ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK         ; 0.000        ; -0.139     ; 1.611      ;
+-------+-----------------------------------+---------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|command              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|command              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|count[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|count[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|count[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|count[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|count[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|count[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.IDLE   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.IDLE   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.START  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.START  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.WAIT   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.WAIT   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.WAIT_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|current_state.WAIT_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[0]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[0]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[1]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[1]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[2]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[2]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[3]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[3]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[4]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[4]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[5]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[5]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[6]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[6]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[7]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_registerv2:inst5|data_out[7]~reg0     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|command|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|command|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|count[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|count[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|count[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|count[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|count[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|count[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|current_state.IDLE|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|current_state.IDLE|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|current_state.START|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|current_state.START|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|current_state.WAIT_2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|current_state.WAIT_2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|current_state.WAIT|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|current_state.WAIT|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[0]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[0]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[1]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[1]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[2]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[2]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[3]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[3]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[4]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[4]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[5]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[5]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[6]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[6]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|data_out[7]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|data_out[7]~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|bclk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|bclk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|count[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|count[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|count[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|count[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|count[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|count[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|count[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|count[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|count[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|count[4]|clk                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART_BLOCK:inst|UART_CLK:inst|bclk'                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_buf[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:R_bufs[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xbitcnt[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_CLK:inst|bclk ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|\PRO2:xcnt16[0]   ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART_BLOCK:inst|UART_RXD:inst5|R_ready'                                                                            ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|done         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; shift_register:inst2|done         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data_out[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; Rise       ; inst2|data_out[0]|clk             ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART_BLOCK:inst|UART_TXD:inst4|T_done'                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; shift_registerv2:inst5|data_cache[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[20]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[20]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[21]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[21]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[22]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[22]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[23]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[23]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[24]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[24]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[25]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_BLOCK:inst|UART_TXD:inst4|T_done ; Rise       ; inst5|data_cache[25]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'shift_registerv2:inst5|command'                                                                                        ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; UART_BLOCK:inst|UART_TXD_CACHE:inst1|T_BUF[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst5|command|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst5|command|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst5|command~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst5|command~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst5|command~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst5|command~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_registerv2:inst5|command ; Rise       ; inst|inst1|T_BUF[7]|clk                       ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; RXD       ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 3.597 ; 3.597 ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; RXD       ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -2.666 ; -2.666 ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; TXD       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 3.484 ; 3.484 ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; bclk      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 2.259 ;       ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; bclk      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;       ; 2.259 ; Fall       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; t_hasdone ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 5.271 ; 5.271 ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ;
; test      ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 2.964 ; 2.964 ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ;
; test2     ; shift_registerv2:inst5|command         ; 2.050 ;       ; Rise       ; shift_registerv2:inst5|command         ;
; test2     ; shift_registerv2:inst5|command         ;       ; 2.050 ; Fall       ; shift_registerv2:inst5|command         ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; TXD       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 3.484 ; 3.484 ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; bclk      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 2.259 ;       ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; bclk      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;       ; 2.259 ; Fall       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; t_hasdone ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 4.454 ; 4.454 ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ;
; test      ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 2.964 ; 2.964 ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ;
; test2     ; shift_registerv2:inst5|command         ; 2.050 ;       ; Rise       ; shift_registerv2:inst5|command         ;
; test2     ; shift_registerv2:inst5|command         ;       ; 2.050 ; Fall       ; shift_registerv2:inst5|command         ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                   ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                        ; -6.831   ; -2.543  ; -5.637   ; 1.045   ; -1.941              ;
;  CLK                                    ; -6.831   ; -2.543  ; -5.637   ; 1.045   ; -1.941              ;
;  UART_BLOCK:inst|UART_CLK:inst|bclk     ; -5.554   ; -2.070  ; N/A      ; N/A     ; -0.742              ;
;  UART_BLOCK:inst|UART_RXD:inst5|R_ready ; -2.436   ; -0.022  ; N/A      ; N/A     ; -0.742              ;
;  UART_BLOCK:inst|UART_TXD:inst4|T_done  ; 0.051    ; -0.272  ; N/A      ; N/A     ; -0.742              ;
;  shift_registerv2:inst5|command         ; -0.583   ; 0.313   ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                         ; -493.92  ; -13.258 ; -42.674  ; 0.0     ; -307.645            ;
;  CLK                                    ; -98.539  ; -7.040  ; -42.674  ; 0.000   ; -34.589             ;
;  UART_BLOCK:inst|UART_CLK:inst|bclk     ; -382.122 ; -5.917  ; N/A      ; N/A     ; -152.852            ;
;  UART_BLOCK:inst|UART_RXD:inst5|R_ready ; -11.215  ; -0.022  ; N/A      ; N/A     ; -60.844             ;
;  UART_BLOCK:inst|UART_TXD:inst4|T_done  ; 0.000    ; -0.537  ; N/A      ; N/A     ; -47.488             ;
;  shift_registerv2:inst5|command         ; -2.044   ; 0.000   ; N/A      ; N/A     ; -11.872             ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; RXD       ; UART_BLOCK:inst|UART_CLK:inst|bclk ; 8.429 ; 8.429 ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; RXD       ; UART_BLOCK:inst|UART_CLK:inst|bclk ; -2.666 ; -2.666 ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; TXD       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 7.888  ; 7.888  ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; bclk      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 5.384  ;        ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; bclk      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;        ; 5.384  ; Fall       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; t_hasdone ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 13.835 ; 13.835 ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ;
; test      ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 7.318  ; 7.318  ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ;
; test2     ; shift_registerv2:inst5|command         ; 4.799  ;        ; Rise       ; shift_registerv2:inst5|command         ;
; test2     ; shift_registerv2:inst5|command         ;        ; 4.799  ; Fall       ; shift_registerv2:inst5|command         ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; TXD       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 3.484 ; 3.484 ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; bclk      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 2.259 ;       ; Rise       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; bclk      ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;       ; 2.259 ; Fall       ; UART_BLOCK:inst|UART_CLK:inst|bclk     ;
; t_hasdone ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 4.454 ; 4.454 ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ;
; test      ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 2.964 ; 2.964 ; Rise       ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ;
; test2     ; shift_registerv2:inst5|command         ; 2.050 ;       ; Rise       ; shift_registerv2:inst5|command         ;
; test2     ; shift_registerv2:inst5|command         ;       ; 2.050 ; Fall       ; shift_registerv2:inst5|command         ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; CLK                                    ; CLK                                    ; 157      ; 0        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_CLK:inst|bclk     ; CLK                                    ; 1        ; 1        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK                                    ; 575      ; 0        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK                                    ; 67       ; 35       ; 0        ; 0        ;
; CLK                                    ; shift_registerv2:inst5|command         ; 8        ; 0        ; 0        ; 0        ;
; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 17       ; 9        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 3138     ; 0        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 1        ; 1        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 1        ; 1        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 16       ; 0        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 32       ; 0        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; 32       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; CLK                                    ; CLK                                    ; 157      ; 0        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_CLK:inst|bclk     ; CLK                                    ; 1        ; 1        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK                                    ; 575      ; 0        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; CLK                                    ; 67       ; 35       ; 0        ; 0        ;
; CLK                                    ; shift_registerv2:inst5|command         ; 8        ; 0        ; 0        ; 0        ;
; shift_registerv2:inst5|command         ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 17       ; 9        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 3138     ; 0        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 1        ; 1        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; UART_BLOCK:inst|UART_CLK:inst|bclk     ; 1        ; 1        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_CLK:inst|bclk     ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 16       ; 0        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; 32       ; 0        ; 0        ; 0        ;
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; UART_BLOCK:inst|UART_TXD:inst4|T_done  ; 32       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                            ;
+----------------------------------------+----------+----------+----------+----------+----------+
; From Clock                             ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------+----------+----------+----------+----------+
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK      ; 264      ; 0        ; 0        ; 0        ;
+----------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Removal Transfers                                                                             ;
+----------------------------------------+----------+----------+----------+----------+----------+
; From Clock                             ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------+----------+----------+----------+----------+
; UART_BLOCK:inst|UART_RXD:inst5|R_ready ; CLK      ; 264      ; 0        ; 0        ; 0        ;
+----------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 37    ; 37   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Apr 03 01:04:34 2015
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name UART_BLOCK:inst|UART_CLK:inst|bclk UART_BLOCK:inst|UART_CLK:inst|bclk
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name UART_BLOCK:inst|UART_RXD:inst5|R_ready UART_BLOCK:inst|UART_RXD:inst5|R_ready
    Info (332105): create_clock -period 1.000 -name shift_registerv2:inst5|command shift_registerv2:inst5|command
    Info (332105): create_clock -period 1.000 -name UART_BLOCK:inst|UART_TXD:inst4|T_done UART_BLOCK:inst|UART_TXD:inst4|T_done
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.831
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.831       -98.539 CLK 
    Info (332119):    -5.554      -382.122 UART_BLOCK:inst|UART_CLK:inst|bclk 
    Info (332119):    -2.436       -11.215 UART_BLOCK:inst|UART_RXD:inst5|R_ready 
    Info (332119):    -0.583        -2.044 shift_registerv2:inst5|command 
    Info (332119):     0.051         0.000 UART_BLOCK:inst|UART_TXD:inst4|T_done 
Info (332146): Worst-case hold slack is -2.543
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.543        -4.575 CLK 
    Info (332119):    -2.070        -5.917 UART_BLOCK:inst|UART_CLK:inst|bclk 
    Info (332119):    -0.272        -0.483 UART_BLOCK:inst|UART_TXD:inst4|T_done 
    Info (332119):    -0.022        -0.022 UART_BLOCK:inst|UART_RXD:inst5|R_ready 
    Info (332119):     0.566         0.000 shift_registerv2:inst5|command 
Info (332146): Worst-case recovery slack is -5.637
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.637       -42.674 CLK 
Info (332146): Worst-case removal slack is 4.420
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.420         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -34.589 CLK 
    Info (332119):    -0.742      -152.852 UART_BLOCK:inst|UART_CLK:inst|bclk 
    Info (332119):    -0.742       -60.844 UART_BLOCK:inst|UART_RXD:inst5|R_ready 
    Info (332119):    -0.742       -47.488 UART_BLOCK:inst|UART_TXD:inst4|T_done 
    Info (332119):    -0.742       -11.872 shift_registerv2:inst5|command 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.398
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.398       -15.768 CLK 
    Info (332119):    -1.205       -61.036 UART_BLOCK:inst|UART_CLK:inst|bclk 
    Info (332119):    -0.404        -0.404 UART_BLOCK:inst|UART_RXD:inst5|R_ready 
    Info (332119):     0.343         0.000 shift_registerv2:inst5|command 
    Info (332119):     0.689         0.000 UART_BLOCK:inst|UART_TXD:inst4|T_done 
Info (332146): Worst-case hold slack is -1.346
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.346        -7.040 CLK 
    Info (332119):    -1.043        -5.677 UART_BLOCK:inst|UART_CLK:inst|bclk 
    Info (332119):    -0.154        -0.537 UART_BLOCK:inst|UART_TXD:inst4|T_done 
    Info (332119):    -0.004        -0.004 UART_BLOCK:inst|UART_RXD:inst5|R_ready 
    Info (332119):     0.313         0.000 shift_registerv2:inst5|command 
Info (332146): Worst-case recovery slack is -1.339
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.339        -8.213 CLK 
Info (332146): Worst-case removal slack is 1.045
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.045         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -23.380 CLK 
    Info (332119):    -0.500      -103.000 UART_BLOCK:inst|UART_CLK:inst|bclk 
    Info (332119):    -0.500       -41.000 UART_BLOCK:inst|UART_RXD:inst5|R_ready 
    Info (332119):    -0.500       -32.000 UART_BLOCK:inst|UART_TXD:inst4|T_done 
    Info (332119):    -0.500        -8.000 shift_registerv2:inst5|command 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 425 megabytes
    Info: Processing ended: Fri Apr 03 01:04:37 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


