onerror {resume}
quietly WaveActivateNextPane {} 0
add wave -noupdate /Monociclo_vlg_tst/i1/DataMem/clk_i
add wave -noupdate -divider {Contador de Programa}
add wave -noupdate -radix decimal /Monociclo_vlg_tst/i1/pc
add wave -noupdate -divider {Memoria Instrucciones}
add wave -noupdate /Monociclo_vlg_tst/i1/Instr_Mem/rd_en_i
add wave -noupdate /Monociclo_vlg_tst/i1/Instr_Mem/addr_rd_i
add wave -noupdate -radix hexadecimal -childformat {{{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[31]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[30]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[29]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[28]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[27]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[26]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[25]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[24]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[23]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[22]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[21]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[20]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[19]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[18]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[17]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[16]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[15]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[14]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[13]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[12]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[11]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[10]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[9]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[8]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[7]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[6]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[5]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[4]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[3]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[2]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[1]} -radix binary} {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[0]} -radix binary}} -subitemconfig {{/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[31]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[30]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[29]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[28]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[27]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[26]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[25]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[24]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[23]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[22]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[21]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[20]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[19]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[18]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[17]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[16]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[15]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[14]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[13]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[12]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[11]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[10]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[9]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[8]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[7]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[6]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[5]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[4]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[3]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[2]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[1]} {-height 15 -radix binary} {/Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o[0]} {-height 15 -radix binary}} /Monociclo_vlg_tst/i1/Instr_Mem/data_rd_o
add wave -noupdate -radix hexadecimal -childformat {{{/Monociclo_vlg_tst/i1/Instr_Mem/mem[31]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[30]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[29]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[28]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[27]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[26]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[25]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[24]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[23]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[22]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[21]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[20]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[19]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[18]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[17]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[16]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[15]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[14]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[13]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[12]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[11]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[10]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[9]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[8]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[7]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[6]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[5]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[4]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[3]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[2]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[1]} -radix hexadecimal} {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[0]} -radix hexadecimal}} -expand -subitemconfig {{/Monociclo_vlg_tst/i1/Instr_Mem/mem[31]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[30]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[29]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[28]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[27]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[26]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[25]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[24]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[23]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[22]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[21]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[20]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[19]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[18]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[17]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[16]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[15]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[14]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[13]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[12]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[11]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[10]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[9]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[8]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[7]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[6]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[5]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[4]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[3]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[2]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[1]} {-height 15 -radix hexadecimal} {/Monociclo_vlg_tst/i1/Instr_Mem/mem[0]} {-height 15 -radix hexadecimal}} /Monociclo_vlg_tst/i1/Instr_Mem/mem
add wave -noupdate -divider {Memoria Registros}
add wave -noupdate -radix decimal /Monociclo_vlg_tst/i1/RegFile/addr_a_i
add wave -noupdate /Monociclo_vlg_tst/i1/RegFile/data_a_o
add wave -noupdate -radix binary /Monociclo_vlg_tst/i1/RegFile/addr_b_i
add wave -noupdate /Monociclo_vlg_tst/i1/RegFile/data_b_o
add wave -noupdate /Monociclo_vlg_tst/i1/RegFile/addr_wr_i
add wave -noupdate /Monociclo_vlg_tst/i1/RegFile/data_wr_i
add wave -noupdate -childformat {{{/Monociclo_vlg_tst/i1/RegFile/mem[31]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[30]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[29]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[28]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[27]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[26]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[25]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[24]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[23]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[22]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[21]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[20]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[19]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[18]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[17]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[16]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[15]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[14]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[13]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[12]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[11]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[10]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[9]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[8]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[7]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[6]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[5]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[4]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[3]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[2]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[1]} -radix decimal} {{/Monociclo_vlg_tst/i1/RegFile/mem[0]} -radix decimal}} -expand -subitemconfig {{/Monociclo_vlg_tst/i1/RegFile/mem[31]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[30]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[29]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[28]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[27]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[26]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[25]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[24]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[23]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[22]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[21]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[20]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[19]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[18]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[17]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[16]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[15]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[14]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[13]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[12]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[11]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[10]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[9]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[8]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[7]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[6]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[5]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[4]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[3]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[2]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[1]} {-radix decimal} {/Monociclo_vlg_tst/i1/RegFile/mem[0]} {-radix decimal}} /Monociclo_vlg_tst/i1/RegFile/mem
add wave -noupdate -divider ALU
add wave -noupdate -radix decimal /Monociclo_vlg_tst/i1/Exe/op1_i
add wave -noupdate -radix decimal /Monociclo_vlg_tst/i1/Exe/op2_i
add wave -noupdate -radix binary /Monociclo_vlg_tst/i1/Exe/ope_i
add wave -noupdate -radix decimal /Monociclo_vlg_tst/i1/Exe/res_o
add wave -noupdate /Monociclo_vlg_tst/i1/Exe/res_addsub_w
add wave -noupdate -divider Decodificador
add wave -noupdate /Monociclo_vlg_tst/i1/Deco/opcode_i
add wave -noupdate /Monociclo_vlg_tst/i1/Deco/regwrite_o
add wave -noupdate /Monociclo_vlg_tst/i1/Deco/memread_o
add wave -noupdate /Monociclo_vlg_tst/i1/Deco/memwrite_o
add wave -noupdate /Monociclo_vlg_tst/i1/Deco/memtoreg_o
add wave -noupdate /Monociclo_vlg_tst/i1/Deco/alusrc_o
add wave -noupdate /Monociclo_vlg_tst/i1/Deco/aluop_o
add wave -noupdate /Monociclo_vlg_tst/i1/Deco/branch_o
add wave -noupdate /Monociclo_vlg_tst/i1/Deco/jump_o
add wave -noupdate -divider {ALU control}
add wave -noupdate /Monociclo_vlg_tst/i1/DecoALU/aluop_i
add wave -noupdate /Monociclo_vlg_tst/i1/DecoALU/f7f3
add wave -noupdate /Monociclo_vlg_tst/i1/DecoALU/alu_control_o
add wave -noupdate -divider {Memoria Datos}
add wave -noupdate -radix decimal -childformat {{{/Monociclo_vlg_tst/i1/DataMem/mem[31]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[30]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[29]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[28]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[27]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[26]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[25]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[24]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[23]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[22]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[21]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[20]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[19]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[18]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[17]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[16]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[15]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[14]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[13]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[12]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[11]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[10]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[9]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[8]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[7]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[6]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[5]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[4]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[3]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[2]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[1]} -radix decimal} {{/Monociclo_vlg_tst/i1/DataMem/mem[0]} -radix decimal}} -expand -subitemconfig {{/Monociclo_vlg_tst/i1/DataMem/mem[31]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[30]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[29]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[28]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[27]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[26]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[25]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[24]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[23]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[22]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[21]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[20]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[19]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[18]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[17]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[16]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[15]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[14]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[13]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[12]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[11]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[10]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[9]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[8]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[7]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[6]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[5]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[4]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[3]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[2]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[1]} {-height 15 -radix decimal} {/Monociclo_vlg_tst/i1/DataMem/mem[0]} {-height 15 -radix decimal}} /Monociclo_vlg_tst/i1/DataMem/mem
add wave -noupdate -divider Resultado
TreeUpdate [SetDefaultTree]
WaveRestoreCursors {{Cursor 1} {0 ps} 0}
quietly wave cursor active 1
configure wave -namecolwidth 279
configure wave -valuecolwidth 112
configure wave -justifyvalue left
configure wave -signalnamewidth 0
configure wave -snapdistance 10
configure wave -datasetprefix 0
configure wave -rowmargin 4
configure wave -childrowmargin 2
configure wave -gridoffset 0
configure wave -gridperiod 1
configure wave -griddelta 40
configure wave -timeline 0
configure wave -timelineunits ps
update
WaveRestoreZoom {0 ps} {793 ps}
