<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2018.2 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="38" Path="D:/Major_Project/zynet_Project_incorporated_OLED/MLP_oled/MLP_oled.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="b0250cb165ee40eda8474b4cd16f9c0b"/>
    <Option Name="Part" Val="xc7z020clg484-1"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="CompiledLibDirXSim" Val=""/>
    <Option Name="CompiledLibDirModelSim" Val="$PCACHEDIR/compile_simlib/modelsim"/>
    <Option Name="CompiledLibDirQuesta" Val="$PCACHEDIR/compile_simlib/questa"/>
    <Option Name="CompiledLibDirIES" Val="$PCACHEDIR/compile_simlib/ies"/>
    <Option Name="CompiledLibDirXcelium" Val="$PCACHEDIR/compile_simlib/xcelium"/>
    <Option Name="CompiledLibDirVCS" Val="$PCACHEDIR/compile_simlib/vcs"/>
    <Option Name="CompiledLibDirRiviera" Val="$PCACHEDIR/compile_simlib/riviera"/>
    <Option Name="CompiledLibDirActivehdl" Val="$PCACHEDIR/compile_simlib/activehdl"/>
    <Option Name="BoardPart" Val="em.avnet.com:zed:part0:1.4"/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="ProjectType" Val="Default"/>
    <Option Name="IPRepoPath" Val="$PPRDIR/../../ip_cores"/>
    <Option Name="IPOutputRepo" Val="$PCACHEDIR/ip"/>
    <Option Name="IPCachePermission" Val="read"/>
    <Option Name="IPCachePermission" Val="write"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="CreateRefXciForCoreContainers" Val="FALSE"/>
    <Option Name="IPUserFilesDir" Val="$PIPUSERFILESDIR"/>
    <Option Name="IPStaticSourceDir" Val="$PIPUSERFILESDIR/ipstatic"/>
    <Option Name="EnableBDX" Val="FALSE"/>
    <Option Name="DSAVendor" Val="xilinx"/>
    <Option Name="DSABoardId" Val="zed"/>
    <Option Name="DSANumComputeUnits" Val="60"/>
    <Option Name="WTXSimLaunchSim" Val="0"/>
    <Option Name="WTModelSimLaunchSim" Val="0"/>
    <Option Name="WTQuestaLaunchSim" Val="0"/>
    <Option Name="WTIesLaunchSim" Val="0"/>
    <Option Name="WTVcsLaunchSim" Val="0"/>
    <Option Name="WTRivieraLaunchSim" Val="0"/>
    <Option Name="WTActivehdlLaunchSim" Val="0"/>
    <Option Name="WTXSimExportSim" Val="4"/>
    <Option Name="WTModelSimExportSim" Val="4"/>
    <Option Name="WTQuestaExportSim" Val="4"/>
    <Option Name="WTIesExportSim" Val="4"/>
    <Option Name="WTVcsExportSim" Val="4"/>
    <Option Name="WTRivieraExportSim" Val="4"/>
    <Option Name="WTActivehdlExportSim" Val="4"/>
    <Option Name="GenerateIPUpgradeLog" Val="TRUE"/>
    <Option Name="XSimRadix" Val="hex"/>
    <Option Name="XSimTimeUnit" Val="ns"/>
    <Option Name="XSimArrayDisplayLimit" Val="1024"/>
    <Option Name="XSimTraceLimit" Val="65536"/>
    <Option Name="SimTypes" Val="rtl"/>
    <Option Name="SimTypes" Val="bfm"/>
    <Option Name="SimTypes" Val="tlm"/>
    <Option Name="SimTypes" Val="tlm_dpi"/>
    <Option Name="MEMEnableMemoryMapGeneration" Val="TRUE"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/bd/design_1/design_1.bd">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
        <CompFileExtendedInfo CompFileName="design_1.bd" FileRelPathName="ip/design_1_mlp_oled_0_1/design_1_mlp_oled_0_1.xci">
          <Proxy FileSetName="design_1_mlp_oled_0_1"/>
        </CompFileExtendedInfo>
        <CompFileExtendedInfo CompFileName="design_1.bd" FileRelPathName="ip/design_1_smartconnect_0_1/design_1_smartconnect_0_1.xci">
          <Proxy FileSetName="design_1_smartconnect_0_1"/>
        </CompFileExtendedInfo>
        <CompFileExtendedInfo CompFileName="design_1.bd" FileRelPathName="ip/design_1_processing_system7_0_1/design_1_processing_system7_0_1.xci">
          <Proxy FileSetName="design_1_processing_system7_0_1"/>
        </CompFileExtendedInfo>
        <CompFileExtendedInfo CompFileName="design_1.bd" FileRelPathName="ip/design_1_xlconcat_0_1/design_1_xlconcat_0_1.xci">
          <Proxy FileSetName="design_1_xlconcat_0_1"/>
        </CompFileExtendedInfo>
        <CompFileExtendedInfo CompFileName="design_1.bd" FileRelPathName="ip/design_1_axi_dma_0_2/design_1_axi_dma_0_2.xci">
          <Proxy FileSetName="design_1_axi_dma_0_2"/>
        </CompFileExtendedInfo>
        <CompFileExtendedInfo CompFileName="design_1.bd" FileRelPathName="ip/design_1_auto_pc_0/design_1_auto_pc_0.xci">
          <Proxy FileSetName="design_1_auto_pc_0"/>
        </CompFileExtendedInfo>
        <CompFileExtendedInfo CompFileName="design_1.bd" FileRelPathName="ip/design_1_rst_ps7_0_50M_0/design_1_rst_ps7_0_50M_0.xci">
          <Proxy FileSetName="design_1_rst_ps7_0_50M_0"/>
        </CompFileExtendedInfo>
        <CompFileExtendedInfo CompFileName="design_1.bd" FileRelPathName="ip/design_1_xbar_1/design_1_xbar_1.xci">
          <Proxy FileSetName="design_1_xbar_1"/>
        </CompFileExtendedInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/bd/design_1/hdl/design_1_wrapper.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/ip/pixel_buffer/pixel_buffer.xci">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/Layer_1.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/Layer_1.v"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/Layer_2.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/Layer_2.v"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/Layer_3.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/Layer_3.v"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/hdl/OLEDCtrl.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Zedboard_OLED_2018/vivado_proj/Zedboard-OLED.srcs/sources_1/imports/src/hdl/OLEDCtrl.v"/>
          <Attr Name="ImportTime" Val="1551069768"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/Sig_ROM.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/Sig_ROM.v"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/hdl/SpiCtrl.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Zedboard_OLED_2018/vivado_proj/Zedboard-OLED.srcs/sources_1/imports/src/hdl/SpiCtrl.v"/>
          <Attr Name="ImportTime" Val="1551069768"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/include.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/include.v"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/Weight_Memory.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/Weight_Memory.v"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/axi_lite_wrapper.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/axi_lite_wrapper.v"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/hdl/debouncer.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Zedboard_OLED_2018/vivado_proj/Zedboard-OLED.srcs/sources_1/imports/src/hdl/debouncer.v"/>
          <Attr Name="ImportTime" Val="1551069768"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/hdl/delay_ms.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Zedboard_OLED_2018/vivado_proj/Zedboard-OLED.srcs/sources_1/imports/src/hdl/delay_ms.v"/>
          <Attr Name="ImportTime" Val="1551069768"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/maxFinder.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/maxFinder.v"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/neuron.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/neuron.v"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/relu.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/relu.v"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/hdl/top.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Zedboard_OLED_2018/vivado_proj/Zedboard-OLED.srcs/sources_1/imports/src/hdl/top.v"/>
          <Attr Name="ImportTime" Val="1713248405"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/zynet.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/zynet.v"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_8.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_8.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_13.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_13.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_5.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_5.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_21.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_21.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_7.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_7.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_12.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_12.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_12.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_12.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_13.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_13.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_14.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_14.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_4.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_4.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_7.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_7.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_22.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_22.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_3_4.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_3_4.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_3_1.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_3_1.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_3_0.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_3_0.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_3.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_3.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_2.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_2.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/sigContent.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/sigContent.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_10.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_10.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_5.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_5.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_11.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_11.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_6.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_6.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_14.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_14.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_15.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_15.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_3_8.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_3_8.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_16.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_16.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_19.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_19.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_23.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_23.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_24.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_24.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_3_2.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_3_2.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_0.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_0.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_18.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_18.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_9.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_9.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_17.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_17.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_1.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_1.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_18.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_18.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_25.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_25.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_26.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_26.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_27.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_27.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_17.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_17.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_5.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_5.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_3_8.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_3_8.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_2.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_2.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_3_5.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_3_5.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_1.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_1.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_0.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_0.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_7.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_7.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_29.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_29.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_15.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_15.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_28.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_28.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_8.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_8.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_9.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_9.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_20.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_20.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_3_6.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_3_6.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_19.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_19.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_3_3.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_3_3.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_16.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_16.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_3.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_3.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_11.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_11.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_10.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_10.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_21.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_21.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_5.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_5.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_6.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_6.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_22.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_22.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_3_3.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_3_3.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_3_2.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_3_2.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_20.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_20.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_3.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_3.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_9.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_9.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_13.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_13.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_12.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_12.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_12.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_12.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_13.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_13.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_29.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_29.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_6.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_6.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_15.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_15.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_3_9.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_3_9.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_0.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_0.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_3_0.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_3_0.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_3_1.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_3_1.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_23.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_23.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_24.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_24.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_7.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_7.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_4.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_4.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_14.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_14.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_1.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_1.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_19.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_19.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_10.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_10.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_11.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_11.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_4.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_4.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_3_7.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_3_7.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_18.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_18.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_0.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_0.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_17.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_17.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_3_7.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_3_7.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_18.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_18.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_3_6.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_3_6.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_4.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_4.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_3.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_3.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_25.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_25.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_2.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_2.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_3_9.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_3_9.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_8.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_8.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_16.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_16.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_16.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_16.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_17.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_17.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_26.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_26.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_15.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_15.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_3_5.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_3_5.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_10.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_10.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_1.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_1.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_11.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_11.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_3_4.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_3_4.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_9.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_9.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_2.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_2.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_2_19.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_2_19.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_2_6.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_2_6.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_8.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_8.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_27.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_27.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/w_1_14.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/w_1_14.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/rtl/b_1_28.mif">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_originals/src/fpga/rtl/b_1_28.mif"/>
          <Attr Name="ImportTime" Val="1708969708"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../../Zedboard_OLED_2018/vivado_proj/Zedboard-OLED.srcs/sources_1/imports/src/other/characterLib.coe">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../../Zedboard_OLED_2018/vivado_proj/Zedboard-OLED.srcs/sources_1/imports/src/other/init_sequence.coe">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../../ip_cores/mlp_oled/component.xml">
        <FileInfo SFType="IPXACT"/>
      </File>
      <File Path="$PSRCDIR/sources_1/bd/design_1/ip/design_1_mlp_oled_0_1/src/characterLib.coe">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/bd/design_1/ip/design_1_mlp_oled_0_1/src/init_sequence.coe">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="design_1_wrapper"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <File Path="$PSRCDIR/constrs_1/imports/new/constraintsnew.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../zynet_Projects_Advanced_added OLED/myProject1/myProject1.srcs/constrs_1/new/constraintsnew.xdc"/>
          <Attr Name="ImportTime" Val="1714061796"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="zyNet"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
    <FileSet Name="charLib" Type="BlockSrcs" RelSrcDir="$PSRCDIR/charLib">
      <File Path="$PSRCDIR/sources_1/ip/charLib/charLib.xci">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="charLib"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="init_sequence_rom" Type="BlockSrcs" RelSrcDir="$PSRCDIR/init_sequence_rom">
      <File Path="$PSRCDIR/sources_1/ip/init_sequence_rom/init_sequence_rom.xci">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="init_sequence_rom"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="design_1_mlp_oled_0_1" Type="BlockSrcs" RelSrcDir="$PSRCDIR/design_1_mlp_oled_0_1">
      <Config>
        <Option Name="TopModule" Val="design_1_mlp_oled_0_1"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="design_1_smartconnect_0_1" Type="BlockSrcs" RelSrcDir="$PSRCDIR/design_1_smartconnect_0_1">
      <Config>
        <Option Name="TopModule" Val="design_1_smartconnect_0_1"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="design_1_processing_system7_0_1" Type="BlockSrcs" RelSrcDir="$PSRCDIR/design_1_processing_system7_0_1">
      <Config>
        <Option Name="TopModule" Val="design_1_processing_system7_0_1"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="design_1_xlconcat_0_1" Type="BlockSrcs" RelSrcDir="$PSRCDIR/design_1_xlconcat_0_1">
      <Config>
        <Option Name="TopModule" Val="design_1_xlconcat_0_1"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="design_1_axi_dma_0_2" Type="BlockSrcs" RelSrcDir="$PSRCDIR/design_1_axi_dma_0_2">
      <Config>
        <Option Name="TopModule" Val="design_1_axi_dma_0_2"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="design_1_auto_pc_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/design_1_auto_pc_0">
      <Config>
        <Option Name="TopModule" Val="design_1_auto_pc_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="design_1_rst_ps7_0_50M_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/design_1_rst_ps7_0_50M_0">
      <Config>
        <Option Name="TopModule" Val="design_1_rst_ps7_0_50M_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="design_1_xbar_1" Type="BlockSrcs" RelSrcDir="$PSRCDIR/design_1_xbar_1">
      <Config>
        <Option Name="TopModule" Val="design_1_xbar_1"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
    <Simulator Name="ActiveHDL">
      <Option Name="Description" Val="Active-HDL Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="10">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7z020clg484-1" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" State="current" Dir="$PRUNDIR/synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
          <Desc>Vivado Synthesis Defaults</Desc>
        </StratHandle>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="charLib_synth_1" Type="Ft3:Synth" SrcSet="charLib" Part="xc7z020clg484-1" ConstrsSet="charLib" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" Dir="$PRUNDIR/charLib_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
          <Desc>Vivado Synthesis Defaults</Desc>
        </StratHandle>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="init_sequence_rom_synth_1" Type="Ft3:Synth" SrcSet="init_sequence_rom" Part="xc7z020clg484-1" ConstrsSet="init_sequence_rom" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" Dir="$PRUNDIR/init_sequence_rom_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
          <Desc>Vivado Synthesis Defaults</Desc>
        </StratHandle>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_mlp_oled_0_1_synth_1" Type="Ft3:Synth" SrcSet="design_1_mlp_oled_0_1" Part="xc7z020clg484-1" ConstrsSet="design_1_mlp_oled_0_1" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" Dir="$PRUNDIR/design_1_mlp_oled_0_1_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
          <Desc>Vivado Synthesis Defaults</Desc>
        </StratHandle>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_smartconnect_0_1_synth_1" Type="Ft3:Synth" SrcSet="design_1_smartconnect_0_1" Part="xc7z020clg484-1" ConstrsSet="design_1_smartconnect_0_1" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" Dir="$PRUNDIR/design_1_smartconnect_0_1_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
          <Desc>Vivado Synthesis Defaults</Desc>
        </StratHandle>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_processing_system7_0_1_synth_1" Type="Ft3:Synth" SrcSet="design_1_processing_system7_0_1" Part="xc7z020clg484-1" ConstrsSet="design_1_processing_system7_0_1" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" Dir="$PRUNDIR/design_1_processing_system7_0_1_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
          <Desc>Vivado Synthesis Defaults</Desc>
        </StratHandle>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_xlconcat_0_1_synth_1" Type="Ft3:Synth" SrcSet="design_1_xlconcat_0_1" Part="xc7z020clg484-1" ConstrsSet="design_1_xlconcat_0_1" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" Dir="$PRUNDIR/design_1_xlconcat_0_1_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
          <Desc>Vivado Synthesis Defaults</Desc>
        </StratHandle>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_axi_dma_0_2_synth_1" Type="Ft3:Synth" SrcSet="design_1_axi_dma_0_2" Part="xc7z020clg484-1" ConstrsSet="design_1_axi_dma_0_2" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" Dir="$PRUNDIR/design_1_axi_dma_0_2_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
          <Desc>Vivado Synthesis Defaults</Desc>
        </StratHandle>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_auto_pc_0_synth_1" Type="Ft3:Synth" SrcSet="design_1_auto_pc_0" Part="xc7z020clg484-1" ConstrsSet="design_1_auto_pc_0" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" Dir="$PRUNDIR/design_1_auto_pc_0_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
          <Desc>Vivado Synthesis Defaults</Desc>
        </StratHandle>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_rst_ps7_0_50M_0_synth_1" Type="Ft3:Synth" SrcSet="design_1_rst_ps7_0_50M_0" Part="xc7z020clg484-1" ConstrsSet="design_1_rst_ps7_0_50M_0" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" Dir="$PRUNDIR/design_1_rst_ps7_0_50M_0_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
          <Desc>Vivado Synthesis Defaults</Desc>
        </StratHandle>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_xbar_1_synth_1" Type="Ft3:Synth" SrcSet="design_1_xbar_1" Part="xc7z020clg484-1" ConstrsSet="design_1_xbar_1" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" Dir="$PRUNDIR/design_1_xbar_1_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
          <Desc>Vivado Synthesis Defaults</Desc>
        </StratHandle>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7z020clg484-1" ConstrsSet="constrs_1" Description="Default settings for Implementation." WriteIncrSynthDcp="false" State="current" Dir="$PRUNDIR/impl_1" SynthRun="synth_1" IncludeInArchive="true" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018">
          <Desc>Default settings for Implementation.</Desc>
        </StratHandle>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="charLib_impl_1" Type="Ft2:EntireDesign" Part="xc7z020clg484-1" ConstrsSet="charLib" Description="Default settings for Implementation." WriteIncrSynthDcp="false" SynthRun="charLib_synth_1" IncludeInArchive="false" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018">
          <Desc>Default settings for Implementation.</Desc>
        </StratHandle>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="init_sequence_rom_impl_1" Type="Ft2:EntireDesign" Part="xc7z020clg484-1" ConstrsSet="init_sequence_rom" Description="Default settings for Implementation." WriteIncrSynthDcp="false" SynthRun="init_sequence_rom_synth_1" IncludeInArchive="false" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018">
          <Desc>Default settings for Implementation.</Desc>
        </StratHandle>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_mlp_oled_0_1_impl_1" Type="Ft2:EntireDesign" Part="xc7z020clg484-1" ConstrsSet="design_1_mlp_oled_0_1" Description="Default settings for Implementation." WriteIncrSynthDcp="false" SynthRun="design_1_mlp_oled_0_1_synth_1" IncludeInArchive="false" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018">
          <Desc>Default settings for Implementation.</Desc>
        </StratHandle>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_smartconnect_0_1_impl_1" Type="Ft2:EntireDesign" Part="xc7z020clg484-1" ConstrsSet="design_1_smartconnect_0_1" Description="Default settings for Implementation." WriteIncrSynthDcp="false" SynthRun="design_1_smartconnect_0_1_synth_1" IncludeInArchive="false" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018">
          <Desc>Default settings for Implementation.</Desc>
        </StratHandle>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_processing_system7_0_1_impl_1" Type="Ft2:EntireDesign" Part="xc7z020clg484-1" ConstrsSet="design_1_processing_system7_0_1" Description="Default settings for Implementation." WriteIncrSynthDcp="false" SynthRun="design_1_processing_system7_0_1_synth_1" IncludeInArchive="false" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018">
          <Desc>Default settings for Implementation.</Desc>
        </StratHandle>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_xlconcat_0_1_impl_1" Type="Ft2:EntireDesign" Part="xc7z020clg484-1" ConstrsSet="design_1_xlconcat_0_1" Description="Default settings for Implementation." WriteIncrSynthDcp="false" SynthRun="design_1_xlconcat_0_1_synth_1" IncludeInArchive="false" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018">
          <Desc>Default settings for Implementation.</Desc>
        </StratHandle>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_axi_dma_0_2_impl_1" Type="Ft2:EntireDesign" Part="xc7z020clg484-1" ConstrsSet="design_1_axi_dma_0_2" Description="Default settings for Implementation." WriteIncrSynthDcp="false" SynthRun="design_1_axi_dma_0_2_synth_1" IncludeInArchive="false" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018">
          <Desc>Default settings for Implementation.</Desc>
        </StratHandle>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_auto_pc_0_impl_1" Type="Ft2:EntireDesign" Part="xc7z020clg484-1" ConstrsSet="design_1_auto_pc_0" Description="Default settings for Implementation." WriteIncrSynthDcp="false" SynthRun="design_1_auto_pc_0_synth_1" IncludeInArchive="false" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018">
          <Desc>Default settings for Implementation.</Desc>
        </StratHandle>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_rst_ps7_0_50M_0_impl_1" Type="Ft2:EntireDesign" Part="xc7z020clg484-1" ConstrsSet="design_1_rst_ps7_0_50M_0" Description="Default settings for Implementation." WriteIncrSynthDcp="false" SynthRun="design_1_rst_ps7_0_50M_0_synth_1" IncludeInArchive="false" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018">
          <Desc>Default settings for Implementation.</Desc>
        </StratHandle>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="design_1_xbar_1_impl_1" Type="Ft2:EntireDesign" Part="xc7z020clg484-1" ConstrsSet="design_1_xbar_1" Description="Default settings for Implementation." WriteIncrSynthDcp="false" SynthRun="design_1_xbar_1_synth_1" IncludeInArchive="false" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018">
          <Desc>Default settings for Implementation.</Desc>
        </StratHandle>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
  </Runs>
  <Board>
    <Jumpers/>
  </Board>
</Project>
