Fitter report for M3
Sun Jun 01 23:40:57 2014
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sun Jun 01 23:40:57 2014         ;
; Quartus II 32-bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; M3                                            ;
; Top-level Entity Name              ; M3                                            ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C8F256C8                                   ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 5,417 / 8,256 ( 66 % )                        ;
;     Total combinational functions  ; 5,312 / 8,256 ( 64 % )                        ;
;     Dedicated logic registers      ; 502 / 8,256 ( 6 % )                           ;
; Total registers                    ; 502                                           ;
; Total pins                         ; 179 / 182 ( 98 % )                            ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 165,888 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                                ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C8F256C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 5999 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 5999 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 5997    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/daczu/Documents/GitHub/esd-hw3/device/M3.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 5,417 / 8,256 ( 66 % ) ;
;     -- Combinational with no register       ; 4915                   ;
;     -- Register only                        ; 105                    ;
;     -- Combinational with a register        ; 397                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1437                   ;
;     -- 3 input functions                    ; 1321                   ;
;     -- <=2 input functions                  ; 2554                   ;
;     -- Register only                        ; 105                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 3835                   ;
;     -- arithmetic mode                      ; 1477                   ;
;                                             ;                        ;
; Total registers*                            ; 502 / 8,778 ( 6 % )    ;
;     -- Dedicated logic registers            ; 502 / 8,256 ( 6 % )    ;
;     -- I/O registers                        ; 0 / 522 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 386 / 516 ( 75 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 179 / 182 ( 98 % )     ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )        ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M4Ks                                        ; 0 / 36 ( 0 % )         ;
; Total block memory bits                     ; 0 / 165,888 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 165,888 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 4 / 8 ( 50 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 13% / 12% / 13%        ;
; Peak interconnect usage (total/H/V)         ; 19% / 17% / 21%        ;
; Maximum fan-out                             ; 370                    ;
; Highest non-global fan-out                  ; 162                    ;
; Total fan-out                               ; 16407                  ;
; Average fan-out                             ; 2.72                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 5417 / 8256 ( 66 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 4915                 ; 0                              ;
;     -- Register only                        ; 105                  ; 0                              ;
;     -- Combinational with a register        ; 397                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1437                 ; 0                              ;
;     -- 3 input functions                    ; 1321                 ; 0                              ;
;     -- <=2 input functions                  ; 2554                 ; 0                              ;
;     -- Register only                        ; 105                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 3835                 ; 0                              ;
;     -- arithmetic mode                      ; 1477                 ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 502                  ; 0                              ;
;     -- Dedicated logic registers            ; 502 / 8256 ( 6 % )   ; 0 / 8256 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 386 / 516 ( 75 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 179                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 4 / 10 ( 40 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 16407                ; 0                              ;
;     -- Registered Connections               ; 1832                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 71                   ; 0                              ;
;     -- Output Ports                         ; 76                   ; 0                              ;
;     -- Bidir Ports                          ; 32                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CPLD_0        ; T14   ; 4        ; 32           ; 0            ; 3           ; 29                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CPLD_1        ; E1    ; 1        ; 0            ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; CPLD_8        ; G4    ; 1        ; 0            ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; FPGA_CLK      ; H2    ; 1        ; 0            ; 9            ; 0           ; 3                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPJ1_5        ; P1    ; 1        ; 0            ; 4            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_0        ; P3    ; 1        ; 0            ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_1        ; D4    ; 1        ; 0            ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_2        ; B13   ; 2        ; 30           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_3        ; R14   ; 4        ; 32           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_4        ; J4    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M_nRESET      ; K1    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_AD_CS     ; J2    ; 1        ; 0            ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_DA_CS     ; H1    ; 1        ; 0            ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_DIN       ; N14   ; 3        ; 34           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_DOUT      ; N2    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_SCLK      ; L2    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_A        ; E4    ; 1        ; 0            ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_B        ; T7    ; 4        ; 12           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_nA       ; J16   ; 3        ; 34           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_nB       ; P2    ; 1        ; 0            ; 4            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; XCLKOUT       ; L3    ; 1        ; 0            ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; XEINT8        ; M3    ; 1        ; 0            ; 5            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; XM0OEN        ; J15   ; 3        ; 34           ; 10           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0WEN        ; H16   ; 3        ; 34           ; 10           ; 0           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[0]   ; C14   ; 3        ; 34           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[10]  ; E16   ; 3        ; 34           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[11]  ; F13   ; 3        ; 34           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[12]  ; F14   ; 3        ; 34           ; 15           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[13]  ; F15   ; 3        ; 34           ; 12           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[14]  ; F16   ; 3        ; 34           ; 12           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[15]  ; G12   ; 3        ; 34           ; 13           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[16]  ; G13   ; 3        ; 34           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[17]  ; G15   ; 3        ; 34           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[18]  ; G16   ; 3        ; 34           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[19]  ; H11   ; 3        ; 34           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[1]   ; C15   ; 3        ; 34           ; 15           ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[20]  ; H12   ; 3        ; 34           ; 11           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[2]   ; C16   ; 3        ; 34           ; 15           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[3]   ; D13   ; 3        ; 34           ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[4]   ; D14   ; 3        ; 34           ; 17           ; 0           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[5]   ; D15   ; 3        ; 34           ; 14           ; 3           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[6]   ; D16   ; 3        ; 34           ; 14           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[7]   ; E13   ; 3        ; 34           ; 13           ; 1           ; 41                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[8]   ; E14   ; 3        ; 34           ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[9]   ; E15   ; 3        ; 34           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XnRESET       ; H15   ; 3        ; 34           ; 10           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[0]     ; L7    ; 4        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[10]    ; T10   ; 4        ; 25           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[11]    ; R10   ; 4        ; 25           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[12]    ; N10   ; 4        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[13]    ; L10   ; 4        ; 23           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[14]    ; K10   ; 4        ; 25           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[15]    ; T11   ; 4        ; 21           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[1]     ; K7    ; 4        ; 5            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[2]     ; T8    ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[3]     ; R8    ; 4        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[4]     ; N8    ; 4        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[5]     ; L8    ; 4        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[6]     ; T9    ; 4        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[7]     ; R9    ; 4        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[8]     ; N9    ; 4        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[9]     ; L9    ; 4        ; 23           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[0]   ; L11   ; 4        ; 32           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[1]   ; K11   ; 4        ; 25           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[2]   ; T12   ; 4        ; 28           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[3]   ; R12   ; 4        ; 30           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nFPGA_RESET   ; R7    ; 4        ; 12           ; 0            ; 0           ; 162                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[0] ; P12   ; 4        ; 28           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[1] ; T13   ; 4        ; 30           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[2] ; R13   ; 4        ; 30           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[3] ; P13   ; 4        ; 28           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; SRAM_ADDR[0]  ; B14   ; 2        ; 32           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; K6    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; L1    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; E5    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; C2    ; 1        ; 0            ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; K5    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; A13   ; 2        ; 30           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; P14   ; 3        ; 34           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; D2    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; K2    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; L4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; D3    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; F3    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; N3    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; R6    ; 4        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; C1    ; 1        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; E3    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; A14   ; 2        ; 32           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_nCS      ; H6    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_nOE      ; F5    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_nWE      ; M2    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dot_d[0]      ; T4    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[1]      ; R4    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[2]      ; P4    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[3]      ; T5    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[4]      ; R5    ; 4        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[5]      ; P5    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[6]      ; T6    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[0]   ; C4    ; 2        ; 5            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[1]   ; A3    ; 2        ; 1            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[2]   ; B3    ; 2        ; 1            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[3]   ; T3    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[4]   ; R3    ; 4        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[5]   ; A5    ; 2        ; 3            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[6]   ; B5    ; 2        ; 3            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[7]   ; C5    ; 2        ; 5            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[8]   ; A4    ; 2        ; 3            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[9]   ; B4    ; 2        ; 3            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[0]   ; R11   ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[1]   ; P11   ; 4        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[2]   ; N11   ; 4        ; 28           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[3]   ; M11   ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[0]   ; A11   ; 2        ; 25           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[1]   ; B11   ; 2        ; 28           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[2]   ; C11   ; 2        ; 28           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[3]   ; D11   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[4]   ; G11   ; 2        ; 25           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[5]   ; A10   ; 2        ; 23           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[6]   ; B10   ; 2        ; 23           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[7]   ; D10   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_e         ; C12   ; 2        ; 30           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_rs        ; A12   ; 2        ; 28           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_rw        ; B12   ; 2        ; 28           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[0]        ; G7    ; 2        ; 7            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[1]        ; A6    ; 2        ; 9            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[2]        ; B6    ; 2        ; 9            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[3]        ; C6    ; 2        ; 5            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[4]        ; D6    ; 2        ; 5            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[5]        ; E6    ; 2        ; 1            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[6]        ; F6    ; 2        ; 1            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[7]        ; G6    ; 2        ; 7            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; piezo         ; N7    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[0]    ; F7    ; 2        ; 14           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[1]    ; B8    ; 2        ; 16           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[2]    ; F9    ; 2        ; 21           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[3]    ; A9    ; 2        ; 18           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[4]    ; G10   ; 2        ; 25           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[5]    ; F10   ; 2        ; 23           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[0]   ; D8    ; 2        ; 9            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[1]   ; D9    ; 2        ; 21           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[2]   ; F8    ; 2        ; 12           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[3]   ; D7    ; 2        ; 7            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[4]   ; A7    ; 2        ; 14           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[5]   ; A8    ; 2        ; 16           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[6]   ; B9    ; 2        ; 18           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[7]   ; B7    ; 2        ; 14           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source      ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------+---------------------+
; SRAM_DATA[0]  ; D5    ; 1        ; 0            ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[10] ; P16   ; 3        ; 34           ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[11] ; N16   ; 3        ; 34           ; 4            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[12] ; D1    ; 1        ; 0            ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[13] ; M1    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[14] ; K4    ; 1        ; 0            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[15] ; N15   ; 3        ; 34           ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[1]  ; N1    ; 1        ; 0            ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[2]  ; N4    ; 1        ; 0            ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[3]  ; J6    ; 1        ; 0            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[4]  ; P15   ; 3        ; 34           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[5]  ; E2    ; 1        ; 0            ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[6]  ; C13   ; 2        ; 32           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[7]  ; P6    ; 4        ; 9            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[8]  ; N6    ; 4        ; 9            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[9]  ; M4    ; 1        ; 0            ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; XM0_DATA[0]   ; N13   ; 3        ; 34           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[10]  ; K16   ; 3        ; 34           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[11]  ; K15   ; 3        ; 34           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[12]  ; K13   ; 3        ; 34           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[13]  ; J12   ; 3        ; 34           ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[14]  ; J11   ; 3        ; 34           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[15]  ; H13   ; 3        ; 34           ; 14           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[1]   ; N12   ; 3        ; 34           ; 1            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[2]   ; M16   ; 3        ; 34           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[3]   ; M15   ; 3        ; 34           ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[4]   ; M14   ; 3        ; 34           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[5]   ; M12   ; 3        ; 34           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[6]   ; L16   ; 3        ; 34           ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[7]   ; L15   ; 3        ; 34           ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[8]   ; L14   ; 3        ; 34           ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[9]   ; L12   ; 3        ; 34           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 42 / 43 ( 98 % )  ; 3.3V          ; --           ;
; 2        ; 46 / 46 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 47 / 47 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 46 / 46 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 199        ; 2        ; dot_scan[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 198        ; 2        ; dot_scan[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 196        ; 2        ; dot_scan[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 187        ; 2        ; led[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 179        ; 2        ; seg_disp[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 2        ; seg_disp[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 2        ; seg_com[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 169        ; 2        ; lcd_data[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 165        ; 2        ; lcd_data[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 162        ; 2        ; lcd_rs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 160        ; 2        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 156        ; 2        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 200        ; 2        ; dot_scan[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 2        ; dot_scan[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 2        ; dot_scan[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 186        ; 2        ; led[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 180        ; 2        ; seg_disp[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 2        ; seg_com[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 2        ; seg_disp[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 168        ; 2        ; lcd_data[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 164        ; 2        ; lcd_data[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 161        ; 2        ; lcd_rw                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 159        ; 2        ; GPJ4_2                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 155        ; 2        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 2          ; 1        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 3          ; 1        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 194        ; 2        ; dot_scan[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 193        ; 2        ; dot_scan[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 192        ; 2        ; led[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 2        ; lcd_data[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 158        ; 2        ; lcd_e                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 157        ; 2        ; SRAM_DATA[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 151        ; 3        ; XM0_ADDR[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C15      ; 149        ; 3        ; XM0_ADDR[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 150        ; 3        ; XM0_ADDR[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 12         ; 1        ; SRAM_DATA[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 11         ; 1        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 8          ; 1        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ; 9          ; 1        ; GPJ4_1                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D5       ; 4          ; 1        ; SRAM_DATA[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D6       ; 191        ; 2        ; led[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 190        ; 2        ; seg_disp[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 185        ; 2        ; seg_disp[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 172        ; 2        ; seg_disp[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 174        ; 2        ; lcd_data[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 173        ; 2        ; lcd_data[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 152        ; 3        ; XM0_ADDR[3]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D14      ; 154        ; 3        ; XM0_ADDR[4]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D15      ; 144        ; 3        ; XM0_ADDR[5]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 145        ; 3        ; XM0_ADDR[6]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 18         ; 1        ; CPLD_1                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 19         ; 1        ; SRAM_DATA[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 13         ; 1        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 14         ; 1        ; STEP_A                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ; 5          ; 1        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E6       ; 201        ; 2        ; led[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E13      ; 141        ; 3        ; XM0_ADDR[7]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E14      ; 153        ; 3        ; XM0_ADDR[8]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E15      ; 146        ; 3        ; XM0_ADDR[9]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 147        ; 3        ; XM0_ADDR[10]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 6          ; 1        ; SRAM_nOE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 202        ; 2        ; led[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 181        ; 2        ; seg_com[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 182        ; 2        ; seg_disp[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 171        ; 2        ; seg_com[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 170        ; 2        ; seg_com[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 142        ; 3        ; XM0_ADDR[11]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 148        ; 3        ; XM0_ADDR[12]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 135        ; 3        ; XM0_ADDR[13]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 136        ; 3        ; XM0_ADDR[14]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ; 15         ; 1        ; CPLD_8                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 188        ; 2        ; led[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G7       ; 189        ; 2        ; led[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 166        ; 2        ; seg_com[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 167        ; 2        ; lcd_data[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 139        ; 3        ; XM0_ADDR[15]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 140        ; 3        ; XM0_ADDR[16]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 134        ; 3        ; XM0_ADDR[17]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 133        ; 3        ; XM0_ADDR[18]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 28         ; 1        ; SPI_DA_CS                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 27         ; 1        ; FPGA_CLK                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 17         ; 1        ; SRAM_nCS                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 138        ; 3        ; XM0_ADDR[19]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H12      ; 131        ; 3        ; XM0_ADDR[20]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H13      ; 143        ; 3        ; XM0_DATA[15]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 129        ; 3        ; XnRESET                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 130        ; 3        ; XM0WEN                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 30         ; 1        ; SPI_AD_CS                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 39         ; 1        ; GPJ4_4                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 16         ; 1        ; SRAM_DATA[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ; 137        ; 3        ; XM0_DATA[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J12      ; 132        ; 3        ; XM0_DATA[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 128        ; 3        ; XM0OEN                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 127        ; 3        ; STEP_nA                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 33         ; 1        ; M_nRESET                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 32         ; 1        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 34         ; 1        ; SRAM_DATA[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 35         ; 1        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 64         ; 4        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K7       ; 63         ; 4        ; dip_sw[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 88         ; 4        ; dip_sw[14]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K11      ; 87         ; 4        ; key_data[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K12      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ; 104        ; 3        ; XM0_DATA[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 126        ; 3        ; XM0_DATA[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 125        ; 3        ; XM0_DATA[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 37         ; 1        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 38         ; 1        ; SPI_SCLK                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 43         ; 1        ; XCLKOUT                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 52         ; 1        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 72         ; 4        ; dip_sw[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 73         ; 4        ; dip_sw[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ; 83         ; 4        ; dip_sw[9]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 84         ; 4        ; dip_sw[13]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 100        ; 4        ; key_data[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 103        ; 3        ; XM0_DATA[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 118        ; 3        ; XM0_DATA[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 119        ; 3        ; XM0_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 120        ; 3        ; XM0_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 40         ; 1        ; SRAM_DATA[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 41         ; 1        ; SRAM_nWE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 42         ; 1        ; XEINT8                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 1        ; SRAM_DATA[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ; 99         ; 4        ; key_scan[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 102        ; 3        ; XM0_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M13      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 114        ; 3        ; XM0_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M15      ; 115        ; 3        ; XM0_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 116        ; 3        ; XM0_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 44         ; 1        ; SRAM_DATA[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 45         ; 1        ; SPI_DOUT                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 49         ; 1        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 50         ; 1        ; SRAM_DATA[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 68         ; 4        ; SRAM_DATA[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ; 62         ; 4        ; piezo                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 69         ; 4        ; dip_sw[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 78         ; 4        ; dip_sw[8]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ; 79         ; 4        ; dip_sw[12]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 89         ; 4        ; key_scan[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 101        ; 3        ; XM0_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N13      ; 105        ; 3        ; XM0_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 3        ; SPI_DIN                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 109        ; 3        ; SRAM_DATA[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 110        ; 3        ; SRAM_DATA[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 46         ; 1        ; GPJ1_5                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 47         ; 1        ; STEP_nB                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 51         ; 1        ; GPJ4_0                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 57         ; 4        ; dot_d[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P5       ; 56         ; 4        ; dot_d[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P6       ; 67         ; 4        ; SRAM_DATA[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 82         ; 4        ; key_scan[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 90         ; 4        ; sel_button[0]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P13      ; 91         ; 4        ; sel_button[3]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P14      ; 111        ; 3        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 107        ; 3        ; SRAM_DATA[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 108        ; 3        ; SRAM_DATA[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 4        ; dot_scan[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 59         ; 4        ; dot_d[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 4        ; dot_d[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 66         ; 4        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 71         ; 4        ; nFPGA_RESET                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 75         ; 4        ; dip_sw[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 77         ; 4        ; dip_sw[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 85         ; 4        ; dip_sw[11]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 81         ; 4        ; key_scan[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 93         ; 4        ; key_data[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 96         ; 4        ; sel_button[2]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 98         ; 4        ; GPJ4_3                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T3       ; 55         ; 4        ; dot_scan[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 58         ; 4        ; dot_d[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 60         ; 4        ; dot_d[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 65         ; 4        ; dot_d[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 70         ; 4        ; STEP_B                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 74         ; 4        ; dip_sw[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 76         ; 4        ; dip_sw[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 86         ; 4        ; dip_sw[10]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 80         ; 4        ; dip_sw[15]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 92         ; 4        ; key_data[2]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 95         ; 4        ; sel_button[1]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 97         ; 4        ; CPLD_0                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------+--------------+
; |M3                                       ; 5417 (2)    ; 502 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 179  ; 0            ; 4915 (2)     ; 105 (0)           ; 397 (0)          ; |M3                                                                                                                ;              ;
;    |CLK_div_gen:inst2|                    ; 95 (95)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 64 (64)          ; |M3|CLK_div_gen:inst2                                                                                              ;              ;
;    |counter_demo:inst3|                   ; 88 (88)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 65 (65)          ; |M3|counter_demo:inst3                                                                                             ;              ;
;    |data_CONT:inst5|                      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |M3|data_CONT:inst5                                                                                                ;              ;
;    |host_io:inst|                         ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; |M3|host_io:inst                                                                                                   ;              ;
;    |host_itf:inst1|                       ; 484 (484)   ; 339 (339)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (145)    ; 88 (88)           ; 251 (251)        ; |M3|host_itf:inst1                                                                                                 ;              ;
;    |seg_demo:inst6|                       ; 4730 (80)   ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4713 (63)    ; 0 (0)             ; 17 (17)          ; |M3|seg_demo:inst6                                                                                                 ;              ;
;       |lpm_divide:Div0|                   ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 368 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div0                                                                                 ;              ;
;          |lpm_divide_eem:auto_generated|  ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 368 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated                                                   ;              ;
;             |sign_div_unsign_olh:divider| ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 368 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider                       ;              ;
;                |alt_u_div_i2f:divider|    ; 368 (368)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 368 (368)    ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider ;              ;
;       |lpm_divide:Div1|                   ; 553 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 553 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div1                                                                                 ;              ;
;          |lpm_divide_hem:auto_generated|  ; 553 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 553 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated                                                   ;              ;
;             |sign_div_unsign_rlh:divider| ; 553 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 553 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider                       ;              ;
;                |alt_u_div_o2f:divider|    ; 553 (553)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 553 (553)    ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider ;              ;
;       |lpm_divide:Div2|                   ; 681 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 681 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div2                                                                                 ;              ;
;          |lpm_divide_rfm:auto_generated|  ; 681 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 681 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated                                                   ;              ;
;             |sign_div_unsign_5nh:divider| ; 681 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 681 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider                       ;              ;
;                |alt_u_div_c5f:divider|    ; 681 (681)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 681 (681)    ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider ;              ;
;       |lpm_divide:Div3|                   ; 767 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 767 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div3                                                                                 ;              ;
;          |lpm_divide_vfm:auto_generated|  ; 767 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 767 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated                                                   ;              ;
;             |sign_div_unsign_9nh:divider| ; 767 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 767 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider                       ;              ;
;                |alt_u_div_k5f:divider|    ; 767 (767)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 767 (767)    ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider ;              ;
;       |lpm_divide:Div4|                   ; 763 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 763 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div4                                                                                 ;              ;
;          |lpm_divide_2gm:auto_generated|  ; 763 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 763 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated                                                   ;              ;
;             |sign_div_unsign_cnh:divider| ; 763 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 763 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider                       ;              ;
;                |alt_u_div_q5f:divider|    ; 763 (763)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 763 (763)    ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider ;              ;
;       |lpm_divide:Mod0|                   ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 371 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod0                                                                                 ;              ;
;          |lpm_divide_h6m:auto_generated|  ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 371 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated                                                   ;              ;
;             |sign_div_unsign_olh:divider| ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 371 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider                       ;              ;
;                |alt_u_div_i2f:divider|    ; 371 (371)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 371 (371)    ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider ;              ;
;       |lpm_divide:Mod1|                   ; 333 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 333 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod1                                                                                 ;              ;
;          |lpm_divide_h6m:auto_generated|  ; 333 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 333 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated                                                   ;              ;
;             |sign_div_unsign_olh:divider| ; 333 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 333 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider                       ;              ;
;                |alt_u_div_i2f:divider|    ; 333 (333)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 333 (333)    ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider ;              ;
;       |lpm_divide:Mod2|                   ; 318 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 318 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod2                                                                                 ;              ;
;          |lpm_divide_h6m:auto_generated|  ; 318 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 318 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated                                                   ;              ;
;             |sign_div_unsign_olh:divider| ; 318 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 318 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider                       ;              ;
;                |alt_u_div_i2f:divider|    ; 318 (318)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 318 (318)    ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider ;              ;
;       |lpm_divide:Mod3|                   ; 276 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod3                                                                                 ;              ;
;          |lpm_divide_h6m:auto_generated|  ; 276 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated                                                   ;              ;
;             |sign_div_unsign_olh:divider| ; 276 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider                       ;              ;
;                |alt_u_div_i2f:divider|    ; 276 (276)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (276)    ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider ;              ;
;       |lpm_divide:Mod4|                   ; 220 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 220 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod4                                                                                 ;              ;
;          |lpm_divide_h6m:auto_generated|  ; 220 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 220 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated                                                   ;              ;
;             |sign_div_unsign_olh:divider| ; 220 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 220 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider                       ;              ;
;                |alt_u_div_i2f:divider|    ; 220 (220)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 220 (220)    ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; XM0_DATA[15]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[14]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[13]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[12]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[11]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[10]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[9]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[8]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[7]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[6]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[5]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[4]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[3]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[2]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[1]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[0]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SRAM_DATA[15] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[14] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[13] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[12] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[11] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[10] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[9]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[8]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DATA[7]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DATA[6]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DATA[5]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[4]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[3]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[2]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[1]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[0]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; lcd_e         ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_rs        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_rw        ; Output   ; --            ; --            ; --                    ; --  ;
; piezo         ; Output   ; --            ; --            ; --                    ; --  ;
; XM0_ADDR[20]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_nOE      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_nWE      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_nCS      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; led[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; M_nRESET      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; XCLKOUT       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CPLD_8        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CPLD_1        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; XEINT8        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; STEP_A        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; STEP_nA       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; STEP_B        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; STEP_nB       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPJ4_0        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPJ4_1        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPJ4_2        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPJ4_3        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPJ4_4        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPJ1_5        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SPI_DOUT      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SPI_DIN       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SPI_SCLK      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SPI_DA_CS     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SPI_AD_CS     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGA_CLK      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; XnRESET       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; XM0_ADDR[19]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[18]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[17]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[16]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[11]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[10]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[9]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[8]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[3]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[0]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[15]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[14]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[13]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[12]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[1]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[2]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[4]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[6]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[5]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[7]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0WEN        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CPLD_0        ; Input    ; (0) 170 ps    ; (6) 2514 ps   ; --                    ; --  ;
; nFPGA_RESET   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; XM0OEN        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sel_button[1] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[15]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[14]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[13]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[12]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[11]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[10]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[9]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[8]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[7]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[6]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[5]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[4]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_button[3] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[3]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; key_data[3]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_button[2] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[2]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; key_data[2]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[1]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; key_data[1]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_button[0] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[0]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; key_data[0]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                       ;
+----------------------------------------+-------------------+---------+
; Source Pin / Fanout                    ; Pad To Core Index ; Setting ;
+----------------------------------------+-------------------+---------+
; XM0_DATA[15]                           ;                   ;         ;
;      - host_io:inst|Hdi[15]~feeder     ; 0                 ; 6       ;
; XM0_DATA[14]                           ;                   ;         ;
;      - host_io:inst|Hdi[14]            ; 0                 ; 6       ;
; XM0_DATA[13]                           ;                   ;         ;
;      - host_io:inst|Hdi[13]~feeder     ; 0                 ; 6       ;
; XM0_DATA[12]                           ;                   ;         ;
;      - host_io:inst|Hdi[12]~feeder     ; 0                 ; 6       ;
; XM0_DATA[11]                           ;                   ;         ;
;      - host_io:inst|Hdi[11]            ; 0                 ; 6       ;
; XM0_DATA[10]                           ;                   ;         ;
;      - host_io:inst|Hdi[10]~feeder     ; 1                 ; 6       ;
; XM0_DATA[9]                            ;                   ;         ;
;      - host_io:inst|Hdi[9]~feeder      ; 0                 ; 6       ;
; XM0_DATA[8]                            ;                   ;         ;
;      - host_io:inst|Hdi[8]             ; 1                 ; 6       ;
; XM0_DATA[7]                            ;                   ;         ;
;      - host_io:inst|Hdi[7]~feeder      ; 1                 ; 6       ;
; XM0_DATA[6]                            ;                   ;         ;
;      - host_io:inst|Hdi[6]             ; 1                 ; 6       ;
; XM0_DATA[5]                            ;                   ;         ;
;      - host_io:inst|Hdi[5]             ; 1                 ; 6       ;
; XM0_DATA[4]                            ;                   ;         ;
;      - host_io:inst|Hdi[4]             ; 1                 ; 6       ;
; XM0_DATA[3]                            ;                   ;         ;
;      - host_io:inst|Hdi[3]~feeder      ; 0                 ; 6       ;
; XM0_DATA[2]                            ;                   ;         ;
;      - host_io:inst|Hdi[2]~feeder      ; 1                 ; 6       ;
; XM0_DATA[1]                            ;                   ;         ;
;      - host_io:inst|Hdi[1]~feeder      ; 1                 ; 6       ;
; XM0_DATA[0]                            ;                   ;         ;
;      - host_io:inst|Hdi[0]~feeder      ; 0                 ; 6       ;
; SRAM_DATA[15]                          ;                   ;         ;
; SRAM_DATA[14]                          ;                   ;         ;
; SRAM_DATA[13]                          ;                   ;         ;
; SRAM_DATA[12]                          ;                   ;         ;
; SRAM_DATA[11]                          ;                   ;         ;
; SRAM_DATA[10]                          ;                   ;         ;
; SRAM_DATA[9]                           ;                   ;         ;
; SRAM_DATA[8]                           ;                   ;         ;
; SRAM_DATA[7]                           ;                   ;         ;
; SRAM_DATA[6]                           ;                   ;         ;
; SRAM_DATA[5]                           ;                   ;         ;
; SRAM_DATA[4]                           ;                   ;         ;
; SRAM_DATA[3]                           ;                   ;         ;
; SRAM_DATA[2]                           ;                   ;         ;
; SRAM_DATA[1]                           ;                   ;         ;
; SRAM_DATA[0]                           ;                   ;         ;
; XM0_ADDR[20]                           ;                   ;         ;
; M_nRESET                               ;                   ;         ;
; XCLKOUT                                ;                   ;         ;
; CPLD_8                                 ;                   ;         ;
; CPLD_1                                 ;                   ;         ;
; XEINT8                                 ;                   ;         ;
; STEP_A                                 ;                   ;         ;
; STEP_nA                                ;                   ;         ;
; STEP_B                                 ;                   ;         ;
; STEP_nB                                ;                   ;         ;
; GPJ4_0                                 ;                   ;         ;
; GPJ4_1                                 ;                   ;         ;
; GPJ4_2                                 ;                   ;         ;
; GPJ4_3                                 ;                   ;         ;
; GPJ4_4                                 ;                   ;         ;
; GPJ1_5                                 ;                   ;         ;
; SPI_DOUT                               ;                   ;         ;
; SPI_DIN                                ;                   ;         ;
; SPI_SCLK                               ;                   ;         ;
; SPI_DA_CS                              ;                   ;         ;
; SPI_AD_CS                              ;                   ;         ;
; FPGA_CLK                               ;                   ;         ;
; XnRESET                                ;                   ;         ;
; XM0_ADDR[19]                           ;                   ;         ;
;      - host_itf:inst1|Equal1~0         ; 1                 ; 6       ;
; XM0_ADDR[18]                           ;                   ;         ;
;      - host_itf:inst1|Equal1~0         ; 1                 ; 6       ;
; XM0_ADDR[17]                           ;                   ;         ;
;      - host_itf:inst1|Equal1~0         ; 1                 ; 6       ;
; XM0_ADDR[16]                           ;                   ;         ;
;      - host_itf:inst1|Equal1~0         ; 0                 ; 6       ;
; XM0_ADDR[11]                           ;                   ;         ;
;      - host_itf:inst1|Equal1~1         ; 1                 ; 6       ;
; XM0_ADDR[10]                           ;                   ;         ;
;      - host_itf:inst1|Equal1~1         ; 0                 ; 6       ;
; XM0_ADDR[9]                            ;                   ;         ;
;      - host_itf:inst1|Equal1~1         ; 1                 ; 6       ;
; XM0_ADDR[8]                            ;                   ;         ;
;      - host_itf:inst1|Equal1~1         ; 0                 ; 6       ;
; XM0_ADDR[3]                            ;                   ;         ;
;      - host_itf:inst1|Equal1~2         ; 1                 ; 6       ;
; XM0_ADDR[0]                            ;                   ;         ;
;      - host_itf:inst1|Equal1~2         ; 1                 ; 6       ;
; XM0_ADDR[15]                           ;                   ;         ;
;      - host_itf:inst1|Equal1~3         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal24~0        ; 0                 ; 6       ;
; XM0_ADDR[14]                           ;                   ;         ;
;      - host_itf:inst1|Equal1~3         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal24~0        ; 0                 ; 6       ;
; XM0_ADDR[13]                           ;                   ;         ;
;      - host_itf:inst1|Equal1~3         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal24~1        ; 0                 ; 6       ;
; XM0_ADDR[12]                           ;                   ;         ;
;      - host_itf:inst1|Equal1~3         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal24~1        ; 0                 ; 6       ;
; XM0_ADDR[1]                            ;                   ;         ;
;      - host_itf:inst1|Equal1~4         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal17~0        ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0056[15]~0 ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0034[0]~0  ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0036[0]~0  ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0054[15]~0 ; 0                 ; 6       ;
;      - host_itf:inst1|Equal24~3        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal25~0        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal5~4         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal6~2         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal11~2        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal10~2        ; 0                 ; 6       ;
; XM0_ADDR[2]                            ;                   ;         ;
;      - host_itf:inst1|Equal1~4         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal17~0        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal5~2         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal24~2        ; 0                 ; 6       ;
; XM0_ADDR[4]                            ;                   ;         ;
;      - host_itf:inst1|Equal9~0         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal14~0        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal23~0        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal1~5         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal4~0         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal5~2         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal20~0        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal22~0        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal24~1        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal2~1         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal7~1         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal13~0        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal8~0         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal12~1        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal17~1        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal18~0        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal21~0        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal15~1        ; 0                 ; 6       ;
; XM0_ADDR[6]                            ;                   ;         ;
;      - host_itf:inst1|Equal7~0         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal12~0        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal1~5         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal4~0         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal2~0         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal24~1        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal15~0        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal5~4         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal6~2         ; 0                 ; 6       ;
;      - host_itf:inst1|Equal11~2        ; 0                 ; 6       ;
;      - host_itf:inst1|Equal10~2        ; 0                 ; 6       ;
; XM0_ADDR[5]                            ;                   ;         ;
;      - host_itf:inst1|Equal7~0         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal12~0        ; 1                 ; 6       ;
;      - host_itf:inst1|Equal3~0         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal4~0         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal2~0         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal24~0        ; 1                 ; 6       ;
;      - host_itf:inst1|Equal3~1         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal1~6         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal15~0        ; 1                 ; 6       ;
;      - host_itf:inst1|Equal5~4         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal6~2         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal11~2        ; 1                 ; 6       ;
;      - host_itf:inst1|Equal10~2        ; 1                 ; 6       ;
; XM0_ADDR[7]                            ;                   ;         ;
;      - host_itf:inst1|Equal9~0         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal14~0        ; 1                 ; 6       ;
;      - host_itf:inst1|Equal23~0        ; 1                 ; 6       ;
;      - host_itf:inst1|Equal3~0         ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0032[7]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|Equal5~2         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal20~0        ; 1                 ; 6       ;
;      - host_itf:inst1|Equal22~0        ; 1                 ; 6       ;
;      - host_itf:inst1|Equal24~0        ; 1                 ; 6       ;
;      - host_itf:inst1|Equal3~1         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal1~6         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal2~1         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal7~1         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal13~0        ; 1                 ; 6       ;
;      - host_itf:inst1|Equal4~1         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal8~0         ; 1                 ; 6       ;
;      - host_itf:inst1|Equal12~1        ; 1                 ; 6       ;
;      - host_itf:inst1|Equal17~1        ; 1                 ; 6       ;
;      - host_itf:inst1|WideNor0~3       ; 1                 ; 6       ;
;      - host_itf:inst1|Equal18~0        ; 1                 ; 6       ;
;      - host_itf:inst1|Selector0~7      ; 1                 ; 6       ;
;      - host_itf:inst1|Equal21~0        ; 1                 ; 6       ;
;      - host_itf:inst1|Selector1~7      ; 1                 ; 6       ;
;      - host_itf:inst1|Selector2~4      ; 1                 ; 6       ;
;      - host_itf:inst1|Selector3~7      ; 1                 ; 6       ;
;      - host_itf:inst1|Selector4~7      ; 1                 ; 6       ;
;      - host_itf:inst1|Selector5~4      ; 1                 ; 6       ;
;      - host_itf:inst1|Selector6~7      ; 1                 ; 6       ;
;      - host_itf:inst1|Selector7~7      ; 1                 ; 6       ;
;      - host_itf:inst1|Selector8~4      ; 1                 ; 6       ;
;      - host_itf:inst1|Selector9~7      ; 1                 ; 6       ;
;      - host_itf:inst1|Equal19~0        ; 1                 ; 6       ;
;      - host_itf:inst1|Selector11~4     ; 1                 ; 6       ;
;      - host_itf:inst1|Equal15~1        ; 1                 ; 6       ;
;      - host_itf:inst1|Selector12~10    ; 1                 ; 6       ;
;      - host_itf:inst1|Selector12~13    ; 1                 ; 6       ;
;      - host_itf:inst1|Selector13~12    ; 1                 ; 6       ;
;      - host_itf:inst1|Selector14~10    ; 1                 ; 6       ;
;      - host_itf:inst1|Selector14~13    ; 1                 ; 6       ;
;      - host_itf:inst1|Selector15~12    ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_00B0[15]~0 ; 1                 ; 6       ;
; XM0WEN                                 ;                   ;         ;
; CPLD_0                                 ;                   ;         ;
;      - host_io:inst|Hdi[0]             ; 0                 ; 0       ;
;      - host_itf:inst1|always0~0        ; 1                 ; 6       ;
;      - host_io:inst|Hdi[3]             ; 0                 ; 0       ;
;      - host_io:inst|Hdi[2]             ; 0                 ; 0       ;
;      - host_io:inst|Hdi[1]             ; 0                 ; 0       ;
;      - host_io:inst|Hdi[5]             ; 0                 ; 0       ;
;      - host_io:inst|Hdi[4]             ; 0                 ; 0       ;
;      - host_io:inst|Hdi[7]             ; 0                 ; 0       ;
;      - host_io:inst|Hdi[6]             ; 0                 ; 0       ;
;      - host_io:inst|Hdata[15]~16       ; 1                 ; 6       ;
;      - host_io:inst|Hdi[15]            ; 0                 ; 0       ;
;      - host_io:inst|Hdi[14]            ; 0                 ; 0       ;
;      - host_io:inst|Hdi[13]            ; 0                 ; 0       ;
;      - host_io:inst|Hdi[12]            ; 0                 ; 0       ;
;      - host_io:inst|Hdi[11]            ; 0                 ; 0       ;
;      - host_io:inst|Hdi[10]            ; 0                 ; 0       ;
;      - host_io:inst|Hdi[9]             ; 0                 ; 0       ;
;      - host_io:inst|Hdi[8]             ; 0                 ; 0       ;
;      - host_itf:inst1|always1~0        ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0050[0]~2  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0072[3]~2  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_00E0[15]~2 ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_00C0[15]~2 ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_00A0[15]~2 ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0042[15]~2 ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0040[15]~2 ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0020[15]~2 ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_00D0[15]~2 ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0010[15]~2 ; 1                 ; 6       ;
; nFPGA_RESET                            ;                   ;         ;
;      - CLK_div_gen:inst2|BCLK_1KHz     ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_com[0]       ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_com[1]       ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_com[2]       ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_com[3]       ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_com[4]       ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_com[5]       ; 0                 ; 6       ;
;      - seg_demo:inst6|cnt_segcon[2]    ; 0                 ; 6       ;
;      - seg_demo:inst6|cnt_segcon[1]    ; 0                 ; 6       ;
;      - seg_demo:inst6|cnt_segcon[0]    ; 0                 ; 6       ;
;      - counter_demo:inst3|data[31]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[30]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[29]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[28]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[27]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[26]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[25]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[24]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[23]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[22]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[21]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[20]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[19]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[18]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[17]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[16]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[15]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[14]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[13]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[12]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[11]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[10]     ; 0                 ; 6       ;
;      - counter_demo:inst3|data[9]      ; 0                 ; 6       ;
;      - counter_demo:inst3|data[8]      ; 0                 ; 6       ;
;      - counter_demo:inst3|data[7]      ; 0                 ; 6       ;
;      - counter_demo:inst3|data[6]      ; 0                 ; 6       ;
;      - counter_demo:inst3|data[5]      ; 0                 ; 6       ;
;      - counter_demo:inst3|data[4]      ; 0                 ; 6       ;
;      - counter_demo:inst3|data[3]      ; 0                 ; 6       ;
;      - counter_demo:inst3|data[2]      ; 0                 ; 6       ;
;      - counter_demo:inst3|data[1]      ; 0                 ; 6       ;
;      - counter_demo:inst3|data[0]      ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[0]  ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[1]  ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[2]  ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[3]  ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[4]  ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[5]  ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[6]  ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[7]  ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[8]  ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[9]  ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[10] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[11] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[12] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[13] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[14] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[15] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[16] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[17] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[18] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[19] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[20] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[21] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[22] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[23] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[24] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[25] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[26] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[27] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[28] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[29] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[30] ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[31] ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[7]      ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[6]      ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[5]      ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[4]      ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[3]      ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[2]      ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[1]      ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[0]      ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~0     ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0[1]~2  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[1]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[0]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[29]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[28]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[27]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[26]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[31]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[30]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[25]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[24]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[23]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[22]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[21]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[20]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[19]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[18]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[14]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[17]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[16]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[15]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[13]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[12]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[11]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[10]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[8]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[7]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[9]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[6]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[5]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[2]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[4]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[3]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|BCLK_3KHz     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[29]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[28]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[27]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[26]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[31]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[30]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[25]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[24]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[23]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[22]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[21]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[20]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[19]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[18]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[17]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[16]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[15]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[14]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[12]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[13]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[11]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[10]  ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[6]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[9]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[8]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[7]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[2]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[5]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[4]   ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[3]   ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~3     ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~4     ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~5     ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~6     ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~7     ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~8     ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~9     ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~10    ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~11    ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~12    ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~13    ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~14    ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~15    ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~16    ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~17    ; 0                 ; 6       ;
; XM0OEN                                 ;                   ;         ;
; sel_button[1]                          ;                   ;         ;
;      - host_itf:inst1|V_SEL~0          ; 0                 ; 6       ;
;      - host_itf:inst1|Selector14~1     ; 0                 ; 6       ;
;      - host_itf:inst1|clk_cnt[24]~38   ; 0                 ; 6       ;
;      - sel_button[1]~_wirecell         ; 0                 ; 6       ;
; dip_sw[15]                             ;                   ;         ;
;      - host_itf:inst1|Selector0~1      ; 0                 ; 6       ;
; dip_sw[14]                             ;                   ;         ;
;      - host_itf:inst1|Selector1~1      ; 0                 ; 6       ;
; dip_sw[13]                             ;                   ;         ;
;      - host_itf:inst1|Selector2~0      ; 1                 ; 6       ;
; dip_sw[12]                             ;                   ;         ;
;      - host_itf:inst1|Selector3~1      ; 0                 ; 6       ;
; dip_sw[11]                             ;                   ;         ;
;      - host_itf:inst1|Selector4~1      ; 0                 ; 6       ;
; dip_sw[10]                             ;                   ;         ;
;      - host_itf:inst1|Selector5~0      ; 0                 ; 6       ;
; dip_sw[9]                              ;                   ;         ;
;      - host_itf:inst1|Selector6~1      ; 1                 ; 6       ;
; dip_sw[8]                              ;                   ;         ;
;      - host_itf:inst1|Selector7~1      ; 0                 ; 6       ;
; dip_sw[7]                              ;                   ;         ;
;      - host_itf:inst1|Selector8~0      ; 0                 ; 6       ;
; dip_sw[6]                              ;                   ;         ;
;      - host_itf:inst1|Selector9~1      ; 0                 ; 6       ;
; dip_sw[5]                              ;                   ;         ;
;      - host_itf:inst1|Selector10~1     ; 1                 ; 6       ;
; dip_sw[4]                              ;                   ;         ;
;      - host_itf:inst1|Selector11~0     ; 0                 ; 6       ;
; sel_button[3]                          ;                   ;         ;
;      - host_itf:inst1|Selector12~1     ; 0                 ; 6       ;
; dip_sw[3]                              ;                   ;         ;
;      - host_itf:inst1|Selector12~3     ; 0                 ; 6       ;
; key_data[3]                            ;                   ;         ;
;      - host_itf:inst1|Selector12~12    ; 0                 ; 6       ;
; sel_button[2]                          ;                   ;         ;
;      - host_itf:inst1|Selector13~1     ; 0                 ; 6       ;
; dip_sw[2]                              ;                   ;         ;
;      - host_itf:inst1|Selector13~3     ; 1                 ; 6       ;
; key_data[2]                            ;                   ;         ;
;      - host_itf:inst1|Selector13~11    ; 0                 ; 6       ;
; dip_sw[1]                              ;                   ;         ;
;      - host_itf:inst1|Selector14~3     ; 1                 ; 6       ;
; key_data[1]                            ;                   ;         ;
;      - host_itf:inst1|Selector14~12    ; 1                 ; 6       ;
; sel_button[0]                          ;                   ;         ;
;      - host_itf:inst1|Selector15~1     ; 1                 ; 6       ;
; dip_sw[0]                              ;                   ;         ;
;      - host_itf:inst1|Selector15~3     ; 0                 ; 6       ;
; key_data[0]                            ;                   ;         ;
;      - host_itf:inst1|Selector15~11    ; 0                 ; 6       ;
+----------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                              ;
+------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                               ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLK_div_gen:inst2|BCLK_1KHz        ; LCFF_X1_Y8_N15    ; 81      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; CLK_div_gen:inst2|BCLK_3KHz        ; LCFF_X1_Y9_N21    ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; CPLD_0                             ; PIN_T14           ; 29      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK                           ; PIN_H2            ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK                           ; PIN_H2            ; 370     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; XnRESET                            ; PIN_H15           ; 339     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; counter_demo:inst3|cnt_1000[24]~40 ; LCCOMB_X26_Y6_N10 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; counter_demo:inst3|cnt_1000[24]~41 ; LCCOMB_X26_Y6_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; counter_demo:inst3|data[25]~97     ; LCCOMB_X26_Y6_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_io:inst|Hdata[15]~16          ; LCCOMB_X32_Y6_N8  ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|always1~0           ; LCCOMB_X32_Y6_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|clk_cnt[24]~38      ; LCCOMB_X23_Y3_N24 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0010[15]~2    ; LCCOMB_X32_Y6_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0020[15]~2    ; LCCOMB_X29_Y6_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0030[5]~0     ; LCCOMB_X26_Y4_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0032[7]~0     ; LCCOMB_X23_Y4_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0034[0]       ; LCFF_X26_Y6_N9    ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0034[0]~0     ; LCCOMB_X29_Y4_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0036[0]~0     ; LCCOMB_X29_Y4_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0040[15]~2    ; LCCOMB_X32_Y6_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0042[15]~2    ; LCCOMB_X32_Y6_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0050[0]~2     ; LCCOMB_X32_Y6_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0054[15]~0    ; LCCOMB_X29_Y4_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0056[15]~0    ; LCCOMB_X29_Y4_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0072[3]~2     ; LCCOMB_X32_Y6_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_00A0[15]~2    ; LCCOMB_X32_Y6_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_00B0[15]~0    ; LCCOMB_X29_Y5_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_00C0[15]~2    ; LCCOMB_X32_Y6_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_00D0[15]~2    ; LCCOMB_X32_Y6_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_00E0[15]~2    ; LCCOMB_X32_Y6_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_00F0[1]~2     ; LCCOMB_X31_Y5_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nFPGA_RESET                        ; PIN_R7            ; 162     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                  ;
+-----------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name                        ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+----------------+---------+----------------------+------------------+---------------------------+
; CLK_div_gen:inst2|BCLK_1KHz ; LCFF_X1_Y8_N15 ; 81      ; Global Clock         ; GCLK1            ; --                        ;
; CLK_div_gen:inst2|BCLK_3KHz ; LCFF_X1_Y9_N21 ; 33      ; Global Clock         ; GCLK0            ; --                        ;
; FPGA_CLK                    ; PIN_H2         ; 370     ; Global Clock         ; GCLK2            ; --                        ;
; XnRESET                     ; PIN_H15        ; 339     ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------+----------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; nFPGA_RESET                                                                                                                                 ; 162     ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_28_result_int[18]~26 ; 51      ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_26_result_int[18]~26 ; 49      ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_25_result_int[18]~26 ; 49      ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_24_result_int[18]~26 ; 49      ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_23_result_int[18]~26 ; 49      ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_22_result_int[18]~26 ; 49      ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_21_result_int[18]~26 ; 49      ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[18]~26 ; 49      ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_19_result_int[18]~26 ; 49      ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[18]~26 ; 49      ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_17_result_int[18]~26 ; 49      ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_29_result_int[18]~26 ; 48      ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_27_result_int[18]~26 ; 47      ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_16_result_int[17]~24 ; 45      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[15]~22 ; 43      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[15]~22 ; 43      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[15]~22 ; 43      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[15]~22 ; 43      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[15]~22 ; 43      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[15]~22 ; 43      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[15]~22 ; 43      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[15]~22 ; 43      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[15]~22 ; 43      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[15]~22 ; 43      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[15]~22 ; 43      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[15]~22 ; 43      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[15]~22 ; 43      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[15]~22 ; 43      ;
; XM0_ADDR[7]                                                                                                                                 ; 41      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[15]~22 ; 41      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~20 ; 39      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[15]~22 ; 38      ;
; host_itf:inst1|x8800_0034[0]                                                                                                                ; 36      ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_30_result_int[18]~26 ; 33      ;
; host_itf:inst1|clk_cnt[24]~38                                                                                                               ; 32      ;
; counter_demo:inst3|cnt_1000[24]~41                                                                                                          ; 32      ;
; counter_demo:inst3|cnt_1000[24]~40                                                                                                          ; 32      ;
; counter_demo:inst3|data[25]~97                                                                                                              ; 32      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_28_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_27_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_26_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_25_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_24_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_23_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_22_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_21_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_20_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_19_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_18_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_17_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_16_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_15_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_14_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_13_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_12_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_11_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[11]~16 ; 31      ;
; ~GND                                                                                                                                        ; 30      ;
; CPLD_0                                                                                                                                      ; 29      ;
; host_itf:inst1|Equal1~4                                                                                                                     ; 29      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_29_result_int[11]~16 ; 29      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[10]~14  ; 28      ;
; seg_demo:inst6|cnt_segcon[1]                                                                                                                ; 27      ;
; counter_demo:inst3|data[5]                                                                                                                  ; 27      ;
; counter_demo:inst3|data[6]                                                                                                                  ; 27      ;
; counter_demo:inst3|data[7]                                                                                                                  ; 27      ;
; counter_demo:inst3|data[8]                                                                                                                  ; 27      ;
; counter_demo:inst3|data[9]                                                                                                                  ; 27      ;
; counter_demo:inst3|data[10]                                                                                                                 ; 27      ;
; counter_demo:inst3|data[11]                                                                                                                 ; 27      ;
; counter_demo:inst3|data[12]                                                                                                                 ; 27      ;
; counter_demo:inst3|data[13]                                                                                                                 ; 27      ;
; counter_demo:inst3|data[14]                                                                                                                 ; 27      ;
; counter_demo:inst3|data[15]                                                                                                                 ; 27      ;
; counter_demo:inst3|data[16]                                                                                                                 ; 27      ;
; counter_demo:inst3|data[17]                                                                                                                 ; 27      ;
; counter_demo:inst3|data[18]                                                                                                                 ; 27      ;
; counter_demo:inst3|data[19]                                                                                                                 ; 27      ;
; seg_demo:inst6|cnt_segcon[0]                                                                                                                ; 26      ;
; counter_demo:inst3|data[20]                                                                                                                 ; 26      ;
; counter_demo:inst3|data[21]                                                                                                                 ; 26      ;
; counter_demo:inst3|data[22]                                                                                                                 ; 25      ;
; counter_demo:inst3|data[23]                                                                                                                 ; 25      ;
; counter_demo:inst3|data[24]                                                                                                                 ; 25      ;
; host_itf:inst1|always0~0                                                                                                                    ; 24      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[15]~22 ; 24      ;
; counter_demo:inst3|data[25]                                                                                                                 ; 24      ;
; counter_demo:inst3|data[26]                                                                                                                 ; 24      ;
; counter_demo:inst3|data[4]                                                                                                                  ; 23      ;
; counter_demo:inst3|data[27]                                                                                                                 ; 23      ;
; counter_demo:inst3|data[28]                                                                                                                 ; 23      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_28_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_27_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_26_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_25_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_24_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_23_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_22_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_21_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_20_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_19_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_18_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_17_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_16_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_15_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_14_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_13_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_12_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_11_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_10_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_9_result_int[8]~12   ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_8_result_int[8]~12   ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_7_result_int[8]~12   ; 22      ;
; host_itf:inst1|Equal4~0                                                                                                                     ; 21      ;
; counter_demo:inst3|data[29]                                                                                                                 ; 21      ;
; counter_demo:inst3|data[30]                                                                                                                 ; 21      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_6_result_int[7]~10   ; 20      ;
; counter_demo:inst3|data[3]                                                                                                                  ; 19      ;
; XM0_ADDR[4]                                                                                                                                 ; 18      ;
; host_itf:inst1|Equal8~0                                                                                                                     ; 18      ;
; host_itf:inst1|Equal7~1                                                                                                                     ; 18      ;
; host_itf:inst1|Equal2~1                                                                                                                     ; 18      ;
; host_itf:inst1|Equal1~6                                                                                                                     ; 18      ;
; host_io:inst|Hdi[8]                                                                                                                         ; 18      ;
; host_io:inst|Hdi[9]                                                                                                                         ; 18      ;
; host_io:inst|Hdi[10]                                                                                                                        ; 18      ;
; host_io:inst|Hdi[11]                                                                                                                        ; 18      ;
; host_io:inst|Hdi[12]                                                                                                                        ; 18      ;
; host_io:inst|Hdi[13]                                                                                                                        ; 18      ;
; host_io:inst|Hdi[14]                                                                                                                        ; 18      ;
; host_io:inst|Hdi[15]                                                                                                                        ; 18      ;
; host_io:inst|Hdi[6]                                                                                                                         ; 18      ;
; host_io:inst|Hdi[7]                                                                                                                         ; 18      ;
; host_io:inst|Hdi[4]                                                                                                                         ; 18      ;
; host_io:inst|Hdi[5]                                                                                                                         ; 18      ;
; host_io:inst|Hdi[1]                                                                                                                         ; 18      ;
; host_io:inst|Hdi[2]                                                                                                                         ; 18      ;
; host_itf:inst1|Equal14~0                                                                                                                    ; 18      ;
; host_io:inst|Hdi[3]                                                                                                                         ; 18      ;
; host_itf:inst1|Equal9~0                                                                                                                     ; 18      ;
; host_io:inst|Hdi[0]                                                                                                                         ; 18      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_30_result_int[11]~16 ; 18      ;
; host_itf:inst1|Equal10~2                                                                                                                    ; 17      ;
; host_itf:inst1|Equal11~2                                                                                                                    ; 17      ;
; host_itf:inst1|Equal6~2                                                                                                                     ; 17      ;
; host_itf:inst1|Equal5~4                                                                                                                     ; 17      ;
; host_itf:inst1|Equal21~0                                                                                                                    ; 17      ;
; host_itf:inst1|Equal18~0                                                                                                                    ; 17      ;
; host_itf:inst1|Equal12~1                                                                                                                    ; 17      ;
; host_itf:inst1|Equal25~0                                                                                                                    ; 17      ;
; host_itf:inst1|Equal3~1                                                                                                                     ; 17      ;
; host_itf:inst1|Equal24~3                                                                                                                    ; 17      ;
; host_itf:inst1|Equal22~0                                                                                                                    ; 17      ;
; host_itf:inst1|Equal20~0                                                                                                                    ; 17      ;
; host_itf:inst1|Equal23~0                                                                                                                    ; 17      ;
; host_itf:inst1|x8800_0010[15]~2                                                                                                             ; 16      ;
; host_itf:inst1|x8800_00D0[15]~2                                                                                                             ; 16      ;
; host_itf:inst1|x8800_0020[15]~2                                                                                                             ; 16      ;
; host_itf:inst1|x8800_0040[15]~2                                                                                                             ; 16      ;
; host_itf:inst1|x8800_0042[15]~2                                                                                                             ; 16      ;
; host_itf:inst1|x8800_00A0[15]~2                                                                                                             ; 16      ;
; host_itf:inst1|x8800_00C0[15]~2                                                                                                             ; 16      ;
; host_itf:inst1|x8800_00E0[15]~2                                                                                                             ; 16      ;
; host_itf:inst1|x8800_0072[3]~2                                                                                                              ; 16      ;
; host_itf:inst1|x8800_0050[0]~2                                                                                                              ; 16      ;
; host_itf:inst1|x8800_00B0[15]~0                                                                                                             ; 16      ;
; host_itf:inst1|always1~0                                                                                                                    ; 16      ;
; host_itf:inst1|WideNor0~5                                                                                                                   ; 16      ;
; host_itf:inst1|x8800_0054[15]~0                                                                                                             ; 16      ;
; host_itf:inst1|x8800_0036[0]~0                                                                                                              ; 16      ;
; host_itf:inst1|x8800_0034[0]~0                                                                                                              ; 16      ;
; host_itf:inst1|x8800_0056[15]~0                                                                                                             ; 16      ;
; host_io:inst|Hdata[15]~16                                                                                                                   ; 16      ;
; host_itf:inst1|x8800_0032[7]~0                                                                                                              ; 16      ;
; host_itf:inst1|x8800_0030[5]~0                                                                                                              ; 16      ;
; host_itf:inst1|x8800_00F0[1]~2                                                                                                              ; 16      ;
; seg_demo:inst6|cnt_segcon[2]                                                                                                                ; 16      ;
; host_itf:inst1|x8800_00F0[0]                                                                                                                ; 16      ;
; counter_demo:inst3|data[31]                                                                                                                 ; 15      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8    ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_8_result_int[5]~8    ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_7_result_int[5]~8    ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~8    ; 14      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_30_result_int[8]~12  ; 14      ;
; XM0_ADDR[5]                                                                                                                                 ; 13      ;
; host_itf:inst1|Equal4~1                                                                                                                     ; 13      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8   ; 13      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_5_result_int[5]~8    ; 13      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_4_result_int[5]~8    ; 13      ;
; XM0_ADDR[1]                                                                                                                                 ; 12      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_3_result_int[4]~6    ; 12      ;
; counter_demo:inst3|data[2]                                                                                                                  ; 12      ;
; XM0WEN                                                                                                                                      ; 11      ;
; XM0_ADDR[6]                                                                                                                                 ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8    ; 11      ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8   ; 11      ;
; host_itf:inst1|Equal17~0                                                                                                                    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_8_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_7_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_5_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_4_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_3_result_int[4]~6    ; 10      ;
; counter_demo:inst3|data[0]                                                                                                                  ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_8_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_7_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8   ; 10      ;
; host_itf:inst1|Equal5~3                                                                                                                     ; 8       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8   ; 8       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8   ; 8       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8   ; 8       ;
; counter_demo:inst3|data[1]                                                                                                                  ; 8       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8   ; 8       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8   ; 8       ;
; CLK_div_gen:inst2|Equal1~10                                                                                                                 ; 7       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[158]~329            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[157]~328            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[156]~327            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[155]~326            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[158]~448            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[157]~447            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[156]~446            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[158]~476            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[157]~475            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[156]~474            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[158]~380            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[157]~379            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[156]~378            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[155]~377            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[158]~261            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[157]~260            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[156]~259            ; 7       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[155]~258            ; 7       ;
; host_itf:inst1|Equal7~0                                                                                                                     ; 7       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8   ; 7       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_31_result_int[18]~26 ; 7       ;
; host_itf:inst1|Equal13~0                                                                                                                    ; 5       ;
; host_itf:inst1|Equal12~0                                                                                                                    ; 5       ;
; sel_button[1]                                                                                                                               ; 4       ;
; XM0_ADDR[2]                                                                                                                                 ; 4       ;
; CLK_div_gen:inst2|Equal2~9                                                                                                                  ; 4       ;
; host_itf:inst1|Equal15~1                                                                                                                    ; 4       ;
; host_itf:inst1|Equal17~1                                                                                                                    ; 4       ;
; host_itf:inst1|Equal2~0                                                                                                                     ; 4       ;
; host_itf:inst1|Equal1~2                                                                                                                     ; 4       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~10  ; 4       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~10  ; 4       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~10  ; 4       ;
; XM0OEN                                                                                                                                      ; 3       ;
; host_itf:inst1|Equal19~0                                                                                                                    ; 3       ;
; host_itf:inst1|x8800_0036[0]                                                                                                                ; 3       ;
; CLK_div_gen:inst2|CNT_1KHz[0]                                                                                                               ; 3       ;
; CLK_div_gen:inst2|CNT_1KHz[1]                                                                                                               ; 3       ;
; host_itf:inst1|Equal1~5                                                                                                                     ; 3       ;
; host_itf:inst1|Equal1~3                                                                                                                     ; 3       ;
; host_itf:inst1|clk_cnt[31]                                                                                                                  ; 3       ;
; host_itf:inst1|clk_cnt[0]                                                                                                                   ; 3       ;
; host_itf:inst1|clk_cnt[1]                                                                                                                   ; 3       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8   ; 3       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8   ; 3       ;
; XM0_ADDR[12]                                                                                                                                ; 2       ;
; XM0_ADDR[13]                                                                                                                                ; 2       ;
; XM0_ADDR[14]                                                                                                                                ; 2       ;
; XM0_ADDR[15]                                                                                                                                ; 2       ;
; FPGA_CLK                                                                                                                                    ; 2       ;
; sel_button[1]~_wirecell                                                                                                                     ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[152]~548            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~547            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~546            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~545            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~544            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~543            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~542            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~541            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~540            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~539            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~538            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~537             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~536             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~535             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~534             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~533             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~532             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~531             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~530             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~529             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~528             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[47]~527             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[42]~526             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[151]~383            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[146]~382            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[141]~381            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[136]~380            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[131]~379            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[126]~378            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[121]~377            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[116]~376            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[111]~375            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[106]~374            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[101]~373            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[96]~372             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[91]~371             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[86]~370             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[81]~369             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[76]~368             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[71]~367             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[66]~366             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~365             ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[321]~932            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[310]~931            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[299]~930            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[288]~929            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[277]~928            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[266]~927            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[255]~926            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[244]~925            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[233]~924            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[222]~923            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[211]~922            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[200]~921            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[189]~920            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[178]~919            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[167]~918            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[156]~917            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[145]~916            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[134]~915            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[123]~914            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[124]~913            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[125]~912            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[114]~911            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[115]~910            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[116]~909            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[117]~908            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[118]~907            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[152]~502            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~501            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~500            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~499            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~498            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~497            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~496            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~495            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~494            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~493            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~492            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~491             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~490             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~489             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~488             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~487             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~486             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~485             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~484             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~483             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~482             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[47]~481             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[42]~480             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[37]~479             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[32]~478             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[27]~477             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[22]~476             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[151]~525            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[37]~501             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~498            ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~497            ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~496            ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~495            ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~494            ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~493            ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~492            ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~491            ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~490            ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~489            ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~488             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~487             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~486             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~485             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~484             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~483             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~482             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~481             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~480             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~479             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[47]~478             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[42]~477             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[37]~476             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[32]~475             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[27]~474             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[22]~473             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[151]~443            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[146]~442            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[141]~441            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[136]~440            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[131]~439            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[126]~438            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[121]~437            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[116]~436            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[111]~435            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[106]~434            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[101]~433            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[96]~432             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[91]~431             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[86]~430             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[81]~429             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[76]~428             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[71]~427             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[66]~426             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[61]~425             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[56]~424             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[51]~423             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~422             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[234]~752            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[226]~751            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[218]~750            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[210]~749            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[202]~748            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[194]~747            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[186]~746            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[178]~745            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[170]~744            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[162]~743            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[154]~742            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[146]~741            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[138]~740            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[130]~739            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[122]~738            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[114]~737            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[106]~736            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[98]~735             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[90]~734             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[82]~733             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[74]~732             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[66]~731             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[67]~730             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[59]~729             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[60]~728             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[61]~727             ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[506]~1051           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[488]~1050           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[470]~1049           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[452]~1048           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[434]~1047           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[416]~1046           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[398]~1045           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[380]~1044           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[362]~1043           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[344]~1042           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[326]~1041           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[327]~1040           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[328]~1039           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[329]~1038           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[330]~1037           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[312]~1036           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[313]~1035           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[314]~1034           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[315]~1033           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[316]~1032           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[317]~1031           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[318]~1030           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[319]~1029           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[320]~1028           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[321]~1027           ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[151]~303            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[146]~302            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[141]~301            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[136]~300            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[131]~299            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[126]~298            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[121]~297            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[116]~296            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[111]~295            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[106]~294            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[101]~293            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[96]~292             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[91]~291             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[86]~290             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~289             ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[437]~1053           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[422]~1052           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[407]~1051           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[392]~1050           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[377]~1049           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[362]~1048           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[347]~1047           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[332]~1046           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[317]~1045           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[302]~1044           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[287]~1043           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[272]~1042           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[257]~1041           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[242]~1040           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[227]~1039           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[228]~1038           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[229]~1037           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[230]~1036           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[215]~1035           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[216]~1034           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[217]~1033           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[218]~1032           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[219]~1031           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[220]~1030           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[221]~1029           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[222]~1028           ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[152]~363            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~361            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~359            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~357            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~355            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~353            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~351            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~349            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~347            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~345            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~343            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~341             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~339             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~337             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~335             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~333             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~331             ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[322]~898            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[323]~897            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[324]~896            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[325]~895            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[326]~894            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[327]~893            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[311]~891            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[312]~890            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[313]~889            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[314]~888            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[315]~887            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[316]~886            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[300]~884            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[301]~883            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[302]~882            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[303]~881            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[304]~880            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[305]~879            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[289]~877            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[290]~876            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[291]~875            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[292]~874            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[293]~873            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[294]~872            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[278]~870            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[279]~869            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[280]~868            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[281]~867            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[282]~866            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[283]~865            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[267]~863            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[268]~862            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[269]~861            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[270]~860            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[271]~859            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[272]~858            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[256]~856            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[257]~855            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[258]~854            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[259]~853            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[260]~852            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[261]~851            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[245]~849            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[246]~848            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[247]~847            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[248]~846            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[249]~845            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[250]~844            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[234]~842            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[235]~841            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[236]~840            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[237]~839            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[238]~838            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[239]~837            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[223]~835            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[224]~834            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[225]~833            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[226]~832            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[227]~831            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[228]~830            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[212]~828            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[213]~827            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[214]~826            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[215]~825            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[216]~824            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[217]~823            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[201]~821            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[202]~820            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[203]~819            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[204]~818            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[205]~817            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[206]~816            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[190]~814            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[191]~813            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[192]~812            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[193]~811            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[194]~810            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[195]~809            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[179]~807            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[180]~806            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[181]~805            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[182]~804            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[183]~803            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[184]~802            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[168]~800            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[169]~799            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[170]~798            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[171]~797            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[172]~796            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[173]~795            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[157]~793            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[158]~792            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[159]~791            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[160]~790            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[161]~789            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[162]~788            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[146]~786            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[147]~785            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[148]~784            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[149]~783            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[150]~782            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[151]~781            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[135]~779            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[136]~778            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[137]~777            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[138]~776            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[139]~775            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[140]~774            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[126]~772            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[127]~771            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[128]~770            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[129]~769            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[152]~420            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~418            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~416            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~414            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~412            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~410            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~408            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~406            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~404            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~402            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~400            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~398             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~396             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~394             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~392             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~390             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~388             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~386             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~384             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~382             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[235]~721            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[236]~720            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[237]~719            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[227]~717            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[228]~716            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[229]~715            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[219]~713            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[220]~712            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[221]~711            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[211]~709            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[212]~708            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[213]~707            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[203]~705            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[204]~704            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[205]~703            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[195]~701            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[196]~700            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[197]~699            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[187]~697            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[188]~696            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[189]~695            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[179]~693            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[180]~692            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[181]~691            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[171]~689            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[172]~688            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[173]~687            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[163]~685            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[164]~684            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[165]~683            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[155]~681            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[156]~680            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[157]~679            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[147]~677            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[148]~676            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[149]~675            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[139]~673            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[140]~672            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[141]~671            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[131]~669            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[132]~668            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[133]~667            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[123]~665            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[124]~664            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[125]~663            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[115]~661            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[116]~660            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[117]~659            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[107]~657            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[108]~656            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[109]~655            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[99]~653             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[100]~652            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[101]~651            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[91]~649             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[92]~648             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[93]~647             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[83]~645             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[84]~644             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[85]~643             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[75]~641             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[76]~640             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[77]~639             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[68]~637             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[69]~636             ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[525]~1024           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[526]~1011           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[507]~1010           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[527]~1009           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[528]~1008           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[529]~1007           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[530]~1006           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[531]~1005           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[532]~1004           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[533]~1003           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[534]~1002           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[535]~1001           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[536]~1000           ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[537]~999            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[508]~997            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[489]~996            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[509]~995            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[510]~994            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[511]~993            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[512]~992            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[513]~991            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[514]~990            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[515]~989            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[516]~988            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[517]~987            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[518]~986            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[519]~985            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[490]~983            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[471]~982            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[491]~981            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[492]~980            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[493]~979            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[494]~978            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[495]~977            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[496]~976            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[497]~975            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[498]~974            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[499]~973            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[500]~972            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[501]~971            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[472]~969            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[453]~968            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[473]~967            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[474]~966            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[475]~965            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[476]~964            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[477]~963            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[478]~962            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[479]~961            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[480]~960            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[481]~959            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[482]~958            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[483]~957            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[454]~955            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[435]~954            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[455]~953            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[456]~952            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[457]~951            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[458]~950            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[459]~949            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[460]~948            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[461]~947            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[462]~946            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[463]~945            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[464]~944            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[465]~943            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[436]~941            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[417]~940            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[437]~939            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[438]~938            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[439]~937            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[440]~936            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[441]~935            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[442]~934            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[443]~933            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[444]~932            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[445]~931            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[446]~930            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[447]~929            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[418]~927            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[399]~926            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[419]~925            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[420]~924            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[421]~923            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[422]~922            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[423]~921            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[424]~920            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[425]~919            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[426]~918            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[427]~917            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[428]~916            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[429]~915            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[400]~913            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[381]~912            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[401]~911            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[402]~910            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[403]~909            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[404]~908            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[405]~907            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[406]~906            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[407]~905            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[408]~904            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[409]~903            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[410]~902            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[411]~901            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[382]~899            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[363]~898            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[383]~897            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[384]~896            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[385]~895            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[386]~894            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[387]~893            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[388]~892            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[389]~891            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[390]~890            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[391]~889            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[392]~888            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[393]~887            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[364]~885            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[345]~884            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[365]~883            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[366]~882            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[367]~881            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[368]~880            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[369]~879            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[370]~878            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[371]~877            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[372]~876            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[373]~875            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[374]~874            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[375]~873            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[346]~871            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[347]~870            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[348]~869            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[349]~868            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[350]~867            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[351]~866            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[352]~865            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[353]~864            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[354]~863            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[355]~862            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[356]~861            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[357]~860            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[331]~858            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[332]~857            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[333]~856            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[334]~855            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[335]~854            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[336]~853            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[337]~852            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[338]~851            ; 2       ;
; seg_demo:inst6|lpm_divide:Div4|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[339]~850            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[152]~287            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~285            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~283            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~281            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~279            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~277            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~275            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~273            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~271            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~269            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~267            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~265             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod4|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~263             ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[438]~1015           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[439]~1014           ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[440]~1013           ; 2       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 5,456 / 26,052 ( 21 % ) ;
; C16 interconnects           ; 28 / 1,156 ( 2 % )      ;
; C4 interconnects            ; 2,534 / 17,952 ( 14 % ) ;
; Direct links                ; 1,202 / 26,052 ( 5 % )  ;
; Global clocks               ; 4 / 8 ( 50 % )          ;
; Local interconnects         ; 2,357 / 8,256 ( 29 % )  ;
; R24 interconnects           ; 32 / 1,020 ( 3 % )      ;
; R4 interconnects            ; 2,957 / 22,440 ( 13 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.03) ; Number of LABs  (Total = 386) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 9                             ;
; 2                                           ; 2                             ;
; 3                                           ; 2                             ;
; 4                                           ; 0                             ;
; 5                                           ; 3                             ;
; 6                                           ; 1                             ;
; 7                                           ; 6                             ;
; 8                                           ; 6                             ;
; 9                                           ; 6                             ;
; 10                                          ; 5                             ;
; 11                                          ; 16                            ;
; 12                                          ; 13                            ;
; 13                                          ; 28                            ;
; 14                                          ; 42                            ;
; 15                                          ; 53                            ;
; 16                                          ; 194                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.36) ; Number of LABs  (Total = 386) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 48                            ;
; 1 Clock                            ; 46                            ;
; 1 Clock enable                     ; 15                            ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 4                             ;
; 2 Clock enables                    ; 21                            ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.51) ; Number of LABs  (Total = 386) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 9                             ;
; 2                                            ; 2                             ;
; 3                                            ; 3                             ;
; 4                                            ; 1                             ;
; 5                                            ; 3                             ;
; 6                                            ; 2                             ;
; 7                                            ; 5                             ;
; 8                                            ; 8                             ;
; 9                                            ; 2                             ;
; 10                                           ; 13                            ;
; 11                                           ; 6                             ;
; 12                                           ; 17                            ;
; 13                                           ; 48                            ;
; 14                                           ; 49                            ;
; 15                                           ; 141                           ;
; 16                                           ; 37                            ;
; 17                                           ; 5                             ;
; 18                                           ; 3                             ;
; 19                                           ; 1                             ;
; 20                                           ; 0                             ;
; 21                                           ; 0                             ;
; 22                                           ; 2                             ;
; 23                                           ; 2                             ;
; 24                                           ; 2                             ;
; 25                                           ; 2                             ;
; 26                                           ; 2                             ;
; 27                                           ; 10                            ;
; 28                                           ; 0                             ;
; 29                                           ; 2                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.53) ; Number of LABs  (Total = 386) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 15                            ;
; 2                                               ; 2                             ;
; 3                                               ; 10                            ;
; 4                                               ; 14                            ;
; 5                                               ; 16                            ;
; 6                                               ; 34                            ;
; 7                                               ; 93                            ;
; 8                                               ; 49                            ;
; 9                                               ; 29                            ;
; 10                                              ; 22                            ;
; 11                                              ; 22                            ;
; 12                                              ; 11                            ;
; 13                                              ; 22                            ;
; 14                                              ; 16                            ;
; 15                                              ; 7                             ;
; 16                                              ; 22                            ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.89) ; Number of LABs  (Total = 386) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 4                             ;
; 4                                            ; 11                            ;
; 5                                            ; 5                             ;
; 6                                            ; 3                             ;
; 7                                            ; 9                             ;
; 8                                            ; 57                            ;
; 9                                            ; 47                            ;
; 10                                           ; 45                            ;
; 11                                           ; 35                            ;
; 12                                           ; 15                            ;
; 13                                           ; 22                            ;
; 14                                           ; 16                            ;
; 15                                           ; 16                            ;
; 16                                           ; 10                            ;
; 17                                           ; 21                            ;
; 18                                           ; 6                             ;
; 19                                           ; 2                             ;
; 20                                           ; 2                             ;
; 21                                           ; 1                             ;
; 22                                           ; 1                             ;
; 23                                           ; 17                            ;
; 24                                           ; 2                             ;
; 25                                           ; 1                             ;
; 26                                           ; 4                             ;
; 27                                           ; 12                            ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 2                             ;
; 31                                           ; 5                             ;
; 32                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jun 01 23:40:41 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off M3 -c M3
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C8F256C8 for design "M3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5F256C8 is compatible
    Info (176445): Device EP2C5F256I8 is compatible
    Info (176445): Device EP2C5AF256I8 is compatible
    Info (176445): Device EP2C8F256I8 is compatible
    Info (176445): Device EP2C8AF256I8 is compatible
    Info (176445): Device EP2C15AF256C8 is compatible
    Info (176445): Device EP2C15AF256I8 is compatible
    Info (176445): Device EP2C20F256C8 is compatible
    Info (176445): Device EP2C20F256I8 is compatible
    Info (176445): Device EP2C20AF256I8 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C3
    Info (169125): Pin ~nCSO~ is reserved at location F4
Critical Warning (169085): No exact pin location assignment(s) for 57 pins of 179 total pins
    Info (169086): Pin SRAM_DATA[15] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[14] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[13] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[12] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[11] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[10] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[9] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[8] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[7] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[6] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[5] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[4] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[3] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[2] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[1] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[0] not assigned to an exact location on the device
    Info (169086): Pin SRAM_nOE not assigned to an exact location on the device
    Info (169086): Pin SRAM_nWE not assigned to an exact location on the device
    Info (169086): Pin SRAM_nCS not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[17] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[16] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[15] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[14] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[13] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[12] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[11] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[10] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[9] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[8] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[7] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[6] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[5] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[4] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[3] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[2] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[1] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[0] not assigned to an exact location on the device
    Info (169086): Pin M_nRESET not assigned to an exact location on the device
    Info (169086): Pin XCLKOUT not assigned to an exact location on the device
    Info (169086): Pin CPLD_8 not assigned to an exact location on the device
    Info (169086): Pin CPLD_1 not assigned to an exact location on the device
    Info (169086): Pin XEINT8 not assigned to an exact location on the device
    Info (169086): Pin STEP_A not assigned to an exact location on the device
    Info (169086): Pin STEP_nA not assigned to an exact location on the device
    Info (169086): Pin STEP_B not assigned to an exact location on the device
    Info (169086): Pin STEP_nB not assigned to an exact location on the device
    Info (169086): Pin GPJ4_0 not assigned to an exact location on the device
    Info (169086): Pin GPJ4_1 not assigned to an exact location on the device
    Info (169086): Pin GPJ4_2 not assigned to an exact location on the device
    Info (169086): Pin GPJ4_3 not assigned to an exact location on the device
    Info (169086): Pin GPJ4_4 not assigned to an exact location on the device
    Info (169086): Pin GPJ1_5 not assigned to an exact location on the device
    Info (169086): Pin SPI_DOUT not assigned to an exact location on the device
    Info (169086): Pin SPI_DIN not assigned to an exact location on the device
    Info (169086): Pin SPI_SCLK not assigned to an exact location on the device
    Info (169086): Pin SPI_DA_CS not assigned to an exact location on the device
    Info (169086): Pin SPI_AD_CS not assigned to an exact location on the device
Info (332104): Reading SDC File: 'M3.sdc'
Warning (332060): Node: CLK_div_gen:inst2|BCLK_1KHz was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPLD_0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CLK_div_gen:inst2|BCLK_3KHz was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000     FPGA_CLK
Info (176353): Automatically promoted node FPGA_CLK (placed in PIN H2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLK_div_gen:inst2|BCLK_1KHz
        Info (176357): Destination node CLK_div_gen:inst2|BCLK_3KHz
Info (176353): Automatically promoted node CLK_div_gen:inst2|BCLK_1KHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLK_div_gen:inst2|BCLK_1KHz~0
Info (176353): Automatically promoted node CLK_div_gen:inst2|BCLK_3KHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLK_div_gen:inst2|BCLK_3KHz~0
Info (176353): Automatically promoted node XnRESET (placed in PIN H15 (CLK5, LVDSCLK2n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 57 (unused VREF, 3.3V VCCIO, 20 input, 21 output, 16 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 41 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  6 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 12% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X23_Y0 to location X34_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 108 output pins without output pin load capacitance assignment
    Info (306007): Pin "XM0_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_e" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_rs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_rw" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "piezo" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_nOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_nWE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_nCS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_d[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_d[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_d[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_d[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_d[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_d[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_d[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "key_scan[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "key_scan[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "key_scan[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "key_scan[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_com[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_com[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_com[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_com[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_com[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_com[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169064): Following 16 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SRAM_DATA[15] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[0] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/daczu/Documents/GitHub/esd-hw3/device/M3.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 441 megabytes
    Info: Processing ended: Sun Jun 01 23:40:58 2014
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/daczu/Documents/GitHub/esd-hw3/device/M3.fit.smsg.


