{"patent_id": "10-2020-0063361", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0146513", "출원번호": "10-2020-0063361", "발명의 명칭": "인공 지능 연산 반도체 장치 및 이를 포함하는 저장 장치", "출원인": "삼성전자주식회사", "발명자": "임진수"}}
{"patent_id": "10-2020-0063361", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제어부; 및상기 제어부를 통해 동형 암호 연산을 수행하는 MAC(Multiply and Accumulator) 연산기를 포함하되,상기 MAC 연산기는,데이터의 변환 또는 역변환을 통해, 동형 곱셈 연산을 수행하여 암호문을 생성하는 NTT(Numeric TheoreticTransform)/INTT(Inverse NTT) 회로,상기 암호문 간의 곱 연산을 수행하는 암호문 곱셈기,상기 암호문 간의 덧셈 또는 뺄셈 연산을 수행하는 암호문 덧셈/뺄셈기,상기 암호문의 슬롯(slot)을 순환 이동(cyclic shift)시키는 회전기를 포함하는 인공 지능 연산 반도체 장치."}
{"patent_id": "10-2020-0063361", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1항에 있어서,상기 암호문 내의 에러를 제거하는 부트 스트랩핑(Boot Strapping) 회로를 더 포함하는 인공 지능 연산 반도체장치."}
{"patent_id": "10-2020-0063361", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1항에 있어서,상기 암호문에 대한 비선형 연산을 처리하는 동형화 엑티베이터(Homomorphic Activator)를 더 포함하는 인공 지능 연산 반도체 장치."}
{"patent_id": "10-2020-0063361", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1항에 있어서,상기 MAC 연산기는,상기 암호문의 크기를 줄이는 리스케일 회로를 더 포함하는 인공 지능 연산 반도체 장치."}
{"patent_id": "10-2020-0063361", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1항에 있어서,상기 MAC 연산기는,상기 암호문의 디맨젼(Dimension)을 감소시키고, 재선형 키를 교체하는 재선형기를 더 포함하는 인공 지능 연산반도체 장치."}
{"patent_id": "10-2020-0063361", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1항에 있어서,인공 지능 연산에 필요한 파라미터값이나 동형 연산의 중간 값을 저장하는 파라미터 메모리를 더 포함하는 인공지능 연산 반도체 장치."}
{"patent_id": "10-2020-0063361", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "데이터를 저장하는 데이터 영역을 포함하는 메모리 장치;공개특허 10-2021-0146513-3-상기 메모리 장치를 제어하여 상기 데이터를 주고받는 CPU(Central Processor Unit); 및동형 암호 연산을 수행함으로써, 인공 지능 연산을 수행하는 인공 지능 연산 반도체 장치를 포함하되,상기 인공 지능 연산 반도체 장치는,데이터의 변환 또는 역변환을 통해, 동형 곱셈 연산을 수행하여 암호문을 생성하는 NTT/INTT 회로와, 상기 암호문 간의 곱 연산을 수행하는 암호문 곱셈기와, 상기 암호문 간의 덧셈 또는 뺄셈 연산을 수행하는 암호문 덧셈/뺄셈기와, 상기 암호문의 슬롯(slot)을 순환 이동(cyclic shift)시키는 회전기를 포함하는 MAC 연산기를 포함하는 모바일 장치."}
{"patent_id": "10-2020-0063361", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7항에 있어서,상기 메모리 장치는 상기 동형 암호 연산을 수행하는데 이용되는 파라미터값들을 저장하는 인공 지능 연산 전용영역을 포함하는 모바일 장치."}
{"patent_id": "10-2020-0063361", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 7항에 있어서,상기 인공 지능 연산 반도체 장치는,상기 암호문 내의 에러를 제거하는 부트 스트랩핑 회로와,상기 암호문에 대한 비선형 연산을 처리하는 동형화 엑티베이터를 더 포함하는 모바일 장치."}
{"patent_id": "10-2020-0063361", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "데이터를 저장하는 데이터 영역을 포함하는 비휘발성 메모리 장치;상기 비휘발성 메모리 장치를 제어하여 상기 데이터를 주고받는 컨트롤러; 및동형 암호 연산을 수행함으로써, 인공 지능 연산을 수행하는 인공 지능 연산 반도체 장치를 포함하되,상기 인공 지능 연산 반도체 장치는,데이터의 변환 또는 역변환을 통해, 동형 곱셈 연산을 수행하여 암호문을 생성하는 NTT/INTT 회로와, 상기 암호문 간의 곱 연산을 수행하는 암호문 곱셈기와, 상기 암호문 간의 덧셈 또는 뺄셈 연산을 수행하는 암호문 덧셈/뺄셈기와, 상기 암호문의 슬롯(slot)을 순환 이동(cyclic shift)시키는 회전기를 포함하는 MAC 연산기를 포함하는 저장 장치."}
{"patent_id": "10-2020-0063361", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "몇몇 실시예에 따른 연산 속도가 향상된 인공 지능 연산 반도체 장치와 이를 포함하는 저장 장치가 제공된다. 몇 몇 실시예에 따른 인공 지능 연산 반도체 장치는, 제어부, 및 제어부를 통해 동형 암호 연산을 수행하는 MAC(Multiply and Accumulator) 연산기를 포함하되, MAC 연산기는, 데이터의 변환 또는 역변환을 통해, 동형 곱 셈 연산을 수행하여 암호문을 생성하는 NTT(Numeric Theoretic Transform)/INTT(Inverse NTT) 회로, 암호문 간 의 곱 연산을 수행하는 암호문 곱셈기, 암호문 간의 덧셈 및/또는 뺄셈 연산을 수행하는 암호문 덧셈/뺄셈기, 암 호문의 슬롯(slot)을 순환 이동(cyclic shift)시키는 회전기를 포함한다."}
{"patent_id": "10-2020-0063361", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 인공 지능 연산 반도체 장치 및 이를 포함하는 저장 장치에 관한 것이다."}
{"patent_id": "10-2020-0063361", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "서버에 개인 정보 내지 자료를 저장하고 필요한 경우에 사용자가 사용자 단말기를 통해서 서버에 저장되어 있는 데이터를 이용하는 클라우드 컴퓨팅 환경이 제공될 수 있다. 개인 정보 내지 데이터를 서버에 보관할 때에는 데 이터 유출을 방지하는 등 개인 정보 보호를 위해 데이터를 암호화하여 보관하게 된다. 이처럼 암호화된 데이터가 서버에 보관되어 있는 경우 해당 데이터를 검색하거나 연산을 통한 소정의 작업을 할 때에 암호화된 데이터를 일일이 복호화한 후에 원하는 검색 또는 연산을 수행하여야 하기 때문에 매우 비효율적 이고, 연산을 위해 일시적으로 복호화된 개인 정보 내지 자료가 제3자에게 유출될 가능성이 증대되는 단점이 존 재한다. 이러한 문제를 해결하기 위해 동형 암호화 방법이 널리 연구되고 있다. 동형 암호화에 의하면, 암호화된 정보나 자료를 복호화하지 않고 암호문 자체에 대해서 연산을 해도 평문에 대해 동일한 연산을 수행한 후 암호화한 결과와 동일한 결과를 얻기 때문에 암호문을 복호화하지 않고도 소정의 연산을 수행할 수 있다. 최근에는 인공 지능 분야에서 동형 암호화 방법이 이용되는데, 인공 지능 분야에서 사용되는 동형 암호화 연산 에서 빠른 연산 처리 속도가 요구된다."}
{"patent_id": "10-2020-0063361", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 해결하고자 하는 기술적 과제는 연산 속도가 향상된 인공 지능 연산 반도체 장치를 제공하는 것이다. 본 발명이 해결하고자 하는 다른 기술적 과제는 연산 속도가 향상된 인공 지능 연산 반도체 장치를 포함하는 저 장 장치를 제공하는 것이다. 본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과 제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2020-0063361", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 인공 지능 연산 반도체 장치는, 제어부, 및 제어부를 통해 동형 암호 연산을 수행하는 MAC(Multiply and Accumulator) 연산기를 포함하되, MAC 연산기는, 다항식 곱셈의 연산 복잡도를 단순화시키기 위한 데이터 변환 및 역변환하는 NTT(Numeric Theoretic Transform)/INTT(Inverse NTT) 회로, 암호문 간의 곱 연산을 수행하는 암호문 곱셈기, 암호문 간의 덧셈 및/또 는 뺄셈 연산을 수행하는 암호문 덧셈/뺄셈기, 암호문의 슬롯(slot)을 순환 이동(cyclic shift)시키는 회전기를 포함한다. 상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 모바일 장치는, 데이터를 저장하는 데이터 영 역을 포함하는 메모리 장치, 메모리 장치를 제어하여 데이터를 주고받는 CPU(Central Processor Unit), 및 동형 암호 연산을 수행함으로써, 인공 지능 연산을 수행하는 인공 지능 연산 반도체 장치를 포함하되, 인공 지능 연 산 반도체 장치는, 동형 곱셈 연산을 수행하여 암호문을 생성하는 NTT/INTT 회로와, 암호문 간의 곱 연산을 수 행하는 암호문 곱셈기와, 암호문 간의 덧셈 및/또는 뺄셈 연산을 수행하는 암호문 덧셈/뺄셈기와, 암호문의 슬 롯(slot)을 순환 이동(cyclic shift)시키는 회전기를 포함하는 MAC 연산기를 포함한다. 상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 저장 장치는, 데이터를 저장하는 데이터 영역 을 포함하는 비휘발성 메모리 장치, 비휘발성 메모리 장치를 제어하여 데이터를 주고받는 컨트롤러, 및 동형 암 호 연산을 수행함으로써, 인공 지능 연산을 수행하는 인공 지능 연산 반도체 장치를 포함하되, 인공 지능 연산 반도체 장치는, 동형 곱셈 연산을 수행하여 암호문을 생성하는 NTT/INTT 회로와, 암호문 간의 곱 연산을 수행하 는 암호문 곱셈기와, 암호문 간의 덧셈 및/또는 뺄셈 연산을 수행하는 암호문 덧셈/뺄셈기와, 암호문의 슬롯 (slot)을 순환 이동(cyclic shift)시키는 회전기를 포함하는 MAC 연산기를 포함한다. 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다."}
{"patent_id": "10-2020-0063361", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 1, "content": "도 1은 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 도시한 예시적인 블록도이다. 도 1을 참조하면, 몇몇 실시예에 따른 인공 지능 연산 반도체 장치는 제어부, 파라미터 메모리, 부트 스트랩핑 회로, 버스, MAC(Multiply and Accumulator) 연산기, 동형화 액티베이터를 포함한다. 제어부는 몇몇 실시예에 따른 인공 지능 연산 반도체 장치의 동작을 전반적으로 제어할 수 있다. 제어 부는 호스트(미도시)로부터 제공되는 명령어 등을 해석하고, 해석 결과에 따라 몇몇 실시예에 따른 인공 지능 연산 반도체 장치의 동작을 제어할 수 있다. 예를 들어, 제어부는 호스트로부터 프로그램 명령어 /어드레스/데이터 등을 제공받아, 몇몇 실시예에 따른 인공 지능 연산 반도체 장치의 명령어에 따른 동작을 수행할 수 있다. 파라미터 메모리는 MAC 연산기가 사용하는 데이터를 저장할 수 있다. 더 자세히는, 파라미터 메모리 는 MAC 연산기의 연산에 사용되는 데이터를 저장하고, 버스를 통해 MAC 연산기에 데이터를 전송할 수 있다. 파라미터 메모리에 저장되는 데이터는 예를 들어, 인공 지능 연산에 이용되는 가중치들 (weights)일 수 있다. 또는, 파라미터 메모리에 저장되는 데이터는 예를 들어, 인공 지능 연산에 필요한 파라미터값이나 동형 연산의 중간 값일 수 있다. 파라미터 메모리는 SRAM(Static Random Access Memory) 로 구성될 수 있으나, 이에 제한되는 것은 아니다. 부트 스트랩핑(Boot Strapping) 회로는 MAC 연산기에 의해 동형 암호화된 데이터에 키 스위칭(key- switching)이 수행된 후 생성된 에러를 제거할 수 있다. 더 자세히는 부트 스트랩핑 회로는 MAC 연산기 가 정해진 횟수 이상의 연산을 수행하면 동형 암호화된 암호문(chipertext)를 재부팅할 수 있다. 동형화 엑티베이터(Homomorphic Activator)는 MAC 연산기가 비선형 연산을 수행하는데 이용될 수 있 다. 더 자세히는, MAC 연산기에 의해 동형 암호화된 데이터를 인공 지능 연산에 이용하기 위해 비선형 연 산이 수행될 수 있다. 이때, 동형화 엑티베이터가 동형 암호화된 데이터에 대한 비선형 연산을 수행할 수 있다. 동형 암호화된 데이터에 대한 비선형 연산을 수행하기 위해, 동형화 엑티베이터에는 간소화 (approximated) 회로 모델이 배치될 수 있다. 간소화 회로 모델은 예를 들어, 동형 암호화된 데이터에 대해 테 일러 시리즈(taylor series)로 변환하는 간소화 모델일 수 있다. 또한, 동형화 엑티베이터는 ReLU, GeLU, Sigmoid, Tanh, Square 등 다양한 비선형 함수들을 지원할 수 있다. MAC 연산기는 NTT(Numeric Theoretic Transform)/INTT(Inverse NTT) 회로, 암호문 곱셈기(Cipher text Multiplier), 암호문 덧셈/뺄셈기(Cipher Adder/Subtractor), 회전기, 재선형기, 및 리스케일 회로를 포함한다. NTT/INTT 회로는 RLWE(Ring Learning With Errors) 기반의 동형 암호문의 곱셈 연산을 효율적으로 처리할 수 있다. 즉, NTT/INTT 회로는 다항식 곱셈의 연산 복잡도를 단순화시키기 위해 데이터를 변환하거나 역변 환할 수 있다. 이를 통해, 더 자세히 살펴보면, RLWE 기반의 동형 암호문은 다항식 형태로 생성될 수 있다. 이때, 다항식 형태의 RLWE 기 반의 동형 암호문에 대해 곱셈 연산을 수행할 때, 콘볼루션(convolution) 연산을 수행할 수 있다. 다항식 간의 곱은 큰 연산량을 요구할 수 있다. 예를 들어, n항의 다항식과 n항의 다항식 사이의 곱은 n2의 연산량이 필요할 수 있다. 하지만, NTT/INTT 회로는 RLWE 기반의 동형 암호문의 곱셈 연산 수행 시, RLWE 기반의 동형 암호문에 대해 NTT 변환을 수행한 후 요소별(element-wise) 곱을 수행한다. 이후, NTT/INTT 회로는 NTT 변환된 RLWE 기 반의 동형 암호문에 대한 요소별 곱이 수행된 후, INTT 변환을 수행함으로써, 낮은 연산량으로 다항식 간의 곱 을 수행할 수 있다. 예를 들어, NTT/INTT 회로를 이용함으로써, n항의 다항식과 n항의 다항식 사이의 곱에 N*logN의 연산량만이 필요할 수 있다. 암호문 곱셈기는 RLWE 기반의 동형 암호문 사이의 곱셈 연산을 수행할 수 있다. 암호문 덧셈/뺄셈기는 RLWE 기반의 동형 암호문 사이의 덧셈 및/또는 뺄셈을 수행할 수 있다. 몇몇 실시예에 따른 MAC 연산기는 이에 제한되지 않고, 암호문 사이의 XOR 동작, XNOR 동작, AND 동작 등 을 수행하는 회로를 더 포함할 수도 있다. 회전기는 동형 암호문에 대해 슬롯(slot) 순환 이동(cyclic shift)시킬 수 있다. 즉, 회전기는 암호 문의 슬롯(slot)을 순환 이동(cyclic shift)시킬 수 있다. 상기 슬롯은 동형 암호가 수행될 데이터를 패킹 (packing)함으로써 벡터(vector)화된 암호문의 일부를 의미할 수 있다. 재선형기는 NTT/INTT 회로 및/또는 암호문 곱셈기를 통해 연산량이 증가된 암호문의 디맨젼 (dimension)을 감소시킬 수 있다. 예를 들어, 재선형기는 NTT/INTT 회로 및/또는 암호문 곱셈기 를 통해 연산량이 증가된 암호문의 디맨젼을 암호문 간의 곱셈 연산 전의 디맨젼으로 회복시킬 수 있다. 리스케일 회로는 NTT/INTT 회로 및/또는 암호문 곱셈기를 통해 수행된 암호문 간의 곱셈 연산 이후, 곱셈 연산된 암호문에 대한 크기를 줄일 수 있다. 혹은 리스케일 회로는 곱셈 연산된 암호문에 대한 라운딩(rounding) 처리를 수행할 수 있다. 도 2는 몇몇 실시예에 따른 인공 지능 연산 반도체 장치의 동작을 설명하기 위한 예시적인 흐름도이다. 도 1 및 도 2를 참조하면, 먼저, MAC 연산기가 동형 암호의 대상이 되는 제1 메시지(1st message)에 대해 인코딩을 수행하여 제1 평문(1st plaintext)을 생성한다(S100). 이때, MAC 연산기는 제1 메시지(1st message)를 벡터화하여 인코딩할 수 있다. 이를 도 3을 통해 예시적으로 살펴본다. 도 3은 몇몇 실시예에 따른 인공 지능 연산 반도체 장치의 부호화 동작을 설명하기 위한 예시적인 도면이다. 도 3을 참조하면, 4 * 4 행렬로 구성된 제1 메시지(m)에 대해 인코딩이 수행될 수 있다. 이때, 제1 메시지(m)가 벡터화된 제1 벡터(v)에 대해 인코딩이 수행되어 제1 평문(c)이 생성될 수 있다. 제1 벡터(v)는 회전기가 회전시키는 대상인 슬롯이 될 수 있다. 제1 평문(c)은 복수개의 슬롯들이 패킹되어 형성될 수 있다. 다시 도 1 및 도 2를 참조하면, 제1 평문(1st plaintext)을 부호화하여 제1 암호문(1st chiphertext)을 생성한 다(S200). 이때, 제1 평문(1st plaintext)에 공개키(Public key) 및/또는 암호키(Secret key)를 이용하여 제1 암호문(1st ciphertext)를 생성할 수 있다. 이때, 암호문은 제1 암호문(1st ciphertext)을 포함한 복수의 암호문이 병렬적으로 생성될 수 있다. 이후, 복수의 암호문들 중 일부에 대해 동형 연산을 수행할 수 있다(S300). 더 자세히는, NTT/INTT 회로, 암호문 곱셈기 및/또는 암호문 덧셈/뺄셈기를 통해 복수의 암호문들 중 일부에 대해 동형 곱셈 및/또 는 덧셈/뺄셈이 수행될 수 있다. 몇몇 실시예에 따른 동형 연산은 이에 제한되지 않고, 복수의 암호문들 중 일부 사이의 XOR 동작, XNOR 동작, AND 동작 등을 수행할 수도 있다. 상술한 동형 연산 중에서, 동형 곱셈 연산의 수행에 많은 연산량이 필요할 수 있다. 즉, 연산량의 증대에 따라 인공 지능 연산 장치의 연산 속도가 감소할 수 있다. 이를 방지하기 위해, 몇몇 실시예에 따른 인공 지능 연산 반도체 장치의 동형 연산시, 회전기를 통해 회전을 수행한다. 이를 도 4를 통해 예시적으로 설명한다. 도 4는 몇몇 실시예에 따른 인공 지능 연산 반도체 장치의 연산 일부를 설명하기 위한 예시적인 도면이다. 도 4를 참조하면, 복수의 슬롯이 패킹된 제1 암호문(p1)과 복수의 슬롯이 패킹된 제2 암호문(p2) 사이의 동형 곱 연산()을 직접 수행하는 경우, 높은 연산량이 필요할 수 있다. 따라서, 연산량을 감소시키기 위해, 먼저 도 4의 우변과 같이 제1 암호문(p1)과 제2 암호문(p2) 각각에 대해 회 전기를 통해 슬롯을 원형 이동(cyclic shift)시킨 각각의 회전된 암호문을 준비한다. 예를 들어, 제1 암호 문(p1)을 회전기를 통해 원형 이동시킨 암호문은 제1_1 암호문(p1_1), 제1_2 암호문(p1_2), 및 제1_3 암호 문(p1_3)이 될 수 있다. 또한, 제2 암호문(p2)을 회전기를 통해 원형 이동시킨 암호문은 제2_1 암호문 (p2_1), 제2_2 암호문(p2_2), 및 제2_3 암호문(p2_3)이 될 수 있다. 이후, 각각의 회전된 암호문들끼리 단순 행렬 곱 연산(⊙)을 수행할 수 있다. 예를 들어, 제1_1 암호문(p1_1)과 제2_1 암호문(p2_1)을 곱하고, 제1_2 암호문(p1_2)과 제2_2 암호문(p2_2)을 곱하고, 제1_3 암호문(p1_3)과 제 2_3 암호문(p2_3)을 곱할 수 있다. 마지막으로, 각각의 회전된 암호문들끼리 단순 행렬 곱 연산(⊙)된 값에 대해 덧셈 연산(+)을 수행할 수 있다. 예를 들어, 제1_1 암호문(p1_1)과 제2_1 암호문(p2_1)을 곱한 값과, 제1_2 암호문(p1_2)과 제2_2 암호문(p2_ 2)을 곱한 값과, 제1_3 암호문(p1_3)과 제2_3 암호문(p2_3)을 곱한 값을 서로 더할 수 있다.상술한 바와 같이, 회전기를 통해 각각의 암호문을 원형 이동시킨 후, 단순 행렬 곱을 수행하여, 단순 행 렬 곱이 수행된 값들을 더함으로써 암호문 사이의 곱 연산에 사용되는 연산량이 감소될 수 있다. 다시 도 1 및 도 2를 참조하면, 동형 연산을 통해 제2 암호문(2nd ciphertext)를 획득할 수 있다(S400). 이후, 제2 암호문(2nd ciphertext)를 복호화하여 제2 평문(2nd plaintext)를 생성할 수 있다(S500). 마지막으로, 제2 평문(2nd plaintext)를 디코딩하여 제2 메시지(2nd message)를 생성할 수 있다. 도 5 및 도 6은 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 모바일 장치를 설명하기 위한 예시 적인 블록도이다. 도 5를 참조하면, 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 모바일 장치는 APU(Application Processing Unit), 메모리를 포함한다. APU는 CPU(Central Processing Unit)과 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함 한다. CPU는 APU를 제어할 수 있으며, 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 제어할 수 있 다. 예를 들어, CPU는 APU 및/또는 몇몇 실시예에 따른 인공 지능 연산 반도체 장치 제어하기 위 해 소프트웨어를 실행할 수 있고, 다양한 데이터 처리 또는 계산을 수행할 수 있다. 이를 위해, CPU는 메 모리 내의 데이터 영역으로부터 다양한 데이터를 로드할 수 있다. 또는 CPU는 메모리의 데 이터 영역으로 다양한 데이터를 기입할 수 있다. 메모리는 비휘발성 메모리로 구성될 수 있으나, 이에 제한되는 것은 아니다. 메모리의 일부 영역은 CPU와 주고받는 데이터를 저장하는 데이터 영역으로 할당될 수 있다. 동형 암호화를 수행하는 경우 평문에 비해 암호문의 크기가 상대적으로 더 커지기 때문에, 전용 영역을 할당함으로써, 동형 암호화를 좀 더 효율적으로 수행할 수 있다. 메모리의 다른 일부 영역은 몇몇 실시예에 따른 인공 지능 연산 반도체 장 치와 데이터를 주고받는 전용 영역으로 할당될 수 있다. 메모리를 데이터 영역과 전용 영역으로 나누어 배치함으로써, 서로 다른 암호화를 병렬적으로 처리할 수도 있다. 예를 들어, RSA 암호화와 동형 암호화를 병렬적으로 처리할 수 있다. 전용 영역은 예를 들어, 인공 지능 연산에 필요한 가중치들을 저장하는 영역과 공개키를 저장하는 영 역을 포함할 수 있다. 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 모바일 장치의 구성은 이에 제한되지 않는 다. 예를 들어, 도 6을 참조하면, 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 모바일 장치(2 2)는 도 5의 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 모바일 장치와는 달리, 몇몇 실시예에 따른 인공 지능 연산 반도체 장치가 APU의 외부에 배치될 수 있다. 즉, 인공 지능 연산 반도체 장치는 APU와 함께 혹은 독립적으로 동작이 가능할 수 있다. 도 7 내지 도 10은 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 저장 장치를 설명하기 위한 예 시적인 블록도이다. 참고적으로, 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 저장 장치는 스마트 카드, SD(secure digital) 카드, 멀티미디어 카드(multimedia card(MMC)), 임베디드 MMC(embedded MMC (eMMC)), 임베디드 멀티- 칩 패키지 (embedded multi-chip package(eMCP)), PPN(perfect page NAND), 유니버셜 플래시 스토리지 (universal flash storage(UFS)), USB 플래시 드라이브, 솔리드 스테이트 드라이브(solid state drive(SSD)), 또는 임베디드 SSD(embedded SSD(eSSD))로 구현될 수 있으나, 이에 한정되는 것은 아니다. 도 7을 참조하면, 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 저장 장치는 컨트롤러 와 비휘발성 메모리 장치를 포함한다. 컨트롤러는 호스트로부터 제공되는 명령어 등을 해석하고, 해석 결과에 따라 몇몇 실시예에 따른 인 공 지능 연산 반도체 장치를 포함하는 저장 장치의 동작을 제어할 수 있다. 예를 들어, 호스트로 부터 프로그램 명령어/어드레스/데이터 등을 제공받아, 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 저장 장치의 상기 어드레스에 상기 데이터를 저장할 수 있다. 또한, 호스트로부터 리드 명령어/어드레스 등을 제공받아, 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 저장 장치의 상기 어드레스에 저장되어 있는 데이터를 비휘발성 메모리 장치로부터 리드하여 출력할 수 있다. 컨트롤러는 CPU, DRAM, 및 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함한다. CPU는 호스트로부터 수신받은 명령어 등을 해석하여 몇몇 실시예에 따른 인공 지능 연산 반도체 장치 의 동작을 제어할 수 있다. 몇몇 실시예에 따른 인공 지능 연산 반도체 장치는 CPU의 제어를 통해, 동형 암호화 동작을 수행할 수 있다. 이때, 몇몇 실시예에 따른 인공 지능 연산 반도체 장치가 이용하는 데이터가 DRAM에 저장될 수 있다. 더 자세히는, DRAM은 몇몇 실시예에 따른 인공 지능 연산 반도체 장치의 동형 암호 연산에 사용 되는 데이터를 저장하고, 저장된 데이터를 다시 몇몇 실시예에 따른 인공 지능 연산 반도체 장치로 전송할 수 있다. 비휘발성 메모리 장치의 일부는 데이터 영역으로 할당될 수 있다. 비휘발성 메모리 장치의 다른 일부는 전용 영역으로 할당될 수 있다. 데이터 영역과 전용 영역은 서로 다른 형태로 구성될 수도 있다. 예를 들어, 데이터 영역은 MLC(Multi Level Cell)로 구성되고, 전용 영역은 SLC(Single Level Cell)로 구성될 수 있다. 하지만, 이 에 제한되지 않고, 데이터 영역이 TLC(Tripple Level Cell)로 구성되고, 전용 영역은 MLC(Multi Level Cell)로 구성될 수 있다. 또는, 이에 제한되지 않고, 데이터 영역이 TLC(Tripple Level Cell)로 구 성되고, 전용 영역은 SLC(Single Level Cell)로 구성될 수 있다. 데이터 영역은 몇몇 실시예에 따른 인공 지능 연산 반도체 장치의 연산에 이용되지 않는 데이터를 저 장할 수 있다. 전용 영역은 DRAM의 일부 데이터를 저장할 수 있다. 상기 일부 데이터는 예를 들어, 인공 지능 연산 에 이용되는 가중치들이 될 수 있다. 도 8을 참조하면, 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 저장 장치는 도 7의 몇 몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 저장 장치와는 달리, 몇몇 실시예에 따른 인 공 지능 연산 반도체 장치가 컨트롤러 외부에 배치될 수 있다. 도 9를 참조하면, 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 저장 장치는 도 7의 몇 몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 저장 장치와는 달리, 전용 영역이 컨트롤러 내에 배치될 수 있다. 도 10을 참조하면, 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 저장 장치는 도 9의 몇 몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 저장 장치와는 달리, 전용 영역이 DRAM내에 배치될 수 있다. 이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이"}
{"patent_id": "10-2020-0063361", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이 해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으 로 이해해야만 한다."}
{"patent_id": "10-2020-0063361", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 도시한 예시적인 블록도이다. 도 2는 몇몇 실시예에 따른 인공 지능 연산 반도체 장치의 동작을 설명하기 위한 예시적인 흐름도이다. 도 3은 몇몇 실시예에 따른 인공 지능 연산 반도체 장치의 부호화 동작을 설명하기 위한 예시적인 도면이다. 도 4는 몇몇 실시예에 따른 인공 지능 연산 반도체 장치의 연산 일부를 설명하기 위한 예시적인 도면이다. 도 5 및 도 6은 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 모바일 장치를 설명하기 위한 예시 적인 블록도이다. 도 7 내지 도 10은 몇몇 실시예에 따른 인공 지능 연산 반도체 장치를 포함하는 저장 장치를 설명하기 위한 예 시적인 블록도이다."}
