Fitter report for RAM2E
Fri Oct 18 15:17:20 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. All Package Pins
 10. I/O Standard
 11. Dedicated Inputs I/O
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Other Routing Usage Summary
 18. LAB External Interconnect
 19. LAB Macrocells
 20. Logic Cell Interconnection
 21. Fitter Device Options
 22. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Successful - Fri Oct 18 15:17:20 2019           ;
; Quartus II 32-bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; RAM2E                                           ;
; Top-level Entity Name     ; RAM2E                                           ;
; Family                    ; MAX7000S                                        ;
; Device                    ; EPM7128SLC84-15                                 ;
; Timing Models             ; Final                                           ;
; Total macrocells          ; 47 / 128 ( 37 % )                               ;
; Total pins                ; 68 / 68 ( 100 % )                               ;
+---------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                    ;
+----------------------------------------------------------------------------+-----------------------+---------------+
; Option                                                                     ; Setting               ; Default Value ;
+----------------------------------------------------------------------------+-----------------------+---------------+
; Device                                                                     ; EPM7128SLC84-15       ;               ;
; Optimize Timing for ECOs                                                   ; On                    ; Off           ;
; Regenerate full fit report during ECO compiles                             ; On                    ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; Pack All IO Registers ; Normal        ;
; Slow Slew Rate                                                             ; On                    ; Off           ;
; Fitter Effort                                                              ; Standard Fit          ; Auto Fit      ;
; Use smart compilation                                                      ; Off                   ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                    ; On            ;
; Enable compact report table                                                ; Off                   ; Off           ;
; Optimize Multi-Corner Timing                                               ; Off                   ; Off           ;
; Fitter Initial Placement Seed                                              ; 1                     ; 1             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                   ; Off           ;
+----------------------------------------------------------------------------+-----------------------+---------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /Repos/RAM2E/cpld/output_files/RAM2E.pin.


+--------------------------------------------------+
; Fitter Resource Usage Summary                    ;
+------------------------------+-------------------+
; Resource                     ; Usage             ;
+------------------------------+-------------------+
; Logic cells                  ; 47 / 128 ( 37 % ) ;
; Registers                    ; 32 / 128 ( 25 % ) ;
; Number of pterms used        ; 91                ;
; I/O pins                     ; 68 / 68 ( 100 % ) ;
;     -- Clock pins            ; 2 / 2 ( 100 % )   ;
;     -- Dedicated input pins  ; 2 / 2 ( 100 % )   ;
;                              ;                   ;
; Global signals               ; 1                 ;
; Shareable expanders          ; 0 / 128 ( 0 % )   ;
; Parallel expanders           ; 0 / 120 ( 0 % )   ;
; Cells using turbo bit        ; 0 / 128 ( 0 % )   ;
; Maximum fan-out              ; 32                ;
; Highest non-global fan-out   ; 32                ;
; Total fan-out                ; 342               ;
; Average fan-out              ; 2.97              ;
+------------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                       ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name       ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; AN3        ; 4     ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C14M       ; 83    ; --       ; --  ; 32                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
; C14M_2     ; 84    ; --       ; --  ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C3M58      ; 10    ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C7M        ; 9     ; --       ; 1   ; 32                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; DelayIn[0] ; 11    ; --       ; 1   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; DelayIn[1] ; 15    ; --       ; 2   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; DelayIn[2] ; 17    ; --       ; 2   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; DelayIn[3] ; 20    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; MA[0]      ; 45    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; MA[1]      ; 46    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; MA[2]      ; 48    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; MA[3]      ; 49    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; MA[4]      ; 50    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; MA[5]      ; 51    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; MA[6]      ; 52    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; MA[7]      ; 44    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; PHI0       ; 75    ; --       ; 8   ; 32                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; PHI1       ; 79    ; --       ; 8   ; 8                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Q3         ; 2     ; --       ; --  ; 32                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Q3_2       ; 1     ; --       ; --  ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nC07X      ; 6     ; --       ; 1   ; 5                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nCASEN     ; 77    ; --       ; 8   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nEN80      ; 76    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nPCAS      ; 81    ; --       ; 8   ; 32                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nPRAS      ; 8     ; --       ; 1   ; 32                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nWE        ; 5     ; --       ; 1   ; 7                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nWE80      ; 80    ; --       ; 8   ; 3                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                     ;
+-------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; DelayOut[0] ; 12    ; --       ; 1   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; DelayOut[1] ; 16    ; --       ; 2   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; DelayOut[2] ; 18    ; --       ; 2   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; DelayOut[3] ; 21    ; --       ; 2   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[10]      ; 24    ; --       ; 3   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[11]      ; 25    ; --       ; 3   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[8]       ; 41    ; --       ; 4   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[9]       ; 40    ; --       ; 4   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; XX73SEL     ; 22    ; --       ; 2   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; nCAS        ; 27    ; --       ; 3   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; nRAS        ; 39    ; --       ; 4   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; nRWE        ; 37    ; --       ; 4   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+-------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                       ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Slow Slew Rate ; Open Drain ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+
; MD[0] ; 57    ; --       ; 6   ; 2                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; MDOE~1               ; -                   ;
; MD[1] ; 61    ; --       ; 6   ; 2                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; MDOE~1               ; -                   ;
; MD[2] ; 68    ; --       ; 7   ; 2                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; MDOE~1               ; -                   ;
; MD[3] ; 73    ; --       ; 8   ; 2                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; MDOE~1               ; -                   ;
; MD[4] ; 69    ; --       ; 7   ; 2                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; MDOE~1               ; -                   ;
; MD[5] ; 65    ; --       ; 7   ; 1                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; MDOE~1               ; -                   ;
; MD[6] ; 58    ; --       ; 6   ; 1                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; MDOE~1               ; -                   ;
; MD[7] ; 55    ; --       ; 6   ; 1                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; MDOE~1               ; -                   ;
; RD[0] ; 33    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; RDOE~0               ; -                   ;
; RD[1] ; 34    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; RDOE~0               ; -                   ;
; RD[2] ; 35    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; RDOE~0               ; -                   ;
; RD[3] ; 36    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; RDOE~0               ; -                   ;
; RD[4] ; 28    ; --       ; 3   ; 2                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; RDOE~0               ; -                   ;
; RD[5] ; 29    ; --       ; 3   ; 2                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; RDOE~0               ; -                   ;
; RD[6] ; 30    ; --       ; 3   ; 2                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; RDOE~0               ; -                   ;
; RD[7] ; 31    ; --       ; 3   ; 2                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; RDOE~0               ; -                   ;
; VD[0] ; 56    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; PHI1 (inverted)      ; -                   ;
; VD[1] ; 63    ; --       ; 7   ; 0                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; PHI1 (inverted)      ; -                   ;
; VD[2] ; 67    ; --       ; 7   ; 0                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; PHI1 (inverted)      ; -                   ;
; VD[3] ; 74    ; --       ; 8   ; 0                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; PHI1 (inverted)      ; -                   ;
; VD[4] ; 70    ; --       ; 7   ; 0                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; PHI1 (inverted)      ; -                   ;
; VD[5] ; 64    ; --       ; 7   ; 0                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; PHI1 (inverted)      ; -                   ;
; VD[6] ; 60    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; PHI1 (inverted)      ; -                   ;
; VD[7] ; 54    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; yes            ; no         ; TTL          ; User                 ; 10 pF ; PHI1 (inverted)      ; -                   ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; Q3_2           ; input  ; TTL          ;         ; Y               ;
; 2        ; 1          ; --       ; Q3             ; input  ; TTL          ;         ; Y               ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; AN3            ; input  ; TTL          ;         ; Y               ;
; 5        ; 4          ; --       ; nWE            ; input  ; TTL          ;         ; Y               ;
; 6        ; 5          ; --       ; nC07X          ; input  ; TTL          ;         ; Y               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; nPRAS          ; input  ; TTL          ;         ; Y               ;
; 9        ; 8          ; --       ; C7M            ; input  ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; C3M58          ; input  ; TTL          ;         ; Y               ;
; 11       ; 10         ; --       ; DelayIn[0]     ; input  ; TTL          ;         ; Y               ;
; 12       ; 11         ; --       ; DelayOut[0]    ; output ; TTL          ;         ; Y               ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; DelayIn[1]     ; input  ; TTL          ;         ; Y               ;
; 16       ; 15         ; --       ; DelayOut[1]    ; output ; TTL          ;         ; Y               ;
; 17       ; 16         ; --       ; DelayIn[2]     ; input  ; TTL          ;         ; Y               ;
; 18       ; 17         ; --       ; DelayOut[2]    ; output ; TTL          ;         ; Y               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; DelayIn[3]     ; input  ; TTL          ;         ; Y               ;
; 21       ; 20         ; --       ; DelayOut[3]    ; output ; TTL          ;         ; Y               ;
; 22       ; 21         ; --       ; XX73SEL        ; output ; TTL          ;         ; Y               ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; RA[10]         ; output ; TTL          ;         ; Y               ;
; 25       ; 24         ; --       ; RA[11]         ; output ; TTL          ;         ; Y               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; nCAS           ; output ; TTL          ;         ; Y               ;
; 28       ; 27         ; --       ; RD[4]          ; bidir  ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; RD[5]          ; bidir  ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; RD[6]          ; bidir  ; TTL          ;         ; Y               ;
; 31       ; 30         ; --       ; RD[7]          ; bidir  ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; RD[0]          ; bidir  ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; RD[1]          ; bidir  ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; RD[2]          ; bidir  ; TTL          ;         ; Y               ;
; 36       ; 35         ; --       ; RD[3]          ; bidir  ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; nRWE           ; output ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; nRAS           ; output ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; RA[9]          ; output ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; RA[8]          ; output ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; MA[7]          ; input  ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; MA[0]          ; input  ; TTL          ;         ; Y               ;
; 46       ; 45         ; --       ; MA[1]          ; input  ; TTL          ;         ; Y               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; MA[2]          ; input  ; TTL          ;         ; Y               ;
; 49       ; 48         ; --       ; MA[3]          ; input  ; TTL          ;         ; Y               ;
; 50       ; 49         ; --       ; MA[4]          ; input  ; TTL          ;         ; Y               ;
; 51       ; 50         ; --       ; MA[5]          ; input  ; TTL          ;         ; Y               ;
; 52       ; 51         ; --       ; MA[6]          ; input  ; TTL          ;         ; Y               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; VD[7]          ; bidir  ; TTL          ;         ; Y               ;
; 55       ; 54         ; --       ; MD[7]          ; bidir  ; TTL          ;         ; Y               ;
; 56       ; 55         ; --       ; VD[0]          ; bidir  ; TTL          ;         ; Y               ;
; 57       ; 56         ; --       ; MD[0]          ; bidir  ; TTL          ;         ; Y               ;
; 58       ; 57         ; --       ; MD[6]          ; bidir  ; TTL          ;         ; Y               ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; VD[6]          ; bidir  ; TTL          ;         ; Y               ;
; 61       ; 60         ; --       ; MD[1]          ; bidir  ; TTL          ;         ; Y               ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; VD[1]          ; bidir  ; TTL          ;         ; Y               ;
; 64       ; 63         ; --       ; VD[5]          ; bidir  ; TTL          ;         ; Y               ;
; 65       ; 64         ; --       ; MD[5]          ; bidir  ; TTL          ;         ; Y               ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; VD[2]          ; bidir  ; TTL          ;         ; Y               ;
; 68       ; 67         ; --       ; MD[2]          ; bidir  ; TTL          ;         ; Y               ;
; 69       ; 68         ; --       ; MD[4]          ; bidir  ; TTL          ;         ; Y               ;
; 70       ; 69         ; --       ; VD[4]          ; bidir  ; TTL          ;         ; Y               ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; MD[3]          ; bidir  ; TTL          ;         ; Y               ;
; 74       ; 73         ; --       ; VD[3]          ; bidir  ; TTL          ;         ; Y               ;
; 75       ; 74         ; --       ; PHI0           ; input  ; TTL          ;         ; Y               ;
; 76       ; 75         ; --       ; nEN80          ; input  ; TTL          ;         ; Y               ;
; 77       ; 76         ; --       ; nCASEN         ; input  ; TTL          ;         ; Y               ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; PHI1           ; input  ; TTL          ;         ; Y               ;
; 80       ; 79         ; --       ; nWE80          ; input  ; TTL          ;         ; Y               ;
; 81       ; 80         ; --       ; nPCAS          ; input  ; TTL          ;         ; Y               ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; C14M           ; input  ; TTL          ;         ; Y               ;
; 84       ; 83         ; --       ; C14M_2         ; input  ; TTL          ;         ; Y               ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 4                    ; 0                 ; 0                 ; 4     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+----------------------------------------------------------------------+
; Dedicated Inputs I/O                                                 ;
+--------+-------+-------+-------+--------------+------------+---------+
; Name   ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+--------+-------+-------+-------+--------------+------------+---------+
; C14M   ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; C14M_2 ; 84    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; Q3     ; 2     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; Q3_2   ; 1     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+--------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                        ;
+----------------------------+------------+------+------------------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name          ; Library Name ;
+----------------------------+------------+------+------------------------------+--------------+
; |RAM2E                     ; 47         ; 68   ; |RAM2E                       ; work         ;
;    |lpm_counter:Ref_rtl_0| ; 4          ; 0    ; |RAM2E|lpm_counter:Ref_rtl_0 ; work         ;
+----------------------------+------------+------+------------------------------+--------------+


+-----------------------------------------------------------------------------------------------------+
; Control Signals                                                                                     ;
+--------------+----------+---------+--------------+--------+----------------------+------------------+
; Name         ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+--------------+----------+---------+--------------+--------+----------------------+------------------+
; C14M         ; PIN_83   ; 32      ; Clock        ; yes    ; On                   ; --               ;
; C7M          ; PIN_9    ; 32      ; Clock enable ; no     ; --                   ; --               ;
; PHI0         ; PIN_75   ; 32      ; Clock enable ; no     ; --                   ; --               ;
; Q3           ; PIN_2    ; 32      ; Clock enable ; no     ; --                   ; --               ;
; XX73SEL~reg0 ; LC17     ; 6       ; Clock enable ; no     ; --                   ; --               ;
; nC07X        ; PIN_6    ; 5       ; Clock enable ; no     ; --                   ; --               ;
; nPCAS        ; PIN_81   ; 32      ; Clock enable ; no     ; --                   ; --               ;
; nPRAS        ; PIN_8    ; 32      ; Clock enable ; no     ; --                   ; --               ;
; nWE          ; PIN_5    ; 7       ; Clock enable ; no     ; --                   ; --               ;
+--------------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; C14M ; PIN_83   ; 32      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+-----------------------------------------+
; Non-Global High Fan-Out Signals         ;
+-------------------------------+---------+
; Name                          ; Fan-Out ;
+-------------------------------+---------+
; nPCAS                         ; 32      ;
; nPRAS                         ; 32      ;
; PHI0                          ; 32      ;
; Q3                            ; 32      ;
; C7M                           ; 32      ;
; PHI1                          ; 8       ;
; RDOE~0                        ; 8       ;
; MDOE~1                        ; 8       ;
; nWE                           ; 7       ;
; lpm_counter:Ref_rtl_0|dffs[3] ; 6       ;
; lpm_counter:Ref_rtl_0|dffs[2] ; 6       ;
; lpm_counter:Ref_rtl_0|dffs[0] ; 6       ;
; XX73SEL~reg0                  ; 6       ;
; nC07X                         ; 5       ;
; lpm_counter:Ref_rtl_0|dffs[1] ; 5       ;
; nWE80                         ; 3       ;
; RD[7]~7                       ; 2       ;
; RD[6]~6                       ; 2       ;
; RD[5]~5                       ; 2       ;
; RD[4]~4                       ; 2       ;
; RD[3]~3                       ; 2       ;
; RD[2]~2                       ; 2       ;
; RD[1]~1                       ; 2       ;
; RD[0]~0                       ; 2       ;
; MD[4]~4                       ; 2       ;
; MD[3]~3                       ; 2       ;
; MD[2]~2                       ; 2       ;
; MD[1]~1                       ; 2       ;
; MD[0]~0                       ; 2       ;
; DelayIn[0]                    ; 2       ;
; MD[7]~7                       ; 1       ;
; MD[6]~6                       ; 1       ;
; MD[5]~5                       ; 1       ;
; DelayIn[2]                    ; 1       ;
; DelayIn[1]                    ; 1       ;
; MA[7]                         ; 1       ;
; MA[6]                         ; 1       ;
; MA[5]                         ; 1       ;
; MA[4]                         ; 1       ;
; MA[3]                         ; 1       ;
; MA[2]                         ; 1       ;
; MA[1]                         ; 1       ;
; MA[0]                         ; 1       ;
; nEN80                         ; 1       ;
; ~GND~1                        ; 1       ;
; ~GND~0                        ; 1       ;
; nCAS~reg0                     ; 1       ;
; nRAS~reg0                     ; 1       ;
; RA[8]~reg0                    ; 1       ;
; RA[9]~reg0                    ; 1       ;
; VDR[5]                        ; 1       ;
; VDR[6]                        ; 1       ;
; VDR[7]                        ; 1       ;
; RA[10]~reg0                   ; 1       ;
; BA[4]                         ; 1       ;
; BA[3]                         ; 1       ;
; BA[0]                         ; 1       ;
; BA[1]                         ; 1       ;
; BA[2]                         ; 1       ;
; nRWE~reg0                     ; 1       ;
; MDR[0]                        ; 1       ;
; MDR[1]                        ; 1       ;
; MDR[2]                        ; 1       ;
; MDR[3]                        ; 1       ;
; MDR[4]                        ; 1       ;
; VDR[0]                        ; 1       ;
; VDR[1]                        ; 1       ;
; VDR[2]                        ; 1       ;
; VDR[3]                        ; 1       ;
; VDR[4]                        ; 1       ;
; MDR[5]                        ; 1       ;
; MDR[6]                        ; 1       ;
; MDR[7]                        ; 1       ;
; DelayIn[2]~4                  ; 1       ;
; DelayIn[1]~2                  ; 1       ;
; nEN80~1                       ; 1       ;
; MD[7]~38                      ; 1       ;
; MD[6]~36                      ; 1       ;
; MD[5]~34                      ; 1       ;
; MD[4]~32                      ; 1       ;
; MD[3]~30                      ; 1       ;
; MD[2]~28                      ; 1       ;
; MD[1]~26                      ; 1       ;
; MD[0]~24                      ; 1       ;
+-------------------------------+---------+


+-------------------------------------------------+
; Other Routing Usage Summary                     ;
+-----------------------------+-------------------+
; Other Routing Resource Type ; Usage             ;
+-----------------------------+-------------------+
; Output enables              ; 3 / 6 ( 50 % )    ;
; PIA buffers                 ; 72 / 288 ( 25 % ) ;
; PIAs                        ; 82 / 288 ( 28 % ) ;
+-----------------------------+-------------------+


+-----------------------------------------------------------------------------+
; LAB External Interconnect                                                   ;
+-----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 10.25) ; Number of LABs  (Total = 7) ;
+-----------------------------------------------+-----------------------------+
; 0 - 1                                         ; 1                           ;
; 2 - 3                                         ; 1                           ;
; 4 - 5                                         ; 0                           ;
; 6 - 7                                         ; 1                           ;
; 8 - 9                                         ; 2                           ;
; 10 - 11                                       ; 0                           ;
; 12 - 13                                       ; 0                           ;
; 14 - 15                                       ; 0                           ;
; 16 - 17                                       ; 1                           ;
; 18 - 19                                       ; 1                           ;
; 20 - 21                                       ; 0                           ;
; 22 - 23                                       ; 1                           ;
+-----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 5.88) ; Number of LABs  (Total = 7) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 1                           ;
; 1                                      ; 0                           ;
; 2                                      ; 1                           ;
; 3                                      ; 1                           ;
; 4                                      ; 1                           ;
; 5                                      ; 0                           ;
; 6                                      ; 0                           ;
; 7                                      ; 2                           ;
; 8                                      ; 1                           ;
; 9                                      ; 0                           ;
; 10                                     ; 0                           ;
; 11                                     ; 0                           ;
; 12                                     ; 0                           ;
; 13                                     ; 0                           ;
; 14                                     ; 0                           ;
; 15                                     ; 0                           ;
; 16                                     ; 1                           ;
+----------------------------------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                                 ;
+-----+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                                                                                ; Output                                                                                                                                           ;
+-----+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
;  A  ; LC11       ; nWE, DelayIn[0]                                                                                                                                                      ; MD[0], MD[1], MD[2], MD[3], MD[4], MD[5], MD[6], MD[7]                                                                                           ;
;  A  ; LC5        ; nWE, DelayIn[0]                                                                                                                                                      ; RD[0], RD[1], RD[2], RD[3], RD[4], RD[5], RD[6], RD[7]                                                                                           ;
;  A  ; LC3        ;                                                                                                                                                                      ; DelayOut[0]                                                                                                                                      ;
;  B  ; LC24       ; DelayIn[1]                                                                                                                                                           ; DelayOut[2]                                                                                                                                      ;
;  B  ; LC19       ; DelayIn[2]                                                                                                                                                           ; DelayOut[3]                                                                                                                                      ;
;  B  ; LC27       ; nEN80                                                                                                                                                                ; DelayOut[1]                                                                                                                                      ;
;  B  ; LC17       ; C14M, MA[0], MA[1], MA[2], MA[3], MA[4], MA[5], MA[6], MA[7], PHI0, Q3, nPCAS, C7M, nPRAS                                                                            ; XX73SEL, BA[2], BA[1], BA[0], BA[3], BA[4]                                                                                                       ;
;  C  ; LC41       ; C14M, lpm_counter:Ref_rtl_0|dffs[3], lpm_counter:Ref_rtl_0|dffs[2], lpm_counter:Ref_rtl_0|dffs[1], lpm_counter:Ref_rtl_0|dffs[0], PHI0, Q3, nPCAS, C7M, nPRAS        ; lpm_counter:Ref_rtl_0|dffs[0], lpm_counter:Ref_rtl_0|dffs[1], lpm_counter:Ref_rtl_0|dffs[2], lpm_counter:Ref_rtl_0|dffs[3], nRAS~reg0, nCAS~reg0 ;
;  C  ; LC36       ; C14M, lpm_counter:Ref_rtl_0|dffs[3], lpm_counter:Ref_rtl_0|dffs[0], lpm_counter:Ref_rtl_0|dffs[2], lpm_counter:Ref_rtl_0|dffs[1], PHI0, Q3, nPCAS, C7M, nPRAS        ; lpm_counter:Ref_rtl_0|dffs[1], lpm_counter:Ref_rtl_0|dffs[2], lpm_counter:Ref_rtl_0|dffs[3], nRAS~reg0, nCAS~reg0                                ;
;  C  ; LC39       ; C14M, MD[2], XX73SEL~reg0, Q3, PHI0, nWE, nC07X, nPCAS, C7M, nPRAS                                                                                                   ; RA[8]~reg0                                                                                                                                       ;
;  C  ; LC40       ; MD[4]                                                                                                                                                                ; RD[4]                                                                                                                                            ;
;  C  ; LC38       ; MD[5]                                                                                                                                                                ; RD[5]                                                                                                                                            ;
;  C  ; LC37       ; MD[6]                                                                                                                                                                ; RD[6]                                                                                                                                            ;
;  C  ; LC35       ; MD[7]                                                                                                                                                                ; RD[7]                                                                                                                                            ;
;  C  ; LC48       ; C14M, MD[1], XX73SEL~reg0, Q3, PHI0, nWE, nC07X, nPCAS, C7M, nPRAS                                                                                                   ; RA[9]~reg0                                                                                                                                       ;
;  C  ; LC47       ; C14M, MD[0], XX73SEL~reg0, Q3, PHI0, nWE, nC07X, nPCAS, C7M, nPRAS                                                                                                   ; RA[8]~reg0                                                                                                                                       ;
;  C  ; LC44       ; C14M, MD[3], XX73SEL~reg0, Q3, PHI0, nWE, nC07X, nPCAS, C7M, nPRAS                                                                                                   ; RA[9]~reg0                                                                                                                                       ;
;  C  ; LC42       ; C14M, MD[4], XX73SEL~reg0, Q3, PHI0, nWE, nC07X, nPCAS, C7M, nPRAS                                                                                                   ; RA[10]~reg0                                                                                                                                      ;
;  C  ; LC33       ; C14M, lpm_counter:Ref_rtl_0|dffs[3], lpm_counter:Ref_rtl_0|dffs[2], lpm_counter:Ref_rtl_0|dffs[0], PHI0, Q3, nPCAS, C7M, nPRAS                                       ; lpm_counter:Ref_rtl_0|dffs[0], lpm_counter:Ref_rtl_0|dffs[1], lpm_counter:Ref_rtl_0|dffs[2], lpm_counter:Ref_rtl_0|dffs[3], nRAS~reg0, nCAS~reg0 ;
;  C  ; LC46       ; C14M, BA[4], Q3, PHI0, nPRAS, C7M, nPCAS                                                                                                                             ; RA[10]                                                                                                                                           ;
;  C  ; LC34       ; C14M, lpm_counter:Ref_rtl_0|dffs[1], lpm_counter:Ref_rtl_0|dffs[0], lpm_counter:Ref_rtl_0|dffs[2], lpm_counter:Ref_rtl_0|dffs[3], PHI0, Q3, nPCAS, C7M, nPRAS        ; lpm_counter:Ref_rtl_0|dffs[0], lpm_counter:Ref_rtl_0|dffs[1], lpm_counter:Ref_rtl_0|dffs[2], lpm_counter:Ref_rtl_0|dffs[3], nRAS~reg0, nCAS~reg0 ;
;  C  ; LC43       ; C14M, nWE80, C7M, PHI0, nPRAS, Q3, nPCAS, lpm_counter:Ref_rtl_0|dffs[3], lpm_counter:Ref_rtl_0|dffs[2], lpm_counter:Ref_rtl_0|dffs[1], lpm_counter:Ref_rtl_0|dffs[0] ; nCAS                                                                                                                                             ;
;  C  ; LC45       ;                                                                                                                                                                      ; RA[11]                                                                                                                                           ;
;  D  ; LC64       ; MD[0]                                                                                                                                                                ; RD[0]                                                                                                                                            ;
;  D  ; LC61       ; MD[1]                                                                                                                                                                ; RD[1]                                                                                                                                            ;
;  D  ; LC59       ; MD[2]                                                                                                                                                                ; RD[2]                                                                                                                                            ;
;  D  ; LC57       ; MD[3]                                                                                                                                                                ; RD[3]                                                                                                                                            ;
;  D  ; LC56       ; C14M, C7M, nPCAS, nWE80, Q3, PHI0, nPRAS                                                                                                                             ; nRWE                                                                                                                                             ;
;  D  ; LC51       ; C14M, BA[1], Q3, PHI0, nPRAS, nPCAS, BA[3], C7M                                                                                                                      ; RA[9]                                                                                                                                            ;
;  D  ; LC49       ; C14M, BA[0], Q3, PHI0, nPRAS, nPCAS, BA[2], C7M                                                                                                                      ; RA[8]                                                                                                                                            ;
;  D  ; LC53       ; C14M, Q3, nPCAS, nPRAS, C7M, PHI0, lpm_counter:Ref_rtl_0|dffs[3], lpm_counter:Ref_rtl_0|dffs[2], lpm_counter:Ref_rtl_0|dffs[1], lpm_counter:Ref_rtl_0|dffs[0], nWE80 ; nRAS                                                                                                                                             ;
;  F  ; LC85       ; C14M, RD[7], Q3, PHI0, nPRAS, C7M, nPCAS                                                                                                                             ; MD[7]                                                                                                                                            ;
;  F  ; LC91       ; C14M, RD[6], Q3, PHI0, nPRAS, C7M, nPCAS                                                                                                                             ; MD[6]                                                                                                                                            ;
;  F  ; LC86       ; C14M, RD[0], Q3, PHI0, nPCAS, C7M, nPRAS                                                                                                                             ; VD[0]                                                                                                                                            ;
;  F  ; LC93       ; C14M, RD[6], Q3, PHI0, nPCAS, C7M, nPRAS                                                                                                                             ; VD[6]                                                                                                                                            ;
;  F  ; LC94       ; C14M, RD[1], Q3, PHI0, nPRAS, C7M, nPCAS                                                                                                                             ; MD[1]                                                                                                                                            ;
;  F  ; LC88       ; C14M, RD[0], Q3, PHI0, nPRAS, C7M, nPCAS                                                                                                                             ; MD[0]                                                                                                                                            ;
;  F  ; LC83       ; C14M, RD[7], Q3, PHI0, nPCAS, C7M, nPRAS                                                                                                                             ; VD[7]                                                                                                                                            ;
;  G  ; LC101      ; C14M, RD[5], Q3, PHI0, nPRAS, C7M, nPCAS                                                                                                                             ; MD[5]                                                                                                                                            ;
;  G  ; LC104      ; C14M, RD[2], Q3, PHI0, nPCAS, C7M, nPRAS                                                                                                                             ; VD[2]                                                                                                                                            ;
;  G  ; LC97       ; C14M, RD[1], Q3, PHI0, nPCAS, C7M, nPRAS                                                                                                                             ; VD[1]                                                                                                                                            ;
;  G  ; LC105      ; C14M, RD[2], Q3, PHI0, nPRAS, C7M, nPCAS                                                                                                                             ; MD[2]                                                                                                                                            ;
;  G  ; LC99       ; C14M, RD[5], Q3, PHI0, nPCAS, C7M, nPRAS                                                                                                                             ; VD[5]                                                                                                                                            ;
;  G  ; LC109      ; C14M, RD[4], Q3, PHI0, nPCAS, C7M, nPRAS                                                                                                                             ; VD[4]                                                                                                                                            ;
;  G  ; LC107      ; C14M, RD[4], Q3, PHI0, nPRAS, C7M, nPCAS                                                                                                                             ; MD[4]                                                                                                                                            ;
;  H  ; LC117      ; C14M, RD[3], Q3, PHI0, nPCAS, C7M, nPRAS                                                                                                                             ; VD[3]                                                                                                                                            ;
;  H  ; LC115      ; C14M, RD[3], Q3, PHI0, nPRAS, C7M, nPCAS                                                                                                                             ; MD[3]                                                                                                                                            ;
+-----+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EPM7128SLC84-15 for design "RAM2E"
Info: Quartus II 32-bit Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 290 megabytes
    Info: Processing ended: Fri Oct 18 15:17:20 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


