Fitter report for DE2_115_AR
Sat Jun 17 21:47:56 2023
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Jun 17 21:47:56 2023       ;
; Quartus II 64-Bit Version          ; 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name                      ; DE2_115_AR                                  ;
; Top-level Entity Name              ; DE2_115_CAMERA                              ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 23,452 / 114,480 ( 20 % )                   ;
;     Total combinational functions  ; 21,849 / 114,480 ( 19 % )                   ;
;     Dedicated logic registers      ; 8,129 / 114,480 ( 7 % )                     ;
; Total registers                    ; 8129                                        ;
; Total pins                         ; 260 / 529 ( 49 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 513,299 / 3,981,312 ( 13 % )                ;
; Embedded Multiplier 9-bit elements ; 72 / 532 ( 14 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 3.20        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  44.5%      ;
;     Processors 3-6         ;  43.9%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; LEDG[0]       ; Missing drive strength and slew rate ;
; LEDG[1]       ; Missing drive strength and slew rate ;
; LEDG[2]       ; Missing drive strength and slew rate ;
; LEDG[3]       ; Missing drive strength and slew rate ;
; LEDG[4]       ; Missing drive strength and slew rate ;
; LEDG[5]       ; Missing drive strength and slew rate ;
; LEDG[6]       ; Missing drive strength and slew rate ;
; LEDG[7]       ; Missing drive strength and slew rate ;
; LEDG[8]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; LEDR[10]      ; Missing drive strength and slew rate ;
; LEDR[11]      ; Missing drive strength and slew rate ;
; LEDR[12]      ; Missing drive strength and slew rate ;
; LEDR[13]      ; Missing drive strength and slew rate ;
; LEDR[14]      ; Missing drive strength and slew rate ;
; LEDR[15]      ; Missing drive strength and slew rate ;
; LEDR[16]      ; Missing drive strength and slew rate ;
; LEDR[17]      ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength               ;
; HEX0[4]       ; Missing drive strength               ;
; HEX0[5]       ; Missing drive strength               ;
; HEX0[6]       ; Missing drive strength               ;
; HEX1[0]       ; Missing drive strength               ;
; HEX1[1]       ; Missing drive strength               ;
; HEX1[2]       ; Missing drive strength               ;
; HEX1[3]       ; Missing drive strength               ;
; HEX1[4]       ; Missing drive strength               ;
; HEX1[5]       ; Missing drive strength               ;
; HEX1[6]       ; Missing drive strength               ;
; HEX2[0]       ; Missing drive strength               ;
; HEX2[1]       ; Missing drive strength               ;
; HEX2[2]       ; Missing drive strength               ;
; HEX2[3]       ; Missing drive strength               ;
; HEX2[4]       ; Missing drive strength               ;
; HEX2[5]       ; Missing drive strength               ;
; HEX2[6]       ; Missing drive strength               ;
; HEX3[0]       ; Missing drive strength               ;
; HEX3[1]       ; Missing drive strength               ;
; HEX3[2]       ; Missing drive strength               ;
; HEX3[3]       ; Missing drive strength               ;
; HEX3[4]       ; Missing drive strength               ;
; HEX3[5]       ; Missing drive strength               ;
; HEX3[6]       ; Missing drive strength               ;
; HEX4[0]       ; Missing drive strength               ;
; HEX4[1]       ; Missing drive strength               ;
; HEX4[2]       ; Missing drive strength               ;
; HEX4[3]       ; Missing drive strength               ;
; HEX4[4]       ; Missing drive strength               ;
; HEX4[5]       ; Missing drive strength               ;
; HEX4[6]       ; Missing drive strength               ;
; HEX5[0]       ; Missing drive strength               ;
; HEX5[1]       ; Missing drive strength               ;
; HEX5[2]       ; Missing drive strength               ;
; HEX5[3]       ; Missing drive strength               ;
; HEX5[4]       ; Missing drive strength               ;
; HEX5[5]       ; Missing drive strength               ;
; HEX5[6]       ; Missing drive strength               ;
; HEX6[0]       ; Missing drive strength               ;
; HEX6[1]       ; Missing drive strength               ;
; HEX6[2]       ; Missing drive strength               ;
; HEX6[3]       ; Missing drive strength               ;
; HEX6[4]       ; Missing drive strength               ;
; HEX6[5]       ; Missing drive strength               ;
; HEX6[6]       ; Missing drive strength               ;
; HEX7[0]       ; Missing drive strength               ;
; HEX7[1]       ; Missing drive strength               ;
; HEX7[2]       ; Missing drive strength               ;
; HEX7[3]       ; Missing drive strength               ;
; HEX7[4]       ; Missing drive strength               ;
; HEX7[5]       ; Missing drive strength               ;
; HEX7[6]       ; Missing drive strength               ;
; UART_CTS      ; Missing drive strength               ;
; UART_TXD      ; Missing drive strength               ;
; VGA_CLK       ; Missing drive strength               ;
; VGA_BLANK_N   ; Missing drive strength               ;
; VGA_R[0]      ; Missing drive strength               ;
; VGA_R[1]      ; Missing drive strength               ;
; VGA_R[2]      ; Missing drive strength               ;
; VGA_R[3]      ; Missing drive strength               ;
; VGA_R[4]      ; Missing drive strength               ;
; VGA_R[5]      ; Missing drive strength               ;
; VGA_R[6]      ; Missing drive strength               ;
; VGA_R[7]      ; Missing drive strength               ;
; VGA_G[0]      ; Missing drive strength               ;
; VGA_G[1]      ; Missing drive strength               ;
; VGA_G[2]      ; Missing drive strength               ;
; VGA_G[3]      ; Missing drive strength               ;
; VGA_G[4]      ; Missing drive strength               ;
; VGA_G[5]      ; Missing drive strength               ;
; VGA_G[6]      ; Missing drive strength               ;
; VGA_G[7]      ; Missing drive strength               ;
; VGA_B[0]      ; Missing drive strength               ;
; VGA_B[1]      ; Missing drive strength               ;
; VGA_B[2]      ; Missing drive strength               ;
; VGA_B[3]      ; Missing drive strength               ;
; VGA_B[4]      ; Missing drive strength               ;
; VGA_B[5]      ; Missing drive strength               ;
; VGA_B[6]      ; Missing drive strength               ;
; VGA_B[7]      ; Missing drive strength               ;
; VGA_HS        ; Missing drive strength               ;
; VGA_VS        ; Missing drive strength               ;
; VGA_SYNC_N    ; Missing drive strength               ;
; DRAM_ADDR[0]  ; Missing drive strength               ;
; DRAM_ADDR[1]  ; Missing drive strength               ;
; DRAM_ADDR[2]  ; Missing drive strength               ;
; DRAM_ADDR[3]  ; Missing drive strength               ;
; DRAM_ADDR[4]  ; Missing drive strength               ;
; DRAM_ADDR[5]  ; Missing drive strength               ;
; DRAM_ADDR[6]  ; Missing drive strength               ;
; DRAM_ADDR[7]  ; Missing drive strength               ;
; DRAM_ADDR[8]  ; Missing drive strength               ;
; DRAM_ADDR[9]  ; Missing drive strength               ;
; DRAM_ADDR[10] ; Missing drive strength               ;
; DRAM_ADDR[11] ; Missing drive strength               ;
; DRAM_ADDR[12] ; Missing drive strength               ;
; DRAM_BA[0]    ; Missing drive strength               ;
; DRAM_BA[1]    ; Missing drive strength               ;
; DRAM_CAS_N    ; Missing drive strength               ;
; DRAM_CKE      ; Missing drive strength               ;
; DRAM_CLK      ; Missing drive strength               ;
; DRAM_CS_N     ; Missing drive strength               ;
; DRAM_DQM[0]   ; Missing drive strength               ;
; DRAM_DQM[1]   ; Missing drive strength               ;
; DRAM_DQM[2]   ; Missing drive strength               ;
; DRAM_DQM[3]   ; Missing drive strength               ;
; DRAM_RAS_N    ; Missing drive strength               ;
; DRAM_WE_N     ; Missing drive strength               ;
; SRAM_ADDR[0]  ; Missing drive strength               ;
; SRAM_ADDR[1]  ; Missing drive strength               ;
; SRAM_ADDR[2]  ; Missing drive strength               ;
; SRAM_ADDR[3]  ; Missing drive strength               ;
; SRAM_ADDR[4]  ; Missing drive strength               ;
; SRAM_ADDR[5]  ; Missing drive strength               ;
; SRAM_ADDR[6]  ; Missing drive strength               ;
; SRAM_ADDR[7]  ; Missing drive strength               ;
; SRAM_ADDR[8]  ; Missing drive strength               ;
; SRAM_ADDR[9]  ; Missing drive strength               ;
; SRAM_ADDR[10] ; Missing drive strength               ;
; SRAM_ADDR[11] ; Missing drive strength               ;
; SRAM_ADDR[12] ; Missing drive strength               ;
; SRAM_ADDR[13] ; Missing drive strength               ;
; SRAM_ADDR[14] ; Missing drive strength               ;
; SRAM_ADDR[15] ; Missing drive strength               ;
; SRAM_ADDR[16] ; Missing drive strength               ;
; SRAM_ADDR[17] ; Missing drive strength               ;
; SRAM_ADDR[18] ; Missing drive strength               ;
; SRAM_ADDR[19] ; Missing drive strength               ;
; SRAM_CE_N     ; Missing drive strength               ;
; SRAM_LB_N     ; Missing drive strength               ;
; SRAM_OE_N     ; Missing drive strength               ;
; SRAM_UB_N     ; Missing drive strength               ;
; SRAM_WE_N     ; Missing drive strength               ;
; D5M_RESET_N   ; Missing drive strength               ;
; D5M_SCLK      ; Missing drive strength               ;
; D5M_TRIGGER   ; Missing drive strength               ;
; D5M_XCLKIN    ; Missing drive strength               ;
; DRAM_DQ[0]    ; Missing drive strength               ;
; DRAM_DQ[1]    ; Missing drive strength               ;
; DRAM_DQ[2]    ; Missing drive strength               ;
; DRAM_DQ[3]    ; Missing drive strength               ;
; DRAM_DQ[4]    ; Missing drive strength               ;
; DRAM_DQ[5]    ; Missing drive strength               ;
; DRAM_DQ[6]    ; Missing drive strength               ;
; DRAM_DQ[7]    ; Missing drive strength               ;
; DRAM_DQ[8]    ; Missing drive strength               ;
; DRAM_DQ[9]    ; Missing drive strength               ;
; DRAM_DQ[10]   ; Missing drive strength               ;
; DRAM_DQ[11]   ; Missing drive strength               ;
; DRAM_DQ[12]   ; Missing drive strength               ;
; DRAM_DQ[13]   ; Missing drive strength               ;
; DRAM_DQ[14]   ; Missing drive strength               ;
; DRAM_DQ[15]   ; Missing drive strength               ;
; DRAM_DQ[16]   ; Missing drive strength               ;
; DRAM_DQ[17]   ; Missing drive strength               ;
; DRAM_DQ[18]   ; Missing drive strength               ;
; DRAM_DQ[19]   ; Missing drive strength               ;
; DRAM_DQ[20]   ; Missing drive strength               ;
; DRAM_DQ[21]   ; Missing drive strength               ;
; DRAM_DQ[22]   ; Missing drive strength               ;
; DRAM_DQ[23]   ; Missing drive strength               ;
; DRAM_DQ[24]   ; Missing drive strength               ;
; DRAM_DQ[25]   ; Missing drive strength               ;
; DRAM_DQ[26]   ; Missing drive strength               ;
; DRAM_DQ[27]   ; Missing drive strength               ;
; DRAM_DQ[28]   ; Missing drive strength               ;
; DRAM_DQ[29]   ; Missing drive strength               ;
; DRAM_DQ[30]   ; Missing drive strength               ;
; DRAM_DQ[31]   ; Missing drive strength               ;
; SRAM_DQ[0]    ; Missing drive strength               ;
; SRAM_DQ[1]    ; Missing drive strength               ;
; SRAM_DQ[2]    ; Missing drive strength               ;
; SRAM_DQ[3]    ; Missing drive strength               ;
; SRAM_DQ[4]    ; Missing drive strength               ;
; SRAM_DQ[5]    ; Missing drive strength               ;
; SRAM_DQ[6]    ; Missing drive strength               ;
; SRAM_DQ[7]    ; Missing drive strength               ;
; SRAM_DQ[8]    ; Missing drive strength               ;
; SRAM_DQ[9]    ; Missing drive strength               ;
; SRAM_DQ[10]   ; Missing drive strength               ;
; SRAM_DQ[11]   ; Missing drive strength               ;
; SRAM_DQ[12]   ; Missing drive strength               ;
; SRAM_DQ[13]   ; Missing drive strength               ;
; SRAM_DQ[14]   ; Missing drive strength               ;
; SRAM_DQ[15]   ; Missing drive strength               ;
; D5M_SDATA     ; Missing drive strength               ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                           ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                   ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[32] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[33] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[34] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[35] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[35] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|A_r[35]~_Duplicate_1                                        ; Q                ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[32] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[33] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[34] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[35] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[35] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|B_r[35]~_Duplicate_1                                        ; Q                ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[32] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[33] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[34] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[35] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[35] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|D_r[35]~_Duplicate_1                                        ; Q                ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[32] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[33] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[34] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[35] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[35] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|E_r[35]~_Duplicate_1                                        ; Q                ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[32] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[33] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[34] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[35] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[35] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|G_r[35]~_Duplicate_1                                        ; Q                ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[32] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[33] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[34] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[35] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[35] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|H_r[35]~_Duplicate_1                                        ; Q                ;                       ;
+--------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                              ;
+--------------+----------------+--------------+------------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------------+---------------+----------------+
; Location     ;                ;              ; AUD_ADCDAT       ; PIN_D2        ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCLRCK      ; PIN_C2        ; QSF Assignment ;
; Location     ;                ;              ; AUD_BCLK         ; PIN_F2        ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACDAT       ; PIN_D1        ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACLRCK      ; PIN_E3        ; QSF Assignment ;
; Location     ;                ;              ; AUD_XCK          ; PIN_E1        ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RST_N      ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RST_N      ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment ;
; Location     ;                ;              ; ENETCLK_25       ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[0]         ; PIN_J10       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[1]         ; PIN_J14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[2]         ; PIN_H13       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[3]         ; PIN_H14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[4]         ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[5]         ; PIN_E10       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[6]         ; PIN_D9        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[0]       ; PIN_AG12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[10]      ; PIN_AE9       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[11]      ; PIN_AF9       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[12]      ; PIN_AA10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[13]      ; PIN_AD8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[14]      ; PIN_AC8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[15]      ; PIN_Y10       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[16]      ; PIN_AA8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[17]      ; PIN_AH12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[18]      ; PIN_AC12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[19]      ; PIN_AD12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[1]       ; PIN_AH7       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[20]      ; PIN_AE10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[21]      ; PIN_AD10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[22]      ; PIN_AD11      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[2]       ; PIN_Y13       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[3]       ; PIN_Y14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[4]       ; PIN_Y12       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[5]       ; PIN_AA13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[6]       ; PIN_AA12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[7]       ; PIN_AB13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[8]       ; PIN_AB12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[9]       ; PIN_AB10      ; QSF Assignment ;
; Location     ;                ;              ; FL_CE_N          ; PIN_AG7       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[0]         ; PIN_AH8       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[1]         ; PIN_AF10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[2]         ; PIN_AG10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[3]         ; PIN_AH10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[4]         ; PIN_AF11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[5]         ; PIN_AG11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[6]         ; PIN_AH11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[7]         ; PIN_AF12      ; QSF Assignment ;
; Location     ;                ;              ; FL_OE_N          ; PIN_AG8       ; QSF Assignment ;
; Location     ;                ;              ; FL_RST_N         ; PIN_AE11      ; QSF Assignment ;
; Location     ;                ;              ; FL_RY            ; PIN_Y1        ; QSF Assignment ;
; Location     ;                ;              ; FL_WE_N          ; PIN_AC10      ; QSF Assignment ;
; Location     ;                ;              ; FL_WP_N          ; PIN_AE12      ; QSF Assignment ;
; Location     ;                ;              ; I2C_SCLK         ; PIN_B7        ; QSF Assignment ;
; Location     ;                ;              ; I2C_SDAT         ; PIN_A8        ; QSF Assignment ;
; Location     ;                ;              ; IRDA_RXD         ; PIN_Y15       ; QSF Assignment ;
; Location     ;                ;              ; LCD_BLON         ; PIN_L6        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[0]      ; PIN_L3        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[1]      ; PIN_L1        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[2]      ; PIN_L2        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[3]      ; PIN_K7        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[4]      ; PIN_K1        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[5]      ; PIN_K2        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[6]      ; PIN_M3        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[7]      ; PIN_M5        ; QSF Assignment ;
; Location     ;                ;              ; LCD_EN           ; PIN_L4        ; QSF Assignment ;
; Location     ;                ;              ; LCD_ON           ; PIN_L5        ; QSF Assignment ;
; Location     ;                ;              ; LCD_RS           ; PIN_M2        ; QSF Assignment ;
; Location     ;                ;              ; LCD_RW           ; PIN_M1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_ADDR[0]      ; PIN_H7        ; QSF Assignment ;
; Location     ;                ;              ; OTG_ADDR[1]      ; PIN_C3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_CS_N         ; PIN_A3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DACK_N[0]    ; PIN_C4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DACK_N[1]    ; PIN_D4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[0]      ; PIN_J6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[10]     ; PIN_G1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[11]     ; PIN_G2        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[12]     ; PIN_G3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[13]     ; PIN_F1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[14]     ; PIN_F3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[15]     ; PIN_G4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[1]      ; PIN_K4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[2]      ; PIN_J5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[3]      ; PIN_K3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[4]      ; PIN_J4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[5]      ; PIN_J3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[6]      ; PIN_J7        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[7]      ; PIN_H6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[8]      ; PIN_H3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[9]      ; PIN_H4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DREQ[0]      ; PIN_J1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DREQ[1]      ; PIN_B4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_FSPEED       ; PIN_C6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_INT[0]       ; PIN_A6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_INT[1]       ; PIN_D5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_LSPEED       ; PIN_B6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_RD_N         ; PIN_B3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_RST_N        ; PIN_C5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_WE_N         ; PIN_A4        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK          ; PIN_G6        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK2         ; PIN_G5        ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT          ; PIN_H5        ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT2         ; PIN_F5        ; QSF Assignment ;
; Location     ;                ;              ; SD_CLK           ; PIN_AE13      ; QSF Assignment ;
; Location     ;                ;              ; SD_CMD           ; PIN_AD14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[0]        ; PIN_AE14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[1]        ; PIN_AF13      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[2]        ; PIN_AB14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[3]        ; PIN_AC14      ; QSF Assignment ;
; Location     ;                ;              ; SD_WP_N          ; PIN_AF14      ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKIN        ; PIN_AH14      ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKOUT       ; PIN_AE23      ; QSF Assignment ;
; Location     ;                ;              ; TD_CLK27         ; PIN_B14       ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[0]       ; PIN_E8        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[1]       ; PIN_A7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[2]       ; PIN_D8        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[3]       ; PIN_C7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[4]       ; PIN_D7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[5]       ; PIN_D6        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[6]       ; PIN_E7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[7]       ; PIN_F7        ; QSF Assignment ;
; Location     ;                ;              ; TD_HS            ; PIN_E5        ; QSF Assignment ;
; Location     ;                ;              ; TD_RESET_N       ; PIN_G7        ; QSF Assignment ;
; Location     ;                ;              ; TD_VS            ; PIN_E4        ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; AUD_ADCDAT       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; AUD_ADCLRCK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; AUD_BCLK         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; AUD_DACDAT       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; AUD_DACLRCK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; AUD_XCK          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; EEP_I2C_SCLK     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; EEP_I2C_SDAT     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_GTX_CLK    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_INT_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_LINK100    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_MDC        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_MDIO       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_RST_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_RX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_RX_COL     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_RX_CRS     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_RX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_RX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_RX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_RX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_RX_DV      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_RX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_TX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_TX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_TX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_TX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_TX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_TX_EN      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET0_TX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_GTX_CLK    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_INT_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_LINK100    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_MDC        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_MDIO       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_RST_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_RX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_RX_COL     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_RX_CRS     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_RX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_RX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_RX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_RX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_RX_DV      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_RX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_TX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_TX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_TX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_TX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_TX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_TX_EN      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENET1_TX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; ENETCLK_25       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; EX_IO[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; EX_IO[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; EX_IO[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; EX_IO[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; EX_IO[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; EX_IO[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; EX_IO[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[10]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[11]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[12]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[13]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[14]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[15]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[16]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[17]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[18]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[19]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[20]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[21]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[22]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[8]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_ADDR[9]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_CE_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_DQ[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_DQ[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_DQ[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_DQ[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_DQ[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_DQ[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_DQ[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_DQ[7]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_OE_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_RST_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_RY            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_WE_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; FL_WP_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; I2C_SCLK         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; I2C_SDAT         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; IRDA_RXD         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; LCD_BLON         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; LCD_DATA[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; LCD_DATA[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; LCD_DATA[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; LCD_DATA[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; LCD_DATA[4]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; LCD_DATA[5]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; LCD_DATA[6]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; LCD_DATA[7]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; LCD_EN           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; LCD_ON           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; LCD_RS           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; LCD_RW           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_ADDR[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_ADDR[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_CS_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DACK_N[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DACK_N[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[10]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[11]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[12]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[13]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[14]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[15]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[4]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[5]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[6]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[7]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[8]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DATA[9]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DREQ[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_DREQ[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_FSPEED       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_INT[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_INT[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_LSPEED       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_RD_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_RST_N        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_WE_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; PS2_CLK          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; PS2_CLK2         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; PS2_DAT          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; PS2_DAT2         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; SD_CLK           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; SD_CMD           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; SD_DAT[0]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; SD_DAT[1]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; SD_DAT[2]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; SD_DAT[3]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; SD_WP_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; SMA_CLKIN        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; SMA_CLKOUT       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; TD_CLK27         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; TD_DATA[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; TD_DATA[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; TD_DATA[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; TD_DATA[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; TD_DATA[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; TD_DATA[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; TD_DATA[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; TD_DATA[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; TD_HS            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; TD_RESET_N       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; TD_VS            ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 31371 ) ; 0.00 % ( 0 / 31371 )       ; 0.00 % ( 0 / 31371 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 31371 ) ; 0.00 % ( 0 / 31371 )       ; 0.00 % ( 0 / 31371 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 31357 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 14 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/user/Documents/2023spring/2023_dcLab/project/DE2_115_AR.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 23,452 / 114,480 ( 20 % )    ;
;     -- Combinational with no register       ; 15323                        ;
;     -- Register only                        ; 1603                         ;
;     -- Combinational with a register        ; 6526                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 5205                         ;
;     -- 3 input functions                    ; 13543                        ;
;     -- <=2 input functions                  ; 3101                         ;
;     -- Register only                        ; 1603                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 12182                        ;
;     -- arithmetic mode                      ; 9667                         ;
;                                             ;                              ;
; Total registers*                            ; 8,129 / 117,053 ( 7 % )      ;
;     -- Dedicated logic registers            ; 8,129 / 114,480 ( 7 % )      ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 1,898 / 7,155 ( 27 % )       ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 260 / 529 ( 49 % )           ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )               ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                ;
;                                             ;                              ;
; Global signals                              ; 9                            ;
; M9Ks                                        ; 92 / 432 ( 21 % )            ;
; Total block memory bits                     ; 513,299 / 3,981,312 ( 13 % ) ;
; Total block memory implementation bits      ; 847,872 / 3,981,312 ( 21 % ) ;
; Embedded Multiplier 9-bit elements          ; 72 / 532 ( 14 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global clocks                               ; 9 / 20 ( 45 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 12.2% / 12.2% / 12.3%        ;
; Peak interconnect usage (total/H/V)         ; 79.6% / 77.5% / 82.5%        ;
; Maximum fan-out                             ; 6877                         ;
; Highest non-global fan-out                  ; 1650                         ;
; Total fan-out                               ; 103520                       ;
; Average fan-out                             ; 3.24                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                            ;
+---------------------------------------------+-------------------------+--------------------------------+
; Statistic                                   ; Top                     ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                            ;
;                                             ;                         ;                                ;
; Total logic elements                        ; 23452 / 114480 ( 20 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 15323                   ; 0                              ;
;     -- Register only                        ; 1603                    ; 0                              ;
;     -- Combinational with a register        ; 6526                    ; 0                              ;
;                                             ;                         ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                                ;
;     -- 4 input functions                    ; 5205                    ; 0                              ;
;     -- 3 input functions                    ; 13543                   ; 0                              ;
;     -- <=2 input functions                  ; 3101                    ; 0                              ;
;     -- Register only                        ; 1603                    ; 0                              ;
;                                             ;                         ;                                ;
; Logic elements by mode                      ;                         ;                                ;
;     -- normal mode                          ; 12182                   ; 0                              ;
;     -- arithmetic mode                      ; 9667                    ; 0                              ;
;                                             ;                         ;                                ;
; Total registers                             ; 8129                    ; 0                              ;
;     -- Dedicated logic registers            ; 8129 / 114480 ( 7 % )   ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Total LABs:  partially or completely used   ; 1898 / 7155 ( 27 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                         ;                                ;
; Virtual pins                                ; 0                       ; 0                              ;
; I/O pins                                    ; 260                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 72 / 532 ( 14 % )       ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 513299                  ; 0                              ;
; Total RAM block bits                        ; 847872                  ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 92 / 432 ( 21 % )       ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 6 / 24 ( 25 % )         ; 3 / 24 ( 12 % )                ;
;                                             ;                         ;                                ;
; Connections                                 ;                         ;                                ;
;     -- Input Connections                    ; 919                     ; 1                              ;
;     -- Registered Input Connections         ; 867                     ; 0                              ;
;     -- Output Connections                   ; 50                      ; 870                            ;
;     -- Registered Output Connections        ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Internal Connections                        ;                         ;                                ;
;     -- Total Connections                    ; 105018                  ; 880                            ;
;     -- Registered Connections               ; 28947                   ; 0                              ;
;                                             ;                         ;                                ;
; External Connections                        ;                         ;                                ;
;     -- Top                                  ; 98                      ; 871                            ;
;     -- hard_block:auto_generated_inst       ; 871                     ; 0                              ;
;                                             ;                         ;                                ;
; Partition Interface                         ;                         ;                                ;
;     -- Input Ports                          ; 43                      ; 1                              ;
;     -- Output Ports                         ; 168                     ; 3                              ;
;     -- Bidir Ports                          ; 49                      ; 0                              ;
;                                             ;                         ;                                ;
; Registered Ports                            ;                         ;                                ;
;     -- Registered Input Ports               ; 0                       ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Port Connectivity                           ;                         ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 0                              ;
+---------------------------------------------+-------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK2_50   ; AG14  ; 3        ; 58           ; 0            ; 21           ; 6474                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK3_50   ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK_50    ; Y2    ; 2        ; 0            ; 36           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_D[0]    ; AF15  ; 4        ; 60           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_D[10]   ; Y17   ; 4        ; 96           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_D[11]   ; AC15  ; 4        ; 60           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_D[1]    ; AD19  ; 4        ; 94           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_D[2]    ; AF16  ; 4        ; 65           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_D[3]    ; AC19  ; 4        ; 94           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_D[4]    ; AE15  ; 4        ; 60           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_D[5]    ; AD15  ; 4        ; 60           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_D[6]    ; AE16  ; 4        ; 65           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_D[7]    ; AD21  ; 4        ; 102          ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_D[8]    ; Y16   ; 4        ; 96           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_D[9]    ; AC21  ; 4        ; 102          ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_FVAL    ; AG25  ; 4        ; 91           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_LVAL    ; AD22  ; 4        ; 111          ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_PIXLCLK ; AB22  ; 4        ; 107          ; 0            ; 0            ; 827                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; D5M_STROBE  ; AF22  ; 4        ; 96           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]      ; M23   ; 6        ; 115          ; 40           ; 7            ; 250                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[1]      ; M21   ; 6        ; 115          ; 53           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[2]      ; N21   ; 6        ; 115          ; 42           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[3]      ; R24   ; 5        ; 115          ; 35           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]       ; AB28  ; 5        ; 115          ; 17           ; 0            ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[10]      ; AC24  ; 5        ; 115          ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[11]      ; AB24  ; 5        ; 115          ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[12]      ; AB23  ; 5        ; 115          ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[13]      ; AA24  ; 5        ; 115          ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[14]      ; AA23  ; 5        ; 115          ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[15]      ; AA22  ; 5        ; 115          ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[16]      ; Y24   ; 5        ; 115          ; 13           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[17]      ; Y23   ; 5        ; 115          ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[1]       ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[2]       ; AC27  ; 5        ; 115          ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[3]       ; AD27  ; 5        ; 115          ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[4]       ; AB27  ; 5        ; 115          ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[5]       ; AC26  ; 5        ; 115          ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[6]       ; AD26  ; 5        ; 115          ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[7]       ; AB26  ; 5        ; 115          ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[8]       ; AC25  ; 5        ; 115          ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[9]       ; AB25  ; 5        ; 115          ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; UART_RTS    ; J13   ; 8        ; 40           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; UART_RXD    ; G12   ; 8        ; 27           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; D5M_RESET_N   ; AC22  ; 4        ; 109          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D5M_SCLK      ; AH25  ; 4        ; 91           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D5M_TRIGGER   ; AF21  ; 4        ; 87           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D5M_XCLKIN    ; AF25  ; 4        ; 83           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]       ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]       ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]       ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]       ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]       ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]       ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]       ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]       ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]       ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]       ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]       ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]       ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]       ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]       ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]       ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]       ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]       ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]       ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]       ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]       ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]       ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]       ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]       ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]      ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]      ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]      ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]      ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]      ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]      ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]      ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]      ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10] ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11] ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12] ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13] ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14] ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15] ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16] ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17] ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18] ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19] ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]  ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N     ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N     ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N     ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N     ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N     ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_CTS      ; G14   ; 8        ; 47           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD      ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS        ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                              ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------+
; D5M_SDATA   ; AD25  ; 4        ; 100          ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO          ;
; DRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; DRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted) ;
; SRAM_DQ[0]  ; AH3   ; 3        ; 5            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
; SRAM_DQ[10] ; AE2   ; 2        ; 0            ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
; SRAM_DQ[11] ; AE1   ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
; SRAM_DQ[12] ; AE3   ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
; SRAM_DQ[13] ; AE4   ; 3        ; 3            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
; SRAM_DQ[14] ; AF3   ; 3        ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
; SRAM_DQ[15] ; AG3   ; 3        ; 3            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
; SRAM_DQ[1]  ; AF4   ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
; SRAM_DQ[2]  ; AG4   ; 3        ; 9            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
; SRAM_DQ[3]  ; AH4   ; 3        ; 9            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
; SRAM_DQ[4]  ; AF6   ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
; SRAM_DQ[5]  ; AG6   ; 3        ; 11           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
; SRAM_DQ[6]  ; AH6   ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
; SRAM_DQ[7]  ; AF7   ; 3        ; 20           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
; SRAM_DQ[8]  ; AD1   ; 2        ; 0            ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
; SRAM_DQ[9]  ; AD2   ; 2        ; 0            ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sram_Contoller:sram_control|state_r.S_WRITE      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 3.3V          ; --           ;
; 2        ; 62 / 63 ( 98 % ) ; 3.3V          ; --           ;
; 3        ; 28 / 73 ( 38 % ) ; 3.3V          ; --           ;
; 4        ; 54 / 71 ( 76 % ) ; 3.3V          ; --           ;
; 5        ; 34 / 65 ( 52 % ) ; 3.3V          ; --           ;
; 6        ; 9 / 58 ( 16 % )  ; 3.3V          ; --           ;
; 7        ; 30 / 72 ( 42 % ) ; 2.5V          ; --           ;
; 8        ; 33 / 71 ( 46 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; D5M_PIXLCLK                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; D5M_D[11]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; D5M_D[3]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; D5M_D[9]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; D5M_RESET_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; D5M_D[5]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; D5M_D[1]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; D5M_D[7]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; D5M_LVAL                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; D5M_SDATA                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; D5M_D[4]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; D5M_D[6]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; D5M_D[0]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; D5M_D[2]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; D5M_TRIGGER                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; D5M_STROBE                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; D5M_XCLKIN                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; CLOCK2_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; CLOCK3_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; D5M_FVAL                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; D5M_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; UART_TXD                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; UART_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; UART_CTS                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; UART_RTS                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; D5M_D[8]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; D5M_D[10]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------+
; PLL Summary                                                                                   ;
+-------------------------------+---------------------------------------------------------------+
; Name                          ; pll:u6|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------+
; SDC pin name                  ; u6|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                        ;
; Compensate clock              ; clock1                                                        ;
; Compensated input/output pins ; --                                                            ;
; Switchover type               ; --                                                            ;
; Input frequency 0             ; 50.0 MHz                                                      ;
; Input frequency 1             ; --                                                            ;
; Nominal PFD frequency         ; 50.0 MHz                                                      ;
; Nominal VCO frequency         ; 600.0 MHz                                                     ;
; VCO post scale K counter      ; 2                                                             ;
; VCO frequency control         ; Auto                                                          ;
; VCO phase shift step          ; 208 ps                                                        ;
; VCO multiply                  ; --                                                            ;
; VCO divide                    ; --                                                            ;
; Freq min lock                 ; 25.0 MHz                                                      ;
; Freq max lock                 ; 54.18 MHz                                                     ;
; M VCO Tap                     ; 0                                                             ;
; M Initial                     ; 1                                                             ;
; M value                       ; 12                                                            ;
; N value                       ; 1                                                             ;
; Charge pump current           ; setting 1                                                     ;
; Loop filter resistance        ; setting 27                                                    ;
; Loop filter capacitance       ; setting 0                                                     ;
; Bandwidth                     ; 680 kHz to 980 kHz                                            ;
; Bandwidth type                ; Medium                                                        ;
; Real time reconfigurable      ; Off                                                           ;
; Scan chain MIF file           ; --                                                            ;
; Preserve PLL counter order    ; Off                                                           ;
; PLL location                  ; PLL_4                                                         ;
; Inclk0 signal                 ; CLOCK2_50                                                     ;
; Inclk1 signal                 ; --                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                 ;
; Inclk1 signal type            ; --                                                            ;
+-------------------------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; pll:u6|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; u6|altpll_component|auto_generated|pll1|clk[1] ;
; pll:u6|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C2      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; u6|altpll_component|auto_generated|pll1|clk[2] ;
; pll:u6|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 4    ; 5   ; 40.0 MHz         ; 0 (0 ps)    ; 3.00 (208 ps)    ; 50/50      ; C1      ; 15            ; 8/7 Odd    ; --            ; 1       ; 0       ; u6|altpll_component|auto_generated|pll1|clk[3] ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; Compilation Hierarchy Node                                                                   ; Logic Cells  ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                     ; Library Name         ;
+----------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; |DE2_115_CAMERA                                                                              ; 23452 (15)   ; 8129 (14)                 ; 0 (0)         ; 513299      ; 92   ; 72           ; 0       ; 36        ; 260  ; 0            ; 15323 (1)    ; 1603 (14)         ; 6526 (0)         ; |DE2_115_CAMERA                                                                                                                                                                                                                                                                                                         ; work                 ;
;    |CCD_Capture:u3|                                                                          ; 90 (90)      ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 78 (78)          ; |DE2_115_CAMERA|CCD_Capture:u3                                                                                                                                                                                                                                                                                          ; work                 ;
;    |Compressor:compressor|                                                                   ; 207 (170)    ; 65 (44)                   ; 0 (0)         ; 19128       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (126)    ; 0 (0)             ; 65 (44)          ; |DE2_115_CAMERA|Compressor:compressor                                                                                                                                                                                                                                                                                   ; work                 ;
;       |altshift_taps:decomp_r_rtl_0|                                                         ; 37 (0)       ; 21 (0)                    ; 0 (0)         ; 19128       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 21 (0)           ; |DE2_115_CAMERA|Compressor:compressor|altshift_taps:decomp_r_rtl_0                                                                                                                                                                                                                                                      ; work                 ;
;          |shift_taps_g9n:auto_generated|                                                     ; 37 (0)       ; 21 (1)                    ; 0 (0)         ; 19128       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 21 (0)           ; |DE2_115_CAMERA|Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated                                                                                                                                                                                                                        ; work                 ;
;             |altsyncram_4cb1:altsyncram2|                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 19128       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2                                                                                                                                                                                            ; work                 ;
;             |cntr_9uf:cntr1|                                                                 ; 25 (22)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 10 (10)          ; |DE2_115_CAMERA|Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_9uf:cntr1                                                                                                                                                                                                         ; work                 ;
;                |cmpr_7ic:cmpr6|                                                              ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_9uf:cntr1|cmpr_7ic:cmpr6                                                                                                                                                                                          ; work                 ;
;             |cntr_vdh:cntr3|                                                                 ; 12 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |DE2_115_CAMERA|Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_vdh:cntr3                                                                                                                                                                                                         ; work                 ;
;    |Corner_Finder:corner_finder|                                                             ; 653 (653)    ; 431 (431)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 222 (222)    ; 75 (75)           ; 356 (356)        ; |DE2_115_CAMERA|Corner_Finder:corner_finder                                                                                                                                                                                                                                                                             ; work                 ;
;    |Decompressor:decompressor|                                                               ; 192 (155)    ; 66 (45)                   ; 0 (0)         ; 19128       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (110)    ; 0 (0)             ; 66 (45)          ; |DE2_115_CAMERA|Decompressor:decompressor                                                                                                                                                                                                                                                                               ; work                 ;
;       |altshift_taps:decomp_r_rtl_0|                                                         ; 37 (0)       ; 21 (0)                    ; 0 (0)         ; 19128       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 21 (0)           ; |DE2_115_CAMERA|Decompressor:decompressor|altshift_taps:decomp_r_rtl_0                                                                                                                                                                                                                                                  ; work                 ;
;          |shift_taps_g9n:auto_generated|                                                     ; 37 (0)       ; 21 (1)                    ; 0 (0)         ; 19128       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 21 (0)           ; |DE2_115_CAMERA|Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated                                                                                                                                                                                                                    ; work                 ;
;             |altsyncram_4cb1:altsyncram2|                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 19128       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2                                                                                                                                                                                        ; work                 ;
;             |cntr_9uf:cntr1|                                                                 ; 25 (22)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 10 (10)          ; |DE2_115_CAMERA|Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_9uf:cntr1                                                                                                                                                                                                     ; work                 ;
;                |cmpr_7ic:cmpr6|                                                              ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_9uf:cntr1|cmpr_7ic:cmpr6                                                                                                                                                                                      ; work                 ;
;             |cntr_vdh:cntr3|                                                                 ; 12 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |DE2_115_CAMERA|Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_vdh:cntr3                                                                                                                                                                                                     ; work                 ;
;    |I2C_CCD_Config:u8|                                                                       ; 292 (212)    ; 132 (94)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (118)    ; 14 (3)            ; 118 (91)         ; |DE2_115_CAMERA|I2C_CCD_Config:u8                                                                                                                                                                                                                                                                                       ; work                 ;
;       |I2C_Controller:u0|                                                                    ; 80 (80)      ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 11 (11)           ; 27 (27)          ; |DE2_115_CAMERA|I2C_CCD_Config:u8|I2C_Controller:u0                                                                                                                                                                                                                                                                     ; work                 ;
;    |Image_Generator:img_gen|                                                                 ; 19928 (92)   ; 5974 (47)                 ; 0 (0)         ; 2352        ; 25   ; 72           ; 0       ; 36        ; 0    ; 0            ; 13954 (44)   ; 1077 (2)          ; 4897 (45)        ; |DE2_115_CAMERA|Image_Generator:img_gen                                                                                                                                                                                                                                                                                 ; work                 ;
;       |GetPerspective:get_perspective|                                                       ; 13914 (5332) ; 4146 (958)                ; 0 (0)         ; 1254        ; 13   ; 48           ; 0       ; 24        ; 0    ; 0            ; 9757 (4363)  ; 753 (106)         ; 3404 (873)       ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective                                                                                                                                                                                                                                                  ; work                 ;
;          |DIV:div_0|                                                                         ; 2450 (10)    ; 1030 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1420 (10)    ; 185 (0)           ; 845 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0                                                                                                                                                                                                                                        ; work                 ;
;             |Div:div_Div_0|                                                                  ; 2440 (0)     ; 1030 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1410 (0)     ; 185 (0)           ; 845 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0                                                                                                                                                                                                                          ; work                 ;
;                |lpm_divide:LPM_DIVIDE_component|                                             ; 2440 (0)     ; 1030 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1410 (0)     ; 185 (0)           ; 845 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                                          ; work                 ;
;                   |lpm_divide_f9u:auto_generated|                                            ; 2440 (0)     ; 1030 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1410 (0)     ; 185 (0)           ; 845 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated                                                                                                                                                            ; work                 ;
;                      |abs_divider_s2i:divider|                                               ; 2440 (63)    ; 1030 (16)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1410 (30)    ; 185 (13)          ; 845 (20)         ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider                                                                                                                                    ; work                 ;
;                         |alt_u_div_40h:divider|                                              ; 2287 (2286)  ; 1014 (1014)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1272 (1271)  ; 172 (172)         ; 843 (843)        ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider                                                                                                              ; work                 ;
;                            |add_sub_8pc:add_sub_1|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|add_sub_8pc:add_sub_1                                                                                        ; work                 ;
;                         |lpm_abs_h0a:my_abs_den|                                             ; 76 (76)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 34 (34)          ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|lpm_abs_h0a:my_abs_den                                                                                                             ; work                 ;
;                         |lpm_abs_p0a:my_abs_num|                                             ; 75 (75)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 9 (9)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|lpm_abs_p0a:my_abs_num                                                                                                             ; work                 ;
;          |DIV:div_1|                                                                         ; 2646 (6)     ; 1128 (0)                  ; 0 (0)         ; 1254        ; 13   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1518 (6)     ; 228 (0)           ; 900 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1                                                                                                                                                                                                                                        ; work                 ;
;             |Div:div_Div_0|                                                                  ; 2640 (0)     ; 1128 (0)                  ; 0 (0)         ; 1254        ; 13   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1512 (0)     ; 228 (0)           ; 900 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0                                                                                                                                                                                                                          ; work                 ;
;                |lpm_divide:LPM_DIVIDE_component|                                             ; 2640 (0)     ; 1128 (0)                  ; 0 (0)         ; 1254        ; 13   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1512 (0)     ; 228 (0)           ; 900 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                                          ; work                 ;
;                   |lpm_divide_f9u:auto_generated|                                            ; 2640 (0)     ; 1128 (0)                  ; 0 (0)         ; 1254        ; 13   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1512 (0)     ; 228 (0)           ; 900 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated                                                                                                                                                            ; work                 ;
;                      |abs_divider_s2i:divider|                                               ; 2640 (65)    ; 1128 (16)                 ; 0 (0)         ; 1254        ; 13   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1512 (32)    ; 228 (14)          ; 900 (19)         ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider                                                                                                                                    ; work                 ;
;                         |alt_u_div_40h:divider|                                              ; 2482 (2316)  ; 1112 (1014)               ; 0 (0)         ; 1254        ; 13   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1370 (1302)  ; 214 (203)         ; 898 (811)        ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider                                                                                                              ; work                 ;
;                            |add_sub_8pc:add_sub_1|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|add_sub_8pc:add_sub_1                                                                                        ; work                 ;
;                            |altshift_taps:DFFNumerator_rtl_0|                                ; 5 (0)        ; 4 (0)                     ; 0 (0)         ; 18          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 3 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFNumerator_rtl_0                                                                             ; work                 ;
;                               |shift_taps_45p:auto_generated|                                ; 5 (1)        ; 4 (1)                     ; 0 (0)         ; 18          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (1)             ; 3 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_45p:auto_generated                                               ; work                 ;
;                                  |altsyncram_0va1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 18          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_45p:auto_generated|altsyncram_0va1:altsyncram2                   ; work                 ;
;                                  |cntr_4pf:cntr1|                                            ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_45p:auto_generated|cntr_4pf:cntr1                                ; work                 ;
;                                  |cntr_r8h:cntr3|                                            ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_45p:auto_generated|cntr_r8h:cntr3                                ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_0|                                 ; 16 (0)       ; 9 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0                                                                              ; work                 ;
;                               |shift_taps_k6p:auto_generated|                                ; 16 (1)       ; 9 (1)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_k6p:auto_generated                                                ; work                 ;
;                                  |altsyncram_62b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_k6p:auto_generated|altsyncram_62b1:altsyncram2                    ; work                 ;
;                                  |cntr_gah:cntr3|                                            ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_k6p:auto_generated|cntr_gah:cntr3                                 ; work                 ;
;                                  |cntr_qqf:cntr1|                                            ; 10 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_k6p:auto_generated|cntr_qqf:cntr1                                 ; work                 ;
;                                     |cmpr_qgc:cmpr6|                                         ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_k6p:auto_generated|cntr_qqf:cntr1|cmpr_qgc:cmpr6                  ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_10|                                ; 7 (0)        ; 6 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10                                                                             ; work                 ;
;                               |shift_taps_r6p:auto_generated|                                ; 7 (1)        ; 6 (1)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (1)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_r6p:auto_generated                                               ; work                 ;
;                                  |altsyncram_d2b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_r6p:auto_generated|altsyncram_d2b1:altsyncram2                   ; work                 ;
;                                  |cntr_7pf:cntr1|                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_r6p:auto_generated|cntr_7pf:cntr1                                ; work                 ;
;                                  |cntr_u8h:cntr3|                                            ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_r6p:auto_generated|cntr_u8h:cntr3                                ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_11|                                ; 9 (0)        ; 5 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 4 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11                                                                             ; work                 ;
;                               |shift_taps_f6p:auto_generated|                                ; 9 (1)        ; 5 (1)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (1)             ; 4 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_f6p:auto_generated                                               ; work                 ;
;                                  |altsyncram_o1b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_f6p:auto_generated|altsyncram_o1b1:altsyncram2                   ; work                 ;
;                                  |cntr_6pf:cntr1|                                            ; 5 (5)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_f6p:auto_generated|cntr_6pf:cntr1                                ; work                 ;
;                                  |cntr_s8h:cntr3|                                            ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_f6p:auto_generated|cntr_s8h:cntr3                                ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_1|                                 ; 16 (0)       ; 9 (0)                     ; 0 (0)         ; 117         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1                                                                              ; work                 ;
;                               |shift_taps_m6p:auto_generated|                                ; 16 (1)       ; 9 (1)                     ; 0 (0)         ; 117         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_m6p:auto_generated                                                ; work                 ;
;                                  |altsyncram_a2b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 117         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_m6p:auto_generated|altsyncram_a2b1:altsyncram2                    ; work                 ;
;                                  |cntr_fah:cntr3|                                            ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_m6p:auto_generated|cntr_fah:cntr3                                 ; work                 ;
;                                  |cntr_pqf:cntr1|                                            ; 10 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_m6p:auto_generated|cntr_pqf:cntr1                                 ; work                 ;
;                                     |cmpr_qgc:cmpr6|                                         ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_m6p:auto_generated|cntr_pqf:cntr1|cmpr_qgc:cmpr6                  ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_2|                                 ; 16 (0)       ; 9 (0)                     ; 0 (0)         ; 108         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2                                                                              ; work                 ;
;                               |shift_taps_l6p:auto_generated|                                ; 16 (1)       ; 9 (1)                     ; 0 (0)         ; 108         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_l6p:auto_generated                                                ; work                 ;
;                                  |altsyncram_82b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 108         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_l6p:auto_generated|altsyncram_82b1:altsyncram2                    ; work                 ;
;                                  |cntr_eah:cntr3|                                            ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_l6p:auto_generated|cntr_eah:cntr3                                 ; work                 ;
;                                  |cntr_oqf:cntr1|                                            ; 10 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_l6p:auto_generated|cntr_oqf:cntr1                                 ; work                 ;
;                                     |cmpr_qgc:cmpr6|                                         ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_l6p:auto_generated|cntr_oqf:cntr1|cmpr_qgc:cmpr6                  ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_3|                                 ; 16 (0)       ; 9 (0)                     ; 0 (0)         ; 99          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3                                                                              ; work                 ;
;                               |shift_taps_n6p:auto_generated|                                ; 16 (1)       ; 9 (1)                     ; 0 (0)         ; 99          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_n6p:auto_generated                                                ; work                 ;
;                                  |altsyncram_72b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 99          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_n6p:auto_generated|altsyncram_72b1:altsyncram2                    ; work                 ;
;                                  |cntr_dah:cntr3|                                            ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_n6p:auto_generated|cntr_dah:cntr3                                 ; work                 ;
;                                  |cntr_nqf:cntr1|                                            ; 10 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_n6p:auto_generated|cntr_nqf:cntr1                                 ; work                 ;
;                                     |cmpr_qgc:cmpr6|                                         ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_n6p:auto_generated|cntr_nqf:cntr1|cmpr_qgc:cmpr6                  ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_4|                                 ; 16 (0)       ; 9 (0)                     ; 0 (0)         ; 90          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4                                                                              ; work                 ;
;                               |shift_taps_j6p:auto_generated|                                ; 16 (1)       ; 9 (1)                     ; 0 (0)         ; 90          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_j6p:auto_generated                                                ; work                 ;
;                                  |altsyncram_42b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 90          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_j6p:auto_generated|altsyncram_42b1:altsyncram2                    ; work                 ;
;                                  |cntr_cah:cntr3|                                            ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_j6p:auto_generated|cntr_cah:cntr3                                 ; work                 ;
;                                  |cntr_mqf:cntr1|                                            ; 10 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_j6p:auto_generated|cntr_mqf:cntr1                                 ; work                 ;
;                                     |cmpr_qgc:cmpr6|                                         ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_j6p:auto_generated|cntr_mqf:cntr1|cmpr_qgc:cmpr6                  ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_5|                                 ; 16 (0)       ; 9 (0)                     ; 0 (0)         ; 162         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5                                                                              ; work                 ;
;                               |shift_taps_28p:auto_generated|                                ; 16 (1)       ; 9 (1)                     ; 0 (0)         ; 162         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_28p:auto_generated                                                ; work                 ;
;                                  |altsyncram_k2b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 162         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_28p:auto_generated|altsyncram_k2b1:altsyncram2                    ; work                 ;
;                                  |cntr_49h:cntr3|                                            ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_28p:auto_generated|cntr_49h:cntr3                                 ; work                 ;
;                                  |cntr_epf:cntr1|                                            ; 10 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_28p:auto_generated|cntr_epf:cntr1                                 ; work                 ;
;                                     |cmpr_qgc:cmpr6|                                         ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_28p:auto_generated|cntr_epf:cntr1|cmpr_qgc:cmpr6                  ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_6|                                 ; 9 (0)        ; 8 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 7 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6                                                                              ; work                 ;
;                               |shift_taps_18p:auto_generated|                                ; 9 (1)        ; 8 (1)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (1)             ; 7 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_18p:auto_generated                                                ; work                 ;
;                                  |altsyncram_g2b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_18p:auto_generated|altsyncram_g2b1:altsyncram2                    ; work                 ;
;                                  |cntr_39h:cntr3|                                            ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_18p:auto_generated|cntr_39h:cntr3                                 ; work                 ;
;                                  |cntr_cpf:cntr1|                                            ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_18p:auto_generated|cntr_cpf:cntr1                                 ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_7|                                 ; 13 (0)       ; 7 (0)                     ; 0 (0)         ; 126         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 1 (0)             ; 6 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7                                                                              ; work                 ;
;                               |shift_taps_p6p:auto_generated|                                ; 13 (1)       ; 7 (1)                     ; 0 (0)         ; 126         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 1 (1)             ; 6 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_p6p:auto_generated                                                ; work                 ;
;                                  |altsyncram_e2b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 126         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_p6p:auto_generated|altsyncram_e2b1:altsyncram2                    ; work                 ;
;                                  |cntr_19h:cntr3|                                            ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_p6p:auto_generated|cntr_19h:cntr3                                 ; work                 ;
;                                  |cntr_bpf:cntr1|                                            ; 8 (8)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_p6p:auto_generated|cntr_bpf:cntr1                                 ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_8|                                 ; 13 (0)       ; 7 (0)                     ; 0 (0)         ; 108         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 1 (0)             ; 6 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8                                                                              ; work                 ;
;                               |shift_taps_o6p:auto_generated|                                ; 13 (1)       ; 7 (1)                     ; 0 (0)         ; 108         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 1 (1)             ; 6 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_o6p:auto_generated                                                ; work                 ;
;                                  |altsyncram_c2b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 108         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_o6p:auto_generated|altsyncram_c2b1:altsyncram2                    ; work                 ;
;                                  |cntr_09h:cntr3|                                            ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_o6p:auto_generated|cntr_09h:cntr3                                 ; work                 ;
;                                  |cntr_apf:cntr1|                                            ; 8 (8)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_o6p:auto_generated|cntr_apf:cntr1                                 ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_9|                                 ; 13 (0)       ; 7 (0)                     ; 0 (0)         ; 90          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9                                                                              ; work                 ;
;                               |shift_taps_q6p:auto_generated|                                ; 13 (1)       ; 7 (1)                     ; 0 (0)         ; 90          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (1)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_q6p:auto_generated                                                ; work                 ;
;                                  |altsyncram_b2b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 90          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_q6p:auto_generated|altsyncram_b2b1:altsyncram2                    ; work                 ;
;                                  |cntr_9pf:cntr1|                                            ; 8 (8)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_q6p:auto_generated|cntr_9pf:cntr1                                 ; work                 ;
;                                  |cntr_v8h:cntr3|                                            ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_q6p:auto_generated|cntr_v8h:cntr3                                 ; work                 ;
;                         |lpm_abs_h0a:my_abs_den|                                             ; 79 (79)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 34 (34)          ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|lpm_abs_h0a:my_abs_den                                                                                                             ; work                 ;
;                         |lpm_abs_p0a:my_abs_num|                                             ; 74 (74)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 9 (9)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|lpm_abs_p0a:my_abs_num                                                                                                             ; work                 ;
;          |DIV:div_2|                                                                         ; 2527 (45)    ; 1030 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1493 (45)    ; 234 (0)           ; 800 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2                                                                                                                                                                                                                                        ; work                 ;
;             |Div:div_Div_0|                                                                  ; 2482 (0)     ; 1030 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1448 (0)     ; 234 (0)           ; 800 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0                                                                                                                                                                                                                          ; work                 ;
;                |lpm_divide:LPM_DIVIDE_component|                                             ; 2482 (0)     ; 1030 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1448 (0)     ; 234 (0)           ; 800 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                                          ; work                 ;
;                   |lpm_divide_f9u:auto_generated|                                            ; 2482 (0)     ; 1030 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1448 (0)     ; 234 (0)           ; 800 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated                                                                                                                                                            ; work                 ;
;                      |abs_divider_s2i:divider|                                               ; 2482 (65)    ; 1030 (16)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1448 (34)    ; 234 (15)          ; 800 (16)         ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider                                                                                                                                    ; work                 ;
;                         |alt_u_div_40h:divider|                                              ; 2330 (2329)  ; 1014 (1014)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1312 (1311)  ; 219 (219)         ; 799 (799)        ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider                                                                                                              ; work                 ;
;                            |add_sub_8pc:add_sub_1|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|add_sub_8pc:add_sub_1                                                                                        ; work                 ;
;                         |lpm_abs_h0a:my_abs_den|                                             ; 73 (73)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 35 (35)          ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|lpm_abs_h0a:my_abs_den                                                                                                             ; work                 ;
;                         |lpm_abs_p0a:my_abs_num|                                             ; 73 (73)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 9 (9)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|lpm_abs_p0a:my_abs_num                                                                                                             ; work                 ;
;          |MUL:mul_0|                                                                         ; 161 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 161 (53)     ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_0                                                                                                                                                                                                                                        ; work                 ;
;             |lpm_mult:Mult0|                                                                 ; 108 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_0|lpm_mult:Mult0                                                                                                                                                                                                                         ; work                 ;
;                |mult_b6t:auto_generated|                                                     ; 108 (108)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_0|lpm_mult:Mult0|mult_b6t:auto_generated                                                                                                                                                                                                 ; work                 ;
;          |MUL:mul_1|                                                                         ; 161 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 160 (53)     ; 0 (0)             ; 1 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_1                                                                                                                                                                                                                                        ; work                 ;
;             |lpm_mult:Mult0|                                                                 ; 108 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 1 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_1|lpm_mult:Mult0                                                                                                                                                                                                                         ; work                 ;
;                |mult_b6t:auto_generated|                                                     ; 108 (108)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 1 (1)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_1|lpm_mult:Mult0|mult_b6t:auto_generated                                                                                                                                                                                                 ; work                 ;
;          |MUL:mul_2|                                                                         ; 161 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 161 (53)     ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_2                                                                                                                                                                                                                                        ; work                 ;
;             |lpm_mult:Mult0|                                                                 ; 108 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_2|lpm_mult:Mult0                                                                                                                                                                                                                         ; work                 ;
;                |mult_b6t:auto_generated|                                                     ; 108 (108)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_2|lpm_mult:Mult0|mult_b6t:auto_generated                                                                                                                                                                                                 ; work                 ;
;          |MUL:mul_3|                                                                         ; 161 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 161 (53)     ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_3                                                                                                                                                                                                                                        ; work                 ;
;             |lpm_mult:Mult0|                                                                 ; 108 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_3|lpm_mult:Mult0                                                                                                                                                                                                                         ; work                 ;
;                |mult_b6t:auto_generated|                                                     ; 108 (108)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_3|lpm_mult:Mult0|mult_b6t:auto_generated                                                                                                                                                                                                 ; work                 ;
;          |MUL:mul_4|                                                                         ; 160 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 160 (52)     ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_4                                                                                                                                                                                                                                        ; work                 ;
;             |lpm_mult:Mult0|                                                                 ; 108 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_4|lpm_mult:Mult0                                                                                                                                                                                                                         ; work                 ;
;                |mult_b6t:auto_generated|                                                     ; 108 (108)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_4|lpm_mult:Mult0|mult_b6t:auto_generated                                                                                                                                                                                                 ; work                 ;
;          |MUL:mul_5|                                                                         ; 160 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 160 (52)     ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_5                                                                                                                                                                                                                                        ; work                 ;
;             |lpm_mult:Mult0|                                                                 ; 108 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_5|lpm_mult:Mult0                                                                                                                                                                                                                         ; work                 ;
;                |mult_b6t:auto_generated|                                                     ; 108 (108)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_5|lpm_mult:Mult0|mult_b6t:auto_generated                                                                                                                                                                                                 ; work                 ;
;       |PerspectiveTransformer:perspective_transformer|                                       ; 5935 (373)   ; 1781 (113)                ; 0 (0)         ; 1098        ; 12   ; 24           ; 0       ; 12        ; 0    ; 0            ; 4153 (274)   ; 322 (36)          ; 1460 (60)        ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer                                                                                                                                                                                                                                  ; work                 ;
;          |DIV2:div_0|                                                                        ; 2617 (48)    ; 1099 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1507 (41)    ; 243 (0)           ; 867 (7)          ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0                                                                                                                                                                                                                       ; work                 ;
;             |Div:div_Div_0|                                                                  ; 2569 (0)     ; 1099 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1466 (0)     ; 243 (0)           ; 860 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0                                                                                                                                                                                                         ; work                 ;
;                |lpm_divide:LPM_DIVIDE_component|                                             ; 2569 (0)     ; 1099 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1466 (0)     ; 243 (0)           ; 860 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                         ; work                 ;
;                   |lpm_divide_f9u:auto_generated|                                            ; 2569 (0)     ; 1099 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1466 (0)     ; 243 (0)           ; 860 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated                                                                                                                                           ; work                 ;
;                      |abs_divider_s2i:divider|                                               ; 2569 (65)    ; 1099 (16)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1466 (38)    ; 243 (15)          ; 860 (12)         ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider                                                                                                                   ; work                 ;
;                         |alt_u_div_40h:divider|                                              ; 2447 (2446)  ; 1083 (1083)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1360 (1359)  ; 228 (228)         ; 859 (859)        ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider                                                                                             ; work                 ;
;                            |add_sub_8pc:add_sub_1|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|add_sub_8pc:add_sub_1                                                                       ; work                 ;
;                         |lpm_abs_p0a:my_abs_num|                                             ; 80 (80)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 12 (12)          ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|lpm_abs_p0a:my_abs_num                                                                                            ; work                 ;
;          |DIV2:div_1|                                                                        ; 2478 (48)    ; 569 (0)                   ; 0 (0)         ; 1098        ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1772 (41)    ; 43 (0)            ; 663 (7)          ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1                                                                                                                                                                                                                       ; work                 ;
;             |Div:div_Div_0|                                                                  ; 2430 (0)     ; 569 (0)                   ; 0 (0)         ; 1098        ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1731 (0)     ; 43 (0)            ; 656 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0                                                                                                                                                                                                         ; work                 ;
;                |lpm_divide:LPM_DIVIDE_component|                                             ; 2430 (0)     ; 569 (0)                   ; 0 (0)         ; 1098        ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1731 (0)     ; 43 (0)            ; 656 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                         ; work                 ;
;                   |lpm_divide_f9u:auto_generated|                                            ; 2430 (0)     ; 569 (0)                   ; 0 (0)         ; 1098        ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1731 (0)     ; 43 (0)            ; 656 (0)          ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated                                                                                                                                           ; work                 ;
;                      |abs_divider_s2i:divider|                                               ; 2430 (64)    ; 569 (16)                  ; 0 (0)         ; 1098        ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1731 (33)    ; 43 (13)           ; 656 (18)         ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider                                                                                                                   ; work                 ;
;                         |alt_u_div_40h:divider|                                              ; 2223 (2060)  ; 553 (459)                 ; 0 (0)         ; 1098        ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1580 (1513)  ; 30 (30)           ; 613 (517)        ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider                                                                                             ; work                 ;
;                            |add_sub_8pc:add_sub_1|                                           ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|add_sub_8pc:add_sub_1                                                                       ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_0|                                 ; 16 (0)       ; 9 (0)                     ; 0 (0)         ; 56          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0                                                             ; work                 ;
;                               |shift_taps_vnp:auto_generated|                                ; 16 (0)       ; 9 (1)                     ; 0 (0)         ; 56          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_vnp:auto_generated                               ; work                 ;
;                                  |altsyncram_22b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 56          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_vnp:auto_generated|altsyncram_22b1:altsyncram2   ; work                 ;
;                                  |cntr_gah:cntr3|                                            ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_vnp:auto_generated|cntr_gah:cntr3                ; work                 ;
;                                  |cntr_qqf:cntr1|                                            ; 10 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_vnp:auto_generated|cntr_qqf:cntr1                ; work                 ;
;                                     |cmpr_qgc:cmpr6|                                         ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_vnp:auto_generated|cntr_qqf:cntr1|cmpr_qgc:cmpr6 ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_10|                                ; 7 (0)        ; 6 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10                                                            ; work                 ;
;                               |shift_taps_tnp:auto_generated|                                ; 7 (0)        ; 6 (1)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_tnp:auto_generated                              ; work                 ;
;                                  |altsyncram_q1b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_tnp:auto_generated|altsyncram_q1b1:altsyncram2  ; work                 ;
;                                  |cntr_7pf:cntr1|                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_tnp:auto_generated|cntr_7pf:cntr1               ; work                 ;
;                                  |cntr_u8h:cntr3|                                            ; 5 (5)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_tnp:auto_generated|cntr_u8h:cntr3               ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_11|                                ; 9 (0)        ; 5 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 5 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11                                                            ; work                 ;
;                               |shift_taps_hmp:auto_generated|                                ; 9 (0)        ; 5 (1)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 5 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_hmp:auto_generated                              ; work                 ;
;                                  |altsyncram_2va1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_hmp:auto_generated|altsyncram_2va1:altsyncram2  ; work                 ;
;                                  |cntr_6pf:cntr1|                                            ; 5 (5)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_hmp:auto_generated|cntr_6pf:cntr1               ; work                 ;
;                                  |cntr_s8h:cntr3|                                            ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_hmp:auto_generated|cntr_s8h:cntr3               ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_1|                                 ; 16 (0)       ; 9 (0)                     ; 0 (0)         ; 130         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1                                                             ; work                 ;
;                               |shift_taps_bpp:auto_generated|                                ; 16 (0)       ; 9 (1)                     ; 0 (0)         ; 130         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_bpp:auto_generated                               ; work                 ;
;                                  |altsyncram_q4b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 130         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_bpp:auto_generated|altsyncram_q4b1:altsyncram2   ; work                 ;
;                                  |cntr_fah:cntr3|                                            ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_bpp:auto_generated|cntr_fah:cntr3                ; work                 ;
;                                  |cntr_pqf:cntr1|                                            ; 10 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_bpp:auto_generated|cntr_pqf:cntr1                ; work                 ;
;                                     |cmpr_qgc:cmpr6|                                         ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_bpp:auto_generated|cntr_pqf:cntr1|cmpr_qgc:cmpr6 ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_2|                                 ; 16 (0)       ; 9 (0)                     ; 0 (0)         ; 168         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2                                                             ; work                 ;
;                               |shift_taps_epp:auto_generated|                                ; 16 (0)       ; 9 (1)                     ; 0 (0)         ; 168         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_epp:auto_generated                               ; work                 ;
;                                  |altsyncram_05b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 168         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_epp:auto_generated|altsyncram_05b1:altsyncram2   ; work                 ;
;                                  |cntr_eah:cntr3|                                            ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_epp:auto_generated|cntr_eah:cntr3                ; work                 ;
;                                  |cntr_oqf:cntr1|                                            ; 10 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_epp:auto_generated|cntr_oqf:cntr1                ; work                 ;
;                                     |cmpr_qgc:cmpr6|                                         ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_epp:auto_generated|cntr_oqf:cntr1|cmpr_qgc:cmpr6 ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_3|                                 ; 16 (0)       ; 9 (0)                     ; 0 (0)         ; 132         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3                                                             ; work                 ;
;                               |shift_taps_cpp:auto_generated|                                ; 16 (0)       ; 9 (1)                     ; 0 (0)         ; 132         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_cpp:auto_generated                               ; work                 ;
;                                  |altsyncram_r4b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 132         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_cpp:auto_generated|altsyncram_r4b1:altsyncram2   ; work                 ;
;                                  |cntr_dah:cntr3|                                            ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_cpp:auto_generated|cntr_dah:cntr3                ; work                 ;
;                                  |cntr_nqf:cntr1|                                            ; 10 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_cpp:auto_generated|cntr_nqf:cntr1                ; work                 ;
;                                     |cmpr_qgc:cmpr6|                                         ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_cpp:auto_generated|cntr_nqf:cntr1|cmpr_qgc:cmpr6 ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_4|                                 ; 16 (0)       ; 9 (0)                     ; 0 (0)         ; 120         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4                                                             ; work                 ;
;                               |shift_taps_app:auto_generated|                                ; 16 (0)       ; 9 (1)                     ; 0 (0)         ; 120         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_app:auto_generated                               ; work                 ;
;                                  |altsyncram_o4b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 120         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_app:auto_generated|altsyncram_o4b1:altsyncram2   ; work                 ;
;                                  |cntr_cah:cntr3|                                            ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_app:auto_generated|cntr_cah:cntr3                ; work                 ;
;                                  |cntr_mqf:cntr1|                                            ; 10 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_app:auto_generated|cntr_mqf:cntr1                ; work                 ;
;                                     |cmpr_qgc:cmpr6|                                         ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_app:auto_generated|cntr_mqf:cntr1|cmpr_qgc:cmpr6 ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_5|                                 ; 16 (0)       ; 9 (0)                     ; 0 (0)         ; 108         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5                                                             ; work                 ;
;                               |shift_taps_9pp:auto_generated|                                ; 16 (0)       ; 9 (1)                     ; 0 (0)         ; 108         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_9pp:auto_generated                               ; work                 ;
;                                  |altsyncram_92b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 108         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_9pp:auto_generated|altsyncram_92b1:altsyncram2   ; work                 ;
;                                  |cntr_49h:cntr3|                                            ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_9pp:auto_generated|cntr_49h:cntr3                ; work                 ;
;                                  |cntr_epf:cntr1|                                            ; 10 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_9pp:auto_generated|cntr_epf:cntr1                ; work                 ;
;                                     |cmpr_qgc:cmpr6|                                         ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_9pp:auto_generated|cntr_epf:cntr1|cmpr_qgc:cmpr6 ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_6|                                 ; 9 (0)        ; 8 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6                                                             ; work                 ;
;                               |shift_taps_8pp:auto_generated|                                ; 9 (0)        ; 8 (1)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_8pp:auto_generated                               ; work                 ;
;                                  |altsyncram_52b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_8pp:auto_generated|altsyncram_52b1:altsyncram2   ; work                 ;
;                                  |cntr_39h:cntr3|                                            ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_8pp:auto_generated|cntr_39h:cntr3                ; work                 ;
;                                  |cntr_cpf:cntr1|                                            ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_8pp:auto_generated|cntr_cpf:cntr1                ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_7|                                 ; 13 (0)       ; 7 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7                                                             ; work                 ;
;                               |shift_taps_0op:auto_generated|                                ; 13 (0)       ; 7 (1)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_0op:auto_generated                               ; work                 ;
;                                  |altsyncram_32b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_0op:auto_generated|altsyncram_32b1:altsyncram2   ; work                 ;
;                                  |cntr_19h:cntr3|                                            ; 5 (5)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_0op:auto_generated|cntr_19h:cntr3                ; work                 ;
;                                  |cntr_bpf:cntr1|                                            ; 8 (8)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_0op:auto_generated|cntr_bpf:cntr1                ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_8|                                 ; 14 (0)       ; 7 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8                                                             ; work                 ;
;                               |shift_taps_1op:auto_generated|                                ; 14 (0)       ; 7 (1)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_1op:auto_generated                               ; work                 ;
;                                  |altsyncram_02b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_1op:auto_generated|altsyncram_02b1:altsyncram2   ; work                 ;
;                                  |cntr_09h:cntr3|                                            ; 6 (6)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_1op:auto_generated|cntr_09h:cntr3                ; work                 ;
;                                  |cntr_apf:cntr1|                                            ; 8 (8)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_1op:auto_generated|cntr_apf:cntr1                ; work                 ;
;                            |altshift_taps:DFFQuotient_rtl_9|                                 ; 13 (0)       ; 7 (0)                     ; 0 (0)         ; 60          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9                                                             ; work                 ;
;                               |shift_taps_unp:auto_generated|                                ; 13 (0)       ; 7 (1)                     ; 0 (0)         ; 60          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 8 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_unp:auto_generated                               ; work                 ;
;                                  |altsyncram_u1b1:altsyncram2|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 60          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_unp:auto_generated|altsyncram_u1b1:altsyncram2   ; work                 ;
;                                  |cntr_9pf:cntr1|                                            ; 8 (8)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_unp:auto_generated|cntr_9pf:cntr1                ; work                 ;
;                                  |cntr_v8h:cntr3|                                            ; 5 (5)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_unp:auto_generated|cntr_v8h:cntr3                ; work                 ;
;                         |lpm_abs_h0a:my_abs_den|                                             ; 76 (76)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 40 (40)          ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|lpm_abs_h0a:my_abs_den                                                                                            ; work                 ;
;                         |lpm_abs_p0a:my_abs_num|                                             ; 94 (94)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 12 (12)          ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|lpm_abs_p0a:my_abs_num                                                                                            ; work                 ;
;          |MUL2:mul_0|                                                                        ; 103 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 101 (53)     ; 0 (0)             ; 2 (2)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0                                                                                                                                                                                                                       ; work                 ;
;             |lpm_mult:Mult0|                                                                 ; 48 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0                                                                                                                                                                                                        ; work                 ;
;                |mult_66t:auto_generated|                                                     ; 48 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated                                                                                                                                                                                ; work                 ;
;          |MUL2:mul_1|                                                                        ; 103 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 103 (55)     ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1                                                                                                                                                                                                                       ; work                 ;
;             |lpm_mult:Mult0|                                                                 ; 48 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0                                                                                                                                                                                                        ; work                 ;
;                |mult_66t:auto_generated|                                                     ; 48 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated                                                                                                                                                                                ; work                 ;
;          |MUL2:mul_2|                                                                        ; 103 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 103 (55)     ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2                                                                                                                                                                                                                       ; work                 ;
;             |lpm_mult:Mult0|                                                                 ; 48 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0                                                                                                                                                                                                        ; work                 ;
;                |mult_66t:auto_generated|                                                     ; 48 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated                                                                                                                                                                                ; work                 ;
;          |MUL2:mul_3|                                                                        ; 103 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 101 (54)     ; 0 (0)             ; 2 (1)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3                                                                                                                                                                                                                       ; work                 ;
;             |lpm_mult:Mult0|                                                                 ; 48 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 1 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0                                                                                                                                                                                                        ; work                 ;
;                |mult_66t:auto_generated|                                                     ; 48 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 1 (1)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated                                                                                                                                                                                ; work                 ;
;          |MUL2:mul_4|                                                                        ; 96 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 96 (48)      ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4                                                                                                                                                                                                                       ; work                 ;
;             |lpm_mult:Mult0|                                                                 ; 48 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0                                                                                                                                                                                                        ; work                 ;
;                |mult_66t:auto_generated|                                                     ; 48 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated                                                                                                                                                                                ; work                 ;
;          |MUL2:mul_5|                                                                        ; 96 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 96 (48)      ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5                                                                                                                                                                                                                       ; work                 ;
;             |lpm_mult:Mult0|                                                                 ; 48 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0                                                                                                                                                                                                        ; work                 ;
;                |mult_66t:auto_generated|                                                     ; 48 (48)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated                                                                                                                                                                                ; work                 ;
;    |Image_Loader_Wrapper:image_loader_wrapper|                                               ; 119 (0)      ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 47 (0)            ; 44 (0)           ; |DE2_115_CAMERA|Image_Loader_Wrapper:image_loader_wrapper                                                                                                                                                                                                                                                               ; work                 ;
;       |Image_Loader:image_loader_wrapper_0|                                                  ; 35 (35)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 25 (25)           ; 5 (5)            ; |DE2_115_CAMERA|Image_Loader_Wrapper:image_loader_wrapper|Image_Loader:image_loader_wrapper_0                                                                                                                                                                                                                           ; work                 ;
;       |Image_Loader_Wrapper_mm_interconnect_0:mm_interconnect_0|                             ; 16 (0)       ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 8 (0)             ; 5 (0)            ; |DE2_115_CAMERA|Image_Loader_Wrapper:image_loader_wrapper|Image_Loader_Wrapper_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                      ; Image_Loader_Wrapper ;
;          |altera_merlin_master_translator:image_loader_wrapper_0_avalon_master_0_translator| ; 3 (3)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115_CAMERA|Image_Loader_Wrapper:image_loader_wrapper|Image_Loader_Wrapper_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:image_loader_wrapper_0_avalon_master_0_translator                                                                                                                    ; Image_Loader_Wrapper ;
;          |altera_merlin_slave_translator:uart_0_s1_translator|                               ; 13 (13)      ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 4 (4)            ; |DE2_115_CAMERA|Image_Loader_Wrapper:image_loader_wrapper|Image_Loader_Wrapper_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator                                                                                                                                                  ; Image_Loader_Wrapper ;
;       |Image_Loader_Wrapper_uart_0:uart_0|                                                   ; 65 (0)       ; 45 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 12 (0)            ; 33 (0)           ; |DE2_115_CAMERA|Image_Loader_Wrapper:image_loader_wrapper|Image_Loader_Wrapper_uart_0:uart_0                                                                                                                                                                                                                            ; Image_Loader_Wrapper ;
;          |Image_Loader_Wrapper_uart_0_regs:the_Image_Loader_Wrapper_uart_0_regs|             ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Image_Loader_Wrapper:image_loader_wrapper|Image_Loader_Wrapper_uart_0:uart_0|Image_Loader_Wrapper_uart_0_regs:the_Image_Loader_Wrapper_uart_0_regs                                                                                                                                                      ; Image_Loader_Wrapper ;
;          |Image_Loader_Wrapper_uart_0_rx:the_Image_Loader_Wrapper_uart_0_rx|                 ; 57 (55)      ; 37 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 12 (10)           ; 25 (25)          ; |DE2_115_CAMERA|Image_Loader_Wrapper:image_loader_wrapper|Image_Loader_Wrapper_uart_0:uart_0|Image_Loader_Wrapper_uart_0_rx:the_Image_Loader_Wrapper_uart_0_rx                                                                                                                                                          ; Image_Loader_Wrapper ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_115_CAMERA|Image_Loader_Wrapper:image_loader_wrapper|Image_Loader_Wrapper_uart_0:uart_0|Image_Loader_Wrapper_uart_0_rx:the_Image_Loader_Wrapper_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                      ; work                 ;
;       |altera_reset_controller:rst_controller|                                               ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115_CAMERA|Image_Loader_Wrapper:image_loader_wrapper|altera_reset_controller:rst_controller                                                                                                                                                                                                                        ; Image_Loader_Wrapper ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                        ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115_CAMERA|Image_Loader_Wrapper:image_loader_wrapper|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                             ; Image_Loader_Wrapper ;
;    |Median_Filter:medium_filter|                                                             ; 131 (57)     ; 70 (28)                   ; 0 (0)         ; 1595        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (29)      ; 0 (0)             ; 70 (28)          ; |DE2_115_CAMERA|Median_Filter:medium_filter                                                                                                                                                                                                                                                                             ; work                 ;
;       |altshift_taps:buffer_r_rtl_0|                                                         ; 37 (0)       ; 21 (0)                    ; 0 (0)         ; 798         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 21 (0)           ; |DE2_115_CAMERA|Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0                                                                                                                                                                                                                                                ; work                 ;
;          |shift_taps_a7n:auto_generated|                                                     ; 37 (0)       ; 21 (1)                    ; 0 (0)         ; 798         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 21 (0)           ; |DE2_115_CAMERA|Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated                                                                                                                                                                                                                  ; work                 ;
;             |altsyncram_s8b1:altsyncram2|                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 798         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|altsyncram_s8b1:altsyncram2                                                                                                                                                                                      ; work                 ;
;             |cntr_0eh:cntr3|                                                                 ; 12 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |DE2_115_CAMERA|Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_0eh:cntr3                                                                                                                                                                                                   ; work                 ;
;             |cntr_auf:cntr1|                                                                 ; 25 (22)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 10 (10)          ; |DE2_115_CAMERA|Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_auf:cntr1                                                                                                                                                                                                   ; work                 ;
;                |cmpr_7ic:cmpr4|                                                              ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_auf:cntr1|cmpr_7ic:cmpr4                                                                                                                                                                                    ; work                 ;
;       |altshift_taps:buffer_r_rtl_1|                                                         ; 37 (0)       ; 21 (0)                    ; 0 (0)         ; 797         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 21 (0)           ; |DE2_115_CAMERA|Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1                                                                                                                                                                                                                                                ; work                 ;
;          |shift_taps_r7n:auto_generated|                                                     ; 37 (0)       ; 21 (1)                    ; 0 (0)         ; 797         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 21 (0)           ; |DE2_115_CAMERA|Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated                                                                                                                                                                                                                  ; work                 ;
;             |altsyncram_q8b1:altsyncram2|                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 797         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|altsyncram_q8b1:altsyncram2                                                                                                                                                                                      ; work                 ;
;             |cntr_9uf:cntr1|                                                                 ; 25 (22)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 10 (10)          ; |DE2_115_CAMERA|Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_9uf:cntr1                                                                                                                                                                                                   ; work                 ;
;                |cmpr_7ic:cmpr6|                                                              ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_9uf:cntr1|cmpr_7ic:cmpr6                                                                                                                                                                                    ; work                 ;
;             |cntr_vdh:cntr3|                                                                 ; 12 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |DE2_115_CAMERA|Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_vdh:cntr3                                                                                                                                                                                                   ; work                 ;
;    |RAM_Controller:ram_controller|                                                           ; 31 (28)      ; 15 (14)                   ; 0 (0)         ; 393216      ; 48   ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (14)      ; 1 (0)             ; 14 (14)          ; |DE2_115_CAMERA|RAM_Controller:ram_controller                                                                                                                                                                                                                                                                           ; work                 ;
;       |RAM_image:ram_imgae|                                                                  ; 3 (0)        ; 1 (0)                     ; 0 (0)         ; 393216      ; 48   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 0 (0)            ; |DE2_115_CAMERA|RAM_Controller:ram_controller|RAM_image:ram_imgae                                                                                                                                                                                                                                                       ; work                 ;
;          |altsyncram:altsyncram_component|                                                   ; 3 (0)        ; 1 (0)                     ; 0 (0)         ; 393216      ; 48   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 0 (0)            ; |DE2_115_CAMERA|RAM_Controller:ram_controller|RAM_image:ram_imgae|altsyncram:altsyncram_component                                                                                                                                                                                                                       ; work                 ;
;             |altsyncram_5sf1:auto_generated|                                                 ; 3 (1)        ; 1 (1)                     ; 0 (0)         ; 393216      ; 48   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 0 (0)            ; |DE2_115_CAMERA|RAM_Controller:ram_controller|RAM_image:ram_imgae|altsyncram:altsyncram_component|altsyncram_5sf1:auto_generated                                                                                                                                                                                        ; work                 ;
;                |decode_jsa:decode3|                                                          ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|RAM_Controller:ram_controller|RAM_image:ram_imgae|altsyncram:altsyncram_component|altsyncram_5sf1:auto_generated|decode_jsa:decode3                                                                                                                                                                     ; work                 ;
;    |RAW2RGB:u4|                                                                              ; 289 (274)    ; 123 (113)                 ; 0 (0)         ; 28728       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 166 (161)    ; 13 (13)           ; 110 (100)        ; |DE2_115_CAMERA|RAW2RGB:u4                                                                                                                                                                                                                                                                                              ; work                 ;
;       |Line_Buffer:L1|                                                                       ; 15 (0)       ; 10 (0)                    ; 0 (0)         ; 28728       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_115_CAMERA|RAW2RGB:u4|Line_Buffer:L1                                                                                                                                                                                                                                                                               ; work                 ;
;          |altshift_taps:altshift_taps_component|                                             ; 15 (0)       ; 10 (0)                    ; 0 (0)         ; 28728       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_115_CAMERA|RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component                                                                                                                                                                                                                                         ; work                 ;
;             |shift_taps_4cs:auto_generated|                                                  ; 15 (0)       ; 10 (0)                    ; 0 (0)         ; 28728       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_115_CAMERA|RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated                                                                                                                                                                                                           ; work                 ;
;                |altsyncram_bka1:altsyncram2|                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 28728       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|altsyncram_bka1:altsyncram2                                                                                                                                                                               ; work                 ;
;                |cntr_auf:cntr1|                                                              ; 15 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 10 (10)          ; |DE2_115_CAMERA|RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|cntr_auf:cntr1                                                                                                                                                                                            ; work                 ;
;                   |cmpr_7ic:cmpr4|                                                           ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|cntr_auf:cntr1|cmpr_7ic:cmpr4                                                                                                                                                                             ; work                 ;
;    |Reset_Delay:u2|                                                                          ; 53 (53)      ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 37 (37)          ; |DE2_115_CAMERA|Reset_Delay:u2                                                                                                                                                                                                                                                                                          ; work                 ;
;    |SEG7_LUT_8:u5|                                                                           ; 56 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|SEG7_LUT_8:u5                                                                                                                                                                                                                                                                                           ; work                 ;
;       |SEG7_LUT:u0|                                                                          ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|SEG7_LUT_8:u5|SEG7_LUT:u0                                                                                                                                                                                                                                                                               ; work                 ;
;       |SEG7_LUT:u1|                                                                          ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|SEG7_LUT_8:u5|SEG7_LUT:u1                                                                                                                                                                                                                                                                               ; work                 ;
;       |SEG7_LUT:u2|                                                                          ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|SEG7_LUT_8:u5|SEG7_LUT:u2                                                                                                                                                                                                                                                                               ; work                 ;
;       |SEG7_LUT:u3|                                                                          ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|SEG7_LUT_8:u5|SEG7_LUT:u3                                                                                                                                                                                                                                                                               ; work                 ;
;       |SEG7_LUT:u4|                                                                          ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|SEG7_LUT_8:u5|SEG7_LUT:u4                                                                                                                                                                                                                                                                               ; work                 ;
;       |SEG7_LUT:u5|                                                                          ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|SEG7_LUT_8:u5|SEG7_LUT:u5                                                                                                                                                                                                                                                                               ; work                 ;
;       |SEG7_LUT:u6|                                                                          ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|SEG7_LUT_8:u5|SEG7_LUT:u6                                                                                                                                                                                                                                                                               ; work                 ;
;       |SEG7_LUT:u7|                                                                          ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|SEG7_LUT_8:u5|SEG7_LUT:u7                                                                                                                                                                                                                                                                               ; work                 ;
;    |Sdram_Control:u7|                                                                        ; 950 (279)    ; 719 (165)                 ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 231 (106)    ; 259 (38)          ; 460 (136)        ; |DE2_115_CAMERA|Sdram_Control:u7                                                                                                                                                                                                                                                                                        ; work                 ;
;       |Sdram_RD_FIFO:u_read1_fifo|                                                           ; 143 (0)      ; 117 (0)                   ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 58 (0)            ; 59 (0)           ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo                                                                                                                                                                                                                                                             ; work                 ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                 ; 143 (0)      ; 117 (0)                   ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 58 (0)            ; 59 (0)           ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                           ; work                 ;
;             |dcfifo_ejj1:auto_generated|                                                     ; 143 (42)     ; 117 (30)                  ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (10)      ; 58 (25)           ; 59 (4)           ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated                                                                                                                                                                                ; work                 ;
;                |a_gray2bin_6ib:wrptr_g_gray2bin|                                             ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|a_gray2bin_6ib:wrptr_g_gray2bin                                                                                                                                                ; work                 ;
;                |a_gray2bin_6ib:ws_dgrp_gray2bin|                                             ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|a_gray2bin_6ib:ws_dgrp_gray2bin                                                                                                                                                ; work                 ;
;                |a_graycounter_1lc:wrptr_g1p|                                                 ; 19 (19)      ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                    ; work                 ;
;                |a_graycounter_477:rdptr_g1p|                                                 ; 19 (19)      ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|a_graycounter_477:rdptr_g1p                                                                                                                                                    ; work                 ;
;                |alt_synch_pipe_qld:rs_dgwp|                                                  ; 20 (0)       ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|alt_synch_pipe_qld:rs_dgwp                                                                                                                                                     ; work                 ;
;                   |dffpipe_pe9:dffpipe12|                                                    ; 20 (20)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe12                                                                                                                               ; work                 ;
;                |alt_synch_pipe_rld:ws_dgrp|                                                  ; 20 (0)       ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 4 (0)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|alt_synch_pipe_rld:ws_dgrp                                                                                                                                                     ; work                 ;
;                   |dffpipe_qe9:dffpipe16|                                                    ; 20 (20)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 4 (4)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                               ; work                 ;
;                |altsyncram_4l31:fifo_ram|                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|altsyncram_4l31:fifo_ram                                                                                                                                                       ; work                 ;
;                |cmpr_n76:rdempty_eq_comp|                                                    ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|cmpr_n76:rdempty_eq_comp                                                                                                                                                       ; work                 ;
;                |cmpr_n76:wrfull_eq_comp|                                                     ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                        ; work                 ;
;                |cntr_54e:cntr_b|                                                             ; 3 (3)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|cntr_54e:cntr_b                                                                                                                                                                ; work                 ;
;                |dffpipe_oe9:ws_brp|                                                          ; 9 (9)        ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                             ; work                 ;
;                |dffpipe_oe9:ws_bwp|                                                          ; 9 (9)        ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                             ; work                 ;
;       |Sdram_RD_FIFO:u_read2_fifo|                                                           ; 136 (0)      ; 117 (0)                   ; 0 (0)         ; 9216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 50 (0)            ; 67 (0)           ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo                                                                                                                                                                                                                                                             ; work                 ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                 ; 136 (0)      ; 117 (0)                   ; 0 (0)         ; 9216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 50 (0)            ; 67 (0)           ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                           ; work                 ;
;             |dcfifo_ejj1:auto_generated|                                                     ; 136 (40)     ; 117 (30)                  ; 0 (0)         ; 9216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (5)       ; 50 (20)           ; 67 (9)           ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated                                                                                                                                                                                ; work                 ;
;                |a_gray2bin_6ib:wrptr_g_gray2bin|                                             ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|a_gray2bin_6ib:wrptr_g_gray2bin                                                                                                                                                ; work                 ;
;                |a_gray2bin_6ib:ws_dgrp_gray2bin|                                             ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|a_gray2bin_6ib:ws_dgrp_gray2bin                                                                                                                                                ; work                 ;
;                |a_graycounter_1lc:wrptr_g1p|                                                 ; 19 (19)      ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                    ; work                 ;
;                |a_graycounter_477:rdptr_g1p|                                                 ; 19 (19)      ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|a_graycounter_477:rdptr_g1p                                                                                                                                                    ; work                 ;
;                |alt_synch_pipe_qld:rs_dgwp|                                                  ; 20 (0)       ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 7 (0)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|alt_synch_pipe_qld:rs_dgwp                                                                                                                                                     ; work                 ;
;                   |dffpipe_pe9:dffpipe12|                                                    ; 20 (20)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 7 (7)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe12                                                                                                                               ; work                 ;
;                |alt_synch_pipe_rld:ws_dgrp|                                                  ; 20 (0)       ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 3 (0)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|alt_synch_pipe_rld:ws_dgrp                                                                                                                                                     ; work                 ;
;                   |dffpipe_qe9:dffpipe16|                                                    ; 20 (20)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 3 (3)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                               ; work                 ;
;                |altsyncram_4l31:fifo_ram|                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|altsyncram_4l31:fifo_ram                                                                                                                                                       ; work                 ;
;                |cmpr_n76:rdempty_eq_comp|                                                    ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|cmpr_n76:rdempty_eq_comp                                                                                                                                                       ; work                 ;
;                |cmpr_n76:wrfull_eq_comp|                                                     ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                        ; work                 ;
;                |cntr_54e:cntr_b|                                                             ; 3 (3)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|cntr_54e:cntr_b                                                                                                                                                                ; work                 ;
;                |dffpipe_oe9:ws_brp|                                                          ; 9 (9)        ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                             ; work                 ;
;                |dffpipe_oe9:ws_bwp|                                                          ; 9 (9)        ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                             ; work                 ;
;       |Sdram_WR_FIFO:u_write1_fifo|                                                          ; 125 (0)      ; 107 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 46 (0)            ; 61 (0)           ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo                                                                                                                                                                                                                                                            ; work                 ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                 ; 125 (0)      ; 107 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 46 (0)            ; 61 (0)           ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                          ; work                 ;
;             |dcfifo_lhh1:auto_generated|                                                     ; 125 (39)     ; 107 (28)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (9)       ; 46 (19)           ; 61 (6)           ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated                                                                                                                                                                               ; work                 ;
;                |a_gray2bin_ugb:rdptr_g_gray2bin|                                             ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                                                                               ; work                 ;
;                |a_gray2bin_ugb:rs_dgwp_gray2bin|                                             ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                                                                               ; work                 ;
;                |a_graycounter_ojc:wrptr_g1p|                                                 ; 17 (17)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 14 (14)          ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p                                                                                                                                                   ; work                 ;
;                |a_graycounter_t57:rdptr_g1p|                                                 ; 18 (18)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 15 (15)          ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                                                                                   ; work                 ;
;                |alt_synch_pipe_ikd:rs_dgwp|                                                  ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp                                                                                                                                                    ; work                 ;
;                   |dffpipe_hd9:dffpipe13|                                                    ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13                                                                                                                              ; work                 ;
;                |alt_synch_pipe_jkd:ws_dgrp|                                                  ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp                                                                                                                                                    ; work                 ;
;                   |dffpipe_id9:dffpipe16|                                                    ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16                                                                                                                              ; work                 ;
;                |altsyncram_rj31:fifo_ram|                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|altsyncram_rj31:fifo_ram                                                                                                                                                      ; work                 ;
;                |cmpr_f66:rdempty_eq_comp|                                                    ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                      ; work                 ;
;                |cmpr_f66:wrfull_eq_comp|                                                     ; 5 (5)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                                                       ; work                 ;
;                |cntr_54e:cntr_b|                                                             ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cntr_54e:cntr_b                                                                                                                                                               ; work                 ;
;                |dffpipe_gd9:rs_brp|                                                          ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|dffpipe_gd9:rs_brp                                                                                                                                                            ; work                 ;
;                |dffpipe_gd9:rs_bwp|                                                          ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                            ; work                 ;
;       |Sdram_WR_FIFO:u_write2_fifo|                                                          ; 128 (0)      ; 107 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 45 (0)            ; 62 (0)           ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo                                                                                                                                                                                                                                                            ; work                 ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                 ; 128 (0)      ; 107 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 45 (0)            ; 62 (0)           ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                          ; work                 ;
;             |dcfifo_lhh1:auto_generated|                                                     ; 128 (39)     ; 107 (28)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (8)       ; 45 (21)           ; 62 (7)           ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated                                                                                                                                                                               ; work                 ;
;                |a_gray2bin_ugb:rdptr_g_gray2bin|                                             ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                                                                               ; work                 ;
;                |a_gray2bin_ugb:rs_dgwp_gray2bin|                                             ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                                                                               ; work                 ;
;                |a_graycounter_ojc:wrptr_g1p|                                                 ; 17 (17)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p                                                                                                                                                   ; work                 ;
;                |a_graycounter_t57:rdptr_g1p|                                                 ; 18 (18)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 14 (14)          ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                                                                                   ; work                 ;
;                |alt_synch_pipe_ikd:rs_dgwp|                                                  ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 11 (0)           ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp                                                                                                                                                    ; work                 ;
;                   |dffpipe_hd9:dffpipe13|                                                    ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 11 (11)          ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13                                                                                                                              ; work                 ;
;                |alt_synch_pipe_jkd:ws_dgrp|                                                  ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp                                                                                                                                                    ; work                 ;
;                   |dffpipe_id9:dffpipe16|                                                    ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16                                                                                                                              ; work                 ;
;                |altsyncram_rj31:fifo_ram|                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|altsyncram_rj31:fifo_ram                                                                                                                                                      ; work                 ;
;                |cmpr_f66:rdempty_eq_comp|                                                    ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                      ; work                 ;
;                |cmpr_f66:wrfull_eq_comp|                                                     ; 5 (5)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                                                       ; work                 ;
;                |cntr_54e:cntr_b|                                                             ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cntr_54e:cntr_b                                                                                                                                                               ; work                 ;
;                |dffpipe_gd9:rs_brp|                                                          ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|dffpipe_gd9:rs_brp                                                                                                                                                            ; work                 ;
;                |dffpipe_gd9:rs_bwp|                                                          ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |DE2_115_CAMERA|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                            ; work                 ;
;       |command:u_command|                                                                    ; 68 (68)      ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 7 (7)             ; 44 (44)          ; |DE2_115_CAMERA|Sdram_Control:u7|command:u_command                                                                                                                                                                                                                                                                      ; work                 ;
;       |control_interface:u_control_interface|                                                ; 81 (81)      ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 15 (15)           ; 42 (42)          ; |DE2_115_CAMERA|Sdram_Control:u7|control_interface:u_control_interface                                                                                                                                                                                                                                                  ; work                 ;
;    |Sram_Contoller:sram_control|                                                             ; 364 (127)    ; 256 (46)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (80)     ; 99 (1)            ; 158 (46)         ; |DE2_115_CAMERA|Sram_Contoller:sram_control                                                                                                                                                                                                                                                                             ; work                 ;
;       |SRAM_RD_FIFO:read_fifo|                                                               ; 118 (0)      ; 105 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 52 (0)            ; 53 (0)           ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo                                                                                                                                                                                                                                                      ; work                 ;
;          |dcfifo:dcfifo_component|                                                           ; 118 (0)      ; 105 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 52 (0)            ; 53 (0)           ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                              ; work                 ;
;             |dcfifo_9lj1:auto_generated|                                                     ; 118 (33)     ; 105 (27)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (2)       ; 52 (19)           ; 53 (10)          ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated                                                                                                                                                                                                   ; work                 ;
;                |a_gray2bin_ugb:wrptr_g_gray2bin|                                             ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                                                                                                                                                                   ; work                 ;
;                |a_gray2bin_ugb:ws_dgrp_gray2bin|                                             ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                                                                                                                                                                   ; work                 ;
;                |a_graycounter_pjc:wrptr_g1p|                                                 ; 17 (17)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 13 (13)          ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                       ; work                 ;
;                |a_graycounter_t57:rdptr_g1p|                                                 ; 18 (18)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 14 (14)          ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                                                                                                       ; work                 ;
;                |alt_synch_pipe_mkd:rs_dgwp|                                                  ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|alt_synch_pipe_mkd:rs_dgwp                                                                                                                                                                        ; work                 ;
;                   |dffpipe_ld9:dffpipe5|                                                     ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|alt_synch_pipe_mkd:rs_dgwp|dffpipe_ld9:dffpipe5                                                                                                                                                   ; work                 ;
;                |alt_synch_pipe_nkd:ws_dgrp|                                                  ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 0 (0)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|alt_synch_pipe_nkd:ws_dgrp                                                                                                                                                                        ; work                 ;
;                   |dffpipe_md9:dffpipe8|                                                     ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 0 (0)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|alt_synch_pipe_nkd:ws_dgrp|dffpipe_md9:dffpipe8                                                                                                                                                   ; work                 ;
;                |altsyncram_sj31:fifo_ram|                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram                                                                                                                                                                          ; work                 ;
;                |cmpr_f66:rdempty_eq_comp|                                                    ; 5 (5)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                          ; work                 ;
;                |dffpipe_gd9:ws_brp|                                                          ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|dffpipe_gd9:ws_brp                                                                                                                                                                                ; work                 ;
;                |dffpipe_gd9:ws_bwp|                                                          ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|dffpipe_gd9:ws_bwp                                                                                                                                                                                ; work                 ;
;       |SRAM_WR_FIFO:write_fifo|                                                              ; 119 (0)      ; 105 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 46 (0)            ; 59 (0)           ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo                                                                                                                                                                                                                                                     ; work                 ;
;          |dcfifo:dcfifo_component|                                                           ; 119 (0)      ; 105 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 46 (0)            ; 59 (0)           ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                             ; work                 ;
;             |dcfifo_ohj1:auto_generated|                                                     ; 119 (37)     ; 105 (27)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (3)       ; 46 (20)           ; 59 (11)          ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated                                                                                                                                                                                                  ; work                 ;
;                |a_gray2bin_ugb:rdptr_g_gray2bin|                                             ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                                                                                                  ; work                 ;
;                |a_gray2bin_ugb:rs_dgwp_gray2bin|                                             ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                                                                                                  ; work                 ;
;                |a_graycounter_pjc:wrptr_g1p|                                                 ; 17 (17)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 14 (14)          ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                      ; work                 ;
;                |a_graycounter_t57:rdptr_g1p|                                                 ; 18 (18)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 15 (15)          ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                                                                                                      ; work                 ;
;                |alt_synch_pipe_kkd:rs_dgwp|                                                  ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|alt_synch_pipe_kkd:rs_dgwp                                                                                                                                                                       ; work                 ;
;                   |dffpipe_jd9:dffpipe9|                                                     ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe9                                                                                                                                                  ; work                 ;
;                |alt_synch_pipe_lkd:ws_dgrp|                                                  ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|alt_synch_pipe_lkd:ws_dgrp                                                                                                                                                                       ; work                 ;
;                   |dffpipe_kd9:dffpipe12|                                                    ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe12                                                                                                                                                 ; work                 ;
;                |altsyncram_sj31:fifo_ram|                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|altsyncram_sj31:fifo_ram                                                                                                                                                                         ; work                 ;
;                |cmpr_f66:rdempty_eq_comp|                                                    ; 5 (5)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                         ; work                 ;
;                |cmpr_f66:wrfull_eq_comp|                                                     ; 5 (5)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                                                                          ; work                 ;
;                |dffpipe_gd9:rs_brp|                                                          ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_brp                                                                                                                                                                               ; work                 ;
;                |dffpipe_gd9:rs_bwp|                                                          ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                               ; work                 ;
;    |VGA_Controller:u1|                                                                       ; 84 (84)      ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 2 (2)             ; 55 (55)          ; |DE2_115_CAMERA|VGA_Controller:u1                                                                                                                                                                                                                                                                                       ; work                 ;
;    |pll:u6|                                                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|pll:u6                                                                                                                                                                                                                                                                                                  ; work                 ;
;       |altpll:altpll_component|                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|pll:u6|altpll:altpll_component                                                                                                                                                                                                                                                                          ; work                 ;
;          |pll_altpll:auto_generated|                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|pll:u6|altpll:altpll_component|pll_altpll:auto_generated                                                                                                                                                                                                                                                ; work                 ;
+----------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK3_50     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_CTS      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_RTS      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLANK_N   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_SYNC_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D5M_RESET_N   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D5M_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D5M_STROBE    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; D5M_TRIGGER   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D5M_XCLKIN    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[5]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[7]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[11]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[16]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[17]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[18]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[19]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[20]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[21]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[22]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[23]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[24]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[25]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[26]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[27]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[28]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[29]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[30]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[31]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[0]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[1]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[3]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[4]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[5]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[6]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[7]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[8]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[9]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[10]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[11]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[13]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[14]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[15]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_SDATA     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[2]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[3]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[4]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[5]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[6]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[7]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[8]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[9]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[10]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[11]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[12]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[13]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[14]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[15]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[16]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[17]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D5M_FVAL      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D5M_PIXLCLK   ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; CLOCK2_50     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; KEY[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_LVAL      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[2]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[3]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[4]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[5]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[6]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[7]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[8]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[9]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[10]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[11]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D5M_D[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; UART_RXD      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50                                                                                                                                                                                                                ;                   ;         ;
; CLOCK3_50                                                                                                                                                                                                               ;                   ;         ;
; UART_RTS                                                                                                                                                                                                                ;                   ;         ;
; D5M_STROBE                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                              ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[0]~feeder                                                                                                                                                                              ; 0                 ; 6       ;
; DRAM_DQ[1]                                                                                                                                                                                                              ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[1]~feeder                                                                                                                                                                              ; 0                 ; 6       ;
; DRAM_DQ[2]                                                                                                                                                                                                              ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[2]                                                                                                                                                                                     ; 0                 ; 6       ;
; DRAM_DQ[3]                                                                                                                                                                                                              ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[3]                                                                                                                                                                                     ; 0                 ; 6       ;
; DRAM_DQ[4]                                                                                                                                                                                                              ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[4]~feeder                                                                                                                                                                              ; 1                 ; 6       ;
; DRAM_DQ[5]                                                                                                                                                                                                              ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[5]~feeder                                                                                                                                                                              ; 0                 ; 6       ;
; DRAM_DQ[6]                                                                                                                                                                                                              ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[6]~feeder                                                                                                                                                                              ; 1                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                                                                                              ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[7]~feeder                                                                                                                                                                              ; 0                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                                                                                              ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[8]~feeder                                                                                                                                                                              ; 0                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                                                                                              ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[9]~feeder                                                                                                                                                                              ; 0                 ; 6       ;
; DRAM_DQ[10]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[10]~feeder                                                                                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[11]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[11]                                                                                                                                                                                    ; 0                 ; 6       ;
; DRAM_DQ[12]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[12]~feeder                                                                                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[13]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[13]~feeder                                                                                                                                                                             ; 1                 ; 6       ;
; DRAM_DQ[14]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[14]~feeder                                                                                                                                                                             ; 1                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[16]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[16]                                                                                                                                                                                    ; 0                 ; 6       ;
; DRAM_DQ[17]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[17]                                                                                                                                                                                    ; 0                 ; 6       ;
; DRAM_DQ[18]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[18]~feeder                                                                                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[19]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[19]~feeder                                                                                                                                                                             ; 1                 ; 6       ;
; DRAM_DQ[20]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[20]~feeder                                                                                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[21]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[21]~feeder                                                                                                                                                                             ; 1                 ; 6       ;
; DRAM_DQ[22]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[22]~feeder                                                                                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[23]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[23]~feeder                                                                                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[24]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[24]~feeder                                                                                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[25]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[25]~feeder                                                                                                                                                                             ; 1                 ; 6       ;
; DRAM_DQ[26]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[26]~feeder                                                                                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[27]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[27]~feeder                                                                                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[28]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[28]                                                                                                                                                                                    ; 1                 ; 6       ;
; DRAM_DQ[29]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[29]~feeder                                                                                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[30]                                                                                                                                                                                                             ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[30]                                                                                                                                                                                    ; 0                 ; 6       ;
; DRAM_DQ[31]                                                                                                                                                                                                             ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                                                                              ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 1                 ; 6       ;
; SRAM_DQ[1]                                                                                                                                                                                                              ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 1                 ; 6       ;
; SRAM_DQ[2]                                                                                                                                                                                                              ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                                                                                                                                              ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 0                 ; 6       ;
; SRAM_DQ[4]                                                                                                                                                                                                              ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 1                 ; 6       ;
; SRAM_DQ[5]                                                                                                                                                                                                              ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 0                 ; 6       ;
; SRAM_DQ[6]                                                                                                                                                                                                              ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                                                                                                              ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 0                 ; 6       ;
; SRAM_DQ[8]                                                                                                                                                                                                              ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 0                 ; 6       ;
; SRAM_DQ[9]                                                                                                                                                                                                              ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 1                 ; 6       ;
; SRAM_DQ[10]                                                                                                                                                                                                             ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 0                 ; 6       ;
; SRAM_DQ[11]                                                                                                                                                                                                             ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 0                 ; 6       ;
; SRAM_DQ[12]                                                                                                                                                                                                             ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 0                 ; 6       ;
; SRAM_DQ[13]                                                                                                                                                                                                             ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 1                 ; 6       ;
; SRAM_DQ[14]                                                                                                                                                                                                             ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 0                 ; 6       ;
; SRAM_DQ[15]                                                                                                                                                                                                             ;                   ;         ;
;      - Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ram_block8a0                                                                      ; 0                 ; 6       ;
; D5M_SDATA                                                                                                                                                                                                               ;                   ;         ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK1~3                                                                                                                                                                       ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK2~1                                                                                                                                                                       ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK3~2                                                                                                                                                                       ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK4~9                                                                                                                                                                       ; 1                 ; 6       ;
; SW[0]                                                                                                                                                                                                                   ;                   ;         ;
;      - I2C_CCD_Config:u8|senosr_exposure~0                                                                                                                                                                              ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~1                                                                                                                                                                              ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~2                                                                                                                                                                              ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~3                                                                                                                                                                              ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~4                                                                                                                                                                              ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~5                                                                                                                                                                              ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~6                                                                                                                                                                              ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~7                                                                                                                                                                              ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~8                                                                                                                                                                              ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~9                                                                                                                                                                              ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~10                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~11                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~12                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~13                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~14                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~15                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~16                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~17                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~18                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~19                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~20                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~21                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~22                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~23                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~24                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~25                                                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~26                                                                                                                                                                             ; 0                 ; 6       ;
;      - LEDR[0]~output                                                                                                                                                                                                   ; 0                 ; 6       ;
; SW[1]                                                                                                                                                                                                                   ;                   ;         ;
;      - LEDR[1]~output                                                                                                                                                                                                   ; 0                 ; 6       ;
; SW[2]                                                                                                                                                                                                                   ;                   ;         ;
;      - LEDR[2]~output                                                                                                                                                                                                   ; 0                 ; 6       ;
; SW[3]                                                                                                                                                                                                                   ;                   ;         ;
;      - LEDR[3]~output                                                                                                                                                                                                   ; 1                 ; 6       ;
; SW[4]                                                                                                                                                                                                                   ;                   ;         ;
;      - LEDR[4]~output                                                                                                                                                                                                   ; 0                 ; 6       ;
; SW[5]                                                                                                                                                                                                                   ;                   ;         ;
;      - LEDR[5]~output                                                                                                                                                                                                   ; 1                 ; 6       ;
; SW[6]                                                                                                                                                                                                                   ;                   ;         ;
;      - LEDR[6]~output                                                                                                                                                                                                   ; 1                 ; 6       ;
; SW[7]                                                                                                                                                                                                                   ;                   ;         ;
;      - LEDR[7]~output                                                                                                                                                                                                   ; 0                 ; 6       ;
; SW[8]                                                                                                                                                                                                                   ;                   ;         ;
;      - LEDR[8]~output                                                                                                                                                                                                   ; 0                 ; 6       ;
; SW[9]                                                                                                                                                                                                                   ;                   ;         ;
;      - LEDR[9]~output                                                                                                                                                                                                   ; 1                 ; 6       ;
; SW[10]                                                                                                                                                                                                                  ;                   ;         ;
;      - LEDR[10]~output                                                                                                                                                                                                  ; 0                 ; 6       ;
; SW[11]                                                                                                                                                                                                                  ;                   ;         ;
;      - LEDR[11]~output                                                                                                                                                                                                  ; 0                 ; 6       ;
; SW[12]                                                                                                                                                                                                                  ;                   ;         ;
;      - LEDR[12]~output                                                                                                                                                                                                  ; 0                 ; 6       ;
; SW[13]                                                                                                                                                                                                                  ;                   ;         ;
;      - LEDR[13]~output                                                                                                                                                                                                  ; 0                 ; 6       ;
; SW[14]                                                                                                                                                                                                                  ;                   ;         ;
;      - LEDR[14]~output                                                                                                                                                                                                  ; 1                 ; 6       ;
; SW[15]                                                                                                                                                                                                                  ;                   ;         ;
;      - LEDR[15]~output                                                                                                                                                                                                  ; 0                 ; 6       ;
; SW[16]                                                                                                                                                                                                                  ;                   ;         ;
;      - I2C_CCD_Config:u8|Mux13~1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux13~6                                                                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux13~10                                                                                                                                                                                       ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux13~15                                                                                                                                                                                       ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux13~17                                                                                                                                                                                       ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux13~20                                                                                                                                                                                       ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux13~21                                                                                                                                                                                       ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux19~5                                                                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux19~6                                                                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux13~25                                                                                                                                                                                       ; 0                 ; 6       ;
;      - LEDR[16]~output                                                                                                                                                                                                  ; 0                 ; 6       ;
; SW[17]                                                                                                                                                                                                                  ;                   ;         ;
;      - LEDR[17]~output                                                                                                                                                                                                  ; 1                 ; 6       ;
; D5M_FVAL                                                                                                                                                                                                                ;                   ;         ;
;      - rCCD_FVAL~feeder                                                                                                                                                                                                 ; 1                 ; 6       ;
; D5M_PIXLCLK                                                                                                                                                                                                             ;                   ;         ;
;      - rCCD_FVAL                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[0]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|altsyncram_bka1:altsyncram2|ram_block3a0                                                                           ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|altsyncram_bka1:altsyncram2|ram_block3a2                                                                           ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|altsyncram_bka1:altsyncram2|ram_block3a5                                                                           ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|altsyncram_bka1:altsyncram2|ram_block3a8                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a0                                                 ; 0                 ; 6       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a0                                                 ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|cntr_auf:cntr1|counter_reg_bit[9]                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|cntr_auf:cntr1|counter_reg_bit[8]                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|cntr_auf:cntr1|counter_reg_bit[7]                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|cntr_auf:cntr1|counter_reg_bit[6]                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|cntr_auf:cntr1|counter_reg_bit[5]                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|cntr_auf:cntr1|counter_reg_bit[4]                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|cntr_auf:cntr1|counter_reg_bit[3]                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|cntr_auf:cntr1|counter_reg_bit[2]                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|cntr_auf:cntr1|counter_reg_bit[1]                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|cntr_auf:cntr1|counter_reg_bit[0]                                                                                  ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[1]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[2]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[3]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[4]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[5]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[6]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[7]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[8]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[9]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[10]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[11]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[12]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[13]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[14]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[15]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[16]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[17]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[18]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[19]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[20]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[21]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[22]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[23]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[24]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[25]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[26]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[27]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[28]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[29]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[30]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[31]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|pix_cntr_r[0]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|pix_cntr_r[1]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|pix_cntr_r[2]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|pix_cntr_r[3]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|pix_cntr_r[4]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|pix_cntr_r[5]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|pix_cntr_r[6]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|pix_cntr_r[7]                                                                                                                                                                        ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[1]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[2]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[3]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[4]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[5]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[6]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[7]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[8]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[9]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[10]                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[11]                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[12]                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[13]                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[14]                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[15]                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[0]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[0]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[1]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[2]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[3]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[4]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[5]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[6]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[7]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[8]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[9]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[10]                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[11]                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[12]                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[13]                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[14]                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[15]                                                                                                                                                                                        ; 1                 ; 0       ;
;      - RAW2RGB:u4|rBlue[2]                                                                                                                                                                                              ; 1                 ; 0       ;
;      - RAW2RGB:u4|rBlue[3]                                                                                                                                                                                              ; 1                 ; 0       ;
;      - RAW2RGB:u4|rBlue[4]                                                                                                                                                                                              ; 1                 ; 0       ;
;      - RAW2RGB:u4|rBlue[5]                                                                                                                                                                                              ; 1                 ; 0       ;
;      - RAW2RGB:u4|rBlue[6]                                                                                                                                                                                              ; 1                 ; 0       ;
;      - RAW2RGB:u4|rBlue[7]                                                                                                                                                                                              ; 1                 ; 0       ;
;      - RAW2RGB:u4|rBlue[8]                                                                                                                                                                                              ; 1                 ; 0       ;
;      - RAW2RGB:u4|rBlue[9]                                                                                                                                                                                              ; 1                 ; 0       ;
;      - RAW2RGB:u4|rBlue[10]                                                                                                                                                                                             ; 1                 ; 0       ;
;      - RAW2RGB:u4|rBlue[11]                                                                                                                                                                                             ; 1                 ; 0       ;
;      - RAW2RGB:u4|rBlue[1]                                                                                                                                                                                              ; 1                 ; 0       ;
;      - RAW2RGB:u4|rBlue[0]                                                                                                                                                                                              ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|altsyncram_q8b1:altsyncram2|ram_block5a0                                                                                  ; 0                 ; 6       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|altsyncram_s8b1:altsyncram2|ram_block5a0                                                                                  ; 0                 ; 6       ;
;      - CCD_Capture:u3|Pre_FVAL                                                                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mSTART                                                                                                                                                                                            ; 1                 ; 0       ;
;      - RAW2RGB:u4|oDval                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[9]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[8]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[7]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[6]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[8]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[7]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[5]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[4]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[6]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[5]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[3]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[2]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[4]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[3]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[1]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[0]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[2]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[1]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[0]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[9]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[8]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[7]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[6]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[8]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[7]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[5]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[4]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[6]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[5]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[3]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[2]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[4]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[3]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[1]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[0]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[2]                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[1]                            ; 1                 ; 0       ;
;      - RAW2RGB:u4|rRed[2]                                                                                                                                                                                               ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[0]                                                                             ; 1                 ; 0       ;
;      - RAW2RGB:u4|rRed[3]                                                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u4|rRed[4]                                                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u4|rRed[5]                                                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u4|rRed[6]                                                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u4|rRed[7]                                                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u4|rRed[8]                                                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u4|rRed[9]                                                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u4|rRed[10]                                                                                                                                                                                              ; 1                 ; 0       ;
;      - RAW2RGB:u4|rRed[11]                                                                                                                                                                                              ; 1                 ; 0       ;
;      - RAW2RGB:u4|rGreen[8]                                                                                                                                                                                             ; 1                 ; 0       ;
;      - RAW2RGB:u4|rGreen[3]                                                                                                                                                                                             ; 1                 ; 0       ;
;      - RAW2RGB:u4|rGreen[9]                                                                                                                                                                                             ; 1                 ; 0       ;
;      - RAW2RGB:u4|rGreen[4]                                                                                                                                                                                             ; 1                 ; 0       ;
;      - RAW2RGB:u4|rGreen[10]                                                                                                                                                                                            ; 1                 ; 0       ;
;      - RAW2RGB:u4|rGreen[5]                                                                                                                                                                                             ; 1                 ; 0       ;
;      - RAW2RGB:u4|rGreen[11]                                                                                                                                                                                            ; 1                 ; 0       ;
;      - RAW2RGB:u4|rGreen[6]                                                                                                                                                                                             ; 1                 ; 0       ;
;      - RAW2RGB:u4|rGreen[12]                                                                                                                                                                                            ; 1                 ; 0       ;
;      - RAW2RGB:u4|rGreen[7]                                                                                                                                                                                             ; 1                 ; 0       ;
;      - RAW2RGB:u4|rDval                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[8]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[8]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[6]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[6]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[7]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[7]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[4]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[4]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[5]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[5]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[2]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[2]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[3]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[3]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[0]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[0]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[1]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[1]                            ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d1[2]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d1[2]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d1[2]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cntr_54e:cntr_b|counter_reg_bit[0]                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[8]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[8]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[6]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[6]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[7]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[7]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[4]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[4]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[5]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[5]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[2]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[2]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[3]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[3]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[0]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[0]                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[1]                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[1]                            ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d2[2]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d2[2]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d2[2]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cntr_54e:cntr_b|counter_reg_bit[0]                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d1[3]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d1[3]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d1[3]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d2[3]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d2[3]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d2[3]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d1[4]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d1[4]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d1[4]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d2[4]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d2[4]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d2[4]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d1[5]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d1[5]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d1[5]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d2[5]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d2[5]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d2[5]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d1[6]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d1[6]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d1[6]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d2[6]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d2[6]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d2[6]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d1[7]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d1[7]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d1[7]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d2[7]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d2[7]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d2[7]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d1[8]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d1[8]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d1[8]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d2[8]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d2[8]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d2[8]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d1[9]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d1[9]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d1[9]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d2[9]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d2[9]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d2[9]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d1[10]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d1[10]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d1[10]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d2[10]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d2[10]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d2[10]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d1[11]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d1[11]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d1[11]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d2[11]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d2[11]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d2[11]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d1[1]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d1[0]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d1[1]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d1[0]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d1[1]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d1[0]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|valid_r                                                                                                                                                                              ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_success_r                                                                                                                                                                       ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[8]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[7]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[6]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[5]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[4]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[3]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[2]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[1]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[0]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[8]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[7]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[6]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[5]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[4]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[3]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[2]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[1]                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[0]                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|dval_ctrl                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_FVAL                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_LVAL                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|parity8                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[2]                                                                                                                                                                                      ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|parity8                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[3]                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[4]                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[5]                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[6]                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[7]                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[8]                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[9]                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[10]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[11]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[1]                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[0]                                                                                                                                                                                      ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|valid_r                                                                                                                                                                              ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|col_counter_r[9]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|col_counter_r[7]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|col_counter_r[6]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|col_counter_r[5]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|col_counter_r[8]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|col_counter_r[4]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|col_counter_r[3]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|col_counter_r[2]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|col_counter_r[1]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|col_counter_r[0]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|row_counter_r[8]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|row_counter_r[7]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|row_counter_r[5]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|row_counter_r[3]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|row_counter_r[9]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|row_counter_r[6]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|row_counter_r[4]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|row_counter_r[2]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|row_counter_r[1]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|row_counter_r[0]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|miss_counter_r                                                                                                                                                                       ; 1                 ; 0       ;
;      - rCCD_LVAL                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|sub_parity9a0                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|sub_parity9a1                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|sub_parity9a2                                              ; 1                 ; 0       ;
;      - rCCD_DATA[2]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|sub_parity9a0                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|sub_parity9a1                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|sub_parity9a2                                              ; 1                 ; 0       ;
;      - rCCD_DATA[3]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - rCCD_DATA[4]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - rCCD_DATA[5]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - rCCD_DATA[6]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - rCCD_DATA[7]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - rCCD_DATA[8]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - rCCD_DATA[9]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - rCCD_DATA[10]                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - rCCD_DATA[11]                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - rCCD_DATA[1]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - rCCD_DATA[0]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|row_counter_r[1]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|row_counter_r[0]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|row_counter_r[9]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|row_counter_r[6]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|row_counter_r[4]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|row_counter_r[3]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|row_counter_r[8]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|row_counter_r[7]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|row_counter_r[5]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|row_counter_r[2]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|col_counter_r[0]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|col_counter_r[9]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|col_counter_r[8]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|col_counter_r[5]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|col_counter_r[7]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|col_counter_r[6]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|col_counter_r[4]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|col_counter_r[3]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|col_counter_r[2]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|col_counter_r[1]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|data_r                                                                                                                                                                               ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|buffer_r[1604]                                                                                                                                                                       ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|buffer_r[1603]                                                                                                                                                                       ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|buffer_r[803]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|buffer_r[802]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|buffer_r[1]                                                                                                                                                                          ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|buffer_r[0]                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|rRed[1]                                                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u4|rRed[0]                                                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u4|rGreen[2]                                                                                                                                                                                             ; 1                 ; 0       ;
;      - RAW2RGB:u4|rGreen[1]                                                                                                                                                                                             ; 1                 ; 0       ;
;      - RAW2RGB:u4|rGreen[0]                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|dffe4                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[0]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[1]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[2]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[3]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[4]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[5]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[6]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[7]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[8]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[9]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|dffe4                                                                                                                     ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_auf:cntr1|counter_reg_bit[0]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_auf:cntr1|counter_reg_bit[1]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_auf:cntr1|counter_reg_bit[2]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_auf:cntr1|counter_reg_bit[3]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_auf:cntr1|counter_reg_bit[4]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_auf:cntr1|counter_reg_bit[5]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_auf:cntr1|counter_reg_bit[6]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_auf:cntr1|counter_reg_bit[7]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_auf:cntr1|counter_reg_bit[8]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_auf:cntr1|counter_reg_bit[9]                                                                                         ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d2[1]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d2[1]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d2[1]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData1_d2[0]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData2_d2[0]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - RAW2RGB:u4|wData0_d2[0]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_vdh:cntr3|counter_reg_bit[9]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_vdh:cntr3|counter_reg_bit[8]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_vdh:cntr3|counter_reg_bit[7]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_vdh:cntr3|counter_reg_bit[6]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_vdh:cntr3|counter_reg_bit[5]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_vdh:cntr3|counter_reg_bit[4]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_vdh:cntr3|counter_reg_bit[3]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_vdh:cntr3|counter_reg_bit[2]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_vdh:cntr3|counter_reg_bit[1]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_vdh:cntr3|counter_reg_bit[0]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_0eh:cntr3|counter_reg_bit[9]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_0eh:cntr3|counter_reg_bit[8]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_0eh:cntr3|counter_reg_bit[7]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_0eh:cntr3|counter_reg_bit[6]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_0eh:cntr3|counter_reg_bit[5]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_0eh:cntr3|counter_reg_bit[4]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_0eh:cntr3|counter_reg_bit[3]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_0eh:cntr3|counter_reg_bit[2]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_0eh:cntr3|counter_reg_bit[1]                                                                                         ; 1                 ; 0       ;
;      - Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_0eh:cntr3|counter_reg_bit[0]                                                                                         ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[3][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[2][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[1][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ur_addr_r[0][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][19]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][18]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][17]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][16]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][15]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][14]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][13]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][12]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][11]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][10]                                                                                                                                                                ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[3][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[2][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[1][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dl_addr_r[0][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[3][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[2][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[1][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_ul_addr_r[0][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[2][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[3][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][6]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][5]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][4]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][3]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][2]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[1][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|last_dr_addr_r[0][0]                                                                                                                                                                 ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][9]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][8]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][7]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][6]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][5]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][4]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][3]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][2]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][1]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][0]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][19]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][18]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][17]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][16]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][15]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][14]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][13]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][12]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][11]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[3][10]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][19]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][18]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][17]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][16]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][15]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][14]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][13]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][12]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][11]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][10]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][19]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][18]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][17]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][16]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][15]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][14]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][13]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][12]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][11]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][10]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][19]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][18]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][17]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][16]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][15]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][14]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][13]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][12]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][11]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][10]                                                                                                                                                                    ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][9]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][8]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][7]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][6]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][5]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][4]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][3]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][2]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][1]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[1][0]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][9]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][8]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][7]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][6]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][5]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][4]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][3]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][2]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][1]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[0][0]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][9]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][8]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][7]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][6]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][5]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][4]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][3]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][2]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][1]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Corner_Finder:corner_finder|new_addr_r[2][0]                                                                                                                                                                     ; 1                 ; 0       ;
; CLOCK2_50                                                                                                                                                                                                               ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                  ;                   ;         ;
;      - Reset_Delay:u2|oRST_2                                                                                                                                                                                            ; 1                 ; 6       ;
;      - Reset_Delay:u2|oRST_1                                                                                                                                                                                            ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[0]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u7|mLENGTH[6]                                                                                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u7|mLENGTH[7]                                                                                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u7|Write                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u7|Read                                                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u7|ST[0]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u7|ST[1]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u7|ST[2]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u7|ST[3]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u7|ST[4]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u7|ST[5]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u7|ST[6]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u7|ST[7]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u7|ST[8]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u7|ST[9]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA[10]                                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|CAS_N                                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|CS_N[0]                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|RAS_N                                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|WE_N                                                                                                                                                                          ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_load_mode                                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_precharge                                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rw_flag                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_refresh                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|ex_read                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|ex_write                                                                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rp_shift[3]                                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[1]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[2]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[3]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[4]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[5]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[6]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[7]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[8]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[9]                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[10]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[11]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[12]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[13]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[14]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[15]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[16]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[17]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[18]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[19]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[20]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[21]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[22]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[23]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[24]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[25]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[26]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[27]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[28]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[29]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[30]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[31]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[8]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[8]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[8]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[8]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[6]                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[7]                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[8]                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[9]                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[10]                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[11]                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[12]                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[13]                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[14]                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[15]                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[0]                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[1]                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[2]                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[3]                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[4]                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[5]                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[6]                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[7]                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[8]                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[9]                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[10]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[11]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[12]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[13]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[14]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[15]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[1]                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[2]                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[3]                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[4]                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[5]                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[9]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[9]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[9]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[9]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[10]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[10]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[10]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[10]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[11]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[11]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[11]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[11]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[12]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[12]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[12]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[12]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[13]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[13]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[13]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[13]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[6]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[6]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[14]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[14]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[14]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[14]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[7]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[7]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[7]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[7]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[15]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[15]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[15]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[15]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[16]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[16]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[16]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[16]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[17]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[17]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[17]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[17]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[18]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[18]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[18]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[18]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[19]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[19]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[19]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[19]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[20]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[20]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[20]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[20]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[21]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[21]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[21]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[21]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[22]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[22]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[22]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[22]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:u2|oRST_3                                                                                                                                                                                            ; 1                 ; 6       ;
;      - Reset_Delay:u2|oRST_4                                                                                                                                                                                            ; 1                 ; 6       ;
;      - CCD_Capture:u3|mSTART~0                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[8]                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_reada                                                                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_writea                                                                                                                                                                     ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~16                                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u7|Pre_RD                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Sdram_Control:u7|Pre_WR                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Sdram_Control:u7|mWR                                                                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u7|mRD                                                                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|CMD_ACK                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:u2|oRST_0                                                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u7|WR_MASK[0]                                                                                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u7|RD_MASK[1]                                                                                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u7|RD_MASK[0]                                                                                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u7|WR_MASK[1]                                                                                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[9]                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~17                                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[10]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~18                                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA[9]~19                                                                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[11]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[12]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~20                                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[13]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~21                                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[14]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[6]                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[15]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[7]                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[16]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[17]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[18]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_rw                                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[19]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[20]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|BA~0                                                                                                                                                                          ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[21]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|BA~1                                                                                                                                                                          ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[22]                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_initial                                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|oe4                                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|OE                                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|LOAD_MODE                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_done                                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|INIT_REQ                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[8]                                                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|READA                                                                                                                                                     ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rp_done                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|REF_REQ                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|WRITEA                                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u7|mWR_DONE                                                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u7|mRD_DONE                                                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|CM_ACK                                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[9]                                                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[10]                                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[11]                                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[12]                                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[13]                                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[14]                                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[6]                                                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[15]                                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[7]                                                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[16]                                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[17]                                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[18]                                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|PRECHARGE                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rw_shift[0]                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[19]                                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[20]                                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[21]                                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|REFRESH                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|mADDR[22]                                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|IN_REQ                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[0]                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[0]                                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u7|CMD[0]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Sdram_Control:u7|CMD[1]                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rp_shift[0]                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|REF_ACK                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|OUT_VALID                                                                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rw_shift[1]                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[1]                                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rp_shift[1]                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[2]                                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rp_shift[2]                                                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[3]                                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[4]                                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[5]                                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[6]                                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[7]                                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|CKE~feeder                                                                                                                                                                    ; 1                 ; 6       ;
; KEY[2]                                                                                                                                                                                                                  ;                   ;         ;
;      - CCD_Capture:u3|mSTART~1                                                                                                                                                                                          ; 0                 ; 6       ;
; KEY[3]                                                                                                                                                                                                                  ;                   ;         ;
;      - CCD_Capture:u3|mSTART~0                                                                                                                                                                                          ; 0                 ; 6       ;
; KEY[1]                                                                                                                                                                                                                  ;                   ;         ;
;      - I2C_CCD_Config:u8|iexposure_adj_delay[0]                                                                                                                                                                         ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|always1~0                                                                                                                                                                                      ; 0                 ; 6       ;
; D5M_LVAL                                                                                                                                                                                                                ;                   ;         ;
;      - rCCD_LVAL~feeder                                                                                                                                                                                                 ; 0                 ; 6       ;
; D5M_D[2]                                                                                                                                                                                                                ;                   ;         ;
;      - rCCD_DATA[2]~feeder                                                                                                                                                                                              ; 0                 ; 6       ;
; D5M_D[3]                                                                                                                                                                                                                ;                   ;         ;
;      - rCCD_DATA[3]                                                                                                                                                                                                     ; 0                 ; 6       ;
; D5M_D[4]                                                                                                                                                                                                                ;                   ;         ;
;      - rCCD_DATA[4]~feeder                                                                                                                                                                                              ; 0                 ; 6       ;
; D5M_D[5]                                                                                                                                                                                                                ;                   ;         ;
;      - rCCD_DATA[5]~feeder                                                                                                                                                                                              ; 0                 ; 6       ;
; D5M_D[6]                                                                                                                                                                                                                ;                   ;         ;
;      - rCCD_DATA[6]~feeder                                                                                                                                                                                              ; 0                 ; 6       ;
; D5M_D[7]                                                                                                                                                                                                                ;                   ;         ;
;      - rCCD_DATA[7]                                                                                                                                                                                                     ; 0                 ; 6       ;
; D5M_D[8]                                                                                                                                                                                                                ;                   ;         ;
;      - rCCD_DATA[8]                                                                                                                                                                                                     ; 0                 ; 6       ;
; D5M_D[9]                                                                                                                                                                                                                ;                   ;         ;
;      - rCCD_DATA[9]                                                                                                                                                                                                     ; 0                 ; 6       ;
; D5M_D[10]                                                                                                                                                                                                               ;                   ;         ;
;      - rCCD_DATA[10]~feeder                                                                                                                                                                                             ; 0                 ; 6       ;
; D5M_D[11]                                                                                                                                                                                                               ;                   ;         ;
;      - rCCD_DATA[11]~feeder                                                                                                                                                                                             ; 1                 ; 6       ;
; D5M_D[1]                                                                                                                                                                                                                ;                   ;         ;
;      - rCCD_DATA[1]                                                                                                                                                                                                     ; 0                 ; 6       ;
; D5M_D[0]                                                                                                                                                                                                                ;                   ;         ;
;      - rCCD_DATA[0]~feeder                                                                                                                                                                                              ; 0                 ; 6       ;
; UART_RXD                                                                                                                                                                                                                ;                   ;         ;
;      - Image_Loader_Wrapper:image_loader_wrapper|Image_Loader_Wrapper_uart_0:uart_0|Image_Loader_Wrapper_uart_0_rx:the_Image_Loader_Wrapper_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                           ; Location            ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CCD_Capture:u3|X_Cont[9]~19                                                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y17_N2   ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|X_Cont[9]~20                                                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y17_N0   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|Y_Cont[5]~18                                                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y17_N24  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|always2~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X106_Y55_N0  ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                                                                                                                                                                                                       ; FF_X106_Y55_N21     ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|oDVAL                                                                                                                                                                                                                                                                                           ; LCCOMB_X18_Y17_N18  ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CLOCK2_50                                                                                                                                                                                                                                                                                                      ; PIN_AG14            ; 3       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; CLOCK2_50                                                                                                                                                                                                                                                                                                      ; PIN_AG14            ; 6472    ; Clock                                               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_vdh:cntr3|counter_reg_bit[9]~0                                                                                                                                                                                           ; LCCOMB_X52_Y14_N24  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|dffe4                                                                                                                                                                                                                         ; FF_X52_Y14_N21      ; 3       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Compressor:compressor|row_counter_r[9]~0                                                                                                                                                                                                                                                                       ; LCCOMB_X52_Y14_N30  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Corner_Finder:corner_finder|always0~5                                                                                                                                                                                                                                                                          ; LCCOMB_X83_Y50_N16  ; 30      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Corner_Finder:corner_finder|last_success_r~0                                                                                                                                                                                                                                                                   ; LCCOMB_X82_Y49_N0   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Corner_Finder:corner_finder|last_success_r~0                                                                                                                                                                                                                                                                   ; LCCOMB_X82_Y49_N0   ; 80      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Corner_Finder:corner_finder|miss_counter_r~0                                                                                                                                                                                                                                                                   ; LCCOMB_X82_Y49_N26  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Corner_Finder:corner_finder|new_addr_r[0][3]~1                                                                                                                                                                                                                                                                 ; LCCOMB_X81_Y49_N0   ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Corner_Finder:corner_finder|new_addr_r[1][17]~2                                                                                                                                                                                                                                                                ; LCCOMB_X81_Y49_N8   ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Corner_Finder:corner_finder|new_addr_r[2][17]~3                                                                                                                                                                                                                                                                ; LCCOMB_X85_Y51_N24  ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Corner_Finder:corner_finder|new_addr_r[3][14]~0                                                                                                                                                                                                                                                                ; LCCOMB_X83_Y50_N4   ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Corner_Finder:corner_finder|pix_cntr_r[7]~26                                                                                                                                                                                                                                                                   ; LCCOMB_X84_Y47_N28  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; D5M_PIXLCLK                                                                                                                                                                                                                                                                                                    ; PIN_AB22            ; 827     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_vdh:cntr3|counter_reg_bit[9]~0                                                                                                                                                                                       ; LCCOMB_X21_Y65_N28  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|dffe4                                                                                                                                                                                                                     ; FF_X21_Y65_N23      ; 3       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Decompressor:decompressor|req_r                                                                                                                                                                                                                                                                                ; FF_X21_Y66_N19      ; 74      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Decompressor:decompressor|row_counter_r[9]~0                                                                                                                                                                                                                                                                   ; LCCOMB_X17_Y69_N30  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~2                                                                                                                                                                                                                                                                   ; LCCOMB_X105_Y34_N30 ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1]~1                                                                                                                                                                                                                                                            ; LCCOMB_X106_Y34_N0  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[0]                                                                                                                                                                                                                                                                                 ; FF_X108_Y34_N11     ; 33      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[2]                                                                                                                                                                                                                                                                                 ; FF_X108_Y33_N23     ; 35      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                                                                                                                                                                                                 ; FF_X108_Y33_N27     ; 36      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[5]~0                                                                                                                                                                                                                                                                               ; LCCOMB_X108_Y34_N30 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LessThan0~4                                                                                                                                                                                                                                                                                  ; LCCOMB_X102_Y32_N8  ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LessThan1~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X108_Y34_N28 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|always1~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X107_Y49_N4  ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|i2c_reset                                                                                                                                                                                                                                                                                    ; LCCOMB_X107_Y49_N20 ; 43      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                                                                                                                                                                                                       ; FF_X107_Y49_N19     ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                                                                                                                                                                                                                ; FF_X107_Y34_N3      ; 72      ; Clock                                               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; I2C_CCD_Config:u8|mI2C_DATA[23]~9                                                                                                                                                                                                                                                                              ; LCCOMB_X108_Y34_N26 ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|op_30~76                                                                                                            ; LCCOMB_X69_Y25_N22  ; 39      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|op_34~82                                                                                                            ; LCCOMB_X65_Y23_N24  ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|op_37~82                                                                                                            ; LCCOMB_X58_Y23_N24  ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|op_40~82                                                                                                            ; LCCOMB_X61_Y26_N24  ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1078]                                                                                                       ; LCCOMB_X81_Y22_N20  ; 23      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1225]                                                                                                       ; LCCOMB_X75_Y20_N24  ; 26      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1372]                                                                                                       ; LCCOMB_X75_Y20_N30  ; 29      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1519]                                                                                                       ; LCCOMB_X68_Y19_N26  ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1666]                                                                                                       ; LCCOMB_X75_Y22_N30  ; 33      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[196]                                                                                                        ; LCCOMB_X80_Y43_N14  ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[343]                                                                                                        ; LCCOMB_X81_Y38_N30  ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[490]                                                                                                        ; LCCOMB_X81_Y36_N2   ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[637]                                                                                                        ; LCCOMB_X81_Y33_N26  ; 14      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[784]                                                                                                        ; LCCOMB_X83_Y30_N30  ; 17      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[931]                                                                                                        ; LCCOMB_X79_Y26_N24  ; 20      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_45p:auto_generated|cntr_r8h:cntr3|counter_comb_bita1~0                  ; LCCOMB_X65_Y35_N10  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_45p:auto_generated|dffe4                                                ; FF_X65_Y36_N25      ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_k6p:auto_generated|cntr_gah:cntr3|counter_comb_bita3~0                   ; LCCOMB_X63_Y31_N28  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_k6p:auto_generated|dffe4                                                 ; FF_X63_Y31_N1       ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_r6p:auto_generated|cntr_u8h:cntr3|counter_comb_bita2~0                  ; LCCOMB_X58_Y49_N20  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_r6p:auto_generated|dffe4                                                ; FF_X63_Y42_N25      ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_f6p:auto_generated|cntr_s8h:cntr3|counter_comb_bita1~0                  ; LCCOMB_X72_Y35_N28  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_f6p:auto_generated|dffe4                                                ; FF_X65_Y35_N25      ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_m6p:auto_generated|cntr_fah:cntr3|counter_comb_bita3~0                   ; LCCOMB_X67_Y34_N8   ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_m6p:auto_generated|dffe4                                                 ; FF_X67_Y34_N23      ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_l6p:auto_generated|cntr_eah:cntr3|counter_comb_bita3~0                   ; LCCOMB_X60_Y34_N8   ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_l6p:auto_generated|dffe4                                                 ; FF_X60_Y34_N31      ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_n6p:auto_generated|cntr_dah:cntr3|counter_comb_bita3~0                   ; LCCOMB_X67_Y33_N20  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_n6p:auto_generated|dffe4                                                 ; FF_X67_Y33_N5       ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_j6p:auto_generated|cntr_cah:cntr3|counter_comb_bita3~0                   ; LCCOMB_X65_Y33_N30  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_j6p:auto_generated|dffe4                                                 ; FF_X65_Y33_N1       ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_28p:auto_generated|cntr_49h:cntr3|counter_comb_bita3~0                   ; LCCOMB_X55_Y44_N12  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_28p:auto_generated|dffe4                                                 ; FF_X56_Y44_N9       ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_18p:auto_generated|cntr_39h:cntr3|counter_comb_bita3~0                   ; LCCOMB_X69_Y44_N18  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_18p:auto_generated|dffe4                                                 ; FF_X69_Y44_N29      ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_p6p:auto_generated|cntr_19h:cntr3|counter_comb_bita2~0                   ; LCCOMB_X68_Y34_N8   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_p6p:auto_generated|dffe4                                                 ; FF_X68_Y34_N13      ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_o6p:auto_generated|cntr_09h:cntr3|counter_comb_bita2~0                   ; LCCOMB_X75_Y31_N16  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_o6p:auto_generated|dffe4                                                 ; FF_X65_Y30_N1       ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_q6p:auto_generated|cntr_v8h:cntr3|counter_comb_bita2~0                   ; LCCOMB_X49_Y33_N12  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_q6p:auto_generated|dffe4                                                 ; FF_X63_Y38_N7       ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|op_30~76                                                                                                            ; LCCOMB_X57_Y60_N22  ; 39      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|op_34~82                                                                                                            ; LCCOMB_X61_Y62_N24  ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|op_37~82                                                                                                            ; LCCOMB_X66_Y58_N24  ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|op_40~82                                                                                                            ; LCCOMB_X62_Y49_N24  ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1078]                                                                                                       ; LCCOMB_X40_Y56_N12  ; 23      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1225]                                                                                                       ; LCCOMB_X45_Y57_N26  ; 26      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1372]                                                                                                       ; LCCOMB_X47_Y59_N0   ; 29      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1519]                                                                                                       ; LCCOMB_X49_Y62_N20  ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1666]                                                                                                       ; LCCOMB_X54_Y60_N18  ; 33      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[196]                                                                                                        ; LCCOMB_X58_Y52_N14  ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[343]                                                                                                        ; LCCOMB_X57_Y53_N26  ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[490]                                                                                                        ; LCCOMB_X54_Y54_N4   ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[637]                                                                                                        ; LCCOMB_X54_Y53_N20  ; 14      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[784]                                                                                                        ; LCCOMB_X49_Y51_N8   ; 17      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[931]                                                                                                        ; LCCOMB_X46_Y51_N30  ; 20      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|op_30~76                                                                                                            ; LCCOMB_X99_Y40_N22  ; 39      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|op_34~82                                                                                                            ; LCCOMB_X100_Y44_N24 ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|op_37~82                                                                                                            ; LCCOMB_X91_Y44_N24  ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|op_40~82                                                                                                            ; LCCOMB_X87_Y41_N24  ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1078]                                                                                                       ; LCCOMB_X85_Y29_N30  ; 23      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1225]                                                                                                       ; LCCOMB_X87_Y31_N22  ; 26      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1372]                                                                                                       ; LCCOMB_X86_Y34_N24  ; 29      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1519]                                                                                                       ; LCCOMB_X84_Y39_N28  ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1666]                                                                                                       ; LCCOMB_X94_Y38_N22  ; 33      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[196]                                                                                                        ; LCCOMB_X55_Y32_N2   ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[343]                                                                                                        ; LCCOMB_X58_Y32_N2   ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[490]                                                                                                        ; LCCOMB_X68_Y30_N24  ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[637]                                                                                                        ; LCCOMB_X72_Y28_N4   ; 14      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[784]                                                                                                        ; LCCOMB_X74_Y30_N18  ; 17      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_2|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[931]                                                                                                        ; LCCOMB_X81_Y29_N0   ; 20      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|Decoder2~10                                                                                                                                                                                                                                             ; LCCOMB_X58_Y38_N10  ; 115     ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|Decoder2~9                                                                                                                                                                                                                                              ; LCCOMB_X58_Y48_N10  ; 115     ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[10][35]~194                                                                                                                                                                                                                                         ; LCCOMB_X75_Y52_N18  ; 23      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[10][9]~187                                                                                                                                                                                                                                          ; LCCOMB_X75_Y52_N4   ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[14][12]~200                                                                                                                                                                                                                                         ; LCCOMB_X55_Y34_N30  ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[14][18]~195                                                                                                                                                                                                                                         ; LCCOMB_X58_Y48_N24  ; 59      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[14][18]~196                                                                                                                                                                                                                                         ; LCCOMB_X48_Y47_N0   ; 46      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[17][21]~169                                                                                                                                                                                                                                         ; LCCOMB_X66_Y36_N12  ; 89      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[20][24]~199                                                                                                                                                                                                                                         ; LCCOMB_X55_Y38_N12  ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[21][15]~185                                                                                                                                                                                                                                         ; LCCOMB_X60_Y50_N30  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[23][19]~174                                                                                                                                                                                                                                         ; LCCOMB_X58_Y43_N4   ; 23      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[23][6]~189                                                                                                                                                                                                                                          ; LCCOMB_X58_Y48_N26  ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[24][16]~166                                                                                                                                                                                                                                         ; LCCOMB_X58_Y38_N28  ; 72      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[25][35]~168                                                                                                                                                                                                                                         ; LCCOMB_X58_Y38_N8   ; 46      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[27][14]~153                                                                                                                                                                                                                                         ; LCCOMB_X59_Y40_N6   ; 72      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[28][33]~158                                                                                                                                                                                                                                         ; LCCOMB_X66_Y47_N26  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[28][33]~193                                                                                                                                                                                                                                         ; LCCOMB_X58_Y38_N4   ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[30][16]~155                                                                                                                                                                                                                                         ; LCCOMB_X59_Y40_N26  ; 72      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[31][24]~162                                                                                                                                                                                                                                         ; LCCOMB_X61_Y36_N0   ; 36      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[31][24]~165                                                                                                                                                                                                                                         ; LCCOMB_X58_Y38_N16  ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[4][9]~201                                                                                                                                                                                                                                           ; LCCOMB_X58_Y48_N14  ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[5][13]~172                                                                                                                                                                                                                                          ; LCCOMB_X58_Y38_N2   ; 89      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[6][32]~197                                                                                                                                                                                                                                          ; LCCOMB_X67_Y46_N26  ; 59      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[6][32]~198                                                                                                                                                                                                                                          ; LCCOMB_X67_Y46_N4   ; 46      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[8][34]~181                                                                                                                                                                                                                                          ; LCCOMB_X75_Y52_N0   ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|M_r[9][29]~183                                                                                                                                                                                                                                          ; LCCOMB_X59_Y43_N20  ; 72      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|Selector182~0                                                                                                                                                                                                                                           ; LCCOMB_X59_Y43_N8   ; 82      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|Selector398~0                                                                                                                                                                                                                                           ; LCCOMB_X67_Y39_N12  ; 77      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|counter_r[0]                                                                                                                                                                                                                                            ; FF_X62_Y37_N1       ; 545     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|counter_r[4]                                                                                                                                                                                                                                            ; FF_X65_Y37_N21      ; 543     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|counter_r[5]                                                                                                                                                                                                                                            ; FF_X66_Y37_N21      ; 655     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|counter_r[6]                                                                                                                                                                                                                                            ; FF_X65_Y37_N3       ; 425     ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|GetPerspective:get_perspective|valid_r                                                                                                                                                                                                                                                 ; FF_X65_Y37_N17      ; 101     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|add_sub_40_result_int[41]~82                                                                       ; LCCOMB_X26_Y8_N24   ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|add_sub_43_result_int[41]~82                                                                       ; LCCOMB_X34_Y8_N24   ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|add_sub_46_result_int[41]~82                                                                       ; LCCOMB_X41_Y9_N24   ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1078]                                                                                      ; LCCOMB_X32_Y32_N26  ; 23      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1225]                                                                                      ; LCCOMB_X26_Y32_N20  ; 26      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1372]                                                                                      ; LCCOMB_X26_Y24_N24  ; 29      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1519]                                                                                      ; LCCOMB_X26_Y21_N20  ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1666]                                                                                      ; LCCOMB_X27_Y16_N10  ; 33      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1813]                                                                                      ; LCCOMB_X29_Y13_N22  ; 36      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[196]                                                                                       ; LCCOMB_X41_Y27_N2   ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[343]                                                                                       ; LCCOMB_X43_Y26_N10  ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[490]                                                                                       ; LCCOMB_X40_Y24_N4   ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[637]                                                                                       ; LCCOMB_X38_Y24_N16  ; 14      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[784]                                                                                       ; LCCOMB_X34_Y23_N30  ; 17      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_0|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[931]                                                                                       ; LCCOMB_X30_Y27_N8   ; 20      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|add_sub_40_result_int[41]~82                                                                       ; LCCOMB_X27_Y5_N24   ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|add_sub_43_result_int[41]~82                                                                       ; LCCOMB_X35_Y5_N24   ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|add_sub_46_result_int[41]~82                                                                       ; LCCOMB_X42_Y5_N24   ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_vnp:auto_generated|cntr_gah:cntr3|counter_reg_bit[3]~0  ; LCCOMB_X34_Y36_N16  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_vnp:auto_generated|dffe4                                ; FF_X34_Y36_N29      ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_tnp:auto_generated|cntr_u8h:cntr3|counter_reg_bit[2]~0 ; LCCOMB_X38_Y11_N16  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_tnp:auto_generated|dffe4                               ; FF_X38_Y11_N29      ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_hmp:auto_generated|cntr_s8h:cntr3|counter_reg_bit[1]~0 ; LCCOMB_X32_Y6_N2    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_hmp:auto_generated|dffe4                               ; FF_X32_Y6_N13       ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_bpp:auto_generated|cntr_fah:cntr3|counter_reg_bit[3]~0  ; LCCOMB_X39_Y5_N6    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_bpp:auto_generated|dffe4                                ; FF_X39_Y5_N25       ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_epp:auto_generated|cntr_eah:cntr3|counter_reg_bit[3]~0  ; LCCOMB_X41_Y7_N26   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_epp:auto_generated|dffe4                                ; FF_X41_Y7_N9        ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_cpp:auto_generated|cntr_dah:cntr3|counter_reg_bit[3]~0  ; LCCOMB_X39_Y6_N18   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_cpp:auto_generated|dffe4                                ; FF_X39_Y6_N13       ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_app:auto_generated|cntr_cah:cntr3|counter_reg_bit[3]~0  ; LCCOMB_X35_Y17_N26  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_app:auto_generated|dffe4                                ; FF_X35_Y17_N9       ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_9pp:auto_generated|cntr_49h:cntr3|counter_reg_bit[3]~0  ; LCCOMB_X41_Y6_N18   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_9pp:auto_generated|dffe4                                ; FF_X41_Y6_N15       ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_8pp:auto_generated|cntr_39h:cntr3|counter_reg_bit[3]~0  ; LCCOMB_X41_Y5_N22   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_8pp:auto_generated|dffe4                                ; FF_X41_Y5_N19       ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_0op:auto_generated|cntr_19h:cntr3|counter_reg_bit[2]~0  ; LCCOMB_X40_Y9_N12   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_0op:auto_generated|dffe4                                ; FF_X40_Y9_N7        ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_1op:auto_generated|cntr_09h:cntr3|counter_reg_bit[2]~1  ; LCCOMB_X21_Y18_N16  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_1op:auto_generated|dffe4                                ; FF_X21_Y18_N11      ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_unp:auto_generated|cntr_v8h:cntr3|counter_reg_bit[2]~0  ; LCCOMB_X38_Y10_N0   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_unp:auto_generated|dffe4                                ; FF_X38_Y10_N9       ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1078]                                                                                      ; LCCOMB_X30_Y29_N10  ; 23      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1225]                                                                                      ; LCCOMB_X23_Y31_N30  ; 26      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1372]                                                                                      ; LCCOMB_X26_Y24_N22  ; 29      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1519]                                                                                      ; LCCOMB_X26_Y21_N12  ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1666]                                                                                      ; LCCOMB_X29_Y20_N26  ; 33      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[1813]                                                                                      ; LCCOMB_X29_Y13_N28  ; 36      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[196]                                                                                       ; LCCOMB_X41_Y27_N28  ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[343]                                                                                       ; LCCOMB_X43_Y23_N24  ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[490]                                                                                       ; LCCOMB_X39_Y23_N6   ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[637]                                                                                       ; LCCOMB_X31_Y23_N0   ; 14      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[784]                                                                                       ; LCCOMB_X34_Y23_N24  ; 17      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|selnose[931]                                                                                       ; LCCOMB_X30_Y27_N30  ; 20      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|clken~1                                                                                                                                                                                                                                 ; LCCOMB_X21_Y14_N12  ; 1650    ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|col_counter_r[1]~22                                                                                                                                                                                                                     ; LCCOMB_X45_Y34_N20  ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|col_counter_r[1]~23                                                                                                                                                                                                                     ; LCCOMB_X45_Y34_N26  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|col_counter_w[9]~1                                                                                                                                                                                                                                                                     ; LCCOMB_X20_Y14_N26  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|comb~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y28_N8   ; 59      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|out_data_r[12]~26                                                                                                                                                                                                                                                                      ; LCCOMB_X21_Y14_N0   ; 24      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                ; FF_X21_Y14_N29      ; 51      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Loader_Wrapper:image_loader_wrapper|Image_Loader:image_loader_wrapper_0|data_r[0]~3                                                                                                                                                                                                                      ; LCCOMB_X61_Y11_N2   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Loader_Wrapper:image_loader_wrapper|Image_Loader:image_loader_wrapper_0|data_r[15]~1                                                                                                                                                                                                                     ; LCCOMB_X61_Y11_N18  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Loader_Wrapper:image_loader_wrapper|Image_Loader:image_loader_wrapper_0|data_r[23]~2                                                                                                                                                                                                                     ; LCCOMB_X61_Y11_N28  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Loader_Wrapper:image_loader_wrapper|Image_Loader:image_loader_wrapper_0|data_r[7]~0                                                                                                                                                                                                                      ; LCCOMB_X61_Y11_N6   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Loader_Wrapper:image_loader_wrapper|Image_Loader:image_loader_wrapper_0|valid_r                                                                                                                                                                                                                          ; FF_X60_Y11_N1       ; 78      ; Clock enable, Read enable                           ; no     ; --                   ; --               ; --                        ;
; Image_Loader_Wrapper:image_loader_wrapper|Image_Loader_Wrapper_uart_0:uart_0|Image_Loader_Wrapper_uart_0_rx:the_Image_Loader_Wrapper_uart_0_rx|got_new_char                                                                                                                                                    ; LCCOMB_X60_Y8_N0    ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Loader_Wrapper:image_loader_wrapper|Image_Loader_Wrapper_uart_0:uart_0|Image_Loader_Wrapper_uart_0_rx:the_Image_Loader_Wrapper_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                        ; LCCOMB_X59_Y12_N16  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Image_Loader_Wrapper:image_loader_wrapper|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                            ; FF_X61_Y11_N1       ; 88      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                         ; PIN_M23             ; 250     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Median_Filter:medium_filter|Equal2~0                                                                                                                                                                                                                                                                           ; LCCOMB_X18_Y43_N6   ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|cntr_0eh:cntr3|counter_reg_bit[9]~2                                                                                                                                                                                     ; LCCOMB_X13_Y40_N2   ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|dffe4                                                                                                                                                                                                                   ; FF_X13_Y40_N25      ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|cntr_vdh:cntr3|counter_reg_bit[9]~2                                                                                                                                                                                     ; LCCOMB_X17_Y40_N0   ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|dffe4                                                                                                                                                                                                                   ; FF_X17_Y40_N23      ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Median_Filter:medium_filter|always0~1                                                                                                                                                                                                                                                                          ; LCCOMB_X17_Y40_N28  ; 39      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Median_Filter:medium_filter|valid_r                                                                                                                                                                                                                                                                            ; FF_X18_Y43_N25      ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; RAM_Controller:ram_controller|RAM_image:ram_imgae|altsyncram:altsyncram_component|altsyncram_5sf1:auto_generated|decode_jsa:decode3|eq_node[0]~0                                                                                                                                                               ; LCCOMB_X46_Y15_N30  ; 24      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; RAM_Controller:ram_controller|RAM_image:ram_imgae|altsyncram:altsyncram_component|altsyncram_5sf1:auto_generated|decode_jsa:decode3|eq_node[1]~1                                                                                                                                                               ; LCCOMB_X46_Y15_N26  ; 24      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; RAM_Controller:ram_controller|addr[13]~0                                                                                                                                                                                                                                                                       ; LCCOMB_X46_Y15_N4   ; 49      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|cntr_auf:cntr1|cout_actual                                                                                                                                                                                       ; LCCOMB_X13_Y17_N0   ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|dval_ctrl                                                                                                                                                                                                                                                                                           ; FF_X16_Y20_N7       ; 1       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|rBlue[4]~17                                                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y20_N6   ; 12      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|Equal0~10                                                                                                                                                                                                                                                                                       ; LCCOMB_X56_Y72_N26  ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                                                                                                                                                                                                          ; FF_X55_Y51_N7       ; 453     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Reset_Delay:u2|oRST_1                                                                                                                                                                                                                                                                                          ; FF_X56_Y72_N1       ; 6877    ; Async. clear                                        ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                                                                                                                                                                                                          ; FF_X56_Y72_N7       ; 235     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Sdram_Control:u7|CMD[0]~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X5_Y29_N2    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|LessThan1~4                                                                                                                                                                                                                                                                                   ; LCCOMB_X8_Y29_N0    ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|LessThan2~4                                                                                                                                                                                                                                                                                   ; LCCOMB_X7_Y33_N6    ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|LessThan3~5                                                                                                                                                                                                                                                                                   ; LCCOMB_X9_Y31_N18   ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|LessThan4~5                                                                                                                                                                                                                                                                                   ; LCCOMB_X8_Y33_N18   ; 17      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|_~0                                                                                                                                                                                   ; LCCOMB_X16_Y30_N16  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|valid_rdreq~0                                                                                                                                                                         ; LCCOMB_X16_Y30_N8   ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|valid_wrreq~0                                                                                                                                                                         ; LCCOMB_X16_Y31_N30  ; 20      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|_~0                                                                                                                                                                                   ; LCCOMB_X17_Y29_N30  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|valid_rdreq~0                                                                                                                                                                         ; LCCOMB_X16_Y29_N26  ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|valid_wrreq~0                                                                                                                                                                         ; LCCOMB_X14_Y29_N6   ; 19      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|_~0                                                                                                                                                                                  ; LCCOMB_X20_Y24_N28  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|valid_rdreq~0                                                                                                                                                                        ; LCCOMB_X16_Y23_N8   ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|valid_wrreq~0                                                                                                                                                                        ; LCCOMB_X19_Y23_N10  ; 13      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|_~0                                                                                                                                                                                  ; LCCOMB_X13_Y25_N14  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|valid_rdreq~0                                                                                                                                                                        ; LCCOMB_X14_Y24_N26  ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|valid_wrreq~0                                                                                                                                                                        ; LCCOMB_X14_Y25_N8   ; 13      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|WR_MASK[0]~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X8_Y32_N22   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X8_Y32_N20   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~1                                                                                                                                                                                                                                                                                     ; LCCOMB_X8_Y32_N6    ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~2                                                                                                                                                                                                                                                                                     ; LCCOMB_X7_Y33_N12   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~3                                                                                                                                                                                                                                                                                     ; LCCOMB_X9_Y31_N20   ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|OE                                                                                                                                                                                                                                                                          ; FF_X3_Y30_N25       ; 32      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|do_load_mode                                                                                                                                                                                                                                                                ; FF_X4_Y29_N25       ; 14      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|rp_done~2                                                                                                                                                                                                                                                                   ; LCCOMB_X4_Y29_N16   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|control_interface:u_control_interface|INIT_REQ                                                                                                                                                                                                                                                ; FF_X4_Y27_N17       ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|control_interface:u_control_interface|LessThan0~3                                                                                                                                                                                                                                             ; LCCOMB_X4_Y27_N24   ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|control_interface:u_control_interface|REF_REQ~1                                                                                                                                                                                                                                               ; LCCOMB_X4_Y27_N26   ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|mLENGTH[7]~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X8_Y32_N24   ; 20      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|mRD~1                                                                                                                                                                                                                                                                                         ; LCCOMB_X8_Y32_N4    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|valid_rdreq~0                                                                                                                                                                                            ; LCCOMB_X16_Y26_N2   ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|valid_rdreq~0                                                                                                                                                                                           ; LCCOMB_X16_Y13_N2   ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|valid_wrreq~0                                                                                                                                                                                           ; LCCOMB_X20_Y13_N4   ; 18      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sram_Contoller:sram_control|always1~0                                                                                                                                                                                                                                                                          ; LCCOMB_X7_Y4_N30    ; 21      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Sram_Contoller:sram_control|read_side_req_r                                                                                                                                                                                                                                                                    ; FF_X16_Y27_N21      ; 18      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sram_Contoller:sram_control|state_r.S_READ                                                                                                                                                                                                                                                                     ; FF_X17_Y15_N31      ; 29      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sram_Contoller:sram_control|state_r.S_WRITE                                                                                                                                                                                                                                                                    ; FF_X17_Y15_N21      ; 63      ; Clock enable, Output enable                         ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|Equal0~4                                                                                                                                                                                                                                                                                     ; LCCOMB_X21_Y66_N30  ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan6~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y66_N26  ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan8~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y65_N26  ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; pll:u6|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                      ; PLL_4               ; 702     ; Clock                                               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pll:u6|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3]                                                                                                                                                                                                                                      ; PLL_4               ; 167     ; Clock                                               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                          ;
+---------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK2_50                                                                 ; PIN_AG14          ; 6472    ; 294                                  ; Global Clock         ; GCLK15           ; --                        ;
; Corner_Finder:corner_finder|last_success_r~0                              ; LCCOMB_X82_Y49_N0 ; 80      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK                                           ; FF_X107_Y34_N3    ; 72      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; Reset_Delay:u2|oRST_0                                                     ; FF_X55_Y51_N7     ; 453     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; Reset_Delay:u2|oRST_1                                                     ; FF_X56_Y72_N1     ; 6877    ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; Reset_Delay:u2|oRST_2                                                     ; FF_X56_Y72_N7     ; 235     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; pll:u6|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_4             ; 702     ; 40                                   ; Global Clock         ; GCLK18           ; --                        ;
; pll:u6|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; PLL_4             ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; pll:u6|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] ; PLL_4             ; 167     ; 130                                  ; Global Clock         ; GCLK19           ; --                        ;
+---------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                          ;
+--------------------------------------------------------------------------------+---------+
; Name                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------+---------+
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|clken~1 ; 1650    ;
; D5M_PIXLCLK~input                                                              ; 827     ;
; Image_Generator:img_gen|GetPerspective:get_perspective|counter_r[5]            ; 655     ;
; Image_Generator:img_gen|GetPerspective:get_perspective|counter_r[0]            ; 545     ;
; Image_Generator:img_gen|GetPerspective:get_perspective|counter_r[4]            ; 543     ;
+--------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 797          ; 24           ; 797          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 19128  ; 797                         ; 24                          ; 797                         ; 24                          ; 19128               ; 3    ; None ; M9K_X51_Y15_N0, M9K_X51_Y16_N0, M9K_X51_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 797          ; 24           ; 797          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 19128  ; 797                         ; 24                          ; 797                         ; 24                          ; 19128               ; 3    ; None ; M9K_X15_Y63_N0, M9K_X15_Y66_N0, M9K_X15_Y65_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_45p:auto_generated|altsyncram_0va1:altsyncram2|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 9            ; 2            ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 18     ; 2                           ; 9                           ; 2                           ; 9                           ; 18                  ; 1    ; None ; M9K_X64_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_k6p:auto_generated|altsyncram_62b1:altsyncram2|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 6            ; 14           ; 6            ; yes                    ; no                      ; yes                    ; yes                     ; 84     ; 14                          ; 6                           ; 14                          ; 6                           ; 84                  ; 1    ; None ; M9K_X64_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_r6p:auto_generated|altsyncram_d2b1:altsyncram2|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 18           ; 4            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 72     ; 4                           ; 18                          ; 4                           ; 18                          ; 72                  ; 1    ; None ; M9K_X64_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_f6p:auto_generated|altsyncram_o1b1:altsyncram2|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 12           ; 3            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 36     ; 3                           ; 12                          ; 3                           ; 12                          ; 36                  ; 1    ; None ; M9K_X64_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_m6p:auto_generated|altsyncram_a2b1:altsyncram2|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 13           ; 9            ; 13           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 117    ; 13                          ; 9                           ; 13                          ; 9                           ; 117                 ; 1    ; None ; M9K_X64_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_l6p:auto_generated|altsyncram_82b1:altsyncram2|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 12           ; 9            ; 12           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 108    ; 12                          ; 9                           ; 12                          ; 9                           ; 108                 ; 1    ; None ; M9K_X64_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_n6p:auto_generated|altsyncram_72b1:altsyncram2|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 11           ; 9            ; 11           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 99     ; 11                          ; 9                           ; 11                          ; 9                           ; 99                  ; 1    ; None ; M9K_X64_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_j6p:auto_generated|altsyncram_42b1:altsyncram2|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 10           ; 9            ; 10           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 90     ; 10                          ; 9                           ; 10                          ; 9                           ; 90                  ; 1    ; None ; M9K_X64_Y41_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_28p:auto_generated|altsyncram_k2b1:altsyncram2|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 18           ; 9            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 162    ; 9                           ; 18                          ; 9                           ; 18                          ; 162                 ; 1    ; None ; M9K_X64_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_18p:auto_generated|altsyncram_g2b1:altsyncram2|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144    ; 8                           ; 18                          ; 8                           ; 18                          ; 144                 ; 1    ; None ; M9K_X64_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_p6p:auto_generated|altsyncram_e2b1:altsyncram2|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 7            ; 18           ; 7            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 126    ; 7                           ; 18                          ; 7                           ; 18                          ; 126                 ; 1    ; None ; M9K_X64_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_o6p:auto_generated|altsyncram_c2b1:altsyncram2|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 18           ; 6            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 108    ; 6                           ; 18                          ; 6                           ; 18                          ; 108                 ; 1    ; None ; M9K_X64_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_q6p:auto_generated|altsyncram_b2b1:altsyncram2|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 18           ; 5            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 90     ; 5                           ; 18                          ; 5                           ; 18                          ; 90                  ; 1    ; None ; M9K_X64_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_vnp:auto_generated|altsyncram_22b1:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 4            ; 14           ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 56     ; 14                          ; 4                           ; 14                          ; 4                           ; 56                  ; 1    ; None ; M9K_X37_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_tnp:auto_generated|altsyncram_q1b1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 12           ; 4            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 48     ; 4                           ; 12                          ; 4                           ; 12                          ; 48                  ; 1    ; None ; M9K_X37_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_hmp:auto_generated|altsyncram_2va1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 8            ; 3            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 24     ; 3                           ; 8                           ; 3                           ; 8                           ; 24                  ; 1    ; None ; M9K_X37_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_bpp:auto_generated|altsyncram_q4b1:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 13           ; 10           ; 13           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 130    ; 13                          ; 10                          ; 13                          ; 10                          ; 130                 ; 1    ; None ; M9K_X37_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_epp:auto_generated|altsyncram_05b1:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 12           ; 14           ; 12           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 168    ; 12                          ; 14                          ; 12                          ; 14                          ; 168                 ; 1    ; None ; M9K_X37_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_cpp:auto_generated|altsyncram_r4b1:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 11           ; 12           ; 11           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 132    ; 11                          ; 12                          ; 11                          ; 12                          ; 132                 ; 1    ; None ; M9K_X37_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_app:auto_generated|altsyncram_o4b1:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 10           ; 12           ; 10           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 120    ; 10                          ; 12                          ; 10                          ; 12                          ; 120                 ; 1    ; None ; M9K_X37_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_9pp:auto_generated|altsyncram_92b1:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 12           ; 9            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 108    ; 9                           ; 12                          ; 9                           ; 12                          ; 108                 ; 1    ; None ; M9K_X37_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_8pp:auto_generated|altsyncram_52b1:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 12           ; 8            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 96     ; 8                           ; 12                          ; 8                           ; 12                          ; 96                  ; 1    ; None ; M9K_X37_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_0op:auto_generated|altsyncram_32b1:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 7            ; 12           ; 7            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 84     ; 7                           ; 12                          ; 7                           ; 12                          ; 84                  ; 1    ; None ; M9K_X37_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_1op:auto_generated|altsyncram_02b1:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 12           ; 6            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 72     ; 6                           ; 12                          ; 6                           ; 12                          ; 72                  ; 1    ; None ; M9K_X37_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|DIV2:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_unp:auto_generated|altsyncram_u1b1:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 12           ; 5            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 60     ; 5                           ; 12                          ; 5                           ; 12                          ; 60                  ; 1    ; None ; M9K_X37_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_0|shift_taps_a7n:auto_generated|altsyncram_s8b1:altsyncram2|ALTSYNCRAM                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 798          ; 1            ; 798          ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 798    ; 798                         ; 1                           ; 798                         ; 1                           ; 798                 ; 1    ; None ; M9K_X15_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Median_Filter:medium_filter|altshift_taps:buffer_r_rtl_1|shift_taps_r7n:auto_generated|altsyncram_q8b1:altsyncram2|ALTSYNCRAM                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 797          ; 1            ; 797          ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 797    ; 797                         ; 1                           ; 797                         ; 1                           ; 797                 ; 1    ; None ; M9K_X15_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; RAM_Controller:ram_controller|RAM_image:ram_imgae|altsyncram:altsyncram_component|altsyncram_5sf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Single Port      ; Single Clock ; 16384        ; 24           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 393216 ; 16384                       ; 24                          ; --                          ; --                          ; 393216              ; 48   ; None ; M9K_X78_Y6_N0, M9K_X64_Y6_N0, M9K_X37_Y6_N0, M9K_X64_Y5_N0, M9K_X51_Y13_N0, M9K_X78_Y10_N0, M9K_X64_Y7_N0, M9K_X64_Y8_N0, M9K_X78_Y2_N0, M9K_X78_Y7_N0, M9K_X37_Y15_N0, M9K_X37_Y13_N0, M9K_X51_Y9_N0, M9K_X78_Y5_N0, M9K_X64_Y13_N0, M9K_X78_Y13_N0, M9K_X78_Y11_N0, M9K_X78_Y8_N0, M9K_X51_Y2_N0, M9K_X51_Y6_N0, M9K_X51_Y3_N0, M9K_X37_Y10_N0, M9K_X37_Y7_N0, M9K_X37_Y11_N0, M9K_X37_Y9_N0, M9K_X37_Y5_N0, M9K_X64_Y16_N0, M9K_X64_Y15_N0, M9K_X51_Y11_N0, M9K_X51_Y7_N0, M9K_X51_Y12_N0, M9K_X37_Y12_N0, M9K_X78_Y12_N0, M9K_X78_Y9_N0, M9K_X51_Y14_N0, M9K_X64_Y4_N0, M9K_X78_Y4_N0, M9K_X78_Y14_N0, M9K_X64_Y14_N0, M9K_X64_Y10_N0, M9K_X51_Y10_N0, M9K_X64_Y9_N0, M9K_X51_Y8_N0, M9K_X37_Y8_N0, M9K_X64_Y11_N0, M9K_X64_Y12_N0, M9K_X51_Y5_N0, M9K_X51_Y4_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_4cs:auto_generated|altsyncram_bka1:altsyncram2|ALTSYNCRAM                                                                                                                                                                              ; M9K  ; Simple Dual Port ; Single Clock ; 798          ; 36           ; 798          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 28728  ; 798                         ; 36                          ; 798                         ; 36                          ; 28728               ; 4    ; None ; M9K_X15_Y19_N0, M9K_X15_Y18_N0, M9K_X15_Y17_N0, M9K_X15_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|altsyncram_4l31:fifo_ram|ALTSYNCRAM                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 512                         ; 30                          ; 1024                        ; 15                          ; 15360               ; 2    ; None ; M9K_X15_Y31_N0, M9K_X15_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|altsyncram_4l31:fifo_ram|ALTSYNCRAM                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 512                         ; 18                          ; 1024                        ; 9                           ; 9216                ; 1    ; None ; M9K_X15_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|altsyncram_rj31:fifo_ram|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X15_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|altsyncram_rj31:fifo_ram|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X15_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|altsyncram_sj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None ; M9K_X15_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|altsyncram_sj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None ; M9K_X15_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 36          ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 36          ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 72          ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 12          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 6           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 18          ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|w308w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y34_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_4|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y39_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|w308w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y30_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_5|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y29_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y40_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|w308w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_2|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y42_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y31_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|w308w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_3|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y35_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|w308w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y28_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_0|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y27_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|w308w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y32_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|MUL2:mul_1|lpm_mult:Mult0|mult_66t:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y33_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_2|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out6                      ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_2|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult5                  ;                            ; DSPMULT_X44_Y45_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_2|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out8                      ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_2|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult7                  ;                            ; DSPMULT_X44_Y44_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_2|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out4                      ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_2|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult3                  ;                            ; DSPMULT_X44_Y46_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_2|lpm_mult:Mult0|mult_b6t:auto_generated|w649w[0]                      ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_2|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult1                  ;                            ; DSPMULT_X44_Y47_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_5|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out6                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_5|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult5                  ;                            ; DSPMULT_X71_Y36_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_5|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out8                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_5|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult7                  ;                            ; DSPMULT_X71_Y35_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_5|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out4                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_5|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult3                  ;                            ; DSPMULT_X71_Y37_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_5|lpm_mult:Mult0|mult_b6t:auto_generated|w649w[0]                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_5|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult1                  ;                            ; DSPMULT_X71_Y39_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_3|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out6                      ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_3|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult5                  ;                            ; DSPMULT_X44_Y37_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_3|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out8                      ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_3|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult7                  ;                            ; DSPMULT_X44_Y36_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_3|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out4                      ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_3|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult3                  ;                            ; DSPMULT_X44_Y38_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_3|lpm_mult:Mult0|mult_b6t:auto_generated|w649w[0]                      ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_3|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult1                  ;                            ; DSPMULT_X44_Y41_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_1|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out6                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_1|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult5                  ;                            ; DSPMULT_X71_Y40_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_1|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out8                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_1|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult7                  ;                            ; DSPMULT_X71_Y38_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_1|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out4                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_1|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult3                  ;                            ; DSPMULT_X71_Y42_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_1|lpm_mult:Mult0|mult_b6t:auto_generated|w649w[0]                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_1|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult1                  ;                            ; DSPMULT_X71_Y41_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_0|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out4                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y49_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_0|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult3                  ;                            ; DSPMULT_X71_Y49_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_0|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out6                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_0|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult5                  ;                            ; DSPMULT_X71_Y46_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_0|lpm_mult:Mult0|mult_b6t:auto_generated|w649w[0]                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_0|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult1                  ;                            ; DSPMULT_X71_Y47_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_0|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out8                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y48_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_0|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult7                  ;                            ; DSPMULT_X71_Y48_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_4|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out6                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y52_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_4|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult5                  ;                            ; DSPMULT_X71_Y52_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_4|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out8                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y51_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_4|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult7                  ;                            ; DSPMULT_X71_Y51_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_4|lpm_mult:Mult0|mult_b6t:auto_generated|mac_out4                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y53_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_4|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult3                  ;                            ; DSPMULT_X71_Y53_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_4|lpm_mult:Mult0|mult_b6t:auto_generated|w649w[0]                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Image_Generator:img_gen|GetPerspective:get_perspective|MUL:mul_4|lpm_mult:Mult0|mult_b6t:auto_generated|mac_mult1                  ;                            ; DSPMULT_X71_Y50_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 42,200 / 342,891 ( 12 % ) ;
; C16 interconnects     ; 1,134 / 10,120 ( 11 % )   ;
; C4 interconnects      ; 24,558 / 209,544 ( 12 % ) ;
; Direct links          ; 7,058 / 342,891 ( 2 % )   ;
; Global clocks         ; 9 / 20 ( 45 % )           ;
; Local interconnects   ; 9,088 / 119,088 ( 8 % )   ;
; R24 interconnects     ; 1,294 / 9,963 ( 13 % )    ;
; R4 interconnects      ; 33,086 / 289,782 ( 11 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.36) ; Number of LABs  (Total = 1898) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 129                            ;
; 2                                           ; 60                             ;
; 3                                           ; 59                             ;
; 4                                           ; 47                             ;
; 5                                           ; 35                             ;
; 6                                           ; 37                             ;
; 7                                           ; 32                             ;
; 8                                           ; 26                             ;
; 9                                           ; 38                             ;
; 10                                          ; 51                             ;
; 11                                          ; 48                             ;
; 12                                          ; 61                             ;
; 13                                          ; 63                             ;
; 14                                          ; 87                             ;
; 15                                          ; 140                            ;
; 16                                          ; 985                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.00) ; Number of LABs  (Total = 1898) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1359                           ;
; 1 Clock                            ; 1397                           ;
; 1 Clock enable                     ; 573                            ;
; 1 Sync. clear                      ; 30                             ;
; 1 Sync. load                       ; 380                            ;
; 2 Async. clears                    ; 2                              ;
; 2 Clock enables                    ; 38                             ;
; 2 Clocks                           ; 19                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 16.23) ; Number of LABs  (Total = 1898) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 72                             ;
; 2                                            ; 78                             ;
; 3                                            ; 42                             ;
; 4                                            ; 48                             ;
; 5                                            ; 31                             ;
; 6                                            ; 29                             ;
; 7                                            ; 34                             ;
; 8                                            ; 23                             ;
; 9                                            ; 27                             ;
; 10                                           ; 32                             ;
; 11                                           ; 39                             ;
; 12                                           ; 34                             ;
; 13                                           ; 35                             ;
; 14                                           ; 55                             ;
; 15                                           ; 60                             ;
; 16                                           ; 271                            ;
; 17                                           ; 122                            ;
; 18                                           ; 108                            ;
; 19                                           ; 100                            ;
; 20                                           ; 102                            ;
; 21                                           ; 94                             ;
; 22                                           ; 111                            ;
; 23                                           ; 64                             ;
; 24                                           ; 44                             ;
; 25                                           ; 37                             ;
; 26                                           ; 51                             ;
; 27                                           ; 32                             ;
; 28                                           ; 35                             ;
; 29                                           ; 34                             ;
; 30                                           ; 24                             ;
; 31                                           ; 17                             ;
; 32                                           ; 13                             ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 10.85) ; Number of LABs  (Total = 1898) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 6                              ;
; 1                                                ; 167                            ;
; 2                                                ; 62                             ;
; 3                                                ; 64                             ;
; 4                                                ; 79                             ;
; 5                                                ; 64                             ;
; 6                                                ; 73                             ;
; 7                                                ; 111                            ;
; 8                                                ; 95                             ;
; 9                                                ; 94                             ;
; 10                                               ; 144                            ;
; 11                                               ; 101                            ;
; 12                                               ; 91                             ;
; 13                                               ; 73                             ;
; 14                                               ; 69                             ;
; 15                                               ; 62                             ;
; 16                                               ; 229                            ;
; 17                                               ; 43                             ;
; 18                                               ; 34                             ;
; 19                                               ; 32                             ;
; 20                                               ; 39                             ;
; 21                                               ; 50                             ;
; 22                                               ; 41                             ;
; 23                                               ; 25                             ;
; 24                                               ; 29                             ;
; 25                                               ; 9                              ;
; 26                                               ; 6                              ;
; 27                                               ; 2                              ;
; 28                                               ; 2                              ;
; 29                                               ; 1                              ;
; 30                                               ; 1                              ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 20.75) ; Number of LABs  (Total = 1898) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 19                             ;
; 2                                            ; 30                             ;
; 3                                            ; 74                             ;
; 4                                            ; 94                             ;
; 5                                            ; 39                             ;
; 6                                            ; 41                             ;
; 7                                            ; 38                             ;
; 8                                            ; 32                             ;
; 9                                            ; 43                             ;
; 10                                           ; 51                             ;
; 11                                           ; 39                             ;
; 12                                           ; 44                             ;
; 13                                           ; 39                             ;
; 14                                           ; 37                             ;
; 15                                           ; 36                             ;
; 16                                           ; 34                             ;
; 17                                           ; 47                             ;
; 18                                           ; 41                             ;
; 19                                           ; 42                             ;
; 20                                           ; 36                             ;
; 21                                           ; 37                             ;
; 22                                           ; 56                             ;
; 23                                           ; 59                             ;
; 24                                           ; 54                             ;
; 25                                           ; 67                             ;
; 26                                           ; 65                             ;
; 27                                           ; 49                             ;
; 28                                           ; 58                             ;
; 29                                           ; 61                             ;
; 30                                           ; 48                             ;
; 31                                           ; 73                             ;
; 32                                           ; 69                             ;
; 33                                           ; 112                            ;
; 34                                           ; 33                             ;
; 35                                           ; 81                             ;
; 36                                           ; 52                             ;
; 37                                           ; 38                             ;
; 38                                           ; 30                             ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 260       ; 0            ; 260       ; 0            ; 0            ; 260       ; 260       ; 0            ; 260       ; 260       ; 0            ; 30           ; 0            ; 0            ; 92           ; 0            ; 30           ; 92           ; 0            ; 0            ; 1            ; 30           ; 0            ; 0            ; 0            ; 0            ; 0            ; 260       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 260          ; 0         ; 260          ; 260          ; 0         ; 0         ; 260          ; 0         ; 0         ; 260          ; 230          ; 260          ; 260          ; 168          ; 260          ; 230          ; 168          ; 260          ; 260          ; 259          ; 230          ; 260          ; 260          ; 260          ; 260          ; 260          ; 0         ; 260          ; 260          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_CTS           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RTS           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[13]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[14]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[15]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[16]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[17]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[18]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[19]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_CE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_LB_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_OE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_UB_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_RESET_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_STROBE         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_TRIGGER        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_XCLKIN         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_SDATA          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_FVAL           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_PIXLCLK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_LVAL           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[10]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[11]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                               ;
+--------------------------------------------------------------------+--------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                    ; Destination Clock(s)                                               ; Delay Added in ns ;
+--------------------------------------------------------------------+--------------------------------------------------------------------+-------------------+
; CLOCK2_50,u6|altpll_component|auto_generated|pll1|clk[1],CLOCK2_50 ; CLOCK2_50                                                          ; 16.4              ;
; u6|altpll_component|auto_generated|pll1|clk[1],CLOCK2_50           ; CLOCK2_50                                                          ; 14.1              ;
; u6|altpll_component|auto_generated|pll1|clk[1]                     ; CLOCK2_50,u6|altpll_component|auto_generated|pll1|clk[1],CLOCK2_50 ; 13.7              ;
; u6|altpll_component|auto_generated|pll1|clk[1]                     ; CLOCK2_50                                                          ; 8.4               ;
; CLOCK2_50                                                          ; CLOCK2_50                                                          ; 5.4               ;
; u6|altpll_component|auto_generated|pll1|clk[3]                     ; u6|altpll_component|auto_generated|pll1|clk[3]                     ; 2.8               ;
; u6|altpll_component|auto_generated|pll1|clk[1]                     ; u6|altpll_component|auto_generated|pll1|clk[1]                     ; 2.3               ;
+--------------------------------------------------------------------+--------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                             ; Destination Register                                                                                                                                                                                                                                                                                                  ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[7]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 4.112             ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[7]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 3.849             ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[5]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 3.791             ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[4]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 3.777             ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[0]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 3.770             ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[4]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 3.766             ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[0]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 3.764             ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[5]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 3.763             ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[2]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 3.720             ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[2]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 3.712             ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[1]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 3.712             ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[1]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 3.708             ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[3]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 3.692             ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[3]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 3.689             ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[6]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 3.587             ;
; Sram_Contoller:sram_control|SRAM_WR_FIFO:write_fifo|dcfifo:dcfifo_component|dcfifo_ohj1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[6]                                                                                                                                                        ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 3.425             ;
; Image_Generator:img_gen|col_counter_r[9]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|col_counter_r[8]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|col_counter_r[7]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|col_counter_r[6]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|col_counter_r[5]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|col_counter_r[4]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|col_counter_r[2]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|col_counter_r[3]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|col_counter_r[1]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|row_counter_r[9]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|row_counter_r[8]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|row_counter_r[7]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|row_counter_r[6]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|row_counter_r[5]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|row_counter_r[4]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|row_counter_r[3]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|row_counter_r[1]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|row_counter_r[0]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|col_counter_r[0]                                                                                                                                                                                                                                                    ; Image_Generator:img_gen|row_counter_r[2]                                                                                                                                                                                                                                                                              ; 1.827             ;
; Image_Generator:img_gen|enable_r                                                                                                                                                                                                                                                            ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|row_counter_r[9]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|col_counter_r[9]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|col_counter_r[7]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|col_counter_r[6]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|col_counter_r[5]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|col_counter_r[2]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|col_counter_r[1]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|col_counter_r[0]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|col_counter_r[8]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|row_counter_r[8]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|row_counter_r[6]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|row_counter_r[7]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|row_counter_r[4]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|row_counter_r[5]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|row_counter_r[2]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|row_counter_r[1]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|col_counter_r[4]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|row_counter_r[0]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|row_counter_r[3]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Image_Generator:img_gen|PerspectiveTransformer:perspective_transformer|col_counter_r[3]                                                                                                                                                                                                     ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Corner_Finder:corner_finder|valid_r                                                                                                                                                                                                                                                         ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Corner_Finder:corner_finder|last_success_r                                                                                                                                                                                                                                                  ; Image_Generator:img_gen|valid_r                                                                                                                                                                                                                                                                                       ; 1.492             ;
; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[0]                                                                                                                                                                      ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a6~portb_address_reg0                                                                                                                                                                      ; 0.285             ;
; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[1]                                                                                                                                                                      ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a6~portb_address_reg0                                                                                                                                                                      ; 0.285             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|wrptr_g[0]                                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|altsyncram_4l31:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                    ; 0.276             ;
; Compressor:compressor|decomp_new_r[2]                                                                                                                                                                                                                                                       ; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a5~porta_datain_reg0                                                                                                                                                                           ; 0.249             ;
; Compressor:compressor|decomp_new_r[1]                                                                                                                                                                                                                                                       ; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a6~porta_datain_reg0                                                                                                                                                                           ; 0.249             ;
; Compressor:compressor|decomp_new_r[0]                                                                                                                                                                                                                                                       ; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a7~porta_datain_reg0                                                                                                                                                                           ; 0.249             ;
; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[4]                                                                                                                                                                          ; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a15~portb_address_reg0                                                                                                                                                                         ; 0.233             ;
; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[9]                                                                                                                                                                          ; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a15~portb_address_reg0                                                                                                                                                                         ; 0.233             ;
; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_45p:auto_generated|cntr_4pf:cntr1|counter_reg_bit[0] ; Image_Generator:img_gen|GetPerspective:get_perspective|DIV:div_1|Div:div_Div_0|lpm_divide:LPM_DIVIDE_component|lpm_divide_f9u:auto_generated|abs_divider_s2i:divider|alt_u_div_40h:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_45p:auto_generated|altsyncram_0va1:altsyncram2|ram_block5a1~portb_address_reg0 ; 0.233             ;
; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[8]                                                                                                                                                                          ; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a15~portb_address_reg0                                                                                                                                                                         ; 0.232             ;
; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[6]                                                                                                                                                                          ; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a7~portb_address_reg0                                                                                                                                                                          ; 0.232             ;
; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[7]                                                                                                                                                                          ; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a7~portb_address_reg0                                                                                                                                                                          ; 0.232             ;
; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[3]                                                                                                                                                                          ; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a7~portb_address_reg0                                                                                                                                                                          ; 0.232             ;
; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[2]                                                                                                                                                                          ; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a15~portb_address_reg0                                                                                                                                                                         ; 0.232             ;
; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|cntr_9uf:cntr1|counter_reg_bit[5]                                                                                                                                                                          ; Compressor:compressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a7~portb_address_reg0                                                                                                                                                                          ; 0.232             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|wrptr_g[0]                                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|altsyncram_4l31:fifo_ram|ram_block11a12~porta_address_reg0                                                                                                                                   ; 0.181             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|wrptr_g[6]                                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|altsyncram_4l31:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                    ; 0.168             ;
; Decompressor:decompressor|decomp_new_r[7]                                                                                                                                                                                                                                                   ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a16~porta_datain_reg0                                                                                                                                                                      ; 0.098             ;
; Decompressor:decompressor|decomp_new_r[15]                                                                                                                                                                                                                                                  ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a8~porta_datain_reg0                                                                                                                                                                       ; 0.097             ;
; Decompressor:decompressor|decomp_new_r[12]                                                                                                                                                                                                                                                  ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a11~porta_datain_reg0                                                                                                                                                                      ; 0.097             ;
; Decompressor:decompressor|decomp_new_r[8]                                                                                                                                                                                                                                                   ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a15~porta_datain_reg0                                                                                                                                                                      ; 0.097             ;
; Decompressor:decompressor|decomp_new_r[20]                                                                                                                                                                                                                                                  ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a3~porta_datain_reg0                                                                                                                                                                       ; 0.097             ;
; Decompressor:decompressor|decomp_new_r[19]                                                                                                                                                                                                                                                  ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a4~porta_datain_reg0                                                                                                                                                                       ; 0.097             ;
; Decompressor:decompressor|decomp_new_r[18]                                                                                                                                                                                                                                                  ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a5~porta_datain_reg0                                                                                                                                                                       ; 0.097             ;
; Decompressor:decompressor|decomp_new_r[16]                                                                                                                                                                                                                                                  ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a7~porta_datain_reg0                                                                                                                                                                       ; 0.097             ;
; Decompressor:decompressor|decomp_new_r[17]                                                                                                                                                                                                                                                  ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a6~porta_datain_reg0                                                                                                                                                                       ; 0.097             ;
; Decompressor:decompressor|decomp_new_r[6]                                                                                                                                                                                                                                                   ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a17~porta_datain_reg0                                                                                                                                                                      ; 0.095             ;
; Decompressor:decompressor|decomp_new_r[5]                                                                                                                                                                                                                                                   ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a18~porta_datain_reg0                                                                                                                                                                      ; 0.095             ;
; Decompressor:decompressor|decomp_new_r[4]                                                                                                                                                                                                                                                   ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a19~porta_datain_reg0                                                                                                                                                                      ; 0.095             ;
; Decompressor:decompressor|decomp_new_r[0]                                                                                                                                                                                                                                                   ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a23~porta_datain_reg0                                                                                                                                                                      ; 0.078             ;
; Decompressor:decompressor|decomp_new_r[11]                                                                                                                                                                                                                                                  ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a12~porta_datain_reg0                                                                                                                                                                      ; 0.078             ;
; Decompressor:decompressor|decomp_new_r[10]                                                                                                                                                                                                                                                  ; Decompressor:decompressor|altshift_taps:decomp_r_rtl_0|shift_taps_g9n:auto_generated|altsyncram_4cb1:altsyncram2|ram_block5a13~porta_datain_reg0                                                                                                                                                                      ; 0.078             ;
; Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                                                                                                                                                ; Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[1]                                                                                                                                                                     ; 0.076             ;
; Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                                                                                                                                                ; Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[0]                                                                                                                                                                     ; 0.075             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                                                                                                                             ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                                                                                                                                                 ; 0.074             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                                                                                                                             ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                                                                                                                                                       ; 0.074             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                                                                                                                            ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                                                                                                                                                      ; 0.074             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                                                                                                                            ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[1]                                                                                                                                                 ; 0.074             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                                                                                                                            ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                                                                                                                                                      ; 0.074             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                                                                                                                             ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ejj1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                                                                                                                                                       ; 0.074             ;
; Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                                                                                                                                                ; Sram_Contoller:sram_control|SRAM_RD_FIFO:read_fifo|dcfifo:dcfifo_component|dcfifo_9lj1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[1]                                                                                                                                                                     ; 0.074             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C7 for design "DE2_115_AR"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "pll:u6|altpll:altpll_component|pll_altpll:auto_generated|pll1" has been set to clock1
Info (15535): Implemented PLL "pll:u6|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:u6|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll:u6|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] port
    Info (15099): Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for pll:u6|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 80 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_9lj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_md9:dffpipe8|dffe9a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ld9:dffpipe5|dffe6a* 
    Info (332165): Entity dcfifo_ejj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe12|dffe13a* 
    Info (332165): Entity dcfifo_lhh1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a* 
    Info (332165): Entity dcfifo_ohj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kd9:dffpipe12|dffe13a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jd9:dffpipe9|dffe10a* 
Info (332104): Reading SDC File: 'Image_Loader_Wrapper/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'DE2_115_AR.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u6|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|pll1|clk[1]} {u6|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {u6|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|pll1|clk[2]} {u6|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {u6|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|pll1|clk[3]} {u6|altpll_component|auto_generated|pll1|clk[3]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: D5M_PIXLCLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CCD_Capture:u3|Frame_Cont[1] is being clocked by D5M_PIXLCLK
Warning (332060): Node: RAW2RGB:u4|dval_ctrl was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register RAW2RGB:u4|dval_ctrl_en is being clocked by RAW2RGB:u4|dval_ctrl
Warning (332060): Node: I2C_CCD_Config:u8|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] is being clocked by I2C_CCD_Config:u8|mI2C_CTRL_CLK
Warning (332060): Node: Corner_Finder:corner_finder|col_counter_r[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch Corner_Finder:corner_finder|last_ul_addr_w[0][11] is being clocked by Corner_Finder:corner_finder|col_counter_r[0]
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):   10.000 u6|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   40.000 u6|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):   25.000 u6|altpll_component|auto_generated|pll1|clk[3]
Info (176353): Automatically promoted node CLOCK2_50~input (placed in PIN AG14 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u8|mI2C_CTRL_CLK
Info (176353): Automatically promoted node pll:u6|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node pll:u6|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node pll:u6|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node Corner_Finder:corner_finder|last_success_r~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Corner_Finder:corner_finder|last_success_r
        Info (176357): Destination node Corner_Finder:corner_finder|valid_r
        Info (176357): Destination node Corner_Finder:corner_finder|miss_counter_r
Info (176353): Automatically promoted node I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u8|I2C_Controller:u0|I2C_SCLK~1
        Info (176357): Destination node I2C_CCD_Config:u8|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Reset_Delay:u2|oRST_1~1
        Info (176357): Destination node D5M_RESET_N~output
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Sdram_Control:u7|always3~0
        Info (176357): Destination node Reset_Delay:u2|oRST_0~0
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u8|i2c_reset
        Info (176357): Destination node Reset_Delay:u2|oRST_2~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 216 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 6 register duplicates
Warning (15064): PLL "pll:u6|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll:u6|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[2] feeds output pin "D5M_XCLKIN~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll:u6|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[3] feeds output pin "VGA_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENETCLK_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_ON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:17
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:54
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 76% of the available device resources in the region that extends from location X58_Y37 to location X68_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:52
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 25.04 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 92 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
    Info (169178): Pin CLOCK3_50 uses I/O standard 3.3-V LVTTL at AG15
    Info (169178): Pin UART_RTS uses I/O standard 3.3-V LVTTL at J13
    Info (169178): Pin D5M_STROBE uses I/O standard 3.3-V LVTTL at AF22
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1
    Info (169178): Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3
    Info (169178): Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4
    Info (169178): Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4
    Info (169178): Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4
    Info (169178): Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6
    Info (169178): Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6
    Info (169178): Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6
    Info (169178): Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7
    Info (169178): Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1
    Info (169178): Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2
    Info (169178): Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2
    Info (169178): Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1
    Info (169178): Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3
    Info (169178): Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4
    Info (169178): Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3
    Info (169178): Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3
    Info (169178): Pin D5M_SDATA uses I/O standard 3.3-V LVTTL at AD25
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at AB28
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at AC28
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at AC27
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at AD27
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at AB27
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at AC26
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at AD26
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at AB26
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at AC25
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at AB25
    Info (169178): Pin SW[10] uses I/O standard 3.3-V LVTTL at AC24
    Info (169178): Pin SW[11] uses I/O standard 3.3-V LVTTL at AB24
    Info (169178): Pin SW[12] uses I/O standard 3.3-V LVTTL at AB23
    Info (169178): Pin SW[13] uses I/O standard 3.3-V LVTTL at AA24
    Info (169178): Pin SW[14] uses I/O standard 3.3-V LVTTL at AA23
    Info (169178): Pin SW[15] uses I/O standard 3.3-V LVTTL at AA22
    Info (169178): Pin SW[16] uses I/O standard 3.3-V LVTTL at Y24
    Info (169178): Pin SW[17] uses I/O standard 3.3-V LVTTL at Y23
    Info (169178): Pin D5M_FVAL uses I/O standard 3.3-V LVTTL at AG25
    Info (169178): Pin D5M_PIXLCLK uses I/O standard 3.3-V LVTTL at AB22
    Info (169178): Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at AG14
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at M23
    Info (169178): Pin KEY[2] uses I/O standard 3.3-V LVTTL at N21
    Info (169178): Pin KEY[3] uses I/O standard 3.3-V LVTTL at R24
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at M21
    Info (169178): Pin D5M_LVAL uses I/O standard 3.3-V LVTTL at AD22
    Info (169178): Pin D5M_D[2] uses I/O standard 3.3-V LVTTL at AF16
    Info (169178): Pin D5M_D[3] uses I/O standard 3.3-V LVTTL at AC19
    Info (169178): Pin D5M_D[4] uses I/O standard 3.3-V LVTTL at AE15
    Info (169178): Pin D5M_D[5] uses I/O standard 3.3-V LVTTL at AD15
    Info (169178): Pin D5M_D[6] uses I/O standard 3.3-V LVTTL at AE16
    Info (169178): Pin D5M_D[7] uses I/O standard 3.3-V LVTTL at AD21
    Info (169178): Pin D5M_D[8] uses I/O standard 3.3-V LVTTL at Y16
    Info (169178): Pin D5M_D[9] uses I/O standard 3.3-V LVTTL at AC21
    Info (169178): Pin D5M_D[10] uses I/O standard 3.3-V LVTTL at Y17
    Info (169178): Pin D5M_D[11] uses I/O standard 3.3-V LVTTL at AC15
    Info (169178): Pin D5M_D[1] uses I/O standard 3.3-V LVTTL at AD19
    Info (169178): Pin D5M_D[0] uses I/O standard 3.3-V LVTTL at AF15
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at G12
Info (144001): Generated suppressed messages file C:/Users/user/Documents/2023spring/2023_dcLab/project/DE2_115_AR.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 181 warnings
    Info: Peak virtual memory: 6307 megabytes
    Info: Processing ended: Sat Jun 17 21:48:00 2023
    Info: Elapsed time: 00:02:46
    Info: Total CPU time (on all processors): 00:05:50


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/user/Documents/2023spring/2023_dcLab/project/DE2_115_AR.fit.smsg.


