קובץ זה מסביר את מבנה היררכיית קבצי ה-VHDL והרכיבים בתוכנית שלנו. 
סדר הקבצים מטה הוא גם סדר הקומפילציה (כל הקבצים הממוספרים 1 ראשונים וכך הלאה) :

1. MUX2 - ארכיטקטורה של רכיב MUX2-1 לסיגנלים באורך של ביט אחד.
1. FA - ארכיטקטורה של רכיב Full Adder - מחבר לשני ביטים (בעל כניסות Carry-in ויציאת Carry-out).

2. Yblock - ארכיטקטורה של רכיב המאגד N רכיבי MUX2 המשמש לבניית רכיב ה-shifter (כל רמה של הזזה ברכיב הshifter מורכבת מYblock).

3. RLA - ארכיטקטורה של רכיב barrel shifter 8-Bit המבצע הזזה שמאלה של 0-7 ביטים לאות הכניסה X (לפי ביטים 0-2 של אות הכניסה Y). 
הרכיב בנוי משלושה רכיבי Yblock כאשר הראשון מבצע 0 או 1 הזזות, השני 0 או 2 הזזות, והשלישי 0 או 4 הזזות, בהתאם לביטים 0-2 של אות הכניסה Y.
3. RRA - רכיב זהה ל-RLA - אך מבצע הזזה ימינה במקום.

4. IFETCH - יחידת הבאת הפקודה (כפי שנלמד בכיתה).
4. IDECODE - יחידת פענוח הפקודה.
4. CONTROL - יחידת קווי הבקרה.
4. EXECUTE - יחידת הביצוע.
4. DMEMORY - יחידת הקריאה והכתיבה מהזכרון.

5. MIPS - המערכת כולה, עם כל הרכיבים, כפי שלמדנו עבור מעבד Single Cycle.

6. top - יחידת ה-MIPS, עטופה ברגיסטרים, לשם אנליזה.

