在数字电路中，逻辑电路可以分为两大类：**组合逻辑 (Combinational Logic)** 和 **时序逻辑 (Sequential Logic)**。它们的主要区别在于输出是否仅取决于当前的输入，还是也取决于电路之前的状态。

### 组合逻辑 (Combinational Logic)

**定义:** 组合逻辑电路的输出在任何时刻都**仅仅取决于该时刻的输入信号的组合**，与电路之前的状态无关。换句话说，输出是输入的纯粹函数。

**特点:**

- **无记忆性:** 不包含任何存储元件（如触发器、锁存器）。
- **即时性:** 输出信号随着输入信号的变化而立即变化（在一定的门延迟之后）。
- **无反馈回路:** 电路中不存在将输出信号反馈到输入端的路径。
- **易于分析和设计:** 功能可以通过真值表、布尔代数或逻辑图来完整描述。

**常见的组合逻辑电路:**

- **基本逻辑门:** 与门 (AND)、或门 (OR)、非门 (NOT)、异或门 (XOR)、与非门 (NAND)、或非门 (NOR)。
- **算术运算电路:** 加法器、减法器、比较器。
- **数据选择电路:** 多路选择器 (Multiplexer)、数据分配器 (Demultiplexer)。
- **编码与译码电路:** 编码器 (Encoder)、译码器 (Decoder)。

### 时序逻辑 (Sequential Logic)

**定义:** 时序逻辑电路的输出在任何时刻**不仅取决于该时刻的输入信号的组合，还取决于电路之前的状态**。电路具有“记忆”功能，能够存储过去的信息。

**特点:**

- **有记忆性:** 包含存储元件，用于存储电路的状态。最常用的存储元件是触发器 (Flip-Flop) 和锁存器 (Latch)。
- **时序性:** 电路的状态变化和输出信号的更新通常需要**时钟信号 (Clock Signal)** 的同步。
- **有反馈回路:** 存储元件的输出会反馈到组合逻辑部分，与输入信号共同决定电路的下一个状态和当前的输出。
- **状态转换:** 电路在不同的状态之间根据输入和时钟信号的控制进行转换。

**常见的时序逻辑电路:**

- **存储元件:** 触发器 (RS, JK, D, T)、锁存器 (SR, D)。
- **计数器 (Counter):** 用于计数脉冲。
- **寄存器 (Register):** 用于存储一组二进制数据。
- **移位寄存器 (Shift Register):** 能够将存储的数据按位移动。
- **有限状态机 (Finite State Machine, FSM):** 根据输入和当前状态转换到下一个状态并产生输出。

**总结两者之间的主要区别:**

| **特性**     | **组合逻辑 (Combinational Logic)** | **时序逻辑 (Sequential Logic)** |
| ------------ | ---------------------------------- | ------------------------------- |
| **输出依赖** | 仅取决于当前输入                   | 取决于当前输入和先前状态        |
| **记忆元件** | 无                                 | 有 (触发器、锁存器)             |
| **时钟信号** | 通常不需要                         | 通常需要                        |
| **反馈回路** | 无                                 | 有                              |
| **主要应用** | 算术运算、数据选择、编码译码       | 存储、计数、控制、状态机        |

在实际的数字系统中，组合逻辑和时序逻辑电路经常**混合使用**，共同完成复杂的数字功能。例如，一个简单的计算机的算术逻辑单元 (ALU) 可能是组合逻辑，而控制单元则会使用时序逻辑来实现指令的有序执行。