TimeQuest Timing Analyzer report for top
Fri May 24 12:07:14 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'uart:u2|uart_clk'
 12. Slow Model Setup: 'VGA_Controller:v2|CLK_4'
 13. Slow Model Setup: 'VGA_Controller:v2|VGA_CLK'
 14. Slow Model Setup: 'uart:u2|reccnt[0]'
 15. Slow Model Setup: 'clk11'
 16. Slow Model Setup: 'clk100'
 17. Slow Model Setup: 'uart:u2|gesture[1]'
 18. Slow Model Setup: 'VGA_Controller:v2|CLK_2'
 19. Slow Model Hold: 'uart:u2|uart_clk'
 20. Slow Model Hold: 'clk100'
 21. Slow Model Hold: 'VGA_Controller:v2|CLK_2'
 22. Slow Model Hold: 'uart:u2|reccnt[0]'
 23. Slow Model Hold: 'uart:u2|gesture[1]'
 24. Slow Model Hold: 'VGA_Controller:v2|VGA_CLK'
 25. Slow Model Hold: 'VGA_Controller:v2|CLK_4'
 26. Slow Model Hold: 'clk11'
 27. Slow Model Minimum Pulse Width: 'clk100'
 28. Slow Model Minimum Pulse Width: 'clk11'
 29. Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'
 30. Slow Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'
 31. Slow Model Minimum Pulse Width: 'uart:u2|uart_clk'
 32. Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'
 33. Slow Model Minimum Pulse Width: 'uart:u2|gesture[1]'
 34. Slow Model Minimum Pulse Width: 'uart:u2|reccnt[0]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Output Enable Times
 40. Minimum Output Enable Times
 41. Output Disable Times
 42. Minimum Output Disable Times
 43. Fast Model Setup Summary
 44. Fast Model Hold Summary
 45. Fast Model Recovery Summary
 46. Fast Model Removal Summary
 47. Fast Model Minimum Pulse Width Summary
 48. Fast Model Setup: 'uart:u2|uart_clk'
 49. Fast Model Setup: 'uart:u2|reccnt[0]'
 50. Fast Model Setup: 'VGA_Controller:v2|CLK_4'
 51. Fast Model Setup: 'VGA_Controller:v2|VGA_CLK'
 52. Fast Model Setup: 'clk11'
 53. Fast Model Setup: 'clk100'
 54. Fast Model Setup: 'uart:u2|gesture[1]'
 55. Fast Model Setup: 'VGA_Controller:v2|CLK_2'
 56. Fast Model Hold: 'uart:u2|uart_clk'
 57. Fast Model Hold: 'clk100'
 58. Fast Model Hold: 'VGA_Controller:v2|CLK_2'
 59. Fast Model Hold: 'VGA_Controller:v2|VGA_CLK'
 60. Fast Model Hold: 'uart:u2|reccnt[0]'
 61. Fast Model Hold: 'uart:u2|gesture[1]'
 62. Fast Model Hold: 'VGA_Controller:v2|CLK_4'
 63. Fast Model Hold: 'clk11'
 64. Fast Model Minimum Pulse Width: 'clk100'
 65. Fast Model Minimum Pulse Width: 'clk11'
 66. Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'
 67. Fast Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'
 68. Fast Model Minimum Pulse Width: 'uart:u2|uart_clk'
 69. Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'
 70. Fast Model Minimum Pulse Width: 'uart:u2|gesture[1]'
 71. Fast Model Minimum Pulse Width: 'uart:u2|reccnt[0]'
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Output Enable Times
 77. Minimum Output Enable Times
 78. Output Disable Times
 79. Minimum Output Disable Times
 80. Multicorner Timing Analysis Summary
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Setup Transfers
 86. Hold Transfers
 87. Report TCCS
 88. Report RSKM
 89. Unconstrained Paths
 90. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; top                                                                ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F672C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clk11                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk11 }                     ;
; clk100                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk100 }                    ;
; uart:u2|gesture[1]        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u2|gesture[1] }        ;
; uart:u2|reccnt[0]         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u2|reccnt[0] }         ;
; uart:u2|uart_clk          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u2|uart_clk }          ;
; VGA_Controller:v2|CLK_2   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VGA_Controller:v2|CLK_2 }   ;
; VGA_Controller:v2|CLK_4   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VGA_Controller:v2|CLK_4 }   ;
; VGA_Controller:v2|VGA_CLK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VGA_Controller:v2|VGA_CLK } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                  ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                                          ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; 177.75 MHz ; 177.75 MHz      ; uart:u2|uart_clk          ;                                                               ;
; 191.86 MHz ; 191.86 MHz      ; VGA_Controller:v2|CLK_4   ;                                                               ;
; 207.99 MHz ; 207.99 MHz      ; VGA_Controller:v2|VGA_CLK ;                                                               ;
; 295.77 MHz ; 295.77 MHz      ; clk11                     ;                                                               ;
; 357.14 MHz ; 340.02 MHz      ; clk100                    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 737.46 MHz ; 674.76 MHz      ; uart:u2|gesture[1]        ; limit due to hold check                                       ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; uart:u2|uart_clk          ; -4.626 ; -35.366       ;
; VGA_Controller:v2|CLK_4   ; -4.212 ; -161.852      ;
; VGA_Controller:v2|VGA_CLK ; -3.808 ; -83.081       ;
; uart:u2|reccnt[0]         ; -3.241 ; -3.241        ;
; clk11                     ; -2.381 ; -17.098       ;
; clk100                    ; -1.800 ; -171.190      ;
; uart:u2|gesture[1]        ; -0.178 ; -0.178        ;
; VGA_Controller:v2|CLK_2   ; 2.542  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; uart:u2|uart_clk          ; -3.746 ; -6.307        ;
; clk100                    ; -3.135 ; -3.135        ;
; VGA_Controller:v2|CLK_2   ; -2.708 ; -5.016        ;
; uart:u2|reccnt[0]         ; -2.155 ; -2.155        ;
; uart:u2|gesture[1]        ; -0.741 ; -0.741        ;
; VGA_Controller:v2|VGA_CLK ; -0.247 ; -0.247        ;
; VGA_Controller:v2|CLK_4   ; 0.499  ; 0.000         ;
; clk11                     ; 1.181  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk100                    ; -1.941 ; -180.021      ;
; clk11                     ; -1.941 ; -19.749       ;
; VGA_Controller:v2|CLK_4   ; -0.742 ; -75.684       ;
; VGA_Controller:v2|VGA_CLK ; -0.742 ; -57.876       ;
; uart:u2|uart_clk          ; -0.742 ; -19.292       ;
; VGA_Controller:v2|CLK_2   ; -0.742 ; -2.968        ;
; uart:u2|gesture[1]        ; 0.500  ; 0.000         ;
; uart:u2|reccnt[0]         ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'uart:u2|uart_clk'                                                                                            ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock      ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; -4.626 ; uart:u2|cnt2[2]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.194     ; 3.472      ;
; -4.446 ; uart:u2|cnt2[3]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.194     ; 3.292      ;
; -4.378 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.656     ; 2.762      ;
; -4.378 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.656     ; 2.762      ;
; -4.275 ; uart:u2|cnt2[1]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.194     ; 3.121      ;
; -4.198 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.656     ; 2.582      ;
; -4.198 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.656     ; 2.582      ;
; -4.027 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.656     ; 2.411      ;
; -4.027 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.656     ; 2.411      ;
; -3.895 ; uart:u2|cnt2[0]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.194     ; 2.741      ;
; -3.298 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.656     ; 1.682      ;
; -3.298 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.656     ; 1.682      ;
; -2.678 ; uart:u2|rx8bit[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.194     ; 1.524      ;
; -2.543 ; uart:u2|cnt2[1]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.583      ;
; -2.543 ; uart:u2|cnt2[1]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.583      ;
; -2.525 ; uart:u2|cnt2[2]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 3.568      ;
; -2.525 ; uart:u2|cnt2[2]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 3.568      ;
; -2.496 ; uart:u2|cnt2[1]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.536      ;
; -2.367 ; uart:u2|cnt2[3]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.407      ;
; -2.367 ; uart:u2|cnt2[3]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.407      ;
; -2.345 ; uart:u2|cnt2[3]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 3.388      ;
; -2.345 ; uart:u2|cnt2[3]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 3.388      ;
; -2.208 ; uart:u2|cnt2[3]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.248      ;
; -2.174 ; uart:u2|cnt2[1]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 3.217      ;
; -2.174 ; uart:u2|cnt2[1]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 3.217      ;
; -2.078 ; uart:u2|cnt2[0]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.118      ;
; -2.069 ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.109      ;
; -2.055 ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.095      ;
; -2.013 ; uart:u2|cnt2[1]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.053      ;
; -1.964 ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.004      ;
; -1.837 ; uart:u2|cnt2[2]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.877      ;
; -1.837 ; uart:u2|cnt2[2]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.877      ;
; -1.794 ; uart:u2|cnt2[0]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 2.837      ;
; -1.794 ; uart:u2|cnt2[0]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 2.837      ;
; -1.788 ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.828      ;
; -1.781 ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.821      ;
; -1.767 ; uart:u2|cnt2[3]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.807      ;
; -1.766 ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.806      ;
; -1.679 ; uart:u2|cnt2[0]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.719      ;
; -1.679 ; uart:u2|cnt2[0]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.719      ;
; -1.673 ; uart:u2|cnt2[2]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.713      ;
; -1.651 ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.691      ;
; -1.589 ; uart:u2|cnt2[0]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.629      ;
; -1.566 ; uart:u2|reccnt[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.462      ; 3.068      ;
; -1.449 ; uart:u2|reccnt[1] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.462      ; 2.951      ;
; -1.258 ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.298      ;
; -1.251 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.291      ;
; -1.246 ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.286      ;
; -1.240 ; uart:u2|cnt2[2]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.280      ;
; -1.234 ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.274      ;
; -1.071 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.111      ;
; -0.900 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.940      ;
; -0.796 ; uart:u2|reccnt[2] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.836      ;
; -0.788 ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 1.747      ; 3.379      ;
; -0.735 ; uart:u2|reccnt[1] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.775      ;
; -0.492 ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.532      ;
; -0.488 ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.528      ;
; -0.488 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.528      ;
; -0.296 ; uart:u2|rx8bit[0] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 1.339      ;
; -0.296 ; uart:u2|rx8bit[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 1.339      ;
; -0.288 ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 1.747      ; 3.379      ;
; -0.057 ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 1.285      ; 2.186      ;
; 0.235  ; uart:u2|reccnt[1] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; uart:u2|reccnt[2] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; uart:u2|rx8bit[2] ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; uart:u2|rx8bit[1] ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; uart:u2|rx8bit[0] ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.805      ;
; 0.443  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 1.285      ; 2.186      ;
; 0.535  ; uart:u2|reccnt[2] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 2.659      ; 3.164      ;
; 0.535  ; uart:u2|reccnt[2] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 2.659      ; 3.164      ;
; 0.637  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 1.285      ; 1.492      ;
; 0.652  ; uart:u2|reccnt[1] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 2.659      ; 3.047      ;
; 0.652  ; uart:u2|reccnt[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 2.659      ; 3.047      ;
; 1.137  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 1.285      ; 1.492      ;
; 1.313  ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 3.944      ; 3.475      ;
; 1.313  ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 3.944      ; 3.475      ;
; 1.813  ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 3.944      ; 3.475      ;
; 1.813  ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 3.944      ; 3.475      ;
; 1.858  ; uart:u2|reccnt[2] ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 2.656      ; 1.838      ;
; 3.980  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 3.941      ; 0.805      ;
; 4.480  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 3.941      ; 0.805      ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA_Controller:v2|CLK_4'                                                                                                               ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -4.212 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.019      ; 5.271      ;
; -4.212 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.019      ; 5.271      ;
; -4.212 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.019      ; 5.271      ;
; -4.207 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 5.270      ;
; -4.207 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 5.270      ;
; -4.207 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 5.270      ;
; -4.207 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 5.270      ;
; -4.207 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 5.270      ;
; -4.207 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 5.270      ;
; -4.207 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 5.270      ;
; -4.207 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 5.270      ;
; -4.207 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 5.270      ;
; -4.116 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.027      ; 5.183      ;
; -4.116 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.027      ; 5.183      ;
; -4.116 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.027      ; 5.183      ;
; -4.111 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.182      ;
; -4.111 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.182      ;
; -4.111 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.182      ;
; -4.111 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.182      ;
; -4.111 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.182      ;
; -4.111 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.182      ;
; -4.111 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.182      ;
; -4.111 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.182      ;
; -4.111 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.182      ;
; -4.049 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.027      ; 5.116      ;
; -4.049 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.027      ; 5.116      ;
; -4.049 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.027      ; 5.116      ;
; -4.044 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.115      ;
; -4.044 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.115      ;
; -4.044 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.115      ;
; -4.044 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.115      ;
; -4.044 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.115      ;
; -4.044 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.115      ;
; -4.044 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.115      ;
; -4.044 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.115      ;
; -4.044 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 5.115      ;
; -3.941 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.019      ; 5.000      ;
; -3.941 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.019      ; 5.000      ;
; -3.941 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.019      ; 5.000      ;
; -3.936 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.999      ;
; -3.936 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.999      ;
; -3.936 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.999      ;
; -3.936 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.999      ;
; -3.936 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.999      ;
; -3.936 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.999      ;
; -3.936 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.999      ;
; -3.936 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.999      ;
; -3.936 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.999      ;
; -3.879 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.019      ; 4.938      ;
; -3.879 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.019      ; 4.938      ;
; -3.879 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.019      ; 4.938      ;
; -3.874 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.937      ;
; -3.874 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.937      ;
; -3.874 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.937      ;
; -3.874 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.937      ;
; -3.874 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.937      ;
; -3.874 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.937      ;
; -3.874 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.937      ;
; -3.874 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.937      ;
; -3.874 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.023      ; 4.937      ;
; -3.823 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.027      ; 4.890      ;
; -3.823 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.027      ; 4.890      ;
; -3.823 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.027      ; 4.890      ;
; -3.818 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 4.889      ;
; -3.818 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 4.889      ;
; -3.818 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 4.889      ;
; -3.818 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 4.889      ;
; -3.818 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 4.889      ;
; -3.818 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 4.889      ;
; -3.818 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 4.889      ;
; -3.818 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 4.889      ;
; -3.818 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.031      ; 4.889      ;
; -3.810 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 4.850      ;
; -3.810 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 4.850      ;
; -3.810 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 4.850      ;
; -3.810 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 4.850      ;
; -3.810 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 4.850      ;
; -3.810 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 4.850      ;
; -3.810 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 4.850      ;
; -3.790 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 4.854      ;
; -3.790 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 4.854      ;
; -3.790 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 4.854      ;
; -3.789 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|rt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 4.847      ;
; -3.788 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|bt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 4.846      ;
; -3.788 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|bt[1]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 4.846      ;
; -3.788 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 4.846      ;
; -3.786 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 4.844      ;
; -3.785 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|rt[1]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 4.843      ;
; -3.785 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 4.843      ;
; -3.785 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.028      ; 4.853      ;
; -3.785 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.028      ; 4.853      ;
; -3.785 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.028      ; 4.853      ;
; -3.785 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.028      ; 4.853      ;
; -3.785 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.028      ; 4.853      ;
; -3.785 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.028      ; 4.853      ;
; -3.785 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.028      ; 4.853      ;
; -3.785 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.028      ; 4.853      ;
; -3.785 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.028      ; 4.853      ;
; -3.771 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.027      ; 4.838      ;
; -3.771 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.027      ; 4.838      ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA_Controller:v2|VGA_CLK'                                                                                               ;
+--------+-----------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; -3.808 ; cnt[3]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.016      ; 4.864      ;
; -3.600 ; cnt[6]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.016      ; 4.656      ;
; -3.572 ; cnt[4]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.016      ; 4.628      ;
; -3.530 ; cnt[5]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.016      ; 4.586      ;
; -3.461 ; cnt[3]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 4.492      ;
; -3.461 ; cnt[3]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 4.492      ;
; -3.461 ; cnt[3]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 4.492      ;
; -3.392 ; cnt[2]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.016      ; 4.448      ;
; -3.380 ; cnt[6]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 4.411      ;
; -3.380 ; cnt[6]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 4.411      ;
; -3.380 ; cnt[6]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 4.411      ;
; -3.352 ; cnt[4]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 4.383      ;
; -3.352 ; cnt[4]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 4.383      ;
; -3.352 ; cnt[4]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 4.383      ;
; -3.310 ; cnt[5]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 4.341      ;
; -3.310 ; cnt[5]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 4.341      ;
; -3.310 ; cnt[5]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 4.341      ;
; -3.263 ; cnt[0]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.016      ; 4.319      ;
; -3.177 ; cnt[3]    ; addr_for_ram_read[0]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.191      ;
; -3.177 ; cnt[3]    ; addr_for_ram_read[1]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.191      ;
; -3.177 ; cnt[3]    ; addr_for_ram_read[2]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.191      ;
; -3.177 ; cnt[3]    ; addr_for_ram_read[3]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.191      ;
; -3.177 ; cnt[3]    ; addr_for_ram_read[4]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.191      ;
; -3.177 ; cnt[3]    ; addr_for_ram_read[5]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.191      ;
; -3.135 ; cnt[7]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.016      ; 4.191      ;
; -3.096 ; cnt[6]    ; addr_for_ram_read[0]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.110      ;
; -3.096 ; cnt[6]    ; addr_for_ram_read[1]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.110      ;
; -3.096 ; cnt[6]    ; addr_for_ram_read[2]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.110      ;
; -3.096 ; cnt[6]    ; addr_for_ram_read[3]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.110      ;
; -3.096 ; cnt[6]    ; addr_for_ram_read[4]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.110      ;
; -3.096 ; cnt[6]    ; addr_for_ram_read[5]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.110      ;
; -3.079 ; cnt[1]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.016      ; 4.135      ;
; -3.075 ; cnt[3]    ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.110      ;
; -3.075 ; cnt[3]    ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.110      ;
; -3.075 ; cnt[3]    ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.110      ;
; -3.075 ; cnt[3]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.110      ;
; -3.075 ; cnt[3]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.110      ;
; -3.075 ; cnt[3]    ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.110      ;
; -3.075 ; cnt[3]    ; addr_for_ram_read[17] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.110      ;
; -3.068 ; cnt[4]    ; addr_for_ram_read[0]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.082      ;
; -3.068 ; cnt[4]    ; addr_for_ram_read[1]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.082      ;
; -3.068 ; cnt[4]    ; addr_for_ram_read[2]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.082      ;
; -3.068 ; cnt[4]    ; addr_for_ram_read[3]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.082      ;
; -3.068 ; cnt[4]    ; addr_for_ram_read[4]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.082      ;
; -3.068 ; cnt[4]    ; addr_for_ram_read[5]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.082      ;
; -3.045 ; cnt[2]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 4.076      ;
; -3.045 ; cnt[2]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 4.076      ;
; -3.045 ; cnt[2]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 4.076      ;
; -3.026 ; cnt[5]    ; addr_for_ram_read[0]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.040      ;
; -3.026 ; cnt[5]    ; addr_for_ram_read[1]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.040      ;
; -3.026 ; cnt[5]    ; addr_for_ram_read[2]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.040      ;
; -3.026 ; cnt[5]    ; addr_for_ram_read[3]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.040      ;
; -3.026 ; cnt[5]    ; addr_for_ram_read[4]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.040      ;
; -3.026 ; cnt[5]    ; addr_for_ram_read[5]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 4.040      ;
; -2.994 ; cnt[6]    ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.029      ;
; -2.994 ; cnt[6]    ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.029      ;
; -2.994 ; cnt[6]    ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.029      ;
; -2.994 ; cnt[6]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.029      ;
; -2.994 ; cnt[6]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.029      ;
; -2.994 ; cnt[6]    ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.029      ;
; -2.994 ; cnt[6]    ; addr_for_ram_read[17] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.029      ;
; -2.966 ; cnt[4]    ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.001      ;
; -2.966 ; cnt[4]    ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.001      ;
; -2.966 ; cnt[4]    ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.001      ;
; -2.966 ; cnt[4]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.001      ;
; -2.966 ; cnt[4]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.001      ;
; -2.966 ; cnt[4]    ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.001      ;
; -2.966 ; cnt[4]    ; addr_for_ram_read[17] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 4.001      ;
; -2.924 ; cnt[5]    ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 3.959      ;
; -2.924 ; cnt[5]    ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 3.959      ;
; -2.924 ; cnt[5]    ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 3.959      ;
; -2.924 ; cnt[5]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 3.959      ;
; -2.924 ; cnt[5]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 3.959      ;
; -2.924 ; cnt[5]    ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 3.959      ;
; -2.924 ; cnt[5]    ; addr_for_ram_read[17] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 3.959      ;
; -2.916 ; cnt[0]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 3.947      ;
; -2.916 ; cnt[0]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 3.947      ;
; -2.916 ; cnt[0]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 3.947      ;
; -2.915 ; cnt[7]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 3.946      ;
; -2.915 ; cnt[7]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 3.946      ;
; -2.915 ; cnt[7]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 3.946      ;
; -2.761 ; cnt[2]    ; addr_for_ram_read[0]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 3.775      ;
; -2.761 ; cnt[2]    ; addr_for_ram_read[1]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 3.775      ;
; -2.761 ; cnt[2]    ; addr_for_ram_read[2]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 3.775      ;
; -2.761 ; cnt[2]    ; addr_for_ram_read[3]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 3.775      ;
; -2.761 ; cnt[2]    ; addr_for_ram_read[4]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 3.775      ;
; -2.761 ; cnt[2]    ; addr_for_ram_read[5]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.026     ; 3.775      ;
; -2.749 ; cnt[3]    ; rwmode[1]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.000      ; 3.789      ;
; -2.732 ; cnt[1]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 3.763      ;
; -2.732 ; cnt[1]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 3.763      ;
; -2.732 ; cnt[1]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 3.763      ;
; -2.714 ; cnt[3]    ; addr_for_ram_read[6]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.003     ; 3.751      ;
; -2.714 ; cnt[3]    ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.003     ; 3.751      ;
; -2.714 ; cnt[3]    ; addr_for_ram_read[8]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.003     ; 3.751      ;
; -2.659 ; cnt[2]    ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 3.694      ;
; -2.659 ; cnt[2]    ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 3.694      ;
; -2.659 ; cnt[2]    ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 3.694      ;
; -2.659 ; cnt[2]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 3.694      ;
; -2.659 ; cnt[2]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 3.694      ;
; -2.659 ; cnt[2]    ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.005     ; 3.694      ;
+--------+-----------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'uart:u2|reccnt[0]'                                                                                               ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; -3.241 ; uart:u2|gesture[0] ; uart:u2|draw        ; uart:u2|uart_clk   ; uart:u2|reccnt[0] ; 1.000        ; -1.885     ; 0.945      ;
; 1.236  ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; 0.500        ; 2.800      ; 0.949      ;
; 1.736  ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; 1.000        ; 2.800      ; 0.949      ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk11'                                                                                         ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; -2.381 ; uart:u2|cnt[0]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.421      ;
; -2.302 ; uart:u2|cnt[1]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.342      ;
; -2.300 ; uart:u2|cnt[0]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.340      ;
; -2.266 ; uart:u2|cnt[2]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.306      ;
; -2.221 ; uart:u2|cnt[1]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.261      ;
; -2.185 ; uart:u2|cnt[2]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.225      ;
; -2.130 ; uart:u2|cnt[3]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.170      ;
; -2.093 ; uart:u2|cnt[4]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.133      ;
; -2.049 ; uart:u2|cnt[3]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.089      ;
; -2.012 ; uart:u2|cnt[4]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.052      ;
; -2.008 ; uart:u2|cnt[5]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.048      ;
; -1.927 ; uart:u2|cnt[5]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.967      ;
; -1.878 ; uart:u2|cnt[6]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.918      ;
; -1.797 ; uart:u2|cnt[6]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.837      ;
; -1.782 ; uart:u2|cnt[4]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 2.825      ;
; -1.777 ; uart:u2|cnt[10] ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.817      ;
; -1.732 ; uart:u2|cnt[3]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 2.775      ;
; -1.717 ; uart:u2|cnt[0]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.757      ;
; -1.673 ; uart:u2|cnt[7]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.713      ;
; -1.639 ; uart:u2|cnt[7]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.679      ;
; -1.638 ; uart:u2|cnt[1]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.678      ;
; -1.631 ; uart:u2|cnt[0]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.671      ;
; -1.602 ; uart:u2|cnt[2]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.642      ;
; -1.591 ; uart:u2|cnt[8]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.631      ;
; -1.554 ; uart:u2|cnt[9]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.594      ;
; -1.552 ; uart:u2|cnt[1]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.592      ;
; -1.518 ; uart:u2|cnt[6]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 2.561      ;
; -1.516 ; uart:u2|cnt[2]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.556      ;
; -1.480 ; uart:u2|cnt[9]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.520      ;
; -1.475 ; uart:u2|cnt[10] ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.515      ;
; -1.466 ; uart:u2|cnt[3]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.506      ;
; -1.452 ; uart:u2|cnt[10] ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 2.495      ;
; -1.429 ; uart:u2|cnt[4]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.469      ;
; -1.380 ; uart:u2|cnt[3]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.420      ;
; -1.355 ; uart:u2|cnt[0]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.395      ;
; -1.344 ; uart:u2|cnt[5]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.384      ;
; -1.343 ; uart:u2|cnt[5]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 2.386      ;
; -1.343 ; uart:u2|cnt[4]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.383      ;
; -1.314 ; uart:u2|cnt[7]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 2.357      ;
; -1.302 ; uart:u2|cnt[8]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.342      ;
; -1.286 ; uart:u2|cnt[0]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 2.329      ;
; -1.276 ; uart:u2|cnt[1]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.316      ;
; -1.269 ; uart:u2|cnt[0]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.309      ;
; -1.258 ; uart:u2|cnt[5]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.298      ;
; -1.240 ; uart:u2|cnt[2]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.280      ;
; -1.214 ; uart:u2|cnt[6]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.254      ;
; -1.190 ; uart:u2|cnt[1]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.230      ;
; -1.183 ; uart:u2|cnt[0]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.223      ;
; -1.155 ; uart:u2|cnt[9]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 2.198      ;
; -1.154 ; uart:u2|cnt[2]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.194      ;
; -1.128 ; uart:u2|cnt[6]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.168      ;
; -1.104 ; uart:u2|cnt[3]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.144      ;
; -1.104 ; uart:u2|cnt[1]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.144      ;
; -1.097 ; uart:u2|cnt[0]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.137      ;
; -1.074 ; uart:u2|cnt[1]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 2.117      ;
; -1.068 ; uart:u2|cnt[2]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.108      ;
; -1.067 ; uart:u2|cnt[4]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.107      ;
; -1.018 ; uart:u2|cnt[3]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.058      ;
; -1.018 ; uart:u2|cnt[1]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.058      ;
; -1.011 ; uart:u2|cnt[0]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.051      ;
; -1.009 ; uart:u2|cnt[7]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.049      ;
; -0.982 ; uart:u2|cnt[5]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.022      ;
; -0.982 ; uart:u2|cnt[2]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.022      ;
; -0.981 ; uart:u2|cnt[4]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.021      ;
; -0.977 ; uart:u2|cnt[8]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 2.020      ;
; -0.932 ; uart:u2|cnt[3]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.972      ;
; -0.932 ; uart:u2|cnt[1]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.972      ;
; -0.927 ; uart:u2|cnt[8]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.967      ;
; -0.925 ; uart:u2|cnt[0]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.965      ;
; -0.923 ; uart:u2|cnt[7]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.963      ;
; -0.899 ; uart:u2|cnt[2]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 1.942      ;
; -0.502 ; uart:u2|cnt[5]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.542      ;
; -0.502 ; uart:u2|cnt[2]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.542      ;
; -0.501 ; uart:u2|cnt[4]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.541      ;
; -0.496 ; uart:u2|cnt[9]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.536      ;
; -0.453 ; uart:u2|cnt[6]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.493      ;
; -0.453 ; uart:u2|cnt[3]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.493      ;
; -0.453 ; uart:u2|cnt[1]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.493      ;
; -0.448 ; uart:u2|cnt[8]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.488      ;
; -0.447 ; uart:u2|cnt[0]  ; uart:u2|cnt[0]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.487      ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk100'                                                                                                           ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.800 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[7]~en    ; clk100       ; clk100      ; 1.000        ; -0.005     ; 2.835      ;
; -1.800 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[0]~en    ; clk100       ; clk100      ; 1.000        ; -0.005     ; 2.835      ;
; -1.800 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[9]~en    ; clk100       ; clk100      ; 1.000        ; -0.005     ; 2.835      ;
; -1.800 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[14]~en   ; clk100       ; clk100      ; 1.000        ; -0.005     ; 2.835      ;
; -1.800 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[15]~en   ; clk100       ; clk100      ; 1.000        ; -0.005     ; 2.835      ;
; -1.800 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[16]~en   ; clk100       ; clk100      ; 1.000        ; -0.005     ; 2.835      ;
; -1.800 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[17]~en   ; clk100       ; clk100      ; 1.000        ; -0.005     ; 2.835      ;
; -1.800 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[20]~en   ; clk100       ; clk100      ; 1.000        ; -0.005     ; 2.835      ;
; -1.800 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[22]~en   ; clk100       ; clk100      ; 1.000        ; -0.005     ; 2.835      ;
; -1.800 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[24]~en   ; clk100       ; clk100      ; 1.000        ; -0.005     ; 2.835      ;
; -1.800 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[26]~en   ; clk100       ; clk100      ; 1.000        ; -0.005     ; 2.835      ;
; -1.800 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[29]~en   ; clk100       ; clk100      ; 1.000        ; -0.005     ; 2.835      ;
; -1.799 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[10]~en   ; clk100       ; clk100      ; 1.000        ; -0.002     ; 2.837      ;
; -1.798 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[9]~en    ; clk100       ; clk100      ; 1.000        ; -0.002     ; 2.836      ;
; -1.798 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[14]~en   ; clk100       ; clk100      ; 1.000        ; -0.002     ; 2.836      ;
; -1.797 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[6]~en    ; clk100       ; clk100      ; 1.000        ; -0.002     ; 2.835      ;
; -1.796 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[1]~en    ; clk100       ; clk100      ; 1.000        ; -0.002     ; 2.834      ;
; -1.796 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[18]~en   ; clk100       ; clk100      ; 1.000        ; -0.002     ; 2.834      ;
; -1.795 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[5]~en    ; clk100       ; clk100      ; 1.000        ; -0.002     ; 2.833      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[0]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[10]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[11]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[12]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[13]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[14]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[15]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[17]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[19]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[20]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[21]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[22]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[23]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[27]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[29]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.793 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[30]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.016      ; 2.849      ;
; -1.792 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[3]~en    ; clk100       ; clk100      ; 1.000        ; -0.002     ; 2.830      ;
; -1.792 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[7]~en    ; clk100       ; clk100      ; 1.000        ; -0.002     ; 2.830      ;
; -1.792 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[13]~en   ; clk100       ; clk100      ; 1.000        ; -0.002     ; 2.830      ;
; -1.792 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[13]~en   ; clk100       ; clk100      ; 1.000        ; 0.015      ; 2.847      ;
; -1.792 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[21]~en   ; clk100       ; clk100      ; 1.000        ; 0.015      ; 2.847      ;
; -1.792 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[27]~en   ; clk100       ; clk100      ; 1.000        ; 0.015      ; 2.847      ;
; -1.791 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[6]~en    ; clk100       ; clk100      ; 1.000        ; 0.015      ; 2.846      ;
; -1.791 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[30]~en   ; clk100       ; clk100      ; 1.000        ; 0.015      ; 2.846      ;
; -1.789 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[12]~en   ; clk100       ; clk100      ; 1.000        ; 0.015      ; 2.844      ;
; -1.789 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[19]~en   ; clk100       ; clk100      ; 1.000        ; 0.015      ; 2.844      ;
; -1.787 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[23]~en   ; clk100       ; clk100      ; 1.000        ; 0.015      ; 2.842      ;
; -1.787 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[25]~en   ; clk100       ; clk100      ; 1.000        ; 0.015      ; 2.842      ;
; -1.786 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[18]~en   ; clk100       ; clk100      ; 1.000        ; 0.015      ; 2.841      ;
; -1.786 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[31]~en   ; clk100       ; clk100      ; 1.000        ; 0.015      ; 2.841      ;
; -1.785 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[10]~en   ; clk100       ; clk100      ; 1.000        ; 0.015      ; 2.840      ;
; -1.785 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[11]~en   ; clk100       ; clk100      ; 1.000        ; 0.015      ; 2.840      ;
; -1.783 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[5]~en    ; clk100       ; clk100      ; 1.000        ; 0.015      ; 2.838      ;
; -1.783 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[28]~en   ; clk100       ; clk100      ; 1.000        ; 0.015      ; 2.838      ;
; -1.781 ; SRAM:rm|state.mem_end  ; SRAM:rm|state.idle           ; clk100       ; clk100      ; 1.000        ; 0.000      ; 2.821      ;
; -1.768 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[6]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.013      ; 2.821      ;
; -1.768 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[8]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.013      ; 2.821      ;
; -1.768 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[1]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.013      ; 2.821      ;
; -1.768 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[2]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.013      ; 2.821      ;
; -1.768 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[3]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.013      ; 2.821      ;
; -1.768 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[4]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.013      ; 2.821      ;
; -1.768 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[5]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.013      ; 2.821      ;
; -1.768 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[9]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.013      ; 2.821      ;
; -1.768 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[16]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 2.821      ;
; -1.768 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[18]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 2.821      ;
; -1.768 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[24]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 2.821      ;
; -1.768 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[25]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 2.821      ;
; -1.768 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[26]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 2.821      ;
; -1.768 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[28]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 2.821      ;
; -1.768 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[31]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 2.821      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[6]~en    ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[7]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[5]~en    ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[10]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[11]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[12]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[13]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[18]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[19]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[21]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[23]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[25]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[27]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[28]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[30]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.765 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[31]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 2.817      ;
; -1.746 ; SRAM:rm|state.mem_end  ; SRAM:rm|state.mem_end        ; clk100       ; clk100      ; 1.000        ; 0.000      ; 2.786      ;
; -1.746 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[8]~en    ; clk100       ; clk100      ; 1.000        ; -0.007     ; 2.779      ;
; -1.746 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[1]~en    ; clk100       ; clk100      ; 1.000        ; -0.007     ; 2.779      ;
; -1.746 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[2]~en    ; clk100       ; clk100      ; 1.000        ; -0.007     ; 2.779      ;
; -1.746 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[3]~en    ; clk100       ; clk100      ; 1.000        ; -0.007     ; 2.779      ;
; -1.746 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[4]~en    ; clk100       ; clk100      ; 1.000        ; -0.007     ; 2.779      ;
; -1.743 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[6]            ; clk100       ; clk100      ; 1.000        ; -0.013     ; 2.770      ;
; -1.743 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[7]            ; clk100       ; clk100      ; 1.000        ; -0.013     ; 2.770      ;
; -1.743 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[8]            ; clk100       ; clk100      ; 1.000        ; -0.013     ; 2.770      ;
; -1.743 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[0]            ; clk100       ; clk100      ; 1.000        ; -0.013     ; 2.770      ;
; -1.743 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[1]            ; clk100       ; clk100      ; 1.000        ; -0.013     ; 2.770      ;
; -1.743 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[2]            ; clk100       ; clk100      ; 1.000        ; -0.013     ; 2.770      ;
; -1.743 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[3]            ; clk100       ; clk100      ; 1.000        ; -0.013     ; 2.770      ;
; -1.743 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[4]            ; clk100       ; clk100      ; 1.000        ; -0.013     ; 2.770      ;
; -1.743 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[5]            ; clk100       ; clk100      ; 1.000        ; -0.013     ; 2.770      ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'uart:u2|gesture[1]'                                                                                               ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; -0.178 ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; 0.500        ; 1.386      ; 0.949      ;
; 0.322  ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; 1.000        ; 1.386      ; 0.949      ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA_Controller:v2|CLK_2'                                                                                                              ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 2.542 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 2.903      ; 1.205      ;
; 2.942 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 2.903      ; 0.805      ;
; 3.042 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 2.903      ; 1.205      ;
; 3.442 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 2.903      ; 0.805      ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'uart:u2|uart_clk'                                                                                             ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock      ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; -3.746 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.941      ; 0.805      ;
; -3.246 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.941      ; 0.805      ;
; -1.124 ; uart:u2|reccnt[2] ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.656      ; 1.838      ;
; -1.079 ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.944      ; 3.475      ;
; -1.079 ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.944      ; 3.475      ;
; -0.579 ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.944      ; 3.475      ;
; -0.579 ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.944      ; 3.475      ;
; -0.403 ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.285      ; 1.492      ;
; 0.082  ; uart:u2|reccnt[1] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.659      ; 3.047      ;
; 0.082  ; uart:u2|reccnt[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.659      ; 3.047      ;
; 0.097  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.285      ; 1.492      ;
; 0.199  ; uart:u2|reccnt[2] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.659      ; 3.164      ;
; 0.199  ; uart:u2|reccnt[2] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.659      ; 3.164      ;
; 0.291  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.285      ; 2.186      ;
; 0.499  ; uart:u2|reccnt[1] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|reccnt[2] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[0] ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[1] ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[2] ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.791  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.285      ; 2.186      ;
; 1.022  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.747      ; 3.379      ;
; 1.030  ; uart:u2|rx8bit[0] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 1.339      ;
; 1.030  ; uart:u2|rx8bit[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 1.339      ;
; 1.219  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.525      ;
; 1.222  ; uart:u2|cnt2[0]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.528      ;
; 1.222  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.528      ;
; 1.226  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.532      ;
; 1.469  ; uart:u2|reccnt[1] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.775      ;
; 1.522  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.747      ; 3.379      ;
; 1.530  ; uart:u2|reccnt[2] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.836      ;
; 1.634  ; uart:u2|cnt2[1]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.940      ;
; 1.805  ; uart:u2|cnt2[3]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.111      ;
; 1.968  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.274      ;
; 1.974  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.280      ;
; 1.980  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.286      ;
; 1.985  ; uart:u2|cnt2[2]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.291      ;
; 1.992  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.298      ;
; 2.022  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.328      ;
; 2.022  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.328      ;
; 2.183  ; uart:u2|reccnt[1] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.462      ; 2.951      ;
; 2.300  ; uart:u2|reccnt[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.462      ; 3.068      ;
; 2.317  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.623      ;
; 2.323  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.629      ;
; 2.385  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.691      ;
; 2.499  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.805      ;
; 2.500  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.806      ;
; 2.515  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.821      ;
; 2.522  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.828      ;
; 2.528  ; uart:u2|cnt2[0]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 2.837      ;
; 2.528  ; uart:u2|cnt2[0]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 2.837      ;
; 2.571  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.877      ;
; 2.571  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.877      ;
; 2.698  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 3.004      ;
; 2.747  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 3.053      ;
; 2.747  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 3.053      ;
; 2.789  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 3.095      ;
; 2.803  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 3.109      ;
; 2.908  ; uart:u2|cnt2[1]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 3.217      ;
; 2.908  ; uart:u2|cnt2[1]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 3.217      ;
; 3.079  ; uart:u2|cnt2[3]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 3.388      ;
; 3.079  ; uart:u2|cnt2[3]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 3.388      ;
; 3.259  ; uart:u2|cnt2[2]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 3.568      ;
; 3.259  ; uart:u2|cnt2[2]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 3.568      ;
; 3.277  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 3.583      ;
; 3.412  ; uart:u2|rx8bit[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.194     ; 1.524      ;
; 4.032  ; uart:u2|cnt2[0]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.656     ; 1.682      ;
; 4.032  ; uart:u2|cnt2[0]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.656     ; 1.682      ;
; 4.629  ; uart:u2|cnt2[0]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.194     ; 2.741      ;
; 4.761  ; uart:u2|cnt2[1]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.656     ; 2.411      ;
; 4.761  ; uart:u2|cnt2[1]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.656     ; 2.411      ;
; 4.932  ; uart:u2|cnt2[3]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.656     ; 2.582      ;
; 4.932  ; uart:u2|cnt2[3]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.656     ; 2.582      ;
; 5.009  ; uart:u2|cnt2[1]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.194     ; 3.121      ;
; 5.112  ; uart:u2|cnt2[2]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.656     ; 2.762      ;
; 5.112  ; uart:u2|cnt2[2]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.656     ; 2.762      ;
; 5.180  ; uart:u2|cnt2[3]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.194     ; 3.292      ;
; 5.360  ; uart:u2|cnt2[2]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.194     ; 3.472      ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk100'                                                                                                                          ;
+--------+-------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                      ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; -3.135 ; VGA_Controller:v2|CLK_2 ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; 0.000        ; 3.330      ; 0.805      ;
; -2.635 ; VGA_Controller:v2|CLK_2 ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; -0.500       ; 3.330      ; 0.805      ;
; 0.495  ; addr_for_ram_read[4]    ; SRAM:rm|BASERAMADDR[4]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.041      ;
; 0.498  ; addr_for_ram_read[8]    ; SRAM:rm|BASERAMADDR[8]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.238      ; 1.042      ;
; 0.499  ; SRAM:rm|state.idle      ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SRAM:rm|BASERAMWE       ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SRAM:rm|BASERAMOE       ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SRAM:rm|BASERAMCE       ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; addr_for_ram_read[0]    ; SRAM:rm|BASERAMADDR[0]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.045      ;
; 0.499  ; addr_for_ram_read[1]    ; SRAM:rm|BASERAMADDR[1]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.045      ;
; 0.499  ; addr_for_ram_read[6]    ; SRAM:rm|BASERAMADDR[6]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.238      ; 1.043      ;
; 0.501  ; addr_for_ram_read[7]    ; SRAM:rm|BASERAMADDR[7]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.238      ; 1.045      ;
; 0.506  ; addr_for_ram_read[2]    ; SRAM:rm|BASERAMADDR[2]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.052      ;
; 0.506  ; addr_for_ram_read[5]    ; SRAM:rm|BASERAMADDR[5]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.052      ;
; 0.507  ; addr_for_ram_read[3]    ; SRAM:rm|BASERAMADDR[3]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.053      ;
; 0.636  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[8]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.179      ;
; 0.636  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[4]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.179      ;
; 0.636  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[16]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.179      ;
; 0.636  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[28]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.179      ;
; 0.637  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[5]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.180      ;
; 0.637  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[25]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.180      ;
; 0.638  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[1]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.181      ;
; 0.638  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[2]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.181      ;
; 0.638  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[9]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.181      ;
; 0.638  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[24]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.181      ;
; 0.639  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[3]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.182      ;
; 0.639  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[18]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.182      ;
; 0.639  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[31]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.182      ;
; 0.640  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[6]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.183      ;
; 0.640  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[26]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.183      ;
; 0.700  ; rwmode[1]               ; SRAM:rm|state.mem_write      ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.243      ;
; 0.730  ; addr_for_ram_read[15]   ; SRAM:rm|BASERAMADDR[15]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.232      ; 1.268      ;
; 0.736  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[7]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.236      ; 1.278      ;
; 0.738  ; addr_for_ram_read[10]   ; SRAM:rm|BASERAMADDR[10]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.232      ; 1.276      ;
; 0.804  ; addr_for_ram_read[14]   ; SRAM:rm|BASERAMADDR[14]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.232      ; 1.342      ;
; 0.810  ; addr_for_ram_read[18]   ; SRAM:rm|BASERAMADDR[18]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.232      ; 1.348      ;
; 0.815  ; rwmode[0]               ; SRAM:rm|state.idle           ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.358      ;
; 0.817  ; addr_for_ram_read[9]    ; SRAM:rm|BASERAMADDR[9]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.232      ; 1.355      ;
; 0.818  ; addr_for_ram_read[11]   ; SRAM:rm|BASERAMADDR[11]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.232      ; 1.356      ;
; 0.819  ; addr_for_ram_read[17]   ; SRAM:rm|BASERAMADDR[17]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.232      ; 1.357      ;
; 0.820  ; addr_for_ram_read[12]   ; SRAM:rm|BASERAMADDR[12]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.232      ; 1.358      ;
; 0.822  ; addr_for_ram_read[16]   ; SRAM:rm|BASERAMADDR[16]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.232      ; 1.360      ;
; 0.888  ; rwmode[0]               ; SRAM:rm|state.mem_write      ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.431      ;
; 0.943  ; rwmode[1]               ; SRAM:rm|state.idle           ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 1.486      ;
; 0.965  ; addr_for_ram_read[13]   ; SRAM:rm|BASERAMADDR[13]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.232      ; 1.503      ;
; 1.002  ; rwmode[0]               ; SRAM:rm|state.mem_read       ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.548      ;
; 1.020  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[17]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.566      ;
; 1.022  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[27]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.568      ;
; 1.023  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[20]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.569      ;
; 1.023  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[21]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.569      ;
; 1.023  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[29]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.569      ;
; 1.024  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[11]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.570      ;
; 1.024  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[19]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.570      ;
; 1.025  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[12]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.571      ;
; 1.025  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[15]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.571      ;
; 1.026  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[10]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.572      ;
; 1.026  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[22]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.572      ;
; 1.026  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[23]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.572      ;
; 1.034  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[13]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.580      ;
; 1.035  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[30]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.581      ;
; 1.036  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[0]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.582      ;
; 1.036  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[14]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.582      ;
; 1.086  ; SRAM:rm|state.idle      ; SRAM:rm|state.mem_write      ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.392      ;
; 1.191  ; rwmode[1]               ; SRAM:rm|state.mem_read       ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 1.737      ;
; 1.232  ; SRAM:rm|state.mem_read  ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.538      ;
; 1.497  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 1.806      ;
; 1.499  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 1.808      ;
; 1.500  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 1.809      ;
; 1.763  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[11]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.072      ;
; 1.764  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[2]~en    ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.073      ;
; 1.764  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[8]~en    ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.073      ;
; 1.764  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[15]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.073      ;
; 1.766  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[0]~en    ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.075      ;
; 1.766  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[4]~en    ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.075      ;
; 1.766  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[17]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.075      ;
; 1.767  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[12]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.076      ;
; 1.767  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[16]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.076      ;
; 1.767  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[19]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.076      ;
; 1.795  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.104      ;
; 1.796  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.105      ;
; 2.081  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[11]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.390      ;
; 2.082  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[2]~en    ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.391      ;
; 2.082  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[8]~en    ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.391      ;
; 2.082  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[15]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.391      ;
; 2.084  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[0]~en    ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.393      ;
; 2.084  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[4]~en    ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.393      ;
; 2.084  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[17]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.393      ;
; 2.085  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[12]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.394      ;
; 2.085  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[16]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.394      ;
; 2.085  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[19]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 2.394      ;
; 2.111  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[3]~en    ; clk100                    ; clk100      ; 0.000        ; -0.004     ; 2.413      ;
; 2.112  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[8]~en    ; clk100                    ; clk100      ; 0.000        ; -0.004     ; 2.414      ;
; 2.113  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[2]~en    ; clk100                    ; clk100      ; 0.000        ; -0.004     ; 2.415      ;
; 2.114  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[4]~en    ; clk100                    ; clk100      ; 0.000        ; -0.004     ; 2.416      ;
; 2.115  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[1]~en    ; clk100                    ; clk100      ; 0.000        ; -0.004     ; 2.417      ;
; 2.118  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[16]~en   ; clk100                    ; clk100      ; 0.000        ; -0.002     ; 2.422      ;
; 2.118  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[20]~en   ; clk100                    ; clk100      ; 0.000        ; -0.002     ; 2.422      ;
; 2.119  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[7]~en    ; clk100                    ; clk100      ; 0.000        ; -0.002     ; 2.423      ;
; 2.119  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[22]~en   ; clk100                    ; clk100      ; 0.000        ; -0.002     ; 2.423      ;
; 2.148  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[29]~en   ; clk100                    ; clk100      ; 0.000        ; -0.002     ; 2.452      ;
+--------+-------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA_Controller:v2|CLK_2'                                                                                                                ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.708 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 2.903      ; 0.805      ;
; -2.308 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 2.903      ; 1.205      ;
; -2.208 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 2.903      ; 0.805      ;
; -1.808 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 2.903      ; 1.205      ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'uart:u2|reccnt[0]'                                                                                                ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; -2.155 ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; 0.000        ; 2.800      ; 0.949      ;
; -1.655 ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; -0.500       ; 2.800      ; 0.949      ;
; 2.830  ; uart:u2|gesture[0] ; uart:u2|draw        ; uart:u2|uart_clk   ; uart:u2|reccnt[0] ; 0.000        ; -1.885     ; 0.945      ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'uart:u2|gesture[1]'                                                                                                ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; -0.741 ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; 0.000        ; 1.386      ; 0.949      ;
; -0.241 ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; -0.500       ; 1.386      ; 0.949      ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA_Controller:v2|VGA_CLK'                                                                                                                 ;
+--------+----------------------------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.247 ; uart:u2|tempData[0]        ; data_for_ram[0]       ; uart:u2|gesture[1]        ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 1.725      ; 1.784      ;
; 0.499  ; cnt[0]                     ; cnt[0]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.739  ; VGA_Controller:v2|addr[17] ; addr_for_ram_read[17] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.007     ; 1.038      ;
; 0.740  ; VGA_Controller:v2|addr[18] ; addr_for_ram_read[18] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.007     ; 1.039      ;
; 0.746  ; VGA_Controller:v2|addr[12] ; addr_for_ram_read[12] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.007     ; 1.045      ;
; 0.746  ; VGA_Controller:v2|addr[14] ; addr_for_ram_read[14] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.007     ; 1.045      ;
; 0.750  ; VGA_Controller:v2|addr[13] ; addr_for_ram_read[13] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.007     ; 1.049      ;
; 0.750  ; VGA_Controller:v2|addr[15] ; addr_for_ram_read[15] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.007     ; 1.049      ;
; 0.751  ; VGA_Controller:v2|addr[16] ; addr_for_ram_read[16] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.007     ; 1.050      ;
; 0.753  ; VGA_Controller:v2|addr[11] ; addr_for_ram_read[11] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.007     ; 1.052      ;
; 0.754  ; VGA_Controller:v2|addr[10] ; addr_for_ram_read[10] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.007     ; 1.053      ;
; 0.757  ; VGA_Controller:v2|addr[9]  ; addr_for_ram_read[9]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.007     ; 1.056      ;
; 0.857  ; uart:u2|draw               ; rwmode[0]             ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 1.036      ; 2.199      ;
; 1.018  ; uart:u2|draw               ; rwmode[1]             ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 1.036      ; 2.360      ;
; 1.029  ; VGA_Controller:v2|addr[6]  ; addr_for_ram_read[6]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.005     ; 1.330      ;
; 1.039  ; VGA_Controller:v2|addr[8]  ; addr_for_ram_read[8]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.005     ; 1.340      ;
; 1.042  ; VGA_Controller:v2|addr[3]  ; addr_for_ram_read[3]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.005     ; 1.343      ;
; 1.058  ; VGA_Controller:v2|addr[5]  ; addr_for_ram_read[5]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.005     ; 1.359      ;
; 1.059  ; VGA_Controller:v2|addr[0]  ; addr_for_ram_read[0]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.005     ; 1.360      ;
; 1.059  ; VGA_Controller:v2|addr[2]  ; addr_for_ram_read[2]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.005     ; 1.360      ;
; 1.120  ; VGA_Controller:v2|addr[4]  ; addr_for_ram_read[4]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.005     ; 1.421      ;
; 1.167  ; uart:u2|tempData[0]        ; data_for_ram[0]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.311      ; 1.784      ;
; 1.168  ; cnt[1]                     ; cnt[1]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.474      ;
; 1.179  ; cnt[2]                     ; cnt[2]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.485      ;
; 1.180  ; cnt[3]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.486      ;
; 1.197  ; VGA_Controller:v2|addr[1]  ; addr_for_ram_read[1]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.005     ; 1.498      ;
; 1.220  ; cnt[4]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.526      ;
; 1.238  ; cnt[0]                     ; cnt[1]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.544      ;
; 1.361  ; SRAM:rm|rwdata[1]          ; VGActSRAM:vtran|vB[1] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.237     ; 1.430      ;
; 1.435  ; SRAM:rm|rwdata[3]          ; VGActSRAM:vtran|vG[0] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.237     ; 1.504      ;
; 1.439  ; VGA_Controller:v2|addr[7]  ; addr_for_ram_read[7]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.018      ; 1.763      ;
; 1.442  ; SRAM:rm|rwdata[2]          ; VGActSRAM:vtran|vB[2] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.237     ; 1.511      ;
; 1.443  ; SRAM:rm|rwdata[0]          ; VGActSRAM:vtran|vB[0] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.237     ; 1.512      ;
; 1.443  ; SRAM:rm|rwdata[4]          ; VGActSRAM:vtran|vG[1] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.237     ; 1.512      ;
; 1.445  ; SRAM:rm|rwdata[7]          ; VGActSRAM:vtran|vR[1] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.237     ; 1.514      ;
; 1.446  ; SRAM:rm|rwdata[5]          ; VGActSRAM:vtran|vG[2] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.237     ; 1.515      ;
; 1.469  ; cnt[6]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.775      ;
; 1.475  ; cnt[7]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.781      ;
; 1.513  ; cnt[5]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.819      ;
; 1.646  ; cnt[1]                     ; cnt[2]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.952      ;
; 1.658  ; cnt[2]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.964      ;
; 1.659  ; cnt[3]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.965      ;
; 1.700  ; cnt[4]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.006      ;
; 1.715  ; cnt[0]                     ; cnt[2]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.021      ;
; 1.732  ; cnt[1]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.038      ;
; 1.744  ; cnt[2]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.050      ;
; 1.745  ; cnt[3]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.051      ;
; 1.786  ; cnt[4]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.092      ;
; 1.801  ; cnt[0]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.107      ;
; 1.818  ; cnt[1]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.124      ;
; 1.830  ; cnt[2]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.136      ;
; 1.831  ; cnt[3]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.137      ;
; 1.841  ; SRAM:rm|rwdata[8]          ; VGActSRAM:vtran|vR[2] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.237     ; 1.910      ;
; 1.872  ; cnt[4]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.178      ;
; 1.887  ; cnt[0]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.193      ;
; 1.894  ; SRAM:rm|rwdata[6]          ; VGActSRAM:vtran|vR[0] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.260     ; 1.940      ;
; 1.904  ; cnt[1]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.210      ;
; 1.916  ; cnt[2]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.222      ;
; 1.917  ; cnt[3]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.223      ;
; 1.948  ; cnt[6]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.254      ;
; 1.973  ; cnt[0]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.279      ;
; 1.990  ; cnt[1]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.296      ;
; 1.993  ; cnt[5]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.299      ;
; 2.002  ; cnt[2]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.308      ;
; 2.059  ; cnt[0]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.365      ;
; 2.076  ; cnt[1]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.382      ;
; 2.077  ; uart:u2|draw               ; data_for_ram[0]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 1.052      ; 3.435      ;
; 2.079  ; cnt[5]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.385      ;
; 2.145  ; cnt[0]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.451      ;
; 2.593  ; cnt[1]                     ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.899      ;
; 2.649  ; cnt[7]                     ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.955      ;
; 2.719  ; cnt[1]                     ; addr_for_ram_read[6]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 3.022      ;
; 2.719  ; cnt[1]                     ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 3.022      ;
; 2.719  ; cnt[1]                     ; addr_for_ram_read[8]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 3.022      ;
; 2.754  ; cnt[1]                     ; rwmode[1]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 3.060      ;
; 2.777  ; cnt[0]                     ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 3.083      ;
; 2.810  ; cnt[7]                     ; rwmode[1]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 3.116      ;
; 2.902  ; cnt[7]                     ; addr_for_ram_read[6]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 3.205      ;
; 2.902  ; cnt[7]                     ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 3.205      ;
; 2.902  ; cnt[7]                     ; addr_for_ram_read[8]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 3.205      ;
; 2.903  ; cnt[0]                     ; addr_for_ram_read[6]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 3.206      ;
; 2.903  ; cnt[0]                     ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 3.206      ;
; 2.903  ; cnt[0]                     ; addr_for_ram_read[8]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 3.206      ;
; 2.906  ; cnt[2]                     ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 3.212      ;
; 2.938  ; cnt[0]                     ; rwmode[1]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 3.244      ;
; 3.032  ; cnt[2]                     ; addr_for_ram_read[6]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 3.335      ;
; 3.032  ; cnt[2]                     ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 3.335      ;
; 3.032  ; cnt[2]                     ; addr_for_ram_read[8]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 3.335      ;
; 3.044  ; cnt[5]                     ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 3.350      ;
; 3.067  ; cnt[2]                     ; rwmode[1]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 3.373      ;
; 3.080  ; cnt[1]                     ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.005     ; 3.381      ;
; 3.080  ; cnt[1]                     ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.005     ; 3.381      ;
; 3.080  ; cnt[1]                     ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.005     ; 3.381      ;
; 3.080  ; cnt[1]                     ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.005     ; 3.381      ;
; 3.080  ; cnt[1]                     ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.005     ; 3.381      ;
; 3.080  ; cnt[1]                     ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.005     ; 3.381      ;
; 3.080  ; cnt[1]                     ; addr_for_ram_read[17] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.005     ; 3.381      ;
; 3.086  ; cnt[4]                     ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 3.392      ;
; 3.114  ; cnt[6]                     ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 3.420      ;
; 3.182  ; cnt[1]                     ; addr_for_ram_read[0]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.026     ; 3.462      ;
+--------+----------------------------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA_Controller:v2|CLK_4'                                                                                                                 ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; 0.499 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.805      ;
; 0.768 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.074      ;
; 0.775 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.081      ;
; 0.788 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.094      ;
; 0.910 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.216      ;
; 0.942 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.248      ;
; 0.943 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.249      ;
; 0.959 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.265      ;
; 1.050 ; VGActSRAM:vtran|vB[0]  ; VGA_Controller:v2|bt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.007      ; 1.363      ;
; 1.057 ; VGActSRAM:vtran|vR[1]  ; VGA_Controller:v2|rt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.007      ; 1.370      ;
; 1.057 ; VGActSRAM:vtran|vG[1]  ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.007      ; 1.370      ;
; 1.059 ; VGActSRAM:vtran|vR[2]  ; VGA_Controller:v2|rt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.007      ; 1.372      ;
; 1.059 ; VGActSRAM:vtran|vB[1]  ; VGA_Controller:v2|bt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.007      ; 1.372      ;
; 1.059 ; VGActSRAM:vtran|vG[0]  ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.007      ; 1.372      ;
; 1.060 ; VGActSRAM:vtran|vG[2]  ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.007      ; 1.373      ;
; 1.061 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.005      ; 1.372      ;
; 1.064 ; VGActSRAM:vtran|vR[0]  ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.007      ; 1.377      ;
; 1.177 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.483      ;
; 1.180 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.486      ;
; 1.183 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.489      ;
; 1.187 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.493      ;
; 1.208 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.514      ;
; 1.219 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.525      ;
; 1.225 ; VGActSRAM:vtran|vB[2]  ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.007      ; 1.538      ;
; 1.235 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.541      ;
; 1.247 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.553      ;
; 1.249 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.555      ;
; 1.252 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.558      ;
; 1.254 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.560      ;
; 1.255 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.561      ;
; 1.256 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.562      ;
; 1.358 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.664      ;
; 1.441 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.023      ; 1.770      ;
; 1.451 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.028      ; 1.785      ;
; 1.454 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 1.763      ;
; 1.459 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.027      ; 1.792      ;
; 1.460 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.031      ; 1.797      ;
; 1.462 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.031      ; 1.799      ;
; 1.467 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.031      ; 1.804      ;
; 1.483 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.789      ;
; 1.533 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.839      ;
; 1.536 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.005      ; 1.847      ;
; 1.560 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.866      ;
; 1.599 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.023      ; 1.928      ;
; 1.605 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.031      ; 1.942      ;
; 1.651 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 1.960      ;
; 1.659 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.965      ;
; 1.666 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.972      ;
; 1.667 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|x[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 1.976      ;
; 1.687 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.993      ;
; 1.687 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 1.996      ;
; 1.715 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.021      ;
; 1.727 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.033      ;
; 1.729 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.035      ;
; 1.734 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.040      ;
; 1.735 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.041      ;
; 1.736 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.042      ;
; 1.745 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.051      ;
; 1.751 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.031      ; 2.088      ;
; 1.752 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.058      ;
; 1.765 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.071      ;
; 1.777 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.083      ;
; 1.785 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.091      ;
; 1.787 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.093      ;
; 1.789 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.031      ; 2.126      ;
; 1.794 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.027      ; 2.127      ;
; 1.813 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.119      ;
; 1.814 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.005     ; 2.115      ;
; 1.815 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.121      ;
; 1.820 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.126      ;
; 1.821 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.127      ;
; 1.838 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.144      ;
; 1.841 ; VGA_Controller:v2|hst  ; VGA_Controller:v2|hs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.057      ; 2.204      ;
; 1.851 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.157      ;
; 1.862 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.168      ;
; 1.871 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.177      ;
; 1.877 ; VGA_Controller:v2|vst  ; VGA_Controller:v2|vs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.057      ; 2.240      ;
; 1.899 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.205      ;
; 1.901 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.207      ;
; 1.906 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.212      ;
; 1.922 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.228      ;
; 1.924 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.230      ;
; 1.937 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.243      ;
; 1.940 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|x[9]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.246      ;
; 1.941 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.247      ;
; 1.942 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.005     ; 2.243      ;
; 1.961 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.267      ;
; 1.987 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.293      ;
; 1.988 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|x[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.294      ;
; 1.992 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.298      ;
; 2.008 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.314      ;
; 2.010 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.316      ;
; 2.012 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.318      ;
; 2.013 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.319      ;
; 2.021 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.327      ;
; 2.023 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.329      ;
; 2.034 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 2.343      ;
; 2.047 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.353      ;
; 2.067 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[9]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 2.376      ;
; 2.073 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.379      ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk11'                                                                                         ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; 1.181 ; uart:u2|cnt[0]  ; uart:u2|cnt[0]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; uart:u2|cnt[8]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.488      ;
; 1.187 ; uart:u2|cnt[1]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.493      ;
; 1.187 ; uart:u2|cnt[3]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.493      ;
; 1.187 ; uart:u2|cnt[6]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.493      ;
; 1.230 ; uart:u2|cnt[9]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.536      ;
; 1.235 ; uart:u2|cnt[4]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; uart:u2|cnt[2]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.542      ;
; 1.236 ; uart:u2|cnt[5]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.542      ;
; 1.345 ; uart:u2|cnt[5]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.651      ;
; 1.520 ; uart:u2|cnt[6]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.826      ;
; 1.633 ; uart:u2|cnt[2]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 1.942      ;
; 1.657 ; uart:u2|cnt[7]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.963      ;
; 1.659 ; uart:u2|cnt[0]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.965      ;
; 1.661 ; uart:u2|cnt[8]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.967      ;
; 1.666 ; uart:u2|cnt[3]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.972      ;
; 1.666 ; uart:u2|cnt[1]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.972      ;
; 1.711 ; uart:u2|cnt[8]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 2.020      ;
; 1.715 ; uart:u2|cnt[4]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.021      ;
; 1.716 ; uart:u2|cnt[2]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.022      ;
; 1.716 ; uart:u2|cnt[5]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.022      ;
; 1.733 ; uart:u2|cnt[2]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.039      ;
; 1.734 ; uart:u2|cnt[3]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.040      ;
; 1.734 ; uart:u2|cnt[8]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.040      ;
; 1.743 ; uart:u2|cnt[7]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.049      ;
; 1.745 ; uart:u2|cnt[0]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.051      ;
; 1.752 ; uart:u2|cnt[3]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.058      ;
; 1.752 ; uart:u2|cnt[1]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.058      ;
; 1.776 ; uart:u2|cnt[2]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.082      ;
; 1.784 ; uart:u2|cnt[4]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.090      ;
; 1.801 ; uart:u2|cnt[4]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.107      ;
; 1.802 ; uart:u2|cnt[2]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.108      ;
; 1.808 ; uart:u2|cnt[1]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 2.117      ;
; 1.812 ; uart:u2|cnt[10] ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.118      ;
; 1.831 ; uart:u2|cnt[0]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.137      ;
; 1.838 ; uart:u2|cnt[3]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.144      ;
; 1.838 ; uart:u2|cnt[1]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.144      ;
; 1.862 ; uart:u2|cnt[6]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.168      ;
; 1.888 ; uart:u2|cnt[2]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.194      ;
; 1.889 ; uart:u2|cnt[9]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 2.198      ;
; 1.908 ; uart:u2|cnt[1]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.214      ;
; 1.912 ; uart:u2|cnt[9]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.218      ;
; 1.917 ; uart:u2|cnt[0]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.223      ;
; 1.924 ; uart:u2|cnt[1]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.230      ;
; 1.933 ; uart:u2|cnt[7]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.239      ;
; 1.948 ; uart:u2|cnt[6]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.254      ;
; 1.951 ; uart:u2|cnt[1]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.257      ;
; 1.974 ; uart:u2|cnt[2]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.280      ;
; 1.992 ; uart:u2|cnt[5]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.298      ;
; 2.003 ; uart:u2|cnt[0]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.309      ;
; 2.010 ; uart:u2|cnt[1]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.316      ;
; 2.020 ; uart:u2|cnt[0]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 2.329      ;
; 2.036 ; uart:u2|cnt[8]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.342      ;
; 2.048 ; uart:u2|cnt[7]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 2.357      ;
; 2.071 ; uart:u2|cnt[7]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.377      ;
; 2.077 ; uart:u2|cnt[5]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 2.386      ;
; 2.077 ; uart:u2|cnt[4]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.383      ;
; 2.078 ; uart:u2|cnt[5]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.384      ;
; 2.086 ; uart:u2|cnt[5]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.392      ;
; 2.089 ; uart:u2|cnt[0]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.395      ;
; 2.114 ; uart:u2|cnt[3]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.420      ;
; 2.120 ; uart:u2|cnt[0]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.426      ;
; 2.163 ; uart:u2|cnt[0]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.469      ;
; 2.163 ; uart:u2|cnt[4]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.469      ;
; 2.186 ; uart:u2|cnt[10] ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 2.495      ;
; 2.200 ; uart:u2|cnt[3]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.506      ;
; 2.214 ; uart:u2|cnt[9]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.520      ;
; 2.250 ; uart:u2|cnt[2]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.556      ;
; 2.252 ; uart:u2|cnt[6]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 2.561      ;
; 2.261 ; uart:u2|cnt[6]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.567      ;
; 2.286 ; uart:u2|cnt[1]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.592      ;
; 2.336 ; uart:u2|cnt[2]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.642      ;
; 2.365 ; uart:u2|cnt[0]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.671      ;
; 2.372 ; uart:u2|cnt[1]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.678      ;
; 2.451 ; uart:u2|cnt[0]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.757      ;
; 2.466 ; uart:u2|cnt[3]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 2.775      ;
; 2.475 ; uart:u2|cnt[3]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.781      ;
; 2.511 ; uart:u2|cnt[10] ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.817      ;
; 2.516 ; uart:u2|cnt[4]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 2.825      ;
; 2.525 ; uart:u2|cnt[4]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.831      ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk100'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk100 ; Rise       ; clk100                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~reg0 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk11'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk11 ; Rise       ; clk11                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|uart_clk|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|uart_clk|clk        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'                                                                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[8]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[8]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[9]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[9]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[0]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[0]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[1]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[1]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[2]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[2]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[3]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[3]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[4]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[4]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[5]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[5]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[6]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[6]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[7]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[7]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; rwmode[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; rwmode[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; rwmode[1]                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; rwmode[1]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[1]|clk  ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'uart:u2|uart_clk'                                                                       ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|uart_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|uart_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'                                                                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'uart:u2|gesture[1]'                                                                   ;
+-------+--------------+----------------+------------------+--------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+--------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Rise       ; u2|gesture[1]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Rise       ; u2|gesture[1]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Fall       ; u2|tempData[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Fall       ; u2|tempData[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Fall       ; u2|tempData[31]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Fall       ; u2|tempData[31]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Rise       ; u2|tempData[31]~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Rise       ; u2|tempData[31]~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Rise       ; uart:u2|tempData[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Rise       ; uart:u2|tempData[0]       ;
+-------+--------------+----------------+------------------+--------------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'uart:u2|reccnt[0]'                                                                   ;
+-------+--------------+----------------+------------------+-------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+-------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|reccnt[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|reccnt[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[31]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[31]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|tempData[31]~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|tempData[31]~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; uart:u2|draw              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; uart:u2|draw              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; uart:u2|tempData[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; uart:u2|tempData[0]       ;
+-------+--------------+----------------+------------------+-------------------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+---------------+------------------+-------+-------+------------+------------------+
; Data Port     ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+---------------+------------------+-------+-------+------------+------------------+
; data_sram[*]  ; clk100           ; 4.526 ; 4.526 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; 3.990 ; 3.990 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; 3.610 ; 3.610 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; 3.608 ; 3.608 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; 3.646 ; 3.646 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; 3.737 ; 3.737 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; 4.526 ; 4.526 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; 4.501 ; 4.501 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; 4.106 ; 4.106 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; 3.604 ; 3.604 ; Rise       ; clk100           ;
; rst           ; clk100           ; 2.575 ; 2.575 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 4.541 ; 4.541 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; 6.255 ; 6.255 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; data_sram[*]  ; clk100           ; -3.338 ; -3.338 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; -3.724 ; -3.724 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; -3.344 ; -3.344 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; -3.342 ; -3.342 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; -3.380 ; -3.380 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; -3.471 ; -3.471 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; -4.260 ; -4.260 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; -4.235 ; -4.235 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; -3.840 ; -3.840 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; -3.338 ; -3.338 ; Rise       ; clk100           ;
; rst           ; clk100           ; -0.309 ; -0.309 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 0.008  ; 0.008  ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; -4.364 ; -4.364 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 9.863  ; 9.863  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 12.207 ; 12.207 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 11.068 ; 11.068 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 11.151 ; 11.151 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 12.207 ; 12.207 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 12.269 ; 12.269 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 12.196 ; 12.196 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 11.781 ; 11.781 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 12.269 ; 12.269 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 12.497 ; 12.497 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 12.186 ; 12.186 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 12.497 ; 12.497 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 12.212 ; 12.212 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 10.237 ; 10.237 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 10.297 ; 10.297 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 9.590  ; 9.590  ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 9.441  ; 9.441  ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 10.729 ; 10.729 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 9.634  ; 9.634  ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 8.969  ; 8.969  ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 9.296  ; 9.296  ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 8.975  ; 8.975  ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 8.260  ; 8.260  ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 9.302  ; 9.302  ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 7.843  ; 7.843  ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 9.220  ; 9.220  ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 10.340 ; 10.340 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 8.573  ; 8.573  ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 8.563  ; 8.563  ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 9.311  ; 9.311  ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 10.016 ; 10.016 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 8.895  ; 8.895  ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 8.548  ; 8.548  ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 9.658  ; 9.658  ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 9.309  ; 9.309  ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 9.651  ; 9.651  ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 9.613  ; 9.613  ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 10.729 ; 10.729 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 10.406 ; 10.406 ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 8.246  ; 8.246  ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 8.586  ; 8.586  ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 8.250  ; 8.250  ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 8.611  ; 8.611  ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 8.252  ; 8.252  ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 7.873  ; 7.873  ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 7.873  ; 7.873  ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 8.242  ; 8.242  ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 8.654  ; 8.654  ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 8.201  ; 8.201  ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 8.944  ; 8.944  ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 8.601  ; 8.601  ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 8.585  ; 8.585  ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 9.088  ; 9.088  ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 9.912  ; 9.912  ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 9.691  ; 9.691  ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 9.998  ; 9.998  ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 9.951  ; 9.951  ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 9.308  ; 9.308  ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 8.590  ; 8.590  ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 8.624  ; 8.624  ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 9.353  ; 9.353  ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 10.016 ; 10.016 ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 9.282  ; 9.282  ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 10.002 ; 10.002 ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 8.213  ; 8.213  ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 8.201  ; 8.201  ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 10.406 ; 10.406 ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 9.298  ; 9.298  ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 10.024 ; 10.024 ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 8.948  ; 8.948  ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 9.308  ; 9.308  ; Rise       ; clk100                  ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 9.863  ; 9.863  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 10.131 ; 10.131 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 10.351 ; 10.351 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 10.131 ; 10.131 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 11.185 ; 11.185 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 10.771 ; 10.771 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 11.099 ; 11.099 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 10.771 ; 10.771 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 11.262 ; 11.262 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 11.350 ; 11.350 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 11.799 ; 11.799 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 11.350 ; 11.350 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 11.505 ; 11.505 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 10.237 ; 10.237 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 10.297 ; 10.297 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 9.590  ; 9.590  ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 9.441  ; 9.441  ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 7.843  ; 7.843  ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 9.634  ; 9.634  ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 8.969  ; 8.969  ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 9.296  ; 9.296  ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 8.975  ; 8.975  ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 8.260  ; 8.260  ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 9.302  ; 9.302  ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 7.843  ; 7.843  ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 9.220  ; 9.220  ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 10.340 ; 10.340 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 8.573  ; 8.573  ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 8.563  ; 8.563  ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 9.311  ; 9.311  ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 10.016 ; 10.016 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 8.895  ; 8.895  ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 8.548  ; 8.548  ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 9.658  ; 9.658  ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 9.309  ; 9.309  ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 9.651  ; 9.651  ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 9.613  ; 9.613  ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 10.729 ; 10.729 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 7.873  ; 7.873  ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 8.246  ; 8.246  ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 8.586  ; 8.586  ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 8.250  ; 8.250  ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 8.611  ; 8.611  ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 8.252  ; 8.252  ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 7.873  ; 7.873  ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 7.873  ; 7.873  ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 8.242  ; 8.242  ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 8.654  ; 8.654  ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 8.201  ; 8.201  ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 8.944  ; 8.944  ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 8.601  ; 8.601  ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 8.585  ; 8.585  ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 9.088  ; 9.088  ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 9.912  ; 9.912  ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 9.691  ; 9.691  ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 9.998  ; 9.998  ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 9.951  ; 9.951  ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 9.308  ; 9.308  ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 8.590  ; 8.590  ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 8.624  ; 8.624  ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 9.353  ; 9.353  ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 10.016 ; 10.016 ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 9.282  ; 9.282  ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 10.002 ; 10.002 ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 8.213  ; 8.213  ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 8.201  ; 8.201  ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 10.406 ; 10.406 ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 9.298  ; 9.298  ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 10.024 ; 10.024 ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 8.948  ; 8.948  ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 9.308  ; 9.308  ; Rise       ; clk100                  ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+----------------+------------+--------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 7.775  ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 9.902  ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 8.495  ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 9.941  ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 8.502  ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 7.791  ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 8.842  ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 7.775  ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 9.496  ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 9.972  ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 8.513  ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 8.871  ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 9.825  ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 9.988  ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 9.275  ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 8.847  ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 8.805  ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 9.593  ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 9.953  ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 9.247  ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 7.800  ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 8.122  ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 8.457  ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 8.133  ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 8.465  ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 8.121  ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 7.819  ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 7.800  ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 8.118  ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 8.130  ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 8.830  ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 8.877  ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 8.502  ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 8.857  ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 9.243  ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 10.265 ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 10.290 ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 9.160  ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 10.693 ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 9.273  ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 8.498  ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 9.211  ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 9.311  ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 10.567 ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 9.281  ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 10.650 ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 8.131  ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 8.876  ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 9.184  ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 8.895  ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 10.675 ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 8.961  ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 9.224  ;      ; Rise       ; clk100          ;
+----------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+----------------+------------+--------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 7.775  ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 9.902  ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 8.495  ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 9.941  ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 8.502  ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 7.791  ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 8.842  ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 7.775  ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 9.496  ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 9.972  ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 8.513  ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 8.871  ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 9.825  ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 9.988  ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 9.275  ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 8.847  ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 8.805  ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 9.593  ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 9.953  ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 9.247  ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 7.800  ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 8.122  ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 8.457  ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 8.133  ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 8.465  ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 8.121  ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 7.819  ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 7.800  ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 8.118  ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 8.130  ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 8.830  ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 8.877  ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 8.502  ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 8.857  ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 9.243  ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 10.265 ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 10.290 ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 9.160  ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 10.693 ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 9.273  ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 8.498  ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 9.211  ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 9.311  ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 10.567 ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 9.281  ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 10.650 ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 8.131  ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 8.876  ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 9.184  ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 8.895  ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 10.675 ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 8.961  ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 9.224  ;      ; Rise       ; clk100          ;
+----------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 7.775     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 9.902     ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 8.495     ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 9.941     ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 8.502     ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 7.791     ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 8.842     ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 7.775     ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 9.496     ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 9.972     ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 8.513     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 8.871     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 9.825     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 9.988     ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 9.275     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 8.847     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 8.805     ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 9.593     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 9.953     ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 9.247     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 7.800     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 8.122     ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 8.457     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 8.133     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 8.465     ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 8.121     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 7.819     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 7.800     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 8.118     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 8.130     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 8.830     ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 8.877     ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 8.502     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 8.857     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 9.243     ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 10.265    ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 10.290    ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 9.160     ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 10.693    ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 9.273     ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 8.498     ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 9.211     ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 9.311     ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 10.567    ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 9.281     ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 10.650    ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 8.131     ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 8.876     ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 9.184     ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 8.895     ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 10.675    ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 8.961     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 9.224     ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 7.775     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 9.902     ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 8.495     ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 9.941     ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 8.502     ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 7.791     ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 8.842     ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 7.775     ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 9.496     ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 9.972     ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 8.513     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 8.871     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 9.825     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 9.988     ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 9.275     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 8.847     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 8.805     ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 9.593     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 9.953     ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 9.247     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 7.800     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 8.122     ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 8.457     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 8.133     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 8.465     ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 8.121     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 7.819     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 7.800     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 8.118     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 8.130     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 8.830     ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 8.877     ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 8.502     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 8.857     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 9.243     ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 10.265    ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 10.290    ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 9.160     ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 10.693    ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 9.273     ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 8.498     ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 9.211     ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 9.311     ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 10.567    ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 9.281     ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 10.650    ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 8.131     ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 8.876     ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 9.184     ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 8.895     ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 10.675    ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 8.961     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 9.224     ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; uart:u2|uart_clk          ; -1.407 ; -4.693        ;
; uart:u2|reccnt[0]         ; -0.947 ; -0.947        ;
; VGA_Controller:v2|CLK_4   ; -0.720 ; -21.836       ;
; VGA_Controller:v2|VGA_CLK ; -0.598 ; -9.039        ;
; clk11                     ; -0.164 ; -0.301        ;
; clk100                    ; -0.011 ; -0.260        ;
; uart:u2|gesture[1]        ; 0.306  ; 0.000         ;
; VGA_Controller:v2|CLK_2   ; 1.708  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; uart:u2|uart_clk          ; -1.747 ; -3.993        ;
; clk100                    ; -1.711 ; -1.719        ;
; VGA_Controller:v2|CLK_2   ; -1.437 ; -2.765        ;
; VGA_Controller:v2|VGA_CLK ; -0.737 ; -1.427        ;
; uart:u2|reccnt[0]         ; -0.629 ; -0.629        ;
; uart:u2|gesture[1]        ; -0.213 ; -0.213        ;
; VGA_Controller:v2|CLK_4   ; 0.215  ; 0.000         ;
; clk11                     ; 0.363  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk100                    ; -1.380 ; -121.380      ;
; clk11                     ; -1.380 ; -13.380       ;
; VGA_Controller:v2|CLK_4   ; -0.500 ; -51.000       ;
; VGA_Controller:v2|VGA_CLK ; -0.500 ; -39.000       ;
; uart:u2|uart_clk          ; -0.500 ; -13.000       ;
; VGA_Controller:v2|CLK_2   ; -0.500 ; -2.000        ;
; uart:u2|gesture[1]        ; 0.500  ; 0.000         ;
; uart:u2|reccnt[0]         ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'uart:u2|uart_clk'                                                                                            ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock      ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; -1.407 ; uart:u2|cnt2[2]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.149     ; 1.290      ;
; -1.353 ; uart:u2|cnt2[3]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.149     ; 1.236      ;
; -1.280 ; uart:u2|cnt2[1]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.149     ; 1.163      ;
; -1.198 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.277     ; 0.953      ;
; -1.198 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.277     ; 0.953      ;
; -1.166 ; uart:u2|cnt2[0]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.149     ; 1.049      ;
; -1.144 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.277     ; 0.899      ;
; -1.144 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.277     ; 0.899      ;
; -1.071 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.277     ; 0.826      ;
; -1.071 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.277     ; 0.826      ;
; -0.835 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.277     ; 0.590      ;
; -0.835 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.277     ; 0.590      ;
; -0.640 ; uart:u2|rx8bit[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.149     ; 0.523      ;
; -0.270 ; uart:u2|cnt2[2]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 1.305      ;
; -0.270 ; uart:u2|cnt2[2]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 1.305      ;
; -0.216 ; uart:u2|cnt2[3]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 1.251      ;
; -0.216 ; uart:u2|cnt2[3]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 1.251      ;
; -0.143 ; uart:u2|cnt2[1]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 1.178      ;
; -0.143 ; uart:u2|cnt2[1]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 1.178      ;
; -0.135 ; uart:u2|cnt2[1]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.167      ;
; -0.135 ; uart:u2|cnt2[1]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.167      ;
; -0.080 ; uart:u2|cnt2[1]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.112      ;
; -0.053 ; uart:u2|cnt2[3]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.085      ;
; -0.053 ; uart:u2|cnt2[3]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.085      ;
; -0.029 ; uart:u2|cnt2[0]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 1.064      ;
; -0.029 ; uart:u2|cnt2[0]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 1.064      ;
; 0.003  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.029      ;
; 0.030  ; uart:u2|reccnt[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.128      ; 1.130      ;
; 0.036  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.996      ;
; 0.039  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.993      ;
; 0.045  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.987      ;
; 0.046  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.986      ;
; 0.051  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.981      ;
; 0.075  ; uart:u2|reccnt[1] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.128      ; 1.085      ;
; 0.104  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.928      ;
; 0.104  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.928      ;
; 0.118  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.914      ;
; 0.122  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.910      ;
; 0.128  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.904      ;
; 0.130  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.902      ;
; 0.142  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 0.672      ; 1.203      ;
; 0.150  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.882      ;
; 0.150  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.882      ;
; 0.161  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.871      ;
; 0.170  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.862      ;
; 0.175  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.857      ;
; 0.257  ; uart:u2|cnt2[2]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.775      ;
; 0.275  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.757      ;
; 0.280  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.752      ;
; 0.284  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.748      ;
; 0.285  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.747      ;
; 0.311  ; uart:u2|cnt2[3]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.721      ;
; 0.384  ; uart:u2|cnt2[1]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.648      ;
; 0.427  ; uart:u2|reccnt[2] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.605      ;
; 0.438  ; uart:u2|reccnt[1] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.594      ;
; 0.494  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.538      ;
; 0.497  ; uart:u2|cnt2[0]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.535      ;
; 0.498  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.534      ;
; 0.510  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 0.544      ; 0.707      ;
; 0.545  ; uart:u2|rx8bit[0] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 0.490      ;
; 0.545  ; uart:u2|rx8bit[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.003      ; 0.490      ;
; 0.642  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 0.672      ; 1.203      ;
; 0.665  ; uart:u2|reccnt[1] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; uart:u2|reccnt[2] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; uart:u2|rx8bit[0] ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; uart:u2|rx8bit[2] ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; uart:u2|rx8bit[1] ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.698  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 0.544      ; 0.519      ;
; 1.010  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 0.544      ; 0.707      ;
; 1.167  ; uart:u2|reccnt[2] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 1.280      ; 1.145      ;
; 1.167  ; uart:u2|reccnt[2] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 1.280      ; 1.145      ;
; 1.198  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 0.544      ; 0.519      ;
; 1.212  ; uart:u2|reccnt[1] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 1.280      ; 1.100      ;
; 1.212  ; uart:u2|reccnt[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 1.280      ; 1.100      ;
; 1.279  ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 1.824      ; 1.218      ;
; 1.279  ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 1.824      ; 1.218      ;
; 1.701  ; uart:u2|reccnt[2] ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 1.277      ; 0.608      ;
; 1.779  ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 1.824      ; 1.218      ;
; 1.779  ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 1.824      ; 1.218      ;
; 2.127  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 1.821      ; 0.367      ;
; 2.627  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 1.821      ; 0.367      ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'uart:u2|reccnt[0]'                                                                                               ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; -0.947 ; uart:u2|gesture[0] ; uart:u2|draw        ; uart:u2|uart_clk   ; uart:u2|reccnt[0] ; 1.000        ; -1.197     ; 0.352      ;
; 0.722  ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; 0.500        ; 0.842      ; 0.354      ;
; 1.222  ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; 1.000        ; 0.842      ; 0.354      ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA_Controller:v2|CLK_4'                                                                                                               ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.720 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.015      ; 1.767      ;
; -0.720 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.015      ; 1.767      ;
; -0.720 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.015      ; 1.767      ;
; -0.719 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.769      ;
; -0.719 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.769      ;
; -0.719 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.769      ;
; -0.719 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.769      ;
; -0.719 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.769      ;
; -0.719 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.769      ;
; -0.719 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.769      ;
; -0.719 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.769      ;
; -0.719 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.769      ;
; -0.705 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.758      ;
; -0.705 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.758      ;
; -0.705 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.758      ;
; -0.704 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.760      ;
; -0.704 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.760      ;
; -0.704 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.760      ;
; -0.704 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.760      ;
; -0.704 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.760      ;
; -0.704 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.760      ;
; -0.704 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.760      ;
; -0.704 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.760      ;
; -0.704 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.760      ;
; -0.687 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.740      ;
; -0.687 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.740      ;
; -0.687 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.740      ;
; -0.686 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.742      ;
; -0.686 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.742      ;
; -0.686 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.742      ;
; -0.686 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.742      ;
; -0.686 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.742      ;
; -0.686 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.742      ;
; -0.686 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.742      ;
; -0.686 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.742      ;
; -0.686 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.742      ;
; -0.662 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.715      ;
; -0.662 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.715      ;
; -0.662 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.715      ;
; -0.661 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.717      ;
; -0.661 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.717      ;
; -0.661 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.717      ;
; -0.661 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.717      ;
; -0.661 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.717      ;
; -0.661 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.717      ;
; -0.661 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.717      ;
; -0.661 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.717      ;
; -0.661 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.717      ;
; -0.658 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.015      ; 1.705      ;
; -0.658 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.015      ; 1.705      ;
; -0.658 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.015      ; 1.705      ;
; -0.657 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.707      ;
; -0.657 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.707      ;
; -0.657 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.707      ;
; -0.657 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.707      ;
; -0.657 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.707      ;
; -0.657 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.707      ;
; -0.657 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.707      ;
; -0.657 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.707      ;
; -0.657 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.707      ;
; -0.638 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.691      ;
; -0.638 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.691      ;
; -0.638 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.691      ;
; -0.637 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.693      ;
; -0.637 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.693      ;
; -0.637 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.693      ;
; -0.637 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.693      ;
; -0.637 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.693      ;
; -0.637 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.693      ;
; -0.637 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.693      ;
; -0.637 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.693      ;
; -0.637 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.693      ;
; -0.634 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.015      ; 1.681      ;
; -0.634 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.015      ; 1.681      ;
; -0.634 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.015      ; 1.681      ;
; -0.633 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.683      ;
; -0.633 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.683      ;
; -0.633 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.683      ;
; -0.633 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.683      ;
; -0.633 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.683      ;
; -0.633 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.683      ;
; -0.633 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.683      ;
; -0.633 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.683      ;
; -0.633 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.683      ;
; -0.619 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.672      ;
; -0.619 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.672      ;
; -0.619 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.672      ;
; -0.618 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.674      ;
; -0.618 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.674      ;
; -0.618 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.674      ;
; -0.618 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.674      ;
; -0.618 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.674      ;
; -0.618 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.674      ;
; -0.618 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.674      ;
; -0.618 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.674      ;
; -0.618 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.024      ; 1.674      ;
; -0.617 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.667      ;
; -0.617 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.667      ;
; -0.617 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.018      ; 1.667      ;
; -0.616 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.021      ; 1.669      ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA_Controller:v2|VGA_CLK'                                                                                               ;
+--------+-----------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.598 ; cnt[3]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.015      ; 1.645      ;
; -0.555 ; cnt[6]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.015      ; 1.602      ;
; -0.538 ; cnt[4]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.015      ; 1.585      ;
; -0.526 ; cnt[5]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.015      ; 1.573      ;
; -0.522 ; cnt[3]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.545      ;
; -0.522 ; cnt[3]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.545      ;
; -0.522 ; cnt[3]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.545      ;
; -0.514 ; cnt[2]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.015      ; 1.561      ;
; -0.496 ; cnt[6]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.519      ;
; -0.496 ; cnt[6]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.519      ;
; -0.496 ; cnt[6]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.519      ;
; -0.479 ; cnt[4]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.502      ;
; -0.479 ; cnt[4]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.502      ;
; -0.479 ; cnt[4]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.502      ;
; -0.469 ; cnt[3]    ; addr_for_ram_read[0]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.480      ;
; -0.469 ; cnt[3]    ; addr_for_ram_read[1]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.480      ;
; -0.469 ; cnt[3]    ; addr_for_ram_read[2]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.480      ;
; -0.469 ; cnt[3]    ; addr_for_ram_read[3]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.480      ;
; -0.469 ; cnt[3]    ; addr_for_ram_read[4]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.480      ;
; -0.469 ; cnt[3]    ; addr_for_ram_read[5]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.480      ;
; -0.467 ; cnt[5]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.490      ;
; -0.467 ; cnt[5]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.490      ;
; -0.467 ; cnt[5]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.490      ;
; -0.443 ; cnt[6]    ; addr_for_ram_read[0]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.454      ;
; -0.443 ; cnt[6]    ; addr_for_ram_read[1]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.454      ;
; -0.443 ; cnt[6]    ; addr_for_ram_read[2]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.454      ;
; -0.443 ; cnt[6]    ; addr_for_ram_read[3]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.454      ;
; -0.443 ; cnt[6]    ; addr_for_ram_read[4]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.454      ;
; -0.443 ; cnt[6]    ; addr_for_ram_read[5]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.454      ;
; -0.438 ; cnt[0]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.015      ; 1.485      ;
; -0.438 ; cnt[2]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.461      ;
; -0.438 ; cnt[2]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.461      ;
; -0.438 ; cnt[2]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.461      ;
; -0.426 ; cnt[4]    ; addr_for_ram_read[0]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.437      ;
; -0.426 ; cnt[4]    ; addr_for_ram_read[1]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.437      ;
; -0.426 ; cnt[4]    ; addr_for_ram_read[2]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.437      ;
; -0.426 ; cnt[4]    ; addr_for_ram_read[3]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.437      ;
; -0.426 ; cnt[4]    ; addr_for_ram_read[4]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.437      ;
; -0.426 ; cnt[4]    ; addr_for_ram_read[5]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.437      ;
; -0.414 ; cnt[5]    ; addr_for_ram_read[0]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.425      ;
; -0.414 ; cnt[5]    ; addr_for_ram_read[1]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.425      ;
; -0.414 ; cnt[5]    ; addr_for_ram_read[2]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.425      ;
; -0.414 ; cnt[5]    ; addr_for_ram_read[3]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.425      ;
; -0.414 ; cnt[5]    ; addr_for_ram_read[4]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.425      ;
; -0.414 ; cnt[5]    ; addr_for_ram_read[5]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.425      ;
; -0.404 ; cnt[3]    ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.430      ;
; -0.404 ; cnt[3]    ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.430      ;
; -0.404 ; cnt[3]    ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.430      ;
; -0.404 ; cnt[3]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.430      ;
; -0.404 ; cnt[3]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.430      ;
; -0.404 ; cnt[3]    ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.430      ;
; -0.404 ; cnt[3]    ; addr_for_ram_read[17] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.430      ;
; -0.401 ; cnt[7]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.015      ; 1.448      ;
; -0.385 ; cnt[1]    ; data_for_ram[0]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.015      ; 1.432      ;
; -0.385 ; cnt[2]    ; addr_for_ram_read[0]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.396      ;
; -0.385 ; cnt[2]    ; addr_for_ram_read[1]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.396      ;
; -0.385 ; cnt[2]    ; addr_for_ram_read[2]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.396      ;
; -0.385 ; cnt[2]    ; addr_for_ram_read[3]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.396      ;
; -0.385 ; cnt[2]    ; addr_for_ram_read[4]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.396      ;
; -0.385 ; cnt[2]    ; addr_for_ram_read[5]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.396      ;
; -0.378 ; cnt[6]    ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.404      ;
; -0.378 ; cnt[6]    ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.404      ;
; -0.378 ; cnt[6]    ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.404      ;
; -0.378 ; cnt[6]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.404      ;
; -0.378 ; cnt[6]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.404      ;
; -0.378 ; cnt[6]    ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.404      ;
; -0.378 ; cnt[6]    ; addr_for_ram_read[17] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.404      ;
; -0.362 ; cnt[0]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.385      ;
; -0.362 ; cnt[0]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.385      ;
; -0.362 ; cnt[0]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.385      ;
; -0.361 ; cnt[4]    ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.387      ;
; -0.361 ; cnt[4]    ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.387      ;
; -0.361 ; cnt[4]    ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.387      ;
; -0.361 ; cnt[4]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.387      ;
; -0.361 ; cnt[4]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.387      ;
; -0.361 ; cnt[4]    ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.387      ;
; -0.361 ; cnt[4]    ; addr_for_ram_read[17] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.387      ;
; -0.349 ; cnt[5]    ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.375      ;
; -0.349 ; cnt[5]    ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.375      ;
; -0.349 ; cnt[5]    ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.375      ;
; -0.349 ; cnt[5]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.375      ;
; -0.349 ; cnt[5]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.375      ;
; -0.349 ; cnt[5]    ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.375      ;
; -0.349 ; cnt[5]    ; addr_for_ram_read[17] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.375      ;
; -0.342 ; cnt[7]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.365      ;
; -0.342 ; cnt[7]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.365      ;
; -0.342 ; cnt[7]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.365      ;
; -0.320 ; cnt[2]    ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.346      ;
; -0.320 ; cnt[2]    ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.346      ;
; -0.320 ; cnt[2]    ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.346      ;
; -0.320 ; cnt[2]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.346      ;
; -0.320 ; cnt[2]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.346      ;
; -0.320 ; cnt[2]    ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.346      ;
; -0.320 ; cnt[2]    ; addr_for_ram_read[17] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.006     ; 1.346      ;
; -0.309 ; cnt[1]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.332      ;
; -0.309 ; cnt[1]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.332      ;
; -0.309 ; cnt[1]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.009     ; 1.332      ;
; -0.309 ; cnt[0]    ; addr_for_ram_read[0]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.320      ;
; -0.309 ; cnt[0]    ; addr_for_ram_read[1]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.320      ;
; -0.309 ; cnt[0]    ; addr_for_ram_read[2]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.021     ; 1.320      ;
+--------+-----------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk11'                                                                                         ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.164 ; uart:u2|cnt[0]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.196      ;
; -0.137 ; uart:u2|cnt[0]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.169      ;
; -0.134 ; uart:u2|cnt[1]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.166      ;
; -0.111 ; uart:u2|cnt[2]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.143      ;
; -0.107 ; uart:u2|cnt[1]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.139      ;
; -0.084 ; uart:u2|cnt[2]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.116      ;
; -0.064 ; uart:u2|cnt[3]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.096      ;
; -0.041 ; uart:u2|cnt[4]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.073      ;
; -0.037 ; uart:u2|cnt[3]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.069      ;
; -0.014 ; uart:u2|cnt[4]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.046      ;
; -0.006 ; uart:u2|cnt[5]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.038      ;
; 0.021  ; uart:u2|cnt[5]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.011      ;
; 0.040  ; uart:u2|cnt[0]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.992      ;
; 0.045  ; uart:u2|cnt[6]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.987      ;
; 0.070  ; uart:u2|cnt[1]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.962      ;
; 0.072  ; uart:u2|cnt[6]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.960      ;
; 0.075  ; uart:u2|cnt[0]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.957      ;
; 0.093  ; uart:u2|cnt[2]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.939      ;
; 0.105  ; uart:u2|cnt[1]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.927      ;
; 0.115  ; uart:u2|cnt[4]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 0.920      ;
; 0.122  ; uart:u2|cnt[10] ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.910      ;
; 0.128  ; uart:u2|cnt[2]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.904      ;
; 0.128  ; uart:u2|cnt[3]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 0.907      ;
; 0.138  ; uart:u2|cnt[7]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.894      ;
; 0.139  ; uart:u2|cnt[7]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.893      ;
; 0.140  ; uart:u2|cnt[3]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.892      ;
; 0.163  ; uart:u2|cnt[4]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.869      ;
; 0.174  ; uart:u2|cnt[8]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.858      ;
; 0.174  ; uart:u2|cnt[6]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 0.861      ;
; 0.175  ; uart:u2|cnt[3]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.857      ;
; 0.190  ; uart:u2|cnt[10] ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 0.845      ;
; 0.195  ; uart:u2|cnt[9]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.837      ;
; 0.198  ; uart:u2|cnt[5]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.834      ;
; 0.198  ; uart:u2|cnt[4]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.834      ;
; 0.202  ; uart:u2|cnt[10] ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.830      ;
; 0.204  ; uart:u2|cnt[0]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.828      ;
; 0.204  ; uart:u2|cnt[9]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.828      ;
; 0.206  ; uart:u2|cnt[7]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 0.829      ;
; 0.233  ; uart:u2|cnt[5]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.799      ;
; 0.234  ; uart:u2|cnt[1]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.798      ;
; 0.239  ; uart:u2|cnt[0]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.793      ;
; 0.249  ; uart:u2|cnt[6]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.783      ;
; 0.250  ; uart:u2|cnt[5]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 0.785      ;
; 0.257  ; uart:u2|cnt[8]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.775      ;
; 0.257  ; uart:u2|cnt[2]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.775      ;
; 0.265  ; uart:u2|cnt[0]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 0.770      ;
; 0.269  ; uart:u2|cnt[1]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.763      ;
; 0.272  ; uart:u2|cnt[9]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 0.763      ;
; 0.274  ; uart:u2|cnt[0]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.758      ;
; 0.284  ; uart:u2|cnt[6]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.748      ;
; 0.292  ; uart:u2|cnt[2]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.740      ;
; 0.304  ; uart:u2|cnt[3]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.728      ;
; 0.304  ; uart:u2|cnt[1]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.728      ;
; 0.309  ; uart:u2|cnt[0]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.723      ;
; 0.310  ; uart:u2|cnt[1]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 0.725      ;
; 0.325  ; uart:u2|cnt[8]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 0.710      ;
; 0.327  ; uart:u2|cnt[4]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.705      ;
; 0.327  ; uart:u2|cnt[2]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.705      ;
; 0.339  ; uart:u2|cnt[3]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.693      ;
; 0.339  ; uart:u2|cnt[1]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.693      ;
; 0.343  ; uart:u2|cnt[7]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.689      ;
; 0.344  ; uart:u2|cnt[0]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.688      ;
; 0.362  ; uart:u2|cnt[5]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.670      ;
; 0.362  ; uart:u2|cnt[4]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.670      ;
; 0.362  ; uart:u2|cnt[2]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.670      ;
; 0.374  ; uart:u2|cnt[3]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.658      ;
; 0.374  ; uart:u2|cnt[1]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.658      ;
; 0.378  ; uart:u2|cnt[8]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.654      ;
; 0.378  ; uart:u2|cnt[7]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.654      ;
; 0.379  ; uart:u2|cnt[0]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.653      ;
; 0.386  ; uart:u2|cnt[2]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.003      ; 0.649      ;
; 0.502  ; uart:u2|cnt[5]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.530      ;
; 0.502  ; uart:u2|cnt[4]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.530      ;
; 0.502  ; uart:u2|cnt[2]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.530      ;
; 0.504  ; uart:u2|cnt[9]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.528      ;
; 0.512  ; uart:u2|cnt[6]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.520      ;
; 0.512  ; uart:u2|cnt[3]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.520      ;
; 0.512  ; uart:u2|cnt[1]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.520      ;
; 0.516  ; uart:u2|cnt[8]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.516      ;
; 0.517  ; uart:u2|cnt[0]  ; uart:u2|cnt[0]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.515      ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk100'                                                                                                           ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.011 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[7]~en    ; clk100       ; clk100      ; 1.000        ; -0.004     ; 1.039      ;
; -0.011 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[0]~en    ; clk100       ; clk100      ; 1.000        ; -0.004     ; 1.039      ;
; -0.011 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[9]~en    ; clk100       ; clk100      ; 1.000        ; -0.004     ; 1.039      ;
; -0.011 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[14]~en   ; clk100       ; clk100      ; 1.000        ; -0.004     ; 1.039      ;
; -0.011 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[15]~en   ; clk100       ; clk100      ; 1.000        ; -0.004     ; 1.039      ;
; -0.011 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[16]~en   ; clk100       ; clk100      ; 1.000        ; -0.004     ; 1.039      ;
; -0.011 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[17]~en   ; clk100       ; clk100      ; 1.000        ; -0.004     ; 1.039      ;
; -0.011 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[20]~en   ; clk100       ; clk100      ; 1.000        ; -0.004     ; 1.039      ;
; -0.011 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[22]~en   ; clk100       ; clk100      ; 1.000        ; -0.004     ; 1.039      ;
; -0.011 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[24]~en   ; clk100       ; clk100      ; 1.000        ; -0.004     ; 1.039      ;
; -0.011 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[26]~en   ; clk100       ; clk100      ; 1.000        ; -0.004     ; 1.039      ;
; -0.011 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[29]~en   ; clk100       ; clk100      ; 1.000        ; -0.004     ; 1.039      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[0]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[10]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[11]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[12]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[13]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[14]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[15]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[17]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[19]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[20]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[21]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[22]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[23]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[27]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[29]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; -0.008 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[30]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.013      ; 1.053      ;
; 0.005  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[6]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.039      ;
; 0.005  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[8]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.039      ;
; 0.005  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[1]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.039      ;
; 0.005  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[2]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.039      ;
; 0.005  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[3]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.039      ;
; 0.005  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[4]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.039      ;
; 0.005  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[5]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.039      ;
; 0.005  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[9]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.039      ;
; 0.005  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[16]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.039      ;
; 0.005  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[18]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.039      ;
; 0.005  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[24]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.039      ;
; 0.005  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[25]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.039      ;
; 0.005  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[26]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.039      ;
; 0.005  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[28]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.039      ;
; 0.005  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[31]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.039      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[6]~en    ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[7]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[5]~en    ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[10]~en   ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[11]~en   ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[12]~en   ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[13]~en   ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[18]~en   ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[19]~en   ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[21]~en   ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[23]~en   ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[25]~en   ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[27]~en   ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[28]~en   ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[30]~en   ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.006  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[31]~en   ; clk100       ; clk100      ; 1.000        ; 0.011      ; 1.037      ;
; 0.010  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[6]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.010      ;
; 0.010  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[7]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.010      ;
; 0.010  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[8]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.010      ;
; 0.010  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[0]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.010      ;
; 0.010  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[1]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.010      ;
; 0.010  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[2]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.010      ;
; 0.010  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[3]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.010      ;
; 0.010  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[4]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.010      ;
; 0.010  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[5]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.010      ;
; 0.011  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[8]~en    ; clk100       ; clk100      ; 1.000        ; -0.007     ; 1.014      ;
; 0.011  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[1]~en    ; clk100       ; clk100      ; 1.000        ; -0.007     ; 1.014      ;
; 0.011  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[2]~en    ; clk100       ; clk100      ; 1.000        ; -0.007     ; 1.014      ;
; 0.011  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[3]~en    ; clk100       ; clk100      ; 1.000        ; -0.007     ; 1.014      ;
; 0.011  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[4]~en    ; clk100       ; clk100      ; 1.000        ; -0.007     ; 1.014      ;
; 0.033  ; SRAM:rm|state.mem_end  ; SRAM:rm|state.mem_end        ; clk100       ; clk100      ; 1.000        ; 0.000      ; 0.999      ;
; 0.037  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[1]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.992      ;
; 0.038  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[5]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.991      ;
; 0.039  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[9]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.990      ;
; 0.040  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[6]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.989      ;
; 0.040  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[10]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.989      ;
; 0.040  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[14]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.989      ;
; 0.041  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[3]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.988      ;
; 0.041  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[7]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.988      ;
; 0.041  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[18]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.988      ;
; 0.042  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[13]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.987      ;
; 0.046  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[27]~en   ; clk100       ; clk100      ; 1.000        ; 0.014      ; 1.000      ;
; 0.047  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[13]~en   ; clk100       ; clk100      ; 1.000        ; 0.014      ; 0.999      ;
; 0.047  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[21]~en   ; clk100       ; clk100      ; 1.000        ; 0.014      ; 0.999      ;
; 0.048  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[6]~en    ; clk100       ; clk100      ; 1.000        ; 0.014      ; 0.998      ;
; 0.048  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[30]~en   ; clk100       ; clk100      ; 1.000        ; 0.014      ; 0.998      ;
; 0.049  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[12]~en   ; clk100       ; clk100      ; 1.000        ; 0.014      ; 0.997      ;
; 0.049  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[19]~en   ; clk100       ; clk100      ; 1.000        ; 0.014      ; 0.997      ;
; 0.051  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[23]~en   ; clk100       ; clk100      ; 1.000        ; 0.014      ; 0.995      ;
; 0.051  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[25]~en   ; clk100       ; clk100      ; 1.000        ; 0.014      ; 0.995      ;
; 0.051  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[31]~en   ; clk100       ; clk100      ; 1.000        ; 0.014      ; 0.995      ;
; 0.052  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[10]~en   ; clk100       ; clk100      ; 1.000        ; 0.014      ; 0.994      ;
; 0.052  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[11]~en   ; clk100       ; clk100      ; 1.000        ; 0.014      ; 0.994      ;
; 0.052  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[18]~en   ; clk100       ; clk100      ; 1.000        ; 0.014      ; 0.994      ;
; 0.054  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[5]~en    ; clk100       ; clk100      ; 1.000        ; 0.014      ; 0.992      ;
; 0.054  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[28]~en   ; clk100       ; clk100      ; 1.000        ; 0.014      ; 0.992      ;
; 0.063  ; SRAM:rm|state.mem_end  ; SRAM:rm|state.idle           ; clk100       ; clk100      ; 1.000        ; 0.000      ; 0.969      ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'uart:u2|gesture[1]'                                                                                              ;
+-------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node             ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; 0.306 ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; 0.500        ; 0.426      ; 0.354      ;
; 0.806 ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; 1.000        ; 0.426      ; 0.354      ;
+-------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA_Controller:v2|CLK_2'                                                                                                              ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 1.708 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 1.511      ; 0.476      ;
; 1.817 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 1.511      ; 0.367      ;
; 2.208 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 1.511      ; 0.476      ;
; 2.317 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 1.511      ; 0.367      ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'uart:u2|uart_clk'                                                                                             ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock      ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; -1.747 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.821      ; 0.367      ;
; -1.247 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.821      ; 0.367      ;
; -0.899 ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.824      ; 1.218      ;
; -0.899 ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.824      ; 1.218      ;
; -0.821 ; uart:u2|reccnt[2] ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.277      ; 0.608      ;
; -0.399 ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.824      ; 1.218      ;
; -0.399 ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.824      ; 1.218      ;
; -0.332 ; uart:u2|reccnt[1] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.280      ; 1.100      ;
; -0.332 ; uart:u2|reccnt[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.280      ; 1.100      ;
; -0.318 ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 0.544      ; 0.519      ;
; -0.287 ; uart:u2|reccnt[2] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.280      ; 1.145      ;
; -0.287 ; uart:u2|reccnt[2] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.280      ; 1.145      ;
; -0.130 ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 0.544      ; 0.707      ;
; 0.182  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 0.544      ; 0.519      ;
; 0.215  ; uart:u2|reccnt[1] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|reccnt[2] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[0] ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[1] ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[2] ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 0.672      ; 1.203      ;
; 0.335  ; uart:u2|rx8bit[0] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 0.490      ;
; 0.335  ; uart:u2|rx8bit[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 0.490      ;
; 0.370  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 0.544      ; 0.707      ;
; 0.382  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; uart:u2|cnt2[0]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.535      ;
; 0.386  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.538      ;
; 0.387  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.539      ;
; 0.442  ; uart:u2|reccnt[1] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.594      ;
; 0.453  ; uart:u2|reccnt[2] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.605      ;
; 0.496  ; uart:u2|cnt2[1]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.648      ;
; 0.569  ; uart:u2|cnt2[3]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.721      ;
; 0.595  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.747      ;
; 0.596  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.748      ;
; 0.600  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.752      ;
; 0.605  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.757      ;
; 0.623  ; uart:u2|cnt2[2]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.775      ;
; 0.635  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.787      ;
; 0.635  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.787      ;
; 0.697  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.849      ;
; 0.705  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.857      ;
; 0.710  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.862      ;
; 0.738  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 0.672      ; 1.203      ;
; 0.748  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.900      ;
; 0.752  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.904      ;
; 0.758  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.910      ;
; 0.762  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.914      ;
; 0.776  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.928      ;
; 0.776  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.928      ;
; 0.805  ; uart:u2|reccnt[1] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.128      ; 1.085      ;
; 0.826  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.978      ;
; 0.834  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.986      ;
; 0.835  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.987      ;
; 0.841  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.993      ;
; 0.844  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.996      ;
; 0.850  ; uart:u2|reccnt[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.128      ; 1.130      ;
; 0.909  ; uart:u2|cnt2[0]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 1.064      ;
; 0.909  ; uart:u2|cnt2[0]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 1.064      ;
; 1.015  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.167      ;
; 1.023  ; uart:u2|cnt2[1]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 1.178      ;
; 1.023  ; uart:u2|cnt2[1]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 1.178      ;
; 1.096  ; uart:u2|cnt2[3]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 1.251      ;
; 1.096  ; uart:u2|cnt2[3]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 1.251      ;
; 1.150  ; uart:u2|cnt2[2]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 1.305      ;
; 1.150  ; uart:u2|cnt2[2]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.003      ; 1.305      ;
; 1.520  ; uart:u2|rx8bit[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.149     ; 0.523      ;
; 1.715  ; uart:u2|cnt2[0]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.277     ; 0.590      ;
; 1.715  ; uart:u2|cnt2[0]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.277     ; 0.590      ;
; 1.951  ; uart:u2|cnt2[1]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.277     ; 0.826      ;
; 1.951  ; uart:u2|cnt2[1]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.277     ; 0.826      ;
; 2.024  ; uart:u2|cnt2[3]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.277     ; 0.899      ;
; 2.024  ; uart:u2|cnt2[3]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.277     ; 0.899      ;
; 2.046  ; uart:u2|cnt2[0]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.149     ; 1.049      ;
; 2.078  ; uart:u2|cnt2[2]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.277     ; 0.953      ;
; 2.078  ; uart:u2|cnt2[2]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.277     ; 0.953      ;
; 2.160  ; uart:u2|cnt2[1]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.149     ; 1.163      ;
; 2.233  ; uart:u2|cnt2[3]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.149     ; 1.236      ;
; 2.287  ; uart:u2|cnt2[2]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.149     ; 1.290      ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk100'                                                                                                                          ;
+--------+-------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                      ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.711 ; VGA_Controller:v2|CLK_2 ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; 0.000        ; 1.785      ; 0.367      ;
; -1.211 ; VGA_Controller:v2|CLK_2 ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; -0.500       ; 1.785      ; 0.367      ;
; -0.002 ; addr_for_ram_read[4]    ; SRAM:rm|BASERAMADDR[4]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.239      ; 0.389      ;
; -0.002 ; addr_for_ram_read[6]    ; SRAM:rm|BASERAMADDR[6]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.390      ;
; -0.002 ; addr_for_ram_read[8]    ; SRAM:rm|BASERAMADDR[8]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.390      ;
; -0.001 ; addr_for_ram_read[1]    ; SRAM:rm|BASERAMADDR[1]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.239      ; 0.390      ;
; -0.001 ; addr_for_ram_read[7]    ; SRAM:rm|BASERAMADDR[7]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.391      ;
; 0.000  ; addr_for_ram_read[0]    ; SRAM:rm|BASERAMADDR[0]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.239      ; 0.391      ;
; 0.002  ; addr_for_ram_read[2]    ; SRAM:rm|BASERAMADDR[2]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.239      ; 0.393      ;
; 0.002  ; addr_for_ram_read[5]    ; SRAM:rm|BASERAMADDR[5]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.239      ; 0.393      ;
; 0.003  ; addr_for_ram_read[3]    ; SRAM:rm|BASERAMADDR[3]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.239      ; 0.394      ;
; 0.060  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[8]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.452      ;
; 0.060  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[4]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.452      ;
; 0.060  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[16]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.452      ;
; 0.060  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[28]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.452      ;
; 0.061  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[5]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.453      ;
; 0.061  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[25]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.453      ;
; 0.062  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[1]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.454      ;
; 0.062  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[2]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.454      ;
; 0.062  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[3]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.454      ;
; 0.062  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[9]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.454      ;
; 0.062  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[24]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.454      ;
; 0.063  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[18]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.455      ;
; 0.063  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[31]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.455      ;
; 0.064  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[6]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.456      ;
; 0.064  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[26]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.456      ;
; 0.076  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[7]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.239      ; 0.467      ;
; 0.077  ; addr_for_ram_read[15]   ; SRAM:rm|BASERAMADDR[15]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.236      ; 0.465      ;
; 0.080  ; addr_for_ram_read[10]   ; SRAM:rm|BASERAMADDR[10]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 0.469      ;
; 0.083  ; addr_for_ram_read[14]   ; SRAM:rm|BASERAMADDR[14]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.236      ; 0.471      ;
; 0.084  ; rwmode[0]               ; SRAM:rm|state.idle           ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.476      ;
; 0.084  ; rwmode[1]               ; SRAM:rm|state.mem_write      ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.476      ;
; 0.084  ; addr_for_ram_read[18]   ; SRAM:rm|BASERAMADDR[18]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.236      ; 0.472      ;
; 0.086  ; addr_for_ram_read[9]    ; SRAM:rm|BASERAMADDR[9]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 0.475      ;
; 0.086  ; addr_for_ram_read[11]   ; SRAM:rm|BASERAMADDR[11]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 0.475      ;
; 0.087  ; addr_for_ram_read[17]   ; SRAM:rm|BASERAMADDR[17]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 0.476      ;
; 0.089  ; addr_for_ram_read[12]   ; SRAM:rm|BASERAMADDR[12]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 0.478      ;
; 0.090  ; addr_for_ram_read[16]   ; SRAM:rm|BASERAMADDR[16]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 0.479      ;
; 0.127  ; rwmode[1]               ; SRAM:rm|state.idle           ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.519      ;
; 0.139  ; rwmode[0]               ; SRAM:rm|state.mem_write      ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.240      ; 0.531      ;
; 0.167  ; rwmode[0]               ; SRAM:rm|state.mem_read       ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.243      ; 0.562      ;
; 0.170  ; addr_for_ram_read[13]   ; SRAM:rm|BASERAMADDR[13]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.237      ; 0.559      ;
; 0.199  ; rwmode[1]               ; SRAM:rm|state.mem_read       ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.243      ; 0.594      ;
; 0.203  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[13]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.596      ;
; 0.203  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[14]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.596      ;
; 0.203  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[30]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.596      ;
; 0.204  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[0]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.597      ;
; 0.215  ; SRAM:rm|state.idle      ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SRAM:rm|BASERAMWE       ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SRAM:rm|BASERAMOE       ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SRAM:rm|BASERAMCE       ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[17]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.633      ;
; 0.241  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[27]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.634      ;
; 0.242  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[20]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.635      ;
; 0.242  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[29]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.635      ;
; 0.243  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[19]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.636      ;
; 0.243  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[21]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.636      ;
; 0.244  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[11]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.637      ;
; 0.244  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[12]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.637      ;
; 0.244  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[15]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.637      ;
; 0.245  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[22]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.638      ;
; 0.245  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[23]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.638      ;
; 0.246  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[10]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.241      ; 0.639      ;
; 0.361  ; SRAM:rm|state.idle      ; SRAM:rm|state.mem_write      ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.513      ;
; 0.374  ; SRAM:rm|state.mem_read  ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.526      ;
; 0.449  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.604      ;
; 0.453  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.608      ;
; 0.458  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.613      ;
; 0.558  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[11]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.713      ;
; 0.558  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[16]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.713      ;
; 0.559  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[4]~en    ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.714      ;
; 0.559  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[8]~en    ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.714      ;
; 0.559  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[15]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.714      ;
; 0.559  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[17]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.714      ;
; 0.559  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[19]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.714      ;
; 0.560  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[0]~en    ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.715      ;
; 0.560  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[2]~en    ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.715      ;
; 0.561  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[12]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.716      ;
; 0.568  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.723      ;
; 0.569  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.724      ;
; 0.659  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[7]~en    ; clk100                    ; clk100      ; 0.000        ; -0.001     ; 0.810      ;
; 0.660  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[20]~en   ; clk100                    ; clk100      ; 0.000        ; -0.001     ; 0.811      ;
; 0.660  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[22]~en   ; clk100                    ; clk100      ; 0.000        ; -0.001     ; 0.811      ;
; 0.661  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[8]~en    ; clk100                    ; clk100      ; 0.000        ; -0.004     ; 0.809      ;
; 0.661  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[2]~en    ; clk100                    ; clk100      ; 0.000        ; -0.004     ; 0.809      ;
; 0.661  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[3]~en    ; clk100                    ; clk100      ; 0.000        ; -0.004     ; 0.809      ;
; 0.661  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[16]~en   ; clk100                    ; clk100      ; 0.000        ; -0.001     ; 0.812      ;
; 0.663  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[1]~en    ; clk100                    ; clk100      ; 0.000        ; -0.004     ; 0.811      ;
; 0.663  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[4]~en    ; clk100                    ; clk100      ; 0.000        ; -0.004     ; 0.811      ;
; 0.676  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[9]~en    ; clk100                    ; clk100      ; 0.000        ; -0.001     ; 0.827      ;
; 0.676  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[17]~en   ; clk100                    ; clk100      ; 0.000        ; -0.001     ; 0.827      ;
; 0.676  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[29]~en   ; clk100                    ; clk100      ; 0.000        ; -0.001     ; 0.827      ;
; 0.678  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[15]~en   ; clk100                    ; clk100      ; 0.000        ; -0.001     ; 0.829      ;
; 0.678  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[24]~en   ; clk100                    ; clk100      ; 0.000        ; -0.001     ; 0.829      ;
; 0.679  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[26]~en   ; clk100                    ; clk100      ; 0.000        ; -0.001     ; 0.830      ;
; 0.680  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[0]~en    ; clk100                    ; clk100      ; 0.000        ; -0.001     ; 0.831      ;
; 0.681  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[14]~en   ; clk100                    ; clk100      ; 0.000        ; -0.001     ; 0.832      ;
; 0.682  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[11]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.837      ;
; 0.682  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[16]~en   ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.837      ;
; 0.683  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[4]~en    ; clk100                    ; clk100      ; 0.000        ; 0.003      ; 0.838      ;
+--------+-------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA_Controller:v2|CLK_2'                                                                                                                ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.437 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 1.511      ; 0.367      ;
; -1.328 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 1.511      ; 0.476      ;
; -0.937 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 1.511      ; 0.367      ;
; -0.828 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 1.511      ; 0.476      ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA_Controller:v2|VGA_CLK'                                                                                                                 ;
+--------+----------------------------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.737 ; uart:u2|tempData[0]        ; data_for_ram[0]       ; uart:u2|gesture[1]        ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 1.137      ; 0.552      ;
; -0.379 ; uart:u2|draw               ; rwmode[0]             ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.921      ; 0.694      ;
; -0.321 ; uart:u2|tempData[0]        ; data_for_ram[0]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.721      ; 0.552      ;
; -0.311 ; uart:u2|draw               ; rwmode[1]             ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.921      ; 0.762      ;
; 0.079  ; uart:u2|draw               ; data_for_ram[0]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.936      ; 1.167      ;
; 0.215  ; cnt[0]                     ; cnt[0]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.237  ; VGA_Controller:v2|addr[17] ; addr_for_ram_read[17] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 0.388      ;
; 0.237  ; VGA_Controller:v2|addr[18] ; addr_for_ram_read[18] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 0.388      ;
; 0.240  ; VGA_Controller:v2|addr[12] ; addr_for_ram_read[12] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 0.391      ;
; 0.240  ; VGA_Controller:v2|addr[14] ; addr_for_ram_read[14] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 0.391      ;
; 0.241  ; VGA_Controller:v2|addr[13] ; addr_for_ram_read[13] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 0.392      ;
; 0.242  ; VGA_Controller:v2|addr[10] ; addr_for_ram_read[10] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 0.393      ;
; 0.242  ; VGA_Controller:v2|addr[11] ; addr_for_ram_read[11] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 0.393      ;
; 0.242  ; VGA_Controller:v2|addr[15] ; addr_for_ram_read[15] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 0.393      ;
; 0.242  ; VGA_Controller:v2|addr[16] ; addr_for_ram_read[16] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 0.393      ;
; 0.245  ; VGA_Controller:v2|addr[9]  ; addr_for_ram_read[9]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 0.396      ;
; 0.316  ; VGA_Controller:v2|addr[3]  ; addr_for_ram_read[3]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.002      ; 0.470      ;
; 0.316  ; VGA_Controller:v2|addr[8]  ; addr_for_ram_read[8]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.002      ; 0.470      ;
; 0.323  ; VGA_Controller:v2|addr[0]  ; addr_for_ram_read[0]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.002      ; 0.477      ;
; 0.324  ; VGA_Controller:v2|addr[2]  ; addr_for_ram_read[2]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.002      ; 0.478      ;
; 0.324  ; VGA_Controller:v2|addr[5]  ; addr_for_ram_read[5]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.002      ; 0.478      ;
; 0.340  ; VGA_Controller:v2|addr[6]  ; addr_for_ram_read[6]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.002      ; 0.494      ;
; 0.360  ; cnt[1]                     ; cnt[1]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.512      ;
; 0.362  ; cnt[3]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; cnt[2]                     ; cnt[2]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.370  ; cnt[4]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.522      ;
; 0.381  ; cnt[0]                     ; cnt[1]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.533      ;
; 0.394  ; VGA_Controller:v2|addr[4]  ; addr_for_ram_read[4]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.002      ; 0.548      ;
; 0.403  ; VGA_Controller:v2|addr[1]  ; addr_for_ram_read[1]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.002      ; 0.557      ;
; 0.441  ; cnt[6]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.593      ;
; 0.441  ; cnt[7]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.593      ;
; 0.442  ; VGA_Controller:v2|addr[7]  ; addr_for_ram_read[7]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.020      ; 0.614      ;
; 0.448  ; cnt[5]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.600      ;
; 0.495  ; cnt[1]                     ; cnt[2]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.647      ;
; 0.500  ; cnt[3]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; cnt[2]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.653      ;
; 0.510  ; cnt[4]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.662      ;
; 0.521  ; cnt[0]                     ; cnt[2]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.673      ;
; 0.530  ; cnt[1]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.682      ;
; 0.535  ; cnt[3]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; cnt[2]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.688      ;
; 0.545  ; cnt[4]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.697      ;
; 0.556  ; cnt[0]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.708      ;
; 0.565  ; cnt[1]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.717      ;
; 0.570  ; cnt[3]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.722      ;
; 0.571  ; cnt[2]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.723      ;
; 0.579  ; cnt[6]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.580  ; cnt[4]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.732      ;
; 0.588  ; cnt[5]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.740      ;
; 0.591  ; cnt[0]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.743      ;
; 0.600  ; cnt[1]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.752      ;
; 0.605  ; cnt[3]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.757      ;
; 0.606  ; cnt[2]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.758      ;
; 0.623  ; cnt[5]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.775      ;
; 0.626  ; cnt[0]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.778      ;
; 0.635  ; cnt[1]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.787      ;
; 0.641  ; cnt[2]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.793      ;
; 0.642  ; SRAM:rm|rwdata[1]          ; VGActSRAM:vtran|vB[1] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.240     ; 0.554      ;
; 0.647  ; SRAM:rm|rwdata[3]          ; VGActSRAM:vtran|vG[0] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.240     ; 0.559      ;
; 0.651  ; SRAM:rm|rwdata[2]          ; VGActSRAM:vtran|vB[2] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.240     ; 0.563      ;
; 0.651  ; SRAM:rm|rwdata[4]          ; VGActSRAM:vtran|vG[1] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.240     ; 0.563      ;
; 0.651  ; SRAM:rm|rwdata[5]          ; VGActSRAM:vtran|vG[2] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.240     ; 0.563      ;
; 0.652  ; SRAM:rm|rwdata[0]          ; VGActSRAM:vtran|vB[0] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.240     ; 0.564      ;
; 0.654  ; SRAM:rm|rwdata[7]          ; VGActSRAM:vtran|vR[1] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.240     ; 0.566      ;
; 0.661  ; cnt[0]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.813      ;
; 0.670  ; cnt[1]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.822      ;
; 0.696  ; cnt[0]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.848      ;
; 0.773  ; SRAM:rm|rwdata[8]          ; VGActSRAM:vtran|vR[2] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.240     ; 0.685      ;
; 0.807  ; cnt[1]                     ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.959      ;
; 0.816  ; SRAM:rm|rwdata[6]          ; VGActSRAM:vtran|vR[0] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.258     ; 0.710      ;
; 0.823  ; cnt[7]                     ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.975      ;
; 0.860  ; cnt[0]                     ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.012      ;
; 0.875  ; cnt[1]                     ; rwmode[1]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.027      ;
; 0.891  ; cnt[7]                     ; rwmode[1]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.043      ;
; 0.928  ; cnt[0]                     ; rwmode[1]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.080      ;
; 0.936  ; cnt[2]                     ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.088      ;
; 0.948  ; cnt[5]                     ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.100      ;
; 0.960  ; cnt[4]                     ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.112      ;
; 0.962  ; cnt[1]                     ; addr_for_ram_read[6]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 1.111      ;
; 0.962  ; cnt[1]                     ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 1.111      ;
; 0.962  ; cnt[1]                     ; addr_for_ram_read[8]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 1.111      ;
; 0.977  ; cnt[6]                     ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.129      ;
; 0.995  ; cnt[7]                     ; addr_for_ram_read[6]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 1.144      ;
; 0.995  ; cnt[7]                     ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 1.144      ;
; 0.995  ; cnt[7]                     ; addr_for_ram_read[8]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 1.144      ;
; 1.004  ; cnt[2]                     ; rwmode[1]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.156      ;
; 1.015  ; cnt[0]                     ; addr_for_ram_read[6]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 1.164      ;
; 1.015  ; cnt[0]                     ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 1.164      ;
; 1.015  ; cnt[0]                     ; addr_for_ram_read[8]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.003     ; 1.164      ;
; 1.016  ; cnt[5]                     ; rwmode[1]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.168      ;
; 1.020  ; cnt[3]                     ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.172      ;
; 1.028  ; cnt[4]                     ; rwmode[1]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.180      ;
; 1.045  ; cnt[6]                     ; rwmode[1]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.197      ;
; 1.071  ; cnt[1]                     ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.006     ; 1.217      ;
; 1.071  ; cnt[1]                     ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.006     ; 1.217      ;
; 1.071  ; cnt[1]                     ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.006     ; 1.217      ;
; 1.071  ; cnt[1]                     ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.006     ; 1.217      ;
; 1.071  ; cnt[1]                     ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.006     ; 1.217      ;
; 1.071  ; cnt[1]                     ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.006     ; 1.217      ;
; 1.071  ; cnt[1]                     ; addr_for_ram_read[17] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.006     ; 1.217      ;
+--------+----------------------------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'uart:u2|reccnt[0]'                                                                                                ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; -0.629 ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; 0.000        ; 0.842      ; 0.354      ;
; -0.129 ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; -0.500       ; 0.842      ; 0.354      ;
; 1.549  ; uart:u2|gesture[0] ; uart:u2|draw        ; uart:u2|uart_clk   ; uart:u2|reccnt[0] ; 0.000        ; -1.197     ; 0.352      ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'uart:u2|gesture[1]'                                                                                                ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; -0.213 ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; 0.000        ; 0.426      ; 0.354      ;
; 0.287  ; uart:u2|gesture[1] ; uart:u2|tempData[0] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; -0.500       ; 0.426      ; 0.354      ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA_Controller:v2|CLK_4'                                                                                                                 ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.405      ;
; 0.261 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.413      ;
; 0.327 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.482      ;
; 0.329 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.481      ;
; 0.337 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.489      ;
; 0.347 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.499      ;
; 0.348 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.500      ;
; 0.362 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.517      ;
; 0.373 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; VGActSRAM:vtran|vB[0]  ; VGA_Controller:v2|bt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.001      ; 0.527      ;
; 0.376 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; VGActSRAM:vtran|vR[1]  ; VGA_Controller:v2|rt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.001      ; 0.530      ;
; 0.377 ; VGActSRAM:vtran|vG[1]  ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.001      ; 0.530      ;
; 0.378 ; VGActSRAM:vtran|vR[2]  ; VGA_Controller:v2|rt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.001      ; 0.531      ;
; 0.379 ; VGActSRAM:vtran|vB[1]  ; VGA_Controller:v2|bt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.001      ; 0.532      ;
; 0.379 ; VGActSRAM:vtran|vG[0]  ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.001      ; 0.532      ;
; 0.379 ; VGActSRAM:vtran|vG[2]  ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.001      ; 0.532      ;
; 0.381 ; VGActSRAM:vtran|vR[0]  ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.001      ; 0.534      ;
; 0.382 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.538      ;
; 0.386 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.539      ;
; 0.416 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.568      ;
; 0.424 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.576      ;
; 0.444 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.596      ;
; 0.448 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.018      ; 0.618      ;
; 0.452 ; VGActSRAM:vtran|vB[2]  ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.001      ; 0.605      ;
; 0.453 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.021      ; 0.626      ;
; 0.453 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.608      ;
; 0.454 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.024      ; 0.630      ;
; 0.455 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.024      ; 0.631      ;
; 0.456 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.611      ;
; 0.457 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.024      ; 0.633      ;
; 0.458 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.610      ;
; 0.488 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.021      ; 0.661      ;
; 0.500 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.657      ;
; 0.503 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.655      ;
; 0.508 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|x[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.663      ;
; 0.511 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.663      ;
; 0.513 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.665      ;
; 0.516 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.672      ;
; 0.522 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.675      ;
; 0.526 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.678      ;
; 0.526 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.679      ;
; 0.534 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.024      ; 0.710      ;
; 0.535 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.018      ; 0.705      ;
; 0.535 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.687      ;
; 0.538 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.690      ;
; 0.543 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.024      ; 0.720      ;
; 0.549 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.021      ; 0.722      ;
; 0.550 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.699      ;
; 0.550 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.024      ; 0.726      ;
; 0.554 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.706      ;
; 0.557 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.710      ;
; 0.561 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.714      ;
; 0.564 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.717      ;
; 0.573 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.725      ;
; 0.582 ; VGA_Controller:v2|hst  ; VGA_Controller:v2|hs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.054      ; 0.788      ;
; 0.582 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.734      ;
; 0.582 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.731      ;
; 0.589 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.741      ;
; 0.592 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.744      ;
; 0.593 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.745      ;
; 0.596 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.748      ;
; 0.598 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.751      ;
; 0.604 ; VGA_Controller:v2|vst  ; VGA_Controller:v2|vs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.054      ; 0.810      ;
; 0.608 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.760      ;
; 0.613 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.765      ;
; 0.617 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.769      ;
; 0.619 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.771      ;
; 0.619 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.771      ;
; 0.624 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.776      ;
; 0.628 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.777      ;
; 0.628 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.780      ;
; 0.629 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|x[9]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.781      ;
; 0.631 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.783      ;
; 0.633 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|x[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.785      ;
; 0.633 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.785      ;
; 0.633 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[9]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.788      ;
; 0.634 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.789      ;
; 0.637 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.792      ;
; 0.641 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.796      ;
; 0.643 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.798      ;
; 0.643 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.795      ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk11'                                                                                         ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.363 ; uart:u2|cnt[0]  ; uart:u2|cnt[0]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; uart:u2|cnt[8]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.516      ;
; 0.368 ; uart:u2|cnt[1]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; uart:u2|cnt[3]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; uart:u2|cnt[6]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.520      ;
; 0.376 ; uart:u2|cnt[9]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; uart:u2|cnt[2]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; uart:u2|cnt[4]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; uart:u2|cnt[5]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.530      ;
; 0.419 ; uart:u2|cnt[5]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.571      ;
; 0.494 ; uart:u2|cnt[2]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 0.649      ;
; 0.495 ; uart:u2|cnt[6]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.647      ;
; 0.501 ; uart:u2|cnt[0]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; uart:u2|cnt[7]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; uart:u2|cnt[8]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.654      ;
; 0.506 ; uart:u2|cnt[1]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; uart:u2|cnt[3]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.658      ;
; 0.518 ; uart:u2|cnt[2]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; uart:u2|cnt[5]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; uart:u2|cnt[4]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.670      ;
; 0.536 ; uart:u2|cnt[0]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; uart:u2|cnt[7]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.689      ;
; 0.541 ; uart:u2|cnt[3]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.693      ;
; 0.541 ; uart:u2|cnt[1]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.693      ;
; 0.541 ; uart:u2|cnt[3]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; uart:u2|cnt[2]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; uart:u2|cnt[2]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.695      ;
; 0.543 ; uart:u2|cnt[8]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; uart:u2|cnt[10] ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.697      ;
; 0.553 ; uart:u2|cnt[2]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; uart:u2|cnt[4]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; uart:u2|cnt[4]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; uart:u2|cnt[8]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 0.710      ;
; 0.570 ; uart:u2|cnt[1]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 0.725      ;
; 0.571 ; uart:u2|cnt[0]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.723      ;
; 0.576 ; uart:u2|cnt[1]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.728      ;
; 0.576 ; uart:u2|cnt[3]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.728      ;
; 0.588 ; uart:u2|cnt[2]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.740      ;
; 0.596 ; uart:u2|cnt[6]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.748      ;
; 0.596 ; uart:u2|cnt[9]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.748      ;
; 0.606 ; uart:u2|cnt[0]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.758      ;
; 0.608 ; uart:u2|cnt[9]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 0.763      ;
; 0.611 ; uart:u2|cnt[7]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.763      ;
; 0.611 ; uart:u2|cnt[1]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.763      ;
; 0.615 ; uart:u2|cnt[0]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 0.770      ;
; 0.618 ; uart:u2|cnt[1]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.770      ;
; 0.619 ; uart:u2|cnt[1]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.771      ;
; 0.623 ; uart:u2|cnt[8]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; uart:u2|cnt[2]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.775      ;
; 0.630 ; uart:u2|cnt[5]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 0.785      ;
; 0.630 ; uart:u2|cnt[5]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.782      ;
; 0.631 ; uart:u2|cnt[6]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.783      ;
; 0.641 ; uart:u2|cnt[0]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.793      ;
; 0.646 ; uart:u2|cnt[1]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.798      ;
; 0.647 ; uart:u2|cnt[5]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.799      ;
; 0.662 ; uart:u2|cnt[7]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.814      ;
; 0.663 ; uart:u2|cnt[0]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.815      ;
; 0.664 ; uart:u2|cnt[0]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.816      ;
; 0.674 ; uart:u2|cnt[7]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 0.829      ;
; 0.676 ; uart:u2|cnt[9]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; uart:u2|cnt[0]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.828      ;
; 0.682 ; uart:u2|cnt[5]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; uart:u2|cnt[4]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.834      ;
; 0.690 ; uart:u2|cnt[10] ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 0.845      ;
; 0.705 ; uart:u2|cnt[3]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.857      ;
; 0.706 ; uart:u2|cnt[6]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 0.861      ;
; 0.706 ; uart:u2|cnt[6]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.858      ;
; 0.717 ; uart:u2|cnt[4]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.869      ;
; 0.740 ; uart:u2|cnt[3]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.892      ;
; 0.752 ; uart:u2|cnt[3]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 0.907      ;
; 0.752 ; uart:u2|cnt[3]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; uart:u2|cnt[2]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.904      ;
; 0.758 ; uart:u2|cnt[10] ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.910      ;
; 0.765 ; uart:u2|cnt[4]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.003      ; 0.920      ;
; 0.765 ; uart:u2|cnt[4]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.917      ;
; 0.775 ; uart:u2|cnt[1]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.927      ;
; 0.787 ; uart:u2|cnt[2]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.939      ;
; 0.805 ; uart:u2|cnt[0]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.957      ;
; 0.810 ; uart:u2|cnt[1]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.962      ;
; 0.840 ; uart:u2|cnt[0]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.992      ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk100'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk100 ; Rise       ; clk100                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~reg0 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk11'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk11 ; Rise       ; clk11                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|uart_clk|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|uart_clk|clk        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'                                                                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; rwmode[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; rwmode[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; rwmode[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; rwmode[1]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[1]|clk  ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'uart:u2|uart_clk'                                                                       ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|uart_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|uart_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'                                                                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'uart:u2|gesture[1]'                                                                   ;
+-------+--------------+----------------+------------------+--------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+--------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Rise       ; u2|gesture[1]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Rise       ; u2|gesture[1]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Fall       ; u2|tempData[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Fall       ; u2|tempData[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Fall       ; u2|tempData[31]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Fall       ; u2|tempData[31]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Rise       ; u2|tempData[31]~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Rise       ; u2|tempData[31]~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Rise       ; uart:u2|tempData[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Rise       ; uart:u2|tempData[0]       ;
+-------+--------------+----------------+------------------+--------------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'uart:u2|reccnt[0]'                                                                   ;
+-------+--------------+----------------+------------------+-------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+-------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|reccnt[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|reccnt[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[31]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[31]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|tempData[31]~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|tempData[31]~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; uart:u2|draw              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; uart:u2|draw              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; uart:u2|tempData[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; uart:u2|tempData[0]       ;
+-------+--------------+----------------+------------------+-------------------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+---------------+------------------+-------+-------+------------+------------------+
; Data Port     ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+---------------+------------------+-------+-------+------------+------------------+
; data_sram[*]  ; clk100           ; 1.950 ; 1.950 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; 1.712 ; 1.712 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; 1.588 ; 1.588 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; 1.589 ; 1.589 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; 1.618 ; 1.618 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; 1.697 ; 1.697 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; 1.950 ; 1.950 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; 1.904 ; 1.904 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; 1.776 ; 1.776 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; 1.593 ; 1.593 ; Rise       ; clk100           ;
; rst           ; clk100           ; 0.470 ; 0.470 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 1.663 ; 1.663 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; 2.589 ; 2.589 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; data_sram[*]  ; clk100           ; -1.468 ; -1.468 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; -1.592 ; -1.592 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; -1.468 ; -1.468 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; -1.469 ; -1.469 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; -1.498 ; -1.498 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; -1.577 ; -1.577 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; -1.830 ; -1.830 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; -1.784 ; -1.784 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; -1.656 ; -1.656 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; -1.473 ; -1.473 ; Rise       ; clk100           ;
; rst           ; clk100           ; 0.304  ; 0.304  ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 0.378  ; 0.378  ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; -1.992 ; -1.992 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 4.293 ; 4.293 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 5.054 ; 5.054 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 4.694 ; 4.694 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 4.658 ; 4.658 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 5.054 ; 5.054 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 5.015 ; 5.015 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 4.977 ; 4.977 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 4.903 ; 4.903 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 5.015 ; 5.015 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 5.077 ; 5.077 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 4.959 ; 4.959 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 5.077 ; 5.077 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 4.983 ; 4.983 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 4.399 ; 4.399 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 4.514 ; 4.514 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 4.392 ; 4.392 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 4.391 ; 4.391 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 4.669 ; 4.669 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 4.407 ; 4.407 ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 4.147 ; 4.147 ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 4.322 ; 4.322 ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 4.150 ; 4.150 ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 3.935 ; 3.935 ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 4.231 ; 4.231 ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 3.795 ; 3.795 ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 4.277 ; 4.277 ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 4.540 ; 4.540 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 4.024 ; 4.024 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 4.014 ; 4.014 ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 4.251 ; 4.251 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 4.545 ; 4.545 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 4.103 ; 4.103 ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 3.998 ; 3.998 ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 4.341 ; 4.341 ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 4.250 ; 4.250 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 4.349 ; 4.349 ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 4.320 ; 4.320 ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 4.669 ; 4.669 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 4.586 ; 4.586 ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 3.939 ; 3.939 ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 4.033 ; 4.033 ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 3.939 ; 3.939 ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 4.056 ; 4.056 ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 3.939 ; 3.939 ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 3.824 ; 3.824 ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 3.824 ; 3.824 ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 3.937 ; 3.937 ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 4.075 ; 4.075 ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 3.910 ; 3.910 ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 4.142 ; 4.142 ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 4.046 ; 4.046 ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 4.030 ; 4.030 ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 4.230 ; 4.230 ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 4.479 ; 4.479 ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 4.379 ; 4.379 ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 4.455 ; 4.455 ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 4.497 ; 4.497 ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 4.246 ; 4.246 ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 4.038 ; 4.038 ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 4.051 ; 4.051 ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 4.270 ; 4.270 ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 4.468 ; 4.468 ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 4.234 ; 4.234 ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 4.459 ; 4.459 ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 3.918 ; 3.918 ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 3.910 ; 3.910 ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 4.586 ; 4.586 ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 4.251 ; 4.251 ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 4.466 ; 4.466 ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 4.145 ; 4.145 ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 4.247 ; 4.247 ; Rise       ; clk100                  ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 4.293 ; 4.293 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 4.327 ; 4.327 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 4.424 ; 4.424 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 4.327 ; 4.327 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 4.727 ; 4.727 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 4.579 ; 4.579 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 4.642 ; 4.642 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 4.579 ; 4.579 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 4.689 ; 4.689 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 4.674 ; 4.674 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 4.815 ; 4.815 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 4.674 ; 4.674 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 4.720 ; 4.720 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 4.399 ; 4.399 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 4.514 ; 4.514 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 4.392 ; 4.392 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 4.391 ; 4.391 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 3.795 ; 3.795 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 4.407 ; 4.407 ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 4.147 ; 4.147 ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 4.322 ; 4.322 ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 4.150 ; 4.150 ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 3.935 ; 3.935 ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 4.231 ; 4.231 ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 3.795 ; 3.795 ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 4.277 ; 4.277 ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 4.540 ; 4.540 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 4.024 ; 4.024 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 4.014 ; 4.014 ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 4.251 ; 4.251 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 4.545 ; 4.545 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 4.103 ; 4.103 ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 3.998 ; 3.998 ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 4.341 ; 4.341 ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 4.250 ; 4.250 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 4.349 ; 4.349 ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 4.320 ; 4.320 ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 4.669 ; 4.669 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 3.824 ; 3.824 ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 3.939 ; 3.939 ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 4.033 ; 4.033 ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 3.939 ; 3.939 ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 4.056 ; 4.056 ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 3.939 ; 3.939 ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 3.824 ; 3.824 ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 3.824 ; 3.824 ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 3.937 ; 3.937 ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 4.075 ; 4.075 ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 3.910 ; 3.910 ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 4.142 ; 4.142 ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 4.046 ; 4.046 ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 4.030 ; 4.030 ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 4.230 ; 4.230 ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 4.479 ; 4.479 ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 4.379 ; 4.379 ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 4.455 ; 4.455 ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 4.497 ; 4.497 ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 4.246 ; 4.246 ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 4.038 ; 4.038 ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 4.051 ; 4.051 ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 4.270 ; 4.270 ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 4.468 ; 4.468 ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 4.234 ; 4.234 ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 4.459 ; 4.459 ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 3.918 ; 3.918 ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 3.910 ; 3.910 ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 4.586 ; 4.586 ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 4.251 ; 4.251 ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 4.466 ; 4.466 ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 4.145 ; 4.145 ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 4.247 ; 4.247 ; Rise       ; clk100                  ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 3.764 ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 4.468 ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 3.985 ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 4.429 ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 3.988 ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 3.780 ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 4.077 ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 3.764 ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 4.333 ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 4.435 ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 4.001 ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 4.100 ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 4.455 ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 4.469 ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.229 ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.081 ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 4.147 ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 4.330 ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 4.437 ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 4.220 ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 3.790 ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 3.871 ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 3.958 ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 3.866 ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 3.972 ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 3.864 ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 3.800 ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 3.790 ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 3.868 ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 3.874 ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 4.074 ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 4.113 ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 4.000 ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 4.098 ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 4.230 ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 4.582 ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 4.527 ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.252 ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 4.657 ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.231 ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 3.999 ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 4.195 ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 4.261 ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 4.657 ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 4.250 ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.633 ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 3.877 ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.096 ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 4.271 ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 4.127 ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 4.644 ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 4.163 ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 4.205 ;      ; Rise       ; clk100          ;
+----------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 3.764 ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 4.468 ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 3.985 ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 4.429 ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 3.988 ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 3.780 ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 4.077 ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 3.764 ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 4.333 ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 4.435 ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 4.001 ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 4.100 ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 4.455 ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 4.469 ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.229 ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.081 ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 4.147 ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 4.330 ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 4.437 ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 4.220 ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 3.790 ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 3.871 ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 3.958 ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 3.866 ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 3.972 ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 3.864 ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 3.800 ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 3.790 ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 3.868 ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 3.874 ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 4.074 ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 4.113 ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 4.000 ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 4.098 ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 4.230 ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 4.582 ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 4.527 ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.252 ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 4.657 ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.231 ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 3.999 ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 4.195 ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 4.261 ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 4.657 ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 4.250 ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.633 ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 3.877 ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.096 ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 4.271 ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 4.127 ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 4.644 ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 4.163 ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 4.205 ;      ; Rise       ; clk100          ;
+----------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 3.764     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 4.468     ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 3.985     ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 4.429     ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 3.988     ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 3.780     ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 4.077     ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 3.764     ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 4.333     ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 4.435     ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 4.001     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 4.100     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 4.455     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 4.469     ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.229     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.081     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 4.147     ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 4.330     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 4.437     ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 4.220     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 3.790     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 3.871     ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 3.958     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 3.866     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 3.972     ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 3.864     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 3.800     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 3.790     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 3.868     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 3.874     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 4.074     ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 4.113     ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 4.000     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 4.098     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 4.230     ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 4.582     ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 4.527     ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.252     ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 4.657     ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.231     ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 3.999     ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 4.195     ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 4.261     ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 4.657     ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 4.250     ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.633     ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 3.877     ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.096     ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 4.271     ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 4.127     ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 4.644     ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 4.163     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 4.205     ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 3.764     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 4.468     ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 3.985     ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 4.429     ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 3.988     ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 3.780     ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 4.077     ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 3.764     ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 4.333     ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 4.435     ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 4.001     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 4.100     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 4.455     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 4.469     ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.229     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.081     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 4.147     ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 4.330     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 4.437     ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 4.220     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 3.790     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 3.871     ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 3.958     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 3.866     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 3.972     ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 3.864     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 3.800     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 3.790     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 3.868     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 3.874     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 4.074     ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 4.113     ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 4.000     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 4.098     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 4.230     ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 4.582     ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 4.527     ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.252     ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 4.657     ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.231     ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 3.999     ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 4.195     ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 4.261     ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 4.657     ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 4.250     ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.633     ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 3.877     ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.096     ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 4.271     ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 4.127     ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 4.644     ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 4.163     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 4.205     ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+----------------------------+----------+---------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack           ; -4.626   ; -3.746  ; N/A      ; N/A     ; -1.941              ;
;  VGA_Controller:v2|CLK_2   ; 1.708    ; -2.708  ; N/A      ; N/A     ; -0.742              ;
;  VGA_Controller:v2|CLK_4   ; -4.212   ; 0.215   ; N/A      ; N/A     ; -0.742              ;
;  VGA_Controller:v2|VGA_CLK ; -3.808   ; -0.737  ; N/A      ; N/A     ; -0.742              ;
;  clk100                    ; -1.800   ; -3.135  ; N/A      ; N/A     ; -1.941              ;
;  clk11                     ; -2.381   ; 0.363   ; N/A      ; N/A     ; -1.941              ;
;  uart:u2|gesture[1]        ; -0.178   ; -0.741  ; N/A      ; N/A     ; 0.500               ;
;  uart:u2|reccnt[0]         ; -3.241   ; -2.155  ; N/A      ; N/A     ; 0.500               ;
;  uart:u2|uart_clk          ; -4.626   ; -3.746  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS            ; -472.006 ; -17.601 ; 0.0      ; 0.0     ; -355.59             ;
;  VGA_Controller:v2|CLK_2   ; 0.000    ; -5.016  ; N/A      ; N/A     ; -2.968              ;
;  VGA_Controller:v2|CLK_4   ; -161.852 ; 0.000   ; N/A      ; N/A     ; -75.684             ;
;  VGA_Controller:v2|VGA_CLK ; -83.081  ; -1.427  ; N/A      ; N/A     ; -57.876             ;
;  clk100                    ; -171.190 ; -3.135  ; N/A      ; N/A     ; -180.021            ;
;  clk11                     ; -17.098  ; 0.000   ; N/A      ; N/A     ; -19.749             ;
;  uart:u2|gesture[1]        ; -0.178   ; -0.741  ; N/A      ; N/A     ; 0.000               ;
;  uart:u2|reccnt[0]         ; -3.241   ; -2.155  ; N/A      ; N/A     ; 0.000               ;
;  uart:u2|uart_clk          ; -35.366  ; -6.307  ; N/A      ; N/A     ; -19.292             ;
+----------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+---------------+------------------+-------+-------+------------+------------------+
; Data Port     ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+---------------+------------------+-------+-------+------------+------------------+
; data_sram[*]  ; clk100           ; 4.526 ; 4.526 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; 3.990 ; 3.990 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; 3.610 ; 3.610 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; 3.608 ; 3.608 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; 3.646 ; 3.646 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; 3.737 ; 3.737 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; 4.526 ; 4.526 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; 4.501 ; 4.501 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; 4.106 ; 4.106 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; 3.604 ; 3.604 ; Rise       ; clk100           ;
; rst           ; clk100           ; 2.575 ; 2.575 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 4.541 ; 4.541 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; 6.255 ; 6.255 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; data_sram[*]  ; clk100           ; -1.468 ; -1.468 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; -1.592 ; -1.592 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; -1.468 ; -1.468 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; -1.469 ; -1.469 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; -1.498 ; -1.498 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; -1.577 ; -1.577 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; -1.830 ; -1.830 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; -1.784 ; -1.784 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; -1.656 ; -1.656 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; -1.473 ; -1.473 ; Rise       ; clk100           ;
; rst           ; clk100           ; 0.304  ; 0.304  ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 0.378  ; 0.378  ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; -1.992 ; -1.992 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 9.863  ; 9.863  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 12.207 ; 12.207 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 11.068 ; 11.068 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 11.151 ; 11.151 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 12.207 ; 12.207 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 12.269 ; 12.269 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 12.196 ; 12.196 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 11.781 ; 11.781 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 12.269 ; 12.269 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 12.497 ; 12.497 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 12.186 ; 12.186 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 12.497 ; 12.497 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 12.212 ; 12.212 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 10.237 ; 10.237 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 10.297 ; 10.297 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 9.590  ; 9.590  ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 9.441  ; 9.441  ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 10.729 ; 10.729 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 9.634  ; 9.634  ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 8.969  ; 8.969  ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 9.296  ; 9.296  ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 8.975  ; 8.975  ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 8.260  ; 8.260  ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 9.302  ; 9.302  ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 7.843  ; 7.843  ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 9.220  ; 9.220  ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 10.340 ; 10.340 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 8.573  ; 8.573  ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 8.563  ; 8.563  ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 9.311  ; 9.311  ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 10.016 ; 10.016 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 8.895  ; 8.895  ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 8.548  ; 8.548  ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 9.658  ; 9.658  ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 9.309  ; 9.309  ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 9.651  ; 9.651  ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 9.613  ; 9.613  ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 10.729 ; 10.729 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 10.406 ; 10.406 ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 8.246  ; 8.246  ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 8.586  ; 8.586  ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 8.250  ; 8.250  ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 8.611  ; 8.611  ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 8.252  ; 8.252  ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 7.873  ; 7.873  ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 7.873  ; 7.873  ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 8.242  ; 8.242  ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 8.654  ; 8.654  ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 8.201  ; 8.201  ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 8.944  ; 8.944  ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 8.601  ; 8.601  ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 8.585  ; 8.585  ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 9.088  ; 9.088  ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 9.912  ; 9.912  ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 9.691  ; 9.691  ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 9.998  ; 9.998  ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 9.951  ; 9.951  ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 9.308  ; 9.308  ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 8.590  ; 8.590  ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 8.624  ; 8.624  ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 9.353  ; 9.353  ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 10.016 ; 10.016 ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 9.282  ; 9.282  ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 10.002 ; 10.002 ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 8.213  ; 8.213  ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 8.201  ; 8.201  ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 10.406 ; 10.406 ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 9.298  ; 9.298  ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 10.024 ; 10.024 ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 8.948  ; 8.948  ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 9.308  ; 9.308  ; Rise       ; clk100                  ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 4.293 ; 4.293 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 4.327 ; 4.327 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 4.424 ; 4.424 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 4.327 ; 4.327 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 4.727 ; 4.727 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 4.579 ; 4.579 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 4.642 ; 4.642 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 4.579 ; 4.579 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 4.689 ; 4.689 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 4.674 ; 4.674 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 4.815 ; 4.815 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 4.674 ; 4.674 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 4.720 ; 4.720 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 4.399 ; 4.399 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 4.514 ; 4.514 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 4.392 ; 4.392 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 4.391 ; 4.391 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 3.795 ; 3.795 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 4.407 ; 4.407 ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 4.147 ; 4.147 ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 4.322 ; 4.322 ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 4.150 ; 4.150 ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 3.935 ; 3.935 ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 4.231 ; 4.231 ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 3.795 ; 3.795 ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 4.277 ; 4.277 ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 4.540 ; 4.540 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 4.024 ; 4.024 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 4.014 ; 4.014 ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 4.251 ; 4.251 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 4.545 ; 4.545 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 4.103 ; 4.103 ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 3.998 ; 3.998 ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 4.341 ; 4.341 ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 4.250 ; 4.250 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 4.349 ; 4.349 ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 4.320 ; 4.320 ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 4.669 ; 4.669 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 3.824 ; 3.824 ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 3.939 ; 3.939 ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 4.033 ; 4.033 ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 3.939 ; 3.939 ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 4.056 ; 4.056 ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 3.939 ; 3.939 ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 3.824 ; 3.824 ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 3.824 ; 3.824 ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 3.937 ; 3.937 ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 4.075 ; 4.075 ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 3.910 ; 3.910 ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 4.142 ; 4.142 ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 4.046 ; 4.046 ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 4.030 ; 4.030 ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 4.230 ; 4.230 ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 4.479 ; 4.479 ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 4.379 ; 4.379 ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 4.455 ; 4.455 ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 4.497 ; 4.497 ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 4.246 ; 4.246 ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 4.038 ; 4.038 ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 4.051 ; 4.051 ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 4.270 ; 4.270 ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 4.468 ; 4.468 ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 4.234 ; 4.234 ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 4.459 ; 4.459 ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 3.918 ; 3.918 ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 3.910 ; 3.910 ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 4.586 ; 4.586 ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 4.251 ; 4.251 ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 4.466 ; 4.466 ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 4.145 ; 4.145 ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 4.247 ; 4.247 ; Rise       ; clk100                  ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk11                     ; clk11                     ; 99       ; 0        ; 0        ; 0        ;
; clk100                    ; clk100                    ; 194      ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_2   ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; clk100                    ; 57       ; 0        ; 0        ; 0        ;
; uart:u2|gesture[1]        ; uart:u2|gesture[1]        ; 1        ; 1        ; 0        ; 0        ;
; uart:u2|gesture[1]        ; uart:u2|reccnt[0]         ; 1        ; 1        ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|reccnt[0]         ; 1        ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; uart:u2|uart_clk          ; 6        ; 6        ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|uart_clk          ; 80       ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_2   ; 2        ; 2        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4   ; 1039     ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4   ; 9        ; 0        ; 0        ; 0        ;
; clk100                    ; VGA_Controller:v2|VGA_CLK ; 9        ; 0        ; 0        ; 0        ;
; uart:u2|gesture[1]        ; VGA_Controller:v2|VGA_CLK ; 1        ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 4        ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 19       ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 212      ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk11                     ; clk11                     ; 99       ; 0        ; 0        ; 0        ;
; clk100                    ; clk100                    ; 194      ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_2   ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; clk100                    ; 57       ; 0        ; 0        ; 0        ;
; uart:u2|gesture[1]        ; uart:u2|gesture[1]        ; 1        ; 1        ; 0        ; 0        ;
; uart:u2|gesture[1]        ; uart:u2|reccnt[0]         ; 1        ; 1        ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|reccnt[0]         ; 1        ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; uart:u2|uart_clk          ; 6        ; 6        ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|uart_clk          ; 80       ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_2   ; 2        ; 2        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4   ; 1039     ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4   ; 9        ; 0        ; 0        ; 0        ;
; clk100                    ; VGA_Controller:v2|VGA_CLK ; 9        ; 0        ; 0        ; 0        ;
; uart:u2|gesture[1]        ; VGA_Controller:v2|VGA_CLK ; 1        ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 4        ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 19       ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 212      ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 218   ; 218  ;
; Unconstrained Output Ports      ; 66    ; 66   ;
; Unconstrained Output Port Paths ; 135   ; 135  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri May 24 12:07:12 2019
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name VGA_Controller:v2|CLK_4 VGA_Controller:v2|CLK_4
    Info (332105): create_clock -period 1.000 -name VGA_Controller:v2|CLK_2 VGA_Controller:v2|CLK_2
    Info (332105): create_clock -period 1.000 -name clk100 clk100
    Info (332105): create_clock -period 1.000 -name VGA_Controller:v2|VGA_CLK VGA_Controller:v2|VGA_CLK
    Info (332105): create_clock -period 1.000 -name clk11 clk11
    Info (332105): create_clock -period 1.000 -name uart:u2|gesture[1] uart:u2|gesture[1]
    Info (332105): create_clock -period 1.000 -name uart:u2|uart_clk uart:u2|uart_clk
    Info (332105): create_clock -period 1.000 -name uart:u2|reccnt[0] uart:u2|reccnt[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.626
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.626       -35.366 uart:u2|uart_clk 
    Info (332119):    -4.212      -161.852 VGA_Controller:v2|CLK_4 
    Info (332119):    -3.808       -83.081 VGA_Controller:v2|VGA_CLK 
    Info (332119):    -3.241        -3.241 uart:u2|reccnt[0] 
    Info (332119):    -2.381       -17.098 clk11 
    Info (332119):    -1.800      -171.190 clk100 
    Info (332119):    -0.178        -0.178 uart:u2|gesture[1] 
    Info (332119):     2.542         0.000 VGA_Controller:v2|CLK_2 
Info (332146): Worst-case hold slack is -3.746
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.746        -6.307 uart:u2|uart_clk 
    Info (332119):    -3.135        -3.135 clk100 
    Info (332119):    -2.708        -5.016 VGA_Controller:v2|CLK_2 
    Info (332119):    -2.155        -2.155 uart:u2|reccnt[0] 
    Info (332119):    -0.741        -0.741 uart:u2|gesture[1] 
    Info (332119):    -0.247        -0.247 VGA_Controller:v2|VGA_CLK 
    Info (332119):     0.499         0.000 VGA_Controller:v2|CLK_4 
    Info (332119):     1.181         0.000 clk11 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -180.021 clk100 
    Info (332119):    -1.941       -19.749 clk11 
    Info (332119):    -0.742       -75.684 VGA_Controller:v2|CLK_4 
    Info (332119):    -0.742       -57.876 VGA_Controller:v2|VGA_CLK 
    Info (332119):    -0.742       -19.292 uart:u2|uart_clk 
    Info (332119):    -0.742        -2.968 VGA_Controller:v2|CLK_2 
    Info (332119):     0.500         0.000 uart:u2|gesture[1] 
    Info (332119):     0.500         0.000 uart:u2|reccnt[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.407
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.407        -4.693 uart:u2|uart_clk 
    Info (332119):    -0.947        -0.947 uart:u2|reccnt[0] 
    Info (332119):    -0.720       -21.836 VGA_Controller:v2|CLK_4 
    Info (332119):    -0.598        -9.039 VGA_Controller:v2|VGA_CLK 
    Info (332119):    -0.164        -0.301 clk11 
    Info (332119):    -0.011        -0.260 clk100 
    Info (332119):     0.306         0.000 uart:u2|gesture[1] 
    Info (332119):     1.708         0.000 VGA_Controller:v2|CLK_2 
Info (332146): Worst-case hold slack is -1.747
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.747        -3.993 uart:u2|uart_clk 
    Info (332119):    -1.711        -1.719 clk100 
    Info (332119):    -1.437        -2.765 VGA_Controller:v2|CLK_2 
    Info (332119):    -0.737        -1.427 VGA_Controller:v2|VGA_CLK 
    Info (332119):    -0.629        -0.629 uart:u2|reccnt[0] 
    Info (332119):    -0.213        -0.213 uart:u2|gesture[1] 
    Info (332119):     0.215         0.000 VGA_Controller:v2|CLK_4 
    Info (332119):     0.363         0.000 clk11 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -121.380 clk100 
    Info (332119):    -1.380       -13.380 clk11 
    Info (332119):    -0.500       -51.000 VGA_Controller:v2|CLK_4 
    Info (332119):    -0.500       -39.000 VGA_Controller:v2|VGA_CLK 
    Info (332119):    -0.500       -13.000 uart:u2|uart_clk 
    Info (332119):    -0.500        -2.000 VGA_Controller:v2|CLK_2 
    Info (332119):     0.500         0.000 uart:u2|gesture[1] 
    Info (332119):     0.500         0.000 uart:u2|reccnt[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4681 megabytes
    Info: Processing ended: Fri May 24 12:07:14 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


