<!doctype html><html lang=en-us dir=ltr><head><meta charset=utf-8><meta name=viewport content='width=device-width,initial-scale=1'><meta name=description content="原理图->芯片物理版图 根据电路设计图（也称为原理图或HDL代码）生成芯片物理版图\n逻辑综合 这是将电路设计图转换为门级网表的过程，门级网表是由基本逻辑门（如与门、或门、非门等）和触发器（如D触发器、JK触发器等）组成的电路结构，它可以反映电路设计图的功能和性能。逻辑综合需要设定约束条件，就是希望综合出来的电路在面积、时序等目标参数上达到的标准；逻辑综合还需要指定基于的库，使用不同的综合库，在时序和面积上会有差异。常用的逻辑综合工具有Synopsys的Design Compiler，Cadence的PKS，Synplicity的Synplify等。\n布局规划 这是在确定芯片的总体尺寸和形状后，将芯片中的各个模块（如IP核、存储器、I/O引脚等）分配到合适的位置的过程，布局规划需要考虑各个模块之间的连接关系、信号延迟、功耗分布、热效应等因素，以优化芯片的性能和可靠性。布局规划后，芯片的大小，Core的面积，Row的形式、电源及地线的Ring和Strip都确定下来了。常用的布局规划工具有Cadence的Encounter/Innovus，Synopsys的ICC等。\n时钟树综合 这是在布局规划后，对芯片中的时钟信号进行专门的布线设计的过程，时钟信号在数字芯片中起着全局指挥作用，它需要对称地分配到各个寄存器单元，以保证时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小。时钟树综合需要考虑时钟频率、抖动、偏移等因素，以提高芯片的时序性能。常用的时钟树综合工具有Cadence Encounter/Innovus, Synopsys ICC, Synopsys PrimeTime SI等。\n布局布线 这是将门级网表转换为具体的物理版图的过程，包括标准单元（如基本逻辑门电路）的放置和各种层之间的走线。布局布线需要遵循特定工艺的设计规则（如最小宽度、最小间距等），以保证版图可以被正确地加工出来。布局布线还需要考虑面积、功耗、时序、噪声、串扰等因素，以优化芯片的质量和效率。常用的布局布线工具有Cadence Encounter/Innovus, Synopsys ICC, Synopsys Astro等。\n物理验证 这是在完成物理版图后，对其进行检查和修正的过程\n设计规则检查（DRC） 这是检查物理版图是否符合工艺设计规则的过程，如果发现任何违反规则的地方，就需要进行修改。常用的设计规则检查工具有Synopsys的Hercules/ICV，Cadence的Assura/PVS，Mentor的Calibre等。\n布局与网表比较（LVS） 这是检查物理版图是否与门级网表在功能上完全一致的过程，如果发现任何不匹配或缺失的地方，就需要进行调整。常用的布局与网表比较工具有Synopsys的Hercules/ICV，Cadence的Assura/PVS，Mentor的Calibre等。\n寄生参数提取（PEX） 这是从物理版图中提取出电阻、电容、电感等寄生参数的过程，这些参数会影响电路的性能和信号完整性，需要进行后仿真和分析。常用的寄生参数提取工具有Synopsys的Star-RC, Cadence的QRC, Mentor的Calibre XRC等。\n时序验证（STA） 这是基于寄生参数提取的结果，对电路的时序性能进行验证的过程，主要检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例，如果发现任何时序问题，就需要进行优化。常用的时序验证工具有Synopsys的PrimeTime, Cadence’s Tempus等。\n信号完整性分析（SI） 这是基于寄生参数提取的结果，对电路的信号质量进行分析的过程，主要检查电路是否存在噪声、串扰、反射等问题，如果发现任何信号完整性问题，就需要进行改善。常用的信号完整性分析工具有Synopsys PrimeTime SI, Cadence Sigrity, Ansys Totem/Redhawk等。\n物理版图验证完成后，就可以将GDSII文件交给芯片代工厂（称为Foundry），在晶圆硅片上通过多道工艺步骤（如光刻、刻蚀、离子注入、沉积等）实现芯片的制造，再进行封装和测试，就得到了我们实际看见的芯片。\n一些芯片设计的冷知识\n芯片键合（bonding） 这个博主的其他文章也值得一看《傻白入门芯片设计系列》\n傻白入门芯片设计，芯片键合(Die Bonding)（四）\n傻白入门芯片设计，典型的2D/2D+/2.5D/3D封装技术（六）\n傻白入门芯片设计，如何降低CPU功耗？（八）\n为什么还需要interposer层级 bump的大小是否符合和芯片I/O要求 bump影响寄生参数值（根据电阻电感电容的公式推理即可. [Bump 越大，寄生电阻和寄生电感越小，但寄生电容越大。] 更加灵活的互联（更短的互联路径） 4D芯片集成 芯片的先进封装会发展到4D吗？\nDRAM预充电的作用 预充电操作是为了“清空现场、重置电压”，以便 DRAM 可以正确执行下一次读写操作\n"><title>一些芯片设计的冷知识</title><link rel=canonical href=https://sleepman9.github.io/p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/><link rel=stylesheet href=/scss/style.min.5aa68d93df529574c35716e1d9327f1d380c24c53c7b2f7d4fd2d3c5a5c1a252.css><meta property='og:title' content="一些芯片设计的冷知识"><meta property='og:description' content="原理图->芯片物理版图 根据电路设计图（也称为原理图或HDL代码）生成芯片物理版图\n逻辑综合 这是将电路设计图转换为门级网表的过程，门级网表是由基本逻辑门（如与门、或门、非门等）和触发器（如D触发器、JK触发器等）组成的电路结构，它可以反映电路设计图的功能和性能。逻辑综合需要设定约束条件，就是希望综合出来的电路在面积、时序等目标参数上达到的标准；逻辑综合还需要指定基于的库，使用不同的综合库，在时序和面积上会有差异。常用的逻辑综合工具有Synopsys的Design Compiler，Cadence的PKS，Synplicity的Synplify等。\n布局规划 这是在确定芯片的总体尺寸和形状后，将芯片中的各个模块（如IP核、存储器、I/O引脚等）分配到合适的位置的过程，布局规划需要考虑各个模块之间的连接关系、信号延迟、功耗分布、热效应等因素，以优化芯片的性能和可靠性。布局规划后，芯片的大小，Core的面积，Row的形式、电源及地线的Ring和Strip都确定下来了。常用的布局规划工具有Cadence的Encounter/Innovus，Synopsys的ICC等。\n时钟树综合 这是在布局规划后，对芯片中的时钟信号进行专门的布线设计的过程，时钟信号在数字芯片中起着全局指挥作用，它需要对称地分配到各个寄存器单元，以保证时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小。时钟树综合需要考虑时钟频率、抖动、偏移等因素，以提高芯片的时序性能。常用的时钟树综合工具有Cadence Encounter/Innovus, Synopsys ICC, Synopsys PrimeTime SI等。\n布局布线 这是将门级网表转换为具体的物理版图的过程，包括标准单元（如基本逻辑门电路）的放置和各种层之间的走线。布局布线需要遵循特定工艺的设计规则（如最小宽度、最小间距等），以保证版图可以被正确地加工出来。布局布线还需要考虑面积、功耗、时序、噪声、串扰等因素，以优化芯片的质量和效率。常用的布局布线工具有Cadence Encounter/Innovus, Synopsys ICC, Synopsys Astro等。\n物理验证 这是在完成物理版图后，对其进行检查和修正的过程\n设计规则检查（DRC） 这是检查物理版图是否符合工艺设计规则的过程，如果发现任何违反规则的地方，就需要进行修改。常用的设计规则检查工具有Synopsys的Hercules/ICV，Cadence的Assura/PVS，Mentor的Calibre等。\n布局与网表比较（LVS） 这是检查物理版图是否与门级网表在功能上完全一致的过程，如果发现任何不匹配或缺失的地方，就需要进行调整。常用的布局与网表比较工具有Synopsys的Hercules/ICV，Cadence的Assura/PVS，Mentor的Calibre等。\n寄生参数提取（PEX） 这是从物理版图中提取出电阻、电容、电感等寄生参数的过程，这些参数会影响电路的性能和信号完整性，需要进行后仿真和分析。常用的寄生参数提取工具有Synopsys的Star-RC, Cadence的QRC, Mentor的Calibre XRC等。\n时序验证（STA） 这是基于寄生参数提取的结果，对电路的时序性能进行验证的过程，主要检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例，如果发现任何时序问题，就需要进行优化。常用的时序验证工具有Synopsys的PrimeTime, Cadence’s Tempus等。\n信号完整性分析（SI） 这是基于寄生参数提取的结果，对电路的信号质量进行分析的过程，主要检查电路是否存在噪声、串扰、反射等问题，如果发现任何信号完整性问题，就需要进行改善。常用的信号完整性分析工具有Synopsys PrimeTime SI, Cadence Sigrity, Ansys Totem/Redhawk等。\n物理版图验证完成后，就可以将GDSII文件交给芯片代工厂（称为Foundry），在晶圆硅片上通过多道工艺步骤（如光刻、刻蚀、离子注入、沉积等）实现芯片的制造，再进行封装和测试，就得到了我们实际看见的芯片。\n一些芯片设计的冷知识\n芯片键合（bonding） 这个博主的其他文章也值得一看《傻白入门芯片设计系列》\n傻白入门芯片设计，芯片键合(Die Bonding)（四）\n傻白入门芯片设计，典型的2D/2D+/2.5D/3D封装技术（六）\n傻白入门芯片设计，如何降低CPU功耗？（八）\n为什么还需要interposer层级 bump的大小是否符合和芯片I/O要求 bump影响寄生参数值（根据电阻电感电容的公式推理即可. [Bump 越大，寄生电阻和寄生电感越小，但寄生电容越大。] 更加灵活的互联（更短的互联路径） 4D芯片集成 芯片的先进封装会发展到4D吗？\nDRAM预充电的作用 预充电操作是为了“清空现场、重置电压”，以便 DRAM 可以正确执行下一次读写操作\n"><meta property='og:url' content='https://sleepman9.github.io/p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/'><meta property='og:site_name' content="UNO's Page"><meta property='og:type' content='article'><meta property='article:section' content='Post'><meta property='article:tag' content><meta property='article:published_time' content='2025-04-02T00:00:00+00:00'><meta property='article:modified_time' content='2025-04-02T00:00:00+00:00'><meta property='og:image' content='https://sleepman9.github.io/p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/cover.png'><meta name=twitter:title content="一些芯片设计的冷知识"><meta name=twitter:description content="原理图->芯片物理版图 根据电路设计图（也称为原理图或HDL代码）生成芯片物理版图\n逻辑综合 这是将电路设计图转换为门级网表的过程，门级网表是由基本逻辑门（如与门、或门、非门等）和触发器（如D触发器、JK触发器等）组成的电路结构，它可以反映电路设计图的功能和性能。逻辑综合需要设定约束条件，就是希望综合出来的电路在面积、时序等目标参数上达到的标准；逻辑综合还需要指定基于的库，使用不同的综合库，在时序和面积上会有差异。常用的逻辑综合工具有Synopsys的Design Compiler，Cadence的PKS，Synplicity的Synplify等。\n布局规划 这是在确定芯片的总体尺寸和形状后，将芯片中的各个模块（如IP核、存储器、I/O引脚等）分配到合适的位置的过程，布局规划需要考虑各个模块之间的连接关系、信号延迟、功耗分布、热效应等因素，以优化芯片的性能和可靠性。布局规划后，芯片的大小，Core的面积，Row的形式、电源及地线的Ring和Strip都确定下来了。常用的布局规划工具有Cadence的Encounter/Innovus，Synopsys的ICC等。\n时钟树综合 这是在布局规划后，对芯片中的时钟信号进行专门的布线设计的过程，时钟信号在数字芯片中起着全局指挥作用，它需要对称地分配到各个寄存器单元，以保证时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小。时钟树综合需要考虑时钟频率、抖动、偏移等因素，以提高芯片的时序性能。常用的时钟树综合工具有Cadence Encounter/Innovus, Synopsys ICC, Synopsys PrimeTime SI等。\n布局布线 这是将门级网表转换为具体的物理版图的过程，包括标准单元（如基本逻辑门电路）的放置和各种层之间的走线。布局布线需要遵循特定工艺的设计规则（如最小宽度、最小间距等），以保证版图可以被正确地加工出来。布局布线还需要考虑面积、功耗、时序、噪声、串扰等因素，以优化芯片的质量和效率。常用的布局布线工具有Cadence Encounter/Innovus, Synopsys ICC, Synopsys Astro等。\n物理验证 这是在完成物理版图后，对其进行检查和修正的过程\n设计规则检查（DRC） 这是检查物理版图是否符合工艺设计规则的过程，如果发现任何违反规则的地方，就需要进行修改。常用的设计规则检查工具有Synopsys的Hercules/ICV，Cadence的Assura/PVS，Mentor的Calibre等。\n布局与网表比较（LVS） 这是检查物理版图是否与门级网表在功能上完全一致的过程，如果发现任何不匹配或缺失的地方，就需要进行调整。常用的布局与网表比较工具有Synopsys的Hercules/ICV，Cadence的Assura/PVS，Mentor的Calibre等。\n寄生参数提取（PEX） 这是从物理版图中提取出电阻、电容、电感等寄生参数的过程，这些参数会影响电路的性能和信号完整性，需要进行后仿真和分析。常用的寄生参数提取工具有Synopsys的Star-RC, Cadence的QRC, Mentor的Calibre XRC等。\n时序验证（STA） 这是基于寄生参数提取的结果，对电路的时序性能进行验证的过程，主要检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例，如果发现任何时序问题，就需要进行优化。常用的时序验证工具有Synopsys的PrimeTime, Cadence’s Tempus等。\n信号完整性分析（SI） 这是基于寄生参数提取的结果，对电路的信号质量进行分析的过程，主要检查电路是否存在噪声、串扰、反射等问题，如果发现任何信号完整性问题，就需要进行改善。常用的信号完整性分析工具有Synopsys PrimeTime SI, Cadence Sigrity, Ansys Totem/Redhawk等。\n物理版图验证完成后，就可以将GDSII文件交给芯片代工厂（称为Foundry），在晶圆硅片上通过多道工艺步骤（如光刻、刻蚀、离子注入、沉积等）实现芯片的制造，再进行封装和测试，就得到了我们实际看见的芯片。\n一些芯片设计的冷知识\n芯片键合（bonding） 这个博主的其他文章也值得一看《傻白入门芯片设计系列》\n傻白入门芯片设计，芯片键合(Die Bonding)（四）\n傻白入门芯片设计，典型的2D/2D+/2.5D/3D封装技术（六）\n傻白入门芯片设计，如何降低CPU功耗？（八）\n为什么还需要interposer层级 bump的大小是否符合和芯片I/O要求 bump影响寄生参数值（根据电阻电感电容的公式推理即可. [Bump 越大，寄生电阻和寄生电感越小，但寄生电容越大。] 更加灵活的互联（更短的互联路径） 4D芯片集成 芯片的先进封装会发展到4D吗？\nDRAM预充电的作用 预充电操作是为了“清空现场、重置电压”，以便 DRAM 可以正确执行下一次读写操作\n"><meta name=twitter:card content="summary_large_image"><meta name=twitter:image content='https://sleepman9.github.io/p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/cover.png'><link rel="shortcut icon" href=/favicon.JPG></head><body class=article-page><script>(function(){const e="StackColorScheme";localStorage.getItem(e)||localStorage.setItem(e,"auto")})()</script><script>(function(){const t="StackColorScheme",e=localStorage.getItem(t),n=window.matchMedia("(prefers-color-scheme: dark)").matches===!0;e=="dark"||e==="auto"&&n?document.documentElement.dataset.scheme="dark":document.documentElement.dataset.scheme="light"})()</script><div class="container main-container flex on-phone--column extended"><aside class="sidebar left-sidebar sticky"><button class="hamburger hamburger--spin" type=button id=toggle-menu aria-label="Toggle Menu">
<span class=hamburger-box><span class=hamburger-inner></span></span></button><header><figure class=site-avatar><a href=/><img src=/img/avatar_hu_7afa164803cda945.JPG width=300 height=300 class=site-logo loading=lazy alt=Avatar>
</a><span class=emoji>🍥</span></figure><div class=site-meta><h1 class=site-name><a href=/>UNO's Page</a></h1><h2 class=site-description>Everyone starts from zero!</h2></div></header><ol class=menu id=main-menu><li><a href=/><svg class="icon icon-tabler icon-tabler-home" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><polyline points="5 12 3 12 12 3 21 12 19 12"/><path d="M5 12v7a2 2 0 002 2h10a2 2 0 002-2v-7"/><path d="M9 21v-6a2 2 0 012-2h2a2 2 0 012 2v6"/></svg>
<span>Home</span></a></li><li><a href=/archives/><svg class="icon icon-tabler icon-tabler-archive" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><rect x="3" y="4" width="18" height="4" rx="2"/><path d="M5 8v10a2 2 0 002 2h10a2 2 0 002-2V8"/><line x1="10" y1="12" x2="14" y2="12"/></svg>
<span>Archives</span></a></li><li><a href=/search/><svg class="icon icon-tabler icon-tabler-search" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="10" cy="10" r="7"/><line x1="21" y1="21" x2="15" y2="15"/></svg>
<span>Search</span></a></li><li><a href=/links/><svg class="icon icon-tabler icon-tabler-link" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><path d="M10 14a3.5 3.5.0 005 0l4-4a3.5 3.5.0 00-5-5l-.5.5"/><path d="M14 10a3.5 3.5.0 00-5 0l-4 4a3.5 3.5.0 005 5l.5-.5"/></svg>
<span>Links</span></a></li><li class=menu-bottom-section><ol class=menu><li id=dark-mode-toggle><svg class="icon icon-tabler icon-tabler-toggle-left" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="8" cy="12" r="2"/><rect x="2" y="6" width="20" height="12" rx="6"/></svg>
<svg class="icon icon-tabler icon-tabler-toggle-right" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="16" cy="12" r="2"/><rect x="2" y="6" width="20" height="12" rx="6"/></svg>
<span>Dark Mode</span></li></ol></li></ol></aside><aside class="sidebar right-sidebar sticky"><section class="widget archives"><div class=widget-icon><svg class="icon icon-tabler icon-tabler-hash" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><line x1="5" y1="9" x2="19" y2="9"/><line x1="5" y1="15" x2="19" y2="15"/><line x1="11" y1="4" x2="7" y2="20"/><line x1="17" y1="4" x2="13" y2="20"/></svg></div><h2 class="widget-title section-title">Table of contents</h2><div class=widget--toc><nav id=TableOfContents><ol><li><a href=#原理图-芯片物理版图>原理图->芯片物理版图</a><ol><li><a href=#逻辑综合>逻辑综合</a></li><li><a href=#布局规划>布局规划</a></li><li><a href=#时钟树综合>时钟树综合</a></li><li><a href=#布局布线>布局布线</a></li><li><a href=#物理验证>物理验证</a><ol><li><a href=#设计规则检查drc>设计规则检查（DRC）</a></li><li><a href=#布局与网表比较lvs>布局与网表比较（LVS）</a></li><li><a href=#寄生参数提取pex>寄生参数提取（PEX）</a></li><li><a href=#时序验证sta>时序验证（STA）</a></li><li><a href=#信号完整性分析si>信号完整性分析（SI）</a></li></ol></li></ol></li><li><a href=#芯片键合bonding>芯片键合（bonding）</a></li><li><a href=#为什么还需要interposer层级>为什么还需要interposer层级</a></li><li><a href=#4d芯片集成>4D芯片集成</a></li><li><a href=#dram预充电的作用>DRAM预充电的作用</a></li><li><a href=#lc谐振>LC谐振</a></li><li><a href=#正片和负片>正片和负片</a></li><li><a href=#allegro加密文件密码破解和解除读写导出限制>Allegro加密文件密码破解和解除读写导出限制</a></li><li><a href=#静态时序分析sta报告摘要>静态时序分析（STA）报告摘要</a><ol><li><a href=#1-setup-mode-时序分析表>📍<strong>1. Setup Mode 时序分析表</strong></a></li><li><a href=#2-drvsdesign-rule-violations-设计规则违规统计>📍<strong>2. DRVs：Design Rule Violations 设计规则违规统计</strong></a></li><li><a href=#3-density--routing-overflow>📍<strong>3. Density & Routing Overflow</strong></a></li><li><a href=#-总结>✅ 总结</a></li></ol></li><li><a href=#spef文件>SPEF文件</a></li><li><a href=#cs中的前后端和ic中的前后端区别>CS中的前后端和IC中的前后端区别</a><ol><li><a href=#-一计算机科学cs中的前端与后端>🧠 一、<strong>计算机科学（CS）中的前端与后端</strong></a></li><li><a href=#-二数字ic设计中的前端与后端>🔧 二、<strong>数字IC设计中的前端与后端</strong></a></li><li><a href=#-总结对比cs-vs-数字ic>🧩 总结对比：CS vs 数字IC</a></li></ol></li><li><a href=#反相器版图>反相器版图</a></li></ol></nav></div></section></aside><main class="main full-width"><article class="has-image main-article"><header class=article-header><div class=article-image><a href=/p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/><img src=/p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/cover_hu_1823a2ff46d8bdc9.png srcset="/p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/cover_hu_1823a2ff46d8bdc9.png 800w, /p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/cover_hu_cbb2a3f2432af755.png 1600w" width=800 height=431 loading=lazy alt="Featured image of post 一些芯片设计的冷知识"></a></div><div class=article-details><header class=article-category><a href=/categories/ic/>IC</a></header><div class=article-title-wrapper><h2 class=article-title><a href=/p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/>一些芯片设计的冷知识</a></h2></div><footer class=article-time><div><svg class="icon icon-tabler icon-tabler-calendar-time" width="56" height="56" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><path d="M11.795 21H5a2 2 0 01-2-2V7a2 2 0 012-2h12a2 2 0 012 2v4"/><circle cx="18" cy="18" r="4"/><path d="M15 3v4"/><path d="M7 3v4"/><path d="M3 11h16"/><path d="M18 16.496V18l1 1"/></svg>
<time class=article-time--published datetime=2025-04-02T00:00:00Z>Apr 02, 2025</time></div><div><svg class="icon icon-tabler icon-tabler-clock" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="12" cy="12" r="9"/><polyline points="12 7 12 12 15 15"/></svg>
<time class=article-time--reading>3 minute read</time></div></footer></div></header><section class=article-content><h2 id=原理图-芯片物理版图>原理图->芯片物理版图</h2><p>根据电路设计图（也称为原理图或HDL代码）生成芯片物理版图</p><h3 id=逻辑综合>逻辑综合</h3><p>这是将电路设计图转换为门级网表的过程，门级网表是由基本逻辑门（如与门、或门、非门等）和触发器（如D触发器、JK触发器等）组成的电路结构，它可以反映电路设计图的功能和性能。逻辑综合需要设定约束条件，就是希望综合出来的电路在面积、时序等目标参数上达到的标准；逻辑综合还需要指定基于的库，使用不同的综合库，在时序和面积上会有差异。常用的逻辑综合工具有Synopsys的Design Compiler，Cadence的PKS，Synplicity的Synplify等。</p><h3 id=布局规划>布局规划</h3><p>这是在确定芯片的总体尺寸和形状后，将芯片中的各个模块（如IP核、存储器、I/O引脚等）分配到合适的位置的过程，布局规划需要考虑各个模块之间的连接关系、信号延迟、功耗分布、热效应等因素，以优化芯片的性能和可靠性。布局规划后，芯片的大小，Core的面积，Row的形式、电源及地线的Ring和Strip都确定下来了。常用的布局规划工具有Cadence的Encounter/Innovus，Synopsys的ICC等。</p><h3 id=时钟树综合>时钟树综合</h3><p>这是在布局规划后，对芯片中的时钟信号进行专门的布线设计的过程，时钟信号在数字芯片中起着全局指挥作用，它需要对称地分配到各个寄存器单元，以保证时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小。时钟树综合需要考虑时钟频率、抖动、偏移等因素，以提高芯片的时序性能。常用的时钟树综合工具有Cadence Encounter/Innovus, Synopsys ICC, Synopsys PrimeTime SI等。</p><h3 id=布局布线>布局布线</h3><p>这是将门级网表转换为具体的物理版图的过程，包括标准单元（如基本逻辑门电路）的放置和各种层之间的走线。布局布线需要遵循特定工艺的设计规则（如最小宽度、最小间距等），以保证版图可以被正确地加工出来。布局布线还需要考虑面积、功耗、时序、噪声、串扰等因素，以优化芯片的质量和效率。常用的布局布线工具有Cadence Encounter/Innovus, Synopsys ICC, Synopsys Astro等。</p><h3 id=物理验证>物理验证</h3><p>这是在完成物理版图后，对其进行检查和修正的过程</p><h4 id=设计规则检查drc>设计规则检查（DRC）</h4><p>这是检查物理版图是否符合工艺设计规则的过程，如果发现任何违反规则的地方，就需要进行修改。常用的设计规则检查工具有Synopsys的Hercules/ICV，Cadence的Assura/PVS，Mentor的Calibre等。</p><h4 id=布局与网表比较lvs>布局与网表比较（LVS）</h4><p>这是检查物理版图是否与门级网表在功能上完全一致的过程，如果发现任何不匹配或缺失的地方，就需要进行调整。常用的布局与网表比较工具有Synopsys的Hercules/ICV，Cadence的Assura/PVS，Mentor的Calibre等。</p><h4 id=寄生参数提取pex>寄生参数提取（PEX）</h4><p>这是从物理版图中提取出电阻、电容、电感等寄生参数的过程，这些参数会影响电路的性能和信号完整性，需要进行后仿真和分析。常用的寄生参数提取工具有Synopsys的Star-RC, Cadence的QRC, Mentor的Calibre XRC等。</p><h4 id=时序验证sta>时序验证（STA）</h4><p>这是基于寄生参数提取的结果，对电路的时序性能进行验证的过程，主要检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例，如果发现任何时序问题，就需要进行优化。常用的时序验证工具有Synopsys的PrimeTime, Cadence’s Tempus等。</p><h4 id=信号完整性分析si>信号完整性分析（SI）</h4><p>这是基于寄生参数提取的结果，对电路的信号质量进行分析的过程，主要检查电路是否存在噪声、串扰、反射等问题，如果发现任何信号完整性问题，就需要进行改善。常用的信号完整性分析工具有Synopsys PrimeTime SI, Cadence Sigrity, Ansys Totem/Redhawk等。</p><p>物理版图验证完成后，就可以将GDSII文件交给芯片代工厂（称为Foundry），在晶圆硅片上通过多道工艺步骤（如光刻、刻蚀、离子注入、沉积等）实现芯片的制造，再进行封装和测试，就得到了我们实际看见的芯片。</p><p><a class=link href=https://blog.csdn.net/Jailman/article/details/132761728 target=_blank rel=noopener>一些芯片设计的冷知识</a></p><h2 id=芯片键合bonding>芯片键合（bonding）</h2><p>这个博主的其他文章也值得一看《傻白入门芯片设计系列》</p><p><a class=link href=https://blog.csdn.net/qq_46675545/article/details/128050411 target=_blank rel=noopener>傻白入门芯片设计，芯片键合(Die Bonding)（四）</a></p><p><a class=link href=https://blog.csdn.net/qq_46675545/article/details/128053478 target=_blank rel=noopener>傻白入门芯片设计，典型的2D/2D+/2.5D/3D封装技术（六）</a></p><p><a class=link href=https://blog.csdn.net/qq_46675545/article/details/128076797 target=_blank rel=noopener>傻白入门芯片设计，如何降低CPU功耗？（八）</a></p><h2 id=为什么还需要interposer层级>为什么还需要interposer层级</h2><ol><li>bump的大小是否符合和芯片I/O要求</li><li>bump影响寄生参数值（根据电阻电感电容的公式推理即可. [Bump 越大，寄生电阻和寄生电感越小，但寄生电容越大。]</li><li>更加灵活的互联（更短的互联路径）</li></ol><h2 id=4d芯片集成>4D芯片集成</h2><p><a class=link href=https://www.eet-china.com/mp/a352641.html target=_blank rel=noopener>芯片的先进封装会发展到4D吗？</a></p><h2 id=dram预充电的作用>DRAM预充电的作用</h2><p>预充电操作是为了“清空现场、重置电压”，以便 DRAM 可以正确执行下一次读写操作</p><ol><li>DRAM 的位线是差分信号线，感应放大器是通过对微小电压差放大来判断是 0 还是 1 的。如果前一次操作后电压还残留，就会影响下一次数据的正确性。</li></ol><p>预充电 = 把位线电压“归一化”到 ½ 电压，为下次判别提供基准。不偏向 0，也不偏向 1</p><div class=table-wrapper><table><thead><tr><th>状态</th><th>cell 电容</th><th>位线电压</th><th>连接后</th><th>差值</th><th>放大结果</th></tr></thead><tbody><tr><td>存1</td><td>Vdd</td><td>Vdd/2</td><td>位线稍↑</td><td>+ΔV</td><td>判为 1</td></tr><tr><td>存0</td><td>0V</td><td>Vdd/2</td><td>位线稍↓</td><td>-ΔV</td><td>判为 0</td></tr></tbody></table></div><p>也就是说，cell 的电压通过连接到“Vdd/2”的位线上，形成一个微小的正/负波动，这时 Sense Amplifier 就可以把这个波动“放大”成逻辑 1 或 0。</p><ol start=2><li>感应放大器只对微小差异敏感。若位线未被预充电，数据对比将发生偏移，导致：</li></ol><p>数据判别错误（读取出错）</p><p>写入扰动（错误写入别的单元）</p><p><a class=link href=https://blog.csdn.net/qq_46675545/article/details/128210207 target=_blank rel=noopener>傻白入门芯片设计，史上最最最全DRAM介绍</a></p><p><a class=link href=https://blog.csdn.net/Tranquil_ovo/article/details/129876980 target=_blank rel=noopener>【DC】逻辑综合基础</a></p><h2 id=lc谐振>LC谐振</h2><p>电容，电感，反复充放电。
<a class=link href=https://zhuanlan.zhihu.com/p/532163425 target=_blank rel=noopener>还搞不懂 LC振荡电路原理？看这一文就够了，图文结合，立马带你搞定</a></p><h2 id=正片和负片>正片和负片</h2><p><a class=link href=https://blog.csdn.net/weixin_42837669/article/details/110411765 target=_blank rel=noopener>PCB正片和负片的区别与使用</a></p><h2 id=allegro加密文件密码破解和解除读写导出限制>Allegro加密文件密码破解和解除读写导出限制</h2><p><a class=link href=https://blog.csdn.net/vanfone/article/details/116275609 target=_blank rel=noopener>Allegro加密文件密码破解和解除读写导出限制</a></p><h2 id=静态时序分析sta报告摘要>静态时序分析（STA）报告摘要</h2><p><img src=/p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/image.png width=777 height=368 srcset="/p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/image_hu_bb4edc564725f94a.png 480w, /p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/image_hu_e14d9ad7b25ec205.png 1024w" loading=lazy alt="alt text" class=gallery-image data-flex-grow=211 data-flex-basis=506px></p><p>这张图展示的是数字后端设计中关键的 <strong>静态时序分析（STA）报告摘要</strong> 和 <strong>设计规则违规（DRV）检查统计</strong>，以下是详细解读：</p><hr><h3 id=1-setup-mode-时序分析表>📍<strong>1. Setup Mode 时序分析表</strong></h3><p>这部分列出了多种 <strong>路径类别（setup mode）</strong> 的时序结果：</p><div class=table-wrapper><table><thead><tr><th>字段</th><th>含义</th><th>备注</th></tr></thead><tbody><tr><td><code>WNS (ns)</code></td><td>Worst Negative Slack，最差路径的负裕量（最坏延迟）</td><td>- 值为负数时说明时序违例。<br>- <code>all</code> 模式下为 <code>-0.002ns</code>，说明有轻微的时序违例。</td></tr><tr><td><code>TNS (ns)</code></td><td>Total Negative Slack，总的时序违例之和</td><td>所有违反路径加总的延迟量。<code>-0.003ns</code> 是非常轻微的问题。</td></tr><tr><td><code>Violating Paths</code></td><td>时序违例路径数</td><td><code>all</code> 模式下有 2 条路径违例</td></tr><tr><td><code>All Paths</code></td><td>总路径数</td><td>全设计共 12,273 条路径（时序分析覆盖）</td></tr></tbody></table></div><p>🔍 各模式说明：</p><ul><li><code>reg2reg</code>: 从寄存器到寄存器的路径（主路径）</li><li><code>reg2cgate</code>: 从寄存器到组合逻辑门（用于分析组合部分）</li><li><code>default</code>: 默认路径类别</li><li><code>all</code>: 总体视角</li></ul><hr><h3 id=2-drvsdesign-rule-violations-设计规则违规统计>📍<strong>2. DRVs：Design Rule Violations 设计规则违规统计</strong></h3><p>这一部分列出的是违反电气规则（例如上限/转换时间等）的信息。</p><div class=table-wrapper><table><thead><tr><th>DRV 类型</th><th>含义</th><th>结果解读</th></tr></thead><tbody><tr><td><code>max_cap</code></td><td>最大负载电容违例</td><td>共检测到 8 条网络超出上限（8 个实例），但<strong>没有真实违例值</strong>（Worst Vio = 0），可能已修复。</td></tr><tr><td><code>max_tran</code></td><td>最大信号转换时间违例</td><td>检测到 6 条网络；Worst Vio 为 0.000，说明也已修复。</td></tr><tr><td><code>max_fanout</code></td><td>最大扇出</td><td>0</td></tr><tr><td><code>max_length</code></td><td>最大线长</td><td>0</td></tr></tbody></table></div><p>📝 注：Real vs Total 表示是否是“实际有效违规”</p><ul><li>Real：当前设计中真实存在的；</li><li>Total：工具设置阈值检测到的超限数（可能已修复或忽略）。</li></ul><hr><h3 id=3-density--routing-overflow>📍<strong>3. Density & Routing Overflow</strong></h3><ul><li><p><strong>Density</strong>: <code>46.432%</code>
→ 标准单元填充密度，不高，布线空间充足。</p></li><li><p><strong>Routing Overflow</strong>: <code>0.00% H and 0.00% V</code>
→ 布线拥塞情况非常理想，无水平或垂直溢出，说明布线非常顺畅。</p></li></ul><hr><h3 id=-总结>✅ 总结</h3><div class=table-wrapper><table><thead><tr><th>分类</th><th>结论</th></tr></thead><tbody><tr><td>时序（STA）</td><td>有轻微负 slack（-0.003ns），可继续优化，未严重超时</td></tr><tr><td>设计规则（DRV）</td><td>所有电气规则违例已修复，0 违规</td></tr><tr><td>布局密度</td><td>46%，空间富余</td></tr><tr><td>布线拥塞</td><td>0%，极佳</td></tr></tbody></table></div><hr><p>如你需要，我可以提供一些优化建议来消除 WNS/TNS。是否需要我帮你写个时序优化建议脚本或时序debug checklist？</p><h2 id=spef文件>SPEF文件</h2><p>SPEF（Standard Parasitic Exchange Format）文件是一种 标准电路寄生参数交换文件，用于描述芯片设计中 电路的寄生参数信息，如：</p><p>寄生电容（capacitance）</p><p>寄生电阻（resistance）</p><p>电感（如有）</p><p>这些寄生参数主要来自于布线和互连，会影响信号延迟和电路时序，是时序分析（STA）和信号完整性分析（SI）不可或缺的数据源。</p><h2 id=cs中的前后端和ic中的前后端区别>CS中的前后端和IC中的前后端区别</h2><p>这是个非常好的问题，很多初学者都会混淆“前端/后端”在 <strong>计算机科学（CS）</strong> 和 <strong>数字IC设计</strong> 这两个领域中的含义。以下是详细对比说明：</p><hr><h3 id=-一计算机科学cs中的前端与后端>🧠 一、<strong>计算机科学（CS）中的前端与后端</strong></h3><p>这是你在 Web 开发、软件工程等方向常听到的：</p><div class=table-wrapper><table><thead><tr><th>维度</th><th>前端（Frontend）</th><th>后端（Backend）</th></tr></thead><tbody><tr><td>定义</td><td>用户直接交互的部分</td><td>处理逻辑、数据库、服务器的部分</td></tr><tr><td>内容</td><td>HTML、CSS、JavaScript、React、Vue 等</td><td>Java、Python、Node.js、数据库、API、服务器逻辑</td></tr><tr><td>示例</td><td>页面按钮、表单、界面动画</td><td>用户登录验证、数据存取、接口开发</td></tr><tr><td>技能栈</td><td>Web UI、响应式设计、DOM 操作</td><td>API 设计、数据库设计、系统架构、权限控制</td></tr></tbody></table></div><p>✅ <strong>本质：前端关注“用户体验”，后端关注“数据与逻辑处理”。</strong></p><hr><h3 id=-二数字ic设计中的前端与后端>🔧 二、<strong>数字IC设计中的前端与后端</strong></h3><p>这是在芯片设计（如 SoC、CPU）中使用的：</p><div class=table-wrapper><table><thead><tr><th>维度</th><th>前端设计（Frontend Design）</th><th>后端设计（Backend Design）</th></tr></thead><tbody><tr><td>定义</td><td>描述电路功能逻辑</td><td>实现功能的物理版图布局</td></tr><tr><td>内容</td><td>RTL 编写（Verilog/VHDL）、仿真、综合、形式验证</td><td>布图布局（place & route）、时序收敛、DRC/LVS、RC提取</td></tr><tr><td>工具</td><td>ModelSim, VCS, DC（Design Compiler）等</td><td>Innovus, ICC2, Calibre, StarRC 等</td></tr><tr><td>阶段</td><td>- RTL Coding<br>- Functional Simulation<br>- Synthesis</td><td>- Floorplan<br>- Placement<br>- CTS<br>- Routing<br>- DRC/LVS<br>- GDSII 生成</td></tr></tbody></table></div><p>✅ <strong>本质：前端构建“逻辑电路”，后端实现“物理电路”。</strong></p><hr><h3 id=-总结对比cs-vs-数字ic>🧩 总结对比：CS vs 数字IC</h3><div class=table-wrapper><table><thead><tr><th>维度</th><th>CS领域</th><th>数字IC设计</th></tr></thead><tbody><tr><td>前端</td><td>用户界面、网页端</td><td>RTL/功能设计</td></tr><tr><td>后端</td><td>数据逻辑、服务器</td><td>物理实现、布图布线</td></tr><tr><td>工具语言</td><td>JS, HTML, Python, Java</td><td>Verilog, VHDL, Tcl, EDA工具</td></tr></tbody></table></div><hr><h2 id=反相器版图>反相器版图</h2><p><img src=/p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/image-1.png width=748 height=349 srcset="/p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/image-1_hu_d2623817d02832f7.png 480w, /p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/image-1_hu_9faa60d345b93542.png 1024w" loading=lazy alt="alt text" class=gallery-image data-flex-grow=214 data-flex-basis=514px></p><ol><li>PMOS 的构造回顾</li></ol><p>PMOS 是放在 n-well 里的。</p><p>它的源极和漏极是 p+ 掺杂区，栅是多晶硅，衬底是 n-well。</p><p>要保证管子正常工作，n-well 必须接到高电位（VDD），防止 n-well 与源/漏之间形成寄生二极管导通。</p><ol start=2><li>为什么要有 N+ 区</li></ol><p>在 n-well 里放一个 N+ 区 并连接 VDD，是为了给 n-well 提供欧姆接触。</p><blockquote><p>当金属和半导体直接接触时，会根据 功函数差和半导体掺杂浓度的不同，形成两种接触：</p><p>肖特基接触 (Schottky Contact)：表现为整流特性，电阻较大。</p><p>欧姆接触 (Ohmic Contact)：表现为线性 I–V 特性，电阻小。</p></blockquote><blockquote><p>n-well/p-well 本身掺杂浓度比源/漏浅扩散区低很多，即使叫 “高掺杂”，跟源漏的 LDD 或深 N+ 仍然有差距。</p></blockquote><p>如果金属直接接在 well 上，不加一层高掺杂的 N+ (或 P+) 接触 implant，电阻会比较大。</p><p>单纯的 n-well 是高掺杂 n 型，但与金属直接接触电阻很大。</p><p>通过在 n-well 上打一个 N+ 接触区 (N+ diffusion)，电阻显著降低，形成良好的接触。</p><p>这个 N+ 区并不是 PMOS 的源/漏区，它的作用是把 n-well 本身牢固地连到 VDD，称为 well tie 或 well contact。</p><ol start=3><li>电气意义</li></ol><p>如果不把 n-well 固定到 VDD，n-well 电位可能会“漂浮”，会产生 阈值电压漂移、漏电流增加甚至 latch-up 问题。</p><p>N+ 区和金属接触到 VDD，就是为了固定住 n-well 电位。</p></section><footer class=article-footer><section class=article-tags></section><section class=article-copyright><svg class="icon icon-tabler icon-tabler-copyright" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="12" cy="12" r="9"/><path d="M14.5 9a3.5 4 0 100 6"/></svg>
<span>Licensed under CC BY-NC-SA 4.0</span></section></footer><link rel=stylesheet href=https://cdn.jsdelivr.net/npm/katex@0.16.9/dist/katex.min.css integrity=sha384-n8MVd4RsNIU0tAv4ct0nTaAbDJwPJzDEaqSD1odI+WdtXRGWt2kTvGFasHpSy3SV crossorigin=anonymous><script src=https://cdn.jsdelivr.net/npm/katex@0.16.9/dist/katex.min.js integrity=sha384-XjKyOOlGwcjNTAIQHIpgOno0Hl1YQqzUOEleOLALmuqehneUG+vnGctmUb0ZY0l8 crossorigin=anonymous defer></script><script src=https://cdn.jsdelivr.net/npm/katex@0.16.9/dist/contrib/auto-render.min.js integrity=sha384-+VBxd3r6XgURycqtZ117nYw44OOcIax56Z4dCRWbxyPt0Koah1uHoK0o4+/RRE05 crossorigin=anonymous defer></script><script>window.addEventListener("DOMContentLoaded",()=>{const e=[".main-article",".widget--toc"];e.forEach(e=>{const t=document.querySelector(e);t&&renderMathInElement(t,{delimiters:[{left:"$$",right:"$$",display:!0},{left:"$",right:"$",display:!1},{left:"\\(",right:"\\)",display:!1},{left:"\\[",right:"\\]",display:!0}],ignoredClasses:["gist"]})})})</script></article><aside class=related-content--wrapper><h2 class=section-title>Related content</h2><div class=related-content><div class="flex article-list--tile"><article><a href=/p/ic-tools/><div class=article-details><h2 class=article-title>IC Tools</h2></div></a></article><article><a href=/p/job/><div class=article-details><h2 class=article-title>Job</h2></div></a></article><article class=has-image><a href=/p/asic%E5%85%A8%E6%B5%81%E7%A8%8B/><div class=article-image><img src=/p/asic%E5%85%A8%E6%B5%81%E7%A8%8B/cover.b580b18221da63ab241da531b1bf7b47_hu_28eafa46a5297574.png width=250 height=150 loading=lazy alt="Featured image of post ASIC全流程" data-hash="md5-tYCxgiHaY6skHaUxsb97Rw=="></div><div class=article-details><h2 class=article-title>ASIC全流程</h2></div></a></article><article class=has-image><a href=/p/%E6%89%AB%E6%8F%8F%E9%93%BE%E6%B5%8B%E8%AF%95scan-chain/><div class=article-image><img src=/p/%E6%89%AB%E6%8F%8F%E9%93%BE%E6%B5%8B%E8%AF%95scan-chain/cover.5acbaa8fb8283351141d233e0f377202_hu_c1041b7ca77ea652.png width=250 height=150 loading=lazy alt="Featured image of post 扫描链测试（scan chain）" data-hash="md5-Wsuqj7goM1EUHSM+DzdyAg=="></div><div class=article-details><h2 class=article-title>扫描链测试（scan chain）</h2></div></a></article><article><a href=/p/ic_%E5%90%8E%E7%AB%AF%E8%BE%93%E5%85%A5%E6%96%87%E4%BB%B6/><div class=article-details><h2 class=article-title>IC_后端输入文件</h2></div></a></article></div></div></aside><div class=disqus-container></div><style>.disqus-container{background-color:var(--card-background);border-radius:var(--card-border-radius);box-shadow:var(--shadow-l1);padding:var(--card-padding)}</style><script>window.addEventListener("onColorSchemeChange",e=>{typeof DISQUS=="object"&&DISQUS.reset({reload:!0})})</script><footer class=site-footer><section class=copyright>&copy;
2020 -
2026 UNO's Page</section><section class=powerby>Built with <a href=https://gohugo.io/ target=_blank rel=noopener>Hugo</a><br>Theme <b><a href=https://github.com/CaiJimmy/hugo-theme-stack target=_blank rel=noopener data-version=3.33.0>Stack</a></b> designed by <a href=https://jimmycai.com target=_blank rel=noopener>Jimmy</a></section></footer><div class=pswp tabindex=-1 role=dialog aria-hidden=true><div class=pswp__bg></div><div class=pswp__scroll-wrap><div class=pswp__container><div class=pswp__item></div><div class=pswp__item></div><div class=pswp__item></div></div><div class="pswp__ui pswp__ui--hidden"><div class=pswp__top-bar><div class=pswp__counter></div><button class="pswp__button pswp__button--close" title="Close (Esc)"></button>
<button class="pswp__button pswp__button--share" title=Share></button>
<button class="pswp__button pswp__button--fs" title="Toggle fullscreen"></button>
<button class="pswp__button pswp__button--zoom" title="Zoom in/out"></button><div class=pswp__preloader><div class=pswp__preloader__icn><div class=pswp__preloader__cut><div class=pswp__preloader__donut></div></div></div></div></div><div class="pswp__share-modal pswp__share-modal--hidden pswp__single-tap"><div class=pswp__share-tooltip></div></div><button class="pswp__button pswp__button--arrow--left" title="Previous (arrow left)">
</button>
<button class="pswp__button pswp__button--arrow--right" title="Next (arrow right)"></button><div class=pswp__caption><div class=pswp__caption__center></div></div></div></div></div><script src=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/photoswipe.min.js integrity="sha256-ePwmChbbvXbsO02lbM3HoHbSHTHFAeChekF1xKJdleo=" crossorigin=anonymous defer></script><script src=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/photoswipe-ui-default.min.js integrity="sha256-UKkzOn/w1mBxRmLLGrSeyB4e1xbrp4xylgAWb3M42pU=" crossorigin=anonymous defer></script><link rel=stylesheet href=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/default-skin/default-skin.min.css crossorigin=anonymous><link rel=stylesheet href=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/photoswipe.min.css crossorigin=anonymous></main></div><script src=https://cdn.jsdelivr.net/npm/node-vibrant@3.1.6/dist/vibrant.min.js integrity="sha256-awcR2jno4kI5X0zL8ex0vi2z+KMkF24hUW8WePSA9HM=" crossorigin=anonymous></script><script type=text/javascript src=/ts/main.c922af694cc257bf1ecc41c0dd7b0430f9114ec280ccf67cd2c6ad55f5316c4e.js defer></script><script type=text/javascript src=/ts/custom.3a18789992ec65153514c8a6f238f495b78147e9988f49bca9f11f7c4976e80b.js defer></script><script>(function(){const e=document.createElement("link");e.href="https://fonts.googleapis.com/css2?family=Lato:wght@300;400;700&display=swap",e.type="text/css",e.rel="stylesheet",document.head.appendChild(e)})()</script></body></html>