TimeQuest Timing Analyzer report for projectN28
Sat Nov 28 20:51:39 2015
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 12. Slow Model Setup: 'ClkAddSub'
 13. Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 14. Slow Model Setup: 'clock_generator:inst12|inst7'
 15. Slow Model Setup: 'addsub:inst6|ins7t'
 16. Slow Model Hold: 'ClkAddSub'
 17. Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 18. Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 19. Slow Model Hold: 'addsub:inst6|ins7t'
 20. Slow Model Hold: 'clock_generator:inst12|inst7'
 21. Slow Model Minimum Pulse Width: 'ClkAddSub'
 22. Slow Model Minimum Pulse Width: 'addsub:inst6|ins7t'
 23. Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 24. Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 25. Slow Model Minimum Pulse Width: 'clock_generator:inst12|inst7'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 36. Fast Model Setup: 'ClkAddSub'
 37. Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 38. Fast Model Setup: 'clock_generator:inst12|inst7'
 39. Fast Model Setup: 'addsub:inst6|ins7t'
 40. Fast Model Hold: 'ClkAddSub'
 41. Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 42. Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 43. Fast Model Hold: 'addsub:inst6|ins7t'
 44. Fast Model Hold: 'clock_generator:inst12|inst7'
 45. Fast Model Minimum Pulse Width: 'ClkAddSub'
 46. Fast Model Minimum Pulse Width: 'addsub:inst6|ins7t'
 47. Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 48. Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 49. Fast Model Minimum Pulse Width: 'clock_generator:inst12|inst7'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; projectN28                                                       ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+
; Clock Name                                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                      ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+
; addsub:inst6|ins7t                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { addsub:inst6|ins7t }                                       ;
; ClkAddSub                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkAddSub }                                                ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst12|clock_divider_1024:inst101|inst10 } ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst12|clock_divider_1024:inst102|inst10 } ;
; clock_generator:inst12|inst7                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst12|inst7 }                             ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                 ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                               ; Note                                                          ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
; 520.83 MHz ; 500.0 MHz       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; limit due to high minimum pulse width violation (tch)         ;
; 523.56 MHz ; 420.17 MHz      ; ClkAddSub                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 691.56 MHz ; 500.0 MHz       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; limit due to high minimum pulse width violation (tch)         ;
; 766.87 MHz ; 500.0 MHz       ; clock_generator:inst12|inst7                             ; limit due to high minimum pulse width violation (tch)         ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.920 ; -4.737        ;
; ClkAddSub                                                ; -0.910 ; -4.523        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.446 ; -1.443        ;
; clock_generator:inst12|inst7                             ; -0.304 ; -0.748        ;
; addsub:inst6|ins7t                                       ; 1.321  ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                           ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -2.558 ; -2.558        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -2.164 ; -2.164        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -2.150 ; -2.150        ;
; addsub:inst6|ins7t                                       ; -1.382 ; -17.904       ;
; clock_generator:inst12|inst7                             ; -0.871 ; -0.930        ;
+----------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                            ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -1.380 ; -11.380       ;
; addsub:inst6|ins7t                                       ; -0.547 ; -16.744       ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500 ; -10.000       ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500 ; -7.000        ;
; clock_generator:inst12|inst7                             ; -0.500 ; -3.000        ;
+----------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -0.920 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.956      ;
; -0.901 ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.937      ;
; -0.755 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.791      ;
; -0.716 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.752      ;
; -0.648 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.684      ;
; -0.646 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.682      ;
; -0.645 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.681      ;
; -0.645 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.681      ;
; -0.643 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.679      ;
; -0.621 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.657      ;
; -0.605 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.641      ;
; -0.567 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.603      ;
; -0.498 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.534      ;
; -0.483 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.519      ;
; -0.483 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.519      ;
; -0.482 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.518      ;
; -0.481 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.517      ;
; -0.480 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.516      ;
; -0.480 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.516      ;
; -0.479 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.515      ;
; -0.478 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.514      ;
; -0.349 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.385      ;
; -0.347 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.383      ;
; -0.346 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.382      ;
; -0.346 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.382      ;
; -0.344 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.380      ;
; -0.295 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.331      ;
; -0.247 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.283      ;
; -0.242 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.278      ;
; -0.226 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.262      ;
; -0.224 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.260      ;
; -0.223 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.259      ;
; -0.223 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.259      ;
; -0.221 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.257      ;
; -0.167 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.203      ;
; -0.089 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.125      ;
; -0.087 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.123      ;
; -0.086 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.122      ;
; -0.085 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.121      ;
; -0.068 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.104      ;
; -0.064 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.100      ;
; -0.048 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.084      ;
; 0.099  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.937      ;
; 0.185  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.851      ;
; 0.188  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.848      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 2.420  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.500        ; 2.291      ; 0.657      ;
; 2.920  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 2.291      ; 0.657      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ClkAddSub'                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -0.910 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.946      ;
; -0.725 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.761      ;
; -0.717 ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.753      ;
; -0.653 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.689      ;
; -0.652 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.688      ;
; -0.652 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.688      ;
; -0.650 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.686      ;
; -0.650 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.686      ;
; -0.648 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.684      ;
; -0.630 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.666      ;
; -0.605 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.641      ;
; -0.585 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.621      ;
; -0.583 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.619      ;
; -0.445 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.481      ;
; -0.444 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.480      ;
; -0.434 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.470      ;
; -0.433 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.469      ;
; -0.433 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.469      ;
; -0.431 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.467      ;
; -0.431 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.467      ;
; -0.429 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.465      ;
; -0.315 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.351      ;
; -0.314 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.350      ;
; -0.314 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.350      ;
; -0.312 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.348      ;
; -0.312 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.348      ;
; -0.310 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.346      ;
; -0.253 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.289      ;
; -0.253 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.289      ;
; -0.239 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.275      ;
; -0.231 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.267      ;
; -0.225 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.261      ;
; -0.225 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.261      ;
; -0.224 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.260      ;
; -0.179 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.215      ;
; -0.178 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.214      ;
; -0.178 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.214      ;
; -0.176 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.212      ;
; -0.176 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.212      ;
; -0.174 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.210      ;
; -0.046 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.082      ;
; -0.046 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.082      ;
; 0.042  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.994      ;
; 0.045  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.991      ;
; 0.045  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.991      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 2.828  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.500        ; 2.699      ; 0.657      ;
; 3.328  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 1.000        ; 2.699      ; 0.657      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                        ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -0.446 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.482      ;
; -0.445 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.481      ;
; -0.443 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.479      ;
; -0.427 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.463      ;
; -0.426 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.462      ;
; -0.424 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.460      ;
; -0.307 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.343      ;
; -0.306 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.342      ;
; -0.304 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.340      ;
; -0.159 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.195      ;
; -0.158 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.194      ;
; -0.156 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.192      ;
; -0.061 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.097      ;
; -0.058 ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.094      ;
; -0.049 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.085      ;
; -0.048 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.084      ;
; -0.047 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.083      ;
; -0.045 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.081      ;
; 0.042  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.994      ;
; 0.043  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.993      ;
; 0.044  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.992      ;
; 0.379  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 2.434  ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.500        ; 2.305      ; 0.657      ;
; 2.934  ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 2.305      ; 0.657      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst12|inst7'                                                                                                            ;
+--------+----------------------+----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.304 ; addsub:inst6|inst255 ; addsub:inst6|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.340      ;
; -0.283 ; addsub:inst6|inst1   ; addsub:inst6|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.319      ;
; -0.183 ; addsub:inst6|inst1   ; addsub:inst6|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.219      ;
; -0.161 ; addsub:inst6|inst1   ; addsub:inst6|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.197      ;
; 0.095  ; addsub:inst6|inst255 ; addsub:inst6|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.941      ;
; 0.329  ; addsub:inst6|ins7t   ; addsub:inst6|inst1   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; 0.500        ; 1.012      ; 1.469      ;
; 0.379  ; addsub:inst6|inst255 ; addsub:inst6|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.657      ;
; 0.829  ; addsub:inst6|ins7t   ; addsub:inst6|inst1   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; 1.000        ; 1.012      ; 1.469      ;
; 1.141  ; addsub:inst6|ins7t   ; addsub:inst6|ins7t   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; 0.500        ; 1.012      ; 0.657      ;
; 1.641  ; addsub:inst6|ins7t   ; addsub:inst6|ins7t   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; 1.000        ; 1.012      ; 0.657      ;
+--------+----------------------+----------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'addsub:inst6|ins7t'                                                                                                                           ;
+-------+----------------------+--------------------------------------+------------------------------+--------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                              ; Launch Clock                 ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------------------------------+------------------------------+--------------------+--------------+------------+------------+
; 1.321 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 2.871      ; 2.586      ;
; 1.442 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 2.871      ; 2.465      ;
; 1.535 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.108      ; 2.609      ;
; 1.535 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.108      ; 2.609      ;
; 1.535 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.108      ; 2.609      ;
; 1.604 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.122      ; 2.554      ;
; 1.604 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.122      ; 2.554      ;
; 1.604 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.122      ; 2.554      ;
; 1.630 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.108      ; 2.514      ;
; 1.630 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.108      ; 2.514      ;
; 1.630 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.108      ; 2.514      ;
; 1.656 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.122      ; 2.502      ;
; 1.656 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.122      ; 2.502      ;
; 1.656 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.122      ; 2.502      ;
; 1.731 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.108      ; 2.413      ;
; 1.787 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.122      ; 2.371      ;
; 1.826 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.108      ; 2.318      ;
; 1.839 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.122      ; 2.319      ;
; 1.870 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.077      ; 2.243      ;
; 1.870 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.077      ; 2.243      ;
; 1.870 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.077      ; 2.243      ;
; 1.870 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.077      ; 2.243      ;
; 1.972 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 2.871      ; 1.935      ;
; 1.972 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 2.871      ; 1.935      ;
; 1.972 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 2.871      ; 1.935      ;
; 2.093 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 2.871      ; 1.814      ;
; 2.093 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 2.871      ; 1.814      ;
; 2.093 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 2.871      ; 1.814      ;
; 2.152 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.077      ; 1.961      ;
; 2.152 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.077      ; 1.961      ;
; 2.152 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.077      ; 1.961      ;
; 2.152 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 3.077      ; 1.961      ;
+-------+----------------------+--------------------------------------+------------------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ClkAddSub'                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -2.558 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.000        ; 2.699      ; 0.657      ;
; -2.058 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; -0.500       ; 2.699      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.725  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.991      ;
; 0.725  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.991      ;
; 0.728  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.994      ;
; 0.816  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.082      ;
; 0.816  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.082      ;
; 0.944  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.210      ;
; 0.946  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.212      ;
; 0.946  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.212      ;
; 0.948  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.214      ;
; 0.948  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.214      ;
; 0.949  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.215      ;
; 0.994  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.260      ;
; 0.995  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.261      ;
; 0.995  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.261      ;
; 1.001  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.267      ;
; 1.009  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.275      ;
; 1.023  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.289      ;
; 1.023  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.289      ;
; 1.080  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.346      ;
; 1.082  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.348      ;
; 1.082  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.348      ;
; 1.084  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.350      ;
; 1.084  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.350      ;
; 1.085  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.351      ;
; 1.199  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.465      ;
; 1.201  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.467      ;
; 1.201  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.467      ;
; 1.203  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.469      ;
; 1.203  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.469      ;
; 1.204  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.470      ;
; 1.214  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.480      ;
; 1.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.481      ;
; 1.353  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.619      ;
; 1.355  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.621      ;
; 1.375  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.641      ;
; 1.400  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.666      ;
; 1.418  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.684      ;
; 1.420  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.686      ;
; 1.420  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.686      ;
; 1.422  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.688      ;
; 1.422  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.688      ;
; 1.423  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.689      ;
; 1.487  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.753      ;
; 1.495  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.761      ;
; 1.680  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.946      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                         ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -2.164 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 2.305      ; 0.657      ;
; -1.664 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500       ; 2.305      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.726  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.992      ;
; 0.727  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.993      ;
; 0.728  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.994      ;
; 0.815  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.081      ;
; 0.817  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.083      ;
; 0.818  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.084      ;
; 0.819  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.085      ;
; 0.828  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.094      ;
; 0.831  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.097      ;
; 0.926  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.192      ;
; 0.928  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.194      ;
; 0.929  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.195      ;
; 1.074  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.340      ;
; 1.076  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.342      ;
; 1.077  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.343      ;
; 1.194  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.460      ;
; 1.196  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.462      ;
; 1.197  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.463      ;
; 1.213  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.479      ;
; 1.215  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.481      ;
; 1.216  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.482      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -2.150 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 2.291      ; 0.657      ;
; -1.650 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500       ; 2.291      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.582  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.848      ;
; 0.585  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.851      ;
; 0.671  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.937      ;
; 0.818  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.084      ;
; 0.834  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.100      ;
; 0.838  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.104      ;
; 0.855  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.121      ;
; 0.856  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.122      ;
; 0.857  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.123      ;
; 0.859  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.125      ;
; 0.937  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.203      ;
; 0.991  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.257      ;
; 0.993  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.259      ;
; 0.993  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.259      ;
; 0.994  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.260      ;
; 0.996  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.262      ;
; 1.012  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.278      ;
; 1.017  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.283      ;
; 1.065  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.331      ;
; 1.114  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.380      ;
; 1.116  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.382      ;
; 1.116  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.382      ;
; 1.117  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.383      ;
; 1.119  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.385      ;
; 1.248  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.514      ;
; 1.249  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.515      ;
; 1.250  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.516      ;
; 1.250  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.516      ;
; 1.251  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.517      ;
; 1.252  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.518      ;
; 1.253  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.519      ;
; 1.253  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.519      ;
; 1.268  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.534      ;
; 1.337  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.603      ;
; 1.375  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.641      ;
; 1.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.657      ;
; 1.413  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.679      ;
; 1.415  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.681      ;
; 1.415  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.681      ;
; 1.416  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.682      ;
; 1.418  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.684      ;
; 1.486  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.752      ;
; 1.525  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.791      ;
; 1.671  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.937      ;
; 1.690  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.956      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'addsub:inst6|ins7t'                                                                                                                             ;
+--------+----------------------+--------------------------------------+------------------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                              ; Launch Clock                 ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------------------+------------------------------+--------------------+--------------+------------+------------+
; -1.382 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.077      ; 1.961      ;
; -1.382 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.077      ; 1.961      ;
; -1.382 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.077      ; 1.961      ;
; -1.382 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.077      ; 1.961      ;
; -1.323 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 2.871      ; 1.814      ;
; -1.323 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 2.871      ; 1.814      ;
; -1.323 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 2.871      ; 1.814      ;
; -1.202 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 2.871      ; 1.935      ;
; -1.202 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 2.871      ; 1.935      ;
; -1.202 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 2.871      ; 1.935      ;
; -1.116 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.169      ; 2.319      ;
; -1.102 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.154      ; 2.318      ;
; -1.100 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.077      ; 2.243      ;
; -1.100 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.077      ; 2.243      ;
; -1.100 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.077      ; 2.243      ;
; -1.100 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.077      ; 2.243      ;
; -1.064 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.169      ; 2.371      ;
; -1.007 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.154      ; 2.413      ;
; -0.933 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.169      ; 2.502      ;
; -0.933 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.169      ; 2.502      ;
; -0.933 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.169      ; 2.502      ;
; -0.906 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.154      ; 2.514      ;
; -0.906 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.154      ; 2.514      ;
; -0.906 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.154      ; 2.514      ;
; -0.881 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.169      ; 2.554      ;
; -0.881 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.169      ; 2.554      ;
; -0.881 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.169      ; 2.554      ;
; -0.811 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.154      ; 2.609      ;
; -0.811 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.154      ; 2.609      ;
; -0.811 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 3.154      ; 2.609      ;
; -0.672 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 2.871      ; 2.465      ;
; -0.551 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 2.871      ; 2.586      ;
+--------+----------------------+--------------------------------------+------------------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst12|inst7'                                                                                                             ;
+--------+----------------------+----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.871 ; addsub:inst6|ins7t   ; addsub:inst6|ins7t   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; 0.000        ; 1.012      ; 0.657      ;
; -0.371 ; addsub:inst6|ins7t   ; addsub:inst6|ins7t   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; -0.500       ; 1.012      ; 0.657      ;
; -0.059 ; addsub:inst6|ins7t   ; addsub:inst6|inst1   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; 0.000        ; 1.012      ; 1.469      ;
; 0.391  ; addsub:inst6|inst255 ; addsub:inst6|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.657      ;
; 0.441  ; addsub:inst6|ins7t   ; addsub:inst6|inst1   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; -0.500       ; 1.012      ; 1.469      ;
; 0.675  ; addsub:inst6|inst255 ; addsub:inst6|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.941      ;
; 0.931  ; addsub:inst6|inst1   ; addsub:inst6|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.197      ;
; 0.953  ; addsub:inst6|inst1   ; addsub:inst6|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.219      ;
; 1.053  ; addsub:inst6|inst1   ; addsub:inst6|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.319      ;
; 1.074  ; addsub:inst6|inst255 ; addsub:inst6|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.340      ;
+--------+----------------------+----------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ClkAddSub'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ClkAddSub ; Rise       ; ClkAddSub                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'addsub:inst6|ins7t'                                                                               ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+
; -0.547 ; 0.453        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.547 ; 0.453        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.547 ; 0.453        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.547 ; 0.453        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.547 ; 0.453        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.547 ; 0.453        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.547 ; 0.453        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.547 ; 0.453        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.546 ; 0.454        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.546 ; 0.454        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.546 ; 0.454        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.546 ; 0.454        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.546 ; 0.454        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.546 ; 0.454        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.546 ; 0.454        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.546 ; 0.454        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst4|combout                  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst4|combout                  ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst4~clkctrl|inclk[0]         ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst4~clkctrl|inclk[0]         ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst4~clkctrl|outclk           ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst4~clkctrl|outclk           ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst|combout                   ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst|combout                   ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst~clkctrl|inclk[0]          ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst~clkctrl|inclk[0]          ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst~clkctrl|outclk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst3|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst3|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst3|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst3|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst3~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst3~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst3~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst3~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst4|dataa                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst4|dataa                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst4|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst4|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst|dataa                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst|dataa                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst6|ins7t|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst6|ins7t|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst6|ins7t~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst6|ins7t~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst6|ins7t~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst6|ins7t~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst|inst|inst|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst|inst|inst|clk                   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst12|inst7'                                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst6|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst6|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst6|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst6|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst6|inst255 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst6|inst255 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst6|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst6|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst6|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst6|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst6|inst255|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst6|inst255|clk    ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; D[*]      ; addsub:inst6|ins7t           ; 4.050 ; 4.050 ; Rise       ; addsub:inst6|ins7t           ;
;  D[0]     ; addsub:inst6|ins7t           ; 3.839 ; 3.839 ; Rise       ; addsub:inst6|ins7t           ;
;  D[1]     ; addsub:inst6|ins7t           ; 3.793 ; 3.793 ; Rise       ; addsub:inst6|ins7t           ;
;  D[2]     ; addsub:inst6|ins7t           ; 3.782 ; 3.782 ; Rise       ; addsub:inst6|ins7t           ;
;  D[3]     ; addsub:inst6|ins7t           ; 4.050 ; 4.050 ; Rise       ; addsub:inst6|ins7t           ;
; w11       ; clock_generator:inst12|inst7 ; 6.529 ; 6.529 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; 6.136 ; 6.136 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst6|ins7t           ; -3.090 ; -3.090 ; Rise       ; addsub:inst6|ins7t           ;
;  D[0]     ; addsub:inst6|ins7t           ; -3.244 ; -3.244 ; Rise       ; addsub:inst6|ins7t           ;
;  D[1]     ; addsub:inst6|ins7t           ; -3.098 ; -3.098 ; Rise       ; addsub:inst6|ins7t           ;
;  D[2]     ; addsub:inst6|ins7t           ; -3.242 ; -3.242 ; Rise       ; addsub:inst6|ins7t           ;
;  D[3]     ; addsub:inst6|ins7t           ; -3.090 ; -3.090 ; Rise       ; addsub:inst6|ins7t           ;
; w11       ; clock_generator:inst12|inst7 ; -5.689 ; -5.689 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; -5.405 ; -5.405 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; F0n0      ; addsub:inst6|ins7t           ; 9.583  ; 9.583  ; Rise       ; addsub:inst6|ins7t           ;
; F0n1      ; addsub:inst6|ins7t           ; 9.616  ; 9.616  ; Rise       ; addsub:inst6|ins7t           ;
; F0n2      ; addsub:inst6|ins7t           ; 9.623  ; 9.623  ; Rise       ; addsub:inst6|ins7t           ;
; F0n3      ; addsub:inst6|ins7t           ; 9.602  ; 9.602  ; Rise       ; addsub:inst6|ins7t           ;
; F0n4      ; addsub:inst6|ins7t           ; 9.661  ; 9.661  ; Rise       ; addsub:inst6|ins7t           ;
; F0n5      ; addsub:inst6|ins7t           ; 9.598  ; 9.598  ; Rise       ; addsub:inst6|ins7t           ;
; F0n6      ; addsub:inst6|ins7t           ; 9.621  ; 9.621  ; Rise       ; addsub:inst6|ins7t           ;
; F1n0      ; addsub:inst6|ins7t           ; 9.634  ; 9.634  ; Rise       ; addsub:inst6|ins7t           ;
; F1n1      ; addsub:inst6|ins7t           ; 9.363  ; 9.363  ; Rise       ; addsub:inst6|ins7t           ;
; F1n2      ; addsub:inst6|ins7t           ; 9.364  ; 9.364  ; Rise       ; addsub:inst6|ins7t           ;
; F1n3      ; addsub:inst6|ins7t           ; 9.685  ; 9.685  ; Rise       ; addsub:inst6|ins7t           ;
; F1n4      ; addsub:inst6|ins7t           ; 9.990  ; 9.990  ; Rise       ; addsub:inst6|ins7t           ;
; F1n5      ; addsub:inst6|ins7t           ; 9.962  ; 9.962  ; Rise       ; addsub:inst6|ins7t           ;
; F1n6      ; addsub:inst6|ins7t           ; 9.953  ; 9.953  ; Rise       ; addsub:inst6|ins7t           ;
; F2n0      ; addsub:inst6|ins7t           ; 9.328  ; 9.328  ; Rise       ; addsub:inst6|ins7t           ;
; F2n1      ; addsub:inst6|ins7t           ; 9.330  ; 9.330  ; Rise       ; addsub:inst6|ins7t           ;
; F2n2      ; addsub:inst6|ins7t           ; 8.887  ; 8.887  ; Rise       ; addsub:inst6|ins7t           ;
; F2n3      ; addsub:inst6|ins7t           ; 9.208  ; 9.208  ; Rise       ; addsub:inst6|ins7t           ;
; F2n4      ; addsub:inst6|ins7t           ; 9.269  ; 9.269  ; Rise       ; addsub:inst6|ins7t           ;
; F2n5      ; addsub:inst6|ins7t           ; 9.492  ; 9.492  ; Rise       ; addsub:inst6|ins7t           ;
; F2n6      ; addsub:inst6|ins7t           ; 9.510  ; 9.510  ; Rise       ; addsub:inst6|ins7t           ;
; F3n0      ; addsub:inst6|ins7t           ; 10.596 ; 10.596 ; Rise       ; addsub:inst6|ins7t           ;
; F3n1      ; addsub:inst6|ins7t           ; 10.769 ; 10.769 ; Rise       ; addsub:inst6|ins7t           ;
; F3n2      ; addsub:inst6|ins7t           ; 11.774 ; 11.774 ; Rise       ; addsub:inst6|ins7t           ;
; F3n3      ; addsub:inst6|ins7t           ; 11.255 ; 11.255 ; Rise       ; addsub:inst6|ins7t           ;
; F3n4      ; addsub:inst6|ins7t           ; 10.677 ; 10.677 ; Rise       ; addsub:inst6|ins7t           ;
; F3n5      ; addsub:inst6|ins7t           ; 11.047 ; 11.047 ; Rise       ; addsub:inst6|ins7t           ;
; F3n6      ; addsub:inst6|ins7t           ; 11.017 ; 11.017 ; Rise       ; addsub:inst6|ins7t           ;
; y00       ; addsub:inst6|ins7t           ; 3.695  ;        ; Rise       ; addsub:inst6|ins7t           ;
; F0n0      ; addsub:inst6|ins7t           ; 4.486  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F0n1      ; addsub:inst6|ins7t           ; 4.726  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F0n2      ; addsub:inst6|ins7t           ; 4.754  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F0n3      ; addsub:inst6|ins7t           ; 4.705  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F0n4      ; addsub:inst6|ins7t           ; 4.756  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F0n5      ; addsub:inst6|ins7t           ; 4.694  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F0n6      ; addsub:inst6|ins7t           ; 4.705  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F1n0      ; addsub:inst6|ins7t           ; 5.992  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F1n1      ; addsub:inst6|ins7t           ; 5.683  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F1n2      ; addsub:inst6|ins7t           ; 5.722  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F1n3      ; addsub:inst6|ins7t           ; 5.730  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F1n4      ; addsub:inst6|ins7t           ; 6.042  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F1n5      ; addsub:inst6|ins7t           ; 6.036  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F1n6      ; addsub:inst6|ins7t           ; 6.035  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F2n0      ; addsub:inst6|ins7t           ; 5.843  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F2n1      ; addsub:inst6|ins7t           ; 5.843  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F2n2      ; addsub:inst6|ins7t           ; 5.397  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F2n3      ; addsub:inst6|ins7t           ; 5.403  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F2n4      ; addsub:inst6|ins7t           ; 5.468  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F2n5      ; addsub:inst6|ins7t           ; 5.684  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F2n6      ; addsub:inst6|ins7t           ; 5.752  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F3n0      ; addsub:inst6|ins7t           ; 6.029  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F3n1      ; addsub:inst6|ins7t           ; 6.045  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F3n2      ; addsub:inst6|ins7t           ; 6.882  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F3n3      ; addsub:inst6|ins7t           ; 6.522  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F3n4      ; addsub:inst6|ins7t           ; 6.280  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F3n5      ; addsub:inst6|ins7t           ; 6.684  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F3n6      ; addsub:inst6|ins7t           ; 6.482  ;        ; Fall       ; addsub:inst6|ins7t           ;
; y00       ; addsub:inst6|ins7t           ;        ; 3.695  ; Fall       ; addsub:inst6|ins7t           ;
; F1n0      ; clock_generator:inst12|inst7 ; 7.400  ; 7.400  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 7.091  ; 7.091  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 7.130  ; 7.130  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 7.138  ; 7.138  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 7.450  ; 7.450  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 7.444  ; 7.444  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 7.443  ; 7.443  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 7.251  ; 7.251  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 7.251  ; 7.251  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 6.805  ; 6.805  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 6.811  ; 6.811  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 6.876  ; 6.876  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 7.092  ; 7.092  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 7.160  ; 7.160  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 7.437  ; 7.437  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 7.453  ; 7.453  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 8.290  ; 8.290  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 7.930  ; 7.930  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 7.688  ; 7.688  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 8.092  ; 8.092  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 7.890  ; 7.890  ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 4.935  ; 4.935  ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 4.885  ; 4.885  ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+-----------+------------------------------+--------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+-------+------------+------------------------------+
; F0n0      ; addsub:inst6|ins7t           ; 9.228  ; 4.486 ; Rise       ; addsub:inst6|ins7t           ;
; F0n1      ; addsub:inst6|ins7t           ; 9.295  ; 4.726 ; Rise       ; addsub:inst6|ins7t           ;
; F0n2      ; addsub:inst6|ins7t           ; 9.321  ; 4.754 ; Rise       ; addsub:inst6|ins7t           ;
; F0n3      ; addsub:inst6|ins7t           ; 9.280  ; 4.705 ; Rise       ; addsub:inst6|ins7t           ;
; F0n4      ; addsub:inst6|ins7t           ; 9.333  ; 4.756 ; Rise       ; addsub:inst6|ins7t           ;
; F0n5      ; addsub:inst6|ins7t           ; 9.277  ; 4.694 ; Rise       ; addsub:inst6|ins7t           ;
; F0n6      ; addsub:inst6|ins7t           ; 9.299  ; 4.705 ; Rise       ; addsub:inst6|ins7t           ;
; F1n0      ; addsub:inst6|ins7t           ; 9.118  ; 5.946 ; Rise       ; addsub:inst6|ins7t           ;
; F1n1      ; addsub:inst6|ins7t           ; 8.842  ; 5.637 ; Rise       ; addsub:inst6|ins7t           ;
; F1n2      ; addsub:inst6|ins7t           ; 8.858  ; 5.676 ; Rise       ; addsub:inst6|ins7t           ;
; F1n3      ; addsub:inst6|ins7t           ; 9.187  ; 5.684 ; Rise       ; addsub:inst6|ins7t           ;
; F1n4      ; addsub:inst6|ins7t           ; 9.492  ; 5.996 ; Rise       ; addsub:inst6|ins7t           ;
; F1n5      ; addsub:inst6|ins7t           ; 9.489  ; 5.990 ; Rise       ; addsub:inst6|ins7t           ;
; F1n6      ; addsub:inst6|ins7t           ; 9.433  ; 5.989 ; Rise       ; addsub:inst6|ins7t           ;
; F2n0      ; addsub:inst6|ins7t           ; 8.944  ; 5.796 ; Rise       ; addsub:inst6|ins7t           ;
; F2n1      ; addsub:inst6|ins7t           ; 8.948  ; 5.796 ; Rise       ; addsub:inst6|ins7t           ;
; F2n2      ; addsub:inst6|ins7t           ; 8.499  ; 5.350 ; Rise       ; addsub:inst6|ins7t           ;
; F2n3      ; addsub:inst6|ins7t           ; 8.813  ; 5.356 ; Rise       ; addsub:inst6|ins7t           ;
; F2n4      ; addsub:inst6|ins7t           ; 8.870  ; 5.421 ; Rise       ; addsub:inst6|ins7t           ;
; F2n5      ; addsub:inst6|ins7t           ; 9.102  ; 5.637 ; Rise       ; addsub:inst6|ins7t           ;
; F2n6      ; addsub:inst6|ins7t           ; 9.129  ; 5.705 ; Rise       ; addsub:inst6|ins7t           ;
; F3n0      ; addsub:inst6|ins7t           ; 10.118 ; 6.029 ; Rise       ; addsub:inst6|ins7t           ;
; F3n1      ; addsub:inst6|ins7t           ; 10.291 ; 6.045 ; Rise       ; addsub:inst6|ins7t           ;
; F3n2      ; addsub:inst6|ins7t           ; 11.132 ; 6.882 ; Rise       ; addsub:inst6|ins7t           ;
; F3n3      ; addsub:inst6|ins7t           ; 10.775 ; 6.522 ; Rise       ; addsub:inst6|ins7t           ;
; F3n4      ; addsub:inst6|ins7t           ; 10.500 ; 6.280 ; Rise       ; addsub:inst6|ins7t           ;
; F3n5      ; addsub:inst6|ins7t           ; 10.906 ; 6.684 ; Rise       ; addsub:inst6|ins7t           ;
; F3n6      ; addsub:inst6|ins7t           ; 10.847 ; 6.482 ; Rise       ; addsub:inst6|ins7t           ;
; y00       ; addsub:inst6|ins7t           ; 3.695  ;       ; Rise       ; addsub:inst6|ins7t           ;
; F0n0      ; addsub:inst6|ins7t           ; 4.486  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n1      ; addsub:inst6|ins7t           ; 4.726  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n2      ; addsub:inst6|ins7t           ; 4.754  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n3      ; addsub:inst6|ins7t           ; 4.705  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n4      ; addsub:inst6|ins7t           ; 4.756  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n5      ; addsub:inst6|ins7t           ; 4.694  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n6      ; addsub:inst6|ins7t           ; 4.705  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n0      ; addsub:inst6|ins7t           ; 5.946  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n1      ; addsub:inst6|ins7t           ; 5.637  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n2      ; addsub:inst6|ins7t           ; 5.676  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n3      ; addsub:inst6|ins7t           ; 5.684  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n4      ; addsub:inst6|ins7t           ; 5.996  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n5      ; addsub:inst6|ins7t           ; 5.990  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n6      ; addsub:inst6|ins7t           ; 5.989  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n0      ; addsub:inst6|ins7t           ; 5.796  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n1      ; addsub:inst6|ins7t           ; 5.796  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n2      ; addsub:inst6|ins7t           ; 5.350  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n3      ; addsub:inst6|ins7t           ; 5.356  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n4      ; addsub:inst6|ins7t           ; 5.421  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n5      ; addsub:inst6|ins7t           ; 5.637  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n6      ; addsub:inst6|ins7t           ; 5.705  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n0      ; addsub:inst6|ins7t           ; 6.029  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n1      ; addsub:inst6|ins7t           ; 6.045  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n2      ; addsub:inst6|ins7t           ; 6.882  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n3      ; addsub:inst6|ins7t           ; 6.522  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n4      ; addsub:inst6|ins7t           ; 6.280  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n5      ; addsub:inst6|ins7t           ; 6.684  ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n6      ; addsub:inst6|ins7t           ; 6.482  ;       ; Fall       ; addsub:inst6|ins7t           ;
; y00       ; addsub:inst6|ins7t           ;        ; 3.695 ; Fall       ; addsub:inst6|ins7t           ;
; F1n0      ; clock_generator:inst12|inst7 ; 7.041  ; 7.041 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 6.732  ; 6.732 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 6.771  ; 6.771 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 6.779  ; 6.779 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 7.091  ; 7.091 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 7.085  ; 7.085 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 7.084  ; 7.084 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 6.969  ; 6.969 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 6.969  ; 6.969 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 6.523  ; 6.523 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 6.529  ; 6.529 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 6.594  ; 6.594 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 6.810  ; 6.810 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 6.878  ; 6.878 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 7.155  ; 7.155 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 7.171  ; 7.171 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 8.008  ; 8.008 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 7.648  ; 7.648 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 7.406  ; 7.406 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 7.810  ; 7.810 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 7.608  ; 7.608 ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 4.935  ; 4.935 ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 4.885  ; 4.885 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+-------+------------+------------------------------+


+----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                         ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.109 ; 0.000         ;
; ClkAddSub                                                ; 0.140 ; 0.000         ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.326 ; 0.000         ;
; clock_generator:inst12|inst7                             ; 0.392 ; 0.000         ;
; addsub:inst6|ins7t                                       ; 1.392 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                           ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -1.599 ; -1.599        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -1.330 ; -1.330        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -1.318 ; -1.318        ;
; addsub:inst6|ins7t                                       ; -0.890 ; -12.129       ;
; clock_generator:inst12|inst7                             ; -0.486 ; -0.655        ;
+----------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                            ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -1.380 ; -11.380       ;
; addsub:inst6|ins7t                                       ; -0.536 ; -16.560       ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500 ; -10.000       ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500 ; -7.000        ;
; clock_generator:inst12|inst7                             ; -0.500 ; -3.000        ;
+----------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.109 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.923      ;
; 0.154 ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.878      ;
; 0.186 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.846      ;
; 0.226 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.806      ;
; 0.227 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.805      ;
; 0.228 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.804      ;
; 0.228 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.804      ;
; 0.228 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.804      ;
; 0.231 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.801      ;
; 0.243 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.789      ;
; 0.286 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.746      ;
; 0.299 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.733      ;
; 0.302 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.730      ;
; 0.303 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.729      ;
; 0.305 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.727      ;
; 0.305 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.727      ;
; 0.305 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.727      ;
; 0.308 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.724      ;
; 0.312 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.720      ;
; 0.315 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.717      ;
; 0.324 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.708      ;
; 0.360 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.672      ;
; 0.362 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.670      ;
; 0.362 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.670      ;
; 0.362 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.670      ;
; 0.365 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.667      ;
; 0.417 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.615      ;
; 0.427 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.605      ;
; 0.429 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.603      ;
; 0.432 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.600      ;
; 0.434 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.598      ;
; 0.434 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.598      ;
; 0.434 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.598      ;
; 0.437 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.595      ;
; 0.445 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.587      ;
; 0.485 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.547      ;
; 0.488 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.544      ;
; 0.488 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.544      ;
; 0.488 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.544      ;
; 0.504 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.528      ;
; 0.509 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.523      ;
; 0.511 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.521      ;
; 0.568 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.464      ;
; 0.606 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.426      ;
; 0.608 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.424      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 1.698 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.500        ; 1.392      ; 0.367      ;
; 2.198 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 1.392      ; 0.367      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ClkAddSub'                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; 0.140 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.892      ;
; 0.223 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.809      ;
; 0.226 ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.806      ;
; 0.233 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.799      ;
; 0.235 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.797      ;
; 0.235 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.797      ;
; 0.236 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.796      ;
; 0.236 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.796      ;
; 0.238 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.794      ;
; 0.239 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.793      ;
; 0.286 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.746      ;
; 0.286 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.746      ;
; 0.288 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.744      ;
; 0.324 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.708      ;
; 0.325 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.707      ;
; 0.328 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.704      ;
; 0.330 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.702      ;
; 0.330 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.702      ;
; 0.331 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.701      ;
; 0.331 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.701      ;
; 0.333 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.699      ;
; 0.377 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.655      ;
; 0.379 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.653      ;
; 0.379 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.653      ;
; 0.380 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.652      ;
; 0.380 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.652      ;
; 0.382 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.650      ;
; 0.422 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.610      ;
; 0.423 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.609      ;
; 0.427 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.605      ;
; 0.431 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.601      ;
; 0.432 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.600      ;
; 0.432 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.600      ;
; 0.433 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.599      ;
; 0.454 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.578      ;
; 0.456 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.576      ;
; 0.456 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.576      ;
; 0.457 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.575      ;
; 0.457 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.575      ;
; 0.459 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.573      ;
; 0.511 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.521      ;
; 0.511 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.521      ;
; 0.547 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.485      ;
; 0.548 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.484      ;
; 0.548 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.484      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 1.979 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.500        ; 1.673      ; 0.367      ;
; 2.479 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 1.000        ; 1.673      ; 0.367      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                       ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.326 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.706      ;
; 0.328 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.704      ;
; 0.330 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.702      ;
; 0.333 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.699      ;
; 0.335 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.697      ;
; 0.337 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.695      ;
; 0.381 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.651      ;
; 0.383 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.649      ;
; 0.385 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.647      ;
; 0.466 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.566      ;
; 0.468 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.564      ;
; 0.470 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.562      ;
; 0.509 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.522      ;
; 0.510 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.522      ;
; 0.510 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.522      ;
; 0.512 ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.520      ;
; 0.545 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.487      ;
; 0.545 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.487      ;
; 0.547 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.485      ;
; 0.665 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 1.710 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.500        ; 1.404      ; 0.367      ;
; 2.210 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 1.404      ; 0.367      ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst12|inst7'                                                                                                           ;
+-------+----------------------+----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.392 ; addsub:inst6|inst255 ; addsub:inst6|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.640      ;
; 0.407 ; addsub:inst6|inst1   ; addsub:inst6|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.625      ;
; 0.437 ; addsub:inst6|inst1   ; addsub:inst6|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.595      ;
; 0.470 ; addsub:inst6|inst1   ; addsub:inst6|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.562      ;
; 0.549 ; addsub:inst6|ins7t   ; addsub:inst6|inst1   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; 0.500        ; 0.560      ; 0.684      ;
; 0.578 ; addsub:inst6|inst255 ; addsub:inst6|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.454      ;
; 0.665 ; addsub:inst6|inst255 ; addsub:inst6|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.367      ;
; 0.866 ; addsub:inst6|ins7t   ; addsub:inst6|ins7t   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; 0.500        ; 0.560      ; 0.367      ;
; 1.049 ; addsub:inst6|ins7t   ; addsub:inst6|inst1   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; 1.000        ; 0.560      ; 0.684      ;
; 1.366 ; addsub:inst6|ins7t   ; addsub:inst6|ins7t   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; 1.000        ; 0.560      ; 0.367      ;
+-------+----------------------+----------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'addsub:inst6|ins7t'                                                                                                                           ;
+-------+----------------------+--------------------------------------+------------------------------+--------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                              ; Launch Clock                 ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------------------------------+------------------------------+--------------------+--------------+------------+------------+
; 1.392 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.616      ; 1.256      ;
; 1.437 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.616      ; 1.211      ;
; 1.456 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.709      ; 1.285      ;
; 1.456 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.709      ; 1.285      ;
; 1.456 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.709      ; 1.285      ;
; 1.483 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.719      ; 1.268      ;
; 1.483 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.719      ; 1.268      ;
; 1.483 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.719      ; 1.268      ;
; 1.501 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.709      ; 1.240      ;
; 1.501 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.709      ; 1.240      ;
; 1.501 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.709      ; 1.240      ;
; 1.517 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.719      ; 1.234      ;
; 1.517 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.719      ; 1.234      ;
; 1.517 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.719      ; 1.234      ;
; 1.543 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.709      ; 1.198      ;
; 1.564 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.719      ; 1.187      ;
; 1.588 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.709      ; 1.153      ;
; 1.598 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.719      ; 1.153      ;
; 1.635 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.736      ; 1.133      ;
; 1.635 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.736      ; 1.133      ;
; 1.635 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.736      ; 1.133      ;
; 1.635 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.736      ; 1.133      ;
; 1.679 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.616      ; 0.969      ;
; 1.679 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.616      ; 0.969      ;
; 1.679 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.616      ; 0.969      ;
; 1.724 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.616      ; 0.924      ;
; 1.724 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.616      ; 0.924      ;
; 1.724 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.616      ; 0.924      ;
; 1.770 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.736      ; 0.998      ;
; 1.770 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.736      ; 0.998      ;
; 1.770 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.736      ; 0.998      ;
; 1.770 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 1.000        ; 1.736      ; 0.998      ;
+-------+----------------------+--------------------------------------+------------------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ClkAddSub'                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -1.599 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.000        ; 1.673      ; 0.367      ;
; -1.099 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; -0.500       ; 1.673      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.332  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.484      ;
; 0.332  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.484      ;
; 0.333  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.485      ;
; 0.369  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.521      ;
; 0.421  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.573      ;
; 0.423  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.575      ;
; 0.423  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.575      ;
; 0.424  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.576      ;
; 0.424  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.576      ;
; 0.426  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.578      ;
; 0.447  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.599      ;
; 0.448  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.600      ;
; 0.448  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.600      ;
; 0.449  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.601      ;
; 0.453  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.605      ;
; 0.457  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.609      ;
; 0.458  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.610      ;
; 0.498  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.650      ;
; 0.500  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.653      ;
; 0.503  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.655      ;
; 0.547  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.699      ;
; 0.549  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.701      ;
; 0.549  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.702      ;
; 0.550  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.702      ;
; 0.552  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.704      ;
; 0.555  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.707      ;
; 0.556  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.708      ;
; 0.592  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.744      ;
; 0.594  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.746      ;
; 0.594  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.746      ;
; 0.641  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.793      ;
; 0.642  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.794      ;
; 0.644  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.796      ;
; 0.644  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.796      ;
; 0.645  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.797      ;
; 0.645  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.797      ;
; 0.647  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.799      ;
; 0.654  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.806      ;
; 0.657  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.809      ;
; 0.740  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.892      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                         ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -1.330 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 1.404      ; 0.367      ;
; -0.830 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500       ; 1.404      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.333  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.485      ;
; 0.335  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.487      ;
; 0.335  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.487      ;
; 0.368  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.520      ;
; 0.370  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.523      ;
; 0.410  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.562      ;
; 0.412  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.564      ;
; 0.414  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.566      ;
; 0.495  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.647      ;
; 0.497  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.649      ;
; 0.499  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.651      ;
; 0.543  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.695      ;
; 0.545  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.697      ;
; 0.547  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.699      ;
; 0.550  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.702      ;
; 0.552  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.704      ;
; 0.554  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.706      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -1.318 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 1.392      ; 0.367      ;
; -0.818 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500       ; 1.392      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.272  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.424      ;
; 0.274  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.426      ;
; 0.312  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.464      ;
; 0.369  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.523      ;
; 0.376  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.528      ;
; 0.392  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.544      ;
; 0.392  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.544      ;
; 0.392  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.544      ;
; 0.395  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.547      ;
; 0.435  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.587      ;
; 0.443  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.595      ;
; 0.446  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.598      ;
; 0.446  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.598      ;
; 0.446  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.598      ;
; 0.448  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.600      ;
; 0.451  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.603      ;
; 0.453  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.605      ;
; 0.463  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.615      ;
; 0.515  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.667      ;
; 0.518  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.670      ;
; 0.520  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.672      ;
; 0.556  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.708      ;
; 0.565  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.717      ;
; 0.568  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.720      ;
; 0.572  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.724      ;
; 0.575  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.727      ;
; 0.575  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.727      ;
; 0.575  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.727      ;
; 0.577  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.729      ;
; 0.578  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.730      ;
; 0.581  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.733      ;
; 0.594  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.746      ;
; 0.637  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.789      ;
; 0.649  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.801      ;
; 0.652  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.804      ;
; 0.652  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.804      ;
; 0.652  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.804      ;
; 0.653  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.805      ;
; 0.654  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.806      ;
; 0.694  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.846      ;
; 0.726  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.878      ;
; 0.771  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.923      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'addsub:inst6|ins7t'                                                                                                                             ;
+--------+----------------------+--------------------------------------+------------------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                              ; Launch Clock                 ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------------------+------------------------------+--------------------+--------------+------------+------------+
; -0.890 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.736      ; 0.998      ;
; -0.890 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.736      ; 0.998      ;
; -0.890 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.736      ; 0.998      ;
; -0.890 ; addsub:inst6|inst255 ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.736      ; 0.998      ;
; -0.844 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.616      ; 0.924      ;
; -0.844 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.616      ; 0.924      ;
; -0.844 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.616      ; 0.924      ;
; -0.799 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.616      ; 0.969      ;
; -0.799 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.616      ; 0.969      ;
; -0.799 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.616      ; 0.969      ;
; -0.755 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.736      ; 1.133      ;
; -0.755 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.736      ; 1.133      ;
; -0.755 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.736      ; 1.133      ;
; -0.755 ; addsub:inst6|inst1   ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.736      ; 1.133      ;
; -0.752 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.753      ; 1.153      ;
; -0.744 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.745      ; 1.153      ;
; -0.718 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.753      ; 1.187      ;
; -0.699 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.745      ; 1.198      ;
; -0.671 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.753      ; 1.234      ;
; -0.671 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.753      ; 1.234      ;
; -0.671 ; addsub:inst6|inst255 ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.753      ; 1.234      ;
; -0.657 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.745      ; 1.240      ;
; -0.657 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.745      ; 1.240      ;
; -0.657 ; addsub:inst6|inst255 ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.745      ; 1.240      ;
; -0.637 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.753      ; 1.268      ;
; -0.637 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.753      ; 1.268      ;
; -0.637 ; addsub:inst6|inst1   ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.753      ; 1.268      ;
; -0.612 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.745      ; 1.285      ;
; -0.612 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.745      ; 1.285      ;
; -0.612 ; addsub:inst6|inst1   ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.745      ; 1.285      ;
; -0.557 ; addsub:inst6|inst1   ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.616      ; 1.211      ;
; -0.512 ; addsub:inst6|inst255 ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst6|ins7t ; 0.000        ; 1.616      ; 1.256      ;
+--------+----------------------+--------------------------------------+------------------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst12|inst7'                                                                                                             ;
+--------+----------------------+----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.486 ; addsub:inst6|ins7t   ; addsub:inst6|ins7t   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; 0.000        ; 0.560      ; 0.367      ;
; -0.169 ; addsub:inst6|ins7t   ; addsub:inst6|inst1   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; 0.000        ; 0.560      ; 0.684      ;
; 0.014  ; addsub:inst6|ins7t   ; addsub:inst6|ins7t   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; -0.500       ; 0.560      ; 0.367      ;
; 0.215  ; addsub:inst6|inst255 ; addsub:inst6|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.367      ;
; 0.302  ; addsub:inst6|inst255 ; addsub:inst6|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.454      ;
; 0.331  ; addsub:inst6|ins7t   ; addsub:inst6|inst1   ; addsub:inst6|ins7t           ; clock_generator:inst12|inst7 ; -0.500       ; 0.560      ; 0.684      ;
; 0.410  ; addsub:inst6|inst1   ; addsub:inst6|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.562      ;
; 0.443  ; addsub:inst6|inst1   ; addsub:inst6|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.595      ;
; 0.473  ; addsub:inst6|inst1   ; addsub:inst6|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.625      ;
; 0.488  ; addsub:inst6|inst255 ; addsub:inst6|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.640      ;
+--------+----------------------+----------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ClkAddSub'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ClkAddSub ; Rise       ; ClkAddSub                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'addsub:inst6|ins7t'                                                                               ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+
; -0.536 ; 0.464        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.536 ; 0.464        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.536 ; 0.464        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.536 ; 0.464        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.536 ; 0.464        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.536 ; 0.464        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.536 ; 0.464        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.536 ; 0.464        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.534 ; 0.466        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.534 ; 0.466        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.534 ; 0.466        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.534 ; 0.466        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.534 ; 0.466        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.534 ; 0.466        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.534 ; 0.466        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.534 ; 0.466        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst|combout                   ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst|combout                   ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst~clkctrl|inclk[0]          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst~clkctrl|inclk[0]          ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst~clkctrl|outclk            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst~clkctrl|outclk            ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst4|combout                  ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst4|combout                  ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst4~clkctrl|inclk[0]         ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst4~clkctrl|inclk[0]         ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst4~clkctrl|outclk           ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst4~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst3|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst3|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst3|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst3|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst3~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst3~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst3~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst3~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst4|dataa                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst4|dataa                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst4|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst4|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst|dataa                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst|dataa                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst5|inst|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst5|inst|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst6|ins7t|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst6|ins7t|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst6|ins7t~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst6|ins7t~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst6|ins7t~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst6|ins7t~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst6|ins7t ; Rise       ; inst|inst|inst|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst6|ins7t ; Rise       ; inst|inst|inst|clk                   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst12|inst7'                                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst6|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst6|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst6|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst6|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst6|inst255 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst6|inst255 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst6|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst6|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst6|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst6|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst6|inst255|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst6|inst255|clk    ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; D[*]      ; addsub:inst6|ins7t           ; 2.330 ; 2.330 ; Rise       ; addsub:inst6|ins7t           ;
;  D[0]     ; addsub:inst6|ins7t           ; 2.232 ; 2.232 ; Rise       ; addsub:inst6|ins7t           ;
;  D[1]     ; addsub:inst6|ins7t           ; 2.204 ; 2.204 ; Rise       ; addsub:inst6|ins7t           ;
;  D[2]     ; addsub:inst6|ins7t           ; 2.200 ; 2.200 ; Rise       ; addsub:inst6|ins7t           ;
;  D[3]     ; addsub:inst6|ins7t           ; 2.330 ; 2.330 ; Rise       ; addsub:inst6|ins7t           ;
; w11       ; clock_generator:inst12|inst7 ; 3.661 ; 3.661 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; 3.435 ; 3.435 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst6|ins7t           ; -1.843 ; -1.843 ; Rise       ; addsub:inst6|ins7t           ;
;  D[0]     ; addsub:inst6|ins7t           ; -1.936 ; -1.936 ; Rise       ; addsub:inst6|ins7t           ;
;  D[1]     ; addsub:inst6|ins7t           ; -1.843 ; -1.843 ; Rise       ; addsub:inst6|ins7t           ;
;  D[2]     ; addsub:inst6|ins7t           ; -1.936 ; -1.936 ; Rise       ; addsub:inst6|ins7t           ;
;  D[3]     ; addsub:inst6|ins7t           ; -1.851 ; -1.851 ; Rise       ; addsub:inst6|ins7t           ;
; w11       ; clock_generator:inst12|inst7 ; -3.271 ; -3.271 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; -3.100 ; -3.100 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F0n0      ; addsub:inst6|ins7t           ; 4.992 ; 4.992 ; Rise       ; addsub:inst6|ins7t           ;
; F0n1      ; addsub:inst6|ins7t           ; 5.027 ; 5.027 ; Rise       ; addsub:inst6|ins7t           ;
; F0n2      ; addsub:inst6|ins7t           ; 5.058 ; 5.058 ; Rise       ; addsub:inst6|ins7t           ;
; F0n3      ; addsub:inst6|ins7t           ; 5.022 ; 5.022 ; Rise       ; addsub:inst6|ins7t           ;
; F0n4      ; addsub:inst6|ins7t           ; 5.058 ; 5.058 ; Rise       ; addsub:inst6|ins7t           ;
; F0n5      ; addsub:inst6|ins7t           ; 5.030 ; 5.030 ; Rise       ; addsub:inst6|ins7t           ;
; F0n6      ; addsub:inst6|ins7t           ; 5.043 ; 5.043 ; Rise       ; addsub:inst6|ins7t           ;
; F1n0      ; addsub:inst6|ins7t           ; 5.030 ; 5.030 ; Rise       ; addsub:inst6|ins7t           ;
; F1n1      ; addsub:inst6|ins7t           ; 4.899 ; 4.899 ; Rise       ; addsub:inst6|ins7t           ;
; F1n2      ; addsub:inst6|ins7t           ; 4.920 ; 4.920 ; Rise       ; addsub:inst6|ins7t           ;
; F1n3      ; addsub:inst6|ins7t           ; 5.055 ; 5.055 ; Rise       ; addsub:inst6|ins7t           ;
; F1n4      ; addsub:inst6|ins7t           ; 5.184 ; 5.184 ; Rise       ; addsub:inst6|ins7t           ;
; F1n5      ; addsub:inst6|ins7t           ; 5.187 ; 5.187 ; Rise       ; addsub:inst6|ins7t           ;
; F1n6      ; addsub:inst6|ins7t           ; 5.166 ; 5.166 ; Rise       ; addsub:inst6|ins7t           ;
; F2n0      ; addsub:inst6|ins7t           ; 4.925 ; 4.925 ; Rise       ; addsub:inst6|ins7t           ;
; F2n1      ; addsub:inst6|ins7t           ; 4.924 ; 4.924 ; Rise       ; addsub:inst6|ins7t           ;
; F2n2      ; addsub:inst6|ins7t           ; 4.677 ; 4.677 ; Rise       ; addsub:inst6|ins7t           ;
; F2n3      ; addsub:inst6|ins7t           ; 4.809 ; 4.809 ; Rise       ; addsub:inst6|ins7t           ;
; F2n4      ; addsub:inst6|ins7t           ; 4.852 ; 4.852 ; Rise       ; addsub:inst6|ins7t           ;
; F2n5      ; addsub:inst6|ins7t           ; 4.944 ; 4.944 ; Rise       ; addsub:inst6|ins7t           ;
; F2n6      ; addsub:inst6|ins7t           ; 4.966 ; 4.966 ; Rise       ; addsub:inst6|ins7t           ;
; F3n0      ; addsub:inst6|ins7t           ; 5.601 ; 5.601 ; Rise       ; addsub:inst6|ins7t           ;
; F3n1      ; addsub:inst6|ins7t           ; 5.641 ; 5.641 ; Rise       ; addsub:inst6|ins7t           ;
; F3n2      ; addsub:inst6|ins7t           ; 6.100 ; 6.100 ; Rise       ; addsub:inst6|ins7t           ;
; F3n3      ; addsub:inst6|ins7t           ; 5.826 ; 5.826 ; Rise       ; addsub:inst6|ins7t           ;
; F3n4      ; addsub:inst6|ins7t           ; 5.615 ; 5.615 ; Rise       ; addsub:inst6|ins7t           ;
; F3n5      ; addsub:inst6|ins7t           ; 5.789 ; 5.789 ; Rise       ; addsub:inst6|ins7t           ;
; F3n6      ; addsub:inst6|ins7t           ; 5.703 ; 5.703 ; Rise       ; addsub:inst6|ins7t           ;
; y00       ; addsub:inst6|ins7t           ; 1.977 ;       ; Rise       ; addsub:inst6|ins7t           ;
; F0n0      ; addsub:inst6|ins7t           ; 2.263 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n1      ; addsub:inst6|ins7t           ; 2.390 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n2      ; addsub:inst6|ins7t           ; 2.411 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n3      ; addsub:inst6|ins7t           ; 2.380 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n4      ; addsub:inst6|ins7t           ; 2.411 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n5      ; addsub:inst6|ins7t           ; 2.357 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n6      ; addsub:inst6|ins7t           ; 2.367 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n0      ; addsub:inst6|ins7t           ; 2.958 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n1      ; addsub:inst6|ins7t           ; 2.802 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n2      ; addsub:inst6|ins7t           ; 2.841 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n3      ; addsub:inst6|ins7t           ; 2.846 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n4      ; addsub:inst6|ins7t           ; 2.983 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n5      ; addsub:inst6|ins7t           ; 2.977 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n6      ; addsub:inst6|ins7t           ; 2.975 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n0      ; addsub:inst6|ins7t           ; 2.919 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n1      ; addsub:inst6|ins7t           ; 2.919 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n2      ; addsub:inst6|ins7t           ; 2.663 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n3      ; addsub:inst6|ins7t           ; 2.665 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n4      ; addsub:inst6|ins7t           ; 2.711 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n5      ; addsub:inst6|ins7t           ; 2.794 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n6      ; addsub:inst6|ins7t           ; 2.842 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n0      ; addsub:inst6|ins7t           ; 3.105 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n1      ; addsub:inst6|ins7t           ; 3.073 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n2      ; addsub:inst6|ins7t           ; 3.445 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n3      ; addsub:inst6|ins7t           ; 3.259 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n4      ; addsub:inst6|ins7t           ; 3.189 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n5      ; addsub:inst6|ins7t           ; 3.368 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n6      ; addsub:inst6|ins7t           ; 3.235 ;       ; Fall       ; addsub:inst6|ins7t           ;
; y00       ; addsub:inst6|ins7t           ;       ; 1.977 ; Fall       ; addsub:inst6|ins7t           ;
; F1n0      ; clock_generator:inst12|inst7 ; 3.722 ; 3.722 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 3.566 ; 3.566 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 3.605 ; 3.605 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 3.610 ; 3.610 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 3.747 ; 3.747 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 3.741 ; 3.741 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 3.739 ; 3.739 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 3.683 ; 3.683 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 3.683 ; 3.683 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 3.427 ; 3.427 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 3.429 ; 3.429 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 3.475 ; 3.475 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 3.558 ; 3.558 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 3.606 ; 3.606 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 3.869 ; 3.869 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 3.837 ; 3.837 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 4.209 ; 4.209 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 4.023 ; 4.023 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 3.953 ; 3.953 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 4.132 ; 4.132 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 3.999 ; 3.999 ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 2.661 ; 2.661 ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 2.613 ; 2.613 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F0n0      ; addsub:inst6|ins7t           ; 4.843 ; 2.263 ; Rise       ; addsub:inst6|ins7t           ;
; F0n1      ; addsub:inst6|ins7t           ; 4.892 ; 2.390 ; Rise       ; addsub:inst6|ins7t           ;
; F0n2      ; addsub:inst6|ins7t           ; 4.912 ; 2.411 ; Rise       ; addsub:inst6|ins7t           ;
; F0n3      ; addsub:inst6|ins7t           ; 4.887 ; 2.380 ; Rise       ; addsub:inst6|ins7t           ;
; F0n4      ; addsub:inst6|ins7t           ; 4.920 ; 2.411 ; Rise       ; addsub:inst6|ins7t           ;
; F0n5      ; addsub:inst6|ins7t           ; 4.886 ; 2.357 ; Rise       ; addsub:inst6|ins7t           ;
; F0n6      ; addsub:inst6|ins7t           ; 4.907 ; 2.367 ; Rise       ; addsub:inst6|ins7t           ;
; F1n0      ; addsub:inst6|ins7t           ; 4.797 ; 2.922 ; Rise       ; addsub:inst6|ins7t           ;
; F1n1      ; addsub:inst6|ins7t           ; 4.659 ; 2.766 ; Rise       ; addsub:inst6|ins7t           ;
; F1n2      ; addsub:inst6|ins7t           ; 4.686 ; 2.805 ; Rise       ; addsub:inst6|ins7t           ;
; F1n3      ; addsub:inst6|ins7t           ; 4.833 ; 2.810 ; Rise       ; addsub:inst6|ins7t           ;
; F1n4      ; addsub:inst6|ins7t           ; 4.961 ; 2.947 ; Rise       ; addsub:inst6|ins7t           ;
; F1n5      ; addsub:inst6|ins7t           ; 4.961 ; 2.941 ; Rise       ; addsub:inst6|ins7t           ;
; F1n6      ; addsub:inst6|ins7t           ; 4.928 ; 2.939 ; Rise       ; addsub:inst6|ins7t           ;
; F2n0      ; addsub:inst6|ins7t           ; 4.749 ; 2.885 ; Rise       ; addsub:inst6|ins7t           ;
; F2n1      ; addsub:inst6|ins7t           ; 4.752 ; 2.885 ; Rise       ; addsub:inst6|ins7t           ;
; F2n2      ; addsub:inst6|ins7t           ; 4.494 ; 2.629 ; Rise       ; addsub:inst6|ins7t           ;
; F2n3      ; addsub:inst6|ins7t           ; 4.624 ; 2.631 ; Rise       ; addsub:inst6|ins7t           ;
; F2n4      ; addsub:inst6|ins7t           ; 4.664 ; 2.677 ; Rise       ; addsub:inst6|ins7t           ;
; F2n5      ; addsub:inst6|ins7t           ; 4.761 ; 2.760 ; Rise       ; addsub:inst6|ins7t           ;
; F2n6      ; addsub:inst6|ins7t           ; 4.793 ; 2.808 ; Rise       ; addsub:inst6|ins7t           ;
; F3n0      ; addsub:inst6|ins7t           ; 5.423 ; 3.105 ; Rise       ; addsub:inst6|ins7t           ;
; F3n1      ; addsub:inst6|ins7t           ; 5.464 ; 3.073 ; Rise       ; addsub:inst6|ins7t           ;
; F3n2      ; addsub:inst6|ins7t           ; 5.834 ; 3.445 ; Rise       ; addsub:inst6|ins7t           ;
; F3n3      ; addsub:inst6|ins7t           ; 5.647 ; 3.259 ; Rise       ; addsub:inst6|ins7t           ;
; F3n4      ; addsub:inst6|ins7t           ; 5.535 ; 3.189 ; Rise       ; addsub:inst6|ins7t           ;
; F3n5      ; addsub:inst6|ins7t           ; 5.719 ; 3.368 ; Rise       ; addsub:inst6|ins7t           ;
; F3n6      ; addsub:inst6|ins7t           ; 5.630 ; 3.235 ; Rise       ; addsub:inst6|ins7t           ;
; y00       ; addsub:inst6|ins7t           ; 1.977 ;       ; Rise       ; addsub:inst6|ins7t           ;
; F0n0      ; addsub:inst6|ins7t           ; 2.263 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n1      ; addsub:inst6|ins7t           ; 2.390 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n2      ; addsub:inst6|ins7t           ; 2.411 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n3      ; addsub:inst6|ins7t           ; 2.380 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n4      ; addsub:inst6|ins7t           ; 2.411 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n5      ; addsub:inst6|ins7t           ; 2.357 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n6      ; addsub:inst6|ins7t           ; 2.367 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n0      ; addsub:inst6|ins7t           ; 2.922 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n1      ; addsub:inst6|ins7t           ; 2.766 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n2      ; addsub:inst6|ins7t           ; 2.805 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n3      ; addsub:inst6|ins7t           ; 2.810 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n4      ; addsub:inst6|ins7t           ; 2.947 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n5      ; addsub:inst6|ins7t           ; 2.941 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n6      ; addsub:inst6|ins7t           ; 2.939 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n0      ; addsub:inst6|ins7t           ; 2.885 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n1      ; addsub:inst6|ins7t           ; 2.885 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n2      ; addsub:inst6|ins7t           ; 2.629 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n3      ; addsub:inst6|ins7t           ; 2.631 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n4      ; addsub:inst6|ins7t           ; 2.677 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n5      ; addsub:inst6|ins7t           ; 2.760 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n6      ; addsub:inst6|ins7t           ; 2.808 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n0      ; addsub:inst6|ins7t           ; 3.105 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n1      ; addsub:inst6|ins7t           ; 3.073 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n2      ; addsub:inst6|ins7t           ; 3.445 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n3      ; addsub:inst6|ins7t           ; 3.259 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n4      ; addsub:inst6|ins7t           ; 3.189 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n5      ; addsub:inst6|ins7t           ; 3.368 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n6      ; addsub:inst6|ins7t           ; 3.235 ;       ; Fall       ; addsub:inst6|ins7t           ;
; y00       ; addsub:inst6|ins7t           ;       ; 1.977 ; Fall       ; addsub:inst6|ins7t           ;
; F1n0      ; clock_generator:inst12|inst7 ; 3.553 ; 3.553 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 3.397 ; 3.397 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 3.436 ; 3.436 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 3.441 ; 3.441 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 3.578 ; 3.578 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 3.572 ; 3.572 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 3.570 ; 3.570 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 3.542 ; 3.542 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 3.542 ; 3.542 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 3.286 ; 3.286 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 3.288 ; 3.288 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 3.334 ; 3.334 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 3.417 ; 3.417 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 3.465 ; 3.465 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 3.728 ; 3.728 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 3.696 ; 3.696 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 4.068 ; 4.068 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 3.882 ; 3.882 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 3.812 ; 3.812 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 3.991 ; 3.991 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 3.858 ; 3.858 ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 2.661 ; 2.661 ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 2.613 ; 2.613 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                      ;
+-----------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                                     ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                                          ; -0.920  ; -2.558  ; N/A      ; N/A     ; -1.380              ;
;  ClkAddSub                                                ; -0.910  ; -2.558  ; N/A      ; N/A     ; -1.380              ;
;  addsub:inst6|ins7t                                       ; 1.321   ; -1.382  ; N/A      ; N/A     ; -0.547              ;
;  clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.920  ; -2.150  ; N/A      ; N/A     ; -0.500              ;
;  clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.446  ; -2.164  ; N/A      ; N/A     ; -0.500              ;
;  clock_generator:inst12|inst7                             ; -0.304  ; -0.871  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                                           ; -11.451 ; -25.706 ; 0.0      ; 0.0     ; -48.124             ;
;  ClkAddSub                                                ; -4.523  ; -2.558  ; N/A      ; N/A     ; -11.380             ;
;  addsub:inst6|ins7t                                       ; 0.000   ; -17.904 ; N/A      ; N/A     ; -16.744             ;
;  clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -4.737  ; -2.150  ; N/A      ; N/A     ; -10.000             ;
;  clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -1.443  ; -2.164  ; N/A      ; N/A     ; -7.000              ;
;  clock_generator:inst12|inst7                             ; -0.748  ; -0.930  ; N/A      ; N/A     ; -3.000              ;
+-----------------------------------------------------------+---------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; D[*]      ; addsub:inst6|ins7t           ; 4.050 ; 4.050 ; Rise       ; addsub:inst6|ins7t           ;
;  D[0]     ; addsub:inst6|ins7t           ; 3.839 ; 3.839 ; Rise       ; addsub:inst6|ins7t           ;
;  D[1]     ; addsub:inst6|ins7t           ; 3.793 ; 3.793 ; Rise       ; addsub:inst6|ins7t           ;
;  D[2]     ; addsub:inst6|ins7t           ; 3.782 ; 3.782 ; Rise       ; addsub:inst6|ins7t           ;
;  D[3]     ; addsub:inst6|ins7t           ; 4.050 ; 4.050 ; Rise       ; addsub:inst6|ins7t           ;
; w11       ; clock_generator:inst12|inst7 ; 6.529 ; 6.529 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; 6.136 ; 6.136 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst6|ins7t           ; -1.843 ; -1.843 ; Rise       ; addsub:inst6|ins7t           ;
;  D[0]     ; addsub:inst6|ins7t           ; -1.936 ; -1.936 ; Rise       ; addsub:inst6|ins7t           ;
;  D[1]     ; addsub:inst6|ins7t           ; -1.843 ; -1.843 ; Rise       ; addsub:inst6|ins7t           ;
;  D[2]     ; addsub:inst6|ins7t           ; -1.936 ; -1.936 ; Rise       ; addsub:inst6|ins7t           ;
;  D[3]     ; addsub:inst6|ins7t           ; -1.851 ; -1.851 ; Rise       ; addsub:inst6|ins7t           ;
; w11       ; clock_generator:inst12|inst7 ; -3.271 ; -3.271 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; -3.100 ; -3.100 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; F0n0      ; addsub:inst6|ins7t           ; 9.583  ; 9.583  ; Rise       ; addsub:inst6|ins7t           ;
; F0n1      ; addsub:inst6|ins7t           ; 9.616  ; 9.616  ; Rise       ; addsub:inst6|ins7t           ;
; F0n2      ; addsub:inst6|ins7t           ; 9.623  ; 9.623  ; Rise       ; addsub:inst6|ins7t           ;
; F0n3      ; addsub:inst6|ins7t           ; 9.602  ; 9.602  ; Rise       ; addsub:inst6|ins7t           ;
; F0n4      ; addsub:inst6|ins7t           ; 9.661  ; 9.661  ; Rise       ; addsub:inst6|ins7t           ;
; F0n5      ; addsub:inst6|ins7t           ; 9.598  ; 9.598  ; Rise       ; addsub:inst6|ins7t           ;
; F0n6      ; addsub:inst6|ins7t           ; 9.621  ; 9.621  ; Rise       ; addsub:inst6|ins7t           ;
; F1n0      ; addsub:inst6|ins7t           ; 9.634  ; 9.634  ; Rise       ; addsub:inst6|ins7t           ;
; F1n1      ; addsub:inst6|ins7t           ; 9.363  ; 9.363  ; Rise       ; addsub:inst6|ins7t           ;
; F1n2      ; addsub:inst6|ins7t           ; 9.364  ; 9.364  ; Rise       ; addsub:inst6|ins7t           ;
; F1n3      ; addsub:inst6|ins7t           ; 9.685  ; 9.685  ; Rise       ; addsub:inst6|ins7t           ;
; F1n4      ; addsub:inst6|ins7t           ; 9.990  ; 9.990  ; Rise       ; addsub:inst6|ins7t           ;
; F1n5      ; addsub:inst6|ins7t           ; 9.962  ; 9.962  ; Rise       ; addsub:inst6|ins7t           ;
; F1n6      ; addsub:inst6|ins7t           ; 9.953  ; 9.953  ; Rise       ; addsub:inst6|ins7t           ;
; F2n0      ; addsub:inst6|ins7t           ; 9.328  ; 9.328  ; Rise       ; addsub:inst6|ins7t           ;
; F2n1      ; addsub:inst6|ins7t           ; 9.330  ; 9.330  ; Rise       ; addsub:inst6|ins7t           ;
; F2n2      ; addsub:inst6|ins7t           ; 8.887  ; 8.887  ; Rise       ; addsub:inst6|ins7t           ;
; F2n3      ; addsub:inst6|ins7t           ; 9.208  ; 9.208  ; Rise       ; addsub:inst6|ins7t           ;
; F2n4      ; addsub:inst6|ins7t           ; 9.269  ; 9.269  ; Rise       ; addsub:inst6|ins7t           ;
; F2n5      ; addsub:inst6|ins7t           ; 9.492  ; 9.492  ; Rise       ; addsub:inst6|ins7t           ;
; F2n6      ; addsub:inst6|ins7t           ; 9.510  ; 9.510  ; Rise       ; addsub:inst6|ins7t           ;
; F3n0      ; addsub:inst6|ins7t           ; 10.596 ; 10.596 ; Rise       ; addsub:inst6|ins7t           ;
; F3n1      ; addsub:inst6|ins7t           ; 10.769 ; 10.769 ; Rise       ; addsub:inst6|ins7t           ;
; F3n2      ; addsub:inst6|ins7t           ; 11.774 ; 11.774 ; Rise       ; addsub:inst6|ins7t           ;
; F3n3      ; addsub:inst6|ins7t           ; 11.255 ; 11.255 ; Rise       ; addsub:inst6|ins7t           ;
; F3n4      ; addsub:inst6|ins7t           ; 10.677 ; 10.677 ; Rise       ; addsub:inst6|ins7t           ;
; F3n5      ; addsub:inst6|ins7t           ; 11.047 ; 11.047 ; Rise       ; addsub:inst6|ins7t           ;
; F3n6      ; addsub:inst6|ins7t           ; 11.017 ; 11.017 ; Rise       ; addsub:inst6|ins7t           ;
; y00       ; addsub:inst6|ins7t           ; 3.695  ;        ; Rise       ; addsub:inst6|ins7t           ;
; F0n0      ; addsub:inst6|ins7t           ; 4.486  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F0n1      ; addsub:inst6|ins7t           ; 4.726  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F0n2      ; addsub:inst6|ins7t           ; 4.754  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F0n3      ; addsub:inst6|ins7t           ; 4.705  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F0n4      ; addsub:inst6|ins7t           ; 4.756  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F0n5      ; addsub:inst6|ins7t           ; 4.694  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F0n6      ; addsub:inst6|ins7t           ; 4.705  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F1n0      ; addsub:inst6|ins7t           ; 5.992  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F1n1      ; addsub:inst6|ins7t           ; 5.683  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F1n2      ; addsub:inst6|ins7t           ; 5.722  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F1n3      ; addsub:inst6|ins7t           ; 5.730  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F1n4      ; addsub:inst6|ins7t           ; 6.042  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F1n5      ; addsub:inst6|ins7t           ; 6.036  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F1n6      ; addsub:inst6|ins7t           ; 6.035  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F2n0      ; addsub:inst6|ins7t           ; 5.843  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F2n1      ; addsub:inst6|ins7t           ; 5.843  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F2n2      ; addsub:inst6|ins7t           ; 5.397  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F2n3      ; addsub:inst6|ins7t           ; 5.403  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F2n4      ; addsub:inst6|ins7t           ; 5.468  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F2n5      ; addsub:inst6|ins7t           ; 5.684  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F2n6      ; addsub:inst6|ins7t           ; 5.752  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F3n0      ; addsub:inst6|ins7t           ; 6.029  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F3n1      ; addsub:inst6|ins7t           ; 6.045  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F3n2      ; addsub:inst6|ins7t           ; 6.882  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F3n3      ; addsub:inst6|ins7t           ; 6.522  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F3n4      ; addsub:inst6|ins7t           ; 6.280  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F3n5      ; addsub:inst6|ins7t           ; 6.684  ;        ; Fall       ; addsub:inst6|ins7t           ;
; F3n6      ; addsub:inst6|ins7t           ; 6.482  ;        ; Fall       ; addsub:inst6|ins7t           ;
; y00       ; addsub:inst6|ins7t           ;        ; 3.695  ; Fall       ; addsub:inst6|ins7t           ;
; F1n0      ; clock_generator:inst12|inst7 ; 7.400  ; 7.400  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 7.091  ; 7.091  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 7.130  ; 7.130  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 7.138  ; 7.138  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 7.450  ; 7.450  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 7.444  ; 7.444  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 7.443  ; 7.443  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 7.251  ; 7.251  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 7.251  ; 7.251  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 6.805  ; 6.805  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 6.811  ; 6.811  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 6.876  ; 6.876  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 7.092  ; 7.092  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 7.160  ; 7.160  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 7.437  ; 7.437  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 7.453  ; 7.453  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 8.290  ; 8.290  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 7.930  ; 7.930  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 7.688  ; 7.688  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 8.092  ; 8.092  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 7.890  ; 7.890  ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 4.935  ; 4.935  ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 4.885  ; 4.885  ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F0n0      ; addsub:inst6|ins7t           ; 4.843 ; 2.263 ; Rise       ; addsub:inst6|ins7t           ;
; F0n1      ; addsub:inst6|ins7t           ; 4.892 ; 2.390 ; Rise       ; addsub:inst6|ins7t           ;
; F0n2      ; addsub:inst6|ins7t           ; 4.912 ; 2.411 ; Rise       ; addsub:inst6|ins7t           ;
; F0n3      ; addsub:inst6|ins7t           ; 4.887 ; 2.380 ; Rise       ; addsub:inst6|ins7t           ;
; F0n4      ; addsub:inst6|ins7t           ; 4.920 ; 2.411 ; Rise       ; addsub:inst6|ins7t           ;
; F0n5      ; addsub:inst6|ins7t           ; 4.886 ; 2.357 ; Rise       ; addsub:inst6|ins7t           ;
; F0n6      ; addsub:inst6|ins7t           ; 4.907 ; 2.367 ; Rise       ; addsub:inst6|ins7t           ;
; F1n0      ; addsub:inst6|ins7t           ; 4.797 ; 2.922 ; Rise       ; addsub:inst6|ins7t           ;
; F1n1      ; addsub:inst6|ins7t           ; 4.659 ; 2.766 ; Rise       ; addsub:inst6|ins7t           ;
; F1n2      ; addsub:inst6|ins7t           ; 4.686 ; 2.805 ; Rise       ; addsub:inst6|ins7t           ;
; F1n3      ; addsub:inst6|ins7t           ; 4.833 ; 2.810 ; Rise       ; addsub:inst6|ins7t           ;
; F1n4      ; addsub:inst6|ins7t           ; 4.961 ; 2.947 ; Rise       ; addsub:inst6|ins7t           ;
; F1n5      ; addsub:inst6|ins7t           ; 4.961 ; 2.941 ; Rise       ; addsub:inst6|ins7t           ;
; F1n6      ; addsub:inst6|ins7t           ; 4.928 ; 2.939 ; Rise       ; addsub:inst6|ins7t           ;
; F2n0      ; addsub:inst6|ins7t           ; 4.749 ; 2.885 ; Rise       ; addsub:inst6|ins7t           ;
; F2n1      ; addsub:inst6|ins7t           ; 4.752 ; 2.885 ; Rise       ; addsub:inst6|ins7t           ;
; F2n2      ; addsub:inst6|ins7t           ; 4.494 ; 2.629 ; Rise       ; addsub:inst6|ins7t           ;
; F2n3      ; addsub:inst6|ins7t           ; 4.624 ; 2.631 ; Rise       ; addsub:inst6|ins7t           ;
; F2n4      ; addsub:inst6|ins7t           ; 4.664 ; 2.677 ; Rise       ; addsub:inst6|ins7t           ;
; F2n5      ; addsub:inst6|ins7t           ; 4.761 ; 2.760 ; Rise       ; addsub:inst6|ins7t           ;
; F2n6      ; addsub:inst6|ins7t           ; 4.793 ; 2.808 ; Rise       ; addsub:inst6|ins7t           ;
; F3n0      ; addsub:inst6|ins7t           ; 5.423 ; 3.105 ; Rise       ; addsub:inst6|ins7t           ;
; F3n1      ; addsub:inst6|ins7t           ; 5.464 ; 3.073 ; Rise       ; addsub:inst6|ins7t           ;
; F3n2      ; addsub:inst6|ins7t           ; 5.834 ; 3.445 ; Rise       ; addsub:inst6|ins7t           ;
; F3n3      ; addsub:inst6|ins7t           ; 5.647 ; 3.259 ; Rise       ; addsub:inst6|ins7t           ;
; F3n4      ; addsub:inst6|ins7t           ; 5.535 ; 3.189 ; Rise       ; addsub:inst6|ins7t           ;
; F3n5      ; addsub:inst6|ins7t           ; 5.719 ; 3.368 ; Rise       ; addsub:inst6|ins7t           ;
; F3n6      ; addsub:inst6|ins7t           ; 5.630 ; 3.235 ; Rise       ; addsub:inst6|ins7t           ;
; y00       ; addsub:inst6|ins7t           ; 1.977 ;       ; Rise       ; addsub:inst6|ins7t           ;
; F0n0      ; addsub:inst6|ins7t           ; 2.263 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n1      ; addsub:inst6|ins7t           ; 2.390 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n2      ; addsub:inst6|ins7t           ; 2.411 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n3      ; addsub:inst6|ins7t           ; 2.380 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n4      ; addsub:inst6|ins7t           ; 2.411 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n5      ; addsub:inst6|ins7t           ; 2.357 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F0n6      ; addsub:inst6|ins7t           ; 2.367 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n0      ; addsub:inst6|ins7t           ; 2.922 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n1      ; addsub:inst6|ins7t           ; 2.766 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n2      ; addsub:inst6|ins7t           ; 2.805 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n3      ; addsub:inst6|ins7t           ; 2.810 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n4      ; addsub:inst6|ins7t           ; 2.947 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n5      ; addsub:inst6|ins7t           ; 2.941 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F1n6      ; addsub:inst6|ins7t           ; 2.939 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n0      ; addsub:inst6|ins7t           ; 2.885 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n1      ; addsub:inst6|ins7t           ; 2.885 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n2      ; addsub:inst6|ins7t           ; 2.629 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n3      ; addsub:inst6|ins7t           ; 2.631 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n4      ; addsub:inst6|ins7t           ; 2.677 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n5      ; addsub:inst6|ins7t           ; 2.760 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F2n6      ; addsub:inst6|ins7t           ; 2.808 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n0      ; addsub:inst6|ins7t           ; 3.105 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n1      ; addsub:inst6|ins7t           ; 3.073 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n2      ; addsub:inst6|ins7t           ; 3.445 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n3      ; addsub:inst6|ins7t           ; 3.259 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n4      ; addsub:inst6|ins7t           ; 3.189 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n5      ; addsub:inst6|ins7t           ; 3.368 ;       ; Fall       ; addsub:inst6|ins7t           ;
; F3n6      ; addsub:inst6|ins7t           ; 3.235 ;       ; Fall       ; addsub:inst6|ins7t           ;
; y00       ; addsub:inst6|ins7t           ;       ; 1.977 ; Fall       ; addsub:inst6|ins7t           ;
; F1n0      ; clock_generator:inst12|inst7 ; 3.553 ; 3.553 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 3.397 ; 3.397 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 3.436 ; 3.436 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 3.441 ; 3.441 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 3.578 ; 3.578 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 3.572 ; 3.572 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 3.570 ; 3.570 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 3.542 ; 3.542 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 3.542 ; 3.542 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 3.286 ; 3.286 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 3.288 ; 3.288 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 3.334 ; 3.334 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 3.417 ; 3.417 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 3.465 ; 3.465 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 3.728 ; 3.728 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 3.696 ; 3.696 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 4.068 ; 4.068 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 3.882 ; 3.882 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 3.812 ; 3.812 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 3.991 ; 3.991 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 3.858 ; 3.858 ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 2.661 ; 2.661 ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 2.613 ; 2.613 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                 ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; clock_generator:inst12|inst7                             ; addsub:inst6|ins7t                                       ; 32       ; 0        ; 0        ; 0        ;
; ClkAddSub                                                ; ClkAddSub                                                ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 27       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1        ; 1        ; 0        ; 0        ;
; addsub:inst6|ins7t                                       ; clock_generator:inst12|inst7                             ; 2        ; 2        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|inst7                             ; 6        ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                  ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; clock_generator:inst12|inst7                             ; addsub:inst6|ins7t                                       ; 32       ; 0        ; 0        ; 0        ;
; ClkAddSub                                                ; ClkAddSub                                                ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 27       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1        ; 1        ; 0        ; 0        ;
; addsub:inst6|ins7t                                       ; clock_generator:inst12|inst7                             ; 2        ; 2        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|inst7                             ; 6        ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 25    ; 25   ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 185   ; 185  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Nov 28 20:51:36 2015
Info: Command: quartus_sta projectN28 -c projectN28
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projectN28.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_generator:inst12|inst7 clock_generator:inst12|inst7
    Info (332105): create_clock -period 1.000 -name clock_generator:inst12|clock_divider_1024:inst102|inst10 clock_generator:inst12|clock_divider_1024:inst102|inst10
    Info (332105): create_clock -period 1.000 -name clock_generator:inst12|clock_divider_1024:inst101|inst10 clock_generator:inst12|clock_divider_1024:inst101|inst10
    Info (332105): create_clock -period 1.000 -name ClkAddSub ClkAddSub
    Info (332105): create_clock -period 1.000 -name addsub:inst6|ins7t addsub:inst6|ins7t
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.920
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.920        -4.737 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.910        -4.523 ClkAddSub 
    Info (332119):    -0.446        -1.443 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.304        -0.748 clock_generator:inst12|inst7 
    Info (332119):     1.321         0.000 addsub:inst6|ins7t 
Info (332146): Worst-case hold slack is -2.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.558        -2.558 ClkAddSub 
    Info (332119):    -2.164        -2.164 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -2.150        -2.150 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -1.382       -17.904 addsub:inst6|ins7t 
    Info (332119):    -0.871        -0.930 clock_generator:inst12|inst7 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -11.380 ClkAddSub 
    Info (332119):    -0.547       -16.744 addsub:inst6|ins7t 
    Info (332119):    -0.500       -10.000 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.500        -7.000 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.500        -3.000 clock_generator:inst12|inst7 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.109
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.109         0.000 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):     0.140         0.000 ClkAddSub 
    Info (332119):     0.326         0.000 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):     0.392         0.000 clock_generator:inst12|inst7 
    Info (332119):     1.392         0.000 addsub:inst6|ins7t 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -1.599
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.599        -1.599 ClkAddSub 
    Info (332119):    -1.330        -1.330 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -1.318        -1.318 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.890       -12.129 addsub:inst6|ins7t 
    Info (332119):    -0.486        -0.655 clock_generator:inst12|inst7 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -11.380 ClkAddSub 
    Info (332119):    -0.536       -16.560 addsub:inst6|ins7t 
    Info (332119):    -0.500       -10.000 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.500        -7.000 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.500        -3.000 clock_generator:inst12|inst7 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 589 megabytes
    Info: Processing ended: Sat Nov 28 20:51:39 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


