AR_CH0_BB_DPLL1,VAR_0
AR_CH0_BB_DPLL1_NFRAC,VAR_1
AR_CH0_BB_DPLL1_NINI,VAR_2
AR_CH0_BB_DPLL1_REFDIV,VAR_3
AR_CH0_BB_DPLL2,VAR_4
AR_CH0_BB_DPLL2_EN_NEGTRIG,VAR_5
AR_CH0_BB_DPLL2_LOCAL_PLL,VAR_6
AR_CH0_BB_DPLL2_OUTDIV,VAR_7
AR_CH0_BB_DPLL2_PLL_PWD,VAR_8
AR_CH0_BB_DPLL3,VAR_9
AR_CH0_BB_DPLL3_PHASE_SHIFT,VAR_10
AR_CH0_DDR_DPLL2,VAR_11
AR_CH0_DDR_DPLL3,VAR_12
AR_CH0_DPLL2_KD,VAR_13
AR_CH0_DPLL2_KI,VAR_14
AR_CH0_DPLL3_PHASE_SHIFT,VAR_15
AR_PHY_PLL_CONTROL,VAR_16
AR_PHY_PLL_MODE,VAR_17
AR_RTC_9300_PLL_BYPASS,VAR_18
AR_RTC_9300_SOC_PLL_BYPASS,VAR_19
AR_RTC_FORCE_DERIVED_CLK,VAR_20
AR_RTC_PLL_CONTROL,VAR_21
AR_RTC_PLL_CONTROL2,VAR_22
AR_RTC_SLEEP_CLK,VAR_23
AR_SREV_9271,FUNC_0
AR_SREV_9330,FUNC_1
AR_SREV_9340,FUNC_2
AR_SREV_9485,FUNC_3
AR_SREV_9531,FUNC_4
AR_SREV_9550,FUNC_5
AR_SREV_9561,FUNC_6
AR_SREV_9565,FUNC_7
REG_READ,FUNC_8
REG_RMW_FIELD,FUNC_9
REG_SET_BIT,FUNC_10
REG_WRITE,FUNC_11
RTC_PLL_SETTLE_DELAY,VAR_24
ath9k_hw_compute_pll_control,FUNC_12
udelay,FUNC_13
ath9k_hw_init_pll,FUNC_14
ah,VAR_25
chan,VAR_26
pll,VAR_27
ddr_dpll2,VAR_28
pll_control2,VAR_29
kd,VAR_30
regval,VAR_31
pll2_divint,VAR_32
pll2_divfrac,VAR_33
refdiv,VAR_34
