# 外部译码电路

![image-20220607192750870](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Third/202206111501615.png)

**译码器件**：

![image-20220608203832557](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Third/202206111501663.png)

![image-20220608205900226](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Third/202206111501993.png)

## 全译码法

​	将高位地址全部(**直接**)作为译码器的输入，用译码器的输出作为**片选信号**。
​	在这种方法中，低位地址线用作字选，与芯片的地址输入端直接相连；高位地址线全部连接进译码电路，用来生成片选信号。这样，所有的地址线均参与片内或片外的地址译码，不会产生地址的多义性和不连续性。在全译码方式中，译码电路的核心常用一块译码器充当，例如[74LS138]()等。

**优点**：

- 每片(或组)芯片的地址范围是唯一确定的，而且是连续的，便于扩展
- 不会产生地址重叠的存储区
- 能够得到最大容量的存储空间。

**缺点**：

- 对译码电路要求较高

------

CPU系统的所有地址线均使用，包括:

- - 片内：低位AB直接进入芯片内
  - 片选：高位AB进行译码寻址
- 每个存储单元的地址都是唯一的，不存在地址重复。

## 部分译码

部分译码方式(局部译码片选法)︰部分译码方式只对部分高位地址总线进行译码，以产生片选信号，剩余高位线或空着，或直接用作其他存储芯片的片选控制信号。

**优点**：

- 简化了地址译码逻辑，对译码电路要求不高

**缺点**：

- 高位地址线只有部分参与译码,**部分没用**
- 每个存储单元将对应多个地址(**地址重复**)

- 系统的部分地址空间被浪费

## 线性选择法

​    直接用CPU地址总线中某一高位线作为存储器芯片的片选信号，简称为**线选法**。

**线选方式**：用除片内寻址外的高位地址直接(或经反相器)分别接至各个存储芯片的片选端，只需把用到的地址线与存储器芯片的片选端直接相连即可，总线使用少。

**优点**：

- 只用**少数几根**高位地址线进行芯片的译码，连接简单，片选信号的产生不需复杂的逻辑电路。


**缺点**：

- 当采用线选法时，高位地址未全部用完造成地址空间的严重浪费、而又没有对其实施控制时，会出现地址的不连续和多义性。
- 出现**地址重复**。
- **一个存储地址会对应多个存储单元**。
- 即使所有的高位地址线都用作线选，其能寻址的存储空间也十分有限。

**注意**：

​	这些片选地址线每次寻址时只能有一位有效,不允许同时有多位有效,这样才能保证每次只选中一个芯片(或组)。
