

================================================================
== Vivado HLS Report for 'relu_array_array_ap_fixed_10u_relu_config12_s'
================================================================
* Date:           Sun Nov 14 10:24:01 2021

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        myproject_prj
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   5.00|     4.255|        0.62|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |  516|  516|  516|  516|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------+-----+-----+----------+-----------+-----------+------+----------+
        |               |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        |   Loop Name   | min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +---------------+-----+-----+----------+-----------+-----------+------+----------+
        |- ReLUActLoop  |  514|  514|         4|          1|          1|   512|    yes   |
        +---------------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      -|       0|    893|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      -|       -|      -|    -|
|Memory           |        -|      -|       -|      -|    -|
|Multiplexer      |        -|      -|       -|    246|    -|
|Register         |        0|      -|     414|     32|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        0|      0|     414|   1171|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        0|      0|   ~0   |      2|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP48E: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name          | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |add_ln415_47_fu_839_p2            |     +    |      0|  0|  15|           6|           6|
    |add_ln415_48_fu_929_p2            |     +    |      0|  0|  15|           6|           6|
    |add_ln415_49_fu_1019_p2           |     +    |      0|  0|  15|           6|           6|
    |add_ln415_50_fu_1109_p2           |     +    |      0|  0|  15|           6|           6|
    |add_ln415_51_fu_1199_p2           |     +    |      0|  0|  15|           6|           6|
    |add_ln415_52_fu_1289_p2           |     +    |      0|  0|  15|           6|           6|
    |add_ln415_53_fu_1379_p2           |     +    |      0|  0|  15|           6|           6|
    |add_ln415_54_fu_1469_p2           |     +    |      0|  0|  15|           6|           6|
    |add_ln415_55_fu_1559_p2           |     +    |      0|  0|  15|           6|           6|
    |add_ln415_fu_749_p2               |     +    |      0|  0|  15|           6|           6|
    |add_ln416_47_fu_844_p2            |     +    |      0|  0|  15|           5|           5|
    |add_ln416_48_fu_934_p2            |     +    |      0|  0|  15|           5|           5|
    |add_ln416_49_fu_1024_p2           |     +    |      0|  0|  15|           5|           5|
    |add_ln416_50_fu_1114_p2           |     +    |      0|  0|  15|           5|           5|
    |add_ln416_51_fu_1204_p2           |     +    |      0|  0|  15|           5|           5|
    |add_ln416_52_fu_1294_p2           |     +    |      0|  0|  15|           5|           5|
    |add_ln416_53_fu_1384_p2           |     +    |      0|  0|  15|           5|           5|
    |add_ln416_54_fu_1474_p2           |     +    |      0|  0|  15|           5|           5|
    |add_ln416_55_fu_1564_p2           |     +    |      0|  0|  15|           5|           5|
    |add_ln416_fu_754_p2               |     +    |      0|  0|  15|           5|           5|
    |i_fu_185_p2                       |     +    |      0|  0|  14|          10|           1|
    |and_ln416_47_fu_863_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln416_48_fu_953_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln416_49_fu_1043_p2           |    and   |      0|  0|   2|           1|           1|
    |and_ln416_50_fu_1133_p2           |    and   |      0|  0|   2|           1|           1|
    |and_ln416_51_fu_1223_p2           |    and   |      0|  0|   2|           1|           1|
    |and_ln416_52_fu_1313_p2           |    and   |      0|  0|   2|           1|           1|
    |and_ln416_53_fu_1403_p2           |    and   |      0|  0|   2|           1|           1|
    |and_ln416_54_fu_1493_p2           |    and   |      0|  0|   2|           1|           1|
    |and_ln416_55_fu_1583_p2           |    and   |      0|  0|   2|           1|           1|
    |and_ln416_fu_773_p2               |    and   |      0|  0|   2|           1|           1|
    |ap_block_state3_pp0_stage0_iter1  |    and   |      0|  0|   2|           1|           1|
    |ap_block_state5_pp0_stage0_iter3  |    and   |      0|  0|   2|           1|           1|
    |io_acc_block_signal_op267         |    and   |      0|  0|   2|           1|           1|
    |io_acc_block_signal_op33          |    and   |      0|  0|   2|           1|           1|
    |icmp_ln1494_1_fu_821_p2           |   icmp   |      0|  0|  13|          14|           1|
    |icmp_ln1494_2_fu_911_p2           |   icmp   |      0|  0|  13|          14|           1|
    |icmp_ln1494_3_fu_1001_p2          |   icmp   |      0|  0|  13|          14|           1|
    |icmp_ln1494_4_fu_1091_p2          |   icmp   |      0|  0|  13|          14|           1|
    |icmp_ln1494_5_fu_1181_p2          |   icmp   |      0|  0|  13|          14|           1|
    |icmp_ln1494_6_fu_1271_p2          |   icmp   |      0|  0|  13|          14|           1|
    |icmp_ln1494_7_fu_1361_p2          |   icmp   |      0|  0|  13|          14|           1|
    |icmp_ln1494_8_fu_1451_p2          |   icmp   |      0|  0|  13|          14|           1|
    |icmp_ln1494_9_fu_1541_p2          |   icmp   |      0|  0|  13|          14|           1|
    |icmp_ln1494_fu_731_p2             |   icmp   |      0|  0|  13|          14|           1|
    |icmp_ln60_fu_179_p2               |   icmp   |      0|  0|  13|          10|          11|
    |icmp_ln768_47_fu_325_p2           |   icmp   |      0|  0|  11|           5|           1|
    |icmp_ln768_48_fu_375_p2           |   icmp   |      0|  0|  11|           5|           1|
    |icmp_ln768_49_fu_425_p2           |   icmp   |      0|  0|  11|           5|           1|
    |icmp_ln768_50_fu_475_p2           |   icmp   |      0|  0|  11|           5|           1|
    |icmp_ln768_51_fu_525_p2           |   icmp   |      0|  0|  11|           5|           1|
    |icmp_ln768_52_fu_575_p2           |   icmp   |      0|  0|  11|           5|           1|
    |icmp_ln768_53_fu_625_p2           |   icmp   |      0|  0|  11|           5|           1|
    |icmp_ln768_54_fu_675_p2           |   icmp   |      0|  0|  11|           5|           1|
    |icmp_ln768_55_fu_725_p2           |   icmp   |      0|  0|  11|           5|           1|
    |icmp_ln768_fu_275_p2              |   icmp   |      0|  0|  11|           5|           1|
    |icmp_ln879_47_fu_319_p2           |   icmp   |      0|  0|  11|           5|           2|
    |icmp_ln879_48_fu_369_p2           |   icmp   |      0|  0|  11|           5|           2|
    |icmp_ln879_49_fu_419_p2           |   icmp   |      0|  0|  11|           5|           2|
    |icmp_ln879_50_fu_469_p2           |   icmp   |      0|  0|  11|           5|           2|
    |icmp_ln879_51_fu_519_p2           |   icmp   |      0|  0|  11|           5|           2|
    |icmp_ln879_52_fu_569_p2           |   icmp   |      0|  0|  11|           5|           2|
    |icmp_ln879_53_fu_619_p2           |   icmp   |      0|  0|  11|           5|           2|
    |icmp_ln879_54_fu_669_p2           |   icmp   |      0|  0|  11|           5|           2|
    |icmp_ln879_55_fu_719_p2           |   icmp   |      0|  0|  11|           5|           2|
    |icmp_ln879_fu_269_p2              |   icmp   |      0|  0|  11|           5|           2|
    |ap_block_pp0_stage0_01001         |    or    |      0|  0|   2|           1|           1|
    |ap_block_state1                   |    or    |      0|  0|   2|           1|           1|
    |or_ln340_1_fu_889_p2              |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2_fu_979_p2              |    or    |      0|  0|   2|           1|           1|
    |or_ln340_3_fu_1069_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_4_fu_1159_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_5_fu_1249_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_6_fu_1339_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_7_fu_1429_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_8_fu_1519_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_9_fu_1609_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_fu_799_p2                |    or    |      0|  0|   2|           1|           1|
    |select_ln340_1_fu_895_p3          |  select  |      0|  0|   5|           1|           2|
    |select_ln340_2_fu_985_p3          |  select  |      0|  0|   5|           1|           2|
    |select_ln340_3_fu_1075_p3         |  select  |      0|  0|   5|           1|           2|
    |select_ln340_4_fu_1165_p3         |  select  |      0|  0|   5|           1|           2|
    |select_ln340_5_fu_1255_p3         |  select  |      0|  0|   5|           1|           2|
    |select_ln340_6_fu_1345_p3         |  select  |      0|  0|   5|           1|           2|
    |select_ln340_7_fu_1435_p3         |  select  |      0|  0|   5|           1|           2|
    |select_ln340_8_fu_1525_p3         |  select  |      0|  0|   5|           1|           2|
    |select_ln340_9_fu_1615_p3         |  select  |      0|  0|   5|           1|           2|
    |select_ln340_fu_805_p3            |  select  |      0|  0|   5|           1|           2|
    |select_ln777_47_fu_877_p3         |  select  |      0|  0|   2|           1|           1|
    |select_ln777_48_fu_967_p3         |  select  |      0|  0|   2|           1|           1|
    |select_ln777_49_fu_1057_p3        |  select  |      0|  0|   2|           1|           1|
    |select_ln777_50_fu_1147_p3        |  select  |      0|  0|   2|           1|           1|
    |select_ln777_51_fu_1237_p3        |  select  |      0|  0|   2|           1|           1|
    |select_ln777_52_fu_1327_p3        |  select  |      0|  0|   2|           1|           1|
    |select_ln777_53_fu_1417_p3        |  select  |      0|  0|   2|           1|           1|
    |select_ln777_54_fu_1507_p3        |  select  |      0|  0|   2|           1|           1|
    |select_ln777_55_fu_1597_p3        |  select  |      0|  0|   2|           1|           1|
    |select_ln777_fu_787_p3            |  select  |      0|  0|   2|           1|           1|
    |tmp_data_0_V_fu_813_p3            |  select  |      0|  0|   5|           1|           5|
    |tmp_data_1_V_fu_903_p3            |  select  |      0|  0|   5|           1|           5|
    |tmp_data_2_V_fu_993_p3            |  select  |      0|  0|   5|           1|           5|
    |tmp_data_3_V_fu_1083_p3           |  select  |      0|  0|   5|           1|           5|
    |tmp_data_4_V_fu_1173_p3           |  select  |      0|  0|   5|           1|           5|
    |tmp_data_5_V_fu_1263_p3           |  select  |      0|  0|   5|           1|           5|
    |tmp_data_6_V_fu_1353_p3           |  select  |      0|  0|   5|           1|           5|
    |tmp_data_7_V_fu_1443_p3           |  select  |      0|  0|   5|           1|           5|
    |tmp_data_8_V_fu_1533_p3           |  select  |      0|  0|   5|           1|           5|
    |tmp_data_9_V_fu_1623_p3           |  select  |      0|  0|   5|           1|           5|
    |ap_enable_pp0                     |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1           |    xor   |      0|  0|   2|           2|           1|
    |xor_ln416_47_fu_857_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln416_48_fu_947_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln416_49_fu_1037_p2           |    xor   |      0|  0|   2|           1|           2|
    |xor_ln416_50_fu_1127_p2           |    xor   |      0|  0|   2|           1|           2|
    |xor_ln416_51_fu_1217_p2           |    xor   |      0|  0|   2|           1|           2|
    |xor_ln416_52_fu_1307_p2           |    xor   |      0|  0|   2|           1|           2|
    |xor_ln416_53_fu_1397_p2           |    xor   |      0|  0|   2|           1|           2|
    |xor_ln416_54_fu_1487_p2           |    xor   |      0|  0|   2|           1|           2|
    |xor_ln416_55_fu_1577_p2           |    xor   |      0|  0|   2|           1|           2|
    |xor_ln416_fu_767_p2               |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_1_fu_883_p2             |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_2_fu_973_p2             |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_3_fu_1063_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_4_fu_1153_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_5_fu_1243_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_6_fu_1333_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_7_fu_1423_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_8_fu_1513_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_9_fu_1603_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_fu_793_p2               |    xor   |      0|  0|   2|           1|           2|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |Total                             |          |      0|  0| 893|         449|         311|
    +----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------+----+-----------+-----+-----------+
    |           Name          | LUT| Input Size| Bits| Total Bits|
    +-------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                |  21|          4|    1|          4|
    |ap_done                  |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1  |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter3  |   9|          2|    1|          2|
    |data_V_data_0_V_blk_n    |   9|          2|    1|          2|
    |data_V_data_1_V_blk_n    |   9|          2|    1|          2|
    |data_V_data_2_V_blk_n    |   9|          2|    1|          2|
    |data_V_data_3_V_blk_n    |   9|          2|    1|          2|
    |data_V_data_4_V_blk_n    |   9|          2|    1|          2|
    |data_V_data_5_V_blk_n    |   9|          2|    1|          2|
    |data_V_data_6_V_blk_n    |   9|          2|    1|          2|
    |data_V_data_7_V_blk_n    |   9|          2|    1|          2|
    |data_V_data_8_V_blk_n    |   9|          2|    1|          2|
    |data_V_data_9_V_blk_n    |   9|          2|    1|          2|
    |i_0_reg_168              |   9|          2|   10|         20|
    |real_start               |   9|          2|    1|          2|
    |res_V_data_0_V_blk_n     |   9|          2|    1|          2|
    |res_V_data_1_V_blk_n     |   9|          2|    1|          2|
    |res_V_data_2_V_blk_n     |   9|          2|    1|          2|
    |res_V_data_3_V_blk_n     |   9|          2|    1|          2|
    |res_V_data_4_V_blk_n     |   9|          2|    1|          2|
    |res_V_data_5_V_blk_n     |   9|          2|    1|          2|
    |res_V_data_6_V_blk_n     |   9|          2|    1|          2|
    |res_V_data_7_V_blk_n     |   9|          2|    1|          2|
    |res_V_data_8_V_blk_n     |   9|          2|    1|          2|
    |res_V_data_9_V_blk_n     |   9|          2|    1|          2|
    +-------------------------+----+-----------+-----+-----------+
    |Total                    | 246|         54|   35|         72|
    +-------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------+----+----+-----+-----------+
    |           Name           | FF | LUT| Bits| Const Bits|
    +--------------------------+----+----+-----+-----------+
    |ap_CS_fsm                 |   3|   0|    3|          0|
    |ap_done_reg               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3   |   1|   0|    1|          0|
    |i_0_reg_168               |  10|   0|   10|          0|
    |icmp_ln60_reg_1671        |   1|   0|    1|          0|
    |icmp_ln768_47_reg_1787    |   1|   0|    1|          0|
    |icmp_ln768_48_reg_1813    |   1|   0|    1|          0|
    |icmp_ln768_49_reg_1839    |   1|   0|    1|          0|
    |icmp_ln768_50_reg_1865    |   1|   0|    1|          0|
    |icmp_ln768_51_reg_1891    |   1|   0|    1|          0|
    |icmp_ln768_52_reg_1917    |   1|   0|    1|          0|
    |icmp_ln768_53_reg_1943    |   1|   0|    1|          0|
    |icmp_ln768_54_reg_1969    |   1|   0|    1|          0|
    |icmp_ln768_55_reg_1995    |   1|   0|    1|          0|
    |icmp_ln768_reg_1761       |   1|   0|    1|          0|
    |icmp_ln879_47_reg_1782    |   1|   0|    1|          0|
    |icmp_ln879_48_reg_1808    |   1|   0|    1|          0|
    |icmp_ln879_49_reg_1834    |   1|   0|    1|          0|
    |icmp_ln879_50_reg_1860    |   1|   0|    1|          0|
    |icmp_ln879_51_reg_1886    |   1|   0|    1|          0|
    |icmp_ln879_52_reg_1912    |   1|   0|    1|          0|
    |icmp_ln879_53_reg_1938    |   1|   0|    1|          0|
    |icmp_ln879_54_reg_1964    |   1|   0|    1|          0|
    |icmp_ln879_55_reg_1990    |   1|   0|    1|          0|
    |icmp_ln879_reg_1756       |   1|   0|    1|          0|
    |start_once_reg            |   1|   0|    1|          0|
    |tmp_210_reg_1745          |   1|   0|    1|          0|
    |tmp_214_reg_1771          |   1|   0|    1|          0|
    |tmp_218_reg_1797          |   1|   0|    1|          0|
    |tmp_222_reg_1823          |   1|   0|    1|          0|
    |tmp_226_reg_1849          |   1|   0|    1|          0|
    |tmp_230_reg_1875          |   1|   0|    1|          0|
    |tmp_234_reg_1901          |   1|   0|    1|          0|
    |tmp_238_reg_1927          |   1|   0|    1|          0|
    |tmp_242_reg_1953          |   1|   0|    1|          0|
    |tmp_246_reg_1979          |   1|   0|    1|          0|
    |tmp_data_0_V_reg_2000     |   5|   0|    5|          0|
    |tmp_data_1_V_reg_2005     |   5|   0|    5|          0|
    |tmp_data_2_V_reg_2010     |   5|   0|    5|          0|
    |tmp_data_3_V_reg_2015     |   5|   0|    5|          0|
    |tmp_data_4_V_reg_2020     |   5|   0|    5|          0|
    |tmp_data_5_V_reg_2025     |   5|   0|    5|          0|
    |tmp_data_6_V_reg_2030     |   5|   0|    5|          0|
    |tmp_data_7_V_reg_2035     |   5|   0|    5|          0|
    |tmp_data_8_V_reg_2040     |   5|   0|    5|          0|
    |tmp_data_9_V_reg_2045     |   5|   0|    5|          0|
    |tmp_data_V_48_0_reg_1680  |  14|   0|   14|          0|
    |tmp_data_V_48_1_reg_1686  |  14|   0|   14|          0|
    |tmp_data_V_48_2_reg_1692  |  14|   0|   14|          0|
    |tmp_data_V_48_3_reg_1698  |  14|   0|   14|          0|
    |tmp_data_V_48_4_reg_1704  |  14|   0|   14|          0|
    |tmp_data_V_48_5_reg_1710  |  14|   0|   14|          0|
    |tmp_data_V_48_6_reg_1716  |  14|   0|   14|          0|
    |tmp_data_V_48_7_reg_1722  |  14|   0|   14|          0|
    |tmp_data_V_48_8_reg_1728  |  14|   0|   14|          0|
    |tmp_data_V_48_9_reg_1734  |  14|   0|   14|          0|
    |trunc_ln415_45_reg_1777   |   5|   0|    5|          0|
    |trunc_ln415_46_reg_1803   |   5|   0|    5|          0|
    |trunc_ln415_47_reg_1829   |   5|   0|    5|          0|
    |trunc_ln415_48_reg_1855   |   5|   0|    5|          0|
    |trunc_ln415_49_reg_1881   |   5|   0|    5|          0|
    |trunc_ln415_50_reg_1907   |   5|   0|    5|          0|
    |trunc_ln415_51_reg_1933   |   5|   0|    5|          0|
    |trunc_ln415_52_reg_1959   |   5|   0|    5|          0|
    |trunc_ln415_53_reg_1985   |   5|   0|    5|          0|
    |trunc_ln415_s_reg_1751    |   5|   0|    5|          0|
    |trunc_ln708_52_reg_1792   |   6|   0|    6|          0|
    |trunc_ln708_53_reg_1818   |   6|   0|    6|          0|
    |trunc_ln708_54_reg_1844   |   6|   0|    6|          0|
    |trunc_ln708_55_reg_1870   |   6|   0|    6|          0|
    |trunc_ln708_56_reg_1896   |   6|   0|    6|          0|
    |trunc_ln708_57_reg_1922   |   6|   0|    6|          0|
    |trunc_ln708_58_reg_1948   |   6|   0|    6|          0|
    |trunc_ln708_59_reg_1974   |   6|   0|    6|          0|
    |trunc_ln708_s_reg_1766    |   6|   0|    6|          0|
    |trunc_ln_reg_1740         |   6|   0|    6|          0|
    |icmp_ln60_reg_1671        |  64|  32|    1|          0|
    +--------------------------+----+----+-----+-----------+
    |Total                     | 414|  32|  351|          0|
    +--------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+-----------------------------------------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  |                 Source Object                 |    C Type    |
+-------------------------+-----+-----+------------+-----------------------------------------------+--------------+
|ap_clk                   |  in |    1| ap_ctrl_hs | relu<array,array<ap_fixed,10u>,relu_config12> | return value |
|ap_rst                   |  in |    1| ap_ctrl_hs | relu<array,array<ap_fixed,10u>,relu_config12> | return value |
|ap_start                 |  in |    1| ap_ctrl_hs | relu<array,array<ap_fixed,10u>,relu_config12> | return value |
|start_full_n             |  in |    1| ap_ctrl_hs | relu<array,array<ap_fixed,10u>,relu_config12> | return value |
|ap_done                  | out |    1| ap_ctrl_hs | relu<array,array<ap_fixed,10u>,relu_config12> | return value |
|ap_continue              |  in |    1| ap_ctrl_hs | relu<array,array<ap_fixed,10u>,relu_config12> | return value |
|ap_idle                  | out |    1| ap_ctrl_hs | relu<array,array<ap_fixed,10u>,relu_config12> | return value |
|ap_ready                 | out |    1| ap_ctrl_hs | relu<array,array<ap_fixed,10u>,relu_config12> | return value |
|start_out                | out |    1| ap_ctrl_hs | relu<array,array<ap_fixed,10u>,relu_config12> | return value |
|start_write              | out |    1| ap_ctrl_hs | relu<array,array<ap_fixed,10u>,relu_config12> | return value |
|data_V_data_0_V_dout     |  in |   14|   ap_fifo  |                data_V_data_0_V                |    pointer   |
|data_V_data_0_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_0_V                |    pointer   |
|data_V_data_0_V_read     | out |    1|   ap_fifo  |                data_V_data_0_V                |    pointer   |
|data_V_data_1_V_dout     |  in |   14|   ap_fifo  |                data_V_data_1_V                |    pointer   |
|data_V_data_1_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_1_V                |    pointer   |
|data_V_data_1_V_read     | out |    1|   ap_fifo  |                data_V_data_1_V                |    pointer   |
|data_V_data_2_V_dout     |  in |   14|   ap_fifo  |                data_V_data_2_V                |    pointer   |
|data_V_data_2_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_2_V                |    pointer   |
|data_V_data_2_V_read     | out |    1|   ap_fifo  |                data_V_data_2_V                |    pointer   |
|data_V_data_3_V_dout     |  in |   14|   ap_fifo  |                data_V_data_3_V                |    pointer   |
|data_V_data_3_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_3_V                |    pointer   |
|data_V_data_3_V_read     | out |    1|   ap_fifo  |                data_V_data_3_V                |    pointer   |
|data_V_data_4_V_dout     |  in |   14|   ap_fifo  |                data_V_data_4_V                |    pointer   |
|data_V_data_4_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_4_V                |    pointer   |
|data_V_data_4_V_read     | out |    1|   ap_fifo  |                data_V_data_4_V                |    pointer   |
|data_V_data_5_V_dout     |  in |   14|   ap_fifo  |                data_V_data_5_V                |    pointer   |
|data_V_data_5_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_5_V                |    pointer   |
|data_V_data_5_V_read     | out |    1|   ap_fifo  |                data_V_data_5_V                |    pointer   |
|data_V_data_6_V_dout     |  in |   14|   ap_fifo  |                data_V_data_6_V                |    pointer   |
|data_V_data_6_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_6_V                |    pointer   |
|data_V_data_6_V_read     | out |    1|   ap_fifo  |                data_V_data_6_V                |    pointer   |
|data_V_data_7_V_dout     |  in |   14|   ap_fifo  |                data_V_data_7_V                |    pointer   |
|data_V_data_7_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_7_V                |    pointer   |
|data_V_data_7_V_read     | out |    1|   ap_fifo  |                data_V_data_7_V                |    pointer   |
|data_V_data_8_V_dout     |  in |   14|   ap_fifo  |                data_V_data_8_V                |    pointer   |
|data_V_data_8_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_8_V                |    pointer   |
|data_V_data_8_V_read     | out |    1|   ap_fifo  |                data_V_data_8_V                |    pointer   |
|data_V_data_9_V_dout     |  in |   14|   ap_fifo  |                data_V_data_9_V                |    pointer   |
|data_V_data_9_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_9_V                |    pointer   |
|data_V_data_9_V_read     | out |    1|   ap_fifo  |                data_V_data_9_V                |    pointer   |
|res_V_data_0_V_din       | out |    6|   ap_fifo  |                 res_V_data_0_V                |    pointer   |
|res_V_data_0_V_full_n    |  in |    1|   ap_fifo  |                 res_V_data_0_V                |    pointer   |
|res_V_data_0_V_write     | out |    1|   ap_fifo  |                 res_V_data_0_V                |    pointer   |
|res_V_data_1_V_din       | out |    6|   ap_fifo  |                 res_V_data_1_V                |    pointer   |
|res_V_data_1_V_full_n    |  in |    1|   ap_fifo  |                 res_V_data_1_V                |    pointer   |
|res_V_data_1_V_write     | out |    1|   ap_fifo  |                 res_V_data_1_V                |    pointer   |
|res_V_data_2_V_din       | out |    6|   ap_fifo  |                 res_V_data_2_V                |    pointer   |
|res_V_data_2_V_full_n    |  in |    1|   ap_fifo  |                 res_V_data_2_V                |    pointer   |
|res_V_data_2_V_write     | out |    1|   ap_fifo  |                 res_V_data_2_V                |    pointer   |
|res_V_data_3_V_din       | out |    6|   ap_fifo  |                 res_V_data_3_V                |    pointer   |
|res_V_data_3_V_full_n    |  in |    1|   ap_fifo  |                 res_V_data_3_V                |    pointer   |
|res_V_data_3_V_write     | out |    1|   ap_fifo  |                 res_V_data_3_V                |    pointer   |
|res_V_data_4_V_din       | out |    6|   ap_fifo  |                 res_V_data_4_V                |    pointer   |
|res_V_data_4_V_full_n    |  in |    1|   ap_fifo  |                 res_V_data_4_V                |    pointer   |
|res_V_data_4_V_write     | out |    1|   ap_fifo  |                 res_V_data_4_V                |    pointer   |
|res_V_data_5_V_din       | out |    6|   ap_fifo  |                 res_V_data_5_V                |    pointer   |
|res_V_data_5_V_full_n    |  in |    1|   ap_fifo  |                 res_V_data_5_V                |    pointer   |
|res_V_data_5_V_write     | out |    1|   ap_fifo  |                 res_V_data_5_V                |    pointer   |
|res_V_data_6_V_din       | out |    6|   ap_fifo  |                 res_V_data_6_V                |    pointer   |
|res_V_data_6_V_full_n    |  in |    1|   ap_fifo  |                 res_V_data_6_V                |    pointer   |
|res_V_data_6_V_write     | out |    1|   ap_fifo  |                 res_V_data_6_V                |    pointer   |
|res_V_data_7_V_din       | out |    6|   ap_fifo  |                 res_V_data_7_V                |    pointer   |
|res_V_data_7_V_full_n    |  in |    1|   ap_fifo  |                 res_V_data_7_V                |    pointer   |
|res_V_data_7_V_write     | out |    1|   ap_fifo  |                 res_V_data_7_V                |    pointer   |
|res_V_data_8_V_din       | out |    6|   ap_fifo  |                 res_V_data_8_V                |    pointer   |
|res_V_data_8_V_full_n    |  in |    1|   ap_fifo  |                 res_V_data_8_V                |    pointer   |
|res_V_data_8_V_write     | out |    1|   ap_fifo  |                 res_V_data_8_V                |    pointer   |
|res_V_data_9_V_din       | out |    6|   ap_fifo  |                 res_V_data_9_V                |    pointer   |
|res_V_data_9_V_full_n    |  in |    1|   ap_fifo  |                 res_V_data_9_V                |    pointer   |
|res_V_data_9_V_write     | out |    1|   ap_fifo  |                 res_V_data_9_V                |    pointer   |
+-------------------------+-----+-----+------------+-----------------------------------------------+--------------+

