# 論文アウトライン：0.18 µm CMOSにおける磁性体ラミネートオンチップマイクロインダクタ

---

## 1. Introduction
- **研究背景**
  - 0.18 µm AMS CMOS は依然として車載・IoT・産業分野で現役（高耐圧・高温対応が可能）。
  - 集積型IVRは小型化・信頼性向上の観点から重要。
- **外付けインダクタの課題**
  - 部品点数増加によるコスト・信頼性低下（実装不良、はんだクラック）。
  - 大電流ループによるノイズ・EMIの増加（CISPR規格適合の難しさ）。
  - 外付け部品依存によるBOM固定化・調達制約。
- **従来のオンチップインダクタの課題**
  - Q 値が低く効率制約が大きいため、実用性が乏しいとされてきた。
- **本研究の意義**
  - **既存の0.18 µm CMOSプロセスに、最終工程で磁性体ラミネーションを追加するだけで新たな価値を創出**。
  - 簡便な工法により L・Q を大幅に改善し、オンチップインダクタの実用性を示す。
  - PGSと組み合わせて基板損失を低減。
  - 応用例として LDO ハイブリッド電源を提示し、**効率・ノイズ・応答性の三立**を実現。

---

## 2. Background
- 0.18 µm CMOS混載プロセスの特徴（高耐圧・AMS適合・車載実績）。
- 従来のオンチップインダクタ方式（Air-core、外付け部品）とその限界。
- LDOの利点（高PSRR・低ノイズ）と限界（効率低下・大容量C依存）。

---

## 3. Proposed Method

### 3.1 磁性体ラミネーション
- 材料候補：FeSiAl, CoZrTa, CoFeB。
- 構造例：(磁性200 nm / SiN 40 nm) ×6 stack。
- スリット導入（3 µm / 30 µm）で渦電流抑制。
- 応力管理（|σ| ≤200 MPa、ウエハソリ測定）。
- → **簡便な後工程ステップを追加するだけで、レガシーCMOSノードに新機能を付加**。

### 3.2 Patterned Ground Shield (PGS)
- 放射状ストライプ (w=8 µm, p=24 µm, 開口率40%)。
- 周縁一点接地＋高抵抗リーク構造。
- 基板損失を低減し Q 値を改善。

### 3.3 Buck＋LDOハイブリッド応用
- Buck: 高効率 (70–85%) を確保。
- LDO: リップル低減・PSRR強化。
- ヘッドルーム制御による効率/ノイズ最適化。
- → **磁性体インダクタの改善効果をシステム電源に結びつけるデモンストレーション**。

---

## 4. Results (Target/Expected)
- インダクタ特性：L = 90–150 nH、Q = 12–20。
- 電流容量：0.5–1 A。
- システム効率：η_total ≈ 78–82%（Buck→LDO）。
- 出力リップル < 1 mV_rms。
- PSRR > 60 dB @ 1 MHz。
- EMIピーク −3〜−6 dB 改善。

---

## 5. Applications
### 🚗 車載SoC
- A/D電源の高精度化（リップル数 mV 以下）。
- 高温環境 (125–150 ℃) でも安定。

### 📡 IoT/産業機器
- 無線ノード・低消費MCUのオンチップ電源。
- 位相雑音や感度を守る。
- 小型化・長寿命化に貢献。

### ⚡ デジタルSoC (DVFS)
- CPU/DSPコアの動的電圧制御。
- 高速切替時のノイズ抑制（ns〜µs応答）。
- DVFS効率と低消費電力の両立。

### 🧩 AMS混載IC
- ADC/DAC, MEMSインタフェース専用のクリーンレール。
- 高PSRRで高精度動作を保証。

---

## 6. Conclusion
- **外付けインダクタの課題（部品点数・ノイズ）に対する解決策としてオンチップ化に意義がある**。
- **磁性体ラミネーション＋PGS**により、従来「低Qで実用性なし」とされたオンチップインダクタを実用域に押し上げ。
- **既存プロセスに簡便な工法を追加するだけで新たな価値を創出可能**。
- LDOハイブリッド応用で効率・ノイズ・応答の三立を実証。
- 車載・IoT・AMS用途への展開余地が大きい。
- 今後：量産互換性の検証、さらなる多相化・高周波化。
