analyze -f vhdl rtg_register_w1_01.vhd

elaborate rtg_register_w1_01

uniquify

create_clock -period 20 CLK
set_max_delay -from all_inputs() -to all_outputs() 0

compile

write -hierarchy -output rtg_register_w1_01.db
quit

#######################################
# Generated by ASIP Miester ver.1.1 #
#######################################
