<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>‚ôâÔ∏è ü§∞üèª üêé Dise√±o asistido por computadora de equipos electr√≥nicos. üêã üë®üèª‚Äç‚úàÔ∏è üëáüèΩ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="En una forma popular, se abordan los problemas del dise√±o asistido por computadora de equipos electr√≥nicos (CEA) en dise√±os de PCB, las principales et...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Dise√±o asistido por computadora de equipos electr√≥nicos.</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/439572/"><img src="https://habrastorage.org/webt/ng/1p/ok/ng1pokqxmzubv3tuoamkoada2s8.jpeg" align="right" width="50%">  <i>En una forma popular, se abordan los problemas del dise√±o asistido por computadora de equipos electr√≥nicos (CEA) en dise√±os de PCB, las principales etapas de la formaci√≥n y evoluci√≥n de los sistemas de dise√±o asistido por computadora (CAD) de CEA, el contenido de las tareas de automatizaci√≥n, la organizaci√≥n de un ciclo de trabajo de dise√±o de extremo a extremo utilizando herramientas de automatizaci√≥n.</i> <i><br><br></i>  <i>El prop√≥sito de la publicaci√≥n es familiarizar a los trabajadores de ingenier√≠a con una de las √°reas de r√°pido desarrollo en la industria moderna de la tecnolog√≠a de la informaci√≥n.</i> <br><a name="habracut"></a><br><h3>  Pr√≥logo </h3><br>  La automatizaci√≥n de las actividades de dise√±o y liquidaci√≥n en la pr√°ctica de la ingenier√≠a tiene una historia larga y bastante rica.  Volviendo al pasado relativamente reciente, es suficiente recordar puntajes, aritm√≥metros mec√°nicos y reglas de c√°lculo.  Un poco m√°s tarde, las calculadoras electr√≥nicas, que hasta el d√≠a de hoy tienen un uso generalizado, han entrado en la pr√°ctica de c√°lculo.  Todos estos dispositivos est√°n destinados a facilitar la implementaci√≥n de una variedad de c√°lculos, una proporci√≥n significativa de los cuales recae en las actividades de dise√±o de los ingenieros. <br><br><img src="https://habrastorage.org/webt/di/yx/p0/diyxp0j2nelcfde-92gqzu8tfrq.jpeg" width="40%" align="right">  Un paso significativo hacia la automatizaci√≥n de las actividades de liquidaci√≥n fue la aparici√≥n de computadoras electr√≥nicas (computadoras), cuyas capacidades hicieron posible no solo realizar c√°lculos, sino tambi√©n controlar los flujos de c√°lculos y datos necesarios compilando programas en lenguajes de programaci√≥n especializados: Autocode (o Assembler), Algol, Fortran y otros  La programaci√≥n ha cambiado fundamentalmente la aplicabilidad de los m√©todos matem√°ticos de √°lgebra, geometr√≠a, m√©todos num√©ricos, teor√≠a de probabilidad, investigaci√≥n operativa, matem√°tica discreta, programaci√≥n lineal y muchos otros que se han desarrollado durante siglos.  El aumento en la productividad de la computadora (velocidad y tama√±o de la memoria) con la expansi√≥n simult√°nea de la gama de dispositivos perif√©ricos: entrada y salida de texto y datos gr√°ficos, unidades de almacenamiento de informaci√≥n a largo plazo, as√≠ como el desarrollo intensivo de sistemas operativos, compiladores de lenguaje de programaci√≥n tuvo un impacto significativo en el papel cambiante de las computadoras en la ingenier√≠a pr√°ctica  La soluci√≥n de los problemas de c√°lculo individuales comenz√≥ a ser reemplazada gradualmente por la implementaci√≥n de las etapas completas del ciclo del proyecto, lo que dio lugar al concepto de dise√±o asistido por computadora de acuerdo con la siguiente definici√≥n. <br><br>  <font color="#0000aa"><i>Sistema de <b>dise√±o asistido por computadora</b> : un sistema automatizado que implementa tecnolog√≠a de informaci√≥n para funciones de dise√±o, es un sistema organizativo y t√©cnico dise√±ado para automatizar el proceso de dise√±o, que consta de personal y un conjunto de medios t√©cnicos, de software y otros medios para automatizar sus actividades.</i></font>  <font color="#0000aa"><i>Tambi√©n para la designaci√≥n de tales sistemas, el acr√≥nimo <b>CAD es</b> ampliamente utilizado</i> .</font> <br><br>  El objetivo principal de CAD es aumentar la eficiencia de la ingenier√≠a: reducir la complejidad y el tiempo de dise√±o, garantizar soluciones y documentaci√≥n de dise√±o de alta calidad, minimizar el modelado y prueba a gran escala de prototipos, y reducir el costo de preparaci√≥n de la producci√≥n. <br><br>  En la pr√°ctica moderna de la ingenier√≠a, los siguientes sistemas CAD son los m√°s utilizados: <br><br><img src="https://habrastorage.org/webt/qa/nt/iv/qantiv1yp3yn1elhbi4n3izohj4.jpeg"><br><br>  El contenido de esta publicaci√≥n se limita solo a cuestiones relacionadas con el √°rea tem√°tica de equipos electr√≥nicos CAD en placas de circuitos impresos. <br>  En los a√±os 1948-1950, William Shockley cre√≥ la teor√≠a de la uni√≥n pn y un transistor plano, y el primer transistor se fabric√≥ el 12 de abril de 1950.  En 1954, Texas Instruments lanz√≥ el primer transistor de silicio.  El proceso plano basado en silicio se ha convertido en la tecnolog√≠a principal para la producci√≥n de transistores y circuitos integrados. <br><br><img src="https://habrastorage.org/webt/ha/lv/jm/halvjmww23s5pbzxprl5p4sfyh8.jpeg" align="right" width="40%">  Por su colaboraci√≥n en el desarrollo del primer transistor operacional del mundo en 1948, John Bardin, William Shockley y Walter Brattain compartieron el Premio Nobel de 1956.  La formaci√≥n y el desarrollo de la tecnolog√≠a para la producci√≥n industrial de dispositivos semiconductores ha determinado una tendencia al alza a largo plazo y estable en el grado de integraci√≥n de componentes electr√≥nicos, la transici√≥n a una base de elementos semiconductores ha ampliado significativamente el alcance de la aplicaci√≥n de dispositivos electr√≥nicos con un aumento dram√°tico en su grado de integraci√≥n y, como resultado, la complejidad funcional. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/su/k-/ur/suk-urhsf4u4ut7rtws7iuy1afu.jpeg" width="90%"></div><br>  La expansi√≥n en el rango de aplicabilidad de los dispositivos electr√≥nicos tambi√©n fue facilitada por el progreso en la tecnolog√≠a para la producci√≥n de placas de circuito impreso, que tienen una alta confiabilidad de las conexiones el√©ctricas y la resistencia mec√°nica, que es un requisito prioritario para los productos electr√≥nicos m√≥viles y estacionarios. <br><br>  Se considera que el "cumplea√±os" de las placas de circuito impreso es 1902, cuando el inventor, el ingeniero alem√°n Albert Parker Hansen, present√≥ una solicitud en la oficina de patentes de su pa√≠s natal. <br><br>  La placa de circuito de Hansen era una imagen estampada o cortada en una l√°mina de bronce (o cobre).  La capa conductora resultante se peg√≥ sobre un papel diel√©ctrico impregnado con parafina.  Incluso entonces, cuidando una mayor densidad de conductores, Hansen peg√≥ la l√°mina en ambos lados, creando una placa de circuito impreso de doble cara.  El inventor tambi√©n us√≥ agujeros de conexi√≥n a trav√©s de la placa de circuito impreso.  Las obras de Hansen contienen descripciones de la creaci√≥n de conductores utilizando tintas de galvanoplastia o conductivas, que son metal en polvo mezclado con un soporte adhesivo. <br><br>  <font color="#0000aa"><i><b>Una placa de circuito impreso (PCB)</b> es una placa diel√©ctrica en la superficie o en cuyo volumen se forman los circuitos conductores de electricidad de un circuito electr√≥nico.</i></font>  <font color="#0000aa"><i>La placa de circuito impreso est√° dise√±ada para la conexi√≥n el√©ctrica y mec√°nica de varios componentes electr√≥nicos.</i></font>  <font color="#0000aa"><i>Los componentes electr√≥nicos en la placa de circuito impreso est√°n conectados por sus hallazgos a los elementos del patr√≥n conductor, generalmente mediante soldadura.</i></font> <br><br>  Estas tendencias en el desarrollo de circuitos y el dise√±o de REA requirieron cambios fundamentales en los enfoques de organizaci√≥n de procesos para crear productos electr√≥nicos de alta complejidad funcional y de dise√±o, lo que estimul√≥ la aparici√≥n de sistemas industriales para el dise√±o automatizado de equipos electr√≥nicos. <br><br>  En las primeras etapas del desarrollo de CAD REA, los principales clientes eran empresas: creadores de sistemas inform√°ticos complejos, cuyos dise√±adores generales comenzaron a organizar unidades CAD especializadas en la estructura de sus oficinas de dise√±o. <br><br><img src="https://habrastorage.org/webt/ww/ss/di/wwssdit8c-0xlddy5t6lkwndfsm.jpeg"><br><br><img src="https://habrastorage.org/webt/vb/uj/pz/vbujpznvuq5dvr3thshexgaxabm.jpeg"><br><br><img src="https://habrastorage.org/webt/qy/qh/eb/qyqheb2plbz3w6czg9swpddrhww.jpeg"><br><br><img src="https://habrastorage.org/webt/yu/mi/d6/yumid6ma9hntw-31ynshhel9pds.jpeg" align="right">  La creaci√≥n de CAD REA requiri√≥ el uso de m√©todos y algoritmos matem√°ticos efectivos para resolver problemas clave de s√≠ntesis estructural y param√©trica de dispositivos dise√±ados.  Los investigadores de las principales universidades participaron en el desarrollo del aparato matem√°tico correspondiente: la Universidad Estatal de Mosc√∫, la Universidad Estatal de Leningrado, el Instituto de F√≠sica y Tecnolog√≠a de Mosc√∫, el Instituto de F√≠sica de Ingenier√≠a de Mosc√∫, el Instituto de Ingenier√≠a El√©ctrica de Mosc√∫, el Instituto de Matem√°ticas y Tecnolog√≠a de Mosc√∫, el Instituto de Ingenier√≠a de Aviaci√≥n de Mosc√∫, el Instituto de Econom√≠a y Tecnolog√≠a de Mosc√∫, LETI y muchos otros, as√≠ como los institutos polit√©cnicos de las ciudades: Kaunas, Kiev, Lviv.  Para integrar recursos y coordinar el desarrollo de CAD REA, el Ministerio de Industria de Radio de la URSS llev√≥ a cabo los programas de sucursal RAPIR y PRAM, destinados a crear paquetes de software compatibles con la informaci√≥n para el dise√±o asistido por computadora. <br><br>  Los siguientes cient√≠ficos hicieron una contribuci√≥n significativa a la teor√≠a y pr√°ctica de CAD REA en particular: <br><br>  <b>Abraitis Ludvikas Blazhevich</b> <b><br></b>  <b>Bazilevich Roman Petrovich</b> <b><br></b>  <b>Vermishev Yuri Khristoforovich</b> <b><br></b>  <b>Zaitseva Zhanna Nikolaevna</b> <b><br></b>  <b>Markarov Yuri Karpovich</b> <b><br></b>  <b>Matyukhin Nikolay Yakovlevich</b> <b><br></b>  <b>Norenkov Igor Petrovich</b> <b><br></b>  <b>Petrenko Anatoly Ivanovich</b> <b><br></b>  <b>Ryabov Gennady Georgievich</b> <b><br></b>  <b>Ryabov Leonid Pavlovich</b> <b><br></b>  <b>Selyutin Victor Abramovich</b> <b><br></b>  <b>Tetelbaum Alexander Yakovlevich</b> <b><br></b>  <b>Shiro Gennady Eduardovich</b> <b><br></b>  <b>Stein Mark Eliozarovich</b> <br>  y muchos otros <br><br><h3>  La estructura y las etapas principales del dise√±o de CEA </h3><br>  El equipo electr√≥nico moderno se implementa en los niveles de la jerarqu√≠a de dise√±o que se muestra en la figura a continuaci√≥n.  Para todos los niveles de la jerarqu√≠a, se utilizan herramientas de dise√±o asistidas por computadora apropiadas, como CAD BIS / VLSI, placas de circuitos impresos, bloques y gabinetes. <br><br><img src="https://habrastorage.org/webt/0t/r6/g5/0tr6g57ebel0zom6mbt6huxwpmo.jpeg"><br><br>  Adem√°s, nos restringimos a los problemas del dise√±o asistido por computadora de elementos de reemplazo t√≠picos (Nivel I).  El ciclo completo de dise√±o de dispositivos electr√≥nicos de nivel I incluye los siguientes pasos principales: <br><br><ul><li>  Desarrollo de un diagrama de circuito el√©ctrico (E3) de un dispositivo electr√≥nico. </li><li>  Simulaci√≥n digital a anal√≥gica de un circuito de dispositivo. </li><li>  Colocaci√≥n (disposici√≥n) de componentes electr√≥nicos y conectores externos en una placa de circuito impreso.  Optimizaci√≥n de la disposici√≥n de los componentes para minimizar las longitudes de las conexiones el√©ctricas propuestas, garantizar una disipaci√≥n de calor uniforme, crear un entorno electromagn√©tico aceptable para la transmisi√≥n de se√±ales sin distorsi√≥n. </li><li>  Colocaci√≥n (rastreo) de conexiones el√©ctricas entre los terminales equipotenciales de los componentes colocados de acuerdo con las reglas de dise√±o especificadas que rigen el ancho de las conexiones, los espacios m√≠nimos permitidos con otros elementos del circuito impreso, asegurando los requisitos de rendimiento y la inmunidad al ruido. </li><li>  Monitoreo de la conformidad de la estructura del circuito impreso con el circuito el√©ctrico original y las limitaciones tecnol√≥gicas de producci√≥n. </li><li>  Emisi√≥n de documentaci√≥n de dise√±o y producci√≥n. </li><li>  Monitoreo de la integridad de los datos de dise√±o, seguimiento de los cambios realizados, intercambio de informaci√≥n de dise√±o con otros sistemas automatizados. </li></ul><br><h4>  Desarrollo de un diagrama de circuito el√©ctrico (E3) </h4><br>  Circuito el√©ctrico: una imagen gr√°fica utilizada para transmitir la estructura de un dispositivo electr√≥nico utilizando designaciones gr√°ficas y alfanum√©ricas condicionales.  Incluye s√≠mbolos gr√°ficos (UGO) de componentes electr√≥nicos y las conexiones entre sus conclusiones. <br><br><img src="https://habrastorage.org/webt/v1/q4/rr/v1q4rr2xjupf8aths3t35qe_l1s.jpeg"><br><br>  Se puede presentar un diagrama de circuito en una o m√°s hojas de dibujo, mientras que el circuito no regula la disposici√≥n mutua (f√≠sica) de los componentes electr√≥nicos.  Todos los componentes en el diagrama y las conexiones tienen asignados identificadores √∫nicos (n√∫mero de componente en el diagrama, nombre del circuito, etc.).  Para aumentar la legibilidad del circuito, se utilizan objetos gr√°ficos compactos: buses y conectores. <br><br>  El desarrollo de circuitos el√©ctricos se lleva a cabo utilizando bibliotecas previamente preparadas y certificadas de s√≠mbolos gr√°ficos convencionales de componentes electr√≥nicos para cumplir con los requisitos de GOST. <br><br><h4>  Simulaci√≥n l√≥gica de dispositivos digitales. </h4><br>  El modelado l√≥gico es una de las formas m√°s comunes de probar las propiedades conductuales y funcionales de los dispositivos digitales dise√±ados y tiene como objetivo reducir los costos asociados con la creaci√≥n y prueba de prototipos.  La estructura de un dispositivo digital para modelar se describe en uno de los lenguajes comunes para describir equipos electr√≥nicos: VHDL y (o) Verilog, y los valores de se√±al en las conexiones y la din√°mica de sus cambios a lo largo del tiempo se muestran en forma de diagramas gr√°ficos de tiempo. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/v6/5e/9q/v65e9q0v7nqih1ug36zaex4xwma.jpeg" width="90%"></div><br>  Las herramientas de software modernas admiten los modos de modelado l√≥gico de dispositivos digitales as√≠ncronos y s√≠ncronos en un alfabeto de valores m√∫ltiples de posibles valores de se√±al.  Se permite simular y analizar la operaci√≥n conjunta del hardware del dispositivo digital y el software (firmware) como parte de este dispositivo, lo que garantiza la integridad y la integridad de los resultados de la simulaci√≥n. <br><br><h4>  Simulaci√≥n de dispositivos anal√≥gicos. </h4><br>  El modelado de dispositivos anal√≥gicos le permite analizar modos de funcionamiento y evaluar los par√°metros del circuito sin hacer sus muestras de prueba. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/_z/el/dk/_zeldkqydqs3xmru8ogjiyxecjm.jpeg" width="90%"></div><br>  Actualmente, los siguientes tipos de simulaci√≥n de dispositivos anal√≥gicos est√°n muy extendidos: <br><br><ul><li>  An√°lisis del circuito de corriente continua y alterna. </li><li>  An√°lisis de funciones transitorias y de transferencia </li><li>  An√°lisis de ruido y estabilidad </li><li>  An√°lisis de temperatura cuando la temperatura de operaci√≥n cambia </li><li>  An√°lisis param√©trico al cambiar los par√°metros de modelos de componentes electr√≥nicos (transistores, diodos, condensadores, resistencias, fuentes funcionales, etc.) </li></ul><br><h4>  Colocaci√≥n de componentes electr√≥nicos. </h4><br>  Colocar (organizar) componentes y conectores electr√≥nicos en una placa de circuito impreso es una tarea compleja, cuya soluci√≥n requiere compromisos en los siguientes criterios principales: <br><br><ul><li>  Disposici√≥n de los componentes de conformidad con las normas establecidas a la distancia m√≠nima permitida entre sus alojamientos y conclusiones. </li><li>  Minimizar la longitud total de las conexiones planificadas para la implementaci√≥n, teniendo en cuenta los requisitos de velocidad e inmunidad al ruido (pares diferenciales, grupos funcionalmente conectados, circuitos de sincronizaci√≥n). </li><li>  Asegurar una distribuci√≥n uniforme de la densidad de compuestos en la placa de circuito impreso. </li><li>  Contabilizaci√≥n de la disipaci√≥n de calor y la radiaci√≥n electromagn√©tica de componentes electr√≥nicos. </li></ul><br>  Para evaluar la calidad de la colocaci√≥n de componentes electr√≥nicos en una placa de circuito impreso, en particular, se utilizan estimaciones asociadas con el an√°lisis de la densidad de distribuci√≥n de los compuestos requeridos o el modelo de "vectores de fuerza", indicando para cada componente la direcci√≥n hacia su mejor huella en la placa. <br><br><img src="https://habrastorage.org/webt/uh/qq/br/uhqqbrqgvksehqak6k9tmj25-hw.jpeg"><br><br><h4>  Rastreo de conexiones el√©ctricas </h4><br>  El rastreo de conexiones es una etapa clave en el dise√±o de equipos electr√≥nicos; resuelve el problema de colocar conexiones en capas de una placa de circuito impreso entre salidas equipotenciales de componentes, teniendo en cuenta las reglas y restricciones especificadas, siendo las principales restricciones en el ancho de los conductores y los espacios m√≠nimos permitidos entre los elementos de cableado impresos.  Los indicadores de rendimiento de los m√©todos de rastreo aplicados son la integridad del circuito el√©ctrico, la longitud total m√≠nima de las conexiones construidas, el n√∫mero de capas utilizadas y las transiciones entre capas. <br><br>  Actualmente, en la pr√°ctica, los siguientes tres m√©todos (modos) de rastreo de placas de circuito impreso son ampliamente utilizados: <br><ol><li>  El dise√±ador realiza el trazado manual dibujando un patr√≥n de conductores en el dibujo del tablero. </li><li>  El seguimiento autom√°tico se implementa mediante programas especializados que realizan conductores en capas.  Los resultados est√°n disponibles para los dise√±adores para posteriores ajustes manuales y mejoras. </li><li>  El rastreo interactivo es una combinaci√≥n de modos de rastreo manual y autom√°tico.  En este caso, el dise√±ador establece las condiciones para rastrear todas o parte de las conexiones requeridas, y el software realiza operaciones de rastreo en las condiciones dadas. </li></ol><br>  Teniendo en cuenta el hecho de que los resultados del rastreo autom√°tico son muy cr√≠ticos en el dise√±o asistido por computadora, a continuaci√≥n se proporcionan descripciones (en una forma bastante general) de algoritmos comunes para resolver este problema. <br><br>  <b>Algoritmo de onda de seguimiento autom√°tico</b> <br><br>  La primera descripci√≥n del algoritmo de onda para rastrear conexiones en placas de circuito impreso se public√≥ a principios de los a√±os 60 (Lee, CY, Un algoritmo para conexiones de ruta y sus aplicaciones, Transacciones IRE en computadoras electr√≥nicas, vol. EC-10, n√∫mero 2, pp. 364-365, 1961).  La simplicidad de este algoritmo fue el incentivo para la implementaci√≥n de muchas herramientas de software relevantes. <br><br>  En cada iteraci√≥n, el algoritmo busca y forma una conexi√≥n de un ancho dado entre dos puntos dados en el plano, teniendo en cuenta los obst√°culos existentes.  Para realizar estas funciones, se utiliza el llamado campo de trabajo discreto (DRP): una matriz num√©rica bidimensional, cuyas celdas muestran las secciones correspondientes de la placa de circuito impreso con dimensiones iguales al ancho del conductor, aumentadas por el tama√±o del espacio permitido.  Esto garantiza que dos conductores ubicados en celdas adyacentes siempre tengan el espacio libre requerido entre sus bordes.  Las celdas DRP prohibidas para colocar conexiones est√°n marcadas con etiquetas especiales. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/3p/aw/im/3pawimx-msprhtjwybnv7h8lokc.jpeg" width="90%"></div><br>  La b√∫squeda de la conexi√≥n se realiza mediante la asignaci√≥n secuencial de <i>1-2-3 ...</i> etiquetas num√©ricas a las celdas DRP vecinas (no est√° prohibido establecer la conexi√≥n), comenzando con una de las conectadas ( <b>"I"</b> ) y hasta la segunda ( <b>"P"</b> ).  En el caso en que se alcanza la segunda celda conectada, comienza la formaci√≥n de la conexi√≥n encontrada en base a la selecci√≥n secuencial de pares de celdas vecinas en la secuencia de c√≥digo <i>... 3-2-1-3-2-1 ...</i> <br><br>  La conexi√≥n construida se muestra en el DRP con un nuevo conjunto de celdas prohibidas para establecer conexiones y luego el procedimiento descrito se repite para el siguiente par de puntos, etc. <br><br>  <b>M√©todos de trazado geom√©trico</b> <br><br>  Los m√©todos de rastreo geom√©trico (basado en la forma) son la pr√≥xima generaci√≥n despu√©s de la generaci√≥n de ondas de algoritmos de rastreo de PCB y grandes circuitos integrados. <br><br>  Estos m√©todos funcionan con modelos geom√©tricos de objetos de circuitos impresos (contactos, conductores, etc.), buscando y colocando conexiones en un laberinto existente de recursos libres. <br><br>  Los algoritmos de esta clase resuelven el problema de establecer cada conexi√≥n tambi√©n en dos etapas: buscar una posible conexi√≥n y establecerla. <br><br>  La b√∫squeda de la conexi√≥n se lleva a cabo mediante la distribuci√≥n secuencial de muestras rectangulares ( <b>"I"</b> - la muestra inicial) a trav√©s de las secciones continuas de los recursos de rastreo disponibles - hasta que el objeto geom√©trico <b>"P" se</b> encuentra (o se agotan todos los recursos).<font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Cada muestra formada es una fuente para la formaci√≥n de tres muestras generadas a lo largo de sus bordes (e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">N</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> ). </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">El camino encontrado se define como una secuencia de pares de muestras generadas y generadas </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">( </font></font><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"></font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">18</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">16</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">14</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">12</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">10</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">8</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2 </font></font></sub> <b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">I</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> ) </font></font><br><br><img src="https://habrastorage.org/webt/d8/cc/vc/d8ccvcmlp6gkeutymu0diby0dae.jpeg"><br><br> <b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">M√©todos de rastreo topol√≥gico</font></font></b> <br><br>         ,       (       )       : , ,    ,    .. <br><br>         ,   ,       <b>‚Äú‚Äù</b>     ,       <b>‚Äú‚Äù</b> . <br>       ,      : <br> ( <b></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">12</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">11</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">10</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">9</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">8</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">7</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">6</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">5</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">4</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">3</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">1 </font></font></sub> <b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">I</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> ). </font></font><br><br><img src="https://habrastorage.org/webt/fc/bv/jw/fcbvjwylhw06m1bcxvlsiuwjf7k.jpeg"><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Las descripciones presentadas de los algoritmos de rastreo se simplifican y se aplican solo a las estructuras de capa √∫nica m√°s simples. En la pr√°ctica, las implementaciones de software de estos algoritmos proporcionan la capacidad de rastrear placas de circuitos impresos multicapa utilizando uniones metalizadas entre capas, observando una amplia gama de restricciones en el ancho de los conductores y los espacios m√≠nimos permitidos entre todos los elementos de la placa de circuito impreso.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">El uso generalizado de dispositivos electr√≥nicos en instrumentaci√≥n, la industria inform√°tica, la industria aeroespacial y los electrodom√©sticos impone requisitos cada vez m√°s estrictos sobre la calidad y las propiedades electrof√≠sicas de las placas de circuito impreso formadas durante el enrutamiento de las conexiones en la placa. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Hoy, los siguientes requisitos adicionales para los m√©todos de rastreo son cada vez m√°s cr√≠ticos:</font></font><br><br><ul><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Realizaci√≥n de compuestos de alta densidad. </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Proporciona alta velocidad y sincronizaci√≥n al transmitir se√±ales. </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Garant√≠as de inmunidad al ruido de las se√±ales en las conexiones. </font></font></li></ul><br><h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Documentaci√≥n para dise√±os de dispositivos electr√≥nicos. </font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">La etapa final en el dise√±o de dispositivos electr√≥nicos es la publicaci√≥n de la documentaci√≥n del proyecto, incluida la documentaci√≥n de dise√±o y los datos para la fabricaci√≥n de placas de circuito impreso. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Documentaci√≥n de dise√±o (CD): documentos gr√°ficos y de texto que determinan la composici√≥n y estructura del producto, contienen los datos necesarios para su fabricaci√≥n, control y operaci√≥n. Incluyen la especificaci√≥n, el diagrama el√©ctrico, el dibujo de ensamblaje de la placa, la lista de elementos, la lista de productos comprados, las especificaciones t√©cnicas, el programa de prueba y la metodolog√≠a, y otros de acuerdo con los requisitos de GOST.</font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/ws/z-/r6/wsz-r68vtuwzttejpah7jvijfxo.jpeg" width="90%"></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Los datos sobre la fabricaci√≥n de placas de circuito impreso son generados por software y contienen la informaci√≥n necesaria para la fabricaci√≥n de fotomascaras y perforaciones. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Los formatos de presentaci√≥n para estos datos est√°n unificados (Gerber, ODB ++) y son </font></font><i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">est√°ndares de facto</font></font></i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> cuando se transmiten los resultados al fabricante.</font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/j2/tr/wd/j2trwdwgenpmfkkuq91wuyx7m6s.jpeg" width="90%"></div><br><h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Ciclo de dise√±o CEA de extremo a extremo </font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Desde el punto de vista de los usuarios (es decir, desarrolladores de equipos electr√≥nicos), CAD REA es un producto de software cuyas propiedades de consumo se eval√∫an de acuerdo con los siguientes criterios principales: </font></font><br><br><ul><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Soporte para el ciclo de dise√±o CEA de extremo a extremo mediante herramientas de automatizaci√≥n. </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> La funcionalidad de subsistemas individuales (modelado, conexiones de rastreo, etc.). </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Apertura del sistema para su integraci√≥n con otros medios de automatizaci√≥n en las mismas √°reas tem√°ticas o relacionadas. </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Documentaci√≥n de usuario detallada y de alta calidad. </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Soporte t√©cnico a usuarios de empresas que desarrollan productos de software. </font></font></li></ul><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> En esta serie de requisitos, el requisito principal es, por regla general, la posibilidad de construir un ciclo de dise√±o de extremo a extremo, desde la emisi√≥n de especificaciones t√©cnicas para un proyecto hasta la obtenci√≥n de documentaci√≥n y datos de dise√±o para la fabricaci√≥n de un producto. </font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/ni/do/di/nidodiocfu8e2adfecthsduu95g.jpeg" width="90%"></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">El contenido del ciclo de extremo a extremo est√° determinado por un conjunto de etapas del proyecto, ejecutadas secuencialmente sobre la base de un solo modelo de informaci√≥n del proyecto. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Este enfoque garantiza la compatibilidad de los datos de dise√±o y la posibilidad de un dise√±o iterativo del producto, es decir, la reanudaci√≥n del trabajo de dise√±o desde la etapa inicial o una de las etapas intermedias con cambios en las especificaciones de dise√±o. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Un ejemplo de CAD REA de dise√±o ruso, que proporciona la automatizaci√≥n de las principales etapas del dise√±o de dispositivos electr√≥nicos, es el producto de software EREMEX Delta Design: </font></font><br><br><img src="https://habrastorage.org/webt/ky/xc/mv/kyxcmvtc2i9-xg1dznsw63llali.jpeg"><br><br><img src="https://habrastorage.org/webt/wq/sa/bj/wqsabj6yjltlcazneunhenbyjfo.jpeg" width="40%" align="right"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">en muchos casos, las compa√±√≠as de equipos electr√≥nicos organizan ciclos de dise√±o de extremo a extremo basados ‚Äã‚Äãen la integraci√≥n de CAD REA compatible con la informaci√≥n de diferentes fabricantes, cuyo mercado actual es suficiente diversa</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Concluyendo la discusi√≥n de temas relacionados con la automatizaci√≥n del dise√±o de equipos electr√≥nicos, cabe se√±alar que esta √°rea de actividad actualmente contin√∫a desarroll√°ndose de manera bastante intensa. </font><font style="vertical-align: inherit;">A corto plazo, debemos esperar la aparici√≥n de nuevos m√©todos y enfoques para resolver problemas de dise√±o asistido por computadora.</font></font></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/439572/">https://habr.com/ru/post/439572/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../439562/index.html">Configure el cl√∫ster Kubernetes HA en metal desnudo con kubeadm. Parte 1/3</a></li>
<li><a href="../439564/index.html">Aplicaci√≥n pr√°ctica de la transformaci√≥n del √°rbol AST utilizando Putout como ejemplo</a></li>
<li><a href="../439566/index.html">Por qu√© es importante la documentaci√≥n de SRE. Parte 3</a></li>
<li><a href="../439568/index.html">SSD basados ‚Äã‚Äãen QLC: ¬øun asesino del disco duro? No realmente</a></li>
<li><a href="../439570/index.html">Magia de IPython para editar etiquetas de celda de Jupyter</a></li>
<li><a href="../439574/index.html">Protocolo SmartCard I2C. Intercambie comandos APDU a trav√©s de la interfaz I2C</a></li>
<li><a href="../439576/index.html">Una amplia descripci√≥n de las entrevistas de Python. Consejos y trucos</a></li>
<li><a href="../439578/index.html">A la cuesti√≥n de las transformaciones y otras operaciones.</a></li>
<li><a href="../439580/index.html">Hacer que Git para Windows funcione en ReactOS</a></li>
<li><a href="../439584/index.html">Proyecto Lenergy como un replanteamiento de las fuentes de alimentaci√≥n port√°tiles.</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>