{
    "title": "나노 스케일 공정에서의 컴퓨팅 시스템 신뢰성 향상",
    "date": "2014-08-28T00:00:00Z",
    "link": "https://cs.kaist.ac.kr/board/view?bbs_id=news&bbs_sn=6343&page=19&skey=subject&svalue=&menu=83",
    "content": "[김순태 교수]\n반도체의 성능과 집적도를 높이고 전력소모를 감소시키기 위해 반도체 생산공정은 점점 더 미세화되고 있고 이로 인해 트랜지스터의 크기, 공급 및 문턱 전압(supply voltage, threshold voltage)은 점점 더 작아지고 있다. 이와 동시에 마이크로프로세서와 메모리 시스템에는 더 많은 트랜지스터들이 성능향상을 위해 사용되고 있다. 그러나 이러한 경향은 트랜지스터를 여러 종류의 에러에 대해 더욱 취약하게 만들게 되어 결과적으로 컴퓨팅 시스템의 신뢰성을 크게 떨어뜨리게 된다. 트랜지스터에서 발생하는 에러는 크게 일시적 에러(Transient error)와 영구적 에러(Permanent error)로 나눌 수 있다. 일시적 에러는 우주로부터 날아오는 중성자와 반도체 패키징 재료에서 방출되는 알파 입자 등이 트랜지스터와 충돌하여 메모리 셀에 저장되어 있는 값을 변경시키거나 조합회로의 출력 값을 변경시킬 때 발생한다. 영구적 에러는 공정변이(process variation) 및 마모현상(wear-out)에 의해 발생하게 되는데 이로 인해 컴퓨팅 시스템의 수율 및 수명이 줄어들게 된다. 그러므로, 반도체 산업의 지속적인 성장을 위해서는 트랜지스터가 에러에 취약하게 된 상황에서도 고 신뢰성 컴퓨팅 시스템을 설계할 수 있는 기술이 반드시 필요하게 된다. 본 연구실에서는 나노 스케일 공정에서 컴퓨팅 시스템의 신뢰성을 향상시킬 수 있는 저비용 프로세서 아키텍처, 메모리 시스템 그리고 소프트웨어 설계에 관한 연구를 진행하고 있다.\n[Research Highlight]\nAccess-time Variation Insensitive Level-1 Caches [1]\n공정이 점점 더 미세화될수록 공정 변이(process variation)는 점점 더 커지게 되고 이는 결국 마이크로프로세서 각 구성요소의 신뢰성 및 수율(yield)을 크게 떨어뜨리게 된다. 특히, 캐시(cache) 메모리를 구성하는 SRAM(Static Random Access Memory) cell은 공정변이에 매우 취약하다. SRAM cell에서의 공정변이로 인해 캐시 메모리에서는 읽기 오류(read failure), 쓰기 오류(write failure), 그리고 접근 시간 오류(access time failure)가 발생할 수 있다. 위 세 오류 모델 중, 접근시간오류의 발생률이 다른 오류에 비해 매우 크다. 특히, 미세공정에 따라 공정변이가 심화될수록 접근시간오류 발생률은 급격히 증가하기 때문에 이를 효과적으로 해결할 수 있는 기술이 반드시 필요하다. 본 연구에서는 접근시간오류 발생률에 영향을 받지 않는 L1 캐시 구조(AVICA)를 개발하였다. AVICA L1 캐시 구조는 비대칭 파이프라이닝(asymmetric pipelining)과 가상 멀티뱅킹(Pseudo multi-banking)이라는 두 개념을 도입하여 설계되었다. 비대칭 파이프라이닝을 통해 접근시간오류 문제를 해결하고 가상 멀티뱅킹을 통해 비대칭 파이프라이닝이 초래하는 시스템 성능감소를 최소화한다. 이와 더불어 AVICA L1 캐시로 인한 시스템 성능 감소를 최소화하기 위해 간단한 아키텍처적 기법을 개발하였다.\n[Reference]\n1. Seokin Hong and Soontae Kim. AVICA: An Access-time Variation Insensitive L1 Cache Architecture. Design Automation and Test in Europe Conference (DATE’13), March 18∼22, 2013, Grenoble, France (Best Paper Award).",
    "tag": "csweb.news",
    "id": 728
}