---
{"dg-publish":true,"permalink":"/microelectronics-failure-analysis-desk-reference-7th-edition/section-1-failure-analysis-process-and-management/3/"}
---


*Susan Xia Li*
*Cypress Semiconductor, San Jose, California, USA*

原文标题：Chip-Scale Packaging and Its Failure Analysis Challenges

*翻译整理：Ernest Liu，mail to : 2020022102@szjm.edu.cn*

# 摘要 Abstract

芯片级封装 (CSPs) 自从 90 年代初问世以来，就成为了电子行业最重要和最成功的发展趋势之一。CSPs 因为具有诸多优势，而受到了电子行业的青睐。它们不仅体积小、封装厚度小、重量轻，而且组装过程相对简单，总制造成本较低，电气性能也有所提升。与传统的引线框架封装相比，CSPs 的封装尺寸更小，非常适合那些需要更好地利用 PCB 板子空间的应用，例如手机、智能设备、笔记本电脑和数码相机等。

CSPs 封装尺寸的减小，给这种类型封装的失效分析带来了挑战。例如，对于 FBGA（细球栅阵列）封装的 CSPs，为了保持器件的功能在随后的故障隔离中仍然可以工作，需要进行精密的化学开盖。而对于 WLCSP（晶圆级 CSP）形式的 CSPs，类似裸片的器件，使分析人员在使用传统的 FA 工具进行常规的失效分析工作时遇到了新的困难。这些只是在对 CSPs 器件进行失效分析时可能遇到的一些挑战。本文将介绍 CSPs 及其应用的概况，并揭示在对 CSPs 进行失效分析时面临的一些挑战，特别是对于具有特殊封装结构的 CSPs，比如堆叠芯片的多芯片封装 (MCP) 和晶圆级 CSPs。最后，将分享一些如何克服这些挑战的解决方案和最佳实践，并展示一些案例研究，以演示如何成功地完成对 CSPs 的失效分析工作。

# Introduction


# Failure Analysis Challenges



# Corresponding Solutions and Best Practices

## Precision Decapsulation


## Access to the Failing Die in Multi-Chip Package


### Extraction and Repackaging


### Milling and Re-Wire Bonding


## IR Inspection on Wafer Level CSPs

# Case Study I


# Case Study II


# Case Study III


# New Challenges


# Summary


# Acknowledgements


# References
