/***************************************************************************
 *             __________               __   ___.
 *   Open      \______   \ ____   ____ |  | _\_ |__   _______  ___
 *   Source     |       _//  _ \_/ ___\|  |/ /| __ \ /  _ \  \/  /
 *   Jukebox    |    |   (  <_> )  \___|    < | \_\ (  <_> > <  <
 *   Firmware   |____|_  /\____/ \___  >__|_ \|___  /\____/__/\_ \
 *                     \/            \/     \/    \/            \/
 * This file was automatically generated by headergen, DO NOT EDIT it.
 * headergen version: 3.0.0
 * atj213x version: 1.1
 * atj213x authors: Marcin Bukat
 *
 * Copyright (C) 2015 by the authors
 *
 * This program is free software; you can redistribute it and/or
 * modify it under the terms of the GNU General Public License
 * as published by the Free Software Foundation; either version 2
 * of the License, or (at your option) any later version.
 *
 * This software is distributed on an "AS IS" basis, WITHOUT WARRANTY OF ANY
 * KIND, either express or implied.
 *
 ****************************************************************************/
#ifndef __HEADERGEN_REGS_GPIO_H__
#define __HEADERGEN_REGS_GPIO_H__

#define GPIO_AOUTEN         (*(volatile uint32_t *)GPIO_AOUTEN_ADDR)
#define GPIO_AOUTEN_ADDR    (0xb01c0000 + 0x0)

#define GPIO_BOUTEN         (*(volatile uint32_t *)GPIO_BOUTEN_ADDR)
#define GPIO_BOUTEN_ADDR    (0xb01c0000 + 0xc)

#define GPIO_AINEN      (*(volatile uint32_t *)GPIO_AINEN_ADDR)
#define GPIO_AINEN_ADDR (0xb01c0000 + 0x4)

#define GPIO_BINEN      (*(volatile uint32_t *)GPIO_BINEN_ADDR)
#define GPIO_BINEN_ADDR (0xb01c0000 + 0x10)

#define GPIO_ADAT       (*(volatile uint32_t *)GPIO_ADAT_ADDR)
#define GPIO_ADAT_ADDR  (0xb01c0000 + 0x8)

#define GPIO_BDAT       (*(volatile uint32_t *)GPIO_BDAT_ADDR)
#define GPIO_BDAT_ADDR  (0xb01c0000 + 0x14)

#define GPIO_MFCTL0                                 (*(volatile uint32_t *)GPIO_MFCTL0_ADDR)
#define GPIO_MFCTL0_ADDR                            (0xb01c0000 + 0x18)
#define BP_GPIO_MFCTL0_RESERVED31_25                25
#define BM_GPIO_MFCTL0_RESERVED31_25                0xfe000000
#define BF_GPIO_MFCTL0_RESERVED31_25(v)             (((v) & 0x7f) << 25)
#define BFM_GPIO_MFCTL0_RESERVED31_25(v)            BM_GPIO_MFCTL0_RESERVED31_25
#define BF_GPIO_MFCTL0_RESERVED31_25_V(e)           BF_GPIO_MFCTL0_RESERVED31_25(BV_GPIO_MFCTL0_RESERVED31_25__##e)
#define BFM_GPIO_MFCTL0_RESERVED31_25_V(v)          BM_GPIO_MFCTL0_RESERVED31_25
#define BP_GPIO_MFCTL0_GPIOA2_0                     22
#define BM_GPIO_MFCTL0_GPIOA2_0                     0x1c00000
#define BV_GPIO_MFCTL0_GPIOA2_0__NAND_CLE_RB_ALE    0x1
#define BV_GPIO_MFCTL0_GPIOA2_0__LCD_RS_WD9_WD0     0x2
#define BV_GPIO_MFCTL0_GPIOA2_0__SD_CMD             0x4
#define BF_GPIO_MFCTL0_GPIOA2_0(v)                  (((v) & 0x7) << 22)
#define BFM_GPIO_MFCTL0_GPIOA2_0(v)                 BM_GPIO_MFCTL0_GPIOA2_0
#define BF_GPIO_MFCTL0_GPIOA2_0_V(e)                BF_GPIO_MFCTL0_GPIOA2_0(BV_GPIO_MFCTL0_GPIOA2_0__##e)
#define BFM_GPIO_MFCTL0_GPIOA2_0_V(v)               BM_GPIO_MFCTL0_GPIOA2_0
#define BP_GPIO_MFCTL0_CEB6                         20
#define BM_GPIO_MFCTL0_CEB6                         0x300000
#define BV_GPIO_MFCTL0_CEB6__LCD_CE                 0x2
#define BV_GPIO_MFCTL0_CEB6__SD_CLK                 0x3
#define BF_GPIO_MFCTL0_CEB6(v)                      (((v) & 0x3) << 20)
#define BFM_GPIO_MFCTL0_CEB6(v)                     BM_GPIO_MFCTL0_CEB6
#define BF_GPIO_MFCTL0_CEB6_V(e)                    BF_GPIO_MFCTL0_CEB6(BV_GPIO_MFCTL0_CEB6__##e)
#define BFM_GPIO_MFCTL0_CEB6_V(v)                   BM_GPIO_MFCTL0_CEB6
#define BP_GPIO_MFCTL0_RESERVED19_16                16
#define BM_GPIO_MFCTL0_RESERVED19_16                0xf0000
#define BF_GPIO_MFCTL0_RESERVED19_16(v)             (((v) & 0xf) << 16)
#define BFM_GPIO_MFCTL0_RESERVED19_16(v)            BM_GPIO_MFCTL0_RESERVED19_16
#define BF_GPIO_MFCTL0_RESERVED19_16_V(e)           BF_GPIO_MFCTL0_RESERVED19_16(BV_GPIO_MFCTL0_RESERVED19_16__##e)
#define BFM_GPIO_MFCTL0_RESERVED19_16_V(v)          BM_GPIO_MFCTL0_RESERVED19_16
#define BP_GPIO_MFCTL0_CEB3                         14
#define BM_GPIO_MFCTL0_CEB3                         0xc000
#define BV_GPIO_MFCTL0_CEB3__NAND_CEB3              0x1
#define BV_GPIO_MFCTL0_CEB3__LCD_CE                 0x2
#define BF_GPIO_MFCTL0_CEB3(v)                      (((v) & 0x3) << 14)
#define BFM_GPIO_MFCTL0_CEB3(v)                     BM_GPIO_MFCTL0_CEB3
#define BF_GPIO_MFCTL0_CEB3_V(e)                    BF_GPIO_MFCTL0_CEB3(BV_GPIO_MFCTL0_CEB3__##e)
#define BFM_GPIO_MFCTL0_CEB3_V(v)                   BM_GPIO_MFCTL0_CEB3
#define BP_GPIO_MFCTL0_CEB2                         12
#define BM_GPIO_MFCTL0_CEB2                         0x3000
#define BV_GPIO_MFCTL0_CEB2__NAND_CEB2              0x1
#define BV_GPIO_MFCTL0_CEB2__LCD_CE                 0x2
#define BF_GPIO_MFCTL0_CEB2(v)                      (((v) & 0x3) << 12)
#define BFM_GPIO_MFCTL0_CEB2(v)                     BM_GPIO_MFCTL0_CEB2
#define BF_GPIO_MFCTL0_CEB2_V(e)                    BF_GPIO_MFCTL0_CEB2(BV_GPIO_MFCTL0_CEB2__##e)
#define BFM_GPIO_MFCTL0_CEB2_V(v)                   BM_GPIO_MFCTL0_CEB2
#define BP_GPIO_MFCTL0_CEB1                         10
#define BM_GPIO_MFCTL0_CEB1                         0xc00
#define BV_GPIO_MFCTL0_CEB1__NAND_CEB1              0x1
#define BV_GPIO_MFCTL0_CEB1__LCD_CE                 0x2
#define BF_GPIO_MFCTL0_CEB1(v)                      (((v) & 0x3) << 10)
#define BFM_GPIO_MFCTL0_CEB1(v)                     BM_GPIO_MFCTL0_CEB1
#define BF_GPIO_MFCTL0_CEB1_V(e)                    BF_GPIO_MFCTL0_CEB1(BV_GPIO_MFCTL0_CEB1__##e)
#define BFM_GPIO_MFCTL0_CEB1_V(v)                   BM_GPIO_MFCTL0_CEB1
#define BP_GPIO_MFCTL0_CEB0                         8
#define BM_GPIO_MFCTL0_CEB0                         0x300
#define BV_GPIO_MFCTL0_CEB0__NAND_CEB0              0x1
#define BV_GPIO_MFCTL0_CEB0__LCD_CE                 0x2
#define BF_GPIO_MFCTL0_CEB0(v)                      (((v) & 0x3) << 8)
#define BFM_GPIO_MFCTL0_CEB0(v)                     BM_GPIO_MFCTL0_CEB0
#define BF_GPIO_MFCTL0_CEB0_V(e)                    BF_GPIO_MFCTL0_CEB0(BV_GPIO_MFCTL0_CEB0__##e)
#define BFM_GPIO_MFCTL0_CEB0_V(v)                   BM_GPIO_MFCTL0_CEB0
#define BP_GPIO_MFCTL0_WRRD                         6
#define BM_GPIO_MFCTL0_WRRD                         0xc0
#define BV_GPIO_MFCTL0_WRRD__NAND_WR_RD             0x1
#define BV_GPIO_MFCTL0_WRRD__LCD_WRB_RDB            0x2
#define BF_GPIO_MFCTL0_WRRD(v)                      (((v) & 0x3) << 6)
#define BFM_GPIO_MFCTL0_WRRD(v)                     BM_GPIO_MFCTL0_WRRD
#define BF_GPIO_MFCTL0_WRRD_V(e)                    BF_GPIO_MFCTL0_WRRD(BV_GPIO_MFCTL0_WRRD__##e)
#define BFM_GPIO_MFCTL0_WRRD_V(v)                   BM_GPIO_MFCTL0_WRRD
#define BP_GPIO_MFCTL0_NAND_D7_0                    3
#define BM_GPIO_MFCTL0_NAND_D7_0                    0x38
#define BV_GPIO_MFCTL0_NAND_D7_0__NAND_D7_0         0x1
#define BV_GPIO_MFCTL0_NAND_D7_0__LCD_WD17_10       0x2
#define BF_GPIO_MFCTL0_NAND_D7_0(v)                 (((v) & 0x7) << 3)
#define BFM_GPIO_MFCTL0_NAND_D7_0(v)                BM_GPIO_MFCTL0_NAND_D7_0
#define BF_GPIO_MFCTL0_NAND_D7_0_V(e)               BF_GPIO_MFCTL0_NAND_D7_0(BV_GPIO_MFCTL0_NAND_D7_0__##e)
#define BFM_GPIO_MFCTL0_NAND_D7_0_V(v)              BM_GPIO_MFCTL0_NAND_D7_0
#define BP_GPIO_MFCTL0_NAND_D15_8                   0
#define BM_GPIO_MFCTL0_NAND_D15_8                   0x7
#define BV_GPIO_MFCTL0_NAND_D15_8__NAND_D15_8       0x1
#define BV_GPIO_MFCTL0_NAND_D15_8__LCD_WD8_1        0x2
#define BV_GPIO_MFCTL0_NAND_D15_8__SDR_D7_0         0x4
#define BF_GPIO_MFCTL0_NAND_D15_8(v)                (((v) & 0x7) << 0)
#define BFM_GPIO_MFCTL0_NAND_D15_8(v)               BM_GPIO_MFCTL0_NAND_D15_8
#define BF_GPIO_MFCTL0_NAND_D15_8_V(e)              BF_GPIO_MFCTL0_NAND_D15_8(BV_GPIO_MFCTL0_NAND_D15_8__##e)
#define BFM_GPIO_MFCTL0_NAND_D15_8_V(v)             BM_GPIO_MFCTL0_NAND_D15_8

#define GPIO_MFCTL1                         (*(volatile uint32_t *)GPIO_MFCTL1_ADDR)
#define GPIO_MFCTL1_ADDR                    (0xb01c0000 + 0x1c)
#define BP_GPIO_MFCTL1_MFEN                 31
#define BM_GPIO_MFCTL1_MFEN                 0x80000000
#define BF_GPIO_MFCTL1_MFEN(v)              (((v) & 0x1) << 31)
#define BFM_GPIO_MFCTL1_MFEN(v)             BM_GPIO_MFCTL1_MFEN
#define BF_GPIO_MFCTL1_MFEN_V(e)            BF_GPIO_MFCTL1_MFEN(BV_GPIO_MFCTL1_MFEN__##e)
#define BFM_GPIO_MFCTL1_MFEN_V(v)           BM_GPIO_MFCTL1_MFEN
#define BP_GPIO_MFCTL1_RESERVED30_18        18
#define BM_GPIO_MFCTL1_RESERVED30_18        0x7ffc0000
#define BF_GPIO_MFCTL1_RESERVED30_18(v)     (((v) & 0x1fff) << 18)
#define BFM_GPIO_MFCTL1_RESERVED30_18(v)    BM_GPIO_MFCTL1_RESERVED30_18
#define BF_GPIO_MFCTL1_RESERVED30_18_V(e)   BF_GPIO_MFCTL1_RESERVED30_18(BV_GPIO_MFCTL1_RESERVED30_18__##e)
#define BFM_GPIO_MFCTL1_RESERVED30_18_V(v)  BM_GPIO_MFCTL1_RESERVED30_18
#define BP_GPIO_MFCTL1_SD2E                 17
#define BM_GPIO_MFCTL1_SD2E                 0x20000
#define BF_GPIO_MFCTL1_SD2E(v)              (((v) & 0x1) << 17)
#define BFM_GPIO_MFCTL1_SD2E(v)             BM_GPIO_MFCTL1_SD2E
#define BF_GPIO_MFCTL1_SD2E_V(e)            BF_GPIO_MFCTL1_SD2E(BV_GPIO_MFCTL1_SD2E__##e)
#define BFM_GPIO_MFCTL1_SD2E_V(v)           BM_GPIO_MFCTL1_SD2E
#define BP_GPIO_MFCTL1_RBS                  16
#define BM_GPIO_MFCTL1_RBS                  0x10000
#define BF_GPIO_MFCTL1_RBS(v)               (((v) & 0x1) << 16)
#define BFM_GPIO_MFCTL1_RBS(v)              BM_GPIO_MFCTL1_RBS
#define BF_GPIO_MFCTL1_RBS_V(e)             BF_GPIO_MFCTL1_RBS(BV_GPIO_MFCTL1_RBS__##e)
#define BFM_GPIO_MFCTL1_RBS_V(v)            BM_GPIO_MFCTL1_RBS
#define BP_GPIO_MFCTL1_RESERVED15_12        12
#define BM_GPIO_MFCTL1_RESERVED15_12        0xf000
#define BF_GPIO_MFCTL1_RESERVED15_12(v)     (((v) & 0xf) << 12)
#define BFM_GPIO_MFCTL1_RESERVED15_12(v)    BM_GPIO_MFCTL1_RESERVED15_12
#define BF_GPIO_MFCTL1_RESERVED15_12_V(e)   BF_GPIO_MFCTL1_RESERVED15_12(BV_GPIO_MFCTL1_RESERVED15_12__##e)
#define BFM_GPIO_MFCTL1_RESERVED15_12_V(v)  BM_GPIO_MFCTL1_RESERVED15_12
#define BP_GPIO_MFCTL1_SIR0                 11
#define BM_GPIO_MFCTL1_SIR0                 0x800
#define BF_GPIO_MFCTL1_SIR0(v)              (((v) & 0x1) << 11)
#define BFM_GPIO_MFCTL1_SIR0(v)             BM_GPIO_MFCTL1_SIR0
#define BF_GPIO_MFCTL1_SIR0_V(e)            BF_GPIO_MFCTL1_SIR0(BV_GPIO_MFCTL1_SIR0__##e)
#define BFM_GPIO_MFCTL1_SIR0_V(v)           BM_GPIO_MFCTL1_SIR0
#define BP_GPIO_MFCTL1_SPTR                 9
#define BM_GPIO_MFCTL1_SPTR                 0x600
#define BV_GPIO_MFCTL1_SPTR__I2C1_SCL_ADA   0x1
#define BV_GPIO_MFCTL1_SPTR__UART2_TX_RX    0x2
#define BF_GPIO_MFCTL1_SPTR(v)              (((v) & 0x3) << 9)
#define BFM_GPIO_MFCTL1_SPTR(v)             BM_GPIO_MFCTL1_SPTR
#define BF_GPIO_MFCTL1_SPTR_V(e)            BF_GPIO_MFCTL1_SPTR(BV_GPIO_MFCTL1_SPTR__##e)
#define BFM_GPIO_MFCTL1_SPTR_V(v)           BM_GPIO_MFCTL1_SPTR
#define BP_GPIO_MFCTL1_U2TR                 8
#define BM_GPIO_MFCTL1_U2TR                 0x100
#define BV_GPIO_MFCTL1_U2TR__UART2_TX_RX    0x0
#define BV_GPIO_MFCTL1_U2TR__I2C2_SCL_SDA   0x1
#define BF_GPIO_MFCTL1_U2TR(v)              (((v) & 0x1) << 8)
#define BFM_GPIO_MFCTL1_U2TR(v)             BM_GPIO_MFCTL1_U2TR
#define BF_GPIO_MFCTL1_U2TR_V(e)            BF_GPIO_MFCTL1_U2TR(BV_GPIO_MFCTL1_U2TR__##e)
#define BFM_GPIO_MFCTL1_U2TR_V(v)           BM_GPIO_MFCTL1_U2TR
#define BP_GPIO_MFCTL1_RESERVED7_6          6
#define BM_GPIO_MFCTL1_RESERVED7_6          0xc0
#define BF_GPIO_MFCTL1_RESERVED7_6(v)       (((v) & 0x3) << 6)
#define BFM_GPIO_MFCTL1_RESERVED7_6(v)      BM_GPIO_MFCTL1_RESERVED7_6
#define BF_GPIO_MFCTL1_RESERVED7_6_V(e)     BF_GPIO_MFCTL1_RESERVED7_6(BV_GPIO_MFCTL1_RESERVED7_6__##e)
#define BFM_GPIO_MFCTL1_RESERVED7_6_V(v)    BM_GPIO_MFCTL1_RESERVED7_6
#define BP_GPIO_MFCTL1_I2C1SS               4
#define BM_GPIO_MFCTL1_I2C1SS               0x30
#define BV_GPIO_MFCTL1_I2C1SS__I2C1_SCL_SDA 0x0
#define BV_GPIO_MFCTL1_I2C1SS__UART2_TX_RX  0x1
#define BF_GPIO_MFCTL1_I2C1SS(v)            (((v) & 0x3) << 4)
#define BFM_GPIO_MFCTL1_I2C1SS(v)           BM_GPIO_MFCTL1_I2C1SS
#define BF_GPIO_MFCTL1_I2C1SS_V(e)          BF_GPIO_MFCTL1_I2C1SS(BV_GPIO_MFCTL1_I2C1SS__##e)
#define BFM_GPIO_MFCTL1_I2C1SS_V(v)         BM_GPIO_MFCTL1_I2C1SS
#define BP_GPIO_MFCTL1_RESERVED3_0          0
#define BM_GPIO_MFCTL1_RESERVED3_0          0xf
#define BF_GPIO_MFCTL1_RESERVED3_0(v)       (((v) & 0xf) << 0)
#define BFM_GPIO_MFCTL1_RESERVED3_0(v)      BM_GPIO_MFCTL1_RESERVED3_0
#define BF_GPIO_MFCTL1_RESERVED3_0_V(e)     BF_GPIO_MFCTL1_RESERVED3_0(BV_GPIO_MFCTL1_RESERVED3_0__##e)
#define BFM_GPIO_MFCTL1_RESERVED3_0_V(v)    BM_GPIO_MFCTL1_RESERVED3_0

#define GPIO_PADDRV                         (*(volatile uint32_t *)GPIO_PADDRV_ADDR)
#define GPIO_PADDRV_ADDR                    (0xb01c0000 + 0x88)
#define BP_GPIO_PADDRV_RESERVED31_28        28
#define BM_GPIO_PADDRV_RESERVED31_28        0xf0000000
#define BF_GPIO_PADDRV_RESERVED31_28(v)     (((v) & 0xf) << 28)
#define BFM_GPIO_PADDRV_RESERVED31_28(v)    BM_GPIO_PADDRV_RESERVED31_28
#define BF_GPIO_PADDRV_RESERVED31_28_V(e)   BF_GPIO_PADDRV_RESERVED31_28(BV_GPIO_PADDRV_RESERVED31_28__##e)
#define BFM_GPIO_PADDRV_RESERVED31_28_V(v)  BM_GPIO_PADDRV_RESERVED31_28
#define BP_GPIO_PADDRV_KOUT                 24
#define BM_GPIO_PADDRV_KOUT                 0xf000000
#define BF_GPIO_PADDRV_KOUT(v)              (((v) & 0xf) << 24)
#define BFM_GPIO_PADDRV_KOUT(v)             BM_GPIO_PADDRV_KOUT
#define BF_GPIO_PADDRV_KOUT_V(e)            BF_GPIO_PADDRV_KOUT(BV_GPIO_PADDRV_KOUT__##e)
#define BFM_GPIO_PADDRV_KOUT_V(v)           BM_GPIO_PADDRV_KOUT
#define BP_GPIO_PADDRV_KIN                  16
#define BM_GPIO_PADDRV_KIN                  0xff0000
#define BF_GPIO_PADDRV_KIN(v)               (((v) & 0xff) << 16)
#define BFM_GPIO_PADDRV_KIN(v)              BM_GPIO_PADDRV_KIN
#define BF_GPIO_PADDRV_KIN_V(e)             BF_GPIO_PADDRV_KIN(BV_GPIO_PADDRV_KIN__##e)
#define BFM_GPIO_PADDRV_KIN_V(v)            BM_GPIO_PADDRV_KIN
#define BP_GPIO_PADDRV_DRDH                 15
#define BM_GPIO_PADDRV_DRDH                 0x8000
#define BF_GPIO_PADDRV_DRDH(v)              (((v) & 0x1) << 15)
#define BFM_GPIO_PADDRV_DRDH(v)             BM_GPIO_PADDRV_DRDH
#define BF_GPIO_PADDRV_DRDH_V(e)            BF_GPIO_PADDRV_DRDH(BV_GPIO_PADDRV_DRDH__##e)
#define BFM_GPIO_PADDRV_DRDH_V(v)           BM_GPIO_PADDRV_DRDH
#define BP_GPIO_PADDRV_DRDL                 14
#define BM_GPIO_PADDRV_DRDL                 0x4000
#define BF_GPIO_PADDRV_DRDL(v)              (((v) & 0x1) << 14)
#define BFM_GPIO_PADDRV_DRDL(v)             BM_GPIO_PADDRV_DRDL
#define BF_GPIO_PADDRV_DRDL_V(e)            BF_GPIO_PADDRV_DRDL(BV_GPIO_PADDRV_DRDL__##e)
#define BFM_GPIO_PADDRV_DRDL_V(v)           BM_GPIO_PADDRV_DRDL
#define BP_GPIO_PADDRV_DRA                  13
#define BM_GPIO_PADDRV_DRA                  0x2000
#define BF_GPIO_PADDRV_DRA(v)               (((v) & 0x1) << 13)
#define BFM_GPIO_PADDRV_DRA(v)              BM_GPIO_PADDRV_DRA
#define BF_GPIO_PADDRV_DRA_V(e)             BF_GPIO_PADDRV_DRA(BV_GPIO_PADDRV_DRA__##e)
#define BFM_GPIO_PADDRV_DRA_V(v)            BM_GPIO_PADDRV_DRA
#define BP_GPIO_PADDRV_DRBA                 12
#define BM_GPIO_PADDRV_DRBA                 0x1000
#define BF_GPIO_PADDRV_DRBA(v)              (((v) & 0x1) << 12)
#define BFM_GPIO_PADDRV_DRBA(v)             BM_GPIO_PADDRV_DRBA
#define BF_GPIO_PADDRV_DRBA_V(e)            BF_GPIO_PADDRV_DRBA(BV_GPIO_PADDRV_DRBA__##e)
#define BFM_GPIO_PADDRV_DRBA_V(v)           BM_GPIO_PADDRV_DRBA
#define BP_GPIO_PADDRV_DRWE                 11
#define BM_GPIO_PADDRV_DRWE                 0x800
#define BF_GPIO_PADDRV_DRWE(v)              (((v) & 0x1) << 11)
#define BFM_GPIO_PADDRV_DRWE(v)             BM_GPIO_PADDRV_DRWE
#define BF_GPIO_PADDRV_DRWE_V(e)            BF_GPIO_PADDRV_DRWE(BV_GPIO_PADDRV_DRWE__##e)
#define BFM_GPIO_PADDRV_DRWE_V(v)           BM_GPIO_PADDRV_DRWE
#define BP_GPIO_PADDRV_DRCA                 10
#define BM_GPIO_PADDRV_DRCA                 0x400
#define BF_GPIO_PADDRV_DRCA(v)              (((v) & 0x1) << 10)
#define BFM_GPIO_PADDRV_DRCA(v)             BM_GPIO_PADDRV_DRCA
#define BF_GPIO_PADDRV_DRCA_V(e)            BF_GPIO_PADDRV_DRCA(BV_GPIO_PADDRV_DRCA__##e)
#define BFM_GPIO_PADDRV_DRCA_V(v)           BM_GPIO_PADDRV_DRCA
#define BP_GPIO_PADDRV_DRRA                 9
#define BM_GPIO_PADDRV_DRRA                 0x200
#define BF_GPIO_PADDRV_DRRA(v)              (((v) & 0x1) << 9)
#define BFM_GPIO_PADDRV_DRRA(v)             BM_GPIO_PADDRV_DRRA
#define BF_GPIO_PADDRV_DRRA_V(e)            BF_GPIO_PADDRV_DRRA(BV_GPIO_PADDRV_DRRA__##e)
#define BFM_GPIO_PADDRV_DRRA_V(v)           BM_GPIO_PADDRV_DRRA
#define BP_GPIO_PADDRV_RESERVED8_6          6
#define BM_GPIO_PADDRV_RESERVED8_6          0x1c0
#define BF_GPIO_PADDRV_RESERVED8_6(v)       (((v) & 0x7) << 6)
#define BFM_GPIO_PADDRV_RESERVED8_6(v)      BM_GPIO_PADDRV_RESERVED8_6
#define BF_GPIO_PADDRV_RESERVED8_6_V(e)     BF_GPIO_PADDRV_RESERVED8_6(BV_GPIO_PADDRV_RESERVED8_6__##e)
#define BFM_GPIO_PADDRV_RESERVED8_6_V(v)    BM_GPIO_PADDRV_RESERVED8_6
#define BP_GPIO_PADDRV_A5_0                 5
#define BM_GPIO_PADDRV_A5_0                 0x20
#define BF_GPIO_PADDRV_A5_0(v)              (((v) & 0x1) << 5)
#define BFM_GPIO_PADDRV_A5_0(v)             BM_GPIO_PADDRV_A5_0
#define BF_GPIO_PADDRV_A5_0_V(e)            BF_GPIO_PADDRV_A5_0(BV_GPIO_PADDRV_A5_0__##e)
#define BFM_GPIO_PADDRV_A5_0_V(v)           BM_GPIO_PADDRV_A5_0
#define BP_GPIO_PADDRV_CE                   4
#define BM_GPIO_PADDRV_CE                   0x10
#define BF_GPIO_PADDRV_CE(v)                (((v) & 0x1) << 4)
#define BFM_GPIO_PADDRV_CE(v)               BM_GPIO_PADDRV_CE
#define BF_GPIO_PADDRV_CE_V(e)              BF_GPIO_PADDRV_CE(BV_GPIO_PADDRV_CE__##e)
#define BFM_GPIO_PADDRV_CE_V(v)             BM_GPIO_PADDRV_CE
#define BP_GPIO_PADDRV_RESERVED3_2          2
#define BM_GPIO_PADDRV_RESERVED3_2          0xc
#define BF_GPIO_PADDRV_RESERVED3_2(v)       (((v) & 0x3) << 2)
#define BFM_GPIO_PADDRV_RESERVED3_2(v)      BM_GPIO_PADDRV_RESERVED3_2
#define BF_GPIO_PADDRV_RESERVED3_2_V(e)     BF_GPIO_PADDRV_RESERVED3_2(BV_GPIO_PADDRV_RESERVED3_2__##e)
#define BFM_GPIO_PADDRV_RESERVED3_2_V(v)    BM_GPIO_PADDRV_RESERVED3_2
#define BP_GPIO_PADDRV_D7_4                 1
#define BM_GPIO_PADDRV_D7_4                 0x2
#define BF_GPIO_PADDRV_D7_4(v)              (((v) & 0x1) << 1)
#define BFM_GPIO_PADDRV_D7_4(v)             BM_GPIO_PADDRV_D7_4
#define BF_GPIO_PADDRV_D7_4_V(e)            BF_GPIO_PADDRV_D7_4(BV_GPIO_PADDRV_D7_4__##e)
#define BFM_GPIO_PADDRV_D7_4_V(v)           BM_GPIO_PADDRV_D7_4
#define BP_GPIO_PADDRV_D3_0                 0
#define BM_GPIO_PADDRV_D3_0                 0x1
#define BF_GPIO_PADDRV_D3_0(v)              (((v) & 0x1) << 0)
#define BFM_GPIO_PADDRV_D3_0(v)             BM_GPIO_PADDRV_D3_0
#define BF_GPIO_PADDRV_D3_0_V(e)            BF_GPIO_PADDRV_D3_0(BV_GPIO_PADDRV_D3_0__##e)
#define BFM_GPIO_PADDRV_D3_0_V(v)           BM_GPIO_PADDRV_D3_0

#endif /* __HEADERGEN_REGS_GPIO_H__*/
