Compilation report for uart
Fri Sep 29 14:32:52 2023
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Analysis & Synthesis Summary
  9. Analysis & Synthesis Settings
 10. Parallel Compilation
 11. Analysis & Synthesis Source Files Read
 12. Analysis & Synthesis Resource Usage Summary
 13. Analysis & Synthesis Resource Utilization by Entity
 14. State Machine - |uart|uart_rx:rx|control1:cu|state
 15. Registers Removed During Synthesis
 16. General Register Statistics
 17. Multiplexer Restructuring Statistics (Restructuring Performed)
 18. Parameter Settings for User Entity Instance: Top-level Entity: |uart
 19. Parameter Settings for User Entity Instance: uart_rx:rx
 20. Parameter Settings for User Entity Instance: uart_rx:rx|datapath1:dp
 21. Parameter Settings for User Entity Instance: uart_tx:tx
 22. Parameter Settings for User Entity Instance: uart_tx:tx|datapath:dp
 23. Port Connectivity Checks: "uart_tx:tx"
 24. Port Connectivity Checks: "uart_rx:rx"
 25. Elapsed Time Per Partition
 26. Analysis & Synthesis Equations
 27. Analysis & Synthesis Messages
 28. Analysis & Synthesis Suppressed Messages
 29. Fitter Summary
 30. Fitter Settings
 31. Parallel Compilation
 32. I/O Assignment Warnings
 33. Incremental Compilation Preservation Summary
 34. Incremental Compilation Partition Settings
 35. Incremental Compilation Placement Preservation
 36. Fitter Equations
 37. Pin-Out File
 38. Fitter Resource Usage Summary
 39. Fitter Partition Statistics
 40. Input Pins
 41. Output Pins
 42. Dual Purpose and Dedicated Pins
 43. I/O Bank Usage
 44. All Package Pins
 45. Fitter Resource Utilization by Entity
 46. Delay Chain Summary
 47. Pad To Core Delay Chain Fanout
 48. Control Signals
 49. Global & Other Fast Signals
 50. Non-Global High Fan-Out Signals
 51. Other Routing Usage Summary
 52. LAB Logic Elements
 53. LAB-wide Signals
 54. LAB Signals Sourced
 55. LAB Signals Sourced Out
 56. LAB Distinct Inputs
 57. I/O Rules Summary
 58. I/O Rules Details
 59. I/O Rules Matrix
 60. Fitter Device Options
 61. Operating Settings and Conditions
 62. Fitter Messages
 63. Fitter Suppressed Messages
 64. Assembler Summary
 65. Assembler Settings
 66. Assembler Generated Files
 67. Assembler Device Options: D:/Quartus II/Project/Week_end/output_files/uart.sof
 68. Assembler Messages
 69. Legal Notice
 70. TimeQuest Timing Analyzer Summary
 71. Parallel Compilation
 72. Clocks
 73. Slow 1200mV 85C Model Fmax Summary
 74. Timing Closure Recommendations
 75. Slow 1200mV 85C Model Setup Summary
 76. Slow 1200mV 85C Model Hold Summary
 77. Slow 1200mV 85C Model Recovery Summary
 78. Slow 1200mV 85C Model Removal Summary
 79. Slow 1200mV 85C Model Minimum Pulse Width Summary
 80. Slow 1200mV 85C Model Setup: 'clk'
 81. Slow 1200mV 85C Model Hold: 'clk'
 82. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Slow 1200mV 85C Model Metastability Report
 88. Slow 1200mV 0C Model Fmax Summary
 89. Slow 1200mV 0C Model Setup Summary
 90. Slow 1200mV 0C Model Hold Summary
 91. Slow 1200mV 0C Model Recovery Summary
 92. Slow 1200mV 0C Model Removal Summary
 93. Slow 1200mV 0C Model Minimum Pulse Width Summary
 94. Slow 1200mV 0C Model Setup: 'clk'
 95. Slow 1200mV 0C Model Hold: 'clk'
 96. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 97. Setup Times
 98. Hold Times
 99. Clock to Output Times
100. Minimum Clock to Output Times
101. Slow 1200mV 0C Model Metastability Report
102. Fast 1200mV 0C Model Setup Summary
103. Fast 1200mV 0C Model Hold Summary
104. Fast 1200mV 0C Model Recovery Summary
105. Fast 1200mV 0C Model Removal Summary
106. Fast 1200mV 0C Model Minimum Pulse Width Summary
107. Fast 1200mV 0C Model Setup: 'clk'
108. Fast 1200mV 0C Model Hold: 'clk'
109. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
110. Setup Times
111. Hold Times
112. Clock to Output Times
113. Minimum Clock to Output Times
114. Fast 1200mV 0C Model Metastability Report
115. Multicorner Timing Analysis Summary
116. Setup Times
117. Hold Times
118. Clock to Output Times
119. Minimum Clock to Output Times
120. Board Trace Model Assignments
121. Input Transition Times
122. Signal Integrity Metrics (Slow 1200mv 0c Model)
123. Signal Integrity Metrics (Slow 1200mv 85c Model)
124. Signal Integrity Metrics (Fast 1200mv 0c Model)
125. Setup Transfers
126. Hold Transfers
127. Report TCCS
128. Report RSKM
129. Unconstrained Paths
130. TimeQuest Timing Analyzer Messages
131. EDA Netlist Writer Summary
132. Simulation Settings
133. Simulation Generated Files
134. EDA Netlist Writer Messages
135. Flow Messages
136. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Flow Summary                                                                    ;
+------------------------------------+--------------------------------------------+
; Flow Status                        ; Successful - Fri Sep 29 14:32:52 2023      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; uart                                       ;
; Top-level Entity Name              ; uart                                       ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE115F29C7                              ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 96 / 114,480 ( < 1 % )                     ;
;     Total combinational functions  ; 79 / 114,480 ( < 1 % )                     ;
;     Dedicated logic registers      ; 57 / 114,480 ( < 1 % )                     ;
; Total registers                    ; 57                                         ;
; Total pins                         ; 7 / 529 ( 1 % )                            ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 09/29/2023 14:32:25 ;
; Main task         ; Compilation         ;
; Revision Name     ; uart                ;
+-------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                      ;
+--------------------------------------+---------------------------------+---------------+-------------+----------------+
; Assignment Name                      ; Value                           ; Default Value ; Entity Name ; Section Id     ;
+--------------------------------------+---------------------------------+---------------+-------------+----------------+
; COMPILER_SIGNATURE_ID                ; 264562642418682.169597274508684 ; --            ; --          ; --             ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                              ; --            ; --          ; uart_tb        ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; uart_tb                         ; --            ; --          ; eda_simulation ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                     ; --            ; --          ; eda_simulation ;
; EDA_SIMULATION_TOOL                  ; ModelSim-Altera (Verilog)       ; <None>        ; --          ; --             ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_FILE                  ; uart_tb.v                       ; --            ; --          ; uart_tb        ;
; EDA_TEST_BENCH_MODULE_NAME           ; testbench                       ; --            ; --          ; uart_tb        ;
; EDA_TEST_BENCH_NAME                  ; uart_tb                         ; --            ; --          ; eda_simulation ;
; EDA_TIME_SCALE                       ; 1 ps                            ; --            ; --          ; eda_simulation ;
; MAX_CORE_JUNCTION_TEMP               ; 85                              ; --            ; --          ; --             ;
; MIN_CORE_JUNCTION_TEMP               ; 0                               ; --            ; --          ; --             ;
; PARTITION_COLOR                      ; 16764057                        ; --            ; --          ; Top            ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; PLACEMENT_AND_ROUTING           ; --            ; --          ; Top            ;
; PARTITION_NETLIST_TYPE               ; SOURCE                          ; --            ; --          ; Top            ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                    ; --            ; --          ; --             ;
+--------------------------------------+---------------------------------+---------------+-------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:02     ; 1.0                     ; 4583 MB             ; 00:00:02                           ;
; Fitter                    ; 00:00:15     ; 1.0                     ; 5064 MB             ; 00:00:13                           ;
; Assembler                 ; 00:00:04     ; 1.0                     ; 4561 MB             ; 00:00:04                           ;
; TimeQuest Timing Analyzer ; 00:00:03     ; 1.0                     ; 4650 MB             ; 00:00:03                           ;
; EDA Netlist Writer        ; 00:00:02     ; 1.0                     ; 4532 MB             ; 00:00:02                           ;
; Total                     ; 00:00:26     ; --                      ; --                  ; 00:00:24                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; HUNGDAO          ; Windows 7 ; 6.2        ; x86_64         ;
; Fitter                    ; HUNGDAO          ; Windows 7 ; 6.2        ; x86_64         ;
; Assembler                 ; HUNGDAO          ; Windows 7 ; 6.2        ; x86_64         ;
; TimeQuest Timing Analyzer ; HUNGDAO          ; Windows 7 ; 6.2        ; x86_64         ;
; EDA Netlist Writer        ; HUNGDAO          ; Windows 7 ; 6.2        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off uart -c uart
quartus_fit --read_settings_files=off --write_settings_files=off uart -c uart
quartus_asm --read_settings_files=off --write_settings_files=off uart -c uart
quartus_sta uart -c uart
quartus_eda --read_settings_files=off --write_settings_files=off uart -c uart



+---------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                    ;
+------------------------------------+--------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Fri Sep 29 14:32:26 2023      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; uart                                       ;
; Top-level Entity Name              ; uart                                       ;
; Family                             ; Cyclone IV E                               ;
; Total logic elements               ; 96                                         ;
;     Total combinational functions  ; 79                                         ;
;     Dedicated logic registers      ; 57                                         ;
; Total registers                    ; 57                                         ;
; Total pins                         ; 7                                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0                                          ;
; Embedded Multiplier 9-bit elements ; 0                                          ;
; Total PLLs                         ; 0                                          ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                                      ; uart               ; uart               ;
; Family name                                                                ; Cyclone IV E       ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                           ;
+----------------------------------+-----------------+------------------------+------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type              ; File Name with Absolute Path             ; Library ;
+----------------------------------+-----------------+------------------------+------------------------------------------+---------+
; uart_tx.v                        ; yes             ; User Verilog HDL File  ; D:/Quartus II/Project/Week_end/uart_tx.v ;         ;
; uart_rx.v                        ; yes             ; User Verilog HDL File  ; D:/Quartus II/Project/Week_end/uart_rx.v ;         ;
; uart.v                           ; yes             ; User Verilog HDL File  ; D:/Quartus II/Project/Week_end/uart.v    ;         ;
+----------------------------------+-----------------+------------------------+------------------------------------------+---------+


+---------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary             ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimated Total logic elements              ; 96        ;
;                                             ;           ;
; Total combinational functions               ; 79        ;
; Logic element usage by number of LUT inputs ;           ;
;     -- 4 input functions                    ; 35        ;
;     -- 3 input functions                    ; 22        ;
;     -- <=2 input functions                  ; 22        ;
;                                             ;           ;
; Logic elements by mode                      ;           ;
;     -- normal mode                          ; 63        ;
;     -- arithmetic mode                      ; 16        ;
;                                             ;           ;
; Total registers                             ; 57        ;
;     -- Dedicated logic registers            ; 57        ;
;     -- I/O registers                        ; 0         ;
;                                             ;           ;
; I/O pins                                    ; 7         ;
; Embedded Multiplier 9-bit elements          ; 0         ;
; Maximum fan-out node                        ; clk~input ;
; Maximum fan-out                             ; 57        ;
; Total fan-out                               ; 465       ;
; Average fan-out                             ; 3.10      ;
+---------------------------------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                   ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------+--------------+
; Compilation Hierarchy Node ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name           ; Library Name ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------+--------------+
; |uart                      ; 79 (0)            ; 57 (0)       ; 0           ; 0            ; 0       ; 0         ; 7    ; 0            ; |uart                         ;              ;
;    |uart_rx:rx|            ; 42 (0)            ; 33 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |uart|uart_rx:rx              ;              ;
;       |control1:cu|        ; 15 (15)           ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |uart|uart_rx:rx|control1:cu  ;              ;
;       |datapath1:dp|       ; 27 (27)           ; 31 (31)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |uart|uart_rx:rx|datapath1:dp ;              ;
;    |uart_tx:tx|            ; 37 (0)            ; 24 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |uart|uart_tx:tx              ;              ;
;       |control:cu|         ; 5 (5)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |uart|uart_tx:tx|control:cu   ;              ;
;       |datapath:dp|        ; 32 (32)           ; 23 (23)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |uart|uart_tx:tx|datapath:dp  ;              ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


Encoding Type:  One-Hot
+---------------------------------------------------------------------+
; State Machine - |uart|uart_rx:rx|control1:cu|state                  ;
+-------------------+------------+----------------+-------------------+
; Name              ; state.idle ; state.recv_bit ; state.special_bit ;
+-------------------+------------+----------------+-------------------+
; state.idle        ; 0          ; 0              ; 0                 ;
; state.special_bit ; 1          ; 0              ; 1                 ;
; state.recv_bit    ; 1          ; 1              ; 0                 ;
+-------------------+------------+----------------+-------------------+


+------------------------------------------------------------+
; Registers Removed During Synthesis                         ;
+---------------------------------------+--------------------+
; Register name                         ; Reason for Removal ;
+---------------------------------------+--------------------+
; uart_rx:rx|control1:cu|state.recv_bit ; Lost fanout        ;
; Total Number of Removed Registers = 1 ;                    ;
+---------------------------------------+--------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 57    ;
; Number of registers using Synchronous Clear  ; 18    ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 21    ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 53    ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                   ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------+
; 4:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |uart|uart_tx:tx|datapath:dp|cnt_t[4]        ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |uart|uart_tx:tx|datapath:dp|cnt_i[3]        ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |uart|uart_tx:tx|datapath:dp|A[7]            ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |uart|uart_rx:rx|datapath1:dp|cnt_i[3]       ;
; 7:1                ; 9 bits    ; 36 LEs        ; 9 LEs                ; 27 LEs                 ; Yes        ; |uart|uart_rx:rx|datapath1:dp|cnt_t[3]       ;
; 9:1                ; 3 bits    ; 18 LEs        ; 6 LEs                ; 12 LEs                 ; No         ; |uart|uart_rx:rx|control1:cu|next_state.idle ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------+


+----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |uart ;
+----------------+--------+--------------------------------------------+
; Parameter Name ; Value  ; Type                                       ;
+----------------+--------+--------------------------------------------+
; n              ; 8      ; Signed Integer                             ;
; f_MHz          ; 50     ; Signed Integer                             ;
; baud_rate      ; 115200 ; Signed Integer                             ;
+----------------+--------+--------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: uart_rx:rx ;
+----------------+--------+-------------------------------+
; Parameter Name ; Value  ; Type                          ;
+----------------+--------+-------------------------------+
; n              ; 8      ; Signed Integer                ;
; f_MHz          ; 50     ; Signed Integer                ;
; baud_rate      ; 115200 ; Signed Integer                ;
+----------------+--------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: uart_rx:rx|datapath1:dp ;
+----------------+-------+---------------------------------------------+
; Parameter Name ; Value ; Type                                        ;
+----------------+-------+---------------------------------------------+
; n              ; 8     ; Signed Integer                              ;
; T_baud         ; 434   ; Signed Integer                              ;
+----------------+-------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: uart_tx:tx ;
+----------------+--------+-------------------------------+
; Parameter Name ; Value  ; Type                          ;
+----------------+--------+-------------------------------+
; n              ; 8      ; Signed Integer                ;
; f_MHz          ; 50     ; Signed Integer                ;
; baud_rate      ; 115200 ; Signed Integer                ;
+----------------+--------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: uart_tx:tx|datapath:dp ;
+----------------+-------+--------------------------------------------+
; Parameter Name ; Value ; Type                                       ;
+----------------+-------+--------------------------------------------+
; n              ; 8     ; Signed Integer                             ;
; T_baud         ; 434   ; Signed Integer                             ;
+----------------+-------+--------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "uart_tx:tx"                                                                                                ;
+--------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                                                  ;
+--------+--------+----------+----------------------------------------------------------------------------------------------------------+
; reg_TX ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "uart_rx:rx"                                                                                                   ;
+-----------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                  ;
+-----------+--------+----------+----------------------------------------------------------------------------------------------------------+
; bit_begin ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; reg_RX    ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:00     ;
+----------------+--------------+


+--------------------------------+
; Analysis & Synthesis Equations ;
+--------------------------------+
The equations can be found in D:/Quartus II/Project/Week_end/output_files/uart.map.eqn.


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Sep 29 14:32:23 2023
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off uart -c uart
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 3 design units, including 3 entities, in source file uart_tx.v
    Info (12023): Found entity 1: uart_tx
    Info (12023): Found entity 2: control
    Info (12023): Found entity 3: datapath
Info (12021): Found 3 design units, including 3 entities, in source file uart_rx.v
    Info (12023): Found entity 1: uart_rx
    Info (12023): Found entity 2: control1
    Info (12023): Found entity 3: datapath1
Info (12021): Found 1 design units, including 1 entities, in source file uart_tb.v
    Info (12023): Found entity 1: testbench
Info (12021): Found 1 design units, including 1 entities, in source file uart.v
    Info (12023): Found entity 1: uart
Info (12127): Elaborating entity "uart" for the top level hierarchy
Info (12128): Elaborating entity "uart_rx" for hierarchy "uart_rx:rx"
Info (12128): Elaborating entity "datapath1" for hierarchy "uart_rx:rx|datapath1:dp"
Warning (10230): Verilog HDL assignment warning at uart_rx.v(127): truncated value with size 32 to match size of target (1)
Warning (10230): Verilog HDL assignment warning at uart_rx.v(128): truncated value with size 32 to match size of target (1)
Warning (10230): Verilog HDL assignment warning at uart_rx.v(129): truncated value with size 32 to match size of target (1)
Warning (10230): Verilog HDL assignment warning at uart_rx.v(130): truncated value with size 32 to match size of target (1)
Warning (10230): Verilog HDL assignment warning at uart_rx.v(131): truncated value with size 32 to match size of target (1)
Warning (10230): Verilog HDL assignment warning at uart_rx.v(161): truncated value with size 32 to match size of target (9)
Warning (10230): Verilog HDL assignment warning at uart_rx.v(165): truncated value with size 32 to match size of target (4)
Info (12128): Elaborating entity "control1" for hierarchy "uart_rx:rx|control1:cu"
Info (12128): Elaborating entity "uart_tx" for hierarchy "uart_tx:tx"
Info (12128): Elaborating entity "datapath" for hierarchy "uart_tx:tx|datapath:dp"
Warning (10230): Verilog HDL assignment warning at uart_tx.v(106): truncated value with size 32 to match size of target (1)
Warning (10230): Verilog HDL assignment warning at uart_tx.v(107): truncated value with size 32 to match size of target (1)
Warning (10230): Verilog HDL assignment warning at uart_tx.v(128): truncated value with size 32 to match size of target (9)
Warning (10230): Verilog HDL assignment warning at uart_tx.v(132): truncated value with size 32 to match size of target (4)
Info (12128): Elaborating entity "control" for hierarchy "uart_tx:tx|control:cu"
Warning (12241): 2 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (286030): Timing-Driven Synthesis is running
Info (17049): 1 registers lost all their fanouts during netlist optimizations.
Info (144001): Generated suppressed messages file D:/Quartus II/Project/Week_end/output_files/uart.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 104 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 3 input pins
    Info (21059): Implemented 4 output pins
    Info (21061): Implemented 97 logic cells
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 4593 megabytes
    Info: Processing ended: Fri Sep 29 14:32:26 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in D:/Quartus II/Project/Week_end/output_files/uart.map.smsg.


+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Sep 29 14:32:41 2023      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; uart                                       ;
; Top-level Entity Name              ; uart                                       ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE115F29C7                              ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 96 / 114,480 ( < 1 % )                     ;
;     Total combinational functions  ; 79 / 114,480 ( < 1 % )                     ;
;     Dedicated logic registers      ; 57 / 114,480 ( < 1 % )                     ;
; Total registers                    ; 57                                         ;
; Total pins                         ; 7 / 529 ( 1 % )                            ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; recv_req ; Missing drive strength and slew rate ;
; send_req ; Missing drive strength and slew rate ;
; TX       ; Missing drive strength and slew rate ;
; send_ack ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 162 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 162 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 152     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in D:/Quartus II/Project/Week_end/output_files/uart.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Quartus II/Project/Week_end/output_files/uart.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 96 / 114,480 ( < 1 % ) ;
;     -- Combinational with no register       ; 39                     ;
;     -- Register only                        ; 17                     ;
;     -- Combinational with a register        ; 40                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 35                     ;
;     -- 3 input functions                    ; 22                     ;
;     -- <=2 input functions                  ; 22                     ;
;     -- Register only                        ; 17                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 63                     ;
;     -- arithmetic mode                      ; 16                     ;
;                                             ;                        ;
; Total registers*                            ; 57 / 117,053 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 57 / 114,480 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 8 / 7,155 ( < 1 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 7 / 529 ( 1 % )        ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M9Ks                                        ; 0 / 432 ( 0 % )        ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 1 / 20 ( 5 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 0% / 0% / 0%           ;
; Maximum fan-out                             ; 57                     ;
; Highest non-global fan-out                  ; 27                     ;
; Total fan-out                               ; 488                    ;
; Average fan-out                             ; 2.74                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 96 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 39                    ; 0                              ;
;     -- Register only                        ; 17                    ; 0                              ;
;     -- Combinational with a register        ; 40                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 35                    ; 0                              ;
;     -- 3 input functions                    ; 22                    ; 0                              ;
;     -- <=2 input functions                  ; 22                    ; 0                              ;
;     -- Register only                        ; 17                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 63                    ; 0                              ;
;     -- arithmetic mode                      ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 57                    ; 0                              ;
;     -- Dedicated logic registers            ; 57 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 8 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 7                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )       ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 483                   ; 5                              ;
;     -- Registered Connections               ; 147                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 3                     ; 0                              ;
;     -- Output Ports                         ; 4                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; RX    ; G12   ; 8        ; 27           ; 73           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk   ; Y2    ; 2        ; 0            ; 36           ; 14           ; 57                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n ; M23   ; 6        ; 115          ; 40           ; 7            ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; TX       ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; recv_req ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; send_ack ; P26   ; 6        ; 115          ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; send_req ; P25   ; 6        ; 115          ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P26      ; DIFFIO_R24n, INIT_DONE      ; Use as regular IO        ; send_ack                ; Dual Purpose Pin          ;
; P25      ; DIFFIO_R24p, CRC_ERROR      ; Use as regular IO        ; send_req                ; Dual Purpose Pin          ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % ) ; 2.5V          ; --           ;
; 3        ; 0 / 73 ( 0 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 65 ( 0 % ) ; 2.5V          ; --           ;
; 6        ; 5 / 58 ( 9 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 72 ( 0 % ) ; 2.5V          ; --           ;
; 8        ; 2 / 71 ( 3 % ) ; 2.5V          ; --           ;
+----------+----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; TX                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RX                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; recv_req                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; send_req                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P26      ; 345        ; 6        ; send_ack                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                     ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name           ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------+--------------+
; |uart                      ; 96 (0)      ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 7    ; 0            ; 39 (0)       ; 17 (0)            ; 40 (0)           ; |uart                         ;              ;
;    |uart_rx:rx|            ; 59 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 17 (0)            ; 16 (0)           ; |uart|uart_rx:rx              ;              ;
;       |control1:cu|        ; 15 (15)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 2 (2)            ; |uart|uart_rx:rx|control1:cu  ;              ;
;       |datapath1:dp|       ; 44 (44)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 17 (17)           ; 14 (14)          ; |uart|uart_rx:rx|datapath1:dp ;              ;
;    |uart_tx:tx|            ; 37 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 24 (0)           ; |uart|uart_tx:tx              ;              ;
;       |control:cu|         ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |uart|uart_tx:tx|control:cu   ;              ;
;       |datapath:dp|        ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (23)          ; |uart|uart_tx:tx|datapath:dp  ;              ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; recv_req ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; send_req ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TX       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; send_ack ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RX       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; clk                                             ;                   ;         ;
; rst_n                                           ;                   ;         ;
;      - uart_tx:tx|control:cu|state              ; 1                 ; 6       ;
;      - uart_rx:rx|control1:cu|state.special_bit ; 1                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|recv_req         ; 1                 ; 6       ;
;      - uart_tx:tx|datapath:dp|A[0]              ; 1                 ; 6       ;
;      - uart_tx:tx|datapath:dp|TX~1              ; 1                 ; 6       ;
;      - uart_tx:tx|datapath:dp|cnt_t[0]~28       ; 1                 ; 6       ;
;      - uart_rx:rx|control1:cu|state.idle        ; 1                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|cnt_t[0]~20      ; 1                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|cnt_i[3]~2       ; 1                 ; 6       ;
;      - uart_tx:tx|datapath:dp|A[1]              ; 1                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|B[1]             ; 1                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|d_out[0]~0       ; 1                 ; 6       ;
;      - uart_tx:tx|datapath:dp|A[2]              ; 1                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|B[2]             ; 1                 ; 6       ;
;      - uart_tx:tx|datapath:dp|A[3]              ; 1                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|B[3]             ; 1                 ; 6       ;
;      - uart_tx:tx|datapath:dp|A[4]              ; 1                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|B[4]             ; 1                 ; 6       ;
;      - uart_tx:tx|datapath:dp|A[5]              ; 1                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|B[5]             ; 1                 ; 6       ;
;      - uart_tx:tx|datapath:dp|A[6]              ; 1                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|B[6]             ; 1                 ; 6       ;
;      - uart_tx:tx|datapath:dp|A[7]              ; 1                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|B[7]             ; 1                 ; 6       ;
;      - uart_tx:tx|datapath:dp|A[8]              ; 1                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|B[8]             ; 1                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|B[9]             ; 1                 ; 6       ;
; RX                                              ;                   ;         ;
;      - uart_rx:rx|control1:cu|next_state.idle~0 ; 0                 ; 6       ;
;      - uart_rx:rx|control1:cu|next_state.idle~1 ; 0                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|cnt_t[0]~20      ; 0                 ; 6       ;
;      - uart_rx:rx|control1:cu|rst_t~0           ; 0                 ; 6       ;
;      - uart_rx:rx|control1:cu|rst_t~3           ; 0                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|cnt_i[3]~1       ; 0                 ; 6       ;
;      - uart_rx:rx|control1:cu|state.idle~0      ; 0                 ; 6       ;
;      - uart_rx:rx|datapath1:dp|B[9]~feeder      ; 0                 ; 6       ;
+-------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                 ;
+-------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                ; Location            ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk                                 ; PIN_Y2              ; 57      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; rst_n                               ; PIN_M23             ; 27      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; uart_rx:rx|datapath1:dp|B[1]~0      ; LCCOMB_X111_Y41_N10 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_rx:rx|datapath1:dp|cnt_i[3]~2  ; LCCOMB_X111_Y41_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_rx:rx|datapath1:dp|cnt_t[0]~22 ; LCCOMB_X113_Y41_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_rx:rx|datapath1:dp|cnt_t~19    ; LCCOMB_X112_Y41_N26 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart_rx:rx|datapath1:dp|d_out[0]~0  ; LCCOMB_X114_Y41_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_tx:tx|datapath:dp|A[8]~0       ; LCCOMB_X112_Y40_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_tx:tx|datapath:dp|TX~1         ; LCCOMB_X111_Y40_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_tx:tx|datapath:dp|cnt_t[0]~28  ; LCCOMB_X112_Y40_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_tx:tx|datapath:dp|cnt_t~27     ; LCCOMB_X112_Y40_N0  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+-------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_Y2   ; 57      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------+
; Non-Global High Fan-Out Signals                           ;
+-------------------------------------------------+---------+
; Name                                            ; Fan-Out ;
+-------------------------------------------------+---------+
; rst_n~input                                     ; 27      ;
; uart_rx:rx|datapath1:dp|B[1]~0                  ; 10      ;
; uart_tx:tx|datapath:dp|A[8]~0                   ; 10      ;
; uart_rx:rx|control1:cu|state.special_bit        ; 10      ;
; uart_tx:tx|control:cu|state                     ; 10      ;
; uart_rx:rx|datapath1:dp|recv_req                ; 10      ;
; uart_rx:rx|datapath1:dp|cnt_t[0]~22             ; 9       ;
; uart_rx:rx|datapath1:dp|cnt_t~19                ; 9       ;
; uart_tx:tx|datapath:dp|cnt_t[0]~28              ; 9       ;
; uart_tx:tx|datapath:dp|cnt_t~27                 ; 9       ;
; RX~input                                        ; 8       ;
; uart_rx:rx|datapath1:dp|d_out[0]~0              ; 8       ;
; uart_tx:tx|control:cu|load_bit~1                ; 8       ;
; uart_rx:rx|control1:cu|state.idle               ; 8       ;
; uart_tx:tx|control:cu|load_bit~0                ; 8       ;
; uart_rx:rx|datapath1:dp|Equal1~0                ; 7       ;
; uart_rx:rx|control1:cu|inc_i~1                  ; 7       ;
; uart_rx:rx|control1:cu|load_bit~0               ; 6       ;
; uart_rx:rx|datapath1:dp|cnt_i[0]                ; 6       ;
; uart_rx:rx|control1:cu|rst_t~2                  ; 5       ;
; uart_tx:tx|datapath:dp|TX~1                     ; 5       ;
; uart_rx:rx|datapath1:dp|cnt_i[1]                ; 5       ;
; uart_rx:rx|datapath1:dp|cnt_i[3]~2              ; 4       ;
; uart_rx:rx|control1:cu|inc_i~3                  ; 4       ;
; uart_rx:rx|datapath1:dp|cnt_t~21                ; 4       ;
; uart_rx:rx|datapath1:dp|cnt_i[2]                ; 4       ;
; uart_tx:tx|datapath:dp|cnt_i[0]                 ; 4       ;
; uart_rx:rx|datapath1:dp|cnt_t[8]                ; 4       ;
; uart_tx:tx|datapath:dp|cnt_t[8]                 ; 4       ;
; uart_rx:rx|control1:cu|inc_t~0                  ; 3       ;
; uart_rx:rx|control1:cu|inc_i~2                  ; 3       ;
; uart_rx:rx|datapath1:dp|cnt_i[3]                ; 3       ;
; uart_rx:rx|datapath1:dp|Equal2~0                ; 3       ;
; uart_tx:tx|datapath:dp|Equal1~1                 ; 3       ;
; uart_tx:tx|datapath:dp|Equal1~0                 ; 3       ;
; uart_tx:tx|datapath:dp|cnt_i[1]                 ; 3       ;
; uart_tx:tx|datapath:dp|cnt_i[2]                 ; 3       ;
; uart_rx:rx|datapath1:dp|cnt_t[5]                ; 3       ;
; uart_rx:rx|datapath1:dp|cnt_t[0]                ; 3       ;
; uart_rx:rx|datapath1:dp|cnt_t[6]                ; 3       ;
; uart_rx:rx|datapath1:dp|cnt_t[3]                ; 3       ;
; uart_rx:rx|datapath1:dp|B[8]                    ; 2       ;
; uart_tx:tx|datapath:dp|A[8]                     ; 2       ;
; uart_rx:rx|datapath1:dp|B[7]                    ; 2       ;
; uart_rx:rx|datapath1:dp|B[6]                    ; 2       ;
; uart_rx:rx|datapath1:dp|B[5]                    ; 2       ;
; uart_rx:rx|datapath1:dp|B[4]                    ; 2       ;
; uart_rx:rx|datapath1:dp|B[3]                    ; 2       ;
; uart_rx:rx|datapath1:dp|B[2]                    ; 2       ;
; uart_rx:rx|datapath1:dp|cnt_i~3                 ; 2       ;
; uart_rx:rx|control1:cu|rst_t~3                  ; 2       ;
; uart_rx:rx|datapath1:dp|Equal2~2                ; 2       ;
; uart_rx:rx|datapath1:dp|Equal2~1                ; 2       ;
; uart_rx:rx|control1:cu|next_state.idle~1        ; 2       ;
; uart_rx:rx|control1:cu|next_state.idle~0        ; 2       ;
; uart_tx:tx|datapath:dp|Add1~0                   ; 2       ;
; uart_tx:tx|datapath:dp|TX~2                     ; 2       ;
; uart_tx:tx|datapath:dp|Equal0~0                 ; 2       ;
; uart_tx:tx|datapath:dp|cnt_i[3]                 ; 2       ;
; uart_rx:rx|datapath1:dp|cnt_t[2]                ; 2       ;
; uart_rx:rx|datapath1:dp|cnt_t[1]                ; 2       ;
; uart_rx:rx|datapath1:dp|cnt_t[7]                ; 2       ;
; uart_rx:rx|datapath1:dp|cnt_t[4]                ; 2       ;
; uart_tx:tx|datapath:dp|cnt_t[7]                 ; 2       ;
; uart_tx:tx|datapath:dp|cnt_t[5]                 ; 2       ;
; uart_tx:tx|datapath:dp|cnt_t[4]                 ; 2       ;
; uart_tx:tx|datapath:dp|cnt_t[6]                 ; 2       ;
; uart_tx:tx|datapath:dp|cnt_t[0]                 ; 2       ;
; uart_tx:tx|datapath:dp|cnt_t[3]                 ; 2       ;
; uart_tx:tx|datapath:dp|cnt_t[2]                 ; 2       ;
; uart_tx:tx|datapath:dp|cnt_t[1]                 ; 2       ;
; uart_rx:rx|datapath1:dp|B[9]                    ; 1       ;
; uart_tx:tx|datapath:dp|A[8]~9                   ; 1       ;
; uart_tx:tx|datapath:dp|A~8                      ; 1       ;
; uart_rx:rx|datapath1:dp|d_out[7]                ; 1       ;
; uart_tx:tx|datapath:dp|A~7                      ; 1       ;
; uart_tx:tx|datapath:dp|A[7]                     ; 1       ;
; uart_rx:rx|datapath1:dp|d_out[6]                ; 1       ;
; uart_tx:tx|datapath:dp|A~6                      ; 1       ;
; uart_tx:tx|datapath:dp|A[6]                     ; 1       ;
; uart_rx:rx|datapath1:dp|d_out[5]                ; 1       ;
; uart_tx:tx|datapath:dp|A~5                      ; 1       ;
; uart_tx:tx|datapath:dp|A[5]                     ; 1       ;
; uart_rx:rx|datapath1:dp|d_out[4]                ; 1       ;
; uart_tx:tx|datapath:dp|A~4                      ; 1       ;
; uart_tx:tx|datapath:dp|A[4]                     ; 1       ;
; uart_rx:rx|datapath1:dp|d_out[3]                ; 1       ;
; uart_tx:tx|datapath:dp|A~3                      ; 1       ;
; uart_tx:tx|datapath:dp|A[3]                     ; 1       ;
; uart_rx:rx|datapath1:dp|d_out[2]                ; 1       ;
; uart_tx:tx|datapath:dp|A~2                      ; 1       ;
; uart_tx:tx|datapath:dp|A[2]                     ; 1       ;
; uart_rx:rx|datapath1:dp|d_out[1]                ; 1       ;
; uart_rx:rx|datapath1:dp|B[1]                    ; 1       ;
; uart_rx:rx|control1:cu|state.idle~0             ; 1       ;
; uart_rx:rx|control1:cu|next_state.idle~2        ; 1       ;
; uart_tx:tx|datapath:dp|A~1                      ; 1       ;
; uart_tx:tx|datapath:dp|A[1]                     ; 1       ;
; uart_rx:rx|datapath1:dp|d_out[0]                ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_i~6                 ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_i~5                 ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_i~4                 ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_i[3]~1              ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_i~0                 ; 1       ;
; uart_rx:rx|datapath1:dp|Add1~0                  ; 1       ;
; uart_rx:rx|control1:cu|rst_t~1                  ; 1       ;
; uart_rx:rx|control1:cu|rst_t~0                  ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[0]~20             ; 1       ;
; uart_rx:rx|control1:cu|next_state.special_bit~0 ; 1       ;
; uart_tx:tx|datapath:dp|cnt_i~3                  ; 1       ;
; uart_tx:tx|datapath:dp|cnt_i~2                  ; 1       ;
; uart_tx:tx|datapath:dp|cnt_i~1                  ; 1       ;
; uart_tx:tx|datapath:dp|cnt_i~0                  ; 1       ;
; uart_tx:tx|control:cu|next_state~0              ; 1       ;
; uart_tx:tx|control:cu|always0~0                 ; 1       ;
; uart_tx:tx|datapath:dp|TX~0                     ; 1       ;
; uart_tx:tx|datapath:dp|A[0]                     ; 1       ;
; uart_rx:rx|control1:cu|inc_i~0                  ; 1       ;
; uart_tx:tx|control:cu|send_ack~0                ; 1       ;
; uart_tx:tx|datapath:dp|TX                       ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[8]~29             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[7]~28             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[7]~27             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[6]~26             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[6]~25             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[5]~24             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[5]~23             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[4]~18             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[4]~17             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[3]~16             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[3]~15             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[2]~14             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[2]~13             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[1]~12             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[1]~11             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[0]~10             ; 1       ;
; uart_rx:rx|datapath1:dp|cnt_t[0]~9              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[8]~25              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[7]~24              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[7]~23              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[6]~22              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[6]~21              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[5]~20              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[5]~19              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[4]~18              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[4]~17              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[3]~16              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[3]~15              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[2]~14              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[2]~13              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[1]~12              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[1]~11              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[0]~10              ; 1       ;
; uart_tx:tx|datapath:dp|cnt_t[0]~9               ; 1       ;
+-------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 89 / 342,891 ( < 1 % ) ;
; C16 interconnects           ; 4 / 10,120 ( < 1 % )   ;
; C4 interconnects            ; 22 / 209,544 ( < 1 % ) ;
; Direct links                ; 40 / 342,891 ( < 1 % ) ;
; Global clocks               ; 1 / 20 ( 5 % )         ;
; Local interconnects         ; 71 / 119,088 ( < 1 % ) ;
; R24 interconnects           ; 9 / 9,963 ( < 1 % )    ;
; R4 interconnects            ; 34 / 289,782 ( < 1 % ) ;
+-----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 12.00) ; Number of LABs  (Total = 8) ;
+---------------------------------------------+-----------------------------+
; 1                                           ; 0                           ;
; 2                                           ; 1                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 2                           ;
; 10                                          ; 0                           ;
; 11                                          ; 0                           ;
; 12                                          ; 1                           ;
; 13                                          ; 0                           ;
; 14                                          ; 0                           ;
; 15                                          ; 0                           ;
; 16                                          ; 4                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.75) ; Number of LABs  (Total = 8) ;
+------------------------------------+-----------------------------+
; 1 Async. clear                     ; 3                           ;
; 1 Clock                            ; 8                           ;
; 1 Clock enable                     ; 2                           ;
; 1 Sync. clear                      ; 1                           ;
+------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 19.13) ; Number of LABs  (Total = 8) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 1                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 1                           ;
; 15                                           ; 0                           ;
; 16                                           ; 0                           ;
; 17                                           ; 1                           ;
; 18                                           ; 0                           ;
; 19                                           ; 1                           ;
; 20                                           ; 0                           ;
; 21                                           ; 0                           ;
; 22                                           ; 1                           ;
; 23                                           ; 0                           ;
; 24                                           ; 0                           ;
; 25                                           ; 2                           ;
; 26                                           ; 0                           ;
; 27                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 5.75) ; Number of LABs  (Total = 8) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 0                           ;
; 2                                               ; 3                           ;
; 3                                               ; 1                           ;
; 4                                               ; 0                           ;
; 5                                               ; 0                           ;
; 6                                               ; 1                           ;
; 7                                               ; 0                           ;
; 8                                               ; 1                           ;
; 9                                               ; 0                           ;
; 10                                              ; 0                           ;
; 11                                              ; 1                           ;
; 12                                              ; 1                           ;
+-------------------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Distinct Inputs                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 9.25) ; Number of LABs  (Total = 8) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 0                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 1                           ;
; 5                                           ; 1                           ;
; 6                                           ; 1                           ;
; 7                                           ; 1                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 0                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 4                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 4            ; 0            ; 4            ; 0            ; 0            ; 7         ; 4            ; 0            ; 7         ; 7         ; 0            ; 4            ; 0            ; 0            ; 3            ; 0            ; 4            ; 3            ; 0            ; 0            ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 7         ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 3            ; 7            ; 3            ; 7            ; 7            ; 0         ; 3            ; 7            ; 0         ; 0         ; 7            ; 3            ; 7            ; 7            ; 4            ; 7            ; 3            ; 4            ; 7            ; 7            ; 7            ; 3            ; 7            ; 7            ; 7            ; 7            ; 7            ; 0         ; 7            ; 7            ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; recv_req           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; send_req           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; send_ack           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RX                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE115F29C7 for design "uart"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 3 pins of 7 total pins
    Info (169086): Pin recv_req not assigned to an exact location on the device
    Info (169086): Pin send_req not assigned to an exact location on the device
    Info (169086): Pin send_ack not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 3 (unused VREF, 2.5V VCCIO, 0 input, 3 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  73 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  69 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X104_Y37 to location X115_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.06 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/Quartus II/Project/Week_end/output_files/uart.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5064 megabytes
    Info: Processing ended: Fri Sep 29 14:32:41 2023
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Quartus II/Project/Week_end/output_files/uart.fit.smsg.


+---------------------------------------------------------------+
; Assembler Summary                                             ;
+-----------------------+---------------------------------------+
; Assembler Status      ; Successful - Fri Sep 29 14:32:46 2023 ;
; Revision Name         ; uart                                  ;
; Top-level Entity Name ; uart                                  ;
; Family                ; Cyclone IV E                          ;
; Device                ; EP4CE115F29C7                         ;
+-----------------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Assembler Settings                                                                                     ;
+-----------------------------------------------------------------------------+----------+---------------+
; Option                                                                      ; Setting  ; Default Value ;
+-----------------------------------------------------------------------------+----------+---------------+
; Use smart compilation                                                       ; Off      ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation  ; On       ; On            ;
; Enable compact report table                                                 ; Off      ; Off           ;
; Generate compressed bitstreams                                              ; On       ; On            ;
; Compression mode                                                            ; Off      ; Off           ;
; Clock source for configuration device                                       ; Internal ; Internal      ;
; Clock frequency of the configuration device                                 ; 10 MHZ   ; 10 MHz        ;
; Divide clock frequency by                                                   ; 1        ; 1             ;
; Auto user code                                                              ; On       ; On            ;
; Use configuration device                                                    ; Off      ; Off           ;
; Configuration device                                                        ; Auto     ; Auto          ;
; Configuration device auto user code                                         ; Off      ; Off           ;
; Generate Tabular Text File (.ttf) For Target Device                         ; Off      ; Off           ;
; Generate Raw Binary File (.rbf) For Target Device                           ; Off      ; Off           ;
; Generate Hexadecimal (Intel-Format) Output File (.hexout) for Target Device ; Off      ; Off           ;
; Hexadecimal Output File start address                                       ; 0        ; 0             ;
; Hexadecimal Output File count direction                                     ; Up       ; Up            ;
; Release clears before tri-states                                            ; Off      ; Off           ;
; Auto-restart configuration after error                                      ; On       ; On            ;
; Enable OCT_DONE                                                             ; Off      ; Off           ;
; Generate Serial Vector Format File (.svf) for Target Device                 ; Off      ; Off           ;
; Generate a JEDEC STAPL Format File (.jam) for Target Device                 ; Off      ; Off           ;
; Generate a compressed Jam STAPL Byte Code 2.0 File (.jbc) for Target Device ; Off      ; Off           ;
; Generate a compressed Jam STAPL Byte Code 2.0 File (.jbc) for Target Device ; On       ; On            ;
+-----------------------------------------------------------------------------+----------+---------------+


+------------------------------------------------------+
; Assembler Generated Files                            ;
+------------------------------------------------------+
; File Name                                            ;
+------------------------------------------------------+
; D:/Quartus II/Project/Week_end/output_files/uart.sof ;
+------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Assembler Device Options: D:/Quartus II/Project/Week_end/output_files/uart.sof ;
+----------------+---------------------------------------------------------------+
; Option         ; Setting                                                       ;
+----------------+---------------------------------------------------------------+
; Device         ; EP4CE115F29C7                                                 ;
; JTAG usercode  ; 0x0056FF7A                                                    ;
; Checksum       ; 0x0056FF7A                                                    ;
+----------------+---------------------------------------------------------------+


+--------------------+
; Assembler Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Assembler
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Sep 29 14:32:42 2023
Info: Command: quartus_asm --read_settings_files=off --write_settings_files=off uart -c uart
Info (115031): Writing out detailed assembly data for power analysis
Info (115030): Assembler is generating device programming files
Info: Quartus II 64-Bit Assembler was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4561 megabytes
    Info: Processing ended: Fri Sep 29 14:32:46 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; uart                                               ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 222.22 MHz ; 222.22 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.500 ; -154.148           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -76.245                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                 ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.500 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.416      ;
; -3.500 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.416      ;
; -3.500 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.416      ;
; -3.500 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.416      ;
; -3.498 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.414      ;
; -3.498 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.414      ;
; -3.498 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.414      ;
; -3.498 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.414      ;
; -3.491 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.407      ;
; -3.491 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.407      ;
; -3.491 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.407      ;
; -3.491 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.407      ;
; -3.471 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.387      ;
; -3.471 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.387      ;
; -3.471 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.387      ;
; -3.471 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.387      ;
; -3.449 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.366      ;
; -3.449 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.366      ;
; -3.449 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.366      ;
; -3.449 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.366      ;
; -3.418 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.334      ;
; -3.418 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.334      ;
; -3.418 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.334      ;
; -3.418 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.334      ;
; -3.410 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.326      ;
; -3.410 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.326      ;
; -3.410 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.326      ;
; -3.410 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.326      ;
; -3.392 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.309      ;
; -3.392 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.309      ;
; -3.392 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.309      ;
; -3.392 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.309      ;
; -3.338 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.257      ;
; -3.338 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.257      ;
; -3.338 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.257      ;
; -3.338 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.257      ;
; -3.338 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.257      ;
; -3.338 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.257      ;
; -3.338 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.257      ;
; -3.338 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.257      ;
; -3.338 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.257      ;
; -3.334 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.083     ; 4.249      ;
; -3.334 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.083     ; 4.249      ;
; -3.330 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.083     ; 4.245      ;
; -3.330 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.083     ; 4.245      ;
; -3.327 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.083     ; 4.242      ;
; -3.327 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.083     ; 4.242      ;
; -3.326 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.244      ;
; -3.326 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.244      ;
; -3.326 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.244      ;
; -3.326 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.244      ;
; -3.326 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.244      ;
; -3.326 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.244      ;
; -3.326 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.244      ;
; -3.326 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.244      ;
; -3.326 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.244      ;
; -3.308 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.227      ;
; -3.308 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.227      ;
; -3.308 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.227      ;
; -3.308 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.227      ;
; -3.308 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.227      ;
; -3.308 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.227      ;
; -3.308 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.227      ;
; -3.308 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.227      ;
; -3.308 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.227      ;
; -3.307 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.083     ; 4.222      ;
; -3.307 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.083     ; 4.222      ;
; -3.299 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.217      ;
; -3.299 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.217      ;
; -3.299 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.217      ;
; -3.299 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.217      ;
; -3.299 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.217      ;
; -3.299 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.217      ;
; -3.299 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.217      ;
; -3.299 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.217      ;
; -3.299 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.217      ;
; -3.298 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.215      ;
; -3.298 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.215      ;
; -3.298 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.215      ;
; -3.298 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.215      ;
; -3.287 ; uart_rx:rx|datapath1:dp|cnt_i[3] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.204      ;
; -3.287 ; uart_rx:rx|datapath1:dp|cnt_i[3] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.204      ;
; -3.287 ; uart_rx:rx|datapath1:dp|cnt_i[3] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.204      ;
; -3.287 ; uart_rx:rx|datapath1:dp|cnt_i[3] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.204      ;
; -3.254 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.083     ; 4.169      ;
; -3.254 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.083     ; 4.169      ;
; -3.245 ; uart_rx:rx|datapath1:dp|cnt_t[2] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.161      ;
; -3.245 ; uart_rx:rx|datapath1:dp|cnt_t[2] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.161      ;
; -3.245 ; uart_rx:rx|datapath1:dp|cnt_t[2] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.161      ;
; -3.245 ; uart_rx:rx|datapath1:dp|cnt_t[2] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.161      ;
; -3.226 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.083     ; 4.141      ;
; -3.226 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.083     ; 4.141      ;
; -3.214 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.133      ;
; -3.214 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.133      ;
; -3.214 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.133      ;
; -3.214 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.133      ;
; -3.214 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.133      ;
; -3.214 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.133      ;
; -3.214 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.133      ;
; -3.214 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.133      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                 ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; uart_rx:rx|datapath1:dp|cnt_i[1]         ; uart_rx:rx|datapath1:dp|cnt_i[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:rx|datapath1:dp|cnt_i[2]         ; uart_rx:rx|datapath1:dp|cnt_i[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:tx|datapath:dp|cnt_i[1]          ; uart_tx:tx|datapath:dp|cnt_i[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:tx|datapath:dp|cnt_i[2]          ; uart_tx:tx|datapath:dp|cnt_i[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:tx|datapath:dp|cnt_i[3]          ; uart_tx:tx|datapath:dp|cnt_i[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:tx|control:cu|state              ; uart_tx:tx|control:cu|state              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:tx|datapath:dp|A[8]              ; uart_tx:tx|datapath:dp|A[8]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; uart_rx:rx|control1:cu|state.idle        ; uart_rx:rx|control1:cu|state.idle        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:rx|control1:cu|state.special_bit ; uart_rx:rx|control1:cu|state.special_bit ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.407 ; uart_rx:rx|datapath1:dp|cnt_i[0]         ; uart_rx:rx|datapath1:dp|cnt_i[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407 ; uart_tx:tx|datapath:dp|cnt_i[0]          ; uart_tx:tx|datapath:dp|cnt_i[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.426 ; uart_tx:tx|datapath:dp|cnt_i[2]          ; uart_tx:tx|datapath:dp|cnt_i[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.693      ;
; 0.430 ; uart_rx:rx|datapath1:dp|B[9]             ; uart_rx:rx|datapath1:dp|B[8]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.697      ;
; 0.442 ; uart_tx:tx|datapath:dp|cnt_t[8]          ; uart_tx:tx|datapath:dp|cnt_t[8]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.709      ;
; 0.449 ; uart_rx:rx|datapath1:dp|B[2]             ; uart_rx:rx|datapath1:dp|B[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.716      ;
; 0.453 ; uart_rx:rx|datapath1:dp|B[6]             ; uart_rx:rx|datapath1:dp|B[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.720      ;
; 0.555 ; uart_tx:tx|datapath:dp|A[8]              ; uart_tx:tx|datapath:dp|A[7]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.822      ;
; 0.555 ; uart_tx:tx|datapath:dp|A[6]              ; uart_tx:tx|datapath:dp|A[5]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.822      ;
; 0.555 ; uart_tx:tx|datapath:dp|A[1]              ; uart_tx:tx|datapath:dp|A[0]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.822      ;
; 0.611 ; uart_rx:rx|datapath1:dp|B[5]             ; uart_rx:rx|datapath1:dp|B[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.878      ;
; 0.612 ; uart_rx:rx|datapath1:dp|cnt_t[8]         ; uart_rx:rx|datapath1:dp|cnt_t[8]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.878      ;
; 0.640 ; uart_tx:tx|datapath:dp|cnt_t[1]          ; uart_tx:tx|datapath:dp|cnt_t[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.907      ;
; 0.641 ; uart_tx:tx|datapath:dp|cnt_t[3]          ; uart_tx:tx|datapath:dp|cnt_t[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.644 ; uart_tx:tx|datapath:dp|cnt_t[4]          ; uart_tx:tx|datapath:dp|cnt_t[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; uart_tx:tx|datapath:dp|cnt_t[7]          ; uart_tx:tx|datapath:dp|cnt_t[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.645 ; uart_tx:tx|datapath:dp|cnt_t[5]          ; uart_tx:tx|datapath:dp|cnt_t[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; uart_tx:tx|datapath:dp|cnt_t[2]          ; uart_tx:tx|datapath:dp|cnt_t[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.913      ;
; 0.648 ; uart_tx:tx|datapath:dp|cnt_t[6]          ; uart_tx:tx|datapath:dp|cnt_t[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.915      ;
; 0.648 ; uart_rx:rx|datapath1:dp|cnt_t[2]         ; uart_rx:rx|datapath1:dp|cnt_t[2]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.914      ;
; 0.648 ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.914      ;
; 0.653 ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.919      ;
; 0.656 ; uart_tx:tx|datapath:dp|cnt_i[0]          ; uart_tx:tx|datapath:dp|cnt_i[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.668 ; uart_tx:tx|datapath:dp|cnt_t[0]          ; uart_tx:tx|datapath:dp|cnt_t[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.668 ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.934      ;
; 0.668 ; uart_rx:rx|datapath1:dp|cnt_i[1]         ; uart_rx:rx|datapath1:dp|cnt_i[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.680 ; uart_tx:tx|datapath:dp|A[5]              ; uart_tx:tx|datapath:dp|A[4]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.947      ;
; 0.680 ; uart_tx:tx|datapath:dp|A[4]              ; uart_tx:tx|datapath:dp|A[3]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.947      ;
; 0.684 ; uart_tx:tx|datapath:dp|A[7]              ; uart_tx:tx|datapath:dp|A[6]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.951      ;
; 0.684 ; uart_tx:tx|datapath:dp|A[2]              ; uart_tx:tx|datapath:dp|A[1]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.951      ;
; 0.685 ; uart_tx:tx|datapath:dp|A[3]              ; uart_tx:tx|datapath:dp|A[2]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.952      ;
; 0.743 ; uart_rx:rx|datapath1:dp|B[7]             ; uart_rx:rx|datapath1:dp|B[6]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.010      ;
; 0.759 ; uart_rx:rx|datapath1:dp|B[3]             ; uart_rx:rx|datapath1:dp|B[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.025      ;
; 0.799 ; uart_rx:rx|datapath1:dp|B[4]             ; uart_rx:rx|datapath1:dp|d_out[3]         ; clk          ; clk         ; 0.000        ; 0.083      ; 1.068      ;
; 0.809 ; uart_rx:rx|datapath1:dp|B[7]             ; uart_rx:rx|datapath1:dp|d_out[6]         ; clk          ; clk         ; 0.000        ; 0.083      ; 1.078      ;
; 0.816 ; uart_rx:rx|datapath1:dp|B[8]             ; uart_rx:rx|datapath1:dp|d_out[7]         ; clk          ; clk         ; 0.000        ; 0.083      ; 1.085      ;
; 0.817 ; uart_rx:rx|datapath1:dp|B[5]             ; uart_rx:rx|datapath1:dp|d_out[4]         ; clk          ; clk         ; 0.000        ; 0.083      ; 1.086      ;
; 0.818 ; uart_rx:rx|datapath1:dp|B[1]             ; uart_rx:rx|datapath1:dp|d_out[0]         ; clk          ; clk         ; 0.000        ; 0.084      ; 1.088      ;
; 0.819 ; uart_rx:rx|datapath1:dp|cnt_t[1]         ; uart_rx:rx|datapath1:dp|cnt_t[1]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.085      ;
; 0.822 ; uart_rx:rx|datapath1:dp|cnt_t[6]         ; uart_rx:rx|datapath1:dp|cnt_t[6]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.088      ;
; 0.823 ; uart_rx:rx|datapath1:dp|cnt_t[7]         ; uart_rx:rx|datapath1:dp|cnt_t[7]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.089      ;
; 0.846 ; uart_rx:rx|datapath1:dp|B[3]             ; uart_rx:rx|datapath1:dp|d_out[2]         ; clk          ; clk         ; 0.000        ; 0.083      ; 1.115      ;
; 0.852 ; uart_rx:rx|datapath1:dp|cnt_t[0]         ; uart_rx:rx|datapath1:dp|cnt_t[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.118      ;
; 0.854 ; uart_rx:rx|datapath1:dp|B[6]             ; uart_rx:rx|datapath1:dp|d_out[5]         ; clk          ; clk         ; 0.000        ; 0.083      ; 1.123      ;
; 0.928 ; uart_rx:rx|datapath1:dp|recv_req         ; uart_tx:tx|datapath:dp|TX                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.196      ;
; 0.929 ; uart_rx:rx|datapath1:dp|recv_req         ; uart_tx:tx|datapath:dp|cnt_i[0]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.197      ;
; 0.931 ; uart_rx:rx|datapath1:dp|recv_req         ; uart_tx:tx|datapath:dp|cnt_i[2]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.199      ;
; 0.948 ; uart_rx:rx|datapath1:dp|d_out[2]         ; uart_tx:tx|datapath:dp|A[2]              ; clk          ; clk         ; 0.000        ; 0.083      ; 1.217      ;
; 0.958 ; uart_tx:tx|datapath:dp|cnt_t[1]          ; uart_tx:tx|datapath:dp|cnt_t[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.225      ;
; 0.959 ; uart_tx:tx|datapath:dp|cnt_t[3]          ; uart_tx:tx|datapath:dp|cnt_t[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.226      ;
; 0.961 ; uart_tx:tx|datapath:dp|cnt_t[7]          ; uart_tx:tx|datapath:dp|cnt_t[8]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.228      ;
; 0.962 ; uart_tx:tx|datapath:dp|cnt_t[5]          ; uart_tx:tx|datapath:dp|cnt_t[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.229      ;
; 0.970 ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.236      ;
; 0.971 ; uart_tx:tx|datapath:dp|cnt_t[4]          ; uart_tx:tx|datapath:dp|cnt_t[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.238      ;
; 0.972 ; uart_tx:tx|datapath:dp|cnt_t[0]          ; uart_tx:tx|datapath:dp|cnt_t[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.239      ;
; 0.973 ; uart_tx:tx|datapath:dp|cnt_t[2]          ; uart_tx:tx|datapath:dp|cnt_t[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.975 ; uart_tx:tx|datapath:dp|cnt_t[6]          ; uart_tx:tx|datapath:dp|cnt_t[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; uart_rx:rx|datapath1:dp|cnt_t[2]         ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; uart_tx:tx|datapath:dp|cnt_t[4]          ; uart_tx:tx|datapath:dp|cnt_t[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.243      ;
; 0.977 ; uart_tx:tx|datapath:dp|cnt_t[0]          ; uart_tx:tx|datapath:dp|cnt_t[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.244      ;
; 0.978 ; uart_tx:tx|datapath:dp|cnt_t[2]          ; uart_tx:tx|datapath:dp|cnt_t[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.245      ;
; 0.980 ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; uart_rx:rx|datapath1:dp|cnt_t[6]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.246      ;
; 0.980 ; uart_tx:tx|datapath:dp|cnt_t[6]          ; uart_tx:tx|datapath:dp|cnt_t[8]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.247      ;
; 0.980 ; uart_rx:rx|datapath1:dp|cnt_t[2]         ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.246      ;
; 0.984 ; uart_rx:rx|datapath1:dp|B[8]             ; uart_rx:rx|datapath1:dp|B[7]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; uart_rx:rx|datapath1:dp|cnt_t[6]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.251      ;
; 0.996 ; uart_tx:tx|datapath:dp|cnt_i[1]          ; uart_tx:tx|datapath:dp|cnt_i[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.263      ;
; 0.996 ; uart_tx:tx|datapath:dp|cnt_i[1]          ; uart_tx:tx|datapath:dp|cnt_i[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.263      ;
; 1.002 ; uart_rx:rx|datapath1:dp|B[2]             ; uart_rx:rx|datapath1:dp|d_out[1]         ; clk          ; clk         ; 0.000        ; 0.084      ; 1.272      ;
; 1.003 ; uart_rx:rx|datapath1:dp|B[4]             ; uart_rx:rx|datapath1:dp|B[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.270      ;
; 1.017 ; uart_tx:tx|control:cu|state              ; uart_tx:tx|datapath:dp|TX                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.282      ;
; 1.026 ; uart_tx:tx|datapath:dp|A[0]              ; uart_tx:tx|datapath:dp|TX                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.291      ;
; 1.072 ; uart_rx:rx|control1:cu|state.idle        ; uart_rx:rx|control1:cu|state.special_bit ; clk          ; clk         ; 0.000        ; 0.080      ; 1.338      ;
; 1.079 ; uart_tx:tx|datapath:dp|cnt_t[1]          ; uart_tx:tx|datapath:dp|cnt_t[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.346      ;
; 1.080 ; uart_tx:tx|datapath:dp|cnt_t[3]          ; uart_tx:tx|datapath:dp|cnt_t[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.347      ;
; 1.082 ; uart_rx:rx|datapath1:dp|d_out[7]         ; uart_tx:tx|datapath:dp|A[7]              ; clk          ; clk         ; 0.000        ; 0.083      ; 1.351      ;
; 1.082 ; uart_rx:rx|datapath1:dp|d_out[0]         ; uart_tx:tx|datapath:dp|A[0]              ; clk          ; clk         ; 0.000        ; 0.083      ; 1.351      ;
; 1.083 ; uart_tx:tx|datapath:dp|cnt_t[5]          ; uart_tx:tx|datapath:dp|cnt_t[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.350      ;
; 1.084 ; uart_tx:tx|datapath:dp|cnt_t[1]          ; uart_tx:tx|datapath:dp|cnt_t[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.351      ;
; 1.085 ; uart_rx:rx|datapath1:dp|d_out[6]         ; uart_tx:tx|datapath:dp|A[6]              ; clk          ; clk         ; 0.000        ; 0.083      ; 1.354      ;
; 1.085 ; uart_tx:tx|datapath:dp|cnt_t[3]          ; uart_tx:tx|datapath:dp|cnt_t[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.352      ;
; 1.088 ; uart_tx:tx|datapath:dp|cnt_t[5]          ; uart_tx:tx|datapath:dp|cnt_t[8]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.355      ;
; 1.091 ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.357      ;
; 1.096 ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; uart_rx:rx|datapath1:dp|cnt_t[6]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; uart_tx:tx|datapath:dp|cnt_t[4]          ; uart_tx:tx|datapath:dp|cnt_t[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.364      ;
; 1.098 ; uart_tx:tx|datapath:dp|cnt_t[0]          ; uart_tx:tx|datapath:dp|cnt_t[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.365      ;
; 1.099 ; uart_tx:tx|datapath:dp|cnt_t[2]          ; uart_tx:tx|datapath:dp|cnt_t[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.366      ;
; 1.101 ; uart_rx:rx|control1:cu|state.special_bit ; uart_rx:rx|datapath1:dp|recv_req         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; uart_rx:rx|datapath1:dp|cnt_t[7]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; uart_rx:rx|datapath1:dp|cnt_t[2]         ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.367      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|control1:cu|state.idle        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|control1:cu|state.special_bit ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[9]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|recv_req         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|control:cu|state              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|TX                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[8]          ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|TX                ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[0]          ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[1]          ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[2]          ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[3]          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|control1:cu|state.idle        ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|control1:cu|state.special_bit ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[0]         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[1]         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[2]         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[3]         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[4]         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[5]         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[6]         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[7]         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[8]         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|recv_req         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|control:cu|state              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[0]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[1]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[2]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[3]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[4]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[5]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[6]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[7]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[8]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[0]          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[1]          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[2]          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[3]          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[4]          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[5]          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[6]          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[7]          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[8]          ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[1]             ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[2]             ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[3]             ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[4]             ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[5]             ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[6]             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk        ; 6.221 ; 6.793 ; Rise       ; clk             ;
; rst_n     ; clk        ; 3.103 ; 3.452 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk        ; -3.064 ; -3.595 ; Rise       ; clk             ;
; rst_n     ; clk        ; -1.412 ; -1.719 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TX        ; clk        ; 14.360 ; 14.564 ; Rise       ; clk             ;
; recv_req  ; clk        ; 6.734  ; 6.718  ; Rise       ; clk             ;
; send_ack  ; clk        ; 9.007  ; 8.910  ; Rise       ; clk             ;
; send_req  ; clk        ; 6.836  ; 6.823  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TX        ; clk        ; 13.885 ; 14.083 ; Rise       ; clk             ;
; recv_req  ; clk        ; 6.505  ; 6.489  ; Rise       ; clk             ;
; send_ack  ; clk        ; 6.931  ; 6.914  ; Rise       ; clk             ;
; send_req  ; clk        ; 6.607  ; 6.594  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 241.95 MHz ; 241.95 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.133 ; -136.767          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -76.245                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.133 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.058      ;
; -3.133 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.058      ;
; -3.133 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.058      ;
; -3.133 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.058      ;
; -3.109 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.034      ;
; -3.109 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.034      ;
; -3.109 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.034      ;
; -3.109 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.034      ;
; -3.077 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.002      ;
; -3.077 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.002      ;
; -3.077 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.002      ;
; -3.077 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.002      ;
; -3.060 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.985      ;
; -3.060 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.985      ;
; -3.060 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.985      ;
; -3.060 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.985      ;
; -3.054 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.979      ;
; -3.054 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.979      ;
; -3.054 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.979      ;
; -3.054 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.979      ;
; -3.029 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.956      ;
; -3.029 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.956      ;
; -3.029 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.956      ;
; -3.029 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.956      ;
; -3.020 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.945      ;
; -3.020 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.945      ;
; -3.020 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.945      ;
; -3.020 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.945      ;
; -3.019 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.946      ;
; -3.019 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.946      ;
; -3.019 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.946      ;
; -3.019 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.946      ;
; -2.980 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.906      ;
; -2.980 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.906      ;
; -2.980 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.906      ;
; -2.980 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.906      ;
; -2.980 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.906      ;
; -2.980 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.906      ;
; -2.980 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.906      ;
; -2.980 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.906      ;
; -2.980 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.906      ;
; -2.972 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.896      ;
; -2.972 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.896      ;
; -2.957 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.884      ;
; -2.957 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.884      ;
; -2.957 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.884      ;
; -2.957 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.884      ;
; -2.955 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.955 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.955 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.955 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.955 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.955 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.955 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[8] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.955 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.955 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.948 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.872      ;
; -2.948 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.872      ;
; -2.945 ; uart_rx:rx|datapath1:dp|cnt_i[3] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.872      ;
; -2.945 ; uart_rx:rx|datapath1:dp|cnt_i[3] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.872      ;
; -2.945 ; uart_rx:rx|datapath1:dp|cnt_i[3] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.872      ;
; -2.945 ; uart_rx:rx|datapath1:dp|cnt_i[3] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.872      ;
; -2.945 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.873      ;
; -2.945 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.873      ;
; -2.945 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.873      ;
; -2.945 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.873      ;
; -2.945 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.873      ;
; -2.945 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.873      ;
; -2.945 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[8] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.873      ;
; -2.945 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.873      ;
; -2.945 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.873      ;
; -2.916 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.840      ;
; -2.916 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.840      ;
; -2.909 ; uart_rx:rx|datapath1:dp|cnt_t[2] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.834      ;
; -2.909 ; uart_rx:rx|datapath1:dp|cnt_t[2] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.834      ;
; -2.909 ; uart_rx:rx|datapath1:dp|cnt_t[2] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.834      ;
; -2.909 ; uart_rx:rx|datapath1:dp|cnt_t[2] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.834      ;
; -2.899 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.823      ;
; -2.899 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.823      ;
; -2.896 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.822      ;
; -2.896 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.822      ;
; -2.896 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.822      ;
; -2.896 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.822      ;
; -2.896 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.822      ;
; -2.896 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.822      ;
; -2.896 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.822      ;
; -2.896 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.822      ;
; -2.896 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.822      ;
; -2.883 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.811      ;
; -2.883 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.811      ;
; -2.883 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.811      ;
; -2.883 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.811      ;
; -2.883 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.811      ;
; -2.883 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.811      ;
; -2.883 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[8] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.811      ;
; -2.883 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.811      ;
; -2.883 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_t[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.811      ;
; -2.871 ; uart_rx:rx|datapath1:dp|cnt_i[3] ; uart_rx:rx|datapath1:dp|cnt_t[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.799      ;
; -2.871 ; uart_rx:rx|datapath1:dp|cnt_i[3] ; uart_rx:rx|datapath1:dp|cnt_t[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.799      ;
; -2.871 ; uart_rx:rx|datapath1:dp|cnt_i[3] ; uart_rx:rx|datapath1:dp|cnt_t[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.799      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; uart_rx:rx|control1:cu|state.idle        ; uart_rx:rx|control1:cu|state.idle        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:rx|datapath1:dp|cnt_i[1]         ; uart_rx:rx|datapath1:dp|cnt_i[1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:rx|datapath1:dp|cnt_i[2]         ; uart_rx:rx|datapath1:dp|cnt_i[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:rx|control1:cu|state.special_bit ; uart_rx:rx|control1:cu|state.special_bit ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:tx|datapath:dp|cnt_i[1]          ; uart_tx:tx|datapath:dp|cnt_i[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:tx|datapath:dp|cnt_i[2]          ; uart_tx:tx|datapath:dp|cnt_i[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:tx|datapath:dp|cnt_i[3]          ; uart_tx:tx|datapath:dp|cnt_i[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:tx|control:cu|state              ; uart_tx:tx|control:cu|state              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:tx|datapath:dp|A[8]              ; uart_tx:tx|datapath:dp|A[8]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; uart_rx:rx|datapath1:dp|cnt_i[0]         ; uart_rx:rx|datapath1:dp|cnt_i[0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; uart_tx:tx|datapath:dp|cnt_i[0]          ; uart_tx:tx|datapath:dp|cnt_i[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.386 ; uart_tx:tx|datapath:dp|cnt_i[2]          ; uart_tx:tx|datapath:dp|cnt_i[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.629      ;
; 0.397 ; uart_rx:rx|datapath1:dp|B[9]             ; uart_rx:rx|datapath1:dp|B[8]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.640      ;
; 0.400 ; uart_tx:tx|datapath:dp|cnt_t[8]          ; uart_tx:tx|datapath:dp|cnt_t[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.643      ;
; 0.415 ; uart_rx:rx|datapath1:dp|B[2]             ; uart_rx:rx|datapath1:dp|B[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.658      ;
; 0.418 ; uart_rx:rx|datapath1:dp|B[6]             ; uart_rx:rx|datapath1:dp|B[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.661      ;
; 0.509 ; uart_tx:tx|datapath:dp|A[8]              ; uart_tx:tx|datapath:dp|A[7]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.752      ;
; 0.510 ; uart_tx:tx|datapath:dp|A[6]              ; uart_tx:tx|datapath:dp|A[5]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.753      ;
; 0.510 ; uart_tx:tx|datapath:dp|A[1]              ; uart_tx:tx|datapath:dp|A[0]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.753      ;
; 0.564 ; uart_rx:rx|datapath1:dp|B[5]             ; uart_rx:rx|datapath1:dp|B[4]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.807      ;
; 0.565 ; uart_rx:rx|datapath1:dp|cnt_t[8]         ; uart_rx:rx|datapath1:dp|cnt_t[8]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.809      ;
; 0.586 ; uart_tx:tx|datapath:dp|cnt_t[1]          ; uart_tx:tx|datapath:dp|cnt_t[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; uart_tx:tx|datapath:dp|cnt_t[3]          ; uart_tx:tx|datapath:dp|cnt_t[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.589 ; uart_tx:tx|datapath:dp|cnt_t[4]          ; uart_tx:tx|datapath:dp|cnt_t[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; uart_tx:tx|datapath:dp|cnt_t[5]          ; uart_tx:tx|datapath:dp|cnt_t[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; uart_tx:tx|datapath:dp|cnt_t[7]          ; uart_tx:tx|datapath:dp|cnt_t[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.833      ;
; 0.591 ; uart_tx:tx|datapath:dp|cnt_t[2]          ; uart_tx:tx|datapath:dp|cnt_t[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; uart_rx:rx|datapath1:dp|cnt_t[2]         ; uart_rx:rx|datapath1:dp|cnt_t[2]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.835      ;
; 0.591 ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.835      ;
; 0.592 ; uart_tx:tx|datapath:dp|cnt_t[6]          ; uart_tx:tx|datapath:dp|cnt_t[6]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.835      ;
; 0.596 ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.840      ;
; 0.600 ; uart_tx:tx|datapath:dp|cnt_i[0]          ; uart_tx:tx|datapath:dp|cnt_i[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.609 ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.853      ;
; 0.611 ; uart_tx:tx|datapath:dp|cnt_t[0]          ; uart_tx:tx|datapath:dp|cnt_t[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.854      ;
; 0.611 ; uart_rx:rx|datapath1:dp|cnt_i[1]         ; uart_rx:rx|datapath1:dp|cnt_i[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.854      ;
; 0.622 ; uart_tx:tx|datapath:dp|A[5]              ; uart_tx:tx|datapath:dp|A[4]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.865      ;
; 0.622 ; uart_tx:tx|datapath:dp|A[4]              ; uart_tx:tx|datapath:dp|A[3]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.865      ;
; 0.625 ; uart_tx:tx|datapath:dp|A[7]              ; uart_tx:tx|datapath:dp|A[6]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.625 ; uart_tx:tx|datapath:dp|A[3]              ; uart_tx:tx|datapath:dp|A[2]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.625 ; uart_tx:tx|datapath:dp|A[2]              ; uart_tx:tx|datapath:dp|A[1]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.692 ; uart_rx:rx|datapath1:dp|B[7]             ; uart_rx:rx|datapath1:dp|B[6]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.935      ;
; 0.711 ; uart_rx:rx|datapath1:dp|B[3]             ; uart_rx:rx|datapath1:dp|B[2]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.953      ;
; 0.715 ; uart_rx:rx|datapath1:dp|B[4]             ; uart_rx:rx|datapath1:dp|d_out[3]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.960      ;
; 0.724 ; uart_rx:rx|datapath1:dp|B[7]             ; uart_rx:rx|datapath1:dp|d_out[6]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.969      ;
; 0.730 ; uart_rx:rx|datapath1:dp|B[8]             ; uart_rx:rx|datapath1:dp|d_out[7]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.731 ; uart_rx:rx|datapath1:dp|B[5]             ; uart_rx:rx|datapath1:dp|d_out[4]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.976      ;
; 0.731 ; uart_rx:rx|datapath1:dp|B[1]             ; uart_rx:rx|datapath1:dp|d_out[0]         ; clk          ; clk         ; 0.000        ; 0.075      ; 0.977      ;
; 0.755 ; uart_rx:rx|datapath1:dp|B[3]             ; uart_rx:rx|datapath1:dp|d_out[2]         ; clk          ; clk         ; 0.000        ; 0.074      ; 1.000      ;
; 0.759 ; uart_rx:rx|datapath1:dp|cnt_t[6]         ; uart_rx:rx|datapath1:dp|cnt_t[6]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.003      ;
; 0.760 ; uart_rx:rx|datapath1:dp|B[6]             ; uart_rx:rx|datapath1:dp|d_out[5]         ; clk          ; clk         ; 0.000        ; 0.074      ; 1.005      ;
; 0.761 ; uart_rx:rx|datapath1:dp|cnt_t[1]         ; uart_rx:rx|datapath1:dp|cnt_t[1]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.005      ;
; 0.762 ; uart_rx:rx|datapath1:dp|cnt_t[7]         ; uart_rx:rx|datapath1:dp|cnt_t[7]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.006      ;
; 0.785 ; uart_rx:rx|datapath1:dp|cnt_t[0]         ; uart_rx:rx|datapath1:dp|cnt_t[0]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.029      ;
; 0.863 ; uart_rx:rx|datapath1:dp|d_out[2]         ; uart_tx:tx|datapath:dp|A[2]              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.107      ;
; 0.864 ; uart_rx:rx|datapath1:dp|recv_req         ; uart_tx:tx|datapath:dp|TX                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.107      ;
; 0.864 ; uart_rx:rx|datapath1:dp|recv_req         ; uart_tx:tx|datapath:dp|cnt_i[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.107      ;
; 0.866 ; uart_rx:rx|datapath1:dp|recv_req         ; uart_tx:tx|datapath:dp|cnt_i[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.109      ;
; 0.872 ; uart_tx:tx|datapath:dp|cnt_t[3]          ; uart_tx:tx|datapath:dp|cnt_t[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.115      ;
; 0.872 ; uart_tx:tx|datapath:dp|cnt_t[1]          ; uart_tx:tx|datapath:dp|cnt_t[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.115      ;
; 0.877 ; uart_tx:tx|datapath:dp|cnt_t[7]          ; uart_tx:tx|datapath:dp|cnt_t[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.120      ;
; 0.877 ; uart_tx:tx|datapath:dp|cnt_t[5]          ; uart_tx:tx|datapath:dp|cnt_t[6]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.120      ;
; 0.877 ; uart_tx:tx|datapath:dp|cnt_t[4]          ; uart_tx:tx|datapath:dp|cnt_t[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.120      ;
; 0.878 ; uart_tx:tx|datapath:dp|cnt_t[0]          ; uart_tx:tx|datapath:dp|cnt_t[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.121      ;
; 0.879 ; uart_tx:tx|datapath:dp|cnt_t[2]          ; uart_tx:tx|datapath:dp|cnt_t[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.122      ;
; 0.879 ; uart_rx:rx|datapath1:dp|cnt_t[2]         ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.123      ;
; 0.879 ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.123      ;
; 0.880 ; uart_tx:tx|datapath:dp|cnt_t[6]          ; uart_tx:tx|datapath:dp|cnt_t[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.123      ;
; 0.883 ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.127      ;
; 0.888 ; uart_tx:tx|datapath:dp|cnt_t[4]          ; uart_tx:tx|datapath:dp|cnt_t[6]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; uart_tx:tx|datapath:dp|cnt_t[0]          ; uart_tx:tx|datapath:dp|cnt_t[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; uart_rx:rx|datapath1:dp|cnt_t[6]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.134      ;
; 0.890 ; uart_tx:tx|datapath:dp|cnt_t[2]          ; uart_tx:tx|datapath:dp|cnt_t[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; uart_rx:rx|datapath1:dp|cnt_t[2]         ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.134      ;
; 0.891 ; uart_tx:tx|datapath:dp|cnt_t[6]          ; uart_tx:tx|datapath:dp|cnt_t[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.896 ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; uart_rx:rx|datapath1:dp|cnt_t[6]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.140      ;
; 0.898 ; uart_rx:rx|datapath1:dp|B[8]             ; uart_rx:rx|datapath1:dp|B[7]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.141      ;
; 0.915 ; uart_rx:rx|datapath1:dp|B[2]             ; uart_rx:rx|datapath1:dp|d_out[1]         ; clk          ; clk         ; 0.000        ; 0.075      ; 1.161      ;
; 0.915 ; uart_tx:tx|datapath:dp|cnt_i[1]          ; uart_tx:tx|datapath:dp|cnt_i[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.158      ;
; 0.916 ; uart_tx:tx|datapath:dp|cnt_i[1]          ; uart_tx:tx|datapath:dp|cnt_i[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.159      ;
; 0.924 ; uart_tx:tx|datapath:dp|A[0]              ; uart_tx:tx|datapath:dp|TX                ; clk          ; clk         ; 0.000        ; 0.070      ; 1.165      ;
; 0.926 ; uart_rx:rx|datapath1:dp|B[4]             ; uart_rx:rx|datapath1:dp|B[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.169      ;
; 0.949 ; uart_tx:tx|control:cu|state              ; uart_tx:tx|datapath:dp|TX                ; clk          ; clk         ; 0.000        ; 0.070      ; 1.190      ;
; 0.971 ; uart_tx:tx|datapath:dp|cnt_t[3]          ; uart_tx:tx|datapath:dp|cnt_t[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.214      ;
; 0.971 ; uart_tx:tx|datapath:dp|cnt_t[1]          ; uart_tx:tx|datapath:dp|cnt_t[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.214      ;
; 0.974 ; uart_rx:rx|control1:cu|state.idle        ; uart_rx:rx|control1:cu|state.special_bit ; clk          ; clk         ; 0.000        ; 0.072      ; 1.217      ;
; 0.976 ; uart_tx:tx|datapath:dp|cnt_t[5]          ; uart_tx:tx|datapath:dp|cnt_t[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.219      ;
; 0.982 ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.226      ;
; 0.982 ; uart_tx:tx|datapath:dp|cnt_t[3]          ; uart_tx:tx|datapath:dp|cnt_t[6]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.225      ;
; 0.982 ; uart_tx:tx|datapath:dp|cnt_t[1]          ; uart_tx:tx|datapath:dp|cnt_t[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.225      ;
; 0.987 ; uart_tx:tx|datapath:dp|cnt_t[5]          ; uart_tx:tx|datapath:dp|cnt_t[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.230      ;
; 0.987 ; uart_tx:tx|datapath:dp|cnt_t[4]          ; uart_tx:tx|datapath:dp|cnt_t[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; uart_tx:tx|datapath:dp|cnt_t[0]          ; uart_tx:tx|datapath:dp|cnt_t[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; uart_rx:rx|datapath1:dp|cnt_t[7]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.233      ;
; 0.989 ; uart_tx:tx|datapath:dp|cnt_t[2]          ; uart_tx:tx|datapath:dp|cnt_t[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; uart_rx:rx|datapath1:dp|cnt_t[2]         ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.233      ;
; 0.993 ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; uart_rx:rx|datapath1:dp|cnt_t[6]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.237      ;
; 0.995 ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; uart_rx:rx|datapath1:dp|cnt_t[7]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.239      ;
; 0.998 ; uart_tx:tx|datapath:dp|cnt_t[4]          ; uart_tx:tx|datapath:dp|cnt_t[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; uart_tx:tx|datapath:dp|cnt_t[0]          ; uart_tx:tx|datapath:dp|cnt_t[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; uart_rx:rx|datapath1:dp|cnt_t[8]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.244      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|control1:cu|state.idle        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|control1:cu|state.special_bit ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[9]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|recv_req         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|control:cu|state              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|TX                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[8]          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[1]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[2]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[3]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[4]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[5]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[6]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[7]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[8]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[9]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[0]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[1]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[2]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[3]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[0]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[1]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[2]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[3]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[4]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[5]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[6]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[7]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[8]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[0]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[1]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[2]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[3]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[4]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[5]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[6]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[7]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|TX                ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[0]          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[1]          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[2]          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[3]          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[0]          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[1]          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[2]          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[3]          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[4]          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[5]          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[6]          ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk        ; 5.618 ; 6.035 ; Rise       ; clk             ;
; rst_n     ; clk        ; 2.785 ; 2.979 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk        ; -2.778 ; -3.093 ; Rise       ; clk             ;
; rst_n     ; clk        ; -1.225 ; -1.431 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TX        ; clk        ; 13.147 ; 13.011 ; Rise       ; clk             ;
; recv_req  ; clk        ; 6.060  ; 6.032  ; Rise       ; clk             ;
; send_ack  ; clk        ; 8.176  ; 8.005  ; Rise       ; clk             ;
; send_req  ; clk        ; 6.176  ; 6.125  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TX        ; clk        ; 12.693 ; 12.564 ; Rise       ; clk             ;
; recv_req  ; clk        ; 5.840  ; 5.813  ; Rise       ; clk             ;
; send_ack  ; clk        ; 6.257  ; 6.192  ; Rise       ; clk             ;
; send_req  ; clk        ; 5.956  ; 5.906  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.186 ; -45.184           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -63.570                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.186 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.131      ;
; -1.186 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.131      ;
; -1.186 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.131      ;
; -1.186 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.131      ;
; -1.176 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.122      ;
; -1.176 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.122      ;
; -1.176 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.122      ;
; -1.176 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.122      ;
; -1.174 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.119      ;
; -1.174 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.119      ;
; -1.174 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.119      ;
; -1.174 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.119      ;
; -1.159 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.104      ;
; -1.159 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.104      ;
; -1.159 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.104      ;
; -1.159 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.104      ;
; -1.152 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.097      ;
; -1.152 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.097      ;
; -1.152 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.097      ;
; -1.152 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.097      ;
; -1.148 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.093      ;
; -1.148 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.093      ;
; -1.148 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.093      ;
; -1.148 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.093      ;
; -1.131 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.077      ;
; -1.131 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[2] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.077      ;
; -1.131 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[3] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.077      ;
; -1.131 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[5] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.077      ;
; -1.131 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[6] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.077      ;
; -1.131 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[7] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.077      ;
; -1.131 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[8] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.077      ;
; -1.131 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[0] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.077      ;
; -1.131 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|cnt_t[4] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.077      ;
; -1.123 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.068      ;
; -1.123 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.068      ;
; -1.123 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.068      ;
; -1.123 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.068      ;
; -1.112 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.058      ;
; -1.112 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.058      ;
; -1.112 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.058      ;
; -1.112 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.058      ;
; -1.110 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.054      ;
; -1.110 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.054      ;
; -1.103 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.048      ;
; -1.103 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[2] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.048      ;
; -1.103 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.048      ;
; -1.103 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[5] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.048      ;
; -1.103 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[6] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.048      ;
; -1.103 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[7] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.048      ;
; -1.103 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[8] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.048      ;
; -1.103 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.048      ;
; -1.103 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|cnt_t[4] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.048      ;
; -1.098 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.042      ;
; -1.098 ; uart_rx:rx|datapath1:dp|cnt_t[3] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.042      ;
; -1.083 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.027      ;
; -1.083 ; uart_rx:rx|datapath1:dp|cnt_t[0] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.027      ;
; -1.076 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.020      ;
; -1.076 ; uart_rx:rx|datapath1:dp|cnt_t[5] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.020      ;
; -1.075 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.020      ;
; -1.075 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[2] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.020      ;
; -1.075 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.020      ;
; -1.075 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[5] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.020      ;
; -1.075 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[6] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.020      ;
; -1.075 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[7] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.020      ;
; -1.075 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[8] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.020      ;
; -1.075 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.020      ;
; -1.075 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|cnt_t[4] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.020      ;
; -1.067 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.013      ;
; -1.067 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[2] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.013      ;
; -1.067 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[3] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.013      ;
; -1.067 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[5] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.013      ;
; -1.067 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[6] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.013      ;
; -1.067 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[7] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.013      ;
; -1.067 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[8] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.013      ;
; -1.067 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[0] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.013      ;
; -1.067 ; uart_rx:rx|datapath1:dp|cnt_i[2] ; uart_rx:rx|datapath1:dp|cnt_t[4] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.013      ;
; -1.063 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.063 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.063 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.063 ; uart_rx:rx|datapath1:dp|cnt_i[0] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.056 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.042     ; 2.001      ;
; -1.056 ; uart_rx:rx|datapath1:dp|cnt_i[1] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.042     ; 2.001      ;
; -1.048 ; uart_rx:rx|datapath1:dp|cnt_t[2] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.993      ;
; -1.048 ; uart_rx:rx|datapath1:dp|cnt_t[2] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.993      ;
; -1.048 ; uart_rx:rx|datapath1:dp|cnt_t[2] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.993      ;
; -1.048 ; uart_rx:rx|datapath1:dp|cnt_t[2] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.993      ;
; -1.048 ; uart_rx:rx|datapath1:dp|cnt_i[3] ; uart_rx:rx|datapath1:dp|cnt_i[0] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.994      ;
; -1.048 ; uart_rx:rx|datapath1:dp|cnt_i[3] ; uart_rx:rx|datapath1:dp|cnt_i[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.994      ;
; -1.048 ; uart_rx:rx|datapath1:dp|cnt_i[3] ; uart_rx:rx|datapath1:dp|cnt_i[2] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.994      ;
; -1.048 ; uart_rx:rx|datapath1:dp|cnt_i[3] ; uart_rx:rx|datapath1:dp|cnt_i[3] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.994      ;
; -1.047 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.991      ;
; -1.047 ; uart_rx:rx|datapath1:dp|cnt_t[1] ; uart_rx:rx|datapath1:dp|B[1]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.991      ;
; -1.040 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|B[9]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.985      ;
; -1.040 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|B[8]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.985      ;
; -1.040 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|B[7]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.985      ;
; -1.040 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|B[6]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.985      ;
; -1.040 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|B[5]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.985      ;
; -1.040 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|B[4]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.985      ;
; -1.040 ; uart_rx:rx|datapath1:dp|cnt_t[6] ; uart_rx:rx|datapath1:dp|B[3]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.985      ;
; -1.028 ; uart_rx:rx|datapath1:dp|cnt_t[7] ; uart_rx:rx|datapath1:dp|B[2]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.972      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; uart_rx:rx|control1:cu|state.idle        ; uart_rx:rx|control1:cu|state.idle        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:rx|control1:cu|state.special_bit ; uart_rx:rx|control1:cu|state.special_bit ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:tx|datapath:dp|cnt_i[1]          ; uart_tx:tx|datapath:dp|cnt_i[1]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:tx|datapath:dp|cnt_i[2]          ; uart_tx:tx|datapath:dp|cnt_i[2]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:tx|datapath:dp|cnt_i[3]          ; uart_tx:tx|datapath:dp|cnt_i[3]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; uart_rx:rx|datapath1:dp|cnt_i[1]         ; uart_rx:rx|datapath1:dp|cnt_i[1]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:rx|datapath1:dp|cnt_i[2]         ; uart_rx:rx|datapath1:dp|cnt_i[2]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:tx|control:cu|state              ; uart_tx:tx|control:cu|state              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:tx|datapath:dp|A[8]              ; uart_tx:tx|datapath:dp|A[8]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; uart_tx:tx|datapath:dp|cnt_i[0]          ; uart_tx:tx|datapath:dp|cnt_i[0]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; uart_rx:rx|datapath1:dp|cnt_i[0]         ; uart_rx:rx|datapath1:dp|cnt_i[0]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; uart_rx:rx|datapath1:dp|B[9]             ; uart_rx:rx|datapath1:dp|B[8]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.315      ;
; 0.192 ; uart_tx:tx|datapath:dp|cnt_i[2]          ; uart_tx:tx|datapath:dp|cnt_i[3]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.318      ;
; 0.198 ; uart_rx:rx|datapath1:dp|B[2]             ; uart_rx:rx|datapath1:dp|B[1]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.324      ;
; 0.201 ; uart_tx:tx|datapath:dp|cnt_t[8]          ; uart_tx:tx|datapath:dp|cnt_t[8]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.327      ;
; 0.203 ; uart_rx:rx|datapath1:dp|B[6]             ; uart_rx:rx|datapath1:dp|B[5]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.328      ;
; 0.248 ; uart_tx:tx|datapath:dp|A[1]              ; uart_tx:tx|datapath:dp|A[0]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.249 ; uart_tx:tx|datapath:dp|A[8]              ; uart_tx:tx|datapath:dp|A[7]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.374      ;
; 0.249 ; uart_tx:tx|datapath:dp|A[6]              ; uart_tx:tx|datapath:dp|A[5]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.374      ;
; 0.268 ; uart_rx:rx|datapath1:dp|B[5]             ; uart_rx:rx|datapath1:dp|B[4]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.393      ;
; 0.269 ; uart_rx:rx|datapath1:dp|cnt_t[8]         ; uart_rx:rx|datapath1:dp|cnt_t[8]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.395      ;
; 0.291 ; uart_tx:tx|datapath:dp|cnt_t[3]          ; uart_tx:tx|datapath:dp|cnt_t[3]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; uart_tx:tx|datapath:dp|cnt_t[1]          ; uart_tx:tx|datapath:dp|cnt_t[1]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; uart_tx:tx|datapath:dp|cnt_t[5]          ; uart_tx:tx|datapath:dp|cnt_t[5]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; uart_tx:tx|datapath:dp|cnt_t[7]          ; uart_tx:tx|datapath:dp|cnt_t[7]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; uart_tx:tx|datapath:dp|cnt_t[2]          ; uart_tx:tx|datapath:dp|cnt_t[2]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; uart_tx:tx|datapath:dp|cnt_t[4]          ; uart_tx:tx|datapath:dp|cnt_t[4]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; uart_tx:tx|datapath:dp|cnt_t[6]          ; uart_tx:tx|datapath:dp|cnt_t[6]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; uart_rx:rx|datapath1:dp|cnt_t[2]         ; uart_rx:rx|datapath1:dp|cnt_t[2]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.297 ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.423      ;
; 0.301 ; uart_tx:tx|datapath:dp|cnt_i[0]          ; uart_tx:tx|datapath:dp|cnt_i[1]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.304 ; uart_tx:tx|datapath:dp|cnt_t[0]          ; uart_tx:tx|datapath:dp|cnt_t[0]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.430      ;
; 0.306 ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.432      ;
; 0.308 ; uart_rx:rx|datapath1:dp|cnt_i[1]         ; uart_rx:rx|datapath1:dp|cnt_i[2]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.433      ;
; 0.311 ; uart_tx:tx|datapath:dp|A[7]              ; uart_tx:tx|datapath:dp|A[6]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.436      ;
; 0.311 ; uart_tx:tx|datapath:dp|A[5]              ; uart_tx:tx|datapath:dp|A[4]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.436      ;
; 0.311 ; uart_tx:tx|datapath:dp|A[4]              ; uart_tx:tx|datapath:dp|A[3]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.436      ;
; 0.311 ; uart_tx:tx|datapath:dp|A[2]              ; uart_tx:tx|datapath:dp|A[1]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.436      ;
; 0.313 ; uart_tx:tx|datapath:dp|A[3]              ; uart_tx:tx|datapath:dp|A[2]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.438      ;
; 0.329 ; uart_rx:rx|datapath1:dp|B[7]             ; uart_rx:rx|datapath1:dp|B[6]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.454      ;
; 0.332 ; uart_rx:rx|datapath1:dp|B[3]             ; uart_rx:rx|datapath1:dp|B[2]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.457      ;
; 0.353 ; uart_rx:rx|datapath1:dp|B[4]             ; uart_rx:rx|datapath1:dp|d_out[3]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.479      ;
; 0.357 ; uart_rx:rx|datapath1:dp|B[7]             ; uart_rx:rx|datapath1:dp|d_out[6]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.483      ;
; 0.359 ; uart_rx:rx|datapath1:dp|B[8]             ; uart_rx:rx|datapath1:dp|d_out[7]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.485      ;
; 0.360 ; uart_rx:rx|datapath1:dp|B[1]             ; uart_rx:rx|datapath1:dp|d_out[0]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.487      ;
; 0.362 ; uart_rx:rx|datapath1:dp|B[5]             ; uart_rx:rx|datapath1:dp|d_out[4]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.488      ;
; 0.367 ; uart_rx:rx|datapath1:dp|cnt_t[1]         ; uart_rx:rx|datapath1:dp|cnt_t[1]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.493      ;
; 0.367 ; uart_rx:rx|datapath1:dp|cnt_t[7]         ; uart_rx:rx|datapath1:dp|cnt_t[7]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.493      ;
; 0.369 ; uart_rx:rx|datapath1:dp|cnt_t[6]         ; uart_rx:rx|datapath1:dp|cnt_t[6]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.495      ;
; 0.374 ; uart_rx:rx|datapath1:dp|B[3]             ; uart_rx:rx|datapath1:dp|d_out[2]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.500      ;
; 0.375 ; uart_rx:rx|datapath1:dp|B[6]             ; uart_rx:rx|datapath1:dp|d_out[5]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.501      ;
; 0.381 ; uart_rx:rx|datapath1:dp|cnt_t[0]         ; uart_rx:rx|datapath1:dp|cnt_t[0]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.507      ;
; 0.415 ; uart_rx:rx|datapath1:dp|d_out[2]         ; uart_tx:tx|datapath:dp|A[2]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.541      ;
; 0.426 ; uart_rx:rx|datapath1:dp|recv_req         ; uart_tx:tx|datapath:dp|TX                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.553      ;
; 0.427 ; uart_rx:rx|datapath1:dp|recv_req         ; uart_tx:tx|datapath:dp|cnt_i[0]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.554      ;
; 0.429 ; uart_rx:rx|datapath1:dp|recv_req         ; uart_tx:tx|datapath:dp|cnt_i[2]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.556      ;
; 0.430 ; uart_rx:rx|datapath1:dp|B[8]             ; uart_rx:rx|datapath1:dp|B[7]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.555      ;
; 0.433 ; uart_rx:rx|datapath1:dp|B[4]             ; uart_rx:rx|datapath1:dp|B[3]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.558      ;
; 0.440 ; uart_tx:tx|datapath:dp|cnt_t[3]          ; uart_tx:tx|datapath:dp|cnt_t[4]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.566      ;
; 0.441 ; uart_tx:tx|datapath:dp|cnt_t[1]          ; uart_tx:tx|datapath:dp|cnt_t[2]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.567      ;
; 0.442 ; uart_rx:rx|datapath1:dp|B[2]             ; uart_rx:rx|datapath1:dp|d_out[1]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.569      ;
; 0.442 ; uart_tx:tx|datapath:dp|cnt_t[7]          ; uart_tx:tx|datapath:dp|cnt_t[8]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; uart_tx:tx|datapath:dp|cnt_t[5]          ; uart_tx:tx|datapath:dp|cnt_t[6]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.568      ;
; 0.446 ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.572      ;
; 0.448 ; uart_tx:tx|datapath:dp|cnt_i[1]          ; uart_tx:tx|datapath:dp|cnt_i[3]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; uart_tx:tx|datapath:dp|cnt_i[1]          ; uart_tx:tx|datapath:dp|cnt_i[2]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.575      ;
; 0.451 ; uart_tx:tx|datapath:dp|cnt_t[0]          ; uart_tx:tx|datapath:dp|cnt_t[1]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.577      ;
; 0.452 ; uart_tx:tx|datapath:dp|cnt_t[2]          ; uart_tx:tx|datapath:dp|cnt_t[3]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; uart_tx:tx|datapath:dp|cnt_t[4]          ; uart_tx:tx|datapath:dp|cnt_t[5]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; uart_tx:tx|datapath:dp|cnt_t[6]          ; uart_tx:tx|datapath:dp|cnt_t[7]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; uart_rx:rx|datapath1:dp|cnt_t[2]         ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.454 ; uart_tx:tx|control:cu|state              ; uart_tx:tx|datapath:dp|TX                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.579      ;
; 0.454 ; uart_tx:tx|datapath:dp|cnt_t[0]          ; uart_tx:tx|datapath:dp|cnt_t[2]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; uart_rx:rx|datapath1:dp|cnt_t[6]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; uart_tx:tx|datapath:dp|cnt_t[2]          ; uart_tx:tx|datapath:dp|cnt_t[4]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; uart_tx:tx|datapath:dp|cnt_t[6]          ; uart_tx:tx|datapath:dp|cnt_t[8]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; uart_tx:tx|datapath:dp|cnt_t[4]          ; uart_tx:tx|datapath:dp|cnt_t[6]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; uart_rx:rx|datapath1:dp|cnt_t[2]         ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; uart_rx:rx|datapath1:dp|cnt_t[4]         ; uart_rx:rx|datapath1:dp|cnt_t[6]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.461 ; uart_tx:tx|datapath:dp|A[0]              ; uart_tx:tx|datapath:dp|TX                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.586      ;
; 0.488 ; uart_rx:rx|control1:cu|state.idle        ; uart_rx:rx|control1:cu|state.special_bit ; clk          ; clk         ; 0.000        ; 0.042      ; 0.614      ;
; 0.496 ; uart_rx:rx|datapath1:dp|d_out[7]         ; uart_tx:tx|datapath:dp|A[7]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.622      ;
; 0.497 ; uart_rx:rx|datapath1:dp|d_out[0]         ; uart_tx:tx|datapath:dp|A[0]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.623      ;
; 0.498 ; uart_rx:rx|datapath1:dp|d_out[6]         ; uart_tx:tx|datapath:dp|A[6]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.624      ;
; 0.499 ; uart_tx:tx|control:cu|state              ; uart_tx:tx|datapath:dp|cnt_i[2]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.624      ;
; 0.503 ; uart_tx:tx|datapath:dp|cnt_t[3]          ; uart_tx:tx|datapath:dp|cnt_t[5]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.629      ;
; 0.504 ; uart_tx:tx|datapath:dp|cnt_t[1]          ; uart_tx:tx|datapath:dp|cnt_t[3]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; uart_rx:rx|datapath1:dp|cnt_i[0]         ; uart_rx:rx|datapath1:dp|cnt_i[2]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.630      ;
; 0.505 ; uart_tx:tx|datapath:dp|cnt_t[5]          ; uart_tx:tx|datapath:dp|cnt_t[7]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; uart_rx:rx|datapath1:dp|cnt_i[0]         ; uart_rx:rx|datapath1:dp|cnt_i[1]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; uart_tx:tx|datapath:dp|cnt_t[3]          ; uart_tx:tx|datapath:dp|cnt_t[6]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.632      ;
; 0.507 ; uart_rx:rx|control1:cu|state.special_bit ; uart_rx:rx|datapath1:dp|recv_req         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; uart_tx:tx|datapath:dp|cnt_t[1]          ; uart_tx:tx|datapath:dp|cnt_t[4]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; uart_tx:tx|control:cu|state              ; uart_tx:tx|datapath:dp|cnt_i[0]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.633      ;
; 0.508 ; uart_tx:tx|datapath:dp|cnt_t[5]          ; uart_tx:tx|datapath:dp|cnt_t[8]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.634      ;
; 0.509 ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; uart_rx:rx|datapath1:dp|cnt_t[5]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.635      ;
; 0.512 ; uart_rx:rx|datapath1:dp|cnt_t[3]         ; uart_rx:rx|datapath1:dp|cnt_t[6]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.516 ; uart_rx:rx|datapath1:dp|cnt_t[7]         ; uart_rx:rx|datapath1:dp|cnt_t[8]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.642      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|control1:cu|state.idle        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|control1:cu|state.special_bit ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|recv_req         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|control:cu|state              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|TX                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_i[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:tx|datapath:dp|cnt_t[8]          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[0]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[1]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[2]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[3]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[4]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[5]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[6]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|d_out[7]         ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|control1:cu|state.idle        ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|control1:cu|state.special_bit ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[1]             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[2]             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[3]             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[4]             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[5]             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[6]             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[7]             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[8]             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|B[9]             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[0]         ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[1]         ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[2]         ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_i[3]         ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[0]         ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[1]         ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[2]         ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[3]         ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[4]         ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[5]         ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[6]         ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[7]         ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|cnt_t[8]         ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:rx|datapath1:dp|recv_req         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|control:cu|state              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[0]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[1]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[2]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[3]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[4]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[5]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[6]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:tx|datapath:dp|A[7]              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk        ; 3.067 ; 3.794 ; Rise       ; clk             ;
; rst_n     ; clk        ; 1.383 ; 2.030 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk        ; -1.502 ; -2.303 ; Rise       ; clk             ;
; rst_n     ; clk        ; -0.602 ; -1.170 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TX        ; clk        ; 7.657 ; 8.220 ; Rise       ; clk             ;
; recv_req  ; clk        ; 3.577 ; 3.624 ; Rise       ; clk             ;
; send_ack  ; clk        ; 4.663 ; 4.734 ; Rise       ; clk             ;
; send_req  ; clk        ; 3.641 ; 3.708 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TX        ; clk        ; 7.414 ; 7.956 ; Rise       ; clk             ;
; recv_req  ; clk        ; 3.461 ; 3.506 ; Rise       ; clk             ;
; send_ack  ; clk        ; 3.667 ; 3.746 ; Rise       ; clk             ;
; send_req  ; clk        ; 3.525 ; 3.590 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.500   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.500   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -154.148 ; 0.0   ; 0.0      ; 0.0     ; -76.245             ;
;  clk             ; -154.148 ; 0.000 ; N/A      ; N/A     ; -76.245             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk        ; 6.221 ; 6.793 ; Rise       ; clk             ;
; rst_n     ; clk        ; 3.103 ; 3.452 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk        ; -1.502 ; -2.303 ; Rise       ; clk             ;
; rst_n     ; clk        ; -0.602 ; -1.170 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TX        ; clk        ; 14.360 ; 14.564 ; Rise       ; clk             ;
; recv_req  ; clk        ; 6.734  ; 6.718  ; Rise       ; clk             ;
; send_ack  ; clk        ; 9.007  ; 8.910  ; Rise       ; clk             ;
; send_req  ; clk        ; 6.836  ; 6.823  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TX        ; clk        ; 7.414 ; 7.956 ; Rise       ; clk             ;
; recv_req  ; clk        ; 3.461 ; 3.506 ; Rise       ; clk             ;
; send_ack  ; clk        ; 3.667 ; 3.746 ; Rise       ; clk             ;
; send_req  ; clk        ; 3.525 ; 3.590 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; recv_req      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; send_req      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; send_ack      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RX                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; recv_req      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; send_req      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; send_ack      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; recv_req      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; send_req      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; send_ack      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; recv_req      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; send_req      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; send_ack      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3820     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3820     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 81    ; 81   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Sep 29 14:32:47 2023
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.500      -154.148 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -76.245 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.133
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.133      -136.767 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.354         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -76.245 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.186       -45.184 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.181         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -63.570 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4650 megabytes
    Info: Processing ended: Fri Sep 29 14:32:50 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


+-------------------------------------------------------------------+
; EDA Netlist Writer Summary                                        ;
+---------------------------+---------------------------------------+
; EDA Netlist Writer Status ; Successful - Fri Sep 29 14:32:52 2023 ;
; Revision Name             ; uart                                  ;
; Top-level Entity Name     ; uart                                  ;
; Family                    ; Cyclone IV E                          ;
; Simulation Files Creation ; Successful                            ;
+---------------------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Simulation Settings                                                                                                           ;
+---------------------------------------------------------------------------------------------------+---------------------------+
; Option                                                                                            ; Setting                   ;
+---------------------------------------------------------------------------------------------------+---------------------------+
; Tool Name                                                                                         ; ModelSim-Altera (Verilog) ;
; Generate netlist for functional simulation only                                                   ; Off                       ;
; Time scale                                                                                        ; 1 ps                      ;
; Truncate long hierarchy paths                                                                     ; Off                       ;
; Map illegal HDL characters                                                                        ; Off                       ;
; Flatten buses into individual nodes                                                               ; Off                       ;
; Maintain hierarchy                                                                                ; Off                       ;
; Bring out device-wide set/reset signals as ports                                                  ; Off                       ;
; Enable glitch filtering                                                                           ; Off                       ;
; Do not write top level VHDL entity                                                                ; Off                       ;
; Disable detection of setup and hold time violations in the input registers of bi-directional pins ; Off                       ;
; Architecture name in VHDL output netlist                                                          ; structure                 ;
; Generate third-party EDA tool command script for RTL functional simulation                        ; Off                       ;
; Generate third-party EDA tool command script for gate-level simulation                            ; Off                       ;
+---------------------------------------------------------------------------------------------------+---------------------------+


+----------------------------------------------------------------------------------+
; Simulation Generated Files                                                       ;
+----------------------------------------------------------------------------------+
; Generated Files                                                                  ;
+----------------------------------------------------------------------------------+
; D:/Quartus II/Project/Week_end/simulation/modelsim/uart_7_1200mv_85c_slow.vo     ;
; D:/Quartus II/Project/Week_end/simulation/modelsim/uart_7_1200mv_0c_slow.vo      ;
; D:/Quartus II/Project/Week_end/simulation/modelsim/uart_min_1200mv_0c_fast.vo    ;
; D:/Quartus II/Project/Week_end/simulation/modelsim/uart.vo                       ;
; D:/Quartus II/Project/Week_end/simulation/modelsim/uart_7_1200mv_85c_v_slow.sdo  ;
; D:/Quartus II/Project/Week_end/simulation/modelsim/uart_7_1200mv_0c_v_slow.sdo   ;
; D:/Quartus II/Project/Week_end/simulation/modelsim/uart_min_1200mv_0c_v_fast.sdo ;
; D:/Quartus II/Project/Week_end/simulation/modelsim/uart_v.sdo                    ;
+----------------------------------------------------------------------------------+


+-----------------------------+
; EDA Netlist Writer Messages ;
+-----------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit EDA Netlist Writer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Sep 29 14:32:50 2023
Info: Command: quartus_eda --read_settings_files=off --write_settings_files=off uart -c uart
Info (204019): Generated file uart_7_1200mv_85c_slow.vo in folder "D:/Quartus II/Project/Week_end/simulation/modelsim/" for EDA simulation tool
Info (204019): Generated file uart_7_1200mv_0c_slow.vo in folder "D:/Quartus II/Project/Week_end/simulation/modelsim/" for EDA simulation tool
Info (204019): Generated file uart_min_1200mv_0c_fast.vo in folder "D:/Quartus II/Project/Week_end/simulation/modelsim/" for EDA simulation tool
Info (204019): Generated file uart.vo in folder "D:/Quartus II/Project/Week_end/simulation/modelsim/" for EDA simulation tool
Info (204019): Generated file uart_7_1200mv_85c_v_slow.sdo in folder "D:/Quartus II/Project/Week_end/simulation/modelsim/" for EDA simulation tool
Info (204019): Generated file uart_7_1200mv_0c_v_slow.sdo in folder "D:/Quartus II/Project/Week_end/simulation/modelsim/" for EDA simulation tool
Info (204019): Generated file uart_min_1200mv_0c_v_fast.sdo in folder "D:/Quartus II/Project/Week_end/simulation/modelsim/" for EDA simulation tool
Info (204019): Generated file uart_v.sdo in folder "D:/Quartus II/Project/Week_end/simulation/modelsim/" for EDA simulation tool
Info: Quartus II 64-Bit EDA Netlist Writer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4539 megabytes
    Info: Processing ended: Fri Sep 29 14:32:52 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


