Fitter report for problema3_industria
Tue Sep 24 00:38:40 2019
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Cascade Chains
 13. Non-Global High Fan-Out Signals
 14. Peripheral Signals
 15. LAB
 16. Local Routing Interconnect
 17. LAB External Interconnect
 18. Row Interconnect
 19. LAB Column Interconnect
 20. LAB Column Interconnect
 21. Fitter Resource Usage Summary
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pin-Out File
 25. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Tue Sep 24 00:38:39 2019        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; problema3_industria                          ;
; Top-level Entity Name ; problema3_industria                          ;
; Family                ; ACEX1K                                       ;
; Device                ; EP1K100QC208-3                               ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 116 / 4,992 ( 2 % )                          ;
; Total pins            ; 20 / 147 ( 14 % )                            ;
; Total memory bits     ; 0 / 49,152 ( 0 % )                           ;
; Total PLLs            ; 0                                            ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EP1K100QC208-3     ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                   ;
+------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name       ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Start/Stop ; 99    ; --  ; 6    ; 6       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; PG         ; 101   ; --  ; 4    ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; CH         ; 103   ; --  ; 2    ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; EB         ; 113   ;  K  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; RO         ; 111   ;  L  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; CLK        ; 79    ; --  ; --   ; 16      ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; OP         ; 87    ; --  ; 21   ; 8       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                              ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name       ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Motor      ; 127   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Alarme     ; 131   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Enchimento ; 133   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Vedacao    ; 135   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; A_display  ; 68    ; --  ; 33   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; B_display  ; 39    ;  J  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; C_display  ; 56    ; --  ; 45   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; D_display  ; 61    ; --  ; 40   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; E_display  ; 63    ; --  ; 35   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; F_display  ; 65    ; --  ; 34   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; G_display  ; 54    ; --  ; 51   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; digito1    ; 41    ;  K  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; digito2    ; 70    ; --  ; 31   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_IO     ;              ;
; 6     ; GND        ;              ;
; 7     ; GND*       ;              ;
; 8     ; GND*       ;              ;
; 9     ; GND*       ;              ;
; 10    ; GND*       ;              ;
; 11    ; GND*       ;              ;
; 12    ; GND*       ;              ;
; 13    ; GND*       ;              ;
; 14    ; GND*       ;              ;
; 15    ; GND*       ;              ;
; 16    ; GND*       ;              ;
; 17    ; GND*       ;              ;
; 18    ; GND*       ;              ;
; 19    ; GND*       ;              ;
; 20    ; GND        ;              ;
; 21    ; VCC_INT    ;              ;
; 22    ; VCC_IO     ;              ;
; 23    ; GND        ;              ;
; 24    ; GND*       ;              ;
; 25    ; GND*       ;              ;
; 26    ; GND*       ;              ;
; 27    ; GND*       ;              ;
; 28    ; GND*       ;              ;
; 29    ; GND*       ;              ;
; 30    ; GND*       ;              ;
; 31    ; GND*       ;              ;
; 32    ; GND        ;              ;
; 33    ; VCC_INT    ;              ;
; 34    ; VCC_IO     ;              ;
; 35    ; GND        ;              ;
; 36    ; GND*       ;              ;
; 37    ; GND*       ;              ;
; 38    ; GND*       ;              ;
; 39    ; B_display  ; LVTTL/LVCMOS ;
; 40    ; GND*       ;              ;
; 41    ; digito1    ; LVTTL/LVCMOS ;
; 42    ; VCC_IO     ;              ;
; 43    ; GND        ;              ;
; 44    ; GND*       ;              ;
; 45    ; GND*       ;              ;
; 46    ; GND*       ;              ;
; 47    ; GND*       ;              ;
; 48    ; VCC_INT    ;              ;
; 49    ; GND        ;              ;
; 50    ; #TMS       ;              ;
; 51    ; #TRST      ;              ;
; 52    ; ^nSTATUS   ;              ;
; 53    ; GND*       ;              ;
; 54    ; G_display  ; LVTTL/LVCMOS ;
; 55    ; GND*       ;              ;
; 56    ; C_display  ; LVTTL/LVCMOS ;
; 57    ; GND*       ;              ;
; 58    ; GND*       ;              ;
; 59    ; GND        ;              ;
; 60    ; GND*       ;              ;
; 61    ; D_display  ; LVTTL/LVCMOS ;
; 62    ; GND*       ;              ;
; 63    ; E_display  ; LVTTL/LVCMOS ;
; 64    ; GND*       ;              ;
; 65    ; F_display  ; LVTTL/LVCMOS ;
; 66    ; VCC_IO     ;              ;
; 67    ; GND*       ;              ;
; 68    ; A_display  ; LVTTL/LVCMOS ;
; 69    ; GND*       ;              ;
; 70    ; digito2    ; LVTTL/LVCMOS ;
; 71    ; GND*       ;              ;
; 72    ; VCC_INT    ;              ;
; 73    ; GND*       ;              ;
; 74    ; GND*       ;              ;
; 75    ; GND*       ;              ;
; 76    ; GND        ;              ;
; 77    ; VCC_CKLK   ;              ;
; 78    ; GND+       ;              ;
; 79    ; CLK        ; LVTTL/LVCMOS ;
; 80    ; GND+       ;              ;
; 81    ; GND_CKLK   ;              ;
; 82    ; GND        ;              ;
; 83    ; GND*       ;              ;
; 84    ; VCC_IO     ;              ;
; 85    ; GND*       ;              ;
; 86    ; GND*       ;              ;
; 87    ; OP         ; LVTTL/LVCMOS ;
; 88    ; GND*       ;              ;
; 89    ; GND*       ;              ;
; 90    ; GND*       ;              ;
; 91    ; VCC_INT    ;              ;
; 92    ; GND*       ;              ;
; 93    ; GND*       ;              ;
; 94    ; GND*       ;              ;
; 95    ; GND*       ;              ;
; 96    ; GND*       ;              ;
; 97    ; GND*       ;              ;
; 98    ; VCC_IO     ;              ;
; 99    ; Start/Stop ; LVTTL/LVCMOS ;
; 100   ; GND*       ;              ;
; 101   ; PG         ; LVTTL/LVCMOS ;
; 102   ; GND*       ;              ;
; 103   ; CH         ; LVTTL/LVCMOS ;
; 104   ; GND*       ;              ;
; 105   ; ^nCONFIG   ;              ;
; 106   ; VCC_INT    ;              ;
; 107   ; ^MSEL1     ;              ;
; 108   ; ^MSEL0     ;              ;
; 109   ; GND        ;              ;
; 110   ; VCC_IO     ;              ;
; 111   ; RO         ; LVTTL/LVCMOS ;
; 112   ; GND*       ;              ;
; 113   ; EB         ; LVTTL/LVCMOS ;
; 114   ; GND*       ;              ;
; 115   ; GND*       ;              ;
; 116   ; GND*       ;              ;
; 117   ; GND        ;              ;
; 118   ; VCC_IO     ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; GND*       ;              ;
; 122   ; GND*       ;              ;
; 123   ; GND        ;              ;
; 124   ; VCC_INT    ;              ;
; 125   ; GND*       ;              ;
; 126   ; GND*       ;              ;
; 127   ; Motor      ; LVTTL/LVCMOS ;
; 128   ; GND*       ;              ;
; 129   ; GND        ;              ;
; 130   ; VCC_INT    ;              ;
; 131   ; Alarme     ; LVTTL/LVCMOS ;
; 132   ; GND*       ;              ;
; 133   ; Enchimento ; LVTTL/LVCMOS ;
; 134   ; GND*       ;              ;
; 135   ; Vedacao    ; LVTTL/LVCMOS ;
; 136   ; GND*       ;              ;
; 137   ; GND        ;              ;
; 138   ; VCC_IO     ;              ;
; 139   ; GND*       ;              ;
; 140   ; GND*       ;              ;
; 141   ; GND*       ;              ;
; 142   ; GND*       ;              ;
; 143   ; GND*       ;              ;
; 144   ; GND*       ;              ;
; 145   ; GND        ;              ;
; 146   ; VCC_IO     ;              ;
; 147   ; GND*       ;              ;
; 148   ; GND*       ;              ;
; 149   ; GND*       ;              ;
; 150   ; GND*       ;              ;
; 151   ; GND        ;              ;
; 152   ; VCC_INT    ;              ;
; 153   ; #TDI       ;              ;
; 154   ; ^nCE       ;              ;
; 155   ; ^DCLK      ;              ;
; 156   ; ^DATA0     ;              ;
; 157   ; GND*       ;              ;
; 158   ; GND*       ;              ;
; 159   ; GND*       ;              ;
; 160   ; GND*       ;              ;
; 161   ; GND*       ;              ;
; 162   ; GND*       ;              ;
; 163   ; GND*       ;              ;
; 164   ; GND*       ;              ;
; 165   ; VCC_IO     ;              ;
; 166   ; GND*       ;              ;
; 167   ; GND*       ;              ;
; 168   ; GND*       ;              ;
; 169   ; GND*       ;              ;
; 170   ; GND*       ;              ;
; 171   ; GND        ;              ;
; 172   ; GND*       ;              ;
; 173   ; GND*       ;              ;
; 174   ; GND*       ;              ;
; 175   ; GND*       ;              ;
; 176   ; GND*       ;              ;
; 177   ; GND*       ;              ;
; 178   ; VCC_IO     ;              ;
; 179   ; GND*       ;              ;
; 180   ; GND*       ;              ;
; 181   ; GND        ;              ;
; 182   ; GND+       ;              ;
; 183   ; GND+       ;              ;
; 184   ; GND+       ;              ;
; 185   ; VCC_INT    ;              ;
; 186   ; GND*       ;              ;
; 187   ; GND*       ;              ;
; 188   ; GND        ;              ;
; 189   ; GND*       ;              ;
; 190   ; GND*       ;              ;
; 191   ; GND*       ;              ;
; 192   ; GND*       ;              ;
; 193   ; GND*       ;              ;
; 194   ; VCC_IO     ;              ;
; 195   ; GND*       ;              ;
; 196   ; GND*       ;              ;
; 197   ; GND*       ;              ;
; 198   ; GND*       ;              ;
; 199   ; GND*       ;              ;
; 200   ; GND*       ;              ;
; 201   ; VCC_INT    ;              ;
; 202   ; GND*       ;              ;
; 203   ; GND*       ;              ;
; 204   ; GND*       ;              ;
; 205   ; GND*       ;              ;
; 206   ; GND*       ;              ;
; 207   ; GND*       ;              ;
; 208   ; GND*       ;              ;
+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------+
; Control Signals                                                                                 ;
+------------------------------------------------------+---------+---------+-------+--------------+
; Name                                                 ; Pin #   ; Fan-Out ; Usage ; Global Usage ;
+------------------------------------------------------+---------+---------+-------+--------------+
; CLK                                                  ; 79      ; 16      ; Clock ; Pin          ;
; exibir_display:inst1|divisor_frequencia:inst4|inst   ; LC1_K31 ; 2       ; Clock ; Non-global   ;
; OP                                                   ; 87      ; 8       ; Clock ; Non-global   ;
; exibir_display:inst1|divisor_frequencia:inst4|inst16 ; LC1_C52 ; 3       ; Clock ; Internal     ;
; exibir_display:inst1|divisor_frequencia:inst4|inst15 ; LC1_C41 ; 2       ; Clock ; Non-global   ;
; exibir_display:inst1|divisor_frequencia:inst4|inst13 ; LC1_C32 ; 2       ; Clock ; Non-global   ;
; exibir_display:inst1|divisor_frequencia:inst4|inst14 ; LC2_C41 ; 2       ; Clock ; Non-global   ;
; exibir_display:inst1|divisor_frequencia:inst4|inst12 ; LC1_C30 ; 2       ; Clock ; Non-global   ;
; exibir_display:inst1|divisor_frequencia:inst4|inst11 ; LC1_C3  ; 2       ; Clock ; Non-global   ;
; exibir_display:inst1|divisor_frequencia:inst4|inst10 ; LC1_D17 ; 2       ; Clock ; Non-global   ;
; exibir_display:inst1|divisor_frequencia:inst4|inst9  ; LC1_F26 ; 2       ; Clock ; Non-global   ;
; exibir_display:inst1|divisor_frequencia:inst4|inst8  ; LC1_F5  ; 2       ; Clock ; Non-global   ;
; exibir_display:inst1|divisor_frequencia:inst4|inst7  ; LC1_F11 ; 2       ; Clock ; Non-global   ;
; exibir_display:inst1|divisor_frequencia:inst4|inst5  ; LC2_F11 ; 2       ; Clock ; Non-global   ;
; exibir_display:inst1|divisor_frequencia:inst4|inst6  ; LC1_F7  ; 2       ; Clock ; Non-global   ;
; exibir_display:inst1|divisor_frequencia:inst4|inst4  ; LC1_K16 ; 2       ; Clock ; Non-global   ;
; exibir_display:inst1|divisor_frequencia:inst4|inst3  ; LC1_K17 ; 2       ; Clock ; Non-global   ;
; exibir_display:inst1|divisor_frequencia:inst4|inst2  ; LC1_K10 ; 2       ; Clock ; Non-global   ;
; exibir_display:inst1|divisor_frequencia:inst4|inst1  ; LC1_K36 ; 2       ; Clock ; Non-global   ;
+------------------------------------------------------+---------+---------+-------+--------------+


+-----------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                       ;
+------------------------------------------------------+---------+---------+--------+
; Name                                                 ; Pin #   ; Fan-Out ; Global ;
+------------------------------------------------------+---------+---------+--------+
; CLK                                                  ; 79      ; 16      ; yes    ;
; exibir_display:inst1|divisor_frequencia:inst4|inst16 ; LC1_C52 ; 3       ; yes    ;
+------------------------------------------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 1                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 7     ;
; 3      ; 2     ;
+--------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+
; exibir_display:inst1|74273:inst46|12~1                                                                                         ; 13      ;
; exibir_display:inst1|74273:inst46|14~1                                                                                         ; 13      ;
; exibir_display:inst1|74273:inst46|13~1                                                                                         ; 12      ;
; exibir_display:inst1|74185:inst55|45~15                                                                                        ; 11      ;
; exibir_display:inst1|74273:inst46|16~1                                                                                         ; 11      ;
; exibir_display:inst1|contador_2bits:inst8|inst~4                                                                               ; 11      ;
; exibir_display:inst1|74273:inst46|15~1                                                                                         ; 11      ;
; exibir_display:inst1|74185:inst55|41~15                                                                                        ; 11      ;
; contador_de_rolhas:inst51|lpm_mux0:Multi_4|lpm_mux:lpm_mux_component|muxlut:$00015|result_node~6                               ; 10      ;
; contador_de_rolhas:inst51|seletor:inst44|inst5~1                                                                               ; 10      ;
; OP                                                                                                                             ; 8       ;
; exibir_display:inst1|74273:inst46|17~1                                                                                         ; 8       ;
; exibir_display:inst1|lpm_mux1:inst11|lpm_mux:lpm_mux_component|muxlut:$00011|result_node~11                                    ; 7       ;
; exibir_display:inst1|74273:inst46|18~1                                                                                         ; 7       ;
; exibir_display:inst1|lpm_mux1:inst11|lpm_mux:lpm_mux_component|muxlut:$00013|result_node~9                                     ; 7       ;
; exibir_display:inst1|lpm_mux1:inst11|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~13                                    ; 7       ;
; Start/Stop                                                                                                                     ; 6       ;
; exibir_display:inst1|74185:inst55|43~20                                                                                        ; 6       ;
; BLOCO_MAQ_PRINCIPAL:inst3|inst62~0                                                                                             ; 6       ;
; exibir_display:inst1|74185:inst55|43~23                                                                                        ; 6       ;
; exibir_display:inst1|lpm_mux1:inst11|lpm_mux:lpm_mux_component|muxlut:$00015|result_node~13                                    ; 5       ;
; contador_de_rolhas:inst51|74273:inst46|16~0                                                                                    ; 5       ;
; exibir_display:inst1|74185:inst55|48~0                                                                                         ; 5       ;
; PG                                                                                                                             ; 5       ;
; BLOCO_MAQ_PRINCIPAL:inst3|D1~0                                                                                                 ; 5       ;
; contador_de_rolhas:inst51|lpm_compare0:inst29|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|agb_out~0 ; 5       ;
; exibir_display:inst1|74185:inst55|81~14                                                                                        ; 5       ;
; contador_de_rolhas:inst51|74273:inst46|19~0                                                                                    ; 4       ;
; exibir_display:inst1|74185:inst55|25~2                                                                                         ; 4       ;
; contador_de_rolhas:inst51|74273:inst46|17~0                                                                                    ; 4       ;
; contador_de_rolhas:inst51|74273:inst46|13~0                                                                                    ; 4       ;
; contador_de_rolhas:inst51|74273:inst46|14~0                                                                                    ; 4       ;
; contador_de_rolhas:inst51|lpm_compare0:inst29|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|lcarry[0] ; 4       ;
; contador_de_rolhas:inst51|74273:inst46|15~0                                                                                    ; 4       ;
; BLOCO_MAQ_PRINCIPAL:inst3|D0~0                                                                                                 ; 4       ;
; CH                                                                                                                             ; 4       ;
; exibir_display:inst1|74185:inst55|82~1                                                                                         ; 4       ;
; contador_de_rolhas:inst51|74273:inst46|12~0                                                                                    ; 3       ;
; exibir_display:inst1|74185:inst55|43~17                                                                                        ; 3       ;
; exibir_display:inst1|74185:inst|43~18                                                                                          ; 3       ;
; exibir_display:inst1|74185:inst|22~1                                                                                           ; 3       ;
; exibir_display:inst1|74185:inst|82~1                                                                                           ; 3       ;
; EB                                                                                                                             ; 3       ;
; exibir_display:inst1|divisor_frequencia:inst4|inst1~4                                                                          ; 2       ;
; BLOCO_MAQ_PRINCIPAL:inst3|inst61~2                                                                                             ; 2       ;
; contador_de_rolhas:inst51|somadorSubtrator_rolhas:inst42|somador_completo:inst38|inst6~1                                       ; 2       ;
; contador_de_rolhas:inst51|lpm_mux0:Multi_4|lpm_mux:lpm_mux_component|muxlut:$00015|result_node~7                               ; 2       ;
; exibir_display:inst1|divisor_frequencia:inst4|inst4~4                                                                          ; 2       ;
; exibir_display:inst1|divisor_frequencia:inst4|inst2~4                                                                          ; 2       ;
; exibir_display:inst1|divisor_frequencia:inst4|inst3~4                                                                          ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                                              ;
+------------------------------------------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal                                    ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+------------------------------------------------------+---------+-------+-----------------+---------------------------+----------+
; exibir_display:inst1|divisor_frequencia:inst4|inst16 ; LC1_C52 ; Clock ; no              ; yes                       ; +ve      ;
+------------------------------------------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 587            ;
; 1                        ; 21             ;
; 2                        ; 5              ;
; 3                        ; 0              ;
; 4                        ; 0              ;
; 5                        ; 0              ;
; 6                        ; 0              ;
; 7                        ; 3              ;
; 8                        ; 8              ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 596            ;
; 1                           ; 16             ;
; 2                           ; 3              ;
; 3                           ; 3              ;
; 4                           ; 2              ;
; 5                           ; 2              ;
; 6                           ; 0              ;
; 7                           ; 1              ;
; 8                           ; 1              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 589            ;
; 1                          ; 16             ;
; 2                          ; 1              ;
; 3                          ; 3              ;
; 4                          ; 3              ;
; 5                          ; 1              ;
; 6                          ; 5              ;
; 7                          ; 2              ;
; 8                          ; 2              ;
; 9                          ; 1              ;
; 10                         ; 0              ;
; 11                         ; 0              ;
; 12                         ; 1              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+-------+--------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  B    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  C    ;  1 / 208 ( < 1 % ) ;  1 / 104 ( < 1 % )          ;  3 / 104 ( 3 % )             ;
;  D    ;  0 / 208 ( 0 % )   ;  3 / 104 ( 3 % )            ;  0 / 104 ( 0 % )             ;
;  E    ;  0 / 208 ( 0 % )   ;  1 / 104 ( < 1 % )          ;  0 / 104 ( 0 % )             ;
;  F    ;  2 / 208 ( < 1 % ) ;  11 / 104 ( 11 % )          ;  0 / 104 ( 0 % )             ;
;  G    ;  14 / 208 ( 7 % )  ;  0 / 104 ( 0 % )            ;  2 / 104 ( 2 % )             ;
;  H    ;  5 / 208 ( 2 % )   ;  0 / 104 ( 0 % )            ;  33 / 104 ( 32 % )           ;
;  I    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  J    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  K    ;  2 / 208 ( < 1 % ) ;  2 / 104 ( 2 % )            ;  2 / 104 ( 2 % )             ;
;  L    ;  1 / 208 ( < 1 % ) ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
; Total ;  25 / 2496 ( 1 % ) ;  18 / 1248 ( 1 % )          ;  41 / 1248 ( 3 % )           ;
+-------+--------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  0 / 24 ( 0 % )    ;
; 2     ;  1 / 24 ( 4 % )    ;
; 3     ;  0 / 24 ( 0 % )    ;
; 4     ;  1 / 24 ( 4 % )    ;
; 5     ;  0 / 24 ( 0 % )    ;
; 6     ;  1 / 24 ( 4 % )    ;
; 7     ;  0 / 24 ( 0 % )    ;
; 8     ;  0 / 24 ( 0 % )    ;
; 9     ;  1 / 24 ( 4 % )    ;
; 10    ;  0 / 24 ( 0 % )    ;
; 11    ;  0 / 24 ( 0 % )    ;
; 12    ;  0 / 24 ( 0 % )    ;
; 13    ;  0 / 24 ( 0 % )    ;
; 14    ;  0 / 24 ( 0 % )    ;
; 15    ;  0 / 24 ( 0 % )    ;
; 16    ;  1 / 24 ( 4 % )    ;
; 17    ;  1 / 24 ( 4 % )    ;
; 18    ;  0 / 24 ( 0 % )    ;
; 19    ;  1 / 24 ( 4 % )    ;
; 20    ;  0 / 24 ( 0 % )    ;
; 21    ;  1 / 24 ( 4 % )    ;
; 22    ;  0 / 24 ( 0 % )    ;
; 23    ;  0 / 24 ( 0 % )    ;
; 24    ;  0 / 24 ( 0 % )    ;
; 25    ;  2 / 24 ( 8 % )    ;
; 26    ;  1 / 24 ( 4 % )    ;
; 27    ;  0 / 24 ( 0 % )    ;
; 28    ;  0 / 24 ( 0 % )    ;
; 29    ;  0 / 24 ( 0 % )    ;
; 30    ;  0 / 24 ( 0 % )    ;
; 31    ;  1 / 24 ( 4 % )    ;
; 32    ;  1 / 24 ( 4 % )    ;
; 33    ;  2 / 24 ( 8 % )    ;
; 34    ;  1 / 24 ( 4 % )    ;
; 35    ;  1 / 24 ( 4 % )    ;
; 36    ;  0 / 24 ( 0 % )    ;
; 37    ;  0 / 24 ( 0 % )    ;
; 38    ;  1 / 24 ( 4 % )    ;
; 39    ;  0 / 24 ( 0 % )    ;
; 40    ;  1 / 24 ( 4 % )    ;
; 41    ;  0 / 24 ( 0 % )    ;
; 42    ;  0 / 24 ( 0 % )    ;
; 43    ;  1 / 24 ( 4 % )    ;
; 44    ;  1 / 24 ( 4 % )    ;
; 45    ;  1 / 24 ( 4 % )    ;
; 46    ;  0 / 24 ( 0 % )    ;
; 47    ;  0 / 24 ( 0 % )    ;
; 48    ;  0 / 24 ( 0 % )    ;
; 49    ;  1 / 24 ( 4 % )    ;
; 50    ;  2 / 24 ( 8 % )    ;
; 51    ;  4 / 24 ( 17 % )   ;
; 52    ;  1 / 24 ( 4 % )    ;
; Total ;  30 / 1248 ( 2 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 48 ( 0 % )   ;
; Total ;  0 / 48 ( 0 % )   ;
+-------+-------------------+


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+-----------------------------------+--------------------------------------+
; Resource                          ; Usage                                ;
+-----------------------------------+--------------------------------------+
; Total logic elements              ; 116 / 4,992 ( 2 % )                  ;
; Registers                         ; 37 / 4,992 ( < 1 % )                 ;
; Logic elements in carry chains    ; 4                                    ;
; User inserted logic elements      ; 0                                    ;
; I/O pins                          ; 20 / 147 ( 14 % )                    ;
;     -- Clock pins                 ; 1 / 2 ( 50 % )                       ;
;     -- Dedicated input pins       ; 0 / 4 ( 0 % )                        ;
; Global signals                    ; 2                                    ;
; EABs                              ; 0 / 12 ( 0 % )                       ;
; Total memory bits                 ; 0 / 49,152 ( 0 % )                   ;
; Total RAM block bits              ; 0 / 49,152 ( 0 % )                   ;
; Maximum fan-out node              ; CLK                                  ;
; Maximum fan-out                   ; 16                                   ;
; Highest non-global fan-out signal ; exibir_display:inst1|74273:inst46|14 ;
; Highest non-global fan-out        ; 13                                   ;
; Total fan-out                     ; 396                                  ;
; Average fan-out                   ; 2.91                                 ;
+-----------------------------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                       ; Library Name ;
+----------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |problema3_industria                         ; 116 (1)     ; 37           ; 0           ; 20   ; 79 (1)       ; 8 (0)             ; 29 (0)           ; 4 (0)           ; 0 (0)      ; |problema3_industria                                                                                                                      ; work         ;
;    |BLOCO_MAQ_PRINCIPAL:inst3|               ; 10 (10)     ; 2            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|BLOCO_MAQ_PRINCIPAL:inst3                                                                                            ; work         ;
;    |contador_de_rolhas:inst51|               ; 22 (0)      ; 8            ; 0           ; 0    ; 14 (0)       ; 0 (0)             ; 8 (0)            ; 4 (0)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51                                                                                            ; work         ;
;       |74273:inst46|                         ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 1 (1)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51|74273:inst46                                                                               ; work         ;
;       |lpm_compare0:inst29|                  ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 3 (0)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51|lpm_compare0:inst29                                                                        ; work         ;
;          |lpm_compare:lpm_compare_component| ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 3 (0)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51|lpm_compare0:inst29|lpm_compare:lpm_compare_component                                      ; work         ;
;             |comptree:comparator|            ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 3 (0)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51|lpm_compare0:inst29|lpm_compare:lpm_compare_component|comptree:comparator                  ; work         ;
;                |cmpchain:cmp_end|            ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51|lpm_compare0:inst29|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end ; work         ;
;       |lpm_mux0:Multi_4|                     ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51|lpm_mux0:Multi_4                                                                           ; work         ;
;          |lpm_mux:lpm_mux_component|         ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51|lpm_mux0:Multi_4|lpm_mux:lpm_mux_component                                                 ; work         ;
;             |muxlut:$00011|                  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51|lpm_mux0:Multi_4|lpm_mux:lpm_mux_component|muxlut:$00011                                   ; work         ;
;             |muxlut:$00015|                  ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51|lpm_mux0:Multi_4|lpm_mux:lpm_mux_component|muxlut:$00015                                   ; work         ;
;       |seletor:inst44|                       ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51|seletor:inst44                                                                             ; work         ;
;       |somadorSubtrator_rolhas:inst42|       ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51|somadorSubtrator_rolhas:inst42                                                             ; work         ;
;          |somador_completo:inst34|           ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51|somadorSubtrator_rolhas:inst42|somador_completo:inst34                                     ; work         ;
;          |somador_completo:inst37|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51|somadorSubtrator_rolhas:inst42|somador_completo:inst37                                     ; work         ;
;          |somador_completo:inst38|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51|somadorSubtrator_rolhas:inst42|somador_completo:inst38                                     ; work         ;
;          |somador_completo:inst39|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|contador_de_rolhas:inst51|somadorSubtrator_rolhas:inst42|somador_completo:inst39                                     ; work         ;
;    |exibir_display:inst1|                    ; 83 (0)      ; 27           ; 0           ; 0    ; 56 (0)       ; 8 (0)             ; 19 (0)           ; 0 (0)           ; 0 (0)      ; |problema3_industria|exibir_display:inst1                                                                                                 ; work         ;
;       |74185:inst55|                         ; 21 (21)     ; 0            ; 0           ; 0    ; 21 (21)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|exibir_display:inst1|74185:inst55                                                                                    ; work         ;
;       |74185:inst|                           ; 9 (9)       ; 0            ; 0           ; 0    ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|exibir_display:inst1|74185:inst                                                                                      ; work         ;
;       |74273:inst46|                         ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|exibir_display:inst1|74273:inst46                                                                                    ; work         ;
;       |7447:inst12|                          ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|exibir_display:inst1|7447:inst12                                                                                     ; work         ;
;       |contador_2bits:inst8|                 ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|exibir_display:inst1|contador_2bits:inst8                                                                            ; work         ;
;       |divisor_frequencia:inst4|             ; 17 (17)     ; 17           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0 (0)           ; 0 (0)      ; |problema3_industria|exibir_display:inst1|divisor_frequencia:inst4                                                                        ; work         ;
;       |lpm_mux1:inst11|                      ; 19 (0)      ; 0            ; 0           ; 0    ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|exibir_display:inst1|lpm_mux1:inst11                                                                                 ; work         ;
;          |lpm_mux:lpm_mux_component|         ; 19 (0)      ; 0            ; 0           ; 0    ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|exibir_display:inst1|lpm_mux1:inst11|lpm_mux:lpm_mux_component                                                       ; work         ;
;             |muxlut:$00009|                  ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|exibir_display:inst1|lpm_mux1:inst11|lpm_mux:lpm_mux_component|muxlut:$00009                                         ; work         ;
;             |muxlut:$00011|                  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|exibir_display:inst1|lpm_mux1:inst11|lpm_mux:lpm_mux_component|muxlut:$00011                                         ; work         ;
;             |muxlut:$00013|                  ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|exibir_display:inst1|lpm_mux1:inst11|lpm_mux:lpm_mux_component|muxlut:$00013                                         ; work         ;
;             |muxlut:$00015|                  ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |problema3_industria|exibir_display:inst1|lpm_mux1:inst11|lpm_mux:lpm_mux_component|muxlut:$00015                                         ; work         ;
+----------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------+
; Delay Chain Summary                 ;
+------------+----------+-------------+
; Name       ; Pin Type ; Pad to Core ;
+------------+----------+-------------+
; Start/Stop ; Input    ; ON          ;
; PG         ; Input    ; ON          ;
; CH         ; Input    ; ON          ;
; EB         ; Input    ; ON          ;
; RO         ; Input    ; ON          ;
; CLK        ; Input    ; OFF         ;
; OP         ; Input    ; ON          ;
; Motor      ; Output   ; OFF         ;
; Alarme     ; Output   ; OFF         ;
; Enchimento ; Output   ; OFF         ;
; Vedacao    ; Output   ; OFF         ;
; A_display  ; Output   ; OFF         ;
; B_display  ; Output   ; OFF         ;
; C_display  ; Output   ; OFF         ;
; D_display  ; Output   ; OFF         ;
; E_display  ; Output   ; OFF         ;
; F_display  ; Output   ; OFF         ;
; G_display  ; Output   ; OFF         ;
; digito1    ; Output   ; OFF         ;
; digito2    ; Output   ; OFF         ;
+------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Evelyn Suzarte/Desktop/Problema 3- Maquina de estados ATUALIZADO/problema3_industria.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Sep 24 00:38:27 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off problema3_industria -c problema3_industria
Info: Selected device EP1K100QC208-3 for design "problema3_industria"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 2 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Tue Sep 24 2019 at 00:38:28
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 281 megabytes
    Info: Processing ended: Tue Sep 24 00:38:40 2019
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:13


