# SSD Analyzer Plugin pour Saleae Logic 2

Plugin d'analyse pour le protocole SSD (Slot Car Digital) compatible avec les analyseurs logiques Saleae Logic 2.

![Version](https://img.shields.io/badge/version-1.0-blue.svg)
![Platform](https://img.shields.io/badge/platform-Windows%20%7C%20macOS%20%7C%20Linux-lightgrey.svg)
![License](https://img.shields.io/badge/license-GPL--3.0-green.svg)

## ğŸ“‹ Description

Ce plugin permet de dÃ©coder et d'analyser le protocole de communication utilisÃ© par les voitures de slot digitales (SSD). Il offre un dÃ©codage complet des paquets SSD avec visualisation en temps rÃ©el des commandes et donnÃ©es des voitures.

### âœ¨ FonctionnalitÃ©s principales

- **ğŸ Mode RACE** : DÃ©codage des commandes de course pour 6 voitures
- **âš™ï¸ Mode PROGRAMMATION** : DÃ©codage des commandes de configuration ID
- **ğŸ¨ Couleurs intelligentes** : Codes couleur cohÃ©rents par type de paquet
- **ğŸ” DÃ©tection d'erreurs** : VÃ©rification du timing, framing et checksum
- **ğŸ“Š Affichage dÃ©taillÃ©** : DÃ©codage complet des donnÃ©es voitures (vitesse, freinage, changement de voie)
- **ğŸ› ï¸ ParamÃ¨tres ajustables** : Tolerance de timing et calibration PPM
- **ğŸ“¤ Export de donnÃ©es** : Export en CSV pour analyse ultÃ©rieure

## ğŸ¯ Protocole SSD

### Structure des paquets
```
PrÃ©ambule (12-18 bits '1') + Start bit (0) + Commande + [DonnÃ©es voitures] + Checksum
```

### Timing des bits
- **Bit 1** : 57-63Î¼s par demi-bit (pÃ©riode totale : 114-126Î¼s)
- **Bit 0** : 106-125Î¼s par demi-bit (pÃ©riode totale : 212-250Î¼s)

### Format des donnÃ©es voiture
```
Bit 7    : Freinage (0=dÃ©sactivÃ©, 1=activÃ©)
Bit 6    : Changement de voie (0=non, 1=oui)
Bits 5-0 : Vitesse (si freinage dÃ©sactivÃ©) ou Puissance freinage (si activÃ©)
```

### Types de commandes
- **0x01 (PROGRAM)** : Programmation ID voiture (4 bytes identiques)
- **0x02 (RACE)** : Course (6 voitures)

## ğŸš€ Installation

### PrÃ©requis
- **Saleae Logic 2** (derniÃ¨re version)
- **Windows** : Visual Studio 2019+ avec support C++
- **macOS** : Xcode avec command line tools
- **Linux** : GCC et CMake 3.11+

### Compilation

#### Windows
```batch
# Cloner le projet
git clone https://github.com/votre-username/ssd-analyzer.git
cd ssd-analyzer

# Compiler
build.bat
```

#### macOS/Linux
```bash
# Cloner le projet
git clone https://github.com/votre-username/ssd-analyzer.git
cd ssd-analyzer

# Compiler
mkdir build && cd build
cmake ..
cmake --build .
```

### Installation dans Logic 2

1. **Compilez** le plugin (voir ci-dessus)
2. **Localisez** le fichier `ssd_analyzer.dll` (Windows) ou `ssd_analyzer.so` (macOS/Linux)
3. **Ouvrez Logic 2**
4. **Extensions** â†’ **"Install Custom Analyzer"**
5. **SÃ©lectionnez** votre fichier compilÃ©
6. **RedÃ©marrez** Logic 2

## ğŸ›ï¸ Utilisation

### Configuration de base

1. **Connectez** votre signal SSD Ã  un canal de l'analyseur
2. **Ajoutez** l'analyseur "SSD" dans Logic 2
3. **Configurez** les paramÃ¨tres :
   - **Canal d'entrÃ©e** : SÃ©lectionnez le canal connectÃ©
   - **Taille prÃ©ambule** : 14 bits (ajustable 8-22)
   - **Mode timing** : Standard ou TolÃ©rant
   - **PolaritÃ© du signal** : Normal (ou InversÃ© si nÃ©cessaire)
   - **Calibration PPM** : 0 (ajustement fin si nÃ©cessaire)

### Connexion matÃ©rielle

Pour un signal SSD diffÃ©rentiel 0-3.3V :
```
Signal SSD+ ----[R1: 1kÎ©]---- Canal analyseur
             |
Signal SSD- ----[R2: 2.2kÎ©]---- GND analyseur
```

âš ï¸ **Attention** : Respectez les spÃ©cifications d'entrÃ©e de votre analyseur !

### InterprÃ©tation des rÃ©sultats

#### Code couleur
- **ğŸŸ¢ VERT** : Paquets RACE et donnÃ©es associÃ©es
- **ğŸ”µ BLEU** : Paquets PROGRAM et donnÃ©es associÃ©es  
- **ğŸŸ  ORANGE** : Commandes inconnues
- **ğŸ”´ ROUGE** : Erreurs (timing, framing, checksum)
- **âšª GRIS** : Ã‰lÃ©ments neutres (prÃ©ambule, bits start/end)

#### Affichage des donnÃ©es
- **P** : PrÃ©ambule
- **S** : Bit de start
- **CMD:RACE/PROGRAM** : Type de commande
- **Car1: S:32 L:---** : Voiture 1, Vitesse 32, pas de changement de voie
- **Car2: B:P2 L:CHG** : Voiture 2, Freinage puissance 2, changement de voie
- **âœ“ CHK** : Checksum valide
- **âœ— CHK** : Erreur de checksum

### Export des donnÃ©es

Le plugin supporte l'export CSV avec les colonnes :
- **Time [s]** : Horodatage
- **Type** : Type de frame (PREAMBLE, COMMAND, CAR_DATA, etc.)
- **Data** : Valeur dÃ©cimale
- **Hex** : Valeur hexadÃ©cimale  
- **Details** : Informations dÃ©codÃ©es (vitesse, freinage, etc.)

## âš™ï¸ Configuration avancÃ©e

### ParamÃ¨tres disponibles

| ParamÃ¨tre | Valeurs | Description |
|-----------|---------|-------------|
| **Canal d'entrÃ©e** | Channel 0-7 | Canal connectÃ© au signal SSD |
| **Taille prÃ©ambule** | 8-22 bits | Longueur minimale du prÃ©ambule (dÃ©faut: 14) |
| **Mode timing** | Standard/TolÃ©rant | TolÃ©rance pour signaux bruitÃ©s |
| **PolaritÃ© du signal** | Normal/InversÃ© | Gestion automatique des signaux inversÃ©s |
| **Calibration PPM** | Â±100000 | Correction fine du timing (dÃ©faut: 0) |
| **Afficher dÃ©tails** | Oui/Non | DÃ©codage dÃ©taillÃ© des donnÃ©es voitures |

### Ajustement du timing

Si vous rencontrez des erreurs de dÃ©codage :

1. **Signaux prÃ©cis** : Mode "Standard"
2. **Signaux bruitÃ©s** : Mode "TolÃ©rant" 
3. **DÃ©calage constant** : Ajustez la "Calibration PPM"
4. **ProblÃ¨mes de synchronisation** : RÃ©duisez la "Taille prÃ©ambule"

## ğŸ”§ DÃ©pannage

### ProblÃ¨mes courants

#### Pas de dÃ©codage
- âœ… VÃ©rifiez la connexion du signal
- âœ… Ajustez la "Taille prÃ©ambule" (essayez 12 ou 10 bits)
- âœ… Utilisez le mode "TolÃ©rant"
- âœ… VÃ©rifiez la frÃ©quence d'Ã©chantillonnage (min 1 MHz)

#### Erreurs de timing
- âœ… VÃ©rifiez l'intÃ©gritÃ© du signal
- âœ… Ajustez la "Calibration PPM"
- âœ… Augmentez la frÃ©quence d'Ã©chantillonnage

#### Erreurs de checksum
- âœ… VÃ©rifiez que toutes les voitures sont dÃ©codÃ©es
- âœ… Ajustez la "Taille prÃ©ambule" si le nombre dÃ©tectÃ© diffÃ¨re de la configuration
- âœ… VÃ©rifiez la polaritÃ© du signal

#### Signal inversÃ©
- âœ… Changez le paramÃ¨tre "PolaritÃ© du signal" de "Normal" vers "InversÃ©" dans les settings du plugin
- âœ… Le plugin gÃ¨re automatiquement les deux polaritÃ©s de signal

### Validation

Le plugin inclut un gÃ©nÃ©rateur de simulation qui crÃ©e automatiquement des paquets SSD de test pour valider le dÃ©codage sans signal rÃ©el.

## ğŸ‘¨â€ğŸ’» DÃ©veloppement

### Architecture du code

```
src/
â”œâ”€â”€ SSDAnalyzer.cpp/.h           # Analyseur principal et dÃ©codage
â”œâ”€â”€ SSDAnalyzerSettings.cpp/.h   # Interface de configuration
â”œâ”€â”€ SSDAnalyzerResults.cpp/.h    # Affichage et export des rÃ©sultats
â””â”€â”€ SSDSimulationDataGenerator.cpp/.h # GÃ©nÃ©rateur de donnÃ©es de test
```

### Contribuer

1. **Fork** le projet
2. **CrÃ©ez** une branche pour votre fonctionnalitÃ©
3. **Commitez** vos changements
4. **Poussez** vers la branche
5. **Ouvrez** une Pull Request

### Modification du protocole

Pour adapter Ã  d'autres protocoles similaires :

1. **Timing** : Modifiez les constantes dans `Setup()`
2. **Structure** : Adaptez la machine d'Ã©tat dans `WorkerThread()`
3. **DonnÃ©es** : Modifiez `DecodeCarData()` pour votre format
4. **Couleurs** : Ajustez `GetCurrentPacketColor()`

## ğŸ“„ SpÃ©cifications techniques

### Timing supportÃ©
- **FrÃ©quence d'Ã©chantillonnage** : 1 MHz minimum (10 MHz recommandÃ©)
- **Bit 1** : 57-63Î¼s par demi-bit (tolÃ©rant : 55-65Î¼s)
- **Bit 0** : 106-125Î¼s par demi-bit (tolÃ©rant : 104-127Î¼s)
- **Correction PPM** : Â±100000 PPM

### Limites
- **Voitures max** : 6 (mode RACE)
- **DonnÃ©es program** : 4 bytes identiques
- **PrÃ©ambule** : 8-22 bits configurables
- **Checksum** : XOR des donnÃ©es uniquement (commande exclue)

## ğŸ“š RÃ©fÃ©rences

- **SpÃ©cification SSD** : Voir `reformulation protocole SSD.docx`
- **Saleae Logic 2** : [Documentation officielle](https://support.saleae.com/)
- **Analyzer SDK** : [Guide dÃ©veloppeur](https://github.com/saleae/AnalyzerSDK)

## ğŸ› Signaler un bug

Ouvrez une issue sur GitHub avec :
- **Version** de Logic 2
- **Configuration** de l'analyseur
- **Capture d'Ã©cran** ou fichier de trace
- **Description** du problÃ¨me

## ğŸ“œ Licence

Ce projet est sous licence GPL-3.0. Voir le fichier `LICENSE` pour plus de dÃ©tails.

## ğŸ‘¥ Auteurs

- **DÃ©veloppeur principal** : [Votre nom]
- **BasÃ© sur** : Analyseur DCC NMRA

## ğŸ™ Remerciements

- CommunautÃ© Saleae pour l'Analyzer SDK
- Projet DCC Analyzer original pour l'inspiration
- Contributeurs et testeurs du protocole SSD

---

**ğŸ“ Support** : Pour questions techniques, consultez la documentation ou ouvrez une issue GitHub.