 2
轉態延遲障礙之高品質測試圖樣研究 
“High Quality Test Patterns for Transition Delay Faults” 
計畫編號：NSC98－2221－E－033－053－ 
執行期間：98 年 8 月 1 日 至 99 年 7 月 31 日 
主持人：梁新聰 中原大學電子工程學系助理教授
一、 中文摘要 
本計畫係研究轉態延遲障礙(transition delay 
fault)之高品質測試圖樣產生方法與測試設計。我
們設計一個同時為轉態延遲障礙與電晶體開路障
礙(stuck-open fault)產生測試圖樣之程式，以非常
快的方式產生所要的測試圖樣以及得到近 100%
的測試效率(test efficiency)。得到這些以兩個為一
組的測試圖樣，我們設計一種決定型測試圖樣產
生電路，使盡可能在短時間內產生所有的測試圖
樣組。而為了使測試電路時發生最少的功率消
耗，我們亦在待測電路中設計部份掃瞄(partial 
scan)電路，其中掃瞄正反器及未掃瞄正反器分別
使用個別的時脈信號(clock)控制，使在位移(shift)
掃瞄正反器的資料時，可以凍結未掃瞄正反器的
運作，另外也在掃瞄正反器的輸出端加上封阻閘
(blocking gate)，阻擋位移掃瞄正反器資料時信號
對其他電路的影響，達成相當好的低功率測試效
果。這些研究皆陸續發表於一些會議中，將來會
持續改進方法及加強功效。 
關鍵詞：轉態延遲障礙, 決定型測試圖樣產生電
路, 低功率測試 
二、 英文摘要 
This project targets on developing high-quality 
test generation and testability design for transition 
delay faults. We design a program of generating test 
patterns for both transition delay and stuck-open 
faults at the same time. The program fast provides 
test patterns and achieves 100% test efficiency for 
many circuits. Either a transition delay or a stuck- 
open fault requires two continuous patterns for 
testing. For the searched set of test pairs, we design 
a generator circuit to generate these deterministic 
patterns in short time. To reduce testing power, we 
revise a circuit under test with partial scan and use 
two clock signals to control scanned flip-flops and 
non-scan flip-flops, respectively. Then we can freeze 
non-scan flip-flops during the shift operation of 
scanned flip-flops. We also design blocking gates on 
the outputs of scanned flip-flops to achieve the 
purpose of low-power testing. We have presented the 
studies in some conferences and will continue 
improve the complete project in the future. 
Keywords: transition delay fault, deterministic test 
pattern generator, low-power testing 
三、 計畫的緣由與目的 
至今已有相當多的轉態延遲障礙(transition 
delay fault, TDF)測試主題被提出討論及研究，此
種障礙模型之測試圖樣及可測性設計明顯已成為
電路測試之必要考慮，如何建立高品質之測試圖
樣及可測性設計，包括多元測試功能的圖樣、低
功率之測試電路設計、以及簡單有效之測試圖樣
產生電路，即成為我們亟力研究之目標。 
以 TDF 為障礙模型所產生的測試圖樣，同時
可以用來測試固值障礙(stuck-at fault, SAF)，而電
晶體開路障礙(stuck-open fault, SOF)和 TDF 障礙
同樣需要連續兩個圖樣進行測試，但兩種障礙的
測試圖樣卻無法有包含的關係，也就是由 TDF 產
生之圖樣不能測得所有 SOF，反之亦然。欲準備
此兩種障礙的圖樣，我們比較三種方法：(1)個別
產生 TDF 與 SOF 之圖樣，再整合；(2)使用 TDF
產生圖樣，模擬可測得之 SOF，再對剩餘之 SOF
產生其他圖樣；(3)同時為 TDF 與 SOF 尋找圖樣。
結果發現以第三種方法得到最少的測試圖樣，因
此值得我們研究。 
要將連續兩個測試圖樣輸入至電路進行測
本 SAF 被判斷為不可測時，相對應之 TDF
及 SOF 也被判斷為不可測。 
表二為程式執行之結果，其中 F.C.為 fault 
coverage，T.E.為 test efficiency。結果顯示皆可以
在短時間內找到近 100%測試效率的圖樣，同時處
理了 TDF 及 SOF。 
表二：同步尋找圖樣之結果 
 4
  TDF SOF # test 
pairs
time 
(sec)circuit #faults F.C.(%) T.E.(%) #faults F.C.(%) T.E.(%) 
s1238 2476 96.77  100.00 2574 96.85  100.00 444 1.75
s1494 2988 99.46  100.00 3902 99.54  100.00 468 0.96
s1512 2988 100.00 100.00 3076 100.00 100.00 276 5 
s3271 6504 100.00 100.00 6456 100.00 100.00 299 15
s3330 6660 100.00 100.00 7224 100.00 100.00 577 15
s3384 6750 100.00 100.00 7552 100.00 100.00 279 20
s5378 10538 98.57  100.00 8902 98.25  100.00 483 36
s9234 18468 93.87  100.00 18714 93.89  100.00 737 97
s13207 26358 98.74  99.84  25582 98.71  99.83  886 5908
s15850 31694 97.07 99.15 31948 97.20 99.14 926 40957
s35932 71224 89.69  100.00 66906 89.62  100.00 141 1509
s38417 76678 99.65  100.00 72816 99.66  100.00 1133 1813
s38584 76864 95.17  99.86  81786 94.85  99.71  987 6311
4.2 設計產生測試圖樣對之 BIST 電路 
設計一個 BIST 電路，使在相當少的時脈數下
產生預定之測試圖樣，是一件相當複雜的工作；
而針對 TDF 及 SOF 所產生之測試圖樣，皆是成對
前後排列著，這種限制使得要設計 BIST 電路產生
這些預定圖樣，變得更加困難。我們使用 LFSR
及由預定圖樣決定之相位位移器電路 (Phase 
Shifter)，組合成 BIST 電路，使在非常少的時脈下
產生預定之圖樣。 
LFSR 內每個正反器的輸出，會產生相同的循
環信號序列，我們稱為 M-sequence，而相位位移
器是選擇 LFSR 的一些正反器輸出，接至 XOR，
產生同樣循環但不同起始的 M-sequence。我們須
將預定圖樣排列好順序，使每一欄信號皆表現成
M-sequence 的部份，即可達成使用 LFSR 及相位
位移器產生預定圖樣之目的。 
例如使用一個 5-bit LFSR，其會產生如 00101 
10011111000110111010100001 之 M-sequence，假
設我們需要如圖一(A)之前五對測試圖樣，將其之
每欄信號與 M-sequence 比較，可知第二欄有三個
位置的信號與 M-sequence 不同，分別屬於第三及
第五對測試圖樣，我們將第三對圖樣移至第八對
的位置，再將第五對圖樣移至第三對的位置，如
此每欄信號皆符合 M-sequence 的部份序列，也就
是可使用此 LFSR 及相位位移器產生這些信號，
如圖二所示。 
 
圖一. 移動測試圖樣對，使每欄符合 M-sequence 
 
圖二. 完成之 BIST 電路及產出圖樣 
以此種方法設計之 BIST 電路，可比單純使用
LFSR 在較少時脈下達成較高之 fault coverage。以
s5378 為例，將原本正反器皆改成電路之輸出入，
也就是為此電路的組合電路設計 BIST 電路，經過
10K 時脈的時間後，可以測得 97.54%的 TDF，若
使用 LFSR 則經過 1000K 個時脈，仍只測得 96.84
％的 TDF，明顯地前者較有效率。 
4.3 配合 TDF 測試圖樣之低功率可測性設計 
無研發成果推廣資料 
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
我們所研究之高品質測試圖樣之產生方法, 很容易應用於各種固值障礙測試圖樣產生程
式, 而所設計之測試圖樣產生電路及低功率可測性設計, 皆是容易實現之方法, 因此整
合全部的方法, 可以很容易應用於現今之 IC 設計流程. 
