
#Circuit Summary:
#---------------
#number of inputs = 36
#number of outputs = 7
#number of gates = 245
#number of wires = 281
#atpg: cputime for reading in circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for rearranging gate inputs ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for creating dummy nodes ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for generating fault list ../sample_circuits/c432.ckt: 0.0s 0.0s

#FAULT COVERAGE RESULTS :
#number of test vectors = 167
#total number of gate faults (uncollapsed) = 1110
#total number of detected faults = 129
#total gate fault coverage = 11.62%
#number of equivalent gate faults (collapsed) = 1034
#number of equivalent detected faults = 129
#equivalent gate fault coverage = 12.48%

T'111111110111111111111111111111111111 1'
T'111011101110111011111011011011101101 1'
T'111111111111111111111111111111110110 1'
T'101011101111101011111010111010110100 1'
T'111110111010101010111111111110110110 1'
T'111110111010011111111111101110101111 1'
T'101110101110111010111010111101111101 1'
T'111111101110110110101111101010111001 1'
T'111101111010101110101111101111101110 1'
T'111111111111011111101011101110101110 1'
T'110110111011101111101111111111111110 1'
T'110110101111111011101110101110101111 1'
T'111010111110111111111110111001101001 1'
T'111111101110111111100111111010111000 1'
T'111011111110101010100110101110101100 1'
T'111110111010111011101011111111111000 0'
T'011110111110101111101010101011101100 1'
T'111110011111111110101110101111101110 1'
T'101110011011111111111111101011101010 1'
T'111010111110111001111010111111111110 1'
T'101011111110101101111110101010101000 1'
T'101111100111101110101010111010101001 1'
T'111010110110101011111110111011101110 1'
T'101110111111101110111110011011101100 1'
T'101011111011101110111110011111101001 1'
T'111111111001101010111110111110101010 1'
T'101111101110111111101110100111101100 1'
T'101011111110101110011011101111111010 1'
T'011011111110101011101110101110111110 1'
T'011010111110111110101010101110111010 1'
T'011111111111111111111110111111111110 1'
T'011111111111111111111111111111111010 1'
T'011111111111111111111111111111111110 1'
T'100110111010101011111010101011101011 1'
T'110111111111111111111111111111111110 1'
T'100111111010111111111011111011111001 1'
T'111110101111101111101111100110111010 1'
T'101111111001111110111010111010101011 1'
T'111111111101101111111010101010101000 1'
T'101110101110101111101010100111101010 1'
T'111110101110111011101010111101111001 1'
T'101111101010101010100111111111111111 1'
T'101111111011101010100110101111111001 1'
T'101110101111111011101010110110101010 1'
T'101111101110101011101010111101101010 1'
T'101010101010011010111110111111101110 1'
T'101110101010011010101010101011111010 1'
T'111011111111111011011011111111101110 1'
T'101111101010101111011011111011101011 1'
T'111111111011101010101001111111101101 1'
T'111111101111101010101101111110101001 1'
T'111110101010111111101101111110101001 1'
T'111111101010101011111110101110011010 1'
T'101001111010101110111011101010101101 1'
T'111101111010101011101110111010111101 1'
T'111111011010101111101011101110101110 1'
T'101010011110111011111011111111111110 1'
T'101010011011111011111110111010101011 1'
T'111010110111111010101011111011111010 1'
T'101011101001101111111010111010111010 1'
T'101110111010101111011110101110111111 1'
T'011111111111111111111111111111111111 1'
T'101010111111101011101011111111111010 1'
T'101010101010101010101010101010101001 1'
T'111110101010101011101010111110011111 1'
T'101110111111101011111111101110011011 1'
T'111011110110101111101010111111111010 1'
T'111011111111101011101011011110111110 1'
T'111110111010111111101111011011101001 1'
T'111111101011101001101010111110111100 1'
T'101110101111101001101011111010101001 1'
T'111111101111110111101011101111111000 1'
T'111110111110110111111011101010111001 1'
T'101011111011100110111010101111111010 1'
T'111011111111111111111110111110101110 0'
T'011110111111101011101010101010111001 1'
T'111010111110111110111011111010110111 1'
T'101010111110111111101111111010110101 1'
T'110111101110101011101011101011111101 1'
T'110111111111111111111111111111111111 1'
T'110111101110111111111011111111111111 1'
T'111111111111111101111111111111111110 1'
T'111111110110101011101111111111101001 1'
T'111101111111111111111111111111111111 1'
T'101110101110111101101010111111111001 1'
T'101101111010101011101111101111101111 1'
T'111101111111111111101011101011111110 1'
T'111010101011110111111010101010111011 1'
T'101011101010110111101110101010101000 1'
T'111111111111111101111111111111111111 1'
T'101011011110101110111010111111111000 1'
T'111111011111111111111111111111111110 1'
T'111111111111110111111111111111111111 1'
T'111111011111111111111111111111111111 1'
T'101110101110101101111110111011111101 1'
T'111111111111110111111111111111111110 1'
T'111111110111111111111111111111111110 1'
T'111111110111111111111111111111111111 1'
T'101101111110101010111110101010111110 1'
T'111101111111111111111111111111111110 1'
T'111111111111111111111111011111111110 1'
T'111111111111111111111111011111111111 1'
T'101010111110101010111010101101111000 1'
T'101011101110111010111010101101111001 1'
T'111010101010111010101001111111111111 1'
T'101011111111101110101101111111111001 1'
T'111010111011111111110110111111111010 1'
T'101010111111111110110110101010101001 1'
T'111010111110111111101110110111101000 1'
T'111111111111111111111111110111111110 1'
T'111111111011011111111111111111101010 1'
T'111010111011011010111110111111111101 1'
T'111111111111111111111111111101111111 1'
T'111111111111111111111111111101111110 1'
T'111111111001111111101110101011101010 1'
T'111010101101111010101010111110111001 1'
T'111111111111011111111111111111111111 1'
T'111111111111011111111111111111111110 1'
T'111111111111111111111111111111110111 1'
T'101110111111101110101101111011111111 1'
T'111111111111111111111101111111111110 1'
T'111011101110111011111011011011101101 1'
T'101011101011111110011111101010101010 1'
T'111010101110111110011111101111111010 1'
T'111111111111111111011111111111111110 1'
T'111111111111111111110111111111111110 1'
T'111111111111111111110111111111111111 1'
T'111111111101111111111111111111111111 1'
T'111011101010101011101011110111111111 1'
T'111011101111101010111111111110101010 0'
T'111110111011111011111111111011111001 0'
T'101010101010111010101111101111101001 1'
T'111111111010101110111111111010101101 0'
T'111011101110101111111111101111101111 0'
T'111111101010101011101011101010011101 1'
T'101010101111101011101011101010011110 1'
T'101110101111111111101010111010110100 1'
T'111111111111111111111111111111110110 1'
T'111110101110111011111011101110011101 1'
T'111111111111111111111101111111111111 1'
T'111111111111111111111111110111111111 1'
T'111111111101111111111111111111111110 1'
T'111111111111111111111111111111011110 1'
T'111111111111111111111111111111011111 1'
T'101010101111101011101111111010101001 1'
T'111010111011111110111010101111111100 1'
T'111010111111101010101011101111101011 1'
T'111111111111111111011111111111111111 1'
T'111110101010111111111011101110111000 1'
T'111110111110101010101011111111101101 1'
T'111111111111101011111110111110111100 1'
T'111111111011111011111111111010111001 1'
T'101111111010111110101011111110111000 1'
T'101110111011111111111111111111101010 1'
T'101011111110111111101010101011111101 1'
T'101111101011101110111110111111101001 1'
T'111011101110111010101010101011111011 1'
T'111111101111111011111011101010111111 1'
T'101111101111101110101110101010111000 1'
T'111111111111111111111111111111111111 0'
T'111111101010111010101110101010101011 1'
T'111111111111111111111111111111111110 0'

#FAULT COVERAGE RESULTS :
#number of test vectors = 162
#total number of gate faults (uncollapsed) = 1110
#total number of detected faults = 129
#total gate fault coverage = 11.62%
#number of equivalent gate faults (collapsed) = 1034
#number of equivalent detected faults = 129
#equivalent gate fault coverage = 12.48%

#atpg: cputime for test pattern generation ../sample_circuits/c432.ckt: 1.1s 1.1s
