<?xml version="1.0" encoding="utf-8"?>
<root VersionMajor="1" VersionMinor="0">
  <xpm_library name="xpm_memory">
    <file_groups>
      <simulation>
        <files>
          <file path="hdl/xpm_memory.sv" file_type="SystemVerilog" is_include="false">
          </file>
        </files>
      </simulation>
      <synthesis>
        <files>
          <file path="hdl/xpm_memory.sv" file_type="SystemVerilog" is_include="false">
          </file>
        </files>
      </synthesis>
    </file_groups>
    <xpm_modules>
      <module name="xpm_memory_base">
      </module>
      <module name="xpm_memory_dpdistram">
        <file path="tcl/xpm_memory_xdc.tcl" file_type="xdc">
          <UsedIn>
            <value>synthesis</value>
            <value>implementation</value>
          </UsedIn>
 	  <ProcessingOrder>late</ProcessingOrder>
        </file>
      </module>
      <module name="xpm_memory_sdpram">
        <file path="tcl/xpm_memory_xdc.tcl" file_type="xdc">
          <UsedIn>
            <value>synthesis</value>
            <value>implementation</value>
          </UsedIn>
 	  <ProcessingOrder>late</ProcessingOrder>
        </file>
      </module>
      <module name="xpm_memory_spram">
      </module>
      <module name="xpm_memory_sprom">
      </module>
      <module name="xpm_memory_dprom">
      </module>
      <module name="xpm_memory_tdpram">
        <file path="tcl/xpm_memory_xdc.tcl" file_type="xdc">
          <UsedIn>
            <value>synthesis</value>
            <value>implementation</value>
          </UsedIn>
 	  <ProcessingOrder>late</ProcessingOrder>
        </file>
      </module>
    </xpm_modules>
  </xpm_library>
</root>
