# SPI / I2C 통신 프로토콜 설계 및 UVM 검증

> 온디바이스AI 시스템 반도체 설계 1기 | 송주연 | 대한상공회의소 서울기술교육센터 | 2026.04.20

---

## 프로젝트 개요

- SPI, I2C 통신 프로토콜의 **Master / Slave 모듈** RTL 설계
- **UVM** 환경 구축을 통한 각 프로토콜 동작 기능 검증
- FPGA 보드에 연결해 SPI Master / Slave 실제 동작 확인

---

## 개발 환경

<table>
<tr><td><b>Language</b></td><td>
<img src="https://img.shields.io/badge/-SYSTEMVERILOG-00A99D?style=for-the-badge&logoColor=white"/>
</td></tr>
<tr><td><b>Tool</b></td><td>
<img src="https://img.shields.io/badge/VIVADO_(SIMULATION)-006400?style=for-the-badge&logo=amd&logoColor=white"/>
<img src="https://img.shields.io/badge/-VCS-000000?style=for-the-badge&logoColor=white"/>
<img src="https://img.shields.io/badge/-VERDI-1A1A1A?style=for-the-badge&logoColor=white"/>
</td></tr>
<tr><td><b>Verification</b></td><td>
<img src="https://img.shields.io/badge/UVM_(UNIVERSAL_VERIFICATION_METHODOLOGY)-FFC107?style=for-the-badge&logoColor=white"/>
</td></tr>
</table>

---

## SPI (Serial Peripheral Interface)

### 개요
* 클럭 동기식 직렬 통신
* 1 : N 연결 구조 사용
* Full-Duplex (동시 송수신 가능) 통신 방식
* 대용량 데이터를 실시간으로 빠르게 처리해야 하는 장치에 주로 사용
* **장점**: 구조가 단순하고 전용 클럭에 동기화되므로 전송 속도가 매우 빠름
* **단점**: 연결할 Slave가 늘어날수록 연결선이 많아짐

---

### 구조
<img width="750" height="550" alt="image" src="https://github.com/user-attachments/assets/be28e90c-92a6-4cd0-8cf1-e9f03ea64477" />

---

### 신호선

| 신호 | 방향 | 설명 |
|------|------|------|
| `SCLK` | Master → Slave | Master가 생성하는 클락, Slave와 공유 |
| `MOSI` | Master → Slave | Master Out Slave In — Master가 Slave에 데이터 전송 |
| `MISO` | Slave → Master | Slave Out Master In — Slave가 Master에 데이터 전송 |
| `SS` | Master → Slave | Slave Select — 통신할 Slave 선택 신호 |

---

### Timing Diagram
<img width="700" height="350" alt="image" src="https://github.com/user-attachments/assets/e8c272d6-1514-47ae-8804-c5361df61ca1" />

---

### 동작 모드 (CPOL / CPHA)

- **CPOL** : Clock Polarity — IDLE 상태의 클락 레벨
- **CPHA** : Clock Phase — 데이터 샘플링 엣지 선택

| 모드 | CPOL | CPHA | IDLE 상태 | 샘플링 엣지 |
|------|:----:|:----:|----------|-----------|
| Mode 0 | 0 | 0 | Low | 첫 번째 엣지 |
| Mode 1 | 0 | 1 | Low | 두 번째 엣지 |
| Mode 2 | 1 | 0 | High | 첫 번째 엣지 |
| Mode 3 | 1 | 1 | High | 두 번째 엣지 |

---

### SPI Master / Slave 설계

|  SPI Master FSM  | SPI Slave ASM |
|------|------|
| <img width="350" height="300" alt="image" src="https://github.com/user-attachments/assets/d7fbf27f-878d-45c6-b834-1151c975e450" /> | <img width="350" height="750" alt="image" src="https://github.com/user-attachments/assets/dacddb52-48f2-4790-b396-84c3bee6da3b" /> |

---

### UVM 검증

**UVM 구조**

<img width="500" height="503" alt="image" src="https://github.com/user-attachments/assets/e1136493-06fa-4029-afa9-930d4aa0f30c" />

---

**검증 시나리오**

| 시나리오 | 내용 |
|---------|------|
| MOSI 동작 검증 | Master의 `tx_data`가 Slave의 `rx_data`로 정상 전송되는지 확인 |
| MISO 동작 검증 | Slave의 `tx_data`가 Master의 `rx_data`로 정상 전송되는지 확인 |

**검증 결과**

| Log | Waveform(Verdi) | Coverage |
|------|------|------|
|<img width="913" height="365" alt="image" src="https://github.com/user-attachments/assets/eb1cf4fd-f933-4abf-b835-09710ae9cc30" /> | <img width="1803" height="583" alt="image" src="https://github.com/user-attachments/assets/bdd55301-9744-4364-ae15-11341f64f804" /> | <img width="794" height="230" alt="image" src="https://github.com/user-attachments/assets/fe6c46ce-8900-493b-887f-70930927da64" />





---

### FPGA 보드 구성

**Block Diagram**

<img width="276" height="145" alt="image" src="https://github.com/user-attachments/assets/ea8eb658-9d95-44a3-ad34-4a1678671100" />


- **구성** :  2개의 Basys3 보드(Master/Slave)
- **Write** : Master의 8bit 스위치 데이터를 Slave가 받아 FND에 표현
- **Read** : Slave의 8bit 스위치 데이터를 Master가 받아 FND에 표현

---

### 동작 영상



https://github.com/user-attachments/assets/44a581b3-87ab-414a-967e-2a018b2152f9




---

## I2C (Inter-Integrated Circuit)

<img width="2100" height="513" alt="image" src="https://github.com/user-attachments/assets/56bf58a9-d2d1-499d-964f-33291a24e7e5" />

### 개요

* N : N 연결 구조 사용
* Half-Duplex (동시 송수신 불가) 방식
* 공통 신호선 오픈 드레인 방식 + 외부 Pull-up 저항으로 구동
* 데이터 전송 속도가 중요하지 않고 간단한 연결이 필요한 장치에 주로 사용
* **장점**: 주변장치가 늘어나도 배선 2개로 해결됨
* **단점**: 거리가 멀어지면 신호가 약해짐

---

### 신호선

| 신호 | 방향 | 설명 |
|------|------|------|
| `SCL` | Master → Slave | Master가 생성하는 클락, 모든 디바이스와 공유 |
| `SDA` | Master ↔ Slave | Master/Slave 간 양방향 데이터 전송 |

---

### 동작 흐름 (Master 기준)

#### Timing Diagram
<img width="2296" height="450" alt="image" src="https://github.com/user-attachments/assets/e0ec8174-3eac-4576-a870-95b3f4932537" />

```
START
  → 7bit Slave 주소 + 1bit R/W 신호 전송 (SDA)
  → 해당 Slave로부터 ACK 수신
  → 8bit Data 송수신 (SDA)
  → ACK / NACK 송수신
STOP
```

---

### I2C Master / Slave 설계

|  I2C Master FSM | I2C Master ASM |
|------|------|
| <img width="1400" height="700" alt="image" src="https://github.com/user-attachments/assets/df1be2f1-2ad0-4cc3-b30d-a4e54aa34f0b" /> | <img width="3407" height="1478" alt="image" src="https://github.com/user-attachments/assets/b991bf9c-e3a0-4e6c-bcad-0f50f5689e92" /> |

|  I2C Slave FSM | I2C Slave ASM |
|------|------|
| <img width="1400" height="600" alt="image" src="https://github.com/user-attachments/assets/4f9f9738-1514-4275-bdf7-84736ad6e816" /> | <img width="3322" height="1603" alt="image" src="https://github.com/user-attachments/assets/7e48acd9-0373-4b53-b8f7-be0519c775c8" /> |

---


### UVM 검증

**UVM 구조**

<img width="500" height="500" alt="image" src="https://github.com/user-attachments/assets/579d7567-e1c5-4629-a144-de604e224a3f" />

---

**검증 시나리오**

| 시나리오 | 내용 |
|---------|------|
| Write 검증 | Master의 `tx_data`가 Slave의 `rx_data`로 정상 전송되는지 확인 |
| Read 검증 | Slave의 `tx_data`가 Master의 `rx_data`로 정상 전송되는지 확인 |


**검증 결과**

| Waveform(Verdi) |
|------|
|<img width="1344" height="374" alt="image" src="https://github.com/user-attachments/assets/24e78004-3e17-434f-be11-d8364488d8ef" /> | 

---

### FPGA 보드 구성

**Block Diagram**

<img width="260" height="145" alt="image" src="https://github.com/user-attachments/assets/e2b345ba-53db-4824-8c02-cc03e7535ca5" />


- **구성** : 2개의 Basys3 보드(Master/Slave), Pull-up 저항
- **Write** : Master의 스위치 8개(`sw[7:0]`) 값을 Slave가 받아 LED 8개에 표현
- **Read** : Slave의 스위치 8개(`sw[7:0]`) 값을 Master가 받아 LED 8개에 표현


---

### 동작 영상



https://github.com/user-attachments/assets/9d8677d5-3005-47e0-b8f6-1d721d8743f9



---

## Trouble Shooting

### 1. I2C Slave FSM 동기화 클락 오류
<img width="634" height="374" alt="image" src="https://github.com/user-attachments/assets/9e51d894-7268-4085-9e01-1429446ffd88" />

**문제**
Slave FSM을 system clk 대신 SCL에 동기화하려 했으나 정상 동작 안 됨

**원인**
- SCL은 Master가 생성하는 클락이므로 글리치, 셋업/홀드 타임 문제 발생 가능
- Start/Stop 동작은 SCL이 유지되는 동안 SDA 엣지가 발생하는데, SCL에 동기화하면 이를 감지 불가

**해결**
system clk에 동기화하고, SCL과 SDA에 대한 **Edge Detector**를 설계해 엣지 및 동작 감지

---

### 2. I2C Data 마지막 비트 통신 오류

**문제**
Write 동작에서 마지막 8번째 비트 데이터를 수신하지 못하는 상황
<img width="1716" height="647" alt="image" src="https://github.com/user-attachments/assets/7ebc42dd-0bd1-4ad2-b4d9-bd5155b8997d" />


**원인**
- `ADDR_RW` 상태에서 Write 동작 시 SCL 하강 엣지에서 `bit_cnt` 증가하도록 구현
- SCL이 IDLE 상태에서 High로 시작하므로 `ADDR_RW` 진입 시 하강 엣지를 먼저 인식해 `bit_cnt`가 1 증가

**해결**
- SCL **상승 엣지**에서 `bit_cnt` 증가하도록 수정

<img width="900" height="450" alt="image" src="https://github.com/user-attachments/assets/09496541-9780-48e2-a571-e59995aadd80" />

