1. 緒論 .................................................................................................................................... 1 
1.1 研究動機 ...................................................................................................................... 1 
1.2 研究目的 ...................................................................................................................... 2 
1.3 內容大綱 ...................................................................................................................... 3 
2 脈波寬度調變控制原理 .................................................................................................... 4 
2.1 空間向量脈波寬度調變 ............................................................................................. 4 
2.2 二極體箝位三階變頻器 ............................................................................................. 6 
2.3 向量空間 ..................................................................................................................... 8 
3. 脈波寬度調變控制積體電路設計 ................................................................................ 12 
3.1 中性點電壓分析 ....................................................................................................... 12 
3.2 控制策略 ................................................................................................................... 14 
4. 設計驗證與晶片實作 ...................................................................................................... 19 
4.1 設計驗證 ................................................................................................................... 19 
4.2 晶片合成與佈局 ....................................................................................................... 36 
4.3 晶片可測性設計與佈局後模擬 ............................................................................... 39 
4.4 晶片規格 ................................................................................................................... 42 
5. 結論 .................................................................................................................................. 44 
參考文獻 .................................................................................................................................. 45 
附錄 A. IC Report .................................................................................................................... 48 
附錄 B. Tapeout Review Form(for Cell-Based IC) ................................................................. 60 
附錄 C. T18-97D 審查會議報告............................................................................................. 63 
 
 2
眾所週知，電壓/頻率(V/f)控制與向量控制(vector control)感應馬達變頻驅動器的主
要構成技術包含控制與脈波寬度調變技術。相關研究單位業已投入相關人力與物力於此
方面之研究，然而大多以解決控制方面的研究與技術發展居多。 
近年來國內外研究學者，雖然有針對此降低實現成本問題提出解決的文獻報告發
表，但是均以單一的脈波寬度調變技術為主。就計畫申請人所知，對於新近發展的脈波
寬度調變技術，如單一取樣頻率之隨機切換技術與減少共模電壓之調變技術的低實現成
本技術探討，則仍闕如。 
基於上述說明與考量，本計畫延續個人過去於感應馬達驅動器與脈波寬度調變技術
方面的研究成果，研製感應馬達驅動器之脈波寬度調變控制器，其使用之脈波寬度調變
技術包含三相調變技術、二極體箝位三階變頻器、中性點電壓平衡控制策略。 
 
1.2 研究目的 
本申請案係延續申請人過去於變頻器 (Inverter)與脈波寬度調變 (Pulse-width 
Modulation, PWM)技術方面的研究成果與發明專利[17-30], [37-41]，研製變頻器之前瞻
性脈波寬度調變控制器，其使用之脈波寬度調變技術包含脈波寬度調變技術 [15,19]、
二極體箝位三階變頻器、中性點電壓平衡控制策略。將其近幾年內在變頻器之脈波寬度
調控制領域所累積的技術能量，藉由本申請案將之轉換成特殊用途積體電路，以臻利用
與厚生的目的。 
這些前瞻性技術的特色與應用，綜合說明如下： 
¾ 脈波寬度調變技術[15,19]：具有降低總諧波失真(Total Harmonic Distortion, 
THD)的特色，適用於低切換頻率的應用 
¾ 二極體箝位三階變頻器[37]：具有降低功率元件負載、架構簡單、每相可共用
直流鏈電壓的特色，被廣泛應用於三階變頻器中。 
¾ 中性點電壓平衡的調變技術：可修正中性點的電壓浮動、降低轉矩脈動(Torque 
Pulsation)及電流諧波和功率損失，可更有效率的控制馬達的運轉。 
過去這些技術均以個人電腦或數位信號處理器實現與驗證，若能夠藉由本申請案將
之轉換成特殊用途積體電路，將可提供該應用前瞻性之利基評估參考，以達利用與厚生
的目的。 
 
 4
2 脈波寬度調變控制原理 
本研究計劃是發展應用空間向量脈波寬度調變（Space Vector Pulse Width 
Modulation, SVPWM）技術，控制二極體箝位三階變頻器的 12 組開關[31]；以下將介紹
所使用之空間向量調變技術，及二極體箝位三階變頻器的基本架構，並對此架構之電流
路徑與開關狀態做探討分析。 
 
2.1 空間向量脈波寬度調變 
透過適當的 SVPWM 技術可較傳統的弦波脈寬調變有更少的諧波損失與切換損
失；且比其它的調變方式，可獲得較高的電壓利用率，並較適合以數位方式實現[32]。 
 
圖 2.1  波寬調變變頻器驅動電路與其 Y-型連接馬達負載 
 
圖2.1 所示為三相脈寬調變電壓源變頻器之基本架構，是由三對功率切換開關所組
成，當開關作切換時，為了防止同一組的上下臂兩個切換開關同時導通而造成短路，致
使開關元件燒毀，同組之上下臂開關在作切換時，必須是相反的。所以實際上開關的動
作是三組輪流，且每一組有兩種狀態，共可組成 23 = 8 組不同的開關切換狀態，變頻
器也因不同的切換狀態而產生八種不同的電壓向量[33]。 
八種不同的電壓向量中，包含了六種非零電壓向量及兩種零電壓向量。電壓向量狀
態中，以“ 1 ”表示上臂開關導通、下臂開關截止，以“ 0 ”表示下臂開關導通、上臂開關
截止；利用向量表示法，可將八個電壓空間向量於複數空間平面表示，如圖 2.2(a) 所
示。 
 6
 
1 2
coscos 12 2 3
sin 03 3 sin
3
z ref dc dcT V a V T V T
π
γ
γ π
⎡ ⎤⎢ ⎥⎡ ⎤ ⎡ ⎤= + ⎢ ⎥⎢ ⎥ ⎢ ⎥⎣ ⎦ ⎣ ⎦ ⎢ ⎥⎢ ⎥⎣ ⎦
                         
(2.3) 
在(2.3)式中，a表示輸出參考電壓向量與單位電壓向量的比值，令 2
3
ref
dc
V
a
V
= ，且將其展開
整理可得導通時間 
 
1
2
1 2
0 7
sin
3 sin
3sin
3
sin sin
sin
3
2
z z
z z
z
T T a MT
T T a MT
T T TT T
π γ π γπ
γ γπ
⎛ ⎞−⎜ ⎟ ⎛ ⎞⎝ ⎠= = −⎜ ⎟⎝ ⎠
= =
− −= =
                                
(2.4)
 
從(2.4)式可以計算得到 M=  a ，M為調變指標。 
通常在電動機的應用上，要求定轉矩輸出時，輸出電壓與輸出頻率之間有正比的關
係，也就是（V/f）為常數。所以當SVPWM調變技術應用在感應電動機控制上時，輸出
電壓就必須隨著輸出頻率的改變而調整[29]，因此當電壓向量Vref 在扇形A時，輸出的空
間向量調變波形是相同的，只是維持時間會隨著電壓向量Vref 的移動角度γ而改變；同理
若電壓向量Vref 在其它區間時，狀況亦是如此。 
 
2.2 二極體箝位三階變頻器 
圖 2.3 所示為二極體箝位三階變頻器，每相主要是以兩個直流穩壓電容串聯，將直
流鏈電壓建立三個電壓準位（ dcV 、 2
dcV 及 0），並配合兩個箝位二極體（Clamping Diode）
與四個功率開關元件的切換來引導輸出，使變頻器輸出具有 3 個電壓階層的相電壓以及
5 個電壓階層的線電壓。 
 
 8
 
表 2.2  二極體箝位三階變頻器之優缺點[42] 
（1）電路架構較簡單 
（2）每顆開關元件的耐壓僅有直流鏈電壓的一半 優點 
（3）每相可共用直流鏈電壓 
（1）當輸出階層數越多，所需的開關元件及箝位二極體也越多 
（2）每個箝位二極體所需承受的耐壓不相等 缺點 
（3）具有中性點電壓不平衡之問題 
 
2.3 向量空間  
    三階變頻器每臂輸出電壓有 3 種階層，三相可組合成 33 27= 組開關狀態；將 27 種
切換狀況之重覆向量合併，分別定義為 V1 ~ V19 ，配合三相系統將 360°之正六邊形區域
切割為六個扇形[43-44]，分別為扇形 A ~扇形 F，如圖 2.4 所示。 
 
 
圖 2.4  三階變頻器電壓空間向量與開關狀態圖[35,43] 
 
為計算取樣平均電壓向量（average voltage vector）之個別組成向量的維持時間，再
將每個扇形切割為四個區塊（region），分別為區塊 1 ~區塊 4，如圖 2.5(a)所示。 
 
 10
以向量 V7 為參考軸，直流鏈電壓 Vdc 為單位長度，則 Vref、V1、V2 及 V8 可經由正規
化（Normalization）表示成複數形式，如（2.6）式～（2.9）式所示， 
 
1
2
=1V                                   （2.6） 
 
31
2
πj
e=2V                                 （2.7） 
 
63
2
πj
e=8V                                （2.8） 
 
jθe=ref refV V                             （2.9） 
將（2.6）式~（2.9）式帶入（2.5）式，並轉換成三角函數的形式，如（2.10）式所示， 
 
1 3 π π 1 π π[cos( ) sin( )] (cos sin ) (cos sin )
2 2 6 6 2 3 3z a b c
j T T j T j Tθ θ+ = + + + +refV
（2.10） 
將（2.10）分離成實、虛軸形式，如（2.11）式及（2.12）式所示： 
 實軸  1 3 π 1 πcos( ) (cos ) (cos )
2 2 6 2 3z a b c
T T T Tθ = + +refV            
（2.11） 
 虛軸  3 π 1 πsin( ) (sin ) (sin )
2 6 2 3z b c
T T Tθ = +refV                      （2.12） 
經由計算可得： 
[1 2 sin( )]a zT T k θ= −                      （2.13） 
[2 sin( ) 1]
3b z
πT T k θ= + −                    （2.14） 
[1 2 sin( )]
3c z
πT T k θ= − −                    （2.15） 
其中， 2
3
k = refV ；同理，若 Vref 落在區塊 1、2 和 4 也可求出開關執行的時間，計算之
結果如表 2.4 所示。 
 
 12
3. 脈波寬度調變控制積體電路設計 
本章將介紹脈波寬度調變(Pulse-Width Modulation, PWM)控制 IC 的設計過程；除
了介紹中性點電壓平衡的控制策略及中性點電壓平衡控制器的設計；並利用 Matlab® / 
Simulink® 所建立之系統模擬驗證本文所使用之控制理論；並對實驗系統之硬體架構和
FPGA 做概略說明。 
 
3.1 中性點電壓分析 
本文的控制策略主要是利用回授上下電容電壓差與控制因子，配合不同開關狀態，
來達到中性點電壓平衡的目的，為計算出上下直流鏈電容的電壓差及控制因子，首先對
中性點電壓做分析。 
在三階變頻器的架構中，每臂輸出電壓有三種階層，三相共組合出 27 組開關狀態
與 19 組電壓向量（8 個電壓向量為重複），電壓向量如圖 3.1 所示，相關說明如下： 
 
E FD
C B A
V0
V5
V4
V6
V2V3
V13
V12
V11 V10 V9
V8
V7
V14
V15 V16 V17
V18
1 2
3
4
V13
 
圖 3.1  電壓空間向量 (a)27 種空間開關狀態，(b)19 種電壓向量[32,35] 
 
（1）零電壓向量： 
當開關狀態為 PPP、OOO 或 NNN 時，代表 u、v 及 w 三點同時相連接，則 Vuv = 
Vvw = Vwu = 0，此時中性點電流 In = 0，中性點電壓不受影響。 
 14
表 3.2  電壓向量分類表 
種類 電壓向量 中性點電壓 
零電壓向量 V0 不影響 
小電壓向量 V1、V2 、V3 、V4 、V5 、V6 上升或下降 
中電壓向量 V8、V10、V12、V14、V16、V18 視負載情況 
大電壓向量 V7、V9 、V11、V13、V15、V17 不影響 
 
小電壓向量又可分類為上小電壓向量及下小電壓向量，如表 3.3 所示。 
 
表 3.3  小電壓向量影響中性點電壓表 
電壓向量 開關狀態 中性點電壓 
上小電壓向量 POO、PPO、OPO、OPP、OOP、POP 上升 
下小電壓向量 ONN、ONN、NON、NOO、NNO、ONO 下降 
 
 
3.2 控制策略 
由上節分析可知，在各個開關狀態時所造成之中性點電流方向會導致中性點電壓的
浮動。本研究利用回授直流鏈上下電容的電壓差，並加入控制因子，設定小電壓向量
為起始及結束的電壓向量，並將每個扇形區域劃分成 6 個區塊；以便即時修正小電壓
向量的執行時間，補償中性點電壓達平衡狀態，降低變頻器輸出電壓、電流的總諧波失
真量。另外，每組開關狀態切換到下一組開關狀態時，均只改變其中一相的開關狀態，
以獲得較低的切換損失[47]。 
將圖 3.1 的每個扇形區域（A～F）劃分成 6 個區塊（1～6）[31,46]，令開始與結
束電壓向量為同一個小電壓向量中的兩種開關狀態，如圖 3.2 所示，以扇形 A 的區塊 4
和區塊 5 為例，參考電壓向量 Vref 落在扇形 A 的區塊 4 時，向量 Vref 可由鄰近的電壓向
量 V1 、V2 及 V8 所合成。由圖 3.2 可知 V1 、V2 及 V8 這三個電壓向量的執行時間分別
 16
 
圖 3.4  Vref 落在扇形 A 的區塊 5 上 
 
1
2
cT
2
bT
2
aT 2
2
cT
zT
1zT 2zT
2
2
cT
2
aT
2
bT 1
2
cT
 
圖 3.5  Vref 落在扇形 A 的區塊 5 上的開關切換順序圖 
 
其中開關狀態 POO 的中性點電流為–Iu ，會使得中性點電壓上升，其執行維持時間
為 Ta1；開關狀態 ONN 中性點電流為 Iu ，會使得中性點電壓下降，其執行維持時間為
Ta2 。而 Ta = Ta1 + Ta2，當 Ta1 = Ta2 時，其中的小電壓向量 V1（POO 及 ONN）會因中
性點電流反向而抵消，即 Iu +(–Iu) = 0；但是另外兩個電壓向量 V2 及 V8 （OON 及 PON）
的中性點電流分別為 In =–Iw 及 In = Iv，這兩種狀態下的電流無法抵消，會造成不平衡的
中性點電壓；故除了利用回授直流鏈上下電容的電壓差，再加入控制因子，以即時改
變小電壓向量的執行時間，進而平衡中性點電壓，其表示式如下所示： 
up downC C
Δ sgn V V= − × × at k T（ ）                  （3.1） 
 18
 
扇形 C D 
區塊 1 2 3 4 5 6 1 2 3 4 5 6 
相 uvw uvw 
NON NOO NON NON NOO NOO NNO NOO NNO NNO NOO NOO
NOO OOO NPN NOO NPO NPO NOO OOO NNP NOO NOP NOP
OOO OPO NPO NPO OPO NPP OOO OOP NOP NOP OOP NPP
前 
緣 
觸 
發 OPO OPP OPO OPO OPP OPP OOP OPP OOP OOP OPP OPP
OPO OPP OPO OPO OPP OPP OOP OPP OOP OOP OPP OPP
OOO OPO NPO NPO OPO NPP OOO OOP NOP NOP OOP NPP
NOO OOO NPN NOO NPO NPO NOO OOO NNP NOO NOP NOP
開 
關 
切 
換 
順 
序 
後 
緣 
觸 
發 NON NOO NON NON NOO NOO NNO NOO NNO NNO NOO NOO
扇形 E F 
區塊 1 2 3 4 5 6 1 2 3 4 5 6 
相 uvw uvw 
NNO ONO NNO NNO ONO ONO ONN ONO ONN ONN ONO ONO
ONO OOO NNP ONO ONP ONP ONO OOO PNN ONO PNO PNO
OOO OOP ONP ONP OOP PNP OOO POO PNO PNO POO PNP
前 
緣 
觸 
發 OOP POP OOP OOP POP POP POO POP POO POO POP POP
OOP POP OOP OOP POP POP POO POP POO POO POP POP
OOO OOP ONP ONP OOP PNP OOO POO PNO PNO POO PNP
ONO OOO NNP ONO ONP ONP ONO OOO PNN ONO PNO PNO
開 
關 
切 
換 
順 
序 
後 
緣 
觸 
發 NNO ONO NNO NNO ONO ONO ONN ONO ONN ONN ONO ONO
 
 20
 
圖 4.2  Matlab® /Simulink® 模擬時序圖， Fm=50 Hz, Fs.w=4 kHz 
 
完成了驗證中性點控制策略的各項軟硬體後，對中性點電壓進行實測，基頻分別為
25 Hz、45 Hz 及 10～60 Hz、切換頻率為 4k Hz 及 5k Hz、輸入功率級板的直流鏈電壓
為直流 300 V 的實驗結果。 
總諧波失真量的量測是使用 YOKOGAWA 型號 PZ4000 之功率分析器（Power 
Analyzer），其接線方式如圖 4.3 所示。馬達規格為東元三相 1 hp 感應馬達，線圈耐壓
220 V。 
 
 
圖 4.3  功率分析器量測接線圖 
 
在電壓總諧波失真的量測過程中，數據會有所變動，所以每次共量測 5 次取其平均
值，其所量測電壓總諧波失真曲線（THD-V）如圖 4.4 所示。 
 22
 
(a) 
 
(b) 
圖 4.5  電容電壓量測結果 (a)基頻：25 Hz，(b)基頻：45 Hz 
CH1：上電容電壓（50 V/div），CH2：下電容電壓（50 V/div），CH3：線電流（5 A/div）
（time=20 ms/div） 
 
     
    圖 4.6  暫態電容電壓平衡量測結果 
CH1：上電容電壓（50 V/div），CH2：下電容電壓（50 V/div），CH3：線電流（5 A/div）
（頻率 50 Hz）（time：100 ms/div） 
 24
變化；頻率設定為 40、50 和 60 Hz 時，輸出線電壓為 5 階層變化；經由頻譜波形分佈
情況，可看到分別位於切換頻率與其倍數邊帶頻帶上。 
 
 
(a) CH1：線電壓（100 V/div），CH2：線電流（2 A/div），time=40 ms/div 
 
(b) CH1：線電壓（100 V/div），Math：頻譜（10 V/div），time：40 ms/div 
圖 4.9  切換頻率 4 kHz，基本頻率 10 Hz 的量測波形 
 
 
 
 26
 
(a) CH1：線電壓（100 V/div），Math：頻譜（20 V/div），time=20 ms/div 
 
(b) CH1：線電壓（100 V/div），Math：頻譜（20 V/div），time=10 ms/div 
圖 4.11  切換頻率 4 kHz，基本頻率 30 Hz 的量測波形 
 
 
 
 
 
 
 28
 
(a) CH1：線電壓（250 V/div），CH2：線電流（2 A/div），time=10 ms/div 
 
(b) CH1：線電壓（250 V/div），Math：頻譜（50 V/div），time=10 ms/div 
圖 4.13  切換頻率 4 kHz，基本頻率 50 Hz 的量測波形 
 
 
 
 
 
 
 30
 
(a) CH1：線電壓（100 V/div），CH2：線電流（2 A/div），time=40 ms/div 
 
(b) CH1：線電壓（100 V/div），Math：頻譜（20 V/div），time=40 ms/div 
圖 4.15  切換頻率 5 kHz，基本頻率 10 Hz 的量測波形 
 
 
 
 
 
 
 32
 
(a) CH1：線電壓（100 V/div），CH2：線電流（2 A/div），time=10 ms/div 
 
(b) CH1：線電壓（100 V/div），Math：頻譜（20 V/div），time=10 ms/div 
圖 4.17  切換頻率 5 kHz，基本頻率 30 Hz 的量測波形 
 
 
 
 
 
 
 
 34
 
(a) CH1：線電壓（250 V/div），CH2：線電流（2 A/div），time=10 ms/div 
 
(b) CH1：線電壓（250 V/div），Math：頻譜（50 V/div），time=10 ms/div 
圖 4.19  切換頻率 5 kHz，基本頻率 50 Hz 的量測波形 
 
 
 
 
 
 
 36
 
圖 4.21  變換基本頻率圖 
CH1：線電壓（100 V/div），CH2：線電流（1 A/div），（time：100 ms/div） 
 
 
4.2 晶片合成與佈局 
本論文的硬體架構實現如圖 4.22 所示，目標是以積體電路進行對三階變頻器與
閘極驅動電路的控制。 
 
 
圖 4.22  實驗系統之硬體架構實現 
 38
電路合成最佳化完畢後，為了驗證以邏輯閘層次描述的電路與原設計之行為描述
是等效的，以及標準邏輯閘本身所造成的時間延遲是否會造成電路誤動作，故需要將
合成器所合成後的邏輯閘層次電路與記載邏輯閘時間延遲的相關資訊檔，利用模擬軟
體 Debussy 進行 ASIC 於邏輯閘層次的電路模擬驗證；此時的電路模擬驗證稱之為邏
輯閘層次模擬，圖 4.24 所示為閘層次模擬的波形圖。 
 
 
圖 4.24  邏輯閘層次模擬 
 
當積體電路的預前模擬驗證正確無誤後，就可以將合成軟體所產生的邏輯閘層次
的連線關係（netlist）描述檔轉化為電晶體與導線的連接關係；利用 Place & Route 軟
體–Astro 進行佈局與繞線，並將最後的佈局檔與驗證檔輸出；圖 4.25 為 Astro 佈局
後的完整佈局圖。 
 
 40
蓋率為 99.18％，即此測試資料已非常周延且有效率。 
 
表 4.1  軟體 TetraMAX 所產生的測試結果 
 
三階變頻器之脈波寬度調變控制積體電路經由合成軟體將 VHDL 程式碼轉換成
以標準邏輯閘所組成的電路後，再透過佈局軟體（Astro）完成元件的擺置與繞線；
佈局完成後，整個晶片的元件擺設位置固定，元件與元件之間繞線所造成的連線延遲
便可以估測，故若需要更準確的模擬，可以在佈局完成後，再進行一次模擬驗證。本
文在佈局後接著對積體電路進行 DRC 及 LVS 的驗證，和 Post Layout Simulation。 
DRC（Design Rules Check）及 LVS（Layout v.s Schematic）的驗證是利用 Cadence
中的 DIVA（Cadence 中的驗證工具集），在線上檢查設計是否違反 Design Rules 及檢
查 Layout 是否和 Schematic 一致；圖 4.26 為 DRC 及 LVS 驗證的示意圖；圖 4.27 為
積體電路的 DRC 驗證結果；圖 4.28 為積體電路的 LVS 驗證結果。 
 
 42
完成了 DRC 和 LVS 後，就可以進行 Post Layout Simulation；這個步驟必需向 CIC
申請工作站的帳號，以便使用 Nanosim 進行模擬；透過此步驟可精確的評估電路的
速度、以及寄生參數帶來的影響；圖 4.29 為積體電路的 Post Layout Simulation 結果。 
 
 
圖 4.29  Post Layout Simulation 結果 
 
由模擬結果，可看出在加入寄生參數後，控制器的切換仍正確無誤，晶片內的電
流也可到達穩定的狀態。 
 
4.4 晶片規格 
圖 4.30 為積體電路的最上層模組，左側腳位為輸入信號，右側腳位為輸出信號，
各個輸入與輸出信號代表意義列於表 4.2 。 
 44
 
5. 結論 
本文主要為設計以脈波寬度調變控制的控制 IC，特色為利用回授直流鏈上下電容
電壓，並加入計算後所需補償的小電壓向量開關導通時間，解決箝位三階變頻器之中性
點電壓不平衡之問題。首先使用 Matlab® / Simulink®  所建立之空間向量調變系統做模擬
驗證後；再運用 FPGA（EP1S10F780C6）配合所撰寫之 VHDL 程式實現設計原型；最
後以 CIC 所提供的 Cell-Based Design Flow 為設計流程依據，逐步轉換、設計、驗證積
體電路的正確性。 
所設計的控制晶片係以台灣積體電路公司 0.18μm 1P6M 製程實現實體晶片上，
晶片電壓為 3V，初步驗證結果顯示消耗功率為 1.4912m W；經由晶片設計 EDA 工具
所提供之模擬結果及利用 FPGA 實驗系統所得到的結果，證明所設計晶片電路的正確
性。 
脈波寬度調變控制晶片經由模擬軟體驗證，為了增加設計的可靠度，亦加入可規劃
邏輯閘元件的實驗驗證。由模擬驗證結果與實驗結果的驗證，證明此控制晶片能夠正確
地產生脈波調變波形。 
 
 
 46
techniques for inverter control," Journal of the Chinese Inst. of Electrical Engineering, Vol. 9, No. 3, pp. 
295-309, 2002. 
[18] F. S. Shyu and Y. S. Lai, "Virtual stage pulse-width modulation technique for multilevel 
inverter/converter," IEEE Trans. on Power Electronics, Vol. 17, No. 3, pp. 332-341, May 2002 
[19] Y. S. Lai and S. R. Bowes, “A new sub-optimal pulse-width modulation technique for per-phase 
modulation and space vector modulation,” IEEE Trans. on Energy Conversion, Vol. 12, No. 4, pp. 310-316, 
1997. 
[20] Y. S. Lai and S. R. Bowes, “A novel high frequency universal space vector modulation control technique,” 
Proceedings of the IEEE PEDS, pp. 501-507, 1997. 
[21] T. P. Chen, Y. S. Lai, and C. H. Liu, “A new space vector modulation technique for inverter control,” IEEE 
PESC, pp. 777-782, 1999. 
[22] Y. S. Lai, “Investigations into the effects of PWM techniques on common mode voltage for 
inverter-controlled induction motor drives,” Proceedings of the IEEE PES Winter Meeting, pp. 35-40, 
1999. 
[23] Y. S. Lai, “New random space vector modulation techniques for high switching frequency inverter 
control,” IEE Electronics Letters, Vol. 33, No. 17, pp. 1425-1426, 1997. 
[24] Y. S. Lai, “Random switching techniques for inverter control,” IEE Electronics Letters, Vol. 33, No. 9, pp. 
747-749, 1997. 
[25] Y. S. Lai, “A novel random switching technique for high performance inverter control,” Journal of Chinese 
Institute of Engineers, Vol. 20, No. 2, pp. 131-138, 1997. 
[26] Y. S. Lai, “Sensorless vector-controlled induction motor drives using new random technique for inverter 
control,” IEEE Trans. on Energy Conversion, Vol. 14, No. 4, pp. 1147-1155, Dec., 1999. 
[27] Y. S. Lai and S. C. Chang, “DSP-based implementation of sensorless vector drive using new random 
switching technique,” IEE Proc. Electr. Power Appl., Vol. 146, No. 2, pp. 163-172, March, 1999. 
[28] Y. S. Lai, “A new random inverter control technique for common mode voltage mitigation of motor 
drives,” IEE Proc. Electr. Power Appl., Vol. 146, No. 3, pp. 289-296, May, 1999.  
[29] Y. S. Lai, “New random technique of inverter control for common mode voltage reduction of inverter-fed 
induction motor drives,” IEEE Trans. on Energy Conversion, Vol. 14, No. 4, pp. 1139-1146, Dec., 1999. 
[30] Y. S. Lai and Y. T. Chang, “Vector-controlled induction motor drives using random switching technique 
with constant sampling frequency,” IEEE Trans. on Power Electronics, Vol. 16, no. 3, May, pp. 400-409, 
2001. 
[31] J. H. Seo, C. H. Choi and D. S. Hyun, “A new simplified space-vector PWM method for three-level 
inverters,” IEEE Trans. on Power Electronics, Vol. 16, No.4, pp.545-550, July 2002. 
[32] Valentine, R. Motor control electronics handbook, McGraw-Hill, 1998. 
[33] H. W. van der Broeck, H. C. Skudelny and G. V. Stanke, “Analysis and realization of a pulse width 
modulator based on voltage space vectors,” IEEE Trans. on Industry Application, Vol. 24, No. 1, pp. 
142-150, 1988. 
[34] L. Zhang, C. Wathanasarn, and F. Hardan, “An efficient microprocessor-based pulse-width modulator 
using space vector modulation strategy,” IEEE IECON, Vol. 1, pp. 91-96, 1994. 
[35] Y. H. Lee, B. S. Suh and D. S. Hyun, “A novel PWM scheme for a three-level voltage source inverter with 
 48
 
附錄 A. IC Report 
(1)設計內容 
[1]設計者姓名與聯絡電話 
姓名：楊芷妅 
[2]專題名稱 
感應馬達三階變頻控制技術發展與控制器之研製 
[3]最近三次下線紀錄 
無 
[4]相關研究發展現況 
由於單一功率元件所能承受的耐壓有限，故在高功率應用場合裡，多
階變頻器因應而生，多階變頻器種類繁多，例如：二極體箝位式變頻器、
串接全橋式變頻器、飛輪電容式變頻器、混合全橋式變頻器以及改良型中
性點箝位式。本文採用二極體箝位式三階變頻器電路為主要架構，因其輸
出相電壓波形為 3 階層、線電壓 5 階層之故，亦可以減少其諧波失真量；
然而二極體箝位式三階變頻器在硬體以及數學計算量的實現上比二階更大
也更為複雜。 
二極體三階變頻器會有中性點不平衡的問題，文獻上解決方法眾多，
例如：用一直流量使參考電壓箝位至低電位、高電位或零電位，以期在切
換週期內改變中性點電流路徑和執行時間，使中性點平均電流為零、利用
 50
重要的環節。 
隨著半導體科技的技術發展，現今的社會已經是數位化的時代，以單
一積體電路取代繁雜的類比電路控制交流馬達為趨勢之ㄧ，而場效可規劃
邏輯閘陣列又常使用於數位IC的功能驗證，因此設計以FPGA為基礎之二極
體箝位式三階變頻器為本研究的研究動機。 
[6]架構簡介 
 
圖1  二極體箝位式三階變頻器架構圖 
 
圖1為本專題之二極體箝位式三階變頻器架構圖，其係利用電容串聯來
達到將直流鏈電壓區分成三個電壓階層（ dcV 、 2
dcV 及0），再配合箝位二極體
（Clamping Diode）與功率開關元件的狀態來限制電流路徑，使變頻器輸出
具有3個電壓階層的相電壓以及5個電壓階層的線電壓。 
二極體箝位式三階變頻器共有2顆直流鏈電容、12顆功率元件開關以及
配合6顆箝位二極體，使得每個功率元件所承受的直流鏈電壓為二階變頻器
的一半，所以二極體箝位式三階變頻器比二階變頻器更適用於大功率的使
 52
[8]模擬結果 
   
 
 
Gate-Level Simulation: 
 
 
 
 54
[10]參考文獻 
1. K. R. M. N. Ratnayake, Y. Murai and T. Watanabe, “Novel carrier PWM 
scheme to control neutral point voltage fluctuation in three-level voltage 
source inverter,” Proc. of IEEE PEDS, Vol.2, pp. 663-667, July 1999. 
2. Q. Song, W. Liu, Q. Yu, X. Xie and Z. Wang, “A neutral-point potential 
balancing algorithm for three-level NPC inverters using analytically 
injected zero sequence voltage,” Proc. of IEEE APEC, Vol. 1, pp. 228-233, 
February 2003. 
3. J. Holtz and N. Oikonomou, “Neutral point potential balancing algorithm at 
low modulation index for three-level inverter medium voltage drives,” Proc. 
of IEEE IAS, Vol. 2, pp. 1246-252, October 2005. 
4. N. Celanovic and D. Boroyevich, “A comprehensive study of neutral-point 
voltage balancing problem in three-level neutral-point-clamped voltage 
source PWM inverters,” IEEE Trans. on Power Electronics, Vol. 15, No. 2, 
pp. 242-249, March 2000. 
5. J. H. Seo. and C. H. Choi, “Compensation for the neutral-point potential 
variation in three-level space vector PWM,” Proc. of IEEE APEC, Vol. 2, 
pp. 1135-1140, March 2001. 
6. A. R. Bakhshai, H. R. Saligheh Rad and G. Joos, “Space vector modulation 
based on classification method in three-phase multi-level voltage source 
inverters,” Proc. of IEEE IAS, Vol. 1, pp. 597-602, September/October 
2001. 
7. D. H. Kim, D. W. Kang. Y. H. Lee and D. S. Hyun, “The analysis and 
comparison of carrier-based PWM methods for 3-level inverter,” Proc. of 
IEEE IECON, Vol. 2, pp. 1316-1321, October 2000. 
8. H. P. Krug, T. Kume and M. Swamy, “Neutral-point clamped three-level 
general purpose inverter-features, benefits and applications,” Proc. of IEEE 
PESC, Vol. 1, pp. 323-328, June 2004. 
 56
inverter,” IEEE Trans. on Industry Application, Vol.17, No. 5, pp. 518-523, 
Sep./Oct. 1981. 
20. H. W. van der Broeck, H. C. Skudelny and G. V. Stanke, “Analysis and 
realization of a pulse width modulator based on voltage space vectors,” 
IEEE Trans. on Industry Application, Vol. 24, No. 1, pp. 142-150, 1988. 
21. B. S. Suh and D. S. Hyun, “A new n-level high voltage inversion system,” 
IEEE Trans. on Power Electronics, Vol. 44, No. 1, pp. 107-115, February 
1997. 
22. 劉昌煥編著，交流電機控制，東華書局股份有限公司，民國九十二年。 
23. L. Lin, Y. Zou, J. Zhang, and X. Zou, “Digital implementation of 
diode-clamped three-phase three-level SVPWM inverter,” Proc. of IEEE 
PEDS, Vol. 2, pp. 1413-1417, November 2003. 
24. J. H. Seo, C. H. Choi and D. S. Hyun, “A new simplified space-vector 
PWM method for three-level inverters,” IEEE Trans. on Power Electronics, 
Vol. 16, No.4, pp.545-550, July 2002. 
25. Altera, Stratix Device Family Data Sheet, July 2005. 
26. 廖裕評及陸瑞強編著，使用 Quartus II 系統晶片設計，全華科技圖書股
份有限公司，民國九十四年三月初版。 
27. 周育德，Altera PC 訓練課程教材，國家晶片中心，2002 
28. 曾紹顯，以場效可規劃邏輯閘陣列為基礎之脈波寬度調變控制器的研
製 ，碩士論文，國立台北科技大學機電整合研究所，民國八十九年。 
29. Altera, Quartus II, Handbook Version 6.0, March 2006. 
30. Analog Device, AD7892 Data Sheet, 2000. 
31. W. P. Hew, C. P. Ooi and N. A. Rahim, “Realization of Space Vector 
Modulation Technique in a Single FPGA Chip for Induction Motor Drive,” 
Proc. of IEEE EDSSC, pp.817-820, December 2005. 
32. R. K. Pongiannan and N. Yadaiah, “FPGA based Space Vector PWM 
Control IC for Three Phase Induction Motor Drive,” Proc. of IEEE ICIT, 
 58
 
經由執行LVS後驗證無誤 
[12]佈局平面圖 
 
[13]打線圖 
 60
 
附錄 B. Tapeout Review Form(for Cell-Based IC) 
 
1. 晶片概述： 
1-1 專題名稱：感應馬達三階變頻控制技術發展與控制器之研製        
1-2 Top Cell 名稱：   tlc               
1-3 使用 library 名稱： 
    CIC_CBDK13 
 v  CIC_CBDK18 
    CIC_CBDK35 
CBDK 版本:    1.0   
是否使用 Core Cell:   Yes  若有使用 Core Cell 有無更改 Cellname:   No  (建議保留勿更
改) 
是否使用 IO:   Yes 有使用 IO, 採用形式是 :     Linear   v  Staggered 
1-4 是否使用 CIC 提供之 Memory？   No   若使用 Memory, 是否已上傳 spec 檔:       
使用 Memory 之種類為何？                                                    
1-5 是否使用 CIC 提供之 ARM CPU IP？    No   (若為 Yes, 請務必塡寫第 9 項)   
使用 CPU 之種類為何？(ARM7TDMI or ARM926EJ)                               
1-6 工作頻率：    10 MHz    
1-7 功率消耗：   1.4912 mW  
1-8 晶片面積： 1726 X 1726  
 
 
2. 設計合成： 
2-1. 使用之合成軟體？    Synopsys design compiler     
2-2. 是否加入 boundary condition：  
 v  input drive strength、 v  input delay、 v  output loading、 v  output delay 
2-3. 是否加入 timing constraint：  
 v  specify clock (sequential design) 
    max delay、    min delay (combinational design) 
2-4. 是否加入 area constraint？   Yes      
2-5. 合成後之 report 是否有 timing violation？ 
    有 setup time violation、    有 hold time violation 
2-6. 合成後之 verilog 是否含有 assign 描述？   No   
2-7. 合成後之 verilog 是否含有 *cell* 之 instance name？   No   
2-8. 合成後之 verilog 是否含有反鈄線 \ 之 instance name 或 net name？   Yes   
 
 
 62
6. 佈局後模擬 
6-1. 是否做過 post-layout gate-level simulation？  Yes     
STA(static timing analysis) 軟體？                                  
6-2. 是否做過 post-layout transistor-level simulation？   Yes    
6-3. 已針對以下環境狀態模擬：    SS、     TT、     FF 
6-4. 晶片取得時將以何種方式進行測試？     臨機測試                          
6-5. 模擬時是否考量輸出負載影響？   Yes     若有輸出負載是:   20   pF (建議至少需
20pF) 
 
7. DRC/LVS 驗證 
7-1. 是否有 DRC 錯誤？   Yes     錯誤原因：         僅包含 7 項可忽略錯誤             
                                                                       
驗證 DRC 軟體？      Calibre            
是否有不作 DRC 的區域？   No     
7-2. 是否有 LVS 錯誤？   No    
驗證 LVS 軟體？     Calibre            
是否有非 CIC 提供的 BlackBox？  No    
 
8. MT Form 填寫 
8-1. 是否填上     系所單位、    設計者姓名、    聯絡電話(與手機) 、    日期 
8-2. 是否填上晶片上傳目錄？          
8-3. 是否填上檔案名稱？          
8-4. 是否寫上 top cell name？          
 
9. 使用 ARM926EJ or ARM7TDMI CPU IP 
9-1. 若有使用 ARM926EJ /ARM7TDMI CPU IP，請提供以下訊息以便向 ARM 原廠申請 Design 
ID。 
使用的 CPU 種類 (ARM926EJ or ARM7TDMI) :                       
使用的 metal layers 的層數:                                           
佈局中 ARM926EJ /ARM7TDMI Macro 的 cell name:                          
這個晶片是否為修訂版本(revision,也就是之前曾下線過相同晶片)？                
若是修訂版本，前一次下線的晶片編號:                               
修訂版本的原因是？(例如修正 bug)                                              
 
 
設計者簽名:    楊芷妅              指導教授簽名:    賴炎生           
 
 
 64
 
 
 66
 
 
出席國際學術會議心得報告 
                                                             
計畫編號 NSC 96-2221-E-027-070 
計畫名稱 感應馬達三階變頻控制技術發展與控制器之研製(3/3) 
出國人員姓名 
服務機關及職稱 
賴炎生 
台北科技大學電機工程系 
會議時間地點 
1. 97 年 11 月 23-27 日，Singapore 
2. 97 年 9 月 14-19 日，San Francisco 
會議名稱 
1. IEEE Intl. Conf. on Sustainable Energy Technologies 2008 年
會 
2. The 5th Digital Power Forum, 2008 
發表論文題目 
Dead-Time Elimination of PWM-Controlled Inverter/Converter 
without Separate Power Sources for Current Polarity Detection 
Circuit 
 
一、 參加會議經過 
 參加 IEEE Intl. Conf. on Sustainable Energy Technologies 2008 年年會 
本年度國際電機電子工程師學會 Intl. Conf. on Sustainable Energy 
Technologies 2008 年年會在 Singapore 舉行，此會議以風能及太陽能等再生能源
應用、電力電子與電力系統為主題，研討會舉行地點位於新加坡管理大學校內，
研討會舉行日期為十一月二十四號至十一月二十七號。個人於十一月二十三日
從台北出發，該日中午抵達 Singapore。 
二十四日於參加相關 Tutorial 及歡迎酒會，會中與來自 Singapore 的 Panda
教授，討論 IEEE PEDS 明年在台灣舉行之相關事宜；並且與來自澳洲的 Chem 
Nayar 教授討論風能及太陽能等再生能源應用系統。 
二十五日參加大會開幕與四場 Keynote 演講，隨即於二十五日下午與二十六
日參加風力發電以及轉換器控制技術相關的論文發表與研討。所指導之博士生
