<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:10.1510</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.01.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7029933</applicationNumber><claimCount>7</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 촬상 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND IMAGING DEVICE</inventionTitleEng><openDate>2022.10.18</openDate><openNumber>10-2022-0140536</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.01.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.08.30</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10F 39/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H04N 25/57</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 음전압 및/또는 양전압을 레벨 시프트시키는 반도체 장치를 제공한다. 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 1 용량 소자와, 입력 단자와, 출력 단자를 가지는 반도체 장치이다. 제 1 트랜지스터의 제 1 단자는 제 2 트랜지스터의 제 1 단자 및 상기 출력 단자에 전기적으로 접속된다. 또한 제 2 트랜지스터의 제 2 단자는 제 3 트랜지스터의 제 1 단자에 전기적으로 접속된다. 또한 제 4 트랜지스터의 제 1 단자는 제 2 트랜지스터의 게이트와 제 1 용량 소자의 제 1 단자에 전기적으로 접속되고, 제 1 용량 소자의 제 2 단자는 입력 단자에 전기적으로 접속된다. 또한 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터 각각은 같은 극성의 트랜지스터이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.08.12</internationOpenDate><internationOpenNumber>WO2021156700</internationOpenNumber><internationalApplicationDate>2021.01.26</internationalApplicationDate><internationalApplicationNumber>PCT/IB2021/050568</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 1 용량 소자와, 입력 단자와, 출력 단자를 가지고,상기 제 1 트랜지스터와, 상기 제 2 트랜지스터와, 상기 제 3 트랜지스터와, 상기 제 4 트랜지스터 각각은 같은 극성의 트랜지스터이고,상기 제 1 트랜지스터의 제 1 단자는 상기 제 2 트랜지스터의 제 1 단자 및 상기 출력 단자에 전기적으로 접속되고,상기 제 2 트랜지스터의 제 2 단자는 상기 제 3 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 4 트랜지스터의 제 1 단자는 상기 제 2 트랜지스터의 게이트 및 상기 제 1 용량 소자의 제 1 단자에 전기적으로 접속되고,상기 제 1 용량 소자의 제 2 단자는 상기 입력 단자에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 입력 단자에는 제 1 전위가 입력되고, 상기 제 1 트랜지스터의 제 2 단자에는 제 2 전위가 입력되고, 상기 제 3 트랜지스터의 제 2 단자 및 상기 제 4 트랜지스터의 제 2 단자에는 제 3 전위가 입력되어 있는 경우에,상기 제 1 트랜지스터는 상기 제 1 트랜지스터가 온 상태일 때 상기 출력 단자를 상기 제 2 전위로 프리차지하는 기능을 가지고,상기 제 2 트랜지스터는 상기 제 4 트랜지스터가 오프 상태일 때 상기 입력 단자에 입력된 상기 제 1 전위에 따라 온 상태 또는 오프 상태가 되는 기능을 가지고,상기 출력 단자에 상기 제 2 전위가 프리차지되고, 상기 제 1 트랜지스터가 오프 상태가 된 후에, 상기 제 3 트랜지스터가 온 상태가 됨으로써, 상기 출력 단자의 전위를 상기 제 2 전위 또는 상기 제 3 전위로 하는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 1 용량 소자와, 입력 단자와, 출력 단자를 가지고,상기 제 1 트랜지스터와, 상기 제 2 트랜지스터와, 상기 제 3 트랜지스터와, 상기 제 4 트랜지스터 각각은 같은 극성의 트랜지스터이고,상기 제 1 트랜지스터의 제 1 단자는 상기 제 3 트랜지스터의 제 1 단자 및 상기 출력 단자에 전기적으로 접속되고,상기 제 3 트랜지스터의 제 2 단자는 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 4 트랜지스터의 제 1 단자는 상기 제 2 트랜지스터의 게이트 및 상기 제 1 용량 소자의 제 1 단자에 전기적으로 접속되고,상기 제 1 용량 소자의 제 2 단자는 상기 입력 단자에 전기적으로 접속되고,상기 입력 단자에는 제 1 전위가 입력되어 있는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 입력 단자에는 제 1 전위가 입력되고, 상기 제 1 트랜지스터의 제 2 단자에는 제 2 전위가 입력되고, 상기 제 2 트랜지스터의 제 2 단자 및 상기 제 4 트랜지스터의 제 2 단자에는 제 3 전위가 입력되어 있는 경우에,상기 제 1 트랜지스터는 상기 제 1 트랜지스터가 온 상태일 때 상기 출력 단자를 상기 제 2 전위로 프리차지하는 기능을 가지고,상기 제 2 트랜지스터는 상기 제 4 트랜지스터가 오프 상태일 때, 상기 입력 단자에 입력된 상기 제 1 전위에 따라 온 상태 또는 오프 상태가 되는 기능을 가지고,상기 출력 단자에 상기 제 2 전위가 프리차지되고, 상기 제 1 트랜지스터가 오프 상태가 된 후에, 상기 제 3 트랜지스터를 온 상태로 함으로써, 상기 출력 단자의 전위를 상기 제 2 전위 또는 상기 제 3 전위로 하는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 4 항에 있어서,제 2 용량 소자를 가지고,상기 제 2 용량 소자의 제 1 단자는 상기 제 1 트랜지스터의 제 1 단자와, 상기 제 2 트랜지스터의 제 1 단자와, 상기 출력 단자에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 제 1 트랜지스터 내지 상기 제 4 트랜지스터 각각은 채널 형성 영역에 금속 산화물 또는 실리콘을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,상기 제 1 용량 소자는 제 5 트랜지스터를 가지고,상기 제 5 트랜지스터는 채널 형성 영역에 금속 산화물 또는 실리콘을 가지고,상기 제 5 트랜지스터의 게이트는 상기 제 1 용량 소자의 제 1 단자 및 제 2 단자 중 한쪽으로서 기능하고,상기 제 5 트랜지스터의 제 1 단자 및 제 2 단자는 상기 제 1 용량 소자의 제 1 단자 및 제 2 단자 중 다른 쪽으로서 기능하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 촬상 장치로서,제 1 항 내지 제 7 항 중 어느 한 항에 따른 반도체 장치, 및 광전 변환 소자를 가지고,상기 광전 변환 소자는 상기 제 1 트랜지스터 내지 상기 제 4 트랜지스터의 위쪽에 위치하는, 촬상 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>INOUE, Hiroki</engName><name>이노우에 히로키</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 이...</address><code> </code><country> </country><engName>YONEDA, Seiichi</engName><name>요네다 세이치</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2020.02.07</priorityApplicationDate><priorityApplicationNumber>JP-P-2020-020014</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.08.30</receiptDate><receiptNumber>1-1-2022-0908125-03</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.09.13</receiptDate><receiptNumber>1-5-2022-0134953-85</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.01.26</receiptDate><receiptNumber>1-1-2024-0102957-59</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.01.26</receiptDate><receiptNumber>1-1-2024-0102977-62</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227029933.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938c50137cf5541124cd065d5a4d1e64bad37d89b94b359ee35f99e1892fa3a3e4024a701dbf43778063aea8e5c01e74bc9b0841dd2a0fc910</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf82214ccd4e0cdd3f648fd7c5c9b7f4f40f330c198d8c1e5ee9190c6cdfa817b24eef7a1f07a84e3171473a3b3fbcb7eccc640f5299a7e2cf</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>