--------------------------------------------------------------
我打算在周末结束前实现一个完整的UART模块，但是在我了  
解完整的UART架构后，我觉得我目前的能力不支持我完成这  
项工作，完整的UART模块要考虑很多东西，特别是涉及FIFO  
的内容，这需要花费更多的时间，我想以后再考虑这件事吧。
--------------------------------------------------------------
现在只做一个具有基本功能的uart模块。

2022/06/08

模块基本成，简单做了一些测试，依然存在一些问题，我
将uart_tx模块在两个状态中实现，这导致bus数据必须大
于等于两个波特时钟周期才能正确缓存，我也不想改了，
就这样吧。

2022/06/12
补充一下，代码用vsc写的，在vivado中打开的话，中文注释会乱码，
但是testbench文件是按在vivado中运行写的。

