# FSM Reduction and mapping (C) Univ. of Colorado VLSI
.i 4
.o 3
.p 29
.s 4
.r S0
-000 S0 S0 000
-000 S1 S0 000
-000 S2 S0 000
-000 S3 S3 100
-001 S0 S0 000
-001 S1 S0 000
-001 S2 S0 000
-001 S3 S0 000
-010 S0 S3 100
-010 S1 S3 100
-010 S2 S3 100
-010 S3 S3 100
-011 S3 S3 100
-101 S0 S0 000
-101 S1 S0 000
-101 S2 S0 000
-101 S3 S0 000
0110 S0 S2 110
0110 S1 S1 101
0110 S2 S2 110
0110 S3 S3 100
1110 S0 S1 101
1110 S1 S1 101
1110 S2 S2 110
1110 S3 S3 100
-111 S0 S0 000
-111 S1 S1 100
-111 S2 S2 100
-111 S3 S3 100
.e
