주제/단락 | 내용
---|---
학습목표 | 학습목표
CPU의내부구조와명령어실행원리이해 | CPU의내부구조와명령어실행원리이해
파이프라이닝 기술이해 | 파이프라이닝 기술이해
슈퍼스칼라 및멀티 -코어프로세서의 | 슈퍼스칼라 및멀티 -코어프로세서의 설계개념이해
명령어세트의구성요소와 설계방법 | 명령어세트의구성요소와 설계방법
학습내용 | 학습내용
CPU의기본구조 | CPU의기본구조
명령어실행 | 명령어실행
명령어파이프라이닝 | 명령어파이프라이닝
명령어세트 | 명령어세트
CPU는기억장치에 저장되어 있는프로그 | CPU는기억장치에 저장되어 있는프로그램 코드 (명령어 )들을
실행함으로써 프로그램 수행 | CPU가수행하는 세부적인 동작들
실행함으로써 프로그램 수행 | 명령어인출 (Instruction Fetch, IF): 기억장치로부터 명령어를 읽음
실행함으로써 프로그램 수행 | 명령어해독 (Instruction Decode, ID): 수행해야 할동작을결정하기 위하여
명령어를 해독 | 위의두동작은모든명령어들에 대하여공통적으로 수행
데이터인출 (Data Fetch, DF) | 데이터인출 (Data Fetch, DF): 명령어실행을위하여데이터가 필요한경우
데이터처리 (Data Process, DP) | 데이터처리 (Data Process, DP): 데이터에 대한산술적혹은논리적연산을
데이터저장 (Data Store, DS) | 데이터저장 (Data Store, DS): 수행한결과를저장
수행 | 위의동작들은 명령어에 따라필요한경우에만 수행
수행 | 산술논리연산장치 (Arithmetic and Logical Unit, ALU)
수행 | 레지스터 세트 (Register Set)
수행 | 제어유니트 (Control Unit)
수행 | 산술논리연산장치 (ALU)
수행 | 각종산술연산들과 논리연산들을 수행하는 회로들로 이루어진 하드웨어
산술연산 | 산술연산 : 덧셈 , 뺄셈 , 곱셈 , 나눗셈등
논리연산 | 논리연산 : AND, OR, NOT, XOR 등
모듈 | 레지스터 (register)
모듈 | CPU 내부에위치한기억장치로서 , 액세스속도가가장빠른기억장치
모듈 | CPU가사용하는 데이터와 명령어를 신속하게 읽기 , 저장 , 전송에사용
모듈 | CPU 내부에포함할수있는레지스터들의 수가제한됨
모듈 | 특수목적용레지스터들과 적은수의일반목적용 (데이터 , 범용 ) 레지스터
들로구성 | 특수목적용레지스터 종류
들로구성 | 누산기 (Accumulator, AC)
들로구성 | 프로그램 카운터 (Program Counter, PC)
들로구성 | 명령어레지스터 (Instruction Register, IR)
들로구성 | 메모리버퍼레지스터 (Memory Buffer Register, MBR )
들로구성 | 메모리주소레지스터 (Memory Address Register, MAR )
들로구성 | 스택포인터 (Stack Pointer, SP)
들로구성 | 인덱스레지스터 (Index Register, IX)
들로구성 | 제어유니트 (control unit, 제어장치 )
들로구성 | 프로그램 코드 (명령어 )를해석하고 , 그것을실행하기 위한제어신호들
(control signals) 을순차적으로 발생하는 하드웨어 모듈 | CPU 내부버스 (CPU internal bus)
(control signals) 을순차적으로 발생하는 하드웨어 모듈 | ALU와레지스터들 간의데이터를 전달하는 데이터선들과제어유니트에
서발생되는 제어신호를전달하는 선들로구성됨 | 외부의시스템버스들과는 직접연결되지 않으며 , 반드시버퍼레지스터