`timescale 1ns / 1ns
//////////////////////////////////////////////////////////////////////////////////
// Author: Dov Kruger
// 
//////////////////////////////////////////////////////////////////////////////////

module and_thing(
  input wire a,
  input wire b,
  output reg out);
  always @ *  
  out = a & b; // bitwise AND 
endmodule
