Fitter report for ddl_ctrlr
Mon Apr 14 16:09:30 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. HardCopy Device Resource Guide
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------+
; Fitter Summary                                                            ;
+-------------------------------+-------------------------------------------+
; Fitter Status                 ; Successful - Mon Apr 14 16:09:30 2014     ;
; Quartus II 64-Bit Version     ; 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name                 ; ddl_ctrlr                                 ;
; Top-level Entity Name         ; ddl_ctrlr                                 ;
; Family                        ; Stratix II                                ;
; Device                        ; EP2S15F484C5                              ;
; Timing Models                 ; Final                                     ;
; Logic utilization             ; 18 %                                      ;
;     Combinational ALUTs       ; 1,258 / 12,480 ( 10 % )                   ;
;     Dedicated logic registers ; 1,686 / 12,480 ( 14 % )                   ;
; Total registers               ; 1686                                      ;
; Total pins                    ; 108 / 343 ( 31 % )                        ;
; Total virtual pins            ; 0                                         ;
; Total block memory bits       ; 229,376 / 419,328 ( 55 % )                ;
; DSP block 9-bit elements      ; 0 / 96 ( 0 % )                            ;
; Total PLLs                    ; 1 / 6 ( 17 % )                            ;
; Total DLLs                    ; 0 / 2 ( 0 % )                             ;
+-------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2S15F484C5       ;                                ;
; Use smart compilation                                                      ; On                 ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                  ;                                ;
; Maximum Core Junction Temperature                                          ; 85                 ;                                ;
; Router Timing Optimization Level                                           ; MAXIMUM            ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.5                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.5                ; 1.0                            ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device Migration List                                                      ; EP2S15F484C5       ;                                ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; PowerPlay Power Optimization                                               ; Extra effort       ; Normal compilation             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                 ; Off                            ;
; Perform Register Duplication for Performance                               ; On                 ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                 ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; On                 ; Off                            ;
; Physical Synthesis Effort Level                                            ; Extra              ; Normal                         ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; On                 ; On                             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Packed Registers                                                      ; Auto               ; Auto                           ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                ; Off                            ;
; Fitter Effort                                                              ; Standard Fit       ; Standard Fit                   ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto               ; Auto                           ;
; Auto Register Duplication                                                  ; Off                ; Off                            ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.58        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  21.9%      ;
+----------------------------+-------------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+-------------------+------------------------+
; Pin Name          ; Reason                 ;
+-------------------+------------------------+
; DATABUS_ADD[12]   ; Missing drive strength ;
; DATABUS_ADD[11]   ; Missing drive strength ;
; DATABUS_ADD[10]   ; Missing drive strength ;
; DATABUS_ADD[9]    ; Missing drive strength ;
; DATABUS_ADD[8]    ; Missing drive strength ;
; fbD[31]           ; Missing drive strength ;
; fbD[30]           ; Missing drive strength ;
; fbD[29]           ; Missing drive strength ;
; fbD[28]           ; Missing drive strength ;
; fbD[27]           ; Missing drive strength ;
; fbD[26]           ; Missing drive strength ;
; fbD[25]           ; Missing drive strength ;
; fbD[24]           ; Missing drive strength ;
; fbD[23]           ; Missing drive strength ;
; fbD[22]           ; Missing drive strength ;
; fbD[21]           ; Missing drive strength ;
; fbD[20]           ; Missing drive strength ;
; fbD[19]           ; Missing drive strength ;
; fbD[18]           ; Missing drive strength ;
; fbD[17]           ; Missing drive strength ;
; fbD[16]           ; Missing drive strength ;
; fbD[15]           ; Missing drive strength ;
; fbD[14]           ; Missing drive strength ;
; fbD[13]           ; Missing drive strength ;
; fbD[12]           ; Missing drive strength ;
; fbD[11]           ; Missing drive strength ;
; fbD[10]           ; Missing drive strength ;
; fbD[9]            ; Missing drive strength ;
; fbD[8]            ; Missing drive strength ;
; fbD[7]            ; Missing drive strength ;
; fbD[6]            ; Missing drive strength ;
; fbD[5]            ; Missing drive strength ;
; fbD[4]            ; Missing drive strength ;
; fbD[3]            ; Missing drive strength ;
; fbD[2]            ; Missing drive strength ;
; fbD[1]            ; Missing drive strength ;
; fbD[0]            ; Missing drive strength ;
; fbCTRLn           ; Missing drive strength ;
; fbTENn            ; Missing drive strength ;
; SEG_CLOCK         ; Missing drive strength ;
; foCLK             ; Missing drive strength ;
; LOC_CSn           ; Missing drive strength ;
; SEG_TRIG          ; Missing drive strength ;
; BUSY              ; Missing drive strength ;
; SPARE_LVDS        ; Missing drive strength ;
; G_SPARE1          ; Missing drive strength ;
; G_SPARE2          ; Missing drive strength ;
; TRIG_LED          ; Missing drive strength ;
; ACCESS_LED        ; Missing drive strength ;
; foBSYn            ; Missing drive strength ;
; LOC_Rn/W          ; Missing drive strength ;
; Aout              ; Missing drive strength ;
; Bout              ; Missing drive strength ;
; Cout              ; Missing drive strength ;
; Dout              ; Missing drive strength ;
; RESETn_to_SEGMENT ; Missing drive strength ;
; DATABUS_ADD[7]    ; Missing drive strength ;
; DATABUS_ADD[6]    ; Missing drive strength ;
; DATABUS_ADD[5]    ; Missing drive strength ;
; DATABUS_ADD[4]    ; Missing drive strength ;
; DATABUS_ADD[3]    ; Missing drive strength ;
; DATABUS_ADD[2]    ; Missing drive strength ;
; DATABUS_ADD[1]    ; Missing drive strength ;
; DATABUS_ADD[0]    ; Missing drive strength ;
+-------------------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3167 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3167 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:sld_hub_inst           ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:sld_hub_inst           ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1811    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:sld_hub_inst           ; 159     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 1173    ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 24      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


Color Legend:
  -- Green:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package, and the design has been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package, indicating that migration from the selected FPGA device package will likely be successful. You must compile and check the HardCopy companion revision to ensure migration is successful.
  -- Orange:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package; however, the design has not been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package; however, the resource is constrained so much that the design may not migrate.
  -- Red:
      -- Package Resource:       The HardCopy device package cannot be migrated from the selected FPGA device package.
      -- Other Device Resources: The design did not migrate because the resource quantity exceeds the acceptable range of the HardCopy device and package, or, for other reasons detailed in the footnotes.

Note: The used resource quantities listed for each HardCopy device and package combination are estimates only.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to obtain the most accurate measurement of HardCopy resource utilization.

Note: The Device Resource Guide cannot estimate the routing demand by the design in a HardCopy device.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to confirm routability of the design in the selected HardCopy device.

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HardCopy Device Resource Guide                                                                                                                                     ;
+---------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+
; Resource                        ; Stratix II EP2S15    ; HC210W       ; HC210        ; HC220        ; HC220        ; HC230         ; HC240         ; HC240         ;
+---------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+
; Migration Compatibility         ;                      ; None         ; None         ; None         ; None         ; None          ; None          ; None          ;
; Primary Migration Constraint    ;                      ; Package      ; Package      ; Package      ; Package      ; Package       ; Package       ; Package       ;
; Package*                        ; FBGA - 484           ; FBGA - 484   ; FBGA - 484   ; FBGA - 672   ; FBGA - 780   ; FBGA - 1020   ; FBGA - 1020   ; FBGA - 1508   ;
; Logic                           ; --                   ; 3%           ; 3%           ; 2%           ; 2%           ; 1%            ; 1%            ; 1%            ;
;   -- Logic cells                ; 2193                 ; --           ; --           ; --           ; --           ; --            ; --            ; --            ;
;   -- DSP elements               ; 0                    ; --           ; --           ; --           ; --           ; --            ; --            ; --            ;
; Pins                            ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- Total                      ; 108                  ; 108 / 309    ; 108 / 335    ; 108 / 493    ; 108 / 495    ; 108 / 699     ; 108 / 743     ; 108 / 952     ;
;   -- Differential Input         ; 0                    ; 0 / 66       ; 0 / 70       ; 0 / 90       ; 0 / 90       ; 0 / 128       ; 0 / 224       ; 0 / 272       ;
;   -- Differential Output        ; 0                    ; 0 / 44       ; 0 / 50       ; 0 / 70       ; 0 / 70       ; 0 / 112       ; 0 / 200       ; 0 / 256       ;
;   -- PCI / PCI-X                ; 0                    ; 0 / 159      ; 0 / 166      ; 0 / 244      ; 0 / 246      ; 0 / 358       ; 0 / 366       ; 0 / 471       ;
;   -- DQ                         ; 0                    ; 0 / 20       ; 0 / 20       ; 0 / 50       ; 0 / 50       ; 0 / 204       ; 0 / 204       ; 0 / 204       ;
;   -- DQS                        ; 0                    ; 0 / 8        ; 0 / 8        ; 0 / 18       ; 0 / 18       ; 0 / 72        ; 0 / 72        ; 0 / 72        ;
; Memory                          ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- M-RAM                      ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 2        ; 0 / 2        ; 0 / 6         ; 0 / 9         ; 0 / 9         ;
;   -- M4K blocks & M512 blocks   ; 56                   ; 56 / 190     ; 56 / 190     ; 56 / 408     ; 56 / 408     ; 56 / 614      ; 56 / 816      ; 56 / 816      ;
; PLLs                            ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- Enhanced                   ; 1                    ; 1 / 2        ; 1 / 2        ; 1 / 2        ; 1 / 2        ; 1 / 4         ; 1 / 4         ; 1 / 4         ;
;   -- Fast                       ; 0                    ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 4         ; 0 / 8         ; 0 / 8         ;
; DLLs                            ; 0                    ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 2         ; 0 / 2         ; 0 / 2         ;
; SERDES                          ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- RX                         ; 0                    ; 0 / 17       ; 0 / 21       ; 0 / 31       ; 0 / 31       ; 0 / 46        ; 0 / 92        ; 0 / 116       ;
;   -- TX                         ; 0                    ; 0 / 18       ; 0 / 19       ; 0 / 29       ; 0 / 29       ; 0 / 44        ; 0 / 88        ; 0 / 116       ;
; Configuration                   ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- CRC                        ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- ASMI                       ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- Remote Update              ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- JTAG                       ; 1                    ; 1 / 1        ; 1 / 1        ; 1 / 1        ; 1 / 1        ; 1 / 1         ; 1 / 1         ; 1 / 1         ;
+---------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+
*  The selected FPGA device cannot migrate to any HardCopy device, regardless of the design. Try this design with a different FPGA device.



+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/HMPID-FPGA/RCB_P2_23 - Copy/ddl_ctrlr.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                              ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+
; Resource                                                                          ; Usage                                                                                  ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+
; Combinational ALUTs                                                               ; 1,258 / 12,480 ( 10 % )                                                                ;
; Dedicated logic registers                                                         ; 1,686 / 12,480 ( 14 % )                                                                ;
;                                                                                   ;                                                                                        ;
; Combinational ALUT usage by number of inputs                                      ;                                                                                        ;
;     -- 7 input functions                                                          ; 6                                                                                      ;
;     -- 6 input functions                                                          ; 213                                                                                    ;
;     -- 5 input functions                                                          ; 275                                                                                    ;
;     -- 4 input functions                                                          ; 224                                                                                    ;
;     -- <=3 input functions                                                        ; 540                                                                                    ;
;                                                                                   ;                                                                                        ;
; Combinational ALUTs by mode                                                       ;                                                                                        ;
;     -- normal mode                                                                ; 968                                                                                    ;
;     -- extended LUT mode                                                          ; 6                                                                                      ;
;     -- arithmetic mode                                                            ; 284                                                                                    ;
;     -- shared arithmetic mode                                                     ; 0                                                                                      ;
;                                                                                   ;                                                                                        ;
; Logic utilization                                                                 ; 2,247 / 12,480 ( 18 % )                                                                ;
;     -- Difficulty Clustering Design                                               ; Low                                                                                    ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 2193                                                                                   ;
;         -- Combinational with no register                                         ; 507                                                                                    ;
;         -- Register only                                                          ; 935                                                                                    ;
;         -- Combinational with a register                                          ; 751                                                                                    ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -89                                                                                    ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 143                                                                                    ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 6                                                                                      ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 103                                                                                    ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 34                                                                                     ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                                                                                      ;
;         -- Unavailable due to LAB input limits                                    ; 0                                                                                      ;
;                                                                                   ;                                                                                        ;
; Total registers*                                                                  ; 1,686 / 14,410 ( 12 % )                                                                ;
;     -- Dedicated logic registers                                                  ; 1,686 / 12,480 ( 14 % )                                                                ;
;     -- I/O registers                                                              ; 0 / 1,930 ( 0 % )                                                                      ;
;                                                                                   ;                                                                                        ;
; ALMs:  partially or completely used                                               ; 1,248 / 6,240 ( 20 % )                                                                 ;
;                                                                                   ;                                                                                        ;
; Total LABs:  partially or completely used                                         ; 179 / 780 ( 23 % )                                                                     ;
;                                                                                   ;                                                                                        ;
; User inserted logic elements                                                      ; 0                                                                                      ;
; Virtual pins                                                                      ; 0                                                                                      ;
; I/O pins                                                                          ; 108 / 343 ( 31 % )                                                                     ;
;     -- Clock pins                                                                 ; 3 / 16 ( 19 % )                                                                        ;
;                                                                                   ;                                                                                        ;
; Global signals                                                                    ; 14                                                                                     ;
; M512s                                                                             ; 0 / 104 ( 0 % )                                                                        ;
; M4Ks                                                                              ; 56 / 78 ( 72 % )                                                                       ;
; Total block memory bits                                                           ; 229,376 / 419,328 ( 55 % )                                                             ;
; Total block memory implementation bits                                            ; 258,048 / 419,328 ( 62 % )                                                             ;
; DSP block 9-bit elements                                                          ; 0 / 96 ( 0 % )                                                                         ;
; PLLs                                                                              ; 1 / 6 ( 17 % )                                                                         ;
; Global clocks                                                                     ; 14 / 16 ( 88 % )                                                                       ;
; Regional clocks                                                                   ; 0 / 32 ( 0 % )                                                                         ;
; SERDES transmitters                                                               ; 0 / 38 ( 0 % )                                                                         ;
; SERDES receivers                                                                  ; 0 / 42 ( 0 % )                                                                         ;
; JTAGs                                                                             ; 1 / 1 ( 100 % )                                                                        ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                                                                          ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                                                                          ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                                                                          ;
; Average interconnect usage (total/H/V)                                            ; 5% / 5% / 4%                                                                           ;
; Peak interconnect usage (total/H/V)                                               ; 10% / 10% / 11%                                                                        ;
; Maximum fan-out node                                                              ; PLL0:inst44|altpll:altpll_component|_clk0~clkctrl                                      ;
; Maximum fan-out                                                                   ; 1023                                                                                   ;
; Highest non-global fan-out signal                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena ;
; Highest non-global fan-out                                                        ; 170                                                                                    ;
; Total fan-out                                                                     ; 12357                                                                                  ;
; Average fan-out                                                                   ; 3.69                                                                                   ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                     ;
+------------------------------------------------------------------+---------------------+----------------------+--------------------------------+--------------------------------+
; Statistic                                                        ; Top                 ; sld_hub:sld_hub_inst ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+------------------------------------------------------------------+---------------------+----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                                     ; Low                 ; Low                  ; Low                            ; Low                            ;
;                                                                  ;                     ;                      ;                                ;                                ;
; Logic utilization                                                ;                     ;                      ;                                ;                                ;
;     -- Combinational ALUT/register pairs used in final Placement ; 1126                ; 100                  ; 967                            ; 0                              ;
;         -- Combinational with no register                        ; 405                 ; 24                   ; 78                             ; 0                              ;
;         -- Register only                                         ; 186                 ; 19                   ; 730                            ; 0                              ;
;         -- Combinational with a register                         ; 535                 ; 57                   ; 159                            ; 0                              ;
;                                                                  ;                     ;                      ;                                ;                                ;
; Combinational ALUTs                                              ; 940 / 12480 ( 8 % ) ; 81 / 12480 ( < 1 % ) ; 237 / 12480 ( 2 % )            ; 0 / 12480 ( 0 % )              ;
; Dedicated logic registers                                        ; 721 / 12480 ( 6 % ) ; 76 / 12480 ( < 1 % ) ; 889 / 12480 ( 7 % )            ; 0 / 12480 ( 0 % )              ;
;                                                                  ;                     ;                      ;                                ;                                ;
; Combinational ALUT usage by number of inputs                     ;                     ;                      ;                                ;                                ;
;     -- 7 input functions                                         ; 1                   ; 1                    ; 4                              ; 0                              ;
;     -- 6 input functions                                         ; 183                 ; 9                    ; 21                             ; 0                              ;
;     -- 5 input functions                                         ; 175                 ; 14                   ; 86                             ; 0                              ;
;     -- 4 input functions                                         ; 199                 ; 11                   ; 14                             ; 0                              ;
;     -- <=3 input functions                                       ; 382                 ; 46                   ; 112                            ; 0                              ;
;                                                                  ;                     ;                      ;                                ;                                ;
; Combinational ALUTs by mode                                      ;                     ;                      ;                                ;                                ;
;     -- normal mode                                               ; 724                 ; 75                   ; 169                            ; 0                              ;
;     -- extended LUT mode                                         ; 1                   ; 1                    ; 4                              ; 0                              ;
;     -- arithmetic mode                                           ; 215                 ; 5                    ; 64                             ; 0                              ;
;     -- shared arithmetic mode                                    ; 0                   ; 0                    ; 0                              ; 0                              ;
;                                                                  ;                     ;                      ;                                ;                                ;
; Total registers                                                  ; 721                 ; 76                   ; 889                            ; 0                              ;
; Dedicated logic registers                                        ; 721 / 12480 ( 6 % ) ; 76 / 12480 ( < 1 % ) ; 889 / 12480 ( 7 % )            ; 0 / 12480 ( 0 % )              ;
; I/O registers                                                    ; 0                   ; 0                    ; 0                              ; 0                              ;
;                                                                  ;                     ;                      ;                                ;                                ;
; ALMs:  partially or completely used                              ; 646 / 6240 ( 10 % ) ; 65 / 6240 ( 1 % )    ; 537 / 6240 ( 9 % )             ; 0 / 6240 ( 0 % )               ;
;                                                                  ;                     ;                      ;                                ;                                ;
; Total LABs:  partially or completely used                        ; 93 / 780 ( 12 % )   ; 12 / 780 ( 2 % )     ; 85 / 780 ( 11 % )              ; 0 / 780 ( 0 % )                ;
;                                                                  ;                     ;                      ;                                ;                                ;
; Virtual pins                                                     ; 0                   ; 0                    ; 0                              ; 0                              ;
; I/O pins                                                         ; 108                 ; 0                    ; 0                              ; 0                              ;
; DSP block 9-bit elements                                         ; 0 / 96 ( 0 % )      ; 0 / 96 ( 0 % )       ; 0 / 96 ( 0 % )                 ; 0 / 96 ( 0 % )                 ;
; Total block memory bits                                          ; 32768               ; 0                    ; 196608                         ; 0                              ;
; Total block memory implementation bits                           ; 36864               ; 0                    ; 221184                         ; 0                              ;
; JTAG                                                             ; 1 / 1 ( 100 % )     ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                                              ; 0 / 6 ( 0 % )       ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
; M4K                                                              ; 8 / 78 ( 10 % )     ; 0 / 78 ( 0 % )       ; 48 / 78 ( 61 % )               ; 0 / 78 ( 0 % )                 ;
; Clock control block                                              ; 7 / 60 ( 11 % )     ; 2 / 60 ( 3 % )       ; 1 / 60 ( 1 % )                 ; 5 / 60 ( 8 % )                 ;
;                                                                  ;                     ;                      ;                                ;                                ;
; Connections                                                      ;                     ;                      ;                                ;                                ;
;     -- Input Connections                                         ; 617                 ; 116                  ; 1232                           ; 1                              ;
;     -- Registered Input Connections                              ; 612                 ; 84                   ; 1011                           ; 0                              ;
;     -- Output Connections                                        ; 601                 ; 157                  ; 1                              ; 1207                           ;
;     -- Registered Output Connections                             ; 15                  ; 156                  ; 0                              ; 0                              ;
;                                                                  ;                     ;                      ;                                ;                                ;
; Internal Connections                                             ;                     ;                      ;                                ;                                ;
;     -- Total Connections                                         ; 7161                ; 723                  ; 5281                           ; 1213                           ;
;     -- Registered Connections                                    ; 3537                ; 507                  ; 3596                           ; 0                              ;
;                                                                  ;                     ;                      ;                                ;                                ;
; External Connections                                             ;                     ;                      ;                                ;                                ;
;     -- Top                                                       ; 0                   ; 106                  ; 495                            ; 617                            ;
;     -- sld_hub:sld_hub_inst                                      ; 106                 ; 20                   ; 147                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0                            ; 495                 ; 147                  ; 0                              ; 591                            ;
;     -- hard_block:auto_generated_inst                            ; 617                 ; 0                    ; 591                            ; 0                              ;
;                                                                  ;                     ;                      ;                                ;                                ;
; Partition Interface                                              ;                     ;                      ;                                ;                                ;
;     -- Input Ports                                               ; 48                  ; 18                   ; 153                            ; 1                              ;
;     -- Output Ports                                              ; 49                  ; 36                   ; 106                            ; 4                              ;
;     -- Bidir Ports                                               ; 34                  ; 0                    ; 0                              ; 0                              ;
;                                                                  ;                     ;                      ;                                ;                                ;
; Registered Ports                                                 ;                     ;                      ;                                ;                                ;
;     -- Registered Input Ports                                    ; 0                   ; 3                    ; 100                            ; 0                              ;
;     -- Registered Output Ports                                   ; 0                   ; 26                   ; 1                              ; 0                              ;
;                                                                  ;                     ;                      ;                                ;                                ;
; Port Connectivity                                                ;                     ;                      ;                                ;                                ;
;     -- Input Ports driven by GND                                 ; 0                   ; 1                    ; 6                              ; 0                              ;
;     -- Output Ports driven by GND                                ; 0                   ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC                                 ; 0                   ; 0                    ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC                                ; 0                   ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports with no Source                                ; 0                   ; 0                    ; 34                             ; 0                              ;
;     -- Output Ports with no Source                               ; 0                   ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                                ; 0                   ; 1                    ; 39                             ; 0                              ;
;     -- Output Ports with no Fanout                               ; 0                   ; 14                   ; 97                             ; 0                              ;
+------------------------------------------------------------------+---------------------+----------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; BCNTSTR     ; H3    ; 5        ; 40           ; 22           ; 0           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BCNT[0]     ; P2    ; 6        ; 40           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BCNT[10]    ; G1    ; 5        ; 40           ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BCNT[11]    ; G2    ; 5        ; 40           ; 21           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BCNT[1]     ; K5    ; 5        ; 40           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BCNT[2]     ; K4    ; 5        ; 40           ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BCNT[3]     ; K3    ; 5        ; 40           ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BCNT[4]     ; J5    ; 5        ; 40           ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BCNT[5]     ; J3    ; 5        ; 40           ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BCNT[6]     ; J2    ; 5        ; 40           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BCNT[7]     ; H5    ; 5        ; 40           ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BCNT[8]     ; H1    ; 5        ; 40           ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BCNT[9]     ; H2    ; 5        ; 40           ; 20           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLK40DES1   ; N20   ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DQ[0]       ; B8    ; 4        ; 26           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DQ[1]       ; A8    ; 4        ; 26           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DQ[2]       ; B7    ; 4        ; 29           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DQ[3]       ; F6    ; 4        ; 38           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[0]        ; C7    ; 4        ; 29           ; 27           ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[1]        ; C8    ; 4        ; 29           ; 27           ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[2]        ; A7    ; 4        ; 29           ; 27           ; 3           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[3]        ; B5    ; 4        ; 31           ; 27           ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[4]        ; B6    ; 4        ; 30           ; 27           ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[5]        ; A6    ; 4        ; 30           ; 27           ; 3           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[6]        ; C6    ; 4        ; 31           ; 27           ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[7]        ; C5    ; 4        ; 31           ; 27           ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D_Str       ; A5    ; 4        ; 31           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_RESET   ; F4    ; 5        ; 40           ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; L0_EXT_LVDS ; H19   ; 2        ; 0            ; 22           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; L0_EXT_NIM  ; C2    ; 5        ; 40           ; 26           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; L1A         ; R3    ; 6        ; 40           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; L2_EXT      ; D2    ; 5        ; 40           ; 25           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SA[0]       ; A15   ; 3        ; 14           ; 27           ; 3           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SA[1]       ; C15   ; 3        ; 14           ; 27           ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SA[2]       ; C16   ; 3        ; 14           ; 27           ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SA[3]       ; A16   ; 3        ; 13           ; 27           ; 3           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SA[4]       ; B16   ; 3        ; 13           ; 27           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SA[5]       ; B15   ; 3        ; 14           ; 27           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SA[6]       ; A17   ; 3        ; 11           ; 27           ; 3           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SA[7]       ; E15   ; 3        ; 5            ; 27           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TTC_READY   ; G3    ; 5        ; 40           ; 23           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fiBENn      ; C22   ; 2        ; 0            ; 26           ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fiDIR       ; D21   ; 2        ; 0            ; 25           ; 3           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fiLFn       ; C21   ; 2        ; 0            ; 26           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                              ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+----------------------+---------------------+
; ACCESS_LED        ; AB5   ; 7        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; Aout              ; E1    ; 5        ; 40           ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; -                    ; -                   ;
; BUSY              ; E3    ; 5        ; 40           ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; -                    ; -                   ;
; Bout              ; E2    ; 5        ; 40           ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; -                    ; -                   ;
; Cout              ; F2    ; 5        ; 40           ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; -                    ; -                   ;
; DATABUS_ADD[0]    ; AA17  ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; DATABUS_ADD[10]   ; AA18  ; 8        ; 10           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; DATABUS_ADD[11]   ; AB13  ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; DATABUS_ADD[12]   ; AA15  ; 8        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; DATABUS_ADD[1]    ; AA16  ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; DATABUS_ADD[2]    ; Y12   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; DATABUS_ADD[3]    ; AA13  ; 8        ; 18           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; DATABUS_ADD[4]    ; AB16  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; DATABUS_ADD[5]    ; Y15   ; 8        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; DATABUS_ADD[6]    ; AA12  ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; DATABUS_ADD[7]    ; Y7    ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; DATABUS_ADD[8]    ; AB15  ; 8        ; 14           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; DATABUS_ADD[9]    ; Y16   ; 8        ; 13           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; Dout              ; F1    ; 5        ; 40           ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; -                    ; -                   ;
; G_SPARE1          ; AB7   ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; G_SPARE2          ; Y8    ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; LOC_CSn           ; AB17  ; 8        ; 11           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; LOC_Rn/W          ; AB18  ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; RESETn_to_SEGMENT ; AB8   ; 7        ; 26           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; SEG_CLOCK         ; AB10  ; 10       ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; SEG_TRIG          ; AB6   ; 7        ; 30           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; SPARE_LVDS        ; D1    ; 5        ; 40           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; -                    ; -                   ;
; TRIG_LED          ; AA5   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
; foBSYn            ; D22   ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; -                    ; -                   ;
; foCLK             ; B10   ; 9        ; 25           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source          ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------+---------------------+
; fbCTRLn ; E22   ; 2        ; 0            ; 24           ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; ddlctrlr:inst|SIU_TRI_ctrl~13 ; -                   ;
; fbD[0]  ; Y21   ; 1        ; 0            ; 1            ; 3           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[10] ; G21   ; 2        ; 0            ; 21           ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[11] ; V22   ; 1        ; 0            ; 3            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[12] ; G20   ; 2        ; 0            ; 22           ; 1           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[13] ; U21   ; 1        ; 0            ; 6            ; 3           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[14] ; H22   ; 2        ; 0            ; 20           ; 0           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[15] ; U22   ; 1        ; 0            ; 6            ; 0           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[16] ; H20   ; 2        ; 0            ; 22           ; 0           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[17] ; U20   ; 1        ; 0            ; 4            ; 0           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[18] ; J21   ; 2        ; 0            ; 19           ; 0           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[19] ; T20   ; 1        ; 0            ; 5            ; 0           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[1]  ; Y22   ; 1        ; 0            ; 1            ; 0           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[20] ; H21   ; 2        ; 0            ; 20           ; 3           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[21] ; T21   ; 1        ; 0            ; 7            ; 3           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[22] ; J20   ; 2        ; 0            ; 19           ; 3           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[23] ; T22   ; 1        ; 0            ; 7            ; 0           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[24] ; J19   ; 2        ; 0            ; 20           ; 1           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[25] ; R21   ; 1        ; 0            ; 8            ; 3           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[26] ; K22   ; 2        ; 0            ; 17           ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[27] ; R22   ; 1        ; 0            ; 8            ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[28] ; K21   ; 2        ; 0            ; 17           ; 3           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[29] ; P20   ; 1        ; 0            ; 9            ; 3           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[2]  ; F22   ; 2        ; 0            ; 23           ; 0           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[30] ; K20   ; 2        ; 0            ; 18           ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[31] ; P21   ; 1        ; 0            ; 9            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[3]  ; W20   ; 1        ; 0            ; 2            ; 1           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[4]  ; F21   ; 2        ; 0            ; 23           ; 3           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[5]  ; W21   ; 1        ; 0            ; 2            ; 3           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[6]  ; F20   ; 2        ; 0            ; 24           ; 1           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[7]  ; W22   ; 1        ; 0            ; 2            ; 0           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[8]  ; G22   ; 2        ; 0            ; 21           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbD[9]  ; V21   ; 1        ; 0            ; 3            ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; 87[21]~33                     ; -                   ;
; fbTENn  ; E21   ; 2        ; 0            ; 24           ; 3           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; ddlctrlr:inst|SIU_TRI_ctrl~13 ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 18 / 40 ( 45 % ) ; 3.3V          ; --           ;
; 2        ; 22 / 44 ( 50 % ) ; 3.3V          ; --           ;
; 3        ; 21 / 50 ( 42 % ) ; 3.3V          ; --           ;
; 4        ; 13 / 35 ( 37 % ) ; 3.3V          ; --           ;
; 5        ; 22 / 44 ( 50 % ) ; 3.3V          ; --           ;
; 6        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 7        ; 7 / 34 ( 21 % )  ; 3.3V          ; --           ;
; 8        ; 19 / 43 ( 44 % ) ; 3.3V          ; --           ;
; 9        ; 1 / 6 ( 17 % )   ; 3.3V          ; --           ;
; 10       ; 1 / 6 ( 17 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                       ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 277        ; 4        ; ^MSEL3                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A5       ; 307        ; 4        ; D_Str                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 311        ; 4        ; D[5]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 315        ; 4        ; D[2]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 318        ; 4        ; DQ[1]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A10      ; 323        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A13      ; 329        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A15      ; 343        ; 3        ; SA[0]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 347        ; 3        ; SA[3]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 351        ; 3        ; SA[6]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 350        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 375        ; 3        ; ~DATA3~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 383        ; 3        ; ^nCE                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 191        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ; 181        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 163        ; 7        ; TRIG_LED                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 159        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 155        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 151        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 144        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 147        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 141        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 138        ; 8        ; DATABUS_ADD[6]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 137        ; 8        ; DATABUS_ADD[3]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 127        ; 8        ; DATABUS_ADD[12]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 123        ; 8        ; DATABUS_ADD[1]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 119        ; 8        ; DATABUS_ADD[0]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 115        ; 8        ; DATABUS_ADD[10]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 85         ; 8        ; altera_reserved_tck      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AA20     ; 86         ; 8        ; altera_reserved_tms      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AA21     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 190        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 161        ; 7        ; ACCESS_LED               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 157        ; 7        ; SEG_TRIG                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 153        ; 7        ; G_SPARE1                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 150        ; 7        ; RESETn_to_SEGMENT        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ; 145        ; 10       ; SEG_CLOCK                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB13     ; 139        ; 8        ; DATABUS_ADD[11]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ; 125        ; 8        ; DATABUS_ADD[8]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 124        ; 8        ; DATABUS_ADD[4]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 117        ; 8        ; LOC_CSn                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 118        ; 8        ; LOC_Rn/W                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 87         ; 8        ; altera_reserved_ntrst    ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AB20     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ; 84         ; 8        ; altera_reserved_tdi      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AB22     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 276        ; 4        ; altera_reserved_tdo      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; B4       ; 279        ; 4        ; ^MSEL2                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B5       ; 305        ; 4        ; D[3]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 309        ; 4        ; D[4]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 313        ; 4        ; DQ[2]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 317        ; 4        ; DQ[0]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 320        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 321        ; 9        ; foCLK                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 327        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 328        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 331        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 341        ; 3        ; SA[5]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 345        ; 3        ; SA[4]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 349        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 353        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 377        ; 3        ; ~DATA6~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 381        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 275        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 273        ; 5        ; L0_EXT_NIM               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 285        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 306        ; 4        ; D[7]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 308        ; 4        ; D[6]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 316        ; 4        ; D[0]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 314        ; 4        ; D[1]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 319        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 324        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 325        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 326        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 330        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 354        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 342        ; 3        ; SA[1]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 344        ; 3        ; SA[2]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 352        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 355        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 369        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 384        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C21      ; 2          ; 2        ; fiLFn                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 0          ; 2        ; fiBENn                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 271        ; 5        ; SPARE_LVDS               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 269        ; 5        ; L2_EXT                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 287        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ; 278        ; 4        ; ^MSEL1                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 283        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 293        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 297        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 322        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 337        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 333        ; 3        ; ~PGM2~                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 332        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 356        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 361        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ; 373        ; 3        ; ~DATA2~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 379        ; 3        ; ~DATA7~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 382        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 371        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 6          ; 2        ; fiDIR                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 4          ; 2        ; foBSYn                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 267        ; 5        ; Aout                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 265        ; 5        ; Bout                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 274        ; 5        ; BUSY                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 272        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 280        ; 4        ; ^MSEL0                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 281        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 289        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 298        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 312        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 335        ; 3        ; ~PGM1~                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 339        ; 3        ; ~CRC_ERROR~              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 338        ; 3        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 357        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 365        ; 3        ; SA[7]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 374        ; 3        ; ~DATA4~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E17      ; 376        ; 3        ; ~DATA5~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E18      ; 380        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 3          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 1          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 10         ; 2        ; fbTENn                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 8          ; 2        ; fbCTRLn                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 263        ; 5        ; Dout                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 261        ; 5        ; Cout                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 270        ; 5        ; EXT_RESET                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ; 268        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 288        ; 4        ; DQ[3]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 296        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 294        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 300        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F13      ; 346        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 358        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 367        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 362        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 378        ; 3        ; ~RDYnBSY~                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 11         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 9          ; 2        ; fbD[6]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 14         ; 2        ; fbD[4]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 12         ; 2        ; fbD[2]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 255        ; 5        ; BCNT[10]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 253        ; 5        ; BCNT[11]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 262        ; 5        ; TTC_READY                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 260        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 266        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 264        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 286        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 291        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 302        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ;            ; 9        ; VCC_PLL5_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCD_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ; 336        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 348        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 359        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 366        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 370        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 7          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 5          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ; 19         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G20      ; 17         ; 2        ; fbD[12]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ; 22         ; 2        ; fbD[10]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 20         ; 2        ; fbD[8]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 251        ; 5        ; BCNT[8]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 249        ; 5        ; BCNT[9]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 259        ; 5        ; BCNTSTR                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 257        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 254        ; 5        ; BCNT[7]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 252        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 284        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ; 304        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ;            ; 4        ; VCCPD4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H11      ; 334        ; 3        ; ~PGM0~                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 340        ; 3        ; ~DATA1~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ; 3        ; VCCPD3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ; 360        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ; 368        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 15         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 13         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 18         ; 2        ; L0_EXT_LVDS              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 16         ; 2        ; fbD[16]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 26         ; 2        ; fbD[20]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 24         ; 2        ; fbD[14]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 247        ; 5        ; BCNT[6]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 245        ; 5        ; BCNT[5]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 250        ; 5        ; BCNT[4]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 248        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 258        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 256        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 364        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ; 23         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 21         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 27         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 25         ; 2        ; fbD[24]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 30         ; 2        ; fbD[22]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 28         ; 2        ; fbD[18]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 239        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 237        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 243        ; 5        ; BCNT[3]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 241        ; 5        ; BCNT[2]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 246        ; 5        ; BCNT[1]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 244        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 242        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 240        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 2        ; VCCPD2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 35         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 33         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 31         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 29         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 34         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ; 32         ; 2        ; fbD[30]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 38         ; 2        ; fbD[28]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 36         ; 2        ; fbD[26]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 233        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 235        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 238        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 236        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ; 5        ; VCCPD5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 39         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 37         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L17      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 40         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 42         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M2       ; 232        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 234        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M4       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCD_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCD_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ; 41         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M21      ; 43         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N1       ; 231        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 229        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 230        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N4       ; 228        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 226        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 224        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ;            ; 6        ; VCCPD6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ; 51         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 49         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ; 47         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N20      ; 45         ; 1        ; CLK40DES1                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 46         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 44         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 227        ; 6        ; BCNT[0]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 225        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 222        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 220        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 218        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 216        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ; 7        ; VCCPD7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ; 1        ; VCCPD1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P16      ; 59         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 57         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 55         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ; 53         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 50         ; 1        ; fbD[29]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 48         ; 1        ; fbD[31]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 223        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 221        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 215        ; 6        ; L1A                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 213        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 214        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 212        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 202        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 200        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 168        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R11      ;            ; 10       ; VCC_PLL6_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ; 8        ; VCCPD8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R14      ; 106        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 89         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 83         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R17      ; 81         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 63         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 61         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ; 54         ; 1        ; fbD[25]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 52         ; 1        ; fbD[27]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 219        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 217        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 207        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 205        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 210        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 208        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 186        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 172        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 170        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 156        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 120        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 108        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 98         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 92         ; 8        ; ~CS~ / RESERVED_INPUT    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T17      ; 67         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 65         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 66         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 64         ; 1        ; fbD[19]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 58         ; 1        ; fbD[21]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 56         ; 1        ; fbD[23]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 211        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 209        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 206        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 204        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 179        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 180        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 173        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 171        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 158        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCD_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 130        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 112        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 103        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 99         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 94         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 71         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 69         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 70         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 68         ; 1        ; fbD[17]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 62         ; 1        ; fbD[13]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 60         ; 1        ; fbD[15]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 203        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 201        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 198        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 196        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 188        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ; 185        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 175        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 166        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 149        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 165        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 132        ; 8        ; ~RUnLU~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 134        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 114        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 105        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 97         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 93         ; 8        ; ~nWS~ / RESERVED_INPUT   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V17      ; 90         ; 8        ; ^VCCSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ; 75         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V19      ; 73         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 74         ; 1        ; fbD[9]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 72         ; 1        ; fbD[11]                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 199        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 197        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 194        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 192        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 182        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W6       ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 177        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 148        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 142        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 133        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 135        ; 8        ; ~nCS~ / RESERVED_INPUT   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 128        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 109        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 102        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 101        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 95         ; 8        ; ~nRS~ / RESERVED_INPUT   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W18      ; 88         ; 8        ; ^nCONFIG                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ; 79         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 77         ; 1        ; fbD[3]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 78         ; 1        ; fbD[5]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 76         ; 1        ; fbD[7]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 195        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 193        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 184        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 189        ; 7        ; PLL_ENA                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ; 162        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 160        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 154        ; 7        ; DATABUS_ADD[7]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 152        ; 7        ; G_SPARE2                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ; 146        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 140        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 143        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 136        ; 8        ; DATABUS_ADD[2]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 131        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 110        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 126        ; 8        ; DATABUS_ADD[5]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 121        ; 8        ; DATABUS_ADD[9]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 116        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 113        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ; 91         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y21      ; 82         ; 1        ; fbD[0]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 80         ; 1        ; fbD[1]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------+
; PLL Summary                                                                ;
+----------------------------------+-----------------------------------------+
; Name                             ; PLL0:inst44|altpll:altpll_component|pll ;
+----------------------------------+-----------------------------------------+
; SDC pin name                     ; inst44|altpll_component|pll             ;
; PLL type                         ; Enhanced                                ;
; PLL mode                         ; Normal                                  ;
; Feedback source                  ; --                                      ;
; Compensate clock                 ; clock0                                  ;
; Compensated input/output pins    ; --                                      ;
; Switchover type                  ; --                                      ;
; Switchover on loss of clock      ; --                                      ;
; Switchover counter               ; --                                      ;
; Self reset on gated loss of lock ; Off                                     ;
; Gate lock counter                ; --                                      ;
; Input frequency 0                ; 40.0 MHz                                ;
; Input frequency 1                ; --                                      ;
; Nominal PFD frequency            ; 40.0 MHz                                ;
; Nominal VCO frequency            ; 639.8 MHz                               ;
; VCO post scale K counter         ; --                                      ;
; VCO multiply                     ; --                                      ;
; VCO divide                       ; --                                      ;
; Freq min lock                    ; 38.96 MHz                               ;
; Freq max lock                    ; 52.52 MHz                               ;
; M VCO Tap                        ; 0                                       ;
; M Initial                        ; 1                                       ;
; M value                          ; 16                                      ;
; N value                          ; 1                                       ;
; M2 value                         ; --                                      ;
; N2 value                         ; --                                      ;
; SS counter                       ; --                                      ;
; Downspread                       ; --                                      ;
; Spread frequency                 ; --                                      ;
; Charge pump current              ; 131 uA                                  ;
; Loop filter resistance           ; 1.000000 KOhm                           ;
; Loop filter capacitance          ; 16 pF                                   ;
; Bandwidth                        ; 2.87 MHz (2.27 MHz to 4.87 MHz)         ;
; Bandwidth type                   ; Medium                                  ;
; Real time reconfigurable         ; Off                                     ;
; Scan chain MIF file              ; --                                      ;
; Preserve PLL counter order       ; Off                                     ;
; PLL location                     ; PLL_5                                   ;
; Inclk0 signal                    ; CLK40DES1                               ;
; Inclk1 signal                    ; --                                      ;
; Inclk0 signal type               ; Global Clock                            ;
; Inclk1 signal type               ; --                                      ;
+----------------------------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                           ;
+-------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------+
; Name                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                       ;
+-------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 40.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 16            ; 8/8 Even   ; --            ; 1       ; 0       ; inst44|altpll_component|pll|clk[0] ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 2   ; 20.0 MHz         ; 0 (0 ps)    ; 50/50      ; C2      ; 32            ; 16/16 Even ; --            ; 1       ; 0       ; inst44|altpll_component|pll|clk[1] ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 4   ; 10.0 MHz         ; 0 (0 ps)    ; 50/50      ; C1      ; 64            ; 32/32 Even ; --            ; 1       ; 0       ; inst44|altpll_component|pll|clk[2] ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; clock4       ; 4    ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 50/50      ; C3      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst44|altpll_component|pll|clk[4] ;
+-------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------+---------------------+-----------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Combinational ALUTs ; ALMs      ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                                                                                                                                                                                      ; Library Name ;
;                                                                                                      ;                     ;           ;                           ;               ;                   ;       ;      ;        ;              ;         ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                                                                                                                                                                                          ;              ;
+------------------------------------------------------------------------------------------------------+---------------------+-----------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ddl_ctrlr                                                                                           ; 1258 (69)           ; 1248 (53) ; 1686 (20)                 ; 0 (0)         ; 229376            ; 0     ; 56   ; 0      ; 0            ; 0       ; 0         ; 0         ; 108  ; 0            ; 507 (52)                       ; 935 (7)            ; 751 (17)                      ; |ddl_ctrlr                                                                                                                                                                                                                                                                                               ;              ;
;    |AUTO_RESET_MODULE:inst54|                                                                        ; 2 (2)               ; 2 (2)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |ddl_ctrlr|AUTO_RESET_MODULE:inst54                                                                                                                                                                                                                                                                      ;              ;
;    |DDL_SOFT_RESET_MODULE:inst7|                                                                     ; 45 (45)             ; 35 (35)   ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 20 (20)            ; 41 (41)                       ; |ddl_ctrlr|DDL_SOFT_RESET_MODULE:inst7                                                                                                                                                                                                                                                                   ;              ;
;    |L0_DELAY:inst68|                                                                                 ; 11 (11)             ; 9 (9)     ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |ddl_ctrlr|L0_DELAY:inst68                                                                                                                                                                                                                                                                               ;              ;
;    |L0_TO_COLUMN_GEN:inst74|                                                                         ; 24 (24)             ; 17 (17)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 14 (14)                       ; |ddl_ctrlr|L0_TO_COLUMN_GEN:inst74                                                                                                                                                                                                                                                                       ;              ;
;    |LED_COUNTER:inst58|                                                                              ; 22 (0)              ; 11 (0)    ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 22 (0)                        ; |ddl_ctrlr|LED_COUNTER:inst58                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_counter:lpm_counter_component|                                                            ; 22 (0)              ; 11 (0)    ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 22 (0)                        ; |ddl_ctrlr|LED_COUNTER:inst58|lpm_counter:lpm_counter_component                                                                                                                                                                                                                                          ;              ;
;          |cntr_c8j:auto_generated|                                                                   ; 22 (22)             ; 11 (11)   ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 22 (22)                       ; |ddl_ctrlr|LED_COUNTER:inst58|lpm_counter:lpm_counter_component|cntr_c8j:auto_generated                                                                                                                                                                                                                  ;              ;
;    |PLL0:inst44|                                                                                     ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |ddl_ctrlr|PLL0:inst44                                                                                                                                                                                                                                                                                   ;              ;
;       |altpll:altpll_component|                                                                      ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |ddl_ctrlr|PLL0:inst44|altpll:altpll_component                                                                                                                                                                                                                                                           ;              ;
;    |TTCRX_RESETn_COUNTER:inst49|                                                                     ; 32 (0)              ; 16 (0)    ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (0)                        ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst49                                                                                                                                                                                                                                                                   ;              ;
;       |lpm_counter:lpm_counter_component|                                                            ; 32 (0)              ; 16 (0)    ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (0)                        ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component                                                                                                                                                                                                                                 ;              ;
;          |cntr_d5i:auto_generated|                                                                   ; 32 (32)             ; 16 (16)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated                                                                                                                                                                                                         ;              ;
;    |TTCRX_RESETn_COUNTER:inst50|                                                                     ; 32 (0)              ; 16 (0)    ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (0)                        ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst50                                                                                                                                                                                                                                                                   ;              ;
;       |lpm_counter:lpm_counter_component|                                                            ; 32 (0)              ; 16 (0)    ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (0)                        ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component                                                                                                                                                                                                                                 ;              ;
;          |cntr_d5i:auto_generated|                                                                   ; 32 (32)             ; 16 (16)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated                                                                                                                                                                                                         ;              ;
;    |TTCRX_SOFT_RESET_MODULE:inst66|                                                                  ; 1 (1)               ; 1 (1)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ddl_ctrlr|TTCRX_SOFT_RESET_MODULE:inst66                                                                                                                                                                                                                                                                ;              ;
;    |TTCRX_SOFT_RESET_MODULE_1:inst6|                                                                 ; 2 (2)               ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |ddl_ctrlr|TTCRX_SOFT_RESET_MODULE_1:inst6                                                                                                                                                                                                                                                               ;              ;
;    |TTC_COMMUNICATION:inst13|                                                                        ; 168 (168)           ; 184 (184) ; 215 (215)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 80 (80)                        ; 72 (72)            ; 151 (151)                     ; |ddl_ctrlr|TTC_COMMUNICATION:inst13                                                                                                                                                                                                                                                                      ;              ;
;    |ddl_fifo:inst1|                                                                                  ; 52 (0)              ; 37 (0)    ; 44 (0)                    ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 12 (0)             ; 32 (0)                        ; |ddl_ctrlr|ddl_fifo:inst1                                                                                                                                                                                                                                                                                ;              ;
;       |scfifo:scfifo_component|                                                                      ; 52 (0)              ; 37 (0)    ; 44 (0)                    ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 12 (0)             ; 32 (0)                        ; |ddl_ctrlr|ddl_fifo:inst1|scfifo:scfifo_component                                                                                                                                                                                                                                                        ;              ;
;          |scfifo_hu31:auto_generated|                                                                ; 52 (0)              ; 37 (0)    ; 44 (0)                    ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 12 (0)             ; 32 (0)                        ; |ddl_ctrlr|ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated                                                                                                                                                                                                                             ;              ;
;             |a_dpfifo_o441:dpfifo|                                                                   ; 52 (23)             ; 37 (22)   ; 44 (15)                   ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 12 (12)            ; 32 (3)                        ; |ddl_ctrlr|ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo                                                                                                                                                                                                        ;              ;
;                |altsyncram_t3e1:FIFOram|                                                             ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |ddl_ctrlr|ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram                                                                                                                                                                                ;              ;
;                |cntr_8m7:usedw_counter|                                                              ; 10 (10)             ; 5 (5)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (10)                       ; |ddl_ctrlr|ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter                                                                                                                                                                                 ;              ;
;                |cntr_kkb:rd_ptr_msb|                                                                 ; 9 (9)               ; 5 (5)     ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (9)                         ; |ddl_ctrlr|ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_kkb:rd_ptr_msb                                                                                                                                                                                    ;              ;
;                |cntr_slb:wr_ptr|                                                                     ; 10 (10)             ; 5 (5)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (10)                       ; |ddl_ctrlr|ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr                                                                                                                                                                                        ;              ;
;    |ddlctrlr:inst|                                                                                   ; 360 (360)           ; 264 (264) ; 257 (257)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 194 (194)                      ; 75 (75)            ; 182 (182)                     ; |ddl_ctrlr|ddlctrlr:inst                                                                                                                                                                                                                                                                                 ;              ;
;    |header:inst15|                                                                                   ; 120 (120)           ; 99 (99)   ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)                        ; 0 (0)              ; 78 (78)                       ; |ddl_ctrlr|header:inst15                                                                                                                                                                                                                                                                                 ;              ;
;    |sld_hub:sld_hub_inst|                                                                            ; 81 (47)             ; 65 (43)   ; 76 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (15)                        ; 19 (18)            ; 57 (32)                       ; |ddl_ctrlr|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                          ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 17 (17)             ; 11 (11)   ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 0 (0)              ; 9 (9)                         ; |ddl_ctrlr|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                  ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 17 (17)             ; 14 (14)   ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 18 (18)                       ; |ddl_ctrlr|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 237 (1)             ; 537 (1)   ; 889 (0)                   ; 0 (0)         ; 196608            ; 0     ; 48   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 78 (1)                         ; 730 (0)            ; 159 (0)                       ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 236 (17)            ; 536 (185) ; 889 (325)                 ; 0 (0)         ; 196608            ; 0     ; 48   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 77 (11)                        ; 730 (319)          ; 159 (6)                       ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 2 (0)               ; 44 (42)   ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 76 (76)            ; 0 (0)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ;              ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)               ; 2 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ;              ;
;                |decode_trf:auto_generated|                                                           ; 2 (2)               ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_trf:auto_generated                                                                                                             ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 196608            ; 0     ; 48   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ;              ;
;             |altsyncram_jo14:auto_generated|                                                         ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 196608            ; 0     ; 48   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jo14:auto_generated                                                                                                                                           ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 0 (0)               ; 7 (7)     ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 7 (7)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ;              ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)             ; 10 (10)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 84 (84)             ; 66 (66)   ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)                        ; 27 (27)            ; 49 (49)                       ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ;              ;
;          |sld_ela_control:ela_control|                                                               ; 62 (2)              ; 164 (1)   ; 259 (2)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)                         ; 207 (0)            ; 52 (2)                        ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 0 (0)               ; 4 (4)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 48 (0)              ; 152 (0)   ; 240 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 192 (0)            ; 48 (0)                        ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 0 (0)               ; 102 (102) ; 144 (144)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 144 (144)          ; 0 (0)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 48 (0)              ; 71 (0)    ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 48 (0)             ; 48 (0)                        ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 11 (11)             ; 17 (11)   ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 10 (0)             ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 0 (0)               ; 6 (6)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 0 (0)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ;              ;
;             |sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|                      ; 1 (0)               ; 1 (0)     ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 1 (0)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match                                                                                                                            ;              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                               ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                      ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 43 (10)             ; 76 (9)    ; 123 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (10)                        ; 96 (0)             ; 27 (0)                        ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 8 (0)               ; 4 (0)     ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 6 (0)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ;              ;
;                |cntr_7di:auto_generated|                                                             ; 8 (8)               ; 4 (4)     ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 6 (6)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_7di:auto_generated                                                       ;              ;
;             |lpm_counter:read_pointer_counter|                                                       ; 12 (0)              ; 6 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 12 (0)                        ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ;              ;
;                |cntr_66j:auto_generated|                                                             ; 12 (12)             ; 6 (6)     ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 12 (12)                       ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_66j:auto_generated                                                                                ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)               ; 4 (0)     ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 5 (0)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ;              ;
;                |cntr_8di:auto_generated|                                                             ; 7 (7)               ; 4 (4)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 5 (5)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_8di:auto_generated                                                                      ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)               ; 2 (0)     ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ;              ;
;                |cntr_ivi:auto_generated|                                                             ; 3 (3)               ; 2 (2)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_ivi:auto_generated                                                                         ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 0 (0)               ; 13 (13)   ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 25 (25)            ; 0 (0)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 2 (2)               ; 25 (25)   ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 47 (47)            ; 2 (2)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 1 (1)               ; 13 (13)   ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 24 (24)            ; 1 (1)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 11 (11)             ; 9 (9)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 8 (8)                         ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ;              ;
+------------------------------------------------------------------------------------------------------+---------------------+-----------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                      ;
+-------------------+----------+---------------+---------------+-----------------------+-----+-----------+---------+----------+------------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE      ; DQS bus ; NDQS bus ; DQS output ;
+-------------------+----------+---------------+---------------+-----------------------+-----+-----------+---------+----------+------------+
; DATABUS_ADD[12]   ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; DATABUS_ADD[11]   ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; DATABUS_ADD[10]   ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; DATABUS_ADD[9]    ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; DATABUS_ADD[8]    ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[31]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[30]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[29]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[28]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[27]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[26]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[25]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[24]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[23]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[22]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[21]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[20]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[19]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[18]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[17]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[16]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[15]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[14]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[13]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[12]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[11]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[10]           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[9]            ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[8]            ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[7]            ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[6]            ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[5]            ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[4]            ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[3]            ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[2]            ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[1]            ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbD[0]            ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbCTRLn           ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; fbTENn            ; Bidir    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; SEG_CLOCK         ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; foCLK             ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; LOC_CSn           ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; SEG_TRIG          ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; BUSY              ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; SPARE_LVDS        ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; G_SPARE1          ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; G_SPARE2          ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; TRIG_LED          ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; ACCESS_LED        ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; foBSYn            ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; LOC_Rn/W          ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; Aout              ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; Bout              ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; Cout              ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; Dout              ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; RESETn_to_SEGMENT ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; DATABUS_ADD[7]    ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; DATABUS_ADD[6]    ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; DATABUS_ADD[5]    ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; DATABUS_ADD[4]    ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; DATABUS_ADD[3]    ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; DATABUS_ADD[2]    ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; DATABUS_ADD[1]    ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; DATABUS_ADD[0]    ; Output   ; --            ; --            ; --                    ; --  ; (0) 31 ps ; --      ; --       ; --         ;
; L0_EXT_NIM        ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; L2_EXT            ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; EXT_RESET         ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; CLK40DES1         ; Input    ; (0) 133 ps    ; (0) 133 ps    ; --                    ; --  ; --        ; --      ; --       ; --         ;
; TTC_READY         ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; fiDIR             ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; fiBENn            ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; fiLFn             ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; L0_EXT_LVDS       ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; SA[6]             ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; SA[5]             ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; DQ[0]             ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; DQ[1]             ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; DQ[2]             ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; D_Str             ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; DQ[3]             ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; SA[7]             ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; SA[4]             ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; L1A               ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; SA[1]             ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; D[1]              ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; D[0]              ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; SA[0]             ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; D[2]              ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; D[4]              ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; SA[2]             ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; D[6]              ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; D[3]              ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; D[5]              ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; SA[3]             ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; D[7]              ; Input    ; (7) 1855 ps   ; (7) 1855 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; BCNT[11]          ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; BCNTSTR           ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; BCNT[10]          ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; BCNT[9]           ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; BCNT[8]           ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; BCNT[7]           ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; BCNT[6]           ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; BCNT[5]           ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; BCNT[4]           ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; BCNT[3]           ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; BCNT[2]           ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; BCNT[1]           ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; BCNT[0]           ; Input    ; (7) 1915 ps   ; (7) 1915 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
+-------------------+----------+---------------+---------------+-----------------------+-----+-----------+---------+----------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; fbD[31]                                                                                                                             ;                   ;         ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[31]                                                                                       ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[40]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[40]                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a18 ; 0                 ; 7       ;
; fbD[30]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|FE_REG[30]                                                                                                     ; 1                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[30]                                                                                       ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[39]                                  ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[39]                                     ; 1                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a18 ; 1                 ; 7       ;
; fbD[29]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|FE_REG[29]                                                                                                     ; 0                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[29]                                                                                       ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[37]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[37]                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a26 ; 0                 ; 7       ;
; fbD[28]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|FE_REG[28]                                                                                                     ; 1                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[28]                                                                                       ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[36]                                  ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[36]                                     ; 1                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a26 ; 1                 ; 7       ;
; fbD[27]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|FE_REG[27]                                                                                                     ; 0                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[27]                                                                                       ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[35]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[35]                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a26 ; 0                 ; 7       ;
; fbD[26]                                                                                                                             ;                   ;         ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a26 ; 1                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[26]                                                                                                     ; 1                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[26]                                                                                       ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[34]                                  ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[34]                                     ; 1                 ; 7       ;
; fbD[25]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|FE_REG[25]                                                                                                     ; 0                 ; 7       ;
;      - ddlctrlr:inst|WRD_NMBER[9]                                                                                                   ; 0                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[17]                                                                                              ; 0                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[25]                                                                                       ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[33]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[33]                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a22 ; 0                 ; 7       ;
; fbD[24]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|FE_REG[24]                                                                                                     ; 0                 ; 7       ;
;      - ddlctrlr:inst|WRD_NMBER[8]                                                                                                   ; 0                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[16]                                                                                              ; 0                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[24]                                                                                       ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a22 ; 0                 ; 7       ;
; fbD[23]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|WRD_NMBER[7]                                                                                                   ; 0                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[23]                                                                                                     ; 0                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[15]                                                                                              ; 0                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[23]                                                                                       ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[31]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[31]                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a22 ; 0                 ; 7       ;
; fbD[22]                                                                                                                             ;                   ;         ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a22 ; 0                 ; 7       ;
;      - ddlctrlr:inst|WRD_NMBER[6]                                                                                                   ; 0                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[22]                                                                                                     ; 0                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[14]                                                                                              ; 0                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[22]                                                                                       ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[30]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[30]                                     ; 0                 ; 7       ;
; fbD[21]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|fo_BSYn~3                                                                                                      ; 0                 ; 7       ;
;      - ddlctrlr:inst|WRD_NMBER[5]                                                                                                   ; 0                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[21]                                                                                                     ; 0                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[13]                                                                                              ; 0                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[21]                                                                                       ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[29]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[29]                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a15 ; 0                 ; 7       ;
; fbD[20]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|fo_BSYn~3                                                                                                      ; 1                 ; 7       ;
;      - ddlctrlr:inst|WRD_NMBER[4]                                                                                                   ; 1                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[20]                                                                                                     ; 1                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[12]                                                                                              ; 1                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[20]                                                                                       ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[28]                                  ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[28]                                     ; 1                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a15 ; 1                 ; 7       ;
; fbD[19]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|fo_BSYn~4                                                                                                      ; 1                 ; 7       ;
;      - ddlctrlr:inst|WRD_NMBER[3]                                                                                                   ; 1                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[19]                                                                                                     ; 1                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[11]                                                                                              ; 1                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[19]                                                                                       ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[26]                                  ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[26]                                     ; 1                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a18 ; 1                 ; 7       ;
; fbD[18]                                                                                                                             ;                   ;         ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a18 ; 1                 ; 7       ;
;      - ddlctrlr:inst|fo_BSYn~4                                                                                                      ; 1                 ; 7       ;
;      - ddlctrlr:inst|WRD_NMBER[2]                                                                                                   ; 1                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[18]                                                                                                     ; 1                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[10]                                                                                              ; 1                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[18]                                                                                       ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[25]                                  ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[25]                                     ; 1                 ; 7       ;
; fbD[17]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|fo_BSYn~4                                                                                                      ; 0                 ; 7       ;
;      - ddlctrlr:inst|WRD_NMBER[1]                                                                                                   ; 0                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[17]                                                                                                     ; 0                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[9]                                                                                               ; 0                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[17]                                                                                       ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[24]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[24]                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a15 ; 0                 ; 7       ;
; fbD[16]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|fo_BSYn~2                                                                                                      ; 1                 ; 7       ;
;      - ddlctrlr:inst|WRD_NMBER[0]                                                                                                   ; 1                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[16]                                                                                                     ; 1                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[8]                                                                                               ; 1                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[16]                                                                                       ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[23]                                  ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[23]                                     ; 1                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a12 ; 1                 ; 7       ;
; fbD[15]                                                                                                                             ;                   ;         ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a15 ; 1                 ; 7       ;
;      - ddlctrlr:inst|fo_BSYn~2                                                                                                      ; 1                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[15]                                                                                                     ; 1                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[15]                                                                                       ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[22]                                  ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[22]                                     ; 1                 ; 7       ;
; fbD[14]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|fo_BSYn~2                                                                                                      ; 1                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[14]                                                                                                     ; 1                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[14]                                                                                       ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[21]                                  ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[21]                                     ; 1                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a12 ; 1                 ; 7       ;
; fbD[13]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|fo_BSYn~1                                                                                                      ; 0                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[13]                                                                                                     ; 0                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[13]                                                                                       ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[20]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[20]                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a12 ; 0                 ; 7       ;
; fbD[12]                                                                                                                             ;                   ;         ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a12 ; 1                 ; 7       ;
;      - ddlctrlr:inst|fo_BSYn~1                                                                                                      ; 1                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[12]                                                                                                     ; 1                 ; 7       ;
;      - DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]                                                                                       ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[19]                                  ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[19]                                     ; 1                 ; 7       ;
; fbD[11]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|ID_CODE[3]                                                                                                     ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[18]                                  ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[18]                                     ; 1                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a8  ; 1                 ; 7       ;
; fbD[10]                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|ID_CODE[2]                                                                                                     ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[17]                                  ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[17]                                     ; 1                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a8  ; 1                 ; 7       ;
; fbD[9]                                                                                                                              ;                   ;         ;
;      - ddlctrlr:inst|ID_CODE[1]                                                                                                     ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[47]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[47]                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a8  ; 0                 ; 7       ;
; fbD[8]                                                                                                                              ;                   ;         ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a8  ; 1                 ; 7       ;
;      - ddlctrlr:inst|ID_CODE[0]                                                                                                     ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[46]                                  ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[46]                                     ; 1                 ; 7       ;
; fbD[7]                                                                                                                              ;                   ;         ;
;      - ddlctrlr:inst|CMD_DEC_REG[7]                                                                                                 ; 0                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[7]                                                                                               ; 0                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[7]                                                                                                      ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[45]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[45]                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a4  ; 0                 ; 7       ;
; fbD[6]                                                                                                                              ;                   ;         ;
;      - ddlctrlr:inst|CMD_DEC_REG[6]                                                                                                 ; 0                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[6]                                                                                               ; 0                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[6]                                                                                                      ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[44]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[44]                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a4  ; 0                 ; 7       ;
; fbD[5]                                                                                                                              ;                   ;         ;
;      - ddlctrlr:inst|CMD_DEC_REG[5]                                                                                                 ; 0                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[5]                                                                                               ; 0                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[5]                                                                                                      ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[43]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[43]                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a4  ; 0                 ; 7       ;
; fbD[4]                                                                                                                              ;                   ;         ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a4  ; 0                 ; 7       ;
;      - ddlctrlr:inst|CMD_DEC_REG[4]                                                                                                 ; 0                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[4]                                                                                               ; 0                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[4]                                                                                                      ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[42]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[42]                                     ; 0                 ; 7       ;
; fbD[3]                                                                                                                              ;                   ;         ;
;      - ddlctrlr:inst|CMD_DEC_REG[3]                                                                                                 ; 1                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[3]                                                                                               ; 1                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[3]                                                                                                      ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[41]                                  ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[41]                                     ; 1                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a0  ; 1                 ; 7       ;
; fbD[2]                                                                                                                              ;                   ;         ;
;      - ddlctrlr:inst|CMD_DEC_REG[2]                                                                                                 ; 0                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[2]                                                                                               ; 0                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[2]                                                                                                      ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[38]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[38]                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a0  ; 0                 ; 7       ;
; fbD[1]                                                                                                                              ;                   ;         ;
;      - ddlctrlr:inst|CMD_DEC_REG[1]                                                                                                 ; 0                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[1]                                                                                               ; 0                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[1]                                                                                                      ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[27]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[27]                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a0  ; 0                 ; 7       ;
; fbD[0]                                                                                                                              ;                   ;         ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a0  ; 0                 ; 7       ;
;      - ddlctrlr:inst|CMD_DEC_REG[0]                                                                                                 ; 0                 ; 7       ;
;      - ddlctrlr:inst|LOCAL_BUS_REG[0]                                                                                               ; 0                 ; 7       ;
;      - ddlctrlr:inst|FE_REG[0]                                                                                                      ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[16]                                  ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[16]                                     ; 0                 ; 7       ;
; fbCTRLn                                                                                                                             ;                   ;         ;
;      - ddlctrlr:inst|BLOCK_WRITE_FIFO_COMPARE~0                                                                                     ; 1                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|valid_wreq~0                          ; 1                 ; 7       ;
;      - ddlctrlr:inst|BLOCK_WRITE_START~0                                                                                            ; 1                 ; 7       ;
;      - ddlctrlr:inst|BLOCK_WRITE_FIFO~0                                                                                             ; 1                 ; 7       ;
;      - ddlctrlr:inst|ENA_REG~0                                                                                                      ; 1                 ; 7       ;
; fbTENn                                                                                                                              ;                   ;         ;
;      - ddlctrlr:inst|fo_BSYn~3                                                                                                      ; 0                 ; 7       ;
;      - ddlctrlr:inst|BLOCK_WRITE_FIFO_COMPARE~0                                                                                     ; 0                 ; 7       ;
;      - ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|valid_wreq~0                          ; 0                 ; 7       ;
;      - ddlctrlr:inst|BLOCK_WRITE_START~0                                                                                            ; 0                 ; 7       ;
;      - ddlctrlr:inst|BLOCK_WRITE_FIFO~0                                                                                             ; 0                 ; 7       ;
;      - ddlctrlr:inst|ENA_REG~0                                                                                                      ; 0                 ; 7       ;
; L0_EXT_NIM                                                                                                                          ;                   ;         ;
;      - Aout                                                                                                                         ; 0                 ; 7       ;
; L2_EXT                                                                                                                              ;                   ;         ;
;      - Cout                                                                                                                         ; 0                 ; 7       ;
; EXT_RESET                                                                                                                           ;                   ;         ;
;      - Dout                                                                                                                         ; 1                 ; 7       ;
; CLK40DES1                                                                                                                           ;                   ;         ;
; TTC_READY                                                                                                                           ;                   ;         ;
;      - inst60                                                                                                                       ; 0                 ; 7       ;
;      - inst63~0                                                                                                                     ; 0                 ; 7       ;
; fiDIR                                                                                                                               ;                   ;         ;
;      - ddlctrlr:inst|READ_DIR_WAIT~0                                                                                                ; 0                 ; 7       ;
;      - ddlctrlr:inst|STRD_DIR_WAIT~0                                                                                                ; 0                 ; 7       ;
;      - ddlctrlr:inst|BLOCK_READ_WAIT1~0                                                                                             ; 0                 ; 7       ;
;      - ddlctrlr:inst|READ_BEN_WAIT~0                                                                                                ; 0                 ; 7       ;
;      - ddlctrlr:inst|BLOCK_READ_START~0                                                                                             ; 0                 ; 7       ;
;      - ddlctrlr:inst|WAIT_STATE1~0                                                                                                  ; 0                 ; 7       ;
;      - AUTO_RESET_MODULE:inst54|_~0                                                                                                 ; 0                 ; 7       ;
; fiBENn                                                                                                                              ;                   ;         ;
;      - ddlctrlr:inst|_~22                                                                                                           ; 1                 ; 7       ;
;      - ddlctrlr:inst|BLOCK_READ_WAIT1~0                                                                                             ; 1                 ; 7       ;
;      - ddlctrlr:inst|READ_L2A_WAITING~1                                                                                             ; 1                 ; 7       ;
;      - ddlctrlr:inst|READ_BEN_WAIT~0                                                                                                ; 1                 ; 7       ;
;      - ddlctrlr:inst|_~27                                                                                                           ; 1                 ; 7       ;
;      - ddlctrlr:inst|READ_WAIT_FOR_EOBTR~0                                                                                          ; 1                 ; 7       ;
;      - ddlctrlr:inst|WAIT_STATE1~0                                                                                                  ; 1                 ; 7       ;
;      - AUTO_RESET_MODULE:inst54|_~0                                                                                                 ; 1                 ; 7       ;
;      - ddlctrlr:inst|SIU_TRI_ctrl~12                                                                                                ; 1                 ; 7       ;
; fiLFn                                                                                                                               ;                   ;         ;
;      - inst30                                                                                                                       ; 1                 ; 7       ;
; L0_EXT_LVDS                                                                                                                         ;                   ;         ;
;      - L0_DELAY:inst68|QB[1]~0                                                                                                      ; 0                 ; 7       ;
;      - L0_DELAY:inst68|QB[0]~1                                                                                                      ; 0                 ; 7       ;
;      - L0_DELAY:inst68|COUNTER[4]~1                                                                                                 ; 0                 ; 7       ;
; SA[6]                                                                                                                               ;                   ;         ;
;      - TTCRX_SOFT_RESET_MODULE:inst66|_~0                                                                                           ; 0                 ; 7       ;
;      - TTCRX_SOFT_RESET_MODULE_1:inst6|_~1                                                                                          ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|QA[2]~1                                                                                             ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|DECODER_SM~17                                                                                       ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|_~2                                                                                                 ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|_~3                                                                                                 ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|_~4                                                                                                 ; 0                 ; 7       ;
; SA[5]                                                                                                                               ;                   ;         ;
;      - TTCRX_SOFT_RESET_MODULE:inst66|_~0                                                                                           ; 1                 ; 7       ;
;      - TTCRX_SOFT_RESET_MODULE_1:inst6|_~1                                                                                          ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|QA[2]~1                                                                                             ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|DECODER_SM~17                                                                                       ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|_~2                                                                                                 ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|_~3                                                                                                 ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|_~4                                                                                                 ; 1                 ; 7       ;
; DQ[0]                                                                                                                               ;                   ;         ;
;      - TTCRX_SOFT_RESET_MODULE_1:inst6|_~0                                                                                          ; 0                 ; 7       ;
; DQ[1]                                                                                                                               ;                   ;         ;
;      - TTCRX_SOFT_RESET_MODULE_1:inst6|_~0                                                                                          ; 0                 ; 7       ;
; DQ[2]                                                                                                                               ;                   ;         ;
;      - TTCRX_SOFT_RESET_MODULE_1:inst6|_~0                                                                                          ; 0                 ; 7       ;
; D_Str                                                                                                                               ;                   ;         ;
;      - TTCRX_SOFT_RESET_MODULE_1:inst6|_~0                                                                                          ; 1                 ; 7       ;
; DQ[3]                                                                                                                               ;                   ;         ;
;      - TTCRX_SOFT_RESET_MODULE_1:inst6|_~0                                                                                          ; 1                 ; 7       ;
; SA[7]                                                                                                                               ;                   ;         ;
;      - TTCRX_SOFT_RESET_MODULE:inst66|_~0                                                                                           ; 0                 ; 7       ;
;      - TTCRX_SOFT_RESET_MODULE_1:inst6|_~1                                                                                          ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|_~1                                                                                                 ; 0                 ; 7       ;
; SA[4]                                                                                                                               ;                   ;         ;
;      - TTCRX_SOFT_RESET_MODULE:inst66|_~0                                                                                           ; 0                 ; 7       ;
;      - TTCRX_SOFT_RESET_MODULE_1:inst6|_~1                                                                                          ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|QA[2]~1                                                                                             ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|DECODER_SM~17                                                                                       ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|_~2                                                                                                 ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|_~3                                                                                                 ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|_~4                                                                                                 ; 0                 ; 7       ;
; L1A                                                                                                                                 ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|L1_FLAG~0                                                                                           ; 1                 ; 7       ;
; SA[1]                                                                                                                               ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|L1_TRIG_MESSAGE[5]                                                                                  ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_1[9]                                                                                       ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_HIGH[9]                                                                                  ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_LOW[9]                                                                                   ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_B[9]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_C[9]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_D[9]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_E[9]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_A[9]                                                                                    ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_B[9]                                                                                    ; 0                 ; 7       ;
; D[1]                                                                                                                                ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_1[1]                                                                                       ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_HIGH[1]                                                                                  ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_LOW[1]                                                                                   ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_A[1]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_B[1]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_C[1]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_D[1]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_E[1]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_A[1]                                                                                    ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_B[1]                                                                                    ; 0                 ; 7       ;
; D[0]                                                                                                                                ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_1[0]                                                                                       ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_HIGH[0]                                                                                  ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_LOW[0]                                                                                   ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_A[0]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_B[0]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_C[0]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_D[0]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_E[0]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_A[0]                                                                                    ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_B[0]                                                                                    ; 0                 ; 7       ;
; SA[0]                                                                                                                               ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|L1_TRIG_MESSAGE[4]                                                                                  ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_1[8]                                                                                       ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_HIGH[8]                                                                                  ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_LOW[8]                                                                                   ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_B[8]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_C[8]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_D[8]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_E[8]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_SOFT_TRIG                                                                                        ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_A[8]                                                                                    ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_B[8]                                                                                    ; 0                 ; 7       ;
; D[2]                                                                                                                                ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_1[2]                                                                                       ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_HIGH[2]                                                                                  ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_LOW[2]                                                                                   ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_B[2]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_C[2]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_D[2]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_E[2]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_A[2]                                                                                    ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_B[2]                                                                                    ; 1                 ; 7       ;
; D[4]                                                                                                                                ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|L1_TRIG_MESSAGE[0]                                                                                  ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_1[4]                                                                                       ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_HIGH[4]                                                                                  ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_LOW[4]                                                                                   ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_B[4]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_C[4]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_D[4]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_E[4]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_A[4]                                                                                    ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_B[4]                                                                                    ; 0                 ; 7       ;
; SA[2]                                                                                                                               ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|L1_TRIG_MESSAGE[6]                                                                                  ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_1[10]                                                                                      ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_HIGH[10]                                                                                 ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_LOW[10]                                                                                  ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_B[10]                                                                               ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_C[10]                                                                               ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_D[10]                                                                               ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_E[10]                                                                               ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_A[10]                                                                                   ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_B[10]                                                                                   ; 1                 ; 7       ;
; D[6]                                                                                                                                ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|L1_TRIG_MESSAGE[2]                                                                                  ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_1[6]                                                                                       ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_HIGH[6]                                                                                  ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_LOW[6]                                                                                   ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_B[6]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_C[6]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_D[6]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_E[6]                                                                                ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_A[6]                                                                                    ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_B[6]                                                                                    ; 0                 ; 7       ;
; D[3]                                                                                                                                ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_1[3]                                                                                       ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_HIGH[3]                                                                                  ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_LOW[3]                                                                                   ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_B[3]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_C[3]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_D[3]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_E[3]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_A[3]                                                                                    ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_B[3]                                                                                    ; 1                 ; 7       ;
; D[5]                                                                                                                                ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|L1_TRIG_MESSAGE[1]                                                                                  ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_1[5]                                                                                       ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_HIGH[5]                                                                                  ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_LOW[5]                                                                                   ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_B[5]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_C[5]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_D[5]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_E[5]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_A[5]                                                                                    ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_B[5]                                                                                    ; 1                 ; 7       ;
; SA[3]                                                                                                                               ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|L1_TRIG_MESSAGE[7]                                                                                  ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_1[11]                                                                                      ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_HIGH[11]                                                                                 ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_LOW[11]                                                                                  ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_B[11]                                                                               ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_C[11]                                                                               ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_D[11]                                                                               ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_E[11]                                                                               ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_A[11]                                                                                   ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_B[11]                                                                                   ; 1                 ; 7       ;
; D[7]                                                                                                                                ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|L1_TRIG_MESSAGE[3]                                                                                  ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_1[7]                                                                                       ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_HIGH[7]                                                                                  ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|EVENT_ID_2_LOW[7]                                                                                   ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_B[7]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_C[7]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_D[7]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|TRIGGER_CLASSES_E[7]                                                                                ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_A[7]                                                                                    ; 1                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|L2_DETECTOR_B[7]                                                                                    ; 1                 ; 7       ;
; BCNT[11]                                                                                                                            ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[11]                                                                                  ; 0                 ; 7       ;
; BCNTSTR                                                                                                                             ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[11]                                                                                  ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[10]                                                                                  ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[9]                                                                                   ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[8]                                                                                   ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[7]                                                                                   ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[6]                                                                                   ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[5]                                                                                   ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[4]                                                                                   ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[3]                                                                                   ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[2]                                                                                   ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[1]                                                                                   ; 0                 ; 7       ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[0]                                                                                   ; 0                 ; 7       ;
; BCNT[10]                                                                                                                            ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[10]                                                                                  ; 1                 ; 7       ;
; BCNT[9]                                                                                                                             ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[9]                                                                                   ; 0                 ; 7       ;
; BCNT[8]                                                                                                                             ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[8]                                                                                   ; 0                 ; 7       ;
; BCNT[7]                                                                                                                             ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[7]                                                                                   ; 0                 ; 7       ;
; BCNT[6]                                                                                                                             ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[6]                                                                                   ; 1                 ; 7       ;
; BCNT[5]                                                                                                                             ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[5]                                                                                   ; 1                 ; 7       ;
; BCNT[4]                                                                                                                             ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[4]                                                                                   ; 0                 ; 7       ;
; BCNT[3]                                                                                                                             ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[3]                                                                                   ; 1                 ; 7       ;
; BCNT[2]                                                                                                                             ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[2]                                                                                   ; 1                 ; 7       ;
; BCNT[1]                                                                                                                             ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[1]                                                                                   ; 0                 ; 7       ;
; BCNT[0]                                                                                                                             ;                   ;         ;
;      - TTC_COMMUNICATION:inst13|BUNCH_CROSSING[0]                                                                                   ; 1                 ; 7       ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; 87[21]~33                                                                                                                                                                                                                                           ; LCCOMB_X5_Y11_N22  ; 32      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; BCNTSTR                                                                                                                                                                                                                                             ; PIN_H3             ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CLK40DES1                                                                                                                                                                                                                                           ; PIN_N20            ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; DDL_SOFT_RESET_MODULE:inst7|LOAD_RESET_LENGHT_REG                                                                                                                                                                                                   ; LCFF_X9_Y6_N15     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[26]~0                                                                                                                                                                                                     ; LCCOMB_X9_Y9_N4    ; 27      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_STATE                                                                                                                                                                                                             ; LCFF_X9_Y6_N3      ; 62      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; L0_DELAY:inst68|COUNTER[4]~1                                                                                                                                                                                                                        ; LCCOMB_X10_Y9_N14  ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; L0_DELAY:inst68|L0_OUT                                                                                                                                                                                                                              ; LCFF_X13_Y8_N17    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[7]~0                                                                                                                                                                                                           ; LCCOMB_X14_Y8_N4   ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; L0_TO_COLUMN_GEN:inst74|WAIT_STATE                                                                                                                                                                                                                  ; LCFF_X13_Y8_N5     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PLL0:inst44|altpll:altpll_component|_clk0                                                                                                                                                                                                           ; PLL_5              ; 1023    ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; PLL0:inst44|altpll:altpll_component|_clk1                                                                                                                                                                                                           ; PLL_5              ; 85      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; PLL0:inst44|altpll:altpll_component|_clk2                                                                                                                                                                                                           ; PLL_5              ; 88      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; PLL0:inst44|altpll:altpll_component|_clk4                                                                                                                                                                                                           ; PLL_5              ; 10      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; TTC_COMMUNICATION:inst13|ENA_L2_TIMEOUT_COUNTER                                                                                                                                                                                                     ; LCCOMB_X15_Y9_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TTC_COMMUNICATION:inst13|L0_FLAG_DELAY5~0                                                                                                                                                                                                           ; LCCOMB_X14_Y10_N14 ; 5       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; TTC_COMMUNICATION:inst13|L1_HEADER                                                                                                                                                                                                                  ; LCFF_X14_Y16_N5    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[8]~0                                                                                                                                                                                                       ; LCCOMB_X13_Y9_N18  ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; TTC_COMMUNICATION:inst13|L1_WAITING                                                                                                                                                                                                                 ; LCFF_X15_Y9_N29    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TTC_COMMUNICATION:inst13|L2_DETECTOR_A[11]~0                                                                                                                                                                                                        ; LCCOMB_X15_Y15_N14 ; 24      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[15]~1                                                                                                                                                                                                   ; LCCOMB_X13_Y9_N30  ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; TTC_COMMUNICATION:inst13|L2a_HEADER                                                                                                                                                                                                                 ; LCFF_X14_Y16_N25   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD2                                                                                                                                                                                                                  ; LCFF_X13_Y16_N3    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD3                                                                                                                                                                                                                  ; LCFF_X13_Y16_N15   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD4                                                                                                                                                                                                                  ; LCFF_X13_Y16_N17   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD5                                                                                                                                                                                                                  ; LCFF_X13_Y16_N1    ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD6                                                                                                                                                                                                                  ; LCFF_X13_Y16_N19   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD7                                                                                                                                                                                                                  ; LCFF_X13_Y16_N13   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD8                                                                                                                                                                                                                  ; LCFF_X14_Y16_N1    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TTC_READY                                                                                                                                                                                                                                           ; PIN_G3             ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                        ; JTAG_X0_Y13_N1     ; 470     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                        ; JTAG_X0_Y13_N1     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|_~0                                                                                                                                                          ; LCCOMB_X5_Y9_N26   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|_~8                                                                                                                                                          ; LCCOMB_X5_Y6_N18   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|valid_rreq                                                                                                                                                   ; LCCOMB_X6_Y6_N28   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|valid_wreq~0                                                                                                                                                 ; LCCOMB_X5_Y10_N10  ; 32      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|BLOCK_WRITE_START                                                                                                                                                                                                                     ; LCFF_X6_Y9_N15     ; 50      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|CLEAR_COMMAND~1                                                                                                                                                                                                                       ; LCCOMB_X7_Y8_N10   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2                                                                                                                                                                                                                    ; LCFF_X3_Y7_N1      ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|CMD_DEC_REG[7]~0                                                                                                                                                                                                                      ; LCCOMB_X11_Y9_N2   ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|COLUMN_NMBER[3]~0                                                                                                                                                                                                                     ; LCCOMB_X11_Y8_N28  ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|ENA_REG                                                                                                                                                                                                                               ; LCFF_X7_Y10_N7     ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|ENA_SEGMENT_COUNTER                                                                                                                                                                                                                   ; LCCOMB_X7_Y11_N12  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|FIFO_CLK                                                                                                                                                                                                                              ; LCCOMB_X7_Y7_N30   ; 52      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; ddlctrlr:inst|IDLE_LOCAL~30                                                                                                                                                                                                                         ; LCCOMB_X3_Y7_N0    ; 44      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|IDLE_RCB~43                                                                                                                                                                                                                           ; LCCOMB_X6_Y9_N6    ; 60      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|LOCAL_BUS_REG[18]~0                                                                                                                                                                                                                   ; LCCOMB_X9_Y9_N8    ; 18      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|LOC_Rn/W~0                                                                                                                                                                                                                            ; LCCOMB_X9_Y7_N16   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|LOOP_DATA_2                                                                                                                                                                                                                           ; LCFF_X3_Y7_N25     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|RCB_STATUS_LOOP                                                                                                                                                                                                                       ; LCFF_X7_Y8_N13     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|SEGMENT_COUNTER[1]~0                                                                                                                                                                                                                  ; LCCOMB_X7_Y11_N26  ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[11]~0                                                                                                                                                                                                            ; LCCOMB_X9_Y9_N10   ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[11]~2                                                                                                                                                                                                            ; LCCOMB_X6_Y12_N6   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|SEL_COLUMN                                                                                                                                                                                                                            ; LCFF_X11_Y8_N21    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|SET_L0_DELAY_STATE                                                                                                                                                                                                                    ; LCFF_X7_Y8_N9      ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|SET_L1A_LATENCY_STATE                                                                                                                                                                                                                 ; LCFF_X7_Y8_N5      ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|SIU_TRI_ctrl~13                                                                                                                                                                                                                       ; LCCOMB_X7_Y10_N8   ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|STATUS_READ2                                                                                                                                                                                                                          ; LCFF_X7_Y7_N13     ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|WAIT_CLEAR_BUSY[5]~0                                                                                                                                                                                                                  ; LCCOMB_X7_Y11_N6   ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|WAIT_FOR_CLEAR_BUSY                                                                                                                                                                                                                   ; LCFF_X6_Y11_N5     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|WORD_NMBER_COMP[9]~0                                                                                                                                                                                                                  ; LCCOMB_X9_Y9_N30   ; 20      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|WRITE_fbTEN                                                                                                                                                                                                                           ; LCCOMB_X3_Y7_N20   ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|WRITE_fbTEN_pulse~0                                                                                                                                                                                                                   ; LCCOMB_X9_Y9_N20   ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|ZERO_SUPP_COLUMN[3]~0                                                                                                                                                                                                                 ; LCCOMB_X7_Y11_N14  ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ddlctrlr:inst|ZERO_SUPP_COLUMN_ENA                                                                                                                                                                                                                  ; LCCOMB_X7_Y12_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst20                                                                                                                                                                                                                                              ; LCCOMB_X9_Y9_N26   ; 185     ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; inst21~2                                                                                                                                                                                                                                            ; LCCOMB_X9_Y9_N0    ; 34      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; inst34                                                                                                                                                                                                                                              ; LCFF_X9_Y9_N17     ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; inst56                                                                                                                                                                                                                                              ; LCFF_X9_Y9_N19     ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; inst57                                                                                                                                                                                                                                              ; LCCOMB_X15_Y6_N8   ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; inst63                                                                                                                                                                                                                                              ; LCFF_X39_Y15_N7    ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; inst64                                                                                                                                                                                                                                              ; LCCOMB_X9_Y9_N22   ; 162     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; inst67                                                                                                                                                                                                                                              ; LCFF_X9_Y9_N3      ; 67      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; inst72                                                                                                                                                                                                                                              ; LCCOMB_X9_Y9_N28   ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; inst85                                                                                                                                                                                                                                              ; LCFF_X9_Y9_N5      ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                                                        ; LCFF_X25_Y14_N27   ; 31      ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:sld_hub_inst|hub_mode_reg[1]~3                                                                                                                                                                                                              ; LCCOMB_X26_Y14_N0  ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                ; LCCOMB_X26_Y16_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                  ; LCFF_X25_Y16_N11   ; 56      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                  ; LCFF_X25_Y16_N23   ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[0]~3                                                                                                                                                                                                                  ; LCCOMB_X25_Y15_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][3]~2                                                                                                                                                                                                         ; LCCOMB_X26_Y16_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~1                                                                                                                                                                                           ; LCCOMB_X26_Y14_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~0                                                                                                                                                                                      ; LCCOMB_X27_Y14_N24 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~1                                                                                                                                                                                      ; LCCOMB_X26_Y14_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                             ; LCFF_X25_Y14_N21   ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                            ; LCFF_X22_Y14_N11   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                             ; LCFF_X25_Y14_N11   ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                             ; LCFF_X25_Y14_N29   ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                      ; LCCOMB_X22_Y14_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                            ; LCFF_X23_Y14_N25   ; 25      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_trf:auto_generated|eq_node[0]~1                                                      ; LCCOMB_X22_Y18_N0  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_trf:auto_generated|eq_node[1]~0                                                      ; LCCOMB_X22_Y18_N6  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                       ; LCFF_X26_Y18_N13   ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                    ; LCFF_X22_Y15_N15   ; 52      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                   ; LCCOMB_X22_Y15_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                      ; LCFF_X27_Y15_N27   ; 342     ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                                                                          ; LCCOMB_X25_Y15_N24 ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]~1                                                                                                                        ; LCCOMB_X21_Y16_N0  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                 ; LCCOMB_X21_Y15_N18 ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                  ; LCCOMB_X22_Y15_N12 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                 ; LCCOMB_X21_Y16_N20 ; 38      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                      ; LCCOMB_X26_Y17_N14 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                            ; LCCOMB_X26_Y15_N0  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_7di:auto_generated|cout_actual ; LCCOMB_X27_Y15_N14 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_8di:auto_generated|cout_actual                ; LCCOMB_X26_Y17_N10 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_ivi:auto_generated|cout_actual                   ; LCCOMB_X27_Y17_N26 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                             ; LCCOMB_X26_Y15_N20 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                ; LCCOMB_X26_Y15_N26 ; 48      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                  ; LCCOMB_X26_Y15_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                         ; LCCOMB_X26_Y15_N24 ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                      ; LCCOMB_X26_Y15_N16 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                         ; LCCOMB_X26_Y17_N28 ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~0                                                                                                                                             ; LCCOMB_X26_Y13_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                        ; LCCOMB_X26_Y13_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                          ; LCCOMB_X21_Y15_N0  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                              ; LCCOMB_X21_Y15_N16 ; 170     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                       ;
+--------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; CLK40DES1                                                                      ; PIN_N20          ; 1       ; Global Clock         ; GCLK3            ; --                        ;
; PLL0:inst44|altpll:altpll_component|_clk0                                      ; PLL_5            ; 1023    ; Global Clock         ; GCLK13           ; --                        ;
; PLL0:inst44|altpll:altpll_component|_clk1                                      ; PLL_5            ; 85      ; Global Clock         ; GCLK15           ; --                        ;
; PLL0:inst44|altpll:altpll_component|_clk2                                      ; PLL_5            ; 88      ; Global Clock         ; GCLK12           ; --                        ;
; PLL0:inst44|altpll:altpll_component|_clk4                                      ; PLL_5            ; 10      ; Global Clock         ; GCLK14           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                   ; JTAG_X0_Y13_N1   ; 470     ; Global Clock         ; GCLK1            ; --                        ;
; ddlctrlr:inst|FIFO_CLK                                                         ; LCCOMB_X7_Y7_N30 ; 52      ; Global Clock         ; GCLK4            ; --                        ;
; inst20                                                                         ; LCCOMB_X9_Y9_N26 ; 185     ; Global Clock         ; GCLK0            ; --                        ;
; inst63                                                                         ; LCFF_X39_Y15_N7  ; 32      ; Global Clock         ; GCLK11           ; --                        ;
; inst64                                                                         ; LCCOMB_X9_Y9_N22 ; 162     ; Global Clock         ; GCLK6            ; --                        ;
; inst85                                                                         ; LCFF_X9_Y9_N5    ; 32      ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                   ; LCFF_X25_Y14_N27 ; 31      ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                        ; LCFF_X25_Y14_N21 ; 12      ; Global Clock         ; GCLK9            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all ; LCFF_X27_Y15_N27 ; 342     ; Global Clock         ; GCLK10           ; --                        ;
+--------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                              ; 170     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                    ; 100     ;
; inst67                                                                                                                                                                                                                                              ; 67      ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_STATE                                                                                                                                                                                                             ; 62      ;
; ddlctrlr:inst|IDLE_RCB~43                                                                                                                                                                                                                           ; 60      ;
; sld_hub:sld_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                  ; 56      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[11]                                                                                                                                               ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                               ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                ; 50      ;
; ddlctrlr:inst|BLOCK_WRITE_START                                                                                                                                                                                                                     ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_66j:auto_generated|safe_q[11]                           ; 49      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_66j:auto_generated|safe_q[10]                           ; 49      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_66j:auto_generated|safe_q[9]                            ; 49      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_66j:auto_generated|safe_q[8]                            ; 49      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_66j:auto_generated|safe_q[7]                            ; 49      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_66j:auto_generated|safe_q[6]                            ; 49      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_66j:auto_generated|safe_q[5]                            ; 49      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_66j:auto_generated|safe_q[4]                            ; 49      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_66j:auto_generated|safe_q[3]                            ; 49      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_66j:auto_generated|safe_q[2]                            ; 49      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_66j:auto_generated|safe_q[1]                            ; 49      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_66j:auto_generated|safe_q[0]                            ; 49      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                ; 48      ;
; ddlctrlr:inst|IDLE_LOCAL~30                                                                                                                                                                                                                         ; 44      ;
; ddlctrlr:inst|ENA_REG                                                                                                                                                                                                                               ; 40      ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|valid_wreq~0                                                                                                                                                 ; 40      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                 ; 38      ;
; header:inst15|NOSTRA_WRD2                                                                                                                                                                                                                           ; 35      ;
; header:inst15|NOSTRA_WRD3                                                                                                                                                                                                                           ; 35      ;
; header:inst15|HEADER_WRD5                                                                                                                                                                                                                           ; 35      ;
; inst21~2                                                                                                                                                                                                                                            ; 34      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                             ; 33      ;
; sld_hub:sld_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                  ; 33      ;
; ddlctrlr:inst|FIFO_DATA_ENABLE                                                                                                                                                                                                                      ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                   ; 32      ;
; 87[21]~33                                                                                                                                                                                                                                           ; 32      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                             ; 28      ;
; header:inst15|fbDtri[21]~0                                                                                                                                                                                                                          ; 28      ;
; TTC_COMMUNICATION:inst13|L2a_WORD6                                                                                                                                                                                                                  ; 27      ;
; TTC_COMMUNICATION:inst13|L2a_WORD5                                                                                                                                                                                                                  ; 27      ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[26]~0                                                                                                                                                                                                     ; 27      ;
; header:inst15|HEADER_WRD3                                                                                                                                                                                                                           ; 27      ;
; header:inst15|HEADER_WRD2                                                                                                                                                                                                                           ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                 ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_trf:auto_generated|eq_node[0]~1                                                      ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_trf:auto_generated|eq_node[1]~0                                                      ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                       ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                                                                          ; 25      ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                            ; 25      ;
; ddlctrlr:inst|END_LOOP                                                                                                                                                                                                                              ; 25      ;
; ddlctrlr:inst|STATUS_READ2                                                                                                                                                                                                                          ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                         ; 24      ;
; TTC_COMMUNICATION:inst13|L2_DETECTOR_A[11]~0                                                                                                                                                                                                        ; 24      ;
; header:inst15|HEADER_WRD1                                                                                                                                                                                                                           ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                        ; 23      ;
; inst57                                                                                                                                                                                                                                              ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                   ; 21      ;
; header:inst15|HEADER_WRD6                                                                                                                                                                                                                           ; 21      ;
; ddlctrlr:inst|BLOCK_READ_STATE1                                                                                                                                                                                                                     ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                      ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                   ; 20      ;
; TTC_COMMUNICATION:inst13|IDLE_DECODER~1                                                                                                                                                                                                             ; 20      ;
; TTC_COMMUNICATION:inst13|IDLE_DECODER~0                                                                                                                                                                                                             ; 20      ;
; header:inst15|HEADER_WRD4                                                                                                                                                                                                                           ; 20      ;
; ddlctrlr:inst|RESET_SEQ_ERROR_FLAG~3                                                                                                                                                                                                                ; 20      ;
; ddlctrlr:inst|WORD_NMBER_COMP[9]~0                                                                                                                                                                                                                  ; 20      ;
; TTC_COMMUNICATION:inst13|IDLE_DECODER~9                                                                                                                                                                                                             ; 19      ;
; TTC_COMMUNICATION:inst13|IDLE_DECODER~6                                                                                                                                                                                                             ; 19      ;
; ddlctrlr:inst|fbDtri[21]~1                                                                                                                                                                                                                          ; 19      ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER~13                                                                                                                                                                                                     ; 19      ;
; ddlctrlr:inst|DATA_WR3                                                                                                                                                                                                                              ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~2                                                                                                                            ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                          ; 18      ;
; ddlctrlr:inst|LOCAL_BUS_REG[18]~0                                                                                                                                                                                                                   ; 18      ;
; ddlctrlr:inst|SEND_LAST_SEGMENT_WORD_1                                                                                                                                                                                                              ; 18      ;
; ddlctrlr:inst|LOOP_DATA_2                                                                                                                                                                                                                           ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_load_on~0                                                                                                                                                               ; 17      ;
; ddlctrlr:inst|MAIN_STATE[4]~9                                                                                                                                                                                                                       ; 17      ;
; ddlctrlr:inst|CLMN_READ_STATUS_2                                                                                                                                                                                                                    ; 17      ;
; TTC_COMMUNICATION:inst13|ENA_L2_TIMEOUT_COUNTER                                                                                                                                                                                                     ; 16      ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[15]~1                                                                                                                                                                                                   ; 16      ;
; TTC_COMMUNICATION:inst13|L2a_HEADER                                                                                                                                                                                                                 ; 16      ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff                                                                                                                                                    ; 16      ;
; ddlctrlr:inst|SEND_LAST_SEGMENT_WORD_2                                                                                                                                                                                                              ; 16      ;
; TTC_COMMUNICATION:inst13|L2a_WORD8                                                                                                                                                                                                                  ; 15      ;
; TTC_COMMUNICATION:inst13|L2a_WORD3                                                                                                                                                                                                                  ; 15      ;
; TTC_COMMUNICATION:inst13|L2a_WORD2                                                                                                                                                                                                                  ; 15      ;
; TTC_COMMUNICATION:inst13|L2a_WORD7                                                                                                                                                                                                                  ; 15      ;
; header:inst15|IDLE~9                                                                                                                                                                                                                                ; 15      ;
; L0_DELAY:inst68|L0_OUT                                                                                                                                                                                                                              ; 15      ;
; ddlctrlr:inst|SET_L1A_LATENCY_STATE                                                                                                                                                                                                                 ; 15      ;
; sld_hub:sld_hub_inst|hub_mode_reg[1]~3                                                                                                                                                                                                              ; 14      ;
; TTC_COMMUNICATION:inst13|_~2                                                                                                                                                                                                                        ; 14      ;
; ddlctrlr:inst|BLOCK_WRITE_LOOP                                                                                                                                                                                                                      ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]~1                                                                                                                        ; 13      ;
; sld_hub:sld_hub_inst|irsr_reg[8]                                                                                                                                                                                                                    ; 13      ;
; TTC_COMMUNICATION:inst13|L1_WAITING                                                                                                                                                                                                                 ; 13      ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|valid_rreq                                                                                                                                                   ; 13      ;
; ddlctrlr:inst|SET_L0_DELAY_STATE                                                                                                                                                                                                                    ; 13      ;
; ddlctrlr:inst|RCB_END_LOOP                                                                                                                                                                                                                          ; 13      ;
; BCNTSTR                                                                                                                                                                                                                                             ; 12      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                 ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                  ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                            ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                  ; 12      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                            ; 12      ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[11]~2                                                                                                                                                                                                            ; 12      ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[11]~0                                                                                                                                                                                                            ; 12      ;
; DDL_SOFT_RESET_MODULE:inst7|LOAD_RESET_LENGHT_REG                                                                                                                                                                                                   ; 12      ;
; L0_TO_COLUMN_GEN:inst74|WAIT_STATE                                                                                                                                                                                                                  ; 12      ;
; ddlctrlr:inst|ZERO_SUPP_ON_3                                                                                                                                                                                                                        ; 12      ;
; ddlctrlr:inst|SEND_END1                                                                                                                                                                                                                             ; 12      ;
; SA[0]                                                                                                                                                                                                                                               ; 11      ;
; sld_hub:sld_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                               ; 11      ;
; sld_hub:sld_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                  ; 11      ;
; TTC_COMMUNICATION:inst13|L1_HEADER                                                                                                                                                                                                                  ; 11      ;
; ddlctrlr:inst|fbDtri[21]~16                                                                                                                                                                                                                         ; 11      ;
; TTC_COMMUNICATION:inst13|L1_FLAG                                                                                                                                                                                                                    ; 11      ;
; ddlctrlr:inst|READ_EOB                                                                                                                                                                                                                              ; 11      ;
; ddlctrlr:inst|WAIT_FOR_CLEAR_BUSY                                                                                                                                                                                                                   ; 11      ;
; ddlctrlr:inst|READ_EOB1                                                                                                                                                                                                                             ; 11      ;
; D[7]                                                                                                                                                                                                                                                ; 10      ;
; SA[3]                                                                                                                                                                                                                                               ; 10      ;
; D[5]                                                                                                                                                                                                                                                ; 10      ;
; D[6]                                                                                                                                                                                                                                                ; 10      ;
; SA[2]                                                                                                                                                                                                                                               ; 10      ;
; D[4]                                                                                                                                                                                                                                                ; 10      ;
; D[0]                                                                                                                                                                                                                                                ; 10      ;
; D[1]                                                                                                                                                                                                                                                ; 10      ;
; SA[1]                                                                                                                                                                                                                                               ; 10      ;
; sld_hub:sld_hub_inst|irsr_reg[1]                                                                                                                                                                                                                    ; 10      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                             ; 10      ;
; ddlctrlr:inst|fbDtri[2]~9                                                                                                                                                                                                                           ; 10      ;
; TTC_COMMUNICATION:inst13|L2a_SEND_2                                                                                                                                                                                                                 ; 10      ;
; ddlctrlr:inst|int_fbCTRLn~43                                                                                                                                                                                                                        ; 10      ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|_~0                                                                                                                                                          ; 10      ;
; ddlctrlr:inst|IDLE_RCB                                                                                                                                                                                                                              ; 10      ;
; ddlctrlr:inst|STRD_WAIT_STATE2                                                                                                                                                                                                                      ; 10      ;
; ddlctrlr:inst|DATA_LOOP_END                                                                                                                                                                                                                         ; 10      ;
; D[3]                                                                                                                                                                                                                                                ; 9       ;
; D[2]                                                                                                                                                                                                                                                ; 9       ;
; fiBENn                                                                                                                                                                                                                                              ; 9       ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                        ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|_~8                                                                                                                                                          ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|ram_read_address[9]~9                                                                                                                                        ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|ram_read_address[8]~8                                                                                                                                        ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|ram_read_address[7]~7                                                                                                                                        ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|ram_read_address[6]~6                                                                                                                                        ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|ram_read_address[5]~5                                                                                                                                        ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|ram_read_address[4]~4                                                                                                                                        ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|ram_read_address[3]~3                                                                                                                                        ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|ram_read_address[2]~2                                                                                                                                        ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|ram_read_address[1]~1                                                                                                                                        ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|ram_read_address[0]~0                                                                                                                                        ; 9       ;
; TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[8]~0                                                                                                                                                                                                       ; 9       ;
; TTC_COMMUNICATION:inst13|L2_FLAG                                                                                                                                                                                                                    ; 9       ;
; TTC_COMMUNICATION:inst13|L2_WAITING                                                                                                                                                                                                                 ; 9       ;
; inst85                                                                                                                                                                                                                                              ; 9       ;
; ddlctrlr:inst|IDLE_LOCAL                                                                                                                                                                                                                            ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[9]                                                                                                                                    ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[8]                                                                                                                                    ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[7]                                                                                                                                    ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[6]                                                                                                                                    ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[5]                                                                                                                                    ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[4]                                                                                                                                    ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[3]                                                                                                                                    ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[2]                                                                                                                                    ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[1]                                                                                                                                    ; 9       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[0]                                                                                                                                    ; 9       ;
; ddlctrlr:inst|SEG_SEL_ANTONIO                                                                                                                                                                                                                       ; 9       ;
; ddlctrlr:inst|RCB_STATUS_LOOP                                                                                                                                                                                                                       ; 9       ;
; ddlctrlr:inst|STATE_CHANGE                                                                                                                                                                                                                          ; 9       ;
; ddlctrlr:inst|LOC_ZERO_SUPP_ON_7                                                                                                                                                                                                                    ; 9       ;
; ddlctrlr:inst|SEL_COLUMN                                                                                                                                                                                                                            ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                          ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                          ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                             ; 8       ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][3]~2                                                                                                                                                                                                         ; 8       ;
; sld_hub:sld_hub_inst|irsr_reg[0]~3                                                                                                                                                                                                                  ; 8       ;
; sld_hub:sld_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                ; 8       ;
; fbD~3                                                                                                                                                                                                                                               ; 8       ;
; fbD~7                                                                                                                                                                                                                                               ; 8       ;
; fbD~9                                                                                                                                                                                                                                               ; 8       ;
; fbD~8                                                                                                                                                                                                                                               ; 8       ;
; fbD~5                                                                                                                                                                                                                                               ; 8       ;
; fbD~6                                                                                                                                                                                                                                               ; 8       ;
; header:inst15|NOSTRA_WRD1                                                                                                                                                                                                                           ; 8       ;
; L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[7]~0                                                                                                                                                                                                           ; 8       ;
; ddlctrlr:inst|CMD_DEC_REG[7]~0                                                                                                                                                                                                                      ; 8       ;
; header:inst15|HEADER_END                                                                                                                                                                                                                            ; 8       ;
; ddlctrlr:inst|ENA_L2LOOP                                                                                                                                                                                                                            ; 8       ;
; ddlctrlr:inst|CMD_DEC_REG[6]                                                                                                                                                                                                                        ; 8       ;
; ddlctrlr:inst|CMD_DEC_REG[4]                                                                                                                                                                                                                        ; 8       ;
; ddlctrlr:inst|CMD_DEC_REG[7]                                                                                                                                                                                                                        ; 8       ;
; ddlctrlr:inst|SEG_SEL_SR                                                                                                                                                                                                                            ; 8       ;
; ddlctrlr:inst|RESET_SEQ_ERROR_FLAG~0                                                                                                                                                                                                                ; 8       ;
; ddlctrlr:inst|IDLE_RCB~12                                                                                                                                                                                                                           ; 8       ;
; ddlctrlr:inst|SEGMENT_COUNTER[0]                                                                                                                                                                                                                    ; 8       ;
; ddlctrlr:inst|ZERO_SUPP_COLUMN[0]                                                                                                                                                                                                                   ; 8       ;
; ddlctrlr:inst|FE_REG[24]                                                                                                                                                                                                                            ; 8       ;
; ddlctrlr:inst|BLOCK_READ_START                                                                                                                                                                                                                      ; 8       ;
; ddlctrlr:inst|SEG_SEL_ANTONIO_1                                                                                                                                                                                                                     ; 8       ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO                                                                                                                                                                                                                      ; 8       ;
; ddlctrlr:inst|BLOCK_READ_WAIT3                                                                                                                                                                                                                      ; 8       ;
; ddlctrlr:inst|READ_PULSE_fbTEN                                                                                                                                                                                                                      ; 8       ;
; ddlctrlr:inst|BLOCK_READ_WAIT2                                                                                                                                                                                                                      ; 8       ;
; ddlctrlr:inst|READ_PEDLOOP                                                                                                                                                                                                                          ; 8       ;
; ddlctrlr:inst|STRD_WAIT_STATE2a                                                                                                                                                                                                                     ; 8       ;
; ddlctrlr:inst|STRD_DIR_WAIT                                                                                                                                                                                                                         ; 8       ;
; ddlctrlr:inst|ZERO_SUPP_ON_11                                                                                                                                                                                                                       ; 8       ;
; ddlctrlr:inst|OPEN_DATA_2                                                                                                                                                                                                                           ; 8       ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO_COMPARE                                                                                                                                                                                                              ; 8       ;
; ddlctrlr:inst|STATEWR_2B                                                                                                                                                                                                                            ; 8       ;
; ddlctrlr:inst|DATA_CONF3                                                                                                                                                                                                                            ; 8       ;
; ddlctrlr:inst|SEL_FUNCTION                                                                                                                                                                                                                          ; 8       ;
; ddlctrlr:inst|LOC_ZERO_SUPP_ON_5                                                                                                                                                                                                                    ; 8       ;
; ddlctrlr:inst|LOOP_DATA_1                                                                                                                                                                                                                           ; 8       ;
; SA[4]                                                                                                                                                                                                                                               ; 7       ;
; SA[5]                                                                                                                                                                                                                                               ; 7       ;
; SA[6]                                                                                                                                                                                                                                               ; 7       ;
; fiDIR                                                                                                                                                                                                                                               ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                             ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                   ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                      ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                          ; 7       ;
; sld_hub:sld_hub_inst|irsr_reg[3]                                                                                                                                                                                                                    ; 7       ;
; fbD~19                                                                                                                                                                                                                                              ; 7       ;
; fbD~18                                                                                                                                                                                                                                              ; 7       ;
; fbD~17                                                                                                                                                                                                                                              ; 7       ;
; fbD~16                                                                                                                                                                                                                                              ; 7       ;
; ~GND                                                                                                                                                                                                                                                ; 7       ;
; TTCRX_SOFT_RESET_MODULE_1:inst6|_~0                                                                                                                                                                                                                 ; 7       ;
; header:inst15|IDLE                                                                                                                                                                                                                                  ; 7       ;
; TTC_COMMUNICATION:inst13|L1_MISSING                                                                                                                                                                                                                 ; 7       ;
; ddlctrlr:inst|FE_REG[23]                                                                                                                                                                                                                            ; 7       ;
; inst20                                                                                                                                                                                                                                              ; 7       ;
; ddlctrlr:inst|LOCAL_START                                                                                                                                                                                                                           ; 7       ;
; ddlctrlr:inst|SEGMENT_COUNTER[1]                                                                                                                                                                                                                    ; 7       ;
; ddlctrlr:inst|ZERO_SUPP_COLUMN[1]                                                                                                                                                                                                                   ; 7       ;
; ddlctrlr:inst|DATABUS_ADD[1]~143                                                                                                                                                                                                                    ; 7       ;
; ddlctrlr:inst|DATABUS_ADD[2]~142                                                                                                                                                                                                                    ; 7       ;
; ddlctrlr:inst|CLMN_READ_END                                                                                                                                                                                                                         ; 7       ;
; ddlctrlr:inst|ZERO_SUPP_ON_6                                                                                                                                                                                                                        ; 7       ;
; ddlctrlr:inst|ZERO_SUPP_ON_2                                                                                                                                                                                                                        ; 7       ;
; ddlctrlr:inst|READ_DATA_STATE                                                                                                                                                                                                                       ; 7       ;
; ddlctrlr:inst|BLOCK_WRITE_END                                                                                                                                                                                                                       ; 7       ;
; ddlctrlr:inst|END_ALL                                                                                                                                                                                                                               ; 7       ;
; ddlctrlr:inst|ZERO_SUPP_ON_12                                                                                                                                                                                                                       ; 7       ;
; ddlctrlr:inst|READ_SEQ_ERROR_FLAG                                                                                                                                                                                                                   ; 7       ;
; ddlctrlr:inst|READ_HEADER_START                                                                                                                                                                                                                     ; 7       ;
; ddlctrlr:inst|READ_DATA_TRANSFER                                                                                                                                                                                                                    ; 7       ;
; ddlctrlr:inst|BLOCK_READ_END                                                                                                                                                                                                                        ; 7       ;
; ddlctrlr:inst|ZERO_SUPP_ON_5                                                                                                                                                                                                                        ; 7       ;
; ddlctrlr:inst|BUSY_RESET_STATE4                                                                                                                                                                                                                     ; 7       ;
; ddlctrlr:inst|ZERO_SUPP_ON_1                                                                                                                                                                                                                        ; 7       ;
; ddlctrlr:inst|STATE_CHANGE2                                                                                                                                                                                                                         ; 7       ;
; ddlctrlr:inst|STATEWR_2A                                                                                                                                                                                                                            ; 7       ;
; ddlctrlr:inst|DATA_WR2                                                                                                                                                                                                                              ; 7       ;
; ddlctrlr:inst|DATA_LOOP                                                                                                                                                                                                                             ; 7       ;
; ddlctrlr:inst|LOC_ZERO_SUPP_ON_4                                                                                                                                                                                                                    ; 7       ;
; ddlctrlr:inst|SEL_SEG_1e                                                                                                                                                                                                                            ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_7di:auto_generated|cout_actual ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                          ; 6       ;
; sld_hub:sld_hub_inst|irsr_reg[2]                                                                                                                                                                                                                    ; 6       ;
; sld_hub:sld_hub_inst|irsr_reg[0]                                                                                                                                                                                                                    ; 6       ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                        ; 6       ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                        ; 6       ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                        ; 6       ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                        ; 6       ;
; sld_hub:sld_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                  ; 6       ;
; fbTENn~0                                                                                                                                                                                                                                            ; 6       ;
; fbD~31                                                                                                                                                                                                                                              ; 6       ;
; fbD~30                                                                                                                                                                                                                                              ; 6       ;
; fbD~29                                                                                                                                                                                                                                              ; 6       ;
; fbD~28                                                                                                                                                                                                                                              ; 6       ;
; fbD~27                                                                                                                                                                                                                                              ; 6       ;
; fbD~26                                                                                                                                                                                                                                              ; 6       ;
; fbD~25                                                                                                                                                                                                                                              ; 6       ;
; fbD~24                                                                                                                                                                                                                                              ; 6       ;
; fbD~1                                                                                                                                                                                                                                               ; 6       ;
; fbD~0                                                                                                                                                                                                                                               ; 6       ;
; fbD~2                                                                                                                                                                                                                                               ; 6       ;
; fbD~4                                                                                                                                                                                                                                               ; 6       ;
; TTC_COMMUNICATION:inst13|L2a_WORD4                                                                                                                                                                                                                  ; 6       ;
; L0_DELAY:inst68|COUNTER[4]~1                                                                                                                                                                                                                        ; 6       ;
; TTC_COMMUNICATION:inst13|RESET_FLAG~0                                                                                                                                                                                                               ; 6       ;
; TTC_COMMUNICATION:inst13|L0_FLAG                                                                                                                                                                                                                    ; 6       ;
; ddlctrlr:inst|WAIT_CLEAR_BUSY[5]~0                                                                                                                                                                                                                  ; 6       ;
; TTC_COMMUNICATION:inst13|L2a_FLAG                                                                                                                                                                                                                   ; 6       ;
; TTC_COMMUNICATION:inst13|ERROR_BIT_1                                                                                                                                                                                                                ; 6       ;
; TTC_COMMUNICATION:inst13|L2a_SEND_1                                                                                                                                                                                                                 ; 6       ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER                                                                                                                                                                                                        ; 6       ;
; TTC_COMMUNICATION:inst13|L2_MISSING_1                                                                                                                                                                                                               ; 6       ;
; ddlctrlr:inst|CLEAR_COMMAND~1                                                                                                                                                                                                                       ; 6       ;
; L0_TO_COLUMN_GEN:inst74|IDLE~0                                                                                                                                                                                                                      ; 6       ;
; TTC_COMMUNICATION:inst13|L2r_SEND_1                                                                                                                                                                                                                 ; 6       ;
; TTC_COMMUNICATION:inst13|L1_TIMEOUT_REJECT_2                                                                                                                                                                                                        ; 6       ;
; ddlctrlr:inst|RDYRX~0                                                                                                                                                                                                                               ; 6       ;
; ddlctrlr:inst|LOC_DATA_LOOP                                                                                                                                                                                                                         ; 6       ;
; inst30                                                                                                                                                                                                                                              ; 6       ;
; ddlctrlr:inst|COLUMN_NMBER[0]                                                                                                                                                                                                                       ; 6       ;
; ddlctrlr:inst|ZERO_SUPP_COLUMN[2]                                                                                                                                                                                                                   ; 6       ;
; ddlctrlr:inst|IDLE_LOCAL~0                                                                                                                                                                                                                          ; 6       ;
; ddlctrlr:inst|READ_WAIT_FOR_EOBTR                                                                                                                                                                                                                   ; 6       ;
; ddlctrlr:inst|ZERO_SUPP_ON_10                                                                                                                                                                                                                       ; 6       ;
; ddlctrlr:inst|BUSY_RESET_STATE1                                                                                                                                                                                                                     ; 6       ;
; ddlctrlr:inst|READ_WAITFORHEADER                                                                                                                                                                                                                    ; 6       ;
; ddlctrlr:inst|BUSY_RESET_STATE3                                                                                                                                                                                                                     ; 6       ;
; ddlctrlr:inst|BLOCK_EOBTR                                                                                                                                                                                                                           ; 6       ;
; ddlctrlr:inst|CHECK_ANALOG_READOUT                                                                                                                                                                                                                  ; 6       ;
; ddlctrlr:inst|BLOCK_READ_WAIT1                                                                                                                                                                                                                      ; 6       ;
; ddlctrlr:inst|BUSY_RESET_STATE2                                                                                                                                                                                                                     ; 6       ;
; ddlctrlr:inst|ZERO_SUPP_ON_9                                                                                                                                                                                                                        ; 6       ;
; ddlctrlr:inst|CLEAR_BUSY_STATE                                                                                                                                                                                                                      ; 6       ;
; ddlctrlr:inst|DATA_CONF                                                                                                                                                                                                                             ; 6       ;
; ddlctrlr:inst|CLMN_READ_STATUS                                                                                                                                                                                                                      ; 6       ;
; ddlctrlr:inst|CLMN_READ_STATUS_1                                                                                                                                                                                                                    ; 6       ;
; ddlctrlr:inst|LOOP_DATA                                                                                                                                                                                                                             ; 6       ;
; ddlctrlr:inst|OPEN_DATA_1                                                                                                                                                                                                                           ; 6       ;
; ddlctrlr:inst|STATUS_READ1                                                                                                                                                                                                                          ; 6       ;
; ddlctrlr:inst|STATEWR_1                                                                                                                                                                                                                             ; 6       ;
; ddlctrlr:inst|STATEWR_2                                                                                                                                                                                                                             ; 6       ;
; ddlctrlr:inst|LOC_ZERO_SUPP_ON_2                                                                                                                                                                                                                    ; 6       ;
; ddlctrlr:inst|SEL_SEG_1b                                                                                                                                                                                                                            ; 6       ;
; ddlctrlr:inst|SEL_SEG_1c                                                                                                                                                                                                                            ; 6       ;
; ddlctrlr:inst|LOC_ZERO_SUPP_ON_6                                                                                                                                                                                                                    ; 6       ;
; ddlctrlr:inst|SEL_SEG_1d                                                                                                                                                                                                                            ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_8di:auto_generated|cout_actual                ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|run                                                                                                                                                                            ; 5       ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~1                                                                                                                                                                                      ; 5       ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~0                                                                                                                                                                                      ; 5       ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                        ; 5       ;
; sld_hub:sld_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                  ; 5       ;
; fbCTRLn~0                                                                                                                                                                                                                                           ; 5       ;
; fbD~15                                                                                                                                                                                                                                              ; 5       ;
; fbD~14                                                                                                                                                                                                                                              ; 5       ;
; fbD~13                                                                                                                                                                                                                                              ; 5       ;
; fbD~12                                                                                                                                                                                                                                              ; 5       ;
; fbD~11                                                                                                                                                                                                                                              ; 5       ;
; TTC_COMMUNICATION:inst13|IDLE_DECODER                                                                                                                                                                                                               ; 5       ;
; TTC_COMMUNICATION:inst13|_~1                                                                                                                                                                                                                        ; 5       ;
; TTC_COMMUNICATION:inst13|L0_FLAG_DELAY5~0                                                                                                                                                                                                           ; 5       ;
; TTC_COMMUNICATION:inst13|TRIGGER_DISCRIMINATION                                                                                                                                                                                                     ; 5       ;
; ddlctrlr:inst|RESET_SEQ_ERROR_FLAG                                                                                                                                                                                                                  ; 5       ;
; ddlctrlr:inst|ERROR_BIT_ENA                                                                                                                                                                                                                         ; 5       ;
; header:inst15|HEADER_WRD0                                                                                                                                                                                                                           ; 5       ;
; ddlctrlr:inst|fbDtri[21]~0                                                                                                                                                                                                                          ; 5       ;
; TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[7]                                                                                                                                                                                                         ; 5       ;
; TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[6]                                                                                                                                                                                                         ; 5       ;
; TTC_COMMUNICATION:inst13|L2a_SEND_3                                                                                                                                                                                                                 ; 5       ;
; TTC_COMMUNICATION:inst13|L1_TIME_VIOLATION                                                                                                                                                                                                          ; 5       ;
; TTC_COMMUNICATION:inst13|L0_MISSING                                                                                                                                                                                                                 ; 5       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_VIOLATION                                                                                                                                                                                                       ; 5       ;
; DDL_SOFT_RESET_MODULE:inst7|IDLE                                                                                                                                                                                                                    ; 5       ;
; ddlctrlr:inst|FE_REG[22]                                                                                                                                                                                                                            ; 5       ;
; TTC_COMMUNICATION:inst13|L2_MISSING_2                                                                                                                                                                                                               ; 5       ;
; inst21~1                                                                                                                                                                                                                                            ; 5       ;
; TTC_COMMUNICATION:inst13|L2_MISSING_3                                                                                                                                                                                                               ; 5       ;
; ddlctrlr:inst|ZERO_SUPP_ON_SR                                                                                                                                                                                                                       ; 5       ;
; ddlctrlr:inst|READ_STATUS                                                                                                                                                                                                                           ; 5       ;
; inst64                                                                                                                                                                                                                                              ; 5       ;
; AUTO_RESET_MODULE:inst54|AUTO_RESETn                                                                                                                                                                                                                ; 5       ;
; ddlctrlr:inst|FE_REG[28]                                                                                                                                                                                                                            ; 5       ;
; ddlctrlr:inst|COLUMN_NMBER[1]                                                                                                                                                                                                                       ; 5       ;
; ddlctrlr:inst|ZERO_SUPP_COLUMN[3]                                                                                                                                                                                                                   ; 5       ;
; ddlctrlr:inst|IDLE_LOCAL~3                                                                                                                                                                                                                          ; 5       ;
; ddlctrlr:inst|FIFO_CLK~19                                                                                                                                                                                                                           ; 5       ;
; L0_TO_COLUMN_GEN:inst74|L0_UP_2                                                                                                                                                                                                                     ; 5       ;
; L0_TO_COLUMN_GEN:inst74|L0_UP_1                                                                                                                                                                                                                     ; 5       ;
; ddlctrlr:inst|WAIT_STATE1                                                                                                                                                                                                                           ; 5       ;
; ddlctrlr:inst|READ_BEN_WAIT                                                                                                                                                                                                                         ; 5       ;
; ddlctrlr:inst|ZERO_SUPP_ON_8                                                                                                                                                                                                                        ; 5       ;
; ddlctrlr:inst|ZERO_SUPP_ON_4                                                                                                                                                                                                                        ; 5       ;
; ddlctrlr:inst|SEG_SEL_ANTONIO_2                                                                                                                                                                                                                     ; 5       ;
; ddlctrlr:inst|READ_L2A_WAITING                                                                                                                                                                                                                      ; 5       ;
; ddlctrlr:inst|ZERO_SUPP_ON_7                                                                                                                                                                                                                        ; 5       ;
; ddlctrlr:inst|READ_DIR_WAIT                                                                                                                                                                                                                         ; 5       ;
; ddlctrlr:inst|DATA_CONF2                                                                                                                                                                                                                            ; 5       ;
; ddlctrlr:inst|DATA_CONF1                                                                                                                                                                                                                            ; 5       ;
; ddlctrlr:inst|DATA_WR1                                                                                                                                                                                                                              ; 5       ;
; ddlctrlr:inst|LOC_ZERO_SUPP_ON_1                                                                                                                                                                                                                    ; 5       ;
; ddlctrlr:inst|LOC_ZERO_SUPP_ON_3                                                                                                                                                                                                                    ; 5       ;
; ddlctrlr:inst|SEL_SEG_1a                                                                                                                                                                                                                            ; 5       ;
; ddlctrlr:inst|END_SEL_SEG                                                                                                                                                                                                                           ; 5       ;
; ddlctrlr:inst|STATE_CHANGE1                                                                                                                                                                                                                         ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                         ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~0                                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_7di:auto_generated|safe_q[0]   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~45                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~41                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~37                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~33                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~29                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~25                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~21                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~17                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~13                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~9                                                                                                                              ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~5                                                                                                                              ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~1                                                                                                                              ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[12]                                                                                                                         ; 4       ;
; sld_hub:sld_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                           ; 4       ;
; sld_hub:sld_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                ; 4       ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~1                                                                                                                                                                                           ; 4       ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                           ; 4       ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                             ; 4       ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                             ; 4       ;
; sld_hub:sld_hub_inst|irf_reg[1][6]                                                                                                                                                                                                                  ; 4       ;
; sld_hub:sld_hub_inst|irf_reg[1][5]                                                                                                                                                                                                                  ; 4       ;
; sld_hub:sld_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                  ; 4       ;
; fbD~23                                                                                                                                                                                                                                              ; 4       ;
; fbD~22                                                                                                                                                                                                                                              ; 4       ;
; fbD~21                                                                                                                                                                                                                                              ; 4       ;
; fbD~20                                                                                                                                                                                                                                              ; 4       ;
; fbD~10                                                                                                                                                                                                                                              ; 4       ;
; TTC_COMMUNICATION:inst13|L2r_HEADER_1                                                                                                                                                                                                               ; 4       ;
; TTC_COMMUNICATION:inst13|SEND_L2                                                                                                                                                                                                                    ; 4       ;
; header:inst15|fbDtri[0]~75                                                                                                                                                                                                                          ; 4       ;
; header:inst15|NOSTRA_WRD0                                                                                                                                                                                                                           ; 4       ;
; header:inst15|HEADER_WRD7                                                                                                                                                                                                                           ; 4       ;
; L0_DELAY:inst68|END_STATE                                                                                                                                                                                                                           ; 4       ;
; L0_DELAY:inst68|IDLE                                                                                                                                                                                                                                ; 4       ;
; TTC_COMMUNICATION:inst13|QB[2]~1                                                                                                                                                                                                                    ; 4       ;
; TTC_COMMUNICATION:inst13|op_5~5                                                                                                                                                                                                                     ; 4       ;
; TTC_COMMUNICATION:inst13|op_7~5                                                                                                                                                                                                                     ; 4       ;
; TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[0]                                                                                                                                                                                                         ; 4       ;
; TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[4]                                                                                                                                                                                                         ; 4       ;
; TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[5]                                                                                                                                                                                                         ; 4       ;
; ddlctrlr:inst|L1A_LATENCY[1]                                                                                                                                                                                                                        ; 4       ;
; ddlctrlr:inst|L1A_LATENCY[7]                                                                                                                                                                                                                        ; 4       ;
; TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[8]                                                                                                                                                                                                         ; 4       ;
; inst56                                                                                                                                                                                                                                              ; 4       ;
; TTC_COMMUNICATION:inst13|op_16~4                                                                                                                                                                                                                    ; 4       ;
; TTC_COMMUNICATION:inst13|op_14~1                                                                                                                                                                                                                    ; 4       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[14]                                                                                                                                                                                                     ; 4       ;
; TTC_COMMUNICATION:inst13|L2r_FLAG                                                                                                                                                                                                                   ; 4       ;
; TTC_COMMUNICATION:inst13|ERROR_BIT_0                                                                                                                                                                                                                ; 4       ;
; TTC_COMMUNICATION:inst13|ERROR_BIT_9                                                                                                                                                                                                                ; 4       ;
; TTC_COMMUNICATION:inst13|ERROR_BIT_10                                                                                                                                                                                                               ; 4       ;
; TTC_COMMUNICATION:inst13|L2a_SEND_1a                                                                                                                                                                                                                ; 4       ;
; TTC_COMMUNICATION:inst13|L0_L1_MISSING                                                                                                                                                                                                              ; 4       ;
; inst34                                                                                                                                                                                                                                              ; 4       ;
; DDL_SOFT_RESET_MODULE:inst7|FINAL_STATE                                                                                                                                                                                                             ; 4       ;
; DDL_SOFT_RESET_MODULE:inst7|LOAD_RESET_LENGHT_REG1                                                                                                                                                                                                  ; 4       ;
; ddlctrlr:inst|ANALOG_READOUT_SR                                                                                                                                                                                                                     ; 4       ;
; ddlctrlr:inst|CLEAR_COMMAND~0                                                                                                                                                                                                                       ; 4       ;
; ddlctrlr:inst|EOBTR~1                                                                                                                                                                                                                               ; 4       ;
; ddlctrlr:inst|WAIT_CLEAR_BUSY[0]                                                                                                                                                                                                                    ; 4       ;
; ddlctrlr:inst|ZERO_SUPP_COLUMN_ENA                                                                                                                                                                                                                  ; 4       ;
; ddlctrlr:inst|ZERO_SUPP_COLUMN[3]~0                                                                                                                                                                                                                 ; 4       ;
; ddlctrlr:inst|COLUMN_NMBER[3]~0                                                                                                                                                                                                                     ; 4       ;
; TTC_COMMUNICATION:inst13|L1_TIMEOUT_REJECT_1                                                                                                                                                                                                        ; 4       ;
; TTC_COMMUNICATION:inst13|L2r_SEND_2a                                                                                                                                                                                                                ; 4       ;
; TTC_COMMUNICATION:inst13|L2r_SEND_4a                                                                                                                                                                                                                ; 4       ;
; TTC_COMMUNICATION:inst13|L2r_SEND_3a                                                                                                                                                                                                                ; 4       ;
; ddlctrlr:inst|IDLE_RCB~4                                                                                                                                                                                                                            ; 4       ;
; ddlctrlr:inst|FE_REG[29]                                                                                                                                                                                                                            ; 4       ;
; ddlctrlr:inst|FE_REG[30]                                                                                                                                                                                                                            ; 4       ;
; ddlctrlr:inst|FE_REG[25]                                                                                                                                                                                                                            ; 4       ;
; ddlctrlr:inst|COLUMN_NMBER[2]                                                                                                                                                                                                                       ; 4       ;
; ddlctrlr:inst|FE_REG[26]                                                                                                                                                                                                                            ; 4       ;
; ddlctrlr:inst|DATABUS_ADD[7]~145                                                                                                                                                                                                                    ; 4       ;
; ddlctrlr:inst|DATABUS_ADD[7]~144                                                                                                                                                                                                                    ; 4       ;
; ddlctrlr:inst|LOCAL_STATE[4]~1                                                                                                                                                                                                                      ; 4       ;
; ddlctrlr:inst|FE_REG[27]                                                                                                                                                                                                                            ; 4       ;
; ddlctrlr:inst|LOC_CSn~54                                                                                                                                                                                                                            ; 4       ;
; ddlctrlr:inst|LOC_CSn~53                                                                                                                                                                                                                            ; 4       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[6]                                                                                                                             ; 4       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[7]                                                                                                                             ; 4       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[5]                                                                                                                             ; 4       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[9]                                                                                                                             ; 4       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[8]                                                                                                                             ; 4       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[3]                                                                                                                             ; 4       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[4]                                                                                                                             ; 4       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[2]                                                                                                                             ; 4       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[0]                                                                                                                             ; 4       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[1]                                                                                                                             ; 4       ;
; ddlctrlr:inst|SEND_END                                                                                                                                                                                                                              ; 4       ;
; SA[7]                                                                                                                                                                                                                                               ; 3       ;
; L0_EXT_LVDS                                                                                                                                                                                                                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~0                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal3~0                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_ivi:auto_generated|safe_q[0]                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]                                                                                                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_8di:auto_generated|safe_q[2]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_8di:auto_generated|safe_q[3]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_8di:auto_generated|safe_q[0]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_8di:auto_generated|safe_q[1]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_8di:auto_generated|safe_q[4]                  ; 3       ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                           ; 3       ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                      ; 3       ;
; sld_hub:sld_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                                 ; 3       ;
; sld_hub:sld_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                                 ; 3       ;
; sld_hub:sld_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                                 ; 3       ;
; sld_hub:sld_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                 ; 3       ;
; sld_hub:sld_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                            ; 3       ;
; sld_hub:sld_hub_inst|irsr_reg[7]                                                                                                                                                                                                                    ; 3       ;
; sld_hub:sld_hub_inst|irsr_reg[6]                                                                                                                                                                                                                    ; 3       ;
; sld_hub:sld_hub_inst|irsr_reg[5]                                                                                                                                                                                                                    ; 3       ;
; sld_hub:sld_hub_inst|irsr_reg[4]                                                                                                                                                                                                                    ; 3       ;
; sld_hub:sld_hub_inst|irsr_reg[0]~0                                                                                                                                                                                                                  ; 3       ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                            ; 3       ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                             ; 3       ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                             ; 3       ;
; TTC_COMMUNICATION:inst13|L2a_WORD3_WAIT                                                                                                                                                                                                             ; 3       ;
; TTC_COMMUNICATION:inst13|L2a_WORD4_WAIT                                                                                                                                                                                                             ; 3       ;
; TTC_COMMUNICATION:inst13|L2a_WORD8_WAIT                                                                                                                                                                                                             ; 3       ;
; TTC_COMMUNICATION:inst13|L2r_HEADER_2                                                                                                                                                                                                               ; 3       ;
; TTC_COMMUNICATION:inst13|L2a_WORD6_WAIT                                                                                                                                                                                                             ; 3       ;
; TTC_COMMUNICATION:inst13|L2a_WORD7_WAIT                                                                                                                                                                                                             ; 3       ;
; TTC_COMMUNICATION:inst13|L2a_WORD5_WAIT                                                                                                                                                                                                             ; 3       ;
; TTC_COMMUNICATION:inst13|L2a_WORD2_WAIT                                                                                                                                                                                                             ; 3       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|rd_ptr_lsb                                                                                                                                                   ; 3       ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[0]                                                                                                                                                                                                               ; 3       ;
; header:inst15|NOSTRA_WRD4                                                                                                                                                                                                                           ; 3       ;
; inst24                                                                                                                                                                                                                                              ; 3       ;
; TTC_COMMUNICATION:inst13|ERROR_BIT_13                                                                                                                                                                                                               ; 3       ;
; ddlctrlr:inst|FE_REG[12]                                                                                                                                                                                                                            ; 3       ;
; ddlctrlr:inst|FE_REG[13]                                                                                                                                                                                                                            ; 3       ;
; ddlctrlr:inst|FE_REG[15]                                                                                                                                                                                                                            ; 3       ;
; ddlctrlr:inst|FE_REG[14]                                                                                                                                                                                                                            ; 3       ;
; L0_DELAY:inst68|COUNTER[0]                                                                                                                                                                                                                          ; 3       ;
; TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[1]                                                                                                                                                                                                         ; 3       ;
; TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[2]                                                                                                                                                                                                         ; 3       ;
; TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[3]                                                                                                                                                                                                         ; 3       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[0]                                                                                                                                                                                                      ; 3       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[15]                                                                                                                                                                                                     ; 3       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[12]                                                                                                                                                                                                     ; 3       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[13]                                                                                                                                                                                                     ; 3       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[10]                                                                                                                                                                                                     ; 3       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[11]                                                                                                                                                                                                     ; 3       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[7]                                                                                                                                                                                                      ; 3       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[8]                                                                                                                                                                                                      ; 3       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[9]                                                                                                                                                                                                      ; 3       ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER~12                                                                                                                                                                                                     ; 3       ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER~9                                                                                                                                                                                                      ; 3       ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER~6                                                                                                                                                                                                      ; 3       ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER~2                                                                                                                                                                                                      ; 3       ;
; DDL_SOFT_RESET_MODULE:inst7|IDLE~0                                                                                                                                                                                                                  ; 3       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]                                                                                                                                                                                                        ; 3       ;
; ddlctrlr:inst|READ_L2A_WAITING~0                                                                                                                                                                                                                    ; 3       ;
; TTC_COMMUNICATION:inst13|SEQ_ERROR_FLAG                                                                                                                                                                                                             ; 3       ;
; ddlctrlr:inst|WRITE_fbTEN_pulse                                                                                                                                                                                                                     ; 3       ;
; ddlctrlr:inst|DISABLE_L2~0                                                                                                                                                                                                                          ; 3       ;
; ddlctrlr:inst|FESTRD~0                                                                                                                                                                                                                              ; 3       ;
; ddlctrlr:inst|_~23                                                                                                                                                                                                                                  ; 3       ;
; ddlctrlr:inst|_~20                                                                                                                                                                                                                                  ; 3       ;
; ddlctrlr:inst|WAIT_CLEAR_BUSY[1]                                                                                                                                                                                                                    ; 3       ;
; ddlctrlr:inst|LOCAL_STATE[2]~2                                                                                                                                                                                                                      ; 3       ;
; ddlctrlr:inst|IDLE_RCB~15                                                                                                                                                                                                                           ; 3       ;
; L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[0]                                                                                                                                                                                                             ; 3       ;
; L0_TO_COLUMN_GEN:inst74|IDLE                                                                                                                                                                                                                        ; 3       ;
; L0_TO_COLUMN_GEN:inst74|FINAL_STATE_1                                                                                                                                                                                                               ; 3       ;
; TTC_COMMUNICATION:inst13|L2r_SEND_2                                                                                                                                                                                                                 ; 3       ;
; TTC_COMMUNICATION:inst13|L2r_SEND_3                                                                                                                                                                                                                 ; 3       ;
; ddlctrlr:inst|FECTRL$wire~0                                                                                                                                                                                                                         ; 3       ;
; ddlctrlr:inst|CMD_DEC_REG[5]                                                                                                                                                                                                                        ; 3       ;
; ddlctrlr:inst|IDLE_LOCAL~19                                                                                                                                                                                                                         ; 3       ;
; ddlctrlr:inst|IDLE_LOCAL~10                                                                                                                                                                                                                         ; 3       ;
; ddlctrlr:inst|IDLE_LOCAL~9                                                                                                                                                                                                                          ; 3       ;
; ddlctrlr:inst|IDLE_LOCAL~7                                                                                                                                                                                                                          ; 3       ;
; ddlctrlr:inst|WORD_NMBER_COMP[0]                                                                                                                                                                                                                    ; 3       ;
; ddlctrlr:inst|MAIN_STATE[5]                                                                                                                                                                                                                         ; 3       ;
; ddlctrlr:inst|MAIN_STATE[4]                                                                                                                                                                                                                         ; 3       ;
; ddlctrlr:inst|SIU_TRI_ctrl~5                                                                                                                                                                                                                        ; 3       ;
; ddlctrlr:inst|RESET_SEQ_ERROR_FLAG~2                                                                                                                                                                                                                ; 3       ;
; ddlctrlr:inst|MAIN_STATE[3]                                                                                                                                                                                                                         ; 3       ;
; ddlctrlr:inst|MAIN_STATE[2]                                                                                                                                                                                                                         ; 3       ;
; ddlctrlr:inst|MAIN_STATE[1]                                                                                                                                                                                                                         ; 3       ;
; ddlctrlr:inst|IDLE_RCB~9                                                                                                                                                                                                                            ; 3       ;
; ddlctrlr:inst|IDLE_RCB~8                                                                                                                                                                                                                            ; 3       ;
; ddlctrlr:inst|MAIN_STATE[0]                                                                                                                                                                                                                         ; 3       ;
; ddlctrlr:inst|IDLE_RCB~7                                                                                                                                                                                                                            ; 3       ;
; ddlctrlr:inst|IDLE_RCB~3                                                                                                                                                                                                                            ; 3       ;
; ddlctrlr:inst|IDLE_RCB~1                                                                                                                                                                                                                            ; 3       ;
; ddlctrlr:inst|IDLE_LOCAL~5                                                                                                                                                                                                                          ; 3       ;
; ddlctrlr:inst|IDLE_LOCAL~4                                                                                                                                                                                                                          ; 3       ;
; ddlctrlr:inst|COLUMN_NMBER[3]                                                                                                                                                                                                                       ; 3       ;
; ddlctrlr:inst|LOC_Rn/W~1                                                                                                                                                                                                                            ; 3       ;
; ddlctrlr:inst|fo_BSYn~4                                                                                                                                                                                                                             ; 3       ;
; ddlctrlr:inst|fo_BSYn~3                                                                                                                                                                                                                             ; 3       ;
; ddlctrlr:inst|fo_BSYn~2                                                                                                                                                                                                                             ; 3       ;
; ddlctrlr:inst|fo_BSYn~1                                                                                                                                                                                                                             ; 3       ;
; inst29                                                                                                                                                                                                                                              ; 3       ;
; inst16                                                                                                                                                                                                                                              ; 3       ;
; LED_COUNTER:inst58|lpm_counter:lpm_counter_component|cntr_c8j:auto_generated|safe_q[21]                                                                                                                                                             ; 3       ;
; TTC_READY                                                                                                                                                                                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[11]                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[10]                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[9]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[8]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[7]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[6]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[4]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[3]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[3]                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_in_reg                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[2]                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[16]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[17]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[15]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[5]                                                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[19]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[20]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[18]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[6]                                                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[13]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[12]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[4]                                                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[10]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[11]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[9]          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[3]                                                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[7]          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[8]          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[6]          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[2]                                                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[4]          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[3]          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[1]                                                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[34]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[35]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[33]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[11]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[37]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[38]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[36]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[12]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[31]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[30]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[10]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[28]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[27]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[9]                                                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[25]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[24]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[8]                                                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[22]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[21]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[7]                                                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[1]          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0]          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[0]                                                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[124]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[125]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[123]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[41]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[127]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[128]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[126]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[42]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[121]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[122]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[120]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[40]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[118]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[119]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[117]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[39]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[115]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[116]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[114]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[38]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[112]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[113]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[111]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[37]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[142]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[143]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[141]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[47]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[139]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[140]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[138]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[46]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[136]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[137]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[135]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[45]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[133]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[134]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[132]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[44]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[130]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[131]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[129]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[43]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[106]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[107]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[105]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[35]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[109]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[110]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[108]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[36]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[103]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[104]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[102]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[34]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[100]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[101]        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[99]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[33]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[97]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[98]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[96]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[94]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[95]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[93]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[31]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[88]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[89]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[87]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[29]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[91]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[92]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[90]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[30]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[85]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[86]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[84]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[28]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[82]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[83]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[81]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[27]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[79]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[80]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[78]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[26]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[76]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[77]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[75]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[25]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[70]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[71]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[69]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[23]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[73]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[74]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[72]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[24]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[67]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[68]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[66]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[22]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[64]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[65]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[63]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[21]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[61]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[62]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[60]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[20]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[58]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[59]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[57]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[19]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[52]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[53]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[51]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[17]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[55]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[56]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[54]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[18]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[49]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[50]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[48]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[16]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[46]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[47]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[45]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[15]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[43]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[44]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[42]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[14]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[40]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[39]         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[13]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|regoutff                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trig_mod_match_out                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[1]                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:segment_shift_var                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|segment_wrapped_delayed                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[3]                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[4]                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[5]                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[6]                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[7]                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[8]                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[9]                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[10]                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[11]                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[2]                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|base_address~0                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|done~0                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~3                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~2                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~1                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~0                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[12]                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|state_status[2]~0                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[1]                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|bypass_reg_out                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_7di:auto_generated|safe_q[4]   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_7di:auto_generated|safe_q[5]   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_7di:auto_generated|safe_q[3]   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_7di:auto_generated|safe_q[2]   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_7di:auto_generated|safe_q[1]   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[11]                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10]                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9]                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[8]                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[7]                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                                                     ; 2       ;
; sld_hub:sld_hub_inst|Equal6~1                                                                                                                                                                                                                       ; 2       ;
; sld_hub:sld_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                                 ; 2       ;
; sld_hub:sld_hub_inst|Equal0~0                                                                                                                                                                                                                       ; 2       ;
; sld_hub:sld_hub_inst|jtag_ir_reg[8]                                                                                                                                                                                                                 ; 2       ;
; sld_hub:sld_hub_inst|jtag_ir_reg[9]                                                                                                                                                                                                                 ; 2       ;
; sld_hub:sld_hub_inst|jtag_ir_reg[7]                                                                                                                                                                                                                 ; 2       ;
; sld_hub:sld_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                                 ; 2       ;
; sld_hub:sld_hub_inst|jtag_ir_reg[5]                                                                                                                                                                                                                 ; 2       ;
; sld_hub:sld_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                                ; 2       ;
; sld_hub:sld_hub_inst|node_ena_proc~0                                                                                                                                                                                                                ; 2       ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][3]~0                                                                                                                                                                                                         ; 2       ;
; sld_hub:sld_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                 ; 2       ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                            ; 2       ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                            ; 2       ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                            ; 2       ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                             ; 2       ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                             ; 2       ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                                                        ; 2       ;
; sld_hub:sld_hub_inst|tdo                                                                                                                                                                                                                            ; 2       ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                           ; 2       ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                           ; 2       ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                            ; 2       ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                             ; 2       ;
; TTC_COMMUNICATION:inst13|DECODER_SM~29                                                                                                                                                                                                              ; 2       ;
; TTC_COMMUNICATION:inst13|DECODER_SM~27                                                                                                                                                                                                              ; 2       ;
; TTC_COMMUNICATION:inst13|DECODER_SM~25                                                                                                                                                                                                              ; 2       ;
; TTC_COMMUNICATION:inst13|DECODER_SM~23                                                                                                                                                                                                              ; 2       ;
; TTC_COMMUNICATION:inst13|QA[3]~2                                                                                                                                                                                                                    ; 2       ;
; TTC_COMMUNICATION:inst13|DECODER_SM~20                                                                                                                                                                                                              ; 2       ;
; TTC_COMMUNICATION:inst13|DECODER_SM~18                                                                                                                                                                                                              ; 2       ;
; TTC_COMMUNICATION:inst13|QA[1]~0                                                                                                                                                                                                                    ; 2       ;
; TTC_COMMUNICATION:inst13|IDLE_DECODER~5                                                                                                                                                                                                             ; 2       ;
; TTC_COMMUNICATION:inst13|IDLE_DECODER~4                                                                                                                                                                                                             ; 2       ;
; ddlctrlr:inst|$00002                                                                                                                                                                                                                                ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|_~9                                                                                                                                                                                                                     ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|_~8                                                                                                                                                                                                                     ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|FE_REG[26]                                                                                                                                                                                                              ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|_~7                                                                                                                                                                                                                     ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|FE_REG[19]                                                                                                                                                                                                              ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|FE_REG[18]                                                                                                                                                                                                              ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|FE_REG[17]                                                                                                                                                                                                              ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|FE_REG[16]                                                                                                                                                                                                              ; 2       ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[1]                                                                                                                                                                                                               ; 2       ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[2]                                                                                                                                                                                                               ; 2       ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[3]                                                                                                                                                                                                               ; 2       ;
; ddlctrlr:inst|fbDtri[8]~17                                                                                                                                                                                                                          ; 2       ;
; header:inst15|IDLE~6                                                                                                                                                                                                                                ; 2       ;
; header:inst15|IDLE~3                                                                                                                                                                                                                                ; 2       ;
; ddlctrlr:inst|CDH_NEW_ENA                                                                                                                                                                                                                           ; 2       ;
; ddlctrlr:inst|RESET_SEQ_ERROR_FLAG~4                                                                                                                                                                                                                ; 2       ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[10]                                                                                                                                                                                                              ; 2       ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[11]                                                                                                                                                                                                              ; 2       ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[9]                                                                                                                                                                                                               ; 2       ;
; ddlctrlr:inst|SIU_TRI_ctrl~13                                                                                                                                                                                                                       ; 2       ;
; ddlctrlr:inst|SIU_TRI_ctrl~12                                                                                                                                                                                                                       ; 2       ;
; ddlctrlr:inst|SIU_TRI_ctrl~11                                                                                                                                                                                                                       ; 2       ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[7]                                                                                                                                                                                                               ; 2       ;
; ddlctrlr:inst|RCB_STATUS[3]                                                                                                                                                                                                                         ; 2       ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[8]                                                                                                                                                                                                               ; 2       ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[6]                                                                                                                                                                                                               ; 2       ;
; ddlctrlr:inst|RCB_STATUS[2]                                                                                                                                                                                                                         ; 2       ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[4]                                                                                                                                                                                                               ; 2       ;
; ddlctrlr:inst|RCB_STATUS[0]                                                                                                                                                                                                                         ; 2       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|usedw_will_be_1~0                                                                                                                                            ; 2       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|_~4                                                                                                                                                          ; 2       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|usedw_is_0_dff                                                                                                                                               ; 2       ;
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|usedw_is_1_dff                                                                                                                                               ; 2       ;
; header:inst15|IDLE~0                                                                                                                                                                                                                                ; 2       ;
; ddlctrlr:inst|SEGMENT_WORD_COUNTER[5]                                                                                                                                                                                                               ; 2       ;
; ddlctrlr:inst|RCB_STATUS[1]                                                                                                                                                                                                                         ; 2       ;
; ddlctrlr:inst|FE_REG[18]                                                                                                                                                                                                                            ; 2       ;
; ddlctrlr:inst|FE_REG[19]                                                                                                                                                                                                                            ; 2       ;
; ddlctrlr:inst|FE_REG[17]                                                                                                                                                                                                                            ; 2       ;
; ddlctrlr:inst|FE_REG[16]                                                                                                                                                                                                                            ; 2       ;
; L0_DELAY:inst68|_~0                                                                                                                                                                                                                                 ; 2       ;
; L0_DELAY:inst68|COUNTER[1]                                                                                                                                                                                                                          ; 2       ;
; L0_DELAY:inst68|COUNTER[3]                                                                                                                                                                                                                          ; 2       ;
; TTC_COMMUNICATION:inst13|op_5~4                                                                                                                                                                                                                     ; 2       ;
; TTC_COMMUNICATION:inst13|op_5~3                                                                                                                                                                                                                     ; 2       ;
; TTC_COMMUNICATION:inst13|op_5~1                                                                                                                                                                                                                     ; 2       ;
; ddlctrlr:inst|L1A_LATENCY[0]                                                                                                                                                                                                                        ; 2       ;
; ddlctrlr:inst|L1A_LATENCY[2]                                                                                                                                                                                                                        ; 2       ;
; ddlctrlr:inst|L1A_LATENCY[3]                                                                                                                                                                                                                        ; 2       ;
; ddlctrlr:inst|L1A_LATENCY[4]                                                                                                                                                                                                                        ; 2       ;
; ddlctrlr:inst|L1A_LATENCY[5]                                                                                                                                                                                                                        ; 2       ;
; ddlctrlr:inst|L1A_LATENCY[6]                                                                                                                                                                                                                        ; 2       ;
; TTC_COMMUNICATION:inst13|SEQ_CONTROLLER_SM~27                                                                                                                                                                                                       ; 2       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[6]                                                                                                                                                                                                      ; 2       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[3]                                                                                                                                                                                                      ; 2       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[4]                                                                                                                                                                                                      ; 2       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[2]                                                                                                                                                                                                      ; 2       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[1]                                                                                                                                                                                                      ; 2       ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[5]                                                                                                                                                                                                      ; 2       ;
; ddlctrlr:inst|DDL_SOFT_BUSY_RESET                                                                                                                                                                                                                   ; 2       ;
; TTC_COMMUNICATION:inst13|_~0                                                                                                                                                                                                                        ; 2       ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER~8                                                                                                                                                                                                      ; 2       ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER~7                                                                                                                                                                                                      ; 2       ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER~1                                                                                                                                                                                                      ; 2       ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER~0                                                                                                                                                                                                      ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|_~6                                                                                                                                                                                                                     ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[20]                                                                                                                                                                                                       ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[21]                                                                                                                                                                                                       ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[19]                                                                                                                                                                                                       ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[18]                                                                                                                                                                                                       ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[26]                                                                                                                                                                                                       ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[17]                                                                                                                                                                                                       ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[16]                                                                                                                                                                                                       ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[15]                                                                                                                                                                                                       ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[14]                                                                                                                                                                                                       ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[25]                                                                                                                                                                                                       ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[13]                                                                                                                                                                                                       ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[12]                                                                                                                                                                                                       ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[11]                                                                                                                                                                                                       ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[10]                                                                                                                                                                                                       ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[24]                                                                                                                                                                                                       ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[9]                                                                                                                                                                                                        ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[8]                                                                                                                                                                                                        ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[7]                                                                                                                                                                                                        ; 2       ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[6]                                                                                                                                                                                                        ; 2       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                           ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 0     ; 8    ; 0      ; None ; M4K_X8_Y12, M4K_X8_Y9, M4K_X8_Y5, M4K_X8_Y6, M4K_X8_Y8, M4K_X8_Y11, M4K_X8_Y10, M4K_X8_Y7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jo14:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 4096         ; 48           ; 4096         ; 48           ; yes                    ; no                      ; yes                    ; no                      ; 196608 ; 4096                        ; 48                          ; 4096                        ; 48                          ; 196608              ; 0     ; 48   ; 0      ; None ; M4K_X20_Y5, M4K_X20_Y17, M4K_X20_Y13, M4K_X32_Y19, M4K_X20_Y7, M4K_X32_Y17, M4K_X32_Y23, M4K_X20_Y14, M4K_X8_Y15, M4K_X8_Y17, M4K_X20_Y12, M4K_X8_Y21, M4K_X20_Y19, M4K_X8_Y19, M4K_X32_Y22, M4K_X32_Y20, M4K_X32_Y12, M4K_X32_Y21, M4K_X32_Y7, M4K_X32_Y16, M4K_X32_Y9, M4K_X32_Y13, M4K_X32_Y10, M4K_X20_Y6, M4K_X32_Y11, M4K_X32_Y18, M4K_X32_Y6, M4K_X32_Y8, M4K_X32_Y14, M4K_X32_Y15, M4K_X20_Y10, M4K_X20_Y16, M4K_X20_Y23, M4K_X20_Y20, M4K_X8_Y23, M4K_X20_Y11, M4K_X8_Y20, M4K_X8_Y22, M4K_X20_Y21, M4K_X20_Y18, M4K_X8_Y14, M4K_X8_Y16, M4K_X8_Y18, M4K_X20_Y8, M4K_X20_Y15, M4K_X20_Y9, M4K_X8_Y13, M4K_X20_Y22 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------------------+
; Interconnect Usage Summary                                         ;
+-------------------------------------------+------------------------+
; Interconnect Resource Type                ; Usage                  ;
+-------------------------------------------+------------------------+
; Block interconnects                       ; 3,984 / 51,960 ( 8 % ) ;
; C16 interconnects                         ; 14 / 1,680 ( < 1 % )   ;
; C4 interconnects                          ; 1,838 / 38,400 ( 5 % ) ;
; DPA clocks                                ; 0 / 4 ( 0 % )          ;
; DQS bus muxes                             ; 0 / 18 ( 0 % )         ;
; DQS-18 I/O buses                          ; 0 / 4 ( 0 % )          ;
; DQS-4 I/O buses                           ; 0 / 18 ( 0 % )         ;
; DQS-9 I/O buses                           ; 0 / 8 ( 0 % )          ;
; Differential I/O clocks                   ; 0 / 32 ( 0 % )         ;
; Direct links                              ; 528 / 51,960 ( 1 % )   ;
; Global clocks                             ; 14 / 16 ( 88 % )       ;
; Local interconnects                       ; 1,157 / 12,480 ( 9 % ) ;
; NDQS bus muxes                            ; 0 / 18 ( 0 % )         ;
; NDQS-18 I/O buses                         ; 0 / 4 ( 0 % )          ;
; NDQS-4 I/O buses                          ; 0 / 18 ( 0 % )         ;
; NDQS-9 I/O buses                          ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver load enables  ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver synch. clocks ; 0 / 8 ( 0 % )          ;
; R24 interconnects                         ; 32 / 1,664 ( 2 % )     ;
; R24/C16 interconnect drivers              ; 15 / 4,160 ( < 1 % )   ;
; R4 interconnects                          ; 3,064 / 59,488 ( 5 % ) ;
; Regional clocks                           ; 0 / 32 ( 0 % )         ;
+-------------------------------------------+------------------------+


+------------------------------------------------------------------+
; LAB Logic Elements                                               ;
+----------------------------------+-------------------------------+
; Number of ALMs  (Average = 6.97) ; Number of LABs  (Total = 179) ;
+----------------------------------+-------------------------------+
; 1                                ; 8                             ;
; 2                                ; 3                             ;
; 3                                ; 12                            ;
; 4                                ; 2                             ;
; 5                                ; 7                             ;
; 6                                ; 7                             ;
; 7                                ; 7                             ;
; 8                                ; 133                           ;
+----------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.22) ; Number of LABs  (Total = 179) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 95                            ;
; 1 Clock                            ; 127                           ;
; 1 Clock enable                     ; 49                            ;
; 1 Sync. clear                      ; 25                            ;
; 1 Sync. load                       ; 12                            ;
; 2 Async. clears                    ; 21                            ;
; 2 Clock enables                    ; 14                            ;
; 2 Clocks                           ; 37                            ;
; 3 Clock enables                    ; 18                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.98) ; Number of LABs  (Total = 179) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 5                             ;
; 3                                            ; 1                             ;
; 4                                            ; 5                             ;
; 5                                            ; 8                             ;
; 6                                            ; 1                             ;
; 7                                            ; 5                             ;
; 8                                            ; 2                             ;
; 9                                            ; 4                             ;
; 10                                           ; 7                             ;
; 11                                           ; 5                             ;
; 12                                           ; 7                             ;
; 13                                           ; 2                             ;
; 14                                           ; 5                             ;
; 15                                           ; 6                             ;
; 16                                           ; 14                            ;
; 17                                           ; 14                            ;
; 18                                           ; 17                            ;
; 19                                           ; 14                            ;
; 20                                           ; 14                            ;
; 21                                           ; 6                             ;
; 22                                           ; 5                             ;
; 23                                           ; 1                             ;
; 24                                           ; 4                             ;
; 25                                           ; 1                             ;
; 26                                           ; 4                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.88) ; Number of LABs  (Total = 179) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 30                            ;
; 2                                               ; 12                            ;
; 3                                               ; 13                            ;
; 4                                               ; 13                            ;
; 5                                               ; 6                             ;
; 6                                               ; 15                            ;
; 7                                               ; 18                            ;
; 8                                               ; 11                            ;
; 9                                               ; 12                            ;
; 10                                              ; 6                             ;
; 11                                              ; 5                             ;
; 12                                              ; 11                            ;
; 13                                              ; 7                             ;
; 14                                              ; 4                             ;
; 15                                              ; 3                             ;
; 16                                              ; 9                             ;
; 17                                              ; 0                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.80) ; Number of LABs  (Total = 179) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 14                            ;
; 3                                            ; 15                            ;
; 4                                            ; 11                            ;
; 5                                            ; 6                             ;
; 6                                            ; 5                             ;
; 7                                            ; 2                             ;
; 8                                            ; 6                             ;
; 9                                            ; 7                             ;
; 10                                           ; 12                            ;
; 11                                           ; 9                             ;
; 12                                           ; 6                             ;
; 13                                           ; 5                             ;
; 14                                           ; 3                             ;
; 15                                           ; 4                             ;
; 16                                           ; 11                            ;
; 17                                           ; 2                             ;
; 18                                           ; 5                             ;
; 19                                           ; 1                             ;
; 20                                           ; 4                             ;
; 21                                           ; 7                             ;
; 22                                           ; 4                             ;
; 23                                           ; 7                             ;
; 24                                           ; 5                             ;
; 25                                           ; 0                             ;
; 26                                           ; 0                             ;
; 27                                           ; 3                             ;
; 28                                           ; 5                             ;
; 29                                           ; 3                             ;
; 30                                           ; 2                             ;
; 31                                           ; 3                             ;
; 32                                           ; 2                             ;
; 33                                           ; 4                             ;
; 34                                           ; 3                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 31    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 23    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                                ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                         ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                         ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                         ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks            ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks                   ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks                   ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O       ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O       ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O       ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O       ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O       ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O       ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O       ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O       ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O       ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000032 ; I/O Properties Checks for Multiple I/Os ; I/O registers and SERDES should not be used at the same XY location.                                 ; Critical ; No I/O Registers or Differential I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks                 ; Current density for consecutive I/Os should not exceed 250mA for row I/Os and 250mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks              ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000037 ; SI Related Distance Checks              ; Single-ended I/O and differential I/O should not coexist in a PLL output I/O bank.                   ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000038 ; SI Related SSO Limit Checks             ; Single-ended outputs and High-speed LVDS should not coexist in an I/O bank.                          ; High     ; No High-speed LVDS found.                                                ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks             ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Inapplicable ; IO_000040 ; SI Related SSO Limit Checks             ; The total drive strength of single ended outputs in a DPA bank should not exceed 120mA.              ; High     ; No DPA found.                                                            ; I/O  ;                   ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules             ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000032    ; IO_000033 ; IO_000034    ; IO_000037    ; IO_000038    ; IO_000042    ; IO_000040    ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Total Pass            ; 108          ; 0            ; 108          ; 0            ; 0            ; 113       ; 108          ; 0            ; 113       ; 113       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 113       ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable    ; 5            ; 113          ; 5            ; 113          ; 113          ; 0         ; 5            ; 113          ; 0         ; 0         ; 113          ; 113          ; 113          ; 113          ; 113          ; 113          ; 113          ; 113          ; 113          ; 113          ; 108          ; 113          ; 113          ; 113          ; 113          ; 0         ; 113          ; 113          ; 113          ; 113          ; 113          ;
; Total Fail            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; DATABUS_ADD[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATABUS_ADD[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATABUS_ADD[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATABUS_ADD[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATABUS_ADD[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[31]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[30]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[29]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[28]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[27]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[26]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[25]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[24]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[23]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[22]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[21]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[20]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[19]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[18]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[17]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[16]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[15]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[14]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[13]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[12]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[11]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[10]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[9]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[8]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbD[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbCTRLn               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fbTENn                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SEG_CLOCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; foCLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LOC_CSn               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SEG_TRIG              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BUSY                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SPARE_LVDS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_SPARE1              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_SPARE2              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TRIG_LED              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ACCESS_LED            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; foBSYn                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LOC_Rn/W              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Aout                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Bout                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Cout                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dout                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESETn_to_SEGMENT     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATABUS_ADD[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATABUS_ADD[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATABUS_ADD[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATABUS_ADD[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATABUS_ADD[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATABUS_ADD[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATABUS_ADD[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATABUS_ADD[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; L0_EXT_NIM            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; L2_EXT                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; EXT_RESET             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK40DES1             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TTC_READY             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fiDIR                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fiBENn                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fiLFn                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; L0_EXT_LVDS           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SA[6]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SA[5]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DQ[0]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DQ[1]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DQ[2]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D_Str                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DQ[3]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SA[7]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SA[4]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; L1A                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SA[1]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[1]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[0]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SA[0]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[2]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[4]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SA[2]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[6]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[3]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[5]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SA[3]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[7]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BCNT[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BCNTSTR               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BCNT[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BCNT[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BCNT[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BCNT[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BCNT[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BCNT[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BCNT[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BCNT[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BCNT[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BCNT[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BCNT[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_ntrst ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+----------------------------------------------+-----------------------------------------+
; Option                                       ; Setting                                 ;
+----------------------------------------------+-----------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                     ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                     ;
; Enable device-wide output enable (DEV_OE)    ; Off                                     ;
; Enable INIT_DONE output                      ; Off                                     ;
; Configuration scheme                         ; Fast Passive Parallel                   ;
; Error detection CRC                          ; On                                      ;
; Error check frequency divisor                ; 2                                       ;
; Configuration Voltage Level                  ; Auto                                    ;
; Force Configuration Voltage Level            ; Off                                     ;
; nWS, nRS, nCS, CS                            ; As input tri-stated                     ;
; RDYnBUSY                                     ; As output driving an unspecified signal ;
; Data[7..1]                                   ; As input tri-stated                     ;
; Data[0]                                      ; As input tri-stated                     ;
; ASDO,nCSO                                    ; Unreserved                              ;
; Reserve all unused pins                      ; As input tri-stated                     ;
; Base pin-out file on sameframe device        ; Off                                     ;
+----------------------------------------------+-----------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                         ;
+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                           ; Destination Clock(s)                                                  ; Delay Added in ns ;
+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
; inst44|altpll_component|pll|clk[0],inst44|altpll_component|pll|clk[2]     ; inst44|altpll_component|pll|clk[0],inst44|altpll_component|pll|clk[2] ; 103.1             ;
; inst44|altpll_component|pll|clk[0]                                        ; inst44|altpll_component|pll|clk[0],inst44|altpll_component|pll|clk[2] ; 48.2              ;
; inst44|altpll_component|pll|clk[0],inst44|altpll_component|pll|clk[2],I/O ; inst44|altpll_component|pll|clk[0],inst44|altpll_component|pll|clk[2] ; 22.9              ;
; inst44|altpll_component|pll|clk[0]                                        ; inst44|altpll_component|pll|clk[0]                                    ; 12.5              ;
; inst44|altpll_component|pll|clk[2]                                        ; inst44|altpll_component|pll|clk[2]                                    ; 5.1               ;
; inst44|altpll_component|pll|clk[2]                                        ; inst44|altpll_component|pll|clk[0]                                    ; 3.8               ;
; inst44|altpll_component|pll|clk[0],inst44|altpll_component|pll|clk[1]     ; inst44|altpll_component|pll|clk[1]                                    ; 2.9               ;
+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                ;
+----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                        ; Destination Register                                                                                                                            ; Delay Added in ns ;
+----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff                                                 ; 4.240             ;
; ddlctrlr:inst|BLOCK_WRITE_START        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[0]                         ; 4.029             ;
; ddlctrlr:inst|BLOCK_WRITE_START        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[8]                                          ; 3.901             ;
; ddlctrlr:inst|BLOCK_WRITE_START        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[0]                                ; 3.893             ;
; ddlctrlr:inst|BLOCK_WRITE_START        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[9]                                          ; 3.893             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO_COMPARE ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff                                                 ; 3.874             ;
; ddlctrlr:inst|BLOCK_WRITE_START        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_kkb:rd_ptr_msb|safe_q[0]                            ; 3.873             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[5]                                          ; 3.746             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~porta_we_reg        ; 3.728             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff                                                ; 3.711             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[6]                                          ; 3.657             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[8]                                          ; 3.633             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[4]                                          ; 3.632             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[3]                                          ; 3.632             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[9]                                          ; 3.626             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[7]                                          ; 3.611             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[2]                                          ; 3.607             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[1]                                          ; 3.607             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[0]                                          ; 3.606             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff                                                ; 3.553             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~portb_address_reg4  ; 3.473             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~portb_address_reg8  ; 3.473             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~portb_address_reg3  ; 3.471             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a28~portb_address_reg7 ; 3.469             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~portb_address_reg6  ; 3.469             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a28~portb_address_reg5 ; 3.468             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a28~portb_address_reg9 ; 3.462             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a28~portb_address_reg1 ; 3.445             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a28~portb_address_reg0 ; 3.415             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a28~portb_address_reg2 ; 3.415             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|usedw_is_0_dff                                           ; 3.397             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|usedw_is_1_dff                                           ; 3.367             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a8~porta_we_reg        ; 3.365             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO_COMPARE ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~porta_we_reg        ; 3.362             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|usedw_is_0_dff                                           ; 3.358             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a17~porta_we_reg       ; 3.353             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO_COMPARE ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff                                                ; 3.345             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a24~porta_we_reg       ; 3.343             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a13~porta_we_reg       ; 3.342             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|usedw_is_1_dff                                           ; 3.341             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a2~porta_we_reg        ; 3.339             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a28~porta_we_reg       ; 3.329             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~porta_we_reg        ; 3.324             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~porta_datain_reg0   ; 3.324             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~porta_address_reg0  ; 3.324             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~porta_address_reg1  ; 3.324             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~porta_address_reg2  ; 3.324             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~porta_address_reg3  ; 3.324             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~porta_address_reg4  ; 3.324             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~porta_address_reg5  ; 3.324             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~porta_address_reg6  ; 3.324             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~porta_address_reg7  ; 3.324             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~porta_address_reg8  ; 3.324             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~porta_address_reg9  ; 3.324             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff                                                 ; 3.267             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a2~portb_address_reg9  ; 3.104             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a17~portb_address_reg3 ; 3.102             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a17~portb_address_reg6 ; 3.100             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a31~portb_address_reg9 ; 3.098             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a8~portb_address_reg3  ; 3.097             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a8~portb_address_reg6  ; 3.095             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a24~portb_address_reg9 ; 3.086             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a2~portb_address_reg0  ; 3.085             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a31~portb_address_reg7 ; 3.084             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a2~portb_address_reg2  ; 3.084             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a31~portb_address_reg5 ; 3.083             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a17~portb_address_reg9 ; 3.082             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a24~portb_address_reg3 ; 3.082             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a24~portb_address_reg6 ; 3.081             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a2~portb_address_reg1  ; 3.080             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a2~portb_address_reg3  ; 3.078             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a2~portb_address_reg6  ; 3.078             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a13~portb_address_reg3 ; 3.077             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a13~portb_address_reg6 ; 3.076             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a7~portb_address_reg9  ; 3.072             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a31~portb_address_reg0 ; 3.070             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a31~portb_address_reg2 ; 3.069             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a28~portb_address_reg3 ; 3.068             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a28~portb_address_reg6 ; 3.068             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a17~portb_address_reg2 ; 3.063             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a17~portb_address_reg0 ; 3.062             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a31~portb_address_reg1 ; 3.059             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a17~portb_address_reg1 ; 3.057             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a17~portb_address_reg5 ; 3.049             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a17~portb_address_reg7 ; 3.049             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a17~portb_address_reg4 ; 3.046             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a17~portb_address_reg8 ; 3.044             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a24~portb_address_reg1 ; 3.035             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a2~portb_address_reg7  ; 3.033             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a2~portb_address_reg5  ; 3.032             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[9]                         ; 3.032             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO_COMPARE ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|usedw_is_0_dff                                           ; 3.031             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a8~portb_address_reg4  ; 3.029             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a8~portb_address_reg8  ; 3.029             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[8]                         ; 3.029             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[7]                         ; 3.026             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a24~portb_address_reg4 ; 3.025             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[6]                         ; 3.025             ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO         ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[5]                         ; 3.025             ;
; ddlctrlr:inst|BLOCK_READ_STATE1        ; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a24~portb_address_reg8 ; 3.024             ;
+----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Mon Apr 14 16:09:01 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off rcb_ctrlr -c ddl_ctrlr
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2S15F484C5 for design "ddl_ctrlr"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL0:inst44|altpll:altpll_component|pll" as Enhanced PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL0:inst44|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for PLL0:inst44|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 1, clock division of 4, and phase shift of 0 degrees (0 ps) for PLL0:inst44|altpll:altpll_component|_clk2 port
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL0:inst44|altpll:altpll_component|_clk4 port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2S30F484C5 is compatible
    Info (176445): Device EP2S60F484C5 is compatible
    Info (176445): Device EP2S60F484C5ES is compatible
    Info (176445): Device EP2S90H484C5 is compatible
Info (169124): Fitter converted 18 user pins into dedicated programming pins
    Info (169125): Pin ~CS~ is reserved at location T16
    Info (169125): Pin ~nWS~ is reserved at location V16
    Info (169125): Pin ~nRS~ is reserved at location W17
    Info (169125): Pin ~RUnLU~ is reserved at location V11
    Info (169125): Pin ~nCS~ is reserved at location W12
    Info (169125): Pin ~PGM2~ is reserved at location D12
    Info (169125): Pin ~PGM0~ is reserved at location H11
    Info (169125): Pin ~PGM1~ is reserved at location E11
    Info (169125): Pin ~DATA0~ is reserved at location E13
    Info (169125): Pin ~CRC_ERROR~ is reserved at location E12
    Info (169125): Pin ~DATA1~ is reserved at location H12
    Info (169125): Pin ~DATA2~ is reserved at location D17
    Info (169125): Pin ~DATA4~ is reserved at location E16
    Info (169125): Pin ~DATA3~ is reserved at location A19
    Info (169125): Pin ~DATA5~ is reserved at location E17
    Info (169125): Pin ~DATA6~ is reserved at location B19
    Info (169125): Pin ~RDYnBSY~ is reserved at location F17
    Info (169125): Pin ~DATA7~ is reserved at location D18
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (164040): Input pin "CLK40DES1" feeds inclk port of PLL "PLL0:inst44|altpll:altpll_component|pll" by global clock - I/O timing will be affected
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'ddl_ctrlr.sdc'
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 9 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   25.000    CLK40DES1
    Info (332111):   25.000 ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332111):   25.000       inst63
    Info (332111):   25.000       inst85
    Info (332111):   25.000 PLL0:inst44|altpll:altpll_component|_clk0
    Info (332111):   50.000 PLL0:inst44|altpll:altpll_component|_clk1
    Info (332111):  100.000 PLL0:inst44|altpll:altpll_component|_clk2
    Info (332111):    6.250 PLL0:inst44|altpll:altpll_component|_clk4
Info (176353): Automatically promoted node CLK40DES1 (placed in PIN N20 (CLK3p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node PLL0:inst44|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_5)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X21_Y27_N8
Info (176353): Automatically promoted node PLL0:inst44|altpll:altpll_component|_clk1 (placed in counter C2 of PLL_5)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node PLL0:inst44|altpll:altpll_component|_clk2 (placed in counter C1 of PLL_5)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176353): Automatically promoted node PLL0:inst44|altpll:altpll_component|_clk4 (placed in counter C3 of PLL_5)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ddlctrlr:inst|FIFO_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node inst63 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node inst85 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node inst64
        Info (176357): Destination node inst21~2
        Info (176357): Destination node inst20
        Info (176357): Destination node inst72
        Info (176357): Destination node ddlctrlr:inst|WORD_NMBER_COMP[9]~0
        Info (176357): Destination node ddlctrlr:inst|WRITE_fbTEN_pulse~0
        Info (176357): Destination node DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[26]~0
        Info (176357): Destination node ddlctrlr:inst|LOCAL_BUS_REG[18]~0
        Info (176357): Destination node ddlctrlr:inst|SEGMENT_WORD_COUNTER[11]~0
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena
Info (176353): Automatically promoted node inst20 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[7]~0
        Info (176357): Destination node TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[15]~1
        Info (176357): Destination node TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[8]~0
        Info (176357): Destination node L0_DELAY:inst68|COUNTER[4]~1
        Info (176357): Destination node TTC_COMMUNICATION:inst13|L2_DETECTOR_A[11]~0
        Info (176357): Destination node TTC_COMMUNICATION:inst13|L0_FLAG_DELAY5~0
        Info (176357): Destination node inst65~0
Info (176353): Automatically promoted node inst64 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ddlctrlr:inst|COLUMN_NMBER[3]~0
        Info (176357): Destination node ddlctrlr:inst|ZERO_SUPP_COLUMN[3]~0
        Info (176357): Destination node ddlctrlr:inst|SEGMENT_COUNTER[1]~0
        Info (176357): Destination node ddlctrlr:inst|CMD_DEC_REG[7]~0
        Info (176357): Destination node ddlctrlr:inst|WAIT_CLEAR_BUSY[5]~0
Info (176353): Automatically promoted node sld_hub:sld_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:sld_hub_inst|clr_reg~_wirecell
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all~0
Info (176353): Automatically promoted node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (223000): Starting Vectorless Power Activity Estimation
Info (223001): Completed Vectorless Power Activity Estimation
Warning (15055): PLL "PLL0:inst44|altpll:altpll_component|pll" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input
    Info (15024): Input port INCLK[0] of node "PLL0:inst44|altpll:altpll_component|pll" is driven by CLK40DES1~clkctrl which is OUTCLK output port of Clock control block type node CLK40DES1~clkctrl
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128016): Automatic asynchronous signal pipelining - Evaluation Phase
    Info (128017): Asynchronous signal |ddl_ctrlr|inst64~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|ddlctrlr:inst|BLOCK_WRITE_START
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|inst67
        Info (128020): Signal is critical
        Info (128022): Signal fans out to non asynchronous inputs at node |ddl_ctrlr|inst21~2. No action will be taken
    Info (128017): Asynchronous signal |ddl_ctrlr|DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
        Info (128020): Signal is critical
        Info (128023): Netlist optimizations are not allowed on this signal (either by user assignment or because of partition boundaries). No action will be taken
    Info (128017): Asynchronous signal |ddl_ctrlr|inst20~clkctrl
        Info (128020): Signal is critical
        Info (128025): No synchronization register generates this signal. No action will be taken.
    Info (128017): Asynchronous signal |ddl_ctrlr|inst72
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|ddlctrlr:inst|COLUMN_NMBER[3]~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|ddlctrlr:inst|ZERO_SUPP_COLUMN[3]~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|ddlctrlr:inst|SEGMENT_COUNTER[1]~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|ddlctrlr:inst|WORD_NMBER_COMP[9]~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|inst21~2
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|inst34
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|ddlctrlr:inst|CMD_DEC_REG[7]~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|inst56
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[7]~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|ddlctrlr:inst|WAIT_CLEAR_BUSY[5]~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|ddlctrlr:inst|WRITE_fbTEN_pulse~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[26]~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|TTC_COMMUNICATION:inst13|L2_TIMEOUT_COUNTER[15]~1
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[8]~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|L0_DELAY:inst68|COUNTER[4]~1
        Info (128020): Signal is critical
        Info (128025): No synchronization register generates this signal. No action will be taken.
    Info (128017): Asynchronous signal |ddl_ctrlr|ddlctrlr:inst|LOCAL_BUS_REG[18]~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|ddlctrlr:inst|SEGMENT_WORD_COUNTER[11]~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|TTC_COMMUNICATION:inst13|L2_DETECTOR_A[11]~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|TTC_COMMUNICATION:inst13|L0_FLAG_DELAY5~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|sld_hub:sld_hub_inst|clr_reg~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|sld_hub:sld_hub_inst|virtual_ir_scan_reg
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128018): Found 30 asynchronous signals of which 0 will be pipelined
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:01
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (223000): Starting Vectorless Power Activity Estimation
Info (223001): Completed Vectorless Power Activity Estimation
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128027): Automatic asynchronous signal pipelining - Execution Phase
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128002): Starting physical synthesis algorithm register retiming
Info (223000): Starting Vectorless Power Activity Estimation
Info (223001): Completed Vectorless Power Activity Estimation
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128003): Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (223000): Starting Vectorless Power Activity Estimation
Info (223001): Completed Vectorless Power Activity Estimation
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X0_Y0 to location X12_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (306004): Started post-fitting delay annotation
    Info (306008): Using Advanced I/O Timing for I/O buffer delay annotation
Warning (306009): Found 64 output pins without board trace model assignments
    Info (306010): Pin "DATABUS_ADD[12]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "DATABUS_ADD[11]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "DATABUS_ADD[10]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "DATABUS_ADD[9]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "DATABUS_ADD[8]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[31]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[30]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[29]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[28]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[27]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[26]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[25]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[24]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[23]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[22]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[21]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[20]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[19]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[18]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[17]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[16]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[15]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[14]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[13]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[12]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[11]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[10]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[9]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[8]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[7]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[6]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[5]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[4]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[3]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[2]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[1]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbD[0]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbCTRLn" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "fbTENn" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "SEG_CLOCK" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "foCLK" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "LOC_CSn" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "SEG_TRIG" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "BUSY" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "SPARE_LVDS" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "G_SPARE1" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "G_SPARE2" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "TRIG_LED" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "ACCESS_LED" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "foBSYn" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "LOC_Rn/W" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "Aout" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "Bout" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "Cout" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "Dout" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "RESETn_to_SEGMENT" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "DATABUS_ADD[7]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "DATABUS_ADD[6]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "DATABUS_ADD[5]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "DATABUS_ADD[4]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "DATABUS_ADD[3]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "DATABUS_ADD[2]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "DATABUS_ADD[1]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
    Info (306010): Pin "DATABUS_ADD[0]" has an unspecified board trace model -- assuming default board trace model for 3.3-V LVTTL
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
    Info (306008): Using Advanced I/O Timing for I/O buffer delay annotation
Info (306005): Delay annotation completed successfully
Info (144001): Generated suppressed messages file C:/HMPID-FPGA/RCB_P2_23 - Copy/ddl_ctrlr.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 662 megabytes
    Info: Processing ended: Mon Apr 14 16:09:30 2014
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:36


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/HMPID-FPGA/RCB_P2_23 - Copy/ddl_ctrlr.fit.smsg.


