// pll.v

// Generated using ACDS version 20.1 720

`timescale 1 ps / 1 ps
module pll (
		output wire [1:0] loaden,   //   loaden.loaden
		output wire       locked,   //   locked.export
		output wire [1:0] lvds_clk, // lvds_clk.lvds_clk
		output wire       outclk_2, //  outclk2.clk
		output wire       outclk_3, //  outclk3.clk
		output wire       outclk_4, //  outclk4.clk
		input  wire       refclk,   //   refclk.clk
		input  wire       rst       //    reset.reset
	);

	pll_altera_iopll_201_ix5otya iopll_0 (
		.rst      (rst),      //    reset.reset
		.refclk   (refclk),   //   refclk.clk
		.locked   (locked),   //   locked.export
		.lvds_clk (lvds_clk), // lvds_clk.lvds_clk
		.loaden   (loaden),   //   loaden.loaden
		.outclk_2 (outclk_2), //  outclk2.clk
		.outclk_3 (outclk_3), //  outclk3.clk
		.outclk_4 (outclk_4)  //  outclk4.clk
	);

endmodule
