<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>Intel on Coelacanth&#39;s Dream</title>
    <link>https://www.coelacanth-dream.com/categories/intel/</link>
    <description>Recent content in Intel on Coelacanth&#39;s Dream</description>
    <generator>Hugo -- gohugo.io</generator>
    <language>ja</language>
    <lastBuildDate>Tue, 13 Oct 2020 20:28:04 +0900</lastBuildDate><atom:link href="https://www.coelacanth-dream.com/categories/intel/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>Intel Gen12 GPU で増設された L1データキャッシュの効果</title>
      <link>https://www.coelacanth-dream.com/posts/2020/10/13/tgl-gen12-l1cache/</link>
      <pubDate>Tue, 13 Oct 2020 20:28:04 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/10/13/tgl-gen12-l1cache/</guid>
      <description>Intel GPU のオープンソースドライバーに、Tiger Lake GPU における L1キャッシュに対応するマージリクエストが投稿されている。 その中で、L1キャッシュ対応に</description>
    </item>
    
    <item>
      <title>Intel Alder Lake-S のベンチマーク結果から読むキャッシュ構成　【追記 2020-10-07】16-Core/24-Thread?</title>
      <link>https://www.coelacanth-dream.com/posts/2020/10/06/intel-adls-benchmark-cache/</link>
      <pubDate>Tue, 06 Oct 2020 19:36:35 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/10/06/intel-adls-benchmark-cache/</guid>
      <description>APISAK (@TUM_APISAK) / Twitter 氏が Alder Lake-S の SiSoftware の実行結果を発見、それを Twitter にて共有した。 そして、結果には Alder Lake-S のコア、スレッド数、キャッシュ容量が記されており、Alder Lake-S の</description>
    </item>
    
    <item>
      <title>Cannon Lake を追う</title>
      <link>https://www.coelacanth-dream.com/posts/2020/09/29/intel-cnl-chase/</link>
      <pubDate>Tue, 29 Sep 2020 18:02:08 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/09/29/intel-cnl-chase/</guid>
      <description>「Cannon Lake はキャンセルされた」というのが共通認識としてあるが、具体的にいつ頃キャンセルされたかはすぐには浮かばない。自分がそうだ。 調べてみ</description>
    </item>
    
    <item>
      <title>Intel Elkhart Lake 発表、その詳細</title>
      <link>https://www.coelacanth-dream.com/posts/2020/09/24/intel-atom-ehl-tgl/</link>
      <pubDate>Thu, 24 Sep 2020 04:20:23 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/09/24/intel-atom-ehl-tgl/</guid>
      <description>Intel より、組み込み向けに Tiger Lake をベースとする Coreプロセッサと、Elkhart Lake ベースの Atomプロセッサが発表された。 IoT-Enhanced Processors Increase Performance, AI, Security | Intel Newsroom Elkhart Lake: Overview and</description>
    </item>
    
    <item>
      <title>Intel Alder Lake-S の GPU は Gen12アーキテクチャ</title>
      <link>https://www.coelacanth-dream.com/posts/2020/09/14/intel-adls-gen12-gpu/</link>
      <pubDate>Mon, 14 Sep 2020 21:07:41 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/09/14/intel-adls-gen12-gpu/</guid>
      <description>CPU部は Golden Coce (Core) と Gracemont (Atom) のハイブリッド構成を取ることが明かされている Alder Lake だが、intel/gmmlib に組み込まれた変更から、 デスクトップ向けとさ</description>
    </item>
    
    <item>
      <title>Intel Roadmap</title>
      <link>https://www.coelacanth-dream.com/posts/2020/09/13/intel-roadmap/</link>
      <pubDate>Sun, 13 Sep 2020 10:07:00 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/09/13/intel-roadmap/</guid>
      <description>Intel Roadmap Core Atom Hybrid GPU     2020 Q3 Tiger Lake (TGL-U)
10nm SF / Willow Cove / Gen12
DDR4/LPDDR4/LPDDR5
Ice Lake-SP (ICX)
Whitley
10nm / Sunny Cove
DDR4
      2020 Q4?  Jasper Lake (JSL) / Elkhart Lake? (EHL)
10nm / Tremont / Gen11
DDR4/LPDDR4     2020 sometime?    DG1/SG1
10nm XeLP Gen12
GDDR6?   2021 Q1 Rocket Lake-S (RKL-S)</description>
    </item>
    
    <item>
      <title>XDC2020 注目の講演　―― ACO, P2P DMA, レイトレーシング……</title>
      <link>https://www.coelacanth-dream.com/posts/2020/08/25/xdc2020-talks/</link>
      <pubDate>Tue, 25 Aug 2020 12:54:19 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/08/25/xdc2020-talks/</guid>
      <description>2020/09/16 &amp;ndash; 2020/09/18 にかけて、Linux Kernel や Mesa3D、DRM、Wayland、X11 等、オープンソース・ソフトウェアにおけるグラフィクス部の開発者達が各種</description>
    </item>
    
    <item>
      <title>Intel Jasper Lake Database</title>
      <link>https://www.coelacanth-dream.com/posts/2020/08/16/intel-jasper_lake-database/</link>
      <pubDate>Sun, 16 Aug 2020 07:18:46 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/08/16/intel-jasper_lake-database/</guid>
      <description>Intel Tremontアーキテクチャを採用するモバイル向けプロセッサ。1 Jasper Lake Spec Intel JSL Memory Interface LP/DDR4 128-bit? CPU Tremont (Family: 0x6, Model 0x9C) 2 &amp;emsp;CPU Core/Thread (4/4?) GPU Gen11 Total EU (Sub-Slice x EU) 16EU(2x8) /20EU(4x5) 24EU(4x6) /32EU(4x8) &amp;emsp;GPU L3cache 1280KB (4 Banks) GNA GNA Gen2 (same</description>
    </item>
    
    <item>
      <title>Intel Architecture Day 2020 個人的まとめ　―― XeHP は 1-Tile 512EU、XeLPアーキテクチャ詳細</title>
      <link>https://www.coelacanth-dream.com/posts/2020/08/14/intel-architecture-day-2020/</link>
      <pubDate>Fri, 14 Aug 2020 04:24:22 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/08/14/intel-architecture-day-2020/</guid>
      <description>Intel は 2020/08/13 にバーチャルイベント「Architecture Day 2020」開催、次世代 CPU/GPU のアーキテクチャ詳細、次々世代 CPU/GPU の概要を発表した。 記事タイトルにあ</description>
    </item>
    
    <item>
      <title>Coreboot へのパッチから Intel Alder Lake-S/P のコア構成が判明か</title>
      <link>https://www.coelacanth-dream.com/posts/2020/08/04/intel-adl-core-config/</link>
      <pubDate>Tue, 04 Aug 2020 17:54:45 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/08/04/intel-adl-core-config/</guid>
      <description>先の記事で、Coreboot へのパッチから Alder Lake-S/P の GPUバリアントが明らかになったと書いたが、 Coreboot に Alder Lake のデバイスIDが追加 ―― ADL-S の GPU は最大で GT1</description>
    </item>
    
    <item>
      <title>Coreboot に Alder Lake のデバイスIDが追加　―― ADL-S の GPU は最大で GT1、ADL-P は GT2 か</title>
      <link>https://www.coelacanth-dream.com/posts/2020/08/04/adl-coreboot/</link>
      <pubDate>Tue, 04 Aug 2020 11:19:26 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/08/04/adl-coreboot/</guid>
      <description>オープンソースなBIOS、ファームウェアを開発するプロジェクト Coreboot に Alder Lake-S/P の DeviceID を追加するパッチが投稿された。 soc/intel/common: Include Alderlake device IDs (I17ce56a2) · Gerrit Code Review Index Alder Lake iGPU ( GT0/GT1/GT2 ) Alder Lake PCH</description>
    </item>
    
    <item>
      <title>Intel Tiger Lake は &#34;Power Limit4&#34; をサポート</title>
      <link>https://www.coelacanth-dream.com/posts/2020/07/29/intel-tgl-pl4-support/</link>
      <pubDate>Wed, 29 Jul 2020 16:33:57 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/07/29/intel-tgl-pl4-support/</guid>
      <description>Intel の次世代モバイル向けプロセッサ Tiger Lake では、SoCパッケージレベルの最大電力制限、Power Limit4 をサポートすることがわかった。 powercap: Add Power Limit4 support この Power Limit4 (以</description>
    </item>
    
    <item>
      <title>Intel Rocket Lake は AVX-512 をサポート &amp; 推測</title>
      <link>https://www.coelacanth-dream.com/posts/2020/07/23/intel-rocket_lake-support-avx512/</link>
      <pubDate>Thu, 23 Jul 2020 09:06:42 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/07/23/intel-rocket_lake-support-avx512/</guid>
      <description>以前の Geekbench実行結果から、キャッシュ構成は Ice Lake (Client) 同様と判明していた Rocket Lake だが、エンジニアサンプリングであろうプロセッサの Linux Kernel が表示する</description>
    </item>
    
    <item>
      <title>Intel Alder Lake が ハイブリッドコア構成を取ることが確かに</title>
      <link>https://www.coelacanth-dream.com/posts/2020/07/21/intel-adl-hybrid-core/</link>
      <pubDate>Tue, 21 Jul 2020 19:58:11 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/07/21/intel-adl-hybrid-core/</guid>
      <description>Linux Kernel 内の、各 Intelプロセッサのモデルナンバー(x86_Model) をまとめた linux/intel-family.h に次世代 Intelプロセッサのモデルナンバーを追加するパッチが</description>
    </item>
    
    <item>
      <title>Intel、GCC に Sapphire Rapids と Alder Lake をサポートするパッチを投稿</title>
      <link>https://www.coelacanth-dream.com/posts/2020/07/10/intel-gcc-patch-spr-adl/</link>
      <pubDate>Fri, 10 Jul 2020 21:09:56 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/07/10/intel-gcc-patch-spr-adl/</guid>
      <description>Intel は次世代プロセッサ、Sapphire Rapids と Alder Lake をサポートするパッチを GCC に投稿した。まずは拡張命令の対応となっている。 Initial Sapphire Rapids and Alder Lake support from ISA r40 Initial Sapphire Rapids and</description>
    </item>
    
    <item>
      <title>Intel Gen12 GPU は AV1コーディックのHWデコードをサポート</title>
      <link>https://www.coelacanth-dream.com/posts/2020/07/09/intel-gen12-av1-decode/</link>
      <pubDate>Thu, 09 Jul 2020 16:49:24 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/07/09/intel-gen12-av1-decode/</guid>
      <description>既に Youtube 等では採用されているオープンであり、ロイヤリティーフリーでもある動画コーディック、AV1 (AOMedia Video 1) のハードウェアデコードを Intel Gen12アーキテ</description>
    </item>
    
    <item>
      <title>Intel Rocket Lake のキャッシュ構成は Ice Lake と同様か &amp; 推測</title>
      <link>https://www.coelacanth-dream.com/posts/2020/06/28/intel-rocketlake-cache-guess/</link>
      <pubDate>Sun, 28 Jun 2020 18:42:51 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/06/28/intel-rocketlake-cache-guess/</guid>
      <description>先日、Rocket Lake の Geekbench 実行結果が登場、それを APISAK (@TUM_APISAK) / Twitter 氏が発見し、話題となった。 https://twitter.com/TUM_APISAK/status/1276482336683511810 Intel Corporation Rocket Lake Client Platform &amp;ndash; Geekbench Browser この実行結果の見るべき点は、Rocket Lake の</description>
    </item>
    
    <item>
      <title>Intel、media-driver に DG1 へ向けたパッチを投稿　―― GPGPUに傾いた DG1 のキャッシュ設定</title>
      <link>https://www.coelacanth-dream.com/posts/2020/06/25/intel-media-driver-dg1/</link>
      <pubDate>Thu, 25 Jun 2020 10:11:44 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/06/25/intel-media-driver-dg1/</guid>
      <description>Intel は、動画のデコード/エンコード/ポストプロセッシングを Intel GPU で実行するための media-driver に DG1 を部分的にサポートするパッチを投稿した。 [Upstream] DG1 open source stage 1 · intel/media-driver@de48276 部分的</description>
    </item>
    
    <item>
      <title>Intel、DG1 において OpenCL と oneAPI Level Zero をサポート　―― 巨大なキャッシュを持つ DG1</title>
      <link>https://www.coelacanth-dream.com/posts/2020/06/20/intel-dg1-support-opencl-levelzero/</link>
      <pubDate>Sat, 20 Jun 2020 06:56:57 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/06/20/intel-dg1-support-opencl-levelzero/</guid>
      <description>Intel は oneAPI Level Zero と OpenCLドライバー のための compute-runtime に、Gen12アーキテクチャ採用の dGPU、DG1 をサポートするパッチを投稿した。 Add DG1 support to OpenCL and Level Zero (1/n)</description>
    </item>
    
    <item>
      <title>Intel、Lakefiled を正式発表 &amp; AVX命令には非対応？</title>
      <link>https://www.coelacanth-dream.com/posts/2020/06/13/intel-lakefiled-without-avx/</link>
      <pubDate>Sat, 13 Jun 2020 09:46:31 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/06/13/intel-lakefiled-without-avx/</guid>
      <description>Intel は 2020/06/10付で、3Dパッケージング技術 Foveros を用いたハイブリッドプロセッサ、Lakefield を正式発表した。 Intel Hybrid Processors: Uncompromised PC Experiences for Innovative Form Factors Like Foldables,</description>
    </item>
    
    <item>
      <title>Intel Alder Lake、Sapphire Rapids にて追加される2つの命令 ――AVX2 VNNI /HFNI</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/26/intel-adl-spr-new-inst/</link>
      <pubDate>Tue, 26 May 2020 20:08:55 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/05/26/intel-adl-spr-new-inst/</guid>
      <description>（追記&amp;ensp;2020-06-22T22:52:10） この記事で情報元として示したリンク先は削除されたため、現在では不確実な情報を取り扱った</description>
    </item>
    
    <item>
      <title>Intel、DG1 に向けた一連の Linux Kernel パッチを投稿</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/21/intel-send-kernel-patch-dg1/</link>
      <pubDate>Thu, 21 May 2020 14:01:29 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/05/21/intel-send-kernel-patch-dg1/</guid>
      <description>Intel は、Gen12アーキテクチャ採用のディスクリートGPU、DG1 をサポートする一連の Linux Kernel パッチを投稿した。パッチには Rocket Lake のためのコードも含まれて</description>
    </item>
    
    <item>
      <title>Intel 10nm プロセッサを搭載した Chromebook ボード</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/13/intel-10nm-processor-chromebook/</link>
      <pubDate>Wed, 13 May 2020 09:44:09 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/05/13/intel-10nm-processor-chromebook/</guid>
      <description>以前、Ryzen APUを搭載する Chromebook に関する情報をまとめたが、今回は将来出てくるであろう Intel 10nm世代プロセスで製造されたプロセッサを搭載する Chromebook に</description>
    </item>
    
    <item>
      <title>Intel、オープンソースドライバーに DG1 と Rocket Lake の関するコードを追加 ――DG1 は 96EU、RKL は 16EU または 32EU</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/08/intel-add-dg1-rkl-oss-driver/</link>
      <pubDate>Fri, 08 May 2020 17:07:08 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/05/08/intel-add-dg1-rkl-oss-driver/</guid>
      <description>まだマージリクエストの段階ではあるが、オープンソースなGPUドライバーに DG1 と Rocket Lake に関するコードが追加された。 intel/dev: Add DG1 platform (!4956) · Merge Requests · Mesa / mesa · GitLab intel/dev: Add RKL platform</description>
    </item>
    
    <item>
      <title>Alder Lake の噂と推測 ――Alder Lake は現実に向けたプロセッサか</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/07/alderlake-rumor-guess/</link>
      <pubDate>Thu, 07 May 2020 01:52:51 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/05/07/alderlake-rumor-guess/</guid>
      <description>まだOSSのコードからは名前しか確認されておらず、素性には謎の多い Alder Lake だが、 ChromiumOSへのパッチから Alderlake-S / Alderlake-P を確認 | Coelacanth&amp;rsquo;s Dream 前回のように、噂</description>
    </item>
    
    <item>
      <title>Rocket Lakeの噂、そこからの推測</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/04/rocketlake-rumor-guess/</link>
      <pubDate>Mon, 04 May 2020 21:19:30 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/05/04/rocketlake-rumor-guess/</guid>
      <description>先日、Intel は Rocket Lake に関連するパッチを Linux Kernel へ投稿した。 Intel、Rocket Lake 一連の Linux Kernelパッチを投稿 | Coelacanth&amp;rsquo;s Dream それよりもずっと前から Rocket</description>
    </item>
    
    <item>
      <title>ChromiumOSへのパッチから Alderlake-S / Alderlake-P を確認</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/01/vboot-code-add-alderlake/</link>
      <pubDate>Sat, 02 May 2020 05:30:43 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/05/01/vboot-code-add-alderlake/</guid>
      <description>ChromimuOS の Verified Boot1 に関するパッチから Alderlake-S 、Alderlake-P の名が確認された。 flashrom: Add flashrom support for Alderlake (I17da991d) · Gerrit Code Review 末尾の &amp;ldquo;S&amp;rdquo; は基本デスクトップ向けプロセッサであることを</description>
    </item>
    
    <item>
      <title>Intel、Rocket Lake 一連の Linux Kernelパッチを投稿</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/01/intel-send-kernel-patch-rocketlake/</link>
      <pubDate>Sat, 02 May 2020 04:22:34 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/05/01/intel-send-kernel-patch-rocketlake/</guid>
      <description>Intel は次世代プロセッサ Rocket Lake をサポートする Linux Kernelパッチを投稿した。 OSSのコードに Rocket Lake の名が出るのはこれが初だ。 [Intel-gfx] [PATCH 00/23] Introduce Rocket Lake GPU部は Tiger Lake と</description>
    </item>
    
    <item>
      <title>Intel Comet Lake PCHを整理する ――LPDDR4とか22nmとか</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/01/intel-cometlake-pch-arr/</link>
      <pubDate>Fri, 01 May 2020 23:41:56 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/05/01/intel-cometlake-pch-arr/</guid>
      <description>先日、Intelがデスクトップ向けに第10世代Core Comet Lake-S 、それをサポートする 400シリーズチップセット の情報を公開した。 Intel Delivers World’s Fastest Gaming</description>
    </item>
    
    <item>
      <title>Intel Atom Tremont関連のコードネームを整理する</title>
      <link>https://www.coelacanth-dream.com/posts/2020/04/20/intel-atom-tremont-codename-arr/</link>
      <pubDate>Mon, 20 Apr 2020 14:17:24 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/04/20/intel-atom-tremont-codename-arr/</guid>
      <description>Intelの次世代低消費電力 x86アーキテクチャ、Tremont ベースのコアを搭載するプロセッサは複数存在し、それぞれにコードネームが与えられて</description>
    </item>
    
    <item>
      <title>Intel、拡張命令リファレンスをアップデート (Sapphire Rapids /Alder Lake /ハイブリッドプロセッサ)</title>
      <link>https://www.coelacanth-dream.com/posts/2020/04/01/intel-isa-extensiton-update-sapphirerapids-alderlake/</link>
      <pubDate>Wed, 01 Apr 2020 22:28:18 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/04/01/intel-isa-extensiton-update-sapphirerapids-alderlake/</guid>
      <description>Intel® Architecture Instruction Set Extensions Programming Referenceのアップデートが行なわれた。リビジョンは -O38 となる。 トピック AVX512_BF16命令にSapphire R</description>
    </item>
    
    <item>
      <title>謎のIntel SoMaチップ推測</title>
      <link>https://www.coelacanth-dream.com/posts/2020/03/03/intel-unknown-soma/</link>
      <pubDate>Tue, 03 Mar 2020 01:03:47 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/03/03/intel-unknown-soma/</guid>
      <description>少し前にeBayに現れ、話題になった謎のMCM (Multi Chip Module)構成のプロセッサ、SoMaだが、Fritzchens Fritz氏によって配線層、</description>
    </item>
    
    <item>
      <title>Intel NUC Compute Elementsの軽い解説とまとめ</title>
      <link>https://www.coelacanth-dream.com/posts/2020/01/25/intel-nuc-compute-elements-configuration/</link>
      <pubDate>Sat, 25 Jan 2020 03:13:41 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/01/25/intel-nuc-compute-elements-configuration/</guid>
      <description>CES2020にて正式発表されたIntel NUC Compute Elementの構成が個人的に気になったため、整理ついでに一度まとめてみることにした。 主要なソース</description>
    </item>
    
    <item>
      <title>Thunderbolt 4の速度はThunderbolt 3、USB4と変わらず</title>
      <link>https://www.coelacanth-dream.com/posts/2020/01/12/tb4-eq-tb3-eq-usb4/</link>
      <pubDate>Sun, 12 Jan 2020 15:09:32 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/01/12/tb4-eq-tb3-eq-usb4/</guid>
      <description>IntelがCES2020にてTigerlakeの新機能の1つとして出したThunderbolt 4（以下、TB4）だが、帯域はThunderbo</description>
    </item>
    
    <item>
      <title>Intelが開発者向けのPCIeカード型DG1を公開</title>
      <link>https://www.coelacanth-dream.com/posts/2020/01/10/intel-dg1-unveil/</link>
      <pubDate>Fri, 10 Jan 2020 10:11:56 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/01/10/intel-dg1-unveil/</guid>
      <description>Intelは1月7日～1月10日(現地時間)に米国ネバダ州ラスベガス市で開催されている世界最大のデジタル関連展示会「CES 2020」の開幕前日と</description>
    </item>
    
    <item>
      <title>Intel PCH Matome (Coreboot編)</title>
      <link>https://www.coelacanth-dream.com/posts/2019/12/04/intel-pch-matome-coreboot/</link>
      <pubDate>Wed, 04 Dec 2019 00:19:21 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2019/12/04/intel-pch-matome-coreboot/</guid>
      <description>Corebootで公開されている情報を元に、一部PCHのコードネームをマーケティングにおける名前と照らし合わせてみた。 括弧内がアルファベット順と</description>
    </item>
    
    <item>
      <title>Intel PCH Matome</title>
      <link>https://www.coelacanth-dream.com/posts/2019/12/02/intel-pch-matome/</link>
      <pubDate>Mon, 02 Dec 2019 01:32:23 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2019/12/02/intel-pch-matome/</guid>
      <description>Linux Kernelを元にPCHをまとめてみた。 GPUと同様に、「末尾」のLakeは省略している。 最左列は見にくいため、略称で対応させて見る方がわかり</description>
    </item>
    
    <item>
      <title>Intel GPU Matome (Gen10/11/12)</title>
      <link>https://www.coelacanth-dream.com/posts/2019/12/01/intel-gpu-matome/</link>
      <pubDate>Sun, 01 Dec 2019 07:56:37 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2019/12/01/intel-gpu-matome/</guid>
      <description>Tiger LakeだのDG1だのGen12だので、最近Intel GPUが盛り上がっているため、 公開されているコードをハードウェアや製品に結び付けられる程</description>
    </item>
    
  </channel>
</rss>
