Fitter report for soc
Thu Oct 06 17:18:48 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. |soc|boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ALTSYNCRAM
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Oct 06 17:18:48 2016      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; soc                                        ;
; Top-level Entity Name              ; soc                                        ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE10E22C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 2,258 / 10,320 ( 22 % )                    ;
;     Total combinational functions  ; 2,224 / 10,320 ( 22 % )                    ;
;     Dedicated logic registers      ; 411 / 10,320 ( 4 % )                       ;
; Total registers                    ; 411                                        ;
; Total pins                         ; 61 / 92 ( 66 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 160,768 / 423,936 ( 38 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                             ;
; Total PLLs                         ; 2 / 2 ( 100 % )                            ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE10E22C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL         ;                                       ;
; Fitter Effort                                                              ; Fast Fit            ; Auto Fit                              ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  13.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------+
; I/O Assignment Warnings               ;
+--------------+------------------------+
; Pin Name     ; Reason                 ;
+--------------+------------------------+
; SDRAM_A[0]   ; Missing drive strength ;
; SDRAM_A[1]   ; Missing drive strength ;
; SDRAM_A[2]   ; Missing drive strength ;
; SDRAM_A[3]   ; Missing drive strength ;
; SDRAM_A[4]   ; Missing drive strength ;
; SDRAM_A[5]   ; Missing drive strength ;
; SDRAM_A[6]   ; Missing drive strength ;
; SDRAM_A[7]   ; Missing drive strength ;
; SDRAM_A[8]   ; Missing drive strength ;
; SDRAM_A[9]   ; Missing drive strength ;
; SDRAM_A[10]  ; Missing drive strength ;
; SDRAM_A[11]  ; Missing drive strength ;
; SDRAM_A[12]  ; Missing drive strength ;
; SDRAM_DQML   ; Missing drive strength ;
; SDRAM_DQMH   ; Missing drive strength ;
; SDRAM_nWE    ; Missing drive strength ;
; SDRAM_nCAS   ; Missing drive strength ;
; SDRAM_nRAS   ; Missing drive strength ;
; SDRAM_nCS    ; Missing drive strength ;
; SDRAM_BA[0]  ; Missing drive strength ;
; SDRAM_BA[1]  ; Missing drive strength ;
; SDRAM_CLK    ; Missing drive strength ;
; SDRAM_CKE    ; Missing drive strength ;
; SDRAM_DQ[0]  ; Missing drive strength ;
; SDRAM_DQ[1]  ; Missing drive strength ;
; SDRAM_DQ[2]  ; Missing drive strength ;
; SDRAM_DQ[3]  ; Missing drive strength ;
; SDRAM_DQ[4]  ; Missing drive strength ;
; SDRAM_DQ[5]  ; Missing drive strength ;
; SDRAM_DQ[6]  ; Missing drive strength ;
; SDRAM_DQ[7]  ; Missing drive strength ;
; SDRAM_DQ[8]  ; Missing drive strength ;
; SDRAM_DQ[9]  ; Missing drive strength ;
; SDRAM_DQ[10] ; Missing drive strength ;
; SDRAM_DQ[11] ; Missing drive strength ;
; SDRAM_DQ[12] ; Missing drive strength ;
; SDRAM_DQ[13] ; Missing drive strength ;
; SDRAM_DQ[14] ; Missing drive strength ;
; SDRAM_DQ[15] ; Missing drive strength ;
+--------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2808 ) ; 0.00 % ( 0 / 2808 )        ; 0.00 % ( 0 / 2808 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2808 ) ; 0.00 % ( 0 / 2808 )        ; 0.00 % ( 0 / 2808 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2801 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 7 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/nec/GIT_ROOT/mist-board/tutorials/soc/lesson4/soc.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,258 / 10,320 ( 22 % )    ;
;     -- Combinational with no register       ; 1847                       ;
;     -- Register only                        ; 34                         ;
;     -- Combinational with a register        ; 377                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1525                       ;
;     -- 3 input functions                    ; 408                        ;
;     -- <=2 input functions                  ; 291                        ;
;     -- Register only                        ; 34                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2024                       ;
;     -- arithmetic mode                      ; 200                        ;
;                                             ;                            ;
; Total registers*                            ; 411 / 10,732 ( 4 % )       ;
;     -- Dedicated logic registers            ; 411 / 10,320 ( 4 % )       ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 156 / 645 ( 24 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 61 / 92 ( 66 % )           ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 6                          ;
; M9Ks                                        ; 20 / 46 ( 43 % )           ;
; Total block memory bits                     ; 160,768 / 423,936 ( 38 % ) ;
; Total block memory implementation bits      ; 184,320 / 423,936 ( 43 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )             ;
; PLLs                                        ; 2 / 2 ( 100 % )            ;
; Global clocks                               ; 6 / 10 ( 60 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 11% / 11% / 11%            ;
; Peak interconnect usage (total/H/V)         ; 36% / 36% / 37%            ;
; Maximum fan-out                             ; 371                        ;
; Highest non-global fan-out                  ; 225                        ;
; Total fan-out                               ; 9935                       ;
; Average fan-out                             ; 3.50                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2258 / 10320 ( 22 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 1847                  ; 0                              ;
;     -- Register only                        ; 34                    ; 0                              ;
;     -- Combinational with a register        ; 377                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1525                  ; 0                              ;
;     -- 3 input functions                    ; 408                   ; 0                              ;
;     -- <=2 input functions                  ; 291                   ; 0                              ;
;     -- Register only                        ; 34                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2024                  ; 0                              ;
;     -- arithmetic mode                      ; 200                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 411                   ; 0                              ;
;     -- Dedicated logic registers            ; 411 / 10320 ( 4 % )   ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 156 / 645 ( 24 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 61                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )        ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 160768                ; 0                              ;
; Total RAM block bits                        ; 184320                ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 2 / 2 ( 100 % )                ;
; M9K                                         ; 20 / 46 ( 43 % )      ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 3 / 12 ( 25 % )       ; 3 / 12 ( 25 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 108                   ; 2                              ;
;     -- Registered Input Connections         ; 73                    ; 0                              ;
;     -- Output Connections                   ; 18                    ; 92                             ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 9945                  ; 100                            ;
;     -- Registered Connections               ; 3766                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 32                    ; 94                             ;
;     -- hard_block:auto_generated_inst       ; 94                    ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 2                     ; 2                              ;
;     -- Output Ports                         ; 43                    ; 4                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_48[0] ; 24    ; 2        ; 0            ; 11           ; 14           ; 2                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_48[1] ; 135   ; 8        ; 11           ; 24           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; SDRAM_A[0]  ; 77    ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[10] ; 76    ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[11] ; 66    ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[12] ; 65    ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[1]  ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[2]  ; 83    ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[3]  ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[4]  ; 72    ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[5]  ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[6]  ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[7]  ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[8]  ; 68    ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[9]  ; 67    ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[0] ; 73    ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[1] ; 75    ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CKE   ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CLK   ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQMH  ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQML  ; 42    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nCAS  ; 44    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nCS   ; 74    ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nRAS  ; 46    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nWE   ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_B[1]    ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS      ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_R[1]    ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS      ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------+---------------------+
; SDRAM_DQ[0]  ; 30    ; 2        ; 0            ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
; SDRAM_DQ[10] ; 54    ; 4        ; 18           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
; SDRAM_DQ[11] ; 53    ; 3        ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
; SDRAM_DQ[12] ; 52    ; 3        ; 16           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
; SDRAM_DQ[13] ; 51    ; 3        ; 16           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
; SDRAM_DQ[14] ; 50    ; 3        ; 13           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
; SDRAM_DQ[15] ; 49    ; 3        ; 13           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
; SDRAM_DQ[1]  ; 28    ; 2        ; 0            ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
; SDRAM_DQ[2]  ; 32    ; 2        ; 0            ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
; SDRAM_DQ[3]  ; 31    ; 2        ; 0            ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
; SDRAM_DQ[4]  ; 33    ; 2        ; 0            ; 6            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
; SDRAM_DQ[5]  ; 34    ; 2        ; 0            ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
; SDRAM_DQ[6]  ; 38    ; 3        ; 1            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
; SDRAM_DQ[7]  ; 39    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
; SDRAM_DQ[8]  ; 58    ; 4        ; 21           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
; SDRAM_DQ[9]  ; 55    ; 4        ; 18           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; comb~0               ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                       ;
+----------+--------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name           ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+--------------------+------------------------+------------------+---------------------------+
; 9        ; nSTATUS            ; -                      ; -                ; Dedicated Programming Pin ;
; 12       ; DCLK               ; As input tri-stated    ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; 14       ; nCONFIG            ; -                      ; -                ; Dedicated Programming Pin ;
; 21       ; nCE                ; -                      ; -                ; Dedicated Programming Pin ;
; 92       ; CONF_DONE          ; -                      ; -                ; Dedicated Programming Pin ;
; 94       ; MSEL0              ; -                      ; -                ; Dedicated Programming Pin ;
; 96       ; MSEL1              ; -                      ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL2              ; -                      ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL3              ; -                      ; -                ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO   ; Use as programming pin ; VGA_VS           ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR ; Use as regular IO      ; VGA_B[1]         ; Dual Purpose Pin          ;
; 137      ; DATA5              ; Use as regular IO      ; VGA_R[0]         ; Dual Purpose Pin          ;
+----------+--------------------+------------------------+------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 1 / 11 ( 9 % )    ; 3.3V          ; --           ;
; 2        ; 7 / 8 ( 88 % )    ; 3.3V          ; --           ;
; 3        ; 11 / 11 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 14 / 14 ( 100 % ) ; 3.3V          ; --           ;
; 5        ; 8 / 13 ( 62 % )   ; 3.3V          ; --           ;
; 6        ; 6 / 10 ( 60 % )   ; 3.3V          ; --           ;
; 7        ; 12 / 13 ( 92 % )  ; 3.3V          ; --           ;
; 8        ; 3 / 12 ( 25 % )   ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                             ;
+----------+------------+----------+--------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                 ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 9          ; 1        ; ^nSTATUS                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 14         ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 13       ; 16         ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 17         ; 1        ; ^nCONFIG                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; CLOCK_48[0]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 2        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; SDRAM_DQ[1]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; SDRAM_DQ[0]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; SDRAM_DQ[3]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; SDRAM_DQ[2]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; SDRAM_DQ[4]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; SDRAM_DQ[5]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; SDRAM_DQ[6]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; SDRAM_DQ[7]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; SDRAM_DQML                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; SDRAM_nWE                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; SDRAM_nCAS                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; SDRAM_nRAS                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; SDRAM_DQ[15]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; SDRAM_DQ[14]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; SDRAM_DQ[13]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; SDRAM_DQ[12]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; SDRAM_DQ[11]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; SDRAM_DQ[10]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; SDRAM_DQ[9]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; SDRAM_DQ[8]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; SDRAM_DQMH                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; SDRAM_CLK                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; SDRAM_CKE                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; SDRAM_A[12]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; SDRAM_A[11]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; SDRAM_A[9]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; SDRAM_A[8]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; SDRAM_A[7]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; SDRAM_A[6]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; SDRAM_A[5]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; SDRAM_A[4]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; SDRAM_BA[0]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; SDRAM_nCS                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; SDRAM_BA[1]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; SDRAM_A[10]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; SDRAM_A[0]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; SDRAM_A[1]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; SDRAM_A[2]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; SDRAM_A[3]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 121        ; 5        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ; 137        ; 6        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 138        ; 6        ; VGA_HS                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; VGA_VS                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; VGA_B[1]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; VGA_B[2]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; VGA_B[3]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; VGA_B[4]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; VGA_B[5]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; VGA_G[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; VGA_G[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; VGA_G[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; VGA_G[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; VGA_G[4]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; VGA_G[5]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; VGA_R[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; VGA_R[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; VGA_R[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; VGA_R[4]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; VGA_R[5]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ; 177        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 178        ; 8        ; VGA_B[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 182        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; CLOCK_48[1]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 136      ; 187        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; VGA_R[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 201        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 203        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; EPAD     ;            ;          ; GND                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                              ;
+-------------------------------+----------------------------------------------------------------+-------------------------------------------------------------------------+
; Name                          ; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 ; vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------+-------------------------------------------------------------------------+
; SDC pin name                  ; pll|altpll_component|auto_generated|pll1                       ; vgapll|altpll_component|auto_generated|pll1                             ;
; PLL mode                      ; Normal                                                         ; Normal                                                                  ;
; Compensate clock              ; clock1                                                         ; clock0                                                                  ;
; Compensated input/output pins ; --                                                             ; --                                                                      ;
; Switchover type               ; --                                                             ; --                                                                      ;
; Input frequency 0             ; 48.0 MHz                                                       ; 48.0 MHz                                                                ;
; Input frequency 1             ; --                                                             ; --                                                                      ;
; Nominal PFD frequency         ; 16.0 MHz                                                       ; 24.0 MHz                                                                ;
; Nominal VCO frequency         ; 448.0 MHz                                                      ; 504.0 MHz                                                               ;
; VCO post scale K counter      ; 2                                                              ; 2                                                                       ;
; VCO frequency control         ; Auto                                                           ; Auto                                                                    ;
; VCO phase shift step          ; 279 ps                                                         ; 248 ps                                                                  ;
; VCO multiply                  ; --                                                             ; --                                                                      ;
; VCO divide                    ; --                                                             ; --                                                                      ;
; Freq min lock                 ; 32.15 MHz                                                      ; 28.57 MHz                                                               ;
; Freq max lock                 ; 69.67 MHz                                                      ; 61.92 MHz                                                               ;
; M VCO Tap                     ; 1                                                              ; 0                                                                       ;
; M Initial                     ; 2                                                              ; 1                                                                       ;
; M value                       ; 28                                                             ; 21                                                                      ;
; N value                       ; 3                                                              ; 2                                                                       ;
; Charge pump current           ; setting 1                                                      ; setting 1                                                               ;
; Loop filter resistance        ; setting 24                                                     ; setting 24                                                              ;
; Loop filter capacitance       ; setting 0                                                      ; setting 0                                                               ;
; Bandwidth                     ; 450 kHz to 980 kHz                                             ; 450 kHz to 980 kHz                                                      ;
; Bandwidth type                ; Medium                                                         ; Medium                                                                  ;
; Real time reconfigurable      ; Off                                                            ; Off                                                                     ;
; Scan chain MIF file           ; --                                                             ; --                                                                      ;
; Preserve PLL counter order    ; Off                                                            ; Off                                                                     ;
; PLL location                  ; PLL_1                                                          ; PLL_2                                                                   ;
; Inclk0 signal                 ; CLOCK_48[0]                                                    ; CLOCK_48[0]                                                             ;
; Inclk1 signal                 ; --                                                             ; --                                                                      ;
; Inclk0 signal type            ; Dedicated Pin                                                  ; Global Clock                                                            ;
; Inclk1 signal type            ; --                                                             ; --                                                                      ;
+-------------------------------+----------------------------------------------------------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; Name                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                       ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]          ; clock1       ; 2    ; 3   ; 32.0 MHz         ; 0 (0 ps)       ; 3.21 (279 ps)    ; 50/50      ; C0      ; 14            ; 7/7 Even   ; --            ; 2       ; 1       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]          ; clock2       ; 2    ; 3   ; 32.0 MHz         ; -29 (-2511 ps) ; 3.21 (279 ps)    ; 50/50      ; C1      ; 14            ; 7/7 Even   ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 21   ; 32  ; 31.5 MHz         ; 0 (0 ps)       ; 2.81 (248 ps)    ; 50/50      ; C0      ; 16            ; 8/8 Even   ; --            ; 1       ; 0       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                   ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------+--------------+
; |soc                                      ; 2258 (16)   ; 411 (11)                  ; 0 (0)         ; 160768      ; 20   ; 0            ; 0       ; 0         ; 61   ; 0            ; 1847 (5)     ; 34 (0)            ; 377 (19)         ; |soc                                                                                  ; work         ;
;    |T80s:T80s|                            ; 2086 (16)   ; 343 (10)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1743 (6)     ; 32 (0)            ; 311 (10)         ; |soc|T80s:T80s                                                                        ; work         ;
;       |T80:u0|                            ; 2070 (826)  ; 333 (205)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1737 (637)   ; 32 (8)            ; 301 (189)        ; |soc|T80s:T80s|T80:u0                                                                 ; work         ;
;          |T80_ALU:alu|                    ; 462 (462)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 462 (462)    ; 0 (0)             ; 0 (0)            ; |soc|T80s:T80s|T80:u0|T80_ALU:alu                                                     ; work         ;
;          |T80_MCode:mcode|                ; 494 (494)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 490 (490)    ; 0 (0)             ; 4 (4)            ; |soc|T80s:T80s|T80:u0|T80_MCode:mcode                                                 ; work         ;
;          |T80_Reg:Regs|                   ; 292 (292)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (148)    ; 24 (24)           ; 120 (120)        ; |soc|T80s:T80s|T80:u0|T80_Reg:Regs                                                    ; work         ;
;    |boot_rom:boot_rom|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |soc|boot_rom:boot_rom                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |soc|boot_rom:boot_rom|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_09a1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |soc|boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated ; work         ;
;    |pll:pll|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |soc|pll:pll                                                                          ; work         ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |soc|pll:pll|altpll:altpll_component                                                  ; work         ;
;          |pll_altpll:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |soc|pll:pll|altpll:altpll_component|pll_altpll:auto_generated                        ; work         ;
;    |sdram:sdram|                          ; 35 (35)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 12 (12)          ; |soc|sdram:sdram                                                                      ; work         ;
;    |vga:vga|                              ; 121 (118)   ; 45 (44)                   ; 0 (0)         ; 128000      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (74)      ; 2 (1)             ; 43 (43)          ; |soc|vga:vga                                                                          ; work         ;
;       |altsyncram:vmem_rtl_0|             ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 128000      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 0 (0)            ; |soc|vga:vga|altsyncram:vmem_rtl_0                                                    ; work         ;
;          |altsyncram_u8d1:auto_generated| ; 3 (1)       ; 1 (1)                     ; 0 (0)         ; 128000      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 0 (0)            ; |soc|vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated                     ; work         ;
;             |decode_jsa:decode2|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |soc|vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|decode_jsa:decode2  ; work         ;
;    |vgapll:vgapll|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |soc|vgapll:vgapll                                                                    ; work         ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |soc|vgapll:vgapll|altpll:altpll_component                                            ; work         ;
;          |vgapll_altpll:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |soc|vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated               ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; CLOCK_48[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DQML   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DQMH   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_nWE    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_nCAS   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_nRAS   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_nCS    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_BA[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_BA[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_CLK    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_CKE    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[0]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SDRAM_DQ[1]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[2]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SDRAM_DQ[3]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SDRAM_DQ[4]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SDRAM_DQ[5]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SDRAM_DQ[6]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[7]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[8]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[9]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[10] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[11] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[12] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[13] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[14] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[15] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK_48[0]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; CLOCK_48[1]         ;                   ;         ;
; SDRAM_DQ[0]         ;                   ;         ;
;      - cpu_din[0]~2 ; 1                 ; 6       ;
; SDRAM_DQ[1]         ;                   ;         ;
;      - cpu_din[1]~6 ; 0                 ; 6       ;
; SDRAM_DQ[2]         ;                   ;         ;
;      - cpu_din[2]~5 ; 1                 ; 6       ;
; SDRAM_DQ[3]         ;                   ;         ;
;      - cpu_din[3]~4 ; 1                 ; 6       ;
; SDRAM_DQ[4]         ;                   ;         ;
;      - cpu_din[4]~0 ; 1                 ; 6       ;
; SDRAM_DQ[5]         ;                   ;         ;
;      - cpu_din[5]~1 ; 1                 ; 6       ;
; SDRAM_DQ[6]         ;                   ;         ;
;      - cpu_din[6]~3 ; 0                 ; 6       ;
; SDRAM_DQ[7]         ;                   ;         ;
;      - cpu_din[7]~7 ; 0                 ; 6       ;
; SDRAM_DQ[8]         ;                   ;         ;
; SDRAM_DQ[9]         ;                   ;         ;
; SDRAM_DQ[10]        ;                   ;         ;
; SDRAM_DQ[11]        ;                   ;         ;
; SDRAM_DQ[12]        ;                   ;         ;
; SDRAM_DQ[13]        ;                   ;         ;
; SDRAM_DQ[14]        ;                   ;         ;
; SDRAM_DQ[15]        ;                   ;         ;
; CLOCK_48[0]         ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                         ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_48[0]                                                                                  ; PIN_24             ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; CLOCK_48[0]                                                                                  ; PIN_24             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Equal0~2                                                                                     ; LCCOMB_X1_Y11_N28  ; 173     ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; T80s:T80s|Equal3~0                                                                           ; LCCOMB_X21_Y16_N8  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|ACC[6]~40                                                                   ; LCCOMB_X18_Y16_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|A[1]~17                                                                     ; LCCOMB_X17_Y19_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|DO[2]~17                                                                    ; LCCOMB_X18_Y16_N10 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|F[5]~65                                                                     ; LCCOMB_X19_Y16_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|F~48                                                                        ; LCCOMB_X19_Y17_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|IR[4]~1                                                                     ; LCCOMB_X17_Y12_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|ISet[1]                                                                     ; FF_X22_Y16_N17     ; 67      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|I[0]~0                                                                      ; LCCOMB_X21_Y16_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|PC[10]~15                                                                   ; LCCOMB_X16_Y12_N28 ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|PC[10]~19                                                                   ; LCCOMB_X13_Y19_N28 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|Pre_XY_F_M[2]~1                                                             ; LCCOMB_X28_Y16_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|R[5]~11                                                                     ; LCCOMB_X21_Y16_N18 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|R[5]~13                                                                     ; LCCOMB_X10_Y20_N8  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|SP[4]~14                                                                    ; LCCOMB_X14_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|SP[9]~8                                                                     ; LCCOMB_X14_Y18_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][0]~6                                                  ; LCCOMB_X11_Y14_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][0]~5                                                  ; LCCOMB_X11_Y14_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][0]~4                                                  ; LCCOMB_X11_Y14_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][0]~7                                                  ; LCCOMB_X11_Y14_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][0]~2                                                  ; LCCOMB_X11_Y14_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][0]~0                                                  ; LCCOMB_X11_Y14_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][0]~1                                                  ; LCCOMB_X12_Y16_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][0]~3                                                  ; LCCOMB_X11_Y14_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][0]~6                                                  ; LCCOMB_X21_Y14_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][0]~5                                                  ; LCCOMB_X11_Y14_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][0]~4                                                  ; LCCOMB_X21_Y14_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][0]~7                                                  ; LCCOMB_X11_Y14_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][0]~2                                                  ; LCCOMB_X21_Y14_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][0]~0                                                  ; LCCOMB_X21_Y14_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][0]~1                                                  ; LCCOMB_X21_Y14_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][0]~3                                                  ; LCCOMB_X21_Y14_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|TmpAddr[2]~31                                                               ; LCCOMB_X14_Y20_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|TmpAddr[8]~29                                                               ; LCCOMB_X10_Y20_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|XY_State[1]~2                                                               ; LCCOMB_X19_Y12_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk_div[2]                                                                                   ; FF_X25_Y9_N1       ; 371     ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; comb~0                                                                                       ; LCCOMB_X23_Y9_N10  ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cpu_reset_cnt[7]~10                                                                          ; LCCOMB_X1_Y11_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]                   ; PLL_1              ; 15      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked                   ; PLL_1              ; 15      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|reset[3]~8                                                                       ; LCCOMB_X24_Y9_N28  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga:vga|Equal1~2                                                                             ; LCCOMB_X26_Y20_N28 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|decode_jsa:decode2|eq_node[0]   ; LCCOMB_X16_Y13_N24 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|decode_jsa:decode2|eq_node[1]~0 ; LCCOMB_X16_Y13_N22 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; vga:vga|video_counter~4                                                                      ; LCCOMB_X25_Y19_N14 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|wire_pll1_clk[0]          ; PLL_2              ; 61      ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
+----------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_48[0]                                                                         ; PIN_24            ; 1       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; Equal0~2                                                                            ; LCCOMB_X1_Y11_N28 ; 173     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clk_div[2]                                                                          ; FF_X25_Y9_N1      ; 371     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]          ; PLL_1             ; 15      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]          ; PLL_1             ; 1       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2             ; 61      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+-------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                        ;
+----------------------------------------------------------------------------------------------+---------+
; Name                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------+---------+
; T80s:T80s|T80:u0|IR[1]                                                                       ; 225     ;
; T80s:T80s|T80:u0|IR[0]                                                                       ; 191     ;
; T80s:T80s|T80:u0|IR[2]                                                                       ; 178     ;
; T80s:T80s|T80:u0|IR[3]                                                                       ; 162     ;
; T80s:T80s|T80:u0|IR[6]                                                                       ; 135     ;
; T80s:T80s|T80:u0|IR[4]                                                                       ; 127     ;
; T80s:T80s|T80:u0|IR[7]                                                                       ; 123     ;
; T80s:T80s|T80:u0|IR[5]                                                                       ; 118     ;
; T80s:T80s|T80:u0|MCycle[1]                                                                   ; 87      ;
; T80s:T80s|T80:u0|MCycle[2]                                                                   ; 84      ;
; T80s:T80s|T80:u0|MCycle[0]                                                                   ; 82      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~2                                                    ; 73      ;
; T80s:T80s|T80:u0|ISet[1]                                                                     ; 67      ;
; T80s:T80s|T80:u0|RegAddrA[1]~9                                                               ; 64      ;
; T80s:T80s|T80:u0|RegAddrA[0]~7                                                               ; 64      ;
; T80s:T80s|T80:u0|RegAddrB[1]~1                                                               ; 48      ;
; T80s:T80s|T80:u0|RegAddrB[0]~0                                                               ; 48      ;
; T80s:T80s|T80:u0|RegAddrC[1]                                                                 ; 48      ;
; T80s:T80s|T80:u0|RegAddrC[0]                                                                 ; 48      ;
; T80s:T80s|T80:u0|process_0~1                                                                 ; 45      ;
; T80s:T80s|T80:u0|ALU_Op_r[1]                                                                 ; 44      ;
; T80s:T80s|T80:u0|ALU_Op_r[0]                                                                 ; 43      ;
; T80s:T80s|T80:u0|ISet[0]                                                                     ; 43      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~3                                                    ; 41      ;
; T80s:T80s|T80:u0|RegDIH[2]~0                                                                 ; 32      ;
; T80s:T80s|T80:u0|RegAddrA[2]~12                                                              ; 32      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux258~0                                                    ; 32      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux193~0                                                    ; 32      ;
; T80s:T80s|DI_Reg[7]                                                                          ; 29      ;
; T80s:T80s|Equal3~0                                                                           ; 27      ;
; T80s:T80s|T80:u0|A[1]~11                                                                     ; 27      ;
; vga:vga|always3~0                                                                            ; 26      ;
; T80s:T80s|T80:u0|Equal0~2                                                                    ; 26      ;
; T80s:T80s|T80:u0|TState[0]                                                                   ; 26      ;
; T80s:T80s|T80:u0|ALU_Op_r[2]                                                                 ; 25      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_Addr_To[1]~3                                            ; 25      ;
; T80s:T80s|T80:u0|Equal48~0                                                                   ; 24      ;
; T80s:T80s|T80:u0|TState[2]                                                                   ; 23      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~1                                                    ; 23      ;
; T80s:T80s|T80:u0|TState[1]                                                                   ; 22      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~4                                                    ; 22      ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux7~0                                                          ; 22      ;
; T80s:T80s|T80:u0|F[1]                                                                        ; 21      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~7                                                    ; 21      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux75~16                                                    ; 21      ;
; T80s:T80s|T80:u0|A[7]                                                                        ; 21      ;
; T80s:T80s|T80:u0|A[6]                                                                        ; 21      ;
; T80s:T80s|T80:u0|A[5]                                                                        ; 21      ;
; T80s:T80s|T80:u0|A[4]                                                                        ; 21      ;
; T80s:T80s|T80:u0|A[3]                                                                        ; 21      ;
; T80s:T80s|T80:u0|A[11]                                                                       ; 21      ;
; T80s:T80s|T80:u0|A[2]                                                                        ; 21      ;
; T80s:T80s|T80:u0|A[10]                                                                       ; 21      ;
; T80s:T80s|T80:u0|A[1]                                                                        ; 21      ;
; T80s:T80s|T80:u0|A[9]                                                                        ; 21      ;
; T80s:T80s|T80:u0|A[0]                                                                        ; 21      ;
; T80s:T80s|T80:u0|A[8]                                                                        ; 21      ;
; T80s:T80s|T80:u0|T80_ALU:alu|process_1~0                                                     ; 19      ;
; T80s:T80s|T80:u0|Equal4~1                                                                    ; 19      ;
; vga:vga|video_counter~4                                                                      ; 18      ;
; T80s:T80s|T80:u0|Equal4~0                                                                    ; 18      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~0                                                    ; 18      ;
; vga:vga|video_counter~27                                                                     ; 17      ;
; vga:vga|video_counter~25                                                                     ; 17      ;
; vga:vga|video_counter~23                                                                     ; 17      ;
; vga:vga|video_counter~21                                                                     ; 17      ;
; vga:vga|video_counter~19                                                                     ; 17      ;
; vga:vga|video_counter~17                                                                     ; 17      ;
; vga:vga|video_counter~15                                                                     ; 17      ;
; vga:vga|video_counter~13                                                                     ; 17      ;
; vga:vga|video_counter~10                                                                     ; 17      ;
; vga:vga|video_counter~9                                                                      ; 17      ;
; vga:vga|video_counter~8                                                                      ; 17      ;
; vga:vga|video_counter~7                                                                      ; 17      ;
; vga:vga|video_counter~6                                                                      ; 17      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux274~13                                                   ; 17      ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux11~1                                                         ; 17      ;
; T80s:T80s|T80:u0|BusA[7]                                                                     ; 17      ;
; comb~0                                                                                       ; 17      ;
; T80s:T80s|T80:u0|A[12]                                                                       ; 17      ;
; T80s:T80s|T80:u0|F~48                                                                        ; 16      ;
; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|decode_jsa:decode2|eq_node[0]   ; 16      ;
; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|decode_jsa:decode2|eq_node[1]~0 ; 16      ;
; T80s:T80s|T80:u0|RegDIH[2]~1                                                                 ; 16      ;
; T80s:T80s|T80:u0|RegAddrB[2]~2                                                               ; 16      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux252~0                                                    ; 16      ;
; T80s:T80s|T80:u0|ALU_Op_r[3]                                                                 ; 16      ;
; T80s:T80s|T80:u0|BusA[5]                                                                     ; 16      ;
; T80s:T80s|T80:u0|A[1]~17                                                                     ; 16      ;
; T80s:T80s|T80:u0|RegAddrC[2]                                                                 ; 16      ;
; T80s:T80s|T80:u0|Equal3~3                                                                    ; 16      ;
; vga:vga|v_cnt[0]                                                                             ; 16      ;
; T80s:T80s|T80:u0|PC[10]~19                                                                   ; 15      ;
; T80s:T80s|T80:u0|PC[10]~15                                                                   ; 15      ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux11~0                                                         ; 15      ;
; vga:vga|Equal1~2                                                                             ; 15      ;
; T80s:T80s|T80:u0|F[0]                                                                        ; 15      ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked                   ; 15      ;
; T80s:T80s|T80:u0|Save_ALU_r                                                                  ; 14      ;
; T80s:T80s|T80:u0|Equal4~4                                                                    ; 14      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux215~0                                                    ; 14      ;
; T80s:T80s|T80:u0|XY_State[1]                                                                 ; 14      ;
; T80s:T80s|T80:u0|ACC[6]~38                                                                   ; 13      ;
; T80s:T80s|T80:u0|BusA[6]~3                                                                   ; 13      ;
; T80s:T80s|T80:u0|BusA[6]~2                                                                   ; 13      ;
; T80s:T80s|T80:u0|BusB[2]~14                                                                  ; 13      ;
; T80s:T80s|T80:u0|A[15]~10                                                                    ; 13      ;
; T80s:T80s|T80:u0|ACC[6]~39                                                                   ; 12      ;
; T80s:T80s|T80:u0|DO[2]~14                                                                    ; 12      ;
; T80s:T80s|T80:u0|DO[2]~13                                                                    ; 12      ;
; T80s:T80s|T80:u0|BusB[2]~8                                                                   ; 12      ;
; T80s:T80s|T80:u0|PC[2]~31                                                                    ; 12      ;
; T80s:T80s|T80:u0|SP[4]~11                                                                    ; 12      ;
; T80s:T80s|T80:u0|SP[4]~10                                                                    ; 12      ;
; T80s:T80s|T80:u0|PC[10]~10                                                                   ; 12      ;
; T80s:T80s|T80:u0|PC[10]~9                                                                    ; 12      ;
; T80s:T80s|T80:u0|PC[10]~8                                                                    ; 12      ;
; T80s:T80s|T80:u0|ACC[6]~10                                                                   ; 12      ;
; T80s:T80s|T80:u0|SP[9]~3                                                                     ; 12      ;
; T80s:T80s|T80:u0|SP[9]~2                                                                     ; 12      ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~175                                                         ; 12      ;
; T80s:T80s|T80:u0|process_0~2                                                                 ; 12      ;
; T80s:T80s|T80:u0|BusA[6]                                                                     ; 12      ;
; T80s:T80s|T80:u0|BusA[2]                                                                     ; 12      ;
; T80s:T80s|T80:u0|BusA[1]                                                                     ; 12      ;
; T80s:T80s|T80:u0|BusA[3]                                                                     ; 12      ;
; T80s:T80s|T80:u0|A[15]                                                                       ; 12      ;
; T80s:T80s|DI_Reg[6]                                                                          ; 12      ;
; T80s:T80s|DI_Reg[5]                                                                          ; 12      ;
; T80s:T80s|DI_Reg[4]                                                                          ; 12      ;
; T80s:T80s|DI_Reg[3]                                                                          ; 12      ;
; T80s:T80s|DI_Reg[2]                                                                          ; 12      ;
; T80s:T80s|DI_Reg[1]                                                                          ; 12      ;
; T80s:T80s|T80:u0|A[1]~22                                                                     ; 12      ;
; T80s:T80s|T80:u0|A[1]~21                                                                     ; 12      ;
; T80s:T80s|DI_Reg[0]                                                                          ; 12      ;
; T80s:T80s|T80:u0|A[15]~9                                                                     ; 12      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux45~2                                                     ; 12      ;
; T80s:T80s|T80:u0|Equal4~3                                                                    ; 12      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux304~4                                                    ; 11      ;
; vga:vga|Equal4~0                                                                             ; 11      ;
; T80s:T80s|T80:u0|BusB[7]                                                                     ; 11      ;
; T80s:T80s|T80:u0|BusA[4]                                                                     ; 11      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux92~4                                                     ; 11      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux290~6                                                    ; 11      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux44~0                                                     ; 11      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux110~0                                                    ; 11      ;
; sdram:sdram|Equal8~0                                                                         ; 11      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux255~10                                                   ; 10      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_BusB_To[2]~18                                           ; 10      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_BusB_To[1]~3                                            ; 10      ;
; T80s:T80s|T80:u0|process_0~3                                                                 ; 10      ;
; T80s:T80s|T80:u0|BusA[0]                                                                     ; 10      ;
; T80s:T80s|T80:u0|BusB[3]                                                                     ; 10      ;
; T80s:T80s|T80:u0|BusB[5]                                                                     ; 10      ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux37~1                                                         ; 10      ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux37~0                                                         ; 10      ;
; T80s:T80s|T80:u0|Halt_FF                                                                     ; 10      ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~154                                                         ; 10      ;
; T80s:T80s|T80:u0|F[6]                                                                        ; 10      ;
; T80s:T80s|T80:u0|RegAddrA~0                                                                  ; 10      ;
; T80s:T80s|T80:u0|XY_State[0]                                                                 ; 10      ;
; T80s:T80s|T80:u0|BusA[6]~7                                                                   ; 9       ;
; T80s:T80s|T80:u0|BusB[2]~20                                                                  ; 9       ;
; T80s:T80s|T80:u0|BusB~19                                                                     ; 9       ;
; T80s:T80s|T80:u0|BusB[2]~18                                                                  ; 9       ;
; T80s:T80s|T80:u0|BusB[2]~11                                                                  ; 9       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux267~6                                                    ; 9       ;
; T80s:T80s|T80:u0|F~7                                                                         ; 9       ;
; T80s:T80s|T80:u0|Read_To_Reg_r[0]                                                            ; 9       ;
; T80s:T80s|T80:u0|BusB[0]                                                                     ; 9       ;
; T80s:T80s|T80:u0|BusB[1]                                                                     ; 9       ;
; T80s:T80s|T80:u0|BusB[2]                                                                     ; 9       ;
; T80s:T80s|T80:u0|BusB[4]                                                                     ; 9       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux268~2                                                    ; 9       ;
; T80s:T80s|T80:u0|ACC[5]                                                                      ; 9       ;
; T80s:T80s|T80:u0|ACC[3]                                                                      ; 9       ;
; T80s:T80s|T80:u0|Equal4~5                                                                    ; 9       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux297~0                                                    ; 9       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~75                                                          ; 9       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux220~0                                                    ; 9       ;
; T80s:T80s|T80:u0|Equal3~0                                                                    ; 9       ;
; sdram:sdram|Equal4~0                                                                         ; 9       ;
; sdram:sdram|reset[1]                                                                         ; 9       ;
; T80s:T80s|T80:u0|ACC[6]~40                                                                   ; 8       ;
; T80s:T80s|T80:u0|DO[2]~17                                                                    ; 8       ;
; T80s:T80s|T80:u0|RegDIH[7]~17                                                                ; 8       ;
; T80s:T80s|T80:u0|BusB[2]~10                                                                  ; 8       ;
; T80s:T80s|T80:u0|BusB[2]~9                                                                   ; 8       ;
; T80s:T80s|T80:u0|RegDIL[7]~15                                                                ; 8       ;
; T80s:T80s|T80:u0|RegDIL[6]~13                                                                ; 8       ;
; T80s:T80s|T80:u0|RegDIH[6]~15                                                                ; 8       ;
; T80s:T80s|T80:u0|RegDIL[5]~11                                                                ; 8       ;
; T80s:T80s|T80:u0|RegDIH[5]~13                                                                ; 8       ;
; T80s:T80s|T80:u0|RegDIL[4]~9                                                                 ; 8       ;
; T80s:T80s|T80:u0|RegDIH[4]~11                                                                ; 8       ;
; T80s:T80s|T80:u0|RegDIL[3]~7                                                                 ; 8       ;
; T80s:T80s|T80:u0|RegDIH[3]~9                                                                 ; 8       ;
; T80s:T80s|T80:u0|RegDIL[2]~5                                                                 ; 8       ;
; T80s:T80s|T80:u0|RegDIH[2]~7                                                                 ; 8       ;
; T80s:T80s|T80:u0|RegDIL[1]~3                                                                 ; 8       ;
; T80s:T80s|T80:u0|RegDIH[1]~5                                                                 ; 8       ;
; T80s:T80s|T80:u0|R[5]~11                                                                     ; 8       ;
; T80s:T80s|T80:u0|SP[4]~14                                                                    ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][0]~7                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][0]~6                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][0]~5                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][0]~4                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][0]~3                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][0]~2                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][0]~1                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][0]~0                                                  ; 8       ;
; T80s:T80s|T80:u0|RegWEL~0                                                                    ; 8       ;
; T80s:T80s|T80:u0|RegDIL[0]~1                                                                 ; 8       ;
; cpu_reset_cnt[7]~10                                                                          ; 8       ;
; T80s:T80s|T80:u0|I[0]~0                                                                      ; 8       ;
; T80s:T80s|T80:u0|PC[10]~13                                                                   ; 8       ;
; T80s:T80s|T80:u0|ACC[6]~13                                                                   ; 8       ;
; T80s:T80s|T80:u0|TmpAddr[2]~31                                                               ; 8       ;
; T80s:T80s|T80:u0|SP[9]~8                                                                     ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][0]~7                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][0]~6                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][0]~5                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][0]~4                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][0]~3                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][0]~2                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][0]~1                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][0]~0                                                  ; 8       ;
; T80s:T80s|T80:u0|RegWEH~3                                                                    ; 8       ;
; T80s:T80s|T80:u0|RegDIH[0]~3                                                                 ; 8       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux217~0                                                    ; 8       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux278~1                                                    ; 8       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux33~0                                                         ; 8       ;
; T80s:T80s|T80:u0|BusB[6]                                                                     ; 8       ;
; T80s:T80s|T80:u0|IR[4]~1                                                                     ; 8       ;
; T80s:T80s|T80:u0|TmpAddr[8]~29                                                               ; 8       ;
; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                ; 8       ;
; T80s:T80s|T80:u0|PC[0]                                                                       ; 8       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~92                                                          ; 8       ;
; T80s:T80s|T80:u0|Equal3~4                                                                    ; 8       ;
; T80s:T80s|T80:u0|F[2]                                                                        ; 8       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux75~4                                                     ; 8       ;
; sdram:sdram|q[2]                                                                             ; 8       ;
; sdram:sdram|q[1]                                                                             ; 8       ;
; sdram:sdram|q[0]                                                                             ; 8       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux254~18                                                   ; 7       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux253~5                                                    ; 7       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~266                                                         ; 7       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux101~1                                                    ; 7       ;
; vga:vga|video_counter~12                                                                     ; 7       ;
; T80s:T80s|T80:u0|ACC[7]                                                                      ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[5]~15                                                              ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[4]~13                                                              ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[3]~11                                                              ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[1]~9                                                               ; 7       ;
; T80s:T80s|T80:u0|R[5]~13                                                                     ; 7       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~188                                                         ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[7]~7                                                               ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[2]~5                                                               ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[0]~3                                                               ; 7       ;
; T80s:T80s|T80:u0|process_0~7                                                                 ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[6]~1                                                               ; 7       ;
; T80s:T80s|T80:u0|ACC[6]                                                                      ; 7       ;
; T80s:T80s|T80:u0|ACC[4]                                                                      ; 7       ;
; T80s:T80s|T80:u0|ACC[2]                                                                      ; 7       ;
; T80s:T80s|T80:u0|ACC[1]                                                                      ; 7       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux92~5                                                     ; 7       ;
; T80s:T80s|T80:u0|ACC[0]                                                                      ; 7       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux202~2                                                    ; 7       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux220~2                                                    ; 7       ;
; T80s:T80s|T80:u0|F[7]                                                                        ; 7       ;
; T80s:T80s|T80:u0|Equal13~0                                                                   ; 7       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux238~2                                                    ; 7       ;
; sdram:sdram|Equal3~0                                                                         ; 7       ;
; T80s:T80s|T80:u0|F[5]~28                                                                     ; 6       ;
; T80s:T80s|T80:u0|BusA~8                                                                      ; 6       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux256~8                                                    ; 6       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~236                                                         ; 6       ;
; T80s:T80s|T80:u0|BTR_r                                                                       ; 6       ;
; T80s:T80s|T80:u0|Equal39~0                                                                   ; 6       ;
; T80s:T80s|T80:u0|Alternate                                                                   ; 6       ;
; T80s:T80s|Equal2~0                                                                           ; 6       ;
; T80s:T80s|T80:u0|F[4]                                                                        ; 6       ;
; T80s:T80s|T80:u0|XY_State~0                                                                  ; 6       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux116~0                                                    ; 6       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux193~1                                                    ; 6       ;
; vga:vga|Equal3~2                                                                             ; 6       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~8                                                    ; 6       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~5                                                    ; 6       ;
; T80s:T80s|T80:u0|NextIs_XY_Fetch~3                                                           ; 6       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~72                                                          ; 6       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~69                                                          ; 6       ;
; sdram:sdram|reset[4]                                                                         ; 6       ;
; T80s:T80s|T80:u0|R[5]~27                                                                     ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux262~5                                                    ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux266~3                                                    ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~26                                           ; 5       ;
; vga:vga|video_counter~5                                                                      ; 5       ;
; T80s:T80s|T80:u0|SP[15]                                                                      ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux273~0                                                    ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux275~3                                                    ; 5       ;
; T80s:T80s|T80:u0|process_0~10                                                                ; 5       ;
; T80s:T80s|T80:u0|Read_To_Reg_r[1]                                                            ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux298~0                                                    ; 5       ;
; vga:vga|h_cnt[8]                                                                             ; 5       ;
; sdram:sdram|Equal4~1                                                                         ; 5       ;
; T80s:T80s|T80:u0|PC[7]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[7]                                                                       ; 5       ;
; T80s:T80s|T80:u0|PC[6]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[6]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[14]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[5]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[5]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[13]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[4]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[4]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[12]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[3]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[3]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[11]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[2]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[2]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[10]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[1]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[1]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[9]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[0]                                                                       ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux102~0                                                    ; 5       ;
; T80s:T80s|T80:u0|SP[8]                                                                       ; 5       ;
; T80s:T80s|T80:u0|process_0~0                                                                 ; 5       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~87                                                          ; 5       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~70                                                          ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux117~0                                                    ; 5       ;
; sdram:sdram|reset[3]~8                                                                       ; 5       ;
; T80s:T80s|T80:u0|DO[1]                                                                       ; 5       ;
; T80s:T80s|T80:u0|DO[0]                                                                       ; 5       ;
; T80s:T80s|T80:u0|DO[4]                                                                       ; 5       ;
; T80s:T80s|T80:u0|DO[3]                                                                       ; 5       ;
; T80s:T80s|T80:u0|DO[2]                                                                       ; 5       ;
; T80s:T80s|T80:u0|DO[7]                                                                       ; 5       ;
; T80s:T80s|T80:u0|DO[6]                                                                       ; 5       ;
; T80s:T80s|T80:u0|DO[5]                                                                       ; 5       ;
; T80s:T80s|T80:u0|PC[15]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[14]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[13]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[12]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[11]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[10]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[9]                                                                       ; 5       ;
; T80s:T80s|T80:u0|PC[8]                                                                       ; 5       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux12~1                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux10~1                                                         ; 4       ;
; T80s:T80s|T80:u0|BusA~41                                                                     ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux202~3                                                    ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux127~6                                                    ; 4       ;
; T80s:T80s|T80:u0|F[5]~52                                                                     ; 4       ;
; T80s:T80s|T80:u0|F[5]~51                                                                     ; 4       ;
; T80s:T80s|T80:u0|BusA[6]~11                                                                  ; 4       ;
; T80s:T80s|T80:u0|BusA~9                                                                      ; 4       ;
; T80s:T80s|T80:u0|BusB~21                                                                     ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~264                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux248~6                                                    ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux254~2                                                    ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~212                                                         ; 4       ;
; vga:vga|video_counter~1                                                                      ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux32~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux69~0                                                     ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Inc_PC~3                                                    ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux296~0                                                    ; 4       ;
; T80s:T80s|T80:u0|DO[2]~12                                                                    ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux276~2                                                    ; 4       ;
; T80s:T80s|T80:u0|RegAddrA~6                                                                  ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux277~4                                                    ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~184                                                         ; 4       ;
; T80s:T80s|T80:u0|ACC[6]~8                                                                    ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux101~0                                                    ; 4       ;
; T80s:T80s|T80:u0|process_0~5                                                                 ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux8~4                                                          ; 4       ;
; T80s:T80s|T80:u0|Arith16_r                                                                   ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~169                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~168                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux21~2                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|DAA_Q[7]~3                                                      ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~164                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux115~4                                                    ; 4       ;
; vga:vga|v_cnt[2]                                                                             ; 4       ;
; vga:vga|v_cnt[9]                                                                             ; 4       ;
; vga:vga|v_cnt[6]                                                                             ; 4       ;
; vga:vga|v_cnt[4]                                                                             ; 4       ;
; vga:vga|h_cnt[7]                                                                             ; 4       ;
; vga:vga|h_cnt[1]                                                                             ; 4       ;
; vga:vga|h_cnt[0]                                                                             ; 4       ;
; vga:vga|h_cnt[9]                                                                             ; 4       ;
; vga:vga|h_cnt[6]                                                                             ; 4       ;
; T80s:T80s|WR_n                                                                               ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux40~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux41~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux33~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux42~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux34~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux43~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux35~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux44~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux36~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux45~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux37~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux46~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux38~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux47~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux7~2                                                          ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~110                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~96                                                          ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux39~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux110~1                                                    ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux275~2                                                    ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux220~1                                                    ; 4       ;
; T80s:T80s|T80:u0|NextIs_XY_Fetch~2                                                           ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux264~8                                                    ; 4       ;
; T80s:T80s|T80:u0|XY_Ind                                                                      ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~76                                                          ; 4       ;
; T80s:T80s|T80:u0|Equal3~2                                                                    ; 4       ;
; clk_div[2]                                                                                   ; 4       ;
; sdram:sdram|Equal6~0                                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux15~1                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux14~1                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux13~1                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux11~3                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~338                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~332                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux107~2                                                    ; 3       ;
; T80s:T80s|T80:u0|process_1~11                                                                ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux115~5                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~316                                                         ; 3       ;
; T80s:T80s|T80:u0|F[5]~41                                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux281~4                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux217~1                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~273                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux47~1                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux69~2                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux254~3                                                    ; 3       ;
; T80s:T80s|T80:u0|ALU_Op_r~6                                                                  ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux12~0                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux0~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~218                                                         ; 3       ;
; T80s:T80s|T80:u0|Pre_XY_F_M[2]~1                                                             ; 3       ;
; vga:vga|video_counter[5]                                                                     ; 3       ;
; vga:vga|video_counter[6]                                                                     ; 3       ;
; vga:vga|video_counter[7]                                                                     ; 3       ;
; vga:vga|video_counter[8]                                                                     ; 3       ;
; vga:vga|video_counter[9]                                                                     ; 3       ;
; vga:vga|video_counter[10]                                                                    ; 3       ;
; vga:vga|video_counter[11]                                                                    ; 3       ;
; vga:vga|video_counter[12]                                                                    ; 3       ;
; vga:vga|video_counter[13]                                                                    ; 3       ;
; vga:vga|Equal0~2                                                                             ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[15]                                                                 ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~207                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~199                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~198                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux1~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux2~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux3~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux35~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux4~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux5~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux37~5                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux6~4                                                         ; 3       ;
; T80s:T80s|T80:u0|SP[4]~9                                                                     ; 3       ;
; T80s:T80s|T80:u0|F~27                                                                        ; 3       ;
; T80s:T80s|T80:u0|SP[9]~1                                                                     ; 3       ;
; T80s:T80s|T80:u0|process_3~0                                                                 ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux275~9                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux15~4                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux14~4                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux13~4                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux12~4                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux11~4                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux10~4                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux9~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux8~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux226~1                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux7~4                                                         ; 3       ;
; T80s:T80s|T80:u0|RegAddrA~3                                                                  ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux275~8                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux275~4                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux227~0                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~176                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux28~3                                                         ; 3       ;
; T80s:T80s|T80:u0|process_0~8                                                                 ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux288~0                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux289~0                                                    ; 3       ;
; T80s:T80s|T80:u0|SP[4]~0                                                                     ; 3       ;
; T80s:T80s|T80:u0|Read_To_Reg_r[2]                                                            ; 3       ;
; T80s:T80s|T80:u0|Read_To_Reg_r[3]                                                            ; 3       ;
; T80s:T80s|T80:u0|Read_To_Reg_r[4]                                                            ; 3       ;
; T80s:T80s|T80:u0|Equal17~0                                                                   ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~170                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~167                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~166                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux22~1                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux7~5                                                          ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux7~4                                                          ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|DAA_Q[4]~14                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|DAA_Q[3]~12                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|DAA_Q[1]~10                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|DAA_Q[2]~8                                                      ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|DAA_Q[5]~6                                                      ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~163                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~162                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~161                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux250~0                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux9~1                                                          ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|DAA_Q[6]~2                                                      ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|LessThan0~2                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|LessThan3~1                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~160                                                         ; 3       ;
; T80s:T80s|T80:u0|Equal56~1                                                                   ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux116~1                                                    ; 3       ;
; T80s:T80s|T80:u0|process_7~1                                                                 ; 3       ;
; T80s:T80s|T80:u0|IncDecZ                                                                     ; 3       ;
; T80s:T80s|T80:u0|Pre_XY_F_M[0]                                                               ; 3       ;
; clk_div[0]                                                                                   ; 3       ;
; vga:vga|v_cnt[3]                                                                             ; 3       ;
; vga:vga|v_cnt[5]                                                                             ; 3       ;
; vga:vga|v_cnt[1]                                                                             ; 3       ;
; vga:vga|v_cnt[8]                                                                             ; 3       ;
; vga:vga|v_cnt[7]                                                                             ; 3       ;
; vga:vga|h_cnt[4]                                                                             ; 3       ;
; vga:vga|h_cnt[3]                                                                             ; 3       ;
; vga:vga|h_cnt[2]                                                                             ; 3       ;
; vga:vga|h_cnt[5]                                                                             ; 3       ;
; sdram:sdram|sd_cmd~3                                                                         ; 3       ;
; T80s:T80s|T80:u0|R[7]                                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[14]                                                                 ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[13]                                                                 ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[12]                                                                 ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[11]                                                                 ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[10]                                                                 ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[9]                                                                  ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux7~1                                                          ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~151                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~116                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~115                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~100                                                         ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[0]                                                                  ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[1]                                                                  ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[2]                                                                  ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[3]                                                                  ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[4]                                                                  ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[5]                                                                  ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[6]                                                                  ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[7]                                                                  ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|A[1]~4                                                                      ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~6                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux299~0                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux300~0                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~68                                                          ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|process_0~0                                                 ; 3       ;
; T80s:T80s|T80:u0|Equal4~2                                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[8]                                                                  ; 3       ;
; T80s:T80s|T80:u0|A[13]                                                                       ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Add1~2                                                          ; 3       ;
; T80s:T80s|T80:u0|R[6]                                                                        ; 3       ;
; T80s:T80s|T80:u0|R[5]                                                                        ; 3       ;
; T80s:T80s|T80:u0|R[4]                                                                        ; 3       ;
; T80s:T80s|T80:u0|R[3]                                                                        ; 3       ;
; T80s:T80s|T80:u0|R[2]                                                                        ; 3       ;
; T80s:T80s|T80:u0|R[1]                                                                        ; 3       ;
; T80s:T80s|T80:u0|R[0]                                                                        ; 3       ;
; sdram:sdram|reset[3]                                                                         ; 3       ;
; sdram:sdram|reset[2]                                                                         ; 3       ;
; sdram:sdram|reset[0]                                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~336                                                         ; 2       ;
; T80s:T80s|T80:u0|DO[2]~32                                                                    ; 2       ;
; T80s:T80s|T80:u0|process_1~14                                                                ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~327                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux257~6                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux121~8                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux61~14                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~325                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~323                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux79~8                                                     ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux79~7                                                     ; 2       ;
; T80s:T80s|T80:u0|process_1~12                                                                ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux87~11                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux275~10                                                   ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux92~7                                                     ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~315                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux112~2                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux75~23                                                    ; 2       ;
; T80s:T80s|T80:u0|F[5]~65                                                                     ; 2       ;
; T80s:T80s|T80:u0|F[5]~56                                                                     ; 2       ;
; T80s:T80s|T80:u0|F[5]~53                                                                     ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~309                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux16~4                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux92~6                                                     ; 2       ;
; T80s:T80s|T80:u0|F[3]                                                                        ; 2       ;
; T80s:T80s|T80:u0|F[5]                                                                        ; 2       ;
; T80s:T80s|T80:u0|F~29                                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux284~13                                                   ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~282                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~281                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux215~1                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux256~3                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~275                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~267                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux286~4                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux122~7                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux232~6                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux98~0                                                     ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux47~0                                                     ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux221~0                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux61~2                                                     ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~258                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~255                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~240                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~239                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~238                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~4                                            ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_BusB_To[2]~2                                            ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux63~4                                                     ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~227                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~226                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~224                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~221                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_BusB_To[2]~1                                            ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~0                                            ; 2       ;
; T80s:T80s|T80:u0|process_1~10                                                                ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux71~1                                                     ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux208~4                                                    ; 2       ;
; vga:vga|video_counter~3                                                                      ; 2       ;
; vga:vga|video_counter~2                                                                      ; 2       ;
; vga:vga|video_counter[0]                                                                     ; 2       ;
; vga:vga|video_counter[1]                                                                     ; 2       ;
; vga:vga|video_counter[2]                                                                     ; 2       ;
; vga:vga|video_counter[3]                                                                     ; 2       ;
; vga:vga|video_counter[4]                                                                     ; 2       ;
; T80s:T80s|T80:u0|I[7]                                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux265~12                                                   ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux24~4                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux25~4                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux17~4                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux26~4                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux33~5                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux33~3                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux18~4                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux27~4                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux34~3                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux19~4                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux28~4                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux35~2                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux20~4                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux29~4                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux21~4                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux30~4                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux22~4                                                        ; 2       ;
; T80s:T80s|T80:u0|PC~23                                                                       ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux31~4                                                        ; 2       ;
; T80s:T80s|T80:u0|PC[10]~18                                                                   ; 2       ;
; T80s:T80s|T80:u0|process_0~11                                                                ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux291~0                                                    ; 2       ;
; T80s:T80s|T80:u0|PC[10]~14                                                                   ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~189                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux296~1                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux100~0                                                    ; 2       ;
; T80s:T80s|T80:u0|ACC[6]~9                                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~187                                                         ; 2       ;
; T80s:T80s|T80:u0|SP[4]~7                                                                     ; 2       ;
; T80s:T80s|T80:u0|RegWEH~2                                                                    ; 2       ;
; T80s:T80s|T80:u0|RegWEH~1                                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux87~9                                                     ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~186                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~185                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux274~6                                                    ; 2       ;
; T80s:T80s|T80:u0|RegAddrA[0]~10                                                              ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux276~1                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux275~5                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux277~3                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux277~2                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~180                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~174                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux23~4                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux31~3                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux7~6                                                          ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux28~7                                                         ; 2       ;
; T80s:T80s|T80:u0|IntE_FF2                                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux36~3                                                         ; 2       ;
; T80s:T80s|T80:u0|F~9                                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux38~3                                                         ; 2       ;
; T80s:T80s|T80:u0|process_0~6                                                                 ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux24~18                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux24~7                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~165                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux7~3                                                          ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Add4~9                                                          ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Equal3~2                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux32~3                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|DAA_Q[6]~1                                                      ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|DAA_Q~0                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Add4~1                                                          ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~159                                                         ; 2       ;
; T80s:T80s|T80:u0|XY_State[1]~2                                                               ; 2       ;
; cpu_din[7]~7                                                                                 ; 2       ;
; cpu_din[1]~6                                                                                 ; 2       ;
; cpu_din[2]~5                                                                                 ; 2       ;
; cpu_din[3]~4                                                                                 ; 2       ;
; cpu_din[6]~3                                                                                 ; 2       ;
; cpu_din[0]~2                                                                                 ; 2       ;
; cpu_din[5]~1                                                                                 ; 2       ;
; cpu_din[4]~0                                                                                 ; 2       ;
; T80s:T80s|T80:u0|ISet[0]~2                                                                   ; 2       ;
; T80s:T80s|T80:u0|ISet[1]~0                                                                   ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux253~0                                                    ; 2       ;
; T80s:T80s|T80:u0|No_BTR                                                                      ; 2       ;
; T80s:T80s|T80:u0|Pre_XY_F_M[1]                                                               ; 2       ;
; T80s:T80s|T80:u0|TmpAddr[2]~28                                                               ; 2       ;
; T80s:T80s|Equal3~1                                                                           ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux261~0                                                    ; 2       ;
; clk_div[1]                                                                                   ; 2       ;
; vga:vga|LessThan0~1                                                                          ; 2       ;
; vga:vga|Equal5~1                                                                             ; 2       ;
; vga:vga|Equal3~0                                                                             ; 2       ;
; vga:vga|Equal1~1                                                                             ; 2       ;
; vga:vga|Equal1~0                                                                             ; 2       ;
; sdram:sdram|sd_cmd~7                                                                         ; 2       ;
; sdram:sdram|sd_cmd~5                                                                         ; 2       ;
; T80s:T80s|T80:u0|I[6]                                                                        ; 2       ;
; T80s:T80s|T80:u0|I[5]                                                                        ; 2       ;
; T80s:T80s|T80:u0|I[4]                                                                        ; 2       ;
; T80s:T80s|T80:u0|I[3]                                                                        ; 2       ;
; T80s:T80s|T80:u0|I[2]                                                                        ; 2       ;
; T80s:T80s|T80:u0|I[1]                                                                        ; 2       ;
; T80s:T80s|T80:u0|A[1]~19                                                                     ; 2       ;
; T80s:T80s|T80:u0|Equal0~1                                                                    ; 2       ;
; T80s:T80s|T80:u0|Equal0~0                                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~152                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~132                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~127                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux204~1                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux272~3                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~119                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~97                                                          ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~95                                                          ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux272~1                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux205~3                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~91                                                          ; 2       ;
; Equal0~1                                                                                     ; 2       ;
; Equal0~0                                                                                     ; 2       ;
; T80s:T80s|T80:u0|I[0]                                                                        ; 2       ;
; T80s:T80s|T80:u0|A[1]~7                                                                      ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux87~2                                                     ; 2       ;
; T80s:T80s|T80:u0|A[15]~3                                                                     ; 2       ;
; T80s:T80s|T80:u0|process_1~8                                                                 ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux263~2                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux263~0                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_Addr_To[1]~2                                            ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_Addr_To~0                                               ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux264~7                                                    ; 2       ;
; T80s:T80s|T80:u0|A[15]~1                                                                     ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux75~12                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux75~3                                                     ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux264~1                                                    ; 2       ;
; T80s:T80s|T80:u0|Equal3~1                                                                    ; 2       ;
; vga:vga|pixel[1]                                                                             ; 2       ;
; vga:vga|pixel[0]                                                                             ; 2       ;
; vga:vga|pixel[4]                                                                             ; 2       ;
; vga:vga|pixel[3]                                                                             ; 2       ;
; vga:vga|pixel[2]                                                                             ; 2       ;
; vga:vga|pixel[7]                                                                             ; 2       ;
; vga:vga|pixel[6]                                                                             ; 2       ;
; vga:vga|pixel[5]                                                                             ; 2       ;
; vga:vga|vs                                                                                   ; 2       ;
; vga:vga|hs                                                                                   ; 2       ;
; T80s:T80s|T80:u0|Add9~30                                                                     ; 2       ;
; T80s:T80s|T80:u0|Add9~28                                                                     ; 2       ;
; T80s:T80s|T80:u0|Add9~26                                                                     ; 2       ;
; T80s:T80s|T80:u0|Add9~24                                                                     ; 2       ;
; T80s:T80s|T80:u0|Add9~22                                                                     ; 2       ;
; T80s:T80s|T80:u0|Add9~20                                                                     ; 2       ;
; T80s:T80s|T80:u0|Add9~18                                                                     ; 2       ;
; T80s:T80s|T80:u0|Add3~0                                                                      ; 2       ;
; T80s:T80s|T80:u0|Add9~16                                                                     ; 2       ;
; T80s:T80s|T80:u0|Add9~14                                                                     ; 2       ;
; T80s:T80s|T80:u0|Add9~12                                                                     ; 2       ;
; T80s:T80s|T80:u0|Add9~10                                                                     ; 2       ;
; T80s:T80s|T80:u0|Add9~8                                                                      ; 2       ;
; T80s:T80s|T80:u0|Add9~6                                                                      ; 2       ;
; T80s:T80s|T80:u0|Add9~4                                                                      ; 2       ;
; T80s:T80s|T80:u0|Add9~2                                                                      ; 2       ;
; T80s:T80s|T80:u0|Add9~0                                                                      ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Add0~2                                                          ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Add3~14                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Add3~12                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Add5~8                                                          ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Add3~10                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Add3~8                                                          ; 2       ;
; cpu_reset_cnt[7]                                                                             ; 2       ;
; cpu_reset_cnt[6]                                                                             ; 2       ;
; cpu_reset_cnt[5]                                                                             ; 2       ;
; cpu_reset_cnt[4]                                                                             ; 2       ;
; cpu_reset_cnt[3]                                                                             ; 2       ;
; cpu_reset_cnt[2]                                                                             ; 2       ;
; cpu_reset_cnt[1]                                                                             ; 2       ;
; cpu_reset_cnt[0]                                                                             ; 2       ;
; CLOCK_48[0]~input                                                                            ; 1       ;
; SDRAM_DQ[7]~input                                                                            ; 1       ;
; SDRAM_DQ[6]~input                                                                            ; 1       ;
; SDRAM_DQ[5]~input                                                                            ; 1       ;
; SDRAM_DQ[4]~input                                                                            ; 1       ;
; SDRAM_DQ[3]~input                                                                            ; 1       ;
; SDRAM_DQ[2]~input                                                                            ; 1       ;
; SDRAM_DQ[1]~input                                                                            ; 1       ;
; SDRAM_DQ[0]~input                                                                            ; 1       ;
; T80s:T80s|T80:u0|ACC[6]~_wirecell                                                            ; 1       ;
; T80s:T80s|T80:u0|ACC[5]~_wirecell                                                            ; 1       ;
; T80s:T80s|T80:u0|ACC[4]~_wirecell                                                            ; 1       ;
; T80s:T80s|T80:u0|ACC[3]~_wirecell                                                            ; 1       ;
; T80s:T80s|T80:u0|ACC[2]~_wirecell                                                            ; 1       ;
; T80s:T80s|T80:u0|ACC[1]~_wirecell                                                            ; 1       ;
; T80s:T80s|T80:u0|ACC[0]~_wirecell                                                            ; 1       ;
; T80s:T80s|T80:u0|I[7]~8                                                                      ; 1       ;
; clk_div[0]~2                                                                                 ; 1       ;
; T80s:T80s|T80:u0|I[6]~7                                                                      ; 1       ;
; T80s:T80s|T80:u0|I[5]~6                                                                      ; 1       ;
; T80s:T80s|T80:u0|I[4]~5                                                                      ; 1       ;
; T80s:T80s|T80:u0|I[3]~4                                                                      ; 1       ;
; T80s:T80s|T80:u0|I[2]~3                                                                      ; 1       ;
; T80s:T80s|T80:u0|I[1]~2                                                                      ; 1       ;
; T80s:T80s|T80:u0|I[0]~1                                                                      ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux127~8                                                    ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux127~7                                                    ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux212~3                                                    ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux212~2                                                    ; 1       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux15~0                                                         ; 1       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux14~0                                                         ; 1       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux13~0                                                         ; 1       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux12~0                                                         ; 1       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux11~2                                                         ; 1       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux10~0                                                         ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux72~15                                                    ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux72~14                                                    ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux63~6                                                     ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux63~5                                                     ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux121~10                                                   ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux121~9                                                    ; 1       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~337                                                         ; 1       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux8~5                                                          ; 1       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~335                                                         ; 1       ;
; T80s:T80s|T80:u0|TmpAddr~61                                                                  ; 1       ;
; T80s:T80s|T80:u0|process_1~13                                                                ; 1       ;
; T80s:T80s|T80:u0|Alternate~3                                                                 ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux238~3                                                    ; 1       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~334                                                         ; 1       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~333                                                         ; 1       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~331                                                         ; 1       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~330                                                         ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux281~12                                                   ; 1       ;
; T80s:T80s|T80:u0|BusB~65                                                                     ; 1       ;
; T80s:T80s|T80:u0|BusB~64                                                                     ; 1       ;
; T80s:T80s|T80:u0|BusB~63                                                                     ; 1       ;
; T80s:T80s|T80:u0|F~73                                                                        ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux234~2                                                    ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux284~15                                                   ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux284~14                                                   ; 1       ;
; T80s:T80s|T80:u0|ALU_Op_r~20                                                                 ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux255~11                                                   ; 1       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~329                                                         ; 1       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~328                                                         ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux254~19                                                   ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux256~9                                                    ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux122~10                                                   ; 1       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux231~11                                                   ; 1       ;
+----------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF          ; Location                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 4096         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 4096                        ; 8                           ; --                          ; --                          ; 32768               ; 4    ; boot_rom.hex ; M9K_X15_Y11_N0, M9K_X15_Y12_N0, M9K_X15_Y13_N0, M9K_X15_Y15_N0                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16000        ; 8            ; 16000        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128000 ; 16000                       ; 8                           ; 16000                       ; 8                           ; 128000              ; 16   ; None         ; M9K_X15_Y16_N0, M9K_X15_Y17_N0, M9K_X15_Y19_N0, M9K_X15_Y18_N0, M9K_X15_Y20_N0, M9K_X27_Y13_N0, M9K_X27_Y20_N0, M9K_X27_Y16_N0, M9K_X27_Y18_N0, M9K_X15_Y14_N0, M9K_X15_Y21_N0, M9K_X27_Y21_N0, M9K_X27_Y15_N0, M9K_X27_Y17_N0, M9K_X27_Y14_N0, M9K_X27_Y19_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+---------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |soc|boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ALTSYNCRAM                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11000011) (303) (195) (C3)    ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(11101101) (355) (237) (ED)    ;(01001101) (115) (77) (4D)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(11101101) (355) (237) (ED)    ;(01001101) (115) (77) (4D)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(11101101) (355) (237) (ED)    ;(01001101) (115) (77) (4D)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(11101101) (355) (237) (ED)    ;(01001101) (115) (77) (4D)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(11101101) (355) (237) (ED)    ;(01001101) (115) (77) (4D)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(11101101) (355) (237) (ED)    ;(01001101) (115) (77) (4D)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(11101101) (355) (237) (ED)    ;(01001101) (115) (77) (4D)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;256;(00110001) (61) (49) (31)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11001101) (315) (205) (CD)   ;(01110110) (166) (118) (76)   ;(00000100) (4) (4) (04)   ;(11001101) (315) (205) (CD)   ;(01000101) (105) (69) (45)   ;
;264;(00000011) (3) (3) (03)    ;(11000011) (303) (195) (C3)   ;(00000100) (4) (4) (04)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;272;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;288;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;296;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;304;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;320;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;328;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;336;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;400;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;416;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;424;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;432;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;440;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;448;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;456;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;480;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;496;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;512;(00111110) (76) (62) (3E)    ;(00000010) (2) (2) (02)   ;(11001111) (317) (207) (CF)   ;(11001001) (311) (201) (C9)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;(11001111) (317) (207) (CF)   ;(01110110) (166) (118) (76)   ;
;520;(00011000) (30) (24) (18)    ;(11111101) (375) (253) (FD)   ;(11011101) (335) (221) (DD)   ;(11100101) (345) (229) (E5)   ;(11011101) (335) (221) (DD)   ;(00100001) (41) (33) (21)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;528;(11011101) (335) (221) (DD)    ;(00111001) (71) (57) (39)   ;(11011101) (335) (221) (DD)   ;(01001110) (116) (78) (4E)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;(00000000) (0) (0) (00)   ;(01101001) (151) (105) (69)   ;
;536;(01100000) (140) (96) (60)    ;(00101001) (51) (41) (29)   ;(00101001) (51) (41) (29)   ;(00001001) (11) (9) (09)   ;(00101001) (51) (41) (29)   ;(00101001) (51) (41) (29)   ;(00101001) (51) (41) (29)   ;(00101001) (51) (41) (29)   ;
;544;(00101001) (51) (41) (29)    ;(11011101) (335) (221) (DD)   ;(01011110) (136) (94) (5E)   ;(00000100) (4) (4) (04)   ;(00010110) (26) (22) (16)   ;(00000000) (0) (0) (00)   ;(00011001) (31) (25) (19)   ;(11011101) (335) (221) (DD)   ;
;552;(01111110) (176) (126) (7E)    ;(00000110) (6) (6) (06)   ;(01110111) (167) (119) (77)   ;(11011101) (335) (221) (DD)   ;(11100001) (341) (225) (E1)   ;(11001001) (311) (201) (C9)   ;(11011101) (335) (221) (DD)   ;(11100101) (345) (229) (E5)   ;
;560;(11011101) (335) (221) (DD)    ;(00100001) (41) (33) (21)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11011101) (335) (221) (DD)   ;(00111001) (71) (57) (39)   ;(00100001) (41) (33) (21)   ;(11110111) (367) (247) (F7)   ;
;568;(11111111) (377) (255) (FF)    ;(00111001) (71) (57) (39)   ;(11111001) (371) (249) (F9)   ;(11011101) (335) (221) (DD)   ;(01111110) (176) (126) (7E)   ;(00000100) (4) (4) (04)   ;(11011101) (335) (221) (DD)   ;(10010110) (226) (150) (96)   ;
;576;(00000110) (6) (6) (06)    ;(00110000) (60) (48) (30)   ;(00000100) (4) (4) (04)   ;(00111110) (76) (62) (3E)   ;(00000001) (1) (1) (01)   ;(00011000) (30) (24) (18)   ;(00000010) (2) (2) (02)   ;(00111110) (76) (62) (3E)   ;
;584;(11111111) (377) (255) (FF)    ;(11011101) (335) (221) (DD)   ;(01110111) (167) (119) (77)   ;(11111001) (371) (249) (F9)   ;(11011101) (335) (221) (DD)   ;(01111110) (176) (126) (7E)   ;(00000101) (5) (5) (05)   ;(11011101) (335) (221) (DD)   ;
;592;(10010110) (226) (150) (96)    ;(00000111) (7) (7) (07)   ;(00110000) (60) (48) (30)   ;(00000100) (4) (4) (04)   ;(00111110) (76) (62) (3E)   ;(00000001) (1) (1) (01)   ;(00011000) (30) (24) (18)   ;(00000010) (2) (2) (02)   ;
;600;(00111110) (76) (62) (3E)    ;(11111111) (377) (255) (FF)   ;(11011101) (335) (221) (DD)   ;(01110111) (167) (119) (77)   ;(11111100) (374) (252) (FC)   ;(11011101) (335) (221) (DD)   ;(01100110) (146) (102) (66)   ;(00000110) (6) (6) (06)   ;
;608;(00101110) (56) (46) (2E)    ;(00000000) (0) (0) (00)   ;(11011101) (335) (221) (DD)   ;(01011110) (136) (94) (5E)   ;(00000100) (4) (4) (04)   ;(00010110) (26) (22) (16)   ;(00000000) (0) (0) (00)   ;(01111100) (174) (124) (7C)   ;
;616;(10010011) (223) (147) (93)    ;(01001111) (117) (79) (4F)   ;(01111101) (175) (125) (7D)   ;(10011010) (232) (154) (9A)   ;(01000111) (107) (71) (47)   ;(11000101) (305) (197) (C5)   ;(11000101) (305) (197) (C5)   ;(11001101) (315) (205) (CD)   ;
;624;(01101010) (152) (106) (6A)    ;(00000100) (4) (4) (04)   ;(11110001) (361) (241) (F1)   ;(11000001) (301) (193) (C1)   ;(11011101) (335) (221) (DD)   ;(01110101) (165) (117) (75)   ;(11111010) (372) (250) (FA)   ;(11011101) (335) (221) (DD)   ;
;632;(01100110) (146) (102) (66)    ;(00000111) (7) (7) (07)   ;(00101110) (56) (46) (2E)   ;(00000000) (0) (0) (00)   ;(11011101) (335) (221) (DD)   ;(01011110) (136) (94) (5E)   ;(00000101) (5) (5) (05)   ;(00010110) (26) (22) (16)   ;
;640;(00000000) (0) (0) (00)    ;(01111100) (174) (124) (7C)   ;(10010011) (223) (147) (93)   ;(01011111) (137) (95) (5F)   ;(01111101) (175) (125) (7D)   ;(10011010) (232) (154) (9A)   ;(01010111) (127) (87) (57)   ;(11000101) (305) (197) (C5)   ;
;648;(11010101) (325) (213) (D5)    ;(11010101) (325) (213) (D5)   ;(11001101) (315) (205) (CD)   ;(01101010) (152) (106) (6A)   ;(00000100) (4) (4) (04)   ;(11110001) (361) (241) (F1)   ;(11010001) (321) (209) (D1)   ;(11000001) (301) (193) (C1)   ;
;656;(11011101) (335) (221) (DD)    ;(01110101) (165) (117) (75)   ;(11111000) (370) (248) (F8)   ;(11011101) (335) (221) (DD)   ;(01111110) (176) (126) (7E)   ;(11111010) (372) (250) (FA)   ;(11011101) (335) (221) (DD)   ;(10010110) (226) (150) (96)   ;
;664;(11111000) (370) (248) (F8)    ;(00110000) (60) (48) (30)   ;(00011100) (34) (28) (1C)   ;(11000101) (305) (197) (C5)   ;(11010101) (325) (213) (D5)   ;(11001101) (315) (205) (CD)   ;(01101010) (152) (106) (6A)   ;(00000100) (4) (4) (04)   ;
;672;(11110001) (361) (241) (F1)    ;(11000001) (301) (193) (C1)   ;(11011101) (335) (221) (DD)   ;(01110101) (165) (117) (75)   ;(11111010) (372) (250) (FA)   ;(11000101) (305) (197) (C5)   ;(11001101) (315) (205) (CD)   ;(01101010) (152) (106) (6A)   ;
;680;(00000100) (4) (4) (04)    ;(11110001) (361) (241) (F1)   ;(11011101) (335) (221) (DD)   ;(01110101) (165) (117) (75)   ;(11111000) (370) (248) (F8)   ;(00001110) (16) (14) (0E)   ;(00000000) (0) (0) (00)   ;(11011101) (335) (221) (DD)   ;
;688;(01111110) (176) (126) (7E)    ;(11111100) (374) (252) (FC)   ;(11011101) (335) (221) (DD)   ;(01110111) (167) (119) (77)   ;(11111011) (373) (251) (FB)   ;(00011000) (30) (24) (18)   ;(00000111) (7) (7) (07)   ;(11011101) (335) (221) (DD)   ;
;696;(01001110) (116) (78) (4E)    ;(11111001) (371) (249) (F9)   ;(11011101) (335) (221) (DD)   ;(00110110) (66) (54) (36)   ;(11111011) (373) (251) (FB)   ;(00000000) (0) (0) (00)   ;(11011101) (335) (221) (DD)   ;(01011110) (136) (94) (5E)   ;
;704;(11111010) (372) (250) (FA)    ;(11001011) (313) (203) (CB)   ;(00111011) (73) (59) (3B)   ;(11011101) (335) (221) (DD)   ;(00110110) (66) (54) (36)   ;(11110111) (367) (247) (F7)   ;(00000000) (0) (0) (00)   ;(11000101) (305) (197) (C5)   ;
;712;(11010101) (325) (213) (D5)    ;(11011101) (335) (221) (DD)   ;(01100110) (146) (102) (66)   ;(00001000) (10) (8) (08)   ;(11011101) (335) (221) (DD)   ;(01101110) (156) (110) (6E)   ;(00000101) (5) (5) (05)   ;(11100101) (345) (229) (E5)   ;
;720;(11011101) (335) (221) (DD)    ;(01111110) (176) (126) (7E)   ;(00000100) (4) (4) (04)   ;(11110101) (365) (245) (F5)   ;(00110011) (63) (51) (33)   ;(11001101) (315) (205) (CD)   ;(00001010) (12) (10) (0A)   ;(00000010) (2) (2) (02)   ;
;728;(11110001) (361) (241) (F1)    ;(00110011) (63) (51) (33)   ;(11010001) (321) (209) (D1)   ;(11000001) (301) (193) (C1)   ;(11011101) (335) (221) (DD)   ;(01100110) (146) (102) (66)   ;(11111010) (372) (250) (FA)   ;(00010110) (26) (22) (16)   ;
;736;(00000000) (0) (0) (00)    ;(11011101) (335) (221) (DD)   ;(01101110) (156) (110) (6E)   ;(11111000) (370) (248) (F8)   ;(00000110) (6) (6) (06)   ;(00000000) (0) (0) (00)   ;(01111100) (174) (124) (7C)   ;(10010101) (225) (149) (95)   ;
;744;(01100111) (147) (103) (67)    ;(01111010) (172) (122) (7A)   ;(10011000) (230) (152) (98)   ;(01010111) (127) (87) (57)   ;(11011101) (335) (221) (DD)   ;(01110011) (163) (115) (73)   ;(11111110) (376) (254) (FE)   ;(11011101) (335) (221) (DD)   ;
;752;(00110110) (66) (54) (36)    ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(01111011) (173) (123) (7B)   ;(11011101) (335) (221) (DD)   ;(10000110) (206) (134) (86)   ;(11111000) (370) (248) (F8)   ;(01011111) (137) (95) (5F)   ;
;760;(11011101) (335) (221) (DD)    ;(01101110) (156) (110) (6E)   ;(00000100) (4) (4) (04)   ;(11011101) (335) (221) (DD)   ;(01111110) (176) (126) (7E)   ;(00000101) (5) (5) (05)   ;(11011101) (335) (221) (DD)   ;(01110111) (167) (119) (77)   ;
;768;(11111101) (375) (253) (FD)    ;(11011101) (335) (221) (DD)   ;(01111110) (176) (126) (7E)   ;(11111110) (376) (254) (FE)   ;(10010100) (224) (148) (94)   ;(11011101) (335) (221) (DD)   ;(01111110) (176) (126) (7E)   ;(11111111) (377) (255) (FF)   ;
;776;(10011010) (232) (154) (9A)    ;(11100010) (342) (226) (E2)   ;(00001110) (16) (14) (0E)   ;(00000011) (3) (3) (03)   ;(11101110) (356) (238) (EE)   ;(10000000) (200) (128) (80)   ;(11111010) (372) (250) (FA)   ;(00101000) (50) (40) (28)   ;
;784;(00000011) (3) (3) (03)    ;(01111011) (173) (123) (7B)   ;(11011101) (335) (221) (DD)   ;(10010110) (226) (150) (96)   ;(11111010) (372) (250) (FA)   ;(01011111) (137) (95) (5F)   ;(01111101) (175) (125) (7D)   ;(11011101) (335) (221) (DD)   ;
;792;(10000110) (206) (134) (86)    ;(11111001) (371) (249) (F9)   ;(11011101) (335) (221) (DD)   ;(01110111) (167) (119) (77)   ;(00000100) (4) (4) (04)   ;(11011101) (335) (221) (DD)   ;(01111110) (176) (126) (7E)   ;(11111101) (375) (253) (FD)   ;
;800;(11011101) (335) (221) (DD)    ;(10000110) (206) (134) (86)   ;(11111100) (374) (252) (FC)   ;(11011101) (335) (221) (DD)   ;(01110111) (167) (119) (77)   ;(00000101) (5) (5) (05)   ;(00011000) (30) (24) (18)   ;(00001101) (15) (13) (0D)   ;
;808;(00001001) (11) (9) (09)    ;(11011101) (335) (221) (DD)   ;(01110101) (165) (117) (75)   ;(00000100) (4) (4) (04)   ;(11011101) (335) (221) (DD)   ;(01111110) (176) (126) (7E)   ;(11111101) (375) (253) (FD)   ;(11011101) (335) (221) (DD)   ;
;816;(10000110) (206) (134) (86)    ;(11111011) (373) (251) (FB)   ;(11011101) (335) (221) (DD)   ;(01110111) (167) (119) (77)   ;(00000101) (5) (5) (05)   ;(11011101) (335) (221) (DD)   ;(00110100) (64) (52) (34)   ;(11110111) (367) (247) (F7)   ;
;824;(11011101) (335) (221) (DD)    ;(01111110) (176) (126) (7E)   ;(11111010) (372) (250) (FA)   ;(11011101) (335) (221) (DD)   ;(10010110) (226) (150) (96)   ;(11110111) (367) (247) (F7)   ;(00110000) (60) (48) (30)   ;(10000111) (207) (135) (87)   ;
;832;(11011101) (335) (221) (DD)    ;(11111001) (371) (249) (F9)   ;(11011101) (335) (221) (DD)   ;(11100001) (341) (225) (E1)   ;(11001001) (311) (201) (C9)   ;(00001110) (16) (14) (0E)   ;(00000000) (0) (0) (00)   ;(00010001) (21) (17) (11)   ;
;840;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01100001) (141) (97) (61)   ;(00001100) (14) (12) (0C)   ;(01000011) (103) (67) (43)   ;(11000101) (305) (197) (C5)   ;(11010101) (325) (213) (D5)   ;(11100101) (345) (229) (E5)   ;
;848;(00110011) (63) (51) (33)    ;(11000101) (305) (197) (C5)   ;(00110011) (63) (51) (33)   ;(00100001) (41) (33) (21)   ;(00000000) (0) (0) (00)   ;(10011111) (237) (159) (9F)   ;(11100101) (345) (229) (E5)   ;(10101111) (257) (175) (AF)   ;
;856;(11110101) (365) (245) (F5)    ;(00110011) (63) (51) (33)   ;(11001101) (315) (205) (CD)   ;(00101110) (56) (46) (2E)   ;(00000010) (2) (2) (02)   ;(11110001) (361) (241) (F1)   ;(11110001) (361) (241) (F1)   ;(00110011) (63) (51) (33)   ;
;864;(11010001) (321) (209) (D1)    ;(11000001) (301) (193) (C1)   ;(00010011) (23) (19) (13)   ;(01111011) (173) (123) (7B)   ;(11010110) (326) (214) (D6)   ;(01100100) (144) (100) (64)   ;(01111010) (172) (122) (7A)   ;(00010111) (27) (23) (17)   ;
;872;(00111111) (77) (63) (3F)    ;(00011111) (37) (31) (1F)   ;(11011110) (336) (222) (DE)   ;(10000000) (200) (128) (80)   ;(00111000) (70) (56) (38)   ;(11011100) (334) (220) (DC)   ;(00010001) (21) (17) (11)   ;(10011111) (237) (159) (9F)   ;
;880;(00000000) (0) (0) (00)    ;(01100001) (141) (97) (61)   ;(00001100) (14) (12) (0C)   ;(01000011) (103) (67) (43)   ;(11000101) (305) (197) (C5)   ;(11010101) (325) (213) (D5)   ;(11100101) (345) (229) (E5)   ;(00110011) (63) (51) (33)   ;
;888;(00111110) (76) (62) (3E)    ;(01100011) (143) (99) (63)   ;(11110101) (365) (245) (F5)   ;(00110011) (63) (51) (33)   ;(11000101) (305) (197) (C5)   ;(00110011) (63) (51) (33)   ;(00100001) (41) (33) (21)   ;(00000000) (0) (0) (00)   ;
;896;(00000000) (0) (0) (00)    ;(11100101) (345) (229) (E5)   ;(11001101) (315) (205) (CD)   ;(00101110) (56) (46) (2E)   ;(00000010) (2) (2) (02)   ;(11110001) (361) (241) (F1)   ;(11110001) (361) (241) (F1)   ;(00110011) (63) (51) (33)   ;
;904;(11010001) (321) (209) (D1)    ;(11000001) (301) (193) (C1)   ;(00011011) (33) (27) (1B)   ;(11001011) (313) (203) (CB)   ;(01111010) (172) (122) (7A)   ;(00101000) (50) (40) (28)   ;(11100010) (342) (226) (E2)   ;(00010001) (21) (17) (11)   ;
;912;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01100001) (141) (97) (61)   ;(00001100) (14) (12) (0C)   ;(01000011) (103) (67) (43)   ;(11000101) (305) (197) (C5)   ;(11010101) (325) (213) (D5)   ;(11100101) (345) (229) (E5)   ;
;920;(00110011) (63) (51) (33)    ;(10101111) (257) (175) (AF)   ;(11110101) (365) (245) (F5)   ;(00110011) (63) (51) (33)   ;(11000101) (305) (197) (C5)   ;(00110011) (63) (51) (33)   ;(00100001) (41) (33) (21)   ;(00000000) (0) (0) (00)   ;
;928;(01100011) (143) (99) (63)    ;(11100101) (345) (229) (E5)   ;(11001101) (315) (205) (CD)   ;(00101110) (56) (46) (2E)   ;(00000010) (2) (2) (02)   ;(11110001) (361) (241) (F1)   ;(11110001) (361) (241) (F1)   ;(00110011) (63) (51) (33)   ;
;936;(11010001) (321) (209) (D1)    ;(11000001) (301) (193) (C1)   ;(00010011) (23) (19) (13)   ;(01111011) (173) (123) (7B)   ;(11010110) (326) (214) (D6)   ;(10100000) (240) (160) (A0)   ;(01111010) (172) (122) (7A)   ;(00010111) (27) (23) (17)   ;
;944;(00111111) (77) (63) (3F)    ;(00011111) (37) (31) (1F)   ;(11011110) (336) (222) (DE)   ;(10000000) (200) (128) (80)   ;(00111000) (70) (56) (38)   ;(11011100) (334) (220) (DC)   ;(00010001) (21) (17) (11)   ;(00000000) (0) (0) (00)   ;
;952;(00000000) (0) (0) (00)    ;(01100001) (141) (97) (61)   ;(00001100) (14) (12) (0C)   ;(01000011) (103) (67) (43)   ;(11000101) (305) (197) (C5)   ;(11010101) (325) (213) (D5)   ;(11100101) (345) (229) (E5)   ;(00110011) (63) (51) (33)   ;
;960;(11000101) (305) (197) (C5)    ;(00110011) (63) (51) (33)   ;(00100001) (41) (33) (21)   ;(01100011) (143) (99) (63)   ;(10011111) (237) (159) (9F)   ;(11100101) (345) (229) (E5)   ;(10101111) (257) (175) (AF)   ;(11110101) (365) (245) (F5)   ;
;968;(00110011) (63) (51) (33)    ;(11001101) (315) (205) (CD)   ;(00101110) (56) (46) (2E)   ;(00000010) (2) (2) (02)   ;(11110001) (361) (241) (F1)   ;(11110001) (361) (241) (F1)   ;(00110011) (63) (51) (33)   ;(11010001) (321) (209) (D1)   ;
;976;(11000001) (301) (193) (C1)    ;(00010011) (23) (19) (13)   ;(01111011) (173) (123) (7B)   ;(11010110) (326) (214) (D6)   ;(01100100) (144) (100) (64)   ;(01111010) (172) (122) (7A)   ;(00010111) (27) (23) (17)   ;(00111111) (77) (63) (3F)   ;
;984;(00011111) (37) (31) (1F)    ;(11011110) (336) (222) (DE)   ;(10000000) (200) (128) (80)   ;(00111000) (70) (56) (38)   ;(11011100) (334) (220) (DC)   ;(00010001) (21) (17) (11)   ;(01100011) (143) (99) (63)   ;(00000000) (0) (0) (00)   ;
;992;(01100001) (141) (97) (61)    ;(00001100) (14) (12) (0C)   ;(01000011) (103) (67) (43)   ;(11000101) (305) (197) (C5)   ;(11010101) (325) (213) (D5)   ;(11100101) (345) (229) (E5)   ;(00110011) (63) (51) (33)   ;(11000101) (305) (197) (C5)   ;
;1000;(00110011) (63) (51) (33)    ;(00100001) (41) (33) (21)   ;(01100011) (143) (99) (63)   ;(00000000) (0) (0) (00)   ;(11100101) (345) (229) (E5)   ;(00111110) (76) (62) (3E)   ;(10011111) (237) (159) (9F)   ;(11110101) (365) (245) (F5)   ;
;1008;(00110011) (63) (51) (33)    ;(11001101) (315) (205) (CD)   ;(00101110) (56) (46) (2E)   ;(00000010) (2) (2) (02)   ;(11110001) (361) (241) (F1)   ;(11110001) (361) (241) (F1)   ;(00110011) (63) (51) (33)   ;(11010001) (321) (209) (D1)   ;
;1016;(11000001) (301) (193) (C1)    ;(00011011) (33) (27) (1B)   ;(11001011) (313) (203) (CB)   ;(01111010) (172) (122) (7A)   ;(00101000) (50) (40) (28)   ;(11100010) (342) (226) (E2)   ;(00010001) (21) (17) (11)   ;(00000000) (0) (0) (00)   ;
;1024;(00000000) (0) (0) (00)    ;(01100001) (141) (97) (61)   ;(00001100) (14) (12) (0C)   ;(01000011) (103) (67) (43)   ;(11000101) (305) (197) (C5)   ;(11010101) (325) (213) (D5)   ;(11100101) (345) (229) (E5)   ;(00110011) (63) (51) (33)   ;
;1032;(10101111) (257) (175) (AF)    ;(11110101) (365) (245) (F5)   ;(00110011) (63) (51) (33)   ;(11000101) (305) (197) (C5)   ;(00110011) (63) (51) (33)   ;(00100001) (41) (33) (21)   ;(10011111) (237) (159) (9F)   ;(01100011) (143) (99) (63)   ;
;1040;(11100101) (345) (229) (E5)    ;(11001101) (315) (205) (CD)   ;(00101110) (56) (46) (2E)   ;(00000010) (2) (2) (02)   ;(11110001) (361) (241) (F1)   ;(11110001) (361) (241) (F1)   ;(00110011) (63) (51) (33)   ;(11010001) (321) (209) (D1)   ;
;1048;(11000001) (301) (193) (C1)    ;(00010011) (23) (19) (13)   ;(01111011) (173) (123) (7B)   ;(11010110) (326) (214) (D6)   ;(10100000) (240) (160) (A0)   ;(01111010) (172) (122) (7A)   ;(00010111) (27) (23) (17)   ;(00111111) (77) (63) (3F)   ;
;1056;(00011111) (37) (31) (1F)    ;(11011110) (336) (222) (DE)   ;(10000000) (200) (128) (80)   ;(00111000) (70) (56) (38)   ;(11011100) (334) (220) (DC)   ;(00010001) (21) (17) (11)   ;(10011111) (237) (159) (9F)   ;(00000000) (0) (0) (00)   ;
;1064;(01100001) (141) (97) (61)    ;(00001100) (14) (12) (0C)   ;(01000011) (103) (67) (43)   ;(11000101) (305) (197) (C5)   ;(11010101) (325) (213) (D5)   ;(11100101) (345) (229) (E5)   ;(00110011) (63) (51) (33)   ;(00111110) (76) (62) (3E)   ;
;1072;(01100011) (143) (99) (63)    ;(11110101) (365) (245) (F5)   ;(00110011) (63) (51) (33)   ;(11000101) (305) (197) (C5)   ;(00110011) (63) (51) (33)   ;(00100001) (41) (33) (21)   ;(10011111) (237) (159) (9F)   ;(00000000) (0) (0) (00)   ;
;1080;(11100101) (345) (229) (E5)    ;(11001101) (315) (205) (CD)   ;(00101110) (56) (46) (2E)   ;(00000010) (2) (2) (02)   ;(11110001) (361) (241) (F1)   ;(11110001) (361) (241) (F1)   ;(00110011) (63) (51) (33)   ;(11010001) (321) (209) (D1)   ;
;1088;(11000001) (301) (193) (C1)    ;(00011011) (33) (27) (1B)   ;(11001011) (313) (203) (CB)   ;(01111010) (172) (122) (7A)   ;(00101000) (50) (40) (28)   ;(11100010) (342) (226) (E2)   ;(00010001) (21) (17) (11)   ;(01100011) (143) (99) (63)   ;
;1096;(00000000) (0) (0) (00)    ;(01100001) (141) (97) (61)   ;(00001100) (14) (12) (0C)   ;(01000011) (103) (67) (43)   ;(11000101) (305) (197) (C5)   ;(11010101) (325) (213) (D5)   ;(11100101) (345) (229) (E5)   ;(00110011) (63) (51) (33)   ;
;1104;(11000101) (305) (197) (C5)    ;(00110011) (63) (51) (33)   ;(00100001) (41) (33) (21)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11100101) (345) (229) (E5)   ;(00111110) (76) (62) (3E)   ;(10011111) (237) (159) (9F)   ;
;1112;(11110101) (365) (245) (F5)    ;(00110011) (63) (51) (33)   ;(11001101) (315) (205) (CD)   ;(00101110) (56) (46) (2E)   ;(00000010) (2) (2) (02)   ;(11110001) (361) (241) (F1)   ;(11110001) (361) (241) (F1)   ;(00110011) (63) (51) (33)   ;
;1120;(11010001) (321) (209) (D1)    ;(11000001) (301) (193) (C1)   ;(00011011) (33) (27) (1B)   ;(11001011) (313) (203) (CB)   ;(01111010) (172) (122) (7A)   ;(00101000) (50) (40) (28)   ;(11100010) (342) (226) (E2)   ;(11000011) (303) (195) (C3)   ;
;1128;(01000111) (107) (71) (47)    ;(00000011) (3) (3) (03)   ;(11100001) (341) (225) (E1)   ;(11010001) (321) (209) (D1)   ;(11010101) (325) (213) (D5)   ;(11100101) (345) (229) (E5)   ;(10101111) (257) (175) (AF)   ;(01101111) (157) (111) (6F)   ;
;1136;(01100111) (147) (103) (67)    ;(11101101) (355) (237) (ED)   ;(01010010) (122) (82) (52)   ;(11110000) (360) (240) (F0)   ;(11101011) (353) (235) (EB)   ;(11001001) (311) (201) (C9)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;
;1144;(00000000) (0) (0) (00)    ;(01111000) (170) (120) (78)   ;(10110001) (261) (177) (B1)   ;(00101000) (50) (40) (28)   ;(00001000) (10) (8) (08)   ;(00010001) (21) (17) (11)   ;(00000000) (0) (0) (00)   ;(10000000) (200) (128) (80)   ;
;1152;(00100001) (41) (33) (21)    ;(01110110) (166) (118) (76)   ;(00000100) (4) (4) (04)   ;(11101101) (355) (237) (ED)   ;(10110000) (260) (176) (B0)   ;(11001001) (311) (201) (C9)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1256;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1264;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1272;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1288;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1296;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1304;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1320;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1328;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1336;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1400;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1416;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1424;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1432;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1440;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1448;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1456;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1480;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1496;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1512;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1520;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1528;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1536;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1544;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1552;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1560;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1568;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1576;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1584;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1592;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1600;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1608;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1616;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1624;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1632;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1640;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1648;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1656;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1664;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1672;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1680;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1688;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1696;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1704;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1712;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1720;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1728;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1736;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1744;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1752;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1760;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1768;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1776;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1784;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1792;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1800;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1808;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1816;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1824;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1832;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1840;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1848;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1856;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1864;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1872;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1880;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1888;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1896;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1904;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1912;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1920;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1928;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1936;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1944;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1952;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1960;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1968;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1976;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1984;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1992;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2000;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2008;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2016;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2024;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2032;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2040;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2048;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2056;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2064;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2072;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2080;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2088;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2096;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2256;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2264;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2272;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2288;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2296;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2304;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2320;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2328;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2336;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2400;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2416;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2424;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2432;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2440;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2448;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2456;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2480;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2496;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2512;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2520;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2528;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2536;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2544;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2552;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2560;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2568;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2576;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2584;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2592;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2600;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2608;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2616;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2624;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2632;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2640;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2648;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2656;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2664;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2672;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2680;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2688;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2696;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2704;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2712;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2720;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2728;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2736;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2744;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2752;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2760;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2768;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2776;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2784;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2792;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2800;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2808;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2816;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2824;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2832;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2840;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2848;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2856;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2864;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2872;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2880;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2888;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2896;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2904;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2912;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2920;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2928;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2936;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2944;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2952;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2960;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2968;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2976;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2984;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2992;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3000;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3008;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3016;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3024;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3032;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3040;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3048;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3056;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3064;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3072;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3080;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3088;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3096;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3256;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3264;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3272;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3288;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3296;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3304;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3320;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3328;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3336;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3400;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3416;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3424;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3432;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3440;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3448;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3456;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3480;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3496;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3512;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3520;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3528;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3536;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3544;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3552;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3560;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3568;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3576;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3584;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3592;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3600;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3608;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3616;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3624;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3632;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3640;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3648;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3656;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3664;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3672;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3680;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3688;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3696;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3704;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3712;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3720;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3728;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3736;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3744;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3752;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3760;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3768;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3776;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3784;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3792;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3800;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3808;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3816;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3824;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3832;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3840;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3848;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3856;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3864;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3872;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3880;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3888;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3896;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3904;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3912;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3920;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3928;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3936;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3944;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3952;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3960;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3968;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3976;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3984;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;3992;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;4000;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;4008;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;4016;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;4024;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;4032;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;4040;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;4048;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;4056;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;4064;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;4072;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;4080;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;4088;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,215 / 32,401 ( 13 % ) ;
; C16 interconnects     ; 43 / 1,326 ( 3 % )      ;
; C4 interconnects      ; 2,523 / 21,816 ( 12 % ) ;
; Direct links          ; 341 / 32,401 ( 1 % )    ;
; Global clocks         ; 6 / 10 ( 60 % )         ;
; Local interconnects   ; 1,360 / 10,320 ( 13 % ) ;
; R24 interconnects     ; 82 / 1,289 ( 6 % )      ;
; R4 interconnects      ; 3,056 / 28,186 ( 11 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.47) ; Number of LABs  (Total = 156) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 1                             ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 1                             ;
; 6                                           ; 0                             ;
; 7                                           ; 2                             ;
; 8                                           ; 0                             ;
; 9                                           ; 2                             ;
; 10                                          ; 3                             ;
; 11                                          ; 1                             ;
; 12                                          ; 5                             ;
; 13                                          ; 2                             ;
; 14                                          ; 4                             ;
; 15                                          ; 29                            ;
; 16                                          ; 99                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.21) ; Number of LABs  (Total = 156) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 43                            ;
; 1 Clock                            ; 91                            ;
; 1 Clock enable                     ; 25                            ;
; 1 Sync. load                       ; 6                             ;
; 2 Clock enables                    ; 24                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.08) ; Number of LABs  (Total = 156) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 2                             ;
; 3                                            ; 1                             ;
; 4                                            ; 0                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 3                             ;
; 14                                           ; 2                             ;
; 15                                           ; 11                            ;
; 16                                           ; 49                            ;
; 17                                           ; 13                            ;
; 18                                           ; 13                            ;
; 19                                           ; 11                            ;
; 20                                           ; 7                             ;
; 21                                           ; 9                             ;
; 22                                           ; 12                            ;
; 23                                           ; 5                             ;
; 24                                           ; 2                             ;
; 25                                           ; 3                             ;
; 26                                           ; 2                             ;
; 27                                           ; 0                             ;
; 28                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.76) ; Number of LABs  (Total = 156) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 3                             ;
; 2                                               ; 5                             ;
; 3                                               ; 10                            ;
; 4                                               ; 10                            ;
; 5                                               ; 6                             ;
; 6                                               ; 20                            ;
; 7                                               ; 12                            ;
; 8                                               ; 13                            ;
; 9                                               ; 15                            ;
; 10                                              ; 18                            ;
; 11                                              ; 5                             ;
; 12                                              ; 8                             ;
; 13                                              ; 10                            ;
; 14                                              ; 4                             ;
; 15                                              ; 4                             ;
; 16                                              ; 8                             ;
; 17                                              ; 0                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 2                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.65) ; Number of LABs  (Total = 156) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 0                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 2                             ;
; 11                                           ; 2                             ;
; 12                                           ; 0                             ;
; 13                                           ; 6                             ;
; 14                                           ; 7                             ;
; 15                                           ; 8                             ;
; 16                                           ; 9                             ;
; 17                                           ; 2                             ;
; 18                                           ; 5                             ;
; 19                                           ; 9                             ;
; 20                                           ; 6                             ;
; 21                                           ; 2                             ;
; 22                                           ; 9                             ;
; 23                                           ; 10                            ;
; 24                                           ; 6                             ;
; 25                                           ; 11                            ;
; 26                                           ; 4                             ;
; 27                                           ; 7                             ;
; 28                                           ; 2                             ;
; 29                                           ; 5                             ;
; 30                                           ; 2                             ;
; 31                                           ; 6                             ;
; 32                                           ; 6                             ;
; 33                                           ; 9                             ;
; 34                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 58           ; 0            ; 58           ; 0            ; 0            ; 61        ; 58           ; 0            ; 61        ; 61        ; 20           ; 0            ; 0            ; 0            ; 18           ; 20           ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 61        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 3            ; 61           ; 3            ; 61           ; 61           ; 0         ; 3            ; 61           ; 0         ; 0         ; 41           ; 61           ; 61           ; 61           ; 43           ; 41           ; 61           ; 43           ; 61           ; 61           ; 61           ; 61           ; 61           ; 61           ; 61           ; 61           ; 61           ; 0         ; 61           ; 61           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK_48[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQML         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQMH         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nWE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nCAS         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nRAS         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nCS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CKE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_48[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; On                  ;
; nCEO                                                             ; Unreserved          ;
; Data[0]                                                          ; Unreserved          ;
; Data[1]/ASDO                                                     ; Unreserved          ;
; Data[7..2]                                                       ; Unreserved          ;
; FLASH_nCE/nCSO                                                   ; Unreserved          ;
; Other Active Parallel pins                                       ; Unreserved          ;
; DCLK                                                             ; As input tri-stated ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                             ;
+------------------------+----------------------------------------------------------------------------------------------+-------------------+
; Source Register        ; Destination Register                                                                         ; Delay Added in ns ;
+------------------------+----------------------------------------------------------------------------------------------+-------------------+
; T80s:T80s|T80:u0|A[11] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0 ; 0.308             ;
; clk_div[2]             ; sdram:sdram|q[1]                                                                             ; 0.054             ;
+------------------------+----------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 2 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE10E22C8 for design "soc"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1" has been set to clock1
Info (15535): Implemented PLL "pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 3, and phase shift of 0 degrees (0 ps) for pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 2, clock division of 3, and phase shift of -29 degrees (-2511 ps) for pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] port
Info (15535): Implemented PLL "vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 21, clock division of 32, and phase shift of 0 degrees (0 ps) for vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|wire_pll1_clk[0] port
Info (171001): Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 3 pins of 61 total pins
    Info (169086): Pin CLOCK_48[1] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[0] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[0] not assigned to an exact location on the device
Warning (176127): The parameters of the PLL vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1 and the PLL pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged
    Info (176120): The values of the parameter "M" do not match for the PLL atoms pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 is 28
        Info (176121): The value of the parameter "M" for the PLL atom vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1 is 21
    Info (176120): The values of the parameter "M INITIAL" do not match for the PLL atoms pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M INITIAL" for the PLL atom pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 is 2
        Info (176121): The value of the parameter "M INITIAL" for the PLL atom vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1 is 1
    Info (176120): The values of the parameter "N" do not match for the PLL atoms pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "N" for the PLL atom pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 is 3
        Info (176121): The value of the parameter "N" for the PLL atom vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1 is 2
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 is 14354
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1 is 16149
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 is 31108
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1 is 34996
    Info (176120): The values of the parameter "Compensate Clock" do not match for the PLL atoms pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Compensate Clock" for the PLL atom pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 is clock1
        Info (176121): The value of the parameter "Compensate Clock" for the PLL atom vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1 is clock0
    Info (176120): The values of the parameter "M_PH" do not match for the PLL atoms pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M_PH" for the PLL atom pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 is 1
        Info (176121): The value of the parameter "M_PH" for the PLL atom vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1 is 0
Info (332104): Reading SDC File: 'soc.sdc'
Warning (332174): Ignored filter at soc.sdc(41): CLOCK_27[0] could not be matched with a port
Warning (332049): Ignored create_clock at soc.sdc(41): Argument <targets> is an empty collection
    Info (332050): create_clock -name {clk_27} -period 37.037 -waveform { 0.000 18.500 } [get_ports {CLOCK_27[0]}]
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[1]} {pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 2 -phase -28.93 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[2]} {pll|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {vgapll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 32 -multiply_by 21 -duty_cycle 50.00 -name {vgapll|altpll_component|auto_generated|pll1|clk[0]} {vgapll|altpll_component|auto_generated|pll1|clk[0]}
Warning (332174): Ignored filter at soc.sdc(48): clock|altpll_component|auto_generated|pll1|clk[2] could not be matched with a pin
Warning (332049): Ignored create_generated_clock at soc.sdc(48): Argument -source is an empty collection
    Info (332050): create_generated_clock -name sdclk_pin -source [get_pins {clock|altpll_component|auto_generated|pll1|clk[2]}] [get_ports {SDRAM_CLK}]
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at soc.sdc(65): sdclk_pin could not be matched with a clock
Warning (332049): Ignored set_input_delay at soc.sdc(65): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -max 6.4 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_input_delay at soc.sdc(66): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -min 3.2 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_output_delay at soc.sdc(72): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -max 1.5 [get_ports SDRAM_*]
Warning (332049): Ignored set_output_delay at soc.sdc(73): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -min -0.8 [get_ports SDRAM_*]
Warning (332174): Ignored filter at soc.sdc(91): clock|altpll_component|auto_generated|pll1|clk[2] could not be matched with a clock
Warning (332049): Ignored set_multicycle_path at soc.sdc(91): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -from [get_clocks {sdclk_pin}] -to [get_clocks {clock|altpll_component|auto_generated|pll1|clk[2]}] -setup -end 2
Warning (332049): Ignored set_multicycle_path at soc.sdc(91): Argument <to> is an empty collection
Info (332144): No user constrained base clocks found in the design
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[1] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[1] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[2] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[2] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: vgapll|altpll_component|auto_generated|pll1|clk[0] with master clock period: 1.000 found on PLL node: vgapll|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 20.833
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000   clk_div[2]
    Info (332111):    1.000  CLOCK_48[0]
    Info (332111):    1.500 pll|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):    1.500 pll|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):    1.523 vgapll|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node CLOCK_48[0]~input (placed in PIN 24 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node clk_div[2] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdram:sdram|q[0]~0
        Info (176357): Destination node sdram:sdram|q[1]~1
        Info (176357): Destination node sdram:sdram|q[2]~2
        Info (176357): Destination node clk_div[2]~0
Info (176353): Automatically promoted node Equal0~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 3 (unused VREF, 3.3V VCCIO, 1 input, 2 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Warning (15064): PLL "pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[2] feeds output pin "SDRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15055): PLL "vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input
    Info (15024): Input port INCLK[0] of node "vgapll:vgapll|altpll:altpll_component|vgapll_altpll:auto_generated|pll1" is driven by CLOCK_48[0]~inputclkctrl which is OUTCLK output port of Clock control block type node CLOCK_48[0]~inputclkctrl
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during the Fitter is 2.59 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169177): 18 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK_48[1] uses I/O standard 3.3-V LVTTL at 135
    Info (169178): Pin SDRAM_DQ[0] uses I/O standard 3.3-V LVTTL at 30
    Info (169178): Pin SDRAM_DQ[1] uses I/O standard 3.3-V LVTTL at 28
    Info (169178): Pin SDRAM_DQ[2] uses I/O standard 3.3-V LVTTL at 32
    Info (169178): Pin SDRAM_DQ[3] uses I/O standard 3.3-V LVTTL at 31
    Info (169178): Pin SDRAM_DQ[4] uses I/O standard 3.3-V LVTTL at 33
    Info (169178): Pin SDRAM_DQ[5] uses I/O standard 3.3-V LVTTL at 34
    Info (169178): Pin SDRAM_DQ[6] uses I/O standard 3.3-V LVTTL at 38
    Info (169178): Pin SDRAM_DQ[7] uses I/O standard 3.3-V LVTTL at 39
    Info (169178): Pin SDRAM_DQ[8] uses I/O standard 3.3-V LVTTL at 58
    Info (169178): Pin SDRAM_DQ[9] uses I/O standard 3.3-V LVTTL at 55
    Info (169178): Pin SDRAM_DQ[10] uses I/O standard 3.3-V LVTTL at 54
    Info (169178): Pin SDRAM_DQ[11] uses I/O standard 3.3-V LVTTL at 53
    Info (169178): Pin SDRAM_DQ[12] uses I/O standard 3.3-V LVTTL at 52
    Info (169178): Pin SDRAM_DQ[13] uses I/O standard 3.3-V LVTTL at 51
    Info (169178): Pin SDRAM_DQ[14] uses I/O standard 3.3-V LVTTL at 50
    Info (169178): Pin SDRAM_DQ[15] uses I/O standard 3.3-V LVTTL at 49
    Info (169178): Pin CLOCK_48[0] uses I/O standard 3.3-V LVTTL at 24
Info (144001): Generated suppressed messages file C:/Users/nec/GIT_ROOT/mist-board/tutorials/soc/lesson4/soc.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 25 warnings
    Info: Peak virtual memory: 945 megabytes
    Info: Processing ended: Thu Oct 06 17:18:49 2016
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/nec/GIT_ROOT/mist-board/tutorials/soc/lesson4/soc.fit.smsg.


