Fitter report for SerDes_Sys
Thu Mar 14 09:21:47 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Thu Mar 14 09:21:46 2024          ;
; Quartus Prime Version           ; 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Revision Name                   ; SerDes_Sys                                     ;
; Top-level Entity Name           ; SerDes_Sys                                     ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CSEMA5F31C6                                   ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 11,487 / 32,070 ( 36 % )                       ;
; Total registers                 ; 14866                                          ;
; Total pins                      ; 27 / 457 ( 6 % )                               ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 1,208,320 / 4,065,280 ( 30 % )                 ;
; Total RAM Blocks                ; 136 / 397 ( 34 % )                             ;
; Total DSP Blocks                ; 9 / 87 ( 10 % )                                ;
; Total HSSI RX PCSs              ; 0                                              ;
; Total HSSI PMA RX Deserializers ; 0                                              ;
; Total HSSI TX PCSs              ; 0                                              ;
; Total HSSI PMA TX Serializers   ; 0                                              ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.36        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.2%      ;
;     Processor 3            ;   3.0%      ;
;     Processor 4            ;   2.9%      ;
;     Processor 5            ;   2.4%      ;
;     Processor 6            ;   2.4%      ;
;     Processor 7            ;   2.4%      ;
;     Processor 8            ;   2.3%      ;
;     Processor 9            ;   2.1%      ;
;     Processor 10           ;   2.1%      ;
;     Processor 11           ;   2.1%      ;
;     Processor 12           ;   2.1%      ;
;     Processor 13           ;   2.1%      ;
;     Processor 14           ;   2.1%      ;
;     Processor 15           ;   2.1%      ;
;     Processor 16           ;   2.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; altera_internal_jtag~TCKUTAPCLKENA0                                                                                                                                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; KEY[0]~inputCLKENA0                                                                                                                                                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DFE_prl:DFE|pulse_response[1][16]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][17]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][18]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][19]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][20]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][21]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][22]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][23]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][24]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][25]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][26]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][27]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][28]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][29]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][30]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][31]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][16]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][17]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][18]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][19]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][20]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][21]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][22]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][23]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][24]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][25]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][26]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][27]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][28]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][29]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][30]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[2][31]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult1~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][16]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][17]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][18]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][19]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][20]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][21]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][22]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][23]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][24]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][25]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][26]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][27]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][28]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][29]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][30]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[3][31]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult2~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][16]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][17]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][18]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][19]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][20]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][21]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][22]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][23]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][24]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][25]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][26]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][27]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][28]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][29]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][30]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[4][31]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult3~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][16]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][17]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][18]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][19]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][20]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][21]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][22]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][23]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][24]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][25]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][26]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][27]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][28]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][29]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][30]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][31]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][16]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][17]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][18]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][19]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][20]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][21]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][22]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][23]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][24]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][25]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][26]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][27]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][28]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][29]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][30]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][31]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][16]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][17]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][18]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][19]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][20]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][21]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][22]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][23]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][24]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][25]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][26]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][27]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][28]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][29]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][30]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][31]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][16]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][17]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][18]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][19]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][20]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][21]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][22]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][23]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][24]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][25]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][26]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][27]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][28]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][29]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][30]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][31]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][16]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][17]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][18]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][19]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][20]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][21]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][22]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][23]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][24]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][25]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][26]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][27]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][28]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][29]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][30]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][31]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:on_chip_mem_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:on_chip_mem_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent|hold_waitrequest                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent|hold_waitrequest~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[27]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[27]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[4]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[6]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[7]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[9]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[9]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[20]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[20]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[0]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[0]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[1]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[2]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[3]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[6]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[6]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[7]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[7]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[10]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[10]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[11]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[11]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[13]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[14]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[14]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[17]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[17]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[21]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[21]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[22]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[22]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[24]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[24]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[26]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[26]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[28]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[28]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[30]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[11]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[13]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[14]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[15]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[16]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[18]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src2[3]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src2[3]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[9]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|write                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|write~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_ctrl_rd_ctl_reg                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_ctrl_rd_ctl_reg~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[0]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[0]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[2]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[2]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[7]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[7]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[9]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[9]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_ipending_reg[0]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_ipending_reg[0]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[2]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[2]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[5]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[5]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[6]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[6]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_byteenable[1]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_byteenable[1]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_byteenable[2]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_byteenable[2]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_read                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_read~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[0]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[0]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[18]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[18]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[29]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[29]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[31]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[31]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|i_read                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|i_read~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|address_reg_b[0]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|address_reg_b[0]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|rx_overrun                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|rx_overrun~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|tx_shift_empty                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|tx_shift_empty~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[2]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[5]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[5]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]~DUPLICATE                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_43|dffs[0]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_43|dffs[0]~DUPLICATE                ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_49|dffs[6]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_49|dffs[6]~DUPLICATE                ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_69|dffs[1]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_69|dffs[1]~DUPLICATE                ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_159|dffs[1]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_159|dffs[1]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_248|dffs[29]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_248|dffs[29]~DUPLICATE              ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_248|dffs[59]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_248|dffs[59]~DUPLICATE              ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_251|dffs[10]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_251|dffs[10]~DUPLICATE              ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_251|dffs[19]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_251|dffs[19]~DUPLICATE              ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_251|dffs[54]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_251|dffs[54]~DUPLICATE              ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_260|dffs[0]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_260|dffs[0]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_282|dffs[1]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_282|dffs[1]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_285|dffs[1]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_285|dffs[1]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_311|dffs[1]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_311|dffs[1]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_359|dffs[1]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_359|dffs[1]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_391|dffs[0]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_391|dffs[0]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_475|dffs[1]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_475|dffs[1]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_487|dffs[2]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_487|dffs[2]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_493|dffs[2]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_493|dffs[2]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_546|dffs[34]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_546|dffs[34]~DUPLICATE              ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_546|dffs[37]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_546|dffs[37]~DUPLICATE              ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_546|dffs[39]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_546|dffs[39]~DUPLICATE              ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_547|dffs[1]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_547|dffs[1]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_549|dffs[27]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_549|dffs[27]~DUPLICATE              ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_550|dffs[1]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_550|dffs[1]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_580|dffs[6]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_580|dffs[6]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_583|dffs[1]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_583|dffs[1]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_610|dffs[0]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_610|dffs[0]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_611|dffs[2]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_611|dffs[2]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_612|dffs[0]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_612|dffs[0]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_615|dffs[2]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_615|dffs[2]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_618|dffs[0]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_618|dffs[0]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_731|dffs[0]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_731|dffs[0]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_735|dffs[2]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_735|dffs[2]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_737|dffs[14]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_737|dffs[14]~DUPLICATE              ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_755|dffs[0]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_755|dffs[0]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_798|dffs[1]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_798|dffs[1]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_856|dffs[1]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_856|dffs[1]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_856|dffs[16]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_856|dffs[16]~DUPLICATE              ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_859|dffs[4]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_859|dffs[4]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_859|dffs[8]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_859|dffs[8]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_920|dffs[6]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_920|dffs[6]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_920|dffs[16]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_920|dffs[16]~DUPLICATE              ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_922|dffs[0]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_922|dffs[0]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_930|dffs[0]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_930|dffs[0]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_957|dffs[0]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_957|dffs[0]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_962|dffs[0]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_962|dffs[0]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1048|dffs[22]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1048|dffs[22]~DUPLICATE             ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1048|dffs[34]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1048|dffs[34]~DUPLICATE             ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1051|dffs[6]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1051|dffs[6]~DUPLICATE              ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1051|dffs[11]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1051|dffs[11]~DUPLICATE             ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1051|dffs[27]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1051|dffs[27]~DUPLICATE             ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1051|dffs[30]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1051|dffs[30]~DUPLICATE             ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]~DUPLICATE                                                                                                           ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[7]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[7]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[29]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[29]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                     ;
+--------------------------+----------------+--------------+---------------------------------------+---------------+----------------------+
; Name                     ; Ignored Entity ; Ignored From ; Ignored To                            ; Ignored Value ; Ignored Source       ;
+--------------------------+----------------+--------------+---------------------------------------+---------------+----------------------+
; Location                 ;                ;              ; HEX0[0]                               ; PIN_AE26      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX0[1]                               ; PIN_AE27      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX0[2]                               ; PIN_AE28      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX0[3]                               ; PIN_AG27      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX0[4]                               ; PIN_AF28      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX0[5]                               ; PIN_AG28      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX0[6]                               ; PIN_AH28      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX1[0]                               ; PIN_AJ29      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX1[1]                               ; PIN_AH29      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX1[2]                               ; PIN_AH30      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX1[3]                               ; PIN_AG30      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX1[4]                               ; PIN_AF29      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX1[5]                               ; PIN_AF30      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX1[6]                               ; PIN_AD27      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX2[0]                               ; PIN_AB23      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX2[1]                               ; PIN_AE29      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX2[2]                               ; PIN_AD29      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX2[3]                               ; PIN_AC28      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX2[4]                               ; PIN_AD30      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX2[5]                               ; PIN_AC29      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX2[6]                               ; PIN_AC30      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX3[0]                               ; PIN_AD26      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX3[1]                               ; PIN_AC27      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX3[2]                               ; PIN_AD25      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX3[3]                               ; PIN_AC25      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX3[4]                               ; PIN_AB28      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX3[5]                               ; PIN_AB25      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX3[6]                               ; PIN_AB22      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX4[0]                               ; PIN_AA24      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX4[1]                               ; PIN_Y23       ; QSF Assignment       ;
; Location                 ;                ;              ; HEX4[2]                               ; PIN_Y24       ; QSF Assignment       ;
; Location                 ;                ;              ; HEX4[3]                               ; PIN_W22       ; QSF Assignment       ;
; Location                 ;                ;              ; HEX4[4]                               ; PIN_W24       ; QSF Assignment       ;
; Location                 ;                ;              ; HEX4[5]                               ; PIN_V23       ; QSF Assignment       ;
; Location                 ;                ;              ; HEX4[6]                               ; PIN_W25       ; QSF Assignment       ;
; Location                 ;                ;              ; HEX5[0]                               ; PIN_V25       ; QSF Assignment       ;
; Location                 ;                ;              ; HEX5[1]                               ; PIN_AA28      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX5[2]                               ; PIN_Y27       ; QSF Assignment       ;
; Location                 ;                ;              ; HEX5[3]                               ; PIN_AB27      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX5[4]                               ; PIN_AB26      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX5[5]                               ; PIN_AA26      ; QSF Assignment       ;
; Location                 ;                ;              ; HEX5[6]                               ; PIN_AA25      ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_BLANK_N                           ; PIN_F10       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_B[0]                              ; PIN_B13       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_B[1]                              ; PIN_G13       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_B[2]                              ; PIN_H13       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_B[3]                              ; PIN_F14       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_B[4]                              ; PIN_H14       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_B[5]                              ; PIN_F15       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_B[6]                              ; PIN_G15       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_B[7]                              ; PIN_J14       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_CLK                               ; PIN_A11       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_G[0]                              ; PIN_J9        ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_G[1]                              ; PIN_J10       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_G[2]                              ; PIN_H12       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_G[3]                              ; PIN_G10       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_G[4]                              ; PIN_G11       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_G[5]                              ; PIN_G12       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_G[6]                              ; PIN_F11       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_G[7]                              ; PIN_E11       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_HS                                ; PIN_B11       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_R[0]                              ; PIN_A13       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_R[1]                              ; PIN_C13       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_R[2]                              ; PIN_E13       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_R[3]                              ; PIN_B12       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_R[4]                              ; PIN_C12       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_R[5]                              ; PIN_D12       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_R[6]                              ; PIN_E12       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_R[7]                              ; PIN_F13       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_SYNC_N                            ; PIN_C10       ; QSF Assignment       ;
; Location                 ;                ;              ; VGA_VS                                ; PIN_D11       ; QSF Assignment       ;
; PLL Bandwidth Preset     ; SerDes_Sys     ;              ; *pll_0002*|altera_pll:altera_pll_i*|* ; AUTO          ; ips/pll/pll_0002.qip ;
; PLL Compensation Mode    ; SerDes_Sys     ;              ; *pll_0002*|altera_pll:altera_pll_i*|* ; NORMAL        ; ips/pll/pll_0002.qip ;
; PLL Automatic Self-Reset ; SerDes_Sys     ;              ; *pll_0002*|altera_pll:altera_pll_i*|* ; OFF           ; ips/pll/pll_0002.qip ;
; Current Strength         ; SerDes_Sys     ;              ; HEX0                                  ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX0[0]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX0[1]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX0[2]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX0[3]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX0[4]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX0[5]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX0[6]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX1[0]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX1[1]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX1[2]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX1[3]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX1[4]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX1[5]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX1[6]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX2                                  ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX2[0]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX2[1]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX2[2]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX2[3]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX2[4]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX2[5]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX2[6]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX3                                  ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX3[0]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX3[1]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX3[2]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX3[3]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX3[4]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX3[5]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; HEX3[6]                               ; 16MA          ; QSF Assignment       ;
; Current Strength         ; SerDes_Sys     ;              ; KEY                                   ; 16MA          ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX0                                  ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX0[0]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX0[1]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX0[2]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX0[3]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX0[4]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX0[5]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX0[6]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX1                                  ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX1[0]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX1[1]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX1[2]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX1[3]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX1[4]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX1[4](n)                            ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX1[5]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX1[6]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX2                                  ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX2[0]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX2[1]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX2[2]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX2[3]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX2[4]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX2[5]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX2[6]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX3                                  ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX3[0]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX3[1]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX3[2]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX3[3]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX3[4]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX3[5]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; HEX3[6]                               ; 3.3-V LVTTL   ; QSF Assignment       ;
; I/O Standard             ; SerDes_Sys     ;              ; KEY                                   ; 3.3-V LVTTL   ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX0[0]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX0[1]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX0[2]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX0[3]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX0[4]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX0[5]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX0[6]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX1[0]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX1[1]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX1[2]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX1[3]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX1[4]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX1[5]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX1[6]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX2[0]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX2[1]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX2[2]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX2[3]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX2[4]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX2[5]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX2[6]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX3[0]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX3[1]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX3[2]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX3[3]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX3[4]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX3[5]                               ; 1             ; QSF Assignment       ;
; Slew Rate                ; SerDes_Sys     ;              ; HEX3[6]                               ; 1             ; QSF Assignment       ;
+--------------------------+----------------+--------------+---------------------------------------+---------------+----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 30898 ) ; 0.00 % ( 0 / 30898 )       ; 0.00 % ( 0 / 30898 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 30898 ) ; 0.00 % ( 0 / 30898 )       ; 0.00 % ( 0 / 30898 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:data_flow        ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:data_flow        ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 23959 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 214 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:data_flow        ; 0.00 % ( 0 / 6715 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/output_files/SerDes_Sys.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 11,487 / 32,070       ; 36 %  ;
; ALMs needed [=A-B+C]                                        ; 11,487                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 12,983 / 32,070       ; 40 %  ;
;         [a] ALMs used for LUT logic and registers           ; 4,260                 ;       ;
;         [b] ALMs used for LUT logic                         ; 5,953                 ;       ;
;         [c] ALMs used for registers                         ; 2,770                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,576 / 32,070        ; 5 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 80 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 3                     ;       ;
;         [c] Due to LAB input limits                         ; 77                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,643 / 3,207         ; 51 %  ;
;     -- Logic LABs                                           ; 1,643                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 14,977                ;       ;
;     -- 7 input functions                                    ; 26                    ;       ;
;     -- 6 input functions                                    ; 6,695                 ;       ;
;     -- 5 input functions                                    ; 1,697                 ;       ;
;     -- 4 input functions                                    ; 2,951                 ;       ;
;     -- <=3 input functions                                  ; 3,608                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,978                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 14,866                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 14,059 / 64,140       ; 22 %  ;
;         -- Secondary logic registers                        ; 807 / 64,140          ; 1 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 14,733                ;       ;
;         -- Routing optimization registers                   ; 133                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 27 / 457              ; 6 %   ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 136 / 397             ; 34 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,208,320 / 4,065,280 ; 30 %  ;
; Total block memory implementation bits                      ; 1,392,640 / 4,065,280 ; 34 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 9 / 87                ; 10 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 11.6% / 12.1% / 10.1% ;       ;
; Peak interconnect usage (total/H/V)                         ; 48.1% / 46.2% / 54.0% ;       ;
; Maximum fan-out                                             ; 12348                 ;       ;
; Highest non-global fan-out                                  ; 2494                  ;       ;
; Total fan-out                                               ; 121633                ;       ;
; Average fan-out                                             ; 3.80                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                             ;
+-------------------------------------------------------------+------------------------+-----------------------+-------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; sld_hub:auto_hub      ; sld_signaltap:data_flow ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+-----------------------+-------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9947 / 32070 ( 31 % )  ; 79 / 32070 ( < 1 % )  ; 1461 / 32070 ( 5 % )    ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 9947                   ; 79                    ; 1461                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 10419 / 32070 ( 32 % ) ; 85 / 32070 ( < 1 % )  ; 2481 / 32070 ( 8 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 3715                   ; 31                    ; 514                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 5520                   ; 32                    ; 402                     ; 0                              ;
;         [c] ALMs used for registers                         ; 1184                   ; 22                    ; 1565                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                     ; 0                       ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 541 / 32070 ( 2 % )    ; 7 / 32070 ( < 1 % )   ; 1031 / 32070 ( 3 % )    ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 69 / 32070 ( < 1 % )   ; 1 / 32070 ( < 1 % )   ; 11 / 32070 ( < 1 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                     ; 0                       ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                      ; 1                     ; 2                       ; 0                              ;
;         [c] Due to LAB input limits                         ; 68                     ; 0                     ; 9                       ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                     ; 0                       ; 0                              ;
;                                                             ;                        ;                       ;                         ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                   ; Low                     ; Low                            ;
;                                                             ;                        ;                       ;                         ;                                ;
; Total LABs:  partially or completely used                   ; 1328 / 3207 ( 41 % )   ; 13 / 3207 ( < 1 % )   ; 326 / 3207 ( 10 % )     ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 1328                   ; 13                    ; 326                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                     ; 0                       ; 0                              ;
;                                                             ;                        ;                       ;                         ;                                ;
; Combinational ALUT usage for logic                          ; 13255                  ; 108                   ; 1614                    ; 0                              ;
;     -- 7 input functions                                    ; 23                     ; 1                     ; 2                       ; 0                              ;
;     -- 6 input functions                                    ; 5997                   ; 20                    ; 678                     ; 0                              ;
;     -- 5 input functions                                    ; 1418                   ; 25                    ; 254                     ; 0                              ;
;     -- 4 input functions                                    ; 2447                   ; 19                    ; 485                     ; 0                              ;
;     -- <=3 input functions                                  ; 3370                   ; 43                    ; 195                     ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 406                    ; 35                    ; 1537                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                     ; 0                       ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                     ; 0                       ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                     ; 0                       ; 0                              ;
;                                                             ;                        ;                       ;                         ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                     ; 0                       ; 0                              ;
;     -- By type:                                             ;                        ;                       ;                         ;                                ;
;         -- Primary logic registers                          ; 9797 / 64140 ( 15 % )  ; 106 / 64140 ( < 1 % ) ; 4156 / 64140 ( 6 % )    ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 95 / 64140 ( < 1 % )   ; 10 / 64140 ( < 1 % )  ; 702 / 64140 ( 1 % )     ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                        ;                       ;                         ;                                ;
;         -- Design implementation registers                  ; 9829                   ; 106                   ; 4798                    ; 0                              ;
;         -- Routing optimization registers                   ; 63                     ; 10                    ; 60                      ; 0                              ;
;                                                             ;                        ;                       ;                         ;                                ;
;                                                             ;                        ;                       ;                         ;                                ;
; Virtual pins                                                ; 0                      ; 0                     ; 0                       ; 0                              ;
; I/O pins                                                    ; 27                     ; 0                     ; 0                       ; 0                              ;
; I/O registers                                               ; 0                      ; 0                     ; 0                       ; 0                              ;
; Total block memory bits                                     ; 583680                 ; 0                     ; 624640                  ; 0                              ;
; Total block memory implementation bits                      ; 768000                 ; 0                     ; 624640                  ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )           ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 75 / 397 ( 18 % )      ; 0 / 397 ( 0 % )       ; 61 / 397 ( 15 % )       ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 9 / 87 ( 10 % )        ; 0 / 87 ( 0 % )        ; 0 / 87 ( 0 % )          ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 2 / 116 ( 1 % )        ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )         ; 1 / 116 ( < 1 % )              ;
;                                                             ;                        ;                       ;                         ;                                ;
; Connections                                                 ;                        ;                       ;                         ;                                ;
;     -- Input Connections                                    ; 200                    ; 169                   ; 5895                    ; 1                              ;
;     -- Registered Input Connections                         ; 51                     ; 124                   ; 5332                    ; 0                              ;
;     -- Output Connections                                   ; 2960                   ; 423                   ; 34                      ; 2848                           ;
;     -- Registered Output Connections                        ; 433                    ; 423                   ; 0                       ; 0                              ;
;                                                             ;                        ;                       ;                         ;                                ;
; Internal Connections                                        ;                        ;                       ;                         ;                                ;
;     -- Total Connections                                    ; 99411                  ; 1323                  ; 27586                   ; 2858                           ;
;     -- Registered Connections                               ; 42053                  ; 1039                  ; 19492                   ; 0                              ;
;                                                             ;                        ;                       ;                         ;                                ;
; External Connections                                        ;                        ;                       ;                         ;                                ;
;     -- Top                                                  ; 0                      ; 149                   ; 2956                    ; 55                             ;
;     -- sld_hub:auto_hub                                     ; 149                    ; 20                    ; 269                     ; 154                            ;
;     -- sld_signaltap:data_flow                              ; 2956                   ; 269                   ; 64                      ; 2640                           ;
;     -- hard_block:auto_generated_inst                       ; 55                     ; 154                   ; 2640                    ; 0                              ;
;                                                             ;                        ;                       ;                         ;                                ;
; Partition Interface                                         ;                        ;                       ;                         ;                                ;
;     -- Input Ports                                          ; 43                     ; 78                    ; 984                     ; 4                              ;
;     -- Output Ports                                         ; 302                    ; 95                    ; 625                     ; 9                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                     ; 0                       ; 0                              ;
;                                                             ;                        ;                       ;                         ;                                ;
; Registered Ports                                            ;                        ;                       ;                         ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 3                     ; 453                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 49                    ; 611                     ; 0                              ;
;                                                             ;                        ;                       ;                         ;                                ;
; Port Connectivity                                           ;                        ;                       ;                         ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 1                     ; 68                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 36                    ; 2                       ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                     ; 18                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                     ; 1                       ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 54                    ; 309                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                     ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 59                    ; 323                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 51                    ; 613                     ; 0                              ;
+-------------------------------------------------------------+------------------------+-----------------------+-------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50    ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 12348                 ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; HPS_UART_RX ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]      ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 898                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]      ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]      ; W15   ; 3B       ; 40           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]      ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]       ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]       ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]       ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]       ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]       ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]       ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]       ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]       ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]       ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]       ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HPS_UART_TX ; AC18  ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]     ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]     ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]     ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]     ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]     ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]     ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]     ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]     ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]     ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]     ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 9 / 80 ( 11 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; HPS_UART_TX                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; HPS_UART_RX                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; LEDR[0]     ; Incomplete set of assignments ;
; LEDR[4]     ; Incomplete set of assignments ;
; LEDR[6]     ; Incomplete set of assignments ;
; HPS_UART_TX ; Incomplete set of assignments ;
; LEDR[1]     ; Incomplete set of assignments ;
; LEDR[2]     ; Incomplete set of assignments ;
; LEDR[3]     ; Incomplete set of assignments ;
; LEDR[5]     ; Incomplete set of assignments ;
; LEDR[7]     ; Incomplete set of assignments ;
; LEDR[8]     ; Incomplete set of assignments ;
; LEDR[9]     ; Incomplete set of assignments ;
; SW[2]       ; Incomplete set of assignments ;
; SW[3]       ; Incomplete set of assignments ;
; SW[4]       ; Incomplete set of assignments ;
; SW[5]       ; Incomplete set of assignments ;
; SW[6]       ; Incomplete set of assignments ;
; SW[7]       ; Incomplete set of assignments ;
; SW[8]       ; Incomplete set of assignments ;
; SW[9]       ; Incomplete set of assignments ;
+-------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                              ; Entity Name                                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; |SerDes_Sys                                                                                                                             ; 11487.4 (79.3)       ; 12983.2 (79.5)                   ; 1575.3 (1.7)                                      ; 79.5 (1.5)                       ; 0.0 (0.0)            ; 14977 (149)         ; 14866 (109)               ; 0 (0)         ; 1208320           ; 136   ; 9          ; 27   ; 0            ; |SerDes_Sys                                                                                                                                                                                                                                                                                                                                                                                                                      ; SerDes_Sys                                        ; work         ;
;    |DFE_prl:DFE|                                                                                                                        ; 702.7 (103.1)        ; 719.0 (121.3)                    ; 34.2 (18.8)                                       ; 17.9 (0.6)                       ; 0.0 (0.0)            ; 1143 (151)          ; 303 (147)                 ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |SerDes_Sys|DFE_prl:DFE                                                                                                                                                                                                                                                                                                                                                                                                          ; DFE_prl                                           ; work         ;
;       |decision_maker_prl:DM|                                                                                                           ; 438.9 (438.9)        ; 443.3 (443.3)                    ; 15.7 (15.7)                                       ; 11.3 (11.3)                      ; 0.0 (0.0)            ; 684 (684)           ; 156 (156)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|DFE_prl:DFE|decision_maker_prl:DM                                                                                                                                                                                                                                                                                                                                                                                    ; decision_maker_prl                                ; work         ;
;       |lpm_divide:Div0|                                                                                                                 ; 160.4 (0.0)          ; 154.4 (0.0)                      ; 0.0 (0.0)                                         ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 308 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|DFE_prl:DFE|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                                                                          ; lpm_divide                                        ; work         ;
;          |lpm_divide_7dm:auto_generated|                                                                                                ; 160.4 (0.0)          ; 154.4 (0.0)                      ; 0.0 (0.0)                                         ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 308 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|DFE_prl:DFE|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                                                                                                                            ; lpm_divide_7dm                                    ; work         ;
;             |sign_div_unsign_dnh:divider|                                                                                               ; 160.4 (0.0)          ; 154.4 (0.0)                      ; 0.0 (0.0)                                         ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 308 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|DFE_prl:DFE|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                                                                                                                ; sign_div_unsign_dnh                               ; work         ;
;                |alt_u_div_03f:divider|                                                                                                  ; 160.4 (160.4)        ; 154.4 (154.4)                    ; 0.0 (0.0)                                         ; 6.0 (6.0)                        ; 0.0 (0.0)            ; 308 (308)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|DFE_prl:DFE|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                                                                                                                          ; alt_u_div_03f                                     ; work         ;
;    |ISI_channel_ocm:channel|                                                                                                            ; 28.2 (28.2)          ; 67.3 (67.3)                      ; 39.1 (39.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 93 (93)                   ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |SerDes_Sys|ISI_channel_ocm:channel                                                                                                                                                                                                                                                                                                                                                                                              ; ISI_channel_ocm                                   ; work         ;
;    |NIOS_UART:u0|                                                                                                                       ; 1195.4 (0.0)         ; 1265.8 (0.0)                     ; 112.7 (0.0)                                       ; 42.2 (0.0)                       ; 0.0 (0.0)            ; 1764 (0)            ; 865 (0)                   ; 0 (0)         ; 583680            ; 75    ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0                                                                                                                                                                                                                                                                                                                                                                                                         ; NIOS_UART                                         ; NIOS_UART    ;
;       |NIOS_UART_mm_interconnect_0:mm_interconnect_0|                                                                                   ; 83.5 (0.0)           ; 102.8 (0.0)                      ; 19.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 182 (0)             ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                           ; NIOS_UART_mm_interconnect_0                       ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_demux:cmd_demux|                                                                              ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                           ; NIOS_UART_mm_interconnect_0_cmd_demux             ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                   ; NIOS_UART_mm_interconnect_0_cmd_demux_001         ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_demux_001:rsp_demux|                                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_demux_001:rsp_demux                                                                                                                                                                                                                                                                                                       ; NIOS_UART_mm_interconnect_0_cmd_demux_001         ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_demux_001:rsp_demux_002|                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                                   ; NIOS_UART_mm_interconnect_0_cmd_demux_001         ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                  ; 16.7 (14.7)          ; 18.2 (16.2)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (50)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                               ; NIOS_UART_mm_interconnect_0_cmd_mux               ; NIOS_UART    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002|                                                                              ; 25.7 (23.2)          ; 28.7 (26.2)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (54)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                                                                                           ; NIOS_UART_mm_interconnect_0_cmd_mux               ; NIOS_UART    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_router:router|                                                                                    ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                 ; NIOS_UART_mm_interconnect_0_router                ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_router_001:router_001|                                                                            ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                         ; NIOS_UART_mm_interconnect_0_router_001            ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                  ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                               ; NIOS_UART_mm_interconnect_0_rsp_mux               ; NIOS_UART    ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 4.3 (4.3)            ; 5.0 (5.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; NIOS_UART    ;
;          |altera_avalon_sc_fifo:on_chip_mem_s1_agent_rsp_fifo|                                                                          ; 4.2 (4.2)            ; 4.4 (4.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:on_chip_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; NIOS_UART    ;
;          |altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo|                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                             ; NIOS_UART    ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; -0.3 (-0.3)          ; 0.6 (0.6)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_agent                        ; NIOS_UART    ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 4.1 (4.1)            ; 4.5 (4.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                       ; altera_merlin_master_translator                   ; NIOS_UART    ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 1.4 (1.4)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                ; altera_merlin_master_translator                   ; NIOS_UART    ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; NIOS_UART    ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 3.9 (3.9)            ; 13.5 (13.5)                      ; 9.6 (9.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; NIOS_UART    ;
;          |altera_merlin_slave_translator:on_chip_mem_s1_translator|                                                                     ; 0.8 (0.8)            ; 1.8 (1.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:on_chip_mem_s1_translator                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                    ; NIOS_UART    ;
;          |altera_merlin_slave_translator:uart_0_s1_translator|                                                                          ; 6.1 (6.1)            ; 7.0 (7.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                    ; NIOS_UART    ;
;       |NIOS_UART_nios2_gen2_0:nios2_gen2_0|                                                                                             ; 431.4 (0.0)          ; 484.8 (0.0)                      ; 58.9 (0.0)                                        ; 5.5 (0.0)                        ; 0.0 (0.0)            ; 671 (0)             ; 642 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                     ; NIOS_UART_nios2_gen2_0                            ; NIOS_UART    ;
;          |NIOS_UART_nios2_gen2_0_cpu:cpu|                                                                                               ; 431.4 (284.5)        ; 484.8 (303.4)                    ; 58.9 (24.4)                                       ; 5.5 (5.5)                        ; 0.0 (0.0)            ; 671 (479)           ; 642 (357)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                      ; NIOS_UART_nios2_gen2_0_cpu                        ; NIOS_UART    ;
;             |NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|                                             ; 146.9 (29.6)         ; 181.4 (31.0)                     ; 34.5 (1.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 192 (5)             ; 285 (81)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                        ; NIOS_UART_nios2_gen2_0_cpu_nios2_oci              ; NIOS_UART    ;
;                |NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|                      ; 50.3 (0.0)           ; 73.1 (0.0)                       ; 22.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                      ; NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper    ; NIOS_UART    ;
;                   |NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|                     ; 5.4 (5.8)            ; 23.1 (21.4)                      ; 17.7 (15.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk     ; NIOS_UART    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                           ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer5|                                                             ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer5 ; altera_std_synchronizer                           ; work         ;
;                   |NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|                           ; 43.5 (43.3)          ; 48.7 (47.2)                      ; 5.2 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck                                                            ; NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck        ; NIOS_UART    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                           ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer3       ; altera_std_synchronizer                           ; work         ;
;                   |sld_virtual_jtag_basic:NIOS_UART_nios2_gen2_0_cpu_debug_slave_phy|                                                   ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOS_UART_nios2_gen2_0_cpu_debug_slave_phy                                                                                    ; sld_virtual_jtag_basic                            ; work         ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg|                            ; 3.7 (3.7)            ; 4.8 (4.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                            ; NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg       ; NIOS_UART    ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|                              ; 4.5 (4.5)            ; 15.2 (15.2)                      ; 10.7 (10.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                              ; NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break        ; NIOS_UART    ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug|                              ; 4.3 (4.0)            ; 5.4 (4.4)                        ; 1.1 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 11 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                              ; NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug        ; NIOS_UART    ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                          ; altera_std_synchronizer                           ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                         ; altera_std_synchronizer                           ; work         ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im|                                    ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im                                                                                                                                                                    ; NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im           ; NIOS_UART    ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace                                                                                                                                                            ; NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace       ; NIOS_UART    ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|                                    ; 47.5 (47.5)          ; 47.5 (47.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 49 (49)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                    ; NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem           ; NIOS_UART    ;
;                   |NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module   ; NIOS_UART    ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                        ; work         ;
;                         |altsyncram_qid1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                   ; work         ;
;             |NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_a|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                         ; NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module ; NIOS_UART    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                        ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                ; altsyncram_msi1                                   ; work         ;
;             |NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_b|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                         ; NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module ; NIOS_UART    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                        ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                ; altsyncram_msi1                                   ; work         ;
;       |NIOS_UART_on_chip_mem:on_chip_mem|                                                                                               ; 616.7 (1.8)          ; 599.2 (2.3)                      ; 19.2 (0.5)                                        ; 36.7 (0.0)                       ; 0.0 (0.0)            ; 803 (3)             ; 11 (0)                    ; 0 (0)         ; 573440            ; 72    ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem                                                                                                                                                                                                                                                                                                                                                                       ; NIOS_UART_on_chip_mem                             ; NIOS_UART    ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 614.9 (0.0)          ; 596.8 (0.0)                      ; 18.7 (0.0)                                        ; 36.7 (0.0)                       ; 0.0 (0.0)            ; 800 (0)             ; 11 (0)                    ; 0 (0)         ; 573440            ; 72    ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                        ; work         ;
;             |altsyncram_ei92:auto_generated|                                                                                            ; 614.9 (3.1)          ; 596.8 (4.0)                      ; 18.7 (1.0)                                        ; 36.7 (0.1)                       ; 0.0 (0.0)            ; 800 (0)             ; 11 (11)                   ; 0 (0)         ; 573440            ; 72    ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_ei92                                   ; work         ;
;                |decode_0na:decode2|                                                                                                     ; 12.0 (12.0)          ; 13.2 (13.2)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2                                                                                                                                                                                                                                                                                           ; decode_0na                                        ; work         ;
;                |mux_2jb:mux5|                                                                                                           ; 391.0 (391.0)        ; 385.2 (385.2)                    ; 16.2 (16.2)                                       ; 22.0 (22.0)                      ; 0.0 (0.0)            ; 517 (517)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|mux_2jb:mux5                                                                                                                                                                                                                                                                                                 ; mux_2jb                                           ; work         ;
;                |mux_tib:mux4|                                                                                                           ; 208.8 (208.8)        ; 194.5 (194.5)                    ; 0.3 (0.3)                                         ; 14.6 (14.6)                      ; 0.0 (0.0)            ; 261 (261)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|mux_tib:mux4                                                                                                                                                                                                                                                                                                 ; mux_tib                                           ; work         ;
;       |NIOS_UART_uart_0:uart_0|                                                                                                         ; 57.8 (0.0)           ; 63.1 (0.0)                       ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_uart_0:uart_0                                                                                                                                                                                                                                                                                                                                                                                 ; NIOS_UART_uart_0                                  ; NIOS_UART    ;
;          |NIOS_UART_uart_0_regs:the_NIOS_UART_uart_0_regs|                                                                              ; 16.6 (16.6)          ; 19.3 (19.3)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_regs:the_NIOS_UART_uart_0_regs                                                                                                                                                                                                                                                                                                                                 ; NIOS_UART_uart_0_regs                             ; NIOS_UART    ;
;          |NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|                                                                                  ; 24.8 (24.5)          ; 28.3 (27.3)                      ; 3.4 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 40 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx                                                                                                                                                                                                                                                                                                                                     ; NIOS_UART_uart_0_rx                               ; NIOS_UART    ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                       ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                 ; altera_std_synchronizer                           ; work         ;
;          |NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|                                                                                  ; 15.5 (15.5)          ; 15.5 (15.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx                                                                                                                                                                                                                                                                                                                                     ; NIOS_UART_uart_0_tx                               ; NIOS_UART    ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.0 (2.6)            ; 7.9 (5.1)                        ; 4.9 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 17 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                           ; NIOS_UART    ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.1 (0.1)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                         ; NIOS_UART    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                         ; NIOS_UART    ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 3.0 (2.5)            ; 8.0 (5.2)                        ; 5.0 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                           ; NIOS_UART    ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                         ; NIOS_UART    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                         ; NIOS_UART    ;
;    |TX:transmitter|                                                                                                                     ; 18.8 (0.0)           ; 25.0 (0.0)                       ; 6.7 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 46 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|TX:transmitter                                                                                                                                                                                                                                                                                                                                                                                                       ; TX                                                ; TX           ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|TX:transmitter|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                ; altera_reset_controller                           ; TX           ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|TX:transmitter|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                     ; altera_reset_synchronizer                         ; TX           ;
;       |grey_encode:gray_encoder_0|                                                                                                      ; 2.9 (2.9)            ; 4.0 (4.0)                        ; 1.5 (1.5)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|TX:transmitter|grey_encode:gray_encoder_0                                                                                                                                                                                                                                                                                                                                                                            ; grey_encode                                       ; TX           ;
;       |pam_4_encode:pam_encoder_0|                                                                                                      ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|TX:transmitter|pam_4_encode:pam_encoder_0                                                                                                                                                                                                                                                                                                                                                                            ; pam_4_encode                                      ; TX           ;
;       |prbs31:prbs_0|                                                                                                                   ; 13.4 (13.4)          ; 17.0 (17.0)                      ; 3.7 (3.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 28 (28)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|TX:transmitter|prbs31:prbs_0                                                                                                                                                                                                                                                                                                                                                                                         ; prbs31                                            ; TX           ;
;    |grey_decode:gd|                                                                                                                     ; 1.7 (1.7)            ; 2.5 (2.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|grey_decode:gd                                                                                                                                                                                                                                                                                                                                                                                                       ; grey_decode                                       ; RX           ;
;    |noise_128_wrapper:noise_wrapper_noise|                                                                                              ; 7919.5 (4.5)         ; 8257.0 (8.0)                     ; 343.9 (3.5)                                       ; 6.4 (0.0)                        ; 0.0 (0.0)            ; 10116 (9)           ; 8469 (9)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|noise_128_wrapper:noise_wrapper_noise                                                                                                                                                                                                                                                                                                                                                                                ; noise_128_wrapper                                 ; work         ;
;       |noise_128:noise_128|                                                                                                             ; 7915.0 (7817.6)      ; 8249.0 (8132.0)                  ; 340.4 (320.8)                                     ; 6.4 (6.4)                        ; 0.0 (0.0)            ; 10107 (9920)        ; 8460 (8219)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128                                                                                                                                                                                                                                                                                                                                                            ; noise_128                                         ; work         ;
;          |urng_64:dut|                                                                                                                  ; 97.3 (97.3)          ; 117.0 (117.0)                    ; 19.7 (19.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 187 (187)           ; 241 (241)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut                                                                                                                                                                                                                                                                                                                                                ; urng_64                                           ; work         ;
;    |pam_4_decode:pd|                                                                                                                    ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|pam_4_decode:pd                                                                                                                                                                                                                                                                                                                                                                                                      ; pam_4_decode                                      ; RX           ;
;    |sld_hub:auto_hub|                                                                                                                   ; 78.5 (0.5)           ; 85.0 (0.5)                       ; 7.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 108 (1)             ; 116 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                     ; sld_hub                                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 78.0 (0.0)           ; 84.5 (0.0)                       ; 7.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 107 (0)             ; 116 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                     ; alt_sld_fab_with_jtag_input                       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 78.0 (0.0)           ; 84.5 (0.0)                       ; 7.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 107 (0)             ; 116 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                  ; alt_sld_fab                                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 78.0 (1.4)           ; 84.5 (3.2)                       ; 7.0 (2.0)                                         ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 107 (1)             ; 116 (6)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                              ; alt_sld_fab_alt_sld_fab                           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 76.6 (0.0)           ; 81.3 (0.0)                       ; 5.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 106 (0)             ; 110 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                  ; alt_sld_fab_alt_sld_fab_sldfabric                 ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 76.6 (55.6)          ; 81.3 (59.6)                      ; 5.0 (4.2)                                         ; 0.3 (0.2)                        ; 0.0 (0.0)            ; 106 (69)            ; 110 (80)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                     ; sld_jtag_hub                                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 11.6 (11.6)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                             ; sld_rom_sr                                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 9.4 (9.4)            ; 10.3 (10.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                           ; sld_shadow_jsm                                    ; altera_sld   ;
;    |sld_signaltap:data_flow|                                                                                                            ; 1461.0 (103.1)       ; 2479.5 (228.0)                   ; 1029.0 (125.0)                                    ; 10.5 (0.1)                       ; 0.0 (0.0)            ; 1614 (2)            ; 4858 (610)                ; 0 (0)         ; 624640            ; 61    ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow                                                                                                                                                                                                                                                                                                                                                                                              ; sld_signaltap                                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 1357.9 (0.0)         ; 2251.5 (0.0)                     ; 904.0 (0.0)                                       ; 10.4 (0.0)                       ; 0.0 (0.0)            ; 1612 (0)            ; 4248 (0)                  ; 0 (0)         ; 624640            ; 61    ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                                        ; sld_signaltap_impl                                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 1357.9 (89.9)        ; 2251.5 (615.0)                   ; 904.0 (525.4)                                     ; 10.4 (0.3)                       ; 0.0 (0.0)            ; 1612 (65)           ; 4248 (1307)               ; 0 (0)         ; 624640            ; 61    ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                                                 ; sld_signaltap_implb                               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 13.2 (12.5)          ; 25.5 (25.0)                      ; 12.4 (12.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                                  ; altdpram                                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                              ; lpm_decode                                        ; work         ;
;                   |decode_vnf:auto_generated|                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                                                                                                    ; decode_vnf                                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 624640            ; 61    ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                                 ; altsyncram                                        ; work         ;
;                |altsyncram_qk84:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 624640            ; 61    ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qk84:auto_generated                                                                                                                                                                                                                                  ; altsyncram_qk84                                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                                  ; lpm_shiftreg                                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                                    ; lpm_shiftreg                                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 3.0 (3.0)            ; 7.5 (7.5)                        ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                                         ; serial_crc_16                                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 45.5 (45.5)          ; 53.0 (53.0)                      ; 8.7 (8.7)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 81 (81)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                                      ; sld_buffer_manager                                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 981.2 (0.5)          ; 1323.4 (0.5)                     ; 350.8 (0.0)                                       ; 8.6 (0.0)                        ; 0.0 (0.0)            ; 1377 (1)            ; 2379 (1)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                                     ; sld_ela_control                                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 0.8 (0.8)            ; 1.7 (1.7)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                             ; lpm_shiftreg                                      ; work         ;
;                |sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|                                             ; 979.5 (0.0)          ; 1316.2 (0.0)                     ; 345.3 (0.0)                                       ; 8.5 (0.0)                        ; 0.0 (0.0)            ; 1375 (0)            ; 2362 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper                                                                                                                                                                                                          ; sld_ela_trigger                                   ; work         ;
;                   |sld_ela_trigger_eeo:auto_generated|                                                                                  ; 979.5 (0.0)          ; 1316.2 (0.0)                     ; 345.3 (0.0)                                       ; 8.5 (0.0)                        ; 0.0 (0.0)            ; 1375 (0)            ; 2362 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated                                                                                                                                                                       ; sld_ela_trigger_eeo                               ; work         ;
;                      |sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|                                                               ; 979.5 (214.9)        ; 1316.2 (216.5)                   ; 345.3 (5.6)                                       ; 8.5 (3.9)                        ; 0.0 (0.0)            ; 1375 (391)          ; 2362 (1)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1                                                                                                                    ; sld_reserved_SerDes_Sys_data_flow_1_42af          ; work         ;
;                         |lpm_compare:variable_compare_1047|                                                                             ; 21.9 (0.0)           ; 22.7 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_1047                                                                                  ; lpm_compare                                       ; work         ;
;                            |cmpr_k3l:auto_generated|                                                                                    ; 21.9 (21.9)          ; 22.7 (22.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_1047|cmpr_k3l:auto_generated                                                          ; cmpr_k3l                                          ; work         ;
;                         |lpm_compare:variable_compare_1050|                                                                             ; 21.8 (0.0)           ; 22.7 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_1050                                                                                  ; lpm_compare                                       ; work         ;
;                            |cmpr_k3l:auto_generated|                                                                                    ; 21.8 (21.8)          ; 22.7 (22.7)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_1050|cmpr_k3l:auto_generated                                                          ; cmpr_k3l                                          ; work         ;
;                         |lpm_compare:variable_compare_11|                                                                               ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_11                                                                                    ; lpm_compare                                       ; work         ;
;                            |cmpr_22l:auto_generated|                                                                                    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_11|cmpr_22l:auto_generated                                                            ; cmpr_22l                                          ; work         ;
;                         |lpm_compare:variable_compare_14|                                                                               ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_14                                                                                    ; lpm_compare                                       ; work         ;
;                            |cmpr_22l:auto_generated|                                                                                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_14|cmpr_22l:auto_generated                                                            ; cmpr_22l                                          ; work         ;
;                         |lpm_compare:variable_compare_247|                                                                              ; 36.3 (0.0)           ; 43.0 (0.0)                       ; 6.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_247                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_q3l:auto_generated|                                                                                    ; 36.3 (36.3)          ; 43.0 (43.0)                      ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (85)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_247|cmpr_q3l:auto_generated                                                           ; cmpr_q3l                                          ; work         ;
;                         |lpm_compare:variable_compare_250|                                                                              ; 37.5 (0.0)           ; 40.0 (0.0)                       ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_250                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_q3l:auto_generated|                                                                                    ; 37.5 (37.5)          ; 40.0 (40.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (85)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_250|cmpr_q3l:auto_generated                                                           ; cmpr_q3l                                          ; work         ;
;                         |lpm_compare:variable_compare_281|                                                                              ; 3.5 (0.0)            ; 3.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_281                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_82l:auto_generated|                                                                                    ; 3.5 (3.5)            ; 3.8 (3.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_281|cmpr_82l:auto_generated                                                           ; cmpr_82l                                          ; work         ;
;                         |lpm_compare:variable_compare_284|                                                                              ; 3.1 (0.0)            ; 3.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_284                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_82l:auto_generated|                                                                                    ; 3.1 (3.1)            ; 3.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_284|cmpr_82l:auto_generated                                                           ; cmpr_82l                                          ; work         ;
;                         |lpm_compare:variable_compare_315|                                                                              ; 3.9 (0.0)            ; 4.3 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_315                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_82l:auto_generated|                                                                                    ; 3.9 (3.9)            ; 4.3 (4.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_315|cmpr_82l:auto_generated                                                           ; cmpr_82l                                          ; work         ;
;                         |lpm_compare:variable_compare_318|                                                                              ; 3.3 (0.0)            ; 3.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_318                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_82l:auto_generated|                                                                                    ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_318|cmpr_82l:auto_generated                                                           ; cmpr_82l                                          ; work         ;
;                         |lpm_compare:variable_compare_331|                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_331                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_22l:auto_generated|                                                                                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_331|cmpr_22l:auto_generated                                                           ; cmpr_22l                                          ; work         ;
;                         |lpm_compare:variable_compare_334|                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_334                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_22l:auto_generated|                                                                                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_334|cmpr_22l:auto_generated                                                           ; cmpr_22l                                          ; work         ;
;                         |lpm_compare:variable_compare_347|                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_347                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_22l:auto_generated|                                                                                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_347|cmpr_22l:auto_generated                                                           ; cmpr_22l                                          ; work         ;
;                         |lpm_compare:variable_compare_350|                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_350                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_22l:auto_generated|                                                                                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_350|cmpr_22l:auto_generated                                                           ; cmpr_22l                                          ; work         ;
;                         |lpm_compare:variable_compare_381|                                                                              ; 3.4 (0.0)            ; 3.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_381                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_82l:auto_generated|                                                                                    ; 3.4 (3.4)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_381|cmpr_82l:auto_generated                                                           ; cmpr_82l                                          ; work         ;
;                         |lpm_compare:variable_compare_384|                                                                              ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_384                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_82l:auto_generated|                                                                                    ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_384|cmpr_82l:auto_generated                                                           ; cmpr_82l                                          ; work         ;
;                         |lpm_compare:variable_compare_415|                                                                              ; 3.4 (0.0)            ; 3.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_415                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_82l:auto_generated|                                                                                    ; 3.4 (3.4)            ; 3.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_415|cmpr_82l:auto_generated                                                           ; cmpr_82l                                          ; work         ;
;                         |lpm_compare:variable_compare_418|                                                                              ; 3.5 (0.0)            ; 3.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_418                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_82l:auto_generated|                                                                                    ; 3.5 (3.5)            ; 3.8 (3.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_418|cmpr_82l:auto_generated                                                           ; cmpr_82l                                          ; work         ;
;                         |lpm_compare:variable_compare_45|                                                                               ; 3.1 (0.0)            ; 3.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_45                                                                                    ; lpm_compare                                       ; work         ;
;                            |cmpr_82l:auto_generated|                                                                                    ; 3.1 (3.1)            ; 3.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_45|cmpr_82l:auto_generated                                                            ; cmpr_82l                                          ; work         ;
;                         |lpm_compare:variable_compare_48|                                                                               ; 3.6 (0.0)            ; 3.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_48                                                                                    ; lpm_compare                                       ; work         ;
;                            |cmpr_82l:auto_generated|                                                                                    ; 3.6 (3.6)            ; 3.6 (3.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_48|cmpr_82l:auto_generated                                                            ; cmpr_82l                                          ; work         ;
;                         |lpm_compare:variable_compare_545|                                                                              ; 21.3 (0.0)           ; 21.9 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_545                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_k3l:auto_generated|                                                                                    ; 21.3 (21.3)          ; 21.9 (21.9)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_545|cmpr_k3l:auto_generated                                                           ; cmpr_k3l                                          ; work         ;
;                         |lpm_compare:variable_compare_548|                                                                              ; 20.7 (0.0)           ; 20.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_548                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_k3l:auto_generated|                                                                                    ; 20.7 (20.7)          ; 20.7 (20.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_548|cmpr_k3l:auto_generated                                                           ; cmpr_k3l                                          ; work         ;
;                         |lpm_compare:variable_compare_579|                                                                              ; 3.3 (0.0)            ; 3.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_579                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_82l:auto_generated|                                                                                    ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_579|cmpr_82l:auto_generated                                                           ; cmpr_82l                                          ; work         ;
;                         |lpm_compare:variable_compare_582|                                                                              ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_582                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_82l:auto_generated|                                                                                    ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_582|cmpr_82l:auto_generated                                                           ; cmpr_82l                                          ; work         ;
;                         |lpm_compare:variable_compare_613|                                                                              ; 3.5 (0.0)            ; 4.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_613                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_82l:auto_generated|                                                                                    ; 3.5 (3.5)            ; 4.2 (4.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_613|cmpr_82l:auto_generated                                                           ; cmpr_82l                                          ; work         ;
;                         |lpm_compare:variable_compare_616|                                                                              ; 3.7 (0.0)            ; 3.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_616                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_82l:auto_generated|                                                                                    ; 3.7 (3.7)            ; 3.8 (3.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_616|cmpr_82l:auto_generated                                                           ; cmpr_82l                                          ; work         ;
;                         |lpm_compare:variable_compare_671|                                                                              ; 6.4 (0.0)            ; 7.4 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_671                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_n3l:auto_generated|                                                                                    ; 6.4 (6.4)            ; 7.4 (7.4)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_671|cmpr_n3l:auto_generated                                                           ; cmpr_n3l                                          ; work         ;
;                         |lpm_compare:variable_compare_674|                                                                              ; 6.8 (0.0)            ; 6.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_674                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_n3l:auto_generated|                                                                                    ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_674|cmpr_n3l:auto_generated                                                           ; cmpr_n3l                                          ; work         ;
;                         |lpm_compare:variable_compare_733|                                                                              ; 8.3 (0.0)            ; 9.8 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_733                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_o3l:auto_generated|                                                                                    ; 8.3 (8.3)            ; 9.8 (9.8)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_733|cmpr_o3l:auto_generated                                                           ; cmpr_o3l                                          ; work         ;
;                         |lpm_compare:variable_compare_736|                                                                              ; 7.8 (0.0)            ; 8.6 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_736                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_o3l:auto_generated|                                                                                    ; 7.8 (7.8)            ; 8.6 (8.6)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_736|cmpr_o3l:auto_generated                                                           ; cmpr_o3l                                          ; work         ;
;                         |lpm_compare:variable_compare_794|                                                                              ; 8.0 (0.0)            ; 10.3 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_794                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_o3l:auto_generated|                                                                                    ; 8.0 (8.0)            ; 10.3 (10.3)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_794|cmpr_o3l:auto_generated                                                           ; cmpr_o3l                                          ; work         ;
;                         |lpm_compare:variable_compare_797|                                                                              ; 8.0 (0.0)            ; 9.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_797                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_o3l:auto_generated|                                                                                    ; 8.0 (8.0)            ; 9.0 (9.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_797|cmpr_o3l:auto_generated                                                           ; cmpr_o3l                                          ; work         ;
;                         |lpm_compare:variable_compare_855|                                                                              ; 8.0 (0.0)            ; 8.6 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_855                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_o3l:auto_generated|                                                                                    ; 8.0 (8.0)            ; 8.6 (8.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_855|cmpr_o3l:auto_generated                                                           ; cmpr_o3l                                          ; work         ;
;                         |lpm_compare:variable_compare_858|                                                                              ; 7.7 (0.0)            ; 7.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_858                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_o3l:auto_generated|                                                                                    ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_858|cmpr_o3l:auto_generated                                                           ; cmpr_o3l                                          ; work         ;
;                         |lpm_compare:variable_compare_916|                                                                              ; 8.2 (0.0)            ; 8.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_916                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_o3l:auto_generated|                                                                                    ; 8.2 (8.2)            ; 8.5 (8.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_916|cmpr_o3l:auto_generated                                                           ; cmpr_o3l                                          ; work         ;
;                         |lpm_compare:variable_compare_919|                                                                              ; 7.9 (0.0)            ; 8.8 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_919                                                                                   ; lpm_compare                                       ; work         ;
;                            |cmpr_o3l:auto_generated|                                                                                    ; 7.9 (7.9)            ; 8.8 (8.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_compare:variable_compare_919|cmpr_o3l:auto_generated                                                           ; cmpr_o3l                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_10|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_10                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_100|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_100                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1001|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1001                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1002|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1002                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1004|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1004                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1005|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1005                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1007|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1007                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1008|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1008                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1010|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1010                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1011|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1011                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1013|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1013                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1014|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1014                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1016|                                                                             ; -0.8 (-0.8)          ; 0.9 (0.9)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1016                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1017|                                                                             ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1017                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1019|                                                                             ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1019                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_102|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_102                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1020|                                                                             ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1020                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1022|                                                                             ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1022                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1023|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1023                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1025|                                                                             ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1025                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1026|                                                                             ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1026                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1028|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1028                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1029|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1029                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_103|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_103                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1031|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1031                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1032|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1032                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1034|                                                                             ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1034                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1035|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1035                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1037|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1037                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1038|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1038                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1040|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1040                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1041|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1041                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1043|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1043                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1044|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1044                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1045|                                                                             ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1045                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1046|                                                                             ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1046                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1048|                                                                             ; 9.2 (9.2)            ; 11.2 (11.2)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1048                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1049|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1049                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_105|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_105                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1051|                                                                             ; 8.2 (8.2)            ; 12.2 (12.2)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1051                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1052|                                                                             ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1052                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1053|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1053                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1055|                                                                             ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1055                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1056|                                                                             ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1056                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1058|                                                                             ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1058                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1059|                                                                             ; -0.2 (-0.2)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1059                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_106|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_106                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1061|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1061                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1062|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1062                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1064|                                                                             ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1064                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1065|                                                                             ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1065                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1067|                                                                             ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1067                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1068|                                                                             ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1068                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1070|                                                                             ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1070                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1071|                                                                             ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1071                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1073|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1073                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1074|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1074                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1076|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1076                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1077|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1077                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1079|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1079                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_108|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_108                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1080|                                                                             ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1080                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1082|                                                                             ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1082                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1083|                                                                             ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1083                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1085|                                                                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1085                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1086|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1086                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1088|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1088                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1089|                                                                             ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1089                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_109|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_109                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1091|                                                                             ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1091                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1092|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1092                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1094|                                                                             ; -0.8 (-0.8)          ; 0.9 (0.9)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1094                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1095|                                                                             ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1095                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1097|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1097                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1098|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1098                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1099|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_1099                                                                                  ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_111|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_111                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_112|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_112                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_114|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_114                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_115|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_115                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_117|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_117                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_118|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_118                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_12|                                                                               ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_12                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_120|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_120                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_121|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_121                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_123|                                                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_123                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_124|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_124                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_126|                                                                              ; -0.8 (-0.8)          ; 1.3 (1.3)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_126                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_127|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_127                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_129|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_129                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_13|                                                                               ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_13                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_130|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_130                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_132|                                                                              ; -0.8 (-0.8)          ; 1.5 (1.5)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_132                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_133|                                                                              ; -0.3 (-0.3)          ; 0.5 (0.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_133                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_135|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_135                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_136|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_136                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_138|                                                                              ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_138                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_139|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_139                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_141|                                                                              ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_141                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_142|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_142                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_144|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_144                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_145|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_145                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_147|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_147                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_148|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_148                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_15|                                                                               ; -0.1 (-0.1)          ; 0.5 (0.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_15                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_150|                                                                              ; -0.8 (-0.8)          ; 0.9 (0.9)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_150                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_151|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_151                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_153|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_153                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_154|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_154                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_156|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_156                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_157|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_157                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_159|                                                                              ; -0.8 (-0.8)          ; 1.5 (1.5)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_159                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_16|                                                                               ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_16                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_160|                                                                              ; -0.3 (-0.3)          ; 0.5 (0.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_160                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_162|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_162                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_163|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_163                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_165|                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_165                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_166|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_166                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_168|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_168                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_169|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_169                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_17|                                                                               ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_17                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_171|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_171                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_172|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_172                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_174|                                                                              ; -0.3 (-0.3)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_174                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_175|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_175                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_177|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_177                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_178|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_178                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_180|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_180                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_181|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_181                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_183|                                                                              ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_183                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_184|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_184                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_186|                                                                              ; -0.8 (-0.8)          ; 1.0 (1.0)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_186                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_187|                                                                              ; -0.3 (-0.3)          ; 0.5 (0.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_187                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_189|                                                                              ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_189                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_190|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_190                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_192|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_192                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_193|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_193                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_195|                                                                              ; -0.8 (-0.8)          ; 0.9 (0.9)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_195                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_196|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_196                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_198|                                                                              ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_198                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_199|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_199                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_20|                                                                               ; -0.8 (-0.8)          ; 1.3 (1.3)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_20                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_201|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_201                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_202|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_202                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_204|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_204                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_205|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_205                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_207|                                                                              ; -0.3 (-0.3)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_207                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_208|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_208                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_21|                                                                               ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_21                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_210|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_210                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_211|                                                                              ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_211                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_213|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_213                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_214|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_214                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_216|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_216                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_217|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_217                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_219|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_219                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_220|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_220                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_222|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_222                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_223|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_223                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_225|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_225                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_226|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_226                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_228|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_228                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_229|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_229                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_23|                                                                               ; -0.8 (-0.8)          ; 1.3 (1.3)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_23                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_231|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_231                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_232|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_232                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_234|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_234                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_235|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_235                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_237|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_237                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_238|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_238                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_24|                                                                               ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_24                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_240|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_240                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_241|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_241                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_243|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_243                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_244|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_244                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_245|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_245                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_246|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_246                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_248|                                                                              ; 17.2 (17.2)          ; 20.7 (20.7)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_248                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_249|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_249                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_251|                                                                              ; 13.4 (13.4)          ; 22.2 (22.2)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_251                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_252|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_252                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_253|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_253                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_256|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_256                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_257|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_257                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_259|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_259                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_26|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_26                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_260|                                                                              ; -0.3 (-0.3)          ; 0.7 (0.7)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_260                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_262|                                                                              ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_262                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_263|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_263                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_265|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_265                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_266|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_266                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_268|                                                                              ; -0.7 (-0.7)          ; 0.8 (0.8)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_268                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_269|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_269                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_27|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_27                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_271|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_271                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_272|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_272                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_274|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_274                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_275|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_275                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_277|                                                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_277                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_278|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_278                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_279|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_279                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_280|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_280                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_282|                                                                              ; 0.5 (0.5)            ; 2.6 (2.6)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_282                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_283|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_283                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_285|                                                                              ; 0.5 (0.5)            ; 2.5 (2.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_285                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_286|                                                                              ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_286                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_287|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_287                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_29|                                                                               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_29                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_290|                                                                              ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_290                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_291|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_291                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_293|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_293                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_294|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_294                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_296|                                                                              ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_296                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_297|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_297                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_299|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_299                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_30|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_30                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_300|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_300                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_302|                                                                              ; -0.7 (-0.7)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_302                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_303|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_303                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_305|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_305                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_306|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_306                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_308|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_308                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_309|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_309                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_311|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_311                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_312|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_312                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_313|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_313                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_314|                                                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_314                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_316|                                                                              ; 0.9 (0.9)            ; 2.8 (2.8)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_316                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_317|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_317                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_319|                                                                              ; 1.3 (1.3)            ; 2.7 (2.7)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_319                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_32|                                                                               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_32                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_320|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_320                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_321|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_321                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_324|                                                                              ; -0.8 (-0.8)          ; 0.6 (0.6)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_324                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_325|                                                                              ; -0.3 (-0.3)          ; 0.5 (0.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_325                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_327|                                                                              ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_327                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_328|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_328                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_329|                                                                              ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_329                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_33|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_33                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_330|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_330                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_332|                                                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_332                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_333|                                                                              ; 0.7 (0.7)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_333                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_335|                                                                              ; -0.2 (-0.2)          ; 0.7 (0.7)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_335                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_336|                                                                              ; -0.1 (-0.1)          ; 0.7 (0.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_336                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_337|                                                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_337                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_340|                                                                              ; -0.3 (-0.3)          ; 1.5 (1.5)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_340                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_341|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_341                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_343|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_343                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_344|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_344                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_345|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_345                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_346|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_346                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_348|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_348                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_349|                                                                              ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_349                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_35|                                                                               ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_35                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_351|                                                                              ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_351                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_352|                                                                              ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_352                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_353|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_353                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_356|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_356                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_357|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_357                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_359|                                                                              ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_359                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_36|                                                                               ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_36                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_360|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_360                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_362|                                                                              ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_362                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_363|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_363                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_365|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_365                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_366|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_366                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_368|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_368                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_369|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_369                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_371|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_371                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_372|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_372                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_374|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_374                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_375|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_375                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_377|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_377                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_378|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_378                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_379|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_379                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_38|                                                                               ; -0.8 (-0.8)          ; 1.0 (1.0)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_38                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_380|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_380                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_382|                                                                              ; 1.0 (1.0)            ; 2.7 (2.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_382                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_383|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_383                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_385|                                                                              ; 1.7 (1.7)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_385                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_386|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_386                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_387|                                                                              ; -0.2 (-0.2)          ; 0.3 (0.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_387                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_39|                                                                               ; -0.3 (-0.3)          ; 0.5 (0.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_39                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_390|                                                                              ; -0.3 (-0.3)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_390                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_391|                                                                              ; -0.3 (-0.3)          ; 0.5 (0.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_391                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_393|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_393                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_394|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_394                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_396|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_396                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_397|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_397                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_399|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_399                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_4|                                                                                ; -0.5 (-0.5)          ; 1.1 (1.1)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_4                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_400|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_400                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_402|                                                                              ; -0.3 (-0.3)          ; 0.8 (0.8)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_402                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_403|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_403                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_405|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_405                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_406|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_406                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_408|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_408                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_409|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_409                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_41|                                                                               ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_41                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_411|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_411                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_412|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_412                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_413|                                                                              ; -0.2 (-0.2)          ; 0.7 (0.7)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_413                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_414|                                                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_414                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_416|                                                                              ; 2.1 (2.1)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_416                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_417|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_417                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_419|                                                                              ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_419                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_42|                                                                               ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_42                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_420|                                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_420                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_421|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_421                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_424|                                                                              ; -0.7 (-0.7)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_424                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_425|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_425                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_427|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_427                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_428|                                                                              ; -0.2 (-0.2)          ; 0.3 (0.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_428                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_43|                                                                               ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_43                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_430|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_430                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_431|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_431                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_433|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_433                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_434|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_434                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_436|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_436                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_437|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_437                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_439|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_439                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_44|                                                                               ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_44                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_440|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_440                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_442|                                                                              ; -0.8 (-0.8)          ; 0.9 (0.9)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_442                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_443|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_443                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_445|                                                                              ; -0.2 (-0.2)          ; 0.9 (0.9)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_445                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_446|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_446                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_448|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_448                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_449|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_449                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_451|                                                                              ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_451                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_452|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_452                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_454|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_454                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_455|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_455                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_457|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_457                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_458|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_458                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_46|                                                                               ; 0.7 (0.7)            ; 2.3 (2.3)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_46                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_460|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_460                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_461|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_461                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_463|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_463                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_464|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_464                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_466|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_466                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_467|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_467                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_469|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_469                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_47|                                                                               ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_47                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_470|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_470                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_472|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_472                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_473|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_473                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_475|                                                                              ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_475                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_476|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_476                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_478|                                                                              ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_478                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_479|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_479                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_481|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_481                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_482|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_482                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_484|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_484                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_485|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_485                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_487|                                                                              ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_487                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_488|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_488                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_49|                                                                               ; 0.6 (0.6)            ; 2.5 (2.5)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_49                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_490|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_490                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_491|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_491                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_493|                                                                              ; -0.8 (-0.8)          ; 1.2 (1.2)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_493                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_494|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_494                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_496|                                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_496                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_497|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_497                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_499|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_499                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_5|                                                                                ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_5                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_50|                                                                               ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_50                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_500|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_500                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_502|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_502                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_503|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_503                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_505|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_505                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_506|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_506                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_508|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_508                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_509|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_509                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_51|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_51                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_511|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_511                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_512|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_512                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_514|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_514                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_515|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_515                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_517|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_517                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_518|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_518                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_520|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_520                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_521|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_521                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_523|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_523                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_524|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_524                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_526|                                                                              ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_526                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_527|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_527                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_529|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_529                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_530|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_530                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_532|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_532                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_533|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_533                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_535|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_535                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_536|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_536                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_538|                                                                              ; -0.3 (-0.3)          ; 0.7 (0.7)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_538                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_539|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_539                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_54|                                                                               ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_54                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_541|                                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_541                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_542|                                                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_542                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_543|                                                                              ; -0.3 (-0.3)          ; 0.6 (0.6)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_543                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_544|                                                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_544                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_546|                                                                              ; 7.8 (7.8)            ; 11.2 (11.2)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_546                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_547|                                                                              ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_547                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_549|                                                                              ; 7.8 (7.8)            ; 10.7 (10.7)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_549                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_55|                                                                               ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_55                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_550|                                                                              ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_550                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_551|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_551                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_554|                                                                              ; -0.3 (-0.3)          ; 0.9 (0.9)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_554                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_555|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_555                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_557|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_557                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_558|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_558                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_560|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_560                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_561|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_561                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_563|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_563                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_564|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_564                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_566|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_566                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_567|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_567                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_569|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_569                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_57|                                                                               ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_57                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_570|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_570                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_572|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_572                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_573|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_573                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_575|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_575                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_576|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_576                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_577|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_577                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_578|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_578                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_58|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_58                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_580|                                                                              ; -1.3 (-1.3)          ; 2.8 (2.8)                        ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_580                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_581|                                                                              ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_581                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_583|                                                                              ; 2.3 (2.3)            ; 2.4 (2.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_583                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_584|                                                                              ; -0.2 (-0.2)          ; 0.9 (0.9)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_584                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_585|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_585                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_588|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_588                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_589|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_589                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_591|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_591                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_592|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_592                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_594|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_594                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_595|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_595                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_597|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_597                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_598|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_598                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_60|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_60                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_600|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_600                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_601|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_601                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_603|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_603                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_604|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_604                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_606|                                                                              ; -0.8 (-0.8)          ; 0.9 (0.9)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_606                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_607|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_607                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_609|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_609                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_61|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_61                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_610|                                                                              ; -0.3 (-0.3)          ; 0.5 (0.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_610                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_611|                                                                              ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_611                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_612|                                                                              ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_612                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_614|                                                                              ; 0.4 (0.4)            ; 2.8 (2.8)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_614                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_615|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_615                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_617|                                                                              ; 2.0 (2.0)            ; 2.7 (2.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_617                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_618|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_618                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_619|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_619                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_622|                                                                              ; -0.2 (-0.2)          ; 1.1 (1.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_622                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_623|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_623                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_625|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_625                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_626|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_626                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_628|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_628                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_629|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_629                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_63|                                                                               ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_63                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_631|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_631                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_632|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_632                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_634|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_634                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_635|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_635                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_637|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_637                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_638|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_638                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_64|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_64                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_640|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_640                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_641|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_641                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_643|                                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_643                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_644|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_644                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_646|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_646                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_647|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_647                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_649|                                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_649                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_650|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_650                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_652|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_652                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_653|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_653                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_655|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_655                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_656|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_656                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_658|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_658                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_659|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_659                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_66|                                                                               ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_66                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_661|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_661                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_662|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_662                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_664|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_664                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_665|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_665                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_667|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_667                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_668|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_668                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_669|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_669                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_67|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_67                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_670|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_670                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_672|                                                                              ; 4.1 (4.1)            ; 4.1 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_672                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_673|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_673                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_675|                                                                              ; 4.0 (4.0)            ; 4.3 (4.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_675                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_676|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_676                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_677|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_677                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_681|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_681                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_682|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_682                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_684|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_684                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_685|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_685                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_687|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_687                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_688|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_688                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_69|                                                                               ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_69                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_690|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_690                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_691|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_691                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_693|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_693                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_694|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_694                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_696|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_696                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_697|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_697                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_699|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_699                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_7|                                                                                ; -0.8 (-0.8)          ; 1.0 (1.0)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_7                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_70|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_70                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_700|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_700                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_702|                                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_702                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_703|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_703                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_705|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_705                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_706|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_706                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_708|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_708                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_709|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_709                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_711|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_711                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_712|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_712                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_714|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_714                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_715|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_715                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_717|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_717                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_718|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_718                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_72|                                                                               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_72                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_720|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_720                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_721|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_721                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_723|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_723                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_724|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_724                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_726|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_726                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_727|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_727                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_729|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_729                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_73|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_73                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_730|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_730                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_731|                                                                              ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_731                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_732|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_732                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_734|                                                                              ; 3.2 (3.2)            ; 5.1 (5.1)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_734                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_735|                                                                              ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_735                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_737|                                                                              ; 3.1 (3.1)            ; 5.2 (5.2)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_737                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_738|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_738                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_739|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_739                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_742|                                                                              ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_742                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_743|                                                                              ; -0.2 (-0.2)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_743                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_745|                                                                              ; -0.8 (-0.8)          ; 0.7 (0.7)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_745                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_746|                                                                              ; -0.2 (-0.2)          ; 0.2 (0.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_746                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_748|                                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_748                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_749|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_749                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_75|                                                                               ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_75                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_751|                                                                              ; -0.5 (-0.5)          ; 1.0 (1.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_751                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_752|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_752                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_754|                                                                              ; -0.3 (-0.3)          ; 1.0 (1.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_754                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_755|                                                                              ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_755                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_757|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_757                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_758|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_758                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_76|                                                                               ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_76                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_760|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_760                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_761|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_761                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_763|                                                                              ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_763                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_764|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_764                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_766|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_766                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_767|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_767                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_769|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_769                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_770|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_770                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_772|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_772                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_773|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_773                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_775|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_775                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_776|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_776                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_778|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_778                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_779|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_779                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_78|                                                                               ; -0.8 (-0.8)          ; 1.2 (1.2)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_78                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_781|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_781                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_782|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_782                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_784|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_784                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_785|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_785                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_787|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_787                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_788|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_788                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_79|                                                                               ; -0.3 (-0.3)          ; 0.5 (0.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_79                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_790|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_790                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_791|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_791                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_792|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_792                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_793|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_793                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_795|                                                                              ; 3.3 (3.3)            ; 5.4 (5.4)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_795                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_796|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_796                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_798|                                                                              ; 1.8 (1.8)            ; 5.3 (5.3)                        ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_798                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_799|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_799                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_8|                                                                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_8                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_800|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_800                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_803|                                                                              ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_803                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_804|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_804                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_806|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_806                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_807|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_807                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_809|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_809                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_81|                                                                               ; -0.8 (-0.8)          ; 1.5 (1.5)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_81                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_810|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_810                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_812|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_812                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_813|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_813                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_815|                                                                              ; -0.3 (-0.3)          ; 1.0 (1.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_815                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_816|                                                                              ; -0.3 (-0.3)          ; 0.5 (0.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_816                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_818|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_818                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_819|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_819                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_82|                                                                               ; -0.3 (-0.3)          ; 0.5 (0.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_82                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_821|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_821                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_822|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_822                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_824|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_824                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_825|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_825                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_827|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_827                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_828|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_828                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_830|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_830                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_831|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_831                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_833|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_833                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_834|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_834                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_836|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_836                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_837|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_837                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_839|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_839                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_84|                                                                               ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_84                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_840|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_840                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_842|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_842                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_843|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_843                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_845|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_845                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_846|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_846                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_848|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_848                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_849|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_849                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_85|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_85                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_851|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_851                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_852|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_852                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_853|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_853                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_854|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_854                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_856|                                                                              ; 4.3 (4.3)            ; 4.7 (4.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_856                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_857|                                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_857                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_859|                                                                              ; 3.3 (3.3)            ; 4.8 (4.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_859                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_860|                                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_860                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_861|                                                                              ; -0.2 (-0.2)          ; 0.3 (0.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_861                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_864|                                                                              ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_864                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_865|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_865                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_867|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_867                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_868|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_868                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_87|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_87                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_870|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_870                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_871|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_871                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_873|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_873                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_874|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_874                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_876|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_876                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_877|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_877                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_879|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_879                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_88|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_88                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_880|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_880                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_882|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_882                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_883|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_883                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_885|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_885                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_886|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_886                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_888|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_888                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_889|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_889                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_891|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_891                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_892|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_892                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_894|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_894                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_895|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_895                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_897|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_897                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_898|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_898                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_9|                                                                                ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_9                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_90|                                                                               ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_90                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_900|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_900                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_901|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_901                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_903|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_903                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_904|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_904                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_906|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_906                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_907|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_907                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_909|                                                                              ; -0.8 (-0.8)          ; 0.8 (0.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_909                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_91|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_91                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_910|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_910                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_912|                                                                              ; -0.8 (-0.8)          ; 1.0 (1.0)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_912                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_913|                                                                              ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_913                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_914|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_914                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_915|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_915                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_917|                                                                              ; 4.3 (4.3)            ; 4.7 (4.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_917                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_918|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_918                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_920|                                                                              ; 4.6 (4.6)            ; 4.9 (4.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_920                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_921|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_921                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_922|                                                                              ; -0.2 (-0.2)          ; 0.5 (0.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_922                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_923|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_923                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_926|                                                                              ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_926                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_927|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_927                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_929|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_929                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_93|                                                                               ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_93                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_930|                                                                              ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_930                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_932|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_932                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_933|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_933                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_935|                                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_935                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_936|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_936                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_938|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_938                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_939|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_939                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_94|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_94                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_941|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_941                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_942|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_942                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_944|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_944                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_945|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_945                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_947|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_947                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_948|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_948                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_950|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_950                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_951|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_951                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_953|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_953                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_954|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_954                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_956|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_956                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_957|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_957                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_959|                                                                              ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_959                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_96|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_96                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_960|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_960                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_962|                                                                              ; -0.1 (-0.1)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_962                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_963|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_963                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_965|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_965                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_966|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_966                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_968|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_968                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_969|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_969                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_97|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_97                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_971|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_971                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_972|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_972                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_974|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_974                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_975|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_975                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_977|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_977                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_978|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_978                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_980|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_980                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_981|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_981                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_983|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_983                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_984|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_984                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_986|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_986                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_987|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_987                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_989|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_989                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_99|                                                                               ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_99                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_990|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_990                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_992|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_992                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_993|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_993                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_995|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_995                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_996|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_996                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_998|                                                                              ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_998                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_999|                                                                              ; -0.2 (-0.2)          ; 0.2 (0.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_999                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |sld_alt_reduction:unary_1|                                                                                     ; 13.2 (13.2)          ; 14.0 (14.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_1                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_18|                                                                                    ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_18                                                                                         ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_2|                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_2                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_254|                                                                                   ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_254                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_288|                                                                                   ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_288                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_322|                                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_322                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_338|                                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_338                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_354|                                                                                   ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_354                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_388|                                                                                   ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_388                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_422|                                                                                   ; 15.1 (15.1)          ; 15.1 (15.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_422                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_52|                                                                                    ; 27.0 (27.0)          ; 27.0 (27.0)                      ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 42 (42)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_52                                                                                         ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_552|                                                                                   ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_552                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_586|                                                                                   ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_586                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_620|                                                                                   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_620                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_678|                                                                                   ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_678                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_679|                                                                                   ; 5.9 (5.9)            ; 5.9 (5.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_679                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_740|                                                                                   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_740                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_801|                                                                                   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_801                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_862|                                                                                   ; 6.3 (6.3)            ; 6.3 (6.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_862                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_924|                                                                                   ; 16.3 (16.3)          ; 16.2 (16.2)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 27 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_alt_reduction:unary_924                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_mbpmg:mbpm_1000|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1000                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1000|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1003|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1003                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1003|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1006|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1006                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1006|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1009|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1009                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1009|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_101|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_101                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_101|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1012|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1012                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1012|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1015|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1015                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1015|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1018|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1018                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1018|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1021|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1021                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1021|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1024|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1024                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1024|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1027|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1027                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1027|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1030|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1030                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1030|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1033|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1033                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1033|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1036|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1036                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1036|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1039|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1039                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1039|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_104|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_104                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_104|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1042|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1042                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1042|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1054|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1054                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1054|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1057|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1057                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1057|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1060|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1060                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1060|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1063|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1063                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1063|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1066|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1066                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1066|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1069|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1069                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1069|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_107|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_107                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_107|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1072|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1072                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1072|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1075|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1075                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1075|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1078|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1078                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1078|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1081|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1081                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1081|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1084|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1084                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1084|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1087|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1087                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1087|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1090|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1090                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1090|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1093|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1093                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1093|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1096|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1096                                                                                                ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_1096|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                          ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_110|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_110                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_110|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_113|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_113                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_113|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_116|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_116                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_116|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_119|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_119                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_119|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_122|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_122                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_122|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_125|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_125                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_125|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_128|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_128                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_128|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_131|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_131                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_131|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_134|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_134                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_134|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_137|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_137                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_137|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_140|                                                                                            ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_140                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_140|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_143|                                                                                            ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_143                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_143|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_146|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_146                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_146|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_149|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_149                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_149|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_152|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_152                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_152|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_155|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_155                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_155|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_158|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_158                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_158|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_161|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_161                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_161|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_164|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_164                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_164|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_167|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_167                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_167|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_170|                                                                                            ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_170                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_170|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_173|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_173                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_173|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_176|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_176                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_176|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_179|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_179                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_179|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_182|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_182                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_182|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_185|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_185                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_185|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_188|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_188                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_188|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_19|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_19                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_19|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_191|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_191                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_191|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_194|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_194                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_194|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_197|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_197                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_197|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_200|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_200                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_200|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_203|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_203                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_203|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_206|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_206                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_206|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_209|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_209                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_209|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_212|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_212                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_212|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_215|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_215                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_215|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_218|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_218                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_218|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_22|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_22                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_22|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_221|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_221                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_221|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_224|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_224                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_224|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_227|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_227                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_227|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_230|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_230                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_230|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_233|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_233                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_233|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_236|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_236                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_236|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_239|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_239                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_239|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_242|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_242                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_242|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_25|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_25                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_25|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_255|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_255                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_255|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_258|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_258                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_258|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_261|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_261                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_261|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_264|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_264                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_264|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_267|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_267                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_267|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_270|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_270                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_270|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_273|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_273                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_273|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_276|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_276                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_276|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_28|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_28                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_28|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_289|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_289                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_289|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_292|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_292                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_292|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_295|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_295                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_295|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_298|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_298                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_298|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_3|                                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_3                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_3|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_301|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_301                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_301|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_304|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_304                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_304|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_307|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_307                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_307|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_31|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_31                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_31|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_310|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_310                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_310|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_323|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_323                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_323|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_326|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_326                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_326|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_339|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_339                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_339|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_34|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_34                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_34|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_342|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_342                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_342|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_355|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_355                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_355|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_358|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_358                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_358|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_361|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_361                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_361|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_364|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_364                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_364|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_367|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_367                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_367|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_37|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_37                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_37|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_370|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_370                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_370|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_373|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_373                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_373|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_376|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_376                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_376|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_389|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_389                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_389|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_392|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_392                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_392|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_395|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_395                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_395|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_398|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_398                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_398|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_40|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_40                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_40|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_401|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_401                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_401|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_404|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_404                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_404|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_407|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_407                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_407|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_410|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_410                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_410|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_423|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_423                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_423|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_426|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_426                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_426|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_429|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_429                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_429|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_432|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_432                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_432|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_435|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_435                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_435|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_438|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_438                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_438|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_441|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_441                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_441|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_444|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_444                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_444|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_447|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_447                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_447|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_450|                                                                                            ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_450                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_450|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_453|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_453                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_453|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_456|                                                                                            ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_456                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_456|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_459|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_459                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_459|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_462|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_462                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_462|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_465|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_465                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_465|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_468|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_468                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_468|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_471|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_471                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_471|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_474|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_474                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_474|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_477|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_477                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_477|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_480|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_480                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_480|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_483|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_483                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_483|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_486|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_486                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_486|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_489|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_489                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_489|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_492|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_492                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_492|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_495|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_495                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_495|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_498|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_498                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_498|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_501|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_501                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_501|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_504|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_504                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_504|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_507|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_507                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_507|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_510|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_510                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_510|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_513|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_513                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_513|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_516|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_516                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_516|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_519|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_519                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_519|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_522|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_522                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_522|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_525|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_525                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_525|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_528|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_528                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_528|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_53|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_53                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_53|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_531|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_531                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_531|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_534|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_534                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_534|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_537|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_537                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_537|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_540|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_540                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_540|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_553|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_553                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_553|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_556|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_556                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_556|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_559|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_559                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_559|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_56|                                                                                             ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_56                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_56|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_562|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_562                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_562|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_565|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_565                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_565|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_568|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_568                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_568|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_571|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_571                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_571|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_574|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_574                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_574|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_587|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_587                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_587|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_59|                                                                                             ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_59                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_59|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_590|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_590                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_590|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_593|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_593                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_593|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_596|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_596                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_596|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_599|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_599                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_599|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_6|                                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_6                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_6|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_602|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_602                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_602|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_605|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_605                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_605|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_608|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_608                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_608|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_62|                                                                                             ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_62                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_62|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_621|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_621                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_621|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_624|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_624                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_624|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_627|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_627                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_627|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_630|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_630                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_630|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_633|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_633                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_633|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_636|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_636                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_636|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_639|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_639                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_639|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_642|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_642                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_642|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_645|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_645                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_645|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_648|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_648                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_648|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_65|                                                                                             ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_65                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_65|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_651|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_651                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_651|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_654|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_654                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_654|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_657|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_657                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_657|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_660|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_660                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_660|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_663|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_663                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_663|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_666|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_666                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_666|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_68|                                                                                             ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_68                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_68|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_680|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_680                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_680|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_683|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_683                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_683|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_686|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_686                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_686|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_689|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_689                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_689|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_692|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_692                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_692|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_695|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_695                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_695|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_698|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_698                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_698|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_701|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_701                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_701|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_704|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_704                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_704|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_707|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_707                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_707|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_71|                                                                                             ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_71                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_71|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_710|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_710                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_710|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_713|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_713                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_713|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_716|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_716                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_716|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_719|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_719                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_719|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_722|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_722                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_722|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_725|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_725                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_725|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_728|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_728                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_728|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_74|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_74                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_74|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_741|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_741                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_741|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_744|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_744                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_744|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_747|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_747                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_747|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_750|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_750                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_750|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_753|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_753                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_753|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_756|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_756                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_756|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_759|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_759                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_759|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_762|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_762                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_762|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_765|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_765                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_765|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_768|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_768                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_768|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_77|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_77                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_77|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_771|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_771                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_771|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_774|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_774                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_774|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_777|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_777                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_777|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_780|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_780                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_780|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_783|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_783                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_783|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_786|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_786                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_786|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_789|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_789                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_789|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_80|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_80                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_80|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_802|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_802                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_802|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_805|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_805                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_805|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_808|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_808                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_808|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_811|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_811                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_811|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_814|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_814                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_814|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_817|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_817                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_817|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_820|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_820                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_820|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_823|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_823                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_823|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_826|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_826                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_826|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_829|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_829                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_829|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_83|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_83                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_83|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_832|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_832                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_832|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_835|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_835                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_835|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_838|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_838                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_838|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_841|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_841                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_841|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_844|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_844                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_844|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_847|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_847                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_847|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_850|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_850                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_850|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_86|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_86                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_86|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_863|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_863                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_863|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_866|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_866                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_866|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_869|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_869                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_869|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_872|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_872                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_872|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_875|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_875                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_875|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_878|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_878                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_878|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_881|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_881                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_881|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_884|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_884                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_884|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_887|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_887                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_887|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_89|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_89                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_89|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_890|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_890                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_890|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_893|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_893                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_893|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_896|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_896                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_896|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_899|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_899                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_899|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_902|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_902                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_902|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_905|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_905                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_905|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_908|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_908                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_908|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_911|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_911                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_911|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_92|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_92                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_92|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_925|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_925                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_925|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_928|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_928                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_928|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_931|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_931                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_931|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_934|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_934                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_934|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_937|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_937                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_937|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_940|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_940                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_940|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_943|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_943                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_943|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_946|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_946                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_946|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_949|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_949                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_949|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_95|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_95                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_95|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_952|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_952                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_952|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_955|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_955                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_955|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_958|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_958                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_958|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_961|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_961                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_961|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_964|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_964                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_964|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_967|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_967                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_967|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_970|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_970                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_970|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_973|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_973                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_973|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_976|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_976                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_976|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_979|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_979                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_979|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_98|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_98                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_98|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_982|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_982                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_982|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_985|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_985                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_985|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_988|                                                                                            ; 0.5 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_988                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.5 (0.5)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_988|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_991|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_991                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_991|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_994|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_994                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_994|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_997|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_997                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|sld_mbpmg:mbpm_997|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 0.5 (0.5)            ; 5.1 (0.5)                        ; 4.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 12 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                                       ; sld_ela_trigger_flow_mgr                          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 0.0 (0.0)            ; 4.6 (4.6)                        ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                               ; lpm_shiftreg                                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 198.5 (6.7)          ; 198.8 (6.8)                      ; 0.4 (0.2)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 46 (12)             ; 377 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                                ; sld_offload_buffer_mgr                            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                                      ; lpm_counter                                       ; work         ;
;                   |cntr_lbi:auto_generated|                                                                                             ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_lbi:auto_generated                                                                                                                                              ; cntr_lbi                                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                               ; lpm_counter                                       ; work         ;
;                   |cntr_22j:auto_generated|                                                                                             ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated                                                                                                                                                                       ; cntr_22j                                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 3.0 (0.0)            ; 3.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                                     ; lpm_counter                                       ; work         ;
;                   |cntr_89i:auto_generated|                                                                                             ; 3.0 (3.0)            ; 3.2 (3.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_89i:auto_generated                                                                                                                                                             ; cntr_89i                                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                                        ; lpm_counter                                       ; work         ;
;                   |cntr_kri:auto_generated|                                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                                                                                                                ; cntr_kri                                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 11.5 (11.5)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                               ; lpm_shiftreg                                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 152.7 (152.7)        ; 152.7 (152.7)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 305 (305)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                                ; lpm_shiftreg                                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 12.2 (12.2)          ; 12.0 (12.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                                             ; lpm_shiftreg                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 14.7 (14.7)          ; 16.5 (16.5)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                                           ; sld_rom_sr                                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDR[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_UART_TX ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[3]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_UART_RX ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[3]                                                                                                                                                    ;                   ;         ;
; SW[0]                                                                                                                                                     ;                   ;         ;
; SW[1]                                                                                                                                                     ;                   ;         ;
; SW[2]                                                                                                                                                     ;                   ;         ;
; SW[3]                                                                                                                                                     ;                   ;         ;
; SW[4]                                                                                                                                                     ;                   ;         ;
; SW[5]                                                                                                                                                     ;                   ;         ;
; SW[6]                                                                                                                                                     ;                   ;         ;
; SW[7]                                                                                                                                                     ;                   ;         ;
; SW[8]                                                                                                                                                     ;                   ;         ;
; SW[9]                                                                                                                                                     ;                   ;         ;
; KEY[1]                                                                                                                                                    ;                   ;         ;
;      - comb~0                                                                                                                                             ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|noise_out[7]~114                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|always1~55                                                                               ; 1                 ; 0       ;
;      - TX:transmitter|prbs31:prbs_0|data_out~0                                                                                                            ; 1                 ; 0       ;
;      - TX:transmitter|prbs31:prbs_0|data_out~1                                                                                                            ; 1                 ; 0       ;
;      - TX:transmitter|prbs31:prbs_0|sr[19]~1                                                                                                              ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[36]~0                                                                     ; 1                 ; 0       ;
;      - sld_signaltap:data_flow|acq_trigger_in_reg[198]                                                                                                    ; 1                 ; 0       ;
;      - sld_signaltap:data_flow|acq_data_in_reg[198]                                                                                                       ; 1                 ; 0       ;
; CLOCK_50                                                                                                                                                  ;                   ;         ;
; KEY[0]                                                                                                                                                    ;                   ;         ;
;      - location_c[2]                                                                                                                                      ; 1                 ; 0       ;
;      - location_c[3]                                                                                                                                      ; 1                 ; 0       ;
;      - location_c[4]                                                                                                                                      ; 1                 ; 0       ;
;      - location_c[5]                                                                                                                                      ; 1                 ; 0       ;
;      - location_c[6]                                                                                                                                      ; 1                 ; 0       ;
;      - location_c[7]                                                                                                                                      ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|signal_out_valid                                                                                                           ; 1                 ; 0       ;
;      - location_c[1]                                                                                                                                      ; 1                 ; 0       ;
;      - location_n[0]                                                                                                                                      ; 1                 ; 0       ;
;      - location_n[1]                                                                                                                                      ; 1                 ; 0       ;
;      - location_n[3]                                                                                                                                      ; 1                 ; 0       ;
;      - location_n[2]                                                                                                                                      ; 1                 ; 0       ;
;      - location_n[4]                                                                                                                                      ; 1                 ; 0       ;
;      - location_n[5]                                                                                                                                      ; 1                 ; 0       ;
;      - location_n[6]                                                                                                                                      ; 1                 ; 0       ;
;      - location_n[7]                                                                                                                                      ; 1                 ; 0       ;
;      - location_c[0]                                                                                                                                      ; 1                 ; 0       ;
;      - counter_samples[46]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[45]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[44]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[14]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[42]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[41]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[40]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[39]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[38]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[37]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[36]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[35]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[34]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[33]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[32]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[31]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[30]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[29]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[28]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[27]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[26]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[25]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[60]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[23]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[22]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[21]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[20]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[19]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[18]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[17]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[16]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[15]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[43]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[13]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[11]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[12]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[70]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[69]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[68]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[67]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[66]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[1]                                                                                                                                 ; 1                 ; 0       ;
;      - counter_samples[2]                                                                                                                                 ; 1                 ; 0       ;
;      - counter_samples[3]                                                                                                                                 ; 1                 ; 0       ;
;      - counter_samples[65]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[64]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[63]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[5]                                                                                                                                 ; 1                 ; 0       ;
;      - counter_samples[6]                                                                                                                                 ; 1                 ; 0       ;
;      - counter_samples[7]                                                                                                                                 ; 1                 ; 0       ;
;      - counter_samples[8]                                                                                                                                 ; 1                 ; 0       ;
;      - counter_samples[62]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[61]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[9]                                                                                                                                 ; 1                 ; 0       ;
;      - counter_samples[59]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[58]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[57]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[24]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[56]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[10]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[55]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[54]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[53]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[52]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[51]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[50]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[49]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[48]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[47]                                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[4]                                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][12]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][13]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][14]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][15]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][16]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][0]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][1]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][2]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][4]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][5]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][6]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][7]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][8]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][9]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][10]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][11]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][12]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][13]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][14]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][15]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][16]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][3]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][0]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][1]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][2]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][3]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][4]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][5]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][6]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][7]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][8]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][9]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][10]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][11]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][12]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][13]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][14]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][15]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][16]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][0]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][1]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][2]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][3]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][4]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][5]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][6]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][7]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][8]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][9]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][10]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][11]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][12]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][13]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][14]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][15]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][16]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][0]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][1]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][2]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][3]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][4]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][5]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][6]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][7]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][8]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][9]                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][10]                                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][11]                                                                                                                 ; 1                 ; 0       ;
;      - LEDR[4]~reg0                                                                                                                                       ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[29]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][7]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][6]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][5]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][4]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][3]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][2]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][1]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][0]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][16]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][15]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][14]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][13]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][12]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][11]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][10]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][9]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][2]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][1]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][0]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][16]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][15]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][14]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][13]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][12]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][11]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][10]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][9]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[3][8]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[39]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[38]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[37]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[36]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[35]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[34]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[33]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[32]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[31]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[30]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][3]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[28]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[27]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[26]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[25]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[24]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[23]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[22]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[21]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[20]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[19]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[18]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[17]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[16]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][5]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|signal_out[6]                                                                                                                          ; 1                 ; 0       ;
;      - DFE_prl:DFE|signal_out[5]                                                                                                                          ; 1                 ; 0       ;
;      - DFE_prl:DFE|signal_out[4]                                                                                                                          ; 1                 ; 0       ;
;      - DFE_prl:DFE|signal_out[3]                                                                                                                          ; 1                 ; 0       ;
;      - DFE_prl:DFE|signal_out[2]                                                                                                                          ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][8]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][7]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][6]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][5]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][4]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][2]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][1]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[4][0]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][16]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][15]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][14]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][13]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][12]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][11]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][10]                                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][9]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][8]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][7]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][6]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][4]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|isi[2][3]                                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[6]                                                                                                                     ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[5]                                                                                                                     ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[14]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[4]                                                                                                                     ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[3]                                                                                                                     ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[2]                                                                                                                     ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[1]                                                                                                                     ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[0]                                                                                                                     ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[15]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[13]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[12]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[11]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[10]                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[9]                                                                                                                     ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[8]                                                                                                                     ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[7]                                                                                                                     ; 1                 ; 0       ;
;      - addr2[11]                                                                                                                                          ; 1                 ; 0       ;
;      - addr2[13]                                                                                                                                          ; 1                 ; 0       ;
;      - addr2[1]                                                                                                                                           ; 1                 ; 0       ;
;      - addr2[9]                                                                                                                                           ; 1                 ; 0       ;
;      - addr2[2]                                                                                                                                           ; 1                 ; 0       ;
;      - addr2[3]                                                                                                                                           ; 1                 ; 0       ;
;      - addr2[4]                                                                                                                                           ; 1                 ; 0       ;
;      - addr2[5]                                                                                                                                           ; 1                 ; 0       ;
;      - addr2[6]                                                                                                                                           ; 1                 ; 0       ;
;      - addr2[7]                                                                                                                                           ; 1                 ; 0       ;
;      - addr2[8]                                                                                                                                           ; 1                 ; 0       ;
;      - addr2[12]                                                                                                                                          ; 1                 ; 0       ;
;      - addr2[10]                                                                                                                                          ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][8]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][36]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][9]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][37]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][10]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][38]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][11]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][12]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][13]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][14]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][15]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][16]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][17]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][18]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][19]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][20]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][21]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][22]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][23]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][24]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][25]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][26]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][27]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][0]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][28]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][1]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][29]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][2]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][30]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][3]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][31]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][4]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][32]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][5]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][33]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][6]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][34]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][7]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][35]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][33]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][2]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][3]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][4]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][5]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][6]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][7]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][8]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][9]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][24]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][10]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][11]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][13]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][14]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][15]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][16]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][17]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][12]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][28]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][23]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][29]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][19]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][30]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][0]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][1]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][31]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][21]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][32]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][25]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][18]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][34]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][26]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][35]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][22]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][36]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][27]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][37]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][20]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[1][38]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][31]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][23]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][24]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][25]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][26]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][34]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][27]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][28]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][29]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][30]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][32]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][38]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][37]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][36]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][35]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][33]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][0]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][1]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][2]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][3]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][4]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][5]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][6]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][7]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][8]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][9]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][10]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][11]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][12]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][13]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][14]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][15]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][16]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][17]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][18]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][19]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][20]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][21]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[2][22]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][28]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][29]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][30]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][31]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][32]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][33]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][34]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][35]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][36]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][37]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][38]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][0]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][1]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][2]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][3]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][4]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][5]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][6]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][7]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][8]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][9]                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][10]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][11]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][12]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][13]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][14]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][15]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][16]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][17]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][18]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][19]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][20]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][21]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][22]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][23]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][24]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][25]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][26]                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[0][27]                                                                                                ; 1                 ; 0       ;
;      - load_mem_n                                                                                                                                         ; 1                 ; 0       ;
;      - DFE_prl:DFE|signal_out_valid                                                                                                                       ; 1                 ; 0       ;
;      - channel_mem_triggered                                                                                                                              ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[35]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[6]                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[7]                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[63]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|valid                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[9]                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[0]                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[10]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[11]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[12]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[13]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[14]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[15]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[16]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[17]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[18]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[19]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[1]                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[20]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[21]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[22]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[23]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[24]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[25]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[26]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[27]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[28]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[29]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[2]                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[30]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[31]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[32]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[33]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[34]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[8]                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[36]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[37]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[38]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[39]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[3]                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[40]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[41]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[42]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[43]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[44]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[45]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[46]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[47]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[48]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[49]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[4]                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[50]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[51]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[52]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[53]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[54]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[55]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[56]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[57]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[58]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[59]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[5]                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[60]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[61]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[62]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[14]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[46]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[34]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[38]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[45]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[50]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[6]                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[59]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[35]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[40]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[46]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[51]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[57]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[39]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[36]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[25]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[47]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[13]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[11]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[60]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[37]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[14]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[15]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[16]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[41]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[26]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[50]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[17]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[18]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[19]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[20]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[9]                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[27]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[21]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[28]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[22]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[11]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[29]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[23]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[13]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[30]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[24]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[13]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[31]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[25]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[14]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[32]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[15]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[42]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[29]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[48]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[33]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[16]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[17]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[18]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[19]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[41]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[43]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[12]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[43]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[46]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[47]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[53]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[12]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[11]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[63]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[16]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[61]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[8]                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[24]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[48]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[26]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[9]                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[48]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[53]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[44]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[49]                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[49]                                                                       ; 1                 ; 0       ;
;      - counter_samples[46]~0                                                                                                                              ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|signal_out[0]~0                                                                                                            ; 1                 ; 0       ;
;      - grey_decode:gd|cur_symbol[0]~0                                                                                                                     ; 1                 ; 0       ;
;      - pam_4_decode:pd|symbol_out[0]~1                                                                                                                    ; 1                 ; 0       ;
;      - load_mem_c                                                                                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_out_valid                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[29]~0                                                                                                                  ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|difference[3][8]~1                                                                                               ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[114][63]~0                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[115][63]~1                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[117][63]~2                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[116][63]~3                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[119][63]~4                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[118][63]~5                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[125][63]~6                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[124][63]~7                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[127][63]~8                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[126][63]~9                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[121][63]~10                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[120][63]~11                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[123][63]~12                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[122][63]~13                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[59][63]~14                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[58][63]~15                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[61][63]~16                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[60][63]~17                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[63][63]~18                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[62][63]~19                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[65][63]~20                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[64][63]~21                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[67][63]~22                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[66][63]~23                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[69][63]~24                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[68][63]~25                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[71][63]~26                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[70][63]~27                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[41][63]~28                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[42][63]~29                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[40][63]~30                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[43][63]~31                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[39][63]~32                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[37][63]~33                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[38][63]~34                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[36][63]~35                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[33][63]~36                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[32][63]~37                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[35][63]~38                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[34][63]~39                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[29][63]~40                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[28][63]~41                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[31][63]~42                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[30][63]~43                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[27][63]~44                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[25][63]~45                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[26][63]~46                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[24][63]~47                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[4][63]~48                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[3][63]~49                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[2][63]~50                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[0][63]~51                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[1][63]~52                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[7][63]~53                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[5][63]~54                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[6][63]~55                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[8][63]~56                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[19][63]~57                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[17][63]~58                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[18][63]~59                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[16][63]~60                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[13][63]~61                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[12][63]~62                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[15][63]~63                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[14][63]~64                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[11][63]~65                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[9][63]~66                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[10][63]~67                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[20][63]~68                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[23][63]~69                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[21][63]~70                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[22][63]~71                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[44][63]~72                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[45][63]~73                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[47][63]~74                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[46][63]~75                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[49][63]~76                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[48][63]~77                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[55][63]~78                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[54][63]~79                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[57][63]~80                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[56][63]~81                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[51][63]~82                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[50][63]~83                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[53][63]~84                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[52][63]~85                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[72][63]~86                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[79][63]~87                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[78][63]~88                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[81][63]~89                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[80][63]~90                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[83][63]~91                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[82][63]~92                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[85][63]~93                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[84][63]~94                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[73][63]~95                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[75][63]~96                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[74][63]~97                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[77][63]~98                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[76][63]~99                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[86][63]~100                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[91][63]~101                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[90][63]~102                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[93][63]~103                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[92][63]~104                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[95][63]~105                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[94][63]~106                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[97][63]~107                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[96][63]~108                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[99][63]~109                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[98][63]~110                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[87][63]~111                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[89][63]~112                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[88][63]~113                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[100][63]~114                                                               ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[101][63]~115                                                               ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[107][63]~116                                                               ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[106][63]~117                                                               ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[109][63]~118                                                               ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[108][63]~119                                                               ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[111][63]~120                                                               ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[110][63]~121                                                               ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[113][63]~122                                                               ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[112][63]~123                                                               ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[103][63]~124                                                               ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[102][63]~125                                                               ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[105][63]~126                                                               ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[104][63]~127                                                               ; 1                 ; 0       ;
;      - noise_state~5                                                                                                                                      ; 1                 ; 0       ;
;      - noise_state~6                                                                                                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~0                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[36]~0                                                                     ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~1                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~1                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~2                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~3                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~0                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~4                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~5                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~1                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~6                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~7                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~2                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~2                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~8                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~9                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~3                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~10                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~11                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~4                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~3                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~12                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~13                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~5                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~4                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~14                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~15                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~5                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~16                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~17                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~6                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~18                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~19                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~6                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~7                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~7                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~8                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~20                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~21                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~9                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~22                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~8                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~23                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~10                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~11                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~9                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~12                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~10                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~13                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~11                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~14                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~12                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~15                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~13                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~14                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~24                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~25                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~16                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~15                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~16                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~17                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~18                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~19                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~17                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~26                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~27                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~20                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~28                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~21                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~29                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~22                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~18                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~30                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~23                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~31                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~24                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~19                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~25                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~26                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~20                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~27                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~21                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~28                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~22                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~29                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~30                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~31                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~32                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~33                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~34                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~32                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~23                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~24                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~25                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~33                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~34                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~35                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~36                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~26                                                                        ; 1                 ; 0       ;
;      - DFE_prl:DFE|pulse_response[0][31]~1                                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|e_valid~0                                                                                                                              ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][12]~0                                                                                                               ; 1                 ; 0       ;
;      - channel_state~5                                                                                                                                    ; 1                 ; 0       ;
;      - channel_state~6                                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|pulse_response[4][31]~2                                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|pulse_response[1][31]~3                                                                                                                ; 1                 ; 0       ;
;      - addr2[11]~6                                                                                                                                        ; 1                 ; 0       ;
;      - noise_state~7                                                                                                                                      ; 1                 ; 0       ;
;      - DFE_prl:DFE|pulse_response[2][31]~4                                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|pulse_response[3][31]~5                                                                                                                ; 1                 ; 0       ;
;      - NIOS_UART:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                 ; 1                 ; 0       ;
;      - KEY[0]~inputCLKENA0                                                                                                                                ; 1                 ; 0       ;
; KEY[2]                                                                                                                                                    ;                   ;         ;
;      - Selector3~0                                                                                                                                        ; 1                 ; 0       ;
;      - noise_state~5                                                                                                                                      ; 1                 ; 0       ;
;      - noise_state~6                                                                                                                                      ; 1                 ; 0       ;
; HPS_UART_RX                                                                                                                                               ;                   ;         ;
;      - NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 0                 ; 0       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                   ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                               ; PIN_AF14             ; 12274   ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; DFE_prl:DFE|decision_maker_prl:DM|difference[3][8]~1                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X8_Y34_N33  ; 156     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DFE_prl:DFE|pulse_response[0][31]~1                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X22_Y17_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DFE_prl:DFE|pulse_response[1][31]~3                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X21_Y17_N15 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DFE_prl:DFE|pulse_response[2][31]~4                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X21_Y17_N12 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DFE_prl:DFE|pulse_response[3][31]~5                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X21_Y17_N42 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DFE_prl:DFE|pulse_response[4][31]~2                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X21_Y17_N33 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DFE_prl:DFE|pulse_response[4][31]~6                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X21_Y17_N39 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DFE_prl:DFE|subtract_result[29]~0                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X18_Y17_N51  ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|isi[3][12]~0                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X24_Y11_N24  ; 68      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|pulse_response[0][31]~0                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y17_N48  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|pulse_response[1][31]~1                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y17_N51  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|pulse_response[2][31]~2                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X21_Y17_N45 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|pulse_response[3][31]~3                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X21_Y17_N21 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|signal_out[0]~0                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y11_N9   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                 ; PIN_AA14             ; 82      ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                 ; PIN_AA14             ; 817     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                          ; LABCELL_X36_Y4_N30   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                              ; LABCELL_X36_Y4_N3    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                              ; MLABCELL_X34_Y4_N3   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y4_N18  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                 ; LABCELL_X35_Y6_N27   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:on_chip_mem_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                               ; LABCELL_X36_Y4_N51   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                          ; LABCELL_X27_Y4_N48   ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                ; FF_X31_Y5_N35        ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y6_N57   ; 67      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                             ; FF_X30_Y6_N38        ; 60      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[26]~0                                                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y3_N42  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src2[13]~0                                                                                                                                                                                                                                                                                           ; LABCELL_X30_Y4_N15   ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y4_N21   ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                         ; FF_X30_Y6_N5         ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y5_N18   ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X18_Y4_N49        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LABCELL_X18_Y4_N15   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~2 ; LABCELL_X24_Y5_N51   ; 16      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X23_Y4_N3    ; 35      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X21_Y5_N26        ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[29]~24                    ; MLABCELL_X15_Y5_N36  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[29]~26                    ; MLABCELL_X15_Y5_N57  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[8]~8                      ; MLABCELL_X15_Y5_N42  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOS_UART_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir                                    ; MLABCELL_X15_Y4_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                              ; MLABCELL_X25_Y5_N57  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_ocireg~0                                                                                                         ; MLABCELL_X25_Y5_N45  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[12]~0                                                                                                            ; LABCELL_X18_Y4_N30   ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[12]~1                                                                                                            ; LABCELL_X16_Y5_N36   ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                         ; LABCELL_X24_Y5_N30   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[17]~7                                                                                                                        ; LABCELL_X24_Y5_N3    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[3]~4                                                                                                                         ; LABCELL_X19_Y5_N39   ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                     ; LABCELL_X23_Y4_N45   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                       ; MLABCELL_X25_Y5_N42  ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                               ; FF_X34_Y3_N41        ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                                       ; FF_X29_Y6_N50        ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y6_N21  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                         ; FF_X28_Y6_N41        ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                    ; LABCELL_X30_Y5_N6    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                              ; LABCELL_X24_Y4_N9    ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                ; FF_X34_Y5_N11        ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                                    ; FF_X31_Y6_N26        ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[2]~0                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y7_N42   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y6_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                                        ; MLABCELL_X34_Y7_N51  ; 18      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                           ; LABCELL_X35_Y5_N30   ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11728w[3]                                                                                                                                                                                                                                            ; LABCELL_X40_Y5_N6    ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11745w[3]                                                                                                                                                                                                                                            ; LABCELL_X40_Y5_N36   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11755w[3]                                                                                                                                                                                                                                            ; LABCELL_X40_Y5_N9    ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11765w[3]                                                                                                                                                                                                                                            ; LABCELL_X40_Y5_N39   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11775w[3]                                                                                                                                                                                                                                            ; MLABCELL_X39_Y5_N9   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11785w[3]                                                                                                                                                                                                                                            ; MLABCELL_X39_Y5_N39  ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11795w[3]                                                                                                                                                                                                                                            ; MLABCELL_X39_Y5_N36  ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11805w[3]                                                                                                                                                                                                                                            ; LABCELL_X40_Y5_N12   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11826w[3]                                                                                                                                                                                                                                            ; LABCELL_X40_Y5_N30   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11837w[3]                                                                                                                                                                                                                                            ; LABCELL_X40_Y5_N33   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11847w[3]                                                                                                                                                                                                                                            ; LABCELL_X40_Y5_N48   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11857w[3]                                                                                                                                                                                                                                            ; LABCELL_X40_Y5_N54   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11867w[3]                                                                                                                                                                                                                                            ; LABCELL_X40_Y5_N51   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11877w[3]                                                                                                                                                                                                                                            ; LABCELL_X40_Y5_N57   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11887w[3]                                                                                                                                                                                                                                            ; LABCELL_X40_Y5_N24   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11897w[3]                                                                                                                                                                                                                                            ; LABCELL_X40_Y5_N42   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11917w[3]~0                                                                                                                                                                                                                                          ; LABCELL_X40_Y5_N3    ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|decode_0na:decode2|w_anode11928w[3]~1                                                                                                                                                                                                                                          ; LABCELL_X40_Y5_N0    ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_regs:the_NIOS_UART_uart_0_regs|control_wr_strobe                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y7_N21   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_regs:the_NIOS_UART_uart_0_regs|tx_wr_strobe                                                                                                                                                                                                                                                                                      ; LABCELL_X36_Y7_N54   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|got_new_char                                                                                                                                                                                                                                                                                          ; LABCELL_X36_Y7_N18   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]~0                                                                                                                                                                                                                                              ; LABCELL_X36_Y9_N0    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|always4~0                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y6_N33   ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|do_load_shifter                                                                                                                                                                                                                                                                                       ; FF_X37_Y7_N41        ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                                                                                       ; LABCELL_X37_Y7_N9    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                                                    ; FF_X45_Y8_N17        ; 77      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                                     ; FF_X45_Y8_N53        ; 128     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X22_Y4_N12   ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                         ; FF_X23_Y4_N14        ; 415     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; TX:transmitter|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                               ; FF_X27_Y18_N26       ; 42      ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; TX:transmitter|grey_encode:gray_encoder_0|symbol_out[0]~3                                                                                                                                                                                                                                                                                                                              ; LABCELL_X22_Y10_N36  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TX:transmitter|pam_4_encode:pam_encoder_0|voltage_level_out[3]~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X24_Y11_N57  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TX:transmitter|prbs31:prbs_0|data_out_valid                                                                                                                                                                                                                                                                                                                                            ; FF_X22_Y10_N50       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TX:transmitter|prbs31:prbs_0|sr[19]~1                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X27_Y11_N3   ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; addr2[11]~6                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X42_Y9_N18   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                           ; JTAG_X0_Y2_N3        ; 2799    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                           ; JTAG_X0_Y2_N3        ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; counter_samples[46]~0                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y11_N6   ; 70      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grey_decode:gd|cur_symbol[0]~0                                                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y17_N48 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; load_mem_c                                                                                                                                                                                                                                                                                                                                                                             ; FF_X42_Y9_N14        ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; load_mem_n                                                                                                                                                                                                                                                                                                                                                                             ; FF_X42_Y9_N44        ; 155     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|always0~0                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X24_Y17_N12  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|always1~55                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y13_N15  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|noise_out[7]~114                                                                                                                                                                                                                                                                                                             ; LABCELL_X60_Y22_N30  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[0][63]~51                                                                                                                                                                                                                                                                                                      ; LABCELL_X45_Y29_N45  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[100][63]~114                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y27_N6   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[101][63]~115                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y27_N54  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[102][63]~125                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y27_N27  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[103][63]~124                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y27_N39  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[104][63]~127                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y27_N18  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[105][63]~126                                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y27_N18  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[106][63]~117                                                                                                                                                                                                                                                                                                   ; MLABCELL_X52_Y27_N54 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[107][63]~116                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y27_N33  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[108][63]~119                                                                                                                                                                                                                                                                                                   ; MLABCELL_X52_Y27_N6  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[109][63]~118                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y26_N33  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[10][63]~67                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y27_N0  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[110][63]~121                                                                                                                                                                                                                                                                                                   ; MLABCELL_X52_Y27_N48 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[111][63]~120                                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y27_N3   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[112][63]~123                                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y27_N15  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[113][63]~122                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y27_N12  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[114][63]~0                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y27_N3  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[115][63]~1                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y27_N51  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[116][63]~3                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y27_N57  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[117][63]~2                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y27_N39  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[118][63]~5                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y27_N0   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[119][63]~4                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y26_N51  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[11][63]~65                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y27_N6   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[120][63]~11                                                                                                                                                                                                                                                                                                    ; LABCELL_X45_Y27_N24  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[121][63]~10                                                                                                                                                                                                                                                                                                    ; MLABCELL_X52_Y27_N33 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[122][63]~13                                                                                                                                                                                                                                                                                                    ; LABCELL_X53_Y27_N48  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[123][63]~12                                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y27_N15  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[124][63]~7                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y27_N54  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[125][63]~6                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y27_N12  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[126][63]~9                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y27_N30  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[127][63]~8                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y28_N6   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[12][63]~62                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y27_N36 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[13][63]~61                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y26_N9   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[14][63]~64                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y27_N30 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[15][63]~63                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y27_N30  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[16][63]~60                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y28_N36  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[17][63]~58                                                                                                                                                                                                                                                                                                     ; LABCELL_X42_Y28_N33  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[18][63]~59                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y27_N45 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[19][63]~57                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y27_N0   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[1][63]~52                                                                                                                                                                                                                                                                                                      ; LABCELL_X51_Y27_N21  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[20][63]~68                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y27_N27  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[21][63]~70                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y28_N42  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[22][63]~71                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y27_N15  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[23][63]~69                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y26_N36  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[24][63]~47                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y27_N36  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[25][63]~45                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y27_N15 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[26][63]~46                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y27_N27  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[27][63]~44                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y27_N9   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[28][63]~41                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y27_N33  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[29][63]~40                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y27_N57  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[2][63]~50                                                                                                                                                                                                                                                                                                      ; LABCELL_X42_Y28_N12  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[30][63]~43                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y27_N45  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[31][63]~42                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y28_N21  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[32][63]~37                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y27_N33  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[33][63]~36                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y27_N42  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[34][63]~39                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y26_N12  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[35][63]~38                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y27_N12  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[36][63]~35                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y27_N42  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[37][63]~33                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y27_N21  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[38][63]~34                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y27_N24  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[39][63]~32                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y27_N36  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[3][63]~49                                                                                                                                                                                                                                                                                                      ; LABCELL_X51_Y27_N39  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[40][63]~30                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y28_N39  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[41][63]~28                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y27_N36  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[42][63]~29                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y27_N12 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[43][63]~31                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y27_N30  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[44][63]~72                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y27_N9  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[45][63]~73                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y26_N45  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[46][63]~75                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y27_N51 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[47][63]~74                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y27_N45  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[48][63]~77                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y28_N30  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[49][63]~76                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y28_N12  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[4][63]~48                                                                                                                                                                                                                                                                                                      ; LABCELL_X45_Y27_N48  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[50][63]~83                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y27_N39  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[51][63]~82                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y27_N30  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[52][63]~85                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y27_N54  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[53][63]~84                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y28_N3   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[54][63]~79                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y27_N45  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[55][63]~78                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y26_N3   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[56][63]~81                                                                                                                                                                                                                                                                                                     ; LABCELL_X43_Y27_N15  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[57][63]~80                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y27_N39 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[58][63]~15                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y27_N39  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[59][63]~14                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y27_N42  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[5][63]~54                                                                                                                                                                                                                                                                                                      ; LABCELL_X46_Y27_N18  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[60][63]~17                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y27_N57  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[61][63]~16                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y27_N6   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[62][63]~19                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y27_N57  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[63][63]~18                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y28_N9   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[64][63]~21                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y27_N48  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[65][63]~20                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y27_N45  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[66][63]~23                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y26_N21  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[67][63]~22                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y27_N3   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[68][63]~25                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y27_N0   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[69][63]~24                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y27_N48  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[6][63]~55                                                                                                                                                                                                                                                                                                      ; LABCELL_X46_Y27_N9   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[70][63]~27                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y27_N0   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[71][63]~26                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y27_N42  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[72][63]~86                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y28_N15  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[73][63]~95                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y27_N21  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[74][63]~97                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y27_N27 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[75][63]~96                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y27_N21  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[76][63]~99                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y27_N21 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[77][63]~98                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y26_N57  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[78][63]~88                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y27_N57 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[79][63]~87                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y27_N0   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[7][63]~53                                                                                                                                                                                                                                                                                                      ; LABCELL_X46_Y27_N51  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[80][63]~90                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y28_N57  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[81][63]~89                                                                                                                                                                                                                                                                                                     ; LABCELL_X42_Y28_N3   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[82][63]~92                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y27_N42 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[83][63]~91                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y27_N36  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[84][63]~94                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y27_N24  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[85][63]~93                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y28_N0   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[86][63]~100                                                                                                                                                                                                                                                                                                    ; LABCELL_X53_Y27_N9   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[87][63]~111                                                                                                                                                                                                                                                                                                    ; LABCELL_X46_Y26_N24  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[88][63]~113                                                                                                                                                                                                                                                                                                    ; LABCELL_X45_Y27_N15  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[89][63]~112                                                                                                                                                                                                                                                                                                    ; MLABCELL_X52_Y27_N18 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[8][63]~56                                                                                                                                                                                                                                                                                                      ; LABCELL_X45_Y28_N24  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[90][63]~102                                                                                                                                                                                                                                                                                                    ; LABCELL_X53_Y27_N12  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[91][63]~101                                                                                                                                                                                                                                                                                                    ; LABCELL_X53_Y27_N24  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[92][63]~104                                                                                                                                                                                                                                                                                                    ; LABCELL_X53_Y27_N30  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[93][63]~103                                                                                                                                                                                                                                                                                                    ; LABCELL_X46_Y27_N15  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[94][63]~106                                                                                                                                                                                                                                                                                                    ; LABCELL_X45_Y27_N21  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[95][63]~105                                                                                                                                                                                                                                                                                                    ; LABCELL_X45_Y28_N18  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[96][63]~108                                                                                                                                                                                                                                                                                                    ; LABCELL_X48_Y27_N27  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[97][63]~107                                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y27_N6   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[98][63]~110                                                                                                                                                                                                                                                                                                    ; LABCELL_X46_Y26_N42  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[99][63]~109                                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y27_N18  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[9][63]~66                                                                                                                                                                                                                                                                                                      ; LABCELL_X48_Y27_N12  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[36]~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y21_N9   ; 176     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pam_4_decode:pd|symbol_out[0]~1                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X21_Y17_N57 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                               ; FF_X12_Y4_N59        ; 43      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                                                  ; MLABCELL_X6_Y3_N33   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                    ; LABCELL_X1_Y2_N54    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                       ; FF_X10_Y4_N26        ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                                       ; LABCELL_X10_Y3_N6    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~2                                                       ; LABCELL_X12_Y3_N57   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~5                                                       ; LABCELL_X12_Y3_N27   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][4]                                                         ; FF_X11_Y4_N50        ; 69      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][7]                                                         ; FF_X11_Y4_N44        ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~3                                                         ; LABCELL_X10_Y4_N21   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]~4                                                         ; LABCELL_X10_Y4_N51   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~1                                          ; MLABCELL_X6_Y3_N9    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                            ; LABCELL_X10_Y3_N24   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~2                                                ; LABCELL_X11_Y3_N54   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~4                                                ; LABCELL_X12_Y3_N6    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~4                                  ; LABCELL_X12_Y3_N3    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~1                             ; MLABCELL_X8_Y3_N54   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                    ; FF_X11_Y3_N29        ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                   ; FF_X1_Y2_N38         ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                    ; FF_X12_Y4_N47        ; 73      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                             ; MLABCELL_X6_Y2_N21   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                   ; FF_X11_Y3_N32        ; 85      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                 ; LABCELL_X12_Y3_N0    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                                                         ; LABCELL_X10_Y6_N30   ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                                                         ; LABCELL_X10_Y6_N6    ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                                                          ; FF_X12_Y7_N35        ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed~DUPLICATE                                                                                                                                                                                                                                             ; FF_X10_Y6_N10        ; 62      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                                                             ; LABCELL_X7_Y5_N27    ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                                      ; LABCELL_X9_Y6_N48    ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                                       ; LABCELL_X9_Y5_N48    ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                                       ; LABCELL_X9_Y5_N30    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                                         ; FF_X9_Y4_N17         ; 2494    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y6_N15   ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]~1                                                                                                                                                                                                                                 ; MLABCELL_X8_Y5_N0    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]~1                                                                                                                                                                                                                           ; LABCELL_X10_Y6_N39   ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                                                    ; LABCELL_X9_Y6_N51    ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                                     ; LABCELL_X11_Y6_N54   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                                                    ; LABCELL_X10_Y6_N0    ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                                                         ; MLABCELL_X15_Y7_N24  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                               ; MLABCELL_X6_Y7_N51   ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_lbi:auto_generated|cout_actual                                                                                                    ; LABCELL_X13_Y7_N9    ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_89i:auto_generated|cout_actual                                                                                                                   ; MLABCELL_X15_Y7_N54  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                                                      ; LABCELL_X16_Y7_N27   ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                                                ; LABCELL_X13_Y7_N15   ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                                                   ; LABCELL_X13_Y7_N18   ; 304     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                                     ; LABCELL_X13_Y7_N12   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                                                            ; LABCELL_X16_Y7_N24   ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                                                         ; MLABCELL_X15_Y7_N3   ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                                                            ; MLABCELL_X15_Y7_N18  ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~5                                                                                                                                                                                                                                                ; LABCELL_X10_Y5_N42   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                                                                                                                           ; LABCELL_X10_Y5_N45   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                                                             ; LABCELL_X10_Y5_N48   ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[13]~0                                                                                                                                                                                                                                                             ; LABCELL_X7_Y5_N30    ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                                                            ; LABCELL_X7_Y5_N24    ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                                                        ; MLABCELL_X8_Y5_N45   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                                 ; LABCELL_X13_Y6_N6    ; 2082    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                  ;
+------------------------------+---------------+---------+----------------------+------------------+---------------------------+
; Name                         ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+---------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                     ; PIN_AF14      ; 12274   ; Global Clock         ; GCLK6            ; --                        ;
; KEY[0]                       ; PIN_AA14      ; 82      ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP ; JTAG_X0_Y2_N3 ; 2799    ; Global Clock         ; GCLK3            ; --                        ;
+------------------------------+---------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                   ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all         ; 2494    ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena ; 2082    ;
; ~GND                                                                                                                   ; 1316    ;
; KEY[0]~input                                                                                                           ; 816     ;
+------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                         ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                        ; M10K_X26_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                        ; M10K_X26_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                        ; M10K_X26_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_ei92:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                             ; AUTO ; True Dual Port   ; Single Clock ; 17920        ; 32           ; 8960         ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 573440 ; 17920                       ; 32                          ; 8960                        ; 64                          ; 573440              ; 72          ; 0     ; rtl/mem_prob/311version.hex ; M10K_X38_Y7_N0, M10K_X38_Y9_N0, M10K_X38_Y10_N0, M10K_X41_Y9_N0, M10K_X38_Y3_N0, M10K_X38_Y4_N0, M10K_X38_Y2_N0, M10K_X41_Y4_N0, M10K_X38_Y6_N0, M10K_X41_Y6_N0, M10K_X41_Y12_N0, M10K_X38_Y11_N0, M10K_X38_Y12_N0, M10K_X41_Y11_N0, M10K_X41_Y8_N0, M10K_X38_Y8_N0, M10K_X38_Y5_N0, M10K_X41_Y7_N0, M10K_X69_Y11_N0, M10K_X58_Y13_N0, M10K_X69_Y13_N0, M10K_X69_Y12_N0, M10K_X76_Y4_N0, M10K_X76_Y5_N0, M10K_X76_Y6_N0, M10K_X69_Y6_N0, M10K_X58_Y6_N0, M10K_X58_Y7_N0, M10K_X76_Y13_N0, M10K_X76_Y10_N0, M10K_X76_Y12_N0, M10K_X69_Y10_N0, M10K_X76_Y9_N0, M10K_X76_Y8_N0, M10K_X76_Y7_N0, M10K_X76_Y11_N0, M10K_X49_Y11_N0, M10K_X41_Y10_N0, M10K_X49_Y10_N0, M10K_X49_Y9_N0, M10K_X41_Y3_N0, M10K_X49_Y4_N0, M10K_X41_Y2_N0, M10K_X41_Y5_N0, M10K_X49_Y5_N0, M10K_X49_Y7_N0, M10K_X49_Y3_N0, M10K_X49_Y1_N0, M10K_X58_Y1_N0, M10K_X58_Y3_N0, M10K_X58_Y4_N0, M10K_X58_Y2_N0, M10K_X49_Y2_N0, M10K_X58_Y5_N0, M10K_X49_Y14_N0, M10K_X49_Y13_N0, M10K_X58_Y14_N0, M10K_X49_Y12_N0, M10K_X69_Y3_N0, M10K_X69_Y5_N0, M10K_X69_Y2_N0, M10K_X69_Y4_N0, M10K_X49_Y6_N0, M10K_X49_Y8_N0, M10K_X58_Y11_N0, M10K_X58_Y10_N0, M10K_X58_Y12_N0, M10K_X58_Y9_N0, M10K_X58_Y8_N0, M10K_X69_Y8_N0, M10K_X69_Y7_N0, M10K_X69_Y9_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode  ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qk84:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 305          ; 2048         ; 305          ; yes                    ; no                      ; yes                    ; no                      ; 624640 ; 2048                        ; 305                         ; 2048                        ; 305                         ; 624640              ; 61          ; 0     ; None                        ; M10K_X14_Y8_N0, M10K_X14_Y6_N0, M10K_X5_Y8_N0, M10K_X5_Y12_N0, M10K_X5_Y9_N0, M10K_X5_Y10_N0, M10K_X5_Y14_N0, M10K_X5_Y13_N0, M10K_X26_Y9_N0, M10K_X26_Y7_N0, M10K_X26_Y6_N0, M10K_X14_Y11_N0, M10K_X26_Y22_N0, M10K_X14_Y22_N0, M10K_X26_Y24_N0, M10K_X26_Y17_N0, M10K_X26_Y23_N0, M10K_X26_Y21_N0, M10K_X26_Y18_N0, M10K_X26_Y19_N0, M10K_X14_Y20_N0, M10K_X14_Y24_N0, M10K_X14_Y23_N0, M10K_X14_Y14_N0, M10K_X26_Y16_N0, M10K_X26_Y14_N0, M10K_X38_Y14_N0, M10K_X5_Y11_N0, M10K_X14_Y15_N0, M10K_X14_Y21_N0, M10K_X14_Y18_N0, M10K_X14_Y19_N0, M10K_X14_Y16_N0, M10K_X14_Y17_N0, M10K_X14_Y12_N0, M10K_X14_Y13_N0, M10K_X26_Y20_N0, M10K_X26_Y11_N0, M10K_X26_Y12_N0, M10K_X26_Y13_N0, M10K_X14_Y7_N0, M10K_X26_Y8_N0, M10K_X26_Y10_N0, M10K_X14_Y9_N0, M10K_X38_Y16_N0, M10K_X38_Y15_N0, M10K_X41_Y17_N0, M10K_X38_Y21_N0, M10K_X38_Y18_N0, M10K_X38_Y19_N0, M10K_X41_Y21_N0, M10K_X41_Y18_N0, M10K_X38_Y20_N0, M10K_X41_Y16_N0, M10K_X41_Y20_N0, M10K_X41_Y13_N0, M10K_X41_Y15_N0, M10K_X38_Y17_N0, M10K_X38_Y13_N0, M10K_X26_Y15_N0, M10K_X14_Y10_N0                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 1           ;
; Independent 18x18 plus 36       ; 4           ;
; Independent 27x27               ; 4           ;
; Total number of DSP blocks      ; 9           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 9           ;
+---------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                              ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; ISI_channel_ocm:channel|Mult4~mac ; Independent 18x18 plus 36 ; DSP_X32_Y18_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; DFE_prl:DFE|Mult3~8               ; Independent 27x27         ; DSP_X20_Y26_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; DFE_prl:DFE|Mult0~8               ; Independent 27x27         ; DSP_X20_Y30_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; DFE_prl:DFE|Mult1~8               ; Independent 27x27         ; DSP_X20_Y28_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; DFE_prl:DFE|Mult2~8               ; Independent 27x27         ; DSP_X20_Y24_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ISI_channel_ocm:channel|Mult0~mac ; Independent 18x18 plus 36 ; DSP_X32_Y16_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ISI_channel_ocm:channel|Mult1~mac ; Independent 18x18 plus 36 ; DSP_X20_Y16_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ISI_channel_ocm:channel|Mult2~mac ; Independent 18x18 plus 36 ; DSP_X20_Y18_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ISI_channel_ocm:channel|Mult3~8   ; Two Independent 18x18     ; DSP_X20_Y20_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 42,303 / 289,320 ( 15 % ) ;
; C12 interconnects                           ; 496 / 13,420 ( 4 % )      ;
; C2 interconnects                            ; 11,667 / 119,108 ( 10 % ) ;
; C4 interconnects                            ; 7,184 / 56,300 ( 13 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 5,216 / 289,320 ( 2 % )   ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 13,004 / 84,580 ( 15 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 1,121 / 12,676 ( 9 % )    ;
; R14/C12 interconnect drivers                ; 1,345 / 20,720 ( 6 % )    ;
; R3 interconnects                            ; 16,348 / 130,992 ( 12 % ) ;
; R6 interconnects                            ; 26,781 / 266,960 ( 10 % ) ;
; Spine clocks                                ; 21 / 360 ( 6 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 27           ; 0            ; 27           ; 0            ; 0            ; 31        ; 27           ; 0            ; 31        ; 31        ; 8            ; 11           ; 0            ; 0            ; 0            ; 8            ; 11           ; 0            ; 0            ; 0            ; 0            ; 11           ; 19           ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 31           ; 4            ; 31           ; 31           ; 0         ; 4            ; 31           ; 0         ; 0         ; 23           ; 20           ; 31           ; 31           ; 31           ; 23           ; 20           ; 31           ; 31           ; 31           ; 31           ; 20           ; 12           ; 31           ; 31           ; 31           ; 31           ; 31           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_UART_TX         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_UART_RX         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 2563.4            ;
; CLOCK_50                ; CLOCK_50             ; 569.1             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 281.7             ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                        ; Destination Register                                                                                                                                                                                                                                                                                                                                             ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]             ; 7.014             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]             ; 7.014             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]             ; 7.014             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo_bypass_reg                                  ; 6.937             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo_bypass_reg                                  ; 6.937             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo_bypass_reg                                  ; 6.937             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                            ; 5.723             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[11]                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                            ; 5.723             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                            ; 5.723             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                            ; 5.723             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                            ; 5.723             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                            ; 5.723             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                            ; 5.723             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                   ; 5.664             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                   ; 5.664             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                   ; 5.664             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|DRsize[2]                                                    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 5.399             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|DRsize[1]                                                    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 5.399             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|DRsize[0]                                                    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 5.399             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[16]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 5.399             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[8]                                                        ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[7]  ; 5.347             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[32]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[31] ; 5.331             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]             ; 4.661             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]             ; 4.661             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|trigger_state                                                                                                                                                  ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[37] ; 4.542             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[37]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[37] ; 4.542             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                         ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[37] ; 4.542             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                                                                         ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[37] ; 4.542             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                                                                    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[37] ; 4.542             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[37] ; 4.542             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                              ; 4.502             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[36]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[35] ; 4.461             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                              ; 4.351             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                              ; 4.351             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[14]                                                                                                                                                          ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 4.285             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[14]                                                                                                                                              ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 4.285             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 4.285             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[30]                                                                                                                                              ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[31] ; 4.270             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[30]                                                                                                                                                          ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[31] ; 4.270             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[31]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[31] ; 4.270             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im|trc_im_addr[5]                                                                                                                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[7]  ; 4.219             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[6]                                                                                                                                                           ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[7]  ; 4.219             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[6]                                                                                                                                               ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[7]  ; 4.219             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[7]                                                        ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[7]  ; 4.219             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[1]                                                        ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[0]  ; 3.488             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_779|dffs[0]                                                                             ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_781|dffs[2]                       ; 1.297             ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:on_chip_mem_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                                         ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                   ; 1.292             ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                 ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                   ; 1.212             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_785|dffs[0]                                                                             ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_787|dffs[2]                       ; 1.195             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|waitrequest                                                                                                                                                          ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                   ; 1.187             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]         ; 1.096             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                      ; 1.096             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]                                                                                                                                                                                                                                                                   ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                             ; 1.096             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                             ; 1.095             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_487|dffs[0]                                                                             ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_488|dffs[0]                       ; 1.093             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]         ; 1.093             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                      ; 1.093             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                                                                                             ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                                       ; 1.090             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                             ; 1.090             ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:on_chip_mem_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                             ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                   ; 1.083             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]                                                                                                                                                                                                                                                                   ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                                             ; 1.080             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_lbi:auto_generated|counter_reg_bit[7]                                                                                                                             ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[10]                                                                                               ; 1.076             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_lbi:auto_generated|counter_reg_bit[6]                                                                                                                             ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[10]                                                                                               ; 1.076             ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                               ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                   ; 1.074             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                     ; 1.070             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_240|dffs[0]                                                                             ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_241|dffs[0]                       ; 1.068             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                                                                                  ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                                            ; 1.062             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                                                                             ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                                       ; 1.061             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_488|dffs[0]                                                                             ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eeo:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_42af:mgl_prim1|lpm_shiftreg:config_shiftreg_490|dffs[2]                       ; 1.060             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                                                                                         ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                                   ; 1.060             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                             ; 1.059             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]         ; 1.058             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                      ; 1.058             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                  ; 1.058             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]            ; 1.054             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]              ; 1.054             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[30]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[29] ; 1.052             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                                                                                                  ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                            ; 1.050             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                                                                                                  ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                                            ; 1.050             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                                                                                              ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                                        ; 1.049             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[24]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[23] ; 1.049             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]            ; 1.049             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                                                                                         ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                                   ; 1.048             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                              ; 1.048             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[35] ; 1.047             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[26]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[25] ; 1.043             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                                                                                                                                                              ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                                                                                                        ; 1.040             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[29]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[28] ; 1.040             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                   ; 1.040             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                              ; 1.038             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[25]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[24] ; 1.037             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                                                                                                   ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                             ; 1.032             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[27]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[26] ; 1.031             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[23]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[22] ; 1.031             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                                                                                              ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                                        ; 1.030             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                             ; 1.030             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]         ; 1.029             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[10]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[9]  ; 1.029             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[11]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[10] ; 1.029             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[14]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[13] ; 1.029             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "SerDes_Sys"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): altera_internal_jtag~TCKUTAPCLKENA0 with 2978 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 13821 fanout uses global clock CLKCTRL_G6
    Info (11162): KEY[0]~inputCLKENA0 with 156 fanout uses global clock CLKCTRL_G4
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver KEY[0]~inputCLKENA0, placed at CLKCTRL_G4
        Info (179012): Refclk input I/O pad KEY[0] is placed onto PIN_AA14
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'qsys/NIOS_UART/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'qsys/NIOS_UART/synthesis/submodules/NIOS_UART_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: 'qsys/RX/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'qsys/channel/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'documents/de1soc.sdc'
Warning (332174): Ignored filter at de1soc.sdc(17): VGA_CLK could not be matched with a port File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 17
Warning (332049): Ignored create_clock at de1soc.sdc(17): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 17
    Info (332050): create_clock -period "25.18 MHz" -name clk_vga [get_ports VGA_CLK] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 17
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at de1soc.sdc(63): VGA_R* could not be matched with a port File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 63
Warning (332174): Ignored filter at de1soc.sdc(63): clk_vga could not be matched with a clock File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 63
Warning (332049): Ignored set_output_delay at de1soc.sdc(63): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 63
    Info (332050): set_output_delay -max -clock clk_vga 0.220 [get_ports VGA_R*] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 63
Warning (332049): Ignored set_output_delay at de1soc.sdc(63): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 63
Warning (332049): Ignored set_output_delay at de1soc.sdc(64): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 64
    Info (332050): set_output_delay -min -clock clk_vga -1.506 [get_ports VGA_R*] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 64
Warning (332049): Ignored set_output_delay at de1soc.sdc(64): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 64
Warning (332174): Ignored filter at de1soc.sdc(65): VGA_G* could not be matched with a port File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 65
Warning (332049): Ignored set_output_delay at de1soc.sdc(65): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 65
    Info (332050): set_output_delay -max -clock clk_vga 0.212 [get_ports VGA_G*] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 65
Warning (332049): Ignored set_output_delay at de1soc.sdc(65): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 65
Warning (332049): Ignored set_output_delay at de1soc.sdc(66): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 66
    Info (332050): set_output_delay -min -clock clk_vga -1.519 [get_ports VGA_G*] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 66
Warning (332049): Ignored set_output_delay at de1soc.sdc(66): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 66
Warning (332174): Ignored filter at de1soc.sdc(67): VGA_B[* could not be matched with a port File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 67
Warning (332049): Ignored set_output_delay at de1soc.sdc(67): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 67
    Info (332050): set_output_delay -max -clock clk_vga 0.264 [get_ports {VGA_B[*}] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 67
Warning (332049): Ignored set_output_delay at de1soc.sdc(67): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 67
Warning (332049): Ignored set_output_delay at de1soc.sdc(68): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 68
    Info (332050): set_output_delay -min -clock clk_vga -1.519 [get_ports {VGA_B[*}] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 68
Warning (332049): Ignored set_output_delay at de1soc.sdc(68): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 68
Warning (332174): Ignored filter at de1soc.sdc(69): VGA_BLANK_N could not be matched with a port File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 69
Warning (332049): Ignored set_output_delay at de1soc.sdc(69): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 69
    Info (332050): set_output_delay -max -clock clk_vga 0.215 [get_ports VGA_BLANK_N] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 69
Warning (332049): Ignored set_output_delay at de1soc.sdc(69): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 69
Warning (332049): Ignored set_output_delay at de1soc.sdc(70): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 70
    Info (332050): set_output_delay -min -clock clk_vga -1.485 [get_ports VGA_BLANK_N] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 70
Warning (332049): Ignored set_output_delay at de1soc.sdc(70): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 70
Info (332104): Reading SDC File: 'qsys/TX/synthesis/submodules/altera_reset_controller.sdc'
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   20.000     CLOCK_50
Info (176235): Finished register packing
    Extra Info (176218): Packed 144 registers into blocks of type DSP block
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:03:15
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:21
Info (170193): Fitter routing operations beginning
Info (170089): 3e+03 ns of routing delay (approximately 1.6% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 41% of the available device resources in the region that extends from location X11_Y11 to location X21_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:42
Info (11888): Total time spent on timing analysis during the Fitter is 42.84 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:29
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/output_files/SerDes_Sys.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 101 warnings
    Info: Peak virtual memory: 8247 megabytes
    Info: Processing ended: Thu Mar 14 09:21:52 2024
    Info: Elapsed time: 00:09:35
    Info: Total CPU time (on all processors): 00:26:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/output_files/SerDes_Sys.fit.smsg.


