

/*****************************************************************************
  1 其他头文件包含
*****************************************************************************/

#ifndef __ABB_INTERFACE_TV220_H__
#define __ABB_INTERFACE_TV220_H__

#ifdef __cplusplus
    #if __cplusplus
        extern "C" {
    #endif
#endif



/*****************************************************************************
  2 宏定义
*****************************************************************************/
#define ABB_BASE_ADDR               ( 0x0000 )

/***======================================================================***
                     (1/1) register_define_abb
 ***======================================================================***/
/* 寄存器说明：测试端口复用寄存器。
 bit[7:3]    保留。
 bit[2]      数采时，RX通道的输出复用选择，输出给IOSHARE模块的单bit信号。
             0：CH0 RX和CH1 RX数采（默认）
             1：CH2 RX和CH3 RX数采
 bit[1:0]    测试abb2bbp时钟时，选择输出到pad的时钟端(MUX到G0_CLK_104端口出)
             0：G0_CLK_104（默认）
             1：reserved，请勿配置
             2：reserved，请勿配置
             3：SC_CLK_245D76M
   UNION结构:  ABB_PORT_MUTIPLEX_UNION */
#define ABB_PORT_MUTIPLEX_ADDR                        (ABB_BASE_ADDR + 0x0)

/* 寄存器说明：通用数字寄存器1
 bit[7:2]    保留。
 bit[1]      模拟软复位信号：
             0：不复位(默认)
             1：复位整个模拟电路
 bit[0]      全局软复位信号：
             0：不复位(默认)
             1：复位整个数字电路和模拟电路
   UNION结构:  ABB_COMMON_DIG_1_UNION */
#define ABB_COMMON_DIG_1_ADDR                         (ABB_BASE_ADDR + 0x1)

/* 寄存器说明：通用数字寄存器2
 bit[7:1]    保留。
 bit[0]      ET0输出选择：
             0：CH0 ET CH输出至CH0 ET DAC
             1：CH1 ET CH输出至CH0 ET DAC
   UNION结构:  ABB_COMMON_DIG_2_UNION */
#define ABB_COMMON_DIG_2_ADDR                         (ABB_BASE_ADDR + 0x2)

/* 寄存器说明：通用数字寄存器3
 bit[7:1]    保留。
 bit[0]      CH0/CH1四收模式寄存器
             0：CH0、CH1不开启四收模式
             1：开启四收模式，CH0、CH1的RX通道绑定。
   UNION结构:  ABB_COMMON_DIG_3_UNION */
#define ABB_COMMON_DIG_3_ADDR                         (ABB_BASE_ADDR + 0x3)

/* 寄存器说明：通用数字寄存器4
 bit[7:1]    
 bit[0]      CH2/CH3四收模式寄存器
             0：CH2、CH3不开启四收模式
             1：开启四收模式，CH2、CH3的RX通道绑定。
   UNION结构:  ABB_COMMON_DIG_4_UNION */
#define ABB_COMMON_DIG_4_ADDR                         (ABB_BASE_ADDR + 0x4)

/* 寄存器说明：通用数字寄存器5
 bit[7:3]    
 bit[2:0]    ATE测试模式下，RX通道的输出复用选择，输出下行随路时钟/VLD/DATA。
             0：CH0 RX出pad（默认）
             1：CH1 RX出pad
             2：CH2 RX出pad
             3：CH3 RX出pad
             其他：输出G0_CLK_104M/SC_49M_OUT/CH0_TCXO_OUT
   UNION结构:  ABB_COMMON_DIG_5_UNION */
#define ABB_COMMON_DIG_5_ADDR                         (ABB_BASE_ADDR + 0x5)

/* 寄存器说明：通用数字寄存器6
 bit[7:1]    
 bit[0]      SCPLL 245.76M时钟5分频得到GPS使用的49M时钟。
             1：时钟分频打开
             0：时钟分频关闭，输出固定值
             为保证关闭时输出0，需先关闭此开关，然后关闭SCPLL 245M时钟。
   UNION结构:  ABB_COMMON_DIG_6_UNION */
#define ABB_COMMON_DIG_6_ADDR                         (ABB_BASE_ADDR + 0x6)

/* 寄存器说明：通用数字寄存器7
 bit[7:1]    
 bit[0]      GOPLL 104M时钟4分频得到26M时钟。
             1：时钟分频打开
             0：时钟分频关闭，输出固定值
             为保证关闭时输出0，需先关闭此开关，然后关闭G0PLL 104M时钟。
   UNION结构:  ABB_COMMON_DIG_7_UNION */
#define ABB_COMMON_DIG_7_ADDR                         (ABB_BASE_ADDR + 0x7)

/* 寄存器说明：SAR校准寄存器写入值
   详      述：SAR ADC校准寄存器写入值。V7R5 ABB不再支持自研ET，此寄存器无效。
   UNION结构 ：无 */
#define ABB_SAR_CFG_WR_DATA_ADDR                      (ABB_BASE_ADDR + 0x20)

/* 寄存器说明：SAR校准寄存器读出值
   详      述：SAR ADC校准寄存器读出值。V7R5 ABB不再支持自研ET，此寄存器无效。
   UNION结构 ：无 */
#define ABB_SAR_CFG_RD_DATA_ADDR                      (ABB_BASE_ADDR + 0x21)

/* 寄存器说明：SAR校准寄存器接口地址
   详      述：SAR ADC校准寄存器地址。V7R5 ABB不再支持自研ET，此寄存器无效。
   UNION结构 ：无 */
#define ABB_SAR_CFG_ADDR_ADDR                         (ABB_BASE_ADDR + 0x22)

/* 寄存器说明：SAR校准寄存器接口读写指示
 bit[7:1]    保留。
 bit[0]      SAR ADC校准寄存器读写指示。
             0：读；
             1：写。
             读操作流程：（1）写寄存器地址SAR_CFG_ADDR；（2）写SAR_CFG_RW=0；（3）读寄存器SAR_CFG_RD_DATA，该寄存器的值即为SAR ADC校准寄存器的值。
             写操作流程：（1）将寄存器值写入SAR_CFG_WR_DATA；（2）将寄存器地址写入SAR_CFG_ADDR；（3）写寄存器SAR_CFG_RW＝1
             V7R5 ABB不再支持自研ET，此寄存器无效。
   UNION结构:  ABB_SAR_CFG_RW_UNION */
#define ABB_SAR_CFG_RW_ADDR                           (ABB_BASE_ADDR + 0x23)

/* 寄存器说明：SAR输出乘法系数
   详      述：AR ADC 模拟部分将随路时钟SAR_MCLK和SAR_DATA<14:0> 送给数字部分，数字部分将其stage1和stage2，3拆开， stage1为 SAR_DATA<14:9>， stage2 为SAR_DATA<8:3>，stage3为SAR_DATA<2:1> 其余为dither。
            最终的输出SAR_DATA_OUT<11:0> 是通过stage1 和stage2 相加得到。
            SAR_DATA_OUT<11:0>= SAR_DATA<14:9> *64 + （SAR_DATA<8:3>*2+ SAR_DATA<2:1>）*coeff 。
            上式中coeff为寄存器配置值，默认为1，range为0.5~5，精度为0.1 
            
            bit[7:5]为整数部分，bit[4:0]为小数部分。
            V7R5 ABB不再支持自研ET，此寄存器无效。
   UNION结构 ：无 */
#define ABB_SAR_ADC_COEFF_ADDR                        (ABB_BASE_ADDR + 0x24)

/* 寄存器说明：SAR ADC控制寄存器
 bit[7:1]    保留。
 bit[0]      SAR_ADC_COEFF bypass控制，即最终输出为SAR_DATA_OUT<11:0>= SAR_DATA<14:9> *64 + （SAR_DATA<8:3>*2+ SAR_DATA<2:1>）
             V7R5 ABB不再支持自研ET，此寄存器无效。
   UNION结构:  ABB_SAR_ADC_CTRL_UNION */
#define ABB_SAR_ADC_CTRL_ADDR                         (ABB_BASE_ADDR + 0x25)

/* 寄存器说明：SAR数字通道使能寄存器
 bit[7:1]    
 bit[0]      sar_rx_en关闭时，FIFO写时钟关闭，SAR FIFO停止工作。
             V7R5 ABB不再支持自研ET，此寄存器无效。
   UNION结构:  ABB_SAR_RX_EN_UNION */
#define ABB_SAR_RX_EN_ADDR                            (ABB_BASE_ADDR + 0x26)

/* 寄存器说明：SAR输出使能寄存器
 bit[7:1]    
 bit[0]      sar_output_en关闭时，随路数据输出为0，随路时钟输出拉低。
             V7R5 ABB不再支持自研ET，此寄存器无效。
   UNION结构:  ABB_SAR_OUTPUT_EN_UNION */
#define ABB_SAR_OUTPUT_EN_ADDR                        (ABB_BASE_ADDR + 0x27)

/* 寄存器说明：SAR直通模式寄存器
 bit[7:1]    
 bit[0]      sar_rx_bp = 1时，将模拟送至数字的15bit数据直接输出。
             V7R5 ABB不再支持自研ET，此寄存器无效。
   UNION结构:  ABB_SAR_RX_BP_UNION */
#define ABB_SAR_RX_BP_ADDR                            (ABB_BASE_ADDR + 0x28)

/* 寄存器说明：SAR数字通道软复位寄存器
 bit[7:1]    
 bit[0]      sar_sw_rst = 1时，SAR FIFO复位。输出寄存器不复位。
             V7R5 ABB不再支持自研ET，此寄存器无效。
   UNION结构:  ABB_SAR_SW_RST_UNION */
#define ABB_SAR_SW_RST_ADDR                           (ABB_BASE_ADDR + 0x29)

/* 寄存器说明：SAR模拟通道使能寄存器
 bit[7:1]    
 bit[0]      SAR模拟部分使能。
             V7R5 ABB不再支持自研ET，此寄存器无效。
   UNION结构:  ABB_SAR_ANA_EN_UNION */
#define ABB_SAR_ANA_EN_ADDR                           (ABB_BASE_ADDR + 0x30)

/* 寄存器说明：SAR模拟通道软复位寄存器
 bit[7:1]    
 bit[0]      sar_ana_sw_rst = 1时，SAR模拟部分、校准部分复位。
             V7R5 ABB不再支持自研ET，此寄存器无效。
   UNION结构:  ABB_SAR_ANA_SW_RST_UNION */
#define ABB_SAR_ANA_SW_RST_ADDR                       (ABB_BASE_ADDR + 0x31)

/* 寄存器说明：自研ET使能寄存器
 bit[7:1]    
 bit[0]      自研ET使能信号
             0：CH0支持第三方ET（默认）
             1：CH0支持自研ET
             V7R5 ABB不再支持自研ET，请勿配置此寄存器！
   UNION结构:  ABB_ROADRUNNER_EN_UNION */
#define ABB_ROADRUNNER_EN_ADDR                        (ABB_BASE_ADDR + 0x32)

/* 寄存器说明：ABB version 寄存器
   详      述：版本寄存器,偏移地址固定为0x40和0xA0；TV201初值为0x08，TV210初值为0x0C；TV220初值为0x10
   UNION结构 ：无 */
#define ABB_CH1_VERSION_ADDR                          (ABB_BASE_ADDR + 0x40)

/* 寄存器说明：BIST配置寄存器
 bit[7]      bist测试通道线控控制模式：
             0：通道线控bist测试时全部拉高
             1：通道线控bist测试时测试通道拉高，其他拉低。
 bit[6:5]    切换iq及通道时，有30拍随路时钟延时，在此基础上增加的延时Switch_delay的选择信号：
             00：0us；(默认)
             01：20us；
             10：50us；
             11：200us。
 bit[4:3]    延时时间2配置值,信号直流量计算后的稳定时间配置。
             00:20us（默认）
             01:50us
             10:200us
             11:500us
 bit[2:1]    延时时间1配置值,通路使能到测试开始的延时时间选择。
             00:50us（默认）
             01:100us
             10:200us
             11:500us
 bit[0]      BIST使能。
             0：不使能；
             1：使能。
   UNION结构:  ABB_BIST_CFG_1_UNION */
#define ABB_BIST_CFG_1_ADDR                           (ABB_BASE_ADDR + 0x41)

/* 寄存器说明：BIST测试模式bypass寄存器
   详      述：模式bypass信号，每种模式占一个bit
            [0]：1表示G模的BIST被bypass；0表示G模的BIST正常工作。
            [1]：1表示W的BIST被bypass；0表示WCDMA模的BIST正常工作。
            [2]：1表示TDS的BIST被bypass；0表示TDS的BIST正常工作。
            [3]：1表示LTE模的BIST被bypass；0表示LTE模的BIST正常工作。
            [4]：1表示CDMA模的BIST被bypass；0表示CDMA模的BIST正常工作。
            [5]：1表示CA模的BIST被bypass；0表示CA模的BIST正常工作。
            [6]：1表示ET0模的BIST被bypass；0表示ET模的BIST正常工作。
            [7]：1表示ET1模的BIST被bypass；0表示ET模的BIST正常工作。
   UNION结构 ：无 */
#define ABB_BIST_CFG_2_ADDR                           (ABB_BASE_ADDR + 0x42)

/* 寄存器说明：BIST测试通道bypass寄存器
   详      述：Rx的bypass信号：
            [0]：Rx_1的bypass信号，0表示需要做Rx_1的BIST；1表示不做。
            [1]：Rx_2的bypass信号，0表示需要做Rx_2的BIST；1表示不做。
            [2]：Rx_3的bypass信号，0表示需要做Rx_3的BIST；1表示不做。
            [3]：Rx_4的bypass信号，0表示需要做Rx_4的BIST；1表示不做。
            [4]：Rx_5的bypass信号，0表示需要做Rx_5的BIST；1表示不做。
            [5]：Rx_6的bypass信号，0表示需要做Rx_6的BIST；1表示不做。
            [6]：Rx_7的bypass信号，0表示需要做Rx_7的BIST；1表示不做。
            [7]：Rx_8的bypass信号，0表示需要做Rx_8的BIST；1表示不做。
   UNION结构 ：无 */
#define ABB_BIST_CFG_3_ADDR                           (ABB_BASE_ADDR + 0x43)

/* 寄存器说明：BIST测试项目bypass寄存器
 bit[7:6]    保留。
 bit[5:0]    测试项bypass信号：
             [0]:1表示DC_I指标bypass；0表示不bypass；
             [1]:1表示DC_Q指标bypass；0表示不bypass；
             [2]:1表示SNDR_I指标bypass；0表示不bypass；
             [3]:1表示SNDR_Q指标bypass；0表示不bypass；
             [4]:1表示GAIN_MISMATCH指标bypass；0表示不bypass；
             [5]:1表示GAIN_ERROR指标bypass；0表示不bypass；
   UNION结构:  ABB_BIST_CFG_4_UNION */
#define ABB_BIST_CFG_4_ADDR                           (ABB_BASE_ADDR + 0x44)

/* 寄存器说明：BIST手动流程配置寄存器
 bit[7:5]    保留。
 bit[4]      0：bist时钟受门控控制，bist_en拉高后bist才有时钟。（默认）
             1：bist时钟不受门控控制。
 bit[3:1]    手动测试选择输入数据通道：
             000：RXA（CH0）
             001：RXB（CH0）
             010：RXA（CH1）
             011：RXB（CH1）
             100：RXA（CH2）
             101：RXB（CH2）
             110：RXA（CH3）
             111：RXB（CH3）
 bit[0]      0：自动测试流程
             1：手动测试流程
   UNION结构:  ABB_BIST_CFG_5_UNION */
#define ABB_BIST_CFG_5_ADDR                           (ABB_BASE_ADDR + 0x45)

/* 寄存器说明：BIST完成状态寄存器
 bit[7]      BIST所有启动的测试项是否通过，即未bypass的测试是否全部通过。
             0：未通过；
             1：通过。
 bit[6:1]    保留。
 bit[0]      SNDR计算完成状态。
             0：没有完成；
             1：完成。
   UNION结构:  ABB_BIST_RPT_1_UNION */
#define ABB_BIST_RPT_1_ADDR                           (ABB_BASE_ADDR + 0x46)

/* 寄存器说明：BIST结果上报寄存器
 bit[7:6]    保留。
 bit[5:0]    每一次计算出的6个参数是否pass：
             [0]:1表示DC_I指标pass；0表示不pass；
             [1]:1表示DC_Q指标pass；0表示不pass；
             [2]:1表示SNDR_I指标pass；0表示不pass；
             [3]:1表示SNDR_Q指标pass；0表示不pass；
             [4]:1表示GAIN_MISMATCH指标pass；0表示不pass；
             [5]:1表示GAIN_ERROR指标pass；0表示不pass；
   UNION结构:  ABB_BIST_RPT_2_UNION */
#define ABB_BIST_RPT_2_ADDR                           (ABB_BASE_ADDR + 0x47)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_1的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_3_ADDR                           (ABB_BASE_ADDR + 0x48)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_2的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_4_ADDR                           (ABB_BASE_ADDR + 0x49)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_3的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_5_ADDR                           (ABB_BASE_ADDR + 0x4A)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_4的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_6_ADDR                           (ABB_BASE_ADDR + 0x4B)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_5的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_7_ADDR                           (ABB_BASE_ADDR + 0x4C)

/* 寄存器说明：BIST结果上报寄存器
 bit[7:3]    保留。
 bit[2:0]    I路dc上报值高位。
   UNION结构:  ABB_BIST_RPT_8_UNION */
#define ABB_BIST_RPT_8_ADDR                           (ABB_BASE_ADDR + 0x4D)

/* 寄存器说明：BIST结果上报寄存器
   详      述：I路dc上报值低位。
   UNION结构 ：无 */
#define ABB_BIST_RPT_9_ADDR                           (ABB_BASE_ADDR + 0x4E)

/* 寄存器说明：BIST结果上报寄存器
 bit[7:3]    保留。
 bit[2:0]    Q路dc上报值高位。
   UNION结构:  ABB_BIST_RPT_10_UNION */
#define ABB_BIST_RPT_10_ADDR                          (ABB_BASE_ADDR + 0x4F)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Q路dc上报值低位。
   UNION结构 ：无 */
#define ABB_BIST_RPT_11_ADDR                          (ABB_BASE_ADDR + 0x50)

/* 寄存器说明：BIST结果上报寄存器
   详      述：I路信噪比上报高8bit，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_RPT_12_ADDR                          (ABB_BASE_ADDR + 0x51)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Q路信噪比上报高8bit，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_RPT_13_ADDR                          (ABB_BASE_ADDR + 0x52)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Gain_mismatch上报，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_RPT_14_ADDR                          (ABB_BASE_ADDR + 0x53)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Gain_error上报，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_RPT_15_ADDR                          (ABB_BASE_ADDR + 0x54)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_6的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_16_ADDR                          (ABB_BASE_ADDR + 0x55)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_7的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_17_ADDR                          (ABB_BASE_ADDR + 0x56)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_8的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_18_ADDR                          (ABB_BASE_ADDR + 0x57)

/* 寄存器说明：BIST结果上报寄存器
   详      述：I路信噪比上报低8bit，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_RPT_19_ADDR                          (ABB_BASE_ADDR + 0x58)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Q路信噪比上报低8bit，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_RPT_20_ADDR                          (ABB_BASE_ADDR + 0x59)

/* 寄存器说明：BIST结果标准寄存器
 bit[7:6]    保留。
 bit[5:0]    BIST DC达标下限高6bit，有符号数。
   UNION结构:  ABB_BIST_CFG_6_UNION */
#define ABB_BIST_CFG_6_ADDR                           (ABB_BASE_ADDR + 0x60)

/* 寄存器说明：BIST结果标准寄存器
   详      述：BIST DC达标下限低8bit，有符号数。
   UNION结构 ：无 */
#define ABB_BIST_CFG_7_ADDR                           (ABB_BASE_ADDR + 0x61)

/* 寄存器说明：BIST结果标准寄存器
 bit[7:6]    保留。
 bit[5:0]    BIST DC达标上限高6bit，有符号数。
   UNION结构:  ABB_BIST_CFG_8_UNION */
#define ABB_BIST_CFG_8_ADDR                           (ABB_BASE_ADDR + 0x62)

/* 寄存器说明：BIST结果标准寄存器
   详      述：BIST DC达标上限低8bit，有符号数。
   UNION结构 ：无 */
#define ABB_BIST_CFG_9_ADDR                           (ABB_BASE_ADDR + 0x63)

/* 寄存器说明：BIST结果标准寄存器
   详      述：BIST gain mismatch达标下限，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_CFG_10_ADDR                          (ABB_BASE_ADDR + 0x64)

/* 寄存器说明：BIST结果标准寄存器
   详      述：BIST gain mismatch达标上限，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_CFG_11_ADDR                          (ABB_BASE_ADDR + 0x65)

/* 寄存器说明：BIST结果标准寄存器
   详      述：BIST gain error达标下限，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_CFG_12_ADDR                          (ABB_BASE_ADDR + 0x66)

/* 寄存器说明：BIST结果标准寄存器
   详      述：BIST gain error达标上限，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_CFG_13_ADDR                          (ABB_BASE_ADDR + 0x67)

/* 寄存器说明：PLL控制寄存器
 bit[7:6]    GPLL VCO Current控制
             00：X1.2
             01：X1.1(默认)
             10：X1.1
             11：X1.0
 bit[5:3]    GPLL电荷泵电流控制
             000：10u（默认）
             001：8u
             010：6u
             011：4u
             100：2u
             101：16u
             110：14u
             111：12u
             ……
 bit[2]      GPLL鉴频鉴相器控制
             0：鉴频鉴相器正常工作
             1：鉴频鉴相器一直输出UP信号
 bit[1]      GPLL鉴频鉴相器控制
             0：鉴频鉴相器正常工作
             1：鉴频鉴相器一直输出Down信号
 bit[0]      GPLL CP PowerDown控制，测试用
             0：正常工作
             1：PowerDown GPLL CP 
   UNION结构:  ABB_ANA_WR00_UNION */
#define ABB_ANA_WR00_ADDR                             (ABB_BASE_ADDR + 0x80)

/* 寄存器说明：PLL控制寄存器
 bit[7:6]    reserved
 bit[5:4]    PLL时钟测试PAD信号选择
             00：时钟测试PAD浮空
             01：GPLL输出时钟到PAD
             10：SCPLL输出时钟到PAD
             11：输出为0
 bit[3]      测试管脚GPLL时输出时钟频率控制
             0：输出最高时速
             1：GPLL输出半速
 bit[2]      Reserved
 bit[1]      反相时钟开关
             1：反相时钟打开
             0：反相时钟关闭
 bit[0]      Reserved
   UNION结构:  ABB_ANA_WR01_UNION */
#define ABB_ANA_WR01_ADDR                             (ABB_BASE_ADDR + 0x81)

/* 寄存器说明：PLL控制寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR02_ADDR                             (ABB_BASE_ADDR + 0x82)

/* 寄存器说明：PLL控制寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR03_ADDR                             (ABB_BASE_ADDR + 0x83)

/* 寄存器说明：PLL控制寄存器
 bit[7]      GPLL锁定检测使能
             0：不输出检测信号
             1：输出检测信号
 bit[6:5]    GPLL锁定Cycle控制
             00：4
             01：8
             10：16(默认)
             11：32
 bit[4:0]    reserved
   UNION结构:  ABB_ANA_WR04_UNION */
#define ABB_ANA_WR04_ADDR                             (ABB_BASE_ADDR + 0x84)

/* 寄存器说明：PLL控制寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR05_ADDR                             (ABB_BASE_ADDR + 0x85)

/* 寄存器说明：WPLL控制寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR06_ADDR                             (ABB_BASE_ADDR + 0x86)

/* 寄存器说明：WPLL控制寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR07_ADDR                             (ABB_BASE_ADDR + 0x87)

/* 寄存器说明：模拟读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR08_ADDR                             (ABB_BASE_ADDR + 0x88)

/* 寄存器说明：模拟读写寄存器
 bit[7:2]    reserved
 bit[1]      GPLL Power Down控制
             (GPLL_PD0)&amp;(GPLL_PD1)=0：Power On
             (GPLL_PD0)&amp;(GPLL_PD1)=1：Power Down(默认)
             (注：V7R5中GPLL可以由GPLL_PD1和GPLL_PD0两bit控制，应用中主卡和副卡可以分别控制其中1bit)
 bit[0]      GPLL Power Down控制
             (GPLL_PD0)&amp;(GPLL_PD1)=0：Power On
             (GPLL_PD0)&amp;(GPLL_PD1)=1：Power Down(默认)
   UNION结构:  ABB_ANA_WR09_UNION */
#define ABB_ANA_WR09_ADDR                             (ABB_BASE_ADDR + 0x89)

/* 寄存器说明：模拟读写寄存器
 bit[7:3]    reserved
 bit[2]      GPLL CLK_104M Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[1:0]    reserved
   UNION结构:  ABB_ANA_WR10_UNION */
#define ABB_ANA_WR10_ADDR                             (ABB_BASE_ADDR + 0x8A)

/* 寄存器说明：模拟读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR11_ADDR                             (ABB_BASE_ADDR + 0x8B)

/* 寄存器说明：模拟读写寄存器
 bit[7]      reserved
 bit[6]      ADC 量化器电压切换
             0：量化器REF电压正常
             1：量化器REF电压提高
 bit[5]      REF EN控制
             0:disable REF
             1:enable REF
 bit[4:2]    reserved
 bit[1]      REF 快起电路复位信号：先复位，再解复位
             0：解复位
             1：复位
 bit[0]      tunning Calibration enable(默认为0)
             上升沿启动Calibration过程
   UNION结构:  ABB_ANA_WR12_UNION */
#define ABB_ANA_WR12_ADDR                             (ABB_BASE_ADDR + 0x8C)

/* 寄存器说明：TCXO控制寄存器
 bit[7]      PLL的参考时钟选择
             1：CLKIN_SYSTEM作为PLL的参考时钟
             0：TCXO Buffer输出作为PLL参考时钟
 bit[6]      TEST CLK INPUT下电控制
             0：开启
             1：关闭
 bit[5:4]    TCXO BUFFER电流设置
             00：1x
             01：2x
             10：3x(默认)
             11：4x
 bit[3:0]    reserved
   UNION结构:  ABB_ANA_WR13_UNION */
#define ABB_ANA_WR13_ADDR                             (ABB_BASE_ADDR + 0x8D)

/* 寄存器说明：时钟控制寄存器
 bit[7]      PLL提供给CH0 RXADC的时钟使能信号
             0：时钟关闭
             1：时钟使能
 bit[6]      PLL提供给CH0 TXDAC的时钟使能信号
             0：时钟关闭
             1：时钟使能
 bit[5:3]    CH1工作时钟选择
             001：选择来自于PLL的时钟作为工作时钟
             010：选择来自于CLKIN_SYSTEM的外灌时钟作为工作时钟
             100：选择来自于TCXO_IN的时钟作为工作时钟
 bit[2:0]    CH0工作时钟选择
             001：选择来自于PLL的时钟作为工作时钟
             010：选择来自于CLKIN_SYSTEM的外灌时钟作为工作时钟
             100：选择来自于TCXO_IN的时钟作为工作时钟
   UNION结构:  ABB_ANA_WR14_UNION */
#define ABB_ANA_WR14_ADDR                             (ABB_BASE_ADDR + 0x8E)

/* 寄存器说明：时钟控制寄存器
 bit[7]      Reserved
 bit[6]      PLL提供给CH1 RXADC的时钟使能信号
             0：时钟关闭
             1：时钟使能
 bit[5]      PLL提供给CH1 TXDAC时钟使能信号
             0：时钟关闭
             1：时钟使能
 bit[4]      PLL提供给CH2 RXADC的时钟使能信号
             0：时钟关闭
             1：时钟使能
 bit[3]      PLL提供给CH3 RXADC的时钟使能信号
             0：时钟关闭
             1：时钟使能
 bit[2:0]    CH2工作时钟选择
             001：选择来自于PLL的时钟作为工作时钟
             010：选择来自于CLKIN_SYSTEM的外灌时钟作为工作时钟
             100：选择来自于TCXO_IN的时钟作为工作时钟
   UNION结构:  ABB_ANA_WR15_UNION */
#define ABB_ANA_WR15_ADDR                             (ABB_BASE_ADDR + 0x8F)

/* 寄存器说明：模拟读写寄存器
 bit[7]      Reserved
 bit[6:4]    CH3工作时钟选择
             001：选择来自于PLL的时钟作为工作时钟
             010：选择来自于CLKIN_SYSTEM的外灌时钟作为工作时钟
             100：选择来自于TCXO_IN的时钟作为工作时钟
 bit[3:1]    VCM buffer电流调节控制
             000：5u
             001：2u
             010：3u
             011：4u
             100：6u
             101：7u
             110：8u
             111：9u
 bit[0]      tunning capsel
             0：normal
             1：large cap
   UNION结构:  ABB_ANA_WR16_UNION */
#define ABB_ANA_WR16_ADDR                             (ABB_BASE_ADDR + 0x90)

/* 寄存器说明：模拟读写寄存器
 bit[7:1]    Reserved
 bit[0]      CH0/CH1 RX模拟电路2收/4收模式切换控制：
             0：2收模式
             1：4收模式
   UNION结构:  ABB_ANA_WR17_UNION */
#define ABB_ANA_WR17_ADDR                             (ABB_BASE_ADDR + 0x91)

/* 寄存器说明：模拟读写寄存器
 bit[7:1]    Reserved
 bit[0]      CH2/CH3 RX模拟电路2收/4收模式切换控制：
             0：2收模式
             1：4收模式
   UNION结构:  ABB_ANA_WR18_UNION */
#define ABB_ANA_WR18_ADDR                             (ABB_BASE_ADDR + 0x92)

/* 寄存器说明：模拟调试寄存器。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR19_ADDR                             (ABB_BASE_ADDR + 0x93)

/* 寄存器说明：模拟读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR20_ADDR                             (ABB_BASE_ADDR + 0x94)

/* 寄存器说明：模拟读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR21_ADDR                             (ABB_BASE_ADDR + 0x95)

/* 寄存器说明：模拟读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR22_ADDR                             (ABB_BASE_ADDR + 0x96)

/* 寄存器说明：模拟读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR23_ADDR                             (ABB_BASE_ADDR + 0x97)

/* 寄存器说明：模拟读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR24_ADDR                             (ABB_BASE_ADDR + 0x98)

/* 寄存器说明：模拟读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR25_ADDR                             (ABB_BASE_ADDR + 0x99)

/* 寄存器说明：模拟读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR26_ADDR                             (ABB_BASE_ADDR + 0x9A)

/* 寄存器说明：模拟读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR27_ADDR                             (ABB_BASE_ADDR + 0x9B)

/* 寄存器说明：模拟读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR28_ADDR                             (ABB_BASE_ADDR + 0x9C)

/* 寄存器说明：模拟读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_WR29_ADDR                             (ABB_BASE_ADDR + 0x9D)

/* 寄存器说明：标志位只读寄存器。
 bit[7]      reserved
 bit[6]      GPLL的LOCK信号
 bit[5]      reserved
 bit[4]      RC校准完成标志信号
 bit[3:0]    reserved
   UNION结构:  ABB_ANA_RO00_UNION */
#define ABB_ANA_RO00_ADDR                             (ABB_BASE_ADDR + 0x9E)

/* 寄存器说明：RC校准只读寄存器。
 bit[7]      Reserved
 bit[6:0]    RC 校准值
   UNION结构:  ABB_ANA_RO01_UNION */
#define ABB_ANA_RO01_ADDR                             (ABB_BASE_ADDR + 0x9F)

/* 寄存器说明：ABB version寄存器
   详      述：版本寄存器,偏移地址固定为0x40和0xA0
   UNION结构 ：无 */
#define ABB_CH0_VERSION_ADDR                          (ABB_BASE_ADDR + 0xA0)

/* 寄存器说明：模拟只读寄存器
   详      述：
   UNION结构 ：无 */
#define ABB_ANA_RO02_ADDR                             (ABB_BASE_ADDR + 0xA1)

/* 寄存器说明：模拟只读寄存器
   详      述：
   UNION结构 ：无 */
#define ABB_ANA_RO03_ADDR                             (ABB_BASE_ADDR + 0xA2)

/* 寄存器说明：模拟只读寄存器
   详      述：
   UNION结构 ：无 */
#define ABB_ANA_RO04_ADDR                             (ABB_BASE_ADDR + 0xA3)

/* 寄存器说明：模拟只读寄存器
   详      述：
   UNION结构 ：无 */
#define ABB_ANA_RO05_ADDR                             (ABB_BASE_ADDR + 0xA4)

/* 寄存器说明：SC_PLL锁定控制寄存器
 bit[7:6]    保留。
 bit[5]      SCPLL稳定指示。0表示SCPLL未稳定；1表示SCPLL稳定。SCPLL稳定后有时钟输出。
 bit[4]      SCPLL门控使能信号。
 bit[3:2]    SCPLL时钟稳定等待时间配置，计数时钟为19.2M：
             00：SCPLL开启75us后时钟稳定；
             01：SCPLL开启100us后时钟稳定；
             10：SCPLL开启115us后时钟稳定；
             11：SCPLL开启125us后时钟稳定；
 bit[1]      SCPLL锁定指示。
 bit[0]      SCPLL使能信号。
   UNION结构:  ABB_SCPLL_LOCK_CTRL_UNION */
#define ABB_SCPLL_LOCK_CTRL_ADDR                      (ABB_BASE_ADDR + 0xA5)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
 bit[7:6]    保留。
 bit[5:3]    PLL后分频因子postdiv2，默认值为1
 bit[2:0]    PLL后分频因子postdiv1，默认值为5
   UNION结构:  ABB_SCPLL_POSTDIV_UNION */
#define ABB_SCPLL_POSTDIV_ADDR                        (ABB_BASE_ADDR + 0xA6)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
   详      述：PLL反馈因子fbdiv[11:0]的低8bit，fbdiv默认值为64
   UNION结构 ：无 */
#define ABB_SCPLL_FBDIV_LSB_ADDR                      (ABB_BASE_ADDR + 0xA7)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
 bit[7:4]    保留。
 bit[3:0]    PLL反馈因子fbdiv[11:0]的高4bit，fbdiv默认值为64
   UNION结构:  ABB_SCPLL_FBDIV_MSB_UNION */
#define ABB_SCPLL_FBDIV_MSB_ADDR                      (ABB_BASE_ADDR + 0xA8)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
 bit[7:6]    保留。
 bit[5:0]    PLL参考分频因子refdiv[5:0]，默认值1。
   UNION结构:  ABB_SCPLL_REFDIV_UNION */
#define ABB_SCPLL_REFDIV_ADDR                         (ABB_BASE_ADDR + 0xA9)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
 bit[7:6]    保留。
 bit[5:0]    [5]:DACPD，默认值0；（打开）
             [4]:PLL FOUT4PHASEPD控制，高有效；默认值1（关闭）。
             [3]:DSMPD;小数模式PD信号，默认值0（打开）。
             [2]:PLL旁路控制；默认值0（PLL旁路功能bypass）。
             [1]:PLL FOUTPOSTDIVPD控制，高有效；默认值0（打开）。
             [0]:PLL FOUT2XPD控制，高有效；默认值1（关闭）。
   UNION结构:  ABB_SCPLL_REFQ_CTRL_UNION */
#define ABB_SCPLL_REFQ_CTRL_ADDR                      (ABB_BASE_ADDR + 0xAA)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
   详      述：[7:0]:PLL分数分频因子frac[23:0]的[7:0]位，frac[23:0]默认值0x0；
   UNION结构 ：无 */
#define ABB_SCPLL_FRAC1_ADDR                          (ABB_BASE_ADDR + 0xAB)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
   详      述：[7:0]:PLL分数分频因子frac[23:0]的[15:8]位，frac[23:0]默认值0x0；
   UNION结构 ：无 */
#define ABB_SCPLL_FRAC2_ADDR                          (ABB_BASE_ADDR + 0xAC)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
   详      述：[7:0]:PLL分数分频因子frac[23:0]的[23:16]位，frac[23:0]默认值0x0；
   UNION结构 ：无 */
#define ABB_SCPLL_FRAC3_ADDR                          (ABB_BASE_ADDR + 0xAD)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
 bit[7:1]    保留。
 bit[0]      SCPLL参数配置更新指示。
             scpll_en打开后，软件配置完scpll_postdiv，scpll_fbdiv，scpll_frac参数，再配置scpll_cfg_update，参数同时更新；scpll_en不打开时，配置参数立即更新，不需要配置scpll_cfg_update。
   UNION结构:  ABB_SCPLL_CFG_UPDATE_UNION */
#define ABB_SCPLL_CFG_UPDATE_ADDR                     (ABB_BASE_ADDR + 0xAE)

/* 寄存器说明：G0PLL输出时钟门控功能使能
 bit[7:4]    保留
 bit[3]      G0PLL稳定指示。0表示G0PLL未稳定；1表示G0PLL稳定。G0PLL稳定后有时钟输出。
 bit[2:1]    G0PLL时钟稳定等待时间配置，计数时钟为19.2M：
             00：g0pll开启10us后稳定；
             01：g0pll开启20us后稳定；
             10：g0pll开启50us后稳定；
             11：g0pll开启100us后稳定；
 bit[0]      G0PLL时钟门控功能使能，
             0：g0pll时钟门控功能关闭；
             1：g0pll时钟门控功能打开。
   UNION结构:  ABB_G0PLL_LOCK_CTRL_UNION */
#define ABB_G0PLL_LOCK_CTRL_ADDR                      (ABB_BASE_ADDR + 0xAF)

/* 寄存器说明：ET SC_PLL锁定控制寄存器
 bit[7:6]    保留。
 bit[5]      SCPLL稳定指示。0表示SCPLL未稳定；1表示SCPLL稳定。SCPLL稳定后有时钟输出。
             V7R5 ABB不再支持ET_SCPLL，该寄存器无效。
 bit[4]      SCPLL门控使能信号。
             V7R5 ABB不再支持ET_SCPLL，该寄存器无效。
 bit[3:2]    SCPLL时钟稳定等待时间配置，计数时钟为19.2M：
             00：SCPLL开启75us后时钟稳定；
             01：SCPLL开启100us后时钟稳定；
             10：SCPLL开启115us后时钟稳定；
             11：SCPLL开启125us后时钟稳定；
             V7R5 ABB不再支持ET_SCPLL，该寄存器无效。
 bit[1]      SCPLL锁定指示。V7R5 ABB不再支持ET_SCPLL，该寄存器无效。
 bit[0]      SCPLL使能信号。V7R5 ABB不再支持ET_SCPLL，该寄存器无效。
   UNION结构:  ABB_ET_SCPLL_LOCK_CTRL_UNION */
#define ABB_ET_SCPLL_LOCK_CTRL_ADDR                   (ABB_BASE_ADDR + 0xB2)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
 bit[7:6]    保留。
 bit[5:3]    PLL后分频因子postdiv2，默认值为1
             V7R5 ABB不再支持ET_SCPLL，该寄存器无效。
 bit[2:0]    PLL后分频因子postdiv1，默认值为5
             V7R5 ABB不再支持ET_SCPLL，该寄存器无效。
   UNION结构:  ABB_ET_SCPLL_POSTDIV_UNION */
#define ABB_ET_SCPLL_POSTDIV_ADDR                     (ABB_BASE_ADDR + 0xB3)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
   详      述：PLL反馈因子fbdiv[11:0]的低8bit，fbdiv默认值为160
            V7R5 ABB不再支持ET_SCPLL，该寄存器无效。
   UNION结构 ：无 */
#define ABB_ET_SCPLL_FBDIV_LSB_ADDR                   (ABB_BASE_ADDR + 0xB4)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
 bit[7:4]    保留。
 bit[3:0]    PLL反馈因子fbdiv[11:0]的高4bit，fbdiv默认值为64
             V7R5 ABB不再支持ET_SCPLL，该寄存器无效。
   UNION结构:  ABB_ET_SCPLL_FBDIV_MSB_UNION */
#define ABB_ET_SCPLL_FBDIV_MSB_ADDR                   (ABB_BASE_ADDR + 0xB5)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
 bit[7:6]    保留。
 bit[5:0]    PLL参考分频因子refdiv[5:0]，默认值1。
             V7R5 ABB不再支持ET_SCPLL，该寄存器无效。
   UNION结构:  ABB_ET_SCPLL_REFDIV_UNION */
#define ABB_ET_SCPLL_REFDIV_ADDR                      (ABB_BASE_ADDR + 0xB6)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
 bit[7:6]    保留。
 bit[5:0]    [5]:DACPD，默认值1；（打开）
             [4]:PLL FOUT4PHASEPD控制，高有效；默认值1（关闭）。
             [3]:DSMPD;小数模式PD信号，默认值1（打开）。
             [2]:PLL旁路控制；默认值0（PLL旁路功能bypass）。
             [1]:PLL FOUTPOSTDIVPD控制，高有效；默认值1（打开）。
             [0]:PLL FOUT2XPD控制，高有效；默认值1（关闭）。
             V7R5 ABB不再支持ET_SCPLL，该寄存器无效。
   UNION结构:  ABB_ET_SCPLL_REFQ_CTRL_UNION */
#define ABB_ET_SCPLL_REFQ_CTRL_ADDR                   (ABB_BASE_ADDR + 0xB7)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
   详      述：[7:0]:PLL分数分频因子frac[23:0]的[7:0]位，frac[23:0]默认值0x0；
            V7R5 ABB不再支持ET_SCPLL，该寄存器无效。
   UNION结构 ：无 */
#define ABB_ET_SCPLL_FRAC1_ADDR                       (ABB_BASE_ADDR + 0xB8)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
   详      述：[7:0]:PLL分数分频因子frac[23:0]的[7:0]位，frac[23:0]默认值0x0；
            V7R5 ABB不再支持ET_SCPLL，该寄存器无效。
   UNION结构 ：无 */
#define ABB_ET_SCPLL_FRAC2_ADDR                       (ABB_BASE_ADDR + 0xB9)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
   详      述：[7:0]:PLL分数分频因子frac[23:0]的[7:0]位，frac[23:0]默认值0x0；
            V7R5 ABB不再支持ET_SCPLL，该寄存器无效。
   UNION结构 ：无 */
#define ABB_ET_SCPLL_FRAC3_ADDR                       (ABB_BASE_ADDR + 0xBA)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
 bit[7:1]    保留。
 bit[0]      SCPLL参数配置更新指示。
             scpll_en打开后，软件配置完scpll_postdiv，scpll_fbdiv，scpll_frac参数，再配置scpll_cfg_update，参数同时更新；scpll_en不打开时，配置参数立即更新，不需要配置scpll_cfg_update。
             V7R5 ABB不再支持ET_SCPLL，该寄存器无效。
   UNION结构:  ABB_ET_SCPLL_CFG_UPDATE_UNION */
#define ABB_ET_SCPLL_CFG_UPDATE_ADDR                  (ABB_BASE_ADDR + 0xBB)

/* 寄存器说明：BIST SNDR 2G模式达标值
   详      述：BIST 2G模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_2G_0_ADDR                       (ABB_BASE_ADDR + 0xE0)

/* 寄存器说明：BIST SNDR 2G模式达标值
   详      述：BIST 2G模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_2G_1_ADDR                       (ABB_BASE_ADDR + 0xE1)

/* 寄存器说明：BIST SNDR 2G模式达标值
   详      述：BIST 2G模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_2G_2_ADDR                       (ABB_BASE_ADDR + 0xE2)

/* 寄存器说明：BIST SNDR 3G模式达标值
   详      述：BIST 3G模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_3G_0_ADDR                       (ABB_BASE_ADDR + 0xE3)

/* 寄存器说明：BIST SNDR 3G模式达标值
   详      述：BIST 3G模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_3G_1_ADDR                       (ABB_BASE_ADDR + 0xE4)

/* 寄存器说明：BIST SNDR 3G模式达标值
   详      述：BIST 3G模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_3G_2_ADDR                       (ABB_BASE_ADDR + 0xE5)

/* 寄存器说明：BIST SNDR TDS模式达标值
   详      述：BIST TDS模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_TDS_0_ADDR                      (ABB_BASE_ADDR + 0xE6)

/* 寄存器说明：BIST SNDR TDS模式达标值
   详      述：BIST TDS模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_TDS_1_ADDR                      (ABB_BASE_ADDR + 0xE7)

/* 寄存器说明：BIST SNDR TDS模式达标值
   详      述：BIST TDS模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_TDS_2_ADDR                      (ABB_BASE_ADDR + 0xE8)

/* 寄存器说明：BIST SNDR 4G模式达标值
   详      述：BIST 4G模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_4G_0_ADDR                       (ABB_BASE_ADDR + 0xE9)

/* 寄存器说明：BIST SNDR 4G模式达标值
   详      述：BIST 4G模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_4G_1_ADDR                       (ABB_BASE_ADDR + 0xEA)

/* 寄存器说明：BIST SNDR 4G模式达标值
   详      述：BIST 4G模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_4G_2_ADDR                       (ABB_BASE_ADDR + 0xEB)

/* 寄存器说明：BIST SNDR CDMA模式达标值
   详      述：BIST CDMA模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_CDMA_0_ADDR                     (ABB_BASE_ADDR + 0xEC)

/* 寄存器说明：BIST SNDR CDMA模式达标值
   详      述：BIST CDMA模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_CDMA_1_ADDR                     (ABB_BASE_ADDR + 0xED)

/* 寄存器说明：BIST SNDR CDMA模式达标值
   详      述：BIST CDMA模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_CDMA_2_ADDR                     (ABB_BASE_ADDR + 0xEE)

/* 寄存器说明：BIST SNDR CA模式达标值
   详      述：BIST CA模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_CA_0_ADDR                       (ABB_BASE_ADDR + 0xEF)

/* 寄存器说明：BIST SNDR CA模式达标值
   详      述：BIST CA模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_CA_1_ADDR                       (ABB_BASE_ADDR + 0xF0)

/* 寄存器说明：BIST SNDR CA模式达标值
   详      述：BIST CA模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_CA_2_ADDR                       (ABB_BASE_ADDR + 0xF1)

/* 寄存器说明：BIST SNDR ET0模式达标值
   详      述：BIST ET0模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_ET0_0_ADDR                      (ABB_BASE_ADDR + 0xF2)

/* 寄存器说明：BIST SNDR ET0模式达标值
   详      述：BIST ET0模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_ET0_1_ADDR                      (ABB_BASE_ADDR + 0xF3)

/* 寄存器说明：BIST SNDR ET0模式达标值
   详      述：BIST ET0模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_ET0_2_ADDR                      (ABB_BASE_ADDR + 0xF4)

/* 寄存器说明：BIST SNDR ET1模式达标值
   详      述：BIST ET1模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_ET1_0_ADDR                      (ABB_BASE_ADDR + 0xF5)

/* 寄存器说明：BIST SNDR ET1模式达标值
   详      述：BIST ET1模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_ET1_1_ADDR                      (ABB_BASE_ADDR + 0xF6)

/* 寄存器说明：BIST SNDR ET1模式达标值
   详      述：BIST ET1模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_ET1_2_ADDR                      (ABB_BASE_ADDR + 0xF7)

/* 寄存器说明：TX ET数字配置寄存器1。
 bit[7]      保留。
 bit[6]      ET通道降采样bypass信号
             0：不bypass，2倍降采样（默认）；
             1：bypass，不进行降采样。
 bit[5:3]    保留。
 bit[2]      ET通道软复位寄存器。
             0：不复位；
             1：复位。
 bit[1]      ET通道半带滤波器的bypass信号
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      ET通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH0_TX_ET_DIG_1_UNION */
#define ABB_CH0_TX_ET_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x100)

/* 寄存器说明：TX ET数字配置寄存器2。
 bit[7]      ET TX通道dem bypass：
             0：DEM打开(默认)
             1：DEM bypass
 bit[6]      保留。
 bit[5]      ET TX通道DEM模式控制：
             0：使用CLA模式(默认)
             1：使用DWA模式 
 bit[4]      保留。
 bit[3]      ET LSB最低bit输出值配置
 bit[2:1]    TX通道DEM const系数：
             0：0
             1：2
             2：4(默认)
             3：6
 bit[0]      ET通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!et_gating_en)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_TX_ET_DIG_2_UNION */
#define ABB_CH0_TX_ET_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x101)

/* 寄存器说明：TX ET数字配置寄存器3。
   详      述：保留。
   UNION结构 ：无 */
#define ABB_CH0_TX_ET_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x102)

/* 寄存器说明：TX ET数字配置寄存器4。
 bit[7:6]    保留。
 bit[5]      ET通道接口环回模式使能。该模式使能，将ET TX数据通过CH1 RX通道环回。
             0：不使能；
             1：使能。
 bit[4]      ET分频器使能bypass控制
             0：不bypass
             1：bypass
 bit[3]      ET模式强制配置使能。
             0：不使能；
             1：使能。
 bit[2]      ET模式强制配置值。
 bit[1]      ET线控强制配置使能。
             0：不使能；
             1：使能。
 bit[0]      ET线控强制配置值。
   UNION结构:  ABB_CH0_TX_ET_DIG_4_UNION */
#define ABB_CH0_TX_ET_DIG_4_ADDR                      (ABB_BASE_ADDR + 0x103)

/* 寄存器说明：ET通道offset配置寄存器。
   详      述：ET通道offset配置寄存器。
   UNION结构 ：无 */
#define ABB_CH0_ET_DC_OFFSET_ADDR                     (ABB_BASE_ADDR + 0x104)

/* 寄存器说明：ET通道状态上报寄存器
 bit[7:3]    保留。
 bit[2]      ET HB滤波器溢出指示。
 bit[1]      ET CIC6滤波器溢出指示。
 bit[0]      ET补偿滤波器溢出指示。
   UNION结构:  ABB_CH0_ET_STATE_RPT_UNION */
#define ABB_CH0_ET_STATE_RPT_ADDR                     (ABB_BASE_ADDR + 0x105)

/* 寄存器说明：TX ET数字配置寄存器1。
 bit[7]      保留。
 bit[6]      ET通道降采样bypass信号
             0：不bypass，2倍降采样（默认）；
             1：bypass，不进行降采样。
 bit[5:3]    保留。
 bit[2]      ET通道软复位寄存器。
             0：不复位；
             1：复位。
 bit[1]      ET通道半带滤波器的bypass信号
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      ET通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH1_TX_ET_DIG_1_UNION */
#define ABB_CH1_TX_ET_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x110)

/* 寄存器说明：TX ET数字配置寄存器2。
 bit[7]      ET TX通道dem bypass：
             0：DEM打开(默认)
             1：DEM bypass
 bit[6]      保留。
 bit[5]      ET TX通道DEM模式控制：
             0：使用CLA模式(默认)
             1：使用DWA模式 
 bit[4]      保留。
 bit[3]      ET LSB最低bit输出值配置
 bit[2:1]    TX通道DEM const系数：
             0：0
             1：2
             2：4(默认)
             3：6
 bit[0]      ET通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!et_gating_en)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_TX_ET_DIG_2_UNION */
#define ABB_CH1_TX_ET_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x111)

/* 寄存器说明：TX ET数字配置寄存器3。
   详      述：保留。
   UNION结构 ：无 */
#define ABB_CH1_TX_ET_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x112)

/* 寄存器说明：TX ET数字配置寄存器4。
 bit[7:6]    保留。
 bit[5]      ET通道接口环回模式使能。该模式使能，将ET TX数据通过CH1 RX通道环回。
             0：不使能；
             1：使能。
 bit[4]      ET分频器使能bypass控制
             0：不bypass
             1：bypass
 bit[3]      ET模式强制配置使能。
             0：不使能；
             1：使能。
 bit[2]      ET模式强制配置值。
 bit[1]      ET线控强制配置使能。
             0：不使能；
             1：使能。
 bit[0]      ET线控强制配置值。
   UNION结构:  ABB_CH1_TX_ET_DIG_4_UNION */
#define ABB_CH1_TX_ET_DIG_4_ADDR                      (ABB_BASE_ADDR + 0x113)

/* 寄存器说明：ET通道offset配置寄存器。
   详      述：ET通道offset配置寄存器。
   UNION结构 ：无 */
#define ABB_CH1_ET_DC_OFFSET_ADDR                     (ABB_BASE_ADDR + 0x114)

/* 寄存器说明：ET通道状态上报寄存器
 bit[7:3]    保留。
 bit[2]      ET HB滤波器溢出指示。
 bit[1]      ET CIC6滤波器溢出指示。
 bit[0]      ET补偿滤波器溢出指示。
   UNION结构:  ABB_CH1_ET_STATE_RPT_UNION */
#define ABB_CH1_ET_STATE_RPT_ADDR                     (ABB_BASE_ADDR + 0x115)

/* 寄存器说明：SINE发送寄存器。
 bit[7:4]    正弦波发送频率控制，单位(freq of tx_hb_clk)/32，可配范围为1~f
 bit[3:2]    正弦波发送幅度控制
             00：满量程
             01：3/4量程
             10：1/2量程
             11：1/4量程
 bit[1]      保留。
 bit[0]      et通道正弦波发送使能。该位使能，则ET通道发送正弦波信号，且通过sine_sw_req选择CH0或者CH1发送正弦波信号。
             0：不发送
             1：发送
   UNION结构:  ABB_CH0_ET_SINE_GENERATE_UNION */
#define ABB_CH0_ET_SINE_GENERATE_ADDR                 (ABB_BASE_ADDR + 0x14B)

/* 寄存器说明：SINE发送寄存器。
 bit[7:4]    正弦波发送频率控制，单位(freq of tx_hb_clk)/32，可配范围为1~f
 bit[3:2]    正弦波发送幅度控制
             00：满量程
             01：3/4量程
             10：1/2量程
             11：1/4量程
 bit[1]      保留。
 bit[0]      et通道正弦波发送使能。该位使能，则ET通道发送正弦波信号，且通过sine_sw_req选择CH0或者CH1发送正弦波信号。
             0：不发送
             1：发送
   UNION结构:  ABB_CH1_ET_SINE_GENERATE_UNION */
#define ABB_CH1_ET_SINE_GENERATE_ADDR                 (ABB_BASE_ADDR + 0x15B)

/* 寄存器说明：ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana28。
 bit[7]      选择CH0还是CH1支持ET。
             0：CH0（默认）
             1：CH1。
 bit[6:5]    reserved
 bit[4]      ET模块Enable信号
             0: Disable
             1: Enable
 bit[3]      ET滤波器转折频率控制
             0: 30MHz
             1: 15MHz
 bit[2:0]    ET模块电流控制
             000: 5u
             001: 4u
             010: 3u
             011: 2u
             100: 1u
             101: 8u
             110: 7u
             111: 6u
   UNION结构:  ABB_CH0_ET_ET_ANA_1_UNION */
#define ABB_CH0_ET_ET_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x180)

/* 寄存器说明：ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana29。
 bit[7:1]    reserved
 bit[0]      ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
             0:0.9V
             1:0.8V
   UNION结构:  ABB_CH0_ET_ET_ANA_2_UNION */
#define ABB_CH0_ET_ET_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x181)

/* 寄存器说明：APT模式配置寄存器，经过线控逻辑后送至reg_debug_ana28。
 bit[7]      选择CH0还是CH1支持ET。
             0：CH0（默认）
             1：CH1。
 bit[6:5]    Reserved
 bit[4]      ET模块Enable信号
             0: Disable
             1: Enable
 bit[3]      ET滤波器转折频率控制
             0: 30MHz
             1: 15MHz
 bit[2:0]    ET模块电流控制
             000: 5u
             001: 4u
             010: 3u
             011: 2u
             100: 1u
             101: 8u
             110: 7u
             111: 6u
   UNION结构:  ABB_CH0_ET_APT_ANA_1_UNION */
#define ABB_CH0_ET_APT_ANA_1_ADDR                     (ABB_BASE_ADDR + 0x182)

/* 寄存器说明：APT模式配置寄存器，经过线控逻辑后送至reg_debug_ana29。
 bit[7:1]    reserved
 bit[0]      ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
             0:0.9V
             1:0.8V
   UNION结构:  ABB_CH0_ET_APT_ANA_2_UNION */
#define ABB_CH0_ET_APT_ANA_2_ADDR                     (ABB_BASE_ADDR + 0x183)

/* 寄存器说明：ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana28。
 bit[7]      选择CH0还是CH1支持ET。
             0：CH0（默认）
             1：CH1。
 bit[6:5]    Reserved
 bit[4]      ET模块Enable信号
             0: Disable
             1: Enable
 bit[3]      ET滤波器转折频率控制
             0: 30MHz
             1: 15MHz
 bit[2:0]    ET模块电流控制
             000: 5u
             001: 4u
             010: 3u
             011: 2u
             100: 1u
             101: 8u
             110: 7u
             111: 6u
   UNION结构:  ABB_CH0_ET_IDLE_ANA_1_UNION */
#define ABB_CH0_ET_IDLE_ANA_1_ADDR                    (ABB_BASE_ADDR + 0x184)

/* 寄存器说明：ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana29。
 bit[7:1]    reserved
 bit[0]      ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
             0:0.9V
             1:0.8V
   UNION结构:  ABB_CH0_ET_IDLE_ANA_2_UNION */
#define ABB_CH0_ET_IDLE_ANA_2_ADDR                    (ABB_BASE_ADDR + 0x185)

/* 寄存器说明：ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana28。
 bit[7]      选择CH0还是CH1支持ET。
             0：CH0（默认）
             1：CH1。
 bit[6:5]    reserved
 bit[4]      ET模块Enable信号
             0: Disable
             1: Enable
 bit[3]      ET滤波器转折频率控制
             0: 30MHz
             1: 15MHz
 bit[2:0]    ET模块电流控制
             000: 5u
             001: 4u
             010: 3u
             011: 2u
             100: 1u
             101: 8u
             110: 7u
             111: 6u
   UNION结构:  ABB_CH1_ET_ET_ANA_1_UNION */
#define ABB_CH1_ET_ET_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x190)

/* 寄存器说明：ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana29。
 bit[7:1]    reserved
 bit[0]      ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
             0:0.9V
             1:0.8V
   UNION结构:  ABB_CH1_ET_ET_ANA_2_UNION */
#define ABB_CH1_ET_ET_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x191)

/* 寄存器说明：APT模式配置寄存器，经过线控逻辑后送至reg_debug_ana28。
 bit[7]      选择CH0还是CH1支持ET。
             0：CH0（默认）
             1：CH1。
 bit[6:5]    Reserved
 bit[4]      ET模块Enable信号
             0: Disable
             1: Enable
 bit[3]      ET滤波器转折频率控制
             0: 30MHz
             1: 15MHz
 bit[2:0]    ET模块电流控制
             000: 5u
             001: 4u
             010: 3u
             011: 2u
             100: 1u
             101: 8u
             110: 7u
             111: 6u
   UNION结构:  ABB_CH1_ET_APT_ANA_1_UNION */
#define ABB_CH1_ET_APT_ANA_1_ADDR                     (ABB_BASE_ADDR + 0x192)

/* 寄存器说明：APT模式配置寄存器，经过线控逻辑后送至reg_debug_ana29。
 bit[7:1]    reserved
 bit[0]      ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
             0:0.9V
             1:0.8V
   UNION结构:  ABB_CH1_ET_APT_ANA_2_UNION */
#define ABB_CH1_ET_APT_ANA_2_ADDR                     (ABB_BASE_ADDR + 0x193)

/* 寄存器说明：ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana28。
 bit[7]      选择CH0还是CH1支持ET。
             0：CH0（默认）
             1：CH1。
 bit[6:5]    Reserved
 bit[4]      ET模块Enable信号
             0: Disable
             1: Enable
 bit[3]      ET滤波器转折频率控制
             0: 30MHz
             1: 15MHz
 bit[2:0]    ET模块电流控制
             000: 5u
             001: 4u
             010: 3u
             011: 2u
             100: 1u
             101: 8u
             110: 7u
             111: 6u
   UNION结构:  ABB_CH1_ET_IDLE_ANA_1_UNION */
#define ABB_CH1_ET_IDLE_ANA_1_ADDR                    (ABB_BASE_ADDR + 0x194)

/* 寄存器说明：ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana29。
 bit[7:1]    reserved
 bit[0]      ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
             0:0.9V
             1:0.8V
   UNION结构:  ABB_CH1_ET_IDLE_ANA_2_UNION */
#define ABB_CH1_ET_IDLE_ANA_2_ADDR                    (ABB_BASE_ADDR + 0x195)

/* 寄存器说明：RX 2G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G(默认)
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH0_RX_2G_DIG_1_UNION */
#define ABB_CH0_RX_2G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x200)

/* 寄存器说明：RX 2G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass
             1：bypass(默认)
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_RX_2G_DIG_2_UNION */
#define ABB_CH0_RX_2G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x201)

/* 寄存器说明：RX 2G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH0_RX_2G_DIG_3_UNION */
#define ABB_CH0_RX_2G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x202)

/* 寄存器说明：TX 2G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G(默认)
             001：3G &amp; 4G_10M &amp; 4G_5M
             010：4G_20M
             011：TDS
             100：CA
             others：CDMA
 bit[4]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[3]      保留。
 bit[2]      TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate(默认)
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH0_TX_2G_DIG_1_UNION */
#define ABB_CH0_TX_2G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x203)

/* 寄存器说明：TX 2G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式(默认) 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0
             1：2
             2：4(默认)
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_TX_2G_DIG_2_UNION */
#define ABB_CH0_TX_2G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x204)

/* 寄存器说明：TX 2G模式配置寄存器3，由线控决定是否起作用。
 bit[7:2]    保留。
 bit[1:0]    TX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
   UNION结构:  ABB_CH0_TX_2G_DIG_3_UNION */
#define ABB_CH0_TX_2G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x205)

/* 寄存器说明：RX 3G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M(默认)
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH0_RX_3G_DIG_1_UNION */
#define ABB_CH0_RX_3G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x206)

/* 寄存器说明：RX 3G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_RX_3G_DIG_2_UNION */
#define ABB_CH0_RX_3G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x207)

/* 寄存器说明：RX 3G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH0_RX_3G_DIG_3_UNION */
#define ABB_CH0_RX_3G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x208)

/* 寄存器说明：TX 3G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G
             001：3G &amp; 4G_10M &amp; 4G_5M(默认)
             010：4G_20M
             011：TDS
             100：CA
             others：CDMA
 bit[4]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[3]      保留。
 bit[2]      TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH0_TX_3G_DIG_1_UNION */
#define ABB_CH0_TX_3G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x209)

/* 寄存器说明：TX 3G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式（默认） 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0
             1：2
             2：4(默认)
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_TX_3G_DIG_2_UNION */
#define ABB_CH0_TX_3G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x20A)

/* 寄存器说明：TX 3G模式配置寄存器3，由线控决定是否起作用。
 bit[7:2]    保留。
 bit[1:0]    TX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
   UNION结构:  ABB_CH0_TX_3G_DIG_3_UNION */
#define ABB_CH0_TX_3G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x20B)

/* 寄存器说明：RX 4G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M
             010：4G_20M(默认)
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH0_RX_4G_DIG_1_UNION */
#define ABB_CH0_RX_4G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x20C)

/* 寄存器说明：RX 4G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_RX_4G_DIG_2_UNION */
#define ABB_CH0_RX_4G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x20D)

/* 寄存器说明：RX 3G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH0_RX_4G_DIG_3_UNION */
#define ABB_CH0_RX_4G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x20E)

/* 寄存器说明：TX 4G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G
             001：3G &amp; 4G_10M &amp; 4G_5M
             010：4G_20M(默认)
             011：TDS
             100：CA
             others：CDMA
 bit[4]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[3]      保留。
 bit[2]      TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH0_TX_4G_DIG_1_UNION */
#define ABB_CH0_TX_4G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x20F)

/* 寄存器说明：TX 4G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式（默认） 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0
             1：2
             2：4(默认)
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_TX_4G_DIG_2_UNION */
#define ABB_CH0_TX_4G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x210)

/* 寄存器说明：TX 4G模式配置寄存器3，由线控决定是否起作用。
 bit[7:2]    保留。
 bit[1:0]    TX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
   UNION结构:  ABB_CH0_TX_4G_DIG_3_UNION */
#define ABB_CH0_TX_4G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x211)

/* 寄存器说明：RX TDS模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS(默认)
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH0_RX_TDS_DIG_1_UNION */
#define ABB_CH0_RX_TDS_DIG_1_ADDR                     (ABB_BASE_ADDR + 0x212)

/* 寄存器说明：RX TDS模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass
             1：bypass(默认)
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_RX_TDS_DIG_2_UNION */
#define ABB_CH0_RX_TDS_DIG_2_ADDR                     (ABB_BASE_ADDR + 0x213)

/* 寄存器说明：RX TDS模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH0_RX_TDS_DIG_3_UNION */
#define ABB_CH0_RX_TDS_DIG_3_ADDR                     (ABB_BASE_ADDR + 0x214)

/* 寄存器说明：TX TDS模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G
             001：3G &amp; 4G_10M &amp; 4G_5M
             010：4G_20M
             011：TDS（默认）
             100：CA
             others：CDMA
 bit[4]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[3]      保留。
 bit[2]      TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器的bypass信号
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH0_TX_TDS_DIG_1_UNION */
#define ABB_CH0_TX_TDS_DIG_1_ADDR                     (ABB_BASE_ADDR + 0x215)

/* 寄存器说明：TX TDS模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式（默认） 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0
             1：2
             2：4(默认)
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_TX_TDS_DIG_2_UNION */
#define ABB_CH0_TX_TDS_DIG_2_ADDR                     (ABB_BASE_ADDR + 0x216)

/* 寄存器说明：TX TDS模式配置寄存器3，由线控决定是否起作用。
 bit[7:2]    保留。
 bit[1:0]    TX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
   UNION结构:  ABB_CH0_TX_TDS_DIG_3_UNION */
#define ABB_CH0_TX_TDS_DIG_3_ADDR                     (ABB_BASE_ADDR + 0x217)

/* 寄存器说明：RX CDMA模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA(默认)
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH0_RX_CDMA_DIG_1_UNION */
#define ABB_CH0_RX_CDMA_DIG_1_ADDR                    (ABB_BASE_ADDR + 0x218)

/* 寄存器说明：RX CDMA模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_RX_CDMA_DIG_2_UNION */
#define ABB_CH0_RX_CDMA_DIG_2_ADDR                    (ABB_BASE_ADDR + 0x219)

/* 寄存器说明：RX CDMA模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH0_RX_CDMA_DIG_3_UNION */
#define ABB_CH0_RX_CDMA_DIG_3_ADDR                    (ABB_BASE_ADDR + 0x21A)

/* 寄存器说明：TX CDMA模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G
             001：3G &amp; 4G_10M &amp; 4G_5M
             010：4G_20M
             011：TDS
             100：CA
             others：CDMA(默认)
 bit[4]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[3]      保留。
 bit[2]      TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH0_TX_CDMA_DIG_1_UNION */
#define ABB_CH0_TX_CDMA_DIG_1_ADDR                    (ABB_BASE_ADDR + 0x21B)

/* 寄存器说明：TX CDMA模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式（默认） 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0
             1：2
             2：4(默认)
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_TX_CDMA_DIG_2_UNION */
#define ABB_CH0_TX_CDMA_DIG_2_ADDR                    (ABB_BASE_ADDR + 0x21C)

/* 寄存器说明：TX 2G模式配置寄存器3，由线控决定是否起作用。
 bit[7:2]    保留。
 bit[1:0]    TX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
   UNION结构:  ABB_CH0_TX_CDMA_DIG_3_UNION */
#define ABB_CH0_TX_CDMA_DIG_3_ADDR                    (ABB_BASE_ADDR + 0x21D)

/* 寄存器说明：RX IDLE模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G(默认)
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH0_RX_IDLE_DIG_1_UNION */
#define ABB_CH0_RX_IDLE_DIG_1_ADDR                    (ABB_BASE_ADDR + 0x21E)

/* 寄存器说明：RX IDLE模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_RX_IDLE_DIG_2_UNION */
#define ABB_CH0_RX_IDLE_DIG_2_ADDR                    (ABB_BASE_ADDR + 0x21F)

/* 寄存器说明：RX IDLE模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH0_RX_IDLE_DIG_3_UNION */
#define ABB_CH0_RX_IDLE_DIG_3_ADDR                    (ABB_BASE_ADDR + 0x220)

/* 寄存器说明：TX IDLE模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G(默认)
             001：3G &amp; 4G_10M &amp; 4G_5M
             010：4G_20M
             011：TDS
             100：CA
             others：CDMA
 bit[4]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[3]      保留。
 bit[2]      TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH0_TX_IDLE_DIG_1_UNION */
#define ABB_CH0_TX_IDLE_DIG_1_ADDR                    (ABB_BASE_ADDR + 0x221)

/* 寄存器说明：TX IDLE模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式（默认） 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0
             1：2
             2：4(默认)
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_TX_IDLE_DIG_2_UNION */
#define ABB_CH0_TX_IDLE_DIG_2_ADDR                    (ABB_BASE_ADDR + 0x222)

/* 寄存器说明：TX IDLE模式配置寄存器3，由线控决定是否起作用。
 bit[7:2]    保留。
 bit[1:0]    TX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
   UNION结构:  ABB_CH0_TX_IDLE_DIG_3_UNION */
#define ABB_CH0_TX_IDLE_DIG_3_ADDR                    (ABB_BASE_ADDR + 0x223)

/* 寄存器说明：测试模式寄存器。
 bit[7]      数字部分TX通道软复位信号：
             0：不复位(默认)
             1：复位
 bit[6]      数字部分RX通道软复位信号：
             0：不复位(默认)
             1：复位
 bit[5:3]    bit[4:3]测试模式控制：
             00：正常模式(默认)
             01：数字算法逻辑环回模式
             10：RX模拟测试模式(bypass RX数字滤波器)
             11：接口环回
             bit[5] debug_en：
             1：使能，将debug信号通过管脚复用出去；
             0：不使能。
 bit[2:1]    RX模拟测试模式下通道选择：
             00：输出RXA I模拟调制器数据(默认)
             01：输出RXA Q模拟调制器数据
             10：输出RXB I模拟调制器数据
             11：输出RXB Q模拟调制器数据
 bit[0]      保留。
   UNION结构:  ABB_CH0_TESTMODE_UNION */
#define ABB_CH0_TESTMODE_ADDR                         (ABB_BASE_ADDR + 0x225)

/* 寄存器说明：TX通道offset寄存器。
   详      述：TX通道I路dc offset设置
   UNION结构 ：无 */
#define ABB_CH0_TX_I_OFFSET_ADDR                      (ABB_BASE_ADDR + 0x226)

/* 寄存器说明：TX通道offset寄存器。
   详      述：TX通道Q路dc offset设置
   UNION结构 ：无 */
#define ABB_CH0_TX_Q_OFFSET_ADDR                      (ABB_BASE_ADDR + 0x227)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXA_COEF0_ADDR                        (ABB_BASE_ADDR + 0x228)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXA_COEF1_ADDR                        (ABB_BASE_ADDR + 0x229)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留。
 bit[0]      RXA通道补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH0_RXA_COEF2_UNION */
#define ABB_CH0_RXA_COEF2_ADDR                        (ABB_BASE_ADDR + 0x22A)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH0_RXA_COEF3_ADDR                        (ABB_BASE_ADDR + 0x22B)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXA_COEF4_ADDR                        (ABB_BASE_ADDR + 0x22C)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXA_COEF5_ADDR                        (ABB_BASE_ADDR + 0x22D)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXB_COEF0_ADDR                        (ABB_BASE_ADDR + 0x22E)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXB_COEF1_ADDR                        (ABB_BASE_ADDR + 0x22F)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留。
 bit[0]      RXB通道补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH0_RXB_COEF2_UNION */
#define ABB_CH0_RXB_COEF2_ADDR                        (ABB_BASE_ADDR + 0x230)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH0_RXB_COEF3_ADDR                        (ABB_BASE_ADDR + 0x231)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXB_COEF4_ADDR                        (ABB_BASE_ADDR + 0x232)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXB_COEF5_ADDR                        (ABB_BASE_ADDR + 0x233)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:6]    保留。
 bit[5:0]    TX通路补偿滤波器系数C0，有符号数
   UNION结构:  ABB_CH0_TX_COEF0_UNION */
#define ABB_CH0_TX_COEF0_ADDR                         (ABB_BASE_ADDR + 0x234)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX通路补偿滤波器系数C1，有符号数
   UNION结构 ：无 */
#define ABB_CH0_TX_COEF1_ADDR                         (ABB_BASE_ADDR + 0x235)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX通道补偿滤波器系数C2,有符号数, 低8位
   UNION结构 ：无 */
#define ABB_CH0_TX_COEF2_LSB_ADDR                     (ABB_BASE_ADDR + 0x236)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:2]    Reserved
 bit[1:0]    TX通道补偿滤波器系数C2,有符号数,高2位
   UNION结构:  ABB_CH0_TX_COEF2_MSB_UNION */
#define ABB_CH0_TX_COEF2_MSB_ADDR                     (ABB_BASE_ADDR + 0x237)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX通道补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH0_TX_COEF3_LSB_ADDR                     (ABB_BASE_ADDR + 0x238)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:2]    Reserved 
 bit[1:0]    TX通道补偿滤波器系数C3,无符号数,高2位
   UNION结构:  ABB_CH0_TX_COEF3_MSB_UNION */
#define ABB_CH0_TX_COEF3_MSB_ADDR                     (ABB_BASE_ADDR + 0x239)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX通道补偿滤波器系数C4,有符号数,低8位
   UNION结构 ：无 */
#define ABB_CH0_TX_COEF4_LSB_ADDR                     (ABB_BASE_ADDR + 0x23A)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:2]    Reserved
 bit[1:0]    TX通道补偿滤波器系数C4,有符号数,高2位
   UNION结构:  ABB_CH0_TX_COEF4_MSB_UNION */
#define ABB_CH0_TX_COEF4_MSB_ADDR                     (ABB_BASE_ADDR + 0x23B)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX通路补偿滤波器系数C5，有符号数
   UNION结构 ：无 */
#define ABB_CH0_TX_COEF5_ADDR                         (ABB_BASE_ADDR + 0x23C)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:6]    保留。
 bit[5:0]    TX通道补偿滤波器系数C6，有符号数
   UNION结构:  ABB_CH0_TX_COEF6_UNION */
#define ABB_CH0_TX_COEF6_ADDR                         (ABB_BASE_ADDR + 0x23D)

/* 寄存器说明：RXA通道BLOCKING DCR配置寄存器。
 bit[7:5]    RXA天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。
 bit[4:0]    RXA天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。
   UNION结构:  ABB_CH0_RXA_DCR_CFG_UNION */
#define ABB_CH0_RXA_DCR_CFG_ADDR                      (ABB_BASE_ADDR + 0x23E)

/* 寄存器说明：RXB通道BLOCKING DCR配置寄存器。
 bit[7:5]    RXB天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。
 bit[4:0]    RXB天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。
   UNION结构:  ABB_CH0_RXB_DCR_CFG_UNION */
#define ABB_CH0_RXB_DCR_CFG_ADDR                      (ABB_BASE_ADDR + 0x23F)

/* 寄存器说明：BLOCKING DCR功能控制寄存器。
 bit[7:2]    Reserved
 bit[1]      RXB天线BLOCKING DCR功能bypass控制。
             0：DCR功能不bypasss；
             1：DCR功能bypass。
 bit[0]      RXA天线BLOCKING DCR功能bypass控制。
             0：DCR功能不bypasss；
             1：DCR功能bypass。
   UNION结构:  ABB_CH0_RX_DCR_CTRL_UNION */
#define ABB_CH0_RX_DCR_CTRL_ADDR                      (ABB_BASE_ADDR + 0x240)

/* 寄存器说明：RXA通道BLOCKING上报寄存器。
 bit[7:5]    RXA天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M
 bit[4:0]    RXA天线BLOCKING上报值,2的幂次M
   UNION结构:  ABB_CH0_RXA_BLOCKING_UNION */
#define ABB_CH0_RXA_BLOCKING_ADDR                     (ABB_BASE_ADDR + 0x241)

/* 寄存器说明：RXB通道BLOCKING上报寄存器。
 bit[7:5]    RXB天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M
 bit[4:0]    RXB天线BLOCKING上报值,2的幂次M
   UNION结构:  ABB_CH0_RXB_BLOCKING_UNION */
#define ABB_CH0_RXB_BLOCKING_ADDR                     (ABB_BASE_ADDR + 0x242)

/* 寄存器说明：RXA通道I路BLOCKING DC上报寄存器1。
   详      述：RXA天线I路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH0_RXA_DC_I_1_ADDR                       (ABB_BASE_ADDR + 0x243)

/* 寄存器说明：RXA通道I路BLOCKING DC上报寄存器2。
 bit[7:4]    RXA天线I路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH0_RXA_DC_I_2_UNION */
#define ABB_CH0_RXA_DC_I_2_ADDR                       (ABB_BASE_ADDR + 0x244)

/* 寄存器说明：RXA通道Q路BLOCKING DC上报寄存器1。
   详      述：RXA天线Q路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH0_RXA_DC_Q_1_ADDR                       (ABB_BASE_ADDR + 0x245)

/* 寄存器说明：RXA通道Q路BLOCKING DC上报寄存器2。
 bit[7:4]    RXA天线Q路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH0_RXA_DC_Q_2_UNION */
#define ABB_CH0_RXA_DC_Q_2_ADDR                       (ABB_BASE_ADDR + 0x246)

/* 寄存器说明：RXB通道I路BLOCKING DC上报寄存器1。
   详      述：RXB天线I路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH0_RXB_DC_I_1_ADDR                       (ABB_BASE_ADDR + 0x247)

/* 寄存器说明：RXB通道I路BLOCKING DC上报寄存器2。
 bit[7:4]    RXB天线I路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH0_RXB_DC_I_2_UNION */
#define ABB_CH0_RXB_DC_I_2_ADDR                       (ABB_BASE_ADDR + 0x248)

/* 寄存器说明：RXB通道Q路BLOCKING DC上报寄存器1。
   详      述：RXB天线Q路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH0_RXB_DC_Q_1_ADDR                       (ABB_BASE_ADDR + 0x249)

/* 寄存器说明：RXB通道Q路BLOCKING DC上报寄存器2。
 bit[7:4]    RXB天线Q路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH0_RXB_DC_Q_2_UNION */
#define ABB_CH0_RXB_DC_Q_2_ADDR                       (ABB_BASE_ADDR + 0x24A)

/* 寄存器说明：数字调试寄存器。
 bit[7:6]    Reserved
 bit[5]      Tuning code来源选择：
             0：寄存器配置
             1：自动更新（默认）
 bit[4]      TX通道SDM Dither控制：
             0：不使能
             1：使能
 bit[3:2]    TX DEM量化器输入限幅档位。
             00：0.8125
             01：0.796875(默认)
             10：0.765625
             11：0.75
 bit[1]      TX通道DEM校准工作模式
             0：正常工作
             1：校准态，DEM输出为dem_code_man
 bit[0]      TX通道SDM模块异常时复位控制
             0：只复位SDM模块
             1：复位整个TX通道
   UNION结构:  ABB_CH0_DEBUG_DIG0_UNION */
#define ABB_CH0_DEBUG_DIG0_ADDR                       (ABB_BASE_ADDR + 0x24B)

/* 寄存器说明：数字调试寄存器。
   详      述：TX通道DEM输出手工配置，只在DEM校准态下起作用,高位
   UNION结构 ：无 */
#define ABB_CH0_DEBUG_DIG1_ADDR                       (ABB_BASE_ADDR + 0x24C)

/* 寄存器说明：数字调试寄存器。
   详      述：TX通道DEM输出手工配置，只在DEM校准态下起作用,低位
   UNION结构 ：无 */
#define ABB_CH0_DEBUG_DIG2_ADDR                       (ABB_BASE_ADDR + 0x24D)

/* 寄存器说明：数字调试寄存器。
   详      述：TX通道SDM模块异常复位计数
   UNION结构 ：无 */
#define ABB_CH0_DEBUG_DIG3_ADDR                       (ABB_BASE_ADDR + 0x24E)

/* 寄存器说明：数字调试寄存器。
   详      述：数字调试寄存器
            bit[7]：模式切换复位长度配置使能
            0：不使能
            1：使能
            bit[6:4]：模式切换复位长度配置值，单位为8 cycles
            bit[3]：reserved
            bit[2]：TX分频器使能bypass控制
            0：不bypass
            1：bypass
            bit[1]：RX分频器使能bypass控制
            0：不bypass
            1：bypass
            bit[0]：管脚CH0_CLK_52M输出时钟选择
            0：输出CH0_CLK_52M
            1：输出CH0_CLK_61D44M
   UNION结构 ：无 */
#define ABB_CH0_DEBUG_DIG4_ADDR                       (ABB_BASE_ADDR + 0x24F)

/* 寄存器说明：线控强制配置使能。
 bit[7]      TX通道线控强制配置值
 bit[6]      RXB通道线控强制配置值
 bit[5]      RXA通道线控强制配置值
 bit[4]      线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置使能
 bit[3]      线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置值
 bit[2]      TX通道线控选择
             0：from tx_en_cfg
             1：from line ctrl
 bit[1]      RXB通道线控选择
             0：from rxb_en_cfg
             1：from line ctrl
 bit[0]      RXA通道线控选择
             0：from rxa_en_cfg
             1：from line ctrl
   UNION结构:  ABB_CH0_LINE_SEL_UNION */
#define ABB_CH0_LINE_SEL_ADDR                         (ABB_BASE_ADDR + 0x250)

/* 寄存器说明：线控强制配置值。
 bit[7]      线控信号RX_LINE_CTRL_MODE强制配置使能
 bit[6:4]    线控信号RX_LINE_CTRL_MODE强制配置值
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：X模式
 bit[3]      线控信号TX_LINE_CTRL_MODE强制配置使能
 bit[2:0]    线控信号TX_LINE_CTRL_MODE强制配置值
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：X模式
   UNION结构:  ABB_CH0_LINE_CFG_UNION */
#define ABB_CH0_LINE_CFG_ADDR                         (ABB_BASE_ADDR + 0x251)

/* 寄存器说明：时钟门控寄存器。
 bit[7:1]    Reserved
 bit[0]      BLOCKING自动门控使能：
             0：使能
             1：不使能
   UNION结构:  ABB_CH0_CLK_SEL_UNION */
#define ABB_CH0_CLK_SEL_ADDR                          (ABB_BASE_ADDR + 0x252)

/* 寄存器说明：线控状态上报寄存器。
 bit[7:6]    Reserved
 bit[5:3]    线控信号LINE_CTRL_MODE状态上报
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：IDLE
 bit[2]      TX_EN线控状态上报
 bit[1]      RXB_EN线控状态上报
 bit[0]      RXA_EN线控状态上报
   UNION结构:  ABB_CH0_LINE_RPT0_UNION */
#define ABB_CH0_LINE_RPT0_ADDR                        (ABB_BASE_ADDR + 0x253)

/* 寄存器说明：线控状态上报寄存器。
 bit[7:6]    Reserved
 bit[5]      RXB_BLK_EN线控状态上报
 bit[4]      RXA_BLK_EN线控状态上报
 bit[3]      Reserved
 bit[2:0]    线控信号LINE_CTRL_MODE状态上报
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：IDLE
   UNION结构:  ABB_CH0_LINE_RPT1_UNION */
#define ABB_CH0_LINE_RPT1_ADDR                        (ABB_BASE_ADDR + 0x254)

/* 寄存器说明：RX数字工作模式上报寄存器。
 bit[7:5]    RX通道模式控制：
             000：2G(默认)
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：X
 bit[4]      RX通道CIC滤波器输出速率控制(Hz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA
             00：2.167M,    15.36M,    61.44M,     30.72M,    122.88M(默认)
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制上报：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿固定系数选择：
             0：由寄存器配置
             1：固定系数1
             2：固定系数2
             3：固定系数3
             4：固定系数4
             5：固定系数5
             6：固定系数6
             7：固定系数7
   UNION结构:  ABB_CH0_RX_MODE_RPT_UNION */
#define ABB_CH0_RX_MODE_RPT_ADDR                      (ABB_BASE_ADDR + 0x255)

/* 寄存器说明：TX数字工作模式上报寄存器。
 bit[7:5]    TX通道模式控制：
             000：2G(默认)
             001：3G &amp; 4G_10M &amp; 4G_5M
             010：4G_20M
             011：TDS
             100：CA
             Others：X
 bit[4]      TX通道CIC滤波器输出速率控制：
                  2G,     3G&amp;4G_10M, 4G_5M,    4G_20M,    TDS,      CA
             0：4.33MHz,  30.72MHz, -------,  61.44MHz, 30.72MHz,122.88MHz(默认）
             1：2.16MHz,  -------,  15.36MHz, -------,  --------,--------
             Others：Reserved
 bit[3:2]    TX通道补偿滤波器补偿固定系数选择：
             0：由寄存器配置
             1：固定系数1
             2：固定系数2
             3：固定系数3
 bit[1]      TX通道半带滤波器bypass控制上报：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate(默认)
 bit[0]      TX通道补偿滤波器bypass控制上报：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH0_TX_MODE_RPT_UNION */
#define ABB_CH0_TX_MODE_RPT_ADDR                      (ABB_BASE_ADDR + 0x256)

/* 寄存器说明：RX数字工作状态上报寄存器。
 bit[7]      保留。
 bit[6]      RXB通道数据削顶指示信号
 bit[5]      RXB通道输出数据翻转指示信号
 bit[4]      RXA通道数据削顶指示信号
 bit[3]      RXA通道输出数据翻转指示信号
 bit[2]      RX通道输出数据有效指示信号
 bit[1]      RX通道输出数字随路时钟
 bit[0]      RX通道模拟随路时钟
   UNION结构:  ABB_CH0_RX_STATE_RPT_UNION */
#define ABB_CH0_RX_STATE_RPT_ADDR                     (ABB_BASE_ADDR + 0x257)

/* 寄存器说明：TX数字工作状态上报寄存器。
 bit[7]      TX通道FIFO读空状态
 bit[6]      TX通道FIFO写满状态
 bit[5]      TX通道数据削顶指示信号
 bit[4]      TX通道数据翻转指示信号
 bit[3]      TX通道数字主工作时钟
 bit[2]      TX通输入数据有效指示信号
 bit[1]      TX通道输入数字随路时钟
 bit[0]      TX通道模拟随路时钟
   UNION结构:  ABB_CH0_TX_STATE_RPT_UNION */
#define ABB_CH0_TX_STATE_RPT_ADDR                     (ABB_BASE_ADDR + 0x258)

/* 寄存器说明：通道0配置寄存器。
   详      述：flush宽度[7:0]，单位为19.2M时钟周期。
   UNION结构 ：无 */
#define ABB_CH0_FLUSH_CFG0_ADDR                       (ABB_BASE_ADDR + 0x259)

/* 寄存器说明：通道0配置寄存器。
 bit[7:3]    FLUSH值，默认为8。
 bit[2:0]    flush宽度[10:8]，单位为19.2M时钟周期。
   UNION结构:  ABB_CH0_FLUSH_CFG1_UNION */
#define ABB_CH0_FLUSH_CFG1_ADDR                       (ABB_BASE_ADDR + 0x25A)

/* 寄存器说明：SINE发送寄存器。
 bit[7:4]    正弦波发送频率控制，单位(freq of tx_hb_clk)/32，可配范围为1~f
 bit[3:2]    正弦波发送幅度控制
             00：满量程
             01：3/4量程
             10：1/2量程
             11：1/4量程
 bit[1]      保留。
 bit[0]      正弦波发送使能。该位使能，则ET通道发送正弦波信号，且通过sine_sw_req选择CH0或者CH1发送正弦波信号。
             0：不发送
             1：发送
   UNION结构:  ABB_CH0_SINE_GENERATE_UNION */
#define ABB_CH0_SINE_GENERATE_ADDR                    (ABB_BASE_ADDR + 0x25B)

/* 寄存器说明：随路时钟延时关闭长度寄存器
 bit[7:6]    保留。
 bit[5:2]    rx_en拉低后，模拟部分A2D_RX_MCLK延时关闭时间长度配置。
             延时时长 = adc_clk_delay_len * 1.28us。（cfg_clk频率200MHz下）
 bit[1:0]    rx_en拉低后，随路时钟继续发送个数。
             00：2个随路时钟
             01：4个随路时钟
             10：8个随路时钟
             11：16个随路时钟
   UNION结构:  ABB_CH0_RX_DELAY_LEN_UNION */
#define ABB_CH0_RX_DELAY_LEN_ADDR                     (ABB_BASE_ADDR + 0x25C)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXQ_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS
             011：2G(默认)
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH0_RX_2G_ANA_1_UNION */
#define ABB_CH0_RX_2G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x300)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH0_RX_2G_ANA_2_UNION */
#define ABB_CH0_RX_2G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x301)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_2G_ANA_3_UNION */
#define ABB_CH0_RX_2G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x302)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_2G_ANA_4_UNION */
#define ABB_CH0_RX_2G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x303)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH0_RX_2G_ANA_5_UNION */
#define ABB_CH0_RX_2G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x304)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH0_RX_2G_ANA_6_UNION */
#define ABB_CH0_RX_2G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0x305)


#define ABB_CH0_RX_2G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0x306)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_2G_ANA_8_UNION */
#define ABB_CH0_RX_2G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0x307)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH0_RX_2G_ANA_9_UNION */
#define ABB_CH0_RX_2G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0x308)


#define ABB_CH0_RX_2G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0x309)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH0_RX_2G_ANA_11_UNION */
#define ABB_CH0_RX_2G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0x30A)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr48。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz
             10：10MHz（默认)
             11：20MHz       
 bit[5:4]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[3]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[2]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[1:0]    {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
             000：4G
             001：3G &amp; TDS
             010：CA
             011：2G(默认)
             1xx：CDMA
   UNION结构:  ABB_CH0_TX_2G_ANA_1_UNION */
#define ABB_CH0_TX_2G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x30B)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr49。
 bit[7]      {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_2g说明。
 bit[6]      reserved
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u （默认）
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH0_TX_2G_ANA_2_UNION */
#define ABB_CH0_TX_2G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x30C)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr50。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH0_TX_2G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x30D)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr51。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH0_TX_2G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x30E)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr52。
 bit[7:3]    reserved
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH0_TX_2G_ANA_5_UNION */
#define ABB_CH0_TX_2G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x30F)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G(默认)
             010：3G_DC &amp; TDS 
             011：2G
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH0_RX_3G_ANA_1_UNION */
#define ABB_CH0_RX_3G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x310)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH0_RX_3G_ANA_2_UNION */
#define ABB_CH0_RX_3G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x311)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_3G_ANA_3_UNION */
#define ABB_CH0_RX_3G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x312)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_3G_ANA_4_UNION */
#define ABB_CH0_RX_3G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x313)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH0_RX_3G_ANA_5_UNION */
#define ABB_CH0_RX_3G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x314)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH0_RX_3G_ANA_6_UNION */
#define ABB_CH0_RX_3G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0x315)


#define ABB_CH0_RX_3G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0x316)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_3G_ANA_8_UNION */
#define ABB_CH0_RX_3G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0x317)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH0_RX_3G_ANA_9_UNION */
#define ABB_CH0_RX_3G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0x318)


#define ABB_CH0_RX_3G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0x319)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH0_RX_3G_ANA_11_UNION */
#define ABB_CH0_RX_3G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0x31A)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr48。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5:4]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[3]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[2]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[1:0]    {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
             000：4G
             001：3G &amp; TDS（默认）
             010：CA
             011：2G
             1xx：CDMA
   UNION结构:  ABB_CH0_TX_3G_ANA_1_UNION */
#define ABB_CH0_TX_3G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x31B)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr49。
 bit[7]      {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_3g说明。
 bit[6]      reserved
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u （默认）
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH0_TX_3G_ANA_2_UNION */
#define ABB_CH0_TX_3G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x31C)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr50。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH0_TX_3G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x31D)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr51。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH0_TX_3G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x31E)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr52。
 bit[7:3]    reserved
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH0_TX_3G_ANA_5_UNION */
#define ABB_CH0_TX_3G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x31F)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G (默认)
             001：3G
             010：3G_DC &amp; TDS
             011：2G
             100：CA
             101：CDMA
             others：CDMA
   UNION结构:  ABB_CH0_RX_4G_ANA_1_UNION */
#define ABB_CH0_RX_4G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x320)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[1:0]    reserved
   UNION结构:  ABB_CH0_RX_4G_ANA_2_UNION */
#define ABB_CH0_RX_4G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x321)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_4G_ANA_3_UNION */
#define ABB_CH0_RX_4G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x322)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_4G_ANA_4_UNION */
#define ABB_CH0_RX_4G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x323)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH0_RX_4G_ANA_5_UNION */
#define ABB_CH0_RX_4G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x324)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH0_RX_4G_ANA_6_UNION */
#define ABB_CH0_RX_4G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0x325)


#define ABB_CH0_RX_4G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0x326)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_4G_ANA_8_UNION */
#define ABB_CH0_RX_4G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0x327)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH0_RX_4G_ANA_9_UNION */
#define ABB_CH0_RX_4G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0x328)


#define ABB_CH0_RX_4G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0x329)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH0_RX_4G_ANA_11_UNION */
#define ABB_CH0_RX_4G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0x32A)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr48。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz    
             11：20MHz（默认）       
 bit[5:4]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[3]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[2]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[1:0]    {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
             000：4G（默认）
             001：3G &amp; TDS
             010：CA
             011：2G
             1xx：CDMA
   UNION结构:  ABB_CH0_TX_4G_ANA_1_UNION */
#define ABB_CH0_TX_4G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x32B)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr49。
 bit[7]      {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_4g说明。
 bit[6]      reserved
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u（默认）
             10：         8u    8u
             11：         3u    3u 
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH0_TX_4G_ANA_2_UNION */
#define ABB_CH0_TX_4G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x32C)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr50。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH0_TX_4G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x32D)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr51。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH0_TX_4G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x32E)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr52。
 bit[7:3]    reserved
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH0_TX_4G_ANA_5_UNION */
#define ABB_CH0_TX_4G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x32F)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS(默认)
             011：2G
             100：CA
             101：CDMA
             others：CDMA
   UNION结构:  ABB_CH0_RX_TDS_ANA_1_UNION */
#define ABB_CH0_RX_TDS_ANA_1_ADDR                     (ABB_BASE_ADDR + 0x330)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH0_RX_TDS_ANA_2_UNION */
#define ABB_CH0_RX_TDS_ANA_2_ADDR                     (ABB_BASE_ADDR + 0x331)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_TDS_ANA_3_UNION */
#define ABB_CH0_RX_TDS_ANA_3_ADDR                     (ABB_BASE_ADDR + 0x332)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_TDS_ANA_4_UNION */
#define ABB_CH0_RX_TDS_ANA_4_ADDR                     (ABB_BASE_ADDR + 0x333)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
             
   UNION结构:  ABB_CH0_RX_TDS_ANA_5_UNION */
#define ABB_CH0_RX_TDS_ANA_5_ADDR                     (ABB_BASE_ADDR + 0x334)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH0_RX_TDS_ANA_6_UNION */
#define ABB_CH0_RX_TDS_ANA_6_ADDR                     (ABB_BASE_ADDR + 0x335)


#define ABB_CH0_RX_TDS_ANA_7_ADDR                     (ABB_BASE_ADDR + 0x336)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_TDS_ANA_8_UNION */
#define ABB_CH0_RX_TDS_ANA_8_ADDR                     (ABB_BASE_ADDR + 0x337)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH0_RX_TDS_ANA_9_UNION */
#define ABB_CH0_RX_TDS_ANA_9_ADDR                     (ABB_BASE_ADDR + 0x338)


#define ABB_CH0_RX_TDS_ANA_10_ADDR                    (ABB_BASE_ADDR + 0x339)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH0_RX_TDS_ANA_11_UNION */
#define ABB_CH0_RX_TDS_ANA_11_ADDR                    (ABB_BASE_ADDR + 0x33A)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr48。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5:4]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[3]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[2]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[1:0]    {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
             000：4G
             001：3G &amp; TDS（默认）
             010：CA
             011：2G
             1xx：CDMA
   UNION结构:  ABB_CH0_TX_TDS_ANA_1_UNION */
#define ABB_CH0_TX_TDS_ANA_1_ADDR                     (ABB_BASE_ADDR + 0x33B)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr49。
 bit[7]      {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_tds说明。
 bit[6]      reserved
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u（默认） 
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH0_TX_TDS_ANA_2_UNION */
#define ABB_CH0_TX_TDS_ANA_2_ADDR                     (ABB_BASE_ADDR + 0x33C)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr50。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH0_TX_TDS_ANA_3_ADDR                     (ABB_BASE_ADDR + 0x33D)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr51。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH0_TX_TDS_ANA_4_ADDR                     (ABB_BASE_ADDR + 0x33E)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr52。
 bit[7:3]    reserved
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH0_TX_TDS_ANA_5_UNION */
#define ABB_CH0_TX_TDS_ANA_5_ADDR                     (ABB_BASE_ADDR + 0x33F)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS
             011：2G
             100：CA
             101：CDMA(默认)
             others:CDMA
   UNION结构:  ABB_CH0_RX_X_ANA_1_UNION */
#define ABB_CH0_RX_X_ANA_1_ADDR                       (ABB_BASE_ADDR + 0x340)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH0_RX_X_ANA_2_UNION */
#define ABB_CH0_RX_X_ANA_2_ADDR                       (ABB_BASE_ADDR + 0x341)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_X_ANA_3_UNION */
#define ABB_CH0_RX_X_ANA_3_ADDR                       (ABB_BASE_ADDR + 0x342)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_X_ANA_4_UNION */
#define ABB_CH0_RX_X_ANA_4_ADDR                       (ABB_BASE_ADDR + 0x343)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH0_RX_X_ANA_5_UNION */
#define ABB_CH0_RX_X_ANA_5_ADDR                       (ABB_BASE_ADDR + 0x344)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    Resreved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH0_RX_X_ANA_6_UNION */
#define ABB_CH0_RX_X_ANA_6_ADDR                       (ABB_BASE_ADDR + 0x345)


#define ABB_CH0_RX_X_ANA_7_ADDR                       (ABB_BASE_ADDR + 0x346)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_X_ANA_8_UNION */
#define ABB_CH0_RX_X_ANA_8_ADDR                       (ABB_BASE_ADDR + 0x347)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH0_RX_X_ANA_9_UNION */
#define ABB_CH0_RX_X_ANA_9_ADDR                       (ABB_BASE_ADDR + 0x348)


#define ABB_CH0_RX_X_ANA_10_ADDR                      (ABB_BASE_ADDR + 0x349)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH0_RX_X_ANA_11_UNION */
#define ABB_CH0_RX_X_ANA_11_ADDR                      (ABB_BASE_ADDR + 0x34A)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至reg_analog_wr48。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5:4]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[3]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[2]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[1:0]    {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
             000：4G
             001：3G &amp; TDS
             010：CA
             011：2G
             1xx：CDMA（默认）
   UNION结构:  ABB_CH0_TX_X_ANA_1_UNION */
#define ABB_CH0_TX_X_ANA_1_ADDR                       (ABB_BASE_ADDR + 0x34B)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至reg_analog_wr49。
 bit[7]      {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_x说明。
 bit[6]      reserved
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u（默认） 
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH0_TX_X_ANA_2_UNION */
#define ABB_CH0_TX_X_ANA_2_ADDR                       (ABB_BASE_ADDR + 0x34C)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至reg_analog_wr50。
   详      述：resreved
   UNION结构 ：无 */
#define ABB_CH0_TX_X_ANA_3_ADDR                       (ABB_BASE_ADDR + 0x34D)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至reg_analog_wr51。
   详      述：resreved
   UNION结构 ：无 */
#define ABB_CH0_TX_X_ANA_4_ADDR                       (ABB_BASE_ADDR + 0x34E)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至reg_analog_wr52。
 bit[7:3]    reserved
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH0_TX_X_ANA_5_UNION */
#define ABB_CH0_TX_X_ANA_5_ADDR                       (ABB_BASE_ADDR + 0x34F)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[3]      Reserved
 bit[2:0]    模式控制：
             000：4G
             001：3G
             010：3G_DC &amp; TDS
             011：2G(默认)
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH0_RX_IDLE_ANA_1_UNION */
#define ABB_CH0_RX_IDLE_ANA_1_ADDR                    (ABB_BASE_ADDR + 0x350)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH0_RX_IDLE_ANA_2_UNION */
#define ABB_CH0_RX_IDLE_ANA_2_ADDR                    (ABB_BASE_ADDR + 0x351)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_IDLE_ANA_3_UNION */
#define ABB_CH0_RX_IDLE_ANA_3_ADDR                    (ABB_BASE_ADDR + 0x352)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_IDLE_ANA_4_UNION */
#define ABB_CH0_RX_IDLE_ANA_4_ADDR                    (ABB_BASE_ADDR + 0x353)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
             
   UNION结构:  ABB_CH0_RX_IDLE_ANA_5_UNION */
#define ABB_CH0_RX_IDLE_ANA_5_ADDR                    (ABB_BASE_ADDR + 0x354)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH0_RX_IDLE_ANA_6_UNION */
#define ABB_CH0_RX_IDLE_ANA_6_ADDR                    (ABB_BASE_ADDR + 0x355)


#define ABB_CH0_RX_IDLE_ANA_7_ADDR                    (ABB_BASE_ADDR + 0x356)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_IDLE_ANA_8_UNION */
#define ABB_CH0_RX_IDLE_ANA_8_ADDR                    (ABB_BASE_ADDR + 0x357)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH0_RX_IDLE_ANA_9_UNION */
#define ABB_CH0_RX_IDLE_ANA_9_ADDR                    (ABB_BASE_ADDR + 0x358)


#define ABB_CH0_RX_IDLE_ANA_10_ADDR                   (ABB_BASE_ADDR + 0x359)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH0_RX_IDLE_ANA_11_UNION */
#define ABB_CH0_RX_IDLE_ANA_11_ADDR                   (ABB_BASE_ADDR + 0x35A)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr48。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5:4]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[3]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[2]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[1:0]    {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
             000：4G
             001：3G &amp; TDS
             010：CA
             011：2G（默认）
             1xx：CDMA
   UNION结构:  ABB_CH0_TX_IDLE_ANA_1_UNION */
#define ABB_CH0_TX_IDLE_ANA_1_ADDR                    (ABB_BASE_ADDR + 0x35B)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr49。
 bit[7]      {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_idle说明。
 bit[6]      reserved
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u（默认） 
             
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH0_TX_IDLE_ANA_2_UNION */
#define ABB_CH0_TX_IDLE_ANA_2_ADDR                    (ABB_BASE_ADDR + 0x35C)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr50。
   详      述：resreved
   UNION结构 ：无 */
#define ABB_CH0_TX_IDLE_ANA_3_ADDR                    (ABB_BASE_ADDR + 0x35D)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr51。
   详      述：resreved
   UNION结构 ：无 */
#define ABB_CH0_TX_IDLE_ANA_4_ADDR                    (ABB_BASE_ADDR + 0x35E)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr52。
 bit[7:3]    reserved
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH0_TX_IDLE_ANA_5_UNION */
#define ABB_CH0_TX_IDLE_ANA_5_ADDR                    (ABB_BASE_ADDR + 0x35F)

/* 寄存器说明：模拟读写寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH0_REG_ANALOG_WR02_ADDR                  (ABB_BASE_ADDR + 0x360)

/* 寄存器说明：模拟读写寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH0_REG_ANALOG_WR03_ADDR                  (ABB_BASE_ADDR + 0x361)

/* 寄存器说明：Other控制寄存器。
 bit[7:4]    Reserved
 bit[3]      RX ADC自动tuning控制
             0：手动tuning，tuning选择RX_TUNE1,RX_TUNE2,RX_TUNE3的值(默认)
             1：自动tuning，RX通道的calibration值为CAL_VALUE
 bit[2]      TX ADC自动tuning控制
             0：手动tuning，tuning选择TX_TUNE1,TX_TUNE2,TX_TUNE3的值(默认)
             1：自动tuning，TX通道的calibration值为CAL_VALUE
 bit[1:0]    Reserved
   UNION结构:  ABB_CH0_REG_ANALOG_WR04_UNION */
#define ABB_CH0_REG_ANALOG_WR04_ADDR                  (ABB_BASE_ADDR + 0x362)

/* 寄存器说明：ADC第一级积分器电容tuning寄存器。
   详      述：RX积分器1_TUNE码
   UNION结构 ：无 */
#define ABB_CH0_REG_ANALOG_WR05_ADDR                  (ABB_BASE_ADDR + 0x363)

/* 寄存器说明：ADC第二级积分器电容tuning寄存器。
   详      述：RX积分器2_TUNE码
   UNION结构 ：无 */
#define ABB_CH0_REG_ANALOG_WR06_ADDR                  (ABB_BASE_ADDR + 0x364)

/* 寄存器说明：ADC第三级积分器电容tuning寄存器。
   详      述：RX积分器3_TUNE码
   UNION结构 ：无 */
#define ABB_CH0_REG_ANALOG_WR07_ADDR                  (ABB_BASE_ADDR + 0x365)

/* 寄存器说明：DAC Tuning控制寄存器。
 bit[7]      Reserved
 bit[6:0]    TX_TUNE1控制信号
   UNION结构:  ABB_CH0_REG_ANALOG_WR08_UNION */
#define ABB_CH0_REG_ANALOG_WR08_ADDR                  (ABB_BASE_ADDR + 0x366)

/* 寄存器说明：DAC Tuning控制寄存器。
 bit[7]      Reserved
 bit[6:0]    TX_TUNE2控制信号
   UNION结构:  ABB_CH0_REG_ANALOG_WR09_UNION */
#define ABB_CH0_REG_ANALOG_WR09_ADDR                  (ABB_BASE_ADDR + 0x367)

/* 寄存器说明：DAC Tuning控制寄存器。
 bit[7]      Reserved
 bit[6:0]    ET_TUNE控制信号
   UNION结构:  ABB_CH0_REG_ANALOG_WR10_UNION */
#define ABB_CH0_REG_ANALOG_WR10_ADDR                  (ABB_BASE_ADDR + 0x368)

/* 寄存器说明：时钟反沿控制寄存器。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH0_REG_ANALOG_WR38_ADDR                  (ABB_BASE_ADDR + 0x369)

/* 寄存器说明：TX DUM控制寄存器。
 bit[7:6]    reserved
 bit[5]      TX 采样时钟沿选择：
             0：正沿(默认)
             1：反沿
 bit[4]      TXDAC LPF共模电压选择：
             0：VCM=650mV（针对TXDAC输出共模电压为650mV的情况）
             1：VCM=500mV（针对TXDAC输出共模电压为500mV的情况）(默认)
 bit[3:2]    TX内部通过灌电流调整LPF输入端的共模电压：
             00：共模电压不调整（针对TXDAC输出共模电压为650mV的情况）；
             01：共模电压增加145mV（针对TXDAC输出共模电压为500mV的情况）；
             10：共模电压增加21mV（用于Debug）；
             11：共模电压增加166mV（用于Debug）。
 bit[1]      TX I channel  dummy logic control signal
             1：enable(默认)
             0：disable
 bit[0]      TX Q channel  dummy logic control signal
             1：enable(默认)
             0：disable
   UNION结构:  ABB_CH0_REG_ANALOG_WR39_UNION */
#define ABB_CH0_REG_ANALOG_WR39_ADDR                  (ABB_BASE_ADDR + 0x36A)

/* 寄存器说明：标志位只读寄存器。
 bit[7:2]    reserved
 bit[1]      RXB OP1 offset校准完成标志位：
             0:校准未完成
             1:校准完成
 bit[0]      RXA OP1 offset校准完成标志位：
             0:校准未完成
             1:校准完成
   UNION结构:  ABB_CH0_REG_ANALOG_RO0_UNION */
#define ABB_CH0_REG_ANALOG_RO0_ADDR                   (ABB_BASE_ADDR + 0x36B)

/* 寄存器说明：RC校准只读寄存器。
 bit[7:6]    Reserved
 bit[5:0]    RX CK TUNE CODE
   UNION结构:  ABB_CH0_REG_ANALOG_RO1_UNION */
#define ABB_CH0_REG_ANALOG_RO1_ADDR                   (ABB_BASE_ADDR + 0x36C)

/* 寄存器说明：模拟只读寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH0_REG_ANALOG_RO2_ADDR                   (ABB_BASE_ADDR + 0x36D)

/* 寄存器说明：模拟只读寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH0_REG_ANALOG_RO3_ADDR                   (ABB_BASE_ADDR + 0x36E)

/* 寄存器说明：模拟只读寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH0_REG_ANALOG_RO4_ADDR                   (ABB_BASE_ADDR + 0x36F)

/* 寄存器说明：模拟调试寄存器。
 bit[7:5]    overload 码配置
             00：16个连续最大码或者最小码
             01：8个连续最大码或者最小码
             10：4个连续最大码或者最小码
             11：关闭Overload检测
 bit[4]      RC tunning码选择
             0：自动
             1：来自寄存器
 bit[3]      reserved
 bit[2]      上升沿启动CK Tuning
 bit[1]      ADC启动选择
             0：自动启动
             1：手动启动
 bit[0]      ADC pump时钟门控
             1：可关闭
             0：一直打开
   UNION结构:  ABB_CH0_REG_DEBUG_ANA0_UNION */
#define ABB_CH0_REG_DEBUG_ANA0_ADDR                   (ABB_BASE_ADDR + 0x370)

/* 寄存器说明：ADC启动顺序控制寄存器。
   详      述：ADC pup启动顺序手工控制
            各bit对应不同模块(对I/Q同时有效，高电平有效)：
            bit7=1: 解除CAP3的RESET
            bit6=1：解除CAP2的RESET
            bit5=1: 解除CAP1的RESET
            bit4=1: 解除OP的PD
            bit3=1: 解除反馈DAC的PD
            bit2=1: 启动量化器的校准
            bit1=1: 解除CKGEN的PD
            bit0=1: 解除量化器的PD
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA1_ADDR                   (ABB_BASE_ADDR + 0x371)

/* 寄存器说明：ADC控制寄存器。
 bit[7:5]    reserved
 bit[4]      ADC输入共模选择
             0：0.65V
             1：0.5V
 bit[3]      ADC 输入共模调整使能
             0：不使能共模调整电路
             1：使能共模调整电路
 bit[2]      ADC op1 offset校准使能
             0：不使能
             1：使能
 bit[1]      ADC OP1 offset calibration启动：
             0：不启动
             1：启动
 bit[0]      ADC 量化器校准使能
             0：不使能
             1：使能
   UNION结构:  ABB_CH0_REG_DEBUG_ANA2_UNION */
#define ABB_CH0_REG_DEBUG_ANA2_ADDR                   (ABB_BASE_ADDR + 0x372)

/* 寄存器说明：ADC控制寄存器。
 bit[7:2]    reserved
 bit[1]      RXADC中第一级积分器运放offset校准值调整控制：
             0：无效
             1：有效
 bit[0]      运放offset是否起作用控制：
             0：无效
             1：有效
   UNION结构:  ABB_CH0_REG_DEBUG_ANA3_UNION */
#define ABB_CH0_REG_DEBUG_ANA3_ADDR                   (ABB_BASE_ADDR + 0x373)

/* 寄存器说明：ADC控制寄存器。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA4_ADDR                   (ABB_BASE_ADDR + 0x374)

/* 寄存器说明：ADC控制寄存器。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA5_ADDR                   (ABB_BASE_ADDR + 0x375)

/* 寄存器说明：Bandgap和TCXO控制寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA6_ADDR                   (ABB_BASE_ADDR + 0x376)

/* 寄存器说明：电流控制寄存器。
 bit[7:3]    Reserved
 bit[2:0]    ADC 差分Buffer电流调节控制
             000：5u
             001：4u
             010：3u
             011：2u
             100：2u
             101：10u
             110：8u
             111：6u
   UNION结构:  ABB_CH0_REG_DEBUG_ANA7_UNION */
#define ABB_CH0_REG_DEBUG_ANA7_ADDR                   (ABB_BASE_ADDR + 0x377)

/* 寄存器说明：电流控制寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA8_ADDR                   (ABB_BASE_ADDR + 0x378)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA9_ADDR                   (ABB_BASE_ADDR + 0x379)

/* 寄存器说明：模拟调试寄存器。
   详      述：Resreved
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA10_ADDR                  (ABB_BASE_ADDR + 0x37A)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA11_ADDR                  (ABB_BASE_ADDR + 0x37B)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA12_ADDR                  (ABB_BASE_ADDR + 0x37C)

/* 寄存器说明：模拟调试寄存器。
   详      述：Tuning code配置值
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA22_ADDR                  (ABB_BASE_ADDR + 0x386)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
            (通道0、通道1数模接口被et占用)
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA28_ADDR                  (ABB_BASE_ADDR + 0x38C)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
            (通道0、通道1数模接口被et占用)
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA29_ADDR                  (ABB_BASE_ADDR + 0x38D)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA30_ADDR                  (ABB_BASE_ADDR + 0x38E)

/* 寄存器说明：RX 2G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G(默认)
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH1_RX_2G_DIG_1_UNION */
#define ABB_CH1_RX_2G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x400)

/* 寄存器说明：RX 2G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass
             1：bypass(默认)
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_RX_2G_DIG_2_UNION */
#define ABB_CH1_RX_2G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x401)

/* 寄存器说明：RX 2G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH1_RX_2G_DIG_3_UNION */
#define ABB_CH1_RX_2G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x402)

/* 寄存器说明：TX 2G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G(默认)
             001：3G &amp; 4G_10M &amp; 4G_5M
             010：4G_20M
             011：TDS
             100：CA
             others：CDMA
 bit[4]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[3]      保留。
 bit[2]      TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate(默认)
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH1_TX_2G_DIG_1_UNION */
#define ABB_CH1_TX_2G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x403)

/* 寄存器说明：TX 2G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式(默认) 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0
             1：2
             2：4(默认)
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_TX_2G_DIG_2_UNION */
#define ABB_CH1_TX_2G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x404)

/* 寄存器说明：TX 2G模式配置寄存器3，由线控决定是否起作用。
 bit[7:2]    保留。
 bit[1:0]    TX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
   UNION结构:  ABB_CH1_TX_2G_DIG_3_UNION */
#define ABB_CH1_TX_2G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x405)

/* 寄存器说明：RX 3G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M(默认)
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH1_RX_3G_DIG_1_UNION */
#define ABB_CH1_RX_3G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x406)

/* 寄存器说明：RX 3G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_RX_3G_DIG_2_UNION */
#define ABB_CH1_RX_3G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x407)

/* 寄存器说明：RX 3G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH1_RX_3G_DIG_3_UNION */
#define ABB_CH1_RX_3G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x408)

/* 寄存器说明：TX 3G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G
             001：3G &amp; 4G_10M &amp; 4G_5M(默认)
             010：4G_20M
             011：TDS
             100：CA
             others：CDMA
 bit[4]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[3]      保留。
 bit[2]      TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH1_TX_3G_DIG_1_UNION */
#define ABB_CH1_TX_3G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x409)

/* 寄存器说明：TX 3G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式（默认） 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0
             1：2
             2：4(默认)
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_TX_3G_DIG_2_UNION */
#define ABB_CH1_TX_3G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x40A)

/* 寄存器说明：TX 3G模式配置寄存器3，由线控决定是否起作用。
 bit[7:2]    保留。
 bit[1:0]    TX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
   UNION结构:  ABB_CH1_TX_3G_DIG_3_UNION */
#define ABB_CH1_TX_3G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x40B)

/* 寄存器说明：RX 4G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M
             010：4G_20M(默认)
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH1_RX_4G_DIG_1_UNION */
#define ABB_CH1_RX_4G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x40C)

/* 寄存器说明：RX 4G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_RX_4G_DIG_2_UNION */
#define ABB_CH1_RX_4G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x40D)

/* 寄存器说明：RX 3G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH1_RX_4G_DIG_3_UNION */
#define ABB_CH1_RX_4G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x40E)

/* 寄存器说明：TX 4G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G
             001：3G &amp; 4G_10M &amp; 4G_5M
             010：4G_20M(默认)
             011：TDS
             100：CA
             others：CDMA
 bit[4]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[3]      保留。
 bit[2]      TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH1_TX_4G_DIG_1_UNION */
#define ABB_CH1_TX_4G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x40F)

/* 寄存器说明：TX 4G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式（默认） 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0
             1：2
             2：4(默认)
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_TX_4G_DIG_2_UNION */
#define ABB_CH1_TX_4G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x410)

/* 寄存器说明：TX 4G模式配置寄存器3，由线控决定是否起作用。
 bit[7:2]    保留。
 bit[1:0]    TX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
   UNION结构:  ABB_CH1_TX_4G_DIG_3_UNION */
#define ABB_CH1_TX_4G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x411)

/* 寄存器说明：RX TDS模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS(默认)
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH1_RX_TDS_DIG_1_UNION */
#define ABB_CH1_RX_TDS_DIG_1_ADDR                     (ABB_BASE_ADDR + 0x412)

/* 寄存器说明：RX TDS模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass
             1：bypass(默认)
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_RX_TDS_DIG_2_UNION */
#define ABB_CH1_RX_TDS_DIG_2_ADDR                     (ABB_BASE_ADDR + 0x413)

/* 寄存器说明：RX TDS模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH1_RX_TDS_DIG_3_UNION */
#define ABB_CH1_RX_TDS_DIG_3_ADDR                     (ABB_BASE_ADDR + 0x414)

/* 寄存器说明：TX TDS模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G
             001：3G &amp; 4G_10M &amp; 4G_5M
             010：4G_20M
             011：TDS（默认）
             100：CA
             others：CDMA
 bit[4]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[3]      保留。
 bit[2]      TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器的bypass信号
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH1_TX_TDS_DIG_1_UNION */
#define ABB_CH1_TX_TDS_DIG_1_ADDR                     (ABB_BASE_ADDR + 0x415)

/* 寄存器说明：TX TDS模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式（默认） 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0
             1：2
             2：4(默认)
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_TX_TDS_DIG_2_UNION */
#define ABB_CH1_TX_TDS_DIG_2_ADDR                     (ABB_BASE_ADDR + 0x416)

/* 寄存器说明：TX TDS模式配置寄存器3，由线控决定是否起作用。
 bit[7:2]    保留。
 bit[1:0]    TX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
   UNION结构:  ABB_CH1_TX_TDS_DIG_3_UNION */
#define ABB_CH1_TX_TDS_DIG_3_ADDR                     (ABB_BASE_ADDR + 0x417)

/* 寄存器说明：RX CDMA模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA(默认)
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH1_RX_CDMA_DIG_1_UNION */
#define ABB_CH1_RX_CDMA_DIG_1_ADDR                    (ABB_BASE_ADDR + 0x418)

/* 寄存器说明：RX CDMA模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_RX_CDMA_DIG_2_UNION */
#define ABB_CH1_RX_CDMA_DIG_2_ADDR                    (ABB_BASE_ADDR + 0x419)

/* 寄存器说明：RX CDMA模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH1_RX_CDMA_DIG_3_UNION */
#define ABB_CH1_RX_CDMA_DIG_3_ADDR                    (ABB_BASE_ADDR + 0x41A)

/* 寄存器说明：TX CDMA模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G
             001：3G &amp; 4G_10M &amp; 4G_5M
             010：4G_20M
             011：TDS
             100：CA
             others：CDMA(默认)
 bit[4]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[3]      保留。
 bit[2]      TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH1_TX_CDMA_DIG_1_UNION */
#define ABB_CH1_TX_CDMA_DIG_1_ADDR                    (ABB_BASE_ADDR + 0x41B)

/* 寄存器说明：TX CDMA模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式（默认） 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0
             1：2
             2：4(默认)
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_TX_CDMA_DIG_2_UNION */
#define ABB_CH1_TX_CDMA_DIG_2_ADDR                    (ABB_BASE_ADDR + 0x41C)

/* 寄存器说明：TX 2G模式配置寄存器3，由线控决定是否起作用。
 bit[7:2]    保留。
 bit[1:0]    TX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
   UNION结构:  ABB_CH1_TX_CDMA_DIG_3_UNION */
#define ABB_CH1_TX_CDMA_DIG_3_ADDR                    (ABB_BASE_ADDR + 0x41D)

/* 寄存器说明：RX IDLE模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G(默认)
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH1_RX_IDLE_DIG_1_UNION */
#define ABB_CH1_RX_IDLE_DIG_1_ADDR                    (ABB_BASE_ADDR + 0x41E)

/* 寄存器说明：RX IDLE模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_RX_IDLE_DIG_2_UNION */
#define ABB_CH1_RX_IDLE_DIG_2_ADDR                    (ABB_BASE_ADDR + 0x41F)

/* 寄存器说明：RX IDLE模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH1_RX_IDLE_DIG_3_UNION */
#define ABB_CH1_RX_IDLE_DIG_3_ADDR                    (ABB_BASE_ADDR + 0x420)

/* 寄存器说明：TX IDLE模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G(默认)
             001：3G &amp; 4G_10M &amp; 4G_5M
             010：4G_20M
             011：TDS
             100：CA
             others：CDMA
 bit[4]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[3]      保留。
 bit[2]      TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH1_TX_IDLE_DIG_1_UNION */
#define ABB_CH1_TX_IDLE_DIG_1_ADDR                    (ABB_BASE_ADDR + 0x421)

/* 寄存器说明：TX IDLE模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式（默认） 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0
             1：2
             2：4(默认)
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_TX_IDLE_DIG_2_UNION */
#define ABB_CH1_TX_IDLE_DIG_2_ADDR                    (ABB_BASE_ADDR + 0x422)

/* 寄存器说明：TX IDLE模式配置寄存器3，由线控决定是否起作用。
 bit[7:2]    保留。
 bit[1:0]    TX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
   UNION结构:  ABB_CH1_TX_IDLE_DIG_3_UNION */
#define ABB_CH1_TX_IDLE_DIG_3_ADDR                    (ABB_BASE_ADDR + 0x423)

/* 寄存器说明：测试模式寄存器。
 bit[7]      数字部分TX通道软复位信号：
             0：不复位(默认)
             1：复位
 bit[6]      数字部分RX通道软复位信号：
             0：不复位(默认)
             1：复位
 bit[5:3]    bit[4:3]测试模式控制：
             00：正常模式(默认)
             01：数字算法逻辑环回模式
             10：RX模拟测试模式(bypass RX数字滤波器)
             11：接口环回
             bit[5] debug_en：
             1：使能，将debug信号通过管脚复用出去；
             0：不使能。
 bit[2:1]    RX模拟测试模式下通道选择：
             00：输出RXA I模拟调制器数据(默认)
             01：输出RXA Q模拟调制器数据
             10：输出RXB I模拟调制器数据
             11：输出RXB Q模拟调制器数据
 bit[0]      保留。
   UNION结构:  ABB_CH1_TESTMODE_UNION */
#define ABB_CH1_TESTMODE_ADDR                         (ABB_BASE_ADDR + 0x425)

/* 寄存器说明：TX通道offset寄存器。
   详      述：TX通道I路dc offset设置
   UNION结构 ：无 */
#define ABB_CH1_TX_I_OFFSET_ADDR                      (ABB_BASE_ADDR + 0x426)

/* 寄存器说明：TX通道offset寄存器。
   详      述：TX通道Q路dc offset设置
   UNION结构 ：无 */
#define ABB_CH1_TX_Q_OFFSET_ADDR                      (ABB_BASE_ADDR + 0x427)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXA_COEF0_ADDR                        (ABB_BASE_ADDR + 0x428)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXA_COEF1_ADDR                        (ABB_BASE_ADDR + 0x429)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留。
 bit[0]      RXA通道补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH1_RXA_COEF2_UNION */
#define ABB_CH1_RXA_COEF2_ADDR                        (ABB_BASE_ADDR + 0x42A)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH1_RXA_COEF3_ADDR                        (ABB_BASE_ADDR + 0x42B)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXA_COEF4_ADDR                        (ABB_BASE_ADDR + 0x42C)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXA_COEF5_ADDR                        (ABB_BASE_ADDR + 0x42D)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXB_COEF0_ADDR                        (ABB_BASE_ADDR + 0x42E)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXB_COEF1_ADDR                        (ABB_BASE_ADDR + 0x42F)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留。
 bit[0]      RXB通道补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH1_RXB_COEF2_UNION */
#define ABB_CH1_RXB_COEF2_ADDR                        (ABB_BASE_ADDR + 0x430)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH1_RXB_COEF3_ADDR                        (ABB_BASE_ADDR + 0x431)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXB_COEF4_ADDR                        (ABB_BASE_ADDR + 0x432)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXB_COEF5_ADDR                        (ABB_BASE_ADDR + 0x433)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:6]    保留。
 bit[5:0]    TX通路补偿滤波器系数C0，有符号数
   UNION结构:  ABB_CH1_TX_COEF0_UNION */
#define ABB_CH1_TX_COEF0_ADDR                         (ABB_BASE_ADDR + 0x434)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX通路补偿滤波器系数C1，有符号数
   UNION结构 ：无 */
#define ABB_CH1_TX_COEF1_ADDR                         (ABB_BASE_ADDR + 0x435)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX通道补偿滤波器系数C2,有符号数, 低8位
   UNION结构 ：无 */
#define ABB_CH1_TX_COEF2_LSB_ADDR                     (ABB_BASE_ADDR + 0x436)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:2]    Reserved
 bit[1:0]    TX通道补偿滤波器系数C2,有符号数,高2位
   UNION结构:  ABB_CH1_TX_COEF2_MSB_UNION */
#define ABB_CH1_TX_COEF2_MSB_ADDR                     (ABB_BASE_ADDR + 0x437)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX通道补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH1_TX_COEF3_LSB_ADDR                     (ABB_BASE_ADDR + 0x438)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:2]    Reserved 
 bit[1:0]    TX通道补偿滤波器系数C3,无符号数,高2位
   UNION结构:  ABB_CH1_TX_COEF3_MSB_UNION */
#define ABB_CH1_TX_COEF3_MSB_ADDR                     (ABB_BASE_ADDR + 0x439)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX通道补偿滤波器系数C4,有符号数,低8位
   UNION结构 ：无 */
#define ABB_CH1_TX_COEF4_LSB_ADDR                     (ABB_BASE_ADDR + 0x43A)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:2]    Reserved
 bit[1:0]    TX通道补偿滤波器系数C4,有符号数,高2位
   UNION结构:  ABB_CH1_TX_COEF4_MSB_UNION */
#define ABB_CH1_TX_COEF4_MSB_ADDR                     (ABB_BASE_ADDR + 0x43B)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX通路补偿滤波器系数C5，有符号数
   UNION结构 ：无 */
#define ABB_CH1_TX_COEF5_ADDR                         (ABB_BASE_ADDR + 0x43C)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:6]    保留。
 bit[5:0]    TX通道补偿滤波器系数C6，有符号数
   UNION结构:  ABB_CH1_TX_COEF6_UNION */
#define ABB_CH1_TX_COEF6_ADDR                         (ABB_BASE_ADDR + 0x43D)

/* 寄存器说明：RXA通道BLOCKING DCR配置寄存器。
 bit[7:5]    RXA天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。
 bit[4:0]    RXA天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。
   UNION结构:  ABB_CH1_RXA_DCR_CFG_UNION */
#define ABB_CH1_RXA_DCR_CFG_ADDR                      (ABB_BASE_ADDR + 0x43E)

/* 寄存器说明：RXB通道BLOCKING DCR配置寄存器。
 bit[7:5]    RXB天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。
 bit[4:0]    RXB天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。
   UNION结构:  ABB_CH1_RXB_DCR_CFG_UNION */
#define ABB_CH1_RXB_DCR_CFG_ADDR                      (ABB_BASE_ADDR + 0x43F)

/* 寄存器说明：BLOCKING DCR功能控制寄存器。
 bit[7:2]    Reserved
 bit[1]      RXB天线BLOCKING DCR功能bypass控制。
             0：DCR功能不bypasss；
             1：DCR功能bypass。
 bit[0]      RXA天线BLOCKING DCR功能bypass控制。
             0：DCR功能不bypasss；
             1：DCR功能bypass。
   UNION结构:  ABB_CH1_RX_DCR_CTRL_UNION */
#define ABB_CH1_RX_DCR_CTRL_ADDR                      (ABB_BASE_ADDR + 0x440)

/* 寄存器说明：RXA通道BLOCKING上报寄存器。
 bit[7:5]    RXA天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M
 bit[4:0]    RXA天线BLOCKING上报值,2的幂次M
   UNION结构:  ABB_CH1_RXA_BLOCKING_UNION */
#define ABB_CH1_RXA_BLOCKING_ADDR                     (ABB_BASE_ADDR + 0x441)

/* 寄存器说明：RXB通道BLOCKING上报寄存器。
 bit[7:5]    RXB天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M
 bit[4:0]    RXB天线BLOCKING上报值,2的幂次M
   UNION结构:  ABB_CH1_RXB_BLOCKING_UNION */
#define ABB_CH1_RXB_BLOCKING_ADDR                     (ABB_BASE_ADDR + 0x442)

/* 寄存器说明：RXA通道I路BLOCKING DC上报寄存器1。
   详      述：RXA天线I路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH1_RXA_DC_I_1_ADDR                       (ABB_BASE_ADDR + 0x443)

/* 寄存器说明：RXA通道I路BLOCKING DC上报寄存器2。
 bit[7:4]    RXA天线I路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH1_RXA_DC_I_2_UNION */
#define ABB_CH1_RXA_DC_I_2_ADDR                       (ABB_BASE_ADDR + 0x444)

/* 寄存器说明：RXA通道Q路BLOCKING DC上报寄存器1。
   详      述：RXA天线Q路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH1_RXA_DC_Q_1_ADDR                       (ABB_BASE_ADDR + 0x445)

/* 寄存器说明：RXA通道Q路BLOCKING DC上报寄存器2。
 bit[7:4]    RXA天线Q路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH1_RXA_DC_Q_2_UNION */
#define ABB_CH1_RXA_DC_Q_2_ADDR                       (ABB_BASE_ADDR + 0x446)

/* 寄存器说明：RXB通道I路BLOCKING DC上报寄存器1。
   详      述：RXB天线I路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH1_RXB_DC_I_1_ADDR                       (ABB_BASE_ADDR + 0x447)

/* 寄存器说明：RXB通道I路BLOCKING DC上报寄存器2。
 bit[7:4]    RXB天线I路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH1_RXB_DC_I_2_UNION */
#define ABB_CH1_RXB_DC_I_2_ADDR                       (ABB_BASE_ADDR + 0x448)

/* 寄存器说明：RXB通道Q路BLOCKING DC上报寄存器1。
   详      述：RXB天线Q路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH1_RXB_DC_Q_1_ADDR                       (ABB_BASE_ADDR + 0x449)

/* 寄存器说明：RXB通道Q路BLOCKING DC上报寄存器2。
 bit[7:4]    RXB天线Q路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH1_RXB_DC_Q_2_UNION */
#define ABB_CH1_RXB_DC_Q_2_ADDR                       (ABB_BASE_ADDR + 0x44A)

/* 寄存器说明：数字调试寄存器。
 bit[7:6]    Reserved
 bit[5]      Tuning code来源选择：
             0：寄存器配置
             1：自动更新（默认）
 bit[4]      TX通道SDM Dither控制：
             0：不使能
             1：使能
 bit[3:2]    TX DEM量化器输入限幅档位。
             00：0.8125
             01：0.796875(默认)
             10：0.765625
             11：0.75
 bit[1]      TX通道DEM校准工作模式
             0：正常工作
             1：校准态，DEM输出为dem_code_man
 bit[0]      TX通道SDM模块异常时复位控制
             0：只复位SDM模块
             1：复位整个TX通道
   UNION结构:  ABB_CH1_DEBUG_DIG0_UNION */
#define ABB_CH1_DEBUG_DIG0_ADDR                       (ABB_BASE_ADDR + 0x44B)

/* 寄存器说明：数字调试寄存器。
   详      述：TX通道DEM输出手工配置，只在DEM校准态下起作用,高位
   UNION结构 ：无 */
#define ABB_CH1_DEBUG_DIG1_ADDR                       (ABB_BASE_ADDR + 0x44C)

/* 寄存器说明：数字调试寄存器。
   详      述：TX通道DEM输出手工配置，只在DEM校准态下起作用,低位
   UNION结构 ：无 */
#define ABB_CH1_DEBUG_DIG2_ADDR                       (ABB_BASE_ADDR + 0x44D)

/* 寄存器说明：数字调试寄存器。
   详      述：TX通道SDM模块异常复位计数
   UNION结构 ：无 */
#define ABB_CH1_DEBUG_DIG3_ADDR                       (ABB_BASE_ADDR + 0x44E)

/* 寄存器说明：数字调试寄存器。
   详      述：数字调试寄存器
            bit[7]：模式切换复位长度配置使能
            0：不使能
            1：使能
            bit[6:4]：模式切换复位长度配置值，单位为8 cycles
            bit[3]：reserved
            bit[2]：TX分频器使能bypass控制
            0：不bypass
            1：bypass
            bit[1]：RX分频器使能bypass控制
            0：不bypass
            1：bypass
            bit[0]：管脚CH0_CLK_52M输出时钟选择
            0：输出CH0_CLK_52M
            1：输出CH0_CLK_61D44M
   UNION结构 ：无 */
#define ABB_CH1_DEBUG_DIG4_ADDR                       (ABB_BASE_ADDR + 0x44F)

/* 寄存器说明：线控强制配置使能。
 bit[7]      TX通道线控强制配置值
 bit[6]      RXB通道线控强制配置值
 bit[5]      RXA通道线控强制配置值
 bit[4]      线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置使能
 bit[3]      线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置值
 bit[2]      TX通道线控选择
             0：from tx_en_cfg
             1：from line ctrl
 bit[1]      RXB通道线控选择
             0：from rxb_en_cfg
             1：from line ctrl
 bit[0]      RXA通道线控选择
             0：from rxa_en_cfg
             1：from line ctrl
   UNION结构:  ABB_CH1_LINE_SEL_UNION */
#define ABB_CH1_LINE_SEL_ADDR                         (ABB_BASE_ADDR + 0x450)

/* 寄存器说明：线控强制配置值。
 bit[7]      线控信号RX_LINE_CTRL_MODE强制配置使能
 bit[6:4]    线控信号RX_LINE_CTRL_MODE强制配置值
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：X模式
 bit[3]      线控信号TX_LINE_CTRL_MODE强制配置使能
 bit[2:0]    线控信号TX_LINE_CTRL_MODE强制配置值
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：X模式
   UNION结构:  ABB_CH1_LINE_CFG_UNION */
#define ABB_CH1_LINE_CFG_ADDR                         (ABB_BASE_ADDR + 0x451)

/* 寄存器说明：时钟门控寄存器。
 bit[7:1]    Reserved
 bit[0]      BLOCKING自动门控使能：
             0：使能
             1：不使能
   UNION结构:  ABB_CH1_CLK_SEL_UNION */
#define ABB_CH1_CLK_SEL_ADDR                          (ABB_BASE_ADDR + 0x452)

/* 寄存器说明：线控状态上报寄存器。
 bit[7:6]    Reserved
 bit[5:3]    线控信号LINE_CTRL_MODE状态上报
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：IDLE
 bit[2]      TX_EN线控状态上报
 bit[1]      RXB_EN线控状态上报
 bit[0]      RXA_EN线控状态上报
   UNION结构:  ABB_CH1_LINE_RPT0_UNION */
#define ABB_CH1_LINE_RPT0_ADDR                        (ABB_BASE_ADDR + 0x453)

/* 寄存器说明：线控状态上报寄存器。
 bit[7:6]    Reserved
 bit[5]      RXB_BLK_EN线控状态上报
 bit[4]      RXA_BLK_EN线控状态上报
 bit[3]      Reserved
 bit[2:0]    线控信号LINE_CTRL_MODE状态上报
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：IDLE
   UNION结构:  ABB_CH1_LINE_RPT1_UNION */
#define ABB_CH1_LINE_RPT1_ADDR                        (ABB_BASE_ADDR + 0x454)

/* 寄存器说明：RX数字工作模式上报寄存器。
 bit[7:5]    RX通道模式控制：
             000：2G(默认)
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：X
 bit[4]      RX通道CIC滤波器输出速率控制(Hz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA
             00：2.167M,    15.36M,    61.44M,     30.72M,    122.88M(默认)
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制上报：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿固定系数选择：
             0：由寄存器配置
             1：固定系数1
             2：固定系数2
             3：固定系数3
             4：固定系数4
             5：固定系数5
             6：固定系数6
             7：固定系数7
   UNION结构:  ABB_CH1_RX_MODE_RPT_UNION */
#define ABB_CH1_RX_MODE_RPT_ADDR                      (ABB_BASE_ADDR + 0x455)

/* 寄存器说明：TX数字工作模式上报寄存器。
 bit[7:5]    TX通道模式控制：
             000：2G(默认)
             001：3G &amp; 4G_10M &amp; 4G_5M
             010：4G_20M
             011：TDS
             100：CA
             Others：X
 bit[4]      TX通道CIC滤波器输出速率控制：
                  2G,     3G&amp;4G_10M, 4G_5M,    4G_20M,    TDS,      CA
             0：4.33MHz,  30.72MHz, -------,  61.44MHz, 30.72MHz,122.88MHz(默认）
             1：2.16MHz,  -------,  15.36MHz, -------,  --------,--------
             Others：Reserved
 bit[3:2]    TX通道补偿滤波器补偿固定系数选择：
             0：由寄存器配置
             1：固定系数1
             2：固定系数2
             3：固定系数3
 bit[1]      TX通道半带滤波器bypass控制上报：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate(默认)
 bit[0]      TX通道补偿滤波器bypass控制上报：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH1_TX_MODE_RPT_UNION */
#define ABB_CH1_TX_MODE_RPT_ADDR                      (ABB_BASE_ADDR + 0x456)

/* 寄存器说明：RX数字工作状态上报寄存器。
 bit[7]      保留。
 bit[6]      RXB通道数据削顶指示信号
 bit[5]      RXB通道输出数据翻转指示信号
 bit[4]      RXA通道数据削顶指示信号
 bit[3]      RXA通道输出数据翻转指示信号
 bit[2]      RX通道输出数据有效指示信号
 bit[1]      RX通道输出数字随路时钟
 bit[0]      RX通道模拟随路时钟
   UNION结构:  ABB_CH1_RX_STATE_RPT_UNION */
#define ABB_CH1_RX_STATE_RPT_ADDR                     (ABB_BASE_ADDR + 0x457)

/* 寄存器说明：TX数字工作状态上报寄存器。
 bit[7]      TX通道FIFO读空状态
 bit[6]      TX通道FIFO写满状态
 bit[5]      TX通道数据削顶指示信号
 bit[4]      TX通道数据翻转指示信号
 bit[3]      TX通道数字主工作时钟
 bit[2]      TX通输入数据有效指示信号
 bit[1]      TX通道输入数字随路时钟
 bit[0]      TX通道模拟随路时钟
   UNION结构:  ABB_CH1_TX_STATE_RPT_UNION */
#define ABB_CH1_TX_STATE_RPT_ADDR                     (ABB_BASE_ADDR + 0x458)

/* 寄存器说明：通道0配置寄存器。
   详      述：flush宽度[7:0]，单位为19.2M时钟周期。
   UNION结构 ：无 */
#define ABB_CH1_FLUSH_CFG0_ADDR                       (ABB_BASE_ADDR + 0x459)

/* 寄存器说明：通道0配置寄存器。
 bit[7:3]    FLUSH值，默认为8。
 bit[2:0]    flush宽度[10:8]，单位为19.2M时钟周期。
   UNION结构:  ABB_CH1_FLUSH_CFG1_UNION */
#define ABB_CH1_FLUSH_CFG1_ADDR                       (ABB_BASE_ADDR + 0x45A)

/* 寄存器说明：SINE发送寄存器。
 bit[7:4]    正弦波发送频率控制，单位(freq of tx_hb_clk)/32，可配范围为1~f
 bit[3:2]    正弦波发送幅度控制
             00：满量程
             01：3/4量程
             10：1/2量程
             11：1/4量程
 bit[1]      保留。
 bit[0]      正弦波发送使能。该位使能，则ET通道发送正弦波信号，且通过sine_sw_req选择CH0或者CH1发送正弦波信号。
             0：不发送
             1：发送
   UNION结构:  ABB_CH1_SINE_GENERATE_UNION */
#define ABB_CH1_SINE_GENERATE_ADDR                    (ABB_BASE_ADDR + 0x45B)

/* 寄存器说明：随路时钟延时关闭长度寄存器
 bit[7:6]    保留。
 bit[5:2]    rx_en拉低后，模拟部分A2D_RX_MCLK延时关闭时间长度配置。
             延时时长 = adc_clk_delay_len * 1.28us。（cfg_clk频率200MHz下）
 bit[1:0]    rx_en拉低后，随路时钟继续发送个数。
             00：2个随路时钟
             01：4个随路时钟
             10：8个随路时钟
             11：16个随路时钟
   UNION结构:  ABB_CH1_RX_DELAY_LEN_UNION */
#define ABB_CH1_RX_DELAY_LEN_ADDR                     (ABB_BASE_ADDR + 0x45C)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXQ_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS
             011：2G(默认)
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH1_RX_2G_ANA_1_UNION */
#define ABB_CH1_RX_2G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x500)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH1_RX_2G_ANA_2_UNION */
#define ABB_CH1_RX_2G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x501)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_2G_ANA_3_UNION */
#define ABB_CH1_RX_2G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x502)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_2G_ANA_4_UNION */
#define ABB_CH1_RX_2G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x503)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH1_RX_2G_ANA_5_UNION */
#define ABB_CH1_RX_2G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x504)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH1_RX_2G_ANA_6_UNION */
#define ABB_CH1_RX_2G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0x505)


#define ABB_CH1_RX_2G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0x506)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_2G_ANA_8_UNION */
#define ABB_CH1_RX_2G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0x507)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH1_RX_2G_ANA_9_UNION */
#define ABB_CH1_RX_2G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0x508)


#define ABB_CH1_RX_2G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0x509)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH1_RX_2G_ANA_11_UNION */
#define ABB_CH1_RX_2G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0x50A)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr48。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz
             10：10MHz（默认)
             11：20MHz       
 bit[5:4]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[3]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[2]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[1:0]    {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
             000：4G
             001：3G &amp; TDS
             010：CA
             011：2G(默认)
             1xx：CDMA
   UNION结构:  ABB_CH1_TX_2G_ANA_1_UNION */
#define ABB_CH1_TX_2G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x50B)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr49。
 bit[7]      {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_2g说明。
 bit[6]      reserved
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u （默认）
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH1_TX_2G_ANA_2_UNION */
#define ABB_CH1_TX_2G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x50C)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr50。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH1_TX_2G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x50D)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr51。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH1_TX_2G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x50E)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr52。
 bit[7:3]    reserved
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH1_TX_2G_ANA_5_UNION */
#define ABB_CH1_TX_2G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x50F)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G(默认)
             010：3G_DC &amp; TDS 
             011：2G
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH1_RX_3G_ANA_1_UNION */
#define ABB_CH1_RX_3G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x510)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH1_RX_3G_ANA_2_UNION */
#define ABB_CH1_RX_3G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x511)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_3G_ANA_3_UNION */
#define ABB_CH1_RX_3G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x512)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_3G_ANA_4_UNION */
#define ABB_CH1_RX_3G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x513)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH1_RX_3G_ANA_5_UNION */
#define ABB_CH1_RX_3G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x514)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH1_RX_3G_ANA_6_UNION */
#define ABB_CH1_RX_3G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0x515)


#define ABB_CH1_RX_3G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0x516)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_3G_ANA_8_UNION */
#define ABB_CH1_RX_3G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0x517)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH1_RX_3G_ANA_9_UNION */
#define ABB_CH1_RX_3G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0x518)


#define ABB_CH1_RX_3G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0x519)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH1_RX_3G_ANA_11_UNION */
#define ABB_CH1_RX_3G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0x51A)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr48。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5:4]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[3]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[2]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[1:0]    {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
             000：4G
             001：3G &amp; TDS（默认）
             010：CA
             011：2G
             1xx：CDMA
   UNION结构:  ABB_CH1_TX_3G_ANA_1_UNION */
#define ABB_CH1_TX_3G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x51B)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr49。
 bit[7]      {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_3g说明。
 bit[6]      reserved
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u （默认）
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH1_TX_3G_ANA_2_UNION */
#define ABB_CH1_TX_3G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x51C)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr50。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH1_TX_3G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x51D)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr51。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH1_TX_3G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x51E)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr52。
 bit[7:3]    reserved
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH1_TX_3G_ANA_5_UNION */
#define ABB_CH1_TX_3G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x51F)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G (默认)
             001：3G
             010：3G_DC &amp; TDS
             011：2G
             100：CA
             101：CDMA
             others：CDMA
   UNION结构:  ABB_CH1_RX_4G_ANA_1_UNION */
#define ABB_CH1_RX_4G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x520)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[1:0]    reserved
   UNION结构:  ABB_CH1_RX_4G_ANA_2_UNION */
#define ABB_CH1_RX_4G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x521)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_4G_ANA_3_UNION */
#define ABB_CH1_RX_4G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x522)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_4G_ANA_4_UNION */
#define ABB_CH1_RX_4G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x523)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH1_RX_4G_ANA_5_UNION */
#define ABB_CH1_RX_4G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x524)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH1_RX_4G_ANA_6_UNION */
#define ABB_CH1_RX_4G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0x525)


#define ABB_CH1_RX_4G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0x526)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_4G_ANA_8_UNION */
#define ABB_CH1_RX_4G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0x527)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH1_RX_4G_ANA_9_UNION */
#define ABB_CH1_RX_4G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0x528)


#define ABB_CH1_RX_4G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0x529)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH1_RX_4G_ANA_11_UNION */
#define ABB_CH1_RX_4G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0x52A)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr48。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz    
             11：20MHz（默认）       
 bit[5:4]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[3]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[2]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[1:0]    {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
             000：4G（默认）
             001：3G &amp; TDS
             010：CA
             011：2G
             1xx：CDMA
   UNION结构:  ABB_CH1_TX_4G_ANA_1_UNION */
#define ABB_CH1_TX_4G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x52B)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr49。
 bit[7]      {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_4g说明。
 bit[6]      reserved
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u（默认）
             10：         8u    8u
             11：         3u    3u 
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH1_TX_4G_ANA_2_UNION */
#define ABB_CH1_TX_4G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x52C)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr50。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH1_TX_4G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x52D)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr51。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH1_TX_4G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x52E)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr52。
 bit[7:3]    reserved
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH1_TX_4G_ANA_5_UNION */
#define ABB_CH1_TX_4G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x52F)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS(默认)
             011：2G
             100：CA
             101：CDMA
             others：CDMA
   UNION结构:  ABB_CH1_RX_TDS_ANA_1_UNION */
#define ABB_CH1_RX_TDS_ANA_1_ADDR                     (ABB_BASE_ADDR + 0x530)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH1_RX_TDS_ANA_2_UNION */
#define ABB_CH1_RX_TDS_ANA_2_ADDR                     (ABB_BASE_ADDR + 0x531)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_TDS_ANA_3_UNION */
#define ABB_CH1_RX_TDS_ANA_3_ADDR                     (ABB_BASE_ADDR + 0x532)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_TDS_ANA_4_UNION */
#define ABB_CH1_RX_TDS_ANA_4_ADDR                     (ABB_BASE_ADDR + 0x533)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
             
   UNION结构:  ABB_CH1_RX_TDS_ANA_5_UNION */
#define ABB_CH1_RX_TDS_ANA_5_ADDR                     (ABB_BASE_ADDR + 0x534)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH1_RX_TDS_ANA_6_UNION */
#define ABB_CH1_RX_TDS_ANA_6_ADDR                     (ABB_BASE_ADDR + 0x535)


#define ABB_CH1_RX_TDS_ANA_7_ADDR                     (ABB_BASE_ADDR + 0x536)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_TDS_ANA_8_UNION */
#define ABB_CH1_RX_TDS_ANA_8_ADDR                     (ABB_BASE_ADDR + 0x537)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH1_RX_TDS_ANA_9_UNION */
#define ABB_CH1_RX_TDS_ANA_9_ADDR                     (ABB_BASE_ADDR + 0x538)


#define ABB_CH1_RX_TDS_ANA_10_ADDR                    (ABB_BASE_ADDR + 0x539)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH1_RX_TDS_ANA_11_UNION */
#define ABB_CH1_RX_TDS_ANA_11_ADDR                    (ABB_BASE_ADDR + 0x53A)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr48。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5:4]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[3]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[2]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[1:0]    {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
             000：4G
             001：3G &amp; TDS（默认）
             010：CA
             011：2G
             1xx：CDMA
   UNION结构:  ABB_CH1_TX_TDS_ANA_1_UNION */
#define ABB_CH1_TX_TDS_ANA_1_ADDR                     (ABB_BASE_ADDR + 0x53B)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr49。
 bit[7]      {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_tds说明。
 bit[6]      reserved
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u（默认） 
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH1_TX_TDS_ANA_2_UNION */
#define ABB_CH1_TX_TDS_ANA_2_ADDR                     (ABB_BASE_ADDR + 0x53C)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr50。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH1_TX_TDS_ANA_3_ADDR                     (ABB_BASE_ADDR + 0x53D)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr51。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH1_TX_TDS_ANA_4_ADDR                     (ABB_BASE_ADDR + 0x53E)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr52。
 bit[7:3]    reserved
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH1_TX_TDS_ANA_5_UNION */
#define ABB_CH1_TX_TDS_ANA_5_ADDR                     (ABB_BASE_ADDR + 0x53F)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS
             011：2G
             100：CA
             101：CDMA(默认)
             others:CDMA
   UNION结构:  ABB_CH1_RX_X_ANA_1_UNION */
#define ABB_CH1_RX_X_ANA_1_ADDR                       (ABB_BASE_ADDR + 0x540)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH1_RX_X_ANA_2_UNION */
#define ABB_CH1_RX_X_ANA_2_ADDR                       (ABB_BASE_ADDR + 0x541)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_X_ANA_3_UNION */
#define ABB_CH1_RX_X_ANA_3_ADDR                       (ABB_BASE_ADDR + 0x542)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_X_ANA_4_UNION */
#define ABB_CH1_RX_X_ANA_4_ADDR                       (ABB_BASE_ADDR + 0x543)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH1_RX_X_ANA_5_UNION */
#define ABB_CH1_RX_X_ANA_5_ADDR                       (ABB_BASE_ADDR + 0x544)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    Resreved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH1_RX_X_ANA_6_UNION */
#define ABB_CH1_RX_X_ANA_6_ADDR                       (ABB_BASE_ADDR + 0x545)


#define ABB_CH1_RX_X_ANA_7_ADDR                       (ABB_BASE_ADDR + 0x546)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_X_ANA_8_UNION */
#define ABB_CH1_RX_X_ANA_8_ADDR                       (ABB_BASE_ADDR + 0x547)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH1_RX_X_ANA_9_UNION */
#define ABB_CH1_RX_X_ANA_9_ADDR                       (ABB_BASE_ADDR + 0x548)


#define ABB_CH1_RX_X_ANA_10_ADDR                      (ABB_BASE_ADDR + 0x549)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH1_RX_X_ANA_11_UNION */
#define ABB_CH1_RX_X_ANA_11_ADDR                      (ABB_BASE_ADDR + 0x54A)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至reg_analog_wr48。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5:4]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[3]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[2]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[1:0]    {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
             000：4G
             001：3G &amp; TDS
             010：CA
             011：2G
             1xx：CDMA（默认）
   UNION结构:  ABB_CH1_TX_X_ANA_1_UNION */
#define ABB_CH1_TX_X_ANA_1_ADDR                       (ABB_BASE_ADDR + 0x54B)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至reg_analog_wr49。
 bit[7]      {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_x说明。
 bit[6]      reserved
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u（默认） 
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH1_TX_X_ANA_2_UNION */
#define ABB_CH1_TX_X_ANA_2_ADDR                       (ABB_BASE_ADDR + 0x54C)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至reg_analog_wr50。
   详      述：resreved
   UNION结构 ：无 */
#define ABB_CH1_TX_X_ANA_3_ADDR                       (ABB_BASE_ADDR + 0x54D)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至reg_analog_wr51。
   详      述：resreved
   UNION结构 ：无 */
#define ABB_CH1_TX_X_ANA_4_ADDR                       (ABB_BASE_ADDR + 0x54E)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至reg_analog_wr52。
 bit[7:3]    reserved
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH1_TX_X_ANA_5_UNION */
#define ABB_CH1_TX_X_ANA_5_ADDR                       (ABB_BASE_ADDR + 0x54F)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[3]      Reserved
 bit[2:0]    模式控制：
             000：4G
             001：3G
             010：3G_DC &amp; TDS
             011：2G(默认)
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH1_RX_IDLE_ANA_1_UNION */
#define ABB_CH1_RX_IDLE_ANA_1_ADDR                    (ABB_BASE_ADDR + 0x550)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH1_RX_IDLE_ANA_2_UNION */
#define ABB_CH1_RX_IDLE_ANA_2_ADDR                    (ABB_BASE_ADDR + 0x551)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_IDLE_ANA_3_UNION */
#define ABB_CH1_RX_IDLE_ANA_3_ADDR                    (ABB_BASE_ADDR + 0x552)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_IDLE_ANA_4_UNION */
#define ABB_CH1_RX_IDLE_ANA_4_ADDR                    (ABB_BASE_ADDR + 0x553)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
             
   UNION结构:  ABB_CH1_RX_IDLE_ANA_5_UNION */
#define ABB_CH1_RX_IDLE_ANA_5_ADDR                    (ABB_BASE_ADDR + 0x554)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH1_RX_IDLE_ANA_6_UNION */
#define ABB_CH1_RX_IDLE_ANA_6_ADDR                    (ABB_BASE_ADDR + 0x555)


#define ABB_CH1_RX_IDLE_ANA_7_ADDR                    (ABB_BASE_ADDR + 0x556)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_IDLE_ANA_8_UNION */
#define ABB_CH1_RX_IDLE_ANA_8_ADDR                    (ABB_BASE_ADDR + 0x557)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH1_RX_IDLE_ANA_9_UNION */
#define ABB_CH1_RX_IDLE_ANA_9_ADDR                    (ABB_BASE_ADDR + 0x558)


#define ABB_CH1_RX_IDLE_ANA_10_ADDR                   (ABB_BASE_ADDR + 0x559)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH1_RX_IDLE_ANA_11_UNION */
#define ABB_CH1_RX_IDLE_ANA_11_ADDR                   (ABB_BASE_ADDR + 0x55A)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr48。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5:4]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[3]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[2]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[1:0]    {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
             000：4G
             001：3G &amp; TDS
             010：CA
             011：2G（默认）
             1xx：CDMA
   UNION结构:  ABB_CH1_TX_IDLE_ANA_1_UNION */
#define ABB_CH1_TX_IDLE_ANA_1_ADDR                    (ABB_BASE_ADDR + 0x55B)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr49。
 bit[7]      {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_idle说明。
 bit[6]      reserved
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u（默认） 
             
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH1_TX_IDLE_ANA_2_UNION */
#define ABB_CH1_TX_IDLE_ANA_2_ADDR                    (ABB_BASE_ADDR + 0x55C)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr50。
   详      述：resreved
   UNION结构 ：无 */
#define ABB_CH1_TX_IDLE_ANA_3_ADDR                    (ABB_BASE_ADDR + 0x55D)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr51。
   详      述：resreved
   UNION结构 ：无 */
#define ABB_CH1_TX_IDLE_ANA_4_ADDR                    (ABB_BASE_ADDR + 0x55E)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr52。
 bit[7:3]    reserved
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH1_TX_IDLE_ANA_5_UNION */
#define ABB_CH1_TX_IDLE_ANA_5_ADDR                    (ABB_BASE_ADDR + 0x55F)

/* 寄存器说明：模拟读写寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH1_REG_ANALOG_WR02_ADDR                  (ABB_BASE_ADDR + 0x560)

/* 寄存器说明：模拟读写寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH1_REG_ANALOG_WR03_ADDR                  (ABB_BASE_ADDR + 0x561)

/* 寄存器说明：Other控制寄存器。
 bit[7:4]    Reserved
 bit[3]      RX ADC自动tuning控制
             0：手动tuning，tuning选择RX_TUNE1,RX_TUNE2,RX_TUNE3的值(默认)
             1：自动tuning，RX通道的calibration值为CAL_VALUE
 bit[2]      TX ADC自动tuning控制
             0：手动tuning，tuning选择TX_TUNE1,TX_TUNE2,TX_TUNE3的值(默认)
             1：自动tuning，TX通道的calibration值为CAL_VALUE
 bit[1:0]    Reserved
   UNION结构:  ABB_CH1_REG_ANALOG_WR04_UNION */
#define ABB_CH1_REG_ANALOG_WR04_ADDR                  (ABB_BASE_ADDR + 0x562)

/* 寄存器说明：ADC第一级积分器电容tuning寄存器。
   详      述：RX积分器1_TUNE码
   UNION结构 ：无 */
#define ABB_CH1_REG_ANALOG_WR05_ADDR                  (ABB_BASE_ADDR + 0x563)

/* 寄存器说明：ADC第二级积分器电容tuning寄存器。
   详      述：RX积分器2_TUNE码
   UNION结构 ：无 */
#define ABB_CH1_REG_ANALOG_WR06_ADDR                  (ABB_BASE_ADDR + 0x564)

/* 寄存器说明：ADC第三级积分器电容tuning寄存器。
   详      述：RX积分器3_TUNE码
   UNION结构 ：无 */
#define ABB_CH1_REG_ANALOG_WR07_ADDR                  (ABB_BASE_ADDR + 0x565)

/* 寄存器说明：DAC Tuning控制寄存器。
 bit[7]      Reserved
 bit[6:0]    TX_TUNE1控制信号
   UNION结构:  ABB_CH1_REG_ANALOG_WR08_UNION */
#define ABB_CH1_REG_ANALOG_WR08_ADDR                  (ABB_BASE_ADDR + 0x566)

/* 寄存器说明：DAC Tuning控制寄存器。
 bit[7]      Reserved
 bit[6:0]    TX_TUNE2控制信号
   UNION结构:  ABB_CH1_REG_ANALOG_WR09_UNION */
#define ABB_CH1_REG_ANALOG_WR09_ADDR                  (ABB_BASE_ADDR + 0x567)

/* 寄存器说明：DAC Tuning控制寄存器。
 bit[7]      Reserved
 bit[6:0]    ET_TUNE控制信号
   UNION结构:  ABB_CH1_REG_ANALOG_WR10_UNION */
#define ABB_CH1_REG_ANALOG_WR10_ADDR                  (ABB_BASE_ADDR + 0x568)

/* 寄存器说明：时钟反沿控制寄存器。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH1_REG_ANALOG_WR38_ADDR                  (ABB_BASE_ADDR + 0x569)

/* 寄存器说明：TX DUM控制寄存器。
 bit[7:6]    reserved
 bit[5]      TX 采样时钟沿选择：
             0：正沿(默认)
             1：反沿
 bit[4]      TXDAC LPF共模电压选择：
             0：VCM=650mV（针对TXDAC输出共模电压为650mV的情况）
             1：VCM=500mV（针对TXDAC输出共模电压为500mV的情况）(默认)
 bit[3:2]    TX内部通过灌电流调整LPF输入端的共模电压：
             00：共模电压不调整（针对TXDAC输出共模电压为650mV的情况）；
             01：共模电压增加145mV（针对TXDAC输出共模电压为500mV的情况）；
             10：共模电压增加21mV（用于Debug）；
             11：共模电压增加166mV（用于Debug）。
 bit[1]      TX I channel  dummy logic control signal
             1：enable(默认)
             0：disable
 bit[0]      TX Q channel  dummy logic control signal
             1：enable(默认)
             0：disable
   UNION结构:  ABB_CH1_REG_ANALOG_WR39_UNION */
#define ABB_CH1_REG_ANALOG_WR39_ADDR                  (ABB_BASE_ADDR + 0x56A)

/* 寄存器说明：标志位只读寄存器。
 bit[7:2]    reserved
 bit[1]      RXB OP1 offset校准完成标志位：
             0:校准未完成
             1:校准完成
 bit[0]      RXA OP1 offset校准完成标志位：
             0:校准未完成
             1:校准完成
   UNION结构:  ABB_CH1_REG_ANALOG_RO0_UNION */
#define ABB_CH1_REG_ANALOG_RO0_ADDR                   (ABB_BASE_ADDR + 0x56B)

/* 寄存器说明：RC校准只读寄存器。
 bit[7:6]    Reserved
 bit[5:0]    RX CK TUNE CODE
   UNION结构:  ABB_CH1_REG_ANALOG_RO1_UNION */
#define ABB_CH1_REG_ANALOG_RO1_ADDR                   (ABB_BASE_ADDR + 0x56C)

/* 寄存器说明：模拟只读寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH1_REG_ANALOG_RO2_ADDR                   (ABB_BASE_ADDR + 0x56D)

/* 寄存器说明：模拟只读寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH1_REG_ANALOG_RO3_ADDR                   (ABB_BASE_ADDR + 0x56E)

/* 寄存器说明：模拟只读寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH1_REG_ANALOG_RO4_ADDR                   (ABB_BASE_ADDR + 0x56F)

/* 寄存器说明：模拟调试寄存器。
 bit[7:5]    overload 码配置
             00：16个连续最大码或者最小码
             01：8个连续最大码或者最小码
             10：4个连续最大码或者最小码
             11：关闭Overload检测
 bit[4]      RC tunning码选择
             0：自动
             1：来自寄存器
 bit[3]      reserved
 bit[2]      上升沿启动CK Tuning
 bit[1]      ADC启动选择
             0：自动启动
             1：手动启动
 bit[0]      ADC pump时钟门控
             1：可关闭
             0：一直打开
   UNION结构:  ABB_CH1_REG_DEBUG_ANA0_UNION */
#define ABB_CH1_REG_DEBUG_ANA0_ADDR                   (ABB_BASE_ADDR + 0x570)

/* 寄存器说明：ADC启动顺序控制寄存器。
   详      述：ADC pup启动顺序手工控制
            各bit对应不同模块(对I/Q同时有效，高电平有效)：
            bit7=1: 解除CAP3的RESET
            bit6=1：解除CAP2的RESET
            bit5=1: 解除CAP1的RESET
            bit4=1: 解除OP的PD
            bit3=1: 解除反馈DAC的PD
            bit2=1: 启动量化器的校准
            bit1=1: 解除CKGEN的PD
            bit0=1: 解除量化器的PD
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA1_ADDR                   (ABB_BASE_ADDR + 0x571)

/* 寄存器说明：ADC控制寄存器。
 bit[7:5]    reserved
 bit[4]      ADC输入共模选择
             0：0.65V
             1：0.5V
 bit[3]      ADC 输入共模调整使能
             0：不使能共模调整电路
             1：使能共模调整电路
 bit[2]      ADC op1 offset校准使能
             0：不使能
             1：使能
 bit[1]      ADC OP1 offset calibration启动：
             0：不启动
             1：启动
 bit[0]      ADC 量化器校准使能
             0：不使能
             1：使能
   UNION结构:  ABB_CH1_REG_DEBUG_ANA2_UNION */
#define ABB_CH1_REG_DEBUG_ANA2_ADDR                   (ABB_BASE_ADDR + 0x572)

/* 寄存器说明：ADC控制寄存器。
 bit[7:2]    reserved
 bit[1]      RXADC中第一级积分器运放offset校准值调整控制：
             0：无效
             1：有效
 bit[0]      运放offset是否起作用控制：
             0：无效
             1：有效
   UNION结构:  ABB_CH1_REG_DEBUG_ANA3_UNION */
#define ABB_CH1_REG_DEBUG_ANA3_ADDR                   (ABB_BASE_ADDR + 0x573)

/* 寄存器说明：ADC控制寄存器。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA4_ADDR                   (ABB_BASE_ADDR + 0x574)

/* 寄存器说明：ADC控制寄存器。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA5_ADDR                   (ABB_BASE_ADDR + 0x575)

/* 寄存器说明：Bandgap和TCXO控制寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA6_ADDR                   (ABB_BASE_ADDR + 0x576)

/* 寄存器说明：电流控制寄存器。
 bit[7:3]    Reserved
 bit[2:0]    ADC 差分Buffer电流调节控制
             000：5u
             001：4u
             010：3u
             011：2u
             100：2u
             101：10u
             110：8u
             111：6u
   UNION结构:  ABB_CH1_REG_DEBUG_ANA7_UNION */
#define ABB_CH1_REG_DEBUG_ANA7_ADDR                   (ABB_BASE_ADDR + 0x577)

/* 寄存器说明：电流控制寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA8_ADDR                   (ABB_BASE_ADDR + 0x578)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA9_ADDR                   (ABB_BASE_ADDR + 0x579)

/* 寄存器说明：模拟调试寄存器。
   详      述：Resreved
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA10_ADDR                  (ABB_BASE_ADDR + 0x57A)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA11_ADDR                  (ABB_BASE_ADDR + 0x57B)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA12_ADDR                  (ABB_BASE_ADDR + 0x57C)

/* 寄存器说明：模拟调试寄存器。
   详      述：Tuning code配置值
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA22_ADDR                  (ABB_BASE_ADDR + 0x586)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
            (通道0、通道1数模接口被et占用)
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA28_ADDR                  (ABB_BASE_ADDR + 0x58C)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
            (通道0、通道1数模接口被et占用)
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA29_ADDR                  (ABB_BASE_ADDR + 0x58D)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA30_ADDR                  (ABB_BASE_ADDR + 0x58E)

/* 寄存器说明：RX 2G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G(默认)
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH2_RX_2G_DIG_1_UNION */
#define ABB_CH2_RX_2G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x600)

/* 寄存器说明：RX 2G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass
             1：bypass(默认)
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH2_RX_2G_DIG_2_UNION */
#define ABB_CH2_RX_2G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x601)

/* 寄存器说明：RX 2G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH2_RX_2G_DIG_3_UNION */
#define ABB_CH2_RX_2G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x602)

/* 寄存器说明：RX 3G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M(默认)
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH2_RX_3G_DIG_1_UNION */
#define ABB_CH2_RX_3G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x606)

/* 寄存器说明：RX 3G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH2_RX_3G_DIG_2_UNION */
#define ABB_CH2_RX_3G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x607)

/* 寄存器说明：RX 3G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH2_RX_3G_DIG_3_UNION */
#define ABB_CH2_RX_3G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x608)

/* 寄存器说明：RX 4G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M
             010：4G_20M(默认)
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH2_RX_4G_DIG_1_UNION */
#define ABB_CH2_RX_4G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x60C)

/* 寄存器说明：RX 4G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH2_RX_4G_DIG_2_UNION */
#define ABB_CH2_RX_4G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x60D)

/* 寄存器说明：RX 3G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH2_RX_4G_DIG_3_UNION */
#define ABB_CH2_RX_4G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x60E)

/* 寄存器说明：RX TDS模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS(默认)
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH2_RX_TDS_DIG_1_UNION */
#define ABB_CH2_RX_TDS_DIG_1_ADDR                     (ABB_BASE_ADDR + 0x612)

/* 寄存器说明：RX TDS模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass
             1：bypass(默认)
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH2_RX_TDS_DIG_2_UNION */
#define ABB_CH2_RX_TDS_DIG_2_ADDR                     (ABB_BASE_ADDR + 0x613)

/* 寄存器说明：RX TDS模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH2_RX_TDS_DIG_3_UNION */
#define ABB_CH2_RX_TDS_DIG_3_ADDR                     (ABB_BASE_ADDR + 0x614)

/* 寄存器说明：RX CDMA模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA(默认)
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH2_RX_CDMA_DIG_1_UNION */
#define ABB_CH2_RX_CDMA_DIG_1_ADDR                    (ABB_BASE_ADDR + 0x618)

/* 寄存器说明：RX CDMA模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH2_RX_CDMA_DIG_2_UNION */
#define ABB_CH2_RX_CDMA_DIG_2_ADDR                    (ABB_BASE_ADDR + 0x619)

/* 寄存器说明：RX CDMA模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH2_RX_CDMA_DIG_3_UNION */
#define ABB_CH2_RX_CDMA_DIG_3_ADDR                    (ABB_BASE_ADDR + 0x61A)

/* 寄存器说明：RX IDLE模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G(默认)
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH2_RX_IDLE_DIG_1_UNION */
#define ABB_CH2_RX_IDLE_DIG_1_ADDR                    (ABB_BASE_ADDR + 0x61E)

/* 寄存器说明：RX IDLE模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH2_RX_IDLE_DIG_2_UNION */
#define ABB_CH2_RX_IDLE_DIG_2_ADDR                    (ABB_BASE_ADDR + 0x61F)

/* 寄存器说明：RX IDLE模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH2_RX_IDLE_DIG_3_UNION */
#define ABB_CH2_RX_IDLE_DIG_3_ADDR                    (ABB_BASE_ADDR + 0x620)

/* 寄存器说明：测试模式寄存器。
 bit[7]      数字部分TX通道软复位信号：
             0：不复位(默认)
             1：复位
 bit[6]      数字部分RX通道软复位信号：
             0：不复位(默认)
             1：复位
 bit[5:3]    bit[4:3]测试模式控制：
             00：正常模式(默认)
             01：数字算法逻辑环回模式
             10：RX模拟测试模式(bypass RX数字滤波器)
             11：接口环回
             bit[5] debug_en：
             1：使能，将debug信号通过管脚复用出去；
             0：不使能。
 bit[2:1]    RX模拟测试模式下通道选择：
             00：输出RXA I模拟调制器数据(默认)
             01：输出RXA Q模拟调制器数据
             10：输出RXB I模拟调制器数据
             11：输出RXB Q模拟调制器数据
 bit[0]      保留。
   UNION结构:  ABB_CH2_TESTMODE_UNION */
#define ABB_CH2_TESTMODE_ADDR                         (ABB_BASE_ADDR + 0x625)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXA_COEF0_ADDR                        (ABB_BASE_ADDR + 0x628)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXA_COEF1_ADDR                        (ABB_BASE_ADDR + 0x629)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留。
 bit[0]      RXA通道补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH2_RXA_COEF2_UNION */
#define ABB_CH2_RXA_COEF2_ADDR                        (ABB_BASE_ADDR + 0x62A)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH2_RXA_COEF3_ADDR                        (ABB_BASE_ADDR + 0x62B)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXA_COEF4_ADDR                        (ABB_BASE_ADDR + 0x62C)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXA_COEF5_ADDR                        (ABB_BASE_ADDR + 0x62D)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXB_COEF0_ADDR                        (ABB_BASE_ADDR + 0x62E)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXB_COEF1_ADDR                        (ABB_BASE_ADDR + 0x62F)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留。
 bit[0]      RXB通道补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH2_RXB_COEF2_UNION */
#define ABB_CH2_RXB_COEF2_ADDR                        (ABB_BASE_ADDR + 0x630)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH2_RXB_COEF3_ADDR                        (ABB_BASE_ADDR + 0x631)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXB_COEF4_ADDR                        (ABB_BASE_ADDR + 0x632)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXB_COEF5_ADDR                        (ABB_BASE_ADDR + 0x633)

/* 寄存器说明：RXA通道BLOCKING DCR配置寄存器。
 bit[7:5]    RXA天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。
 bit[4:0]    RXA天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。
   UNION结构:  ABB_CH2_RXA_DCR_CFG_UNION */
#define ABB_CH2_RXA_DCR_CFG_ADDR                      (ABB_BASE_ADDR + 0x63E)

/* 寄存器说明：RXB通道BLOCKING DCR配置寄存器。
 bit[7:5]    RXB天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。
 bit[4:0]    RXB天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。
   UNION结构:  ABB_CH2_RXB_DCR_CFG_UNION */
#define ABB_CH2_RXB_DCR_CFG_ADDR                      (ABB_BASE_ADDR + 0x63F)

/* 寄存器说明：BLOCKING DCR功能控制寄存器。
 bit[7:2]    Reserved
 bit[1]      RXB天线BLOCKING DCR功能bypass控制。
             0：DCR功能不bypasss；
             1：DCR功能bypass。
 bit[0]      RXA天线BLOCKING DCR功能bypass控制。
             0：DCR功能不bypasss；
             1：DCR功能bypass。
   UNION结构:  ABB_CH2_RX_DCR_CTRL_UNION */
#define ABB_CH2_RX_DCR_CTRL_ADDR                      (ABB_BASE_ADDR + 0x640)

/* 寄存器说明：RXA通道BLOCKING上报寄存器。
 bit[7:5]    RXA天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M
 bit[4:0]    RXA天线BLOCKING上报值,2的幂次M
   UNION结构:  ABB_CH2_RXA_BLOCKING_UNION */
#define ABB_CH2_RXA_BLOCKING_ADDR                     (ABB_BASE_ADDR + 0x641)

/* 寄存器说明：RXB通道BLOCKING上报寄存器。
 bit[7:5]    RXB天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M
 bit[4:0]    RXB天线BLOCKING上报值,2的幂次M
   UNION结构:  ABB_CH2_RXB_BLOCKING_UNION */
#define ABB_CH2_RXB_BLOCKING_ADDR                     (ABB_BASE_ADDR + 0x642)

/* 寄存器说明：RXA通道I路BLOCKING DC上报寄存器1。
   详      述：RXA天线I路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH2_RXA_DC_I_1_ADDR                       (ABB_BASE_ADDR + 0x643)

/* 寄存器说明：RXA通道I路BLOCKING DC上报寄存器2。
 bit[7:4]    RXA天线I路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH2_RXA_DC_I_2_UNION */
#define ABB_CH2_RXA_DC_I_2_ADDR                       (ABB_BASE_ADDR + 0x644)

/* 寄存器说明：RXA通道Q路BLOCKING DC上报寄存器1。
   详      述：RXA天线Q路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH2_RXA_DC_Q_1_ADDR                       (ABB_BASE_ADDR + 0x645)

/* 寄存器说明：RXA通道Q路BLOCKING DC上报寄存器2。
 bit[7:4]    RXA天线Q路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH2_RXA_DC_Q_2_UNION */
#define ABB_CH2_RXA_DC_Q_2_ADDR                       (ABB_BASE_ADDR + 0x646)

/* 寄存器说明：RXB通道I路BLOCKING DC上报寄存器1。
   详      述：RXB天线I路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH2_RXB_DC_I_1_ADDR                       (ABB_BASE_ADDR + 0x647)

/* 寄存器说明：RXB通道I路BLOCKING DC上报寄存器2。
 bit[7:4]    RXB天线I路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH2_RXB_DC_I_2_UNION */
#define ABB_CH2_RXB_DC_I_2_ADDR                       (ABB_BASE_ADDR + 0x648)

/* 寄存器说明：RXB通道Q路BLOCKING DC上报寄存器1。
   详      述：RXB天线Q路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH2_RXB_DC_Q_1_ADDR                       (ABB_BASE_ADDR + 0x649)

/* 寄存器说明：RXB通道Q路BLOCKING DC上报寄存器2。
 bit[7:4]    RXB天线Q路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH2_RXB_DC_Q_2_UNION */
#define ABB_CH2_RXB_DC_Q_2_ADDR                       (ABB_BASE_ADDR + 0x64A)

/* 寄存器说明：数字调试寄存器。
   详      述：数字调试寄存器
            bit[7]：模式切换复位长度配置使能
            0：不使能
            1：使能
            bit[6:4]：模式切换复位长度配置值，单位为8 cycles
            bit[3]：reserved
            bit[2]：TX分频器使能bypass控制
            0：不bypass
            1：bypass
            bit[1]：RX分频器使能bypass控制
            0：不bypass
            1：bypass
            bit[0]：管脚CH0_CLK_52M输出时钟选择
            0：输出CH0_CLK_52M
            1：输出CH0_CLK_61D44M
   UNION结构 ：无 */
#define ABB_CH2_DEBUG_DIG4_ADDR                       (ABB_BASE_ADDR + 0x64F)

/* 寄存器说明：线控强制配置使能。
 bit[7]      TX通道线控强制配置值
 bit[6]      RXB通道线控强制配置值
 bit[5]      RXA通道线控强制配置值
 bit[4]      线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置使能
 bit[3]      线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置值
 bit[2]      TX通道线控选择
             0：from tx_en_cfg
             1：from line ctrl
 bit[1]      RXB通道线控选择
             0：from rxb_en_cfg
             1：from line ctrl
 bit[0]      RXA通道线控选择
             0：from rxa_en_cfg
             1：from line ctrl
   UNION结构:  ABB_CH2_LINE_SEL_UNION */
#define ABB_CH2_LINE_SEL_ADDR                         (ABB_BASE_ADDR + 0x650)

/* 寄存器说明：线控强制配置值。
 bit[7]      线控信号RX_LINE_CTRL_MODE强制配置使能
 bit[6:4]    线控信号RX_LINE_CTRL_MODE强制配置值
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：X模式
 bit[3]      线控信号TX_LINE_CTRL_MODE强制配置使能
 bit[2:0]    线控信号TX_LINE_CTRL_MODE强制配置值
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：X模式
   UNION结构:  ABB_CH2_LINE_CFG_UNION */
#define ABB_CH2_LINE_CFG_ADDR                         (ABB_BASE_ADDR + 0x651)

/* 寄存器说明：时钟门控寄存器。
 bit[7:1]    Reserved
 bit[0]      BLOCKING自动门控使能：
             0：使能
             1：不使能
   UNION结构:  ABB_CH2_CLK_SEL_UNION */
#define ABB_CH2_CLK_SEL_ADDR                          (ABB_BASE_ADDR + 0x652)

/* 寄存器说明：线控状态上报寄存器。
 bit[7:6]    Reserved
 bit[5:3]    线控信号LINE_CTRL_MODE状态上报
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：IDLE
 bit[2]      TX_EN线控状态上报
 bit[1]      RXB_EN线控状态上报
 bit[0]      RXA_EN线控状态上报
   UNION结构:  ABB_CH2_LINE_RPT0_UNION */
#define ABB_CH2_LINE_RPT0_ADDR                        (ABB_BASE_ADDR + 0x653)

/* 寄存器说明：线控状态上报寄存器。
 bit[7:6]    Reserved
 bit[5]      RXB_BLK_EN线控状态上报
 bit[4]      RXA_BLK_EN线控状态上报
 bit[3]      Reserved
 bit[2:0]    线控信号LINE_CTRL_MODE状态上报
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：IDLE
   UNION结构:  ABB_CH2_LINE_RPT1_UNION */
#define ABB_CH2_LINE_RPT1_ADDR                        (ABB_BASE_ADDR + 0x654)

/* 寄存器说明：RX数字工作模式上报寄存器。
 bit[7:5]    RX通道模式控制：
             000：2G(默认)
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：X
 bit[4]      RX通道CIC滤波器输出速率控制(Hz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA
             00：2.167M,    15.36M,    61.44M,     30.72M,    122.88M(默认)
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制上报：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿固定系数选择：
             0：由寄存器配置
             1：固定系数1
             2：固定系数2
             3：固定系数3
             4：固定系数4
             5：固定系数5
             6：固定系数6
             7：固定系数7
   UNION结构:  ABB_CH2_RX_MODE_RPT_UNION */
#define ABB_CH2_RX_MODE_RPT_ADDR                      (ABB_BASE_ADDR + 0x655)

/* 寄存器说明：RX数字工作状态上报寄存器。
 bit[7]      保留。
 bit[6]      RXB通道数据削顶指示信号
 bit[5]      RXB通道输出数据翻转指示信号
 bit[4]      RXA通道数据削顶指示信号
 bit[3]      RXA通道输出数据翻转指示信号
 bit[2]      RX通道输出数据有效指示信号
 bit[1]      RX通道输出数字随路时钟
 bit[0]      RX通道模拟随路时钟
   UNION结构:  ABB_CH2_RX_STATE_RPT_UNION */
#define ABB_CH2_RX_STATE_RPT_ADDR                     (ABB_BASE_ADDR + 0x657)

/* 寄存器说明：通道0配置寄存器。
   详      述：flush宽度[7:0]，单位为19.2M时钟周期。
   UNION结构 ：无 */
#define ABB_CH2_FLUSH_CFG0_ADDR                       (ABB_BASE_ADDR + 0x659)

/* 寄存器说明：通道0配置寄存器。
 bit[7:3]    FLUSH值，默认为8。
 bit[2:0]    flush宽度[10:8]，单位为19.2M时钟周期。
   UNION结构:  ABB_CH2_FLUSH_CFG1_UNION */
#define ABB_CH2_FLUSH_CFG1_ADDR                       (ABB_BASE_ADDR + 0x65A)

/* 寄存器说明：随路时钟延时关闭长度寄存器
 bit[7:6]    保留。
 bit[5:2]    rx_en拉低后，模拟部分A2D_RX_MCLK延时关闭时间长度配置。
             延时时长 = adc_clk_delay_len * 1.28us。（cfg_clk频率200MHz下）
 bit[1:0]    rx_en拉低后，随路时钟继续发送个数。
             00：2个随路时钟
             01：4个随路时钟
             10：8个随路时钟
             11：16个随路时钟
   UNION结构:  ABB_CH2_RX_DELAY_LEN_UNION */
#define ABB_CH2_RX_DELAY_LEN_ADDR                     (ABB_BASE_ADDR + 0x65C)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXQ_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS
             011：2G(默认)
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH2_RX_2G_ANA_1_UNION */
#define ABB_CH2_RX_2G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x700)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH2_RX_2G_ANA_2_UNION */
#define ABB_CH2_RX_2G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x701)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_2G_ANA_3_UNION */
#define ABB_CH2_RX_2G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x702)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_2G_ANA_4_UNION */
#define ABB_CH2_RX_2G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x703)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH2_RX_2G_ANA_5_UNION */
#define ABB_CH2_RX_2G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x704)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH2_RX_2G_ANA_6_UNION */
#define ABB_CH2_RX_2G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0x705)


#define ABB_CH2_RX_2G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0x706)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_2G_ANA_8_UNION */
#define ABB_CH2_RX_2G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0x707)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH2_RX_2G_ANA_9_UNION */
#define ABB_CH2_RX_2G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0x708)


#define ABB_CH2_RX_2G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0x709)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH2_RX_2G_ANA_11_UNION */
#define ABB_CH2_RX_2G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0x70A)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G(默认)
             010：3G_DC &amp; TDS 
             011：2G
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH2_RX_3G_ANA_1_UNION */
#define ABB_CH2_RX_3G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x710)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH2_RX_3G_ANA_2_UNION */
#define ABB_CH2_RX_3G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x711)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_3G_ANA_3_UNION */
#define ABB_CH2_RX_3G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x712)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_3G_ANA_4_UNION */
#define ABB_CH2_RX_3G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x713)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH2_RX_3G_ANA_5_UNION */
#define ABB_CH2_RX_3G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x714)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH2_RX_3G_ANA_6_UNION */
#define ABB_CH2_RX_3G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0x715)


#define ABB_CH2_RX_3G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0x716)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_3G_ANA_8_UNION */
#define ABB_CH2_RX_3G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0x717)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH2_RX_3G_ANA_9_UNION */
#define ABB_CH2_RX_3G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0x718)


#define ABB_CH2_RX_3G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0x719)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH2_RX_3G_ANA_11_UNION */
#define ABB_CH2_RX_3G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0x71A)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G (默认)
             001：3G
             010：3G_DC &amp; TDS
             011：2G
             100：CA
             101：CDMA
             others：CDMA
   UNION结构:  ABB_CH2_RX_4G_ANA_1_UNION */
#define ABB_CH2_RX_4G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x720)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[1:0]    reserved
   UNION结构:  ABB_CH2_RX_4G_ANA_2_UNION */
#define ABB_CH2_RX_4G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x721)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_4G_ANA_3_UNION */
#define ABB_CH2_RX_4G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x722)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_4G_ANA_4_UNION */
#define ABB_CH2_RX_4G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x723)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH2_RX_4G_ANA_5_UNION */
#define ABB_CH2_RX_4G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x724)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH2_RX_4G_ANA_6_UNION */
#define ABB_CH2_RX_4G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0x725)


#define ABB_CH2_RX_4G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0x726)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_4G_ANA_8_UNION */
#define ABB_CH2_RX_4G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0x727)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH2_RX_4G_ANA_9_UNION */
#define ABB_CH2_RX_4G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0x728)


#define ABB_CH2_RX_4G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0x729)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH2_RX_4G_ANA_11_UNION */
#define ABB_CH2_RX_4G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0x72A)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS(默认)
             011：2G
             100：CA
             101：CDMA
             others：CDMA
   UNION结构:  ABB_CH2_RX_TDS_ANA_1_UNION */
#define ABB_CH2_RX_TDS_ANA_1_ADDR                     (ABB_BASE_ADDR + 0x730)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH2_RX_TDS_ANA_2_UNION */
#define ABB_CH2_RX_TDS_ANA_2_ADDR                     (ABB_BASE_ADDR + 0x731)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_TDS_ANA_3_UNION */
#define ABB_CH2_RX_TDS_ANA_3_ADDR                     (ABB_BASE_ADDR + 0x732)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_TDS_ANA_4_UNION */
#define ABB_CH2_RX_TDS_ANA_4_ADDR                     (ABB_BASE_ADDR + 0x733)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
             
   UNION结构:  ABB_CH2_RX_TDS_ANA_5_UNION */
#define ABB_CH2_RX_TDS_ANA_5_ADDR                     (ABB_BASE_ADDR + 0x734)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH2_RX_TDS_ANA_6_UNION */
#define ABB_CH2_RX_TDS_ANA_6_ADDR                     (ABB_BASE_ADDR + 0x735)


#define ABB_CH2_RX_TDS_ANA_7_ADDR                     (ABB_BASE_ADDR + 0x736)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_TDS_ANA_8_UNION */
#define ABB_CH2_RX_TDS_ANA_8_ADDR                     (ABB_BASE_ADDR + 0x737)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH2_RX_TDS_ANA_9_UNION */
#define ABB_CH2_RX_TDS_ANA_9_ADDR                     (ABB_BASE_ADDR + 0x738)


#define ABB_CH2_RX_TDS_ANA_10_ADDR                    (ABB_BASE_ADDR + 0x739)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH2_RX_TDS_ANA_11_UNION */
#define ABB_CH2_RX_TDS_ANA_11_ADDR                    (ABB_BASE_ADDR + 0x73A)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS
             011：2G
             100：CA
             101：CDMA(默认)
             others:CDMA
   UNION结构:  ABB_CH2_RX_X_ANA_1_UNION */
#define ABB_CH2_RX_X_ANA_1_ADDR                       (ABB_BASE_ADDR + 0x740)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH2_RX_X_ANA_2_UNION */
#define ABB_CH2_RX_X_ANA_2_ADDR                       (ABB_BASE_ADDR + 0x741)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_X_ANA_3_UNION */
#define ABB_CH2_RX_X_ANA_3_ADDR                       (ABB_BASE_ADDR + 0x742)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_X_ANA_4_UNION */
#define ABB_CH2_RX_X_ANA_4_ADDR                       (ABB_BASE_ADDR + 0x743)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH2_RX_X_ANA_5_UNION */
#define ABB_CH2_RX_X_ANA_5_ADDR                       (ABB_BASE_ADDR + 0x744)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    Resreved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH2_RX_X_ANA_6_UNION */
#define ABB_CH2_RX_X_ANA_6_ADDR                       (ABB_BASE_ADDR + 0x745)


#define ABB_CH2_RX_X_ANA_7_ADDR                       (ABB_BASE_ADDR + 0x746)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_X_ANA_8_UNION */
#define ABB_CH2_RX_X_ANA_8_ADDR                       (ABB_BASE_ADDR + 0x747)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH2_RX_X_ANA_9_UNION */
#define ABB_CH2_RX_X_ANA_9_ADDR                       (ABB_BASE_ADDR + 0x748)


#define ABB_CH2_RX_X_ANA_10_ADDR                      (ABB_BASE_ADDR + 0x749)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH2_RX_X_ANA_11_UNION */
#define ABB_CH2_RX_X_ANA_11_ADDR                      (ABB_BASE_ADDR + 0x74A)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[3]      Reserved
 bit[2:0]    模式控制：
             000：4G
             001：3G
             010：3G_DC &amp; TDS
             011：2G(默认)
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH2_RX_IDLE_ANA_1_UNION */
#define ABB_CH2_RX_IDLE_ANA_1_ADDR                    (ABB_BASE_ADDR + 0x750)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH2_RX_IDLE_ANA_2_UNION */
#define ABB_CH2_RX_IDLE_ANA_2_ADDR                    (ABB_BASE_ADDR + 0x751)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_IDLE_ANA_3_UNION */
#define ABB_CH2_RX_IDLE_ANA_3_ADDR                    (ABB_BASE_ADDR + 0x752)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_IDLE_ANA_4_UNION */
#define ABB_CH2_RX_IDLE_ANA_4_ADDR                    (ABB_BASE_ADDR + 0x753)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
             
   UNION结构:  ABB_CH2_RX_IDLE_ANA_5_UNION */
#define ABB_CH2_RX_IDLE_ANA_5_ADDR                    (ABB_BASE_ADDR + 0x754)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH2_RX_IDLE_ANA_6_UNION */
#define ABB_CH2_RX_IDLE_ANA_6_ADDR                    (ABB_BASE_ADDR + 0x755)


#define ABB_CH2_RX_IDLE_ANA_7_ADDR                    (ABB_BASE_ADDR + 0x756)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_IDLE_ANA_8_UNION */
#define ABB_CH2_RX_IDLE_ANA_8_ADDR                    (ABB_BASE_ADDR + 0x757)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH2_RX_IDLE_ANA_9_UNION */
#define ABB_CH2_RX_IDLE_ANA_9_ADDR                    (ABB_BASE_ADDR + 0x758)


#define ABB_CH2_RX_IDLE_ANA_10_ADDR                   (ABB_BASE_ADDR + 0x759)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH2_RX_IDLE_ANA_11_UNION */
#define ABB_CH2_RX_IDLE_ANA_11_ADDR                   (ABB_BASE_ADDR + 0x75A)

/* 寄存器说明：模拟读写寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH2_REG_ANALOG_WR02_ADDR                  (ABB_BASE_ADDR + 0x760)

/* 寄存器说明：模拟读写寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH2_REG_ANALOG_WR03_ADDR                  (ABB_BASE_ADDR + 0x761)

/* 寄存器说明：Other控制寄存器。
 bit[7:4]    Reserved
 bit[3]      RX ADC自动tuning控制
             0：手动tuning，tuning选择RX_TUNE1,RX_TUNE2,RX_TUNE3的值(默认)
             1：自动tuning，RX通道的calibration值为CAL_VALUE
 bit[2]      TX ADC自动tuning控制
             0：手动tuning，tuning选择TX_TUNE1,TX_TUNE2,TX_TUNE3的值(默认)
             1：自动tuning，TX通道的calibration值为CAL_VALUE
 bit[1:0]    Reserved
   UNION结构:  ABB_CH2_REG_ANALOG_WR04_UNION */
#define ABB_CH2_REG_ANALOG_WR04_ADDR                  (ABB_BASE_ADDR + 0x762)

/* 寄存器说明：ADC第一级积分器电容tuning寄存器。
   详      述：RX积分器1_TUNE码
   UNION结构 ：无 */
#define ABB_CH2_REG_ANALOG_WR05_ADDR                  (ABB_BASE_ADDR + 0x763)

/* 寄存器说明：ADC第二级积分器电容tuning寄存器。
   详      述：RX积分器2_TUNE码
   UNION结构 ：无 */
#define ABB_CH2_REG_ANALOG_WR06_ADDR                  (ABB_BASE_ADDR + 0x764)

/* 寄存器说明：ADC第三级积分器电容tuning寄存器。
   详      述：RX积分器3_TUNE码
   UNION结构 ：无 */
#define ABB_CH2_REG_ANALOG_WR07_ADDR                  (ABB_BASE_ADDR + 0x765)

/* 寄存器说明：时钟反沿控制寄存器。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH2_REG_ANALOG_WR38_ADDR                  (ABB_BASE_ADDR + 0x769)

/* 寄存器说明：标志位只读寄存器。
 bit[7:2]    reserved
 bit[1]      RXB OP1 offset校准完成标志位：
             0:校准未完成
             1:校准完成
 bit[0]      RXA OP1 offset校准完成标志位：
             0:校准未完成
             1:校准完成
   UNION结构:  ABB_CH2_REG_ANALOG_RO0_UNION */
#define ABB_CH2_REG_ANALOG_RO0_ADDR                   (ABB_BASE_ADDR + 0x76B)

/* 寄存器说明：RC校准只读寄存器。
 bit[7:6]    Reserved
 bit[5:0]    RX CK TUNE CODE
   UNION结构:  ABB_CH2_REG_ANALOG_RO1_UNION */
#define ABB_CH2_REG_ANALOG_RO1_ADDR                   (ABB_BASE_ADDR + 0x76C)

/* 寄存器说明：模拟只读寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH2_REG_ANALOG_RO2_ADDR                   (ABB_BASE_ADDR + 0x76D)

/* 寄存器说明：模拟只读寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH2_REG_ANALOG_RO3_ADDR                   (ABB_BASE_ADDR + 0x76E)

/* 寄存器说明：模拟只读寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH2_REG_ANALOG_RO4_ADDR                   (ABB_BASE_ADDR + 0x76F)

/* 寄存器说明：模拟调试寄存器。
 bit[7:5]    overload 码配置
             00：16个连续最大码或者最小码
             01：8个连续最大码或者最小码
             10：4个连续最大码或者最小码
             11：关闭Overload检测
 bit[4]      RC tunning码选择
             0：自动
             1：来自寄存器
 bit[3]      reserved
 bit[2]      上升沿启动CK Tuning
 bit[1]      ADC启动选择
             0：自动启动
             1：手动启动
 bit[0]      ADC pump时钟门控
             1：可关闭
             0：一直打开
   UNION结构:  ABB_CH2_REG_DEBUG_ANA0_UNION */
#define ABB_CH2_REG_DEBUG_ANA0_ADDR                   (ABB_BASE_ADDR + 0x770)

/* 寄存器说明：ADC启动顺序控制寄存器。
   详      述：ADC pup启动顺序手工控制
            各bit对应不同模块(对I/Q同时有效，高电平有效)：
            bit7=1: 解除CAP3的RESET
            bit6=1：解除CAP2的RESET
            bit5=1: 解除CAP1的RESET
            bit4=1: 解除OP的PD
            bit3=1: 解除反馈DAC的PD
            bit2=1: 启动量化器的校准
            bit1=1: 解除CKGEN的PD
            bit0=1: 解除量化器的PD
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA1_ADDR                   (ABB_BASE_ADDR + 0x771)

/* 寄存器说明：ADC控制寄存器。
 bit[7:5]    reserved
 bit[4]      ADC输入共模选择
             0：0.65V
             1：0.5V
 bit[3]      ADC 输入共模调整使能
             0：不使能共模调整电路
             1：使能共模调整电路
 bit[2]      ADC op1 offset校准使能
             0：不使能
             1：使能
 bit[1]      ADC OP1 offset calibration启动：
             0：不启动
             1：启动
 bit[0]      ADC 量化器校准使能
             0：不使能
             1：使能
   UNION结构:  ABB_CH2_REG_DEBUG_ANA2_UNION */
#define ABB_CH2_REG_DEBUG_ANA2_ADDR                   (ABB_BASE_ADDR + 0x772)

/* 寄存器说明：ADC控制寄存器。
 bit[7:2]    reserved
 bit[1]      RXADC中第一级积分器运放offset校准值调整控制：
             0：无效
             1：有效
 bit[0]      运放offset是否起作用控制：
             0：无效
             1：有效
   UNION结构:  ABB_CH2_REG_DEBUG_ANA3_UNION */
#define ABB_CH2_REG_DEBUG_ANA3_ADDR                   (ABB_BASE_ADDR + 0x773)

/* 寄存器说明：ADC控制寄存器。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA4_ADDR                   (ABB_BASE_ADDR + 0x774)

/* 寄存器说明：ADC控制寄存器。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA5_ADDR                   (ABB_BASE_ADDR + 0x775)

/* 寄存器说明：Bandgap和TCXO控制寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA6_ADDR                   (ABB_BASE_ADDR + 0x776)

/* 寄存器说明：电流控制寄存器。
 bit[7:3]    Reserved
 bit[2:0]    ADC 差分Buffer电流调节控制
             000：5u
             001：4u
             010：3u
             011：2u
             100：2u
             101：10u
             110：8u
             111：6u
   UNION结构:  ABB_CH2_REG_DEBUG_ANA7_UNION */
#define ABB_CH2_REG_DEBUG_ANA7_ADDR                   (ABB_BASE_ADDR + 0x777)

/* 寄存器说明：电流控制寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA8_ADDR                   (ABB_BASE_ADDR + 0x778)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA9_ADDR                   (ABB_BASE_ADDR + 0x779)

/* 寄存器说明：模拟调试寄存器。
   详      述：Resreved
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA10_ADDR                  (ABB_BASE_ADDR + 0x77A)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA11_ADDR                  (ABB_BASE_ADDR + 0x77B)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA12_ADDR                  (ABB_BASE_ADDR + 0x77C)

/* 寄存器说明：模拟调试寄存器。
   详      述：Tuning code配置值
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA22_ADDR                  (ABB_BASE_ADDR + 0x786)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
            (通道0、通道1数模接口被et占用)
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA28_ADDR                  (ABB_BASE_ADDR + 0x78C)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
            (通道0、通道1数模接口被et占用)
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA29_ADDR                  (ABB_BASE_ADDR + 0x78D)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA30_ADDR                  (ABB_BASE_ADDR + 0x78E)

/* 寄存器说明：RX 2G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G(默认)
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH3_RX_2G_DIG_1_UNION */
#define ABB_CH3_RX_2G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x800)

/* 寄存器说明：RX 2G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass
             1：bypass(默认)
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH3_RX_2G_DIG_2_UNION */
#define ABB_CH3_RX_2G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x801)

/* 寄存器说明：RX 2G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH3_RX_2G_DIG_3_UNION */
#define ABB_CH3_RX_2G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x802)

/* 寄存器说明：RX 3G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M(默认)
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH3_RX_3G_DIG_1_UNION */
#define ABB_CH3_RX_3G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x806)

/* 寄存器说明：RX 3G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH3_RX_3G_DIG_2_UNION */
#define ABB_CH3_RX_3G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x807)

/* 寄存器说明：RX 3G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH3_RX_3G_DIG_3_UNION */
#define ABB_CH3_RX_3G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x808)

/* 寄存器说明：RX 4G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M
             010：4G_20M(默认)
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH3_RX_4G_DIG_1_UNION */
#define ABB_CH3_RX_4G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x80C)

/* 寄存器说明：RX 4G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH3_RX_4G_DIG_2_UNION */
#define ABB_CH3_RX_4G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x80D)

/* 寄存器说明：RX 3G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH3_RX_4G_DIG_3_UNION */
#define ABB_CH3_RX_4G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x80E)

/* 寄存器说明：RX TDS模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS(默认)
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH3_RX_TDS_DIG_1_UNION */
#define ABB_CH3_RX_TDS_DIG_1_ADDR                     (ABB_BASE_ADDR + 0x812)

/* 寄存器说明：RX TDS模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass
             1：bypass(默认)
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH3_RX_TDS_DIG_2_UNION */
#define ABB_CH3_RX_TDS_DIG_2_ADDR                     (ABB_BASE_ADDR + 0x813)

/* 寄存器说明：RX TDS模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH3_RX_TDS_DIG_3_UNION */
#define ABB_CH3_RX_TDS_DIG_3_ADDR                     (ABB_BASE_ADDR + 0x814)

/* 寄存器说明：RX CDMA模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA(默认)
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH3_RX_CDMA_DIG_1_UNION */
#define ABB_CH3_RX_CDMA_DIG_1_ADDR                    (ABB_BASE_ADDR + 0x818)

/* 寄存器说明：RX CDMA模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH3_RX_CDMA_DIG_2_UNION */
#define ABB_CH3_RX_CDMA_DIG_2_ADDR                    (ABB_BASE_ADDR + 0x819)

/* 寄存器说明：RX CDMA模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH3_RX_CDMA_DIG_3_UNION */
#define ABB_CH3_RX_CDMA_DIG_3_ADDR                    (ABB_BASE_ADDR + 0x81A)

/* 寄存器说明：RX IDLE模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    RX通道模式控制：
             000：2G(默认)
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：CDMA
 bit[4]      RX通道CIC滤波器输出速率控制(MHz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
   UNION结构:  ABB_CH3_RX_IDLE_DIG_1_UNION */
#define ABB_CH3_RX_IDLE_DIG_1_ADDR                    (ABB_BASE_ADDR + 0x81E)

/* 寄存器说明：RX IDLE模式配置寄存器2，由线控决定是否起作用。
 bit[7]      Reserved
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH3_RX_IDLE_DIG_2_UNION */
#define ABB_CH3_RX_IDLE_DIG_2_ADDR                    (ABB_BASE_ADDR + 0x81F)

/* 寄存器说明：RX IDLE模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    Reserved
 bit[3:2]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
 bit[1:0]    保留。
   UNION结构:  ABB_CH3_RX_IDLE_DIG_3_UNION */
#define ABB_CH3_RX_IDLE_DIG_3_ADDR                    (ABB_BASE_ADDR + 0x820)

/* 寄存器说明：测试模式寄存器。
 bit[7]      数字部分TX通道软复位信号：
             0：不复位(默认)
             1：复位
 bit[6]      数字部分RX通道软复位信号：
             0：不复位(默认)
             1：复位
 bit[5:3]    bit[4:3]测试模式控制：
             00：正常模式(默认)
             01：数字算法逻辑环回模式
             10：RX模拟测试模式(bypass RX数字滤波器)
             11：接口环回
             bit[5] debug_en：
             1：使能，将debug信号通过管脚复用出去；
             0：不使能。
 bit[2:1]    RX模拟测试模式下通道选择：
             00：输出RXA I模拟调制器数据(默认)
             01：输出RXA Q模拟调制器数据
             10：输出RXB I模拟调制器数据
             11：输出RXB Q模拟调制器数据
 bit[0]      保留。
   UNION结构:  ABB_CH3_TESTMODE_UNION */
#define ABB_CH3_TESTMODE_ADDR                         (ABB_BASE_ADDR + 0x825)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH3_RXA_COEF0_ADDR                        (ABB_BASE_ADDR + 0x828)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH3_RXA_COEF1_ADDR                        (ABB_BASE_ADDR + 0x829)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留。
 bit[0]      RXA通道补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH3_RXA_COEF2_UNION */
#define ABB_CH3_RXA_COEF2_ADDR                        (ABB_BASE_ADDR + 0x82A)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH3_RXA_COEF3_ADDR                        (ABB_BASE_ADDR + 0x82B)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH3_RXA_COEF4_ADDR                        (ABB_BASE_ADDR + 0x82C)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH3_RXA_COEF5_ADDR                        (ABB_BASE_ADDR + 0x82D)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH3_RXB_COEF0_ADDR                        (ABB_BASE_ADDR + 0x82E)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH3_RXB_COEF1_ADDR                        (ABB_BASE_ADDR + 0x82F)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留。
 bit[0]      RXB通道补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH3_RXB_COEF2_UNION */
#define ABB_CH3_RXB_COEF2_ADDR                        (ABB_BASE_ADDR + 0x830)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH3_RXB_COEF3_ADDR                        (ABB_BASE_ADDR + 0x831)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH3_RXB_COEF4_ADDR                        (ABB_BASE_ADDR + 0x832)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH3_RXB_COEF5_ADDR                        (ABB_BASE_ADDR + 0x833)

/* 寄存器说明：RXA通道BLOCKING DCR配置寄存器。
 bit[7:5]    RXA天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。
 bit[4:0]    RXA天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。
   UNION结构:  ABB_CH3_RXA_DCR_CFG_UNION */
#define ABB_CH3_RXA_DCR_CFG_ADDR                      (ABB_BASE_ADDR + 0x83E)

/* 寄存器说明：RXB通道BLOCKING DCR配置寄存器。
 bit[7:5]    RXB天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。
 bit[4:0]    RXB天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。
   UNION结构:  ABB_CH3_RXB_DCR_CFG_UNION */
#define ABB_CH3_RXB_DCR_CFG_ADDR                      (ABB_BASE_ADDR + 0x83F)

/* 寄存器说明：BLOCKING DCR功能控制寄存器。
 bit[7:2]    Reserved
 bit[1]      RXB天线BLOCKING DCR功能bypass控制。
             0：DCR功能不bypasss；
             1：DCR功能bypass。
 bit[0]      RXA天线BLOCKING DCR功能bypass控制。
             0：DCR功能不bypasss；
             1：DCR功能bypass。
   UNION结构:  ABB_CH3_RX_DCR_CTRL_UNION */
#define ABB_CH3_RX_DCR_CTRL_ADDR                      (ABB_BASE_ADDR + 0x840)

/* 寄存器说明：RXA通道BLOCKING上报寄存器。
 bit[7:5]    RXA天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M
 bit[4:0]    RXA天线BLOCKING上报值,2的幂次M
   UNION结构:  ABB_CH3_RXA_BLOCKING_UNION */
#define ABB_CH3_RXA_BLOCKING_ADDR                     (ABB_BASE_ADDR + 0x841)

/* 寄存器说明：RXB通道BLOCKING上报寄存器。
 bit[7:5]    RXB天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M
 bit[4:0]    RXB天线BLOCKING上报值,2的幂次M
   UNION结构:  ABB_CH3_RXB_BLOCKING_UNION */
#define ABB_CH3_RXB_BLOCKING_ADDR                     (ABB_BASE_ADDR + 0x842)

/* 寄存器说明：RXA通道I路BLOCKING DC上报寄存器1。
   详      述：RXA天线I路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH3_RXA_DC_I_1_ADDR                       (ABB_BASE_ADDR + 0x843)

/* 寄存器说明：RXA通道I路BLOCKING DC上报寄存器2。
 bit[7:4]    RXA天线I路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH3_RXA_DC_I_2_UNION */
#define ABB_CH3_RXA_DC_I_2_ADDR                       (ABB_BASE_ADDR + 0x844)

/* 寄存器说明：RXA通道Q路BLOCKING DC上报寄存器1。
   详      述：RXA天线Q路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH3_RXA_DC_Q_1_ADDR                       (ABB_BASE_ADDR + 0x845)

/* 寄存器说明：RXA通道Q路BLOCKING DC上报寄存器2。
 bit[7:4]    RXA天线Q路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH3_RXA_DC_Q_2_UNION */
#define ABB_CH3_RXA_DC_Q_2_ADDR                       (ABB_BASE_ADDR + 0x846)

/* 寄存器说明：RXB通道I路BLOCKING DC上报寄存器1。
   详      述：RXB天线I路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH3_RXB_DC_I_1_ADDR                       (ABB_BASE_ADDR + 0x847)

/* 寄存器说明：RXB通道I路BLOCKING DC上报寄存器2。
 bit[7:4]    RXB天线I路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH3_RXB_DC_I_2_UNION */
#define ABB_CH3_RXB_DC_I_2_ADDR                       (ABB_BASE_ADDR + 0x848)

/* 寄存器说明：RXB通道Q路BLOCKING DC上报寄存器1。
   详      述：RXB天线Q路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH3_RXB_DC_Q_1_ADDR                       (ABB_BASE_ADDR + 0x849)

/* 寄存器说明：RXB通道Q路BLOCKING DC上报寄存器2。
 bit[7:4]    RXB天线Q路信号BLOCKING DC上报值低4bit
 bit[3:0]    Reserved
   UNION结构:  ABB_CH3_RXB_DC_Q_2_UNION */
#define ABB_CH3_RXB_DC_Q_2_ADDR                       (ABB_BASE_ADDR + 0x84A)

/* 寄存器说明：数字调试寄存器。
   详      述：数字调试寄存器
            bit[7]：模式切换复位长度配置使能
            0：不使能
            1：使能
            bit[6:4]：模式切换复位长度配置值，单位为8 cycles
            bit[3]：reserved
            bit[2]：TX分频器使能bypass控制
            0：不bypass
            1：bypass
            bit[1]：RX分频器使能bypass控制
            0：不bypass
            1：bypass
            bit[0]：管脚CH0_CLK_52M输出时钟选择
            0：输出CH0_CLK_52M
            1：输出CH0_CLK_61D44M
   UNION结构 ：无 */
#define ABB_CH3_DEBUG_DIG4_ADDR                       (ABB_BASE_ADDR + 0x84F)

/* 寄存器说明：线控强制配置使能。
 bit[7]      TX通道线控强制配置值
 bit[6]      RXB通道线控强制配置值
 bit[5]      RXA通道线控强制配置值
 bit[4]      线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置使能
 bit[3]      线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置值
 bit[2]      TX通道线控选择
             0：from tx_en_cfg
             1：from line ctrl
 bit[1]      RXB通道线控选择
             0：from rxb_en_cfg
             1：from line ctrl
 bit[0]      RXA通道线控选择
             0：from rxa_en_cfg
             1：from line ctrl
   UNION结构:  ABB_CH3_LINE_SEL_UNION */
#define ABB_CH3_LINE_SEL_ADDR                         (ABB_BASE_ADDR + 0x850)

/* 寄存器说明：线控强制配置值。
 bit[7]      线控信号RX_LINE_CTRL_MODE强制配置使能
 bit[6:4]    线控信号RX_LINE_CTRL_MODE强制配置值
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：X模式
 bit[3]      线控信号TX_LINE_CTRL_MODE强制配置使能
 bit[2:0]    线控信号TX_LINE_CTRL_MODE强制配置值
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：X模式
   UNION结构:  ABB_CH3_LINE_CFG_UNION */
#define ABB_CH3_LINE_CFG_ADDR                         (ABB_BASE_ADDR + 0x851)

/* 寄存器说明：时钟门控寄存器。
 bit[7:1]    Reserved
 bit[0]      BLOCKING自动门控使能：
             0：使能
             1：不使能
   UNION结构:  ABB_CH3_CLK_SEL_UNION */
#define ABB_CH3_CLK_SEL_ADDR                          (ABB_BASE_ADDR + 0x852)

/* 寄存器说明：线控状态上报寄存器。
 bit[7:6]    Reserved
 bit[5:3]    线控信号LINE_CTRL_MODE状态上报
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：IDLE
 bit[2]      TX_EN线控状态上报
 bit[1]      RXB_EN线控状态上报
 bit[0]      RXA_EN线控状态上报
   UNION结构:  ABB_CH3_LINE_RPT0_UNION */
#define ABB_CH3_LINE_RPT0_ADDR                        (ABB_BASE_ADDR + 0x853)

/* 寄存器说明：线控状态上报寄存器。
 bit[7:6]    Reserved
 bit[5]      RXB_BLK_EN线控状态上报
 bit[4]      RXA_BLK_EN线控状态上报
 bit[3]      Reserved
 bit[2:0]    线控信号LINE_CTRL_MODE状态上报
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：IDLE
   UNION结构:  ABB_CH3_LINE_RPT1_UNION */
#define ABB_CH3_LINE_RPT1_ADDR                        (ABB_BASE_ADDR + 0x854)

/* 寄存器说明：RX数字工作模式上报寄存器。
 bit[7:5]    RX通道模式控制：
             000：2G(默认)
             001：3G_SC&amp;4G_5M
             010：4G_20M
             011：3G_DC&amp;4G_10M
             100：TDS
             101：CA
             Others：X
 bit[4]      RX通道CIC滤波器输出速率控制(Hz)：
                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA
             00：2.167M,    15.36M,    61.44M,     30.72M,    122.88M(默认)
             others：reserved
 bit[3]      RX通道半带滤波器bypass控制上报：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
 bit[2:0]    RX通道补偿滤波器补偿固定系数选择：
             0：由寄存器配置
             1：固定系数1
             2：固定系数2
             3：固定系数3
             4：固定系数4
             5：固定系数5
             6：固定系数6
             7：固定系数7
   UNION结构:  ABB_CH3_RX_MODE_RPT_UNION */
#define ABB_CH3_RX_MODE_RPT_ADDR                      (ABB_BASE_ADDR + 0x855)

/* 寄存器说明：RX数字工作状态上报寄存器。
 bit[7]      保留。
 bit[6]      RXB通道数据削顶指示信号
 bit[5]      RXB通道输出数据翻转指示信号
 bit[4]      RXA通道数据削顶指示信号
 bit[3]      RXA通道输出数据翻转指示信号
 bit[2]      RX通道输出数据有效指示信号
 bit[1]      RX通道输出数字随路时钟
 bit[0]      RX通道模拟随路时钟
   UNION结构:  ABB_CH3_RX_STATE_RPT_UNION */
#define ABB_CH3_RX_STATE_RPT_ADDR                     (ABB_BASE_ADDR + 0x857)

/* 寄存器说明：通道0配置寄存器。
   详      述：flush宽度[7:0]，单位为19.2M时钟周期。
   UNION结构 ：无 */
#define ABB_CH3_FLUSH_CFG0_ADDR                       (ABB_BASE_ADDR + 0x859)

/* 寄存器说明：通道0配置寄存器。
 bit[7:3]    FLUSH值，默认为8。
 bit[2:0]    flush宽度[10:8]，单位为19.2M时钟周期。
   UNION结构:  ABB_CH3_FLUSH_CFG1_UNION */
#define ABB_CH3_FLUSH_CFG1_ADDR                       (ABB_BASE_ADDR + 0x85A)

/* 寄存器说明：随路时钟延时关闭长度寄存器
 bit[7:6]    保留。
 bit[5:2]    rx_en拉低后，模拟部分A2D_RX_MCLK延时关闭时间长度配置。
             延时时长 = adc_clk_delay_len * 1.28us。（cfg_clk频率200MHz下）
 bit[1:0]    rx_en拉低后，随路时钟继续发送个数。
             00：2个随路时钟
             01：4个随路时钟
             10：8个随路时钟
             11：16个随路时钟
   UNION结构:  ABB_CH3_RX_DELAY_LEN_UNION */
#define ABB_CH3_RX_DELAY_LEN_ADDR                     (ABB_BASE_ADDR + 0x85C)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXQ_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS
             011：2G(默认)
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH3_RX_2G_ANA_1_UNION */
#define ABB_CH3_RX_2G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x900)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH3_RX_2G_ANA_2_UNION */
#define ABB_CH3_RX_2G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x901)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_2G_ANA_3_UNION */
#define ABB_CH3_RX_2G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x902)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_2G_ANA_4_UNION */
#define ABB_CH3_RX_2G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x903)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH3_RX_2G_ANA_5_UNION */
#define ABB_CH3_RX_2G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x904)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH3_RX_2G_ANA_6_UNION */
#define ABB_CH3_RX_2G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0x905)


#define ABB_CH3_RX_2G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0x906)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_2G_ANA_8_UNION */
#define ABB_CH3_RX_2G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0x907)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH3_RX_2G_ANA_9_UNION */
#define ABB_CH3_RX_2G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0x908)


#define ABB_CH3_RX_2G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0x909)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH3_RX_2G_ANA_11_UNION */
#define ABB_CH3_RX_2G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0x90A)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G(默认)
             010：3G_DC &amp; TDS 
             011：2G
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH3_RX_3G_ANA_1_UNION */
#define ABB_CH3_RX_3G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x910)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH3_RX_3G_ANA_2_UNION */
#define ABB_CH3_RX_3G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x911)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_3G_ANA_3_UNION */
#define ABB_CH3_RX_3G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x912)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_3G_ANA_4_UNION */
#define ABB_CH3_RX_3G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x913)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH3_RX_3G_ANA_5_UNION */
#define ABB_CH3_RX_3G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x914)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH3_RX_3G_ANA_6_UNION */
#define ABB_CH3_RX_3G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0x915)


#define ABB_CH3_RX_3G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0x916)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_3G_ANA_8_UNION */
#define ABB_CH3_RX_3G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0x917)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH3_RX_3G_ANA_9_UNION */
#define ABB_CH3_RX_3G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0x918)


#define ABB_CH3_RX_3G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0x919)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH3_RX_3G_ANA_11_UNION */
#define ABB_CH3_RX_3G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0x91A)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G (默认)
             001：3G
             010：3G_DC &amp; TDS
             011：2G
             100：CA
             101：CDMA
             others：CDMA
   UNION结构:  ABB_CH3_RX_4G_ANA_1_UNION */
#define ABB_CH3_RX_4G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0x920)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[1:0]    reserved
   UNION结构:  ABB_CH3_RX_4G_ANA_2_UNION */
#define ABB_CH3_RX_4G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0x921)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_4G_ANA_3_UNION */
#define ABB_CH3_RX_4G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0x922)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_4G_ANA_4_UNION */
#define ABB_CH3_RX_4G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0x923)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH3_RX_4G_ANA_5_UNION */
#define ABB_CH3_RX_4G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0x924)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH3_RX_4G_ANA_6_UNION */
#define ABB_CH3_RX_4G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0x925)


#define ABB_CH3_RX_4G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0x926)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_4G_ANA_8_UNION */
#define ABB_CH3_RX_4G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0x927)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH3_RX_4G_ANA_9_UNION */
#define ABB_CH3_RX_4G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0x928)


#define ABB_CH3_RX_4G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0x929)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH3_RX_4G_ANA_11_UNION */
#define ABB_CH3_RX_4G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0x92A)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS(默认)
             011：2G
             100：CA
             101：CDMA
             others：CDMA
   UNION结构:  ABB_CH3_RX_TDS_ANA_1_UNION */
#define ABB_CH3_RX_TDS_ANA_1_ADDR                     (ABB_BASE_ADDR + 0x930)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH3_RX_TDS_ANA_2_UNION */
#define ABB_CH3_RX_TDS_ANA_2_ADDR                     (ABB_BASE_ADDR + 0x931)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_TDS_ANA_3_UNION */
#define ABB_CH3_RX_TDS_ANA_3_ADDR                     (ABB_BASE_ADDR + 0x932)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_TDS_ANA_4_UNION */
#define ABB_CH3_RX_TDS_ANA_4_ADDR                     (ABB_BASE_ADDR + 0x933)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
             
   UNION结构:  ABB_CH3_RX_TDS_ANA_5_UNION */
#define ABB_CH3_RX_TDS_ANA_5_ADDR                     (ABB_BASE_ADDR + 0x934)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH3_RX_TDS_ANA_6_UNION */
#define ABB_CH3_RX_TDS_ANA_6_ADDR                     (ABB_BASE_ADDR + 0x935)


#define ABB_CH3_RX_TDS_ANA_7_ADDR                     (ABB_BASE_ADDR + 0x936)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_TDS_ANA_8_UNION */
#define ABB_CH3_RX_TDS_ANA_8_ADDR                     (ABB_BASE_ADDR + 0x937)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH3_RX_TDS_ANA_9_UNION */
#define ABB_CH3_RX_TDS_ANA_9_ADDR                     (ABB_BASE_ADDR + 0x938)


#define ABB_CH3_RX_TDS_ANA_10_ADDR                    (ABB_BASE_ADDR + 0x939)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH3_RX_TDS_ANA_11_UNION */
#define ABB_CH3_RX_TDS_ANA_11_ADDR                    (ABB_BASE_ADDR + 0x93A)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[3]      reserved
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS
             011：2G
             100：CA
             101：CDMA(默认)
             others:CDMA
   UNION结构:  ABB_CH3_RX_X_ANA_1_UNION */
#define ABB_CH3_RX_X_ANA_1_ADDR                       (ABB_BASE_ADDR + 0x940)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH3_RX_X_ANA_2_UNION */
#define ABB_CH3_RX_X_ANA_2_ADDR                       (ABB_BASE_ADDR + 0x941)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_X_ANA_3_UNION */
#define ABB_CH3_RX_X_ANA_3_ADDR                       (ABB_BASE_ADDR + 0x942)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_X_ANA_4_UNION */
#define ABB_CH3_RX_X_ANA_4_ADDR                       (ABB_BASE_ADDR + 0x943)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH3_RX_X_ANA_5_UNION */
#define ABB_CH3_RX_X_ANA_5_ADDR                       (ABB_BASE_ADDR + 0x944)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    Resreved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH3_RX_X_ANA_6_UNION */
#define ABB_CH3_RX_X_ANA_6_ADDR                       (ABB_BASE_ADDR + 0x945)


#define ABB_CH3_RX_X_ANA_7_ADDR                       (ABB_BASE_ADDR + 0x946)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_X_ANA_8_UNION */
#define ABB_CH3_RX_X_ANA_8_ADDR                       (ABB_BASE_ADDR + 0x947)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH3_RX_X_ANA_9_UNION */
#define ABB_CH3_RX_X_ANA_9_ADDR                       (ABB_BASE_ADDR + 0x948)


#define ABB_CH3_RX_X_ANA_10_ADDR                      (ABB_BASE_ADDR + 0x949)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH3_RX_X_ANA_11_UNION */
#define ABB_CH3_RX_X_ANA_11_ADDR                      (ABB_BASE_ADDR + 0x94A)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr00。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[3]      Reserved
 bit[2:0]    模式控制：
             000：4G
             001：3G
             010：3G_DC &amp; TDS
             011：2G(默认)
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH3_RX_IDLE_ANA_1_UNION */
#define ABB_CH3_RX_IDLE_ANA_1_ADDR                    (ABB_BASE_ADDR + 0x950)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr01。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    reserved
   UNION结构:  ABB_CH3_RX_IDLE_ANA_2_UNION */
#define ABB_CH3_RX_IDLE_ANA_2_ADDR                    (ABB_BASE_ADDR + 0x951)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr53。
 bit[7]      reserved
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_IDLE_ANA_3_UNION */
#define ABB_CH3_RX_IDLE_ANA_3_ADDR                    (ABB_BASE_ADDR + 0x952)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr54。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_IDLE_ANA_4_UNION */
#define ABB_CH3_RX_IDLE_ANA_4_ADDR                    (ABB_BASE_ADDR + 0x953)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr55。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
             
   UNION结构:  ABB_CH3_RX_IDLE_ANA_5_UNION */
#define ABB_CH3_RX_IDLE_ANA_5_ADDR                    (ABB_BASE_ADDR + 0x954)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr56。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    reserved
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      reserved
   UNION结构:  ABB_CH3_RX_IDLE_ANA_6_UNION */
#define ABB_CH3_RX_IDLE_ANA_6_ADDR                    (ABB_BASE_ADDR + 0x955)


#define ABB_CH3_RX_IDLE_ANA_7_ADDR                    (ABB_BASE_ADDR + 0x956)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr58。
 bit[7:4]    reserved
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH3_RX_IDLE_ANA_8_UNION */
#define ABB_CH3_RX_IDLE_ANA_8_ADDR                    (ABB_BASE_ADDR + 0x957)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr59。
 bit[7]      reserved
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    reserved
   UNION结构:  ABB_CH3_RX_IDLE_ANA_9_UNION */
#define ABB_CH3_RX_IDLE_ANA_9_ADDR                    (ABB_BASE_ADDR + 0x958)


#define ABB_CH3_RX_IDLE_ANA_10_ADDR                   (ABB_BASE_ADDR + 0x959)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr61。
 bit[7:5]    reserved
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      reserved
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH3_RX_IDLE_ANA_11_UNION */
#define ABB_CH3_RX_IDLE_ANA_11_ADDR                   (ABB_BASE_ADDR + 0x95A)

/* 寄存器说明：模拟读写寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH3_REG_ANALOG_WR02_ADDR                  (ABB_BASE_ADDR + 0x960)

/* 寄存器说明：模拟读写寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH3_REG_ANALOG_WR03_ADDR                  (ABB_BASE_ADDR + 0x961)

/* 寄存器说明：Other控制寄存器。
 bit[7:4]    Reserved
 bit[3]      RX ADC自动tuning控制
             0：手动tuning，tuning选择RX_TUNE1,RX_TUNE2,RX_TUNE3的值(默认)
             1：自动tuning，RX通道的calibration值为CAL_VALUE
 bit[2]      TX ADC自动tuning控制
             0：手动tuning，tuning选择TX_TUNE1,TX_TUNE2,TX_TUNE3的值(默认)
             1：自动tuning，TX通道的calibration值为CAL_VALUE
 bit[1:0]    Reserved
   UNION结构:  ABB_CH3_REG_ANALOG_WR04_UNION */
#define ABB_CH3_REG_ANALOG_WR04_ADDR                  (ABB_BASE_ADDR + 0x962)

/* 寄存器说明：ADC第一级积分器电容tuning寄存器。
   详      述：RX积分器1_TUNE码
   UNION结构 ：无 */
#define ABB_CH3_REG_ANALOG_WR05_ADDR                  (ABB_BASE_ADDR + 0x963)

/* 寄存器说明：ADC第二级积分器电容tuning寄存器。
   详      述：RX积分器2_TUNE码
   UNION结构 ：无 */
#define ABB_CH3_REG_ANALOG_WR06_ADDR                  (ABB_BASE_ADDR + 0x964)

/* 寄存器说明：ADC第三级积分器电容tuning寄存器。
   详      述：RX积分器3_TUNE码
   UNION结构 ：无 */
#define ABB_CH3_REG_ANALOG_WR07_ADDR                  (ABB_BASE_ADDR + 0x965)

/* 寄存器说明：时钟反沿控制寄存器。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH3_REG_ANALOG_WR38_ADDR                  (ABB_BASE_ADDR + 0x969)

/* 寄存器说明：标志位只读寄存器。
 bit[7:2]    reserved
 bit[1]      RXB OP1 offset校准完成标志位：
             0:校准未完成
             1:校准完成
 bit[0]      RXA OP1 offset校准完成标志位：
             0:校准未完成
             1:校准完成
   UNION结构:  ABB_CH3_REG_ANALOG_RO0_UNION */
#define ABB_CH3_REG_ANALOG_RO0_ADDR                   (ABB_BASE_ADDR + 0x96B)

/* 寄存器说明：RC校准只读寄存器。
 bit[7:6]    Reserved
 bit[5:0]    RX CK TUNE CODE
   UNION结构:  ABB_CH3_REG_ANALOG_RO1_UNION */
#define ABB_CH3_REG_ANALOG_RO1_ADDR                   (ABB_BASE_ADDR + 0x96C)

/* 寄存器说明：模拟只读寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH3_REG_ANALOG_RO2_ADDR                   (ABB_BASE_ADDR + 0x96D)

/* 寄存器说明：模拟只读寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH3_REG_ANALOG_RO3_ADDR                   (ABB_BASE_ADDR + 0x96E)

/* 寄存器说明：模拟只读寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH3_REG_ANALOG_RO4_ADDR                   (ABB_BASE_ADDR + 0x96F)

/* 寄存器说明：模拟调试寄存器。
 bit[7:5]    overload 码配置
             00：16个连续最大码或者最小码
             01：8个连续最大码或者最小码
             10：4个连续最大码或者最小码
             11：关闭Overload检测
 bit[4]      RC tunning码选择
             0：自动
             1：来自寄存器
 bit[3]      reserved
 bit[2]      上升沿启动CK Tuning
 bit[1]      ADC启动选择
             0：自动启动
             1：手动启动
 bit[0]      ADC pump时钟门控
             1：可关闭
             0：一直打开
   UNION结构:  ABB_CH3_REG_DEBUG_ANA0_UNION */
#define ABB_CH3_REG_DEBUG_ANA0_ADDR                   (ABB_BASE_ADDR + 0x970)

/* 寄存器说明：ADC启动顺序控制寄存器。
   详      述：ADC pup启动顺序手工控制
            各bit对应不同模块(对I/Q同时有效，高电平有效)：
            bit7=1: 解除CAP3的RESET
            bit6=1：解除CAP2的RESET
            bit5=1: 解除CAP1的RESET
            bit4=1: 解除OP的PD
            bit3=1: 解除反馈DAC的PD
            bit2=1: 启动量化器的校准
            bit1=1: 解除CKGEN的PD
            bit0=1: 解除量化器的PD
   UNION结构 ：无 */
#define ABB_CH3_REG_DEBUG_ANA1_ADDR                   (ABB_BASE_ADDR + 0x971)

/* 寄存器说明：ADC控制寄存器。
 bit[7:5]    reserved
 bit[4]      ADC输入共模选择
             0：0.65V
             1：0.5V
 bit[3]      ADC 输入共模调整使能
             0：不使能共模调整电路
             1：使能共模调整电路
 bit[2]      ADC op1 offset校准使能
             0：不使能
             1：使能
 bit[1]      ADC OP1 offset calibration启动：
             0：不启动
             1：启动
 bit[0]      ADC 量化器校准使能
             0：不使能
             1：使能
   UNION结构:  ABB_CH3_REG_DEBUG_ANA2_UNION */
#define ABB_CH3_REG_DEBUG_ANA2_ADDR                   (ABB_BASE_ADDR + 0x972)

/* 寄存器说明：ADC控制寄存器。
 bit[7:2]    reserved
 bit[1]      RXADC中第一级积分器运放offset校准值调整控制：
             0：无效
             1：有效
 bit[0]      运放offset是否起作用控制：
             0：无效
             1：有效
   UNION结构:  ABB_CH3_REG_DEBUG_ANA3_UNION */
#define ABB_CH3_REG_DEBUG_ANA3_ADDR                   (ABB_BASE_ADDR + 0x973)

/* 寄存器说明：ADC控制寄存器。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH3_REG_DEBUG_ANA4_ADDR                   (ABB_BASE_ADDR + 0x974)

/* 寄存器说明：ADC控制寄存器。
   详      述：reserved
   UNION结构 ：无 */
#define ABB_CH3_REG_DEBUG_ANA5_ADDR                   (ABB_BASE_ADDR + 0x975)

/* 寄存器说明：Bandgap和TCXO控制寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH3_REG_DEBUG_ANA6_ADDR                   (ABB_BASE_ADDR + 0x976)

/* 寄存器说明：电流控制寄存器。
 bit[7:3]    Reserved
 bit[2:0]    ADC 差分Buffer电流调节控制
             000：5u
             001：4u
             010：3u
             011：2u
             100：2u
             101：10u
             110：8u
             111：6u
   UNION结构:  ABB_CH3_REG_DEBUG_ANA7_UNION */
#define ABB_CH3_REG_DEBUG_ANA7_ADDR                   (ABB_BASE_ADDR + 0x977)

/* 寄存器说明：电流控制寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH3_REG_DEBUG_ANA8_ADDR                   (ABB_BASE_ADDR + 0x978)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH3_REG_DEBUG_ANA9_ADDR                   (ABB_BASE_ADDR + 0x979)

/* 寄存器说明：模拟调试寄存器。
   详      述：Resreved
   UNION结构 ：无 */
#define ABB_CH3_REG_DEBUG_ANA10_ADDR                  (ABB_BASE_ADDR + 0x97A)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH3_REG_DEBUG_ANA11_ADDR                  (ABB_BASE_ADDR + 0x97B)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH3_REG_DEBUG_ANA12_ADDR                  (ABB_BASE_ADDR + 0x97C)

/* 寄存器说明：模拟调试寄存器。
   详      述：Tuning code配置值
   UNION结构 ：无 */
#define ABB_CH3_REG_DEBUG_ANA22_ADDR                  (ABB_BASE_ADDR + 0x986)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
            (通道0、通道1数模接口被et占用)
   UNION结构 ：无 */
#define ABB_CH3_REG_DEBUG_ANA28_ADDR                  (ABB_BASE_ADDR + 0x98C)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
            (通道0、通道1数模接口被et占用)
   UNION结构 ：无 */
#define ABB_CH3_REG_DEBUG_ANA29_ADDR                  (ABB_BASE_ADDR + 0x98D)

/* 寄存器说明：模拟调试寄存器。
   详      述：Reserved
   UNION结构 ：无 */
#define ABB_CH3_REG_DEBUG_ANA30_ADDR                  (ABB_BASE_ADDR + 0x98E)





/*****************************************************************************
  3 枚举定义
*****************************************************************************/



/*****************************************************************************
  4 消息头定义
*****************************************************************************/


/*****************************************************************************
  5 消息定义
*****************************************************************************/



/*****************************************************************************
  6 STRUCT定义
*****************************************************************************/



/*****************************************************************************
  7 UNION定义
*****************************************************************************/

/***======================================================================***
                     (1/1) register_define_abb
 ***======================================================================***/
/*****************************************************************************
 结构名    : ABB_PORT_MUTIPLEX_UNION
 结构说明  : PORT_MUTIPLEX 寄存器结构定义。地址偏移量:0x000，初值:0x00，宽度:8
 寄存器说明: 测试端口复用寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  abb2bbp_clk_sel : 2;  /* bit[0-1]: 测试abb2bbp时钟时，选择输出到pad的时钟端(MUX到G0_CLK_104端口出)
                                                          0：G0_CLK_104（默认）
                                                          1：reserved，请勿配置
                                                          2：reserved，请勿配置
                                                          3：SC_CLK_245D76M */
        unsigned long  test_ch_sel     : 1;  /* bit[2]  : 数采时，RX通道的输出复用选择，输出给IOSHARE模块的单bit信号。
                                                          0：CH0 RX和CH1 RX数采（默认）
                                                          1：CH2 RX和CH3 RX数采 */
        unsigned long  reserved        : 5;  /* bit[3-7]: 保留。 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_PORT_MUTIPLEX_UNION;
#define ABB_PORT_MUTIPLEX_abb2bbp_clk_sel_START  (0)
#define ABB_PORT_MUTIPLEX_abb2bbp_clk_sel_END    (1)
#define ABB_PORT_MUTIPLEX_test_ch_sel_START      (2)
#define ABB_PORT_MUTIPLEX_test_ch_sel_END        (2)


/*****************************************************************************
 结构名    : ABB_COMMON_DIG_1_UNION
 结构说明  : COMMON_DIG_1 寄存器结构定义。地址偏移量:0x001，初值:0x00，宽度:8
 寄存器说明: 通用数字寄存器1
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  pwr_on_rst : 1;  /* bit[0]  : 全局软复位信号：
                                                     0：不复位(默认)
                                                     1：复位整个数字电路和模拟电路 */
        unsigned long  ana_sw_rst : 1;  /* bit[1]  : 模拟软复位信号：
                                                     0：不复位(默认)
                                                     1：复位整个模拟电路 */
        unsigned long  reserved   : 6;  /* bit[2-7]: 保留。 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_COMMON_DIG_1_UNION;
#define ABB_COMMON_DIG_1_pwr_on_rst_START  (0)
#define ABB_COMMON_DIG_1_pwr_on_rst_END    (0)
#define ABB_COMMON_DIG_1_ana_sw_rst_START  (1)
#define ABB_COMMON_DIG_1_ana_sw_rst_END    (1)


/*****************************************************************************
 结构名    : ABB_COMMON_DIG_2_UNION
 结构说明  : COMMON_DIG_2 寄存器结构定义。地址偏移量:0x002，初值:0x00，宽度:8
 寄存器说明: 通用数字寄存器2
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et0_out_sel : 1;  /* bit[0]  : ET0输出选择：
                                                      0：CH0 ET CH输出至CH0 ET DAC
                                                      1：CH1 ET CH输出至CH0 ET DAC */
        unsigned long  reserved    : 7;  /* bit[1-7]: 保留。 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_COMMON_DIG_2_UNION;
#define ABB_COMMON_DIG_2_et0_out_sel_START  (0)
#define ABB_COMMON_DIG_2_et0_out_sel_END    (0)


/*****************************************************************************
 结构名    : ABB_COMMON_DIG_3_UNION
 结构说明  : COMMON_DIG_3 寄存器结构定义。地址偏移量:0x003，初值:0x00，宽度:8
 寄存器说明: 通用数字寄存器3
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  comb_mode0 : 1;  /* bit[0]  : CH0/CH1四收模式寄存器
                                                     0：CH0、CH1不开启四收模式
                                                     1：开启四收模式，CH0、CH1的RX通道绑定。 */
        unsigned long  reserved   : 7;  /* bit[1-7]: 保留。 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_COMMON_DIG_3_UNION;
#define ABB_COMMON_DIG_3_comb_mode0_START  (0)
#define ABB_COMMON_DIG_3_comb_mode0_END    (0)


/*****************************************************************************
 结构名    : ABB_COMMON_DIG_4_UNION
 结构说明  : COMMON_DIG_4 寄存器结构定义。地址偏移量:0x004，初值:0x00，宽度:8
 寄存器说明: 通用数字寄存器4
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  comb_mode1 : 1;  /* bit[0]  : CH2/CH3四收模式寄存器
                                                     0：CH2、CH3不开启四收模式
                                                     1：开启四收模式，CH2、CH3的RX通道绑定。 */
        unsigned long  reserved   : 7;  /* bit[1-7]:  */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_COMMON_DIG_4_UNION;
#define ABB_COMMON_DIG_4_comb_mode1_START  (0)
#define ABB_COMMON_DIG_4_comb_mode1_END    (0)


/*****************************************************************************
 结构名    : ABB_COMMON_DIG_5_UNION
 结构说明  : COMMON_DIG_5 寄存器结构定义。地址偏移量:0x005，初值:0x00，宽度:8
 寄存器说明: 通用数字寄存器5
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ate_test_ch_sel : 3;  /* bit[0-2]: ATE测试模式下，RX通道的输出复用选择，输出下行随路时钟/VLD/DATA。
                                                          0：CH0 RX出pad（默认）
                                                          1：CH1 RX出pad
                                                          2：CH2 RX出pad
                                                          3：CH3 RX出pad
                                                          其他：输出G0_CLK_104M/SC_49M_OUT/CH0_TCXO_OUT */
        unsigned long  reserved        : 5;  /* bit[3-7]:  */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_COMMON_DIG_5_UNION;
#define ABB_COMMON_DIG_5_ate_test_ch_sel_START  (0)
#define ABB_COMMON_DIG_5_ate_test_ch_sel_END    (2)


/*****************************************************************************
 结构名    : ABB_COMMON_DIG_6_UNION
 结构说明  : COMMON_DIG_6 寄存器结构定义。地址偏移量:0x006，初值:0x00，宽度:8
 寄存器说明: 通用数字寄存器6
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  sc_clk49m_en : 1;  /* bit[0]  : SCPLL 245.76M时钟5分频得到GPS使用的49M时钟。
                                                       1：时钟分频打开
                                                       0：时钟分频关闭，输出固定值
                                                       为保证关闭时输出0，需先关闭此开关，然后关闭SCPLL 245M时钟。 */
        unsigned long  reserved     : 7;  /* bit[1-7]:  */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_COMMON_DIG_6_UNION;
#define ABB_COMMON_DIG_6_sc_clk49m_en_START  (0)
#define ABB_COMMON_DIG_6_sc_clk49m_en_END    (0)


/*****************************************************************************
 结构名    : ABB_COMMON_DIG_7_UNION
 结构说明  : COMMON_DIG_7 寄存器结构定义。地址偏移量:0x007，初值:0x00，宽度:8
 寄存器说明: 通用数字寄存器7
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  g0_clk26m_en : 1;  /* bit[0]  : GOPLL 104M时钟4分频得到26M时钟。
                                                       1：时钟分频打开
                                                       0：时钟分频关闭，输出固定值
                                                       为保证关闭时输出0，需先关闭此开关，然后关闭G0PLL 104M时钟。 */
        unsigned long  reserved     : 7;  /* bit[1-7]:  */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_COMMON_DIG_7_UNION;
#define ABB_COMMON_DIG_7_g0_clk26m_en_START  (0)
#define ABB_COMMON_DIG_7_g0_clk26m_en_END    (0)


/*****************************************************************************
 结构名    : ABB_SAR_CFG_RW_UNION
 结构说明  : SAR_CFG_RW 寄存器结构定义。地址偏移量:0x023，初值:0x00，宽度:8
 寄存器说明: SAR校准寄存器接口读写指示
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  sar_cfg_rw : 1;  /* bit[0]  : SAR ADC校准寄存器读写指示。
                                                     0：读；
                                                     1：写。
                                                     读操作流程：（1）写寄存器地址SAR_CFG_ADDR；（2）写SAR_CFG_RW=0；（3）读寄存器SAR_CFG_RD_DATA，该寄存器的值即为SAR ADC校准寄存器的值。
                                                     写操作流程：（1）将寄存器值写入SAR_CFG_WR_DATA；（2）将寄存器地址写入SAR_CFG_ADDR；（3）写寄存器SAR_CFG_RW＝1
                                                     V7R5 ABB不再支持自研ET，此寄存器无效。 */
        unsigned long  reserved   : 7;  /* bit[1-7]: 保留。 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_SAR_CFG_RW_UNION;
#define ABB_SAR_CFG_RW_sar_cfg_rw_START  (0)
#define ABB_SAR_CFG_RW_sar_cfg_rw_END    (0)


/*****************************************************************************
 结构名    : ABB_SAR_ADC_CTRL_UNION
 结构说明  : SAR_ADC_CTRL 寄存器结构定义。地址偏移量:0x025，初值:0x01，宽度:8
 寄存器说明: SAR ADC控制寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  sar_coeff_bypass : 1;  /* bit[0]  : SAR_ADC_COEFF bypass控制，即最终输出为SAR_DATA_OUT<11:0>= SAR_DATA<14:9> *64 + （SAR_DATA<8:3>*2+ SAR_DATA<2:1>）
                                                           V7R5 ABB不再支持自研ET，此寄存器无效。 */
        unsigned long  reserved         : 7;  /* bit[1-7]: 保留。 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_SAR_ADC_CTRL_UNION;
#define ABB_SAR_ADC_CTRL_sar_coeff_bypass_START  (0)
#define ABB_SAR_ADC_CTRL_sar_coeff_bypass_END    (0)


/*****************************************************************************
 结构名    : ABB_SAR_RX_EN_UNION
 结构说明  : SAR_RX_EN 寄存器结构定义。地址偏移量:0x026，初值:0x00，宽度:8
 寄存器说明: SAR数字通道使能寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  sar_rx_en : 1;  /* bit[0]  : sar_rx_en关闭时，FIFO写时钟关闭，SAR FIFO停止工作。
                                                    V7R5 ABB不再支持自研ET，此寄存器无效。 */
        unsigned long  reserved  : 7;  /* bit[1-7]:  */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_SAR_RX_EN_UNION;
#define ABB_SAR_RX_EN_sar_rx_en_START  (0)
#define ABB_SAR_RX_EN_sar_rx_en_END    (0)


/*****************************************************************************
 结构名    : ABB_SAR_OUTPUT_EN_UNION
 结构说明  : SAR_OUTPUT_EN 寄存器结构定义。地址偏移量:0x027，初值:0x00，宽度:8
 寄存器说明: SAR输出使能寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  sar_output_en : 1;  /* bit[0]  : sar_output_en关闭时，随路数据输出为0，随路时钟输出拉低。
                                                        V7R5 ABB不再支持自研ET，此寄存器无效。 */
        unsigned long  reserved      : 7;  /* bit[1-7]:  */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_SAR_OUTPUT_EN_UNION;
#define ABB_SAR_OUTPUT_EN_sar_output_en_START  (0)
#define ABB_SAR_OUTPUT_EN_sar_output_en_END    (0)


/*****************************************************************************
 结构名    : ABB_SAR_RX_BP_UNION
 结构说明  : SAR_RX_BP 寄存器结构定义。地址偏移量:0x028，初值:0x00，宽度:8
 寄存器说明: SAR直通模式寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  sar_rx_bp : 1;  /* bit[0]  : sar_rx_bp = 1时，将模拟送至数字的15bit数据直接输出。
                                                    V7R5 ABB不再支持自研ET，此寄存器无效。 */
        unsigned long  reserved  : 7;  /* bit[1-7]:  */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_SAR_RX_BP_UNION;
#define ABB_SAR_RX_BP_sar_rx_bp_START  (0)
#define ABB_SAR_RX_BP_sar_rx_bp_END    (0)


/*****************************************************************************
 结构名    : ABB_SAR_SW_RST_UNION
 结构说明  : SAR_SW_RST 寄存器结构定义。地址偏移量:0x029，初值:0x00，宽度:8
 寄存器说明: SAR数字通道软复位寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  sar_sw_rst : 1;  /* bit[0]  : sar_sw_rst = 1时，SAR FIFO复位。输出寄存器不复位。
                                                     V7R5 ABB不再支持自研ET，此寄存器无效。 */
        unsigned long  reserved   : 7;  /* bit[1-7]:  */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_SAR_SW_RST_UNION;
#define ABB_SAR_SW_RST_sar_sw_rst_START  (0)
#define ABB_SAR_SW_RST_sar_sw_rst_END    (0)


/*****************************************************************************
 结构名    : ABB_SAR_ANA_EN_UNION
 结构说明  : SAR_ANA_EN 寄存器结构定义。地址偏移量:0x030，初值:0x00，宽度:8
 寄存器说明: SAR模拟通道使能寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  sar_ana_en : 1;  /* bit[0]  : SAR模拟部分使能。
                                                     V7R5 ABB不再支持自研ET，此寄存器无效。 */
        unsigned long  reserved   : 7;  /* bit[1-7]:  */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_SAR_ANA_EN_UNION;
#define ABB_SAR_ANA_EN_sar_ana_en_START  (0)
#define ABB_SAR_ANA_EN_sar_ana_en_END    (0)


/*****************************************************************************
 结构名    : ABB_SAR_ANA_SW_RST_UNION
 结构说明  : SAR_ANA_SW_RST 寄存器结构定义。地址偏移量:0x031，初值:0x00，宽度:8
 寄存器说明: SAR模拟通道软复位寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  sar_ana_sw_rst : 1;  /* bit[0]  : sar_ana_sw_rst = 1时，SAR模拟部分、校准部分复位。
                                                         V7R5 ABB不再支持自研ET，此寄存器无效。 */
        unsigned long  reserved       : 7;  /* bit[1-7]:  */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_SAR_ANA_SW_RST_UNION;
#define ABB_SAR_ANA_SW_RST_sar_ana_sw_rst_START  (0)
#define ABB_SAR_ANA_SW_RST_sar_ana_sw_rst_END    (0)


/*****************************************************************************
 结构名    : ABB_ROADRUNNER_EN_UNION
 结构说明  : ROADRUNNER_EN 寄存器结构定义。地址偏移量:0x032，初值:0x00，宽度:8
 寄存器说明: 自研ET使能寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  roadrunner_en : 1;  /* bit[0]  : 自研ET使能信号
                                                        0：CH0支持第三方ET（默认）
                                                        1：CH0支持自研ET
                                                        V7R5 ABB不再支持自研ET，请勿配置此寄存器！ */
        unsigned long  reserved      : 7;  /* bit[1-7]:  */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_ROADRUNNER_EN_UNION;
#define ABB_ROADRUNNER_EN_roadrunner_en_START  (0)
#define ABB_ROADRUNNER_EN_roadrunner_en_END    (0)


/*****************************************************************************
 结构名    : ABB_BIST_CFG_1_UNION
 结构说明  : BIST_CFG_1 寄存器结构定义。地址偏移量:0x041，初值:0x00，宽度:8
 寄存器说明: BIST配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  bist_en               : 1;  /* bit[0]  : BIST使能。
                                                                0：不使能；
                                                                1：使能。 */
        unsigned long  bist_delay1           : 2;  /* bit[1-2]: 延时时间1配置值,通路使能到测试开始的延时时间选择。
                                                                00:50us（默认）
                                                                01:100us
                                                                10:200us
                                                                11:500us */
        unsigned long  bist_delay2           : 2;  /* bit[3-4]: 延时时间2配置值,信号直流量计算后的稳定时间配置。
                                                                00:20us（默认）
                                                                01:50us
                                                                10:200us
                                                                11:500us */
        unsigned long  bist_switch_delay_sel : 2;  /* bit[5-6]: 切换iq及通道时，有30拍随路时钟延时，在此基础上增加的延时Switch_delay的选择信号：
                                                                00：0us；(默认)
                                                                01：20us；
                                                                10：50us；
                                                                11：200us。 */
        unsigned long  bist_ch_en_ctrl       : 1;  /* bit[7]  : bist测试通道线控控制模式：
                                                                0：通道线控bist测试时全部拉高
                                                                1：通道线控bist测试时测试通道拉高，其他拉低。 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_BIST_CFG_1_UNION;
#define ABB_BIST_CFG_1_bist_en_START                (0)
#define ABB_BIST_CFG_1_bist_en_END                  (0)
#define ABB_BIST_CFG_1_bist_delay1_START            (1)
#define ABB_BIST_CFG_1_bist_delay1_END              (2)
#define ABB_BIST_CFG_1_bist_delay2_START            (3)
#define ABB_BIST_CFG_1_bist_delay2_END              (4)
#define ABB_BIST_CFG_1_bist_switch_delay_sel_START  (5)
#define ABB_BIST_CFG_1_bist_switch_delay_sel_END    (6)
#define ABB_BIST_CFG_1_bist_ch_en_ctrl_START        (7)
#define ABB_BIST_CFG_1_bist_ch_en_ctrl_END          (7)


/*****************************************************************************
 结构名    : ABB_BIST_CFG_4_UNION
 结构说明  : BIST_CFG_4 寄存器结构定义。地址偏移量:0x044，初值:0x00，宽度:8
 寄存器说明: BIST测试项目bypass寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  bist_test_bypass : 6;  /* bit[0-5]: 测试项bypass信号：
                                                           [0]:1表示DC_I指标bypass；0表示不bypass；
                                                           [1]:1表示DC_Q指标bypass；0表示不bypass；
                                                           [2]:1表示SNDR_I指标bypass；0表示不bypass；
                                                           [3]:1表示SNDR_Q指标bypass；0表示不bypass；
                                                           [4]:1表示GAIN_MISMATCH指标bypass；0表示不bypass；
                                                           [5]:1表示GAIN_ERROR指标bypass；0表示不bypass； */
        unsigned long  reserved         : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_BIST_CFG_4_UNION;
#define ABB_BIST_CFG_4_bist_test_bypass_START  (0)
#define ABB_BIST_CFG_4_bist_test_bypass_END    (5)


/*****************************************************************************
 结构名    : ABB_BIST_CFG_5_UNION
 结构说明  : BIST_CFG_5 寄存器结构定义。地址偏移量:0x045，初值:0x00，宽度:8
 寄存器说明: BIST手动流程配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  bist_manual    : 1;  /* bit[0]  : 0：自动测试流程
                                                         1：手动测试流程 */
        unsigned long  bist_rx_ch_sel : 3;  /* bit[1-3]: 手动测试选择输入数据通道：
                                                         000：RXA（CH0）
                                                         001：RXB（CH0）
                                                         010：RXA（CH1）
                                                         011：RXB（CH1）
                                                         100：RXA（CH2）
                                                         101：RXB（CH2）
                                                         110：RXA（CH3）
                                                         111：RXB（CH3） */
        unsigned long  bist_gate_bp   : 1;  /* bit[4]  : 0：bist时钟受门控控制，bist_en拉高后bist才有时钟。（默认）
                                                         1：bist时钟不受门控控制。 */
        unsigned long  reserved       : 3;  /* bit[5-7]: 保留。 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_BIST_CFG_5_UNION;
#define ABB_BIST_CFG_5_bist_manual_START     (0)
#define ABB_BIST_CFG_5_bist_manual_END       (0)
#define ABB_BIST_CFG_5_bist_rx_ch_sel_START  (1)
#define ABB_BIST_CFG_5_bist_rx_ch_sel_END    (3)
#define ABB_BIST_CFG_5_bist_gate_bp_START    (4)
#define ABB_BIST_CFG_5_bist_gate_bp_END      (4)


/*****************************************************************************
 结构名    : ABB_BIST_RPT_1_UNION
 结构说明  : BIST_RPT_1 寄存器结构定义。地址偏移量:0x046，初值:0x00，宽度:8
 寄存器说明: BIST完成状态寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  bist_done : 1;  /* bit[0]  : SNDR计算完成状态。
                                                    0：没有完成；
                                                    1：完成。 */
        unsigned long  reserved  : 6;  /* bit[1-6]: 保留。 */
        unsigned long  bist_pass : 1;  /* bit[7]  : BIST所有启动的测试项是否通过，即未bypass的测试是否全部通过。
                                                    0：未通过；
                                                    1：通过。 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_BIST_RPT_1_UNION;
#define ABB_BIST_RPT_1_bist_done_START  (0)
#define ABB_BIST_RPT_1_bist_done_END    (0)
#define ABB_BIST_RPT_1_bist_pass_START  (7)
#define ABB_BIST_RPT_1_bist_pass_END    (7)


/*****************************************************************************
 结构名    : ABB_BIST_RPT_2_UNION
 结构说明  : BIST_RPT_2 寄存器结构定义。地址偏移量:0x047，初值:0x00，宽度:8
 寄存器说明: BIST结果上报寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  para_pass_flag : 6;  /* bit[0-5]: 每一次计算出的6个参数是否pass：
                                                         [0]:1表示DC_I指标pass；0表示不pass；
                                                         [1]:1表示DC_Q指标pass；0表示不pass；
                                                         [2]:1表示SNDR_I指标pass；0表示不pass；
                                                         [3]:1表示SNDR_Q指标pass；0表示不pass；
                                                         [4]:1表示GAIN_MISMATCH指标pass；0表示不pass；
                                                         [5]:1表示GAIN_ERROR指标pass；0表示不pass； */
        unsigned long  reserved       : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_BIST_RPT_2_UNION;
#define ABB_BIST_RPT_2_para_pass_flag_START  (0)
#define ABB_BIST_RPT_2_para_pass_flag_END    (5)


/*****************************************************************************
 结构名    : ABB_BIST_RPT_8_UNION
 结构说明  : BIST_RPT_8 寄存器结构定义。地址偏移量:0x04D，初值:0x00，宽度:8
 寄存器说明: BIST结果上报寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  bist_dc_i_msb : 3;  /* bit[0-2]: I路dc上报值高位。 */
        unsigned long  reserved      : 5;  /* bit[3-7]: 保留。 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_BIST_RPT_8_UNION;
#define ABB_BIST_RPT_8_bist_dc_i_msb_START  (0)
#define ABB_BIST_RPT_8_bist_dc_i_msb_END    (2)


/*****************************************************************************
 结构名    : ABB_BIST_RPT_10_UNION
 结构说明  : BIST_RPT_10 寄存器结构定义。地址偏移量:0x04F，初值:0x00，宽度:8
 寄存器说明: BIST结果上报寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  bist_dc_q_msb : 3;  /* bit[0-2]: Q路dc上报值高位。 */
        unsigned long  reserved      : 5;  /* bit[3-7]: 保留。 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_BIST_RPT_10_UNION;
#define ABB_BIST_RPT_10_bist_dc_q_msb_START  (0)
#define ABB_BIST_RPT_10_bist_dc_q_msb_END    (2)


/*****************************************************************************
 结构名    : ABB_BIST_CFG_6_UNION
 结构说明  : BIST_CFG_6 寄存器结构定义。地址偏移量:0x060，初值:0x3E，宽度:8
 寄存器说明: BIST结果标准寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  dc_min_msb : 6;  /* bit[0-5]: BIST DC达标下限高6bit，有符号数。 */
        unsigned long  reserved   : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_BIST_CFG_6_UNION;
#define ABB_BIST_CFG_6_dc_min_msb_START  (0)
#define ABB_BIST_CFG_6_dc_min_msb_END    (5)


/*****************************************************************************
 结构名    : ABB_BIST_CFG_8_UNION
 结构说明  : BIST_CFG_8 寄存器结构定义。地址偏移量:0x062，初值:0x01，宽度:8
 寄存器说明: BIST结果标准寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  dc_max_msb : 6;  /* bit[0-5]: BIST DC达标上限高6bit，有符号数。 */
        unsigned long  reserved   : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_BIST_CFG_8_UNION;
#define ABB_BIST_CFG_8_dc_max_msb_START  (0)
#define ABB_BIST_CFG_8_dc_max_msb_END    (5)


/*****************************************************************************
 结构名    : ABB_ANA_WR00_UNION
 结构说明  : ANA_WR00 寄存器结构定义。地址偏移量:0x080，初值:0x40，宽度:8
 寄存器说明: PLL控制寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  GPLL_CP_PD   : 1;  /* bit[0]  : GPLL CP PowerDown控制，测试用
                                                       0：正常工作
                                                       1：PowerDown GPLL CP  */
        unsigned long  PLL_CP_ADN   : 1;  /* bit[1]  : GPLL鉴频鉴相器控制
                                                       0：鉴频鉴相器正常工作
                                                       1：鉴频鉴相器一直输出Down信号 */
        unsigned long  PLL_CP_AUP   : 1;  /* bit[2]  : GPLL鉴频鉴相器控制
                                                       0：鉴频鉴相器正常工作
                                                       1：鉴频鉴相器一直输出UP信号 */
        unsigned long  GPLL_IBCP_CR : 3;  /* bit[3-5]: GPLL电荷泵电流控制
                                                       000：10u（默认）
                                                       001：8u
                                                       010：6u
                                                       011：4u
                                                       100：2u
                                                       101：16u
                                                       110：14u
                                                       111：12u
                                                       …… */
        unsigned long  GPLL_VCO_CR  : 2;  /* bit[6-7]: GPLL VCO Current控制
                                                       00：X1.2
                                                       01：X1.1(默认)
                                                       10：X1.1
                                                       11：X1.0 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_ANA_WR00_UNION;
#define ABB_ANA_WR00_GPLL_CP_PD_START    (0)
#define ABB_ANA_WR00_GPLL_CP_PD_END      (0)
#define ABB_ANA_WR00_PLL_CP_ADN_START    (1)
#define ABB_ANA_WR00_PLL_CP_ADN_END      (1)
#define ABB_ANA_WR00_PLL_CP_AUP_START    (2)
#define ABB_ANA_WR00_PLL_CP_AUP_END      (2)
#define ABB_ANA_WR00_GPLL_IBCP_CR_START  (3)
#define ABB_ANA_WR00_GPLL_IBCP_CR_END    (5)
#define ABB_ANA_WR00_GPLL_VCO_CR_START   (6)
#define ABB_ANA_WR00_GPLL_VCO_CR_END     (7)


/*****************************************************************************
 结构名    : ABB_ANA_WR01_UNION
 结构说明  : ANA_WR01 寄存器结构定义。地址偏移量:0x081，初值:0x00，宽度:8
 寄存器说明: PLL控制寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0    : 1;  /* bit[0]  : Reserved */
        unsigned long  CLKN_EN       : 1;  /* bit[1]  : 反相时钟开关
                                                        1：反相时钟打开
                                                        0：反相时钟关闭 */
        unsigned long  reserved_1    : 1;  /* bit[2]  : Reserved */
        unsigned long  GCLK_PADF_SEL : 1;  /* bit[3]  : 测试管脚GPLL时输出时钟频率控制
                                                        0：输出最高时速
                                                        1：GPLL输出半速 */
        unsigned long  GPLL_CLK_TEST : 2;  /* bit[4-5]: PLL时钟测试PAD信号选择
                                                        00：时钟测试PAD浮空
                                                        01：GPLL输出时钟到PAD
                                                        10：SCPLL输出时钟到PAD
                                                        11：输出为0 */
        unsigned long  reserved_2    : 2;  /* bit[6-7]: reserved */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_WR01_UNION;
#define ABB_ANA_WR01_CLKN_EN_START        (1)
#define ABB_ANA_WR01_CLKN_EN_END          (1)
#define ABB_ANA_WR01_GCLK_PADF_SEL_START  (3)
#define ABB_ANA_WR01_GCLK_PADF_SEL_END    (3)
#define ABB_ANA_WR01_GPLL_CLK_TEST_START  (4)
#define ABB_ANA_WR01_GPLL_CLK_TEST_END    (5)


/*****************************************************************************
 结构名    : ABB_ANA_WR04_UNION
 结构说明  : ANA_WR04 寄存器结构定义。地址偏移量:0x084，初值:0xC0，宽度:8
 寄存器说明: PLL控制寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved   : 5;  /* bit[0-4]: reserved */
        unsigned long  GPLL_LK_CR : 2;  /* bit[5-6]: GPLL锁定Cycle控制
                                                     00：4
                                                     01：8
                                                     10：16(默认)
                                                     11：32 */
        unsigned long  GPLL_LK_EN : 1;  /* bit[7]  : GPLL锁定检测使能
                                                     0：不输出检测信号
                                                     1：输出检测信号 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_ANA_WR04_UNION;
#define ABB_ANA_WR04_GPLL_LK_CR_START  (5)
#define ABB_ANA_WR04_GPLL_LK_CR_END    (6)
#define ABB_ANA_WR04_GPLL_LK_EN_START  (7)
#define ABB_ANA_WR04_GPLL_LK_EN_END    (7)


/*****************************************************************************
 结构名    : ABB_ANA_WR09_UNION
 结构说明  : ANA_WR09 寄存器结构定义。地址偏移量:0x089，初值:0x07，宽度:8
 寄存器说明: 模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  GPLL_PD0 : 1;  /* bit[0]  : GPLL Power Down控制
                                                   (GPLL_PD0)&amp;(GPLL_PD1)=0：Power On
                                                   (GPLL_PD0)&amp;(GPLL_PD1)=1：Power Down(默认) */
        unsigned long  GPLL_PD1 : 1;  /* bit[1]  : GPLL Power Down控制
                                                   (GPLL_PD0)&amp;(GPLL_PD1)=0：Power On
                                                   (GPLL_PD0)&amp;(GPLL_PD1)=1：Power Down(默认)
                                                   (注：V7R5中GPLL可以由GPLL_PD1和GPLL_PD0两bit控制，应用中主卡和副卡可以分别控制其中1bit) */
        unsigned long  ana_wr09 : 6;  /* bit[2-7]: reserved */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_ANA_WR09_UNION;
#define ABB_ANA_WR09_GPLL_PD0_START  (0)
#define ABB_ANA_WR09_GPLL_PD0_END    (0)
#define ABB_ANA_WR09_GPLL_PD1_START  (1)
#define ABB_ANA_WR09_GPLL_PD1_END    (1)
#define ABB_ANA_WR09_ana_wr09_START  (2)
#define ABB_ANA_WR09_ana_wr09_END    (7)


/*****************************************************************************
 结构名    : ABB_ANA_WR10_UNION
 结构说明  : ANA_WR10 寄存器结构定义。地址偏移量:0x08A，初值:0x1F，宽度:8
 寄存器说明: 模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0    : 2;  /* bit[0-1]: reserved */
        unsigned long  GPLL_CLK_104M : 1;  /* bit[2]  : GPLL CLK_104M Power Down控制
                                                        0：Power On
                                                        1：Power Down(默认) */
        unsigned long  reserved_1    : 5;  /* bit[3-7]: reserved */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_WR10_UNION;
#define ABB_ANA_WR10_GPLL_CLK_104M_START  (2)
#define ABB_ANA_WR10_GPLL_CLK_104M_END    (2)


/*****************************************************************************
 结构名    : ABB_ANA_WR12_UNION
 结构说明  : ANA_WR12 寄存器结构定义。地址偏移量:0x08C，初值:0x00，宽度:8
 寄存器说明: 模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  TUNE_EN_CAL : 1;  /* bit[0]  : tunning Calibration enable(默认为0)
                                                      上升沿启动Calibration过程 */
        unsigned long  FAST_UP     : 1;  /* bit[1]  : REF 快起电路复位信号：先复位，再解复位
                                                      0：解复位
                                                      1：复位 */
        unsigned long  reserved    : 3;  /* bit[2-4]: reserved */
        unsigned long  BG_EN       : 1;  /* bit[5]  : REF EN控制
                                                      0:disable REF
                                                      1:enable REF */
        unsigned long  REF_QU_CAL  : 1;  /* bit[6]  : ADC 量化器电压切换
                                                      0：量化器REF电压正常
                                                      1：量化器REF电压提高 */
        unsigned long  ana_wr12    : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_ANA_WR12_UNION;
#define ABB_ANA_WR12_TUNE_EN_CAL_START  (0)
#define ABB_ANA_WR12_TUNE_EN_CAL_END    (0)
#define ABB_ANA_WR12_FAST_UP_START      (1)
#define ABB_ANA_WR12_FAST_UP_END        (1)
#define ABB_ANA_WR12_BG_EN_START        (5)
#define ABB_ANA_WR12_BG_EN_END          (5)
#define ABB_ANA_WR12_REF_QU_CAL_START   (6)
#define ABB_ANA_WR12_REF_QU_CAL_END     (6)
#define ABB_ANA_WR12_ana_wr12_START     (7)
#define ABB_ANA_WR12_ana_wr12_END       (7)


/*****************************************************************************
 结构名    : ABB_ANA_WR13_UNION
 结构说明  : ANA_WR13 寄存器结构定义。地址偏移量:0x08D，初值:0x6D，宽度:8
 寄存器说明: TCXO控制寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved      : 4;  /* bit[0-3]: reserved */
        unsigned long  TCXO_DRV      : 2;  /* bit[4-5]: TCXO BUFFER电流设置
                                                        00：1x
                                                        01：2x
                                                        10：3x(默认)
                                                        11：4x */
        unsigned long  TEST_CLKIN_PD : 1;  /* bit[6]  : TEST CLK INPUT下电控制
                                                        0：开启
                                                        1：关闭 */
        unsigned long  CLK_REF_SEL   : 1;  /* bit[7]  : PLL的参考时钟选择
                                                        1：CLKIN_SYSTEM作为PLL的参考时钟
                                                        0：TCXO Buffer输出作为PLL参考时钟 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_WR13_UNION;
#define ABB_ANA_WR13_TCXO_DRV_START       (4)
#define ABB_ANA_WR13_TCXO_DRV_END         (5)
#define ABB_ANA_WR13_TEST_CLKIN_PD_START  (6)
#define ABB_ANA_WR13_TEST_CLKIN_PD_END    (6)
#define ABB_ANA_WR13_CLK_REF_SEL_START    (7)
#define ABB_ANA_WR13_CLK_REF_SEL_END      (7)


/*****************************************************************************
 结构名    : ABB_ANA_WR14_UNION
 结构说明  : ANA_WR14 寄存器结构定义。地址偏移量:0x08E，初值:0xC9，宽度:8
 寄存器说明: 时钟控制寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  CH0_PLL_OCLK_SEL : 3;  /* bit[0-2]: CH0工作时钟选择
                                                           001：选择来自于PLL的时钟作为工作时钟
                                                           010：选择来自于CLKIN_SYSTEM的外灌时钟作为工作时钟
                                                           100：选择来自于TCXO_IN的时钟作为工作时钟 */
        unsigned long  CH1_PLL_OCLK_SEL : 3;  /* bit[3-5]: CH1工作时钟选择
                                                           001：选择来自于PLL的时钟作为工作时钟
                                                           010：选择来自于CLKIN_SYSTEM的外灌时钟作为工作时钟
                                                           100：选择来自于TCXO_IN的时钟作为工作时钟 */
        unsigned long  CH0_DAC_CLK_EN   : 1;  /* bit[6]  : PLL提供给CH0 TXDAC的时钟使能信号
                                                           0：时钟关闭
                                                           1：时钟使能 */
        unsigned long  CH0_ADC_CLK_EN   : 1;  /* bit[7]  : PLL提供给CH0 RXADC的时钟使能信号
                                                           0：时钟关闭
                                                           1：时钟使能 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_WR14_UNION;
#define ABB_ANA_WR14_CH0_PLL_OCLK_SEL_START  (0)
#define ABB_ANA_WR14_CH0_PLL_OCLK_SEL_END    (2)
#define ABB_ANA_WR14_CH1_PLL_OCLK_SEL_START  (3)
#define ABB_ANA_WR14_CH1_PLL_OCLK_SEL_END    (5)
#define ABB_ANA_WR14_CH0_DAC_CLK_EN_START    (6)
#define ABB_ANA_WR14_CH0_DAC_CLK_EN_END      (6)
#define ABB_ANA_WR14_CH0_ADC_CLK_EN_START    (7)
#define ABB_ANA_WR14_CH0_ADC_CLK_EN_END      (7)


/*****************************************************************************
 结构名    : ABB_ANA_WR15_UNION
 结构说明  : ANA_WR15 寄存器结构定义。地址偏移量:0x08F，初值:0x79，宽度:8
 寄存器说明: 时钟控制寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  CH2_PLL_OCLK_SEL : 3;  /* bit[0-2]: CH2工作时钟选择
                                                           001：选择来自于PLL的时钟作为工作时钟
                                                           010：选择来自于CLKIN_SYSTEM的外灌时钟作为工作时钟
                                                           100：选择来自于TCXO_IN的时钟作为工作时钟 */
        unsigned long  CH3_ADC_CLK_EN   : 1;  /* bit[3]  : PLL提供给CH3 RXADC的时钟使能信号
                                                           0：时钟关闭
                                                           1：时钟使能 */
        unsigned long  CH2_ADC_CLK_EN   : 1;  /* bit[4]  : PLL提供给CH2 RXADC的时钟使能信号
                                                           0：时钟关闭
                                                           1：时钟使能 */
        unsigned long  CH1_DAC_CLK_EN   : 1;  /* bit[5]  : PLL提供给CH1 TXDAC时钟使能信号
                                                           0：时钟关闭
                                                           1：时钟使能 */
        unsigned long  CH1_ADC_CLK_EN   : 1;  /* bit[6]  : PLL提供给CH1 RXADC的时钟使能信号
                                                           0：时钟关闭
                                                           1：时钟使能 */
        unsigned long  reserved         : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_WR15_UNION;
#define ABB_ANA_WR15_CH2_PLL_OCLK_SEL_START  (0)
#define ABB_ANA_WR15_CH2_PLL_OCLK_SEL_END    (2)
#define ABB_ANA_WR15_CH3_ADC_CLK_EN_START    (3)
#define ABB_ANA_WR15_CH3_ADC_CLK_EN_END      (3)
#define ABB_ANA_WR15_CH2_ADC_CLK_EN_START    (4)
#define ABB_ANA_WR15_CH2_ADC_CLK_EN_END      (4)
#define ABB_ANA_WR15_CH1_DAC_CLK_EN_START    (5)
#define ABB_ANA_WR15_CH1_DAC_CLK_EN_END      (5)
#define ABB_ANA_WR15_CH1_ADC_CLK_EN_START    (6)
#define ABB_ANA_WR15_CH1_ADC_CLK_EN_END      (6)


/*****************************************************************************
 结构名    : ABB_ANA_WR16_UNION
 结构说明  : ANA_WR16 寄存器结构定义。地址偏移量:0x090，初值:0x00，宽度:8
 寄存器说明: 模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  CAP_SEL          : 1;  /* bit[0]  : tunning capsel
                                                           0：normal
                                                           1：large cap */
        unsigned long  VCM_IBIAS_CTRL   : 3;  /* bit[1-3]: VCM buffer电流调节控制
                                                           000：5u
                                                           001：2u
                                                           010：3u
                                                           011：4u
                                                           100：6u
                                                           101：7u
                                                           110：8u
                                                           111：9u */
        unsigned long  CH3_PLL_OCLK_SEL : 3;  /* bit[4-6]: CH3工作时钟选择
                                                           001：选择来自于PLL的时钟作为工作时钟
                                                           010：选择来自于CLKIN_SYSTEM的外灌时钟作为工作时钟
                                                           100：选择来自于TCXO_IN的时钟作为工作时钟 */
        unsigned long  reserved         : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_WR16_UNION;
#define ABB_ANA_WR16_CAP_SEL_START           (0)
#define ABB_ANA_WR16_CAP_SEL_END             (0)
#define ABB_ANA_WR16_VCM_IBIAS_CTRL_START    (1)
#define ABB_ANA_WR16_VCM_IBIAS_CTRL_END      (3)
#define ABB_ANA_WR16_CH3_PLL_OCLK_SEL_START  (4)
#define ABB_ANA_WR16_CH3_PLL_OCLK_SEL_END    (6)


/*****************************************************************************
 结构名    : ABB_ANA_WR17_UNION
 结构说明  : ANA_WR17 寄存器结构定义。地址偏移量:0x091，初值:0x00，宽度:8
 寄存器说明: 模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  MODE_2RX_4RX_SEL_0 : 1;  /* bit[0]  : CH0/CH1 RX模拟电路2收/4收模式切换控制：
                                                             0：2收模式
                                                             1：4收模式 */
        unsigned long  reserved           : 7;  /* bit[1-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_WR17_UNION;
#define ABB_ANA_WR17_MODE_2RX_4RX_SEL_0_START  (0)
#define ABB_ANA_WR17_MODE_2RX_4RX_SEL_0_END    (0)


/*****************************************************************************
 结构名    : ABB_ANA_WR18_UNION
 结构说明  : ANA_WR18 寄存器结构定义。地址偏移量:0x092，初值:0x00，宽度:8
 寄存器说明: 模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  MODE_2RX_4RX_SEL_1 : 1;  /* bit[0]  : CH2/CH3 RX模拟电路2收/4收模式切换控制：
                                                             0：2收模式
                                                             1：4收模式 */
        unsigned long  reserved           : 7;  /* bit[1-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_WR18_UNION;
#define ABB_ANA_WR18_MODE_2RX_4RX_SEL_1_START  (0)
#define ABB_ANA_WR18_MODE_2RX_4RX_SEL_1_END    (0)


/*****************************************************************************
 结构名    : ABB_ANA_RO00_UNION
 结构说明  : ANA_RO00 寄存器结构定义。地址偏移量:0x09E，初值:0x00，宽度:8
 寄存器说明: 标志位只读寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0    : 4;  /* bit[0-3]: reserved */
        unsigned long  RC_TUNE_READY : 1;  /* bit[4]  : RC校准完成标志信号 */
        unsigned long  reserved_1    : 1;  /* bit[5]  : reserved */
        unsigned long  GPLL_LK_FLG   : 1;  /* bit[6]  : GPLL的LOCK信号 */
        unsigned long  reserved_2    : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_RO00_UNION;
#define ABB_ANA_RO00_RC_TUNE_READY_START  (4)
#define ABB_ANA_RO00_RC_TUNE_READY_END    (4)
#define ABB_ANA_RO00_GPLL_LK_FLG_START    (6)
#define ABB_ANA_RO00_GPLL_LK_FLG_END      (6)


/*****************************************************************************
 结构名    : ABB_ANA_RO01_UNION
 结构说明  : ANA_RO01 寄存器结构定义。地址偏移量:0x09F，初值:0x00，宽度:8
 寄存器说明: RC校准只读寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  RC_TUNE_DOUT : 7;  /* bit[0-6]: RC 校准值 */
        unsigned long  reserved     : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_ANA_RO01_UNION;
#define ABB_ANA_RO01_RC_TUNE_DOUT_START  (0)
#define ABB_ANA_RO01_RC_TUNE_DOUT_END    (6)


/*****************************************************************************
 结构名    : ABB_SCPLL_LOCK_CTRL_UNION
 结构说明  : SCPLL_LOCK_CTRL 寄存器结构定义。地址偏移量:0x0A5，初值:0x14，宽度:8
 寄存器说明: SC_PLL锁定控制寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  scpll_en            : 1;  /* bit[0]  : SCPLL使能信号。 */
        unsigned long  scpll_lock          : 1;  /* bit[1]  : SCPLL锁定指示。 */
        unsigned long  scpll_gate_time_sel : 2;  /* bit[2-3]: SCPLL时钟稳定等待时间配置，计数时钟为19.2M：
                                                              00：SCPLL开启75us后时钟稳定；
                                                              01：SCPLL开启100us后时钟稳定；
                                                              10：SCPLL开启115us后时钟稳定；
                                                              11：SCPLL开启125us后时钟稳定； */
        unsigned long  scpll_gate_en       : 1;  /* bit[4]  : SCPLL门控使能信号。 */
        unsigned long  scpll_timeout       : 1;  /* bit[5]  : SCPLL稳定指示。0表示SCPLL未稳定；1表示SCPLL稳定。SCPLL稳定后有时钟输出。 */
        unsigned long  reserved            : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_SCPLL_LOCK_CTRL_UNION;
#define ABB_SCPLL_LOCK_CTRL_scpll_en_START             (0)
#define ABB_SCPLL_LOCK_CTRL_scpll_en_END               (0)
#define ABB_SCPLL_LOCK_CTRL_scpll_lock_START           (1)
#define ABB_SCPLL_LOCK_CTRL_scpll_lock_END             (1)
#define ABB_SCPLL_LOCK_CTRL_scpll_gate_time_sel_START  (2)
#define ABB_SCPLL_LOCK_CTRL_scpll_gate_time_sel_END    (3)
#define ABB_SCPLL_LOCK_CTRL_scpll_gate_en_START        (4)
#define ABB_SCPLL_LOCK_CTRL_scpll_gate_en_END          (4)
#define ABB_SCPLL_LOCK_CTRL_scpll_timeout_START        (5)
#define ABB_SCPLL_LOCK_CTRL_scpll_timeout_END          (5)


/*****************************************************************************
 结构名    : ABB_SCPLL_POSTDIV_UNION
 结构说明  : SCPLL_POSTDIV 寄存器结构定义。地址偏移量:0x0A6，初值:0x0D，宽度:8
 寄存器说明: SC_PLL分频器因子配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  scpll_postdiv1 : 3;  /* bit[0-2]: PLL后分频因子postdiv1，默认值为5 */
        unsigned long  scpll_postdiv2 : 3;  /* bit[3-5]: PLL后分频因子postdiv2，默认值为1 */
        unsigned long  reserved       : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_SCPLL_POSTDIV_UNION;
#define ABB_SCPLL_POSTDIV_scpll_postdiv1_START  (0)
#define ABB_SCPLL_POSTDIV_scpll_postdiv1_END    (2)
#define ABB_SCPLL_POSTDIV_scpll_postdiv2_START  (3)
#define ABB_SCPLL_POSTDIV_scpll_postdiv2_END    (5)


/*****************************************************************************
 结构名    : ABB_SCPLL_FBDIV_MSB_UNION
 结构说明  : SCPLL_FBDIV_MSB 寄存器结构定义。地址偏移量:0x0A8，初值:0x00，宽度:8
 寄存器说明: SC_PLL分频器因子配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  scpll_fbdiv_msb : 4;  /* bit[0-3]: PLL反馈因子fbdiv[11:0]的高4bit，fbdiv默认值为64 */
        unsigned long  reserved        : 4;  /* bit[4-7]: 保留。 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_SCPLL_FBDIV_MSB_UNION;
#define ABB_SCPLL_FBDIV_MSB_scpll_fbdiv_msb_START  (0)
#define ABB_SCPLL_FBDIV_MSB_scpll_fbdiv_msb_END    (3)


/*****************************************************************************
 结构名    : ABB_SCPLL_REFDIV_UNION
 结构说明  : SCPLL_REFDIV 寄存器结构定义。地址偏移量:0x0A9，初值:0x01，宽度:8
 寄存器说明: SC_PLL分频器因子配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  scpll_refdiv : 6;  /* bit[0-5]: PLL参考分频因子refdiv[5:0]，默认值1。 */
        unsigned long  reserved     : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_SCPLL_REFDIV_UNION;
#define ABB_SCPLL_REFDIV_scpll_refdiv_START  (0)
#define ABB_SCPLL_REFDIV_scpll_refdiv_END    (5)


/*****************************************************************************
 结构名    : ABB_SCPLL_REFQ_CTRL_UNION
 结构说明  : SCPLL_REFQ_CTRL 寄存器结构定义。地址偏移量:0x0AA，初值:0x11，宽度:8
 寄存器说明: SC_PLL分频器因子配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  scpll_freq_ctrl : 6;  /* bit[0-5]: [5]:DACPD，默认值0；（打开）
                                                          [4]:PLL FOUT4PHASEPD控制，高有效；默认值1（关闭）。
                                                          [3]:DSMPD;小数模式PD信号，默认值0（打开）。
                                                          [2]:PLL旁路控制；默认值0（PLL旁路功能bypass）。
                                                          [1]:PLL FOUTPOSTDIVPD控制，高有效；默认值0（打开）。
                                                          [0]:PLL FOUT2XPD控制，高有效；默认值1（关闭）。 */
        unsigned long  reserved        : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_SCPLL_REFQ_CTRL_UNION;
#define ABB_SCPLL_REFQ_CTRL_scpll_freq_ctrl_START  (0)
#define ABB_SCPLL_REFQ_CTRL_scpll_freq_ctrl_END    (5)


/*****************************************************************************
 结构名    : ABB_SCPLL_CFG_UPDATE_UNION
 结构说明  : SCPLL_CFG_UPDATE 寄存器结构定义。地址偏移量:0x0AE，初值:0x00，宽度:8
 寄存器说明: SC_PLL分频器因子配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  scpll_cfg_update : 1;  /* bit[0]  : SCPLL参数配置更新指示。
                                                           scpll_en打开后，软件配置完scpll_postdiv，scpll_fbdiv，scpll_frac参数，再配置scpll_cfg_update，参数同时更新；scpll_en不打开时，配置参数立即更新，不需要配置scpll_cfg_update。 */
        unsigned long  reserved         : 7;  /* bit[1-7]: 保留。 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_SCPLL_CFG_UPDATE_UNION;
#define ABB_SCPLL_CFG_UPDATE_scpll_cfg_update_START  (0)
#define ABB_SCPLL_CFG_UPDATE_scpll_cfg_update_END    (0)


/*****************************************************************************
 结构名    : ABB_G0PLL_LOCK_CTRL_UNION
 结构说明  : G0PLL_LOCK_CTRL 寄存器结构定义。地址偏移量:0x0AF，初值:0x03，宽度:8
 寄存器说明: G0PLL输出时钟门控功能使能
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  g0pll_gate_en       : 1;  /* bit[0]  : G0PLL时钟门控功能使能，
                                                              0：g0pll时钟门控功能关闭；
                                                              1：g0pll时钟门控功能打开。 */
        unsigned long  g0pll_gate_time_sel : 2;  /* bit[1-2]: G0PLL时钟稳定等待时间配置，计数时钟为19.2M：
                                                              00：g0pll开启10us后稳定；
                                                              01：g0pll开启20us后稳定；
                                                              10：g0pll开启50us后稳定；
                                                              11：g0pll开启100us后稳定； */
        unsigned long  g0pll_timeout       : 1;  /* bit[3]  : G0PLL稳定指示。0表示G0PLL未稳定；1表示G0PLL稳定。G0PLL稳定后有时钟输出。 */
        unsigned long  reserved            : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_G0PLL_LOCK_CTRL_UNION;
#define ABB_G0PLL_LOCK_CTRL_g0pll_gate_en_START        (0)
#define ABB_G0PLL_LOCK_CTRL_g0pll_gate_en_END          (0)
#define ABB_G0PLL_LOCK_CTRL_g0pll_gate_time_sel_START  (1)
#define ABB_G0PLL_LOCK_CTRL_g0pll_gate_time_sel_END    (2)
#define ABB_G0PLL_LOCK_CTRL_g0pll_timeout_START        (3)
#define ABB_G0PLL_LOCK_CTRL_g0pll_timeout_END          (3)


/*****************************************************************************
 结构名    : ABB_ET_SCPLL_LOCK_CTRL_UNION
 结构说明  : ET_SCPLL_LOCK_CTRL 寄存器结构定义。地址偏移量:0x0B2，初值:0x14，宽度:8
 寄存器说明: ET SC_PLL锁定控制寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_scpll_en            : 1;  /* bit[0]  : SCPLL使能信号。V7R5 ABB不再支持ET_SCPLL，该寄存器无效。 */
        unsigned long  et_scpll_lock          : 1;  /* bit[1]  : SCPLL锁定指示。V7R5 ABB不再支持ET_SCPLL，该寄存器无效。 */
        unsigned long  et_scpll_gate_time_sel : 2;  /* bit[2-3]: SCPLL时钟稳定等待时间配置，计数时钟为19.2M：
                                                                 00：SCPLL开启75us后时钟稳定；
                                                                 01：SCPLL开启100us后时钟稳定；
                                                                 10：SCPLL开启115us后时钟稳定；
                                                                 11：SCPLL开启125us后时钟稳定；
                                                                 V7R5 ABB不再支持ET_SCPLL，该寄存器无效。 */
        unsigned long  et_scpll_gate_en       : 1;  /* bit[4]  : SCPLL门控使能信号。
                                                                 V7R5 ABB不再支持ET_SCPLL，该寄存器无效。 */
        unsigned long  et_scpll_timeout       : 1;  /* bit[5]  : SCPLL稳定指示。0表示SCPLL未稳定；1表示SCPLL稳定。SCPLL稳定后有时钟输出。
                                                                 V7R5 ABB不再支持ET_SCPLL，该寄存器无效。 */
        unsigned long  reserved               : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_ET_SCPLL_LOCK_CTRL_UNION;
#define ABB_ET_SCPLL_LOCK_CTRL_et_scpll_en_START             (0)
#define ABB_ET_SCPLL_LOCK_CTRL_et_scpll_en_END               (0)
#define ABB_ET_SCPLL_LOCK_CTRL_et_scpll_lock_START           (1)
#define ABB_ET_SCPLL_LOCK_CTRL_et_scpll_lock_END             (1)
#define ABB_ET_SCPLL_LOCK_CTRL_et_scpll_gate_time_sel_START  (2)
#define ABB_ET_SCPLL_LOCK_CTRL_et_scpll_gate_time_sel_END    (3)
#define ABB_ET_SCPLL_LOCK_CTRL_et_scpll_gate_en_START        (4)
#define ABB_ET_SCPLL_LOCK_CTRL_et_scpll_gate_en_END          (4)
#define ABB_ET_SCPLL_LOCK_CTRL_et_scpll_timeout_START        (5)
#define ABB_ET_SCPLL_LOCK_CTRL_et_scpll_timeout_END          (5)


/*****************************************************************************
 结构名    : ABB_ET_SCPLL_POSTDIV_UNION
 结构说明  : ET_SCPLL_POSTDIV 寄存器结构定义。地址偏移量:0x0B3，初值:0x0D，宽度:8
 寄存器说明: SC_PLL分频器因子配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_scpll_postdiv1 : 3;  /* bit[0-2]: PLL后分频因子postdiv1，默认值为5
                                                            V7R5 ABB不再支持ET_SCPLL，该寄存器无效。 */
        unsigned long  et_scpll_postdiv2 : 3;  /* bit[3-5]: PLL后分频因子postdiv2，默认值为1
                                                            V7R5 ABB不再支持ET_SCPLL，该寄存器无效。 */
        unsigned long  reserved          : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_ET_SCPLL_POSTDIV_UNION;
#define ABB_ET_SCPLL_POSTDIV_et_scpll_postdiv1_START  (0)
#define ABB_ET_SCPLL_POSTDIV_et_scpll_postdiv1_END    (2)
#define ABB_ET_SCPLL_POSTDIV_et_scpll_postdiv2_START  (3)
#define ABB_ET_SCPLL_POSTDIV_et_scpll_postdiv2_END    (5)


/*****************************************************************************
 结构名    : ABB_ET_SCPLL_FBDIV_MSB_UNION
 结构说明  : ET_SCPLL_FBDIV_MSB 寄存器结构定义。地址偏移量:0x0B5，初值:0x00，宽度:8
 寄存器说明: SC_PLL分频器因子配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_scpll_fbdiv_msb : 4;  /* bit[0-3]: PLL反馈因子fbdiv[11:0]的高4bit，fbdiv默认值为64
                                                             V7R5 ABB不再支持ET_SCPLL，该寄存器无效。 */
        unsigned long  reserved           : 4;  /* bit[4-7]: 保留。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_ET_SCPLL_FBDIV_MSB_UNION;
#define ABB_ET_SCPLL_FBDIV_MSB_et_scpll_fbdiv_msb_START  (0)
#define ABB_ET_SCPLL_FBDIV_MSB_et_scpll_fbdiv_msb_END    (3)


/*****************************************************************************
 结构名    : ABB_ET_SCPLL_REFDIV_UNION
 结构说明  : ET_SCPLL_REFDIV 寄存器结构定义。地址偏移量:0x0B6，初值:0x01，宽度:8
 寄存器说明: SC_PLL分频器因子配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_scpll_refdiv : 6;  /* bit[0-5]: PLL参考分频因子refdiv[5:0]，默认值1。
                                                          V7R5 ABB不再支持ET_SCPLL，该寄存器无效。 */
        unsigned long  reserved        : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_ET_SCPLL_REFDIV_UNION;
#define ABB_ET_SCPLL_REFDIV_et_scpll_refdiv_START  (0)
#define ABB_ET_SCPLL_REFDIV_et_scpll_refdiv_END    (5)


/*****************************************************************************
 结构名    : ABB_ET_SCPLL_REFQ_CTRL_UNION
 结构说明  : ET_SCPLL_REFQ_CTRL 寄存器结构定义。地址偏移量:0x0B7，初值:0x3B，宽度:8
 寄存器说明: SC_PLL分频器因子配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_scpll_freq_ctrl : 6;  /* bit[0-5]: [5]:DACPD，默认值1；（打开）
                                                             [4]:PLL FOUT4PHASEPD控制，高有效；默认值1（关闭）。
                                                             [3]:DSMPD;小数模式PD信号，默认值1（打开）。
                                                             [2]:PLL旁路控制；默认值0（PLL旁路功能bypass）。
                                                             [1]:PLL FOUTPOSTDIVPD控制，高有效；默认值1（打开）。
                                                             [0]:PLL FOUT2XPD控制，高有效；默认值1（关闭）。
                                                             V7R5 ABB不再支持ET_SCPLL，该寄存器无效。 */
        unsigned long  reserved           : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_ET_SCPLL_REFQ_CTRL_UNION;
#define ABB_ET_SCPLL_REFQ_CTRL_et_scpll_freq_ctrl_START  (0)
#define ABB_ET_SCPLL_REFQ_CTRL_et_scpll_freq_ctrl_END    (5)


/*****************************************************************************
 结构名    : ABB_ET_SCPLL_CFG_UPDATE_UNION
 结构说明  : ET_SCPLL_CFG_UPDATE 寄存器结构定义。地址偏移量:0x0BB，初值:0x00，宽度:8
 寄存器说明: SC_PLL分频器因子配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_scpll_cfg_update : 1;  /* bit[0]  : SCPLL参数配置更新指示。
                                                              scpll_en打开后，软件配置完scpll_postdiv，scpll_fbdiv，scpll_frac参数，再配置scpll_cfg_update，参数同时更新；scpll_en不打开时，配置参数立即更新，不需要配置scpll_cfg_update。
                                                              V7R5 ABB不再支持ET_SCPLL，该寄存器无效。 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留。 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_ET_SCPLL_CFG_UPDATE_UNION;
#define ABB_ET_SCPLL_CFG_UPDATE_et_scpll_cfg_update_START  (0)
#define ABB_ET_SCPLL_CFG_UPDATE_et_scpll_cfg_update_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_TX_ET_DIG_1_UNION
 结构说明  : CH0_TX_ET_DIG_1 寄存器结构定义。地址偏移量:0x100，初值:0x40，宽度:8
 寄存器说明: TX ET数字配置寄存器1。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_et_comp_bp : 1;  /* bit[0]  : ET通道补偿滤波器bypass控制：
                                                         0：不bypass(默认)
                                                         1：bypass */
        unsigned long  ch0_et_hb_bp   : 1;  /* bit[1]  : ET通道半带滤波器的bypass信号
                                                         0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                         1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch0_et_sw_rst  : 1;  /* bit[2]  : ET通道软复位寄存器。
                                                         0：不复位；
                                                         1：复位。 */
        unsigned long  ch0_reserved_1 : 3;  /* bit[3-5]: 保留。 */
        unsigned long  ch0_et_ds_bp   : 1;  /* bit[6]  : ET通道降采样bypass信号
                                                         0：不bypass，2倍降采样（默认）；
                                                         1：bypass，不进行降采样。 */
        unsigned long  ch0_reserved_0 : 1;  /* bit[7]  : 保留。 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_ET_DIG_1_UNION;
#define ABB_CH0_TX_ET_DIG_1_ch0_et_comp_bp_START  (0)
#define ABB_CH0_TX_ET_DIG_1_ch0_et_comp_bp_END    (0)
#define ABB_CH0_TX_ET_DIG_1_ch0_et_hb_bp_START    (1)
#define ABB_CH0_TX_ET_DIG_1_ch0_et_hb_bp_END      (1)
#define ABB_CH0_TX_ET_DIG_1_ch0_et_sw_rst_START   (2)
#define ABB_CH0_TX_ET_DIG_1_ch0_et_sw_rst_END     (2)
#define ABB_CH0_TX_ET_DIG_1_ch0_reserved_1_START  (3)
#define ABB_CH0_TX_ET_DIG_1_ch0_reserved_1_END    (5)
#define ABB_CH0_TX_ET_DIG_1_ch0_et_ds_bp_START    (6)
#define ABB_CH0_TX_ET_DIG_1_ch0_et_ds_bp_END      (6)
#define ABB_CH0_TX_ET_DIG_1_ch0_reserved_0_START  (7)
#define ABB_CH0_TX_ET_DIG_1_ch0_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_ET_DIG_2_UNION
 结构说明  : CH0_TX_ET_DIG_2 寄存器结构定义。地址偏移量:0x101，初值:0x05，宽度:8
 寄存器说明: TX ET数字配置寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_et_gating_en : 1;  /* bit[0]  : ET通道CLOCK GATING控制：
                                                           0：不CLOCK GATING
                                                           1：CLOCK GATING(默认)
                                                           (!et_gating_en)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_et_con       : 2;  /* bit[1-2]: TX通道DEM const系数：
                                                           0：0
                                                           1：2
                                                           2：4(默认)
                                                           3：6 */
        unsigned long  ch0_et_lsb_value : 1;  /* bit[3]  : ET LSB最低bit输出值配置 */
        unsigned long  ch0_reserved_1   : 1;  /* bit[4]  : 保留。 */
        unsigned long  ch0_et_tx_dwa_en : 1;  /* bit[5]  : ET TX通道DEM模式控制：
                                                           0：使用CLA模式(默认)
                                                           1：使用DWA模式  */
        unsigned long  ch0_reserved_0   : 1;  /* bit[6]  : 保留。 */
        unsigned long  ch0_et_tx_dem_bp : 1;  /* bit[7]  : ET TX通道dem bypass：
                                                           0：DEM打开(默认)
                                                           1：DEM bypass */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_ET_DIG_2_UNION;
#define ABB_CH0_TX_ET_DIG_2_ch0_et_gating_en_START  (0)
#define ABB_CH0_TX_ET_DIG_2_ch0_et_gating_en_END    (0)
#define ABB_CH0_TX_ET_DIG_2_ch0_et_con_START        (1)
#define ABB_CH0_TX_ET_DIG_2_ch0_et_con_END          (2)
#define ABB_CH0_TX_ET_DIG_2_ch0_et_lsb_value_START  (3)
#define ABB_CH0_TX_ET_DIG_2_ch0_et_lsb_value_END    (3)
#define ABB_CH0_TX_ET_DIG_2_ch0_reserved_1_START    (4)
#define ABB_CH0_TX_ET_DIG_2_ch0_reserved_1_END      (4)
#define ABB_CH0_TX_ET_DIG_2_ch0_et_tx_dwa_en_START  (5)
#define ABB_CH0_TX_ET_DIG_2_ch0_et_tx_dwa_en_END    (5)
#define ABB_CH0_TX_ET_DIG_2_ch0_reserved_0_START    (6)
#define ABB_CH0_TX_ET_DIG_2_ch0_reserved_0_END      (6)
#define ABB_CH0_TX_ET_DIG_2_ch0_et_tx_dem_bp_START  (7)
#define ABB_CH0_TX_ET_DIG_2_ch0_et_tx_dem_bp_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_ET_DIG_4_UNION
 结构说明  : CH0_TX_ET_DIG_4 寄存器结构定义。地址偏移量:0x103，初值:0x00，宽度:8
 寄存器说明: TX ET数字配置寄存器4。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_et_tx_en_cfg   : 1;  /* bit[0]  : ET线控强制配置值。 */
        unsigned long  ch0_et_tx_en_sel   : 1;  /* bit[1]  : ET线控强制配置使能。
                                                             0：不使能；
                                                             1：使能。 */
        unsigned long  ch0_et_apt_cfg     : 1;  /* bit[2]  : ET模式强制配置值。 */
        unsigned long  ch0_et_apt_sel     : 1;  /* bit[3]  : ET模式强制配置使能。
                                                             0：不使能；
                                                             1：使能。 */
        unsigned long  ch0_et_div_bp      : 1;  /* bit[4]  : ET分频器使能bypass控制
                                                             0：不bypass
                                                             1：bypass */
        unsigned long  ch0_et_dig_loop_en : 1;  /* bit[5]  : ET通道接口环回模式使能。该模式使能，将ET TX数据通过CH1 RX通道环回。
                                                             0：不使能；
                                                             1：使能。 */
        unsigned long  ch0_reserved       : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_ET_DIG_4_UNION;
#define ABB_CH0_TX_ET_DIG_4_ch0_et_tx_en_cfg_START    (0)
#define ABB_CH0_TX_ET_DIG_4_ch0_et_tx_en_cfg_END      (0)
#define ABB_CH0_TX_ET_DIG_4_ch0_et_tx_en_sel_START    (1)
#define ABB_CH0_TX_ET_DIG_4_ch0_et_tx_en_sel_END      (1)
#define ABB_CH0_TX_ET_DIG_4_ch0_et_apt_cfg_START      (2)
#define ABB_CH0_TX_ET_DIG_4_ch0_et_apt_cfg_END        (2)
#define ABB_CH0_TX_ET_DIG_4_ch0_et_apt_sel_START      (3)
#define ABB_CH0_TX_ET_DIG_4_ch0_et_apt_sel_END        (3)
#define ABB_CH0_TX_ET_DIG_4_ch0_et_div_bp_START       (4)
#define ABB_CH0_TX_ET_DIG_4_ch0_et_div_bp_END         (4)
#define ABB_CH0_TX_ET_DIG_4_ch0_et_dig_loop_en_START  (5)
#define ABB_CH0_TX_ET_DIG_4_ch0_et_dig_loop_en_END    (5)
#define ABB_CH0_TX_ET_DIG_4_ch0_reserved_START        (6)
#define ABB_CH0_TX_ET_DIG_4_ch0_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH0_ET_STATE_RPT_UNION
 结构说明  : CH0_ET_STATE_RPT 寄存器结构定义。地址偏移量:0x105，初值:0x00，宽度:8
 寄存器说明: ET通道状态上报寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_et_comp_overflow : 1;  /* bit[0]  : ET补偿滤波器溢出指示。 */
        unsigned long  ch0_et_cic6_overflow : 1;  /* bit[1]  : ET CIC6滤波器溢出指示。 */
        unsigned long  ch0_et_hb_overflow   : 1;  /* bit[2]  : ET HB滤波器溢出指示。 */
        unsigned long  ch0_reserved         : 5;  /* bit[3-7]: 保留。 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_ET_STATE_RPT_UNION;
#define ABB_CH0_ET_STATE_RPT_ch0_et_comp_overflow_START  (0)
#define ABB_CH0_ET_STATE_RPT_ch0_et_comp_overflow_END    (0)
#define ABB_CH0_ET_STATE_RPT_ch0_et_cic6_overflow_START  (1)
#define ABB_CH0_ET_STATE_RPT_ch0_et_cic6_overflow_END    (1)
#define ABB_CH0_ET_STATE_RPT_ch0_et_hb_overflow_START    (2)
#define ABB_CH0_ET_STATE_RPT_ch0_et_hb_overflow_END      (2)
#define ABB_CH0_ET_STATE_RPT_ch0_reserved_START          (3)
#define ABB_CH0_ET_STATE_RPT_ch0_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_ET_DIG_1_UNION
 结构说明  : CH1_TX_ET_DIG_1 寄存器结构定义。地址偏移量:0x110，初值:0x40，宽度:8
 寄存器说明: TX ET数字配置寄存器1。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_et_comp_bp : 1;  /* bit[0]  : ET通道补偿滤波器bypass控制：
                                                         0：不bypass(默认)
                                                         1：bypass */
        unsigned long  ch1_et_hb_bp   : 1;  /* bit[1]  : ET通道半带滤波器的bypass信号
                                                         0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                         1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch1_et_sw_rst  : 1;  /* bit[2]  : ET通道软复位寄存器。
                                                         0：不复位；
                                                         1：复位。 */
        unsigned long  ch1_reserved_1 : 3;  /* bit[3-5]: 保留。 */
        unsigned long  ch1_et_ds_bp   : 1;  /* bit[6]  : ET通道降采样bypass信号
                                                         0：不bypass，2倍降采样（默认）；
                                                         1：bypass，不进行降采样。 */
        unsigned long  ch1_reserved_0 : 1;  /* bit[7]  : 保留。 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_ET_DIG_1_UNION;
#define ABB_CH1_TX_ET_DIG_1_ch1_et_comp_bp_START  (0)
#define ABB_CH1_TX_ET_DIG_1_ch1_et_comp_bp_END    (0)
#define ABB_CH1_TX_ET_DIG_1_ch1_et_hb_bp_START    (1)
#define ABB_CH1_TX_ET_DIG_1_ch1_et_hb_bp_END      (1)
#define ABB_CH1_TX_ET_DIG_1_ch1_et_sw_rst_START   (2)
#define ABB_CH1_TX_ET_DIG_1_ch1_et_sw_rst_END     (2)
#define ABB_CH1_TX_ET_DIG_1_ch1_reserved_1_START  (3)
#define ABB_CH1_TX_ET_DIG_1_ch1_reserved_1_END    (5)
#define ABB_CH1_TX_ET_DIG_1_ch1_et_ds_bp_START    (6)
#define ABB_CH1_TX_ET_DIG_1_ch1_et_ds_bp_END      (6)
#define ABB_CH1_TX_ET_DIG_1_ch1_reserved_0_START  (7)
#define ABB_CH1_TX_ET_DIG_1_ch1_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_ET_DIG_2_UNION
 结构说明  : CH1_TX_ET_DIG_2 寄存器结构定义。地址偏移量:0x111，初值:0x05，宽度:8
 寄存器说明: TX ET数字配置寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_et_gating_en : 1;  /* bit[0]  : ET通道CLOCK GATING控制：
                                                           0：不CLOCK GATING
                                                           1：CLOCK GATING(默认)
                                                           (!et_gating_en)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_et_con       : 2;  /* bit[1-2]: TX通道DEM const系数：
                                                           0：0
                                                           1：2
                                                           2：4(默认)
                                                           3：6 */
        unsigned long  ch1_et_lsb_value : 1;  /* bit[3]  : ET LSB最低bit输出值配置 */
        unsigned long  ch1_reserved_1   : 1;  /* bit[4]  : 保留。 */
        unsigned long  ch1_et_tx_dwa_en : 1;  /* bit[5]  : ET TX通道DEM模式控制：
                                                           0：使用CLA模式(默认)
                                                           1：使用DWA模式  */
        unsigned long  ch1_reserved_0   : 1;  /* bit[6]  : 保留。 */
        unsigned long  ch1_et_tx_dem_bp : 1;  /* bit[7]  : ET TX通道dem bypass：
                                                           0：DEM打开(默认)
                                                           1：DEM bypass */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_ET_DIG_2_UNION;
#define ABB_CH1_TX_ET_DIG_2_ch1_et_gating_en_START  (0)
#define ABB_CH1_TX_ET_DIG_2_ch1_et_gating_en_END    (0)
#define ABB_CH1_TX_ET_DIG_2_ch1_et_con_START        (1)
#define ABB_CH1_TX_ET_DIG_2_ch1_et_con_END          (2)
#define ABB_CH1_TX_ET_DIG_2_ch1_et_lsb_value_START  (3)
#define ABB_CH1_TX_ET_DIG_2_ch1_et_lsb_value_END    (3)
#define ABB_CH1_TX_ET_DIG_2_ch1_reserved_1_START    (4)
#define ABB_CH1_TX_ET_DIG_2_ch1_reserved_1_END      (4)
#define ABB_CH1_TX_ET_DIG_2_ch1_et_tx_dwa_en_START  (5)
#define ABB_CH1_TX_ET_DIG_2_ch1_et_tx_dwa_en_END    (5)
#define ABB_CH1_TX_ET_DIG_2_ch1_reserved_0_START    (6)
#define ABB_CH1_TX_ET_DIG_2_ch1_reserved_0_END      (6)
#define ABB_CH1_TX_ET_DIG_2_ch1_et_tx_dem_bp_START  (7)
#define ABB_CH1_TX_ET_DIG_2_ch1_et_tx_dem_bp_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_ET_DIG_4_UNION
 结构说明  : CH1_TX_ET_DIG_4 寄存器结构定义。地址偏移量:0x113，初值:0x00，宽度:8
 寄存器说明: TX ET数字配置寄存器4。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_et_tx_en_cfg   : 1;  /* bit[0]  : ET线控强制配置值。 */
        unsigned long  ch1_et_tx_en_sel   : 1;  /* bit[1]  : ET线控强制配置使能。
                                                             0：不使能；
                                                             1：使能。 */
        unsigned long  ch1_et_apt_cfg     : 1;  /* bit[2]  : ET模式强制配置值。 */
        unsigned long  ch1_et_apt_sel     : 1;  /* bit[3]  : ET模式强制配置使能。
                                                             0：不使能；
                                                             1：使能。 */
        unsigned long  ch1_et_div_bp      : 1;  /* bit[4]  : ET分频器使能bypass控制
                                                             0：不bypass
                                                             1：bypass */
        unsigned long  ch1_et_dig_loop_en : 1;  /* bit[5]  : ET通道接口环回模式使能。该模式使能，将ET TX数据通过CH1 RX通道环回。
                                                             0：不使能；
                                                             1：使能。 */
        unsigned long  ch1_reserved       : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_ET_DIG_4_UNION;
#define ABB_CH1_TX_ET_DIG_4_ch1_et_tx_en_cfg_START    (0)
#define ABB_CH1_TX_ET_DIG_4_ch1_et_tx_en_cfg_END      (0)
#define ABB_CH1_TX_ET_DIG_4_ch1_et_tx_en_sel_START    (1)
#define ABB_CH1_TX_ET_DIG_4_ch1_et_tx_en_sel_END      (1)
#define ABB_CH1_TX_ET_DIG_4_ch1_et_apt_cfg_START      (2)
#define ABB_CH1_TX_ET_DIG_4_ch1_et_apt_cfg_END        (2)
#define ABB_CH1_TX_ET_DIG_4_ch1_et_apt_sel_START      (3)
#define ABB_CH1_TX_ET_DIG_4_ch1_et_apt_sel_END        (3)
#define ABB_CH1_TX_ET_DIG_4_ch1_et_div_bp_START       (4)
#define ABB_CH1_TX_ET_DIG_4_ch1_et_div_bp_END         (4)
#define ABB_CH1_TX_ET_DIG_4_ch1_et_dig_loop_en_START  (5)
#define ABB_CH1_TX_ET_DIG_4_ch1_et_dig_loop_en_END    (5)
#define ABB_CH1_TX_ET_DIG_4_ch1_reserved_START        (6)
#define ABB_CH1_TX_ET_DIG_4_ch1_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH1_ET_STATE_RPT_UNION
 结构说明  : CH1_ET_STATE_RPT 寄存器结构定义。地址偏移量:0x115，初值:0x00，宽度:8
 寄存器说明: ET通道状态上报寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_et_comp_overflow : 1;  /* bit[0]  : ET补偿滤波器溢出指示。 */
        unsigned long  ch1_et_cic6_overflow : 1;  /* bit[1]  : ET CIC6滤波器溢出指示。 */
        unsigned long  ch1_et_hb_overflow   : 1;  /* bit[2]  : ET HB滤波器溢出指示。 */
        unsigned long  ch1_reserved         : 5;  /* bit[3-7]: 保留。 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_ET_STATE_RPT_UNION;
#define ABB_CH1_ET_STATE_RPT_ch1_et_comp_overflow_START  (0)
#define ABB_CH1_ET_STATE_RPT_ch1_et_comp_overflow_END    (0)
#define ABB_CH1_ET_STATE_RPT_ch1_et_cic6_overflow_START  (1)
#define ABB_CH1_ET_STATE_RPT_ch1_et_cic6_overflow_END    (1)
#define ABB_CH1_ET_STATE_RPT_ch1_et_hb_overflow_START    (2)
#define ABB_CH1_ET_STATE_RPT_ch1_et_hb_overflow_END      (2)
#define ABB_CH1_ET_STATE_RPT_ch1_reserved_START          (3)
#define ABB_CH1_ET_STATE_RPT_ch1_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH0_ET_SINE_GENERATE_UNION
 结构说明  : CH0_ET_SINE_GENERATE 寄存器结构定义。地址偏移量:0x14B，初值:0x10，宽度:8
 寄存器说明: SINE发送寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_et_sine_enable : 1;  /* bit[0]  : et通道正弦波发送使能。该位使能，则ET通道发送正弦波信号，且通过sine_sw_req选择CH0或者CH1发送正弦波信号。
                                                             0：不发送
                                                             1：发送 */
        unsigned long  ch0_reserved       : 1;  /* bit[1]  : 保留。 */
        unsigned long  ch0_et_sine_amp    : 2;  /* bit[2-3]: 正弦波发送幅度控制
                                                             00：满量程
                                                             01：3/4量程
                                                             10：1/2量程
                                                             11：1/4量程 */
        unsigned long  ch0_et_sine_freq   : 4;  /* bit[4-7]: 正弦波发送频率控制，单位(freq of tx_hb_clk)/32，可配范围为1~f */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_ET_SINE_GENERATE_UNION;
#define ABB_CH0_ET_SINE_GENERATE_ch0_et_sine_enable_START  (0)
#define ABB_CH0_ET_SINE_GENERATE_ch0_et_sine_enable_END    (0)
#define ABB_CH0_ET_SINE_GENERATE_ch0_reserved_START        (1)
#define ABB_CH0_ET_SINE_GENERATE_ch0_reserved_END          (1)
#define ABB_CH0_ET_SINE_GENERATE_ch0_et_sine_amp_START     (2)
#define ABB_CH0_ET_SINE_GENERATE_ch0_et_sine_amp_END       (3)
#define ABB_CH0_ET_SINE_GENERATE_ch0_et_sine_freq_START    (4)
#define ABB_CH0_ET_SINE_GENERATE_ch0_et_sine_freq_END      (7)


/*****************************************************************************
 结构名    : ABB_CH1_ET_SINE_GENERATE_UNION
 结构说明  : CH1_ET_SINE_GENERATE 寄存器结构定义。地址偏移量:0x15B，初值:0x10，宽度:8
 寄存器说明: SINE发送寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_et_sine_enable : 1;  /* bit[0]  : et通道正弦波发送使能。该位使能，则ET通道发送正弦波信号，且通过sine_sw_req选择CH0或者CH1发送正弦波信号。
                                                             0：不发送
                                                             1：发送 */
        unsigned long  ch1_reserved       : 1;  /* bit[1]  : 保留。 */
        unsigned long  ch1_et_sine_amp    : 2;  /* bit[2-3]: 正弦波发送幅度控制
                                                             00：满量程
                                                             01：3/4量程
                                                             10：1/2量程
                                                             11：1/4量程 */
        unsigned long  ch1_et_sine_freq   : 4;  /* bit[4-7]: 正弦波发送频率控制，单位(freq of tx_hb_clk)/32，可配范围为1~f */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_ET_SINE_GENERATE_UNION;
#define ABB_CH1_ET_SINE_GENERATE_ch1_et_sine_enable_START  (0)
#define ABB_CH1_ET_SINE_GENERATE_ch1_et_sine_enable_END    (0)
#define ABB_CH1_ET_SINE_GENERATE_ch1_reserved_START        (1)
#define ABB_CH1_ET_SINE_GENERATE_ch1_reserved_END          (1)
#define ABB_CH1_ET_SINE_GENERATE_ch1_et_sine_amp_START     (2)
#define ABB_CH1_ET_SINE_GENERATE_ch1_et_sine_amp_END       (3)
#define ABB_CH1_ET_SINE_GENERATE_ch1_et_sine_freq_START    (4)
#define ABB_CH1_ET_SINE_GENERATE_ch1_et_sine_freq_END      (7)


/*****************************************************************************
 结构名    : ABB_CH0_ET_ET_ANA_1_UNION
 结构说明  : CH0_ET_ET_ANA_1 寄存器结构定义。地址偏移量:0x180，初值:0x00，宽度:8
 寄存器说明: ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana28。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_et_bias_ctrl  : 3;  /* bit[0-2]: ET模块电流控制
                                                            000: 5u
                                                            001: 4u
                                                            010: 3u
                                                            011: 2u
                                                            100: 1u
                                                            101: 8u
                                                            110: 7u
                                                            111: 6u */
        unsigned long  ch0_et_fc         : 1;  /* bit[3]  : ET滤波器转折频率控制
                                                            0: 30MHz
                                                            1: 15MHz */
        unsigned long  ch0_et_en         : 1;  /* bit[4]  : ET模块Enable信号
                                                            0: Disable
                                                            1: Enable */
        unsigned long  ch0_reserved      : 2;  /* bit[5-6]: reserved */
        unsigned long  ch0_et_ch_sel_ana : 1;  /* bit[7]  : 选择CH0还是CH1支持ET。
                                                            0：CH0（默认）
                                                            1：CH1。 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_ET_ET_ANA_1_UNION;
#define ABB_CH0_ET_ET_ANA_1_ch0_et_bias_ctrl_START   (0)
#define ABB_CH0_ET_ET_ANA_1_ch0_et_bias_ctrl_END     (2)
#define ABB_CH0_ET_ET_ANA_1_ch0_et_fc_START          (3)
#define ABB_CH0_ET_ET_ANA_1_ch0_et_fc_END            (3)
#define ABB_CH0_ET_ET_ANA_1_ch0_et_en_START          (4)
#define ABB_CH0_ET_ET_ANA_1_ch0_et_en_END            (4)
#define ABB_CH0_ET_ET_ANA_1_ch0_reserved_START       (5)
#define ABB_CH0_ET_ET_ANA_1_ch0_reserved_END         (6)
#define ABB_CH0_ET_ET_ANA_1_ch0_et_ch_sel_ana_START  (7)
#define ABB_CH0_ET_ET_ANA_1_ch0_et_ch_sel_ana_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_ET_ET_ANA_2_UNION
 结构说明  : CH0_ET_ET_ANA_2 寄存器结构定义。地址偏移量:0x181，初值:0x00，宽度:8
 寄存器说明: ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana29。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_et_vcm_sel : 1;  /* bit[0]  : ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
                                                         0:0.9V
                                                         1:0.8V */
        unsigned long  ch0_reserved   : 7;  /* bit[1-7]: reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_ET_ET_ANA_2_UNION;
#define ABB_CH0_ET_ET_ANA_2_ch0_et_vcm_sel_START  (0)
#define ABB_CH0_ET_ET_ANA_2_ch0_et_vcm_sel_END    (0)
#define ABB_CH0_ET_ET_ANA_2_ch0_reserved_START    (1)
#define ABB_CH0_ET_ET_ANA_2_ch0_reserved_END      (7)


/*****************************************************************************
 结构名    : ABB_CH0_ET_APT_ANA_1_UNION
 结构说明  : CH0_ET_APT_ANA_1 寄存器结构定义。地址偏移量:0x182，初值:0x00，宽度:8
 寄存器说明: APT模式配置寄存器，经过线控逻辑后送至reg_debug_ana28。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_et_bias_ctrl  : 3;  /* bit[0-2]: ET模块电流控制
                                                            000: 5u
                                                            001: 4u
                                                            010: 3u
                                                            011: 2u
                                                            100: 1u
                                                            101: 8u
                                                            110: 7u
                                                            111: 6u */
        unsigned long  ch0_et_fc         : 1;  /* bit[3]  : ET滤波器转折频率控制
                                                            0: 30MHz
                                                            1: 15MHz */
        unsigned long  ch0_et_en         : 1;  /* bit[4]  : ET模块Enable信号
                                                            0: Disable
                                                            1: Enable */
        unsigned long  ch0_reserved      : 2;  /* bit[5-6]: Reserved */
        unsigned long  ch0_et_ch_sel_ana : 1;  /* bit[7]  : 选择CH0还是CH1支持ET。
                                                            0：CH0（默认）
                                                            1：CH1。 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_ET_APT_ANA_1_UNION;
#define ABB_CH0_ET_APT_ANA_1_ch0_et_bias_ctrl_START   (0)
#define ABB_CH0_ET_APT_ANA_1_ch0_et_bias_ctrl_END     (2)
#define ABB_CH0_ET_APT_ANA_1_ch0_et_fc_START          (3)
#define ABB_CH0_ET_APT_ANA_1_ch0_et_fc_END            (3)
#define ABB_CH0_ET_APT_ANA_1_ch0_et_en_START          (4)
#define ABB_CH0_ET_APT_ANA_1_ch0_et_en_END            (4)
#define ABB_CH0_ET_APT_ANA_1_ch0_reserved_START       (5)
#define ABB_CH0_ET_APT_ANA_1_ch0_reserved_END         (6)
#define ABB_CH0_ET_APT_ANA_1_ch0_et_ch_sel_ana_START  (7)
#define ABB_CH0_ET_APT_ANA_1_ch0_et_ch_sel_ana_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_ET_APT_ANA_2_UNION
 结构说明  : CH0_ET_APT_ANA_2 寄存器结构定义。地址偏移量:0x183，初值:0x00，宽度:8
 寄存器说明: APT模式配置寄存器，经过线控逻辑后送至reg_debug_ana29。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_apt_vcm_sel : 1;  /* bit[0]  : ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
                                                          0:0.9V
                                                          1:0.8V */
        unsigned long  ch0_reserved    : 7;  /* bit[1-7]: reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_ET_APT_ANA_2_UNION;
#define ABB_CH0_ET_APT_ANA_2_ch0_apt_vcm_sel_START  (0)
#define ABB_CH0_ET_APT_ANA_2_ch0_apt_vcm_sel_END    (0)
#define ABB_CH0_ET_APT_ANA_2_ch0_reserved_START     (1)
#define ABB_CH0_ET_APT_ANA_2_ch0_reserved_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_ET_IDLE_ANA_1_UNION
 结构说明  : CH0_ET_IDLE_ANA_1 寄存器结构定义。地址偏移量:0x184，初值:0x00，宽度:8
 寄存器说明: ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana28。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_et_bias_ctrl  : 3;  /* bit[0-2]: ET模块电流控制
                                                            000: 5u
                                                            001: 4u
                                                            010: 3u
                                                            011: 2u
                                                            100: 1u
                                                            101: 8u
                                                            110: 7u
                                                            111: 6u */
        unsigned long  ch0_et_fc         : 1;  /* bit[3]  : ET滤波器转折频率控制
                                                            0: 30MHz
                                                            1: 15MHz */
        unsigned long  ch0_et_en         : 1;  /* bit[4]  : ET模块Enable信号
                                                            0: Disable
                                                            1: Enable */
        unsigned long  ch0_reserved      : 2;  /* bit[5-6]: Reserved */
        unsigned long  ch0_et_ch_sel_ana : 1;  /* bit[7]  : 选择CH0还是CH1支持ET。
                                                            0：CH0（默认）
                                                            1：CH1。 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_ET_IDLE_ANA_1_UNION;
#define ABB_CH0_ET_IDLE_ANA_1_ch0_et_bias_ctrl_START   (0)
#define ABB_CH0_ET_IDLE_ANA_1_ch0_et_bias_ctrl_END     (2)
#define ABB_CH0_ET_IDLE_ANA_1_ch0_et_fc_START          (3)
#define ABB_CH0_ET_IDLE_ANA_1_ch0_et_fc_END            (3)
#define ABB_CH0_ET_IDLE_ANA_1_ch0_et_en_START          (4)
#define ABB_CH0_ET_IDLE_ANA_1_ch0_et_en_END            (4)
#define ABB_CH0_ET_IDLE_ANA_1_ch0_reserved_START       (5)
#define ABB_CH0_ET_IDLE_ANA_1_ch0_reserved_END         (6)
#define ABB_CH0_ET_IDLE_ANA_1_ch0_et_ch_sel_ana_START  (7)
#define ABB_CH0_ET_IDLE_ANA_1_ch0_et_ch_sel_ana_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_ET_IDLE_ANA_2_UNION
 结构说明  : CH0_ET_IDLE_ANA_2 寄存器结构定义。地址偏移量:0x185，初值:0x00，宽度:8
 寄存器说明: ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana29。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_etdac_vcm_sel : 1;  /* bit[0]  : ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
                                                            0:0.9V
                                                            1:0.8V */
        unsigned long  ch0_reserved      : 7;  /* bit[1-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_ET_IDLE_ANA_2_UNION;
#define ABB_CH0_ET_IDLE_ANA_2_ch0_etdac_vcm_sel_START  (0)
#define ABB_CH0_ET_IDLE_ANA_2_ch0_etdac_vcm_sel_END    (0)
#define ABB_CH0_ET_IDLE_ANA_2_ch0_reserved_START       (1)
#define ABB_CH0_ET_IDLE_ANA_2_ch0_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_ET_ET_ANA_1_UNION
 结构说明  : CH1_ET_ET_ANA_1 寄存器结构定义。地址偏移量:0x190，初值:0x00，宽度:8
 寄存器说明: ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana28。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_et_bias_ctrl  : 3;  /* bit[0-2]: ET模块电流控制
                                                            000: 5u
                                                            001: 4u
                                                            010: 3u
                                                            011: 2u
                                                            100: 1u
                                                            101: 8u
                                                            110: 7u
                                                            111: 6u */
        unsigned long  ch1_et_fc         : 1;  /* bit[3]  : ET滤波器转折频率控制
                                                            0: 30MHz
                                                            1: 15MHz */
        unsigned long  ch1_et_en         : 1;  /* bit[4]  : ET模块Enable信号
                                                            0: Disable
                                                            1: Enable */
        unsigned long  ch1_reserved      : 2;  /* bit[5-6]: reserved */
        unsigned long  ch1_et_ch_sel_ana : 1;  /* bit[7]  : 选择CH0还是CH1支持ET。
                                                            0：CH0（默认）
                                                            1：CH1。 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_ET_ET_ANA_1_UNION;
#define ABB_CH1_ET_ET_ANA_1_ch1_et_bias_ctrl_START   (0)
#define ABB_CH1_ET_ET_ANA_1_ch1_et_bias_ctrl_END     (2)
#define ABB_CH1_ET_ET_ANA_1_ch1_et_fc_START          (3)
#define ABB_CH1_ET_ET_ANA_1_ch1_et_fc_END            (3)
#define ABB_CH1_ET_ET_ANA_1_ch1_et_en_START          (4)
#define ABB_CH1_ET_ET_ANA_1_ch1_et_en_END            (4)
#define ABB_CH1_ET_ET_ANA_1_ch1_reserved_START       (5)
#define ABB_CH1_ET_ET_ANA_1_ch1_reserved_END         (6)
#define ABB_CH1_ET_ET_ANA_1_ch1_et_ch_sel_ana_START  (7)
#define ABB_CH1_ET_ET_ANA_1_ch1_et_ch_sel_ana_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_ET_ET_ANA_2_UNION
 结构说明  : CH1_ET_ET_ANA_2 寄存器结构定义。地址偏移量:0x191，初值:0x00，宽度:8
 寄存器说明: ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana29。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_et_vcm_sel : 1;  /* bit[0]  : ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
                                                         0:0.9V
                                                         1:0.8V */
        unsigned long  ch1_reserved   : 7;  /* bit[1-7]: reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_ET_ET_ANA_2_UNION;
#define ABB_CH1_ET_ET_ANA_2_ch1_et_vcm_sel_START  (0)
#define ABB_CH1_ET_ET_ANA_2_ch1_et_vcm_sel_END    (0)
#define ABB_CH1_ET_ET_ANA_2_ch1_reserved_START    (1)
#define ABB_CH1_ET_ET_ANA_2_ch1_reserved_END      (7)


/*****************************************************************************
 结构名    : ABB_CH1_ET_APT_ANA_1_UNION
 结构说明  : CH1_ET_APT_ANA_1 寄存器结构定义。地址偏移量:0x192，初值:0x00，宽度:8
 寄存器说明: APT模式配置寄存器，经过线控逻辑后送至reg_debug_ana28。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_et_bias_ctrl  : 3;  /* bit[0-2]: ET模块电流控制
                                                            000: 5u
                                                            001: 4u
                                                            010: 3u
                                                            011: 2u
                                                            100: 1u
                                                            101: 8u
                                                            110: 7u
                                                            111: 6u */
        unsigned long  ch1_et_fc         : 1;  /* bit[3]  : ET滤波器转折频率控制
                                                            0: 30MHz
                                                            1: 15MHz */
        unsigned long  ch1_et_en         : 1;  /* bit[4]  : ET模块Enable信号
                                                            0: Disable
                                                            1: Enable */
        unsigned long  ch1_reserved      : 2;  /* bit[5-6]: Reserved */
        unsigned long  ch1_et_ch_sel_ana : 1;  /* bit[7]  : 选择CH0还是CH1支持ET。
                                                            0：CH0（默认）
                                                            1：CH1。 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_ET_APT_ANA_1_UNION;
#define ABB_CH1_ET_APT_ANA_1_ch1_et_bias_ctrl_START   (0)
#define ABB_CH1_ET_APT_ANA_1_ch1_et_bias_ctrl_END     (2)
#define ABB_CH1_ET_APT_ANA_1_ch1_et_fc_START          (3)
#define ABB_CH1_ET_APT_ANA_1_ch1_et_fc_END            (3)
#define ABB_CH1_ET_APT_ANA_1_ch1_et_en_START          (4)
#define ABB_CH1_ET_APT_ANA_1_ch1_et_en_END            (4)
#define ABB_CH1_ET_APT_ANA_1_ch1_reserved_START       (5)
#define ABB_CH1_ET_APT_ANA_1_ch1_reserved_END         (6)
#define ABB_CH1_ET_APT_ANA_1_ch1_et_ch_sel_ana_START  (7)
#define ABB_CH1_ET_APT_ANA_1_ch1_et_ch_sel_ana_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_ET_APT_ANA_2_UNION
 结构说明  : CH1_ET_APT_ANA_2 寄存器结构定义。地址偏移量:0x193，初值:0x00，宽度:8
 寄存器说明: APT模式配置寄存器，经过线控逻辑后送至reg_debug_ana29。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_apt_vcm_sel : 1;  /* bit[0]  : ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
                                                          0:0.9V
                                                          1:0.8V */
        unsigned long  ch1_reserved    : 7;  /* bit[1-7]: reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_ET_APT_ANA_2_UNION;
#define ABB_CH1_ET_APT_ANA_2_ch1_apt_vcm_sel_START  (0)
#define ABB_CH1_ET_APT_ANA_2_ch1_apt_vcm_sel_END    (0)
#define ABB_CH1_ET_APT_ANA_2_ch1_reserved_START     (1)
#define ABB_CH1_ET_APT_ANA_2_ch1_reserved_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_ET_IDLE_ANA_1_UNION
 结构说明  : CH1_ET_IDLE_ANA_1 寄存器结构定义。地址偏移量:0x194，初值:0x00，宽度:8
 寄存器说明: ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana28。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_et_bias_ctrl  : 3;  /* bit[0-2]: ET模块电流控制
                                                            000: 5u
                                                            001: 4u
                                                            010: 3u
                                                            011: 2u
                                                            100: 1u
                                                            101: 8u
                                                            110: 7u
                                                            111: 6u */
        unsigned long  ch1_et_fc         : 1;  /* bit[3]  : ET滤波器转折频率控制
                                                            0: 30MHz
                                                            1: 15MHz */
        unsigned long  ch1_et_en         : 1;  /* bit[4]  : ET模块Enable信号
                                                            0: Disable
                                                            1: Enable */
        unsigned long  ch1_reserved      : 2;  /* bit[5-6]: Reserved */
        unsigned long  ch1_et_ch_sel_ana : 1;  /* bit[7]  : 选择CH0还是CH1支持ET。
                                                            0：CH0（默认）
                                                            1：CH1。 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_ET_IDLE_ANA_1_UNION;
#define ABB_CH1_ET_IDLE_ANA_1_ch1_et_bias_ctrl_START   (0)
#define ABB_CH1_ET_IDLE_ANA_1_ch1_et_bias_ctrl_END     (2)
#define ABB_CH1_ET_IDLE_ANA_1_ch1_et_fc_START          (3)
#define ABB_CH1_ET_IDLE_ANA_1_ch1_et_fc_END            (3)
#define ABB_CH1_ET_IDLE_ANA_1_ch1_et_en_START          (4)
#define ABB_CH1_ET_IDLE_ANA_1_ch1_et_en_END            (4)
#define ABB_CH1_ET_IDLE_ANA_1_ch1_reserved_START       (5)
#define ABB_CH1_ET_IDLE_ANA_1_ch1_reserved_END         (6)
#define ABB_CH1_ET_IDLE_ANA_1_ch1_et_ch_sel_ana_START  (7)
#define ABB_CH1_ET_IDLE_ANA_1_ch1_et_ch_sel_ana_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_ET_IDLE_ANA_2_UNION
 结构说明  : CH1_ET_IDLE_ANA_2 寄存器结构定义。地址偏移量:0x195，初值:0x00，宽度:8
 寄存器说明: ET模式配置寄存器，经过线控逻辑后送至reg_debug_ana29。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_etdac_vcm_sel : 1;  /* bit[0]  : ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
                                                            0:0.9V
                                                            1:0.8V */
        unsigned long  ch1_reserved      : 7;  /* bit[1-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_ET_IDLE_ANA_2_UNION;
#define ABB_CH1_ET_IDLE_ANA_2_ch1_etdac_vcm_sel_START  (0)
#define ABB_CH1_ET_IDLE_ANA_2_ch1_etdac_vcm_sel_END    (0)
#define ABB_CH1_ET_IDLE_ANA_2_ch1_reserved_START       (1)
#define ABB_CH1_ET_IDLE_ANA_2_ch1_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_DIG_1_UNION
 结构说明  : CH0_RX_2G_DIG_1 寄存器结构定义。地址偏移量:0x200，初值:0x07，宽度:8
 寄存器说明: RX 2G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_comp_sel_2g : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  ch0_rx_hb_bp_2g    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch0_rx_rate_2g     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                             others：reserved */
        unsigned long  ch0_rx_mode_dig_2g : 3;  /* bit[5-7]: RX通道模式控制：
                                                             000：2G(默认)
                                                             001：3G_SC&amp;4G_5M
                                                             010：4G_20M
                                                             011：3G_DC&amp;4G_10M
                                                             100：TDS
                                                             101：CA
                                                             Others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_DIG_1_UNION;
#define ABB_CH0_RX_2G_DIG_1_ch0_rx_comp_sel_2g_START  (0)
#define ABB_CH0_RX_2G_DIG_1_ch0_rx_comp_sel_2g_END    (2)
#define ABB_CH0_RX_2G_DIG_1_ch0_rx_hb_bp_2g_START     (3)
#define ABB_CH0_RX_2G_DIG_1_ch0_rx_hb_bp_2g_END       (3)
#define ABB_CH0_RX_2G_DIG_1_ch0_rx_rate_2g_START      (4)
#define ABB_CH0_RX_2G_DIG_1_ch0_rx_rate_2g_END        (4)
#define ABB_CH0_RX_2G_DIG_1_ch0_rx_mode_dig_2g_START  (5)
#define ABB_CH0_RX_2G_DIG_1_ch0_rx_mode_dig_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_DIG_2_UNION
 结构说明  : CH0_RX_2G_DIG_2 寄存器结构定义。地址偏移量:0x201，初值:0x03，宽度:8
 寄存器说明: RX 2G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_pd_2g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_pd_2g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_gain_sel_2g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch0_rx_comp_bp_2g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass
                                                             1：bypass(默认) */
        unsigned long  ch0_rx_clk_inv_2g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch0_rx_flush_en_2g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch0_reserved       : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_DIG_2_UNION;
#define ABB_CH0_RX_2G_DIG_2_ch0_rxa_pd_2g_START       (0)
#define ABB_CH0_RX_2G_DIG_2_ch0_rxa_pd_2g_END         (0)
#define ABB_CH0_RX_2G_DIG_2_ch0_rxb_pd_2g_START       (1)
#define ABB_CH0_RX_2G_DIG_2_ch0_rxb_pd_2g_END         (1)
#define ABB_CH0_RX_2G_DIG_2_ch0_gain_sel_2g_START     (2)
#define ABB_CH0_RX_2G_DIG_2_ch0_gain_sel_2g_END       (3)
#define ABB_CH0_RX_2G_DIG_2_ch0_rx_comp_bp_2g_START   (4)
#define ABB_CH0_RX_2G_DIG_2_ch0_rx_comp_bp_2g_END     (4)
#define ABB_CH0_RX_2G_DIG_2_ch0_rx_clk_inv_2g_START   (5)
#define ABB_CH0_RX_2G_DIG_2_ch0_rx_clk_inv_2g_END     (5)
#define ABB_CH0_RX_2G_DIG_2_ch0_rx_flush_en_2g_START  (6)
#define ABB_CH0_RX_2G_DIG_2_ch0_rx_flush_en_2g_END    (6)
#define ABB_CH0_RX_2G_DIG_2_ch0_reserved_START        (7)
#define ABB_CH0_RX_2G_DIG_2_ch0_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_DIG_3_UNION
 结构说明  : CH0_RX_2G_DIG_3 寄存器结构定义。地址偏移量:0x202，初值:0x00，宽度:8
 寄存器说明: RX 2G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1     : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch0_blk_len_sel_2g : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  ch0_reserved_0     : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_DIG_3_UNION;
#define ABB_CH0_RX_2G_DIG_3_ch0_reserved_1_START      (0)
#define ABB_CH0_RX_2G_DIG_3_ch0_reserved_1_END        (1)
#define ABB_CH0_RX_2G_DIG_3_ch0_blk_len_sel_2g_START  (2)
#define ABB_CH0_RX_2G_DIG_3_ch0_blk_len_sel_2g_END    (3)
#define ABB_CH0_RX_2G_DIG_3_ch0_reserved_0_START      (4)
#define ABB_CH0_RX_2G_DIG_3_ch0_reserved_0_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_2G_DIG_1_UNION
 结构说明  : CH0_TX_2G_DIG_1 寄存器结构定义。地址偏移量:0x203，初值:0x02，宽度:8
 寄存器说明: TX 2G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_bp_2g  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch0_tx_hb_bp_2g    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2
                                                             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate(默认) */
        unsigned long  ch0_tx_rate_2g     : 1;  /* bit[2]  : TX通道CIC滤波器输出速率控制（MHz）：
                                                                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
                                                             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch0_reserved       : 1;  /* bit[3]  : 保留。 */
        unsigned long  ch0_tx_flush_en_2g : 1;  /* bit[4]  : TX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch0_tx_mode_dig_2g : 3;  /* bit[5-7]: TX通道模式控制：
                                                             000：2G(默认)
                                                             001：3G &amp; 4G_10M &amp; 4G_5M
                                                             010：4G_20M
                                                             011：TDS
                                                             100：CA
                                                             others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_2G_DIG_1_UNION;
#define ABB_CH0_TX_2G_DIG_1_ch0_tx_comp_bp_2g_START   (0)
#define ABB_CH0_TX_2G_DIG_1_ch0_tx_comp_bp_2g_END     (0)
#define ABB_CH0_TX_2G_DIG_1_ch0_tx_hb_bp_2g_START     (1)
#define ABB_CH0_TX_2G_DIG_1_ch0_tx_hb_bp_2g_END       (1)
#define ABB_CH0_TX_2G_DIG_1_ch0_tx_rate_2g_START      (2)
#define ABB_CH0_TX_2G_DIG_1_ch0_tx_rate_2g_END        (2)
#define ABB_CH0_TX_2G_DIG_1_ch0_reserved_START        (3)
#define ABB_CH0_TX_2G_DIG_1_ch0_reserved_END          (3)
#define ABB_CH0_TX_2G_DIG_1_ch0_tx_flush_en_2g_START  (4)
#define ABB_CH0_TX_2G_DIG_1_ch0_tx_flush_en_2g_END    (4)
#define ABB_CH0_TX_2G_DIG_1_ch0_tx_mode_dig_2g_START  (5)
#define ABB_CH0_TX_2G_DIG_1_ch0_tx_mode_dig_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_2G_DIG_2_UNION
 结构说明  : CH0_TX_2G_DIG_2 寄存器结构定义。地址偏移量:0x204，初值:0x2B，宽度:8
 寄存器说明: TX 2G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_q_pd_2g       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_2g       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_dem_const_2g     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                               0：0
                                                               1：2
                                                               2：4(默认)
                                                               3：6 */
        unsigned long  ch0_uddwa_dith_en_2g : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch0_dem_dwa_en_2g    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                               0：使用CLA模式
                                                               1：使用DWA模式(默认)  */
        unsigned long  ch0_dem_lsb_bp_2g    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                               0：DEM LSB 打开(默认)
                                                               1：DEM LSB bypass */
        unsigned long  ch0_dem_msb_bp_2g    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                               0：DEM MSB打开(默认)
                                                               1：DEM MSB bypass */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_2G_DIG_2_UNION;
#define ABB_CH0_TX_2G_DIG_2_ch0_tx_q_pd_2g_START        (0)
#define ABB_CH0_TX_2G_DIG_2_ch0_tx_q_pd_2g_END          (0)
#define ABB_CH0_TX_2G_DIG_2_ch0_tx_i_pd_2g_START        (1)
#define ABB_CH0_TX_2G_DIG_2_ch0_tx_i_pd_2g_END          (1)
#define ABB_CH0_TX_2G_DIG_2_ch0_dem_const_2g_START      (2)
#define ABB_CH0_TX_2G_DIG_2_ch0_dem_const_2g_END        (3)
#define ABB_CH0_TX_2G_DIG_2_ch0_uddwa_dith_en_2g_START  (4)
#define ABB_CH0_TX_2G_DIG_2_ch0_uddwa_dith_en_2g_END    (4)
#define ABB_CH0_TX_2G_DIG_2_ch0_dem_dwa_en_2g_START     (5)
#define ABB_CH0_TX_2G_DIG_2_ch0_dem_dwa_en_2g_END       (5)
#define ABB_CH0_TX_2G_DIG_2_ch0_dem_lsb_bp_2g_START     (6)
#define ABB_CH0_TX_2G_DIG_2_ch0_dem_lsb_bp_2g_END       (6)
#define ABB_CH0_TX_2G_DIG_2_ch0_dem_msb_bp_2g_START     (7)
#define ABB_CH0_TX_2G_DIG_2_ch0_dem_msb_bp_2g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_2G_DIG_3_UNION
 结构说明  : CH0_TX_2G_DIG_3 寄存器结构定义。地址偏移量:0x205，初值:0x03，宽度:8
 寄存器说明: TX 2G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_sel_2g : 2;  /* bit[0-1]: TX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3； */
        unsigned long  ch0_reserved       : 6;  /* bit[2-7]: 保留。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_2G_DIG_3_UNION;
#define ABB_CH0_TX_2G_DIG_3_ch0_tx_comp_sel_2g_START  (0)
#define ABB_CH0_TX_2G_DIG_3_ch0_tx_comp_sel_2g_END    (1)
#define ABB_CH0_TX_2G_DIG_3_ch0_reserved_START        (2)
#define ABB_CH0_TX_2G_DIG_3_ch0_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_DIG_1_UNION
 结构说明  : CH0_RX_3G_DIG_1 寄存器结构定义。地址偏移量:0x206，初值:0x2C，宽度:8
 寄存器说明: RX 3G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_comp_sel_3g : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  ch0_rx_hb_bp_3g    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch0_rx_rate_3g     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                             others：reserved */
        unsigned long  ch0_rx_mode_dig_3g : 3;  /* bit[5-7]: RX通道模式控制：
                                                             000：2G
                                                             001：3G_SC&amp;4G_5M(默认)
                                                             010：4G_20M
                                                             011：3G_DC&amp;4G_10M
                                                             100：TDS
                                                             101：CA
                                                             Others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_DIG_1_UNION;
#define ABB_CH0_RX_3G_DIG_1_ch0_rx_comp_sel_3g_START  (0)
#define ABB_CH0_RX_3G_DIG_1_ch0_rx_comp_sel_3g_END    (2)
#define ABB_CH0_RX_3G_DIG_1_ch0_rx_hb_bp_3g_START     (3)
#define ABB_CH0_RX_3G_DIG_1_ch0_rx_hb_bp_3g_END       (3)
#define ABB_CH0_RX_3G_DIG_1_ch0_rx_rate_3g_START      (4)
#define ABB_CH0_RX_3G_DIG_1_ch0_rx_rate_3g_END        (4)
#define ABB_CH0_RX_3G_DIG_1_ch0_rx_mode_dig_3g_START  (5)
#define ABB_CH0_RX_3G_DIG_1_ch0_rx_mode_dig_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_DIG_2_UNION
 结构说明  : CH0_RX_3G_DIG_2 寄存器结构定义。地址偏移量:0x207，初值:0x03，宽度:8
 寄存器说明: RX 3G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_pd_3g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_pd_3g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_gain_sel_3g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch0_rx_comp_bp_3g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch0_rx_clk_inv_3g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch0_rx_flush_en_3g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch0_reserved       : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_DIG_2_UNION;
#define ABB_CH0_RX_3G_DIG_2_ch0_rxa_pd_3g_START       (0)
#define ABB_CH0_RX_3G_DIG_2_ch0_rxa_pd_3g_END         (0)
#define ABB_CH0_RX_3G_DIG_2_ch0_rxb_pd_3g_START       (1)
#define ABB_CH0_RX_3G_DIG_2_ch0_rxb_pd_3g_END         (1)
#define ABB_CH0_RX_3G_DIG_2_ch0_gain_sel_3g_START     (2)
#define ABB_CH0_RX_3G_DIG_2_ch0_gain_sel_3g_END       (3)
#define ABB_CH0_RX_3G_DIG_2_ch0_rx_comp_bp_3g_START   (4)
#define ABB_CH0_RX_3G_DIG_2_ch0_rx_comp_bp_3g_END     (4)
#define ABB_CH0_RX_3G_DIG_2_ch0_rx_clk_inv_3g_START   (5)
#define ABB_CH0_RX_3G_DIG_2_ch0_rx_clk_inv_3g_END     (5)
#define ABB_CH0_RX_3G_DIG_2_ch0_rx_flush_en_3g_START  (6)
#define ABB_CH0_RX_3G_DIG_2_ch0_rx_flush_en_3g_END    (6)
#define ABB_CH0_RX_3G_DIG_2_ch0_reserved_START        (7)
#define ABB_CH0_RX_3G_DIG_2_ch0_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_DIG_3_UNION
 结构说明  : CH0_RX_3G_DIG_3 寄存器结构定义。地址偏移量:0x208，初值:0x00，宽度:8
 寄存器说明: RX 3G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1     : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch0_blk_len_sel_3g : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  ch0_reserved_0     : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_DIG_3_UNION;
#define ABB_CH0_RX_3G_DIG_3_ch0_reserved_1_START      (0)
#define ABB_CH0_RX_3G_DIG_3_ch0_reserved_1_END        (1)
#define ABB_CH0_RX_3G_DIG_3_ch0_blk_len_sel_3g_START  (2)
#define ABB_CH0_RX_3G_DIG_3_ch0_blk_len_sel_3g_END    (3)
#define ABB_CH0_RX_3G_DIG_3_ch0_reserved_0_START      (4)
#define ABB_CH0_RX_3G_DIG_3_ch0_reserved_0_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_3G_DIG_1_UNION
 结构说明  : CH0_TX_3G_DIG_1 寄存器结构定义。地址偏移量:0x209，初值:0x20，宽度:8
 寄存器说明: TX 3G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_bp_3g  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch0_tx_hb_bp_3g    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch0_tx_rate_3g     : 1;  /* bit[2]  : TX通道CIC滤波器输出速率控制（MHz）：
                                                                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
                                                             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch0_reserved       : 1;  /* bit[3]  : 保留。 */
        unsigned long  ch0_tx_flush_en_3g : 1;  /* bit[4]  : TX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch0_tx_mode_dig_3g : 3;  /* bit[5-7]: TX通道模式控制：
                                                             000：2G
                                                             001：3G &amp; 4G_10M &amp; 4G_5M(默认)
                                                             010：4G_20M
                                                             011：TDS
                                                             100：CA
                                                             others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_3G_DIG_1_UNION;
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_comp_bp_3g_START   (0)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_comp_bp_3g_END     (0)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_hb_bp_3g_START     (1)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_hb_bp_3g_END       (1)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_rate_3g_START      (2)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_rate_3g_END        (2)
#define ABB_CH0_TX_3G_DIG_1_ch0_reserved_START        (3)
#define ABB_CH0_TX_3G_DIG_1_ch0_reserved_END          (3)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_flush_en_3g_START  (4)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_flush_en_3g_END    (4)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_mode_dig_3g_START  (5)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_mode_dig_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_3G_DIG_2_UNION
 结构说明  : CH0_TX_3G_DIG_2 寄存器结构定义。地址偏移量:0x20A，初值:0x2B，宽度:8
 寄存器说明: TX 3G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_q_pd_3g       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_3g       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_dem_const_3g     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                               0：0
                                                               1：2
                                                               2：4(默认)
                                                               3：6 */
        unsigned long  ch0_uddwa_dith_en_3g : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch0_dem_dwa_en_3g    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                               0：使用CLA模式
                                                               1：使用DWA模式（默认）  */
        unsigned long  ch0_dem_lsb_bp_3g    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                               0：DEM LSB 打开(默认)
                                                               1：DEM LSB bypass */
        unsigned long  ch0_dem_msb_bp_3g    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                               0：DEM MSB打开(默认)
                                                               1：DEM MSB bypass */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_3G_DIG_2_UNION;
#define ABB_CH0_TX_3G_DIG_2_ch0_tx_q_pd_3g_START        (0)
#define ABB_CH0_TX_3G_DIG_2_ch0_tx_q_pd_3g_END          (0)
#define ABB_CH0_TX_3G_DIG_2_ch0_tx_i_pd_3g_START        (1)
#define ABB_CH0_TX_3G_DIG_2_ch0_tx_i_pd_3g_END          (1)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_const_3g_START      (2)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_const_3g_END        (3)
#define ABB_CH0_TX_3G_DIG_2_ch0_uddwa_dith_en_3g_START  (4)
#define ABB_CH0_TX_3G_DIG_2_ch0_uddwa_dith_en_3g_END    (4)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_dwa_en_3g_START     (5)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_dwa_en_3g_END       (5)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_lsb_bp_3g_START     (6)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_lsb_bp_3g_END       (6)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_msb_bp_3g_START     (7)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_msb_bp_3g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_3G_DIG_3_UNION
 结构说明  : CH0_TX_3G_DIG_3 寄存器结构定义。地址偏移量:0x20B，初值:0x03，宽度:8
 寄存器说明: TX 3G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_sel_3g : 2;  /* bit[0-1]: TX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3； */
        unsigned long  ch0_reserved       : 6;  /* bit[2-7]: 保留。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_3G_DIG_3_UNION;
#define ABB_CH0_TX_3G_DIG_3_ch0_tx_comp_sel_3g_START  (0)
#define ABB_CH0_TX_3G_DIG_3_ch0_tx_comp_sel_3g_END    (1)
#define ABB_CH0_TX_3G_DIG_3_ch0_reserved_START        (2)
#define ABB_CH0_TX_3G_DIG_3_ch0_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_DIG_1_UNION
 结构说明  : CH0_RX_4G_DIG_1 寄存器结构定义。地址偏移量:0x20C，初值:0x43，宽度:8
 寄存器说明: RX 4G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_comp_sel_4g : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  ch0_rx_hb_bp_4g    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch0_rx_rate_4g     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                             others：reserved */
        unsigned long  ch0_rx_mode_dig_4g : 3;  /* bit[5-7]: RX通道模式控制：
                                                             000：2G
                                                             001：3G_SC&amp;4G_5M
                                                             010：4G_20M(默认)
                                                             011：3G_DC&amp;4G_10M
                                                             100：TDS
                                                             101：CA
                                                             Others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_DIG_1_UNION;
#define ABB_CH0_RX_4G_DIG_1_ch0_rx_comp_sel_4g_START  (0)
#define ABB_CH0_RX_4G_DIG_1_ch0_rx_comp_sel_4g_END    (2)
#define ABB_CH0_RX_4G_DIG_1_ch0_rx_hb_bp_4g_START     (3)
#define ABB_CH0_RX_4G_DIG_1_ch0_rx_hb_bp_4g_END       (3)
#define ABB_CH0_RX_4G_DIG_1_ch0_rx_rate_4g_START      (4)
#define ABB_CH0_RX_4G_DIG_1_ch0_rx_rate_4g_END        (4)
#define ABB_CH0_RX_4G_DIG_1_ch0_rx_mode_dig_4g_START  (5)
#define ABB_CH0_RX_4G_DIG_1_ch0_rx_mode_dig_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_DIG_2_UNION
 结构说明  : CH0_RX_4G_DIG_2 寄存器结构定义。地址偏移量:0x20D，初值:0x03，宽度:8
 寄存器说明: RX 4G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_pd_4g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_pd_4g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_gain_sel_4g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch0_rx_comp_bp_4g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch0_rx_clk_inv_4g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch0_rx_flush_en_4g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch0_reserved       : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_DIG_2_UNION;
#define ABB_CH0_RX_4G_DIG_2_ch0_rxa_pd_4g_START       (0)
#define ABB_CH0_RX_4G_DIG_2_ch0_rxa_pd_4g_END         (0)
#define ABB_CH0_RX_4G_DIG_2_ch0_rxb_pd_4g_START       (1)
#define ABB_CH0_RX_4G_DIG_2_ch0_rxb_pd_4g_END         (1)
#define ABB_CH0_RX_4G_DIG_2_ch0_gain_sel_4g_START     (2)
#define ABB_CH0_RX_4G_DIG_2_ch0_gain_sel_4g_END       (3)
#define ABB_CH0_RX_4G_DIG_2_ch0_rx_comp_bp_4g_START   (4)
#define ABB_CH0_RX_4G_DIG_2_ch0_rx_comp_bp_4g_END     (4)
#define ABB_CH0_RX_4G_DIG_2_ch0_rx_clk_inv_4g_START   (5)
#define ABB_CH0_RX_4G_DIG_2_ch0_rx_clk_inv_4g_END     (5)
#define ABB_CH0_RX_4G_DIG_2_ch0_rx_flush_en_4g_START  (6)
#define ABB_CH0_RX_4G_DIG_2_ch0_rx_flush_en_4g_END    (6)
#define ABB_CH0_RX_4G_DIG_2_ch0_reserved_START        (7)
#define ABB_CH0_RX_4G_DIG_2_ch0_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_DIG_3_UNION
 结构说明  : CH0_RX_4G_DIG_3 寄存器结构定义。地址偏移量:0x20E，初值:0x00，宽度:8
 寄存器说明: RX 3G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1     : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch0_blk_len_sel_4g : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  ch0_reserved_0     : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_DIG_3_UNION;
#define ABB_CH0_RX_4G_DIG_3_ch0_reserved_1_START      (0)
#define ABB_CH0_RX_4G_DIG_3_ch0_reserved_1_END        (1)
#define ABB_CH0_RX_4G_DIG_3_ch0_blk_len_sel_4g_START  (2)
#define ABB_CH0_RX_4G_DIG_3_ch0_blk_len_sel_4g_END    (3)
#define ABB_CH0_RX_4G_DIG_3_ch0_reserved_0_START      (4)
#define ABB_CH0_RX_4G_DIG_3_ch0_reserved_0_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_4G_DIG_1_UNION
 结构说明  : CH0_TX_4G_DIG_1 寄存器结构定义。地址偏移量:0x20F，初值:0x40，宽度:8
 寄存器说明: TX 4G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_bp_4g  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch0_tx_hb_bp_4g    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch0_tx_rate_4g     : 1;  /* bit[2]  : TX通道CIC滤波器输出速率控制（MHz）：
                                                                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
                                                             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch0_reserved       : 1;  /* bit[3]  : 保留。 */
        unsigned long  ch0_tx_flush_en_4g : 1;  /* bit[4]  : TX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch0_tx_mode_dig_4g : 3;  /* bit[5-7]: TX通道模式控制：
                                                             000：2G
                                                             001：3G &amp; 4G_10M &amp; 4G_5M
                                                             010：4G_20M(默认)
                                                             011：TDS
                                                             100：CA
                                                             others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_4G_DIG_1_UNION;
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_comp_bp_4g_START   (0)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_comp_bp_4g_END     (0)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_hb_bp_4g_START     (1)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_hb_bp_4g_END       (1)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_rate_4g_START      (2)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_rate_4g_END        (2)
#define ABB_CH0_TX_4G_DIG_1_ch0_reserved_START        (3)
#define ABB_CH0_TX_4G_DIG_1_ch0_reserved_END          (3)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_flush_en_4g_START  (4)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_flush_en_4g_END    (4)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_mode_dig_4g_START  (5)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_mode_dig_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_4G_DIG_2_UNION
 结构说明  : CH0_TX_4G_DIG_2 寄存器结构定义。地址偏移量:0x210，初值:0x2B，宽度:8
 寄存器说明: TX 4G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_q_pd_4g       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_4g       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_dem_const_4g     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                               0：0
                                                               1：2
                                                               2：4(默认)
                                                               3：6 */
        unsigned long  ch0_uddwa_dith_en_4g : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch0_dem_dwa_en_4g    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                               0：使用CLA模式
                                                               1：使用DWA模式（默认）  */
        unsigned long  ch0_dem_lsb_bp_4g    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                               0：DEM LSB 打开(默认)
                                                               1：DEM LSB bypass */
        unsigned long  ch0_dem_msb_bp_4g    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                               0：DEM MSB打开(默认)
                                                               1：DEM MSB bypass */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_4G_DIG_2_UNION;
#define ABB_CH0_TX_4G_DIG_2_ch0_tx_q_pd_4g_START        (0)
#define ABB_CH0_TX_4G_DIG_2_ch0_tx_q_pd_4g_END          (0)
#define ABB_CH0_TX_4G_DIG_2_ch0_tx_i_pd_4g_START        (1)
#define ABB_CH0_TX_4G_DIG_2_ch0_tx_i_pd_4g_END          (1)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_const_4g_START      (2)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_const_4g_END        (3)
#define ABB_CH0_TX_4G_DIG_2_ch0_uddwa_dith_en_4g_START  (4)
#define ABB_CH0_TX_4G_DIG_2_ch0_uddwa_dith_en_4g_END    (4)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_dwa_en_4g_START     (5)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_dwa_en_4g_END       (5)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_lsb_bp_4g_START     (6)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_lsb_bp_4g_END       (6)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_msb_bp_4g_START     (7)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_msb_bp_4g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_4G_DIG_3_UNION
 结构说明  : CH0_TX_4G_DIG_3 寄存器结构定义。地址偏移量:0x211，初值:0x03，宽度:8
 寄存器说明: TX 4G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_sel_4g : 2;  /* bit[0-1]: TX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3； */
        unsigned long  ch0_reserved       : 6;  /* bit[2-7]: 保留。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_4G_DIG_3_UNION;
#define ABB_CH0_TX_4G_DIG_3_ch0_tx_comp_sel_4g_START  (0)
#define ABB_CH0_TX_4G_DIG_3_ch0_tx_comp_sel_4g_END    (1)
#define ABB_CH0_TX_4G_DIG_3_ch0_reserved_START        (2)
#define ABB_CH0_TX_4G_DIG_3_ch0_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_DIG_1_UNION
 结构说明  : CH0_RX_TDS_DIG_1 寄存器结构定义。地址偏移量:0x212，初值:0x87，宽度:8
 寄存器说明: RX TDS模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_comp_sel_tds : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                              000：系数不固定，由寄存器配置；
                                                              001：固定系数1；
                                                              010：固定系数2；
                                                              011：固定系数3；
                                                              100：固定系数4；
                                                              101：固定系数5；
                                                              110：固定系数6；
                                                              111：固定系数7。 */
        unsigned long  ch0_rx_hb_bp_tds    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                              0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                              1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch0_rx_rate_tds     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                    2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                              0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                              others：reserved */
        unsigned long  ch0_rx_mode_dig_tds : 3;  /* bit[5-7]: RX通道模式控制：
                                                              000：2G
                                                              001：3G_SC&amp;4G_5M
                                                              010：4G_20M
                                                              011：3G_DC&amp;4G_10M
                                                              100：TDS(默认)
                                                              101：CA
                                                              Others：CDMA */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_DIG_1_UNION;
#define ABB_CH0_RX_TDS_DIG_1_ch0_rx_comp_sel_tds_START  (0)
#define ABB_CH0_RX_TDS_DIG_1_ch0_rx_comp_sel_tds_END    (2)
#define ABB_CH0_RX_TDS_DIG_1_ch0_rx_hb_bp_tds_START     (3)
#define ABB_CH0_RX_TDS_DIG_1_ch0_rx_hb_bp_tds_END       (3)
#define ABB_CH0_RX_TDS_DIG_1_ch0_rx_rate_tds_START      (4)
#define ABB_CH0_RX_TDS_DIG_1_ch0_rx_rate_tds_END        (4)
#define ABB_CH0_RX_TDS_DIG_1_ch0_rx_mode_dig_tds_START  (5)
#define ABB_CH0_RX_TDS_DIG_1_ch0_rx_mode_dig_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_DIG_2_UNION
 结构说明  : CH0_RX_TDS_DIG_2 寄存器结构定义。地址偏移量:0x213，初值:0x53，宽度:8
 寄存器说明: RX TDS模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_pd_tds      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                              0：不CLOCK GATING
                                                              1：CLOCK GATING(默认)
                                                              (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_pd_tds      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                              0：不CLOCK GATING
                                                              1：CLOCK GATING(默认)
                                                              (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_gain_sel_tds    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                              00：gain为0.5(默认)
                                                              01：gain为0.75
                                                              10：gain为0.85
                                                              11：Reserved */
        unsigned long  ch0_rx_comp_bp_tds  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                              0：不bypass
                                                              1：bypass(默认) */
        unsigned long  ch0_rx_clk_inv_tds  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                              0：正常
                                                              1：反向 */
        unsigned long  ch0_rx_flush_en_tds : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                              0：不使能
                                                              1：使能 */
        unsigned long  ch0_reserved        : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_DIG_2_UNION;
#define ABB_CH0_RX_TDS_DIG_2_ch0_rxa_pd_tds_START       (0)
#define ABB_CH0_RX_TDS_DIG_2_ch0_rxa_pd_tds_END         (0)
#define ABB_CH0_RX_TDS_DIG_2_ch0_rxb_pd_tds_START       (1)
#define ABB_CH0_RX_TDS_DIG_2_ch0_rxb_pd_tds_END         (1)
#define ABB_CH0_RX_TDS_DIG_2_ch0_gain_sel_tds_START     (2)
#define ABB_CH0_RX_TDS_DIG_2_ch0_gain_sel_tds_END       (3)
#define ABB_CH0_RX_TDS_DIG_2_ch0_rx_comp_bp_tds_START   (4)
#define ABB_CH0_RX_TDS_DIG_2_ch0_rx_comp_bp_tds_END     (4)
#define ABB_CH0_RX_TDS_DIG_2_ch0_rx_clk_inv_tds_START   (5)
#define ABB_CH0_RX_TDS_DIG_2_ch0_rx_clk_inv_tds_END     (5)
#define ABB_CH0_RX_TDS_DIG_2_ch0_rx_flush_en_tds_START  (6)
#define ABB_CH0_RX_TDS_DIG_2_ch0_rx_flush_en_tds_END    (6)
#define ABB_CH0_RX_TDS_DIG_2_ch0_reserved_START         (7)
#define ABB_CH0_RX_TDS_DIG_2_ch0_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_DIG_3_UNION
 结构说明  : CH0_RX_TDS_DIG_3 寄存器结构定义。地址偏移量:0x214，初值:0x00，宽度:8
 寄存器说明: RX TDS模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1      : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch0_blk_len_sel_tds : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                              2'b00：2560chip。(W模默认)
                                                              2'b01：512chip。
                                                              2'b10：1024chip。(X模默认)
                                                              2'b11：2048chip。 */
        unsigned long  ch0_reserved_0      : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_DIG_3_UNION;
#define ABB_CH0_RX_TDS_DIG_3_ch0_reserved_1_START       (0)
#define ABB_CH0_RX_TDS_DIG_3_ch0_reserved_1_END         (1)
#define ABB_CH0_RX_TDS_DIG_3_ch0_blk_len_sel_tds_START  (2)
#define ABB_CH0_RX_TDS_DIG_3_ch0_blk_len_sel_tds_END    (3)
#define ABB_CH0_RX_TDS_DIG_3_ch0_reserved_0_START       (4)
#define ABB_CH0_RX_TDS_DIG_3_ch0_reserved_0_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_TDS_DIG_1_UNION
 结构说明  : CH0_TX_TDS_DIG_1 寄存器结构定义。地址偏移量:0x215，初值:0x60，宽度:8
 寄存器说明: TX TDS模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_bp_tds  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                              0：不bypass(默认)
                                                              1：bypass */
        unsigned long  ch0_tx_hb_bp_tds    : 1;  /* bit[1]  : TX通道半带滤波器的bypass信号
                                                              0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                              1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch0_tx_rate_tds     : 1;  /* bit[2]  : TX通道CIC滤波器输出速率控制（MHz）：
                                                                   2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
                                                              0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                              1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch0_reserved        : 1;  /* bit[3]  : 保留。 */
        unsigned long  ch0_tx_flush_en_tds : 1;  /* bit[4]  : TX通道FLUSH使能：
                                                              0：不使能
                                                              1：使能 */
        unsigned long  ch0_tx_mode_dig_tds : 3;  /* bit[5-7]: TX通道模式控制：
                                                              000：2G
                                                              001：3G &amp; 4G_10M &amp; 4G_5M
                                                              010：4G_20M
                                                              011：TDS（默认）
                                                              100：CA
                                                              others：CDMA */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_TDS_DIG_1_UNION;
#define ABB_CH0_TX_TDS_DIG_1_ch0_tx_comp_bp_tds_START   (0)
#define ABB_CH0_TX_TDS_DIG_1_ch0_tx_comp_bp_tds_END     (0)
#define ABB_CH0_TX_TDS_DIG_1_ch0_tx_hb_bp_tds_START     (1)
#define ABB_CH0_TX_TDS_DIG_1_ch0_tx_hb_bp_tds_END       (1)
#define ABB_CH0_TX_TDS_DIG_1_ch0_tx_rate_tds_START      (2)
#define ABB_CH0_TX_TDS_DIG_1_ch0_tx_rate_tds_END        (2)
#define ABB_CH0_TX_TDS_DIG_1_ch0_reserved_START         (3)
#define ABB_CH0_TX_TDS_DIG_1_ch0_reserved_END           (3)
#define ABB_CH0_TX_TDS_DIG_1_ch0_tx_flush_en_tds_START  (4)
#define ABB_CH0_TX_TDS_DIG_1_ch0_tx_flush_en_tds_END    (4)
#define ABB_CH0_TX_TDS_DIG_1_ch0_tx_mode_dig_tds_START  (5)
#define ABB_CH0_TX_TDS_DIG_1_ch0_tx_mode_dig_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_TDS_DIG_2_UNION
 结构说明  : CH0_TX_TDS_DIG_2 寄存器结构定义。地址偏移量:0x216，初值:0x2B，宽度:8
 寄存器说明: TX TDS模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_q_pd_tds       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                                0：不CLOCK GATING
                                                                1：CLOCK GATING(默认)
                                                                (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_tds       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                                0：不CLOCK GATING
                                                                1：CLOCK GATING(默认)
                                                                (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_dem_const_tds     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                                0：0
                                                                1：2
                                                                2：4(默认)
                                                                3：6 */
        unsigned long  ch0_uddwa_dith_en_tds : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                                0：不使能
                                                                1：使能 */
        unsigned long  ch0_dem_dwa_en_tds    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                                0：使用CLA模式
                                                                1：使用DWA模式（默认）  */
        unsigned long  ch0_dem_lsb_bp_tds    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                                0：DEM LSB 打开(默认)
                                                                1：DEM LSB bypass */
        unsigned long  ch0_dem_msb_bp_tds    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                                0：DEM MSB打开(默认)
                                                                1：DEM MSB bypass */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_TDS_DIG_2_UNION;
#define ABB_CH0_TX_TDS_DIG_2_ch0_tx_q_pd_tds_START        (0)
#define ABB_CH0_TX_TDS_DIG_2_ch0_tx_q_pd_tds_END          (0)
#define ABB_CH0_TX_TDS_DIG_2_ch0_tx_i_pd_tds_START        (1)
#define ABB_CH0_TX_TDS_DIG_2_ch0_tx_i_pd_tds_END          (1)
#define ABB_CH0_TX_TDS_DIG_2_ch0_dem_const_tds_START      (2)
#define ABB_CH0_TX_TDS_DIG_2_ch0_dem_const_tds_END        (3)
#define ABB_CH0_TX_TDS_DIG_2_ch0_uddwa_dith_en_tds_START  (4)
#define ABB_CH0_TX_TDS_DIG_2_ch0_uddwa_dith_en_tds_END    (4)
#define ABB_CH0_TX_TDS_DIG_2_ch0_dem_dwa_en_tds_START     (5)
#define ABB_CH0_TX_TDS_DIG_2_ch0_dem_dwa_en_tds_END       (5)
#define ABB_CH0_TX_TDS_DIG_2_ch0_dem_lsb_bp_tds_START     (6)
#define ABB_CH0_TX_TDS_DIG_2_ch0_dem_lsb_bp_tds_END       (6)
#define ABB_CH0_TX_TDS_DIG_2_ch0_dem_msb_bp_tds_START     (7)
#define ABB_CH0_TX_TDS_DIG_2_ch0_dem_msb_bp_tds_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_TDS_DIG_3_UNION
 结构说明  : CH0_TX_TDS_DIG_3 寄存器结构定义。地址偏移量:0x217，初值:0x03，宽度:8
 寄存器说明: TX TDS模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_sel_tds : 2;  /* bit[0-1]: TX通道补偿滤波器补偿系数固定控制：
                                                              000：系数不固定，由寄存器配置；
                                                              001：固定系数1；
                                                              010：固定系数2；
                                                              011：固定系数3； */
        unsigned long  ch0_reserved        : 6;  /* bit[2-7]: 保留。 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_TDS_DIG_3_UNION;
#define ABB_CH0_TX_TDS_DIG_3_ch0_tx_comp_sel_tds_START  (0)
#define ABB_CH0_TX_TDS_DIG_3_ch0_tx_comp_sel_tds_END    (1)
#define ABB_CH0_TX_TDS_DIG_3_ch0_reserved_START         (2)
#define ABB_CH0_TX_TDS_DIG_3_ch0_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_CDMA_DIG_1_UNION
 结构说明  : CH0_RX_CDMA_DIG_1 寄存器结构定义。地址偏移量:0x218，初值:0xCF，宽度:8
 寄存器说明: RX CDMA模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_comp_sel_cdma : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                               000：系数不固定，由寄存器配置；
                                                               001：固定系数1；
                                                               010：固定系数2；
                                                               011：固定系数3；
                                                               100：固定系数4；
                                                               101：固定系数5；
                                                               110：固定系数6；
                                                               111：固定系数7。 */
        unsigned long  ch0_rx_hb_bp_cdma    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                               0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                               1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch0_rx_rate_cdma     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                     2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                               0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                               others：reserved */
        unsigned long  ch0_rx_mode_dig_cdma : 3;  /* bit[5-7]: RX通道模式控制：
                                                               000：2G
                                                               001：3G_SC&amp;4G_5M
                                                               010：4G_20M
                                                               011：3G_DC&amp;4G_10M
                                                               100：TDS
                                                               101：CA
                                                               Others：CDMA(默认) */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_CDMA_DIG_1_UNION;
#define ABB_CH0_RX_CDMA_DIG_1_ch0_rx_comp_sel_cdma_START  (0)
#define ABB_CH0_RX_CDMA_DIG_1_ch0_rx_comp_sel_cdma_END    (2)
#define ABB_CH0_RX_CDMA_DIG_1_ch0_rx_hb_bp_cdma_START     (3)
#define ABB_CH0_RX_CDMA_DIG_1_ch0_rx_hb_bp_cdma_END       (3)
#define ABB_CH0_RX_CDMA_DIG_1_ch0_rx_rate_cdma_START      (4)
#define ABB_CH0_RX_CDMA_DIG_1_ch0_rx_rate_cdma_END        (4)
#define ABB_CH0_RX_CDMA_DIG_1_ch0_rx_mode_dig_cdma_START  (5)
#define ABB_CH0_RX_CDMA_DIG_1_ch0_rx_mode_dig_cdma_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_CDMA_DIG_2_UNION
 结构说明  : CH0_RX_CDMA_DIG_2 寄存器结构定义。地址偏移量:0x219，初值:0x03，宽度:8
 寄存器说明: RX CDMA模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_pd_cdma      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_pd_cdma      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_gain_sel_cdma    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                               00：gain为0.5(默认)
                                                               01：gain为0.75
                                                               10：gain为0.85
                                                               11：Reserved */
        unsigned long  ch0_rx_comp_bp_cdma  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                               0：不bypass(默认)
                                                               1：bypass */
        unsigned long  ch0_rx_clk_inv_cdma  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                               0：正常
                                                               1：反向 */
        unsigned long  ch0_rx_flush_en_cdma : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch0_reserved         : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_CDMA_DIG_2_UNION;
#define ABB_CH0_RX_CDMA_DIG_2_ch0_rxa_pd_cdma_START       (0)
#define ABB_CH0_RX_CDMA_DIG_2_ch0_rxa_pd_cdma_END         (0)
#define ABB_CH0_RX_CDMA_DIG_2_ch0_rxb_pd_cdma_START       (1)
#define ABB_CH0_RX_CDMA_DIG_2_ch0_rxb_pd_cdma_END         (1)
#define ABB_CH0_RX_CDMA_DIG_2_ch0_gain_sel_cdma_START     (2)
#define ABB_CH0_RX_CDMA_DIG_2_ch0_gain_sel_cdma_END       (3)
#define ABB_CH0_RX_CDMA_DIG_2_ch0_rx_comp_bp_cdma_START   (4)
#define ABB_CH0_RX_CDMA_DIG_2_ch0_rx_comp_bp_cdma_END     (4)
#define ABB_CH0_RX_CDMA_DIG_2_ch0_rx_clk_inv_cdma_START   (5)
#define ABB_CH0_RX_CDMA_DIG_2_ch0_rx_clk_inv_cdma_END     (5)
#define ABB_CH0_RX_CDMA_DIG_2_ch0_rx_flush_en_cdma_START  (6)
#define ABB_CH0_RX_CDMA_DIG_2_ch0_rx_flush_en_cdma_END    (6)
#define ABB_CH0_RX_CDMA_DIG_2_ch0_reserved_START          (7)
#define ABB_CH0_RX_CDMA_DIG_2_ch0_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_CDMA_DIG_3_UNION
 结构说明  : CH0_RX_CDMA_DIG_3 寄存器结构定义。地址偏移量:0x21A，初值:0x08，宽度:8
 寄存器说明: RX CDMA模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1       : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch0_blk_len_sel_cdma : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                               2'b00：2560chip。(W模默认)
                                                               2'b01：512chip。
                                                               2'b10：1024chip。(X模默认)
                                                               2'b11：2048chip。 */
        unsigned long  ch0_reserved_0       : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_CDMA_DIG_3_UNION;
#define ABB_CH0_RX_CDMA_DIG_3_ch0_reserved_1_START        (0)
#define ABB_CH0_RX_CDMA_DIG_3_ch0_reserved_1_END          (1)
#define ABB_CH0_RX_CDMA_DIG_3_ch0_blk_len_sel_cdma_START  (2)
#define ABB_CH0_RX_CDMA_DIG_3_ch0_blk_len_sel_cdma_END    (3)
#define ABB_CH0_RX_CDMA_DIG_3_ch0_reserved_0_START        (4)
#define ABB_CH0_RX_CDMA_DIG_3_ch0_reserved_0_END          (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_CDMA_DIG_1_UNION
 结构说明  : CH0_TX_CDMA_DIG_1 寄存器结构定义。地址偏移量:0x21B，初值:0xA2，宽度:8
 寄存器说明: TX CDMA模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_bp_cdma  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                               0：不bypass(默认)
                                                               1：bypass */
        unsigned long  ch0_tx_hb_bp_cdma    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                               0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                               1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch0_tx_rate_cdma     : 1;  /* bit[2]  : TX通道CIC滤波器输出速率控制（MHz）：
                                                                    2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
                                                               0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                               1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch0_reserved         : 1;  /* bit[3]  : 保留。 */
        unsigned long  ch0_tx_flush_en_cdma : 1;  /* bit[4]  : TX通道FLUSH使能：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch0_tx_mode_dig_cdma : 3;  /* bit[5-7]: TX通道模式控制：
                                                               000：2G
                                                               001：3G &amp; 4G_10M &amp; 4G_5M
                                                               010：4G_20M
                                                               011：TDS
                                                               100：CA
                                                               others：CDMA(默认) */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_CDMA_DIG_1_UNION;
#define ABB_CH0_TX_CDMA_DIG_1_ch0_tx_comp_bp_cdma_START   (0)
#define ABB_CH0_TX_CDMA_DIG_1_ch0_tx_comp_bp_cdma_END     (0)
#define ABB_CH0_TX_CDMA_DIG_1_ch0_tx_hb_bp_cdma_START     (1)
#define ABB_CH0_TX_CDMA_DIG_1_ch0_tx_hb_bp_cdma_END       (1)
#define ABB_CH0_TX_CDMA_DIG_1_ch0_tx_rate_cdma_START      (2)
#define ABB_CH0_TX_CDMA_DIG_1_ch0_tx_rate_cdma_END        (2)
#define ABB_CH0_TX_CDMA_DIG_1_ch0_reserved_START          (3)
#define ABB_CH0_TX_CDMA_DIG_1_ch0_reserved_END            (3)
#define ABB_CH0_TX_CDMA_DIG_1_ch0_tx_flush_en_cdma_START  (4)
#define ABB_CH0_TX_CDMA_DIG_1_ch0_tx_flush_en_cdma_END    (4)
#define ABB_CH0_TX_CDMA_DIG_1_ch0_tx_mode_dig_cdma_START  (5)
#define ABB_CH0_TX_CDMA_DIG_1_ch0_tx_mode_dig_cdma_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_CDMA_DIG_2_UNION
 结构说明  : CH0_TX_CDMA_DIG_2 寄存器结构定义。地址偏移量:0x21C，初值:0x2B，宽度:8
 寄存器说明: TX CDMA模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_q_pd_cdma       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                                 0：不CLOCK GATING
                                                                 1：CLOCK GATING(默认)
                                                                 (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_cdma       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                                 0：不CLOCK GATING
                                                                 1：CLOCK GATING(默认)
                                                                 (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_dem_const_cdma     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                                 0：0
                                                                 1：2
                                                                 2：4(默认)
                                                                 3：6 */
        unsigned long  ch0_uddwa_dith_en_cdma : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                                 0：不使能
                                                                 1：使能 */
        unsigned long  ch0_dem_dwa_en_cdma    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                                 0：使用CLA模式
                                                                 1：使用DWA模式（默认）  */
        unsigned long  ch0_dem_lsb_bp_cdma    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                                 0：DEM LSB 打开(默认)
                                                                 1：DEM LSB bypass */
        unsigned long  ch0_dem_msb_bp_cdma    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                                 0：DEM MSB打开(默认)
                                                                 1：DEM MSB bypass */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_CDMA_DIG_2_UNION;
#define ABB_CH0_TX_CDMA_DIG_2_ch0_tx_q_pd_cdma_START        (0)
#define ABB_CH0_TX_CDMA_DIG_2_ch0_tx_q_pd_cdma_END          (0)
#define ABB_CH0_TX_CDMA_DIG_2_ch0_tx_i_pd_cdma_START        (1)
#define ABB_CH0_TX_CDMA_DIG_2_ch0_tx_i_pd_cdma_END          (1)
#define ABB_CH0_TX_CDMA_DIG_2_ch0_dem_const_cdma_START      (2)
#define ABB_CH0_TX_CDMA_DIG_2_ch0_dem_const_cdma_END        (3)
#define ABB_CH0_TX_CDMA_DIG_2_ch0_uddwa_dith_en_cdma_START  (4)
#define ABB_CH0_TX_CDMA_DIG_2_ch0_uddwa_dith_en_cdma_END    (4)
#define ABB_CH0_TX_CDMA_DIG_2_ch0_dem_dwa_en_cdma_START     (5)
#define ABB_CH0_TX_CDMA_DIG_2_ch0_dem_dwa_en_cdma_END       (5)
#define ABB_CH0_TX_CDMA_DIG_2_ch0_dem_lsb_bp_cdma_START     (6)
#define ABB_CH0_TX_CDMA_DIG_2_ch0_dem_lsb_bp_cdma_END       (6)
#define ABB_CH0_TX_CDMA_DIG_2_ch0_dem_msb_bp_cdma_START     (7)
#define ABB_CH0_TX_CDMA_DIG_2_ch0_dem_msb_bp_cdma_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_CDMA_DIG_3_UNION
 结构说明  : CH0_TX_CDMA_DIG_3 寄存器结构定义。地址偏移量:0x21D，初值:0x03，宽度:8
 寄存器说明: TX 2G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_sel_cdma : 2;  /* bit[0-1]: TX通道补偿滤波器补偿系数固定控制：
                                                               000：系数不固定，由寄存器配置；
                                                               001：固定系数1；
                                                               010：固定系数2；
                                                               011：固定系数3； */
        unsigned long  ch0_reserved         : 6;  /* bit[2-7]: 保留。 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_CDMA_DIG_3_UNION;
#define ABB_CH0_TX_CDMA_DIG_3_ch0_tx_comp_sel_cdma_START  (0)
#define ABB_CH0_TX_CDMA_DIG_3_ch0_tx_comp_sel_cdma_END    (1)
#define ABB_CH0_TX_CDMA_DIG_3_ch0_reserved_START          (2)
#define ABB_CH0_TX_CDMA_DIG_3_ch0_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_DIG_1_UNION
 结构说明  : CH0_RX_IDLE_DIG_1 寄存器结构定义。地址偏移量:0x21E，初值:0x07，宽度:8
 寄存器说明: RX IDLE模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_comp_sel_idle : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                               000：系数不固定，由寄存器配置；
                                                               001：固定系数1；
                                                               010：固定系数2；
                                                               011：固定系数3；
                                                               100：固定系数4；
                                                               101：固定系数5；
                                                               110：固定系数6；
                                                               111：固定系数7。 */
        unsigned long  ch0_rx_hb_bp_idle    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                               0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                               1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch0_rx_rate_idle     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                     2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                               0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                               others：reserved */
        unsigned long  ch0_rx_mode_dig_idle : 3;  /* bit[5-7]: RX通道模式控制：
                                                               000：2G(默认)
                                                               001：3G_SC&amp;4G_5M
                                                               010：4G_20M
                                                               011：3G_DC&amp;4G_10M
                                                               100：TDS
                                                               101：CA
                                                               Others：CDMA */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_DIG_1_UNION;
#define ABB_CH0_RX_IDLE_DIG_1_ch0_rx_comp_sel_idle_START  (0)
#define ABB_CH0_RX_IDLE_DIG_1_ch0_rx_comp_sel_idle_END    (2)
#define ABB_CH0_RX_IDLE_DIG_1_ch0_rx_hb_bp_idle_START     (3)
#define ABB_CH0_RX_IDLE_DIG_1_ch0_rx_hb_bp_idle_END       (3)
#define ABB_CH0_RX_IDLE_DIG_1_ch0_rx_rate_idle_START      (4)
#define ABB_CH0_RX_IDLE_DIG_1_ch0_rx_rate_idle_END        (4)
#define ABB_CH0_RX_IDLE_DIG_1_ch0_rx_mode_dig_idle_START  (5)
#define ABB_CH0_RX_IDLE_DIG_1_ch0_rx_mode_dig_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_DIG_2_UNION
 结构说明  : CH0_RX_IDLE_DIG_2 寄存器结构定义。地址偏移量:0x21F，初值:0x03，宽度:8
 寄存器说明: RX IDLE模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_pd_idle      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_pd_idle      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_gain_sel_idle    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                               00：gain为0.5(默认)
                                                               01：gain为0.75
                                                               10：gain为0.85
                                                               11：Reserved */
        unsigned long  ch0_rx_comp_bp_idle  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                               0：不bypass(默认)
                                                               1：bypass */
        unsigned long  ch0_rx_clk_inv_idle  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                               0：正常
                                                               1：反向 */
        unsigned long  ch0_rx_flush_en_idle : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch0_reserved         : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_DIG_2_UNION;
#define ABB_CH0_RX_IDLE_DIG_2_ch0_rxa_pd_idle_START       (0)
#define ABB_CH0_RX_IDLE_DIG_2_ch0_rxa_pd_idle_END         (0)
#define ABB_CH0_RX_IDLE_DIG_2_ch0_rxb_pd_idle_START       (1)
#define ABB_CH0_RX_IDLE_DIG_2_ch0_rxb_pd_idle_END         (1)
#define ABB_CH0_RX_IDLE_DIG_2_ch0_gain_sel_idle_START     (2)
#define ABB_CH0_RX_IDLE_DIG_2_ch0_gain_sel_idle_END       (3)
#define ABB_CH0_RX_IDLE_DIG_2_ch0_rx_comp_bp_idle_START   (4)
#define ABB_CH0_RX_IDLE_DIG_2_ch0_rx_comp_bp_idle_END     (4)
#define ABB_CH0_RX_IDLE_DIG_2_ch0_rx_clk_inv_idle_START   (5)
#define ABB_CH0_RX_IDLE_DIG_2_ch0_rx_clk_inv_idle_END     (5)
#define ABB_CH0_RX_IDLE_DIG_2_ch0_rx_flush_en_idle_START  (6)
#define ABB_CH0_RX_IDLE_DIG_2_ch0_rx_flush_en_idle_END    (6)
#define ABB_CH0_RX_IDLE_DIG_2_ch0_reserved_START          (7)
#define ABB_CH0_RX_IDLE_DIG_2_ch0_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_DIG_3_UNION
 结构说明  : CH0_RX_IDLE_DIG_3 寄存器结构定义。地址偏移量:0x220，初值:0x00，宽度:8
 寄存器说明: RX IDLE模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1       : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch0_blk_len_sel_idle : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                               2'b00：2560chip。(W模默认)
                                                               2'b01：512chip。
                                                               2'b10：1024chip。(X模默认)
                                                               2'b11：2048chip。 */
        unsigned long  ch0_reserved_0       : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_DIG_3_UNION;
#define ABB_CH0_RX_IDLE_DIG_3_ch0_reserved_1_START        (0)
#define ABB_CH0_RX_IDLE_DIG_3_ch0_reserved_1_END          (1)
#define ABB_CH0_RX_IDLE_DIG_3_ch0_blk_len_sel_idle_START  (2)
#define ABB_CH0_RX_IDLE_DIG_3_ch0_blk_len_sel_idle_END    (3)
#define ABB_CH0_RX_IDLE_DIG_3_ch0_reserved_0_START        (4)
#define ABB_CH0_RX_IDLE_DIG_3_ch0_reserved_0_END          (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_IDLE_DIG_1_UNION
 结构说明  : CH0_TX_IDLE_DIG_1 寄存器结构定义。地址偏移量:0x221，初值:0x02，宽度:8
 寄存器说明: TX IDLE模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_bp_idle  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                               0：不bypass(默认)
                                                               1：bypass */
        unsigned long  ch0_tx_hb_bp_idle    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                               0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                               1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch0_tx_rate_idle     : 1;  /* bit[2]  : TX通道CIC滤波器输出速率控制（MHz）：
                                                                    2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
                                                               0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                               1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch0_reserved         : 1;  /* bit[3]  : 保留。 */
        unsigned long  ch0_tx_flush_en_idle : 1;  /* bit[4]  : TX通道FLUSH使能：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch0_tx_mode_dig_idle : 3;  /* bit[5-7]: TX通道模式控制：
                                                               000：2G(默认)
                                                               001：3G &amp; 4G_10M &amp; 4G_5M
                                                               010：4G_20M
                                                               011：TDS
                                                               100：CA
                                                               others：CDMA */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_IDLE_DIG_1_UNION;
#define ABB_CH0_TX_IDLE_DIG_1_ch0_tx_comp_bp_idle_START   (0)
#define ABB_CH0_TX_IDLE_DIG_1_ch0_tx_comp_bp_idle_END     (0)
#define ABB_CH0_TX_IDLE_DIG_1_ch0_tx_hb_bp_idle_START     (1)
#define ABB_CH0_TX_IDLE_DIG_1_ch0_tx_hb_bp_idle_END       (1)
#define ABB_CH0_TX_IDLE_DIG_1_ch0_tx_rate_idle_START      (2)
#define ABB_CH0_TX_IDLE_DIG_1_ch0_tx_rate_idle_END        (2)
#define ABB_CH0_TX_IDLE_DIG_1_ch0_reserved_START          (3)
#define ABB_CH0_TX_IDLE_DIG_1_ch0_reserved_END            (3)
#define ABB_CH0_TX_IDLE_DIG_1_ch0_tx_flush_en_idle_START  (4)
#define ABB_CH0_TX_IDLE_DIG_1_ch0_tx_flush_en_idle_END    (4)
#define ABB_CH0_TX_IDLE_DIG_1_ch0_tx_mode_dig_idle_START  (5)
#define ABB_CH0_TX_IDLE_DIG_1_ch0_tx_mode_dig_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_IDLE_DIG_2_UNION
 结构说明  : CH0_TX_IDLE_DIG_2 寄存器结构定义。地址偏移量:0x222，初值:0x2B，宽度:8
 寄存器说明: TX IDLE模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_q_pd_idle       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                                 0：不CLOCK GATING
                                                                 1：CLOCK GATING(默认)
                                                                 (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_idle       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                                 0：不CLOCK GATING
                                                                 1：CLOCK GATING(默认)
                                                                 (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_dem_const_idle     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                                 0：0
                                                                 1：2
                                                                 2：4(默认)
                                                                 3：6 */
        unsigned long  ch0_uddwa_dith_en_idle : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                                 0：不使能
                                                                 1：使能 */
        unsigned long  ch0_dem_dwa_en_idle    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                                 0：使用CLA模式
                                                                 1：使用DWA模式（默认）  */
        unsigned long  ch0_dem_lsb_bp_idle    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                                 0：DEM LSB 打开(默认)
                                                                 1：DEM LSB bypass */
        unsigned long  ch0_dem_msb_bp_idle    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                                 0：DEM MSB打开(默认)
                                                                 1：DEM MSB bypass */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_IDLE_DIG_2_UNION;
#define ABB_CH0_TX_IDLE_DIG_2_ch0_tx_q_pd_idle_START        (0)
#define ABB_CH0_TX_IDLE_DIG_2_ch0_tx_q_pd_idle_END          (0)
#define ABB_CH0_TX_IDLE_DIG_2_ch0_tx_i_pd_idle_START        (1)
#define ABB_CH0_TX_IDLE_DIG_2_ch0_tx_i_pd_idle_END          (1)
#define ABB_CH0_TX_IDLE_DIG_2_ch0_dem_const_idle_START      (2)
#define ABB_CH0_TX_IDLE_DIG_2_ch0_dem_const_idle_END        (3)
#define ABB_CH0_TX_IDLE_DIG_2_ch0_uddwa_dith_en_idle_START  (4)
#define ABB_CH0_TX_IDLE_DIG_2_ch0_uddwa_dith_en_idle_END    (4)
#define ABB_CH0_TX_IDLE_DIG_2_ch0_dem_dwa_en_idle_START     (5)
#define ABB_CH0_TX_IDLE_DIG_2_ch0_dem_dwa_en_idle_END       (5)
#define ABB_CH0_TX_IDLE_DIG_2_ch0_dem_lsb_bp_idle_START     (6)
#define ABB_CH0_TX_IDLE_DIG_2_ch0_dem_lsb_bp_idle_END       (6)
#define ABB_CH0_TX_IDLE_DIG_2_ch0_dem_msb_bp_idle_START     (7)
#define ABB_CH0_TX_IDLE_DIG_2_ch0_dem_msb_bp_idle_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_IDLE_DIG_3_UNION
 结构说明  : CH0_TX_IDLE_DIG_3 寄存器结构定义。地址偏移量:0x223，初值:0x03，宽度:8
 寄存器说明: TX IDLE模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_sel_idle : 2;  /* bit[0-1]: TX通道补偿滤波器补偿系数固定控制：
                                                               000：系数不固定，由寄存器配置；
                                                               001：固定系数1；
                                                               010：固定系数2；
                                                               011：固定系数3； */
        unsigned long  ch0_reserved         : 6;  /* bit[2-7]: 保留。 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_IDLE_DIG_3_UNION;
#define ABB_CH0_TX_IDLE_DIG_3_ch0_tx_comp_sel_idle_START  (0)
#define ABB_CH0_TX_IDLE_DIG_3_ch0_tx_comp_sel_idle_END    (1)
#define ABB_CH0_TX_IDLE_DIG_3_ch0_reserved_START          (2)
#define ABB_CH0_TX_IDLE_DIG_3_ch0_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH0_TESTMODE_UNION
 结构说明  : CH0_TESTMODE 寄存器结构定义。地址偏移量:0x225，初值:0x00，宽度:8
 寄存器说明: 测试模式寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved    : 1;  /* bit[0]  : 保留。 */
        unsigned long  ch0_rx_chnl_sel : 2;  /* bit[1-2]: RX模拟测试模式下通道选择：
                                                          00：输出RXA I模拟调制器数据(默认)
                                                          01：输出RXA Q模拟调制器数据
                                                          10：输出RXB I模拟调制器数据
                                                          11：输出RXB Q模拟调制器数据 */
        unsigned long  ch0_test_mode   : 3;  /* bit[3-5]: bit[4:3]测试模式控制：
                                                          00：正常模式(默认)
                                                          01：数字算法逻辑环回模式
                                                          10：RX模拟测试模式(bypass RX数字滤波器)
                                                          11：接口环回
                                                          bit[5] debug_en：
                                                          1：使能，将debug信号通过管脚复用出去；
                                                          0：不使能。 */
        unsigned long  ch0_rx_sw_rst   : 1;  /* bit[6]  : 数字部分RX通道软复位信号：
                                                          0：不复位(默认)
                                                          1：复位 */
        unsigned long  ch0_tx_sw_rst   : 1;  /* bit[7]  : 数字部分TX通道软复位信号：
                                                          0：不复位(默认)
                                                          1：复位 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TESTMODE_UNION;
#define ABB_CH0_TESTMODE_ch0_reserved_START     (0)
#define ABB_CH0_TESTMODE_ch0_reserved_END       (0)
#define ABB_CH0_TESTMODE_ch0_rx_chnl_sel_START  (1)
#define ABB_CH0_TESTMODE_ch0_rx_chnl_sel_END    (2)
#define ABB_CH0_TESTMODE_ch0_test_mode_START    (3)
#define ABB_CH0_TESTMODE_ch0_test_mode_END      (5)
#define ABB_CH0_TESTMODE_ch0_rx_sw_rst_START    (6)
#define ABB_CH0_TESTMODE_ch0_rx_sw_rst_END      (6)
#define ABB_CH0_TESTMODE_ch0_tx_sw_rst_START    (7)
#define ABB_CH0_TESTMODE_ch0_tx_sw_rst_END      (7)


/*****************************************************************************
 结构名    : ABB_CH0_RXA_COEF2_UNION
 结构说明  : CH0_RXA_COEF2 寄存器结构定义。地址偏移量:0x22A，初值:0xAF，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_c3_msb : 1;  /* bit[0]  : RXA通道补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  ch0_reserved   : 7;  /* bit[1-7]: 保留。 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXA_COEF2_UNION;
#define ABB_CH0_RXA_COEF2_ch0_rxa_c3_msb_START  (0)
#define ABB_CH0_RXA_COEF2_ch0_rxa_c3_msb_END    (0)
#define ABB_CH0_RXA_COEF2_ch0_reserved_START    (1)
#define ABB_CH0_RXA_COEF2_ch0_reserved_END      (7)


/*****************************************************************************
 结构名    : ABB_CH0_RXB_COEF2_UNION
 结构说明  : CH0_RXB_COEF2 寄存器结构定义。地址偏移量:0x230，初值:0xAF，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxb_c3_msb : 1;  /* bit[0]  : RXB通道补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  ch0_reserved   : 7;  /* bit[1-7]: 保留。 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXB_COEF2_UNION;
#define ABB_CH0_RXB_COEF2_ch0_rxb_c3_msb_START  (0)
#define ABB_CH0_RXB_COEF2_ch0_rxb_c3_msb_END    (0)
#define ABB_CH0_RXB_COEF2_ch0_reserved_START    (1)
#define ABB_CH0_RXB_COEF2_ch0_reserved_END      (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_COEF0_UNION
 结构说明  : CH0_TX_COEF0 寄存器结构定义。地址偏移量:0x234，初值:0x3B，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_c0    : 6;  /* bit[0-5]: TX通路补偿滤波器系数C0，有符号数 */
        unsigned long  ch0_reserved : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_COEF0_UNION;
#define ABB_CH0_TX_COEF0_ch0_tx_c0_START     (0)
#define ABB_CH0_TX_COEF0_ch0_tx_c0_END       (5)
#define ABB_CH0_TX_COEF0_ch0_reserved_START  (6)
#define ABB_CH0_TX_COEF0_ch0_reserved_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_COEF2_MSB_UNION
 结构说明  : CH0_TX_COEF2_MSB 寄存器结构定义。地址偏移量:0x237，初值:0x03，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_c2_msb : 2;  /* bit[0-1]: TX通道补偿滤波器系数C2,有符号数,高2位 */
        unsigned long  ch0_reserved  : 6;  /* bit[2-7]: Reserved */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_COEF2_MSB_UNION;
#define ABB_CH0_TX_COEF2_MSB_ch0_tx_c2_msb_START  (0)
#define ABB_CH0_TX_COEF2_MSB_ch0_tx_c2_msb_END    (1)
#define ABB_CH0_TX_COEF2_MSB_ch0_reserved_START   (2)
#define ABB_CH0_TX_COEF2_MSB_ch0_reserved_END     (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_COEF3_MSB_UNION
 结构说明  : CH0_TX_COEF3_MSB 寄存器结构定义。地址偏移量:0x239，初值:0x02，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_c3_msb : 2;  /* bit[0-1]: TX通道补偿滤波器系数C3,无符号数,高2位 */
        unsigned long  ch0_reserved  : 6;  /* bit[2-7]: Reserved  */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_COEF3_MSB_UNION;
#define ABB_CH0_TX_COEF3_MSB_ch0_tx_c3_msb_START  (0)
#define ABB_CH0_TX_COEF3_MSB_ch0_tx_c3_msb_END    (1)
#define ABB_CH0_TX_COEF3_MSB_ch0_reserved_START   (2)
#define ABB_CH0_TX_COEF3_MSB_ch0_reserved_END     (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_COEF4_MSB_UNION
 结构说明  : CH0_TX_COEF4_MSB 寄存器结构定义。地址偏移量:0x23B，初值:0x03，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_c4_msb : 2;  /* bit[0-1]: TX通道补偿滤波器系数C4,有符号数,高2位 */
        unsigned long  ch0_reserved  : 6;  /* bit[2-7]: Reserved */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_COEF4_MSB_UNION;
#define ABB_CH0_TX_COEF4_MSB_ch0_tx_c4_msb_START  (0)
#define ABB_CH0_TX_COEF4_MSB_ch0_tx_c4_msb_END    (1)
#define ABB_CH0_TX_COEF4_MSB_ch0_reserved_START   (2)
#define ABB_CH0_TX_COEF4_MSB_ch0_reserved_END     (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_COEF6_UNION
 结构说明  : CH0_TX_COEF6 寄存器结构定义。地址偏移量:0x23D，初值:0x3B，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_c6    : 6;  /* bit[0-5]: TX通道补偿滤波器系数C6，有符号数 */
        unsigned long  ch0_reserved : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_COEF6_UNION;
#define ABB_CH0_TX_COEF6_ch0_tx_c6_START     (0)
#define ABB_CH0_TX_COEF6_ch0_tx_c6_END       (5)
#define ABB_CH0_TX_COEF6_ch0_reserved_START  (6)
#define ABB_CH0_TX_COEF6_ch0_reserved_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RXA_DCR_CFG_UNION
 结构说明  : CH0_RXA_DCR_CFG 寄存器结构定义。地址偏移量:0x23E，初值:0x46，宽度:8
 寄存器说明: RXA通道BLOCKING DCR配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_dcr_dly    : 5;  /* bit[0-4]: RXA天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。 */
        unsigned long  ch0_rxa_dcr_l_para : 3;  /* bit[5-7]: RXA天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXA_DCR_CFG_UNION;
#define ABB_CH0_RXA_DCR_CFG_ch0_rxa_dcr_dly_START     (0)
#define ABB_CH0_RXA_DCR_CFG_ch0_rxa_dcr_dly_END       (4)
#define ABB_CH0_RXA_DCR_CFG_ch0_rxa_dcr_l_para_START  (5)
#define ABB_CH0_RXA_DCR_CFG_ch0_rxa_dcr_l_para_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RXB_DCR_CFG_UNION
 结构说明  : CH0_RXB_DCR_CFG 寄存器结构定义。地址偏移量:0x23F，初值:0x46，宽度:8
 寄存器说明: RXB通道BLOCKING DCR配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxb_dcr_dly    : 5;  /* bit[0-4]: RXB天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。 */
        unsigned long  ch0_rxb_dcr_l_para : 3;  /* bit[5-7]: RXB天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXB_DCR_CFG_UNION;
#define ABB_CH0_RXB_DCR_CFG_ch0_rxb_dcr_dly_START     (0)
#define ABB_CH0_RXB_DCR_CFG_ch0_rxb_dcr_dly_END       (4)
#define ABB_CH0_RXB_DCR_CFG_ch0_rxb_dcr_l_para_START  (5)
#define ABB_CH0_RXB_DCR_CFG_ch0_rxb_dcr_l_para_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_DCR_CTRL_UNION
 结构说明  : CH0_RX_DCR_CTRL 寄存器结构定义。地址偏移量:0x240，初值:0x00，宽度:8
 寄存器说明: BLOCKING DCR功能控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_dcr_bypass : 1;  /* bit[0]  : RXA天线BLOCKING DCR功能bypass控制。
                                                             0：DCR功能不bypasss；
                                                             1：DCR功能bypass。 */
        unsigned long  ch0_rxb_dcr_bypass : 1;  /* bit[1]  : RXB天线BLOCKING DCR功能bypass控制。
                                                             0：DCR功能不bypasss；
                                                             1：DCR功能bypass。 */
        unsigned long  ch0_reserved       : 6;  /* bit[2-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_DCR_CTRL_UNION;
#define ABB_CH0_RX_DCR_CTRL_ch0_rxa_dcr_bypass_START  (0)
#define ABB_CH0_RX_DCR_CTRL_ch0_rxa_dcr_bypass_END    (0)
#define ABB_CH0_RX_DCR_CTRL_ch0_rxb_dcr_bypass_START  (1)
#define ABB_CH0_RX_DCR_CTRL_ch0_rxb_dcr_bypass_END    (1)
#define ABB_CH0_RX_DCR_CTRL_ch0_reserved_START        (2)
#define ABB_CH0_RX_DCR_CTRL_ch0_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH0_RXA_BLOCKING_UNION
 结构说明  : CH0_RXA_BLOCKING 寄存器结构定义。地址偏移量:0x241，初值:0x00，宽度:8
 寄存器说明: RXA通道BLOCKING上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_blk_power : 5;  /* bit[0-4]: RXA天线BLOCKING上报值,2的幂次M */
        unsigned long  ch0_rxa_blk_coeff : 3;  /* bit[5-7]: RXA天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXA_BLOCKING_UNION;
#define ABB_CH0_RXA_BLOCKING_ch0_rxa_blk_power_START  (0)
#define ABB_CH0_RXA_BLOCKING_ch0_rxa_blk_power_END    (4)
#define ABB_CH0_RXA_BLOCKING_ch0_rxa_blk_coeff_START  (5)
#define ABB_CH0_RXA_BLOCKING_ch0_rxa_blk_coeff_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RXB_BLOCKING_UNION
 结构说明  : CH0_RXB_BLOCKING 寄存器结构定义。地址偏移量:0x242，初值:0x00，宽度:8
 寄存器说明: RXB通道BLOCKING上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxb_blk_power : 5;  /* bit[0-4]: RXB天线BLOCKING上报值,2的幂次M */
        unsigned long  ch0_rxb_blk_coeff : 3;  /* bit[5-7]: RXB天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXB_BLOCKING_UNION;
#define ABB_CH0_RXB_BLOCKING_ch0_rxb_blk_power_START  (0)
#define ABB_CH0_RXB_BLOCKING_ch0_rxb_blk_power_END    (4)
#define ABB_CH0_RXB_BLOCKING_ch0_rxb_blk_coeff_START  (5)
#define ABB_CH0_RXB_BLOCKING_ch0_rxb_blk_coeff_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RXA_DC_I_2_UNION
 结构说明  : CH0_RXA_DC_I_2 寄存器结构定义。地址偏移量:0x244，初值:0x00，宽度:8
 寄存器说明: RXA通道I路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch0_rxa_dc_i_2 : 4;  /* bit[4-7]: RXA天线I路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXA_DC_I_2_UNION;
#define ABB_CH0_RXA_DC_I_2_ch0_reserved_START    (0)
#define ABB_CH0_RXA_DC_I_2_ch0_reserved_END      (3)
#define ABB_CH0_RXA_DC_I_2_ch0_rxa_dc_i_2_START  (4)
#define ABB_CH0_RXA_DC_I_2_ch0_rxa_dc_i_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RXA_DC_Q_2_UNION
 结构说明  : CH0_RXA_DC_Q_2 寄存器结构定义。地址偏移量:0x246，初值:0x00，宽度:8
 寄存器说明: RXA通道Q路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch0_rxa_dc_q_2 : 4;  /* bit[4-7]: RXA天线Q路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXA_DC_Q_2_UNION;
#define ABB_CH0_RXA_DC_Q_2_ch0_reserved_START    (0)
#define ABB_CH0_RXA_DC_Q_2_ch0_reserved_END      (3)
#define ABB_CH0_RXA_DC_Q_2_ch0_rxa_dc_q_2_START  (4)
#define ABB_CH0_RXA_DC_Q_2_ch0_rxa_dc_q_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RXB_DC_I_2_UNION
 结构说明  : CH0_RXB_DC_I_2 寄存器结构定义。地址偏移量:0x248，初值:0x00，宽度:8
 寄存器说明: RXB通道I路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch0_rxb_dc_i_2 : 4;  /* bit[4-7]: RXB天线I路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXB_DC_I_2_UNION;
#define ABB_CH0_RXB_DC_I_2_ch0_reserved_START    (0)
#define ABB_CH0_RXB_DC_I_2_ch0_reserved_END      (3)
#define ABB_CH0_RXB_DC_I_2_ch0_rxb_dc_i_2_START  (4)
#define ABB_CH0_RXB_DC_I_2_ch0_rxb_dc_i_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RXB_DC_Q_2_UNION
 结构说明  : CH0_RXB_DC_Q_2 寄存器结构定义。地址偏移量:0x24A，初值:0x00，宽度:8
 寄存器说明: RXB通道Q路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch0_rxb_dc_q_2 : 4;  /* bit[4-7]: RXB天线Q路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXB_DC_Q_2_UNION;
#define ABB_CH0_RXB_DC_Q_2_ch0_reserved_START    (0)
#define ABB_CH0_RXB_DC_Q_2_ch0_reserved_END      (3)
#define ABB_CH0_RXB_DC_Q_2_ch0_rxb_dc_q_2_START  (4)
#define ABB_CH0_RXB_DC_Q_2_ch0_rxb_dc_q_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_DEBUG_DIG0_UNION
 结构说明  : CH0_DEBUG_DIG0 寄存器结构定义。地址偏移量:0x24B，初值:0x24，宽度:8
 寄存器说明: 数字调试寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_sdm_rst_ctrl  : 1;  /* bit[0]  : TX通道SDM模块异常时复位控制
                                                            0：只复位SDM模块
                                                            1：复位整个TX通道 */
        unsigned long  ch0_dem_mode      : 1;  /* bit[1]  : TX通道DEM校准工作模式
                                                            0：正常工作
                                                            1：校准态，DEM输出为dem_code_man */
        unsigned long  ch0_tx_dem_sat    : 2;  /* bit[2-3]: TX DEM量化器输入限幅档位。
                                                            00：0.8125
                                                            01：0.796875(默认)
                                                            10：0.765625
                                                            11：0.75 */
        unsigned long  ch0_dither_en     : 1;  /* bit[4]  : TX通道SDM Dither控制：
                                                            0：不使能
                                                            1：使能 */
        unsigned long  ch0_tuning_val_en : 1;  /* bit[5]  : Tuning code来源选择：
                                                            0：寄存器配置
                                                            1：自动更新（默认） */
        unsigned long  ch0_reserved      : 2;  /* bit[6-7]: Reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_DEBUG_DIG0_UNION;
#define ABB_CH0_DEBUG_DIG0_ch0_sdm_rst_ctrl_START   (0)
#define ABB_CH0_DEBUG_DIG0_ch0_sdm_rst_ctrl_END     (0)
#define ABB_CH0_DEBUG_DIG0_ch0_dem_mode_START       (1)
#define ABB_CH0_DEBUG_DIG0_ch0_dem_mode_END         (1)
#define ABB_CH0_DEBUG_DIG0_ch0_tx_dem_sat_START     (2)
#define ABB_CH0_DEBUG_DIG0_ch0_tx_dem_sat_END       (3)
#define ABB_CH0_DEBUG_DIG0_ch0_dither_en_START      (4)
#define ABB_CH0_DEBUG_DIG0_ch0_dither_en_END        (4)
#define ABB_CH0_DEBUG_DIG0_ch0_tuning_val_en_START  (5)
#define ABB_CH0_DEBUG_DIG0_ch0_tuning_val_en_END    (5)
#define ABB_CH0_DEBUG_DIG0_ch0_reserved_START       (6)
#define ABB_CH0_DEBUG_DIG0_ch0_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_LINE_SEL_UNION
 结构说明  : CH0_LINE_SEL 寄存器结构定义。地址偏移量:0x250，初值:0x07，宽度:8
 寄存器说明: 线控强制配置使能。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_en_sel : 1;  /* bit[0]: RXA通道线控选择
                                                       0：from rxa_en_cfg
                                                       1：from line ctrl */
        unsigned long  ch0_rxb_en_sel : 1;  /* bit[1]: RXB通道线控选择
                                                       0：from rxb_en_cfg
                                                       1：from line ctrl */
        unsigned long  ch0_tx_en_sel  : 1;  /* bit[2]: TX通道线控选择
                                                       0：from tx_en_cfg
                                                       1：from line ctrl */
        unsigned long  ch0_blk_en_cfg : 1;  /* bit[3]: 线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置值 */
        unsigned long  ch0_blk_en_sel : 1;  /* bit[4]: 线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置使能 */
        unsigned long  ch0_rxa_en_cfg : 1;  /* bit[5]: RXA通道线控强制配置值 */
        unsigned long  ch0_rxb_en_cfg : 1;  /* bit[6]: RXB通道线控强制配置值 */
        unsigned long  ch0_tx_en_cfg  : 1;  /* bit[7]: TX通道线控强制配置值 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_LINE_SEL_UNION;
#define ABB_CH0_LINE_SEL_ch0_rxa_en_sel_START  (0)
#define ABB_CH0_LINE_SEL_ch0_rxa_en_sel_END    (0)
#define ABB_CH0_LINE_SEL_ch0_rxb_en_sel_START  (1)
#define ABB_CH0_LINE_SEL_ch0_rxb_en_sel_END    (1)
#define ABB_CH0_LINE_SEL_ch0_tx_en_sel_START   (2)
#define ABB_CH0_LINE_SEL_ch0_tx_en_sel_END     (2)
#define ABB_CH0_LINE_SEL_ch0_blk_en_cfg_START  (3)
#define ABB_CH0_LINE_SEL_ch0_blk_en_cfg_END    (3)
#define ABB_CH0_LINE_SEL_ch0_blk_en_sel_START  (4)
#define ABB_CH0_LINE_SEL_ch0_blk_en_sel_END    (4)
#define ABB_CH0_LINE_SEL_ch0_rxa_en_cfg_START  (5)
#define ABB_CH0_LINE_SEL_ch0_rxa_en_cfg_END    (5)
#define ABB_CH0_LINE_SEL_ch0_rxb_en_cfg_START  (6)
#define ABB_CH0_LINE_SEL_ch0_rxb_en_cfg_END    (6)
#define ABB_CH0_LINE_SEL_ch0_tx_en_cfg_START   (7)
#define ABB_CH0_LINE_SEL_ch0_tx_en_cfg_END     (7)


/*****************************************************************************
 结构名    : ABB_CH0_LINE_CFG_UNION
 结构说明  : CH0_LINE_CFG 寄存器结构定义。地址偏移量:0x251，初值:0x00，宽度:8
 寄存器说明: 线控强制配置值。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_line_ctrl_mode_cfg : 3;  /* bit[0-2]: 线控信号TX_LINE_CTRL_MODE强制配置值
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：X模式 */
        unsigned long  ch0_tx_line_ctrl_mode_sel : 1;  /* bit[3]  : 线控信号TX_LINE_CTRL_MODE强制配置使能 */
        unsigned long  ch0_rx_line_ctrl_mode_cfg : 3;  /* bit[4-6]: 线控信号RX_LINE_CTRL_MODE强制配置值
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：X模式 */
        unsigned long  ch0_rx_line_ctrl_mode_sel : 1;  /* bit[7]  : 线控信号RX_LINE_CTRL_MODE强制配置使能 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_LINE_CFG_UNION;
#define ABB_CH0_LINE_CFG_ch0_tx_line_ctrl_mode_cfg_START  (0)
#define ABB_CH0_LINE_CFG_ch0_tx_line_ctrl_mode_cfg_END    (2)
#define ABB_CH0_LINE_CFG_ch0_tx_line_ctrl_mode_sel_START  (3)
#define ABB_CH0_LINE_CFG_ch0_tx_line_ctrl_mode_sel_END    (3)
#define ABB_CH0_LINE_CFG_ch0_rx_line_ctrl_mode_cfg_START  (4)
#define ABB_CH0_LINE_CFG_ch0_rx_line_ctrl_mode_cfg_END    (6)
#define ABB_CH0_LINE_CFG_ch0_rx_line_ctrl_mode_sel_START  (7)
#define ABB_CH0_LINE_CFG_ch0_rx_line_ctrl_mode_sel_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_CLK_SEL_UNION
 结构说明  : CH0_CLK_SEL 寄存器结构定义。地址偏移量:0x252，初值:0x00，宽度:8
 寄存器说明: 时钟门控寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_blk_clk_sel : 1;  /* bit[0]  : BLOCKING自动门控使能：
                                                          0：使能
                                                          1：不使能 */
        unsigned long  ch0_reserved    : 7;  /* bit[1-7]: Reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_CLK_SEL_UNION;
#define ABB_CH0_CLK_SEL_ch0_blk_clk_sel_START  (0)
#define ABB_CH0_CLK_SEL_ch0_blk_clk_sel_END    (0)
#define ABB_CH0_CLK_SEL_ch0_reserved_START     (1)
#define ABB_CH0_CLK_SEL_ch0_reserved_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_LINE_RPT0_UNION
 结构说明  : CH0_LINE_RPT0 寄存器结构定义。地址偏移量:0x253，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_en_rpt            : 1;  /* bit[0]  : RXA_EN线控状态上报 */
        unsigned long  ch0_rxb_en_rpt            : 1;  /* bit[1]  : RXB_EN线控状态上报 */
        unsigned long  ch0_tx_en_rpt             : 1;  /* bit[2]  : TX_EN线控状态上报 */
        unsigned long  ch0_tx_line_ctrl_mode_rpt : 3;  /* bit[3-5]: 线控信号LINE_CTRL_MODE状态上报
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：IDLE */
        unsigned long  ch0_reserved              : 2;  /* bit[6-7]: Reserved */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_LINE_RPT0_UNION;
#define ABB_CH0_LINE_RPT0_ch0_rxa_en_rpt_START             (0)
#define ABB_CH0_LINE_RPT0_ch0_rxa_en_rpt_END               (0)
#define ABB_CH0_LINE_RPT0_ch0_rxb_en_rpt_START             (1)
#define ABB_CH0_LINE_RPT0_ch0_rxb_en_rpt_END               (1)
#define ABB_CH0_LINE_RPT0_ch0_tx_en_rpt_START              (2)
#define ABB_CH0_LINE_RPT0_ch0_tx_en_rpt_END                (2)
#define ABB_CH0_LINE_RPT0_ch0_tx_line_ctrl_mode_rpt_START  (3)
#define ABB_CH0_LINE_RPT0_ch0_tx_line_ctrl_mode_rpt_END    (5)
#define ABB_CH0_LINE_RPT0_ch0_reserved_START               (6)
#define ABB_CH0_LINE_RPT0_ch0_reserved_END                 (7)


/*****************************************************************************
 结构名    : ABB_CH0_LINE_RPT1_UNION
 结构说明  : CH0_LINE_RPT1 寄存器结构定义。地址偏移量:0x254，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_line_ctrl_mode_rpt : 3;  /* bit[0-2]: 线控信号LINE_CTRL_MODE状态上报
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：IDLE */
        unsigned long  ch0_reserved_1            : 1;  /* bit[3]  : Reserved */
        unsigned long  ch0_rxa_blk_en_rpt        : 1;  /* bit[4]  : RXA_BLK_EN线控状态上报 */
        unsigned long  ch0_rxb_blk_en_rpt        : 1;  /* bit[5]  : RXB_BLK_EN线控状态上报 */
        unsigned long  ch0_reserved_0            : 2;  /* bit[6-7]: Reserved */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_LINE_RPT1_UNION;
#define ABB_CH0_LINE_RPT1_ch0_rx_line_ctrl_mode_rpt_START  (0)
#define ABB_CH0_LINE_RPT1_ch0_rx_line_ctrl_mode_rpt_END    (2)
#define ABB_CH0_LINE_RPT1_ch0_reserved_1_START             (3)
#define ABB_CH0_LINE_RPT1_ch0_reserved_1_END               (3)
#define ABB_CH0_LINE_RPT1_ch0_rxa_blk_en_rpt_START         (4)
#define ABB_CH0_LINE_RPT1_ch0_rxa_blk_en_rpt_END           (4)
#define ABB_CH0_LINE_RPT1_ch0_rxb_blk_en_rpt_START         (5)
#define ABB_CH0_LINE_RPT1_ch0_rxb_blk_en_rpt_END           (5)
#define ABB_CH0_LINE_RPT1_ch0_reserved_0_START             (6)
#define ABB_CH0_LINE_RPT1_ch0_reserved_0_END               (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_MODE_RPT_UNION
 结构说明  : CH0_RX_MODE_RPT 寄存器结构定义。地址偏移量:0x255，初值:0x00，宽度:8
 寄存器说明: RX数字工作模式上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_comp_sel_rpt : 3;  /* bit[0-2]: RX通道补偿滤波器补偿固定系数选择：
                                                              0：由寄存器配置
                                                              1：固定系数1
                                                              2：固定系数2
                                                              3：固定系数3
                                                              4：固定系数4
                                                              5：固定系数5
                                                              6：固定系数6
                                                              7：固定系数7 */
        unsigned long  ch0_rx_hb_bp_rpt    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制上报：
                                                              0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                              1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch0_rx_rate_rpt     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(Hz)：
                                                                    2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA
                                                              00：2.167M,    15.36M,    61.44M,     30.72M,    122.88M(默认)
                                                              others：reserved */
        unsigned long  ch0_rx_mode_dig_rpt : 3;  /* bit[5-7]: RX通道模式控制：
                                                              000：2G(默认)
                                                              001：3G_SC&amp;4G_5M
                                                              010：4G_20M
                                                              011：3G_DC&amp;4G_10M
                                                              100：TDS
                                                              101：CA
                                                              Others：X */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_MODE_RPT_UNION;
#define ABB_CH0_RX_MODE_RPT_ch0_rx_comp_sel_rpt_START  (0)
#define ABB_CH0_RX_MODE_RPT_ch0_rx_comp_sel_rpt_END    (2)
#define ABB_CH0_RX_MODE_RPT_ch0_rx_hb_bp_rpt_START     (3)
#define ABB_CH0_RX_MODE_RPT_ch0_rx_hb_bp_rpt_END       (3)
#define ABB_CH0_RX_MODE_RPT_ch0_rx_rate_rpt_START      (4)
#define ABB_CH0_RX_MODE_RPT_ch0_rx_rate_rpt_END        (4)
#define ABB_CH0_RX_MODE_RPT_ch0_rx_mode_dig_rpt_START  (5)
#define ABB_CH0_RX_MODE_RPT_ch0_rx_mode_dig_rpt_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_MODE_RPT_UNION
 结构说明  : CH0_TX_MODE_RPT 寄存器结构定义。地址偏移量:0x256，初值:0x02，宽度:8
 寄存器说明: TX数字工作模式上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_bp_rpt  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制上报：
                                                              0：不bypass(默认)
                                                              1：bypass */
        unsigned long  ch0_tx_hb_bp_rpt    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制上报：
                                                              0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2
                                                              1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate(默认) */
        unsigned long  ch0_tx_comp_sel_rpt : 2;  /* bit[2-3]: TX通道补偿滤波器补偿固定系数选择：
                                                              0：由寄存器配置
                                                              1：固定系数1
                                                              2：固定系数2
                                                              3：固定系数3 */
        unsigned long  ch0_tx_rate_rpt     : 1;  /* bit[4]  : TX通道CIC滤波器输出速率控制：
                                                                   2G,     3G&amp;4G_10M, 4G_5M,    4G_20M,    TDS,      CA
                                                              0：4.33MHz,  30.72MHz, -------,  61.44MHz, 30.72MHz,122.88MHz(默认）
                                                              1：2.16MHz,  -------,  15.36MHz, -------,  --------,--------
                                                              Others：Reserved */
        unsigned long  ch0_tx_mode_dig_rpt : 3;  /* bit[5-7]: TX通道模式控制：
                                                              000：2G(默认)
                                                              001：3G &amp; 4G_10M &amp; 4G_5M
                                                              010：4G_20M
                                                              011：TDS
                                                              100：CA
                                                              Others：X */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_MODE_RPT_UNION;
#define ABB_CH0_TX_MODE_RPT_ch0_tx_comp_bp_rpt_START   (0)
#define ABB_CH0_TX_MODE_RPT_ch0_tx_comp_bp_rpt_END     (0)
#define ABB_CH0_TX_MODE_RPT_ch0_tx_hb_bp_rpt_START     (1)
#define ABB_CH0_TX_MODE_RPT_ch0_tx_hb_bp_rpt_END       (1)
#define ABB_CH0_TX_MODE_RPT_ch0_tx_comp_sel_rpt_START  (2)
#define ABB_CH0_TX_MODE_RPT_ch0_tx_comp_sel_rpt_END    (3)
#define ABB_CH0_TX_MODE_RPT_ch0_tx_rate_rpt_START      (4)
#define ABB_CH0_TX_MODE_RPT_ch0_tx_rate_rpt_END        (4)
#define ABB_CH0_TX_MODE_RPT_ch0_tx_mode_dig_rpt_START  (5)
#define ABB_CH0_TX_MODE_RPT_ch0_tx_mode_dig_rpt_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_STATE_RPT_UNION
 结构说明  : CH0_RX_STATE_RPT 寄存器结构定义。地址偏移量:0x257，初值:0x00，宽度:8
 寄存器说明: RX数字工作状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_aclk_rpt      : 1;  /* bit[0]: RX通道模拟随路时钟 */
        unsigned long  ch0_rx_clk_rpt       : 1;  /* bit[1]: RX通道输出数字随路时钟 */
        unsigned long  ch0_rx_vld_rpt       : 1;  /* bit[2]: RX通道输出数据有效指示信号 */
        unsigned long  ch0_rxa_data_rpt     : 1;  /* bit[3]: RXA通道输出数据翻转指示信号 */
        unsigned long  ch0_rxa_overflow_rpt : 1;  /* bit[4]: RXA通道数据削顶指示信号 */
        unsigned long  ch0_rxb_data_rpt     : 1;  /* bit[5]: RXB通道输出数据翻转指示信号 */
        unsigned long  ch0_rxb_overflow_rpt : 1;  /* bit[6]: RXB通道数据削顶指示信号 */
        unsigned long  ch0_reserved         : 1;  /* bit[7]: 保留。 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_STATE_RPT_UNION;
#define ABB_CH0_RX_STATE_RPT_ch0_rx_aclk_rpt_START       (0)
#define ABB_CH0_RX_STATE_RPT_ch0_rx_aclk_rpt_END         (0)
#define ABB_CH0_RX_STATE_RPT_ch0_rx_clk_rpt_START        (1)
#define ABB_CH0_RX_STATE_RPT_ch0_rx_clk_rpt_END          (1)
#define ABB_CH0_RX_STATE_RPT_ch0_rx_vld_rpt_START        (2)
#define ABB_CH0_RX_STATE_RPT_ch0_rx_vld_rpt_END          (2)
#define ABB_CH0_RX_STATE_RPT_ch0_rxa_data_rpt_START      (3)
#define ABB_CH0_RX_STATE_RPT_ch0_rxa_data_rpt_END        (3)
#define ABB_CH0_RX_STATE_RPT_ch0_rxa_overflow_rpt_START  (4)
#define ABB_CH0_RX_STATE_RPT_ch0_rxa_overflow_rpt_END    (4)
#define ABB_CH0_RX_STATE_RPT_ch0_rxb_data_rpt_START      (5)
#define ABB_CH0_RX_STATE_RPT_ch0_rxb_data_rpt_END        (5)
#define ABB_CH0_RX_STATE_RPT_ch0_rxb_overflow_rpt_START  (6)
#define ABB_CH0_RX_STATE_RPT_ch0_rxb_overflow_rpt_END    (6)
#define ABB_CH0_RX_STATE_RPT_ch0_reserved_START          (7)
#define ABB_CH0_RX_STATE_RPT_ch0_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_STATE_RPT_UNION
 结构说明  : CH0_TX_STATE_RPT 寄存器结构定义。地址偏移量:0x258，初值:0x00，宽度:8
 寄存器说明: TX数字工作状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_aclk_rpt     : 1;  /* bit[0]: TX通道模拟随路时钟 */
        unsigned long  ch0_tx_dclk_rpt     : 1;  /* bit[1]: TX通道输入数字随路时钟 */
        unsigned long  ch0_tx_vld_rpt      : 1;  /* bit[2]: TX通输入数据有效指示信号 */
        unsigned long  ch0_tx_clk_rpt      : 1;  /* bit[3]: TX通道数字主工作时钟 */
        unsigned long  ch0_tx_data_rpt     : 1;  /* bit[4]: TX通道数据翻转指示信号 */
        unsigned long  ch0_tx_overflow_rpt : 1;  /* bit[5]: TX通道数据削顶指示信号 */
        unsigned long  ch0_tx_fifo_wfull   : 1;  /* bit[6]: TX通道FIFO写满状态 */
        unsigned long  ch0_tx_fifo_rempty  : 1;  /* bit[7]: TX通道FIFO读空状态 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_STATE_RPT_UNION;
#define ABB_CH0_TX_STATE_RPT_ch0_tx_aclk_rpt_START      (0)
#define ABB_CH0_TX_STATE_RPT_ch0_tx_aclk_rpt_END        (0)
#define ABB_CH0_TX_STATE_RPT_ch0_tx_dclk_rpt_START      (1)
#define ABB_CH0_TX_STATE_RPT_ch0_tx_dclk_rpt_END        (1)
#define ABB_CH0_TX_STATE_RPT_ch0_tx_vld_rpt_START       (2)
#define ABB_CH0_TX_STATE_RPT_ch0_tx_vld_rpt_END         (2)
#define ABB_CH0_TX_STATE_RPT_ch0_tx_clk_rpt_START       (3)
#define ABB_CH0_TX_STATE_RPT_ch0_tx_clk_rpt_END         (3)
#define ABB_CH0_TX_STATE_RPT_ch0_tx_data_rpt_START      (4)
#define ABB_CH0_TX_STATE_RPT_ch0_tx_data_rpt_END        (4)
#define ABB_CH0_TX_STATE_RPT_ch0_tx_overflow_rpt_START  (5)
#define ABB_CH0_TX_STATE_RPT_ch0_tx_overflow_rpt_END    (5)
#define ABB_CH0_TX_STATE_RPT_ch0_tx_fifo_wfull_START    (6)
#define ABB_CH0_TX_STATE_RPT_ch0_tx_fifo_wfull_END      (6)
#define ABB_CH0_TX_STATE_RPT_ch0_tx_fifo_rempty_START   (7)
#define ABB_CH0_TX_STATE_RPT_ch0_tx_fifo_rempty_END     (7)


/*****************************************************************************
 结构名    : ABB_CH0_FLUSH_CFG1_UNION
 结构说明  : CH0_FLUSH_CFG1 寄存器结构定义。地址偏移量:0x25A，初值:0x40，宽度:8
 寄存器说明: 通道0配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_flush_width_msb : 3;  /* bit[0-2]: flush宽度[10:8]，单位为19.2M时钟周期。 */
        unsigned long  ch0_flush_value     : 5;  /* bit[3-7]: FLUSH值，默认为8。 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_FLUSH_CFG1_UNION;
#define ABB_CH0_FLUSH_CFG1_ch0_flush_width_msb_START  (0)
#define ABB_CH0_FLUSH_CFG1_ch0_flush_width_msb_END    (2)
#define ABB_CH0_FLUSH_CFG1_ch0_flush_value_START      (3)
#define ABB_CH0_FLUSH_CFG1_ch0_flush_value_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_SINE_GENERATE_UNION
 结构说明  : CH0_SINE_GENERATE 寄存器结构定义。地址偏移量:0x25B，初值:0x10，宽度:8
 寄存器说明: SINE发送寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_sine_enable : 1;  /* bit[0]  : 正弦波发送使能。该位使能，则ET通道发送正弦波信号，且通过sine_sw_req选择CH0或者CH1发送正弦波信号。
                                                          0：不发送
                                                          1：发送 */
        unsigned long  ch0_reserved    : 1;  /* bit[1]  : 保留。 */
        unsigned long  ch0_sine_amp    : 2;  /* bit[2-3]: 正弦波发送幅度控制
                                                          00：满量程
                                                          01：3/4量程
                                                          10：1/2量程
                                                          11：1/4量程 */
        unsigned long  ch0_sine_freq   : 4;  /* bit[4-7]: 正弦波发送频率控制，单位(freq of tx_hb_clk)/32，可配范围为1~f */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_SINE_GENERATE_UNION;
#define ABB_CH0_SINE_GENERATE_ch0_sine_enable_START  (0)
#define ABB_CH0_SINE_GENERATE_ch0_sine_enable_END    (0)
#define ABB_CH0_SINE_GENERATE_ch0_reserved_START     (1)
#define ABB_CH0_SINE_GENERATE_ch0_reserved_END       (1)
#define ABB_CH0_SINE_GENERATE_ch0_sine_amp_START     (2)
#define ABB_CH0_SINE_GENERATE_ch0_sine_amp_END       (3)
#define ABB_CH0_SINE_GENERATE_ch0_sine_freq_START    (4)
#define ABB_CH0_SINE_GENERATE_ch0_sine_freq_END      (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_DELAY_LEN_UNION
 结构说明  : CH0_RX_DELAY_LEN 寄存器结构定义。地址偏移量:0x25C，初值:0x12，宽度:8
 寄存器说明: 随路时钟延时关闭长度寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_sclk_delay_len    : 2;  /* bit[0-1]: rx_en拉低后，随路时钟继续发送个数。
                                                                00：2个随路时钟
                                                                01：4个随路时钟
                                                                10：8个随路时钟
                                                                11：16个随路时钟 */
        unsigned long  ch0_adc_clk_delay_len : 4;  /* bit[2-5]: rx_en拉低后，模拟部分A2D_RX_MCLK延时关闭时间长度配置。
                                                                延时时长 = adc_clk_delay_len * 1.28us。（cfg_clk频率200MHz下） */
        unsigned long  ch0_reserved          : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_DELAY_LEN_UNION;
#define ABB_CH0_RX_DELAY_LEN_ch0_sclk_delay_len_START     (0)
#define ABB_CH0_RX_DELAY_LEN_ch0_sclk_delay_len_END       (1)
#define ABB_CH0_RX_DELAY_LEN_ch0_adc_clk_delay_len_START  (2)
#define ABB_CH0_RX_DELAY_LEN_ch0_adc_clk_delay_len_END    (5)
#define ABB_CH0_RX_DELAY_LEN_ch0_reserved_START           (6)
#define ABB_CH0_RX_DELAY_LEN_ch0_reserved_END             (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_1_UNION
 结构说明  : CH0_RX_2G_ANA_1 寄存器结构定义。地址偏移量:0x300，初值:0xF3，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_mode_clk_2g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G 
                                                             001：3G
                                                             010：3G_DC &amp; TDS
                                                             011：2G(默认)
                                                             100：CA
                                                             101：CDMA
                                                             others:CDMA */
        unsigned long  ch0_reserved       : 1;  /* bit[3]  : reserved */
        unsigned long  ch0_rxb_q_pd_2g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXQ_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_i_pd_2g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_q_pd_2g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_i_pd_2g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_1_UNION;
#define ABB_CH0_RX_2G_ANA_1_ch0_rx_mode_clk_2g_START  (0)
#define ABB_CH0_RX_2G_ANA_1_ch0_rx_mode_clk_2g_END    (2)
#define ABB_CH0_RX_2G_ANA_1_ch0_reserved_START        (3)
#define ABB_CH0_RX_2G_ANA_1_ch0_reserved_END          (3)
#define ABB_CH0_RX_2G_ANA_1_ch0_rxb_q_pd_2g_START     (4)
#define ABB_CH0_RX_2G_ANA_1_ch0_rxb_q_pd_2g_END       (4)
#define ABB_CH0_RX_2G_ANA_1_ch0_rxb_i_pd_2g_START     (5)
#define ABB_CH0_RX_2G_ANA_1_ch0_rxb_i_pd_2g_END       (5)
#define ABB_CH0_RX_2G_ANA_1_ch0_rxa_q_pd_2g_START     (6)
#define ABB_CH0_RX_2G_ANA_1_ch0_rxa_q_pd_2g_END       (6)
#define ABB_CH0_RX_2G_ANA_1_ch0_rxa_i_pd_2g_START     (7)
#define ABB_CH0_RX_2G_ANA_1_ch0_rxa_i_pd_2g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_2_UNION
 结构说明  : CH0_RX_2G_ANA_2 寄存器结构定义。地址偏移量:0x301，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved : 2;  /* bit[0-1]: reserved */
        unsigned long  ch0_ibct3_2g : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch0_ibct2_2g : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch0_ibct1_2g : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_2_UNION;
#define ABB_CH0_RX_2G_ANA_2_ch0_reserved_START  (0)
#define ABB_CH0_RX_2G_ANA_2_ch0_reserved_END    (1)
#define ABB_CH0_RX_2G_ANA_2_ch0_ibct3_2g_START  (2)
#define ABB_CH0_RX_2G_ANA_2_ch0_ibct3_2g_END    (3)
#define ABB_CH0_RX_2G_ANA_2_ch0_ibct2_2g_START  (4)
#define ABB_CH0_RX_2G_ANA_2_ch0_ibct2_2g_END    (5)
#define ABB_CH0_RX_2G_ANA_2_ch0_ibct1_2g_START  (6)
#define ABB_CH0_RX_2G_ANA_2_ch0_ibct1_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_3_UNION
 结构说明  : CH0_RX_2G_ANA_3 寄存器结构定义。地址偏移量:0x302，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibct_stg12_2g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch0_ibct_stg3_2g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch0_pdm_ctrl      : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  ch0_reserved      : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_3_UNION;
#define ABB_CH0_RX_2G_ANA_3_ch0_ibct_stg12_2g_START  (0)
#define ABB_CH0_RX_2G_ANA_3_ch0_ibct_stg12_2g_END    (2)
#define ABB_CH0_RX_2G_ANA_3_ch0_ibct_stg3_2g_START   (3)
#define ABB_CH0_RX_2G_ANA_3_ch0_ibct_stg3_2g_END     (5)
#define ABB_CH0_RX_2G_ANA_3_ch0_pdm_ctrl_START       (6)
#define ABB_CH0_RX_2G_ANA_3_ch0_pdm_ctrl_END         (6)
#define ABB_CH0_RX_2G_ANA_3_ch0_reserved_START       (7)
#define ABB_CH0_RX_2G_ANA_3_ch0_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_4_UNION
 结构说明  : CH0_RX_2G_ANA_4 寄存器结构定义。地址偏移量:0x303，初值:0x40，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibias_qu_2g    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch0_rx_ibct_dac_2g : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch0_ck_whole_ctrl  : 2;  /* bit[6-7]: DAC1时钟控制
                                                             00：no delay
                                                             01：delay 100ps（默认）
                                                             10：150ps
                                                             11：200ps */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_4_UNION;
#define ABB_CH0_RX_2G_ANA_4_ch0_ibias_qu_2g_START     (0)
#define ABB_CH0_RX_2G_ANA_4_ch0_ibias_qu_2g_END       (2)
#define ABB_CH0_RX_2G_ANA_4_ch0_rx_ibct_dac_2g_START  (3)
#define ABB_CH0_RX_2G_ANA_4_ch0_rx_ibct_dac_2g_END    (5)
#define ABB_CH0_RX_2G_ANA_4_ch0_ck_whole_ctrl_START   (6)
#define ABB_CH0_RX_2G_ANA_4_ch0_ck_whole_ctrl_END     (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_5_UNION
 结构说明  : CH0_RX_2G_ANA_5 寄存器结构定义。地址偏移量:0x304，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_qu_lp             : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch0_ts_delay_2g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch0_dem_output_sel_2g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch0_dem_enb           : 1;  /* bit[7]  : DEM 使能
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_5_UNION;
#define ABB_CH0_RX_2G_ANA_5_ch0_qu_lp_START              (0)
#define ABB_CH0_RX_2G_ANA_5_ch0_qu_lp_END                (3)
#define ABB_CH0_RX_2G_ANA_5_ch0_ts_delay_2g_START        (4)
#define ABB_CH0_RX_2G_ANA_5_ch0_ts_delay_2g_END          (5)
#define ABB_CH0_RX_2G_ANA_5_ch0_dem_output_sel_2g_START  (6)
#define ABB_CH0_RX_2G_ANA_5_ch0_dem_output_sel_2g_END    (6)
#define ABB_CH0_RX_2G_ANA_5_ch0_dem_enb_START            (7)
#define ABB_CH0_RX_2G_ANA_5_ch0_dem_enb_END              (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_6_UNION
 结构说明  : CH0_RX_2G_ANA_6 寄存器结构定义。地址偏移量:0x305，初值:0x80，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch0_ibmode_qu_2g      : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch0_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch0_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_6_UNION;
#define ABB_CH0_RX_2G_ANA_6_ch0_reserved_1_START         (0)
#define ABB_CH0_RX_2G_ANA_6_ch0_reserved_1_END           (0)
#define ABB_CH0_RX_2G_ANA_6_ch0_ibmode_qu_2g_START       (1)
#define ABB_CH0_RX_2G_ANA_6_ch0_ibmode_qu_2g_END         (3)
#define ABB_CH0_RX_2G_ANA_6_ch0_reserved_0_START         (4)
#define ABB_CH0_RX_2G_ANA_6_ch0_reserved_0_END           (5)
#define ABB_CH0_RX_2G_ANA_6_ch0_adc_st3_cap_multi_START  (6)
#define ABB_CH0_RX_2G_ANA_6_ch0_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_7_UNION
 结构说明  : CH0_RX_2G_ANA_7 寄存器结构定义。地址偏移量:0x306，初值:0x0F，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_qu_ctrl : 6;
        unsigned long  ch0_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch0_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_7_UNION;
#define ABB_CH0_RX_2G_ANA_7_ch0_ck_qu_ctrl_START  (0)
#define ABB_CH0_RX_2G_ANA_7_ch0_ck_qu_ctrl_END    (5)
#define ABB_CH0_RX_2G_ANA_7_ch0_reserved_START    (6)
#define ABB_CH0_RX_2G_ANA_7_ch0_reserved_END      (6)
#define ABB_CH0_RX_2G_ANA_7_ch0_clk_inv_START     (7)
#define ABB_CH0_RX_2G_ANA_7_ch0_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_8_UNION
 结构说明  : CH0_RX_2G_ANA_8 寄存器结构定义。地址偏移量:0x307，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch0_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch0_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_8_UNION;
#define ABB_CH0_RX_2G_ANA_8_ch0_rx_bias_ctrl_START  (0)
#define ABB_CH0_RX_2G_ANA_8_ch0_rx_bias_ctrl_END    (2)
#define ABB_CH0_RX_2G_ANA_8_ch0_gmbias_sel_START    (3)
#define ABB_CH0_RX_2G_ANA_8_ch0_gmbias_sel_END      (3)
#define ABB_CH0_RX_2G_ANA_8_ch0_reserved_START      (4)
#define ABB_CH0_RX_2G_ANA_8_ch0_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_9_UNION
 结构说明  : CH0_RX_2G_ANA_9 寄存器结构定义。地址偏移量:0x308，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch0_dem_mod_2g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch0_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_9_UNION;
#define ABB_CH0_RX_2G_ANA_9_ch0_reserved_1_START  (0)
#define ABB_CH0_RX_2G_ANA_9_ch0_reserved_1_END    (3)
#define ABB_CH0_RX_2G_ANA_9_ch0_dem_mod_2g_START  (4)
#define ABB_CH0_RX_2G_ANA_9_ch0_dem_mod_2g_END    (6)
#define ABB_CH0_RX_2G_ANA_9_ch0_reserved_0_START  (7)
#define ABB_CH0_RX_2G_ANA_9_ch0_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_10_UNION
 结构说明  : CH0_RX_2G_ANA_10 寄存器结构定义。地址偏移量:0x309，初值:0x03，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_tune_half : 6;
        unsigned long  ch0_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch0_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_10_UNION;
#define ABB_CH0_RX_2G_ANA_10_ch0_ck_tune_half_START  (0)
#define ABB_CH0_RX_2G_ANA_10_ch0_ck_tune_half_END    (5)
#define ABB_CH0_RX_2G_ANA_10_ch0_dclk_inv_START      (6)
#define ABB_CH0_RX_2G_ANA_10_ch0_dclk_inv_END        (6)
#define ABB_CH0_RX_2G_ANA_10_ch0_reserved_START      (7)
#define ABB_CH0_RX_2G_ANA_10_ch0_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_11_UNION
 结构说明  : CH0_RX_2G_ANA_11 寄存器结构定义。地址偏移量:0x30A，初值:0x17，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch0_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch0_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch0_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_11_UNION;
#define ABB_CH0_RX_2G_ANA_11_ch0_int3_res_ctrl_START  (0)
#define ABB_CH0_RX_2G_ANA_11_ch0_int3_res_ctrl_END    (2)
#define ABB_CH0_RX_2G_ANA_11_ch0_reserved_1_START     (3)
#define ABB_CH0_RX_2G_ANA_11_ch0_reserved_1_END       (3)
#define ABB_CH0_RX_2G_ANA_11_ch0_int3_res_sel_START   (4)
#define ABB_CH0_RX_2G_ANA_11_ch0_int3_res_sel_END     (4)
#define ABB_CH0_RX_2G_ANA_11_ch0_reserved_0_START     (5)
#define ABB_CH0_RX_2G_ANA_11_ch0_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_2G_ANA_1_UNION
 结构说明  : CH0_TX_2G_ANA_1 寄存器结构定义。地址偏移量:0x30B，初值:0x8F，宽度:8
 寄存器说明: TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr48。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_mode_clk_2g : 2;  /* bit[0-1]: {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
                                                             000：4G
                                                             001：3G &amp; TDS
                                                             010：CA
                                                             011：2G(默认)
                                                             1xx：CDMA */
        unsigned long  ch0_tx_q_pd_a_2g   : 1;  /* bit[2]  : TX_Q DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_a_2g   : 1;  /* bit[3]  : TX_I DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_div_mode_2g : 2;  /* bit[4-5]: TX Mode 时钟控制：
                                                             00：1分频（默认）
                                                             01：2分频
                                                             10：8分频
                                                             11：4分频 */
        unsigned long  ch0_fc_2g          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                             00：20MHz
                                                             01：40MHz
                                                             10：10MHz（默认)
                                                             11：20MHz        */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_2G_ANA_1_UNION;
#define ABB_CH0_TX_2G_ANA_1_ch0_tx_mode_clk_2g_START  (0)
#define ABB_CH0_TX_2G_ANA_1_ch0_tx_mode_clk_2g_END    (1)
#define ABB_CH0_TX_2G_ANA_1_ch0_tx_q_pd_a_2g_START    (2)
#define ABB_CH0_TX_2G_ANA_1_ch0_tx_q_pd_a_2g_END      (2)
#define ABB_CH0_TX_2G_ANA_1_ch0_tx_i_pd_a_2g_START    (3)
#define ABB_CH0_TX_2G_ANA_1_ch0_tx_i_pd_a_2g_END      (3)
#define ABB_CH0_TX_2G_ANA_1_ch0_tx_div_mode_2g_START  (4)
#define ABB_CH0_TX_2G_ANA_1_ch0_tx_div_mode_2g_END    (5)
#define ABB_CH0_TX_2G_ANA_1_ch0_fc_2g_START           (6)
#define ABB_CH0_TX_2G_ANA_1_ch0_fc_2g_END             (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_2G_ANA_2_UNION
 结构说明  : CH0_TX_2G_ANA_2 寄存器结构定义。地址偏移量:0x30C，初值:0x3A，宽度:8
 寄存器说明: TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr49。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_current_mode_op1_2g : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                  00/01/11 输出级电流正常，miller补偿电容正常
                                                                  10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch0_current_mode_op2_2g : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                  00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                  01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                  10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                  11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch0_lpf_mode_2g         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                  运放电流：   op1   op2
                                                                  00：         10u   10u 
                                                                  01：         5u    5u
                                                                  10：         8u    8u
                                                                  11：         3u    3u （默认） */
        unsigned long  ch0_reserved            : 1;  /* bit[6]  : reserved */
        unsigned long  ch0_tx_mode_clk_b3      : 1;  /* bit[7]  : {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_2g说明。 */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_2G_ANA_2_UNION;
#define ABB_CH0_TX_2G_ANA_2_ch0_current_mode_op1_2g_START  (0)
#define ABB_CH0_TX_2G_ANA_2_ch0_current_mode_op1_2g_END    (1)
#define ABB_CH0_TX_2G_ANA_2_ch0_current_mode_op2_2g_START  (2)
#define ABB_CH0_TX_2G_ANA_2_ch0_current_mode_op2_2g_END    (3)
#define ABB_CH0_TX_2G_ANA_2_ch0_lpf_mode_2g_START          (4)
#define ABB_CH0_TX_2G_ANA_2_ch0_lpf_mode_2g_END            (5)
#define ABB_CH0_TX_2G_ANA_2_ch0_reserved_START             (6)
#define ABB_CH0_TX_2G_ANA_2_ch0_reserved_END               (6)
#define ABB_CH0_TX_2G_ANA_2_ch0_tx_mode_clk_b3_START       (7)
#define ABB_CH0_TX_2G_ANA_2_ch0_tx_mode_clk_b3_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_2G_ANA_5_UNION
 结构说明  : CH0_TX_2G_ANA_5 寄存器结构定义。地址偏移量:0x30F，初值:0x00，宽度:8
 寄存器说明: TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr52。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_current_2g : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                            000：1.0x
                                                            001：0.8x
                                                            010：0.6x
                                                            011：0.4x
                                                            100：1.8x
                                                            101：1.6x
                                                            110：1.4x
                                                            111：1.2x */
        unsigned long  ch0_reserved      : 5;  /* bit[3-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_2G_ANA_5_UNION;
#define ABB_CH0_TX_2G_ANA_5_ch0_tx_current_2g_START  (0)
#define ABB_CH0_TX_2G_ANA_5_ch0_tx_current_2g_END    (2)
#define ABB_CH0_TX_2G_ANA_5_ch0_reserved_START       (3)
#define ABB_CH0_TX_2G_ANA_5_ch0_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_1_UNION
 结构说明  : CH0_RX_3G_ANA_1 寄存器结构定义。地址偏移量:0x310，初值:0xF1，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_mode_clk_3g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G 
                                                             001：3G(默认)
                                                             010：3G_DC &amp; TDS 
                                                             011：2G
                                                             100：CA
                                                             101：CDMA
                                                             others:CDMA */
        unsigned long  ch0_reserved       : 1;  /* bit[3]  : reserved */
        unsigned long  ch0_rxb_q_pd_3g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_i_pd_3g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_q_pd_3g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_i_pd_3g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_1_UNION;
#define ABB_CH0_RX_3G_ANA_1_ch0_rx_mode_clk_3g_START  (0)
#define ABB_CH0_RX_3G_ANA_1_ch0_rx_mode_clk_3g_END    (2)
#define ABB_CH0_RX_3G_ANA_1_ch0_reserved_START        (3)
#define ABB_CH0_RX_3G_ANA_1_ch0_reserved_END          (3)
#define ABB_CH0_RX_3G_ANA_1_ch0_rxb_q_pd_3g_START     (4)
#define ABB_CH0_RX_3G_ANA_1_ch0_rxb_q_pd_3g_END       (4)
#define ABB_CH0_RX_3G_ANA_1_ch0_rxb_i_pd_3g_START     (5)
#define ABB_CH0_RX_3G_ANA_1_ch0_rxb_i_pd_3g_END       (5)
#define ABB_CH0_RX_3G_ANA_1_ch0_rxa_q_pd_3g_START     (6)
#define ABB_CH0_RX_3G_ANA_1_ch0_rxa_q_pd_3g_END       (6)
#define ABB_CH0_RX_3G_ANA_1_ch0_rxa_i_pd_3g_START     (7)
#define ABB_CH0_RX_3G_ANA_1_ch0_rxa_i_pd_3g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_2_UNION
 结构说明  : CH0_RX_3G_ANA_2 寄存器结构定义。地址偏移量:0x311，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved  : 2;  /* bit[0-1]: reserved */
        unsigned long  ch0_ibct4_3g  : 2;  /* bit[2-3]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  ch0_ibct3_3g  : 2;  /* bit[4-5]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  ch0_ibct12_3g : 2;  /* bit[6-7]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_2_UNION;
#define ABB_CH0_RX_3G_ANA_2_ch0_reserved_START   (0)
#define ABB_CH0_RX_3G_ANA_2_ch0_reserved_END     (1)
#define ABB_CH0_RX_3G_ANA_2_ch0_ibct4_3g_START   (2)
#define ABB_CH0_RX_3G_ANA_2_ch0_ibct4_3g_END     (3)
#define ABB_CH0_RX_3G_ANA_2_ch0_ibct3_3g_START   (4)
#define ABB_CH0_RX_3G_ANA_2_ch0_ibct3_3g_END     (5)
#define ABB_CH0_RX_3G_ANA_2_ch0_ibct12_3g_START  (6)
#define ABB_CH0_RX_3G_ANA_2_ch0_ibct12_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_3_UNION
 结构说明  : CH0_RX_3G_ANA_3 寄存器结构定义。地址偏移量:0x312，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibct_stg12_3g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch0_ibct_stg3_3g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch0_pdm_ctrl      : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  ch0_reserved      : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_3_UNION;
#define ABB_CH0_RX_3G_ANA_3_ch0_ibct_stg12_3g_START  (0)
#define ABB_CH0_RX_3G_ANA_3_ch0_ibct_stg12_3g_END    (2)
#define ABB_CH0_RX_3G_ANA_3_ch0_ibct_stg3_3g_START   (3)
#define ABB_CH0_RX_3G_ANA_3_ch0_ibct_stg3_3g_END     (5)
#define ABB_CH0_RX_3G_ANA_3_ch0_pdm_ctrl_START       (6)
#define ABB_CH0_RX_3G_ANA_3_ch0_pdm_ctrl_END         (6)
#define ABB_CH0_RX_3G_ANA_3_ch0_reserved_START       (7)
#define ABB_CH0_RX_3G_ANA_3_ch0_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_4_UNION
 结构说明  : CH0_RX_3G_ANA_4 寄存器结构定义。地址偏移量:0x313，初值:0x40，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibias_qu_3g    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch0_rx_ibct_dac_3g : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch0_ck_whole_ctrl  : 2;  /* bit[6-7]: DAC1时钟控制
                                                             00：no delay
                                                             01：delay 100ps（默认）
                                                             10：150ps
                                                             11：200ps */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_4_UNION;
#define ABB_CH0_RX_3G_ANA_4_ch0_ibias_qu_3g_START     (0)
#define ABB_CH0_RX_3G_ANA_4_ch0_ibias_qu_3g_END       (2)
#define ABB_CH0_RX_3G_ANA_4_ch0_rx_ibct_dac_3g_START  (3)
#define ABB_CH0_RX_3G_ANA_4_ch0_rx_ibct_dac_3g_END    (5)
#define ABB_CH0_RX_3G_ANA_4_ch0_ck_whole_ctrl_START   (6)
#define ABB_CH0_RX_3G_ANA_4_ch0_ck_whole_ctrl_END     (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_5_UNION
 结构说明  : CH0_RX_3G_ANA_5 寄存器结构定义。地址偏移量:0x314，初值:0x0C，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_qu_lp             : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch0_ts_delay_3g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch0_dem_output_sel_3g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch0_dem_enb           : 1;  /* bit[7]  : DEM 使能非
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_5_UNION;
#define ABB_CH0_RX_3G_ANA_5_ch0_qu_lp_START              (0)
#define ABB_CH0_RX_3G_ANA_5_ch0_qu_lp_END                (3)
#define ABB_CH0_RX_3G_ANA_5_ch0_ts_delay_3g_START        (4)
#define ABB_CH0_RX_3G_ANA_5_ch0_ts_delay_3g_END          (5)
#define ABB_CH0_RX_3G_ANA_5_ch0_dem_output_sel_3g_START  (6)
#define ABB_CH0_RX_3G_ANA_5_ch0_dem_output_sel_3g_END    (6)
#define ABB_CH0_RX_3G_ANA_5_ch0_dem_enb_START            (7)
#define ABB_CH0_RX_3G_ANA_5_ch0_dem_enb_END              (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_6_UNION
 结构说明  : CH0_RX_3G_ANA_6 寄存器结构定义。地址偏移量:0x315，初值:0x80，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch0_ibmode_qu_3g      : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch0_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch0_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_6_UNION;
#define ABB_CH0_RX_3G_ANA_6_ch0_reserved_1_START         (0)
#define ABB_CH0_RX_3G_ANA_6_ch0_reserved_1_END           (0)
#define ABB_CH0_RX_3G_ANA_6_ch0_ibmode_qu_3g_START       (1)
#define ABB_CH0_RX_3G_ANA_6_ch0_ibmode_qu_3g_END         (3)
#define ABB_CH0_RX_3G_ANA_6_ch0_reserved_0_START         (4)
#define ABB_CH0_RX_3G_ANA_6_ch0_reserved_0_END           (5)
#define ABB_CH0_RX_3G_ANA_6_ch0_adc_st3_cap_multi_START  (6)
#define ABB_CH0_RX_3G_ANA_6_ch0_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_7_UNION
 结构说明  : CH0_RX_3G_ANA_7 寄存器结构定义。地址偏移量:0x316，初值:0x0F，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_qu_ctrl : 6;
        unsigned long  ch0_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch0_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_7_UNION;
#define ABB_CH0_RX_3G_ANA_7_ch0_ck_qu_ctrl_START  (0)
#define ABB_CH0_RX_3G_ANA_7_ch0_ck_qu_ctrl_END    (5)
#define ABB_CH0_RX_3G_ANA_7_ch0_reserved_START    (6)
#define ABB_CH0_RX_3G_ANA_7_ch0_reserved_END      (6)
#define ABB_CH0_RX_3G_ANA_7_ch0_clk_inv_START     (7)
#define ABB_CH0_RX_3G_ANA_7_ch0_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_8_UNION
 结构说明  : CH0_RX_3G_ANA_8 寄存器结构定义。地址偏移量:0x317，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch0_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch0_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_8_UNION;
#define ABB_CH0_RX_3G_ANA_8_ch0_rx_bias_ctrl_START  (0)
#define ABB_CH0_RX_3G_ANA_8_ch0_rx_bias_ctrl_END    (2)
#define ABB_CH0_RX_3G_ANA_8_ch0_gmbias_sel_START    (3)
#define ABB_CH0_RX_3G_ANA_8_ch0_gmbias_sel_END      (3)
#define ABB_CH0_RX_3G_ANA_8_ch0_reserved_START      (4)
#define ABB_CH0_RX_3G_ANA_8_ch0_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_9_UNION
 结构说明  : CH0_RX_3G_ANA_9 寄存器结构定义。地址偏移量:0x318，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch0_dem_mod_3g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch0_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_9_UNION;
#define ABB_CH0_RX_3G_ANA_9_ch0_reserved_1_START  (0)
#define ABB_CH0_RX_3G_ANA_9_ch0_reserved_1_END    (3)
#define ABB_CH0_RX_3G_ANA_9_ch0_dem_mod_3g_START  (4)
#define ABB_CH0_RX_3G_ANA_9_ch0_dem_mod_3g_END    (6)
#define ABB_CH0_RX_3G_ANA_9_ch0_reserved_0_START  (7)
#define ABB_CH0_RX_3G_ANA_9_ch0_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_10_UNION
 结构说明  : CH0_RX_3G_ANA_10 寄存器结构定义。地址偏移量:0x319，初值:0x03，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_tune_half : 6;
        unsigned long  ch0_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch0_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_10_UNION;
#define ABB_CH0_RX_3G_ANA_10_ch0_ck_tune_half_START  (0)
#define ABB_CH0_RX_3G_ANA_10_ch0_ck_tune_half_END    (5)
#define ABB_CH0_RX_3G_ANA_10_ch0_dclk_inv_START      (6)
#define ABB_CH0_RX_3G_ANA_10_ch0_dclk_inv_END        (6)
#define ABB_CH0_RX_3G_ANA_10_ch0_reserved_START      (7)
#define ABB_CH0_RX_3G_ANA_10_ch0_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_11_UNION
 结构说明  : CH0_RX_3G_ANA_11 寄存器结构定义。地址偏移量:0x31A，初值:0x17，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch0_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch0_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch0_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_11_UNION;
#define ABB_CH0_RX_3G_ANA_11_ch0_int3_res_ctrl_START  (0)
#define ABB_CH0_RX_3G_ANA_11_ch0_int3_res_ctrl_END    (2)
#define ABB_CH0_RX_3G_ANA_11_ch0_reserved_1_START     (3)
#define ABB_CH0_RX_3G_ANA_11_ch0_reserved_1_END       (3)
#define ABB_CH0_RX_3G_ANA_11_ch0_int3_res_sel_START   (4)
#define ABB_CH0_RX_3G_ANA_11_ch0_int3_res_sel_END     (4)
#define ABB_CH0_RX_3G_ANA_11_ch0_reserved_0_START     (5)
#define ABB_CH0_RX_3G_ANA_11_ch0_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_3G_ANA_1_UNION
 结构说明  : CH0_TX_3G_ANA_1 寄存器结构定义。地址偏移量:0x31B，初值:0x8D，宽度:8
 寄存器说明: TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr48。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_mode_clk_3g : 2;  /* bit[0-1]: {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
                                                             000：4G
                                                             001：3G &amp; TDS（默认）
                                                             010：CA
                                                             011：2G
                                                             1xx：CDMA */
        unsigned long  ch0_tx_q_pd_a_3g   : 1;  /* bit[2]  : TX_Q DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_a_3g   : 1;  /* bit[3]  : TX_I DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_div_mode_3g : 2;  /* bit[4-5]: TX Mode 时钟控制：
                                                             00：1分频（默认）
                                                             01：2分频
                                                             10：8分频
                                                             11：4分频 */
        unsigned long  ch0_fc_3g          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                             00：20MHz
                                                             01：40MHz       
                                                             10：10MHz（默认）    
                                                             11：20MHz        */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_3G_ANA_1_UNION;
#define ABB_CH0_TX_3G_ANA_1_ch0_tx_mode_clk_3g_START  (0)
#define ABB_CH0_TX_3G_ANA_1_ch0_tx_mode_clk_3g_END    (1)
#define ABB_CH0_TX_3G_ANA_1_ch0_tx_q_pd_a_3g_START    (2)
#define ABB_CH0_TX_3G_ANA_1_ch0_tx_q_pd_a_3g_END      (2)
#define ABB_CH0_TX_3G_ANA_1_ch0_tx_i_pd_a_3g_START    (3)
#define ABB_CH0_TX_3G_ANA_1_ch0_tx_i_pd_a_3g_END      (3)
#define ABB_CH0_TX_3G_ANA_1_ch0_tx_div_mode_3g_START  (4)
#define ABB_CH0_TX_3G_ANA_1_ch0_tx_div_mode_3g_END    (5)
#define ABB_CH0_TX_3G_ANA_1_ch0_fc_3g_START           (6)
#define ABB_CH0_TX_3G_ANA_1_ch0_fc_3g_END             (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_3G_ANA_2_UNION
 结构说明  : CH0_TX_3G_ANA_2 寄存器结构定义。地址偏移量:0x31C，初值:0x3A，宽度:8
 寄存器说明: TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr49。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_current_mode_op1_3g : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                  00/01/11 输出级电流正常，miller补偿电容正常
                                                                  10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch0_current_mode_op2_3g : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                  00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                  01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                  10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                  11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch0_lpf_mode_3g         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                  运放电流：   op1   op2
                                                                  00：         10u   10u 
                                                                  01：         5u    5u
                                                                  10：         8u    8u
                                                                  11：         3u    3u （默认） */
        unsigned long  ch0_reserved            : 1;  /* bit[6]  : reserved */
        unsigned long  ch0_tx_mode_clk_3g_b3   : 1;  /* bit[7]  : {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_3g说明。 */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_3G_ANA_2_UNION;
#define ABB_CH0_TX_3G_ANA_2_ch0_current_mode_op1_3g_START  (0)
#define ABB_CH0_TX_3G_ANA_2_ch0_current_mode_op1_3g_END    (1)
#define ABB_CH0_TX_3G_ANA_2_ch0_current_mode_op2_3g_START  (2)
#define ABB_CH0_TX_3G_ANA_2_ch0_current_mode_op2_3g_END    (3)
#define ABB_CH0_TX_3G_ANA_2_ch0_lpf_mode_3g_START          (4)
#define ABB_CH0_TX_3G_ANA_2_ch0_lpf_mode_3g_END            (5)
#define ABB_CH0_TX_3G_ANA_2_ch0_reserved_START             (6)
#define ABB_CH0_TX_3G_ANA_2_ch0_reserved_END               (6)
#define ABB_CH0_TX_3G_ANA_2_ch0_tx_mode_clk_3g_b3_START    (7)
#define ABB_CH0_TX_3G_ANA_2_ch0_tx_mode_clk_3g_b3_END      (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_3G_ANA_5_UNION
 结构说明  : CH0_TX_3G_ANA_5 寄存器结构定义。地址偏移量:0x31F，初值:0x00，宽度:8
 寄存器说明: TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr52。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_current_3g : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                            000：1.0x
                                                            001：0.8x
                                                            010：0.6x
                                                            011：0.4x
                                                            100：1.8x
                                                            101：1.6x
                                                            110：1.4x
                                                            111：1.2x */
        unsigned long  ch0_reserved      : 5;  /* bit[3-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_3G_ANA_5_UNION;
#define ABB_CH0_TX_3G_ANA_5_ch0_tx_current_3g_START  (0)
#define ABB_CH0_TX_3G_ANA_5_ch0_tx_current_3g_END    (2)
#define ABB_CH0_TX_3G_ANA_5_ch0_reserved_START       (3)
#define ABB_CH0_TX_3G_ANA_5_ch0_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_1_UNION
 结构说明  : CH0_RX_4G_ANA_1 寄存器结构定义。地址偏移量:0x320，初值:0xF0，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_mode_clk_4g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G (默认)
                                                             001：3G
                                                             010：3G_DC &amp; TDS
                                                             011：2G
                                                             100：CA
                                                             101：CDMA
                                                             others：CDMA */
        unsigned long  ch0_reserved       : 1;  /* bit[3]  : reserved */
        unsigned long  ch0_rxb_q_pd_4g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_i_pd_4g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_q_pd_4g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_i_pd_4g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_1_UNION;
#define ABB_CH0_RX_4G_ANA_1_ch0_rx_mode_clk_4g_START  (0)
#define ABB_CH0_RX_4G_ANA_1_ch0_rx_mode_clk_4g_END    (2)
#define ABB_CH0_RX_4G_ANA_1_ch0_reserved_START        (3)
#define ABB_CH0_RX_4G_ANA_1_ch0_reserved_END          (3)
#define ABB_CH0_RX_4G_ANA_1_ch0_rxb_q_pd_4g_START     (4)
#define ABB_CH0_RX_4G_ANA_1_ch0_rxb_q_pd_4g_END       (4)
#define ABB_CH0_RX_4G_ANA_1_ch0_rxb_i_pd_4g_START     (5)
#define ABB_CH0_RX_4G_ANA_1_ch0_rxb_i_pd_4g_END       (5)
#define ABB_CH0_RX_4G_ANA_1_ch0_rxa_q_pd_4g_START     (6)
#define ABB_CH0_RX_4G_ANA_1_ch0_rxa_q_pd_4g_END       (6)
#define ABB_CH0_RX_4G_ANA_1_ch0_rxa_i_pd_4g_START     (7)
#define ABB_CH0_RX_4G_ANA_1_ch0_rxa_i_pd_4g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_2_UNION
 结构说明  : CH0_RX_4G_ANA_2 寄存器结构定义。地址偏移量:0x321，初值:0x54，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved : 2;  /* bit[0-1]: reserved */
        unsigned long  ch0_ibct3_4g : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  ch0_ibct2_4g : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  ch0_ibct1_4g : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_2_UNION;
#define ABB_CH0_RX_4G_ANA_2_ch0_reserved_START  (0)
#define ABB_CH0_RX_4G_ANA_2_ch0_reserved_END    (1)
#define ABB_CH0_RX_4G_ANA_2_ch0_ibct3_4g_START  (2)
#define ABB_CH0_RX_4G_ANA_2_ch0_ibct3_4g_END    (3)
#define ABB_CH0_RX_4G_ANA_2_ch0_ibct2_4g_START  (4)
#define ABB_CH0_RX_4G_ANA_2_ch0_ibct2_4g_END    (5)
#define ABB_CH0_RX_4G_ANA_2_ch0_ibct1_4g_START  (6)
#define ABB_CH0_RX_4G_ANA_2_ch0_ibct1_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_3_UNION
 结构说明  : CH0_RX_4G_ANA_3 寄存器结构定义。地址偏移量:0x322，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibct_stg12_4g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch0_ibct_stg3_4g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch0_pdm_ctrl      : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  ch0_reserved      : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_3_UNION;
#define ABB_CH0_RX_4G_ANA_3_ch0_ibct_stg12_4g_START  (0)
#define ABB_CH0_RX_4G_ANA_3_ch0_ibct_stg12_4g_END    (2)
#define ABB_CH0_RX_4G_ANA_3_ch0_ibct_stg3_4g_START   (3)
#define ABB_CH0_RX_4G_ANA_3_ch0_ibct_stg3_4g_END     (5)
#define ABB_CH0_RX_4G_ANA_3_ch0_pdm_ctrl_START       (6)
#define ABB_CH0_RX_4G_ANA_3_ch0_pdm_ctrl_END         (6)
#define ABB_CH0_RX_4G_ANA_3_ch0_reserved_START       (7)
#define ABB_CH0_RX_4G_ANA_3_ch0_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_4_UNION
 结构说明  : CH0_RX_4G_ANA_4 寄存器结构定义。地址偏移量:0x323，初值:0x40，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibias_qu_4g    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch0_rx_ibct_dac_4g : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch0_ck_whole_ctrl  : 2;  /* bit[6-7]: DAC1时钟控制
                                                             00：no delay
                                                             01：delay 100ps（默认）
                                                             10：150ps
                                                             11：200ps */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_4_UNION;
#define ABB_CH0_RX_4G_ANA_4_ch0_ibias_qu_4g_START     (0)
#define ABB_CH0_RX_4G_ANA_4_ch0_ibias_qu_4g_END       (2)
#define ABB_CH0_RX_4G_ANA_4_ch0_rx_ibct_dac_4g_START  (3)
#define ABB_CH0_RX_4G_ANA_4_ch0_rx_ibct_dac_4g_END    (5)
#define ABB_CH0_RX_4G_ANA_4_ch0_ck_whole_ctrl_START   (6)
#define ABB_CH0_RX_4G_ANA_4_ch0_ck_whole_ctrl_END     (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_5_UNION
 结构说明  : CH0_RX_4G_ANA_5 寄存器结构定义。地址偏移量:0x324，初值:0x0C，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_qu_lp             : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch0_ts_delay_4g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch0_dem_output_sel_4g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch0_dem_enb           : 1;  /* bit[7]  : DEM 使能非
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_5_UNION;
#define ABB_CH0_RX_4G_ANA_5_ch0_qu_lp_START              (0)
#define ABB_CH0_RX_4G_ANA_5_ch0_qu_lp_END                (3)
#define ABB_CH0_RX_4G_ANA_5_ch0_ts_delay_4g_START        (4)
#define ABB_CH0_RX_4G_ANA_5_ch0_ts_delay_4g_END          (5)
#define ABB_CH0_RX_4G_ANA_5_ch0_dem_output_sel_4g_START  (6)
#define ABB_CH0_RX_4G_ANA_5_ch0_dem_output_sel_4g_END    (6)
#define ABB_CH0_RX_4G_ANA_5_ch0_dem_enb_START            (7)
#define ABB_CH0_RX_4G_ANA_5_ch0_dem_enb_END              (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_6_UNION
 结构说明  : CH0_RX_4G_ANA_6 寄存器结构定义。地址偏移量:0x325，初值:0x80，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch0_ibmode_qu_4g      : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch0_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch0_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_6_UNION;
#define ABB_CH0_RX_4G_ANA_6_ch0_reserved_1_START         (0)
#define ABB_CH0_RX_4G_ANA_6_ch0_reserved_1_END           (0)
#define ABB_CH0_RX_4G_ANA_6_ch0_ibmode_qu_4g_START       (1)
#define ABB_CH0_RX_4G_ANA_6_ch0_ibmode_qu_4g_END         (3)
#define ABB_CH0_RX_4G_ANA_6_ch0_reserved_0_START         (4)
#define ABB_CH0_RX_4G_ANA_6_ch0_reserved_0_END           (5)
#define ABB_CH0_RX_4G_ANA_6_ch0_adc_st3_cap_multi_START  (6)
#define ABB_CH0_RX_4G_ANA_6_ch0_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_7_UNION
 结构说明  : CH0_RX_4G_ANA_7 寄存器结构定义。地址偏移量:0x326，初值:0x0F，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_qu_ctrl : 6;
        unsigned long  ch0_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch0_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_7_UNION;
#define ABB_CH0_RX_4G_ANA_7_ch0_ck_qu_ctrl_START  (0)
#define ABB_CH0_RX_4G_ANA_7_ch0_ck_qu_ctrl_END    (5)
#define ABB_CH0_RX_4G_ANA_7_ch0_reserved_START    (6)
#define ABB_CH0_RX_4G_ANA_7_ch0_reserved_END      (6)
#define ABB_CH0_RX_4G_ANA_7_ch0_clk_inv_START     (7)
#define ABB_CH0_RX_4G_ANA_7_ch0_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_8_UNION
 结构说明  : CH0_RX_4G_ANA_8 寄存器结构定义。地址偏移量:0x327，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch0_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch0_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_8_UNION;
#define ABB_CH0_RX_4G_ANA_8_ch0_rx_bias_ctrl_START  (0)
#define ABB_CH0_RX_4G_ANA_8_ch0_rx_bias_ctrl_END    (2)
#define ABB_CH0_RX_4G_ANA_8_ch0_gmbias_sel_START    (3)
#define ABB_CH0_RX_4G_ANA_8_ch0_gmbias_sel_END      (3)
#define ABB_CH0_RX_4G_ANA_8_ch0_reserved_START      (4)
#define ABB_CH0_RX_4G_ANA_8_ch0_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_9_UNION
 结构说明  : CH0_RX_4G_ANA_9 寄存器结构定义。地址偏移量:0x328，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch0_dem_mod_4g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch0_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_9_UNION;
#define ABB_CH0_RX_4G_ANA_9_ch0_reserved_1_START  (0)
#define ABB_CH0_RX_4G_ANA_9_ch0_reserved_1_END    (3)
#define ABB_CH0_RX_4G_ANA_9_ch0_dem_mod_4g_START  (4)
#define ABB_CH0_RX_4G_ANA_9_ch0_dem_mod_4g_END    (6)
#define ABB_CH0_RX_4G_ANA_9_ch0_reserved_0_START  (7)
#define ABB_CH0_RX_4G_ANA_9_ch0_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_10_UNION
 结构说明  : CH0_RX_4G_ANA_10 寄存器结构定义。地址偏移量:0x329，初值:0x03，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_tune_half : 6;
        unsigned long  ch0_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch0_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_10_UNION;
#define ABB_CH0_RX_4G_ANA_10_ch0_ck_tune_half_START  (0)
#define ABB_CH0_RX_4G_ANA_10_ch0_ck_tune_half_END    (5)
#define ABB_CH0_RX_4G_ANA_10_ch0_dclk_inv_START      (6)
#define ABB_CH0_RX_4G_ANA_10_ch0_dclk_inv_END        (6)
#define ABB_CH0_RX_4G_ANA_10_ch0_reserved_START      (7)
#define ABB_CH0_RX_4G_ANA_10_ch0_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_11_UNION
 结构说明  : CH0_RX_4G_ANA_11 寄存器结构定义。地址偏移量:0x32A，初值:0x14，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch0_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch0_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch0_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_11_UNION;
#define ABB_CH0_RX_4G_ANA_11_ch0_int3_res_ctrl_START  (0)
#define ABB_CH0_RX_4G_ANA_11_ch0_int3_res_ctrl_END    (2)
#define ABB_CH0_RX_4G_ANA_11_ch0_reserved_1_START     (3)
#define ABB_CH0_RX_4G_ANA_11_ch0_reserved_1_END       (3)
#define ABB_CH0_RX_4G_ANA_11_ch0_int3_res_sel_START   (4)
#define ABB_CH0_RX_4G_ANA_11_ch0_int3_res_sel_END     (4)
#define ABB_CH0_RX_4G_ANA_11_ch0_reserved_0_START     (5)
#define ABB_CH0_RX_4G_ANA_11_ch0_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_4G_ANA_1_UNION
 结构说明  : CH0_TX_4G_ANA_1 寄存器结构定义。地址偏移量:0x32B，初值:0xCC，宽度:8
 寄存器说明: TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr48。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_mode_clk_4g : 2;  /* bit[0-1]: {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
                                                             000：4G（默认）
                                                             001：3G &amp; TDS
                                                             010：CA
                                                             011：2G
                                                             1xx：CDMA */
        unsigned long  ch0_tx_q_pd_a_4g   : 1;  /* bit[2]  : TX_Q DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_a_4g   : 1;  /* bit[3]  : TX_I DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_div_mode_4g : 2;  /* bit[4-5]: TX Mode 时钟控制：
                                                             00：1分频（默认）
                                                             01：2分频
                                                             10：8分频
                                                             11：4分频 */
        unsigned long  ch0_fc_4g          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                             00：20MHz
                                                             01：40MHz       
                                                             10：10MHz    
                                                             11：20MHz（默认）        */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_4G_ANA_1_UNION;
#define ABB_CH0_TX_4G_ANA_1_ch0_tx_mode_clk_4g_START  (0)
#define ABB_CH0_TX_4G_ANA_1_ch0_tx_mode_clk_4g_END    (1)
#define ABB_CH0_TX_4G_ANA_1_ch0_tx_q_pd_a_4g_START    (2)
#define ABB_CH0_TX_4G_ANA_1_ch0_tx_q_pd_a_4g_END      (2)
#define ABB_CH0_TX_4G_ANA_1_ch0_tx_i_pd_a_4g_START    (3)
#define ABB_CH0_TX_4G_ANA_1_ch0_tx_i_pd_a_4g_END      (3)
#define ABB_CH0_TX_4G_ANA_1_ch0_tx_div_mode_4g_START  (4)
#define ABB_CH0_TX_4G_ANA_1_ch0_tx_div_mode_4g_END    (5)
#define ABB_CH0_TX_4G_ANA_1_ch0_fc_4g_START           (6)
#define ABB_CH0_TX_4G_ANA_1_ch0_fc_4g_END             (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_4G_ANA_2_UNION
 结构说明  : CH0_TX_4G_ANA_2 寄存器结构定义。地址偏移量:0x32C，初值:0x1F，宽度:8
 寄存器说明: TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr49。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_current_mode_op1_4g : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                  00/01/11 输出级电流正常，miller补偿电容正常
                                                                  10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch0_current_mode_op2_4g : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                  00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                  01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                  10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                  11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch0_lpf_mode_4g         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                  运放电流：   op1   op2
                                                                  00：         10u   10u 
                                                                  01：         5u    5u（默认）
                                                                  10：         8u    8u
                                                                  11：         3u    3u  */
        unsigned long  ch0_reserved            : 1;  /* bit[6]  : reserved */
        unsigned long  ch0_tx_mode_clk_4g_b3   : 1;  /* bit[7]  : {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_4g说明。 */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_4G_ANA_2_UNION;
#define ABB_CH0_TX_4G_ANA_2_ch0_current_mode_op1_4g_START  (0)
#define ABB_CH0_TX_4G_ANA_2_ch0_current_mode_op1_4g_END    (1)
#define ABB_CH0_TX_4G_ANA_2_ch0_current_mode_op2_4g_START  (2)
#define ABB_CH0_TX_4G_ANA_2_ch0_current_mode_op2_4g_END    (3)
#define ABB_CH0_TX_4G_ANA_2_ch0_lpf_mode_4g_START          (4)
#define ABB_CH0_TX_4G_ANA_2_ch0_lpf_mode_4g_END            (5)
#define ABB_CH0_TX_4G_ANA_2_ch0_reserved_START             (6)
#define ABB_CH0_TX_4G_ANA_2_ch0_reserved_END               (6)
#define ABB_CH0_TX_4G_ANA_2_ch0_tx_mode_clk_4g_b3_START    (7)
#define ABB_CH0_TX_4G_ANA_2_ch0_tx_mode_clk_4g_b3_END      (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_4G_ANA_5_UNION
 结构说明  : CH0_TX_4G_ANA_5 寄存器结构定义。地址偏移量:0x32F，初值:0x00，宽度:8
 寄存器说明: TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr52。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_current_4g : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                            000：1.0x
                                                            001：0.8x
                                                            010：0.6x
                                                            011：0.4x
                                                            100：1.8x
                                                            101：1.6x
                                                            110：1.4x
                                                            111：1.2x */
        unsigned long  ch0_reserved      : 5;  /* bit[3-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_4G_ANA_5_UNION;
#define ABB_CH0_TX_4G_ANA_5_ch0_tx_current_4g_START  (0)
#define ABB_CH0_TX_4G_ANA_5_ch0_tx_current_4g_END    (2)
#define ABB_CH0_TX_4G_ANA_5_ch0_reserved_START       (3)
#define ABB_CH0_TX_4G_ANA_5_ch0_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_1_UNION
 结构说明  : CH0_RX_TDS_ANA_1 寄存器结构定义。地址偏移量:0x330，初值:0xF2，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_mode_clk_tds : 3;  /* bit[0-2]: 模式控制：
                                                              000：4G 
                                                              001：3G
                                                              010：3G_DC &amp; TDS(默认)
                                                              011：2G
                                                              100：CA
                                                              101：CDMA
                                                              others：CDMA */
        unsigned long  ch0_reserved        : 1;  /* bit[3]  : reserved */
        unsigned long  ch0_rxb_q_pd_tds    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_i_pd_tds    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_q_pd_tds    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_i_pd_tds    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_1_UNION;
#define ABB_CH0_RX_TDS_ANA_1_ch0_rx_mode_clk_tds_START  (0)
#define ABB_CH0_RX_TDS_ANA_1_ch0_rx_mode_clk_tds_END    (2)
#define ABB_CH0_RX_TDS_ANA_1_ch0_reserved_START         (3)
#define ABB_CH0_RX_TDS_ANA_1_ch0_reserved_END           (3)
#define ABB_CH0_RX_TDS_ANA_1_ch0_rxb_q_pd_tds_START     (4)
#define ABB_CH0_RX_TDS_ANA_1_ch0_rxb_q_pd_tds_END       (4)
#define ABB_CH0_RX_TDS_ANA_1_ch0_rxb_i_pd_tds_START     (5)
#define ABB_CH0_RX_TDS_ANA_1_ch0_rxb_i_pd_tds_END       (5)
#define ABB_CH0_RX_TDS_ANA_1_ch0_rxa_q_pd_tds_START     (6)
#define ABB_CH0_RX_TDS_ANA_1_ch0_rxa_q_pd_tds_END       (6)
#define ABB_CH0_RX_TDS_ANA_1_ch0_rxa_i_pd_tds_START     (7)
#define ABB_CH0_RX_TDS_ANA_1_ch0_rxa_i_pd_tds_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_2_UNION
 结构说明  : CH0_RX_TDS_ANA_2 寄存器结构定义。地址偏移量:0x331，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved   : 2;  /* bit[0-1]: reserved */
        unsigned long  ch0_ibct4_tds  : 2;  /* bit[2-3]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch0_ibct3_tds  : 2;  /* bit[4-5]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch0_ibct12_tds : 2;  /* bit[6-7]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_2_UNION;
#define ABB_CH0_RX_TDS_ANA_2_ch0_reserved_START    (0)
#define ABB_CH0_RX_TDS_ANA_2_ch0_reserved_END      (1)
#define ABB_CH0_RX_TDS_ANA_2_ch0_ibct4_tds_START   (2)
#define ABB_CH0_RX_TDS_ANA_2_ch0_ibct4_tds_END     (3)
#define ABB_CH0_RX_TDS_ANA_2_ch0_ibct3_tds_START   (4)
#define ABB_CH0_RX_TDS_ANA_2_ch0_ibct3_tds_END     (5)
#define ABB_CH0_RX_TDS_ANA_2_ch0_ibct12_tds_START  (6)
#define ABB_CH0_RX_TDS_ANA_2_ch0_ibct12_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_3_UNION
 结构说明  : CH0_RX_TDS_ANA_3 寄存器结构定义。地址偏移量:0x332，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibct_stg12_tds : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch0_ibct_stg3_tds  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch0_pdm_ctrl       : 1;  /* bit[6]  : pdm ctrl
                                                             0:加法编码
                                                             1:组合逻辑encoder编码 */
        unsigned long  ch0_reserved       : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_3_UNION;
#define ABB_CH0_RX_TDS_ANA_3_ch0_ibct_stg12_tds_START  (0)
#define ABB_CH0_RX_TDS_ANA_3_ch0_ibct_stg12_tds_END    (2)
#define ABB_CH0_RX_TDS_ANA_3_ch0_ibct_stg3_tds_START   (3)
#define ABB_CH0_RX_TDS_ANA_3_ch0_ibct_stg3_tds_END     (5)
#define ABB_CH0_RX_TDS_ANA_3_ch0_pdm_ctrl_START        (6)
#define ABB_CH0_RX_TDS_ANA_3_ch0_pdm_ctrl_END          (6)
#define ABB_CH0_RX_TDS_ANA_3_ch0_reserved_START        (7)
#define ABB_CH0_RX_TDS_ANA_3_ch0_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_4_UNION
 结构说明  : CH0_RX_TDS_ANA_4 寄存器结构定义。地址偏移量:0x333，初值:0x40，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibias_qu_tds    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch0_rx_ibct_dac_tds : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch0_ck_whole_ctrl   : 2;  /* bit[6-7]: DAC1时钟控制
                                                              00：no delay
                                                              01：delay 100ps（默认）
                                                              10：150ps
                                                              11：200ps */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_4_UNION;
#define ABB_CH0_RX_TDS_ANA_4_ch0_ibias_qu_tds_START     (0)
#define ABB_CH0_RX_TDS_ANA_4_ch0_ibias_qu_tds_END       (2)
#define ABB_CH0_RX_TDS_ANA_4_ch0_rx_ibct_dac_tds_START  (3)
#define ABB_CH0_RX_TDS_ANA_4_ch0_rx_ibct_dac_tds_END    (5)
#define ABB_CH0_RX_TDS_ANA_4_ch0_ck_whole_ctrl_START    (6)
#define ABB_CH0_RX_TDS_ANA_4_ch0_ck_whole_ctrl_END      (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_5_UNION
 结构说明  : CH0_RX_TDS_ANA_5 寄存器结构定义。地址偏移量:0x334，初值:0x0C，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_qu_lp              : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                 1100：其它模式
                                                                 0000：2G模式 */
        unsigned long  ch0_ts_delay_tds       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                 00 0.5TS LTE/WDC/3G/2G
                                                                 01 0.6TS
                                                                 10 0.65TS
                                                                 11 0.7TS  CA */
        unsigned long  ch0_dem_output_sel_tds : 1;  /* bit[6]  : DWA和CLA选择
                                                                 0：DWA
                                                                 1：CLA */
        unsigned long  ch0_dem_enb            : 1;  /* bit[7]  : DEM 使能非
                                                                 0：使能DEM
                                                                 1：PD DEM */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_5_UNION;
#define ABB_CH0_RX_TDS_ANA_5_ch0_qu_lp_START               (0)
#define ABB_CH0_RX_TDS_ANA_5_ch0_qu_lp_END                 (3)
#define ABB_CH0_RX_TDS_ANA_5_ch0_ts_delay_tds_START        (4)
#define ABB_CH0_RX_TDS_ANA_5_ch0_ts_delay_tds_END          (5)
#define ABB_CH0_RX_TDS_ANA_5_ch0_dem_output_sel_tds_START  (6)
#define ABB_CH0_RX_TDS_ANA_5_ch0_dem_output_sel_tds_END    (6)
#define ABB_CH0_RX_TDS_ANA_5_ch0_dem_enb_START             (7)
#define ABB_CH0_RX_TDS_ANA_5_ch0_dem_enb_END               (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_6_UNION
 结构说明  : CH0_RX_TDS_ANA_6 寄存器结构定义。地址偏移量:0x335，初值:0x80，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch0_ibmode_qu_tds     : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch0_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch0_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_6_UNION;
#define ABB_CH0_RX_TDS_ANA_6_ch0_reserved_1_START         (0)
#define ABB_CH0_RX_TDS_ANA_6_ch0_reserved_1_END           (0)
#define ABB_CH0_RX_TDS_ANA_6_ch0_ibmode_qu_tds_START      (1)
#define ABB_CH0_RX_TDS_ANA_6_ch0_ibmode_qu_tds_END        (3)
#define ABB_CH0_RX_TDS_ANA_6_ch0_reserved_0_START         (4)
#define ABB_CH0_RX_TDS_ANA_6_ch0_reserved_0_END           (5)
#define ABB_CH0_RX_TDS_ANA_6_ch0_adc_st3_cap_multi_START  (6)
#define ABB_CH0_RX_TDS_ANA_6_ch0_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_7_UNION
 结构说明  : CH0_RX_TDS_ANA_7 寄存器结构定义。地址偏移量:0x336，初值:0x0F，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_qu_ctrl : 6;
        unsigned long  ch0_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch0_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_7_UNION;
#define ABB_CH0_RX_TDS_ANA_7_ch0_ck_qu_ctrl_START  (0)
#define ABB_CH0_RX_TDS_ANA_7_ch0_ck_qu_ctrl_END    (5)
#define ABB_CH0_RX_TDS_ANA_7_ch0_reserved_START    (6)
#define ABB_CH0_RX_TDS_ANA_7_ch0_reserved_END      (6)
#define ABB_CH0_RX_TDS_ANA_7_ch0_clk_inv_START     (7)
#define ABB_CH0_RX_TDS_ANA_7_ch0_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_8_UNION
 结构说明  : CH0_RX_TDS_ANA_8 寄存器结构定义。地址偏移量:0x337，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch0_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch0_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_8_UNION;
#define ABB_CH0_RX_TDS_ANA_8_ch0_rx_bias_ctrl_START  (0)
#define ABB_CH0_RX_TDS_ANA_8_ch0_rx_bias_ctrl_END    (2)
#define ABB_CH0_RX_TDS_ANA_8_ch0_gmbias_sel_START    (3)
#define ABB_CH0_RX_TDS_ANA_8_ch0_gmbias_sel_END      (3)
#define ABB_CH0_RX_TDS_ANA_8_ch0_reserved_START      (4)
#define ABB_CH0_RX_TDS_ANA_8_ch0_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_9_UNION
 结构说明  : CH0_RX_TDS_ANA_9 寄存器结构定义。地址偏移量:0x338，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1  : 4;  /* bit[0-3]: reserved */
        unsigned long  ch0_dem_mod_tds : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                          000：DWA
                                                          001：CLA1
                                                          010：CLA2
                                                          011：CLA3
                                                          100：CLA4
                                                          101：CLA5
                                                          110：CLA6
                                                          111：CLA7 */
        unsigned long  ch0_reserved_0  : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_9_UNION;
#define ABB_CH0_RX_TDS_ANA_9_ch0_reserved_1_START   (0)
#define ABB_CH0_RX_TDS_ANA_9_ch0_reserved_1_END     (3)
#define ABB_CH0_RX_TDS_ANA_9_ch0_dem_mod_tds_START  (4)
#define ABB_CH0_RX_TDS_ANA_9_ch0_dem_mod_tds_END    (6)
#define ABB_CH0_RX_TDS_ANA_9_ch0_reserved_0_START   (7)
#define ABB_CH0_RX_TDS_ANA_9_ch0_reserved_0_END     (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_10_UNION
 结构说明  : CH0_RX_TDS_ANA_10 寄存器结构定义。地址偏移量:0x339，初值:0x03，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_tune_half : 6;
        unsigned long  ch0_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch0_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_10_UNION;
#define ABB_CH0_RX_TDS_ANA_10_ch0_ck_tune_half_START  (0)
#define ABB_CH0_RX_TDS_ANA_10_ch0_ck_tune_half_END    (5)
#define ABB_CH0_RX_TDS_ANA_10_ch0_dclk_inv_START      (6)
#define ABB_CH0_RX_TDS_ANA_10_ch0_dclk_inv_END        (6)
#define ABB_CH0_RX_TDS_ANA_10_ch0_reserved_START      (7)
#define ABB_CH0_RX_TDS_ANA_10_ch0_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_11_UNION
 结构说明  : CH0_RX_TDS_ANA_11 寄存器结构定义。地址偏移量:0x33A，初值:0x17，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch0_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch0_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch0_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_11_UNION;
#define ABB_CH0_RX_TDS_ANA_11_ch0_int3_res_ctrl_START  (0)
#define ABB_CH0_RX_TDS_ANA_11_ch0_int3_res_ctrl_END    (2)
#define ABB_CH0_RX_TDS_ANA_11_ch0_reserved_1_START     (3)
#define ABB_CH0_RX_TDS_ANA_11_ch0_reserved_1_END       (3)
#define ABB_CH0_RX_TDS_ANA_11_ch0_int3_res_sel_START   (4)
#define ABB_CH0_RX_TDS_ANA_11_ch0_int3_res_sel_END     (4)
#define ABB_CH0_RX_TDS_ANA_11_ch0_reserved_0_START     (5)
#define ABB_CH0_RX_TDS_ANA_11_ch0_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_TDS_ANA_1_UNION
 结构说明  : CH0_TX_TDS_ANA_1 寄存器结构定义。地址偏移量:0x33B，初值:0x8D，宽度:8
 寄存器说明: TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr48。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_mode_clk_tds : 2;  /* bit[0-1]: {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
                                                              000：4G
                                                              001：3G &amp; TDS（默认）
                                                              010：CA
                                                              011：2G
                                                              1xx：CDMA */
        unsigned long  ch0_tx_q_pd_a_tds   : 1;  /* bit[2]  : TX_Q DAC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_a_tds   : 1;  /* bit[3]  : TX_I DAC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_div_mode_tds : 2;  /* bit[4-5]: TX Mode 时钟控制：
                                                              00：1分频（默认）
                                                              01：2分频
                                                              10：8分频
                                                              11：4分频 */
        unsigned long  ch0_fc_tds          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                              00：20MHz
                                                              01：40MHz       
                                                              10：10MHz（默认）    
                                                              11：20MHz        */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_TDS_ANA_1_UNION;
#define ABB_CH0_TX_TDS_ANA_1_ch0_tx_mode_clk_tds_START  (0)
#define ABB_CH0_TX_TDS_ANA_1_ch0_tx_mode_clk_tds_END    (1)
#define ABB_CH0_TX_TDS_ANA_1_ch0_tx_q_pd_a_tds_START    (2)
#define ABB_CH0_TX_TDS_ANA_1_ch0_tx_q_pd_a_tds_END      (2)
#define ABB_CH0_TX_TDS_ANA_1_ch0_tx_i_pd_a_tds_START    (3)
#define ABB_CH0_TX_TDS_ANA_1_ch0_tx_i_pd_a_tds_END      (3)
#define ABB_CH0_TX_TDS_ANA_1_ch0_tx_div_mode_tds_START  (4)
#define ABB_CH0_TX_TDS_ANA_1_ch0_tx_div_mode_tds_END    (5)
#define ABB_CH0_TX_TDS_ANA_1_ch0_fc_tds_START           (6)
#define ABB_CH0_TX_TDS_ANA_1_ch0_fc_tds_END             (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_TDS_ANA_2_UNION
 结构说明  : CH0_TX_TDS_ANA_2 寄存器结构定义。地址偏移量:0x33C，初值:0x3A，宽度:8
 寄存器说明: TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr49。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_current_mode_op1_tds : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                   00/01/11 输出级电流正常，miller补偿电容正常
                                                                   10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch0_current_mode_op2_tds : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                   00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                   01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                   10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                   11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch0_lpf_mode_tds         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                   运放电流：   op1   op2
                                                                   00：         10u   10u 
                                                                   01：         5u    5u
                                                                   10：         8u    8u
                                                                   11：         3u    3u（默认）  */
        unsigned long  ch0_reserved             : 1;  /* bit[6]  : reserved */
        unsigned long  ch0_tx_mode_clk_tds_b3   : 1;  /* bit[7]  : {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_tds说明。 */
        unsigned long  reserved_butt            : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_TDS_ANA_2_UNION;
#define ABB_CH0_TX_TDS_ANA_2_ch0_current_mode_op1_tds_START  (0)
#define ABB_CH0_TX_TDS_ANA_2_ch0_current_mode_op1_tds_END    (1)
#define ABB_CH0_TX_TDS_ANA_2_ch0_current_mode_op2_tds_START  (2)
#define ABB_CH0_TX_TDS_ANA_2_ch0_current_mode_op2_tds_END    (3)
#define ABB_CH0_TX_TDS_ANA_2_ch0_lpf_mode_tds_START          (4)
#define ABB_CH0_TX_TDS_ANA_2_ch0_lpf_mode_tds_END            (5)
#define ABB_CH0_TX_TDS_ANA_2_ch0_reserved_START              (6)
#define ABB_CH0_TX_TDS_ANA_2_ch0_reserved_END                (6)
#define ABB_CH0_TX_TDS_ANA_2_ch0_tx_mode_clk_tds_b3_START    (7)
#define ABB_CH0_TX_TDS_ANA_2_ch0_tx_mode_clk_tds_b3_END      (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_TDS_ANA_5_UNION
 结构说明  : CH0_TX_TDS_ANA_5 寄存器结构定义。地址偏移量:0x33F，初值:0x00，宽度:8
 寄存器说明: TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr52。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_current_tds : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                             000：1.0x
                                                             001：0.8x
                                                             010：0.6x
                                                             011：0.4x
                                                             100：1.8x
                                                             101：1.6x
                                                             110：1.4x
                                                             111：1.2x */
        unsigned long  ch0_reserved       : 5;  /* bit[3-7]: reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_TDS_ANA_5_UNION;
#define ABB_CH0_TX_TDS_ANA_5_ch0_tx_current_tds_START  (0)
#define ABB_CH0_TX_TDS_ANA_5_ch0_tx_current_tds_END    (2)
#define ABB_CH0_TX_TDS_ANA_5_ch0_reserved_START        (3)
#define ABB_CH0_TX_TDS_ANA_5_ch0_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_1_UNION
 结构说明  : CH0_RX_X_ANA_1 寄存器结构定义。地址偏移量:0x340，初值:0xF5，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_mode_clk_x : 3;  /* bit[0-2]: 模式控制：
                                                            000：4G 
                                                            001：3G
                                                            010：3G_DC &amp; TDS
                                                            011：2G
                                                            100：CA
                                                            101：CDMA(默认)
                                                            others:CDMA */
        unsigned long  ch0_reserved      : 1;  /* bit[3]  : reserved */
        unsigned long  ch0_rxb_q_pd_x    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch0_rxb_i_pd_x    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch0_rxa_q_pd_x    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch0_rxa_i_pd_x    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_1_UNION;
#define ABB_CH0_RX_X_ANA_1_ch0_rx_mode_clk_x_START  (0)
#define ABB_CH0_RX_X_ANA_1_ch0_rx_mode_clk_x_END    (2)
#define ABB_CH0_RX_X_ANA_1_ch0_reserved_START       (3)
#define ABB_CH0_RX_X_ANA_1_ch0_reserved_END         (3)
#define ABB_CH0_RX_X_ANA_1_ch0_rxb_q_pd_x_START     (4)
#define ABB_CH0_RX_X_ANA_1_ch0_rxb_q_pd_x_END       (4)
#define ABB_CH0_RX_X_ANA_1_ch0_rxb_i_pd_x_START     (5)
#define ABB_CH0_RX_X_ANA_1_ch0_rxb_i_pd_x_END       (5)
#define ABB_CH0_RX_X_ANA_1_ch0_rxa_q_pd_x_START     (6)
#define ABB_CH0_RX_X_ANA_1_ch0_rxa_q_pd_x_END       (6)
#define ABB_CH0_RX_X_ANA_1_ch0_rxa_i_pd_x_START     (7)
#define ABB_CH0_RX_X_ANA_1_ch0_rxa_i_pd_x_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_2_UNION
 结构说明  : CH0_RX_X_ANA_2 寄存器结构定义。地址偏移量:0x341，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved : 2;  /* bit[0-1]: reserved */
        unsigned long  ch0_ibct3_x  : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch0_ibct2_x  : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch0_ibct1_x  : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_2_UNION;
#define ABB_CH0_RX_X_ANA_2_ch0_reserved_START  (0)
#define ABB_CH0_RX_X_ANA_2_ch0_reserved_END    (1)
#define ABB_CH0_RX_X_ANA_2_ch0_ibct3_x_START   (2)
#define ABB_CH0_RX_X_ANA_2_ch0_ibct3_x_END     (3)
#define ABB_CH0_RX_X_ANA_2_ch0_ibct2_x_START   (4)
#define ABB_CH0_RX_X_ANA_2_ch0_ibct2_x_END     (5)
#define ABB_CH0_RX_X_ANA_2_ch0_ibct1_x_START   (6)
#define ABB_CH0_RX_X_ANA_2_ch0_ibct1_x_END     (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_3_UNION
 结构说明  : CH0_RX_X_ANA_3 寄存器结构定义。地址偏移量:0x342，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibct_stg12_x : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch0_ibct_stg3_x  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch0_pdm_ctrl     : 1;  /* bit[6]  : pdm ctrl
                                                           0:加法编码
                                                           1:组合逻辑encoder编码 */
        unsigned long  ch0_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_3_UNION;
#define ABB_CH0_RX_X_ANA_3_ch0_ibct_stg12_x_START  (0)
#define ABB_CH0_RX_X_ANA_3_ch0_ibct_stg12_x_END    (2)
#define ABB_CH0_RX_X_ANA_3_ch0_ibct_stg3_x_START   (3)
#define ABB_CH0_RX_X_ANA_3_ch0_ibct_stg3_x_END     (5)
#define ABB_CH0_RX_X_ANA_3_ch0_pdm_ctrl_START      (6)
#define ABB_CH0_RX_X_ANA_3_ch0_pdm_ctrl_END        (6)
#define ABB_CH0_RX_X_ANA_3_ch0_reserved_START      (7)
#define ABB_CH0_RX_X_ANA_3_ch0_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_4_UNION
 结构说明  : CH0_RX_X_ANA_4 寄存器结构定义。地址偏移量:0x343，初值:0x40，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibias_qu_x    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch0_rx_ibct_dac_x : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch0_ck_whole_ctrl : 2;  /* bit[6-7]: DAC1时钟控制
                                                            00：no delay
                                                            01：delay 100ps（默认）
                                                            10：150ps
                                                            11：200ps */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_4_UNION;
#define ABB_CH0_RX_X_ANA_4_ch0_ibias_qu_x_START     (0)
#define ABB_CH0_RX_X_ANA_4_ch0_ibias_qu_x_END       (2)
#define ABB_CH0_RX_X_ANA_4_ch0_rx_ibct_dac_x_START  (3)
#define ABB_CH0_RX_X_ANA_4_ch0_rx_ibct_dac_x_END    (5)
#define ABB_CH0_RX_X_ANA_4_ch0_ck_whole_ctrl_START  (6)
#define ABB_CH0_RX_X_ANA_4_ch0_ck_whole_ctrl_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_5_UNION
 结构说明  : CH0_RX_X_ANA_5 寄存器结构定义。地址偏移量:0x344，初值:0x0C，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_qu_lp            : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                               1100：其它模式
                                                               0000：2G模式 */
        unsigned long  ch0_ts_delay_x       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                               00 0.5TS LTE/WDC/3G/2G
                                                               01 0.6TS
                                                               10 0.65TS
                                                               11 0.7TS  CA */
        unsigned long  ch0_dem_output_sel_x : 1;  /* bit[6]  : DWA和CLA选择
                                                               0：DWA
                                                               1：CLA */
        unsigned long  ch0_dem_enb          : 1;  /* bit[7]  : DEM 使能非
                                                               0：使能DEM
                                                               1：PD DEM */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_5_UNION;
#define ABB_CH0_RX_X_ANA_5_ch0_qu_lp_START             (0)
#define ABB_CH0_RX_X_ANA_5_ch0_qu_lp_END               (3)
#define ABB_CH0_RX_X_ANA_5_ch0_ts_delay_x_START        (4)
#define ABB_CH0_RX_X_ANA_5_ch0_ts_delay_x_END          (5)
#define ABB_CH0_RX_X_ANA_5_ch0_dem_output_sel_x_START  (6)
#define ABB_CH0_RX_X_ANA_5_ch0_dem_output_sel_x_END    (6)
#define ABB_CH0_RX_X_ANA_5_ch0_dem_enb_START           (7)
#define ABB_CH0_RX_X_ANA_5_ch0_dem_enb_END             (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_6_UNION
 结构说明  : CH0_RX_X_ANA_6 寄存器结构定义。地址偏移量:0x345，初值:0x80，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch0_ibmode_qu_x       : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch0_reserved_0        : 2;  /* bit[4-5]: Resreved */
        unsigned long  ch0_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_6_UNION;
#define ABB_CH0_RX_X_ANA_6_ch0_reserved_1_START         (0)
#define ABB_CH0_RX_X_ANA_6_ch0_reserved_1_END           (0)
#define ABB_CH0_RX_X_ANA_6_ch0_ibmode_qu_x_START        (1)
#define ABB_CH0_RX_X_ANA_6_ch0_ibmode_qu_x_END          (3)
#define ABB_CH0_RX_X_ANA_6_ch0_reserved_0_START         (4)
#define ABB_CH0_RX_X_ANA_6_ch0_reserved_0_END           (5)
#define ABB_CH0_RX_X_ANA_6_ch0_adc_st3_cap_multi_START  (6)
#define ABB_CH0_RX_X_ANA_6_ch0_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_7_UNION
 结构说明  : CH0_RX_X_ANA_7 寄存器结构定义。地址偏移量:0x346，初值:0x0F，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_qu_ctrl : 6;
        unsigned long  ch0_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch0_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_7_UNION;
#define ABB_CH0_RX_X_ANA_7_ch0_ck_qu_ctrl_START  (0)
#define ABB_CH0_RX_X_ANA_7_ch0_ck_qu_ctrl_END    (5)
#define ABB_CH0_RX_X_ANA_7_ch0_reserved_START    (6)
#define ABB_CH0_RX_X_ANA_7_ch0_reserved_END      (6)
#define ABB_CH0_RX_X_ANA_7_ch0_clk_inv_START     (7)
#define ABB_CH0_RX_X_ANA_7_ch0_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_8_UNION
 结构说明  : CH0_RX_X_ANA_8 寄存器结构定义。地址偏移量:0x347，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch0_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch0_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_8_UNION;
#define ABB_CH0_RX_X_ANA_8_ch0_rx_bias_ctrl_START  (0)
#define ABB_CH0_RX_X_ANA_8_ch0_rx_bias_ctrl_END    (2)
#define ABB_CH0_RX_X_ANA_8_ch0_gmbias_sel_START    (3)
#define ABB_CH0_RX_X_ANA_8_ch0_gmbias_sel_END      (3)
#define ABB_CH0_RX_X_ANA_8_ch0_reserved_START      (4)
#define ABB_CH0_RX_X_ANA_8_ch0_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_9_UNION
 结构说明  : CH0_RX_X_ANA_9 寄存器结构定义。地址偏移量:0x348，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch0_dem_mod_x  : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch0_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_9_UNION;
#define ABB_CH0_RX_X_ANA_9_ch0_reserved_1_START  (0)
#define ABB_CH0_RX_X_ANA_9_ch0_reserved_1_END    (3)
#define ABB_CH0_RX_X_ANA_9_ch0_dem_mod_x_START   (4)
#define ABB_CH0_RX_X_ANA_9_ch0_dem_mod_x_END     (6)
#define ABB_CH0_RX_X_ANA_9_ch0_reserved_0_START  (7)
#define ABB_CH0_RX_X_ANA_9_ch0_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_10_UNION
 结构说明  : CH0_RX_X_ANA_10 寄存器结构定义。地址偏移量:0x349，初值:0x03，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_tune_half : 6;
        unsigned long  ch0_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch0_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_10_UNION;
#define ABB_CH0_RX_X_ANA_10_ch0_ck_tune_half_START  (0)
#define ABB_CH0_RX_X_ANA_10_ch0_ck_tune_half_END    (5)
#define ABB_CH0_RX_X_ANA_10_ch0_dclk_inv_START      (6)
#define ABB_CH0_RX_X_ANA_10_ch0_dclk_inv_END        (6)
#define ABB_CH0_RX_X_ANA_10_ch0_reserved_START      (7)
#define ABB_CH0_RX_X_ANA_10_ch0_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_11_UNION
 结构说明  : CH0_RX_X_ANA_11 寄存器结构定义。地址偏移量:0x34A，初值:0x17，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch0_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch0_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch0_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_11_UNION;
#define ABB_CH0_RX_X_ANA_11_ch0_int3_res_ctrl_START  (0)
#define ABB_CH0_RX_X_ANA_11_ch0_int3_res_ctrl_END    (2)
#define ABB_CH0_RX_X_ANA_11_ch0_reserved_1_START     (3)
#define ABB_CH0_RX_X_ANA_11_ch0_reserved_1_END       (3)
#define ABB_CH0_RX_X_ANA_11_ch0_int3_res_sel_START   (4)
#define ABB_CH0_RX_X_ANA_11_ch0_int3_res_sel_END     (4)
#define ABB_CH0_RX_X_ANA_11_ch0_reserved_0_START     (5)
#define ABB_CH0_RX_X_ANA_11_ch0_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_X_ANA_1_UNION
 结构说明  : CH0_TX_X_ANA_1 寄存器结构定义。地址偏移量:0x34B，初值:0x8C，宽度:8
 寄存器说明: TX X配置寄存器，经过线控逻辑后送至reg_analog_wr48。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_mode_clk_x : 2;  /* bit[0-1]: {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
                                                            000：4G
                                                            001：3G &amp; TDS
                                                            010：CA
                                                            011：2G
                                                            1xx：CDMA（默认） */
        unsigned long  ch0_tx_q_pd_a_x   : 1;  /* bit[2]  : TX_Q DAC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认)
                                                            (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_a_x   : 1;  /* bit[3]  : TX_I DAC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认)
                                                            (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_div_mode_x : 2;  /* bit[4-5]: TX Mode 时钟控制：
                                                            00：1分频（默认）
                                                            01：2分频
                                                            10：8分频
                                                            11：4分频 */
        unsigned long  ch0_fc_x          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                            00：20MHz
                                                            01：40MHz       
                                                            10：10MHz（默认）    
                                                            11：20MHz        */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_X_ANA_1_UNION;
#define ABB_CH0_TX_X_ANA_1_ch0_tx_mode_clk_x_START  (0)
#define ABB_CH0_TX_X_ANA_1_ch0_tx_mode_clk_x_END    (1)
#define ABB_CH0_TX_X_ANA_1_ch0_tx_q_pd_a_x_START    (2)
#define ABB_CH0_TX_X_ANA_1_ch0_tx_q_pd_a_x_END      (2)
#define ABB_CH0_TX_X_ANA_1_ch0_tx_i_pd_a_x_START    (3)
#define ABB_CH0_TX_X_ANA_1_ch0_tx_i_pd_a_x_END      (3)
#define ABB_CH0_TX_X_ANA_1_ch0_tx_div_mode_x_START  (4)
#define ABB_CH0_TX_X_ANA_1_ch0_tx_div_mode_x_END    (5)
#define ABB_CH0_TX_X_ANA_1_ch0_fc_x_START           (6)
#define ABB_CH0_TX_X_ANA_1_ch0_fc_x_END             (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_X_ANA_2_UNION
 结构说明  : CH0_TX_X_ANA_2 寄存器结构定义。地址偏移量:0x34C，初值:0xBA，宽度:8
 寄存器说明: TX X配置寄存器，经过线控逻辑后送至reg_analog_wr49。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_current_mode_op1_x : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                 00/01/11 输出级电流正常，miller补偿电容正常
                                                                 10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch0_current_mode_op2_x : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                 00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                 01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                 10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                 11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch0_lpf_mode_x         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                 运放电流：   op1   op2
                                                                 00：         10u   10u 
                                                                 01：         5u    5u
                                                                 10：         8u    8u
                                                                 11：         3u    3u（默认）  */
        unsigned long  ch0_reserved           : 1;  /* bit[6]  : reserved */
        unsigned long  ch0_tx_mode_clk_x_b3   : 1;  /* bit[7]  : {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_x说明。 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_X_ANA_2_UNION;
#define ABB_CH0_TX_X_ANA_2_ch0_current_mode_op1_x_START  (0)
#define ABB_CH0_TX_X_ANA_2_ch0_current_mode_op1_x_END    (1)
#define ABB_CH0_TX_X_ANA_2_ch0_current_mode_op2_x_START  (2)
#define ABB_CH0_TX_X_ANA_2_ch0_current_mode_op2_x_END    (3)
#define ABB_CH0_TX_X_ANA_2_ch0_lpf_mode_x_START          (4)
#define ABB_CH0_TX_X_ANA_2_ch0_lpf_mode_x_END            (5)
#define ABB_CH0_TX_X_ANA_2_ch0_reserved_START            (6)
#define ABB_CH0_TX_X_ANA_2_ch0_reserved_END              (6)
#define ABB_CH0_TX_X_ANA_2_ch0_tx_mode_clk_x_b3_START    (7)
#define ABB_CH0_TX_X_ANA_2_ch0_tx_mode_clk_x_b3_END      (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_X_ANA_5_UNION
 结构说明  : CH0_TX_X_ANA_5 寄存器结构定义。地址偏移量:0x34F，初值:0x00，宽度:8
 寄存器说明: TX X配置寄存器，经过线控逻辑后送至reg_analog_wr52。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_current_x : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                           000：1.0x
                                                           001：0.8x
                                                           010：0.6x
                                                           011：0.4x
                                                           100：1.8x
                                                           101：1.6x
                                                           110：1.4x
                                                           111：1.2x */
        unsigned long  ch0_reserved     : 5;  /* bit[3-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_X_ANA_5_UNION;
#define ABB_CH0_TX_X_ANA_5_ch0_tx_current_x_START  (0)
#define ABB_CH0_TX_X_ANA_5_ch0_tx_current_x_END    (2)
#define ABB_CH0_TX_X_ANA_5_ch0_reserved_START      (3)
#define ABB_CH0_TX_X_ANA_5_ch0_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_1_UNION
 结构说明  : CH0_RX_IDLE_ANA_1 寄存器结构定义。地址偏移量:0x350，初值:0xF3，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_mode_clk_idle : 3;  /* bit[0-2]: 模式控制：
                                                               000：4G
                                                               001：3G
                                                               010：3G_DC &amp; TDS
                                                               011：2G(默认)
                                                               100：CA
                                                               101：CDMA
                                                               others:CDMA */
        unsigned long  ch0_reseved          : 1;  /* bit[3]  : Reserved */
        unsigned long  ch0_rxb_q_pd_idle    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch0_rxb_i_pd_idle    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch0_rxa_q_pd_idle    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch0_rxa_i_pd_idle    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_1_UNION;
#define ABB_CH0_RX_IDLE_ANA_1_ch0_rx_mode_clk_idle_START  (0)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_rx_mode_clk_idle_END    (2)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_reseved_START           (3)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_reseved_END             (3)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_rxb_q_pd_idle_START     (4)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_rxb_q_pd_idle_END       (4)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_rxb_i_pd_idle_START     (5)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_rxb_i_pd_idle_END       (5)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_rxa_q_pd_idle_START     (6)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_rxa_q_pd_idle_END       (6)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_rxa_i_pd_idle_START     (7)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_rxa_i_pd_idle_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_2_UNION
 结构说明  : CH0_RX_IDLE_ANA_2 寄存器结构定义。地址偏移量:0x351，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved   : 2;  /* bit[0-1]: reserved */
        unsigned long  ch0_ibct3_idle : 2;  /* bit[2-3]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch0_ibct2_idle : 2;  /* bit[4-5]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch0_ibct1_idle : 2;  /* bit[6-7]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_2_UNION;
#define ABB_CH0_RX_IDLE_ANA_2_ch0_reserved_START    (0)
#define ABB_CH0_RX_IDLE_ANA_2_ch0_reserved_END      (1)
#define ABB_CH0_RX_IDLE_ANA_2_ch0_ibct3_idle_START  (2)
#define ABB_CH0_RX_IDLE_ANA_2_ch0_ibct3_idle_END    (3)
#define ABB_CH0_RX_IDLE_ANA_2_ch0_ibct2_idle_START  (4)
#define ABB_CH0_RX_IDLE_ANA_2_ch0_ibct2_idle_END    (5)
#define ABB_CH0_RX_IDLE_ANA_2_ch0_ibct1_idle_START  (6)
#define ABB_CH0_RX_IDLE_ANA_2_ch0_ibct1_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_3_UNION
 结构说明  : CH0_RX_IDLE_ANA_3 寄存器结构定义。地址偏移量:0x352，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibct_stg12_idle : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch0_ibct_stg3_idle  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch0_pdm_ctrl        : 1;  /* bit[6]  : pdm ctrl
                                                              0:加法编码
                                                              1:组合逻辑encoder编码 */
        unsigned long  ch0_reserved        : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_3_UNION;
#define ABB_CH0_RX_IDLE_ANA_3_ch0_ibct_stg12_idle_START  (0)
#define ABB_CH0_RX_IDLE_ANA_3_ch0_ibct_stg12_idle_END    (2)
#define ABB_CH0_RX_IDLE_ANA_3_ch0_ibct_stg3_idle_START   (3)
#define ABB_CH0_RX_IDLE_ANA_3_ch0_ibct_stg3_idle_END     (5)
#define ABB_CH0_RX_IDLE_ANA_3_ch0_pdm_ctrl_START         (6)
#define ABB_CH0_RX_IDLE_ANA_3_ch0_pdm_ctrl_END           (6)
#define ABB_CH0_RX_IDLE_ANA_3_ch0_reserved_START         (7)
#define ABB_CH0_RX_IDLE_ANA_3_ch0_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_4_UNION
 结构说明  : CH0_RX_IDLE_ANA_4 寄存器结构定义。地址偏移量:0x353，初值:0x40，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibias_qu_idle    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch0_rx_ibct_dac_idle : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch0_ck_whole_ctrl    : 2;  /* bit[6-7]: DAC1时钟控制
                                                               00：no delay
                                                               01：delay 100ps（默认）
                                                               10：150ps
                                                               11：200ps */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_4_UNION;
#define ABB_CH0_RX_IDLE_ANA_4_ch0_ibias_qu_idle_START     (0)
#define ABB_CH0_RX_IDLE_ANA_4_ch0_ibias_qu_idle_END       (2)
#define ABB_CH0_RX_IDLE_ANA_4_ch0_rx_ibct_dac_idle_START  (3)
#define ABB_CH0_RX_IDLE_ANA_4_ch0_rx_ibct_dac_idle_END    (5)
#define ABB_CH0_RX_IDLE_ANA_4_ch0_ck_whole_ctrl_START     (6)
#define ABB_CH0_RX_IDLE_ANA_4_ch0_ck_whole_ctrl_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_5_UNION
 结构说明  : CH0_RX_IDLE_ANA_5 寄存器结构定义。地址偏移量:0x354，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_qu_lp               : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                  1100：其它模式
                                                                  0000：2G模式 */
        unsigned long  ch0_ts_delay_idle       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                  00 0.5TS LTE/WDC/3G/2G
                                                                  01 0.6TS
                                                                  10 0.65TS
                                                                  11 0.7TS  CA */
        unsigned long  ch0_dem_output_sel_idle : 1;  /* bit[6]  : DWA和CLA选择
                                                                  0：DWA
                                                                  1：CLA */
        unsigned long  ch0_dem_enb             : 1;  /* bit[7]  : DEM 使能非
                                                                  0：使能DEM
                                                                  1：PD DEM */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_5_UNION;
#define ABB_CH0_RX_IDLE_ANA_5_ch0_qu_lp_START                (0)
#define ABB_CH0_RX_IDLE_ANA_5_ch0_qu_lp_END                  (3)
#define ABB_CH0_RX_IDLE_ANA_5_ch0_ts_delay_idle_START        (4)
#define ABB_CH0_RX_IDLE_ANA_5_ch0_ts_delay_idle_END          (5)
#define ABB_CH0_RX_IDLE_ANA_5_ch0_dem_output_sel_idle_START  (6)
#define ABB_CH0_RX_IDLE_ANA_5_ch0_dem_output_sel_idle_END    (6)
#define ABB_CH0_RX_IDLE_ANA_5_ch0_dem_enb_START              (7)
#define ABB_CH0_RX_IDLE_ANA_5_ch0_dem_enb_END                (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_6_UNION
 结构说明  : CH0_RX_IDLE_ANA_6 寄存器结构定义。地址偏移量:0x355，初值:0x80，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch0_ibmode_qu_idle    : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch0_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch0_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_6_UNION;
#define ABB_CH0_RX_IDLE_ANA_6_ch0_reserved_1_START         (0)
#define ABB_CH0_RX_IDLE_ANA_6_ch0_reserved_1_END           (0)
#define ABB_CH0_RX_IDLE_ANA_6_ch0_ibmode_qu_idle_START     (1)
#define ABB_CH0_RX_IDLE_ANA_6_ch0_ibmode_qu_idle_END       (3)
#define ABB_CH0_RX_IDLE_ANA_6_ch0_reserved_0_START         (4)
#define ABB_CH0_RX_IDLE_ANA_6_ch0_reserved_0_END           (5)
#define ABB_CH0_RX_IDLE_ANA_6_ch0_adc_st3_cap_multi_START  (6)
#define ABB_CH0_RX_IDLE_ANA_6_ch0_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_7_UNION
 结构说明  : CH0_RX_IDLE_ANA_7 寄存器结构定义。地址偏移量:0x356，初值:0x0F，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_qu_ctrl : 6;
        unsigned long  ch0_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch0_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_7_UNION;
#define ABB_CH0_RX_IDLE_ANA_7_ch0_ck_qu_ctrl_START  (0)
#define ABB_CH0_RX_IDLE_ANA_7_ch0_ck_qu_ctrl_END    (5)
#define ABB_CH0_RX_IDLE_ANA_7_ch0_reserved_START    (6)
#define ABB_CH0_RX_IDLE_ANA_7_ch0_reserved_END      (6)
#define ABB_CH0_RX_IDLE_ANA_7_ch0_clk_inv_START     (7)
#define ABB_CH0_RX_IDLE_ANA_7_ch0_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_8_UNION
 结构说明  : CH0_RX_IDLE_ANA_8 寄存器结构定义。地址偏移量:0x357，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch0_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch0_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_8_UNION;
#define ABB_CH0_RX_IDLE_ANA_8_ch0_rx_bias_ctrl_START  (0)
#define ABB_CH0_RX_IDLE_ANA_8_ch0_rx_bias_ctrl_END    (2)
#define ABB_CH0_RX_IDLE_ANA_8_ch0_gmbias_sel_START    (3)
#define ABB_CH0_RX_IDLE_ANA_8_ch0_gmbias_sel_END      (3)
#define ABB_CH0_RX_IDLE_ANA_8_ch0_reserved_START      (4)
#define ABB_CH0_RX_IDLE_ANA_8_ch0_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_9_UNION
 结构说明  : CH0_RX_IDLE_ANA_9 寄存器结构定义。地址偏移量:0x358，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1   : 4;  /* bit[0-3]: reserved */
        unsigned long  ch0_dem_mod_idle : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                           000：DWA
                                                           001：CLA1
                                                           010：CLA2
                                                           011：CLA3
                                                           100：CLA4
                                                           101：CLA5
                                                           110：CLA6
                                                           111：CLA7 */
        unsigned long  ch0_reserved_0   : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_9_UNION;
#define ABB_CH0_RX_IDLE_ANA_9_ch0_reserved_1_START    (0)
#define ABB_CH0_RX_IDLE_ANA_9_ch0_reserved_1_END      (3)
#define ABB_CH0_RX_IDLE_ANA_9_ch0_dem_mod_idle_START  (4)
#define ABB_CH0_RX_IDLE_ANA_9_ch0_dem_mod_idle_END    (6)
#define ABB_CH0_RX_IDLE_ANA_9_ch0_reserved_0_START    (7)
#define ABB_CH0_RX_IDLE_ANA_9_ch0_reserved_0_END      (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_10_UNION
 结构说明  : CH0_RX_IDLE_ANA_10 寄存器结构定义。地址偏移量:0x359，初值:0x03，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_tune_half : 6;
        unsigned long  ch0_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch0_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_10_UNION;
#define ABB_CH0_RX_IDLE_ANA_10_ch0_ck_tune_half_START  (0)
#define ABB_CH0_RX_IDLE_ANA_10_ch0_ck_tune_half_END    (5)
#define ABB_CH0_RX_IDLE_ANA_10_ch0_dclk_inv_START      (6)
#define ABB_CH0_RX_IDLE_ANA_10_ch0_dclk_inv_END        (6)
#define ABB_CH0_RX_IDLE_ANA_10_ch0_reserved_START      (7)
#define ABB_CH0_RX_IDLE_ANA_10_ch0_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_11_UNION
 结构说明  : CH0_RX_IDLE_ANA_11 寄存器结构定义。地址偏移量:0x35A，初值:0x17，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch0_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch0_int3_res3_sel : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch0_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_11_UNION;
#define ABB_CH0_RX_IDLE_ANA_11_ch0_int3_res_ctrl_START  (0)
#define ABB_CH0_RX_IDLE_ANA_11_ch0_int3_res_ctrl_END    (2)
#define ABB_CH0_RX_IDLE_ANA_11_ch0_reserved_1_START     (3)
#define ABB_CH0_RX_IDLE_ANA_11_ch0_reserved_1_END       (3)
#define ABB_CH0_RX_IDLE_ANA_11_ch0_int3_res3_sel_START  (4)
#define ABB_CH0_RX_IDLE_ANA_11_ch0_int3_res3_sel_END    (4)
#define ABB_CH0_RX_IDLE_ANA_11_ch0_reserved_0_START     (5)
#define ABB_CH0_RX_IDLE_ANA_11_ch0_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_IDLE_ANA_1_UNION
 结构说明  : CH0_TX_IDLE_ANA_1 寄存器结构定义。地址偏移量:0x35B，初值:0x8F，宽度:8
 寄存器说明: TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr48。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_mode_clk_idle : 2;  /* bit[0-1]: {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
                                                               000：4G
                                                               001：3G &amp; TDS
                                                               010：CA
                                                               011：2G（默认）
                                                               1xx：CDMA */
        unsigned long  ch0_tx_q_pd_a_idle   : 1;  /* bit[2]  : TX_Q DAC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认)
                                                               (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_a_idle   : 1;  /* bit[3]  : TX_I DAC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认)
                                                               (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_div_mode_idle : 2;  /* bit[4-5]: TX Mode 时钟控制：
                                                               00：1分频（默认）
                                                               01：2分频
                                                               10：8分频
                                                               11：4分频 */
        unsigned long  ch0_fc_idle          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                               00：20MHz
                                                               01：40MHz       
                                                               10：10MHz（默认）    
                                                               11：20MHz        */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_IDLE_ANA_1_UNION;
#define ABB_CH0_TX_IDLE_ANA_1_ch0_tx_mode_clk_idle_START  (0)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_tx_mode_clk_idle_END    (1)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_tx_q_pd_a_idle_START    (2)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_tx_q_pd_a_idle_END      (2)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_tx_i_pd_a_idle_START    (3)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_tx_i_pd_a_idle_END      (3)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_tx_div_mode_idle_START  (4)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_tx_div_mode_idle_END    (5)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_fc_idle_START           (6)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_fc_idle_END             (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_IDLE_ANA_2_UNION
 结构说明  : CH0_TX_IDLE_ANA_2 寄存器结构定义。地址偏移量:0x35C，初值:0x3A，宽度:8
 寄存器说明: TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr49。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_current_mode_op1_idle : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                    00/01/11 输出级电流正常，miller补偿电容正常
                                                                    10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch0_current_mode_op2_idle : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                    00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                    01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                    10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                    11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch0_lpf_mode_idle         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                    运放电流：   op1   op2
                                                                    00：         10u   10u 
                                                                    01：         5u    5u
                                                                    10：         8u    8u
                                                                    11：         3u    3u（默认）  */
        unsigned long  ch0_reserved              : 1;  /* bit[6]  : reserved */
        unsigned long  ch0_tx_mode_clk_idle_b3   : 1;  /* bit[7]  : {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_idle说明。 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_IDLE_ANA_2_UNION;
#define ABB_CH0_TX_IDLE_ANA_2_ch0_current_mode_op1_idle_START  (0)
#define ABB_CH0_TX_IDLE_ANA_2_ch0_current_mode_op1_idle_END    (1)
#define ABB_CH0_TX_IDLE_ANA_2_ch0_current_mode_op2_idle_START  (2)
#define ABB_CH0_TX_IDLE_ANA_2_ch0_current_mode_op2_idle_END    (3)
#define ABB_CH0_TX_IDLE_ANA_2_ch0_lpf_mode_idle_START          (4)
#define ABB_CH0_TX_IDLE_ANA_2_ch0_lpf_mode_idle_END            (5)
#define ABB_CH0_TX_IDLE_ANA_2_ch0_reserved_START               (6)
#define ABB_CH0_TX_IDLE_ANA_2_ch0_reserved_END                 (6)
#define ABB_CH0_TX_IDLE_ANA_2_ch0_tx_mode_clk_idle_b3_START    (7)
#define ABB_CH0_TX_IDLE_ANA_2_ch0_tx_mode_clk_idle_b3_END      (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_IDLE_ANA_5_UNION
 结构说明  : CH0_TX_IDLE_ANA_5 寄存器结构定义。地址偏移量:0x35F，初值:0x00，宽度:8
 寄存器说明: TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr52。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_current_idle : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                              000：1.0x
                                                              001：0.8x
                                                              010：0.6x
                                                              011：0.4x
                                                              100：1.8x
                                                              101：1.6x
                                                              110：1.4x
                                                              111：1.2x */
        unsigned long  ch0_reserved        : 5;  /* bit[3-7]: reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_IDLE_ANA_5_UNION;
#define ABB_CH0_TX_IDLE_ANA_5_ch0_tx_current_idle_START  (0)
#define ABB_CH0_TX_IDLE_ANA_5_ch0_tx_current_idle_END    (2)
#define ABB_CH0_TX_IDLE_ANA_5_ch0_reserved_START         (3)
#define ABB_CH0_TX_IDLE_ANA_5_ch0_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_ANALOG_WR04_UNION
 结构说明  : CH0_REG_ANALOG_WR04 寄存器结构定义。地址偏移量:0x362，初值:0x0C，宽度:8
 寄存器说明: Other控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_reserved_1   : 2;  /* bit[0-1]: Reserved */
        unsigned long  ch0_tx_auto_tune : 1;  /* bit[2]  : TX ADC自动tuning控制
                                                           0：手动tuning，tuning选择TX_TUNE1,TX_TUNE2,TX_TUNE3的值(默认)
                                                           1：自动tuning，TX通道的calibration值为CAL_VALUE */
        unsigned long  ch0_rx_auto_tune : 1;  /* bit[3]  : RX ADC自动tuning控制
                                                           0：手动tuning，tuning选择RX_TUNE1,RX_TUNE2,RX_TUNE3的值(默认)
                                                           1：自动tuning，RX通道的calibration值为CAL_VALUE */
        unsigned long  ch0_reserved_0   : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_ANALOG_WR04_UNION;
#define ABB_CH0_REG_ANALOG_WR04_ch0_reserved_1_START    (0)
#define ABB_CH0_REG_ANALOG_WR04_ch0_reserved_1_END      (1)
#define ABB_CH0_REG_ANALOG_WR04_ch0_tx_auto_tune_START  (2)
#define ABB_CH0_REG_ANALOG_WR04_ch0_tx_auto_tune_END    (2)
#define ABB_CH0_REG_ANALOG_WR04_ch0_rx_auto_tune_START  (3)
#define ABB_CH0_REG_ANALOG_WR04_ch0_rx_auto_tune_END    (3)
#define ABB_CH0_REG_ANALOG_WR04_ch0_reserved_0_START    (4)
#define ABB_CH0_REG_ANALOG_WR04_ch0_reserved_0_END      (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_ANALOG_WR08_UNION
 结构说明  : CH0_REG_ANALOG_WR08 寄存器结构定义。地址偏移量:0x366，初值:0x40，宽度:8
 寄存器说明: DAC Tuning控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_tune1 : 7;  /* bit[0-6]: TX_TUNE1控制信号 */
        unsigned long  ch0_reserved : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_ANALOG_WR08_UNION;
#define ABB_CH0_REG_ANALOG_WR08_ch0_tx_tune1_START  (0)
#define ABB_CH0_REG_ANALOG_WR08_ch0_tx_tune1_END    (6)
#define ABB_CH0_REG_ANALOG_WR08_ch0_reserved_START  (7)
#define ABB_CH0_REG_ANALOG_WR08_ch0_reserved_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_ANALOG_WR09_UNION
 结构说明  : CH0_REG_ANALOG_WR09 寄存器结构定义。地址偏移量:0x367，初值:0x40，宽度:8
 寄存器说明: DAC Tuning控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_tune2 : 7;  /* bit[0-6]: TX_TUNE2控制信号 */
        unsigned long  ch0_reserved : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_ANALOG_WR09_UNION;
#define ABB_CH0_REG_ANALOG_WR09_ch0_tx_tune2_START  (0)
#define ABB_CH0_REG_ANALOG_WR09_ch0_tx_tune2_END    (6)
#define ABB_CH0_REG_ANALOG_WR09_ch0_reserved_START  (7)
#define ABB_CH0_REG_ANALOG_WR09_ch0_reserved_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_ANALOG_WR10_UNION
 结构说明  : CH0_REG_ANALOG_WR10 寄存器结构定义。地址偏移量:0x368，初值:0x00，宽度:8
 寄存器说明: DAC Tuning控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_et_tune  : 7;  /* bit[0-6]: ET_TUNE控制信号 */
        unsigned long  ch0_reserved : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_ANALOG_WR10_UNION;
#define ABB_CH0_REG_ANALOG_WR10_ch0_et_tune_START   (0)
#define ABB_CH0_REG_ANALOG_WR10_ch0_et_tune_END     (6)
#define ABB_CH0_REG_ANALOG_WR10_ch0_reserved_START  (7)
#define ABB_CH0_REG_ANALOG_WR10_ch0_reserved_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_ANALOG_WR39_UNION
 结构说明  : CH0_REG_ANALOG_WR39 寄存器结构定义。地址偏移量:0x36A，初值:0x17，宽度:8
 寄存器说明: TX DUM控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_dum_en_q      : 1;  /* bit[0]  : TX Q channel  dummy logic control signal
                                                            1：enable(默认)
                                                            0：disable */
        unsigned long  ch0_dum_en_i      : 1;  /* bit[1]  : TX I channel  dummy logic control signal
                                                            1：enable(默认)
                                                            0：disable */
        unsigned long  ch0_tx_vcm_adjust : 2;  /* bit[2-3]: TX内部通过灌电流调整LPF输入端的共模电压：
                                                            00：共模电压不调整（针对TXDAC输出共模电压为650mV的情况）；
                                                            01：共模电压增加145mV（针对TXDAC输出共模电压为500mV的情况）；
                                                            10：共模电压增加21mV（用于Debug）；
                                                            11：共模电压增加166mV（用于Debug）。 */
        unsigned long  ch0_tx_vcm_sel    : 1;  /* bit[4]  : TXDAC LPF共模电压选择：
                                                            0：VCM=650mV（针对TXDAC输出共模电压为650mV的情况）
                                                            1：VCM=500mV（针对TXDAC输出共模电压为500mV的情况）(默认) */
        unsigned long  ch0_tx_clkd_ctrl  : 1;  /* bit[5]  : TX 采样时钟沿选择：
                                                            0：正沿(默认)
                                                            1：反沿 */
        unsigned long  ch0_reserved      : 2;  /* bit[6-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_ANALOG_WR39_UNION;
#define ABB_CH0_REG_ANALOG_WR39_ch0_dum_en_q_START       (0)
#define ABB_CH0_REG_ANALOG_WR39_ch0_dum_en_q_END         (0)
#define ABB_CH0_REG_ANALOG_WR39_ch0_dum_en_i_START       (1)
#define ABB_CH0_REG_ANALOG_WR39_ch0_dum_en_i_END         (1)
#define ABB_CH0_REG_ANALOG_WR39_ch0_tx_vcm_adjust_START  (2)
#define ABB_CH0_REG_ANALOG_WR39_ch0_tx_vcm_adjust_END    (3)
#define ABB_CH0_REG_ANALOG_WR39_ch0_tx_vcm_sel_START     (4)
#define ABB_CH0_REG_ANALOG_WR39_ch0_tx_vcm_sel_END       (4)
#define ABB_CH0_REG_ANALOG_WR39_ch0_tx_clkd_ctrl_START   (5)
#define ABB_CH0_REG_ANALOG_WR39_ch0_tx_clkd_ctrl_END     (5)
#define ABB_CH0_REG_ANALOG_WR39_ch0_reserved_START       (6)
#define ABB_CH0_REG_ANALOG_WR39_ch0_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_ANALOG_RO0_UNION
 结构说明  : CH0_REG_ANALOG_RO0 寄存器结构定义。地址偏移量:0x36B，初值:0x00，宽度:8
 寄存器说明: 标志位只读寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_op1_cal_ok : 1;  /* bit[0]  : RXA OP1 offset校准完成标志位：
                                                             0:校准未完成
                                                             1:校准完成 */
        unsigned long  ch0_rxb_op1_cal_ok : 1;  /* bit[1]  : RXB OP1 offset校准完成标志位：
                                                             0:校准未完成
                                                             1:校准完成 */
        unsigned long  ch0_reserved       : 6;  /* bit[2-7]: reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_ANALOG_RO0_UNION;
#define ABB_CH0_REG_ANALOG_RO0_ch0_rxa_op1_cal_ok_START  (0)
#define ABB_CH0_REG_ANALOG_RO0_ch0_rxa_op1_cal_ok_END    (0)
#define ABB_CH0_REG_ANALOG_RO0_ch0_rxb_op1_cal_ok_START  (1)
#define ABB_CH0_REG_ANALOG_RO0_ch0_rxb_op1_cal_ok_END    (1)
#define ABB_CH0_REG_ANALOG_RO0_ch0_reserved_START        (2)
#define ABB_CH0_REG_ANALOG_RO0_ch0_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_ANALOG_RO1_UNION
 结构说明  : CH0_REG_ANALOG_RO1 寄存器结构定义。地址偏移量:0x36C，初值:0x00，宽度:8
 寄存器说明: RC校准只读寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_cktune_code : 6;  /* bit[0-5]: RX CK TUNE CODE */
        unsigned long  ch0_reserved    : 2;  /* bit[6-7]: Reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_ANALOG_RO1_UNION;
#define ABB_CH0_REG_ANALOG_RO1_ch0_cktune_code_START  (0)
#define ABB_CH0_REG_ANALOG_RO1_ch0_cktune_code_END    (5)
#define ABB_CH0_REG_ANALOG_RO1_ch0_reserved_START     (6)
#define ABB_CH0_REG_ANALOG_RO1_ch0_reserved_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_DEBUG_ANA0_UNION
 结构说明  : CH0_REG_DEBUG_ANA0 寄存器结构定义。地址偏移量:0x370，初值:0x20，宽度:8
 寄存器说明: 模拟调试寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_pup_ck_ctrl     : 1;  /* bit[0]  : ADC pump时钟门控
                                                              1：可关闭
                                                              0：一直打开 */
        unsigned long  ch0_pupup_mode      : 1;  /* bit[1]  : ADC启动选择
                                                              0：自动启动
                                                              1：手动启动 */
        unsigned long  ch0_start_rx_cktune : 1;  /* bit[2]  : 上升沿启动CK Tuning */
        unsigned long  ch0_reserved        : 1;  /* bit[3]  : reserved */
        unsigned long  ch0_rccode_reg      : 1;  /* bit[4]  : RC tunning码选择
                                                              0：自动
                                                              1：来自寄存器 */
        unsigned long  ch0_ol_ct           : 3;  /* bit[5-7]: overload 码配置
                                                              00：16个连续最大码或者最小码
                                                              01：8个连续最大码或者最小码
                                                              10：4个连续最大码或者最小码
                                                              11：关闭Overload检测 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_DEBUG_ANA0_UNION;
#define ABB_CH0_REG_DEBUG_ANA0_ch0_pup_ck_ctrl_START      (0)
#define ABB_CH0_REG_DEBUG_ANA0_ch0_pup_ck_ctrl_END        (0)
#define ABB_CH0_REG_DEBUG_ANA0_ch0_pupup_mode_START       (1)
#define ABB_CH0_REG_DEBUG_ANA0_ch0_pupup_mode_END         (1)
#define ABB_CH0_REG_DEBUG_ANA0_ch0_start_rx_cktune_START  (2)
#define ABB_CH0_REG_DEBUG_ANA0_ch0_start_rx_cktune_END    (2)
#define ABB_CH0_REG_DEBUG_ANA0_ch0_reserved_START         (3)
#define ABB_CH0_REG_DEBUG_ANA0_ch0_reserved_END           (3)
#define ABB_CH0_REG_DEBUG_ANA0_ch0_rccode_reg_START       (4)
#define ABB_CH0_REG_DEBUG_ANA0_ch0_rccode_reg_END         (4)
#define ABB_CH0_REG_DEBUG_ANA0_ch0_ol_ct_START            (5)
#define ABB_CH0_REG_DEBUG_ANA0_ch0_ol_ct_END              (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_DEBUG_ANA2_UNION
 结构说明  : CH0_REG_DEBUG_ANA2 寄存器结构定义。地址偏移量:0x372，初值:0x85，宽度:8
 寄存器说明: ADC控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_en_qucal    : 1;  /* bit[0]  : ADC 量化器校准使能
                                                          0：不使能
                                                          1：使能 */
        unsigned long  ch0_start_opcal : 1;  /* bit[1]  : ADC OP1 offset calibration启动：
                                                          0：不启动
                                                          1：启动 */
        unsigned long  ch0_en_opcal    : 1;  /* bit[2]  : ADC op1 offset校准使能
                                                          0：不使能
                                                          1：使能 */
        unsigned long  ch0_vcm_adj_en  : 1;  /* bit[3]  : ADC 输入共模调整使能
                                                          0：不使能共模调整电路
                                                          1：使能共模调整电路 */
        unsigned long  ch0_vcm_sel     : 1;  /* bit[4]  : ADC输入共模选择
                                                          0：0.65V
                                                          1：0.5V */
        unsigned long  ch0_reserved    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_DEBUG_ANA2_UNION;
#define ABB_CH0_REG_DEBUG_ANA2_ch0_en_qucal_START     (0)
#define ABB_CH0_REG_DEBUG_ANA2_ch0_en_qucal_END       (0)
#define ABB_CH0_REG_DEBUG_ANA2_ch0_start_opcal_START  (1)
#define ABB_CH0_REG_DEBUG_ANA2_ch0_start_opcal_END    (1)
#define ABB_CH0_REG_DEBUG_ANA2_ch0_en_opcal_START     (2)
#define ABB_CH0_REG_DEBUG_ANA2_ch0_en_opcal_END       (2)
#define ABB_CH0_REG_DEBUG_ANA2_ch0_vcm_adj_en_START   (3)
#define ABB_CH0_REG_DEBUG_ANA2_ch0_vcm_adj_en_END     (3)
#define ABB_CH0_REG_DEBUG_ANA2_ch0_vcm_sel_START      (4)
#define ABB_CH0_REG_DEBUG_ANA2_ch0_vcm_sel_END        (4)
#define ABB_CH0_REG_DEBUG_ANA2_ch0_reserved_START     (5)
#define ABB_CH0_REG_DEBUG_ANA2_ch0_reserved_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_DEBUG_ANA3_UNION
 结构说明  : CH0_REG_DEBUG_ANA3 寄存器结构定义。地址偏移量:0x373，初值:0x00，宽度:8
 寄存器说明: ADC控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_op1_cal_sw      : 1;  /* bit[0]  : 运放offset是否起作用控制：
                                                              0：无效
                                                              1：有效 */
        unsigned long  ch0_op1_cal_trim_sw : 1;  /* bit[1]  : RXADC中第一级积分器运放offset校准值调整控制：
                                                              0：无效
                                                              1：有效 */
        unsigned long  ch0_reserved        : 6;  /* bit[2-7]: reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_DEBUG_ANA3_UNION;
#define ABB_CH0_REG_DEBUG_ANA3_ch0_op1_cal_sw_START       (0)
#define ABB_CH0_REG_DEBUG_ANA3_ch0_op1_cal_sw_END         (0)
#define ABB_CH0_REG_DEBUG_ANA3_ch0_op1_cal_trim_sw_START  (1)
#define ABB_CH0_REG_DEBUG_ANA3_ch0_op1_cal_trim_sw_END    (1)
#define ABB_CH0_REG_DEBUG_ANA3_ch0_reserved_START         (2)
#define ABB_CH0_REG_DEBUG_ANA3_ch0_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_DEBUG_ANA7_UNION
 结构说明  : CH0_REG_DEBUG_ANA7 寄存器结构定义。地址偏移量:0x377，初值:0x00，宽度:8
 寄存器说明: 电流控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_drvbuf_ct : 3;  /* bit[0-2]: ADC 差分Buffer电流调节控制
                                                        000：5u
                                                        001：4u
                                                        010：3u
                                                        011：2u
                                                        100：2u
                                                        101：10u
                                                        110：8u
                                                        111：6u */
        unsigned long  ch0_reserved  : 5;  /* bit[3-7]: Reserved */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_DEBUG_ANA7_UNION;
#define ABB_CH0_REG_DEBUG_ANA7_ch0_drvbuf_ct_START  (0)
#define ABB_CH0_REG_DEBUG_ANA7_ch0_drvbuf_ct_END    (2)
#define ABB_CH0_REG_DEBUG_ANA7_ch0_reserved_START   (3)
#define ABB_CH0_REG_DEBUG_ANA7_ch0_reserved_END     (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_DIG_1_UNION
 结构说明  : CH1_RX_2G_DIG_1 寄存器结构定义。地址偏移量:0x400，初值:0x07，宽度:8
 寄存器说明: RX 2G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_comp_sel_2g : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  ch1_rx_hb_bp_2g    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch1_rx_rate_2g     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                             others：reserved */
        unsigned long  ch1_rx_mode_dig_2g : 3;  /* bit[5-7]: RX通道模式控制：
                                                             000：2G(默认)
                                                             001：3G_SC&amp;4G_5M
                                                             010：4G_20M
                                                             011：3G_DC&amp;4G_10M
                                                             100：TDS
                                                             101：CA
                                                             Others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_DIG_1_UNION;
#define ABB_CH1_RX_2G_DIG_1_ch1_rx_comp_sel_2g_START  (0)
#define ABB_CH1_RX_2G_DIG_1_ch1_rx_comp_sel_2g_END    (2)
#define ABB_CH1_RX_2G_DIG_1_ch1_rx_hb_bp_2g_START     (3)
#define ABB_CH1_RX_2G_DIG_1_ch1_rx_hb_bp_2g_END       (3)
#define ABB_CH1_RX_2G_DIG_1_ch1_rx_rate_2g_START      (4)
#define ABB_CH1_RX_2G_DIG_1_ch1_rx_rate_2g_END        (4)
#define ABB_CH1_RX_2G_DIG_1_ch1_rx_mode_dig_2g_START  (5)
#define ABB_CH1_RX_2G_DIG_1_ch1_rx_mode_dig_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_DIG_2_UNION
 结构说明  : CH1_RX_2G_DIG_2 寄存器结构定义。地址偏移量:0x401，初值:0x03，宽度:8
 寄存器说明: RX 2G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_pd_2g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_pd_2g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_gain_sel_2g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch1_rx_comp_bp_2g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass
                                                             1：bypass(默认) */
        unsigned long  ch1_rx_clk_inv_2g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch1_rx_flush_en_2g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch1_reserved       : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_DIG_2_UNION;
#define ABB_CH1_RX_2G_DIG_2_ch1_rxa_pd_2g_START       (0)
#define ABB_CH1_RX_2G_DIG_2_ch1_rxa_pd_2g_END         (0)
#define ABB_CH1_RX_2G_DIG_2_ch1_rxb_pd_2g_START       (1)
#define ABB_CH1_RX_2G_DIG_2_ch1_rxb_pd_2g_END         (1)
#define ABB_CH1_RX_2G_DIG_2_ch1_gain_sel_2g_START     (2)
#define ABB_CH1_RX_2G_DIG_2_ch1_gain_sel_2g_END       (3)
#define ABB_CH1_RX_2G_DIG_2_ch1_rx_comp_bp_2g_START   (4)
#define ABB_CH1_RX_2G_DIG_2_ch1_rx_comp_bp_2g_END     (4)
#define ABB_CH1_RX_2G_DIG_2_ch1_rx_clk_inv_2g_START   (5)
#define ABB_CH1_RX_2G_DIG_2_ch1_rx_clk_inv_2g_END     (5)
#define ABB_CH1_RX_2G_DIG_2_ch1_rx_flush_en_2g_START  (6)
#define ABB_CH1_RX_2G_DIG_2_ch1_rx_flush_en_2g_END    (6)
#define ABB_CH1_RX_2G_DIG_2_ch1_reserved_START        (7)
#define ABB_CH1_RX_2G_DIG_2_ch1_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_DIG_3_UNION
 结构说明  : CH1_RX_2G_DIG_3 寄存器结构定义。地址偏移量:0x402，初值:0x00，宽度:8
 寄存器说明: RX 2G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1     : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch1_blk_len_sel_2g : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  ch1_reserved_0     : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_DIG_3_UNION;
#define ABB_CH1_RX_2G_DIG_3_ch1_reserved_1_START      (0)
#define ABB_CH1_RX_2G_DIG_3_ch1_reserved_1_END        (1)
#define ABB_CH1_RX_2G_DIG_3_ch1_blk_len_sel_2g_START  (2)
#define ABB_CH1_RX_2G_DIG_3_ch1_blk_len_sel_2g_END    (3)
#define ABB_CH1_RX_2G_DIG_3_ch1_reserved_0_START      (4)
#define ABB_CH1_RX_2G_DIG_3_ch1_reserved_0_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_2G_DIG_1_UNION
 结构说明  : CH1_TX_2G_DIG_1 寄存器结构定义。地址偏移量:0x403，初值:0x02，宽度:8
 寄存器说明: TX 2G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_bp_2g  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch1_tx_hb_bp_2g    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2
                                                             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate(默认) */
        unsigned long  ch1_tx_rate_2g     : 1;  /* bit[2]  : TX通道CIC滤波器输出速率控制（MHz）：
                                                                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
                                                             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch1_reserved       : 1;  /* bit[3]  : 保留。 */
        unsigned long  ch1_tx_flush_en_2g : 1;  /* bit[4]  : TX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch1_tx_mode_dig_2g : 3;  /* bit[5-7]: TX通道模式控制：
                                                             000：2G(默认)
                                                             001：3G &amp; 4G_10M &amp; 4G_5M
                                                             010：4G_20M
                                                             011：TDS
                                                             100：CA
                                                             others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_2G_DIG_1_UNION;
#define ABB_CH1_TX_2G_DIG_1_ch1_tx_comp_bp_2g_START   (0)
#define ABB_CH1_TX_2G_DIG_1_ch1_tx_comp_bp_2g_END     (0)
#define ABB_CH1_TX_2G_DIG_1_ch1_tx_hb_bp_2g_START     (1)
#define ABB_CH1_TX_2G_DIG_1_ch1_tx_hb_bp_2g_END       (1)
#define ABB_CH1_TX_2G_DIG_1_ch1_tx_rate_2g_START      (2)
#define ABB_CH1_TX_2G_DIG_1_ch1_tx_rate_2g_END        (2)
#define ABB_CH1_TX_2G_DIG_1_ch1_reserved_START        (3)
#define ABB_CH1_TX_2G_DIG_1_ch1_reserved_END          (3)
#define ABB_CH1_TX_2G_DIG_1_ch1_tx_flush_en_2g_START  (4)
#define ABB_CH1_TX_2G_DIG_1_ch1_tx_flush_en_2g_END    (4)
#define ABB_CH1_TX_2G_DIG_1_ch1_tx_mode_dig_2g_START  (5)
#define ABB_CH1_TX_2G_DIG_1_ch1_tx_mode_dig_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_2G_DIG_2_UNION
 结构说明  : CH1_TX_2G_DIG_2 寄存器结构定义。地址偏移量:0x404，初值:0x2B，宽度:8
 寄存器说明: TX 2G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_q_pd_2g       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_2g       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_dem_const_2g     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                               0：0
                                                               1：2
                                                               2：4(默认)
                                                               3：6 */
        unsigned long  ch1_uddwa_dith_en_2g : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch1_dem_dwa_en_2g    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                               0：使用CLA模式
                                                               1：使用DWA模式(默认)  */
        unsigned long  ch1_dem_lsb_bp_2g    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                               0：DEM LSB 打开(默认)
                                                               1：DEM LSB bypass */
        unsigned long  ch1_dem_msb_bp_2g    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                               0：DEM MSB打开(默认)
                                                               1：DEM MSB bypass */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_2G_DIG_2_UNION;
#define ABB_CH1_TX_2G_DIG_2_ch1_tx_q_pd_2g_START        (0)
#define ABB_CH1_TX_2G_DIG_2_ch1_tx_q_pd_2g_END          (0)
#define ABB_CH1_TX_2G_DIG_2_ch1_tx_i_pd_2g_START        (1)
#define ABB_CH1_TX_2G_DIG_2_ch1_tx_i_pd_2g_END          (1)
#define ABB_CH1_TX_2G_DIG_2_ch1_dem_const_2g_START      (2)
#define ABB_CH1_TX_2G_DIG_2_ch1_dem_const_2g_END        (3)
#define ABB_CH1_TX_2G_DIG_2_ch1_uddwa_dith_en_2g_START  (4)
#define ABB_CH1_TX_2G_DIG_2_ch1_uddwa_dith_en_2g_END    (4)
#define ABB_CH1_TX_2G_DIG_2_ch1_dem_dwa_en_2g_START     (5)
#define ABB_CH1_TX_2G_DIG_2_ch1_dem_dwa_en_2g_END       (5)
#define ABB_CH1_TX_2G_DIG_2_ch1_dem_lsb_bp_2g_START     (6)
#define ABB_CH1_TX_2G_DIG_2_ch1_dem_lsb_bp_2g_END       (6)
#define ABB_CH1_TX_2G_DIG_2_ch1_dem_msb_bp_2g_START     (7)
#define ABB_CH1_TX_2G_DIG_2_ch1_dem_msb_bp_2g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_2G_DIG_3_UNION
 结构说明  : CH1_TX_2G_DIG_3 寄存器结构定义。地址偏移量:0x405，初值:0x03，宽度:8
 寄存器说明: TX 2G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_sel_2g : 2;  /* bit[0-1]: TX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3； */
        unsigned long  ch1_reserved       : 6;  /* bit[2-7]: 保留。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_2G_DIG_3_UNION;
#define ABB_CH1_TX_2G_DIG_3_ch1_tx_comp_sel_2g_START  (0)
#define ABB_CH1_TX_2G_DIG_3_ch1_tx_comp_sel_2g_END    (1)
#define ABB_CH1_TX_2G_DIG_3_ch1_reserved_START        (2)
#define ABB_CH1_TX_2G_DIG_3_ch1_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_DIG_1_UNION
 结构说明  : CH1_RX_3G_DIG_1 寄存器结构定义。地址偏移量:0x406，初值:0x2C，宽度:8
 寄存器说明: RX 3G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_comp_sel_3g : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  ch1_rx_hb_bp_3g    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch1_rx_rate_3g     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                             others：reserved */
        unsigned long  ch1_rx_mode_dig_3g : 3;  /* bit[5-7]: RX通道模式控制：
                                                             000：2G
                                                             001：3G_SC&amp;4G_5M(默认)
                                                             010：4G_20M
                                                             011：3G_DC&amp;4G_10M
                                                             100：TDS
                                                             101：CA
                                                             Others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_DIG_1_UNION;
#define ABB_CH1_RX_3G_DIG_1_ch1_rx_comp_sel_3g_START  (0)
#define ABB_CH1_RX_3G_DIG_1_ch1_rx_comp_sel_3g_END    (2)
#define ABB_CH1_RX_3G_DIG_1_ch1_rx_hb_bp_3g_START     (3)
#define ABB_CH1_RX_3G_DIG_1_ch1_rx_hb_bp_3g_END       (3)
#define ABB_CH1_RX_3G_DIG_1_ch1_rx_rate_3g_START      (4)
#define ABB_CH1_RX_3G_DIG_1_ch1_rx_rate_3g_END        (4)
#define ABB_CH1_RX_3G_DIG_1_ch1_rx_mode_dig_3g_START  (5)
#define ABB_CH1_RX_3G_DIG_1_ch1_rx_mode_dig_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_DIG_2_UNION
 结构说明  : CH1_RX_3G_DIG_2 寄存器结构定义。地址偏移量:0x407，初值:0x03，宽度:8
 寄存器说明: RX 3G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_pd_3g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_pd_3g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_gain_sel_3g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch1_rx_comp_bp_3g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch1_rx_clk_inv_3g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch1_rx_flush_en_3g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch1_reserved       : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_DIG_2_UNION;
#define ABB_CH1_RX_3G_DIG_2_ch1_rxa_pd_3g_START       (0)
#define ABB_CH1_RX_3G_DIG_2_ch1_rxa_pd_3g_END         (0)
#define ABB_CH1_RX_3G_DIG_2_ch1_rxb_pd_3g_START       (1)
#define ABB_CH1_RX_3G_DIG_2_ch1_rxb_pd_3g_END         (1)
#define ABB_CH1_RX_3G_DIG_2_ch1_gain_sel_3g_START     (2)
#define ABB_CH1_RX_3G_DIG_2_ch1_gain_sel_3g_END       (3)
#define ABB_CH1_RX_3G_DIG_2_ch1_rx_comp_bp_3g_START   (4)
#define ABB_CH1_RX_3G_DIG_2_ch1_rx_comp_bp_3g_END     (4)
#define ABB_CH1_RX_3G_DIG_2_ch1_rx_clk_inv_3g_START   (5)
#define ABB_CH1_RX_3G_DIG_2_ch1_rx_clk_inv_3g_END     (5)
#define ABB_CH1_RX_3G_DIG_2_ch1_rx_flush_en_3g_START  (6)
#define ABB_CH1_RX_3G_DIG_2_ch1_rx_flush_en_3g_END    (6)
#define ABB_CH1_RX_3G_DIG_2_ch1_reserved_START        (7)
#define ABB_CH1_RX_3G_DIG_2_ch1_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_DIG_3_UNION
 结构说明  : CH1_RX_3G_DIG_3 寄存器结构定义。地址偏移量:0x408，初值:0x00，宽度:8
 寄存器说明: RX 3G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1     : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch1_blk_len_sel_3g : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  ch1_reserved_0     : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_DIG_3_UNION;
#define ABB_CH1_RX_3G_DIG_3_ch1_reserved_1_START      (0)
#define ABB_CH1_RX_3G_DIG_3_ch1_reserved_1_END        (1)
#define ABB_CH1_RX_3G_DIG_3_ch1_blk_len_sel_3g_START  (2)
#define ABB_CH1_RX_3G_DIG_3_ch1_blk_len_sel_3g_END    (3)
#define ABB_CH1_RX_3G_DIG_3_ch1_reserved_0_START      (4)
#define ABB_CH1_RX_3G_DIG_3_ch1_reserved_0_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_3G_DIG_1_UNION
 结构说明  : CH1_TX_3G_DIG_1 寄存器结构定义。地址偏移量:0x409，初值:0x20，宽度:8
 寄存器说明: TX 3G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_bp_3g  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch1_tx_hb_bp_3g    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch1_tx_rate_3g     : 1;  /* bit[2]  : TX通道CIC滤波器输出速率控制（MHz）：
                                                                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
                                                             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch1_reserved       : 1;  /* bit[3]  : 保留。 */
        unsigned long  ch1_tx_flush_en_3g : 1;  /* bit[4]  : TX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch1_tx_mode_dig_3g : 3;  /* bit[5-7]: TX通道模式控制：
                                                             000：2G
                                                             001：3G &amp; 4G_10M &amp; 4G_5M(默认)
                                                             010：4G_20M
                                                             011：TDS
                                                             100：CA
                                                             others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_3G_DIG_1_UNION;
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_comp_bp_3g_START   (0)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_comp_bp_3g_END     (0)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_hb_bp_3g_START     (1)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_hb_bp_3g_END       (1)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_rate_3g_START      (2)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_rate_3g_END        (2)
#define ABB_CH1_TX_3G_DIG_1_ch1_reserved_START        (3)
#define ABB_CH1_TX_3G_DIG_1_ch1_reserved_END          (3)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_flush_en_3g_START  (4)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_flush_en_3g_END    (4)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_mode_dig_3g_START  (5)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_mode_dig_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_3G_DIG_2_UNION
 结构说明  : CH1_TX_3G_DIG_2 寄存器结构定义。地址偏移量:0x40A，初值:0x2B，宽度:8
 寄存器说明: TX 3G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_q_pd_3g       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_3g       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_dem_const_3g     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                               0：0
                                                               1：2
                                                               2：4(默认)
                                                               3：6 */
        unsigned long  ch1_uddwa_dith_en_3g : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch1_dem_dwa_en_3g    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                               0：使用CLA模式
                                                               1：使用DWA模式（默认）  */
        unsigned long  ch1_dem_lsb_bp_3g    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                               0：DEM LSB 打开(默认)
                                                               1：DEM LSB bypass */
        unsigned long  ch1_dem_msb_bp_3g    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                               0：DEM MSB打开(默认)
                                                               1：DEM MSB bypass */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_3G_DIG_2_UNION;
#define ABB_CH1_TX_3G_DIG_2_ch1_tx_q_pd_3g_START        (0)
#define ABB_CH1_TX_3G_DIG_2_ch1_tx_q_pd_3g_END          (0)
#define ABB_CH1_TX_3G_DIG_2_ch1_tx_i_pd_3g_START        (1)
#define ABB_CH1_TX_3G_DIG_2_ch1_tx_i_pd_3g_END          (1)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_const_3g_START      (2)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_const_3g_END        (3)
#define ABB_CH1_TX_3G_DIG_2_ch1_uddwa_dith_en_3g_START  (4)
#define ABB_CH1_TX_3G_DIG_2_ch1_uddwa_dith_en_3g_END    (4)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_dwa_en_3g_START     (5)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_dwa_en_3g_END       (5)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_lsb_bp_3g_START     (6)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_lsb_bp_3g_END       (6)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_msb_bp_3g_START     (7)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_msb_bp_3g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_3G_DIG_3_UNION
 结构说明  : CH1_TX_3G_DIG_3 寄存器结构定义。地址偏移量:0x40B，初值:0x03，宽度:8
 寄存器说明: TX 3G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_sel_3g : 2;  /* bit[0-1]: TX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3； */
        unsigned long  ch1_reserved       : 6;  /* bit[2-7]: 保留。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_3G_DIG_3_UNION;
#define ABB_CH1_TX_3G_DIG_3_ch1_tx_comp_sel_3g_START  (0)
#define ABB_CH1_TX_3G_DIG_3_ch1_tx_comp_sel_3g_END    (1)
#define ABB_CH1_TX_3G_DIG_3_ch1_reserved_START        (2)
#define ABB_CH1_TX_3G_DIG_3_ch1_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_DIG_1_UNION
 结构说明  : CH1_RX_4G_DIG_1 寄存器结构定义。地址偏移量:0x40C，初值:0x43，宽度:8
 寄存器说明: RX 4G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_comp_sel_4g : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  ch1_rx_hb_bp_4g    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch1_rx_rate_4g     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                             others：reserved */
        unsigned long  ch1_rx_mode_dig_4g : 3;  /* bit[5-7]: RX通道模式控制：
                                                             000：2G
                                                             001：3G_SC&amp;4G_5M
                                                             010：4G_20M(默认)
                                                             011：3G_DC&amp;4G_10M
                                                             100：TDS
                                                             101：CA
                                                             Others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_DIG_1_UNION;
#define ABB_CH1_RX_4G_DIG_1_ch1_rx_comp_sel_4g_START  (0)
#define ABB_CH1_RX_4G_DIG_1_ch1_rx_comp_sel_4g_END    (2)
#define ABB_CH1_RX_4G_DIG_1_ch1_rx_hb_bp_4g_START     (3)
#define ABB_CH1_RX_4G_DIG_1_ch1_rx_hb_bp_4g_END       (3)
#define ABB_CH1_RX_4G_DIG_1_ch1_rx_rate_4g_START      (4)
#define ABB_CH1_RX_4G_DIG_1_ch1_rx_rate_4g_END        (4)
#define ABB_CH1_RX_4G_DIG_1_ch1_rx_mode_dig_4g_START  (5)
#define ABB_CH1_RX_4G_DIG_1_ch1_rx_mode_dig_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_DIG_2_UNION
 结构说明  : CH1_RX_4G_DIG_2 寄存器结构定义。地址偏移量:0x40D，初值:0x03，宽度:8
 寄存器说明: RX 4G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_pd_4g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_pd_4g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_gain_sel_4g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch1_rx_comp_bp_4g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch1_rx_clk_inv_4g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch1_rx_flush_en_4g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch1_reserved       : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_DIG_2_UNION;
#define ABB_CH1_RX_4G_DIG_2_ch1_rxa_pd_4g_START       (0)
#define ABB_CH1_RX_4G_DIG_2_ch1_rxa_pd_4g_END         (0)
#define ABB_CH1_RX_4G_DIG_2_ch1_rxb_pd_4g_START       (1)
#define ABB_CH1_RX_4G_DIG_2_ch1_rxb_pd_4g_END         (1)
#define ABB_CH1_RX_4G_DIG_2_ch1_gain_sel_4g_START     (2)
#define ABB_CH1_RX_4G_DIG_2_ch1_gain_sel_4g_END       (3)
#define ABB_CH1_RX_4G_DIG_2_ch1_rx_comp_bp_4g_START   (4)
#define ABB_CH1_RX_4G_DIG_2_ch1_rx_comp_bp_4g_END     (4)
#define ABB_CH1_RX_4G_DIG_2_ch1_rx_clk_inv_4g_START   (5)
#define ABB_CH1_RX_4G_DIG_2_ch1_rx_clk_inv_4g_END     (5)
#define ABB_CH1_RX_4G_DIG_2_ch1_rx_flush_en_4g_START  (6)
#define ABB_CH1_RX_4G_DIG_2_ch1_rx_flush_en_4g_END    (6)
#define ABB_CH1_RX_4G_DIG_2_ch1_reserved_START        (7)
#define ABB_CH1_RX_4G_DIG_2_ch1_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_DIG_3_UNION
 结构说明  : CH1_RX_4G_DIG_3 寄存器结构定义。地址偏移量:0x40E，初值:0x00，宽度:8
 寄存器说明: RX 3G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1     : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch1_blk_len_sel_4g : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  ch1_reserved_0     : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_DIG_3_UNION;
#define ABB_CH1_RX_4G_DIG_3_ch1_reserved_1_START      (0)
#define ABB_CH1_RX_4G_DIG_3_ch1_reserved_1_END        (1)
#define ABB_CH1_RX_4G_DIG_3_ch1_blk_len_sel_4g_START  (2)
#define ABB_CH1_RX_4G_DIG_3_ch1_blk_len_sel_4g_END    (3)
#define ABB_CH1_RX_4G_DIG_3_ch1_reserved_0_START      (4)
#define ABB_CH1_RX_4G_DIG_3_ch1_reserved_0_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_4G_DIG_1_UNION
 结构说明  : CH1_TX_4G_DIG_1 寄存器结构定义。地址偏移量:0x40F，初值:0x40，宽度:8
 寄存器说明: TX 4G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_bp_4g  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch1_tx_hb_bp_4g    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch1_tx_rate_4g     : 1;  /* bit[2]  : TX通道CIC滤波器输出速率控制（MHz）：
                                                                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
                                                             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch1_reserved       : 1;  /* bit[3]  : 保留。 */
        unsigned long  ch1_tx_flush_en_4g : 1;  /* bit[4]  : TX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch1_tx_mode_dig_4g : 3;  /* bit[5-7]: TX通道模式控制：
                                                             000：2G
                                                             001：3G &amp; 4G_10M &amp; 4G_5M
                                                             010：4G_20M(默认)
                                                             011：TDS
                                                             100：CA
                                                             others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_4G_DIG_1_UNION;
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_comp_bp_4g_START   (0)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_comp_bp_4g_END     (0)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_hb_bp_4g_START     (1)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_hb_bp_4g_END       (1)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_rate_4g_START      (2)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_rate_4g_END        (2)
#define ABB_CH1_TX_4G_DIG_1_ch1_reserved_START        (3)
#define ABB_CH1_TX_4G_DIG_1_ch1_reserved_END          (3)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_flush_en_4g_START  (4)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_flush_en_4g_END    (4)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_mode_dig_4g_START  (5)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_mode_dig_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_4G_DIG_2_UNION
 结构说明  : CH1_TX_4G_DIG_2 寄存器结构定义。地址偏移量:0x410，初值:0x2B，宽度:8
 寄存器说明: TX 4G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_q_pd_4g       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_4g       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_dem_const_4g     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                               0：0
                                                               1：2
                                                               2：4(默认)
                                                               3：6 */
        unsigned long  ch1_uddwa_dith_en_4g : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch1_dem_dwa_en_4g    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                               0：使用CLA模式
                                                               1：使用DWA模式（默认）  */
        unsigned long  ch1_dem_lsb_bp_4g    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                               0：DEM LSB 打开(默认)
                                                               1：DEM LSB bypass */
        unsigned long  ch1_dem_msb_bp_4g    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                               0：DEM MSB打开(默认)
                                                               1：DEM MSB bypass */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_4G_DIG_2_UNION;
#define ABB_CH1_TX_4G_DIG_2_ch1_tx_q_pd_4g_START        (0)
#define ABB_CH1_TX_4G_DIG_2_ch1_tx_q_pd_4g_END          (0)
#define ABB_CH1_TX_4G_DIG_2_ch1_tx_i_pd_4g_START        (1)
#define ABB_CH1_TX_4G_DIG_2_ch1_tx_i_pd_4g_END          (1)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_const_4g_START      (2)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_const_4g_END        (3)
#define ABB_CH1_TX_4G_DIG_2_ch1_uddwa_dith_en_4g_START  (4)
#define ABB_CH1_TX_4G_DIG_2_ch1_uddwa_dith_en_4g_END    (4)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_dwa_en_4g_START     (5)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_dwa_en_4g_END       (5)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_lsb_bp_4g_START     (6)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_lsb_bp_4g_END       (6)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_msb_bp_4g_START     (7)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_msb_bp_4g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_4G_DIG_3_UNION
 结构说明  : CH1_TX_4G_DIG_3 寄存器结构定义。地址偏移量:0x411，初值:0x03，宽度:8
 寄存器说明: TX 4G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_sel_4g : 2;  /* bit[0-1]: TX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3； */
        unsigned long  ch1_reserved       : 6;  /* bit[2-7]: 保留。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_4G_DIG_3_UNION;
#define ABB_CH1_TX_4G_DIG_3_ch1_tx_comp_sel_4g_START  (0)
#define ABB_CH1_TX_4G_DIG_3_ch1_tx_comp_sel_4g_END    (1)
#define ABB_CH1_TX_4G_DIG_3_ch1_reserved_START        (2)
#define ABB_CH1_TX_4G_DIG_3_ch1_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_DIG_1_UNION
 结构说明  : CH1_RX_TDS_DIG_1 寄存器结构定义。地址偏移量:0x412，初值:0x87，宽度:8
 寄存器说明: RX TDS模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_comp_sel_tds : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                              000：系数不固定，由寄存器配置；
                                                              001：固定系数1；
                                                              010：固定系数2；
                                                              011：固定系数3；
                                                              100：固定系数4；
                                                              101：固定系数5；
                                                              110：固定系数6；
                                                              111：固定系数7。 */
        unsigned long  ch1_rx_hb_bp_tds    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                              0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                              1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch1_rx_rate_tds     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                    2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                              0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                              others：reserved */
        unsigned long  ch1_rx_mode_dig_tds : 3;  /* bit[5-7]: RX通道模式控制：
                                                              000：2G
                                                              001：3G_SC&amp;4G_5M
                                                              010：4G_20M
                                                              011：3G_DC&amp;4G_10M
                                                              100：TDS(默认)
                                                              101：CA
                                                              Others：CDMA */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_DIG_1_UNION;
#define ABB_CH1_RX_TDS_DIG_1_ch1_rx_comp_sel_tds_START  (0)
#define ABB_CH1_RX_TDS_DIG_1_ch1_rx_comp_sel_tds_END    (2)
#define ABB_CH1_RX_TDS_DIG_1_ch1_rx_hb_bp_tds_START     (3)
#define ABB_CH1_RX_TDS_DIG_1_ch1_rx_hb_bp_tds_END       (3)
#define ABB_CH1_RX_TDS_DIG_1_ch1_rx_rate_tds_START      (4)
#define ABB_CH1_RX_TDS_DIG_1_ch1_rx_rate_tds_END        (4)
#define ABB_CH1_RX_TDS_DIG_1_ch1_rx_mode_dig_tds_START  (5)
#define ABB_CH1_RX_TDS_DIG_1_ch1_rx_mode_dig_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_DIG_2_UNION
 结构说明  : CH1_RX_TDS_DIG_2 寄存器结构定义。地址偏移量:0x413，初值:0x53，宽度:8
 寄存器说明: RX TDS模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_pd_tds      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                              0：不CLOCK GATING
                                                              1：CLOCK GATING(默认)
                                                              (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_pd_tds      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                              0：不CLOCK GATING
                                                              1：CLOCK GATING(默认)
                                                              (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_gain_sel_tds    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                              00：gain为0.5(默认)
                                                              01：gain为0.75
                                                              10：gain为0.85
                                                              11：Reserved */
        unsigned long  ch1_rx_comp_bp_tds  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                              0：不bypass
                                                              1：bypass(默认) */
        unsigned long  ch1_rx_clk_inv_tds  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                              0：正常
                                                              1：反向 */
        unsigned long  ch1_rx_flush_en_tds : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                              0：不使能
                                                              1：使能 */
        unsigned long  ch1_reserved        : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_DIG_2_UNION;
#define ABB_CH1_RX_TDS_DIG_2_ch1_rxa_pd_tds_START       (0)
#define ABB_CH1_RX_TDS_DIG_2_ch1_rxa_pd_tds_END         (0)
#define ABB_CH1_RX_TDS_DIG_2_ch1_rxb_pd_tds_START       (1)
#define ABB_CH1_RX_TDS_DIG_2_ch1_rxb_pd_tds_END         (1)
#define ABB_CH1_RX_TDS_DIG_2_ch1_gain_sel_tds_START     (2)
#define ABB_CH1_RX_TDS_DIG_2_ch1_gain_sel_tds_END       (3)
#define ABB_CH1_RX_TDS_DIG_2_ch1_rx_comp_bp_tds_START   (4)
#define ABB_CH1_RX_TDS_DIG_2_ch1_rx_comp_bp_tds_END     (4)
#define ABB_CH1_RX_TDS_DIG_2_ch1_rx_clk_inv_tds_START   (5)
#define ABB_CH1_RX_TDS_DIG_2_ch1_rx_clk_inv_tds_END     (5)
#define ABB_CH1_RX_TDS_DIG_2_ch1_rx_flush_en_tds_START  (6)
#define ABB_CH1_RX_TDS_DIG_2_ch1_rx_flush_en_tds_END    (6)
#define ABB_CH1_RX_TDS_DIG_2_ch1_reserved_START         (7)
#define ABB_CH1_RX_TDS_DIG_2_ch1_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_DIG_3_UNION
 结构说明  : CH1_RX_TDS_DIG_3 寄存器结构定义。地址偏移量:0x414，初值:0x00，宽度:8
 寄存器说明: RX TDS模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1      : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch1_blk_len_sel_tds : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                              2'b00：2560chip。(W模默认)
                                                              2'b01：512chip。
                                                              2'b10：1024chip。(X模默认)
                                                              2'b11：2048chip。 */
        unsigned long  ch1_reserved_0      : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_DIG_3_UNION;
#define ABB_CH1_RX_TDS_DIG_3_ch1_reserved_1_START       (0)
#define ABB_CH1_RX_TDS_DIG_3_ch1_reserved_1_END         (1)
#define ABB_CH1_RX_TDS_DIG_3_ch1_blk_len_sel_tds_START  (2)
#define ABB_CH1_RX_TDS_DIG_3_ch1_blk_len_sel_tds_END    (3)
#define ABB_CH1_RX_TDS_DIG_3_ch1_reserved_0_START       (4)
#define ABB_CH1_RX_TDS_DIG_3_ch1_reserved_0_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_TDS_DIG_1_UNION
 结构说明  : CH1_TX_TDS_DIG_1 寄存器结构定义。地址偏移量:0x415，初值:0x60，宽度:8
 寄存器说明: TX TDS模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_bp_tds  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                              0：不bypass(默认)
                                                              1：bypass */
        unsigned long  ch1_tx_hb_bp_tds    : 1;  /* bit[1]  : TX通道半带滤波器的bypass信号
                                                              0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                              1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch1_tx_rate_tds     : 1;  /* bit[2]  : TX通道CIC滤波器输出速率控制（MHz）：
                                                                   2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
                                                              0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                              1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch1_reserved        : 1;  /* bit[3]  : 保留。 */
        unsigned long  ch1_tx_flush_en_tds : 1;  /* bit[4]  : TX通道FLUSH使能：
                                                              0：不使能
                                                              1：使能 */
        unsigned long  ch1_tx_mode_dig_tds : 3;  /* bit[5-7]: TX通道模式控制：
                                                              000：2G
                                                              001：3G &amp; 4G_10M &amp; 4G_5M
                                                              010：4G_20M
                                                              011：TDS（默认）
                                                              100：CA
                                                              others：CDMA */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_TDS_DIG_1_UNION;
#define ABB_CH1_TX_TDS_DIG_1_ch1_tx_comp_bp_tds_START   (0)
#define ABB_CH1_TX_TDS_DIG_1_ch1_tx_comp_bp_tds_END     (0)
#define ABB_CH1_TX_TDS_DIG_1_ch1_tx_hb_bp_tds_START     (1)
#define ABB_CH1_TX_TDS_DIG_1_ch1_tx_hb_bp_tds_END       (1)
#define ABB_CH1_TX_TDS_DIG_1_ch1_tx_rate_tds_START      (2)
#define ABB_CH1_TX_TDS_DIG_1_ch1_tx_rate_tds_END        (2)
#define ABB_CH1_TX_TDS_DIG_1_ch1_reserved_START         (3)
#define ABB_CH1_TX_TDS_DIG_1_ch1_reserved_END           (3)
#define ABB_CH1_TX_TDS_DIG_1_ch1_tx_flush_en_tds_START  (4)
#define ABB_CH1_TX_TDS_DIG_1_ch1_tx_flush_en_tds_END    (4)
#define ABB_CH1_TX_TDS_DIG_1_ch1_tx_mode_dig_tds_START  (5)
#define ABB_CH1_TX_TDS_DIG_1_ch1_tx_mode_dig_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_TDS_DIG_2_UNION
 结构说明  : CH1_TX_TDS_DIG_2 寄存器结构定义。地址偏移量:0x416，初值:0x2B，宽度:8
 寄存器说明: TX TDS模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_q_pd_tds       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                                0：不CLOCK GATING
                                                                1：CLOCK GATING(默认)
                                                                (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_tds       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                                0：不CLOCK GATING
                                                                1：CLOCK GATING(默认)
                                                                (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_dem_const_tds     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                                0：0
                                                                1：2
                                                                2：4(默认)
                                                                3：6 */
        unsigned long  ch1_uddwa_dith_en_tds : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                                0：不使能
                                                                1：使能 */
        unsigned long  ch1_dem_dwa_en_tds    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                                0：使用CLA模式
                                                                1：使用DWA模式（默认）  */
        unsigned long  ch1_dem_lsb_bp_tds    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                                0：DEM LSB 打开(默认)
                                                                1：DEM LSB bypass */
        unsigned long  ch1_dem_msb_bp_tds    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                                0：DEM MSB打开(默认)
                                                                1：DEM MSB bypass */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_TDS_DIG_2_UNION;
#define ABB_CH1_TX_TDS_DIG_2_ch1_tx_q_pd_tds_START        (0)
#define ABB_CH1_TX_TDS_DIG_2_ch1_tx_q_pd_tds_END          (0)
#define ABB_CH1_TX_TDS_DIG_2_ch1_tx_i_pd_tds_START        (1)
#define ABB_CH1_TX_TDS_DIG_2_ch1_tx_i_pd_tds_END          (1)
#define ABB_CH1_TX_TDS_DIG_2_ch1_dem_const_tds_START      (2)
#define ABB_CH1_TX_TDS_DIG_2_ch1_dem_const_tds_END        (3)
#define ABB_CH1_TX_TDS_DIG_2_ch1_uddwa_dith_en_tds_START  (4)
#define ABB_CH1_TX_TDS_DIG_2_ch1_uddwa_dith_en_tds_END    (4)
#define ABB_CH1_TX_TDS_DIG_2_ch1_dem_dwa_en_tds_START     (5)
#define ABB_CH1_TX_TDS_DIG_2_ch1_dem_dwa_en_tds_END       (5)
#define ABB_CH1_TX_TDS_DIG_2_ch1_dem_lsb_bp_tds_START     (6)
#define ABB_CH1_TX_TDS_DIG_2_ch1_dem_lsb_bp_tds_END       (6)
#define ABB_CH1_TX_TDS_DIG_2_ch1_dem_msb_bp_tds_START     (7)
#define ABB_CH1_TX_TDS_DIG_2_ch1_dem_msb_bp_tds_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_TDS_DIG_3_UNION
 结构说明  : CH1_TX_TDS_DIG_3 寄存器结构定义。地址偏移量:0x417，初值:0x03，宽度:8
 寄存器说明: TX TDS模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_sel_tds : 2;  /* bit[0-1]: TX通道补偿滤波器补偿系数固定控制：
                                                              000：系数不固定，由寄存器配置；
                                                              001：固定系数1；
                                                              010：固定系数2；
                                                              011：固定系数3； */
        unsigned long  ch1_reserved        : 6;  /* bit[2-7]: 保留。 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_TDS_DIG_3_UNION;
#define ABB_CH1_TX_TDS_DIG_3_ch1_tx_comp_sel_tds_START  (0)
#define ABB_CH1_TX_TDS_DIG_3_ch1_tx_comp_sel_tds_END    (1)
#define ABB_CH1_TX_TDS_DIG_3_ch1_reserved_START         (2)
#define ABB_CH1_TX_TDS_DIG_3_ch1_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_CDMA_DIG_1_UNION
 结构说明  : CH1_RX_CDMA_DIG_1 寄存器结构定义。地址偏移量:0x418，初值:0xCF，宽度:8
 寄存器说明: RX CDMA模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_comp_sel_cdma : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                               000：系数不固定，由寄存器配置；
                                                               001：固定系数1；
                                                               010：固定系数2；
                                                               011：固定系数3；
                                                               100：固定系数4；
                                                               101：固定系数5；
                                                               110：固定系数6；
                                                               111：固定系数7。 */
        unsigned long  ch1_rx_hb_bp_cdma    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                               0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                               1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch1_rx_rate_cdma     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                     2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                               0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                               others：reserved */
        unsigned long  ch1_rx_mode_dig_cdma : 3;  /* bit[5-7]: RX通道模式控制：
                                                               000：2G
                                                               001：3G_SC&amp;4G_5M
                                                               010：4G_20M
                                                               011：3G_DC&amp;4G_10M
                                                               100：TDS
                                                               101：CA
                                                               Others：CDMA(默认) */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_CDMA_DIG_1_UNION;
#define ABB_CH1_RX_CDMA_DIG_1_ch1_rx_comp_sel_cdma_START  (0)
#define ABB_CH1_RX_CDMA_DIG_1_ch1_rx_comp_sel_cdma_END    (2)
#define ABB_CH1_RX_CDMA_DIG_1_ch1_rx_hb_bp_cdma_START     (3)
#define ABB_CH1_RX_CDMA_DIG_1_ch1_rx_hb_bp_cdma_END       (3)
#define ABB_CH1_RX_CDMA_DIG_1_ch1_rx_rate_cdma_START      (4)
#define ABB_CH1_RX_CDMA_DIG_1_ch1_rx_rate_cdma_END        (4)
#define ABB_CH1_RX_CDMA_DIG_1_ch1_rx_mode_dig_cdma_START  (5)
#define ABB_CH1_RX_CDMA_DIG_1_ch1_rx_mode_dig_cdma_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_CDMA_DIG_2_UNION
 结构说明  : CH1_RX_CDMA_DIG_2 寄存器结构定义。地址偏移量:0x419，初值:0x03，宽度:8
 寄存器说明: RX CDMA模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_pd_cdma      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_pd_cdma      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_gain_sel_cdma    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                               00：gain为0.5(默认)
                                                               01：gain为0.75
                                                               10：gain为0.85
                                                               11：Reserved */
        unsigned long  ch1_rx_comp_bp_cdma  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                               0：不bypass(默认)
                                                               1：bypass */
        unsigned long  ch1_rx_clk_inv_cdma  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                               0：正常
                                                               1：反向 */
        unsigned long  ch1_rx_flush_en_cdma : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch1_reserved         : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_CDMA_DIG_2_UNION;
#define ABB_CH1_RX_CDMA_DIG_2_ch1_rxa_pd_cdma_START       (0)
#define ABB_CH1_RX_CDMA_DIG_2_ch1_rxa_pd_cdma_END         (0)
#define ABB_CH1_RX_CDMA_DIG_2_ch1_rxb_pd_cdma_START       (1)
#define ABB_CH1_RX_CDMA_DIG_2_ch1_rxb_pd_cdma_END         (1)
#define ABB_CH1_RX_CDMA_DIG_2_ch1_gain_sel_cdma_START     (2)
#define ABB_CH1_RX_CDMA_DIG_2_ch1_gain_sel_cdma_END       (3)
#define ABB_CH1_RX_CDMA_DIG_2_ch1_rx_comp_bp_cdma_START   (4)
#define ABB_CH1_RX_CDMA_DIG_2_ch1_rx_comp_bp_cdma_END     (4)
#define ABB_CH1_RX_CDMA_DIG_2_ch1_rx_clk_inv_cdma_START   (5)
#define ABB_CH1_RX_CDMA_DIG_2_ch1_rx_clk_inv_cdma_END     (5)
#define ABB_CH1_RX_CDMA_DIG_2_ch1_rx_flush_en_cdma_START  (6)
#define ABB_CH1_RX_CDMA_DIG_2_ch1_rx_flush_en_cdma_END    (6)
#define ABB_CH1_RX_CDMA_DIG_2_ch1_reserved_START          (7)
#define ABB_CH1_RX_CDMA_DIG_2_ch1_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_CDMA_DIG_3_UNION
 结构说明  : CH1_RX_CDMA_DIG_3 寄存器结构定义。地址偏移量:0x41A，初值:0x08，宽度:8
 寄存器说明: RX CDMA模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1       : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch1_blk_len_sel_cdma : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                               2'b00：2560chip。(W模默认)
                                                               2'b01：512chip。
                                                               2'b10：1024chip。(X模默认)
                                                               2'b11：2048chip。 */
        unsigned long  ch1_reserved_0       : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_CDMA_DIG_3_UNION;
#define ABB_CH1_RX_CDMA_DIG_3_ch1_reserved_1_START        (0)
#define ABB_CH1_RX_CDMA_DIG_3_ch1_reserved_1_END          (1)
#define ABB_CH1_RX_CDMA_DIG_3_ch1_blk_len_sel_cdma_START  (2)
#define ABB_CH1_RX_CDMA_DIG_3_ch1_blk_len_sel_cdma_END    (3)
#define ABB_CH1_RX_CDMA_DIG_3_ch1_reserved_0_START        (4)
#define ABB_CH1_RX_CDMA_DIG_3_ch1_reserved_0_END          (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_CDMA_DIG_1_UNION
 结构说明  : CH1_TX_CDMA_DIG_1 寄存器结构定义。地址偏移量:0x41B，初值:0xA2，宽度:8
 寄存器说明: TX CDMA模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_bp_cdma  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                               0：不bypass(默认)
                                                               1：bypass */
        unsigned long  ch1_tx_hb_bp_cdma    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                               0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                               1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch1_tx_rate_cdma     : 1;  /* bit[2]  : TX通道CIC滤波器输出速率控制（MHz）：
                                                                    2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
                                                               0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                               1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch1_reserved         : 1;  /* bit[3]  : 保留。 */
        unsigned long  ch1_tx_flush_en_cdma : 1;  /* bit[4]  : TX通道FLUSH使能：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch1_tx_mode_dig_cdma : 3;  /* bit[5-7]: TX通道模式控制：
                                                               000：2G
                                                               001：3G &amp; 4G_10M &amp; 4G_5M
                                                               010：4G_20M
                                                               011：TDS
                                                               100：CA
                                                               others：CDMA(默认) */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_CDMA_DIG_1_UNION;
#define ABB_CH1_TX_CDMA_DIG_1_ch1_tx_comp_bp_cdma_START   (0)
#define ABB_CH1_TX_CDMA_DIG_1_ch1_tx_comp_bp_cdma_END     (0)
#define ABB_CH1_TX_CDMA_DIG_1_ch1_tx_hb_bp_cdma_START     (1)
#define ABB_CH1_TX_CDMA_DIG_1_ch1_tx_hb_bp_cdma_END       (1)
#define ABB_CH1_TX_CDMA_DIG_1_ch1_tx_rate_cdma_START      (2)
#define ABB_CH1_TX_CDMA_DIG_1_ch1_tx_rate_cdma_END        (2)
#define ABB_CH1_TX_CDMA_DIG_1_ch1_reserved_START          (3)
#define ABB_CH1_TX_CDMA_DIG_1_ch1_reserved_END            (3)
#define ABB_CH1_TX_CDMA_DIG_1_ch1_tx_flush_en_cdma_START  (4)
#define ABB_CH1_TX_CDMA_DIG_1_ch1_tx_flush_en_cdma_END    (4)
#define ABB_CH1_TX_CDMA_DIG_1_ch1_tx_mode_dig_cdma_START  (5)
#define ABB_CH1_TX_CDMA_DIG_1_ch1_tx_mode_dig_cdma_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_CDMA_DIG_2_UNION
 结构说明  : CH1_TX_CDMA_DIG_2 寄存器结构定义。地址偏移量:0x41C，初值:0x2B，宽度:8
 寄存器说明: TX CDMA模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_q_pd_cdma       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                                 0：不CLOCK GATING
                                                                 1：CLOCK GATING(默认)
                                                                 (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_cdma       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                                 0：不CLOCK GATING
                                                                 1：CLOCK GATING(默认)
                                                                 (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_dem_const_cdma     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                                 0：0
                                                                 1：2
                                                                 2：4(默认)
                                                                 3：6 */
        unsigned long  ch1_uddwa_dith_en_cdma : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                                 0：不使能
                                                                 1：使能 */
        unsigned long  ch1_dem_dwa_en_cdma    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                                 0：使用CLA模式
                                                                 1：使用DWA模式（默认）  */
        unsigned long  ch1_dem_lsb_bp_cdma    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                                 0：DEM LSB 打开(默认)
                                                                 1：DEM LSB bypass */
        unsigned long  ch1_dem_msb_bp_cdma    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                                 0：DEM MSB打开(默认)
                                                                 1：DEM MSB bypass */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_CDMA_DIG_2_UNION;
#define ABB_CH1_TX_CDMA_DIG_2_ch1_tx_q_pd_cdma_START        (0)
#define ABB_CH1_TX_CDMA_DIG_2_ch1_tx_q_pd_cdma_END          (0)
#define ABB_CH1_TX_CDMA_DIG_2_ch1_tx_i_pd_cdma_START        (1)
#define ABB_CH1_TX_CDMA_DIG_2_ch1_tx_i_pd_cdma_END          (1)
#define ABB_CH1_TX_CDMA_DIG_2_ch1_dem_const_cdma_START      (2)
#define ABB_CH1_TX_CDMA_DIG_2_ch1_dem_const_cdma_END        (3)
#define ABB_CH1_TX_CDMA_DIG_2_ch1_uddwa_dith_en_cdma_START  (4)
#define ABB_CH1_TX_CDMA_DIG_2_ch1_uddwa_dith_en_cdma_END    (4)
#define ABB_CH1_TX_CDMA_DIG_2_ch1_dem_dwa_en_cdma_START     (5)
#define ABB_CH1_TX_CDMA_DIG_2_ch1_dem_dwa_en_cdma_END       (5)
#define ABB_CH1_TX_CDMA_DIG_2_ch1_dem_lsb_bp_cdma_START     (6)
#define ABB_CH1_TX_CDMA_DIG_2_ch1_dem_lsb_bp_cdma_END       (6)
#define ABB_CH1_TX_CDMA_DIG_2_ch1_dem_msb_bp_cdma_START     (7)
#define ABB_CH1_TX_CDMA_DIG_2_ch1_dem_msb_bp_cdma_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_CDMA_DIG_3_UNION
 结构说明  : CH1_TX_CDMA_DIG_3 寄存器结构定义。地址偏移量:0x41D，初值:0x03，宽度:8
 寄存器说明: TX 2G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_sel_cdma : 2;  /* bit[0-1]: TX通道补偿滤波器补偿系数固定控制：
                                                               000：系数不固定，由寄存器配置；
                                                               001：固定系数1；
                                                               010：固定系数2；
                                                               011：固定系数3； */
        unsigned long  ch1_reserved         : 6;  /* bit[2-7]: 保留。 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_CDMA_DIG_3_UNION;
#define ABB_CH1_TX_CDMA_DIG_3_ch1_tx_comp_sel_cdma_START  (0)
#define ABB_CH1_TX_CDMA_DIG_3_ch1_tx_comp_sel_cdma_END    (1)
#define ABB_CH1_TX_CDMA_DIG_3_ch1_reserved_START          (2)
#define ABB_CH1_TX_CDMA_DIG_3_ch1_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_DIG_1_UNION
 结构说明  : CH1_RX_IDLE_DIG_1 寄存器结构定义。地址偏移量:0x41E，初值:0x07，宽度:8
 寄存器说明: RX IDLE模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_comp_sel_idle : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                               000：系数不固定，由寄存器配置；
                                                               001：固定系数1；
                                                               010：固定系数2；
                                                               011：固定系数3；
                                                               100：固定系数4；
                                                               101：固定系数5；
                                                               110：固定系数6；
                                                               111：固定系数7。 */
        unsigned long  ch1_rx_hb_bp_idle    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                               0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                               1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch1_rx_rate_idle     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                     2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                               0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                               others：reserved */
        unsigned long  ch1_rx_mode_dig_idle : 3;  /* bit[5-7]: RX通道模式控制：
                                                               000：2G(默认)
                                                               001：3G_SC&amp;4G_5M
                                                               010：4G_20M
                                                               011：3G_DC&amp;4G_10M
                                                               100：TDS
                                                               101：CA
                                                               Others：CDMA */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_DIG_1_UNION;
#define ABB_CH1_RX_IDLE_DIG_1_ch1_rx_comp_sel_idle_START  (0)
#define ABB_CH1_RX_IDLE_DIG_1_ch1_rx_comp_sel_idle_END    (2)
#define ABB_CH1_RX_IDLE_DIG_1_ch1_rx_hb_bp_idle_START     (3)
#define ABB_CH1_RX_IDLE_DIG_1_ch1_rx_hb_bp_idle_END       (3)
#define ABB_CH1_RX_IDLE_DIG_1_ch1_rx_rate_idle_START      (4)
#define ABB_CH1_RX_IDLE_DIG_1_ch1_rx_rate_idle_END        (4)
#define ABB_CH1_RX_IDLE_DIG_1_ch1_rx_mode_dig_idle_START  (5)
#define ABB_CH1_RX_IDLE_DIG_1_ch1_rx_mode_dig_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_DIG_2_UNION
 结构说明  : CH1_RX_IDLE_DIG_2 寄存器结构定义。地址偏移量:0x41F，初值:0x03，宽度:8
 寄存器说明: RX IDLE模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_pd_idle      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_pd_idle      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_gain_sel_idle    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                               00：gain为0.5(默认)
                                                               01：gain为0.75
                                                               10：gain为0.85
                                                               11：Reserved */
        unsigned long  ch1_rx_comp_bp_idle  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                               0：不bypass(默认)
                                                               1：bypass */
        unsigned long  ch1_rx_clk_inv_idle  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                               0：正常
                                                               1：反向 */
        unsigned long  ch1_rx_flush_en_idle : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch1_reserved         : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_DIG_2_UNION;
#define ABB_CH1_RX_IDLE_DIG_2_ch1_rxa_pd_idle_START       (0)
#define ABB_CH1_RX_IDLE_DIG_2_ch1_rxa_pd_idle_END         (0)
#define ABB_CH1_RX_IDLE_DIG_2_ch1_rxb_pd_idle_START       (1)
#define ABB_CH1_RX_IDLE_DIG_2_ch1_rxb_pd_idle_END         (1)
#define ABB_CH1_RX_IDLE_DIG_2_ch1_gain_sel_idle_START     (2)
#define ABB_CH1_RX_IDLE_DIG_2_ch1_gain_sel_idle_END       (3)
#define ABB_CH1_RX_IDLE_DIG_2_ch1_rx_comp_bp_idle_START   (4)
#define ABB_CH1_RX_IDLE_DIG_2_ch1_rx_comp_bp_idle_END     (4)
#define ABB_CH1_RX_IDLE_DIG_2_ch1_rx_clk_inv_idle_START   (5)
#define ABB_CH1_RX_IDLE_DIG_2_ch1_rx_clk_inv_idle_END     (5)
#define ABB_CH1_RX_IDLE_DIG_2_ch1_rx_flush_en_idle_START  (6)
#define ABB_CH1_RX_IDLE_DIG_2_ch1_rx_flush_en_idle_END    (6)
#define ABB_CH1_RX_IDLE_DIG_2_ch1_reserved_START          (7)
#define ABB_CH1_RX_IDLE_DIG_2_ch1_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_DIG_3_UNION
 结构说明  : CH1_RX_IDLE_DIG_3 寄存器结构定义。地址偏移量:0x420，初值:0x00，宽度:8
 寄存器说明: RX IDLE模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1       : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch1_blk_len_sel_idle : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                               2'b00：2560chip。(W模默认)
                                                               2'b01：512chip。
                                                               2'b10：1024chip。(X模默认)
                                                               2'b11：2048chip。 */
        unsigned long  ch1_reserved_0       : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_DIG_3_UNION;
#define ABB_CH1_RX_IDLE_DIG_3_ch1_reserved_1_START        (0)
#define ABB_CH1_RX_IDLE_DIG_3_ch1_reserved_1_END          (1)
#define ABB_CH1_RX_IDLE_DIG_3_ch1_blk_len_sel_idle_START  (2)
#define ABB_CH1_RX_IDLE_DIG_3_ch1_blk_len_sel_idle_END    (3)
#define ABB_CH1_RX_IDLE_DIG_3_ch1_reserved_0_START        (4)
#define ABB_CH1_RX_IDLE_DIG_3_ch1_reserved_0_END          (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_IDLE_DIG_1_UNION
 结构说明  : CH1_TX_IDLE_DIG_1 寄存器结构定义。地址偏移量:0x421，初值:0x02，宽度:8
 寄存器说明: TX IDLE模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_bp_idle  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                               0：不bypass(默认)
                                                               1：bypass */
        unsigned long  ch1_tx_hb_bp_idle    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                               0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                               1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch1_tx_rate_idle     : 1;  /* bit[2]  : TX通道CIC滤波器输出速率控制（MHz）：
                                                                    2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
                                                               0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                               1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch1_reserved         : 1;  /* bit[3]  : 保留。 */
        unsigned long  ch1_tx_flush_en_idle : 1;  /* bit[4]  : TX通道FLUSH使能：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch1_tx_mode_dig_idle : 3;  /* bit[5-7]: TX通道模式控制：
                                                               000：2G(默认)
                                                               001：3G &amp; 4G_10M &amp; 4G_5M
                                                               010：4G_20M
                                                               011：TDS
                                                               100：CA
                                                               others：CDMA */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_IDLE_DIG_1_UNION;
#define ABB_CH1_TX_IDLE_DIG_1_ch1_tx_comp_bp_idle_START   (0)
#define ABB_CH1_TX_IDLE_DIG_1_ch1_tx_comp_bp_idle_END     (0)
#define ABB_CH1_TX_IDLE_DIG_1_ch1_tx_hb_bp_idle_START     (1)
#define ABB_CH1_TX_IDLE_DIG_1_ch1_tx_hb_bp_idle_END       (1)
#define ABB_CH1_TX_IDLE_DIG_1_ch1_tx_rate_idle_START      (2)
#define ABB_CH1_TX_IDLE_DIG_1_ch1_tx_rate_idle_END        (2)
#define ABB_CH1_TX_IDLE_DIG_1_ch1_reserved_START          (3)
#define ABB_CH1_TX_IDLE_DIG_1_ch1_reserved_END            (3)
#define ABB_CH1_TX_IDLE_DIG_1_ch1_tx_flush_en_idle_START  (4)
#define ABB_CH1_TX_IDLE_DIG_1_ch1_tx_flush_en_idle_END    (4)
#define ABB_CH1_TX_IDLE_DIG_1_ch1_tx_mode_dig_idle_START  (5)
#define ABB_CH1_TX_IDLE_DIG_1_ch1_tx_mode_dig_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_IDLE_DIG_2_UNION
 结构说明  : CH1_TX_IDLE_DIG_2 寄存器结构定义。地址偏移量:0x422，初值:0x2B，宽度:8
 寄存器说明: TX IDLE模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_q_pd_idle       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                                 0：不CLOCK GATING
                                                                 1：CLOCK GATING(默认)
                                                                 (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_idle       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                                 0：不CLOCK GATING
                                                                 1：CLOCK GATING(默认)
                                                                 (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_dem_const_idle     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                                 0：0
                                                                 1：2
                                                                 2：4(默认)
                                                                 3：6 */
        unsigned long  ch1_uddwa_dith_en_idle : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                                 0：不使能
                                                                 1：使能 */
        unsigned long  ch1_dem_dwa_en_idle    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                                 0：使用CLA模式
                                                                 1：使用DWA模式（默认）  */
        unsigned long  ch1_dem_lsb_bp_idle    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                                 0：DEM LSB 打开(默认)
                                                                 1：DEM LSB bypass */
        unsigned long  ch1_dem_msb_bp_idle    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                                 0：DEM MSB打开(默认)
                                                                 1：DEM MSB bypass */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_IDLE_DIG_2_UNION;
#define ABB_CH1_TX_IDLE_DIG_2_ch1_tx_q_pd_idle_START        (0)
#define ABB_CH1_TX_IDLE_DIG_2_ch1_tx_q_pd_idle_END          (0)
#define ABB_CH1_TX_IDLE_DIG_2_ch1_tx_i_pd_idle_START        (1)
#define ABB_CH1_TX_IDLE_DIG_2_ch1_tx_i_pd_idle_END          (1)
#define ABB_CH1_TX_IDLE_DIG_2_ch1_dem_const_idle_START      (2)
#define ABB_CH1_TX_IDLE_DIG_2_ch1_dem_const_idle_END        (3)
#define ABB_CH1_TX_IDLE_DIG_2_ch1_uddwa_dith_en_idle_START  (4)
#define ABB_CH1_TX_IDLE_DIG_2_ch1_uddwa_dith_en_idle_END    (4)
#define ABB_CH1_TX_IDLE_DIG_2_ch1_dem_dwa_en_idle_START     (5)
#define ABB_CH1_TX_IDLE_DIG_2_ch1_dem_dwa_en_idle_END       (5)
#define ABB_CH1_TX_IDLE_DIG_2_ch1_dem_lsb_bp_idle_START     (6)
#define ABB_CH1_TX_IDLE_DIG_2_ch1_dem_lsb_bp_idle_END       (6)
#define ABB_CH1_TX_IDLE_DIG_2_ch1_dem_msb_bp_idle_START     (7)
#define ABB_CH1_TX_IDLE_DIG_2_ch1_dem_msb_bp_idle_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_IDLE_DIG_3_UNION
 结构说明  : CH1_TX_IDLE_DIG_3 寄存器结构定义。地址偏移量:0x423，初值:0x03，宽度:8
 寄存器说明: TX IDLE模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_sel_idle : 2;  /* bit[0-1]: TX通道补偿滤波器补偿系数固定控制：
                                                               000：系数不固定，由寄存器配置；
                                                               001：固定系数1；
                                                               010：固定系数2；
                                                               011：固定系数3； */
        unsigned long  ch1_reserved         : 6;  /* bit[2-7]: 保留。 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_IDLE_DIG_3_UNION;
#define ABB_CH1_TX_IDLE_DIG_3_ch1_tx_comp_sel_idle_START  (0)
#define ABB_CH1_TX_IDLE_DIG_3_ch1_tx_comp_sel_idle_END    (1)
#define ABB_CH1_TX_IDLE_DIG_3_ch1_reserved_START          (2)
#define ABB_CH1_TX_IDLE_DIG_3_ch1_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH1_TESTMODE_UNION
 结构说明  : CH1_TESTMODE 寄存器结构定义。地址偏移量:0x425，初值:0x00，宽度:8
 寄存器说明: 测试模式寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved    : 1;  /* bit[0]  : 保留。 */
        unsigned long  ch1_rx_chnl_sel : 2;  /* bit[1-2]: RX模拟测试模式下通道选择：
                                                          00：输出RXA I模拟调制器数据(默认)
                                                          01：输出RXA Q模拟调制器数据
                                                          10：输出RXB I模拟调制器数据
                                                          11：输出RXB Q模拟调制器数据 */
        unsigned long  ch1_test_mode   : 3;  /* bit[3-5]: bit[4:3]测试模式控制：
                                                          00：正常模式(默认)
                                                          01：数字算法逻辑环回模式
                                                          10：RX模拟测试模式(bypass RX数字滤波器)
                                                          11：接口环回
                                                          bit[5] debug_en：
                                                          1：使能，将debug信号通过管脚复用出去；
                                                          0：不使能。 */
        unsigned long  ch1_rx_sw_rst   : 1;  /* bit[6]  : 数字部分RX通道软复位信号：
                                                          0：不复位(默认)
                                                          1：复位 */
        unsigned long  ch1_tx_sw_rst   : 1;  /* bit[7]  : 数字部分TX通道软复位信号：
                                                          0：不复位(默认)
                                                          1：复位 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TESTMODE_UNION;
#define ABB_CH1_TESTMODE_ch1_reserved_START     (0)
#define ABB_CH1_TESTMODE_ch1_reserved_END       (0)
#define ABB_CH1_TESTMODE_ch1_rx_chnl_sel_START  (1)
#define ABB_CH1_TESTMODE_ch1_rx_chnl_sel_END    (2)
#define ABB_CH1_TESTMODE_ch1_test_mode_START    (3)
#define ABB_CH1_TESTMODE_ch1_test_mode_END      (5)
#define ABB_CH1_TESTMODE_ch1_rx_sw_rst_START    (6)
#define ABB_CH1_TESTMODE_ch1_rx_sw_rst_END      (6)
#define ABB_CH1_TESTMODE_ch1_tx_sw_rst_START    (7)
#define ABB_CH1_TESTMODE_ch1_tx_sw_rst_END      (7)


/*****************************************************************************
 结构名    : ABB_CH1_RXA_COEF2_UNION
 结构说明  : CH1_RXA_COEF2 寄存器结构定义。地址偏移量:0x42A，初值:0xAF，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_c3_msb : 1;  /* bit[0]  : RXA通道补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  ch1_reserved   : 7;  /* bit[1-7]: 保留。 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXA_COEF2_UNION;
#define ABB_CH1_RXA_COEF2_ch1_rxa_c3_msb_START  (0)
#define ABB_CH1_RXA_COEF2_ch1_rxa_c3_msb_END    (0)
#define ABB_CH1_RXA_COEF2_ch1_reserved_START    (1)
#define ABB_CH1_RXA_COEF2_ch1_reserved_END      (7)


/*****************************************************************************
 结构名    : ABB_CH1_RXB_COEF2_UNION
 结构说明  : CH1_RXB_COEF2 寄存器结构定义。地址偏移量:0x430，初值:0xAF，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxb_c3_msb : 1;  /* bit[0]  : RXB通道补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  ch1_reserved   : 7;  /* bit[1-7]: 保留。 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXB_COEF2_UNION;
#define ABB_CH1_RXB_COEF2_ch1_rxb_c3_msb_START  (0)
#define ABB_CH1_RXB_COEF2_ch1_rxb_c3_msb_END    (0)
#define ABB_CH1_RXB_COEF2_ch1_reserved_START    (1)
#define ABB_CH1_RXB_COEF2_ch1_reserved_END      (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_COEF0_UNION
 结构说明  : CH1_TX_COEF0 寄存器结构定义。地址偏移量:0x434，初值:0x3B，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_c0    : 6;  /* bit[0-5]: TX通路补偿滤波器系数C0，有符号数 */
        unsigned long  ch1_reserved : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_COEF0_UNION;
#define ABB_CH1_TX_COEF0_ch1_tx_c0_START     (0)
#define ABB_CH1_TX_COEF0_ch1_tx_c0_END       (5)
#define ABB_CH1_TX_COEF0_ch1_reserved_START  (6)
#define ABB_CH1_TX_COEF0_ch1_reserved_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_COEF2_MSB_UNION
 结构说明  : CH1_TX_COEF2_MSB 寄存器结构定义。地址偏移量:0x437，初值:0x03，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_c2_msb : 2;  /* bit[0-1]: TX通道补偿滤波器系数C2,有符号数,高2位 */
        unsigned long  ch1_reserved  : 6;  /* bit[2-7]: Reserved */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_COEF2_MSB_UNION;
#define ABB_CH1_TX_COEF2_MSB_ch1_tx_c2_msb_START  (0)
#define ABB_CH1_TX_COEF2_MSB_ch1_tx_c2_msb_END    (1)
#define ABB_CH1_TX_COEF2_MSB_ch1_reserved_START   (2)
#define ABB_CH1_TX_COEF2_MSB_ch1_reserved_END     (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_COEF3_MSB_UNION
 结构说明  : CH1_TX_COEF3_MSB 寄存器结构定义。地址偏移量:0x439，初值:0x02，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_c3_msb : 2;  /* bit[0-1]: TX通道补偿滤波器系数C3,无符号数,高2位 */
        unsigned long  ch1_reserved  : 6;  /* bit[2-7]: Reserved  */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_COEF3_MSB_UNION;
#define ABB_CH1_TX_COEF3_MSB_ch1_tx_c3_msb_START  (0)
#define ABB_CH1_TX_COEF3_MSB_ch1_tx_c3_msb_END    (1)
#define ABB_CH1_TX_COEF3_MSB_ch1_reserved_START   (2)
#define ABB_CH1_TX_COEF3_MSB_ch1_reserved_END     (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_COEF4_MSB_UNION
 结构说明  : CH1_TX_COEF4_MSB 寄存器结构定义。地址偏移量:0x43B，初值:0x03，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_c4_msb : 2;  /* bit[0-1]: TX通道补偿滤波器系数C4,有符号数,高2位 */
        unsigned long  ch1_reserved  : 6;  /* bit[2-7]: Reserved */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_COEF4_MSB_UNION;
#define ABB_CH1_TX_COEF4_MSB_ch1_tx_c4_msb_START  (0)
#define ABB_CH1_TX_COEF4_MSB_ch1_tx_c4_msb_END    (1)
#define ABB_CH1_TX_COEF4_MSB_ch1_reserved_START   (2)
#define ABB_CH1_TX_COEF4_MSB_ch1_reserved_END     (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_COEF6_UNION
 结构说明  : CH1_TX_COEF6 寄存器结构定义。地址偏移量:0x43D，初值:0x3B，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_c6    : 6;  /* bit[0-5]: TX通道补偿滤波器系数C6，有符号数 */
        unsigned long  ch1_reserved : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_COEF6_UNION;
#define ABB_CH1_TX_COEF6_ch1_tx_c6_START     (0)
#define ABB_CH1_TX_COEF6_ch1_tx_c6_END       (5)
#define ABB_CH1_TX_COEF6_ch1_reserved_START  (6)
#define ABB_CH1_TX_COEF6_ch1_reserved_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RXA_DCR_CFG_UNION
 结构说明  : CH1_RXA_DCR_CFG 寄存器结构定义。地址偏移量:0x43E，初值:0x46，宽度:8
 寄存器说明: RXA通道BLOCKING DCR配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_dcr_dly    : 5;  /* bit[0-4]: RXA天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。 */
        unsigned long  ch1_rxa_dcr_l_para : 3;  /* bit[5-7]: RXA天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXA_DCR_CFG_UNION;
#define ABB_CH1_RXA_DCR_CFG_ch1_rxa_dcr_dly_START     (0)
#define ABB_CH1_RXA_DCR_CFG_ch1_rxa_dcr_dly_END       (4)
#define ABB_CH1_RXA_DCR_CFG_ch1_rxa_dcr_l_para_START  (5)
#define ABB_CH1_RXA_DCR_CFG_ch1_rxa_dcr_l_para_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RXB_DCR_CFG_UNION
 结构说明  : CH1_RXB_DCR_CFG 寄存器结构定义。地址偏移量:0x43F，初值:0x46，宽度:8
 寄存器说明: RXB通道BLOCKING DCR配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxb_dcr_dly    : 5;  /* bit[0-4]: RXB天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。 */
        unsigned long  ch1_rxb_dcr_l_para : 3;  /* bit[5-7]: RXB天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXB_DCR_CFG_UNION;
#define ABB_CH1_RXB_DCR_CFG_ch1_rxb_dcr_dly_START     (0)
#define ABB_CH1_RXB_DCR_CFG_ch1_rxb_dcr_dly_END       (4)
#define ABB_CH1_RXB_DCR_CFG_ch1_rxb_dcr_l_para_START  (5)
#define ABB_CH1_RXB_DCR_CFG_ch1_rxb_dcr_l_para_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_DCR_CTRL_UNION
 结构说明  : CH1_RX_DCR_CTRL 寄存器结构定义。地址偏移量:0x440，初值:0x00，宽度:8
 寄存器说明: BLOCKING DCR功能控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_dcr_bypass : 1;  /* bit[0]  : RXA天线BLOCKING DCR功能bypass控制。
                                                             0：DCR功能不bypasss；
                                                             1：DCR功能bypass。 */
        unsigned long  ch1_rxb_dcr_bypass : 1;  /* bit[1]  : RXB天线BLOCKING DCR功能bypass控制。
                                                             0：DCR功能不bypasss；
                                                             1：DCR功能bypass。 */
        unsigned long  ch1_reserved       : 6;  /* bit[2-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_DCR_CTRL_UNION;
#define ABB_CH1_RX_DCR_CTRL_ch1_rxa_dcr_bypass_START  (0)
#define ABB_CH1_RX_DCR_CTRL_ch1_rxa_dcr_bypass_END    (0)
#define ABB_CH1_RX_DCR_CTRL_ch1_rxb_dcr_bypass_START  (1)
#define ABB_CH1_RX_DCR_CTRL_ch1_rxb_dcr_bypass_END    (1)
#define ABB_CH1_RX_DCR_CTRL_ch1_reserved_START        (2)
#define ABB_CH1_RX_DCR_CTRL_ch1_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH1_RXA_BLOCKING_UNION
 结构说明  : CH1_RXA_BLOCKING 寄存器结构定义。地址偏移量:0x441，初值:0x00，宽度:8
 寄存器说明: RXA通道BLOCKING上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_blk_power : 5;  /* bit[0-4]: RXA天线BLOCKING上报值,2的幂次M */
        unsigned long  ch1_rxa_blk_coeff : 3;  /* bit[5-7]: RXA天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXA_BLOCKING_UNION;
#define ABB_CH1_RXA_BLOCKING_ch1_rxa_blk_power_START  (0)
#define ABB_CH1_RXA_BLOCKING_ch1_rxa_blk_power_END    (4)
#define ABB_CH1_RXA_BLOCKING_ch1_rxa_blk_coeff_START  (5)
#define ABB_CH1_RXA_BLOCKING_ch1_rxa_blk_coeff_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RXB_BLOCKING_UNION
 结构说明  : CH1_RXB_BLOCKING 寄存器结构定义。地址偏移量:0x442，初值:0x00，宽度:8
 寄存器说明: RXB通道BLOCKING上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxb_blk_power : 5;  /* bit[0-4]: RXB天线BLOCKING上报值,2的幂次M */
        unsigned long  ch1_rxb_blk_coeff : 3;  /* bit[5-7]: RXB天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXB_BLOCKING_UNION;
#define ABB_CH1_RXB_BLOCKING_ch1_rxb_blk_power_START  (0)
#define ABB_CH1_RXB_BLOCKING_ch1_rxb_blk_power_END    (4)
#define ABB_CH1_RXB_BLOCKING_ch1_rxb_blk_coeff_START  (5)
#define ABB_CH1_RXB_BLOCKING_ch1_rxb_blk_coeff_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RXA_DC_I_2_UNION
 结构说明  : CH1_RXA_DC_I_2 寄存器结构定义。地址偏移量:0x444，初值:0x00，宽度:8
 寄存器说明: RXA通道I路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch1_rxa_dc_i_2 : 4;  /* bit[4-7]: RXA天线I路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXA_DC_I_2_UNION;
#define ABB_CH1_RXA_DC_I_2_ch1_reserved_START    (0)
#define ABB_CH1_RXA_DC_I_2_ch1_reserved_END      (3)
#define ABB_CH1_RXA_DC_I_2_ch1_rxa_dc_i_2_START  (4)
#define ABB_CH1_RXA_DC_I_2_ch1_rxa_dc_i_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RXA_DC_Q_2_UNION
 结构说明  : CH1_RXA_DC_Q_2 寄存器结构定义。地址偏移量:0x446，初值:0x00，宽度:8
 寄存器说明: RXA通道Q路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch1_rxa_dc_q_2 : 4;  /* bit[4-7]: RXA天线Q路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXA_DC_Q_2_UNION;
#define ABB_CH1_RXA_DC_Q_2_ch1_reserved_START    (0)
#define ABB_CH1_RXA_DC_Q_2_ch1_reserved_END      (3)
#define ABB_CH1_RXA_DC_Q_2_ch1_rxa_dc_q_2_START  (4)
#define ABB_CH1_RXA_DC_Q_2_ch1_rxa_dc_q_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RXB_DC_I_2_UNION
 结构说明  : CH1_RXB_DC_I_2 寄存器结构定义。地址偏移量:0x448，初值:0x00，宽度:8
 寄存器说明: RXB通道I路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch1_rxb_dc_i_2 : 4;  /* bit[4-7]: RXB天线I路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXB_DC_I_2_UNION;
#define ABB_CH1_RXB_DC_I_2_ch1_reserved_START    (0)
#define ABB_CH1_RXB_DC_I_2_ch1_reserved_END      (3)
#define ABB_CH1_RXB_DC_I_2_ch1_rxb_dc_i_2_START  (4)
#define ABB_CH1_RXB_DC_I_2_ch1_rxb_dc_i_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RXB_DC_Q_2_UNION
 结构说明  : CH1_RXB_DC_Q_2 寄存器结构定义。地址偏移量:0x44A，初值:0x00，宽度:8
 寄存器说明: RXB通道Q路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch1_rxb_dc_q_2 : 4;  /* bit[4-7]: RXB天线Q路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXB_DC_Q_2_UNION;
#define ABB_CH1_RXB_DC_Q_2_ch1_reserved_START    (0)
#define ABB_CH1_RXB_DC_Q_2_ch1_reserved_END      (3)
#define ABB_CH1_RXB_DC_Q_2_ch1_rxb_dc_q_2_START  (4)
#define ABB_CH1_RXB_DC_Q_2_ch1_rxb_dc_q_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_DEBUG_DIG0_UNION
 结构说明  : CH1_DEBUG_DIG0 寄存器结构定义。地址偏移量:0x44B，初值:0x24，宽度:8
 寄存器说明: 数字调试寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_sdm_rst_ctrl  : 1;  /* bit[0]  : TX通道SDM模块异常时复位控制
                                                            0：只复位SDM模块
                                                            1：复位整个TX通道 */
        unsigned long  ch1_dem_mode      : 1;  /* bit[1]  : TX通道DEM校准工作模式
                                                            0：正常工作
                                                            1：校准态，DEM输出为dem_code_man */
        unsigned long  ch1_tx_dem_sat    : 2;  /* bit[2-3]: TX DEM量化器输入限幅档位。
                                                            00：0.8125
                                                            01：0.796875(默认)
                                                            10：0.765625
                                                            11：0.75 */
        unsigned long  ch1_dither_en     : 1;  /* bit[4]  : TX通道SDM Dither控制：
                                                            0：不使能
                                                            1：使能 */
        unsigned long  ch1_tuning_val_en : 1;  /* bit[5]  : Tuning code来源选择：
                                                            0：寄存器配置
                                                            1：自动更新（默认） */
        unsigned long  ch1_reserved      : 2;  /* bit[6-7]: Reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_DEBUG_DIG0_UNION;
#define ABB_CH1_DEBUG_DIG0_ch1_sdm_rst_ctrl_START   (0)
#define ABB_CH1_DEBUG_DIG0_ch1_sdm_rst_ctrl_END     (0)
#define ABB_CH1_DEBUG_DIG0_ch1_dem_mode_START       (1)
#define ABB_CH1_DEBUG_DIG0_ch1_dem_mode_END         (1)
#define ABB_CH1_DEBUG_DIG0_ch1_tx_dem_sat_START     (2)
#define ABB_CH1_DEBUG_DIG0_ch1_tx_dem_sat_END       (3)
#define ABB_CH1_DEBUG_DIG0_ch1_dither_en_START      (4)
#define ABB_CH1_DEBUG_DIG0_ch1_dither_en_END        (4)
#define ABB_CH1_DEBUG_DIG0_ch1_tuning_val_en_START  (5)
#define ABB_CH1_DEBUG_DIG0_ch1_tuning_val_en_END    (5)
#define ABB_CH1_DEBUG_DIG0_ch1_reserved_START       (6)
#define ABB_CH1_DEBUG_DIG0_ch1_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_LINE_SEL_UNION
 结构说明  : CH1_LINE_SEL 寄存器结构定义。地址偏移量:0x450，初值:0x07，宽度:8
 寄存器说明: 线控强制配置使能。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_en_sel : 1;  /* bit[0]: RXA通道线控选择
                                                       0：from rxa_en_cfg
                                                       1：from line ctrl */
        unsigned long  ch1_rxb_en_sel : 1;  /* bit[1]: RXB通道线控选择
                                                       0：from rxb_en_cfg
                                                       1：from line ctrl */
        unsigned long  ch1_tx_en_sel  : 1;  /* bit[2]: TX通道线控选择
                                                       0：from tx_en_cfg
                                                       1：from line ctrl */
        unsigned long  ch1_blk_en_cfg : 1;  /* bit[3]: 线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置值 */
        unsigned long  ch1_blk_en_sel : 1;  /* bit[4]: 线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置使能 */
        unsigned long  ch1_rxa_en_cfg : 1;  /* bit[5]: RXA通道线控强制配置值 */
        unsigned long  ch1_rxb_en_cfg : 1;  /* bit[6]: RXB通道线控强制配置值 */
        unsigned long  ch1_tx_en_cfg  : 1;  /* bit[7]: TX通道线控强制配置值 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_LINE_SEL_UNION;
#define ABB_CH1_LINE_SEL_ch1_rxa_en_sel_START  (0)
#define ABB_CH1_LINE_SEL_ch1_rxa_en_sel_END    (0)
#define ABB_CH1_LINE_SEL_ch1_rxb_en_sel_START  (1)
#define ABB_CH1_LINE_SEL_ch1_rxb_en_sel_END    (1)
#define ABB_CH1_LINE_SEL_ch1_tx_en_sel_START   (2)
#define ABB_CH1_LINE_SEL_ch1_tx_en_sel_END     (2)
#define ABB_CH1_LINE_SEL_ch1_blk_en_cfg_START  (3)
#define ABB_CH1_LINE_SEL_ch1_blk_en_cfg_END    (3)
#define ABB_CH1_LINE_SEL_ch1_blk_en_sel_START  (4)
#define ABB_CH1_LINE_SEL_ch1_blk_en_sel_END    (4)
#define ABB_CH1_LINE_SEL_ch1_rxa_en_cfg_START  (5)
#define ABB_CH1_LINE_SEL_ch1_rxa_en_cfg_END    (5)
#define ABB_CH1_LINE_SEL_ch1_rxb_en_cfg_START  (6)
#define ABB_CH1_LINE_SEL_ch1_rxb_en_cfg_END    (6)
#define ABB_CH1_LINE_SEL_ch1_tx_en_cfg_START   (7)
#define ABB_CH1_LINE_SEL_ch1_tx_en_cfg_END     (7)


/*****************************************************************************
 结构名    : ABB_CH1_LINE_CFG_UNION
 结构说明  : CH1_LINE_CFG 寄存器结构定义。地址偏移量:0x451，初值:0x00，宽度:8
 寄存器说明: 线控强制配置值。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_line_ctrl_mode_cfg : 3;  /* bit[0-2]: 线控信号TX_LINE_CTRL_MODE强制配置值
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：X模式 */
        unsigned long  ch1_tx_line_ctrl_mode_sel : 1;  /* bit[3]  : 线控信号TX_LINE_CTRL_MODE强制配置使能 */
        unsigned long  ch1_rx_line_ctrl_mode_cfg : 3;  /* bit[4-6]: 线控信号RX_LINE_CTRL_MODE强制配置值
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：X模式 */
        unsigned long  ch1_rx_line_ctrl_mode_sel : 1;  /* bit[7]  : 线控信号RX_LINE_CTRL_MODE强制配置使能 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_LINE_CFG_UNION;
#define ABB_CH1_LINE_CFG_ch1_tx_line_ctrl_mode_cfg_START  (0)
#define ABB_CH1_LINE_CFG_ch1_tx_line_ctrl_mode_cfg_END    (2)
#define ABB_CH1_LINE_CFG_ch1_tx_line_ctrl_mode_sel_START  (3)
#define ABB_CH1_LINE_CFG_ch1_tx_line_ctrl_mode_sel_END    (3)
#define ABB_CH1_LINE_CFG_ch1_rx_line_ctrl_mode_cfg_START  (4)
#define ABB_CH1_LINE_CFG_ch1_rx_line_ctrl_mode_cfg_END    (6)
#define ABB_CH1_LINE_CFG_ch1_rx_line_ctrl_mode_sel_START  (7)
#define ABB_CH1_LINE_CFG_ch1_rx_line_ctrl_mode_sel_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_CLK_SEL_UNION
 结构说明  : CH1_CLK_SEL 寄存器结构定义。地址偏移量:0x452，初值:0x00，宽度:8
 寄存器说明: 时钟门控寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_blk_clk_sel : 1;  /* bit[0]  : BLOCKING自动门控使能：
                                                          0：使能
                                                          1：不使能 */
        unsigned long  ch1_reserved    : 7;  /* bit[1-7]: Reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_CLK_SEL_UNION;
#define ABB_CH1_CLK_SEL_ch1_blk_clk_sel_START  (0)
#define ABB_CH1_CLK_SEL_ch1_blk_clk_sel_END    (0)
#define ABB_CH1_CLK_SEL_ch1_reserved_START     (1)
#define ABB_CH1_CLK_SEL_ch1_reserved_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_LINE_RPT0_UNION
 结构说明  : CH1_LINE_RPT0 寄存器结构定义。地址偏移量:0x453，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_en_rpt            : 1;  /* bit[0]  : RXA_EN线控状态上报 */
        unsigned long  ch1_rxb_en_rpt            : 1;  /* bit[1]  : RXB_EN线控状态上报 */
        unsigned long  ch1_tx_en_rpt             : 1;  /* bit[2]  : TX_EN线控状态上报 */
        unsigned long  ch1_tx_line_ctrl_mode_rpt : 3;  /* bit[3-5]: 线控信号LINE_CTRL_MODE状态上报
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：IDLE */
        unsigned long  ch1_reserved              : 2;  /* bit[6-7]: Reserved */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_LINE_RPT0_UNION;
#define ABB_CH1_LINE_RPT0_ch1_rxa_en_rpt_START             (0)
#define ABB_CH1_LINE_RPT0_ch1_rxa_en_rpt_END               (0)
#define ABB_CH1_LINE_RPT0_ch1_rxb_en_rpt_START             (1)
#define ABB_CH1_LINE_RPT0_ch1_rxb_en_rpt_END               (1)
#define ABB_CH1_LINE_RPT0_ch1_tx_en_rpt_START              (2)
#define ABB_CH1_LINE_RPT0_ch1_tx_en_rpt_END                (2)
#define ABB_CH1_LINE_RPT0_ch1_tx_line_ctrl_mode_rpt_START  (3)
#define ABB_CH1_LINE_RPT0_ch1_tx_line_ctrl_mode_rpt_END    (5)
#define ABB_CH1_LINE_RPT0_ch1_reserved_START               (6)
#define ABB_CH1_LINE_RPT0_ch1_reserved_END                 (7)


/*****************************************************************************
 结构名    : ABB_CH1_LINE_RPT1_UNION
 结构说明  : CH1_LINE_RPT1 寄存器结构定义。地址偏移量:0x454，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_line_ctrl_mode_rpt : 3;  /* bit[0-2]: 线控信号LINE_CTRL_MODE状态上报
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：IDLE */
        unsigned long  ch1_reserved_1            : 1;  /* bit[3]  : Reserved */
        unsigned long  ch1_rxa_blk_en_rpt        : 1;  /* bit[4]  : RXA_BLK_EN线控状态上报 */
        unsigned long  ch1_rxb_blk_en_rpt        : 1;  /* bit[5]  : RXB_BLK_EN线控状态上报 */
        unsigned long  ch1_reserved_0            : 2;  /* bit[6-7]: Reserved */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_LINE_RPT1_UNION;
#define ABB_CH1_LINE_RPT1_ch1_rx_line_ctrl_mode_rpt_START  (0)
#define ABB_CH1_LINE_RPT1_ch1_rx_line_ctrl_mode_rpt_END    (2)
#define ABB_CH1_LINE_RPT1_ch1_reserved_1_START             (3)
#define ABB_CH1_LINE_RPT1_ch1_reserved_1_END               (3)
#define ABB_CH1_LINE_RPT1_ch1_rxa_blk_en_rpt_START         (4)
#define ABB_CH1_LINE_RPT1_ch1_rxa_blk_en_rpt_END           (4)
#define ABB_CH1_LINE_RPT1_ch1_rxb_blk_en_rpt_START         (5)
#define ABB_CH1_LINE_RPT1_ch1_rxb_blk_en_rpt_END           (5)
#define ABB_CH1_LINE_RPT1_ch1_reserved_0_START             (6)
#define ABB_CH1_LINE_RPT1_ch1_reserved_0_END               (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_MODE_RPT_UNION
 结构说明  : CH1_RX_MODE_RPT 寄存器结构定义。地址偏移量:0x455，初值:0x00，宽度:8
 寄存器说明: RX数字工作模式上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_comp_sel_rpt : 3;  /* bit[0-2]: RX通道补偿滤波器补偿固定系数选择：
                                                              0：由寄存器配置
                                                              1：固定系数1
                                                              2：固定系数2
                                                              3：固定系数3
                                                              4：固定系数4
                                                              5：固定系数5
                                                              6：固定系数6
                                                              7：固定系数7 */
        unsigned long  ch1_rx_hb_bp_rpt    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制上报：
                                                              0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                              1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch1_rx_rate_rpt     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(Hz)：
                                                                    2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA
                                                              00：2.167M,    15.36M,    61.44M,     30.72M,    122.88M(默认)
                                                              others：reserved */
        unsigned long  ch1_rx_mode_dig_rpt : 3;  /* bit[5-7]: RX通道模式控制：
                                                              000：2G(默认)
                                                              001：3G_SC&amp;4G_5M
                                                              010：4G_20M
                                                              011：3G_DC&amp;4G_10M
                                                              100：TDS
                                                              101：CA
                                                              Others：X */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_MODE_RPT_UNION;
#define ABB_CH1_RX_MODE_RPT_ch1_rx_comp_sel_rpt_START  (0)
#define ABB_CH1_RX_MODE_RPT_ch1_rx_comp_sel_rpt_END    (2)
#define ABB_CH1_RX_MODE_RPT_ch1_rx_hb_bp_rpt_START     (3)
#define ABB_CH1_RX_MODE_RPT_ch1_rx_hb_bp_rpt_END       (3)
#define ABB_CH1_RX_MODE_RPT_ch1_rx_rate_rpt_START      (4)
#define ABB_CH1_RX_MODE_RPT_ch1_rx_rate_rpt_END        (4)
#define ABB_CH1_RX_MODE_RPT_ch1_rx_mode_dig_rpt_START  (5)
#define ABB_CH1_RX_MODE_RPT_ch1_rx_mode_dig_rpt_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_MODE_RPT_UNION
 结构说明  : CH1_TX_MODE_RPT 寄存器结构定义。地址偏移量:0x456，初值:0x02，宽度:8
 寄存器说明: TX数字工作模式上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_bp_rpt  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制上报：
                                                              0：不bypass(默认)
                                                              1：bypass */
        unsigned long  ch1_tx_hb_bp_rpt    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制上报：
                                                              0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2
                                                              1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate(默认) */
        unsigned long  ch1_tx_comp_sel_rpt : 2;  /* bit[2-3]: TX通道补偿滤波器补偿固定系数选择：
                                                              0：由寄存器配置
                                                              1：固定系数1
                                                              2：固定系数2
                                                              3：固定系数3 */
        unsigned long  ch1_tx_rate_rpt     : 1;  /* bit[4]  : TX通道CIC滤波器输出速率控制：
                                                                   2G,     3G&amp;4G_10M, 4G_5M,    4G_20M,    TDS,      CA
                                                              0：4.33MHz,  30.72MHz, -------,  61.44MHz, 30.72MHz,122.88MHz(默认）
                                                              1：2.16MHz,  -------,  15.36MHz, -------,  --------,--------
                                                              Others：Reserved */
        unsigned long  ch1_tx_mode_dig_rpt : 3;  /* bit[5-7]: TX通道模式控制：
                                                              000：2G(默认)
                                                              001：3G &amp; 4G_10M &amp; 4G_5M
                                                              010：4G_20M
                                                              011：TDS
                                                              100：CA
                                                              Others：X */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_MODE_RPT_UNION;
#define ABB_CH1_TX_MODE_RPT_ch1_tx_comp_bp_rpt_START   (0)
#define ABB_CH1_TX_MODE_RPT_ch1_tx_comp_bp_rpt_END     (0)
#define ABB_CH1_TX_MODE_RPT_ch1_tx_hb_bp_rpt_START     (1)
#define ABB_CH1_TX_MODE_RPT_ch1_tx_hb_bp_rpt_END       (1)
#define ABB_CH1_TX_MODE_RPT_ch1_tx_comp_sel_rpt_START  (2)
#define ABB_CH1_TX_MODE_RPT_ch1_tx_comp_sel_rpt_END    (3)
#define ABB_CH1_TX_MODE_RPT_ch1_tx_rate_rpt_START      (4)
#define ABB_CH1_TX_MODE_RPT_ch1_tx_rate_rpt_END        (4)
#define ABB_CH1_TX_MODE_RPT_ch1_tx_mode_dig_rpt_START  (5)
#define ABB_CH1_TX_MODE_RPT_ch1_tx_mode_dig_rpt_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_STATE_RPT_UNION
 结构说明  : CH1_RX_STATE_RPT 寄存器结构定义。地址偏移量:0x457，初值:0x00，宽度:8
 寄存器说明: RX数字工作状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_aclk_rpt      : 1;  /* bit[0]: RX通道模拟随路时钟 */
        unsigned long  ch1_rx_clk_rpt       : 1;  /* bit[1]: RX通道输出数字随路时钟 */
        unsigned long  ch1_rx_vld_rpt       : 1;  /* bit[2]: RX通道输出数据有效指示信号 */
        unsigned long  ch1_rxa_data_rpt     : 1;  /* bit[3]: RXA通道输出数据翻转指示信号 */
        unsigned long  ch1_rxa_overflow_rpt : 1;  /* bit[4]: RXA通道数据削顶指示信号 */
        unsigned long  ch1_rxb_data_rpt     : 1;  /* bit[5]: RXB通道输出数据翻转指示信号 */
        unsigned long  ch1_rxb_overflow_rpt : 1;  /* bit[6]: RXB通道数据削顶指示信号 */
        unsigned long  ch1_reserved         : 1;  /* bit[7]: 保留。 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_STATE_RPT_UNION;
#define ABB_CH1_RX_STATE_RPT_ch1_rx_aclk_rpt_START       (0)
#define ABB_CH1_RX_STATE_RPT_ch1_rx_aclk_rpt_END         (0)
#define ABB_CH1_RX_STATE_RPT_ch1_rx_clk_rpt_START        (1)
#define ABB_CH1_RX_STATE_RPT_ch1_rx_clk_rpt_END          (1)
#define ABB_CH1_RX_STATE_RPT_ch1_rx_vld_rpt_START        (2)
#define ABB_CH1_RX_STATE_RPT_ch1_rx_vld_rpt_END          (2)
#define ABB_CH1_RX_STATE_RPT_ch1_rxa_data_rpt_START      (3)
#define ABB_CH1_RX_STATE_RPT_ch1_rxa_data_rpt_END        (3)
#define ABB_CH1_RX_STATE_RPT_ch1_rxa_overflow_rpt_START  (4)
#define ABB_CH1_RX_STATE_RPT_ch1_rxa_overflow_rpt_END    (4)
#define ABB_CH1_RX_STATE_RPT_ch1_rxb_data_rpt_START      (5)
#define ABB_CH1_RX_STATE_RPT_ch1_rxb_data_rpt_END        (5)
#define ABB_CH1_RX_STATE_RPT_ch1_rxb_overflow_rpt_START  (6)
#define ABB_CH1_RX_STATE_RPT_ch1_rxb_overflow_rpt_END    (6)
#define ABB_CH1_RX_STATE_RPT_ch1_reserved_START          (7)
#define ABB_CH1_RX_STATE_RPT_ch1_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_STATE_RPT_UNION
 结构说明  : CH1_TX_STATE_RPT 寄存器结构定义。地址偏移量:0x458，初值:0x00，宽度:8
 寄存器说明: TX数字工作状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_aclk_rpt     : 1;  /* bit[0]: TX通道模拟随路时钟 */
        unsigned long  ch1_tx_dclk_rpt     : 1;  /* bit[1]: TX通道输入数字随路时钟 */
        unsigned long  ch1_tx_vld_rpt      : 1;  /* bit[2]: TX通输入数据有效指示信号 */
        unsigned long  ch1_tx_clk_rpt      : 1;  /* bit[3]: TX通道数字主工作时钟 */
        unsigned long  ch1_tx_data_rpt     : 1;  /* bit[4]: TX通道数据翻转指示信号 */
        unsigned long  ch1_tx_overflow_rpt : 1;  /* bit[5]: TX通道数据削顶指示信号 */
        unsigned long  ch1_tx_fifo_wfull   : 1;  /* bit[6]: TX通道FIFO写满状态 */
        unsigned long  ch1_tx_fifo_rempty  : 1;  /* bit[7]: TX通道FIFO读空状态 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_STATE_RPT_UNION;
#define ABB_CH1_TX_STATE_RPT_ch1_tx_aclk_rpt_START      (0)
#define ABB_CH1_TX_STATE_RPT_ch1_tx_aclk_rpt_END        (0)
#define ABB_CH1_TX_STATE_RPT_ch1_tx_dclk_rpt_START      (1)
#define ABB_CH1_TX_STATE_RPT_ch1_tx_dclk_rpt_END        (1)
#define ABB_CH1_TX_STATE_RPT_ch1_tx_vld_rpt_START       (2)
#define ABB_CH1_TX_STATE_RPT_ch1_tx_vld_rpt_END         (2)
#define ABB_CH1_TX_STATE_RPT_ch1_tx_clk_rpt_START       (3)
#define ABB_CH1_TX_STATE_RPT_ch1_tx_clk_rpt_END         (3)
#define ABB_CH1_TX_STATE_RPT_ch1_tx_data_rpt_START      (4)
#define ABB_CH1_TX_STATE_RPT_ch1_tx_data_rpt_END        (4)
#define ABB_CH1_TX_STATE_RPT_ch1_tx_overflow_rpt_START  (5)
#define ABB_CH1_TX_STATE_RPT_ch1_tx_overflow_rpt_END    (5)
#define ABB_CH1_TX_STATE_RPT_ch1_tx_fifo_wfull_START    (6)
#define ABB_CH1_TX_STATE_RPT_ch1_tx_fifo_wfull_END      (6)
#define ABB_CH1_TX_STATE_RPT_ch1_tx_fifo_rempty_START   (7)
#define ABB_CH1_TX_STATE_RPT_ch1_tx_fifo_rempty_END     (7)


/*****************************************************************************
 结构名    : ABB_CH1_FLUSH_CFG1_UNION
 结构说明  : CH1_FLUSH_CFG1 寄存器结构定义。地址偏移量:0x45A，初值:0x40，宽度:8
 寄存器说明: 通道0配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_flush_width_msb : 3;  /* bit[0-2]: flush宽度[10:8]，单位为19.2M时钟周期。 */
        unsigned long  ch1_flush_value     : 5;  /* bit[3-7]: FLUSH值，默认为8。 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_FLUSH_CFG1_UNION;
#define ABB_CH1_FLUSH_CFG1_ch1_flush_width_msb_START  (0)
#define ABB_CH1_FLUSH_CFG1_ch1_flush_width_msb_END    (2)
#define ABB_CH1_FLUSH_CFG1_ch1_flush_value_START      (3)
#define ABB_CH1_FLUSH_CFG1_ch1_flush_value_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_SINE_GENERATE_UNION
 结构说明  : CH1_SINE_GENERATE 寄存器结构定义。地址偏移量:0x45B，初值:0x10，宽度:8
 寄存器说明: SINE发送寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_sine_enable : 1;  /* bit[0]  : 正弦波发送使能。该位使能，则ET通道发送正弦波信号，且通过sine_sw_req选择CH0或者CH1发送正弦波信号。
                                                          0：不发送
                                                          1：发送 */
        unsigned long  ch1_reserved    : 1;  /* bit[1]  : 保留。 */
        unsigned long  ch1_sine_amp    : 2;  /* bit[2-3]: 正弦波发送幅度控制
                                                          00：满量程
                                                          01：3/4量程
                                                          10：1/2量程
                                                          11：1/4量程 */
        unsigned long  ch1_sine_freq   : 4;  /* bit[4-7]: 正弦波发送频率控制，单位(freq of tx_hb_clk)/32，可配范围为1~f */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_SINE_GENERATE_UNION;
#define ABB_CH1_SINE_GENERATE_ch1_sine_enable_START  (0)
#define ABB_CH1_SINE_GENERATE_ch1_sine_enable_END    (0)
#define ABB_CH1_SINE_GENERATE_ch1_reserved_START     (1)
#define ABB_CH1_SINE_GENERATE_ch1_reserved_END       (1)
#define ABB_CH1_SINE_GENERATE_ch1_sine_amp_START     (2)
#define ABB_CH1_SINE_GENERATE_ch1_sine_amp_END       (3)
#define ABB_CH1_SINE_GENERATE_ch1_sine_freq_START    (4)
#define ABB_CH1_SINE_GENERATE_ch1_sine_freq_END      (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_DELAY_LEN_UNION
 结构说明  : CH1_RX_DELAY_LEN 寄存器结构定义。地址偏移量:0x45C，初值:0x12，宽度:8
 寄存器说明: 随路时钟延时关闭长度寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_sclk_delay_len    : 2;  /* bit[0-1]: rx_en拉低后，随路时钟继续发送个数。
                                                                00：2个随路时钟
                                                                01：4个随路时钟
                                                                10：8个随路时钟
                                                                11：16个随路时钟 */
        unsigned long  ch1_adc_clk_delay_len : 4;  /* bit[2-5]: rx_en拉低后，模拟部分A2D_RX_MCLK延时关闭时间长度配置。
                                                                延时时长 = adc_clk_delay_len * 1.28us。（cfg_clk频率200MHz下） */
        unsigned long  ch1_reserved          : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_DELAY_LEN_UNION;
#define ABB_CH1_RX_DELAY_LEN_ch1_sclk_delay_len_START     (0)
#define ABB_CH1_RX_DELAY_LEN_ch1_sclk_delay_len_END       (1)
#define ABB_CH1_RX_DELAY_LEN_ch1_adc_clk_delay_len_START  (2)
#define ABB_CH1_RX_DELAY_LEN_ch1_adc_clk_delay_len_END    (5)
#define ABB_CH1_RX_DELAY_LEN_ch1_reserved_START           (6)
#define ABB_CH1_RX_DELAY_LEN_ch1_reserved_END             (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_1_UNION
 结构说明  : CH1_RX_2G_ANA_1 寄存器结构定义。地址偏移量:0x500，初值:0xF3，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_mode_clk_2g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G 
                                                             001：3G
                                                             010：3G_DC &amp; TDS
                                                             011：2G(默认)
                                                             100：CA
                                                             101：CDMA
                                                             others:CDMA */
        unsigned long  ch1_reserved       : 1;  /* bit[3]  : reserved */
        unsigned long  ch1_rxb_q_pd_2g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXQ_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_i_pd_2g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_q_pd_2g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_i_pd_2g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_1_UNION;
#define ABB_CH1_RX_2G_ANA_1_ch1_rx_mode_clk_2g_START  (0)
#define ABB_CH1_RX_2G_ANA_1_ch1_rx_mode_clk_2g_END    (2)
#define ABB_CH1_RX_2G_ANA_1_ch1_reserved_START        (3)
#define ABB_CH1_RX_2G_ANA_1_ch1_reserved_END          (3)
#define ABB_CH1_RX_2G_ANA_1_ch1_rxb_q_pd_2g_START     (4)
#define ABB_CH1_RX_2G_ANA_1_ch1_rxb_q_pd_2g_END       (4)
#define ABB_CH1_RX_2G_ANA_1_ch1_rxb_i_pd_2g_START     (5)
#define ABB_CH1_RX_2G_ANA_1_ch1_rxb_i_pd_2g_END       (5)
#define ABB_CH1_RX_2G_ANA_1_ch1_rxa_q_pd_2g_START     (6)
#define ABB_CH1_RX_2G_ANA_1_ch1_rxa_q_pd_2g_END       (6)
#define ABB_CH1_RX_2G_ANA_1_ch1_rxa_i_pd_2g_START     (7)
#define ABB_CH1_RX_2G_ANA_1_ch1_rxa_i_pd_2g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_2_UNION
 结构说明  : CH1_RX_2G_ANA_2 寄存器结构定义。地址偏移量:0x501，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved : 2;  /* bit[0-1]: reserved */
        unsigned long  ch1_ibct3_2g : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch1_ibct2_2g : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch1_ibct1_2g : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_2_UNION;
#define ABB_CH1_RX_2G_ANA_2_ch1_reserved_START  (0)
#define ABB_CH1_RX_2G_ANA_2_ch1_reserved_END    (1)
#define ABB_CH1_RX_2G_ANA_2_ch1_ibct3_2g_START  (2)
#define ABB_CH1_RX_2G_ANA_2_ch1_ibct3_2g_END    (3)
#define ABB_CH1_RX_2G_ANA_2_ch1_ibct2_2g_START  (4)
#define ABB_CH1_RX_2G_ANA_2_ch1_ibct2_2g_END    (5)
#define ABB_CH1_RX_2G_ANA_2_ch1_ibct1_2g_START  (6)
#define ABB_CH1_RX_2G_ANA_2_ch1_ibct1_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_3_UNION
 结构说明  : CH1_RX_2G_ANA_3 寄存器结构定义。地址偏移量:0x502，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibct_stg12_2g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch1_ibct_stg3_2g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch1_pdm_ctrl      : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  ch1_reserved      : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_3_UNION;
#define ABB_CH1_RX_2G_ANA_3_ch1_ibct_stg12_2g_START  (0)
#define ABB_CH1_RX_2G_ANA_3_ch1_ibct_stg12_2g_END    (2)
#define ABB_CH1_RX_2G_ANA_3_ch1_ibct_stg3_2g_START   (3)
#define ABB_CH1_RX_2G_ANA_3_ch1_ibct_stg3_2g_END     (5)
#define ABB_CH1_RX_2G_ANA_3_ch1_pdm_ctrl_START       (6)
#define ABB_CH1_RX_2G_ANA_3_ch1_pdm_ctrl_END         (6)
#define ABB_CH1_RX_2G_ANA_3_ch1_reserved_START       (7)
#define ABB_CH1_RX_2G_ANA_3_ch1_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_4_UNION
 结构说明  : CH1_RX_2G_ANA_4 寄存器结构定义。地址偏移量:0x503，初值:0x40，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibias_qu_2g    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch1_rx_ibct_dac_2g : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch1_ck_whole_ctrl  : 2;  /* bit[6-7]: DAC1时钟控制
                                                             00：no delay
                                                             01：delay 100ps（默认）
                                                             10：150ps
                                                             11：200ps */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_4_UNION;
#define ABB_CH1_RX_2G_ANA_4_ch1_ibias_qu_2g_START     (0)
#define ABB_CH1_RX_2G_ANA_4_ch1_ibias_qu_2g_END       (2)
#define ABB_CH1_RX_2G_ANA_4_ch1_rx_ibct_dac_2g_START  (3)
#define ABB_CH1_RX_2G_ANA_4_ch1_rx_ibct_dac_2g_END    (5)
#define ABB_CH1_RX_2G_ANA_4_ch1_ck_whole_ctrl_START   (6)
#define ABB_CH1_RX_2G_ANA_4_ch1_ck_whole_ctrl_END     (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_5_UNION
 结构说明  : CH1_RX_2G_ANA_5 寄存器结构定义。地址偏移量:0x504，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_qu_lp             : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch1_ts_delay_2g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch1_dem_output_sel_2g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch1_dem_enb           : 1;  /* bit[7]  : DEM 使能
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_5_UNION;
#define ABB_CH1_RX_2G_ANA_5_ch1_qu_lp_START              (0)
#define ABB_CH1_RX_2G_ANA_5_ch1_qu_lp_END                (3)
#define ABB_CH1_RX_2G_ANA_5_ch1_ts_delay_2g_START        (4)
#define ABB_CH1_RX_2G_ANA_5_ch1_ts_delay_2g_END          (5)
#define ABB_CH1_RX_2G_ANA_5_ch1_dem_output_sel_2g_START  (6)
#define ABB_CH1_RX_2G_ANA_5_ch1_dem_output_sel_2g_END    (6)
#define ABB_CH1_RX_2G_ANA_5_ch1_dem_enb_START            (7)
#define ABB_CH1_RX_2G_ANA_5_ch1_dem_enb_END              (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_6_UNION
 结构说明  : CH1_RX_2G_ANA_6 寄存器结构定义。地址偏移量:0x505，初值:0x80，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch1_ibmode_qu_2g      : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch1_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch1_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_6_UNION;
#define ABB_CH1_RX_2G_ANA_6_ch1_reserved_1_START         (0)
#define ABB_CH1_RX_2G_ANA_6_ch1_reserved_1_END           (0)
#define ABB_CH1_RX_2G_ANA_6_ch1_ibmode_qu_2g_START       (1)
#define ABB_CH1_RX_2G_ANA_6_ch1_ibmode_qu_2g_END         (3)
#define ABB_CH1_RX_2G_ANA_6_ch1_reserved_0_START         (4)
#define ABB_CH1_RX_2G_ANA_6_ch1_reserved_0_END           (5)
#define ABB_CH1_RX_2G_ANA_6_ch1_adc_st3_cap_multi_START  (6)
#define ABB_CH1_RX_2G_ANA_6_ch1_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_7_UNION
 结构说明  : CH1_RX_2G_ANA_7 寄存器结构定义。地址偏移量:0x506，初值:0x0F，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_qu_ctrl : 6;
        unsigned long  ch1_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch1_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_7_UNION;
#define ABB_CH1_RX_2G_ANA_7_ch1_ck_qu_ctrl_START  (0)
#define ABB_CH1_RX_2G_ANA_7_ch1_ck_qu_ctrl_END    (5)
#define ABB_CH1_RX_2G_ANA_7_ch1_reserved_START    (6)
#define ABB_CH1_RX_2G_ANA_7_ch1_reserved_END      (6)
#define ABB_CH1_RX_2G_ANA_7_ch1_clk_inv_START     (7)
#define ABB_CH1_RX_2G_ANA_7_ch1_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_8_UNION
 结构说明  : CH1_RX_2G_ANA_8 寄存器结构定义。地址偏移量:0x507，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch1_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch1_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_8_UNION;
#define ABB_CH1_RX_2G_ANA_8_ch1_rx_bias_ctrl_START  (0)
#define ABB_CH1_RX_2G_ANA_8_ch1_rx_bias_ctrl_END    (2)
#define ABB_CH1_RX_2G_ANA_8_ch1_gmbias_sel_START    (3)
#define ABB_CH1_RX_2G_ANA_8_ch1_gmbias_sel_END      (3)
#define ABB_CH1_RX_2G_ANA_8_ch1_reserved_START      (4)
#define ABB_CH1_RX_2G_ANA_8_ch1_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_9_UNION
 结构说明  : CH1_RX_2G_ANA_9 寄存器结构定义。地址偏移量:0x508，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch1_dem_mod_2g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch1_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_9_UNION;
#define ABB_CH1_RX_2G_ANA_9_ch1_reserved_1_START  (0)
#define ABB_CH1_RX_2G_ANA_9_ch1_reserved_1_END    (3)
#define ABB_CH1_RX_2G_ANA_9_ch1_dem_mod_2g_START  (4)
#define ABB_CH1_RX_2G_ANA_9_ch1_dem_mod_2g_END    (6)
#define ABB_CH1_RX_2G_ANA_9_ch1_reserved_0_START  (7)
#define ABB_CH1_RX_2G_ANA_9_ch1_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_10_UNION
 结构说明  : CH1_RX_2G_ANA_10 寄存器结构定义。地址偏移量:0x509，初值:0x03，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_tune_half : 6;
        unsigned long  ch1_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch1_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_10_UNION;
#define ABB_CH1_RX_2G_ANA_10_ch1_ck_tune_half_START  (0)
#define ABB_CH1_RX_2G_ANA_10_ch1_ck_tune_half_END    (5)
#define ABB_CH1_RX_2G_ANA_10_ch1_dclk_inv_START      (6)
#define ABB_CH1_RX_2G_ANA_10_ch1_dclk_inv_END        (6)
#define ABB_CH1_RX_2G_ANA_10_ch1_reserved_START      (7)
#define ABB_CH1_RX_2G_ANA_10_ch1_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_11_UNION
 结构说明  : CH1_RX_2G_ANA_11 寄存器结构定义。地址偏移量:0x50A，初值:0x17，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch1_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch1_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch1_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_11_UNION;
#define ABB_CH1_RX_2G_ANA_11_ch1_int3_res_ctrl_START  (0)
#define ABB_CH1_RX_2G_ANA_11_ch1_int3_res_ctrl_END    (2)
#define ABB_CH1_RX_2G_ANA_11_ch1_reserved_1_START     (3)
#define ABB_CH1_RX_2G_ANA_11_ch1_reserved_1_END       (3)
#define ABB_CH1_RX_2G_ANA_11_ch1_int3_res_sel_START   (4)
#define ABB_CH1_RX_2G_ANA_11_ch1_int3_res_sel_END     (4)
#define ABB_CH1_RX_2G_ANA_11_ch1_reserved_0_START     (5)
#define ABB_CH1_RX_2G_ANA_11_ch1_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_2G_ANA_1_UNION
 结构说明  : CH1_TX_2G_ANA_1 寄存器结构定义。地址偏移量:0x50B，初值:0x8F，宽度:8
 寄存器说明: TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr48。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_mode_clk_2g : 2;  /* bit[0-1]: {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
                                                             000：4G
                                                             001：3G &amp; TDS
                                                             010：CA
                                                             011：2G(默认)
                                                             1xx：CDMA */
        unsigned long  ch1_tx_q_pd_a_2g   : 1;  /* bit[2]  : TX_Q DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_a_2g   : 1;  /* bit[3]  : TX_I DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_div_mode_2g : 2;  /* bit[4-5]: TX Mode 时钟控制：
                                                             00：1分频（默认）
                                                             01：2分频
                                                             10：8分频
                                                             11：4分频 */
        unsigned long  ch1_fc_2g          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                             00：20MHz
                                                             01：40MHz
                                                             10：10MHz（默认)
                                                             11：20MHz        */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_2G_ANA_1_UNION;
#define ABB_CH1_TX_2G_ANA_1_ch1_tx_mode_clk_2g_START  (0)
#define ABB_CH1_TX_2G_ANA_1_ch1_tx_mode_clk_2g_END    (1)
#define ABB_CH1_TX_2G_ANA_1_ch1_tx_q_pd_a_2g_START    (2)
#define ABB_CH1_TX_2G_ANA_1_ch1_tx_q_pd_a_2g_END      (2)
#define ABB_CH1_TX_2G_ANA_1_ch1_tx_i_pd_a_2g_START    (3)
#define ABB_CH1_TX_2G_ANA_1_ch1_tx_i_pd_a_2g_END      (3)
#define ABB_CH1_TX_2G_ANA_1_ch1_tx_div_mode_2g_START  (4)
#define ABB_CH1_TX_2G_ANA_1_ch1_tx_div_mode_2g_END    (5)
#define ABB_CH1_TX_2G_ANA_1_ch1_fc_2g_START           (6)
#define ABB_CH1_TX_2G_ANA_1_ch1_fc_2g_END             (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_2G_ANA_2_UNION
 结构说明  : CH1_TX_2G_ANA_2 寄存器结构定义。地址偏移量:0x50C，初值:0x3A，宽度:8
 寄存器说明: TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr49。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_current_mode_op1_2g : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                  00/01/11 输出级电流正常，miller补偿电容正常
                                                                  10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch1_current_mode_op2_2g : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                  00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                  01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                  10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                  11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch1_lpf_mode_2g         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                  运放电流：   op1   op2
                                                                  00：         10u   10u 
                                                                  01：         5u    5u
                                                                  10：         8u    8u
                                                                  11：         3u    3u （默认） */
        unsigned long  ch1_reserved            : 1;  /* bit[6]  : reserved */
        unsigned long  ch1_tx_mode_clk_b3      : 1;  /* bit[7]  : {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_2g说明。 */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_2G_ANA_2_UNION;
#define ABB_CH1_TX_2G_ANA_2_ch1_current_mode_op1_2g_START  (0)
#define ABB_CH1_TX_2G_ANA_2_ch1_current_mode_op1_2g_END    (1)
#define ABB_CH1_TX_2G_ANA_2_ch1_current_mode_op2_2g_START  (2)
#define ABB_CH1_TX_2G_ANA_2_ch1_current_mode_op2_2g_END    (3)
#define ABB_CH1_TX_2G_ANA_2_ch1_lpf_mode_2g_START          (4)
#define ABB_CH1_TX_2G_ANA_2_ch1_lpf_mode_2g_END            (5)
#define ABB_CH1_TX_2G_ANA_2_ch1_reserved_START             (6)
#define ABB_CH1_TX_2G_ANA_2_ch1_reserved_END               (6)
#define ABB_CH1_TX_2G_ANA_2_ch1_tx_mode_clk_b3_START       (7)
#define ABB_CH1_TX_2G_ANA_2_ch1_tx_mode_clk_b3_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_2G_ANA_5_UNION
 结构说明  : CH1_TX_2G_ANA_5 寄存器结构定义。地址偏移量:0x50F，初值:0x00，宽度:8
 寄存器说明: TX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr52。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_current_2g : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                            000：1.0x
                                                            001：0.8x
                                                            010：0.6x
                                                            011：0.4x
                                                            100：1.8x
                                                            101：1.6x
                                                            110：1.4x
                                                            111：1.2x */
        unsigned long  ch1_reserved      : 5;  /* bit[3-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_2G_ANA_5_UNION;
#define ABB_CH1_TX_2G_ANA_5_ch1_tx_current_2g_START  (0)
#define ABB_CH1_TX_2G_ANA_5_ch1_tx_current_2g_END    (2)
#define ABB_CH1_TX_2G_ANA_5_ch1_reserved_START       (3)
#define ABB_CH1_TX_2G_ANA_5_ch1_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_1_UNION
 结构说明  : CH1_RX_3G_ANA_1 寄存器结构定义。地址偏移量:0x510，初值:0xF1，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_mode_clk_3g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G 
                                                             001：3G(默认)
                                                             010：3G_DC &amp; TDS 
                                                             011：2G
                                                             100：CA
                                                             101：CDMA
                                                             others:CDMA */
        unsigned long  ch1_reserved       : 1;  /* bit[3]  : reserved */
        unsigned long  ch1_rxb_q_pd_3g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_i_pd_3g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_q_pd_3g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_i_pd_3g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_1_UNION;
#define ABB_CH1_RX_3G_ANA_1_ch1_rx_mode_clk_3g_START  (0)
#define ABB_CH1_RX_3G_ANA_1_ch1_rx_mode_clk_3g_END    (2)
#define ABB_CH1_RX_3G_ANA_1_ch1_reserved_START        (3)
#define ABB_CH1_RX_3G_ANA_1_ch1_reserved_END          (3)
#define ABB_CH1_RX_3G_ANA_1_ch1_rxb_q_pd_3g_START     (4)
#define ABB_CH1_RX_3G_ANA_1_ch1_rxb_q_pd_3g_END       (4)
#define ABB_CH1_RX_3G_ANA_1_ch1_rxb_i_pd_3g_START     (5)
#define ABB_CH1_RX_3G_ANA_1_ch1_rxb_i_pd_3g_END       (5)
#define ABB_CH1_RX_3G_ANA_1_ch1_rxa_q_pd_3g_START     (6)
#define ABB_CH1_RX_3G_ANA_1_ch1_rxa_q_pd_3g_END       (6)
#define ABB_CH1_RX_3G_ANA_1_ch1_rxa_i_pd_3g_START     (7)
#define ABB_CH1_RX_3G_ANA_1_ch1_rxa_i_pd_3g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_2_UNION
 结构说明  : CH1_RX_3G_ANA_2 寄存器结构定义。地址偏移量:0x511，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved  : 2;  /* bit[0-1]: reserved */
        unsigned long  ch1_ibct4_3g  : 2;  /* bit[2-3]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  ch1_ibct3_3g  : 2;  /* bit[4-5]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  ch1_ibct12_3g : 2;  /* bit[6-7]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_2_UNION;
#define ABB_CH1_RX_3G_ANA_2_ch1_reserved_START   (0)
#define ABB_CH1_RX_3G_ANA_2_ch1_reserved_END     (1)
#define ABB_CH1_RX_3G_ANA_2_ch1_ibct4_3g_START   (2)
#define ABB_CH1_RX_3G_ANA_2_ch1_ibct4_3g_END     (3)
#define ABB_CH1_RX_3G_ANA_2_ch1_ibct3_3g_START   (4)
#define ABB_CH1_RX_3G_ANA_2_ch1_ibct3_3g_END     (5)
#define ABB_CH1_RX_3G_ANA_2_ch1_ibct12_3g_START  (6)
#define ABB_CH1_RX_3G_ANA_2_ch1_ibct12_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_3_UNION
 结构说明  : CH1_RX_3G_ANA_3 寄存器结构定义。地址偏移量:0x512，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibct_stg12_3g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch1_ibct_stg3_3g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch1_pdm_ctrl      : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  ch1_reserved      : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_3_UNION;
#define ABB_CH1_RX_3G_ANA_3_ch1_ibct_stg12_3g_START  (0)
#define ABB_CH1_RX_3G_ANA_3_ch1_ibct_stg12_3g_END    (2)
#define ABB_CH1_RX_3G_ANA_3_ch1_ibct_stg3_3g_START   (3)
#define ABB_CH1_RX_3G_ANA_3_ch1_ibct_stg3_3g_END     (5)
#define ABB_CH1_RX_3G_ANA_3_ch1_pdm_ctrl_START       (6)
#define ABB_CH1_RX_3G_ANA_3_ch1_pdm_ctrl_END         (6)
#define ABB_CH1_RX_3G_ANA_3_ch1_reserved_START       (7)
#define ABB_CH1_RX_3G_ANA_3_ch1_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_4_UNION
 结构说明  : CH1_RX_3G_ANA_4 寄存器结构定义。地址偏移量:0x513，初值:0x40，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibias_qu_3g    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch1_rx_ibct_dac_3g : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch1_ck_whole_ctrl  : 2;  /* bit[6-7]: DAC1时钟控制
                                                             00：no delay
                                                             01：delay 100ps（默认）
                                                             10：150ps
                                                             11：200ps */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_4_UNION;
#define ABB_CH1_RX_3G_ANA_4_ch1_ibias_qu_3g_START     (0)
#define ABB_CH1_RX_3G_ANA_4_ch1_ibias_qu_3g_END       (2)
#define ABB_CH1_RX_3G_ANA_4_ch1_rx_ibct_dac_3g_START  (3)
#define ABB_CH1_RX_3G_ANA_4_ch1_rx_ibct_dac_3g_END    (5)
#define ABB_CH1_RX_3G_ANA_4_ch1_ck_whole_ctrl_START   (6)
#define ABB_CH1_RX_3G_ANA_4_ch1_ck_whole_ctrl_END     (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_5_UNION
 结构说明  : CH1_RX_3G_ANA_5 寄存器结构定义。地址偏移量:0x514，初值:0x0C，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_qu_lp             : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch1_ts_delay_3g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch1_dem_output_sel_3g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch1_dem_enb           : 1;  /* bit[7]  : DEM 使能非
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_5_UNION;
#define ABB_CH1_RX_3G_ANA_5_ch1_qu_lp_START              (0)
#define ABB_CH1_RX_3G_ANA_5_ch1_qu_lp_END                (3)
#define ABB_CH1_RX_3G_ANA_5_ch1_ts_delay_3g_START        (4)
#define ABB_CH1_RX_3G_ANA_5_ch1_ts_delay_3g_END          (5)
#define ABB_CH1_RX_3G_ANA_5_ch1_dem_output_sel_3g_START  (6)
#define ABB_CH1_RX_3G_ANA_5_ch1_dem_output_sel_3g_END    (6)
#define ABB_CH1_RX_3G_ANA_5_ch1_dem_enb_START            (7)
#define ABB_CH1_RX_3G_ANA_5_ch1_dem_enb_END              (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_6_UNION
 结构说明  : CH1_RX_3G_ANA_6 寄存器结构定义。地址偏移量:0x515，初值:0x80，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch1_ibmode_qu_3g      : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch1_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch1_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_6_UNION;
#define ABB_CH1_RX_3G_ANA_6_ch1_reserved_1_START         (0)
#define ABB_CH1_RX_3G_ANA_6_ch1_reserved_1_END           (0)
#define ABB_CH1_RX_3G_ANA_6_ch1_ibmode_qu_3g_START       (1)
#define ABB_CH1_RX_3G_ANA_6_ch1_ibmode_qu_3g_END         (3)
#define ABB_CH1_RX_3G_ANA_6_ch1_reserved_0_START         (4)
#define ABB_CH1_RX_3G_ANA_6_ch1_reserved_0_END           (5)
#define ABB_CH1_RX_3G_ANA_6_ch1_adc_st3_cap_multi_START  (6)
#define ABB_CH1_RX_3G_ANA_6_ch1_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_7_UNION
 结构说明  : CH1_RX_3G_ANA_7 寄存器结构定义。地址偏移量:0x516，初值:0x0F，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_qu_ctrl : 6;
        unsigned long  ch1_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch1_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_7_UNION;
#define ABB_CH1_RX_3G_ANA_7_ch1_ck_qu_ctrl_START  (0)
#define ABB_CH1_RX_3G_ANA_7_ch1_ck_qu_ctrl_END    (5)
#define ABB_CH1_RX_3G_ANA_7_ch1_reserved_START    (6)
#define ABB_CH1_RX_3G_ANA_7_ch1_reserved_END      (6)
#define ABB_CH1_RX_3G_ANA_7_ch1_clk_inv_START     (7)
#define ABB_CH1_RX_3G_ANA_7_ch1_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_8_UNION
 结构说明  : CH1_RX_3G_ANA_8 寄存器结构定义。地址偏移量:0x517，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch1_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch1_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_8_UNION;
#define ABB_CH1_RX_3G_ANA_8_ch1_rx_bias_ctrl_START  (0)
#define ABB_CH1_RX_3G_ANA_8_ch1_rx_bias_ctrl_END    (2)
#define ABB_CH1_RX_3G_ANA_8_ch1_gmbias_sel_START    (3)
#define ABB_CH1_RX_3G_ANA_8_ch1_gmbias_sel_END      (3)
#define ABB_CH1_RX_3G_ANA_8_ch1_reserved_START      (4)
#define ABB_CH1_RX_3G_ANA_8_ch1_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_9_UNION
 结构说明  : CH1_RX_3G_ANA_9 寄存器结构定义。地址偏移量:0x518，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch1_dem_mod_3g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch1_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_9_UNION;
#define ABB_CH1_RX_3G_ANA_9_ch1_reserved_1_START  (0)
#define ABB_CH1_RX_3G_ANA_9_ch1_reserved_1_END    (3)
#define ABB_CH1_RX_3G_ANA_9_ch1_dem_mod_3g_START  (4)
#define ABB_CH1_RX_3G_ANA_9_ch1_dem_mod_3g_END    (6)
#define ABB_CH1_RX_3G_ANA_9_ch1_reserved_0_START  (7)
#define ABB_CH1_RX_3G_ANA_9_ch1_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_10_UNION
 结构说明  : CH1_RX_3G_ANA_10 寄存器结构定义。地址偏移量:0x519，初值:0x03，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_tune_half : 6;
        unsigned long  ch1_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch1_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_10_UNION;
#define ABB_CH1_RX_3G_ANA_10_ch1_ck_tune_half_START  (0)
#define ABB_CH1_RX_3G_ANA_10_ch1_ck_tune_half_END    (5)
#define ABB_CH1_RX_3G_ANA_10_ch1_dclk_inv_START      (6)
#define ABB_CH1_RX_3G_ANA_10_ch1_dclk_inv_END        (6)
#define ABB_CH1_RX_3G_ANA_10_ch1_reserved_START      (7)
#define ABB_CH1_RX_3G_ANA_10_ch1_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_11_UNION
 结构说明  : CH1_RX_3G_ANA_11 寄存器结构定义。地址偏移量:0x51A，初值:0x17，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch1_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch1_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch1_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_11_UNION;
#define ABB_CH1_RX_3G_ANA_11_ch1_int3_res_ctrl_START  (0)
#define ABB_CH1_RX_3G_ANA_11_ch1_int3_res_ctrl_END    (2)
#define ABB_CH1_RX_3G_ANA_11_ch1_reserved_1_START     (3)
#define ABB_CH1_RX_3G_ANA_11_ch1_reserved_1_END       (3)
#define ABB_CH1_RX_3G_ANA_11_ch1_int3_res_sel_START   (4)
#define ABB_CH1_RX_3G_ANA_11_ch1_int3_res_sel_END     (4)
#define ABB_CH1_RX_3G_ANA_11_ch1_reserved_0_START     (5)
#define ABB_CH1_RX_3G_ANA_11_ch1_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_3G_ANA_1_UNION
 结构说明  : CH1_TX_3G_ANA_1 寄存器结构定义。地址偏移量:0x51B，初值:0x8D，宽度:8
 寄存器说明: TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr48。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_mode_clk_3g : 2;  /* bit[0-1]: {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
                                                             000：4G
                                                             001：3G &amp; TDS（默认）
                                                             010：CA
                                                             011：2G
                                                             1xx：CDMA */
        unsigned long  ch1_tx_q_pd_a_3g   : 1;  /* bit[2]  : TX_Q DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_a_3g   : 1;  /* bit[3]  : TX_I DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_div_mode_3g : 2;  /* bit[4-5]: TX Mode 时钟控制：
                                                             00：1分频（默认）
                                                             01：2分频
                                                             10：8分频
                                                             11：4分频 */
        unsigned long  ch1_fc_3g          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                             00：20MHz
                                                             01：40MHz       
                                                             10：10MHz（默认）    
                                                             11：20MHz        */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_3G_ANA_1_UNION;
#define ABB_CH1_TX_3G_ANA_1_ch1_tx_mode_clk_3g_START  (0)
#define ABB_CH1_TX_3G_ANA_1_ch1_tx_mode_clk_3g_END    (1)
#define ABB_CH1_TX_3G_ANA_1_ch1_tx_q_pd_a_3g_START    (2)
#define ABB_CH1_TX_3G_ANA_1_ch1_tx_q_pd_a_3g_END      (2)
#define ABB_CH1_TX_3G_ANA_1_ch1_tx_i_pd_a_3g_START    (3)
#define ABB_CH1_TX_3G_ANA_1_ch1_tx_i_pd_a_3g_END      (3)
#define ABB_CH1_TX_3G_ANA_1_ch1_tx_div_mode_3g_START  (4)
#define ABB_CH1_TX_3G_ANA_1_ch1_tx_div_mode_3g_END    (5)
#define ABB_CH1_TX_3G_ANA_1_ch1_fc_3g_START           (6)
#define ABB_CH1_TX_3G_ANA_1_ch1_fc_3g_END             (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_3G_ANA_2_UNION
 结构说明  : CH1_TX_3G_ANA_2 寄存器结构定义。地址偏移量:0x51C，初值:0x3A，宽度:8
 寄存器说明: TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr49。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_current_mode_op1_3g : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                  00/01/11 输出级电流正常，miller补偿电容正常
                                                                  10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch1_current_mode_op2_3g : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                  00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                  01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                  10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                  11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch1_lpf_mode_3g         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                  运放电流：   op1   op2
                                                                  00：         10u   10u 
                                                                  01：         5u    5u
                                                                  10：         8u    8u
                                                                  11：         3u    3u （默认） */
        unsigned long  ch1_reserved            : 1;  /* bit[6]  : reserved */
        unsigned long  ch1_tx_mode_clk_3g_b3   : 1;  /* bit[7]  : {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_3g说明。 */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_3G_ANA_2_UNION;
#define ABB_CH1_TX_3G_ANA_2_ch1_current_mode_op1_3g_START  (0)
#define ABB_CH1_TX_3G_ANA_2_ch1_current_mode_op1_3g_END    (1)
#define ABB_CH1_TX_3G_ANA_2_ch1_current_mode_op2_3g_START  (2)
#define ABB_CH1_TX_3G_ANA_2_ch1_current_mode_op2_3g_END    (3)
#define ABB_CH1_TX_3G_ANA_2_ch1_lpf_mode_3g_START          (4)
#define ABB_CH1_TX_3G_ANA_2_ch1_lpf_mode_3g_END            (5)
#define ABB_CH1_TX_3G_ANA_2_ch1_reserved_START             (6)
#define ABB_CH1_TX_3G_ANA_2_ch1_reserved_END               (6)
#define ABB_CH1_TX_3G_ANA_2_ch1_tx_mode_clk_3g_b3_START    (7)
#define ABB_CH1_TX_3G_ANA_2_ch1_tx_mode_clk_3g_b3_END      (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_3G_ANA_5_UNION
 结构说明  : CH1_TX_3G_ANA_5 寄存器结构定义。地址偏移量:0x51F，初值:0x00，宽度:8
 寄存器说明: TX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr52。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_current_3g : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                            000：1.0x
                                                            001：0.8x
                                                            010：0.6x
                                                            011：0.4x
                                                            100：1.8x
                                                            101：1.6x
                                                            110：1.4x
                                                            111：1.2x */
        unsigned long  ch1_reserved      : 5;  /* bit[3-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_3G_ANA_5_UNION;
#define ABB_CH1_TX_3G_ANA_5_ch1_tx_current_3g_START  (0)
#define ABB_CH1_TX_3G_ANA_5_ch1_tx_current_3g_END    (2)
#define ABB_CH1_TX_3G_ANA_5_ch1_reserved_START       (3)
#define ABB_CH1_TX_3G_ANA_5_ch1_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_1_UNION
 结构说明  : CH1_RX_4G_ANA_1 寄存器结构定义。地址偏移量:0x520，初值:0xF0，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_mode_clk_4g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G (默认)
                                                             001：3G
                                                             010：3G_DC &amp; TDS
                                                             011：2G
                                                             100：CA
                                                             101：CDMA
                                                             others：CDMA */
        unsigned long  ch1_reserved       : 1;  /* bit[3]  : reserved */
        unsigned long  ch1_rxb_q_pd_4g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_i_pd_4g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_q_pd_4g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_i_pd_4g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_1_UNION;
#define ABB_CH1_RX_4G_ANA_1_ch1_rx_mode_clk_4g_START  (0)
#define ABB_CH1_RX_4G_ANA_1_ch1_rx_mode_clk_4g_END    (2)
#define ABB_CH1_RX_4G_ANA_1_ch1_reserved_START        (3)
#define ABB_CH1_RX_4G_ANA_1_ch1_reserved_END          (3)
#define ABB_CH1_RX_4G_ANA_1_ch1_rxb_q_pd_4g_START     (4)
#define ABB_CH1_RX_4G_ANA_1_ch1_rxb_q_pd_4g_END       (4)
#define ABB_CH1_RX_4G_ANA_1_ch1_rxb_i_pd_4g_START     (5)
#define ABB_CH1_RX_4G_ANA_1_ch1_rxb_i_pd_4g_END       (5)
#define ABB_CH1_RX_4G_ANA_1_ch1_rxa_q_pd_4g_START     (6)
#define ABB_CH1_RX_4G_ANA_1_ch1_rxa_q_pd_4g_END       (6)
#define ABB_CH1_RX_4G_ANA_1_ch1_rxa_i_pd_4g_START     (7)
#define ABB_CH1_RX_4G_ANA_1_ch1_rxa_i_pd_4g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_2_UNION
 结构说明  : CH1_RX_4G_ANA_2 寄存器结构定义。地址偏移量:0x521，初值:0x54，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved : 2;  /* bit[0-1]: reserved */
        unsigned long  ch1_ibct3_4g : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  ch1_ibct2_4g : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  ch1_ibct1_4g : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_2_UNION;
#define ABB_CH1_RX_4G_ANA_2_ch1_reserved_START  (0)
#define ABB_CH1_RX_4G_ANA_2_ch1_reserved_END    (1)
#define ABB_CH1_RX_4G_ANA_2_ch1_ibct3_4g_START  (2)
#define ABB_CH1_RX_4G_ANA_2_ch1_ibct3_4g_END    (3)
#define ABB_CH1_RX_4G_ANA_2_ch1_ibct2_4g_START  (4)
#define ABB_CH1_RX_4G_ANA_2_ch1_ibct2_4g_END    (5)
#define ABB_CH1_RX_4G_ANA_2_ch1_ibct1_4g_START  (6)
#define ABB_CH1_RX_4G_ANA_2_ch1_ibct1_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_3_UNION
 结构说明  : CH1_RX_4G_ANA_3 寄存器结构定义。地址偏移量:0x522，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibct_stg12_4g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch1_ibct_stg3_4g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch1_pdm_ctrl      : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  ch1_reserved      : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_3_UNION;
#define ABB_CH1_RX_4G_ANA_3_ch1_ibct_stg12_4g_START  (0)
#define ABB_CH1_RX_4G_ANA_3_ch1_ibct_stg12_4g_END    (2)
#define ABB_CH1_RX_4G_ANA_3_ch1_ibct_stg3_4g_START   (3)
#define ABB_CH1_RX_4G_ANA_3_ch1_ibct_stg3_4g_END     (5)
#define ABB_CH1_RX_4G_ANA_3_ch1_pdm_ctrl_START       (6)
#define ABB_CH1_RX_4G_ANA_3_ch1_pdm_ctrl_END         (6)
#define ABB_CH1_RX_4G_ANA_3_ch1_reserved_START       (7)
#define ABB_CH1_RX_4G_ANA_3_ch1_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_4_UNION
 结构说明  : CH1_RX_4G_ANA_4 寄存器结构定义。地址偏移量:0x523，初值:0x40，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibias_qu_4g    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch1_rx_ibct_dac_4g : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch1_ck_whole_ctrl  : 2;  /* bit[6-7]: DAC1时钟控制
                                                             00：no delay
                                                             01：delay 100ps（默认）
                                                             10：150ps
                                                             11：200ps */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_4_UNION;
#define ABB_CH1_RX_4G_ANA_4_ch1_ibias_qu_4g_START     (0)
#define ABB_CH1_RX_4G_ANA_4_ch1_ibias_qu_4g_END       (2)
#define ABB_CH1_RX_4G_ANA_4_ch1_rx_ibct_dac_4g_START  (3)
#define ABB_CH1_RX_4G_ANA_4_ch1_rx_ibct_dac_4g_END    (5)
#define ABB_CH1_RX_4G_ANA_4_ch1_ck_whole_ctrl_START   (6)
#define ABB_CH1_RX_4G_ANA_4_ch1_ck_whole_ctrl_END     (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_5_UNION
 结构说明  : CH1_RX_4G_ANA_5 寄存器结构定义。地址偏移量:0x524，初值:0x0C，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_qu_lp             : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch1_ts_delay_4g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch1_dem_output_sel_4g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch1_dem_enb           : 1;  /* bit[7]  : DEM 使能非
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_5_UNION;
#define ABB_CH1_RX_4G_ANA_5_ch1_qu_lp_START              (0)
#define ABB_CH1_RX_4G_ANA_5_ch1_qu_lp_END                (3)
#define ABB_CH1_RX_4G_ANA_5_ch1_ts_delay_4g_START        (4)
#define ABB_CH1_RX_4G_ANA_5_ch1_ts_delay_4g_END          (5)
#define ABB_CH1_RX_4G_ANA_5_ch1_dem_output_sel_4g_START  (6)
#define ABB_CH1_RX_4G_ANA_5_ch1_dem_output_sel_4g_END    (6)
#define ABB_CH1_RX_4G_ANA_5_ch1_dem_enb_START            (7)
#define ABB_CH1_RX_4G_ANA_5_ch1_dem_enb_END              (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_6_UNION
 结构说明  : CH1_RX_4G_ANA_6 寄存器结构定义。地址偏移量:0x525，初值:0x80，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch1_ibmode_qu_4g      : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch1_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch1_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_6_UNION;
#define ABB_CH1_RX_4G_ANA_6_ch1_reserved_1_START         (0)
#define ABB_CH1_RX_4G_ANA_6_ch1_reserved_1_END           (0)
#define ABB_CH1_RX_4G_ANA_6_ch1_ibmode_qu_4g_START       (1)
#define ABB_CH1_RX_4G_ANA_6_ch1_ibmode_qu_4g_END         (3)
#define ABB_CH1_RX_4G_ANA_6_ch1_reserved_0_START         (4)
#define ABB_CH1_RX_4G_ANA_6_ch1_reserved_0_END           (5)
#define ABB_CH1_RX_4G_ANA_6_ch1_adc_st3_cap_multi_START  (6)
#define ABB_CH1_RX_4G_ANA_6_ch1_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_7_UNION
 结构说明  : CH1_RX_4G_ANA_7 寄存器结构定义。地址偏移量:0x526，初值:0x0F，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_qu_ctrl : 6;
        unsigned long  ch1_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch1_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_7_UNION;
#define ABB_CH1_RX_4G_ANA_7_ch1_ck_qu_ctrl_START  (0)
#define ABB_CH1_RX_4G_ANA_7_ch1_ck_qu_ctrl_END    (5)
#define ABB_CH1_RX_4G_ANA_7_ch1_reserved_START    (6)
#define ABB_CH1_RX_4G_ANA_7_ch1_reserved_END      (6)
#define ABB_CH1_RX_4G_ANA_7_ch1_clk_inv_START     (7)
#define ABB_CH1_RX_4G_ANA_7_ch1_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_8_UNION
 结构说明  : CH1_RX_4G_ANA_8 寄存器结构定义。地址偏移量:0x527，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch1_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch1_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_8_UNION;
#define ABB_CH1_RX_4G_ANA_8_ch1_rx_bias_ctrl_START  (0)
#define ABB_CH1_RX_4G_ANA_8_ch1_rx_bias_ctrl_END    (2)
#define ABB_CH1_RX_4G_ANA_8_ch1_gmbias_sel_START    (3)
#define ABB_CH1_RX_4G_ANA_8_ch1_gmbias_sel_END      (3)
#define ABB_CH1_RX_4G_ANA_8_ch1_reserved_START      (4)
#define ABB_CH1_RX_4G_ANA_8_ch1_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_9_UNION
 结构说明  : CH1_RX_4G_ANA_9 寄存器结构定义。地址偏移量:0x528，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch1_dem_mod_4g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch1_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_9_UNION;
#define ABB_CH1_RX_4G_ANA_9_ch1_reserved_1_START  (0)
#define ABB_CH1_RX_4G_ANA_9_ch1_reserved_1_END    (3)
#define ABB_CH1_RX_4G_ANA_9_ch1_dem_mod_4g_START  (4)
#define ABB_CH1_RX_4G_ANA_9_ch1_dem_mod_4g_END    (6)
#define ABB_CH1_RX_4G_ANA_9_ch1_reserved_0_START  (7)
#define ABB_CH1_RX_4G_ANA_9_ch1_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_10_UNION
 结构说明  : CH1_RX_4G_ANA_10 寄存器结构定义。地址偏移量:0x529，初值:0x03，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_tune_half : 6;
        unsigned long  ch1_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch1_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_10_UNION;
#define ABB_CH1_RX_4G_ANA_10_ch1_ck_tune_half_START  (0)
#define ABB_CH1_RX_4G_ANA_10_ch1_ck_tune_half_END    (5)
#define ABB_CH1_RX_4G_ANA_10_ch1_dclk_inv_START      (6)
#define ABB_CH1_RX_4G_ANA_10_ch1_dclk_inv_END        (6)
#define ABB_CH1_RX_4G_ANA_10_ch1_reserved_START      (7)
#define ABB_CH1_RX_4G_ANA_10_ch1_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_11_UNION
 结构说明  : CH1_RX_4G_ANA_11 寄存器结构定义。地址偏移量:0x52A，初值:0x14，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch1_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch1_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch1_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_11_UNION;
#define ABB_CH1_RX_4G_ANA_11_ch1_int3_res_ctrl_START  (0)
#define ABB_CH1_RX_4G_ANA_11_ch1_int3_res_ctrl_END    (2)
#define ABB_CH1_RX_4G_ANA_11_ch1_reserved_1_START     (3)
#define ABB_CH1_RX_4G_ANA_11_ch1_reserved_1_END       (3)
#define ABB_CH1_RX_4G_ANA_11_ch1_int3_res_sel_START   (4)
#define ABB_CH1_RX_4G_ANA_11_ch1_int3_res_sel_END     (4)
#define ABB_CH1_RX_4G_ANA_11_ch1_reserved_0_START     (5)
#define ABB_CH1_RX_4G_ANA_11_ch1_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_4G_ANA_1_UNION
 结构说明  : CH1_TX_4G_ANA_1 寄存器结构定义。地址偏移量:0x52B，初值:0xCC，宽度:8
 寄存器说明: TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr48。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_mode_clk_4g : 2;  /* bit[0-1]: {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
                                                             000：4G（默认）
                                                             001：3G &amp; TDS
                                                             010：CA
                                                             011：2G
                                                             1xx：CDMA */
        unsigned long  ch1_tx_q_pd_a_4g   : 1;  /* bit[2]  : TX_Q DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_a_4g   : 1;  /* bit[3]  : TX_I DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_div_mode_4g : 2;  /* bit[4-5]: TX Mode 时钟控制：
                                                             00：1分频（默认）
                                                             01：2分频
                                                             10：8分频
                                                             11：4分频 */
        unsigned long  ch1_fc_4g          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                             00：20MHz
                                                             01：40MHz       
                                                             10：10MHz    
                                                             11：20MHz（默认）        */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_4G_ANA_1_UNION;
#define ABB_CH1_TX_4G_ANA_1_ch1_tx_mode_clk_4g_START  (0)
#define ABB_CH1_TX_4G_ANA_1_ch1_tx_mode_clk_4g_END    (1)
#define ABB_CH1_TX_4G_ANA_1_ch1_tx_q_pd_a_4g_START    (2)
#define ABB_CH1_TX_4G_ANA_1_ch1_tx_q_pd_a_4g_END      (2)
#define ABB_CH1_TX_4G_ANA_1_ch1_tx_i_pd_a_4g_START    (3)
#define ABB_CH1_TX_4G_ANA_1_ch1_tx_i_pd_a_4g_END      (3)
#define ABB_CH1_TX_4G_ANA_1_ch1_tx_div_mode_4g_START  (4)
#define ABB_CH1_TX_4G_ANA_1_ch1_tx_div_mode_4g_END    (5)
#define ABB_CH1_TX_4G_ANA_1_ch1_fc_4g_START           (6)
#define ABB_CH1_TX_4G_ANA_1_ch1_fc_4g_END             (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_4G_ANA_2_UNION
 结构说明  : CH1_TX_4G_ANA_2 寄存器结构定义。地址偏移量:0x52C，初值:0x1F，宽度:8
 寄存器说明: TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr49。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_current_mode_op1_4g : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                  00/01/11 输出级电流正常，miller补偿电容正常
                                                                  10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch1_current_mode_op2_4g : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                  00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                  01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                  10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                  11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch1_lpf_mode_4g         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                  运放电流：   op1   op2
                                                                  00：         10u   10u 
                                                                  01：         5u    5u（默认）
                                                                  10：         8u    8u
                                                                  11：         3u    3u  */
        unsigned long  ch1_reserved            : 1;  /* bit[6]  : reserved */
        unsigned long  ch1_tx_mode_clk_4g_b3   : 1;  /* bit[7]  : {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_4g说明。 */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_4G_ANA_2_UNION;
#define ABB_CH1_TX_4G_ANA_2_ch1_current_mode_op1_4g_START  (0)
#define ABB_CH1_TX_4G_ANA_2_ch1_current_mode_op1_4g_END    (1)
#define ABB_CH1_TX_4G_ANA_2_ch1_current_mode_op2_4g_START  (2)
#define ABB_CH1_TX_4G_ANA_2_ch1_current_mode_op2_4g_END    (3)
#define ABB_CH1_TX_4G_ANA_2_ch1_lpf_mode_4g_START          (4)
#define ABB_CH1_TX_4G_ANA_2_ch1_lpf_mode_4g_END            (5)
#define ABB_CH1_TX_4G_ANA_2_ch1_reserved_START             (6)
#define ABB_CH1_TX_4G_ANA_2_ch1_reserved_END               (6)
#define ABB_CH1_TX_4G_ANA_2_ch1_tx_mode_clk_4g_b3_START    (7)
#define ABB_CH1_TX_4G_ANA_2_ch1_tx_mode_clk_4g_b3_END      (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_4G_ANA_5_UNION
 结构说明  : CH1_TX_4G_ANA_5 寄存器结构定义。地址偏移量:0x52F，初值:0x00，宽度:8
 寄存器说明: TX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr52。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_current_4g : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                            000：1.0x
                                                            001：0.8x
                                                            010：0.6x
                                                            011：0.4x
                                                            100：1.8x
                                                            101：1.6x
                                                            110：1.4x
                                                            111：1.2x */
        unsigned long  ch1_reserved      : 5;  /* bit[3-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_4G_ANA_5_UNION;
#define ABB_CH1_TX_4G_ANA_5_ch1_tx_current_4g_START  (0)
#define ABB_CH1_TX_4G_ANA_5_ch1_tx_current_4g_END    (2)
#define ABB_CH1_TX_4G_ANA_5_ch1_reserved_START       (3)
#define ABB_CH1_TX_4G_ANA_5_ch1_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_1_UNION
 结构说明  : CH1_RX_TDS_ANA_1 寄存器结构定义。地址偏移量:0x530，初值:0xF2，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_mode_clk_tds : 3;  /* bit[0-2]: 模式控制：
                                                              000：4G 
                                                              001：3G
                                                              010：3G_DC &amp; TDS(默认)
                                                              011：2G
                                                              100：CA
                                                              101：CDMA
                                                              others：CDMA */
        unsigned long  ch1_reserved        : 1;  /* bit[3]  : reserved */
        unsigned long  ch1_rxb_q_pd_tds    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_i_pd_tds    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_q_pd_tds    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_i_pd_tds    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_1_UNION;
#define ABB_CH1_RX_TDS_ANA_1_ch1_rx_mode_clk_tds_START  (0)
#define ABB_CH1_RX_TDS_ANA_1_ch1_rx_mode_clk_tds_END    (2)
#define ABB_CH1_RX_TDS_ANA_1_ch1_reserved_START         (3)
#define ABB_CH1_RX_TDS_ANA_1_ch1_reserved_END           (3)
#define ABB_CH1_RX_TDS_ANA_1_ch1_rxb_q_pd_tds_START     (4)
#define ABB_CH1_RX_TDS_ANA_1_ch1_rxb_q_pd_tds_END       (4)
#define ABB_CH1_RX_TDS_ANA_1_ch1_rxb_i_pd_tds_START     (5)
#define ABB_CH1_RX_TDS_ANA_1_ch1_rxb_i_pd_tds_END       (5)
#define ABB_CH1_RX_TDS_ANA_1_ch1_rxa_q_pd_tds_START     (6)
#define ABB_CH1_RX_TDS_ANA_1_ch1_rxa_q_pd_tds_END       (6)
#define ABB_CH1_RX_TDS_ANA_1_ch1_rxa_i_pd_tds_START     (7)
#define ABB_CH1_RX_TDS_ANA_1_ch1_rxa_i_pd_tds_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_2_UNION
 结构说明  : CH1_RX_TDS_ANA_2 寄存器结构定义。地址偏移量:0x531，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved   : 2;  /* bit[0-1]: reserved */
        unsigned long  ch1_ibct4_tds  : 2;  /* bit[2-3]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch1_ibct3_tds  : 2;  /* bit[4-5]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch1_ibct12_tds : 2;  /* bit[6-7]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_2_UNION;
#define ABB_CH1_RX_TDS_ANA_2_ch1_reserved_START    (0)
#define ABB_CH1_RX_TDS_ANA_2_ch1_reserved_END      (1)
#define ABB_CH1_RX_TDS_ANA_2_ch1_ibct4_tds_START   (2)
#define ABB_CH1_RX_TDS_ANA_2_ch1_ibct4_tds_END     (3)
#define ABB_CH1_RX_TDS_ANA_2_ch1_ibct3_tds_START   (4)
#define ABB_CH1_RX_TDS_ANA_2_ch1_ibct3_tds_END     (5)
#define ABB_CH1_RX_TDS_ANA_2_ch1_ibct12_tds_START  (6)
#define ABB_CH1_RX_TDS_ANA_2_ch1_ibct12_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_3_UNION
 结构说明  : CH1_RX_TDS_ANA_3 寄存器结构定义。地址偏移量:0x532，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibct_stg12_tds : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch1_ibct_stg3_tds  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch1_pdm_ctrl       : 1;  /* bit[6]  : pdm ctrl
                                                             0:加法编码
                                                             1:组合逻辑encoder编码 */
        unsigned long  ch1_reserved       : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_3_UNION;
#define ABB_CH1_RX_TDS_ANA_3_ch1_ibct_stg12_tds_START  (0)
#define ABB_CH1_RX_TDS_ANA_3_ch1_ibct_stg12_tds_END    (2)
#define ABB_CH1_RX_TDS_ANA_3_ch1_ibct_stg3_tds_START   (3)
#define ABB_CH1_RX_TDS_ANA_3_ch1_ibct_stg3_tds_END     (5)
#define ABB_CH1_RX_TDS_ANA_3_ch1_pdm_ctrl_START        (6)
#define ABB_CH1_RX_TDS_ANA_3_ch1_pdm_ctrl_END          (6)
#define ABB_CH1_RX_TDS_ANA_3_ch1_reserved_START        (7)
#define ABB_CH1_RX_TDS_ANA_3_ch1_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_4_UNION
 结构说明  : CH1_RX_TDS_ANA_4 寄存器结构定义。地址偏移量:0x533，初值:0x40，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibias_qu_tds    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch1_rx_ibct_dac_tds : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch1_ck_whole_ctrl   : 2;  /* bit[6-7]: DAC1时钟控制
                                                              00：no delay
                                                              01：delay 100ps（默认）
                                                              10：150ps
                                                              11：200ps */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_4_UNION;
#define ABB_CH1_RX_TDS_ANA_4_ch1_ibias_qu_tds_START     (0)
#define ABB_CH1_RX_TDS_ANA_4_ch1_ibias_qu_tds_END       (2)
#define ABB_CH1_RX_TDS_ANA_4_ch1_rx_ibct_dac_tds_START  (3)
#define ABB_CH1_RX_TDS_ANA_4_ch1_rx_ibct_dac_tds_END    (5)
#define ABB_CH1_RX_TDS_ANA_4_ch1_ck_whole_ctrl_START    (6)
#define ABB_CH1_RX_TDS_ANA_4_ch1_ck_whole_ctrl_END      (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_5_UNION
 结构说明  : CH1_RX_TDS_ANA_5 寄存器结构定义。地址偏移量:0x534，初值:0x0C，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_qu_lp              : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                 1100：其它模式
                                                                 0000：2G模式 */
        unsigned long  ch1_ts_delay_tds       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                 00 0.5TS LTE/WDC/3G/2G
                                                                 01 0.6TS
                                                                 10 0.65TS
                                                                 11 0.7TS  CA */
        unsigned long  ch1_dem_output_sel_tds : 1;  /* bit[6]  : DWA和CLA选择
                                                                 0：DWA
                                                                 1：CLA */
        unsigned long  ch1_dem_enb            : 1;  /* bit[7]  : DEM 使能非
                                                                 0：使能DEM
                                                                 1：PD DEM */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_5_UNION;
#define ABB_CH1_RX_TDS_ANA_5_ch1_qu_lp_START               (0)
#define ABB_CH1_RX_TDS_ANA_5_ch1_qu_lp_END                 (3)
#define ABB_CH1_RX_TDS_ANA_5_ch1_ts_delay_tds_START        (4)
#define ABB_CH1_RX_TDS_ANA_5_ch1_ts_delay_tds_END          (5)
#define ABB_CH1_RX_TDS_ANA_5_ch1_dem_output_sel_tds_START  (6)
#define ABB_CH1_RX_TDS_ANA_5_ch1_dem_output_sel_tds_END    (6)
#define ABB_CH1_RX_TDS_ANA_5_ch1_dem_enb_START             (7)
#define ABB_CH1_RX_TDS_ANA_5_ch1_dem_enb_END               (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_6_UNION
 结构说明  : CH1_RX_TDS_ANA_6 寄存器结构定义。地址偏移量:0x535，初值:0x80，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch1_ibmode_qu_tds     : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch1_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch1_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_6_UNION;
#define ABB_CH1_RX_TDS_ANA_6_ch1_reserved_1_START         (0)
#define ABB_CH1_RX_TDS_ANA_6_ch1_reserved_1_END           (0)
#define ABB_CH1_RX_TDS_ANA_6_ch1_ibmode_qu_tds_START      (1)
#define ABB_CH1_RX_TDS_ANA_6_ch1_ibmode_qu_tds_END        (3)
#define ABB_CH1_RX_TDS_ANA_6_ch1_reserved_0_START         (4)
#define ABB_CH1_RX_TDS_ANA_6_ch1_reserved_0_END           (5)
#define ABB_CH1_RX_TDS_ANA_6_ch1_adc_st3_cap_multi_START  (6)
#define ABB_CH1_RX_TDS_ANA_6_ch1_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_7_UNION
 结构说明  : CH1_RX_TDS_ANA_7 寄存器结构定义。地址偏移量:0x536，初值:0x0F，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_qu_ctrl : 6;
        unsigned long  ch1_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch1_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_7_UNION;
#define ABB_CH1_RX_TDS_ANA_7_ch1_ck_qu_ctrl_START  (0)
#define ABB_CH1_RX_TDS_ANA_7_ch1_ck_qu_ctrl_END    (5)
#define ABB_CH1_RX_TDS_ANA_7_ch1_reserved_START    (6)
#define ABB_CH1_RX_TDS_ANA_7_ch1_reserved_END      (6)
#define ABB_CH1_RX_TDS_ANA_7_ch1_clk_inv_START     (7)
#define ABB_CH1_RX_TDS_ANA_7_ch1_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_8_UNION
 结构说明  : CH1_RX_TDS_ANA_8 寄存器结构定义。地址偏移量:0x537，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch1_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch1_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_8_UNION;
#define ABB_CH1_RX_TDS_ANA_8_ch1_rx_bias_ctrl_START  (0)
#define ABB_CH1_RX_TDS_ANA_8_ch1_rx_bias_ctrl_END    (2)
#define ABB_CH1_RX_TDS_ANA_8_ch1_gmbias_sel_START    (3)
#define ABB_CH1_RX_TDS_ANA_8_ch1_gmbias_sel_END      (3)
#define ABB_CH1_RX_TDS_ANA_8_ch1_reserved_START      (4)
#define ABB_CH1_RX_TDS_ANA_8_ch1_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_9_UNION
 结构说明  : CH1_RX_TDS_ANA_9 寄存器结构定义。地址偏移量:0x538，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1  : 4;  /* bit[0-3]: reserved */
        unsigned long  ch1_dem_mod_tds : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                          000：DWA
                                                          001：CLA1
                                                          010：CLA2
                                                          011：CLA3
                                                          100：CLA4
                                                          101：CLA5
                                                          110：CLA6
                                                          111：CLA7 */
        unsigned long  ch1_reserved_0  : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_9_UNION;
#define ABB_CH1_RX_TDS_ANA_9_ch1_reserved_1_START   (0)
#define ABB_CH1_RX_TDS_ANA_9_ch1_reserved_1_END     (3)
#define ABB_CH1_RX_TDS_ANA_9_ch1_dem_mod_tds_START  (4)
#define ABB_CH1_RX_TDS_ANA_9_ch1_dem_mod_tds_END    (6)
#define ABB_CH1_RX_TDS_ANA_9_ch1_reserved_0_START   (7)
#define ABB_CH1_RX_TDS_ANA_9_ch1_reserved_0_END     (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_10_UNION
 结构说明  : CH1_RX_TDS_ANA_10 寄存器结构定义。地址偏移量:0x539，初值:0x03，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_tune_half : 6;
        unsigned long  ch1_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch1_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_10_UNION;
#define ABB_CH1_RX_TDS_ANA_10_ch1_ck_tune_half_START  (0)
#define ABB_CH1_RX_TDS_ANA_10_ch1_ck_tune_half_END    (5)
#define ABB_CH1_RX_TDS_ANA_10_ch1_dclk_inv_START      (6)
#define ABB_CH1_RX_TDS_ANA_10_ch1_dclk_inv_END        (6)
#define ABB_CH1_RX_TDS_ANA_10_ch1_reserved_START      (7)
#define ABB_CH1_RX_TDS_ANA_10_ch1_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_11_UNION
 结构说明  : CH1_RX_TDS_ANA_11 寄存器结构定义。地址偏移量:0x53A，初值:0x17，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch1_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch1_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch1_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_11_UNION;
#define ABB_CH1_RX_TDS_ANA_11_ch1_int3_res_ctrl_START  (0)
#define ABB_CH1_RX_TDS_ANA_11_ch1_int3_res_ctrl_END    (2)
#define ABB_CH1_RX_TDS_ANA_11_ch1_reserved_1_START     (3)
#define ABB_CH1_RX_TDS_ANA_11_ch1_reserved_1_END       (3)
#define ABB_CH1_RX_TDS_ANA_11_ch1_int3_res_sel_START   (4)
#define ABB_CH1_RX_TDS_ANA_11_ch1_int3_res_sel_END     (4)
#define ABB_CH1_RX_TDS_ANA_11_ch1_reserved_0_START     (5)
#define ABB_CH1_RX_TDS_ANA_11_ch1_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_TDS_ANA_1_UNION
 结构说明  : CH1_TX_TDS_ANA_1 寄存器结构定义。地址偏移量:0x53B，初值:0x8D，宽度:8
 寄存器说明: TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr48。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_mode_clk_tds : 2;  /* bit[0-1]: {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
                                                              000：4G
                                                              001：3G &amp; TDS（默认）
                                                              010：CA
                                                              011：2G
                                                              1xx：CDMA */
        unsigned long  ch1_tx_q_pd_a_tds   : 1;  /* bit[2]  : TX_Q DAC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_a_tds   : 1;  /* bit[3]  : TX_I DAC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_div_mode_tds : 2;  /* bit[4-5]: TX Mode 时钟控制：
                                                              00：1分频（默认）
                                                              01：2分频
                                                              10：8分频
                                                              11：4分频 */
        unsigned long  ch1_fc_tds          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                              00：20MHz
                                                              01：40MHz       
                                                              10：10MHz（默认）    
                                                              11：20MHz        */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_TDS_ANA_1_UNION;
#define ABB_CH1_TX_TDS_ANA_1_ch1_tx_mode_clk_tds_START  (0)
#define ABB_CH1_TX_TDS_ANA_1_ch1_tx_mode_clk_tds_END    (1)
#define ABB_CH1_TX_TDS_ANA_1_ch1_tx_q_pd_a_tds_START    (2)
#define ABB_CH1_TX_TDS_ANA_1_ch1_tx_q_pd_a_tds_END      (2)
#define ABB_CH1_TX_TDS_ANA_1_ch1_tx_i_pd_a_tds_START    (3)
#define ABB_CH1_TX_TDS_ANA_1_ch1_tx_i_pd_a_tds_END      (3)
#define ABB_CH1_TX_TDS_ANA_1_ch1_tx_div_mode_tds_START  (4)
#define ABB_CH1_TX_TDS_ANA_1_ch1_tx_div_mode_tds_END    (5)
#define ABB_CH1_TX_TDS_ANA_1_ch1_fc_tds_START           (6)
#define ABB_CH1_TX_TDS_ANA_1_ch1_fc_tds_END             (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_TDS_ANA_2_UNION
 结构说明  : CH1_TX_TDS_ANA_2 寄存器结构定义。地址偏移量:0x53C，初值:0x3A，宽度:8
 寄存器说明: TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr49。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_current_mode_op1_tds : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                   00/01/11 输出级电流正常，miller补偿电容正常
                                                                   10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch1_current_mode_op2_tds : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                   00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                   01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                   10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                   11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch1_lpf_mode_tds         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                   运放电流：   op1   op2
                                                                   00：         10u   10u 
                                                                   01：         5u    5u
                                                                   10：         8u    8u
                                                                   11：         3u    3u（默认）  */
        unsigned long  ch1_reserved             : 1;  /* bit[6]  : reserved */
        unsigned long  ch1_tx_mode_clk_tds_b3   : 1;  /* bit[7]  : {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_tds说明。 */
        unsigned long  reserved_butt            : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_TDS_ANA_2_UNION;
#define ABB_CH1_TX_TDS_ANA_2_ch1_current_mode_op1_tds_START  (0)
#define ABB_CH1_TX_TDS_ANA_2_ch1_current_mode_op1_tds_END    (1)
#define ABB_CH1_TX_TDS_ANA_2_ch1_current_mode_op2_tds_START  (2)
#define ABB_CH1_TX_TDS_ANA_2_ch1_current_mode_op2_tds_END    (3)
#define ABB_CH1_TX_TDS_ANA_2_ch1_lpf_mode_tds_START          (4)
#define ABB_CH1_TX_TDS_ANA_2_ch1_lpf_mode_tds_END            (5)
#define ABB_CH1_TX_TDS_ANA_2_ch1_reserved_START              (6)
#define ABB_CH1_TX_TDS_ANA_2_ch1_reserved_END                (6)
#define ABB_CH1_TX_TDS_ANA_2_ch1_tx_mode_clk_tds_b3_START    (7)
#define ABB_CH1_TX_TDS_ANA_2_ch1_tx_mode_clk_tds_b3_END      (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_TDS_ANA_5_UNION
 结构说明  : CH1_TX_TDS_ANA_5 寄存器结构定义。地址偏移量:0x53F，初值:0x00，宽度:8
 寄存器说明: TX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr52。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_current_tds : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                             000：1.0x
                                                             001：0.8x
                                                             010：0.6x
                                                             011：0.4x
                                                             100：1.8x
                                                             101：1.6x
                                                             110：1.4x
                                                             111：1.2x */
        unsigned long  ch1_reserved       : 5;  /* bit[3-7]: reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_TDS_ANA_5_UNION;
#define ABB_CH1_TX_TDS_ANA_5_ch1_tx_current_tds_START  (0)
#define ABB_CH1_TX_TDS_ANA_5_ch1_tx_current_tds_END    (2)
#define ABB_CH1_TX_TDS_ANA_5_ch1_reserved_START        (3)
#define ABB_CH1_TX_TDS_ANA_5_ch1_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_1_UNION
 结构说明  : CH1_RX_X_ANA_1 寄存器结构定义。地址偏移量:0x540，初值:0xF5，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_mode_clk_x : 3;  /* bit[0-2]: 模式控制：
                                                            000：4G 
                                                            001：3G
                                                            010：3G_DC &amp; TDS
                                                            011：2G
                                                            100：CA
                                                            101：CDMA(默认)
                                                            others:CDMA */
        unsigned long  ch1_reserved      : 1;  /* bit[3]  : reserved */
        unsigned long  ch1_rxb_q_pd_x    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch1_rxb_i_pd_x    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch1_rxa_q_pd_x    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch1_rxa_i_pd_x    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_1_UNION;
#define ABB_CH1_RX_X_ANA_1_ch1_rx_mode_clk_x_START  (0)
#define ABB_CH1_RX_X_ANA_1_ch1_rx_mode_clk_x_END    (2)
#define ABB_CH1_RX_X_ANA_1_ch1_reserved_START       (3)
#define ABB_CH1_RX_X_ANA_1_ch1_reserved_END         (3)
#define ABB_CH1_RX_X_ANA_1_ch1_rxb_q_pd_x_START     (4)
#define ABB_CH1_RX_X_ANA_1_ch1_rxb_q_pd_x_END       (4)
#define ABB_CH1_RX_X_ANA_1_ch1_rxb_i_pd_x_START     (5)
#define ABB_CH1_RX_X_ANA_1_ch1_rxb_i_pd_x_END       (5)
#define ABB_CH1_RX_X_ANA_1_ch1_rxa_q_pd_x_START     (6)
#define ABB_CH1_RX_X_ANA_1_ch1_rxa_q_pd_x_END       (6)
#define ABB_CH1_RX_X_ANA_1_ch1_rxa_i_pd_x_START     (7)
#define ABB_CH1_RX_X_ANA_1_ch1_rxa_i_pd_x_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_2_UNION
 结构说明  : CH1_RX_X_ANA_2 寄存器结构定义。地址偏移量:0x541，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved : 2;  /* bit[0-1]: reserved */
        unsigned long  ch1_ibct3_x  : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch1_ibct2_x  : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch1_ibct1_x  : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_2_UNION;
#define ABB_CH1_RX_X_ANA_2_ch1_reserved_START  (0)
#define ABB_CH1_RX_X_ANA_2_ch1_reserved_END    (1)
#define ABB_CH1_RX_X_ANA_2_ch1_ibct3_x_START   (2)
#define ABB_CH1_RX_X_ANA_2_ch1_ibct3_x_END     (3)
#define ABB_CH1_RX_X_ANA_2_ch1_ibct2_x_START   (4)
#define ABB_CH1_RX_X_ANA_2_ch1_ibct2_x_END     (5)
#define ABB_CH1_RX_X_ANA_2_ch1_ibct1_x_START   (6)
#define ABB_CH1_RX_X_ANA_2_ch1_ibct1_x_END     (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_3_UNION
 结构说明  : CH1_RX_X_ANA_3 寄存器结构定义。地址偏移量:0x542，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibct_stg12_x : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch1_ibct_stg3_x  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch1_pdm_ctrl     : 1;  /* bit[6]  : pdm ctrl
                                                           0:加法编码
                                                           1:组合逻辑encoder编码 */
        unsigned long  ch1_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_3_UNION;
#define ABB_CH1_RX_X_ANA_3_ch1_ibct_stg12_x_START  (0)
#define ABB_CH1_RX_X_ANA_3_ch1_ibct_stg12_x_END    (2)
#define ABB_CH1_RX_X_ANA_3_ch1_ibct_stg3_x_START   (3)
#define ABB_CH1_RX_X_ANA_3_ch1_ibct_stg3_x_END     (5)
#define ABB_CH1_RX_X_ANA_3_ch1_pdm_ctrl_START      (6)
#define ABB_CH1_RX_X_ANA_3_ch1_pdm_ctrl_END        (6)
#define ABB_CH1_RX_X_ANA_3_ch1_reserved_START      (7)
#define ABB_CH1_RX_X_ANA_3_ch1_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_4_UNION
 结构说明  : CH1_RX_X_ANA_4 寄存器结构定义。地址偏移量:0x543，初值:0x40，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibias_qu_x    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch1_rx_ibct_dac_x : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch1_ck_whole_ctrl : 2;  /* bit[6-7]: DAC1时钟控制
                                                            00：no delay
                                                            01：delay 100ps（默认）
                                                            10：150ps
                                                            11：200ps */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_4_UNION;
#define ABB_CH1_RX_X_ANA_4_ch1_ibias_qu_x_START     (0)
#define ABB_CH1_RX_X_ANA_4_ch1_ibias_qu_x_END       (2)
#define ABB_CH1_RX_X_ANA_4_ch1_rx_ibct_dac_x_START  (3)
#define ABB_CH1_RX_X_ANA_4_ch1_rx_ibct_dac_x_END    (5)
#define ABB_CH1_RX_X_ANA_4_ch1_ck_whole_ctrl_START  (6)
#define ABB_CH1_RX_X_ANA_4_ch1_ck_whole_ctrl_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_5_UNION
 结构说明  : CH1_RX_X_ANA_5 寄存器结构定义。地址偏移量:0x544，初值:0x0C，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_qu_lp            : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                               1100：其它模式
                                                               0000：2G模式 */
        unsigned long  ch1_ts_delay_x       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                               00 0.5TS LTE/WDC/3G/2G
                                                               01 0.6TS
                                                               10 0.65TS
                                                               11 0.7TS  CA */
        unsigned long  ch1_dem_output_sel_x : 1;  /* bit[6]  : DWA和CLA选择
                                                               0：DWA
                                                               1：CLA */
        unsigned long  ch1_dem_enb          : 1;  /* bit[7]  : DEM 使能非
                                                               0：使能DEM
                                                               1：PD DEM */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_5_UNION;
#define ABB_CH1_RX_X_ANA_5_ch1_qu_lp_START             (0)
#define ABB_CH1_RX_X_ANA_5_ch1_qu_lp_END               (3)
#define ABB_CH1_RX_X_ANA_5_ch1_ts_delay_x_START        (4)
#define ABB_CH1_RX_X_ANA_5_ch1_ts_delay_x_END          (5)
#define ABB_CH1_RX_X_ANA_5_ch1_dem_output_sel_x_START  (6)
#define ABB_CH1_RX_X_ANA_5_ch1_dem_output_sel_x_END    (6)
#define ABB_CH1_RX_X_ANA_5_ch1_dem_enb_START           (7)
#define ABB_CH1_RX_X_ANA_5_ch1_dem_enb_END             (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_6_UNION
 结构说明  : CH1_RX_X_ANA_6 寄存器结构定义。地址偏移量:0x545，初值:0x80，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch1_ibmode_qu_x       : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch1_reserved_0        : 2;  /* bit[4-5]: Resreved */
        unsigned long  ch1_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_6_UNION;
#define ABB_CH1_RX_X_ANA_6_ch1_reserved_1_START         (0)
#define ABB_CH1_RX_X_ANA_6_ch1_reserved_1_END           (0)
#define ABB_CH1_RX_X_ANA_6_ch1_ibmode_qu_x_START        (1)
#define ABB_CH1_RX_X_ANA_6_ch1_ibmode_qu_x_END          (3)
#define ABB_CH1_RX_X_ANA_6_ch1_reserved_0_START         (4)
#define ABB_CH1_RX_X_ANA_6_ch1_reserved_0_END           (5)
#define ABB_CH1_RX_X_ANA_6_ch1_adc_st3_cap_multi_START  (6)
#define ABB_CH1_RX_X_ANA_6_ch1_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_7_UNION
 结构说明  : CH1_RX_X_ANA_7 寄存器结构定义。地址偏移量:0x546，初值:0x0F，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_qu_ctrl : 6;
        unsigned long  ch1_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch1_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_7_UNION;
#define ABB_CH1_RX_X_ANA_7_ch1_ck_qu_ctrl_START  (0)
#define ABB_CH1_RX_X_ANA_7_ch1_ck_qu_ctrl_END    (5)
#define ABB_CH1_RX_X_ANA_7_ch1_reserved_START    (6)
#define ABB_CH1_RX_X_ANA_7_ch1_reserved_END      (6)
#define ABB_CH1_RX_X_ANA_7_ch1_clk_inv_START     (7)
#define ABB_CH1_RX_X_ANA_7_ch1_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_8_UNION
 结构说明  : CH1_RX_X_ANA_8 寄存器结构定义。地址偏移量:0x547，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch1_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch1_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_8_UNION;
#define ABB_CH1_RX_X_ANA_8_ch1_rx_bias_ctrl_START  (0)
#define ABB_CH1_RX_X_ANA_8_ch1_rx_bias_ctrl_END    (2)
#define ABB_CH1_RX_X_ANA_8_ch1_gmbias_sel_START    (3)
#define ABB_CH1_RX_X_ANA_8_ch1_gmbias_sel_END      (3)
#define ABB_CH1_RX_X_ANA_8_ch1_reserved_START      (4)
#define ABB_CH1_RX_X_ANA_8_ch1_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_9_UNION
 结构说明  : CH1_RX_X_ANA_9 寄存器结构定义。地址偏移量:0x548，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch1_dem_mod_x  : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch1_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_9_UNION;
#define ABB_CH1_RX_X_ANA_9_ch1_reserved_1_START  (0)
#define ABB_CH1_RX_X_ANA_9_ch1_reserved_1_END    (3)
#define ABB_CH1_RX_X_ANA_9_ch1_dem_mod_x_START   (4)
#define ABB_CH1_RX_X_ANA_9_ch1_dem_mod_x_END     (6)
#define ABB_CH1_RX_X_ANA_9_ch1_reserved_0_START  (7)
#define ABB_CH1_RX_X_ANA_9_ch1_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_10_UNION
 结构说明  : CH1_RX_X_ANA_10 寄存器结构定义。地址偏移量:0x549，初值:0x03，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_tune_half : 6;
        unsigned long  ch1_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch1_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_10_UNION;
#define ABB_CH1_RX_X_ANA_10_ch1_ck_tune_half_START  (0)
#define ABB_CH1_RX_X_ANA_10_ch1_ck_tune_half_END    (5)
#define ABB_CH1_RX_X_ANA_10_ch1_dclk_inv_START      (6)
#define ABB_CH1_RX_X_ANA_10_ch1_dclk_inv_END        (6)
#define ABB_CH1_RX_X_ANA_10_ch1_reserved_START      (7)
#define ABB_CH1_RX_X_ANA_10_ch1_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_11_UNION
 结构说明  : CH1_RX_X_ANA_11 寄存器结构定义。地址偏移量:0x54A，初值:0x17，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch1_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch1_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch1_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_11_UNION;
#define ABB_CH1_RX_X_ANA_11_ch1_int3_res_ctrl_START  (0)
#define ABB_CH1_RX_X_ANA_11_ch1_int3_res_ctrl_END    (2)
#define ABB_CH1_RX_X_ANA_11_ch1_reserved_1_START     (3)
#define ABB_CH1_RX_X_ANA_11_ch1_reserved_1_END       (3)
#define ABB_CH1_RX_X_ANA_11_ch1_int3_res_sel_START   (4)
#define ABB_CH1_RX_X_ANA_11_ch1_int3_res_sel_END     (4)
#define ABB_CH1_RX_X_ANA_11_ch1_reserved_0_START     (5)
#define ABB_CH1_RX_X_ANA_11_ch1_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_X_ANA_1_UNION
 结构说明  : CH1_TX_X_ANA_1 寄存器结构定义。地址偏移量:0x54B，初值:0x8C，宽度:8
 寄存器说明: TX X配置寄存器，经过线控逻辑后送至reg_analog_wr48。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_mode_clk_x : 2;  /* bit[0-1]: {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
                                                            000：4G
                                                            001：3G &amp; TDS
                                                            010：CA
                                                            011：2G
                                                            1xx：CDMA（默认） */
        unsigned long  ch1_tx_q_pd_a_x   : 1;  /* bit[2]  : TX_Q DAC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认)
                                                            (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_a_x   : 1;  /* bit[3]  : TX_I DAC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认)
                                                            (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_div_mode_x : 2;  /* bit[4-5]: TX Mode 时钟控制：
                                                            00：1分频（默认）
                                                            01：2分频
                                                            10：8分频
                                                            11：4分频 */
        unsigned long  ch1_fc_x          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                            00：20MHz
                                                            01：40MHz       
                                                            10：10MHz（默认）    
                                                            11：20MHz        */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_X_ANA_1_UNION;
#define ABB_CH1_TX_X_ANA_1_ch1_tx_mode_clk_x_START  (0)
#define ABB_CH1_TX_X_ANA_1_ch1_tx_mode_clk_x_END    (1)
#define ABB_CH1_TX_X_ANA_1_ch1_tx_q_pd_a_x_START    (2)
#define ABB_CH1_TX_X_ANA_1_ch1_tx_q_pd_a_x_END      (2)
#define ABB_CH1_TX_X_ANA_1_ch1_tx_i_pd_a_x_START    (3)
#define ABB_CH1_TX_X_ANA_1_ch1_tx_i_pd_a_x_END      (3)
#define ABB_CH1_TX_X_ANA_1_ch1_tx_div_mode_x_START  (4)
#define ABB_CH1_TX_X_ANA_1_ch1_tx_div_mode_x_END    (5)
#define ABB_CH1_TX_X_ANA_1_ch1_fc_x_START           (6)
#define ABB_CH1_TX_X_ANA_1_ch1_fc_x_END             (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_X_ANA_2_UNION
 结构说明  : CH1_TX_X_ANA_2 寄存器结构定义。地址偏移量:0x54C，初值:0xBA，宽度:8
 寄存器说明: TX X配置寄存器，经过线控逻辑后送至reg_analog_wr49。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_current_mode_op1_x : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                 00/01/11 输出级电流正常，miller补偿电容正常
                                                                 10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch1_current_mode_op2_x : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                 00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                 01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                 10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                 11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch1_lpf_mode_x         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                 运放电流：   op1   op2
                                                                 00：         10u   10u 
                                                                 01：         5u    5u
                                                                 10：         8u    8u
                                                                 11：         3u    3u（默认）  */
        unsigned long  ch1_reserved           : 1;  /* bit[6]  : reserved */
        unsigned long  ch1_tx_mode_clk_x_b3   : 1;  /* bit[7]  : {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_x说明。 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_X_ANA_2_UNION;
#define ABB_CH1_TX_X_ANA_2_ch1_current_mode_op1_x_START  (0)
#define ABB_CH1_TX_X_ANA_2_ch1_current_mode_op1_x_END    (1)
#define ABB_CH1_TX_X_ANA_2_ch1_current_mode_op2_x_START  (2)
#define ABB_CH1_TX_X_ANA_2_ch1_current_mode_op2_x_END    (3)
#define ABB_CH1_TX_X_ANA_2_ch1_lpf_mode_x_START          (4)
#define ABB_CH1_TX_X_ANA_2_ch1_lpf_mode_x_END            (5)
#define ABB_CH1_TX_X_ANA_2_ch1_reserved_START            (6)
#define ABB_CH1_TX_X_ANA_2_ch1_reserved_END              (6)
#define ABB_CH1_TX_X_ANA_2_ch1_tx_mode_clk_x_b3_START    (7)
#define ABB_CH1_TX_X_ANA_2_ch1_tx_mode_clk_x_b3_END      (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_X_ANA_5_UNION
 结构说明  : CH1_TX_X_ANA_5 寄存器结构定义。地址偏移量:0x54F，初值:0x00，宽度:8
 寄存器说明: TX X配置寄存器，经过线控逻辑后送至reg_analog_wr52。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_current_x : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                           000：1.0x
                                                           001：0.8x
                                                           010：0.6x
                                                           011：0.4x
                                                           100：1.8x
                                                           101：1.6x
                                                           110：1.4x
                                                           111：1.2x */
        unsigned long  ch1_reserved     : 5;  /* bit[3-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_X_ANA_5_UNION;
#define ABB_CH1_TX_X_ANA_5_ch1_tx_current_x_START  (0)
#define ABB_CH1_TX_X_ANA_5_ch1_tx_current_x_END    (2)
#define ABB_CH1_TX_X_ANA_5_ch1_reserved_START      (3)
#define ABB_CH1_TX_X_ANA_5_ch1_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_1_UNION
 结构说明  : CH1_RX_IDLE_ANA_1 寄存器结构定义。地址偏移量:0x550，初值:0xF3，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_mode_clk_idle : 3;  /* bit[0-2]: 模式控制：
                                                               000：4G
                                                               001：3G
                                                               010：3G_DC &amp; TDS
                                                               011：2G(默认)
                                                               100：CA
                                                               101：CDMA
                                                               others:CDMA */
        unsigned long  ch1_reseved          : 1;  /* bit[3]  : Reserved */
        unsigned long  ch1_rxb_q_pd_idle    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch1_rxb_i_pd_idle    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch1_rxa_q_pd_idle    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch1_rxa_i_pd_idle    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_1_UNION;
#define ABB_CH1_RX_IDLE_ANA_1_ch1_rx_mode_clk_idle_START  (0)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_rx_mode_clk_idle_END    (2)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_reseved_START           (3)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_reseved_END             (3)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_rxb_q_pd_idle_START     (4)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_rxb_q_pd_idle_END       (4)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_rxb_i_pd_idle_START     (5)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_rxb_i_pd_idle_END       (5)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_rxa_q_pd_idle_START     (6)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_rxa_q_pd_idle_END       (6)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_rxa_i_pd_idle_START     (7)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_rxa_i_pd_idle_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_2_UNION
 结构说明  : CH1_RX_IDLE_ANA_2 寄存器结构定义。地址偏移量:0x551，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved   : 2;  /* bit[0-1]: reserved */
        unsigned long  ch1_ibct3_idle : 2;  /* bit[2-3]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch1_ibct2_idle : 2;  /* bit[4-5]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch1_ibct1_idle : 2;  /* bit[6-7]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_2_UNION;
#define ABB_CH1_RX_IDLE_ANA_2_ch1_reserved_START    (0)
#define ABB_CH1_RX_IDLE_ANA_2_ch1_reserved_END      (1)
#define ABB_CH1_RX_IDLE_ANA_2_ch1_ibct3_idle_START  (2)
#define ABB_CH1_RX_IDLE_ANA_2_ch1_ibct3_idle_END    (3)
#define ABB_CH1_RX_IDLE_ANA_2_ch1_ibct2_idle_START  (4)
#define ABB_CH1_RX_IDLE_ANA_2_ch1_ibct2_idle_END    (5)
#define ABB_CH1_RX_IDLE_ANA_2_ch1_ibct1_idle_START  (6)
#define ABB_CH1_RX_IDLE_ANA_2_ch1_ibct1_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_3_UNION
 结构说明  : CH1_RX_IDLE_ANA_3 寄存器结构定义。地址偏移量:0x552，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibct_stg12_idle : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch1_ibct_stg3_idle  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch1_pdm_ctrl        : 1;  /* bit[6]  : pdm ctrl
                                                              0:加法编码
                                                              1:组合逻辑encoder编码 */
        unsigned long  ch1_reserved        : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_3_UNION;
#define ABB_CH1_RX_IDLE_ANA_3_ch1_ibct_stg12_idle_START  (0)
#define ABB_CH1_RX_IDLE_ANA_3_ch1_ibct_stg12_idle_END    (2)
#define ABB_CH1_RX_IDLE_ANA_3_ch1_ibct_stg3_idle_START   (3)
#define ABB_CH1_RX_IDLE_ANA_3_ch1_ibct_stg3_idle_END     (5)
#define ABB_CH1_RX_IDLE_ANA_3_ch1_pdm_ctrl_START         (6)
#define ABB_CH1_RX_IDLE_ANA_3_ch1_pdm_ctrl_END           (6)
#define ABB_CH1_RX_IDLE_ANA_3_ch1_reserved_START         (7)
#define ABB_CH1_RX_IDLE_ANA_3_ch1_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_4_UNION
 结构说明  : CH1_RX_IDLE_ANA_4 寄存器结构定义。地址偏移量:0x553，初值:0x40，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibias_qu_idle    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch1_rx_ibct_dac_idle : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch1_ck_whole_ctrl    : 2;  /* bit[6-7]: DAC1时钟控制
                                                               00：no delay
                                                               01：delay 100ps（默认）
                                                               10：150ps
                                                               11：200ps */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_4_UNION;
#define ABB_CH1_RX_IDLE_ANA_4_ch1_ibias_qu_idle_START     (0)
#define ABB_CH1_RX_IDLE_ANA_4_ch1_ibias_qu_idle_END       (2)
#define ABB_CH1_RX_IDLE_ANA_4_ch1_rx_ibct_dac_idle_START  (3)
#define ABB_CH1_RX_IDLE_ANA_4_ch1_rx_ibct_dac_idle_END    (5)
#define ABB_CH1_RX_IDLE_ANA_4_ch1_ck_whole_ctrl_START     (6)
#define ABB_CH1_RX_IDLE_ANA_4_ch1_ck_whole_ctrl_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_5_UNION
 结构说明  : CH1_RX_IDLE_ANA_5 寄存器结构定义。地址偏移量:0x554，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_qu_lp               : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                  1100：其它模式
                                                                  0000：2G模式 */
        unsigned long  ch1_ts_delay_idle       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                  00 0.5TS LTE/WDC/3G/2G
                                                                  01 0.6TS
                                                                  10 0.65TS
                                                                  11 0.7TS  CA */
        unsigned long  ch1_dem_output_sel_idle : 1;  /* bit[6]  : DWA和CLA选择
                                                                  0：DWA
                                                                  1：CLA */
        unsigned long  ch1_dem_enb             : 1;  /* bit[7]  : DEM 使能非
                                                                  0：使能DEM
                                                                  1：PD DEM */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_5_UNION;
#define ABB_CH1_RX_IDLE_ANA_5_ch1_qu_lp_START                (0)
#define ABB_CH1_RX_IDLE_ANA_5_ch1_qu_lp_END                  (3)
#define ABB_CH1_RX_IDLE_ANA_5_ch1_ts_delay_idle_START        (4)
#define ABB_CH1_RX_IDLE_ANA_5_ch1_ts_delay_idle_END          (5)
#define ABB_CH1_RX_IDLE_ANA_5_ch1_dem_output_sel_idle_START  (6)
#define ABB_CH1_RX_IDLE_ANA_5_ch1_dem_output_sel_idle_END    (6)
#define ABB_CH1_RX_IDLE_ANA_5_ch1_dem_enb_START              (7)
#define ABB_CH1_RX_IDLE_ANA_5_ch1_dem_enb_END                (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_6_UNION
 结构说明  : CH1_RX_IDLE_ANA_6 寄存器结构定义。地址偏移量:0x555，初值:0x80，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch1_ibmode_qu_idle    : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch1_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch1_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_6_UNION;
#define ABB_CH1_RX_IDLE_ANA_6_ch1_reserved_1_START         (0)
#define ABB_CH1_RX_IDLE_ANA_6_ch1_reserved_1_END           (0)
#define ABB_CH1_RX_IDLE_ANA_6_ch1_ibmode_qu_idle_START     (1)
#define ABB_CH1_RX_IDLE_ANA_6_ch1_ibmode_qu_idle_END       (3)
#define ABB_CH1_RX_IDLE_ANA_6_ch1_reserved_0_START         (4)
#define ABB_CH1_RX_IDLE_ANA_6_ch1_reserved_0_END           (5)
#define ABB_CH1_RX_IDLE_ANA_6_ch1_adc_st3_cap_multi_START  (6)
#define ABB_CH1_RX_IDLE_ANA_6_ch1_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_7_UNION
 结构说明  : CH1_RX_IDLE_ANA_7 寄存器结构定义。地址偏移量:0x556，初值:0x0F，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_qu_ctrl : 6;
        unsigned long  ch1_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch1_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_7_UNION;
#define ABB_CH1_RX_IDLE_ANA_7_ch1_ck_qu_ctrl_START  (0)
#define ABB_CH1_RX_IDLE_ANA_7_ch1_ck_qu_ctrl_END    (5)
#define ABB_CH1_RX_IDLE_ANA_7_ch1_reserved_START    (6)
#define ABB_CH1_RX_IDLE_ANA_7_ch1_reserved_END      (6)
#define ABB_CH1_RX_IDLE_ANA_7_ch1_clk_inv_START     (7)
#define ABB_CH1_RX_IDLE_ANA_7_ch1_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_8_UNION
 结构说明  : CH1_RX_IDLE_ANA_8 寄存器结构定义。地址偏移量:0x557，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch1_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch1_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_8_UNION;
#define ABB_CH1_RX_IDLE_ANA_8_ch1_rx_bias_ctrl_START  (0)
#define ABB_CH1_RX_IDLE_ANA_8_ch1_rx_bias_ctrl_END    (2)
#define ABB_CH1_RX_IDLE_ANA_8_ch1_gmbias_sel_START    (3)
#define ABB_CH1_RX_IDLE_ANA_8_ch1_gmbias_sel_END      (3)
#define ABB_CH1_RX_IDLE_ANA_8_ch1_reserved_START      (4)
#define ABB_CH1_RX_IDLE_ANA_8_ch1_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_9_UNION
 结构说明  : CH1_RX_IDLE_ANA_9 寄存器结构定义。地址偏移量:0x558，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1   : 4;  /* bit[0-3]: reserved */
        unsigned long  ch1_dem_mod_idle : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                           000：DWA
                                                           001：CLA1
                                                           010：CLA2
                                                           011：CLA3
                                                           100：CLA4
                                                           101：CLA5
                                                           110：CLA6
                                                           111：CLA7 */
        unsigned long  ch1_reserved_0   : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_9_UNION;
#define ABB_CH1_RX_IDLE_ANA_9_ch1_reserved_1_START    (0)
#define ABB_CH1_RX_IDLE_ANA_9_ch1_reserved_1_END      (3)
#define ABB_CH1_RX_IDLE_ANA_9_ch1_dem_mod_idle_START  (4)
#define ABB_CH1_RX_IDLE_ANA_9_ch1_dem_mod_idle_END    (6)
#define ABB_CH1_RX_IDLE_ANA_9_ch1_reserved_0_START    (7)
#define ABB_CH1_RX_IDLE_ANA_9_ch1_reserved_0_END      (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_10_UNION
 结构说明  : CH1_RX_IDLE_ANA_10 寄存器结构定义。地址偏移量:0x559，初值:0x03，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_tune_half : 6;
        unsigned long  ch1_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch1_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_10_UNION;
#define ABB_CH1_RX_IDLE_ANA_10_ch1_ck_tune_half_START  (0)
#define ABB_CH1_RX_IDLE_ANA_10_ch1_ck_tune_half_END    (5)
#define ABB_CH1_RX_IDLE_ANA_10_ch1_dclk_inv_START      (6)
#define ABB_CH1_RX_IDLE_ANA_10_ch1_dclk_inv_END        (6)
#define ABB_CH1_RX_IDLE_ANA_10_ch1_reserved_START      (7)
#define ABB_CH1_RX_IDLE_ANA_10_ch1_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_11_UNION
 结构说明  : CH1_RX_IDLE_ANA_11 寄存器结构定义。地址偏移量:0x55A，初值:0x17，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch1_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch1_int3_res3_sel : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch1_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_11_UNION;
#define ABB_CH1_RX_IDLE_ANA_11_ch1_int3_res_ctrl_START  (0)
#define ABB_CH1_RX_IDLE_ANA_11_ch1_int3_res_ctrl_END    (2)
#define ABB_CH1_RX_IDLE_ANA_11_ch1_reserved_1_START     (3)
#define ABB_CH1_RX_IDLE_ANA_11_ch1_reserved_1_END       (3)
#define ABB_CH1_RX_IDLE_ANA_11_ch1_int3_res3_sel_START  (4)
#define ABB_CH1_RX_IDLE_ANA_11_ch1_int3_res3_sel_END    (4)
#define ABB_CH1_RX_IDLE_ANA_11_ch1_reserved_0_START     (5)
#define ABB_CH1_RX_IDLE_ANA_11_ch1_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_IDLE_ANA_1_UNION
 结构说明  : CH1_TX_IDLE_ANA_1 寄存器结构定义。地址偏移量:0x55B，初值:0x8F，宽度:8
 寄存器说明: TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr48。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_mode_clk_idle : 2;  /* bit[0-1]: {tx_XX_ana_2[7],tx_XX_ana1[1:0]}组成联合的模式控制：
                                                               000：4G
                                                               001：3G &amp; TDS
                                                               010：CA
                                                               011：2G（默认）
                                                               1xx：CDMA */
        unsigned long  ch1_tx_q_pd_a_idle   : 1;  /* bit[2]  : TX_Q DAC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认)
                                                               (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_a_idle   : 1;  /* bit[3]  : TX_I DAC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认)
                                                               (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_div_mode_idle : 2;  /* bit[4-5]: TX Mode 时钟控制：
                                                               00：1分频（默认）
                                                               01：2分频
                                                               10：8分频
                                                               11：4分频 */
        unsigned long  ch1_fc_idle          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                               00：20MHz
                                                               01：40MHz       
                                                               10：10MHz（默认）    
                                                               11：20MHz        */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_IDLE_ANA_1_UNION;
#define ABB_CH1_TX_IDLE_ANA_1_ch1_tx_mode_clk_idle_START  (0)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_tx_mode_clk_idle_END    (1)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_tx_q_pd_a_idle_START    (2)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_tx_q_pd_a_idle_END      (2)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_tx_i_pd_a_idle_START    (3)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_tx_i_pd_a_idle_END      (3)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_tx_div_mode_idle_START  (4)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_tx_div_mode_idle_END    (5)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_fc_idle_START           (6)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_fc_idle_END             (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_IDLE_ANA_2_UNION
 结构说明  : CH1_TX_IDLE_ANA_2 寄存器结构定义。地址偏移量:0x55C，初值:0x3A，宽度:8
 寄存器说明: TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr49。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_current_mode_op1_idle : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                    00/01/11 输出级电流正常，miller补偿电容正常
                                                                    10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch1_current_mode_op2_idle : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                    00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                    01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                    10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                    11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch1_lpf_mode_idle         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                    运放电流：   op1   op2
                                                                    00：         10u   10u 
                                                                    01：         5u    5u
                                                                    10：         8u    8u
                                                                    11：         3u    3u（默认）  */
        unsigned long  ch1_reserved              : 1;  /* bit[6]  : reserved */
        unsigned long  ch1_tx_mode_clk_idle_b3   : 1;  /* bit[7]  : {TX_XX_ANA_2[7],TX_XX_ANA_1[1:0]}组成联合的模式控制,参见tx_mode_clk_idle说明。 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_IDLE_ANA_2_UNION;
#define ABB_CH1_TX_IDLE_ANA_2_ch1_current_mode_op1_idle_START  (0)
#define ABB_CH1_TX_IDLE_ANA_2_ch1_current_mode_op1_idle_END    (1)
#define ABB_CH1_TX_IDLE_ANA_2_ch1_current_mode_op2_idle_START  (2)
#define ABB_CH1_TX_IDLE_ANA_2_ch1_current_mode_op2_idle_END    (3)
#define ABB_CH1_TX_IDLE_ANA_2_ch1_lpf_mode_idle_START          (4)
#define ABB_CH1_TX_IDLE_ANA_2_ch1_lpf_mode_idle_END            (5)
#define ABB_CH1_TX_IDLE_ANA_2_ch1_reserved_START               (6)
#define ABB_CH1_TX_IDLE_ANA_2_ch1_reserved_END                 (6)
#define ABB_CH1_TX_IDLE_ANA_2_ch1_tx_mode_clk_idle_b3_START    (7)
#define ABB_CH1_TX_IDLE_ANA_2_ch1_tx_mode_clk_idle_b3_END      (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_IDLE_ANA_5_UNION
 结构说明  : CH1_TX_IDLE_ANA_5 寄存器结构定义。地址偏移量:0x55F，初值:0x00，宽度:8
 寄存器说明: TX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr52。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_current_idle : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                              000：1.0x
                                                              001：0.8x
                                                              010：0.6x
                                                              011：0.4x
                                                              100：1.8x
                                                              101：1.6x
                                                              110：1.4x
                                                              111：1.2x */
        unsigned long  ch1_reserved        : 5;  /* bit[3-7]: reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_IDLE_ANA_5_UNION;
#define ABB_CH1_TX_IDLE_ANA_5_ch1_tx_current_idle_START  (0)
#define ABB_CH1_TX_IDLE_ANA_5_ch1_tx_current_idle_END    (2)
#define ABB_CH1_TX_IDLE_ANA_5_ch1_reserved_START         (3)
#define ABB_CH1_TX_IDLE_ANA_5_ch1_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_ANALOG_WR04_UNION
 结构说明  : CH1_REG_ANALOG_WR04 寄存器结构定义。地址偏移量:0x562，初值:0x0C，宽度:8
 寄存器说明: Other控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_reserved_1   : 2;  /* bit[0-1]: Reserved */
        unsigned long  ch1_tx_auto_tune : 1;  /* bit[2]  : TX ADC自动tuning控制
                                                           0：手动tuning，tuning选择TX_TUNE1,TX_TUNE2,TX_TUNE3的值(默认)
                                                           1：自动tuning，TX通道的calibration值为CAL_VALUE */
        unsigned long  ch1_rx_auto_tune : 1;  /* bit[3]  : RX ADC自动tuning控制
                                                           0：手动tuning，tuning选择RX_TUNE1,RX_TUNE2,RX_TUNE3的值(默认)
                                                           1：自动tuning，RX通道的calibration值为CAL_VALUE */
        unsigned long  ch1_reserved_0   : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_ANALOG_WR04_UNION;
#define ABB_CH1_REG_ANALOG_WR04_ch1_reserved_1_START    (0)
#define ABB_CH1_REG_ANALOG_WR04_ch1_reserved_1_END      (1)
#define ABB_CH1_REG_ANALOG_WR04_ch1_tx_auto_tune_START  (2)
#define ABB_CH1_REG_ANALOG_WR04_ch1_tx_auto_tune_END    (2)
#define ABB_CH1_REG_ANALOG_WR04_ch1_rx_auto_tune_START  (3)
#define ABB_CH1_REG_ANALOG_WR04_ch1_rx_auto_tune_END    (3)
#define ABB_CH1_REG_ANALOG_WR04_ch1_reserved_0_START    (4)
#define ABB_CH1_REG_ANALOG_WR04_ch1_reserved_0_END      (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_ANALOG_WR08_UNION
 结构说明  : CH1_REG_ANALOG_WR08 寄存器结构定义。地址偏移量:0x566，初值:0x40，宽度:8
 寄存器说明: DAC Tuning控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_tune1 : 7;  /* bit[0-6]: TX_TUNE1控制信号 */
        unsigned long  ch1_reserved : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_ANALOG_WR08_UNION;
#define ABB_CH1_REG_ANALOG_WR08_ch1_tx_tune1_START  (0)
#define ABB_CH1_REG_ANALOG_WR08_ch1_tx_tune1_END    (6)
#define ABB_CH1_REG_ANALOG_WR08_ch1_reserved_START  (7)
#define ABB_CH1_REG_ANALOG_WR08_ch1_reserved_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_ANALOG_WR09_UNION
 结构说明  : CH1_REG_ANALOG_WR09 寄存器结构定义。地址偏移量:0x567，初值:0x40，宽度:8
 寄存器说明: DAC Tuning控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_tune2 : 7;  /* bit[0-6]: TX_TUNE2控制信号 */
        unsigned long  ch1_reserved : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_ANALOG_WR09_UNION;
#define ABB_CH1_REG_ANALOG_WR09_ch1_tx_tune2_START  (0)
#define ABB_CH1_REG_ANALOG_WR09_ch1_tx_tune2_END    (6)
#define ABB_CH1_REG_ANALOG_WR09_ch1_reserved_START  (7)
#define ABB_CH1_REG_ANALOG_WR09_ch1_reserved_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_ANALOG_WR10_UNION
 结构说明  : CH1_REG_ANALOG_WR10 寄存器结构定义。地址偏移量:0x568，初值:0x00，宽度:8
 寄存器说明: DAC Tuning控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_et_tune  : 7;  /* bit[0-6]: ET_TUNE控制信号 */
        unsigned long  ch1_reserved : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_ANALOG_WR10_UNION;
#define ABB_CH1_REG_ANALOG_WR10_ch1_et_tune_START   (0)
#define ABB_CH1_REG_ANALOG_WR10_ch1_et_tune_END     (6)
#define ABB_CH1_REG_ANALOG_WR10_ch1_reserved_START  (7)
#define ABB_CH1_REG_ANALOG_WR10_ch1_reserved_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_ANALOG_WR39_UNION
 结构说明  : CH1_REG_ANALOG_WR39 寄存器结构定义。地址偏移量:0x56A，初值:0x17，宽度:8
 寄存器说明: TX DUM控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_dum_en_q      : 1;  /* bit[0]  : TX Q channel  dummy logic control signal
                                                            1：enable(默认)
                                                            0：disable */
        unsigned long  ch1_dum_en_i      : 1;  /* bit[1]  : TX I channel  dummy logic control signal
                                                            1：enable(默认)
                                                            0：disable */
        unsigned long  ch1_tx_vcm_adjust : 2;  /* bit[2-3]: TX内部通过灌电流调整LPF输入端的共模电压：
                                                            00：共模电压不调整（针对TXDAC输出共模电压为650mV的情况）；
                                                            01：共模电压增加145mV（针对TXDAC输出共模电压为500mV的情况）；
                                                            10：共模电压增加21mV（用于Debug）；
                                                            11：共模电压增加166mV（用于Debug）。 */
        unsigned long  ch1_tx_vcm_sel    : 1;  /* bit[4]  : TXDAC LPF共模电压选择：
                                                            0：VCM=650mV（针对TXDAC输出共模电压为650mV的情况）
                                                            1：VCM=500mV（针对TXDAC输出共模电压为500mV的情况）(默认) */
        unsigned long  ch1_tx_clkd_ctrl  : 1;  /* bit[5]  : TX 采样时钟沿选择：
                                                            0：正沿(默认)
                                                            1：反沿 */
        unsigned long  ch1_reserved      : 2;  /* bit[6-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_ANALOG_WR39_UNION;
#define ABB_CH1_REG_ANALOG_WR39_ch1_dum_en_q_START       (0)
#define ABB_CH1_REG_ANALOG_WR39_ch1_dum_en_q_END         (0)
#define ABB_CH1_REG_ANALOG_WR39_ch1_dum_en_i_START       (1)
#define ABB_CH1_REG_ANALOG_WR39_ch1_dum_en_i_END         (1)
#define ABB_CH1_REG_ANALOG_WR39_ch1_tx_vcm_adjust_START  (2)
#define ABB_CH1_REG_ANALOG_WR39_ch1_tx_vcm_adjust_END    (3)
#define ABB_CH1_REG_ANALOG_WR39_ch1_tx_vcm_sel_START     (4)
#define ABB_CH1_REG_ANALOG_WR39_ch1_tx_vcm_sel_END       (4)
#define ABB_CH1_REG_ANALOG_WR39_ch1_tx_clkd_ctrl_START   (5)
#define ABB_CH1_REG_ANALOG_WR39_ch1_tx_clkd_ctrl_END     (5)
#define ABB_CH1_REG_ANALOG_WR39_ch1_reserved_START       (6)
#define ABB_CH1_REG_ANALOG_WR39_ch1_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_ANALOG_RO0_UNION
 结构说明  : CH1_REG_ANALOG_RO0 寄存器结构定义。地址偏移量:0x56B，初值:0x00，宽度:8
 寄存器说明: 标志位只读寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_op1_cal_ok : 1;  /* bit[0]  : RXA OP1 offset校准完成标志位：
                                                             0:校准未完成
                                                             1:校准完成 */
        unsigned long  ch1_rxb_op1_cal_ok : 1;  /* bit[1]  : RXB OP1 offset校准完成标志位：
                                                             0:校准未完成
                                                             1:校准完成 */
        unsigned long  ch1_reserved       : 6;  /* bit[2-7]: reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_ANALOG_RO0_UNION;
#define ABB_CH1_REG_ANALOG_RO0_ch1_rxa_op1_cal_ok_START  (0)
#define ABB_CH1_REG_ANALOG_RO0_ch1_rxa_op1_cal_ok_END    (0)
#define ABB_CH1_REG_ANALOG_RO0_ch1_rxb_op1_cal_ok_START  (1)
#define ABB_CH1_REG_ANALOG_RO0_ch1_rxb_op1_cal_ok_END    (1)
#define ABB_CH1_REG_ANALOG_RO0_ch1_reserved_START        (2)
#define ABB_CH1_REG_ANALOG_RO0_ch1_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_ANALOG_RO1_UNION
 结构说明  : CH1_REG_ANALOG_RO1 寄存器结构定义。地址偏移量:0x56C，初值:0x00，宽度:8
 寄存器说明: RC校准只读寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_cktune_code : 6;  /* bit[0-5]: RX CK TUNE CODE */
        unsigned long  ch1_reserved    : 2;  /* bit[6-7]: Reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_ANALOG_RO1_UNION;
#define ABB_CH1_REG_ANALOG_RO1_ch1_cktune_code_START  (0)
#define ABB_CH1_REG_ANALOG_RO1_ch1_cktune_code_END    (5)
#define ABB_CH1_REG_ANALOG_RO1_ch1_reserved_START     (6)
#define ABB_CH1_REG_ANALOG_RO1_ch1_reserved_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_DEBUG_ANA0_UNION
 结构说明  : CH1_REG_DEBUG_ANA0 寄存器结构定义。地址偏移量:0x570，初值:0x20，宽度:8
 寄存器说明: 模拟调试寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_pup_ck_ctrl     : 1;  /* bit[0]  : ADC pump时钟门控
                                                              1：可关闭
                                                              0：一直打开 */
        unsigned long  ch1_pupup_mode      : 1;  /* bit[1]  : ADC启动选择
                                                              0：自动启动
                                                              1：手动启动 */
        unsigned long  ch1_start_rx_cktune : 1;  /* bit[2]  : 上升沿启动CK Tuning */
        unsigned long  ch1_reserved        : 1;  /* bit[3]  : reserved */
        unsigned long  ch1_rccode_reg      : 1;  /* bit[4]  : RC tunning码选择
                                                              0：自动
                                                              1：来自寄存器 */
        unsigned long  ch1_ol_ct           : 3;  /* bit[5-7]: overload 码配置
                                                              00：16个连续最大码或者最小码
                                                              01：8个连续最大码或者最小码
                                                              10：4个连续最大码或者最小码
                                                              11：关闭Overload检测 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_DEBUG_ANA0_UNION;
#define ABB_CH1_REG_DEBUG_ANA0_ch1_pup_ck_ctrl_START      (0)
#define ABB_CH1_REG_DEBUG_ANA0_ch1_pup_ck_ctrl_END        (0)
#define ABB_CH1_REG_DEBUG_ANA0_ch1_pupup_mode_START       (1)
#define ABB_CH1_REG_DEBUG_ANA0_ch1_pupup_mode_END         (1)
#define ABB_CH1_REG_DEBUG_ANA0_ch1_start_rx_cktune_START  (2)
#define ABB_CH1_REG_DEBUG_ANA0_ch1_start_rx_cktune_END    (2)
#define ABB_CH1_REG_DEBUG_ANA0_ch1_reserved_START         (3)
#define ABB_CH1_REG_DEBUG_ANA0_ch1_reserved_END           (3)
#define ABB_CH1_REG_DEBUG_ANA0_ch1_rccode_reg_START       (4)
#define ABB_CH1_REG_DEBUG_ANA0_ch1_rccode_reg_END         (4)
#define ABB_CH1_REG_DEBUG_ANA0_ch1_ol_ct_START            (5)
#define ABB_CH1_REG_DEBUG_ANA0_ch1_ol_ct_END              (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_DEBUG_ANA2_UNION
 结构说明  : CH1_REG_DEBUG_ANA2 寄存器结构定义。地址偏移量:0x572，初值:0x85，宽度:8
 寄存器说明: ADC控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_en_qucal    : 1;  /* bit[0]  : ADC 量化器校准使能
                                                          0：不使能
                                                          1：使能 */
        unsigned long  ch1_start_opcal : 1;  /* bit[1]  : ADC OP1 offset calibration启动：
                                                          0：不启动
                                                          1：启动 */
        unsigned long  ch1_en_opcal    : 1;  /* bit[2]  : ADC op1 offset校准使能
                                                          0：不使能
                                                          1：使能 */
        unsigned long  ch1_vcm_adj_en  : 1;  /* bit[3]  : ADC 输入共模调整使能
                                                          0：不使能共模调整电路
                                                          1：使能共模调整电路 */
        unsigned long  ch1_vcm_sel     : 1;  /* bit[4]  : ADC输入共模选择
                                                          0：0.65V
                                                          1：0.5V */
        unsigned long  ch1_reserved    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_DEBUG_ANA2_UNION;
#define ABB_CH1_REG_DEBUG_ANA2_ch1_en_qucal_START     (0)
#define ABB_CH1_REG_DEBUG_ANA2_ch1_en_qucal_END       (0)
#define ABB_CH1_REG_DEBUG_ANA2_ch1_start_opcal_START  (1)
#define ABB_CH1_REG_DEBUG_ANA2_ch1_start_opcal_END    (1)
#define ABB_CH1_REG_DEBUG_ANA2_ch1_en_opcal_START     (2)
#define ABB_CH1_REG_DEBUG_ANA2_ch1_en_opcal_END       (2)
#define ABB_CH1_REG_DEBUG_ANA2_ch1_vcm_adj_en_START   (3)
#define ABB_CH1_REG_DEBUG_ANA2_ch1_vcm_adj_en_END     (3)
#define ABB_CH1_REG_DEBUG_ANA2_ch1_vcm_sel_START      (4)
#define ABB_CH1_REG_DEBUG_ANA2_ch1_vcm_sel_END        (4)
#define ABB_CH1_REG_DEBUG_ANA2_ch1_reserved_START     (5)
#define ABB_CH1_REG_DEBUG_ANA2_ch1_reserved_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_DEBUG_ANA3_UNION
 结构说明  : CH1_REG_DEBUG_ANA3 寄存器结构定义。地址偏移量:0x573，初值:0x00，宽度:8
 寄存器说明: ADC控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_op1_cal_sw      : 1;  /* bit[0]  : 运放offset是否起作用控制：
                                                              0：无效
                                                              1：有效 */
        unsigned long  ch1_op1_cal_trim_sw : 1;  /* bit[1]  : RXADC中第一级积分器运放offset校准值调整控制：
                                                              0：无效
                                                              1：有效 */
        unsigned long  ch1_reserved        : 6;  /* bit[2-7]: reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_DEBUG_ANA3_UNION;
#define ABB_CH1_REG_DEBUG_ANA3_ch1_op1_cal_sw_START       (0)
#define ABB_CH1_REG_DEBUG_ANA3_ch1_op1_cal_sw_END         (0)
#define ABB_CH1_REG_DEBUG_ANA3_ch1_op1_cal_trim_sw_START  (1)
#define ABB_CH1_REG_DEBUG_ANA3_ch1_op1_cal_trim_sw_END    (1)
#define ABB_CH1_REG_DEBUG_ANA3_ch1_reserved_START         (2)
#define ABB_CH1_REG_DEBUG_ANA3_ch1_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_DEBUG_ANA7_UNION
 结构说明  : CH1_REG_DEBUG_ANA7 寄存器结构定义。地址偏移量:0x577，初值:0x00，宽度:8
 寄存器说明: 电流控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_drvbuf_ct : 3;  /* bit[0-2]: ADC 差分Buffer电流调节控制
                                                        000：5u
                                                        001：4u
                                                        010：3u
                                                        011：2u
                                                        100：2u
                                                        101：10u
                                                        110：8u
                                                        111：6u */
        unsigned long  ch1_reserved  : 5;  /* bit[3-7]: Reserved */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_DEBUG_ANA7_UNION;
#define ABB_CH1_REG_DEBUG_ANA7_ch1_drvbuf_ct_START  (0)
#define ABB_CH1_REG_DEBUG_ANA7_ch1_drvbuf_ct_END    (2)
#define ABB_CH1_REG_DEBUG_ANA7_ch1_reserved_START   (3)
#define ABB_CH1_REG_DEBUG_ANA7_ch1_reserved_END     (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_DIG_1_UNION
 结构说明  : CH2_RX_2G_DIG_1 寄存器结构定义。地址偏移量:0x600，初值:0x07，宽度:8
 寄存器说明: RX 2G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_comp_sel_2g : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  ch2_rx_hb_bp_2g    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch2_rx_rate_2g     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                             others：reserved */
        unsigned long  ch2_rx_mode_dig_2g : 3;  /* bit[5-7]: RX通道模式控制：
                                                             000：2G(默认)
                                                             001：3G_SC&amp;4G_5M
                                                             010：4G_20M
                                                             011：3G_DC&amp;4G_10M
                                                             100：TDS
                                                             101：CA
                                                             Others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_DIG_1_UNION;
#define ABB_CH2_RX_2G_DIG_1_ch2_rx_comp_sel_2g_START  (0)
#define ABB_CH2_RX_2G_DIG_1_ch2_rx_comp_sel_2g_END    (2)
#define ABB_CH2_RX_2G_DIG_1_ch2_rx_hb_bp_2g_START     (3)
#define ABB_CH2_RX_2G_DIG_1_ch2_rx_hb_bp_2g_END       (3)
#define ABB_CH2_RX_2G_DIG_1_ch2_rx_rate_2g_START      (4)
#define ABB_CH2_RX_2G_DIG_1_ch2_rx_rate_2g_END        (4)
#define ABB_CH2_RX_2G_DIG_1_ch2_rx_mode_dig_2g_START  (5)
#define ABB_CH2_RX_2G_DIG_1_ch2_rx_mode_dig_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_DIG_2_UNION
 结构说明  : CH2_RX_2G_DIG_2 寄存器结构定义。地址偏移量:0x601，初值:0x03，宽度:8
 寄存器说明: RX 2G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_pd_2g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxb_pd_2g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_gain_sel_2g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch2_rx_comp_bp_2g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass
                                                             1：bypass(默认) */
        unsigned long  ch2_rx_clk_inv_2g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch2_rx_flush_en_2g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch2_reserved       : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_DIG_2_UNION;
#define ABB_CH2_RX_2G_DIG_2_ch2_rxa_pd_2g_START       (0)
#define ABB_CH2_RX_2G_DIG_2_ch2_rxa_pd_2g_END         (0)
#define ABB_CH2_RX_2G_DIG_2_ch2_rxb_pd_2g_START       (1)
#define ABB_CH2_RX_2G_DIG_2_ch2_rxb_pd_2g_END         (1)
#define ABB_CH2_RX_2G_DIG_2_ch2_gain_sel_2g_START     (2)
#define ABB_CH2_RX_2G_DIG_2_ch2_gain_sel_2g_END       (3)
#define ABB_CH2_RX_2G_DIG_2_ch2_rx_comp_bp_2g_START   (4)
#define ABB_CH2_RX_2G_DIG_2_ch2_rx_comp_bp_2g_END     (4)
#define ABB_CH2_RX_2G_DIG_2_ch2_rx_clk_inv_2g_START   (5)
#define ABB_CH2_RX_2G_DIG_2_ch2_rx_clk_inv_2g_END     (5)
#define ABB_CH2_RX_2G_DIG_2_ch2_rx_flush_en_2g_START  (6)
#define ABB_CH2_RX_2G_DIG_2_ch2_rx_flush_en_2g_END    (6)
#define ABB_CH2_RX_2G_DIG_2_ch2_reserved_START        (7)
#define ABB_CH2_RX_2G_DIG_2_ch2_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_DIG_3_UNION
 结构说明  : CH2_RX_2G_DIG_3 寄存器结构定义。地址偏移量:0x602，初值:0x00，宽度:8
 寄存器说明: RX 2G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1     : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch2_blk_len_sel_2g : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  ch2_reserved_0     : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_DIG_3_UNION;
#define ABB_CH2_RX_2G_DIG_3_ch2_reserved_1_START      (0)
#define ABB_CH2_RX_2G_DIG_3_ch2_reserved_1_END        (1)
#define ABB_CH2_RX_2G_DIG_3_ch2_blk_len_sel_2g_START  (2)
#define ABB_CH2_RX_2G_DIG_3_ch2_blk_len_sel_2g_END    (3)
#define ABB_CH2_RX_2G_DIG_3_ch2_reserved_0_START      (4)
#define ABB_CH2_RX_2G_DIG_3_ch2_reserved_0_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_DIG_1_UNION
 结构说明  : CH2_RX_3G_DIG_1 寄存器结构定义。地址偏移量:0x606，初值:0x2C，宽度:8
 寄存器说明: RX 3G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_comp_sel_3g : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  ch2_rx_hb_bp_3g    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch2_rx_rate_3g     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                             others：reserved */
        unsigned long  ch2_rx_mode_dig_3g : 3;  /* bit[5-7]: RX通道模式控制：
                                                             000：2G
                                                             001：3G_SC&amp;4G_5M(默认)
                                                             010：4G_20M
                                                             011：3G_DC&amp;4G_10M
                                                             100：TDS
                                                             101：CA
                                                             Others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_DIG_1_UNION;
#define ABB_CH2_RX_3G_DIG_1_ch2_rx_comp_sel_3g_START  (0)
#define ABB_CH2_RX_3G_DIG_1_ch2_rx_comp_sel_3g_END    (2)
#define ABB_CH2_RX_3G_DIG_1_ch2_rx_hb_bp_3g_START     (3)
#define ABB_CH2_RX_3G_DIG_1_ch2_rx_hb_bp_3g_END       (3)
#define ABB_CH2_RX_3G_DIG_1_ch2_rx_rate_3g_START      (4)
#define ABB_CH2_RX_3G_DIG_1_ch2_rx_rate_3g_END        (4)
#define ABB_CH2_RX_3G_DIG_1_ch2_rx_mode_dig_3g_START  (5)
#define ABB_CH2_RX_3G_DIG_1_ch2_rx_mode_dig_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_DIG_2_UNION
 结构说明  : CH2_RX_3G_DIG_2 寄存器结构定义。地址偏移量:0x607，初值:0x03，宽度:8
 寄存器说明: RX 3G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_pd_3g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxb_pd_3g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_gain_sel_3g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch2_rx_comp_bp_3g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch2_rx_clk_inv_3g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch2_rx_flush_en_3g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch2_reserved       : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_DIG_2_UNION;
#define ABB_CH2_RX_3G_DIG_2_ch2_rxa_pd_3g_START       (0)
#define ABB_CH2_RX_3G_DIG_2_ch2_rxa_pd_3g_END         (0)
#define ABB_CH2_RX_3G_DIG_2_ch2_rxb_pd_3g_START       (1)
#define ABB_CH2_RX_3G_DIG_2_ch2_rxb_pd_3g_END         (1)
#define ABB_CH2_RX_3G_DIG_2_ch2_gain_sel_3g_START     (2)
#define ABB_CH2_RX_3G_DIG_2_ch2_gain_sel_3g_END       (3)
#define ABB_CH2_RX_3G_DIG_2_ch2_rx_comp_bp_3g_START   (4)
#define ABB_CH2_RX_3G_DIG_2_ch2_rx_comp_bp_3g_END     (4)
#define ABB_CH2_RX_3G_DIG_2_ch2_rx_clk_inv_3g_START   (5)
#define ABB_CH2_RX_3G_DIG_2_ch2_rx_clk_inv_3g_END     (5)
#define ABB_CH2_RX_3G_DIG_2_ch2_rx_flush_en_3g_START  (6)
#define ABB_CH2_RX_3G_DIG_2_ch2_rx_flush_en_3g_END    (6)
#define ABB_CH2_RX_3G_DIG_2_ch2_reserved_START        (7)
#define ABB_CH2_RX_3G_DIG_2_ch2_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_DIG_3_UNION
 结构说明  : CH2_RX_3G_DIG_3 寄存器结构定义。地址偏移量:0x608，初值:0x00，宽度:8
 寄存器说明: RX 3G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1     : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch2_blk_len_sel_3g : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  ch2_reserved_0     : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_DIG_3_UNION;
#define ABB_CH2_RX_3G_DIG_3_ch2_reserved_1_START      (0)
#define ABB_CH2_RX_3G_DIG_3_ch2_reserved_1_END        (1)
#define ABB_CH2_RX_3G_DIG_3_ch2_blk_len_sel_3g_START  (2)
#define ABB_CH2_RX_3G_DIG_3_ch2_blk_len_sel_3g_END    (3)
#define ABB_CH2_RX_3G_DIG_3_ch2_reserved_0_START      (4)
#define ABB_CH2_RX_3G_DIG_3_ch2_reserved_0_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_DIG_1_UNION
 结构说明  : CH2_RX_4G_DIG_1 寄存器结构定义。地址偏移量:0x60C，初值:0x43，宽度:8
 寄存器说明: RX 4G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_comp_sel_4g : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  ch2_rx_hb_bp_4g    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch2_rx_rate_4g     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                             others：reserved */
        unsigned long  ch2_rx_mode_dig_4g : 3;  /* bit[5-7]: RX通道模式控制：
                                                             000：2G
                                                             001：3G_SC&amp;4G_5M
                                                             010：4G_20M(默认)
                                                             011：3G_DC&amp;4G_10M
                                                             100：TDS
                                                             101：CA
                                                             Others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_DIG_1_UNION;
#define ABB_CH2_RX_4G_DIG_1_ch2_rx_comp_sel_4g_START  (0)
#define ABB_CH2_RX_4G_DIG_1_ch2_rx_comp_sel_4g_END    (2)
#define ABB_CH2_RX_4G_DIG_1_ch2_rx_hb_bp_4g_START     (3)
#define ABB_CH2_RX_4G_DIG_1_ch2_rx_hb_bp_4g_END       (3)
#define ABB_CH2_RX_4G_DIG_1_ch2_rx_rate_4g_START      (4)
#define ABB_CH2_RX_4G_DIG_1_ch2_rx_rate_4g_END        (4)
#define ABB_CH2_RX_4G_DIG_1_ch2_rx_mode_dig_4g_START  (5)
#define ABB_CH2_RX_4G_DIG_1_ch2_rx_mode_dig_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_DIG_2_UNION
 结构说明  : CH2_RX_4G_DIG_2 寄存器结构定义。地址偏移量:0x60D，初值:0x03，宽度:8
 寄存器说明: RX 4G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_pd_4g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxb_pd_4g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_gain_sel_4g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch2_rx_comp_bp_4g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch2_rx_clk_inv_4g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch2_rx_flush_en_4g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch2_reserved       : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_DIG_2_UNION;
#define ABB_CH2_RX_4G_DIG_2_ch2_rxa_pd_4g_START       (0)
#define ABB_CH2_RX_4G_DIG_2_ch2_rxa_pd_4g_END         (0)
#define ABB_CH2_RX_4G_DIG_2_ch2_rxb_pd_4g_START       (1)
#define ABB_CH2_RX_4G_DIG_2_ch2_rxb_pd_4g_END         (1)
#define ABB_CH2_RX_4G_DIG_2_ch2_gain_sel_4g_START     (2)
#define ABB_CH2_RX_4G_DIG_2_ch2_gain_sel_4g_END       (3)
#define ABB_CH2_RX_4G_DIG_2_ch2_rx_comp_bp_4g_START   (4)
#define ABB_CH2_RX_4G_DIG_2_ch2_rx_comp_bp_4g_END     (4)
#define ABB_CH2_RX_4G_DIG_2_ch2_rx_clk_inv_4g_START   (5)
#define ABB_CH2_RX_4G_DIG_2_ch2_rx_clk_inv_4g_END     (5)
#define ABB_CH2_RX_4G_DIG_2_ch2_rx_flush_en_4g_START  (6)
#define ABB_CH2_RX_4G_DIG_2_ch2_rx_flush_en_4g_END    (6)
#define ABB_CH2_RX_4G_DIG_2_ch2_reserved_START        (7)
#define ABB_CH2_RX_4G_DIG_2_ch2_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_DIG_3_UNION
 结构说明  : CH2_RX_4G_DIG_3 寄存器结构定义。地址偏移量:0x60E，初值:0x00，宽度:8
 寄存器说明: RX 3G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1     : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch2_blk_len_sel_4g : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  ch2_reserved_0     : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_DIG_3_UNION;
#define ABB_CH2_RX_4G_DIG_3_ch2_reserved_1_START      (0)
#define ABB_CH2_RX_4G_DIG_3_ch2_reserved_1_END        (1)
#define ABB_CH2_RX_4G_DIG_3_ch2_blk_len_sel_4g_START  (2)
#define ABB_CH2_RX_4G_DIG_3_ch2_blk_len_sel_4g_END    (3)
#define ABB_CH2_RX_4G_DIG_3_ch2_reserved_0_START      (4)
#define ABB_CH2_RX_4G_DIG_3_ch2_reserved_0_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_DIG_1_UNION
 结构说明  : CH2_RX_TDS_DIG_1 寄存器结构定义。地址偏移量:0x612，初值:0x87，宽度:8
 寄存器说明: RX TDS模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_comp_sel_tds : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                              000：系数不固定，由寄存器配置；
                                                              001：固定系数1；
                                                              010：固定系数2；
                                                              011：固定系数3；
                                                              100：固定系数4；
                                                              101：固定系数5；
                                                              110：固定系数6；
                                                              111：固定系数7。 */
        unsigned long  ch2_rx_hb_bp_tds    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                              0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                              1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch2_rx_rate_tds     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                    2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                              0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                              others：reserved */
        unsigned long  ch2_rx_mode_dig_tds : 3;  /* bit[5-7]: RX通道模式控制：
                                                              000：2G
                                                              001：3G_SC&amp;4G_5M
                                                              010：4G_20M
                                                              011：3G_DC&amp;4G_10M
                                                              100：TDS(默认)
                                                              101：CA
                                                              Others：CDMA */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_DIG_1_UNION;
#define ABB_CH2_RX_TDS_DIG_1_ch2_rx_comp_sel_tds_START  (0)
#define ABB_CH2_RX_TDS_DIG_1_ch2_rx_comp_sel_tds_END    (2)
#define ABB_CH2_RX_TDS_DIG_1_ch2_rx_hb_bp_tds_START     (3)
#define ABB_CH2_RX_TDS_DIG_1_ch2_rx_hb_bp_tds_END       (3)
#define ABB_CH2_RX_TDS_DIG_1_ch2_rx_rate_tds_START      (4)
#define ABB_CH2_RX_TDS_DIG_1_ch2_rx_rate_tds_END        (4)
#define ABB_CH2_RX_TDS_DIG_1_ch2_rx_mode_dig_tds_START  (5)
#define ABB_CH2_RX_TDS_DIG_1_ch2_rx_mode_dig_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_DIG_2_UNION
 结构说明  : CH2_RX_TDS_DIG_2 寄存器结构定义。地址偏移量:0x613，初值:0x53，宽度:8
 寄存器说明: RX TDS模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_pd_tds      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                              0：不CLOCK GATING
                                                              1：CLOCK GATING(默认)
                                                              (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxb_pd_tds      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                              0：不CLOCK GATING
                                                              1：CLOCK GATING(默认)
                                                              (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_gain_sel_tds    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                              00：gain为0.5(默认)
                                                              01：gain为0.75
                                                              10：gain为0.85
                                                              11：Reserved */
        unsigned long  ch2_rx_comp_bp_tds  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                              0：不bypass
                                                              1：bypass(默认) */
        unsigned long  ch2_rx_clk_inv_tds  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                              0：正常
                                                              1：反向 */
        unsigned long  ch2_rx_flush_en_tds : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                              0：不使能
                                                              1：使能 */
        unsigned long  ch2_reserved        : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_DIG_2_UNION;
#define ABB_CH2_RX_TDS_DIG_2_ch2_rxa_pd_tds_START       (0)
#define ABB_CH2_RX_TDS_DIG_2_ch2_rxa_pd_tds_END         (0)
#define ABB_CH2_RX_TDS_DIG_2_ch2_rxb_pd_tds_START       (1)
#define ABB_CH2_RX_TDS_DIG_2_ch2_rxb_pd_tds_END         (1)
#define ABB_CH2_RX_TDS_DIG_2_ch2_gain_sel_tds_START     (2)
#define ABB_CH2_RX_TDS_DIG_2_ch2_gain_sel_tds_END       (3)
#define ABB_CH2_RX_TDS_DIG_2_ch2_rx_comp_bp_tds_START   (4)
#define ABB_CH2_RX_TDS_DIG_2_ch2_rx_comp_bp_tds_END     (4)
#define ABB_CH2_RX_TDS_DIG_2_ch2_rx_clk_inv_tds_START   (5)
#define ABB_CH2_RX_TDS_DIG_2_ch2_rx_clk_inv_tds_END     (5)
#define ABB_CH2_RX_TDS_DIG_2_ch2_rx_flush_en_tds_START  (6)
#define ABB_CH2_RX_TDS_DIG_2_ch2_rx_flush_en_tds_END    (6)
#define ABB_CH2_RX_TDS_DIG_2_ch2_reserved_START         (7)
#define ABB_CH2_RX_TDS_DIG_2_ch2_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_DIG_3_UNION
 结构说明  : CH2_RX_TDS_DIG_3 寄存器结构定义。地址偏移量:0x614，初值:0x00，宽度:8
 寄存器说明: RX TDS模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1      : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch2_blk_len_sel_tds : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                              2'b00：2560chip。(W模默认)
                                                              2'b01：512chip。
                                                              2'b10：1024chip。(X模默认)
                                                              2'b11：2048chip。 */
        unsigned long  ch2_reserved_0      : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_DIG_3_UNION;
#define ABB_CH2_RX_TDS_DIG_3_ch2_reserved_1_START       (0)
#define ABB_CH2_RX_TDS_DIG_3_ch2_reserved_1_END         (1)
#define ABB_CH2_RX_TDS_DIG_3_ch2_blk_len_sel_tds_START  (2)
#define ABB_CH2_RX_TDS_DIG_3_ch2_blk_len_sel_tds_END    (3)
#define ABB_CH2_RX_TDS_DIG_3_ch2_reserved_0_START       (4)
#define ABB_CH2_RX_TDS_DIG_3_ch2_reserved_0_END         (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_CDMA_DIG_1_UNION
 结构说明  : CH2_RX_CDMA_DIG_1 寄存器结构定义。地址偏移量:0x618，初值:0xCF，宽度:8
 寄存器说明: RX CDMA模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_comp_sel_cdma : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                               000：系数不固定，由寄存器配置；
                                                               001：固定系数1；
                                                               010：固定系数2；
                                                               011：固定系数3；
                                                               100：固定系数4；
                                                               101：固定系数5；
                                                               110：固定系数6；
                                                               111：固定系数7。 */
        unsigned long  ch2_rx_hb_bp_cdma    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                               0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                               1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch2_rx_rate_cdma     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                     2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                               0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                               others：reserved */
        unsigned long  ch2_rx_mode_dig_cdma : 3;  /* bit[5-7]: RX通道模式控制：
                                                               000：2G
                                                               001：3G_SC&amp;4G_5M
                                                               010：4G_20M
                                                               011：3G_DC&amp;4G_10M
                                                               100：TDS
                                                               101：CA
                                                               Others：CDMA(默认) */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_CDMA_DIG_1_UNION;
#define ABB_CH2_RX_CDMA_DIG_1_ch2_rx_comp_sel_cdma_START  (0)
#define ABB_CH2_RX_CDMA_DIG_1_ch2_rx_comp_sel_cdma_END    (2)
#define ABB_CH2_RX_CDMA_DIG_1_ch2_rx_hb_bp_cdma_START     (3)
#define ABB_CH2_RX_CDMA_DIG_1_ch2_rx_hb_bp_cdma_END       (3)
#define ABB_CH2_RX_CDMA_DIG_1_ch2_rx_rate_cdma_START      (4)
#define ABB_CH2_RX_CDMA_DIG_1_ch2_rx_rate_cdma_END        (4)
#define ABB_CH2_RX_CDMA_DIG_1_ch2_rx_mode_dig_cdma_START  (5)
#define ABB_CH2_RX_CDMA_DIG_1_ch2_rx_mode_dig_cdma_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_CDMA_DIG_2_UNION
 结构说明  : CH2_RX_CDMA_DIG_2 寄存器结构定义。地址偏移量:0x619，初值:0x03，宽度:8
 寄存器说明: RX CDMA模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_pd_cdma      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxb_pd_cdma      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_gain_sel_cdma    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                               00：gain为0.5(默认)
                                                               01：gain为0.75
                                                               10：gain为0.85
                                                               11：Reserved */
        unsigned long  ch2_rx_comp_bp_cdma  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                               0：不bypass(默认)
                                                               1：bypass */
        unsigned long  ch2_rx_clk_inv_cdma  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                               0：正常
                                                               1：反向 */
        unsigned long  ch2_rx_flush_en_cdma : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch2_reserved         : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_CDMA_DIG_2_UNION;
#define ABB_CH2_RX_CDMA_DIG_2_ch2_rxa_pd_cdma_START       (0)
#define ABB_CH2_RX_CDMA_DIG_2_ch2_rxa_pd_cdma_END         (0)
#define ABB_CH2_RX_CDMA_DIG_2_ch2_rxb_pd_cdma_START       (1)
#define ABB_CH2_RX_CDMA_DIG_2_ch2_rxb_pd_cdma_END         (1)
#define ABB_CH2_RX_CDMA_DIG_2_ch2_gain_sel_cdma_START     (2)
#define ABB_CH2_RX_CDMA_DIG_2_ch2_gain_sel_cdma_END       (3)
#define ABB_CH2_RX_CDMA_DIG_2_ch2_rx_comp_bp_cdma_START   (4)
#define ABB_CH2_RX_CDMA_DIG_2_ch2_rx_comp_bp_cdma_END     (4)
#define ABB_CH2_RX_CDMA_DIG_2_ch2_rx_clk_inv_cdma_START   (5)
#define ABB_CH2_RX_CDMA_DIG_2_ch2_rx_clk_inv_cdma_END     (5)
#define ABB_CH2_RX_CDMA_DIG_2_ch2_rx_flush_en_cdma_START  (6)
#define ABB_CH2_RX_CDMA_DIG_2_ch2_rx_flush_en_cdma_END    (6)
#define ABB_CH2_RX_CDMA_DIG_2_ch2_reserved_START          (7)
#define ABB_CH2_RX_CDMA_DIG_2_ch2_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_CDMA_DIG_3_UNION
 结构说明  : CH2_RX_CDMA_DIG_3 寄存器结构定义。地址偏移量:0x61A，初值:0x08，宽度:8
 寄存器说明: RX CDMA模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1       : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch2_blk_len_sel_cdma : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                               2'b00：2560chip。(W模默认)
                                                               2'b01：512chip。
                                                               2'b10：1024chip。(X模默认)
                                                               2'b11：2048chip。 */
        unsigned long  ch2_reserved_0       : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_CDMA_DIG_3_UNION;
#define ABB_CH2_RX_CDMA_DIG_3_ch2_reserved_1_START        (0)
#define ABB_CH2_RX_CDMA_DIG_3_ch2_reserved_1_END          (1)
#define ABB_CH2_RX_CDMA_DIG_3_ch2_blk_len_sel_cdma_START  (2)
#define ABB_CH2_RX_CDMA_DIG_3_ch2_blk_len_sel_cdma_END    (3)
#define ABB_CH2_RX_CDMA_DIG_3_ch2_reserved_0_START        (4)
#define ABB_CH2_RX_CDMA_DIG_3_ch2_reserved_0_END          (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_DIG_1_UNION
 结构说明  : CH2_RX_IDLE_DIG_1 寄存器结构定义。地址偏移量:0x61E，初值:0x07，宽度:8
 寄存器说明: RX IDLE模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_comp_sel_idle : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                               000：系数不固定，由寄存器配置；
                                                               001：固定系数1；
                                                               010：固定系数2；
                                                               011：固定系数3；
                                                               100：固定系数4；
                                                               101：固定系数5；
                                                               110：固定系数6；
                                                               111：固定系数7。 */
        unsigned long  ch2_rx_hb_bp_idle    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                               0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                               1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch2_rx_rate_idle     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                     2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                               0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                               others：reserved */
        unsigned long  ch2_rx_mode_dig_idle : 3;  /* bit[5-7]: RX通道模式控制：
                                                               000：2G(默认)
                                                               001：3G_SC&amp;4G_5M
                                                               010：4G_20M
                                                               011：3G_DC&amp;4G_10M
                                                               100：TDS
                                                               101：CA
                                                               Others：CDMA */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_DIG_1_UNION;
#define ABB_CH2_RX_IDLE_DIG_1_ch2_rx_comp_sel_idle_START  (0)
#define ABB_CH2_RX_IDLE_DIG_1_ch2_rx_comp_sel_idle_END    (2)
#define ABB_CH2_RX_IDLE_DIG_1_ch2_rx_hb_bp_idle_START     (3)
#define ABB_CH2_RX_IDLE_DIG_1_ch2_rx_hb_bp_idle_END       (3)
#define ABB_CH2_RX_IDLE_DIG_1_ch2_rx_rate_idle_START      (4)
#define ABB_CH2_RX_IDLE_DIG_1_ch2_rx_rate_idle_END        (4)
#define ABB_CH2_RX_IDLE_DIG_1_ch2_rx_mode_dig_idle_START  (5)
#define ABB_CH2_RX_IDLE_DIG_1_ch2_rx_mode_dig_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_DIG_2_UNION
 结构说明  : CH2_RX_IDLE_DIG_2 寄存器结构定义。地址偏移量:0x61F，初值:0x03，宽度:8
 寄存器说明: RX IDLE模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_pd_idle      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxb_pd_idle      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_gain_sel_idle    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                               00：gain为0.5(默认)
                                                               01：gain为0.75
                                                               10：gain为0.85
                                                               11：Reserved */
        unsigned long  ch2_rx_comp_bp_idle  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                               0：不bypass(默认)
                                                               1：bypass */
        unsigned long  ch2_rx_clk_inv_idle  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                               0：正常
                                                               1：反向 */
        unsigned long  ch2_rx_flush_en_idle : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch2_reserved         : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_DIG_2_UNION;
#define ABB_CH2_RX_IDLE_DIG_2_ch2_rxa_pd_idle_START       (0)
#define ABB_CH2_RX_IDLE_DIG_2_ch2_rxa_pd_idle_END         (0)
#define ABB_CH2_RX_IDLE_DIG_2_ch2_rxb_pd_idle_START       (1)
#define ABB_CH2_RX_IDLE_DIG_2_ch2_rxb_pd_idle_END         (1)
#define ABB_CH2_RX_IDLE_DIG_2_ch2_gain_sel_idle_START     (2)
#define ABB_CH2_RX_IDLE_DIG_2_ch2_gain_sel_idle_END       (3)
#define ABB_CH2_RX_IDLE_DIG_2_ch2_rx_comp_bp_idle_START   (4)
#define ABB_CH2_RX_IDLE_DIG_2_ch2_rx_comp_bp_idle_END     (4)
#define ABB_CH2_RX_IDLE_DIG_2_ch2_rx_clk_inv_idle_START   (5)
#define ABB_CH2_RX_IDLE_DIG_2_ch2_rx_clk_inv_idle_END     (5)
#define ABB_CH2_RX_IDLE_DIG_2_ch2_rx_flush_en_idle_START  (6)
#define ABB_CH2_RX_IDLE_DIG_2_ch2_rx_flush_en_idle_END    (6)
#define ABB_CH2_RX_IDLE_DIG_2_ch2_reserved_START          (7)
#define ABB_CH2_RX_IDLE_DIG_2_ch2_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_DIG_3_UNION
 结构说明  : CH2_RX_IDLE_DIG_3 寄存器结构定义。地址偏移量:0x620，初值:0x00，宽度:8
 寄存器说明: RX IDLE模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1       : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch2_blk_len_sel_idle : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                               2'b00：2560chip。(W模默认)
                                                               2'b01：512chip。
                                                               2'b10：1024chip。(X模默认)
                                                               2'b11：2048chip。 */
        unsigned long  ch2_reserved_0       : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_DIG_3_UNION;
#define ABB_CH2_RX_IDLE_DIG_3_ch2_reserved_1_START        (0)
#define ABB_CH2_RX_IDLE_DIG_3_ch2_reserved_1_END          (1)
#define ABB_CH2_RX_IDLE_DIG_3_ch2_blk_len_sel_idle_START  (2)
#define ABB_CH2_RX_IDLE_DIG_3_ch2_blk_len_sel_idle_END    (3)
#define ABB_CH2_RX_IDLE_DIG_3_ch2_reserved_0_START        (4)
#define ABB_CH2_RX_IDLE_DIG_3_ch2_reserved_0_END          (7)


/*****************************************************************************
 结构名    : ABB_CH2_TESTMODE_UNION
 结构说明  : CH2_TESTMODE 寄存器结构定义。地址偏移量:0x625，初值:0x00，宽度:8
 寄存器说明: 测试模式寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved    : 1;  /* bit[0]  : 保留。 */
        unsigned long  ch2_rx_chnl_sel : 2;  /* bit[1-2]: RX模拟测试模式下通道选择：
                                                          00：输出RXA I模拟调制器数据(默认)
                                                          01：输出RXA Q模拟调制器数据
                                                          10：输出RXB I模拟调制器数据
                                                          11：输出RXB Q模拟调制器数据 */
        unsigned long  ch2_test_mode   : 3;  /* bit[3-5]: bit[4:3]测试模式控制：
                                                          00：正常模式(默认)
                                                          01：数字算法逻辑环回模式
                                                          10：RX模拟测试模式(bypass RX数字滤波器)
                                                          11：接口环回
                                                          bit[5] debug_en：
                                                          1：使能，将debug信号通过管脚复用出去；
                                                          0：不使能。 */
        unsigned long  ch2_rx_sw_rst   : 1;  /* bit[6]  : 数字部分RX通道软复位信号：
                                                          0：不复位(默认)
                                                          1：复位 */
        unsigned long  ch2_tx_sw_rst   : 1;  /* bit[7]  : 数字部分TX通道软复位信号：
                                                          0：不复位(默认)
                                                          1：复位 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_TESTMODE_UNION;
#define ABB_CH2_TESTMODE_ch2_reserved_START     (0)
#define ABB_CH2_TESTMODE_ch2_reserved_END       (0)
#define ABB_CH2_TESTMODE_ch2_rx_chnl_sel_START  (1)
#define ABB_CH2_TESTMODE_ch2_rx_chnl_sel_END    (2)
#define ABB_CH2_TESTMODE_ch2_test_mode_START    (3)
#define ABB_CH2_TESTMODE_ch2_test_mode_END      (5)
#define ABB_CH2_TESTMODE_ch2_rx_sw_rst_START    (6)
#define ABB_CH2_TESTMODE_ch2_rx_sw_rst_END      (6)
#define ABB_CH2_TESTMODE_ch2_tx_sw_rst_START    (7)
#define ABB_CH2_TESTMODE_ch2_tx_sw_rst_END      (7)


/*****************************************************************************
 结构名    : ABB_CH2_RXA_COEF2_UNION
 结构说明  : CH2_RXA_COEF2 寄存器结构定义。地址偏移量:0x62A，初值:0xAF，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_c3_msb : 1;  /* bit[0]  : RXA通道补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  ch2_reserved   : 7;  /* bit[1-7]: 保留。 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXA_COEF2_UNION;
#define ABB_CH2_RXA_COEF2_ch2_rxa_c3_msb_START  (0)
#define ABB_CH2_RXA_COEF2_ch2_rxa_c3_msb_END    (0)
#define ABB_CH2_RXA_COEF2_ch2_reserved_START    (1)
#define ABB_CH2_RXA_COEF2_ch2_reserved_END      (7)


/*****************************************************************************
 结构名    : ABB_CH2_RXB_COEF2_UNION
 结构说明  : CH2_RXB_COEF2 寄存器结构定义。地址偏移量:0x630，初值:0xAF，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxb_c3_msb : 1;  /* bit[0]  : RXB通道补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  ch2_reserved   : 7;  /* bit[1-7]: 保留。 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXB_COEF2_UNION;
#define ABB_CH2_RXB_COEF2_ch2_rxb_c3_msb_START  (0)
#define ABB_CH2_RXB_COEF2_ch2_rxb_c3_msb_END    (0)
#define ABB_CH2_RXB_COEF2_ch2_reserved_START    (1)
#define ABB_CH2_RXB_COEF2_ch2_reserved_END      (7)


/*****************************************************************************
 结构名    : ABB_CH2_RXA_DCR_CFG_UNION
 结构说明  : CH2_RXA_DCR_CFG 寄存器结构定义。地址偏移量:0x63E，初值:0x46，宽度:8
 寄存器说明: RXA通道BLOCKING DCR配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_dcr_dly    : 5;  /* bit[0-4]: RXA天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。 */
        unsigned long  ch2_rxa_dcr_l_para : 3;  /* bit[5-7]: RXA天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXA_DCR_CFG_UNION;
#define ABB_CH2_RXA_DCR_CFG_ch2_rxa_dcr_dly_START     (0)
#define ABB_CH2_RXA_DCR_CFG_ch2_rxa_dcr_dly_END       (4)
#define ABB_CH2_RXA_DCR_CFG_ch2_rxa_dcr_l_para_START  (5)
#define ABB_CH2_RXA_DCR_CFG_ch2_rxa_dcr_l_para_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RXB_DCR_CFG_UNION
 结构说明  : CH2_RXB_DCR_CFG 寄存器结构定义。地址偏移量:0x63F，初值:0x46，宽度:8
 寄存器说明: RXB通道BLOCKING DCR配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxb_dcr_dly    : 5;  /* bit[0-4]: RXB天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。 */
        unsigned long  ch2_rxb_dcr_l_para : 3;  /* bit[5-7]: RXB天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXB_DCR_CFG_UNION;
#define ABB_CH2_RXB_DCR_CFG_ch2_rxb_dcr_dly_START     (0)
#define ABB_CH2_RXB_DCR_CFG_ch2_rxb_dcr_dly_END       (4)
#define ABB_CH2_RXB_DCR_CFG_ch2_rxb_dcr_l_para_START  (5)
#define ABB_CH2_RXB_DCR_CFG_ch2_rxb_dcr_l_para_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_DCR_CTRL_UNION
 结构说明  : CH2_RX_DCR_CTRL 寄存器结构定义。地址偏移量:0x640，初值:0x00，宽度:8
 寄存器说明: BLOCKING DCR功能控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_dcr_bypass : 1;  /* bit[0]  : RXA天线BLOCKING DCR功能bypass控制。
                                                             0：DCR功能不bypasss；
                                                             1：DCR功能bypass。 */
        unsigned long  ch2_rxb_dcr_bypass : 1;  /* bit[1]  : RXB天线BLOCKING DCR功能bypass控制。
                                                             0：DCR功能不bypasss；
                                                             1：DCR功能bypass。 */
        unsigned long  ch2_reserved       : 6;  /* bit[2-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_DCR_CTRL_UNION;
#define ABB_CH2_RX_DCR_CTRL_ch2_rxa_dcr_bypass_START  (0)
#define ABB_CH2_RX_DCR_CTRL_ch2_rxa_dcr_bypass_END    (0)
#define ABB_CH2_RX_DCR_CTRL_ch2_rxb_dcr_bypass_START  (1)
#define ABB_CH2_RX_DCR_CTRL_ch2_rxb_dcr_bypass_END    (1)
#define ABB_CH2_RX_DCR_CTRL_ch2_reserved_START        (2)
#define ABB_CH2_RX_DCR_CTRL_ch2_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH2_RXA_BLOCKING_UNION
 结构说明  : CH2_RXA_BLOCKING 寄存器结构定义。地址偏移量:0x641，初值:0x00，宽度:8
 寄存器说明: RXA通道BLOCKING上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_blk_power : 5;  /* bit[0-4]: RXA天线BLOCKING上报值,2的幂次M */
        unsigned long  ch2_rxa_blk_coeff : 3;  /* bit[5-7]: RXA天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXA_BLOCKING_UNION;
#define ABB_CH2_RXA_BLOCKING_ch2_rxa_blk_power_START  (0)
#define ABB_CH2_RXA_BLOCKING_ch2_rxa_blk_power_END    (4)
#define ABB_CH2_RXA_BLOCKING_ch2_rxa_blk_coeff_START  (5)
#define ABB_CH2_RXA_BLOCKING_ch2_rxa_blk_coeff_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RXB_BLOCKING_UNION
 结构说明  : CH2_RXB_BLOCKING 寄存器结构定义。地址偏移量:0x642，初值:0x00，宽度:8
 寄存器说明: RXB通道BLOCKING上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxb_blk_power : 5;  /* bit[0-4]: RXB天线BLOCKING上报值,2的幂次M */
        unsigned long  ch2_rxb_blk_coeff : 3;  /* bit[5-7]: RXB天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXB_BLOCKING_UNION;
#define ABB_CH2_RXB_BLOCKING_ch2_rxb_blk_power_START  (0)
#define ABB_CH2_RXB_BLOCKING_ch2_rxb_blk_power_END    (4)
#define ABB_CH2_RXB_BLOCKING_ch2_rxb_blk_coeff_START  (5)
#define ABB_CH2_RXB_BLOCKING_ch2_rxb_blk_coeff_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RXA_DC_I_2_UNION
 结构说明  : CH2_RXA_DC_I_2 寄存器结构定义。地址偏移量:0x644，初值:0x00，宽度:8
 寄存器说明: RXA通道I路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch2_rxa_dc_i_2 : 4;  /* bit[4-7]: RXA天线I路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXA_DC_I_2_UNION;
#define ABB_CH2_RXA_DC_I_2_ch2_reserved_START    (0)
#define ABB_CH2_RXA_DC_I_2_ch2_reserved_END      (3)
#define ABB_CH2_RXA_DC_I_2_ch2_rxa_dc_i_2_START  (4)
#define ABB_CH2_RXA_DC_I_2_ch2_rxa_dc_i_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RXA_DC_Q_2_UNION
 结构说明  : CH2_RXA_DC_Q_2 寄存器结构定义。地址偏移量:0x646，初值:0x00，宽度:8
 寄存器说明: RXA通道Q路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch2_rxa_dc_q_2 : 4;  /* bit[4-7]: RXA天线Q路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXA_DC_Q_2_UNION;
#define ABB_CH2_RXA_DC_Q_2_ch2_reserved_START    (0)
#define ABB_CH2_RXA_DC_Q_2_ch2_reserved_END      (3)
#define ABB_CH2_RXA_DC_Q_2_ch2_rxa_dc_q_2_START  (4)
#define ABB_CH2_RXA_DC_Q_2_ch2_rxa_dc_q_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RXB_DC_I_2_UNION
 结构说明  : CH2_RXB_DC_I_2 寄存器结构定义。地址偏移量:0x648，初值:0x00，宽度:8
 寄存器说明: RXB通道I路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch2_rxb_dc_i_2 : 4;  /* bit[4-7]: RXB天线I路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXB_DC_I_2_UNION;
#define ABB_CH2_RXB_DC_I_2_ch2_reserved_START    (0)
#define ABB_CH2_RXB_DC_I_2_ch2_reserved_END      (3)
#define ABB_CH2_RXB_DC_I_2_ch2_rxb_dc_i_2_START  (4)
#define ABB_CH2_RXB_DC_I_2_ch2_rxb_dc_i_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RXB_DC_Q_2_UNION
 结构说明  : CH2_RXB_DC_Q_2 寄存器结构定义。地址偏移量:0x64A，初值:0x00，宽度:8
 寄存器说明: RXB通道Q路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch2_rxb_dc_q_2 : 4;  /* bit[4-7]: RXB天线Q路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXB_DC_Q_2_UNION;
#define ABB_CH2_RXB_DC_Q_2_ch2_reserved_START    (0)
#define ABB_CH2_RXB_DC_Q_2_ch2_reserved_END      (3)
#define ABB_CH2_RXB_DC_Q_2_ch2_rxb_dc_q_2_START  (4)
#define ABB_CH2_RXB_DC_Q_2_ch2_rxb_dc_q_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_LINE_SEL_UNION
 结构说明  : CH2_LINE_SEL 寄存器结构定义。地址偏移量:0x650，初值:0x07，宽度:8
 寄存器说明: 线控强制配置使能。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_en_sel : 1;  /* bit[0]: RXA通道线控选择
                                                       0：from rxa_en_cfg
                                                       1：from line ctrl */
        unsigned long  ch2_rxb_en_sel : 1;  /* bit[1]: RXB通道线控选择
                                                       0：from rxb_en_cfg
                                                       1：from line ctrl */
        unsigned long  ch2_tx_en_sel  : 1;  /* bit[2]: TX通道线控选择
                                                       0：from tx_en_cfg
                                                       1：from line ctrl */
        unsigned long  ch2_blk_en_cfg : 1;  /* bit[3]: 线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置值 */
        unsigned long  ch2_blk_en_sel : 1;  /* bit[4]: 线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置使能 */
        unsigned long  ch2_rxa_en_cfg : 1;  /* bit[5]: RXA通道线控强制配置值 */
        unsigned long  ch2_rxb_en_cfg : 1;  /* bit[6]: RXB通道线控强制配置值 */
        unsigned long  ch2_tx_en_cfg  : 1;  /* bit[7]: TX通道线控强制配置值 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_LINE_SEL_UNION;
#define ABB_CH2_LINE_SEL_ch2_rxa_en_sel_START  (0)
#define ABB_CH2_LINE_SEL_ch2_rxa_en_sel_END    (0)
#define ABB_CH2_LINE_SEL_ch2_rxb_en_sel_START  (1)
#define ABB_CH2_LINE_SEL_ch2_rxb_en_sel_END    (1)
#define ABB_CH2_LINE_SEL_ch2_tx_en_sel_START   (2)
#define ABB_CH2_LINE_SEL_ch2_tx_en_sel_END     (2)
#define ABB_CH2_LINE_SEL_ch2_blk_en_cfg_START  (3)
#define ABB_CH2_LINE_SEL_ch2_blk_en_cfg_END    (3)
#define ABB_CH2_LINE_SEL_ch2_blk_en_sel_START  (4)
#define ABB_CH2_LINE_SEL_ch2_blk_en_sel_END    (4)
#define ABB_CH2_LINE_SEL_ch2_rxa_en_cfg_START  (5)
#define ABB_CH2_LINE_SEL_ch2_rxa_en_cfg_END    (5)
#define ABB_CH2_LINE_SEL_ch2_rxb_en_cfg_START  (6)
#define ABB_CH2_LINE_SEL_ch2_rxb_en_cfg_END    (6)
#define ABB_CH2_LINE_SEL_ch2_tx_en_cfg_START   (7)
#define ABB_CH2_LINE_SEL_ch2_tx_en_cfg_END     (7)


/*****************************************************************************
 结构名    : ABB_CH2_LINE_CFG_UNION
 结构说明  : CH2_LINE_CFG 寄存器结构定义。地址偏移量:0x651，初值:0x00，宽度:8
 寄存器说明: 线控强制配置值。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_tx_line_ctrl_mode_cfg : 3;  /* bit[0-2]: 线控信号TX_LINE_CTRL_MODE强制配置值
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：X模式 */
        unsigned long  ch2_tx_line_ctrl_mode_sel : 1;  /* bit[3]  : 线控信号TX_LINE_CTRL_MODE强制配置使能 */
        unsigned long  ch2_rx_line_ctrl_mode_cfg : 3;  /* bit[4-6]: 线控信号RX_LINE_CTRL_MODE强制配置值
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：X模式 */
        unsigned long  ch2_rx_line_ctrl_mode_sel : 1;  /* bit[7]  : 线控信号RX_LINE_CTRL_MODE强制配置使能 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_LINE_CFG_UNION;
#define ABB_CH2_LINE_CFG_ch2_tx_line_ctrl_mode_cfg_START  (0)
#define ABB_CH2_LINE_CFG_ch2_tx_line_ctrl_mode_cfg_END    (2)
#define ABB_CH2_LINE_CFG_ch2_tx_line_ctrl_mode_sel_START  (3)
#define ABB_CH2_LINE_CFG_ch2_tx_line_ctrl_mode_sel_END    (3)
#define ABB_CH2_LINE_CFG_ch2_rx_line_ctrl_mode_cfg_START  (4)
#define ABB_CH2_LINE_CFG_ch2_rx_line_ctrl_mode_cfg_END    (6)
#define ABB_CH2_LINE_CFG_ch2_rx_line_ctrl_mode_sel_START  (7)
#define ABB_CH2_LINE_CFG_ch2_rx_line_ctrl_mode_sel_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_CLK_SEL_UNION
 结构说明  : CH2_CLK_SEL 寄存器结构定义。地址偏移量:0x652，初值:0x00，宽度:8
 寄存器说明: 时钟门控寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_blk_clk_sel : 1;  /* bit[0]  : BLOCKING自动门控使能：
                                                          0：使能
                                                          1：不使能 */
        unsigned long  ch2_reserved    : 7;  /* bit[1-7]: Reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_CLK_SEL_UNION;
#define ABB_CH2_CLK_SEL_ch2_blk_clk_sel_START  (0)
#define ABB_CH2_CLK_SEL_ch2_blk_clk_sel_END    (0)
#define ABB_CH2_CLK_SEL_ch2_reserved_START     (1)
#define ABB_CH2_CLK_SEL_ch2_reserved_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_LINE_RPT0_UNION
 结构说明  : CH2_LINE_RPT0 寄存器结构定义。地址偏移量:0x653，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_en_rpt            : 1;  /* bit[0]  : RXA_EN线控状态上报 */
        unsigned long  ch2_rxb_en_rpt            : 1;  /* bit[1]  : RXB_EN线控状态上报 */
        unsigned long  ch2_tx_en_rpt             : 1;  /* bit[2]  : TX_EN线控状态上报 */
        unsigned long  ch2_tx_line_ctrl_mode_rpt : 3;  /* bit[3-5]: 线控信号LINE_CTRL_MODE状态上报
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：IDLE */
        unsigned long  ch2_reserved              : 2;  /* bit[6-7]: Reserved */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_LINE_RPT0_UNION;
#define ABB_CH2_LINE_RPT0_ch2_rxa_en_rpt_START             (0)
#define ABB_CH2_LINE_RPT0_ch2_rxa_en_rpt_END               (0)
#define ABB_CH2_LINE_RPT0_ch2_rxb_en_rpt_START             (1)
#define ABB_CH2_LINE_RPT0_ch2_rxb_en_rpt_END               (1)
#define ABB_CH2_LINE_RPT0_ch2_tx_en_rpt_START              (2)
#define ABB_CH2_LINE_RPT0_ch2_tx_en_rpt_END                (2)
#define ABB_CH2_LINE_RPT0_ch2_tx_line_ctrl_mode_rpt_START  (3)
#define ABB_CH2_LINE_RPT0_ch2_tx_line_ctrl_mode_rpt_END    (5)
#define ABB_CH2_LINE_RPT0_ch2_reserved_START               (6)
#define ABB_CH2_LINE_RPT0_ch2_reserved_END                 (7)


/*****************************************************************************
 结构名    : ABB_CH2_LINE_RPT1_UNION
 结构说明  : CH2_LINE_RPT1 寄存器结构定义。地址偏移量:0x654，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_line_ctrl_mode_rpt : 3;  /* bit[0-2]: 线控信号LINE_CTRL_MODE状态上报
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：IDLE */
        unsigned long  ch2_reserved_1            : 1;  /* bit[3]  : Reserved */
        unsigned long  ch2_rxa_blk_en_rpt        : 1;  /* bit[4]  : RXA_BLK_EN线控状态上报 */
        unsigned long  ch2_rxb_blk_en_rpt        : 1;  /* bit[5]  : RXB_BLK_EN线控状态上报 */
        unsigned long  ch2_reserved_0            : 2;  /* bit[6-7]: Reserved */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_LINE_RPT1_UNION;
#define ABB_CH2_LINE_RPT1_ch2_rx_line_ctrl_mode_rpt_START  (0)
#define ABB_CH2_LINE_RPT1_ch2_rx_line_ctrl_mode_rpt_END    (2)
#define ABB_CH2_LINE_RPT1_ch2_reserved_1_START             (3)
#define ABB_CH2_LINE_RPT1_ch2_reserved_1_END               (3)
#define ABB_CH2_LINE_RPT1_ch2_rxa_blk_en_rpt_START         (4)
#define ABB_CH2_LINE_RPT1_ch2_rxa_blk_en_rpt_END           (4)
#define ABB_CH2_LINE_RPT1_ch2_rxb_blk_en_rpt_START         (5)
#define ABB_CH2_LINE_RPT1_ch2_rxb_blk_en_rpt_END           (5)
#define ABB_CH2_LINE_RPT1_ch2_reserved_0_START             (6)
#define ABB_CH2_LINE_RPT1_ch2_reserved_0_END               (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_MODE_RPT_UNION
 结构说明  : CH2_RX_MODE_RPT 寄存器结构定义。地址偏移量:0x655，初值:0x00，宽度:8
 寄存器说明: RX数字工作模式上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_comp_sel_rpt : 3;  /* bit[0-2]: RX通道补偿滤波器补偿固定系数选择：
                                                              0：由寄存器配置
                                                              1：固定系数1
                                                              2：固定系数2
                                                              3：固定系数3
                                                              4：固定系数4
                                                              5：固定系数5
                                                              6：固定系数6
                                                              7：固定系数7 */
        unsigned long  ch2_rx_hb_bp_rpt    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制上报：
                                                              0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                              1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch2_rx_rate_rpt     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(Hz)：
                                                                    2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA
                                                              00：2.167M,    15.36M,    61.44M,     30.72M,    122.88M(默认)
                                                              others：reserved */
        unsigned long  ch2_rx_mode_dig_rpt : 3;  /* bit[5-7]: RX通道模式控制：
                                                              000：2G(默认)
                                                              001：3G_SC&amp;4G_5M
                                                              010：4G_20M
                                                              011：3G_DC&amp;4G_10M
                                                              100：TDS
                                                              101：CA
                                                              Others：X */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_MODE_RPT_UNION;
#define ABB_CH2_RX_MODE_RPT_ch2_rx_comp_sel_rpt_START  (0)
#define ABB_CH2_RX_MODE_RPT_ch2_rx_comp_sel_rpt_END    (2)
#define ABB_CH2_RX_MODE_RPT_ch2_rx_hb_bp_rpt_START     (3)
#define ABB_CH2_RX_MODE_RPT_ch2_rx_hb_bp_rpt_END       (3)
#define ABB_CH2_RX_MODE_RPT_ch2_rx_rate_rpt_START      (4)
#define ABB_CH2_RX_MODE_RPT_ch2_rx_rate_rpt_END        (4)
#define ABB_CH2_RX_MODE_RPT_ch2_rx_mode_dig_rpt_START  (5)
#define ABB_CH2_RX_MODE_RPT_ch2_rx_mode_dig_rpt_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_STATE_RPT_UNION
 结构说明  : CH2_RX_STATE_RPT 寄存器结构定义。地址偏移量:0x657，初值:0x00，宽度:8
 寄存器说明: RX数字工作状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_aclk_rpt      : 1;  /* bit[0]: RX通道模拟随路时钟 */
        unsigned long  ch2_rx_clk_rpt       : 1;  /* bit[1]: RX通道输出数字随路时钟 */
        unsigned long  ch2_rx_vld_rpt       : 1;  /* bit[2]: RX通道输出数据有效指示信号 */
        unsigned long  ch2_rxa_data_rpt     : 1;  /* bit[3]: RXA通道输出数据翻转指示信号 */
        unsigned long  ch2_rxa_overflow_rpt : 1;  /* bit[4]: RXA通道数据削顶指示信号 */
        unsigned long  ch2_rxb_data_rpt     : 1;  /* bit[5]: RXB通道输出数据翻转指示信号 */
        unsigned long  ch2_rxb_overflow_rpt : 1;  /* bit[6]: RXB通道数据削顶指示信号 */
        unsigned long  ch2_reserved         : 1;  /* bit[7]: 保留。 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_STATE_RPT_UNION;
#define ABB_CH2_RX_STATE_RPT_ch2_rx_aclk_rpt_START       (0)
#define ABB_CH2_RX_STATE_RPT_ch2_rx_aclk_rpt_END         (0)
#define ABB_CH2_RX_STATE_RPT_ch2_rx_clk_rpt_START        (1)
#define ABB_CH2_RX_STATE_RPT_ch2_rx_clk_rpt_END          (1)
#define ABB_CH2_RX_STATE_RPT_ch2_rx_vld_rpt_START        (2)
#define ABB_CH2_RX_STATE_RPT_ch2_rx_vld_rpt_END          (2)
#define ABB_CH2_RX_STATE_RPT_ch2_rxa_data_rpt_START      (3)
#define ABB_CH2_RX_STATE_RPT_ch2_rxa_data_rpt_END        (3)
#define ABB_CH2_RX_STATE_RPT_ch2_rxa_overflow_rpt_START  (4)
#define ABB_CH2_RX_STATE_RPT_ch2_rxa_overflow_rpt_END    (4)
#define ABB_CH2_RX_STATE_RPT_ch2_rxb_data_rpt_START      (5)
#define ABB_CH2_RX_STATE_RPT_ch2_rxb_data_rpt_END        (5)
#define ABB_CH2_RX_STATE_RPT_ch2_rxb_overflow_rpt_START  (6)
#define ABB_CH2_RX_STATE_RPT_ch2_rxb_overflow_rpt_END    (6)
#define ABB_CH2_RX_STATE_RPT_ch2_reserved_START          (7)
#define ABB_CH2_RX_STATE_RPT_ch2_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH2_FLUSH_CFG1_UNION
 结构说明  : CH2_FLUSH_CFG1 寄存器结构定义。地址偏移量:0x65A，初值:0x40，宽度:8
 寄存器说明: 通道0配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_flush_width_msb : 3;  /* bit[0-2]: flush宽度[10:8]，单位为19.2M时钟周期。 */
        unsigned long  ch2_flush_value     : 5;  /* bit[3-7]: FLUSH值，默认为8。 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_FLUSH_CFG1_UNION;
#define ABB_CH2_FLUSH_CFG1_ch2_flush_width_msb_START  (0)
#define ABB_CH2_FLUSH_CFG1_ch2_flush_width_msb_END    (2)
#define ABB_CH2_FLUSH_CFG1_ch2_flush_value_START      (3)
#define ABB_CH2_FLUSH_CFG1_ch2_flush_value_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_DELAY_LEN_UNION
 结构说明  : CH2_RX_DELAY_LEN 寄存器结构定义。地址偏移量:0x65C，初值:0x12，宽度:8
 寄存器说明: 随路时钟延时关闭长度寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_sclk_delay_len    : 2;  /* bit[0-1]: rx_en拉低后，随路时钟继续发送个数。
                                                                00：2个随路时钟
                                                                01：4个随路时钟
                                                                10：8个随路时钟
                                                                11：16个随路时钟 */
        unsigned long  ch2_adc_clk_delay_len : 4;  /* bit[2-5]: rx_en拉低后，模拟部分A2D_RX_MCLK延时关闭时间长度配置。
                                                                延时时长 = adc_clk_delay_len * 1.28us。（cfg_clk频率200MHz下） */
        unsigned long  ch2_reserved          : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_DELAY_LEN_UNION;
#define ABB_CH2_RX_DELAY_LEN_ch2_sclk_delay_len_START     (0)
#define ABB_CH2_RX_DELAY_LEN_ch2_sclk_delay_len_END       (1)
#define ABB_CH2_RX_DELAY_LEN_ch2_adc_clk_delay_len_START  (2)
#define ABB_CH2_RX_DELAY_LEN_ch2_adc_clk_delay_len_END    (5)
#define ABB_CH2_RX_DELAY_LEN_ch2_reserved_START           (6)
#define ABB_CH2_RX_DELAY_LEN_ch2_reserved_END             (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_1_UNION
 结构说明  : CH2_RX_2G_ANA_1 寄存器结构定义。地址偏移量:0x700，初值:0xF3，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_mode_clk_2g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G 
                                                             001：3G
                                                             010：3G_DC &amp; TDS
                                                             011：2G(默认)
                                                             100：CA
                                                             101：CDMA
                                                             others:CDMA */
        unsigned long  ch2_reserved       : 1;  /* bit[3]  : reserved */
        unsigned long  ch2_rxb_q_pd_2g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXQ_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxb_i_pd_2g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxa_q_pd_2g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxa_i_pd_2g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_1_UNION;
#define ABB_CH2_RX_2G_ANA_1_ch2_rx_mode_clk_2g_START  (0)
#define ABB_CH2_RX_2G_ANA_1_ch2_rx_mode_clk_2g_END    (2)
#define ABB_CH2_RX_2G_ANA_1_ch2_reserved_START        (3)
#define ABB_CH2_RX_2G_ANA_1_ch2_reserved_END          (3)
#define ABB_CH2_RX_2G_ANA_1_ch2_rxb_q_pd_2g_START     (4)
#define ABB_CH2_RX_2G_ANA_1_ch2_rxb_q_pd_2g_END       (4)
#define ABB_CH2_RX_2G_ANA_1_ch2_rxb_i_pd_2g_START     (5)
#define ABB_CH2_RX_2G_ANA_1_ch2_rxb_i_pd_2g_END       (5)
#define ABB_CH2_RX_2G_ANA_1_ch2_rxa_q_pd_2g_START     (6)
#define ABB_CH2_RX_2G_ANA_1_ch2_rxa_q_pd_2g_END       (6)
#define ABB_CH2_RX_2G_ANA_1_ch2_rxa_i_pd_2g_START     (7)
#define ABB_CH2_RX_2G_ANA_1_ch2_rxa_i_pd_2g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_2_UNION
 结构说明  : CH2_RX_2G_ANA_2 寄存器结构定义。地址偏移量:0x701，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved : 2;  /* bit[0-1]: reserved */
        unsigned long  ch2_ibct3_2g : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch2_ibct2_2g : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch2_ibct1_2g : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_2_UNION;
#define ABB_CH2_RX_2G_ANA_2_ch2_reserved_START  (0)
#define ABB_CH2_RX_2G_ANA_2_ch2_reserved_END    (1)
#define ABB_CH2_RX_2G_ANA_2_ch2_ibct3_2g_START  (2)
#define ABB_CH2_RX_2G_ANA_2_ch2_ibct3_2g_END    (3)
#define ABB_CH2_RX_2G_ANA_2_ch2_ibct2_2g_START  (4)
#define ABB_CH2_RX_2G_ANA_2_ch2_ibct2_2g_END    (5)
#define ABB_CH2_RX_2G_ANA_2_ch2_ibct1_2g_START  (6)
#define ABB_CH2_RX_2G_ANA_2_ch2_ibct1_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_3_UNION
 结构说明  : CH2_RX_2G_ANA_3 寄存器结构定义。地址偏移量:0x702，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibct_stg12_2g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch2_ibct_stg3_2g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch2_pdm_ctrl      : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  ch2_reserved      : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_3_UNION;
#define ABB_CH2_RX_2G_ANA_3_ch2_ibct_stg12_2g_START  (0)
#define ABB_CH2_RX_2G_ANA_3_ch2_ibct_stg12_2g_END    (2)
#define ABB_CH2_RX_2G_ANA_3_ch2_ibct_stg3_2g_START   (3)
#define ABB_CH2_RX_2G_ANA_3_ch2_ibct_stg3_2g_END     (5)
#define ABB_CH2_RX_2G_ANA_3_ch2_pdm_ctrl_START       (6)
#define ABB_CH2_RX_2G_ANA_3_ch2_pdm_ctrl_END         (6)
#define ABB_CH2_RX_2G_ANA_3_ch2_reserved_START       (7)
#define ABB_CH2_RX_2G_ANA_3_ch2_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_4_UNION
 结构说明  : CH2_RX_2G_ANA_4 寄存器结构定义。地址偏移量:0x703，初值:0x40，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibias_qu_2g    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch2_rx_ibct_dac_2g : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch2_ck_whole_ctrl  : 2;  /* bit[6-7]: DAC1时钟控制
                                                             00：no delay
                                                             01：delay 100ps（默认）
                                                             10：150ps
                                                             11：200ps */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_4_UNION;
#define ABB_CH2_RX_2G_ANA_4_ch2_ibias_qu_2g_START     (0)
#define ABB_CH2_RX_2G_ANA_4_ch2_ibias_qu_2g_END       (2)
#define ABB_CH2_RX_2G_ANA_4_ch2_rx_ibct_dac_2g_START  (3)
#define ABB_CH2_RX_2G_ANA_4_ch2_rx_ibct_dac_2g_END    (5)
#define ABB_CH2_RX_2G_ANA_4_ch2_ck_whole_ctrl_START   (6)
#define ABB_CH2_RX_2G_ANA_4_ch2_ck_whole_ctrl_END     (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_5_UNION
 结构说明  : CH2_RX_2G_ANA_5 寄存器结构定义。地址偏移量:0x704，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_qu_lp             : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch2_ts_delay_2g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch2_dem_output_sel_2g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch2_dem_enb           : 1;  /* bit[7]  : DEM 使能
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_5_UNION;
#define ABB_CH2_RX_2G_ANA_5_ch2_qu_lp_START              (0)
#define ABB_CH2_RX_2G_ANA_5_ch2_qu_lp_END                (3)
#define ABB_CH2_RX_2G_ANA_5_ch2_ts_delay_2g_START        (4)
#define ABB_CH2_RX_2G_ANA_5_ch2_ts_delay_2g_END          (5)
#define ABB_CH2_RX_2G_ANA_5_ch2_dem_output_sel_2g_START  (6)
#define ABB_CH2_RX_2G_ANA_5_ch2_dem_output_sel_2g_END    (6)
#define ABB_CH2_RX_2G_ANA_5_ch2_dem_enb_START            (7)
#define ABB_CH2_RX_2G_ANA_5_ch2_dem_enb_END              (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_6_UNION
 结构说明  : CH2_RX_2G_ANA_6 寄存器结构定义。地址偏移量:0x705，初值:0x80，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch2_ibmode_qu_2g      : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch2_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch2_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_6_UNION;
#define ABB_CH2_RX_2G_ANA_6_ch2_reserved_1_START         (0)
#define ABB_CH2_RX_2G_ANA_6_ch2_reserved_1_END           (0)
#define ABB_CH2_RX_2G_ANA_6_ch2_ibmode_qu_2g_START       (1)
#define ABB_CH2_RX_2G_ANA_6_ch2_ibmode_qu_2g_END         (3)
#define ABB_CH2_RX_2G_ANA_6_ch2_reserved_0_START         (4)
#define ABB_CH2_RX_2G_ANA_6_ch2_reserved_0_END           (5)
#define ABB_CH2_RX_2G_ANA_6_ch2_adc_st3_cap_multi_START  (6)
#define ABB_CH2_RX_2G_ANA_6_ch2_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_7_UNION
 结构说明  : CH2_RX_2G_ANA_7 寄存器结构定义。地址偏移量:0x706，初值:0x0F，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_qu_ctrl : 6;
        unsigned long  ch2_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch2_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_7_UNION;
#define ABB_CH2_RX_2G_ANA_7_ch2_ck_qu_ctrl_START  (0)
#define ABB_CH2_RX_2G_ANA_7_ch2_ck_qu_ctrl_END    (5)
#define ABB_CH2_RX_2G_ANA_7_ch2_reserved_START    (6)
#define ABB_CH2_RX_2G_ANA_7_ch2_reserved_END      (6)
#define ABB_CH2_RX_2G_ANA_7_ch2_clk_inv_START     (7)
#define ABB_CH2_RX_2G_ANA_7_ch2_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_8_UNION
 结构说明  : CH2_RX_2G_ANA_8 寄存器结构定义。地址偏移量:0x707，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch2_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch2_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_8_UNION;
#define ABB_CH2_RX_2G_ANA_8_ch2_rx_bias_ctrl_START  (0)
#define ABB_CH2_RX_2G_ANA_8_ch2_rx_bias_ctrl_END    (2)
#define ABB_CH2_RX_2G_ANA_8_ch2_gmbias_sel_START    (3)
#define ABB_CH2_RX_2G_ANA_8_ch2_gmbias_sel_END      (3)
#define ABB_CH2_RX_2G_ANA_8_ch2_reserved_START      (4)
#define ABB_CH2_RX_2G_ANA_8_ch2_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_9_UNION
 结构说明  : CH2_RX_2G_ANA_9 寄存器结构定义。地址偏移量:0x708，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch2_dem_mod_2g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch2_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_9_UNION;
#define ABB_CH2_RX_2G_ANA_9_ch2_reserved_1_START  (0)
#define ABB_CH2_RX_2G_ANA_9_ch2_reserved_1_END    (3)
#define ABB_CH2_RX_2G_ANA_9_ch2_dem_mod_2g_START  (4)
#define ABB_CH2_RX_2G_ANA_9_ch2_dem_mod_2g_END    (6)
#define ABB_CH2_RX_2G_ANA_9_ch2_reserved_0_START  (7)
#define ABB_CH2_RX_2G_ANA_9_ch2_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_10_UNION
 结构说明  : CH2_RX_2G_ANA_10 寄存器结构定义。地址偏移量:0x709，初值:0x03，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_tune_half : 6;
        unsigned long  ch2_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch2_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_10_UNION;
#define ABB_CH2_RX_2G_ANA_10_ch2_ck_tune_half_START  (0)
#define ABB_CH2_RX_2G_ANA_10_ch2_ck_tune_half_END    (5)
#define ABB_CH2_RX_2G_ANA_10_ch2_dclk_inv_START      (6)
#define ABB_CH2_RX_2G_ANA_10_ch2_dclk_inv_END        (6)
#define ABB_CH2_RX_2G_ANA_10_ch2_reserved_START      (7)
#define ABB_CH2_RX_2G_ANA_10_ch2_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_11_UNION
 结构说明  : CH2_RX_2G_ANA_11 寄存器结构定义。地址偏移量:0x70A，初值:0x17，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch2_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch2_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch2_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_11_UNION;
#define ABB_CH2_RX_2G_ANA_11_ch2_int3_res_ctrl_START  (0)
#define ABB_CH2_RX_2G_ANA_11_ch2_int3_res_ctrl_END    (2)
#define ABB_CH2_RX_2G_ANA_11_ch2_reserved_1_START     (3)
#define ABB_CH2_RX_2G_ANA_11_ch2_reserved_1_END       (3)
#define ABB_CH2_RX_2G_ANA_11_ch2_int3_res_sel_START   (4)
#define ABB_CH2_RX_2G_ANA_11_ch2_int3_res_sel_END     (4)
#define ABB_CH2_RX_2G_ANA_11_ch2_reserved_0_START     (5)
#define ABB_CH2_RX_2G_ANA_11_ch2_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_1_UNION
 结构说明  : CH2_RX_3G_ANA_1 寄存器结构定义。地址偏移量:0x710，初值:0xF1，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_mode_clk_3g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G 
                                                             001：3G(默认)
                                                             010：3G_DC &amp; TDS 
                                                             011：2G
                                                             100：CA
                                                             101：CDMA
                                                             others:CDMA */
        unsigned long  ch2_reserved       : 1;  /* bit[3]  : reserved */
        unsigned long  ch2_rxb_q_pd_3g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxb_i_pd_3g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxa_q_pd_3g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxa_i_pd_3g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_1_UNION;
#define ABB_CH2_RX_3G_ANA_1_ch2_rx_mode_clk_3g_START  (0)
#define ABB_CH2_RX_3G_ANA_1_ch2_rx_mode_clk_3g_END    (2)
#define ABB_CH2_RX_3G_ANA_1_ch2_reserved_START        (3)
#define ABB_CH2_RX_3G_ANA_1_ch2_reserved_END          (3)
#define ABB_CH2_RX_3G_ANA_1_ch2_rxb_q_pd_3g_START     (4)
#define ABB_CH2_RX_3G_ANA_1_ch2_rxb_q_pd_3g_END       (4)
#define ABB_CH2_RX_3G_ANA_1_ch2_rxb_i_pd_3g_START     (5)
#define ABB_CH2_RX_3G_ANA_1_ch2_rxb_i_pd_3g_END       (5)
#define ABB_CH2_RX_3G_ANA_1_ch2_rxa_q_pd_3g_START     (6)
#define ABB_CH2_RX_3G_ANA_1_ch2_rxa_q_pd_3g_END       (6)
#define ABB_CH2_RX_3G_ANA_1_ch2_rxa_i_pd_3g_START     (7)
#define ABB_CH2_RX_3G_ANA_1_ch2_rxa_i_pd_3g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_2_UNION
 结构说明  : CH2_RX_3G_ANA_2 寄存器结构定义。地址偏移量:0x711，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved  : 2;  /* bit[0-1]: reserved */
        unsigned long  ch2_ibct4_3g  : 2;  /* bit[2-3]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  ch2_ibct3_3g  : 2;  /* bit[4-5]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  ch2_ibct12_3g : 2;  /* bit[6-7]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_2_UNION;
#define ABB_CH2_RX_3G_ANA_2_ch2_reserved_START   (0)
#define ABB_CH2_RX_3G_ANA_2_ch2_reserved_END     (1)
#define ABB_CH2_RX_3G_ANA_2_ch2_ibct4_3g_START   (2)
#define ABB_CH2_RX_3G_ANA_2_ch2_ibct4_3g_END     (3)
#define ABB_CH2_RX_3G_ANA_2_ch2_ibct3_3g_START   (4)
#define ABB_CH2_RX_3G_ANA_2_ch2_ibct3_3g_END     (5)
#define ABB_CH2_RX_3G_ANA_2_ch2_ibct12_3g_START  (6)
#define ABB_CH2_RX_3G_ANA_2_ch2_ibct12_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_3_UNION
 结构说明  : CH2_RX_3G_ANA_3 寄存器结构定义。地址偏移量:0x712，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibct_stg12_3g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch2_ibct_stg3_3g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch2_pdm_ctrl      : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  ch2_reserved      : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_3_UNION;
#define ABB_CH2_RX_3G_ANA_3_ch2_ibct_stg12_3g_START  (0)
#define ABB_CH2_RX_3G_ANA_3_ch2_ibct_stg12_3g_END    (2)
#define ABB_CH2_RX_3G_ANA_3_ch2_ibct_stg3_3g_START   (3)
#define ABB_CH2_RX_3G_ANA_3_ch2_ibct_stg3_3g_END     (5)
#define ABB_CH2_RX_3G_ANA_3_ch2_pdm_ctrl_START       (6)
#define ABB_CH2_RX_3G_ANA_3_ch2_pdm_ctrl_END         (6)
#define ABB_CH2_RX_3G_ANA_3_ch2_reserved_START       (7)
#define ABB_CH2_RX_3G_ANA_3_ch2_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_4_UNION
 结构说明  : CH2_RX_3G_ANA_4 寄存器结构定义。地址偏移量:0x713，初值:0x40，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibias_qu_3g    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch2_rx_ibct_dac_3g : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch2_ck_whole_ctrl  : 2;  /* bit[6-7]: DAC1时钟控制
                                                             00：no delay
                                                             01：delay 100ps（默认）
                                                             10：150ps
                                                             11：200ps */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_4_UNION;
#define ABB_CH2_RX_3G_ANA_4_ch2_ibias_qu_3g_START     (0)
#define ABB_CH2_RX_3G_ANA_4_ch2_ibias_qu_3g_END       (2)
#define ABB_CH2_RX_3G_ANA_4_ch2_rx_ibct_dac_3g_START  (3)
#define ABB_CH2_RX_3G_ANA_4_ch2_rx_ibct_dac_3g_END    (5)
#define ABB_CH2_RX_3G_ANA_4_ch2_ck_whole_ctrl_START   (6)
#define ABB_CH2_RX_3G_ANA_4_ch2_ck_whole_ctrl_END     (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_5_UNION
 结构说明  : CH2_RX_3G_ANA_5 寄存器结构定义。地址偏移量:0x714，初值:0x0C，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_qu_lp             : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch2_ts_delay_3g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch2_dem_output_sel_3g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch2_dem_enb           : 1;  /* bit[7]  : DEM 使能非
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_5_UNION;
#define ABB_CH2_RX_3G_ANA_5_ch2_qu_lp_START              (0)
#define ABB_CH2_RX_3G_ANA_5_ch2_qu_lp_END                (3)
#define ABB_CH2_RX_3G_ANA_5_ch2_ts_delay_3g_START        (4)
#define ABB_CH2_RX_3G_ANA_5_ch2_ts_delay_3g_END          (5)
#define ABB_CH2_RX_3G_ANA_5_ch2_dem_output_sel_3g_START  (6)
#define ABB_CH2_RX_3G_ANA_5_ch2_dem_output_sel_3g_END    (6)
#define ABB_CH2_RX_3G_ANA_5_ch2_dem_enb_START            (7)
#define ABB_CH2_RX_3G_ANA_5_ch2_dem_enb_END              (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_6_UNION
 结构说明  : CH2_RX_3G_ANA_6 寄存器结构定义。地址偏移量:0x715，初值:0x80，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch2_ibmode_qu_3g      : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch2_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch2_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_6_UNION;
#define ABB_CH2_RX_3G_ANA_6_ch2_reserved_1_START         (0)
#define ABB_CH2_RX_3G_ANA_6_ch2_reserved_1_END           (0)
#define ABB_CH2_RX_3G_ANA_6_ch2_ibmode_qu_3g_START       (1)
#define ABB_CH2_RX_3G_ANA_6_ch2_ibmode_qu_3g_END         (3)
#define ABB_CH2_RX_3G_ANA_6_ch2_reserved_0_START         (4)
#define ABB_CH2_RX_3G_ANA_6_ch2_reserved_0_END           (5)
#define ABB_CH2_RX_3G_ANA_6_ch2_adc_st3_cap_multi_START  (6)
#define ABB_CH2_RX_3G_ANA_6_ch2_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_7_UNION
 结构说明  : CH2_RX_3G_ANA_7 寄存器结构定义。地址偏移量:0x716，初值:0x0F，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_qu_ctrl : 6;
        unsigned long  ch2_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch2_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_7_UNION;
#define ABB_CH2_RX_3G_ANA_7_ch2_ck_qu_ctrl_START  (0)
#define ABB_CH2_RX_3G_ANA_7_ch2_ck_qu_ctrl_END    (5)
#define ABB_CH2_RX_3G_ANA_7_ch2_reserved_START    (6)
#define ABB_CH2_RX_3G_ANA_7_ch2_reserved_END      (6)
#define ABB_CH2_RX_3G_ANA_7_ch2_clk_inv_START     (7)
#define ABB_CH2_RX_3G_ANA_7_ch2_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_8_UNION
 结构说明  : CH2_RX_3G_ANA_8 寄存器结构定义。地址偏移量:0x717，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch2_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch2_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_8_UNION;
#define ABB_CH2_RX_3G_ANA_8_ch2_rx_bias_ctrl_START  (0)
#define ABB_CH2_RX_3G_ANA_8_ch2_rx_bias_ctrl_END    (2)
#define ABB_CH2_RX_3G_ANA_8_ch2_gmbias_sel_START    (3)
#define ABB_CH2_RX_3G_ANA_8_ch2_gmbias_sel_END      (3)
#define ABB_CH2_RX_3G_ANA_8_ch2_reserved_START      (4)
#define ABB_CH2_RX_3G_ANA_8_ch2_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_9_UNION
 结构说明  : CH2_RX_3G_ANA_9 寄存器结构定义。地址偏移量:0x718，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch2_dem_mod_3g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch2_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_9_UNION;
#define ABB_CH2_RX_3G_ANA_9_ch2_reserved_1_START  (0)
#define ABB_CH2_RX_3G_ANA_9_ch2_reserved_1_END    (3)
#define ABB_CH2_RX_3G_ANA_9_ch2_dem_mod_3g_START  (4)
#define ABB_CH2_RX_3G_ANA_9_ch2_dem_mod_3g_END    (6)
#define ABB_CH2_RX_3G_ANA_9_ch2_reserved_0_START  (7)
#define ABB_CH2_RX_3G_ANA_9_ch2_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_10_UNION
 结构说明  : CH2_RX_3G_ANA_10 寄存器结构定义。地址偏移量:0x719，初值:0x03，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_tune_half : 6;
        unsigned long  ch2_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch2_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_10_UNION;
#define ABB_CH2_RX_3G_ANA_10_ch2_ck_tune_half_START  (0)
#define ABB_CH2_RX_3G_ANA_10_ch2_ck_tune_half_END    (5)
#define ABB_CH2_RX_3G_ANA_10_ch2_dclk_inv_START      (6)
#define ABB_CH2_RX_3G_ANA_10_ch2_dclk_inv_END        (6)
#define ABB_CH2_RX_3G_ANA_10_ch2_reserved_START      (7)
#define ABB_CH2_RX_3G_ANA_10_ch2_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_11_UNION
 结构说明  : CH2_RX_3G_ANA_11 寄存器结构定义。地址偏移量:0x71A，初值:0x17，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch2_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch2_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch2_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_11_UNION;
#define ABB_CH2_RX_3G_ANA_11_ch2_int3_res_ctrl_START  (0)
#define ABB_CH2_RX_3G_ANA_11_ch2_int3_res_ctrl_END    (2)
#define ABB_CH2_RX_3G_ANA_11_ch2_reserved_1_START     (3)
#define ABB_CH2_RX_3G_ANA_11_ch2_reserved_1_END       (3)
#define ABB_CH2_RX_3G_ANA_11_ch2_int3_res_sel_START   (4)
#define ABB_CH2_RX_3G_ANA_11_ch2_int3_res_sel_END     (4)
#define ABB_CH2_RX_3G_ANA_11_ch2_reserved_0_START     (5)
#define ABB_CH2_RX_3G_ANA_11_ch2_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_1_UNION
 结构说明  : CH2_RX_4G_ANA_1 寄存器结构定义。地址偏移量:0x720，初值:0xF0，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_mode_clk_4g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G (默认)
                                                             001：3G
                                                             010：3G_DC &amp; TDS
                                                             011：2G
                                                             100：CA
                                                             101：CDMA
                                                             others：CDMA */
        unsigned long  ch2_reserved       : 1;  /* bit[3]  : reserved */
        unsigned long  ch2_rxb_q_pd_4g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxb_i_pd_4g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxa_q_pd_4g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxa_i_pd_4g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_1_UNION;
#define ABB_CH2_RX_4G_ANA_1_ch2_rx_mode_clk_4g_START  (0)
#define ABB_CH2_RX_4G_ANA_1_ch2_rx_mode_clk_4g_END    (2)
#define ABB_CH2_RX_4G_ANA_1_ch2_reserved_START        (3)
#define ABB_CH2_RX_4G_ANA_1_ch2_reserved_END          (3)
#define ABB_CH2_RX_4G_ANA_1_ch2_rxb_q_pd_4g_START     (4)
#define ABB_CH2_RX_4G_ANA_1_ch2_rxb_q_pd_4g_END       (4)
#define ABB_CH2_RX_4G_ANA_1_ch2_rxb_i_pd_4g_START     (5)
#define ABB_CH2_RX_4G_ANA_1_ch2_rxb_i_pd_4g_END       (5)
#define ABB_CH2_RX_4G_ANA_1_ch2_rxa_q_pd_4g_START     (6)
#define ABB_CH2_RX_4G_ANA_1_ch2_rxa_q_pd_4g_END       (6)
#define ABB_CH2_RX_4G_ANA_1_ch2_rxa_i_pd_4g_START     (7)
#define ABB_CH2_RX_4G_ANA_1_ch2_rxa_i_pd_4g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_2_UNION
 结构说明  : CH2_RX_4G_ANA_2 寄存器结构定义。地址偏移量:0x721，初值:0x54，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved : 2;  /* bit[0-1]: reserved */
        unsigned long  ch2_ibct3_4g : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  ch2_ibct2_4g : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  ch2_ibct1_4g : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_2_UNION;
#define ABB_CH2_RX_4G_ANA_2_ch2_reserved_START  (0)
#define ABB_CH2_RX_4G_ANA_2_ch2_reserved_END    (1)
#define ABB_CH2_RX_4G_ANA_2_ch2_ibct3_4g_START  (2)
#define ABB_CH2_RX_4G_ANA_2_ch2_ibct3_4g_END    (3)
#define ABB_CH2_RX_4G_ANA_2_ch2_ibct2_4g_START  (4)
#define ABB_CH2_RX_4G_ANA_2_ch2_ibct2_4g_END    (5)
#define ABB_CH2_RX_4G_ANA_2_ch2_ibct1_4g_START  (6)
#define ABB_CH2_RX_4G_ANA_2_ch2_ibct1_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_3_UNION
 结构说明  : CH2_RX_4G_ANA_3 寄存器结构定义。地址偏移量:0x722，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibct_stg12_4g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch2_ibct_stg3_4g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch2_pdm_ctrl      : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  ch2_reserved      : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_3_UNION;
#define ABB_CH2_RX_4G_ANA_3_ch2_ibct_stg12_4g_START  (0)
#define ABB_CH2_RX_4G_ANA_3_ch2_ibct_stg12_4g_END    (2)
#define ABB_CH2_RX_4G_ANA_3_ch2_ibct_stg3_4g_START   (3)
#define ABB_CH2_RX_4G_ANA_3_ch2_ibct_stg3_4g_END     (5)
#define ABB_CH2_RX_4G_ANA_3_ch2_pdm_ctrl_START       (6)
#define ABB_CH2_RX_4G_ANA_3_ch2_pdm_ctrl_END         (6)
#define ABB_CH2_RX_4G_ANA_3_ch2_reserved_START       (7)
#define ABB_CH2_RX_4G_ANA_3_ch2_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_4_UNION
 结构说明  : CH2_RX_4G_ANA_4 寄存器结构定义。地址偏移量:0x723，初值:0x40，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibias_qu_4g    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch2_rx_ibct_dac_4g : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch2_ck_whole_ctrl  : 2;  /* bit[6-7]: DAC1时钟控制
                                                             00：no delay
                                                             01：delay 100ps（默认）
                                                             10：150ps
                                                             11：200ps */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_4_UNION;
#define ABB_CH2_RX_4G_ANA_4_ch2_ibias_qu_4g_START     (0)
#define ABB_CH2_RX_4G_ANA_4_ch2_ibias_qu_4g_END       (2)
#define ABB_CH2_RX_4G_ANA_4_ch2_rx_ibct_dac_4g_START  (3)
#define ABB_CH2_RX_4G_ANA_4_ch2_rx_ibct_dac_4g_END    (5)
#define ABB_CH2_RX_4G_ANA_4_ch2_ck_whole_ctrl_START   (6)
#define ABB_CH2_RX_4G_ANA_4_ch2_ck_whole_ctrl_END     (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_5_UNION
 结构说明  : CH2_RX_4G_ANA_5 寄存器结构定义。地址偏移量:0x724，初值:0x0C，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_qu_lp             : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch2_ts_delay_4g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch2_dem_output_sel_4g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch2_dem_enb           : 1;  /* bit[7]  : DEM 使能非
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_5_UNION;
#define ABB_CH2_RX_4G_ANA_5_ch2_qu_lp_START              (0)
#define ABB_CH2_RX_4G_ANA_5_ch2_qu_lp_END                (3)
#define ABB_CH2_RX_4G_ANA_5_ch2_ts_delay_4g_START        (4)
#define ABB_CH2_RX_4G_ANA_5_ch2_ts_delay_4g_END          (5)
#define ABB_CH2_RX_4G_ANA_5_ch2_dem_output_sel_4g_START  (6)
#define ABB_CH2_RX_4G_ANA_5_ch2_dem_output_sel_4g_END    (6)
#define ABB_CH2_RX_4G_ANA_5_ch2_dem_enb_START            (7)
#define ABB_CH2_RX_4G_ANA_5_ch2_dem_enb_END              (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_6_UNION
 结构说明  : CH2_RX_4G_ANA_6 寄存器结构定义。地址偏移量:0x725，初值:0x80，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch2_ibmode_qu_4g      : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch2_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch2_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_6_UNION;
#define ABB_CH2_RX_4G_ANA_6_ch2_reserved_1_START         (0)
#define ABB_CH2_RX_4G_ANA_6_ch2_reserved_1_END           (0)
#define ABB_CH2_RX_4G_ANA_6_ch2_ibmode_qu_4g_START       (1)
#define ABB_CH2_RX_4G_ANA_6_ch2_ibmode_qu_4g_END         (3)
#define ABB_CH2_RX_4G_ANA_6_ch2_reserved_0_START         (4)
#define ABB_CH2_RX_4G_ANA_6_ch2_reserved_0_END           (5)
#define ABB_CH2_RX_4G_ANA_6_ch2_adc_st3_cap_multi_START  (6)
#define ABB_CH2_RX_4G_ANA_6_ch2_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_7_UNION
 结构说明  : CH2_RX_4G_ANA_7 寄存器结构定义。地址偏移量:0x726，初值:0x0F，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_qu_ctrl : 6;
        unsigned long  ch2_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch2_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_7_UNION;
#define ABB_CH2_RX_4G_ANA_7_ch2_ck_qu_ctrl_START  (0)
#define ABB_CH2_RX_4G_ANA_7_ch2_ck_qu_ctrl_END    (5)
#define ABB_CH2_RX_4G_ANA_7_ch2_reserved_START    (6)
#define ABB_CH2_RX_4G_ANA_7_ch2_reserved_END      (6)
#define ABB_CH2_RX_4G_ANA_7_ch2_clk_inv_START     (7)
#define ABB_CH2_RX_4G_ANA_7_ch2_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_8_UNION
 结构说明  : CH2_RX_4G_ANA_8 寄存器结构定义。地址偏移量:0x727，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch2_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch2_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_8_UNION;
#define ABB_CH2_RX_4G_ANA_8_ch2_rx_bias_ctrl_START  (0)
#define ABB_CH2_RX_4G_ANA_8_ch2_rx_bias_ctrl_END    (2)
#define ABB_CH2_RX_4G_ANA_8_ch2_gmbias_sel_START    (3)
#define ABB_CH2_RX_4G_ANA_8_ch2_gmbias_sel_END      (3)
#define ABB_CH2_RX_4G_ANA_8_ch2_reserved_START      (4)
#define ABB_CH2_RX_4G_ANA_8_ch2_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_9_UNION
 结构说明  : CH2_RX_4G_ANA_9 寄存器结构定义。地址偏移量:0x728，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch2_dem_mod_4g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch2_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_9_UNION;
#define ABB_CH2_RX_4G_ANA_9_ch2_reserved_1_START  (0)
#define ABB_CH2_RX_4G_ANA_9_ch2_reserved_1_END    (3)
#define ABB_CH2_RX_4G_ANA_9_ch2_dem_mod_4g_START  (4)
#define ABB_CH2_RX_4G_ANA_9_ch2_dem_mod_4g_END    (6)
#define ABB_CH2_RX_4G_ANA_9_ch2_reserved_0_START  (7)
#define ABB_CH2_RX_4G_ANA_9_ch2_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_10_UNION
 结构说明  : CH2_RX_4G_ANA_10 寄存器结构定义。地址偏移量:0x729，初值:0x03，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_tune_half : 6;
        unsigned long  ch2_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch2_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_10_UNION;
#define ABB_CH2_RX_4G_ANA_10_ch2_ck_tune_half_START  (0)
#define ABB_CH2_RX_4G_ANA_10_ch2_ck_tune_half_END    (5)
#define ABB_CH2_RX_4G_ANA_10_ch2_dclk_inv_START      (6)
#define ABB_CH2_RX_4G_ANA_10_ch2_dclk_inv_END        (6)
#define ABB_CH2_RX_4G_ANA_10_ch2_reserved_START      (7)
#define ABB_CH2_RX_4G_ANA_10_ch2_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_11_UNION
 结构说明  : CH2_RX_4G_ANA_11 寄存器结构定义。地址偏移量:0x72A，初值:0x14，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch2_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch2_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch2_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_11_UNION;
#define ABB_CH2_RX_4G_ANA_11_ch2_int3_res_ctrl_START  (0)
#define ABB_CH2_RX_4G_ANA_11_ch2_int3_res_ctrl_END    (2)
#define ABB_CH2_RX_4G_ANA_11_ch2_reserved_1_START     (3)
#define ABB_CH2_RX_4G_ANA_11_ch2_reserved_1_END       (3)
#define ABB_CH2_RX_4G_ANA_11_ch2_int3_res_sel_START   (4)
#define ABB_CH2_RX_4G_ANA_11_ch2_int3_res_sel_END     (4)
#define ABB_CH2_RX_4G_ANA_11_ch2_reserved_0_START     (5)
#define ABB_CH2_RX_4G_ANA_11_ch2_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_1_UNION
 结构说明  : CH2_RX_TDS_ANA_1 寄存器结构定义。地址偏移量:0x730，初值:0xF2，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_mode_clk_tds : 3;  /* bit[0-2]: 模式控制：
                                                              000：4G 
                                                              001：3G
                                                              010：3G_DC &amp; TDS(默认)
                                                              011：2G
                                                              100：CA
                                                              101：CDMA
                                                              others：CDMA */
        unsigned long  ch2_reserved        : 1;  /* bit[3]  : reserved */
        unsigned long  ch2_rxb_q_pd_tds    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxb_i_pd_tds    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxa_q_pd_tds    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxa_i_pd_tds    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_1_UNION;
#define ABB_CH2_RX_TDS_ANA_1_ch2_rx_mode_clk_tds_START  (0)
#define ABB_CH2_RX_TDS_ANA_1_ch2_rx_mode_clk_tds_END    (2)
#define ABB_CH2_RX_TDS_ANA_1_ch2_reserved_START         (3)
#define ABB_CH2_RX_TDS_ANA_1_ch2_reserved_END           (3)
#define ABB_CH2_RX_TDS_ANA_1_ch2_rxb_q_pd_tds_START     (4)
#define ABB_CH2_RX_TDS_ANA_1_ch2_rxb_q_pd_tds_END       (4)
#define ABB_CH2_RX_TDS_ANA_1_ch2_rxb_i_pd_tds_START     (5)
#define ABB_CH2_RX_TDS_ANA_1_ch2_rxb_i_pd_tds_END       (5)
#define ABB_CH2_RX_TDS_ANA_1_ch2_rxa_q_pd_tds_START     (6)
#define ABB_CH2_RX_TDS_ANA_1_ch2_rxa_q_pd_tds_END       (6)
#define ABB_CH2_RX_TDS_ANA_1_ch2_rxa_i_pd_tds_START     (7)
#define ABB_CH2_RX_TDS_ANA_1_ch2_rxa_i_pd_tds_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_2_UNION
 结构说明  : CH2_RX_TDS_ANA_2 寄存器结构定义。地址偏移量:0x731，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved   : 2;  /* bit[0-1]: reserved */
        unsigned long  ch2_ibct4_tds  : 2;  /* bit[2-3]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch2_ibct3_tds  : 2;  /* bit[4-5]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch2_ibct12_tds : 2;  /* bit[6-7]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_2_UNION;
#define ABB_CH2_RX_TDS_ANA_2_ch2_reserved_START    (0)
#define ABB_CH2_RX_TDS_ANA_2_ch2_reserved_END      (1)
#define ABB_CH2_RX_TDS_ANA_2_ch2_ibct4_tds_START   (2)
#define ABB_CH2_RX_TDS_ANA_2_ch2_ibct4_tds_END     (3)
#define ABB_CH2_RX_TDS_ANA_2_ch2_ibct3_tds_START   (4)
#define ABB_CH2_RX_TDS_ANA_2_ch2_ibct3_tds_END     (5)
#define ABB_CH2_RX_TDS_ANA_2_ch2_ibct12_tds_START  (6)
#define ABB_CH2_RX_TDS_ANA_2_ch2_ibct12_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_3_UNION
 结构说明  : CH2_RX_TDS_ANA_3 寄存器结构定义。地址偏移量:0x732，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibct_stg12_tds : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch2_ibct_stg3_tds  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch2_pdm_ctrl       : 1;  /* bit[6]  : pdm ctrl
                                                             0:加法编码
                                                             1:组合逻辑encoder编码 */
        unsigned long  ch2_reserved       : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_3_UNION;
#define ABB_CH2_RX_TDS_ANA_3_ch2_ibct_stg12_tds_START  (0)
#define ABB_CH2_RX_TDS_ANA_3_ch2_ibct_stg12_tds_END    (2)
#define ABB_CH2_RX_TDS_ANA_3_ch2_ibct_stg3_tds_START   (3)
#define ABB_CH2_RX_TDS_ANA_3_ch2_ibct_stg3_tds_END     (5)
#define ABB_CH2_RX_TDS_ANA_3_ch2_pdm_ctrl_START        (6)
#define ABB_CH2_RX_TDS_ANA_3_ch2_pdm_ctrl_END          (6)
#define ABB_CH2_RX_TDS_ANA_3_ch2_reserved_START        (7)
#define ABB_CH2_RX_TDS_ANA_3_ch2_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_4_UNION
 结构说明  : CH2_RX_TDS_ANA_4 寄存器结构定义。地址偏移量:0x733，初值:0x40，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibias_qu_tds    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch2_rx_ibct_dac_tds : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch2_ck_whole_ctrl   : 2;  /* bit[6-7]: DAC1时钟控制
                                                              00：no delay
                                                              01：delay 100ps（默认）
                                                              10：150ps
                                                              11：200ps */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_4_UNION;
#define ABB_CH2_RX_TDS_ANA_4_ch2_ibias_qu_tds_START     (0)
#define ABB_CH2_RX_TDS_ANA_4_ch2_ibias_qu_tds_END       (2)
#define ABB_CH2_RX_TDS_ANA_4_ch2_rx_ibct_dac_tds_START  (3)
#define ABB_CH2_RX_TDS_ANA_4_ch2_rx_ibct_dac_tds_END    (5)
#define ABB_CH2_RX_TDS_ANA_4_ch2_ck_whole_ctrl_START    (6)
#define ABB_CH2_RX_TDS_ANA_4_ch2_ck_whole_ctrl_END      (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_5_UNION
 结构说明  : CH2_RX_TDS_ANA_5 寄存器结构定义。地址偏移量:0x734，初值:0x0C，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_qu_lp              : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                 1100：其它模式
                                                                 0000：2G模式 */
        unsigned long  ch2_ts_delay_tds       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                 00 0.5TS LTE/WDC/3G/2G
                                                                 01 0.6TS
                                                                 10 0.65TS
                                                                 11 0.7TS  CA */
        unsigned long  ch2_dem_output_sel_tds : 1;  /* bit[6]  : DWA和CLA选择
                                                                 0：DWA
                                                                 1：CLA */
        unsigned long  ch2_dem_enb            : 1;  /* bit[7]  : DEM 使能非
                                                                 0：使能DEM
                                                                 1：PD DEM */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_5_UNION;
#define ABB_CH2_RX_TDS_ANA_5_ch2_qu_lp_START               (0)
#define ABB_CH2_RX_TDS_ANA_5_ch2_qu_lp_END                 (3)
#define ABB_CH2_RX_TDS_ANA_5_ch2_ts_delay_tds_START        (4)
#define ABB_CH2_RX_TDS_ANA_5_ch2_ts_delay_tds_END          (5)
#define ABB_CH2_RX_TDS_ANA_5_ch2_dem_output_sel_tds_START  (6)
#define ABB_CH2_RX_TDS_ANA_5_ch2_dem_output_sel_tds_END    (6)
#define ABB_CH2_RX_TDS_ANA_5_ch2_dem_enb_START             (7)
#define ABB_CH2_RX_TDS_ANA_5_ch2_dem_enb_END               (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_6_UNION
 结构说明  : CH2_RX_TDS_ANA_6 寄存器结构定义。地址偏移量:0x735，初值:0x80，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch2_ibmode_qu_tds     : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch2_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch2_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_6_UNION;
#define ABB_CH2_RX_TDS_ANA_6_ch2_reserved_1_START         (0)
#define ABB_CH2_RX_TDS_ANA_6_ch2_reserved_1_END           (0)
#define ABB_CH2_RX_TDS_ANA_6_ch2_ibmode_qu_tds_START      (1)
#define ABB_CH2_RX_TDS_ANA_6_ch2_ibmode_qu_tds_END        (3)
#define ABB_CH2_RX_TDS_ANA_6_ch2_reserved_0_START         (4)
#define ABB_CH2_RX_TDS_ANA_6_ch2_reserved_0_END           (5)
#define ABB_CH2_RX_TDS_ANA_6_ch2_adc_st3_cap_multi_START  (6)
#define ABB_CH2_RX_TDS_ANA_6_ch2_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_7_UNION
 结构说明  : CH2_RX_TDS_ANA_7 寄存器结构定义。地址偏移量:0x736，初值:0x0F，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_qu_ctrl : 6;
        unsigned long  ch2_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch2_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_7_UNION;
#define ABB_CH2_RX_TDS_ANA_7_ch2_ck_qu_ctrl_START  (0)
#define ABB_CH2_RX_TDS_ANA_7_ch2_ck_qu_ctrl_END    (5)
#define ABB_CH2_RX_TDS_ANA_7_ch2_reserved_START    (6)
#define ABB_CH2_RX_TDS_ANA_7_ch2_reserved_END      (6)
#define ABB_CH2_RX_TDS_ANA_7_ch2_clk_inv_START     (7)
#define ABB_CH2_RX_TDS_ANA_7_ch2_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_8_UNION
 结构说明  : CH2_RX_TDS_ANA_8 寄存器结构定义。地址偏移量:0x737，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch2_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch2_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_8_UNION;
#define ABB_CH2_RX_TDS_ANA_8_ch2_rx_bias_ctrl_START  (0)
#define ABB_CH2_RX_TDS_ANA_8_ch2_rx_bias_ctrl_END    (2)
#define ABB_CH2_RX_TDS_ANA_8_ch2_gmbias_sel_START    (3)
#define ABB_CH2_RX_TDS_ANA_8_ch2_gmbias_sel_END      (3)
#define ABB_CH2_RX_TDS_ANA_8_ch2_reserved_START      (4)
#define ABB_CH2_RX_TDS_ANA_8_ch2_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_9_UNION
 结构说明  : CH2_RX_TDS_ANA_9 寄存器结构定义。地址偏移量:0x738，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1  : 4;  /* bit[0-3]: reserved */
        unsigned long  ch2_dem_mod_tds : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                          000：DWA
                                                          001：CLA1
                                                          010：CLA2
                                                          011：CLA3
                                                          100：CLA4
                                                          101：CLA5
                                                          110：CLA6
                                                          111：CLA7 */
        unsigned long  ch2_reserved_0  : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_9_UNION;
#define ABB_CH2_RX_TDS_ANA_9_ch2_reserved_1_START   (0)
#define ABB_CH2_RX_TDS_ANA_9_ch2_reserved_1_END     (3)
#define ABB_CH2_RX_TDS_ANA_9_ch2_dem_mod_tds_START  (4)
#define ABB_CH2_RX_TDS_ANA_9_ch2_dem_mod_tds_END    (6)
#define ABB_CH2_RX_TDS_ANA_9_ch2_reserved_0_START   (7)
#define ABB_CH2_RX_TDS_ANA_9_ch2_reserved_0_END     (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_10_UNION
 结构说明  : CH2_RX_TDS_ANA_10 寄存器结构定义。地址偏移量:0x739，初值:0x03，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_tune_half : 6;
        unsigned long  ch2_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch2_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_10_UNION;
#define ABB_CH2_RX_TDS_ANA_10_ch2_ck_tune_half_START  (0)
#define ABB_CH2_RX_TDS_ANA_10_ch2_ck_tune_half_END    (5)
#define ABB_CH2_RX_TDS_ANA_10_ch2_dclk_inv_START      (6)
#define ABB_CH2_RX_TDS_ANA_10_ch2_dclk_inv_END        (6)
#define ABB_CH2_RX_TDS_ANA_10_ch2_reserved_START      (7)
#define ABB_CH2_RX_TDS_ANA_10_ch2_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_11_UNION
 结构说明  : CH2_RX_TDS_ANA_11 寄存器结构定义。地址偏移量:0x73A，初值:0x17，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch2_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch2_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch2_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_11_UNION;
#define ABB_CH2_RX_TDS_ANA_11_ch2_int3_res_ctrl_START  (0)
#define ABB_CH2_RX_TDS_ANA_11_ch2_int3_res_ctrl_END    (2)
#define ABB_CH2_RX_TDS_ANA_11_ch2_reserved_1_START     (3)
#define ABB_CH2_RX_TDS_ANA_11_ch2_reserved_1_END       (3)
#define ABB_CH2_RX_TDS_ANA_11_ch2_int3_res_sel_START   (4)
#define ABB_CH2_RX_TDS_ANA_11_ch2_int3_res_sel_END     (4)
#define ABB_CH2_RX_TDS_ANA_11_ch2_reserved_0_START     (5)
#define ABB_CH2_RX_TDS_ANA_11_ch2_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_1_UNION
 结构说明  : CH2_RX_X_ANA_1 寄存器结构定义。地址偏移量:0x740，初值:0xF5，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_mode_clk_x : 3;  /* bit[0-2]: 模式控制：
                                                            000：4G 
                                                            001：3G
                                                            010：3G_DC &amp; TDS
                                                            011：2G
                                                            100：CA
                                                            101：CDMA(默认)
                                                            others:CDMA */
        unsigned long  ch2_reserved      : 1;  /* bit[3]  : reserved */
        unsigned long  ch2_rxb_q_pd_x    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch2_rxb_i_pd_x    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch2_rxa_q_pd_x    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch2_rxa_i_pd_x    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_1_UNION;
#define ABB_CH2_RX_X_ANA_1_ch2_rx_mode_clk_x_START  (0)
#define ABB_CH2_RX_X_ANA_1_ch2_rx_mode_clk_x_END    (2)
#define ABB_CH2_RX_X_ANA_1_ch2_reserved_START       (3)
#define ABB_CH2_RX_X_ANA_1_ch2_reserved_END         (3)
#define ABB_CH2_RX_X_ANA_1_ch2_rxb_q_pd_x_START     (4)
#define ABB_CH2_RX_X_ANA_1_ch2_rxb_q_pd_x_END       (4)
#define ABB_CH2_RX_X_ANA_1_ch2_rxb_i_pd_x_START     (5)
#define ABB_CH2_RX_X_ANA_1_ch2_rxb_i_pd_x_END       (5)
#define ABB_CH2_RX_X_ANA_1_ch2_rxa_q_pd_x_START     (6)
#define ABB_CH2_RX_X_ANA_1_ch2_rxa_q_pd_x_END       (6)
#define ABB_CH2_RX_X_ANA_1_ch2_rxa_i_pd_x_START     (7)
#define ABB_CH2_RX_X_ANA_1_ch2_rxa_i_pd_x_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_2_UNION
 结构说明  : CH2_RX_X_ANA_2 寄存器结构定义。地址偏移量:0x741，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved : 2;  /* bit[0-1]: reserved */
        unsigned long  ch2_ibct3_x  : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch2_ibct2_x  : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch2_ibct1_x  : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_2_UNION;
#define ABB_CH2_RX_X_ANA_2_ch2_reserved_START  (0)
#define ABB_CH2_RX_X_ANA_2_ch2_reserved_END    (1)
#define ABB_CH2_RX_X_ANA_2_ch2_ibct3_x_START   (2)
#define ABB_CH2_RX_X_ANA_2_ch2_ibct3_x_END     (3)
#define ABB_CH2_RX_X_ANA_2_ch2_ibct2_x_START   (4)
#define ABB_CH2_RX_X_ANA_2_ch2_ibct2_x_END     (5)
#define ABB_CH2_RX_X_ANA_2_ch2_ibct1_x_START   (6)
#define ABB_CH2_RX_X_ANA_2_ch2_ibct1_x_END     (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_3_UNION
 结构说明  : CH2_RX_X_ANA_3 寄存器结构定义。地址偏移量:0x742，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibct_stg12_x : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch2_ibct_stg3_x  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch2_pdm_ctrl     : 1;  /* bit[6]  : pdm ctrl
                                                           0:加法编码
                                                           1:组合逻辑encoder编码 */
        unsigned long  ch2_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_3_UNION;
#define ABB_CH2_RX_X_ANA_3_ch2_ibct_stg12_x_START  (0)
#define ABB_CH2_RX_X_ANA_3_ch2_ibct_stg12_x_END    (2)
#define ABB_CH2_RX_X_ANA_3_ch2_ibct_stg3_x_START   (3)
#define ABB_CH2_RX_X_ANA_3_ch2_ibct_stg3_x_END     (5)
#define ABB_CH2_RX_X_ANA_3_ch2_pdm_ctrl_START      (6)
#define ABB_CH2_RX_X_ANA_3_ch2_pdm_ctrl_END        (6)
#define ABB_CH2_RX_X_ANA_3_ch2_reserved_START      (7)
#define ABB_CH2_RX_X_ANA_3_ch2_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_4_UNION
 结构说明  : CH2_RX_X_ANA_4 寄存器结构定义。地址偏移量:0x743，初值:0x40，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibias_qu_x    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch2_rx_ibct_dac_x : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch2_ck_whole_ctrl : 2;  /* bit[6-7]: DAC1时钟控制
                                                            00：no delay
                                                            01：delay 100ps（默认）
                                                            10：150ps
                                                            11：200ps */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_4_UNION;
#define ABB_CH2_RX_X_ANA_4_ch2_ibias_qu_x_START     (0)
#define ABB_CH2_RX_X_ANA_4_ch2_ibias_qu_x_END       (2)
#define ABB_CH2_RX_X_ANA_4_ch2_rx_ibct_dac_x_START  (3)
#define ABB_CH2_RX_X_ANA_4_ch2_rx_ibct_dac_x_END    (5)
#define ABB_CH2_RX_X_ANA_4_ch2_ck_whole_ctrl_START  (6)
#define ABB_CH2_RX_X_ANA_4_ch2_ck_whole_ctrl_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_5_UNION
 结构说明  : CH2_RX_X_ANA_5 寄存器结构定义。地址偏移量:0x744，初值:0x0C，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_qu_lp            : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                               1100：其它模式
                                                               0000：2G模式 */
        unsigned long  ch2_ts_delay_x       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                               00 0.5TS LTE/WDC/3G/2G
                                                               01 0.6TS
                                                               10 0.65TS
                                                               11 0.7TS  CA */
        unsigned long  ch2_dem_output_sel_x : 1;  /* bit[6]  : DWA和CLA选择
                                                               0：DWA
                                                               1：CLA */
        unsigned long  ch2_dem_enb          : 1;  /* bit[7]  : DEM 使能非
                                                               0：使能DEM
                                                               1：PD DEM */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_5_UNION;
#define ABB_CH2_RX_X_ANA_5_ch2_qu_lp_START             (0)
#define ABB_CH2_RX_X_ANA_5_ch2_qu_lp_END               (3)
#define ABB_CH2_RX_X_ANA_5_ch2_ts_delay_x_START        (4)
#define ABB_CH2_RX_X_ANA_5_ch2_ts_delay_x_END          (5)
#define ABB_CH2_RX_X_ANA_5_ch2_dem_output_sel_x_START  (6)
#define ABB_CH2_RX_X_ANA_5_ch2_dem_output_sel_x_END    (6)
#define ABB_CH2_RX_X_ANA_5_ch2_dem_enb_START           (7)
#define ABB_CH2_RX_X_ANA_5_ch2_dem_enb_END             (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_6_UNION
 结构说明  : CH2_RX_X_ANA_6 寄存器结构定义。地址偏移量:0x745，初值:0x80，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch2_ibmode_qu_x       : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch2_reserved_0        : 2;  /* bit[4-5]: Resreved */
        unsigned long  ch2_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_6_UNION;
#define ABB_CH2_RX_X_ANA_6_ch2_reserved_1_START         (0)
#define ABB_CH2_RX_X_ANA_6_ch2_reserved_1_END           (0)
#define ABB_CH2_RX_X_ANA_6_ch2_ibmode_qu_x_START        (1)
#define ABB_CH2_RX_X_ANA_6_ch2_ibmode_qu_x_END          (3)
#define ABB_CH2_RX_X_ANA_6_ch2_reserved_0_START         (4)
#define ABB_CH2_RX_X_ANA_6_ch2_reserved_0_END           (5)
#define ABB_CH2_RX_X_ANA_6_ch2_adc_st3_cap_multi_START  (6)
#define ABB_CH2_RX_X_ANA_6_ch2_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_7_UNION
 结构说明  : CH2_RX_X_ANA_7 寄存器结构定义。地址偏移量:0x746，初值:0x0F，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_qu_ctrl : 6;
        unsigned long  ch2_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch2_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_7_UNION;
#define ABB_CH2_RX_X_ANA_7_ch2_ck_qu_ctrl_START  (0)
#define ABB_CH2_RX_X_ANA_7_ch2_ck_qu_ctrl_END    (5)
#define ABB_CH2_RX_X_ANA_7_ch2_reserved_START    (6)
#define ABB_CH2_RX_X_ANA_7_ch2_reserved_END      (6)
#define ABB_CH2_RX_X_ANA_7_ch2_clk_inv_START     (7)
#define ABB_CH2_RX_X_ANA_7_ch2_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_8_UNION
 结构说明  : CH2_RX_X_ANA_8 寄存器结构定义。地址偏移量:0x747，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch2_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch2_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_8_UNION;
#define ABB_CH2_RX_X_ANA_8_ch2_rx_bias_ctrl_START  (0)
#define ABB_CH2_RX_X_ANA_8_ch2_rx_bias_ctrl_END    (2)
#define ABB_CH2_RX_X_ANA_8_ch2_gmbias_sel_START    (3)
#define ABB_CH2_RX_X_ANA_8_ch2_gmbias_sel_END      (3)
#define ABB_CH2_RX_X_ANA_8_ch2_reserved_START      (4)
#define ABB_CH2_RX_X_ANA_8_ch2_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_9_UNION
 结构说明  : CH2_RX_X_ANA_9 寄存器结构定义。地址偏移量:0x748，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch2_dem_mod_x  : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch2_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_9_UNION;
#define ABB_CH2_RX_X_ANA_9_ch2_reserved_1_START  (0)
#define ABB_CH2_RX_X_ANA_9_ch2_reserved_1_END    (3)
#define ABB_CH2_RX_X_ANA_9_ch2_dem_mod_x_START   (4)
#define ABB_CH2_RX_X_ANA_9_ch2_dem_mod_x_END     (6)
#define ABB_CH2_RX_X_ANA_9_ch2_reserved_0_START  (7)
#define ABB_CH2_RX_X_ANA_9_ch2_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_10_UNION
 结构说明  : CH2_RX_X_ANA_10 寄存器结构定义。地址偏移量:0x749，初值:0x03，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_tune_half : 6;
        unsigned long  ch2_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch2_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_10_UNION;
#define ABB_CH2_RX_X_ANA_10_ch2_ck_tune_half_START  (0)
#define ABB_CH2_RX_X_ANA_10_ch2_ck_tune_half_END    (5)
#define ABB_CH2_RX_X_ANA_10_ch2_dclk_inv_START      (6)
#define ABB_CH2_RX_X_ANA_10_ch2_dclk_inv_END        (6)
#define ABB_CH2_RX_X_ANA_10_ch2_reserved_START      (7)
#define ABB_CH2_RX_X_ANA_10_ch2_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_11_UNION
 结构说明  : CH2_RX_X_ANA_11 寄存器结构定义。地址偏移量:0x74A，初值:0x17，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch2_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch2_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch2_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_11_UNION;
#define ABB_CH2_RX_X_ANA_11_ch2_int3_res_ctrl_START  (0)
#define ABB_CH2_RX_X_ANA_11_ch2_int3_res_ctrl_END    (2)
#define ABB_CH2_RX_X_ANA_11_ch2_reserved_1_START     (3)
#define ABB_CH2_RX_X_ANA_11_ch2_reserved_1_END       (3)
#define ABB_CH2_RX_X_ANA_11_ch2_int3_res_sel_START   (4)
#define ABB_CH2_RX_X_ANA_11_ch2_int3_res_sel_END     (4)
#define ABB_CH2_RX_X_ANA_11_ch2_reserved_0_START     (5)
#define ABB_CH2_RX_X_ANA_11_ch2_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_1_UNION
 结构说明  : CH2_RX_IDLE_ANA_1 寄存器结构定义。地址偏移量:0x750，初值:0xF3，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_mode_clk_idle : 3;  /* bit[0-2]: 模式控制：
                                                               000：4G
                                                               001：3G
                                                               010：3G_DC &amp; TDS
                                                               011：2G(默认)
                                                               100：CA
                                                               101：CDMA
                                                               others:CDMA */
        unsigned long  ch2_reseved          : 1;  /* bit[3]  : Reserved */
        unsigned long  ch2_rxb_q_pd_idle    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch2_rxb_i_pd_idle    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch2_rxa_q_pd_idle    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch2_rxa_i_pd_idle    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_1_UNION;
#define ABB_CH2_RX_IDLE_ANA_1_ch2_rx_mode_clk_idle_START  (0)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_rx_mode_clk_idle_END    (2)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_reseved_START           (3)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_reseved_END             (3)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_rxb_q_pd_idle_START     (4)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_rxb_q_pd_idle_END       (4)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_rxb_i_pd_idle_START     (5)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_rxb_i_pd_idle_END       (5)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_rxa_q_pd_idle_START     (6)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_rxa_q_pd_idle_END       (6)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_rxa_i_pd_idle_START     (7)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_rxa_i_pd_idle_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_2_UNION
 结构说明  : CH2_RX_IDLE_ANA_2 寄存器结构定义。地址偏移量:0x751，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved   : 2;  /* bit[0-1]: reserved */
        unsigned long  ch2_ibct3_idle : 2;  /* bit[2-3]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch2_ibct2_idle : 2;  /* bit[4-5]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch2_ibct1_idle : 2;  /* bit[6-7]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_2_UNION;
#define ABB_CH2_RX_IDLE_ANA_2_ch2_reserved_START    (0)
#define ABB_CH2_RX_IDLE_ANA_2_ch2_reserved_END      (1)
#define ABB_CH2_RX_IDLE_ANA_2_ch2_ibct3_idle_START  (2)
#define ABB_CH2_RX_IDLE_ANA_2_ch2_ibct3_idle_END    (3)
#define ABB_CH2_RX_IDLE_ANA_2_ch2_ibct2_idle_START  (4)
#define ABB_CH2_RX_IDLE_ANA_2_ch2_ibct2_idle_END    (5)
#define ABB_CH2_RX_IDLE_ANA_2_ch2_ibct1_idle_START  (6)
#define ABB_CH2_RX_IDLE_ANA_2_ch2_ibct1_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_3_UNION
 结构说明  : CH2_RX_IDLE_ANA_3 寄存器结构定义。地址偏移量:0x752，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibct_stg12_idle : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch2_ibct_stg3_idle  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch2_pdm_ctrl        : 1;  /* bit[6]  : pdm ctrl
                                                              0:加法编码
                                                              1:组合逻辑encoder编码 */
        unsigned long  ch2_reserved        : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_3_UNION;
#define ABB_CH2_RX_IDLE_ANA_3_ch2_ibct_stg12_idle_START  (0)
#define ABB_CH2_RX_IDLE_ANA_3_ch2_ibct_stg12_idle_END    (2)
#define ABB_CH2_RX_IDLE_ANA_3_ch2_ibct_stg3_idle_START   (3)
#define ABB_CH2_RX_IDLE_ANA_3_ch2_ibct_stg3_idle_END     (5)
#define ABB_CH2_RX_IDLE_ANA_3_ch2_pdm_ctrl_START         (6)
#define ABB_CH2_RX_IDLE_ANA_3_ch2_pdm_ctrl_END           (6)
#define ABB_CH2_RX_IDLE_ANA_3_ch2_reserved_START         (7)
#define ABB_CH2_RX_IDLE_ANA_3_ch2_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_4_UNION
 结构说明  : CH2_RX_IDLE_ANA_4 寄存器结构定义。地址偏移量:0x753，初值:0x40，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibias_qu_idle    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch2_rx_ibct_dac_idle : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch2_ck_whole_ctrl    : 2;  /* bit[6-7]: DAC1时钟控制
                                                               00：no delay
                                                               01：delay 100ps（默认）
                                                               10：150ps
                                                               11：200ps */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_4_UNION;
#define ABB_CH2_RX_IDLE_ANA_4_ch2_ibias_qu_idle_START     (0)
#define ABB_CH2_RX_IDLE_ANA_4_ch2_ibias_qu_idle_END       (2)
#define ABB_CH2_RX_IDLE_ANA_4_ch2_rx_ibct_dac_idle_START  (3)
#define ABB_CH2_RX_IDLE_ANA_4_ch2_rx_ibct_dac_idle_END    (5)
#define ABB_CH2_RX_IDLE_ANA_4_ch2_ck_whole_ctrl_START     (6)
#define ABB_CH2_RX_IDLE_ANA_4_ch2_ck_whole_ctrl_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_5_UNION
 结构说明  : CH2_RX_IDLE_ANA_5 寄存器结构定义。地址偏移量:0x754，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_qu_lp               : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                  1100：其它模式
                                                                  0000：2G模式 */
        unsigned long  ch2_ts_delay_idle       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                  00 0.5TS LTE/WDC/3G/2G
                                                                  01 0.6TS
                                                                  10 0.65TS
                                                                  11 0.7TS  CA */
        unsigned long  ch2_dem_output_sel_idle : 1;  /* bit[6]  : DWA和CLA选择
                                                                  0：DWA
                                                                  1：CLA */
        unsigned long  ch2_dem_enb             : 1;  /* bit[7]  : DEM 使能非
                                                                  0：使能DEM
                                                                  1：PD DEM */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_5_UNION;
#define ABB_CH2_RX_IDLE_ANA_5_ch2_qu_lp_START                (0)
#define ABB_CH2_RX_IDLE_ANA_5_ch2_qu_lp_END                  (3)
#define ABB_CH2_RX_IDLE_ANA_5_ch2_ts_delay_idle_START        (4)
#define ABB_CH2_RX_IDLE_ANA_5_ch2_ts_delay_idle_END          (5)
#define ABB_CH2_RX_IDLE_ANA_5_ch2_dem_output_sel_idle_START  (6)
#define ABB_CH2_RX_IDLE_ANA_5_ch2_dem_output_sel_idle_END    (6)
#define ABB_CH2_RX_IDLE_ANA_5_ch2_dem_enb_START              (7)
#define ABB_CH2_RX_IDLE_ANA_5_ch2_dem_enb_END                (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_6_UNION
 结构说明  : CH2_RX_IDLE_ANA_6 寄存器结构定义。地址偏移量:0x755，初值:0x80，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch2_ibmode_qu_idle    : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch2_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch2_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_6_UNION;
#define ABB_CH2_RX_IDLE_ANA_6_ch2_reserved_1_START         (0)
#define ABB_CH2_RX_IDLE_ANA_6_ch2_reserved_1_END           (0)
#define ABB_CH2_RX_IDLE_ANA_6_ch2_ibmode_qu_idle_START     (1)
#define ABB_CH2_RX_IDLE_ANA_6_ch2_ibmode_qu_idle_END       (3)
#define ABB_CH2_RX_IDLE_ANA_6_ch2_reserved_0_START         (4)
#define ABB_CH2_RX_IDLE_ANA_6_ch2_reserved_0_END           (5)
#define ABB_CH2_RX_IDLE_ANA_6_ch2_adc_st3_cap_multi_START  (6)
#define ABB_CH2_RX_IDLE_ANA_6_ch2_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_7_UNION
 结构说明  : CH2_RX_IDLE_ANA_7 寄存器结构定义。地址偏移量:0x756，初值:0x0F，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_qu_ctrl : 6;
        unsigned long  ch2_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch2_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_7_UNION;
#define ABB_CH2_RX_IDLE_ANA_7_ch2_ck_qu_ctrl_START  (0)
#define ABB_CH2_RX_IDLE_ANA_7_ch2_ck_qu_ctrl_END    (5)
#define ABB_CH2_RX_IDLE_ANA_7_ch2_reserved_START    (6)
#define ABB_CH2_RX_IDLE_ANA_7_ch2_reserved_END      (6)
#define ABB_CH2_RX_IDLE_ANA_7_ch2_clk_inv_START     (7)
#define ABB_CH2_RX_IDLE_ANA_7_ch2_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_8_UNION
 结构说明  : CH2_RX_IDLE_ANA_8 寄存器结构定义。地址偏移量:0x757，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch2_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch2_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_8_UNION;
#define ABB_CH2_RX_IDLE_ANA_8_ch2_rx_bias_ctrl_START  (0)
#define ABB_CH2_RX_IDLE_ANA_8_ch2_rx_bias_ctrl_END    (2)
#define ABB_CH2_RX_IDLE_ANA_8_ch2_gmbias_sel_START    (3)
#define ABB_CH2_RX_IDLE_ANA_8_ch2_gmbias_sel_END      (3)
#define ABB_CH2_RX_IDLE_ANA_8_ch2_reserved_START      (4)
#define ABB_CH2_RX_IDLE_ANA_8_ch2_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_9_UNION
 结构说明  : CH2_RX_IDLE_ANA_9 寄存器结构定义。地址偏移量:0x758，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1   : 4;  /* bit[0-3]: reserved */
        unsigned long  ch2_dem_mod_idle : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                           000：DWA
                                                           001：CLA1
                                                           010：CLA2
                                                           011：CLA3
                                                           100：CLA4
                                                           101：CLA5
                                                           110：CLA6
                                                           111：CLA7 */
        unsigned long  ch2_reserved_0   : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_9_UNION;
#define ABB_CH2_RX_IDLE_ANA_9_ch2_reserved_1_START    (0)
#define ABB_CH2_RX_IDLE_ANA_9_ch2_reserved_1_END      (3)
#define ABB_CH2_RX_IDLE_ANA_9_ch2_dem_mod_idle_START  (4)
#define ABB_CH2_RX_IDLE_ANA_9_ch2_dem_mod_idle_END    (6)
#define ABB_CH2_RX_IDLE_ANA_9_ch2_reserved_0_START    (7)
#define ABB_CH2_RX_IDLE_ANA_9_ch2_reserved_0_END      (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_10_UNION
 结构说明  : CH2_RX_IDLE_ANA_10 寄存器结构定义。地址偏移量:0x759，初值:0x03，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_tune_half : 6;
        unsigned long  ch2_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch2_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_10_UNION;
#define ABB_CH2_RX_IDLE_ANA_10_ch2_ck_tune_half_START  (0)
#define ABB_CH2_RX_IDLE_ANA_10_ch2_ck_tune_half_END    (5)
#define ABB_CH2_RX_IDLE_ANA_10_ch2_dclk_inv_START      (6)
#define ABB_CH2_RX_IDLE_ANA_10_ch2_dclk_inv_END        (6)
#define ABB_CH2_RX_IDLE_ANA_10_ch2_reserved_START      (7)
#define ABB_CH2_RX_IDLE_ANA_10_ch2_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_11_UNION
 结构说明  : CH2_RX_IDLE_ANA_11 寄存器结构定义。地址偏移量:0x75A，初值:0x17，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch2_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch2_int3_res3_sel : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch2_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_11_UNION;
#define ABB_CH2_RX_IDLE_ANA_11_ch2_int3_res_ctrl_START  (0)
#define ABB_CH2_RX_IDLE_ANA_11_ch2_int3_res_ctrl_END    (2)
#define ABB_CH2_RX_IDLE_ANA_11_ch2_reserved_1_START     (3)
#define ABB_CH2_RX_IDLE_ANA_11_ch2_reserved_1_END       (3)
#define ABB_CH2_RX_IDLE_ANA_11_ch2_int3_res3_sel_START  (4)
#define ABB_CH2_RX_IDLE_ANA_11_ch2_int3_res3_sel_END    (4)
#define ABB_CH2_RX_IDLE_ANA_11_ch2_reserved_0_START     (5)
#define ABB_CH2_RX_IDLE_ANA_11_ch2_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_REG_ANALOG_WR04_UNION
 结构说明  : CH2_REG_ANALOG_WR04 寄存器结构定义。地址偏移量:0x762，初值:0x0C，宽度:8
 寄存器说明: Other控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_reserved_1   : 2;  /* bit[0-1]: Reserved */
        unsigned long  ch2_tx_auto_tune : 1;  /* bit[2]  : TX ADC自动tuning控制
                                                           0：手动tuning，tuning选择TX_TUNE1,TX_TUNE2,TX_TUNE3的值(默认)
                                                           1：自动tuning，TX通道的calibration值为CAL_VALUE */
        unsigned long  ch2_rx_auto_tune : 1;  /* bit[3]  : RX ADC自动tuning控制
                                                           0：手动tuning，tuning选择RX_TUNE1,RX_TUNE2,RX_TUNE3的值(默认)
                                                           1：自动tuning，RX通道的calibration值为CAL_VALUE */
        unsigned long  ch2_reserved_0   : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_ANALOG_WR04_UNION;
#define ABB_CH2_REG_ANALOG_WR04_ch2_reserved_1_START    (0)
#define ABB_CH2_REG_ANALOG_WR04_ch2_reserved_1_END      (1)
#define ABB_CH2_REG_ANALOG_WR04_ch2_tx_auto_tune_START  (2)
#define ABB_CH2_REG_ANALOG_WR04_ch2_tx_auto_tune_END    (2)
#define ABB_CH2_REG_ANALOG_WR04_ch2_rx_auto_tune_START  (3)
#define ABB_CH2_REG_ANALOG_WR04_ch2_rx_auto_tune_END    (3)
#define ABB_CH2_REG_ANALOG_WR04_ch2_reserved_0_START    (4)
#define ABB_CH2_REG_ANALOG_WR04_ch2_reserved_0_END      (7)


/*****************************************************************************
 结构名    : ABB_CH2_REG_ANALOG_RO0_UNION
 结构说明  : CH2_REG_ANALOG_RO0 寄存器结构定义。地址偏移量:0x76B，初值:0x00，宽度:8
 寄存器说明: 标志位只读寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_op1_cal_ok : 1;  /* bit[0]  : RXA OP1 offset校准完成标志位：
                                                             0:校准未完成
                                                             1:校准完成 */
        unsigned long  ch2_rxb_op1_cal_ok : 1;  /* bit[1]  : RXB OP1 offset校准完成标志位：
                                                             0:校准未完成
                                                             1:校准完成 */
        unsigned long  ch2_reserved       : 6;  /* bit[2-7]: reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_ANALOG_RO0_UNION;
#define ABB_CH2_REG_ANALOG_RO0_ch2_rxa_op1_cal_ok_START  (0)
#define ABB_CH2_REG_ANALOG_RO0_ch2_rxa_op1_cal_ok_END    (0)
#define ABB_CH2_REG_ANALOG_RO0_ch2_rxb_op1_cal_ok_START  (1)
#define ABB_CH2_REG_ANALOG_RO0_ch2_rxb_op1_cal_ok_END    (1)
#define ABB_CH2_REG_ANALOG_RO0_ch2_reserved_START        (2)
#define ABB_CH2_REG_ANALOG_RO0_ch2_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH2_REG_ANALOG_RO1_UNION
 结构说明  : CH2_REG_ANALOG_RO1 寄存器结构定义。地址偏移量:0x76C，初值:0x00，宽度:8
 寄存器说明: RC校准只读寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_cktune_code : 6;  /* bit[0-5]: RX CK TUNE CODE */
        unsigned long  ch2_reserved    : 2;  /* bit[6-7]: Reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_ANALOG_RO1_UNION;
#define ABB_CH2_REG_ANALOG_RO1_ch2_cktune_code_START  (0)
#define ABB_CH2_REG_ANALOG_RO1_ch2_cktune_code_END    (5)
#define ABB_CH2_REG_ANALOG_RO1_ch2_reserved_START     (6)
#define ABB_CH2_REG_ANALOG_RO1_ch2_reserved_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_REG_DEBUG_ANA0_UNION
 结构说明  : CH2_REG_DEBUG_ANA0 寄存器结构定义。地址偏移量:0x770，初值:0x20，宽度:8
 寄存器说明: 模拟调试寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_pup_ck_ctrl     : 1;  /* bit[0]  : ADC pump时钟门控
                                                              1：可关闭
                                                              0：一直打开 */
        unsigned long  ch2_pupup_mode      : 1;  /* bit[1]  : ADC启动选择
                                                              0：自动启动
                                                              1：手动启动 */
        unsigned long  ch2_start_rx_cktune : 1;  /* bit[2]  : 上升沿启动CK Tuning */
        unsigned long  ch2_reserved        : 1;  /* bit[3]  : reserved */
        unsigned long  ch2_rccode_reg      : 1;  /* bit[4]  : RC tunning码选择
                                                              0：自动
                                                              1：来自寄存器 */
        unsigned long  ch2_ol_ct           : 3;  /* bit[5-7]: overload 码配置
                                                              00：16个连续最大码或者最小码
                                                              01：8个连续最大码或者最小码
                                                              10：4个连续最大码或者最小码
                                                              11：关闭Overload检测 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_DEBUG_ANA0_UNION;
#define ABB_CH2_REG_DEBUG_ANA0_ch2_pup_ck_ctrl_START      (0)
#define ABB_CH2_REG_DEBUG_ANA0_ch2_pup_ck_ctrl_END        (0)
#define ABB_CH2_REG_DEBUG_ANA0_ch2_pupup_mode_START       (1)
#define ABB_CH2_REG_DEBUG_ANA0_ch2_pupup_mode_END         (1)
#define ABB_CH2_REG_DEBUG_ANA0_ch2_start_rx_cktune_START  (2)
#define ABB_CH2_REG_DEBUG_ANA0_ch2_start_rx_cktune_END    (2)
#define ABB_CH2_REG_DEBUG_ANA0_ch2_reserved_START         (3)
#define ABB_CH2_REG_DEBUG_ANA0_ch2_reserved_END           (3)
#define ABB_CH2_REG_DEBUG_ANA0_ch2_rccode_reg_START       (4)
#define ABB_CH2_REG_DEBUG_ANA0_ch2_rccode_reg_END         (4)
#define ABB_CH2_REG_DEBUG_ANA0_ch2_ol_ct_START            (5)
#define ABB_CH2_REG_DEBUG_ANA0_ch2_ol_ct_END              (7)


/*****************************************************************************
 结构名    : ABB_CH2_REG_DEBUG_ANA2_UNION
 结构说明  : CH2_REG_DEBUG_ANA2 寄存器结构定义。地址偏移量:0x772，初值:0x85，宽度:8
 寄存器说明: ADC控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_en_qucal    : 1;  /* bit[0]  : ADC 量化器校准使能
                                                          0：不使能
                                                          1：使能 */
        unsigned long  ch2_start_opcal : 1;  /* bit[1]  : ADC OP1 offset calibration启动：
                                                          0：不启动
                                                          1：启动 */
        unsigned long  ch2_en_opcal    : 1;  /* bit[2]  : ADC op1 offset校准使能
                                                          0：不使能
                                                          1：使能 */
        unsigned long  ch2_vcm_adj_en  : 1;  /* bit[3]  : ADC 输入共模调整使能
                                                          0：不使能共模调整电路
                                                          1：使能共模调整电路 */
        unsigned long  ch2_vcm_sel     : 1;  /* bit[4]  : ADC输入共模选择
                                                          0：0.65V
                                                          1：0.5V */
        unsigned long  ch2_reserved    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_DEBUG_ANA2_UNION;
#define ABB_CH2_REG_DEBUG_ANA2_ch2_en_qucal_START     (0)
#define ABB_CH2_REG_DEBUG_ANA2_ch2_en_qucal_END       (0)
#define ABB_CH2_REG_DEBUG_ANA2_ch2_start_opcal_START  (1)
#define ABB_CH2_REG_DEBUG_ANA2_ch2_start_opcal_END    (1)
#define ABB_CH2_REG_DEBUG_ANA2_ch2_en_opcal_START     (2)
#define ABB_CH2_REG_DEBUG_ANA2_ch2_en_opcal_END       (2)
#define ABB_CH2_REG_DEBUG_ANA2_ch2_vcm_adj_en_START   (3)
#define ABB_CH2_REG_DEBUG_ANA2_ch2_vcm_adj_en_END     (3)
#define ABB_CH2_REG_DEBUG_ANA2_ch2_vcm_sel_START      (4)
#define ABB_CH2_REG_DEBUG_ANA2_ch2_vcm_sel_END        (4)
#define ABB_CH2_REG_DEBUG_ANA2_ch2_reserved_START     (5)
#define ABB_CH2_REG_DEBUG_ANA2_ch2_reserved_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_REG_DEBUG_ANA3_UNION
 结构说明  : CH2_REG_DEBUG_ANA3 寄存器结构定义。地址偏移量:0x773，初值:0x00，宽度:8
 寄存器说明: ADC控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_op1_cal_sw      : 1;  /* bit[0]  : 运放offset是否起作用控制：
                                                              0：无效
                                                              1：有效 */
        unsigned long  ch2_op1_cal_trim_sw : 1;  /* bit[1]  : RXADC中第一级积分器运放offset校准值调整控制：
                                                              0：无效
                                                              1：有效 */
        unsigned long  ch2_reserved        : 6;  /* bit[2-7]: reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_DEBUG_ANA3_UNION;
#define ABB_CH2_REG_DEBUG_ANA3_ch2_op1_cal_sw_START       (0)
#define ABB_CH2_REG_DEBUG_ANA3_ch2_op1_cal_sw_END         (0)
#define ABB_CH2_REG_DEBUG_ANA3_ch2_op1_cal_trim_sw_START  (1)
#define ABB_CH2_REG_DEBUG_ANA3_ch2_op1_cal_trim_sw_END    (1)
#define ABB_CH2_REG_DEBUG_ANA3_ch2_reserved_START         (2)
#define ABB_CH2_REG_DEBUG_ANA3_ch2_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH2_REG_DEBUG_ANA7_UNION
 结构说明  : CH2_REG_DEBUG_ANA7 寄存器结构定义。地址偏移量:0x777，初值:0x00，宽度:8
 寄存器说明: 电流控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_drvbuf_ct : 3;  /* bit[0-2]: ADC 差分Buffer电流调节控制
                                                        000：5u
                                                        001：4u
                                                        010：3u
                                                        011：2u
                                                        100：2u
                                                        101：10u
                                                        110：8u
                                                        111：6u */
        unsigned long  ch2_reserved  : 5;  /* bit[3-7]: Reserved */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_DEBUG_ANA7_UNION;
#define ABB_CH2_REG_DEBUG_ANA7_ch2_drvbuf_ct_START  (0)
#define ABB_CH2_REG_DEBUG_ANA7_ch2_drvbuf_ct_END    (2)
#define ABB_CH2_REG_DEBUG_ANA7_ch2_reserved_START   (3)
#define ABB_CH2_REG_DEBUG_ANA7_ch2_reserved_END     (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_2G_DIG_1_UNION
 结构说明  : CH3_RX_2G_DIG_1 寄存器结构定义。地址偏移量:0x800，初值:0x07，宽度:8
 寄存器说明: RX 2G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_comp_sel_2g : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  ch3_rx_hb_bp_2g    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch3_rx_rate_2g     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                             others：reserved */
        unsigned long  ch3_rx_mode_dig_2g : 3;  /* bit[5-7]: RX通道模式控制：
                                                             000：2G(默认)
                                                             001：3G_SC&amp;4G_5M
                                                             010：4G_20M
                                                             011：3G_DC&amp;4G_10M
                                                             100：TDS
                                                             101：CA
                                                             Others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_2G_DIG_1_UNION;
#define ABB_CH3_RX_2G_DIG_1_ch3_rx_comp_sel_2g_START  (0)
#define ABB_CH3_RX_2G_DIG_1_ch3_rx_comp_sel_2g_END    (2)
#define ABB_CH3_RX_2G_DIG_1_ch3_rx_hb_bp_2g_START     (3)
#define ABB_CH3_RX_2G_DIG_1_ch3_rx_hb_bp_2g_END       (3)
#define ABB_CH3_RX_2G_DIG_1_ch3_rx_rate_2g_START      (4)
#define ABB_CH3_RX_2G_DIG_1_ch3_rx_rate_2g_END        (4)
#define ABB_CH3_RX_2G_DIG_1_ch3_rx_mode_dig_2g_START  (5)
#define ABB_CH3_RX_2G_DIG_1_ch3_rx_mode_dig_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_2G_DIG_2_UNION
 结构说明  : CH3_RX_2G_DIG_2 寄存器结构定义。地址偏移量:0x801，初值:0x03，宽度:8
 寄存器说明: RX 2G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxa_pd_2g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxb_pd_2g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch3_gain_sel_2g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch3_rx_comp_bp_2g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass
                                                             1：bypass(默认) */
        unsigned long  ch3_rx_clk_inv_2g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch3_rx_flush_en_2g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch3_reserved       : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_2G_DIG_2_UNION;
#define ABB_CH3_RX_2G_DIG_2_ch3_rxa_pd_2g_START       (0)
#define ABB_CH3_RX_2G_DIG_2_ch3_rxa_pd_2g_END         (0)
#define ABB_CH3_RX_2G_DIG_2_ch3_rxb_pd_2g_START       (1)
#define ABB_CH3_RX_2G_DIG_2_ch3_rxb_pd_2g_END         (1)
#define ABB_CH3_RX_2G_DIG_2_ch3_gain_sel_2g_START     (2)
#define ABB_CH3_RX_2G_DIG_2_ch3_gain_sel_2g_END       (3)
#define ABB_CH3_RX_2G_DIG_2_ch3_rx_comp_bp_2g_START   (4)
#define ABB_CH3_RX_2G_DIG_2_ch3_rx_comp_bp_2g_END     (4)
#define ABB_CH3_RX_2G_DIG_2_ch3_rx_clk_inv_2g_START   (5)
#define ABB_CH3_RX_2G_DIG_2_ch3_rx_clk_inv_2g_END     (5)
#define ABB_CH3_RX_2G_DIG_2_ch3_rx_flush_en_2g_START  (6)
#define ABB_CH3_RX_2G_DIG_2_ch3_rx_flush_en_2g_END    (6)
#define ABB_CH3_RX_2G_DIG_2_ch3_reserved_START        (7)
#define ABB_CH3_RX_2G_DIG_2_ch3_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_2G_DIG_3_UNION
 结构说明  : CH3_RX_2G_DIG_3 寄存器结构定义。地址偏移量:0x802，初值:0x00，宽度:8
 寄存器说明: RX 2G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1     : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch3_blk_len_sel_2g : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  ch3_reserved_0     : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_2G_DIG_3_UNION;
#define ABB_CH3_RX_2G_DIG_3_ch3_reserved_1_START      (0)
#define ABB_CH3_RX_2G_DIG_3_ch3_reserved_1_END        (1)
#define ABB_CH3_RX_2G_DIG_3_ch3_blk_len_sel_2g_START  (2)
#define ABB_CH3_RX_2G_DIG_3_ch3_blk_len_sel_2g_END    (3)
#define ABB_CH3_RX_2G_DIG_3_ch3_reserved_0_START      (4)
#define ABB_CH3_RX_2G_DIG_3_ch3_reserved_0_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_3G_DIG_1_UNION
 结构说明  : CH3_RX_3G_DIG_1 寄存器结构定义。地址偏移量:0x806，初值:0x2C，宽度:8
 寄存器说明: RX 3G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_comp_sel_3g : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  ch3_rx_hb_bp_3g    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch3_rx_rate_3g     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                             others：reserved */
        unsigned long  ch3_rx_mode_dig_3g : 3;  /* bit[5-7]: RX通道模式控制：
                                                             000：2G
                                                             001：3G_SC&amp;4G_5M(默认)
                                                             010：4G_20M
                                                             011：3G_DC&amp;4G_10M
                                                             100：TDS
                                                             101：CA
                                                             Others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_3G_DIG_1_UNION;
#define ABB_CH3_RX_3G_DIG_1_ch3_rx_comp_sel_3g_START  (0)
#define ABB_CH3_RX_3G_DIG_1_ch3_rx_comp_sel_3g_END    (2)
#define ABB_CH3_RX_3G_DIG_1_ch3_rx_hb_bp_3g_START     (3)
#define ABB_CH3_RX_3G_DIG_1_ch3_rx_hb_bp_3g_END       (3)
#define ABB_CH3_RX_3G_DIG_1_ch3_rx_rate_3g_START      (4)
#define ABB_CH3_RX_3G_DIG_1_ch3_rx_rate_3g_END        (4)
#define ABB_CH3_RX_3G_DIG_1_ch3_rx_mode_dig_3g_START  (5)
#define ABB_CH3_RX_3G_DIG_1_ch3_rx_mode_dig_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_3G_DIG_2_UNION
 结构说明  : CH3_RX_3G_DIG_2 寄存器结构定义。地址偏移量:0x807，初值:0x03，宽度:8
 寄存器说明: RX 3G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxa_pd_3g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxb_pd_3g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch3_gain_sel_3g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch3_rx_comp_bp_3g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch3_rx_clk_inv_3g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch3_rx_flush_en_3g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch3_reserved       : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_3G_DIG_2_UNION;
#define ABB_CH3_RX_3G_DIG_2_ch3_rxa_pd_3g_START       (0)
#define ABB_CH3_RX_3G_DIG_2_ch3_rxa_pd_3g_END         (0)
#define ABB_CH3_RX_3G_DIG_2_ch3_rxb_pd_3g_START       (1)
#define ABB_CH3_RX_3G_DIG_2_ch3_rxb_pd_3g_END         (1)
#define ABB_CH3_RX_3G_DIG_2_ch3_gain_sel_3g_START     (2)
#define ABB_CH3_RX_3G_DIG_2_ch3_gain_sel_3g_END       (3)
#define ABB_CH3_RX_3G_DIG_2_ch3_rx_comp_bp_3g_START   (4)
#define ABB_CH3_RX_3G_DIG_2_ch3_rx_comp_bp_3g_END     (4)
#define ABB_CH3_RX_3G_DIG_2_ch3_rx_clk_inv_3g_START   (5)
#define ABB_CH3_RX_3G_DIG_2_ch3_rx_clk_inv_3g_END     (5)
#define ABB_CH3_RX_3G_DIG_2_ch3_rx_flush_en_3g_START  (6)
#define ABB_CH3_RX_3G_DIG_2_ch3_rx_flush_en_3g_END    (6)
#define ABB_CH3_RX_3G_DIG_2_ch3_reserved_START        (7)
#define ABB_CH3_RX_3G_DIG_2_ch3_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_3G_DIG_3_UNION
 结构说明  : CH3_RX_3G_DIG_3 寄存器结构定义。地址偏移量:0x808，初值:0x00，宽度:8
 寄存器说明: RX 3G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1     : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch3_blk_len_sel_3g : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  ch3_reserved_0     : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_3G_DIG_3_UNION;
#define ABB_CH3_RX_3G_DIG_3_ch3_reserved_1_START      (0)
#define ABB_CH3_RX_3G_DIG_3_ch3_reserved_1_END        (1)
#define ABB_CH3_RX_3G_DIG_3_ch3_blk_len_sel_3g_START  (2)
#define ABB_CH3_RX_3G_DIG_3_ch3_blk_len_sel_3g_END    (3)
#define ABB_CH3_RX_3G_DIG_3_ch3_reserved_0_START      (4)
#define ABB_CH3_RX_3G_DIG_3_ch3_reserved_0_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_4G_DIG_1_UNION
 结构说明  : CH3_RX_4G_DIG_1 寄存器结构定义。地址偏移量:0x80C，初值:0x43，宽度:8
 寄存器说明: RX 4G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_comp_sel_4g : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  ch3_rx_hb_bp_4g    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch3_rx_rate_4g     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                   2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                             0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                             others：reserved */
        unsigned long  ch3_rx_mode_dig_4g : 3;  /* bit[5-7]: RX通道模式控制：
                                                             000：2G
                                                             001：3G_SC&amp;4G_5M
                                                             010：4G_20M(默认)
                                                             011：3G_DC&amp;4G_10M
                                                             100：TDS
                                                             101：CA
                                                             Others：CDMA */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_4G_DIG_1_UNION;
#define ABB_CH3_RX_4G_DIG_1_ch3_rx_comp_sel_4g_START  (0)
#define ABB_CH3_RX_4G_DIG_1_ch3_rx_comp_sel_4g_END    (2)
#define ABB_CH3_RX_4G_DIG_1_ch3_rx_hb_bp_4g_START     (3)
#define ABB_CH3_RX_4G_DIG_1_ch3_rx_hb_bp_4g_END       (3)
#define ABB_CH3_RX_4G_DIG_1_ch3_rx_rate_4g_START      (4)
#define ABB_CH3_RX_4G_DIG_1_ch3_rx_rate_4g_END        (4)
#define ABB_CH3_RX_4G_DIG_1_ch3_rx_mode_dig_4g_START  (5)
#define ABB_CH3_RX_4G_DIG_1_ch3_rx_mode_dig_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_4G_DIG_2_UNION
 结构说明  : CH3_RX_4G_DIG_2 寄存器结构定义。地址偏移量:0x80D，初值:0x03，宽度:8
 寄存器说明: RX 4G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxa_pd_4g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxb_pd_4g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch3_gain_sel_4g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch3_rx_comp_bp_4g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch3_rx_clk_inv_4g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch3_rx_flush_en_4g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch3_reserved       : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_4G_DIG_2_UNION;
#define ABB_CH3_RX_4G_DIG_2_ch3_rxa_pd_4g_START       (0)
#define ABB_CH3_RX_4G_DIG_2_ch3_rxa_pd_4g_END         (0)
#define ABB_CH3_RX_4G_DIG_2_ch3_rxb_pd_4g_START       (1)
#define ABB_CH3_RX_4G_DIG_2_ch3_rxb_pd_4g_END         (1)
#define ABB_CH3_RX_4G_DIG_2_ch3_gain_sel_4g_START     (2)
#define ABB_CH3_RX_4G_DIG_2_ch3_gain_sel_4g_END       (3)
#define ABB_CH3_RX_4G_DIG_2_ch3_rx_comp_bp_4g_START   (4)
#define ABB_CH3_RX_4G_DIG_2_ch3_rx_comp_bp_4g_END     (4)
#define ABB_CH3_RX_4G_DIG_2_ch3_rx_clk_inv_4g_START   (5)
#define ABB_CH3_RX_4G_DIG_2_ch3_rx_clk_inv_4g_END     (5)
#define ABB_CH3_RX_4G_DIG_2_ch3_rx_flush_en_4g_START  (6)
#define ABB_CH3_RX_4G_DIG_2_ch3_rx_flush_en_4g_END    (6)
#define ABB_CH3_RX_4G_DIG_2_ch3_reserved_START        (7)
#define ABB_CH3_RX_4G_DIG_2_ch3_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_4G_DIG_3_UNION
 结构说明  : CH3_RX_4G_DIG_3 寄存器结构定义。地址偏移量:0x80E，初值:0x00，宽度:8
 寄存器说明: RX 3G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1     : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch3_blk_len_sel_4g : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  ch3_reserved_0     : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_4G_DIG_3_UNION;
#define ABB_CH3_RX_4G_DIG_3_ch3_reserved_1_START      (0)
#define ABB_CH3_RX_4G_DIG_3_ch3_reserved_1_END        (1)
#define ABB_CH3_RX_4G_DIG_3_ch3_blk_len_sel_4g_START  (2)
#define ABB_CH3_RX_4G_DIG_3_ch3_blk_len_sel_4g_END    (3)
#define ABB_CH3_RX_4G_DIG_3_ch3_reserved_0_START      (4)
#define ABB_CH3_RX_4G_DIG_3_ch3_reserved_0_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_TDS_DIG_1_UNION
 结构说明  : CH3_RX_TDS_DIG_1 寄存器结构定义。地址偏移量:0x812，初值:0x87，宽度:8
 寄存器说明: RX TDS模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_comp_sel_tds : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                              000：系数不固定，由寄存器配置；
                                                              001：固定系数1；
                                                              010：固定系数2；
                                                              011：固定系数3；
                                                              100：固定系数4；
                                                              101：固定系数5；
                                                              110：固定系数6；
                                                              111：固定系数7。 */
        unsigned long  ch3_rx_hb_bp_tds    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                              0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                              1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch3_rx_rate_tds     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                    2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                              0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                              others：reserved */
        unsigned long  ch3_rx_mode_dig_tds : 3;  /* bit[5-7]: RX通道模式控制：
                                                              000：2G
                                                              001：3G_SC&amp;4G_5M
                                                              010：4G_20M
                                                              011：3G_DC&amp;4G_10M
                                                              100：TDS(默认)
                                                              101：CA
                                                              Others：CDMA */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_TDS_DIG_1_UNION;
#define ABB_CH3_RX_TDS_DIG_1_ch3_rx_comp_sel_tds_START  (0)
#define ABB_CH3_RX_TDS_DIG_1_ch3_rx_comp_sel_tds_END    (2)
#define ABB_CH3_RX_TDS_DIG_1_ch3_rx_hb_bp_tds_START     (3)
#define ABB_CH3_RX_TDS_DIG_1_ch3_rx_hb_bp_tds_END       (3)
#define ABB_CH3_RX_TDS_DIG_1_ch3_rx_rate_tds_START      (4)
#define ABB_CH3_RX_TDS_DIG_1_ch3_rx_rate_tds_END        (4)
#define ABB_CH3_RX_TDS_DIG_1_ch3_rx_mode_dig_tds_START  (5)
#define ABB_CH3_RX_TDS_DIG_1_ch3_rx_mode_dig_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_TDS_DIG_2_UNION
 结构说明  : CH3_RX_TDS_DIG_2 寄存器结构定义。地址偏移量:0x813，初值:0x53，宽度:8
 寄存器说明: RX TDS模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxa_pd_tds      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                              0：不CLOCK GATING
                                                              1：CLOCK GATING(默认)
                                                              (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxb_pd_tds      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                              0：不CLOCK GATING
                                                              1：CLOCK GATING(默认)
                                                              (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch3_gain_sel_tds    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                              00：gain为0.5(默认)
                                                              01：gain为0.75
                                                              10：gain为0.85
                                                              11：Reserved */
        unsigned long  ch3_rx_comp_bp_tds  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                              0：不bypass
                                                              1：bypass(默认) */
        unsigned long  ch3_rx_clk_inv_tds  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                              0：正常
                                                              1：反向 */
        unsigned long  ch3_rx_flush_en_tds : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                              0：不使能
                                                              1：使能 */
        unsigned long  ch3_reserved        : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_TDS_DIG_2_UNION;
#define ABB_CH3_RX_TDS_DIG_2_ch3_rxa_pd_tds_START       (0)
#define ABB_CH3_RX_TDS_DIG_2_ch3_rxa_pd_tds_END         (0)
#define ABB_CH3_RX_TDS_DIG_2_ch3_rxb_pd_tds_START       (1)
#define ABB_CH3_RX_TDS_DIG_2_ch3_rxb_pd_tds_END         (1)
#define ABB_CH3_RX_TDS_DIG_2_ch3_gain_sel_tds_START     (2)
#define ABB_CH3_RX_TDS_DIG_2_ch3_gain_sel_tds_END       (3)
#define ABB_CH3_RX_TDS_DIG_2_ch3_rx_comp_bp_tds_START   (4)
#define ABB_CH3_RX_TDS_DIG_2_ch3_rx_comp_bp_tds_END     (4)
#define ABB_CH3_RX_TDS_DIG_2_ch3_rx_clk_inv_tds_START   (5)
#define ABB_CH3_RX_TDS_DIG_2_ch3_rx_clk_inv_tds_END     (5)
#define ABB_CH3_RX_TDS_DIG_2_ch3_rx_flush_en_tds_START  (6)
#define ABB_CH3_RX_TDS_DIG_2_ch3_rx_flush_en_tds_END    (6)
#define ABB_CH3_RX_TDS_DIG_2_ch3_reserved_START         (7)
#define ABB_CH3_RX_TDS_DIG_2_ch3_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_TDS_DIG_3_UNION
 结构说明  : CH3_RX_TDS_DIG_3 寄存器结构定义。地址偏移量:0x814，初值:0x00，宽度:8
 寄存器说明: RX TDS模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1      : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch3_blk_len_sel_tds : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                              2'b00：2560chip。(W模默认)
                                                              2'b01：512chip。
                                                              2'b10：1024chip。(X模默认)
                                                              2'b11：2048chip。 */
        unsigned long  ch3_reserved_0      : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_TDS_DIG_3_UNION;
#define ABB_CH3_RX_TDS_DIG_3_ch3_reserved_1_START       (0)
#define ABB_CH3_RX_TDS_DIG_3_ch3_reserved_1_END         (1)
#define ABB_CH3_RX_TDS_DIG_3_ch3_blk_len_sel_tds_START  (2)
#define ABB_CH3_RX_TDS_DIG_3_ch3_blk_len_sel_tds_END    (3)
#define ABB_CH3_RX_TDS_DIG_3_ch3_reserved_0_START       (4)
#define ABB_CH3_RX_TDS_DIG_3_ch3_reserved_0_END         (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_CDMA_DIG_1_UNION
 结构说明  : CH3_RX_CDMA_DIG_1 寄存器结构定义。地址偏移量:0x818，初值:0xCF，宽度:8
 寄存器说明: RX CDMA模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_comp_sel_cdma : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                               000：系数不固定，由寄存器配置；
                                                               001：固定系数1；
                                                               010：固定系数2；
                                                               011：固定系数3；
                                                               100：固定系数4；
                                                               101：固定系数5；
                                                               110：固定系数6；
                                                               111：固定系数7。 */
        unsigned long  ch3_rx_hb_bp_cdma    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                               0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                               1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch3_rx_rate_cdma     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                     2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                               0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                               others：reserved */
        unsigned long  ch3_rx_mode_dig_cdma : 3;  /* bit[5-7]: RX通道模式控制：
                                                               000：2G
                                                               001：3G_SC&amp;4G_5M
                                                               010：4G_20M
                                                               011：3G_DC&amp;4G_10M
                                                               100：TDS
                                                               101：CA
                                                               Others：CDMA(默认) */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_CDMA_DIG_1_UNION;
#define ABB_CH3_RX_CDMA_DIG_1_ch3_rx_comp_sel_cdma_START  (0)
#define ABB_CH3_RX_CDMA_DIG_1_ch3_rx_comp_sel_cdma_END    (2)
#define ABB_CH3_RX_CDMA_DIG_1_ch3_rx_hb_bp_cdma_START     (3)
#define ABB_CH3_RX_CDMA_DIG_1_ch3_rx_hb_bp_cdma_END       (3)
#define ABB_CH3_RX_CDMA_DIG_1_ch3_rx_rate_cdma_START      (4)
#define ABB_CH3_RX_CDMA_DIG_1_ch3_rx_rate_cdma_END        (4)
#define ABB_CH3_RX_CDMA_DIG_1_ch3_rx_mode_dig_cdma_START  (5)
#define ABB_CH3_RX_CDMA_DIG_1_ch3_rx_mode_dig_cdma_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_CDMA_DIG_2_UNION
 结构说明  : CH3_RX_CDMA_DIG_2 寄存器结构定义。地址偏移量:0x819，初值:0x03，宽度:8
 寄存器说明: RX CDMA模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxa_pd_cdma      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxb_pd_cdma      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch3_gain_sel_cdma    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                               00：gain为0.5(默认)
                                                               01：gain为0.75
                                                               10：gain为0.85
                                                               11：Reserved */
        unsigned long  ch3_rx_comp_bp_cdma  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                               0：不bypass(默认)
                                                               1：bypass */
        unsigned long  ch3_rx_clk_inv_cdma  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                               0：正常
                                                               1：反向 */
        unsigned long  ch3_rx_flush_en_cdma : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch3_reserved         : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_CDMA_DIG_2_UNION;
#define ABB_CH3_RX_CDMA_DIG_2_ch3_rxa_pd_cdma_START       (0)
#define ABB_CH3_RX_CDMA_DIG_2_ch3_rxa_pd_cdma_END         (0)
#define ABB_CH3_RX_CDMA_DIG_2_ch3_rxb_pd_cdma_START       (1)
#define ABB_CH3_RX_CDMA_DIG_2_ch3_rxb_pd_cdma_END         (1)
#define ABB_CH3_RX_CDMA_DIG_2_ch3_gain_sel_cdma_START     (2)
#define ABB_CH3_RX_CDMA_DIG_2_ch3_gain_sel_cdma_END       (3)
#define ABB_CH3_RX_CDMA_DIG_2_ch3_rx_comp_bp_cdma_START   (4)
#define ABB_CH3_RX_CDMA_DIG_2_ch3_rx_comp_bp_cdma_END     (4)
#define ABB_CH3_RX_CDMA_DIG_2_ch3_rx_clk_inv_cdma_START   (5)
#define ABB_CH3_RX_CDMA_DIG_2_ch3_rx_clk_inv_cdma_END     (5)
#define ABB_CH3_RX_CDMA_DIG_2_ch3_rx_flush_en_cdma_START  (6)
#define ABB_CH3_RX_CDMA_DIG_2_ch3_rx_flush_en_cdma_END    (6)
#define ABB_CH3_RX_CDMA_DIG_2_ch3_reserved_START          (7)
#define ABB_CH3_RX_CDMA_DIG_2_ch3_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_CDMA_DIG_3_UNION
 结构说明  : CH3_RX_CDMA_DIG_3 寄存器结构定义。地址偏移量:0x81A，初值:0x08，宽度:8
 寄存器说明: RX CDMA模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1       : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch3_blk_len_sel_cdma : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                               2'b00：2560chip。(W模默认)
                                                               2'b01：512chip。
                                                               2'b10：1024chip。(X模默认)
                                                               2'b11：2048chip。 */
        unsigned long  ch3_reserved_0       : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_CDMA_DIG_3_UNION;
#define ABB_CH3_RX_CDMA_DIG_3_ch3_reserved_1_START        (0)
#define ABB_CH3_RX_CDMA_DIG_3_ch3_reserved_1_END          (1)
#define ABB_CH3_RX_CDMA_DIG_3_ch3_blk_len_sel_cdma_START  (2)
#define ABB_CH3_RX_CDMA_DIG_3_ch3_blk_len_sel_cdma_END    (3)
#define ABB_CH3_RX_CDMA_DIG_3_ch3_reserved_0_START        (4)
#define ABB_CH3_RX_CDMA_DIG_3_ch3_reserved_0_END          (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_IDLE_DIG_1_UNION
 结构说明  : CH3_RX_IDLE_DIG_1 寄存器结构定义。地址偏移量:0x81E，初值:0x07，宽度:8
 寄存器说明: RX IDLE模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_comp_sel_idle : 3;  /* bit[0-2]: RX通道补偿滤波器补偿系数固定控制：
                                                               000：系数不固定，由寄存器配置；
                                                               001：固定系数1；
                                                               010：固定系数2；
                                                               011：固定系数3；
                                                               100：固定系数4；
                                                               101：固定系数5；
                                                               110：固定系数6；
                                                               111：固定系数7。 */
        unsigned long  ch3_rx_hb_bp_idle    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制：
                                                               0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                               1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch3_rx_rate_idle     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(MHz)：
                                                                     2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA,   CDMA
                                                               0： 2.167,     15.36,    61.44,      30.72,       122.88, 4.9152
                                                               others：reserved */
        unsigned long  ch3_rx_mode_dig_idle : 3;  /* bit[5-7]: RX通道模式控制：
                                                               000：2G(默认)
                                                               001：3G_SC&amp;4G_5M
                                                               010：4G_20M
                                                               011：3G_DC&amp;4G_10M
                                                               100：TDS
                                                               101：CA
                                                               Others：CDMA */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_IDLE_DIG_1_UNION;
#define ABB_CH3_RX_IDLE_DIG_1_ch3_rx_comp_sel_idle_START  (0)
#define ABB_CH3_RX_IDLE_DIG_1_ch3_rx_comp_sel_idle_END    (2)
#define ABB_CH3_RX_IDLE_DIG_1_ch3_rx_hb_bp_idle_START     (3)
#define ABB_CH3_RX_IDLE_DIG_1_ch3_rx_hb_bp_idle_END       (3)
#define ABB_CH3_RX_IDLE_DIG_1_ch3_rx_rate_idle_START      (4)
#define ABB_CH3_RX_IDLE_DIG_1_ch3_rx_rate_idle_END        (4)
#define ABB_CH3_RX_IDLE_DIG_1_ch3_rx_mode_dig_idle_START  (5)
#define ABB_CH3_RX_IDLE_DIG_1_ch3_rx_mode_dig_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_IDLE_DIG_2_UNION
 结构说明  : CH3_RX_IDLE_DIG_2 寄存器结构定义。地址偏移量:0x81F，初值:0x03，宽度:8
 寄存器说明: RX IDLE模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxa_pd_idle      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxb_pd_idle      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch3_gain_sel_idle    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                               00：gain为0.5(默认)
                                                               01：gain为0.75
                                                               10：gain为0.85
                                                               11：Reserved */
        unsigned long  ch3_rx_comp_bp_idle  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                               0：不bypass(默认)
                                                               1：bypass */
        unsigned long  ch3_rx_clk_inv_idle  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                               0：正常
                                                               1：反向 */
        unsigned long  ch3_rx_flush_en_idle : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch3_reserved         : 1;  /* bit[7]  : Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_IDLE_DIG_2_UNION;
#define ABB_CH3_RX_IDLE_DIG_2_ch3_rxa_pd_idle_START       (0)
#define ABB_CH3_RX_IDLE_DIG_2_ch3_rxa_pd_idle_END         (0)
#define ABB_CH3_RX_IDLE_DIG_2_ch3_rxb_pd_idle_START       (1)
#define ABB_CH3_RX_IDLE_DIG_2_ch3_rxb_pd_idle_END         (1)
#define ABB_CH3_RX_IDLE_DIG_2_ch3_gain_sel_idle_START     (2)
#define ABB_CH3_RX_IDLE_DIG_2_ch3_gain_sel_idle_END       (3)
#define ABB_CH3_RX_IDLE_DIG_2_ch3_rx_comp_bp_idle_START   (4)
#define ABB_CH3_RX_IDLE_DIG_2_ch3_rx_comp_bp_idle_END     (4)
#define ABB_CH3_RX_IDLE_DIG_2_ch3_rx_clk_inv_idle_START   (5)
#define ABB_CH3_RX_IDLE_DIG_2_ch3_rx_clk_inv_idle_END     (5)
#define ABB_CH3_RX_IDLE_DIG_2_ch3_rx_flush_en_idle_START  (6)
#define ABB_CH3_RX_IDLE_DIG_2_ch3_rx_flush_en_idle_END    (6)
#define ABB_CH3_RX_IDLE_DIG_2_ch3_reserved_START          (7)
#define ABB_CH3_RX_IDLE_DIG_2_ch3_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_IDLE_DIG_3_UNION
 结构说明  : CH3_RX_IDLE_DIG_3 寄存器结构定义。地址偏移量:0x820，初值:0x00，宽度:8
 寄存器说明: RX IDLE模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1       : 2;  /* bit[0-1]: 保留。 */
        unsigned long  ch3_blk_len_sel_idle : 2;  /* bit[2-3]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                               2'b00：2560chip。(W模默认)
                                                               2'b01：512chip。
                                                               2'b10：1024chip。(X模默认)
                                                               2'b11：2048chip。 */
        unsigned long  ch3_reserved_0       : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_IDLE_DIG_3_UNION;
#define ABB_CH3_RX_IDLE_DIG_3_ch3_reserved_1_START        (0)
#define ABB_CH3_RX_IDLE_DIG_3_ch3_reserved_1_END          (1)
#define ABB_CH3_RX_IDLE_DIG_3_ch3_blk_len_sel_idle_START  (2)
#define ABB_CH3_RX_IDLE_DIG_3_ch3_blk_len_sel_idle_END    (3)
#define ABB_CH3_RX_IDLE_DIG_3_ch3_reserved_0_START        (4)
#define ABB_CH3_RX_IDLE_DIG_3_ch3_reserved_0_END          (7)


/*****************************************************************************
 结构名    : ABB_CH3_TESTMODE_UNION
 结构说明  : CH3_TESTMODE 寄存器结构定义。地址偏移量:0x825，初值:0x00，宽度:8
 寄存器说明: 测试模式寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved    : 1;  /* bit[0]  : 保留。 */
        unsigned long  ch3_rx_chnl_sel : 2;  /* bit[1-2]: RX模拟测试模式下通道选择：
                                                          00：输出RXA I模拟调制器数据(默认)
                                                          01：输出RXA Q模拟调制器数据
                                                          10：输出RXB I模拟调制器数据
                                                          11：输出RXB Q模拟调制器数据 */
        unsigned long  ch3_test_mode   : 3;  /* bit[3-5]: bit[4:3]测试模式控制：
                                                          00：正常模式(默认)
                                                          01：数字算法逻辑环回模式
                                                          10：RX模拟测试模式(bypass RX数字滤波器)
                                                          11：接口环回
                                                          bit[5] debug_en：
                                                          1：使能，将debug信号通过管脚复用出去；
                                                          0：不使能。 */
        unsigned long  ch3_rx_sw_rst   : 1;  /* bit[6]  : 数字部分RX通道软复位信号：
                                                          0：不复位(默认)
                                                          1：复位 */
        unsigned long  ch3_tx_sw_rst   : 1;  /* bit[7]  : 数字部分TX通道软复位信号：
                                                          0：不复位(默认)
                                                          1：复位 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_TESTMODE_UNION;
#define ABB_CH3_TESTMODE_ch3_reserved_START     (0)
#define ABB_CH3_TESTMODE_ch3_reserved_END       (0)
#define ABB_CH3_TESTMODE_ch3_rx_chnl_sel_START  (1)
#define ABB_CH3_TESTMODE_ch3_rx_chnl_sel_END    (2)
#define ABB_CH3_TESTMODE_ch3_test_mode_START    (3)
#define ABB_CH3_TESTMODE_ch3_test_mode_END      (5)
#define ABB_CH3_TESTMODE_ch3_rx_sw_rst_START    (6)
#define ABB_CH3_TESTMODE_ch3_rx_sw_rst_END      (6)
#define ABB_CH3_TESTMODE_ch3_tx_sw_rst_START    (7)
#define ABB_CH3_TESTMODE_ch3_tx_sw_rst_END      (7)


/*****************************************************************************
 结构名    : ABB_CH3_RXA_COEF2_UNION
 结构说明  : CH3_RXA_COEF2 寄存器结构定义。地址偏移量:0x82A，初值:0xAF，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxa_c3_msb : 1;  /* bit[0]  : RXA通道补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  ch3_reserved   : 7;  /* bit[1-7]: 保留。 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RXA_COEF2_UNION;
#define ABB_CH3_RXA_COEF2_ch3_rxa_c3_msb_START  (0)
#define ABB_CH3_RXA_COEF2_ch3_rxa_c3_msb_END    (0)
#define ABB_CH3_RXA_COEF2_ch3_reserved_START    (1)
#define ABB_CH3_RXA_COEF2_ch3_reserved_END      (7)


/*****************************************************************************
 结构名    : ABB_CH3_RXB_COEF2_UNION
 结构说明  : CH3_RXB_COEF2 寄存器结构定义。地址偏移量:0x830，初值:0xAF，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxb_c3_msb : 1;  /* bit[0]  : RXB通道补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  ch3_reserved   : 7;  /* bit[1-7]: 保留。 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RXB_COEF2_UNION;
#define ABB_CH3_RXB_COEF2_ch3_rxb_c3_msb_START  (0)
#define ABB_CH3_RXB_COEF2_ch3_rxb_c3_msb_END    (0)
#define ABB_CH3_RXB_COEF2_ch3_reserved_START    (1)
#define ABB_CH3_RXB_COEF2_ch3_reserved_END      (7)


/*****************************************************************************
 结构名    : ABB_CH3_RXA_DCR_CFG_UNION
 结构说明  : CH3_RXA_DCR_CFG 寄存器结构定义。地址偏移量:0x83E，初值:0x46，宽度:8
 寄存器说明: RXA通道BLOCKING DCR配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxa_dcr_dly    : 5;  /* bit[0-4]: RXA天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。 */
        unsigned long  ch3_rxa_dcr_l_para : 3;  /* bit[5-7]: RXA天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RXA_DCR_CFG_UNION;
#define ABB_CH3_RXA_DCR_CFG_ch3_rxa_dcr_dly_START     (0)
#define ABB_CH3_RXA_DCR_CFG_ch3_rxa_dcr_dly_END       (4)
#define ABB_CH3_RXA_DCR_CFG_ch3_rxa_dcr_l_para_START  (5)
#define ABB_CH3_RXA_DCR_CFG_ch3_rxa_dcr_l_para_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RXB_DCR_CFG_UNION
 结构说明  : CH3_RXB_DCR_CFG 寄存器结构定义。地址偏移量:0x83F，初值:0x46，宽度:8
 寄存器说明: RXB通道BLOCKING DCR配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxb_dcr_dly    : 5;  /* bit[0-4]: RXB天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。 */
        unsigned long  ch3_rxb_dcr_l_para : 3;  /* bit[5-7]: RXB天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RXB_DCR_CFG_UNION;
#define ABB_CH3_RXB_DCR_CFG_ch3_rxb_dcr_dly_START     (0)
#define ABB_CH3_RXB_DCR_CFG_ch3_rxb_dcr_dly_END       (4)
#define ABB_CH3_RXB_DCR_CFG_ch3_rxb_dcr_l_para_START  (5)
#define ABB_CH3_RXB_DCR_CFG_ch3_rxb_dcr_l_para_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_DCR_CTRL_UNION
 结构说明  : CH3_RX_DCR_CTRL 寄存器结构定义。地址偏移量:0x840，初值:0x00，宽度:8
 寄存器说明: BLOCKING DCR功能控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxa_dcr_bypass : 1;  /* bit[0]  : RXA天线BLOCKING DCR功能bypass控制。
                                                             0：DCR功能不bypasss；
                                                             1：DCR功能bypass。 */
        unsigned long  ch3_rxb_dcr_bypass : 1;  /* bit[1]  : RXB天线BLOCKING DCR功能bypass控制。
                                                             0：DCR功能不bypasss；
                                                             1：DCR功能bypass。 */
        unsigned long  ch3_reserved       : 6;  /* bit[2-7]: Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_DCR_CTRL_UNION;
#define ABB_CH3_RX_DCR_CTRL_ch3_rxa_dcr_bypass_START  (0)
#define ABB_CH3_RX_DCR_CTRL_ch3_rxa_dcr_bypass_END    (0)
#define ABB_CH3_RX_DCR_CTRL_ch3_rxb_dcr_bypass_START  (1)
#define ABB_CH3_RX_DCR_CTRL_ch3_rxb_dcr_bypass_END    (1)
#define ABB_CH3_RX_DCR_CTRL_ch3_reserved_START        (2)
#define ABB_CH3_RX_DCR_CTRL_ch3_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH3_RXA_BLOCKING_UNION
 结构说明  : CH3_RXA_BLOCKING 寄存器结构定义。地址偏移量:0x841，初值:0x00，宽度:8
 寄存器说明: RXA通道BLOCKING上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxa_blk_power : 5;  /* bit[0-4]: RXA天线BLOCKING上报值,2的幂次M */
        unsigned long  ch3_rxa_blk_coeff : 3;  /* bit[5-7]: RXA天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RXA_BLOCKING_UNION;
#define ABB_CH3_RXA_BLOCKING_ch3_rxa_blk_power_START  (0)
#define ABB_CH3_RXA_BLOCKING_ch3_rxa_blk_power_END    (4)
#define ABB_CH3_RXA_BLOCKING_ch3_rxa_blk_coeff_START  (5)
#define ABB_CH3_RXA_BLOCKING_ch3_rxa_blk_coeff_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RXB_BLOCKING_UNION
 结构说明  : CH3_RXB_BLOCKING 寄存器结构定义。地址偏移量:0x842，初值:0x00，宽度:8
 寄存器说明: RXB通道BLOCKING上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxb_blk_power : 5;  /* bit[0-4]: RXB天线BLOCKING上报值,2的幂次M */
        unsigned long  ch3_rxb_blk_coeff : 3;  /* bit[5-7]: RXB天线BLOCKING上报值,系数N；BLOCKING上报结果为N*2^M */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RXB_BLOCKING_UNION;
#define ABB_CH3_RXB_BLOCKING_ch3_rxb_blk_power_START  (0)
#define ABB_CH3_RXB_BLOCKING_ch3_rxb_blk_power_END    (4)
#define ABB_CH3_RXB_BLOCKING_ch3_rxb_blk_coeff_START  (5)
#define ABB_CH3_RXB_BLOCKING_ch3_rxb_blk_coeff_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RXA_DC_I_2_UNION
 结构说明  : CH3_RXA_DC_I_2 寄存器结构定义。地址偏移量:0x844，初值:0x00，宽度:8
 寄存器说明: RXA通道I路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch3_rxa_dc_i_2 : 4;  /* bit[4-7]: RXA天线I路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RXA_DC_I_2_UNION;
#define ABB_CH3_RXA_DC_I_2_ch3_reserved_START    (0)
#define ABB_CH3_RXA_DC_I_2_ch3_reserved_END      (3)
#define ABB_CH3_RXA_DC_I_2_ch3_rxa_dc_i_2_START  (4)
#define ABB_CH3_RXA_DC_I_2_ch3_rxa_dc_i_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RXA_DC_Q_2_UNION
 结构说明  : CH3_RXA_DC_Q_2 寄存器结构定义。地址偏移量:0x846，初值:0x00，宽度:8
 寄存器说明: RXA通道Q路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch3_rxa_dc_q_2 : 4;  /* bit[4-7]: RXA天线Q路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RXA_DC_Q_2_UNION;
#define ABB_CH3_RXA_DC_Q_2_ch3_reserved_START    (0)
#define ABB_CH3_RXA_DC_Q_2_ch3_reserved_END      (3)
#define ABB_CH3_RXA_DC_Q_2_ch3_rxa_dc_q_2_START  (4)
#define ABB_CH3_RXA_DC_Q_2_ch3_rxa_dc_q_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RXB_DC_I_2_UNION
 结构说明  : CH3_RXB_DC_I_2 寄存器结构定义。地址偏移量:0x848，初值:0x00，宽度:8
 寄存器说明: RXB通道I路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch3_rxb_dc_i_2 : 4;  /* bit[4-7]: RXB天线I路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RXB_DC_I_2_UNION;
#define ABB_CH3_RXB_DC_I_2_ch3_reserved_START    (0)
#define ABB_CH3_RXB_DC_I_2_ch3_reserved_END      (3)
#define ABB_CH3_RXB_DC_I_2_ch3_rxb_dc_i_2_START  (4)
#define ABB_CH3_RXB_DC_I_2_ch3_rxb_dc_i_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RXB_DC_Q_2_UNION
 结构说明  : CH3_RXB_DC_Q_2 寄存器结构定义。地址偏移量:0x84A，初值:0x00，宽度:8
 寄存器说明: RXB通道Q路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved   : 4;  /* bit[0-3]: Reserved */
        unsigned long  ch3_rxb_dc_q_2 : 4;  /* bit[4-7]: RXB天线Q路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RXB_DC_Q_2_UNION;
#define ABB_CH3_RXB_DC_Q_2_ch3_reserved_START    (0)
#define ABB_CH3_RXB_DC_Q_2_ch3_reserved_END      (3)
#define ABB_CH3_RXB_DC_Q_2_ch3_rxb_dc_q_2_START  (4)
#define ABB_CH3_RXB_DC_Q_2_ch3_rxb_dc_q_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_LINE_SEL_UNION
 结构说明  : CH3_LINE_SEL 寄存器结构定义。地址偏移量:0x850，初值:0x07，宽度:8
 寄存器说明: 线控强制配置使能。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxa_en_sel : 1;  /* bit[0]: RXA通道线控选择
                                                       0：from rxa_en_cfg
                                                       1：from line ctrl */
        unsigned long  ch3_rxb_en_sel : 1;  /* bit[1]: RXB通道线控选择
                                                       0：from rxb_en_cfg
                                                       1：from line ctrl */
        unsigned long  ch3_tx_en_sel  : 1;  /* bit[2]: TX通道线控选择
                                                       0：from tx_en_cfg
                                                       1：from line ctrl */
        unsigned long  ch3_blk_en_cfg : 1;  /* bit[3]: 线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置值 */
        unsigned long  ch3_blk_en_sel : 1;  /* bit[4]: 线控信号CH0_RXA_BLK_EN, CH0_RXB_BLK_EN强制配置使能 */
        unsigned long  ch3_rxa_en_cfg : 1;  /* bit[5]: RXA通道线控强制配置值 */
        unsigned long  ch3_rxb_en_cfg : 1;  /* bit[6]: RXB通道线控强制配置值 */
        unsigned long  ch3_tx_en_cfg  : 1;  /* bit[7]: TX通道线控强制配置值 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_LINE_SEL_UNION;
#define ABB_CH3_LINE_SEL_ch3_rxa_en_sel_START  (0)
#define ABB_CH3_LINE_SEL_ch3_rxa_en_sel_END    (0)
#define ABB_CH3_LINE_SEL_ch3_rxb_en_sel_START  (1)
#define ABB_CH3_LINE_SEL_ch3_rxb_en_sel_END    (1)
#define ABB_CH3_LINE_SEL_ch3_tx_en_sel_START   (2)
#define ABB_CH3_LINE_SEL_ch3_tx_en_sel_END     (2)
#define ABB_CH3_LINE_SEL_ch3_blk_en_cfg_START  (3)
#define ABB_CH3_LINE_SEL_ch3_blk_en_cfg_END    (3)
#define ABB_CH3_LINE_SEL_ch3_blk_en_sel_START  (4)
#define ABB_CH3_LINE_SEL_ch3_blk_en_sel_END    (4)
#define ABB_CH3_LINE_SEL_ch3_rxa_en_cfg_START  (5)
#define ABB_CH3_LINE_SEL_ch3_rxa_en_cfg_END    (5)
#define ABB_CH3_LINE_SEL_ch3_rxb_en_cfg_START  (6)
#define ABB_CH3_LINE_SEL_ch3_rxb_en_cfg_END    (6)
#define ABB_CH3_LINE_SEL_ch3_tx_en_cfg_START   (7)
#define ABB_CH3_LINE_SEL_ch3_tx_en_cfg_END     (7)


/*****************************************************************************
 结构名    : ABB_CH3_LINE_CFG_UNION
 结构说明  : CH3_LINE_CFG 寄存器结构定义。地址偏移量:0x851，初值:0x00，宽度:8
 寄存器说明: 线控强制配置值。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_tx_line_ctrl_mode_cfg : 3;  /* bit[0-2]: 线控信号TX_LINE_CTRL_MODE强制配置值
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：X模式 */
        unsigned long  ch3_tx_line_ctrl_mode_sel : 1;  /* bit[3]  : 线控信号TX_LINE_CTRL_MODE强制配置使能 */
        unsigned long  ch3_rx_line_ctrl_mode_cfg : 3;  /* bit[4-6]: 线控信号RX_LINE_CTRL_MODE强制配置值
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：X模式 */
        unsigned long  ch3_rx_line_ctrl_mode_sel : 1;  /* bit[7]  : 线控信号RX_LINE_CTRL_MODE强制配置使能 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_LINE_CFG_UNION;
#define ABB_CH3_LINE_CFG_ch3_tx_line_ctrl_mode_cfg_START  (0)
#define ABB_CH3_LINE_CFG_ch3_tx_line_ctrl_mode_cfg_END    (2)
#define ABB_CH3_LINE_CFG_ch3_tx_line_ctrl_mode_sel_START  (3)
#define ABB_CH3_LINE_CFG_ch3_tx_line_ctrl_mode_sel_END    (3)
#define ABB_CH3_LINE_CFG_ch3_rx_line_ctrl_mode_cfg_START  (4)
#define ABB_CH3_LINE_CFG_ch3_rx_line_ctrl_mode_cfg_END    (6)
#define ABB_CH3_LINE_CFG_ch3_rx_line_ctrl_mode_sel_START  (7)
#define ABB_CH3_LINE_CFG_ch3_rx_line_ctrl_mode_sel_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_CLK_SEL_UNION
 结构说明  : CH3_CLK_SEL 寄存器结构定义。地址偏移量:0x852，初值:0x00，宽度:8
 寄存器说明: 时钟门控寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_blk_clk_sel : 1;  /* bit[0]  : BLOCKING自动门控使能：
                                                          0：使能
                                                          1：不使能 */
        unsigned long  ch3_reserved    : 7;  /* bit[1-7]: Reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_CLK_SEL_UNION;
#define ABB_CH3_CLK_SEL_ch3_blk_clk_sel_START  (0)
#define ABB_CH3_CLK_SEL_ch3_blk_clk_sel_END    (0)
#define ABB_CH3_CLK_SEL_ch3_reserved_START     (1)
#define ABB_CH3_CLK_SEL_ch3_reserved_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_LINE_RPT0_UNION
 结构说明  : CH3_LINE_RPT0 寄存器结构定义。地址偏移量:0x853，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxa_en_rpt            : 1;  /* bit[0]  : RXA_EN线控状态上报 */
        unsigned long  ch3_rxb_en_rpt            : 1;  /* bit[1]  : RXB_EN线控状态上报 */
        unsigned long  ch3_tx_en_rpt             : 1;  /* bit[2]  : TX_EN线控状态上报 */
        unsigned long  ch3_tx_line_ctrl_mode_rpt : 3;  /* bit[3-5]: 线控信号LINE_CTRL_MODE状态上报
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：IDLE */
        unsigned long  ch3_reserved              : 2;  /* bit[6-7]: Reserved */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_LINE_RPT0_UNION;
#define ABB_CH3_LINE_RPT0_ch3_rxa_en_rpt_START             (0)
#define ABB_CH3_LINE_RPT0_ch3_rxa_en_rpt_END               (0)
#define ABB_CH3_LINE_RPT0_ch3_rxb_en_rpt_START             (1)
#define ABB_CH3_LINE_RPT0_ch3_rxb_en_rpt_END               (1)
#define ABB_CH3_LINE_RPT0_ch3_tx_en_rpt_START              (2)
#define ABB_CH3_LINE_RPT0_ch3_tx_en_rpt_END                (2)
#define ABB_CH3_LINE_RPT0_ch3_tx_line_ctrl_mode_rpt_START  (3)
#define ABB_CH3_LINE_RPT0_ch3_tx_line_ctrl_mode_rpt_END    (5)
#define ABB_CH3_LINE_RPT0_ch3_reserved_START               (6)
#define ABB_CH3_LINE_RPT0_ch3_reserved_END                 (7)


/*****************************************************************************
 结构名    : ABB_CH3_LINE_RPT1_UNION
 结构说明  : CH3_LINE_RPT1 寄存器结构定义。地址偏移量:0x854，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_line_ctrl_mode_rpt : 3;  /* bit[0-2]: 线控信号LINE_CTRL_MODE状态上报
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：IDLE */
        unsigned long  ch3_reserved_1            : 1;  /* bit[3]  : Reserved */
        unsigned long  ch3_rxa_blk_en_rpt        : 1;  /* bit[4]  : RXA_BLK_EN线控状态上报 */
        unsigned long  ch3_rxb_blk_en_rpt        : 1;  /* bit[5]  : RXB_BLK_EN线控状态上报 */
        unsigned long  ch3_reserved_0            : 2;  /* bit[6-7]: Reserved */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_LINE_RPT1_UNION;
#define ABB_CH3_LINE_RPT1_ch3_rx_line_ctrl_mode_rpt_START  (0)
#define ABB_CH3_LINE_RPT1_ch3_rx_line_ctrl_mode_rpt_END    (2)
#define ABB_CH3_LINE_RPT1_ch3_reserved_1_START             (3)
#define ABB_CH3_LINE_RPT1_ch3_reserved_1_END               (3)
#define ABB_CH3_LINE_RPT1_ch3_rxa_blk_en_rpt_START         (4)
#define ABB_CH3_LINE_RPT1_ch3_rxa_blk_en_rpt_END           (4)
#define ABB_CH3_LINE_RPT1_ch3_rxb_blk_en_rpt_START         (5)
#define ABB_CH3_LINE_RPT1_ch3_rxb_blk_en_rpt_END           (5)
#define ABB_CH3_LINE_RPT1_ch3_reserved_0_START             (6)
#define ABB_CH3_LINE_RPT1_ch3_reserved_0_END               (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_MODE_RPT_UNION
 结构说明  : CH3_RX_MODE_RPT 寄存器结构定义。地址偏移量:0x855，初值:0x00，宽度:8
 寄存器说明: RX数字工作模式上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_comp_sel_rpt : 3;  /* bit[0-2]: RX通道补偿滤波器补偿固定系数选择：
                                                              0：由寄存器配置
                                                              1：固定系数1
                                                              2：固定系数2
                                                              3：固定系数3
                                                              4：固定系数4
                                                              5：固定系数5
                                                              6：固定系数6
                                                              7：固定系数7 */
        unsigned long  ch3_rx_hb_bp_rpt    : 1;  /* bit[3]  : RX通道半带滤波器bypass控制上报：
                                                              0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                              1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  ch3_rx_rate_rpt     : 1;  /* bit[4]  : RX通道CIC滤波器输出速率控制(Hz)：
                                                                    2G,   3G_SC&amp;4G_5M, 4G_20M, 3G_DC&amp;TDS&amp;4G_10M,   CA
                                                              00：2.167M,    15.36M,    61.44M,     30.72M,    122.88M(默认)
                                                              others：reserved */
        unsigned long  ch3_rx_mode_dig_rpt : 3;  /* bit[5-7]: RX通道模式控制：
                                                              000：2G(默认)
                                                              001：3G_SC&amp;4G_5M
                                                              010：4G_20M
                                                              011：3G_DC&amp;4G_10M
                                                              100：TDS
                                                              101：CA
                                                              Others：X */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_MODE_RPT_UNION;
#define ABB_CH3_RX_MODE_RPT_ch3_rx_comp_sel_rpt_START  (0)
#define ABB_CH3_RX_MODE_RPT_ch3_rx_comp_sel_rpt_END    (2)
#define ABB_CH3_RX_MODE_RPT_ch3_rx_hb_bp_rpt_START     (3)
#define ABB_CH3_RX_MODE_RPT_ch3_rx_hb_bp_rpt_END       (3)
#define ABB_CH3_RX_MODE_RPT_ch3_rx_rate_rpt_START      (4)
#define ABB_CH3_RX_MODE_RPT_ch3_rx_rate_rpt_END        (4)
#define ABB_CH3_RX_MODE_RPT_ch3_rx_mode_dig_rpt_START  (5)
#define ABB_CH3_RX_MODE_RPT_ch3_rx_mode_dig_rpt_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_STATE_RPT_UNION
 结构说明  : CH3_RX_STATE_RPT 寄存器结构定义。地址偏移量:0x857，初值:0x00，宽度:8
 寄存器说明: RX数字工作状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_aclk_rpt      : 1;  /* bit[0]: RX通道模拟随路时钟 */
        unsigned long  ch3_rx_clk_rpt       : 1;  /* bit[1]: RX通道输出数字随路时钟 */
        unsigned long  ch3_rx_vld_rpt       : 1;  /* bit[2]: RX通道输出数据有效指示信号 */
        unsigned long  ch3_rxa_data_rpt     : 1;  /* bit[3]: RXA通道输出数据翻转指示信号 */
        unsigned long  ch3_rxa_overflow_rpt : 1;  /* bit[4]: RXA通道数据削顶指示信号 */
        unsigned long  ch3_rxb_data_rpt     : 1;  /* bit[5]: RXB通道输出数据翻转指示信号 */
        unsigned long  ch3_rxb_overflow_rpt : 1;  /* bit[6]: RXB通道数据削顶指示信号 */
        unsigned long  ch3_reserved         : 1;  /* bit[7]: 保留。 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_STATE_RPT_UNION;
#define ABB_CH3_RX_STATE_RPT_ch3_rx_aclk_rpt_START       (0)
#define ABB_CH3_RX_STATE_RPT_ch3_rx_aclk_rpt_END         (0)
#define ABB_CH3_RX_STATE_RPT_ch3_rx_clk_rpt_START        (1)
#define ABB_CH3_RX_STATE_RPT_ch3_rx_clk_rpt_END          (1)
#define ABB_CH3_RX_STATE_RPT_ch3_rx_vld_rpt_START        (2)
#define ABB_CH3_RX_STATE_RPT_ch3_rx_vld_rpt_END          (2)
#define ABB_CH3_RX_STATE_RPT_ch3_rxa_data_rpt_START      (3)
#define ABB_CH3_RX_STATE_RPT_ch3_rxa_data_rpt_END        (3)
#define ABB_CH3_RX_STATE_RPT_ch3_rxa_overflow_rpt_START  (4)
#define ABB_CH3_RX_STATE_RPT_ch3_rxa_overflow_rpt_END    (4)
#define ABB_CH3_RX_STATE_RPT_ch3_rxb_data_rpt_START      (5)
#define ABB_CH3_RX_STATE_RPT_ch3_rxb_data_rpt_END        (5)
#define ABB_CH3_RX_STATE_RPT_ch3_rxb_overflow_rpt_START  (6)
#define ABB_CH3_RX_STATE_RPT_ch3_rxb_overflow_rpt_END    (6)
#define ABB_CH3_RX_STATE_RPT_ch3_reserved_START          (7)
#define ABB_CH3_RX_STATE_RPT_ch3_reserved_END            (7)


/*****************************************************************************
 结构名    : ABB_CH3_FLUSH_CFG1_UNION
 结构说明  : CH3_FLUSH_CFG1 寄存器结构定义。地址偏移量:0x85A，初值:0x40，宽度:8
 寄存器说明: 通道0配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_flush_width_msb : 3;  /* bit[0-2]: flush宽度[10:8]，单位为19.2M时钟周期。 */
        unsigned long  ch3_flush_value     : 5;  /* bit[3-7]: FLUSH值，默认为8。 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_FLUSH_CFG1_UNION;
#define ABB_CH3_FLUSH_CFG1_ch3_flush_width_msb_START  (0)
#define ABB_CH3_FLUSH_CFG1_ch3_flush_width_msb_END    (2)
#define ABB_CH3_FLUSH_CFG1_ch3_flush_value_START      (3)
#define ABB_CH3_FLUSH_CFG1_ch3_flush_value_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_DELAY_LEN_UNION
 结构说明  : CH3_RX_DELAY_LEN 寄存器结构定义。地址偏移量:0x85C，初值:0x12，宽度:8
 寄存器说明: 随路时钟延时关闭长度寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_sclk_delay_len    : 2;  /* bit[0-1]: rx_en拉低后，随路时钟继续发送个数。
                                                                00：2个随路时钟
                                                                01：4个随路时钟
                                                                10：8个随路时钟
                                                                11：16个随路时钟 */
        unsigned long  ch3_adc_clk_delay_len : 4;  /* bit[2-5]: rx_en拉低后，模拟部分A2D_RX_MCLK延时关闭时间长度配置。
                                                                延时时长 = adc_clk_delay_len * 1.28us。（cfg_clk频率200MHz下） */
        unsigned long  ch3_reserved          : 2;  /* bit[6-7]: 保留。 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_DELAY_LEN_UNION;
#define ABB_CH3_RX_DELAY_LEN_ch3_sclk_delay_len_START     (0)
#define ABB_CH3_RX_DELAY_LEN_ch3_sclk_delay_len_END       (1)
#define ABB_CH3_RX_DELAY_LEN_ch3_adc_clk_delay_len_START  (2)
#define ABB_CH3_RX_DELAY_LEN_ch3_adc_clk_delay_len_END    (5)
#define ABB_CH3_RX_DELAY_LEN_ch3_reserved_START           (6)
#define ABB_CH3_RX_DELAY_LEN_ch3_reserved_END             (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_2G_ANA_1_UNION
 结构说明  : CH3_RX_2G_ANA_1 寄存器结构定义。地址偏移量:0x900，初值:0xF3，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_mode_clk_2g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G 
                                                             001：3G
                                                             010：3G_DC &amp; TDS
                                                             011：2G(默认)
                                                             100：CA
                                                             101：CDMA
                                                             others:CDMA */
        unsigned long  ch3_reserved       : 1;  /* bit[3]  : reserved */
        unsigned long  ch3_rxb_q_pd_2g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXQ_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxb_i_pd_2g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxa_q_pd_2g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxa_i_pd_2g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_2G_ANA_1_UNION;
#define ABB_CH3_RX_2G_ANA_1_ch3_rx_mode_clk_2g_START  (0)
#define ABB_CH3_RX_2G_ANA_1_ch3_rx_mode_clk_2g_END    (2)
#define ABB_CH3_RX_2G_ANA_1_ch3_reserved_START        (3)
#define ABB_CH3_RX_2G_ANA_1_ch3_reserved_END          (3)
#define ABB_CH3_RX_2G_ANA_1_ch3_rxb_q_pd_2g_START     (4)
#define ABB_CH3_RX_2G_ANA_1_ch3_rxb_q_pd_2g_END       (4)
#define ABB_CH3_RX_2G_ANA_1_ch3_rxb_i_pd_2g_START     (5)
#define ABB_CH3_RX_2G_ANA_1_ch3_rxb_i_pd_2g_END       (5)
#define ABB_CH3_RX_2G_ANA_1_ch3_rxa_q_pd_2g_START     (6)
#define ABB_CH3_RX_2G_ANA_1_ch3_rxa_q_pd_2g_END       (6)
#define ABB_CH3_RX_2G_ANA_1_ch3_rxa_i_pd_2g_START     (7)
#define ABB_CH3_RX_2G_ANA_1_ch3_rxa_i_pd_2g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_2G_ANA_2_UNION
 结构说明  : CH3_RX_2G_ANA_2 寄存器结构定义。地址偏移量:0x901，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved : 2;  /* bit[0-1]: reserved */
        unsigned long  ch3_ibct3_2g : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch3_ibct2_2g : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch3_ibct1_2g : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_2G_ANA_2_UNION;
#define ABB_CH3_RX_2G_ANA_2_ch3_reserved_START  (0)
#define ABB_CH3_RX_2G_ANA_2_ch3_reserved_END    (1)
#define ABB_CH3_RX_2G_ANA_2_ch3_ibct3_2g_START  (2)
#define ABB_CH3_RX_2G_ANA_2_ch3_ibct3_2g_END    (3)
#define ABB_CH3_RX_2G_ANA_2_ch3_ibct2_2g_START  (4)
#define ABB_CH3_RX_2G_ANA_2_ch3_ibct2_2g_END    (5)
#define ABB_CH3_RX_2G_ANA_2_ch3_ibct1_2g_START  (6)
#define ABB_CH3_RX_2G_ANA_2_ch3_ibct1_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_2G_ANA_3_UNION
 结构说明  : CH3_RX_2G_ANA_3 寄存器结构定义。地址偏移量:0x902，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ibct_stg12_2g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch3_ibct_stg3_2g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch3_pdm_ctrl      : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  ch3_reserved      : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_2G_ANA_3_UNION;
#define ABB_CH3_RX_2G_ANA_3_ch3_ibct_stg12_2g_START  (0)
#define ABB_CH3_RX_2G_ANA_3_ch3_ibct_stg12_2g_END    (2)
#define ABB_CH3_RX_2G_ANA_3_ch3_ibct_stg3_2g_START   (3)
#define ABB_CH3_RX_2G_ANA_3_ch3_ibct_stg3_2g_END     (5)
#define ABB_CH3_RX_2G_ANA_3_ch3_pdm_ctrl_START       (6)
#define ABB_CH3_RX_2G_ANA_3_ch3_pdm_ctrl_END         (6)
#define ABB_CH3_RX_2G_ANA_3_ch3_reserved_START       (7)
#define ABB_CH3_RX_2G_ANA_3_ch3_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_2G_ANA_4_UNION
 结构说明  : CH3_RX_2G_ANA_4 寄存器结构定义。地址偏移量:0x903，初值:0x40，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ibias_qu_2g    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch3_rx_ibct_dac_2g : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch3_ck_whole_ctrl  : 2;  /* bit[6-7]: DAC1时钟控制
                                                             00：no delay
                                                             01：delay 100ps（默认）
                                                             10：150ps
                                                             11：200ps */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_2G_ANA_4_UNION;
#define ABB_CH3_RX_2G_ANA_4_ch3_ibias_qu_2g_START     (0)
#define ABB_CH3_RX_2G_ANA_4_ch3_ibias_qu_2g_END       (2)
#define ABB_CH3_RX_2G_ANA_4_ch3_rx_ibct_dac_2g_START  (3)
#define ABB_CH3_RX_2G_ANA_4_ch3_rx_ibct_dac_2g_END    (5)
#define ABB_CH3_RX_2G_ANA_4_ch3_ck_whole_ctrl_START   (6)
#define ABB_CH3_RX_2G_ANA_4_ch3_ck_whole_ctrl_END     (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_2G_ANA_5_UNION
 结构说明  : CH3_RX_2G_ANA_5 寄存器结构定义。地址偏移量:0x904，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_qu_lp             : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch3_ts_delay_2g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch3_dem_output_sel_2g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch3_dem_enb           : 1;  /* bit[7]  : DEM 使能
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_2G_ANA_5_UNION;
#define ABB_CH3_RX_2G_ANA_5_ch3_qu_lp_START              (0)
#define ABB_CH3_RX_2G_ANA_5_ch3_qu_lp_END                (3)
#define ABB_CH3_RX_2G_ANA_5_ch3_ts_delay_2g_START        (4)
#define ABB_CH3_RX_2G_ANA_5_ch3_ts_delay_2g_END          (5)
#define ABB_CH3_RX_2G_ANA_5_ch3_dem_output_sel_2g_START  (6)
#define ABB_CH3_RX_2G_ANA_5_ch3_dem_output_sel_2g_END    (6)
#define ABB_CH3_RX_2G_ANA_5_ch3_dem_enb_START            (7)
#define ABB_CH3_RX_2G_ANA_5_ch3_dem_enb_END              (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_2G_ANA_6_UNION
 结构说明  : CH3_RX_2G_ANA_6 寄存器结构定义。地址偏移量:0x905，初值:0x80，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch3_ibmode_qu_2g      : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch3_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch3_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_2G_ANA_6_UNION;
#define ABB_CH3_RX_2G_ANA_6_ch3_reserved_1_START         (0)
#define ABB_CH3_RX_2G_ANA_6_ch3_reserved_1_END           (0)
#define ABB_CH3_RX_2G_ANA_6_ch3_ibmode_qu_2g_START       (1)
#define ABB_CH3_RX_2G_ANA_6_ch3_ibmode_qu_2g_END         (3)
#define ABB_CH3_RX_2G_ANA_6_ch3_reserved_0_START         (4)
#define ABB_CH3_RX_2G_ANA_6_ch3_reserved_0_END           (5)
#define ABB_CH3_RX_2G_ANA_6_ch3_adc_st3_cap_multi_START  (6)
#define ABB_CH3_RX_2G_ANA_6_ch3_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_2G_ANA_7_UNION
 结构说明  : CH3_RX_2G_ANA_7 寄存器结构定义。地址偏移量:0x906，初值:0x0F，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ck_qu_ctrl : 6;
        unsigned long  ch3_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch3_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_2G_ANA_7_UNION;
#define ABB_CH3_RX_2G_ANA_7_ch3_ck_qu_ctrl_START  (0)
#define ABB_CH3_RX_2G_ANA_7_ch3_ck_qu_ctrl_END    (5)
#define ABB_CH3_RX_2G_ANA_7_ch3_reserved_START    (6)
#define ABB_CH3_RX_2G_ANA_7_ch3_reserved_END      (6)
#define ABB_CH3_RX_2G_ANA_7_ch3_clk_inv_START     (7)
#define ABB_CH3_RX_2G_ANA_7_ch3_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_2G_ANA_8_UNION
 结构说明  : CH3_RX_2G_ANA_8 寄存器结构定义。地址偏移量:0x907，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch3_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch3_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_2G_ANA_8_UNION;
#define ABB_CH3_RX_2G_ANA_8_ch3_rx_bias_ctrl_START  (0)
#define ABB_CH3_RX_2G_ANA_8_ch3_rx_bias_ctrl_END    (2)
#define ABB_CH3_RX_2G_ANA_8_ch3_gmbias_sel_START    (3)
#define ABB_CH3_RX_2G_ANA_8_ch3_gmbias_sel_END      (3)
#define ABB_CH3_RX_2G_ANA_8_ch3_reserved_START      (4)
#define ABB_CH3_RX_2G_ANA_8_ch3_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_2G_ANA_9_UNION
 结构说明  : CH3_RX_2G_ANA_9 寄存器结构定义。地址偏移量:0x908，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch3_dem_mod_2g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch3_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_2G_ANA_9_UNION;
#define ABB_CH3_RX_2G_ANA_9_ch3_reserved_1_START  (0)
#define ABB_CH3_RX_2G_ANA_9_ch3_reserved_1_END    (3)
#define ABB_CH3_RX_2G_ANA_9_ch3_dem_mod_2g_START  (4)
#define ABB_CH3_RX_2G_ANA_9_ch3_dem_mod_2g_END    (6)
#define ABB_CH3_RX_2G_ANA_9_ch3_reserved_0_START  (7)
#define ABB_CH3_RX_2G_ANA_9_ch3_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_2G_ANA_10_UNION
 结构说明  : CH3_RX_2G_ANA_10 寄存器结构定义。地址偏移量:0x909，初值:0x03，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ck_tune_half : 6;
        unsigned long  ch3_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch3_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_2G_ANA_10_UNION;
#define ABB_CH3_RX_2G_ANA_10_ch3_ck_tune_half_START  (0)
#define ABB_CH3_RX_2G_ANA_10_ch3_ck_tune_half_END    (5)
#define ABB_CH3_RX_2G_ANA_10_ch3_dclk_inv_START      (6)
#define ABB_CH3_RX_2G_ANA_10_ch3_dclk_inv_END        (6)
#define ABB_CH3_RX_2G_ANA_10_ch3_reserved_START      (7)
#define ABB_CH3_RX_2G_ANA_10_ch3_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_2G_ANA_11_UNION
 结构说明  : CH3_RX_2G_ANA_11 寄存器结构定义。地址偏移量:0x90A，初值:0x17，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch3_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch3_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch3_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_2G_ANA_11_UNION;
#define ABB_CH3_RX_2G_ANA_11_ch3_int3_res_ctrl_START  (0)
#define ABB_CH3_RX_2G_ANA_11_ch3_int3_res_ctrl_END    (2)
#define ABB_CH3_RX_2G_ANA_11_ch3_reserved_1_START     (3)
#define ABB_CH3_RX_2G_ANA_11_ch3_reserved_1_END       (3)
#define ABB_CH3_RX_2G_ANA_11_ch3_int3_res_sel_START   (4)
#define ABB_CH3_RX_2G_ANA_11_ch3_int3_res_sel_END     (4)
#define ABB_CH3_RX_2G_ANA_11_ch3_reserved_0_START     (5)
#define ABB_CH3_RX_2G_ANA_11_ch3_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_3G_ANA_1_UNION
 结构说明  : CH3_RX_3G_ANA_1 寄存器结构定义。地址偏移量:0x910，初值:0xF1，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_mode_clk_3g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G 
                                                             001：3G(默认)
                                                             010：3G_DC &amp; TDS 
                                                             011：2G
                                                             100：CA
                                                             101：CDMA
                                                             others:CDMA */
        unsigned long  ch3_reserved       : 1;  /* bit[3]  : reserved */
        unsigned long  ch3_rxb_q_pd_3g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxb_i_pd_3g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxa_q_pd_3g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxa_i_pd_3g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_3G_ANA_1_UNION;
#define ABB_CH3_RX_3G_ANA_1_ch3_rx_mode_clk_3g_START  (0)
#define ABB_CH3_RX_3G_ANA_1_ch3_rx_mode_clk_3g_END    (2)
#define ABB_CH3_RX_3G_ANA_1_ch3_reserved_START        (3)
#define ABB_CH3_RX_3G_ANA_1_ch3_reserved_END          (3)
#define ABB_CH3_RX_3G_ANA_1_ch3_rxb_q_pd_3g_START     (4)
#define ABB_CH3_RX_3G_ANA_1_ch3_rxb_q_pd_3g_END       (4)
#define ABB_CH3_RX_3G_ANA_1_ch3_rxb_i_pd_3g_START     (5)
#define ABB_CH3_RX_3G_ANA_1_ch3_rxb_i_pd_3g_END       (5)
#define ABB_CH3_RX_3G_ANA_1_ch3_rxa_q_pd_3g_START     (6)
#define ABB_CH3_RX_3G_ANA_1_ch3_rxa_q_pd_3g_END       (6)
#define ABB_CH3_RX_3G_ANA_1_ch3_rxa_i_pd_3g_START     (7)
#define ABB_CH3_RX_3G_ANA_1_ch3_rxa_i_pd_3g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_3G_ANA_2_UNION
 结构说明  : CH3_RX_3G_ANA_2 寄存器结构定义。地址偏移量:0x911，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved  : 2;  /* bit[0-1]: reserved */
        unsigned long  ch3_ibct4_3g  : 2;  /* bit[2-3]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  ch3_ibct3_3g  : 2;  /* bit[4-5]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  ch3_ibct12_3g : 2;  /* bit[6-7]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_3G_ANA_2_UNION;
#define ABB_CH3_RX_3G_ANA_2_ch3_reserved_START   (0)
#define ABB_CH3_RX_3G_ANA_2_ch3_reserved_END     (1)
#define ABB_CH3_RX_3G_ANA_2_ch3_ibct4_3g_START   (2)
#define ABB_CH3_RX_3G_ANA_2_ch3_ibct4_3g_END     (3)
#define ABB_CH3_RX_3G_ANA_2_ch3_ibct3_3g_START   (4)
#define ABB_CH3_RX_3G_ANA_2_ch3_ibct3_3g_END     (5)
#define ABB_CH3_RX_3G_ANA_2_ch3_ibct12_3g_START  (6)
#define ABB_CH3_RX_3G_ANA_2_ch3_ibct12_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_3G_ANA_3_UNION
 结构说明  : CH3_RX_3G_ANA_3 寄存器结构定义。地址偏移量:0x912，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ibct_stg12_3g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch3_ibct_stg3_3g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch3_pdm_ctrl      : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  ch3_reserved      : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_3G_ANA_3_UNION;
#define ABB_CH3_RX_3G_ANA_3_ch3_ibct_stg12_3g_START  (0)
#define ABB_CH3_RX_3G_ANA_3_ch3_ibct_stg12_3g_END    (2)
#define ABB_CH3_RX_3G_ANA_3_ch3_ibct_stg3_3g_START   (3)
#define ABB_CH3_RX_3G_ANA_3_ch3_ibct_stg3_3g_END     (5)
#define ABB_CH3_RX_3G_ANA_3_ch3_pdm_ctrl_START       (6)
#define ABB_CH3_RX_3G_ANA_3_ch3_pdm_ctrl_END         (6)
#define ABB_CH3_RX_3G_ANA_3_ch3_reserved_START       (7)
#define ABB_CH3_RX_3G_ANA_3_ch3_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_3G_ANA_4_UNION
 结构说明  : CH3_RX_3G_ANA_4 寄存器结构定义。地址偏移量:0x913，初值:0x40，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ibias_qu_3g    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch3_rx_ibct_dac_3g : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch3_ck_whole_ctrl  : 2;  /* bit[6-7]: DAC1时钟控制
                                                             00：no delay
                                                             01：delay 100ps（默认）
                                                             10：150ps
                                                             11：200ps */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_3G_ANA_4_UNION;
#define ABB_CH3_RX_3G_ANA_4_ch3_ibias_qu_3g_START     (0)
#define ABB_CH3_RX_3G_ANA_4_ch3_ibias_qu_3g_END       (2)
#define ABB_CH3_RX_3G_ANA_4_ch3_rx_ibct_dac_3g_START  (3)
#define ABB_CH3_RX_3G_ANA_4_ch3_rx_ibct_dac_3g_END    (5)
#define ABB_CH3_RX_3G_ANA_4_ch3_ck_whole_ctrl_START   (6)
#define ABB_CH3_RX_3G_ANA_4_ch3_ck_whole_ctrl_END     (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_3G_ANA_5_UNION
 结构说明  : CH3_RX_3G_ANA_5 寄存器结构定义。地址偏移量:0x914，初值:0x0C，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_qu_lp             : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch3_ts_delay_3g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch3_dem_output_sel_3g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch3_dem_enb           : 1;  /* bit[7]  : DEM 使能非
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_3G_ANA_5_UNION;
#define ABB_CH3_RX_3G_ANA_5_ch3_qu_lp_START              (0)
#define ABB_CH3_RX_3G_ANA_5_ch3_qu_lp_END                (3)
#define ABB_CH3_RX_3G_ANA_5_ch3_ts_delay_3g_START        (4)
#define ABB_CH3_RX_3G_ANA_5_ch3_ts_delay_3g_END          (5)
#define ABB_CH3_RX_3G_ANA_5_ch3_dem_output_sel_3g_START  (6)
#define ABB_CH3_RX_3G_ANA_5_ch3_dem_output_sel_3g_END    (6)
#define ABB_CH3_RX_3G_ANA_5_ch3_dem_enb_START            (7)
#define ABB_CH3_RX_3G_ANA_5_ch3_dem_enb_END              (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_3G_ANA_6_UNION
 结构说明  : CH3_RX_3G_ANA_6 寄存器结构定义。地址偏移量:0x915，初值:0x80，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch3_ibmode_qu_3g      : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch3_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch3_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_3G_ANA_6_UNION;
#define ABB_CH3_RX_3G_ANA_6_ch3_reserved_1_START         (0)
#define ABB_CH3_RX_3G_ANA_6_ch3_reserved_1_END           (0)
#define ABB_CH3_RX_3G_ANA_6_ch3_ibmode_qu_3g_START       (1)
#define ABB_CH3_RX_3G_ANA_6_ch3_ibmode_qu_3g_END         (3)
#define ABB_CH3_RX_3G_ANA_6_ch3_reserved_0_START         (4)
#define ABB_CH3_RX_3G_ANA_6_ch3_reserved_0_END           (5)
#define ABB_CH3_RX_3G_ANA_6_ch3_adc_st3_cap_multi_START  (6)
#define ABB_CH3_RX_3G_ANA_6_ch3_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_3G_ANA_7_UNION
 结构说明  : CH3_RX_3G_ANA_7 寄存器结构定义。地址偏移量:0x916，初值:0x0F，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ck_qu_ctrl : 6;
        unsigned long  ch3_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch3_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_3G_ANA_7_UNION;
#define ABB_CH3_RX_3G_ANA_7_ch3_ck_qu_ctrl_START  (0)
#define ABB_CH3_RX_3G_ANA_7_ch3_ck_qu_ctrl_END    (5)
#define ABB_CH3_RX_3G_ANA_7_ch3_reserved_START    (6)
#define ABB_CH3_RX_3G_ANA_7_ch3_reserved_END      (6)
#define ABB_CH3_RX_3G_ANA_7_ch3_clk_inv_START     (7)
#define ABB_CH3_RX_3G_ANA_7_ch3_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_3G_ANA_8_UNION
 结构说明  : CH3_RX_3G_ANA_8 寄存器结构定义。地址偏移量:0x917，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch3_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch3_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_3G_ANA_8_UNION;
#define ABB_CH3_RX_3G_ANA_8_ch3_rx_bias_ctrl_START  (0)
#define ABB_CH3_RX_3G_ANA_8_ch3_rx_bias_ctrl_END    (2)
#define ABB_CH3_RX_3G_ANA_8_ch3_gmbias_sel_START    (3)
#define ABB_CH3_RX_3G_ANA_8_ch3_gmbias_sel_END      (3)
#define ABB_CH3_RX_3G_ANA_8_ch3_reserved_START      (4)
#define ABB_CH3_RX_3G_ANA_8_ch3_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_3G_ANA_9_UNION
 结构说明  : CH3_RX_3G_ANA_9 寄存器结构定义。地址偏移量:0x918，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch3_dem_mod_3g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch3_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_3G_ANA_9_UNION;
#define ABB_CH3_RX_3G_ANA_9_ch3_reserved_1_START  (0)
#define ABB_CH3_RX_3G_ANA_9_ch3_reserved_1_END    (3)
#define ABB_CH3_RX_3G_ANA_9_ch3_dem_mod_3g_START  (4)
#define ABB_CH3_RX_3G_ANA_9_ch3_dem_mod_3g_END    (6)
#define ABB_CH3_RX_3G_ANA_9_ch3_reserved_0_START  (7)
#define ABB_CH3_RX_3G_ANA_9_ch3_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_3G_ANA_10_UNION
 结构说明  : CH3_RX_3G_ANA_10 寄存器结构定义。地址偏移量:0x919，初值:0x03，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ck_tune_half : 6;
        unsigned long  ch3_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch3_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_3G_ANA_10_UNION;
#define ABB_CH3_RX_3G_ANA_10_ch3_ck_tune_half_START  (0)
#define ABB_CH3_RX_3G_ANA_10_ch3_ck_tune_half_END    (5)
#define ABB_CH3_RX_3G_ANA_10_ch3_dclk_inv_START      (6)
#define ABB_CH3_RX_3G_ANA_10_ch3_dclk_inv_END        (6)
#define ABB_CH3_RX_3G_ANA_10_ch3_reserved_START      (7)
#define ABB_CH3_RX_3G_ANA_10_ch3_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_3G_ANA_11_UNION
 结构说明  : CH3_RX_3G_ANA_11 寄存器结构定义。地址偏移量:0x91A，初值:0x17，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch3_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch3_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch3_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_3G_ANA_11_UNION;
#define ABB_CH3_RX_3G_ANA_11_ch3_int3_res_ctrl_START  (0)
#define ABB_CH3_RX_3G_ANA_11_ch3_int3_res_ctrl_END    (2)
#define ABB_CH3_RX_3G_ANA_11_ch3_reserved_1_START     (3)
#define ABB_CH3_RX_3G_ANA_11_ch3_reserved_1_END       (3)
#define ABB_CH3_RX_3G_ANA_11_ch3_int3_res_sel_START   (4)
#define ABB_CH3_RX_3G_ANA_11_ch3_int3_res_sel_END     (4)
#define ABB_CH3_RX_3G_ANA_11_ch3_reserved_0_START     (5)
#define ABB_CH3_RX_3G_ANA_11_ch3_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_4G_ANA_1_UNION
 结构说明  : CH3_RX_4G_ANA_1 寄存器结构定义。地址偏移量:0x920，初值:0xF0，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_mode_clk_4g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G (默认)
                                                             001：3G
                                                             010：3G_DC &amp; TDS
                                                             011：2G
                                                             100：CA
                                                             101：CDMA
                                                             others：CDMA */
        unsigned long  ch3_reserved       : 1;  /* bit[3]  : reserved */
        unsigned long  ch3_rxb_q_pd_4g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxb_i_pd_4g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxa_q_pd_4g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxa_i_pd_4g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_4G_ANA_1_UNION;
#define ABB_CH3_RX_4G_ANA_1_ch3_rx_mode_clk_4g_START  (0)
#define ABB_CH3_RX_4G_ANA_1_ch3_rx_mode_clk_4g_END    (2)
#define ABB_CH3_RX_4G_ANA_1_ch3_reserved_START        (3)
#define ABB_CH3_RX_4G_ANA_1_ch3_reserved_END          (3)
#define ABB_CH3_RX_4G_ANA_1_ch3_rxb_q_pd_4g_START     (4)
#define ABB_CH3_RX_4G_ANA_1_ch3_rxb_q_pd_4g_END       (4)
#define ABB_CH3_RX_4G_ANA_1_ch3_rxb_i_pd_4g_START     (5)
#define ABB_CH3_RX_4G_ANA_1_ch3_rxb_i_pd_4g_END       (5)
#define ABB_CH3_RX_4G_ANA_1_ch3_rxa_q_pd_4g_START     (6)
#define ABB_CH3_RX_4G_ANA_1_ch3_rxa_q_pd_4g_END       (6)
#define ABB_CH3_RX_4G_ANA_1_ch3_rxa_i_pd_4g_START     (7)
#define ABB_CH3_RX_4G_ANA_1_ch3_rxa_i_pd_4g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_4G_ANA_2_UNION
 结构说明  : CH3_RX_4G_ANA_2 寄存器结构定义。地址偏移量:0x921，初值:0x54，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved : 2;  /* bit[0-1]: reserved */
        unsigned long  ch3_ibct3_4g : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  ch3_ibct2_4g : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  ch3_ibct1_4g : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_4G_ANA_2_UNION;
#define ABB_CH3_RX_4G_ANA_2_ch3_reserved_START  (0)
#define ABB_CH3_RX_4G_ANA_2_ch3_reserved_END    (1)
#define ABB_CH3_RX_4G_ANA_2_ch3_ibct3_4g_START  (2)
#define ABB_CH3_RX_4G_ANA_2_ch3_ibct3_4g_END    (3)
#define ABB_CH3_RX_4G_ANA_2_ch3_ibct2_4g_START  (4)
#define ABB_CH3_RX_4G_ANA_2_ch3_ibct2_4g_END    (5)
#define ABB_CH3_RX_4G_ANA_2_ch3_ibct1_4g_START  (6)
#define ABB_CH3_RX_4G_ANA_2_ch3_ibct1_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_4G_ANA_3_UNION
 结构说明  : CH3_RX_4G_ANA_3 寄存器结构定义。地址偏移量:0x922，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ibct_stg12_4g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch3_ibct_stg3_4g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch3_pdm_ctrl      : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  ch3_reserved      : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_4G_ANA_3_UNION;
#define ABB_CH3_RX_4G_ANA_3_ch3_ibct_stg12_4g_START  (0)
#define ABB_CH3_RX_4G_ANA_3_ch3_ibct_stg12_4g_END    (2)
#define ABB_CH3_RX_4G_ANA_3_ch3_ibct_stg3_4g_START   (3)
#define ABB_CH3_RX_4G_ANA_3_ch3_ibct_stg3_4g_END     (5)
#define ABB_CH3_RX_4G_ANA_3_ch3_pdm_ctrl_START       (6)
#define ABB_CH3_RX_4G_ANA_3_ch3_pdm_ctrl_END         (6)
#define ABB_CH3_RX_4G_ANA_3_ch3_reserved_START       (7)
#define ABB_CH3_RX_4G_ANA_3_ch3_reserved_END         (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_4G_ANA_4_UNION
 结构说明  : CH3_RX_4G_ANA_4 寄存器结构定义。地址偏移量:0x923，初值:0x40，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ibias_qu_4g    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch3_rx_ibct_dac_4g : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch3_ck_whole_ctrl  : 2;  /* bit[6-7]: DAC1时钟控制
                                                             00：no delay
                                                             01：delay 100ps（默认）
                                                             10：150ps
                                                             11：200ps */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_4G_ANA_4_UNION;
#define ABB_CH3_RX_4G_ANA_4_ch3_ibias_qu_4g_START     (0)
#define ABB_CH3_RX_4G_ANA_4_ch3_ibias_qu_4g_END       (2)
#define ABB_CH3_RX_4G_ANA_4_ch3_rx_ibct_dac_4g_START  (3)
#define ABB_CH3_RX_4G_ANA_4_ch3_rx_ibct_dac_4g_END    (5)
#define ABB_CH3_RX_4G_ANA_4_ch3_ck_whole_ctrl_START   (6)
#define ABB_CH3_RX_4G_ANA_4_ch3_ck_whole_ctrl_END     (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_4G_ANA_5_UNION
 结构说明  : CH3_RX_4G_ANA_5 寄存器结构定义。地址偏移量:0x924，初值:0x0C，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_qu_lp             : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch3_ts_delay_4g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch3_dem_output_sel_4g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch3_dem_enb           : 1;  /* bit[7]  : DEM 使能非
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_4G_ANA_5_UNION;
#define ABB_CH3_RX_4G_ANA_5_ch3_qu_lp_START              (0)
#define ABB_CH3_RX_4G_ANA_5_ch3_qu_lp_END                (3)
#define ABB_CH3_RX_4G_ANA_5_ch3_ts_delay_4g_START        (4)
#define ABB_CH3_RX_4G_ANA_5_ch3_ts_delay_4g_END          (5)
#define ABB_CH3_RX_4G_ANA_5_ch3_dem_output_sel_4g_START  (6)
#define ABB_CH3_RX_4G_ANA_5_ch3_dem_output_sel_4g_END    (6)
#define ABB_CH3_RX_4G_ANA_5_ch3_dem_enb_START            (7)
#define ABB_CH3_RX_4G_ANA_5_ch3_dem_enb_END              (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_4G_ANA_6_UNION
 结构说明  : CH3_RX_4G_ANA_6 寄存器结构定义。地址偏移量:0x925，初值:0x80，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch3_ibmode_qu_4g      : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch3_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch3_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_4G_ANA_6_UNION;
#define ABB_CH3_RX_4G_ANA_6_ch3_reserved_1_START         (0)
#define ABB_CH3_RX_4G_ANA_6_ch3_reserved_1_END           (0)
#define ABB_CH3_RX_4G_ANA_6_ch3_ibmode_qu_4g_START       (1)
#define ABB_CH3_RX_4G_ANA_6_ch3_ibmode_qu_4g_END         (3)
#define ABB_CH3_RX_4G_ANA_6_ch3_reserved_0_START         (4)
#define ABB_CH3_RX_4G_ANA_6_ch3_reserved_0_END           (5)
#define ABB_CH3_RX_4G_ANA_6_ch3_adc_st3_cap_multi_START  (6)
#define ABB_CH3_RX_4G_ANA_6_ch3_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_4G_ANA_7_UNION
 结构说明  : CH3_RX_4G_ANA_7 寄存器结构定义。地址偏移量:0x926，初值:0x0F，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ck_qu_ctrl : 6;
        unsigned long  ch3_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch3_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_4G_ANA_7_UNION;
#define ABB_CH3_RX_4G_ANA_7_ch3_ck_qu_ctrl_START  (0)
#define ABB_CH3_RX_4G_ANA_7_ch3_ck_qu_ctrl_END    (5)
#define ABB_CH3_RX_4G_ANA_7_ch3_reserved_START    (6)
#define ABB_CH3_RX_4G_ANA_7_ch3_reserved_END      (6)
#define ABB_CH3_RX_4G_ANA_7_ch3_clk_inv_START     (7)
#define ABB_CH3_RX_4G_ANA_7_ch3_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_4G_ANA_8_UNION
 结构说明  : CH3_RX_4G_ANA_8 寄存器结构定义。地址偏移量:0x927，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch3_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch3_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_4G_ANA_8_UNION;
#define ABB_CH3_RX_4G_ANA_8_ch3_rx_bias_ctrl_START  (0)
#define ABB_CH3_RX_4G_ANA_8_ch3_rx_bias_ctrl_END    (2)
#define ABB_CH3_RX_4G_ANA_8_ch3_gmbias_sel_START    (3)
#define ABB_CH3_RX_4G_ANA_8_ch3_gmbias_sel_END      (3)
#define ABB_CH3_RX_4G_ANA_8_ch3_reserved_START      (4)
#define ABB_CH3_RX_4G_ANA_8_ch3_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_4G_ANA_9_UNION
 结构说明  : CH3_RX_4G_ANA_9 寄存器结构定义。地址偏移量:0x928，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch3_dem_mod_4g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch3_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_4G_ANA_9_UNION;
#define ABB_CH3_RX_4G_ANA_9_ch3_reserved_1_START  (0)
#define ABB_CH3_RX_4G_ANA_9_ch3_reserved_1_END    (3)
#define ABB_CH3_RX_4G_ANA_9_ch3_dem_mod_4g_START  (4)
#define ABB_CH3_RX_4G_ANA_9_ch3_dem_mod_4g_END    (6)
#define ABB_CH3_RX_4G_ANA_9_ch3_reserved_0_START  (7)
#define ABB_CH3_RX_4G_ANA_9_ch3_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_4G_ANA_10_UNION
 结构说明  : CH3_RX_4G_ANA_10 寄存器结构定义。地址偏移量:0x929，初值:0x03，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ck_tune_half : 6;
        unsigned long  ch3_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch3_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_4G_ANA_10_UNION;
#define ABB_CH3_RX_4G_ANA_10_ch3_ck_tune_half_START  (0)
#define ABB_CH3_RX_4G_ANA_10_ch3_ck_tune_half_END    (5)
#define ABB_CH3_RX_4G_ANA_10_ch3_dclk_inv_START      (6)
#define ABB_CH3_RX_4G_ANA_10_ch3_dclk_inv_END        (6)
#define ABB_CH3_RX_4G_ANA_10_ch3_reserved_START      (7)
#define ABB_CH3_RX_4G_ANA_10_ch3_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_4G_ANA_11_UNION
 结构说明  : CH3_RX_4G_ANA_11 寄存器结构定义。地址偏移量:0x92A，初值:0x14，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch3_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch3_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch3_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_4G_ANA_11_UNION;
#define ABB_CH3_RX_4G_ANA_11_ch3_int3_res_ctrl_START  (0)
#define ABB_CH3_RX_4G_ANA_11_ch3_int3_res_ctrl_END    (2)
#define ABB_CH3_RX_4G_ANA_11_ch3_reserved_1_START     (3)
#define ABB_CH3_RX_4G_ANA_11_ch3_reserved_1_END       (3)
#define ABB_CH3_RX_4G_ANA_11_ch3_int3_res_sel_START   (4)
#define ABB_CH3_RX_4G_ANA_11_ch3_int3_res_sel_END     (4)
#define ABB_CH3_RX_4G_ANA_11_ch3_reserved_0_START     (5)
#define ABB_CH3_RX_4G_ANA_11_ch3_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_TDS_ANA_1_UNION
 结构说明  : CH3_RX_TDS_ANA_1 寄存器结构定义。地址偏移量:0x930，初值:0xF2，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_mode_clk_tds : 3;  /* bit[0-2]: 模式控制：
                                                              000：4G 
                                                              001：3G
                                                              010：3G_DC &amp; TDS(默认)
                                                              011：2G
                                                              100：CA
                                                              101：CDMA
                                                              others：CDMA */
        unsigned long  ch3_reserved        : 1;  /* bit[3]  : reserved */
        unsigned long  ch3_rxb_q_pd_tds    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxb_i_pd_tds    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxa_q_pd_tds    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch3_rxa_i_pd_tds    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_TDS_ANA_1_UNION;
#define ABB_CH3_RX_TDS_ANA_1_ch3_rx_mode_clk_tds_START  (0)
#define ABB_CH3_RX_TDS_ANA_1_ch3_rx_mode_clk_tds_END    (2)
#define ABB_CH3_RX_TDS_ANA_1_ch3_reserved_START         (3)
#define ABB_CH3_RX_TDS_ANA_1_ch3_reserved_END           (3)
#define ABB_CH3_RX_TDS_ANA_1_ch3_rxb_q_pd_tds_START     (4)
#define ABB_CH3_RX_TDS_ANA_1_ch3_rxb_q_pd_tds_END       (4)
#define ABB_CH3_RX_TDS_ANA_1_ch3_rxb_i_pd_tds_START     (5)
#define ABB_CH3_RX_TDS_ANA_1_ch3_rxb_i_pd_tds_END       (5)
#define ABB_CH3_RX_TDS_ANA_1_ch3_rxa_q_pd_tds_START     (6)
#define ABB_CH3_RX_TDS_ANA_1_ch3_rxa_q_pd_tds_END       (6)
#define ABB_CH3_RX_TDS_ANA_1_ch3_rxa_i_pd_tds_START     (7)
#define ABB_CH3_RX_TDS_ANA_1_ch3_rxa_i_pd_tds_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_TDS_ANA_2_UNION
 结构说明  : CH3_RX_TDS_ANA_2 寄存器结构定义。地址偏移量:0x931，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved   : 2;  /* bit[0-1]: reserved */
        unsigned long  ch3_ibct4_tds  : 2;  /* bit[2-3]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch3_ibct3_tds  : 2;  /* bit[4-5]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch3_ibct12_tds : 2;  /* bit[6-7]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_TDS_ANA_2_UNION;
#define ABB_CH3_RX_TDS_ANA_2_ch3_reserved_START    (0)
#define ABB_CH3_RX_TDS_ANA_2_ch3_reserved_END      (1)
#define ABB_CH3_RX_TDS_ANA_2_ch3_ibct4_tds_START   (2)
#define ABB_CH3_RX_TDS_ANA_2_ch3_ibct4_tds_END     (3)
#define ABB_CH3_RX_TDS_ANA_2_ch3_ibct3_tds_START   (4)
#define ABB_CH3_RX_TDS_ANA_2_ch3_ibct3_tds_END     (5)
#define ABB_CH3_RX_TDS_ANA_2_ch3_ibct12_tds_START  (6)
#define ABB_CH3_RX_TDS_ANA_2_ch3_ibct12_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_TDS_ANA_3_UNION
 结构说明  : CH3_RX_TDS_ANA_3 寄存器结构定义。地址偏移量:0x932，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ibct_stg12_tds : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch3_ibct_stg3_tds  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch3_pdm_ctrl       : 1;  /* bit[6]  : pdm ctrl
                                                             0:加法编码
                                                             1:组合逻辑encoder编码 */
        unsigned long  ch3_reserved       : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_TDS_ANA_3_UNION;
#define ABB_CH3_RX_TDS_ANA_3_ch3_ibct_stg12_tds_START  (0)
#define ABB_CH3_RX_TDS_ANA_3_ch3_ibct_stg12_tds_END    (2)
#define ABB_CH3_RX_TDS_ANA_3_ch3_ibct_stg3_tds_START   (3)
#define ABB_CH3_RX_TDS_ANA_3_ch3_ibct_stg3_tds_END     (5)
#define ABB_CH3_RX_TDS_ANA_3_ch3_pdm_ctrl_START        (6)
#define ABB_CH3_RX_TDS_ANA_3_ch3_pdm_ctrl_END          (6)
#define ABB_CH3_RX_TDS_ANA_3_ch3_reserved_START        (7)
#define ABB_CH3_RX_TDS_ANA_3_ch3_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_TDS_ANA_4_UNION
 结构说明  : CH3_RX_TDS_ANA_4 寄存器结构定义。地址偏移量:0x933，初值:0x40，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ibias_qu_tds    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch3_rx_ibct_dac_tds : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch3_ck_whole_ctrl   : 2;  /* bit[6-7]: DAC1时钟控制
                                                              00：no delay
                                                              01：delay 100ps（默认）
                                                              10：150ps
                                                              11：200ps */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_TDS_ANA_4_UNION;
#define ABB_CH3_RX_TDS_ANA_4_ch3_ibias_qu_tds_START     (0)
#define ABB_CH3_RX_TDS_ANA_4_ch3_ibias_qu_tds_END       (2)
#define ABB_CH3_RX_TDS_ANA_4_ch3_rx_ibct_dac_tds_START  (3)
#define ABB_CH3_RX_TDS_ANA_4_ch3_rx_ibct_dac_tds_END    (5)
#define ABB_CH3_RX_TDS_ANA_4_ch3_ck_whole_ctrl_START    (6)
#define ABB_CH3_RX_TDS_ANA_4_ch3_ck_whole_ctrl_END      (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_TDS_ANA_5_UNION
 结构说明  : CH3_RX_TDS_ANA_5 寄存器结构定义。地址偏移量:0x934，初值:0x0C，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_qu_lp              : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                 1100：其它模式
                                                                 0000：2G模式 */
        unsigned long  ch3_ts_delay_tds       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                 00 0.5TS LTE/WDC/3G/2G
                                                                 01 0.6TS
                                                                 10 0.65TS
                                                                 11 0.7TS  CA */
        unsigned long  ch3_dem_output_sel_tds : 1;  /* bit[6]  : DWA和CLA选择
                                                                 0：DWA
                                                                 1：CLA */
        unsigned long  ch3_dem_enb            : 1;  /* bit[7]  : DEM 使能非
                                                                 0：使能DEM
                                                                 1：PD DEM */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_TDS_ANA_5_UNION;
#define ABB_CH3_RX_TDS_ANA_5_ch3_qu_lp_START               (0)
#define ABB_CH3_RX_TDS_ANA_5_ch3_qu_lp_END                 (3)
#define ABB_CH3_RX_TDS_ANA_5_ch3_ts_delay_tds_START        (4)
#define ABB_CH3_RX_TDS_ANA_5_ch3_ts_delay_tds_END          (5)
#define ABB_CH3_RX_TDS_ANA_5_ch3_dem_output_sel_tds_START  (6)
#define ABB_CH3_RX_TDS_ANA_5_ch3_dem_output_sel_tds_END    (6)
#define ABB_CH3_RX_TDS_ANA_5_ch3_dem_enb_START             (7)
#define ABB_CH3_RX_TDS_ANA_5_ch3_dem_enb_END               (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_TDS_ANA_6_UNION
 结构说明  : CH3_RX_TDS_ANA_6 寄存器结构定义。地址偏移量:0x935，初值:0x80，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch3_ibmode_qu_tds     : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch3_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch3_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_TDS_ANA_6_UNION;
#define ABB_CH3_RX_TDS_ANA_6_ch3_reserved_1_START         (0)
#define ABB_CH3_RX_TDS_ANA_6_ch3_reserved_1_END           (0)
#define ABB_CH3_RX_TDS_ANA_6_ch3_ibmode_qu_tds_START      (1)
#define ABB_CH3_RX_TDS_ANA_6_ch3_ibmode_qu_tds_END        (3)
#define ABB_CH3_RX_TDS_ANA_6_ch3_reserved_0_START         (4)
#define ABB_CH3_RX_TDS_ANA_6_ch3_reserved_0_END           (5)
#define ABB_CH3_RX_TDS_ANA_6_ch3_adc_st3_cap_multi_START  (6)
#define ABB_CH3_RX_TDS_ANA_6_ch3_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_TDS_ANA_7_UNION
 结构说明  : CH3_RX_TDS_ANA_7 寄存器结构定义。地址偏移量:0x936，初值:0x0F，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ck_qu_ctrl : 6;
        unsigned long  ch3_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch3_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_TDS_ANA_7_UNION;
#define ABB_CH3_RX_TDS_ANA_7_ch3_ck_qu_ctrl_START  (0)
#define ABB_CH3_RX_TDS_ANA_7_ch3_ck_qu_ctrl_END    (5)
#define ABB_CH3_RX_TDS_ANA_7_ch3_reserved_START    (6)
#define ABB_CH3_RX_TDS_ANA_7_ch3_reserved_END      (6)
#define ABB_CH3_RX_TDS_ANA_7_ch3_clk_inv_START     (7)
#define ABB_CH3_RX_TDS_ANA_7_ch3_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_TDS_ANA_8_UNION
 结构说明  : CH3_RX_TDS_ANA_8 寄存器结构定义。地址偏移量:0x937，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch3_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch3_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_TDS_ANA_8_UNION;
#define ABB_CH3_RX_TDS_ANA_8_ch3_rx_bias_ctrl_START  (0)
#define ABB_CH3_RX_TDS_ANA_8_ch3_rx_bias_ctrl_END    (2)
#define ABB_CH3_RX_TDS_ANA_8_ch3_gmbias_sel_START    (3)
#define ABB_CH3_RX_TDS_ANA_8_ch3_gmbias_sel_END      (3)
#define ABB_CH3_RX_TDS_ANA_8_ch3_reserved_START      (4)
#define ABB_CH3_RX_TDS_ANA_8_ch3_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_TDS_ANA_9_UNION
 结构说明  : CH3_RX_TDS_ANA_9 寄存器结构定义。地址偏移量:0x938，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1  : 4;  /* bit[0-3]: reserved */
        unsigned long  ch3_dem_mod_tds : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                          000：DWA
                                                          001：CLA1
                                                          010：CLA2
                                                          011：CLA3
                                                          100：CLA4
                                                          101：CLA5
                                                          110：CLA6
                                                          111：CLA7 */
        unsigned long  ch3_reserved_0  : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_TDS_ANA_9_UNION;
#define ABB_CH3_RX_TDS_ANA_9_ch3_reserved_1_START   (0)
#define ABB_CH3_RX_TDS_ANA_9_ch3_reserved_1_END     (3)
#define ABB_CH3_RX_TDS_ANA_9_ch3_dem_mod_tds_START  (4)
#define ABB_CH3_RX_TDS_ANA_9_ch3_dem_mod_tds_END    (6)
#define ABB_CH3_RX_TDS_ANA_9_ch3_reserved_0_START   (7)
#define ABB_CH3_RX_TDS_ANA_9_ch3_reserved_0_END     (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_TDS_ANA_10_UNION
 结构说明  : CH3_RX_TDS_ANA_10 寄存器结构定义。地址偏移量:0x939，初值:0x03，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ck_tune_half : 6;
        unsigned long  ch3_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch3_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_TDS_ANA_10_UNION;
#define ABB_CH3_RX_TDS_ANA_10_ch3_ck_tune_half_START  (0)
#define ABB_CH3_RX_TDS_ANA_10_ch3_ck_tune_half_END    (5)
#define ABB_CH3_RX_TDS_ANA_10_ch3_dclk_inv_START      (6)
#define ABB_CH3_RX_TDS_ANA_10_ch3_dclk_inv_END        (6)
#define ABB_CH3_RX_TDS_ANA_10_ch3_reserved_START      (7)
#define ABB_CH3_RX_TDS_ANA_10_ch3_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_TDS_ANA_11_UNION
 结构说明  : CH3_RX_TDS_ANA_11 寄存器结构定义。地址偏移量:0x93A，初值:0x17，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch3_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch3_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch3_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_TDS_ANA_11_UNION;
#define ABB_CH3_RX_TDS_ANA_11_ch3_int3_res_ctrl_START  (0)
#define ABB_CH3_RX_TDS_ANA_11_ch3_int3_res_ctrl_END    (2)
#define ABB_CH3_RX_TDS_ANA_11_ch3_reserved_1_START     (3)
#define ABB_CH3_RX_TDS_ANA_11_ch3_reserved_1_END       (3)
#define ABB_CH3_RX_TDS_ANA_11_ch3_int3_res_sel_START   (4)
#define ABB_CH3_RX_TDS_ANA_11_ch3_int3_res_sel_END     (4)
#define ABB_CH3_RX_TDS_ANA_11_ch3_reserved_0_START     (5)
#define ABB_CH3_RX_TDS_ANA_11_ch3_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_X_ANA_1_UNION
 结构说明  : CH3_RX_X_ANA_1 寄存器结构定义。地址偏移量:0x940，初值:0xF5，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_mode_clk_x : 3;  /* bit[0-2]: 模式控制：
                                                            000：4G 
                                                            001：3G
                                                            010：3G_DC &amp; TDS
                                                            011：2G
                                                            100：CA
                                                            101：CDMA(默认)
                                                            others:CDMA */
        unsigned long  ch3_reserved      : 1;  /* bit[3]  : reserved */
        unsigned long  ch3_rxb_q_pd_x    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch3_rxb_i_pd_x    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch3_rxa_q_pd_x    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch3_rxa_i_pd_x    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_X_ANA_1_UNION;
#define ABB_CH3_RX_X_ANA_1_ch3_rx_mode_clk_x_START  (0)
#define ABB_CH3_RX_X_ANA_1_ch3_rx_mode_clk_x_END    (2)
#define ABB_CH3_RX_X_ANA_1_ch3_reserved_START       (3)
#define ABB_CH3_RX_X_ANA_1_ch3_reserved_END         (3)
#define ABB_CH3_RX_X_ANA_1_ch3_rxb_q_pd_x_START     (4)
#define ABB_CH3_RX_X_ANA_1_ch3_rxb_q_pd_x_END       (4)
#define ABB_CH3_RX_X_ANA_1_ch3_rxb_i_pd_x_START     (5)
#define ABB_CH3_RX_X_ANA_1_ch3_rxb_i_pd_x_END       (5)
#define ABB_CH3_RX_X_ANA_1_ch3_rxa_q_pd_x_START     (6)
#define ABB_CH3_RX_X_ANA_1_ch3_rxa_q_pd_x_END       (6)
#define ABB_CH3_RX_X_ANA_1_ch3_rxa_i_pd_x_START     (7)
#define ABB_CH3_RX_X_ANA_1_ch3_rxa_i_pd_x_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_X_ANA_2_UNION
 结构说明  : CH3_RX_X_ANA_2 寄存器结构定义。地址偏移量:0x941，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved : 2;  /* bit[0-1]: reserved */
        unsigned long  ch3_ibct3_x  : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch3_ibct2_x  : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch3_ibct1_x  : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_X_ANA_2_UNION;
#define ABB_CH3_RX_X_ANA_2_ch3_reserved_START  (0)
#define ABB_CH3_RX_X_ANA_2_ch3_reserved_END    (1)
#define ABB_CH3_RX_X_ANA_2_ch3_ibct3_x_START   (2)
#define ABB_CH3_RX_X_ANA_2_ch3_ibct3_x_END     (3)
#define ABB_CH3_RX_X_ANA_2_ch3_ibct2_x_START   (4)
#define ABB_CH3_RX_X_ANA_2_ch3_ibct2_x_END     (5)
#define ABB_CH3_RX_X_ANA_2_ch3_ibct1_x_START   (6)
#define ABB_CH3_RX_X_ANA_2_ch3_ibct1_x_END     (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_X_ANA_3_UNION
 结构说明  : CH3_RX_X_ANA_3 寄存器结构定义。地址偏移量:0x942，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ibct_stg12_x : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch3_ibct_stg3_x  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch3_pdm_ctrl     : 1;  /* bit[6]  : pdm ctrl
                                                           0:加法编码
                                                           1:组合逻辑encoder编码 */
        unsigned long  ch3_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_X_ANA_3_UNION;
#define ABB_CH3_RX_X_ANA_3_ch3_ibct_stg12_x_START  (0)
#define ABB_CH3_RX_X_ANA_3_ch3_ibct_stg12_x_END    (2)
#define ABB_CH3_RX_X_ANA_3_ch3_ibct_stg3_x_START   (3)
#define ABB_CH3_RX_X_ANA_3_ch3_ibct_stg3_x_END     (5)
#define ABB_CH3_RX_X_ANA_3_ch3_pdm_ctrl_START      (6)
#define ABB_CH3_RX_X_ANA_3_ch3_pdm_ctrl_END        (6)
#define ABB_CH3_RX_X_ANA_3_ch3_reserved_START      (7)
#define ABB_CH3_RX_X_ANA_3_ch3_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_X_ANA_4_UNION
 结构说明  : CH3_RX_X_ANA_4 寄存器结构定义。地址偏移量:0x943，初值:0x40，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ibias_qu_x    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch3_rx_ibct_dac_x : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch3_ck_whole_ctrl : 2;  /* bit[6-7]: DAC1时钟控制
                                                            00：no delay
                                                            01：delay 100ps（默认）
                                                            10：150ps
                                                            11：200ps */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_X_ANA_4_UNION;
#define ABB_CH3_RX_X_ANA_4_ch3_ibias_qu_x_START     (0)
#define ABB_CH3_RX_X_ANA_4_ch3_ibias_qu_x_END       (2)
#define ABB_CH3_RX_X_ANA_4_ch3_rx_ibct_dac_x_START  (3)
#define ABB_CH3_RX_X_ANA_4_ch3_rx_ibct_dac_x_END    (5)
#define ABB_CH3_RX_X_ANA_4_ch3_ck_whole_ctrl_START  (6)
#define ABB_CH3_RX_X_ANA_4_ch3_ck_whole_ctrl_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_X_ANA_5_UNION
 结构说明  : CH3_RX_X_ANA_5 寄存器结构定义。地址偏移量:0x944，初值:0x0C，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_qu_lp            : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                               1100：其它模式
                                                               0000：2G模式 */
        unsigned long  ch3_ts_delay_x       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                               00 0.5TS LTE/WDC/3G/2G
                                                               01 0.6TS
                                                               10 0.65TS
                                                               11 0.7TS  CA */
        unsigned long  ch3_dem_output_sel_x : 1;  /* bit[6]  : DWA和CLA选择
                                                               0：DWA
                                                               1：CLA */
        unsigned long  ch3_dem_enb          : 1;  /* bit[7]  : DEM 使能非
                                                               0：使能DEM
                                                               1：PD DEM */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_X_ANA_5_UNION;
#define ABB_CH3_RX_X_ANA_5_ch3_qu_lp_START             (0)
#define ABB_CH3_RX_X_ANA_5_ch3_qu_lp_END               (3)
#define ABB_CH3_RX_X_ANA_5_ch3_ts_delay_x_START        (4)
#define ABB_CH3_RX_X_ANA_5_ch3_ts_delay_x_END          (5)
#define ABB_CH3_RX_X_ANA_5_ch3_dem_output_sel_x_START  (6)
#define ABB_CH3_RX_X_ANA_5_ch3_dem_output_sel_x_END    (6)
#define ABB_CH3_RX_X_ANA_5_ch3_dem_enb_START           (7)
#define ABB_CH3_RX_X_ANA_5_ch3_dem_enb_END             (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_X_ANA_6_UNION
 结构说明  : CH3_RX_X_ANA_6 寄存器结构定义。地址偏移量:0x945，初值:0x80，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch3_ibmode_qu_x       : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch3_reserved_0        : 2;  /* bit[4-5]: Resreved */
        unsigned long  ch3_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_X_ANA_6_UNION;
#define ABB_CH3_RX_X_ANA_6_ch3_reserved_1_START         (0)
#define ABB_CH3_RX_X_ANA_6_ch3_reserved_1_END           (0)
#define ABB_CH3_RX_X_ANA_6_ch3_ibmode_qu_x_START        (1)
#define ABB_CH3_RX_X_ANA_6_ch3_ibmode_qu_x_END          (3)
#define ABB_CH3_RX_X_ANA_6_ch3_reserved_0_START         (4)
#define ABB_CH3_RX_X_ANA_6_ch3_reserved_0_END           (5)
#define ABB_CH3_RX_X_ANA_6_ch3_adc_st3_cap_multi_START  (6)
#define ABB_CH3_RX_X_ANA_6_ch3_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_X_ANA_7_UNION
 结构说明  : CH3_RX_X_ANA_7 寄存器结构定义。地址偏移量:0x946，初值:0x0F，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ck_qu_ctrl : 6;
        unsigned long  ch3_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch3_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_X_ANA_7_UNION;
#define ABB_CH3_RX_X_ANA_7_ch3_ck_qu_ctrl_START  (0)
#define ABB_CH3_RX_X_ANA_7_ch3_ck_qu_ctrl_END    (5)
#define ABB_CH3_RX_X_ANA_7_ch3_reserved_START    (6)
#define ABB_CH3_RX_X_ANA_7_ch3_reserved_END      (6)
#define ABB_CH3_RX_X_ANA_7_ch3_clk_inv_START     (7)
#define ABB_CH3_RX_X_ANA_7_ch3_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_X_ANA_8_UNION
 结构说明  : CH3_RX_X_ANA_8 寄存器结构定义。地址偏移量:0x947，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch3_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch3_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_X_ANA_8_UNION;
#define ABB_CH3_RX_X_ANA_8_ch3_rx_bias_ctrl_START  (0)
#define ABB_CH3_RX_X_ANA_8_ch3_rx_bias_ctrl_END    (2)
#define ABB_CH3_RX_X_ANA_8_ch3_gmbias_sel_START    (3)
#define ABB_CH3_RX_X_ANA_8_ch3_gmbias_sel_END      (3)
#define ABB_CH3_RX_X_ANA_8_ch3_reserved_START      (4)
#define ABB_CH3_RX_X_ANA_8_ch3_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_X_ANA_9_UNION
 结构说明  : CH3_RX_X_ANA_9 寄存器结构定义。地址偏移量:0x948，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1 : 4;  /* bit[0-3]: reserved */
        unsigned long  ch3_dem_mod_x  : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  ch3_reserved_0 : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_X_ANA_9_UNION;
#define ABB_CH3_RX_X_ANA_9_ch3_reserved_1_START  (0)
#define ABB_CH3_RX_X_ANA_9_ch3_reserved_1_END    (3)
#define ABB_CH3_RX_X_ANA_9_ch3_dem_mod_x_START   (4)
#define ABB_CH3_RX_X_ANA_9_ch3_dem_mod_x_END     (6)
#define ABB_CH3_RX_X_ANA_9_ch3_reserved_0_START  (7)
#define ABB_CH3_RX_X_ANA_9_ch3_reserved_0_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_X_ANA_10_UNION
 结构说明  : CH3_RX_X_ANA_10 寄存器结构定义。地址偏移量:0x949，初值:0x03，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ck_tune_half : 6;
        unsigned long  ch3_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch3_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_X_ANA_10_UNION;
#define ABB_CH3_RX_X_ANA_10_ch3_ck_tune_half_START  (0)
#define ABB_CH3_RX_X_ANA_10_ch3_ck_tune_half_END    (5)
#define ABB_CH3_RX_X_ANA_10_ch3_dclk_inv_START      (6)
#define ABB_CH3_RX_X_ANA_10_ch3_dclk_inv_END        (6)
#define ABB_CH3_RX_X_ANA_10_ch3_reserved_START      (7)
#define ABB_CH3_RX_X_ANA_10_ch3_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_X_ANA_11_UNION
 结构说明  : CH3_RX_X_ANA_11 寄存器结构定义。地址偏移量:0x94A，初值:0x17，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch3_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch3_int3_res_sel  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch3_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_X_ANA_11_UNION;
#define ABB_CH3_RX_X_ANA_11_ch3_int3_res_ctrl_START  (0)
#define ABB_CH3_RX_X_ANA_11_ch3_int3_res_ctrl_END    (2)
#define ABB_CH3_RX_X_ANA_11_ch3_reserved_1_START     (3)
#define ABB_CH3_RX_X_ANA_11_ch3_reserved_1_END       (3)
#define ABB_CH3_RX_X_ANA_11_ch3_int3_res_sel_START   (4)
#define ABB_CH3_RX_X_ANA_11_ch3_int3_res_sel_END     (4)
#define ABB_CH3_RX_X_ANA_11_ch3_reserved_0_START     (5)
#define ABB_CH3_RX_X_ANA_11_ch3_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_IDLE_ANA_1_UNION
 结构说明  : CH3_RX_IDLE_ANA_1 寄存器结构定义。地址偏移量:0x950，初值:0xF3，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_mode_clk_idle : 3;  /* bit[0-2]: 模式控制：
                                                               000：4G
                                                               001：3G
                                                               010：3G_DC &amp; TDS
                                                               011：2G(默认)
                                                               100：CA
                                                               101：CDMA
                                                               others:CDMA */
        unsigned long  ch3_reseved          : 1;  /* bit[3]  : Reserved */
        unsigned long  ch3_rxb_q_pd_idle    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch3_rxb_i_pd_idle    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch3_rxa_q_pd_idle    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch3_rxa_i_pd_idle    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_IDLE_ANA_1_UNION;
#define ABB_CH3_RX_IDLE_ANA_1_ch3_rx_mode_clk_idle_START  (0)
#define ABB_CH3_RX_IDLE_ANA_1_ch3_rx_mode_clk_idle_END    (2)
#define ABB_CH3_RX_IDLE_ANA_1_ch3_reseved_START           (3)
#define ABB_CH3_RX_IDLE_ANA_1_ch3_reseved_END             (3)
#define ABB_CH3_RX_IDLE_ANA_1_ch3_rxb_q_pd_idle_START     (4)
#define ABB_CH3_RX_IDLE_ANA_1_ch3_rxb_q_pd_idle_END       (4)
#define ABB_CH3_RX_IDLE_ANA_1_ch3_rxb_i_pd_idle_START     (5)
#define ABB_CH3_RX_IDLE_ANA_1_ch3_rxb_i_pd_idle_END       (5)
#define ABB_CH3_RX_IDLE_ANA_1_ch3_rxa_q_pd_idle_START     (6)
#define ABB_CH3_RX_IDLE_ANA_1_ch3_rxa_q_pd_idle_END       (6)
#define ABB_CH3_RX_IDLE_ANA_1_ch3_rxa_i_pd_idle_START     (7)
#define ABB_CH3_RX_IDLE_ANA_1_ch3_rxa_i_pd_idle_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_IDLE_ANA_2_UNION
 结构说明  : CH3_RX_IDLE_ANA_2 寄存器结构定义。地址偏移量:0x951，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved   : 2;  /* bit[0-1]: reserved */
        unsigned long  ch3_ibct3_idle : 2;  /* bit[2-3]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch3_ibct2_idle : 2;  /* bit[4-5]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch3_ibct1_idle : 2;  /* bit[6-7]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_IDLE_ANA_2_UNION;
#define ABB_CH3_RX_IDLE_ANA_2_ch3_reserved_START    (0)
#define ABB_CH3_RX_IDLE_ANA_2_ch3_reserved_END      (1)
#define ABB_CH3_RX_IDLE_ANA_2_ch3_ibct3_idle_START  (2)
#define ABB_CH3_RX_IDLE_ANA_2_ch3_ibct3_idle_END    (3)
#define ABB_CH3_RX_IDLE_ANA_2_ch3_ibct2_idle_START  (4)
#define ABB_CH3_RX_IDLE_ANA_2_ch3_ibct2_idle_END    (5)
#define ABB_CH3_RX_IDLE_ANA_2_ch3_ibct1_idle_START  (6)
#define ABB_CH3_RX_IDLE_ANA_2_ch3_ibct1_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_IDLE_ANA_3_UNION
 结构说明  : CH3_RX_IDLE_ANA_3 寄存器结构定义。地址偏移量:0x952，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr53。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ibct_stg12_idle : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch3_ibct_stg3_idle  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch3_pdm_ctrl        : 1;  /* bit[6]  : pdm ctrl
                                                              0:加法编码
                                                              1:组合逻辑encoder编码 */
        unsigned long  ch3_reserved        : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_IDLE_ANA_3_UNION;
#define ABB_CH3_RX_IDLE_ANA_3_ch3_ibct_stg12_idle_START  (0)
#define ABB_CH3_RX_IDLE_ANA_3_ch3_ibct_stg12_idle_END    (2)
#define ABB_CH3_RX_IDLE_ANA_3_ch3_ibct_stg3_idle_START   (3)
#define ABB_CH3_RX_IDLE_ANA_3_ch3_ibct_stg3_idle_END     (5)
#define ABB_CH3_RX_IDLE_ANA_3_ch3_pdm_ctrl_START         (6)
#define ABB_CH3_RX_IDLE_ANA_3_ch3_pdm_ctrl_END           (6)
#define ABB_CH3_RX_IDLE_ANA_3_ch3_reserved_START         (7)
#define ABB_CH3_RX_IDLE_ANA_3_ch3_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_IDLE_ANA_4_UNION
 结构说明  : CH3_RX_IDLE_ANA_4 寄存器结构定义。地址偏移量:0x953，初值:0x40，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr54。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ibias_qu_idle    : 3;  /* bit[0-2]: 量化器电流调节控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch3_rx_ibct_dac_idle : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch3_ck_whole_ctrl    : 2;  /* bit[6-7]: DAC1时钟控制
                                                               00：no delay
                                                               01：delay 100ps（默认）
                                                               10：150ps
                                                               11：200ps */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_IDLE_ANA_4_UNION;
#define ABB_CH3_RX_IDLE_ANA_4_ch3_ibias_qu_idle_START     (0)
#define ABB_CH3_RX_IDLE_ANA_4_ch3_ibias_qu_idle_END       (2)
#define ABB_CH3_RX_IDLE_ANA_4_ch3_rx_ibct_dac_idle_START  (3)
#define ABB_CH3_RX_IDLE_ANA_4_ch3_rx_ibct_dac_idle_END    (5)
#define ABB_CH3_RX_IDLE_ANA_4_ch3_ck_whole_ctrl_START     (6)
#define ABB_CH3_RX_IDLE_ANA_4_ch3_ck_whole_ctrl_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_IDLE_ANA_5_UNION
 结构说明  : CH3_RX_IDLE_ANA_5 寄存器结构定义。地址偏移量:0x954，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr55。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_qu_lp               : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                  1100：其它模式
                                                                  0000：2G模式 */
        unsigned long  ch3_ts_delay_idle       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                  00 0.5TS LTE/WDC/3G/2G
                                                                  01 0.6TS
                                                                  10 0.65TS
                                                                  11 0.7TS  CA */
        unsigned long  ch3_dem_output_sel_idle : 1;  /* bit[6]  : DWA和CLA选择
                                                                  0：DWA
                                                                  1：CLA */
        unsigned long  ch3_dem_enb             : 1;  /* bit[7]  : DEM 使能非
                                                                  0：使能DEM
                                                                  1：PD DEM */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_IDLE_ANA_5_UNION;
#define ABB_CH3_RX_IDLE_ANA_5_ch3_qu_lp_START                (0)
#define ABB_CH3_RX_IDLE_ANA_5_ch3_qu_lp_END                  (3)
#define ABB_CH3_RX_IDLE_ANA_5_ch3_ts_delay_idle_START        (4)
#define ABB_CH3_RX_IDLE_ANA_5_ch3_ts_delay_idle_END          (5)
#define ABB_CH3_RX_IDLE_ANA_5_ch3_dem_output_sel_idle_START  (6)
#define ABB_CH3_RX_IDLE_ANA_5_ch3_dem_output_sel_idle_END    (6)
#define ABB_CH3_RX_IDLE_ANA_5_ch3_dem_enb_START              (7)
#define ABB_CH3_RX_IDLE_ANA_5_ch3_dem_enb_END                (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_IDLE_ANA_6_UNION
 结构说明  : CH3_RX_IDLE_ANA_6 寄存器结构定义。地址偏移量:0x955，初值:0x80，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr56。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1        : 1;  /* bit[0]  : reserved */
        unsigned long  ch3_ibmode_qu_idle    : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 1.6x
                                                                110： 1.4x
                                                                111： 1.2x */
        unsigned long  ch3_reserved_0        : 2;  /* bit[4-5]: reserved */
        unsigned long  ch3_adc_st3_cap_multi : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                00：X1
                                                                01：X1.5
                                                                10：X1.25(默认)
                                                                11：X1.125 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_IDLE_ANA_6_UNION;
#define ABB_CH3_RX_IDLE_ANA_6_ch3_reserved_1_START         (0)
#define ABB_CH3_RX_IDLE_ANA_6_ch3_reserved_1_END           (0)
#define ABB_CH3_RX_IDLE_ANA_6_ch3_ibmode_qu_idle_START     (1)
#define ABB_CH3_RX_IDLE_ANA_6_ch3_ibmode_qu_idle_END       (3)
#define ABB_CH3_RX_IDLE_ANA_6_ch3_reserved_0_START         (4)
#define ABB_CH3_RX_IDLE_ANA_6_ch3_reserved_0_END           (5)
#define ABB_CH3_RX_IDLE_ANA_6_ch3_adc_st3_cap_multi_START  (6)
#define ABB_CH3_RX_IDLE_ANA_6_ch3_adc_st3_cap_multi_END    (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_IDLE_ANA_7_UNION
 结构说明  : CH3_RX_IDLE_ANA_7 寄存器结构定义。地址偏移量:0x956，初值:0x0F，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr57。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ck_qu_ctrl : 6;
        unsigned long  ch3_reserved   : 1;  /* bit[6]  : reserved */
        unsigned long  ch3_clk_inv    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                         0：正沿
                                                         1：反沿 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_IDLE_ANA_7_UNION;
#define ABB_CH3_RX_IDLE_ANA_7_ch3_ck_qu_ctrl_START  (0)
#define ABB_CH3_RX_IDLE_ANA_7_ch3_ck_qu_ctrl_END    (5)
#define ABB_CH3_RX_IDLE_ANA_7_ch3_reserved_START    (6)
#define ABB_CH3_RX_IDLE_ANA_7_ch3_reserved_END      (6)
#define ABB_CH3_RX_IDLE_ANA_7_ch3_clk_inv_START     (7)
#define ABB_CH3_RX_IDLE_ANA_7_ch3_clk_inv_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_IDLE_ANA_8_UNION
 结构说明  : CH3_RX_IDLE_ANA_8 寄存器结构定义。地址偏移量:0x957，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr58。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rx_bias_ctrl : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch3_gmbias_sel   : 1;  /* bit[3]  : ADC gmbias 选择
                                                           0：不选择 gmbias 
                                                           1：选择 gmbias */
        unsigned long  ch3_reserved     : 4;  /* bit[4-7]: reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_IDLE_ANA_8_UNION;
#define ABB_CH3_RX_IDLE_ANA_8_ch3_rx_bias_ctrl_START  (0)
#define ABB_CH3_RX_IDLE_ANA_8_ch3_rx_bias_ctrl_END    (2)
#define ABB_CH3_RX_IDLE_ANA_8_ch3_gmbias_sel_START    (3)
#define ABB_CH3_RX_IDLE_ANA_8_ch3_gmbias_sel_END      (3)
#define ABB_CH3_RX_IDLE_ANA_8_ch3_reserved_START      (4)
#define ABB_CH3_RX_IDLE_ANA_8_ch3_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_IDLE_ANA_9_UNION
 结构说明  : CH3_RX_IDLE_ANA_9 寄存器结构定义。地址偏移量:0x958，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr59。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1   : 4;  /* bit[0-3]: reserved */
        unsigned long  ch3_dem_mod_idle : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                           000：DWA
                                                           001：CLA1
                                                           010：CLA2
                                                           011：CLA3
                                                           100：CLA4
                                                           101：CLA5
                                                           110：CLA6
                                                           111：CLA7 */
        unsigned long  ch3_reserved_0   : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_IDLE_ANA_9_UNION;
#define ABB_CH3_RX_IDLE_ANA_9_ch3_reserved_1_START    (0)
#define ABB_CH3_RX_IDLE_ANA_9_ch3_reserved_1_END      (3)
#define ABB_CH3_RX_IDLE_ANA_9_ch3_dem_mod_idle_START  (4)
#define ABB_CH3_RX_IDLE_ANA_9_ch3_dem_mod_idle_END    (6)
#define ABB_CH3_RX_IDLE_ANA_9_ch3_reserved_0_START    (7)
#define ABB_CH3_RX_IDLE_ANA_9_ch3_reserved_0_END      (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_IDLE_ANA_10_UNION
 结构说明  : CH3_RX_IDLE_ANA_10 寄存器结构定义。地址偏移量:0x959，初值:0x03，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr60。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_ck_tune_half : 6;
        unsigned long  ch3_dclk_inv     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  ch3_reserved     : 1;  /* bit[7]  : reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_IDLE_ANA_10_UNION;
#define ABB_CH3_RX_IDLE_ANA_10_ch3_ck_tune_half_START  (0)
#define ABB_CH3_RX_IDLE_ANA_10_ch3_ck_tune_half_END    (5)
#define ABB_CH3_RX_IDLE_ANA_10_ch3_dclk_inv_START      (6)
#define ABB_CH3_RX_IDLE_ANA_10_ch3_dclk_inv_END        (6)
#define ABB_CH3_RX_IDLE_ANA_10_ch3_reserved_START      (7)
#define ABB_CH3_RX_IDLE_ANA_10_ch3_reserved_END        (7)


/*****************************************************************************
 结构名    : ABB_CH3_RX_IDLE_ANA_11_UNION
 结构说明  : CH3_RX_IDLE_ANA_11 寄存器结构定义。地址偏移量:0x95A，初值:0x17，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至reg_analog_wr61。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_int3_res_ctrl : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                            CA mode:  000
                                                            LTE mode: 100
                                                            WDC mode: 110
                                                            Other mode: 111 */
        unsigned long  ch3_reserved_1    : 1;  /* bit[3]  : reserved */
        unsigned long  ch3_int3_res3_sel : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                            0：自动配置（无效，不要配置成0）
                                                            1：寄存器配置 */
        unsigned long  ch3_reserved_0    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_RX_IDLE_ANA_11_UNION;
#define ABB_CH3_RX_IDLE_ANA_11_ch3_int3_res_ctrl_START  (0)
#define ABB_CH3_RX_IDLE_ANA_11_ch3_int3_res_ctrl_END    (2)
#define ABB_CH3_RX_IDLE_ANA_11_ch3_reserved_1_START     (3)
#define ABB_CH3_RX_IDLE_ANA_11_ch3_reserved_1_END       (3)
#define ABB_CH3_RX_IDLE_ANA_11_ch3_int3_res3_sel_START  (4)
#define ABB_CH3_RX_IDLE_ANA_11_ch3_int3_res3_sel_END    (4)
#define ABB_CH3_RX_IDLE_ANA_11_ch3_reserved_0_START     (5)
#define ABB_CH3_RX_IDLE_ANA_11_ch3_reserved_0_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_REG_ANALOG_WR04_UNION
 结构说明  : CH3_REG_ANALOG_WR04 寄存器结构定义。地址偏移量:0x962，初值:0x0C，宽度:8
 寄存器说明: Other控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_reserved_1   : 2;  /* bit[0-1]: Reserved */
        unsigned long  ch3_tx_auto_tune : 1;  /* bit[2]  : TX ADC自动tuning控制
                                                           0：手动tuning，tuning选择TX_TUNE1,TX_TUNE2,TX_TUNE3的值(默认)
                                                           1：自动tuning，TX通道的calibration值为CAL_VALUE */
        unsigned long  ch3_rx_auto_tune : 1;  /* bit[3]  : RX ADC自动tuning控制
                                                           0：手动tuning，tuning选择RX_TUNE1,RX_TUNE2,RX_TUNE3的值(默认)
                                                           1：自动tuning，RX通道的calibration值为CAL_VALUE */
        unsigned long  ch3_reserved_0   : 4;  /* bit[4-7]: Reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_REG_ANALOG_WR04_UNION;
#define ABB_CH3_REG_ANALOG_WR04_ch3_reserved_1_START    (0)
#define ABB_CH3_REG_ANALOG_WR04_ch3_reserved_1_END      (1)
#define ABB_CH3_REG_ANALOG_WR04_ch3_tx_auto_tune_START  (2)
#define ABB_CH3_REG_ANALOG_WR04_ch3_tx_auto_tune_END    (2)
#define ABB_CH3_REG_ANALOG_WR04_ch3_rx_auto_tune_START  (3)
#define ABB_CH3_REG_ANALOG_WR04_ch3_rx_auto_tune_END    (3)
#define ABB_CH3_REG_ANALOG_WR04_ch3_reserved_0_START    (4)
#define ABB_CH3_REG_ANALOG_WR04_ch3_reserved_0_END      (7)


/*****************************************************************************
 结构名    : ABB_CH3_REG_ANALOG_RO0_UNION
 结构说明  : CH3_REG_ANALOG_RO0 寄存器结构定义。地址偏移量:0x96B，初值:0x00，宽度:8
 寄存器说明: 标志位只读寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_rxa_op1_cal_ok : 1;  /* bit[0]  : RXA OP1 offset校准完成标志位：
                                                             0:校准未完成
                                                             1:校准完成 */
        unsigned long  ch3_rxb_op1_cal_ok : 1;  /* bit[1]  : RXB OP1 offset校准完成标志位：
                                                             0:校准未完成
                                                             1:校准完成 */
        unsigned long  ch3_reserved       : 6;  /* bit[2-7]: reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_REG_ANALOG_RO0_UNION;
#define ABB_CH3_REG_ANALOG_RO0_ch3_rxa_op1_cal_ok_START  (0)
#define ABB_CH3_REG_ANALOG_RO0_ch3_rxa_op1_cal_ok_END    (0)
#define ABB_CH3_REG_ANALOG_RO0_ch3_rxb_op1_cal_ok_START  (1)
#define ABB_CH3_REG_ANALOG_RO0_ch3_rxb_op1_cal_ok_END    (1)
#define ABB_CH3_REG_ANALOG_RO0_ch3_reserved_START        (2)
#define ABB_CH3_REG_ANALOG_RO0_ch3_reserved_END          (7)


/*****************************************************************************
 结构名    : ABB_CH3_REG_ANALOG_RO1_UNION
 结构说明  : CH3_REG_ANALOG_RO1 寄存器结构定义。地址偏移量:0x96C，初值:0x00，宽度:8
 寄存器说明: RC校准只读寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_cktune_code : 6;  /* bit[0-5]: RX CK TUNE CODE */
        unsigned long  ch3_reserved    : 2;  /* bit[6-7]: Reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_REG_ANALOG_RO1_UNION;
#define ABB_CH3_REG_ANALOG_RO1_ch3_cktune_code_START  (0)
#define ABB_CH3_REG_ANALOG_RO1_ch3_cktune_code_END    (5)
#define ABB_CH3_REG_ANALOG_RO1_ch3_reserved_START     (6)
#define ABB_CH3_REG_ANALOG_RO1_ch3_reserved_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_REG_DEBUG_ANA0_UNION
 结构说明  : CH3_REG_DEBUG_ANA0 寄存器结构定义。地址偏移量:0x970，初值:0x20，宽度:8
 寄存器说明: 模拟调试寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_pup_ck_ctrl     : 1;  /* bit[0]  : ADC pump时钟门控
                                                              1：可关闭
                                                              0：一直打开 */
        unsigned long  ch3_pupup_mode      : 1;  /* bit[1]  : ADC启动选择
                                                              0：自动启动
                                                              1：手动启动 */
        unsigned long  ch3_start_rx_cktune : 1;  /* bit[2]  : 上升沿启动CK Tuning */
        unsigned long  ch3_reserved        : 1;  /* bit[3]  : reserved */
        unsigned long  ch3_rccode_reg      : 1;  /* bit[4]  : RC tunning码选择
                                                              0：自动
                                                              1：来自寄存器 */
        unsigned long  ch3_ol_ct           : 3;  /* bit[5-7]: overload 码配置
                                                              00：16个连续最大码或者最小码
                                                              01：8个连续最大码或者最小码
                                                              10：4个连续最大码或者最小码
                                                              11：关闭Overload检测 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_REG_DEBUG_ANA0_UNION;
#define ABB_CH3_REG_DEBUG_ANA0_ch3_pup_ck_ctrl_START      (0)
#define ABB_CH3_REG_DEBUG_ANA0_ch3_pup_ck_ctrl_END        (0)
#define ABB_CH3_REG_DEBUG_ANA0_ch3_pupup_mode_START       (1)
#define ABB_CH3_REG_DEBUG_ANA0_ch3_pupup_mode_END         (1)
#define ABB_CH3_REG_DEBUG_ANA0_ch3_start_rx_cktune_START  (2)
#define ABB_CH3_REG_DEBUG_ANA0_ch3_start_rx_cktune_END    (2)
#define ABB_CH3_REG_DEBUG_ANA0_ch3_reserved_START         (3)
#define ABB_CH3_REG_DEBUG_ANA0_ch3_reserved_END           (3)
#define ABB_CH3_REG_DEBUG_ANA0_ch3_rccode_reg_START       (4)
#define ABB_CH3_REG_DEBUG_ANA0_ch3_rccode_reg_END         (4)
#define ABB_CH3_REG_DEBUG_ANA0_ch3_ol_ct_START            (5)
#define ABB_CH3_REG_DEBUG_ANA0_ch3_ol_ct_END              (7)


/*****************************************************************************
 结构名    : ABB_CH3_REG_DEBUG_ANA2_UNION
 结构说明  : CH3_REG_DEBUG_ANA2 寄存器结构定义。地址偏移量:0x972，初值:0x85，宽度:8
 寄存器说明: ADC控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_en_qucal    : 1;  /* bit[0]  : ADC 量化器校准使能
                                                          0：不使能
                                                          1：使能 */
        unsigned long  ch3_start_opcal : 1;  /* bit[1]  : ADC OP1 offset calibration启动：
                                                          0：不启动
                                                          1：启动 */
        unsigned long  ch3_en_opcal    : 1;  /* bit[2]  : ADC op1 offset校准使能
                                                          0：不使能
                                                          1：使能 */
        unsigned long  ch3_vcm_adj_en  : 1;  /* bit[3]  : ADC 输入共模调整使能
                                                          0：不使能共模调整电路
                                                          1：使能共模调整电路 */
        unsigned long  ch3_vcm_sel     : 1;  /* bit[4]  : ADC输入共模选择
                                                          0：0.65V
                                                          1：0.5V */
        unsigned long  ch3_reserved    : 3;  /* bit[5-7]: reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_REG_DEBUG_ANA2_UNION;
#define ABB_CH3_REG_DEBUG_ANA2_ch3_en_qucal_START     (0)
#define ABB_CH3_REG_DEBUG_ANA2_ch3_en_qucal_END       (0)
#define ABB_CH3_REG_DEBUG_ANA2_ch3_start_opcal_START  (1)
#define ABB_CH3_REG_DEBUG_ANA2_ch3_start_opcal_END    (1)
#define ABB_CH3_REG_DEBUG_ANA2_ch3_en_opcal_START     (2)
#define ABB_CH3_REG_DEBUG_ANA2_ch3_en_opcal_END       (2)
#define ABB_CH3_REG_DEBUG_ANA2_ch3_vcm_adj_en_START   (3)
#define ABB_CH3_REG_DEBUG_ANA2_ch3_vcm_adj_en_END     (3)
#define ABB_CH3_REG_DEBUG_ANA2_ch3_vcm_sel_START      (4)
#define ABB_CH3_REG_DEBUG_ANA2_ch3_vcm_sel_END        (4)
#define ABB_CH3_REG_DEBUG_ANA2_ch3_reserved_START     (5)
#define ABB_CH3_REG_DEBUG_ANA2_ch3_reserved_END       (7)


/*****************************************************************************
 结构名    : ABB_CH3_REG_DEBUG_ANA3_UNION
 结构说明  : CH3_REG_DEBUG_ANA3 寄存器结构定义。地址偏移量:0x973，初值:0x00，宽度:8
 寄存器说明: ADC控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_op1_cal_sw      : 1;  /* bit[0]  : 运放offset是否起作用控制：
                                                              0：无效
                                                              1：有效 */
        unsigned long  ch3_op1_cal_trim_sw : 1;  /* bit[1]  : RXADC中第一级积分器运放offset校准值调整控制：
                                                              0：无效
                                                              1：有效 */
        unsigned long  ch3_reserved        : 6;  /* bit[2-7]: reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_REG_DEBUG_ANA3_UNION;
#define ABB_CH3_REG_DEBUG_ANA3_ch3_op1_cal_sw_START       (0)
#define ABB_CH3_REG_DEBUG_ANA3_ch3_op1_cal_sw_END         (0)
#define ABB_CH3_REG_DEBUG_ANA3_ch3_op1_cal_trim_sw_START  (1)
#define ABB_CH3_REG_DEBUG_ANA3_ch3_op1_cal_trim_sw_END    (1)
#define ABB_CH3_REG_DEBUG_ANA3_ch3_reserved_START         (2)
#define ABB_CH3_REG_DEBUG_ANA3_ch3_reserved_END           (7)


/*****************************************************************************
 结构名    : ABB_CH3_REG_DEBUG_ANA7_UNION
 结构说明  : CH3_REG_DEBUG_ANA7 寄存器结构定义。地址偏移量:0x977，初值:0x00，宽度:8
 寄存器说明: 电流控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch3_drvbuf_ct : 3;  /* bit[0-2]: ADC 差分Buffer电流调节控制
                                                        000：5u
                                                        001：4u
                                                        010：3u
                                                        011：2u
                                                        100：2u
                                                        101：10u
                                                        110：8u
                                                        111：6u */
        unsigned long  ch3_reserved  : 5;  /* bit[3-7]: Reserved */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH3_REG_DEBUG_ANA7_UNION;
#define ABB_CH3_REG_DEBUG_ANA7_ch3_drvbuf_ct_START  (0)
#define ABB_CH3_REG_DEBUG_ANA7_ch3_drvbuf_ct_END    (2)
#define ABB_CH3_REG_DEBUG_ANA7_ch3_reserved_START   (3)
#define ABB_CH3_REG_DEBUG_ANA7_ch3_reserved_END     (7)




/*****************************************************************************
  8 OTHERS定义
*****************************************************************************/



/*****************************************************************************
  9 全局变量声明
*****************************************************************************/


/*****************************************************************************
  10 函数声明
*****************************************************************************/


#ifdef __cplusplus
    #if __cplusplus
        }
    #endif
#endif

#endif /* end of abb_interface_tv220.h */
