Fitter report for reconfig_mif
Tue Jan 29 07:13:50 2008
Quartus II Version 8.0 Internal Build 143 01/22/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. PLL Summary
 11. PLL Usage
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Advanced Data - General
 29. Advanced Data - Placement Preparation
 30. Advanced Data - Placement
 31. Advanced Data - Routing
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; Fitter Summary                                                                         ;
+------------------------------------+---------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jan 29 07:13:50 2008             ;
; Quartus II Version                 ; 8.0 Internal Build 143 01/22/2008 SJ Full Version ;
; Revision Name                      ; reconfig_mif                                      ;
; Top-level Entity Name              ; reconfig_mif                                      ;
; Family                             ; Cyclone III                                       ;
; Device                             ; EP3C25F256C7                                      ;
; Timing Models                      ; Final                                             ;
; Total logic elements               ; 232 / 24,624 ( < 1 % )                            ;
;     Total combinational functions  ; 221 / 24,624 ( < 1 % )                            ;
;     Dedicated logic registers      ; 136 / 24,624 ( < 1 % )                            ;
; Total registers                    ; 136                                               ;
; Total pins                         ; 43 / 157 ( 27 % )                                 ;
; Total virtual pins                 ; 0                                                 ;
; Total memory bits                  ; 912 / 608,256 ( < 1 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                   ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                    ;
+------------------------------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                       ;
+-----------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                ; Setting                               ; Default Value                         ;
+-----------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                ; EP3C25F256C7                          ;                                       ;
; Use TimeQuest Timing Analyzer                                         ; On                                    ; Off                                   ;
; Fit Attempts to Skip                                                  ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                 ; Off                                   ; Off                                   ;
; Maximum processors allowed for parallel compilation                   ; 1                                     ; 1                                     ;
; Router Timing Optimization Level                                      ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                              ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                  ; IO Paths and Minimum TPD Paths        ; IO Paths and Minimum TPD Paths        ;
; Optimize Fast-Corner Timing                                           ; Off                                   ; Off                                   ;
; Equivalent RAM and MLAB Paused Read Capabilities                      ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                          ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing                                                       ; Normal compilation                    ; Normal compilation                    ;
; Optimize IOC Register Placement for Timing                            ; On                                    ; On                                    ;
; Limit to One Fitting Attempt                                          ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                         ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                           ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                         ; 1                                     ; 1                                     ;
; PCI I/O                                                               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                 ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                             ; Off                                   ; Off                                   ;
; Auto Global Memory Control Signals                                    ; Off                                   ; Off                                   ;
; Auto Packed Registers -- Stratix II/II GX/III Cyclone II/III Arria GX ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                     ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                 ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                 ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                       ; On                                    ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting        ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance    ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                          ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                           ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                             ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                ; Off                                   ; Off                                   ;
; Fitter Effort                                                         ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                       ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                              ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                             ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                     ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                  ; On                                    ; On                                    ;
; Reserve all unused pins                                               ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                  ; Off                                   ; Off                                   ;
; Save Intermediate Fitting Results                                     ; Off                                   ; Off                                   ;
; FITTER_ALLOW_LUT_ROTATION                                             ; On                                    ; On                                    ;
+-----------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/data/Collateral/CycloneIII/CIII_PLL_Reconfig_AN/Design/cycloneiii_pll_reconfig_mif/reconfig_mif.pin.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                               ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                         ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 232 / 24,624 ( < 1 % )                                                                                        ;
;     -- Combinational with no register       ; 96                                                                                                            ;
;     -- Register only                        ; 11                                                                                                            ;
;     -- Combinational with a register        ; 125                                                                                                           ;
;                                             ;                                                                                                               ;
; Logic element usage by number of LUT inputs ;                                                                                                               ;
;     -- 4 input functions                    ; 107                                                                                                           ;
;     -- 3 input functions                    ; 21                                                                                                            ;
;     -- <=2 input functions                  ; 93                                                                                                            ;
;     -- Register only                        ; 11                                                                                                            ;
;                                             ;                                                                                                               ;
; Logic elements by mode                      ;                                                                                                               ;
;     -- normal mode                          ; 170                                                                                                           ;
;     -- arithmetic mode                      ; 51                                                                                                            ;
;                                             ;                                                                                                               ;
; Total registers*                            ; 136 / 25,570 ( < 1 % )                                                                                        ;
;     -- Dedicated logic registers            ; 136 / 24,860 ( < 1 % )                                                                                        ;
;     -- I/O registers                        ; 0 / 710 ( 0 % )                                                                                               ;
;                                             ;                                                                                                               ;
; Total LABs:  partially or completely used   ; 21 / 1,539 ( 1 % )                                                                                            ;
; User inserted logic elements                ; 0                                                                                                             ;
; Virtual pins                                ; 0                                                                                                             ;
; I/O pins                                    ; 43 / 157 ( 27 % )                                                                                             ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                                                                                ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                                                 ;
; Global signals                              ; 3                                                                                                             ;
; M9Ks                                        ; 2 / 66 ( 3 % )                                                                                                ;
; Total memory bits                           ; 912 / 608,256 ( < 1 % )                                                                                       ;
; Total RAM block bits                        ; 18,432 / 608,256 ( 3 % )                                                                                      ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )                                                                                               ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                                                ;
; Global clocks                               ; 3 / 20 ( 15 % )                                                                                               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                 ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                                 ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                                                                                                  ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%                                                                                                  ;
; Maximum fan-out node                        ; reconfig_clock~inputclkctrl                                                                                   ;
; Maximum fan-out                             ; 138                                                                                                           ;
; Highest non-global fan-out signal           ; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|write_data_state ;
; Highest non-global fan-out                  ; 32                                                                                                            ;
; Total fan-out                               ; 1270                                                                                                          ;
; Average fan-out                             ; 2.70                                                                                                          ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; mif_select[0]     ; K1    ; 2        ; 0            ; 12           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; mif_select[1]     ; A7    ; 8        ; 20           ; 34           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; pll_areset        ; R7    ; 3        ; 16           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; pll_inclk         ; E2    ; 1        ; 0            ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; read_param        ; J16   ; 5        ; 53           ; 14           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reconfig_clock    ; E1    ; 1        ; 0            ; 16           ; 7            ; 138                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reconfig_reset    ; T8    ; 3        ; 27           ; 0            ; 14           ; 22                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset_mifselect   ; R8    ; 3        ; 27           ; 0            ; 21           ; 8                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset_rom_address ; N9    ; 4        ; 29           ; 0            ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; write_param       ; C6    ; 8        ; 18           ; 34           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; busy               ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; c0                 ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; configupdate       ; N2    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; count[0]           ; J15   ; 5        ; 53           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; count[1]           ; D8    ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; count[2]           ; P8    ; 3        ; 25           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; data_out[0]        ; T10   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; data_out[1]        ; D9    ; 7        ; 31           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; data_out[2]        ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; data_out[3]        ; R10   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; data_out[4]        ; H16   ; 6        ; 53           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; data_out[5]        ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; data_out[6]        ; J1    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; data_out[7]        ; E9    ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; data_out[8]        ; J2    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; locked             ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; next_state[0]      ; C8    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; next_state[1]      ; B7    ; 8        ; 18           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; reset_count[0]     ; B12   ; 7        ; 43           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; reset_count[1]     ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; rom_address_out[0] ; T7    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; rom_address_out[1] ; F8    ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; rom_address_out[2] ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; rom_address_out[3] ; K2    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; rom_address_out[4] ; N8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; rom_address_out[5] ; L8    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; rom_address_out[6] ; M8    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; rom_address_out[7] ; E8    ; 8        ; 20           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; scandataout        ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; scandone           ; P1    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; state[0]           ; T6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; state[1]           ; J13   ; 5        ; 53           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; trigger            ; J14   ; 5        ; 53           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 15 ( 40 % )  ; 2.5V          ; --           ;
; 2        ; 7 / 16 ( 44 % )  ; 2.5V          ; --           ;
; 3        ; 12 / 25 ( 48 % ) ; 2.5V          ; --           ;
; 4        ; 5 / 20 ( 25 % )  ; 2.5V          ; --           ;
; 5        ; 6 / 18 ( 33 % )  ; 2.5V          ; --           ;
; 6        ; 2 / 15 ( 13 % )  ; 2.5V          ; --           ;
; 7        ; 3 / 24 ( 13 % )  ; 2.5V          ; --           ;
; 8        ; 7 / 24 ( 29 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; mif_select[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; next_state[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; reset_count[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; write_param                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; next_state[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; count[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 201        ; 7        ; data_out[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; reconfig_clock                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 25         ; 1        ; pll_inclk                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; rom_address_out[7]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 205        ; 7        ; data_out[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; rom_address_out[1]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 158        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H16      ; 157        ; 6        ; data_out[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 30         ; 2        ; data_out[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 29         ; 2        ; data_out[8]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; state[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 144        ; 5        ; trigger                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 143        ; 5        ; count[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 142        ; 5        ; read_param                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 37         ; 2        ; mif_select[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 36         ; 2        ; rom_address_out[3]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; busy                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; rom_address_out[2]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 79         ; 3        ; rom_address_out[5]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; reset_count[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; rom_address_out[6]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; configupdate                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; rom_address_out[4]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 93         ; 4        ; reset_rom_address                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; scandone                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 50         ; 2        ; scandataout                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 53         ; 3        ; locked                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; count[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; c0                                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; pll_areset                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 86         ; 3        ; reset_mifselect                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; data_out[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 98         ; 4        ; data_out[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; state[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 77         ; 3        ; rom_address_out[0]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 87         ; 3        ; reconfig_reset                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; data_out[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 99         ; 4        ; data_out[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                     ;
+--------------------------+----------------------------------------------------------------------+
; Name                     ; altpll0:inst|altpll:altpll_component|altpll_6ig1:auto_generated|pll1 ;
+--------------------------+----------------------------------------------------------------------+
; PLL mode                 ; Normal                                                               ;
; Compensate clock         ; clock0                                                               ;
; Switchover type          ; --                                                                   ;
; Input frequency 0        ; 100.0 MHz                                                            ;
; Input frequency 1        ; --                                                                   ;
; Nominal PFD frequency    ; 100.0 MHz                                                            ;
; Nominal VCO frequency    ; 599.9 MHz                                                            ;
; VCO post scale           ; 2                                                                    ;
; VCO frequency control    ; Auto                                                                 ;
; VCO phase shift step     ; 208 ps                                                               ;
; VCO multiply             ; --                                                                   ;
; VCO divide               ; --                                                                   ;
; Freq min lock            ; 50.01 MHz                                                            ;
; Freq max lock            ; 108.37 MHz                                                           ;
; M VCO Tap                ; 0                                                                    ;
; M Initial                ; 1                                                                    ;
; M value                  ; 6                                                                    ;
; N value                  ; 1                                                                    ;
; Charge pump current      ; setting 1                                                            ;
; Loop filter resistance   ; setting 27                                                           ;
; Loop filter capacitance  ; setting 0                                                            ;
; Bandwidth                ; 1.03 MHz to 1.97 MHz                                                 ;
; Real time reconfigurable ; On                                                                   ;
; Scan chain MIF file      ; altpll0.mif                                                          ;
; Preserve counter order   ; Off                                                                  ;
; PLL location             ; PLL_1                                                                ;
; Inclk0 signal            ; pll_inclk                                                            ;
; Inclk1 signal            ; --                                                                   ;
; Inclk0 signal type       ; Dedicated Pin                                                        ;
; Inclk1 signal type       ; --                                                                   ;
+--------------------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+
; Name                                                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ;
+------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+
; altpll0:inst|altpll:altpll_component|altpll_6ig1:auto_generated|clk[0] ; clock0       ; 3    ; 1   ; 300.0 MHz        ; 0 (0 ps)    ; 22.50 (208 ps)   ; 50/50      ; C0      ; 2             ; 1/1 Even   ; --            ; 1       ; 0       ;
+------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                             ; Library Name ;
+-------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |reconfig_mif                                                                 ; 232 (1)     ; 136 (0)                   ; 0 (0)         ; 912         ; 2    ; 0            ; 0       ; 0         ; 43   ; 0            ; 96 (1)       ; 11 (0)            ; 125 (0)          ; |reconfig_mif                                                                                                                                                   ; work         ;
;    |In100MHz_out100MHz:inst14|                                                ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |reconfig_mif|In100MHz_out100MHz:inst14                                                                                                                         ; work         ;
;       |altsyncram:altsyncram_component|                                       ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |reconfig_mif|In100MHz_out100MHz:inst14|altsyncram:altsyncram_component                                                                                         ; work         ;
;          |altsyncram_v3b1:auto_generated|                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |reconfig_mif|In100MHz_out100MHz:inst14|altsyncram:altsyncram_component|altsyncram_v3b1:auto_generated                                                          ; work         ;
;    |In100MHz_out200MHz:inst4|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |reconfig_mif|In100MHz_out200MHz:inst4                                                                                                                          ; work         ;
;       |altsyncram:altsyncram_component|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |reconfig_mif|In100MHz_out200MHz:inst4|altsyncram:altsyncram_component                                                                                          ; work         ;
;          |altsyncram_tvc1:auto_generated|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |reconfig_mif|In100MHz_out200MHz:inst4|altsyncram:altsyncram_component|altsyncram_tvc1:auto_generated                                                           ; work         ;
;    |In100MHz_out300MHz:inst12|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |reconfig_mif|In100MHz_out300MHz:inst12                                                                                                                         ; work         ;
;       |altsyncram:altsyncram_component|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |reconfig_mif|In100MHz_out300MHz:inst12|altsyncram:altsyncram_component                                                                                         ; work         ;
;          |altsyncram_14b1:auto_generated|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |reconfig_mif|In100MHz_out300MHz:inst12|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated                                                          ; work         ;
;    |altpll0:inst|                                                             ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |reconfig_mif|altpll0:inst                                                                                                                                      ; work         ;
;       |altpll:altpll_component|                                               ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |reconfig_mif|altpll0:inst|altpll:altpll_component                                                                                                              ; work         ;
;          |altpll_6ig1:auto_generated|                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |reconfig_mif|altpll0:inst|altpll:altpll_component|altpll_6ig1:auto_generated                                                                                   ; work         ;
;    |altpll_reconfig0:inst1|                                                   ; 214 (0)     ; 126 (0)                   ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 11 (0)            ; 116 (0)          ; |reconfig_mif|altpll_reconfig0:inst1                                                                                                                            ; work         ;
;       |altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component| ; 214 (140)   ; 126 (70)                  ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (69)      ; 11 (11)           ; 116 (59)         ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component                                                      ; work         ;
;          |altsyncram:altsyncram4|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|altsyncram:altsyncram4                               ; work         ;
;             |altsyncram_8kt:auto_generated|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|altsyncram:altsyncram4|altsyncram_8kt:auto_generated ; work         ;
;          |lpm_counter:cntr12|                                                 ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr12                                   ; work         ;
;             |cntr_30l:auto_generated|                                         ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr12|cntr_30l:auto_generated           ; work         ;
;          |lpm_counter:cntr13|                                                 ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr13                                   ; work         ;
;             |cntr_qij:auto_generated|                                         ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr13|cntr_qij:auto_generated           ; work         ;
;          |lpm_counter:cntr14|                                                 ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr14                                   ; work         ;
;             |cntr_sij:auto_generated|                                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr14|cntr_sij:auto_generated           ; work         ;
;          |lpm_counter:cntr15|                                                 ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr15                                   ; work         ;
;             |cntr_pij:auto_generated|                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr15|cntr_pij:auto_generated           ; work         ;
;          |lpm_counter:cntr16|                                                 ; 18 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 8 (0)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr16                                   ; work         ;
;             |cntr_30l:auto_generated|                                         ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr16|cntr_30l:auto_generated           ; work         ;
;          |lpm_counter:cntr1|                                                  ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr1                                    ; work         ;
;             |cntr_30l:auto_generated|                                         ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr1|cntr_30l:auto_generated            ; work         ;
;          |lpm_counter:cntr2|                                                  ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr2                                    ; work         ;
;             |cntr_9cj:auto_generated|                                         ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr2|cntr_9cj:auto_generated            ; work         ;
;          |lpm_counter:cntr3|                                                  ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr3                                    ; work         ;
;             |cntr_pij:auto_generated|                                         ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |reconfig_mif|altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr3|cntr_pij:auto_generated            ; work         ;
;    |statem_mifselect:inst2|                                                   ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |reconfig_mif|statem_mifselect:inst2                                                                                                                            ; work         ;
+-------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; busy               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; trigger            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; configupdate       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; c0                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; locked             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; scandataout        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; scandone           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; count[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; count[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; count[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; next_state[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; next_state[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset_count[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset_count[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rom_address_out[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rom_address_out[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rom_address_out[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rom_address_out[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rom_address_out[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rom_address_out[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rom_address_out[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rom_address_out[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; state[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; state[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mif_select[0]      ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; mif_select[1]      ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; reconfig_reset     ; Input    ; 0             ; 0             ; --                    ; --  ; --   ;
; reconfig_clock     ; Input    ; 0             ; 0             ; --                    ; --  ; --   ;
; reset_rom_address  ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; read_param         ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; write_param        ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; reset_mifselect    ; Input    ; 0             ; 0             ; --                    ; --  ; --   ;
; pll_areset         ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; pll_inclk          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; mif_select[0]                                                                                                                       ;                   ;         ;
;      - statem_mifselect:inst2|Equal5~70                                                                                             ; 0                 ; 6       ;
;      - statem_mifselect:inst2|Decoder0~26                                                                                           ; 0                 ; 6       ;
;      - statem_mifselect:inst2|Decoder0~27                                                                                           ; 0                 ; 6       ;
;      - altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|scan_cache_in~274               ; 0                 ; 6       ;
; mif_select[1]                                                                                                                       ;                   ;         ;
;      - statem_mifselect:inst2|Equal5~70                                                                                             ; 0                 ; 6       ;
;      - statem_mifselect:inst2|Decoder0~26                                                                                           ; 0                 ; 6       ;
;      - statem_mifselect:inst2|Decoder0~27                                                                                           ; 0                 ; 6       ;
;      - altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|scan_cache_in~276               ; 0                 ; 6       ;
; reconfig_reset                                                                                                                      ;                   ;         ;
; reconfig_clock                                                                                                                      ;                   ;         ;
; reset_rom_address                                                                                                                   ;                   ;         ;
;      - altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|idle_state~145                  ; 0                 ; 6       ;
;      - altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|idle_state~147                  ; 0                 ; 6       ;
;      - altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|rom_second_last_state~47        ; 0                 ; 6       ;
;      - altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|rom_second_state~0              ; 0                 ; 6       ;
;      - altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|idle_state~15                   ; 0                 ; 6       ;
;      - altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|rom_init_state~43               ; 0                 ; 6       ;
;      - altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|rom_second_last_state~1         ; 0                 ; 6       ;
; read_param                                                                                                                          ;                   ;         ;
;      - altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|idle_state~149                  ; 1                 ; 6       ;
;      - altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|read_init_nominal_state~0       ; 1                 ; 6       ;
; write_param                                                                                                                         ;                   ;         ;
;      - altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|idle_state~150                  ; 0                 ; 6       ;
;      - altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|wire_shift_reg_ena~0            ; 0                 ; 6       ;
;      - altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|shift_reg_load_nominal_enable~0 ; 0                 ; 6       ;
; reset_mifselect                                                                                                                     ;                   ;         ;
; pll_areset                                                                                                                          ;                   ;         ;
;      - altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|pll_areset                      ; 1                 ; 6       ;
; pll_inclk                                                                                                                           ;                   ;         ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                          ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; In100MHz_out100MHz:inst14|altsyncram:altsyncram_component|altsyncram_v3b1:auto_generated|ram_block1a0~0                                                       ; LCCOMB_X24_Y16_N8  ; 1       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; altpll0:inst|altpll:altpll_component|altpll_6ig1:auto_generated|pll1~LOCKED                                                                                   ; PLL_1              ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr12|cntr_30l:auto_generated|counter_reg_bit[7]~10 ; LCCOMB_X27_Y16_N26 ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr13|cntr_qij:auto_generated|_~25                  ; LCCOMB_X23_Y15_N24 ; 14      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr16|cntr_30l:auto_generated|counter_reg_bit[7]~10 ; LCCOMB_X21_Y16_N18 ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr1|cntr_30l:auto_generated|_~62                   ; LCCOMB_X28_Y16_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr1|cntr_30l:auto_generated|counter_reg_bit[7]~10  ; LCCOMB_X28_Y16_N0  ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr2|cntr_9cj:auto_generated|_~28                   ; LCCOMB_X26_Y16_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr3|cntr_pij:auto_generated|_~19                   ; LCCOMB_X25_Y15_N10 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|pll_areset                                                       ; LCCOMB_X23_Y15_N22 ; 2       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|power_up~124                                                     ; LCCOMB_X23_Y16_N30 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|read_addr_counter_sload~10                                       ; LCCOMB_X26_Y16_N24 ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|reconfig_counter_state~64                                        ; LCCOMB_X20_Y15_N6  ; 16      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|reconfig_counter_state~65                                        ; LCCOMB_X21_Y15_N30 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|reconfig_seq_ena_state                                           ; FF_X26_Y15_N17     ; 13      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|rom_init_state                                                   ; FF_X24_Y16_N5      ; 12      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|scan_cache_write_enable                                          ; LCCOMB_X23_Y16_N24 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|width_counter_sload~11                                           ; LCCOMB_X21_Y15_N2  ; 5       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|wire_shift_reg_clrn~0                                            ; LCCOMB_X27_Y15_N16 ; 18      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|wire_shift_reg_ena~0                                             ; LCCOMB_X26_Y15_N4  ; 18      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|write_rom_ena                                                    ; LCCOMB_X24_Y16_N2  ; 3       ; Read enable  ; no     ; --                   ; --               ; --                        ;
; pll_inclk                                                                                                                                                     ; PIN_E2             ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; reconfig_clock                                                                                                                                                ; PIN_E1             ; 138     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; reconfig_reset                                                                                                                                                ; PIN_T8             ; 20      ; Async. clear ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; reset_mifselect                                                                                                                                               ; PIN_R8             ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset_mifselect                                                                                                                                               ; PIN_R8             ; 6       ; Async. clear ; yes    ; Global Clock         ; GCLK18           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                ;
+-----------------+----------+---------+----------------------+------------------+---------------------------+
; Name            ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------+----------+---------+----------------------+------------------+---------------------------+
; reconfig_clock  ; PIN_E1   ; 138     ; Global Clock         ; GCLK2            ; --                        ;
; reconfig_reset  ; PIN_T8   ; 20      ; Global Clock         ; GCLK19           ; --                        ;
; reset_mifselect ; PIN_R8   ; 6       ; Global Clock         ; GCLK18           ; --                        ;
+-----------------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|write_data_state                                                 ; 32      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|read_data_state                                                  ; 22      ;
; ~GND                                                                                                                                                          ; 21      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|read_last_state                                                  ; 20      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|wire_shift_reg_ena~0                                             ; 18      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|wire_shift_reg_clrn~0                                            ; 18      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|reconfig_seq_ena_state                                           ; 17      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|rom_data_state                                                   ; 17      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|reconfig_counter_state~64                                        ; 16      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|rom_first_state                                                  ; 15      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr13|cntr_qij:auto_generated|_~25                  ; 14      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|reconfig_seq_data_state                                          ; 14      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|reconfig_counter_state~65                                        ; 13      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|rom_second_state                                                 ; 13      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|rom_init_state                                                   ; 12      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|reconfig_counter_state~63                                        ; 12      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr15|cntr_pij:auto_generated|counter_reg_bit[0]    ; 12      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|rotate_width_counter_done~26                                     ; 11      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|read_init_state                                                  ; 10      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|idle_state                                                       ; 10      ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|scan_cache_in~277                                                ; 9       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|power_up~124                                                     ; 9       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr1|cntr_30l:auto_generated|_~62                   ; 8       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr1|cntr_30l:auto_generated|counter_reg_bit[7]~10  ; 8       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr12|cntr_30l:auto_generated|counter_reg_bit[7]~10 ; 8       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr16|cntr_30l:auto_generated|counter_reg_bit[7]~10 ; 8       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|scan_cache_address~1168                                          ; 8       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|write_init_state                                                 ; 8       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr2|cntr_9cj:auto_generated|_~28                   ; 8       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|read_addr_counter_sload~10                                       ; 8       ;
; statem_mifselect:inst2|count[1]                                                                                                                               ; 8       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|cuda_combout_wire[2]                                             ; 8       ;
; reset_rom_address~input                                                                                                                                       ; 7       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|rom_second_last_state                                            ; 7       ;
; statem_mifselect:inst2|count[0]                                                                                                                               ; 6       ;
; statem_mifselect:inst2|count[2]                                                                                                                               ; 6       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|cuda_combout_wire[1]                                             ; 6       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|cuda_combout_wire[0]                                             ; 6       ;
; altpll0:inst|altpll:altpll_component|altpll_6ig1:auto_generated|scandone                                                                                      ; 6       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|C4_ena_state                                                     ; 5       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr3|cntr_pij:auto_generated|_~19                   ; 5       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|width_counter_sload~11                                           ; 5       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|reconfig_post_state                                              ; 5       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|rom_last_state                                                   ; 5       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr3|cntr_pij:auto_generated|counter_reg_bit[0]     ; 5       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr2|cntr_9cj:auto_generated|counter_reg_bit[0]     ; 5       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr2|cntr_9cj:auto_generated|counter_reg_bit[1]     ; 5       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr2|cntr_9cj:auto_generated|counter_reg_bit[2]     ; 5       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr2|cntr_9cj:auto_generated|counter_reg_bit[3]     ; 5       ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|lpm_counter:cntr2|cntr_9cj:auto_generated|counter_reg_bit[4]     ; 5       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+----------------+
; Name                                                                                                                                                         ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF               ; Location       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+----------------+
; In100MHz_out100MHz:inst14|altsyncram:altsyncram_component|altsyncram_v3b1:auto_generated|ALTSYNCRAM                                                          ; AUTO ; ROM         ; Single Clock ; 256          ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256  ; 256                         ; 1                           ; --                          ; --                          ; 256                 ; 1    ; altpll0_100.mif   ; M9K_X22_Y16_N0 ;
; In100MHz_out200MHz:inst4|altsyncram:altsyncram_component|altsyncram_tvc1:auto_generated|ALTSYNCRAM                                                           ; AUTO ; ROM         ; Single Clock ; 256          ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256  ; 256                         ; 1                           ; --                          ; --                          ; 256                 ; 1    ; altpll0_200.mif   ; M9K_X22_Y16_N0 ;
; In100MHz_out300MHz:inst12|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ALTSYNCRAM                                                          ; AUTO ; ROM         ; Single Clock ; 256          ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256  ; 256                         ; 1                           ; --                          ; --                          ; 256                 ; 1    ; altpll0_300.mif   ; M9K_X22_Y16_N0 ;
; altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|altsyncram:altsyncram4|altsyncram_8kt:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 144          ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 144  ; 144                         ; 1                           ; --                          ; --                          ; 144                 ; 1    ; ./altpll0_100.mif ; M9K_X22_Y15_N0 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 260 / 71,559 ( < 1 % ) ;
; C16 interconnects          ; 24 / 2,597 ( < 1 % )   ;
; C4 interconnects           ; 118 / 46,848 ( < 1 % ) ;
; Direct links               ; 55 / 71,559 ( < 1 % )  ;
; Global clocks              ; 3 / 20 ( 15 % )        ;
; Local interconnects        ; 163 / 24,624 ( < 1 % ) ;
; R24 interconnects          ; 18 / 2,496 ( < 1 % )   ;
; R4 interconnects           ; 195 / 62,424 ( < 1 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.10) ; Number of LABs  (Total = 21) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 14                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.71) ; Number of LABs  (Total = 21) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 10                           ;
; 1 Clock                            ; 20                           ;
; 1 Clock enable                     ; 4                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Async. clears                    ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.48) ; Number of LABs  (Total = 21) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 5                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 6                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.14) ; Number of LABs  (Total = 21) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 1                            ;
; 5                                               ; 0                            ;
; 6                                               ; 0                            ;
; 7                                               ; 1                            ;
; 8                                               ; 4                            ;
; 9                                               ; 2                            ;
; 10                                              ; 0                            ;
; 11                                              ; 1                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.38) ; Number of LABs  (Total = 21) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 6                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 3                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nCEO                                         ; As output driving ground ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; Unreserved               ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                              ;
+------------------------------------------------------------------+-----------------+
; Name                                                             ; Value           ;
+------------------------------------------------------------------+-----------------+
; Auto Fit Point 1 - Fit Attempt 1                                 ; ff              ;
; Mid Wire Use - Fit Attempt 1                                     ; 0               ;
; Mid Slack - Fit Attempt 1                                        ; -7089           ;
; Internal Atom Count - Fit Attempt 1                              ; 357             ;
; LE/ALM Count - Fit Attempt 1                                     ; 233             ;
; LAB Count - Fit Attempt 1                                        ; 21              ;
; Outputs per Lab - Fit Attempt 1                                  ; 7.143           ;
; Inputs per LAB - Fit Attempt 1                                   ; 9.095           ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.476           ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:12;1:9        ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:9;1:1;2:11    ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:7;1:2;2:5;3:7 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:21            ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:1;1:9;2:11    ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:9;1:9;2:3     ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:9;1:4;2:8     ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 1:12;2:9        ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 1:12;2:9        ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:7;1:14        ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:21            ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:21            ;
; LEs in Chains - Fit Attempt 1                                    ; 59              ;
; LEs in Long Chains - Fit Attempt 1                               ; 0               ;
; LABs with Chains - Fit Attempt 1                                 ; 8               ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0               ;
; Time - Fit Attempt 1                                             ; 0               ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.031           ;
+------------------------------------------------------------------+-----------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Early Wire Use - Fit Attempt 1      ; 0     ;
; Early Slack - Fit Attempt 1         ; -8236 ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 0     ;
; Mid Slack - Fit Attempt 1           ; -8004 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Late Wire Use - Fit Attempt 1       ; 0     ;
; Late Slack - Fit Attempt 1          ; -8004 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Time - Fit Attempt 1                ; 1     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.125 ;
+-------------------------------------+-------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; -5535 ;
; Early Wire Use - Fit Attempt 1      ; 0     ;
; Peak Regional Wire - Fit Attempt 1  ; 3     ;
; Mid Slack - Fit Attempt 1           ; -5800 ;
; Late Slack - Fit Attempt 1          ; -5800 ;
; Late Wire Use - Fit Attempt 1       ; 0     ;
; Time - Fit Attempt 1                ; 1     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.266 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.0 Internal Build 143 01/22/2008 SJ Full Version
    Info: Processing started: Tue Jan 29 07:13:16 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off reconfig_mif -c reconfig_mif
Info: Selected device EP3C25F256C7 for design "reconfig_mif"
Warning: The core supply voltage operating condition is not set. Assuming a default value of '1.2V'.
Warning: The high junction temperature operating condition is not set. Assuming a default value of '85'.
Warning: The low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Implemented PLL "altpll0:inst|altpll:altpll_component|altpll_6ig1:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 3, clock division of 1, and phase shift of 0 degrees (0 ps) for altpll0:inst|altpll:altpll_component|altpll_6ig1:auto_generated|clk[0] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: The Fitter has identified 1 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 448 of 448 atoms in partition Top
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C5F256C7 is compatible
    Info: Device EP3C5F256I7 is compatible
    Info: Device EP3C10F256C7 is compatible
    Info: Device EP3C10F256I7 is compatible
    Info: Device EP3C16F256C7 is compatible
    Info: Device EP3C16F256I7 is compatible
    Info: Device EP3C25F256I7 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info: Pin ~ALTERA_DCLK~ is reserved at location H1
    Info: Pin ~ALTERA_DATA0~ is reserved at location H2
    Info: Pin ~ALTERA_nCEO~ is reserved at location F16
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 43 pins of 43 total pins
    Info: Pin busy not assigned to an exact location on the device
    Info: Pin trigger not assigned to an exact location on the device
    Info: Pin configupdate not assigned to an exact location on the device
    Info: Pin c0 not assigned to an exact location on the device
    Info: Pin locked not assigned to an exact location on the device
    Info: Pin scandataout not assigned to an exact location on the device
    Info: Pin scandone not assigned to an exact location on the device
    Info: Pin count[2] not assigned to an exact location on the device
    Info: Pin count[1] not assigned to an exact location on the device
    Info: Pin count[0] not assigned to an exact location on the device
    Info: Pin data_out[8] not assigned to an exact location on the device
    Info: Pin data_out[7] not assigned to an exact location on the device
    Info: Pin data_out[6] not assigned to an exact location on the device
    Info: Pin data_out[5] not assigned to an exact location on the device
    Info: Pin data_out[4] not assigned to an exact location on the device
    Info: Pin data_out[3] not assigned to an exact location on the device
    Info: Pin data_out[2] not assigned to an exact location on the device
    Info: Pin data_out[1] not assigned to an exact location on the device
    Info: Pin data_out[0] not assigned to an exact location on the device
    Info: Pin next_state[1] not assigned to an exact location on the device
    Info: Pin next_state[0] not assigned to an exact location on the device
    Info: Pin reset_count[1] not assigned to an exact location on the device
    Info: Pin reset_count[0] not assigned to an exact location on the device
    Info: Pin rom_address_out[7] not assigned to an exact location on the device
    Info: Pin rom_address_out[6] not assigned to an exact location on the device
    Info: Pin rom_address_out[5] not assigned to an exact location on the device
    Info: Pin rom_address_out[4] not assigned to an exact location on the device
    Info: Pin rom_address_out[3] not assigned to an exact location on the device
    Info: Pin rom_address_out[2] not assigned to an exact location on the device
    Info: Pin rom_address_out[1] not assigned to an exact location on the device
    Info: Pin rom_address_out[0] not assigned to an exact location on the device
    Info: Pin state[1] not assigned to an exact location on the device
    Info: Pin state[0] not assigned to an exact location on the device
    Info: Pin mif_select[0] not assigned to an exact location on the device
    Info: Pin mif_select[1] not assigned to an exact location on the device
    Info: Pin reconfig_reset not assigned to an exact location on the device
    Info: Pin reconfig_clock not assigned to an exact location on the device
    Info: Pin reset_rom_address not assigned to an exact location on the device
    Info: Pin read_param not assigned to an exact location on the device
    Info: Pin write_param not assigned to an exact location on the device
    Info: Pin reset_mifselect not assigned to an exact location on the device
    Info: Pin pll_areset not assigned to an exact location on the device
    Info: Pin pll_inclk not assigned to an exact location on the device
Critical Warning: Output pin "c0" (external output clock of PLL "altpll0:inst|altpll:altpll_component|altpll_6ig1:auto_generated|pll1") uses I/O standard 2.5 V, has current strength 8mA, output load 0pF, and output clock frequency of 300 MHz, but target device can support only maximum output clock frequency of 223 MHz for this combination of I/O standard, current strength and load
Info: Fitter is using the TimeQuest Timing Analyzer
Critical Warning: SDC file not found: 'reconfig_mif.sdc'. An SDC file is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the compiler will not properly optimize the design
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name reconfig_clock reconfig_clock
Info: PLL cross checking found inconsistent PLL clock settings:
    Info: Node: inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node altpll0:inst|altpll:altpll_component|altpll_6ig1:auto_generated|clk[0] (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info: Automatically promoted node reconfig_clock~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node reconfig_reset~input (placed in PIN T8 (CLK14, DIFFCLK_6n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|areset_state~34
        Info: Destination node altpll_reconfig0:inst1|altpll_reconfig0_pllrcfg_9961:altpll_reconfig0_pllrcfg_9961_component|wire_shift_reg_clrn~0
Info: Automatically promoted node reset_mifselect~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node statem_mifselect:inst2|write_from_rom
        Info: Destination node statem_mifselect:inst2|reconfig
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 38 (unused VREF, 2.5V VCCIO, 6 input, 32 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  9 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info: I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 3 total pin(s) used --  22 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  14 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 2% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Fitter merged 1 physical RAM blocks that contain multiple logical RAM slices into a single location
    Info: Following physical RAM blocks contain multiple logical RAM slices
        Info: Physical RAM block M9K_X22_Y16_N0 contains the following logical RAM slices
            Info: RAM slice: In100MHz_out100MHz:inst14|altsyncram:altsyncram_component|altsyncram_v3b1:auto_generated|ram_block1a0
            Info: RAM slice: In100MHz_out200MHz:inst4|altsyncram:altsyncram_component|altsyncram_tvc1:auto_generated|ram_block1a0
            Info: RAM slice: In100MHz_out300MHz:inst12|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Following 2 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin reset_count[1] has GND driving its datain port
    Info: Pin reset_count[0] has GND driving its datain port
Info: Generated suppressed messages file D:/data/Collateral/CycloneIII/CIII_PLL_Reconfig_AN/Design/cycloneiii_pll_reconfig_mif/reconfig_mif.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 7 warnings
    Info: Allocated 256 megabytes of memory during processing
    Info: Processing ended: Tue Jan 29 07:13:52 2008
    Info: Elapsed time: 00:00:36


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/data/Collateral/CycloneIII/CIII_PLL_Reconfig_AN/Design/cycloneiii_pll_reconfig_mif/reconfig_mif.fit.smsg.


