Arquitectura de computadoras

Integrantes del grupo:

Dario Molina - darvak8@gmail.com
Javier Verblud - javier2mil8@gmail.com
Rogelio Capello - rdc.capello@gmail.com
Adrian Moyano Reyna - koquysufo@gmail.com

Objetivos para este laboratorio:

- Desarrollar código a base de componentes simples en lenguaje VHDL, que describan pequeños circuitos
secuenciales y combinacionales vistos en el teórico y el práctico.
- Utilizar la herramienta GHDL para analizar y “compilar” el código VHDL.
- Desarrollar código VHDL (testbench) que testee el código del circuito.
- Mediante el uso de gtkwave, analizar las formas de onda y testear el resultado.
- Aprender a reutilizar código VHDL mediante componentes.

Las tareas y recomendaciones se pueden leer desde el pdf del enunciado.

Metodologías de trabajo:

    - División equitativa de módulos.
    - Integrar los conocimientos adquiridos durante la resolución de los prácticos.
    - Entendimiento del funcionamiento de puertos, señales, entidades y arquitecturas.

Resolución del módulo Fetch:

    - El más costoso de entender pues en base a este pudimos deducir la mecánica
    los siguientes módulos.
    - Nos basamos en los componentes internos y respetamos el diseño para evitar
    confusiones en las conexiones.

Resolución del módulo Decode:
    - Con la misma metodología, se analizó los componentes internos y se procedió
    a conectar por medio de señales y puertos.

    Siguiendo la metodología anteriormente practicada se pudo avanzar de manera constante
en el resto de los módulos. Sin embargo se decidió concentrar la mayor cantidad de 
esfuerzo/tiempo en la creación de test bench y prueba de componentes.

    Cabe destacar además que en la consigna NO era excluyente la idea de utilizar los 
componentes como librería '.work' por lo que nos pareció una idea más clara declarar
los componentes utilizados dentro de cada módulo.
Por ejemplo sea el caso de fetch, donde internamente se declaran los componentes
'adder', 'mux2', 'flopr', 'imem'. Esta fue una decisión conjunta de diseño.

Complicaciones:
    - Entender el módulo provisto por la cátedra: 'imem', el cual interactuaba con 
    un archivo llamado MIPS_SOFT_FILE.

Generalizaciones:

    En base a lo aprendido durante todo el transcurso de la materia y, generalizando,
    concluimos de manera simplificada lo siguiente:

    entity some_name is
    end entity;  -> hace referencia a la declaración de puertos ya se tanto
                    de entrada como de salida para un componente.

    architecture some_name of some_entity is
    end arquitecture; -> hace referencia a la lógica ya sea asíncrona o secuencial 
                         respecto a la entidad declarada anteriormente.
                         Esta lógica básicamente es el funcionamiento de mi entidad.
                         Ej: si la entidad es un sumador, la lógica sería sumar.

    signal -> son una abstracción de software que permite 'conectar' entradas y salidas.


Preguntas y respuestas de Elaboraciones:

Elaboración 1:
Suponga el siguiente programa:
    addi $0, $zero, 1
    addi $1, $0, 2
    addi $2, $1, 2
    addi $3, $2, 2
    sw $0, 0($zero)
    sw $1, 4($zero)
    sw $2, 8($zero)
    sw $3, 12($zero)
    exit: beq $zero $zero exit

Una técnica común para evitar pipeline stalls es el reordenamiento estático. 
Puede utilizar esta técnica para evitar los stalls?
Respuesta:
    No, no es posible pues cada instrucción se ejecuta de manera secuencial y dependiendo de la instrucción anterior:
    $3, depende de $2, $2, depende de $1
    y $1 de $0.

Puede evitarlos con instrucciones “nops”? justifique su respuesta
    Si, si se puede de la siguiente manera:

    addi $0, $zero, 1 - f d e m w
    addi $1, $0, 2    -   f d * * *
    addi $1, $0, 2    -     f d * * *
    addi $1, $0, 2    -       f d e m w
    addi $2, $1, 2    -         f d * * *
    addi $2, $1, 2    -           f d * * *
    addi $2, $1, 2    -             f d e m w
    addi $3, $2, 2    -               f d * * *
    addi $3, $2, 2    -                 f d * * *
    addi $3, $2, 2    -                   f d e m w

    sw $0, 0($zero)   -                     f d e m w 
    sw $1, 4($zero)   -                       f d e m w
    sw $2, 8($zero)   -                         f d e m w
    sw $3, 12($zero)  -                           f d e m w

    exit: beq $zero $zero exit

Elaboración 2:

GHDL es solo una herramienta de simulación muy simple pero existen otras herramientas más complejas que le permiten realizar análisis de tiempos más específicos y rigurosos. 
Suponga que puede utilizar esas herramientas que le permiten observar que el retardo del datapath sin encausar es de 280ns, mientras que el retardo de la etapa fetch es de 50ns, el de la etapa decode es de 45ns, el de la etapa execute es de 75ns, el de la etapa memory es de 90ns, el de la etapa writeback es de 20ns. 

A) ¿Cuál es el periodo del clock de la versión encausada? 

B) ¿Cuál es la latencia de las
instrucciones? 

C) ¿Cuál es la ganancia de velocidad teórica con respecto al micro no encauzado?

No-encauzado: 280ns
Encauzado: fetch_50ns, 
           decode_45ns, 
           execute_75ns,
           memory_90ns,
           writeback_20ns

Respuestas: 
    A) El período del clock de la versión encausada es 90ns haciendo referencia
        al paso que más demora.

    B) Latencia  = cantidad de etapas * instrucción_más_lenta = 5*90ns = 450ns
    C) Ganancia de velocidad teórica = micro_no_encauzado/instrucción_más_lenta  
                                     = 280ns/90ns = 3,11ns


Conclusiones:
    La complejidad de diseñar un datapath no es menor y esto es debido a la gran cantidad 
de sub-componentes y módulos que a su vez se conforman de módulos aún más pequeños.
Sin embargo y aplicando una buena distribución y metodología de desarrollo es posible
reducir su dificultad. Esperamos continuar mejorando en laboratorios siguientes.
