TimeQuest Timing Analyzer report for toggle
Tue May 29 00:27:49 2012
Quartus II Version 10.0 Build 218 06/27/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'pll|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'pll|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'clk'
 16. Slow Model Recovery: 'pll|altpll_component|pll|clk[0]'
 17. Slow Model Removal: 'pll|altpll_component|pll|clk[0]'
 18. Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 19. Slow Model Minimum Pulse Width: 'clk'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'clk'
 32. Fast Model Setup: 'pll|altpll_component|pll|clk[0]'
 33. Fast Model Hold: 'pll|altpll_component|pll|clk[0]'
 34. Fast Model Hold: 'clk'
 35. Fast Model Recovery: 'pll|altpll_component|pll|clk[0]'
 36. Fast Model Removal: 'pll|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 38. Fast Model Minimum Pulse Width: 'clk'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Propagation Delay
 44. Minimum Propagation Delay
 45. Multicorner Timing Analysis Summary
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Progagation Delay
 51. Minimum Progagation Delay
 52. Setup Transfers
 53. Hold Transfers
 54. Recovery Transfers
 55. Removal Transfers
 56. Report TCCS
 57. Report RSKM
 58. Unconstrained Paths
 59. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 10.0 Build 218 06/27/2010 SJ Full Version ;
; Revision Name      ; toggle                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; SDC File List                                      ;
+----------------+--------+--------------------------+
; SDC File Path  ; Status ; Read at                  ;
+----------------+--------+--------------------------+
; toggle.out.sdc ; OK     ; Tue May 29 00:27:47 2012 ;
+----------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                           ;
+---------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+
; Clock Name                      ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                            ; Targets                             ;
+---------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+
; clk                             ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { clk }                             ;
; pll|altpll_component|pll|clk[0] ; Generated ; 5.000  ; 200.0 MHz ; 0.000 ; 2.500  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; clk    ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] } ;
+---------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+-----------+-----------------+---------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                      ; Note ;
+-----------+-----------------+---------------------------------+------+
; 102.9 MHz ; 102.9 MHz       ; clk                             ;      ;
; 237.3 MHz ; 237.3 MHz       ; pll|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.566 ; 0.000         ;
; pll|altpll_component|pll|clk[0] ; 0.786 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
; clk                             ; 4.146 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 2.481 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Removal Summary                              ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 2.055 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; 1.500  ; 0.000         ;
; clk                             ; 10.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                               ;
+--------+----------------------+--------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------+---------------------------------+-------------+--------------+------------+------------+
; 0.566  ; outputVEC_enable_reg ; outputVEC[2] ; pll|altpll_component|pll|clk[0] ; clk         ; 5.000        ; -0.263     ; 4.171      ;
; 0.581  ; outputVEC_enable_reg ; outputVEC[4] ; pll|altpll_component|pll|clk[0] ; clk         ; 5.000        ; -0.263     ; 4.156      ;
; 0.611  ; outputVEC_enable_reg ; outputVEC[1] ; pll|altpll_component|pll|clk[0] ; clk         ; 5.000        ; -0.263     ; 4.126      ;
; 0.614  ; outputVEC_enable_reg ; outputVEC[0] ; pll|altpll_component|pll|clk[0] ; clk         ; 5.000        ; -0.263     ; 4.123      ;
; 0.620  ; outputVEC_enable_reg ; outputVEC[3] ; pll|altpll_component|pll|clk[0] ; clk         ; 5.000        ; -0.263     ; 4.117      ;
; 0.854  ; toggleDone_reg       ; done         ; pll|altpll_component|pll|clk[0] ; clk         ; 5.000        ; -0.267     ; 3.879      ;
; 10.282 ; outputVEC2[2]        ; outputVEC[2] ; clk                             ; clk         ; 20.000       ; 0.000      ; 9.718      ;
; 10.452 ; outputVEC2[4]        ; outputVEC[4] ; clk                             ; clk         ; 20.000       ; 0.000      ; 9.548      ;
; 10.494 ; outputVEC1[4]        ; outputVEC[4] ; clk                             ; clk         ; 20.000       ; 0.000      ; 9.506      ;
; 10.503 ; outputVEC1[2]        ; outputVEC[2] ; clk                             ; clk         ; 20.000       ; 0.000      ; 9.497      ;
; 10.505 ; outputVEC1[3]        ; outputVEC[3] ; clk                             ; clk         ; 20.000       ; 0.000      ; 9.495      ;
; 10.546 ; outputVEC2[1]        ; outputVEC[1] ; clk                             ; clk         ; 20.000       ; 0.000      ; 9.454      ;
; 10.689 ; outputVEC2[3]        ; outputVEC[3] ; clk                             ; clk         ; 20.000       ; 0.000      ; 9.311      ;
; 10.711 ; outputVEC1[1]        ; outputVEC[1] ; clk                             ; clk         ; 20.000       ; 0.000      ; 9.289      ;
; 13.343 ; outputVEC2[0]        ; outputVEC[0] ; clk                             ; clk         ; 20.000       ; 0.000      ; 6.657      ;
; 13.531 ; outputVEC1[0]        ; outputVEC[0] ; clk                             ; clk         ; 20.000       ; 0.000      ; 6.469      ;
+--------+----------------------+--------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                             ;
+-------+---------------------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.786 ; delayCNT_reg[0]     ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 4.253      ;
; 0.865 ; delayCNT_reg[0]     ; internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 4.172      ;
; 0.887 ; delayCNT_reg[0]     ; internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 4.145      ;
; 1.014 ; delayCNT_reg[0]     ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 4.025      ;
; 1.017 ; delayCNT_reg[1]     ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.007      ; 4.026      ;
; 1.049 ; delayCNT_reg[0]     ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 3.988      ;
; 1.052 ; delayCNT_reg[2]     ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 3.987      ;
; 1.096 ; delayCNT_reg[1]     ; internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 3.945      ;
; 1.118 ; delayCNT_reg[1]     ; internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 3.918      ;
; 1.130 ; delayCNT_reg[0]     ; internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 3.907      ;
; 1.131 ; delayCNT_reg[2]     ; internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 3.906      ;
; 1.153 ; delayCNT_reg[2]     ; internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 3.879      ;
; 1.162 ; delayCNT_reg[0]     ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 3.877      ;
; 1.167 ; delayCNT_reg[3]     ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.007      ; 3.876      ;
; 1.210 ; delayCNT_reg[0]     ; internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 3.827      ;
; 1.245 ; delayCNT_reg[1]     ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.007      ; 3.798      ;
; 1.246 ; delayCNT_reg[3]     ; internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 3.795      ;
; 1.264 ; delayCNT_reg[0]     ; internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 3.775      ;
; 1.268 ; delayCNT_reg[3]     ; internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 3.768      ;
; 1.271 ; cntUPTO[2]          ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 4.028      ;
; 1.280 ; delayCNT_reg[2]     ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 3.759      ;
; 1.280 ; delayCNT_reg[1]     ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 3.761      ;
; 1.281 ; delayCNT_reg[0]     ; internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 3.756      ;
; 1.299 ; cntUPTO[8]          ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 4.000      ;
; 1.315 ; delayCNT_reg[2]     ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 3.722      ;
; 1.350 ; cntUPTO[3]          ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 3.949      ;
; 1.361 ; delayCNT_reg[1]     ; internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 3.680      ;
; 1.393 ; delayCNT_reg[1]     ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.007      ; 3.650      ;
; 1.395 ; delayCNT_reg[3]     ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.007      ; 3.648      ;
; 1.396 ; delayCNT_reg[2]     ; internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 3.641      ;
; 1.401 ; cntUPTO[11]         ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 3.898      ;
; 1.413 ; cntUPTO[2]          ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.890      ;
; 1.413 ; cntUPTO[2]          ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.890      ;
; 1.414 ; cntUPTO[2]          ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.889      ;
; 1.417 ; cntUPTO[2]          ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.886      ;
; 1.417 ; cntUPTO[2]          ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.886      ;
; 1.428 ; delayCNT_reg[2]     ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 3.611      ;
; 1.430 ; delayCNT_reg[3]     ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 3.611      ;
; 1.441 ; delayCNT_reg[1]     ; internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 3.600      ;
; 1.445 ; cntUPTO[8]          ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.858      ;
; 1.445 ; cntUPTO[8]          ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.858      ;
; 1.453 ; cntUPTO[9]          ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 3.846      ;
; 1.476 ; delayCNT_reg[2]     ; internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 3.561      ;
; 1.492 ; cntUPTO[3]          ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.811      ;
; 1.492 ; cntUPTO[3]          ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.811      ;
; 1.493 ; cntUPTO[3]          ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.810      ;
; 1.495 ; delayCNT_reg[1]     ; internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.007      ; 3.548      ;
; 1.496 ; cntUPTO[3]          ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.807      ;
; 1.496 ; cntUPTO[3]          ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.807      ;
; 1.510 ; cntUPTO[4]          ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 3.789      ;
; 1.511 ; delayCNT_reg[3]     ; internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 3.530      ;
; 1.512 ; delayCNT_reg[1]     ; internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 3.529      ;
; 1.530 ; delayCNT_reg[2]     ; internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 3.509      ;
; 1.543 ; delayCNT_reg[3]     ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.007      ; 3.500      ;
; 1.547 ; cntUPTO[11]         ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.756      ;
; 1.547 ; cntUPTO[11]         ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.756      ;
; 1.547 ; delayCNT_reg[2]     ; internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 3.490      ;
; 1.561 ; cntUPTO[10]         ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 3.738      ;
; 1.572 ; cntUPTO[6]          ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 3.727      ;
; 1.591 ; delayCNT_reg[3]     ; internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 3.450      ;
; 1.599 ; cntUPTO[9]          ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.704      ;
; 1.599 ; cntUPTO[9]          ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.704      ;
; 1.627 ; delayCNT_reg[0]     ; internalCNT_reg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 3.410      ;
; 1.635 ; cntUPTO[0]          ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 3.664      ;
; 1.635 ; cntUPTO[5]          ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 3.664      ;
; 1.645 ; delayCNT_reg[3]     ; internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.007      ; 3.398      ;
; 1.652 ; cntUPTO[4]          ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.651      ;
; 1.652 ; cntUPTO[4]          ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.651      ;
; 1.653 ; cntUPTO[4]          ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.650      ;
; 1.656 ; cntUPTO[4]          ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.647      ;
; 1.656 ; cntUPTO[4]          ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.647      ;
; 1.657 ; cntUPTO[7]          ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 3.642      ;
; 1.662 ; delayCNT_reg[3]     ; internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 3.379      ;
; 1.705 ; delayCNT_reg[0]     ; internalCNT_reg[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 3.332      ;
; 1.707 ; cntUPTO[10]         ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.596      ;
; 1.707 ; cntUPTO[10]         ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.596      ;
; 1.714 ; cntUPTO[6]          ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.589      ;
; 1.714 ; cntUPTO[6]          ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.589      ;
; 1.715 ; cntUPTO[6]          ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.588      ;
; 1.718 ; cntUPTO[6]          ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.585      ;
; 1.718 ; cntUPTO[6]          ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.585      ;
; 1.720 ; internalCNT_reg[6]  ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 3.311      ;
; 1.739 ; internalCNT_reg[9]  ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.007     ; 3.290      ;
; 1.775 ; internalCNT_reg[8]  ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 3.256      ;
; 1.777 ; cntUPTO[0]          ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.526      ;
; 1.777 ; cntUPTO[0]          ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.526      ;
; 1.777 ; cntUPTO[5]          ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.526      ;
; 1.777 ; cntUPTO[5]          ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.526      ;
; 1.778 ; cntUPTO[0]          ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.525      ;
; 1.778 ; cntUPTO[5]          ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.525      ;
; 1.781 ; cntUPTO[0]          ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.522      ;
; 1.781 ; cntUPTO[0]          ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.522      ;
; 1.781 ; cntUPTO[5]          ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.522      ;
; 1.781 ; cntUPTO[5]          ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.522      ;
; 1.789 ; cntUPTO[1]          ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 3.510      ;
; 1.793 ; cntUPTO[11]         ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.510      ;
; 1.793 ; cntUPTO[11]         ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.510      ;
; 1.794 ; cntUPTO[11]         ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.509      ;
; 1.797 ; internalCNT_reg[11] ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.007     ; 3.232      ;
; 1.799 ; cntUPTO[7]          ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 3.504      ;
+-------+---------------------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                               ;
+-------+----------------------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; internalCNT_reg[0]   ; internalCNT_reg[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; delayCNT_reg[0]      ; delayCNT_reg[0]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; delayCNT_reg[1]      ; delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; internalCNT_reg[9]   ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; internalCNT_reg[8]   ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; internalCNT_reg[11]  ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; internalCNT_reg[10]  ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; internalCNT_reg[6]   ; internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; internalCNT_reg[7]   ; internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; internalCNT_reg[3]   ; internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; internalCNT_reg[2]   ; internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; internalCNT_reg[1]   ; internalCNT_reg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; internalCNT_reg[5]   ; internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; internalCNT_reg[4]   ; internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state_reg.toggleWAIT ; state_reg.toggleWAIT ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; outputVEC_enable_reg ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.572 ; state_reg.toggle2    ; internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.838      ;
; 0.748 ; state_reg.toggle2    ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.016      ;
; 0.766 ; state_reg.toggleDONE ; state_reg.toggleWAIT ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.033      ;
; 0.784 ; delayCNT_reg[0]      ; delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.046      ;
; 0.785 ; state_reg.toggle1    ; internalCNT_reg[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.052      ;
; 0.785 ; state_reg.toggle1    ; internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.052      ;
; 0.786 ; state_reg.toggle1    ; internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.053      ;
; 0.789 ; state_reg.toggle1    ; internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.056      ;
; 0.827 ; state_reg.toggle1    ; delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.093      ;
; 0.827 ; state_reg.toggle1    ; delayCNT_reg[0]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.093      ;
; 0.846 ; state_reg.toggle2    ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; state_reg.toggle2    ; internalCNT_reg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.113      ;
; 0.850 ; state_reg.toggle2    ; internalCNT_reg[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.116      ;
; 0.994 ; state_reg.toggle2    ; state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.260      ;
; 1.014 ; state_reg.toggleDONE ; state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.281      ;
; 1.054 ; state_reg.toggle2    ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.322      ;
; 1.059 ; state_reg.toggle2    ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.327      ;
; 1.060 ; state_reg.toggle2    ; internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.328      ;
; 1.065 ; state_reg.toggle1    ; internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.332      ;
; 1.065 ; state_reg.toggle2    ; internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.331      ;
; 1.066 ; state_reg.toggle2    ; internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.332      ;
; 1.066 ; state_reg.toggle2    ; internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.332      ;
; 1.080 ; state_reg.toggle2    ; state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.345      ;
; 1.082 ; state_reg.toggle2    ; state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.347      ;
; 1.082 ; state_reg.toggle2    ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.347      ;
; 1.097 ; state_reg.toggle2    ; delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.358      ;
; 1.160 ; toggleDone_reg       ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.426      ;
; 1.178 ; state_reg.toggle1    ; internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.447      ;
; 1.223 ; state_reg.toggle1    ; state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.489      ;
; 1.234 ; state_reg.toggle2    ; internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.495      ;
; 1.238 ; state_reg.toggle2    ; delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.499      ;
; 1.266 ; state_reg.toggle1    ; delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.528      ;
; 1.267 ; state_reg.toggle1    ; delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.529      ;
; 1.271 ; state_reg.toggle1    ; internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.533      ;
; 1.274 ; state_reg.toggle1    ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.536      ;
; 1.324 ; state_reg.toggle1    ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.590      ;
; 1.343 ; delayCNT_reg[3]      ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.609      ;
; 1.359 ; delayCNT_reg[3]      ; delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.451 ; state_reg.toggle1    ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.720      ;
; 1.455 ; state_reg.toggle1    ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.724      ;
; 1.456 ; state_reg.toggle1    ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.725      ;
; 1.458 ; delayCNT_reg[2]      ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.720      ;
; 1.464 ; state_reg.toggle1    ; internalCNT_reg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.731      ;
; 1.464 ; delayCNT_reg[0]      ; delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.726      ;
; 1.465 ; state_reg.toggle1    ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.732      ;
; 1.473 ; state_reg.toggle1    ; state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.740      ;
; 1.493 ; state_reg.toggle2    ; delayCNT_reg[0]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.758      ;
; 1.493 ; state_reg.toggle2    ; delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.758      ;
; 1.493 ; delayCNT_reg[1]      ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.759      ;
; 1.513 ; delayCNT_reg[1]      ; delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.779      ;
; 1.530 ; state_reg.toggleWAIT ; state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.795      ;
; 1.587 ; internalCNT_reg[10]  ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.639 ; state_reg.toggle2    ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.900      ;
; 1.652 ; delayCNT_reg[3]      ; state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.922      ;
; 1.660 ; internalCNT_reg[9]   ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.926      ;
; 1.690 ; state_reg.toggleDONE ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.956      ;
; 1.706 ; delayCNT_reg[0]      ; delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.972      ;
; 1.723 ; state_reg.toggleDONE ; state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.989      ;
; 1.724 ; delayCNT_reg[0]      ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.986      ;
; 1.754 ; delayCNT_reg[1]      ; delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.024      ;
; 1.761 ; delayCNT_reg[0]      ; state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.027      ;
; 1.763 ; delayCNT_reg[1]      ; state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.033      ;
; 1.770 ; delayCNT_reg[2]      ; delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.032      ;
; 1.788 ; delayCNT_reg[3]      ; state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.058      ;
; 1.794 ; delayCNT_reg[3]      ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.064      ;
; 1.797 ; internalCNT_reg[8]   ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.065      ;
; 1.888 ; internalCNT_reg[9]   ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.154      ;
; 1.888 ; internalCNT_reg[5]   ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.154      ;
; 1.897 ; delayCNT_reg[0]      ; state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.163      ;
; 1.899 ; delayCNT_reg[1]      ; state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.169      ;
; 1.903 ; state_reg.toggleWAIT ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.168      ;
; 1.903 ; delayCNT_reg[0]      ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.169      ;
; 1.905 ; delayCNT_reg[1]      ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.175      ;
; 1.945 ; internalCNT_reg[8]   ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.213      ;
; 1.953 ; internalCNT_reg[0]   ; internalCNT_reg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.219      ;
; 1.959 ; internalCNT_reg[6]   ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.227      ;
; 2.001 ; internalCNT_reg[5]   ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.265      ;
; 2.013 ; delayCNT_reg[2]      ; delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.279      ;
; 2.026 ; delayCNT_reg[3]      ; state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.297      ;
; 2.030 ; internalCNT_reg[4]   ; internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.298      ;
; 2.036 ; internalCNT_reg[5]   ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.302      ;
; 2.049 ; internalCNT_reg[7]   ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.007      ; 2.322      ;
; 2.054 ; enable               ; state_reg.toggle2    ; clk                             ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.268      ; 2.588      ;
; 2.069 ; delayCNT_reg[2]      ; state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.335      ;
+-------+----------------------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                               ;
+-------+----------------------+--------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------+---------------------------------+-------------+--------------+------------+------------+
; 4.146 ; toggleDone_reg       ; done         ; pll|altpll_component|pll|clk[0] ; clk         ; 0.000        ; -0.267     ; 3.879      ;
; 4.380 ; outputVEC_enable_reg ; outputVEC[3] ; pll|altpll_component|pll|clk[0] ; clk         ; 0.000        ; -0.263     ; 4.117      ;
; 4.386 ; outputVEC_enable_reg ; outputVEC[0] ; pll|altpll_component|pll|clk[0] ; clk         ; 0.000        ; -0.263     ; 4.123      ;
; 4.389 ; outputVEC_enable_reg ; outputVEC[1] ; pll|altpll_component|pll|clk[0] ; clk         ; 0.000        ; -0.263     ; 4.126      ;
; 4.419 ; outputVEC_enable_reg ; outputVEC[4] ; pll|altpll_component|pll|clk[0] ; clk         ; 0.000        ; -0.263     ; 4.156      ;
; 4.434 ; outputVEC_enable_reg ; outputVEC[2] ; pll|altpll_component|pll|clk[0] ; clk         ; 0.000        ; -0.263     ; 4.171      ;
; 6.469 ; outputVEC1[0]        ; outputVEC[0] ; clk                             ; clk         ; 0.000        ; 0.000      ; 6.469      ;
; 6.657 ; outputVEC2[0]        ; outputVEC[0] ; clk                             ; clk         ; 0.000        ; 0.000      ; 6.657      ;
; 9.289 ; outputVEC1[1]        ; outputVEC[1] ; clk                             ; clk         ; 0.000        ; 0.000      ; 9.289      ;
; 9.311 ; outputVEC2[3]        ; outputVEC[3] ; clk                             ; clk         ; 0.000        ; 0.000      ; 9.311      ;
; 9.454 ; outputVEC2[1]        ; outputVEC[1] ; clk                             ; clk         ; 0.000        ; 0.000      ; 9.454      ;
; 9.495 ; outputVEC1[3]        ; outputVEC[3] ; clk                             ; clk         ; 0.000        ; 0.000      ; 9.495      ;
; 9.497 ; outputVEC1[2]        ; outputVEC[2] ; clk                             ; clk         ; 0.000        ; 0.000      ; 9.497      ;
; 9.506 ; outputVEC1[4]        ; outputVEC[4] ; clk                             ; clk         ; 0.000        ; 0.000      ; 9.506      ;
; 9.548 ; outputVEC2[4]        ; outputVEC[4] ; clk                             ; clk         ; 0.000        ; 0.000      ; 9.548      ;
; 9.718 ; outputVEC2[2]        ; outputVEC[2] ; clk                             ; clk         ; 0.000        ; 0.000      ; 9.718      ;
+-------+----------------------+--------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'pll|altpll_component|pll|clk[0]'                                                                             ;
+-------+-----------+----------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+---------------------------------+--------------+------------+------------+
; 2.481 ; reset     ; internalCNT_reg[9]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.270      ; 2.825      ;
; 2.481 ; reset     ; internalCNT_reg[11]  ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.270      ; 2.825      ;
; 2.481 ; reset     ; internalCNT_reg[10]  ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.270      ; 2.825      ;
; 2.481 ; reset     ; internalCNT_reg[5]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.270      ; 2.825      ;
; 2.502 ; reset     ; internalCNT_reg[0]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.268      ; 2.802      ;
; 2.502 ; reset     ; state_reg.toggle2    ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.268      ; 2.802      ;
; 2.502 ; reset     ; internalCNT_reg[8]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.268      ; 2.802      ;
; 2.502 ; reset     ; internalCNT_reg[6]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.268      ; 2.802      ;
; 2.502 ; reset     ; internalCNT_reg[3]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.268      ; 2.802      ;
; 2.502 ; reset     ; internalCNT_reg[2]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.268      ; 2.802      ;
; 2.502 ; reset     ; internalCNT_reg[1]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.268      ; 2.802      ;
; 2.502 ; reset     ; internalCNT_reg[4]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.268      ; 2.802      ;
; 2.502 ; reset     ; state_reg.toggleWAIT ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.268      ; 2.802      ;
; 2.525 ; reset     ; delayCNT_reg[0]      ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 2.778      ;
; 2.525 ; reset     ; delayCNT_reg[2]      ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 2.778      ;
; 2.525 ; reset     ; state_reg.toggle1    ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 2.778      ;
; 2.525 ; reset     ; state_reg.toggleDONE ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 2.778      ;
; 2.525 ; reset     ; toggleDone_reg       ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.267      ; 2.778      ;
; 2.715 ; reset     ; delayCNT_reg[1]      ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 2.584      ;
; 2.715 ; reset     ; delayCNT_reg[3]      ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 2.584      ;
; 2.715 ; reset     ; internalCNT_reg[7]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 2.584      ;
; 2.715 ; reset     ; outputVEC_enable_reg ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.263      ; 2.584      ;
+-------+-----------+----------------------+--------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'pll|altpll_component|pll|clk[0]'                                                                              ;
+-------+-----------+----------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+---------------------------------+--------------+------------+------------+
; 2.055 ; reset     ; delayCNT_reg[1]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.263      ; 2.584      ;
; 2.055 ; reset     ; delayCNT_reg[3]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.263      ; 2.584      ;
; 2.055 ; reset     ; internalCNT_reg[7]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.263      ; 2.584      ;
; 2.055 ; reset     ; outputVEC_enable_reg ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.263      ; 2.584      ;
; 2.245 ; reset     ; delayCNT_reg[0]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.267      ; 2.778      ;
; 2.245 ; reset     ; delayCNT_reg[2]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.267      ; 2.778      ;
; 2.245 ; reset     ; state_reg.toggle1    ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.267      ; 2.778      ;
; 2.245 ; reset     ; state_reg.toggleDONE ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.267      ; 2.778      ;
; 2.245 ; reset     ; toggleDone_reg       ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.267      ; 2.778      ;
; 2.268 ; reset     ; internalCNT_reg[0]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.268      ; 2.802      ;
; 2.268 ; reset     ; state_reg.toggle2    ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.268      ; 2.802      ;
; 2.268 ; reset     ; internalCNT_reg[8]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.268      ; 2.802      ;
; 2.268 ; reset     ; internalCNT_reg[6]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.268      ; 2.802      ;
; 2.268 ; reset     ; internalCNT_reg[3]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.268      ; 2.802      ;
; 2.268 ; reset     ; internalCNT_reg[2]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.268      ; 2.802      ;
; 2.268 ; reset     ; internalCNT_reg[1]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.268      ; 2.802      ;
; 2.268 ; reset     ; internalCNT_reg[4]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.268      ; 2.802      ;
; 2.268 ; reset     ; state_reg.toggleWAIT ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.268      ; 2.802      ;
; 2.289 ; reset     ; internalCNT_reg[9]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.270      ; 2.825      ;
; 2.289 ; reset     ; internalCNT_reg[11]  ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.270      ; 2.825      ;
; 2.289 ; reset     ; internalCNT_reg[10]  ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.270      ; 2.825      ;
; 2.289 ; reset     ; internalCNT_reg[5]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.270      ; 2.825      ;
+-------+-----------+----------------------+--------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[0]                             ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[0]                             ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[1]                             ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[1]                             ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[2]                             ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[2]                             ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[3]                             ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[3]                             ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[0]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[0]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[10]                         ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[10]                         ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[11]                         ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[11]                         ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[1]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[1]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[2]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[2]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[3]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[3]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[4]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[4]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[5]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[5]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[6]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[6]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[7]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[7]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[8]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[8]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[9]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[9]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; outputVEC_enable_reg                        ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; outputVEC_enable_reg                        ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle1                           ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle1                           ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle2                           ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle2                           ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleDONE                        ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleDONE                        ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleWAIT                        ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleWAIT                        ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggleDone_reg                              ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggleDone_reg                              ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[0]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[0]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[1]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[1]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[2]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[2]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[3]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[3]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[0]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[0]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[10]|clk                     ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[10]|clk                     ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[11]|clk                     ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[11]|clk                     ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[1]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[1]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[2]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[2]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[3]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[3]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[4]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[4]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[5]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[5]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[6]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[6]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[7]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[7]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[8]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[8]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[9]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[9]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; outputVEC_enable_reg|clk                    ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; outputVEC_enable_reg|clk                    ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|inclk[0] ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|inclk[0] ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|outclk   ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|outclk   ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle1|clk                       ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle1|clk                       ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle2|clk                       ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle2|clk                       ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleDONE|clk                    ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleDONE|clk                    ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleWAIT|clk                    ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleWAIT|clk                    ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggleDone_reg|clk                          ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggleDone_reg|clk                          ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+--------------+------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+-------+------------+---------------------------------+
; cntUPTO[*]   ; clk        ; 3.729 ; 3.729 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[0]  ; clk        ; 3.365 ; 3.365 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[1]  ; clk        ; 3.211 ; 3.211 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[2]  ; clk        ; 3.729 ; 3.729 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[3]  ; clk        ; 3.650 ; 3.650 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[4]  ; clk        ; 3.490 ; 3.490 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[5]  ; clk        ; 3.365 ; 3.365 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[6]  ; clk        ; 3.428 ; 3.428 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[7]  ; clk        ; 3.343 ; 3.343 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[8]  ; clk        ; 3.701 ; 3.701 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[9]  ; clk        ; 3.547 ; 3.547 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[10] ; clk        ; 3.439 ; 3.439 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[11] ; clk        ; 3.599 ; 3.599 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; enable       ; clk        ; 3.182 ; 3.182 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; cntUPTO[*]   ; clk        ; -2.647 ; -2.647 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[0]  ; clk        ; -2.989 ; -2.989 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[1]  ; clk        ; -2.835 ; -2.835 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[2]  ; clk        ; -3.353 ; -3.353 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[3]  ; clk        ; -3.274 ; -3.274 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[4]  ; clk        ; -3.114 ; -3.114 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[5]  ; clk        ; -2.989 ; -2.989 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[6]  ; clk        ; -3.052 ; -3.052 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[7]  ; clk        ; -2.967 ; -2.967 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[8]  ; clk        ; -2.801 ; -2.801 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[9]  ; clk        ; -2.647 ; -2.647 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[10] ; clk        ; -2.816 ; -2.816 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[11] ; clk        ; -2.976 ; -2.976 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; enable       ; clk        ; -2.054 ; -2.054 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; clk200_tb            ; clk        ; 0.868 ;       ; Rise       ; pll|altpll_component|pll|clk[0] ;
; delayCNT_tb[*]       ; clk        ; 4.450 ; 4.450 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[0]      ; clk        ; 4.450 ; 4.450 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[1]      ; clk        ; 4.182 ; 4.182 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[2]      ; clk        ; 4.166 ; 4.166 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[3]      ; clk        ; 4.340 ; 4.340 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; done                 ; clk        ; 4.146 ; 4.146 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; internalCNT_out[*]   ; clk        ; 6.649 ; 6.649 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[0]  ; clk        ; 4.379 ; 4.379 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[1]  ; clk        ; 4.205 ; 4.205 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[2]  ; clk        ; 4.622 ; 4.622 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[3]  ; clk        ; 4.454 ; 4.454 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[4]  ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[5]  ; clk        ; 4.207 ; 4.207 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[6]  ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[7]  ; clk        ; 6.649 ; 6.649 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[8]  ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[9]  ; clk        ; 4.763 ; 4.763 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[10] ; clk        ; 4.242 ; 4.242 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[11] ; clk        ; 4.225 ; 4.225 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; internalCNT_tb[*]    ; clk        ; 6.649 ; 6.649 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[0]   ; clk        ; 4.379 ; 4.379 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[1]   ; clk        ; 4.205 ; 4.205 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[2]   ; clk        ; 4.495 ; 4.495 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[3]   ; clk        ; 4.434 ; 4.434 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[4]   ; clk        ; 4.232 ; 4.232 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[5]   ; clk        ; 4.217 ; 4.217 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[6]   ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[7]   ; clk        ; 6.649 ; 6.649 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[8]   ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[9]   ; clk        ; 4.636 ; 4.636 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[10]  ; clk        ; 4.212 ; 4.212 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[11]  ; clk        ; 4.195 ; 4.195 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; outputVEC[*]         ; clk        ; 4.434 ; 4.434 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[0]        ; clk        ; 4.386 ; 4.386 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[1]        ; clk        ; 4.389 ; 4.389 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[2]        ; clk        ; 4.434 ; 4.434 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[3]        ; clk        ; 4.380 ; 4.380 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[4]        ; clk        ; 4.419 ; 4.419 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; state_tb[*]          ; clk        ; 5.292 ; 5.292 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_tb[0]         ; clk        ; 4.926 ; 4.926 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_tb[1]         ; clk        ; 5.292 ; 5.292 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk200_tb            ; clk        ;       ; 0.868 ; Fall       ; pll|altpll_component|pll|clk[0] ;
+----------------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; clk200_tb            ; clk        ; 0.868 ;       ; Rise       ; pll|altpll_component|pll|clk[0] ;
; delayCNT_tb[*]       ; clk        ; 4.166 ; 4.166 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[0]      ; clk        ; 4.450 ; 4.450 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[1]      ; clk        ; 4.182 ; 4.182 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[2]      ; clk        ; 4.166 ; 4.166 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[3]      ; clk        ; 4.340 ; 4.340 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; done                 ; clk        ; 4.146 ; 4.146 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; internalCNT_out[*]   ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[0]  ; clk        ; 4.379 ; 4.379 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[1]  ; clk        ; 4.205 ; 4.205 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[2]  ; clk        ; 4.622 ; 4.622 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[3]  ; clk        ; 4.454 ; 4.454 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[4]  ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[5]  ; clk        ; 4.207 ; 4.207 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[6]  ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[7]  ; clk        ; 6.649 ; 6.649 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[8]  ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[9]  ; clk        ; 4.763 ; 4.763 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[10] ; clk        ; 4.242 ; 4.242 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[11] ; clk        ; 4.225 ; 4.225 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; internalCNT_tb[*]    ; clk        ; 4.195 ; 4.195 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[0]   ; clk        ; 4.379 ; 4.379 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[1]   ; clk        ; 4.205 ; 4.205 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[2]   ; clk        ; 4.495 ; 4.495 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[3]   ; clk        ; 4.434 ; 4.434 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[4]   ; clk        ; 4.232 ; 4.232 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[5]   ; clk        ; 4.217 ; 4.217 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[6]   ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[7]   ; clk        ; 6.649 ; 6.649 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[8]   ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[9]   ; clk        ; 4.636 ; 4.636 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[10]  ; clk        ; 4.212 ; 4.212 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[11]  ; clk        ; 4.195 ; 4.195 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; outputVEC[*]         ; clk        ; 4.380 ; 4.380 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[0]        ; clk        ; 4.386 ; 4.386 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[1]        ; clk        ; 4.389 ; 4.389 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[2]        ; clk        ; 4.434 ; 4.434 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[3]        ; clk        ; 4.380 ; 4.380 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[4]        ; clk        ; 4.419 ; 4.419 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; state_tb[*]          ; clk        ; 4.758 ; 4.758 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_tb[0]         ; clk        ; 4.758 ; 4.758 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_tb[1]         ; clk        ; 4.898 ; 4.898 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk200_tb            ; clk        ;       ; 0.868 ; Fall       ; pll|altpll_component|pll|clk[0] ;
+----------------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+---------------+--------------+-------+----+----+-------+
; Input Port    ; Output Port  ; RR    ; RF ; FR ; FF    ;
+---------------+--------------+-------+----+----+-------+
; outputVEC1[0] ; outputVEC[0] ; 6.469 ;    ;    ; 6.469 ;
; outputVEC1[1] ; outputVEC[1] ; 9.289 ;    ;    ; 9.289 ;
; outputVEC1[2] ; outputVEC[2] ; 9.497 ;    ;    ; 9.497 ;
; outputVEC1[3] ; outputVEC[3] ; 9.495 ;    ;    ; 9.495 ;
; outputVEC1[4] ; outputVEC[4] ; 9.506 ;    ;    ; 9.506 ;
; outputVEC2[0] ; outputVEC[0] ; 6.657 ;    ;    ; 6.657 ;
; outputVEC2[1] ; outputVEC[1] ; 9.454 ;    ;    ; 9.454 ;
; outputVEC2[2] ; outputVEC[2] ; 9.718 ;    ;    ; 9.718 ;
; outputVEC2[3] ; outputVEC[3] ; 9.311 ;    ;    ; 9.311 ;
; outputVEC2[4] ; outputVEC[4] ; 9.548 ;    ;    ; 9.548 ;
+---------------+--------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+---------------+--------------+-------+----+----+-------+
; Input Port    ; Output Port  ; RR    ; RF ; FR ; FF    ;
+---------------+--------------+-------+----+----+-------+
; outputVEC1[0] ; outputVEC[0] ; 6.469 ;    ;    ; 6.469 ;
; outputVEC1[1] ; outputVEC[1] ; 9.289 ;    ;    ; 9.289 ;
; outputVEC1[2] ; outputVEC[2] ; 9.497 ;    ;    ; 9.497 ;
; outputVEC1[3] ; outputVEC[3] ; 9.495 ;    ;    ; 9.495 ;
; outputVEC1[4] ; outputVEC[4] ; 9.506 ;    ;    ; 9.506 ;
; outputVEC2[0] ; outputVEC[0] ; 6.657 ;    ;    ; 6.657 ;
; outputVEC2[1] ; outputVEC[1] ; 9.454 ;    ;    ; 9.454 ;
; outputVEC2[2] ; outputVEC[2] ; 9.718 ;    ;    ; 9.718 ;
; outputVEC2[3] ; outputVEC[3] ; 9.311 ;    ;    ; 9.311 ;
; outputVEC2[4] ; outputVEC[4] ; 9.548 ;    ;    ; 9.548 ;
+---------------+--------------+-------+----+----+-------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 2.806 ; 0.000         ;
; pll|altpll_component|pll|clk[0] ; 3.093 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; clk                             ; 2.051 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 3.543 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Removal Summary                              ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 1.235 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; 1.500  ; 0.000         ;
; clk                             ; 10.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                               ;
+--------+----------------------+--------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------+---------------------------------+-------------+--------------+------------+------------+
; 2.806  ; outputVEC_enable_reg ; outputVEC[2] ; pll|altpll_component|pll|clk[0] ; clk         ; 5.000        ; -0.021     ; 2.173      ;
; 2.815  ; outputVEC_enable_reg ; outputVEC[4] ; pll|altpll_component|pll|clk[0] ; clk         ; 5.000        ; -0.021     ; 2.164      ;
; 2.847  ; outputVEC_enable_reg ; outputVEC[0] ; pll|altpll_component|pll|clk[0] ; clk         ; 5.000        ; -0.021     ; 2.132      ;
; 2.847  ; outputVEC_enable_reg ; outputVEC[1] ; pll|altpll_component|pll|clk[0] ; clk         ; 5.000        ; -0.021     ; 2.132      ;
; 2.853  ; outputVEC_enable_reg ; outputVEC[3] ; pll|altpll_component|pll|clk[0] ; clk         ; 5.000        ; -0.021     ; 2.126      ;
; 2.949  ; toggleDone_reg       ; done         ; pll|altpll_component|pll|clk[0] ; clk         ; 5.000        ; -0.022     ; 2.029      ;
; 14.594 ; outputVEC2[2]        ; outputVEC[2] ; clk                             ; clk         ; 20.000       ; 0.000      ; 5.406      ;
; 14.673 ; outputVEC1[4]        ; outputVEC[4] ; clk                             ; clk         ; 20.000       ; 0.000      ; 5.327      ;
; 14.678 ; outputVEC2[4]        ; outputVEC[4] ; clk                             ; clk         ; 20.000       ; 0.000      ; 5.322      ;
; 14.691 ; outputVEC1[2]        ; outputVEC[2] ; clk                             ; clk         ; 20.000       ; 0.000      ; 5.309      ;
; 14.714 ; outputVEC1[3]        ; outputVEC[3] ; clk                             ; clk         ; 20.000       ; 0.000      ; 5.286      ;
; 14.744 ; outputVEC2[1]        ; outputVEC[1] ; clk                             ; clk         ; 20.000       ; 0.000      ; 5.256      ;
; 14.788 ; outputVEC2[3]        ; outputVEC[3] ; clk                             ; clk         ; 20.000       ; 0.000      ; 5.212      ;
; 14.821 ; outputVEC1[1]        ; outputVEC[1] ; clk                             ; clk         ; 20.000       ; 0.000      ; 5.179      ;
; 16.591 ; outputVEC2[0]        ; outputVEC[0] ; clk                             ; clk         ; 20.000       ; 0.000      ; 3.409      ;
; 16.681 ; outputVEC1[0]        ; outputVEC[0] ; clk                             ; clk         ; 20.000       ; 0.000      ; 3.319      ;
+--------+----------------------+--------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                         ;
+-------+-----------------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 3.093 ; delayCNT_reg[0] ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.942      ;
; 3.140 ; cntUPTO[8]      ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.913      ;
; 3.140 ; delayCNT_reg[0] ; internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.002      ; 1.894      ;
; 3.141 ; delayCNT_reg[0] ; internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 1.890      ;
; 3.148 ; cntUPTO[2]      ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.905      ;
; 3.170 ; cntUPTO[3]      ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.883      ;
; 3.182 ; delayCNT_reg[0] ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.853      ;
; 3.206 ; cntUPTO[9]      ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.847      ;
; 3.208 ; cntUPTO[8]      ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.846      ;
; 3.209 ; cntUPTO[8]      ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.845      ;
; 3.210 ; delayCNT_reg[0] ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.002      ; 1.824      ;
; 3.211 ; cntUPTO[2]      ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.843      ;
; 3.212 ; cntUPTO[2]      ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.842      ;
; 3.213 ; cntUPTO[2]      ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.841      ;
; 3.216 ; cntUPTO[2]      ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.838      ;
; 3.217 ; cntUPTO[2]      ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.837      ;
; 3.219 ; cntUPTO[11]     ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.834      ;
; 3.220 ; delayCNT_reg[1] ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.816      ;
; 3.229 ; delayCNT_reg[2] ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.806      ;
; 3.233 ; cntUPTO[3]      ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.821      ;
; 3.234 ; cntUPTO[3]      ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.820      ;
; 3.235 ; cntUPTO[3]      ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.819      ;
; 3.238 ; cntUPTO[3]      ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.816      ;
; 3.239 ; cntUPTO[3]      ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.815      ;
; 3.255 ; delayCNT_reg[0] ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.780      ;
; 3.263 ; cntUPTO[6]      ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.790      ;
; 3.267 ; delayCNT_reg[1] ; internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.768      ;
; 3.268 ; delayCNT_reg[1] ; internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.764      ;
; 3.274 ; cntUPTO[4]      ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.779      ;
; 3.274 ; cntUPTO[9]      ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.780      ;
; 3.275 ; cntUPTO[9]      ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.779      ;
; 3.276 ; delayCNT_reg[2] ; internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.002      ; 1.758      ;
; 3.277 ; delayCNT_reg[0] ; internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.002      ; 1.757      ;
; 3.277 ; delayCNT_reg[2] ; internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 1.754      ;
; 3.287 ; cntUPTO[11]     ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.767      ;
; 3.288 ; cntUPTO[11]     ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.766      ;
; 3.295 ; delayCNT_reg[3] ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.741      ;
; 3.297 ; cntUPTO[0]      ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.756      ;
; 3.298 ; cntUPTO[7]      ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.755      ;
; 3.301 ; cntUPTO[10]     ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.752      ;
; 3.309 ; cntUPTO[5]      ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.744      ;
; 3.309 ; delayCNT_reg[1] ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.727      ;
; 3.318 ; delayCNT_reg[2] ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.717      ;
; 3.319 ; delayCNT_reg[0] ; internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.002      ; 1.715      ;
; 3.326 ; cntUPTO[6]      ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.728      ;
; 3.327 ; cntUPTO[6]      ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.727      ;
; 3.328 ; cntUPTO[6]      ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.726      ;
; 3.331 ; cntUPTO[6]      ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.723      ;
; 3.332 ; cntUPTO[6]      ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.722      ;
; 3.336 ; delayCNT_reg[0] ; internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.699      ;
; 3.337 ; cntUPTO[4]      ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.717      ;
; 3.337 ; delayCNT_reg[1] ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.698      ;
; 3.338 ; cntUPTO[4]      ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.716      ;
; 3.339 ; cntUPTO[4]      ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.715      ;
; 3.342 ; cntUPTO[4]      ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.712      ;
; 3.342 ; delayCNT_reg[3] ; internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.693      ;
; 3.343 ; cntUPTO[4]      ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.711      ;
; 3.343 ; delayCNT_reg[3] ; internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.689      ;
; 3.346 ; delayCNT_reg[2] ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.002      ; 1.688      ;
; 3.353 ; delayCNT_reg[0] ; internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.002      ; 1.681      ;
; 3.358 ; cntUPTO[1]      ; outputVEC_enable_reg ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.695      ;
; 3.360 ; cntUPTO[0]      ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.694      ;
; 3.361 ; cntUPTO[0]      ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.693      ;
; 3.361 ; cntUPTO[7]      ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.693      ;
; 3.362 ; cntUPTO[11]     ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.692      ;
; 3.362 ; cntUPTO[0]      ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.692      ;
; 3.362 ; cntUPTO[7]      ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.692      ;
; 3.363 ; cntUPTO[11]     ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.691      ;
; 3.363 ; cntUPTO[7]      ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.691      ;
; 3.364 ; cntUPTO[11]     ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.690      ;
; 3.365 ; cntUPTO[0]      ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.689      ;
; 3.366 ; cntUPTO[0]      ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.688      ;
; 3.366 ; cntUPTO[7]      ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.688      ;
; 3.367 ; cntUPTO[7]      ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.687      ;
; 3.369 ; cntUPTO[10]     ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.685      ;
; 3.370 ; cntUPTO[10]     ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.684      ;
; 3.372 ; cntUPTO[5]      ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.682      ;
; 3.373 ; cntUPTO[5]      ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.681      ;
; 3.374 ; cntUPTO[5]      ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.680      ;
; 3.377 ; cntUPTO[5]      ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.677      ;
; 3.378 ; cntUPTO[5]      ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.676      ;
; 3.382 ; delayCNT_reg[1] ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.654      ;
; 3.384 ; delayCNT_reg[3] ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.652      ;
; 3.386 ; enable          ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.668      ;
; 3.391 ; delayCNT_reg[2] ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.644      ;
; 3.404 ; delayCNT_reg[1] ; internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.631      ;
; 3.412 ; delayCNT_reg[3] ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.623      ;
; 3.413 ; delayCNT_reg[2] ; internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.002      ; 1.621      ;
; 3.418 ; cntUPTO[8]      ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.636      ;
; 3.419 ; cntUPTO[8]      ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.635      ;
; 3.420 ; cntUPTO[8]      ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.634      ;
; 3.421 ; cntUPTO[1]      ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.633      ;
; 3.422 ; cntUPTO[1]      ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.632      ;
; 3.423 ; cntUPTO[1]      ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.631      ;
; 3.426 ; cntUPTO[1]      ; delayCNT_reg[2]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.628      ;
; 3.427 ; cntUPTO[1]      ; delayCNT_reg[0]      ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.627      ;
; 3.444 ; cntUPTO[10]     ; toggleDone_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.610      ;
; 3.445 ; cntUPTO[10]     ; state_reg.toggle1    ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.609      ;
; 3.446 ; cntUPTO[10]     ; state_reg.toggleDONE ; clk                             ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.608      ;
; 3.446 ; delayCNT_reg[1] ; internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.589      ;
+-------+-----------------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                               ;
+-------+----------------------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; internalCNT_reg[0]   ; internalCNT_reg[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; delayCNT_reg[0]      ; delayCNT_reg[0]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; delayCNT_reg[1]      ; delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; internalCNT_reg[9]   ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; internalCNT_reg[8]   ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; internalCNT_reg[11]  ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; internalCNT_reg[10]  ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; internalCNT_reg[6]   ; internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; internalCNT_reg[7]   ; internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; internalCNT_reg[3]   ; internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; internalCNT_reg[2]   ; internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; internalCNT_reg[1]   ; internalCNT_reg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; internalCNT_reg[5]   ; internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; internalCNT_reg[4]   ; internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_reg.toggleWAIT ; state_reg.toggleWAIT ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; outputVEC_enable_reg ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.265 ; state_reg.toggle2    ; internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.417      ;
; 0.341 ; state_reg.toggle2    ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.494      ;
; 0.354 ; state_reg.toggleDONE ; state_reg.toggleWAIT ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.508      ;
; 0.366 ; state_reg.toggle1    ; internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.520      ;
; 0.366 ; state_reg.toggle1    ; internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.520      ;
; 0.369 ; state_reg.toggle1    ; internalCNT_reg[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.523      ;
; 0.369 ; delayCNT_reg[0]      ; delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.520      ;
; 0.370 ; state_reg.toggle1    ; internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.524      ;
; 0.375 ; state_reg.toggle1    ; delayCNT_reg[0]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; state_reg.toggle1    ; delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.388 ; state_reg.toggle2    ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; state_reg.toggle2    ; internalCNT_reg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.391 ; state_reg.toggle2    ; internalCNT_reg[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.543      ;
; 0.449 ; state_reg.toggle2    ; state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.601      ;
; 0.470 ; state_reg.toggle2    ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.623      ;
; 0.473 ; state_reg.toggleDONE ; state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.627      ;
; 0.474 ; state_reg.toggle2    ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.627      ;
; 0.474 ; state_reg.toggle2    ; internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.627      ;
; 0.477 ; state_reg.toggle2    ; internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.629      ;
; 0.478 ; state_reg.toggle2    ; internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.630      ;
; 0.478 ; state_reg.toggle2    ; internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.630      ;
; 0.488 ; state_reg.toggle2    ; state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.638      ;
; 0.489 ; state_reg.toggle2    ; delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.638      ;
; 0.489 ; state_reg.toggle2    ; state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.639      ;
; 0.489 ; state_reg.toggle2    ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.639      ;
; 0.490 ; state_reg.toggle1    ; internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.644      ;
; 0.529 ; state_reg.toggle1    ; internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.684      ;
; 0.537 ; toggleDone_reg       ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.543 ; state_reg.toggle1    ; state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.555 ; state_reg.toggle2    ; internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.704      ;
; 0.560 ; state_reg.toggle2    ; delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.709      ;
; 0.563 ; state_reg.toggle1    ; delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.714      ;
; 0.564 ; state_reg.toggle1    ; delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.715      ;
; 0.568 ; state_reg.toggle1    ; internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.719      ;
; 0.569 ; state_reg.toggle1    ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.720      ;
; 0.583 ; delayCNT_reg[3]      ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.735      ;
; 0.590 ; state_reg.toggle1    ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.742      ;
; 0.600 ; delayCNT_reg[3]      ; delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.644 ; state_reg.toggle1    ; internalCNT_reg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.798      ;
; 0.645 ; state_reg.toggle1    ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.799      ;
; 0.649 ; state_reg.toggle1    ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.804      ;
; 0.649 ; delayCNT_reg[2]      ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.800      ;
; 0.650 ; state_reg.toggle1    ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.805      ;
; 0.653 ; state_reg.toggle1    ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.808      ;
; 0.658 ; delayCNT_reg[1]      ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.659 ; delayCNT_reg[0]      ; delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.810      ;
; 0.664 ; state_reg.toggle1    ; state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.818      ;
; 0.666 ; internalCNT_reg[10]  ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.818      ;
; 0.668 ; state_reg.toggle2    ; delayCNT_reg[0]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.818      ;
; 0.669 ; state_reg.toggle2    ; delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.819      ;
; 0.673 ; delayCNT_reg[1]      ; delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.679 ; state_reg.toggleWAIT ; state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.829      ;
; 0.701 ; internalCNT_reg[9]   ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.853      ;
; 0.725 ; delayCNT_reg[3]      ; state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.878      ;
; 0.737 ; state_reg.toggle2    ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.886      ;
; 0.753 ; state_reg.toggleDONE ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.758 ; internalCNT_reg[8]   ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.911      ;
; 0.776 ; state_reg.toggleDONE ; state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.928      ;
; 0.780 ; delayCNT_reg[0]      ; delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.932      ;
; 0.785 ; delayCNT_reg[0]      ; outputVEC_enable_reg ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.936      ;
; 0.786 ; delayCNT_reg[2]      ; delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.937      ;
; 0.788 ; delayCNT_reg[0]      ; state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.940      ;
; 0.790 ; internalCNT_reg[9]   ; internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.942      ;
; 0.793 ; delayCNT_reg[3]      ; state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.946      ;
; 0.794 ; delayCNT_reg[3]      ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.947      ;
; 0.794 ; delayCNT_reg[1]      ; delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.947      ;
; 0.801 ; delayCNT_reg[1]      ; state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.954      ;
; 0.824 ; internalCNT_reg[5]   ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.976      ;
; 0.829 ; internalCNT_reg[0]   ; internalCNT_reg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.981      ;
; 0.831 ; internalCNT_reg[8]   ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.984      ;
; 0.837 ; internalCNT_reg[6]   ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.990      ;
; 0.845 ; state_reg.toggleWAIT ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.995      ;
; 0.856 ; delayCNT_reg[0]      ; state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.008      ;
; 0.857 ; delayCNT_reg[0]      ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.009      ;
; 0.861 ; internalCNT_reg[4]   ; internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.014      ;
; 0.869 ; internalCNT_reg[5]   ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.020      ;
; 0.869 ; delayCNT_reg[1]      ; state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.022      ;
; 0.870 ; delayCNT_reg[1]      ; toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.023      ;
; 0.874 ; delayCNT_reg[3]      ; state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.029      ;
; 0.875 ; internalCNT_reg[7]   ; internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.031      ;
; 0.882 ; internalCNT_reg[6]   ; internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.034      ;
; 0.897 ; internalCNT_reg[5]   ; internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.897 ; internalCNT_reg[3]   ; internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.050      ;
; 0.908 ; delayCNT_reg[2]      ; delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.060      ;
+-------+----------------------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                               ;
+-------+----------------------+--------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------+---------------------------------+-------------+--------------+------------+------------+
; 2.051 ; toggleDone_reg       ; done         ; pll|altpll_component|pll|clk[0] ; clk         ; 0.000        ; -0.022     ; 2.029      ;
; 2.147 ; outputVEC_enable_reg ; outputVEC[3] ; pll|altpll_component|pll|clk[0] ; clk         ; 0.000        ; -0.021     ; 2.126      ;
; 2.153 ; outputVEC_enable_reg ; outputVEC[0] ; pll|altpll_component|pll|clk[0] ; clk         ; 0.000        ; -0.021     ; 2.132      ;
; 2.153 ; outputVEC_enable_reg ; outputVEC[1] ; pll|altpll_component|pll|clk[0] ; clk         ; 0.000        ; -0.021     ; 2.132      ;
; 2.185 ; outputVEC_enable_reg ; outputVEC[4] ; pll|altpll_component|pll|clk[0] ; clk         ; 0.000        ; -0.021     ; 2.164      ;
; 2.194 ; outputVEC_enable_reg ; outputVEC[2] ; pll|altpll_component|pll|clk[0] ; clk         ; 0.000        ; -0.021     ; 2.173      ;
; 3.319 ; outputVEC1[0]        ; outputVEC[0] ; clk                             ; clk         ; 0.000        ; 0.000      ; 3.319      ;
; 3.409 ; outputVEC2[0]        ; outputVEC[0] ; clk                             ; clk         ; 0.000        ; 0.000      ; 3.409      ;
; 5.179 ; outputVEC1[1]        ; outputVEC[1] ; clk                             ; clk         ; 0.000        ; 0.000      ; 5.179      ;
; 5.212 ; outputVEC2[3]        ; outputVEC[3] ; clk                             ; clk         ; 0.000        ; 0.000      ; 5.212      ;
; 5.256 ; outputVEC2[1]        ; outputVEC[1] ; clk                             ; clk         ; 0.000        ; 0.000      ; 5.256      ;
; 5.286 ; outputVEC1[3]        ; outputVEC[3] ; clk                             ; clk         ; 0.000        ; 0.000      ; 5.286      ;
; 5.309 ; outputVEC1[2]        ; outputVEC[2] ; clk                             ; clk         ; 0.000        ; 0.000      ; 5.309      ;
; 5.322 ; outputVEC2[4]        ; outputVEC[4] ; clk                             ; clk         ; 0.000        ; 0.000      ; 5.322      ;
; 5.327 ; outputVEC1[4]        ; outputVEC[4] ; clk                             ; clk         ; 0.000        ; 0.000      ; 5.327      ;
; 5.406 ; outputVEC2[2]        ; outputVEC[2] ; clk                             ; clk         ; 0.000        ; 0.000      ; 5.406      ;
+-------+----------------------+--------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'pll|altpll_component|pll|clk[0]'                                                                             ;
+-------+-----------+----------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+---------------------------------+--------------+------------+------------+
; 3.543 ; reset     ; internalCNT_reg[9]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.025      ; 1.514      ;
; 3.543 ; reset     ; internalCNT_reg[11]  ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.025      ; 1.514      ;
; 3.543 ; reset     ; internalCNT_reg[10]  ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.025      ; 1.514      ;
; 3.543 ; reset     ; internalCNT_reg[5]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.025      ; 1.514      ;
; 3.545 ; reset     ; internalCNT_reg[0]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.024      ; 1.511      ;
; 3.545 ; reset     ; state_reg.toggle2    ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.024      ; 1.511      ;
; 3.545 ; reset     ; internalCNT_reg[8]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.024      ; 1.511      ;
; 3.545 ; reset     ; internalCNT_reg[6]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.024      ; 1.511      ;
; 3.545 ; reset     ; internalCNT_reg[3]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.024      ; 1.511      ;
; 3.545 ; reset     ; internalCNT_reg[2]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.024      ; 1.511      ;
; 3.545 ; reset     ; internalCNT_reg[1]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.024      ; 1.511      ;
; 3.545 ; reset     ; internalCNT_reg[4]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.024      ; 1.511      ;
; 3.545 ; reset     ; state_reg.toggleWAIT ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.024      ; 1.511      ;
; 3.557 ; reset     ; delayCNT_reg[0]      ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.497      ;
; 3.557 ; reset     ; delayCNT_reg[2]      ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.497      ;
; 3.557 ; reset     ; state_reg.toggle1    ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.497      ;
; 3.557 ; reset     ; state_reg.toggleDONE ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.497      ;
; 3.557 ; reset     ; toggleDone_reg       ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 1.497      ;
; 3.645 ; reset     ; delayCNT_reg[1]      ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.408      ;
; 3.645 ; reset     ; delayCNT_reg[3]      ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.408      ;
; 3.645 ; reset     ; internalCNT_reg[7]   ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.408      ;
; 3.645 ; reset     ; outputVEC_enable_reg ; clk          ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.021      ; 1.408      ;
+-------+-----------+----------------------+--------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'pll|altpll_component|pll|clk[0]'                                                                              ;
+-------+-----------+----------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+---------------------------------+--------------+------------+------------+
; 1.235 ; reset     ; delayCNT_reg[1]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 1.408      ;
; 1.235 ; reset     ; delayCNT_reg[3]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 1.408      ;
; 1.235 ; reset     ; internalCNT_reg[7]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 1.408      ;
; 1.235 ; reset     ; outputVEC_enable_reg ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 1.408      ;
; 1.323 ; reset     ; delayCNT_reg[0]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.022      ; 1.497      ;
; 1.323 ; reset     ; delayCNT_reg[2]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.022      ; 1.497      ;
; 1.323 ; reset     ; state_reg.toggle1    ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.022      ; 1.497      ;
; 1.323 ; reset     ; state_reg.toggleDONE ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.022      ; 1.497      ;
; 1.323 ; reset     ; toggleDone_reg       ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.022      ; 1.497      ;
; 1.335 ; reset     ; internalCNT_reg[0]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 1.511      ;
; 1.335 ; reset     ; state_reg.toggle2    ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 1.511      ;
; 1.335 ; reset     ; internalCNT_reg[8]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 1.511      ;
; 1.335 ; reset     ; internalCNT_reg[6]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 1.511      ;
; 1.335 ; reset     ; internalCNT_reg[3]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 1.511      ;
; 1.335 ; reset     ; internalCNT_reg[2]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 1.511      ;
; 1.335 ; reset     ; internalCNT_reg[1]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 1.511      ;
; 1.335 ; reset     ; internalCNT_reg[4]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 1.511      ;
; 1.335 ; reset     ; state_reg.toggleWAIT ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 1.511      ;
; 1.337 ; reset     ; internalCNT_reg[9]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.025      ; 1.514      ;
; 1.337 ; reset     ; internalCNT_reg[11]  ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.025      ; 1.514      ;
; 1.337 ; reset     ; internalCNT_reg[10]  ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.025      ; 1.514      ;
; 1.337 ; reset     ; internalCNT_reg[5]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.025      ; 1.514      ;
+-------+-----------+----------------------+--------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[0]                             ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[0]                             ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[1]                             ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[1]                             ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[2]                             ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[2]                             ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[3]                             ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[3]                             ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[0]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[0]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[10]                         ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[10]                         ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[11]                         ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[11]                         ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[1]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[1]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[2]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[2]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[3]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[3]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[4]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[4]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[5]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[5]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[6]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[6]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[7]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[7]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[8]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[8]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[9]                          ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[9]                          ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; outputVEC_enable_reg                        ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; outputVEC_enable_reg                        ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle1                           ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle1                           ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle2                           ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle2                           ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleDONE                        ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleDONE                        ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleWAIT                        ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleWAIT                        ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggleDone_reg                              ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggleDone_reg                              ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[0]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[0]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[1]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[1]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[2]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[2]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[3]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; delayCNT_reg[3]|clk                         ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[0]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[0]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[10]|clk                     ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[10]|clk                     ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[11]|clk                     ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[11]|clk                     ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[1]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[1]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[2]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[2]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[3]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[3]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[4]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[4]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[5]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[5]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[6]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[6]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[7]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[7]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[8]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[8]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[9]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; internalCNT_reg[9]|clk                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; outputVEC_enable_reg|clk                    ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; outputVEC_enable_reg|clk                    ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|inclk[0] ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|inclk[0] ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|outclk   ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|outclk   ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle1|clk                       ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle1|clk                       ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle2|clk                       ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggle2|clk                       ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleDONE|clk                    ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleDONE|clk                    ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleWAIT|clk                    ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.toggleWAIT|clk                    ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggleDone_reg|clk                          ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggleDone_reg|clk                          ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+--------------+------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+-------+------------+---------------------------------+
; cntUPTO[*]   ; clk        ; 1.860 ; 1.860 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[0]  ; clk        ; 1.703 ; 1.703 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[1]  ; clk        ; 1.642 ; 1.642 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[2]  ; clk        ; 1.852 ; 1.852 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[3]  ; clk        ; 1.830 ; 1.830 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[4]  ; clk        ; 1.726 ; 1.726 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[5]  ; clk        ; 1.691 ; 1.691 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[6]  ; clk        ; 1.737 ; 1.737 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[7]  ; clk        ; 1.702 ; 1.702 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[8]  ; clk        ; 1.860 ; 1.860 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[9]  ; clk        ; 1.794 ; 1.794 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[10] ; clk        ; 1.699 ; 1.699 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[11] ; clk        ; 1.781 ; 1.781 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; enable       ; clk        ; 1.614 ; 1.614 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; cntUPTO[*]   ; clk        ; -1.394 ; -1.394 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[0]  ; clk        ; -1.514 ; -1.514 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[1]  ; clk        ; -1.453 ; -1.453 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[2]  ; clk        ; -1.663 ; -1.663 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[3]  ; clk        ; -1.641 ; -1.641 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[4]  ; clk        ; -1.537 ; -1.537 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[5]  ; clk        ; -1.502 ; -1.502 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[6]  ; clk        ; -1.548 ; -1.548 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[7]  ; clk        ; -1.513 ; -1.513 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[8]  ; clk        ; -1.460 ; -1.460 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[9]  ; clk        ; -1.394 ; -1.394 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[10] ; clk        ; -1.434 ; -1.434 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[11] ; clk        ; -1.516 ; -1.516 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; enable       ; clk        ; -1.111 ; -1.111 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; clk200_tb            ; clk        ; 0.154 ;       ; Rise       ; pll|altpll_component|pll|clk[0] ;
; delayCNT_tb[*]       ; clk        ; 2.217 ; 2.217 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[0]      ; clk        ; 2.198 ; 2.198 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[1]      ; clk        ; 2.081 ; 2.081 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[2]      ; clk        ; 2.073 ; 2.073 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[3]      ; clk        ; 2.217 ; 2.217 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; done                 ; clk        ; 2.051 ; 2.051 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; internalCNT_out[*]   ; clk        ; 3.231 ; 3.231 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[0]  ; clk        ; 2.236 ; 2.236 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[1]  ; clk        ; 2.093 ; 2.093 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[2]  ; clk        ; 2.325 ; 2.325 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[3]  ; clk        ; 2.204 ; 2.204 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[4]  ; clk        ; 2.084 ; 2.084 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[5]  ; clk        ; 2.096 ; 2.096 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[6]  ; clk        ; 2.084 ; 2.084 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[7]  ; clk        ; 3.231 ; 3.231 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[8]  ; clk        ; 2.086 ; 2.086 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[9]  ; clk        ; 2.394 ; 2.394 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[10] ; clk        ; 2.124 ; 2.124 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[11] ; clk        ; 2.110 ; 2.110 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; internalCNT_tb[*]    ; clk        ; 3.231 ; 3.231 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[0]   ; clk        ; 2.236 ; 2.236 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[1]   ; clk        ; 2.093 ; 2.093 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[2]   ; clk        ; 2.235 ; 2.235 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[3]   ; clk        ; 2.184 ; 2.184 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[4]   ; clk        ; 2.114 ; 2.114 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[5]   ; clk        ; 2.106 ; 2.106 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[6]   ; clk        ; 2.084 ; 2.084 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[7]   ; clk        ; 3.231 ; 3.231 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[8]   ; clk        ; 2.086 ; 2.086 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[9]   ; clk        ; 2.304 ; 2.304 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[10]  ; clk        ; 2.094 ; 2.094 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[11]  ; clk        ; 2.080 ; 2.080 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; outputVEC[*]         ; clk        ; 2.194 ; 2.194 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[0]        ; clk        ; 2.153 ; 2.153 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[1]        ; clk        ; 2.153 ; 2.153 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[2]        ; clk        ; 2.194 ; 2.194 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[3]        ; clk        ; 2.147 ; 2.147 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[4]        ; clk        ; 2.185 ; 2.185 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; state_tb[*]          ; clk        ; 2.643 ; 2.643 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_tb[0]         ; clk        ; 2.411 ; 2.411 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_tb[1]         ; clk        ; 2.643 ; 2.643 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk200_tb            ; clk        ;       ; 0.154 ; Fall       ; pll|altpll_component|pll|clk[0] ;
+----------------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; clk200_tb            ; clk        ; 0.154 ;       ; Rise       ; pll|altpll_component|pll|clk[0] ;
; delayCNT_tb[*]       ; clk        ; 2.073 ; 2.073 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[0]      ; clk        ; 2.198 ; 2.198 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[1]      ; clk        ; 2.081 ; 2.081 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[2]      ; clk        ; 2.073 ; 2.073 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[3]      ; clk        ; 2.217 ; 2.217 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; done                 ; clk        ; 2.051 ; 2.051 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; internalCNT_out[*]   ; clk        ; 2.084 ; 2.084 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[0]  ; clk        ; 2.236 ; 2.236 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[1]  ; clk        ; 2.093 ; 2.093 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[2]  ; clk        ; 2.325 ; 2.325 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[3]  ; clk        ; 2.204 ; 2.204 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[4]  ; clk        ; 2.084 ; 2.084 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[5]  ; clk        ; 2.096 ; 2.096 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[6]  ; clk        ; 2.084 ; 2.084 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[7]  ; clk        ; 3.231 ; 3.231 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[8]  ; clk        ; 2.086 ; 2.086 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[9]  ; clk        ; 2.394 ; 2.394 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[10] ; clk        ; 2.124 ; 2.124 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[11] ; clk        ; 2.110 ; 2.110 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; internalCNT_tb[*]    ; clk        ; 2.080 ; 2.080 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[0]   ; clk        ; 2.236 ; 2.236 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[1]   ; clk        ; 2.093 ; 2.093 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[2]   ; clk        ; 2.235 ; 2.235 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[3]   ; clk        ; 2.184 ; 2.184 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[4]   ; clk        ; 2.114 ; 2.114 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[5]   ; clk        ; 2.106 ; 2.106 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[6]   ; clk        ; 2.084 ; 2.084 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[7]   ; clk        ; 3.231 ; 3.231 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[8]   ; clk        ; 2.086 ; 2.086 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[9]   ; clk        ; 2.304 ; 2.304 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[10]  ; clk        ; 2.094 ; 2.094 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[11]  ; clk        ; 2.080 ; 2.080 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; outputVEC[*]         ; clk        ; 2.147 ; 2.147 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[0]        ; clk        ; 2.153 ; 2.153 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[1]        ; clk        ; 2.153 ; 2.153 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[2]        ; clk        ; 2.194 ; 2.194 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[3]        ; clk        ; 2.147 ; 2.147 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[4]        ; clk        ; 2.185 ; 2.185 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; state_tb[*]          ; clk        ; 2.332 ; 2.332 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_tb[0]         ; clk        ; 2.332 ; 2.332 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_tb[1]         ; clk        ; 2.455 ; 2.455 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk200_tb            ; clk        ;       ; 0.154 ; Fall       ; pll|altpll_component|pll|clk[0] ;
+----------------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+---------------+--------------+-------+----+----+-------+
; Input Port    ; Output Port  ; RR    ; RF ; FR ; FF    ;
+---------------+--------------+-------+----+----+-------+
; outputVEC1[0] ; outputVEC[0] ; 3.319 ;    ;    ; 3.319 ;
; outputVEC1[1] ; outputVEC[1] ; 5.179 ;    ;    ; 5.179 ;
; outputVEC1[2] ; outputVEC[2] ; 5.309 ;    ;    ; 5.309 ;
; outputVEC1[3] ; outputVEC[3] ; 5.286 ;    ;    ; 5.286 ;
; outputVEC1[4] ; outputVEC[4] ; 5.327 ;    ;    ; 5.327 ;
; outputVEC2[0] ; outputVEC[0] ; 3.409 ;    ;    ; 3.409 ;
; outputVEC2[1] ; outputVEC[1] ; 5.256 ;    ;    ; 5.256 ;
; outputVEC2[2] ; outputVEC[2] ; 5.406 ;    ;    ; 5.406 ;
; outputVEC2[3] ; outputVEC[3] ; 5.212 ;    ;    ; 5.212 ;
; outputVEC2[4] ; outputVEC[4] ; 5.322 ;    ;    ; 5.322 ;
+---------------+--------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+---------------+--------------+-------+----+----+-------+
; Input Port    ; Output Port  ; RR    ; RF ; FR ; FF    ;
+---------------+--------------+-------+----+----+-------+
; outputVEC1[0] ; outputVEC[0] ; 3.319 ;    ;    ; 3.319 ;
; outputVEC1[1] ; outputVEC[1] ; 5.179 ;    ;    ; 5.179 ;
; outputVEC1[2] ; outputVEC[2] ; 5.309 ;    ;    ; 5.309 ;
; outputVEC1[3] ; outputVEC[3] ; 5.286 ;    ;    ; 5.286 ;
; outputVEC1[4] ; outputVEC[4] ; 5.327 ;    ;    ; 5.327 ;
; outputVEC2[0] ; outputVEC[0] ; 3.409 ;    ;    ; 3.409 ;
; outputVEC2[1] ; outputVEC[1] ; 5.256 ;    ;    ; 5.256 ;
; outputVEC2[2] ; outputVEC[2] ; 5.406 ;    ;    ; 5.406 ;
; outputVEC2[3] ; outputVEC[3] ; 5.212 ;    ;    ; 5.212 ;
; outputVEC2[4] ; outputVEC[4] ; 5.322 ;    ;    ; 5.322 ;
+---------------+--------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+----------------------------------+-------+-------+----------+---------+---------------------+
; Clock                            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; 0.566 ; 0.215 ; 2.481    ; 1.235   ; 1.500               ;
;  clk                             ; 0.566 ; 2.051 ; N/A      ; N/A     ; 10.000              ;
;  pll|altpll_component|pll|clk[0] ; 0.786 ; 0.215 ; 2.481    ; 1.235   ; 1.500               ;
; Design-wide TNS                  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+--------------+------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+-------+------------+---------------------------------+
; cntUPTO[*]   ; clk        ; 3.729 ; 3.729 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[0]  ; clk        ; 3.365 ; 3.365 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[1]  ; clk        ; 3.211 ; 3.211 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[2]  ; clk        ; 3.729 ; 3.729 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[3]  ; clk        ; 3.650 ; 3.650 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[4]  ; clk        ; 3.490 ; 3.490 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[5]  ; clk        ; 3.365 ; 3.365 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[6]  ; clk        ; 3.428 ; 3.428 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[7]  ; clk        ; 3.343 ; 3.343 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[8]  ; clk        ; 3.701 ; 3.701 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[9]  ; clk        ; 3.547 ; 3.547 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[10] ; clk        ; 3.439 ; 3.439 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[11] ; clk        ; 3.599 ; 3.599 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; enable       ; clk        ; 3.182 ; 3.182 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; cntUPTO[*]   ; clk        ; -1.394 ; -1.394 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[0]  ; clk        ; -1.514 ; -1.514 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[1]  ; clk        ; -1.453 ; -1.453 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[2]  ; clk        ; -1.663 ; -1.663 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[3]  ; clk        ; -1.641 ; -1.641 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[4]  ; clk        ; -1.537 ; -1.537 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[5]  ; clk        ; -1.502 ; -1.502 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[6]  ; clk        ; -1.548 ; -1.548 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[7]  ; clk        ; -1.513 ; -1.513 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[8]  ; clk        ; -1.460 ; -1.460 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[9]  ; clk        ; -1.394 ; -1.394 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[10] ; clk        ; -1.434 ; -1.434 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  cntUPTO[11] ; clk        ; -1.516 ; -1.516 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; enable       ; clk        ; -1.111 ; -1.111 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; clk200_tb            ; clk        ; 0.868 ;       ; Rise       ; pll|altpll_component|pll|clk[0] ;
; delayCNT_tb[*]       ; clk        ; 4.450 ; 4.450 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[0]      ; clk        ; 4.450 ; 4.450 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[1]      ; clk        ; 4.182 ; 4.182 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[2]      ; clk        ; 4.166 ; 4.166 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[3]      ; clk        ; 4.340 ; 4.340 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; done                 ; clk        ; 4.146 ; 4.146 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; internalCNT_out[*]   ; clk        ; 6.649 ; 6.649 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[0]  ; clk        ; 4.379 ; 4.379 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[1]  ; clk        ; 4.205 ; 4.205 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[2]  ; clk        ; 4.622 ; 4.622 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[3]  ; clk        ; 4.454 ; 4.454 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[4]  ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[5]  ; clk        ; 4.207 ; 4.207 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[6]  ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[7]  ; clk        ; 6.649 ; 6.649 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[8]  ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[9]  ; clk        ; 4.763 ; 4.763 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[10] ; clk        ; 4.242 ; 4.242 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[11] ; clk        ; 4.225 ; 4.225 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; internalCNT_tb[*]    ; clk        ; 6.649 ; 6.649 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[0]   ; clk        ; 4.379 ; 4.379 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[1]   ; clk        ; 4.205 ; 4.205 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[2]   ; clk        ; 4.495 ; 4.495 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[3]   ; clk        ; 4.434 ; 4.434 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[4]   ; clk        ; 4.232 ; 4.232 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[5]   ; clk        ; 4.217 ; 4.217 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[6]   ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[7]   ; clk        ; 6.649 ; 6.649 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[8]   ; clk        ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[9]   ; clk        ; 4.636 ; 4.636 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[10]  ; clk        ; 4.212 ; 4.212 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[11]  ; clk        ; 4.195 ; 4.195 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; outputVEC[*]         ; clk        ; 4.434 ; 4.434 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[0]        ; clk        ; 4.386 ; 4.386 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[1]        ; clk        ; 4.389 ; 4.389 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[2]        ; clk        ; 4.434 ; 4.434 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[3]        ; clk        ; 4.380 ; 4.380 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[4]        ; clk        ; 4.419 ; 4.419 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; state_tb[*]          ; clk        ; 5.292 ; 5.292 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_tb[0]         ; clk        ; 4.926 ; 4.926 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_tb[1]         ; clk        ; 5.292 ; 5.292 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk200_tb            ; clk        ;       ; 0.868 ; Fall       ; pll|altpll_component|pll|clk[0] ;
+----------------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; clk200_tb            ; clk        ; 0.154 ;       ; Rise       ; pll|altpll_component|pll|clk[0] ;
; delayCNT_tb[*]       ; clk        ; 2.073 ; 2.073 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[0]      ; clk        ; 2.198 ; 2.198 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[1]      ; clk        ; 2.081 ; 2.081 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[2]      ; clk        ; 2.073 ; 2.073 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  delayCNT_tb[3]      ; clk        ; 2.217 ; 2.217 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; done                 ; clk        ; 2.051 ; 2.051 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; internalCNT_out[*]   ; clk        ; 2.084 ; 2.084 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[0]  ; clk        ; 2.236 ; 2.236 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[1]  ; clk        ; 2.093 ; 2.093 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[2]  ; clk        ; 2.325 ; 2.325 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[3]  ; clk        ; 2.204 ; 2.204 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[4]  ; clk        ; 2.084 ; 2.084 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[5]  ; clk        ; 2.096 ; 2.096 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[6]  ; clk        ; 2.084 ; 2.084 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[7]  ; clk        ; 3.231 ; 3.231 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[8]  ; clk        ; 2.086 ; 2.086 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[9]  ; clk        ; 2.394 ; 2.394 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[10] ; clk        ; 2.124 ; 2.124 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_out[11] ; clk        ; 2.110 ; 2.110 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; internalCNT_tb[*]    ; clk        ; 2.080 ; 2.080 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[0]   ; clk        ; 2.236 ; 2.236 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[1]   ; clk        ; 2.093 ; 2.093 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[2]   ; clk        ; 2.235 ; 2.235 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[3]   ; clk        ; 2.184 ; 2.184 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[4]   ; clk        ; 2.114 ; 2.114 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[5]   ; clk        ; 2.106 ; 2.106 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[6]   ; clk        ; 2.084 ; 2.084 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[7]   ; clk        ; 3.231 ; 3.231 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[8]   ; clk        ; 2.086 ; 2.086 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[9]   ; clk        ; 2.304 ; 2.304 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[10]  ; clk        ; 2.094 ; 2.094 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  internalCNT_tb[11]  ; clk        ; 2.080 ; 2.080 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; outputVEC[*]         ; clk        ; 2.147 ; 2.147 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[0]        ; clk        ; 2.153 ; 2.153 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[1]        ; clk        ; 2.153 ; 2.153 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[2]        ; clk        ; 2.194 ; 2.194 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[3]        ; clk        ; 2.147 ; 2.147 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  outputVEC[4]        ; clk        ; 2.185 ; 2.185 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; state_tb[*]          ; clk        ; 2.332 ; 2.332 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_tb[0]         ; clk        ; 2.332 ; 2.332 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_tb[1]         ; clk        ; 2.455 ; 2.455 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk200_tb            ; clk        ;       ; 0.154 ; Fall       ; pll|altpll_component|pll|clk[0] ;
+----------------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------+
; Progagation Delay                                      ;
+---------------+--------------+-------+----+----+-------+
; Input Port    ; Output Port  ; RR    ; RF ; FR ; FF    ;
+---------------+--------------+-------+----+----+-------+
; outputVEC1[0] ; outputVEC[0] ; 6.469 ;    ;    ; 6.469 ;
; outputVEC1[1] ; outputVEC[1] ; 9.289 ;    ;    ; 9.289 ;
; outputVEC1[2] ; outputVEC[2] ; 9.497 ;    ;    ; 9.497 ;
; outputVEC1[3] ; outputVEC[3] ; 9.495 ;    ;    ; 9.495 ;
; outputVEC1[4] ; outputVEC[4] ; 9.506 ;    ;    ; 9.506 ;
; outputVEC2[0] ; outputVEC[0] ; 6.657 ;    ;    ; 6.657 ;
; outputVEC2[1] ; outputVEC[1] ; 9.454 ;    ;    ; 9.454 ;
; outputVEC2[2] ; outputVEC[2] ; 9.718 ;    ;    ; 9.718 ;
; outputVEC2[3] ; outputVEC[3] ; 9.311 ;    ;    ; 9.311 ;
; outputVEC2[4] ; outputVEC[4] ; 9.548 ;    ;    ; 9.548 ;
+---------------+--------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Progagation Delay                              ;
+---------------+--------------+-------+----+----+-------+
; Input Port    ; Output Port  ; RR    ; RF ; FR ; FF    ;
+---------------+--------------+-------+----+----+-------+
; outputVEC1[0] ; outputVEC[0] ; 3.319 ;    ;    ; 3.319 ;
; outputVEC1[1] ; outputVEC[1] ; 5.179 ;    ;    ; 5.179 ;
; outputVEC1[2] ; outputVEC[2] ; 5.309 ;    ;    ; 5.309 ;
; outputVEC1[3] ; outputVEC[3] ; 5.286 ;    ;    ; 5.286 ;
; outputVEC1[4] ; outputVEC[4] ; 5.327 ;    ;    ; 5.327 ;
; outputVEC2[0] ; outputVEC[0] ; 3.409 ;    ;    ; 3.409 ;
; outputVEC2[1] ; outputVEC[1] ; 5.256 ;    ;    ; 5.256 ;
; outputVEC2[2] ; outputVEC[2] ; 5.406 ;    ;    ; 5.406 ;
; outputVEC2[3] ; outputVEC[3] ; 5.212 ;    ;    ; 5.212 ;
; outputVEC2[4] ; outputVEC[4] ; 5.322 ;    ;    ; 5.322 ;
+---------------+--------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 10       ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0] ; clk                             ; 6        ; 0        ; 0        ; 0        ;
; clk                             ; pll|altpll_component|pll|clk[0] ; 77       ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 312      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 10       ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0] ; clk                             ; 6        ; 0        ; 0        ; 0        ;
; clk                             ; pll|altpll_component|pll|clk[0] ; 77       ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 312      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                       ;
+------------+---------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------+----------+----------+----------+----------+
; clk        ; pll|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------+
; Removal Transfers                                                                        ;
+------------+---------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------+----------+----------+----------+----------+
; clk        ; pll|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Registers Without Clock Pin     ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
; Unconstrained Reg-to-Reg Paths  ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.0 Build 218 06/27/2010 SJ Full Version
    Info: Processing started: Tue May 29 00:27:47 2012
Info: Command: quartus_sta toggle -c toggle
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'toggle.out.sdc'
Info: Analyzing Slow Model
Info: Worst-case setup slack is 0.566
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.566         0.000 clk 
    Info:     0.786         0.000 pll|altpll_component|pll|clk[0] 
Info: Worst-case hold slack is 0.391
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.391         0.000 pll|altpll_component|pll|clk[0] 
    Info:     4.146         0.000 clk 
Info: Worst-case recovery slack is 2.481
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.481         0.000 pll|altpll_component|pll|clk[0] 
Info: Worst-case removal slack is 2.055
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.055         0.000 pll|altpll_component|pll|clk[0] 
Info: Worst-case minimum pulse width slack is 1.500
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.500         0.000 pll|altpll_component|pll|clk[0] 
    Info:    10.000         0.000 clk 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 38 output pins without output pin load capacitance assignment
    Info: Pin "done" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputVEC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputVEC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputVEC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputVEC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputVEC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "locked_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "state_tb[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "state_tb[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "clk200_tb" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delayCNT_tb[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delayCNT_tb[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delayCNT_tb[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delayCNT_tb[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_tb[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_tb[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_tb[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_tb[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_tb[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_tb[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_tb[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_tb[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_tb[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_tb[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_tb[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "internalCNT_tb[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Worst-case setup slack is 2.806
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.806         0.000 clk 
    Info:     3.093         0.000 pll|altpll_component|pll|clk[0] 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 pll|altpll_component|pll|clk[0] 
    Info:     2.051         0.000 clk 
Info: Worst-case recovery slack is 3.543
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.543         0.000 pll|altpll_component|pll|clk[0] 
Info: Worst-case removal slack is 1.235
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.235         0.000 pll|altpll_component|pll|clk[0] 
Info: Worst-case minimum pulse width slack is 1.500
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.500         0.000 pll|altpll_component|pll|clk[0] 
    Info:    10.000         0.000 clk 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 281 megabytes
    Info: Processing ended: Tue May 29 00:27:49 2012
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


