基于Cadence的信号和电源完整性设计与分析 PDF下载 周润景 百度云 电子书 下载 电子书下载
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712130496
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712130496
<p>书名:基于Cadence的信号和电源完整性设计与分析</p><p>作者:周润景</p><p>页数:509</p><p>定价:¥88.0</p><p>出版社:电子工业出版社</p><p>出版日期:暂无</p><p>ISBN:9787121304965</p><p><h2>本书特色</h2></p>[<p>
本书主要介绍信号完整性和电源完整性的基础理论和设计方法，结合实例详细介绍了如何在Cadence Allegro Sigrity仿真平台完成相关仿真并分析结果。同时，在常见的数字信号高速电路设计方面，本书详细介绍了高速并行总线DDR3和高速串行总线PCIE、SFP 传输的特点，以及运用Cadence Allegro Sigrity仿真平台的分析流程和方法。本书特点是理论和实例相结合，并且基于Cadence Allegro Sigrity的ASI 16.64以及Sigrity 2015仿真平台，使读者可以在软件的实际操作过程中理解各方面的高速电路设计理念，同时熟悉仿真工具和分析流程，发现相关的问题并运用类似的设计、仿真方法去解决。
                                        </p>]<p><h2>作者简介</h2></p>[<p>周润景教授，中国电子学会高级会员，IEEE/EMBS会员，国家自然科学基金项目"高速数字系统的信号与电源完整性联合设计与优化”等多项*、省部级科研项目负责人，主要从事模式识别与智能系统、控制工程的研究与教学工作，具有丰富的教学与科研经验。</p>]<p><h2>目录</h2></p>
    第1章  信号完整性1.1  信号完整性的要求以及问题的产生1.1.1  信号完整性的要求1.1.2  信号完整性问题产生的原因1.2  信号完整性问题的分类1.2.1  反射1.2.2  串扰1.2.3  轨道塌陷1.2.4  电磁干扰1.3  传输线基础理论1.3.1  传输线1.3.2  特性阻抗的计算1.3.3  传输线的分类1.3.4  传输线效应1.3.5  避免传输线效应的方法1.4  端接电阻匹配方式1.4.1  并联终端匹配1.4.2  串联终端匹配1.4.3  戴维南终端匹配1.4.4  AC终端匹配1.4.5  肖特基二极管终端匹配1.4.6  多负载的端接1.5  仿真模型1.5.1  IBIS模型1.5.2  验证IBIS模型1.6  S参数1.6.1  集总电路和分布电路1.6.2  S参数的作用、由来和含义1.6.3  S参数在电路仿真中的应用1.6.4  S参数的优缺点1.7  电磁场求解方法1.7.1  2D求解器1.7.2  2.5D求解器1.7.3  3D求解器1.8  信号完整性仿真分析1.8.1  反射理论及其仿真分析1.8.2  串扰理论及其仿真分析1.8.3  时序分析1.9  本章小结第2章  电源完整性2.1  电源完整性的重要性2.2  技术趋势2.3  电源分布系统（PDS）2.3.1  PDS设计的关键2.3.2  目标阻抗2.3.3  电压调节模块（VRM）2.3.4  去耦电容器2.3.5  电源平面2.4  电源系统的噪声来源2.4.1  开关噪声2.4.2  共模噪声2.4.3  电源噪声2.5  Cadence PI设计方法与步骤2.6  单节点仿真2.6.1  设计目标2.6.2  创建新PCB文件2.6.3  启动电源完整性设置向导2.6.4  导入PCB参数2.6.5  设置仿真参数2.6.6  摆放电压调节模块2.6.7  选择电容器满足目标阻抗2.7  多节点仿真2.7.1  学习目标2.7.2  打开PCB文件2.7.3  初始多节点分析2.7.4  去耦电容器布局2.7.5  多节点仿真和分析2.8  直流分析 (DC Analyze)2.9  交流分析(AC Analysis)2.10  谐振分析2.10.1  串联谐振2.10.2  并联谐振2.11  PDS阻抗分析2.12  本章小结第3章  高速时钟系统设计3.1  共同时钟系统3.1.1  共同时钟数据建立时序分析3.1.2  共同时钟数据保持时序分析3.2  源同步时钟系统3.2.1  源同步时钟数据建立时序分析3.2.2  源同步时钟数据保持时序分析3.3  DDR3时序分析3.3.1  DDR3时序指标3.3.2  Cadence分析3.3.3  Speed 2000分析3.3.4  两种仿真流程的分析比较3.3.5  实际测试3.4  本章小结第4章  DDR3并行总线仿真4.1  高速DDRX总线概述4.1.1  DDR发展4.1.2  Bank和Rank4.1.3  接口电平4.1.4  ODT4.1.5  Slew Rate Derating4.1.6  Write Leveling4.1.7  DDR3的新功能4.2  开发板简介4.3  板载 DDR3的特点4.4  Cadence仿真4.4.1  仿真前的准备工作4.4.2  数据总线的仿真分析4.4.3  数据选通信号的仿真分析4.4.4  地址总线的仿真分析4.4.5  小结4.5  布线后仿真4.5.1  DDR3参数提取4.5.2  DDR3信号完整性仿真4.5.3  DDR3电源完整性仿真4.5.4  小结4.6  DDR3 SSN分析4.6.1  使能DDR Simulation4.6.2  设置 Mesh4.6.3  设置 Bus Groups4.6.4  设置 Controller Model4.6.5  设置 Memory Model4.6.6  设置 Write仿真选项4.6.7  设置 Read仿真选项4.6.8  生成报告4.6.9  小结4.7  DDR3并行总线的布线规范总结4.8  本章小结第5章  PCIE串行总线仿真5.1  常见高速串行总线标准一览5.2  串行总线结构的基本要素5.3  PCIE仿真5.3.1  板载PCIE简介5.3.2  PCIE参数提取5.3.3  PCIE信号完整性仿真5.3.4  PCIE电源完整性仿真5.4  PCIE的仿真、实测对比5.5  本章总结第6章  SFP 串行总线仿真6.1  SFP 简介6.2  差分通道建模6.2.1  提取SFP 无源通道 6.2.2  生成3D仿真端口 6.2.3  差分对的3DFEM仿真6.3  通道仿真 6.4  SFP 规范仿真6.5  仿真与实测对比6.6  电源完整性仿真6.6.1  SFP 电源介绍6.6.2  直流压降分析6.6.3  平面谐振分析6.7  本章小结第7章  PCB的板级电热耦合分析7.1  电热耦合概述7.1.1  电热耦合研究背景与意义7.1.2  电热耦合研究现状7.2  热路基础理论7.2.1  传热学基本原理7.2.2  热路的热阻、热容提取7.2.3  热路与电路的等效7.2.4  边界条件的热路建模7.3  电热耦合方法7.3.1  电与热的关系7.3.2  电热分布方程求解7.4  电热耦合分析7.4.1  电热耦合分析流程7.4.2  实验分析设计7.4.3  实验步骤7.5  实验结果分析7.5.1  热路对电路的影响7.5.2  电路对热路的影响7.6  本章小结参考文献
