{"patent_id": "10-2024-7001119", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0086627", "출원번호": "10-2024-7001119", "발명의 명칭": "사전 학습 모델 및 추론 회로를 갖는 비휘발성 메모리", "출원인": "웨스턴 디지털 테크놀로지스, 인코포레이티드", "발명자": "리, 리앙"}}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "비휘발성 저장 장치로서,메모리 다이 조립체를 포함하고, 상기 메모리 다이 조립체는:호스트 데이터를 저장하도록 구성된 제1 비휘발성 메모리셀 세트와, 상기 비휘발성 저장 장치 외부의 소스로부터 사전 학습 받은 사전 학습 모델을 저장하는 제2 비휘발성 메모리셀 세트를 포함하는 비휘발성 메모리구조체; 및상기 비휘발성 메모리 구조체와 연결되며 상기 비휘발성 메모리 구조체에 기록하고 이로부터 판독하도록 구성된제어 회로를 포함하고, 상기 제어 회로는 상기 메모리 다이 조립체 내에 위치하는 추론 회로를 포함하고, 상기추론 회로는 상기 비휘발성 저장 장치의 결함을 예측하고 상기 결함으로 인한 상기 비휘발성 저장 장치의 복구불능 장애에 앞서 상기 호스트 데이터를 보존하기 위한 대응책을 수행하기 위해, 상기 비휘발성 저장 장치의 현재 동작을 기술하는 하나 이상의 지표를 갖는, 상기 제2 비휘발성 메모리셀 세트로부터의 상기 사전 학습 모델을 사용하도록 구성된, 비휘발성 저장 장치."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 메모리 다이 조립체는 메모리 다이를 포함하고;상기 비휘발성 메모리 구조체 및 상기 추론 회로는 상기 메모리 다이 상에 위치하는, 비휘발성 저장 장치."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 메모리 다이 조립체는 제어 다이에 접합된 메모리 다이를 포함하고;상기 비휘발성 메모리는 상기 메모리 다이 상에 위치하고;상기 추론 회로는 상기 제어 다이 상에 위치하는, 비휘발성 저장 장치."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 메모리 다이 조립체에 연결되는 메모리 제어기를 더 포함하고, 상기 메모리 제어기는 상기 비휘발성 저장장치의 현재 동작을 기술하는 하나 이상의 지표를 수집하고 사전 장애 경보에 응답하여 상기 하나 이상의 지표를 상기 메모리 다이 조립체로 전송하도록 구성된, 비휘발성 저장 장치."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 제2 비휘발성 메모리셀 세트는 상기 사전 학습 모델을 저장하는 소거 블록을 포함하는, 비휘발성 저장 장치."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "비휘발성 저장 장치로서,메모리 제어기; 및상기 메모리 제어기에 연결되는 복수의 메모리 다이 조립체를 포함하고, 상기 복수의 메모리 다이 조립체의 각공개특허 10-2024-0086627-3-각의 메모리 다이 조립체는:별개의 복수의 비휘발성 메모리 셀들; 및상기 각각의 메모리 다이 조립체 내에 위치하는 별개의 추론 회로를 포함하고, 상기 별개의 추론 회로는 상기각각의 메모리 다이 조립체의 결함을 예측하되 결함으로 인한 상기 각각의 메모리 다이 조립체의 복구 불능 장애에 앞서 예측하기 위해, 상기 각각의 메모리 다이 조립체의 현재 동작을 기술하는 하나 이상의 지표를 갖는사전 학습형 기계학습 모델을 사용하도록 구성된, 비휘발성 저장 장치."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 복수의 메모리 다이 조립체의 각각의 메모리 다이 조립체는 별개의 메모리 다이를 포함하여, 상기 각각의별개의 복수의 비휘발성 메모리 셀들 및 상기 각각의 별개의 추론 회로가 상기 별개의 메모리 다이 상에 위치하도록 한, 비휘발성 저장 장치."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제6항에 있어서,상기 복수의 메모리 다이 조립체의 각각의 메모리 다이 조립체는 별개의 제어 다이에 접합되는 별개의 메모리다이를 포함하여, 상기 각각의 별개의 복수의 비휘발성 메모리 셀들 및 상기 각각의 별개의 추론 회로가 상기별개의 제어 다이 상에 위치하도록 한, 비휘발성 저장 장치."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제6항에 있어서,상기 복수의 메모리 다이 조립체의 각각의 메모리 다이 조립체마다, 상기 별개의 복수의 비휘발성 메모리 셀들은 호스트 데이터를 저장하도록 구성된 제1 비휘발성 메모리셀 세트 및 상기 비휘발성 저장 장치 외부의 소스로부터 사전 학습 받은 사전 학습형 기계 학습 모델을 저장하는 제2 비휘발성 메모리셀 세트를 포함하는, 비휘발성 저장 장치."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제6항에 있어서,상기 비휘발성 저장 장치는 상기 결함으로 인한 상기 비휘발성 메모리 구조체의 복구 불능 장애에 앞서 대응책을 수행하도록 구성된, 비휘발성 저장 장치."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제6항에 있어서,상기 복수의 메모리 다이 조립체의 각각의 메모리 다이 조립체마다, 상기 별개의 복수의 비휘발성 메모리 셀들은 호스트 데이터를 저장하고;상기 메모리 제어기 및 상기 메모리 다이 조립체들은 상기 결함으로 인한 상기 비휘발성 메모리 구조체의 복구불능 장애에 앞서 상기 호스트 데이터를 보존하기 위한 대응책을 수행하도록 구성된, 비휘발성 저장 장치."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제6항에 있어서,상기 메모리 제어기는 상기 각각의 메모리 다이 조립체의 현재 동작을 기술하는 상기 하나 이상의 지표를 수집하고 상기 하나 이상의 지표를 상기 각각의 메모리 다이 조립체로 전송하도록 구성된, 비휘발성 저장 장치."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제6항에 있어서,상기 메모리 제어기는 상기 각각의 메모리 다이 조립체의 현재 동작을 기술하는 상기 하나 이상의 지표를 수집공개특허 10-2024-0086627-4-하고 사전 장애 경보에 응답하여 상기 하나 이상의 지표를 상기 각각의 메모리 다이 조립체로 전송하도록 구성된, 비휘발성 저장 장치."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제6항에 있어서,상기 추론 회로들은 상기 결함을 3개 수준 이상의 심각도의 심각도 수준에 기초하여 분류하고 상기 분류된 심각도 수준에 기초하여 상이한 복구 조치들을 수행하도록 구성된, 비휘발성 저장 장치."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제6항에 있어서,상기 메모리 제어기는 상기 비휘발성 저장 장치 외부의 호스트와 통신하도록 구성되고;상기 복수의 메모리 다이 조립체의 각각의 메모리 다이 조립체마다, 상기 별개의 복수의 비휘발성 메모리 셀들은 호스트 데이터를 저장하도록 구성된 제1 비휘발성 메모리셀 세트 및 상기 비휘발성 저장 장치 외부의 소스로부터 사전 학습 받은 사전 학습형 기계 학습 모델을 저장하는 제2 비휘발성 메모리셀 세트를 포함하고;상기 메모리 제어기와 상기 메모리 다이 조립체들은 상기 결함에 영향을 받을 수 있는 호스트 데이터를 백업하고 상기 결함을 예측한 것에 응답하여 상기 결함을 상기 호스트로 보고하도록 구성된, 비휘발성 저장 장치."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "방법으로서,복수의 메모리 다이 조립체들과 연결되는 메모리 제어기를 포함하는 저장 시스템에서 상기 저장 시스템의 외부의 소스로부터 사전 학습 모델을 수신하는 단계;상기 저장 시스템의 비휘발성 메모리 셀들의 하나 이상의 블록들에 상기 사전 학습 모델을 저장하는 단계;상기 저장 시스템에서 사전 장애 경보를 발동하는 단계;상기 메모리 제어기가 상기 사전 장애 경보에 응답하여 상기 저장 시스템의 현재 동작을 기술하는 하나 이상의지표를 수집하는 단계;상기 메모리 제어기가 상기 복수의 메모리 다이 조립체들의 제1 메모리 다이 조립체 상의 제1 추론 엔진 회로에상기 하나 이상의 지표를 전송하는 단계; 및상기 제1 추론 엔진이 상기 하나 이상의 지표를 갖는 상기 사전 학습 모델을 사용하여 상기 저장 시스템의 결함을 예측하되 상기 결함으로 인한 상기 저장 시스템의 복구 불능 장애에 앞서 예측하는 단계를 포함하는 방법."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서,상기 결함으로 인한 상기 저장 시스템의 복구 불능 장애에 앞서 상기 저장 시스템에 저장된 호스트 데이터를 보존하기 위한 대응책을 수행하는 단계를 더 포함하는 방법."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제16항에 있어서,상기 저장 시스템 외의 다른 디바이스들의 데이터를 사용하여 상기 모델을 학습시키는 단계를 더 포함하는방법."}
{"patent_id": "10-2024-7001119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제16항에 있어서,연구 및 개발 과정 동안 상기 연구 및 개발 과정의 데이터를 이용하여 상기 모델을 학습시키는 단계를 더 포함하는 방법.공개특허 10-2024-0086627-5-청구항 20 제16항에 있어서,상기 메모리 제어기가 상기 복수의 메모리 다이 조립체들의 제2 메모리 다이 조립체 상의 제2 추론 엔진 회로에추가 지표들을 전송하는 단계; 및상기 제2 추론 엔진이 상기 추가 지표들을 갖는 상기 사전 학습 모델을 사용하여 상기 저장 시스템의 제2 결함을 예측하되 상기 제2 결함으로 인한 상기 저장 시스템의 복구 불능 장애에 앞서 예측하는 단계를 더 포함하는방법."}
{"patent_id": "10-2024-7001119", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "비휘발성 저장 장치는 하나 이상의 메모리 다이 조립체들을 포함하고, 각각의 메모리 다이 조립체는 메모리 다이 조립체 내에 위치하는 추론 회로를 포함한다. 추론 회로는 비휘발성 저장 장치의 결함을 예측하고 그 결함으로 인한 비휘발성 저장 장치의 복구 불능 장애에 앞서 호스트 데이터를 보존하기 위한 대응책을 수행하기 위해, 비 휘발성 저장 장치의 현재 동작을 기술하는 하나 이상의 지표를 갖는 (비휘발성 저장 장치 외부의 소스로부터 사 전 학습 받아 비휘발성 메모리 내 전용 블록에 저장된) 사전 학습 모델을 사용하도록 구성된다."}
{"patent_id": "10-2024-7001119", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "관련 출원의 교차 참조 본 출원은 2021년 10월 18일에 출원된 발명의 명칭이 \"NON-VOLATILE MEMORY WITH PRE-TRAINED MODEL AND INFERENCE CIRCUIT\"인 미국 정규 출원 제17/503,612호의 이익을 주장하고, 이의 전체 내용은 본원에 모든 목적 을 위해 원용되어 포함된다."}
{"patent_id": "10-2024-7001119", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "본 개시내용은 비휘발성 저장소에 관한 것이다. 반도체 메모리는 셀룰러 전화기, 디지털 카메라, 개인 휴대 정보 단말기, 의료용 전자기기, 모바일 컴퓨팅 디바 이스, 서버, 솔리드 스테이트 드라이브, 비-모바일 컴퓨팅 디바이스, 및 기타 디바이스와 같은 다양한 전자 디 바이스들에 널리 사용된다. 반도체 메모리는 비휘발성 메모리 또는 휘발성 메모리를 포함할 수 있다. 비휘발 성 메모리는 비휘발성 메모리가 전원(예를 들어, 배터리)에 연결되어 있지 않을 때에도 정보가 저장 및 유지될 수 있게 한다. 비휘발성 메모리의 일례는 플래시 메모리(예컨대, NAND 타입 및 NOR 타입 플래시 메모리)이다. 비휘발성 메모리의 사용자들은 비휘발성 메모리에 데이터를 프로그램(예컨대, 기록)할 수 있고, 나중에 그 데이 터를 다시 읽어들일 수 있다. 예를 들어, 디지털 카메라는 사진을 찍고 비휘발성 메모리에 저장할 수 있다. 나중에, 디지털 카메라의 사용자는 디지털 카메라가 비휘발성 메모리에서 사진을 판독하도록 함으로써 해당 사 진을 볼 수 있다. 사용자들은 흔히 그들이 저장한 데이터에 의존하기 때문에, 비휘발성 메모리의 사용자들이 안정적으로 데이터를 저장하여 성공적으로 다시 읽어들일 수 있도록 하는 것이 중요하다."}
{"patent_id": "10-2024-7001119", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "데이터를 보다 안정적으로 비휘발성 메모리 저장 시스템에 저장하기 위하여, 기계 학습 기반의 메모리 상태 관 리 시스템을 사용하여 저장될 데이터에 영향을 끼칠 수 있는 장애가 발생하기 전에 저장 시스템의 결함을 예측 한다. 일 실시예에서, 비휘발성 저장 장치는 하나 이상의 메모리 다이 조립체들을 포함하고, 각각의 메모리 다이 조립 체는 메모리 다이 조립체 내에 위치하는 추론 회로를 포함한다. 추론 회로는 비휘발성 저장 장치의 결함을 예 측하고 그 결함으로 인한 비휘발성 저장 장치의 복구 불능 장애에 앞서 호스트 데이터를 보존하기 위한 대응책 을 수행하기 위해, 비휘발성 저장 장치의 현재 동작을 기술하는 하나 이상의 지표를 갖는 (비휘발성 저장 장치 외부의 소스로부터 사전 학습 받아 비휘발성 메모리 내 하나 이상의 전용 블록들에 저장된) 사전 학습 모델을 사용하도록 구성된다. 도 1은 본 명세서에 기재된 기술을 구현하는 저장 시스템의 일 실시예의 블록도이다. 일 실시예에서, 저 장 시스템은 솔리드 스테이트 드라이브(\"SSD\")이다. 저장 시스템은 또한 메모리 카드, USB 드라이브, 또는 다른 타입의 저장 시스템일 수 있다. 제안된 기술은 임의의 하나의 타입의 메모리 시스템으로 제한되지 않는다. 저장 시스템은 호스트에 접속되는데, 이는 컴퓨터, 서버, 전자 디바이스(예컨대, 스마트폰, 태블릿, 또는 기타 모바일 디바이스), 어플라이언스, 또는 메모리를 사용하고 데이터 프로세싱 능력 들을 갖는 기타 장치일 수 있다. 일부 실시예들에서, 호스트는 저장 시스템과는 별개이지만 그에 접 속된다. 다른 실시예들에서, 저장 시스템은 호스트 내에 임베드된다. 도 1에 도시된 저장 시스템의 컴포넌트들은 전기 회로들이다. 저장 시스템은 하나 이상의 메모리 다 이 조립체 및 로컬 고속 휘발성 메모리(예컨대, DRAM)에 접속되는 메모리 제어기를 포함한다. 로컬 고속 휘발성 메모리는 특정 기능들을 수행하도록 메모리 제어기에 의해 사용된다. 예를 들어,로컬 고속 휘발성 메모리는 논리적-물리적 어드레스 변환 테이블들(\"L2P 테이블들\")을 저장한다. 메모리 제어기는 호스트에 접속되어 그와 통신하는 호스트 인터페이스를 포함한다. 일 실시예 에서, 호스트 인터페이스는 PCI Express(PCIe)를 통해 NVM Express(NVMe)를 구현한다. SCSI, SATA 등과 같은 다른 인터페이스들이 또한 사용될 수 있다. 호스트 인터페이스는 또한 NOC(network-on-chip)에 접속된다. NOC는 집적 회로 상의 통신 서브시스템이다. NOC들은 동기 및 비동기 클록 도메인들에 걸쳐 있을 수 있거나, 또는 클록킹되지 않은 비동기 로직을 사용할 수 있다. NOC 기술은 온-칩 통신에 네트워킹 이론 및 방법들을 적용하고, 종래의 버스 및 크로스바 상호접속들에 비해 현저한 개선을 가져온다. NOC는 다른 설계들 에 비해 시스템 온 칩(SoC)의 확장성 및 복잡한 SoC들의 전력 효율을 개선한다. NOC의 배선들 및 링크들은 많 은 신호들에 의해 공유된다. 높은 레벨의 병렬성이 달성되는데, 그 이유는 NOC 내의 모든 링크들이 상이한 데 이터 패킷들에 대해 동시에 동작할 수 있기 때문이다. 따라서, 집적 서브시스템들의 복잡도가 계속 증가하고 있음에 따라, NOC는 이전의 통신 아키텍처들(예컨대, 전용 지점간 신호 배선들, 공유 버스들, 또는 브리지들을 갖는 세그먼트화된 버스들)에 비해 향상된 성능(예컨대, 스루풋) 및 확장성을 제공한다. 다른 실시예들에서, NOC는 버스로 대체될 수 있다. NOC에 접속되고 그와 통신하는 것은 프로세서, ECC(error correction code) 엔진, 메모리 인터페이스, 및 DRAM 제어기이다. DRAM 제어기는 로컬 고속 휘발성 메모리(예컨대, DRAM)를 동작시키고 그와 통신하는 데 사용된다. 다른 실시예들에서, 로컬 고속 휘발성 메모리는 SRAM 또는 다른 유형의 휘발성 메모리일 수 있다. ECC 엔진은 오류 정정 서비스들을 수행한다. 예를 들어, ECC 엔진은 구현된 ECC 기술에 따라 데이터 인코딩 및 디코딩을 수행한다. 일 실시예에서, ECC 엔진은 소프트웨어에 의해 프로그래밍되는 전기 회로 이다. 예를 들어, ECC 엔진은 프로그래밍될 수 있는 프로세서일 수 있다. 다른 실시예들에서, ECC 엔진 은 어떠한 소프트웨어도 없는 주문제작 전용 하드웨어 회로이다. 다른 실시예에서, ECC 엔진의 기능 은 프로세서에 의해 구현된다. 프로세서는 프로그래밍, 소거, 판독 및 메모리 관리 프로세스들과 같은 다양한 제어기 메모리 동작들을 수 행한다. 일 실시예에서, 프로세서는 펌웨어에 의해 프로그래밍된다. 다른 실시예들에서, 프로세서 는 어떠한 소프트웨어도 없는 주문제작 전용 하드웨어 회로이다. 프로세서는 또한, 소프트웨어/펌웨어 프 로세스로서 또는 전용 하드웨어 회로로서 변환 모듈을 구현한다. 많은 시스템들에서, 비휘발성 메모리는 하나 이상의 메모리 다이와 연관된 물리적 주소들을 사용하여 저장 시스템에 내부적으로 어드레싱된다. 그러나, 호 스트 시스템은 논리적 주소들을 사용하여 다양한 메모리 위치들을 어드레싱할 것이다. 이것은, 호스트가 연속 적인 논리적 주소들에 데이터를 할당하게 하는 한편, 저장 시스템이 하나 이상의 메모리 다이의 위치들 중에서 그것이 원하는 대로 데이터를 자유롭게 저장할 수 있게 한다. 이러한 시스템을 구현하기 위해, 메모리 제어기 (예컨대, 변환 모듈)는 호스트에 의해 사용되는 논리적 주소와 메모리 다이에 의해 사용되는 물리적 주소 사이의 주소 변환을 수행한다. 하나의 예시적인 구현예는, 논리적 주소들과 물리적 주소들 사이의 전류 변환을 식별하는 테이블들(즉, 위에서 언급된 L2P 테이블들)을 유지하는 것이다. L2P 테이블에서의 엔트리는 논리적 주소 및 대응하는 물리적 주소의 식별을 포함할 수 있다. 논리적 주소 대 물리적 주소 테이블들(또는 L2P 테이 블들)이 단어 \"테이블들\"을 포함하지만, 그들이 문자 그대로 테이블들일 필요는 없다. 오히려, 논리적 주소 대 물리적 주소 테이블들(또는 L2P 테이블들)은 임의의 유형의 데이터 구조일 수 있다. 일부 예들에서, 저장 시스 템의 메모리 공간은 매우 커서 로컬 메모리가 L2P 테이블들의 전부를 보유할 수 없다. 그러한 경우에 있 어서, 전체 세트의 L2P 테이블들은 하나 이상의 메모리 다이 조립체에 저장되고, 일정 서브세트의 L2P 테 이블들은 로컬 고속 휘발성 메모리에 캐싱(L2P 캐싱)된다. 메모리 인터페이스는 하나 이상의 메모리 다이 조립체와 통신한다. 일 실시예에서, 메모리 인터페이 스는 토글 모드 인터페이스를 제공한다. 다른 인터페이스들이 또한 사용될 수 있다. 일부 예시적인 구현예들 에서, 메모리 인터페이스(또는 제어기의 다른 부분)는 데이터를 하나 이상의 메모리 다이로 송신하고 데이터를 하나 이상의 메모리 다이로부터 수신하기 위한 스케줄러 및 버퍼를 구현한다. 도 2는 도 1의 하나 이상의 메모리 다이 조립체의 일 실시예를 도시하는 블록도이다. 도 2는 메모리 버스 (데이터 라인들 및 칩 인에이블 라인들)에 접속된 복수의 개별 메모리 다이 조립체를 포함하는 하나 이상의 메모리 다이 조립체를 나타낸다. 메모리 버스는 메모리 제어기와의 통신을 위해 인터페 이스(예컨대, 토글 모드 인터페이스)와 연결된다. 본 명세서에 설명된 기술은 임의의 특정 수의 메모리 다이 조립체로 제한되지 않는다. 도 2a는 메모리 다이 조립체의 일 실시예인 메모리 다이의 기능 블록도이다. 도 2a에 도시된 컴포넌 트들은 전기 회로들이다. 메모리 다이는 하기에 더 많은 상세 사항들이 기술되는 바와 같이, 비휘발성 메 모리셀들을 포함하는 (비휘발성 메모리 구조체의 한 예인) 비휘발성 메모리 어레이를 포함한다. 메모리 어레이의 어레이 단자 라인들은 로우(row)들로서 조직된 워드 라인들의 다양한 층(들), 및 컬럼(column)들 로서 조직된 비트 라인들의 다양한 층(들)을 포함한다. 그러나, 다른 배향들도 구현될 수 있다. 메모리 다이 는 그의 출력들이 메모리 어레이의 각자의 워드 라인들에 접속되는 로우 제어 회로부를 포 함한다. 로우 제어 회로부는 시스템 제어 로직 회로로부터 M개의 로우 어드레스 신호들 및 하나 이 상의 다양한 제어 신호들의 그룹을 수신하며, 전형적으로 판독 동작 및 기록(프로그래밍) 동작 둘 모두를 위해 로우 디코더, 어레이 드라이버, 및 블록 선택 회로부와 같은 회로들을 포함할 수 있다. 로우 제어 회로부는 또한 판독/기록 회로부를 포함할 수 있다. 메모리 다이는 또한 그의 입력/출력 이 메모리 어레이의 각자의 비트 라인들에 접속되는 감지 증폭기(들)를 포함하는 컬럼 제어 회로부 를 포함한다. 어레이에 대해 단일 블록만이 도시되지만, 메모리 다이는 개별적으로 액세스될 수 있 는 다수의 어레이를 포함할 수 있다. 컬럼 제어 회로부는 시스템 제어 로직으로부터 N개의 컬럼 어 드레스 신호들 및 하나 이상의 다양한 제어 신호들의 그룹을 수신하며, 전형적으로 컬럼 디코더, 어레이 단자 수신기 또는 드라이버 회로, 블록 선택 회로부뿐만 아니라 판독/기록 회로부, 및 I/O 멀티플렉 서들과 같은 회로들을 포함할 수 있다. 시스템 제어 로직은 메모리 제어기로부터 데이터 및 커맨드들을 수신하고 출력 데이터 및 상태를 호 스트에 제공한다. 일부 실시예들에서, 시스템 제어 로직(하나 이상의 전기 회로들을 포함함)은 메모리 동 작들의 다이-레벨 제어를 제공하는 상태 머신을 포함한다. 일 실시예에서, 상태 머신은 소프트웨어 에 의해 프로그래밍 가능하다. 다른 실시예들에서, 상태 머신은 소프트웨어를 사용하지 않으며, 완전히 하드웨어(예컨대, 전기 회로들)로 구현된다. 다른 실시예에서, 상태 머신은, 메모리 칩 상에서 또는 메모 리 칩에서 떨어져서, 마이크로-컨트롤러 또는 마이크로프로세서에 의해 대체된다. 시스템 제어 로직은 또 한 메모리 동작들 동안 메모리 어레이의 로우들 및 컬럼들에 공급되는 전력 및 전압들을 제어하는 전력 제 어 모듈을 포함할 수 있고, 조절 전압들을 생성하기 위한 레귤레이터 회로 및 전하 펌프들을 포함할 수 있 다. 시스템 제어 로직은 저장소(예컨대, RAM, 레지스터, 래치 등)를 포함하는데, 이는 메모리 어레 이를 동작시키기 위한 파라미터들을 저장하는 데 사용될 수 있다. 커맨드들 및 데이터는 메모리 제어기 인터페이스(또한 \"통신 인터페이스\"로 지칭됨)를 통해 메모리 제어기 와 메모리 다이 사이에서 전송된다. 메모리 제어기 인터페이스는 메모리 제어기와 통신하 기 위한 전기 인터페이스이다. 메모리 제어기 인터페이스의 예들은 토글 모드 인터페이스 및 ONFI(Open NAND Flash Interface)를 포함한다. 다른 I/O 인터페이스들이 사용될 수도 있다. 일부 실시예들에서, 시스템 제어 로직을 포함한, 메모리 다이의 모든 요소들은 단일 다이의 일부로서 형성될 수 있다. 다른 실시예들에서, 시스템 제어 로직의 일부 또는 전부가 상이한 다이 상에 형성될 수 있다. 일 실시예에서, 메모리 어레이는 다수의 메모리 레벨들이 웨이퍼와 같은 단일 기판 위에 형성되는 비휘발 성 메모리 셀들의 3차원 메모리 어레이를 포함한다. 메모리 구조체는 실리콘(또는 다른 유형의) 기판 위에 배 치된 활성 영역을 갖는 메모리 셀들의 하나 이상의 물리적 레벨들에 모놀리식으로 형성된 임의의 유형의 비휘발 성 메모리를 포함할 수 있다. 일례에서, 비휘발성 메모리 셀들은 전하-트래핑 층들을 갖는 수직 NAND 스트링들 을 포함한다. 다른 실시예에서, 메모리 어레이는 비휘발성 메모리 셀들의 2차원 메모리 어레이를 포함한다. 일례에서, 비휘발성 메모리 셀들은 플로팅 게이트들을 이용하는 NAND 플래시 메모리 셀들이다. 다른 유형들의 메모리 셀 들(예컨대, NOR-유형 플래시 메모리)이 또한 사용될 수 있다. 메모리 어레이에 포함된 메모리 어레이 아키텍처 또는 메모리 셀의 정확한 유형은 상기의 예들로 제한되지 않는다. 많은 상이한 타입들의 메모리 어레이 아키텍처들 또는 메모리 기술들이 메모리 어레이를 형성하 는 데 사용될 수 있다. 본 명세서에서 제안된 새로운 청구된 실시예들의 목적들을 위해 특정 비휘발성 메모리 기술이 요구되지 않는다. 메모리 어레이/구조체의 메모리 셀들에 대한 적합한 기술들의 다른 예들은 ReRAM 메모리들(저항성 랜덤 액세스 메모리들), 자기저항 메모리(예컨대, MRAM, 스핀 전달 토크 MRAM, 스핀 궤 도 토크 MRAM), FeRAM, 상변화 메모리(예컨대, PCM) 등을 포함한다. 메모리 어레이의 메모리 셀 아키텍처 들에 대한 적합한 기술들의 예들은 2차원 어레이들, 3차원 어레이들, 교차점 어레이들, 적층형 2차원 어레이들, 수직 비트 라인 어레이들 등을 포함한다.ReRAM 교차점 메모리의 일례는 X 라인들 및 Y 라인들(예컨대, 워드 라인들 및 비트 라인들)에 의해 액세스되는 교차점 어레이들로 배열된 가역적 저항-스위칭 요소들을 포함한다. 다른 실시예에서, 메모리 셀들은 전도성 브 리지 메모리 요소들을 포함할 수 있다. 전도성 브리지 메모리 요소는 또한 프로그래밍 가능 금속화 셀로 지칭 될 수 있다. 전도성 브리지 메모리 요소는 고체 전해질 내의 이온들의 물리적 재배치에 기초하여 상태 변경 요 소로서 사용될 수 있다. 일부 경우에서, 전도성 브리지 메모리 요소는, 하나는 비교적 불활성인(예컨대, 텅스 텐) 것이고 다른 하나는 전기화학적으로 활성인(예컨대, 은 또는 구리) 것인 2개의 고체 금속 전극들을 포함할 수 있으며, 이때 2개의 전극들 사이에는 고체 전해질의 박막이 있다. 온도가 증가함에 따라, 이온들의 이동도 가 또한 증가하여, 전도성 브리지 메모리 셀에 대한 프로그래밍 임계치가 감소하게 한다. 따라서, 전도성 브리 지 메모리 요소는 온도에 걸친 광범위한 프로그래밍 임계치들을 가질 수 있다. 다른 예는 자기 저장 요소들에 의해 데이터를 저장하는 MRAM(magnetoresistive random access memory)이다. 요소들은 2개의 강자성 층들로부터 형성되며, 이들 각각은 얇은 절연 층에 의해 분리된 자화를 유지할 수 있다. 2개의 층들 중 한 층은 특정 극성으로 설정된 영구 자석이고; 다른 층의 자화는 외부 필드의 것을 저장 메모리 에 매칭시키도록 변경될 수 있다. 메모리 디바이스가 그러한 메모리 셀들의 그리드로부터 만들어진다. 프로그 래밍에 대한 일 실시예에서, 각각의 메모리 셀은 서로에 대해 직각으로 배열되고, 셀에 평행하고, 하나는 셀 위 에 그리고 하나는 셀 아래에 있는, 한 쌍의 기록 라인들 사이에 놓인다. 전류가 그들을 통해 통과될 때, 유도 자기장이 생성된다. MRAM 기반 메모리 실시예들이 아래에서 더 상세히 논의될 것이다. 상변화 메모리(PCM)는 칼코게나이드 글라스의 고유 거동을 이용한다. 일 실시예는 GeTe - Sb2Te3 초격자를 사 용하여, 레이저 펄스(또는 다른 소스로부터의 광 펄스)로 게르마늄 원자들의 배위 상태를 간단히 변화시킴으로 써 비-열적 상변화들을 달성한다. 따라서, 프로그래밍의 도즈(dose)들은 레이저 펄스들이다. 메모리 셀들은 메모리 셀들이 광을 수광하는 것을 차단함으로써 억제될 수 있다. 다른 PCM 실시예들에서, 메모리 셀들은 전류 펄스들에 의해 프로그래밍된다. 본 문서에서 \"펄스\"의 사용은 사각 펄스를 요구하는 것이 아니라 음파, 전류, 전압, 광, 또는 다른 파의 (연속적 또는 불연속적) 진동 또는 버스트(burst)를 포함한다는 점에 유의한다. 개 개의 선택 가능 메모리 셀들 또는 비트들 내의 이러한 메모리 요소들은 오보닉 임계 스위치 또는 금속 절연체 기판과 같은, 선택기인 추가 직렬 요소를 포함할 수 있다. 당업자는, 본 명세서에 설명된 기술은 단일의 특정 메모리 구조체, 메모리 구성, 또는 재료 조성으로 제한되는 것이 아니라, 본 명세서에 설명된 바와 같은 그리고 당업자에 의해 이해되는 바와 같은 그 기술의 사상 및 범위 내의 많은 관련 메모리 구조체들을 커버한다는 것을 인식할 것이다. 일 실시예에서, 메모리 어레이는 호스트 데이터를 저장하는 제1 비휘발성 메모리셀 세트와 비휘발성 저장 장치 외부의 소스로부터 사전 학습 받은 사전 학습 모델을 저장하는 제2 비휘발성 메모리셀 세트를 포함한다. 일 실시예에서, 사전 학습 모델을 저장하는 제2 비휘발성 메모리셀 세트는 인공지능(\"AI\") 블 록(들)로 지칭되는, 메모리 셀들의 하나 이상의 블록들(예컨대, 사전 학습 모델을 저장하는 하나 이상의 소거 블록들, 여기서 소거 블록은 소거 단위)을 포함한다. 사전 학습 모델에 대한 더 많은 상세 사항들이 하기에 제 공된다. 일 실시예에서, 호스트 데이터를 저장하는 제1 비휘발성 메모리셀 세트는 수백, 수천 혹은 수백 만 블록의 메모리 셀들(예컨대, 하나 이상의 소거 블록들, 여기서 소거 블록은 소거 단위)을 포함한다. 일 실시예에서, 시스템 제어 로직(예컨대, 메모리 어레이를 기록 및 판독하는)은 인공지능(\"AI\") 회 로로 지칭되기도 하는 추론 회로(예컨대, 전기 회로)를 더 포함한다. 도 2a의 일 실시예에서, 추론 회로 와 메모리 어레이는 메모리 다이 조립체(예컨대, 메모리 다이 상에) 내에 위치한다. 일 실시예에서, 추론 회로는 저장 시스템의 결함을 예측하고 그 결함으로 인한 저장 시스템의 복구 불능 장애에 앞서 호스트 데이터를 보존하기 위한 대응책을 수행하기 위해, 저장 시스템의 현재 동작을 기술하는 하나 이상의 지표를 갖는 제2 비휘발성 메모리셀 세트(AI 블록들)의 사전 학습 모델을 사용하도록 구성된다. 더 많은 상세 사항들이 하기에 제공된다. 도 2a의 요소들은 두 부분으로 그룹화될 수 있다: 메모리 어레이 및 메모리 어레이를 제외한 도 2a에 도시된 모든 컴포넌트들을 포함하는 주변 회로부. 메모리 회로의 중요한 특성은 그의 용량인데, 이는 메모리 어레이에 대해 주어지는 저장 시스템의 메모리 다이의 면적을 증가시킴으로써 증가될 수 있지 만; 이것은 주변 회로부에 대해 이용가능한 메모리 다이의 면적을 감소시킨다. 이것은 주변 회로부의 이러한 요소들에 매우 심각한 제약들을 둘 수 있다. 예를 들어, 이용 가능한 면적 내에 감지 증폭기 회로들을 피팅할 필요성은 감지 증폭기 설계 아키텍처들에 대한 상당한 제약일 수 있다. 시스템 제어 로직에 대하여, 감소 된 면적 이용 가능성은 온-칩으로 구현될 수 있는 이용 가능한 기능들을 제한할 수 있다. 그 결과, 저장 시스템에 대한 메모리 다이의 설계에 있어서의 기본 트레이드-오프는 메모리 어레이에 충당할 면적의 양 과 주변 회로부에 충당할 면적의 양이다. 메모리 어레이 및 주변 회로부가 종종 상충하는 다른 영역은 이러한 영역들을 형성하는 데 수반되는 처리 에 있는데, 그 이유는 이러한 영역들이 종종 상이한 처리 기술들 및 단일 다이 상에 상이한 기술들을 가짐에 있 어서의 트레이드-오프를 수반하기 때문이다. 예를 들어, 메모리 어레이가 NAND 플래시일 때, 이것은 NMOS 구조인 반면, 주변 회로는 종종 CMOS 기반이다. 예를 들어, 감지 증폭기 회로들, 전하 펌프들, 상태 머신 내의 로직 요소들, 및 시스템 제어 로직 내의 다른 주변 회로부와 같은 요소들은 종종 PMOS 디바이스들을 채용 한다. CMOS 다이를 제조하기 위한 처리 작업들은 NMOS 플래시 NAND 메모리 또는 다른 메모리 셀 기술들에 최적 화된 처리 작업들과는 많은 양태에서 상이할 것이다. 이러한 제한들을 개선하기 위해, 후술되는 실시예들은 도 2a의 요소들을, 후속하여 함께 접합되는 별개로 형성 된 다이들 상으로 분리시킬 수 있다. 보다 구체적으로, 메모리 어레이는 하나의 다이(메모리 다이로 지칭 됨) 상에 형성될 수 있고, 하나 이상의 제어 회로들을 포함한, 주변 회로부 요소들 중 일부 또는 전부가 별개의 다이(제어 다이로 지칭됨) 상에 형성될 수 있다. 예를 들어, 메모리 다이는 플래시 NAND 메모리, MRAM 메모리, PCM 메모리, ReRAM 메모리, 또는 다른 메모리 유형의 메모리 셀들의 어레이와 같은, 단지 메모리 요소들로 형성 될 수 있다. 심지어 디코더들 및 감지 증폭기들과 같은 요소들을 포함한, 주변 회로의 일부 또는 전부가 이어 서 별개의 제어 다이 상으로 이동될 수 있다. 이것은, 다이 각각이 그의 기술에 따라 개별적으로 최적화될 수 있게 한다. 예를 들어, CMOS 처리에 최적화될 수 있는 별개의 제어 다이 상으로 이제 이동된 CMOS 요소들에 대 해 걱정함이 없이, NAND 메모리 다이가 NMOS 기반 메모리 어레이 구조에 최적화될 수 있다. 이것은 주변 요소 들에 대한 더 많은 공간을 허용하며, 이는 그들이 메모리 셀 어레이를 보유하는 동일한 다이의 가장자리들로 한 정된다면 쉽게 포함될 수 없던 추가적인 능력들을 이제 포함시킬 수 있다. 이어서, 2개의 다이는 접합된 멀티 다이(multi-die) 메모리 회로로 함께 접합될 수 있고, 이때 하나의 다이 상의 어레이는 다른 다이 상의 주변 요 소들에 접속된다. 하기는 하나의 메모리 다이 및 하나의 제어 다이의 접합된 메모리 회로에 초점을 맞출 것이 지만, 다른 실시예들은, 예를 들어 2개의 메모리 다이 및 하나의 제어 다이와 같은, 더 많은 다이들을 사용할 수 있다. 도 2b는 메모리 다이 및 제어 다이를 포함하는 접합된 다이 쌍을 제공하기 위해 웨이퍼-대-웨이퍼 접합을 사용 하여 구현될 수 있는, 도 2a의 배열에 대한 대안적인 배열을 도시한다. 이와 관련하여, 도 2b는 메모리 다이 조립체의 다른 실시예인, 집적 메모리 조립체의 기능 블록도이다. 도 2b에 도시된 컴포넌트들은 전 기 회로들이다. 집적 메모리 조립체는 2개의 유형의 반도체 다이(또는 더 간결하게, \"다이\")를 포함한다. 메모리 다이는 메모리 어레이를 포함한다. 메모리 어레이는 비휘발성 메모리 셀들을 포함한다. 제어 다이는 제어 회로부(260, 210, 220)(위에 기재된 바와 같음)를 포함한다. 일부 실시예들에서, 제어 다이는 메모리 다이 내의 메모리 어레이에 접속하도록 구성된다. 일부 실시예들에서, 메모리 다이 및 제어 다이는 함께 접합된다. 도 2b는 메모리 다이에 형성된 메모리 어레이에 결합된 주변 회로 또는 제어 다이에 형성된, 제 어 회로들을 포함한, 주변 회로의 예를 도시한다. 공통 컴포넌트들은 도 2a와 유사하게 라벨링된다. 시스템 제어 로직, 로우 제어 회로부, 및 컬럼 제어 회로부가 제어 다이 내에 위치된다. 일부 실 시예들에서, 컬럼 제어 회로부의 전부 또는 일부와 로우 제어 회로부의 전부 또는 일부가 메모리 다 이 상에 위치된다. 일부 실시예들에서, 시스템 제어 로직 내의 회로의 일부가 메모리 다이 상 에 위치된다. 시스템 제어 로직, 로우 제어 회로부, 및 컬럼 제어 회로부는 공통 프로세스(예를 들어, CMOS 프로세스)에 의해 형성될 수 있으며, 따라서 메모리 제어기 상에서 더 전형적으로 발견되는, ECC와 같은, 요소들 및 기능들을 추가하는 것은 추가적인 프로세스 단계들을 거의 또는 전혀 요구하지 않을 수 있다(즉, 제 어기를 제조하는 데 사용된 동일한 프로세스 단계들이 또한 시스템 제어 로직, 로우 제어 회로부 , 및 컬럼 제어 회로부를 제조하는 데 사용될 수 있다). 따라서, 그러한 회로들을 메모리 다이(20 1)와 같은 다이로부터 이동시키는 것은 그러한 다이를 제조하는 데 필요한 단계들의 수를 감소시킬 수 있지만, 그러한 회로들을 제어 다이와 같은 다이에 추가하는 것은 많은 추가적인 프로세스 단계들을 요구하지 않을 수 있다. 제어 다이는 또한, 제어 회로부(260, 210, 220)의 일부 또는 전부를 구현하기 위한 CMOS 기술의 사용으로 인해, CMOS 다이로 지칭될 수 있다. 도 2b는 전기 경로들을 통해 메모리 다이 상의 메모리 어레이에 결합된 제어 다이 상의 감 지 증폭기(들)를 포함하는 컬럼 제어 회로부를 도시한다. 예를 들어, 전기 경로들은 컬럼 디코 더, 드라이버 회로부 및 블록 선택과 메모리 어레이의 비트 라인들 사이의 전기 접속을 제 공할 수 있다. 전기 경로들은 메모리 다이의 대응하는 패드들에 접합된 제어 다이 상의 패드들을 통 해 제어 다이 내의 컬럼 제어 회로부로부터 연장될 수 있으며, 이들은 메모리 어레이의 비트 라 인들에 접속된다. 메모리 어레이의 각각의 비트 라인은 컬럼 제어 회로부에 접속하는, 한 쌍의 본드 패드들을 포함한, 전기 경로들 중의 대응하는 전기 경로를 가질 수 있다. 유사하게, 로우 디코더, 어레이 드라이버들 및 블록 선택을 포함하는, 로우 제어 회로부는 전기 경로들을 통해 메 모리 어레이에 결합된다. 전기 경로 각각은 워드 라인, 더미 워드 라인, 또는 선택 게이트 라인에 대응할 수 있다. 추가적인 전기 경로들이 또한 제어 다이와 메모리 다이 사이에 제공될 수 있다. 도 2a에서와 같이, 도 2b의 시스템 제어 로직은 저장 시스템의 결함을 예측하고 그 결함으로 인한 저 장 시스템의 복구 불능 장애에 앞서 호스트 데이터를 보존하기 위한 대응책을 수행하기 위해, 저장 시스템 의 현재 동작을 기술하는 하나 이상의 지표를 갖는 제2 비휘발성 메모리셀 세트의 사전 학습 모델을 사용하도록 구성된 추론 회로를 포함한다. 따라서, 도 2b는 제어 다이에 접합된 메모리 다이를 포함하되, 비휘발성 메모리는 메모리 다이 상에 위치하고, 추론 회로는 제어 다이 상에 위치하는 메모리 다이 조립체의 일 실시예를 도시한다. 본 문서의 목적들을 위해, 구절 \"제어 회로\" 또는 \"하나 이상의 제어 회로들\"은 메모리 제어기, 상태 머신 , 시스템 제어 로직(예컨대, 추론 회로를 포함)의 전부 또는 일부, 로우 제어 회로부의 전 부 또는 일부, 컬럼 제어 회로부의 전부 또는 일부, 마이크로 제어기, 마이크로프로세서, 및/또는 기타 유 사한 기능 회로들 중 임의의 것 또는 임의의 조합을 포함할 수 있다. 제어 회로는 하드웨어만을, 또는 하드웨 어와 (펌웨어를 포함한) 소프트웨어의 조합을 포함할 수 있다. 예를 들어, 본 명세서에서 기술되는 기능들을 수행하도록 펌웨어에 의해 프로그래밍된 제어기가 제어 회로의 일례이다. 제어 회로는 프로세서, FGA, ASIC, 집적 회로, 또는 다른 유형의 회로를 포함할 수 있다. 다른 실시예에서, 제어 회로는 메모리 어레이를 제 외한 도 2a 또는 도 2b의 모든 컴포넌트들과 조합되는 메모리 제어기를 포함할 수 있다. 일부 실시예들에서, 집적 메모리 조립체에는 하나 초과의 제어 다이 및 하나 초과의 메모리 다이 가 있다. 일부 실시예들에서, 집적 메모리 조립체는 다수의 제어 다이 및 다수의 메모리 다이 의 스택을 포함한다. 도 2c는 기판 상에 적층된 집적 메모리 조립체의 일 실시예(예컨대, 제어 다이들 및 메모리 다이들을 포함하는 스택)의 측면도를 도시한다. 집적 메모리 조립체는 3개의 제어 다이들 및 3개의 메모리 다이들을 갖는다. 일부 실시예들에서, 3개 초과의 메모리 다이들 및 3개 초과의 제어 다이가 있다. 각각의 제어 다이는 메모리 다이들 중 적어도 하나에 부착(예컨대, 접합)된다. 본드 패드들 (282/284) 중 일부가 도시되어 있다. 더 많은 본드 패드들이 있을 수 있다. 함께 접합되는 2개의 다이들(201, 211) 사이의 공간은 에폭시 또는 다른 수지 또는 중합체로부터 형성될 수 있는 고체 층으로 충전된다. 이 러한 고체 층은 다이들(201, 211) 사이의 전기적 접속들을 보호하고, 다이들을 함께 추가로 고정시킨다. 다양한 재료들이 고체 층으로서 사용될 수 있지만, 실시예들에서, 그것은 미국 캘리포니아주에 사무소가 있는, 헨켈 코포레이션(Henkel Corp.)으로부터의 하이졸(Hysol) 에폭시 수지일 수 있다. 집적 메모리 조립체는 예를 들어 계단형 오프셋을 갖고서 적층되어, 각각의 레벨에 있는 본드 패드들을 커 버되지 않고 위로부터 액세스 가능한 상태로 남길 수 있다. 본드 패드들에 접속된 와이어 본드들은 제어 다이를 기판에 접속시킨다. 다수의 그러한 와이어 본드들은 각각의 제어 다이의 폭을 가로질러 (즉, 도 2c의 페이지 내로) 형성될 수 있다. 메모리 다이 관통 실리콘 비아(TSV)가 메모리 다이를 통해 신호들을 라우팅하는 데 사용될 수 있다. 제어 다이 관통 실리콘 비아(TSV)는 제어 다이를 통해 신호들을 라우팅하는 데 사용될 수 있다. TSV 들(276, 278)은 반도체 다이들(201, 211) 내의 집적 회로들의 형성 전에, 형성 동안 또는 형성 후에 형성될 수 있다. TSV들은 웨이퍼들을 관통하여 홀들을 에칭함으로써 형성될 수 있다. 홀들은, 이어서, 금속 확산에 대항 하는 장벽으로 라이닝될 수 있다. 장벽 층은 이어서 시드 층으로 라이닝될 수 있고, 시드 층은 구리와 같은 전 기 도체로 도금될 수 있지만, 알루미늄, 주석, 니켈, 금, 도핑된 폴리실리콘, 및 이들의 합금들 또는 조합들과 같은 다른 적합한 재료들이 사용될 수 있다. 솔더 볼들은 기판의 하부 표면 상의 접촉 패드들에 선택적으로 부착될 수 있다. 솔더 볼들 은 집적 메모리 조립체를 인쇄 회로 보드와 같은 호스트 디바이스에 전기적으로 그리고 기계적으로결합하는 데 사용될 수 있다. 집적 메모리 조립체가 LGA 패키지로서 사용되도록 의도되는 경우 솔더 볼들 이 생략될 수 있다. 솔더 볼들은 집적 메모리 조립체와 메모리 제어기 사이의 인터페이스 의 일부를 형성할 수 있다. 도 2d는 기판 상에 적층된 집적 메모리 조립체의 다른 실시예의 측면도를 도시한다. 도 2d의 집적 메모리 조립체는 3개의 제어 다이 및 3개의 메모리 다이를 갖는다. 일부 실시예들에서, 3개 초 과의 메모리 다이들 및 3개 초과의 제어 다이들이 있다. 이 예에서, 각각의 제어 다이는 적어 도 하나의 메모리 다이에 접합된다. 선택적으로, 제어 다이는 둘 이상의 메모리 다이에 접합될 수 있다. 본드 패드들(282, 284) 중 일부가 도시되어 있다. 더 많은 본드 패드들이 있을 수 있다. 함께 접합되는 2개의 다이들(201, 211) 사이의 공간은 에폭시 또는 다른 수지 또는 중합체로부터 형성될 수 있는 고체 층으로 충전된다. 도 2c에서의 예와 대조적으로, 도 2d에서의 집적 메모리 조립체는 계단형 오프셋을 갖지 않는 다. 메모리 다이 관통 실리콘 비아(TSV)가 메모리 다이를 통해 신호들을 라우팅하는 데 사용될 수 있다. 제어 다이 관통 실리콘 비아(TSV)는 제어 다이를 통해 신호들을 라우팅하는 데 사용될 수 있 다. 솔더 볼들은 기판의 하부 표면 상의 접촉 패드들에 선택적으로 부착될 수 있다. 솔더 볼들 은 집적 메모리 조립체를 인쇄 회로 보드와 같은 호스트 디바이스에 전기적으로 그리고 기계적으로 결합하는 데 사용될 수 있다. 집적 메모리 조립체가 LGA 패키지로서 사용되도록 의도되는 경우 솔더 볼들 이 생략될 수 있다. 위에서 간단히 논의된 바와 같이, 제어 다이 및 메모리 다이는 함께 접합될 수 있다. 각각의 다이 (201, 211) 상의 본드 패드들이 2개의 다이들을 함께 접합하는 데 사용될 수 있다. 일부 실시예들에서, 본드 패드들은 소위 Cu-Cu 접합 프로세스에서, 솔더 또는 다른 추가 재료 없이, 서로 직접 접합된다. Cu-Cu 접합 프 로세스에서, 본드 패드들은 고도로 평면적이도록 제어되고, 그렇지 않은 경우 본드 패드 상에 정착되어 밀접한 본드를 방지할 수 있는 주변 미립자들이 거의 없는 고도로 제어된 환경에서 형성된다. 그러한 적절하게 제어된 조건들 하에서, 본드 패드들은 표면 장력에 기초하여 상호 본드를 형성하도록 서로에 대해 정렬 및 가압된다. 그러한 본드들은 실온에서 형성될 수 있지만, 열이 또한 가해질 수 있다. Cu-Cu 접합을 사용하는 실시예들에서, 본드 패드들은 약 5 μm 정사각형일 수 있고, 5 μm 내지 5 μm의 피치로 서로 이격될 수 있다. 이러한 프로세스는 본 명세서에서 Cu-Cu 접합으로 지칭되지만, 이러한 용어는 또한 본드 패드들이 Cu 이외의 재 료들로 형성되는 경우에도 적용할 수 있다. 본드 패드들의 면적이 작을 때, 반도체 다이들을 서로 접합하는 것이 어려울 수 있다. 본드 패드들의 크기 및 이들 사이의 피치는, 본드 패드들을 포함하는 반도체 다이들의 표면들 상에 필름 층을 제공함으로써 추가로 감 소될 수 있다. 필름 층은 본드 패드들 주위에 제공된다. 다이들이 합쳐질 때, 본드 패드들은 서로에 접합할 수 있고, 각각의 다이들 상의 필름 층들이 서로에 접합할 수 있다. 그러한 본딩 기법은 하이브리드 접합으로 지칭될 수 있다. 하이브리드 접합을 사용하는 실시예들에서, 본드 패드들은 약 5 μm 정사각형일 수 있고, 1 μm 내지 5 μm의 피치로 서로 이격될 수 있다. 훨씬 더 작은 크기들 및 피치들을 갖는 본드 패드들을 제공하 는 접합 기법들이 사용될 수 있다. 일부 실시예들은 다이들(201, 211)의 표면 상에 필름을 포함할 수 있다. 그러한 필름이 초기에 제공되지 않는 경우, 다이들 사이의 공간은 에폭시 또는 다른 수지 또는 중합체로 언더필(under fill)될 수 있다. 언더필 재 료는 액체로서 적용될 수 있고, 이어서 고체 층으로 경화될 수 있다. 이러한 언더필 단계는 다이들(201, 211) 사이의 전기적 접속들을 보호하고, 다이들을 함께 추가로 고정시킨다. 다양한 재료들이 언더필 재료로서 사용 될 수 있지만, 실시예들에서, 그것은 미국 캘리포니아주 소재의 오피스들을 갖는 헨켈 코포레이션으로부터의 하 이졸 에폭시 수지일 수 있다. 도 3은 복수의 감지 증폭기들 및 관리 회로로도 지칭되는 공통 부분으로 분할되는 컬럼 제어 회로부 의 일부분의 일 실시예를 도시하는 블록도이다. 하나의 실시예에서, 각 감지 증폭기는 각 비트 라인 에 연결되고, 각 비트 라인은 결국 하나 이상의 NAND 스트링에 연결된다. 일 예시적인 구현에서, 각각의 비트 라인은 6개의 NAND 스트링에 접속되며, 이때 서브-블록당 하나의 NAND 스트링이다. 관리 회로가 다수의 (예컨대, 4 개, 8개 등등) 감지 증폭기들의 세트에 연결된다. 그룹 내의 감지 증폭기들 각각은 데이 터 버스를 통해 연관된 관리 회로와 통신한다.각각의 감지 증폭기는 프로그램, 검증, 소거 및 판독 동작들 동안 비트 라인들(BL0, BL1. BL2. BL3 참조) 에 전압들을 제공하기 위해 작동한다. 감지 증폭기들은 또한 각자의 감지 증폭기에 접속되는 비트 라인에 접속 된 NAND 스트링 내의 메모리 셀들의 조건(예컨대, 데이터 상태)을 감지하는 데 사용된다. 각각의 감지 증폭기는 트랜지스터(예를 들어, nMOS)에 연결된 셀렉터(selector) 또는 스위치를 포함한다. 트랜지스터의 제어 게이트 및 드레인에서의 전압들에 기초하여, 트랜지스터는 패스 게이트로서 또는 비트 라인 클램프로서 동작할 수 있다. 제어 게이트에서의 전압이 드레인 상의 전압보다 충분 히 더 높을 때, 트랜지스터는 드레인에서의 전압을 트랜지스터의 소스에서의 비트 라인(BL)에 패스하기 위 한 패스 게이트로서 동작한다. 예를 들어, 선택되지 않은 NAND 스트링을 프리-차지하고 금지할 때 1 내지 2 V 와 같은 프로그램-금지 전압이 전달될 수 있다. 또는 선택된 NAND 스트링에서의 프로그래밍을 허용하기 위해 0 V와 같은 프로그램-인에이블 전압이 전달될 수 있다. 셀렉터는 전원 전압 Vdd, 예를 들어, 3 내지 4V를 트랜지스터의 제어 게이트에 패스하여 그것이 패스 게이트로서 동작하게 할 수 있다. 제어 게이트에서의 전압이 드레인 상의 전압보다 더 낮을 때, 트랜지스터는 비트 라인 전압을 Vcg-Vth에 설정하거나 클램핑하기 위한 소스-팔로워(source-follower)로서 동작하며, 여기서 Vcg는 제어 게이트 상의 전압이고, Vth, 예를 들어, 0.7 V는 트랜지스터의 임계 전압이다. 이는 소스 라인이 0 V에 있다고 가정한 다. Vcelsrc가 0이 아니라면, 비트 라인 전압은 Vcg-Vcelsrc-Vth에 클램핑된다. 그에 따라 트랜지스터는 때때 로 비트 라인 클램프(BLC) 트랜지스터로 지칭되고, 제어 게이트 상의 전압 Vcg는 비트 라인 클램프 전압 Vblc로 지칭된다. 이러한 모드는 판독 및 검증 동작들과 같은 감지 동작들 동안 사용될 수 있다. 이에 따라 비트 라인 전압은 셀렉터에 의해 출력된 전압에 기초하여 트랜지스터에 의해 설정된다. 예를 들어, 셀렉터는 Vsense+Vth, 예를 들어, 1.5 V를 트랜지스터의 제어 게이트에 패스하여 비트 라인 상에서 Vsense, 예를 들어,0.8 V를 제공할 수 있다. Vbl 셀렉터는 트랜지스터 상의 제어 게이트 전압보다 더 높은 Vdd와 같은 상대적으로 높은 전압을 드레인에 패스하여, 감지 동작들 동안 소스-팔로워 모드를 제 공할 수 있다. Vbl은 비트 라인 전압을 지칭한다. Vbl 셀렉터는 다수의 전압 신호들 중 하나를 패스할 수 있다. 예를 들어, Vbl 셀렉터는 프로그램 루프 동 안 초기 전압, 예를 들어, 0 V로부터 선택되지 않은 NAND 스트링의 각 비트 라인들에 대한 프로그램 금지 전압, 예를 들어, Vbl_inh로 증가하는 프로그램-금지 전압 신호를 패스할 수 있다. Vbl 셀렉터는 프로그램 루프 동안 선택된 NAND 스트링들의 각 비트 라인들에 대한 0 V와 같은 프로그램-인에이블 전압 신호를 패스할 수 있 다. 하나의 접근법에서, 각 감지 회로의 셀렉터는 다른 감지 회로들의 셀렉터들과는 별개로 제어될 수 있다. 각 감지 회로의 Vbl 셀렉터는 또한, 다른 감지 회로들의 Vbl 셀렉터들과는 별개로 제어될 수 있다. 감지 동안, 감지 노드는 3 V와 같은 초기 전압(Vsense_init)까지 충전된다. 그런 다음, 감지 노드는 트랜 지스터를 통해 비트 라인으로 전달되고, 감지 노드의 감쇠의 양은 메모리 셀이 전도성 상태에 있는지 또는 비전도성 상태에 있는지 여부를 결정하는 데 사용된다. 감지 노드의 감쇠의 양은 또한 메모리 셀에서의 전류 Icell이 기준 전류 Iref를 초과하는지 여부를 표시한다. 더 큰 감쇠는 더 큰 전류에 대응한다. Icell<=Iref이 라면, 메모리 셀은 비전도성 상태에 있고, Icell>Iref이라면, 메모리 셀은 전도성 상태에 있다. 특히, 비교 회로는 감지 노드 전압을 감지 시간에서의 트립 전압(trip voltage)과 비교함으로써 감쇠의 양 을 결정한다. 감지 노드 전압이 트립 전압 Vtrip 미만으로 감쇠한다면, 메모리 셀은 전도성 상태에 있고 그의 Vth는 검증 전압 이하이다. 감지 노드 전압이 Vtrip 미만으로 감쇠하지 않는다면, 메모리 셀은 비전도성 상태 에 있고 그의 Vth는 검증 전압 초과이다. 감지 노드 래치는 예를 들어, 메모리 셀이, 각각, 전도성 상태 에 있는지 또는 비전도성 상태에 있는지 여부에 기초하여 비교 회로에 의해 0 또는 1로 설정된다. 예를 들어, 프로그램-검증 테스트에서, 0은 불합격을 나타낼 수 있고 1은 합격을 나타낼 수 있다. 감지 노드 래치에 서의 비트는 스캔 동작의 상태 비트 스캔 동작에서 판독될 수 있거나, 채움 동작에서 0으로부터 1로 플립(fli p)될 수 있다. 감지 노드 래치 내의 비트는 또한 다음 프로그램 루프에서 비트 라인 전압을 금지 또는 프 로그램 인에이블 레벨로 설정할 지 여부를 결정하기 위한 록아웃 스캔에서 사용될 수 있다. L 관리 회로는 프로세서, 데이터 래치들(340, 342, 344 및 346)의 4개의 예시적인 세트들, 및 데이터 래치들의 세트와 데이터 버스 사이에 커플링된 I/O 인터페이스를 포함한다. 도 3은 데이터 래치들 (340, 342, 344 및 346)의 4개의 예시적인 세트들을 도시한다; 그러나, 다른 실시예들에서, 4개 초과 또는 4개 미만이 구현될 수 있다. 일 실시예에서, 각 감지 증폭기마다 래치들의 하나의 세트가 있다. 예를 들어 개별 래치들(ADL, BDL, CDL 및 XDL)을 포함하는, 3개의 데이터 래치들의 하나의 세트가 각각의 감지 회로에 대해 제공될 수 있다. 일부 경우들에서, 상이한 수의 데이터 래치들이 사용될 수 있다. 메모리 셀당 3 비트 실 시예에서, ADL은 데이터의 하부 페이지에 대한 비트를 저장하고, BDL은 데이터의 중간 페이지에 대한 비트를 저 장하고, CDL은 데이터의 상부 페이지에 대한 비트를 저장하고, XDL은 메모리 제어기로부터 데이터를 저장/래칭 하기 위한 인터페이스 래치의 역할을 한다. 프로세서는 이를테면 감지된 메모리 셀에 저장된 데이터를 결정하고 결정된 데이터를 데이터 래치들의 세 트에 저장하기 위해, 계산들을 수행한다. 데이터 래치들(340 내지 346)의 각 세트는 판독 동작 동안 프로세서 에 의해 결정된 데이터 비트들을 저장하는 데, 그리고 메모리에 프로그래밍되도록 의도되는 기록 데이터를 나타내는 프로그래밍 동작 동안 데이터 버스로부터 임포트된 데이터 비트들을 저장하는 데 사용된다. I/O 인터페이스는 데이터 래치들(340 내지 346)과 데이터 버스 사이의 인터페이스를 제공한다. 판독 동안, 시스템의 동작은 어드레싱된 메모리 셀에 대한 상이한 제어 게이트 전압들의 공급을 제어하는 상태 머신의 제어 하에서 이루어진다. 그것이 메모리에 의해 지원되는 다양한 메모리 상태들에 대응하는 다양 한 미리 정의된 제어 게이트 전압들을 통해 진행되기 때문에, 감지 회로는 이러한 전압들 중 하나에서 트리핑할 수 있고, 대응하는 출력이 데이터 버스를 통해 감지 증폭기로부터 프로세서로 제공될 것이다. 그 시 점에, 프로세서는 감지 회로의 트리핑 이벤트(들) 및 입력 라인들을 통한 상태 머신으로부터의 인가 된 제어 게이트 전압에 관한 정보의 고려에 의해 결과적인 메모리 상태를 결정한다. 그런 다음, 이는 메모리 상태에 대한 이진 인코딩을 계산하고, 결과적인 데이터 비트들을 데이터 래치들(340 내지 346)에 저장한다. 일부 구현예들은 다수의 프로세서들을 포함할 수 있다. 일 실시예에서, 각 프로세서는 출력 라인(도 시되지 않음)을 포함하여, 출력 라인들 각각이 와이어드(wired)-OR 연결로 연결되게 할 것이다. 와이어드 OR 연결 또는 라인이 노드에서 다수의 와이어들을 함께 연결함으로써 제공될 수 있으며, 여기서 각 와이어는 각 프 로세서로부터의 하이 또는 로우 입력 신호를 운반하고, 노드의 출력은 입력 신호들 중 임의의 것이 하이라면 하 이이다. 일부 실시예들에서, 출력 라인들은 와이어드-OR 라인에 연결되기 전에 반전된다. 이러한 구성은 프로 그래밍 프로세스가 완료된 때의 프로그램-검증 테스트 동안의 신속한 결정을 가능하게 하는데, 와이어드-OR을 수신하는 상태 머신이 프로그래밍되는 모든 비트들이 원하는 레벨에 도달한 때를 결정할 수 있기 때문이다. 예 를 들어, 각 비트가 그의 원하는 레벨에 도달했을 때, 그 비트에 대한 로직 0이 와이어드-OR 라인에 전송될 것 이다(또는 데이터 1이 반전된다). 모든 비트들이 데이터 0(또는 반전된 데이터 1)을 출력할 때, 상태 머신은 프로그래밍 프로세스를 종료시키는 것을 알고 있다. 각 프로세서가 8개의 감지 회로들과 통신하기 때문에, 상 태 머신은 와이어드-OR 라인을 8회 판독할 필요가 있거나, 상태 머신이 와이어드-OR 라인을 1회만 판독하면 되 도록 연관된 비트 라인들의 결과들을 누산하기 위해 로직이 프로세서에 추가된다. 유사하게, 로직 레벨들 을 올바르게 선택함으로써, 글로벌 상태 머신은 제1 비트가 그의 상태를 변경하는 때를 검출하고 그에 맞춰 알 고리즘들을 변경할 수 있다. 메모리 셀들에 대한 프로그램 또는 검증 동작들 동안, 프로그래밍될 데이터(기록 데이터)는 데이터 버스로 부터 데이터 래치들(340-346)의 세트에 저장된다. 리프로그래밍(reprogramming) 동안, 메모리 셀의 데이터 래 치들의 각 세트는 프로그램 펄스 크기에 기초하여 리프로그래밍을 위해 메모리 셀을 언제 인에이블시킬지를 표 시하는 데이터를 저장할 수 있다. 프로그래밍 동작은, 상태 머신의 제어 하에서, 일련의 프로그래밍 전압 펄스들을 어드레싱된 메모리 셀들 의 제어 게이트들에 인가한다. 각 전압 펄스는 증분 스텝 펄스 프로그래밍(incremental step pulse programming)으로 지칭되는 프로세스에서 스텝 크기만큼 이전의 프로그램 펄스로부터 크기가 증가될 수 있다. 각 프로그램 전압 다음에, 메모리 셀들이 원하는 메모리 상태로 프로그래밍되었는지를 결정하는 검증 동작이 뒤 따른다. 일부 경우들에서, 프로세서는 원하는 메모리 상태에 대한 재판독된 메모리 상태를 모니터링한다. 이들 2개가 일치할 때, 프로세서는, 예컨대 그의 래치들을 업데이트함으로써, 비트 라인을 프로그램 금지 모드에 설정한다. 이는 비트 라인에 결합된 메모리 셀의 제어 게이트에 추가적인 프로그램 펄스들이 인가될지 라도 그 메모리 셀의 추가의 프로그래밍을 금지한다. 도 4는 수직 NAND 스트링들로서 배열된 복수의 비휘발성 메모리 셀들을 포함하는 메모리 어레이를 포함할 수 있는 모놀리식 3차원 메모리 어레이/구조체의 하나의 예시적인 실시예의 일부분의 사시도이다. 예를 들어, 도 4는 메모리의 하나의 블록의 일부분을 도시한다. 도시된 구조체는 교번하는 유전체 층들 및 전도성 층 들의 스택 위에 위치된 비트 라인들(BL)의 세트를 포함한다. 예시적인 목적을 위해, 유전체 층들 중 하나 의 유전체 층은 D로 마킹되고 전도성 층들(워드 라인 층들로도 지칭됨) 중 하나의 전도성 층은 W로 마킹된다. 교번하는 유전체 층들 및 전도성 층들의 수는 특정 구현 요건들에 기초하여 달라질 수 있다. 하기에서 설명될바와 같이, 일 실시예에서 교번하는 유전체 층들 및 전도성 층들은 격리 영역들(IR)에 의해 6개의(또는 상이한 수의) 영역(예컨대, 서브-블록들)으로 분할된다. 도 4는 하나의 격리 영역(IR)이 2개의 서브-블록을 분리하는 것을 도시한다. 교번하는 유전체 층들 및 워드 라인 층들 아래에는 소스 라인 층(SL)이 있다. 메모리 홀들이 교번하는 유전체 층들 및 전도성 층들의 스택 내에 형성된다. 예를 들어, 메모리 홀들 중 하나가 MH로 마킹된 다. 도 4에서, 유전체 층들은 판독기가 교번하는 유전체 층들 및 전도성 층들의 스택 내에 위치된 메모리 홀들 을 볼 수 있도록 시스루(see-through)로 도시되어 있다는 것에 유의한다. 일 실시예에서, NAND 스트링들은 메 모리 셀들의 수직 컬럼을 생성하도록 메모리 홀을 전하 트래핑 재료를 포함하는 재료들로 충전함으로써 형성된 다. 각각의 메모리 셀은 데이터의 하나 이상의 비트들을 저장할 수 있다. 메모리 어레이를 포함하는 3차 원 모놀리식 메모리 어레이의 더 상세한 사항들이 하기에서 제공된다. 도 4a는 2개의 평면들(402, 404)로 분할된 메모리 어레이의 하나의 예시적인 구성을 설명하는 블록도이다. 이어서, 각각의 평면은 M개의 블록들로 분할된다. 일례에서, 각각의 평면은 약 2000개의 블록들을 갖는다. 그 러나, 상이한 개수의 블록들 및 평면들이 또한 사용될 수 있다. 일 실시예에서, 메모리 셀들의 블록은 소거의 단위(예컨대, 소거 블록으로도 지칭됨)이다. 즉, 블록의 모든 메모리 셀들은 함께 소거된다. 다른 실시예들에 서, 블록들은 서브-블록들로 분할될 수 있고, 서브-블록들은 소거의 단위일 수 있다. 메모리 셀들은 또한 신호 전달 및 선택 회로들을 인에이블하기 위해 메모리 구조체를 조직화하는 것과 같이, 다른 이유들로 블록들로 그 룹화될 수 있다. 일부 실시예들에서, 블록은 접속된 메모리 셀들의 그룹을 표현하는데, 이는 블록의 메모리 셀 들이 워드 라인들의 공통 세트를 공유하기 때문이다. 예를 들어, 하나의 블록에 대한 워드 라인들은 모두 그 블록에 대한 모든 수직 NAND 스트링들에 연결된다. 도 4a는 2개의 평면들(402/404)을 도시하지만, 2개보다 더 많거나 또는 더 적은 평면들이 구현될 수 있다. 일부 실시예들에서, 메모리 어레이는 8개의 평면들을 포 함한다. 다른 실시예들에서, 메모리 어레이는 8개 초과의 평면들을 포함한다. 도 4b 내지 도 4j는 도 4의 구조체에 대응하고, 도 2a 및 도 2b의 메모리 어레이를 구현하는 데 사용될 수 있는 예시적인 3차원(\"3D\") NAND 구조를 도시한다. 도 4b는 평면의 블록 2의 일부분의 평면도를 도 시하는 도면이다. 도 4b에서 알 수 있는 바와 같이, 도 4b에 도시된 블록은 432의 방향으로 연장된다. 일 실 시예에서, 메모리 어레이는 많은 층들을 갖지만; 도 4b는 상단 층만을 도시한다. 도 4b는 메모리 홀들에 대응되는 수직 컬럼들을 표현하는 복수의 원들을 도시한다. 수직 컬럼들 각각은 다수의 선택 트랜지스터들(선택 게이트 또는 셀렉트 게이트로도 지칭됨) 및 다수의 메모리 셀들을 포함한다. 일 실시 예에서, 각각의 수직 컬럼은 NAND 스트링을 구현한다. 예를 들어, 도 4b는 수직 컬럼들/NAND 스트링들 (426,432, 436, 446, 456, 462, 466, 472, 474, 476)의 서브세트를 레이블링한다. 도 4b는, 또한, 비트 라인들(411, 412, 413, 414, …, 419)을 포함하는 비트 라인들의 세트를 도시한다. 도 4b는 블록의 단지 일부만이 도시되어 있기 때문에 24개의 비트 라인들을 도시한다. 24개 초과의 비트 라인 들이 블록의 수직 컬럼들에 접속된 것이 고려된다. 수직 컬럼들을 표현하는 원들 각각은 하나의 비트 라인에 대한 그의 접속부를 나타내도록 \"x\"를 갖는다. 예를 들어, 비트 라인은 수직 컬럼들(426, 436, 446, 456, 466, 476)에 접속된다. 도 4b에 도시된 블록은 격리 영역들(480, 482, 484, 486, 488)의 세트를 포함하는데, 이들은 SiO2로 형성되지만; 다른 유전체 재료들이 또한 사용될 수 있다. 격리 영역들(480, 482, 484, 486, 488)은 블록의 상 단 층들을 6개의 영역들로 분할하는 역할을 하는데; 예를 들어, 도 4b에 도시된 상단 층은 모두 서브-블록들로 지칭되는 영역들(420, 430, 440, 450, 460, 470)로 분할된다. 일 실시예에서, 격리 영역들은 단지 선택 게이트 들을 구현하는 데 사용되는 층들만을 분할하여 상이한 서브-블록들 내의 NAND 스트링들이 독립적으로 선택될 수 있도록 한다. 일 예시적인 구현예에서, 비트 라인은 영역들(서브-블록들)(420, 430, 440, 450, 460, 470)의 각 각에서 하나의 수직 컬럼/NAND 스트링에만 접속된다. 그러한 구현예에서, 각각의 블록은 활성 컬럼들의 24개의 로우들을 갖고, 각각의 비트 라인은 각각의 블록 내의 6개의 로우들에 접속된다. 일 실시예에서, 공통 비트 라 인에 접속된 6개의 수직 컬럼들/NAND 스트링들 모두 동일한 워드 라인(또는 워드 라인들의 세트)에 접속되고; 따라서, 시스템은 드레인측 선택 라인들을 이용하여 6개 중 메모리 동작(프로그램, 검증, 판독, 및/또는 소거) 을 거칠 하나(또는 다른 서브세트)를 선택한다. 도 4b는 4줄의 수직 컬럼들을 갖는 각각의 영역(420, 430, 440, 450, 460, 470), 6개의 영역들 및 블록 내의 24줄의 수직 컬럼들을 도시하지만, 그러한 정확한 수들은 예시적인 구현예이다. 다른 실시예들은 블록당 더 많 거나 더 적은 영역들, 영역당 수직 컬럼들의 더 많거나 더 적은 로우들, 및 블록당 수직 컬럼들의 더 많거나 더 적은 로우들을 포함할 수 있다. 도 4b는 또한 스태거링(staggering)된 수직 컬럼들을 도시한다. 다른 실시예들에서, 스태거링의 상이한 패턴들이 사용될 수 있다. 일부 실시예들에서, 수직 컬럼들은 스태거링되지 않는다. 도 4c는 도 4b의 라인(AA)을 따르는 단면도를 보여주는 3차원 메모리 어레이의 일 실시예의 일부분을 도시 한다. 이러한 단면도는 수직 컬럼들(NAND 스트링들)(472, 474) 및 영역을 통하여 절단된다(도 4b 참조). 도 4c의 구조체는 3개의 드레인측 선택 층들(SGD0, SGD1, SGD2); 3개의 소스측 선택 층들(SGS0, SGS1, SGS2); 3개의 더미 워드 라인 층들(DD0, DD1, DDS); 데이터 메모리 셀들에 접속되기 위한 240개의 워드 라인 층들(WL0 내지 WL239) 및 250개의 유전체 층들(Dl0 내지 DL249)을 포함한다. 다른 실시예들은 위의 도 4c에서 기술된 개 수들보다 많거나 적게 구현할 수 있다. 일 실시예에서, SGD0, SGD1 및 SGD2는 함께 접속되고; SGDS0, SGS1 및 SGS2는 함께 접속된다. 수직 컬럼들(472, 474)은 드레인측 선택 층들, 소스측 선택 층들, 더미 워드 라인 층들 및 워드 라인 층들을 통 하여 돌출된 것으로 도시되어 있다. 일 실시예에서, 각각의 수직 컬럼은 수직 NAND 스트링을 포함한다. 아래 에 나열된 층들 및 수직 컬럼들 아래에는 기판, 기판 상의 절연 필름, 및 소스 라인(SL)이 있다. 수 직 컬럼의 NAND 스트링은 스택의 저부에 소스 단부를 갖고 스택의 상단에 드레인 단부를 갖는다. 도 4b와 일치하는 바와 같이, 도 4c는 커넥터를 통하여 비트 라인에 접속된 수직 컬럼을 도시한다. 보다 쉬운 참조를 위하여, 드레인측 선택 층들; 소스측 선택 층들, 더미 워드 라인 층과 데이터 워드 라인 층을 통칭하여 전도성 층이라 칭한다. 일 실시예에서, 전도성 층들은 TiN과 텅스텐의 조합으로 제조된다. 다른 실 시예들에서, 다른 재료들, 예컨대, 도핑된 폴리실리콘, 금속, 예컨대, 텅스텐 또는 금속 규화물이 전도성 층들 을 형성하는 데 사용될 수 있다. 일부 실시예들에서, 상이한 전도성 층들이 상이한 재료들로 형성될 수 있다. 전도성 층들 사이에는 유전체 층들(DL0 내지 DL249)이 있다. 예를 들어, 유전체 층(DL240)은 워드 라인 층 (WL235) 위에 그리고 워드 라인 층(WL236) 아래에 있다. 일 실시예에서, 유전체 층들은 SiO2로 제조된다. 다 른 실시예들에서, 다른 유전체 재료들이 유전체 층들을 형성하는 데 사용될 수 있다. 비휘발성 메모리 셀들은 스택 내의 교번하는 전도성 및 유전체 층들을 통하여 연장되는 수직 컬럼들을 따라서 형성된다. 일 실시예에서, 메모리 셀들은 NAND 스트링들로 배열된다. 워드 라인 층들(WL0 내지 W239)은 메모 리 셀들(데이터 메모리 셀들로도 지칭됨)에 접속된다. 더미 워드 라인 층들(DD0, DD1, DS)은 더미 메모리 셀들 에 접속된다. 더미 메모리 셀은 호스트 데이터를 저장하지 않고, 호스트 데이터를 저장하기에 적합하지 않은 한편, 데이터 메모리 셀은 호스트 데이터를 저장하는 데 적합하다. 본 출원의 목적을 위하여, 호스트 데이터는 호스트의 사용자의 데이터와 같이, 저장 시스템 외부 개체 또는 호스트로부터 제공되는 데이터이다. 호스트 데이터는 메모리 시스템(예컨대, L2P 테이블들)에 의해 생성된 시스템 데이터와 대조될 수 있다. 일부 실시예들에서, 데이터 메모리 셀들 및 더미 메모리 셀들은 동일한 구조를 가질 수 있다. 드레인측 선택 층들(SGD0, SGD1, SGD2)은 NAND 스트링들과 비트 라인들을 전기적으로 접속 및 분리시키는 데 사용된다. 소스 측 선택 층들(SGS0, SGS1, SGS2)은 NAND 스트링들과 소스 라인(SL)을 전기적으로 접속 및 분리시키는 데 사용된 다. 워드 라인들(WL0 내지 WL239)의 스택은 상단 엣지(edge) 워드 라인(WL239)과 하단 엣지(edge) 워드 라인(WL0) 을 포함하여, 스택의 엣지들에서 2개의 엣지 워드 라인들을 포함한다는 점에 유의한다. 워드 라인들(WL1 내지 WL238)은 비-엣지(edge) 워드 라인들이다. 도 4d는 도 4b의 라인 BB를 따르는 단면도를 보여주는 3차원 메모리 어레이의 일 실시예의 일부분을 도시 한다. 이러한 단면도는 수직 컬럼들(NAND 스트링들)(432, 434) 및 영역을 통하여 절단된다(도 4b 참조). 도 4d는 도 4c와 동일한 교번하는 전도성 및 유전체 층들을 도시한다. 도 4d는 또한 격리 영역을 도시한 다. 격리 영역들(480, 482, 484, 486, 488)은 메모리 홀들/수직 컬럼들/NAND 스트링들의 일부분을 위해 사용되 던 공간을 차지한다. 예를 들어, 격리 영역은 수직 컬럼의 일부분을 위해 사용되던 공간을 차지한다. 보다 구체적으로, 수직 컬럼의 일부분(예컨대, 직경의 절반)은 격리 영역을 수용하기 위 해 층들(SDG0, SGD1, SGD2, DD0)로부터 제거되었다. 따라서, 수직 컬럼의 대부분은 원통형(원형 단면을 가짐)인 반면, 층들(SDG0, SGD1, SGD2, DD0)의 수직 컬럼의 일부분은 반원형 단면을 가진다. 일 실시예에 서, 교번하는 전도성 및 유전체 층들의 스택이 형성된 후, 스택이 격리 영역을 위한 공간을 만들기 위해 식각되 고 그 공간은 SiO2로 채워진다. 도 4e는 도 4b의 라인(CC)을 따르는 단면도를 보여주는 3차원 메모리 어레이의 일 실시예의 일부분을 도시 한다. 이러한 단면도는 수직 컬럼들(NAND 스트링들)(452, 4624)을 통하여 절단된다(도 4b 참조). 도 4e는 도4c와 동일한 교번하는 전도성 및 유전체 층들을 도시한다. 도 4e는 또한 수직 컬럼들(NAND 스트링)로 절 단된 격리 영역을 도시한다. 도 4f는 수직 컬럼의 일부를 포함하는 도 4c의 영역의 단면도를 도시한다. 일 실시예에서, 수직 컬 럼들은 둥글지만; 다른 실시예에서는 다른 형상들이 사용될 수 있다. 일 실시예에서, 수직 컬럼은 SiO2와 같은 유전체로 제조된 내부 코어 층을 포함한다. 다른 재료들이 또한 사용될 수 있다. 내부 코어를 둘러싼 것이 폴리실리콘 채널이다. 폴리실리콘 이외의 재료들이 또한 사용될 수 있다. 이것이 비트 라인 및 소스 라인에 접속된 채널이라는 것에 유의해야 한다. 채널을 둘러싼 것이 터널링 유전체 (tunneling dielectric)이다. 일 실시예에서, 터널링 유전체는 ONO 구조를 갖는다. 터널링 유전체 를 둘러싼 것이 (예를 들어) 실리콘 질화물과 같은 전하 트래핑 층이다. 다른 메모리 재료들 및 구 조들도 사용될 수 있다. 본 명세서에서 설명되는 기술은 임의의 특정 재료 또는 구조에 제한되지 않는다. 도 4d는 유전체 층들(DLL239, DLL240, DLL241, DLL242, DLL243), 및 워드 라인 층들(WLL234, WLL235, WLL236, WLL237, WLL238)을 도시한다. 워드 라인 층들의 각각은 차단 산화물 층에 의해 둘러싸인 산화알루미늄 층 에 의해 둘러싸인 워드 라인 영역을 포함한다. 다른 실시예들에서, 차단 산화물 층은 전하 트래핑 층과 평행하고 근접한 수직 층일 수 있다. 워드 라인 층들의 수직 컬럼과의 물리적 상호작용은 메모리 셀 들을 형성한다. 따라서, 메모리 셀은, 일 실시예에서, 채널, 터널링 유전체, 전하 트래핑 층, 차단 산화물 층, 산화알루미늄 층 및 워드 라인 영역을 포함한다. 예를 들어, 워드 라인 층 (WLL238), 및 수직 컬럼의 일부분은 메모리 셀(MC1)을 포함한다. 워드 라인 층(WL237), 및 수직 컬럼 의 일부분은 메모리 셀(MC2)을 포함한다. 워드 라인 층(WLL236), 및 수직 컬럼의 일부분은 메모리 셀(MC3)을 포함한다. 워드 라인 층(WLL235), 및 수직 컬럼의 일부분은 메모리 셀(MC4)을 포함한다. 워드 라인 층(WLL234), 및 수직 컬럼의 일부분은 메모리 셀(MC5)을 포함한다. 다른 아키텍처들에서, 메모리 셀 이 상이한 구조를 가질 수 있지만; 메모리 셀은 여전히 저장 유닛일 것이다. 메모리 셀이 프로그래밍된 경우, 전자들은 메모리 셀과 연관된(예를 들어, 내부에) 전하 트래핑 층의 일부 에 저장된다. 이 전자들은 워드 라인 영역 상의 적절한 전압에 응하여, 채널로부터 터널링 유전체 를 통하여 전하 트래핑 층 내로 인출된다. 메모리 셀의 임계 전압(Vth)은 저장된 전하의 양에 비례 하여 증가된다. 일 실시예에서, 프로그래밍은 전하 트래핑 층 내로의 전자들의 파울러-노드하임 터널링 (Fowler-Nordheim tunneling)을 통하여 달성된다. 소거 동작 동안, 전자들이 채널로 복귀되거나 정공들이 전하 트래핑 층 내로 주입되어 전자들과 재결합한다. 일 실시예에서, GIDL과 같은 물리적 메커니즘을 통하여 전하 트래핑 층 내로의 정공 주입을 사용하여 소거가 달성된다. 도 4g는 MC5를 통해 절단되는 도 4f의 수직 컬럼의 단면도를 도시한다. 따라서, 도 4g는 워드 라인 층 (WL234), 내부 코어, 채널, 터널링 유전체, 전하 트래핑 층, 산화알루미늄 층 및 차 단 산화물 층을 도시한다. 도 4h는 SGD1(선택 게이트를 구현하는 선택 게이트 층)을 통해 절단되는 도 4f의 수직 컬럼의 단면도를 도 시한다. 따라서, 도 4h는 드레인측 선택 라인 층(SGD1), 내부 코어, 채널, 터널링 유전체, 전 하 트래핑 층, 산화알루미늄 층 및 차단 산화물 층을 도시한다. 도 4i는 SGD1을 통해 절단되는 도 4d의 수직 컬럼의 단면도를 도시한다. 따라서, 도 4i는 드레인측 선택 라인 층(SGD1), 내부 코어, 채널, 터널링 유전체, 전하 트래핑 층, 산화알루미늄 층 및 차단 산화물 층을 도시한다. 도 4i는 또한 격리 영역의 일부분을 도시한다. 도 4i에서 볼 수 있 듯이, 수직 컬럼의 선택 게이트(선택 게이트 층 및 선택 라인 층)는 격리 영역와 교차하는 수직 컬럼 (NANA 스트링)으로 인해 반원 형상(또는 부분적으로 원형 형상)이다. 도 4j는 도 4 내지 도 4i에 도시된 메모리 어레이의 일부분의 개략도이다. 도 4j는 전체 블록에 걸쳐 이 어지는 물리적 데이터 워드 라인들(WL0 내지 WL239)을 도시한다. 도 4j의 구조체는 비트 라인을 포함하는, 도 4a의 블록 2의 일부분에 대응한다. 블록 내에서, 일 실시예에서, 각각의 비트 라인은 6개의 NAND 스트링들에 연결된다. 따라서, 도 4j는 NAND 스트링 (수직 컬럼에 대응되는)NS0, NAND 스트링 (수직 컬럼에 대응되는)NS1, NAND 스트링 (수직 컬럼에 대응되는)NS2, NAND 스트링 (수직 컬럼에 대 응되는)NS3, NAND 스트링 (수직 컬럼에 대응되는)NS4, 및 NAND 스트링 (수직 컬럼에 대응되는)NS5에 연결되는 비트 라인을 도시한다. 전술한 바와 같이, 일 실시예에서, SGS0, SGD1 및 SGD2는 격리 영역들(480, 482, 484, 486, 486)에 의해 분리된 각 서브-블록에 대해 SGD-s0, SGD-s1, SGD-s2, SGD-s3, SGD-s4, 및 SGD-s5 를 형성하기 위해 단일 논리적 선택 게이트로 동작하기 위해 함께 연결된다. SGS0, SG1 및 SGS2는 또한 도 4e의 SGS로 표현된 단일 논리적 선택 게이트로 동작하기 위해 함께 연결된다. 선택 게이트들(SGD-s0, SGD-s1, SGD-s2, SGD-s3, SGD-s4, SGD-s5)은 격리 영역들로 인해 서로 격리되지만, 각 서브-블록들의 데이터 워드 라인 들(WL0 내지 WL239)은 함께 연결된다. 격리 영역들(480, 482, 484, 486, 486)은 서브-블록들의 별도 제어를 허용하기 위해 이용된다. 제1 서브-블록 은 SGD-s0에 의해 제어되는 수직 NAND 스트링들에 대응한다. 제2 서브-블록은 SGD-s1에 의해 제어되는 수직 NAND 스트링들에 대응한다. 제3 서브-블록은 SGD-s2에 의해 제어되는 수직 NAND 스트링들에 대응한다. 제4 서 브-블록은 SGD-s3에 의해 제어되는 수직 NAND 스트링들에 대응한다. 제5 서브-블록은 SGD-s4에 의해 제어되는 수직 NAND 스트링들에 대응한다. 제6 서브-블록은 SGD-s5에 의해 제어되는 수직 NAND 스트링들에 대응한다. 4j는 비트 라인에 연결된 NAND 스트링들만을 도시한다. 그러나, 블록의 전체 개략도는 모든 비트 라인 및 각각의 비트 라인에 연결된 6개의 수직 NAND 스트링들을 나타낼 것이다. 도 4 내지 도 4j의 예시적인 메모리들은 전하 트래핑 재료를 갖는 수직 NAND 스트링들을 포함하는 3차원 메모리 구조체들이지만, 다른(2D 및 3D) 메모리 구조체들도 본 명세서에서 설명되는 기술과 함께 사용될 수 있다. 위에서 논의된 메모리 시스템들은 위에서 기술한 제어 회로를 이용하여 소거, 프로그래밍(호스트 데이터와 함께) 및 판독될 수 있다. 성공적인 프로그래밍 프로세스의 종료 시, 메모리 셀들의 임계 전압들은, 적절하게 프로그래밍된 메모리 셀들에 대한 임계 전압들의 하나 이상의 분포들 내에 또는 소거된 메모리 셀들에 대한 임 계 전압들의 분포 내에 있어야 한다. 도 5a는 임계 전압 대 메모리 셀들의 개수에 대한 그래프이며, 각각의 메 모리 셀이 메모리 셀당 1 비트의 데이터를 저장할 때 메모리 어레이에 대한 예시적인 임계 전압 분포들을 도시 한다. 메모리 셀당 1 비트의 데이터를 저장하는 메모리 셀들은 단일 레벨 셀(single level cell, \"SLC\")들로 지칭된다. SLC 메모리에 저장된 데이터는 SLC 데이터로 지칭된다; 그러므로, SLC 데이터는 메모리 셀당 1 비트 를 포함한다. 메모리 셀당 1 비트로 저장되는 데이터는 SLC 데이터이다. 도 5a는 2개의 임계 전압 분포들, 즉 E 및 P를 도시한다. 임계 전압 분포 E는 소거된 데이터 상태에 대응한다. 임계 전압 분포 P는 프로그래밍된 데이터 상태에 대응한다. 따라서, 임계 전압 분포 E에서 임계 전압들을 갖는 메모리 셀들은 소거된 데이터 상 태에 있다(예컨대, 그들이 소거됨). 따라서, 임계 전압 분포 P에서 임계 전압들을 갖는 메모리 셀들은 프로그 래밍된 데이터 상태에 있다(예컨대, 그들이 프로그래밍됨). 일 실시예에서, 소거된 메모리 셀들은 데이터 \"1\" 을 저장하고, 프로그래밍된 메모리 셀들은 데이터 \"0\"을 저장한다. 도 5a는 판독 기준 전압 Vr을 도시한다. 주어진 메모리 셀의 임계 전압이 Vr을 초과하거나 미달하는지를 테스트함으로써(예컨대, 하나 이상의 감지 동작 들의 수행), 시스템은 메모리 셀이 소거되는지(상태 E) 또는 프로그래밍되는지(상태 P)를 판단한다. 도 5a는 또한 판독 기준 전압 Vv를 도시한다. 몇몇 실시예들에서, 메모리 셀들을 데이터 상태(P)로 프로그래밍할 때, 시스템은 그 메모리 셀들이 Vv 이상인 임계 전압을 갖는지 여부를 테스트할 것이다. 도 5b 내지 5d는 각각의 메모리 셀이 메모리 셀당 복수 비트의 데이터를 저장할 때 메모리 어레이에 대한 예시 적인 임계 전압 분포들을 도시한다. 메모리 셀당 복수 비트의 데이터를 저장하는 메모리 셀들은 다중 레벨 셀 (multi-level cell, \"MLC\")들로 지칭된다. MLC 메모리에 저장된 데이터는 MLC 데이터로 지칭된다; 그러므로, MLC 데이터는 메모리 셀당 복수 비트들을 포함한다. 메모리 셀당 복수 비트들의 데이터로 저장되는 데이터는 MLC 데이터이다. 도 5b의 예시적인 실시예에서, 각각의 메모리 셀은 2 비트의 데이터를 저장한다. 다른 실시 예들은 (예컨대, 메모리 셀당 3 비트, 4 비트, 5 비트, 또는 6 비트의 데이터와 같이) 메모리 셀당 다른 데이터 용량들을 사용할 수 있다. 도 5b는 소거된 메모리 셀들의 제1 임계 전압 분포 E를 도시한다. 프로그램된 메모리 셀들을 위한 세 개의 임 계 전압 분포들 A, B 및 C 또한 도시된다. 일 실시예에서, E 분포의 임계 전압들은 음의 값(negative)이고, A, B 및 C 분포들에서의 임계 전압들은 양의 값(positive)이다. 도 5b의 각각의 개별 임계 전압 분포(데이터 상태)는 데이터 비트들의 세트에 대한 미리 결정된 값들에 대응한다. 일 실시예에서, 메모리 셀에 저장되는 2 비트의 데이터의 각각의 비트 데이터는 하부 페이지(LP) 및 상부 페이지(UP)로 지칭되는 다른 논리 페이지들에 있다. 다른 실시예들에서, 메모리 셀에 저장되는 데이터의 비트들 모두가 동일한 논리 페이지에 저장된다. 메 모리 셀 내로 프로그래밍된 데이터와 셀의 임계 전압 레벨들 사이의 특정 관계는 셀들에 대하여 채택된 데이터 인코딩 방식에 의존한다. 표 1은 인코딩 방식의 예를 제공한다.[표 1]"}
{"patent_id": "10-2024-7001119", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "풀 시퀀스 프로그래밍(full sequence programming)으로서 알려진 일 실시예에서, 메모리 셀들은 (하기에서 논의 된) 도 6의 프로세스를 사용하여 소거된 데이터 상태(E)로부터 직접적으로 프로그래밍된 데이터 상태들(A, B 또 는 C) 중의 임의의 것으로 프로그래밍될 수 있다. 예를 들어, 프로그래밍되어야 할 메모리 셀들의 모집단 (population)은 모집단에서의 모든 메모리 셀들이 소거된 데이터 상태(E)에 있도록, 먼저 소거될 수 있다. 그 다음으로, 프로그래밍 프로세스는 메모리 셀들을 직접적으로 데이터 상태들(A, B, 및/또는 C)로 프로그래밍하기 위하여 이용된다. 예를 들어, 일부 메모리 셀들은 데이터 상태(E)로부터 데이터 상태(A)로 프로그래밍되고 있 지만, 다른 메모리 셀들은 데이터 상태(E)로부터 데이터 상태(B)로, 및/또는 데이터 상태(E)로부터 데이터 상태 (C)로 프로그래밍되고 있다. 도 5b의 화살표들은 풀 시퀀스 프로그래밍을 표현한다. 일부 실시예들에서, 데이 터 상태들(A 내지 C)은 중첩할 수 있고, 메모리 제어기(또는 제어 다이)는 저장되고 있는 올바른 데 이터를 식별하기 위하여 에러 정정에 의존할 수 있다. 도 5c는 각각의 메모리 셀이 (MLC 데이터의 또다른 예인) 메모리 셀당 3 비트의 데이터를 저장할 때 메모리 셀 들의 임계 전압 분포들의 예를 도시한다. 도 5c는 8개의 데이터 상태들에 대응하는 8개의 임계 전압 분포들을 도시한다. 제1 임계 전압 분포(데이터 상태)(Er)는 소거되는 메모리 셀들을 표현한다. 다른 7개의 임계 전압 분포들(데이터 상태들)(A 내지 G)은 프로그래밍되는 메모리 셀들을 표현하고, 그러므로, 프로그래밍된 상태들로 칭해진다. 각각의 임계 전압 분포(데이터 상태)는 데이터 비트들의 세트에 대한 미리 결정된 값들에 대응한다. 메모리 셀 내로 프로그래밍된 데이터와 셀의 임계 전압 레벨들 사이의 특정 관계는 셀들에 대하여 채택된 데이 터 인코딩 방식에 의존한다. 일 실시예에서, 데이터 값들은 그레이(Gray) 코드 할당을 이용하여 임계 전압 범 위들에 할당되어, 메모리의 임계 전압이 그의 이웃하는 물리적 상태로 잘못 시프트하는 경우, 단 하나의 비트만 이 영향을 받게 할 것이다. 표 2는 메모리 셀에 저장된 데이터의 3 비트들의 데이터의 각 비트가 하부 페이지 (LP), 중간 페이지(MP) 및 상부 페이지(UP)로 지칭되는 상이한 논리적 페이지들에 있는 실시예들을 위한 인코딩 방식의 예를 제공한다. [표 2]"}
{"patent_id": "10-2024-7001119", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 3, "content": "도 5c는 메모리 셀들로부터 데이터를 판독하기 위한 7개의 판독 기준 전압들(VrA, VrB, VrC, VrD, VrE, VrF, 및 VrG)을 도시한다. 주어진 메모리 셀의 임계 전압이 7개의 판독 기준 전압들 초과 또는 미만인지 여부를 테스트 (예컨대, 감지 동작들을 수행)함으로써, 시스템은 메모리 셀이 어떤 데이터 상태(즉, A, B, C, D, ...)에 있는 지를 결정할 수 있다. 도 5c는 또한, 7개의 검증 기준 전압들(VvA, VvB, VvC, VvD, VvE, VvF, VvG)을 도시한다. 일부 실시예들에서, 메모리 셀들을 데이터 상태(A)로 프로그래밍할 때, 시스템은 그 메모리 셀들이 VvA 이상인 임계 전압을 갖는지 여부를 테스트할 것이다. 메모리 셀들을 데이터 상태(B)로 프로그래밍할 때, 시스템은 메모리 셀들이 VvB 이상 인 임계 전압들을 갖는지 여부를 테스트할 것이다. 메모리 셀들을 데이터 상태(C)로 프로그래밍할 때, 시스템 은 메모리 셀들이 VvC 이상인 그 임계 전압을 갖는지 여부를 결정할 것이다. 메모리 셀들을 데이터 상태(D)로프로그래밍할 때, 시스템은 메모리 셀들이 VvD 이상인 임계 전압을 갖는지 여부를 테스트할 것이다. 메모리 셀 들을 데이터 상태(E)로 프로그래밍할 때, 시스템은 그 메모리 셀들이 VvE 이상인 임계 전압을 갖는지 여부를 테 스트할 것이다. 메모리 셀들을 데이터 상태(F)로 프로그래밍할 때, 시스템은 그 메모리 셀들이 VvF 이상인 임 계 전압을 갖는지 여부를 테스트할 것이다. 메모리 셀들을 데이터 상태(G)로 프로그래밍할 때, 시스템은 그 메 모리 셀들이 VvG 이상인 임계 전압을 갖는지 여부를 테스트할 것이다. 도 5c는 또한, 메모리 셀이 적절하게 소 거되었는지 여부를 테스트하기 위한 전압 레벨인 Vev를 도시한다. 풀 시퀀스 프로그래밍(full sequence programming)을 활용하는 일 실시예에서, 메모리 셀들은 도 6의 (하기에 논의될)프로세스를 이용하여 소거된 데이터 상태(Er)로부터 직접적으로 프로그래밍된 데이터 상태들(A 내지 G) 중의 임의의 것으로 프로그래밍될 수 있다. 예를 들어, 프로그래밍되어야 할 메모리 셀들의 모집단 (population)은 모집단에서의 모든 메모리 셀들이 소거된 데이터 상태(Er)에 있도록, 먼저 소거될 수 있다. 그 다음으로, 프로그래밍 프로세스는 메모리 셀들을 직접적으로 데이터 상태들(A, B, C, D, E, F, 및/또는 G)로 프 로그래밍하기 위하여 이용된다. 예를 들어, 일부 메모리 셀들은 데이터 상태(ER)로부터 데이터 상태(A)로 프로 그래밍되고 있지만, 다른 메모리 셀들은 데이터 상태(ER)로부터 데이터 상태(B)로, 및/또는 데이터 상태(ER)로 부터 데이터 상태(C)로 등등으로 프로그래밍되고 있다. 도 5c의 화살표들은 풀 시퀀스 프로그래밍을 표현한다. 일부 실시예들에서, 데이터 상태들(A 내지 G)은 중첩할 수 있고, 제어 다이 및/또는 메모리 제어기는 저장되고 있는 올바른 데이터를 식별하기 위하여 에러 정정에 의존할 수 있다. 일부 실시예들에서, 시스템은 풀 시퀀스 프로그래밍을 사용하기보다는, 통상의 기술자에게 알려진 멀티-패스 프로그래밍 프로세스들을 사용할 수 있음에 유의해야 한다. 일반적으로, 검증 동작들 및 판독 동작들 동안에, 선택된 워드 라인은 전압(기준 신호의 하나의 예)에 접속되고, 전압의 레벨은 관련된 메모리 셀의 임계 전압이 이러한 레벨에 도달하였는지 여부를 결정하기 위하여, 각각의 판독 동작(예컨대, 도 5c의 판독 비교 레벨들(VrA, VrB, VrC, VrD, VrE, VrF, VrG)을 참조) 또 는 검증 동작(예컨대, 도 5c의 검증 타겟 레벨들(VvA, VvB, VvC, VvD, VvE, VvF, VvG)을 참조)을 위하여 특정 된다. 워드 라인 전압 인가 후에, 메모리 셀이 워드 라인에 인가되는 전압에 응하여 턴온되었는지(통전되었는 지)의 여부를 결정하기 위해 메모리 셀의 통전 전류가 측정된다. 통전 전류가 소정 값보다 큰 것으로 측정되는 경우, 메모리 셀이 턴온되었고 워드 라인에 인가된 전압이 메모리 셀의 임계 전압보다 크다고 가정된다. 통전 전류가 소정 값보다 큰 것으로 측정되지 않은 경우, 메모리 셀이 턴온되지 않았고 워드 라인에 인가된 전압이 메모리 셀의 임계 전압보다 크지 않다고 가정된다. 판독 또는 검증 프로세스 동안, 선택되지 않은 메모리 셀들 에는 그들의 제어 게이트들에서 하나 이상의 판독 통과 전압들(바이패스 전압들로도 지칭됨)이 제공되어, 이들 메모리 셀들이 통과 게이트들로서 동작하게 할 것이다(예컨대, 그들이 프로그래밍되는지 또는 소거되는지의 여 부와 관계없이 통전시킴). 판독 또는 검증 동작 동안 메모리 셀의 통전 전류를 측정하는 많은 방법들이 있다. 일례에서, 메모리 셀의 통 전 전류는 그것이 감지 증폭기에서 전용 커패시터를 방전시키거나 충전하는 속도에 의해 측정된다. 다른 예에 서, 선택된 메모리 셀의 통전 전류는 메모리 셀을 포함하는 NAND 스트링이 대응하는 비트 라인을 방전시키는 것 을 허용한다(또는 방전시키는 것을 허용하지 못한다). 비트 라인 상의 전압은, 그것이 방전되었는지 또는 방전 되지 않았는지의 여부를 알기 위해 일정 기간 후에 측정된다. 본 명세서에 설명된 기술은 검증/판독을 위해 당 업계에 공지된 상이한 방법들과 함께 사용될 수 있음에 유의한다. 당업계에 공지된 다른 판독 및 검증 기법들 이 또한 사용될 수 있다. 도 5d는 각각의 메모리 셀이 MLC 데이터의 또다른 예인 4 비트의 데이터를 저장할 때의 임계 전압 분포들을 도 시한다. 도 5d는 임계 전압 분포들(데이터 상태들)(S0 내지 S15) 사이에 약간의 중첩이 있을 수 있는 것을 도 시한다. 중첩은 메모리 셀들이 전하를 상실하는 것(및, 이에 따라, 임계 전압이 강하하는 것)과 같은 요인들로 인해 발생할 수 있다. 프로그램 교란(program disturb)은 메모리 셀의 임계 전압을 비의도적으로 증가시킬 수 있다. 마찬가지로, 판독 교란은 메모리 셀의 임계 전압을 비의도적으로 증가시킬 수 있다. 시간 경과에 따라, 임계 전압 분포들의 위치들이 변경될 수 있다. 그러한 변경들은 비트 에러 레이트를 증가시킬 수 있음으로써, 디코딩 시간을 증가시킬 수 있거나, 심지어 디코딩을 불가능하게 할 수 있다. 판독 기준 전압들을 변경하는 것 은 그러한 결과들을 완화시키는 데 도움을 줄 수 있다. 판독 프로세스 동안 ECC를 이용하여 오류들과 모호함들 을 고칠 수 있다. 일부 실시예들에서, 메모리 셀당 4 비트의 데이터를 저장하는 메모리 셀들을 생성하기 위한 임계 전압 분포들은 중첩되지 않고 서로 분리된다. 도 5d의 임계 전압 분포들은 전술된 바와 같이, 판독 기준 전압들 및 검증 기준 전압들을 포함할 것이다. 메모리 셀당 4 비트를 사용할 때, 메모리는 전술한 풀 시퀀스 프로그래밍 또는 통상의 기술자에게 알려진 멀티- 패스 프로그래밍 프로세스들을 이용하여 프로그래밍될 수 있다. 도 5d의 각각의 임계 전압 분포(데이터 상태) 는 데이터 비트들의 세트에 대한 미리 결정된 값들에 대응한다. 메모리 셀 내로 프로그래밍된 데이터와 셀의 임계 전압 레벨들 사이의 특정 관계는 셀들에 대하여 채택된 데이터 인코딩 방식에 의존한다. 표 3은 메모리 셀에 저장된 데이터의 4 비트들의 데이터의 각 비트가 하부 페이지(LP), 중간 페이지(MP), 상부 페이지(UP) 및 상단 페이지(TP)로 지칭되는 상이한 논리적 페이지들에 있는 실시예들을 위한 인코딩 방식의 예를 제공한다. [표 3]"}
{"patent_id": "10-2024-7001119", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 4, "content": "도 6은 비휘발성 메모리의 셀들에 호스트 데이터 또는 시스템 데이터를 프로그래밍하기 위한 프로세스의 일 실 시예를 기술한 흐름도이다. 본 문서의 목적들을 위해, 용어 프로그램 및 프로그래밍은 기록 및 기록하기와 동 의어이다. 일 예시적인 실시예에서, 도 6의 프로세스는 메모리 어레이에 대해 전술된 하나 이상의 제어 회로들(예컨대, 시스템 제어 로직, 컬럼 제어 회로부, 로우 제어 회로부)를 이용하여 수행된다. 일 예시적인 실시예에서, 도 6의 프로세스는 메모리 다이 상의 메모리 셀들을 프로그래밍하기 위해 집적 메모리 조립체에 의해 제어 다이의 하나 이상의 제어 회로들(예컨대, 시스템 제어 로직, 컬럼 제어 회로부, 로우 제어 회로부)을 이용하여 수행된다. 프로세스는 다수의 루프들을 포함하는데, 이 들 각각은 프로그램 단계 및 검증 단계를 포함한다. 도 6의 프로세스는 멀티-패스 프로그래밍을 포함하는 다른 프로그래밍 스킴들 뿐만 아니라 풀 시퀀스 프로그래밍을 구현하도록 수행된다. 멀티-패스 프로그래밍을 구현할 때, 도 6의 프로세스는 멀티-패스 프로그래밍 프로세스의 임의의/각각의 패스를 구현하는 데 사용된다. 통상적으로, 프로그램 동작 동안 (선택된 데이터 워드 라인을 통해) 제어 게이트들에 인가되는 프로그램 전압은 일련의 프로그램 펄스들(예컨대, 전압 펄스들)로서 인가된다. 프로그래밍 펄스들은 검증을 수행하기 위한 검증 펄스들(예컨대, 전압 펄스들)의 세트이다. 많은 구현예들에서, 프로그램 펄스들의 크기는 사전결정된 스텝 크 기만큼 각각의 연속적인 펄스와 함께 증가된다. 도 6의 단계 602에서, 프로그래밍 전압 신호(Vpgm)는 시작 크 기(예컨대, 약 12 내지 16 V, 또는 다른 적당한 레벨)로 초기화되고, 상태 머신에 의해 유지된 프로그램 카운터(program counter)(PC)는 1에서 초기화된다. 일 실시예에서, 프로그래밍되도록 선택된 메모리 셀들(본 명세서에서 선택된 메모리 셀들로 지칭됨)의 그룹은 동시에 프로그래밍되고, 모두 동일한 워드 라인(선택된 워 드 라인)에 접속된다. 선택된 워드 라인에 또한 접속되는, 프로그래밍을 위하여 선택되지 않은 다른 메모리 셀 들(비선택된 메모리 셀들)이 있을 가능성이 있다. 즉, 선택된 워드 라인은 또한, 프로그래밍이 금지되는 것으 로 추정되는 메모리 셀들에 접속될 것이다. 추가적으로, 메모리 셀들이 그의 의도된 타겟 데이터 상태에 도달 할 때, 메모리 셀들은 추가의 프로그래밍이 금지될 것이다. 프로그래밍이 금지되도록 의도되는, 선택된 워드 라인에 접속된 메모리 셀들을 포함하는 그러한 NAND 스트링들(예컨대, 비선택된 NAND 스트링들)은 프로그래밍을 금지하도록 부스팅된 그의 채널들을 갖는다. 채널이 부스팅된 전압을 가질 때, 채널과 워드 라인 사이의 전압 차는 프로그래밍을 야기시킬 정도로 충분히 크지 않다. 부스팅(boosting)을 보조하기 위하여, 단계 604에서, 제어 다이는 프로그래밍이 금지되도록 의도되는, 선택된 워드 라인에 접속된 메모리 셀들을 포함하는 NAND 스트 링들의 채널들을 사전-충전(pre-charge)할 것이다. 단계 606에서, 프로그래밍이 금지되도록 의도되는, 선택된 워드 라인에 연결된 메모리 셀들을 포함하는 NAND 스트링들은 자신들의 채널들을 부스팅시켜 프로그래밍을 금지 한다. 이러한 NAND 스트링들은 본 명세서에서 \"비선택된 NAND 스트링들\"로 지칭된다. 일 실시예에서, 비선택 된 워드 라인들은 부스팅 방식들을 수행하기 위하여 패스 전압들로 지칭되기도 하는 하나 이상의 부스팅 전압들 (예컨대, 약 7 내지 11 볼트)을 수신한다. 프로그램 금지 전압은 비선택된 NAND 스트링에 결합된 비트 라인들 에 인가된다. 단계 608에서, 프로그래밍 전압 신호(Vpgm)의 프로그램 전압 펄스가 선택된 워드 라인(프로그래밍을 위해 선택 된 워드 라인)에 인가된다. NAND 스트링 상의 메모리 셀이 프로그래밍되어야 하는 경우, 대응하는 비트 라인은 프로그램 인에이블 전압에서 바이어싱된다. 단계 608에서, 프로그램 펄스는 선택된 워드 라인에 접속된 모든메모리 셀들이 (메모리 셀들이 프로그래밍이 금지되지 않으면) 동시에 프로그래밍되도록, 선택된 워드 라인에 연결된 모든 메모리 셀들에 동시에 인가된다. 즉, 모든 메모리 셀들은 동시에 또는 중첩하는 시간들 동안에(양 자는 동시인 것으로 고려됨) 프로그래밍된다. 이러한 방식으로, 선택된 워드 라인에 접속된 모든 메모리 셀들 은 메모리 셀들이 프로그래밍이 금지되지 않으면, 그의 임계 전압 변경을 동시에 가질 것이다. 단계 610에서, 프로그램 검증이 수행되고 자신의 타겟 상태에 도달한 메모리 셀들은 제어 다이에 의해 추가적인 프로그래밍으로부터 록아웃된다. 단계 610은 하나 이상의 검증 기준 레벨들에서 감지함으로써 프로그래밍의 검 증을 수행하는 단계를 포함한다. 일 실시예에서, 검증 프로세스는 프로그래밍을 위하여 선택된 메모리 셀들의 임계 전압들이 적절한 검증 기준 전압에 도달하였는지 여부를 테스트함으로써 수행된다. 단계 610에서, 메모리 셀은 메모리 셀이 그의 타겟 상태에 도달하였다는 것을 (Vt의 테스트에 의해) 메모리 셀이 검증된 후에 록아웃 될 수 있다. 단계 612에서, 모든 메모리 셀들이 그의 타겟 임계 전압들에 도달한 것(통과)으로 결정될 경우에, 모든 선택된 메모리 셀들이 그의 타겟 상태들로 프로그래밍되었고 검증되었으므로, 프로그래밍 프로세스는 완료되고 성공적 이다. \"통과(PASS)\" 상태가 단계 614에서 보고된다. 이와 다르게, 단계 612에서, 모든 메모리 셀들이 그의 타 겟 임계 전압들에 도달하지는 않은 것(실패)으로 결정될 경우에, 프로그래밍 프로세스는 단계 616으로 계속된다. 단계 616에서, 그들의 각자의 타깃 임계 전압 분포에 아직 도달하지 않은 메모리 셀들의 수가 카운트된다. 즉, 지금까지 그의 타겟 상태에 도달하는 것에 실패한 메모리 셀들의 수가 카운트된다. 이러한 카운팅은 상태 머신 , 메모리 제어기, 또는 다른 회로에 의해 행해질 수 있다. 일 실시예에서, 하나의 총 카운트가 있고, 이것은 최후 검증 단계를 실패한 현재 프로그래밍되고 있는 메모리 셀들의 총 수를 반영한다. 다른 실시 예에서, 별도의 카운트들이 각각의 데이터 상태에 대해 유지된다. 단계 618에서, 단계 616으로부터의 카운트가 미리 결정된 제한 이하인지 여부가 결정된다. 일 실시예에서, 사 전결정된 제한은 메모리 셀들의 페이지에 대한 판독 프로세스 동안에 에러 정정 코드들(ECC)에 의해 정정될 수 있는 비트들의 수이다. 실패한 셀들의 수가 사전결정된 한계 이하일 경우에, 프로그래밍 프로세스는 정지될 수 있고, \"통과\" 상태가 단계 614에서 보고된다. 이 상황에서, 완전히 프로그래밍되지 않은 약간의 나머지 메모리 셀들이 판독 프로세스 동안에 ECC를 이용하여 정정될 수 있도록, 충분한 메모리 셀들이 올바르게 프로그래밍되 었다. 일부 실시예들에서, 단계 618에서 이용된 사전결정된 한계는 향후/추가적인 에러들을 허용하기 위하여 판독 프로세스 동안에 에러 정정 코드들(ECC)에 의해 정정될 수 있는 비트들의 수 미만이다. 페이지에 대한 모 든 메모리 셀들보다 더 적게 프로그래밍하거나, 오직 하나의 데이터 상태(또는 전부보다 더 적은 상태들)에 대 한 카운트를 비교할 때, 미리 결정된 한계는 메모리 셀들의 페이지에 대한 판독 프로세스 동안에 ECC에 의해 정 정될 수 있는 비트들의 수의 일부(비례하거나 비례하지 않음)일 수 있다. 일부 실시예들에서, 제한은 사전결정 되지 않는다. 그 대신에, 제한은 페이지에 대하여 이미 카운트된 에러들의 수, 수행된 프로그램-소거 사이클들 의 수, 또는 다른 기준들에 기초하여 변경된다. 실패한 메모리 셀들의 수가 사전결정된 한계보다 더 작지 않을 경우에, 프로그래밍 프로세스는 단계 620에서 계 속되고, 프로그램 카운터(PC)는 프로그램 제한 값(PL)에 대하여 체크된다. 프로그램 제한 값들의 예들은 6, 12, 16, 19, 20 및 30을 포함하지만; 다른 값들이 사용될 수 있다. 프로그램 카운터(PC)가 프로그램 제한 값 (PL)보다 더 작지 않을 경우에, 프로그램 프로세스는 실패한 것으로 고려되고, 실패 상태가 단계 624에서 보고 된다. 프로그램 카운터(PC)가 프로그램 제한 값(PL)보다 더 작을 경우에, 프로세스는 단계 626에서 계속되고, 그 시간 동안에, 프로그램 카운터(PC)는 1만큼 증분되고, 프로그래밍 전압 신호(Vpgm)는 다음 크기로 스텝업 (step up)된다. 예를 들어, 다음 펄스는 스텝 크기(ΔVpgm)(예컨대, 0.1 내지 1.0 볼트의 스텝 크기)만큼 이전 의 펄스보다 더 큰 크기를 가질 것이다. 단계 626 후에, 프로세스는 단계 604로 루프 백(loop back)되고, (제 어기 다이에 의해) 다른 프로그램 펄스가 선택된 워드 라인에 인가되어, 도 6의 프로그래밍 프로세스의 다른 반 복(단계 604 내지 단계 626)이 수행되게 한다. 일 실시예에서, 메모리 셀들은 프로그래밍되기 전에 소거되고, 소거는 하나 이상의 메모리 셀들의 임계 전압을 프로그래밍된 데이터 상태에서 소거된 데이터 상태로 변경하는 프로세스이다. 예를 들어, 하나 이상의 메모리 셀들의 임계 전압을 도 5a의 상태 P에서 상태 E로, 도 5b의 상태들 A/B/C에서 상태 E로, 도 5c의 상태들 A 내지 G에서 상태 Er 또는 도 5d의 상태들 S1 내지 S15에서 상태 S0으로 변경하는 것이다. 일부 메모리 디바이스들 내의 메모리 셀들을 소거하기 위한 한 가지 기법은 p-웰(또는 다른 타입들의) 기판을 고전압으로 바이어싱하여 NAND 채널을 충전하는 것이다. 메모리 셀들의 제어 게이트들에 소거 인에이블 전압(예컨대, 낮은 전압)이 인가되는 한편, NAND 채널은 고전압 상태에 있어서 비휘발성 저장 요소들(메모리 셀들) 을 소거한다. 여기서, 이것은 p-웰 소거로 지칭된다. 메모리 셀들을 소거하는 것에 대한 다른 접근법은 게이트 유도 드레인 누설(GIDL) 전류를 생성하여 NAND 스트링 채널을 충전하는 것이다. 메모리 셀들의 제어 게이트들에 소거 인에이블 전압이 인가되는 한편, NAND 스트링 채널 전위를 유지하여 메모리 셀들을 소거한다. 여기서, 이것은 GIDL 소거로 지칭된다. P-웰 소거 및 GIDL 소 거 둘 다 메모리 셀들의 임계 전압(Vt)을 낮추는 데 사용될 수 있다. 일 실시예에서, GIDL 전류는 선택 트랜지스터(예컨대, SGD 및/또는 SGS)에 드레인-게이트 전압을 야기함으로써 생성된다. GIDL 전류를 생성하는 트랜지스터 드레인-게이트 전압은 본 명세서에서 GIDL 전압으로 지칭된다. 선택 트랜지스터 드레인 전압이 선택 트랜지스터 제어 게이트 전압보다 현저히 더 높을 때 GIDL 전류를 생성할 수 있다. GIDL 전류는 캐리어 생성, 즉 대역간 터널링(band-to-band tunneling) 및/또는 트랩-보조 생성 (trap-assisted generation)으로 인한 전자-정공 쌍 생성의 결과이다. 일 실시예에서, GIDL 전류는 한 가지 타입의 캐리어들, 예컨대 정공들이 주로 NAND 채널 내로 이동하게 하여, 이에 의해, 채널의 전위를 상승시킬 수 있다. 다른 타입의 캐리어들, 예컨대 전자들은 전기장에 의해 비트 라인의 방향으로 또는 소스 라인의 방향으 로 채널로부터 추출된다. 소거 동안, 홀들은 채널로부터 메모리 셀들의 전하 저장 영역까지 터널링하고 거기에 서 전자들과 재결합하여, 메모리 셀들의 임계 전압을 낮출 수 있다. GIDL 전류는 NAND 스트링의 단부의 어느 쪽에서든 생성될 수 있다. 제1 GIDL 전압은 비트 라인 근처에 있거나 비트 라인에 접속된 선택 트랜지스터(예컨대, 드레인측 선택 트랜지스터)의 2개의 단자들 사이에 생성되어, 제1 GIDL 전류를 생성하게 할 수 있다. 제2 GIDL 전압은 소스 라인 근처에 있거나 소스 라인에 접속된 선택 트랜지 스터(예컨대, 소스측 선택 트랜지스터)의 2개의 단자들 사이에 생성되어, 제2 GIDL 전류를 생성하게 할 수 있다. NAND 스트링의 한쪽 단부에서만의 GIDL 전류에 기초한 소거는 단면(one-sided) GIDL 소거로 지칭된다. NAND 스트링의 양측 단부들에서의 GIDL 전류에 기초한 소거는 양면 GIDL 소거로 지칭된다. 전술한 바와 같이, 데이터를 보다 안정적으로 비휘발성 메모리 저장 시스템에 저장하기 위하여, 기계 학습 기반 의 메모리 상태 관리 시스템을 사용하여 저장될 데이터에 영향을 끼칠 수 있는 장애가 발생하기 전에 저장 시스 템의 결함을 예측한다. 메모리 상태 관리 시스템은 3개의 컴포넌트들: 사전 학습 모델, 실시간(on-the-fly) 진 단들 및 실시간 대응들을 포함한다. 사전 학습 모델은 메모리 다이 조립체를 제외한 현지 외(ex-situ) 활동에 기초한다. 이 목적은 기술 개발로부터 발생하는 대용량 데이터를 가진 인공지능/기계 학습 모델을 학습시키기 위한 것으로, 높은 컴퓨팅 파워일 때 가장 잘 작동한다. 학습 후, 이 사전 학습 모델은 공장 테스트 동안 메모 리 어레이의 비휘발성 메모리 셀들(AI 블록들)로 다운로드된다. 사전 학습 모델이 메모리 어레이 내에 상주하게 되면, 실시간(on-the-fly) 진단들이 수행된다. 메모리 다 이 조립체가 현장에서 사용될 때, 메모리 제어기는 사전 장애 경보의 발동에 응답하여 외부 데이터(누설, Vt 분포, RC 등등) 및 내부 데이터(Vt 용량, Vt 폭) 양자를 포함하는 장애 정보를 수집한다. (추론 엔진을 구 현하는)인공지능 회로는 메모리 제어기에 의해 수집된 장애 정보 및 사전 학습되고 메모리 어레이의 비휘발성 메모리 셀들(AI 블록들)에 사전 로딩된 사전 학습된 기계학습 모델에 기초하여 잠재적인 결함들 을 진단할 것이다. 진단 결과(잠재적인 미래 결함의 예측)가 결정된 후에, 실시간(on-the-fly) 대응이 수행된다. 예를 들어, 메모 리 다이 조립체 및/또는 메모리 제어기는 결함으로 인한 비휘발성 저장 장치의 복구 불능 장애에 앞서 호 스트 데이터를 보존하기 위한 대응책을 수행할 수 있다. 상이한 심각도 수준에 기초하여, 상이한 대응들이 구 현될 것이다. 추가적으로, 대응이 수행된 후에, 일 실시예에서, 메모리 제어기는 이 진단 결과와 대응이 메모리 벤더, 호스트 및/또는 호스트/메모리의 사용자에게 전달될 수 있는지 여부를 확인할 것이다. 일 실시예 에서, 이 피드백 정보는 또한 사전 학습 모델의 정확도를 더욱 개선시키는 데 사용될 수 있다. 도 7은 추론 회로가 비휘발성 저장 장치의 결함을 예측하기 위해 비휘발성 저장 장치의 현재 동작을 기술하는 하나 이상의 지표를 갖는 사전 학습 모델을 사용하도록 구성되도록 메모리 다이 조립체에 위치한 추론 회로의 사용을 기술하는 논리 블록도이다. 도 7의 상단 부분(요소들(702 내지 712))은 모델을 사전 학습하기 위해 메 모리 다이 조립체를 제외한 현지 외(ex-situ) 활동을 나타낸다. 연구 및 개발(\"R&D\") 공학자들은 새로운 메모 리를 개발하는 동안 고장 난 칩들을 디버깅하고 근본 원인을 진단하고 대응책을 정의하는 데 많은 자원을 소비 한다. 고장 난 칩의 증상들에 기초하여 진단을 수행한다. 예를 들어, 가끔씩 메모리 어레이 내의 이웃한 워드 라인들 사이에서 쇼트(결함의 한 예)가 검출되고, 이들 두 워드 라인들과 인근 워드 라인들의 임계 전압 분포에 서 워드 라인들 사이의 누설 전류를 포함하는 특정 증상을 가질 것이 관찰되기도 한다. 도 7의 상단은 연구＆개발 과정에서 모델을 학습시키는 데 사용할 수 있는 다음과 같은 5개의 데이터 세트를 나타낸다: 메모리 상태 테스트 플랫폼으로부터의 백만개당 결함부분 수(\"DPPM\": defective parts per million) 및 장애 정보, 다 이 정렬 테스트로부터의 DPPM 및 장애 정보, 디바이스 평가 테스트(\"DAT\": Device Assessment Test)(70 6)로부터의 NAND 장치 데이터, 최종 NAND 제품 품질 테스트(\"PQT\")로부터의 DPPM 및 장애 정보, 및 로우 (raw) NAND 제품 품질 테스트(\"PQT\")로부터의 DPPM 및 장애 정보. 데이터(702 내지 710)는 높은 컴퓨팅 파워를 갖는 엔진을 이용하여 모델(또는 모델들)을 학습시키는 데 사용되고, 사전 학습 모델(들)은 메모리 어레이의 비휘발성 메모리셀들(AI 블록들)에 다운로딩(사전 로딩)된다. 일 실시예에서, 사전 학습 모델은 저장 시스템의 메모리 어레이의 데이터를 이용하여 학습되지는 않는다/않았다. 그보다 는, 사전 학습 모델은 다른 저장 시스템들/장치들의 데이터에 기초하여 저장 시스템의 외부 소스(예컨대, 연구&개발, 테스트 및 생산 환경)에서 사전 학습되어 저장 시스템에 수신된다. 메모리 어레이 내에 사전 학습 모델을 저장하기 위한 적어도 두 가지의 두 가지 고려사항이 있다. 첫째는 모델 정확도로, 모델 학습을 위한 입력 데이터가 대용량일수록 모델 정확도가 높아진다. 한 가지 주요 장점은 새로운 기술을 개발할 때 연구&개발 프로세스는 충분히 많은 샘플들을 가질 수 있다는 점이다. 그러므로, 대용 량 데이터는 아주 정밀한 인공지능 모델로 학습시킬 수 있다. 둘째 고려사항은 인공지능/기계 학습 모델들은 높은 컴퓨팅 파워를 갖는 고성능 컴퓨팅 엔진이 요구되고 메모리 다이 조립체 내부에 높은 컴퓨팅 파워를 갖는 고성능 컴퓨팅 엔진을 넣는 것은 비용이 지나치게 많이 들 수 있다. 다시 말해, 메모리 다이 조립체 내부보다 는 메모리 다이 조립체 외부에 (모델을 학습시키는 데 필요한)높은 컴퓨팅 파워 프로세서를 두는 것이 보다 비 용 효율적이다. 메모리 어레이는 모델을 저장할 여유가 있다. 예를 들어, 기존의 기계 학습 모델들(예컨대, 결정 트리, 랜덤 포레스트, XGBOOST 등)은 일반적은 KB 수준(예컨대, 약 1GB 입력, 약 300개의 매개변수를 갖는 DMAT 데이 터를 이용한 학습 모델은 약 300KB),이다. 딥 뉴럴 네트워크 모델조차, 모델 깊이 & 입력 크기에 따라 대응되 는 모델의 크기는 약 100MB이다. 이 정도 양의 데이터는 메모리 어레이의 하나의 블록에 들어갈 수 있다. 도 7의 하부 부분(요소 750 내지 756)은 실시간(on-the-fly) 진단들로, 이들은 기계학습(AI)에 기초한다. 기계 학습에는 신경망, 결정 트리, 서포트 벡터 머신, 회귀 분석, 베이시안(Baysian) 네트워크, 유전 알고리즘, 랜덤 포레스트 등과 같은 상이한 유형들이 있다. 본원에서 설명된 기술은 일반적이고, 상이한 유형의 기계 학습에서 구현될 수 있으며, 기계 학습/인공지능의 어느 한 유형에 특정되지 않는다. 특정 조건이 발생할 때, 사전 장애 경보가 메모리 제어기에 발동된다. 사전 장애 경보의 예로는 비정상적인 수의 프로그램 루프(예컨대, 단계 604 내지 626); 소거를 완료하기 위해 요구되는 비정상적인 양의 소거 전압(예컨대, 펄스); 프로그래밍, 소거 및/또는 판독에서 발생되는 대량의 실패 비트 수; 및 프로그램 전압 Vpgm, 소거 전압, 전원 공급 전압, 통과 전압, 기준 전압, 제어 전압 등의 예기치 못한 변화가 있다. 다른 조건들 또한 사전 장애 경 보를 발동시킬 수 있다. 일부 실시예들에서, 사전 장애 경보는 비정상적인 상태가 존재하지만 알려진 결함이 발생하기 전 및 결함으로 인한 비휘발성 저장 장치의 복구 불능 장애가 발생하기 전에 발동된다. 알려진 결함에 응답하여, 메모리 제어기은 결함으로 인한 저장 시스템의 복구 불능 장애가 발생하기 전에 저장 시스템의 미래/잠재적인 결함을 예측하기 위해, 저장 시스템의 현재 동작을 기술하는 하나 이상의 지표를 수집한다. 지표의 예로는 데이터 워드 라인 임계 전압 분포, 비-데이터 워드 라인 임 계 전압 분포, 실패 비트 수(failed bit count, \"FBC\"); 워드 라인 RC값, 비트 라인 RC값, 비트맵, 기타 누설 측정(예컨대, 워드 라인들 사이의 누설 아날로그 전류 또는 누설 디지털 DAC, 비트 라인들 사이의 누설 아날로 그 전류 또는 누설 디지털 DAC, 워드 라인들과 채널들 사이의 누설 아날로그 전류 또는 누설 디지털 DAC), 배드 컬럼 수, 배드 블록 수, Iccs(대기 전류), 다양한 제어 신호값, 프로그램 방해, 판독 방해, 데이터 보존 이슈, Natural Vth(검증 없이 프로그램 작동 후 Vth 폭 측정), 프로그램 잡음, 판독 잡음, 프로그램 속도, 소거 속도, vboost, 검증 잡음, 이웃(Neighbor) 워드 라인 방해, Icell, VSGD 마진, Vpass 마진, SENSE-Natural-Vt, DIBL, 및 교차 온도 Vt 용량. 다른 지표들도 수집될 수 있다. 지표들이 추론 회로에 제공되고, 추론 회로는 저장 시스템의 미래/잠재적인 결함(예측된 결함 )을 예측하기 위하여 사전 훈련 모델과 함께 지표(전부 또는 일부)를 사용한다. 다이 수준 결함의 예로는 펌프 누수, cgi 누수, 결함 래치, 결함 감지 증폭기, 비선형 DAC, 로우 드라이버 개방/쇼트 및 컬럼 드라이브 개방/쇼트를 포함한다. 블록 수준 결함의 예로는 WL-WL 쇼트, WL-MH 쇼트, WL-DMH 쇼트, WL-LI 쇼트, SGD 누 수, SGS 누수, SGSB 누수, BLKSEL 누수, SGD 다운시트프(Downshift), SGD 업시프트(Upshift), 느린 프로그래밍 및 느린 소거를 포함한다. 다른 결함들 또한 예측될 수 있다. 본원에서 설명된 기술은 위에서 나열한 지표 및결함에 제한되지 않으며, 다른 지표 및/또는 결함도 사용될 수 있다. 예측된 결함(들)은 결함으로 인한 비휘발성 저장 장치의 복구 불능 장애에 앞서 호스트 데이터를 보존하기 위한 하나 이상의 대응책을 (선택적으로) 수행하는 데 사용될 수 있다. 대응책에 관한 더 많은 상세 사항들이 도 10과 관련하여 하기에 기술된다. 도 8은 추론 회로의 일 실시예의 블록도이다. 도시된 바와 같이, 추론 회로는 두 세트의 입력을 받 는다: 메모리 어레이의 하나 이상의 AI 블록들 내 (저장 시스템 외부의 소스로부터 사전 학습 받은) 사전 학습 모델 및 (메모리 어레이를 포함하는) 저장 시스템의 현재 동작을 기술하는 하나 이상의 지표 . 사전 학습 모델은 메모리 어레이의 하나 이상의 AI 블록들로부터 판독되어 데이터 래치(80 4)에 저장되는데, 이 모델은 해당 모델을 나타내는 데이터를 특징 맵 및 가중치 매트릭스를 위한 예측된 포맷으로 나타내는 디코더에 제공된다. 특징들 및 가중치들은, 합성곱 신경망의 한 예로 통상의 기술자에 게 널리 알려진 합성곱 엔진에 제공된다(그러나, 다른 기계 학습 기술들도 이에 더하여 사용되거나 이를 대체하여 사용될 수 있다). 하나 이상의 지표는 메모리 제어기에 제공되어 데이터 래치에 저장되며, 지표는 지표를 나타내는 데 이터를 입력 매트릭스를 위한 예측된 포맷으로 나타내는 디코더에 제공된다. 도시된 바와 같이, 입 력 매트릭스는 합성곱 엔진에 하나 이상의 지표를 제공한다. 합성곱 엔진은 하나 이상의 지표 및 사전 학습 모델에 기초하여, 하나 이상의 추론을 수행하고, 이의 출력은 활성/풀링 엔진으로 제공된다. 풀링은 비선형 다운샘플링의 한 형태이다. 풀링(예컨대, 최대 풀링)을 적절히 구현할 수 있는 몇 가지 비선형 함수들이 있다. 일 실시예에서, 활성 함수는 음의 값들을 0(또는 다른 값)으로 세팅함으로서 효과적으로 음의 값들을 제거한다. 활성은 합성곱 층들의 수용 필드들에 영향을 미치지 않으면서 비선형 값들을 결정 함수 및 전체 네트워크에 도입한다. 활성/풀링 엔진의 출력은 입력 매트릭스를 업데이트한다. 한 번 이상의 반복을 통해, 입력 매트릭스에서 하나 이상의 추론이 생성되어 출력 레지스터로 출력된다. 일 실시 예에서, (출력 레지스터를 포함하는)추론 엔진은 잠재적인 결함을 보고하고 대응책을 취하기 위해 상 태 머신 및 메모리 제어기와 통신한다. 도 9는 비휘발성 저장 장치의 결함을 예측하고 그 결함으로 인한 비휘발성 저장 장치의 복구 불능 장애에 앞서 호스트 데이터를 보존하기 위한 대응책을 수행하기 위해, 현재 동작을 기술하는 하나 이상의 지표를 갖는 사전 학습 모델을 사용하기 위한 프로세스의 일 실시예를 기술하는 흐름도이다. 일 실시예에서, 도 9의 프로세스의 전부 또는 일부는 추론 회로에 의해 수행된다. 일 실시예에서, 도 9의 프로세스는 위에서 언급된, 추론 회로를 포함하는 제어 회로들 중 임의의 하나에 의해 수행된다. 도 9의 프로세스는 도 7 및 도 8의 시스 템들을 사용하여 수행된다. 도 9의 단계 900에서, 연구 및 개발은 새 메모리 장치를 위해 수행된다. 단계 902에서, 연구 및 개발의 결과로, 개발 중인 새 메모리 장치의 동작을 기술하는 다수의 지표가 생성된다. 다양한 지표는 도 7에 도시된, 소스 702 내지 710을 포함하는 데이터 소스들을 포함할 수 있다. 단계 900 및 단계 902의 일 실시예에서, 장치 에 대한 백, 수천, 수만 또는 수백만의 지표가 생성된다. 단계 904에서, 시스템은 연구 및 개발 프로세스 동안 단계 902에서 생성된 지표(사전 학습 모델을 사용할 메모리 장치 이외의 장치들에 대한 지표)를 이용하여 모델 을 학습시킨다. 이는 도 7의 기계 학습을 포함한다. 단계 906에서, 사전 학습 모델은 새 저장 시스템에 다운로드된다(예컨대, 저장 시스템). 일 실시예에서, 메모리 제어기는 저장 시스템 외부 소스(예컨 대, 연구 개발 설비의 서버)로부터 모델을 저장 시스템에 다운로드하거나 수신한다(단계 908). 단계 910 에서, 메모리 제어기는 사전 학습 모델을 메모리 제어기의 하나 이상의 AI 블록들(메모리 셀들 204) 에 저장한다. 단계 912에서, 저장 시스템은 호스트 및/또는 사용자에 의해 작동한다. 예를 들어, 저장 시스템 은 호스트에 또는 내에 접속된다. 작동하는 동안 호스트 데이터는 메모리 어레이에 프로그래밍되고, 메모리 어레이로부터 판독되고 및/또는 메모리 어레이로부터 소거될 것이다. 단계 914에서, 저장 시스템에서 사전 장애 경보가 발동된다(도 7의 블록 750 참조). 단계 916에서, 사전 장애 경보를 수신한 메모리 제어기는 사전 장애 경보에 응답하여 저장 시스템의 현재 동작을 기술하 는 하나 이상의 지표를 수집한다(도 7의 박스 752 내지 754 참조). 단계 918에서, 메모리 제어기는 하나 이상의 지표를 메모리 다이 조립체 상의 추론 엔진 회로로 보낸다. 단계 920에서, 추론 회로는 결함 으로 인한 저장 시스템의 복구 불능 장애에 앞서 결함을 예측하기 위해 하나 이상의 지표를 갖는 사전 학습 모 델을 사용했다. 단계 922에서 추론 회로는 결함의 심각도 수준을 결정한다. 예를 들어, 추론 회로 는 3단계 이상의 심각도 수준에 기초하여 결함을 분류하고, 분류된 심각도 수준에 기초하여 상이한 복구 조치를수행하도록 구성될 수 있다. 단계 924에서, 추론 회로, 상태 머신, 메모리 제어기, 및/또는 다른 프로세서는 예측된 결함으로 인해 저장 시스템에 복구 불능 장애가 발생하기 전에 저장 시스템에 저장된 호스트 데이 터를 보존하기 위한 하나 이상의 대응책(예컨대, 백업)을 수행할 수 있다. 단계 924의 더 상세한 사항들은 아 래에서 제공된다. 도 2에서 전술되고 도시된 바와 같이, 일 실시예에서 저장 시스템은 다수의 메모리 다이 조립체들과 통신하는 하나의 메모리 제어기를 포함할 수 있다(도 2 참조). 이러한 경우, 복수의 메모리 다이 조립체들 각 각은 각각의 메모리 다이 조립체 내에 위치하는 별개의 메모리 어레이 및 별개의 추론 회로 형태의 별개의 복수의 메모리 셀을 포함할 것이다. 별개의 추론 회로는 동일한 메모리 다이 조립체 내부에 연관된 비 휘발성 메모리에 저장된 사전 학습형 기계 학습 모델을 사용하도록 구성되고, 기계 학습 모델은 각각의 메모리 다이 조립체 또는 저장 시스템에 대한 결함을 그 결함으로 인한 복구 불능 장애에 앞서 예측하기 위해, 각각의 메모리 다이 조립체 또는 저장 시스템의 현재 동작을 기술하는 하나 이상의 지표를 갖는다. 따라서, 각각의 메 모리 다이 조립체들은 자체 추론 회로를 가지며, 그 자체의 추론을 하는 것과 자체의 결함 세트를 예상하는 것 을 동시에 할 수 있다. 이는 도 2a의 단일 메모리 다이 또는 도 2b의 집적 메모리 조립체의 메모리 다이 조립 체들에 적용된다. 일 실시예에서, 메모리 제어기는 저장 시스템 외부의 호스트와 통신하도록 구성된다. 복수의 메모리 다이 조립체의 각각의 메모리 다이 조립체는, 호스트 데이터를 저장하도록 구성된 제1 비휘발성 메모리셀 세트 와, 상기 비휘발성 저장 장치의 외부 소스로부터 사전 학습 받은 사전 기계 학습 모델을 저장하는 제2 비휘발성 메모리셀 세트를 포함하는 별개의 복수의 비휘발성 메모리 셀을 포함한다. 메모리 제어기 및 메모리 다이 조립 체들은 결함에 영향을 받을 수 있는 호스트 데이터를 백업하고 결함 예측에 응답하여 결함을 호스트로 보고하도 록 구성된다. 따라서, 메모리 제어기는 제1 메모리 다이 조립체 상의 제1 추론 엔진으로 제1 지표 세트를 보낼 수 있고, 제2 메모리 다이 조립체 상의 제2 추론 엔진으로 제2 지표 세트를 보낼 수 있다. 다수의 추론 엔진 각각은 각자의 개별 메모리 다이 조립체들을 위한 그들만의 예측을 할 것이다. 제1 추론 엔진과 제2 추론 엔진 은 둘 다, 그들 자체의 결함을 그 결함으로 인한 저장 시스템의 복구 불능 장애에 앞서 예측하도록 각각에 제공 된 지표들을 갖는, 그들 자체의 별개의 사전 학습 모델(또는 상이한 모델들) 사본을 사용할 것이다. 도 10은 결함으로 인한 비휘발성 저장 장치의 복구 불능 장애에 앞서 호스트 데이터를 보존하기 위한 대응책을 수행하기 위한 프로세스의 일 실시예를 기술하는 흐름도이다. 따라서, 도 10의 프로세스는 도 9의 단계 924의 예시적인 구현예이고 도 7의 블록 758의 예시적인 구현예이다. 즉, 도 10의 프로세스를 이용하여, 추론 회로들 은 3단계 이상의 심각도 수준에 기초하여 결함을 분류하고 분류된 심각도 수준에 기초하여 상이한 복구 조치를 수행하도록 구성된다. 도 10의 단계 1002에서, 예측된 결함은 결함의 심각도 수준에 기초하여 분류된다. 일 실시예에서, 3단계의 심각도 수준은 제1 심각도, 제2 심각도 및 제3 심각도를 포함할 수 있다. 일 예시적인 구 현예에서, 제1 심각도는 최고 심각도(예컨대, 가장 높은 우선순위)이다. 제2 심각도는 중간 우선순위이고 제3 심각도는 가장 낮은 우선 순위 또는 가장 낮은 중요성이다. 다른 실시예에서, 심각도는 결함에 기초하며 우선 순위에 기초하지 않는다. 일 예에서, 만일 심각도 수준이 제1 심각도로 판단되면(단계 1004), 단계 1010에서 저장 시스템은 경보를 호스트 및/또는 (호스트를 통하여) 사용자에게 전송한다. 단계 1012에서, 결함이 예측된 메모리 조립체의 모든 데이터는 다른 메모리 다이 조립체로 백업(예컨대, 이동)될 것이다. 이 정도의 심각도 수준에서, 추론 회로에 의해 예측된 결함 또는 결함들은 시스템 수준에 있는 결함이다. 단계 1014에서, 저장 시스템(예컨대, 메모리 제어기)은 해당 결함이 예측된 메모리 다이 조립체를 사용하지 않도록 제거할 것이다. 만일 심각도 수준이 제2 심각도로 판단되면(단계 1004), 단계 1020에서 저장 시스템은 경보를 호스트 및/ 또는 (호스트를 통하여) 사용자에게 전송한다. 단계 1022에서, 불량 플레인(bad plane)의 데이터는 동일 메모 리 다이 조립체 상의 다른 플레인으로 백업(예컨대, 이동됨)된다. 일 예에서, 제2 심각도는 플레인 수준에서의 결함을 말한다. 그러므로, 불량 플레인의 데이터는 새 정상 플레인(new good plane)으로 이동된다. 단계 1024 에서, 잠재적 결함과 연관된 플레인은 저장 시스템에서 사용되지 않도록 제거된다. 만일 심각도 수준이 제3 심각도로 판단되면(단계 1004), 단계 1030에서 메모리 다이 조립체는 경보를 메모리 제 어기에 전송한다. 일 실시예에서, 제3 심각도는 메모리 다이 조립체 내 블록의 결함과 연관된다. 단계 1032에서, 메모리 조립체는 잠재적 결함을 갖는 블록의 데이터를 동일 메모리 다이 조립체의 다른 블록으로 백 업(이동)할 것이다. 단계 1034에서, 잠재적 결함과 연관된 블록은 저장 시스템에서 사용되지 않도록 제거 된다. 따라서, 메모리 제어기 및/또는 메모리 다이 조립체들은 결함에 영향을 받을 수 있는 호스트 데이터를백업하고 결함을 예측한 것에 응답하여 호스트(및./또는 사용자)에 결함을 보고하도록 구성된다. 도 11 내지 도 13은 위에 설명된 모델을 학습시키는 데 사용될 수 있는 데이터를 생성하는 메모리 장치의 연구 및 개발 과정에서 수행되는 프로세스들의 다양한 실시예를 기술하는 흐름도이다. 도 11 내지 도 13은 도 7의 블록 702 내지 블록 710과 유사하다. 도 11의 단계 1102에서, 웨이퍼 다이 정렬이 수행된다. 단계 1104에서, 웨이퍼 레벨 번인이 수행된다. 웨이퍼 레벨 번인 테스트는 상온(warm temperature)에서 수행되며 메모리 번인 을 위해 많은 프로그래밍/소거 사이클을 반복 수행하는 것을 포함한다. 한편, 이 단계에서는 고온(hot temperature) 커버리지를 위해 외적 결함에 대한 스트레스 테스트 및 선별 검사(screening)가 사용될 수 있다. 단계 1106에서, 알려진 정상(good) 다이 테스트가 수행된다. 알려진 정상(good) 다이 테스트는 외적 결함에 대 한 스트레스 테스트와 선별 검사(screening)를 수행하기 위해 낮은 온도(lower temperature)에서 수행된다. 단 계 1108에서, 메모리 테스트가 수행된다. 메모리 테스트는 메모리가 목표 성능을 충족시킬 수 있도록 하기 위 해 고온(hot temperature)에서 다이 또는 패키징된 후에 수행된다. 단계 1110에서, 메모리 상태 사이클 테스트 가 MQR 테스트(memory reliability and quality)와 함께 수행된다. 메모리 상태 사이클은 고객의 사용패턴을 모방한 배열/프로그래밍/재순환(recycle)을 포함한다. MRQ 사이클은 고객의 사용패턴을 모방한 배열/프로그래 밍/재순환(recycle)이지만, 이는 메모리 상태 사이클의 웨이퍼 레벨보다는 패키지 레벨에서 수행된다. 만일 DPPM 목표가 성취되는 경우(단계 1112), 도 11의 메모리 장치 개발 프로세스가 완료된다. 그렇지 않은 경우, 프로세스 루프는 단계 1102로 돌아가 다른 반복을 수행한다. 도 12의 프로세스는 새 NAND 장치를 빌드(building)하는 것을 포함한다(단계 1202). 단계 1204에서, 알려진 사 전 수용 테스트(Pre Acceptance Test, \"PreAT\")가 수행된다. Pre-AT 사전 예외 테스트(pre-exception test)는 재교란(re-disturbed), 프로그램 교란(program disturbed) 및 데이터 보존을 테스트하고, 적절한 매개변수를 설 정한다. 만일 시스템이 통과하지 못하는 경우, 새 NAND 장치가 단계 1204에서 빌드되어 테스트된다. 만일 장 치가 통과하는 경우(단계 1206), 풀 DAT 장치 수용 테스트가 단계 1208에서 수행된다. 풀 DAT 장치 수용 테스 트는 사전 수용 테스트와 유사하다. 하지만, 메모리 셀 측정은 더욱 종합적이다. 만일 적격성 검사(단계 1210)를 통과하지 못하는 경우, 프로세스 루프는 단계 1202로 돌아가서 새 NAND 장치를 빌드하고 새 NAND 장치 상에서 도 12의 프로세스를 수행한다. 만일 적격성 검사(단계 1210)를 통과하는 경우, 도 12의 프로세스는 단 계 1212에서 종료된다. 도 13의 단계 1302에서, 엔지니어링 검증 테스트(engineering verification test, \"EVT\")가 수행된다. 엔지니 어링 검증 테스트는 메모리 뿐만 아니라 전체 시스템으로서의 최종 제종 제품에 대한 최종 단계 테스트이다. 단계 1304에서, 설계 검증 테스트(design verify test, \"DVT\")가 수행된다. 디자인 검증 테스트는 제품 사양을 검증한다. 단계 1306에서, 신뢰성 입증 테스트(\"RDT\")가 수행된다. 신뢰성 입증 테스트는 높은 공칭 온도에서 테스트하는 큰 MTV 값을 입증하기 위해 고온에서 광(photo) 제품 신뢰성, 가속 계수를 입증하는 데 사용된다. 단계 1308에서, 프로세스 유효성 테스트(\"PVT\")가 수행된다. 프로세스 유효성 테스트는 메모리 다이의 제조 준 비 상태를 테스트한다. 단계 1310에서, 지속적인 신뢰성 테스트(\"ORT\": ongoing reliability test)가 수행된 다. 지속적인 신뢰성 테스트는 메모리를 프로그래밍, 보존 및 판독하기 위한 메모리 다이의 신뢰성을 정기적으 로 모니터링하는 것이다. 기술된 비휘발성 저장 장치는 하나 이상의 메모리 다이 조립체들에 접속된 메모리 제어기를 포함하고, 그 각각 은 메모리 다이 조립체 내에 위치하는 추론 회로를 포함한다. 추론 회로는 비휘발성 저장 장치의 결함을 예측 하고 결함으로 인한 비휘발성 저장 장치의 복구 불능 장애에 앞서 호스트 데이터를 보존하기 위한 대응책을 수 행하기 위해, 비휘발성 저장 장치의 현재 동작을 기술하는 하나 이상의 지표를 갖는 (비휘발성 저장 장치 외부 의 소스로부터 사전 학습 받아서 비휘발성 메모리 내 전용 블록에 저장된) 사전 학습 모델을 사용하도록 구성된 다. 일 실시예는 메모리 다이 조립체를 포함하는 비휘발성 저장 장치를 포함한다. 메모리 다이 조립체는, 호스트 데이터를 저장하도록 구성된 제1 비휘발성 메모리셀 세트와, 비휘발성 저장 장치의 외부 소스로부터 사전 학습 받은 사전 학습 모델을 저장하는 제2 비휘발성 메모리셀 세트를 포함하는 비휘발성 메모리 구조체를 포함한다. 메모리 다이 조립체는, 비휘발성 메모리 구조체와 연결되며 비휘발성 메모리 구조체에 기록하고 그로부터 판독 하도록 구성된 제어 회로를 더 포함한다. 제어 회로는 메모리 다이 조립체 내에 위치하는 추론 회로를 포함한 다. 추론 회로는, 비휘발성 저장 장치의 결함을 예측하고 결함으로 인한 비휘발성 저장 장치의 복구 불능 장애 에 앞서 호스트 데이터를 보존하기 위한 대응책을 수행하도록 하기 위해, 비휘발성 저장 장치의 현재 동작을 기 술하는 하나 이상의 지표를 갖는, 제2 비휘발성 메모리셀 세트로부터의 사전 학습 모델을 사용하도록 구성된다.일 실시예는 메모리 제어기 및 메모리 제어기에 연결되는 복수의 메모리 다이 조립체들을 포함하는 비휘발성 저 장 장치를 포함한다. 복수의 메모리 다이 조립체의 각각의 메모리 다이 조립체는 그 각각의 메모리 다이 조립 체에 위치하는, 별개의 복수의 비휘발성 메모리 셀들 및 별개의 추론 회로를 포함한다. 별개의 추론 회로는, 각각의 메모리 다이 조립체의 결함을 예측하되 결함으로 인한 각각의 메모리 다이 조립체의 복구 불능 장애에 앞서 예측하도록 하기 위해, 각각의 메모리 다이 조립체의 현재 동작을 기술하는 하나 이상의 지표를 갖는 사전 학습 모델을 사용하도록 구성된다. 일 실시예는 방법을 포함하는데, 방법은: 복수의 메모리 다이 조립체들과 연결되는 메모리 제어기를 포함하는 저장 시스템에서 저장 시스템 외부의 소스로부터 사전 학습 모델을 수신하는 단계; 저장 시스템의 비휘발성 메 모리 셀들의 하나 이상의 블록들에 사전 학습 모델을 저장하는 단계; 저장 시스템에서 사전 장애 경보를 발동하 는 단계; 메모리 제어기가 사전 장애 경보에 응답하여 저장 시스템의 현재 동작을 기술하는 하나 이상의 지표를 수집하는 단계; 메모리 제어기가 복수의 메모리 다이 조립체들의 제1 메모리 다이 조립체 상의 제1 추론 엔진 회로에 하나 이상의 지표를 전송하는 단계; 및 제1 추론 엔진이, 저장 시스템의 결함을 예측하되 결함으로 인한 저장 시스템의 복구 불능 장애에 앞서 예측하기 위해, 하나 이상의 지표를 갖는 사전 학습 모델을 사용하는 단 계를 포함한다. 일 예시적인 구현예는 메모리 제어기가 복수의 메모리 다이 조립체들의 제2 메모리 다이 조립체 상의 제2 추론 엔진 회로에 추가 지표들을 전송하는 단계; 및 제2 추론 엔진이, 저장 시스템의 제2 결함을 예측하되 제2 결함 으로 인한 저장 시스템의 복구 불능 장애에 앞서 예측하기 위해, 추가 지표들을 갖는 사전 학습 모델을 사용하 는 단계를 더 포함한다. 본 문서의 목적들을 위해, 명세서에서 \"실시예\", \"일 실시예\", \"일부 실시예들\", 또는 \"다른 실시예\"에 대한 언 급은 상이한 실시예들 또는 동일한 실시예를 설명하는 데 사용될 수 있다. 본 문서의 목적들을 위해, 접속은 직접 접속 또는 (예를 들어, 하나 이상의 다른 부분들을 통한) 간접 접속일 수 있다. 일부 경우들에서, 소정 요소가 다른 요소에 접속되거나 결합되는 것으로 언급되는 경우, 그 요소는 다른 요소에 직접적으로 접속되거나 하나 이상의 개재 요소들을 통해 다른 요소에 간접적으로 접속될 수 있다. 소정 요소가 다른 요소에 직접적으로 접속되는 것으로 언급되는 경우, 그 요소와 다른 요소 사이에 개재 요소들 이 없다. 2개의 디바이스들은 그들이 그들 사이에서 전자 신호들을 통신할 수 있도록 그들이 직접적으로 또는 간접적으로 접속되는 경우에 \"통신 상태에\" 있다. 본 문서의 목적들을 위해, 용어 \"~에 기초하여\"는 \"~에 적어도 부분적으로 기초하여\"로 이해될 수 있다. 본 문서의 목적들을 위해, 추가 콘텍스트 없이, \"제1\" 물체, \"제2\" 물체, 및 \"제3\" 물체와 같은 숫자와 관련된 용어들의 사용은 물체들의 순서화를 암시하는 것이 아니라, 대신에 상이한 물체들을 식별하기 위한 식별 목적들 을 위해 사용될 수 있다. 본 문서의 목적들을 위해, 용어 물체들의 \"세트\"는 물체들 중 하나 이상의 물체들의 \"세트\"를 지칭할 수 있다. 전술한 상세한 설명은 예시 및 설명의 목적으로 제시되었다. 그것은 총망라하거나 개시된 정확한 형태로 제한 하도록 의도되지 않는다. 상기의 교시 내용에 비추어 많은 수정 및 변형이 가능하다. 설명된 실시예들은 제안 된 기술의 원리 및 그의 실제 응용을 가장 잘 설명하기 위해 선택되었으며, 이에 의해 당업자가 다양한 실시예 들에서 그리고 고려되는 특정 용도에 적합한 바와 같은 다양한 수정을 갖고서 그것을 가장 잘 이용할 수 있게 하였다. 범위는 본 명세서에 첨부된 청구범위에 의해 한정되는 것으로 의도된다.도면 도면1 도면2 도면2a 도면2b 도면2c 도면2d 도면3 도면4 도면4a 도면4b 도면4c 도면4d 도면4e 도면4f 도면4g 도면4h 도면4i 도면4j 도면5a 도면5b 도면5c 도면5d 도면6 도면7 도면8 도면9 도면10 도면11 도면12 도면13"}
{"patent_id": "10-2024-7001119", "section": "도면", "subsection": "도면설명", "item": 1, "content": "유사한 도면 부호의 요소들은 상이한 도면들에서 공통 컴포넌트들을 지칭한다. 도 1은 저장 시스템의 일 실시예를 도시한 블록도이다. 도 2는 복수의 메모리 다이 조립체의 일 실시예를 도시한 블록도이다. 도 2a는 메모리 다이의 일 실시예의 블록도이다. 도 2b는 집적 메모리 조립체의 일 실시예의 블록도이다. 도 2c 및 도 2d는 집적 메모리 조립체들의 상이한 실시예들을 도시한다. 도 3은 비휘발성 메모리에서 데이터를 감지하는 데 사용되는 회로를 도시한다. 도 4는 모놀리식(monolithic) 3차원 메모리 구조체의 일 실시예의 일부분의 사시도이다. 도 4a는 2개의 평면들을 갖는 메모리 구조체의 일 실시예의 블록도이다. 도 4b는 메모리 셀들의 블록의 일 실시예의 일부분의 평면도를 도시한다. 도 4c는 메모리 셀들의 블록의 일 실시예의 일부분의 단면도를 도시한다. 도 4d는 메모리 셀들의 블록의 일 실시예의 일부분의 단면도를 도시한다.도 4e는 메모리 셀들의 블록의 일 실시예의 일부분의 단면도를 도시한다. 도 4f는 메모리 셀들의 수직 컬럼(column)의 일 실시예의 단면도이다. 도 4g는 수직 NAND 스트링을 구현하는 메모리 홀의 단면을 도시한다. 도 4h는 수직 NAND 스트링을 구현하는 메모리 홀의 단면을 도시한다. 도 4i는 수직 NAND 스트링을 구현하는 메모리 홀의 단면을 도시한다. 도 4j는 동일 블록의 다수의 서브-블록들 내 복수의 NAND 스트링들의 개략도이다. 도 5a는 임계 전압 분포들을 도시한다. 도 5b는 임계 전압 분포들을 도시한다. 도 5c는 임계 전압 분포들을 도시한다. 도 5d는 임계 전압 분포들을 도시한다. 도 6은 비휘발성 메모리를 프로그래밍하기 위한 프로세스의 일 실시예를 기술한 흐름도이다. 도 7은 메모리 다이 조립체 내에 위치하고, 비휘발성 저장 장치의 결함을 예측하기 위해 비휘발성 저장 장치의 현재 동작을 기술하는 하나 이상의 지표를 갖는 사전 학습 모델을 사용하는 추론 회로를 포함하는 비휘발성 저 장 장치를 기술하는 논리 블록도이다. 도 8은 추론 엔진의 일 실시예의 블록도이다. 도 9는 비휘발성 저장 장치의 결함을 예측하고 그 결함으로 인한 비휘발성 저장 장치의 복구 불능 장애에 앞서 호스트 데이터를 보존하기 위한 대응책을 수행하기 위해, 현재 동작을 기술하는 하나 이상의 지표를 갖는 사전 학습 모델을 사용하기 위한 프로세스의 일 실시예를 기술하는 흐름도이다. 도 10은 결함으로 인한 비휘발성 저장 장치의 복구 불능 장애에 앞서 호스트 데이터를 보존하기 위한 대응책을 수행하기 위한 프로세스의 일 실시예를 기술하는 흐름도이다. 도 11 내지 도 13은 모델을 학습시키는 데 사용될 수 있는 데이터를 생성하는 메모리 장치의 연구 및 개발 과정 에서 수행되는 프로세스들의 다양한 실시예를 기술하는 흐름도이다."}
