# 50 · 高增益折叠运放：增益提升、局部环路与快速建立

本模块提供高精度闭环电压放大，利用折叠共栅结构和增益提升提高开环增益。相比基础折叠共栅OTA，局部辅助放大器可提高关键支路的输出电阻，减小有限增益误差，但需要同时控制局部环路与主环路的动态。芯片中可用于高分辨率数据转换、精密信号调理和快速建立的模拟反馈通路。

状态：**SMIC18MMRF / TT / 1.8 V / 27°C，全部对应 nominal 原始指标通过**。只宣称原理图级 nominal；未执行其他PVT、失配或版图验证。审查PDF已逐页检查中文、图表和网表可读性。

[审查 PDF](../evidence/50-gainboosted-folded/review.pdf) · [精确电路](../evidence/50-gainboosted-folded/circuit.scs) · [验收合同](../evidence/50-gainboosted-folded/contract.json) · [实测结果](../evidence/50-gainboosted-folded/latest_results.json)

当前报告：**7页正文＋4页完整电路图，共11页**。下文历史交付记录中的页数对应当时的正文版本。

<!-- REPORT-MARKDOWN -->
## 可编辑报告与系统结构

[完整报告MD](../evidence/50-gainboosted-folded/review_report.md) · [对应PDF](../evidence/50-gainboosted-folded/review.pdf)
<!-- END-REPORT-MARKDOWN -->

## 完成范围与指标

在 **SMIC18MMRF tt、1.8 V、27°C**，50 uA参考、输入/输出目标0.9 V、1 pF负载下，完成原合同全部四组nominal检查：OP/返回比AC、单位反馈输入等效噪声、121点连续范围和双向建立。所有原门槛通过，状态 `complete_original`，没有使用10%或15%性能放宽。另完成PMOS和NMOS两个增益提升环路的独立STB诊断。

源任务为 `sky130-folded-cascode-ota-gain130-pm60-noise50uv-pvt`。原计划是27点OP/AC、27点噪声、3点范围、3点建立，共60次分析；本次执行其中四次nominal分析，其余56次PVT/代表角落分析未运行。MC、CMRR、PSRR和寄生也未运行，前三项本就不在原合同内。本次结果不能写成原PVT签核通过。

| 指标 | 实测 | 原门槛 | 10%边界 | 15%边界 |
|---|---:|---:|---:|---:|
| 10 Hz返回比增益 | 145.855865 dB | ≥130 dB | ≥129.08485 dB | ≥128.58838 dB |
| UGB | 261.464236 MHz | ≥200 MHz | ≥180 MHz | ≥170 MHz |
| 主环路PM | 62.400312° | ≥60° | ≥54° | ≥51° |
| 静态输出误差 | 0.002832 mV | ≤0.8 mV | ≤0.88 mV | ≤0.92 mV |
| VDD功耗，含50 uA参考 | 3.229054 mW | 0≤P≤5.4 mW | ≤5.94 mW | ≤6.21 mW |
| 输入积分噪声，10 Hz–10 MHz | 30.288284 uVrms | ≤50 uVrms | ≤55 uVrms | ≤57.5 uVrms |
| 连续合格命令区间 | 1.130037 Vpp | ≥0.92 Vpp | ≥0.828 Vpp | ≥0.782 Vpp |
| 区间内最大采样误差 | 19.984809 mV | ≤20 mV | ≤22 mV | ≤23 mV |
| 上升最后进入时间 | 3.950 ns | ≤10 ns | ≤11 ns | ≤11.5 ns |
| 下降最后进入时间 | 2.750 ns | ≤10 ns | ≤11 ns | ≤11.5 ns |
| 上升末5 ns均值误差 | 0.002748 mV | ≤0.7 mV | ≤0.77 mV | ≤0.805 mV |
| 下降末5 ns均值误差 | 0.003319 mV | ≤0.7 mV | ≤0.77 mV | ≤0.805 mV |
| 最坏均值误差/0.1 V阶跃 | 0.003319% | ≤0.7% | ≤0.77% | ≤0.805% |

表中区间误差仍按**固定20 mV资格窗**选择原区间；没有用22/23 mV重新扩大范围。建立时间仍按**固定0.7 mV窗**提取，也没有用放宽的静态误差门槛改变建立时间。dB放宽先作用于线性幅度比；PM即便放宽也不能小于45°。缺失数据、非有限值、负功耗、回穿、既定负载和波形不能放宽。

10 Hz–100 GHz内恰有一次下降0 dB交越，随后所有保存频点均低于0 dB。原要求使用该第一次交越计算UGB和PM；这不是选取较好看的后一个交越。100 GHz上限用于原合同的数值回穿检查，不构成含封装和版图寄生的射频性能保证。

## 结构和工作原理

接口为 `folded_cascode_ota (vss iref vdd vinn vinp vout)`。实现包含41只原生SMIC18 n18/p18 MOS、三个正电容和五个正电阻；没有数字逻辑、内部独立源、受控源或行为源。全部偏置最终由iref的50 uA电流通过MOS镜及带电流的电阻压降生成，没有供电电阻分压参考。

第一阶段保留源实现的NMOS输入、PMOS折叠、宽摆幅NMOS电流镜和上下两侧增益提升。输入每侧目标150 uA、各串50 Ω源退化电阻；两只顶部PMOS折叠源各目标250 uA，余下约100 uA经过PMOS共栅与底部NMOS镜。镜的二极管支路为 `MFCP→MMD→MCD`，信号输出支路为 `MFCN→MMO→MCO`，高阻节点是nfirst。

第二阶段保留级联NMOS共源输出：MOUT由nfirst驱动，MOUTC栅极接ncb，MLOAD为iref派生的固定PMOS电流源。MOUT/MOUTC各目标900 uA，负载1 pF。vout经1.3 pF和1 kΩ串联返回nfirst，形成主Miller补偿。nfirst降低会减小输出下拉并使vout升高；VINP增加使输出上升，VOUT反馈到VINN时为负反馈。

偏置中 `RPC=35 kohm` 通过约10 uA电流设置PMOS共栅复制源端低于VDD约0.35 V，`RNCB=25 kohm` 通过约10 uA设置NMOS共栅复制源端约0.25 V。与参考网表一样，核心是用电流复制和MOS跟随关系设定共栅源电位；目标工艺迁移重新安排了偏置支路和镜比例，而不是逐个照抄Sky130宽度。

**上侧GPC环路**：MPRS和MPRBI产生pref高端参考。两个匹配、恒流偏置的NMOS源跟随器把p2与pref从约1.44 V移到hs/hr约0.65 V，避免PMOS输入辅助放大器失去输入共模余量。PMOS差分对MPA/MPB及NMOS镜负载MPMA/MPMB输出gpc，驱动主PMOS共栅MFCN。p2升高→hs升高→MPB上拉电流减小→gpc下降→p2回落，形成负反馈。

**下侧GNC环路**：MNRS和MNRBI产生nref低端参考；PMOS差分对MNA/MNB直接比较nref与n2，NMOS镜负载MNMA/MNMB输出gnc，驱动主NMOS共栅MMO。n2升高→MNB上拉电流减小→gnc下降→n2回落，同样为负反馈。输出侧共栅MMO选择gm/ID18，二极管侧MMD选择12，使受控栅压相对较低，保留辅助输出摆幅，因此这次nominal实现不需要源参考中的低端输入电阻移位支路。

gpc对VDD为3 pF，gnc对VSS为9 pF。辅助环路在低频提高支路等效输出电阻，在主环路UGB附近由这些电容稳定其栅压；不能把两个局部反馈当成无带宽限制的理想增益块。

## gm/ID、补充LUT与几何

每只MOS都对应 `sizing.json` 的角色与实际目标工艺LUT。已有表缺少n18 L=0.5 um、VDS=0.9 V，因此只在本项目补扫这一张表：`lut_supplement/tt/n18_L500nm_VDS0.900.json`，Wref=10 um、VBS=0、tt27°C。没有修改原LUT工程、PDK或Bridge环境。

| 角色 | 模型 | 单位W/L，um | 目标gm/ID | m |
|---|---|---:|---:|---|
| MINP/MINN输入 | n18 | 5.28/0.5 | 18 | 15 |
| n参考/尾管/电流镜/复制源 | n18 | 4.68/1 | 14 | 1、5、10、30 |
| p偏置/折叠源/辅助尾源 | p18 | 14.24/1 | 12 | 1、4、16、25 |
| MNCB/MNRS/MMD | n18 | 1.12/0.36 | 12 | 1、1、10 |
| MMO增益提升共栅 | n18 | 3.98/0.36 | 18 | 10 |
| MPPC/MPRS/MFCP/MFCN | p18 | 6.96/0.36 | 14 | 1、1、10、10 |
| MOUT | n18 | 0.26/0.18 | 8 | 90 |
| MOUTC | n18 | 2.30/0.18 | 18 | 90 |
| MOBP/MLOAD | p18 | 1.96/0.36 | 8 | 1、90 |
| MPA/MPB、MNA/MNB | p18 | 6.96/0.36 | 14 | 2、8 |
| MPMA/MPMB、MNMA/MNMB | n18 | 4.44/1 | 14 | 2、8 |
| MHSF/MHRF电位移动 | n18 | 0.48/0.36 | 8 | 1 |

所有单位W≤14.24 um，且m为正整数。总宽超过100 um的器件均以合法单位复制，如MOUTC为2.30×90=207 um，MLOAD为1.96×90=176.4 um，主折叠源为14.24×25=356 um。MOUT使用0.26 um单位宽，仍在模型合法范围；其实际OP而不是Wref=10 um曲线负责确认窄宽影响。精确D/G/S/B、m和总宽在 `geometry.json` 与PDF完整网表中保存。

补充LUT提取603个单调反型分支点；检查有限值、正电流密度、gm/ID与gm/Id直接计算一致，以及电流密度随gm/ID单调下降。完整四图逐图检查，没有反折或不连续。gm/ID18处，L0.36/0.5/1 um的fT分别2.913/1.653/0.471 GHz，gm/gds分别146.41/220.27/325.56，表现出正确的长度速度/增益权衡。证据保存在 `lut_validation.json`、`reports/50-input-lut-validation.png` 和对应表征run。

初值输入跨导约 `150 uA×18=2.7 mS`，源退化后约 `2.7mS/(1+2.7mS×50Ω)=2.38 mS`；1.5 pF初版用其估算约252 MHz，仅用于起点。输出跨导目标约7.2 mS，1/gm约139 Ω；最终1 kΩ串联补偿电阻超过这个量级，可把简单两级Miller前馈零点移至左半平面。真实多节点结果与此手算并不完全一致，必须靠实际返回比闭合。

## 工作点与高增益交叉检查

实际输入电流147.919/147.824 uA，尾流295.744 uA，折叠支路108.466/108.687 uA，输出级941.436 uA。主要节点：tail=0.325760 V、p1/p2=1.447351/1.438743 V、n1/n2=0.254323/0.267424 V、nfirst=0.635486 V、nout=0.334587 V、gpc=0.773333 V、gnc=0.835154 V。输出为0.900002832 V。

| 关键OP | 电流幅值/uA | gm/ID | gm/gds | 饱和余量/mV |
|---|---:|---:|---:|---:|
| MINP | 147.919 | 18.168 | 223.210 | 1027.348 |
| MTAIL | 295.744 | 14.239 | 140.446 | 206.021 |
| MFN | 256.512 | 11.846 | 211.387 | 213.198 |
| MFCN | 108.687 | 13.538 | 164.379 | 668.908 |
| MMD | 108.466 | 11.040 | 30.033 | 119.172 |
| MMO | 108.687 | 17.656 | 80.502 | 279.358 |
| MCO | 108.687 | 13.688 | 92.899 | 142.566 |
| MPB | 20.761 | 13.663 | 144.399 | 431.084 |
| MNB | 84.112 | 13.052 | 33.814 | 61.939 |
| MOUT | 941.436 | 7.692 | 15.134 | 167.629 |
| MOUTC | 941.436 | 17.914 | 32.318 | 489.261 |
| MLOAD | 941.436 | 7.750 | 122.311 | 679.799 |

余量定义为abs(VDS)−abs(VDSAT)，全部41只MOS在中心OP均为正。MNB最小约61.94 mV，需要明确这是nominal余量，不能直接推断PVT裕量。辅助比较也不是理想相等：pref=1.441946 V与p2相差约3.20 mV，nref=0.272231 V与n2相差约4.81 mV；有限辅助增益和支路不对称真实存在。

10 Hz时AC源注入1 V，VINN幅度约50.96 nV。保存的内部比值 `|nfirst/vinn|=105.92964 dB`，`|vout/nfirst|=39.92622 dB`，相乘等于145.85587 dB返回比，确认高增益来自加载后的两段响应，不是把闭环输出误读成开环增益。这不是把各级隔离后重新测得的独立增益。微伏级中心偏差没有使用人工输入校正，也没有添加DUT理想源；但匹配名义值不能代替随机失配精度。

## 失败迭代和局部稳定性

| 主Miller设置 | UGB/MHz | PM/deg | 电气判断 |
|---|---:|---:|---|
| 1.5 pF、400 Ω | 159.449 | 49.350 | 原带宽/PM失败；最大放宽也未同时通过 |
| 1.2 pF、800 Ω | 224.840 | 58.219 | 主PM未到原60°，当时只做静态检查 |
| 1.3 pF、1 kΩ | 261.464 | 62.400 | 最终四组原门槛全部通过 |

保留前两版输入和真实PSF，不把其partial状态计为完成。修改主串联RC在交越附近提供更多相位超前，C/R联动也改变了幅频响应，因此最终UGB比简单gm/Cc缩放更高。没有为满足200 MHz降低原1 pF负载或改变输入阶跃。

另外在 `gpc→MFCN栅`、`gnc→MMO栅` 分别插入零压iprobe，主单位反馈保持闭合，运行1 Hz–100 GHz STB。

| 局部环路 | 1 Hz返回比增益 | UGB | PM | 下降交越 |
|---|---:|---:|---:|---|
| GPC | 35.7443 dB | 9.03157 MHz | 88.690211° | 1次，此后无回穿 |
| GNC | 27.5327 dB | 15.30150 MHz | 87.951193° | 1次，此后无回穿 |

按所选探针方向绘制 `−Spectre loopGain`，让低频负反馈返回比相位在0°附近。Spectre原生PM分别88.6903°、87.9512°，与PSF提取差小于0.0001°；插探针前后输出OP变化不超过12 pV。局部45°下限是额外诊断，不替换原主环路60°。9/15 MHz局部带宽显著低于261 MHz主UGB，与辅助输出电容的设计思路一致。

## 四组原始测量定义与精度

原instruction、参考solution、正式verify.py、utils.py、四套bench，以及两套reviewer局部环路资料均已冻结并校验哈希。真实Spectre PSF适配为原验证器Plot结构，直接调用 `ac_metrics`、`op_metrics`、`range_metrics`、`settling_metrics`；四组 `case_passes` 均通过。没有运行或伪造完整60次PVT执行摘要。

**返回比**：VINP固定0.9 V，VTEST从VOUT接VINN，DC0/AC1，DC保持单位反馈；`T=−VOUT/VINN`。频率10 Hz–100 GHz、100点/十倍频，增益在10 Hz，交越按log(f)插值，相位展开。原扫描完整保留，没有以单点PM或缩窄频段绕过回穿检查。功耗为同一OP的 `−1.8×I(VDD)`，包含外部50 uA参考。

**噪声**：直接单位反馈，VIN是输入噪声参考源，积分 `sqrt(∫10Hz^10MHz en²df)`。此次保存601点；PSD线性频率梯形法为30.288284 uVrms，逐段幂律插值为30.287685 uVrms，差0.0019782%。原ngspice版报告积分噪声，本次用真实目标工艺Spectre谱做等价积分；没有使用原Sky130历史噪声值。

**范围**：0.30–1.50 V，步长10 mV，共121点。每点必须满足abs(VOUT−VINP)≤20 mV才能归入连续区间，只在相邻合格/失格样本之间线性插值边界。114个合格采样点从0.37到1.50 V；下界在0.36/0.37 V间插值得0.369962782 V，上界是原扫描终点1.50 V，跨度1.130037218 V。下界的多位小数来自10 mV网格插值，不是微伏级边界测量分辨率；也未证明1.50 V之外仍合格。

**双向建立**：PWL精确保留原PULSE已发布部分：0.85→0.95 V边沿20–21 ns，下降0.95→0.85 V边沿121–122 ns，观察到240 ns。原算法时间原点是边沿中点20.5/121.5 ns，**不是边沿起点或终点**。上升观察窗截至119.5 ns，下降截至240 ns；取某一采样点之后所有余下样本都落在固定目标±0.7 mV窗的第一个点。结果3.95/2.75 ns，不做进入时间插值。

静态误差为上升114.5–119.5 ns、下降235–240 ns两个末5 ns窗口的样本均值误差，分别2.747681/3.319005 uV；最坏值同时要求≤0.7 mV及≤0.7%×0.1 V，两项都保留。不能把误差窗中心移到实际终值，或用较短窗口避开增益提升导致的慢尾巴。保存采样50 ps、内部最大步长25 ps；最后进入的报告精度受50 ps采样定义限制。

## 可复用认识与限制

增益提升给高阻节点带来额外反馈状态。主环路PM通过不能自动证明两条辅助环路稳定，故本例分别保留了主返回比和两条局部STB。局部输出用电容使带宽远低于主UGB，有利于将高频主环路近似看作固定共栅偏置；代价是更慢的辅助恢复分量，因此双向建立必须扫描完整窗口，不能只读第一次碰到容差线。

低频增益预算、输出摆幅和辅助输入共模必须一起安排。上侧高节点直接接PMOS辅助输入会有共模困难，电流偏置的成对NMOS跟随器解决电位范围；下侧利用不同gm/ID的主共栅保持辅助输出余量。复制偏置并非完美电压源，其有限增益误差已在实际OP中保留。

当前主PM原门槛余量约2.40°，最小MOS中心饱和余量约61.94 mV；这两项都不能支持未做的PVT、失配或版图签核结论。41管、3/9 pF辅助补偿和多条复制偏置也有面积与噪声成本，原任务未计无源面积，本次未做布局面积优化或物理实现。

## 复现与证据路径

- 设计：`scripts/case50_gainboosted_folded.py`；报告：`scripts/review50.py`。
- 电路/合同/尺寸/结果：`cases/50-gainboosted-folded/{circuit.scs,contract.json,sizing.json,geometry.json,latest_results.json}`。
- 审查PDF：`reports/50-gainboosted-folded-review.pdf`；七页视觉记录在 `pdf_provenance.json`，模块审计在 `verification_audit.json`。
- LUT表征：`runs/50/20260922T100429951374Z_characterize_n18_L0.5`；数值/视觉记录 `lut_validation.json`。
- 初版静态失败：`runs/50/20260922T100704704746Z_op_ac`；中间静态版本：`runs/50/20260922T100801067144Z_op_ac`。
- 最终OP/AC：`runs/50/20260922T100810630324Z_op_ac`。
- 最终噪声：`runs/50/20260922T100810861742Z_noise`。
- 最终范围：`runs/50/20260922T100811101938Z_range`。
- 最终建立：`runs/50/20260922T100811270078Z_settling`。
- GPC/GNC诊断：`runs/50/20260922T100839104170Z_gpc_stb`、`runs/50/20260922T100839271650Z_gnc_stb`。

工程根目录下用既有 `/home/IC/CodeX/virtuoso-bridge-lite/.venv/bin/python scripts/case50_gainboosted_folded.py` 重做四组，随后相同命令加 `--mode loops` 重做两个局部环路；同一Python运行 `scripts/review_pdf.py 50` 生成PDF。每次运行新建inputs快照并保存模型/电路/bench/依赖哈希；不覆盖旧失败证据。

[完整 LUT 查询](../evidence/50-gainboosted-folded/sizing.json)

## 复现与证据

[完整电路总图 SVG](../evidence/50-gainboosted-folded/schematic/full.svg) · [总图 PDF](../evidence/50-gainboosted-folded/schematic/full.pdf) · [4页电路分图](../evidence/50-gainboosted-folded/schematic/sheets.pdf) · [引脚与层次连接映射](../evidence/50-gainboosted-folded/schematic/connectivity.json) · [图纸审计](../evidence/50-gainboosted-folded/schematic_audit.json)

- [Spectre 运行记录](https://github.com/SannBunnSyoSeTsu/smic18-benchmark-reproduction/blob/6ae3e1434914297c4ed12b93cb8d6a297ef8339a/runs/50/20260922T100810630324Z_op_ac/run.json) · 原始输出（本地归档，未随仓库分发）
- [Spectre 运行记录](https://github.com/SannBunnSyoSeTsu/smic18-benchmark-reproduction/blob/6ae3e1434914297c4ed12b93cb8d6a297ef8339a/runs/50/20260922T100810861742Z_noise/run.json) · 原始输出（本地归档，未随仓库分发）
- [Spectre 运行记录](https://github.com/SannBunnSyoSeTsu/smic18-benchmark-reproduction/blob/6ae3e1434914297c4ed12b93cb8d6a297ef8339a/runs/50/20260922T100811101938Z_range/run.json) · 原始输出（本地归档，未随仓库分发）
- [Spectre 运行记录](https://github.com/SannBunnSyoSeTsu/smic18-benchmark-reproduction/blob/6ae3e1434914297c4ed12b93cb8d6a297ef8339a/runs/50/20260922T100811270078Z_settling/run.json) · 原始输出（本地归档，未随仓库分发）
- [工程脚本](https://github.com/SannBunnSyoSeTsu/smic18-benchmark-reproduction/tree/6ae3e1434914297c4ed12b93cb8d6a297ef8339a/scripts) · [项目状态](https://github.com/SannBunnSyoSeTsu/smic18-benchmark-reproduction/blob/6ae3e1434914297c4ed12b93cb8d6a297ef8339a/status.json)

原Sky130案例保持原样；本页是目标工艺实测的新记录。模型文件留在既有本地PDK目录，没有上传或修改。
