# LogicCompiler

Ce travail est une reprise du dépot de Drendog (https://github.com/drendog/Logic-Circuit-Simulator).

Il y ajoute un parseur logique basé sur des équations intégrant aussi bien les valeurs binaires que les valeurs décimales. Permettant de travailler aussi bien sur des valeurs booléennes que sur des bus. 

L'ajout majeur de cette version est de permettre l'ajout de prototypes de fonctions encapsulées dans des fichiers texte. Il y crée automatiquement un lien avec le wiring de Drendog. La sauvegarde a été repensée pour permettre la sauvegarde des nouveaux blocs importés. 

L'objectif est d'étendre les capacités de la vresion de Drendog et se rapprocher d'un similateur type Verilog ou de LogiSim avec un niveau hiérachique permettant d'encapsuler la logique dans une boîte.

MisterT
