clk 1 std_logic bool
rst 1 std_logic sc_logic
vec_rsc_0_0_wadr 9 std_logic_vector sc_lv
vec_rsc_0_0_d 64 std_logic_vector sc_lv
vec_rsc_0_0_we 1 std_logic sc_logic
vec_rsc_0_0_radr 9 std_logic_vector sc_lv
vec_rsc_0_0_q 64 std_logic_vector sc_lv
vec_rsc_triosy_0_0_lz 1 std_logic sc_logic
vec_rsc_0_1_wadr 9 std_logic_vector sc_lv
vec_rsc_0_1_d 64 std_logic_vector sc_lv
vec_rsc_0_1_we 1 std_logic sc_logic
vec_rsc_0_1_radr 9 std_logic_vector sc_lv
vec_rsc_0_1_q 64 std_logic_vector sc_lv
vec_rsc_triosy_0_1_lz 1 std_logic sc_logic
p_rsc_dat 64 std_logic_vector sc_lv
p_rsc_triosy_lz 1 std_logic sc_logic
r_rsc_dat 64 std_logic_vector sc_lv
r_rsc_triosy_lz 1 std_logic sc_logic
twiddle_rsc_0_0_radr 9 std_logic_vector sc_lv
twiddle_rsc_0_0_q 64 std_logic_vector sc_lv
twiddle_rsc_triosy_0_0_lz 1 std_logic sc_logic
twiddle_rsc_0_1_radr 9 std_logic_vector sc_lv
twiddle_rsc_0_1_q 64 std_logic_vector sc_lv
twiddle_rsc_triosy_0_1_lz 1 std_logic sc_logic
