Analysis & Synthesis report for DUNE_DAT_FPGA
Tue Jan 10 18:23:23 2023
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. State Machine - |DUNE_DAT_FPGA|DAC8411:DAC_TP_inst|state
 11. State Machine - |DUNE_DAT_FPGA|DAC8411:DAC_ADC_N_inst|state
 12. State Machine - |DUNE_DAT_FPGA|DAC8411:DAC_ADC_P_inst|state
 13. State Machine - |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:1:FE_DAC_TP_inst|state
 14. State Machine - |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:2:FE_DAC_TP_inst|state
 15. State Machine - |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:3:FE_DAC_TP_inst|state
 16. State Machine - |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|state
 17. State Machine - |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:5:FE_DAC_TP_inst|state
 18. State Machine - |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:6:FE_DAC_TP_inst|state
 19. State Machine - |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:7:FE_DAC_TP_inst|state
 20. State Machine - |DUNE_DAT_FPGA|DAC8411:FE1_DAC_TP_inst|state
 21. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|state
 22. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|state
 23. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|state
 24. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|state
 25. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|state
 26. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|state
 27. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|state
 28. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:FE1_MonADC_inst|state
 29. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|state
 30. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|state
 31. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|state
 32. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|state
 33. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|state
 34. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|state
 35. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|state
 36. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:ADC1_MonADC_inst|state
 37. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:CD2_MonADC_inst|state
 38. State Machine - |DUNE_DAT_FPGA|COTS_AD7274:CD1_MonADC_inst|state
 39. State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_STATE
 40. State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_STATE
 41. State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_STATE
 42. State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_STATE
 43. State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_STATE
 44. State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_STATE
 45. State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_STATE
 46. State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_STATE
 47. State Machine - |DUNE_DAT_FPGA|I2c_master:CD2_INA226_master|I2C_STATE
 48. State Machine - |DUNE_DAT_FPGA|I2c_master:CD1_INA226_master|I2C_STATE
 49. State Machine - |DUNE_DAT_FPGA|I2CSLAVE:I2CSLAVE|I2C_STATE
 50. Registers Removed During Synthesis
 51. General Register Statistics
 52. Inverted Register Statistics
 53. Multiplexer Restructuring Statistics (Restructuring Performed)
 54. Source assignments for sld_signaltap:auto_signaltap_0
 55. Source assignments for sld_signaltap:dac_fe5
 56. Parameter Settings for User Entity Instance: DAT_PLL:DAT_PLL_inst|altpll:altpll_component
 57. Parameter Settings for User Entity Instance: DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component
 58. Parameter Settings for User Entity Instance: I2c_master:CD1_INA226_master
 59. Parameter Settings for User Entity Instance: I2c_master:CD2_INA226_master
 60. Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:0:FE_INA226_master
 61. Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:1:FE_INA226_master
 62. Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:2:FE_INA226_master
 63. Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:3:FE_INA226_master
 64. Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:4:FE_INA226_master
 65. Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:5:FE_INA226_master
 66. Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:6:FE_INA226_master
 67. Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:7:FE_INA226_master
 68. Parameter Settings for Inferred Entity Instance: sld_signaltap:auto_signaltap_0
 69. Parameter Settings for Inferred Entity Instance: sld_signaltap:dac_fe5
 70. altpll Parameter Settings by Entity Instance
 71. Port Connectivity Checks: "DUNE_DAT_Registers:DUNE_DAT_Registers_inst"
 72. Port Connectivity Checks: "SBND_TST_PULSE:TST_PULSE_GEN_inst"
 73. Port Connectivity Checks: "DAC8411:\gen_FE_DAC_TP:1:FE_DAC_TP_inst"
 74. Port Connectivity Checks: "DAC8411:\gen_FE_DAC_TP:2:FE_DAC_TP_inst"
 75. Port Connectivity Checks: "DAC8411:\gen_FE_DAC_TP:3:FE_DAC_TP_inst"
 76. Port Connectivity Checks: "DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst"
 77. Port Connectivity Checks: "DAC8411:\gen_FE_DAC_TP:5:FE_DAC_TP_inst"
 78. Port Connectivity Checks: "DAC8411:\gen_FE_DAC_TP:6:FE_DAC_TP_inst"
 79. Port Connectivity Checks: "DAC8411:\gen_FE_DAC_TP:7:FE_DAC_TP_inst"
 80. Port Connectivity Checks: "COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst"
 81. Port Connectivity Checks: "COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst"
 82. Port Connectivity Checks: "COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst"
 83. Port Connectivity Checks: "COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst"
 84. Port Connectivity Checks: "COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst"
 85. Port Connectivity Checks: "COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst"
 86. Port Connectivity Checks: "COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst"
 87. Port Connectivity Checks: "COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst"
 88. Port Connectivity Checks: "COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst"
 89. Port Connectivity Checks: "COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst"
 90. Port Connectivity Checks: "COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst"
 91. Port Connectivity Checks: "COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst"
 92. Port Connectivity Checks: "COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst"
 93. Port Connectivity Checks: "COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst"
 94. Port Connectivity Checks: "I2c_master:\gen_FE_INA:7:FE_INA226_master"
 95. Port Connectivity Checks: "I2c_master:\gen_FE_INA:6:FE_INA226_master"
 96. Port Connectivity Checks: "I2c_master:\gen_FE_INA:5:FE_INA226_master"
 97. Port Connectivity Checks: "I2c_master:\gen_FE_INA:4:FE_INA226_master"
 98. Port Connectivity Checks: "I2c_master:\gen_FE_INA:3:FE_INA226_master"
 99. Port Connectivity Checks: "I2c_master:\gen_FE_INA:2:FE_INA226_master"
100. Port Connectivity Checks: "I2c_master:\gen_FE_INA:1:FE_INA226_master"
101. Port Connectivity Checks: "I2c_master:\gen_FE_INA:0:FE_INA226_master"
102. Port Connectivity Checks: "I2c_master:CD2_INA226_master"
103. Port Connectivity Checks: "I2c_master:CD1_INA226_master"
104. Port Connectivity Checks: "I2CSLAVE:I2CSLAVE"
105. Port Connectivity Checks: "DAT_PLL:DAT_PLL_inst"
106. Port Connectivity Checks: "sys_rst:sys_rst_inst"
107. Signal Tap Logic Analyzer Settings
108. Post-Synthesis Netlist Statistics for Top Partition
109. Elapsed Time Per Partition
110. Connections to In-System Debugging Instance "dac_fe5"
111. Connections to In-System Debugging Instance "auto_signaltap_0"
112. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Tue Jan 10 18:23:23 2023           ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                      ; DUNE_DAT_FPGA                                   ;
; Top-level Entity Name              ; DUNE_DAT_FPGA                                   ;
; Family                             ; Cyclone IV GX                                   ;
; Total logic elements               ; 9,577                                           ;
;     Total combinational functions  ; 5,448                                           ;
;     Dedicated logic registers      ; 6,386                                           ;
; Total registers                    ; 6386                                            ;
; Total pins                         ; 216                                             ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,409,280                                       ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total GXB Receiver Channel PCS     ; 0                                               ;
; Total GXB Receiver Channel PMA     ; 0                                               ;
; Total GXB Transmitter Channel PCS  ; 0                                               ;
; Total GXB Transmitter Channel PMA  ; 0                                               ;
; Total PLLs                         ; 2                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CGX50DF27C7     ;                    ;
; Top-level entity name                                                      ; DUNE_DAT_FPGA      ; DUNE_DAT_FPGA      ;
; Family name                                                                ; Cyclone IV GX      ; Cyclone V          ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                              ; Enable             ; Enable             ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; Power Optimization During Synthesis                                        ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.1%      ;
;     Processor 3            ;   0.1%      ;
;     Processor 4            ;   0.1%      ;
;     Processor 5            ;   0.1%      ;
;     Processor 6            ;   0.1%      ;
;     Processor 7            ;   0.1%      ;
;     Processor 8            ;   0.1%      ;
;     Processors 9-16        ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------+-----------------+----------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+
; File Name with User-Entered Path                                   ; Used in Netlist ; File Type                                    ; File Name with Absolute Path                                                                                                                                       ; Library     ;
+--------------------------------------------------------------------+-----------------+----------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+
; SRC/SBND_TST_PULSE.vhd                                             ; yes             ; User VHDL File                               ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/SBND_TST_PULSE.vhd                                             ;             ;
; SRC/coldadc_ro_cnt.vhd                                             ; yes             ; User VHDL File                               ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/coldadc_ro_cnt.vhd                                             ;             ;
; SRC/DAC8411.vhd                                                    ; yes             ; User VHDL File                               ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAC8411.vhd                                                    ;             ;
; SRC/COTS_AD7274.vhd                                                ; yes             ; User VHDL File                               ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/COTS_AD7274.vhd                                                ;             ;
; SRC/I2c_master.vhd                                                 ; yes             ; User VHDL File                               ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd                                                 ;             ;
; SRC/Version_Reg.vhd                                                ; yes             ; User VHDL File                               ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/Version_Reg.vhd                                                ;             ;
; SRC/sys_rst.vhd                                                    ; yes             ; User VHDL File                               ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/sys_rst.vhd                                                    ;             ;
; SRC/I2CSLAVE.vhd                                                   ; yes             ; User VHDL File                               ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2CSLAVE.vhd                                                   ;             ;
; SRC/DUNE_DAT_Registers.vhd                                         ; yes             ; User VHDL File                               ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_Registers.vhd                                         ;             ;
; SRC/DUNE_DAT_FPGA.vhd                                              ; yes             ; User VHDL File                               ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd                                              ;             ;
; SRC/DAT_PLL.vhd                                                    ; yes             ; User Wizard-Generated File                   ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAT_PLL.vhd                                                    ;             ;
; DAT_PLL2.vhd                                                       ; yes             ; User Wizard-Generated File                   ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/DAT_PLL2.vhd                                                       ;             ;
; altpll.tdf                                                         ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/altpll.tdf                                                                                                       ;             ;
; aglobal171.inc                                                     ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/aglobal171.inc                                                                                                   ;             ;
; stratix_pll.inc                                                    ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/stratix_pll.inc                                                                                                  ;             ;
; stratixii_pll.inc                                                  ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/stratixii_pll.inc                                                                                                ;             ;
; cycloneii_pll.inc                                                  ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/cycloneii_pll.inc                                                                                                ;             ;
; db/dat_pll_altpll.v                                                ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v                                                ;             ;
; db/dat_pll2_altpll.v                                               ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll2_altpll.v                                               ;             ;
; sld_signaltap.vhd                                                  ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_signaltap.vhd                                                                                                ;             ;
; sld_signaltap_impl.vhd                                             ; yes             ; Encrypted Megafunction                       ; c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd                                                                                           ;             ;
; sld_ela_control.vhd                                                ; yes             ; Encrypted Megafunction                       ; c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_ela_control.vhd                                                                                              ;             ;
; lpm_shiftreg.tdf                                                   ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/lpm_shiftreg.tdf                                                                                                 ;             ;
; lpm_constant.inc                                                   ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/lpm_constant.inc                                                                                                 ;             ;
; dffeea.inc                                                         ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/dffeea.inc                                                                                                       ;             ;
; sld_mbpmg.vhd                                                      ; yes             ; Encrypted Megafunction                       ; c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_mbpmg.vhd                                                                                                    ;             ;
; sld_ela_trigger_flow_mgr.vhd                                       ; yes             ; Encrypted Megafunction                       ; c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_ela_trigger_flow_mgr.vhd                                                                                     ;             ;
; sld_buffer_manager.vhd                                             ; yes             ; Encrypted Megafunction                       ; c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd                                                                                           ;             ;
; altsyncram.tdf                                                     ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/altsyncram.tdf                                                                                                   ;             ;
; stratix_ram_block.inc                                              ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/stratix_ram_block.inc                                                                                            ;             ;
; lpm_mux.inc                                                        ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/lpm_mux.inc                                                                                                      ;             ;
; lpm_decode.inc                                                     ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/lpm_decode.inc                                                                                                   ;             ;
; a_rdenreg.inc                                                      ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/a_rdenreg.inc                                                                                                    ;             ;
; altrom.inc                                                         ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/altrom.inc                                                                                                       ;             ;
; altram.inc                                                         ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/altram.inc                                                                                                       ;             ;
; altdpram.inc                                                       ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/altdpram.inc                                                                                                     ;             ;
; db/altsyncram_gi24.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/altsyncram_gi24.tdf                                             ;             ;
; altdpram.tdf                                                       ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/altdpram.tdf                                                                                                     ;             ;
; memmodes.inc                                                       ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/others/maxplus2/memmodes.inc                                                                                                   ;             ;
; a_hdffe.inc                                                        ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/a_hdffe.inc                                                                                                      ;             ;
; alt_le_rden_reg.inc                                                ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/alt_le_rden_reg.inc                                                                                              ;             ;
; altsyncram.inc                                                     ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/altsyncram.inc                                                                                                   ;             ;
; lpm_mux.tdf                                                        ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/lpm_mux.tdf                                                                                                      ;             ;
; muxlut.inc                                                         ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/muxlut.inc                                                                                                       ;             ;
; bypassff.inc                                                       ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/bypassff.inc                                                                                                     ;             ;
; altshift.inc                                                       ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/altshift.inc                                                                                                     ;             ;
; db/mux_p0d.tdf                                                     ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/mux_p0d.tdf                                                     ;             ;
; lpm_decode.tdf                                                     ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/lpm_decode.tdf                                                                                                   ;             ;
; declut.inc                                                         ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/declut.inc                                                                                                       ;             ;
; lpm_compare.inc                                                    ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/lpm_compare.inc                                                                                                  ;             ;
; db/decode_73g.tdf                                                  ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/decode_73g.tdf                                                  ;             ;
; lpm_counter.tdf                                                    ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/lpm_counter.tdf                                                                                                  ;             ;
; lpm_add_sub.inc                                                    ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/lpm_add_sub.inc                                                                                                  ;             ;
; cmpconst.inc                                                       ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/cmpconst.inc                                                                                                     ;             ;
; lpm_counter.inc                                                    ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/lpm_counter.inc                                                                                                  ;             ;
; alt_counter_stratix.inc                                            ; yes             ; Megafunction                                 ; c:/intelfpga/17.1/quartus/libraries/megafunctions/alt_counter_stratix.inc                                                                                          ;             ;
; db/cntr_emi.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cntr_emi.tdf                                                    ;             ;
; db/cmpr_okc.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cmpr_okc.tdf                                                    ;             ;
; db/cntr_idj.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cntr_idj.tdf                                                    ;             ;
; db/cntr_cki.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cntr_cki.tdf                                                    ;             ;
; db/cmpr_lkc.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cmpr_lkc.tdf                                                    ;             ;
; db/cntr_s6j.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cntr_s6j.tdf                                                    ;             ;
; db/cmpr_hkc.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cmpr_hkc.tdf                                                    ;             ;
; sld_rom_sr.vhd                                                     ; yes             ; Encrypted Megafunction                       ; c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_rom_sr.vhd                                                                                                   ;             ;
; sld_jtag_endpoint_adapter.vhd                                      ; yes             ; Encrypted Megafunction                       ; c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter.vhd                                                                                    ;             ;
; sld_jtag_endpoint_adapter_impl.sv                                  ; yes             ; Encrypted Megafunction                       ; c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter_impl.sv                                                                                ;             ;
; db/altsyncram_8924.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/altsyncram_8924.tdf                                             ;             ;
; db/mux_m0d.tdf                                                     ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/mux_m0d.tdf                                                     ;             ;
; db/cntr_oki.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cntr_oki.tdf                                                    ;             ;
; db/cmpr_nkc.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cmpr_nkc.tdf                                                    ;             ;
; db/cntr_caj.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cntr_caj.tdf                                                    ;             ;
; db/cntr_8ki.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cntr_8ki.tdf                                                    ;             ;
; db/cmpr_kkc.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cmpr_kkc.tdf                                                    ;             ;
; sld_hub.vhd                                                        ; yes             ; Encrypted Megafunction                       ; c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_hub.vhd                                                                                                      ; altera_sld  ;
; db/ip/sld8d8953c8/alt_sld_fab.v                                    ; yes             ; Encrypted Auto-Found Verilog HDL File        ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/ip/sld8d8953c8/alt_sld_fab.v                                    ; alt_sld_fab ;
; db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab.v             ; yes             ; Encrypted Auto-Found Verilog HDL File        ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab.v             ; alt_sld_fab ;
; db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_ident.sv      ; yes             ; Auto-Found SystemVerilog HDL File            ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_ident.sv      ; alt_sld_fab ;
; db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_presplit.sv   ; yes             ; Encrypted Auto-Found SystemVerilog HDL File  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_presplit.sv   ; alt_sld_fab ;
; db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd ; yes             ; Encrypted Auto-Found VHDL File               ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd ; alt_sld_fab ;
; db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_splitter.sv   ; yes             ; Encrypted Auto-Found SystemVerilog HDL File  ; C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_splitter.sv   ; alt_sld_fab ;
; sld_jtag_hub.vhd                                                   ; yes             ; Encrypted Megafunction                       ; c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_jtag_hub.vhd                                                                                                 ;             ;
+--------------------------------------------------------------------+-----------------+----------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                                                            ;
+--------------------------+---------------------------------------------------------------------------------------------+
; Resource                 ; Usage                                                                                       ;
+--------------------------+---------------------------------------------------------------------------------------------+
; I/O pins                 ; 216                                                                                         ;
; Total memory bits        ; 1409280                                                                                     ;
;                          ;                                                                                             ;
; DSP block 9-bit elements ; 0                                                                                           ;
;                          ;                                                                                             ;
; Total PLLs               ; 2                                                                                           ;
;     -- PLLs              ; 2                                                                                           ;
;                          ;                                                                                             ;
; Maximum fan-out node     ; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out          ; 3663                                                                                        ;
; Total fan-out            ; 45913                                                                                       ;
; Average fan-out          ; 3.67                                                                                        ;
+--------------------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+-----------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                       ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+-----------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |DUNE_DAT_FPGA                                                                                                                          ; 5448 (230)          ; 6386 (0)                  ; 1409280     ; 0            ; 0       ; 0         ; 0         ; 216  ; 0            ; |DUNE_DAT_FPGA                                                                                                                                                                                                                                                                                                                                            ; DUNE_DAT_FPGA                     ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|                                                                                               ; 86 (86)             ; 99 (99)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|                                                                                               ; 35 (35)             ; 66 (66)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|                                                                                               ; 35 (35)             ; 66 (66)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|                                                                                               ; 35 (35)             ; 66 (66)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|                                                                                               ; 35 (35)             ; 66 (66)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|                                                                                               ; 35 (35)             ; 66 (66)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|                                                                                               ; 35 (35)             ; 66 (66)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|                                                                                               ; 35 (35)             ; 66 (66)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COTS_AD7274:ADC1_MonADC_inst|                                                                                                       ; 19 (19)             ; 40 (40)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:ADC1_MonADC_inst                                                                                                                                                                                                                                                                                                               ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:CD1_MonADC_inst|                                                                                                        ; 5 (5)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:CD1_MonADC_inst                                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:CD2_MonADC_inst|                                                                                                        ; 0 (0)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:CD2_MonADC_inst                                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:FE1_MonADC_inst|                                                                                                        ; 10 (10)             ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:FE1_MonADC_inst                                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|                                                                                      ; 0 (0)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst                                                                                                                                                                                                                                                                                              ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|                                                                                      ; 0 (0)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst                                                                                                                                                                                                                                                                                              ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|                                                                                      ; 0 (0)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst                                                                                                                                                                                                                                                                                              ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|                                                                                      ; 0 (0)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst                                                                                                                                                                                                                                                                                              ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|                                                                                      ; 0 (0)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst                                                                                                                                                                                                                                                                                              ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|                                                                                      ; 0 (0)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst                                                                                                                                                                                                                                                                                              ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|                                                                                      ; 0 (0)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst                                                                                                                                                                                                                                                                                              ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|                                                                                        ; 0 (0)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|                                                                                        ; 0 (0)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|                                                                                        ; 0 (0)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|                                                                                        ; 0 (0)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|                                                                                        ; 0 (0)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|                                                                                        ; 0 (0)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|                                                                                        ; 0 (0)               ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |DAC8411:DAC_ADC_N_inst|                                                                                                             ; 37 (37)             ; 31 (31)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAC8411:DAC_ADC_N_inst                                                                                                                                                                                                                                                                                                                     ; DAC8411                           ; work         ;
;    |DAC8411:DAC_ADC_P_inst|                                                                                                             ; 37 (37)             ; 31 (31)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAC8411:DAC_ADC_P_inst                                                                                                                                                                                                                                                                                                                     ; DAC8411                           ; work         ;
;    |DAC8411:DAC_TP_inst|                                                                                                                ; 37 (37)             ; 31 (31)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAC8411:DAC_TP_inst                                                                                                                                                                                                                                                                                                                        ; DAC8411                           ; work         ;
;    |DAC8411:FE1_DAC_TP_inst|                                                                                                            ; 37 (37)             ; 31 (31)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAC8411:FE1_DAC_TP_inst                                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAC8411:\gen_FE_DAC_TP:1:FE_DAC_TP_inst|                                                                                            ; 37 (37)             ; 31 (31)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:1:FE_DAC_TP_inst                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAC8411:\gen_FE_DAC_TP:2:FE_DAC_TP_inst|                                                                                            ; 37 (37)             ; 31 (31)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:2:FE_DAC_TP_inst                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAC8411:\gen_FE_DAC_TP:3:FE_DAC_TP_inst|                                                                                            ; 37 (37)             ; 31 (31)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:3:FE_DAC_TP_inst                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|                                                                                            ; 39 (39)             ; 31 (31)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAC8411:\gen_FE_DAC_TP:5:FE_DAC_TP_inst|                                                                                            ; 37 (37)             ; 31 (31)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:5:FE_DAC_TP_inst                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAC8411:\gen_FE_DAC_TP:6:FE_DAC_TP_inst|                                                                                            ; 37 (37)             ; 31 (31)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:6:FE_DAC_TP_inst                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAC8411:\gen_FE_DAC_TP:7:FE_DAC_TP_inst|                                                                                            ; 37 (37)             ; 31 (31)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:7:FE_DAC_TP_inst                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAT_PLL2:DAT_PLL2_inst|                                                                                                             ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAT_PLL2:DAT_PLL2_inst                                                                                                                                                                                                                                                                                                                     ; DAT_PLL2                          ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                             ; altpll                            ; work         ;
;          |DAT_PLL2_altpll:auto_generated|                                                                                               ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component|DAT_PLL2_altpll:auto_generated                                                                                                                                                                                                                                                              ; DAT_PLL2_altpll                   ; work         ;
;    |DAT_PLL:DAT_PLL_inst|                                                                                                               ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAT_PLL:DAT_PLL_inst                                                                                                                                                                                                                                                                                                                       ; DAT_PLL                           ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAT_PLL:DAT_PLL_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                               ; altpll                            ; work         ;
;          |DAT_PLL_altpll:auto_generated|                                                                                                ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated                                                                                                                                                                                                                                                                 ; DAT_PLL_altpll                    ; work         ;
;    |DUNE_DAT_Registers:DUNE_DAT_Registers_inst|                                                                                         ; 715 (715)           ; 344 (344)                 ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|DUNE_DAT_Registers:DUNE_DAT_Registers_inst                                                                                                                                                                                                                                                                                                 ; DUNE_DAT_Registers                ; work         ;
;    |I2CSLAVE:I2CSLAVE|                                                                                                                  ; 128 (128)           ; 73 (73)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|I2CSLAVE:I2CSLAVE                                                                                                                                                                                                                                                                                                                          ; I2CSLAVE                          ; work         ;
;    |I2c_master:CD1_INA226_master|                                                                                                       ; 190 (190)           ; 97 (97)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|I2c_master:CD1_INA226_master                                                                                                                                                                                                                                                                                                               ; I2c_master                        ; work         ;
;    |I2c_master:CD2_INA226_master|                                                                                                       ; 191 (191)           ; 97 (97)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|I2c_master:CD2_INA226_master                                                                                                                                                                                                                                                                                                               ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:0:FE_INA226_master|                                                                                          ; 190 (190)           ; 97 (97)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:0:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:1:FE_INA226_master|                                                                                          ; 192 (192)           ; 97 (97)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:1:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:2:FE_INA226_master|                                                                                          ; 190 (190)           ; 97 (97)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:2:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:3:FE_INA226_master|                                                                                          ; 190 (190)           ; 97 (97)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:3:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:4:FE_INA226_master|                                                                                          ; 190 (190)           ; 97 (97)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:4:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:5:FE_INA226_master|                                                                                          ; 191 (191)           ; 97 (97)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:5:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:6:FE_INA226_master|                                                                                          ; 191 (191)           ; 97 (97)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:6:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:7:FE_INA226_master|                                                                                          ; 192 (192)           ; 97 (97)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:7:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 185 (1)             ; 124 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 184 (0)             ; 124 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 184 (0)             ; 124 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 184 (1)             ; 124 (6)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 183 (0)             ; 118 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 183 (142)           ; 118 (90)                  ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 23 (23)             ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 18 (18)             ; 19 (19)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 951 (2)             ; 2442 (342)                ; 1400832     ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 949 (0)             ; 2100 (0)                  ; 1400832     ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 949 (88)            ; 2100 (770)                ; 1400832     ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 29 (0)              ; 82 (82)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_73g:auto_generated|                                                                                           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated                                                                                                                   ; decode_73g                        ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 27 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                           ; work         ;
;                   |mux_p0d:auto_generated|                                                                                              ; 27 (27)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_p0d:auto_generated                                                                                                                              ; mux_p0d                           ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)               ; 0 (0)                     ; 1400832     ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_gi24:auto_generated|                                                                                         ; 0 (0)               ; 0 (0)                     ; 1400832     ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gi24:auto_generated                                                                                                                                                 ; altsyncram_gi24                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 0 (0)               ; 13 (13)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)             ; 17 (17)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)             ; 13 (13)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 101 (101)           ; 74 (74)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 401 (1)             ; 871 (1)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 0 (0)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 342 (0)             ; 855 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 0 (0)               ; 513 (513)                 ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 342 (0)             ; 342 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1|                                                          ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 58 (58)             ; 11 (1)                    ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 0 (0)               ; 10 (10)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 269 (11)            ; 252 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 10 (0)              ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_emi:auto_generated|                                                                                             ; 10 (10)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_emi:auto_generated                                                             ; cntr_emi                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 13 (0)              ; 13 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_idj:auto_generated|                                                                                             ; 13 (13)             ; 13 (13)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated                                                                                      ; cntr_idj                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)               ; 5 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_cki:auto_generated|                                                                                             ; 7 (7)               ; 5 (5)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_cki:auto_generated                                                                            ; cntr_cki                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)               ; 1 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_s6j:auto_generated|                                                                                             ; 3 (3)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_s6j:auto_generated                                                                               ; cntr_s6j                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 27 (27)             ; 27 (27)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 171 (171)           ; 171 (171)                 ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 27 (27)             ; 27 (27)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
;    |sld_signaltap:dac_fe5|                                                                                                              ; 513 (2)             ; 1066 (132)                ; 8448        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5                                                                                                                                                                                                                                                                                                                      ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 511 (0)             ; 934 (0)                   ; 8448        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 511 (88)            ; 934 (338)                 ; 8448        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                         ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 17 (0)              ; 46 (46)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                          ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                      ; lpm_decode                        ; work         ;
;                   |decode_73g:auto_generated|                                                                                           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated                                                                                                                            ; decode_73g                        ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 15 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                              ; lpm_mux                           ; work         ;
;                   |mux_m0d:auto_generated|                                                                                              ; 15 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_m0d:auto_generated                                                                                                                                       ; mux_m0d                           ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)               ; 0 (0)                     ; 8448        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                         ; altsyncram                        ; work         ;
;                |altsyncram_8924:auto_generated|                                                                                         ; 0 (0)               ; 0 (0)                     ; 8448        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8924:auto_generated                                                                                                                                                          ; altsyncram_8924                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 0 (0)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                          ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)             ; 17 (17)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)             ; 13 (13)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                 ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 59 (59)             ; 44 (44)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                              ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 156 (1)             ; 346 (1)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                             ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 0 (0)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                     ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 132 (0)             ; 330 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                      ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 0 (0)               ; 198 (198)                 ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                           ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 132 (0)             ; 132 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                       ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                 ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 23 (23)             ; 11 (1)                    ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                               ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 0 (0)               ; 10 (10)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                       ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 130 (9)             ; 115 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                        ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 9 (0)               ; 7 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_oki:auto_generated|                                                                                             ; 9 (9)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_oki:auto_generated                                                                      ; cntr_oki                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 7 (0)               ; 7 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_caj:auto_generated|                                                                                             ; 7 (7)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_caj:auto_generated                                                                                               ; cntr_caj                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 6 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                             ; lpm_counter                       ; work         ;
;                   |cntr_8ki:auto_generated|                                                                                             ; 6 (6)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_8ki:auto_generated                                                                                     ; cntr_8ki                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)               ; 1 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                ; lpm_counter                       ; work         ;
;                   |cntr_s6j:auto_generated|                                                                                             ; 3 (3)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_s6j:auto_generated                                                                                        ; cntr_s6j                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 15 (15)             ; 15 (15)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                       ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 66 (66)             ; 66 (66)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                        ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 15 (15)             ; 15 (15)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                     ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                   ; sld_rom_sr                        ; work         ;
;    |sys_rst:sys_rst_inst|                                                                                                               ; 45 (45)             ; 17 (17)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |DUNE_DAT_FPGA|sys_rst:sys_rst_inst                                                                                                                                                                                                                                                                                                                       ; sys_rst                           ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+-----------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gi24:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 8192         ; 171          ; 8192         ; 171          ; 1400832 ; None ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8924:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; 128          ; 66           ; 128          ; 66           ; 8448    ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                                                                                                                                                                                                                ;
+--------+--------------+---------+--------------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                                                                                                                                                                                                                                                                    ; IP Include File ;
+--------+--------------+---------+--------------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                 ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                             ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_presplit:presplit   ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_splitter:splitter   ;                 ;
; Altera ; ALTPLL       ; 17.1    ; N/A          ; N/A          ; |DUNE_DAT_FPGA|DAT_PLL2:DAT_PLL2_inst                                                                                                                                                                                                                                              ; DAT_PLL2.vhd    ;
; Altera ; ALTPLL       ; 17.1    ; N/A          ; N/A          ; |DUNE_DAT_FPGA|DAT_PLL:DAT_PLL_inst                                                                                                                                                                                                                                                ; SRC/DAT_PLL.vhd ;
+--------+--------------+---------+--------------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|DAC8411:DAC_TP_inst|state                  ;
+----------------------+--------------+----------------------+--------------+
; Name                 ; state.S_done ; state.S_SET_DAC_DATA ; state.S_IDLE ;
+----------------------+--------------+----------------------+--------------+
; state.S_IDLE         ; 0            ; 0                    ; 0            ;
; state.S_SET_DAC_DATA ; 0            ; 1                    ; 1            ;
; state.S_done         ; 1            ; 0                    ; 1            ;
+----------------------+--------------+----------------------+--------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|DAC8411:DAC_ADC_N_inst|state               ;
+----------------------+--------------+----------------------+--------------+
; Name                 ; state.S_done ; state.S_SET_DAC_DATA ; state.S_IDLE ;
+----------------------+--------------+----------------------+--------------+
; state.S_IDLE         ; 0            ; 0                    ; 0            ;
; state.S_SET_DAC_DATA ; 0            ; 1                    ; 1            ;
; state.S_done         ; 1            ; 0                    ; 1            ;
+----------------------+--------------+----------------------+--------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|DAC8411:DAC_ADC_P_inst|state               ;
+----------------------+--------------+----------------------+--------------+
; Name                 ; state.S_done ; state.S_SET_DAC_DATA ; state.S_IDLE ;
+----------------------+--------------+----------------------+--------------+
; state.S_IDLE         ; 0            ; 0                    ; 0            ;
; state.S_SET_DAC_DATA ; 0            ; 1                    ; 1            ;
; state.S_done         ; 1            ; 0                    ; 1            ;
+----------------------+--------------+----------------------+--------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:1:FE_DAC_TP_inst|state ;
+----------------------+--------------+----------------------+-----------------+
; Name                 ; state.S_done ; state.S_SET_DAC_DATA ; state.S_IDLE    ;
+----------------------+--------------+----------------------+-----------------+
; state.S_IDLE         ; 0            ; 0                    ; 0               ;
; state.S_SET_DAC_DATA ; 0            ; 1                    ; 1               ;
; state.S_done         ; 1            ; 0                    ; 1               ;
+----------------------+--------------+----------------------+-----------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:2:FE_DAC_TP_inst|state ;
+----------------------+--------------+----------------------+-----------------+
; Name                 ; state.S_done ; state.S_SET_DAC_DATA ; state.S_IDLE    ;
+----------------------+--------------+----------------------+-----------------+
; state.S_IDLE         ; 0            ; 0                    ; 0               ;
; state.S_SET_DAC_DATA ; 0            ; 1                    ; 1               ;
; state.S_done         ; 1            ; 0                    ; 1               ;
+----------------------+--------------+----------------------+-----------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:3:FE_DAC_TP_inst|state ;
+----------------------+--------------+----------------------+-----------------+
; Name                 ; state.S_done ; state.S_SET_DAC_DATA ; state.S_IDLE    ;
+----------------------+--------------+----------------------+-----------------+
; state.S_IDLE         ; 0            ; 0                    ; 0               ;
; state.S_SET_DAC_DATA ; 0            ; 1                    ; 1               ;
; state.S_done         ; 1            ; 0                    ; 1               ;
+----------------------+--------------+----------------------+-----------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|state ;
+----------------------+--------------+----------------------+-----------------+
; Name                 ; state.S_done ; state.S_SET_DAC_DATA ; state.S_IDLE    ;
+----------------------+--------------+----------------------+-----------------+
; state.S_IDLE         ; 0            ; 0                    ; 0               ;
; state.S_SET_DAC_DATA ; 0            ; 1                    ; 1               ;
; state.S_done         ; 1            ; 0                    ; 1               ;
+----------------------+--------------+----------------------+-----------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:5:FE_DAC_TP_inst|state ;
+----------------------+--------------+----------------------+-----------------+
; Name                 ; state.S_done ; state.S_SET_DAC_DATA ; state.S_IDLE    ;
+----------------------+--------------+----------------------+-----------------+
; state.S_IDLE         ; 0            ; 0                    ; 0               ;
; state.S_SET_DAC_DATA ; 0            ; 1                    ; 1               ;
; state.S_done         ; 1            ; 0                    ; 1               ;
+----------------------+--------------+----------------------+-----------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:6:FE_DAC_TP_inst|state ;
+----------------------+--------------+----------------------+-----------------+
; Name                 ; state.S_done ; state.S_SET_DAC_DATA ; state.S_IDLE    ;
+----------------------+--------------+----------------------+-----------------+
; state.S_IDLE         ; 0            ; 0                    ; 0               ;
; state.S_SET_DAC_DATA ; 0            ; 1                    ; 1               ;
; state.S_done         ; 1            ; 0                    ; 1               ;
+----------------------+--------------+----------------------+-----------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:7:FE_DAC_TP_inst|state ;
+----------------------+--------------+----------------------+-----------------+
; Name                 ; state.S_done ; state.S_SET_DAC_DATA ; state.S_IDLE    ;
+----------------------+--------------+----------------------+-----------------+
; state.S_IDLE         ; 0            ; 0                    ; 0               ;
; state.S_SET_DAC_DATA ; 0            ; 1                    ; 1               ;
; state.S_done         ; 1            ; 0                    ; 1               ;
+----------------------+--------------+----------------------+-----------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|DAC8411:FE1_DAC_TP_inst|state              ;
+----------------------+--------------+----------------------+--------------+
; Name                 ; state.S_done ; state.S_SET_DAC_DATA ; state.S_IDLE ;
+----------------------+--------------+----------------------+--------------+
; state.S_IDLE         ; 0            ; 0                    ; 0            ;
; state.S_SET_DAC_DATA ; 0            ; 1                    ; 1            ;
; state.S_done         ; 1            ; 0                    ; 1            ;
+----------------------+--------------+----------------------+--------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|state                                             ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|state                                             ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|state                                             ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|state                                             ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|state                                             ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|state                                             ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|state                                             ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:FE1_MonADC_inst|state                                                             ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|state                                           ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|state                                           ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|state                                           ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|state                                           ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|state                                           ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|state                                           ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|state                                           ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:ADC1_MonADC_inst|state                                                            ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:CD2_MonADC_inst|state                                                             ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|COTS_AD7274:CD1_MonADC_inst|state                                                             ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; Name         ; state.DONE ; state.QUIT ; state.TAILZ2 ; state.TAILZ1 ; state.CONV ; state.LEADZ2 ; state.LEADZ1 ; state.IDLE ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 0          ;
; state.LEADZ1 ; 0          ; 0          ; 0            ; 0            ; 0          ; 0            ; 1            ; 1          ;
; state.LEADZ2 ; 0          ; 0          ; 0            ; 0            ; 0          ; 1            ; 0            ; 1          ;
; state.CONV   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0            ; 0            ; 1          ;
; state.TAILZ1 ; 0          ; 0          ; 0            ; 1            ; 0          ; 0            ; 0            ; 1          ;
; state.TAILZ2 ; 0          ; 0          ; 1            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.QUIT   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
; state.DONE   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0            ; 0            ; 1          ;
+--------------+------------+------------+--------------+--------------+------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_STATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; Name                     ; I2C_STATE.s_done ; I2C_STATE.S_I2C_STOP_2 ; I2C_STATE.S_I2C_STOP ; I2C_STATE.s_READ_ack_4 ; I2C_STATE.s_READ_ack_3 ; I2C_STATE.s_READ_ack_2 ; I2C_STATE.s_READ_ack_1 ; I2C_STATE.S_READ_DATA_4 ; I2C_STATE.S_READ_DATA_3 ; I2C_STATE.S_READ_DATA_2 ; I2C_STATE.S_READ_DATA_1 ; I2C_STATE.s_WRITE_ack_4 ; I2C_STATE.s_WRITE_ack_3 ; I2C_STATE.s_WRITE_ack_2 ; I2C_STATE.s_WRITE_ack_1 ; I2C_STATE.s_WRTIE_DATA_3 ; I2C_STATE.s_WRTIE_DATA_2 ; I2C_STATE.s_WRTIE_DATA_1 ; I2C_STATE.s_addr_ack_4 ; I2C_STATE.s_addr_ack_3 ; I2C_STATE.s_addr_ack_2 ; I2C_STATE.s_addr_ack_1 ; I2C_STATE.s_send_addr_3 ; I2C_STATE.s_send_addr_2 ; I2C_STATE.s_send_addr_1 ; I2C_STATE.s_send_start ; I2C_STATE.s_idle ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; I2C_STATE.s_idle         ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 0                ;
; I2C_STATE.s_send_start   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                      ; 1                ;
; I2C_STATE.s_send_addr_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_4   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_1 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 1                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_2 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 1                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_3 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_4   ; 0                ; 0                      ; 0                    ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP     ; 0                ; 0                      ; 1                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP_2   ; 0                ; 1                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_done         ; 1                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_STATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; Name                     ; I2C_STATE.s_done ; I2C_STATE.S_I2C_STOP_2 ; I2C_STATE.S_I2C_STOP ; I2C_STATE.s_READ_ack_4 ; I2C_STATE.s_READ_ack_3 ; I2C_STATE.s_READ_ack_2 ; I2C_STATE.s_READ_ack_1 ; I2C_STATE.S_READ_DATA_4 ; I2C_STATE.S_READ_DATA_3 ; I2C_STATE.S_READ_DATA_2 ; I2C_STATE.S_READ_DATA_1 ; I2C_STATE.s_WRITE_ack_4 ; I2C_STATE.s_WRITE_ack_3 ; I2C_STATE.s_WRITE_ack_2 ; I2C_STATE.s_WRITE_ack_1 ; I2C_STATE.s_WRTIE_DATA_3 ; I2C_STATE.s_WRTIE_DATA_2 ; I2C_STATE.s_WRTIE_DATA_1 ; I2C_STATE.s_addr_ack_4 ; I2C_STATE.s_addr_ack_3 ; I2C_STATE.s_addr_ack_2 ; I2C_STATE.s_addr_ack_1 ; I2C_STATE.s_send_addr_3 ; I2C_STATE.s_send_addr_2 ; I2C_STATE.s_send_addr_1 ; I2C_STATE.s_send_start ; I2C_STATE.s_idle ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; I2C_STATE.s_idle         ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 0                ;
; I2C_STATE.s_send_start   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                      ; 1                ;
; I2C_STATE.s_send_addr_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_4   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_1 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 1                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_2 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 1                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_3 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_4   ; 0                ; 0                      ; 0                    ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP     ; 0                ; 0                      ; 1                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP_2   ; 0                ; 1                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_done         ; 1                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_STATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; Name                     ; I2C_STATE.s_done ; I2C_STATE.S_I2C_STOP_2 ; I2C_STATE.S_I2C_STOP ; I2C_STATE.s_READ_ack_4 ; I2C_STATE.s_READ_ack_3 ; I2C_STATE.s_READ_ack_2 ; I2C_STATE.s_READ_ack_1 ; I2C_STATE.S_READ_DATA_4 ; I2C_STATE.S_READ_DATA_3 ; I2C_STATE.S_READ_DATA_2 ; I2C_STATE.S_READ_DATA_1 ; I2C_STATE.s_WRITE_ack_4 ; I2C_STATE.s_WRITE_ack_3 ; I2C_STATE.s_WRITE_ack_2 ; I2C_STATE.s_WRITE_ack_1 ; I2C_STATE.s_WRTIE_DATA_3 ; I2C_STATE.s_WRTIE_DATA_2 ; I2C_STATE.s_WRTIE_DATA_1 ; I2C_STATE.s_addr_ack_4 ; I2C_STATE.s_addr_ack_3 ; I2C_STATE.s_addr_ack_2 ; I2C_STATE.s_addr_ack_1 ; I2C_STATE.s_send_addr_3 ; I2C_STATE.s_send_addr_2 ; I2C_STATE.s_send_addr_1 ; I2C_STATE.s_send_start ; I2C_STATE.s_idle ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; I2C_STATE.s_idle         ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 0                ;
; I2C_STATE.s_send_start   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                      ; 1                ;
; I2C_STATE.s_send_addr_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_4   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_1 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 1                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_2 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 1                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_3 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_4   ; 0                ; 0                      ; 0                    ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP     ; 0                ; 0                      ; 1                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP_2   ; 0                ; 1                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_done         ; 1                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_STATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; Name                     ; I2C_STATE.s_done ; I2C_STATE.S_I2C_STOP_2 ; I2C_STATE.S_I2C_STOP ; I2C_STATE.s_READ_ack_4 ; I2C_STATE.s_READ_ack_3 ; I2C_STATE.s_READ_ack_2 ; I2C_STATE.s_READ_ack_1 ; I2C_STATE.S_READ_DATA_4 ; I2C_STATE.S_READ_DATA_3 ; I2C_STATE.S_READ_DATA_2 ; I2C_STATE.S_READ_DATA_1 ; I2C_STATE.s_WRITE_ack_4 ; I2C_STATE.s_WRITE_ack_3 ; I2C_STATE.s_WRITE_ack_2 ; I2C_STATE.s_WRITE_ack_1 ; I2C_STATE.s_WRTIE_DATA_3 ; I2C_STATE.s_WRTIE_DATA_2 ; I2C_STATE.s_WRTIE_DATA_1 ; I2C_STATE.s_addr_ack_4 ; I2C_STATE.s_addr_ack_3 ; I2C_STATE.s_addr_ack_2 ; I2C_STATE.s_addr_ack_1 ; I2C_STATE.s_send_addr_3 ; I2C_STATE.s_send_addr_2 ; I2C_STATE.s_send_addr_1 ; I2C_STATE.s_send_start ; I2C_STATE.s_idle ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; I2C_STATE.s_idle         ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 0                ;
; I2C_STATE.s_send_start   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                      ; 1                ;
; I2C_STATE.s_send_addr_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_4   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_1 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 1                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_2 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 1                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_3 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_4   ; 0                ; 0                      ; 0                    ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP     ; 0                ; 0                      ; 1                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP_2   ; 0                ; 1                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_done         ; 1                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_STATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; Name                     ; I2C_STATE.s_done ; I2C_STATE.S_I2C_STOP_2 ; I2C_STATE.S_I2C_STOP ; I2C_STATE.s_READ_ack_4 ; I2C_STATE.s_READ_ack_3 ; I2C_STATE.s_READ_ack_2 ; I2C_STATE.s_READ_ack_1 ; I2C_STATE.S_READ_DATA_4 ; I2C_STATE.S_READ_DATA_3 ; I2C_STATE.S_READ_DATA_2 ; I2C_STATE.S_READ_DATA_1 ; I2C_STATE.s_WRITE_ack_4 ; I2C_STATE.s_WRITE_ack_3 ; I2C_STATE.s_WRITE_ack_2 ; I2C_STATE.s_WRITE_ack_1 ; I2C_STATE.s_WRTIE_DATA_3 ; I2C_STATE.s_WRTIE_DATA_2 ; I2C_STATE.s_WRTIE_DATA_1 ; I2C_STATE.s_addr_ack_4 ; I2C_STATE.s_addr_ack_3 ; I2C_STATE.s_addr_ack_2 ; I2C_STATE.s_addr_ack_1 ; I2C_STATE.s_send_addr_3 ; I2C_STATE.s_send_addr_2 ; I2C_STATE.s_send_addr_1 ; I2C_STATE.s_send_start ; I2C_STATE.s_idle ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; I2C_STATE.s_idle         ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 0                ;
; I2C_STATE.s_send_start   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                      ; 1                ;
; I2C_STATE.s_send_addr_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_4   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_1 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 1                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_2 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 1                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_3 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_4   ; 0                ; 0                      ; 0                    ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP     ; 0                ; 0                      ; 1                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP_2   ; 0                ; 1                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_done         ; 1                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_STATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; Name                     ; I2C_STATE.s_done ; I2C_STATE.S_I2C_STOP_2 ; I2C_STATE.S_I2C_STOP ; I2C_STATE.s_READ_ack_4 ; I2C_STATE.s_READ_ack_3 ; I2C_STATE.s_READ_ack_2 ; I2C_STATE.s_READ_ack_1 ; I2C_STATE.S_READ_DATA_4 ; I2C_STATE.S_READ_DATA_3 ; I2C_STATE.S_READ_DATA_2 ; I2C_STATE.S_READ_DATA_1 ; I2C_STATE.s_WRITE_ack_4 ; I2C_STATE.s_WRITE_ack_3 ; I2C_STATE.s_WRITE_ack_2 ; I2C_STATE.s_WRITE_ack_1 ; I2C_STATE.s_WRTIE_DATA_3 ; I2C_STATE.s_WRTIE_DATA_2 ; I2C_STATE.s_WRTIE_DATA_1 ; I2C_STATE.s_addr_ack_4 ; I2C_STATE.s_addr_ack_3 ; I2C_STATE.s_addr_ack_2 ; I2C_STATE.s_addr_ack_1 ; I2C_STATE.s_send_addr_3 ; I2C_STATE.s_send_addr_2 ; I2C_STATE.s_send_addr_1 ; I2C_STATE.s_send_start ; I2C_STATE.s_idle ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; I2C_STATE.s_idle         ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 0                ;
; I2C_STATE.s_send_start   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                      ; 1                ;
; I2C_STATE.s_send_addr_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_4   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_1 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 1                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_2 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 1                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_3 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_4   ; 0                ; 0                      ; 0                    ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP     ; 0                ; 0                      ; 1                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP_2   ; 0                ; 1                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_done         ; 1                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_STATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; Name                     ; I2C_STATE.s_done ; I2C_STATE.S_I2C_STOP_2 ; I2C_STATE.S_I2C_STOP ; I2C_STATE.s_READ_ack_4 ; I2C_STATE.s_READ_ack_3 ; I2C_STATE.s_READ_ack_2 ; I2C_STATE.s_READ_ack_1 ; I2C_STATE.S_READ_DATA_4 ; I2C_STATE.S_READ_DATA_3 ; I2C_STATE.S_READ_DATA_2 ; I2C_STATE.S_READ_DATA_1 ; I2C_STATE.s_WRITE_ack_4 ; I2C_STATE.s_WRITE_ack_3 ; I2C_STATE.s_WRITE_ack_2 ; I2C_STATE.s_WRITE_ack_1 ; I2C_STATE.s_WRTIE_DATA_3 ; I2C_STATE.s_WRTIE_DATA_2 ; I2C_STATE.s_WRTIE_DATA_1 ; I2C_STATE.s_addr_ack_4 ; I2C_STATE.s_addr_ack_3 ; I2C_STATE.s_addr_ack_2 ; I2C_STATE.s_addr_ack_1 ; I2C_STATE.s_send_addr_3 ; I2C_STATE.s_send_addr_2 ; I2C_STATE.s_send_addr_1 ; I2C_STATE.s_send_start ; I2C_STATE.s_idle ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; I2C_STATE.s_idle         ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 0                ;
; I2C_STATE.s_send_start   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                      ; 1                ;
; I2C_STATE.s_send_addr_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_4   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_1 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 1                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_2 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 1                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_3 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_4   ; 0                ; 0                      ; 0                    ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP     ; 0                ; 0                      ; 1                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP_2   ; 0                ; 1                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_done         ; 1                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_STATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; Name                     ; I2C_STATE.s_done ; I2C_STATE.S_I2C_STOP_2 ; I2C_STATE.S_I2C_STOP ; I2C_STATE.s_READ_ack_4 ; I2C_STATE.s_READ_ack_3 ; I2C_STATE.s_READ_ack_2 ; I2C_STATE.s_READ_ack_1 ; I2C_STATE.S_READ_DATA_4 ; I2C_STATE.S_READ_DATA_3 ; I2C_STATE.S_READ_DATA_2 ; I2C_STATE.S_READ_DATA_1 ; I2C_STATE.s_WRITE_ack_4 ; I2C_STATE.s_WRITE_ack_3 ; I2C_STATE.s_WRITE_ack_2 ; I2C_STATE.s_WRITE_ack_1 ; I2C_STATE.s_WRTIE_DATA_3 ; I2C_STATE.s_WRTIE_DATA_2 ; I2C_STATE.s_WRTIE_DATA_1 ; I2C_STATE.s_addr_ack_4 ; I2C_STATE.s_addr_ack_3 ; I2C_STATE.s_addr_ack_2 ; I2C_STATE.s_addr_ack_1 ; I2C_STATE.s_send_addr_3 ; I2C_STATE.s_send_addr_2 ; I2C_STATE.s_send_addr_1 ; I2C_STATE.s_send_start ; I2C_STATE.s_idle ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; I2C_STATE.s_idle         ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 0                ;
; I2C_STATE.s_send_start   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                      ; 1                ;
; I2C_STATE.s_send_addr_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_4   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_1 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 1                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_2 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 1                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_3 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_4   ; 0                ; 0                      ; 0                    ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP     ; 0                ; 0                      ; 1                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP_2   ; 0                ; 1                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_done         ; 1                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|I2c_master:CD2_INA226_master|I2C_STATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; Name                     ; I2C_STATE.s_done ; I2C_STATE.S_I2C_STOP_2 ; I2C_STATE.S_I2C_STOP ; I2C_STATE.s_READ_ack_4 ; I2C_STATE.s_READ_ack_3 ; I2C_STATE.s_READ_ack_2 ; I2C_STATE.s_READ_ack_1 ; I2C_STATE.S_READ_DATA_4 ; I2C_STATE.S_READ_DATA_3 ; I2C_STATE.S_READ_DATA_2 ; I2C_STATE.S_READ_DATA_1 ; I2C_STATE.s_WRITE_ack_4 ; I2C_STATE.s_WRITE_ack_3 ; I2C_STATE.s_WRITE_ack_2 ; I2C_STATE.s_WRITE_ack_1 ; I2C_STATE.s_WRTIE_DATA_3 ; I2C_STATE.s_WRTIE_DATA_2 ; I2C_STATE.s_WRTIE_DATA_1 ; I2C_STATE.s_addr_ack_4 ; I2C_STATE.s_addr_ack_3 ; I2C_STATE.s_addr_ack_2 ; I2C_STATE.s_addr_ack_1 ; I2C_STATE.s_send_addr_3 ; I2C_STATE.s_send_addr_2 ; I2C_STATE.s_send_addr_1 ; I2C_STATE.s_send_start ; I2C_STATE.s_idle ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; I2C_STATE.s_idle         ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 0                ;
; I2C_STATE.s_send_start   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                      ; 1                ;
; I2C_STATE.s_send_addr_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_4   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_1 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 1                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_2 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 1                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_3 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_4   ; 0                ; 0                      ; 0                    ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP     ; 0                ; 0                      ; 1                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP_2   ; 0                ; 1                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_done         ; 1                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|I2c_master:CD1_INA226_master|I2C_STATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; Name                     ; I2C_STATE.s_done ; I2C_STATE.S_I2C_STOP_2 ; I2C_STATE.S_I2C_STOP ; I2C_STATE.s_READ_ack_4 ; I2C_STATE.s_READ_ack_3 ; I2C_STATE.s_READ_ack_2 ; I2C_STATE.s_READ_ack_1 ; I2C_STATE.S_READ_DATA_4 ; I2C_STATE.S_READ_DATA_3 ; I2C_STATE.S_READ_DATA_2 ; I2C_STATE.S_READ_DATA_1 ; I2C_STATE.s_WRITE_ack_4 ; I2C_STATE.s_WRITE_ack_3 ; I2C_STATE.s_WRITE_ack_2 ; I2C_STATE.s_WRITE_ack_1 ; I2C_STATE.s_WRTIE_DATA_3 ; I2C_STATE.s_WRTIE_DATA_2 ; I2C_STATE.s_WRTIE_DATA_1 ; I2C_STATE.s_addr_ack_4 ; I2C_STATE.s_addr_ack_3 ; I2C_STATE.s_addr_ack_2 ; I2C_STATE.s_addr_ack_1 ; I2C_STATE.s_send_addr_3 ; I2C_STATE.s_send_addr_2 ; I2C_STATE.s_send_addr_1 ; I2C_STATE.s_send_start ; I2C_STATE.s_idle ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+
; I2C_STATE.s_idle         ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 0                ;
; I2C_STATE.s_send_start   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                      ; 1                ;
; I2C_STATE.s_send_addr_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_send_addr_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_addr_ack_4   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_1 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 1                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_2 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 1                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRTIE_DATA_3 ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_WRITE_ack_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_1  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_2  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_3  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_READ_DATA_4  ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_1   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_2   ; 0                ; 0                      ; 0                    ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_3   ; 0                ; 0                      ; 0                    ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_READ_ack_4   ; 0                ; 0                      ; 0                    ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP     ; 0                ; 0                      ; 1                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.S_I2C_STOP_2   ; 0                ; 1                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
; I2C_STATE.s_done         ; 1                ; 0                      ; 0                    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                      ; 1                ;
+--------------------------+------------------+------------------------+----------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+------------------------+------------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DUNE_DAT_FPGA|I2CSLAVE:I2CSLAVE|I2C_STATE                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------+--------------------------+-------------------------------+------------------------+---------------------------+---------------------------+-----------------------+---------------------------+-------------------------------+---------------------------+----------------------+---------------------------+----------------------+------------------+
; Name                          ; I2C_STATE.s_get_data_ack ; I2C_STATE.s_get_wait_data_ack ; I2C_STATE.s_write_data ; I2C_STATE.s_wait_data_ack ; I2C_STATE.s_send_data_ack ; I2C_STATE.s_read_data ; I2C_STATE.s_wait_addr_ack ; I2C_STATE.s_send_reg_addr_ack ; I2C_STATE.s_read_reg_addr ; I2C_STATE.s_wait_ack ; I2C_STATE.s_send_addr_ack ; I2C_STATE.s_get_addr ; I2C_STATE.s_idle ;
+-------------------------------+--------------------------+-------------------------------+------------------------+---------------------------+---------------------------+-----------------------+---------------------------+-------------------------------+---------------------------+----------------------+---------------------------+----------------------+------------------+
; I2C_STATE.s_idle              ; 0                        ; 0                             ; 0                      ; 0                         ; 0                         ; 0                     ; 0                         ; 0                             ; 0                         ; 0                    ; 0                         ; 0                    ; 0                ;
; I2C_STATE.s_get_addr          ; 0                        ; 0                             ; 0                      ; 0                         ; 0                         ; 0                     ; 0                         ; 0                             ; 0                         ; 0                    ; 0                         ; 1                    ; 1                ;
; I2C_STATE.s_send_addr_ack     ; 0                        ; 0                             ; 0                      ; 0                         ; 0                         ; 0                     ; 0                         ; 0                             ; 0                         ; 0                    ; 1                         ; 0                    ; 1                ;
; I2C_STATE.s_wait_ack          ; 0                        ; 0                             ; 0                      ; 0                         ; 0                         ; 0                     ; 0                         ; 0                             ; 0                         ; 1                    ; 0                         ; 0                    ; 1                ;
; I2C_STATE.s_read_reg_addr     ; 0                        ; 0                             ; 0                      ; 0                         ; 0                         ; 0                     ; 0                         ; 0                             ; 1                         ; 0                    ; 0                         ; 0                    ; 1                ;
; I2C_STATE.s_send_reg_addr_ack ; 0                        ; 0                             ; 0                      ; 0                         ; 0                         ; 0                     ; 0                         ; 1                             ; 0                         ; 0                    ; 0                         ; 0                    ; 1                ;
; I2C_STATE.s_wait_addr_ack     ; 0                        ; 0                             ; 0                      ; 0                         ; 0                         ; 0                     ; 1                         ; 0                             ; 0                         ; 0                    ; 0                         ; 0                    ; 1                ;
; I2C_STATE.s_read_data         ; 0                        ; 0                             ; 0                      ; 0                         ; 0                         ; 1                     ; 0                         ; 0                             ; 0                         ; 0                    ; 0                         ; 0                    ; 1                ;
; I2C_STATE.s_send_data_ack     ; 0                        ; 0                             ; 0                      ; 0                         ; 1                         ; 0                     ; 0                         ; 0                             ; 0                         ; 0                    ; 0                         ; 0                    ; 1                ;
; I2C_STATE.s_wait_data_ack     ; 0                        ; 0                             ; 0                      ; 1                         ; 0                         ; 0                     ; 0                         ; 0                             ; 0                         ; 0                    ; 0                         ; 0                    ; 1                ;
; I2C_STATE.s_write_data        ; 0                        ; 0                             ; 1                      ; 0                         ; 0                         ; 0                     ; 0                         ; 0                             ; 0                         ; 0                    ; 0                         ; 0                    ; 1                ;
; I2C_STATE.s_get_wait_data_ack ; 0                        ; 1                             ; 0                      ; 0                         ; 0                         ; 0                     ; 0                         ; 0                             ; 0                         ; 0                    ; 0                         ; 0                    ; 1                ;
; I2C_STATE.s_get_data_ack      ; 1                        ; 0                             ; 0                      ; 0                         ; 0                         ; 0                     ; 0                         ; 0                             ; 0                         ; 0                    ; 0                         ; 0                    ; 1                ;
+-------------------------------+--------------------------+-------------------------------+------------------------+---------------------------+---------------------------+-----------------------+---------------------------+-------------------------------+---------------------------+----------------------+---------------------------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                               ;
+--------------------------------------------------------------+-------------------------------------------------------------------+
; Register name                                                ; Reason for Removal                                                ;
+--------------------------------------------------------------+-------------------------------------------------------------------+
; DAC8411:DAC_TP_inst|DAC_data[0..3,22,23]                     ; Stuck at GND due to stuck port data_in                            ;
; DAC8411:DAC_ADC_N_inst|DAC_data[0..3,22,23]                  ; Stuck at GND due to stuck port data_in                            ;
; DAC8411:DAC_ADC_P_inst|DAC_data[0..3,22,23]                  ; Stuck at GND due to stuck port data_in                            ;
; DAC8411:\gen_FE_DAC_TP:1:FE_DAC_TP_inst|DAC_data[0..3,22,23] ; Stuck at GND due to stuck port data_in                            ;
; DAC8411:\gen_FE_DAC_TP:2:FE_DAC_TP_inst|DAC_data[0..3,22,23] ; Stuck at GND due to stuck port data_in                            ;
; DAC8411:\gen_FE_DAC_TP:3:FE_DAC_TP_inst|DAC_data[0..3,22,23] ; Stuck at GND due to stuck port data_in                            ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[0..3,22,23] ; Stuck at GND due to stuck port data_in                            ;
; DAC8411:\gen_FE_DAC_TP:5:FE_DAC_TP_inst|DAC_data[0..3,22,23] ; Stuck at GND due to stuck port data_in                            ;
; DAC8411:\gen_FE_DAC_TP:6:FE_DAC_TP_inst|DAC_data[0..3,22,23] ; Stuck at GND due to stuck port data_in                            ;
; DAC8411:\gen_FE_DAC_TP:7:FE_DAC_TP_inst|DAC_data[0..3,22,23] ; Stuck at GND due to stuck port data_in                            ;
; DAC8411:FE1_DAC_TP_inst|DAC_data[0..3,22,23]                 ; Stuck at GND due to stuck port data_in                            ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_RD_WR          ; Merged with I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_addr[0] ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_RD_WR          ; Merged with I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_addr[0] ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_RD_WR          ; Merged with I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_addr[0] ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_RD_WR          ; Merged with I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_addr[0] ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_RD_WR          ; Merged with I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_addr[0] ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_RD_WR          ; Merged with I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_addr[0] ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_RD_WR          ; Merged with I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_addr[0] ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_RD_WR          ; Merged with I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_addr[0] ;
; I2c_master:CD2_INA226_master|I2C_RD_WR                       ; Merged with I2c_master:CD2_INA226_master|I2C_addr[0]              ;
; I2c_master:CD1_INA226_master|I2C_RD_WR                       ; Merged with I2c_master:CD1_INA226_master|I2C_addr[0]              ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[21]         ; Merged with DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[20]  ;
; DAC8411:DAC_TP_inst|DAC_data[21]                             ; Merged with DAC8411:DAC_TP_inst|DAC_data[20]                      ;
; DAC8411:FE1_DAC_TP_inst|DAC_data[21]                         ; Merged with DAC8411:FE1_DAC_TP_inst|DAC_data[20]                  ;
; DAC8411:\gen_FE_DAC_TP:1:FE_DAC_TP_inst|DAC_data[21]         ; Merged with DAC8411:\gen_FE_DAC_TP:1:FE_DAC_TP_inst|DAC_data[20]  ;
; DAC8411:\gen_FE_DAC_TP:3:FE_DAC_TP_inst|DAC_data[21]         ; Merged with DAC8411:\gen_FE_DAC_TP:3:FE_DAC_TP_inst|DAC_data[20]  ;
; DAC8411:\gen_FE_DAC_TP:5:FE_DAC_TP_inst|DAC_data[21]         ; Merged with DAC8411:\gen_FE_DAC_TP:5:FE_DAC_TP_inst|DAC_data[20]  ;
; DAC8411:\gen_FE_DAC_TP:6:FE_DAC_TP_inst|DAC_data[21]         ; Merged with DAC8411:\gen_FE_DAC_TP:6:FE_DAC_TP_inst|DAC_data[20]  ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_reg                  ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_reg           ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_reg                  ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_reg           ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_reg                  ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_reg           ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_reg                  ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_reg           ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_reg                  ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_reg           ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_reg                  ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_reg           ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_reg                  ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_reg           ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[31]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[31]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[31]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[31]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[31]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[31]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[31]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[31]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[31]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[31]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[31]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[31]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[31]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[31]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[30]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[30]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[30]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[30]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[30]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[30]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[30]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[30]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[30]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[30]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[30]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[30]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[30]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[30]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[29]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[29]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[29]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[29]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[29]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[29]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[29]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[29]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[29]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[29]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[29]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[29]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[29]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[29]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[28]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[28]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[28]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[28]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[28]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[28]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[28]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[28]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[28]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[28]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[28]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[28]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[28]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[28]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[27]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[27]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[27]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[27]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[27]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[27]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[27]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[27]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[27]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[27]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[27]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[27]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[27]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[27]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[26]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[26]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[26]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[26]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[26]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[26]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[26]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[26]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[26]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[26]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[26]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[26]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[26]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[26]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[25]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[25]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[25]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[25]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[25]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[25]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[25]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[25]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[25]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[25]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[25]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[25]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[25]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[25]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[24]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[24]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[24]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[24]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[24]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[24]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[24]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[24]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[24]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[24]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[24]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[24]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[24]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[24]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[23]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[23]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[23]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[23]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[23]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[23]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[23]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[23]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[23]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[23]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[23]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[23]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[23]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[23]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[22]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[22]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[22]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[22]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[22]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[22]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[22]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[22]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[22]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[22]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[22]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[22]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[22]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[22]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[21]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[21]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[21]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[21]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[21]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[21]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[21]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[21]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[21]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[21]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[21]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[21]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[21]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[21]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[20]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[20]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[20]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[20]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[20]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[20]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[20]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[20]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[20]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[20]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[20]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[20]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[20]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[20]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[19]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[19]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[19]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[19]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[19]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[19]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[19]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[19]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[19]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[19]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[19]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[19]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[19]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[19]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[18]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[18]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[18]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[18]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[18]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[18]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[18]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[18]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[18]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[18]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[18]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[18]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[18]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[18]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[17]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[17]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[17]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[17]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[17]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[17]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[17]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[17]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[17]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[17]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[17]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[17]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[17]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[17]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[16]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[16]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[16]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[16]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[16]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[16]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[16]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[16]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[16]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[16]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[16]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[16]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[16]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[16]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[15]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[15]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[15]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[15]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[15]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[15]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[15]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[15]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[15]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[15]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[15]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[15]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[15]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[15]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[14]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[14]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[14]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[14]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[14]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[14]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[14]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[14]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[14]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[14]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[14]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[14]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[14]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[14]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[13]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[13]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[13]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[13]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[13]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[13]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[13]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[13]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[13]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[13]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[13]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[13]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[13]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[13]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[12]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[12]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[12]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[12]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[12]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[12]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[12]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[12]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[12]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[12]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[12]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[12]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[12]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[12]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[11]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[11]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[11]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[11]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[11]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[11]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[11]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[11]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[11]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[11]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[11]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[11]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[11]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[11]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[10]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[10]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[10]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[10]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[10]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[10]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[10]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[10]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[10]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[10]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[10]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[10]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[10]          ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[10]   ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[9]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[9]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[9]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[9]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[9]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[9]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[9]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[9]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[9]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[9]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[9]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[9]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[9]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[9]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[8]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[8]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[8]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[8]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[8]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[8]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[8]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[8]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[8]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[8]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[8]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[8]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[8]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[8]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[7]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[7]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[7]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[7]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[7]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[7]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[7]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[7]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[7]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[7]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[7]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[7]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[7]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[7]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[6]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[6]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[6]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[6]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[6]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[6]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[6]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[6]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[6]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[6]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[6]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[6]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[6]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[6]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[5]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[5]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[5]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[5]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[5]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[5]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[5]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[5]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[5]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[5]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[5]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[5]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[5]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[5]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[4]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[4]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[4]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[4]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[4]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[4]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[4]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[4]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[4]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[4]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[4]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[4]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[4]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[4]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[3]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[3]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[3]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[3]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[3]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[3]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[3]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[3]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[3]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[3]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[3]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[3]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[3]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[3]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[2]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[2]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[2]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[2]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[2]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[2]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[2]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[2]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[2]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[2]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[2]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[2]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[2]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[2]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[1]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[1]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[1]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[1]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[1]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[1]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[1]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[1]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[1]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[1]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[1]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[1]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[1]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[1]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_cnt_reg[0]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[0]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_cnt_reg[0]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[0]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_cnt_reg[0]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[0]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_cnt_reg[0]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[0]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_cnt_reg[0]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[0]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_cnt_reg[0]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[0]    ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_cnt_reg[0]           ; Merged with COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg[0]    ;
; DAC8411:\gen_FE_DAC_TP:2:FE_DAC_TP_inst|DAC_data[21]         ; Merged with DAC8411:\gen_FE_DAC_TP:2:FE_DAC_TP_inst|DAC_data[20]  ;
; DAC8411:\gen_FE_DAC_TP:7:FE_DAC_TP_inst|DAC_data[21]         ; Merged with DAC8411:\gen_FE_DAC_TP:7:FE_DAC_TP_inst|DAC_data[20]  ;
; DAC8411:DAC_ADC_N_inst|DAC_data[21]                          ; Merged with DAC8411:DAC_ADC_N_inst|DAC_data[20]                   ;
; DAC8411:DAC_ADC_P_inst|DAC_data[21]                          ; Merged with DAC8411:DAC_ADC_P_inst|DAC_data[20]                   ;
; COTS_AD7274:CD1_MonADC_inst|CSn                              ; Merged with COTS_AD7274:ADC1_MonADC_inst|CSn                      ;
; COTS_AD7274:CD2_MonADC_inst|CSn                              ; Merged with COTS_AD7274:ADC1_MonADC_inst|CSn                      ;
; COTS_AD7274:FE1_MonADC_inst|CSn                              ; Merged with COTS_AD7274:ADC1_MonADC_inst|CSn                      ;
; COTS_AD7274:CD1_MonADC_inst|sclk_ena                         ; Merged with COTS_AD7274:ADC1_MonADC_inst|sclk_ena                 ;
; COTS_AD7274:CD2_MonADC_inst|sclk_ena                         ; Merged with COTS_AD7274:ADC1_MonADC_inst|sclk_ena                 ;
; COTS_AD7274:FE1_MonADC_inst|sclk_ena                         ; Merged with COTS_AD7274:ADC1_MonADC_inst|sclk_ena                 ;
; COTS_AD7274:CD1_MonADC_inst|busy                             ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:CD2_MonADC_inst|busy                             ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:FE1_MonADC_inst|busy                             ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|busy           ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|busy           ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|busy           ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|busy           ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|busy           ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|busy           ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|busy           ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|busy             ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|busy             ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|busy             ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|busy             ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|busy             ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|busy             ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|busy             ; Merged with COTS_AD7274:ADC1_MonADC_inst|busy                     ;
; COTS_AD7274:CD1_MonADC_inst|state.IDLE                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:CD2_MonADC_inst|state.IDLE                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:FE1_MonADC_inst|state.IDLE                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|state.IDLE     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|state.IDLE     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|state.IDLE     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|state.IDLE     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|state.IDLE     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|state.IDLE     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|state.IDLE     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|state.IDLE       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|state.IDLE       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|state.IDLE       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|state.IDLE       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|state.IDLE       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|state.IDLE       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|state.IDLE       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.IDLE               ;
; COTS_AD7274:CD1_MonADC_inst|state.TAILZ2                     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:CD2_MonADC_inst|state.TAILZ2                     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:FE1_MonADC_inst|state.TAILZ2                     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|state.TAILZ2   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|state.TAILZ2   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|state.TAILZ2   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|state.TAILZ2   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|state.TAILZ2   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|state.TAILZ2   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|state.TAILZ2   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|state.TAILZ2     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|state.TAILZ2     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|state.TAILZ2     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|state.TAILZ2     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|state.TAILZ2     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|state.TAILZ2     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|state.TAILZ2     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ2             ;
; COTS_AD7274:CD1_MonADC_inst|rdy                              ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:CD2_MonADC_inst|rdy                              ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:FE1_MonADC_inst|rdy                              ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|rdy            ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|rdy            ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|rdy            ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|rdy            ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|rdy            ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|rdy            ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|rdy            ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|rdy              ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|rdy              ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|rdy              ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|rdy              ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|rdy              ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|rdy              ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|rdy              ; Merged with COTS_AD7274:ADC1_MonADC_inst|rdy                      ;
; COTS_AD7274:CD1_MonADC_inst|bit_cnt[3]                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:CD2_MonADC_inst|bit_cnt[3]                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:FE1_MonADC_inst|bit_cnt[3]                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|bit_cnt[3]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|bit_cnt[3]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|bit_cnt[3]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|bit_cnt[3]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|bit_cnt[3]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|bit_cnt[3]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|bit_cnt[3]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|bit_cnt[3]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|bit_cnt[3]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|bit_cnt[3]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|bit_cnt[3]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|bit_cnt[3]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|bit_cnt[3]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|bit_cnt[3]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]               ;
; COTS_AD7274:CD1_MonADC_inst|bit_cnt[2]                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:CD2_MonADC_inst|bit_cnt[2]                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:FE1_MonADC_inst|bit_cnt[2]                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|bit_cnt[2]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|bit_cnt[2]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|bit_cnt[2]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|bit_cnt[2]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|bit_cnt[2]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|bit_cnt[2]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|bit_cnt[2]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|bit_cnt[2]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|bit_cnt[2]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|bit_cnt[2]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|bit_cnt[2]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|bit_cnt[2]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|bit_cnt[2]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|bit_cnt[2]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[2]               ;
; COTS_AD7274:CD1_MonADC_inst|bit_cnt[1]                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:CD2_MonADC_inst|bit_cnt[1]                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:FE1_MonADC_inst|bit_cnt[1]                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|bit_cnt[1]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|bit_cnt[1]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|bit_cnt[1]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|bit_cnt[1]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|bit_cnt[1]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|bit_cnt[1]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|bit_cnt[1]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|bit_cnt[1]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|bit_cnt[1]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|bit_cnt[1]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|bit_cnt[1]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|bit_cnt[1]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|bit_cnt[1]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|bit_cnt[1]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[1]               ;
; COTS_AD7274:CD1_MonADC_inst|state.QUIT                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:CD2_MonADC_inst|state.QUIT                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:FE1_MonADC_inst|state.QUIT                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|state.QUIT     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|state.QUIT     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|state.QUIT     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|state.QUIT     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|state.QUIT     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|state.QUIT     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|state.QUIT     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|state.QUIT       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|state.QUIT       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|state.QUIT       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|state.QUIT       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|state.QUIT       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|state.QUIT       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|state.QUIT       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.QUIT               ;
; COTS_AD7274:CD1_MonADC_inst|state.DONE                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:CD2_MonADC_inst|state.DONE                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:FE1_MonADC_inst|state.DONE                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|state.DONE     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|state.DONE     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|state.DONE     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|state.DONE     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|state.DONE     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|state.DONE     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|state.DONE     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|state.DONE       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|state.DONE       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|state.DONE       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|state.DONE       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|state.DONE       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|state.DONE       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|state.DONE       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.DONE               ;
; COTS_AD7274:CD1_MonADC_inst|state.TAILZ1                     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:CD2_MonADC_inst|state.TAILZ1                     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:FE1_MonADC_inst|state.TAILZ1                     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|state.TAILZ1   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|state.TAILZ1   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|state.TAILZ1   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|state.TAILZ1   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|state.TAILZ1   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|state.TAILZ1   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|state.TAILZ1   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|state.TAILZ1     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|state.TAILZ1     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|state.TAILZ1     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|state.TAILZ1     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|state.TAILZ1     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|state.TAILZ1     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|state.TAILZ1     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.TAILZ1             ;
; COTS_AD7274:CD1_MonADC_inst|bit_cnt[0]                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:CD2_MonADC_inst|bit_cnt[0]                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:FE1_MonADC_inst|bit_cnt[0]                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|bit_cnt[0]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|bit_cnt[0]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|bit_cnt[0]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|bit_cnt[0]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|bit_cnt[0]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|bit_cnt[0]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|bit_cnt[0]     ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|bit_cnt[0]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|bit_cnt[0]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|bit_cnt[0]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|bit_cnt[0]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|bit_cnt[0]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|bit_cnt[0]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|bit_cnt[0]       ; Merged with COTS_AD7274:ADC1_MonADC_inst|bit_cnt[0]               ;
; COTS_AD7274:CD1_MonADC_inst|state.CONV                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:CD2_MonADC_inst|state.CONV                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:FE1_MonADC_inst|state.CONV                       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|state.CONV     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|state.CONV     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|state.CONV     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|state.CONV     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|state.CONV     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|state.CONV     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|state.CONV     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|state.CONV       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|state.CONV       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|state.CONV       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|state.CONV       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|state.CONV       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|state.CONV       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|state.CONV       ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.CONV               ;
; COTS_AD7274:CD1_MonADC_inst|state.LEADZ2                     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:CD2_MonADC_inst|state.LEADZ2                     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:FE1_MonADC_inst|state.LEADZ2                     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|state.LEADZ2   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|state.LEADZ2   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|state.LEADZ2   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|state.LEADZ2   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|state.LEADZ2   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|state.LEADZ2   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|state.LEADZ2   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|state.LEADZ2     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|state.LEADZ2     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|state.LEADZ2     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|state.LEADZ2     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|state.LEADZ2     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|state.LEADZ2     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|state.LEADZ2     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ2             ;
; COTS_AD7274:CD1_MonADC_inst|state.LEADZ1                     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:CD2_MonADC_inst|state.LEADZ1                     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:FE1_MonADC_inst|state.LEADZ1                     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|state.LEADZ1   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|state.LEADZ1   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|state.LEADZ1   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|state.LEADZ1   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|state.LEADZ1   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|state.LEADZ1   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|state.LEADZ1   ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|state.LEADZ1     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|state.LEADZ1     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|state.LEADZ1     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|state.LEADZ1     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|state.LEADZ1     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|state.LEADZ1     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|state.LEADZ1     ; Merged with COTS_AD7274:ADC1_MonADC_inst|state.LEADZ1             ;
; Total Number of Removed Registers = 562                      ;                                                                   ;
+--------------------------------------------------------------+-------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 6386  ;
; Number of registers using Synchronous Clear  ; 377   ;
; Number of registers using Synchronous Load   ; 139   ;
; Number of registers using Asynchronous Clear ; 3525  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 3556  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Inverted Register Statistics                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Inverted Register                                                                                                                                                                                                                                                                                                               ; Fan out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; I2c_master:CD1_INA226_master|SCL                                                                                                                                                                                                                                                                                                ; 2       ;
; I2c_master:CD2_INA226_master|SCL                                                                                                                                                                                                                                                                                                ; 2       ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|SCL                                                                                                                                                                                                                                                                                   ; 2       ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|SCL                                                                                                                                                                                                                                                                                   ; 2       ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|SCL                                                                                                                                                                                                                                                                                   ; 2       ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|SCL                                                                                                                                                                                                                                                                                   ; 2       ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|SCL                                                                                                                                                                                                                                                                                   ; 2       ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|SCL                                                                                                                                                                                                                                                                                   ; 2       ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|SCL                                                                                                                                                                                                                                                                                   ; 2       ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|SCL                                                                                                                                                                                                                                                                                   ; 2       ;
; I2CSLAVE:I2CSLAVE|SDA_OUT                                                                                                                                                                                                                                                                                                       ; 3       ;
; COTS_AD7274:ADC1_MonADC_inst|CSn                                                                                                                                                                                                                                                                                                ; 5       ;
; DAC8411:DAC_TP_inst|SYNC                                                                                                                                                                                                                                                                                                        ; 1       ;
; DAC8411:FE1_DAC_TP_inst|SYNC                                                                                                                                                                                                                                                                                                    ; 1       ;
; DAC8411:\gen_FE_DAC_TP:7:FE_DAC_TP_inst|SYNC                                                                                                                                                                                                                                                                                    ; 1       ;
; DAC8411:\gen_FE_DAC_TP:6:FE_DAC_TP_inst|SYNC                                                                                                                                                                                                                                                                                    ; 1       ;
; DAC8411:\gen_FE_DAC_TP:5:FE_DAC_TP_inst|SYNC                                                                                                                                                                                                                                                                                    ; 1       ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|SYNC                                                                                                                                                                                                                                                                                    ; 2       ;
; DAC8411:\gen_FE_DAC_TP:3:FE_DAC_TP_inst|SYNC                                                                                                                                                                                                                                                                                    ; 1       ;
; DAC8411:\gen_FE_DAC_TP:2:FE_DAC_TP_inst|SYNC                                                                                                                                                                                                                                                                                    ; 1       ;
; DAC8411:\gen_FE_DAC_TP:1:FE_DAC_TP_inst|SYNC                                                                                                                                                                                                                                                                                    ; 1       ;
; DAC8411:DAC_ADC_N_inst|SYNC                                                                                                                                                                                                                                                                                                     ; 1       ;
; DAC8411:DAC_ADC_P_inst|SYNC                                                                                                                                                                                                                                                                                                     ; 1       ;
; COTS_AD7274:ADC1_MonADC_inst|busy                                                                                                                                                                                                                                                                                               ; 3       ;
; sys_rst:sys_rst_inst|RST_OUT                                                                                                                                                                                                                                                                                                    ; 2370    ;
; I2c_master:CD1_INA226_master|I2C_ack                                                                                                                                                                                                                                                                                            ; 12      ;
; I2c_master:CD2_INA226_master|I2C_ack                                                                                                                                                                                                                                                                                            ; 12      ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_ack                                                                                                                                                                                                                                                                               ; 12      ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_ack                                                                                                                                                                                                                                                                               ; 12      ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_ack                                                                                                                                                                                                                                                                               ; 12      ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_ack                                                                                                                                                                                                                                                                               ; 12      ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_ack                                                                                                                                                                                                                                                                               ; 12      ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_ack                                                                                                                                                                                                                                                                               ; 12      ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_ack                                                                                                                                                                                                                                                                               ; 12      ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_ack                                                                                                                                                                                                                                                                               ; 12      ;
; I2c_master:CD1_INA226_master|I2C_bit_cnt[2]                                                                                                                                                                                                                                                                                     ; 11      ;
; I2c_master:CD1_INA226_master|I2C_bit_cnt[1]                                                                                                                                                                                                                                                                                     ; 16      ;
; I2c_master:CD1_INA226_master|I2C_bit_cnt[0]                                                                                                                                                                                                                                                                                     ; 21      ;
; I2c_master:CD2_INA226_master|I2C_bit_cnt[2]                                                                                                                                                                                                                                                                                     ; 11      ;
; I2c_master:CD2_INA226_master|I2C_bit_cnt[1]                                                                                                                                                                                                                                                                                     ; 16      ;
; I2c_master:CD2_INA226_master|I2C_bit_cnt[0]                                                                                                                                                                                                                                                                                     ; 21      ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_bit_cnt[2]                                                                                                                                                                                                                                                                        ; 11      ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_bit_cnt[1]                                                                                                                                                                                                                                                                        ; 16      ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_bit_cnt[0]                                                                                                                                                                                                                                                                        ; 21      ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_bit_cnt[2]                                                                                                                                                                                                                                                                        ; 11      ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_bit_cnt[1]                                                                                                                                                                                                                                                                        ; 16      ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_bit_cnt[0]                                                                                                                                                                                                                                                                        ; 21      ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_bit_cnt[2]                                                                                                                                                                                                                                                                        ; 11      ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_bit_cnt[1]                                                                                                                                                                                                                                                                        ; 16      ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_bit_cnt[0]                                                                                                                                                                                                                                                                        ; 21      ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_bit_cnt[2]                                                                                                                                                                                                                                                                        ; 11      ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_bit_cnt[1]                                                                                                                                                                                                                                                                        ; 16      ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_bit_cnt[0]                                                                                                                                                                                                                                                                        ; 21      ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_bit_cnt[2]                                                                                                                                                                                                                                                                        ; 11      ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_bit_cnt[1]                                                                                                                                                                                                                                                                        ; 16      ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_bit_cnt[0]                                                                                                                                                                                                                                                                        ; 21      ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_bit_cnt[2]                                                                                                                                                                                                                                                                        ; 11      ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_bit_cnt[1]                                                                                                                                                                                                                                                                        ; 16      ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_bit_cnt[0]                                                                                                                                                                                                                                                                        ; 21      ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_bit_cnt[2]                                                                                                                                                                                                                                                                        ; 11      ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_bit_cnt[1]                                                                                                                                                                                                                                                                        ; 16      ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_bit_cnt[0]                                                                                                                                                                                                                                                                        ; 21      ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_bit_cnt[2]                                                                                                                                                                                                                                                                        ; 11      ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_bit_cnt[1]                                                                                                                                                                                                                                                                        ; 16      ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_bit_cnt[0]                                                                                                                                                                                                                                                                        ; 21      ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2] ; 2       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[1]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[2]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[3]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[4]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[5]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[7]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[8]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[9]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[10]                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[11]                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[12]                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[13]                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[0]                                                                                                                                                   ; 1       ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[1]                                                                                                                                                            ; 1       ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[2]                                                                                                                                                            ; 1       ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[3]                                                                                                                                                            ; 1       ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[4]                                                                                                                                                            ; 1       ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[5]                                                                                                                                                            ; 1       ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6]                                                                                                                                                            ; 1       ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[7]                                                                                                                                                            ; 1       ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[0]                                                                                                                                                            ; 1       ;
; Total number of inverted registers = 89                                                                                                                                                                                                                                                                                         ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                          ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------+
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[1]       ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[22]        ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[13]        ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[26]        ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[8]         ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[12]        ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[16]        ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[27]        ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[16]        ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|bit_cnt[3]     ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|bit_cnt[3]     ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|bit_cnt[0]     ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|bit_cnt[2]     ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|bit_cnt[3]     ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|bit_cnt[0]     ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|bit_cnt[1]     ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:FE1_MonADC_inst|bit_cnt[1]                     ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|bit_cnt[0]   ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|bit_cnt[3]   ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|bit_cnt[3]   ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|bit_cnt[0]   ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|bit_cnt[1]   ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|bit_cnt[2]   ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|bit_cnt[3]   ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:ADC1_MonADC_inst|bit_cnt[3]                    ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:CD2_MonADC_inst|bit_cnt[3]                     ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |DUNE_DAT_FPGA|COTS_AD7274:CD1_MonADC_inst|bit_cnt[0]                     ;
; 6:1                ; 7 bits    ; 28 LEs        ; 7 LEs                ; 21 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2CSLAVE:I2CSLAVE|I2C_data[1]                              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:CD1_INA226_master|I2C_DOUT_T[13]                ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:CD1_INA226_master|I2C_DOUT_T[5]                 ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:CD2_INA226_master|I2C_DOUT_T[9]                 ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:CD2_INA226_master|I2C_DOUT_T[0]                 ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_DOUT_T[12]   ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_DOUT_T[6]    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_DOUT_T[8]    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_DOUT_T[0]    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_DOUT_T[8]    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_DOUT_T[7]    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_DOUT_T[8]    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_DOUT_T[0]    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_DOUT_T[8]    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_DOUT_T[0]    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_DOUT_T[10]   ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_DOUT_T[0]    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_DOUT_T[13]   ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_DOUT_T[0]    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_DOUT_T[10]   ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_DOUT_T[7]    ;
; 8:1                ; 4 bits    ; 20 LEs        ; 8 LEs                ; 12 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:7:FE_INA226_master|BYTE_CNT[0]      ;
; 8:1                ; 4 bits    ; 20 LEs        ; 8 LEs                ; 12 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:6:FE_INA226_master|BYTE_CNT[0]      ;
; 8:1                ; 4 bits    ; 20 LEs        ; 8 LEs                ; 12 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:5:FE_INA226_master|BYTE_CNT[2]      ;
; 8:1                ; 4 bits    ; 20 LEs        ; 8 LEs                ; 12 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:4:FE_INA226_master|BYTE_CNT[2]      ;
; 8:1                ; 4 bits    ; 20 LEs        ; 8 LEs                ; 12 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:3:FE_INA226_master|BYTE_CNT[3]      ;
; 8:1                ; 4 bits    ; 20 LEs        ; 8 LEs                ; 12 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:2:FE_INA226_master|BYTE_CNT[2]      ;
; 8:1                ; 4 bits    ; 20 LEs        ; 8 LEs                ; 12 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:1:FE_INA226_master|BYTE_CNT[3]      ;
; 8:1                ; 4 bits    ; 20 LEs        ; 8 LEs                ; 12 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:0:FE_INA226_master|BYTE_CNT[1]      ;
; 8:1                ; 4 bits    ; 20 LEs        ; 8 LEs                ; 12 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:CD2_INA226_master|BYTE_CNT[0]                   ;
; 8:1                ; 4 bits    ; 20 LEs        ; 8 LEs                ; 12 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:CD1_INA226_master|BYTE_CNT[0]                   ;
; 13:1               ; 5 bits    ; 40 LEs        ; 5 LEs                ; 35 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2CSLAVE:I2CSLAVE|I2C_bit_cnt[1]                           ;
; 8:1                ; 5 bits    ; 25 LEs        ; 5 LEs                ; 20 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_bit_cnt[2]   ;
; 8:1                ; 5 bits    ; 25 LEs        ; 5 LEs                ; 20 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_bit_cnt[3]   ;
; 8:1                ; 5 bits    ; 25 LEs        ; 5 LEs                ; 20 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_bit_cnt[3]   ;
; 8:1                ; 5 bits    ; 25 LEs        ; 5 LEs                ; 20 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_bit_cnt[4]   ;
; 8:1                ; 5 bits    ; 25 LEs        ; 5 LEs                ; 20 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_bit_cnt[2]   ;
; 8:1                ; 5 bits    ; 25 LEs        ; 5 LEs                ; 20 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_bit_cnt[3]   ;
; 8:1                ; 5 bits    ; 25 LEs        ; 5 LEs                ; 20 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_bit_cnt[4]   ;
; 8:1                ; 5 bits    ; 25 LEs        ; 5 LEs                ; 20 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_bit_cnt[2]   ;
; 8:1                ; 5 bits    ; 25 LEs        ; 5 LEs                ; 20 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:CD2_INA226_master|I2C_bit_cnt[0]                ;
; 8:1                ; 5 bits    ; 25 LEs        ; 5 LEs                ; 20 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:CD1_INA226_master|I2C_bit_cnt[0]                ;
; 5:1                ; 7 bits    ; 21 LEs        ; 7 LEs                ; 14 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:7:FE_INA226_master|SCL_CNT[0]       ;
; 5:1                ; 7 bits    ; 21 LEs        ; 7 LEs                ; 14 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:6:FE_INA226_master|SCL_CNT[1]       ;
; 5:1                ; 7 bits    ; 21 LEs        ; 7 LEs                ; 14 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:5:FE_INA226_master|SCL_CNT[5]       ;
; 5:1                ; 7 bits    ; 21 LEs        ; 7 LEs                ; 14 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:4:FE_INA226_master|SCL_CNT[1]       ;
; 5:1                ; 7 bits    ; 21 LEs        ; 7 LEs                ; 14 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:3:FE_INA226_master|SCL_CNT[0]       ;
; 5:1                ; 7 bits    ; 21 LEs        ; 7 LEs                ; 14 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:2:FE_INA226_master|SCL_CNT[0]       ;
; 5:1                ; 7 bits    ; 21 LEs        ; 7 LEs                ; 14 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:1:FE_INA226_master|SCL_CNT[6]       ;
; 5:1                ; 7 bits    ; 21 LEs        ; 7 LEs                ; 14 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:0:FE_INA226_master|SCL_CNT[2]       ;
; 5:1                ; 7 bits    ; 21 LEs        ; 7 LEs                ; 14 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:CD2_INA226_master|SCL_CNT[2]                    ;
; 5:1                ; 7 bits    ; 21 LEs        ; 7 LEs                ; 14 LEs                 ; Yes        ; |DUNE_DAT_FPGA|I2c_master:CD1_INA226_master|SCL_CNT[6]                    ;
; 312:1              ; 2 bits    ; 416 LEs       ; 168 LEs              ; 248 LEs                ; No         ; |DUNE_DAT_FPGA|DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[5] ;
; 326:1              ; 4 bits    ; 868 LEs       ; 464 LEs              ; 404 LEs                ; No         ; |DUNE_DAT_FPGA|DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[3] ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------+


+-------------------------------------------------------+
; Source assignments for sld_signaltap:auto_signaltap_0 ;
+-----------------+-------+------+----------------------+
; Assignment      ; Value ; From ; To                   ;
+-----------------+-------+------+----------------------+
; MESSAGE_DISABLE ; 13410 ; -    ; -                    ;
+-----------------+-------+------+----------------------+


+----------------------------------------------+
; Source assignments for sld_signaltap:dac_fe5 ;
+-----------------+-------+------+-------------+
; Assignment      ; Value ; From ; To          ;
+-----------------+-------+------+-------------+
; MESSAGE_DISABLE ; 13410 ; -    ; -           ;
+-----------------+-------+------+-------------+


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: DAT_PLL:DAT_PLL_inst|altpll:altpll_component ;
+-------------------------------+---------------------------+-------------------------------+
; Parameter Name                ; Value                     ; Type                          ;
+-------------------------------+---------------------------+-------------------------------+
; OPERATION_MODE                ; NORMAL                    ; Untyped                       ;
; PLL_TYPE                      ; AUTO                      ; Untyped                       ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=DAT_PLL ; Untyped                       ;
; QUALIFY_CONF_DONE             ; OFF                       ; Untyped                       ;
; COMPENSATE_CLOCK              ; CLK0                      ; Untyped                       ;
; SCAN_CHAIN                    ; LONG                      ; Untyped                       ;
; PRIMARY_CLOCK                 ; INCLK0                    ; Untyped                       ;
; INCLK0_INPUT_FREQUENCY        ; 15625                     ; Signed Integer                ;
; INCLK1_INPUT_FREQUENCY        ; 0                         ; Untyped                       ;
; GATE_LOCK_SIGNAL              ; NO                        ; Untyped                       ;
; GATE_LOCK_COUNTER             ; 0                         ; Untyped                       ;
; LOCK_HIGH                     ; 1                         ; Untyped                       ;
; LOCK_LOW                      ; 1                         ; Untyped                       ;
; VALID_LOCK_MULTIPLIER         ; 1                         ; Untyped                       ;
; INVALID_LOCK_MULTIPLIER       ; 5                         ; Untyped                       ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                       ; Untyped                       ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                       ; Untyped                       ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                       ; Untyped                       ;
; SKIP_VCO                      ; OFF                       ; Untyped                       ;
; SWITCH_OVER_COUNTER           ; 0                         ; Untyped                       ;
; SWITCH_OVER_TYPE              ; AUTO                      ; Untyped                       ;
; FEEDBACK_SOURCE               ; EXTCLK0                   ; Untyped                       ;
; BANDWIDTH                     ; 0                         ; Untyped                       ;
; BANDWIDTH_TYPE                ; AUTO                      ; Untyped                       ;
; SPREAD_FREQUENCY              ; 0                         ; Untyped                       ;
; DOWN_SPREAD                   ; 0                         ; Untyped                       ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                       ; Untyped                       ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                       ; Untyped                       ;
; CLK9_MULTIPLY_BY              ; 0                         ; Untyped                       ;
; CLK8_MULTIPLY_BY              ; 0                         ; Untyped                       ;
; CLK7_MULTIPLY_BY              ; 0                         ; Untyped                       ;
; CLK6_MULTIPLY_BY              ; 0                         ; Untyped                       ;
; CLK5_MULTIPLY_BY              ; 1                         ; Untyped                       ;
; CLK4_MULTIPLY_BY              ; 25                        ; Signed Integer                ;
; CLK3_MULTIPLY_BY              ; 25                        ; Signed Integer                ;
; CLK2_MULTIPLY_BY              ; 125                       ; Signed Integer                ;
; CLK1_MULTIPLY_BY              ; 25                        ; Signed Integer                ;
; CLK0_MULTIPLY_BY              ; 125                       ; Signed Integer                ;
; CLK9_DIVIDE_BY                ; 0                         ; Untyped                       ;
; CLK8_DIVIDE_BY                ; 0                         ; Untyped                       ;
; CLK7_DIVIDE_BY                ; 0                         ; Untyped                       ;
; CLK6_DIVIDE_BY                ; 0                         ; Untyped                       ;
; CLK5_DIVIDE_BY                ; 1                         ; Untyped                       ;
; CLK4_DIVIDE_BY                ; 64                        ; Signed Integer                ;
; CLK3_DIVIDE_BY                ; 32                        ; Signed Integer                ;
; CLK2_DIVIDE_BY                ; 128                       ; Signed Integer                ;
; CLK1_DIVIDE_BY                ; 16                        ; Signed Integer                ;
; CLK0_DIVIDE_BY                ; 64                        ; Signed Integer                ;
; CLK9_PHASE_SHIFT              ; 0                         ; Untyped                       ;
; CLK8_PHASE_SHIFT              ; 0                         ; Untyped                       ;
; CLK7_PHASE_SHIFT              ; 0                         ; Untyped                       ;
; CLK6_PHASE_SHIFT              ; 0                         ; Untyped                       ;
; CLK5_PHASE_SHIFT              ; 0                         ; Untyped                       ;
; CLK4_PHASE_SHIFT              ; 0                         ; Untyped                       ;
; CLK3_PHASE_SHIFT              ; 0                         ; Untyped                       ;
; CLK2_PHASE_SHIFT              ; 0                         ; Untyped                       ;
; CLK1_PHASE_SHIFT              ; 0                         ; Untyped                       ;
; CLK0_PHASE_SHIFT              ; 0                         ; Untyped                       ;
; CLK5_TIME_DELAY               ; 0                         ; Untyped                       ;
; CLK4_TIME_DELAY               ; 0                         ; Untyped                       ;
; CLK3_TIME_DELAY               ; 0                         ; Untyped                       ;
; CLK2_TIME_DELAY               ; 0                         ; Untyped                       ;
; CLK1_TIME_DELAY               ; 0                         ; Untyped                       ;
; CLK0_TIME_DELAY               ; 0                         ; Untyped                       ;
; CLK9_DUTY_CYCLE               ; 50                        ; Untyped                       ;
; CLK8_DUTY_CYCLE               ; 50                        ; Untyped                       ;
; CLK7_DUTY_CYCLE               ; 50                        ; Untyped                       ;
; CLK6_DUTY_CYCLE               ; 50                        ; Untyped                       ;
; CLK5_DUTY_CYCLE               ; 50                        ; Untyped                       ;
; CLK4_DUTY_CYCLE               ; 50                        ; Signed Integer                ;
; CLK3_DUTY_CYCLE               ; 50                        ; Signed Integer                ;
; CLK2_DUTY_CYCLE               ; 50                        ; Signed Integer                ;
; CLK1_DUTY_CYCLE               ; 50                        ; Signed Integer                ;
; CLK0_DUTY_CYCLE               ; 50                        ; Signed Integer                ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                       ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                       ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                       ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                       ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                       ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                       ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                       ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                       ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                       ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                       ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                       ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                       ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                       ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                       ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                       ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                       ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                       ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                       ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                       ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                       ;
; LOCK_WINDOW_UI                ;  0.05                     ; Untyped                       ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                    ; Untyped                       ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                    ; Untyped                       ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                    ; Untyped                       ;
; DPA_MULTIPLY_BY               ; 0                         ; Untyped                       ;
; DPA_DIVIDE_BY                 ; 1                         ; Untyped                       ;
; DPA_DIVIDER                   ; 0                         ; Untyped                       ;
; EXTCLK3_MULTIPLY_BY           ; 1                         ; Untyped                       ;
; EXTCLK2_MULTIPLY_BY           ; 1                         ; Untyped                       ;
; EXTCLK1_MULTIPLY_BY           ; 1                         ; Untyped                       ;
; EXTCLK0_MULTIPLY_BY           ; 1                         ; Untyped                       ;
; EXTCLK3_DIVIDE_BY             ; 1                         ; Untyped                       ;
; EXTCLK2_DIVIDE_BY             ; 1                         ; Untyped                       ;
; EXTCLK1_DIVIDE_BY             ; 1                         ; Untyped                       ;
; EXTCLK0_DIVIDE_BY             ; 1                         ; Untyped                       ;
; EXTCLK3_PHASE_SHIFT           ; 0                         ; Untyped                       ;
; EXTCLK2_PHASE_SHIFT           ; 0                         ; Untyped                       ;
; EXTCLK1_PHASE_SHIFT           ; 0                         ; Untyped                       ;
; EXTCLK0_PHASE_SHIFT           ; 0                         ; Untyped                       ;
; EXTCLK3_TIME_DELAY            ; 0                         ; Untyped                       ;
; EXTCLK2_TIME_DELAY            ; 0                         ; Untyped                       ;
; EXTCLK1_TIME_DELAY            ; 0                         ; Untyped                       ;
; EXTCLK0_TIME_DELAY            ; 0                         ; Untyped                       ;
; EXTCLK3_DUTY_CYCLE            ; 50                        ; Untyped                       ;
; EXTCLK2_DUTY_CYCLE            ; 50                        ; Untyped                       ;
; EXTCLK1_DUTY_CYCLE            ; 50                        ; Untyped                       ;
; EXTCLK0_DUTY_CYCLE            ; 50                        ; Untyped                       ;
; VCO_MULTIPLY_BY               ; 0                         ; Untyped                       ;
; VCO_DIVIDE_BY                 ; 0                         ; Untyped                       ;
; SCLKOUT0_PHASE_SHIFT          ; 0                         ; Untyped                       ;
; SCLKOUT1_PHASE_SHIFT          ; 0                         ; Untyped                       ;
; VCO_MIN                       ; 0                         ; Untyped                       ;
; VCO_MAX                       ; 0                         ; Untyped                       ;
; VCO_CENTER                    ; 0                         ; Untyped                       ;
; PFD_MIN                       ; 0                         ; Untyped                       ;
; PFD_MAX                       ; 0                         ; Untyped                       ;
; M_INITIAL                     ; 0                         ; Untyped                       ;
; M                             ; 0                         ; Untyped                       ;
; N                             ; 1                         ; Untyped                       ;
; M2                            ; 1                         ; Untyped                       ;
; N2                            ; 1                         ; Untyped                       ;
; SS                            ; 1                         ; Untyped                       ;
; C0_HIGH                       ; 0                         ; Untyped                       ;
; C1_HIGH                       ; 0                         ; Untyped                       ;
; C2_HIGH                       ; 0                         ; Untyped                       ;
; C3_HIGH                       ; 0                         ; Untyped                       ;
; C4_HIGH                       ; 0                         ; Untyped                       ;
; C5_HIGH                       ; 0                         ; Untyped                       ;
; C6_HIGH                       ; 0                         ; Untyped                       ;
; C7_HIGH                       ; 0                         ; Untyped                       ;
; C8_HIGH                       ; 0                         ; Untyped                       ;
; C9_HIGH                       ; 0                         ; Untyped                       ;
; C0_LOW                        ; 0                         ; Untyped                       ;
; C1_LOW                        ; 0                         ; Untyped                       ;
; C2_LOW                        ; 0                         ; Untyped                       ;
; C3_LOW                        ; 0                         ; Untyped                       ;
; C4_LOW                        ; 0                         ; Untyped                       ;
; C5_LOW                        ; 0                         ; Untyped                       ;
; C6_LOW                        ; 0                         ; Untyped                       ;
; C7_LOW                        ; 0                         ; Untyped                       ;
; C8_LOW                        ; 0                         ; Untyped                       ;
; C9_LOW                        ; 0                         ; Untyped                       ;
; C0_INITIAL                    ; 0                         ; Untyped                       ;
; C1_INITIAL                    ; 0                         ; Untyped                       ;
; C2_INITIAL                    ; 0                         ; Untyped                       ;
; C3_INITIAL                    ; 0                         ; Untyped                       ;
; C4_INITIAL                    ; 0                         ; Untyped                       ;
; C5_INITIAL                    ; 0                         ; Untyped                       ;
; C6_INITIAL                    ; 0                         ; Untyped                       ;
; C7_INITIAL                    ; 0                         ; Untyped                       ;
; C8_INITIAL                    ; 0                         ; Untyped                       ;
; C9_INITIAL                    ; 0                         ; Untyped                       ;
; C0_MODE                       ; BYPASS                    ; Untyped                       ;
; C1_MODE                       ; BYPASS                    ; Untyped                       ;
; C2_MODE                       ; BYPASS                    ; Untyped                       ;
; C3_MODE                       ; BYPASS                    ; Untyped                       ;
; C4_MODE                       ; BYPASS                    ; Untyped                       ;
; C5_MODE                       ; BYPASS                    ; Untyped                       ;
; C6_MODE                       ; BYPASS                    ; Untyped                       ;
; C7_MODE                       ; BYPASS                    ; Untyped                       ;
; C8_MODE                       ; BYPASS                    ; Untyped                       ;
; C9_MODE                       ; BYPASS                    ; Untyped                       ;
; C0_PH                         ; 0                         ; Untyped                       ;
; C1_PH                         ; 0                         ; Untyped                       ;
; C2_PH                         ; 0                         ; Untyped                       ;
; C3_PH                         ; 0                         ; Untyped                       ;
; C4_PH                         ; 0                         ; Untyped                       ;
; C5_PH                         ; 0                         ; Untyped                       ;
; C6_PH                         ; 0                         ; Untyped                       ;
; C7_PH                         ; 0                         ; Untyped                       ;
; C8_PH                         ; 0                         ; Untyped                       ;
; C9_PH                         ; 0                         ; Untyped                       ;
; L0_HIGH                       ; 1                         ; Untyped                       ;
; L1_HIGH                       ; 1                         ; Untyped                       ;
; G0_HIGH                       ; 1                         ; Untyped                       ;
; G1_HIGH                       ; 1                         ; Untyped                       ;
; G2_HIGH                       ; 1                         ; Untyped                       ;
; G3_HIGH                       ; 1                         ; Untyped                       ;
; E0_HIGH                       ; 1                         ; Untyped                       ;
; E1_HIGH                       ; 1                         ; Untyped                       ;
; E2_HIGH                       ; 1                         ; Untyped                       ;
; E3_HIGH                       ; 1                         ; Untyped                       ;
; L0_LOW                        ; 1                         ; Untyped                       ;
; L1_LOW                        ; 1                         ; Untyped                       ;
; G0_LOW                        ; 1                         ; Untyped                       ;
; G1_LOW                        ; 1                         ; Untyped                       ;
; G2_LOW                        ; 1                         ; Untyped                       ;
; G3_LOW                        ; 1                         ; Untyped                       ;
; E0_LOW                        ; 1                         ; Untyped                       ;
; E1_LOW                        ; 1                         ; Untyped                       ;
; E2_LOW                        ; 1                         ; Untyped                       ;
; E3_LOW                        ; 1                         ; Untyped                       ;
; L0_INITIAL                    ; 1                         ; Untyped                       ;
; L1_INITIAL                    ; 1                         ; Untyped                       ;
; G0_INITIAL                    ; 1                         ; Untyped                       ;
; G1_INITIAL                    ; 1                         ; Untyped                       ;
; G2_INITIAL                    ; 1                         ; Untyped                       ;
; G3_INITIAL                    ; 1                         ; Untyped                       ;
; E0_INITIAL                    ; 1                         ; Untyped                       ;
; E1_INITIAL                    ; 1                         ; Untyped                       ;
; E2_INITIAL                    ; 1                         ; Untyped                       ;
; E3_INITIAL                    ; 1                         ; Untyped                       ;
; L0_MODE                       ; BYPASS                    ; Untyped                       ;
; L1_MODE                       ; BYPASS                    ; Untyped                       ;
; G0_MODE                       ; BYPASS                    ; Untyped                       ;
; G1_MODE                       ; BYPASS                    ; Untyped                       ;
; G2_MODE                       ; BYPASS                    ; Untyped                       ;
; G3_MODE                       ; BYPASS                    ; Untyped                       ;
; E0_MODE                       ; BYPASS                    ; Untyped                       ;
; E1_MODE                       ; BYPASS                    ; Untyped                       ;
; E2_MODE                       ; BYPASS                    ; Untyped                       ;
; E3_MODE                       ; BYPASS                    ; Untyped                       ;
; L0_PH                         ; 0                         ; Untyped                       ;
; L1_PH                         ; 0                         ; Untyped                       ;
; G0_PH                         ; 0                         ; Untyped                       ;
; G1_PH                         ; 0                         ; Untyped                       ;
; G2_PH                         ; 0                         ; Untyped                       ;
; G3_PH                         ; 0                         ; Untyped                       ;
; E0_PH                         ; 0                         ; Untyped                       ;
; E1_PH                         ; 0                         ; Untyped                       ;
; E2_PH                         ; 0                         ; Untyped                       ;
; E3_PH                         ; 0                         ; Untyped                       ;
; M_PH                          ; 0                         ; Untyped                       ;
; C1_USE_CASC_IN                ; OFF                       ; Untyped                       ;
; C2_USE_CASC_IN                ; OFF                       ; Untyped                       ;
; C3_USE_CASC_IN                ; OFF                       ; Untyped                       ;
; C4_USE_CASC_IN                ; OFF                       ; Untyped                       ;
; C5_USE_CASC_IN                ; OFF                       ; Untyped                       ;
; C6_USE_CASC_IN                ; OFF                       ; Untyped                       ;
; C7_USE_CASC_IN                ; OFF                       ; Untyped                       ;
; C8_USE_CASC_IN                ; OFF                       ; Untyped                       ;
; C9_USE_CASC_IN                ; OFF                       ; Untyped                       ;
; CLK0_COUNTER                  ; G0                        ; Untyped                       ;
; CLK1_COUNTER                  ; G0                        ; Untyped                       ;
; CLK2_COUNTER                  ; G0                        ; Untyped                       ;
; CLK3_COUNTER                  ; G0                        ; Untyped                       ;
; CLK4_COUNTER                  ; G0                        ; Untyped                       ;
; CLK5_COUNTER                  ; G0                        ; Untyped                       ;
; CLK6_COUNTER                  ; E0                        ; Untyped                       ;
; CLK7_COUNTER                  ; E1                        ; Untyped                       ;
; CLK8_COUNTER                  ; E2                        ; Untyped                       ;
; CLK9_COUNTER                  ; E3                        ; Untyped                       ;
; L0_TIME_DELAY                 ; 0                         ; Untyped                       ;
; L1_TIME_DELAY                 ; 0                         ; Untyped                       ;
; G0_TIME_DELAY                 ; 0                         ; Untyped                       ;
; G1_TIME_DELAY                 ; 0                         ; Untyped                       ;
; G2_TIME_DELAY                 ; 0                         ; Untyped                       ;
; G3_TIME_DELAY                 ; 0                         ; Untyped                       ;
; E0_TIME_DELAY                 ; 0                         ; Untyped                       ;
; E1_TIME_DELAY                 ; 0                         ; Untyped                       ;
; E2_TIME_DELAY                 ; 0                         ; Untyped                       ;
; E3_TIME_DELAY                 ; 0                         ; Untyped                       ;
; M_TIME_DELAY                  ; 0                         ; Untyped                       ;
; N_TIME_DELAY                  ; 0                         ; Untyped                       ;
; EXTCLK3_COUNTER               ; E3                        ; Untyped                       ;
; EXTCLK2_COUNTER               ; E2                        ; Untyped                       ;
; EXTCLK1_COUNTER               ; E1                        ; Untyped                       ;
; EXTCLK0_COUNTER               ; E0                        ; Untyped                       ;
; ENABLE0_COUNTER               ; L0                        ; Untyped                       ;
; ENABLE1_COUNTER               ; L0                        ; Untyped                       ;
; CHARGE_PUMP_CURRENT           ; 2                         ; Untyped                       ;
; LOOP_FILTER_R                 ;  1.000000                 ; Untyped                       ;
; LOOP_FILTER_C                 ; 5                         ; Untyped                       ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                      ; Untyped                       ;
; LOOP_FILTER_R_BITS            ; 9999                      ; Untyped                       ;
; LOOP_FILTER_C_BITS            ; 9999                      ; Untyped                       ;
; VCO_POST_SCALE                ; 0                         ; Untyped                       ;
; CLK2_OUTPUT_FREQUENCY         ; 0                         ; Untyped                       ;
; CLK1_OUTPUT_FREQUENCY         ; 0                         ; Untyped                       ;
; CLK0_OUTPUT_FREQUENCY         ; 0                         ; Untyped                       ;
; INTENDED_DEVICE_FAMILY        ; Cyclone IV GX             ; Untyped                       ;
; PORT_CLKENA0                  ; PORT_UNUSED               ; Untyped                       ;
; PORT_CLKENA1                  ; PORT_UNUSED               ; Untyped                       ;
; PORT_CLKENA2                  ; PORT_UNUSED               ; Untyped                       ;
; PORT_CLKENA3                  ; PORT_UNUSED               ; Untyped                       ;
; PORT_CLKENA4                  ; PORT_UNUSED               ; Untyped                       ;
; PORT_CLKENA5                  ; PORT_UNUSED               ; Untyped                       ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY         ; Untyped                       ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY         ; Untyped                       ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY         ; Untyped                       ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY         ; Untyped                       ;
; PORT_EXTCLK0                  ; PORT_UNUSED               ; Untyped                       ;
; PORT_EXTCLK1                  ; PORT_UNUSED               ; Untyped                       ;
; PORT_EXTCLK2                  ; PORT_UNUSED               ; Untyped                       ;
; PORT_EXTCLK3                  ; PORT_UNUSED               ; Untyped                       ;
; PORT_CLKBAD0                  ; PORT_UNUSED               ; Untyped                       ;
; PORT_CLKBAD1                  ; PORT_UNUSED               ; Untyped                       ;
; PORT_CLK0                     ; PORT_USED                 ; Untyped                       ;
; PORT_CLK1                     ; PORT_USED                 ; Untyped                       ;
; PORT_CLK2                     ; PORT_USED                 ; Untyped                       ;
; PORT_CLK3                     ; PORT_USED                 ; Untyped                       ;
; PORT_CLK4                     ; PORT_USED                 ; Untyped                       ;
; PORT_CLK5                     ; PORT_UNUSED               ; Untyped                       ;
; PORT_CLK6                     ; PORT_UNUSED               ; Untyped                       ;
; PORT_CLK7                     ; PORT_UNUSED               ; Untyped                       ;
; PORT_CLK8                     ; PORT_UNUSED               ; Untyped                       ;
; PORT_CLK9                     ; PORT_UNUSED               ; Untyped                       ;
; PORT_SCANDATA                 ; PORT_UNUSED               ; Untyped                       ;
; PORT_SCANDATAOUT              ; PORT_UNUSED               ; Untyped                       ;
; PORT_SCANDONE                 ; PORT_UNUSED               ; Untyped                       ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY         ; Untyped                       ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY         ; Untyped                       ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED               ; Untyped                       ;
; PORT_CLKLOSS                  ; PORT_UNUSED               ; Untyped                       ;
; PORT_INCLK1                   ; PORT_UNUSED               ; Untyped                       ;
; PORT_INCLK0                   ; PORT_USED                 ; Untyped                       ;
; PORT_FBIN                     ; PORT_UNUSED               ; Untyped                       ;
; PORT_PLLENA                   ; PORT_UNUSED               ; Untyped                       ;
; PORT_CLKSWITCH                ; PORT_UNUSED               ; Untyped                       ;
; PORT_ARESET                   ; PORT_UNUSED               ; Untyped                       ;
; PORT_PFDENA                   ; PORT_UNUSED               ; Untyped                       ;
; PORT_SCANCLK                  ; PORT_UNUSED               ; Untyped                       ;
; PORT_SCANACLR                 ; PORT_UNUSED               ; Untyped                       ;
; PORT_SCANREAD                 ; PORT_UNUSED               ; Untyped                       ;
; PORT_SCANWRITE                ; PORT_UNUSED               ; Untyped                       ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY         ; Untyped                       ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY         ; Untyped                       ;
; PORT_LOCKED                   ; PORT_USED                 ; Untyped                       ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED               ; Untyped                       ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY         ; Untyped                       ;
; PORT_PHASEDONE                ; PORT_UNUSED               ; Untyped                       ;
; PORT_PHASESTEP                ; PORT_UNUSED               ; Untyped                       ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED               ; Untyped                       ;
; PORT_SCANCLKENA               ; PORT_UNUSED               ; Untyped                       ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED               ; Untyped                       ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY         ; Untyped                       ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY         ; Untyped                       ;
; M_TEST_SOURCE                 ; 5                         ; Untyped                       ;
; C0_TEST_SOURCE                ; 5                         ; Untyped                       ;
; C1_TEST_SOURCE                ; 5                         ; Untyped                       ;
; C2_TEST_SOURCE                ; 5                         ; Untyped                       ;
; C3_TEST_SOURCE                ; 5                         ; Untyped                       ;
; C4_TEST_SOURCE                ; 5                         ; Untyped                       ;
; C5_TEST_SOURCE                ; 5                         ; Untyped                       ;
; C6_TEST_SOURCE                ; 5                         ; Untyped                       ;
; C7_TEST_SOURCE                ; 5                         ; Untyped                       ;
; C8_TEST_SOURCE                ; 5                         ; Untyped                       ;
; C9_TEST_SOURCE                ; 5                         ; Untyped                       ;
; CBXI_PARAMETER                ; DAT_PLL_altpll            ; Untyped                       ;
; VCO_FREQUENCY_CONTROL         ; AUTO                      ; Untyped                       ;
; VCO_PHASE_SHIFT_STEP          ; 0                         ; Untyped                       ;
; WIDTH_CLOCK                   ; 5                         ; Signed Integer                ;
; WIDTH_PHASECOUNTERSELECT      ; 4                         ; Untyped                       ;
; USING_FBMIMICBIDIR_PORT       ; OFF                       ; Untyped                       ;
; DEVICE_FAMILY                 ; Cyclone IV GX             ; Untyped                       ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                    ; Untyped                       ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                       ; Untyped                       ;
; AUTO_CARRY_CHAINS             ; ON                        ; AUTO_CARRY                    ;
; IGNORE_CARRY_BUFFERS          ; OFF                       ; IGNORE_CARRY                  ;
; AUTO_CASCADE_CHAINS           ; ON                        ; AUTO_CASCADE                  ;
; IGNORE_CASCADE_BUFFERS        ; OFF                       ; IGNORE_CASCADE                ;
+-------------------------------+---------------------------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component ;
+-------------------------------+----------------------------+--------------------------------+
; Parameter Name                ; Value                      ; Type                           ;
+-------------------------------+----------------------------+--------------------------------+
; OPERATION_MODE                ; NORMAL                     ; Untyped                        ;
; PLL_TYPE                      ; AUTO                       ; Untyped                        ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=DAT_PLL2 ; Untyped                        ;
; QUALIFY_CONF_DONE             ; OFF                        ; Untyped                        ;
; COMPENSATE_CLOCK              ; CLK0                       ; Untyped                        ;
; SCAN_CHAIN                    ; LONG                       ; Untyped                        ;
; PRIMARY_CLOCK                 ; INCLK0                     ; Untyped                        ;
; INCLK0_INPUT_FREQUENCY        ; 16000                      ; Signed Integer                 ;
; INCLK1_INPUT_FREQUENCY        ; 0                          ; Untyped                        ;
; GATE_LOCK_SIGNAL              ; NO                         ; Untyped                        ;
; GATE_LOCK_COUNTER             ; 0                          ; Untyped                        ;
; LOCK_HIGH                     ; 1                          ; Untyped                        ;
; LOCK_LOW                      ; 1                          ; Untyped                        ;
; VALID_LOCK_MULTIPLIER         ; 1                          ; Untyped                        ;
; INVALID_LOCK_MULTIPLIER       ; 5                          ; Untyped                        ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                        ; Untyped                        ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                        ; Untyped                        ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                        ; Untyped                        ;
; SKIP_VCO                      ; OFF                        ; Untyped                        ;
; SWITCH_OVER_COUNTER           ; 0                          ; Untyped                        ;
; SWITCH_OVER_TYPE              ; AUTO                       ; Untyped                        ;
; FEEDBACK_SOURCE               ; EXTCLK0                    ; Untyped                        ;
; BANDWIDTH                     ; 0                          ; Untyped                        ;
; BANDWIDTH_TYPE                ; AUTO                       ; Untyped                        ;
; SPREAD_FREQUENCY              ; 0                          ; Untyped                        ;
; DOWN_SPREAD                   ; 0                          ; Untyped                        ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                        ; Untyped                        ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                        ; Untyped                        ;
; CLK9_MULTIPLY_BY              ; 0                          ; Untyped                        ;
; CLK8_MULTIPLY_BY              ; 0                          ; Untyped                        ;
; CLK7_MULTIPLY_BY              ; 0                          ; Untyped                        ;
; CLK6_MULTIPLY_BY              ; 0                          ; Untyped                        ;
; CLK5_MULTIPLY_BY              ; 1                          ; Untyped                        ;
; CLK4_MULTIPLY_BY              ; 1                          ; Untyped                        ;
; CLK3_MULTIPLY_BY              ; 1                          ; Untyped                        ;
; CLK2_MULTIPLY_BY              ; 1                          ; Untyped                        ;
; CLK1_MULTIPLY_BY              ; 1                          ; Untyped                        ;
; CLK0_MULTIPLY_BY              ; 1                          ; Signed Integer                 ;
; CLK9_DIVIDE_BY                ; 0                          ; Untyped                        ;
; CLK8_DIVIDE_BY                ; 0                          ; Untyped                        ;
; CLK7_DIVIDE_BY                ; 0                          ; Untyped                        ;
; CLK6_DIVIDE_BY                ; 0                          ; Untyped                        ;
; CLK5_DIVIDE_BY                ; 1                          ; Untyped                        ;
; CLK4_DIVIDE_BY                ; 1                          ; Untyped                        ;
; CLK3_DIVIDE_BY                ; 1                          ; Untyped                        ;
; CLK2_DIVIDE_BY                ; 1                          ; Untyped                        ;
; CLK1_DIVIDE_BY                ; 1                          ; Untyped                        ;
; CLK0_DIVIDE_BY                ; 5                          ; Signed Integer                 ;
; CLK9_PHASE_SHIFT              ; 0                          ; Untyped                        ;
; CLK8_PHASE_SHIFT              ; 0                          ; Untyped                        ;
; CLK7_PHASE_SHIFT              ; 0                          ; Untyped                        ;
; CLK6_PHASE_SHIFT              ; 0                          ; Untyped                        ;
; CLK5_PHASE_SHIFT              ; 0                          ; Untyped                        ;
; CLK4_PHASE_SHIFT              ; 0                          ; Untyped                        ;
; CLK3_PHASE_SHIFT              ; 0                          ; Untyped                        ;
; CLK2_PHASE_SHIFT              ; 0                          ; Untyped                        ;
; CLK1_PHASE_SHIFT              ; 0                          ; Untyped                        ;
; CLK0_PHASE_SHIFT              ; 0                          ; Untyped                        ;
; CLK5_TIME_DELAY               ; 0                          ; Untyped                        ;
; CLK4_TIME_DELAY               ; 0                          ; Untyped                        ;
; CLK3_TIME_DELAY               ; 0                          ; Untyped                        ;
; CLK2_TIME_DELAY               ; 0                          ; Untyped                        ;
; CLK1_TIME_DELAY               ; 0                          ; Untyped                        ;
; CLK0_TIME_DELAY               ; 0                          ; Untyped                        ;
; CLK9_DUTY_CYCLE               ; 50                         ; Untyped                        ;
; CLK8_DUTY_CYCLE               ; 50                         ; Untyped                        ;
; CLK7_DUTY_CYCLE               ; 50                         ; Untyped                        ;
; CLK6_DUTY_CYCLE               ; 50                         ; Untyped                        ;
; CLK5_DUTY_CYCLE               ; 50                         ; Untyped                        ;
; CLK4_DUTY_CYCLE               ; 50                         ; Untyped                        ;
; CLK3_DUTY_CYCLE               ; 50                         ; Untyped                        ;
; CLK2_DUTY_CYCLE               ; 50                         ; Untyped                        ;
; CLK1_DUTY_CYCLE               ; 50                         ; Untyped                        ;
; CLK0_DUTY_CYCLE               ; 50                         ; Signed Integer                 ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                        ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                        ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                        ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                        ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                        ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                        ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                        ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                        ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                        ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                        ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                        ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                        ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                        ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                        ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                        ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                        ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                        ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                        ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                        ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                        ;
; LOCK_WINDOW_UI                ;  0.05                      ; Untyped                        ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                     ; Untyped                        ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                     ; Untyped                        ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                     ; Untyped                        ;
; DPA_MULTIPLY_BY               ; 0                          ; Untyped                        ;
; DPA_DIVIDE_BY                 ; 1                          ; Untyped                        ;
; DPA_DIVIDER                   ; 0                          ; Untyped                        ;
; EXTCLK3_MULTIPLY_BY           ; 1                          ; Untyped                        ;
; EXTCLK2_MULTIPLY_BY           ; 1                          ; Untyped                        ;
; EXTCLK1_MULTIPLY_BY           ; 1                          ; Untyped                        ;
; EXTCLK0_MULTIPLY_BY           ; 1                          ; Untyped                        ;
; EXTCLK3_DIVIDE_BY             ; 1                          ; Untyped                        ;
; EXTCLK2_DIVIDE_BY             ; 1                          ; Untyped                        ;
; EXTCLK1_DIVIDE_BY             ; 1                          ; Untyped                        ;
; EXTCLK0_DIVIDE_BY             ; 1                          ; Untyped                        ;
; EXTCLK3_PHASE_SHIFT           ; 0                          ; Untyped                        ;
; EXTCLK2_PHASE_SHIFT           ; 0                          ; Untyped                        ;
; EXTCLK1_PHASE_SHIFT           ; 0                          ; Untyped                        ;
; EXTCLK0_PHASE_SHIFT           ; 0                          ; Untyped                        ;
; EXTCLK3_TIME_DELAY            ; 0                          ; Untyped                        ;
; EXTCLK2_TIME_DELAY            ; 0                          ; Untyped                        ;
; EXTCLK1_TIME_DELAY            ; 0                          ; Untyped                        ;
; EXTCLK0_TIME_DELAY            ; 0                          ; Untyped                        ;
; EXTCLK3_DUTY_CYCLE            ; 50                         ; Untyped                        ;
; EXTCLK2_DUTY_CYCLE            ; 50                         ; Untyped                        ;
; EXTCLK1_DUTY_CYCLE            ; 50                         ; Untyped                        ;
; EXTCLK0_DUTY_CYCLE            ; 50                         ; Untyped                        ;
; VCO_MULTIPLY_BY               ; 0                          ; Untyped                        ;
; VCO_DIVIDE_BY                 ; 0                          ; Untyped                        ;
; SCLKOUT0_PHASE_SHIFT          ; 0                          ; Untyped                        ;
; SCLKOUT1_PHASE_SHIFT          ; 0                          ; Untyped                        ;
; VCO_MIN                       ; 0                          ; Untyped                        ;
; VCO_MAX                       ; 0                          ; Untyped                        ;
; VCO_CENTER                    ; 0                          ; Untyped                        ;
; PFD_MIN                       ; 0                          ; Untyped                        ;
; PFD_MAX                       ; 0                          ; Untyped                        ;
; M_INITIAL                     ; 0                          ; Untyped                        ;
; M                             ; 0                          ; Untyped                        ;
; N                             ; 1                          ; Untyped                        ;
; M2                            ; 1                          ; Untyped                        ;
; N2                            ; 1                          ; Untyped                        ;
; SS                            ; 1                          ; Untyped                        ;
; C0_HIGH                       ; 0                          ; Untyped                        ;
; C1_HIGH                       ; 0                          ; Untyped                        ;
; C2_HIGH                       ; 0                          ; Untyped                        ;
; C3_HIGH                       ; 0                          ; Untyped                        ;
; C4_HIGH                       ; 0                          ; Untyped                        ;
; C5_HIGH                       ; 0                          ; Untyped                        ;
; C6_HIGH                       ; 0                          ; Untyped                        ;
; C7_HIGH                       ; 0                          ; Untyped                        ;
; C8_HIGH                       ; 0                          ; Untyped                        ;
; C9_HIGH                       ; 0                          ; Untyped                        ;
; C0_LOW                        ; 0                          ; Untyped                        ;
; C1_LOW                        ; 0                          ; Untyped                        ;
; C2_LOW                        ; 0                          ; Untyped                        ;
; C3_LOW                        ; 0                          ; Untyped                        ;
; C4_LOW                        ; 0                          ; Untyped                        ;
; C5_LOW                        ; 0                          ; Untyped                        ;
; C6_LOW                        ; 0                          ; Untyped                        ;
; C7_LOW                        ; 0                          ; Untyped                        ;
; C8_LOW                        ; 0                          ; Untyped                        ;
; C9_LOW                        ; 0                          ; Untyped                        ;
; C0_INITIAL                    ; 0                          ; Untyped                        ;
; C1_INITIAL                    ; 0                          ; Untyped                        ;
; C2_INITIAL                    ; 0                          ; Untyped                        ;
; C3_INITIAL                    ; 0                          ; Untyped                        ;
; C4_INITIAL                    ; 0                          ; Untyped                        ;
; C5_INITIAL                    ; 0                          ; Untyped                        ;
; C6_INITIAL                    ; 0                          ; Untyped                        ;
; C7_INITIAL                    ; 0                          ; Untyped                        ;
; C8_INITIAL                    ; 0                          ; Untyped                        ;
; C9_INITIAL                    ; 0                          ; Untyped                        ;
; C0_MODE                       ; BYPASS                     ; Untyped                        ;
; C1_MODE                       ; BYPASS                     ; Untyped                        ;
; C2_MODE                       ; BYPASS                     ; Untyped                        ;
; C3_MODE                       ; BYPASS                     ; Untyped                        ;
; C4_MODE                       ; BYPASS                     ; Untyped                        ;
; C5_MODE                       ; BYPASS                     ; Untyped                        ;
; C6_MODE                       ; BYPASS                     ; Untyped                        ;
; C7_MODE                       ; BYPASS                     ; Untyped                        ;
; C8_MODE                       ; BYPASS                     ; Untyped                        ;
; C9_MODE                       ; BYPASS                     ; Untyped                        ;
; C0_PH                         ; 0                          ; Untyped                        ;
; C1_PH                         ; 0                          ; Untyped                        ;
; C2_PH                         ; 0                          ; Untyped                        ;
; C3_PH                         ; 0                          ; Untyped                        ;
; C4_PH                         ; 0                          ; Untyped                        ;
; C5_PH                         ; 0                          ; Untyped                        ;
; C6_PH                         ; 0                          ; Untyped                        ;
; C7_PH                         ; 0                          ; Untyped                        ;
; C8_PH                         ; 0                          ; Untyped                        ;
; C9_PH                         ; 0                          ; Untyped                        ;
; L0_HIGH                       ; 1                          ; Untyped                        ;
; L1_HIGH                       ; 1                          ; Untyped                        ;
; G0_HIGH                       ; 1                          ; Untyped                        ;
; G1_HIGH                       ; 1                          ; Untyped                        ;
; G2_HIGH                       ; 1                          ; Untyped                        ;
; G3_HIGH                       ; 1                          ; Untyped                        ;
; E0_HIGH                       ; 1                          ; Untyped                        ;
; E1_HIGH                       ; 1                          ; Untyped                        ;
; E2_HIGH                       ; 1                          ; Untyped                        ;
; E3_HIGH                       ; 1                          ; Untyped                        ;
; L0_LOW                        ; 1                          ; Untyped                        ;
; L1_LOW                        ; 1                          ; Untyped                        ;
; G0_LOW                        ; 1                          ; Untyped                        ;
; G1_LOW                        ; 1                          ; Untyped                        ;
; G2_LOW                        ; 1                          ; Untyped                        ;
; G3_LOW                        ; 1                          ; Untyped                        ;
; E0_LOW                        ; 1                          ; Untyped                        ;
; E1_LOW                        ; 1                          ; Untyped                        ;
; E2_LOW                        ; 1                          ; Untyped                        ;
; E3_LOW                        ; 1                          ; Untyped                        ;
; L0_INITIAL                    ; 1                          ; Untyped                        ;
; L1_INITIAL                    ; 1                          ; Untyped                        ;
; G0_INITIAL                    ; 1                          ; Untyped                        ;
; G1_INITIAL                    ; 1                          ; Untyped                        ;
; G2_INITIAL                    ; 1                          ; Untyped                        ;
; G3_INITIAL                    ; 1                          ; Untyped                        ;
; E0_INITIAL                    ; 1                          ; Untyped                        ;
; E1_INITIAL                    ; 1                          ; Untyped                        ;
; E2_INITIAL                    ; 1                          ; Untyped                        ;
; E3_INITIAL                    ; 1                          ; Untyped                        ;
; L0_MODE                       ; BYPASS                     ; Untyped                        ;
; L1_MODE                       ; BYPASS                     ; Untyped                        ;
; G0_MODE                       ; BYPASS                     ; Untyped                        ;
; G1_MODE                       ; BYPASS                     ; Untyped                        ;
; G2_MODE                       ; BYPASS                     ; Untyped                        ;
; G3_MODE                       ; BYPASS                     ; Untyped                        ;
; E0_MODE                       ; BYPASS                     ; Untyped                        ;
; E1_MODE                       ; BYPASS                     ; Untyped                        ;
; E2_MODE                       ; BYPASS                     ; Untyped                        ;
; E3_MODE                       ; BYPASS                     ; Untyped                        ;
; L0_PH                         ; 0                          ; Untyped                        ;
; L1_PH                         ; 0                          ; Untyped                        ;
; G0_PH                         ; 0                          ; Untyped                        ;
; G1_PH                         ; 0                          ; Untyped                        ;
; G2_PH                         ; 0                          ; Untyped                        ;
; G3_PH                         ; 0                          ; Untyped                        ;
; E0_PH                         ; 0                          ; Untyped                        ;
; E1_PH                         ; 0                          ; Untyped                        ;
; E2_PH                         ; 0                          ; Untyped                        ;
; E3_PH                         ; 0                          ; Untyped                        ;
; M_PH                          ; 0                          ; Untyped                        ;
; C1_USE_CASC_IN                ; OFF                        ; Untyped                        ;
; C2_USE_CASC_IN                ; OFF                        ; Untyped                        ;
; C3_USE_CASC_IN                ; OFF                        ; Untyped                        ;
; C4_USE_CASC_IN                ; OFF                        ; Untyped                        ;
; C5_USE_CASC_IN                ; OFF                        ; Untyped                        ;
; C6_USE_CASC_IN                ; OFF                        ; Untyped                        ;
; C7_USE_CASC_IN                ; OFF                        ; Untyped                        ;
; C8_USE_CASC_IN                ; OFF                        ; Untyped                        ;
; C9_USE_CASC_IN                ; OFF                        ; Untyped                        ;
; CLK0_COUNTER                  ; G0                         ; Untyped                        ;
; CLK1_COUNTER                  ; G0                         ; Untyped                        ;
; CLK2_COUNTER                  ; G0                         ; Untyped                        ;
; CLK3_COUNTER                  ; G0                         ; Untyped                        ;
; CLK4_COUNTER                  ; G0                         ; Untyped                        ;
; CLK5_COUNTER                  ; G0                         ; Untyped                        ;
; CLK6_COUNTER                  ; E0                         ; Untyped                        ;
; CLK7_COUNTER                  ; E1                         ; Untyped                        ;
; CLK8_COUNTER                  ; E2                         ; Untyped                        ;
; CLK9_COUNTER                  ; E3                         ; Untyped                        ;
; L0_TIME_DELAY                 ; 0                          ; Untyped                        ;
; L1_TIME_DELAY                 ; 0                          ; Untyped                        ;
; G0_TIME_DELAY                 ; 0                          ; Untyped                        ;
; G1_TIME_DELAY                 ; 0                          ; Untyped                        ;
; G2_TIME_DELAY                 ; 0                          ; Untyped                        ;
; G3_TIME_DELAY                 ; 0                          ; Untyped                        ;
; E0_TIME_DELAY                 ; 0                          ; Untyped                        ;
; E1_TIME_DELAY                 ; 0                          ; Untyped                        ;
; E2_TIME_DELAY                 ; 0                          ; Untyped                        ;
; E3_TIME_DELAY                 ; 0                          ; Untyped                        ;
; M_TIME_DELAY                  ; 0                          ; Untyped                        ;
; N_TIME_DELAY                  ; 0                          ; Untyped                        ;
; EXTCLK3_COUNTER               ; E3                         ; Untyped                        ;
; EXTCLK2_COUNTER               ; E2                         ; Untyped                        ;
; EXTCLK1_COUNTER               ; E1                         ; Untyped                        ;
; EXTCLK0_COUNTER               ; E0                         ; Untyped                        ;
; ENABLE0_COUNTER               ; L0                         ; Untyped                        ;
; ENABLE1_COUNTER               ; L0                         ; Untyped                        ;
; CHARGE_PUMP_CURRENT           ; 2                          ; Untyped                        ;
; LOOP_FILTER_R                 ;  1.000000                  ; Untyped                        ;
; LOOP_FILTER_C                 ; 5                          ; Untyped                        ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                       ; Untyped                        ;
; LOOP_FILTER_R_BITS            ; 9999                       ; Untyped                        ;
; LOOP_FILTER_C_BITS            ; 9999                       ; Untyped                        ;
; VCO_POST_SCALE                ; 0                          ; Untyped                        ;
; CLK2_OUTPUT_FREQUENCY         ; 0                          ; Untyped                        ;
; CLK1_OUTPUT_FREQUENCY         ; 0                          ; Untyped                        ;
; CLK0_OUTPUT_FREQUENCY         ; 0                          ; Untyped                        ;
; INTENDED_DEVICE_FAMILY        ; Cyclone IV GX              ; Untyped                        ;
; PORT_CLKENA0                  ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLKENA1                  ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLKENA2                  ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLKENA3                  ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLKENA4                  ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLKENA5                  ; PORT_UNUSED                ; Untyped                        ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY          ; Untyped                        ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY          ; Untyped                        ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY          ; Untyped                        ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY          ; Untyped                        ;
; PORT_EXTCLK0                  ; PORT_UNUSED                ; Untyped                        ;
; PORT_EXTCLK1                  ; PORT_UNUSED                ; Untyped                        ;
; PORT_EXTCLK2                  ; PORT_UNUSED                ; Untyped                        ;
; PORT_EXTCLK3                  ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLKBAD0                  ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLKBAD1                  ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLK0                     ; PORT_USED                  ; Untyped                        ;
; PORT_CLK1                     ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLK2                     ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLK3                     ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLK4                     ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLK5                     ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLK6                     ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLK7                     ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLK8                     ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLK9                     ; PORT_UNUSED                ; Untyped                        ;
; PORT_SCANDATA                 ; PORT_UNUSED                ; Untyped                        ;
; PORT_SCANDATAOUT              ; PORT_UNUSED                ; Untyped                        ;
; PORT_SCANDONE                 ; PORT_UNUSED                ; Untyped                        ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY          ; Untyped                        ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY          ; Untyped                        ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLKLOSS                  ; PORT_UNUSED                ; Untyped                        ;
; PORT_INCLK1                   ; PORT_UNUSED                ; Untyped                        ;
; PORT_INCLK0                   ; PORT_USED                  ; Untyped                        ;
; PORT_FBIN                     ; PORT_UNUSED                ; Untyped                        ;
; PORT_PLLENA                   ; PORT_UNUSED                ; Untyped                        ;
; PORT_CLKSWITCH                ; PORT_UNUSED                ; Untyped                        ;
; PORT_ARESET                   ; PORT_UNUSED                ; Untyped                        ;
; PORT_PFDENA                   ; PORT_UNUSED                ; Untyped                        ;
; PORT_SCANCLK                  ; PORT_UNUSED                ; Untyped                        ;
; PORT_SCANACLR                 ; PORT_UNUSED                ; Untyped                        ;
; PORT_SCANREAD                 ; PORT_UNUSED                ; Untyped                        ;
; PORT_SCANWRITE                ; PORT_UNUSED                ; Untyped                        ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY          ; Untyped                        ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY          ; Untyped                        ;
; PORT_LOCKED                   ; PORT_UNUSED                ; Untyped                        ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED                ; Untyped                        ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY          ; Untyped                        ;
; PORT_PHASEDONE                ; PORT_UNUSED                ; Untyped                        ;
; PORT_PHASESTEP                ; PORT_UNUSED                ; Untyped                        ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED                ; Untyped                        ;
; PORT_SCANCLKENA               ; PORT_UNUSED                ; Untyped                        ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED                ; Untyped                        ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY          ; Untyped                        ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY          ; Untyped                        ;
; M_TEST_SOURCE                 ; 5                          ; Untyped                        ;
; C0_TEST_SOURCE                ; 5                          ; Untyped                        ;
; C1_TEST_SOURCE                ; 5                          ; Untyped                        ;
; C2_TEST_SOURCE                ; 5                          ; Untyped                        ;
; C3_TEST_SOURCE                ; 5                          ; Untyped                        ;
; C4_TEST_SOURCE                ; 5                          ; Untyped                        ;
; C5_TEST_SOURCE                ; 5                          ; Untyped                        ;
; C6_TEST_SOURCE                ; 5                          ; Untyped                        ;
; C7_TEST_SOURCE                ; 5                          ; Untyped                        ;
; C8_TEST_SOURCE                ; 5                          ; Untyped                        ;
; C9_TEST_SOURCE                ; 5                          ; Untyped                        ;
; CBXI_PARAMETER                ; DAT_PLL2_altpll            ; Untyped                        ;
; VCO_FREQUENCY_CONTROL         ; AUTO                       ; Untyped                        ;
; VCO_PHASE_SHIFT_STEP          ; 0                          ; Untyped                        ;
; WIDTH_CLOCK                   ; 5                          ; Signed Integer                 ;
; WIDTH_PHASECOUNTERSELECT      ; 4                          ; Untyped                        ;
; USING_FBMIMICBIDIR_PORT       ; OFF                        ; Untyped                        ;
; DEVICE_FAMILY                 ; Cyclone IV GX              ; Untyped                        ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                     ; Untyped                        ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                        ; Untyped                        ;
; AUTO_CARRY_CHAINS             ; ON                         ; AUTO_CARRY                     ;
; IGNORE_CARRY_BUFFERS          ; OFF                        ; IGNORE_CARRY                   ;
; AUTO_CASCADE_CHAINS           ; ON                         ; AUTO_CASCADE                   ;
; IGNORE_CASCADE_BUFFERS        ; OFF                        ; IGNORE_CASCADE                 ;
+-------------------------------+----------------------------+--------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: I2c_master:CD1_INA226_master ;
+----------------+-------+--------------------------------------------------+
; Parameter Name ; Value ; Type                                             ;
+----------------+-------+--------------------------------------------------+
; ack_disable    ; '1'   ; Enumerated                                       ;
; scl_width      ; 35    ; Signed Integer                                   ;
+----------------+-------+--------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: I2c_master:CD2_INA226_master ;
+----------------+-------+--------------------------------------------------+
; Parameter Name ; Value ; Type                                             ;
+----------------+-------+--------------------------------------------------+
; ack_disable    ; '1'   ; Enumerated                                       ;
; scl_width      ; 35    ; Signed Integer                                   ;
+----------------+-------+--------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:0:FE_INA226_master ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; ack_disable    ; '1'   ; Enumerated                                                    ;
; scl_width      ; 35    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:1:FE_INA226_master ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; ack_disable    ; '1'   ; Enumerated                                                    ;
; scl_width      ; 35    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:2:FE_INA226_master ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; ack_disable    ; '1'   ; Enumerated                                                    ;
; scl_width      ; 35    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:3:FE_INA226_master ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; ack_disable    ; '1'   ; Enumerated                                                    ;
; scl_width      ; 35    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:4:FE_INA226_master ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; ack_disable    ; '1'   ; Enumerated                                                    ;
; scl_width      ; 35    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:5:FE_INA226_master ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; ack_disable    ; '1'   ; Enumerated                                                    ;
; scl_width      ; 35    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:6:FE_INA226_master ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; ack_disable    ; '1'   ; Enumerated                                                    ;
; scl_width      ; 35    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: I2c_master:\gen_FE_INA:7:FE_INA226_master ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; ack_disable    ; '1'   ; Enumerated                                                    ;
; scl_width      ; 35    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
; Parameter Name                                  ; Value                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Type           ;
+-------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
; lpm_type                                        ; sld_signaltap                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; String         ;
; sld_node_info                                   ; 805334528                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Untyped        ;
; SLD_SECTION_ID                                  ; hdl_signaltap_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; String         ;
; SLD_IP_VERSION                                  ; 6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Signed Integer ;
; SLD_IP_MINOR_VERSION                            ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Signed Integer ;
; SLD_COMMON_IP_VERSION                           ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Signed Integer ;
; sld_data_bits                                   ; 171                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Untyped        ;
; sld_trigger_bits                                ; 171                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Untyped        ;
; SLD_NODE_CRC_BITS                               ; 32                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Signed Integer ;
; SLD_NODE_CRC_HIWORD                             ; 41394                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Signed Integer ;
; SLD_NODE_CRC_LOWORD                             ; 50132                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Signed Integer ;
; sld_incremental_routing                         ; 1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Untyped        ;
; sld_sample_depth                                ; 8192                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Untyped        ;
; sld_segment_size                                ; 8192                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Untyped        ;
; sld_ram_block_type                              ; AUTO                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Untyped        ;
; sld_state_bits                                  ; 11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Untyped        ;
; sld_buffer_full_stop                            ; 1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Untyped        ;
; SLD_MEM_ADDRESS_BITS                            ; 7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Signed Integer ;
; SLD_DATA_BIT_CNTR_BITS                          ; 4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Signed Integer ;
; sld_trigger_level                               ; 1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Untyped        ;
; sld_trigger_in_enabled                          ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Untyped        ;
; SLD_HPS_TRIGGER_IN_ENABLED                      ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Signed Integer ;
; SLD_HPS_TRIGGER_OUT_ENABLED                     ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Signed Integer ;
; SLD_HPS_EVENT_ENABLED                           ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Signed Integer ;
; SLD_HPS_EVENT_ID                                ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Signed Integer ;
; sld_advanced_trigger_entity                     ; basic,1,                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Untyped        ;
; sld_trigger_level_pipeline                      ; 1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Untyped        ;
; sld_trigger_pipeline                            ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Untyped        ;
; sld_ram_pipeline                                ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Untyped        ;
; sld_counter_pipeline                            ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Untyped        ;
; sld_enable_advanced_trigger                     ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Untyped        ;
; SLD_ADVANCED_TRIGGER_1                          ; NONE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; String         ;
; SLD_ADVANCED_TRIGGER_2                          ; NONE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; String         ;
; SLD_ADVANCED_TRIGGER_3                          ; NONE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; String         ;
; SLD_ADVANCED_TRIGGER_4                          ; NONE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; String         ;
; SLD_ADVANCED_TRIGGER_5                          ; NONE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; String         ;
; SLD_ADVANCED_TRIGGER_6                          ; NONE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; String         ;
; SLD_ADVANCED_TRIGGER_7                          ; NONE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; String         ;
; SLD_ADVANCED_TRIGGER_8                          ; NONE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; String         ;
; SLD_ADVANCED_TRIGGER_9                          ; NONE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; String         ;
; SLD_ADVANCED_TRIGGER_10                         ; NONE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; String         ;
; sld_inversion_mask_length                       ; 540                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Untyped        ;
; sld_inversion_mask                              ; 000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; Untyped        ;
; sld_power_up_trigger                            ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Untyped        ;
; SLD_STATE_FLOW_MGR_ENTITY                       ; state_flow_mgr_entity.vhd                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; String         ;
; sld_state_flow_use_generated                    ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Untyped        ;
; sld_current_resource_width                      ; 1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Untyped        ;
; sld_attribute_mem_mode                          ; OFF                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Untyped        ;
; sld_storage_qualifier_bits                      ; 171                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Untyped        ;
; SLD_STORAGE_QUALIFIER_GAP_RECORD                ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Signed Integer ;
; SLD_STORAGE_QUALIFIER_MODE                      ; OFF                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; String         ;
; SLD_STORAGE_QUALIFIER_ENABLE_ADVANCED_CONDITION ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Signed Integer ;
; sld_storage_qualifier_inversion_mask_length     ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Untyped        ;
; SLD_STORAGE_QUALIFIER_ADVANCED_CONDITION_ENTITY ; basic                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; String         ;
; SLD_STORAGE_QUALIFIER_PIPELINE                  ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Signed Integer ;
; SLD_CREATE_MONITOR_INTERFACE                    ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Signed Integer ;
; SLD_USE_JTAG_SIGNAL_ADAPTER                     ; 1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Signed Integer ;
+-------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: sld_signaltap:dac_fe5                                                                                                                                                                                                                         ;
+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
; Parameter Name                                  ; Value                                                                                                                                                                                                                       ; Type           ;
+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
; lpm_type                                        ; sld_signaltap                                                                                                                                                                                                               ; String         ;
; sld_node_info                                   ; 805334542                                                                                                                                                                                                                   ; Untyped        ;
; SLD_SECTION_ID                                  ; hdl_signaltap_0                                                                                                                                                                                                             ; String         ;
; SLD_IP_VERSION                                  ; 6                                                                                                                                                                                                                           ; Signed Integer ;
; SLD_IP_MINOR_VERSION                            ; 0                                                                                                                                                                                                                           ; Signed Integer ;
; SLD_COMMON_IP_VERSION                           ; 0                                                                                                                                                                                                                           ; Signed Integer ;
; sld_data_bits                                   ; 66                                                                                                                                                                                                                          ; Untyped        ;
; sld_trigger_bits                                ; 66                                                                                                                                                                                                                          ; Untyped        ;
; SLD_NODE_CRC_BITS                               ; 32                                                                                                                                                                                                                          ; Signed Integer ;
; SLD_NODE_CRC_HIWORD                             ; 41394                                                                                                                                                                                                                       ; Signed Integer ;
; SLD_NODE_CRC_LOWORD                             ; 50132                                                                                                                                                                                                                       ; Signed Integer ;
; sld_incremental_routing                         ; 1                                                                                                                                                                                                                           ; Untyped        ;
; sld_sample_depth                                ; 128                                                                                                                                                                                                                         ; Untyped        ;
; sld_segment_size                                ; 128                                                                                                                                                                                                                         ; Untyped        ;
; sld_ram_block_type                              ; AUTO                                                                                                                                                                                                                        ; Untyped        ;
; sld_state_bits                                  ; 11                                                                                                                                                                                                                          ; Untyped        ;
; sld_buffer_full_stop                            ; 1                                                                                                                                                                                                                           ; Untyped        ;
; SLD_MEM_ADDRESS_BITS                            ; 7                                                                                                                                                                                                                           ; Signed Integer ;
; SLD_DATA_BIT_CNTR_BITS                          ; 4                                                                                                                                                                                                                           ; Signed Integer ;
; sld_trigger_level                               ; 1                                                                                                                                                                                                                           ; Untyped        ;
; sld_trigger_in_enabled                          ; 0                                                                                                                                                                                                                           ; Untyped        ;
; SLD_HPS_TRIGGER_IN_ENABLED                      ; 0                                                                                                                                                                                                                           ; Signed Integer ;
; SLD_HPS_TRIGGER_OUT_ENABLED                     ; 0                                                                                                                                                                                                                           ; Signed Integer ;
; SLD_HPS_EVENT_ENABLED                           ; 0                                                                                                                                                                                                                           ; Signed Integer ;
; SLD_HPS_EVENT_ID                                ; 0                                                                                                                                                                                                                           ; Signed Integer ;
; sld_advanced_trigger_entity                     ; basic,1,                                                                                                                                                                                                                    ; Untyped        ;
; sld_trigger_level_pipeline                      ; 1                                                                                                                                                                                                                           ; Untyped        ;
; sld_trigger_pipeline                            ; 0                                                                                                                                                                                                                           ; Untyped        ;
; sld_ram_pipeline                                ; 0                                                                                                                                                                                                                           ; Untyped        ;
; sld_counter_pipeline                            ; 0                                                                                                                                                                                                                           ; Untyped        ;
; sld_enable_advanced_trigger                     ; 0                                                                                                                                                                                                                           ; Untyped        ;
; SLD_ADVANCED_TRIGGER_1                          ; NONE                                                                                                                                                                                                                        ; String         ;
; SLD_ADVANCED_TRIGGER_2                          ; NONE                                                                                                                                                                                                                        ; String         ;
; SLD_ADVANCED_TRIGGER_3                          ; NONE                                                                                                                                                                                                                        ; String         ;
; SLD_ADVANCED_TRIGGER_4                          ; NONE                                                                                                                                                                                                                        ; String         ;
; SLD_ADVANCED_TRIGGER_5                          ; NONE                                                                                                                                                                                                                        ; String         ;
; SLD_ADVANCED_TRIGGER_6                          ; NONE                                                                                                                                                                                                                        ; String         ;
; SLD_ADVANCED_TRIGGER_7                          ; NONE                                                                                                                                                                                                                        ; String         ;
; SLD_ADVANCED_TRIGGER_8                          ; NONE                                                                                                                                                                                                                        ; String         ;
; SLD_ADVANCED_TRIGGER_9                          ; NONE                                                                                                                                                                                                                        ; String         ;
; SLD_ADVANCED_TRIGGER_10                         ; NONE                                                                                                                                                                                                                        ; String         ;
; sld_inversion_mask_length                       ; 219                                                                                                                                                                                                                         ; Untyped        ;
; sld_inversion_mask                              ; 000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; Untyped        ;
; sld_power_up_trigger                            ; 0                                                                                                                                                                                                                           ; Untyped        ;
; SLD_STATE_FLOW_MGR_ENTITY                       ; state_flow_mgr_entity.vhd                                                                                                                                                                                                   ; String         ;
; sld_state_flow_use_generated                    ; 0                                                                                                                                                                                                                           ; Untyped        ;
; sld_current_resource_width                      ; 1                                                                                                                                                                                                                           ; Untyped        ;
; sld_attribute_mem_mode                          ; OFF                                                                                                                                                                                                                         ; Untyped        ;
; sld_storage_qualifier_bits                      ; 66                                                                                                                                                                                                                          ; Untyped        ;
; SLD_STORAGE_QUALIFIER_GAP_RECORD                ; 0                                                                                                                                                                                                                           ; Signed Integer ;
; SLD_STORAGE_QUALIFIER_MODE                      ; OFF                                                                                                                                                                                                                         ; String         ;
; SLD_STORAGE_QUALIFIER_ENABLE_ADVANCED_CONDITION ; 0                                                                                                                                                                                                                           ; Signed Integer ;
; sld_storage_qualifier_inversion_mask_length     ; 0                                                                                                                                                                                                                           ; Untyped        ;
; SLD_STORAGE_QUALIFIER_ADVANCED_CONDITION_ENTITY ; basic                                                                                                                                                                                                                       ; String         ;
; SLD_STORAGE_QUALIFIER_PIPELINE                  ; 0                                                                                                                                                                                                                           ; Signed Integer ;
; SLD_CREATE_MONITOR_INTERFACE                    ; 0                                                                                                                                                                                                                           ; Signed Integer ;
; SLD_USE_JTAG_SIGNAL_ADAPTER                     ; 1                                                                                                                                                                                                                           ; Signed Integer ;
+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                                   ;
+-------------------------------+------------------------------------------------+
; Name                          ; Value                                          ;
+-------------------------------+------------------------------------------------+
; Number of entity instances    ; 2                                              ;
; Entity Instance               ; DAT_PLL:DAT_PLL_inst|altpll:altpll_component   ;
;     -- OPERATION_MODE         ; NORMAL                                         ;
;     -- PLL_TYPE               ; AUTO                                           ;
;     -- PRIMARY_CLOCK          ; INCLK0                                         ;
;     -- INCLK0_INPUT_FREQUENCY ; 15625                                          ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                              ;
;     -- VCO_MULTIPLY_BY        ; 0                                              ;
;     -- VCO_DIVIDE_BY          ; 0                                              ;
; Entity Instance               ; DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                         ;
;     -- PLL_TYPE               ; AUTO                                           ;
;     -- PRIMARY_CLOCK          ; INCLK0                                         ;
;     -- INCLK0_INPUT_FREQUENCY ; 16000                                          ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                              ;
;     -- VCO_MULTIPLY_BY        ; 0                                              ;
;     -- VCO_DIVIDE_BY          ; 0                                              ;
+-------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "DUNE_DAT_Registers:DUNE_DAT_Registers_inst"                                                     ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; board_id[7..4]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; board_id[3]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; board_id[2]      ; Input  ; Info     ; Stuck at GND                                                                        ;
; board_id[1]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; board_id[0]      ; Input  ; Info     ; Stuck at GND                                                                        ;
; version_id[1..0] ; Input  ; Info     ; Stuck at VCC                                                                        ;
; version_id[7..6] ; Input  ; Info     ; Stuck at GND                                                                        ;
; version_id[5]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; version_id[4]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; version_id[3]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; version_id[2]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; reg2_i[7..5]     ; Input  ; Info     ; Stuck at GND                                                                        ;
; reg3_i[7..5]     ; Input  ; Info     ; Stuck at GND                                                                        ;
; reg19_i[6..4]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; reg21_i[6..4]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; reg23_i[6..4]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; reg25_i[6..4]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; reg2_o           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg3_o           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg11_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg12_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg13_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg14_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg15_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg16_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg18_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg19_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg20_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg21_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg22_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg23_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg24_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg25_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg49_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg50_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg51_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reg52_o          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "SBND_TST_PULSE:TST_PULSE_GEN_inst"                                                             ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                             ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; tp_ampl[11..10] ; Input  ; Info     ; Stuck at GND                                                                        ;
; tp_ampl[1..0]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; tp_dly[15..8]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; dac_cntl        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; asic_dac_cntl   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; test_pulse      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "DAC8411:\gen_FE_DAC_TP:1:FE_DAC_TP_inst"                                            ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "DAC8411:\gen_FE_DAC_TP:2:FE_DAC_TP_inst"                                            ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "DAC8411:\gen_FE_DAC_TP:3:FE_DAC_TP_inst"                                            ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst"                                            ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "DAC8411:\gen_FE_DAC_TP:5:FE_DAC_TP_inst"                                            ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "DAC8411:\gen_FE_DAC_TP:6:FE_DAC_TP_inst"                                            ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "DAC8411:\gen_FE_DAC_TP:7:FE_DAC_TP_inst"                                            ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst"                                        ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; csn  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst"                                        ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; csn  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst"                                        ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; csn  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst"                                        ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; csn  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst"                                        ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; csn  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst"                                        ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; csn  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst"                                        ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; csn  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst"                                      ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; csn  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst"                                      ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; csn  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst"                                      ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; csn  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst"                                      ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; csn  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst"                                      ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; csn  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst"                                      ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; csn  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst"                                      ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; csn  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sclk ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "I2c_master:\gen_FE_INA:7:FE_INA226_master"                                                      ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; i2c_dout[31..16] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_din[31..16]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; i2c_busy         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_dev_avl      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "I2c_master:\gen_FE_INA:6:FE_INA226_master"                                                      ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; i2c_dout[31..16] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_din[31..16]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; i2c_busy         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_dev_avl      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "I2c_master:\gen_FE_INA:5:FE_INA226_master"                                                      ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; i2c_dout[31..16] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_din[31..16]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; i2c_busy         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_dev_avl      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "I2c_master:\gen_FE_INA:4:FE_INA226_master"                                                      ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; i2c_dout[31..16] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_din[31..16]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; i2c_busy         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_dev_avl      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "I2c_master:\gen_FE_INA:3:FE_INA226_master"                                                      ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; i2c_dout[31..16] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_din[31..16]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; i2c_busy         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_dev_avl      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "I2c_master:\gen_FE_INA:2:FE_INA226_master"                                                      ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; i2c_dout[31..16] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_din[31..16]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; i2c_busy         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_dev_avl      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "I2c_master:\gen_FE_INA:1:FE_INA226_master"                                                      ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; i2c_dout[31..16] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_din[31..16]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; i2c_busy         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_dev_avl      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "I2c_master:\gen_FE_INA:0:FE_INA226_master"                                                      ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; i2c_dout[31..16] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_din[31..16]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; i2c_busy         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_dev_avl      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "I2c_master:CD2_INA226_master"                                                                   ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; i2c_dout[31..16] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_din[31..16]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; i2c_busy         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_dev_avl      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "I2c_master:CD1_INA226_master"                                                                   ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; i2c_dout[31..16] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_din[31..16]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; i2c_busy         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c_dev_avl      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "I2CSLAVE:I2CSLAVE"                                                                                ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port               ; Type   ; Severity ; Details                                                                             ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; fpga_address       ; Input  ; Info     ; Stuck at GND                                                                        ;
; i2c_brd_addr[6..5] ; Input  ; Info     ; Stuck at VCC                                                                        ;
; i2c_brd_addr[4..0] ; Input  ; Info     ; Stuck at GND                                                                        ;
; reg_rd_strb        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "DAT_PLL:DAT_PLL_inst"                                                                 ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; c0     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; locked ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "sys_rst:sys_rst_inst"                                                                ;
+-------+--------+----------+-------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                             ;
+-------+--------+----------+-------------------------------------------------------------------------------------+
; start ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Tap Logic Analyzer Settings                                                                                                                                                                                                                                      ;
+----------------+------------------+---------------------+------------------+--------------+----------+------------------------+----------------------+--------------------+-----------------------------+-----------------+------------------+--------------------------+
; Instance Index ; Instance Name    ; Trigger Input Width ; Data Input Width ; Sample Depth ; Segments ; Storage Qualifier Type ; Trigger Flow Control ; Trigger Conditions ; Advanced Trigger Conditions ; Trigger In Used ; Trigger Out Used ; Power-Up Trigger Enabled ;
+----------------+------------------+---------------------+------------------+--------------+----------+------------------------+----------------------+--------------------+-----------------------------+-----------------+------------------+--------------------------+
; 0              ; auto_signaltap_0 ; 171                 ; 171              ; 8192         ; 1        ; continuous             ; sequential           ; 1                  ; 0                           ; no              ; no               ; no                       ;
; 14             ; dac_fe5          ; 66                  ; 66               ; 128          ; 1        ; continuous             ; sequential           ; 1                  ; 0                           ; no              ; no               ; no                       ;
+----------------+------------------+---------------------+------------------+--------------+----------+------------------------+----------------------+--------------------+-----------------------------+-----------------+------------------+--------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 433                         ;
; cycloneiii_ff         ; 2754                        ;
;     CLR               ; 391                         ;
;     CLR SCLR          ; 32                          ;
;     ENA               ; 408                         ;
;     ENA CLR           ; 1591                        ;
;     ENA CLR SCLR      ; 256                         ;
;     ENA SCLR          ; 5                           ;
;     ENA SLD           ; 3                           ;
;     plain             ; 68                          ;
; cycloneiii_io_obuf    ; 10                          ;
; cycloneiii_lcell_comb ; 3816                        ;
;     arith             ; 475                         ;
;         2 data inputs ; 475                         ;
;     normal            ; 3341                        ;
;         0 data inputs ; 2                           ;
;         1 data inputs ; 64                          ;
;         2 data inputs ; 307                         ;
;         3 data inputs ; 452                         ;
;         4 data inputs ; 2516                        ;
; cycloneiv_pll         ; 2                           ;
;                       ;                             ;
; Max LUT depth         ; 12.00                       ;
; Average LUT depth     ; 4.59                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:11     ;
+----------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "dac_fe5"                                                                                                                                                                                        ;
+--------------------------------------------------------------+---------------+-----------+-----------------------+-------------------+---------------------------------------------------------------------------------------------+---------+
; Name                                                         ; Type          ; Status    ; Partition Name        ; Netlist Type Used ; Actual Connection                                                                           ; Details ;
+--------------------------------------------------------------+---------------+-----------+-----------------------+-------------------+---------------------------------------------------------------------------------------------+---------+
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[0]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[0]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[0]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[0]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[1]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[1]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[1]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[1]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[2]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[2]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[2]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[2]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[3]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[3]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[3]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[3]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[4]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[4]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[4]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[4]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[5]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[5]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[5]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[5]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[6]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[6]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[6]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[6]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[7]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[7]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[7]           ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[7]                                          ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[0]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; GND                                                                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[0]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; GND                                                                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[10]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[10]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[10]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[10]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[11]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[11]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[11]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[11]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[12]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[12]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[12]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[12]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[13]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[13]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[13]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[13]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[14]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[14]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[14]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[14]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[15]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[15]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[15]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[15]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[16]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[16]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[16]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[16]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[17]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[17]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[17]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[17]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[18]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[18]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[18]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[18]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[19]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[19]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[19]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[19]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[1]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; GND                                                                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[1]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; GND                                                                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[20]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[20]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[20]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[20]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[21]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[20]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[21]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[20]                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[22]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; GND                                                                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[22]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; GND                                                                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[23]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; GND                                                                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[23]         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; GND                                                                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[2]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; GND                                                                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[2]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; GND                                                                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[3]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; GND                                                                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[3]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; GND                                                                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[4]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[4]                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[4]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[4]                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[5]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[5]                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[5]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[5]                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[6]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[6]                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[6]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[6]                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[7]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[7]                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[7]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[7]                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[8]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[8]                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[8]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[8]                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[9]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[9]                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[9]          ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DAC_data[9]                                         ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[0]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][0]~0                                                                  ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[0]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][0]~0                                                                  ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[10]             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][10]~1                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[10]             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][10]~1                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[11]             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][11]~2                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[11]             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][11]~2                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[12]             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][12]~3                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[12]             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][12]~3                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[13]             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][13]~4                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[13]             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][13]~4                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[14]             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][14]~5                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[14]             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][14]~5                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[15]             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][15]~6                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[15]             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][15]~6                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[1]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][1]~7                                                                  ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[1]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][1]~7                                                                  ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[2]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][2]~8                                                                  ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[2]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][2]~8                                                                  ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[3]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][3]~9                                                                  ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[3]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][3]~9                                                                  ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[4]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][4]~10                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[4]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][4]~10                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[5]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][5]~11                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[5]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][5]~11                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[6]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][6]~12                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[6]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][6]~12                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[7]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][7]~13                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[7]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][7]~13                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[8]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][8]~14                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[8]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][8]~14                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[9]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][9]~15                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DATA[9]              ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_data_arr[4][9]~15                                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DIN                  ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DIN                  ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|SCLK                 ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[4] ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|SCLK                 ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[4] ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|SYNC                 ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|SYNC~_wirecell                                      ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|SYNC                 ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|SYNC~_wirecell                                      ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|clk                  ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[4] ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|reset                ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; sys_rst:sys_rst_inst|RST_OUT~_wirecell                                                      ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|reset                ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; sys_rst:sys_rst_inst|RST_OUT~_wirecell                                                      ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|start                ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg39_o[4]                                       ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|start                ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg39_o[4]                                       ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|state.S_IDLE         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|state.S_IDLE~_wirecell                              ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|state.S_IDLE         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|state.S_IDLE~_wirecell                              ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|state.S_SET_DAC_DATA ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|state.S_SET_DAC_DATA                                ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|state.S_SET_DAC_DATA ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|state.S_SET_DAC_DATA                                ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|state.S_done         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|state.S_done                                        ; N/A     ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|state.S_done         ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|state.S_done                                        ; N/A     ;
; FE_DAC_TP_DIN[0]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:FE1_DAC_TP_inst|DIN                                                                 ; N/A     ;
; FE_DAC_TP_DIN[0]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:FE1_DAC_TP_inst|DIN                                                                 ; N/A     ;
; FE_DAC_TP_DIN[1]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:1:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; FE_DAC_TP_DIN[1]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:1:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; FE_DAC_TP_DIN[2]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:2:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; FE_DAC_TP_DIN[2]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:2:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; FE_DAC_TP_DIN[3]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:3:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; FE_DAC_TP_DIN[3]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:3:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; FE_DAC_TP_DIN[4]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; FE_DAC_TP_DIN[4]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; FE_DAC_TP_DIN[5]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:5:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; FE_DAC_TP_DIN[5]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:5:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; FE_DAC_TP_DIN[6]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:6:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; FE_DAC_TP_DIN[6]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:6:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; FE_DAC_TP_DIN[7]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:7:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; FE_DAC_TP_DIN[7]                                             ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAC8411:\gen_FE_DAC_TP:7:FE_DAC_TP_inst|DIN                                                 ; N/A     ;
; FE_DAC_TP_SCK                                                ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[4] ; N/A     ;
; FE_DAC_TP_SCK                                                ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[4] ; N/A     ;
; FE_DAC_TP_SYNC                                               ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_SYNC~2                                                                            ; N/A     ;
; FE_DAC_TP_SYNC                                               ; pre-synthesis ; connected ; Top                   ; post-synthesis    ; FE_DAC_TP_SYNC~2                                                                            ; N/A     ;
; dac_fe5|gnd                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~GND                                                                  ; N/A     ;
; dac_fe5|gnd                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~GND                                                                  ; N/A     ;
; dac_fe5|gnd                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~GND                                                                  ; N/A     ;
; dac_fe5|gnd                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~GND                                                                  ; N/A     ;
; dac_fe5|gnd                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~GND                                                                  ; N/A     ;
; dac_fe5|gnd                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~GND                                                                  ; N/A     ;
; dac_fe5|gnd                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~GND                                                                  ; N/A     ;
; dac_fe5|gnd                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~GND                                                                  ; N/A     ;
; dac_fe5|gnd                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~GND                                                                  ; N/A     ;
; dac_fe5|gnd                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~GND                                                                  ; N/A     ;
; dac_fe5|gnd                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~GND                                                                  ; N/A     ;
; dac_fe5|gnd                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~GND                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
; dac_fe5|vcc                                                  ; post-fitting  ; connected ; sld_signaltap:dac_fe5 ; post-synthesis    ; sld_signaltap:dac_fe5|~VCC                                                                  ; N/A     ;
+--------------------------------------------------------------+---------------+-----------+-----------------------+-------------------+---------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                         ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                           ; Details                                                                                                                                                        ;
+--------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[0]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[0]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[1]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[1]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[2]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[2]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[3]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[3]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[4]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[4]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[5] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[5]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[5] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[5]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[6] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[6]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[6] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[6]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[7] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[7]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_RD_address[7] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[7]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_WR_STRB                                                               ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_WR_STRB                                                               ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[0]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[0]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[1]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[1]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[2]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[2]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[3]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[3]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[4]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[4]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[5] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[5]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[5] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[5]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[6] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[6]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[6] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[6]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[7] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[7]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_WR_address[7] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[7]                                                            ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[0]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[0]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[0]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[0]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[1]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[1]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[1]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[1]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[2]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[2]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[2]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[2]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[3]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[3]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[3]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[3]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[4]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[4]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[4]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[4]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[5]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[5]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[5]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[5]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[6]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[6]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[6]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[6]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[7]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[7]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data[7]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[7]                                                                ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[0]~651                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[0]~651                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[1]~0                                                             ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[1]~0                                                             ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[2]~1                                                             ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[2]~1                                                             ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[3]~2                                                             ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[3]~2                                                             ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[4]~438                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[4]~438                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[5]                                  ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[5]                                  ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[6]                                  ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[6]                                  ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[7]~649                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[7]~649                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[0]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[0]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[1]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[1]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[2]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[2]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[3]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[3]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[4]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[4]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[5]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[5]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[6]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[6]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[7]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_i[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[7]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[0]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[0]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[1]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[1]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[2]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[2]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[3]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[3]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[4]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[4]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[5]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[5]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[6]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[6]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[7]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg0_o[7]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CD1_CONTROL[0]                                                                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CD1_CONTROL[0]                                                                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CD1_CONTROL[1]                                                                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CD1_CONTROL[1]                                                                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CD1_CONTROL[2]                                                                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CD1_CONTROL[2]                                                                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CD1_CONTROL[3]                                                                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CD1_CONTROL[3]                                                                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CD1_CONTROL[4]                                                                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CD1_CONTROL[4]                                                                              ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_i[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[0]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[0]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[1]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[1]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[2]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[2]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[3]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[3]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[4]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[4]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[5]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[5]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[6]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[6]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[7]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[7]                                        ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|rst               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_rst:sys_rst_inst|RST_OUT~_wirecell                                                      ; N/A                                                                                                                                                            ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|rst               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_rst:sys_rst_inst|RST_OUT~_wirecell                                                      ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|CD_I2C_SCL                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2C_LVDS_SCL_P                                                                              ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|CD_I2C_SCL                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2C_LVDS_SCL_P                                                                              ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|CD_W2C_IN                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2C_LVDS_SDA_W2C_P                                                                          ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|CD_W2C_IN                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2C_LVDS_SDA_W2C_P                                                                          ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|CD_c2W_IN                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2C_SDA_c2w~0                                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|CD_c2W_IN                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2C_SDA_c2w~0                                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|CHIP_IO_SEL                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|CHIP_IO_SEL                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|CHIP_IO_SEL                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|CHIP_IO_SEL                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_get_addr                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_get_addr                                                      ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_get_addr                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_get_addr                                                      ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_get_data_ack                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_get_data_ack                                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_get_data_ack                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_get_data_ack                                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_get_wait_data_ack              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_get_wait_data_ack                                             ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_get_wait_data_ack              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_get_wait_data_ack                                             ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_idle                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_idle~_wirecell                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_idle                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_idle~_wirecell                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_read_data                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_read_data                                                     ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_read_data                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_read_data                                                     ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_read_reg_addr                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_read_reg_addr                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_read_reg_addr                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_read_reg_addr                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_send_addr_ack                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_send_addr_ack                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_send_addr_ack                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_send_addr_ack                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_send_data_ack                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_send_data_ack                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_send_data_ack                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_send_data_ack                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_send_reg_addr_ack              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_send_reg_addr_ack                                             ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_send_reg_addr_ack              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_send_reg_addr_ack                                             ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_wait_ack                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_wait_ack                                                      ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_wait_ack                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_wait_ack                                                      ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_wait_addr_ack                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_wait_addr_ack                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_wait_addr_ack                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_wait_addr_ack                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_wait_data_ack                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_wait_data_ack                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_wait_data_ack                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_wait_data_ack                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_write_data                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_write_data                                                    ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_write_data                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_STATE.s_write_data                                                    ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[0]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[0]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[0]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[0]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[1]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[1]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[1]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[1]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[2]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[2]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[2]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[2]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[3]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[3]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[3]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[3]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[4]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[4]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[4]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[4]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[5]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[5]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[5]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[5]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[6]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[6]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[6]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[6]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[7]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[7]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr[7]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_addr[7]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_addr_in[0]                             ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_addr_in[0]                             ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_addr_in[1]                             ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_addr_in[1]                             ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_addr_in[2]                             ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_addr_in[2]                             ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_addr_in[3]                             ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_addr_in[3]                             ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[0]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[0]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[0]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[0]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[1]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[1]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[1]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[1]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[2]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[2]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[2]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[2]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[3]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[3]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[3]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[3]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[4]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[4]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[4]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[4]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[0]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[0]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[0]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[0]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[1]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[1]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[1]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[1]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[2]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[2]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[2]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[2]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[3]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[3]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[3]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[3]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[4]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[4]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[4]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[4]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[5]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[5]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[5]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[5]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[6]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[6]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[6]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[6]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[7]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[7]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_data[7]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[7]                                                               ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_dout[0]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_dout[0]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_dout[1]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_dout[1]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_dout[2]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_dout[2]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_dout[3]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_dout[3]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_dout[4]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_dout[4]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_dout[5]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_dout[5]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_dout[6]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_dout[6]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_dout[7]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_dout[7]                                ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[0]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[0]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[0]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[0]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[1]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[1]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[1]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[1]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[2]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[2]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[2]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[2]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[3]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[3]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[3]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[3]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[4]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[4]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[4]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[4]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[5]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[5]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[5]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[5]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[6]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[6]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[6]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[6]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[7]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[7]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[7]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_addr[7]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[0]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[0]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[0]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[0]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[1]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[1]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[1]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[1]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[2]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[2]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[2]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[2]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[3]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[3]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[3]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[3]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[4]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[4]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[4]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[4]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[5]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[5]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[5]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[5]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[6]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[6]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[6]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[6]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[7]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[7]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[7]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_reg_data[7]                                                           ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_start                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_start                                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_start                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_start                                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_stop                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_stop                                                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|I2C_stop                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_stop                                                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[0]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[0]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[0]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[0]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[1]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[1]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[1]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[1]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[2]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[2]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[2]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[2]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[3]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[3]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[3]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[3]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[4]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[4]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[4]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[4]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[5]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[5]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[5]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[5]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[6]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[6]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[6]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[6]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[7]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[7]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_ADDRESS[7]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_ADDRESS[7]                                                            ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[0]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[0]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[0]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[0]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[1]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[1]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[1]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[1]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[2]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[2]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[2]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[2]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[3]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[3]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[3]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[3]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[4]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[4]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[4]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[4]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[5]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[5]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[5]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[5]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[6]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[6]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[6]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[6]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[7]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[7]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DIN[7]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|REG_DIN[7]                                                                ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[0]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[0]~651                              ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[0]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[0]~651                              ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[1]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[1]~0                                                             ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[1]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[1]~0                                                             ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[2]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[2]~1                                                             ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[2]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[2]~1                                                             ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[3]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[3]~2                                                             ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[3]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|I2C_data[3]~2                                                             ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[4]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[4]~438                              ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[4]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[4]~438                              ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[5]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[5]                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[5]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[5]                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[6]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[6]                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[6]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[6]                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[7]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[7]~649                              ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|REG_DOUT[7]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[7]~649                              ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SCL                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2C_LVDS_SCL_P                                                                              ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SCL                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2C_LVDS_SCL_P                                                                              ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SCL_IN[0]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SCL_IN[0]                                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SCL_IN[0]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SCL_IN[0]                                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SCL_IN[1]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SCL_IN[1]                                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SCL_IN[1]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SCL_IN[1]                                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SCL_fall                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SCL_fall                                                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SCL_fall                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SCL_fall                                                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SCL_rise                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SCL_rise                                                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SCL_rise                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SCL_rise                                                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SDA_IN[0]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SDA_IN[0]                                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SDA_IN[0]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SDA_IN[0]                                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SDA_IN[1]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SDA_IN[1]                                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SDA_IN[1]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SDA_IN[1]                                                                 ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SDA_IO_IN                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2C_LVDS_SDA_W2C_P                                                                          ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SDA_IO_IN                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2C_LVDS_SDA_W2C_P                                                                          ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SDA_IO_OUT                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SDA_IO_OUT~0                                                              ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SDA_IO_OUT                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SDA_IO_OUT~0                                                              ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SDA_OUT                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SDA_OUT~_wirecell                                                         ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SDA_OUT                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SDA_OUT~_wirecell                                                         ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SDA_fall                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SDA_fall                                                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SDA_fall                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SDA_fall                                                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SDA_rise                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SDA_rise                                                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|SDA_rise                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; I2CSLAVE:I2CSLAVE|SDA_rise                                                                  ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|rst                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|rst                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; I2CSLAVE:I2CSLAVE|sys_clk                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[2] ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A                                                                                                                                                            ;
+--------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition
    Info: Processing started: Tue Jan 10 18:22:44 2023
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off DUNE_DAT_FPGA -c DUNE_DAT_FPGA
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 32 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file src/sbnd_tst_pulse.vhd
    Info (12022): Found design unit 1: SBND_TST_PULSE-behavior File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/SBND_TST_PULSE.vhd Line: 49
    Info (12023): Found entity 1: SBND_TST_PULSE File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/SBND_TST_PULSE.vhd Line: 25
Info (12021): Found 2 design units, including 1 entities, in source file src/coldadc_ro_cnt.vhd
    Info (12022): Found design unit 1: COLDADC_RO_CNT-logic File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/coldadc_ro_cnt.vhd Line: 26
    Info (12023): Found entity 1: COLDADC_RO_CNT File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/coldadc_ro_cnt.vhd Line: 16
Info (12021): Found 2 design units, including 1 entities, in source file src/dac8411.vhd
    Info (12022): Found design unit 1: DAC8411-behavior File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAC8411.vhd Line: 43
    Info (12023): Found entity 1: DAC8411 File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAC8411.vhd Line: 27
Info (12021): Found 2 design units, including 1 entities, in source file src/cots_ad7274.vhd
    Info (12022): Found design unit 1: COTS_AD7274-logic File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/COTS_AD7274.vhd Line: 35
    Info (12023): Found entity 1: COTS_AD7274 File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/COTS_AD7274.vhd Line: 16
Info (12021): Found 2 design units, including 1 entities, in source file src/i2c_master.vhd
    Info (12022): Found design unit 1: I2c_master-behavior File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 58
    Info (12023): Found entity 1: I2c_master File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 30
Info (12021): Found 2 design units, including 1 entities, in source file src/version_reg.vhd
    Info (12022): Found design unit 1: version_reg-rtl File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/Version_Reg.vhd Line: 10
    Info (12023): Found entity 1: version_reg File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/Version_Reg.vhd Line: 3
Info (12021): Found 2 design units, including 1 entities, in source file src/sys_rst.vhd
    Info (12022): Found design unit 1: sys_rst-sys_rst_arch File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/sys_rst.vhd Line: 40
    Info (12023): Found entity 1: sys_rst File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/sys_rst.vhd Line: 27
Info (12021): Found 2 design units, including 1 entities, in source file src/i2cslave.vhd
    Info (12022): Found design unit 1: I2CSLAVE-behavior File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2CSLAVE.vhd Line: 55
    Info (12023): Found entity 1: I2CSLAVE File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2CSLAVE.vhd Line: 27
Info (12021): Found 2 design units, including 1 entities, in source file src/dune_dat_registers.vhd
    Info (12022): Found design unit 1: DUNE_DAT_Registers-Behavior File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_Registers.vhd Line: 174
    Info (12023): Found entity 1: DUNE_DAT_Registers File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_Registers.vhd Line: 24
Info (12021): Found 2 design units, including 1 entities, in source file src/dune_dat_fpga.vhd
    Info (12022): Found design unit 1: DUNE_DAT_FPGA-DUNE_DAT_FPGA_arch File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 294
    Info (12023): Found entity 1: DUNE_DAT_FPGA File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 25
Info (12021): Found 2 design units, including 1 entities, in source file src/dat_pll.vhd
    Info (12022): Found design unit 1: dat_pll-SYN File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAT_PLL.vhd Line: 56
    Info (12023): Found entity 1: DAT_PLL File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAT_PLL.vhd Line: 42
Info (12021): Found 2 design units, including 1 entities, in source file dat_pll2.vhd
    Info (12022): Found design unit 1: dat_pll2-SYN File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/DAT_PLL2.vhd Line: 51
    Info (12023): Found entity 1: DAT_PLL2 File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/DAT_PLL2.vhd Line: 42
Info (12127): Elaborating entity "DUNE_DAT_FPGA" for the top level hierarchy
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(140): used implicit default value for signal "FE_INS_PLS_CS" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 140
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(190): used implicit default value for signal "ADC1_POR_NAND" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 190
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(191): used implicit default value for signal "ADC2_POR_NAND" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 191
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(192): used implicit default value for signal "ADC3_POR_NAND" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 192
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(193): used implicit default value for signal "ADC4_POR_NAND" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 193
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(194): used implicit default value for signal "ADC5_POR_NAND" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 194
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(195): used implicit default value for signal "ADC6_POR_NAND" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 195
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(196): used implicit default value for signal "ADC7_POR_NAND" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 196
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(197): used implicit default value for signal "ADC8_POR_NAND" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 197
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(223): used implicit default value for signal "ADC1_CHIP_ACTIVE" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 223
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(224): used implicit default value for signal "ADC2_CHIP_ACTIVE" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 224
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(225): used implicit default value for signal "ADC3_CHIP_ACTIVE" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 225
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(226): used implicit default value for signal "ADC4_CHIP_ACTIVE" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 226
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(227): used implicit default value for signal "ADC5_CHIP_ACTIVE" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 227
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(228): used implicit default value for signal "ADC6_CHIP_ACTIVE" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 228
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(229): used implicit default value for signal "ADC7_CHIP_ACTIVE" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 229
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(230): used implicit default value for signal "ADC8_CHIP_ACTIVE" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 230
Warning (10036): Verilog HDL or VHDL warning at DUNE_DAT_FPGA.vhd(320): object "CLK_125MHz" assigned a value but never read File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 320
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(327): used implicit default value for signal "SYS_RESET" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 327
Warning (10036): Verilog HDL or VHDL warning at DUNE_DAT_FPGA.vhd(329): object "start" assigned a value but never read File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 329
Warning (10036): Verilog HDL or VHDL warning at DUNE_DAT_FPGA.vhd(336): object "WIB_RD" assigned a value but never read File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 336
Warning (10541): VHDL Signal Declaration warning at DUNE_DAT_FPGA.vhd(410): used implicit default value for signal "TP_EXT_GEN" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 410
Warning (10036): Verilog HDL or VHDL warning at DUNE_DAT_FPGA.vhd(417): object "DAC_CNTL" assigned a value but never read File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 417
Warning (10036): Verilog HDL or VHDL warning at DUNE_DAT_FPGA.vhd(418): object "ASIC_DAC_CNTL" assigned a value but never read File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 418
Warning (10873): Using initial value X (don't care) for net "MISC_U1_IO[5]" at DUNE_DAT_FPGA.vhd(286) File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 286
Info (12128): Elaborating entity "sys_rst" for hierarchy "sys_rst:sys_rst_inst" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 792
Info (12128): Elaborating entity "DAT_PLL" for hierarchy "DAT_PLL:DAT_PLL_inst" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 809
Info (12128): Elaborating entity "altpll" for hierarchy "DAT_PLL:DAT_PLL_inst|altpll:altpll_component" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAT_PLL.vhd Line: 170
Info (12130): Elaborated megafunction instantiation "DAT_PLL:DAT_PLL_inst|altpll:altpll_component" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAT_PLL.vhd Line: 170
Info (12133): Instantiated megafunction "DAT_PLL:DAT_PLL_inst|altpll:altpll_component" with the following parameter: File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAT_PLL.vhd Line: 170
    Info (12134): Parameter "bandwidth_type" = "AUTO"
    Info (12134): Parameter "clk0_divide_by" = "64"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "125"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "clk1_divide_by" = "16"
    Info (12134): Parameter "clk1_duty_cycle" = "50"
    Info (12134): Parameter "clk1_multiply_by" = "25"
    Info (12134): Parameter "clk1_phase_shift" = "0"
    Info (12134): Parameter "clk2_divide_by" = "128"
    Info (12134): Parameter "clk2_duty_cycle" = "50"
    Info (12134): Parameter "clk2_multiply_by" = "125"
    Info (12134): Parameter "clk2_phase_shift" = "0"
    Info (12134): Parameter "clk3_divide_by" = "32"
    Info (12134): Parameter "clk3_duty_cycle" = "50"
    Info (12134): Parameter "clk3_multiply_by" = "25"
    Info (12134): Parameter "clk3_phase_shift" = "0"
    Info (12134): Parameter "clk4_divide_by" = "64"
    Info (12134): Parameter "clk4_duty_cycle" = "50"
    Info (12134): Parameter "clk4_multiply_by" = "25"
    Info (12134): Parameter "clk4_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "15625"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV GX"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=DAT_PLL"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "AUTO"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_USED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_USED"
    Info (12134): Parameter "port_clk2" = "PORT_USED"
    Info (12134): Parameter "port_clk3" = "PORT_USED"
    Info (12134): Parameter "port_clk4" = "PORT_USED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "self_reset_on_loss_lock" = "OFF"
    Info (12134): Parameter "width_clock" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/dat_pll_altpll.v
    Info (12023): Found entity 1: DAT_PLL_altpll File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 29
Info (12128): Elaborating entity "DAT_PLL_altpll" for hierarchy "DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated" File: c:/intelfpga/17.1/quartus/libraries/megafunctions/altpll.tdf Line: 897
Info (12128): Elaborating entity "DAT_PLL2" for hierarchy "DAT_PLL2:DAT_PLL2_inst" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 821
Info (12128): Elaborating entity "altpll" for hierarchy "DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/DAT_PLL2.vhd Line: 133
Info (12130): Elaborated megafunction instantiation "DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/DAT_PLL2.vhd Line: 133
Info (12133): Instantiated megafunction "DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component" with the following parameter: File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/DAT_PLL2.vhd Line: 133
    Info (12134): Parameter "bandwidth_type" = "AUTO"
    Info (12134): Parameter "clk0_divide_by" = "5"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "1"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "16000"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV GX"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=DAT_PLL2"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "AUTO"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_UNUSED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "width_clock" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/dat_pll2_altpll.v
    Info (12023): Found entity 1: DAT_PLL2_altpll File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll2_altpll.v Line: 29
Info (12128): Elaborating entity "DAT_PLL2_altpll" for hierarchy "DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component|DAT_PLL2_altpll:auto_generated" File: c:/intelfpga/17.1/quartus/libraries/megafunctions/altpll.tdf Line: 897
Info (12128): Elaborating entity "I2CSLAVE" for hierarchy "I2CSLAVE:I2CSLAVE" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 832
Warning (10036): Verilog HDL or VHDL warning at I2CSLAVE.vhd(86): object "I2C_busy" assigned a value but never read File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2CSLAVE.vhd Line: 86
Warning (10036): Verilog HDL or VHDL warning at I2CSLAVE.vhd(92): object "I2C_read" assigned a value but never read File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2CSLAVE.vhd Line: 92
Warning (10036): Verilog HDL or VHDL warning at I2CSLAVE.vhd(93): object "I2C_write" assigned a value but never read File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2CSLAVE.vhd Line: 93
Warning (10036): Verilog HDL or VHDL warning at I2CSLAVE.vhd(94): object "I2C_dout" assigned a value but never read File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2CSLAVE.vhd Line: 94
Warning (10036): Verilog HDL or VHDL warning at I2CSLAVE.vhd(97): object "SDA_I" assigned a value but never read File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2CSLAVE.vhd Line: 97
Warning (10036): Verilog HDL or VHDL warning at I2CSLAVE.vhd(103): object "I2C_addr_in" assigned a value but never read File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2CSLAVE.vhd Line: 103
Info (12128): Elaborating entity "I2c_master" for hierarchy "I2c_master:CD1_INA226_master" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 853
Info (12128): Elaborating entity "COTS_AD7274" for hierarchy "COTS_AD7274:CD1_MonADC_inst" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 912
Info (12128): Elaborating entity "DAC8411" for hierarchy "DAC8411:FE1_DAC_TP_inst" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 1013
Info (12128): Elaborating entity "COLDADC_RO_CNT" for hierarchy "COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 1076
Info (12128): Elaborating entity "SBND_TST_PULSE" for hierarchy "SBND_TST_PULSE:TST_PULSE_GEN_inst" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 1085
Info (12128): Elaborating entity "DUNE_DAT_Registers" for hierarchy "DUNE_DAT_Registers:DUNE_DAT_Registers_inst" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 1115
Info (12128): Elaborating entity "version_reg" for hierarchy "DUNE_DAT_Registers:DUNE_DAT_Registers_inst|version_reg:version_reg_inst" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_Registers.vhd Line: 201
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_gi24.tdf
    Info (12023): Found entity 1: altsyncram_gi24 File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/altsyncram_gi24.tdf Line: 27
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_p0d.tdf
    Info (12023): Found entity 1: mux_p0d File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/mux_p0d.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_73g.tdf
    Info (12023): Found entity 1: decode_73g File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/decode_73g.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_emi.tdf
    Info (12023): Found entity 1: cntr_emi File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cntr_emi.tdf Line: 27
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_okc.tdf
    Info (12023): Found entity 1: cmpr_okc File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cmpr_okc.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_idj.tdf
    Info (12023): Found entity 1: cntr_idj File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cntr_idj.tdf Line: 25
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_cki.tdf
    Info (12023): Found entity 1: cntr_cki File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cntr_cki.tdf Line: 27
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_lkc.tdf
    Info (12023): Found entity 1: cmpr_lkc File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cmpr_lkc.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_s6j.tdf
    Info (12023): Found entity 1: cntr_s6j File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cntr_s6j.tdf Line: 27
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_hkc.tdf
    Info (12023): Found entity 1: cmpr_hkc File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cmpr_hkc.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_8924.tdf
    Info (12023): Found entity 1: altsyncram_8924 File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/altsyncram_8924.tdf Line: 27
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_m0d.tdf
    Info (12023): Found entity 1: mux_m0d File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/mux_m0d.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_oki.tdf
    Info (12023): Found entity 1: cntr_oki File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cntr_oki.tdf Line: 27
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_nkc.tdf
    Info (12023): Found entity 1: cmpr_nkc File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cmpr_nkc.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_caj.tdf
    Info (12023): Found entity 1: cntr_caj File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cntr_caj.tdf Line: 25
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_8ki.tdf
    Info (12023): Found entity 1: cntr_8ki File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cntr_8ki.tdf Line: 27
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_kkc.tdf
    Info (12023): Found entity 1: cmpr_kkc File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/cmpr_kkc.tdf Line: 22
Info (12033): Analysis and Synthesis generated Signal Tap or debug node instance "auto_signaltap_0"
Info (12033): Analysis and Synthesis generated Signal Tap or debug node instance "dac_fe5"
Info (11170): Starting IP generation for the debug fabric: alt_sld_fab.
Info (11172): 2023.01.10.18:23:02 Progress: Loading sld8d8953c8/alt_sld_fab_wrapper_hw.tcl
Info (11172): Alt_sld_fab.alt_sld_fab: SLD fabric agents which did not specify prefer_host were connected to JTAG
Info (11172): Alt_sld_fab: Generating alt_sld_fab "alt_sld_fab" for QUARTUS_SYNTH
Info (11172): Alt_sld_fab: "alt_sld_fab" instantiated alt_sld_fab "alt_sld_fab"
Info (11172): Presplit: "alt_sld_fab" instantiated altera_super_splitter "presplit"
Info (11172): Splitter: "alt_sld_fab" instantiated altera_sld_splitter "splitter"
Info (11172): Sldfabric: "alt_sld_fab" instantiated altera_sld_jtag_hub "sldfabric"
Info (11172): Ident: "alt_sld_fab" instantiated altera_connection_identification_hub "ident"
Info (11172): Alt_sld_fab: Done "alt_sld_fab" with 6 modules, 6 files
Info (11171): Finished IP generation for the debug fabric: alt_sld_fab.
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld8d8953c8/alt_sld_fab.v
    Info (12023): Found entity 1: alt_sld_fab File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/ip/sld8d8953c8/alt_sld_fab.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab.v
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_ident.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_ident File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_ident.sv Line: 33
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_presplit.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_presplit File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_presplit.sv Line: 3
Info (12021): Found 2 design units, including 1 entities, in source file db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd
    Info (12022): Found design unit 1: alt_sld_fab_alt_sld_fab_sldfabric-rtl File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd Line: 142
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_sldfabric File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd Line: 11
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_splitter.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_splitter File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/ip/sld8d8953c8/submodules/alt_sld_fab_alt_sld_fab_splitter.sv Line: 3
Info (13000): Registers with preset signals will power-up high File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "FE_INS_PLS_CS[0]" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 140
    Warning (13410): Pin "FE_INS_PLS_CS[1]" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 140
    Warning (13410): Pin "FE_INS_PLS_CS[2]" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 140
    Warning (13410): Pin "FE_INS_PLS_CS[3]" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 140
    Warning (13410): Pin "FE_INS_PLS_CS[4]" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 140
    Warning (13410): Pin "FE_INS_PLS_CS[5]" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 140
    Warning (13410): Pin "FE_INS_PLS_CS[6]" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 140
    Warning (13410): Pin "FE_INS_PLS_CS[7]" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 140
    Warning (13410): Pin "ADC1_POR_NAND" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 190
    Warning (13410): Pin "ADC2_POR_NAND" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 191
    Warning (13410): Pin "ADC3_POR_NAND" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 192
    Warning (13410): Pin "ADC4_POR_NAND" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 193
    Warning (13410): Pin "ADC5_POR_NAND" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 194
    Warning (13410): Pin "ADC6_POR_NAND" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 195
    Warning (13410): Pin "ADC7_POR_NAND" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 196
    Warning (13410): Pin "ADC8_POR_NAND" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 197
    Warning (13410): Pin "I2C_CD1_ADD_VDD" is stuck at VCC File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 201
    Warning (13410): Pin "I2C_CD1_ADD_GND" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 202
    Warning (13410): Pin "I2C_CD2_ADD_VDD" is stuck at VCC File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 206
    Warning (13410): Pin "I2C_CD2_ADD_GND" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 207
    Warning (13410): Pin "ADC1_CHIP_ACTIVE" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 223
    Warning (13410): Pin "ADC2_CHIP_ACTIVE" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 224
    Warning (13410): Pin "ADC3_CHIP_ACTIVE" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 225
    Warning (13410): Pin "ADC4_CHIP_ACTIVE" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 226
    Warning (13410): Pin "ADC5_CHIP_ACTIVE" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 227
    Warning (13410): Pin "ADC6_CHIP_ACTIVE" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 228
    Warning (13410): Pin "ADC7_CHIP_ACTIVE" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 229
    Warning (13410): Pin "ADC8_CHIP_ACTIVE" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 230
    Warning (13410): Pin "MISC_U1_IO[5]" is stuck at GND File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 286
Info (286031): Timing-Driven Synthesis is running on partition "Top"
Critical Warning (18061): Ignored Power-Up Level option on the following registers
    Critical Warning (18010): Register I2c_master:CD1_INA226_master|SCL_CNT[6] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD1_INA226_master|SCL_CNT[5] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD1_INA226_master|SCL_CNT[2] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD1_INA226_master|SCL_CNT[1] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD1_INA226_master|SCL_CNT[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD1_INA226_master|SCL_CNT[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD1_INA226_master|SCL_CNT[0] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD2_INA226_master|SCL_CNT[6] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD2_INA226_master|SCL_CNT[5] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD2_INA226_master|SCL_CNT[2] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD2_INA226_master|SCL_CNT[1] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD2_INA226_master|SCL_CNT[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD2_INA226_master|SCL_CNT[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD2_INA226_master|SCL_CNT[0] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:0:FE_INA226_master|SCL_CNT[6] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:0:FE_INA226_master|SCL_CNT[5] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:0:FE_INA226_master|SCL_CNT[2] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:0:FE_INA226_master|SCL_CNT[1] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:0:FE_INA226_master|SCL_CNT[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:0:FE_INA226_master|SCL_CNT[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:0:FE_INA226_master|SCL_CNT[0] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:1:FE_INA226_master|SCL_CNT[6] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:1:FE_INA226_master|SCL_CNT[5] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:1:FE_INA226_master|SCL_CNT[2] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:1:FE_INA226_master|SCL_CNT[1] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:1:FE_INA226_master|SCL_CNT[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:1:FE_INA226_master|SCL_CNT[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:1:FE_INA226_master|SCL_CNT[0] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:2:FE_INA226_master|SCL_CNT[6] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:2:FE_INA226_master|SCL_CNT[5] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:2:FE_INA226_master|SCL_CNT[2] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:2:FE_INA226_master|SCL_CNT[1] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:2:FE_INA226_master|SCL_CNT[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:2:FE_INA226_master|SCL_CNT[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:2:FE_INA226_master|SCL_CNT[0] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:3:FE_INA226_master|SCL_CNT[6] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:3:FE_INA226_master|SCL_CNT[5] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:3:FE_INA226_master|SCL_CNT[2] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:3:FE_INA226_master|SCL_CNT[1] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:3:FE_INA226_master|SCL_CNT[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:3:FE_INA226_master|SCL_CNT[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:3:FE_INA226_master|SCL_CNT[0] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:4:FE_INA226_master|SCL_CNT[6] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:4:FE_INA226_master|SCL_CNT[5] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:4:FE_INA226_master|SCL_CNT[2] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:4:FE_INA226_master|SCL_CNT[1] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:4:FE_INA226_master|SCL_CNT[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:4:FE_INA226_master|SCL_CNT[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:4:FE_INA226_master|SCL_CNT[0] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:5:FE_INA226_master|SCL_CNT[6] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:5:FE_INA226_master|SCL_CNT[5] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:5:FE_INA226_master|SCL_CNT[2] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:5:FE_INA226_master|SCL_CNT[1] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:5:FE_INA226_master|SCL_CNT[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:5:FE_INA226_master|SCL_CNT[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:5:FE_INA226_master|SCL_CNT[0] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:6:FE_INA226_master|SCL_CNT[6] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:6:FE_INA226_master|SCL_CNT[5] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:6:FE_INA226_master|SCL_CNT[2] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:6:FE_INA226_master|SCL_CNT[1] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:6:FE_INA226_master|SCL_CNT[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:6:FE_INA226_master|SCL_CNT[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:6:FE_INA226_master|SCL_CNT[0] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:7:FE_INA226_master|SCL_CNT[6] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:7:FE_INA226_master|SCL_CNT[5] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:7:FE_INA226_master|SCL_CNT[2] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:7:FE_INA226_master|SCL_CNT[1] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:7:FE_INA226_master|SCL_CNT[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:7:FE_INA226_master|SCL_CNT[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:7:FE_INA226_master|SCL_CNT[0] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD1_INA226_master|I2C_bit_cnt[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD1_INA226_master|I2C_bit_cnt[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD2_INA226_master|I2C_bit_cnt[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:CD2_INA226_master|I2C_bit_cnt[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_bit_cnt[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_bit_cnt[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_bit_cnt[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_bit_cnt[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_bit_cnt[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_bit_cnt[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_bit_cnt[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_bit_cnt[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_bit_cnt[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_bit_cnt[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_bit_cnt[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_bit_cnt[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_bit_cnt[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_bit_cnt[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_bit_cnt[4] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
    Critical Warning (18010): Register I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_bit_cnt[3] will power up to Low File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/I2c_master.vhd Line: 105
Info (35024): Successfully connected in-system debug instance "dac_fe5" to all 165 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 351 of its 375 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 24 missing sources or connections.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 2 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Warning (15897): PLL "DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|pll1" has parameter compensate_clock set to clock0 but port CLK[0] is not connected File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 45
Warning (15899): PLL "DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|pll1" has parameters clk0_multiply_by and clk0_divide_by specified but port CLK[0] is not connected File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 45
Warning (21074): Design contains 1 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "CLK_DAQ_P" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 32
Info (21057): Implemented 10106 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 46 input pins
    Info (21059): Implemented 164 output pins
    Info (21060): Implemented 10 bidirectional pins
    Info (21061): Implemented 9646 logic cells
    Info (21064): Implemented 237 RAM segments
    Info (21065): Implemented 2 PLLs
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 158 warnings
    Info: Peak virtual memory: 5127 megabytes
    Info: Processing ended: Tue Jan 10 18:23:23 2023
    Info: Elapsed time: 00:00:39
    Info: Total CPU time (on all processors): 00:00:59


