<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:11:51.1151</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.01.09</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7023480</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>감소된 폭의 매립형 금속 트레이스들을 갖는 T자형의 상호연결부들을 가진 매립형 트레이스 기판(ETS)들, 및 관련된 집적 회로(IC) 패키지들 및 제조 방법들</inventionTitle><inventionTitleEng>EMBEDDED TRACE SUBSTRATES (ETSS) WITH T-SHAPED INTERCONNECTS WITH REDUCED-WIDTH EMBEDDED METAL TRACES, AND RELATED INTEGRATED CIRCUIT (IC) PACKAGES AND FABRICATION METHODS</inventionTitleEng><openDate>2025.09.23</openDate><openNumber>10-2025-0139278</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.07.14</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 21/48</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 감소된 폭의 매립형 금속 트레이스들을 갖는 T자형의 상호연결부들을 가진 매립형 트레이스 기판(ETS) 금속화 층을 갖는 ETS들, 및 관련된 집적 회로(IC) 패키지들 및 제조 방법들. ETS는 ETS와 다른 대향하는 패키지 기판 사이의 입력/출력(I/O) 연결들을 지원하기 위한 T자형의 상호연결부들을 포함하는 외부 ETS 금속화 층을 포함한다. I/O 상호연결들의 밀도를 증가시키기 위해, ETS 금속화 층 내의 매립형 금속 트레이스들의 피치는 감소된다. T자형의 상호연결부들은 또한, 각자의 매립형 금속 트레이스에 커플링되어 매립형 금속 트레이스의 높이를 증가시켜, ETS와 대향하는 패키지 기판 사이의 수직 연결 갭을 제거하는 추가적인 금속 접촉 패드를 각각 포함한다. T자형의 상호연결부들에서, 그들의 매립형 금속 트레이스들은 그들 각자의 금속 접촉 패드들에 비해 수평 방향(들)에서의 폭이 감소되어, 추가적인 신호 라우팅 용량을 위해 추가적인 금속 트레이스들을 위한 공간을 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.08.02</internationOpenDate><internationOpenNumber>WO2024158553</internationOpenNumber><internationalApplicationDate>2024.01.09</internationalApplicationDate><internationalApplicationNumber>PCT/US2024/010808</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 매립형 트레이스 기판(embedded trace substrate, ETS)으로서,제1 방향으로 연장되는 제1 ETS 금속화 층 - 상기 제1 ETS 금속화 층은, 제1 절연 층; 및 제1 금속 층을 포함하고, 상기 제1 금속 층은,  상기 제1 절연 층에 매립된 복수의 제1 매립형 금속 트레이스들을 포함하고, 상기 복수의 제1 매립형 금속 트레이스들은 상기 제1 방향에서의 제1 폭을 각각 가짐 -; 및상기 제1 금속 층에 인접한 제2 금속 층 - 상기 제2 금속 층은 상기 제1 방향에서의 상기 제1 폭보다 더 큰 제2 폭을 각각 갖는 복수의 금속 접촉 패드들을 포함하고, 상기 복수의 금속 접촉 패드들 중 각각의 금속 접촉 패드는 상기 복수의 제1 매립형 금속 트레이스들 중의 제1 매립형 금속 트레이스에 커플링됨 - 을 포함하는, ETS.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 금속 층은 상기 제1 절연 층에 매립된 복수의 제2 매립형 금속 트레이스들을 추가로 포함하고;상기 복수의 제2 매립형 금속 트레이스들은 상기 제1 방향으로 상기 복수의 제1 매립형 금속 트레이스들 중 인접한 제1 매립형 금속 트레이스들 사이에 각각 배치되는, ETS.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 복수의 제1 매립형 금속 트레이스들은 제1 피치를 갖고, 상기 복수의 금속 접촉 패드들은 상기 제1 피치를 갖는, ETS.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제1 피치는 200 마이크로미터(μm) 이하인, ETS.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1 폭은 90 내지 125 마이크로미터(μm)이고;상기 제2 폭은 110 내지 145 μm인, ETS.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 제2 폭 대 상기 제1 폭의 비율은 20 마이크로미터(μm) 이상인, ETS.</claim></claimInfo><claimInfo><claim>7. 제2항에 있어서,상기 복수의 제1 매립형 금속 트레이스들은 상기 제1 방향으로 연장되고;상기 복수의 제2 매립형 금속 트레이스들은 상기 제1 방향에 직교하는 제2 방향으로 연장되는, ETS.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 제1 ETS 금속화 층이 상기 제1 방향에 직교하는 제2 방향으로 제2 금속화 층과 상기 제2 금속 층 사이에 배치되도록 상기 제1 방향으로 상기 제1 ETS 금속화 층과 평행한 상기 제2 금속화 층을 추가로 포함하고;상기 제2 금속화 층은 상기 복수의 제1 매립형 금속 트레이스들 중의 제1 매립형 금속 트레이스에 각각 커플링된 복수의 제2 금속 상호연결부들을 포함하는, ETS.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제2 금속화 층은 제2 ETS 금속화 층을 포함하고, 상기 제2 ETS 금속화 층은,제3 절연 층; 및상기 제3 절연 층에 매립된 복수의 제3 매립형 금속 트레이스들을 포함하는 상기 복수의 제2 금속 상호연결부들을 포함하는 제3 금속 층을 포함하는, ETS.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 제1 ETS 금속화 층에 인접한 제2 절연 층을 추가로 포함하고, 상기 제2 절연 층은 상기 제2 금속 층을 포함하는, ETS.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 제2 절연 층을 포함하는 솔더 레지스트 층을 추가로 포함하는, ETS.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, 상기 제2 절연 층은 상기 복수의 금속 접촉 패드들 중의 금속 접촉 패드에 각각 인접한 복수의 제1 개구부들을 포함하는, ETS.</claim></claimInfo><claimInfo><claim>13. 매립형 트레이스 기판(ETS)을 제조하는 방법으로서, 제1 방향으로 연장되는 제1 ETS 금속화 층을 형성하는 단계 - 상기 제1 ETS 금속화 층을 형성하는 단계는,  제1 절연 층을 형성하는 단계; 및  상기 제1 절연 층 내의 제1 금속 층에 복수의 제1 매립형 금속 트레이스들을 매립하는 단계를 포함하고, 상기 복수의 제1 매립형 금속 트레이스들은 상기 제1 방향에서의 제1 폭을 각각 가짐 -; 상기 제1 금속 층에 인접한 제2 금속 층을 형성하는 단계 - 상기 제2 금속 층은 상기 제1 방향에서의 상기 제1 폭보다 더 큰 제2 폭을 각각 갖는 복수의 금속 접촉 패드들을 포함함 -; 및 상기 복수의 금속 접촉 패드들 중 각각의 금속 접촉 패드를 상기 복수의 제1 매립형 금속 트레이스들 중의 제1 매립형 금속 트레이스에 커플링하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 제1 방향으로 상기 복수의 제1 매립형 금속 트레이스들 중 인접한 제1 매립형 금속 트레이스들 사이에 각각 배치된 상기 제1 절연 층에 매립된 복수의 제2 매립형 금속 트레이스들을 매립하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서, 상기 제2 금속 층을 형성하는 단계는, 상기 복수의 제1 매립형 금속 트레이스들 중의 제1 매립형 금속 트레이스와 각각 접촉하는 상기 복수의 금속 접촉 패드들을 금속 도금하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>16. 제13항에 있어서, 제1 솔더 레지스트 층이 상기 제1 금속 층에 인접하도록 상기 복수의 금속 접촉 패드들 상에 상기 제1 솔더 레지스트 층을 형성하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 제1 솔더 레지스트 층 및 상기 복수의 금속 접촉 패드들 상에 제2 솔더 레지스트 층을 형성하는 단계; 및상기 제2 솔더 레지스트 층에, 상기 제2 금속 층 내의 상기 복수의 금속 접촉 패드들 중의 금속 접촉 패드에 각각 인접한 복수의 개구부들을 패터닝하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제14항에 있어서,상기 복수의 제1 매립형 금속 트레이스들을 매립하는 단계는, 상기 제1 방향으로 연장되도록 상기 제1 절연 층에 상기 복수의 제1 매립형 금속 트레이스들을 매립하는 단계를 포함하고;상기 복수의 제2 매립형 금속 트레이스들을 매립하는 단계는, 상기 제1 방향에 직교하는 제2 방향으로 연장되도록 상기 제1 절연 층에 상기 복수의 제2 매립형 금속 트레이스들을 매립하는 단계를 포함하는, 방법,</claim></claimInfo><claimInfo><claim>19. IC 패키지로서,제1 다이 패키지 - 상기 제1 다이 패키지는, 제1 방향으로 연장되는 제1 매립형 트레이스 기판(ETS) 금속화 층을 포함하는 ETS; 및 상기 제1 ETS 금속화 층에 커플링된 제1 다이를 포함하고; 상기 제1 ETS 금속화 층은,  제1 절연 층; 및  제1 금속 층을 포함하고, 상기 제1 금속 층은,   상기 제1 절연 층에 매립된 복수의 제1 매립형 금속 트레이스들을 포함하고, 상기 복수의 제1 매립형 금속 트레이스들은 상기 제1 방향에서의 제1 폭을 각각 갖고; 상기 ETS는 상기 제1 금속 층에 인접한 제2 금속 층을 추가로 포함하고, 상기 제2 금속 층은 상기 제1 방향에서의 상기 제1 폭보다 더 큰 제2 폭을 각각 갖는 복수의 금속 접촉 패드들을 포함하고,  상기 복수의 금속 접촉 패드들 중 각각의 금속 접촉 패드는 상기 복수의 제1 매립형 금속 트레이스들 중의 제1 매립형 금속 트레이스에 커플링됨 -;복수의 제1 금속 상호연결부들을 포함하는 인터포저 기판; 및상기 제1 방향에 직교하는 제2 방향으로 연장되는 복수의 수직 상호연결부들 - 상기 복수의 수직 상호연결부들 중 각각의 수직 상호연결부는 상기 복수의 금속 접촉 패드들 중의 금속 접촉 패드 및 상기 복수의 제1 금속 상호연결부들 중의 제1 금속 상호연결부에 커플링됨 - 을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 제1 금속 층은 상기 제1 절연 층에 매립된 복수의 제2 매립형 금속 트레이스들을 추가로 포함하고;상기 복수의 제2 매립형 금속 트레이스들은 상기 제1 방향으로 상기 복수의 제1 매립형 금속 트레이스들 중 인접한 제1 매립형 금속 트레이스들 사이에 각각 배치되는, IC 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>대한민국</country><engName>CHOI, Seongryul</engName><name>최, 성률</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>미국</country><engName>BUOT, Joan Rey Villarba</engName><name>부오트, 조안 레이 빌라바</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>대한민국</country><engName>KANG, Kuiwon</engName><name>강, 귀원</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>미국</country><engName>WANG, Zhijie</engName><name>왕, 지지에</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.01.23</priorityApplicationDate><priorityApplicationNumber>18/158,225</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.07.14</receiptDate><receiptNumber>1-1-2025-0790898-91</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.08.27</receiptDate><receiptNumber>1-5-2025-0145517-53</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257023480.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937cef927a07c26cf497b59f37054fbb299de8d524c838de57f18052a3aba05d4f21c97b265c689cbadac7ee67cd420551d85bbded414d1407</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd1ab411270a03e3c1aa9757efabbe4e46804cdec2827f092d669e4c5a99cf3836f25a676fcc36a3a5aab978db3f541445d95b7c0d2c25bbe</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>