# DDS-Synthesizer
Simple and short DDS Synthesizer written in Verilog. Phase and frequency can be changed.
Простенький DDS Синтезатор, написанный на Verilog. Частота и фаза генерируемого сигнала может быть изменена.
Для запуска можно использовать Makefile. Для компиляции использовался icarus Verilog, для просмотра временных диаграмм - GTKWave.
