# Timing Diagram & Symbol configuration
##  Timing Diagram
**1. Multi-Threaded System**

<img src="https://github.com/dbwpdls22/NR_Modulation/blob/main/STLC/Figs/multithreading.png" width="40%">

→ 4개의 Thread가 상호작용하는 Multi-Theading 구조

> Thread 간의 상호작용은 그림과 같이 단계적으로 이루어진다.

**2. Time Diagram - Tx**

![](https://github.com/dbwpdls22/NR_Modulation/blob/main/STLC/Figs/TImingDiagram_Tx.PNG)
 
**2-1) UL**

→  A : USRP의 hardware state가 TX에서 RX로 전환되어야 하므로 아무런 동작도 수행하지 않음

→  B : B 구간이 시작될 때 USRP가 수신한 feedback Slot을 VRF가 B구간 만큼 읽어오고 VTX에 IRQ를 보냄

→  C - SchedTime : VTX에서는 Preamble Detection과 Channel Estimation 그리고 Modulation 처리를 수행하고, PHY 단에서는 Slot Scheduling 처리를 진행함 
PHY에서 scheduling이 끝이나면 이를 VTX단에 알리고, VTX에서는 이에 맞추어 buffer에 저장한 뒤 memcopy를 이용하여 VRF단에 전달

→  C - Send Margin : 데이터를 전달받은 VRF단에서는 push buffer를 이용하여 usrp에 전달

> 다음 DL Slot을 위한 처리를 진행 
> 
> ex) Slot #1에서 Slot #2을 위한 처리를 진행함 

**2-2) DL**

→  A : USRP의 hardware state가 RX에서 TX로 전환된 후 이전 UL Slot에서 받은 데이터를  A구간 만큼이 지난 다음 상대 안테나에게 전송

→  B & C : 아무런 동작도 수행하지 않고 지나침 


**3. Time Diagram - Rx**

![](https://github.com/dbwpdls22/NR_Modulation/blob/main/STLC/Figs/TImingDiagram_Rx.PNG)

**3-1) UL**

→  A : USRP의 hardware state가 RX에서 TX로 전환된 후, 이전 UL Slot에서 받은 데이터를 상대방 안테나의 전송 

→  B : VRX에서는 data를 읽어오지 않고 보내기만 하면 되므로, B 구간 동안 RF단은 아무런 동작도 하지 않음

→  C - SchedTime : VRX에 IRQ를 보내 VRX에선 Modulation 처리를, PHY에서는 Scheduling을 진행한 후, memcpy를 이용해 VRF단으로 전달

→  C - Send Margin : VRF단에서 sendFdbk  함수를 이용하여 USRP에 전송

> 다음 UL Slot을 위한 처리를 진행
>  
> ex) Slot #1에서 Slot #3을 위한 처리를 진행함 

**3-2) DL**

→  DL에서는 전체 데이터를 읽어와 Demodulation 처리만이 필요

→  시간 축 고려할 필요 X

→ VRF : 이전 DL에서 계산된 Time Drift와 SyncOffset  그리고 Slot Offset을 보정한 후, 수신한 Slot 전체를 읽어옴

→ VRX : Demodulation 과정을 거쳐 최종적으로 TX에서 보내고자 했던 data 값을 알아냄

## Symbol configuration

**1. Current Symbol Configuration** 

> Yellow : Data 
> 
> Purple : Preamble
> 
> Green : Dmrs 

![](https://github.com/dbwpdls22/NR_Modulation/blob/main/STLC/Figs/Current%20Symbol%20Configuration.PNG)

→ 아직 Dmrs가 UL Slot에는 추가되지 않은 상태이므로 Slot #0과 #2의 Symbol #3에만 Dmrs 존재

→ Data는 DL에 해당하는 Slot #0과 #2의 Symbol #0에만 위치

→ 기존 Slot #2의 Symbol #6에만 삽입하던 Preamble을 TX에서의 동기화를 위해 UL Slot인 Slot #1과 #3의 Symbol #6에도 삽입

> RX안테나 1번에서만 UL Slot에 preamble을 삽입한다.
> 
> 이는 1x2로 구성된 STLC에서 두 개의 RX 안테나 모두가 preamble을 동일한 위치에 삽입할 시 발생하는 간섭을 방지하기 위함이다. 

**2. Final Symbol Configuration** 

> Yellow : Data 
> 
> Purple : Preamble
> 
> Light green : Dmrs inserted by RX Antenna 1
> 
> Dark green : Dmrs inserted by RX Antenna 2

![](https://github.com/dbwpdls22/NR_Modulation/blob/main/STLC/Figs/Final%20Symbol%20Configuaration.PNG)

→ 기존 DL에 존재하던 Dmrs를 제거하는 대신 UL Slot의 Symbol #3, #4, #7, #8에 Dmrs를 삽입

→ 간섭을 방지하기 위해 RX안테나 1번은 Symbol #3과 #7에, RX 안테나 2번은 Symbol #7과 #8에 Dmrs를 나누어 삽입

→ VTX의 동기를 맞추기 위해 존재하던 Preamble 역시 최종적으로 안정화된다면 이를 제거하여 Preamble Detection과 같은 위치를 찾기 위한 계산 없이 Dmrs의 위치를 추정할 수 있도록 계획

>  Preamble Detection은 매우 복잡한 계산을 포함하여, 비교적 긴 시간이 사용된다.
>  
>  따라서 이러한 Preamble Detection 과정이 생략 가능해진다면  Channel Estimation 처리 시간을 크게 단축하는데 도움이 될 것이라 기대된다. 

**3. Symbol Configuration Issues** 

<img src="https://github.com/dbwpdls22/NR_Modulation/blob/main/STLC/Figs/Symbol%20Configuration%20Issues.png" width="50%">

> UL slot을 TX에서 받아와 Matlab에서 T축으로 그린 결과
> 
> 읽어온 데이터의 첫 위치 : 3281 ( C : 3280 )
> 
> 읽어온 데이터의 마지막 위치  : 9870 ( C : 9869 )

**3-1) Symbol #3** 

→ Symbol #3의 시작 위치 3304 

→ 데이터를 읽어오기 시작하는 위치인 3280과 오직 24만큼의 차이밖에 존재하지 않음

→ UL의 동기가 제대로 이루어지지 않아 위치가 조금이라도 흔들릴 시 Symbol #3의 Dmrs가 왜곡될 가능성이 존재

> Symbol #3의 첫 위치 : (1024 + 72) * 3 + 16 = 3304

**3-2) Symbol #8** 

→ Symbol #8의 마지막 위치 9880

→ 읽어온 데이터의 마지막 위치인 9869보다 Symbol #8의 마지막 위치가 커 버려지는 sample이 존재

> Symbol #8의 마지막 위치 : (1024 + 72) * 9 + 16 = 9880

**3-3) Preamble detection** 

→ 현재 UL Slot의 Preamble은 6840 또는 6844로 비교적 일정하게 검출됨 

→ 6844를 기준으로 Symbol #3의 첫 위치와 #8의 마지막 위치를 계산하면 3484와 10060임

→ Symbol #3의 왜곡은 발생할 가능성이 낮은 반면 Symbol #8의 왜곡 가능성은 높음 

→ 그러나 추정한 채널이 왜곡되지 않기 위해서는 최대한 인코딩되는  data와 가까운 위치에 존재하는 것이 유리함

→ 즉, Symbol #3와 #4보다는 #7과 #8이 중요

→ 따라서 이를 해결하기 위해서는 첫 번째로 Dmrs  위치를 조정하거나 두 번째로 RF handler의 비율을 변경하는 시도가 필요함


> Symbol #3의 첫 위치 : 6844 - (1024 + 72) * 3 - 72 = 3484
> 
> Symbol #8의 마지막 위치 : 6844 + (1024 + 72) * 3 - 72 = 10060
