<html><head><meta charset='utf-8'><meta name='viewport' content='width=device-width, initial-scale=1'>
<meta name='applicable-device' content='pc'><meta name='keywords' content='电脑,电脑讲解,电脑技术,编程,电脑故障维修Scheme实现数字电路仿真(1)——组合电路' />
<script src='../../highlight/highlight.pack.js'></script>
<link rel='stylesheet' type='text/css' href='../../highlight/styles/monokai.css'/>

<link rel='stylesheet' href='../../fenxiang/dist/css/share.min.css'>
<script src='../../fenxiang/src/js/social-share.js'></script>
<script src='../../fenxiang/src/js/qrcode.js'></script>

</head><body><script>hljs.initHighlightingOnLoad();</script><script>
var system ={};  
var p = navigator.platform;       
system.win = p.indexOf('Win') == 0;  
system.mac = p.indexOf('Mac') == 0;  
system.x11 = (p == 'X11') || (p.indexOf('Linux') == 0);     
if(system.win||system.mac||system.xll){
document.write("<link href='../css/3.css' rel='stylesheet' type='text/css'>");}else{ document.write("<link href='../css/3wap.css' rel='stylesheet' type='text/css'>");}</script><script src='../../js/3.js'></script><div class='div2'><div class='heading_nav'><ul><div><li><a href='../../index.html'>首页</a></li>
</div><div onclick='hidden1()' >分享</div>
</ul></div></div>
<div id='heading_nav2'> 
<li class='row' >
<div class='social-share' data-mode='prepend'><a href='javascript:' class='social-share-icon icon-heart'></a></div></li></div><script charset='utf-8' src='../../3/js/hengfu.js'></script><script charset='utf-8' src='../../3/js/hengfu2.js'></script><hr><div class='div1'><div class='biaoti'><center>Scheme实现数字电路仿真(1)——组合电路</center></div><div class='banquan'>原文出处:本文由博客园博主窗户提供。<br/>
原文连接:https://www.cnblogs.com/Colin-Cai/p/11938885.html</div><br>
    <div class="cnblogs_Highlighter">
<pre><code>　　版权申明：本文为博主窗户(Colin Cai)原创，欢迎转帖。如要转贴，必须注明原文网址

　　http://www.cnblogs.com/Colin-Cai/p/11938885.html 

　　作者：窗户

　　QQ/微信：6679072

　　E-mail：6679072@qq.com</pre>
</div>
<p>　　EDA是个很大的话题，本系列只针对其中一小部分，数字电路的仿真，叙述一点概念性的东西，并不会过于深入，这方面的内容实则是无底洞。本系列并不是真的要做EDA，按照SICP里的相关内容，采用Lisp的方言Scheme。再者，Lisp并不是只有函数式一种编程范式，真正做EDA，仿真的核心部分为了运行效率可以采用C/C++编写，编程的思路也可以借鉴。</p>
<p>　　</p>
<p>　　<span style="color: #888888; font-size: 18pt;"><strong>门级电路</strong></span></p>
<p>&nbsp;</p>
<p>　　学过数字电路，我们都知道与、或、非三个门。虽然从实际上真实电路的角度来说，与非门、或非路一般比起与、或门更为简单，但一般情况下我们可能更喜欢从与、或、非说起。</p>
<p>　　与、或、非这三个门级的逻辑符号如下：</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路0.png" alt="与或非门符号" /></p>
<p>&nbsp;</p>
<p>&nbsp;　　与门的真值表如下：</p>
<table border="1">
<tbody>
<tr>
<td><span style="color: #ff0000;">输入1</span></td>
<td><span style="color: #ff0000;">输入2</span></td>
<td><span style="color: #ff0000;">输出</span></td>
</tr>
<tr>
<td>真</td>
<td>真</td>
<td>真</td>
</tr>
<tr>
<td>假</td>
<td>真</td>
<td>假</td>
</tr>
<tr>
<td>真</td>
<td>假</td>
<td>假</td>
</tr>
<tr>
<td>假</td>
<td>假</td>
<td>假</td>
</tr>
</tbody>
</table>
<p>&nbsp;　　或门的真值表如下：</p>
<table border="1">
<tbody>
<tr>
<td><span style="color: #ff0000;">输入1</span></td>
<td><span style="color: #ff0000;">输入2</span></td>
<td><span style="color: #ff0000;">输出</span></td>
</tr>
<tr>
<td>真</td>
<td>真</td>
<td>真</td>
</tr>
<tr>
<td>假</td>
<td>真</td>
<td>真</td>
</tr>
<tr>
<td>真</td>
<td>假</td>
<td>真</td>
</tr>
<tr>
<td>假</td>
<td>假</td>
<td>假</td>
</tr>
</tbody>
</table>
<p>&nbsp;　　非门的真值表如下：</p>
<table border="1">
<tbody>
<tr>
<td><span style="color: #ff0000;">输入</span></td>
<td><span style="color: #ff0000;">输出</span></td>
</tr>
<tr>
<td>真</td>
<td>假</td>
</tr>
<tr>
<td>假</td>
<td>真</td>
</tr>
</tbody>
</table>
<p>　　除此之外还有异或门、同或门比较常用，符号如下：</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路1.png" alt="异或门和同或门符号" /></p>
<p>&nbsp;</p>
<p>&nbsp;</p>
<p>　　异或门的真值表如下：</p>
<table border="1">
<tbody>
<tr>
<td><span style="color: #ff0000;">输入1</span></td>
<td><span style="color: #ff0000;">输入2</span></td>
<td><span style="color: #ff0000;">输出</span></td>
</tr>
<tr>
<td>真</td>
<td>真</td>
<td>假</td>
</tr>
<tr>
<td>假</td>
<td>真</td>
<td>真</td>
</tr>
<tr>
<td>真</td>
<td>假</td>
<td>真</td>
</tr>
<tr>
<td>假</td>
<td>假</td>
<td>假</td>
</tr>
</tbody>
</table>
<p>　　同或门的真值表如下：</p>
<table border="1">
<tbody>
<tr>
<td><span style="color: #ff0000;">输入1</span></td>
<td><span style="color: #ff0000;">输入2</span></td>
<td><span style="color: #ff0000;">输出</span></td>
</tr>
<tr>
<td>真</td>
<td>真</td>
<td>真</td>
</tr>
<tr>
<td>假</td>
<td>真</td>
<td>假</td>
</tr>
<tr>
<td>真</td>
<td>假</td>
<td>假</td>
</tr>
<tr>
<td>假</td>
<td>假</td>
<td>真</td>
</tr>
</tbody>
</table>
<p>&nbsp;</p>
<p><span style="font-size: 18pt;"><strong><span style="color: #888888;">&nbsp;</span></strong></span></p>
<p>&nbsp;　　<span style="font-size: 18pt;"><strong><span style="color: #888888;">组合电路</span></strong></span></p>
<p>&nbsp;</p>
<p>　　将以上的门级电路连在一起，得到组合电路。前提是，组合电路没有反馈。</p>
<p>　　解释一下反馈的意思,</p>
<p>　　如果将组合电路看成一个有向图，有向图的顶点为各组短接在一起的导线，边为每个门级上的输入到输出。</p>
<p>　　比如</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路2.png" alt="组合电路" /></p>
<p>&nbsp;　　在以上定义下，上面电路图所对应的有向图有7个顶点，a,b,c,d,e,f,g，边为&lt;a,e&gt;，&lt;b,f&gt;，&lt;c,f&gt;，&lt;e,g&gt;，&lt;f,g&gt;，&lt;e,d&gt;，&lt;g,d&gt;。</p>
<p>　　如果有向图没有环，则该组合电路没有反馈。</p>
<p>　　</p>
<p>　　那么有没有有反馈的电路呢？举一个例子如下：　　</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路3.png" alt="RS触发器" /></p>
<p>　　四条边&lt;R,Q&gt;，&lt;P,Q&gt;，&lt;Q,P&gt;，&lt;S,P&gt;中&lt;P,Q&gt;和&lt;Q,P&gt;组成了一个环，这就是反馈，产生了时序方面的东西，就不是组合电路了。实际上，这是一个RS触发器。</p>
<p>&nbsp;　　</p>
<p>&nbsp;　　<span style="font-size: 18pt;"><strong><span style="color: #888888;">组合电路的描述</span></strong></span></p>
<p>&nbsp;</p>
<p>　　以上的电路图当然描述了电路，只是，处于仿真的需要，我们需要更为精确而简洁的信息。</p>
<p>　　我们可以把上述电路图中的顶点提出来，称为wire。</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路2.png" alt="组合电路" /></p>
<p>　　比如对于verilog,我们可以用以下来门级描述(实际上verilog可以有几种看起来完全不一样的RTL描述方式)：</p>
<div class="cnblogs_code">
<pre><code><span style="color: #0000ff;">wire</span><span style="color: #000000;"> a;
</span><span style="color: #0000ff;">wire</span><span style="color: #000000;"> b;
</span><span style="color: #0000ff;">wire</span><span style="color: #000000;"> c;
</span><span style="color: #0000ff;">wire</span><span style="color: #000000;"> d;
</span><span style="color: #0000ff;">wire</span><span style="color: #000000;"> e;
</span><span style="color: #0000ff;">wire</span><span style="color: #000000;"> f;
</span><span style="color: #0000ff;">wire</span><span style="color: #000000;"> g;
</span><span style="color: #0000ff;">not</span><span style="color: #000000;"> u1(e, a);
</span><span style="color: #0000ff;">or</span><span style="color: #000000;"> u2(f, b, c);
</span><span style="color: #0000ff;">xor</span><span style="color: #000000;"> u3(g, e, f);
</span><span style="color: #0000ff;">and</span> u4(d, e, g);</pre>
</div>
<p>&nbsp;</p>
<p>　　以上显然不符合Scheme的S-表达式，我们采用define，用定义变量的手段定义各个wire：</p>
<p><span style="color: #0000ff;">　　(define a (make-wire))</span></p>
<p><span style="color: #0000ff;">　　(define b (make-wire))</span></p>
<p><span style="color: #0000ff;">　　(define c (make-wire))</span></p>
<p><span style="color: #0000ff;">　　(define d (make-wire))</span></p>
<p><span style="color: #0000ff;">　　(define e (make-wire))</span></p>
<p><span style="color: #0000ff;">　　(define f (make-wire))</span></p>
<p><span style="color: #0000ff;">　　(define g (make-wire))</span></p>
<p>&nbsp;</p>
<p>　　make-wire是函数，而各个wire用变量来表示。</p>
<p>　　用门将各个wire连起来，</p>
<p><span style="color: #0000ff;">　　(not-gate e a)</span></p>
<p><span style="color: #0000ff;">　　(or-gate f b c)</span></p>
<p><span style="color: #0000ff;">　　(xor-gate g e f)</span></p>
<p><span style="color: #0000ff;">　　(and-gate d e g)</span></p>
<p>&nbsp;</p>
<p>　　not-gate、or-gate、xor-gate、and-gate都是用函数来表示门级，甚至于，我们可以通过与、或、非三个门来定义其中用异或门。</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路5.png" alt="" /></p>
<p>　　上面就是用与、或、非门实现的异或门，verilog实现如下：</p>
<div class="cnblogs_code">
<pre><code><span style="color: #0000ff;">module</span><span style="color: #000000;"> xor_gate(
        </span><span style="color: #0000ff;">output</span><span style="color: #000000;"> z,
        </span><span style="color: #0000ff;">input</span><span style="color: #000000;"> x,
        </span><span style="color: #0000ff;">input</span><span style="color: #000000;"> y);
</span><span style="color: #0000ff;">wire</span><span style="color: #000000;"> nx;
</span><span style="color: #0000ff;">wire</span><span style="color: #000000;"> ny;
</span><span style="color: #0000ff;">wire</span><span style="color: #000000;"> p;
</span><span style="color: #0000ff;">wire</span><span style="color: #000000;"> q;

</span><span style="color: #0000ff;">not</span><span style="color: #000000;"> u1(nx, x);
</span><span style="color: #0000ff;">not</span><span style="color: #000000;"> u2(ny, y);
</span><span style="color: #0000ff;">and</span><span style="color: #000000;"> u3(p, nx, y);
</span><span style="color: #0000ff;">and</span><span style="color: #000000;"> u4(q, x, ny);
</span><span style="color: #0000ff;">or</span><span style="color: #000000;"> u5(z, p, q);
</span><span style="color: #0000ff;">endmodule</span></pre>
</div>
<p>&nbsp;</p>
<p>　　Scheme仿真也一样可以引入模块建构能力，按照上面Scheme的描述，不难写出xor-gate的Scheme函数实现应该如下:</p>
<p><span style="color: #0000ff;">&nbsp;　　(define (xor-gate z x y)</span></p>
<p><span style="color: #0000ff;">　　&nbsp; &nbsp;(let ((nx (make-wire))</span></p>
<p><span style="color: #0000ff;">　　&nbsp; &nbsp; &nbsp;&nbsp;(ny (make-wire))</span></p>
<p><span style="color: #0000ff;">&nbsp;　　&nbsp; &nbsp; &nbsp;(p (make-wire))</span></p>
<p><span style="color: #0000ff;">　　&nbsp; &nbsp; &nbsp;&nbsp;(q (make-wire)))</span></p>
<p><span style="color: #0000ff;">&nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; (begin (not-gate nx x)</span></p>
<p><span style="color: #0000ff;">&nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; (not-gate ny y)</span></p>
<p><span style="color: #0000ff;">　　&nbsp; &nbsp; &nbsp; &nbsp;(and-gate p nx y)</span></p>
<p><span style="color: #0000ff;">　　&nbsp; &nbsp; &nbsp; &nbsp;(and-gate q x ny)</span></p>
<p><span style="color: #0000ff;">　　&nbsp; &nbsp; &nbsp; &nbsp;(or-gate z p q))))</span></p>
<p>&nbsp;</p>
<p><span style="font-size: 18pt;"><strong><span style="color: #888888;">　　仿真<br /></span></strong></span></p>
<p>&nbsp;</p>
<p>　　组合电路的仿真在于给定每个输入的信号，然后得到输出的信号，仿真比较简单，</p>
<p>　　为了达到这个目的，我们可以定义一个set-signal函数，用于给wire设置信号，高低电平我们一般用1、0表示。</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路2.png" alt="组合电路" /></p>
<p>　　比如，我们将a、b、c设为0、1、0，</p>
<p><span style="color: #0000ff;">　　(set-signal a 0)</span></p>
<p><span style="color: #0000ff;">　　(set-signal b 1)</span></p>
<p><span style="color: #0000ff;">　　(set-signal c 0)</span></p>
<p>&nbsp;</p>
<p>　　再给个仿真函数sim用于推理出信号的值，不需要返回值，但逻辑上是做了信号的推理。</p>
<p>　　比如对于我们的需要来说，我们最终是为了观察信号g，那么我们可以执行</p>
<p><span style="color: #0000ff;">　　(simulate g)</span></p>
<p>　　</p>
<p>　　最后，我们可以再通过get-signal来获取想要观察的信号，</p>
<p><span style="color: #0000ff;">　　(get-signal g)</span></p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路7.png" alt="" /></p>
<p>　　对于这个电路，以及上述的输入信号，(get-signal g)会返回0。</p>
<p>&nbsp;</p>
<p>　　<span style="color: #888888; font-size: 18pt;"><strong>实现</strong></span></p>
<p>&nbsp;</p>
<p>　　以上的仿真中，所有的wire都是变量，并且构建电路时使用函数。如果是纯函数则不会影响全局的环境，只有改变了变量这样的副作用发生，上面构建电路方法才是有效的。上述迹象表明，此时使用的绝对不是函数式编程。表示wire的变量显然承载了整个电路的所有信息，并且随时可以通过门电路函数让任意两个wire变量产生联系。我们可以通过序偶来实现这一切。</p>
<p>　　所有的Lisp里，最常用的手法当然是使用<span style="color: #ff0000;">序偶</span>(pair)来表示一切(其实Lisp也就是List Processing,list也是一种序偶)，序偶也是数学里很基本的概念，用来表示有序的一对数据，所谓有序，意思就是序偶中的两个数据分前后，这和两个数据组成的集合不同。Scheme为序偶准备了三个函数：<span style="color: #ff0000;">cons</span>，<span style="color: #ff0000;">car</span>，<span style="color: #ff0000;">cdr</span>。cons用于生成一个序偶，car用于取序偶的第一个数据，cdr用于取序偶的第二个。</p>
<p><span style="color: #0000ff;">&gt; (define s (cons 1 2))</span><br /><span style="color: #0000ff;">&gt; s</span><br /><span style="color: #0000ff;">(1 . 2)</span><br /><span style="color: #0000ff;">&gt; (car s)</span><br /><span style="color: #0000ff;">1</span><br /><span style="color: #0000ff;">&gt; (cdr s)</span><br /><span style="color: #0000ff;">2</span></p>
<p>　　Lisp里的pair，像'(1 . 2)这样一个pair是以下这样的结构</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路8.png" alt="" /></p>
<p>&nbsp;</p>
<p>&nbsp;　　这两个箭头代表的是，序偶里前后两个存的是值的引用，而不是值。这一点非常重要，利用这个性质可以构造很多的数据结构，比如最简单的列表(或者也可以叫链表)。</p>
<p>　　比如列表 '(1 2 3)实际上是'(1 . (2 . (3 . ())))，也就是如下图这样的结构</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路9.png" alt="" /></p>
<p>&nbsp;　　</p>
<p>　　既然pair里存的是引用，Scheme早在最早的标准中就规定了<span style="color: #ff0000;">set-car!</span>和<span style="color: #ff0000;">set-cdr!</span>用于修改pair中所存储的两个引用，以此实现各种复杂的数据结构。我们使用<span style="color: #ff0000;">set!</span>似乎做到，比如可以这样写，</p>
<p><span style="color: #0000ff;">　　(define (my-set-car! v x) (set! v (cons (car v) x)))</span></p>
<p><span style="color: #0000ff;">　　(define (my-set-cdr! v x) (set! v (cons x (cdr v))))</span></p>
<p>　　但是set-car!和set-cdr!实现的颗粒可以更加的细，上述的my-set-car!和my-set-cdr!需要重新构建序偶，会破坏数据结构。</p>
<p>&nbsp;</p>
<p>　　然后，我们可以考虑如何表示电路的数据结构了。</p>
<p>　　我们可以考虑用一个pair来表示wire，这个pair的第一个对象用来代表逻辑值，第二个对象用来代表wire的连接关系。</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路10.png" alt="" /></p>
<p>&nbsp;</p>
<p>　　而原来电路</p>
<p>&nbsp;　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路2.png" alt="组合电路" /></p>
<p>　　可以用以下这样的数据结构来表示：</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路12.png" alt="单个wire" /></p>
<p>&nbsp;</p>
<p>&nbsp;　　每个wire都对应着这样的一个结构，如果是一个门(只限于与、或、非)的输出，那么右边就是这样的一个列表，列表第一个表元指向门的类型(用symbol表示)，后面的表元指向各个输入的wire；而如果这wire是整个电路的输入信号，右边则指向空列'()。</p>
<p>　　于是整个组合电路的数据结构就对应于上述定义下的一个图（图比较复杂，略）。</p>
<p>&nbsp;　　用个相对简单的电路来表示一下整个数据结构：</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路13.png" alt="带一个与门和一个或门的电路" /></p>
<p>&nbsp;　　其数据结构如下：</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路14.png" alt="图状组合电路数据结构" /></p>
<p>&nbsp;　　当我们用make-wire建立一个wire的时候，其逻辑值未定，wire也未与任何门相连，于是我们可以让这个pair的第一个元给个默认逻辑值0，第二个元指向空列，即</p>
<p>　　<span style="color: #000080;">(define (make-wire) (cons 0 '()))</span></p>
<p>&nbsp;　　注意，后面是(cons 0 '())，而不能是已经构造好的'(0)，这样，每次返回的才是不同的pair，这一点是必须的，而且是可能出错的地方。</p>
<p>&nbsp;</p>
<p>　　set-signal和get-signal这两个函数用于设置、获取wire的信号，显然就是对pair的第一个元素进行操作，于是很简单就可以实现</p>
<p><span style="color: #0000ff;">　　(define&nbsp;(set-signal x v)&nbsp;(set-car! x v))</span></p>
<p><span style="color: #0000ff;">　　(define&nbsp;(get-signal x)&nbsp;(car x))</span></p>
<p>&nbsp;</p>
<p>　　与或非门的实现，比如与门</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路12.png" alt="单个wire" /></p>
<p>　　实际上就是先造出列表来表示门和各个输入信号，然后再操作pair的第二个元素指向这个列表。</p>
<p>　　对于非门只会有一个输入信号，</p>
<p><span style="color: #0000ff;">　　(define&nbsp;(not-gate x y)&nbsp;(set-cdr! x (list 'not y)))</span></p>
<p>　　而对于与、或门，会有多个输入信号(可能不只两个)，于是我们用可变参数的写法了。</p>
<p><span style="color: #0000ff;">　　(define (and-gate x . input-list)&nbsp;(set-cdr! x (cons 'and input-list)))</span></p>
<p><span style="color: #0000ff;">　　(define (or-gate x . input-list)&nbsp;(set-cdr! x (cons 'or input-list)))</span></p>
<p>　　注意这里，input-list是输入信号列表，本来就是列表，所以只需要用cons把'and或者'or接在前面即可造出需要的完整列表了。</p>
<p>&nbsp;</p>
<p>　　其实，通过这么一个图，我们也很容易看出信号仿真很明显就是一个递归。</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路14.png" alt="图状组合电路数据结构" /></p>
<p>　　计算一个wire的逻辑值，则看它的第二个元是不是空表：</p>
<p>　　如果是，则代表这个wire肯定是整个电路的输入信号，没有其他门的依赖，所以不用计算；</p>
<p>　　而如果不是，则一定是某个门的输出，于是先计算出每个输入的信号，再最后计算值。</p>
<p>　　用代码来写就是如下了：</p>
<p><span style="color: #0000ff;">(define (sim s)</span><br /><span style="color: #0000ff;">&nbsp;(if (null? (cdr s))<span style="color: #800080;">;第二个元指向的是不是一个空表</span></span><br /><span style="color: #0000ff;">&nbsp; (do-nothing)<span style="color: #800080;">;如果是空表，则不需要计算了</span></span><br /><span style="color: #0000ff;">&nbsp; (begin</span><br /><span style="color: #0000ff;">&nbsp; &nbsp;(for-each sim (cddr s))<span style="color: #800080;">;挨个去计算每一个输入信号</span></span><br /><span style="color: #0000ff;">&nbsp; &nbsp;(case (cadr s)<span style="color: #800080;">;看一下是什么门</span></span><br /><span style="color: #0000ff;">&nbsp; &nbsp; ((not)<span style="color: #800080;">;非门</span></span><br /><span style="color: #0000ff;">&nbsp; &nbsp; &nbsp;(if (zero? (caaddr s))</span><br /><span style="color: #0000ff;">&nbsp; &nbsp; &nbsp; (set-car! s 1)</span><br /><span style="color: #0000ff;">&nbsp; &nbsp; &nbsp; (set-car! s 0)))</span><br /><span style="color: #0000ff;">&nbsp; &nbsp; ((and)<span style="color: #800080;">;与门</span></span><br /><span style="color: #0000ff;">&nbsp; &nbsp; &nbsp;(set-car! s (cal-and (cddr s))))</span><br /><span style="color: #0000ff;">&nbsp; &nbsp; ((or)<span style="color: #800080;">;非门</span></span><br /><span style="color: #0000ff;">&nbsp; &nbsp; &nbsp;(set-car! s (cal-or (cddr s))))</span><br /><span style="color: #0000ff;">&nbsp; &nbsp; (else (do-nothing))))))</span></p>
<p>&nbsp;</p>
<p>　　cal-and和cal-or也很容易用递归实现，而不是用fold，因为以下效率比起fold每个都算还较高一些：</p>
<p><span style="color: #0000ff;">(define (cal-and wires)</span><br /><span style="color: #0000ff;">&nbsp;(cond</span><br /><span style="color: #0000ff;">&nbsp; ((null? wires) 1)</span><br /><span style="color: #0000ff;">&nbsp; ((zero? (caar wires)) 0)</span><br /><span style="color: #0000ff;">&nbsp; (else (cal-and (cdr wires)))))</span><br /><span style="color: #0000ff;">(define (cal-or wires)</span><br /><span style="color: #0000ff;">&nbsp;(cond</span><br /><span style="color: #0000ff;">&nbsp; ((null? wires) 0)</span><br /><span style="color: #0000ff;">&nbsp; ((eq? 1 (caar wires)) 1)</span><br /><span style="color: #0000ff;">&nbsp; (else (cal-or (cdr wires)))))</span></p>
<p>　　而do-nothing函数，Chez上可以用void。</p>
<p>&nbsp;</p>
<p>　　<span style="font-size: 18pt;"><strong><span style="color: #888888;">变量作用域问题&nbsp;</span></strong></span></p>
<p>&nbsp;</p>
<p>　　我们上面用到的都是全局变量，很多时候我们或许不想污染全局环境。于是我们可以采用面向对象的方式，很多语言都可以直接在语言层次上支持。Lisp作为弹性十足的语言，有多种方式来支持面向对象。</p>
<p>　　问题简单化一点，我们就设想一个银行卡的简单系统，支持存钱、取钱、查看钱、查看历史四个操作，为了简单起见，我们不去管利息，取钱也可以任意取，不用担心透支。</p>
<p><span style="color: #0000ff;">(define (make-card q history)</span><br /><span style="color: #0000ff;">&nbsp;(lambda s</span><br /><span style="color: #0000ff;">&nbsp; (case (car s)</span><br /><span style="color: #0000ff;">&nbsp; &nbsp;((存款)</span><br /><span style="color: #0000ff;">&nbsp; &nbsp; (begin (set! q (+ q (cadr s)))</span><br /><span style="color: #0000ff;">&nbsp; &nbsp; &nbsp;(set! history (cons (list q '存款 (cadr s)) history))</span><br /><span style="color: #0000ff;">&nbsp; &nbsp; &nbsp;q))</span><br /><span style="color: #0000ff;">&nbsp; &nbsp;((取款)</span><br /><span style="color: #0000ff;">&nbsp; &nbsp; (begin (set! q (- q (cadr s)))</span><br /><span style="color: #0000ff;">&nbsp; &nbsp; &nbsp;(set! history (cons (list q '取款 (cadr s)) history))</span><br /><span style="color: #0000ff;">&nbsp; &nbsp; &nbsp;q))</span><br /><span style="color: #0000ff;">&nbsp; &nbsp;((查余额) q)</span><br /><span style="color: #0000ff;">&nbsp; &nbsp;((查历史) (reverse history))</span><br /><span style="color: #0000ff;">&nbsp; &nbsp;((else) '()))))</span></p>
<p>　　</p>
<p>&nbsp;　　以上就是Scheme天然支持一种方式的面向对象，make-card函数就是为了产生对象，所谓对象就是构造了一个环境，其中<span style="color: #ff0000;">q</span>、<span style="color: #ff0000;">history</span>是对象的<span style="color: #008000;">属性</span>，而<span style="color: #ff0000;">存款</span>、<span style="color: #ff0000;">取款</span>、<span style="color: #ff0000;">查余额</span>、<span style="color: #ff0000;">查历史</span>则是对象的<span style="color: #008000;">方法</span>。所有的处理都在对象的内部，不会影响到全局环境。</p>
<p>　　我们测试一下，</p>
<p><span style="color: #0000ff;">(define id-1 (make-card 0 '()))<span style="color: #800080;">;产生一个对象</span></span><br /><span style="color: #0000ff;">(id-1 '存款 1000)</span><br /><span style="color: #0000ff;">(id-1 '存款 2000)</span><br /><span style="color: #0000ff;">(id-1 '取款 500)</span><br /><span style="color: #0000ff;">(id-1 '存款 3000)</span><br /><span style="color: #0000ff;">(display (format "余额: ~a" (id-1 '查余额)))</span><br /><span style="color: #0000ff;">(newline)</span><br /><span style="color: #0000ff;">(display "历史:")</span><br /><span style="color: #0000ff;">(newline)</span></p>
<p><span style="color: #800080;">;查看所有的历史</span><br /><span style="color: #0000ff;">(for-each</span><br /><span style="color: #0000ff;">&nbsp;(lambda (x) (display (format "~a~a 余额: ~a" (cadr x) (caddr x) (car x)))(newline))</span><br /><span style="color: #0000ff;">&nbsp;(id-1 '查历史))</span></p>
<p>&nbsp;</p>
<p>　　运行一下，结果如下：</p>
<p><span style="color: #800080;">余额: 5500</span><br /><span style="color: #800080;">历史:</span><br /><span style="color: #800080;">存款1000 余额: 1000</span><br /><span style="color: #800080;">存款2000 余额: 3000</span><br /><span style="color: #800080;">取款500 余额: 2500</span><br /><span style="color: #800080;">存款3000 余额: 5500</span></p>
<p>&nbsp;</p>
<p>　　这样的思路完全可以用来改造上述的仿真。</p>
<p>　　</p>
<p>　　<span style="font-size: 18pt;"><strong><span style="color: #808080;">其他问题</span></strong></span></p>
<p>&nbsp;</p>
<p>　　然而，我们可能还是会去想，</p>
<p>　　(for-each sim (cddr s))</p>
<p>　　面对一个门，算出它每一个输入，是不是应该如此。其实显然不需要如此，上面这两个cal-and和cal-or函数之所以不用fold就已经是优化了。</p>
<p>　　然而，任何情况下，整个电路里所有的wire都被计算了，实际上，很多情况可能不需要计算这么多。</p>
<p>　　比如</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路17.png" alt="" /></p>
<p>&nbsp;</p>
<p>　　根本不需要计算下面非门的输出信号，就可以知道最终信号是1。</p>
<p>&nbsp;　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路18.png" alt="" /></p>
<p>&nbsp;</p>
<p>&nbsp;　　另外，还有信号重复计算问题,比如</p>
<p>　　<img src="./images/Scheme实现数字电路仿真(1)——组合电路2.png" alt="组合电路" /></p>
<p>　　其中e可能面临着两次计算。</p>
<p>　　这些问题如何解决呢？当然，这已经上升到算法问题了，脱离了本章的主题，这里并不再给出答案，留给有兴趣的读者自己去考虑。</p>
</div>
</div><hr><script charset='utf-8' src='../../js/sming.js'></script></body></html>