wyj_test_3_5_clk_wiz_0_0_clk_wiz.v,verilog,xil_defaultlib,../../../bd/wyj_test_3_5/ip/wyj_test_3_5_clk_wiz_0_0/wyj_test_3_5_clk_wiz_0_0_clk_wiz.v,incdir="../../../../wyj_test_3-5.gen/sources_1/bd/wyj_test_3_5/ipshared/3cbc"incdir="../../../../wyj_test_3-5.gen/sources_1/bd/wyj_test_3_5/ipshared/3cbc"
wyj_test_3_5_clk_wiz_0_0.v,verilog,xil_defaultlib,../../../bd/wyj_test_3_5/ip/wyj_test_3_5_clk_wiz_0_0/wyj_test_3_5_clk_wiz_0_0.v,incdir="../../../../wyj_test_3-5.gen/sources_1/bd/wyj_test_3_5/ipshared/3cbc"incdir="../../../../wyj_test_3-5.gen/sources_1/bd/wyj_test_3_5/ipshared/3cbc"
wyj_test_3_5.v,verilog,xil_defaultlib,../../../bd/wyj_test_3_5/sim/wyj_test_3_5.v,incdir="../../../../wyj_test_3-5.gen/sources_1/bd/wyj_test_3_5/ipshared/3cbc"incdir="../../../../wyj_test_3-5.gen/sources_1/bd/wyj_test_3_5/ipshared/3cbc"
glbl.v,Verilog,xil_defaultlib,glbl.v
