and r0, r0, #31 
eor r1, r1, r0, lsl #1 
lsl r0, r1, #31 
add r2, r0, #1 
rsb r0, r2, r0, ror #1 
