Fitter report for PC8001
Sat Feb 25 23:06:12 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Sat Feb 25 23:06:12 2012    ;
; Quartus II Version    ; 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name         ; PC8001                                   ;
; Top-level Entity Name ; pc8001                                   ;
; Family                ; Cyclone                                  ;
; Device                ; EP1C12Q240C8                             ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 2,028 / 12,060 ( 17 % )                  ;
; Total pins            ; 50 / 173 ( 29 % )                        ;
; Total virtual pins    ; 0                                        ;
; Total memory bits     ; 21,760 / 239,616 ( 9 % )                 ;
; Total PLLs            ; 0 / 2 ( 0 % )                            ;
+-----------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C12Q240C8                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Name                 ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Fast Output Register ; pc8001         ;              ; IO_D       ; ON            ; QSF Assignment ;
; Fast Output Register ; pc8001         ;              ; O_A        ; ON            ; QSF Assignment ;
; Current Strength     ; pc8001         ;              ; I_CLK_21M  ; 8MA           ; QSF Assignment ;
; Current Strength     ; pc8001         ;              ; I_nRESET   ; 8MA           ; QSF Assignment ;
+----------------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2104 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2104 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2102    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/home/inouema/work/PC-8001/development/pc-8001on1chipmsx/PC8001.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 2,028 / 12,060 ( 17 % )   ;
;     -- Combinational with no register       ; 1417                      ;
;     -- Register only                        ; 39                        ;
;     -- Combinational with a register        ; 572                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1265                      ;
;     -- 3 input functions                    ; 467                       ;
;     -- 2 input functions                    ; 233                       ;
;     -- 1 input functions                    ; 21                        ;
;     -- 0 input functions                    ; 3                         ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1901                      ;
;     -- arithmetic mode                      ; 127                       ;
;     -- qfbk mode                            ; 121                       ;
;     -- register cascade mode                ; 0                         ;
;     -- synchronous clear/load mode          ; 250                       ;
;     -- asynchronous clear/load mode         ; 2                         ;
;                                             ;                           ;
; Total registers                             ; 611 / 12,567 ( 5 % )      ;
; Total LABs                                  ; 236 / 1,206 ( 20 % )      ;
; Logic elements in carry chains              ; 144                       ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 50 / 173 ( 29 % )         ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )           ;
; Global signals                              ; 4                         ;
; M4Ks                                        ; 7 / 52 ( 13 % )           ;
; Total memory bits                           ; 21,760 / 239,616 ( 9 % )  ;
; Total RAM block bits                        ; 32,256 / 239,616 ( 13 % ) ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 4 / 8 ( 50 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 13% / 14% / 13%           ;
; Peak interconnect usage (total/H/V)         ; 45% / 47% / 43%           ;
; Maximum fan-out node                        ; I_CLK_21M                 ;
; Maximum fan-out                             ; 531                       ;
; Highest non-global fan-out signal           ; fz80:Z80|i[3]~7           ;
; Highest non-global fan-out                  ; 65                        ;
; Total fan-out                               ; 8312                      ;
; Average fan-out                             ; 3.98                      ;
+---------------------------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 2028                ; 0                              ;
;     -- Combinational with no register       ; 1417                ; 0                              ;
;     -- Register only                        ; 39                  ; 0                              ;
;     -- Combinational with a register        ; 572                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 0                   ; 0                              ;
;     -- 3 input functions                    ; 0                   ; 0                              ;
;     -- 2 input functions                    ; 0                   ; 0                              ;
;     -- 1 input functions                    ; 0                   ; 0                              ;
;     -- 0 input functions                    ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 0                   ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;     -- qfbk mode                            ; 0                   ; 0                              ;
;     -- register cascade mode                ; 0                   ; 0                              ;
;     -- synchronous clear/load mode          ; 0                   ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 611 / 6030 ( 10 % ) ; 0 / 6030 ( 0 % )               ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 50                  ; 0                              ;
; DSP block 9-bit elements                    ; 0                   ; 0                              ;
; Total memory bits                           ; 21760               ; 0                              ;
; Total RAM block bits                        ; 32256               ; 0                              ;
; M4K                                         ; 7 / 52 ( 13 % )     ; 0 / 52 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 8555                ; 0                              ;
;     -- Registered Connections               ; 1977                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 6                   ; 0                              ;
;     -- Output Ports                         ; 34                  ; 0                              ;
;     -- Bidir Ports                          ; 10                  ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; I_CLK_21M ; 21    ; 1        ; 0            ; 20           ; 1           ; 530                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I_SW_0    ; 126   ; 3        ; 53           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; I_SW_1    ; 85    ; 4        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; I_nRESET  ; 153   ; 3        ; 53           ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; usbclk    ; 29    ; 1        ; 0            ; 14           ; 0           ; 78                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; vcoclk    ; 28    ; 1        ; 0            ; 15           ; 2           ; 9                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; O_A[0]   ; 164   ; 3        ; 53           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[10]  ; 143   ; 3        ; 53           ; 12           ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[11]  ; 141   ; 3        ; 53           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[12]  ; 159   ; 3        ; 53           ; 20           ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[13]  ; 162   ; 3        ; 53           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[14]  ; 161   ; 3        ; 53           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[15]  ; 140   ; 3        ; 53           ; 7            ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[16]  ; 13    ; 1        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; O_A[1]   ; 163   ; 3        ; 53           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[2]   ; 166   ; 3        ; 53           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[3]   ; 165   ; 3        ; 53           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[4]   ; 168   ; 3        ; 53           ; 23           ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[5]   ; 167   ; 3        ; 53           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[6]   ; 158   ; 3        ; 53           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[7]   ; 156   ; 3        ; 53           ; 16           ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[8]   ; 160   ; 3        ; 53           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[9]   ; 139   ; 3        ; 53           ; 6            ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_nCS1   ; 122   ; 3        ; 53           ; 1            ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_nCS2   ; 123   ; 3        ; 53           ; 2            ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_nRD    ; 137   ; 3        ; 53           ; 6            ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_nWR    ; 136   ; 3        ; 53           ; 5            ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; beep_out ; 94    ; 4        ; 28           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; c_out[0] ; 135   ; 3        ; 53           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; c_out[1] ; 200   ; 2        ; 32           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; c_out[2] ; 101   ; 4        ; 32           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; c_out[3] ; 99    ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; clk_out  ; 144   ; 3        ; 53           ; 12           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ind      ; 87    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; motor    ; 104   ; 4        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; vtune    ; 227   ; 2        ; 8            ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; y_out[0] ; 100   ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; y_out[1] ; 98    ; 4        ; 30           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; y_out[2] ; 38    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; y_out[3] ; 138   ; 3        ; 53           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; IO_D[0] ; 170   ; 3        ; 53           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; w_io_data~24         ; -                   ;
; IO_D[1] ; 169   ; 3        ; 53           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; w_io_data~24         ; -                   ;
; IO_D[2] ; 174   ; 3        ; 53           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; w_io_data~24         ; -                   ;
; IO_D[3] ; 173   ; 3        ; 53           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; w_io_data~24         ; -                   ;
; IO_D[4] ; 176   ; 3        ; 53           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; w_io_data~24         ; -                   ;
; IO_D[5] ; 175   ; 3        ; 53           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; w_io_data~24         ; -                   ;
; IO_D[6] ; 178   ; 3        ; 53           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; w_io_data~24         ; -                   ;
; IO_D[7] ; 177   ; 3        ; 53           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; w_io_data~24         ; -                   ;
; usb_dm  ; 216   ; 2        ; 16           ; 27           ; 2           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; ukp:ukp|g            ; -                   ;
; usb_dp  ; 18    ; 1        ; 0            ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; ukp:ukp|g            ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 44 ( 18 % )  ; 3.3V          ; --           ;
; 2        ; 3 / 42 ( 7 % )   ; 3.3V          ; --           ;
; 3        ; 33 / 45 ( 73 % ) ; 3.3V          ; --           ;
; 4        ; 8 / 42 ( 19 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; O_A[16]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 14       ; 11         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ; 14         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 18       ; 15         ; 1        ; usb_dp                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 19       ; 16         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 20       ; 17         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 18         ; 1        ; I_CLK_21M                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 28         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 29         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 30         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 31         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 32         ; 1        ; vcoclk                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 29       ; 33         ; 1        ; usbclk                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 34         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 36         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 37         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 38         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 40         ; 1        ; y_out[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 39       ; 41         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 52         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ; 53         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 43       ; 54         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 55         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 56         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 57         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 58         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 59         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ; 60         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 61         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 62         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 63         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 64         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 65         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 66         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ; 67         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 59       ; 68         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 60       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 61       ; 70         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 71         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 72         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 73         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 74         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 75         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 76         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 77         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 78         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ; 79         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 80         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 81         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 83         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 84         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 82       ; 86         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 87         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 88         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 89         ; 4        ; I_SW_1                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 86       ; 90         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 91         ; 4        ; ind                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 88       ; 92         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 100        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 94       ; 103        ; 4        ; beep_out                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 95       ; 104        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 98       ; 106        ; 4        ; y_out[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 99       ; 107        ; 4        ; c_out[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 100      ; 108        ; 4        ; y_out[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 101      ; 109        ; 4        ; c_out[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 102      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 104      ; 118        ; 4        ; motor                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 105      ; 119        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 106      ; 120        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 121        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ; 122        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 123        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 124        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 125        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ; 126        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 117      ; 127        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 128        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 129        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 130        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 131        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 122      ; 132        ; 3        ; O_nCS1                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 123      ; 133        ; 3        ; O_nCS2                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 124      ; 134        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 135        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 136        ; 3        ; I_SW_0                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 127      ; 137        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 138        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 139        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 140        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ; 141        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 142        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 143        ; 3        ; c_out[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 136      ; 144        ; 3        ; O_nWR                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 137      ; 145        ; 3        ; O_nRD                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 146        ; 3        ; y_out[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 139      ; 147        ; 3        ; O_A[9]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ; 148        ; 3        ; O_A[15]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 141      ; 149        ; 3        ; O_A[11]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 160        ; 3        ; O_A[10]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 161        ; 3        ; clk_out                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 145      ; 162        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 163        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 164        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 165        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 166        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 167        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 168        ; 3        ; I_nRESET                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 169        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 170        ; 3        ; O_A[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 180        ; 3        ; O_A[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 159      ; 181        ; 3        ; O_A[12]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 182        ; 3        ; O_A[8]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 183        ; 3        ; O_A[14]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 184        ; 3        ; O_A[13]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 163      ; 185        ; 3        ; O_A[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 164      ; 186        ; 3        ; O_A[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ; 187        ; 3        ; O_A[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 166      ; 188        ; 3        ; O_A[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 189        ; 3        ; O_A[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 190        ; 3        ; O_A[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 169      ; 191        ; 3        ; IO_D[1]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ; 192        ; 3        ; IO_D[0]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 193        ; 3        ; IO_D[3]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 174      ; 194        ; 3        ; IO_D[2]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 175      ; 195        ; 3        ; IO_D[5]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 176      ; 196        ; 3        ; IO_D[4]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 177      ; 197        ; 3        ; IO_D[7]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ; 198        ; 3        ; IO_D[6]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 179      ; 199        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 180      ; 200        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 181      ; 201        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 202        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 203        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 184      ; 204        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 205        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 206        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 207        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 208        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 209        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ; 210        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 195      ; 211        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ; 212        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 197      ; 213        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 222        ; 2        ; c_out[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 201      ; 223        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ; 224        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 203      ; 225        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ; 227        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 228        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 231        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 239        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 214      ; 240        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ; 241        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 216      ; 242        ; 2        ; usb_dm                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 217      ; 243        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 218      ; 244        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 245        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 221      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 222      ; 247        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 248        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 224      ; 249        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 225      ; 250        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 226      ; 251        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ; 252        ; 2        ; vtune                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 228      ; 253        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 254        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 234      ; 255        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 256        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 236      ; 257        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 258        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 238      ; 259        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 239      ; 260        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 240      ; 261        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                  ; Library Name ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------+--------------+
; |pc8001                                      ; 2028 (109)  ; 611          ; 21760       ; 7    ; 50   ; 0            ; 1417 (77)    ; 39 (2)            ; 572 (30)         ; 144 (10)        ; 121 (1)    ; |pc8001                                                                                              ;              ;
;    |crtc:crtc|                               ; 257 (244)   ; 141          ; 17408       ; 5    ; 0    ; 0            ; 116 (107)    ; 16 (16)           ; 125 (121)        ; 62 (62)         ; 22 (22)    ; |pc8001|crtc:crtc                                                                                    ;              ;
;       |ARAMB4_S8_S8:rowbuf|                  ; 0 (0)       ; 0            ; 1024        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|crtc:crtc|ARAMB4_S8_S8:rowbuf                                                                ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 1024        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component                                ;              ;
;             |altsyncram_hh52:auto_generated| ; 0 (0)       ; 0            ; 1024        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated ;              ;
;       |cg:cg|                                ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|crtc:crtc|cg:cg                                                                              ;              ;
;          |altsyncram:Ram0_rtl_0|             ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|crtc:crtc|cg:cg|altsyncram:Ram0_rtl_0                                                        ;              ;
;             |altsyncram_ph51:auto_generated| ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|crtc:crtc|cg:cg|altsyncram:Ram0_rtl_0|altsyncram_ph51:auto_generated                         ;              ;
;       |colordata:colordata|                  ; 13 (13)     ; 4            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pc8001|crtc:crtc|colordata:colordata                                                                ;              ;
;    |fz80:Z80|                                ; 1240 (574)  ; 250          ; 0           ; 0    ; 0    ; 0            ; 990 (571)    ; 8 (0)             ; 242 (3)          ; 0 (0)           ; 72 (8)     ; |pc8001|fz80:Z80                                                                                     ;              ;
;       |alu:alu|                              ; 102 (102)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 102 (102)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |pc8001|fz80:Z80|alu:alu                                                                             ;              ;
;       |asu:asu|                              ; 85 (85)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 85 (85)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|asu:asu                                                                             ;              ;
;       |reg_2:reg_adrh|                       ; 9 (9)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_2:reg_adrh                                                                      ;              ;
;       |reg_2:reg_adrl|                       ; 9 (9)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_2:reg_adrl                                                                      ;              ;
;       |reg_2s:reg_sph|                       ; 11 (11)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_2s:reg_sph                                                                      ;              ;
;       |reg_2s:reg_spl|                       ; 9 (9)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_2s:reg_spl                                                                      ;              ;
;       |reg_a:reg_a|                          ; 18 (18)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_a:reg_a                                                                         ;              ;
;       |reg_dual2:reg_b|                      ; 18 (18)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 8 (8)      ; |pc8001|fz80:Z80|reg_dual2:reg_b                                                                     ;              ;
;       |reg_dual2:reg_c|                      ; 18 (18)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 8 (8)      ; |pc8001|fz80:Z80|reg_dual2:reg_c                                                                     ;              ;
;       |reg_dual2:reg_d|                      ; 18 (18)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 8 (8)      ; |pc8001|fz80:Z80|reg_dual2:reg_d                                                                     ;              ;
;       |reg_dual2:reg_e|                      ; 18 (18)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 8 (8)      ; |pc8001|fz80:Z80|reg_dual2:reg_e                                                                     ;              ;
;       |reg_f:reg_f|                          ; 32 (32)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 12 (12)          ; 0 (0)           ; 5 (5)      ; |pc8001|fz80:Z80|reg_f:reg_f                                                                         ;              ;
;       |reg_pch:reg_pch|                      ; 26 (26)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_pch:reg_pch                                                                     ;              ;
;       |reg_pcl:reg_pcl|                      ; 31 (31)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_pcl:reg_pcl                                                                     ;              ;
;       |reg_quad3:reg_h|                      ; 53 (53)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 12 (12)    ; |pc8001|fz80:Z80|reg_quad3:reg_h                                                                     ;              ;
;       |reg_quad3:reg_l|                      ; 57 (57)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 12 (12)    ; |pc8001|fz80:Z80|reg_quad3:reg_l                                                                     ;              ;
;       |reg_r:reg_r|                          ; 19 (19)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_r:reg_r                                                                         ;              ;
;       |reg_simple:reg_data|                  ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_simple:reg_data                                                                 ;              ;
;       |reg_simplec:reg_i|                    ; 9 (9)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_simplec:reg_i                                                                   ;              ;
;       |seq:seq|                              ; 116 (116)   ; 19           ; 0           ; 0    ; 0    ; 0            ; 97 (97)      ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 2 (2)      ; |pc8001|fz80:Z80|seq:seq                                                                             ;              ;
;    |rtc:rtc|                                 ; 168 (98)    ; 95           ; 0           ; 0    ; 0    ; 0            ; 73 (33)      ; 5 (5)             ; 90 (60)          ; 23 (23)         ; 10 (9)     ; |pc8001|rtc:rtc                                                                                      ;              ;
;       |count101:c_day0|                      ; 10 (10)     ; 4            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count101:c_day0                                                                      ;              ;
;       |count10:c_minute0|                    ; 10 (10)     ; 4            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count10:c_minute0                                                                    ;              ;
;       |count10:c_second0|                    ; 10 (10)     ; 4            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count10:c_second0                                                                    ;              ;
;       |count10c:c_hour0|                     ; 9 (9)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count10c:c_hour0                                                                     ;              ;
;       |count121:c_month|                     ; 12 (12)     ; 4            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 1 (1)      ; |pc8001|rtc:rtc|count121:c_month                                                                     ;              ;
;       |count3c:c_hour1|                      ; 4 (4)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count3c:c_hour1                                                                      ;              ;
;       |count4c:c_day1|                       ; 4 (4)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count4c:c_day1                                                                       ;              ;
;       |count6:c_minute1|                     ; 5 (5)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count6:c_minute1                                                                     ;              ;
;       |count6:c_second1|                     ; 6 (6)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count6:c_second1                                                                     ;              ;
;    |ukp:ukp|                                 ; 254 (142)   ; 93           ; 4352        ; 2    ; 0    ; 0            ; 161 (74)     ; 8 (5)             ; 85 (63)          ; 49 (38)         ; 16 (7)     ; |pc8001|ukp:ukp                                                                                      ;              ;
;       |ARAMB4_S4_S8:keyboard|                ; 0 (0)       ; 0            ; 256         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|ukp:ukp|ARAMB4_S4_S8:keyboard                                                                ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 256         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|ukp:ukp|ARAMB4_S4_S8:keyboard|altsyncram:altsyncram_component                                ;              ;
;             |altsyncram_4k52:auto_generated| ; 0 (0)       ; 0            ; 256         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|ukp:ukp|ARAMB4_S4_S8:keyboard|altsyncram:altsyncram_component|altsyncram_4k52:auto_generated ;              ;
;       |clockgen:clockgen|                    ; 30 (30)     ; 17           ; 0           ; 0    ; 0    ; 0            ; 13 (13)      ; 3 (3)             ; 14 (14)          ; 11 (11)         ; 2 (2)      ; |pc8001|ukp:ukp|clockgen:clockgen                                                                    ;              ;
;       |keymap:keymap|                        ; 82 (82)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 7 (7)      ; |pc8001|ukp:ukp|keymap:keymap                                                                        ;              ;
;       |ukprom:ukprom|                        ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|ukp:ukp|ukprom:ukprom                                                                        ;              ;
;          |altsyncram:WideOr7_rtl_0|          ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0                                               ;              ;
;             |altsyncram_qku:auto_generated|  ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_qku:auto_generated                 ;              ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; vtune     ; Output   ; --            ; --            ; --                    ; --  ;
; usb_dp    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; usb_dm    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; IO_D[0]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; IO_D[1]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; IO_D[2]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; IO_D[3]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; IO_D[4]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; IO_D[5]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; IO_D[6]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; IO_D[7]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; clk_out   ; Output   ; --            ; --            ; --                    ; --  ;
; ind       ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; O_nRD     ; Output   ; --            ; --            ; --                    ; --  ;
; O_nWR     ; Output   ; --            ; --            ; --                    ; --  ;
; O_nCS1    ; Output   ; --            ; --            ; --                    ; --  ;
; O_nCS2    ; Output   ; --            ; --            ; --                    ; --  ;
; y_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; y_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; y_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; y_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; c_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; c_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; c_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; c_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; beep_out  ; Output   ; --            ; --            ; --                    ; --  ;
; motor     ; Output   ; --            ; --            ; --                    ; --  ;
; I_SW_0    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; I_SW_1    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; vcoclk    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; usbclk    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; I_CLK_21M ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; I_nRESET  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; usb_dp                                                                                                           ;                   ;         ;
;      - ukp:ukp|comb~4                                                                                            ; 1                 ; ON      ;
; usb_dm                                                                                                           ;                   ;         ;
;      - ukp:ukp|nak                                                                                               ; 0                 ; ON      ;
;      - ukp:ukp|comb~1                                                                                            ; 0                 ; ON      ;
;      - ukp:ukp|comb~4                                                                                            ; 0                 ; ON      ;
;      - ukp:ukp|data[7]                                                                                           ; 0                 ; ON      ;
;      - ukp:ukp|Mux0~0                                                                                            ; 0                 ; ON      ;
;      - ukp:ukp|dm1                                                                                               ; 0                 ; ON      ;
; IO_D[0]                                                                                                          ;                   ;         ;
; IO_D[1]                                                                                                          ;                   ;         ;
; IO_D[2]                                                                                                          ;                   ;         ;
; IO_D[3]                                                                                                          ;                   ;         ;
; IO_D[4]                                                                                                          ;                   ;         ;
; IO_D[5]                                                                                                          ;                   ;         ;
; IO_D[6]                                                                                                          ;                   ;         ;
; IO_D[7]                                                                                                          ;                   ;         ;
; I_SW_0                                                                                                           ;                   ;         ;
; I_SW_1                                                                                                           ;                   ;         ;
; vcoclk                                                                                                           ;                   ;         ;
; usbclk                                                                                                           ;                   ;         ;
; I_CLK_21M                                                                                                        ;                   ;         ;
;      - motor~reg0                                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|sel_exx                                                                                          ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|busack                                                                                   ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|ifd                                                                                      ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|idd                                                                                      ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|ied                                                                                      ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|icb                                                                                      ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|state[0]                                                                                 ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|state[1]                                                                                 ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|state[2]                                                                                 ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|state[3]                                                                                 ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_sph|q[0]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_sph|q[1]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_sph|q[2]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_sph|q[3]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_sph|q[4]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_sph|q[5]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_sph|q[6]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_sph|q[7]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_spl|q[0]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_spl|q[1]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_spl|q[2]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_spl|q[3]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_spl|q[4]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_spl|q[5]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_spl|q[6]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2s:reg_spl|q[7]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pch:reg_pch|q[0]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pch:reg_pch|q[1]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pch:reg_pch|q[2]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pch:reg_pch|q[3]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pch:reg_pch|q[4]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pch:reg_pch|q[5]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pch:reg_pch|q[6]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pch:reg_pch|q[7]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pcl:reg_pcl|q[0]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pcl:reg_pcl|q[1]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pcl:reg_pcl|q[2]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pcl:reg_pcl|q[3]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pcl:reg_pcl|q[4]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pcl:reg_pcl|q[5]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pcl:reg_pcl|q[6]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_pcl:reg_pcl|q[7]                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrh|q[0]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrh|q[1]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrh|q[2]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrh|q[3]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrh|q[4]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrh|q[5]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrh|q[6]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrh|q[7]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simplec:reg_i|q[0]                                                                           ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simplec:reg_i|q[1]                                                                           ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simplec:reg_i|q[2]                                                                           ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simplec:reg_i|q[3]                                                                           ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simplec:reg_i|q[4]                                                                           ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simplec:reg_i|q[5]                                                                           ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simplec:reg_i|q[6]                                                                           ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simplec:reg_i|q[7]                                                                           ; 1                 ; OFF     ;
;      - crtc:crtc|q0                                                                                              ; 1                 ; OFF     ;
;      - crtc:crtc|color[0]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|color[1]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|color[2]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|qcurs                                                                                           ; 1                 ; OFF     ;
;      - crtc:crtc|qrev                                                                                            ; 1                 ; OFF     ;
;      - crtc:crtc|qinh                                                                                            ; 1                 ; OFF     ;
;      - crtc:crtc|chrline[7]                                                                                      ; 1                 ; OFF     ;
;      - crtc:crtc|dotcnt[2]                                                                                       ; 1                 ; OFF     ;
;      - crtc:crtc|dotcnt[3]                                                                                       ; 1                 ; OFF     ;
;      - crtc:crtc|dotcnt[7]                                                                                       ; 1                 ; OFF     ;
;      - crtc:crtc|dotcnt[8]                                                                                       ; 1                 ; OFF     ;
;      - crtc:crtc|dotcnt[9]                                                                                       ; 1                 ; OFF     ;
;      - crtc:crtc|colordata:colordata|data[1]                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|colordata:colordata|data[2]                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|colordata:colordata|data[3]                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|ram_block1a2 ; 1                 ; OFF     ;
;      - crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|ram_block1a2 ; 1                 ; OFF     ;
;      - ukp:ukp|ARAMB4_S4_S8:keyboard|altsyncram:altsyncram_component|altsyncram_4k52:auto_generated|ram_block1a1 ; 1                 ; OFF     ;
;      - crtc:crtc|dma_src_adr[0]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_src_adr[1]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_src_adr[2]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_src_adr[3]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_src_adr[4]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_src_adr[5]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_src_adr[6]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_src_adr[7]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_src_adr[8]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_src_adr[9]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_src_adr[10]                                                                                 ; 1                 ; OFF     ;
;      - crtc:crtc|dma_src_adr[11]                                                                                 ; 1                 ; OFF     ;
;      - waitcount[0]                                                                                              ; 1                 ; OFF     ;
;      - waitcount[1]                                                                                              ; 1                 ; OFF     ;
;      - waitcount[2]                                                                                              ; 1                 ; OFF     ;
;      - waitcount[3]                                                                                              ; 1                 ; OFF     ;
;      - waitcount[4]                                                                                              ; 1                 ; OFF     ;
;      - vrtc[1]                                                                                                   ; 1                 ; OFF     ;
;      - vrtc[2]                                                                                                   ; 1                 ; OFF     ;
;      - vrtc[3]                                                                                                   ; 1                 ; OFF     ;
;      - vrtc[4]                                                                                                   ; 1                 ; OFF     ;
;      - vrtc[5]                                                                                                   ; 1                 ; OFF     ;
;      - crtc:crtc|text_adr[0]                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|text_adr[1]                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|text_adr[2]                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|text_adr[3]                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|text_adr[4]                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|text_adr[5]                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|text_adr[6]                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|ycnt[0]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|ycnt[1]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|ycnt[2]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|ycnt[3]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|ycnt[4]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|vcnt[1]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|vcnt[2]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|vcnt[3]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|vcnt[4]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|vcnt[5]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|vcnt[6]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|atr_adr[0]                                                                                      ; 1                 ; OFF     ;
;      - crtc:crtc|atr_adr[1]                                                                                      ; 1                 ; OFF     ;
;      - crtc:crtc|atr_adr[2]                                                                                      ; 1                 ; OFF     ;
;      - crtc:crtc|atr_adr[3]                                                                                      ; 1                 ; OFF     ;
;      - crtc:crtc|atr_adr[4]                                                                                      ; 1                 ; OFF     ;
;      - crtc:crtc|atr_adr[5]                                                                                      ; 1                 ; OFF     ;
;      - crtc:crtc|dma_dst_adr[0]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_dst_adr[1]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_dst_adr[2]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_dst_adr[3]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_dst_adr[4]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_dst_adr[5]                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|dma_dst_adr[6]                                                                                  ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q1[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q0[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrl|q[0]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q1[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q0[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrl|q[1]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q1[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q0[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrl|q[2]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q1[3]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q0[3]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrl|q[3]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q1[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q0[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrl|q[4]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q1[5]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q0[5]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrl|q[5]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q1[6]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q0[6]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrl|q[6]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q1[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|q0[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_2:reg_adrl|q[7]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q1[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q0[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q1[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q0[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q1[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q0[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q1[3]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q0[3]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q1[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q0[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q1[5]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q0[5]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q1[6]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q0[6]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q1[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|q0[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_r:reg_r|q[7]                                                                                 ; 1                 ; OFF     ;
;      - fz80:Z80|reg_r:reg_r|q[6]                                                                                 ; 1                 ; OFF     ;
;      - fz80:Z80|reg_r:reg_r|q[5]                                                                                 ; 1                 ; OFF     ;
;      - fz80:Z80|reg_r:reg_r|q[4]                                                                                 ; 1                 ; OFF     ;
;      - fz80:Z80|reg_r:reg_r|q[3]                                                                                 ; 1                 ; OFF     ;
;      - fz80:Z80|reg_r:reg_r|q[2]                                                                                 ; 1                 ; OFF     ;
;      - fz80:Z80|reg_r:reg_r|q[1]                                                                                 ; 1                 ; OFF     ;
;      - fz80:Z80|reg_r:reg_r|q[0]                                                                                 ; 1                 ; OFF     ;
;      - rtc:rtc|count121:c_month|q[1]                                                                             ; 1                 ; OFF     ;
;      - crtc:crtc|cg:cg|altsyncram:Ram0_rtl_0|altsyncram_ph51:auto_generated|ram_block1a1                         ; 1                 ; OFF     ;
;      - crtc:crtc|cg:cg|altsyncram:Ram0_rtl_0|altsyncram_ph51:auto_generated|ram_block1a3                         ; 1                 ; OFF     ;
;      - crtc:crtc|cg:cg|altsyncram:Ram0_rtl_0|altsyncram_ph51:auto_generated|ram_block1a5                         ; 1                 ; OFF     ;
;      - crtc:crtc|cg:cg|altsyncram:Ram0_rtl_0|altsyncram_ph51:auto_generated|ram_block1a7                         ; 1                 ; OFF     ;
;      - crtc:crtc|hcnt[1]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|dotcnt[1]                                                                                       ; 1                 ; OFF     ;
;      - crtc:crtc|state.00                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|hcnt[6]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|hcnt[2]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|hcnt[8]                                                                                         ; 1                 ; OFF     ;
;      - reset1                                                                                                    ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|start                                                                                    ; 1                 ; OFF     ;
;      - fz80:Z80|sel_af                                                                                           ; 1                 ; OFF     ;
;      - input_data[1]                                                                                             ; 1                 ; OFF     ;
;      - input_data[5]                                                                                             ; 1                 ; OFF     ;
;      - input_data[7]                                                                                             ; 1                 ; OFF     ;
;      - input_data[6]                                                                                             ; 1                 ; OFF     ;
;      - input_data[0]                                                                                             ; 1                 ; OFF     ;
;      - input_data[2]                                                                                             ; 1                 ; OFF     ;
;      - input_data[4]                                                                                             ; 1                 ; OFF     ;
;      - input_data[3]                                                                                             ; 1                 ; OFF     ;
;      - fz80:Z80|q_asu_zero                                                                                       ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q1[0]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q1[1]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q1[2]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q1[3]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q1[4]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q1[5]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q1[6]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q1[7]                                                                                ; 1                 ; OFF     ;
;      - crtc:crtc|atr[4]                                                                                          ; 1                 ; OFF     ;
;      - crtc:crtc|chcnt[2]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|chcnt[1]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|atr[3]                                                                                          ; 1                 ; OFF     ;
;      - crtc:crtc|chcnt[3]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|chrline[6]                                                                                      ; 1                 ; OFF     ;
;      - crtc:crtc|atr[0]                                                                                          ; 1                 ; OFF     ;
;      - crtc:crtc|atr[1]                                                                                          ; 1                 ; OFF     ;
;      - crtc:crtc|atr[2]                                                                                          ; 1                 ; OFF     ;
;      - crtc:crtc|ycurs[0]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|ycurs[1]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|ycurs[2]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|ycurs[3]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|ycurs[4]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|atr[5]                                                                                          ; 1                 ; OFF     ;
;      - crtc:crtc|atr[6]                                                                                          ; 1                 ; OFF     ;
;      - crtc:crtc|state.10                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|lpc[3]                                                                                          ; 1                 ; OFF     ;
;      - crtc:crtc|chcnt[0]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|lpc[0]                                                                                          ; 1                 ; OFF     ;
;      - crtc:crtc|state.01                                                                                        ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|iff2                                                                                     ; 1                 ; OFF     ;
;      - rtc:rtc|sr[0]                                                                                             ; 1                 ; OFF     ;
;      - crtc:crtc|atr_data[5]                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|colormode                                                                                       ; 1                 ; OFF     ;
;      - crtc:crtc|atr0[4]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|atr_data[8]                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|atr_data[10]                                                                                    ; 1                 ; OFF     ;
;      - crtc:crtc|atr_data[12]                                                                                    ; 1                 ; OFF     ;
;      - crtc:crtc|atr0[3]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|chrline[5]                                                                                      ; 1                 ; OFF     ;
;      - crtc:crtc|atr0[0]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|atr_data[0]                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|atr0[1]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|atr_data[1]                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|atr0[2]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|atr_data[2]                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|seq[2]                                                                                          ; 1                 ; OFF     ;
;      - crtc:crtc|seq[0]                                                                                          ; 1                 ; OFF     ;
;      - crtc:crtc|seq[1]                                                                                          ; 1                 ; OFF     ;
;      - crtc:crtc|atr_data[6]                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|atr0[5]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|atr0[6]                                                                                         ; 1                 ; OFF     ;
;      - ukp:ukp|clockgen:clockgen|cnt_a[4]                                                                        ; 1                 ; OFF     ;
;      - ukp:ukp|clockgen:clockgen|cnt_a[0]                                                                        ; 1                 ; OFF     ;
;      - ukp:ukp|clockgen:clockgen|cnt_a[2]                                                                        ; 1                 ; OFF     ;
;      - ukp:ukp|clockgen:clockgen|cnt_a[3]                                                                        ; 1                 ; OFF     ;
;      - rtc:rtc|count10:c_second0|q[0]                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[1]                                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|cclk1                                                                                             ; 1                 ; OFF     ;
;      - cstb                                                                                                      ; 1                 ; OFF     ;
;      - cin[2]                                                                                                    ; 1                 ; OFF     ;
;      - rtc:rtc|cstb1                                                                                             ; 1                 ; OFF     ;
;      - crtc:crtc|chrline[4]                                                                                      ; 1                 ; OFF     ;
;      - rtc:rtc|sr[3]                                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|count10:c_second0|q[3]                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[1]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[2]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[7]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[5]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[6]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[10]                                                                                           ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[9]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[11]                                                                                           ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[12]                                                                                           ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[13]                                                                                           ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[14]                                                                                           ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[18]                                                                                           ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[17]                                                                                           ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[19]                                                                                           ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[20]                                                                                           ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[22]                                                                                           ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[23]                                                                                           ; 1                 ; OFF     ;
;      - rtc:rtc|count10:c_second0|q[1]                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[2]                                                                                             ; 1                 ; OFF     ;
;      - crtc:crtc|chrline[3]                                                                                      ; 1                 ; OFF     ;
;      - rtc:rtc|sr[4]                                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|sr[6]                                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|count10:c_second0|q[2]                                                                            ; 1                 ; OFF     ;
;      - crtc:crtc|chrline[2]                                                                                      ; 1                 ; OFF     ;
;      - rtc:rtc|count6:c_second1|q[0]                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|sr[5]                                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|count6:c_second1|q[2]                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|sr[7]                                                                                             ; 1                 ; OFF     ;
;      - crtc:crtc|chrline[1]                                                                                      ; 1                 ; OFF     ;
;      - crtc:crtc|vcnt[0]                                                                                         ; 1                 ; OFF     ;
;      - vrtc[0]                                                                                                   ; 1                 ; OFF     ;
;      - rtc:rtc|count6:c_second1|q[1]                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|sr[8]                                                                                             ; 1                 ; OFF     ;
;      - crtc:crtc|chrline[0]                                                                                      ; 1                 ; OFF     ;
;      - rtc:rtc|count10:c_minute0|q[0]                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[9]                                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|sr[11]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|count10:c_minute0|q[3]                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|count10:c_minute0|q[1]                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[10]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[12]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[14]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|count10:c_minute0|q[2]                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|count6:c_minute1|q[0]                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|sr[13]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|count6:c_minute1|q[2]                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|sr[15]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|count6:c_minute1|q[1]                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|sr[16]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|count10c:c_hour0|q[0]                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|sr[17]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[19]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|count10c:c_hour0|q[1]                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|sr[18]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|count10c:c_hour0|q[3]                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|sr[20]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|count3c:c_hour1|q[1]                                                                              ; 1                 ; OFF     ;
;      - rtc:rtc|count10c:c_hour0|q[2]                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|sr[22]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|count3c:c_hour1|q[0]                                                                              ; 1                 ; OFF     ;
;      - rtc:rtc|sr[21]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[23]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[24]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|count101:c_day0|q[0]                                                                              ; 1                 ; OFF     ;
;      - rtc:rtc|sr[25]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[27]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|count4c:c_day1|q[0]                                                                               ; 1                 ; OFF     ;
;      - rtc:rtc|count121:c_month|q[0]                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|count121:c_month|q[3]                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|count121:c_month|q[2]                                                                             ; 1                 ; OFF     ;
;      - rtc:rtc|count101:c_day0|q[3]                                                                              ; 1                 ; OFF     ;
;      - rtc:rtc|count4c:c_day1|q[1]                                                                               ; 1                 ; OFF     ;
;      - rtc:rtc|count101:c_day0|q[1]                                                                              ; 1                 ; OFF     ;
;      - rtc:rtc|sr[26]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[28]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[31]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[39]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[34]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[33]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|count101:c_day0|q[2]                                                                              ; 1                 ; OFF     ;
;      - rtc:rtc|sr[30]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[32]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[29]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[35]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[36]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[37]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|sr[38]                                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|inst_reg[6]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|inst_reg[0]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|inst_reg[1]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q1[3]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q1[5]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qx[3]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qx[5]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q1[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qy[3]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qy[5]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qx[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q1[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qx[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qx[3]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qx[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qx[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q1[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q1[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qx[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qx[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qy[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q1[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_f:reg_f|q1[2]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_f:reg_f|q1[6]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qy[3]                                                                            ; 1                 ; OFF     ;
;      - ukp:ukp|clockgen:clockgen|carry_a                                                                         ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qy[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_f:reg_f|q1[0]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q1[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q1[6]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_f:reg_f|q1[1]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qx[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_f:reg_f|q1[7]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|inst_reg[5]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|inst_reg[7]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q1[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q1[3]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qx[6]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qx[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|inst_reg[2]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q1[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|inst_reg[4]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q1[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|seq:seq|inst_reg[3]                                                                              ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q1[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qx[5]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qx[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q1[5]                                                                            ; 1                 ; OFF     ;
;      - ukp:ukp|clockgen:clockgen|cnt_a[1]                                                                        ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qy[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qx[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qx[6]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qy[5]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qy[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q1[6]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q0[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q1[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q1[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q0[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q0[7]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q0[6]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q1[6]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qy[6]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q1[6]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qy[6]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q0[6]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q0[6]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_f:reg_f|q0[0]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simple:reg_data|q[7]                                                                         ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simple:reg_data|q[6]                                                                         ; 1                 ; OFF     ;
;      - reset2                                                                                                    ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q0[3]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q1[3]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q1[3]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q0[3]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q0[5]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q0[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q1[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qy[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q1[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qy[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q0[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q0[3]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q0[5]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q1[5]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q1[5]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q0[5]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q0[4]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simple:reg_data|q[5]                                                                         ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q0[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q1[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q1[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q0[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_f:reg_f|q1[4]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q0[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q1[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qy[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q1[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qy[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q0[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simple:reg_data|q[3]                                                                         ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q0[2]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simple:reg_data|q[4]                                                                         ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simple:reg_data|q[1]                                                                         ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q0[1]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q0[3]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q0[5]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_c|q0[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q1[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_l|qy[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q1[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_quad3:reg_h|qy[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_b|q0[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simple:reg_data|q[2]                                                                         ; 1                 ; OFF     ;
;      - fz80:Z80|reg_a:reg_a|q0[0]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q0[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q0[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_simple:reg_data|q[0]                                                                         ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q0[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q0[1]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q0[0]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_f:reg_f|q0[7]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_f:reg_f|q0[2]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q0[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_f:reg_f|q0[6]                                                                                ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q0[4]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q0[6]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q0[2]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q0[3]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_e|q0[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q0[7]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q0[5]                                                                            ; 1                 ; OFF     ;
;      - fz80:Z80|reg_f:reg_f|q0[4]                                                                                ; 1                 ; OFF     ;
;      - crtc:crtc|xcurs[4]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|xcurs[6]                                                                                        ; 1                 ; OFF     ;
;      - fz80:Z80|reg_dual2:reg_d|q0[6]                                                                            ; 1                 ; OFF     ;
;      - beep_gate                                                                                                 ; 1                 ; OFF     ;
;      - fz80:Z80|reg_f:reg_f|q0[1]                                                                                ; 1                 ; OFF     ;
;      - crtc:crtc|width80                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|xcurs[2]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|xcurs[1]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|xcurs[3]                                                                                        ; 1                 ; OFF     ;
;      - port40h0                                                                                                  ; 1                 ; OFF     ;
;      - crtc:crtc|atr_data[9]                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|atr_data[11]                                                                                    ; 1                 ; OFF     ;
;      - crtc:crtc|atr_data[13]                                                                                    ; 1                 ; OFF     ;
;      - crtc:crtc|atr_data[14]                                                                                    ; 1                 ; OFF     ;
;      - crtc:crtc|lpc[2]                                                                                          ; 1                 ; OFF     ;
;      - cin[3]                                                                                                    ; 1                 ; OFF     ;
;      - crtc:crtc|lpc[1]                                                                                          ; 1                 ; OFF     ;
;      - crtc:crtc|xcurs[5]                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|atr_data[4]                                                                                     ; 1                 ; OFF     ;
;      - iorq0                                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|busreq                                                                                          ; 1                 ; OFF     ;
;      - crtc:crtc|xcurs[0]                                                                                        ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[3]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[4]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[8]                                                                                            ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[15]                                                                                           ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[16]                                                                                           ; 1                 ; OFF     ;
;      - rtc:rtc|cnt[21]                                                                                           ; 1                 ; OFF     ;
;      - crtc:crtc|colordata:colordata|data[0]                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|hcnt[3]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|dotcnt[4]                                                                                       ; 1                 ; OFF     ;
;      - crtc:crtc|dotcnt[6]                                                                                       ; 1                 ; OFF     ;
;      - crtc:crtc|dotcnt[5]                                                                                       ; 1                 ; OFF     ;
;      - crtc:crtc|dotcnt[0]                                                                                       ; 1                 ; OFF     ;
;      - crtc:crtc|hcnt[0]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|hcnt[4]                                                                                         ; 1                 ; OFF     ;
;      - crtc:crtc|hcnt[5]                                                                                         ; 1                 ; OFF     ;
;      - cin[1]                                                                                                    ; 1                 ; OFF     ;
;      - crtc:crtc|hcnt[7]                                                                                         ; 1                 ; OFF     ;
;      - rd0                                                                                                       ; 1                 ; OFF     ;
;      - cclk                                                                                                      ; 1                 ; OFF     ;
;      - cin[0]                                                                                                    ; 1                 ; OFF     ;
;      - crtc:crtc|atr_data[3]                                                                                     ; 1                 ; OFF     ;
;      - crtc:crtc|state.11                                                                                        ; 1                 ; OFF     ;
;      - crtc:crtc|atr_data[7]                                                                                     ; 1                 ; OFF     ;
; I_nRESET                                                                                                         ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                        ;
+-----------------------------------+---------------+---------+---------------------------------------+--------+----------------------+------------------+
; Name                              ; Location      ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------+---------------+---------+---------------------------------------+--------+----------------------+------------------+
; I_CLK_21M                         ; PIN_21        ; 530     ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ;
; always3~0                         ; LC_X36_Y12_N3 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; always6~0                         ; LC_X36_Y12_N1 ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; cin[3]~2                          ; LC_X39_Y19_N6 ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; comb~0                            ; LC_X39_Y19_N9 ; 2       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|Equal11~0               ; LC_X43_Y18_N6 ; 7       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|Equal12~1               ; LC_X43_Y15_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|Equal15~2               ; LC_X43_Y16_N5 ; 33      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; crtc:crtc|Equal16~0               ; LC_X42_Y11_N1 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ;
; crtc:crtc|always5~0               ; LC_X43_Y15_N1 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|atr0[4]~0               ; LC_X43_Y16_N6 ; 7       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|atr[0]~7                ; LC_X44_Y16_N3 ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|atr[6]~12               ; LC_X44_Y16_N4 ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|chcnt[2]~10             ; LC_X42_Y15_N1 ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|chrline[2]~5            ; LC_X42_Y18_N9 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|dma_dst_adr[0]~14       ; LC_X23_Y15_N8 ; 7       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|dma_src_adr[5]~25       ; LC_X38_Y10_N6 ; 12      ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|lpc[3]~0                ; LC_X42_Y21_N4 ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|state.11                ; LC_X42_Y15_N8 ; 24      ; Sync. clear, Sync. load, Write enable ; no     ; --                   ; --               ;
; crtc:crtc|vcnt[4]~15              ; LC_X42_Y16_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|xcurs[6]~1              ; LC_X42_Y21_N6 ; 7       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|ycurs[4]~11             ; LC_X42_Y20_N8 ; 5       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|load_adrl                ; LC_X28_Y20_N1 ; 9       ; Sync. load                            ; no     ; --                   ; --               ;
; fz80:Z80|load_data~2              ; LC_X26_Y17_N1 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|load_h~3                 ; LC_X40_Y20_N4 ; 28      ; Sync. load                            ; no     ; --                   ; --               ;
; fz80:Z80|load_l~2                 ; LC_X27_Y18_N0 ; 25      ; Sync. load                            ; no     ; --                   ; --               ;
; fz80:Z80|load_r~0                 ; LC_X28_Y18_N3 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; fz80:Z80|reg_2:reg_adrh|q[7]~1    ; LC_X28_Y20_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_2:reg_adrl|q[7]~0    ; LC_X28_Y20_N5 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_2s:reg_sph|q[5]~3    ; LC_X26_Y13_N1 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_2s:reg_spl|q[3]~1    ; LC_X26_Y13_N3 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_a:reg_a|q0[2]~12     ; LC_X26_Y12_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_a:reg_a|q1[2]~0      ; LC_X26_Y12_N1 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_b|q0[0]~1  ; LC_X40_Y14_N5 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_b|q1[6]~0  ; LC_X40_Y14_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_c|q0[0]~1  ; LC_X41_Y16_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_c|q1[6]~0  ; LC_X41_Y16_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_d|q0[2]~1  ; LC_X32_Y17_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_d|q1[1]~0  ; LC_X32_Y17_N5 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_e|q0[3]~1  ; LC_X30_Y19_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_e|q1[3]~0  ; LC_X30_Y19_N0 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_f:reg_f|q0[4]~6      ; LC_X40_Y15_N9 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_f:reg_f|q1[7]~0      ; LC_X25_Y13_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_h|q0[6]~1  ; LC_X36_Y20_N7 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_h|q1[6]~0  ; LC_X36_Y20_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_h|qx[0]~2  ; LC_X32_Y15_N9 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_h|qy[1]~0  ; LC_X32_Y15_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_l|q0[0]~2  ; LC_X28_Y19_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_l|q1[0]~0  ; LC_X28_Y19_N1 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_l|qx[2]~2  ; LC_X30_Y17_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_l|qy[4]~0  ; LC_X30_Y17_N5 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_simplec:reg_i|q[7]~1 ; LC_X41_Y17_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|seq:seq|ied~0            ; LC_X29_Y12_N8 ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|seq:seq|ifd~4            ; LC_X38_Y11_N9 ; 2       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|seq:seq|s_if             ; LC_X38_Y11_N0 ; 25      ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|seq:seq|start            ; LC_X38_Y11_N5 ; 9       ; Sync. clear                           ; no     ; --                   ; --               ;
; rtc:rtc|count101:c_day0|q[1]~1    ; LC_X29_Y21_N6 ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; rtc:rtc|count10:c_minute0|q[3]~1  ; LC_X37_Y21_N4 ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; rtc:rtc|count10:c_minute0|q~5     ; LC_X32_Y21_N9 ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; rtc:rtc|count10:c_second0|q[3]~1  ; LC_X21_Y21_N5 ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; rtc:rtc|count10:c_second0|q~5     ; LC_X21_Y21_N9 ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; rtc:rtc|count10c:c_hour0|q[0]~0   ; LC_X31_Y21_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; rtc:rtc|count121:c_month|q[2]~12  ; LC_X38_Y21_N5 ; 1       ; Sync. load                            ; no     ; --                   ; --               ;
; rtc:rtc|sr[9]~1                   ; LC_X37_Y21_N9 ; 40      ; Clock enable                          ; no     ; --                   ; --               ;
; ukp:ukp|bitadr[4]~12              ; LC_X15_Y17_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; ukp:ukp|branch                    ; LC_X15_Y16_N9 ; 10      ; Sync. load                            ; no     ; --                   ; --               ;
; ukp:ukp|clockgen:clockgen|carry_a ; LC_X26_Y8_N2  ; 1       ; Clock                                 ; no     ; --                   ; --               ;
; ukp:ukp|clockgen:clockgen|carry_b ; LC_X49_Y21_N5 ; 1       ; Clock                                 ; no     ; --                   ; --               ;
; ukp:ukp|clockgen:clockgen|ph_sync ; LC_X8_Y17_N5  ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ;
; ukp:ukp|clockgen:clockgen|vtune~0 ; LC_X8_Y17_N6  ; 1       ; Output enable                         ; no     ; --                   ; --               ;
; ukp:ukp|comb~8                    ; LC_X15_Y19_N4 ; 1       ; Write enable                          ; no     ; --                   ; --               ;
; ukp:ukp|comb~9                    ; LC_X15_Y19_N1 ; 1       ; Clock enable                          ; no     ; --                   ; --               ;
; ukp:ukp|g                         ; LC_X15_Y18_N4 ; 2       ; Output enable                         ; no     ; --                   ; --               ;
; ukp:ukp|inst_ready~0              ; LC_X15_Y17_N9 ; 11      ; Clock enable                          ; no     ; --                   ; --               ;
; ukp:ukp|p~1                       ; LC_X13_Y17_N7 ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; ukp:ukp|sample~1                  ; LC_X15_Y17_N0 ; 17      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ;
; ukp:ukp|state~14                  ; LC_X12_Y17_N8 ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; ukp:ukp|w[0]~2                    ; LC_X17_Y17_N2 ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; ukp:ukp|w[4]~5                    ; LC_X17_Y17_N8 ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; usbclk                            ; PIN_29        ; 78      ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ;
; vcoclk                            ; PIN_28        ; 9       ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ;
; w_io_data~24                      ; LC_X41_Y18_N4 ; 8       ; Output enable                         ; no     ; --                   ; --               ;
+-----------------------------------+---------------+---------+---------------------------------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                          ;
+-----------------------------------+--------------+---------+----------------------+------------------+
; Name                              ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------------------------------+--------------+---------+----------------------+------------------+
; I_CLK_21M                         ; PIN_21       ; 530     ; Global Clock         ; GCLK0            ;
; ukp:ukp|clockgen:clockgen|ph_sync ; LC_X8_Y17_N5 ; 2       ; Global Clock         ; GCLK1            ;
; usbclk                            ; PIN_29       ; 78      ; Global Clock         ; GCLK3            ;
; vcoclk                            ; PIN_28       ; 9       ; Global Clock         ; GCLK2            ;
+-----------------------------------+--------------+---------+----------------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                               ;
+-----------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------+---------+
; fz80:Z80|i[3]~7                                                                                     ; 65      ;
; reset                                                                                               ; 49      ;
; fz80:Z80|sel_exx                                                                                    ; 46      ;
; fz80:Z80|seq:seq|busack                                                                             ; 44      ;
; ukp:ukp|data[0]                                                                                     ; 41      ;
; cclk                                                                                                ; 41      ;
; rtc:rtc|cclk1                                                                                       ; 41      ;
; ~GND                                                                                                ; 40      ;
; ukp:ukp|data[1]                                                                                     ; 40      ;
; rtc:rtc|sr[9]~1                                                                                     ; 40      ;
; fz80:Z80|i[0]~4                                                                                     ; 40      ;
; ukp:ukp|data[4]                                                                                     ; 39      ;
; rtc:rtc|load                                                                                        ; 38      ;
; fz80:Z80|seq:seq|state[3]                                                                           ; 38      ;
; ukp:ukp|data[5]                                                                                     ; 37      ;
; fz80:Z80|seq:seq|state[0]                                                                           ; 36      ;
; ukp:ukp|data[2]                                                                                     ; 35      ;
; crtc:crtc|Equal15~2                                                                                 ; 33      ;
; fz80:Z80|sel2[0]~7                                                                                  ; 33      ;
; fz80:Z80|sel2[2]~4                                                                                  ; 33      ;
; fz80:Z80|seq:seq|Equal1~0                                                                           ; 33      ;
; fz80:Z80|seq:seq|state[2]                                                                           ; 33      ;
; fz80:Z80|i[4]~6                                                                                     ; 32      ;
; fz80:Z80|i[5]~1                                                                                     ; 32      ;
; fz80:Z80|i[1]~0                                                                                     ; 31      ;
; ukp:ukp|data[3]                                                                                     ; 30      ;
; fz80:Z80|comb~22                                                                                    ; 30      ;
; fz80:Z80|i[2]~5                                                                                     ; 30      ;
; fz80:Z80|seq:seq|state[1]                                                                           ; 30      ;
; fz80:Z80|load_h~3                                                                                   ; 28      ;
; fz80:Z80|loadal                                                                                     ; 28      ;
; fz80:Z80|seq:seq|sgate                                                                              ; 28      ;
; fz80:Z80|hv2~0                                                                                      ; 28      ;
; fz80:Z80|sel3[0]~0                                                                                  ; 27      ;
; fz80:Z80|loada_hl~2                                                                                 ; 26      ;
; fz80:Z80|selal[2]~7                                                                                 ; 26      ;
; fz80:Z80|load_l~2                                                                                   ; 25      ;
; fz80:Z80|seq:seq|s_if                                                                               ; 25      ;
; reset1                                                                                              ; 25      ;
; crtc:crtc|state.11                                                                                  ; 24      ;
; fz80:Z80|sel2[1]~1                                                                                  ; 24      ;
; fz80:Z80|selah[1]~3                                                                                 ; 24      ;
; fz80:Z80|selah[0]~1                                                                                 ; 24      ;
; fz80:Z80|reg_quad3:reg_l|q~2                                                                        ; 24      ;
; fz80:Z80|reg_quad3:reg_l|q~1                                                                        ; 24      ;
; fz80:Z80|seq:seq|Equal3~0                                                                           ; 24      ;
; reset2                                                                                              ; 23      ;
; fz80:Z80|i[7]~2                                                                                     ; 23      ;
; fz80:Z80|sel1l[2]~5                                                                                 ; 22      ;
; fz80:Z80|selal[1]~0                                                                                 ; 22      ;
; fz80:Z80|Decoder2~3                                                                                 ; 22      ;
; fz80:Z80|i[6]~3                                                                                     ; 22      ;
; fz80:Z80|sel1l[0]~12                                                                                ; 21      ;
; fz80:Z80|sel1l[3]~9                                                                                 ; 21      ;
; fz80:Z80|comb~17                                                                                    ; 21      ;
; fz80:Z80|sel_af                                                                                     ; 20      ;
; fz80:Z80|selal[0]~3                                                                                 ; 20      ;
; fz80:Z80|Decoder2~2                                                                                 ; 20      ;
; fz80:Z80|Decoder2~1                                                                                 ; 19      ;
; fz80:Z80|reg_2:reg_adrl|q[4]~COMBOUT                                                                ; 19      ;
; crtc:crtc|dotcnt[0]                                                                                 ; 18      ;
; fz80:Z80|loada_pc~3                                                                                 ; 18      ;
; fz80:Z80|asu:asu|b1[7]                                                                              ; 18      ;
; fz80:Z80|Decoder1~8                                                                                 ; 18      ;
; fz80:Z80|seq:seq|icb                                                                                ; 18      ;
; fz80:Z80|alu:alu|z[7]~51                                                                            ; 17      ;
; fz80:Z80|i_daa                                                                                      ; 17      ;
; ukp:ukp|sample~1                                                                                    ; 17      ;
; crtc:crtc|dotcnt[2]                                                                                 ; 17      ;
; fz80:Z80|Mux17~3                                                                                    ; 17      ;
; fz80:Z80|incdec8                                                                                    ; 17      ;
; fz80:Z80|alu:alu|z[6]~47                                                                            ; 16      ;
; rtc:rtc|Equal5~6                                                                                    ; 16      ;
; rtc:rtc|Equal5~5                                                                                    ; 16      ;
; rtc:rtc|Equal5~4                                                                                    ; 16      ;
; crtc:crtc|always5~0                                                                                 ; 16      ;
; fz80:Z80|sel1l[1]~3                                                                                 ; 16      ;
; ukp:ukp|timing[0]                                                                                   ; 16      ;
; fz80:Z80|comb~14                                                                                    ; 16      ;
; ukp:ukp|data[6]                                                                                     ; 15      ;
; fz80:Z80|alu:alu|z[2]~28                                                                            ; 15      ;
; fz80:Z80|alu:alu|z[3]                                                                               ; 15      ;
; fz80:Z80|alu:alu|z[4]                                                                               ; 15      ;
; fz80:Z80|alu:alu|z[0]                                                                               ; 15      ;
; fz80:Z80|seq:seq|Equal0~0                                                                           ; 15      ;
; fz80:Z80|Decoder1~13                                                                                ; 15      ;
; fz80:Z80|Decoder2~0                                                                                 ; 15      ;
; fz80:Z80|reg_2:reg_adrl|q[5]~COMBOUT                                                                ; 15      ;
; ukp:ukp|Equal11~1                                                                                   ; 14      ;
; fz80:Z80|rs                                                                                         ; 14      ;
; fz80:Z80|self[1]~0                                                                                  ; 14      ;
; fz80:Z80|seq:seq|s_mr1                                                                              ; 14      ;
; waitreq~1                                                                                           ; 14      ;
; crtc:crtc|dotcnt[7]                                                                                 ; 14      ;
; fz80:Z80|i_ldade~0                                                                                  ; 14      ;
; ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_qku:auto_generated|ram_block1a3           ; 14      ;
; ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_qku:auto_generated|ram_block1a0           ; 14      ;
; ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_qku:auto_generated|ram_block1a1           ; 14      ;
; fz80:Z80|reg_2:reg_adrl|q[2]~COMBOUT                                                                ; 14      ;
; fz80:Z80|self[0]                                                                                    ; 13      ;
; fz80:Z80|sub                                                                                        ; 13      ;
; fz80:Z80|i_djnz~0                                                                                   ; 13      ;
; ukp:ukp|inst_ready                                                                                  ; 13      ;
; fz80:Z80|seq:seq|Equal3~5                                                                           ; 13      ;
; fz80:Z80|Decoder2~6                                                                                 ; 13      ;
; fz80:Z80|dec_pc                                                                                     ; 12      ;
; fz80:Z80|alu:alu|z[1]~44                                                                            ; 12      ;
; fz80:Z80|alu:alu|b1[2]~9                                                                            ; 12      ;
; fz80:Z80|Mux25~0                                                                                    ; 12      ;
; fz80:Z80|sel1h[1]~0                                                                                 ; 12      ;
; fz80:Z80|mw1~0                                                                                      ; 12      ;
; crtc:crtc|dma_src_adr[5]~25                                                                         ; 12      ;
; crtc:crtc|burst~1                                                                                   ; 12      ;
; fz80:Z80|Decoder1~12                                                                                ; 12      ;
; fz80:Z80|Decoder1~11                                                                                ; 12      ;
; fz80:Z80|Decoder1~10                                                                                ; 12      ;
; fz80:Z80|reg_2:reg_adrl|q[3]~COMBOUT                                                                ; 12      ;
; fz80:Z80|reg_2:reg_adrl|q[7]~COMBOUT                                                                ; 12      ;
; fz80:Z80|reg_2:reg_adrl|q[1]~COMBOUT                                                                ; 12      ;
; ukp:ukp|record1                                                                                     ; 11      ;
; ukp:ukp|inst_ready~0                                                                                ; 11      ;
; crtc:crtc|chcnt[1]                                                                                  ; 11      ;
; fz80:Z80|alu:alu|b1[3]~13                                                                           ; 11      ;
; fz80:Z80|s_and                                                                                      ; 11      ;
; fz80:Z80|s_xor                                                                                      ; 11      ;
; fz80:Z80|sel_rrd                                                                                    ; 11      ;
; fz80:Z80|Decoder1~14                                                                                ; 11      ;
; fz80:Z80|Mux16~3                                                                                    ; 11      ;
; fz80:Z80|Mux23~3                                                                                    ; 11      ;
; fz80:Z80|i_exsphl                                                                                   ; 11      ;
; fz80:Z80|seq:seq|ied                                                                                ; 11      ;
; ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_qku:auto_generated|ram_block1a2           ; 11      ;
; Equal1~5                                                                                            ; 10      ;
; ukp:ukp|branch                                                                                      ; 10      ;
; fz80:Z80|load_f                                                                                     ; 10      ;
; crtc:crtc|Equal16~0                                                                                 ; 10      ;
; crtc:crtc|atr[3]                                                                                    ; 10      ;
; crtc:crtc|chcnt[2]                                                                                  ; 10      ;
; fz80:Z80|load_b~1                                                                                   ; 10      ;
; fz80:Z80|load_d~1                                                                                   ; 10      ;
; fz80:Z80|alu:alu|a1[2]~1                                                                            ; 10      ;
; fz80:Z80|alu:alu|b1[4]~11                                                                           ; 10      ;
; fz80:Z80|load_e~2                                                                                   ; 10      ;
; fz80:Z80|load_c~1                                                                                   ; 10      ;
; fz80:Z80|ec~5                                                                                       ; 10      ;
; fz80:Z80|alu:alu|b1[1]~7                                                                            ; 10      ;
; fz80:Z80|reg_f:reg_f|q[0]~0                                                                         ; 10      ;
; crtc:crtc|Equal15~0                                                                                 ; 10      ;
; fz80:Z80|Decoder2~5                                                                                 ; 10      ;
; fz80:Z80|seq:seq|Equal3~4                                                                           ; 10      ;
; fz80:Z80|seq:seq|Equal3~1                                                                           ; 10      ;
; fz80:Z80|reg_2:reg_adrl|q[0]~COMBOUT                                                                ; 10      ;
; fz80:Z80|reg_2:reg_adrl|q[6]~COMBOUT                                                                ; 10      ;
; fz80:Z80|load_pcl~2                                                                                 ; 9       ;
; fz80:Z80|Decoder1~15                                                                                ; 9       ;
; fz80:Z80|comb~57                                                                                    ; 9       ;
; rtc:rtc|cy7                                                                                         ; 9       ;
; fz80:Z80|Mux7~1                                                                                     ; 9       ;
; crtc:crtc|chcnt[0]                                                                                  ; 9       ;
; ukp:ukp|Equal0~4                                                                                    ; 9       ;
; crtc:crtc|Equal15~1                                                                                 ; 9       ;
; fz80:Z80|load_pch~0                                                                                 ; 9       ;
; fz80:Z80|load_adrh                                                                                  ; 9       ;
; fz80:Z80|load_sph                                                                                   ; 9       ;
; fz80:Z80|asu:asu|z[14]                                                                              ; 9       ;
; fz80:Z80|asu:asu|z[13]~3                                                                            ; 9       ;
; fz80:Z80|asu:asu|z[15]                                                                              ; 9       ;
; fz80:Z80|asu:asu|z[12]                                                                              ; 9       ;
; fz80:Z80|asu:asu|z[9]                                                                               ; 9       ;
; fz80:Z80|asu:asu|z[8]                                                                               ; 9       ;
; fz80:Z80|asu:asu|z[10]                                                                              ; 9       ;
; fz80:Z80|asu:asu|z[11]                                                                              ; 9       ;
; fz80:Z80|alu:alu|z[5]~39                                                                            ; 9       ;
; fz80:Z80|alu:alu|b1[5]~15                                                                           ; 9       ;
; fz80:Z80|alu:alu|a1[3]                                                                              ; 9       ;
; fz80:Z80|alu:alu|a1[4]                                                                              ; 9       ;
; fz80:Z80|alu:alu|b1[0]~4                                                                            ; 9       ;
; fz80:Z80|asu:asu|z[3]                                                                               ; 9       ;
; fz80:Z80|asu:asu|z[4]                                                                               ; 9       ;
; fz80:Z80|asu:asu|z[2]                                                                               ; 9       ;
; fz80:Z80|asu:asu|z[6]                                                                               ; 9       ;
; fz80:Z80|asu:asu|z[7]                                                                               ; 9       ;
; fz80:Z80|asu:asu|z[5]                                                                               ; 9       ;
; fz80:Z80|load_adrl                                                                                  ; 9       ;
; fz80:Z80|asu:asu|z[1]                                                                               ; 9       ;
; fz80:Z80|load_spl                                                                                   ; 9       ;
; fz80:Z80|asu:asu|z[0]                                                                               ; 9       ;
; fz80:Z80|asu_i[0]                                                                                   ; 9       ;
; fz80:Z80|seq:seq|start                                                                              ; 9       ;
; crtc:crtc|dotcnt[1]                                                                                 ; 9       ;
; fz80:Z80|Mux18~3                                                                                    ; 9       ;
; fz80:Z80|d_f~4                                                                                      ; 9       ;
; rtc:rtc|count121:c_month|q[2]                                                                       ; 8       ;
; rtc:rtc|count121:c_month|q[0]                                                                       ; 8       ;
; rtc:rtc|count101:c_day0|q[0]                                                                        ; 8       ;
; crtc:crtc|Equal12~1                                                                                 ; 8       ;
; ukp:ukp|state.S_LDI0                                                                                ; 8       ;
; fz80:Z80|Mux6~1                                                                                     ; 8       ;
; w_io_data~24                                                                                        ; 8       ;
; fz80:Z80|reg_a:reg_a|q1[2]~0                                                                        ; 8       ;
; fz80:Z80|reg_a:reg_a|q0[2]~12                                                                       ; 8       ;
; fz80:Z80|load_data~2                                                                                ; 8       ;
; crtc:crtc|Equal0~2                                                                                  ; 8       ;
; ukp:ukp|state.S_LDI1                                                                                ; 8       ;
; crtc:crtc|chrline[2]~5                                                                              ; 8       ;
; crtc:crtc|chrline~3                                                                                 ; 8       ;
; fz80:Z80|reg_simplec:reg_i|q[7]~1                                                                   ; 8       ;
; fz80:Z80|reg_pch:reg_pch|notload                                                                    ; 8       ;
; fz80:Z80|reg_2:reg_adrh|q[7]~1                                                                      ; 8       ;
; fz80:Z80|load_r~0                                                                                   ; 8       ;
; fz80:Z80|reg_2s:reg_sph|q[5]~3                                                                      ; 8       ;
; fz80:Z80|reg_dual2:reg_b|q0[0]~1                                                                    ; 8       ;
; fz80:Z80|reg_dual2:reg_b|q1[6]~0                                                                    ; 8       ;
; fz80:Z80|reg_quad3:reg_h|qy[1]~0                                                                    ; 8       ;
; fz80:Z80|reg_quad3:reg_h|q0[6]~1                                                                    ; 8       ;
; fz80:Z80|reg_quad3:reg_h|q1[6]~0                                                                    ; 8       ;
; fz80:Z80|reg_quad3:reg_h|qx[0]~2                                                                    ; 8       ;
; fz80:Z80|reg_dual2:reg_d|q0[2]~1                                                                    ; 8       ;
; fz80:Z80|reg_dual2:reg_d|q1[1]~0                                                                    ; 8       ;
; fz80:Z80|dec_pc~0                                                                                   ; 8       ;
; fz80:Z80|reg_pcl:reg_pcl|notload                                                                    ; 8       ;
; fz80:Z80|alu:alu|z[5]~37                                                                            ; 8       ;
; fz80:Z80|alu:alu|a1[5]~2                                                                            ; 8       ;
; fz80:Z80|s_or                                                                                       ; 8       ;
; fz80:Z80|reg_quad3:reg_l|qy[4]~0                                                                    ; 8       ;
; fz80:Z80|reg_quad3:reg_l|q0[0]~2                                                                    ; 8       ;
; fz80:Z80|reg_quad3:reg_l|q1[0]~0                                                                    ; 8       ;
; fz80:Z80|reg_quad3:reg_l|qx[2]~2                                                                    ; 8       ;
; fz80:Z80|reg_dual2:reg_e|q0[3]~1                                                                    ; 8       ;
; fz80:Z80|reg_dual2:reg_e|q1[3]~0                                                                    ; 8       ;
; fz80:Z80|reg_dual2:reg_c|q0[0]~1                                                                    ; 8       ;
; fz80:Z80|reg_dual2:reg_c|q1[6]~0                                                                    ; 8       ;
; fz80:Z80|Equal4~0                                                                                   ; 8       ;
; fz80:Z80|res~0                                                                                      ; 8       ;
; fz80:Z80|i_neg~1                                                                                    ; 8       ;
; fz80:Z80|alu:alu|b1[0]~0                                                                            ; 8       ;
; fz80:Z80|asu:asu|b1[4]                                                                              ; 8       ;
; fz80:Z80|asu:asu|a1[4]                                                                              ; 8       ;
; fz80:Z80|reg_2:reg_adrl|q[7]~0                                                                      ; 8       ;
; fz80:Z80|seq:seq|iff2~0                                                                             ; 8       ;
; fz80:Z80|mr2                                                                                        ; 8       ;
; fz80:Z80|reg_2s:reg_spl|q[3]~1                                                                      ; 8       ;
; fz80:Z80|i_pop~0                                                                                    ; 8       ;
; fz80:Z80|seq:seq|s_mr2                                                                              ; 8       ;
; fz80:Z80|Equal5~0                                                                                   ; 8       ;
; fz80:Z80|asu_i[1]~9                                                                                 ; 8       ;
; fz80:Z80|asu_i[1]~7                                                                                 ; 8       ;
; fz80:Z80|asu_i[1]~5                                                                                 ; 8       ;
; fz80:Z80|asu:asu|comb~0                                                                             ; 8       ;
; fz80:Z80|Mux39~0                                                                                    ; 8       ;
; fz80:Z80|d_f~5                                                                                      ; 8       ;
; crtc:crtc|color[2]                                                                                  ; 8       ;
; crtc:crtc|y0~0                                                                                      ; 8       ;
; fz80:Z80|xy3                                                                                        ; 8       ;
; fz80:Z80|i_ldblock                                                                                  ; 8       ;
; fz80:Z80|arith8~2                                                                                   ; 7       ;
; rtc:rtc|count121:c_month|q[3]                                                                       ; 7       ;
; rtc:rtc|count10:c_minute0|q[0]                                                                      ; 7       ;
; crtc:crtc|Equal11~0                                                                                 ; 7       ;
; crtc:crtc|atr0[4]~0                                                                                 ; 7       ;
; rtc:rtc|count10:c_second0|q[0]                                                                      ; 7       ;
; crtc:crtc|dma_dst_adr[0]~14                                                                         ; 7       ;
; crtc:crtc|xcurs[6]~1                                                                                ; 7       ;
; fz80:Z80|Mux5~1                                                                                     ; 7       ;
; crtc:crtc|atr~2                                                                                     ; 7       ;
; fz80:Z80|Mux4~1                                                                                     ; 7       ;
; fz80:Z80|alu:alu|z[5]~45                                                                            ; 7       ;
; fz80:Z80|Mux38~3                                                                                    ; 7       ;
; fz80:Z80|alu:alu|a1[1]~0                                                                            ; 7       ;
; fz80:Z80|sel1_tmp~1                                                                                 ; 7       ;
; fz80:Z80|asu:asu|a1[1]                                                                              ; 7       ;
; fz80:Z80|asu:asu|b1[1]                                                                              ; 7       ;
; fz80:Z80|seq:seq|always0~6                                                                          ; 7       ;
; fz80:Z80|i_out                                                                                      ; 7       ;
; fz80:Z80|mr1~1                                                                                      ; 7       ;
; fz80:Z80|imm1~1                                                                                     ; 7       ;
; fz80:Z80|arith16                                                                                    ; 7       ;
; fz80:Z80|reg_pch:reg_pch|q[0]                                                                       ; 7       ;
; fz80:Z80|reg_pcl:reg_pcl|q[5]                                                                       ; 7       ;
; fz80:Z80|reg_pcl:reg_pcl|q[3]                                                                       ; 7       ;
; fz80:Z80|reg_pcl:reg_pcl|q[2]                                                                       ; 7       ;
; fz80:Z80|imm2~0                                                                                     ; 7       ;
; fz80:Z80|i_halt~0                                                                                   ; 7       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[1] ; 7       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[0] ; 7       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[3] ; 7       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[4] ; 7       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[5] ; 7       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[6] ; 7       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[2] ; 7       ;
; usb_dm~0                                                                                            ; 6       ;
; fz80:Z80|sela_tmp                                                                                   ; 6       ;
; crtc:crtc|vcnt[4]~15                                                                                ; 6       ;
; rtc:rtc|cy5                                                                                         ; 6       ;
; rtc:rtc|count10c:c_hour0|q[1]                                                                       ; 6       ;
; rtc:rtc|count10c:c_hour0|q[0]                                                                       ; 6       ;
; rtc:rtc|count10c:c_hour0|q[0]~0                                                                     ; 6       ;
; rtc:rtc|count6:c_minute1|q[0]                                                                       ; 6       ;
; rtc:rtc|count10:c_minute0|co~0                                                                      ; 6       ;
; rtc:rtc|count6:c_second1|q[0]                                                                       ; 6       ;
; rtc:rtc|count10:c_second0|co~0                                                                      ; 6       ;
; always3~0                                                                                           ; 6       ;
; ukp:ukp|clockgen:clockgen|cnt_b[5]                                                                  ; 6       ;
; ukp:ukp|clockgen:clockgen|cnt_b[4]                                                                  ; 6       ;
; crtc:crtc|seq[0]                                                                                    ; 6       ;
; crtc:crtc|colormode                                                                                 ; 6       ;
; fz80:Z80|reg_f:reg_f|q0[4]~6                                                                        ; 6       ;
; fz80:Z80|reg_f:reg_f|q1[7]~0                                                                        ; 6       ;
; crtc:crtc|Equal7~2                                                                                  ; 6       ;
; ukp:ukp|bitadr[4]~12                                                                                ; 6       ;
; fz80:Z80|alu:alu|b1[6]~17                                                                           ; 6       ;
; fz80:Z80|alu:alu|a1[0]                                                                              ; 6       ;
; fz80:Z80|alu:alu|b1[7]~2                                                                            ; 6       ;
; fz80:Z80|Mux25~4                                                                                    ; 6       ;
; fz80:Z80|Mux25~3                                                                                    ; 6       ;
; fz80:Z80|Mux25~2                                                                                    ; 6       ;
; fz80:Z80|Mux25~1                                                                                    ; 6       ;
; fz80:Z80|asu:asu|b1[2]                                                                              ; 6       ;
; fz80:Z80|asu:asu|a1[2]                                                                              ; 6       ;
; fz80:Z80|asu:asu|a1[3]                                                                              ; 6       ;
; fz80:Z80|asu:asu|b1[3]                                                                              ; 6       ;
; fz80:Z80|asu:asu|b1[5]                                                                              ; 6       ;
; fz80:Z80|asu:asu|a1[5]                                                                              ; 6       ;
; fz80:Z80|seq:seq|always0~13                                                                         ; 6       ;
; fz80:Z80|seq:seq|state~13                                                                           ; 6       ;
; fz80:Z80|seq:seq|always0~12                                                                         ; 6       ;
; fz80:Z80|seq:seq|Equal3~10                                                                          ; 6       ;
; fz80:Z80|imm2~3                                                                                     ; 6       ;
; fz80:Z80|i_in                                                                                       ; 6       ;
; fz80:Z80|seq:seq|s_imm1                                                                             ; 6       ;
; fz80:Z80|i_push~0                                                                                   ; 6       ;
; fz80:Z80|comb~29                                                                                    ; 6       ;
; crtc:crtc|hcnt[8]                                                                                   ; 6       ;
; crtc:crtc|dotcnt[3]                                                                                 ; 6       ;
; fz80:Z80|reg_pch:reg_pch|q[5]                                                                       ; 6       ;
; fz80:Z80|reg_pch:reg_pch|q[3]                                                                       ; 6       ;
; fz80:Z80|reg_pch:reg_pch|q[1]                                                                       ; 6       ;
; fz80:Z80|reg_pcl:reg_pcl|q[6]                                                                       ; 6       ;
; fz80:Z80|Mux23~2                                                                                    ; 6       ;
; fz80:Z80|reg_pcl:reg_pcl|q[0]                                                                       ; 6       ;
; fz80:Z80|Mux23~1                                                                                    ; 6       ;
; fz80:Z80|i_ldnndd                                                                                   ; 6       ;
; fz80:Z80|Decoder2~4                                                                                 ; 6       ;
; fz80:Z80|Decoder1~9                                                                                 ; 6       ;
; fz80:Z80|i_inblock                                                                                  ; 6       ;
; fz80:Z80|seq:seq|idd                                                                                ; 6       ;
; rtc:rtc|count121:c_month|q[1]                                                                       ; 6       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[7] ; 6       ;
; fz80:Z80|reg_r:reg_r|q[3]~COMBOUT                                                                   ; 6       ;
; fz80:Z80|reg_r:reg_r|q[2]~COMBOUT                                                                   ; 6       ;
; fz80:Z80|reg_r:reg_r|q[1]~COMBOUT                                                                   ; 6       ;
; fz80:Z80|reg_r:reg_r|q[0]~COMBOUT                                                                   ; 6       ;
; fz80:Z80|seq:seq|idd~3                                                                              ; 5       ;
; rtc:rtc|count101:c_day0|q[3]                                                                        ; 5       ;
; rtc:rtc|count4c:c_day1|q[0]                                                                         ; 5       ;
; rtc:rtc|cy5~0                                                                                       ; 5       ;
; rtc:rtc|count10c:c_hour0|q[3]                                                                       ; 5       ;
; ukp:ukp|clockgen:clockgen|Equal1~0                                                                  ; 5       ;
; crtc:crtc|ycurs[4]~11                                                                               ; 5       ;
; fz80:Z80|Mux0~1                                                                                     ; 5       ;
; crtc:crtc|seq[1]                                                                                    ; 5       ;
; comb~1                                                                                              ; 5       ;
; crtc:crtc|seq[2]                                                                                    ; 5       ;
; fz80:Z80|pv0~0                                                                                      ; 5       ;
; crtc:crtc|ctmp~1                                                                                    ; 5       ;
; crtc:crtc|hcnt[5]                                                                                   ; 5       ;
; crtc:crtc|dotcnt[6]                                                                                 ; 5       ;
; crtc:crtc|hvalid~1                                                                                  ; 5       ;
; fz80:Z80|Mux39~4                                                                                    ; 5       ;
; fz80:Z80|Mux37~3                                                                                    ; 5       ;
; fz80:Z80|Mux36~3                                                                                    ; 5       ;
; fz80:Z80|load3_pc~0                                                                                 ; 5       ;
; fz80:Z80|d_f~8                                                                                      ; 5       ;
; fz80:Z80|alu:alu|a1[6]~3                                                                            ; 5       ;
; fz80:Z80|tmp1~3                                                                                     ; 5       ;
; fz80:Z80|tmp0~1                                                                                     ; 5       ;
; fz80:Z80|i_cpl~0                                                                                    ; 5       ;
; fz80:Z80|al~0                                                                                       ; 5       ;
; fz80:Z80|seq:seq|Equal13~1                                                                          ; 5       ;
; fz80:Z80|seq:seq|always0~4                                                                          ; 5       ;
; fz80:Z80|imm1~2                                                                                     ; 5       ;
; fz80:Z80|seq:seq|Equal14~1                                                                          ; 5       ;
; fz80:Z80|seq:seq|s_mw1                                                                              ; 5       ;
; fz80:Z80|asu:asu|b1[0]                                                                              ; 5       ;
; fz80:Z80|comb~32                                                                                    ; 5       ;
; fz80:Z80|comb~31                                                                                    ; 5       ;
; fz80:Z80|asu:asu|a1[0]                                                                              ; 5       ;
; fz80:Z80|seq:seq|Equal3~6                                                                           ; 5       ;
; crtc:crtc|hcnt[1]                                                                                   ; 5       ;
; ukp:ukp|timing[1]                                                                                   ; 5       ;
; ukp:ukp|state.000                                                                                   ; 5       ;
; crtc:crtc|color[0]                                                                                  ; 5       ;
; fz80:Z80|reg_pch:reg_pch|q[6]                                                                       ; 5       ;
; fz80:Z80|reg_pch:reg_pch|q[4]                                                                       ; 5       ;
; fz80:Z80|reg_pch:reg_pch|q[2]                                                                       ; 5       ;
; fz80:Z80|reg_pcl:reg_pcl|q[7]                                                                       ; 5       ;
; fz80:Z80|Mux19~3                                                                                    ; 5       ;
; fz80:Z80|reg_pcl:reg_pcl|q[4]                                                                       ; 5       ;
; fz80:Z80|reg_pcl:reg_pcl|q[1]                                                                       ; 5       ;
; fz80:Z80|i_lddd_nn                                                                                  ; 5       ;
; fz80:Z80|i0                                                                                         ; 5       ;
; fz80:Z80|comb~19                                                                                    ; 5       ;
; fz80:Z80|seq:seq|Equal3~2                                                                           ; 5       ;
; fz80:Z80|reg_quad3:reg_l|q~0                                                                        ; 5       ;
; rtc:rtc|Add0~77                                                                                     ; 5       ;
; rtc:rtc|Add0~52                                                                                     ; 5       ;
; rtc:rtc|Add0~32                                                                                     ; 5       ;
; rtc:rtc|Add0~2                                                                                      ; 5       ;
; ukp:ukp|Add4~67                                                                                     ; 5       ;
; ukp:ukp|Add4~32                                                                                     ; 5       ;
; ukp:ukp|pc[4]~9                                                                                     ; 5       ;
; crtc:crtc|Add4~2                                                                                    ; 5       ;
; fz80:Z80|reg_r:reg_r|q[0]                                                                           ; 5       ;
; crtc:crtc|dma_src_adr[5]~11                                                                         ; 5       ;
; crtc:crtc|dma_src_adr[0]~1                                                                          ; 5       ;
; cin[0]                                                                                              ; 4       ;
; crtc:crtc|chcnt[2]~10                                                                               ; 4       ;
; fz80:Z80|r                                                                                          ; 4       ;
; fz80:Z80|sel_rld~2                                                                                  ; 4       ;
; fz80:Z80|disp                                                                                       ; 4       ;
; rtc:rtc|count101:c_day0|q[1]                                                                        ; 4       ;
; rtc:rtc|count101:c_day0|q[1]~1                                                                      ; 4       ;
; rtc:rtc|count3c:c_hour1|q[1]                                                                        ; 4       ;
; rtc:rtc|count6:c_minute1|q[2]                                                                       ; 4       ;
; rtc:rtc|count10:c_minute0|q[1]                                                                      ; 4       ;
; rtc:rtc|count10:c_minute0|q[3]~1                                                                    ; 4       ;
; rtc:rtc|count10:c_minute0|q[3]                                                                      ; 4       ;
; rtc:rtc|count6:c_second1|co                                                                         ; 4       ;
; rtc:rtc|count6:c_second1|q[2]                                                                       ; 4       ;
; crtc:crtc|Mux1~1                                                                                    ; 4       ;
; cin[3]~2                                                                                            ; 4       ;
; rtc:rtc|count10:c_second0|q[1]                                                                      ; 4       ;
; rtc:rtc|count10:c_second0|q[3]~1                                                                    ; 4       ;
; rtc:rtc|count10:c_second0|q[3]                                                                      ; 4       ;
; ukp:ukp|keymap:keymap|Mux0~2                                                                        ; 4       ;
; ukp:ukp|state~14                                                                                    ; 4       ;
; rtc:rtc|load~0                                                                                      ; 4       ;
; ukp:ukp|keymap:keymap|data[1]                                                                       ; 4       ;
; ukp:ukp|keymap:keymap|data[0]                                                                       ; 4       ;
; crtc:crtc|lpc[3]~0                                                                                  ; 4       ;
; ukp:ukp|state.S_B0                                                                                  ; 4       ;
; ukp:ukp|w[4]~5                                                                                      ; 4       ;
; ukp:ukp|w[0]~2                                                                                      ; 4       ;
; fz80:Z80|Mux3~1                                                                                     ; 4       ;
; crtc:crtc|always4~5                                                                                 ; 4       ;
; fz80:Z80|zs0                                                                                        ; 4       ;
; fz80:Z80|d_f~15                                                                                     ; 4       ;
; fz80:Z80|hv2                                                                                        ; 4       ;
; fz80:Z80|cv5~0                                                                                      ; 4       ;
; crtc:crtc|hcnt[0]                                                                                   ; 4       ;
; ukp:ukp|state.S_B1                                                                                  ; 4       ;
; always7~0                                                                                           ; 4       ;
; fz80:Z80|Mux2~1                                                                                     ; 4       ;
; crtc:crtc|comb~0                                                                                    ; 4       ;
; crtc:crtc|ctmp~0                                                                                    ; 4       ;
; crtc:crtc|Mux0~1                                                                                    ; 4       ;
; fz80:Z80|reg_pcl:reg_pcl|co~5                                                                       ; 4       ;
; fz80:Z80|reg_quad3:reg_h|q0[6]~0                                                                    ; 4       ;
; fz80:Z80|reg_pcl:reg_pcl|c[4]~3                                                                     ; 4       ;
; fz80:Z80|reg_pcl:reg_pcl|c[1]~0                                                                     ; 4       ;
; fz80:Z80|Mux35~3                                                                                    ; 4       ;
; fz80:Z80|d_f~9                                                                                      ; 4       ;
; fz80:Z80|reg_simple:reg_data|q[5]                                                                   ; 4       ;
; fz80:Z80|reg_simple:reg_data|q[4]                                                                   ; 4       ;
; fz80:Z80|alu:alu|a1[7]                                                                              ; 4       ;
; fz80:Z80|alu:alu|z[2]~15                                                                            ; 4       ;
; fz80:Z80|alu:alu|z[1]~13                                                                            ; 4       ;
; fz80:Z80|alu:alu|z[1]~12                                                                            ; 4       ;
; fz80:Z80|alu:alu|z[1]~10                                                                            ; 4       ;
; fz80:Z80|reg_quad3:reg_l|q0[0]~1                                                                    ; 4       ;
; fz80:Z80|reg_quad3:reg_l|q0[0]~0                                                                    ; 4       ;
; fz80:Z80|loada_de~1                                                                                 ; 4       ;
; fz80:Z80|loada_bc~1                                                                                 ; 4       ;
; fz80:Z80|loada_bc~0                                                                                 ; 4       ;
; fz80:Z80|asu:asu|c[7]~26                                                                            ; 4       ;
; fz80:Z80|hv0~0                                                                                      ; 4       ;
; fz80:Z80|Mux24~9                                                                                    ; 4       ;
; fz80:Z80|sel1_l~0                                                                                   ; 4       ;
; fz80:Z80|i_rd~0                                                                                     ; 4       ;
; fz80:Z80|reg_f:reg_f|q[1]~4                                                                         ; 4       ;
; fz80:Z80|asu:asu|b1[6]                                                                              ; 4       ;
; fz80:Z80|asu:asu|a1[6]                                                                              ; 4       ;
; fz80:Z80|mw2~3                                                                                      ; 4       ;
; fz80:Z80|seq:seq|Equal3~11                                                                          ; 4       ;
; fz80:Z80|seq:seq|always0~1                                                                          ; 4       ;
; fz80:Z80|seq:seq|Equal3~7                                                                           ; 4       ;
; fz80:Z80|asu_ci~2                                                                                   ; 4       ;
; fz80:Z80|i_incdec16                                                                                 ; 4       ;
; crtc:crtc|hcnt[6]                                                                                   ; 4       ;
; ukp:ukp|timing[2]                                                                                   ; 4       ;
; ukp:ukp|always0~2                                                                                   ; 4       ;
; ukp:ukp|always0~1                                                                                   ; 4       ;
; ukp:ukp|Equal9~0                                                                                    ; 4       ;
; crtc:crtc|dotcnt[9]                                                                                 ; 4       ;
; crtc:crtc|dotcnt[8]                                                                                 ; 4       ;
; fz80:Z80|reg_pch:reg_pch|q[7]                                                                       ; 4       ;
; fz80:Z80|reg_dual2:reg_b|q[7]~7                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux0~1                                                                     ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[7]~7                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux1~1                                                                     ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[6]~6                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux2~1                                                                     ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[5]~5                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux3~1                                                                     ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[4]~4                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux4~1                                                                     ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[3]~3                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux5~1                                                                     ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[2]~2                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux6~1                                                                     ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[1]~1                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux7~1                                                                     ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[0]~0                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux0~1                                                                     ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[7]~7                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux1~1                                                                     ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[6]~6                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux2~1                                                                     ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[5]~5                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux3~1                                                                     ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[4]~4                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux4~1                                                                     ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[3]~3                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux5~1                                                                     ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[2]~2                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux6~1                                                                     ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[1]~1                                                                     ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux7~1                                                                     ; 4       ;
; fz80:Z80|comb~28                                                                                    ; 4       ;
; fz80:Z80|comb~27                                                                                    ; 4       ;
; fz80:Z80|i_ldhlr~0                                                                                  ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[0]~0                                                                     ; 4       ;
; fz80:Z80|i_neg~0                                                                                    ; 4       ;
; fz80:Z80|comb~18                                                                                    ; 4       ;
; fz80:Z80|seq:seq|ifd                                                                                ; 4       ;
; ukp:ukp|nak                                                                                         ; 4       ;
; ukp:ukp|connected                                                                                   ; 4       ;
; crtc:crtc|Add3~17                                                                                   ; 4       ;
; crtc:crtc|text_adr[6]                                                                               ; 4       ;
; crtc:crtc|text_adr[2]                                                                               ; 4       ;
; crtc:crtc|text_adr[3]                                                                               ; 4       ;
; crtc:crtc|text_adr[4]                                                                               ; 4       ;
; crtc:crtc|text_adr[5]                                                                               ; 4       ;
; crtc:crtc|text_adr[0]                                                                               ; 4       ;
; crtc:crtc|text_adr[1]                                                                               ; 4       ;
; ukp:ukp|bitadr[4]                                                                                   ; 4       ;
; ukp:ukp|bitadr[5]                                                                                   ; 4       ;
; ukp:ukp|bitadr[3]                                                                                   ; 4       ;
; fz80:Z80|reg_r:reg_r|q[7]~COMBOUT                                                                   ; 4       ;
; fz80:Z80|reg_r:reg_r|q[6]~COMBOUT                                                                   ; 4       ;
; fz80:Z80|reg_r:reg_r|q[5]~COMBOUT                                                                   ; 4       ;
; fz80:Z80|reg_r:reg_r|q[4]~COMBOUT                                                                   ; 4       ;
; fz80:Z80|reg_r:reg_r|q[3]                                                                           ; 4       ;
; fz80:Z80|reg_r:reg_r|q[1]                                                                           ; 4       ;
; fz80:Z80|reg_simple:reg_data|q[7]                                                                   ; 3       ;
; fz80:Z80|reg_simple:reg_data|q[6]                                                                   ; 3       ;
; rtc:rtc|count121:c_month|q[0]~11                                                                    ; 3       ;
; crtc:crtc|atr[6]~12                                                                                 ; 3       ;
; fz80:Z80|comb~61                                                                                    ; 3       ;
; fz80:Z80|i_exsphl~2                                                                                 ; 3       ;
; fz80:Z80|asu:asu|co                                                                                 ; 3       ;
; fz80:Z80|comb~58                                                                                    ; 3       ;
; fz80:Z80|always1~4                                                                                  ; 3       ;
; fz80:Z80|Decoder1~16                                                                                ; 3       ;
; rtc:rtc|count101:c_day0|q[2]                                                                        ; 3       ;
; rtc:rtc|count101:c_day0|q~2                                                                         ; 3       ;
; rtc:rtc|count121:c_month|always0~0                                                                  ; 3       ;
; rtc:rtc|count4c:c_day1|q[1]                                                                         ; 3       ;
; rtc:rtc|count3c:c_hour1|q[0]                                                                        ; 3       ;
; rtc:rtc|count10c:c_hour0|q[2]                                                                       ; 3       ;
; rtc:rtc|count10c:c_hour0|q~2                                                                        ; 3       ;
; rtc:rtc|count6:c_minute1|q[1]                                                                       ; 3       ;
; rtc:rtc|count10:c_minute0|q~5                                                                       ; 3       ;
; rtc:rtc|count10:c_minute0|q[2]                                                                      ; 3       ;
; rtc:rtc|count6:c_second1|q[1]                                                                       ; 3       ;
; rtc:rtc|count10:c_second0|q~5                                                                       ; 3       ;
; rtc:rtc|count10:c_second0|q[2]                                                                      ; 3       ;
; cin[1]                                                                                              ; 3       ;
; ukp:ukp|keymap:keymap|Mux0~1                                                                        ; 3       ;
; ukp:ukp|keymap:keymap|Mux6~4                                                                        ; 3       ;
; ukp:ukp|keymap:keymap|Mux6~0                                                                        ; 3       ;
; ukp:ukp|p~1                                                                                         ; 3       ;
; ukp:ukp|bank                                                                                        ; 3       ;
; crtc:crtc|Equal1~1                                                                                  ; 3       ;
; fz80:Z80|Mux1~1                                                                                     ; 3       ;
; crtc:crtc|atr[0]~7                                                                                  ; 3       ;
; crtc:crtc|chcnt~5                                                                                   ; 3       ;
; crtc:crtc|hcnt[7]                                                                                   ; 3       ;
; fz80:Z80|zs0~0                                                                                      ; 3       ;
; fz80:Z80|d_f~14                                                                                     ; 3       ;
; crtc:crtc|state.10                                                                                  ; 3       ;
; ukp:ukp|interval[1]                                                                                 ; 3       ;
; always6~0                                                                                           ; 3       ;
; crtc:crtc|colordata:colordata|WideOr2~3                                                             ; 3       ;
; crtc:crtc|chcnt[3]                                                                                  ; 3       ;
; crtc:crtc|vvalid~2                                                                                  ; 3       ;
; crtc:crtc|hcnt[4]                                                                                   ; 3       ;
; fz80:Z80|reg_pch:reg_pch|c[4]~6                                                                     ; 3       ;
; fz80:Z80|reg_pch:reg_pch|c[2]~4                                                                     ; 3       ;
; fz80:Z80|reg_r:reg_r|c[5]~1                                                                         ; 3       ;
; fz80:Z80|load_h~0                                                                                   ; 3       ;
; fz80:Z80|comb~50                                                                                    ; 3       ;
; fz80:Z80|asu_zero~2                                                                                 ; 3       ;
; fz80:Z80|Mux34~3                                                                                    ; 3       ;
; fz80:Z80|asu:asu|c[10]~27                                                                           ; 3       ;
; fz80:Z80|q_asu_zero                                                                                 ; 3       ;
; fz80:Z80|alu:alu|z[5]~36                                                                            ; 3       ;
; fz80:Z80|reg_simple:reg_data|q[3]                                                                   ; 3       ;
; fz80:Z80|alu:alu|tor[4]                                                                             ; 3       ;
; fz80:Z80|alu:alu|daa1~1                                                                             ; 3       ;
; fz80:Z80|alu:alu|co[6]~5                                                                            ; 3       ;
; fz80:Z80|alu:alu|c~5                                                                                ; 3       ;
; fz80:Z80|Mux28~9                                                                                    ; 3       ;
; fz80:Z80|Mux29~9                                                                                    ; 3       ;
; fz80:Z80|count_pc~3                                                                                 ; 3       ;
; fz80:Z80|tmp0~0                                                                                     ; 3       ;
; fz80:Z80|Selector6~0                                                                                ; 3       ;
; fz80:Z80|Mux30~9                                                                                    ; 3       ;
; fz80:Z80|inva                                                                                       ; 3       ;
; fz80:Z80|Mux31~9                                                                                    ; 3       ;
; fz80:Z80|sel1_d~1                                                                                   ; 3       ;
; fz80:Z80|sel_fr~0                                                                                   ; 3       ;
; fz80:Z80|asu:asu|tor[5]                                                                             ; 3       ;
; fz80:Z80|asu:asu|a1[7]                                                                              ; 3       ;
; fz80:Z80|asu:asu|c[4]~4                                                                             ; 3       ;
; fz80:Z80|asu:asu|c~2                                                                                ; 3       ;
; fz80:Z80|asu:asu|tor[3]                                                                             ; 3       ;
; fz80:Z80|seq:seq|ied~0                                                                              ; 3       ;
; fz80:Z80|seq:seq|Equal15~0                                                                          ; 3       ;
; fz80:Z80|mw2~2                                                                                      ; 3       ;
; fz80:Z80|sel1[0]~1                                                                                  ; 3       ;
; fz80:Z80|i_ldddnn                                                                                   ; 3       ;
; fz80:Z80|comb~41                                                                                    ; 3       ;
; fz80:Z80|seq:seq|Equal14~0                                                                          ; 3       ;
; fz80:Z80|mw2~1                                                                                      ; 3       ;
; fz80:Z80|Mux49~2                                                                                    ; 3       ;
; fz80:Z80|reg_f:reg_f|q[6]~3                                                                         ; 3       ;
; fz80:Z80|reg_f:reg_f|q[2]~2                                                                         ; 3       ;
; fz80:Z80|reg_f:reg_f|q[7]~1                                                                         ; 3       ;
; fz80:Z80|comb~33                                                                                    ; 3       ;
; fz80:Z80|asu_ci~5                                                                                   ; 3       ;
; fz80:Z80|imm2~1                                                                                     ; 3       ;
; fz80:Z80|comb~30                                                                                    ; 3       ;
; fz80:Z80|add16~0                                                                                    ; 3       ;
; crtc:crtc|hcnt[2]                                                                                   ; 3       ;
; crtc:crtc|always2~2                                                                                 ; 3       ;
; crtc:crtc|state.00                                                                                  ; 3       ;
; ukp:ukp|sample~0                                                                                    ; 3       ;
; ukp:ukp|Equal9~1                                                                                    ; 3       ;
; ukp:ukp|always0~0                                                                                   ; 3       ;
; ukp:ukp|clockgen:clockgen|phase_a~0                                                                 ; 3       ;
; crtc:crtc|color[1]                                                                                  ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[7]                                                                        ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[6]                                                                        ; 3       ;
; fz80:Z80|reg_dual2:reg_b|q[6]~6                                                                     ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[5]                                                                        ; 3       ;
; fz80:Z80|reg_dual2:reg_b|q[5]~5                                                                     ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[4]                                                                        ; 3       ;
; fz80:Z80|reg_dual2:reg_b|q[4]~4                                                                     ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[3]                                                                        ; 3       ;
; fz80:Z80|reg_dual2:reg_b|q[3]~3                                                                     ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[2]                                                                        ; 3       ;
; fz80:Z80|reg_dual2:reg_b|q[2]~2                                                                     ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[1]                                                                        ; 3       ;
; fz80:Z80|reg_dual2:reg_b|q[1]~1                                                                     ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[0]                                                                        ; 3       ;
; fz80:Z80|reg_dual2:reg_b|q[0]~0                                                                     ; 3       ;
; fz80:Z80|Mux16~2                                                                                    ; 3       ;
; fz80:Z80|Mux16~1                                                                                    ; 3       ;
; fz80:Z80|reg_2s:reg_spl|q[7]                                                                        ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[7]~7                                                                     ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[6]~6                                                                     ; 3       ;
; fz80:Z80|reg_2s:reg_spl|q[6]                                                                        ; 3       ;
; fz80:Z80|reg_2s:reg_spl|q[5]                                                                        ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[5]~5                                                                     ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[4]~4                                                                     ; 3       ;
; fz80:Z80|reg_2s:reg_spl|q[4]                                                                        ; 3       ;
; fz80:Z80|reg_2s:reg_spl|q[3]                                                                        ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[3]~3                                                                     ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[2]~2                                                                     ; 3       ;
; fz80:Z80|reg_2s:reg_spl|q[2]                                                                        ; 3       ;
; fz80:Z80|reg_2s:reg_spl|q[1]                                                                        ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[1]~1                                                                     ; 3       ;
; fz80:Z80|comb~26                                                                                    ; 3       ;
; fz80:Z80|selah[0]~0                                                                                 ; 3       ;
; fz80:Z80|imm1~0                                                                                     ; 3       ;
; fz80:Z80|i_outna~0                                                                                  ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[0]~0                                                                     ; 3       ;
; fz80:Z80|asu_ci~0                                                                                   ; 3       ;
; fz80:Z80|i_ret~0                                                                                    ; 3       ;
; fz80:Z80|comb~16                                                                                    ; 3       ;
; fz80:Z80|i_rs_hl~0                                                                                  ; 3       ;
; fz80:Z80|seq:seq|inst_reg[3]                                                                        ; 3       ;
; fz80:Z80|seq:seq|inst_reg[4]                                                                        ; 3       ;
; fz80:Z80|seq:seq|Equal3~3                                                                           ; 3       ;
; fz80:Z80|sela_hl~0                                                                                  ; 3       ;
; fz80:Z80|sela_tmp3~0                                                                                ; 3       ;
; fz80:Z80|reg_2s:reg_spl|q[0]                                                                        ; 3       ;
; ukp:ukp|Add0~12                                                                                     ; 3       ;
; crtc:crtc|dma_dst_adr[6]                                                                            ; 3       ;
; crtc:crtc|dma_dst_adr[5]                                                                            ; 3       ;
; crtc:crtc|dma_dst_adr[4]                                                                            ; 3       ;
; crtc:crtc|dma_dst_adr[2]                                                                            ; 3       ;
; crtc:crtc|dma_dst_adr[1]                                                                            ; 3       ;
; crtc:crtc|dma_dst_adr[0]                                                                            ; 3       ;
; crtc:crtc|dma_dst_adr[3]~1                                                                          ; 3       ;
; crtc:crtc|dma_dst_adr[3]                                                                            ; 3       ;
; crtc:crtc|text_adr[3]~9                                                                             ; 3       ;
; crtc:crtc|vcnt[5]                                                                                   ; 3       ;
; ukp:ukp|bitadr[2]                                                                                   ; 3       ;
; ukp:ukp|bitadr[1]                                                                                   ; 3       ;
; ukp:ukp|bitadr[0]                                                                                   ; 3       ;
; fz80:Z80|reg_r:reg_r|q[5]                                                                           ; 3       ;
; fz80:Z80|reg_r:reg_r|q[4]                                                                           ; 3       ;
; fz80:Z80|reg_r:reg_r|q[2]                                                                           ; 3       ;
; fz80:Z80|alu:alu|z[5]~49                                                                            ; 2       ;
; fz80:Z80|reg_f:reg_f|q0~25                                                                          ; 2       ;
; fz80:Z80|seq:seq|comb~2                                                                             ; 2       ;
; crtc:crtc|colordata:colordata|Decoder1~2                                                            ; 2       ;
; fz80:Z80|l                                                                                          ; 2       ;
; fz80:Z80|alu:alu|c~12                                                                               ; 2       ;
; fz80:Z80|alu:alu|c~11                                                                               ; 2       ;
; fz80:Z80|i_ldhln~4                                                                                  ; 2       ;
; fz80:Z80|seq:seq|state~58                                                                           ; 2       ;
; fz80:Z80|xy3~2                                                                                      ; 2       ;
; fz80:Z80|retin~4                                                                                    ; 2       ;
; rtc:rtc|sr[29]                                                                                      ; 2       ;
; rtc:rtc|sr[32]                                                                                      ; 2       ;
; rtc:rtc|sr[30]                                                                                      ; 2       ;
; rtc:rtc|count101:c_day0|co                                                                          ; 2       ;
; rtc:rtc|sr[33]                                                                                      ; 2       ;
; rtc:rtc|sr[34]                                                                                      ; 2       ;
; rtc:rtc|sr[39]                                                                                      ; 2       ;
; rtc:rtc|sr[31]                                                                                      ; 2       ;
; rtc:rtc|sr[28]                                                                                      ; 2       ;
; rtc:rtc|sr[27]                                                                                      ; 2       ;
; rtc:rtc|sr[24]                                                                                      ; 2       ;
; rtc:rtc|sr[23]                                                                                      ; 2       ;
; rtc:rtc|sr[21]                                                                                      ; 2       ;
; rtc:rtc|sr[22]                                                                                      ; 2       ;
; rtc:rtc|sr[20]                                                                                      ; 2       ;
; rtc:rtc|sr[19]                                                                                      ; 2       ;
; rtc:rtc|sr[16]                                                                                      ; 2       ;
; rtc:rtc|sr[15]                                                                                      ; 2       ;
; rtc:rtc|sr[13]                                                                                      ; 2       ;
; rtc:rtc|sr[14]                                                                                      ; 2       ;
; rtc:rtc|sr[12]                                                                                      ; 2       ;
; rtc:rtc|sr[11]                                                                                      ; 2       ;
; rtc:rtc|sr[9]                                                                                       ; 2       ;
; crtc:crtc|chrline[0]                                                                                ; 2       ;
; rtc:rtc|sr[8]                                                                                       ; 2       ;
; vrtc[0]                                                                                             ; 2       ;
; crtc:crtc|vcnt[0]                                                                                   ; 2       ;
; rtc:rtc|sr[7]                                                                                       ; 2       ;
; rtc:rtc|sr[5]                                                                                       ; 2       ;
; rtc:rtc|sr[6]                                                                                       ; 2       ;
; rtc:rtc|sr[4]                                                                                       ; 2       ;
; rtc:rtc|Equal5~7                                                                                    ; 2       ;
; rtc:rtc|cnt[23]                                                                                     ; 2       ;
; rtc:rtc|cnt[22]                                                                                     ; 2       ;
; rtc:rtc|cnt[20]                                                                                     ; 2       ;
; rtc:rtc|cnt[19]                                                                                     ; 2       ;
; rtc:rtc|cnt[17]                                                                                     ; 2       ;
; rtc:rtc|cnt[18]                                                                                     ; 2       ;
; rtc:rtc|cnt[14]                                                                                     ; 2       ;
; rtc:rtc|cnt[13]                                                                                     ; 2       ;
; rtc:rtc|cnt[12]                                                                                     ; 2       ;
; rtc:rtc|cnt[11]                                                                                     ; 2       ;
; rtc:rtc|cnt[9]                                                                                      ; 2       ;
; rtc:rtc|cnt[10]                                                                                     ; 2       ;
; rtc:rtc|cnt[6]                                                                                      ; 2       ;
; rtc:rtc|cnt[5]                                                                                      ; 2       ;
; rtc:rtc|cnt[7]                                                                                      ; 2       ;
; rtc:rtc|cnt[2]                                                                                      ; 2       ;
; rtc:rtc|cnt[1]                                                                                      ; 2       ;
; rtc:rtc|sr[3]                                                                                       ; 2       ;
; ukp:ukp|keymap:keymap|Mux0~5                                                                        ; 2       ;
; ukp:ukp|keymap:keymap|Mux0~4                                                                        ; 2       ;
; ukp:ukp|keymap:keymap|Mux0~3                                                                        ; 2       ;
; ukp:ukp|keymap:keymap|Mux1~0                                                                        ; 2       ;
; ukp:ukp|keymap:keymap|Mux3~9                                                                        ; 2       ;
; ukp:ukp|keymap:keymap|Mux3~1                                                                        ; 2       ;
; ukp:ukp|keymap:keymap|Mux4~1                                                                        ; 2       ;
; ukp:ukp|keymap:keymap|Mux4~0                                                                        ; 2       ;
; ukp:ukp|keymap:keymap|Mux6~3                                                                        ; 2       ;
; ukp:ukp|keymap:keymap|Mux6~2                                                                        ; 2       ;
; ukp:ukp|state.S_LDI0~2                                                                              ; 2       ;
; crtc:crtc|seq[0]~5                                                                                  ; 2       ;
; crtc:crtc|seq[1]~2                                                                                  ; 2       ;
; cstb                                                                                                ; 2       ;
; rtc:rtc|sr[1]                                                                                       ; 2       ;
; ukp:ukp|data[7]                                                                                     ; 2       ;
; ukp:ukp|interval[3]                                                                                 ; 2       ;
; ukp:ukp|interval[2]                                                                                 ; 2       ;
; ukp:ukp|comb~6                                                                                      ; 2       ;
; ukp:ukp|w[0]~1                                                                                      ; 2       ;
; ukp:ukp|cond                                                                                        ; 2       ;
; ukp:ukp|clockgen:clockgen|cnt_b[0]                                                                  ; 2       ;
; ukp:ukp|clockgen:clockgen|cnt_b[1]                                                                  ; 2       ;
; ukp:ukp|clockgen:clockgen|cnt_b[3]                                                                  ; 2       ;
; ukp:ukp|clockgen:clockgen|Equal0~1                                                                  ; 2       ;
; ukp:ukp|clockgen:clockgen|cnt_a[3]                                                                  ; 2       ;
; ukp:ukp|clockgen:clockgen|cnt_a[2]                                                                  ; 2       ;
; ukp:ukp|clockgen:clockgen|cnt_a[0]                                                                  ; 2       ;
; ukp:ukp|clockgen:clockgen|cnt_a[4]                                                                  ; 2       ;
; ukp:ukp|g                                                                                           ; 2       ;
; crtc:crtc|seq[1]~0                                                                                  ; 2       ;
; crtc:crtc|xcurs[6]~0                                                                                ; 2       ;
; crtc:crtc|atr_data[3]                                                                               ; 2       ;
; comb~0                                                                                              ; 2       ;
; crtc:crtc|width80                                                                                   ; 2       ;
; crtc:crtc|atr[0]~4                                                                                  ; 2       ;
; fz80:Z80|load_a~10                                                                                  ; 2       ;
; fz80:Z80|load_a~4                                                                                   ; 2       ;
; fz80:Z80|reg_f:reg_f|q1[4]                                                                          ; 2       ;
; fz80:Z80|reg_f:reg_f|q[4]~5                                                                         ; 2       ;
; fz80:Z80|hv0~1                                                                                      ; 2       ;
; fz80:Z80|d_f~23                                                                                     ; 2       ;
; fz80:Z80|subf~0                                                                                     ; 2       ;
; rtc:rtc|sr[0]                                                                                       ; 2       ;
; fz80:Z80|seq:seq|iff2                                                                               ; 2       ;
; fz80:Z80|Mux48~4                                                                                    ; 2       ;
; fz80:Z80|d_f~16                                                                                     ; 2       ;
; fz80:Z80|comb~55                                                                                    ; 2       ;
; fz80:Z80|alu:alu|co[7]~16                                                                           ; 2       ;
; fz80:Z80|cv2                                                                                        ; 2       ;
; fz80:Z80|cv0~0                                                                                      ; 2       ;
; crtc:crtc|state~13                                                                                  ; 2       ;
; crtc:crtc|always2~3                                                                                 ; 2       ;
; crtc:crtc|state.01                                                                                  ; 2       ;
; crtc:crtc|state~12                                                                                  ; 2       ;
; crtc:crtc|Equal7~1                                                                                  ; 2       ;
; ukp:ukp|Equal3~2                                                                                    ; 2       ;
; ukp:ukp|w[3]                                                                                        ; 2       ;
; ukp:ukp|w[2]                                                                                        ; 2       ;
; ukp:ukp|w[7]                                                                                        ; 2       ;
; ukp:ukp|w[6]                                                                                        ; 2       ;
; ukp:ukp|w[5]                                                                                        ; 2       ;
; ukp:ukp|w[4]                                                                                        ; 2       ;
; ukp:ukp|w[1]                                                                                        ; 2       ;
; ukp:ukp|w[0]                                                                                        ; 2       ;
; ukp:ukp|interval[0]                                                                                 ; 2       ;
; ukp:ukp|interval[4]                                                                                 ; 2       ;
; ukp:ukp|interval[5]                                                                                 ; 2       ;
; ukp:ukp|interval[6]                                                                                 ; 2       ;
; ukp:ukp|interval[7]                                                                                 ; 2       ;
; ukp:ukp|interval[9]                                                                                 ; 2       ;
; ukp:ukp|interval[10]                                                                                ; 2       ;
; ukp:ukp|interval[11]                                                                                ; 2       ;
; ukp:ukp|interval[13]                                                                                ; 2       ;
; ukp:ukp|p~0                                                                                         ; 2       ;
; crtc:crtc|atr[6]                                                                                    ; 2       ;
; crtc:crtc|atr[5]                                                                                    ; 2       ;
; crtc:crtc|atr[2]                                                                                    ; 2       ;
; crtc:crtc|atr[1]                                                                                    ; 2       ;
; crtc:crtc|atr[0]                                                                                    ; 2       ;
; crtc:crtc|vvalid~1                                                                                  ; 2       ;
; crtc:crtc|vvalid~0                                                                                  ; 2       ;
; crtc:crtc|Equal12~0                                                                                 ; 2       ;
; crtc:crtc|atr[4]                                                                                    ; 2       ;
; fz80:Z80|reg_quad3:reg_h|qx~16                                                                      ; 2       ;
; fz80:Z80|reg_dual2:reg_d|q1[7]                                                                      ; 2       ;
; fz80:Z80|reg_dual2:reg_d|q1[6]                                                                      ; 2       ;
; fz80:Z80|reg_r:reg_r|c[5]~2                                                                         ; 2       ;
; fz80:Z80|reg_quad3:reg_h|qx~12                                                                      ; 2       ;
; fz80:Z80|reg_dual2:reg_d|q1[5]                                                                      ; 2       ;
; fz80:Z80|reg_dual2:reg_d|q1[4]                                                                      ; 2       ;
; fz80:Z80|reg_quad3:reg_h|qx~8                                                                       ; 2       ;
; fz80:Z80|reg_dual2:reg_d|q1[3]                                                                      ; 2       ;
; fz80:Z80|reg_dual2:reg_d|q1[2]                                                                      ; 2       ;
; fz80:Z80|reg_quad3:reg_h|qx~4                                                                       ; 2       ;
; fz80:Z80|reg_dual2:reg_d|q1[1]                                                                      ; 2       ;
; fz80:Z80|reg_dual2:reg_d|q1[0]                                                                      ; 2       ;
; fz80:Z80|comb~52                                                                                    ; 2       ;
; fz80:Z80|comb~51                                                                                    ; 2       ;
; fz80:Z80|reg_quad3:reg_l|qx~16                                                                      ; 2       ;
; fz80:Z80|reg_dual2:reg_e|q1[7]                                                                      ; 2       ;
; fz80:Z80|reg_dual2:reg_e|q1[6]                                                                      ; 2       ;
; fz80:Z80|reg_quad3:reg_l|qx~12                                                                      ; 2       ;
; fz80:Z80|reg_dual2:reg_e|q1[5]                                                                      ; 2       ;
; fz80:Z80|reg_dual2:reg_e|q1[4]                                                                      ; 2       ;
; fz80:Z80|reg_quad3:reg_l|qx~8                                                                       ; 2       ;
; fz80:Z80|reg_dual2:reg_e|q1[3]                                                                      ; 2       ;
; fz80:Z80|reg_dual2:reg_e|q1[2]                                                                      ; 2       ;
; fz80:Z80|asu:asu|c[13]~35                                                                           ; 2       ;
; fz80:Z80|asu:asu|c[13]~34                                                                           ; 2       ;
; fz80:Z80|asu:asu|c[13]~33                                                                           ; 2       ;
; fz80:Z80|Mux33~3                                                                                    ; 2       ;
; fz80:Z80|WideNor3~2                                                                                 ; 2       ;
; fz80:Z80|asu:asu|c[10]~29                                                                           ; 2       ;
; fz80:Z80|asu:asu|c[10]~28                                                                           ; 2       ;
; fz80:Z80|reg_quad3:reg_l|qx~4                                                                       ; 2       ;
; fz80:Z80|reg_dual2:reg_e|q1[1]                                                                      ; 2       ;
; fz80:Z80|reg_simple:reg_data|q[1]                                                                   ; 2       ;
; fz80:Z80|alu:alu|z[5]~38                                                                            ; 2       ;
; fz80:Z80|alu:alu|co[6]~9                                                                            ; 2       ;
; fz80:Z80|Mux25~14                                                                                   ; 2       ;
; fz80:Z80|d_f~7                                                                                      ; 2       ;
; fz80:Z80|reg_simple:reg_data|q[2]                                                                   ; 2       ;
; fz80:Z80|alu:alu|z[2]~24                                                                            ; 2       ;
; fz80:Z80|Mux26~9                                                                                    ; 2       ;
; fz80:Z80|alu:alu|co[3]                                                                              ; 2       ;
; fz80:Z80|alu:alu|tor[1]                                                                             ; 2       ;
; fz80:Z80|alu:alu|tor[3]                                                                             ; 2       ;
; fz80:Z80|alu:alu|c~6                                                                                ; 2       ;
; fz80:Z80|Mux27~9                                                                                    ; 2       ;
; fz80:Z80|ci                                                                                         ; 2       ;
; fz80:Z80|tmp2~1                                                                                     ; 2       ;
; fz80:Z80|comb~46                                                                                    ; 2       ;
; fz80:Z80|reg_dual2:reg_e|q1[0]                                                                      ; 2       ;
; fz80:Z80|load_a~0                                                                                   ; 2       ;
; fz80:Z80|load_e~0                                                                                   ; 2       ;
; fz80:Z80|reg_simple:reg_data|q[0]                                                                   ; 2       ;
; fz80:Z80|alu:alu|ci                                                                                 ; 2       ;
; fz80:Z80|ci~0                                                                                       ; 2       ;
; fz80:Z80|asu:asu|c[7]~25                                                                            ; 2       ;
; fz80:Z80|alu:alu|b1~5                                                                               ; 2       ;
; fz80:Z80|alu:alu|daah~0                                                                             ; 2       ;
; fz80:Z80|Selector4~0                                                                                ; 2       ;
; fz80:Z80|Selector5~0                                                                                ; 2       ;
; fz80:Z80|ec~4                                                                                       ; 2       ;
; fz80:Z80|i_xor                                                                                      ; 2       ;
; fz80:Z80|alu:alu|tor[0]                                                                             ; 2       ;
; fz80:Z80|Selector7~0                                                                                ; 2       ;
; fz80:Z80|i_rotate1~0                                                                                ; 2       ;
; fz80:Z80|sel1[0]~6                                                                                  ; 2       ;
; fz80:Z80|sel1_h~2                                                                                   ; 2       ;
; fz80:Z80|sel1_l~4                                                                                   ; 2       ;
; fz80:Z80|sel1l[1]~2                                                                                 ; 2       ;
; fz80:Z80|sel1_pcl~0                                                                                 ; 2       ;
; fz80:Z80|sel1_a~4                                                                                   ; 2       ;
; fz80:Z80|sel1_a~2                                                                                   ; 2       ;
; fz80:Z80|sel1_d~2                                                                                   ; 2       ;
; fz80:Z80|sel1_e~2                                                                                   ; 2       ;
; fz80:Z80|sub~1                                                                                      ; 2       ;
; fz80:Z80|asu:asu|tor[2]                                                                             ; 2       ;
; fz80:Z80|asu:asu|c[7]~9                                                                             ; 2       ;
; fz80:Z80|asu:asu|c[6]~7                                                                             ; 2       ;
; fz80:Z80|asu:asu|c[6]~6                                                                             ; 2       ;
; fz80:Z80|asu:asu|c[4]~5                                                                             ; 2       ;
; fz80:Z80|asu:asu|c[2]~3                                                                             ; 2       ;
; fz80:Z80|loada_adr~0                                                                                ; 2       ;
; fz80:Z80|tmp_adr                                                                                    ; 2       ;
; fz80:Z80|seq:seq|state~40                                                                           ; 2       ;
; fz80:Z80|seq:seq|state~7                                                                            ; 2       ;
; fz80:Z80|seq:seq|ifd~4                                                                              ; 2       ;
; fz80:Z80|seq:seq|always0~7                                                                          ; 2       ;
; fz80:Z80|i_inan~0                                                                                   ; 2       ;
; fz80:Z80|i_outblock                                                                                 ; 2       ;
; fz80:Z80|seq:seq|Equal3~9                                                                           ; 2       ;
; fz80:Z80|comb~42                                                                                    ; 2       ;
; fz80:Z80|mr2~0                                                                                      ; 2       ;
; fz80:Z80|i_ldrhl~0                                                                                  ; 2       ;
; fz80:Z80|sel1_a~0                                                                                   ; 2       ;
; fz80:Z80|sel1[0]~0                                                                                  ; 2       ;
; fz80:Z80|comb~40                                                                                    ; 2       ;
; fz80:Z80|reg_2s:reg_sph|q[5]~1                                                                      ; 2       ;
; fz80:Z80|Mux49~1                                                                                    ; 2       ;
; fz80:Z80|reg_2s:reg_sph|q[5]~0                                                                      ; 2       ;
; fz80:Z80|seq:seq|s_iack~0                                                                           ; 2       ;
; fz80:Z80|seq:seq|Equal3~8                                                                           ; 2       ;
; fz80:Z80|comb~35                                                                                    ; 2       ;
; fz80:Z80|comb~34                                                                                    ; 2       ;
; fz80:Z80|loada_hl~0                                                                                 ; 2       ;
; fz80:Z80|sel2_hl~4                                                                                  ; 2       ;
; crtc:crtc|LessThan7~0                                                                               ; 2       ;
; crtc:crtc|hcnt[3]                                                                                   ; 2       ;
; crtc:crtc|Equal7~0                                                                                  ; 2       ;
; crtc:crtc|dotcnt[4]                                                                                 ; 2       ;
; crtc:crtc|burst~2                                                                                   ; 2       ;
; ukp:ukp|clockgen:clockgen|cnt[0]                                                                    ; 2       ;
; ukp:ukp|clockgen:clockgen|phase_b~0                                                                 ; 2       ;
; motor~reg0                                                                                          ; 2       ;
; crtc:crtc|hvalid~0                                                                                  ; 2       ;
; crtc:crtc|dotcnt[5]                                                                                 ; 2       ;
; crtc:crtc|q0                                                                                        ; 2       ;
; fz80:Z80|Mux8~4                                                                                     ; 2       ;
; fz80:Z80|Mux8~3                                                                                     ; 2       ;
; fz80:Z80|reg_simplec:reg_i|q[7]                                                                     ; 2       ;
; fz80:Z80|reg_2:reg_adrh|q[7]                                                                        ; 2       ;
; fz80:Z80|Mux8~1                                                                                     ; 2       ;
; fz80:Z80|reg_simplec:reg_i|q[6]                                                                     ; 2       ;
; fz80:Z80|reg_2:reg_adrh|q[6]                                                                        ; 2       ;
; fz80:Z80|reg_simplec:reg_i|q[5]                                                                     ; 2       ;
; fz80:Z80|reg_2:reg_adrh|q[5]                                                                        ; 2       ;
; fz80:Z80|reg_simplec:reg_i|q[4]                                                                     ; 2       ;
; fz80:Z80|reg_2:reg_adrh|q[4]                                                                        ; 2       ;
; fz80:Z80|reg_simplec:reg_i|q[3]                                                                     ; 2       ;
; fz80:Z80|reg_2:reg_adrh|q[3]                                                                        ; 2       ;
; fz80:Z80|reg_simplec:reg_i|q[2]                                                                     ; 2       ;
; fz80:Z80|reg_2:reg_adrh|q[2]                                                                        ; 2       ;
; fz80:Z80|reg_simplec:reg_i|q[1]                                                                     ; 2       ;
; fz80:Z80|reg_2:reg_adrh|q[1]                                                                        ; 2       ;
; fz80:Z80|reg_simplec:reg_i|q[0]                                                                     ; 2       ;
; fz80:Z80|reg_2:reg_adrh|q[0]                                                                        ; 2       ;
; fz80:Z80|Mux17~2                                                                                    ; 2       ;
; fz80:Z80|Mux17~1                                                                                    ; 2       ;
; fz80:Z80|Mux19~2                                                                                    ; 2       ;
; fz80:Z80|Mux19~1                                                                                    ; 2       ;
; fz80:Z80|Mux20~3                                                                                    ; 2       ;
+-----------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+----------------------------------------------------+
; Name                                                                                                    ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                           ; Location                                           ;
+---------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+----------------------------------------------------+
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|ALTSYNCRAM ; M4K  ; True Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None                          ; M4K_X33_Y17                                        ;
; crtc:crtc|cg:cg|altsyncram:Ram0_rtl_0|altsyncram_ph51:auto_generated|ALTSYNCRAM                         ; AUTO ; ROM            ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 4    ; db/PC8001.rom0_cg_cbc.hdl.mif ; M4K_X33_Y12, M4K_X33_Y14, M4K_X33_Y11, M4K_X33_Y10 ;
; ukp:ukp|ARAMB4_S4_S8:keyboard|altsyncram:altsyncram_component|altsyncram_4k52:auto_generated|ALTSYNCRAM ; M4K  ; True Dual Port ; Dual Clocks  ; 512          ; 8            ; 1024         ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 32                          ; 8                           ; 64                          ; 4                           ; 256                 ; 1    ; None                          ; M4K_X19_Y19                                        ;
; ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_qku:auto_generated|ALTSYNCRAM                 ; AUTO ; ROM            ; Single Clock ; 1024         ; 4            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 1024                        ; 4                           ; --                          ; --                          ; 4096                ; 1    ; PC8001.pc80010.rtl.mif        ; M4K_X19_Y17                                        ;
+---------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+----------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 3,582 / 30,600 ( 12 % ) ;
; Direct links               ; 242 / 43,552 ( 1 % )    ;
; Global clocks              ; 4 / 8 ( 50 % )          ;
; LAB clocks                 ; 34 / 312 ( 11 % )       ;
; LUT chains                 ; 219 / 10,854 ( 2 % )    ;
; Local interconnects        ; 3,956 / 43,552 ( 9 % )  ;
; M4K buffers                ; 28 / 1,872 ( 1 % )      ;
; R4s                        ; 3,964 / 28,560 ( 14 % ) ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.59) ; Number of LABs  (Total = 236) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 13                            ;
; 2                                          ; 5                             ;
; 3                                          ; 6                             ;
; 4                                          ; 4                             ;
; 5                                          ; 1                             ;
; 6                                          ; 2                             ;
; 7                                          ; 16                            ;
; 8                                          ; 15                            ;
; 9                                          ; 18                            ;
; 10                                         ; 156                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.22) ; Number of LABs  (Total = 236) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 162                           ;
; 1 Clock enable                     ; 71                            ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 19                            ;
; 2 Clock enables                    ; 30                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.23) ; Number of LABs  (Total = 236) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 11                            ;
; 2                                           ; 7                             ;
; 3                                           ; 5                             ;
; 4                                           ; 5                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 10                            ;
; 8                                           ; 16                            ;
; 9                                           ; 16                            ;
; 10                                          ; 121                           ;
; 11                                          ; 16                            ;
; 12                                          ; 11                            ;
; 13                                          ; 7                             ;
; 14                                          ; 7                             ;
; 15                                          ; 1                             ;
; 16                                          ; 0                             ;
; 17                                          ; 2                             ;
; 18                                          ; 0                             ;
; 19                                          ; 0                             ;
; 20                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.08) ; Number of LABs  (Total = 236) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 14                            ;
; 2                                               ; 13                            ;
; 3                                               ; 24                            ;
; 4                                               ; 21                            ;
; 5                                               ; 26                            ;
; 6                                               ; 35                            ;
; 7                                               ; 34                            ;
; 8                                               ; 25                            ;
; 9                                               ; 18                            ;
; 10                                              ; 11                            ;
; 11                                              ; 7                             ;
; 12                                              ; 2                             ;
; 13                                              ; 2                             ;
; 14                                              ; 1                             ;
; 15                                              ; 1                             ;
; 16                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.34) ; Number of LABs  (Total = 236) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 8                             ;
; 3                                            ; 4                             ;
; 4                                            ; 6                             ;
; 5                                            ; 3                             ;
; 6                                            ; 4                             ;
; 7                                            ; 7                             ;
; 8                                            ; 2                             ;
; 9                                            ; 5                             ;
; 10                                           ; 10                            ;
; 11                                           ; 10                            ;
; 12                                           ; 9                             ;
; 13                                           ; 7                             ;
; 14                                           ; 9                             ;
; 15                                           ; 14                            ;
; 16                                           ; 8                             ;
; 17                                           ; 7                             ;
; 18                                           ; 4                             ;
; 19                                           ; 23                            ;
; 20                                           ; 56                            ;
; 21                                           ; 38                            ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Sat Feb 25 23:06:03 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off PC8001 -c PC8001
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP1C12Q240C8 for design "PC8001"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C6Q240C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 24
    Info: Pin ~ASDO~ is reserved at location 37
Critical Warning: No exact pin location assignment(s) for 20 pins of 50 total pins
    Info: Pin vtune not assigned to an exact location on the device
    Info: Pin usb_dp not assigned to an exact location on the device
    Info: Pin usb_dm not assigned to an exact location on the device
    Info: Pin clk_out not assigned to an exact location on the device
    Info: Pin ind not assigned to an exact location on the device
    Info: Pin O_A[16] not assigned to an exact location on the device
    Info: Pin y_out[0] not assigned to an exact location on the device
    Info: Pin y_out[1] not assigned to an exact location on the device
    Info: Pin y_out[2] not assigned to an exact location on the device
    Info: Pin y_out[3] not assigned to an exact location on the device
    Info: Pin c_out[0] not assigned to an exact location on the device
    Info: Pin c_out[1] not assigned to an exact location on the device
    Info: Pin c_out[2] not assigned to an exact location on the device
    Info: Pin c_out[3] not assigned to an exact location on the device
    Info: Pin beep_out not assigned to an exact location on the device
    Info: Pin motor not assigned to an exact location on the device
    Info: Pin I_SW_0 not assigned to an exact location on the device
    Info: Pin I_SW_1 not assigned to an exact location on the device
    Info: Pin vcoclk not assigned to an exact location on the device
    Info: Pin usbclk not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'PC8001.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "usbclk" to use Global clock in PIN 29
Info: Automatically promoted signal "vcoclk" to use Global clock in PIN 28
Info: Automatically promoted signal "I_CLK_21M" to use Global clock
Info: Pin "I_CLK_21M" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "ukp:ukp|clockgen:clockgen|ph_sync" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 18 (unused VREF, 3.3V VCCIO, 2 input, 14 output, 2 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  39 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 29 total pin(s) used --  16 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 10% of the available device resources
    Info: Router estimated peak interconnect usage is 34% of the available device resources in the region that extends from location X32_Y14 to location X42_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:04
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 336 megabytes
    Info: Processing ended: Sat Feb 25 23:06:12 2012
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


