module top_module ( 
    input clk, 
    input [7:0] d, 
    input [1:0] sel, 
    output [7:0] q 
);
    wire [7:0] q1,q2,q3;
    my_dff8 my1(clk, d,q1);
    my_dff8 my2(clk, q1,q2);
    my_dff8 my3(clk,q2,q3);
    //assign q= sel[1] ? (sel[0]? q3: q2): (sel[0]? q1: d);  // Alternative one
    always @(*)begin  //alternative two
       case (sel)
            2'b00 :q=d;
            2'b01 :q=q1;
            2'b10 :q=q2;
            2'b11 :q=q3;
        endcase
          if(sel==2'b00)
            q=d;
        else if( sel == 2'b01)
      		q = q1;
        else if( sel == 2'b10)
      		q = q2;
        else if( sel == 2'b11)
      		q = q3;
    end
    /*always @(*)begin  //alternative three
          if(sel==2'b00)
            q=d;
        else if( sel == 2'b01)
      		q = q1;
        else if( sel == 2'b10)
      		q = q2;
        else if( sel == 2'b11)
      		q = q3;
    end*/

endmodule
