{
  "module_name": "guts.h",
  "hash_id": "c7e6b5eef3933b4032f8e9da982d0ea1a2e6f572a18f98ec8a6fc5db14845361",
  "original_prompt": "Ingested from linux-6.6.14/include/linux/fsl/guts.h",
  "human_readable_source": " \n \n\n#ifndef __FSL_GUTS_H__\n#define __FSL_GUTS_H__\n\n#include <linux/types.h>\n#include <linux/io.h>\n\n \nstruct ccsr_guts {\n\tu32\tporpllsr;\t \n\tu32\tporbmsr;\t \n\tu32\tporimpscr;\t \n\tu32\tpordevsr;\t \n\tu32\tpordbgmsr;\t \n\tu32\tpordevsr2;\t \n\tu8\tres018[0x20 - 0x18];\n\tu32\tporcir;\t\t \n\tu8\tres024[0x30 - 0x24];\n\tu32\tgpiocr;\t\t \n\tu8\tres034[0x40 - 0x34];\n\tu32\tgpoutdr;\t \n\tu8\tres044[0x50 - 0x44];\n\tu32\tgpindr;\t\t \n\tu8\tres054[0x60 - 0x54];\n\tu32\tpmuxcr;\t\t \n\tu32\tpmuxcr2;\t \n\tu32\tdmuxcr;\t\t \n        u8\tres06c[0x70 - 0x6c];\n\tu32\tdevdisr;\t \n#define CCSR_GUTS_DEVDISR_TB1\t0x00001000\n#define CCSR_GUTS_DEVDISR_TB0\t0x00004000\n\tu32\tdevdisr2;\t \n\tu8\tres078[0x7c - 0x78];\n\tu32\tpmjcr;\t\t \n\tu32\tpowmgtcsr;\t \n\tu32\tpmrccr;\t\t \n\tu32\tpmpdccr;\t \n\tu32\tpmcdr;\t\t \n\tu32\tmcpsumr;\t \n\tu32\trstrscr;\t \n\tu32\tectrstcr;\t \n\tu32\tautorstsr;\t \n\tu32\tpvr;\t\t \n\tu32\tsvr;\t\t \n\tu8\tres0a8[0xb0 - 0xa8];\n\tu32\trstcr;\t\t \n\tu8\tres0b4[0xc0 - 0xb4];\n\tu32\tiovselsr;\t \n\tu8\tres0c4[0x100 - 0xc4];\n\tu32\trcwsr[16];\t \n\tu8\tres140[0x224 - 0x140];\n\tu32\tiodelay1;\t \n\tu32\tiodelay2;\t \n\tu8\tres22c[0x604 - 0x22c];\n\tu32\tpamubypenr;\t \n\tu8\tres608[0x800 - 0x608];\n\tu32\tclkdvdr;\t \n\tu8\tres804[0x900 - 0x804];\n\tu32\tircr;\t\t \n\tu8\tres904[0x908 - 0x904];\n\tu32\tdmacr;\t\t \n\tu8\tres90c[0x914 - 0x90c];\n\tu32\telbccr;\t\t \n\tu8\tres918[0xb20 - 0x918];\n\tu32\tddr1clkdr;\t \n\tu32\tddr2clkdr;\t \n\tu32\tddrclkdr;\t \n\tu8\tresb2c[0xe00 - 0xb2c];\n\tu32\tclkocr;\t\t \n\tu8\trese04[0xe10 - 0xe04];\n\tu32\tddrdllcr;\t \n\tu8\trese14[0xe20 - 0xe14];\n\tu32\tlbcdllcr;\t \n\tu32\tcpfor;\t\t \n\tu8\trese28[0xf04 - 0xe28];\n\tu32\tsrds1cr0;\t \n\tu32\tsrds1cr1;\t \n\tu8\tresf0c[0xf2c - 0xf0c];\n\tu32\titcr;\t\t \n\tu8\tresf30[0xf40 - 0xf30];\n\tu32\tsrds2cr0;\t \n\tu32\tsrds2cr1;\t \n} __attribute__ ((packed));\n\n \n#define MPC85xx_PMUXCR_QE(x) (0x8000 >> (x))\n\n#ifdef CONFIG_PPC_86xx\n\n#define CCSR_GUTS_DMACR_DEV_SSI\t0\t \n#define CCSR_GUTS_DMACR_DEV_IR\t1\t \n\n \nstatic inline void guts_set_dmacr(struct ccsr_guts __iomem *guts,\n\tunsigned int co, unsigned int ch, unsigned int device)\n{\n\tunsigned int shift = 16 + (8 * (1 - co) + 2 * (3 - ch));\n\n\tclrsetbits_be32(&guts->dmacr, 3 << shift, device << shift);\n}\n\n#define CCSR_GUTS_PMUXCR_LDPSEL\t\t0x00010000\n#define CCSR_GUTS_PMUXCR_SSI1_MASK\t0x0000C000\t \n#define CCSR_GUTS_PMUXCR_SSI1_LA\t0x00000000\t \n#define CCSR_GUTS_PMUXCR_SSI1_HI\t0x00004000\t \n#define CCSR_GUTS_PMUXCR_SSI1_SSI\t0x00008000\t \n#define CCSR_GUTS_PMUXCR_SSI2_MASK\t0x00003000\t \n#define CCSR_GUTS_PMUXCR_SSI2_LA\t0x00000000\t \n#define CCSR_GUTS_PMUXCR_SSI2_HI\t0x00001000\t \n#define CCSR_GUTS_PMUXCR_SSI2_SSI\t0x00002000\t \n#define CCSR_GUTS_PMUXCR_LA_22_25_LA\t0x00000000\t \n#define CCSR_GUTS_PMUXCR_LA_22_25_HI\t0x00000400\t \n#define CCSR_GUTS_PMUXCR_DBGDRV\t\t0x00000200\t \n#define CCSR_GUTS_PMUXCR_DMA2_0\t\t0x00000008\n#define CCSR_GUTS_PMUXCR_DMA2_3\t\t0x00000004\n#define CCSR_GUTS_PMUXCR_DMA1_0\t\t0x00000002\n#define CCSR_GUTS_PMUXCR_DMA1_3\t\t0x00000001\n\n \nstatic inline void guts_set_pmuxcr_dma(struct ccsr_guts __iomem *guts,\n\tunsigned int co, unsigned int ch, unsigned int value)\n{\n\tif ((ch == 0) || (ch == 3)) {\n\t\tunsigned int shift = 2 * (co + 1) - (ch & 1) - 1;\n\n\t\tclrsetbits_be32(&guts->pmuxcr, 1 << shift, value << shift);\n\t}\n}\n\n#define CCSR_GUTS_CLKDVDR_PXCKEN\t0x80000000\n#define CCSR_GUTS_CLKDVDR_SSICKEN\t0x20000000\n#define CCSR_GUTS_CLKDVDR_PXCKINV\t0x10000000\n#define CCSR_GUTS_CLKDVDR_PXCKDLY_SHIFT 25\n#define CCSR_GUTS_CLKDVDR_PXCKDLY_MASK\t0x06000000\n#define CCSR_GUTS_CLKDVDR_PXCKDLY(x) \\\n\t(((x) & 3) << CCSR_GUTS_CLKDVDR_PXCKDLY_SHIFT)\n#define CCSR_GUTS_CLKDVDR_PXCLK_SHIFT\t16\n#define CCSR_GUTS_CLKDVDR_PXCLK_MASK\t0x001F0000\n#define CCSR_GUTS_CLKDVDR_PXCLK(x) (((x) & 31) << CCSR_GUTS_CLKDVDR_PXCLK_SHIFT)\n#define CCSR_GUTS_CLKDVDR_SSICLK_MASK\t0x000000FF\n#define CCSR_GUTS_CLKDVDR_SSICLK(x) ((x) & CCSR_GUTS_CLKDVDR_SSICLK_MASK)\n\n#endif\n\nstruct ccsr_rcpm_v1 {\n\tu8\tres0000[4];\n\t__be32\tcdozsr;\t     \n\tu8\tres0008[4];\n\t__be32\tcdozcr;\t     \n\tu8\tres0010[4];\n\t__be32\tcnapsr;\t     \n\tu8\tres0018[4];\n\t__be32\tcnapcr;\t     \n\tu8\tres0020[4];\n\t__be32\tcdozpsr;     \n\tu8\tres0028[4];\n\t__be32\tcnappsr;     \n\tu8\tres0030[4];\n\t__be32\tcwaitsr;     \n\tu8\tres0038[4];\n\t__be32\tcwdtdsr;     \n\t__be32\tpowmgtcsr;   \n#define RCPM_POWMGTCSR_SLP\t0x00020000\n\tu8\tres0044[12];\n\t__be32\tippdexpcr;   \n\tu8\tres0054[16];\n\t__be32\tcpmimr;\t     \n\tu8\tres0068[4];\n\t__be32\tcpmcimr;     \n\tu8\tres0070[4];\n\t__be32\tcpmmcmr;     \n\tu8\tres0078[4];\n\t__be32\tcpmnmimr;    \n\tu8\tres0080[4];\n\t__be32\tctbenr;\t     \n\tu8\tres0088[4];\n\t__be32\tctbckselr;   \n\tu8\tres0090[4];\n\t__be32\tctbhltcr;    \n\tu8\tres0098[4];\n\t__be32\tcmcpmaskcr;  \n};\n\nstruct ccsr_rcpm_v2 {\n\tu8\tres_00[12];\n\t__be32\ttph10sr0;\t \n\tu8\tres_10[12];\n\t__be32\ttph10setr0;\t \n\tu8\tres_20[12];\n\t__be32\ttph10clrr0;\t \n\tu8\tres_30[12];\n\t__be32\ttph10psr0;\t \n\tu8\tres_40[12];\n\t__be32\ttwaitsr0;\t \n\tu8\tres_50[96];\n\t__be32\tpcph15sr;\t \n\t__be32\tpcph15setr;\t \n\t__be32\tpcph15clrr;\t \n\t__be32\tpcph15psr;\t \n\tu8\tres_c0[16];\n\t__be32\tpcph20sr;\t \n\t__be32\tpcph20setr;\t \n\t__be32\tpcph20clrr;\t \n\t__be32\tpcph20psr;\t \n\t__be32\tpcpw20sr;\t \n\tu8\tres_e0[12];\n\t__be32\tpcph30sr;\t \n\t__be32\tpcph30setr;\t \n\t__be32\tpcph30clrr;\t \n\t__be32\tpcph30psr;\t \n\tu8\tres_100[32];\n\t__be32\tippwrgatecr;\t \n\tu8\tres_124[12];\n\t__be32\tpowmgtcsr;\t \n#define RCPM_POWMGTCSR_LPM20_RQ\t\t0x00100000\n#define RCPM_POWMGTCSR_LPM20_ST\t\t0x00000200\n#define RCPM_POWMGTCSR_P_LPM20_ST\t0x00000100\n\tu8\tres_134[12];\n\t__be32\tippdexpcr[4];\t \n\tu8\tres_150[12];\n\t__be32\ttpmimr0;\t \n\tu8\tres_160[12];\n\t__be32\ttpmcimr0;\t \n\tu8\tres_170[12];\n\t__be32\ttpmmcmr0;\t \n\tu8\tres_180[12];\n\t__be32\ttpmnmimr0;\t \n\tu8\tres_190[12];\n\t__be32\ttmcpmaskcr0;\t \n\t__be32\tpctbenr;\t \n\t__be32\tpctbclkselr;\t \n\t__be32\ttbclkdivr;\t \n\tu8\tres_1ac[4];\n\t__be32\tttbhltcr[4];\t \n\t__be32\tclpcl10sr;\t \n\t__be32\tclpcl10setr;\t \n\t__be32\tclpcl10clrr;\t \n\t__be32\tclpcl10psr;\t \n\t__be32\tcddslpsetr;\t \n\t__be32\tcddslpclrr;\t \n\t__be32\tcdpwroksetr;\t \n\t__be32\tcdpwrokclrr;\t \n\t__be32\tcdpwrensr;\t \n\t__be32\tcddslsr;\t \n\tu8\tres_1e8[8];\n\t__be32\tdslpcntcr[8];\t \n\tu8\tres_300[3568];\n};\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}