{"patent_id": "10-2024-7043287", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0022073", "출원번호": "10-2024-7043287", "발명의 명칭": "캐비티-백 마이크로스트립 다이폴 안테나", "출원인": "엘지전자 주식회사", "발명자": "홍영택"}}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "캐비티-백(cavity-backed) 마이크로스트립 다이폴 안테나 어레이에 있어서,유전체 기판;상기 유전체 기판의 제2 표면상에 배치된 그라운드 - 상기 그라운드는 제1 개방 영역(open area), 제2 개방 영역 및 제3 개방 영역을 포함;상기 유전체 기판의 제2 표면상의 상기 제1 개방 영역에 배치된 방사체들 - 상기 방사체들의 제1 단부는 상기그라운드의 일부와 연결됨;상기 유전체 기판의 제1 표면상에 배치된 마이크로스트립 피더 - 상기 그라운드의 일부는 상기 마이크로스트립피더와 전기적으로 결합됨; 및상기 유전체 기판의 제2 표면상에 배치된 도전 패턴 - 상기 도전 패턴은 상기 방사체들의 제2 단부와 전기적으로 결합됨 - 을 포함하는 PCB(Printed Circuit Board); 및메탈 기판을 포함하고,상기 메탈 기판은,제3 표면;상기 제3 표면에서 반대 측인 제4 표면 - 상기 메탈 기판의 상기 제4 표면은 상기 유전체 기판의 제1 표면과 마주함(faced with);상기 메탈 기판의 제4 표면에 배치된 제1 캐비티 - 상기 제1 캐비티는 상기 방사체들 및 상기 도전 패턴의 제1부분과 중첩된 위치에 형성됨;상기 메탈 기판의 제4 표면에 배치된 제2 캐비티 - 상기 제2 캐비티는 상기 도전 패턴의 제2 부분과 중첩된 위치에 형성됨; 및상기 메탈 기판의 제4 표면에 배치된 제3 캐비티 - 상기 제3 캐비티는 상기 제1 캐비티 및 상기 제2 캐비티에연결되고, 상기 제3 캐비티는 상기 도전 패턴의 제1 부분 및 제2 부분 사이의 중간 부분과 중첩된 위치에 형성됨 - 을 포함하고,상기 제1 캐비티의 크기, 형상 및 깊이는 상기 제2 캐비티의 크기, 형상 및 깊이와 동일하고,상기 제3 캐비티의 크기 및 깊이는 상기 제2 캐비티의 크기 및 깊이보다 더 작은, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서,상기 제1 캐비티의 내부, 상기 제2 캐비티의 내부 및 상기 제3 캐비티의 내부는 공기(air)로 형성되는, 다이폴안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1 항에 있어서,상기 그라운드는 개방 영역을 형성하고,상기 개방 영역에 방사체들이 구비되는, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "공개특허 10-2025-0022073-3-제3 항에 있어서,상기 그라운드의 개방 영역은 상기 제1 캐비티의 크기보다 더 작은, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1 항에 있어서,상기 방사체들은 제1 방사체 패턴과 제2 방사체 패턴으로 형성되고,상기 제1 방사체 패턴과 상기 제2 방사체 패턴 사이에 슬롯의 제1 부분이 형성되고,상기 방사체들과 연결된 상기 그라운드에 상기 슬롯의 제2 부분이 형성되고,상기 슬롯의 제1 부분과 상기 슬롯의 제2 부분은 연결되고,상기 슬롯의 제2 부분의 간격이 상기 슬롯의 제1 부분보다 더 넓게 형성되는, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1 항에 있어서,상기 제1 캐비티와 상기 제2 캐비티의 크기는 가로 및 세로 방향으로 1.18 X 0.74mm이고, 상기 제1 캐비티와 상기 제2 캐비티의 깊이는 0.35mm인, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6 항에 있어서,상기 제3 캐비티의 깊이는 0.13mm인, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7 항에 있어서,상기 제1 캐비티와 상기 제2 캐비티는 각각 가로 방향으로 중심 영역과 상기 중심 영역에 인접한 일 측 영역 및타 측 영역에 3개씩 배치되고,상기 제3 캐비티는 상기 방사체가 배치된 상기 중심 영역의 상기 제1 캐비티와 상기 제2 캐비티를 연결하도록구성되고,상기 제3 캐비티의 크기는 가로 및 세로 방향으로 0.12 X 0.5mm인, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1 항에 있어서,상기 메탈 기판의 높이는 1.0mm인, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9 항에 있어서,상기 유전체 기판의 높이는 80um인, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "캐비티-백(cavity-backed) 마이크로스트립 다이폴 안테나 어레이에 있어서,유전체 기판;상기 유전체 기판의 제1 표면상에 배치된 그라운드 - 상기 그라운드는 제1 개방 영역(open area), 제2 개방 영역 및 제3 개방 영역을 포함상기 유전체 기판의 제1 표면상의 상기 제1 개방 영역에 배치된 제1 방사체 - 상기 제1 방사체의 제1 단부는 상기 그라운드의 제1 부분과 연결됨;공개특허 10-2025-0022073-4-상기 유전체 기판의 제1 표면상의 상기 제1 개방 영역에 배치된 제2 방사체 - 상기 제2 방사체의 제3 단부는 상기 그라운드의 제2 부분과 연결됨;상기 그라운드의 제1 부분 및 상기 그라운드의 제2 부분 사이에 배치된 제1 갭;상기 제1 방사체 및 상기 제2 방사체 사이에 배치된 제2 갭;상기 유전체 기판의 제2 표면상에 배치된 마이크로스트립 피더 - 상기 마이크로스트립 피더는 상기 그라운드의제1 부분 및 제2 부분과 전기적으로 결합됨;상기 유전체 기판의 제1 표면상에 배치된 도전 패턴 - 상기 도전 패턴은 상기 제1 방사체의 제2 단부 및 상기제2 방사체의 제4 단부와 전기적으로 결합됨 - 을 포함하는 PCB(Printed Circuit Board); 및메탈 기판을 포함하고,상기 메탈 기판은,제3 표면;상기 제3 표면에서 반대 측인 제4 표면 - 상기 메탈 기판의 상기 제4 표면은 상기 유전체 기판의 제1 표면과 마주함(faced with);상기 메탈 기판의 제4 표면에 배치된 제1 캐비티 - 상기 제1 캐비티는 상기 제1 및 제2 방사체 및 상기 도전 패턴의 제1 부분과 중첩된 위치에 형성됨;상기 메탈 기판의 제4 표면에 배치된 제2 캐비티 - 상기 제2 캐비티는 상기 도전 패턴의 제2 부분과 중첩된 위치에 형성됨; 및상기 메탈 기판의 제4 표면에 배치된 제3 캐비티 - 상기 제3 캐비티는 상기 제1 캐비티 및 상기 제2 캐비티에연결되고, 상기 제3 캐비티는 상기 도전 패턴의 제1 부분 및 제2 부분 사이의 중간 부분과 중첩된 위치에 형성됨 - 을 포함하고,상기 제1 캐비티의 크기, 형상 및 깊이는 상기 제2 캐비티의 크기, 형상 및 깊이와 동일하고,상기 제3 캐비티의 크기 및 깊이는 상기 제2 캐비티의 크기 및 깊이보다 더 작은, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11 항에 있어서,상기 제1 캐비티의 내부, 상기 제2 캐비티의 내부 및 상기 제3 캐비티의 내부는 공기(air)로 형성되는, 다이폴안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11 항에 있어서,상기 그라운드는 개방 영역을 형성하고,상기 개방 영역에 상기 제1 및 제2 방사체가 구비되는, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13 항에 있어서,상기 그라운드의 개방 영역은 상기 제1 캐비티의 크기보다 더 작은, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제11 항에 있어서,상기 제1 방사체와 상기 제2 방사체 사이에 슬롯의 제1 부분이 형성되고,상기 방사체들과 연결된 상기 그라운드에 상기 슬롯의 제2 부분이 형성되고,공개특허 10-2025-0022073-5-상기 슬롯의 제1 부분과 상기 슬롯의 제2 부분은 연결되고,상기 슬롯의 제2 부분의 간격이 상기 슬롯의 제1 부분보다 더 넓게 형성되는, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제11 항에 있어서,상기 제1 캐비티와 상기 제2 캐비티의 크기는 가로 및 세로 방향으로 1.18 X 0.74mm이고, 상기 제1 캐비티와 상기 제2 캐비티의 깊이는 0.35mm인, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16 항에 있어서,상기 제3 캐비티의 깊이는 0.13mm인, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17 항에 있어서,상기 제1 캐비티와 상기 제2 캐비티는 각각 가로 방향으로 중심 영역과 상기 중심 영역에 인접한 일 측 영역 및타 측 영역에 3개씩 배치되고,상기 제3 캐비티는 상기 방사체가 배치된 상기 중심 영역의 상기 제1 캐비티와 상기 제2 캐비티를 연결하도록구성되고,상기 제3 캐비티의 크기는 가로 및 세로 방향으로 0.12 X 0.5mm인, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제11 항에 있어서,상기 메탈 기판의 높이는 1.0mm인, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19 항에 있어서,상기 유전체 기판의 높이는 80um인, 다이폴 안테나 어레이."}
{"patent_id": "10-2024-7043287", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "캐비티-백(cavity-backed) 마이크로스트립 다이폴 안테나 어레이는 PCB(Printed Circuit Board); 및 메탈 기판 을 포함할 수 있다. 상기 PCB는 유전체 기판; 상기 유전체 기판의 제2 표면상에 배치된 그라운드 - 상기 그라운 드는 제1 개방 영역(open area), 제2 개방 영역 및 제3 개방 영역을 포함; 상기 유전체 기판의 제2 표면상의 상 기 제1 개방 영역에 배치된 방사체들 - 상기 방사체들의 제1 단부는 상기 그라운드의 일부와 연결됨; 상기 유전 체 기판의 제1 표면상에 배치된 마이크로스트립 피더 - 상기 그라운드의 일부는 상기 마이크로스트립 피더와 전 기적으로 결합됨; 및 상기 유전체 기판의 제2 표면상에 배치된 도전 패턴 - 상기 도전 패턴은 상기 방사체들의 제2 단부와 전기적으로 결합됨 - 을 포함할 수 있다."}
{"patent_id": "10-2024-7043287", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 명세서는 캐비티-백 마이크로스트립 안테나에 관한 것이다. 특정 구현은 캐비티-백 마이크로스트립 안테나 어레이 및 이를 포함하는 전자 기기에 관한 것이다."}
{"patent_id": "10-2024-7043287", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자기기(electronic devices)의 기능이 다양화됨에 따라 음악이나 동영상 파일의 재생, 게임, 방송의 수신 등 의 복합적인 기능들을 갖춘 멀티미디어 기기(Multimedia player)와 같은 영상표시장치로 구현될 수 있다. 영상표시장치는 영상 컨텐츠를 재생하는 기기로서, 다양한 소스로부터 영상을 수신하여 재생한다. 영상표시장치 는 PC(Personal Computer), 스마트폰, 태블릿 PC, 노트북, TV 등 다양한 기기로 구현된다. 스마트 TV 등과 같 은 영상표시장치에서 웹 브라우저와 같은 웹 컨텐츠 제공을 위한 어플리케이션을 제공할 수 있다. 한편, 5세대/6세대(5th/6th Generation) 이동 통신의 급격한 발전과 함께 초고속, 대용량 통신을 지원하기 통신 모듈 설계기술이 빠르게 진화하고 있다. 이에 따라, 밀리미터파 및 테라 헤르츠 대역의 송수신기 개발에 대한 수요가 크게 증가하고 있다. 한편, 전자 기기 간에 통신 서비스를 위한 인터페이스로 WiFi 무선 인터페이스 이외에 테라 헤르츠 대역을 이용 한 초고속 무선 인터페이스가 고려될 수 있다. 이러한 초고속 무선 인터페이스를 이용하는 경우, 전자 기기 간에 고속 데이터 전송을 위해 밀리미터파 (mmWave) 대역 이외에 테라 헤르츠(THz) 대역을 이용할 수 있다. 테라 헤르츠 대역은 100 GHz 내지 10 THz 사이의 주파수 대역을 의미하며, 일반적으로 주파수 대역이 올라갈수 록 넓은 통신 대역폭을 사용할 수 있어 6G에서 요구하는 초고속 통신에 적합하다. 테라 헤르츠 대역은 5G(데이 터 전송 속도: 최고 20 Gbps) 대비 최대 50배 빠른 1Tbps (1초에 1조 비트를 전송하는 속도)를 목표로 하는 6G 통신의 후보 주파수 대역으로 고려되고 있다. 그러나 높은 주파수 대역일수록 전파 특성상 경로 손실이 크고 전 파 도달 거리가 짧아지는 문제가 있어 통신 시스템 내에 수많은 안테나를 집적하고 전파를 특정 방향으로 송· 수신하는 고도의 빔포밍(Beamforming) 기술이 요구된다. 최근 6G THz 대역 송수신기에 관한 연구는 주로 D-band (110 GHz 내지 170 GHz) 주파수 대역에서 수행되고 있다. 이에 따라, D-band 대역 내에서 매우 넓은 동작 대역을 갖는 광대역 안테나 설계가 요구된다. 또한 6G 통 신에서는 송신기와 수신기 사이의 거리에 따른 자유 공간 경로 손실(Free space path loss)이 매우 크다. 따라 서, 높은 신호 손실을 보상하기 위한 고이득 안테나 설계가 요구된다. 6G 안테나 설계에서는 안테나의 방사이득을 높이기 위하여 높은 지향성을 갖는 패치 안테나가 사용될 수 있다. 하지만, 패치 안테나는 동작 주파수대역이 협소하고, 안테나 이득도 제한된다. 따라서, 120 GHz 대역에서 광대 역 동작하고 및 고이득을 갖는 캐비티 안테나 설계가 요구된다. 이와 관련하여, 실제 6G 통신에서의 요구 성능 을 만족하기 위해서는 동작 대역폭 및 방사 이득 측면에서 추가적인 개선이 필요하다."}
{"patent_id": "10-2024-7043287", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 명세서는 전술한 문제 및 다른 문제를 해결하기 위한 것으로 6G 통신을 위한 테라 헤르츠 대역에서 동작하는 안테나 모듈 및 이를 구비하는 전자 기기를 제공하기 위한 것이다. 본 명세서의 목적은 높은 방사이득과 넓은 대역폭 성능을 갖는 테라 헤르츠 대역의 안테나 구조를 설계하고자 한다. 본 명세서의 목적은 6G 주파수 대역 전체에서 높은 방사이득 성능을 확보하기 위한 것이다. 본 명세서의 목적은 안테나 구조들 간에 전계 분포가 동위상 합성되어 안테나 지향성 및 방사 이득을 향상하기 위한 것이다."}
{"patent_id": "10-2024-7043287", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 또는 다른 목적을 달성하기 위해 실시 예에 따른 캐비티-백(cavity-backed) 마이크로스트립 다이폴 안테나 어레이는 PCB(Printed Circuit Board); 및 메탈 기판을 포함할 수 있다. 상기 PCB는 유전체 기판; 상기 유전체 기판의 제2 표면상에 배치된 그라운드 - 상기 그라운드는 제1 개방 영역(open area), 제2 개방 영역 및 제3 개 방 영역을 포함; 상기 유전체 기판의 제2 표면상의 상기 제1 개방 영역에 배치된 방사체들 - 상기 방사체들의 제1 단부는 상기 그라운드의 일부와 연결됨; 상기 유전체 기판의 제1 표면상에 배치된 마이크로스트립 피더 - 상기 그라운드의 일부는 상기 마이크로스트립 피더와 전기적으로 결합됨; 및 상기 유전체 기판의 제2 표면상에 배치된 도전 패턴 - 상기 도전 패턴은 상기 방사체들의 제2 단부와 전기적으로 결합됨 - 을 포함할 수 있다. 실시 예로, 상기 메탈 기판은 제3 표면; 상기 제3 표면에서 반대 측인 제4 표면 - 상기 메탈 기판의 상기 제4 표면은 상기 유전체 기판의 제1 표면과 마주함(faced with); 상기 메탈 기판의 제4 표면에 배치된 제1 캐비티 - 상기 제1 캐비티는 상기 방사체들 및 상기 도전 패턴의 제1 부분과 중첩된 위치에 형성됨; 상기 메탈 기판의 제 4 표면에 배치된 제2 캐비티 - 상기 제2 캐비티는 상기 도전 패턴의 제2 부분과 중첩된 위치에 형성됨; 및 상기 메탈 기판의 제4 표면에 배치된 제3 캐비티 - 상기 제3 캐비티는 상기 제1 캐비티 및 상기 제2 캐비티에 연결되 고, 상기 제3 캐비티는 상기 도전 패턴의 제1 부분 및 제2 부분 사이의 중간 부분과 중첩된 위치에 형성됨 - 을 포함할 수 있다. 실시 예로, 상기 제1 캐비티의 크기, 형상 및 깊이는 상기 제2 캐비티의 크기, 형상 및 깊이와 동일하고, 상기 제3 캐비티의 크기 및 깊이는 상기 제2 캐비티의 크기 및 깊이보다 더 작게 형성될 수 있다. 실시 예로, 상기 PCB는 유전체 기판; 상기 유전체 기판의 제2 표면상에 배치된 그라운드 - 상기 그라운드는 제1 개방 영역(open area), 제2 개방 영역 및 제3 개방 영역을 포함; 상기 유전체 기판의 제2 표면상의 상기 제1 개 방 영역에 배치된 방사체들 - 상기 방사체들의 제1 단부는 상기 그라운드의 일부와 연결됨; 상기 유전체 기판의제1 표면상에 배치된 마이크로스트립 피더 - 상기 그라운드의 일부는 상기 마이크로스트립 피더와 전기적으로 결합됨; 및 상기 유전체 기판의 제2 표면상에 배치된 도전 패턴 - 상기 도전 패턴은 상기 방사체들의 제2 단부 와 전기적으로 결합됨 - 을 포함할 수 있다. 실시 예로, 상기 제1 캐비티의 내부, 상기 제2 캐비티의 내부 및 상기 제3 캐비티의 내부는 공기(air)로 형성될 수 있다. 실시 예로, 상기 그라운드는 개방 영역을 형성할 수 있다. 상기 개방 영역에 방사체들이 구비될 수 있다. 실시 예로, 상기 그라운드의 개방 영역은 상기 제1 캐비티의 크기보다 더 작게 형성될 수 있다. 실시 예로, 상기 방사체들은 제1 방사체 패턴과 제2 방사체 패턴으로 형성될 수 있다. 상기 제1 방사체 패턴과 상기 제2 방사체 패턴 사이에 슬롯의 제1 부분이 형성될 수 있다. 상기 방사체들과 연결된 상기 그라운드에 상 기 슬롯의 제2 부분이 형성될 수 있다. 상기 슬롯의 제1 부분과 상기 슬롯의 제2 부분은 연결될 수 있다. 상기 슬롯의 제2 부분의 간격이 상기 슬롯의 제1 부분보다 더 넓게 형성될 수 있다. 실시 예로, 상기 제1 캐비티와 상기 제2 캐비티의 크기는 가로 및 세로 방향으로 1.18 X 0.74mm이고, 상기 제1 캐비티와 상기 제2 캐비티의 깊이는 0.35mm로 형성될 수 있다. 실시 예로, 상기 제3 캐비티의 깊이는 0.13mm로 형성될 수 있다. 실시 예로, 상기 제1 캐비티와 상기 제2 캐비티는 각각 가로 방향으로 중심 영역과 상기 중심 영역에 인접한 일 측 영역 및 타 측 영역에 3개씩 배치될 수 있다. 상기 제3 캐비티는 상기 방사체가 배치된 상기 중심 영역의 상 기 제1 캐비티와 상기 제2 캐비티를 연결하도록 구성될 수 있다. 상기 제3 캐비티의 크기는 가로 및 세로 방향 으로 0.12 X 0.5mm로 형성될 수 있다. 실시 예로, 상기 메탈 기판의 높이는 1.0mm로 형성될 수 있다. 실시 예로, 상기 유전체 기판의 높이는 80um로 형성될 수 있다. 본 명세서의 또 다른 양상에 따른 캐비티-백(cavity-backed) 마이크로스트립 다이폴 안테나 어레이는 유전체 기 판; 상기 유전체 기판의 제1 표면상에 배치된 그라운드 - 상기 그라운드는 제1 개방 영역(open area), 제2 개방 영역 및 제3 개방 영역을 포함; 상기 유전체 기판의 제1 표면상의 상기 제1 개방 영역에 배치된 제1 방사체 - 상기 제1 방사체의 제1 단부는 상기 그라운드의 제1 부분과 연결됨; 상기 유전체 기판의 제1 표면상의 상기 제1 개방 영역에 배치된 제2 방사체 - 상기 제2 방사체의 제3 단부는 상기 그라운드의 제2 부분과 연결됨; 상기 그 라운드의 제1 부분 및 상기 그라운드의 제2 부분 사이에 배치된 제1 갭; 상기 제1 방사체 및 상기 제2 방사체 사이에 배치된 제2 갭; 상기 유전체 기판의 제2 표면상에 배치된 마이크로스트립 피더 - 상기 마이크로스트립 피더는 상기 그라운드의 제1 부분 및 제2 부분과 전기적으로 결합됨; 및 상기 유전체 기판의 제1 표면상에 배치 된 도전 패턴 - 상기 도전 패턴은 상기 제1 방사체의 제2 단부 및 상기 제2 방사체의 제4 단부와 전기적으로 결 합됨 - 을 포함하는 PCB(Printed Circuit Board)를 포함할 수 있다. 실시 예로, 상기 안테나 어레이는 메탈 기판을 포함할 수 있다. 상기 메탈 기판은 제3 표면; 상기 제3 표면에서 반대 측인 제4 표면 - 상기 메탈 기판의 상기 제4 표면은 상기 유전체 기판의 제1 표면과 마주함(faced with); 상기 메탈 기판의 제4 표면에 배치된 제1 캐비티 - 상기 제1 캐비티는 상기 제1 및 제2 방사체 및 상기 도전 패 턴의 제1 부분과 중첩된 위치에 형성됨; 상기 메탈 기판의 제4 표면에 배치된 제2 캐비티 - 상기 제2 캐비티는 상기 도전 패턴의 제2 부분과 중첩된 위치에 형성됨; 및 상기 메탈 기판의 제4 표면에 배치된 제3 캐비티 - 상 기 제3 캐비티는 상기 제1 캐비티 및 상기 제2 캐비티에 연결되고, 상기 제3 캐비티는 상기 도전 패턴의 제1 부 분 및 제2 부분 사이의 중간 부분과 중첩된 위치에 형성됨 - 을 포함하고, 상기 제1 캐비티의 크기, 형상 및 깊 이는 상기 제2 캐비티의 크기, 형상 및 깊이와 동일하고, 상기 제3 캐비티의 크기 및 깊이는 상기 제2 캐비티의 크기 및 깊이보다 더 작게 형성될 수 있다. 실시 예로, 상기 제1 캐비티의 내부, 상기 제2 캐비티의 내부 및 상기 제3 캐비티의 내부는 공기(air)로 형성될 수 있다. 실시 예로, 상기 그라운드는 개방 영역을 형성하고, 상기 개방 영역에 상기 제1 및 제2 방사체가 구비될 수 있 다. 실시 예로, 상기 그라운드의 개방 영역은 상기 제1 캐비티의 크기보다 더 작게 형성될 수 있다. 실시 예로, 상기 제1 방사체와 상기 제2 방사체 사이에 슬롯의 제1 부분이 형성될 수 있다. 상기 방사체들과 연 결된 상기 그라운드에 상기 슬롯의 제2 부분이 형성될 수 있다. 상기 슬롯의 제1 부분과 상기 슬롯의 제2 부분 은 연결될 수 있다. 상기 슬롯의 제2 부분의 간격이 상기 슬롯의 제1 부분보다 더 넓게 형성될 수 있다. 실시 예로, 상기 제1 캐비티와 상기 제2 캐비티의 크기는 가로 및 세로 방향으로 1.18 X 0.74mm이고, 상기 제1 캐비티와 상기 제2 캐비티의 깊이는 0.35mm로 형성될 수 있다. 실시 예로, 상기 제3 캐비티의 깊이는 0.13mm로 형성될 수 있다. 실시 예로, 상기 제1 캐비티와 상기 제2 캐비티는 각각 가로 방향으로 중심 영역과 상기 중심 영역에 인접한 일 측 영역 및 타 측 영역에 3개씩 배치되고, 상기 제3 캐비티는 상기 방사체가 배치된 상기 중심 영역의 상기 제1 캐비티와 상기 제2 캐비티를 연결하도록 구성되고, 상기 제3 캐비티의 크기는 가로 및 세로 방향으로 0.12 X 0.5mm로 형성될 수 있다. 실시 예로, 상기 메탈 기판의 높이는 1.0mm로 형성될 수 있다. 실시 예로, 상기 유전체 기판의 높이는 80um로 형성될 수 있다."}
{"patent_id": "10-2024-7043287", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "이와 같은 캐비티-백 마이크로스트립 안테나 어레이 및 이를 포함하는 전자 기기의 기술적 효과에 대해 설명하 면 다음과 같다. 실시 예에 따르면, 테라 헤르츠 대역에서 동작하는 안테나 모듈 및 이를 구비하는 전자 기기를 제공할 수 있다. 실시 예에 따르면, 멀티 캐비티 구조를 통해 높은 방사이득과 넓은 대역폭 성능을 갖는 테라 헤르츠 대역의 안 테나 구조를 설계할 수 있다. 실시 예에 따르면, 멀티 캐비티 구조의 형상, 크기 및 깊이의 최적 설계를 통해 6G 주파수 대역 전체에서 높은 방사 이득 성능을 확보할 수 있다. 실시 예에 따르면, 멀티 캐비티 구조의 형상, 크기 및 깊이의 최적 설계를 통해 안테나 구조들 간에 전계 분포 가 동위상 합성되어 안테나 지향성 및 방사 이득을 향상시킬 수 있다. 본 명세서의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 명세서의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 명세 서의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다."}
{"patent_id": "10-2024-7043287", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거 나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명 에서 사용되는 구성요소에 대한 접미사 \"모듈\" 및 \"부\"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용 되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이 해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 명세서의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소 들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 어떤 구성요소가 다른 구성요소에 \"연결되어\" 있다거나 \"접속되어\" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이 해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 \"직접 연결되어\" 있다거나 \"직접 접속되어\" 있 다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, \"포함한다\" 또는 \"가지다\" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부 품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하의 기술은 CDMA, FDMA, TDMA, OFDMA, SC-FDMA 등과 같은 다양한 무선 접속 시스템에 사용될 수 있다. CDMA 는 UTRA(Universal Terrestrial Radio Access)나 CDMA2000과 같은 무선 기술로 구현될 수 있다. TDMA는 GSM(Global System for Mobile communications)/GPRS(General Packet Radio Service)/EDGE(Enhanced Data Rates for GSM Evolution)와 같은 무선 기술로 구현될 수 있다. OFDMA는 IEEE 802.11 (Wi-Fi), IEEE 802.16 (WiMAX), IEEE 802-20, E-UTRA(Evolved UTRA) 등과 같은 무선 기술로 구현될 수 있다. UTRA는 UMTS(Universal Mobile Telecommunications System)의 일부이다. 3GPP(3rd Generation Partnership Project) LTE(Long Term Evolution)은 E-UTRA를 사용하는 E-UMTS(Evolved UMTS)의 일부이고 LTE-A(Advanced)/LTE-A pro는 3GPP LTE의 진화된 버전이다. 3GPP NR(New Radio or New Radio Access Technology)는 3GPP LTE/LTE-A/LTE-A pro의 진화된 버전이다. 3GPP 6G는 3GPP NR의 진화된 버전일 수 있다. 6G 시스템 일반 6G (무선통신) 시스템은 (i) 디바이스 당 매우 높은 데이터 속도, (ii) 매우 많은 수의 연결된 디바이스들, (iii) 글로벌 연결성(global connectivity), (iv) 매우 낮은 지연, (v) 배터리-프리(battery-free) IoT 디바이 스들의 에너지 소비를 낮추고, (vi) 초고신뢰성 연결, (vii) 머신 러닝 능력을 가지는 연결된 지능 등에 목적이 있다. 6G 시스템의 비젼은 intelligent connectivity, deep connectivity, holographic connectivity, ubiquitous connectivity와 같은 4가지 측면일 수 있으며, 6G 시스템은 아래 표 1과 같은 요구 사항을 만족시킬 수 있다. 즉, 표 1은 6G 시스템의 요구 사항의 일례를 나타낸 표이다. 표 1 Per device peak data rate 1 Tbps E2E latency 1 ms Maximum spectral efficiency 100 bps/Hz Mobility support Up to 1000km/h Satellite integration Fully AI Fully Autonomous vehicle Fully XR Fully Haptic Communication Fully 6G 시스템은 Enhanced mobile broadband (eMBB), Ultra-reliable low latency communications (URLLC), massive machine-type communication (mMTC), AI integrated communication, Tactile internet, High throughput, High network capacity, High energy efficiency, Low backhaul and access network congestion, Enhanced data security와 같은 핵심 요소(key factor)들을 가질 수 있다. 도 1은 6G 시스템에서 제공 가능한 통신 구조의 일례를 나타낸 도이다. 6G 시스템은 5G 무선통신 시스템보다 50배 더 높은 동시 무선통신 연결성을 가질 것으로 예상된다. 5G의 key feature인 URLLC는 6G 통신에서 1ms보다 적은 단-대-단(end-to-end) 지연을 제공함으로써 보다 더 주요한 기술 이 될 것이다. 6G 시스템은 자주 사용되는 영역 스펙트럼 효율과 달리 체적 스펙트럼 효율이 훨씬 우수할 것이다. THz(Terahertz) 통신 데이터 전송률은 대역폭을 늘려 높일 수 있다. 이것은 넓은 대역폭으로 sub-THz 통신을 사용하고, 진보된 대규 모 MIMO 기술을 적용하여 수행될 수 있다. 밀리미터 이하의 방사선으로도 알려진 THz파는 일반적으로 0.03mm- 3mm 범위의 해당 파장을 가진 0.1THz와 10THz 사이의 주파수 대역을 나타낸다. 100GHz-300GHz 대역 범위(Sub THz 대역)는 셀룰러 통신을 위한 THz 대역의 주요 부분으로 간주된다. Sub-THz 대역 mmWave 대역에 추가하면 6G 셀룰러 통신 용량은 늘어난다. 정의된 THz 대역 중 300GHz-3THz는 원적외선 (IR) 주파수 대역에 있다. 300GHz- 3THz 대역은 광 대역의 일부이지만 광 대역의 경계에 있으며, RF 대역 바로 뒤에 있다. 따라서, 300 GHz-3 THz 대역은 RF와 유사성을 나타낸다. 이와 관련하여, 도 1은 본 명세서에 따른 밀리미터와 테라 헤르츠 대역을 포함하는 전자기 스펙트럼의 일례를 나타낸다.도 1을 참조하면, THz파는 RF(Radio Frequency)/밀리미터(mm)와 적외선 대역 사이에 위치하며, (i) 가시광/적외 선에 비해 비금속/비분극성 물질을 잘 투과하며 RF/밀리미터파에 비해 파장이 짧아 높은 직진성을 가지며 빔 집 속이 가능할 수 있다. 또한, THz파의 광자 에너지는 수 meV 불과하기 때문에 인체에 무해한 특성이 있다. THz 무선통신에 이용될 것으로 기대되는 주파수 대역은 공기 중 분자 흡수에 의한 전파 손실이 작은 D-밴드 (110GHz~170GHz) 혹은 H-밴드(220GHz~325GHz) 대역일 수 있다. THz 무선통신에 대한 표준화 논의는 3GPP 이외 에도 IEEE 802.15 THz working group을 중심으로 논의되고 있으며, IEEE 802.15의 Task Group (TG3d, TG3e)에 서 발행되는 표준문서는 본 명세서에서 설명되는 내용을 구체화하거나 보충할 수 있다. THz 무선통신은 무선 인식(wireless cognition), 센싱(sensing), 이미징(imaging), 무선 통신(wireless), THz 네비게이션(navigation) 등에 응용될 수 있다. THz 통신의 주요 특성은 (i) 매우 높은 데이터 전송률을 지원하 기 위해 광범위하게 사용 가능한 대역폭, (ii) 고주파에서 발생하는 높은 경로 손실 (고 지향성 안테나는 필수 불가결)을 포함한다. 높은 지향성 안테나에서 생성된 좁은 빔 폭은 간섭을 줄인다. THz 신호의 작은 파장은 훨 씬 더 많은 수의 안테나 소자가 이 대역에서 동작하는 장치 및 BS에 통합될 수 있게 한다. 이를 통해 범위 제한 을 극복할 수 있는 고급 적응형 배열 기술을 사용할 수 있다. 도 2는 본 명세서에 따른 THz 통신 응용의 일례를 나타낸다. 도 2에 도시된 바와 같이, THz 무선통신 시나리오 는 매크로 네트워크(macro network), 마이크로 네트워크(micro network), 나노스케일 네트워크(nanoscale network)로 분류될 수 있다. 매크로 네트워크에서 THz 무선통신은 vehicle-to-vehicle 연결 및 backhaul/fronthaul 연결에 응용될 수 있다. 마이크로 네트워크에서 THz 무선통신은 인도어 스몰 셀(small cell), 데이터 센터에서 무선 연결과 같은 고정된 point-to-point 또는 multi-point 연결, 키오스크 다운로딩과 같은 근거리 통신(near-field communication)에 응용될 수 있다. 아래 표 2는 THz 파에서 이용될 수 있는 기술의 일례를 나타낸 표이다. 표 2 Transceivers Device Available immature, UTC-PD, RTD and SBD Modulation and Coding Low order modulation techniques (OOK, QPSK), ㅣLDPC, Reed Soloman, Hamming, Poalr, Turbo Antenna Omni and Directional, Phased array with low number of antenna elements Bandwidth 69 GHz (or 23 GHz) at 300GHz Channel models Partially Data rate 100Gbps Outdoor deployment No Free space loss High Coverage Low Radio Measurements 300 GHz indoor Device size Few micrometers 광 무선 기술 (Optical wireless technology) OWC 기술은 가능한 모든 장치-대-액세스 네트워크를 위한 RF 기반 통신 외에도 6G 통신을 위해 계획되었다. 이 러한 네트워크는 네트워크-대-백홀/프론트홀 네트워크 연결에 접속한다. OWC 기술은 4G 통신 시스템 이후 이미 사용되고 있으나 6G 통신 시스템의 요구를 충족시키기 위해 더 널리 사용될 것이다. 광 충실도(light fidelity), 가시광 통신, 광 카메라 통신 및 광 대역에 기초한 FSO 통신과 같은 OWC 기술은 이미 잘 알려진 기 술이다. 광 무선 기술 기반의 통신은 매우 높은 데이터 속도, 낮은 지연 시간 및 안전한 통신을 제공할 수 있다. LiDAR 또한 광 대역을 기반으로 6G 통신에서 초 고해상도 3D 매핑을 위해 이용될 수 있다. FSO 백홀 네트워크 FSO 시스템의 송신기 및 수신기 특성은 광섬유 네트워크의 특성과 유사하다. 따라서, FSO 시스템의 데이터 전송 은 광섬유 시스템과 비슷하다. 따라서, FSO는 광섬유 네트워크와 함께 6G 시스템에서 백홀 연결을 제공하는 좋 은 기술이 될 수 있다. FSO를 사용하면, 10,000km 이상의 거리에서도 매우 장거리 통신이 가능하다. FSO는 바다, 우주, 수중, 고립된 섬과 같은 원격 및 비원격 지역을 위한 대용량 백홀 연결을 지원한다. FSO는 셀룰러 BS 연결도 지원한다.대규모 MIMO 기술 스펙트럼 효율을 향상시키는 핵심 기술 중 하나는 MIMO 기술을 적용하는 것이다. MIMO 기술이 향상되면 스펙트 럼 효율도 향상된다. 따라서, 6G 시스템에서 대규모 MIMO 기술이 중요할 것이다. MIMO 기술은 다중 경로를 이용 하기 때문에 데이터 신호가 하나 이상의 경로로 전송될 수 있도록 다중화 기술 및 THz 대역에 적합한 빔 생성 및 운영 기술도 중요하게 고려되어야 한다. 블록 체인 블록 체인은 미래의 통신 시스템에서 대량의 데이터를 관리하는 중요한 기술이 될 것이다. 블록 체인은 분산 원 장 기술의 한 형태로서, 분산 원장은 수많은 노드 또는 컴퓨팅 장치에 분산되어 있는 데이터베이스이다. 각 노 드는 동일한 원장 사본을 복제하고 저장한다. 블록 체인은 P2P 네트워크로 관리된다. 중앙 집중식 기관이나 서 버에서 관리하지 않고 존재할 수 있다. 블록 체인의 데이터는 함께 수집되어 블록으로 구성된다. 블록은 서로 연결되고 암호화를 사용하여 보호된다. 블록 체인은 본질적으로 향상된 상호 운용성(interoperability), 보안, 개인 정보 보호, 안정성 및 확장성을 통해 대규모 IoT를 완벽하게 보완한다. 따라서, 블록 체인 기술은 장치 간 상호 운용성, 대용량 데이터 추적성, 다른 IoT 시스템의 자율적 상호 작용 및 6G 통신 시스템의 대규모 연결 안 정성과 같은 여러 기능을 제공한다. 3D 네트워킹 6G 시스템은 지상 및 공중 네트워크를 통합하여 수직 확장의 사용자 통신을 지원한다. 3D BS는 저궤도 위성 및 UAV를 통해 제공될 것이다. 고도 및 관련 자유도 측면에서 새로운 차원을 추가하면 3D 연결이 기존 2D 네트워크 와 상당히 다르다. 양자 커뮤니케이션 6G 네트워크의 맥락에서 네트워크의 감독되지 않은 강화 학습이 유망하다. 지도 학습 방식은 6G에서 생성된 방 대한 양의 데이터에 레이블을 지정할 수 없다. 비지도 학습에는 라벨링이 필요하지 않다. 따라서, 이 기술은 복 잡한 네트워크의 표현을 자율적으로 구축하는 데 사용할 수 있다. 강화 학습과 비지도 학습을 결합하면 진정한 자율적인 방식으로 네트워크를 운영할 수 있다. 무인 항공기 UAV(Unmanned Aerial Vehicle) 또는 드론은 6G 무선 통신에서 중요한 요소가 될 것이다. 대부분의 경우, UAV 기술을 사용하여 고속 데이터 무선 연결이 제공된다. BS 엔티티는 셀룰러 연결을 제공하기 위해 UAV에 설치된다. UAV는 쉬운 배치, 강력한 가시선 링크 및 이동성이 제어되는 자유도와 같은 고정 BS 인프라에서 볼 수 없는 특정 기능을 가지고 있다. 천재 지변 등의 긴급 상황 동안, 지상 통신 인프라의 배치는 경제적으로 실 현 가능하지 않으며, 때로는 휘발성 환경에서 서비스를 제공할 수 없다. UAV는 이러한 상황을 쉽게 처리할 수 있다. UAV는 무선 통신 분야의 새로운 패러다임이 될 것이다. 이 기술은 eMBB, URLLC 및 mMTC 인 무선 네트워크 의 세 가지 기본 요구 사항을 용이하게 한다. UAV는 또한, 네트워크 연결성 향상, 화재 감지, 재난 응급 서비스, 보안 및 감시, 오염 모니터링, 주차 모니터링, 사고 모니터링 등과 같은 여러 가지 목적을 지원할 수 있다. 따라서, UAV 기술은 6G 통신에 가장 중요한 기술 중 하나로 인식되고 있다. 셀-프리 통신(Cell-free Communication) 여러 주파수와 이기종 통신 기술의 긴밀한 통합은 6G 시스템에서 매우 중요하다. 결과적으로, 사용자는 디바이 스에서 어떤 수동 구성을 만들 필요 없이 네트워크에서 다른 네트워크로 원활하게 이동할 수 있다. 사용 가능한 통신 기술에서 최상의 네트워크가 자동으로 선택된다. 이것은 무선 통신에서 셀 개념의 한계를 깨뜨릴 것이다. 현재, 하나의 셀에서 다른 셀로의 사용자 이동은 고밀도 네트워크에서 너무 많은 핸드 오버를 야기하고, 핸드 오버 실패, 핸드 오버 지연, 데이터 손실 및 핑퐁 효과를 야기한다. 6G 셀-프리 통신은 이 모든 것을 극복하고 더 나은 QoS를 제공할 것이다. 셀-프리 통신은 멀티 커넥티비티 및 멀티-티어 하이브리드 기술과 장치의 서로 다른 이기종 라디오를 통해 달성될 것이다. 무선 정보 및 에너지 전송 통합 WIET은 무선 통신 시스템과 같이 동일한 필드와 웨이브(wave)를 사용한다. 특히, 센서와 스마트폰은 통신 중 무 선 전력 전송을 사용하여 충전될 것이다. WIET은 배터리 충전 무선 시스템의 수명을 연장하기 위한 유망한 기술 이다. 따라서, 배터리가 없는 장치는 6G 통신에서 지원될 것이다.센싱과 커뮤니케이션의 통합 자율 무선 네트워크는 동적으로 변화하는 환경 상태를 지속적으로 감지하고 서로 다른 노드간에 정보를 교환할 수 있는 기능이다. 6G에서, 감지는 자율 시스템을 지원하기 위해 통신과 긴밀하게 통합될 것이다. 액세스 백홀 네트워크의 통합 6G에서 액세스 네트워크의 밀도는 엄청날 것이다. 각 액세스 네트워크는 광섬유와 FSO 네트워크와 같은 백홀 연 결로 연결된다. 매우 많은 수의 액세스 네트워크들에 대처하기 위해, 액세스 및 백홀 네트워크 사이에 긴밀한 통합이 있을 것이다. 홀로그램 빔 포밍 빔 포밍은 특정 방향으로 무선 신호를 전송하기 위해 안테나 배열을 조정하는 신호 처리 절차이다. 스마트 안테 나 또는 진보된 안테나 시스템의 하위 집합이다. 빔 포밍 기술은 높은 호 대잡음비, 간섭 방지 및 거부, 높은 네트워크 효율과 같은 몇 가지 장점이 있다. 홀로그램 빔 포밍 (HBF)은 소프트웨어-정의된 안테나를 사용하기 때문에 MIMO 시스템과 상당히 다른 새로운 빔 포밍 방법이다. HBF는 6G에서 다중 안테나 통신 장치에서 신호의 효율적이고 유연한 전송 및 수신을 위해 매우 효과적인 접근 방식이 될 것이다. 빅 데이터 분석 빅 데이터 분석은 다양한 대규모 데이터 세트 또는 빅 데이터를 분석하기 위한 복잡한 프로세스이다. 이 프로세 스는 숨겨진 데이터, 알 수 없는 상관 관계 및 고객 성향과 같은 정보를 찾아 완벽한 데이터 관리를 보장한다. 빅 데이터는 비디오, 소셜 네트워크, 이미지 및 센서와 같은 다양한 소스에서 수집된다. 이 기술은 6G 시스템에 서 방대한 데이터를 처리하는 데 널리 사용된다. Large Intelligent Surface (LIS) THz 대역 신호의 경우 직진성이 강하여 방해물로 인한 음영 지역이 많이 생길 수 있는데, 이러한 음영 지역 근 처에 LIS 설치함으로써 통신 권역을 확대하고 통신 안정성 강화 및 추가적인 부가 서비스가 가능한 LIS 기술이 중요하게 된다. LIS는 전자기 물질(electromagnetic materials)로 만들어진 인공 표면(artificial surface)이 고, 들어오는 무선파와 나가는 무선파의 전파(propagation)을 변경시킬 수 있다. LIS는 massive MIMO의 확장으 로 보여질 수 있으나, massive MIMO와 서로 다른 array 구조 및 동작 메커니즘이 다르다. 또한, LIS는 수동 엘 리먼트(passive elements)를 가진 재구성 가능한 리플렉터(reflector)로서 동작하는 점 즉, 활성(active) RF chain을 사용하지 않고 신호를 수동적으로만 반사(reflect)하는 점에서 낮은 전력 소비를 가지는 장점이 있다. 또한, LIS의 수동적인 리플렉터 각각은 입사되는 신호의 위상 편이를 독립적으로 조절해야 하기 때문에, 무선 통신 채널에 유리할 수 있다. LIS 컨트롤러를 통해 위상 편이를 적절히 조절함으로써, 반사된 신호는 수신된 신 호 전력을 부스트(boost)하기 위해 타겟 수신기에서 모여질 수 있다. 앞서 살핀 6G 통신 기술은 후술할 본 명세서에서 제안되는 방법들과 결합되어 적용될 수 있으며, 또는 본 명세 서에서 제안하는 방법들의 기술적 특징을 구체화하거나 명확하게 하는데 보충될 수 있다. 한편, 본 명세서에서 제안하는 통신 서비스는 앞서 설명한 6G 통신 기술뿐만 아니라, 3G, 4G 및/또는 5G 통신 기술에 의한 통신 서비 스와 결합되어 적용될 수도 있다. 도 3은 본 명세서에 적용되는 통신 시스템과 이를 통해 무선 통신을 수행하는 장치들을 예시한다. 도 3을 참조 하면, 본 명세서에 적용되는 통신 시스템은 무선 기기, 기지국 및 네트워크를 포함한다. 여기서, 무선 기기 는 무선 접속 기술(예, 5G NR(New RAT), LTE(Long Term Evolution))을 이용하여 통신을 수행하는 기기를 의미 하며, 통신/무선/5G 기기로 지칭될 수 있다. 이로 제한되는 것은 아니지만, 무선 기기는 로봇(100a), 차량 (100b-1, 100b-2), XR(eXtended Reality) 기기(100c), 휴대 기기(Hand-held device)(100d), 가전(100e), IoT(Internet of Thing) 기기(100f), AI기기/서버를 포함할 수 있다. 예를 들어, 차량은 무선 통신 기능 이 구비된 차량, 자율 주행 차량, 차량간 통신을 수행할 수 있는 차량 등을 포함할 수 있다. 여기서, 차량은 UAV(Unmanned Aerial Vehicle)(예, 드론)를 포함할 수 있다. XR 기기는 AR(Augmented Reality)/VR(Virtual Reality)/MR(Mixed Reality) 기기를 포함하며, HMD(Head-Mounted Device), 차량에 구비된 HUD(Head-Up Display), 텔레비전, 스마트폰, 컴퓨터, 웨어러블 디바이스, 가전 기기, 디지털 사이니지(signage), 차량, 로봇 등의 형태로 구현될 수 있다. 휴대 기기는 스마트폰, 스마트패드, 웨어러블 기기(예, 스마트워치, 스마트글래스), 컴퓨터(예, 노트북 등) 등을 포함할 수 있다. 가전은 TV, 냉장고, 세탁기 등을 포함할 수 있다. IoT 기기는 센서, 스마트미터 등을 포함할 수 있다. 예를 들어, 기지국, 네트워크는 무선 기기로도 구현될 수있으며, 특정 무선 기기(200a)는 다른 무선 기기에게 기지국/네트워크 노드로 동작할 수도 있다. 무선 기기(100a~100f)는 기지국을 통해 네트워크와 연결될 수 있다. 무선 기기(100a~100f)에는 AI(Artificial Intelligence) 기술이 적용될 수 있으며, 무선 기기(100a~100f)는 네트워크를 통해 AI 서 버와 연결될 수 있다. 네트워크는 3G 네트워크, 4G(예, LTE) 네트워크 또는 5G(예, NR) 네트워크 등 을 이용하여 구성될 수 있다. 무선 기기(100a~100f)는 기지국/네트워크를 통해 서로 통신할 수도 있 지만, 기지국/네트워크를 통하지 않고 직접 통신(e.g. 사이드링크 통신(sidelink communication))할 수도 있다. 예를 들어, 차량들(100b-1, 100b-2)은 직접 통신(e.g. V2V(Vehicle to Vehicle)/V2X(Vehicle to everything) communication)을 할 수 있다. 또한, IoT 기기(예, 센서)는 다른 IoT 기기(예, 센서) 또는 다른 무선 기기 (100a~100f)와 직접 통신을 할 수 있다. 무선 기기(100a~100f)/기지국-기지국/무선 기기(100a~100f) 간에는 무선 통신/연결(150a, 150b)이 이뤄질 수 있다. 여기서, 무선 통신/연결은 상향/하향링크 통신(150a)과 사이드링크 통신(150b)(또는, D2D 통신)은 다양한 무선 접속 기술(예, 5G NR)을 통해 이뤄질 수 있다. 무선 통신/연결(150a, 150b)을 통해 무선 기기와 기지국/무선 기기는 서로 무선 신호를 송신/수신할 수 있다. 예를 들어, 무선 통신/연결(150a, 150b)은 도 A1의 전체/일부 과정에 기반하여 다양한 물리 채널을 통해 신호를 송신/수신할 수 있다. 이를 위해, 본 명세 서의 다양한 제안들에 기반하여, 무선 신호의 송신/수신을 위한 다양한 구성정보 설정 과정, 다양한 신호 처리 과정(예, 채널 인코딩/디코딩, 변조/복조, 자원 매핑/디매핑 등), 자원 할당 과정 등 중 적어도 일부가 수행될 수 있다. 도 4는 본 명세서에 따라 무선 통신을 수행하는 무선 기기들의 구성을 나타낸다. 도 4를 참조하면, 제1 무선 기 기와 제2 무선 기기는 다양한 무선 접속 기술(예, LTE, NR)을 통해 무선 신호를 송수신할 수 있다. 여기서, {제1 무선 기기, 제2 무선 기기}은 도 19의 {무선 기기(100x), 기지국} 및/또는 {무선 기기(100x), 무선 기기(100x)}에 대응할 수 있다. 제1 무선 기기는 하나 이상의 프로세서 및 하나 이상의 메모리를 포함하며, 추가적으로 하나 이 상의 송수신기 및/또는 하나 이상의 안테나을 더 포함할 수 있다. 프로세서는 메모리 및/ 또는 송수신기를 제어하며, 앞에서 설명/제안한 기능, 절차 및/또는 방법들을 구현하도록 구성될 수 있다. 예를 들어, 프로세서는 메모리 내의 정보를 처리하여 제1 정보/신호를 생성한 뒤, 송수신기을 통해 제1 정보/신호를 포함하는 무선 신호를 전송할 수 있다. 또한, 프로세서는 송수신기를 통해 제2 정보/신호를 포함하는 무선 신호를 수신한 뒤, 제2 정보/신호의 신호 처리로부터 얻은 정보를 메모리에 저 장할 수 있다. 메모리는 프로세서와 연결될 수 있고, 프로세서의 동작과 관련한 다양한 정보를 저장할 수 있다. 예를 들어, 메모리는 프로세서에 의해 제어되는 프로세스들 중 일부 또는 전부를 수 행하거나, 앞에서 설명/제안한 절차 및/또는 방법들을 수행하기 위한 명령들을 포함하는 소프트웨어 코드를 저 장할 수 있다. 여기서, 프로세서와 메모리는 무선 통신 기술(예, LTE, NR)을 구현하도록 설계된 통신 모뎀/회로/칩의 일부일 수 있다. 송수신기는 프로세서와 연결될 수 있고, 하나 이상의 안테나를 통해 무선 신호를 송신 및/또는 수신할 수 있다. 송수신기는 송신기 및/또는 수신기를 포함할 수 있다. 송 수신기는 RF(Radio Frequency) 유닛과 혼용될 수 있다. 본 명세서에서 무선 기기는 통신 모뎀/회로/칩을 의미할 수도 있다. 제2 무선 기기는 하나 이상의 프로세서, 하나 이상의 메모리를 포함하며, 추가적으로 하나 이상 의 송수신기 및/또는 하나 이상의 안테나를 더 포함할 수 있다. 프로세서는 메모리 및/또 는 송수신기를 제어하며, 앞에서 설명/제안한 기능, 절차 및/또는 방법들을 구현하도록 구성될 수 있다. 예를 들어, 프로세서는 메모리 내의 정보를 처리하여 제3 정보/신호를 생성한 뒤, 송수신기를 통해 제3 정보/신호를 포함하는 무선 신호를 전송할 수 있다. 또한, 프로세서는 송수신기를 통해 제4 정보/신호를 포함하는 무선 신호를 수신한 뒤, 제4 정보/신호의 신호 처리로부터 얻은 정보를 메모리에 저 장할 수 있다. 메모리는 프로세서와 연결될 수 있고, 프로세서의 동작과 관련한 다양한 정보를 저장할 수 있다. 예를 들어, 메모리는 프로세서에 의해 제어되는 프로세스들 중 일부 또는 전부를 수 행하거나, 앞에서 설명/제안한 절차 및/또는 방법들을 수행하기 위한 명령들을 포함하는 소프트웨어 코드를 저 장할 수 있다. 여기서, 프로세서와 메모리는 무선 통신 기술(예, LTE, NR)을 구현하도록 설계된 통신 모뎀/회로/칩의 일부일 수 있다. 송수신기는 프로세서와 연결될 수 있고, 하나 이상의 안테나를 통해 무선 신호를 송신 및/또는 수신할 수 있다. 송수신기는 송신기 및/또는 수신기를 포함할 수 있다 송 수신기는 RF 유닛과 혼용될 수 있다. 본 명세서에서 무선 기기는 통신 모뎀/회로/칩을 의미할 수도 있다.이하, 무선 기기(100, 200)의 하드웨어 요소에 대해 보다 구체적으로 설명한다. 이로 제한되는 것은 아니지만, 하나 이상의 프로토콜 계층이 하나 이상의 프로세서(102, 202)에 의해 구현될 수 있다. 예를 들어, 하나 이상의 프로세서(102, 202)는 하나 이상의 계층(예, PHY, MAC, RLC, PDCP, RRC, SDAP와 같은 기능적 계층)을 구현할 수 있다. 하나 이상의 프로세서(102, 202)는 본 문서에 개시된 기능, 절차, 제안 및/또는 방법에 따라 하나 이 상의 PDU(Protocol Data Unit) 및/또는 하나 이상의 SDU(Service Data Unit)를 생성할 수 있다. 하나 이상의 프로세서(102, 202)는 본 문서에 개시된 기능, 절차, 제안 및/또는 방법에 따라 메시지, 제어정보, 데이터 또는 정보를 생성할 수 있다. 하나 이상의 프로세서(102, 202)는 본 문서에 개시된 기능, 절차, 제안 및/또는 방법에 따라 PDU, SDU, 메시지, 제어정보, 데이터 또는 정보를 포함하는 신호(예, 베이스밴드 신호)를 생성하여, 하나 이상의 송수신기(106, 206)에게 제공할 수 있다. 하나 이상의 프로세서(102, 202)는 하나 이상의 송수신기(106, 206)로부터 신호(예, 베이스밴드 신호)를 수신할 수 있고, 본 문서에 개시된 기능, 절차, 제안 및/또는 방법에 따라 PDU, SDU, 메시지, 제어정보, 데이터 또는 정보를 획득할 수 있다. 하나 이상의 프로세서(102, 202)는 컨트롤러, 마이크로 컨트롤러, 마이크로 프로세서 또는 마이크로 컴퓨터로 지칭될 수 있다. 하나 이상의 프로세서(102, 202)는 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합에 의해 구현될 수 있다. 일 예로, 하나 이상의 ASIC(Application Specific Integrated Circuit), 하나 이상의 DSP(Digital Signal Processor), 하나 이상의 DSPD(Digital Signal Processing Device), 하나 이상의 PLD(Programmable Logic Device) 또는 하나 이상의 FPGA(Field Programmable Gate Arrays)가 하나 이상의 프로 세서(102, 202)에 포함될 수 있다. 본 문서에 개시된 기능, 절차, 제안 및/또는 방법들은 펌웨어 또는 소프트웨 어를 사용하여 구현될 수 있고, 펌웨어 또는 소프트웨어는 모듈, 절차, 기능 등을 포함하도록 구현될 수 있다. 본 문서에 개시된 기능, 절차, 제안 및/또는 방법을 수행하도록 설정된 펌웨어 또는 소프트웨어는 하나 이상의 프로세서(102, 202)에 포함되거나, 하나 이상의 메모리(104, 204)에 저장되어 하나 이상의 프로세서(102, 202) 에 의해 구동될 수 있다. 본 문서에 개시된 기능, 절차, 제안 및 또는 방법들은 코드, 명령어 및/또는 명령어의 집합 형태로 펌웨어 또는 소프트웨어를 사용하여 구현될 수 있다. 하나 이상의 메모리(104, 204)는 하나 이상의 프로세서(102, 202)와 연결될 수 있고, 다양한 형태의 데이터, 신 호, 메시지, 정보, 프로그램, 코드, 지시 및/또는 명령을 저장할 수 있다. 하나 이상의 메모리(104, 204)는 ROM, RAM, EPROM, 플래시 메모리, 하드 드라이브, 레지스터, 캐쉬 메모리, 컴퓨터 판독 저장 매체 및/또는 이들 의 조합으로 구성될 수 있다. 하나 이상의 메모리(104, 204)는 하나 이상의 프로세서(102, 202)의 내부 및/또는 외부에 위치할 수 있다. 또한, 하나 이상의 메모리(104, 204)는 유선 또는 무선 연결과 같은 다양한 기술을 통 해 하나 이상의 프로세서(102, 202)와 연결될 수 있다. 하나 이상의 송수신기(106, 206)는 하나 이상의 다른 장치에게 본 문서의 방법들 및/또는 동작 순서도 등에서 언급되는 사용자 데이터, 제어 정보, 무선 신호/채널 등을 전송할 수 있다. 하나 이상의 송수신기(106, 206)는 하나 이상의 다른 장치로부터 본 문서에 개시된 기능, 절차, 제안, 방법 및/또는 동작 순서도 등에서 언급되는 사용자 데이터, 제어 정보, 무선 신호/채널 등을 수신할 수 있다. 예를 들어, 하나 이상의 송수신기(106, 206) 는 하나 이상의 프로세서(102, 202)와 연결될 수 있고, 무선 신호를 송수신할 수 있다. 예를 들어, 하나 이상의 프로세서(102, 202)는 하나 이상의 송수신기(106, 206)가 하나 이상의 다른 장치에게 사용자 데이터, 제어 정보 또는 무선 신호를 전송하도록 제어할 수 있다. 또한, 하나 이상의 프로세서(102, 202)는 하나 이상의 송수신기 (106, 206)가 하나 이상의 다른 장치로부터 사용자 데이터, 제어 정보 또는 무선 신호를 수신하도록 제어할 수 있다. 또한, 하나 이상의 송수신기(106, 206)는 하나 이상의 안테나(108, 208)와 연결될 수 있고, 하나 이상의 송수신기(106, 206)는 하나 이상의 안테나(108, 208)를 통해 본 문서에 개시된 기능, 절차, 제안, 방법 및/또는 동작 순서도 등에서 언급되는 사용자 데이터, 제어 정보, 무선 신호/채널 등을 송수신하도록 설정될 수 있다. 본 문서에서, 하나 이상의 안테나는 복수의 물리 안테나이거나, 복수의 논리 안테나(예, 안테나 포트)일 수 있 다. 하나 이상의 송수신기(106, 206)는 수신된 사용자 데이터, 제어 정보, 무선 신호/채널 등을 하나 이상의 프 로세서(102, 202)를 이용하여 처리하기 위해, 수신된 무선 신호/채널 등을 RF 밴드 신호에서 베이스밴드 신호로 변환(Convert)할 수 있다. 하나 이상의 송수신기(106, 206)는 하나 이상의 프로세서(102, 202)를 이용하여 처리 된 사용자 데이터, 제어 정보, 무선 신호/채널 등을 베이스밴드 신호에서 RF 밴드 신호로 변환할 수 있다. 이를 위하여, 하나 이상의 송수신기(106, 206)는 (아날로그) 오실레이터 및/또는 필터를 포함할 수 있다. 이와 관련하여, 6G 무선 통신 서비스는 이동 단말 또는 영상표시기기와 같은 전자 기기에만 적용되는 것은 아니 다. 6G 무선 통신 서비스는 완전 자율 주행 차량, 인공지능(AI) 로봇, 증강/가상현실(AR/VR) 기반 메타버스를 지원하는 전자 기기에 적용될 수 있다. 이하에서는, 본 명세서에 따른 밀리미터파 또는 테라 헤르츠 대역에서 동작 가능한 배열 안테나를 구비하는 전 자 기기에 대해 설명하기로 한다. 이와 관련하여, 도 5는 일 실시 예에 따른 복수의 안테나 모듈과 송수신부 회 로 모듈이 배치되는 전자 기기를 나타낸다. 도 5를 참조하면, 복수의 안테나 모듈과 다수의 송수신부 회로 모듈 이 배치되는 전자 기기는 영상표시장치일 수 있지만, 이에 한정되는 것은 아니다. 따라서, 본 명세서에서 다수 의 안테나 모듈과 다수의 송수신부 회로 모듈이 배치되는 전자 기기는 밀리미터파 또는 테라 헤르츠 대역에서 통신 서비스를 지원하는 임의의 전자 기기 또는 차량 등을 포함할 수 있다. 도 5를 참조하면, 전자 기기는 복수의 안테나 모듈들(ANT 1 내지 ANT4), 및 안테나 모듈들(ANT 1 내지 ANT4)과 복수의 송수신부 회로 모듈들(transceiver circuit modules, 1210a 내지 1210d)를 포함한다. 이와 관 련하여, 복수의 송수신부 회로 모듈들(1210a 내지 1210d)은 전술한 송수신부 회로에 해당할 수 있다. 또 는, 복수의 송수신부 회로 모듈들(1210a 내지 1210d)은 송수신부 회로의 일부 구성 또는 안테나 모듈과 송수신부 회로 사이에 배치되는 프론트 엔드 모듈의 일부 구성일 수 있다. 복수의 안테나 모듈들(ANT 1 내지 ANT4)은 복수의 안테나 소자들이 배치된 배열 안테나로 구성될 수 있다. 안테 나 모듈들(ANT 1 내지 ANT4)의 소자 개수는 도시된 바와 같이 2개, 3개, 4개 등에 한정되는 것은 아니다. 예를 들어, 안테나 모듈들(ANT 1 내지 ANT4)의 소자 개수는 2개, 4개, 8개, 16개 등으로 확장 가능하다. 또한, 안테 나 모듈들(ANT 1 내지 ANT4)의 소자는 동일한 개수 또는 상이한 개수로 선택될 수 있다. 복수의 안테나 모듈들 (ANT 1 내지 ANT4)은 디스플레이의 서로 다른 영역 또는 전자 기기의 하부 또는 측면에 배치될 수 있다. 복수의 안테나 모듈들(ANT 1 내지 ANT4)이 디스플레이의 상부, 좌측, 하부 및 우측에 배치될 수 있지만, 이러한 배치 구조에 한정되는 것은 아니다. 다른 예로, 복수의 안테나 모듈들(ANT 1 내지 ANT4)이 디스플레이의 좌측 상부, 우측 상부, 좌측 하부 및 우측 하부에 배치될 수도 있다. 안테나 모듈들(ANT 1 내지 ANT4)은 임의의 주파수 대역에서 신호를 특정 방향으로 송신 및 수신하도록 구성될 수 있다. 예를 들어, 안테나 모듈들(ANT 1 내지 ANT4)은 28GHz 대역, 39GHz 대역, 64GHz 대역 또는 100GHz 이 상의 대역 중 어느 하나의 대역에서 동작할 수 있다. 전자 기기는 안테나 모듈들(ANT 1 내지 ANT4) 중 둘 이상의 모듈을 통해 서로 다른 엔티티와 연결 상태를 유지 하거나 이를 위한 데이터 송신 또는 수신 동작을 수행할 수 있다. 이와 관련하여, 디스플레이 장치에 해당하는 전자 기기는 제1 안테나 모듈(ANT1)을 통해 제1 엔티티와 데이터를 송신 또는 수신할 수 있다. 또한, 전자 기기 는 제2 안테나 모듈(ANT2)을 통해 제2 엔티티와 데이터를 송신 또는 수신할 수 있다. 일 예로, 전자 기기는 제1 안테나 모듈(ANT1)을 통해 이동 단말(mobile terminal, UE)과 데이터를 송신 또는 수신할 수 있다. 전자 기기는 제2 안테나 모듈(ANT2)을 통해 셋톱 박스 또는 AP (Access Point)와 같은 제어 장치와 데이터를 송신 또는 수신 할 수 있다. 다른 안테나 모듈들, 예컨대 제3 안테나 모듈(ANT3) 및 제4 안테나 모듈(ANT4)을 통해 다른 엔티티와 데이터를 송신 또는 수신할 수 있다. 다른 예로, 제3 안테나 모듈(ANT3) 및 제4 안테나 모듈(ANT4)을 통해 이전에 연결된 제1 및 제2 엔티티 중 적어도 하나를 통해 이중 연결 또는 다중 입출력(MIMO)을 수행할 수 있다. 이동 단말(UE1, UE2)이 전자 기기의 전면 영역에 배치되고, 이동 단말(UE1, UE2)은 제1 안테나 모듈(ANT1)과 통 신하도록 구성될 수 있다. 한편, 셋톱 박스(STB) 또는 AP가 전자 기기의 하부 영역에 배치되고, 셋톱 박스(STB) 또는 AP가 제2 안테나 모듈(ANT2)과 통신하도록 구성될 수 있지만, 이에 한정되는 것은 한다. 다른 예로, 제2 안테나 모듈(ANT2)이 하부 영역으로 방사하는 제1 안테나와 전면 영역으로 방사하는 제2 안테나를 모두 구비할 수 있다. 따라서, 제2 안테나 모듈(ANT2)은 제1 안테나를 통해 셋톱 박스(STB) 또는 AP와 통신을 수행하고, 제2 안테나를 통해 이동 단말(UE1, UE2) 중 어느 하나와 통신을 수행할 수 있다. 한편, 이동 단말(UE1, UE2) 중 어느 하나는 전자 기기와 다중 입출력(MIMO)을 수행하도록 구성될 수 있다. 일 예로, UE1은 전자 기기와 빔포밍을 수행하면서 MIMO를 수행하도록 구성될 수 있다. 전술한 바와 같이 영상표시 장치에 해당하는 전자 기기는 다른 전자 기기 또는 셋톱 박스와 WiFi 무선 인터페이스를 통해 고속 통신을 수행 할 수 있다. 일 예로, 전자 기기는 다른 전자 기기 또는 셋톱 박스와 6G 무선 인터페이스를 통해 100GHz 이상의 대역에서 고속 통신을 수행할 수 있다. 한편, 송수신부 회로 모듈들(1210a 내지 1210d)은 RF 주파수 대역에서 송신 신호 및 수신 신호를 처리하도록 동 작 가능하다. 여기서, RF 주파수 대역은 전술한 바와 같이 28GHz 대역, 39GHz 대역, 64GHz 대역 또는 100GHz 이 상의 대역 중 어느 하나의 대역의 임의의 주파수 대역일 수 있다. 한편, 송수신부 회로 모듈들(1210a 내지 1210d)은 RF SUB-MODULE (1210a 내지 1210d)로 지칭될 수 있다. 이때, RF SUB-MODULE (1210a 내지 1210d)의 개 수는 4개에 한정되는 것은 아니고, 응용에 따라 2개 이상의 임의의 개수로 변경 가능하다. 기저대역 프로세서가 송수신부 회로 모듈들(1210a 내지 1210d)을 제어하도록 구성될 수 있다. 도 6a는 본 명세서에 따른 테라 헤르츠 대역 통신과 관련하여 배열 안테나 모듈이 배치되는 다층 회로 기판과 RFIC가 연결된 구성을 나타낸다. 도 6a(a)를 참조하면, 안테나 모듈은 mmWave 대역 또는 THz 대역 통신을 위하 며, RFIC - PCB -안테나 통합형으로 구성된다. 이와 관련하여, 배열 안테나 모듈(1100-1)은 도 6a(a)와 도시된 바와 같이, 다층 기판(multi-layer PCB)과 일체로 구성될 수 있다. 다층 기판(multi-layer)의 일 측 영역에 배 열 안테나 모듈(1100-1)이 배치될 수 있다. 이와 관련하여, 다층 기판의 일 측 영역에 배치되는 배열 안테나 모 듈(1100-1)을 이용하여 다층 기판의 측면 영역으로 제1 빔(B1)을 형성할 수 있다. 도 6a(b)를 참조하면, 배열 안테나 모듈(1100-2)은 다층 기판 상에 배치될 수 있다. 배열 안테나 모듈(1100-2)을 이용하여 다층 기판의 전 면 영역으로 제2 빔(B2)을 형성할 수 있다. 도 6a(a)의 제1 배열 안테나(1100-1)를 다층 기판의 측면 영역에 배치하고, 도 6a(b)의 제2 배열 안테나(1100- 2)를 다층 기판의 측면 영역에 배치할 수 있다. 이에 따라, 제1 배열 안테나(1100-1)를 통해 제1 빔(B1)을 생성 하고, 제2 배열 안테나(1100-2)를 통해 제2 빔(B2)을 생성할 수 있다. 제1 배열 안테나(1100-1)와 제2 배열 안테나(1100-2)는 동일 편파를 갖도록 구성될 수 있다. 또는, 제1 배열 안 테나(1100-1)와 제2 배열 안테나(1100-2)는 직교 편파를 갖도록 구성될 수 있다. 동작할 수도 있다. 이와 관련 하여, 제1 배열 안테나(1100-1)는 수직 편파 안테나로 동작하고, 수평 편파 안테나로 동작할 수도 있다. 한편, 배열 안테나가 내부에 배치되는 다층 기판은 메인 기판과 일체로 형성되거나 또는 메인 기판과 커넥터에 의해 모듈형으로 결합되도록 구성될 수 있다. 이와 관련하여, 도 6b는 실시 예들에 따른 다층 기판과 메인 기판 의 결합 구조를 나타낸 것이다. 도 6b(a)를 참조하면, 다층 기판에 RFIC와 모뎀이 일체로 형 성된 구조를 나타낸다. 모뎀은 기저대역 프로세서로 지칭될 수 있다. 이에 따라 다층 기판은 메인 기판과 일체로 형성된다. 이러한 일체형 구조는 전자 기기에 하나의 배열 안테나 모듈만 배치되는 구조에 적용될 수 있다. 반면에, 다층 기판과 메인 기판은 커넥터에 의해 모듈형으로 결합되도록 구성될 수 있다. 도 6b(b)를 참조하면, 이와 관련하여, 다층 기판은 커넥터를 통해 메인 기판과 인터페이스 되도록 구 성될 수 있다. 경우, 다층 기판에 RFIC가 배치되고, 메인 기판에 모뎀이 배치될 수 있 다. 이에 따라 다층 기판은 메인 기판과 별도의 기판으로 형성되고, 커넥터를 통해 결합되도록 구 성될 수 있다. 이러한 모듈형 구조는 전자 기기에 복수의 배열 안테나 모듈이 배치되는 구조에 적용될 수 있다. 도 6b(b)를 참 조하면, 다층 기판과 제2 다층 기판이 메인 기판과 커넥터 연결을 통해 인터페이스 되도록 구성될 수 있다. 메인 기판에 배치된 모뎀은 다층 기판과 제2 다층 기판에 배치된 RFIC(1250, 1250b)과 전기적으로 결합되도록 구성된다. 이하, 6G 무선 통신을 수행하는 캐비티-백(cavity-backed) 마이크로스트립 다이폴 안테나 어레이 및 이를 구비 하는 전자 기기에 대해 설명한다. 구체적으로, 본 명세서에 따른 캐비티-백(cavity-backed) 마이크로스트립 다 이폴 안테나 구조에 대해 설명한다. 이와 관련하여, 도 7a 내지 도 7c는 단일 캐비티 백 구조의 마이크로스트립 다이폴 안테나를 나타낸다. 도 7a는 단일 캐비티 백 구조의 마이크로스트립 다이폴 안테나의 일부 영역을 확대 한 사시도이다. 도 7b는 단일 캐비티 백 구조의 마이크로스트립 다이폴 안테나의 전면도이다. 도 7c는 단일 캐 비티 백 구조의 마이크로스트립 다이폴 안테나의 측면도와 기판에 캐비티가 형성된 구조를 나타낸다. 도 7a 내지 도 7c를 참조하면, 다이폴 안테나 구조는 PCB 및 메탈 기판(metallic substrate)를 포 함하도록 구성될 수 있다. 메탈 기판은 PCB의 하부 영역에 배치될 수 있다. 메탈 기판은 전 체 구조가 메탈 구조일 수 있으나, 이에 한정되는 것은 아니고 내부가 빈 메탈 구조 또는 일정 두께로 표면만 도금된 메탈 구조를 모두 포함할 수 있다. PCB 및 메탈 기판을 각각 제1 기판(substrate) 및 제2 기판으로 지칭할 수도 있다. PCB는 실리콘 기판으로 형성될 수 있고, 메탈 기판은 표면이 메탈 재질로 형성될 수 있다. 실리콘 기판으로 구 현된 PCB의 유전율은 약 11.7이고 PCB의 두께는 약 80um로 형성될 수 있다. 메탈 기판의 두 께는 약 1mm로 형성될 수 있다. PCB는 유전체 기판, 그라운드(1110g), 방사체(radiator)를 포함하도록 구성될 수 있다. PCB는 마이크로스트립 피더(1110f) 및 도전 패턴을 더 포함하도록 구성될 수 있다. 유전체 기판 은 배면인 제1 표면(S1)과 전면인 제2 표면(S2)에 금속 층(metal layer)가 형성될 수 있다. 유전체 기판의 제1 표면(S1) 상에 방사체와 그라운드(1110g)가 배치될 수 있다. 유전체 기판의 제2 표면 (S2) 상에 마이크로스트립 피더(1110f)가 형성될 수 있다. 마이크로스트립 피더(1110f)는 50ohm의 특성 임피던 스를 갖도록 구현되고, 제1 표면(S1) 상의 슬롯(1100s)과의 커플링을 이용한 급전 구조를 형성한다. 방사체는 제1 방사체 패턴(1111a)과 제2 방사체 패턴(1111b)으로 형성될 수 있다. 방사체의 일 축 상의 길이는 약 0.38mm로 형성될 수 있다. 제1 방사체 패턴(1111a)과 제2 방사체 패턴(1111b)은 소정 간격, 예 를 들면 약 34um만큼 이격되게 형성될 수 있다. 그라운드(1110g)는 개방 영역(open area)(OA)을 포함할 수 있다. 개방 영역(OA) 내에 방사체가 배치될 수 있다. 개방 영역(OA)의 일 축 상의 길이는 약 1.18mm로 형 성될 수 있다. 마이크로스트립 피더(1110f)에 의해 커플링되도록 개방 영역(OA)의 단부가 타 축 방향으로 연장 될 수 있다. 개방 영역(OA)의 타 축 상의 길이는 약 0.74mm로 형성될 수 있다. 방사체가 형성된 영역에 대응하여 메탈 기판에 캐비티가 형성될 수 있다. 캐비티의 깊 이는 약 0.35mm로 형성될 수 있다. 실리콘 기판인 PCB의 하부에 배치되는 메탈 기판의 두께는 약 1mm로 형성되고, 캐비티의 하단에서 메탈 기판의 하단까지의 두께는 약 0.65mm로 형성될 수 있다. 그라운드(1110g)의 개방 영역(OA)이 형성된 영역에 대응하여 캐비티가 형성될 수 있다. 캐비티는 일 축 및 타 축 방향으로 1.18 x 0.74mm의 길이로 형성될 수 있다. 메탈 기판에 캐비티가 형성되어 안테나 지향성 향상 및 안테나 이득 향상이 가능하다. 이러한 단일 캐비티 구조의 마이크로스트립 다이폴 안테나의 성능에 대해 설명하면 다음과 같다. 도 8a 및 도 8b는 단일 캐비티 백 구조의 마이크로스트립 다이폴 안테나의 반사 계수 및 이득 특성을 나타낸 것이다. 도 8a 를 참조하면, 단일 캐비티 백 구조의 마이크로스트립 다이폴 안테나의 반사 계수 대역폭은 -10dB 이하를 기준으 로 150 내지 169.7GHz로 19.7GHz로 형성될 수 있다. 도 8b를 참조하면, D-band의 6G 주파수 대역에서 방사 이 득은 약 4.4 내지 6.4dBi의 값을 갖는다. 중심 주파수인 160GHz에서 방사 이득은 약 6.0dBi의 값을 갖고, 최대 방사 이득은 165GHz에서 6.4dBi의 값을 갖는다. D-band의 6G 주파수 대역은 약 151 내지 175GHz로 설정될 수 있다. 한편, 단일 캐비티 백 구조의 마이크로스트립 다이폴 안테나는 다이폴 안테나가 배치된 수평면에 수직한 방향으로 지향성을 갖도록 방사 패턴이 형성될 수 있다. 한편, 본 명세서에 따른 캐비티 백 구조의 마이크로스트립 다이폴 안테나는 복수의 캐비티 백 구조들로 형성될 수 있다. 이와 관련하여, 도 9a 내지 9c는 본 명세서에 따른 복수의 캐비티들이 형성된 마이크로스트립 다이폴 안테나를 나타낸다. 도 9a는 마이크로스트립 다이폴 안테나 구조의 사시도와 일부 영역의 확대도를 나타낸다. 도 9b는 도 9a의 마이크로스트립 다이폴 안테나 구조의 전면도를 나타낸다. 도 9c는 도 9a의 안테나 구조에서 복수의 캐비티들이 형성된 마이크로스트립 다이폴 안테나 구조의 측면도를 나타낸다. 도 9a 내지 도 9c를 참조하여, 캐비티-백(cavity-backed) 마이크로스트립 다이폴 안테나 어레이의 다이폴 안테 나 구조에 대해 설명한다. 다이폴 안테나 구조는 PCB 및 메탈 기판(metallic substrate)를 포함하 도록 구성될 수 있다. 메탈 기판은 PCB의 하부 영역에 배치될 수 있다. PCB 및 메탈 기판 을 각각 제1 기판(substrate) 및 제2 기판으로 지칭할 수도 있다. PCB는 유전체 기판, 그라운드(1110g), 방사체들(radiators)을 포함하도록 구성될 수 있다. PCB는 마이크로스트립 피더(1110f) 및 도전 패턴을 더 포함하도록 구성될 수 있다. 유전체 기판은 제1 표면(S1) 및 제2 표면(S2)을 구비할 수 있다. 제2 표면(S2)은 제1 표면(S1)으로부터 반대 측(opposite side)일 수 있다. 제1 표면(S1) 및 제2 표면(S2)은 각각 유전체 기판의 배면(rear surface) 및 전면(front surface)을 형성할 수 있다. 그라운드(1110g)는 유전체 기판의 제2 표면(S2) 상 에 배치될 수 있다. 그라운드(1110g)는 제1 개방 영역(open area)(OA1), 제2 개방 영역(OA2) 및 제3 개방 영역 (OA3)을 포함할 수 있다. 제1 개방 영역(OA1)이 일 측 및 타 측에 제2 개방 영역(OA2) 및 제3 개방 영역(OA3)이 배치될 수 있다. 방사체들은 유전체 기판의 제2 표면(S2) 상의 중심 부의 제1 개방 영역(OA1)에 배치될 수 있다. 방 사체들의 제1 단부가 그라운드(1110g)의 일부와 연결될 수 있다. 마이크로스트립 피더(1110f)는 유전체 기판의 제1 표면(S1) 상에 배치될 수 있다. 그라운드(1110g)의 일부는 마이크로스트립 피더(1110f)와 전 기적으로 결합될 수 있다. 유전체 기판의 제1 표면(S1) 상에 배치된 마이크로스트립 피더(1110f)는 유전 체 기판의 제1 표면(S1) 상의 슬롯(1100s)과 전기적으로 결합되어 방사체들로 커플링 급전될 수 있 다. 유전체 기판의 제2 표면(S2) 상에 도전 패턴이 배치될 수 있다. 도전 패턴은 방사체들 의 제2 단부와 전기적으로 결합될 수 있다. 방사체들과 도전 패턴이 직접 연결되어 있지는않지만, 소정 간격만큼 이격되어 방사체들의 신호가 도전 패턴으로 결합될 수 있다. 방사체들 과 도전 패턴이 각각 그라운드(1110g)와 연결되어 방사체들과 도전 패턴이 직접 연결 되어 있지는 않지만, 그라운드(1110g)를 통해 연결된다. 메탈 기판은 제3 표면(S3) 및 제4 표면(S4)을 포함할 수 있다. 제4 표면(S4)은 제3 표면(S3)으로부터 반 대 측일 수 있다. 제3 표면(S3) 및 제4 표면(S4)은 각각 메탈 기판의 배면 및 전면을 형성할 수 있다. 메 탈 기판의 제4 표면(S4)은 유전체 기판의 제1 표면(S1)과 마주보게(faced with)형성될 수 있다. 메탈 기판의 높이는 유전체 기판의 높이보다 더 높게 형성될 수 있다. 메탈 기판의 높이가 더 높게 형성되어, 메탈 기판에 복수의 캐비티들이 형성될 수 있다. 예를 들어, 메탈 기판의 높이 는 1.0mm로 형성될 수 있다. 한편, 유전체 기판의 높이는 80um로 형성될 수 있다. 메탈 기판에 복수의 캐비티들이 방사체들과 방사체들의 주변 영역에 배치될 수 있다. 이와 관련하여, 도 10a 및 도 10b는 본 명세서의 실시 예에 따른 유전체 기판에 복수의 캐비티들이 형성된 안테나 구조의 분해 사 시도와 전면도를 나타낸다. 도 10a는 본 명세서의 실시 예에 따른 유전체 기판에 복수의 캐비티들이 형성된 안 테나 구조의 분해 사시도와 제3 캐비티를 확대한 도면이다. 도 10b는 도 10a의 안테나 구조의 유전체 기판에 복 수의 캐비티들이 형성된 전면도를 나타낸 도면이다. 도 9a 내지 도 10b를 참조하면, 메탈 기판은 제1 캐비티, 제2 캐비티 및 제3 캐비티 을 포함하도록 구성될 수 있다. 메탈 기판의 제4 표면(S4)에 제1 캐비티가 배치될 수 있다. 제1 캐 비티는 방사체들 및 도전 패턴의 제1 부분과 중첩된 위치에 형성될 수 있다. 메탈 기판 의 제4 표면(S4)에 제2 캐비티가 배치될 수 있다. 제2 캐비티는 도전 패턴의 제2 부 분과 중첩된 위치에 형성될 수 있다. 메탈 기판의 제4 표면(S4)에 제3 캐비티가 배치될 수 있다. 제3 캐비티는 도전 패턴의 제1 부분 및 제2 부분 사이의 중간 부분과 중첩된 위치에 형성될 수 있다. 제1 캐비티 및 제2 캐비티에 연결되게 제3 캐비티가 형성될 수 있다. 제3 캐비티가 제 1 캐비티 및 제2 캐비티의 사이에 형성될 수 있다. 제1 캐비티의 크기, 형상 및 깊이는 제2 캐비티의 크기, 형상 및 깊이와 동일하게 형성될 수 있다. 제1 캐비티의 내부, 제2 캐비티의 내부 및 제3 캐비티의 내부는 공기(air)로 형성될 수 있다. 이에 따라, 방사체들가 배치되는 유전체 영역에 형성된 표면파(surface wave)에 의해 전파 손실을 방지하여 방사체들에서 방사되는 신호의 방사효율을 향상시킬 수 있다. 유전체 영역에 형성 된 표면파는 제1 캐비티의 내부, 제2 캐비티의 내부 및 제3 캐비티의 내부를 통해 방사체들 의 상부로 방사될 수 있다. 제1 캐비티의 내부, 제2 캐비티의 내부 및 제3 캐비티 중 적어도 하나의 내부는 유전체 구조 로 형성될 수도 있다. 이와 관련하여, 메탈 기판의 유전율보다 캐비티와 연관된 유전체 구조의 유전율이 더 낮은 값으로 설정될 수 있다. 메탈 기판의 유전율보다 캐비티와 연관된 유전체 구조의 유전율이 더 낮 게 설정됨에 따라, 방사효율을 향상시킬 수 있다. 전술한 바와 같이, 그라운드(1110g)는 개방 영역(OA1)을 형성할 수 있다. 개방 영역(OA1)에 방사체들이 구비될 수 있다. 개방 영역(OA1)에 대응하여 제1 캐비티 및 제2 캐비티가 형성될 수 있다. 이에 따 라, 개방 영역(OA1)에 구비된 방사체들의 방사 효율이 향상될 수 있다. 개방 영역(OA1)의 일 측과 타 측 에 개방 영역(OA1)과 인접하여 제2 개방 영역(OA2) 및 제3 개방 영역(OA3)이 형성될 수 있다. 이에 따라, 제2 개방 영역(OA2) 및 제3 개방 영역(OA3)에 대응하여 제1 캐비티(1212, 1213) 및 제2 캐비티(1222, 1223)가 형성 될 수 있다. 이에 따라, 제2 및 제3 개방 영역(OA2, OA3)에서 방사체들의 일측 및 타 측 영역의 표면파가 상부 방향으로 방사되게 하여, 방사 효율이 향상될 수 있다. 그라운드(1110g)의 개방 영역(OA)은 제1 캐비티의 크기보다 더 작게 형성될 수 있다. 그라운드(1110g)의 제2 및 제3 개방 영역(OA2, OA3)도 제1 캐비티(1212, 1213)의 크기보다 더 작게 형성될 수 있다. 제1 캐비티 (1211 내지 1213)의 크기가 그라운드(1110g)의 제1 내지 제3 개방 영역(OA1 내지 OA3)의 크기보다 더 크게 형성 될 수 있다. 그라운드(1110g)의 제1 내지 제3 개방 영역(OA1 내지 OA3)에 형성된 표면파들이 제1 캐비티(1211 내지 1213)의 내부에 수용되어 방사체들의 상부 영역으로 전파될 수 있다. 따라서, 그라운드(1110g)의 제 1 내지 제3 개방 영역(OA1 내지 OA3)의 경계 영역에 형성된 표면파 성분까지 방사체들의 상부 영역으로 전파되어 방사 효율 향상이 가능하다.제1 캐비티 및 제2 캐비티는 상부에 배치된 PCB의 그라운드(1110g)에 형성된 제1 내지 제3 개방 영역(OA1 내지 OA3)에 대응되게 일 축 방향으로 배치될 수 있다. 제1 캐비티와 제2 캐비티는 각각 가로 방향으로 중심 영역과 중심 영역에 인접한 일 측 영역 및 타 측 영역에 3개씩 배치될 수 있다. 제1 캐비티는 일 축 방향으로 이격되어 배치되는 복수의 캐비티들(1211 내지 1213)을 포함할 수 있다. 제2 캐 비티는 일 축 방향으로 이격되어 배치되는 복수의 캐비티들(1221 내지 1223)을 포함할 수 있다. 한편, 제3 캐비티는 중심 영역에만 1개의 단일 구조로 형성될 수 있다. 제3 캐비티는 중심 영역에 배치된 제1 캐비티 및 제2 캐비티와 연결되게 형성될 수 있다. 제3 캐비티는 방사체가 배치된 중심 영역의 제1 캐비티와 제2 캐비티를 연결하도록 구성될 수 있다. 제3 캐비티가 형성된 영역에 커플링 패턴에 해당하는 제2 방사체 가 배치될 수 있다. 따라서, 커플링 패턴이 배치되는 제3 캐비티를 커플링 슬릿(coupling slit)으로 지칭할 수 있다. 제3 캐비티의 크기 및 깊이는 제1 캐비티 또는 제2 캐비티의 크기 및 깊이보다 더 작게 형성될 수 있다. 제3 캐비티의 크기는 가로 및 세로 방향으로 0.12 X 0.5mm로 형성될 수 있다. 제1 캐비티 및 제2 캐비티는 일 축 방향으로 소정 길이(L)로 형성될 수 있다. 제1 캐비티는 타 축 방향으로 제1 너비(W1)로 형성될 수 있다. 제2 캐비티는 타 축 방향으로 제2 너비(W2)로 형성될 수 있다. 제1 캐비티의 제1 너비(W1) 및 제2 캐비티의 제2 너비(W2)는 동일한 값으로 설정될 수 있지 만, 이에 한정되는 것은 아니다. 제1 캐비티 및 제2 캐비티의 길이(L) 변화에 따라 안테나 성능이 변경될 수 있다. 이하에서는, 도 7a 내지 도 7c의 단일 캐비티 구조의 안테나와 도 9a 내지 도 9c의 멀티 캐비티 구조의 안테나 의 특성에 대해 설명한다. 이와 관련하여, 도 11a는 단일 캐비티 구조의 안테나와 멀티 캐비티 구조의 안테나의 반사 계수와 방사 이득을 비교한 것이다. 도 8a 및 도 11a(a)를 참조하면, (i) 단일 캐비티 구조의 안테나의 반 사 계수는 중심 주파수를 기준으로 이중 공진하고, -10dB를 기준으로 제1 대역폭(BW1) 내에서 방사체로 동작한 다. 다이폴 안테나의 제1 공진 모드와 단일 캐비티 구조의 제2 공진 모드에 의해 이중 공진 특성이 발생한다. 도 11a(b)를 참조하면, (ii) 단일 캐비티 구조의 안테나의 반사 계수는 중심 주파수를 기준으로 멀티 공진하고, -10dB를 기준으로 제1 대역폭(BW1)보다 더 넓은 제2 대역폭(BW2) 내에서 방사체로 동작한다. 다이폴 안테나의 제1 공진 모드와 제1 내지 제3 캐비티의 제2 내지 제4 공진 모드에 의해 다중 공진 특성이 발생한다. 이와 관련하여, 도 7c(b)의 캐비티가 일 축 및 타 축 방향의 길이가 a, b로 형성되고 깊이가 d로 형성될 수 있다. 캐비티가 일 축 및 타 축 방향의 길이 및 깊이가 a, b, d로 형성된 경우 캐비티에 의해 형성되는 공진 모드의 공진 주파수는 수학식 1과 같이 결정될 수 있다. 수학식 1"}
{"patent_id": "10-2024-7043287", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "여기서, m, n, l 은 공진모드에 의해 결정되는 파수(wave number)이며 a, b, d의 값이 정해지면 공진주파수가 수학식 1에 의해 도출 가능하다. 또한, c는 빛의 속도이고 εr, μr은 상대 유전율(relative permittivity) 및 상대 투자율(relative permeability)를 나타낸다. 단일 캐비티에 의한 공진 주파수를 다이폴 안테나에 의한 공 진 주파수에 인접하게 설정하여 이중 공진 특성 구현이 가능하다. 멀티 캐비티에 의한 제2 내지 제4 공진 주파 수를 다이폴 안테나에 의한 공진 주파수에 인접하게 설정하여 다중 공진 특성 구현이 가능하다. 도 8b 및 도 11a(b)를 참조하면, (i) 단일 캐비티 구조의 안테나의 방사 이득은 최대 6.4dBi의 값을 갖는다. 반 면에, (ii) 멀티 캐비티 구조의 안테나의 방사 이득은 최대 10.9dBi의 값을 가져, (i) 단일 캐비티 구조의 안테 나의 방사 이득보다 약 4.5dB 이상의 이득을 갖는다. 멀티 캐비티 구조에 따라 다이폴 안테나의 지향성이 향상 되어 방사 효율이 증가하게 된다. 한편, 단일 캐비티 구조와 멀티 캐비티 구조를 비교하기 위해 단일 캐비티 구조가 채택된 안테나 모듈과 멀티 캐비티 구조가 채택된 안테나 모듈의 전계 분포를 비교한다. 이와 관련하여, 도 11b 및 도 11c는 단일 캐비티 구조의 안테나와 멀티 캐비티 구조의 안테나에서 제1 및 제2 측면 방향에서의 전계 분포를 나타낸 것이다. 도 7a, 도 11b(a) 및 도 11b(b)를 참조하면, 단일 캐비티 안테나 모듈의 제1 측면 방향(SD1) 및 제2 측면 방향 (SD2)에서의 전계 분포를 나타낸다. 단일 캐비티 구조를 이용한 캐비티 백 다이폴 안테나는 다이폴 안테나의 제 1 공진 모드와 캐비티의 제2 공진 모드가 결합하여 방사하는 구조이다. 다이폴 안테나에 수직한 제1 방향(D1)으 로 신호가 방사되지만, 제1 방향과 다른 제2 방향(D2) 및 제3 방향(D3)으로도 신호가 방사된다. 이에 따라, 여 전히 전계가 넓은 폭으로 산란되면서 지향성 있는 빔패턴을 형성하지 못하게 된다. 따라서, 단일 캐비티 구조에 서 안테나의 방사 이득을 더 개선할 필요가 있다. 도 9a, 도 11c(a) 및 도 11c(b)를 참조하면, 멀티 캐비티 안테나 모듈의 제1 측면 방향(SD1) 및 제2 측면 방향 (SD2)에서의 전계 분포를 나타낸다. 단일 캐비티 구조에 인접하게 배치된 캐비티 구조들로 전계를 커플링 급전 하여 공진모드를 형성하고 추가적인 방사 원(radiated source)으로 활용할 수 있다. 추가된 캐비티 구조에 의해 형성되는 전계와 다이폴 안테나에 의해 형성되는 전계가 합성되어 수직인 제1 방향(D1)으로 빔이 집중되게 된다. 복수의 캐비티들 간에 전계가 적절히 합성되지 않을 경우 이득 증가 효과를 얻기 어렵다. 한편, 도 12a 및 도 12b는 도 10b의 복수의 캐비티들이 동일한 길이로 형성된 구조에서 안테나의 반사 계수 특 성 및 방사이득 특성의 시뮬레이션 결과를 나타낸다. 도 10b 및 도 12a을 참조하면, 제1 캐비티 및 제2 캐비티의 길이(L)가 증가할수록 안테나의 동작 대역은 저주파수 대역으로 이동된다. 제1 캐비티 및 제2 캐비티의 길이(L)가 감소할수록 안테나의 동작 대역은 고주파수 대역으로 이동된다. 도 10b 및 도 12b를 참조하면, 제1 캐비티 및 제2 캐비티 의 길이(L)가 1.18mm 및 1.23mm인 경우 151 내지 175 GHz에서 -10dB 이하의 반사 계수 특성을 갖는다. 이와 관련하여, 6G 통신을 위한 전체 주파수 대역은 151 내지 175 GHz이다. 도 10b 및 도 12b를 참조하면, 제1 캐비티 및 제2 캐비티의 길이(L)가 1.18mm 및 1.23mm인 경우 151 내지 175 GHz에서 약 8dB이상의 높은 안테나 이득 특성을 갖는다. 제1 캐비티 및 제2 캐비티의 길이(L)가 1.03mm 내지 1.13mm인 경 우 1.18mm 및 1.23mm인 경우보다 151 내지 160GHz 대역에서 안테나 이득이 다소 감소함을 알 수 있다. 제1 캐비티와 제2 캐비티의 크기는 가로 및 세로 방향으로 1.18 X 0.74mm로 형성될 수 있다. 제1 캐비티와 제2 캐비티의 깊이는 0.35mm로 형성될 수 있다. 제3 캐비티의 깊이는 0.13mm로 형 성될 수 있다. 제1 캐비티와 제2 캐비티 중 어느 하나의 너비는 0.74mm로 형성되고 다른 하나의 너 비는 이와 다른 값으로 형성될 수 있다. 이와 관련하여, 도 13a는 제2 캐비티의 너비에 따른 안테나 방사 이득 특성을 나타낸다. 도 13b는 서로 다른 너 비 값을 갖는 제2 캐비티를 구비하는 안테나 구조의 전계 분포를 나타낸다. 도 13c는 도 13b의 서로 다른 너비 값을 갖는 제2 캐비티를 구비하는 안테나 구조의 3D 방사 패턴을 나타낸다. 도 10b 및 도 13a를 참조하면, 제2 캐비티의 너비(W2)가 0.54mm로 설정되면 전체 주파수 대역에서 안테나 구조는 8dB 이하의 안테나 이득 값을 갖는다. 제2 캐비티의 너비(W2)가 0.64mm로 설정되면 155GHz 이하의 주파수 대역에서 안테나 구조는 8dB 이하의 안테나 이득 값을 갖는다. 제2 캐비티의 너비(W2)가 0.74mm로 설정되면 안테나 구조는 8dB 이상의 안테나 이득 값을 갖는다. 제2 캐비티의 너비(W2)가 0.84mm로 설정되 면 안테나 구조는 8dB 이상의 안테나 이득 값을 갖는다. 하지만, 너비(W2)가 0.84mm이면 161GHz 대역에서 안테 나 이득 값이 다소 감소하여 주파수 선택적 특성(frequency selective characteristics)을 갖게 된다. 이에 따 라, 제2 캐비티의 너비(W2)도 제1 캐비티의 너비(W1)와 동일하게 0.84mm로 설정될 수 있다. 도 10b 및 도 13b(a)를 참조하면, 제2 캐비티의 너비(W2)가 0.54mm로 설정되면, 안테나 구조의 전계 분포 의 제1 피크 영역(peak region, PR1) 및 제2 피크 영역(PR2)이 서로 다른 방향인 제1 방향과 제2 방향으로 형성 된다. 제2 캐비티의 너비(W2)가 0.54 mm이면 제2 캐비티에 의해 생성되는 전계가 다이폴 안테나에 의해 생성되는 전계와 동위상 합성이 되지 않게 되어 방사 이득 성능이 저하되게 된다. 도 13c(a)는 제2 캐비티의 너비(W2)가 0.54mm인 경우 안테나 구조의 3D 방사 패턴을 나타낸다. 도 10b, 도 13b(a) 및 도 13c(a)를 참조하면, 제2 캐비티의 너비(W2)가 0.54mm이면 제2 캐비티에 의한 방 사 패턴 성분과 다이폴 안테나에 의한 방사 패턴 성분이 합성되지 않고 분리된다. 따라서, 제2 캐비티의 너비(W2)가 0.54mm이면 캐비티 및 다이폴 안테나의 전계 성분의 위상 또는 방사 패턴 성분의 위상이 동위상 합 성되지 않게 된다. 이에 따라, 제2 캐비티의 너비(W2)가 0.54mm이면 안테나 성능 저하가 발생된다. 도 10b 및 도 13b(b)를 참조하면, 제2 캐비티의 너비(W2)가 0.74mm로 설정되면, 안테나 구조의 전계 분포 의 피크 영역(PR)이 동일한 방향으로 형성된다. 제2 캐비티의 너비(W2)가 0.74mm로 설정되면, 안테나 구 조의 전계 분포의 피크 영역(PR)이 안테나 구조에 수직한 방향으로 형성된다. 따라서, 제2 캐비티의 너비 (W2)가 0.74 mm이면 제2 캐비티에 의해 생성되는 전계가 다이폴 안테나에 의해 생성되는 전계와 동위상합성될 수 있다. 제2 캐비티에 의해 생성되는 전계가 다이폴 안테나에 의해 생성되는 전계와 동위상 합성 되어 방사 이득 성능이 향상되게 된다. 도 13c(b)는 제2 캐비티의 너비(W2)가 0.74mm인 경우 안테나 구조의 3D 방사 패턴을 나타낸다. 도 10b, 도 13b(a) 및 도 13c(b)를 참조하면, 제2 캐비티의 너비(W2)가 0.74mm이면 제2 캐비티에 의한 방 사 패턴 성분과 다이폴 안테나에 의한 방사 패턴 성분이 안테나 구조의 수직 방향으로 합성된다. 제2 캐비티 의 너비(W2)가 0.74mm인 도 11c(b)의 방사 패턴의 피크 값이 제2 캐비티의 너비(W2)가 0.54mm인 도 11c(a)의 방사 패턴 피크 값보다 더 큰 값을 갖는다. 따라서, 제2 캐비티의 너비(W2)가 0.74mm이면 캐 비티 및 다이폴 안테나의 전계 성분의 위상 또는 방사 패턴 성분의 위상이 수직 방향으로 동위상 합성되어 지향 성(directivity)이 향상되게 된다. 이에 따라, 제2 캐비티의 너비(W2)가 0.74mm이면 방사 패턴 피크 값이 증가하여 안테나 성능이 향상된다. 또한, 제2 캐비티의 너비(W2)가 0.74mm이면 방사 패턴이 수직 방향을 기준으로 좌우 대칭 형태로 형성되어 안테나 성능이 향상된다. 제1 캐비티와 제2 캐비티 사이의 간격을 조절하여 안테나 성능이 개선될 수 있다. 제1 캐비티 와 제2 캐비티 사이의 간격이 변경됨에 따라, 제1 캐비티 및 제2 캐비티에 연결된 제3 캐비티의 너비(W3)가 변경된다. 이와 관련하여, 도 14a는 제1 및 제2 캐비티 간의 간격 변화에 따른 안테 나 방사 이득 특성을 나타낸다. 도 14b는 서로 다른 간격 값을 갖는 제1 및 제2 캐비티를 구비하는 안테나 구조 의 전계 분포를 나타낸다. 도 14c는 도 14b의 서로 다른 간격 값을 갖는 제1 및 제2 캐비티를 구비하는 안테나 구조의 3D 방사 패턴을 나타낸다. 이하, 제1 캐비티 및 제2 캐비티의 간격을 제3 캐비티의 너비(W3)으로 표현한다. 도 10b 및 도 14a를 참조하면, 제3 캐비티의 너비(W3)가 1.5mm로 설정되면 안테나 구조는 160GHz 이하의 일부 주파수 대역에서 안테나 이득 값이 다소 감소된다. 제3 캐비티의 너비(W3)가 1.0mm로 설정되면 안테 나 구조는 160GHz 이상의 일부 주파수 대역에서 안테나 이득 값이 다소 감소된다. 제3 캐비티의 너비(W 3)가 0.5mm로 설정되면 안테나 구조는 전체 주파수 대역에서 9dB 이상의 높은 안테나 이득 값을 갖는다. 도 10b 및 도 14b(a)를 참조하면, 제3 캐비티의 너비(W3)가 1.5mm로 설정되면, 안테나 구조의 전계 분포 의 제1 피크 영역(PR1) 및 제2 피크 영역(PR2)이 서로 다른 방향인 제1 방향과 제2 방향으로 형성된다. 제3 캐 비티의 너비(W3)가 1.5mm이면 제1 캐비티와 제2 캐비티에 의해 생성되는 전계가 다이폴 안테 나에 의해 생성되는 전계와 동위상 합성이 되지 않게 되어 방사 이득 성능이 저하되게 된다. 도 14c(a)는 제3 캐비티의 너비(W3)가 1.5mm인 경우 안테나 구조의 3D 방사 패턴을 나타낸다. 도 10b, 도 14b(a) 및 도 14c(a)를 참조하면, 제3 캐비티의 너비(W3)가 0.54mm이면 제1 캐비티와 제2 캐비티 에 의한 방사 패턴 성분과 다이폴 안테나에 의한 방사 패턴 성분이 합성되지 않고 분리된다. 따라서, 제3 캐비티의 너비(W3)가 1.5mm이면 캐비티 및 다이폴 안테나의 전계 성분의 위상 또는 방사 패턴 성분의 위 상이 동위상 합성되지 않게 된다. 이에 따라, 제3 캐비티의 너비(W3)가 1.5mm이면 안테나 성능 저하가 발 생된다. 도 10b 및 도 14b(b)를 참조하면 제3 캐비티의 너비(W3)가 0.5mm로 설정되면, 안테나 구조의 전계 분포의 피크 영역(PR)이 동일한 방향으로 형성된다. 제3 캐비티의 너비(W3)가 0.5mm로 설정되면, 안테나 구조의 전계 분포의 피크 영역(PR)이 안테나 구조에 수직한 방향으로 형성된다. 따라서, 제3 캐비티의 너비(W3) 가 0.5mm이면 제1 캐비티와 제2 캐비티에 의해 생성되는 전계가 다이폴 안테나에 의해 생성되는 전 계와 동위상 합성될 수 있다. 제1 캐비티와 제2 캐비티에 의해 생성되는 전계가 다이폴 안테나에 의해 생성되는 전계와 동위상 합성되어 방사 이득 성능이 향상되게 된다. 도 14c(b)는 제3 캐비티의 너비(W3)가 0.5mm인 경우 안테나 구조의 3D 방사 패턴을 나타낸다. 도 10b, 도 14b(a) 및 도 14c(b)를 참조하면, 제3 캐비티의 너비(W3)가 0.5mm이면 제1 캐비티와 제2 캐비티 에 의한 방사 패턴 성분과 다이폴 안테나에 의한 방사 패턴 성분이 안테나 구조의 수직 방향으로 합성된 다. 제3 캐비티의 너비(W3)가 0.5mm인 도 12c(b)의 방사 패턴의 피크 값이 제3 캐비티의 너비(W 3)가 1.5mm인 도 12c(a)의 방사 패턴 피크 값보다 더 큰 값을 갖는다. 따라서, 제3 캐비티의 너비(W3)가 0.5mm이면 캐비티 및 다이폴 안테나의 전계 성분의 위상 또는 방사 패턴 성분의 위상이 수직 방향으로 동위상 합성되어 지향성(directivity)이 향상되게 된다. 이에 따라, 제3 캐비티의 너비(W3)가 0.5mm이면 방사 패 턴 피크 값이 증가하여 안테나 성능이 향상된다. 또한, 제3 캐비티의 너비(W3)가 0.5mm이면 방사 패턴이 수직 방향을 기준으로 좌우 대칭 형태로 형성되어 안테나 성능이 향상된다.도 9a 내지 도 14c를 참조하면, 제1 캐비티와 제2 캐비티의 크기는 가로 및 세로 방향으로 1.18 X 0.74mm로 형성될 수 있다. 제1 캐비티와 제2 캐비티의 길이(L)는 1.18mm로 형성될 수 있다. 제1 캐비티의 너비(W1)와 제2 캐비티의 너비(W2)는 0.74mm로 형성될 수 있다. 제1 캐비티와 제2 캐비티의 깊이는 0.35mm로 형성될 수 있다. 제3 캐비티의 너비(W3)는 0.5mm로 형성될 수 있다. 그라운드(1110g)는 유전체 기판의 제2 표면 (S2) 상에 배치될 수 있다. 그라운드(1110g)는 제1 개방 영역 (open area)(OA1), 제2 개방 영역(OA2) 및 제3 개방 영역(OA3)을 포함할 수 있다. 제1 개방 영역(OA1)이 일 측 및 타 측에 제2 개방 영역(OA2) 및 제3 개방 영역(OA3)이 배치될 수 있다. 방사체들은 유전체 기판의 제2 표면(S2) 상의 중심 부의 제1 개방 영역(OA1)에 배치될 수 있다. 방 사체들의 제1 단부가 그라운드(1110g)의 일부와 연결될 수 있다. 마이크로스트립 피더(1110f)는 유전체 기판의 제1 표면(S1) 상에 배치될 수 있다. 그라운드(1110g)의 일부는 마이크로스트립 피더(1110f)와 전 기적으로 결합될 수 있다. 유전체 기판의 제1 표면(S1) 상에 배치된 마이크로스트립 피더(1110f)는 유전 체 기판의 제1 표면(S1) 상의 슬롯(1100s)과 전기적으로 결합되어 방사체들로 커플링 급전될 수 있 다. 유전체 기판의 제2 표면(S2) 상에 도전 패턴이 배치될 수 있다. 도전 패턴은 방사체들 의 제2 단부와 전기적으로 결합될 수 있다. 한편, 본 명세서에 따른 캐비티-백(cavity-backed) 마이크로스트립 다이폴 안테나 구조에서 방사체들은 복수의 방사체 패턴으로 형성될 수 있다. 도 9a 내지 도 10b를 참조하면, 방사체들은 제1 방사체과 제2 방사체 로 형성될 수 있다. 제2 방사체는 제1 방사체와 분리된 구조로 형성될 수 있다. 제2 방사체의 일 단부는 제1 방사체의 단부와 이격되어 형성될 수 있다. 제2 방사체의 타 단 부는 중심 영역의 제2 캐비티에 배치될 수 있다. 제2 방사체의 타 단부는 일 축 방향으로 소정 길 이(CL)로 형성될 수 있다. 제2 방사체는 제1 서브 패턴(1112a) 및 커플링 패턴에 해당하는 제2 서브 패턴 (1112b)를 포함할 수 있다. 제2 서브 패턴(1112b)이 일 축 방향으로 소정 길이(CL)로 형성될 수 있다. 슬롯(1110s)은 제1 부분(1111s) 및 제2 부분(1112s)을 포함하도록 구성될 수 있다. 제1 방사체 패턴(1111a)과 제2 방사체 패턴(1111b) 사이에 슬롯의 제1 부분(1111s)이 형성될 수 있다. 방사체들과 연결된 그라운드 (1110g)에 슬롯의 제2 부분(1112s)이 형성될 수 있다. 슬롯의 제1 부분(1111s)과 슬롯의 제2 부분(1112s)은 연 결되게 형성될 수 있다. 슬롯의 제2 부분(1112s)의 간격(SG2)이 슬롯의 제1 부분(1111s)의 간격(SG1)보다 더 넓 게 형성될 수 있다. 커플링 패턴에 해당하는 제2 서브 패턴(1112b)의 길이(CL) 변화에 따른 안테나 성능에 대해 설명한다. 이와 관 련하여, 도 15a는 제2 서브 패턴의 길이 변화에 따른 안테나 방사 이득 특성을 나타낸다. 도 15b는 서로 다른 길이를 갖는 제2 서브 패턴을 구비하는 안테나 구조의 전계 분포를 나타낸다. 도 15c는 도 15b의 서로 다른 길 이를 갖는 제2 서브 패턴을 구비하는 안테나 구조의 3D 방사 패턴을 나타낸다. 도 10b 및 도 15a를 참조하면, 제2 서브 패턴(1112b)의 길이(CL)가 0.5mm, 0.7mm, 0.9mm로 설정되면 155GHz 이 하의 주파수 대역에서 안테나 이득 값이 8dB 이하로 감소된다. 제2 서브 패턴(1112b)의 길이(CL)가 1.1mm로 설 정되면 160GHz를 중심으로 일부 주파수 대역에서 안테나 이득 값이 8dB 이하로 감소된다. 제2 서브 패턴(1112 b)의 길이(CL)가 0.3mm로 설정되면 안테나 구조는 전체 주파수 대역에서 약 9dB 이상의 높은 안테나 이득 값을 갖는다. 제2 서브 패턴(1112b)의 길이(CL)가 0.3mm로 설정되면 안테나 구조는 160GHz 이상의 주파수 대역에서 안테나 이득이 약 10dB 이상의 높은 안테나 이득 값을 갖는다. 따라서, 제2 서브 패턴(1112b)의 길이(CL)가 변경됨에 따라 안테나 방사 성능이 변경된다. 중심 영역의 제2 캐 비티로의 동위상 급전을 위하여 커플링 패턴에 해당하는 제2 서브 패턴(1112b)을 설계 최적화가 필요하다. 제2 서브 패턴(1112b)의 길이(CL)에 따라 제2 캐비티에 인가되는 신호 및 캐비티 공진 모드가 변화된다. 이에 따라, 제2 캐비티에 인가되는 신호와 제1 캐비티에 인가되는 신호가 동위상 합성되지 않는 경우 안테나 이득 성능이 저하될 수 있다. 도 10b 및 도 15(a)를 참조하면, 제2 서브 패턴(1112b)의 길이(CL)가 1.1mm로 설정되면, 안테나 구조의 전계 분 포의 제1 피크 영역(PR1) 및 제2 피크 영역(PR2)이 서로 다른 방향인 제1 방향과 제2 방향으로 형성된다. 제2 서브 패턴(1112b)의 길이(CL)가 1.1mm이면 제1 캐비티와 제2 캐비티에 의해 생성되는 전계가 다이 폴 안테나에 의해 생성되는 전계와 동위상 합성이 되지 않게 되어 방사 이득 성능이 저하되게 된다. 도 15c(a)는 제2 서브 패턴(1112b)의 길이(CL)가 1.1mm인 경우 안테나 구조의 3D 방사 패턴을 나타낸다. 도 10b, 도 15b(a) 및 도 15c(a)를 참조하면, 제2 서브 패턴(1112b)의 길이(CL)가 1.1mm이면 제1 캐비티와제2 캐비티에 의한 방사 패턴 성분과 다이폴 안테나에 의한 방사 패턴 성분이 합성되지 않고 분리된다. 따라서, 제2 서브 패턴(1112b)의 길이(CL)가 1.1mm이면 캐비티 및 다이폴 안테나의 전계 성분의 위상 또는 방사 패턴 성분의 위상이 동위상 합성되지 않게 된다. 이에 따라, 제2 서브 패턴(1112b)의 길이(CL)가 1.1mm이면 안 테나 성능 저하가 발생된다. 도 10b 및 도 15b(b)를 참조하면 제2 서브 패턴(1112b)의 길이(CL)가 0.3mm로 설정되면, 안테나 구조의 전계 분 포의 피크 영역(PR)이 동일한 방향으로 형성된다. 제2 서브 패턴(1112b)의 길이(CL)가 0.3mm로 설정되면, 안테 나 구조의 전계 분포의 피크 영역(PR)이 안테나 구조에 수직한 방향으로 형성된다. 따라서, 제2 서브 패턴 (1112b)의 길이(CL)가 0.3mm이면 제1 캐비티와 제2 캐비티에 의해 생성되는 전계가 다이폴 안테나 에 의해 생성되는 전계와 동위상 합성될 수 있다. 제1 캐비티와 제2 캐비티에 의해 생성되는 전계 가 다이폴 안테나에 의해 생성되는 전계와 동위상 합성되어 방사 이득 성능이 향상되게 된다. 도 15c(b)는 제2 서브 패턴(1112b)의 길이(CL)가 0.3mm인 경우 안테나 구조의 3D 방사 패턴을 나타낸다. 도 10b, 도 15b(a) 및 도 15c(b)를 참조하면, 제2 서브 패턴(1112b)의 길이(CL)가 0.3mm가 0.5mm이면 제1 캐비티 와 제2 캐비티에 의한 방사 패턴 성분과 다이폴 안테나에 의한 방사 패턴 성분이 안테나 구조의 수 직 방향으로 합성된다. 제2 서브 패턴(1112b)의 길이(CL)가 0.3mm인 도 14c(b)의 방사 패턴의 피크 값이 제2 서 브 패턴(1112b)의 길이(CL)가 1.1mm인 도 14c(a)의 방사 패턴 피크 값보다 더 큰 값을 갖는다. 따라서, 제2 서 브 패턴(1112b)의 길이(CL)가 0.3mm이면 캐비티 및 다이폴 안테나의 전계 성분의 위상 또는 방사 패턴 성분의 위상이 수직 방향으로 동위상 합성되어 지향성(directivity)이 향상되게 된다. 이에 따라, 제2 서브 패턴 (1112b)의 길이(CL)가 0.3mm이면 방사 패턴 피크 값이 증가하여 안테나 성능이 향상된다. 또한, 제2 서브 패턴 (1112b)의 길이(CL)가 0.3mm이면 방사 패턴이 수직 방향을 기준으로 좌우 대칭 형태로 형성되어 안테나 성능이 향상된다. 이상에서는 캐비티-백(cavity-backed) 마이크로스트립 다이폴 안테나 구조에 대해 설명하였다. 이하에서는 캐비 티-백 마이크로스트립 다이폴 안테나 어레이 구조에 대해 상세하게 설명한다. 이와 관련하여, 도 16a 및 도 16b 는 캐비티-백 마이크로스트립 다이폴 안테나 어레이 구조를 나타낸다. 도 16a는 캐비티-백 마이크로스트립 다이 폴 안테나 어레이 구조의 일부 영역을 확대한 사시도이다. 도 16b는 캐비티-백 마이크로스트립 다이폴 안테나 어레이 구조의 전면도이다. 도 16a 및 도 16b의 안테나 어레이 구조가 1x8 어레이 안테나로 도시되었지만, 이에 한정되지 않고 1x4, 1x6, 1x10, 1x12, 1x16 어레이 안테나로 변경 가능하다. 또는, 도 16a 및 도 16b의 안테나 어레이 구조는 M x N 어레 이와 같이 2차원 어레이 안테나로도 구현이 가능하다. 도 7a 내지 16b를 참조하면, 캐비티-백(cavity-backed) 마이크로스트립 다이폴 안테나 어레이는 PCB 및 메탈 기판(metallic substrate)를 포함하도록 구성될 수 있다. 이와 관련하여 전술한 복수 의 캐비티들을 구비한 단일 안테나 구조에 대한 설명이 도 15a 및 도 15b의 다이폴 안테나 어레이 구조에도 적 용될 수 있다. 메탈 기판은 PCB의 하부 영역에 배치될 수 있다. PCB 및 메탈 기판을 각각 제1 기판 (substrate) 및 제2 기판으로 지칭할 수도 있다. PCB는 유전체 기판, 그라운드(1110g), 방사체들(radiators)을 포함하도록 구성될 수 있다. PCB는 마이크로스트립 피더(1110f) 및 도전 패턴을 더 포함하도록 구성될 수 있다. 방사체들 (radiators)은 제1 안테나 소자(EL1) 내지 제8 안테나 소자(EL8)를 포함하도록 구성될 수 있다. 유전체 기판은 제1 표면(S1) 및 제2 표면(S2)을 구비할 수 있다. 제2 표면(S2)은 제1 표면(S1)으로부터 반대 측(opposite side)일 수 있다. 제1 표면(S1) 및 제2 표면(S2)은 각각 유전체 기판의 배면(rear surface) 및 전면(front surface)을 형성할 수 있다. 그라운드(1110g)는 유전체 기판의 제2 표면(S2) 상 에 배치될 수 있다. 그라운드(1110g)는 복수의 개방 영역들(open areas)을 포함하도록 구성될 수 있다. 그라운 드(1110g)는 일 축 방향으로 제1 개방 영역(OA1) 내지 제10 개방 영역(OA10)을 포함하도록 구성될 수 있다. 제1 개방 영역(OA1) 내지 제10 개방 영역(OA10)을 포함에 대응하여 캐비티들이 형성될 수 있다. 제1 개방 영역(OA1)에 안테나 소자가 배치되지 않고 캐비티만 형성될 수 있다. 타 축 방향으로 제1 및 제 2 캐비티(1211, 1221)이 형성될 수 있다. 제1 캐비티의 크기, 형상 및 깊이는 제2 캐비티의 크기, 형상 및 깊이와 동일하게 형성될 수 있다. 제2 개방 영역(OA2)에 제1 안테나 소자(EL1)가 배치되고, 하부에 캐비티가 형성될 수 있다. 제1 캐비티 의 크기, 형상 및 깊이는 제2 캐비티의 크기, 형상 및 깊이와 동일하게 형성될 수 있다. 제3 캐비 티의 크기 및 깊이는 제2 캐비티의 크기 및 깊이보다 더 작게 형성될 수 있다. 제3 개방 영역(OA3)에 제2 안테나 소자(EL2)가 배치되고 하부에 캐비티이 형성될 수 있다. 제1 캐비티 의 크기, 형상 및 깊이는 제2 캐비티의 크기, 형상 및 깊이와 동일하게 형성될 수 있다. 제3 캐비 티의 크기 및 깊이는 제2 캐비티의 크기 및 깊이보다 더 작게 형성될 수 있다. 1x8 어레이 안테나 구조에서 캐비티들이 일 축 방향으로 10개가 배치되고, 타 축 방향으로 3개가 배치될 수 있다. 1 x N 어레이 안 테나 구조에서 캐비티들이 일 축 방향으로 (N+2) 개가 배치되고, 타 축 방향으로 3개가 배치될 수 있다. 이상에서는 본 명세서의 일 양상에 따른 캐비티-백(cavity-backed) 마이크로스트립 다이폴 안테나 구조에 대해 설명하였다. 이하에서는 본 명세서의 다른 양상에 따른 캐비티-백 및 갭 커플링 구조의 마이크로스트립 다이폴 안테나 구조에 대해 설명한다. 이와 관련하여, 전술한 캐비티-백 마이크로스트립 다이폴 안테나 구조에 대한 설 명이 이하의 캐비티-백 및 갭 커플링 구조의 마이크로스트립 다이폴 안테나 구조에도 적용될 수 있다. 이하, 도 9a 내지 도 11 및 도 15를 참조하여, 캐비티-백(cavity-backed) 및 갭 커플링 구조의 마이크로스트립 다이폴 안테나 구조에 대해 설명한다. 마이크로스트립 다이폴 안테나 구조는 PCB 및 메탈 기판을 포함하도록 구성될 수 있다. PCB는 유전체 기판, 그라운드(1110g), 제1 방사체(1111a), 제2 방사체(1111b), 제1 갭(G1) 및 제2 갭(G2)을 포함하도록 구성될 수 있다. PCB는 마이크로스트립 피더(1110f) 및 도전 패턴을 더 포함 하도록 구성될 수 있다. 그라운드(1110g)는 유전체 기판의 제1 표면(S1) 상에 배치될 수 있다. 그라운드(1110g)는 제1 개방 영역 (OA1), 제2 개방 영역(OA2) 및 제3 개방 영역(OA3)을 포함할 수 있다. 제1 방사체(1111a)는 유전체 기판의 제1 표면(S1) 상의 제1 개방 영역(OA1)에 배치될 수 있다. 제1 방사 체(1111a)의 제1 단부는 그라운드(1110g)의 제1 부분(1111g)과 연결될 수 있다. 제2 방사체(1111b)는 유전체 기 판의 제1 표면(S1) 상의 제1 개방 영역(OA1)에 배치될 수 있다. 제2 방사체(1111b)의 제2 단부는 그라운 드(1110g)의 제2 부분(1112g)과 연결될 수 있다. 그라운드(1110g)의 제1 부분(1111g) 및 그라운드(1110g)의 제2 부분(1112g) 사이에 제1 갭(G1)이 배치될 수 있 다. 제1 방사체(1111a) 및 제2 방사체(1111b) 사이에 배치된 제2 갭(G2)이 배치될 수 있다. 마이크로스트립 피 더(1110f)는 유전체 기판의 제2 표면(S2) 상에 배치될 수 있다. 마이크로스트립 피더(1110f)는 그라운드 (1110g)의 제1 부분(1111g) 및 제2 부분(1112g)과 전기적으로 결합될 수 있다. 유전체 기판의 제1 표면(S1) 상에 도전 패턴이 배치될 수 있다. 도전 패턴은 제1 방사체 (1111a)의 제2 단부와 전기적으로 결합될 수 있다. 도전 패턴은 제2 방사체(1111b)의 제4 단부와 전기적 으로 결합될 수 있다. 제1 및 제2 방사체(1111a, 1111b)와 도전 패턴이 직접 연결되어 있지는 않지만, 소 정 간격만큼 이격되어 제1 및 제2 방사체(1111a, 1111b)의 신호가 도전 패턴으로 결합될 수 있다. 제1 및 제2 방사체(1111a, 1111b)와 도전 패턴이 각각 그라운드(1110g)와 연결되어 제1 및 제2 방사체(1111a, 1111b)와 도전 패턴이 직접 연결되어 있지는 않지만, 그라운드(1110g)를 통해 연결된다. 메탈 기판은 제3 표면(S3), 제4 표면(S4) 제1 캐비티, 제2 캐비티 및 제3 캐비티를 포함할 수 있다. 제4 표면(S4)은 제3 표면(S3)으로부터 반대 측일 수 있다. 메탈 기판의 제4 표면(S4)은 유전체 기판의 제1 표면(S1)과 마주보게 형성될 수 있다. 메탈 기판의 높이는 1.0mm로 형성될 수 있다. 유전체 기판의 높이는 80um로 형성될 수 있다. 메탈 기판의 제4 표면(S4)에 제1 캐비티가 배치될 수 있다. 제1 캐비티는 제1 및 제2 방사체 (1111a, 1111b) 및 도전 패턴의 제1 부분과 중첩된 위치에 형성될 수 있다. 메탈 기판의 제4 표면 (S4)에 제2 캐비티가 배치될 수 있다. 제2 캐비티는 도전 패턴의 제2 부분과 중첩된 위치에 형성될 수 있다. 메탈 기판의 제4 표면(S4)에 제3 캐비티가 배치될 수 있다. 제3 캐비티가 제1 캐비티 및 제2 캐비티에 연결되게 형성될 수 있다. 제3 캐비티는 도전 패턴의 제1 부분 및 제2 부분 사이의 중간 부분과 중첩된 위치에 형성될 수 있다. 제1 캐비티의 크기, 형상 및 깊이는 제2 캐비티의 크기, 형상 및 깊이와 동일하게 형성될 수 있다. 제3 캐비티의 크기 및 깊이는 제1 캐비티 또는 제2 캐비티의 크기 및 깊이보다 더 작게 형성될 수 있다. 제1 캐비티의 내부, 제2 캐비티의 내부 및 제3 캐비티의 내부는 공기(air)로 형성될 수 있다. 그라운드(1110g)는 개방 영역(OA1)을 형성할 수 있다. 개방 영역(OA1)에 제1 및 제2 방사체(1111a, 111b)가 구 비될 수 있다. 그라운드(1110g)의 개방 영역(OA1)은 제1 캐비티의 크기보다 더 작게 형성될 수 있다. 제1 방사체(1111a)와 제2 방사체(1111b) 사이에 슬롯(1110s)의 제1 부분(1111s)이 형성될 수 있다. 제1 방사체 (1111a) 및 제2 방사체(1111b)와 연결된 그라운드(1110g)에 슬롯(1110s)의 제2 부분(1112s)이 형성될 수 있다. 슬롯의 제1 부분(1111s)과 슬롯의 제2 부분(1112s)은 연결되게 형성될 수 있다. 슬롯의 제2 부분(1112s)의 간격 (G1)이 슬롯의 제1 부분(1111s)의 간격(G2)보다 더 넓게 형성될 수 있다. 제1 캐비티와 제2 캐비티의 크기는 가로 및 세로 방향으로 1.18 X 0.74mm일 수 있다. 제1 캐비티 와 제2 캐비티의 깊이는 0.35mm 일 수 있다. 제3 캐비티의 깊이는 0.13mm일 수 있다. 제1 캐비티와 제2 캐비티는 각각 가로 방향으로 중심 영역과 중심 영역에 인접한 일 측 영역 및 타 측 영역에 3개씩 배치될 수 있다. 제3 캐비티는 제1 방사체(1111a) 및 제2 방사체(1111b)가 배치된 중심 영역의 제1 캐비티와 제2 캐비티를 연결하도록 구성될 수 있다. 제3 캐비티의 크기는 가로 및 세로 방향으로 0.12 X 0.5mm로 형성될 수 있다. 본 명세서에서 개시되는 캐비티-백(cavity-backed) 마이크로스트립 다이폴 안테나 구조가 적용된 안테나 모듈은 전자 기기 내에 배열 안테나로 구성될 수 있다. 이와 관련하여, 도 17a는 제1 타입 안테나와 제2 타입 안테나가 배열 안테나로 형성된 안테나 모듈이 전자 기기에 배치된 구조를 나타낸다. 도 17b는 복수의 배열 안테나 모듈 을 확대한 도면이다. 도 1 내지 도 17b를 참조하면, 배열 안테나는 제1 배열 안테나 모듈(1100-1) 및 제1 배열 안테나 모듈(1100- 1)에 제1 수평 방향으로 소정 간격 이격되어 배치되는 제2 배열 안테나 모듈(1100-2)을 포함할 수 있다. 한편, 배열 안테나의 개수는 2개에 한정되는 것은 아니고 도 16b와 같이 3개 이상으로 구현될 수도 있다. 따라서, 배 열 안테나는 제1 배열 안테나 모듈(1100-1) 내지 제3 배열 안테나 모듈(1100-3)을 포함하도록 구성될 수 있다. 도 5 내지 도 6c의 프로세서는 제1 및 제2 배열 안테나 모듈(1100-1, 1100-2)을 각각 이용하여 각각 제1 빔 및 제2 빔을 제1 방향 및 제2 방향으로 형성하도록 제어할 수 있다. 즉, 제1 배열 안테나 모듈(1100-1)을 이 용하여 수평 방향에서 제1 방향으로 제1 빔을 형성할 수 있다. 또한, 제2 배열 안테나 모듈(1100-2)을 이용하여 수평 방향에서 제2 방향으로 제2 빔을 형성할 수 있다. 이와 관련하여, 프로세서는 제1 방향의 제1 빔 및 제2 방향의 제2 빔을 이용하여 다중 입출력(MIMO)를 수행할 수 있다. 프로세서는 제1 및 제2 배열 안테나 모듈(1100-1, 1100-2)을 이용하여 제3 방향으로 제3 빔을 형성할 수 있다. 이와 관련하여, 프로세서는 제1 및 제2 배열 안테나 모듈(1100-1, 1100-2)를 통해 수신되는 신호가 합성되도록 송수신부 회로를 제어할 수 있다. 또한, 프로세서는 송수신부 회로를 통해 제1 및 제2 배열 안테나 모듈(1100-1, 1100-2)로 전달되는 신호가 각각의 안테나 소자로 분배되도록 제어할 수 있다. 프로세서는 제1 빔 및 제2 빔보다 좁은 빔 폭을 갖는 제3 빔을 이용하여 빔 포밍을 수행할 수 있다. 한편, 프로세서는 제1 방향의 제1 빔 및 제2 방향의 제2 빔을 이용하여 다중 입출력(MIMO)를 수행하고, 제1 빔 및 제2 빔보다 좁은 빔 폭을 갖는 제3 빔을 이용하여 빔 포밍을 수행할 수 있다. 이와 관련하여, 전자 기기 주변의 다른 전자 기기로부터 수신되는 제1 신호 및 제2 신호 품질이 임계치 이하이면, 제3 빔을 이용하여 빔 포밍을 수행할 수 있다. 배열 안테나의 소자 개수는 도시된 바와 같이 2개, 3개, 4개 등에 한정되는 것은 아니다. 예를 들어, 배열 안테 나의 소자 개수는 2개, 4개, 8개, 16개 등으로 확장 가능하다. 이에 따라, 배열 안테나는 1x2, 1x3, 1x4, 1x5, 쪋, 1x8 배열 안테나로 구성될 수 있다. 한편, 도 18은 실시 예들에 따른 전자 기기의 특정 위치에서 서로 다른 결합 구조로 결합된 안테나 모듈을 나타 낸다. 도 18(a)를 참조하면, 안테나 모듈은 디스플레이 하부 영역에 디스플레이와 실질적으로 수평하게 배치될 수 있다. 이에 따라, 복수의 배열 안테나 모듈 중 어느 하나의 배열 안테나를 통해 전자 기기 의 하부 방향으로 빔(B1)을 생성할 수 있다. 한편, 복수의 배열 안테나 모듈 중 다른 하나의 배열 안테나를 통 해 전자 기기의 전면 방향으로 다른 빔(B2)를 생성할 수 있다. 도 18(b)를 참조하면, 배열 안테나 모듈은 디스플레이 하부 영역에 디스플레이와 실질적으로 수직하게 배치될 수 있다. 배치될 수 있다. 이에 따라, 복수의 배열 안테나 모듈 중 어느 하나의 배열 안테나를통해 전자 기기의 전면 방향으로 빔(B2)을 생성할 수 있다. 한편, 복수의 배열 안테나 모듈 중 다른 하나의 배 열 안테나를 통해 전자 기기의 하부 방향으로 다른 빔(B1)를 생성할 수 있다. 도 18(c)를 참조하면, 안테나 모듈은 기구 구조에 해당하는 후면 케이스의 내부에 배치될 수도 있 다. 후면 케이스의 내부에 디스플레이와 실질적으로 평행하게 배치될 수 있다. 이에 따라, 복수의 배열 안테나 모듈 중 어느 하나의 배열 안테나를 통해 전자 기기의 하부 방향으로 빔(B2)을 생성할 수 있다. 한 편, 복수의 배열 안테나 모듈 중 다른 하나의 배열 안테나를 통해 전자 기기의 후면 방향으로 다른 빔(B3)을 생 성할 수 있다. 이상에서는 캐비티-백(cavity-backed) 마이크로스트립 다이폴 안테나 및 이를 구비하는 전자 기기에 대해 설명 하였다. 이와 같은 캐비티-백(cavity-backed) 마이크로스트립 다이폴 안테나 및 이를 구비하는 전자 기기의 기 술적 효과에 대해 설명하면 다음과 같다. 실시 예에 따르면, 테라 헤르츠 대역에서 동작하는 안테나 모듈 및 이를 구비하는 전자 기기를 제공할 수 있다. 실시 예에 따르면, 멀티 캐비티 구조를 통해 높은 방사이득과 넓은 대역폭 성능을 갖는 테라 헤르츠 대역의 안 테나 구조를 설계할 수 있다. 실시 예에 따르면, 멀티 캐비티 구조의 형상, 크기 및 깊이의 최적 설계를 통해 6G 주파수 대역 전체에서 높은 방사 이득 성능을 확보할 수 있다. 실시 예에 따르면, 멀티 캐비티 구조의 형상, 크기 및 깊이의 최적 설계를 통해 안테나 구조들 간에 전계 분포 가 동위상 합성되어 안테나 지향성 및 방사 이득을 향상시킬 수 있다. 본 명세서의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 명세서의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 명세 서의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다. 컴퓨터가 읽을 수 있는 매체는, 컴퓨터 시스템에 의하여 판독될 수 있는 데이터가 저장되는 모든 종류의 기록장 치를 포함한다. 컴퓨터가 읽을 수 있는 매체의 예로는, HDD(Hard Disk Drive), SSD(Solid State Disk), SDD(Silicon Disk Drive), ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있으며, 또한 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한, 상기 컴퓨터는 단말기의 제어부를 포함할 수도 있다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아 니되고 예시적인 것으로 고려되어야 한다. 본 명세서의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 명세서의 등가적 범위 내에서의 모든 변경은 본 명세서의 범위에 포함된다.도면 도면1 도면2 도면3 도면4 도면5 도면6a 도면6b 도면7a 도면7b 도면7c 도면8a 도면8b 도면9a 도면9b 도면9c 도면10a 도면10b 도면11a 도면11b 도면11c 도면12a 도면12b 도면13a 도면13b 도면13c 도면14a 도면14b 도면14c 도면15a 도면15b 도면15c 도면16a 도면16b 도면17a 도면17b 도면18"}
{"patent_id": "10-2024-7043287", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 명세서에 따른 밀리미터와 테라 헤르츠 대역을 포함하는 전자기 스펙트럼의 일례를 나타낸다. 도 2는 본 명세서에 따른 THz 통신 응용의 일례를 나타낸다. 도 3은 본 명세서에 적용되는 통신 시스템과 이를 통해 무선 통신을 수행하는 장치들을 예시한다. 도 4는 본 명세서에 따라 무선 통신을 수행하는 무선 기기들의 구성을 나타낸다. 도 5는 일 실시 예에 따른 복수의 안테나 모듈과 송수신부 회로 모듈이 배치되는 전자 기기를 나타낸다. 도 6a는 본 명세서에 따른 테라 헤르츠 대역 통신과 관련하여 배열 안테나 모듈이 배치되는 다층 회로 기판과 RFIC가 연결된 구성을 나타낸다. 도 6b는 실시 예들에 따른 다층 기판과 메인 기판의 결합 구조를 나타낸 것이다. 도 7a 내지 도 7c는 단일 캐비티 백 구조의 마이크로스트립 다이폴 안테나를 나타낸다. 도 8a 및 도 8b는 단일 캐비티 백 구조의 마이크로스트립 다이폴 안테나의 반사 계수 및 이득 특성을 나타낸 것 이다. 도 9a 내지 9c는 본 명세서에 따른 복수의 캐비티들이 형성된 마이크로스트립 다이폴 안테나를 나타낸다. 도 10a 및 도 10b는 본 명세서의 실시 예에 따른 유전체 기판에 복수의 캐비티들이 형성된 안테나 구조의 분해 사시도와 전면도를 나타낸다.도 11a는 단일 캐비티 구조의 안테나와 멀티 캐비티 구조의 안테나의 반사 계수와 방사 이득을 비교한 것이다. 도 11b 및 도 11c는 단일 캐비티 구조의 안테나와 멀티 캐비티 구조의 안테나에서 제1 및 제2 측면 방향에서의 전계 분포를 나타낸 것이다. 도 12a 및 도 12b는 도 10b의 복수의 캐비티들이 동일한 길이로 형성된 구조에서 안테나의 반사 계수 특성 및 방사이득 특성의 시뮬레이션 결과를 나타낸다. 도 13a는 제2 캐비티의 너비에 따른 안테나 방사 이득 특성을 나타낸다. 도 13b는 서로 다른 너비 값을 갖는 제2 캐비티를 구비하는 안테나 구조의 전계 분포를 나타낸다. 도 13c는 도 13b의 서로 다른 너비 값을 갖는 제2 캐비티를 구비하는 안테나 구조의 3D 방사 패턴을 나타낸다. 도 14a는 제1 및 제2 캐비티 간의 간격 변화에 따른 안테나 방사 이득 특성을 나타낸다. 도 14b는 서로 다른 간격 값을 갖는 제1 및 제2 캐비티를 구비하는 안테나 구조의 전계 분포를 나타낸다. 도 14c는 도 14b의 서로 다른 간격 값을 갖는 제1 및 제2 캐비티를 구비하는 안테나 구조의 3D 방사 패턴을 나 타낸다. 도 15a는 제2 서브 패턴의 길이 변화에 따른 안테나 방사 이득 특성을 나타낸다. 도 15b는 서로 다른 길이를 갖는 제2 서브 패턴을 구비하는 안테나 구조의 전계 분포를 나타낸다. 도 15c는 도 15b의 서로 다른 길이를 갖는 제2 서브 패턴을 구비하는 안테나 구조의 3D 방사 패턴을 나타낸다. 도 16a 및 도 16b는 캐비티-백 마이크로스트립 다이폴 안테나 어레이 구조를 나타낸다. 도 17a는 제1 타입 안테나와 제2 타입 안테나가 배열 안테나로 형성된 안테나 모듈이 전자 기기에 배치된 구조 를 나타낸다. 도 17b는 복수의 배열 안테나 모듈을 확대한 도면이다. 도 18은 실시 예들에 따른 전자 기기의 특정 위치에서 서로 다른 결합 구조로 결합된 안테나 모듈을 나타낸다."}
