### A project for MIPS CPU.
单周期：
  管脚设置：digi_out1接hex1
           digi_out2接hex0
           digi_out3接hex3
           digi_out4接hex2
           led接led

更新了实验报告的格式
TODOS：
@王振宇：把外设和编译器那部分写得更详细些，考虑加上代码截图，两种处理器的综合截图和分析你来吧，我不太熟悉
@于晨昕：单周期设计与仿真请尽快完成
@胡钰彬：流水线设计与仿真+总结