2建構半導體故障分析中晶圓缺陷與針測圖樣關聯性模式
計劃編號：NSC －94－2218 －E －264－001
執行期限：94年10月01日至95年07月31日
主持人：劉淑範 sfliu@mail.ypu.edu.tw
執行單位：元培科技大學 資管系
一、中文摘要
整個半導體製程必須經過嚴密掌控的，才
能將製程中可能產生之變異降低，使產品品質
合乎客戶的實際需求，且面對現今IC 市場需求
競爭激烈，使得各晶圓製造廠莫不汲於藉由各
種製程控制方法或分析手法，以對生產過程達
到最嚴格之控制及掌握，並將製程可能產生之
變異降至最低。良率（Yield）之改善及提昇對
於各晶圓代工廠而言，皆為降低製造成本、提
高獲利甚至提昇產業競爭力之有效途徑，目前
各半導體廠採行製程控制（Process control）及
利用所收集之工程資料分析（Engineer Data
Analysis, EDA）以有助於達到良率之提昇的目
的。良率提升可分為事前良率預測分析與事後
良率故障分析，本計畫則是以事後良率故障分
析（Fault Analysis）為主，以半導體前段Fab 製
程最終結果（即製造完成之晶圓針測）出現針
測結果發現良率過低問題時，試圖追溯出可能
之製程問題進而改善或使將來避免再次發生不
良的製程問題，而故障分析亦為用以找出致命
缺陷（Killer defect，亦即此種缺陷之存在必定
會造成晶片之良率損失）之最常用方法，因此，
本計畫的目的是提出建構半導體故障分析中晶
圓缺陷與針測圖樣之關聯性模式與分析，同時
考量缺陷大小、缺陷種類與缺陷圖樣空間位置
對應，本計畫所提出的分析架構包括兩個步
驟：一是Automatic Filtering Scheme，另一為
Correlation Mapping。在此分析架構中，當系統
完成所須的關連性對應後，將會建構出一關聯
性對映模式CM，透過關聯性對應模式，有效整
合此兩因素與缺陷空間位置的對應，將可更準
確地建立晶圓缺陷與針測圖樣之關聯，本計畫
之研究結果利用關連性對映模式可將缺陷圖樣
與針測圖樣之關連性找出，並將其可能的製程
原因提供後續晶圓良率損失預測模式的建立。
關鍵詞：良率提升、故障分析、缺陷分析、關
聯性分析
Abstract
Process variation control and root causes
elimination are critical to the issue of yield
enhancement in semiconductor manufacturing
industry. Therefore, every semiconductor
manufacturing company makes all its efforts to
create or design new control approaches to reduce
process variations and improve production yield.
Yield enhancement is the key for semiconductor
fabrications to reduce manufacturing cost and
increase profit and competitiveness. Nowadays,
semiconductor-manufacturing companies make
use of advanced process control and engineering
data analysis, EDA, to help promote production
yield. Yield enhancement can be categorized into
prior yield predictive analysis and post yield fault
analysis and this proposal focuses on the latter one.
When low-yield lots are detected after circuit
probe, attempts should be made to find out root
causes and then process performance can be
improved. Therefore, fault analysis is the most
frequently used approaches to identify killer
defects, which most of the time result in yield loss.
This proposal presents an analytical approach to
establish correlation model to assist in yield fault
analysis. In the proposed analytical approach, two
stages are included: Automatic Filtering Scheme
and Correlation Mapping. For Automatic Filtering
Scheme stage, defect coordinates, defect size and
defect types are all taken into consideration. With
iterative adjustment and mapping in Correlation
Mapping stage, a correlation-mapping model, CM,
will be established. The established model CM can
be further used for the design of yield loss model.
4參數分析（WAT analysis）三部份，其接受之資
料則為針測結果得出之分類後 Bin 值資料
（Wafer Bin Map）、Fab中擷取而得之晶圓缺
陷圖樣（Defect Map）以及WAT參數量測結果
（WAT parameters），故障分析之目的乃是藉
由適當之程序及方法將輸入之資料轉換成足以
提供決策或製程改善之資訊。本計畫將建立晶
圓缺陷與針測圖樣的關聯性，最直接的作法即
為分析此二種圖樣在空間上的對應關聯性，然
而，單以此種圖樣的空間位置來進行關聯對
應，仍有其盲點存在，因為以晶圓上所產生的
所有缺陷而言，並非晶圓上所有的缺陷對於晶
圓針測圖（BIN 圖）所造成的影響是相同的，
因此從晶圓缺陷圖樣與針測圖樣分佈建立關聯
性時，除了考量其在空間位置上的對應性外，
另有兩個重要因素必須進一步列入考量，以使
其對應結果更為精確。此二重要因素即為晶圓
上發生的缺陷大小及缺陷的類型，不同的缺陷
大小會影響到晶方的面積不同，因此可能造成
的良率影響也不同，對於不同的缺陷種類，其
他的原因或是製成異常程度亦不同，所以對於
晶方（Die）功能影響的程度不同，晶圓上的良
率損失程度也有分別。有效整合此兩因素與缺
陷空間位置的對應，將可更準確地建立晶圓缺
陷圖樣與 BIN 圖的關聯。因此，本計畫的目的
在於建立晶圓缺陷圖樣與 BIN 圖間關聯性，同
時考量缺陷大小、缺陷種類與缺陷圖樣空間位
置對應，藉由建立此關聯性模式，可進一步提
供更精確的資訊，以供後續晶圓良率損失預測
模式的建立。
Wilson等人以 FSRAM（Fast Static RAM）
產品為對象進行缺陷分析 [Wilson et al.,
1994]。其收集之資料包含兩類，分別為：1) Bin
值資料（Bin 圖）及 2) 特定製程之缺陷資料
（缺陷圖）。利用 Bin 圖與各製程缺陷圖之
重疊（Overlay）比較（如圖一所示）便可進
一步得到各製程致命缺陷（Killer defect）柏
拉圖（由重疊圖上觀之，既故障又存在缺陷
之晶片便定義為致命缺陷）。由柏拉圖統計
即可評估出各製程對於故障之貢獻程度而找
出造成故障之主要製程。
Zinke等人則以某類缺陷之缺陷圖與 Bin
圖重疊分析比較，以瞭解晶片之故障是否由
該類缺陷所造成[Zinke et al., 1996]。分析中提
出 Kill potential 圖以提高可靠度（如圖二所
示）。圖二(a)為良率對 TiN缺陷之統計結果，
由圖中可看出單位晶片中 TiN 缺陷數目越高
良率越低，藉此可知 TiN 為造成良率降低之
重要因素，而圖二(b)則為針測後故障類型屬
短路（Short）之晶片比率對 TiN缺陷之統計
結果，由圖中可知 TiN 缺陷數目越多則短路
晶片比率越高，藉此可推論 TiN 之存在為造
成晶片短路之主因。此外，Zinke等人更進一
步計算出某類型缺陷消失時之良率（亦即將
良率圖上原本具該類缺陷之故障晶片皆視為
良品），藉各類缺陷消失時良率提昇幅度之
排序以供改善優先順序衡量之用。
國外有一家軟體公司『Knights』提出一
套良率管理系統（如圖三所示），主要是針
對缺陷分析為主，目前發展僅限於資料抓取
與整合介面的階段，另外，也提供資料分享
的功能，因此並無整合整體良率分析資料的
工具與架構。
三、 結果與討論
本計畫所提出的分析架構包括兩個步驟：一
是 Automatic Filtering Scheme ， 另 一 為
Correlation Mapping。由於本計畫在分析晶圓缺
陷圖樣與針測圖間的關連性模式時，除了考量
缺陷在晶圓上所有晶方的空間對應外，同時考
量不同的缺陷的大小及缺陷類型對於關聯性對
應的影響，首先，本計畫設計一 Automatic
Filtering Scheme來逐步針對不同缺陷大小及缺
陷類型，歸納出可用來進行對應的資料，以期
後續的關連性對應能得到更為準確的結果。在
此步驟中，良率工程師可以依照經驗設定一個
初始的缺陷大小及缺陷種類，藉由 Automatic
Filtering Scheme逐步調整的功能，利用晶圓上
面積分割的方式進行資料處理。在步驟二的程
序中進行 Correlation Mapping，針對步驟一處理
好的資料進行關聯性對應，在此步驟進行關聯
性對應之前，必須先針對晶圓進行區域分割的
設定，由於必須考量半導體的製程特性，從晶
圓中心到外圍區域可能受到缺陷的影響程度不
同（如圖四所示），因此在進行關聯性對應時，
必須將此因素考量在內，再將各自對應的結果
6司，1997年。
2. 林景堂，晶圓圖像辨識，國立台灣大學資訊
工程研究所 碩士論文，1998年。
3. Badih, E. K., SEMI Your Industry Resource,
Semiconductor Conference TAIWAN, 1997,
pp.77-97.
4. Badih, E. K., Ghatalia, A. and Satya, A. V.
S., ”Yield Management in Microelectronics 
Manufacturing”, IEEE Semiconductor Conference,
1995, pp.58-63.
5. Colica, R. S., “The Physical Mechanisms Of  
Defect Clustering And Its Correlation To Yield
Model Parameters For Yield Improvement”, 
IEEE/SEMI Advanced Semiconductor
Manufacturing Conference, 1990, pp.91-94.
6. Cunningham, J. A., “The Use and Evaluation of 
Yield Models in Integrated Circuit
Manufacturing”, IEEE Transactions On
Semiconductor Manufacturing, Vol.3, No.2, May
1990, pp.60-71.
7. Cox, I. and Reynolds, A., “Manufacturing 
Digital’s alpha AXP: Rapid Applications 
Development to Assure Critical Success Through
Quality,” SAS Software Solutions for The 
Semiconductor Industry, pp. 32-37, 1996.
8. Cunnningham, S. P., Spanors, C. J. and Katalin,
V., “Semiconductor Yield Improvement: Results 
and Best Practices”, IEEE Transactions On
Semiconductor Manufacturing, Vol.8, No.2, May
1995, pp.103-199.
9. Kaempf, U., “The Binomial Test: A Simple 
Tool To Identify Process Problems”, IEEE
Transactions On Semiconductor Manufacturing,
Vol.8, No.2, May 1995, pp.160-165.
10. Maly and Heineken, H. T., “A simple New 
Yield Model”, Semiconductor International, July
1994. pp.15.
11. Nurani, R. K., Strojwas, A. J., Maly, W. P.,
Ouyang, C., Shindo, W., Akella, R., Mcintyre, M.
G., and Deret, J., “In-Line Yield Prediction
Methodologies Using patterned Wafer Inspection
Information”, IEEE Transactions On
Semiconductor Manufacturing, Vol.11, No.1,
February 1998, pp.40-47.
12. Pandya, A.S., and Macy, R.B., Pattern
Recognition With Neural Networks in C++, IEEE
Press, 1994.
13. Weber, C., Moslehi, B., and Duta, M., “An 
Integrated Framework For Yield Management and
Defect / Fault Reduction”, IEEE Transactions On
Semiconductor Manufacturing, Vol.8., No.2, May
1995, pp.110-120.
14. Wilson, D. and Walton, A. J., “Automatic 
In-Line to End-Of-Line Defect correlation Using
FSRAM Test Structure For Quick Killer defect
Identification”, IEEE Int. Conference On
Microelectronics Test Structures, Vol. 7, March
1994, pp.160-163.
15. Zinke, K., Spencer, R., and Freeman, D.,
“The Efectiveness Of Defect-To-Yield
Corelation”, IEEE/SEMI Advanced
Semiconductor Manufacturing Conference, 1996,
pp.404-408.
16. Hsieh, H. W., and Chen, F. L., 2004, “Defect
Spatial Patterns Recognition in Semiconductor
Fabrication,”International Journal of Production
Research, Vol. 42, No. 19, pp. 4153-4172.
圖一、Bin圖與缺陷圖重疊關係圖
