# Lab: Lógica Sequencial

| Lab                                                                       |
|----------------------------------------------------------------------------|
| Entregue o código pelo repositório do ==[Classroom]({{lab_seq_classroom}})== |

!!! info "💰 Laboratório com pontos"
    Pode ser feito em dupla! 

!!! warning
    :zap: O laboratório só pode ser realizado com FPGA. 

## Começando

Agora vamos ver como implementamos uma lógica sequencia em MyHDL! Até agora temos utilizado o `decorator`: `@always_comb` para indicar que uma função deve ser interpretada como um trecho combinacional:

```py
@always_comb
def comb():
    led.next = l
```

Agora vamos começar usar um novo `decorator` (`@always_seq`) para indicar que uma função deve ser sequencial e depender do `clock` e do `reset`. O módulo a seguir demonstra como implementar um flip-flop tipo D em MyHDL:

```py
@block
def dff(q, d, clk, rst):
    @always_seq(clk.posedge, reset=rst)
    def seq():
        q.next = d

    return instances()
```

Notem que estamos usando `@always_seq(clk.posedge, reset=rst)`, e indicando que o módulo deve ser acionado na borda de subida do sinal `clk` e que o sinal de `reset` deve ser o `rst`.

Podemos interpretar o `def seq()` da seguinte maneira: Sempre que o sinal clock variar de `0` para `1` a função é acionada e então a saída `q` recebe a entrada `d`. Podemos visualizar isso como um `while True:` 

```py
    while True:
        q.next = d
        time.sleep(1/CLOCK)
```

Para todas as tarefas sigam o fluxo a seguir:

1. `make toplevel.rbf`
1. Programe a FPGA
1. Teste e obeserve se o resultado é o esperado.

##  dff - FlipFlop tipo D

!!! exercise
    - File: `seq_modules.py` e `toplevel.py`

    Vamos validar o flip-flop para isso definimos o `toplevel.py` com:
    
    ```py
        ic0 = dff(ledr_s[0], sw_s[0], key_s[0], RESET_N)
    ```
    
    Mapeamos o clock para o `KEY[0]` e a entrada do dff para o `SW[0]`, notem que ao mexer a chave `SW[0]` nada acontece, o valor do LED muda apenas após apertar o `KEY[0]` (que é o `clock`).
    
    ==Tarefa: Execute na FPGA e teste com as chaves e botões.==
    
### Aplicando
 
Com a possibilidade de executarmos uma acão por clock, conseguimos realizar tarefas que não eram possíveis antes como por exemplo contar eventos. 
 
!!! exercise
    - File: `seq_modules.py`
    - Módulo `contador(cnt, clk, rst)`
    
    Vamos implementar um contador, a ideia aqui é contar quantas vezes o `clk` foi gerado:
    
    - `cnt`: Vetor de saída indicando quantas vezes o clock foi gerado:
    
    Tarefa:
    
    Implemente o `contador` e teste na FPGA (note que devemos comentar o `always_comb`). Toda vez que você apertar o botão `key_s[0]` o valor dos LEDs deve ser incrementado.
    
    ```py
        ic1 = contador(LEDR, key_s[0], RESET_N)
        
    #    @always_comb
    #    def comb():
    #        for i in range(len(ledr_s)):
    #            LEDR[i].next = ledr_s[i]
    ```
    
    ??? tip "Solução"
        ```py
        @block
        def contador(leds, clk, rst):
            tmp = Signal(modbv(0)[10:])

            @always_seq(clk.posedge, reset=rst)
            def seq():
                tmp.next = tmp + 1
                leds.next = tmp

            return instances()
        ```
        
        Seria muito tentador fazer algo como:
        
        ```
        leds.next = leds + 1
        ```
        
        Mas precisamos lembrar que um sinal do módulo (argumento) não pode ser *entrada* e *saída* ao mesmo tempo. Por isso temos que criar o sinal auxiliar `tmp`. Sinais auxiliares podem ser entradas e saídas... na verdade não podemos dizer que ele é entrada ou saída pois só existe dentro do módulo.
 
    ==Tarefa: Execute na FPGA e teste com as chaves e botões.==
 
### Clock

Os dois módulos anteriores foram realizados utilizando o botão 0 (`key_s[0]`) como sinal de clock para o nosso módulo, mas isso não é o jeito certo de trabalharmos com lógica sequência. O cenário correto, seria de usar um clock gerado em hardware e não pelo botão. A partir de agora iremos usar na entrada do clock o sinal `CLOCK_50` que é um clock de ==50Mhz== gerado pela placa. Notem que `50Mhz` significa `50 000 000` vezes por segundo! Isso parece muito né? Mas, dependendo do projeto, podemos elevar o clock para 200Mhz ou usar FPGAs mais rápidas que chegam próximo do 1GHz.

## Piscando o LED

Agora com o uso da lógica sequencial conseguimos contar 'tempo' e gerar eventos em determinado momento. Ou seja: podemos contar 0.5 segundos e mudar o valor do led (usando como base o nosso clock que é um valor fixo), contar mais 0.5 s e mudar novamente (fazer o famoso **pisca led**). Para isso, teremos que conseguir contar eventos de clock, e quando o valor chegar em **25 000 000** inverter o valor do LED e zerar o contador e ficar nesse loop para sempre.

Podemos usar o nosso `adder` do lab anterior como módulo de contador, conectando a saída do `adder` na entrada `x`, mas passando por um registrador antes (para apenas mudar a cada clock). A entrada `y` será conectado ao valor `1`, como resultado teremos: `s = x + 1`. A expressão será executada a cada subida do clock. E `x` será:

``` py
if s < MAX:
    x.next = s
else:
    x.next = 0
```

Se o valor de `s` for menor que o valor máximo (define a velocidade que o LED irá piscar) copiamos a saída do somador para a entrada, e se o valor `MAX` for atingido, iremos zerar o somador, para começarmos novamente. O HW que queremos gerar é algo como:

![](figs/seq/lab-blink.svg)

A ideia de piscar o LED é que temos que mudar uma variável a cada ciclo do contador. 

```
-----------           -------------
           |          |            |           Status
           |          |            |
            -----------            ----------
            
           _ 25000000  _            _
         / |         / |          / |      
      /    |      /    |       /    |          Contador
   /       |   /       |    /       |
/          |/          | /          |
```

A implementação em MyHDL fica:

```py
@block
def blinkLed(led, clk, rst):
    cnt = Signal(intbv(0)[32:])
    l = Signal(bool(0))

    @always_seq(clk.posedge, reset=rst)
    def seq():
        if cnt < 25000000:
            cnt.next = cnt + 1
        else:
            cnt.next = 0
            l.next = not l

    @always_comb
    def comb():
        led.next = l

    return instances()
```

Alguns detalhes devem ser levados em consideração na implementação do componente:

1. O `seq` acontece a cada mudança do clock
1. O `comb` acontece sempre
1. Não podemos `ler` uma saída
1. Em hardware as coisas acontecem ao mesmo tempo!

E então atribuímos o valor de `l` para a saída `led` na parte combinacional do módulo:

```py
def comb():
    led.next = l
```

Essa atribuição poderia ser feita dentro da parte sequencial do componente:

```diff
@always_seq(clk.posedge, reset=rst)
def seq():
    if cnt < 25000000:
        cnt.next = cnt + 1
    else:
        cnt.next = 0
        l.next = not l

    led.next = l
```

!!! exercise 
    File: `toplevel.py`
    
    Modifiquem o toplevel para conter o componente `blinkLed`:
    
    ```py
    ic1 = blinkLed(ledr_s[0], CLOCK_50, RESET_N)
  
    # descomente!  
    @always_comb
    def comb():
        for i in range(len(ledr_s)):
            LEDR[i].next = ledr_s[i]
    ```
    
    
    ==Tarefa: Execute na FPGA e teste com as chaves e botões.==

!!! exercise short 
    O `cnt` de 32 bits está bem dimensionado? Esse valor faz alguma diferença? Qual o maior tempo que podemos contar com o contador de 32bits?
    
    ```py
    cnt = Signal(intbv(0)[32:])`
    ```
    
    !!! answer
        - 32 bits = 4294967296
        - al/50M = 85s ! (maior tempo entre piscada dos leds)
        
        Faz diferença sim! Quando mais bits, mais registradores temos que usar e maior ficar o hardware.
        
        Poderíamos dimensionar o tamanho do vetor de acordo com o `time_ms` que foi passado para o módulo.

!!! exercise
    - File: `seq_modules.py`
    - File: `toplevel.py`
    - Função: `blinkLed`
    
    Vamos deixar o componente mais genérico? Para isso modifique a função `blinkLed` para receber mais um argumento:  O valor em `ms` na qual o LED irá piscar, e então faca a implementação da função que agora depende da variável tempo.
    
    ```py
    def blinkLed(led, time_ms, clk, rst):
    ```
    
    Depois modifique o toplevel para validar diferentes valores em diferentes leds:
    
    ```py
    ic2 = blinkLed(ledr_s[0], 100, CLOCK_50, RESET_N)
    ic3 = blinkLed(ledr_s[1], 50, CLOCK_50, RESET_N)
    ic4 = blinkLed(ledr_s[2], 1000, CLOCK_50, RESET_N)
    ```
    
    ==Tarefa: Execute na FPGA e teste com as chaves e botões.==

!!! exercise 
    - File: `seq_modules.py`
    - Função: `barLed`
    
    Tarefa:

    Vamos praticar mais! Agora faça com que os LEDs da FPGA acendam em sequência: Primeiro o LED0, depois o LED1, LED2, ..., LED9 (como uma animação), ao chegar no final apague tudo e comece novamente.
    
    Dica:
    
    Você vai precisar de um contador para contar clocks.
    
    Toplevel:
    
    ```py
    ic5 = barLed(LEDR, CLOCK_50, RESET_N)
    
    #@always_comb
    #Def comb():
    #    for i in range(len(ledr_s)):
    #        LEDR[i].next = ledr_s[i]
    ```
      
    ??? tip "Solução"
        ```py
        cnt = Signal(intbv(0)[32:])
        l = Signal(bool(0))

        @always_seq(clk.posedge, reset=rst)
        def seq():
            if cnt < 25000000:
                cnt.next = cnt + 1
            else:
                cnt.next = 0
                l.next = not l

        @always_comb 
        def comb():
            led.next = l

        return instances()
        ```
        
        Aqui é a mesma coisa, os sinais `l` e `cnt` são internos e podem ser lidos e escritos. A cada contagem de tempo eu inverto o valor do sinal booleano `l` e atualizo a saída `led` com o valor.
 
    ==Valide na FPGA!== 
 
!!! exercise
    - File: `seq_modules.py`
    - Função: `barLed`

    Modifique a barLed adicionando duas entradas ao hardawre:
    
    - `vel` (binário) controla a velocidade dos LEDs: Rápido ou Lento
    - `dir` (binário) controla a direção (esquerda/ direita)
    
    ```py
    def barLed(leds, time_ms, dir, vel, clk, rst):
    ```
    
    E no toplevel iremos mapear a chave `SW[0]` para a velocidade e `SW[1]` para a direção.

    ==Valide na FPGA!== 

!!! exercise
    - File: `seq_modules.py`
    - Função: `barLed2`

    Tarefa:
    
    O barLed2 é similar ao LED porém só um LED aceso por vez!
    
    Dica:
    
    Aplique um shift de `cntLed` ao valor em binário `000000001`, onde `cntLed` é o contador de 0, 9.
    
    ```py
    @always_comb
    def comb():
        leds.next = intbv(1)[10:] << cntLed
    ```

    ==Valide na FPGA!== 
