TimeQuest Timing Analyzer report for Initial_recieve_program
Fri Apr 11 13:49:53 2014
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; Initial_recieve_program                           ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 215.15 MHz ; 215.15 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -1.824 ; -31.109       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.222 ; -27.222               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                    ;
+--------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.824 ; s6                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.360      ;
; -1.796 ; s8                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.332      ;
; -1.770 ; s6                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.306      ;
; -1.742 ; s8                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.278      ;
; -1.719 ; s3                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.255      ;
; -1.694 ; s3                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.230      ;
; -1.691 ; s3                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.227      ;
; -1.664 ; s2                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.200      ;
; -1.656 ; s7                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.192      ;
; -1.639 ; s2                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.175      ;
; -1.636 ; s2                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.172      ;
; -1.602 ; s7                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.138      ;
; -1.535 ; r2                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.004      ; 2.075      ;
; -1.527 ; s6                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.063      ;
; -1.527 ; r4                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.004      ; 2.067      ;
; -1.524 ; s4                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.060      ;
; -1.511 ; s5                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.047      ;
; -1.499 ; s4                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.035      ;
; -1.499 ; s8                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.035      ;
; -1.496 ; s4                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.032      ;
; -1.490 ; r1                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.004      ; 2.030      ;
; -1.457 ; s5                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.993      ;
; -1.453 ; state.get_data      ; state.idle            ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.489      ;
; -1.451 ; state.get_data      ; state.address_check   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.487      ;
; -1.407 ; r2                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.004      ; 1.947      ;
; -1.399 ; r4                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.004      ; 1.939      ;
; -1.393 ; r3                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.004      ; 1.933      ;
; -1.389 ; s1                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.925      ;
; -1.384 ; state.address_check ; r2                    ; CLK          ; CLK         ; 0.500        ; -0.004     ; 1.916      ;
; -1.384 ; state.address_check ; r3                    ; CLK          ; CLK         ; 0.500        ; -0.004     ; 1.916      ;
; -1.384 ; state.address_check ; r4                    ; CLK          ; CLK         ; 0.500        ; -0.004     ; 1.916      ;
; -1.384 ; state.address_check ; r1                    ; CLK          ; CLK         ; 0.500        ; -0.004     ; 1.916      ;
; -1.364 ; s1                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.900      ;
; -1.361 ; s1                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.897      ;
; -1.359 ; s7                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.895      ;
; -1.324 ; state.get_data      ; LEDS[0]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.003     ; 1.857      ;
; -1.324 ; state.get_data      ; LEDS[1]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.003     ; 1.857      ;
; -1.324 ; state.get_data      ; LEDS[2]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.003     ; 1.857      ;
; -1.324 ; state.get_data      ; LEDS[3]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.003     ; 1.857      ;
; -1.323 ; r1                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.004      ; 1.863      ;
; -1.279 ; state.get_data      ; state.get_data        ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.315      ;
; -1.265 ; r3                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.004      ; 1.805      ;
; -1.249 ; state.idle          ; r2                    ; CLK          ; CLK         ; 0.500        ; -0.004     ; 1.781      ;
; -1.249 ; state.idle          ; r3                    ; CLK          ; CLK         ; 0.500        ; -0.004     ; 1.781      ;
; -1.249 ; state.idle          ; r4                    ; CLK          ; CLK         ; 0.500        ; -0.004     ; 1.781      ;
; -1.249 ; state.idle          ; r1                    ; CLK          ; CLK         ; 0.500        ; -0.004     ; 1.781      ;
; -1.233 ; address_counter[0]  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.242      ; 2.011      ;
; -1.231 ; address_counter[0]  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.242      ; 2.009      ;
; -1.214 ; s5                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.750      ;
; -1.206 ; address_counter[1]  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.242      ; 1.984      ;
; -1.204 ; address_counter[1]  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.242      ; 1.982      ;
; -1.159 ; r1                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.004      ; 1.699      ;
; -1.140 ; state.address_check ; address_counter[1]    ; CLK          ; CLK         ; 0.500        ; -0.242     ; 1.434      ;
; -1.129 ; r2                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.004      ; 1.669      ;
; -1.111 ; state.get_data      ; r1                    ; CLK          ; CLK         ; 0.500        ; -0.004     ; 1.643      ;
; -1.077 ; state.get_data      ; s1                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.613      ;
; -1.077 ; state.get_data      ; s2                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.613      ;
; -1.077 ; state.get_data      ; s3                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.613      ;
; -1.077 ; state.get_data      ; s4                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.613      ;
; -1.077 ; state.get_data      ; s5                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.613      ;
; -1.077 ; state.get_data      ; s6                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.613      ;
; -1.077 ; state.get_data      ; s7                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.613      ;
; -1.077 ; state.get_data      ; s8                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.613      ;
; -1.065 ; state.get_data      ; address_counter[1]    ; CLK          ; CLK         ; 0.500        ; -0.242     ; 1.359      ;
; -1.062 ; state.get_data      ; bit_count             ; CLK          ; CLK         ; 0.500        ; -0.242     ; 1.356      ;
; -1.059 ; address_counter[0]  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.242      ; 1.837      ;
; -1.032 ; address_counter[1]  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.242      ; 1.810      ;
; -1.010 ; state.address_check ; address_counter[0]    ; CLK          ; CLK         ; 0.500        ; -0.242     ; 1.304      ;
; -1.010 ; state.address_check ; address_counter[2]    ; CLK          ; CLK         ; 0.500        ; -0.242     ; 1.304      ;
; -0.987 ; bit_count           ; r2                    ; CLK          ; CLK         ; 1.000        ; 0.238      ; 2.261      ;
; -0.987 ; bit_count           ; r3                    ; CLK          ; CLK         ; 1.000        ; 0.238      ; 2.261      ;
; -0.987 ; bit_count           ; r4                    ; CLK          ; CLK         ; 1.000        ; 0.238      ; 2.261      ;
; -0.987 ; bit_count           ; r1                    ; CLK          ; CLK         ; 1.000        ; 0.238      ; 2.261      ;
; -0.949 ; r3                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.004      ; 1.489      ;
; -0.918 ; address_counter[2]  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.242      ; 1.696      ;
; -0.916 ; address_counter[2]  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.242      ; 1.694      ;
; -0.848 ; r4                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.004      ; 1.388      ;
; -0.804 ; state.get_data      ; r2                    ; CLK          ; CLK         ; 0.500        ; -0.004     ; 1.336      ;
; -0.800 ; state.get_data      ; r3                    ; CLK          ; CLK         ; 0.500        ; -0.004     ; 1.332      ;
; -0.800 ; state.get_data      ; r4                    ; CLK          ; CLK         ; 0.500        ; -0.004     ; 1.332      ;
; -0.793 ; bit_count           ; address_counter[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.829      ;
; -0.775 ; address_counter[0]  ; address_counter[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.811      ;
; -0.760 ; state.get_data      ; address_counter[0]    ; CLK          ; CLK         ; 0.500        ; -0.242     ; 1.054      ;
; -0.760 ; state.get_data      ; address_counter[2]    ; CLK          ; CLK         ; 0.500        ; -0.242     ; 1.054      ;
; -0.744 ; address_counter[2]  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.242      ; 1.522      ;
; -0.743 ; state.address_check ; bit_count             ; CLK          ; CLK         ; 0.500        ; -0.242     ; 1.037      ;
; -0.742 ; state.address_check ; current_state[0]~reg0 ; CLK          ; CLK         ; 0.500        ; -0.242     ; 1.036      ;
; -0.736 ; state.address_check ; b1                    ; CLK          ; CLK         ; 0.500        ; -0.242     ; 1.030      ;
; -0.736 ; address_counter[2]  ; address_counter[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.772      ;
; -0.676 ; state.idle          ; current_state[1]~reg0 ; CLK          ; CLK         ; 0.500        ; -0.242     ; 0.970      ;
; -0.534 ; state.address_check ; state.address_check   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.570      ;
; -0.488 ; bit_count           ; address_counter[1]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.524      ;
; -0.470 ; address_counter[1]  ; address_counter[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.506      ;
; -0.444 ; address_counter[0]  ; address_counter[1]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.480      ;
; -0.441 ; state.address_check ; s8                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 0.977      ;
; -0.438 ; state.address_check ; s4                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 0.974      ;
; -0.438 ; state.address_check ; s5                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 0.974      ;
; -0.438 ; state.address_check ; s6                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 0.974      ;
; -0.438 ; state.address_check ; s7                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 0.974      ;
; -0.429 ; state.address_check ; s1                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 0.965      ;
+--------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                    ;
+-------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; state.idle          ; state.idle            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bit_count           ; bit_count             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_counter[0]  ; address_counter[0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_counter[1]  ; address_counter[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_counter[2]  ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; b1                  ; b1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.528 ; s5                  ; s6                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.794      ;
; 0.532 ; s6                  ; s7                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.798      ;
; 0.539 ; r2                  ; r3                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.540 ; s1                  ; s2                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.806      ;
; 0.542 ; s2                  ; s3                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.808      ;
; 0.677 ; s4                  ; s5                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.943      ;
; 0.685 ; b1                  ; r1                    ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.189      ;
; 0.710 ; r3                  ; r4                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.976      ;
; 0.722 ; r1                  ; r2                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.988      ;
; 0.820 ; s7                  ; s8                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.086      ;
; 0.843 ; bit_count           ; address_counter[0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.109      ;
; 0.846 ; bit_count           ; b1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.112      ;
; 0.876 ; s3                  ; s4                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.142      ;
; 1.058 ; r4                  ; LEDS[3]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.325      ;
; 1.060 ; r1                  ; LEDS[0]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.327      ;
; 1.065 ; r3                  ; LEDS[2]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.332      ;
; 1.066 ; r2                  ; LEDS[1]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.333      ;
; 1.193 ; state.address_check ; s3                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 0.959      ;
; 1.199 ; state.address_check ; s1                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 0.965      ;
; 1.199 ; state.address_check ; s2                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 0.965      ;
; 1.208 ; state.address_check ; s4                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 0.974      ;
; 1.208 ; state.address_check ; s5                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 0.974      ;
; 1.208 ; state.address_check ; s6                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 0.974      ;
; 1.208 ; state.address_check ; s7                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 0.974      ;
; 1.211 ; state.address_check ; s8                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 0.977      ;
; 1.214 ; address_counter[0]  ; address_counter[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.480      ;
; 1.240 ; address_counter[1]  ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.506      ;
; 1.258 ; bit_count           ; address_counter[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.524      ;
; 1.287 ; state.get_data      ; LEDS[1]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.003     ; 1.050      ;
; 1.288 ; state.get_data      ; LEDS[0]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.003     ; 1.051      ;
; 1.291 ; state.get_data      ; LEDS[2]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.003     ; 1.054      ;
; 1.292 ; state.get_data      ; LEDS[3]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.003     ; 1.055      ;
; 1.304 ; state.address_check ; state.address_check   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.570      ;
; 1.446 ; state.idle          ; current_state[1]~reg0 ; CLK          ; CLK         ; -0.500       ; -0.242     ; 0.970      ;
; 1.506 ; state.address_check ; b1                    ; CLK          ; CLK         ; -0.500       ; -0.242     ; 1.030      ;
; 1.512 ; state.address_check ; current_state[0]~reg0 ; CLK          ; CLK         ; -0.500       ; -0.242     ; 1.036      ;
; 1.513 ; state.address_check ; bit_count             ; CLK          ; CLK         ; -0.500       ; -0.242     ; 1.037      ;
; 1.514 ; address_counter[2]  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.242      ; 1.522      ;
; 1.530 ; state.get_data      ; address_counter[0]    ; CLK          ; CLK         ; -0.500       ; -0.242     ; 1.054      ;
; 1.530 ; state.get_data      ; address_counter[2]    ; CLK          ; CLK         ; -0.500       ; -0.242     ; 1.054      ;
; 1.545 ; address_counter[0]  ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.811      ;
; 1.563 ; bit_count           ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.829      ;
; 1.570 ; state.get_data      ; r3                    ; CLK          ; CLK         ; -0.500       ; -0.004     ; 1.332      ;
; 1.570 ; state.get_data      ; r4                    ; CLK          ; CLK         ; -0.500       ; -0.004     ; 1.332      ;
; 1.574 ; state.get_data      ; r2                    ; CLK          ; CLK         ; -0.500       ; -0.004     ; 1.336      ;
; 1.618 ; r4                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.004      ; 1.388      ;
; 1.620 ; r4                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.004      ; 1.390      ;
; 1.686 ; address_counter[2]  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.242      ; 1.694      ;
; 1.688 ; address_counter[2]  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.242      ; 1.696      ;
; 1.719 ; r3                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.004      ; 1.489      ;
; 1.721 ; r3                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.004      ; 1.491      ;
; 1.757 ; bit_count           ; r2                    ; CLK          ; CLK         ; 0.000        ; 0.238      ; 2.261      ;
; 1.757 ; bit_count           ; r3                    ; CLK          ; CLK         ; 0.000        ; 0.238      ; 2.261      ;
; 1.757 ; bit_count           ; r4                    ; CLK          ; CLK         ; 0.000        ; 0.238      ; 2.261      ;
; 1.757 ; bit_count           ; r1                    ; CLK          ; CLK         ; 0.000        ; 0.238      ; 2.261      ;
; 1.780 ; state.address_check ; address_counter[0]    ; CLK          ; CLK         ; -0.500       ; -0.242     ; 1.304      ;
; 1.780 ; state.address_check ; address_counter[2]    ; CLK          ; CLK         ; -0.500       ; -0.242     ; 1.304      ;
; 1.802 ; address_counter[1]  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.242      ; 1.810      ;
; 1.829 ; address_counter[0]  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.242      ; 1.837      ;
; 1.832 ; state.get_data      ; bit_count             ; CLK          ; CLK         ; -0.500       ; -0.242     ; 1.356      ;
; 1.835 ; state.get_data      ; address_counter[1]    ; CLK          ; CLK         ; -0.500       ; -0.242     ; 1.359      ;
; 1.847 ; state.get_data      ; s1                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.613      ;
; 1.847 ; state.get_data      ; s2                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.613      ;
; 1.847 ; state.get_data      ; s3                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.613      ;
; 1.847 ; state.get_data      ; s4                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.613      ;
; 1.847 ; state.get_data      ; s5                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.613      ;
; 1.847 ; state.get_data      ; s6                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.613      ;
; 1.847 ; state.get_data      ; s7                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.613      ;
; 1.847 ; state.get_data      ; s8                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.613      ;
; 1.881 ; state.get_data      ; r1                    ; CLK          ; CLK         ; -0.500       ; -0.004     ; 1.643      ;
; 1.899 ; r2                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.004      ; 1.669      ;
; 1.901 ; r2                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.004      ; 1.671      ;
; 1.910 ; state.address_check ; address_counter[1]    ; CLK          ; CLK         ; -0.500       ; -0.242     ; 1.434      ;
; 1.929 ; r1                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.004      ; 1.699      ;
; 1.931 ; r1                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.004      ; 1.701      ;
; 1.949 ; r4                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.004      ; 1.719      ;
; 1.974 ; address_counter[1]  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.242      ; 1.982      ;
; 1.976 ; address_counter[1]  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.242      ; 1.984      ;
; 1.984 ; s5                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.750      ;
; 2.001 ; address_counter[0]  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.242      ; 2.009      ;
; 2.003 ; address_counter[0]  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.242      ; 2.011      ;
; 2.006 ; r3                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.004      ; 1.776      ;
; 2.019 ; state.idle          ; r2                    ; CLK          ; CLK         ; -0.500       ; -0.004     ; 1.781      ;
; 2.019 ; state.idle          ; r3                    ; CLK          ; CLK         ; -0.500       ; -0.004     ; 1.781      ;
; 2.019 ; state.idle          ; r4                    ; CLK          ; CLK         ; -0.500       ; -0.004     ; 1.781      ;
; 2.019 ; state.idle          ; r1                    ; CLK          ; CLK         ; -0.500       ; -0.004     ; 1.781      ;
; 2.049 ; state.get_data      ; state.get_data        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.315      ;
; 2.064 ; r1                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.004      ; 1.834      ;
; 2.129 ; s7                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.895      ;
; 2.131 ; s1                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.897      ;
; 2.134 ; s1                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.900      ;
; 2.148 ; r2                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.004      ; 1.918      ;
; 2.154 ; state.address_check ; r2                    ; CLK          ; CLK         ; -0.500       ; -0.004     ; 1.916      ;
; 2.154 ; state.address_check ; r3                    ; CLK          ; CLK         ; -0.500       ; -0.004     ; 1.916      ;
+-------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[1]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[1]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[2]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[2]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; address_counter[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; address_counter[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; address_counter[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; address_counter[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; address_counter[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; address_counter[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; b1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; b1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; bit_count                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; bit_count                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; current_state[0]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; current_state[0]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; current_state[1]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; current_state[1]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r2                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r2                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r3                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r3                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r4                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r4                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s2                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s2                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s3                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s3                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s4                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s4                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s5                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s5                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s6                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s6                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s7                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s7                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s8                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s8                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; state.address_check       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; state.address_check       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; state.get_data            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; state.get_data            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; state.idle                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; state.idle                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[0]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[0]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[1]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[1]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[2]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[2]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[3]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[3]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; address_counter[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; address_counter[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; address_counter[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; address_counter[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; address_counter[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; address_counter[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bit_count|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bit_count|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; current_state[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; current_state[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; current_state[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; current_state[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s5|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s5|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s6|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s6|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s7|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s7|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s8|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLK        ; 5.385 ; 5.385 ; Rise       ; CLK             ;
; DATA      ; CLK        ; 3.738 ; 3.738 ; Fall       ; CLK             ;
; RESET     ; CLK        ; 4.756 ; 4.756 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLK        ; -4.981 ; -4.981 ; Rise       ; CLK             ;
; DATA      ; CLK        ; -3.212 ; -3.212 ; Fall       ; CLK             ;
; RESET     ; CLK        ; -4.526 ; -4.526 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ADDR_o[*]         ; CLK        ; 6.175 ; 6.175 ; Fall       ; CLK             ;
;  ADDR_o[0]        ; CLK        ; 5.880 ; 5.880 ; Fall       ; CLK             ;
;  ADDR_o[1]        ; CLK        ; 5.886 ; 5.886 ; Fall       ; CLK             ;
;  ADDR_o[2]        ; CLK        ; 6.175 ; 6.175 ; Fall       ; CLK             ;
;  ADDR_o[3]        ; CLK        ; 6.151 ; 6.151 ; Fall       ; CLK             ;
; LEDS[*]           ; CLK        ; 7.617 ; 7.617 ; Fall       ; CLK             ;
;  LEDS[0]          ; CLK        ; 7.606 ; 7.606 ; Fall       ; CLK             ;
;  LEDS[1]          ; CLK        ; 7.617 ; 7.617 ; Fall       ; CLK             ;
;  LEDS[2]          ; CLK        ; 7.613 ; 7.613 ; Fall       ; CLK             ;
;  LEDS[3]          ; CLK        ; 6.941 ; 6.941 ; Fall       ; CLK             ;
; START_o[*]        ; CLK        ; 6.230 ; 6.230 ; Fall       ; CLK             ;
;  START_o[0]       ; CLK        ; 6.134 ; 6.134 ; Fall       ; CLK             ;
;  START_o[1]       ; CLK        ; 6.182 ; 6.182 ; Fall       ; CLK             ;
;  START_o[2]       ; CLK        ; 6.144 ; 6.144 ; Fall       ; CLK             ;
;  START_o[3]       ; CLK        ; 6.230 ; 6.230 ; Fall       ; CLK             ;
;  START_o[4]       ; CLK        ; 5.868 ; 5.868 ; Fall       ; CLK             ;
;  START_o[5]       ; CLK        ; 6.222 ; 6.222 ; Fall       ; CLK             ;
;  START_o[6]       ; CLK        ; 6.177 ; 6.177 ; Fall       ; CLK             ;
;  START_o[7]       ; CLK        ; 6.223 ; 6.223 ; Fall       ; CLK             ;
; current_state[*]  ; CLK        ; 5.775 ; 5.775 ; Fall       ; CLK             ;
;  current_state[0] ; CLK        ; 5.775 ; 5.775 ; Fall       ; CLK             ;
;  current_state[1] ; CLK        ; 5.739 ; 5.739 ; Fall       ; CLK             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ADDR_o[*]         ; CLK        ; 5.880 ; 5.880 ; Fall       ; CLK             ;
;  ADDR_o[0]        ; CLK        ; 5.880 ; 5.880 ; Fall       ; CLK             ;
;  ADDR_o[1]        ; CLK        ; 5.886 ; 5.886 ; Fall       ; CLK             ;
;  ADDR_o[2]        ; CLK        ; 6.175 ; 6.175 ; Fall       ; CLK             ;
;  ADDR_o[3]        ; CLK        ; 6.151 ; 6.151 ; Fall       ; CLK             ;
; LEDS[*]           ; CLK        ; 6.941 ; 6.941 ; Fall       ; CLK             ;
;  LEDS[0]          ; CLK        ; 7.606 ; 7.606 ; Fall       ; CLK             ;
;  LEDS[1]          ; CLK        ; 7.617 ; 7.617 ; Fall       ; CLK             ;
;  LEDS[2]          ; CLK        ; 7.613 ; 7.613 ; Fall       ; CLK             ;
;  LEDS[3]          ; CLK        ; 6.941 ; 6.941 ; Fall       ; CLK             ;
; START_o[*]        ; CLK        ; 5.868 ; 5.868 ; Fall       ; CLK             ;
;  START_o[0]       ; CLK        ; 6.134 ; 6.134 ; Fall       ; CLK             ;
;  START_o[1]       ; CLK        ; 6.182 ; 6.182 ; Fall       ; CLK             ;
;  START_o[2]       ; CLK        ; 6.144 ; 6.144 ; Fall       ; CLK             ;
;  START_o[3]       ; CLK        ; 6.230 ; 6.230 ; Fall       ; CLK             ;
;  START_o[4]       ; CLK        ; 5.868 ; 5.868 ; Fall       ; CLK             ;
;  START_o[5]       ; CLK        ; 6.222 ; 6.222 ; Fall       ; CLK             ;
;  START_o[6]       ; CLK        ; 6.177 ; 6.177 ; Fall       ; CLK             ;
;  START_o[7]       ; CLK        ; 6.223 ; 6.223 ; Fall       ; CLK             ;
; current_state[*]  ; CLK        ; 5.739 ; 5.739 ; Fall       ; CLK             ;
;  current_state[0] ; CLK        ; 5.775 ; 5.775 ; Fall       ; CLK             ;
;  current_state[1] ; CLK        ; 5.739 ; 5.739 ; Fall       ; CLK             ;
+-------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.526 ; -8.540        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.222 ; -27.222               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                    ;
+--------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.526 ; s6                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 1.057      ;
; -0.518 ; s8                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 1.049      ;
; -0.516 ; s6                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 1.047      ;
; -0.508 ; s8                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 1.039      ;
; -0.490 ; s3                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 1.021      ;
; -0.480 ; s3                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 1.011      ;
; -0.476 ; s3                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 1.007      ;
; -0.466 ; s2                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.997      ;
; -0.456 ; s2                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.987      ;
; -0.454 ; s7                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.985      ;
; -0.452 ; s2                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.983      ;
; -0.444 ; s7                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.975      ;
; -0.430 ; state.get_data      ; LEDS[0]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.003     ; 0.959      ;
; -0.430 ; state.get_data      ; LEDS[1]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.003     ; 0.959      ;
; -0.430 ; state.get_data      ; LEDS[2]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.003     ; 0.959      ;
; -0.430 ; state.get_data      ; LEDS[3]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.003     ; 0.959      ;
; -0.427 ; state.address_check ; r2                    ; CLK          ; CLK         ; 0.500        ; -0.002     ; 0.957      ;
; -0.427 ; state.address_check ; r3                    ; CLK          ; CLK         ; 0.500        ; -0.002     ; 0.957      ;
; -0.427 ; state.address_check ; r4                    ; CLK          ; CLK         ; 0.500        ; -0.002     ; 0.957      ;
; -0.427 ; state.address_check ; r1                    ; CLK          ; CLK         ; 0.500        ; -0.002     ; 0.957      ;
; -0.415 ; r4                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.002      ; 0.949      ;
; -0.405 ; r2                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.002      ; 0.939      ;
; -0.400 ; s4                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.931      ;
; -0.395 ; s5                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.926      ;
; -0.395 ; s6                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.926      ;
; -0.390 ; s4                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.921      ;
; -0.387 ; s8                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.918      ;
; -0.386 ; s4                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.917      ;
; -0.385 ; s5                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.916      ;
; -0.377 ; state.idle          ; r2                    ; CLK          ; CLK         ; 0.500        ; -0.002     ; 0.907      ;
; -0.377 ; state.idle          ; r3                    ; CLK          ; CLK         ; 0.500        ; -0.002     ; 0.907      ;
; -0.377 ; state.idle          ; r4                    ; CLK          ; CLK         ; 0.500        ; -0.002     ; 0.907      ;
; -0.377 ; state.idle          ; r1                    ; CLK          ; CLK         ; 0.500        ; -0.002     ; 0.907      ;
; -0.375 ; r1                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.002      ; 0.909      ;
; -0.372 ; r4                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.002      ; 0.906      ;
; -0.368 ; s1                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.899      ;
; -0.362 ; r2                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.002      ; 0.896      ;
; -0.358 ; s1                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.889      ;
; -0.354 ; s1                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.885      ;
; -0.337 ; r3                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.002      ; 0.871      ;
; -0.327 ; r1                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.002      ; 0.861      ;
; -0.323 ; s7                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.854      ;
; -0.311 ; state.get_data      ; s1                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.844      ;
; -0.311 ; state.get_data      ; s2                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.844      ;
; -0.311 ; state.get_data      ; s3                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.844      ;
; -0.311 ; state.get_data      ; s4                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.844      ;
; -0.311 ; state.get_data      ; s5                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.844      ;
; -0.311 ; state.get_data      ; s6                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.844      ;
; -0.311 ; state.get_data      ; s7                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.844      ;
; -0.311 ; state.get_data      ; s8                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.844      ;
; -0.304 ; state.get_data      ; r1                    ; CLK          ; CLK         ; 0.500        ; -0.002     ; 0.834      ;
; -0.294 ; r3                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.002      ; 0.828      ;
; -0.277 ; address_counter[0]  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.109      ; 0.918      ;
; -0.276 ; address_counter[0]  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.109      ; 0.917      ;
; -0.273 ; address_counter[1]  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.109      ; 0.914      ;
; -0.272 ; address_counter[1]  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.109      ; 0.913      ;
; -0.264 ; s5                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.795      ;
; -0.250 ; state.address_check ; address_counter[1]    ; CLK          ; CLK         ; 0.500        ; -0.109     ; 0.673      ;
; -0.242 ; r1                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.002      ; 0.776      ;
; -0.234 ; r2                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.002      ; 0.768      ;
; -0.230 ; state.get_data      ; address_counter[1]    ; CLK          ; CLK         ; 0.500        ; -0.109     ; 0.653      ;
; -0.226 ; state.get_data      ; bit_count             ; CLK          ; CLK         ; 0.500        ; -0.109     ; 0.649      ;
; -0.219 ; address_counter[0]  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.109      ; 0.860      ;
; -0.215 ; address_counter[1]  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.109      ; 0.856      ;
; -0.198 ; state.address_check ; address_counter[0]    ; CLK          ; CLK         ; 0.500        ; -0.109     ; 0.621      ;
; -0.198 ; state.address_check ; address_counter[2]    ; CLK          ; CLK         ; 0.500        ; -0.109     ; 0.621      ;
; -0.165 ; r3                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.002      ; 0.699      ;
; -0.143 ; address_counter[2]  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.109      ; 0.784      ;
; -0.142 ; address_counter[2]  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.109      ; 0.783      ;
; -0.120 ; state.get_data      ; r2                    ; CLK          ; CLK         ; 0.500        ; -0.002     ; 0.650      ;
; -0.118 ; state.get_data      ; r3                    ; CLK          ; CLK         ; 0.500        ; -0.002     ; 0.648      ;
; -0.118 ; state.get_data      ; r4                    ; CLK          ; CLK         ; 0.500        ; -0.002     ; 0.648      ;
; -0.115 ; r4                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.002      ; 0.649      ;
; -0.105 ; state.address_check ; current_state[0]~reg0 ; CLK          ; CLK         ; 0.500        ; -0.109     ; 0.528      ;
; -0.103 ; state.get_data      ; state.idle            ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.135      ;
; -0.103 ; state.get_data      ; address_counter[0]    ; CLK          ; CLK         ; 0.500        ; -0.109     ; 0.526      ;
; -0.103 ; state.get_data      ; address_counter[2]    ; CLK          ; CLK         ; 0.500        ; -0.109     ; 0.526      ;
; -0.102 ; state.get_data      ; state.address_check   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.134      ;
; -0.086 ; state.address_check ; bit_count             ; CLK          ; CLK         ; 0.500        ; -0.109     ; 0.509      ;
; -0.085 ; address_counter[2]  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.109      ; 0.726      ;
; -0.079 ; state.address_check ; b1                    ; CLK          ; CLK         ; 0.500        ; -0.109     ; 0.502      ;
; -0.050 ; state.idle          ; current_state[1]~reg0 ; CLK          ; CLK         ; 0.500        ; -0.109     ; 0.473      ;
; -0.045 ; state.get_data      ; state.get_data        ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.077      ;
; 0.007  ; bit_count           ; r2                    ; CLK          ; CLK         ; 1.000        ; 0.107      ; 1.132      ;
; 0.007  ; bit_count           ; r3                    ; CLK          ; CLK         ; 1.000        ; 0.107      ; 1.132      ;
; 0.007  ; bit_count           ; r4                    ; CLK          ; CLK         ; 1.000        ; 0.107      ; 1.132      ;
; 0.007  ; bit_count           ; r1                    ; CLK          ; CLK         ; 1.000        ; 0.107      ; 1.132      ;
; 0.037  ; state.address_check ; s5                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.496      ;
; 0.037  ; state.address_check ; s8                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.496      ;
; 0.038  ; state.address_check ; s6                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.495      ;
; 0.038  ; state.address_check ; s7                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.495      ;
; 0.041  ; state.address_check ; s4                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.492      ;
; 0.046  ; state.address_check ; s1                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.487      ;
; 0.046  ; state.address_check ; s2                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.487      ;
; 0.051  ; state.address_check ; s3                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.482      ;
; 0.202  ; bit_count           ; address_counter[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.830      ;
; 0.209  ; address_counter[0]  ; address_counter[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.823      ;
; 0.221  ; address_counter[2]  ; address_counter[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.811      ;
; 0.295  ; state.address_check ; state.address_check   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.737      ;
; 0.327  ; bit_count           ; address_counter[1]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.705      ;
+--------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                    ;
+-------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; state.idle          ; state.idle            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bit_count           ; bit_count             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_counter[0]  ; address_counter[0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_counter[1]  ; address_counter[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_counter[2]  ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; b1                  ; b1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; s5                  ; s6                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; s6                  ; s7                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; r2                  ; r3                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; s1                  ; s2                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; s2                  ; s3                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.403      ;
; 0.311 ; b1                  ; r1                    ; CLK          ; CLK         ; 0.000        ; 0.107      ; 0.570      ;
; 0.316 ; s4                  ; s5                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.468      ;
; 0.324 ; r3                  ; r4                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.328 ; r1                  ; r2                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.480      ;
; 0.370 ; s7                  ; s8                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.378 ; bit_count           ; address_counter[0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; bit_count           ; b1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.397 ; s3                  ; s4                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.549      ;
; 0.497 ; r4                  ; LEDS[3]~reg0          ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.648      ;
; 0.498 ; r1                  ; LEDS[0]~reg0          ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.649      ;
; 0.501 ; r3                  ; LEDS[2]~reg0          ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.652      ;
; 0.502 ; r2                  ; LEDS[1]~reg0          ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.653      ;
; 0.542 ; address_counter[0]  ; address_counter[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; address_counter[1]  ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.695      ;
; 0.553 ; bit_count           ; address_counter[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.705      ;
; 0.585 ; state.address_check ; state.address_check   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.737      ;
; 0.671 ; address_counter[0]  ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.823      ;
; 0.678 ; bit_count           ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.830      ;
; 0.829 ; state.address_check ; s3                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.482      ;
; 0.834 ; state.address_check ; s1                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.487      ;
; 0.834 ; state.address_check ; s2                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.487      ;
; 0.839 ; state.address_check ; s4                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.492      ;
; 0.842 ; state.address_check ; s6                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.495      ;
; 0.842 ; state.address_check ; s7                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.495      ;
; 0.843 ; state.address_check ; s5                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.496      ;
; 0.843 ; state.address_check ; s8                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.496      ;
; 0.873 ; bit_count           ; r2                    ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.132      ;
; 0.873 ; bit_count           ; r3                    ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.132      ;
; 0.873 ; bit_count           ; r4                    ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.132      ;
; 0.873 ; bit_count           ; r1                    ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.132      ;
; 0.874 ; state.get_data      ; LEDS[0]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.003     ; 0.523      ;
; 0.874 ; state.get_data      ; LEDS[1]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.003     ; 0.523      ;
; 0.876 ; state.get_data      ; LEDS[2]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.003     ; 0.525      ;
; 0.878 ; state.get_data      ; LEDS[3]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.003     ; 0.527      ;
; 0.925 ; state.get_data      ; state.get_data        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.077      ;
; 0.930 ; state.idle          ; current_state[1]~reg0 ; CLK          ; CLK         ; -0.500       ; -0.109     ; 0.473      ;
; 0.959 ; state.address_check ; b1                    ; CLK          ; CLK         ; -0.500       ; -0.109     ; 0.502      ;
; 0.965 ; address_counter[2]  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.109      ; 0.726      ;
; 0.966 ; state.address_check ; bit_count             ; CLK          ; CLK         ; -0.500       ; -0.109     ; 0.509      ;
; 0.982 ; state.get_data      ; state.address_check   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.134      ;
; 0.983 ; state.get_data      ; state.idle            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.135      ;
; 0.983 ; state.get_data      ; address_counter[0]    ; CLK          ; CLK         ; -0.500       ; -0.109     ; 0.526      ;
; 0.983 ; state.get_data      ; address_counter[2]    ; CLK          ; CLK         ; -0.500       ; -0.109     ; 0.526      ;
; 0.985 ; state.address_check ; current_state[0]~reg0 ; CLK          ; CLK         ; -0.500       ; -0.109     ; 0.528      ;
; 0.995 ; r4                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.002      ; 0.649      ;
; 0.997 ; r4                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.002      ; 0.651      ;
; 0.998 ; state.get_data      ; r3                    ; CLK          ; CLK         ; -0.500       ; -0.002     ; 0.648      ;
; 0.998 ; state.get_data      ; r4                    ; CLK          ; CLK         ; -0.500       ; -0.002     ; 0.648      ;
; 1.000 ; state.get_data      ; r2                    ; CLK          ; CLK         ; -0.500       ; -0.002     ; 0.650      ;
; 1.022 ; address_counter[2]  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.109      ; 0.783      ;
; 1.023 ; address_counter[2]  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.109      ; 0.784      ;
; 1.045 ; r3                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.002      ; 0.699      ;
; 1.047 ; r3                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.002      ; 0.701      ;
; 1.078 ; state.address_check ; address_counter[0]    ; CLK          ; CLK         ; -0.500       ; -0.109     ; 0.621      ;
; 1.078 ; state.address_check ; address_counter[2]    ; CLK          ; CLK         ; -0.500       ; -0.109     ; 0.621      ;
; 1.095 ; address_counter[1]  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.109      ; 0.856      ;
; 1.099 ; address_counter[0]  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.109      ; 0.860      ;
; 1.106 ; state.get_data      ; bit_count             ; CLK          ; CLK         ; -0.500       ; -0.109     ; 0.649      ;
; 1.110 ; state.get_data      ; address_counter[1]    ; CLK          ; CLK         ; -0.500       ; -0.109     ; 0.653      ;
; 1.114 ; r2                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.002      ; 0.768      ;
; 1.116 ; r2                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.002      ; 0.770      ;
; 1.122 ; r1                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.002      ; 0.776      ;
; 1.124 ; r1                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.002      ; 0.778      ;
; 1.128 ; r4                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.002      ; 0.782      ;
; 1.130 ; state.address_check ; address_counter[1]    ; CLK          ; CLK         ; -0.500       ; -0.109     ; 0.673      ;
; 1.144 ; s5                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.795      ;
; 1.152 ; address_counter[1]  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.109      ; 0.913      ;
; 1.153 ; address_counter[1]  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.109      ; 0.914      ;
; 1.156 ; address_counter[0]  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.109      ; 0.917      ;
; 1.157 ; address_counter[0]  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.109      ; 0.918      ;
; 1.168 ; r3                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.002      ; 0.822      ;
; 1.184 ; state.get_data      ; r1                    ; CLK          ; CLK         ; -0.500       ; -0.002     ; 0.834      ;
; 1.191 ; state.get_data      ; s1                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.844      ;
; 1.191 ; state.get_data      ; s2                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.844      ;
; 1.191 ; state.get_data      ; s3                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.844      ;
; 1.191 ; state.get_data      ; s4                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.844      ;
; 1.191 ; state.get_data      ; s5                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.844      ;
; 1.191 ; state.get_data      ; s6                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.844      ;
; 1.191 ; state.get_data      ; s7                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.844      ;
; 1.191 ; state.get_data      ; s8                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.844      ;
; 1.201 ; r1                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.002      ; 0.855      ;
; 1.203 ; s7                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.854      ;
; 1.234 ; s1                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.885      ;
; 1.236 ; r2                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.002      ; 0.890      ;
; 1.238 ; s1                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.889      ;
; 1.248 ; s1                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.899      ;
; 1.257 ; state.idle          ; r2                    ; CLK          ; CLK         ; -0.500       ; -0.002     ; 0.907      ;
; 1.257 ; state.idle          ; r3                    ; CLK          ; CLK         ; -0.500       ; -0.002     ; 0.907      ;
; 1.257 ; state.idle          ; r4                    ; CLK          ; CLK         ; -0.500       ; -0.002     ; 0.907      ;
+-------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[1]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[1]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[2]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[2]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; address_counter[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; address_counter[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; address_counter[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; address_counter[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; address_counter[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; address_counter[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; b1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; b1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; bit_count                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; bit_count                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; current_state[0]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; current_state[0]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; current_state[1]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; current_state[1]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r2                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r2                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r3                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r3                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r4                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r4                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s2                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s2                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s3                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s3                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s4                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s4                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s5                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s5                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s6                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s6                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s7                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s7                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s8                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s8                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; state.address_check       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; state.address_check       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; state.get_data            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; state.get_data            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; state.idle                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; state.idle                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[0]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[0]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[1]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[1]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[2]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[2]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[3]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[3]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; address_counter[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; address_counter[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; address_counter[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; address_counter[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; address_counter[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; address_counter[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bit_count|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bit_count|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; current_state[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; current_state[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; current_state[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; current_state[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s5|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s5|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s6|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s6|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s7|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s7|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s8|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLK        ; 2.941 ; 2.941 ; Rise       ; CLK             ;
; DATA      ; CLK        ; 2.232 ; 2.232 ; Fall       ; CLK             ;
; RESET     ; CLK        ; 2.768 ; 2.768 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLK        ; -2.763 ; -2.763 ; Rise       ; CLK             ;
; DATA      ; CLK        ; -1.977 ; -1.977 ; Fall       ; CLK             ;
; RESET     ; CLK        ; -2.648 ; -2.648 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ADDR_o[*]         ; CLK        ; 3.274 ; 3.274 ; Fall       ; CLK             ;
;  ADDR_o[0]        ; CLK        ; 3.137 ; 3.137 ; Fall       ; CLK             ;
;  ADDR_o[1]        ; CLK        ; 3.141 ; 3.141 ; Fall       ; CLK             ;
;  ADDR_o[2]        ; CLK        ; 3.274 ; 3.274 ; Fall       ; CLK             ;
;  ADDR_o[3]        ; CLK        ; 3.254 ; 3.254 ; Fall       ; CLK             ;
; LEDS[*]           ; CLK        ; 4.037 ; 4.037 ; Fall       ; CLK             ;
;  LEDS[0]          ; CLK        ; 4.033 ; 4.033 ; Fall       ; CLK             ;
;  LEDS[1]          ; CLK        ; 4.037 ; 4.037 ; Fall       ; CLK             ;
;  LEDS[2]          ; CLK        ; 4.025 ; 4.025 ; Fall       ; CLK             ;
;  LEDS[3]          ; CLK        ; 3.708 ; 3.708 ; Fall       ; CLK             ;
; START_o[*]        ; CLK        ; 3.314 ; 3.314 ; Fall       ; CLK             ;
;  START_o[0]       ; CLK        ; 3.241 ; 3.241 ; Fall       ; CLK             ;
;  START_o[1]       ; CLK        ; 3.284 ; 3.284 ; Fall       ; CLK             ;
;  START_o[2]       ; CLK        ; 3.249 ; 3.249 ; Fall       ; CLK             ;
;  START_o[3]       ; CLK        ; 3.310 ; 3.310 ; Fall       ; CLK             ;
;  START_o[4]       ; CLK        ; 3.135 ; 3.135 ; Fall       ; CLK             ;
;  START_o[5]       ; CLK        ; 3.314 ; 3.314 ; Fall       ; CLK             ;
;  START_o[6]       ; CLK        ; 3.280 ; 3.280 ; Fall       ; CLK             ;
;  START_o[7]       ; CLK        ; 3.314 ; 3.314 ; Fall       ; CLK             ;
; current_state[*]  ; CLK        ; 3.106 ; 3.106 ; Fall       ; CLK             ;
;  current_state[0] ; CLK        ; 3.106 ; 3.106 ; Fall       ; CLK             ;
;  current_state[1] ; CLK        ; 3.097 ; 3.097 ; Fall       ; CLK             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ADDR_o[*]         ; CLK        ; 3.137 ; 3.137 ; Fall       ; CLK             ;
;  ADDR_o[0]        ; CLK        ; 3.137 ; 3.137 ; Fall       ; CLK             ;
;  ADDR_o[1]        ; CLK        ; 3.141 ; 3.141 ; Fall       ; CLK             ;
;  ADDR_o[2]        ; CLK        ; 3.274 ; 3.274 ; Fall       ; CLK             ;
;  ADDR_o[3]        ; CLK        ; 3.254 ; 3.254 ; Fall       ; CLK             ;
; LEDS[*]           ; CLK        ; 3.708 ; 3.708 ; Fall       ; CLK             ;
;  LEDS[0]          ; CLK        ; 4.033 ; 4.033 ; Fall       ; CLK             ;
;  LEDS[1]          ; CLK        ; 4.037 ; 4.037 ; Fall       ; CLK             ;
;  LEDS[2]          ; CLK        ; 4.025 ; 4.025 ; Fall       ; CLK             ;
;  LEDS[3]          ; CLK        ; 3.708 ; 3.708 ; Fall       ; CLK             ;
; START_o[*]        ; CLK        ; 3.135 ; 3.135 ; Fall       ; CLK             ;
;  START_o[0]       ; CLK        ; 3.241 ; 3.241 ; Fall       ; CLK             ;
;  START_o[1]       ; CLK        ; 3.284 ; 3.284 ; Fall       ; CLK             ;
;  START_o[2]       ; CLK        ; 3.249 ; 3.249 ; Fall       ; CLK             ;
;  START_o[3]       ; CLK        ; 3.310 ; 3.310 ; Fall       ; CLK             ;
;  START_o[4]       ; CLK        ; 3.135 ; 3.135 ; Fall       ; CLK             ;
;  START_o[5]       ; CLK        ; 3.314 ; 3.314 ; Fall       ; CLK             ;
;  START_o[6]       ; CLK        ; 3.280 ; 3.280 ; Fall       ; CLK             ;
;  START_o[7]       ; CLK        ; 3.314 ; 3.314 ; Fall       ; CLK             ;
; current_state[*]  ; CLK        ; 3.097 ; 3.097 ; Fall       ; CLK             ;
;  current_state[0] ; CLK        ; 3.106 ; 3.106 ; Fall       ; CLK             ;
;  current_state[1] ; CLK        ; 3.097 ; 3.097 ; Fall       ; CLK             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.824  ; 0.215 ; N/A      ; N/A     ; -1.222              ;
;  CLK             ; -1.824  ; 0.215 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -31.109 ; 0.0   ; 0.0      ; 0.0     ; -27.222             ;
;  CLK             ; -31.109 ; 0.000 ; N/A      ; N/A     ; -27.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLK        ; 5.385 ; 5.385 ; Rise       ; CLK             ;
; DATA      ; CLK        ; 3.738 ; 3.738 ; Fall       ; CLK             ;
; RESET     ; CLK        ; 4.756 ; 4.756 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLK        ; -2.763 ; -2.763 ; Rise       ; CLK             ;
; DATA      ; CLK        ; -1.977 ; -1.977 ; Fall       ; CLK             ;
; RESET     ; CLK        ; -2.648 ; -2.648 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ADDR_o[*]         ; CLK        ; 6.175 ; 6.175 ; Fall       ; CLK             ;
;  ADDR_o[0]        ; CLK        ; 5.880 ; 5.880 ; Fall       ; CLK             ;
;  ADDR_o[1]        ; CLK        ; 5.886 ; 5.886 ; Fall       ; CLK             ;
;  ADDR_o[2]        ; CLK        ; 6.175 ; 6.175 ; Fall       ; CLK             ;
;  ADDR_o[3]        ; CLK        ; 6.151 ; 6.151 ; Fall       ; CLK             ;
; LEDS[*]           ; CLK        ; 7.617 ; 7.617 ; Fall       ; CLK             ;
;  LEDS[0]          ; CLK        ; 7.606 ; 7.606 ; Fall       ; CLK             ;
;  LEDS[1]          ; CLK        ; 7.617 ; 7.617 ; Fall       ; CLK             ;
;  LEDS[2]          ; CLK        ; 7.613 ; 7.613 ; Fall       ; CLK             ;
;  LEDS[3]          ; CLK        ; 6.941 ; 6.941 ; Fall       ; CLK             ;
; START_o[*]        ; CLK        ; 6.230 ; 6.230 ; Fall       ; CLK             ;
;  START_o[0]       ; CLK        ; 6.134 ; 6.134 ; Fall       ; CLK             ;
;  START_o[1]       ; CLK        ; 6.182 ; 6.182 ; Fall       ; CLK             ;
;  START_o[2]       ; CLK        ; 6.144 ; 6.144 ; Fall       ; CLK             ;
;  START_o[3]       ; CLK        ; 6.230 ; 6.230 ; Fall       ; CLK             ;
;  START_o[4]       ; CLK        ; 5.868 ; 5.868 ; Fall       ; CLK             ;
;  START_o[5]       ; CLK        ; 6.222 ; 6.222 ; Fall       ; CLK             ;
;  START_o[6]       ; CLK        ; 6.177 ; 6.177 ; Fall       ; CLK             ;
;  START_o[7]       ; CLK        ; 6.223 ; 6.223 ; Fall       ; CLK             ;
; current_state[*]  ; CLK        ; 5.775 ; 5.775 ; Fall       ; CLK             ;
;  current_state[0] ; CLK        ; 5.775 ; 5.775 ; Fall       ; CLK             ;
;  current_state[1] ; CLK        ; 5.739 ; 5.739 ; Fall       ; CLK             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ADDR_o[*]         ; CLK        ; 3.137 ; 3.137 ; Fall       ; CLK             ;
;  ADDR_o[0]        ; CLK        ; 3.137 ; 3.137 ; Fall       ; CLK             ;
;  ADDR_o[1]        ; CLK        ; 3.141 ; 3.141 ; Fall       ; CLK             ;
;  ADDR_o[2]        ; CLK        ; 3.274 ; 3.274 ; Fall       ; CLK             ;
;  ADDR_o[3]        ; CLK        ; 3.254 ; 3.254 ; Fall       ; CLK             ;
; LEDS[*]           ; CLK        ; 3.708 ; 3.708 ; Fall       ; CLK             ;
;  LEDS[0]          ; CLK        ; 4.033 ; 4.033 ; Fall       ; CLK             ;
;  LEDS[1]          ; CLK        ; 4.037 ; 4.037 ; Fall       ; CLK             ;
;  LEDS[2]          ; CLK        ; 4.025 ; 4.025 ; Fall       ; CLK             ;
;  LEDS[3]          ; CLK        ; 3.708 ; 3.708 ; Fall       ; CLK             ;
; START_o[*]        ; CLK        ; 3.135 ; 3.135 ; Fall       ; CLK             ;
;  START_o[0]       ; CLK        ; 3.241 ; 3.241 ; Fall       ; CLK             ;
;  START_o[1]       ; CLK        ; 3.284 ; 3.284 ; Fall       ; CLK             ;
;  START_o[2]       ; CLK        ; 3.249 ; 3.249 ; Fall       ; CLK             ;
;  START_o[3]       ; CLK        ; 3.310 ; 3.310 ; Fall       ; CLK             ;
;  START_o[4]       ; CLK        ; 3.135 ; 3.135 ; Fall       ; CLK             ;
;  START_o[5]       ; CLK        ; 3.314 ; 3.314 ; Fall       ; CLK             ;
;  START_o[6]       ; CLK        ; 3.280 ; 3.280 ; Fall       ; CLK             ;
;  START_o[7]       ; CLK        ; 3.314 ; 3.314 ; Fall       ; CLK             ;
; current_state[*]  ; CLK        ; 3.097 ; 3.097 ; Fall       ; CLK             ;
;  current_state[0] ; CLK        ; 3.106 ; 3.106 ; Fall       ; CLK             ;
;  current_state[1] ; CLK        ; 3.097 ; 3.097 ; Fall       ; CLK             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 5        ; 57       ; 47       ; 33       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 5        ; 57       ; 47       ; 33       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Fri Apr 11 13:49:52 2014
Info: Command: quartus_sta Initial_recieve_program -c Initial_recieve_program
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Initial_recieve_program.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.824
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.824       -31.109 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -27.222 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.526
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.526        -8.540 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -27.222 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 321 megabytes
    Info: Processing ended: Fri Apr 11 13:49:53 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


