module ctclk(t, clk,clr, pre, q, q1);
output q, q1;
input t, clk,clr, pre;

wire w1, w2;
nand n1(w1, q1, t, clk);
nand n2(q, pre, w1, q1);
nand n3(w2, clk, t, q);
nand n4(q1, q, w2, clr);
endmodule
