https://github.com/yuri-panchul/systemverilog-homework.git (Original git repository of Synt. school)

To run the synthesis school tests for the corresponding Verilog files generated 
from Chisel code on your local machine, you need to modify the files of the 
corresponding tasks (located in the systemverilog-homework folder). All synthesized
modules have already been imported and connected in the files; however, to make 
them work, you need to specify the absolute path in the line

include "[path]"

replacing [path] with the absolute path to the solutions under investigation 
(files in the task folders with names like [Chisel_gen_Name].v).
---------------------------------------------------------------
Чтобы запустить тесты школы синтеза для соответсвующих файлов верилог,
созданных из кода на Chisel на своем устройстве, необходимо модифицировать
файлы соответсвующих заданий (в папке systemverilog-homework). Все синтезированные 
модули уже импортированны и подключены в файлы, однако, для работы необходимо в строке

`include "[path]"

указать абсолютный путь на месте [path] к исследуемым решениям (файлы в папках заданий
с низваниями [Chisel_gen_Name].v)

----------------------------------------------------------------
-----------------------Chisel solutions-------------------------
----------------------------------------------------------------
\\01_combinational_logic\\

        TASK        |   PROJECKT FOLDER
--------------------|--------------------
01_01_mux_question  |      mux4task1
