{
  "name": "toggle_demo",
  "ports": [
    { "name": "clk", "direction": "in", "width": 1 },
    { "name": "rst", "direction": "in", "width": 1 },
    { "name": "out", "direction": "out", "width": 1 }
  ],
  "nets": [
    { "name": "next_out", "width": 1 }
  ],
  "regs": [
    { "name": "state", "width": 1, "reset_value": 0 }
  ],
  "assigns": [
    {
      "target": "next_out",
      "expr": {
        "type": "unary_op",
        "op": "~",
        "operand": { "type": "signal", "name": "state", "width": 1 },
        "width": 1
      }
    },
    {
      "target": "out",
      "expr": { "type": "signal", "name": "state", "width": 1 }
    }
  ],
  "processes": [
    {
      "name": "toggle_proc",
      "clock": "clk",
      "clocked": true,
      "statements": [
        {
          "target": "state",
          "expr": {
            "type": "mux",
            "condition": { "type": "signal", "name": "rst", "width": 1 },
            "when_true": { "type": "literal", "value": 0, "width": 1 },
            "when_false": { "type": "signal", "name": "next_out", "width": 1 },
            "width": 1
          }
        }
      ]
    }
  ],
  "memories": []
}
