TimeQuest Timing Analyzer report for fpga_ex3
Tue Apr 30 14:22:38 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_27'
 12. Slow Model Hold: 'CLOCK_27'
 13. Slow Model Minimum Pulse Width: 'CLOCK_27'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_27'
 26. Fast Model Hold: 'CLOCK_27'
 27. Fast Model Minimum Pulse Width: 'CLOCK_27'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; fpga_ex3                                         ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_27   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_27 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 101.16 MHz ; 101.16 MHz      ; CLOCK_27   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_27 ; -8.885 ; -4659.671     ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_27 ; 0.445 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_27 ; -2.064 ; -2732.013          ;
+----------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27'                                                                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.885 ; cpu_ex3:CPU_EX3|reg_lci:IR|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                                            ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.073      ; 9.918      ;
; -8.883 ; cpu_ex3:CPU_EX3|reg_lci:IR|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                                            ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.076      ; 9.919      ;
; -8.874 ; cpu_ex3:CPU_EX3|reg_lci:IR|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                                            ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~porta_address_reg10 ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.069      ; 9.903      ;
; -8.871 ; cpu_ex3:CPU_EX3|reg_lci:IR|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                                            ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~porta_address_reg4  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.069      ; 9.900      ;
; -8.871 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg0   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~porta_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.045     ; 9.786      ;
; -8.871 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg1   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~porta_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.045     ; 9.786      ;
; -8.871 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg2   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~porta_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.045     ; 9.786      ;
; -8.871 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg3   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~porta_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.045     ; 9.786      ;
; -8.871 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg4   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~porta_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.045     ; 9.786      ;
; -8.871 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg5   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~porta_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.045     ; 9.786      ;
; -8.871 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg6   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~porta_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.045     ; 9.786      ;
; -8.871 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg7   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~porta_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.045     ; 9.786      ;
; -8.871 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg8   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~porta_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.045     ; 9.786      ;
; -8.871 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg9   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~porta_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.045     ; 9.786      ;
; -8.871 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg10  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~porta_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.045     ; 9.786      ;
; -8.871 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg11  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~porta_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.045     ; 9.786      ;
; -8.869 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg0   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.041     ; 9.788      ;
; -8.869 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg1   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.041     ; 9.788      ;
; -8.869 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg2   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.041     ; 9.788      ;
; -8.869 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg3   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.041     ; 9.788      ;
; -8.869 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg4   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.041     ; 9.788      ;
; -8.869 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg5   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.041     ; 9.788      ;
; -8.869 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg6   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.041     ; 9.788      ;
; -8.869 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg7   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.041     ; 9.788      ;
; -8.869 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg8   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.041     ; 9.788      ;
; -8.869 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg9   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.041     ; 9.788      ;
; -8.869 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg10  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.041     ; 9.788      ;
; -8.869 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg11  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.041     ; 9.788      ;
; -8.867 ; cpu_ex3:CPU_EX3|reg_lci:IR|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                                            ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a2~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.074      ; 9.901      ;
; -8.856 ; cpu_ex3:CPU_EX3|reg_lci:IR|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                                            ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~portb_address_reg4  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.105      ; 9.921      ;
; -8.849 ; cpu_ex3:CPU_EX3|reg_lci:IR|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                                            ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~portb_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.109      ; 9.918      ;
; -8.847 ; cpu_ex3:CPU_EX3|reg_lci:IR|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                                            ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~portb_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.112      ; 9.919      ;
; -8.845 ; cpu_ex3:CPU_EX3|reg_lci:IR|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                                            ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a4~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.069      ; 9.874      ;
; -8.840 ; cpu_ex3:CPU_EX3|reg_lci:IR|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                                            ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a13~porta_address_reg10 ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.077      ; 9.877      ;
; -8.838 ; cpu_ex3:CPU_EX3|reg_lci:IR|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                                            ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~portb_address_reg10 ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.105      ; 9.903      ;
; -8.838 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg0   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 9.760      ;
; -8.838 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg1   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 9.760      ;
; -8.838 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg2   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 9.760      ;
; -8.838 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg3   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 9.760      ;
; -8.838 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg4   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 9.760      ;
; -8.838 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg5   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 9.760      ;
; -8.838 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg6   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 9.760      ;
; -8.838 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg7   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 9.760      ;
; -8.838 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg8   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 9.760      ;
; -8.838 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg9   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 9.760      ;
; -8.838 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg10  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 9.760      ;
; -8.838 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg11  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 9.760      ;
; -8.835 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg0   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~portb_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 9.786      ;
; -8.835 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg1   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~portb_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 9.786      ;
; -8.835 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg2   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~portb_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 9.786      ;
; -8.835 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg3   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~portb_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 9.786      ;
; -8.835 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg4   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~portb_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 9.786      ;
; -8.835 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg5   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~portb_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 9.786      ;
; -8.835 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg6   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~portb_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 9.786      ;
; -8.835 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg7   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~portb_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 9.786      ;
; -8.835 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg8   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~portb_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 9.786      ;
; -8.835 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg9   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~portb_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 9.786      ;
; -8.835 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg10  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~portb_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 9.786      ;
; -8.835 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg11  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a14~portb_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 9.786      ;
; -8.834 ; cpu_ex3:CPU_EX3|reg_lci:IR|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                                            ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a15~porta_address_reg10 ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.078      ; 9.872      ;
; -8.834 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg0  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.039     ; 9.755      ;
; -8.834 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg1  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.039     ; 9.755      ;
; -8.834 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg2  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.039     ; 9.755      ;
; -8.834 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg3  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.039     ; 9.755      ;
; -8.834 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg4  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.039     ; 9.755      ;
; -8.834 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg5  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.039     ; 9.755      ;
; -8.834 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg6  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.039     ; 9.755      ;
; -8.834 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg7  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.039     ; 9.755      ;
; -8.834 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg8  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.039     ; 9.755      ;
; -8.834 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg9  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.039     ; 9.755      ;
; -8.834 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg10 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.039     ; 9.755      ;
; -8.834 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg11 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.039     ; 9.755      ;
; -8.833 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg0   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~portb_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 9.788      ;
; -8.833 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg1   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~portb_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 9.788      ;
; -8.833 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg2   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~portb_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 9.788      ;
; -8.833 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg3   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~portb_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 9.788      ;
; -8.833 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg4   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~portb_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 9.788      ;
; -8.833 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg5   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~portb_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 9.788      ;
; -8.833 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg6   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~portb_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 9.788      ;
; -8.833 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg7   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~portb_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 9.788      ;
; -8.833 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg8   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~portb_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 9.788      ;
; -8.833 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg9   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~portb_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 9.788      ;
; -8.833 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg10  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~portb_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 9.788      ;
; -8.833 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg11  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a8~portb_address_reg3   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 9.788      ;
; -8.832 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg0  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 9.756      ;
; -8.832 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg1  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 9.756      ;
; -8.832 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg2  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 9.756      ;
; -8.832 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg3  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 9.756      ;
; -8.832 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg4  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 9.756      ;
; -8.832 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg5  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 9.756      ;
; -8.832 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg6  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 9.756      ;
; -8.832 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg7  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 9.756      ;
; -8.832 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg8  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 9.756      ;
; -8.832 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg9  ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 9.756      ;
; -8.832 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg10 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 9.756      ;
; -8.832 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg11 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a6~porta_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 9.756      ;
; -8.831 ; cpu_ex3:CPU_EX3|reg_lci:IR|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                                            ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a2~portb_address_reg10  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.110      ; 9.901      ;
; -8.829 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg0   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a15~porta_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 9.753      ;
; -8.829 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg1   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a15~porta_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 9.753      ;
; -8.829 ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a3~portb_address_reg2   ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a15~porta_address_reg3  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 9.753      ;
+--------+--------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27'                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; cpu_ex3:CPU_EX3|reg_lci:SC|reg_lci_nxt:R0|reg_dff:R0|dout[0]   ; cpu_ex3:CPU_EX3|reg_lci:SC|reg_lci_nxt:R0|reg_dff:R0|dout[0]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu_ex3:CPU_EX3|reg_lci:SC|reg_lci_nxt:R0|reg_dff:R0|dout[1]   ; cpu_ex3:CPU_EX3|reg_lci:SC|reg_lci_nxt:R0|reg_dff:R0|dout[1]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu_ex3:CPU_EX3|reg_dff:S|dout[0]                              ; cpu_ex3:CPU_EX3|reg_dff:S|dout[0]                                                                        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart_rx:S_IN|baud_phase[0]                                     ; uart_rx:S_IN|baud_phase[0]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart_rx:S_IN|baud_phase[1]                                     ; uart_rx:S_IN|baud_phase[1]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart_rx:S_IN|bit_count[0]                                      ; uart_rx:S_IN|bit_count[0]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart_rx:S_IN|bit_count[1]                                      ; uart_rx:S_IN|bit_count[1]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart_rx:S_IN|rx_start                                          ; uart_rx:S_IN|rx_start                                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart_tx:S_OUT|bit_count[0]                                     ; uart_tx:S_OUT|bit_count[0]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart_tx:S_OUT|bit_count[1]                                     ; uart_tx:S_OUT|bit_count[1]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart_tx:S_OUT|bit_count[2]                                     ; uart_tx:S_OUT|bit_count[2]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart_tx:S_OUT|tx_start                                         ; uart_tx:S_OUT|tx_start                                                                                   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart_rx:S_IN|rx_rdy                                            ; uart_rx:S_IN|rx_rdy                                                                                      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu_ex3:CPU_EX3|reg_dff:R|dout[0]                              ; cpu_ex3:CPU_EX3|reg_dff:R|dout[0]                                                                        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; fpga_ex3_fsm:FSM|cpu_state[1]                                  ; fpga_ex3_fsm:FSM|cpu_state[1]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; fpga_ex3_fsm:FSM|cpu_state[0]                                  ; fpga_ex3_fsm:FSM|cpu_state[0]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart_tx:S_OUT|tx_shift[0]                                      ; uart_tx:S_OUT|tx_shift[0]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.613 ; uart_rx:S_IN|rx_shift[10]                                      ; uart_rx:S_IN|rx_shift[9]                                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.899      ;
; 0.619 ; cpu_ex3:CPU_EX3|edge_to_pulse:FGP|prev_din2[3]                 ; cpu_ex3:CPU_EX3|reg_dff:FGI|dout[1]                                                                      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.905      ;
; 0.621 ; uart_tx:S_OUT|tx_shift[7]                                      ; uart_tx:S_OUT|tx_shift[6]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.907      ;
; 0.629 ; fpga_ex3_fsm:FSM|probe_idx[11]                                 ; fpga_ex3_fsm:FSM|probe_idx[11]                                                                           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[15]  ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[15]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.915      ;
; 0.633 ; uart_rx:S_IN|baud_tick[9]                                      ; uart_rx:S_IN|baud_tick[9]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.919      ;
; 0.637 ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[11]  ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[11]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.923      ;
; 0.637 ; cpu_ex3:CPU_EX3|reg_lci:OUTR|reg_lci_nxt:R0|reg_dff:R0|dout[6] ; uart_tx:S_OUT|tx_shift[7]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.923      ;
; 0.637 ; uart_rx:S_IN|baud_phase[0]                                     ; uart_rx:S_IN|baud_phase[1]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.923      ;
; 0.638 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[15]  ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[15]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.924      ;
; 0.640 ; cpu_ex3:CPU_EX3|reg_lci:OUTR|reg_lci_nxt:R0|reg_dff:R0|dout[4] ; uart_tx:S_OUT|tx_shift[5]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.926      ;
; 0.640 ; cpu_ex3:CPU_EX3|reg_lci:OUTR|reg_lci_nxt:R0|reg_dff:R0|dout[0] ; uart_tx:S_OUT|tx_shift[1]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.926      ;
; 0.641 ; uart_tx:S_OUT|baud_tick[11]                                    ; uart_tx:S_OUT|baud_tick[11]                                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.927      ;
; 0.646 ; uart_tx:S_OUT|bit_count[0]                                     ; uart_tx:S_OUT|bit_count[1]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.932      ;
; 0.649 ; uart_rx:S_IN|rx_start                                          ; uart_rx:S_IN|baud_phase[0]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.935      ;
; 0.671 ; fpga_ex3_fsm:FSM|cpu_state[0]                                  ; fpga_ex3_fsm:FSM|cpu_state[1]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.957      ;
; 0.766 ; uart_tx:S_OUT|tx_shift[2]                                      ; uart_tx:S_OUT|tx_shift[1]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.052      ;
; 0.768 ; uart_tx:S_OUT|tx_shift[4]                                      ; uart_tx:S_OUT|tx_shift[3]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.054      ;
; 0.768 ; uart_tx:S_OUT|tx_shift[8]                                      ; uart_tx:S_OUT|tx_shift[7]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.054      ;
; 0.798 ; uart_rx:S_IN|rx_shift[1]                                       ; uart_rx:S_IN|rx_byte_out[0]                                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.083      ;
; 0.804 ; uart_rx:S_IN|rx_din_synced[1]                                  ; uart_rx:S_IN|rx_din_synced[0]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.090      ;
; 0.815 ; fpga_ex3_fsm:FSM|probe_idx[11]                                 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a31~porta_address_reg11 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.079      ; 1.144      ;
; 0.817 ; fpga_ex3_fsm:FSM|probe_idx[5]                                  ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a31~porta_address_reg5  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.079      ; 1.146      ;
; 0.821 ; fpga_ex3_fsm:FSM|probe_idx[10]                                 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a31~porta_address_reg10 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.079      ; 1.150      ;
; 0.828 ; fpga_ex3_fsm:FSM|probe_idx[8]                                  ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a31~porta_address_reg8  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.079      ; 1.157      ;
; 0.828 ; fpga_ex3_fsm:FSM|probe_idx[6]                                  ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a31~porta_address_reg6  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.079      ; 1.157      ;
; 0.830 ; fpga_ex3_fsm:FSM|probe_idx[9]                                  ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a31~porta_address_reg9  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.079      ; 1.159      ;
; 0.831 ; fpga_ex3_fsm:FSM|probe_idx[7]                                  ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a31~porta_address_reg7  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.079      ; 1.160      ;
; 0.848 ; uart_tx:S_OUT|tx_shift[9]                                      ; uart_tx:S_OUT|tx_shift[8]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.133      ;
; 0.849 ; uart_rx:S_IN|rx_byte_out[4]                                    ; cpu_ex3:CPU_EX3|reg_dff:INPR|dout[4]                                                                     ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.135      ;
; 0.855 ; cpu_ex3:CPU_EX3|edge_to_pulse:FGP|prev_din2[2]                 ; cpu_ex3:CPU_EX3|reg_dff:FGI|dout[0]                                                                      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.141      ;
; 0.859 ; uart_rx:S_IN|rx_byte_out[1]                                    ; cpu_ex3:CPU_EX3|reg_dff:INPR|dout[1]                                                                     ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.145      ;
; 0.872 ; uart_rx:S_IN|rx_start                                          ; uart_rx:S_IN|rx_rdy                                                                                      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.158      ;
; 0.894 ; uart_tx:S_OUT|tx_shift[3]                                      ; uart_tx:S_OUT|tx_shift[2]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.179      ;
; 0.922 ; uart_rx:S_IN|rx_shift[2]                                       ; uart_rx:S_IN|rx_shift[1]                                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.208      ;
; 0.944 ; uart_rx:S_IN|bit_count[0]                                      ; uart_rx:S_IN|bit_count[1]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.230      ;
; 0.963 ; uart_rx:S_IN|rx_shift[9]                                       ; uart_rx:S_IN|rx_shift[8]                                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.249      ;
; 0.968 ; fpga_ex3_fsm:FSM|probe_idx[0]                                  ; fpga_ex3_fsm:FSM|probe_idx[0]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[0]   ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[0]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.254      ;
; 0.969 ; cpu_ex3:CPU_EX3|edge_to_pulse:FGP|prev_din2[0]                 ; cpu_ex3:CPU_EX3|reg_dff:FGO|dout[0]                                                                      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.255      ;
; 0.971 ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[0]   ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[0]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[0]   ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[0]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[2]   ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[2]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[4]   ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[4]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.258      ;
; 0.973 ; uart_rx:S_IN|baud_tick[0]                                      ; uart_rx:S_IN|baud_tick[0]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.259      ;
; 0.973 ; uart_tx:S_OUT|bit_count[1]                                     ; uart_tx:S_OUT|bit_count[2]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.259      ;
; 0.975 ; fpga_ex3_fsm:FSM|probe_idx[1]                                  ; fpga_ex3_fsm:FSM|probe_idx[1]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[1]   ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[1]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[1]   ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[1]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; uart_tx:S_OUT|baud_tick[5]                                     ; uart_tx:S_OUT|baud_tick[5]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; fpga_ex3_fsm:FSM|probe_idx[2]                                  ; fpga_ex3_fsm:FSM|probe_idx[2]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; fpga_ex3_fsm:FSM|probe_idx[9]                                  ; fpga_ex3_fsm:FSM|probe_idx[9]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; uart_rx:S_IN|baud_tick[3]                                      ; uart_rx:S_IN|baud_tick[3]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[2]   ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[2]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[2]   ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[2]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; uart_tx:S_OUT|baud_tick[7]                                     ; uart_tx:S_OUT|baud_tick[7]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; fpga_ex3_fsm:FSM|probe_idx[4]                                  ; fpga_ex3_fsm:FSM|probe_idx[4]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; fpga_ex3_fsm:FSM|probe_idx[7]                                  ; fpga_ex3_fsm:FSM|probe_idx[7]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[4]   ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[4]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[7]   ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[7]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[11]  ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[11]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[13]  ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[13]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[14]  ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[14]  ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[13]  ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[13]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[7]   ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[7]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[4]   ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[4]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.263      ;
; 0.979 ; fpga_ex3_fsm:FSM|com_addr_reg[0]                               ; fpga_ex3_fsm:FSM|com_addr_reg[0]                                                                         ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.265      ;
; 0.979 ; uart_rx:S_IN|baud_tick[5]                                      ; uart_rx:S_IN|baud_tick[5]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.265      ;
; 0.979 ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[1]   ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[1]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; uart_rx:S_IN|baud_tick[7]                                      ; uart_rx:S_IN|baud_tick[7]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[9]   ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[9]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; uart_tx:S_OUT|baud_tick[3]                                     ; uart_tx:S_OUT|baud_tick[3]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; uart_tx:S_OUT|baud_tick[9]                                     ; uart_tx:S_OUT|baud_tick[9]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; fpga_ex3_fsm:FSM|com_addr_reg[3]                               ; fpga_ex3_fsm:FSM|com_addr_reg[3]                                                                         ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; fpga_ex3_fsm:FSM|com_addr_reg[6]                               ; fpga_ex3_fsm:FSM|com_addr_reg[6]                                                                         ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; fpga_ex3_fsm:FSM|com_addr_reg[10]                              ; fpga_ex3_fsm:FSM|com_addr_reg[10]                                                                        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; uart_tx:S_OUT|baud_tick[0]                                     ; uart_tx:S_OUT|baud_tick[0]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.267      ;
; 0.983 ; cpu_ex3:CPU_EX3|reg_lci:OUTR|reg_lci_nxt:R0|reg_dff:R0|dout[1] ; uart_tx:S_OUT|tx_shift[2]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; fpga_ex3_fsm:FSM|com_addr_reg[1]                               ; fpga_ex3_fsm:FSM|com_addr_reg[1]                                                                         ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; fpga_ex3_fsm:FSM|com_addr_reg[8]                               ; fpga_ex3_fsm:FSM|com_addr_reg[8]                                                                         ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[9]   ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[9]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[9]   ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[9]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.271      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg5  ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]   ; CLOCK_27   ; 6.081 ; 6.081 ; Rise       ; CLOCK_27        ;
;  GPIO_0[0]  ; CLOCK_27   ; 5.763 ; 5.763 ; Rise       ; CLOCK_27        ;
;  GPIO_0[1]  ; CLOCK_27   ; 5.251 ; 5.251 ; Rise       ; CLOCK_27        ;
;  GPIO_0[2]  ; CLOCK_27   ; 5.929 ; 5.929 ; Rise       ; CLOCK_27        ;
;  GPIO_0[3]  ; CLOCK_27   ; 6.081 ; 6.081 ; Rise       ; CLOCK_27        ;
;  GPIO_0[4]  ; CLOCK_27   ; 5.352 ; 5.352 ; Rise       ; CLOCK_27        ;
;  GPIO_0[5]  ; CLOCK_27   ; 5.588 ; 5.588 ; Rise       ; CLOCK_27        ;
;  GPIO_0[6]  ; CLOCK_27   ; 5.689 ; 5.689 ; Rise       ; CLOCK_27        ;
;  GPIO_0[7]  ; CLOCK_27   ; 5.891 ; 5.891 ; Rise       ; CLOCK_27        ;
;  GPIO_0[8]  ; CLOCK_27   ; 5.657 ; 5.657 ; Rise       ; CLOCK_27        ;
;  GPIO_0[9]  ; CLOCK_27   ; 5.424 ; 5.424 ; Rise       ; CLOCK_27        ;
;  GPIO_0[18] ; CLOCK_27   ; 4.876 ; 4.876 ; Rise       ; CLOCK_27        ;
;  GPIO_0[19] ; CLOCK_27   ; 4.349 ; 4.349 ; Rise       ; CLOCK_27        ;
;  GPIO_0[20] ; CLOCK_27   ; 5.469 ; 5.469 ; Rise       ; CLOCK_27        ;
;  GPIO_0[21] ; CLOCK_27   ; 5.334 ; 5.334 ; Rise       ; CLOCK_27        ;
;  GPIO_0[22] ; CLOCK_27   ; 4.557 ; 4.557 ; Rise       ; CLOCK_27        ;
;  GPIO_0[23] ; CLOCK_27   ; 4.778 ; 4.778 ; Rise       ; CLOCK_27        ;
;  GPIO_0[24] ; CLOCK_27   ; 5.300 ; 5.300 ; Rise       ; CLOCK_27        ;
;  GPIO_0[25] ; CLOCK_27   ; 5.014 ; 5.014 ; Rise       ; CLOCK_27        ;
;  GPIO_0[26] ; CLOCK_27   ; 5.560 ; 5.560 ; Rise       ; CLOCK_27        ;
;  GPIO_0[27] ; CLOCK_27   ; 5.330 ; 5.330 ; Rise       ; CLOCK_27        ;
; KEY[*]      ; CLOCK_27   ; 8.612 ; 8.612 ; Rise       ; CLOCK_27        ;
;  KEY[0]     ; CLOCK_27   ; 6.320 ; 6.320 ; Rise       ; CLOCK_27        ;
;  KEY[1]     ; CLOCK_27   ; 6.498 ; 6.498 ; Rise       ; CLOCK_27        ;
;  KEY[2]     ; CLOCK_27   ; 8.612 ; 8.612 ; Rise       ; CLOCK_27        ;
;  KEY[3]     ; CLOCK_27   ; 7.175 ; 7.175 ; Rise       ; CLOCK_27        ;
; SW[*]       ; CLOCK_27   ; 4.217 ; 4.217 ; Rise       ; CLOCK_27        ;
;  SW[0]      ; CLOCK_27   ; 4.217 ; 4.217 ; Rise       ; CLOCK_27        ;
;  SW[1]      ; CLOCK_27   ; 4.062 ; 4.062 ; Rise       ; CLOCK_27        ;
;  SW[6]      ; CLOCK_27   ; 3.762 ; 3.762 ; Rise       ; CLOCK_27        ;
;  SW[7]      ; CLOCK_27   ; 3.127 ; 3.127 ; Rise       ; CLOCK_27        ;
;  SW[8]      ; CLOCK_27   ; 2.913 ; 2.913 ; Rise       ; CLOCK_27        ;
;  SW[9]      ; CLOCK_27   ; 2.944 ; 2.944 ; Rise       ; CLOCK_27        ;
; UART_RXD    ; CLOCK_27   ; 5.195 ; 5.195 ; Rise       ; CLOCK_27        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]   ; CLOCK_27   ; -4.101 ; -4.101 ; Rise       ; CLOCK_27        ;
;  GPIO_0[0]  ; CLOCK_27   ; -5.515 ; -5.515 ; Rise       ; CLOCK_27        ;
;  GPIO_0[1]  ; CLOCK_27   ; -5.003 ; -5.003 ; Rise       ; CLOCK_27        ;
;  GPIO_0[2]  ; CLOCK_27   ; -5.681 ; -5.681 ; Rise       ; CLOCK_27        ;
;  GPIO_0[3]  ; CLOCK_27   ; -5.833 ; -5.833 ; Rise       ; CLOCK_27        ;
;  GPIO_0[4]  ; CLOCK_27   ; -5.104 ; -5.104 ; Rise       ; CLOCK_27        ;
;  GPIO_0[5]  ; CLOCK_27   ; -5.340 ; -5.340 ; Rise       ; CLOCK_27        ;
;  GPIO_0[6]  ; CLOCK_27   ; -5.441 ; -5.441 ; Rise       ; CLOCK_27        ;
;  GPIO_0[7]  ; CLOCK_27   ; -5.643 ; -5.643 ; Rise       ; CLOCK_27        ;
;  GPIO_0[8]  ; CLOCK_27   ; -5.165 ; -5.165 ; Rise       ; CLOCK_27        ;
;  GPIO_0[9]  ; CLOCK_27   ; -4.455 ; -4.455 ; Rise       ; CLOCK_27        ;
;  GPIO_0[18] ; CLOCK_27   ; -4.628 ; -4.628 ; Rise       ; CLOCK_27        ;
;  GPIO_0[19] ; CLOCK_27   ; -4.101 ; -4.101 ; Rise       ; CLOCK_27        ;
;  GPIO_0[20] ; CLOCK_27   ; -5.221 ; -5.221 ; Rise       ; CLOCK_27        ;
;  GPIO_0[21] ; CLOCK_27   ; -5.086 ; -5.086 ; Rise       ; CLOCK_27        ;
;  GPIO_0[22] ; CLOCK_27   ; -4.309 ; -4.309 ; Rise       ; CLOCK_27        ;
;  GPIO_0[23] ; CLOCK_27   ; -4.530 ; -4.530 ; Rise       ; CLOCK_27        ;
;  GPIO_0[24] ; CLOCK_27   ; -5.052 ; -5.052 ; Rise       ; CLOCK_27        ;
;  GPIO_0[25] ; CLOCK_27   ; -4.766 ; -4.766 ; Rise       ; CLOCK_27        ;
;  GPIO_0[26] ; CLOCK_27   ; -5.068 ; -5.068 ; Rise       ; CLOCK_27        ;
;  GPIO_0[27] ; CLOCK_27   ; -4.361 ; -4.361 ; Rise       ; CLOCK_27        ;
; KEY[*]      ; CLOCK_27   ; -3.812 ; -3.812 ; Rise       ; CLOCK_27        ;
;  KEY[0]     ; CLOCK_27   ; -3.873 ; -3.873 ; Rise       ; CLOCK_27        ;
;  KEY[1]     ; CLOCK_27   ; -3.812 ; -3.812 ; Rise       ; CLOCK_27        ;
;  KEY[2]     ; CLOCK_27   ; -4.477 ; -4.477 ; Rise       ; CLOCK_27        ;
;  KEY[3]     ; CLOCK_27   ; -4.165 ; -4.165 ; Rise       ; CLOCK_27        ;
; SW[*]       ; CLOCK_27   ; -0.887 ; -0.887 ; Rise       ; CLOCK_27        ;
;  SW[0]      ; CLOCK_27   ; -3.969 ; -3.969 ; Rise       ; CLOCK_27        ;
;  SW[1]      ; CLOCK_27   ; -3.814 ; -3.814 ; Rise       ; CLOCK_27        ;
;  SW[6]      ; CLOCK_27   ; -2.887 ; -2.887 ; Rise       ; CLOCK_27        ;
;  SW[7]      ; CLOCK_27   ; -2.879 ; -2.879 ; Rise       ; CLOCK_27        ;
;  SW[8]      ; CLOCK_27   ; -0.887 ; -0.887 ; Rise       ; CLOCK_27        ;
;  SW[9]      ; CLOCK_27   ; -1.404 ; -1.404 ; Rise       ; CLOCK_27        ;
; UART_RXD    ; CLOCK_27   ; -4.947 ; -4.947 ; Rise       ; CLOCK_27        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]   ; CLOCK_27   ; 8.439  ; 8.439  ; Rise       ; CLOCK_27        ;
;  GPIO_0[0]  ; CLOCK_27   ; 8.168  ; 8.168  ; Rise       ; CLOCK_27        ;
;  GPIO_0[1]  ; CLOCK_27   ; 8.439  ; 8.439  ; Rise       ; CLOCK_27        ;
;  GPIO_0[2]  ; CLOCK_27   ; 8.167  ; 8.167  ; Rise       ; CLOCK_27        ;
;  GPIO_0[3]  ; CLOCK_27   ; 8.139  ; 8.139  ; Rise       ; CLOCK_27        ;
;  GPIO_0[4]  ; CLOCK_27   ; 8.169  ; 8.169  ; Rise       ; CLOCK_27        ;
;  GPIO_0[5]  ; CLOCK_27   ; 8.198  ; 8.198  ; Rise       ; CLOCK_27        ;
;  GPIO_0[6]  ; CLOCK_27   ; 7.899  ; 7.899  ; Rise       ; CLOCK_27        ;
;  GPIO_0[7]  ; CLOCK_27   ; 7.946  ; 7.946  ; Rise       ; CLOCK_27        ;
;  GPIO_0[8]  ; CLOCK_27   ; 7.917  ; 7.917  ; Rise       ; CLOCK_27        ;
;  GPIO_0[9]  ; CLOCK_27   ; 7.877  ; 7.877  ; Rise       ; CLOCK_27        ;
;  GPIO_0[18] ; CLOCK_27   ; 7.445  ; 7.445  ; Rise       ; CLOCK_27        ;
;  GPIO_0[19] ; CLOCK_27   ; 7.645  ; 7.645  ; Rise       ; CLOCK_27        ;
;  GPIO_0[20] ; CLOCK_27   ; 7.445  ; 7.445  ; Rise       ; CLOCK_27        ;
;  GPIO_0[21] ; CLOCK_27   ; 7.402  ; 7.402  ; Rise       ; CLOCK_27        ;
;  GPIO_0[22] ; CLOCK_27   ; 7.038  ; 7.038  ; Rise       ; CLOCK_27        ;
;  GPIO_0[23] ; CLOCK_27   ; 8.046  ; 8.046  ; Rise       ; CLOCK_27        ;
;  GPIO_0[24] ; CLOCK_27   ; 7.074  ; 7.074  ; Rise       ; CLOCK_27        ;
;  GPIO_0[25] ; CLOCK_27   ; 7.312  ; 7.312  ; Rise       ; CLOCK_27        ;
;  GPIO_0[26] ; CLOCK_27   ; 7.400  ; 7.400  ; Rise       ; CLOCK_27        ;
;  GPIO_0[27] ; CLOCK_27   ; 7.431  ; 7.431  ; Rise       ; CLOCK_27        ;
; GPIO_1[*]   ; CLOCK_27   ; 10.990 ; 10.990 ; Rise       ; CLOCK_27        ;
;  GPIO_1[0]  ; CLOCK_27   ; 8.555  ; 8.555  ; Rise       ; CLOCK_27        ;
;  GPIO_1[1]  ; CLOCK_27   ; 7.933  ; 7.933  ; Rise       ; CLOCK_27        ;
;  GPIO_1[2]  ; CLOCK_27   ; 8.518  ; 8.518  ; Rise       ; CLOCK_27        ;
;  GPIO_1[3]  ; CLOCK_27   ; 7.902  ; 7.902  ; Rise       ; CLOCK_27        ;
;  GPIO_1[4]  ; CLOCK_27   ; 8.221  ; 8.221  ; Rise       ; CLOCK_27        ;
;  GPIO_1[5]  ; CLOCK_27   ; 7.954  ; 7.954  ; Rise       ; CLOCK_27        ;
;  GPIO_1[6]  ; CLOCK_27   ; 7.655  ; 7.655  ; Rise       ; CLOCK_27        ;
;  GPIO_1[7]  ; CLOCK_27   ; 7.572  ; 7.572  ; Rise       ; CLOCK_27        ;
;  GPIO_1[8]  ; CLOCK_27   ; 9.268  ; 9.268  ; Rise       ; CLOCK_27        ;
;  GPIO_1[9]  ; CLOCK_27   ; 9.133  ; 9.133  ; Rise       ; CLOCK_27        ;
;  GPIO_1[10] ; CLOCK_27   ; 8.102  ; 8.102  ; Rise       ; CLOCK_27        ;
;  GPIO_1[11] ; CLOCK_27   ; 8.203  ; 8.203  ; Rise       ; CLOCK_27        ;
;  GPIO_1[12] ; CLOCK_27   ; 8.276  ; 8.276  ; Rise       ; CLOCK_27        ;
;  GPIO_1[13] ; CLOCK_27   ; 9.006  ; 9.006  ; Rise       ; CLOCK_27        ;
;  GPIO_1[14] ; CLOCK_27   ; 8.197  ; 8.197  ; Rise       ; CLOCK_27        ;
;  GPIO_1[15] ; CLOCK_27   ; 8.224  ; 8.224  ; Rise       ; CLOCK_27        ;
;  GPIO_1[16] ; CLOCK_27   ; 7.960  ; 7.960  ; Rise       ; CLOCK_27        ;
;  GPIO_1[17] ; CLOCK_27   ; 8.126  ; 8.126  ; Rise       ; CLOCK_27        ;
;  GPIO_1[18] ; CLOCK_27   ; 7.807  ; 7.807  ; Rise       ; CLOCK_27        ;
;  GPIO_1[19] ; CLOCK_27   ; 7.760  ; 7.760  ; Rise       ; CLOCK_27        ;
;  GPIO_1[20] ; CLOCK_27   ; 7.785  ; 7.785  ; Rise       ; CLOCK_27        ;
;  GPIO_1[21] ; CLOCK_27   ; 7.726  ; 7.726  ; Rise       ; CLOCK_27        ;
;  GPIO_1[22] ; CLOCK_27   ; 8.162  ; 8.162  ; Rise       ; CLOCK_27        ;
;  GPIO_1[23] ; CLOCK_27   ; 8.028  ; 8.028  ; Rise       ; CLOCK_27        ;
;  GPIO_1[24] ; CLOCK_27   ; 7.740  ; 7.740  ; Rise       ; CLOCK_27        ;
;  GPIO_1[25] ; CLOCK_27   ; 7.386  ; 7.386  ; Rise       ; CLOCK_27        ;
;  GPIO_1[26] ; CLOCK_27   ; 7.430  ; 7.430  ; Rise       ; CLOCK_27        ;
;  GPIO_1[27] ; CLOCK_27   ; 7.400  ; 7.400  ; Rise       ; CLOCK_27        ;
;  GPIO_1[28] ; CLOCK_27   ; 7.669  ; 7.669  ; Rise       ; CLOCK_27        ;
;  GPIO_1[29] ; CLOCK_27   ; 7.457  ; 7.457  ; Rise       ; CLOCK_27        ;
;  GPIO_1[30] ; CLOCK_27   ; 7.684  ; 7.684  ; Rise       ; CLOCK_27        ;
;  GPIO_1[31] ; CLOCK_27   ; 10.990 ; 10.990 ; Rise       ; CLOCK_27        ;
;  GPIO_1[32] ; CLOCK_27   ; 8.045  ; 8.045  ; Rise       ; CLOCK_27        ;
;  GPIO_1[33] ; CLOCK_27   ; 8.395  ; 8.395  ; Rise       ; CLOCK_27        ;
;  GPIO_1[34] ; CLOCK_27   ; 8.340  ; 8.340  ; Rise       ; CLOCK_27        ;
; HEX0[*]     ; CLOCK_27   ; 12.456 ; 12.456 ; Rise       ; CLOCK_27        ;
;  HEX0[0]    ; CLOCK_27   ; 12.230 ; 12.230 ; Rise       ; CLOCK_27        ;
;  HEX0[1]    ; CLOCK_27   ; 11.350 ; 11.350 ; Rise       ; CLOCK_27        ;
;  HEX0[2]    ; CLOCK_27   ; 12.195 ; 12.195 ; Rise       ; CLOCK_27        ;
;  HEX0[3]    ; CLOCK_27   ; 12.456 ; 12.456 ; Rise       ; CLOCK_27        ;
;  HEX0[4]    ; CLOCK_27   ; 11.745 ; 11.745 ; Rise       ; CLOCK_27        ;
;  HEX0[5]    ; CLOCK_27   ; 11.725 ; 11.725 ; Rise       ; CLOCK_27        ;
;  HEX0[6]    ; CLOCK_27   ; 12.008 ; 12.008 ; Rise       ; CLOCK_27        ;
; HEX1[*]     ; CLOCK_27   ; 13.367 ; 13.367 ; Rise       ; CLOCK_27        ;
;  HEX1[0]    ; CLOCK_27   ; 12.375 ; 12.375 ; Rise       ; CLOCK_27        ;
;  HEX1[1]    ; CLOCK_27   ; 12.678 ; 12.678 ; Rise       ; CLOCK_27        ;
;  HEX1[2]    ; CLOCK_27   ; 11.761 ; 11.761 ; Rise       ; CLOCK_27        ;
;  HEX1[3]    ; CLOCK_27   ; 12.412 ; 12.412 ; Rise       ; CLOCK_27        ;
;  HEX1[4]    ; CLOCK_27   ; 12.521 ; 12.521 ; Rise       ; CLOCK_27        ;
;  HEX1[5]    ; CLOCK_27   ; 12.456 ; 12.456 ; Rise       ; CLOCK_27        ;
;  HEX1[6]    ; CLOCK_27   ; 13.367 ; 13.367 ; Rise       ; CLOCK_27        ;
; HEX2[*]     ; CLOCK_27   ; 14.251 ; 14.251 ; Rise       ; CLOCK_27        ;
;  HEX2[0]    ; CLOCK_27   ; 14.251 ; 14.251 ; Rise       ; CLOCK_27        ;
;  HEX2[1]    ; CLOCK_27   ; 12.387 ; 12.387 ; Rise       ; CLOCK_27        ;
;  HEX2[2]    ; CLOCK_27   ; 14.219 ; 14.219 ; Rise       ; CLOCK_27        ;
;  HEX2[3]    ; CLOCK_27   ; 13.592 ; 13.592 ; Rise       ; CLOCK_27        ;
;  HEX2[4]    ; CLOCK_27   ; 13.353 ; 13.353 ; Rise       ; CLOCK_27        ;
;  HEX2[5]    ; CLOCK_27   ; 14.060 ; 14.060 ; Rise       ; CLOCK_27        ;
;  HEX2[6]    ; CLOCK_27   ; 12.378 ; 12.378 ; Rise       ; CLOCK_27        ;
; LEDG[*]     ; CLOCK_27   ; 18.301 ; 18.301 ; Rise       ; CLOCK_27        ;
;  LEDG[0]    ; CLOCK_27   ; 17.007 ; 17.007 ; Rise       ; CLOCK_27        ;
;  LEDG[1]    ; CLOCK_27   ; 18.203 ; 18.203 ; Rise       ; CLOCK_27        ;
;  LEDG[2]    ; CLOCK_27   ; 18.301 ; 18.301 ; Rise       ; CLOCK_27        ;
;  LEDG[3]    ; CLOCK_27   ; 17.878 ; 17.878 ; Rise       ; CLOCK_27        ;
;  LEDG[4]    ; CLOCK_27   ; 17.482 ; 17.482 ; Rise       ; CLOCK_27        ;
;  LEDG[5]    ; CLOCK_27   ; 17.723 ; 17.723 ; Rise       ; CLOCK_27        ;
;  LEDG[6]    ; CLOCK_27   ; 16.184 ; 16.184 ; Rise       ; CLOCK_27        ;
;  LEDG[7]    ; CLOCK_27   ; 16.151 ; 16.151 ; Rise       ; CLOCK_27        ;
; LEDR[*]     ; CLOCK_27   ; 19.460 ; 19.460 ; Rise       ; CLOCK_27        ;
;  LEDR[0]    ; CLOCK_27   ; 16.173 ; 16.173 ; Rise       ; CLOCK_27        ;
;  LEDR[1]    ; CLOCK_27   ; 16.621 ; 16.621 ; Rise       ; CLOCK_27        ;
;  LEDR[2]    ; CLOCK_27   ; 16.768 ; 16.768 ; Rise       ; CLOCK_27        ;
;  LEDR[3]    ; CLOCK_27   ; 17.752 ; 17.752 ; Rise       ; CLOCK_27        ;
;  LEDR[4]    ; CLOCK_27   ; 18.057 ; 18.057 ; Rise       ; CLOCK_27        ;
;  LEDR[5]    ; CLOCK_27   ; 18.988 ; 18.988 ; Rise       ; CLOCK_27        ;
;  LEDR[6]    ; CLOCK_27   ; 19.460 ; 19.460 ; Rise       ; CLOCK_27        ;
;  LEDR[7]    ; CLOCK_27   ; 17.719 ; 17.719 ; Rise       ; CLOCK_27        ;
;  LEDR[8]    ; CLOCK_27   ; 7.773  ; 7.773  ; Rise       ; CLOCK_27        ;
;  LEDR[9]    ; CLOCK_27   ; 8.887  ; 8.887  ; Rise       ; CLOCK_27        ;
; UART_TXD    ; CLOCK_27   ; 8.098  ; 8.098  ; Rise       ; CLOCK_27        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]   ; CLOCK_27   ; 7.038  ; 7.038  ; Rise       ; CLOCK_27        ;
;  GPIO_0[0]  ; CLOCK_27   ; 8.168  ; 8.168  ; Rise       ; CLOCK_27        ;
;  GPIO_0[1]  ; CLOCK_27   ; 8.439  ; 8.439  ; Rise       ; CLOCK_27        ;
;  GPIO_0[2]  ; CLOCK_27   ; 8.167  ; 8.167  ; Rise       ; CLOCK_27        ;
;  GPIO_0[3]  ; CLOCK_27   ; 8.139  ; 8.139  ; Rise       ; CLOCK_27        ;
;  GPIO_0[4]  ; CLOCK_27   ; 8.169  ; 8.169  ; Rise       ; CLOCK_27        ;
;  GPIO_0[5]  ; CLOCK_27   ; 8.198  ; 8.198  ; Rise       ; CLOCK_27        ;
;  GPIO_0[6]  ; CLOCK_27   ; 7.899  ; 7.899  ; Rise       ; CLOCK_27        ;
;  GPIO_0[7]  ; CLOCK_27   ; 7.946  ; 7.946  ; Rise       ; CLOCK_27        ;
;  GPIO_0[8]  ; CLOCK_27   ; 7.917  ; 7.917  ; Rise       ; CLOCK_27        ;
;  GPIO_0[9]  ; CLOCK_27   ; 7.877  ; 7.877  ; Rise       ; CLOCK_27        ;
;  GPIO_0[18] ; CLOCK_27   ; 7.445  ; 7.445  ; Rise       ; CLOCK_27        ;
;  GPIO_0[19] ; CLOCK_27   ; 7.645  ; 7.645  ; Rise       ; CLOCK_27        ;
;  GPIO_0[20] ; CLOCK_27   ; 7.445  ; 7.445  ; Rise       ; CLOCK_27        ;
;  GPIO_0[21] ; CLOCK_27   ; 7.402  ; 7.402  ; Rise       ; CLOCK_27        ;
;  GPIO_0[22] ; CLOCK_27   ; 7.038  ; 7.038  ; Rise       ; CLOCK_27        ;
;  GPIO_0[23] ; CLOCK_27   ; 8.046  ; 8.046  ; Rise       ; CLOCK_27        ;
;  GPIO_0[24] ; CLOCK_27   ; 7.074  ; 7.074  ; Rise       ; CLOCK_27        ;
;  GPIO_0[25] ; CLOCK_27   ; 7.312  ; 7.312  ; Rise       ; CLOCK_27        ;
;  GPIO_0[26] ; CLOCK_27   ; 7.400  ; 7.400  ; Rise       ; CLOCK_27        ;
;  GPIO_0[27] ; CLOCK_27   ; 7.431  ; 7.431  ; Rise       ; CLOCK_27        ;
; GPIO_1[*]   ; CLOCK_27   ; 7.386  ; 7.386  ; Rise       ; CLOCK_27        ;
;  GPIO_1[0]  ; CLOCK_27   ; 8.555  ; 8.555  ; Rise       ; CLOCK_27        ;
;  GPIO_1[1]  ; CLOCK_27   ; 7.933  ; 7.933  ; Rise       ; CLOCK_27        ;
;  GPIO_1[2]  ; CLOCK_27   ; 8.518  ; 8.518  ; Rise       ; CLOCK_27        ;
;  GPIO_1[3]  ; CLOCK_27   ; 7.902  ; 7.902  ; Rise       ; CLOCK_27        ;
;  GPIO_1[4]  ; CLOCK_27   ; 8.221  ; 8.221  ; Rise       ; CLOCK_27        ;
;  GPIO_1[5]  ; CLOCK_27   ; 7.954  ; 7.954  ; Rise       ; CLOCK_27        ;
;  GPIO_1[6]  ; CLOCK_27   ; 7.655  ; 7.655  ; Rise       ; CLOCK_27        ;
;  GPIO_1[7]  ; CLOCK_27   ; 7.572  ; 7.572  ; Rise       ; CLOCK_27        ;
;  GPIO_1[8]  ; CLOCK_27   ; 9.268  ; 9.268  ; Rise       ; CLOCK_27        ;
;  GPIO_1[9]  ; CLOCK_27   ; 9.133  ; 9.133  ; Rise       ; CLOCK_27        ;
;  GPIO_1[10] ; CLOCK_27   ; 8.102  ; 8.102  ; Rise       ; CLOCK_27        ;
;  GPIO_1[11] ; CLOCK_27   ; 8.203  ; 8.203  ; Rise       ; CLOCK_27        ;
;  GPIO_1[12] ; CLOCK_27   ; 8.276  ; 8.276  ; Rise       ; CLOCK_27        ;
;  GPIO_1[13] ; CLOCK_27   ; 9.006  ; 9.006  ; Rise       ; CLOCK_27        ;
;  GPIO_1[14] ; CLOCK_27   ; 8.197  ; 8.197  ; Rise       ; CLOCK_27        ;
;  GPIO_1[15] ; CLOCK_27   ; 8.224  ; 8.224  ; Rise       ; CLOCK_27        ;
;  GPIO_1[16] ; CLOCK_27   ; 7.960  ; 7.960  ; Rise       ; CLOCK_27        ;
;  GPIO_1[17] ; CLOCK_27   ; 8.126  ; 8.126  ; Rise       ; CLOCK_27        ;
;  GPIO_1[18] ; CLOCK_27   ; 7.807  ; 7.807  ; Rise       ; CLOCK_27        ;
;  GPIO_1[19] ; CLOCK_27   ; 7.760  ; 7.760  ; Rise       ; CLOCK_27        ;
;  GPIO_1[20] ; CLOCK_27   ; 7.785  ; 7.785  ; Rise       ; CLOCK_27        ;
;  GPIO_1[21] ; CLOCK_27   ; 7.726  ; 7.726  ; Rise       ; CLOCK_27        ;
;  GPIO_1[22] ; CLOCK_27   ; 8.162  ; 8.162  ; Rise       ; CLOCK_27        ;
;  GPIO_1[23] ; CLOCK_27   ; 8.028  ; 8.028  ; Rise       ; CLOCK_27        ;
;  GPIO_1[24] ; CLOCK_27   ; 7.740  ; 7.740  ; Rise       ; CLOCK_27        ;
;  GPIO_1[25] ; CLOCK_27   ; 7.386  ; 7.386  ; Rise       ; CLOCK_27        ;
;  GPIO_1[26] ; CLOCK_27   ; 7.430  ; 7.430  ; Rise       ; CLOCK_27        ;
;  GPIO_1[27] ; CLOCK_27   ; 7.400  ; 7.400  ; Rise       ; CLOCK_27        ;
;  GPIO_1[28] ; CLOCK_27   ; 7.669  ; 7.669  ; Rise       ; CLOCK_27        ;
;  GPIO_1[29] ; CLOCK_27   ; 7.457  ; 7.457  ; Rise       ; CLOCK_27        ;
;  GPIO_1[30] ; CLOCK_27   ; 7.684  ; 7.684  ; Rise       ; CLOCK_27        ;
;  GPIO_1[31] ; CLOCK_27   ; 9.398  ; 9.398  ; Rise       ; CLOCK_27        ;
;  GPIO_1[32] ; CLOCK_27   ; 8.045  ; 8.045  ; Rise       ; CLOCK_27        ;
;  GPIO_1[33] ; CLOCK_27   ; 8.395  ; 8.395  ; Rise       ; CLOCK_27        ;
;  GPIO_1[34] ; CLOCK_27   ; 8.340  ; 8.340  ; Rise       ; CLOCK_27        ;
; HEX0[*]     ; CLOCK_27   ; 10.200 ; 10.200 ; Rise       ; CLOCK_27        ;
;  HEX0[0]    ; CLOCK_27   ; 11.108 ; 11.108 ; Rise       ; CLOCK_27        ;
;  HEX0[1]    ; CLOCK_27   ; 10.200 ; 10.200 ; Rise       ; CLOCK_27        ;
;  HEX0[2]    ; CLOCK_27   ; 11.039 ; 11.039 ; Rise       ; CLOCK_27        ;
;  HEX0[3]    ; CLOCK_27   ; 11.295 ; 11.295 ; Rise       ; CLOCK_27        ;
;  HEX0[4]    ; CLOCK_27   ; 10.585 ; 10.585 ; Rise       ; CLOCK_27        ;
;  HEX0[5]    ; CLOCK_27   ; 10.565 ; 10.565 ; Rise       ; CLOCK_27        ;
;  HEX0[6]    ; CLOCK_27   ; 10.853 ; 10.853 ; Rise       ; CLOCK_27        ;
; HEX1[*]     ; CLOCK_27   ; 9.748  ; 9.748  ; Rise       ; CLOCK_27        ;
;  HEX1[0]    ; CLOCK_27   ; 10.380 ; 10.380 ; Rise       ; CLOCK_27        ;
;  HEX1[1]    ; CLOCK_27   ; 10.655 ; 10.655 ; Rise       ; CLOCK_27        ;
;  HEX1[2]    ; CLOCK_27   ; 9.748  ; 9.748  ; Rise       ; CLOCK_27        ;
;  HEX1[3]    ; CLOCK_27   ; 10.386 ; 10.386 ; Rise       ; CLOCK_27        ;
;  HEX1[4]    ; CLOCK_27   ; 10.501 ; 10.501 ; Rise       ; CLOCK_27        ;
;  HEX1[5]    ; CLOCK_27   ; 10.434 ; 10.434 ; Rise       ; CLOCK_27        ;
;  HEX1[6]    ; CLOCK_27   ; 11.345 ; 11.345 ; Rise       ; CLOCK_27        ;
; HEX2[*]     ; CLOCK_27   ; 10.187 ; 10.187 ; Rise       ; CLOCK_27        ;
;  HEX2[0]    ; CLOCK_27   ; 12.412 ; 12.412 ; Rise       ; CLOCK_27        ;
;  HEX2[1]    ; CLOCK_27   ; 10.548 ; 10.548 ; Rise       ; CLOCK_27        ;
;  HEX2[2]    ; CLOCK_27   ; 12.380 ; 12.380 ; Rise       ; CLOCK_27        ;
;  HEX2[3]    ; CLOCK_27   ; 11.405 ; 11.405 ; Rise       ; CLOCK_27        ;
;  HEX2[4]    ; CLOCK_27   ; 11.161 ; 11.161 ; Rise       ; CLOCK_27        ;
;  HEX2[5]    ; CLOCK_27   ; 11.873 ; 11.873 ; Rise       ; CLOCK_27        ;
;  HEX2[6]    ; CLOCK_27   ; 10.187 ; 10.187 ; Rise       ; CLOCK_27        ;
; LEDG[*]     ; CLOCK_27   ; 9.620  ; 9.620  ; Rise       ; CLOCK_27        ;
;  LEDG[0]    ; CLOCK_27   ; 10.300 ; 10.300 ; Rise       ; CLOCK_27        ;
;  LEDG[1]    ; CLOCK_27   ; 9.920  ; 9.920  ; Rise       ; CLOCK_27        ;
;  LEDG[2]    ; CLOCK_27   ; 9.745  ; 9.745  ; Rise       ; CLOCK_27        ;
;  LEDG[3]    ; CLOCK_27   ; 9.620  ; 9.620  ; Rise       ; CLOCK_27        ;
;  LEDG[4]    ; CLOCK_27   ; 10.081 ; 10.081 ; Rise       ; CLOCK_27        ;
;  LEDG[5]    ; CLOCK_27   ; 10.680 ; 10.680 ; Rise       ; CLOCK_27        ;
;  LEDG[6]    ; CLOCK_27   ; 10.160 ; 10.160 ; Rise       ; CLOCK_27        ;
;  LEDG[7]    ; CLOCK_27   ; 10.587 ; 10.587 ; Rise       ; CLOCK_27        ;
; LEDR[*]     ; CLOCK_27   ; 7.773  ; 7.773  ; Rise       ; CLOCK_27        ;
;  LEDR[0]    ; CLOCK_27   ; 9.867  ; 9.867  ; Rise       ; CLOCK_27        ;
;  LEDR[1]    ; CLOCK_27   ; 10.027 ; 10.027 ; Rise       ; CLOCK_27        ;
;  LEDR[2]    ; CLOCK_27   ; 10.497 ; 10.497 ; Rise       ; CLOCK_27        ;
;  LEDR[3]    ; CLOCK_27   ; 10.745 ; 10.745 ; Rise       ; CLOCK_27        ;
;  LEDR[4]    ; CLOCK_27   ; 10.442 ; 10.442 ; Rise       ; CLOCK_27        ;
;  LEDR[5]    ; CLOCK_27   ; 10.732 ; 10.732 ; Rise       ; CLOCK_27        ;
;  LEDR[6]    ; CLOCK_27   ; 10.805 ; 10.805 ; Rise       ; CLOCK_27        ;
;  LEDR[7]    ; CLOCK_27   ; 10.125 ; 10.125 ; Rise       ; CLOCK_27        ;
;  LEDR[8]    ; CLOCK_27   ; 7.773  ; 7.773  ; Rise       ; CLOCK_27        ;
;  LEDR[9]    ; CLOCK_27   ; 8.887  ; 8.887  ; Rise       ; CLOCK_27        ;
; UART_TXD    ; CLOCK_27   ; 8.098  ; 8.098  ; Rise       ; CLOCK_27        ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; GPIO_0[0]  ; LEDG[0]     ; 16.009 ;        ;        ; 16.009 ;
; GPIO_0[1]  ; LEDG[1]     ; 14.064 ;        ;        ; 14.064 ;
; GPIO_0[2]  ; LEDG[2]     ; 14.900 ;        ;        ; 14.900 ;
; GPIO_0[3]  ; LEDG[3]     ; 16.096 ; 16.096 ; 16.096 ; 16.096 ;
; GPIO_0[4]  ; LEDG[4]     ; 16.905 ; 16.905 ; 16.905 ; 16.905 ;
; GPIO_0[5]  ; LEDG[5]     ; 17.533 ; 17.533 ; 17.533 ; 17.533 ;
; GPIO_0[6]  ; LEDG[6]     ; 15.856 ;        ;        ; 15.856 ;
; GPIO_0[7]  ; LEDG[7]     ; 15.375 ;        ;        ; 15.375 ;
; GPIO_0[8]  ; LEDR[2]     ; 16.234 ;        ;        ; 16.234 ;
; GPIO_0[9]  ; LEDR[2]     ; 16.426 ;        ;        ; 16.426 ;
; GPIO_0[18] ; LEDG[0]     ; 15.122 ;        ;        ; 15.122 ;
; GPIO_0[19] ; LEDG[1]     ; 13.162 ;        ;        ; 13.162 ;
; GPIO_0[20] ; LEDG[2]     ; 14.440 ;        ;        ; 14.440 ;
; GPIO_0[21] ; LEDG[3]     ; 15.349 ; 15.349 ; 15.349 ; 15.349 ;
; GPIO_0[22] ; LEDG[4]     ; 16.110 ; 16.110 ; 16.110 ; 16.110 ;
; GPIO_0[23] ; LEDG[5]     ; 16.723 ; 16.723 ; 16.723 ; 16.723 ;
; GPIO_0[24] ; LEDG[6]     ; 15.467 ;        ;        ; 15.467 ;
; GPIO_0[25] ; LEDG[7]     ; 14.498 ;        ;        ; 14.498 ;
; GPIO_0[26] ; LEDR[2]     ; 16.137 ;        ;        ; 16.137 ;
; GPIO_0[27] ; LEDR[2]     ; 16.332 ;        ;        ; 16.332 ;
; SW[2]      ; LEDG[0]     ; 10.595 ; 10.595 ; 10.595 ; 10.595 ;
; SW[2]      ; LEDG[1]     ; 12.237 ; 12.237 ; 12.237 ; 12.237 ;
; SW[2]      ; LEDG[2]     ; 12.176 ; 12.176 ; 12.176 ; 12.176 ;
; SW[2]      ; LEDG[3]     ; 10.793 ; 10.793 ; 10.793 ; 10.793 ;
; SW[2]      ; LEDG[4]     ; 11.490 ; 11.490 ; 11.490 ; 11.490 ;
; SW[2]      ; LEDG[5]     ; 11.147 ; 11.147 ; 11.147 ; 11.147 ;
; SW[2]      ; LEDG[6]     ; 10.472 ; 10.472 ; 10.472 ; 10.472 ;
; SW[2]      ; LEDG[7]     ; 10.777 ; 10.777 ; 10.777 ; 10.777 ;
; SW[2]      ; LEDR[0]     ; 9.055  ; 9.722  ; 9.722  ; 9.055  ;
; SW[2]      ; LEDR[1]     ; 9.754  ; 10.022 ; 10.022 ; 9.754  ;
; SW[2]      ; LEDR[2]     ; 10.693 ; 10.782 ; 10.782 ; 10.693 ;
; SW[2]      ; LEDR[3]     ; 10.387 ; 10.387 ; 10.387 ; 10.387 ;
; SW[2]      ; LEDR[4]     ; 12.121 ; 12.121 ; 12.121 ; 12.121 ;
; SW[2]      ; LEDR[5]     ; 12.649 ; 12.649 ; 12.649 ; 12.649 ;
; SW[2]      ; LEDR[6]     ; 12.509 ; 12.509 ; 12.509 ; 12.509 ;
; SW[2]      ; LEDR[7]     ; 12.131 ; 12.131 ; 12.131 ; 12.131 ;
; SW[3]      ; LEDG[0]     ; 11.661 ; 11.661 ; 11.661 ; 11.661 ;
; SW[3]      ; LEDG[1]     ; 12.105 ; 12.105 ; 12.105 ; 12.105 ;
; SW[3]      ; LEDG[2]     ; 11.735 ; 11.735 ; 11.735 ; 11.735 ;
; SW[3]      ; LEDG[3]     ; 12.662 ; 12.662 ; 12.662 ; 12.662 ;
; SW[3]      ; LEDG[4]     ; 14.111 ; 14.111 ; 14.111 ; 14.111 ;
; SW[3]      ; LEDG[5]     ; 11.996 ; 11.996 ; 11.996 ; 11.996 ;
; SW[3]      ; LEDG[6]     ; 10.249 ; 12.666 ; 12.666 ; 10.249 ;
; SW[3]      ; LEDG[7]     ; 11.273 ; 12.672 ; 12.672 ; 11.273 ;
; SW[3]      ; LEDR[0]     ; 10.512 ; 12.656 ; 12.656 ; 10.512 ;
; SW[3]      ; LEDR[1]     ; 11.171 ; 12.956 ; 12.956 ; 11.171 ;
; SW[3]      ; LEDR[2]     ; 11.249 ; 13.716 ; 13.716 ; 11.249 ;
; SW[3]      ; LEDR[3]     ; 10.124 ; 12.607 ; 12.607 ; 10.124 ;
; SW[3]      ; LEDR[4]     ; 12.680 ; 12.680 ; 12.680 ; 12.680 ;
; SW[3]      ; LEDR[5]     ; 13.208 ; 13.208 ; 13.208 ; 13.208 ;
; SW[3]      ; LEDR[6]     ; 13.068 ; 13.068 ; 13.068 ; 13.068 ;
; SW[3]      ; LEDR[7]     ; 12.690 ; 12.690 ; 12.690 ; 12.690 ;
; SW[4]      ; LEDG[0]     ; 8.697  ; 7.836  ; 7.836  ; 8.697  ;
; SW[4]      ; LEDG[1]     ; 13.043 ; 13.043 ; 13.043 ; 13.043 ;
; SW[4]      ; LEDG[2]     ; 12.714 ; 12.714 ; 12.714 ; 12.714 ;
; SW[4]      ; LEDG[3]     ; 11.638 ; 11.638 ; 11.638 ; 11.638 ;
; SW[4]      ; LEDG[4]     ; 13.087 ; 13.087 ; 13.087 ; 13.087 ;
; SW[4]      ; LEDG[5]     ; 10.688 ; 10.688 ; 10.688 ; 10.688 ;
; SW[4]      ; LEDG[6]     ; 9.053  ; 9.053  ; 9.053  ; 9.053  ;
; SW[4]      ; LEDG[7]     ; 8.840  ; 8.840  ; 8.840  ; 8.840  ;
; SW[4]      ; LEDR[0]     ; 8.313  ; 8.313  ; 8.313  ; 8.313  ;
; SW[4]      ; LEDR[1]     ; 8.042  ; 8.042  ; 8.042  ; 8.042  ;
; SW[4]      ; LEDR[2]     ; 8.029  ; 8.029  ; 8.029  ; 8.029  ;
; SW[4]      ; LEDR[3]     ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; SW[4]      ; LEDR[4]     ; 12.653 ; 12.653 ; 12.653 ; 12.653 ;
; SW[4]      ; LEDR[5]     ; 13.181 ; 13.181 ; 13.181 ; 13.181 ;
; SW[4]      ; LEDR[6]     ; 13.041 ; 13.041 ; 13.041 ; 13.041 ;
; SW[4]      ; LEDR[7]     ; 12.663 ; 12.663 ; 12.663 ; 12.663 ;
; SW[5]      ; LEDG[0]     ; 9.393  ; 9.928  ; 9.928  ; 9.393  ;
; SW[5]      ; LEDG[1]     ; 8.453  ; 8.453  ; 8.453  ; 8.453  ;
; SW[5]      ; LEDG[2]     ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; SW[5]      ; LEDG[3]     ; 12.220 ; 12.220 ; 12.220 ; 12.220 ;
; SW[5]      ; LEDG[4]     ; 13.669 ; 13.669 ; 13.669 ; 13.669 ;
; SW[5]      ; LEDG[5]     ; 11.505 ; 11.505 ; 11.505 ; 11.505 ;
; SW[5]      ; LEDG[6]     ; 12.189 ; 12.189 ; 12.189 ; 12.189 ;
; SW[5]      ; LEDG[7]     ; 11.198 ; 11.219 ; 11.219 ; 11.198 ;
; SW[5]      ; LEDR[0]     ; 11.828 ; 11.828 ; 11.828 ; 11.828 ;
; SW[5]      ; LEDR[1]     ; 12.037 ; 12.037 ; 12.037 ; 12.037 ;
; SW[5]      ; LEDR[2]     ; 13.334 ; 13.334 ; 13.334 ; 13.334 ;
; SW[5]      ; LEDR[3]     ; 11.688 ; 11.688 ; 11.688 ; 11.688 ;
; SW[5]      ; LEDR[4]     ; 9.268  ; 9.268  ; 9.268  ; 9.268  ;
; SW[5]      ; LEDR[5]     ; 9.487  ; 9.487  ; 9.487  ; 9.487  ;
; SW[5]      ; LEDR[6]     ; 9.115  ; 9.115  ; 9.115  ; 9.115  ;
; SW[5]      ; LEDR[7]     ; 9.379  ; 9.379  ; 9.379  ; 9.379  ;
; SW[8]      ; GPIO_0[0]   ; 9.415  ; 9.415  ; 9.415  ; 9.415  ;
; SW[8]      ; GPIO_0[1]   ; 9.415  ; 9.415  ; 9.415  ; 9.415  ;
; SW[8]      ; GPIO_0[2]   ; 9.142  ; 9.142  ; 9.142  ; 9.142  ;
; SW[8]      ; GPIO_0[3]   ; 9.112  ; 9.112  ; 9.112  ; 9.112  ;
; SW[8]      ; GPIO_0[4]   ; 8.883  ; 8.883  ; 8.883  ; 8.883  ;
; SW[8]      ; GPIO_0[5]   ; 8.853  ; 8.853  ; 8.853  ; 8.853  ;
; SW[8]      ; GPIO_0[6]   ; 8.893  ; 8.893  ; 8.893  ; 8.893  ;
; SW[8]      ; GPIO_0[7]   ; 8.853  ; 8.853  ; 8.853  ; 8.853  ;
; SW[8]      ; GPIO_0[8]   ; 8.498  ; 8.498  ; 8.498  ; 8.498  ;
; SW[8]      ; GPIO_0[9]   ; 8.458  ; 8.458  ; 8.458  ; 8.458  ;
; SW[8]      ; GPIO_0[10]  ; 7.857  ;        ;        ; 7.857  ;
; SW[8]      ; GPIO_0[11]  ; 7.857  ;        ;        ; 7.857  ;
; SW[8]      ; GPIO_0[12]  ; 8.197  ;        ;        ; 8.197  ;
; SW[8]      ; GPIO_0[13]  ; 8.197  ;        ;        ; 8.197  ;
; SW[8]      ; GPIO_0[14]  ; 8.207  ;        ;        ; 8.207  ;
; SW[8]      ; GPIO_0[15]  ; 8.197  ;        ;        ; 8.197  ;
; SW[8]      ; GPIO_0[16]  ; 8.319  ;        ;        ; 8.319  ;
; SW[8]      ; GPIO_0[17]  ; 8.329  ;        ;        ; 8.329  ;
; SW[8]      ; GPIO_0[18]  ; 7.665  ; 7.665  ; 7.665  ; 7.665  ;
; SW[8]      ; GPIO_0[19]  ; 7.634  ; 7.634  ; 7.634  ; 7.634  ;
; SW[8]      ; GPIO_0[20]  ; 7.655  ; 7.655  ; 7.655  ; 7.655  ;
; SW[8]      ; GPIO_0[21]  ; 7.655  ; 7.655  ; 7.655  ; 7.655  ;
; SW[8]      ; GPIO_0[22]  ; 7.641  ; 7.641  ; 7.641  ; 7.641  ;
; SW[8]      ; GPIO_0[23]  ; 7.641  ; 7.641  ; 7.641  ; 7.641  ;
; SW[8]      ; GPIO_0[24]  ; 7.286  ; 7.286  ; 7.286  ; 7.286  ;
; SW[8]      ; GPIO_0[25]  ; 7.286  ; 7.286  ; 7.286  ; 7.286  ;
; SW[8]      ; GPIO_0[26]  ; 7.598  ; 7.598  ; 7.598  ; 7.598  ;
; SW[8]      ; GPIO_0[27]  ; 7.598  ; 7.598  ; 7.598  ; 7.598  ;
; SW[8]      ; GPIO_0[28]  ;        ; 7.725  ; 7.725  ;        ;
; SW[8]      ; GPIO_0[29]  ;        ; 7.725  ; 7.725  ;        ;
; SW[8]      ; GPIO_0[30]  ;        ; 8.052  ; 8.052  ;        ;
; SW[8]      ; GPIO_0[31]  ;        ; 7.663  ; 7.663  ;        ;
; SW[8]      ; GPIO_0[32]  ;        ; 8.052  ; 8.052  ;        ;
; SW[8]      ; GPIO_0[33]  ;        ; 8.052  ; 8.052  ;        ;
; SW[8]      ; GPIO_0[34]  ;        ; 7.695  ; 7.695  ;        ;
; SW[8]      ; GPIO_0[35]  ;        ; 7.695  ; 7.695  ;        ;
; SW[8]      ; LEDG[0]     ; 12.700 ; 12.700 ; 12.700 ; 12.700 ;
; SW[8]      ; LEDG[1]     ; 10.758 ; 10.758 ; 10.758 ; 10.758 ;
; SW[8]      ; LEDG[2]     ; 11.630 ; 11.630 ; 11.630 ; 11.630 ;
; SW[8]      ; LEDG[3]     ; 12.928 ; 12.928 ; 12.928 ; 12.928 ;
; SW[8]      ; LEDG[4]     ; 13.696 ; 13.696 ; 13.696 ; 13.696 ;
; SW[8]      ; LEDG[5]     ; 14.122 ; 14.122 ; 14.122 ; 14.122 ;
; SW[8]      ; LEDG[6]     ; 12.542 ; 12.542 ; 12.542 ; 12.542 ;
; SW[8]      ; LEDG[7]     ; 12.260 ; 12.260 ; 12.260 ; 12.260 ;
; SW[8]      ; LEDR[2]     ; 13.741 ; 13.741 ; 13.741 ; 13.741 ;
; SW[9]      ; GPIO_0[0]   ; 9.858  ; 9.858  ; 9.858  ; 9.858  ;
; SW[9]      ; GPIO_0[1]   ; 9.858  ; 9.858  ; 9.858  ; 9.858  ;
; SW[9]      ; GPIO_0[2]   ; 9.585  ; 9.585  ; 9.585  ; 9.585  ;
; SW[9]      ; GPIO_0[3]   ; 9.555  ; 9.555  ; 9.555  ; 9.555  ;
; SW[9]      ; GPIO_0[4]   ; 9.326  ; 9.326  ; 9.326  ; 9.326  ;
; SW[9]      ; GPIO_0[5]   ; 9.296  ; 9.296  ; 9.296  ; 9.296  ;
; SW[9]      ; GPIO_0[6]   ; 9.336  ; 9.336  ; 9.336  ; 9.336  ;
; SW[9]      ; GPIO_0[7]   ; 9.296  ; 9.296  ; 9.296  ; 9.296  ;
; SW[9]      ; GPIO_0[8]   ; 8.941  ; 8.941  ; 8.941  ; 8.941  ;
; SW[9]      ; GPIO_0[9]   ; 8.901  ; 8.901  ; 8.901  ; 8.901  ;
; SW[9]      ; GPIO_0[10]  ;        ; 8.300  ; 8.300  ;        ;
; SW[9]      ; GPIO_0[11]  ;        ; 8.300  ; 8.300  ;        ;
; SW[9]      ; GPIO_0[12]  ;        ; 8.640  ; 8.640  ;        ;
; SW[9]      ; GPIO_0[13]  ;        ; 8.640  ; 8.640  ;        ;
; SW[9]      ; GPIO_0[14]  ;        ; 8.650  ; 8.650  ;        ;
; SW[9]      ; GPIO_0[15]  ;        ; 8.640  ; 8.640  ;        ;
; SW[9]      ; GPIO_0[16]  ;        ; 8.762  ; 8.762  ;        ;
; SW[9]      ; GPIO_0[17]  ;        ; 8.772  ; 8.772  ;        ;
; SW[9]      ; GPIO_0[18]  ; 8.137  ; 8.137  ; 8.137  ; 8.137  ;
; SW[9]      ; GPIO_0[19]  ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; SW[9]      ; GPIO_0[20]  ; 8.127  ; 8.127  ; 8.127  ; 8.127  ;
; SW[9]      ; GPIO_0[21]  ; 8.127  ; 8.127  ; 8.127  ; 8.127  ;
; SW[9]      ; GPIO_0[22]  ; 8.113  ; 8.113  ; 8.113  ; 8.113  ;
; SW[9]      ; GPIO_0[23]  ; 8.113  ; 8.113  ; 8.113  ; 8.113  ;
; SW[9]      ; GPIO_0[24]  ; 7.758  ; 7.758  ; 7.758  ; 7.758  ;
; SW[9]      ; GPIO_0[25]  ; 7.758  ; 7.758  ; 7.758  ; 7.758  ;
; SW[9]      ; GPIO_0[26]  ; 8.070  ; 8.070  ; 8.070  ; 8.070  ;
; SW[9]      ; GPIO_0[27]  ; 8.070  ; 8.070  ; 8.070  ; 8.070  ;
; SW[9]      ; GPIO_0[28]  ; 8.197  ;        ;        ; 8.197  ;
; SW[9]      ; GPIO_0[29]  ; 8.197  ;        ;        ; 8.197  ;
; SW[9]      ; GPIO_0[30]  ; 8.524  ;        ;        ; 8.524  ;
; SW[9]      ; GPIO_0[31]  ; 8.135  ;        ;        ; 8.135  ;
; SW[9]      ; GPIO_0[32]  ; 8.524  ;        ;        ; 8.524  ;
; SW[9]      ; GPIO_0[33]  ; 8.524  ;        ;        ; 8.524  ;
; SW[9]      ; GPIO_0[34]  ; 8.167  ;        ;        ; 8.167  ;
; SW[9]      ; GPIO_0[35]  ; 8.167  ;        ;        ; 8.167  ;
; SW[9]      ; LEDG[0]     ; 12.742 ; 12.742 ; 12.742 ; 12.742 ;
; SW[9]      ; LEDG[1]     ; 10.806 ; 10.806 ; 10.806 ; 10.806 ;
; SW[9]      ; LEDG[2]     ; 11.602 ; 11.602 ; 11.602 ; 11.602 ;
; SW[9]      ; LEDG[3]     ; 12.959 ; 12.959 ; 12.959 ; 12.959 ;
; SW[9]      ; LEDG[4]     ; 13.743 ; 13.743 ; 13.743 ; 13.743 ;
; SW[9]      ; LEDG[5]     ; 14.086 ; 14.086 ; 14.086 ; 14.086 ;
; SW[9]      ; LEDG[6]     ; 13.057 ; 13.057 ; 13.057 ; 13.057 ;
; SW[9]      ; LEDG[7]     ; 12.361 ; 12.361 ; 12.361 ; 12.361 ;
; SW[9]      ; LEDR[2]     ; 13.734 ; 13.734 ; 13.734 ; 13.734 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; GPIO_0[0]  ; LEDG[0]     ; 16.009 ;        ;        ; 16.009 ;
; GPIO_0[1]  ; LEDG[1]     ; 14.064 ;        ;        ; 14.064 ;
; GPIO_0[2]  ; LEDG[2]     ; 14.900 ;        ;        ; 14.900 ;
; GPIO_0[3]  ; LEDG[3]     ; 16.096 ; 16.096 ; 16.096 ; 16.096 ;
; GPIO_0[4]  ; LEDG[4]     ; 16.905 ; 16.905 ; 16.905 ; 16.905 ;
; GPIO_0[5]  ; LEDG[5]     ; 17.533 ; 17.533 ; 17.533 ; 17.533 ;
; GPIO_0[6]  ; LEDG[6]     ; 15.856 ;        ;        ; 15.856 ;
; GPIO_0[7]  ; LEDG[7]     ; 15.375 ;        ;        ; 15.375 ;
; GPIO_0[8]  ; LEDR[2]     ; 16.234 ;        ;        ; 16.234 ;
; GPIO_0[9]  ; LEDR[2]     ; 16.426 ;        ;        ; 16.426 ;
; GPIO_0[18] ; LEDG[0]     ; 15.122 ;        ;        ; 15.122 ;
; GPIO_0[19] ; LEDG[1]     ; 13.162 ;        ;        ; 13.162 ;
; GPIO_0[20] ; LEDG[2]     ; 14.440 ;        ;        ; 14.440 ;
; GPIO_0[21] ; LEDG[3]     ; 15.349 ; 15.349 ; 15.349 ; 15.349 ;
; GPIO_0[22] ; LEDG[4]     ; 16.110 ; 16.110 ; 16.110 ; 16.110 ;
; GPIO_0[23] ; LEDG[5]     ; 16.723 ; 16.723 ; 16.723 ; 16.723 ;
; GPIO_0[24] ; LEDG[6]     ; 15.467 ;        ;        ; 15.467 ;
; GPIO_0[25] ; LEDG[7]     ; 14.498 ;        ;        ; 14.498 ;
; GPIO_0[26] ; LEDR[2]     ; 16.137 ;        ;        ; 16.137 ;
; GPIO_0[27] ; LEDR[2]     ; 16.332 ;        ;        ; 16.332 ;
; SW[2]      ; LEDG[0]     ; 9.769  ; 9.769  ; 9.769  ; 9.769  ;
; SW[2]      ; LEDG[1]     ; 9.440  ; 9.440  ; 9.440  ; 9.440  ;
; SW[2]      ; LEDG[2]     ; 9.083  ; 9.083  ; 9.083  ; 9.083  ;
; SW[2]      ; LEDG[3]     ; 10.569 ; 10.569 ; 10.569 ; 10.569 ;
; SW[2]      ; LEDG[4]     ; 10.134 ; 10.134 ; 10.134 ; 10.134 ;
; SW[2]      ; LEDG[5]     ; 10.037 ; 10.037 ; 10.037 ; 10.037 ;
; SW[2]      ; LEDG[6]     ; 9.609  ; 9.609  ; 9.609  ; 9.609  ;
; SW[2]      ; LEDG[7]     ; 10.519 ; 9.738  ; 9.738  ; 10.519 ;
; SW[2]      ; LEDR[0]     ; 8.102  ; 8.102  ; 8.102  ; 8.102  ;
; SW[2]      ; LEDR[1]     ; 9.481  ; 9.481  ; 9.481  ; 9.481  ;
; SW[2]      ; LEDR[2]     ; 9.766  ; 9.766  ; 9.766  ; 9.766  ;
; SW[2]      ; LEDR[3]     ; 8.935  ; 8.935  ; 8.935  ; 8.935  ;
; SW[2]      ; LEDR[4]     ; 8.611  ; 8.611  ; 8.611  ; 8.611  ;
; SW[2]      ; LEDR[5]     ; 8.899  ; 8.899  ; 8.899  ; 8.899  ;
; SW[2]      ; LEDR[6]     ; 8.961  ; 8.961  ; 8.961  ; 8.961  ;
; SW[2]      ; LEDR[7]     ; 8.544  ; 8.544  ; 8.544  ; 8.544  ;
; SW[3]      ; LEDG[0]     ; 9.854  ; 9.854  ; 9.854  ; 9.854  ;
; SW[3]      ; LEDG[1]     ; 9.334  ; 9.334  ; 9.334  ; 9.334  ;
; SW[3]      ; LEDG[2]     ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; SW[3]      ; LEDG[3]     ; 10.059 ; 10.059 ; 10.059 ; 10.059 ;
; SW[3]      ; LEDG[4]     ; 10.365 ; 10.365 ; 10.365 ; 10.365 ;
; SW[3]      ; LEDG[5]     ; 9.521  ; 9.521  ; 9.521  ; 9.521  ;
; SW[3]      ; LEDG[6]     ; 9.507  ; 9.507  ; 9.507  ; 9.507  ;
; SW[3]      ; LEDG[7]     ; 9.817  ; 10.164 ; 10.164 ; 9.817  ;
; SW[3]      ; LEDR[0]     ; 10.043 ; 10.043 ; 10.043 ; 10.043 ;
; SW[3]      ; LEDR[1]     ; 9.622  ; 10.039 ; 10.039 ; 9.622  ;
; SW[3]      ; LEDR[2]     ; 10.231 ; 10.231 ; 10.231 ; 10.231 ;
; SW[3]      ; LEDR[3]     ; 9.692  ; 9.692  ; 9.692  ; 9.692  ;
; SW[3]      ; LEDR[4]     ; 10.188 ; 10.188 ; 10.188 ; 10.188 ;
; SW[3]      ; LEDR[5]     ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; SW[3]      ; LEDR[6]     ; 10.538 ; 10.538 ; 10.538 ; 10.538 ;
; SW[3]      ; LEDR[7]     ; 10.121 ; 10.121 ; 10.121 ; 10.121 ;
; SW[4]      ; LEDG[0]     ; 8.697  ; 7.836  ; 7.836  ; 8.697  ;
; SW[4]      ; LEDG[1]     ; 7.944  ; 11.009 ; 11.009 ; 7.944  ;
; SW[4]      ; LEDG[2]     ; 7.827  ; 10.258 ; 10.258 ; 7.827  ;
; SW[4]      ; LEDG[3]     ; 10.132 ; 10.132 ; 10.132 ; 10.132 ;
; SW[4]      ; LEDG[4]     ; 10.438 ; 10.438 ; 10.438 ; 10.438 ;
; SW[4]      ; LEDG[5]     ; 9.594  ; 9.594  ; 9.594  ; 9.594  ;
; SW[4]      ; LEDG[6]     ; 9.053  ; 9.053  ; 9.053  ; 9.053  ;
; SW[4]      ; LEDG[7]     ; 8.840  ; 8.840  ; 8.840  ; 8.840  ;
; SW[4]      ; LEDR[0]     ; 8.313  ; 8.313  ; 8.313  ; 8.313  ;
; SW[4]      ; LEDR[1]     ; 8.042  ; 8.042  ; 8.042  ; 8.042  ;
; SW[4]      ; LEDR[2]     ; 8.029  ; 8.029  ; 8.029  ; 8.029  ;
; SW[4]      ; LEDR[3]     ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; SW[4]      ; LEDR[4]     ; 8.410  ; 11.452 ; 11.452 ; 8.410  ;
; SW[4]      ; LEDR[5]     ; 8.634  ; 11.978 ; 11.978 ; 8.634  ;
; SW[4]      ; LEDR[6]     ; 8.605  ; 11.739 ; 11.739 ; 8.605  ;
; SW[4]      ; LEDR[7]     ; 8.522  ; 11.460 ; 11.460 ; 8.522  ;
; SW[5]      ; LEDG[0]     ; 9.393  ; 9.928  ; 9.928  ; 9.393  ;
; SW[5]      ; LEDG[1]     ; 8.453  ; 8.453  ; 8.453  ; 8.453  ;
; SW[5]      ; LEDG[2]     ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; SW[5]      ; LEDG[3]     ; 10.008 ; 10.008 ; 10.008 ; 10.008 ;
; SW[5]      ; LEDG[4]     ; 9.913  ; 9.913  ; 9.913  ; 9.913  ;
; SW[5]      ; LEDG[5]     ; 9.556  ; 9.556  ; 9.556  ; 9.556  ;
; SW[5]      ; LEDG[6]     ; 9.632  ; 10.722 ; 10.722 ; 9.632  ;
; SW[5]      ; LEDG[7]     ; 9.674  ; 10.760 ; 10.760 ; 9.674  ;
; SW[5]      ; LEDR[0]     ; 7.973  ; 10.617 ; 10.617 ; 7.973  ;
; SW[5]      ; LEDR[1]     ; 9.783  ; 11.217 ; 11.217 ; 9.783  ;
; SW[5]      ; LEDR[2]     ; 9.109  ; 12.007 ; 12.007 ; 9.109  ;
; SW[5]      ; LEDR[3]     ; 9.394  ; 10.828 ; 10.828 ; 9.394  ;
; SW[5]      ; LEDR[4]     ; 9.268  ; 9.268  ; 9.268  ; 9.268  ;
; SW[5]      ; LEDR[5]     ; 9.487  ; 9.487  ; 9.487  ; 9.487  ;
; SW[5]      ; LEDR[6]     ; 9.115  ; 9.115  ; 9.115  ; 9.115  ;
; SW[5]      ; LEDR[7]     ; 9.379  ; 9.379  ; 9.379  ; 9.379  ;
; SW[8]      ; GPIO_0[0]   ; 9.415  ; 9.415  ; 9.415  ; 9.415  ;
; SW[8]      ; GPIO_0[1]   ; 9.415  ; 9.415  ; 9.415  ; 9.415  ;
; SW[8]      ; GPIO_0[2]   ; 9.142  ; 9.142  ; 9.142  ; 9.142  ;
; SW[8]      ; GPIO_0[3]   ; 9.112  ; 9.112  ; 9.112  ; 9.112  ;
; SW[8]      ; GPIO_0[4]   ; 8.883  ; 8.883  ; 8.883  ; 8.883  ;
; SW[8]      ; GPIO_0[5]   ; 8.853  ; 8.853  ; 8.853  ; 8.853  ;
; SW[8]      ; GPIO_0[6]   ; 8.893  ; 8.893  ; 8.893  ; 8.893  ;
; SW[8]      ; GPIO_0[7]   ; 8.853  ; 8.853  ; 8.853  ; 8.853  ;
; SW[8]      ; GPIO_0[8]   ; 8.498  ; 8.498  ; 8.498  ; 8.498  ;
; SW[8]      ; GPIO_0[9]   ; 8.458  ; 8.458  ; 8.458  ; 8.458  ;
; SW[8]      ; GPIO_0[10]  ; 7.857  ;        ;        ; 7.857  ;
; SW[8]      ; GPIO_0[11]  ; 7.857  ;        ;        ; 7.857  ;
; SW[8]      ; GPIO_0[12]  ; 8.197  ;        ;        ; 8.197  ;
; SW[8]      ; GPIO_0[13]  ; 8.197  ;        ;        ; 8.197  ;
; SW[8]      ; GPIO_0[14]  ; 8.207  ;        ;        ; 8.207  ;
; SW[8]      ; GPIO_0[15]  ; 8.197  ;        ;        ; 8.197  ;
; SW[8]      ; GPIO_0[16]  ; 8.319  ;        ;        ; 8.319  ;
; SW[8]      ; GPIO_0[17]  ; 8.329  ;        ;        ; 8.329  ;
; SW[8]      ; GPIO_0[18]  ; 7.665  ; 7.665  ; 7.665  ; 7.665  ;
; SW[8]      ; GPIO_0[19]  ; 7.634  ; 7.634  ; 7.634  ; 7.634  ;
; SW[8]      ; GPIO_0[20]  ; 7.655  ; 7.655  ; 7.655  ; 7.655  ;
; SW[8]      ; GPIO_0[21]  ; 7.655  ; 7.655  ; 7.655  ; 7.655  ;
; SW[8]      ; GPIO_0[22]  ; 7.641  ; 7.641  ; 7.641  ; 7.641  ;
; SW[8]      ; GPIO_0[23]  ; 7.641  ; 7.641  ; 7.641  ; 7.641  ;
; SW[8]      ; GPIO_0[24]  ; 7.286  ; 7.286  ; 7.286  ; 7.286  ;
; SW[8]      ; GPIO_0[25]  ; 7.286  ; 7.286  ; 7.286  ; 7.286  ;
; SW[8]      ; GPIO_0[26]  ; 7.598  ; 7.598  ; 7.598  ; 7.598  ;
; SW[8]      ; GPIO_0[27]  ; 7.598  ; 7.598  ; 7.598  ; 7.598  ;
; SW[8]      ; GPIO_0[28]  ;        ; 7.725  ; 7.725  ;        ;
; SW[8]      ; GPIO_0[29]  ;        ; 7.725  ; 7.725  ;        ;
; SW[8]      ; GPIO_0[30]  ;        ; 8.052  ; 8.052  ;        ;
; SW[8]      ; GPIO_0[31]  ;        ; 7.663  ; 7.663  ;        ;
; SW[8]      ; GPIO_0[32]  ;        ; 8.052  ; 8.052  ;        ;
; SW[8]      ; GPIO_0[33]  ;        ; 8.052  ; 8.052  ;        ;
; SW[8]      ; GPIO_0[34]  ;        ; 7.695  ; 7.695  ;        ;
; SW[8]      ; GPIO_0[35]  ;        ; 7.695  ; 7.695  ;        ;
; SW[8]      ; LEDG[0]     ; 12.700 ; 12.700 ; 12.700 ; 12.700 ;
; SW[8]      ; LEDG[1]     ; 10.758 ; 10.758 ; 10.758 ; 10.758 ;
; SW[8]      ; LEDG[2]     ; 11.630 ; 11.630 ; 11.630 ; 11.630 ;
; SW[8]      ; LEDG[3]     ; 12.928 ; 12.928 ; 12.928 ; 12.928 ;
; SW[8]      ; LEDG[4]     ; 13.696 ; 13.696 ; 13.696 ; 13.696 ;
; SW[8]      ; LEDG[5]     ; 14.122 ; 14.122 ; 14.122 ; 14.122 ;
; SW[8]      ; LEDG[6]     ; 12.542 ; 12.542 ; 12.542 ; 12.542 ;
; SW[8]      ; LEDG[7]     ; 12.260 ; 12.260 ; 12.260 ; 12.260 ;
; SW[8]      ; LEDR[2]     ; 12.858 ; 13.029 ; 13.029 ; 12.858 ;
; SW[9]      ; GPIO_0[0]   ; 9.858  ; 9.858  ; 9.858  ; 9.858  ;
; SW[9]      ; GPIO_0[1]   ; 9.858  ; 9.858  ; 9.858  ; 9.858  ;
; SW[9]      ; GPIO_0[2]   ; 9.585  ; 9.585  ; 9.585  ; 9.585  ;
; SW[9]      ; GPIO_0[3]   ; 9.555  ; 9.555  ; 9.555  ; 9.555  ;
; SW[9]      ; GPIO_0[4]   ; 9.326  ; 9.326  ; 9.326  ; 9.326  ;
; SW[9]      ; GPIO_0[5]   ; 9.296  ; 9.296  ; 9.296  ; 9.296  ;
; SW[9]      ; GPIO_0[6]   ; 9.336  ; 9.336  ; 9.336  ; 9.336  ;
; SW[9]      ; GPIO_0[7]   ; 9.296  ; 9.296  ; 9.296  ; 9.296  ;
; SW[9]      ; GPIO_0[8]   ; 8.941  ; 8.941  ; 8.941  ; 8.941  ;
; SW[9]      ; GPIO_0[9]   ; 8.901  ; 8.901  ; 8.901  ; 8.901  ;
; SW[9]      ; GPIO_0[10]  ;        ; 8.300  ; 8.300  ;        ;
; SW[9]      ; GPIO_0[11]  ;        ; 8.300  ; 8.300  ;        ;
; SW[9]      ; GPIO_0[12]  ;        ; 8.640  ; 8.640  ;        ;
; SW[9]      ; GPIO_0[13]  ;        ; 8.640  ; 8.640  ;        ;
; SW[9]      ; GPIO_0[14]  ;        ; 8.650  ; 8.650  ;        ;
; SW[9]      ; GPIO_0[15]  ;        ; 8.640  ; 8.640  ;        ;
; SW[9]      ; GPIO_0[16]  ;        ; 8.762  ; 8.762  ;        ;
; SW[9]      ; GPIO_0[17]  ;        ; 8.772  ; 8.772  ;        ;
; SW[9]      ; GPIO_0[18]  ; 8.137  ; 8.137  ; 8.137  ; 8.137  ;
; SW[9]      ; GPIO_0[19]  ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; SW[9]      ; GPIO_0[20]  ; 8.127  ; 8.127  ; 8.127  ; 8.127  ;
; SW[9]      ; GPIO_0[21]  ; 8.127  ; 8.127  ; 8.127  ; 8.127  ;
; SW[9]      ; GPIO_0[22]  ; 8.113  ; 8.113  ; 8.113  ; 8.113  ;
; SW[9]      ; GPIO_0[23]  ; 8.113  ; 8.113  ; 8.113  ; 8.113  ;
; SW[9]      ; GPIO_0[24]  ; 7.758  ; 7.758  ; 7.758  ; 7.758  ;
; SW[9]      ; GPIO_0[25]  ; 7.758  ; 7.758  ; 7.758  ; 7.758  ;
; SW[9]      ; GPIO_0[26]  ; 8.070  ; 8.070  ; 8.070  ; 8.070  ;
; SW[9]      ; GPIO_0[27]  ; 8.070  ; 8.070  ; 8.070  ; 8.070  ;
; SW[9]      ; GPIO_0[28]  ; 8.197  ;        ;        ; 8.197  ;
; SW[9]      ; GPIO_0[29]  ; 8.197  ;        ;        ; 8.197  ;
; SW[9]      ; GPIO_0[30]  ; 8.524  ;        ;        ; 8.524  ;
; SW[9]      ; GPIO_0[31]  ; 8.135  ;        ;        ; 8.135  ;
; SW[9]      ; GPIO_0[32]  ; 8.524  ;        ;        ; 8.524  ;
; SW[9]      ; GPIO_0[33]  ; 8.524  ;        ;        ; 8.524  ;
; SW[9]      ; GPIO_0[34]  ; 8.167  ;        ;        ; 8.167  ;
; SW[9]      ; GPIO_0[35]  ; 8.167  ;        ;        ; 8.167  ;
; SW[9]      ; LEDG[0]     ; 12.742 ; 12.742 ; 12.742 ; 12.742 ;
; SW[9]      ; LEDG[1]     ; 10.806 ; 10.806 ; 10.806 ; 10.806 ;
; SW[9]      ; LEDG[2]     ; 11.602 ; 11.602 ; 11.602 ; 11.602 ;
; SW[9]      ; LEDG[3]     ; 12.959 ; 12.959 ; 12.959 ; 12.959 ;
; SW[9]      ; LEDG[4]     ; 13.743 ; 13.743 ; 13.743 ; 13.743 ;
; SW[9]      ; LEDG[5]     ; 14.086 ; 14.086 ; 14.086 ; 14.086 ;
; SW[9]      ; LEDG[6]     ; 13.057 ; 13.057 ; 13.057 ; 13.057 ;
; SW[9]      ; LEDG[7]     ; 12.361 ; 12.361 ; 12.361 ; 12.361 ;
; SW[9]      ; LEDR[2]     ; 12.997 ; 12.997 ; 12.997 ; 12.997 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_27 ; -3.446 ; -1610.767     ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_27 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_27 ; -1.627 ; -2158.540          ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27'                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg0  ; fpga_ex3_fsm:FSM|probe_idx[0]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg0  ; fpga_ex3_fsm:FSM|probe_idx[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg0  ; fpga_ex3_fsm:FSM|probe_idx[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg0  ; fpga_ex3_fsm:FSM|probe_idx[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg0  ; fpga_ex3_fsm:FSM|probe_idx[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg0  ; fpga_ex3_fsm:FSM|probe_idx[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg0  ; fpga_ex3_fsm:FSM|probe_idx[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg0  ; fpga_ex3_fsm:FSM|probe_idx[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg0  ; fpga_ex3_fsm:FSM|probe_idx[8]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg0  ; fpga_ex3_fsm:FSM|probe_idx[9]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg0  ; fpga_ex3_fsm:FSM|probe_idx[10] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg0  ; fpga_ex3_fsm:FSM|probe_idx[11] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg1  ; fpga_ex3_fsm:FSM|probe_idx[0]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg2  ; fpga_ex3_fsm:FSM|probe_idx[0]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg3  ; fpga_ex3_fsm:FSM|probe_idx[0]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg4  ; fpga_ex3_fsm:FSM|probe_idx[0]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg5  ; fpga_ex3_fsm:FSM|probe_idx[0]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg6  ; fpga_ex3_fsm:FSM|probe_idx[0]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg7  ; fpga_ex3_fsm:FSM|probe_idx[0]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg8  ; fpga_ex3_fsm:FSM|probe_idx[0]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg9  ; fpga_ex3_fsm:FSM|probe_idx[0]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg10 ; fpga_ex3_fsm:FSM|probe_idx[0]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg11 ; fpga_ex3_fsm:FSM|probe_idx[0]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg1  ; fpga_ex3_fsm:FSM|probe_idx[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg2  ; fpga_ex3_fsm:FSM|probe_idx[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg3  ; fpga_ex3_fsm:FSM|probe_idx[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg4  ; fpga_ex3_fsm:FSM|probe_idx[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg5  ; fpga_ex3_fsm:FSM|probe_idx[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg6  ; fpga_ex3_fsm:FSM|probe_idx[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg7  ; fpga_ex3_fsm:FSM|probe_idx[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg8  ; fpga_ex3_fsm:FSM|probe_idx[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg9  ; fpga_ex3_fsm:FSM|probe_idx[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg10 ; fpga_ex3_fsm:FSM|probe_idx[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg11 ; fpga_ex3_fsm:FSM|probe_idx[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg1  ; fpga_ex3_fsm:FSM|probe_idx[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg2  ; fpga_ex3_fsm:FSM|probe_idx[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg3  ; fpga_ex3_fsm:FSM|probe_idx[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg4  ; fpga_ex3_fsm:FSM|probe_idx[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg5  ; fpga_ex3_fsm:FSM|probe_idx[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg6  ; fpga_ex3_fsm:FSM|probe_idx[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg7  ; fpga_ex3_fsm:FSM|probe_idx[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg8  ; fpga_ex3_fsm:FSM|probe_idx[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg9  ; fpga_ex3_fsm:FSM|probe_idx[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg10 ; fpga_ex3_fsm:FSM|probe_idx[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg11 ; fpga_ex3_fsm:FSM|probe_idx[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg1  ; fpga_ex3_fsm:FSM|probe_idx[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg2  ; fpga_ex3_fsm:FSM|probe_idx[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg3  ; fpga_ex3_fsm:FSM|probe_idx[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg4  ; fpga_ex3_fsm:FSM|probe_idx[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg5  ; fpga_ex3_fsm:FSM|probe_idx[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg6  ; fpga_ex3_fsm:FSM|probe_idx[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg7  ; fpga_ex3_fsm:FSM|probe_idx[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg8  ; fpga_ex3_fsm:FSM|probe_idx[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg9  ; fpga_ex3_fsm:FSM|probe_idx[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg10 ; fpga_ex3_fsm:FSM|probe_idx[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg11 ; fpga_ex3_fsm:FSM|probe_idx[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg1  ; fpga_ex3_fsm:FSM|probe_idx[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg2  ; fpga_ex3_fsm:FSM|probe_idx[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg3  ; fpga_ex3_fsm:FSM|probe_idx[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg4  ; fpga_ex3_fsm:FSM|probe_idx[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg5  ; fpga_ex3_fsm:FSM|probe_idx[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg6  ; fpga_ex3_fsm:FSM|probe_idx[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg7  ; fpga_ex3_fsm:FSM|probe_idx[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg8  ; fpga_ex3_fsm:FSM|probe_idx[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg9  ; fpga_ex3_fsm:FSM|probe_idx[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg10 ; fpga_ex3_fsm:FSM|probe_idx[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg11 ; fpga_ex3_fsm:FSM|probe_idx[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg1  ; fpga_ex3_fsm:FSM|probe_idx[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg2  ; fpga_ex3_fsm:FSM|probe_idx[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg3  ; fpga_ex3_fsm:FSM|probe_idx[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg4  ; fpga_ex3_fsm:FSM|probe_idx[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg5  ; fpga_ex3_fsm:FSM|probe_idx[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg6  ; fpga_ex3_fsm:FSM|probe_idx[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg7  ; fpga_ex3_fsm:FSM|probe_idx[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg8  ; fpga_ex3_fsm:FSM|probe_idx[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg9  ; fpga_ex3_fsm:FSM|probe_idx[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg10 ; fpga_ex3_fsm:FSM|probe_idx[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg11 ; fpga_ex3_fsm:FSM|probe_idx[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg1  ; fpga_ex3_fsm:FSM|probe_idx[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg2  ; fpga_ex3_fsm:FSM|probe_idx[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg3  ; fpga_ex3_fsm:FSM|probe_idx[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg4  ; fpga_ex3_fsm:FSM|probe_idx[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg5  ; fpga_ex3_fsm:FSM|probe_idx[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg6  ; fpga_ex3_fsm:FSM|probe_idx[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg7  ; fpga_ex3_fsm:FSM|probe_idx[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg8  ; fpga_ex3_fsm:FSM|probe_idx[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg9  ; fpga_ex3_fsm:FSM|probe_idx[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg10 ; fpga_ex3_fsm:FSM|probe_idx[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg11 ; fpga_ex3_fsm:FSM|probe_idx[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg1  ; fpga_ex3_fsm:FSM|probe_idx[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg2  ; fpga_ex3_fsm:FSM|probe_idx[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg3  ; fpga_ex3_fsm:FSM|probe_idx[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg4  ; fpga_ex3_fsm:FSM|probe_idx[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg5  ; fpga_ex3_fsm:FSM|probe_idx[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg6  ; fpga_ex3_fsm:FSM|probe_idx[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg7  ; fpga_ex3_fsm:FSM|probe_idx[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg8  ; fpga_ex3_fsm:FSM|probe_idx[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg9  ; fpga_ex3_fsm:FSM|probe_idx[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg10 ; fpga_ex3_fsm:FSM|probe_idx[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
; -3.446 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a30~porta_address_reg11 ; fpga_ex3_fsm:FSM|probe_idx[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.065     ; 4.413      ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27'                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; cpu_ex3:CPU_EX3|reg_lci:SC|reg_lci_nxt:R0|reg_dff:R0|dout[0]   ; cpu_ex3:CPU_EX3|reg_lci:SC|reg_lci_nxt:R0|reg_dff:R0|dout[0]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu_ex3:CPU_EX3|reg_lci:SC|reg_lci_nxt:R0|reg_dff:R0|dout[1]   ; cpu_ex3:CPU_EX3|reg_lci:SC|reg_lci_nxt:R0|reg_dff:R0|dout[1]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu_ex3:CPU_EX3|reg_dff:S|dout[0]                              ; cpu_ex3:CPU_EX3|reg_dff:S|dout[0]                                                                        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:S_IN|baud_phase[0]                                     ; uart_rx:S_IN|baud_phase[0]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:S_IN|baud_phase[1]                                     ; uart_rx:S_IN|baud_phase[1]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:S_IN|bit_count[0]                                      ; uart_rx:S_IN|bit_count[0]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:S_IN|bit_count[1]                                      ; uart_rx:S_IN|bit_count[1]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:S_IN|rx_start                                          ; uart_rx:S_IN|rx_start                                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_tx:S_OUT|bit_count[0]                                     ; uart_tx:S_OUT|bit_count[0]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_tx:S_OUT|bit_count[1]                                     ; uart_tx:S_OUT|bit_count[1]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_tx:S_OUT|bit_count[2]                                     ; uart_tx:S_OUT|bit_count[2]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_tx:S_OUT|tx_start                                         ; uart_tx:S_OUT|tx_start                                                                                   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:S_IN|rx_rdy                                            ; uart_rx:S_IN|rx_rdy                                                                                      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu_ex3:CPU_EX3|reg_dff:R|dout[0]                              ; cpu_ex3:CPU_EX3|reg_dff:R|dout[0]                                                                        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fpga_ex3_fsm:FSM|cpu_state[1]                                  ; fpga_ex3_fsm:FSM|cpu_state[1]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fpga_ex3_fsm:FSM|cpu_state[0]                                  ; fpga_ex3_fsm:FSM|cpu_state[0]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_tx:S_OUT|tx_shift[0]                                      ; uart_tx:S_OUT|tx_shift[0]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; uart_rx:S_IN|rx_shift[10]                                      ; uart_rx:S_IN|rx_shift[9]                                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.389      ;
; 0.241 ; cpu_ex3:CPU_EX3|edge_to_pulse:FGP|prev_din2[3]                 ; cpu_ex3:CPU_EX3|reg_dff:FGI|dout[1]                                                                      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; uart_tx:S_OUT|tx_shift[7]                                      ; uart_tx:S_OUT|tx_shift[6]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; fpga_ex3_fsm:FSM|probe_idx[11]                                 ; fpga_ex3_fsm:FSM|probe_idx[11]                                                                           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[15]  ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[15]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; uart_rx:S_IN|baud_tick[9]                                      ; uart_rx:S_IN|baud_tick[9]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[15]  ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[15]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[11]  ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[11]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; cpu_ex3:CPU_EX3|reg_lci:OUTR|reg_lci_nxt:R0|reg_dff:R0|dout[6] ; uart_tx:S_OUT|tx_shift[7]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; uart_rx:S_IN|baud_phase[0]                                     ; uart_rx:S_IN|baud_phase[1]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; uart_tx:S_OUT|baud_tick[11]                                    ; uart_tx:S_OUT|baud_tick[11]                                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; cpu_ex3:CPU_EX3|reg_lci:OUTR|reg_lci_nxt:R0|reg_dff:R0|dout[4] ; uart_tx:S_OUT|tx_shift[5]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; cpu_ex3:CPU_EX3|reg_lci:OUTR|reg_lci_nxt:R0|reg_dff:R0|dout[0] ; uart_tx:S_OUT|tx_shift[1]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.402      ;
; 0.255 ; uart_rx:S_IN|rx_start                                          ; uart_rx:S_IN|baud_phase[0]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; uart_tx:S_OUT|bit_count[0]                                     ; uart_tx:S_OUT|bit_count[1]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.408      ;
; 0.265 ; fpga_ex3_fsm:FSM|cpu_state[0]                                  ; fpga_ex3_fsm:FSM|cpu_state[1]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.417      ;
; 0.285 ; fpga_ex3_fsm:FSM|probe_idx[11]                                 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a31~porta_address_reg11 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.066      ; 0.489      ;
; 0.286 ; fpga_ex3_fsm:FSM|probe_idx[5]                                  ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a31~porta_address_reg5  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.066      ; 0.490      ;
; 0.288 ; fpga_ex3_fsm:FSM|probe_idx[10]                                 ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a31~porta_address_reg10 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.066      ; 0.492      ;
; 0.288 ; uart_tx:S_OUT|tx_shift[4]                                      ; uart_tx:S_OUT|tx_shift[3]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.440      ;
; 0.289 ; uart_tx:S_OUT|tx_shift[2]                                      ; uart_tx:S_OUT|tx_shift[1]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.441      ;
; 0.291 ; uart_tx:S_OUT|tx_shift[8]                                      ; uart_tx:S_OUT|tx_shift[7]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; fpga_ex3_fsm:FSM|probe_idx[9]                                  ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a31~porta_address_reg9  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.066      ; 0.496      ;
; 0.292 ; fpga_ex3_fsm:FSM|probe_idx[8]                                  ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a31~porta_address_reg8  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.066      ; 0.496      ;
; 0.292 ; fpga_ex3_fsm:FSM|probe_idx[6]                                  ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a31~porta_address_reg6  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.066      ; 0.496      ;
; 0.294 ; fpga_ex3_fsm:FSM|probe_idx[7]                                  ; rom_sync_4kx32:ROM|altsyncram:mem_rtl_0|altsyncram_0k71:auto_generated|ram_block1a31~porta_address_reg7  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.066      ; 0.498      ;
; 0.314 ; uart_rx:S_IN|rx_shift[1]                                       ; uart_rx:S_IN|rx_byte_out[0]                                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.466      ;
; 0.318 ; uart_rx:S_IN|rx_din_synced[1]                                  ; uart_rx:S_IN|rx_din_synced[0]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.470      ;
; 0.322 ; uart_rx:S_IN|rx_byte_out[4]                                    ; cpu_ex3:CPU_EX3|reg_dff:INPR|dout[4]                                                                     ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; uart_tx:S_OUT|tx_shift[9]                                      ; uart_tx:S_OUT|tx_shift[8]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.473      ;
; 0.324 ; cpu_ex3:CPU_EX3|edge_to_pulse:FGP|prev_din2[2]                 ; cpu_ex3:CPU_EX3|reg_dff:FGI|dout[0]                                                                      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.476      ;
; 0.328 ; uart_rx:S_IN|rx_byte_out[1]                                    ; cpu_ex3:CPU_EX3|reg_dff:INPR|dout[1]                                                                     ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.480      ;
; 0.332 ; uart_rx:S_IN|rx_start                                          ; uart_rx:S_IN|rx_rdy                                                                                      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.484      ;
; 0.346 ; uart_tx:S_OUT|tx_shift[3]                                      ; uart_tx:S_OUT|tx_shift[2]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.497      ;
; 0.355 ; fpga_ex3_fsm:FSM|probe_idx[0]                                  ; fpga_ex3_fsm:FSM|probe_idx[0]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[0]   ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[0]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[0]   ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[0]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[0]   ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[0]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[2]   ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[2]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[4]   ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[4]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; fpga_ex3_fsm:FSM|probe_idx[1]                                  ; fpga_ex3_fsm:FSM|probe_idx[1]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[1]   ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[1]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[1]   ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[1]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; cpu_ex3:CPU_EX3|edge_to_pulse:FGP|prev_din2[0]                 ; cpu_ex3:CPU_EX3|reg_dff:FGO|dout[0]                                                                      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; fpga_ex3_fsm:FSM|probe_idx[2]                                  ; fpga_ex3_fsm:FSM|probe_idx[2]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; fpga_ex3_fsm:FSM|probe_idx[9]                                  ; fpga_ex3_fsm:FSM|probe_idx[9]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[2]   ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[2]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[11]  ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[11]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[2]   ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[2]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; fpga_ex3_fsm:FSM|probe_idx[4]                                  ; fpga_ex3_fsm:FSM|probe_idx[4]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fpga_ex3_fsm:FSM|probe_idx[7]                                  ; fpga_ex3_fsm:FSM|probe_idx[7]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fpga_ex3_fsm:FSM|com_addr_reg[0]                               ; fpga_ex3_fsm:FSM|com_addr_reg[0]                                                                         ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_rx:S_IN|baud_tick[0]                                      ; uart_rx:S_IN|baud_tick[0]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[4]   ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[4]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[7]   ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[7]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[13]  ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[13]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[14]  ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[14]  ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[14]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[13]  ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[13]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[7]   ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[7]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[4]   ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[4]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[1]   ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[1]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; uart_rx:S_IN|rx_shift[9]                                       ; uart_rx:S_IN|rx_shift[8]                                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[9]   ; cpu_ex3:CPU_EX3|reg_lci:PC|reg_lci_nxt:R0|reg_dff:R0|dout[9]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; uart_tx:S_OUT|baud_tick[5]                                     ; uart_tx:S_OUT|baud_tick[5]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; uart_tx:S_OUT|baud_tick[7]                                     ; uart_tx:S_OUT|baud_tick[7]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; uart_rx:S_IN|baud_tick[3]                                      ; uart_rx:S_IN|baud_tick[3]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[9]   ; cpu_ex3:CPU_EX3|reg_lci:DR|reg_lci_nxt:R0|reg_dff:R0|dout[9]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[11]  ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[11]                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[9]   ; cpu_ex3:CPU_EX3|reg_lci:AC|reg_lci_nxt:R0|reg_dff:R0|dout[9]                                             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; fpga_ex3_fsm:FSM|com_addr_reg[3]                               ; fpga_ex3_fsm:FSM|com_addr_reg[3]                                                                         ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; fpga_ex3_fsm:FSM|com_addr_reg[6]                               ; fpga_ex3_fsm:FSM|com_addr_reg[6]                                                                         ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; fpga_ex3_fsm:FSM|com_addr_reg[10]                              ; fpga_ex3_fsm:FSM|com_addr_reg[10]                                                                        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; uart_rx:S_IN|baud_tick[5]                                      ; uart_rx:S_IN|baud_tick[5]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; fpga_ex3_fsm:FSM|com_addr_reg[8]                               ; fpga_ex3_fsm:FSM|com_addr_reg[8]                                                                         ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; uart_tx:S_OUT|baud_tick[9]                                     ; uart_tx:S_OUT|baud_tick[9]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; uart_rx:S_IN|baud_tick[7]                                      ; uart_rx:S_IN|baud_tick[7]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; fpga_ex3_fsm:FSM|com_addr_reg[1]                               ; fpga_ex3_fsm:FSM|com_addr_reg[1]                                                                         ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; uart_tx:S_OUT|baud_tick[3]                                     ; uart_tx:S_OUT|baud_tick[3]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; uart_tx:S_OUT|baud_tick[0]                                     ; uart_tx:S_OUT|baud_tick[0]                                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; cpu_ex3:CPU_EX3|edge_to_pulse:FGP|prev_din2[1]                 ; cpu_ex3:CPU_EX3|reg_dff:FGO|dout[1]                                                                      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; cpu_ex3:CPU_EX3|reg_lci:OUTR|reg_lci_nxt:R0|reg_dff:R0|dout[1] ; uart_tx:S_OUT|tx_shift[2]                                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; fpga_ex3_fsm:FSM|probe_idx[8]                                  ; fpga_ex3_fsm:FSM|probe_idx[8]                                                                            ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; cpu_ex3:CPU_EX3|ram_sync_4kx16:MEM|altsyncram:mem_rtl_0|altsyncram_d7m1:auto_generated|ram_block1a10~portb_address_reg5  ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]   ; CLOCK_27   ; 2.614 ; 2.614 ; Rise       ; CLOCK_27        ;
;  GPIO_0[0]  ; CLOCK_27   ; 2.510 ; 2.510 ; Rise       ; CLOCK_27        ;
;  GPIO_0[1]  ; CLOCK_27   ; 2.311 ; 2.311 ; Rise       ; CLOCK_27        ;
;  GPIO_0[2]  ; CLOCK_27   ; 2.562 ; 2.562 ; Rise       ; CLOCK_27        ;
;  GPIO_0[3]  ; CLOCK_27   ; 2.614 ; 2.614 ; Rise       ; CLOCK_27        ;
;  GPIO_0[4]  ; CLOCK_27   ; 2.326 ; 2.326 ; Rise       ; CLOCK_27        ;
;  GPIO_0[5]  ; CLOCK_27   ; 2.387 ; 2.387 ; Rise       ; CLOCK_27        ;
;  GPIO_0[6]  ; CLOCK_27   ; 2.493 ; 2.493 ; Rise       ; CLOCK_27        ;
;  GPIO_0[7]  ; CLOCK_27   ; 2.532 ; 2.532 ; Rise       ; CLOCK_27        ;
;  GPIO_0[8]  ; CLOCK_27   ; 2.469 ; 2.469 ; Rise       ; CLOCK_27        ;
;  GPIO_0[9]  ; CLOCK_27   ; 2.330 ; 2.330 ; Rise       ; CLOCK_27        ;
;  GPIO_0[18] ; CLOCK_27   ; 2.158 ; 2.158 ; Rise       ; CLOCK_27        ;
;  GPIO_0[19] ; CLOCK_27   ; 1.918 ; 1.918 ; Rise       ; CLOCK_27        ;
;  GPIO_0[20] ; CLOCK_27   ; 2.322 ; 2.322 ; Rise       ; CLOCK_27        ;
;  GPIO_0[21] ; CLOCK_27   ; 2.326 ; 2.326 ; Rise       ; CLOCK_27        ;
;  GPIO_0[22] ; CLOCK_27   ; 1.997 ; 1.997 ; Rise       ; CLOCK_27        ;
;  GPIO_0[23] ; CLOCK_27   ; 2.087 ; 2.087 ; Rise       ; CLOCK_27        ;
;  GPIO_0[24] ; CLOCK_27   ; 2.279 ; 2.279 ; Rise       ; CLOCK_27        ;
;  GPIO_0[25] ; CLOCK_27   ; 2.168 ; 2.168 ; Rise       ; CLOCK_27        ;
;  GPIO_0[26] ; CLOCK_27   ; 2.359 ; 2.359 ; Rise       ; CLOCK_27        ;
;  GPIO_0[27] ; CLOCK_27   ; 2.286 ; 2.286 ; Rise       ; CLOCK_27        ;
; KEY[*]      ; CLOCK_27   ; 3.726 ; 3.726 ; Rise       ; CLOCK_27        ;
;  KEY[0]     ; CLOCK_27   ; 2.653 ; 2.653 ; Rise       ; CLOCK_27        ;
;  KEY[1]     ; CLOCK_27   ; 2.711 ; 2.711 ; Rise       ; CLOCK_27        ;
;  KEY[2]     ; CLOCK_27   ; 3.726 ; 3.726 ; Rise       ; CLOCK_27        ;
;  KEY[3]     ; CLOCK_27   ; 3.164 ; 3.164 ; Rise       ; CLOCK_27        ;
; SW[*]       ; CLOCK_27   ; 0.979 ; 0.979 ; Rise       ; CLOCK_27        ;
;  SW[0]      ; CLOCK_27   ; 0.979 ; 0.979 ; Rise       ; CLOCK_27        ;
;  SW[1]      ; CLOCK_27   ; 0.926 ; 0.926 ; Rise       ; CLOCK_27        ;
;  SW[6]      ; CLOCK_27   ; 0.919 ; 0.919 ; Rise       ; CLOCK_27        ;
;  SW[7]      ; CLOCK_27   ; 0.670 ; 0.670 ; Rise       ; CLOCK_27        ;
;  SW[8]      ; CLOCK_27   ; 0.683 ; 0.683 ; Rise       ; CLOCK_27        ;
;  SW[9]      ; CLOCK_27   ; 0.695 ; 0.695 ; Rise       ; CLOCK_27        ;
; UART_RXD    ; CLOCK_27   ; 2.275 ; 2.275 ; Rise       ; CLOCK_27        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]   ; CLOCK_27   ; -1.798 ; -1.798 ; Rise       ; CLOCK_27        ;
;  GPIO_0[0]  ; CLOCK_27   ; -2.390 ; -2.390 ; Rise       ; CLOCK_27        ;
;  GPIO_0[1]  ; CLOCK_27   ; -2.191 ; -2.191 ; Rise       ; CLOCK_27        ;
;  GPIO_0[2]  ; CLOCK_27   ; -2.442 ; -2.442 ; Rise       ; CLOCK_27        ;
;  GPIO_0[3]  ; CLOCK_27   ; -2.494 ; -2.494 ; Rise       ; CLOCK_27        ;
;  GPIO_0[4]  ; CLOCK_27   ; -2.206 ; -2.206 ; Rise       ; CLOCK_27        ;
;  GPIO_0[5]  ; CLOCK_27   ; -2.267 ; -2.267 ; Rise       ; CLOCK_27        ;
;  GPIO_0[6]  ; CLOCK_27   ; -2.373 ; -2.373 ; Rise       ; CLOCK_27        ;
;  GPIO_0[7]  ; CLOCK_27   ; -2.412 ; -2.412 ; Rise       ; CLOCK_27        ;
;  GPIO_0[8]  ; CLOCK_27   ; -2.305 ; -2.305 ; Rise       ; CLOCK_27        ;
;  GPIO_0[9]  ; CLOCK_27   ; -1.955 ; -1.955 ; Rise       ; CLOCK_27        ;
;  GPIO_0[18] ; CLOCK_27   ; -2.038 ; -2.038 ; Rise       ; CLOCK_27        ;
;  GPIO_0[19] ; CLOCK_27   ; -1.798 ; -1.798 ; Rise       ; CLOCK_27        ;
;  GPIO_0[20] ; CLOCK_27   ; -2.202 ; -2.202 ; Rise       ; CLOCK_27        ;
;  GPIO_0[21] ; CLOCK_27   ; -2.206 ; -2.206 ; Rise       ; CLOCK_27        ;
;  GPIO_0[22] ; CLOCK_27   ; -1.877 ; -1.877 ; Rise       ; CLOCK_27        ;
;  GPIO_0[23] ; CLOCK_27   ; -1.967 ; -1.967 ; Rise       ; CLOCK_27        ;
;  GPIO_0[24] ; CLOCK_27   ; -2.159 ; -2.159 ; Rise       ; CLOCK_27        ;
;  GPIO_0[25] ; CLOCK_27   ; -2.048 ; -2.048 ; Rise       ; CLOCK_27        ;
;  GPIO_0[26] ; CLOCK_27   ; -2.195 ; -2.195 ; Rise       ; CLOCK_27        ;
;  GPIO_0[27] ; CLOCK_27   ; -1.911 ; -1.911 ; Rise       ; CLOCK_27        ;
; KEY[*]      ; CLOCK_27   ; -1.777 ; -1.777 ; Rise       ; CLOCK_27        ;
;  KEY[0]     ; CLOCK_27   ; -1.810 ; -1.810 ; Rise       ; CLOCK_27        ;
;  KEY[1]     ; CLOCK_27   ; -1.777 ; -1.777 ; Rise       ; CLOCK_27        ;
;  KEY[2]     ; CLOCK_27   ; -2.040 ; -2.040 ; Rise       ; CLOCK_27        ;
;  KEY[3]     ; CLOCK_27   ; -1.917 ; -1.917 ; Rise       ; CLOCK_27        ;
; SW[*]       ; CLOCK_27   ; 0.112  ; 0.112  ; Rise       ; CLOCK_27        ;
;  SW[0]      ; CLOCK_27   ; -0.859 ; -0.859 ; Rise       ; CLOCK_27        ;
;  SW[1]      ; CLOCK_27   ; -0.806 ; -0.806 ; Rise       ; CLOCK_27        ;
;  SW[6]      ; CLOCK_27   ; -0.578 ; -0.578 ; Rise       ; CLOCK_27        ;
;  SW[7]      ; CLOCK_27   ; -0.550 ; -0.550 ; Rise       ; CLOCK_27        ;
;  SW[8]      ; CLOCK_27   ; 0.112  ; 0.112  ; Rise       ; CLOCK_27        ;
;  SW[9]      ; CLOCK_27   ; -0.070 ; -0.070 ; Rise       ; CLOCK_27        ;
; UART_RXD    ; CLOCK_27   ; -2.155 ; -2.155 ; Rise       ; CLOCK_27        ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]   ; CLOCK_27   ; 4.374 ; 4.374 ; Rise       ; CLOCK_27        ;
;  GPIO_0[0]  ; CLOCK_27   ; 4.326 ; 4.326 ; Rise       ; CLOCK_27        ;
;  GPIO_0[1]  ; CLOCK_27   ; 4.374 ; 4.374 ; Rise       ; CLOCK_27        ;
;  GPIO_0[2]  ; CLOCK_27   ; 4.270 ; 4.270 ; Rise       ; CLOCK_27        ;
;  GPIO_0[3]  ; CLOCK_27   ; 4.277 ; 4.277 ; Rise       ; CLOCK_27        ;
;  GPIO_0[4]  ; CLOCK_27   ; 4.274 ; 4.274 ; Rise       ; CLOCK_27        ;
;  GPIO_0[5]  ; CLOCK_27   ; 4.276 ; 4.276 ; Rise       ; CLOCK_27        ;
;  GPIO_0[6]  ; CLOCK_27   ; 4.179 ; 4.179 ; Rise       ; CLOCK_27        ;
;  GPIO_0[7]  ; CLOCK_27   ; 4.193 ; 4.193 ; Rise       ; CLOCK_27        ;
;  GPIO_0[8]  ; CLOCK_27   ; 4.191 ; 4.191 ; Rise       ; CLOCK_27        ;
;  GPIO_0[9]  ; CLOCK_27   ; 4.147 ; 4.147 ; Rise       ; CLOCK_27        ;
;  GPIO_0[18] ; CLOCK_27   ; 3.930 ; 3.930 ; Rise       ; CLOCK_27        ;
;  GPIO_0[19] ; CLOCK_27   ; 3.977 ; 3.977 ; Rise       ; CLOCK_27        ;
;  GPIO_0[20] ; CLOCK_27   ; 3.927 ; 3.927 ; Rise       ; CLOCK_27        ;
;  GPIO_0[21] ; CLOCK_27   ; 3.897 ; 3.897 ; Rise       ; CLOCK_27        ;
;  GPIO_0[22] ; CLOCK_27   ; 3.753 ; 3.753 ; Rise       ; CLOCK_27        ;
;  GPIO_0[23] ; CLOCK_27   ; 4.154 ; 4.154 ; Rise       ; CLOCK_27        ;
;  GPIO_0[24] ; CLOCK_27   ; 3.773 ; 3.773 ; Rise       ; CLOCK_27        ;
;  GPIO_0[25] ; CLOCK_27   ; 3.897 ; 3.897 ; Rise       ; CLOCK_27        ;
;  GPIO_0[26] ; CLOCK_27   ; 3.899 ; 3.899 ; Rise       ; CLOCK_27        ;
;  GPIO_0[27] ; CLOCK_27   ; 3.916 ; 3.916 ; Rise       ; CLOCK_27        ;
; GPIO_1[*]   ; CLOCK_27   ; 5.219 ; 5.219 ; Rise       ; CLOCK_27        ;
;  GPIO_1[0]  ; CLOCK_27   ; 4.463 ; 4.463 ; Rise       ; CLOCK_27        ;
;  GPIO_1[1]  ; CLOCK_27   ; 4.192 ; 4.192 ; Rise       ; CLOCK_27        ;
;  GPIO_1[2]  ; CLOCK_27   ; 4.408 ; 4.408 ; Rise       ; CLOCK_27        ;
;  GPIO_1[3]  ; CLOCK_27   ; 4.167 ; 4.167 ; Rise       ; CLOCK_27        ;
;  GPIO_1[4]  ; CLOCK_27   ; 4.288 ; 4.288 ; Rise       ; CLOCK_27        ;
;  GPIO_1[5]  ; CLOCK_27   ; 4.199 ; 4.199 ; Rise       ; CLOCK_27        ;
;  GPIO_1[6]  ; CLOCK_27   ; 4.086 ; 4.086 ; Rise       ; CLOCK_27        ;
;  GPIO_1[7]  ; CLOCK_27   ; 4.042 ; 4.042 ; Rise       ; CLOCK_27        ;
;  GPIO_1[8]  ; CLOCK_27   ; 4.733 ; 4.733 ; Rise       ; CLOCK_27        ;
;  GPIO_1[9]  ; CLOCK_27   ; 4.649 ; 4.649 ; Rise       ; CLOCK_27        ;
;  GPIO_1[10] ; CLOCK_27   ; 4.292 ; 4.292 ; Rise       ; CLOCK_27        ;
;  GPIO_1[11] ; CLOCK_27   ; 4.284 ; 4.284 ; Rise       ; CLOCK_27        ;
;  GPIO_1[12] ; CLOCK_27   ; 4.329 ; 4.329 ; Rise       ; CLOCK_27        ;
;  GPIO_1[13] ; CLOCK_27   ; 4.619 ; 4.619 ; Rise       ; CLOCK_27        ;
;  GPIO_1[14] ; CLOCK_27   ; 4.281 ; 4.281 ; Rise       ; CLOCK_27        ;
;  GPIO_1[15] ; CLOCK_27   ; 4.303 ; 4.303 ; Rise       ; CLOCK_27        ;
;  GPIO_1[16] ; CLOCK_27   ; 4.156 ; 4.156 ; Rise       ; CLOCK_27        ;
;  GPIO_1[17] ; CLOCK_27   ; 4.187 ; 4.187 ; Rise       ; CLOCK_27        ;
;  GPIO_1[18] ; CLOCK_27   ; 4.078 ; 4.078 ; Rise       ; CLOCK_27        ;
;  GPIO_1[19] ; CLOCK_27   ; 4.047 ; 4.047 ; Rise       ; CLOCK_27        ;
;  GPIO_1[20] ; CLOCK_27   ; 4.058 ; 4.058 ; Rise       ; CLOCK_27        ;
;  GPIO_1[21] ; CLOCK_27   ; 4.023 ; 4.023 ; Rise       ; CLOCK_27        ;
;  GPIO_1[22] ; CLOCK_27   ; 4.244 ; 4.244 ; Rise       ; CLOCK_27        ;
;  GPIO_1[23] ; CLOCK_27   ; 4.223 ; 4.223 ; Rise       ; CLOCK_27        ;
;  GPIO_1[24] ; CLOCK_27   ; 4.027 ; 4.027 ; Rise       ; CLOCK_27        ;
;  GPIO_1[25] ; CLOCK_27   ; 3.883 ; 3.883 ; Rise       ; CLOCK_27        ;
;  GPIO_1[26] ; CLOCK_27   ; 3.912 ; 3.912 ; Rise       ; CLOCK_27        ;
;  GPIO_1[27] ; CLOCK_27   ; 3.889 ; 3.889 ; Rise       ; CLOCK_27        ;
;  GPIO_1[28] ; CLOCK_27   ; 3.996 ; 3.996 ; Rise       ; CLOCK_27        ;
;  GPIO_1[29] ; CLOCK_27   ; 3.923 ; 3.923 ; Rise       ; CLOCK_27        ;
;  GPIO_1[30] ; CLOCK_27   ; 4.010 ; 4.010 ; Rise       ; CLOCK_27        ;
;  GPIO_1[31] ; CLOCK_27   ; 5.219 ; 5.219 ; Rise       ; CLOCK_27        ;
;  GPIO_1[32] ; CLOCK_27   ; 4.149 ; 4.149 ; Rise       ; CLOCK_27        ;
;  GPIO_1[33] ; CLOCK_27   ; 4.288 ; 4.288 ; Rise       ; CLOCK_27        ;
;  GPIO_1[34] ; CLOCK_27   ; 4.303 ; 4.303 ; Rise       ; CLOCK_27        ;
; HEX0[*]     ; CLOCK_27   ; 5.828 ; 5.828 ; Rise       ; CLOCK_27        ;
;  HEX0[0]    ; CLOCK_27   ; 5.734 ; 5.734 ; Rise       ; CLOCK_27        ;
;  HEX0[1]    ; CLOCK_27   ; 5.440 ; 5.440 ; Rise       ; CLOCK_27        ;
;  HEX0[2]    ; CLOCK_27   ; 5.707 ; 5.707 ; Rise       ; CLOCK_27        ;
;  HEX0[3]    ; CLOCK_27   ; 5.828 ; 5.828 ; Rise       ; CLOCK_27        ;
;  HEX0[4]    ; CLOCK_27   ; 5.610 ; 5.610 ; Rise       ; CLOCK_27        ;
;  HEX0[5]    ; CLOCK_27   ; 5.598 ; 5.598 ; Rise       ; CLOCK_27        ;
;  HEX0[6]    ; CLOCK_27   ; 5.691 ; 5.691 ; Rise       ; CLOCK_27        ;
; HEX1[*]     ; CLOCK_27   ; 6.182 ; 6.182 ; Rise       ; CLOCK_27        ;
;  HEX1[0]    ; CLOCK_27   ; 5.849 ; 5.849 ; Rise       ; CLOCK_27        ;
;  HEX1[1]    ; CLOCK_27   ; 5.929 ; 5.929 ; Rise       ; CLOCK_27        ;
;  HEX1[2]    ; CLOCK_27   ; 5.617 ; 5.617 ; Rise       ; CLOCK_27        ;
;  HEX1[3]    ; CLOCK_27   ; 5.847 ; 5.847 ; Rise       ; CLOCK_27        ;
;  HEX1[4]    ; CLOCK_27   ; 5.909 ; 5.909 ; Rise       ; CLOCK_27        ;
;  HEX1[5]    ; CLOCK_27   ; 5.878 ; 5.878 ; Rise       ; CLOCK_27        ;
;  HEX1[6]    ; CLOCK_27   ; 6.182 ; 6.182 ; Rise       ; CLOCK_27        ;
; HEX2[*]     ; CLOCK_27   ; 6.649 ; 6.649 ; Rise       ; CLOCK_27        ;
;  HEX2[0]    ; CLOCK_27   ; 6.583 ; 6.583 ; Rise       ; CLOCK_27        ;
;  HEX2[1]    ; CLOCK_27   ; 5.943 ; 5.943 ; Rise       ; CLOCK_27        ;
;  HEX2[2]    ; CLOCK_27   ; 6.583 ; 6.583 ; Rise       ; CLOCK_27        ;
;  HEX2[3]    ; CLOCK_27   ; 6.435 ; 6.435 ; Rise       ; CLOCK_27        ;
;  HEX2[4]    ; CLOCK_27   ; 6.201 ; 6.201 ; Rise       ; CLOCK_27        ;
;  HEX2[5]    ; CLOCK_27   ; 6.649 ; 6.649 ; Rise       ; CLOCK_27        ;
;  HEX2[6]    ; CLOCK_27   ; 5.876 ; 5.876 ; Rise       ; CLOCK_27        ;
; LEDG[*]     ; CLOCK_27   ; 8.587 ; 8.587 ; Rise       ; CLOCK_27        ;
;  LEDG[0]    ; CLOCK_27   ; 8.085 ; 8.085 ; Rise       ; CLOCK_27        ;
;  LEDG[1]    ; CLOCK_27   ; 8.327 ; 8.327 ; Rise       ; CLOCK_27        ;
;  LEDG[2]    ; CLOCK_27   ; 8.587 ; 8.587 ; Rise       ; CLOCK_27        ;
;  LEDG[3]    ; CLOCK_27   ; 8.452 ; 8.452 ; Rise       ; CLOCK_27        ;
;  LEDG[4]    ; CLOCK_27   ; 8.194 ; 8.194 ; Rise       ; CLOCK_27        ;
;  LEDG[5]    ; CLOCK_27   ; 8.374 ; 8.374 ; Rise       ; CLOCK_27        ;
;  LEDG[6]    ; CLOCK_27   ; 7.691 ; 7.691 ; Rise       ; CLOCK_27        ;
;  LEDG[7]    ; CLOCK_27   ; 7.839 ; 7.839 ; Rise       ; CLOCK_27        ;
; LEDR[*]     ; CLOCK_27   ; 8.695 ; 8.695 ; Rise       ; CLOCK_27        ;
;  LEDR[0]    ; CLOCK_27   ; 7.760 ; 7.760 ; Rise       ; CLOCK_27        ;
;  LEDR[1]    ; CLOCK_27   ; 7.828 ; 7.828 ; Rise       ; CLOCK_27        ;
;  LEDR[2]    ; CLOCK_27   ; 8.012 ; 8.012 ; Rise       ; CLOCK_27        ;
;  LEDR[3]    ; CLOCK_27   ; 8.456 ; 8.456 ; Rise       ; CLOCK_27        ;
;  LEDR[4]    ; CLOCK_27   ; 8.111 ; 8.111 ; Rise       ; CLOCK_27        ;
;  LEDR[5]    ; CLOCK_27   ; 8.691 ; 8.691 ; Rise       ; CLOCK_27        ;
;  LEDR[6]    ; CLOCK_27   ; 8.695 ; 8.695 ; Rise       ; CLOCK_27        ;
;  LEDR[7]    ; CLOCK_27   ; 7.932 ; 7.932 ; Rise       ; CLOCK_27        ;
;  LEDR[8]    ; CLOCK_27   ; 4.048 ; 4.048 ; Rise       ; CLOCK_27        ;
;  LEDR[9]    ; CLOCK_27   ; 4.523 ; 4.523 ; Rise       ; CLOCK_27        ;
; UART_TXD    ; CLOCK_27   ; 4.218 ; 4.218 ; Rise       ; CLOCK_27        ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]   ; CLOCK_27   ; 3.753 ; 3.753 ; Rise       ; CLOCK_27        ;
;  GPIO_0[0]  ; CLOCK_27   ; 4.326 ; 4.326 ; Rise       ; CLOCK_27        ;
;  GPIO_0[1]  ; CLOCK_27   ; 4.374 ; 4.374 ; Rise       ; CLOCK_27        ;
;  GPIO_0[2]  ; CLOCK_27   ; 4.270 ; 4.270 ; Rise       ; CLOCK_27        ;
;  GPIO_0[3]  ; CLOCK_27   ; 4.277 ; 4.277 ; Rise       ; CLOCK_27        ;
;  GPIO_0[4]  ; CLOCK_27   ; 4.274 ; 4.274 ; Rise       ; CLOCK_27        ;
;  GPIO_0[5]  ; CLOCK_27   ; 4.276 ; 4.276 ; Rise       ; CLOCK_27        ;
;  GPIO_0[6]  ; CLOCK_27   ; 4.179 ; 4.179 ; Rise       ; CLOCK_27        ;
;  GPIO_0[7]  ; CLOCK_27   ; 4.193 ; 4.193 ; Rise       ; CLOCK_27        ;
;  GPIO_0[8]  ; CLOCK_27   ; 4.191 ; 4.191 ; Rise       ; CLOCK_27        ;
;  GPIO_0[9]  ; CLOCK_27   ; 4.147 ; 4.147 ; Rise       ; CLOCK_27        ;
;  GPIO_0[18] ; CLOCK_27   ; 3.930 ; 3.930 ; Rise       ; CLOCK_27        ;
;  GPIO_0[19] ; CLOCK_27   ; 3.977 ; 3.977 ; Rise       ; CLOCK_27        ;
;  GPIO_0[20] ; CLOCK_27   ; 3.927 ; 3.927 ; Rise       ; CLOCK_27        ;
;  GPIO_0[21] ; CLOCK_27   ; 3.897 ; 3.897 ; Rise       ; CLOCK_27        ;
;  GPIO_0[22] ; CLOCK_27   ; 3.753 ; 3.753 ; Rise       ; CLOCK_27        ;
;  GPIO_0[23] ; CLOCK_27   ; 4.154 ; 4.154 ; Rise       ; CLOCK_27        ;
;  GPIO_0[24] ; CLOCK_27   ; 3.773 ; 3.773 ; Rise       ; CLOCK_27        ;
;  GPIO_0[25] ; CLOCK_27   ; 3.897 ; 3.897 ; Rise       ; CLOCK_27        ;
;  GPIO_0[26] ; CLOCK_27   ; 3.899 ; 3.899 ; Rise       ; CLOCK_27        ;
;  GPIO_0[27] ; CLOCK_27   ; 3.916 ; 3.916 ; Rise       ; CLOCK_27        ;
; GPIO_1[*]   ; CLOCK_27   ; 3.883 ; 3.883 ; Rise       ; CLOCK_27        ;
;  GPIO_1[0]  ; CLOCK_27   ; 4.463 ; 4.463 ; Rise       ; CLOCK_27        ;
;  GPIO_1[1]  ; CLOCK_27   ; 4.192 ; 4.192 ; Rise       ; CLOCK_27        ;
;  GPIO_1[2]  ; CLOCK_27   ; 4.408 ; 4.408 ; Rise       ; CLOCK_27        ;
;  GPIO_1[3]  ; CLOCK_27   ; 4.167 ; 4.167 ; Rise       ; CLOCK_27        ;
;  GPIO_1[4]  ; CLOCK_27   ; 4.288 ; 4.288 ; Rise       ; CLOCK_27        ;
;  GPIO_1[5]  ; CLOCK_27   ; 4.199 ; 4.199 ; Rise       ; CLOCK_27        ;
;  GPIO_1[6]  ; CLOCK_27   ; 4.086 ; 4.086 ; Rise       ; CLOCK_27        ;
;  GPIO_1[7]  ; CLOCK_27   ; 4.042 ; 4.042 ; Rise       ; CLOCK_27        ;
;  GPIO_1[8]  ; CLOCK_27   ; 4.733 ; 4.733 ; Rise       ; CLOCK_27        ;
;  GPIO_1[9]  ; CLOCK_27   ; 4.649 ; 4.649 ; Rise       ; CLOCK_27        ;
;  GPIO_1[10] ; CLOCK_27   ; 4.292 ; 4.292 ; Rise       ; CLOCK_27        ;
;  GPIO_1[11] ; CLOCK_27   ; 4.284 ; 4.284 ; Rise       ; CLOCK_27        ;
;  GPIO_1[12] ; CLOCK_27   ; 4.329 ; 4.329 ; Rise       ; CLOCK_27        ;
;  GPIO_1[13] ; CLOCK_27   ; 4.619 ; 4.619 ; Rise       ; CLOCK_27        ;
;  GPIO_1[14] ; CLOCK_27   ; 4.281 ; 4.281 ; Rise       ; CLOCK_27        ;
;  GPIO_1[15] ; CLOCK_27   ; 4.303 ; 4.303 ; Rise       ; CLOCK_27        ;
;  GPIO_1[16] ; CLOCK_27   ; 4.156 ; 4.156 ; Rise       ; CLOCK_27        ;
;  GPIO_1[17] ; CLOCK_27   ; 4.187 ; 4.187 ; Rise       ; CLOCK_27        ;
;  GPIO_1[18] ; CLOCK_27   ; 4.078 ; 4.078 ; Rise       ; CLOCK_27        ;
;  GPIO_1[19] ; CLOCK_27   ; 4.047 ; 4.047 ; Rise       ; CLOCK_27        ;
;  GPIO_1[20] ; CLOCK_27   ; 4.058 ; 4.058 ; Rise       ; CLOCK_27        ;
;  GPIO_1[21] ; CLOCK_27   ; 4.023 ; 4.023 ; Rise       ; CLOCK_27        ;
;  GPIO_1[22] ; CLOCK_27   ; 4.244 ; 4.244 ; Rise       ; CLOCK_27        ;
;  GPIO_1[23] ; CLOCK_27   ; 4.223 ; 4.223 ; Rise       ; CLOCK_27        ;
;  GPIO_1[24] ; CLOCK_27   ; 4.027 ; 4.027 ; Rise       ; CLOCK_27        ;
;  GPIO_1[25] ; CLOCK_27   ; 3.883 ; 3.883 ; Rise       ; CLOCK_27        ;
;  GPIO_1[26] ; CLOCK_27   ; 3.912 ; 3.912 ; Rise       ; CLOCK_27        ;
;  GPIO_1[27] ; CLOCK_27   ; 3.889 ; 3.889 ; Rise       ; CLOCK_27        ;
;  GPIO_1[28] ; CLOCK_27   ; 3.996 ; 3.996 ; Rise       ; CLOCK_27        ;
;  GPIO_1[29] ; CLOCK_27   ; 3.923 ; 3.923 ; Rise       ; CLOCK_27        ;
;  GPIO_1[30] ; CLOCK_27   ; 4.010 ; 4.010 ; Rise       ; CLOCK_27        ;
;  GPIO_1[31] ; CLOCK_27   ; 4.633 ; 4.633 ; Rise       ; CLOCK_27        ;
;  GPIO_1[32] ; CLOCK_27   ; 4.149 ; 4.149 ; Rise       ; CLOCK_27        ;
;  GPIO_1[33] ; CLOCK_27   ; 4.288 ; 4.288 ; Rise       ; CLOCK_27        ;
;  GPIO_1[34] ; CLOCK_27   ; 4.303 ; 4.303 ; Rise       ; CLOCK_27        ;
; HEX0[*]     ; CLOCK_27   ; 5.004 ; 5.004 ; Rise       ; CLOCK_27        ;
;  HEX0[0]    ; CLOCK_27   ; 5.289 ; 5.289 ; Rise       ; CLOCK_27        ;
;  HEX0[1]    ; CLOCK_27   ; 5.004 ; 5.004 ; Rise       ; CLOCK_27        ;
;  HEX0[2]    ; CLOCK_27   ; 5.266 ; 5.266 ; Rise       ; CLOCK_27        ;
;  HEX0[3]    ; CLOCK_27   ; 5.382 ; 5.382 ; Rise       ; CLOCK_27        ;
;  HEX0[4]    ; CLOCK_27   ; 5.166 ; 5.166 ; Rise       ; CLOCK_27        ;
;  HEX0[5]    ; CLOCK_27   ; 5.154 ; 5.154 ; Rise       ; CLOCK_27        ;
;  HEX0[6]    ; CLOCK_27   ; 5.255 ; 5.255 ; Rise       ; CLOCK_27        ;
; HEX1[*]     ; CLOCK_27   ; 4.881 ; 4.881 ; Rise       ; CLOCK_27        ;
;  HEX1[0]    ; CLOCK_27   ; 5.105 ; 5.105 ; Rise       ; CLOCK_27        ;
;  HEX1[1]    ; CLOCK_27   ; 5.185 ; 5.185 ; Rise       ; CLOCK_27        ;
;  HEX1[2]    ; CLOCK_27   ; 4.881 ; 4.881 ; Rise       ; CLOCK_27        ;
;  HEX1[3]    ; CLOCK_27   ; 5.096 ; 5.096 ; Rise       ; CLOCK_27        ;
;  HEX1[4]    ; CLOCK_27   ; 5.171 ; 5.171 ; Rise       ; CLOCK_27        ;
;  HEX1[5]    ; CLOCK_27   ; 5.139 ; 5.139 ; Rise       ; CLOCK_27        ;
;  HEX1[6]    ; CLOCK_27   ; 5.443 ; 5.443 ; Rise       ; CLOCK_27        ;
; HEX2[*]     ; CLOCK_27   ; 5.007 ; 5.007 ; Rise       ; CLOCK_27        ;
;  HEX2[0]    ; CLOCK_27   ; 5.836 ; 5.836 ; Rise       ; CLOCK_27        ;
;  HEX2[1]    ; CLOCK_27   ; 5.196 ; 5.196 ; Rise       ; CLOCK_27        ;
;  HEX2[2]    ; CLOCK_27   ; 5.836 ; 5.836 ; Rise       ; CLOCK_27        ;
;  HEX2[3]    ; CLOCK_27   ; 5.566 ; 5.566 ; Rise       ; CLOCK_27        ;
;  HEX2[4]    ; CLOCK_27   ; 5.333 ; 5.333 ; Rise       ; CLOCK_27        ;
;  HEX2[5]    ; CLOCK_27   ; 5.775 ; 5.775 ; Rise       ; CLOCK_27        ;
;  HEX2[6]    ; CLOCK_27   ; 5.007 ; 5.007 ; Rise       ; CLOCK_27        ;
; LEDG[*]     ; CLOCK_27   ; 4.724 ; 4.724 ; Rise       ; CLOCK_27        ;
;  LEDG[0]    ; CLOCK_27   ; 5.007 ; 5.007 ; Rise       ; CLOCK_27        ;
;  LEDG[1]    ; CLOCK_27   ; 4.846 ; 4.846 ; Rise       ; CLOCK_27        ;
;  LEDG[2]    ; CLOCK_27   ; 4.803 ; 4.803 ; Rise       ; CLOCK_27        ;
;  LEDG[3]    ; CLOCK_27   ; 4.724 ; 4.724 ; Rise       ; CLOCK_27        ;
;  LEDG[4]    ; CLOCK_27   ; 4.895 ; 4.895 ; Rise       ; CLOCK_27        ;
;  LEDG[5]    ; CLOCK_27   ; 5.191 ; 5.191 ; Rise       ; CLOCK_27        ;
;  LEDG[6]    ; CLOCK_27   ; 4.940 ; 4.940 ; Rise       ; CLOCK_27        ;
;  LEDG[7]    ; CLOCK_27   ; 5.107 ; 5.107 ; Rise       ; CLOCK_27        ;
; LEDR[*]     ; CLOCK_27   ; 4.048 ; 4.048 ; Rise       ; CLOCK_27        ;
;  LEDR[0]    ; CLOCK_27   ; 4.776 ; 4.776 ; Rise       ; CLOCK_27        ;
;  LEDR[1]    ; CLOCK_27   ; 4.876 ; 4.876 ; Rise       ; CLOCK_27        ;
;  LEDR[2]    ; CLOCK_27   ; 5.063 ; 5.063 ; Rise       ; CLOCK_27        ;
;  LEDR[3]    ; CLOCK_27   ; 5.155 ; 5.155 ; Rise       ; CLOCK_27        ;
;  LEDR[4]    ; CLOCK_27   ; 5.135 ; 5.135 ; Rise       ; CLOCK_27        ;
;  LEDR[5]    ; CLOCK_27   ; 5.188 ; 5.188 ; Rise       ; CLOCK_27        ;
;  LEDR[6]    ; CLOCK_27   ; 5.180 ; 5.180 ; Rise       ; CLOCK_27        ;
;  LEDR[7]    ; CLOCK_27   ; 5.022 ; 5.022 ; Rise       ; CLOCK_27        ;
;  LEDR[8]    ; CLOCK_27   ; 4.048 ; 4.048 ; Rise       ; CLOCK_27        ;
;  LEDR[9]    ; CLOCK_27   ; 4.523 ; 4.523 ; Rise       ; CLOCK_27        ;
; UART_TXD    ; CLOCK_27   ; 4.218 ; 4.218 ; Rise       ; CLOCK_27        ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; GPIO_0[0]  ; LEDG[0]     ; 7.422 ;       ;       ; 7.422 ;
; GPIO_0[1]  ; LEDG[1]     ; 6.709 ;       ;       ; 6.709 ;
; GPIO_0[2]  ; LEDG[2]     ; 7.026 ;       ;       ; 7.026 ;
; GPIO_0[3]  ; LEDG[3]     ; 7.386 ; 7.386 ; 7.386 ; 7.386 ;
; GPIO_0[4]  ; LEDG[4]     ; 7.700 ; 7.700 ; 7.700 ; 7.700 ;
; GPIO_0[5]  ; LEDG[5]     ; 8.027 ; 8.027 ; 8.027 ; 8.027 ;
; GPIO_0[6]  ; LEDG[6]     ; 7.386 ;       ;       ; 7.386 ;
; GPIO_0[7]  ; LEDG[7]     ; 7.175 ;       ;       ; 7.175 ;
; GPIO_0[8]  ; LEDR[2]     ; 7.537 ;       ;       ; 7.537 ;
; GPIO_0[9]  ; LEDR[2]     ; 7.514 ;       ;       ; 7.514 ;
; GPIO_0[18] ; LEDG[0]     ; 7.070 ;       ;       ; 7.070 ;
; GPIO_0[19] ; LEDG[1]     ; 6.316 ;       ;       ; 6.316 ;
; GPIO_0[20] ; LEDG[2]     ; 6.786 ;       ;       ; 6.786 ;
; GPIO_0[21] ; LEDG[3]     ; 7.098 ; 7.098 ; 7.098 ; 7.098 ;
; GPIO_0[22] ; LEDG[4]     ; 7.371 ; 7.371 ; 7.371 ; 7.371 ;
; GPIO_0[23] ; LEDG[5]     ; 7.727 ; 7.727 ; 7.727 ; 7.727 ;
; GPIO_0[24] ; LEDG[6]     ; 7.172 ;       ;       ; 7.172 ;
; GPIO_0[25] ; LEDG[7]     ; 6.811 ;       ;       ; 6.811 ;
; GPIO_0[26] ; LEDR[2]     ; 7.427 ;       ;       ; 7.427 ;
; GPIO_0[27] ; LEDR[2]     ; 7.470 ;       ;       ; 7.470 ;
; SW[2]      ; LEDG[0]     ; 4.523 ; 4.523 ; 4.523 ; 4.523 ;
; SW[2]      ; LEDG[1]     ; 5.080 ; 5.080 ; 5.080 ; 5.080 ;
; SW[2]      ; LEDG[2]     ; 5.063 ; 5.063 ; 5.063 ; 5.063 ;
; SW[2]      ; LEDG[3]     ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; SW[2]      ; LEDG[4]     ; 4.815 ; 4.815 ; 4.815 ; 4.815 ;
; SW[2]      ; LEDG[5]     ; 4.785 ; 4.785 ; 4.785 ; 4.785 ;
; SW[2]      ; LEDG[6]     ; 4.477 ; 4.477 ; 4.477 ; 4.477 ;
; SW[2]      ; LEDG[7]     ; 4.578 ; 4.578 ; 4.578 ; 4.578 ;
; SW[2]      ; LEDR[0]     ; 3.871 ; 4.174 ; 4.174 ; 3.871 ;
; SW[2]      ; LEDR[1]     ; 4.129 ; 4.255 ; 4.255 ; 4.129 ;
; SW[2]      ; LEDR[2]     ; 4.550 ; 4.618 ; 4.618 ; 4.550 ;
; SW[2]      ; LEDR[3]     ; 4.394 ; 4.394 ; 4.394 ; 4.394 ;
; SW[2]      ; LEDR[4]     ; 5.141 ; 5.141 ; 5.141 ; 5.141 ;
; SW[2]      ; LEDR[5]     ; 5.278 ; 5.278 ; 5.278 ; 5.278 ;
; SW[2]      ; LEDR[6]     ; 5.204 ; 5.204 ; 5.204 ; 5.204 ;
; SW[2]      ; LEDR[7]     ; 5.151 ; 5.151 ; 5.151 ; 5.151 ;
; SW[3]      ; LEDG[0]     ; 5.121 ; 5.121 ; 5.121 ; 5.121 ;
; SW[3]      ; LEDG[1]     ; 5.165 ; 5.165 ; 5.165 ; 5.165 ;
; SW[3]      ; LEDG[2]     ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; SW[3]      ; LEDG[3]     ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; SW[3]      ; LEDG[4]     ; 5.953 ; 5.953 ; 5.953 ; 5.953 ;
; SW[3]      ; LEDG[5]     ; 5.182 ; 5.182 ; 5.182 ; 5.182 ;
; SW[3]      ; LEDG[6]     ; 4.550 ; 5.505 ; 5.505 ; 4.550 ;
; SW[3]      ; LEDG[7]     ; 4.898 ; 5.488 ; 5.488 ; 4.898 ;
; SW[3]      ; LEDR[0]     ; 4.583 ; 5.450 ; 5.450 ; 4.583 ;
; SW[3]      ; LEDR[1]     ; 4.856 ; 5.531 ; 5.531 ; 4.856 ;
; SW[3]      ; LEDR[2]     ; 4.892 ; 5.894 ; 5.894 ; 4.892 ;
; SW[3]      ; LEDR[3]     ; 4.490 ; 5.444 ; 5.444 ; 4.490 ;
; SW[3]      ; LEDR[4]     ; 5.442 ; 5.442 ; 5.442 ; 5.442 ;
; SW[3]      ; LEDR[5]     ; 5.579 ; 5.579 ; 5.579 ; 5.579 ;
; SW[3]      ; LEDR[6]     ; 5.505 ; 5.505 ; 5.505 ; 5.505 ;
; SW[3]      ; LEDR[7]     ; 5.452 ; 5.452 ; 5.452 ; 5.452 ;
; SW[4]      ; LEDG[0]     ; 3.921 ; 3.621 ; 3.621 ; 3.921 ;
; SW[4]      ; LEDG[1]     ; 5.483 ; 5.483 ; 5.483 ; 5.483 ;
; SW[4]      ; LEDG[2]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; SW[4]      ; LEDG[3]     ; 5.004 ; 5.004 ; 5.004 ; 5.004 ;
; SW[4]      ; LEDG[4]     ; 5.552 ; 5.552 ; 5.552 ; 5.552 ;
; SW[4]      ; LEDG[5]     ; 4.724 ; 4.724 ; 4.724 ; 4.724 ;
; SW[4]      ; LEDG[6]     ; 4.099 ; 4.099 ; 4.099 ; 4.099 ;
; SW[4]      ; LEDG[7]     ; 4.018 ; 4.018 ; 4.018 ; 4.018 ;
; SW[4]      ; LEDR[0]     ; 3.756 ; 3.756 ; 3.756 ; 3.756 ;
; SW[4]      ; LEDR[1]     ; 3.671 ; 3.671 ; 3.671 ; 3.671 ;
; SW[4]      ; LEDR[2]     ; 3.706 ; 3.706 ; 3.706 ; 3.706 ;
; SW[4]      ; LEDR[3]     ; 3.807 ; 3.807 ; 3.807 ; 3.807 ;
; SW[4]      ; LEDR[4]     ; 5.444 ; 5.444 ; 5.444 ; 5.444 ;
; SW[4]      ; LEDR[5]     ; 5.581 ; 5.581 ; 5.581 ; 5.581 ;
; SW[4]      ; LEDR[6]     ; 5.507 ; 5.507 ; 5.507 ; 5.507 ;
; SW[4]      ; LEDR[7]     ; 5.454 ; 5.454 ; 5.454 ; 5.454 ;
; SW[5]      ; LEDG[0]     ; 4.189 ; 4.440 ; 4.440 ; 4.189 ;
; SW[5]      ; LEDG[1]     ; 3.868 ; 3.868 ; 3.868 ; 3.868 ;
; SW[5]      ; LEDG[2]     ; 4.140 ; 4.140 ; 4.140 ; 4.140 ;
; SW[5]      ; LEDG[3]     ; 5.215 ; 5.215 ; 5.215 ; 5.215 ;
; SW[5]      ; LEDG[4]     ; 5.763 ; 5.763 ; 5.763 ; 5.763 ;
; SW[5]      ; LEDG[5]     ; 5.025 ; 5.025 ; 5.025 ; 5.025 ;
; SW[5]      ; LEDG[6]     ; 5.216 ; 5.216 ; 5.216 ; 5.216 ;
; SW[5]      ; LEDG[7]     ; 4.848 ; 4.903 ; 4.903 ; 4.848 ;
; SW[5]      ; LEDR[0]     ; 5.022 ; 5.022 ; 5.022 ; 5.022 ;
; SW[5]      ; LEDR[1]     ; 5.133 ; 5.133 ; 5.133 ; 5.133 ;
; SW[5]      ; LEDR[2]     ; 5.622 ; 5.622 ; 5.622 ; 5.622 ;
; SW[5]      ; LEDR[3]     ; 4.994 ; 4.994 ; 4.994 ; 4.994 ;
; SW[5]      ; LEDR[4]     ; 4.214 ; 4.214 ; 4.214 ; 4.214 ;
; SW[5]      ; LEDR[5]     ; 4.256 ; 4.256 ; 4.256 ; 4.256 ;
; SW[5]      ; LEDR[6]     ; 4.124 ; 4.124 ; 4.124 ; 4.124 ;
; SW[5]      ; LEDR[7]     ; 4.285 ; 4.285 ; 4.285 ; 4.285 ;
; SW[8]      ; GPIO_0[0]   ; 4.328 ; 4.328 ; 4.328 ; 4.328 ;
; SW[8]      ; GPIO_0[1]   ; 4.328 ; 4.328 ; 4.328 ; 4.328 ;
; SW[8]      ; GPIO_0[2]   ; 4.227 ; 4.227 ; 4.227 ; 4.227 ;
; SW[8]      ; GPIO_0[3]   ; 4.197 ; 4.197 ; 4.197 ; 4.197 ;
; SW[8]      ; GPIO_0[4]   ; 4.139 ; 4.139 ; 4.139 ; 4.139 ;
; SW[8]      ; GPIO_0[5]   ; 4.109 ; 4.109 ; 4.109 ; 4.109 ;
; SW[8]      ; GPIO_0[6]   ; 4.149 ; 4.149 ; 4.149 ; 4.149 ;
; SW[8]      ; GPIO_0[7]   ; 4.109 ; 4.109 ; 4.109 ; 4.109 ;
; SW[8]      ; GPIO_0[8]   ; 3.973 ; 3.973 ; 3.973 ; 3.973 ;
; SW[8]      ; GPIO_0[9]   ; 3.933 ; 3.933 ; 3.933 ; 3.933 ;
; SW[8]      ; GPIO_0[10]  ; 3.716 ;       ;       ; 3.716 ;
; SW[8]      ; GPIO_0[11]  ; 3.716 ;       ;       ; 3.716 ;
; SW[8]      ; GPIO_0[12]  ; 3.854 ;       ;       ; 3.854 ;
; SW[8]      ; GPIO_0[13]  ; 3.854 ;       ;       ; 3.854 ;
; SW[8]      ; GPIO_0[14]  ; 3.864 ;       ;       ; 3.864 ;
; SW[8]      ; GPIO_0[15]  ; 3.854 ;       ;       ; 3.854 ;
; SW[8]      ; GPIO_0[16]  ; 3.814 ;       ;       ; 3.814 ;
; SW[8]      ; GPIO_0[17]  ; 3.824 ;       ;       ; 3.824 ;
; SW[8]      ; GPIO_0[18]  ; 3.566 ; 3.566 ; 3.566 ; 3.566 ;
; SW[8]      ; GPIO_0[19]  ; 3.534 ; 3.534 ; 3.534 ; 3.534 ;
; SW[8]      ; GPIO_0[20]  ; 3.556 ; 3.556 ; 3.556 ; 3.556 ;
; SW[8]      ; GPIO_0[21]  ; 3.556 ; 3.556 ; 3.556 ; 3.556 ;
; SW[8]      ; GPIO_0[22]  ; 3.543 ; 3.543 ; 3.543 ; 3.543 ;
; SW[8]      ; GPIO_0[23]  ; 3.543 ; 3.543 ; 3.543 ; 3.543 ;
; SW[8]      ; GPIO_0[24]  ; 3.403 ; 3.403 ; 3.403 ; 3.403 ;
; SW[8]      ; GPIO_0[25]  ; 3.403 ; 3.403 ; 3.403 ; 3.403 ;
; SW[8]      ; GPIO_0[26]  ; 3.517 ; 3.517 ; 3.517 ; 3.517 ;
; SW[8]      ; GPIO_0[27]  ; 3.517 ; 3.517 ; 3.517 ; 3.517 ;
; SW[8]      ; GPIO_0[28]  ;       ; 3.612 ; 3.612 ;       ;
; SW[8]      ; GPIO_0[29]  ;       ; 3.612 ; 3.612 ;       ;
; SW[8]      ; GPIO_0[30]  ;       ; 3.727 ; 3.727 ;       ;
; SW[8]      ; GPIO_0[31]  ;       ; 3.568 ; 3.568 ;       ;
; SW[8]      ; GPIO_0[32]  ;       ; 3.727 ; 3.727 ;       ;
; SW[8]      ; GPIO_0[33]  ;       ; 3.727 ; 3.727 ;       ;
; SW[8]      ; GPIO_0[34]  ;       ; 3.582 ; 3.582 ;       ;
; SW[8]      ; GPIO_0[35]  ;       ; 3.582 ; 3.582 ;       ;
; SW[8]      ; LEDG[0]     ; 5.403 ; 5.403 ; 5.403 ; 5.403 ;
; SW[8]      ; LEDG[1]     ; 4.694 ; 4.694 ; 4.694 ; 4.694 ;
; SW[8]      ; LEDG[2]     ; 4.998 ; 4.998 ; 4.998 ; 4.998 ;
; SW[8]      ; LEDG[3]     ; 5.455 ; 5.455 ; 5.455 ; 5.455 ;
; SW[8]      ; LEDG[4]     ; 5.736 ; 5.736 ; 5.736 ; 5.736 ;
; SW[8]      ; LEDG[5]     ; 6.009 ; 6.009 ; 6.009 ; 6.009 ;
; SW[8]      ; LEDG[6]     ; 5.365 ; 5.365 ; 5.365 ; 5.365 ;
; SW[8]      ; LEDG[7]     ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; SW[8]      ; LEDR[2]     ; 5.772 ; 5.772 ; 5.772 ; 5.772 ;
; SW[9]      ; GPIO_0[0]   ; 4.480 ; 4.480 ; 4.480 ; 4.480 ;
; SW[9]      ; GPIO_0[1]   ; 4.480 ; 4.480 ; 4.480 ; 4.480 ;
; SW[9]      ; GPIO_0[2]   ; 4.379 ; 4.379 ; 4.379 ; 4.379 ;
; SW[9]      ; GPIO_0[3]   ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; SW[9]      ; GPIO_0[4]   ; 4.291 ; 4.291 ; 4.291 ; 4.291 ;
; SW[9]      ; GPIO_0[5]   ; 4.261 ; 4.261 ; 4.261 ; 4.261 ;
; SW[9]      ; GPIO_0[6]   ; 4.301 ; 4.301 ; 4.301 ; 4.301 ;
; SW[9]      ; GPIO_0[7]   ; 4.261 ; 4.261 ; 4.261 ; 4.261 ;
; SW[9]      ; GPIO_0[8]   ; 4.125 ; 4.125 ; 4.125 ; 4.125 ;
; SW[9]      ; GPIO_0[9]   ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; SW[9]      ; GPIO_0[10]  ;       ; 3.868 ; 3.868 ;       ;
; SW[9]      ; GPIO_0[11]  ;       ; 3.868 ; 3.868 ;       ;
; SW[9]      ; GPIO_0[12]  ;       ; 4.006 ; 4.006 ;       ;
; SW[9]      ; GPIO_0[13]  ;       ; 4.006 ; 4.006 ;       ;
; SW[9]      ; GPIO_0[14]  ;       ; 4.016 ; 4.016 ;       ;
; SW[9]      ; GPIO_0[15]  ;       ; 4.006 ; 4.006 ;       ;
; SW[9]      ; GPIO_0[16]  ;       ; 3.966 ; 3.966 ;       ;
; SW[9]      ; GPIO_0[17]  ;       ; 3.976 ; 3.976 ;       ;
; SW[9]      ; GPIO_0[18]  ; 3.702 ; 3.702 ; 3.702 ; 3.702 ;
; SW[9]      ; GPIO_0[19]  ; 3.670 ; 3.670 ; 3.670 ; 3.670 ;
; SW[9]      ; GPIO_0[20]  ; 3.692 ; 3.692 ; 3.692 ; 3.692 ;
; SW[9]      ; GPIO_0[21]  ; 3.692 ; 3.692 ; 3.692 ; 3.692 ;
; SW[9]      ; GPIO_0[22]  ; 3.679 ; 3.679 ; 3.679 ; 3.679 ;
; SW[9]      ; GPIO_0[23]  ; 3.679 ; 3.679 ; 3.679 ; 3.679 ;
; SW[9]      ; GPIO_0[24]  ; 3.539 ; 3.539 ; 3.539 ; 3.539 ;
; SW[9]      ; GPIO_0[25]  ; 3.539 ; 3.539 ; 3.539 ; 3.539 ;
; SW[9]      ; GPIO_0[26]  ; 3.653 ; 3.653 ; 3.653 ; 3.653 ;
; SW[9]      ; GPIO_0[27]  ; 3.653 ; 3.653 ; 3.653 ; 3.653 ;
; SW[9]      ; GPIO_0[28]  ; 3.748 ;       ;       ; 3.748 ;
; SW[9]      ; GPIO_0[29]  ; 3.748 ;       ;       ; 3.748 ;
; SW[9]      ; GPIO_0[30]  ; 3.863 ;       ;       ; 3.863 ;
; SW[9]      ; GPIO_0[31]  ; 3.704 ;       ;       ; 3.704 ;
; SW[9]      ; GPIO_0[32]  ; 3.863 ;       ;       ; 3.863 ;
; SW[9]      ; GPIO_0[33]  ; 3.863 ;       ;       ; 3.863 ;
; SW[9]      ; GPIO_0[34]  ; 3.718 ;       ;       ; 3.718 ;
; SW[9]      ; GPIO_0[35]  ; 3.718 ;       ;       ; 3.718 ;
; SW[9]      ; LEDG[0]     ; 5.423 ; 5.423 ; 5.423 ; 5.423 ;
; SW[9]      ; LEDG[1]     ; 4.719 ; 4.719 ; 4.719 ; 4.719 ;
; SW[9]      ; LEDG[2]     ; 4.986 ; 4.986 ; 4.986 ; 4.986 ;
; SW[9]      ; LEDG[3]     ; 5.467 ; 5.467 ; 5.467 ; 5.467 ;
; SW[9]      ; LEDG[4]     ; 5.761 ; 5.761 ; 5.761 ; 5.761 ;
; SW[9]      ; LEDG[5]     ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; SW[9]      ; LEDG[6]     ; 5.542 ; 5.542 ; 5.542 ; 5.542 ;
; SW[9]      ; LEDG[7]     ; 5.285 ; 5.285 ; 5.285 ; 5.285 ;
; SW[9]      ; LEDR[2]     ; 5.754 ; 5.754 ; 5.754 ; 5.754 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; GPIO_0[0]  ; LEDG[0]     ; 7.422 ;       ;       ; 7.422 ;
; GPIO_0[1]  ; LEDG[1]     ; 6.709 ;       ;       ; 6.709 ;
; GPIO_0[2]  ; LEDG[2]     ; 7.026 ;       ;       ; 7.026 ;
; GPIO_0[3]  ; LEDG[3]     ; 7.386 ; 7.386 ; 7.386 ; 7.386 ;
; GPIO_0[4]  ; LEDG[4]     ; 7.700 ; 7.700 ; 7.700 ; 7.700 ;
; GPIO_0[5]  ; LEDG[5]     ; 8.027 ; 8.027 ; 8.027 ; 8.027 ;
; GPIO_0[6]  ; LEDG[6]     ; 7.386 ;       ;       ; 7.386 ;
; GPIO_0[7]  ; LEDG[7]     ; 7.175 ;       ;       ; 7.175 ;
; GPIO_0[8]  ; LEDR[2]     ; 7.537 ;       ;       ; 7.537 ;
; GPIO_0[9]  ; LEDR[2]     ; 7.514 ;       ;       ; 7.514 ;
; GPIO_0[18] ; LEDG[0]     ; 7.070 ;       ;       ; 7.070 ;
; GPIO_0[19] ; LEDG[1]     ; 6.316 ;       ;       ; 6.316 ;
; GPIO_0[20] ; LEDG[2]     ; 6.786 ;       ;       ; 6.786 ;
; GPIO_0[21] ; LEDG[3]     ; 7.098 ; 7.098 ; 7.098 ; 7.098 ;
; GPIO_0[22] ; LEDG[4]     ; 7.371 ; 7.371 ; 7.371 ; 7.371 ;
; GPIO_0[23] ; LEDG[5]     ; 7.727 ; 7.727 ; 7.727 ; 7.727 ;
; GPIO_0[24] ; LEDG[6]     ; 7.172 ;       ;       ; 7.172 ;
; GPIO_0[25] ; LEDG[7]     ; 6.811 ;       ;       ; 6.811 ;
; GPIO_0[26] ; LEDR[2]     ; 7.427 ;       ;       ; 7.427 ;
; GPIO_0[27] ; LEDR[2]     ; 7.470 ;       ;       ; 7.470 ;
; SW[2]      ; LEDG[0]     ; 4.182 ; 4.182 ; 4.182 ; 4.182 ;
; SW[2]      ; LEDG[1]     ; 4.064 ; 4.064 ; 4.064 ; 4.064 ;
; SW[2]      ; LEDG[2]     ; 3.941 ; 3.941 ; 3.941 ; 3.941 ;
; SW[2]      ; LEDG[3]     ; 4.515 ; 4.515 ; 4.515 ; 4.515 ;
; SW[2]      ; LEDG[4]     ; 4.340 ; 4.340 ; 4.340 ; 4.340 ;
; SW[2]      ; LEDG[5]     ; 4.382 ; 4.382 ; 4.382 ; 4.382 ;
; SW[2]      ; LEDG[6]     ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; SW[2]      ; LEDG[7]     ; 4.493 ; 4.212 ; 4.212 ; 4.493 ;
; SW[2]      ; LEDR[0]     ; 3.550 ; 3.550 ; 3.550 ; 3.550 ;
; SW[2]      ; LEDR[1]     ; 4.044 ; 4.044 ; 4.044 ; 4.044 ;
; SW[2]      ; LEDR[2]     ; 4.227 ; 4.227 ; 4.227 ; 4.227 ;
; SW[2]      ; LEDR[3]     ; 3.896 ; 3.896 ; 3.896 ; 3.896 ;
; SW[2]      ; LEDR[4]     ; 3.853 ; 3.853 ; 3.853 ; 3.853 ;
; SW[2]      ; LEDR[5]     ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; SW[2]      ; LEDR[6]     ; 3.908 ; 3.908 ; 3.908 ; 3.908 ;
; SW[2]      ; LEDR[7]     ; 3.826 ; 3.826 ; 3.826 ; 3.826 ;
; SW[3]      ; LEDG[0]     ; 4.378 ; 4.378 ; 4.378 ; 4.378 ;
; SW[3]      ; LEDG[1]     ; 4.174 ; 4.174 ; 4.174 ; 4.174 ;
; SW[3]      ; LEDG[2]     ; 4.498 ; 4.498 ; 4.498 ; 4.498 ;
; SW[3]      ; LEDG[3]     ; 4.447 ; 4.447 ; 4.447 ; 4.447 ;
; SW[3]      ; LEDG[4]     ; 4.569 ; 4.569 ; 4.569 ; 4.569 ;
; SW[3]      ; LEDG[5]     ; 4.309 ; 4.309 ; 4.309 ; 4.309 ;
; SW[3]      ; LEDG[6]     ; 4.249 ; 4.249 ; 4.249 ; 4.249 ;
; SW[3]      ; LEDG[7]     ; 4.396 ; 4.516 ; 4.516 ; 4.396 ;
; SW[3]      ; LEDR[0]     ; 4.417 ; 4.417 ; 4.417 ; 4.417 ;
; SW[3]      ; LEDR[1]     ; 4.310 ; 4.453 ; 4.453 ; 4.310 ;
; SW[3]      ; LEDR[2]     ; 4.541 ; 4.541 ; 4.541 ; 4.541 ;
; SW[3]      ; LEDR[3]     ; 4.330 ; 4.330 ; 4.330 ; 4.330 ;
; SW[3]      ; LEDR[4]     ; 4.562 ; 4.562 ; 4.562 ; 4.562 ;
; SW[3]      ; LEDR[5]     ; 4.622 ; 4.622 ; 4.622 ; 4.622 ;
; SW[3]      ; LEDR[6]     ; 4.617 ; 4.617 ; 4.617 ; 4.617 ;
; SW[3]      ; LEDR[7]     ; 4.535 ; 4.535 ; 4.535 ; 4.535 ;
; SW[4]      ; LEDG[0]     ; 3.921 ; 3.621 ; 3.621 ; 3.921 ;
; SW[4]      ; LEDG[1]     ; 3.658 ; 4.774 ; 4.774 ; 3.658 ;
; SW[4]      ; LEDG[2]     ; 3.625 ; 4.520 ; 4.520 ; 3.625 ;
; SW[4]      ; LEDG[3]     ; 4.468 ; 4.468 ; 4.468 ; 4.468 ;
; SW[4]      ; LEDG[4]     ; 4.590 ; 4.590 ; 4.590 ; 4.590 ;
; SW[4]      ; LEDG[5]     ; 4.330 ; 4.330 ; 4.330 ; 4.330 ;
; SW[4]      ; LEDG[6]     ; 4.099 ; 4.099 ; 4.099 ; 4.099 ;
; SW[4]      ; LEDG[7]     ; 4.018 ; 4.018 ; 4.018 ; 4.018 ;
; SW[4]      ; LEDR[0]     ; 3.756 ; 3.756 ; 3.756 ; 3.756 ;
; SW[4]      ; LEDR[1]     ; 3.671 ; 3.671 ; 3.671 ; 3.671 ;
; SW[4]      ; LEDR[2]     ; 3.706 ; 3.706 ; 3.706 ; 3.706 ;
; SW[4]      ; LEDR[3]     ; 3.807 ; 3.807 ; 3.807 ; 3.807 ;
; SW[4]      ; LEDR[4]     ; 3.884 ; 4.965 ; 4.965 ; 3.884 ;
; SW[4]      ; LEDR[5]     ; 3.931 ; 5.102 ; 5.102 ; 3.931 ;
; SW[4]      ; LEDR[6]     ; 3.918 ; 5.036 ; 5.036 ; 3.918 ;
; SW[4]      ; LEDR[7]     ; 3.956 ; 4.975 ; 4.975 ; 3.956 ;
; SW[5]      ; LEDG[0]     ; 4.189 ; 4.440 ; 4.440 ; 4.189 ;
; SW[5]      ; LEDG[1]     ; 3.868 ; 3.868 ; 3.868 ; 3.868 ;
; SW[5]      ; LEDG[2]     ; 4.140 ; 4.140 ; 4.140 ; 4.140 ;
; SW[5]      ; LEDG[3]     ; 4.443 ; 4.443 ; 4.443 ; 4.443 ;
; SW[5]      ; LEDG[4]     ; 4.418 ; 4.418 ; 4.418 ; 4.418 ;
; SW[5]      ; LEDG[5]     ; 4.338 ; 4.338 ; 4.338 ; 4.338 ;
; SW[5]      ; LEDG[6]     ; 4.302 ; 4.683 ; 4.683 ; 4.302 ;
; SW[5]      ; LEDG[7]     ; 4.313 ; 4.688 ; 4.688 ; 4.313 ;
; SW[5]      ; LEDR[0]     ; 3.655 ; 4.602 ; 4.602 ; 3.655 ;
; SW[5]      ; LEDR[1]     ; 4.349 ; 4.844 ; 4.844 ; 4.349 ;
; SW[5]      ; LEDR[2]     ; 4.098 ; 5.143 ; 5.143 ; 4.098 ;
; SW[5]      ; LEDR[3]     ; 4.201 ; 4.694 ; 4.694 ; 4.201 ;
; SW[5]      ; LEDR[4]     ; 4.214 ; 4.214 ; 4.214 ; 4.214 ;
; SW[5]      ; LEDR[5]     ; 4.256 ; 4.256 ; 4.256 ; 4.256 ;
; SW[5]      ; LEDR[6]     ; 4.124 ; 4.124 ; 4.124 ; 4.124 ;
; SW[5]      ; LEDR[7]     ; 4.285 ; 4.285 ; 4.285 ; 4.285 ;
; SW[8]      ; GPIO_0[0]   ; 4.328 ; 4.328 ; 4.328 ; 4.328 ;
; SW[8]      ; GPIO_0[1]   ; 4.328 ; 4.328 ; 4.328 ; 4.328 ;
; SW[8]      ; GPIO_0[2]   ; 4.227 ; 4.227 ; 4.227 ; 4.227 ;
; SW[8]      ; GPIO_0[3]   ; 4.197 ; 4.197 ; 4.197 ; 4.197 ;
; SW[8]      ; GPIO_0[4]   ; 4.139 ; 4.139 ; 4.139 ; 4.139 ;
; SW[8]      ; GPIO_0[5]   ; 4.109 ; 4.109 ; 4.109 ; 4.109 ;
; SW[8]      ; GPIO_0[6]   ; 4.149 ; 4.149 ; 4.149 ; 4.149 ;
; SW[8]      ; GPIO_0[7]   ; 4.109 ; 4.109 ; 4.109 ; 4.109 ;
; SW[8]      ; GPIO_0[8]   ; 3.973 ; 3.973 ; 3.973 ; 3.973 ;
; SW[8]      ; GPIO_0[9]   ; 3.933 ; 3.933 ; 3.933 ; 3.933 ;
; SW[8]      ; GPIO_0[10]  ; 3.716 ;       ;       ; 3.716 ;
; SW[8]      ; GPIO_0[11]  ; 3.716 ;       ;       ; 3.716 ;
; SW[8]      ; GPIO_0[12]  ; 3.854 ;       ;       ; 3.854 ;
; SW[8]      ; GPIO_0[13]  ; 3.854 ;       ;       ; 3.854 ;
; SW[8]      ; GPIO_0[14]  ; 3.864 ;       ;       ; 3.864 ;
; SW[8]      ; GPIO_0[15]  ; 3.854 ;       ;       ; 3.854 ;
; SW[8]      ; GPIO_0[16]  ; 3.814 ;       ;       ; 3.814 ;
; SW[8]      ; GPIO_0[17]  ; 3.824 ;       ;       ; 3.824 ;
; SW[8]      ; GPIO_0[18]  ; 3.566 ; 3.566 ; 3.566 ; 3.566 ;
; SW[8]      ; GPIO_0[19]  ; 3.534 ; 3.534 ; 3.534 ; 3.534 ;
; SW[8]      ; GPIO_0[20]  ; 3.556 ; 3.556 ; 3.556 ; 3.556 ;
; SW[8]      ; GPIO_0[21]  ; 3.556 ; 3.556 ; 3.556 ; 3.556 ;
; SW[8]      ; GPIO_0[22]  ; 3.543 ; 3.543 ; 3.543 ; 3.543 ;
; SW[8]      ; GPIO_0[23]  ; 3.543 ; 3.543 ; 3.543 ; 3.543 ;
; SW[8]      ; GPIO_0[24]  ; 3.403 ; 3.403 ; 3.403 ; 3.403 ;
; SW[8]      ; GPIO_0[25]  ; 3.403 ; 3.403 ; 3.403 ; 3.403 ;
; SW[8]      ; GPIO_0[26]  ; 3.517 ; 3.517 ; 3.517 ; 3.517 ;
; SW[8]      ; GPIO_0[27]  ; 3.517 ; 3.517 ; 3.517 ; 3.517 ;
; SW[8]      ; GPIO_0[28]  ;       ; 3.612 ; 3.612 ;       ;
; SW[8]      ; GPIO_0[29]  ;       ; 3.612 ; 3.612 ;       ;
; SW[8]      ; GPIO_0[30]  ;       ; 3.727 ; 3.727 ;       ;
; SW[8]      ; GPIO_0[31]  ;       ; 3.568 ; 3.568 ;       ;
; SW[8]      ; GPIO_0[32]  ;       ; 3.727 ; 3.727 ;       ;
; SW[8]      ; GPIO_0[33]  ;       ; 3.727 ; 3.727 ;       ;
; SW[8]      ; GPIO_0[34]  ;       ; 3.582 ; 3.582 ;       ;
; SW[8]      ; GPIO_0[35]  ;       ; 3.582 ; 3.582 ;       ;
; SW[8]      ; LEDG[0]     ; 5.403 ; 5.403 ; 5.403 ; 5.403 ;
; SW[8]      ; LEDG[1]     ; 4.694 ; 4.694 ; 4.694 ; 4.694 ;
; SW[8]      ; LEDG[2]     ; 4.998 ; 4.998 ; 4.998 ; 4.998 ;
; SW[8]      ; LEDG[3]     ; 5.455 ; 5.455 ; 5.455 ; 5.455 ;
; SW[8]      ; LEDG[4]     ; 5.736 ; 5.736 ; 5.736 ; 5.736 ;
; SW[8]      ; LEDG[5]     ; 6.009 ; 6.009 ; 6.009 ; 6.009 ;
; SW[8]      ; LEDG[6]     ; 5.365 ; 5.365 ; 5.365 ; 5.365 ;
; SW[8]      ; LEDG[7]     ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; SW[8]      ; LEDR[2]     ; 5.447 ; 5.534 ; 5.534 ; 5.447 ;
; SW[9]      ; GPIO_0[0]   ; 4.480 ; 4.480 ; 4.480 ; 4.480 ;
; SW[9]      ; GPIO_0[1]   ; 4.480 ; 4.480 ; 4.480 ; 4.480 ;
; SW[9]      ; GPIO_0[2]   ; 4.379 ; 4.379 ; 4.379 ; 4.379 ;
; SW[9]      ; GPIO_0[3]   ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; SW[9]      ; GPIO_0[4]   ; 4.291 ; 4.291 ; 4.291 ; 4.291 ;
; SW[9]      ; GPIO_0[5]   ; 4.261 ; 4.261 ; 4.261 ; 4.261 ;
; SW[9]      ; GPIO_0[6]   ; 4.301 ; 4.301 ; 4.301 ; 4.301 ;
; SW[9]      ; GPIO_0[7]   ; 4.261 ; 4.261 ; 4.261 ; 4.261 ;
; SW[9]      ; GPIO_0[8]   ; 4.125 ; 4.125 ; 4.125 ; 4.125 ;
; SW[9]      ; GPIO_0[9]   ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; SW[9]      ; GPIO_0[10]  ;       ; 3.868 ; 3.868 ;       ;
; SW[9]      ; GPIO_0[11]  ;       ; 3.868 ; 3.868 ;       ;
; SW[9]      ; GPIO_0[12]  ;       ; 4.006 ; 4.006 ;       ;
; SW[9]      ; GPIO_0[13]  ;       ; 4.006 ; 4.006 ;       ;
; SW[9]      ; GPIO_0[14]  ;       ; 4.016 ; 4.016 ;       ;
; SW[9]      ; GPIO_0[15]  ;       ; 4.006 ; 4.006 ;       ;
; SW[9]      ; GPIO_0[16]  ;       ; 3.966 ; 3.966 ;       ;
; SW[9]      ; GPIO_0[17]  ;       ; 3.976 ; 3.976 ;       ;
; SW[9]      ; GPIO_0[18]  ; 3.702 ; 3.702 ; 3.702 ; 3.702 ;
; SW[9]      ; GPIO_0[19]  ; 3.670 ; 3.670 ; 3.670 ; 3.670 ;
; SW[9]      ; GPIO_0[20]  ; 3.692 ; 3.692 ; 3.692 ; 3.692 ;
; SW[9]      ; GPIO_0[21]  ; 3.692 ; 3.692 ; 3.692 ; 3.692 ;
; SW[9]      ; GPIO_0[22]  ; 3.679 ; 3.679 ; 3.679 ; 3.679 ;
; SW[9]      ; GPIO_0[23]  ; 3.679 ; 3.679 ; 3.679 ; 3.679 ;
; SW[9]      ; GPIO_0[24]  ; 3.539 ; 3.539 ; 3.539 ; 3.539 ;
; SW[9]      ; GPIO_0[25]  ; 3.539 ; 3.539 ; 3.539 ; 3.539 ;
; SW[9]      ; GPIO_0[26]  ; 3.653 ; 3.653 ; 3.653 ; 3.653 ;
; SW[9]      ; GPIO_0[27]  ; 3.653 ; 3.653 ; 3.653 ; 3.653 ;
; SW[9]      ; GPIO_0[28]  ; 3.748 ;       ;       ; 3.748 ;
; SW[9]      ; GPIO_0[29]  ; 3.748 ;       ;       ; 3.748 ;
; SW[9]      ; GPIO_0[30]  ; 3.863 ;       ;       ; 3.863 ;
; SW[9]      ; GPIO_0[31]  ; 3.704 ;       ;       ; 3.704 ;
; SW[9]      ; GPIO_0[32]  ; 3.863 ;       ;       ; 3.863 ;
; SW[9]      ; GPIO_0[33]  ; 3.863 ;       ;       ; 3.863 ;
; SW[9]      ; GPIO_0[34]  ; 3.718 ;       ;       ; 3.718 ;
; SW[9]      ; GPIO_0[35]  ; 3.718 ;       ;       ; 3.718 ;
; SW[9]      ; LEDG[0]     ; 5.423 ; 5.423 ; 5.423 ; 5.423 ;
; SW[9]      ; LEDG[1]     ; 4.719 ; 4.719 ; 4.719 ; 4.719 ;
; SW[9]      ; LEDG[2]     ; 4.986 ; 4.986 ; 4.986 ; 4.986 ;
; SW[9]      ; LEDG[3]     ; 5.467 ; 5.467 ; 5.467 ; 5.467 ;
; SW[9]      ; LEDG[4]     ; 5.761 ; 5.761 ; 5.761 ; 5.761 ;
; SW[9]      ; LEDG[5]     ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; SW[9]      ; LEDG[6]     ; 5.542 ; 5.542 ; 5.542 ; 5.542 ;
; SW[9]      ; LEDG[7]     ; 5.285 ; 5.285 ; 5.285 ; 5.285 ;
; SW[9]      ; LEDR[2]     ; 5.521 ; 5.521 ; 5.521 ; 5.521 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.885    ; 0.215 ; N/A      ; N/A     ; -2.064              ;
;  CLOCK_27        ; -8.885    ; 0.215 ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -4659.671 ; 0.0   ; 0.0      ; 0.0     ; -2732.013           ;
;  CLOCK_27        ; -4659.671 ; 0.000 ; N/A      ; N/A     ; -2732.013           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]   ; CLOCK_27   ; 6.081 ; 6.081 ; Rise       ; CLOCK_27        ;
;  GPIO_0[0]  ; CLOCK_27   ; 5.763 ; 5.763 ; Rise       ; CLOCK_27        ;
;  GPIO_0[1]  ; CLOCK_27   ; 5.251 ; 5.251 ; Rise       ; CLOCK_27        ;
;  GPIO_0[2]  ; CLOCK_27   ; 5.929 ; 5.929 ; Rise       ; CLOCK_27        ;
;  GPIO_0[3]  ; CLOCK_27   ; 6.081 ; 6.081 ; Rise       ; CLOCK_27        ;
;  GPIO_0[4]  ; CLOCK_27   ; 5.352 ; 5.352 ; Rise       ; CLOCK_27        ;
;  GPIO_0[5]  ; CLOCK_27   ; 5.588 ; 5.588 ; Rise       ; CLOCK_27        ;
;  GPIO_0[6]  ; CLOCK_27   ; 5.689 ; 5.689 ; Rise       ; CLOCK_27        ;
;  GPIO_0[7]  ; CLOCK_27   ; 5.891 ; 5.891 ; Rise       ; CLOCK_27        ;
;  GPIO_0[8]  ; CLOCK_27   ; 5.657 ; 5.657 ; Rise       ; CLOCK_27        ;
;  GPIO_0[9]  ; CLOCK_27   ; 5.424 ; 5.424 ; Rise       ; CLOCK_27        ;
;  GPIO_0[18] ; CLOCK_27   ; 4.876 ; 4.876 ; Rise       ; CLOCK_27        ;
;  GPIO_0[19] ; CLOCK_27   ; 4.349 ; 4.349 ; Rise       ; CLOCK_27        ;
;  GPIO_0[20] ; CLOCK_27   ; 5.469 ; 5.469 ; Rise       ; CLOCK_27        ;
;  GPIO_0[21] ; CLOCK_27   ; 5.334 ; 5.334 ; Rise       ; CLOCK_27        ;
;  GPIO_0[22] ; CLOCK_27   ; 4.557 ; 4.557 ; Rise       ; CLOCK_27        ;
;  GPIO_0[23] ; CLOCK_27   ; 4.778 ; 4.778 ; Rise       ; CLOCK_27        ;
;  GPIO_0[24] ; CLOCK_27   ; 5.300 ; 5.300 ; Rise       ; CLOCK_27        ;
;  GPIO_0[25] ; CLOCK_27   ; 5.014 ; 5.014 ; Rise       ; CLOCK_27        ;
;  GPIO_0[26] ; CLOCK_27   ; 5.560 ; 5.560 ; Rise       ; CLOCK_27        ;
;  GPIO_0[27] ; CLOCK_27   ; 5.330 ; 5.330 ; Rise       ; CLOCK_27        ;
; KEY[*]      ; CLOCK_27   ; 8.612 ; 8.612 ; Rise       ; CLOCK_27        ;
;  KEY[0]     ; CLOCK_27   ; 6.320 ; 6.320 ; Rise       ; CLOCK_27        ;
;  KEY[1]     ; CLOCK_27   ; 6.498 ; 6.498 ; Rise       ; CLOCK_27        ;
;  KEY[2]     ; CLOCK_27   ; 8.612 ; 8.612 ; Rise       ; CLOCK_27        ;
;  KEY[3]     ; CLOCK_27   ; 7.175 ; 7.175 ; Rise       ; CLOCK_27        ;
; SW[*]       ; CLOCK_27   ; 4.217 ; 4.217 ; Rise       ; CLOCK_27        ;
;  SW[0]      ; CLOCK_27   ; 4.217 ; 4.217 ; Rise       ; CLOCK_27        ;
;  SW[1]      ; CLOCK_27   ; 4.062 ; 4.062 ; Rise       ; CLOCK_27        ;
;  SW[6]      ; CLOCK_27   ; 3.762 ; 3.762 ; Rise       ; CLOCK_27        ;
;  SW[7]      ; CLOCK_27   ; 3.127 ; 3.127 ; Rise       ; CLOCK_27        ;
;  SW[8]      ; CLOCK_27   ; 2.913 ; 2.913 ; Rise       ; CLOCK_27        ;
;  SW[9]      ; CLOCK_27   ; 2.944 ; 2.944 ; Rise       ; CLOCK_27        ;
; UART_RXD    ; CLOCK_27   ; 5.195 ; 5.195 ; Rise       ; CLOCK_27        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]   ; CLOCK_27   ; -1.798 ; -1.798 ; Rise       ; CLOCK_27        ;
;  GPIO_0[0]  ; CLOCK_27   ; -2.390 ; -2.390 ; Rise       ; CLOCK_27        ;
;  GPIO_0[1]  ; CLOCK_27   ; -2.191 ; -2.191 ; Rise       ; CLOCK_27        ;
;  GPIO_0[2]  ; CLOCK_27   ; -2.442 ; -2.442 ; Rise       ; CLOCK_27        ;
;  GPIO_0[3]  ; CLOCK_27   ; -2.494 ; -2.494 ; Rise       ; CLOCK_27        ;
;  GPIO_0[4]  ; CLOCK_27   ; -2.206 ; -2.206 ; Rise       ; CLOCK_27        ;
;  GPIO_0[5]  ; CLOCK_27   ; -2.267 ; -2.267 ; Rise       ; CLOCK_27        ;
;  GPIO_0[6]  ; CLOCK_27   ; -2.373 ; -2.373 ; Rise       ; CLOCK_27        ;
;  GPIO_0[7]  ; CLOCK_27   ; -2.412 ; -2.412 ; Rise       ; CLOCK_27        ;
;  GPIO_0[8]  ; CLOCK_27   ; -2.305 ; -2.305 ; Rise       ; CLOCK_27        ;
;  GPIO_0[9]  ; CLOCK_27   ; -1.955 ; -1.955 ; Rise       ; CLOCK_27        ;
;  GPIO_0[18] ; CLOCK_27   ; -2.038 ; -2.038 ; Rise       ; CLOCK_27        ;
;  GPIO_0[19] ; CLOCK_27   ; -1.798 ; -1.798 ; Rise       ; CLOCK_27        ;
;  GPIO_0[20] ; CLOCK_27   ; -2.202 ; -2.202 ; Rise       ; CLOCK_27        ;
;  GPIO_0[21] ; CLOCK_27   ; -2.206 ; -2.206 ; Rise       ; CLOCK_27        ;
;  GPIO_0[22] ; CLOCK_27   ; -1.877 ; -1.877 ; Rise       ; CLOCK_27        ;
;  GPIO_0[23] ; CLOCK_27   ; -1.967 ; -1.967 ; Rise       ; CLOCK_27        ;
;  GPIO_0[24] ; CLOCK_27   ; -2.159 ; -2.159 ; Rise       ; CLOCK_27        ;
;  GPIO_0[25] ; CLOCK_27   ; -2.048 ; -2.048 ; Rise       ; CLOCK_27        ;
;  GPIO_0[26] ; CLOCK_27   ; -2.195 ; -2.195 ; Rise       ; CLOCK_27        ;
;  GPIO_0[27] ; CLOCK_27   ; -1.911 ; -1.911 ; Rise       ; CLOCK_27        ;
; KEY[*]      ; CLOCK_27   ; -1.777 ; -1.777 ; Rise       ; CLOCK_27        ;
;  KEY[0]     ; CLOCK_27   ; -1.810 ; -1.810 ; Rise       ; CLOCK_27        ;
;  KEY[1]     ; CLOCK_27   ; -1.777 ; -1.777 ; Rise       ; CLOCK_27        ;
;  KEY[2]     ; CLOCK_27   ; -2.040 ; -2.040 ; Rise       ; CLOCK_27        ;
;  KEY[3]     ; CLOCK_27   ; -1.917 ; -1.917 ; Rise       ; CLOCK_27        ;
; SW[*]       ; CLOCK_27   ; 0.112  ; 0.112  ; Rise       ; CLOCK_27        ;
;  SW[0]      ; CLOCK_27   ; -0.859 ; -0.859 ; Rise       ; CLOCK_27        ;
;  SW[1]      ; CLOCK_27   ; -0.806 ; -0.806 ; Rise       ; CLOCK_27        ;
;  SW[6]      ; CLOCK_27   ; -0.578 ; -0.578 ; Rise       ; CLOCK_27        ;
;  SW[7]      ; CLOCK_27   ; -0.550 ; -0.550 ; Rise       ; CLOCK_27        ;
;  SW[8]      ; CLOCK_27   ; 0.112  ; 0.112  ; Rise       ; CLOCK_27        ;
;  SW[9]      ; CLOCK_27   ; -0.070 ; -0.070 ; Rise       ; CLOCK_27        ;
; UART_RXD    ; CLOCK_27   ; -2.155 ; -2.155 ; Rise       ; CLOCK_27        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]   ; CLOCK_27   ; 8.439  ; 8.439  ; Rise       ; CLOCK_27        ;
;  GPIO_0[0]  ; CLOCK_27   ; 8.168  ; 8.168  ; Rise       ; CLOCK_27        ;
;  GPIO_0[1]  ; CLOCK_27   ; 8.439  ; 8.439  ; Rise       ; CLOCK_27        ;
;  GPIO_0[2]  ; CLOCK_27   ; 8.167  ; 8.167  ; Rise       ; CLOCK_27        ;
;  GPIO_0[3]  ; CLOCK_27   ; 8.139  ; 8.139  ; Rise       ; CLOCK_27        ;
;  GPIO_0[4]  ; CLOCK_27   ; 8.169  ; 8.169  ; Rise       ; CLOCK_27        ;
;  GPIO_0[5]  ; CLOCK_27   ; 8.198  ; 8.198  ; Rise       ; CLOCK_27        ;
;  GPIO_0[6]  ; CLOCK_27   ; 7.899  ; 7.899  ; Rise       ; CLOCK_27        ;
;  GPIO_0[7]  ; CLOCK_27   ; 7.946  ; 7.946  ; Rise       ; CLOCK_27        ;
;  GPIO_0[8]  ; CLOCK_27   ; 7.917  ; 7.917  ; Rise       ; CLOCK_27        ;
;  GPIO_0[9]  ; CLOCK_27   ; 7.877  ; 7.877  ; Rise       ; CLOCK_27        ;
;  GPIO_0[18] ; CLOCK_27   ; 7.445  ; 7.445  ; Rise       ; CLOCK_27        ;
;  GPIO_0[19] ; CLOCK_27   ; 7.645  ; 7.645  ; Rise       ; CLOCK_27        ;
;  GPIO_0[20] ; CLOCK_27   ; 7.445  ; 7.445  ; Rise       ; CLOCK_27        ;
;  GPIO_0[21] ; CLOCK_27   ; 7.402  ; 7.402  ; Rise       ; CLOCK_27        ;
;  GPIO_0[22] ; CLOCK_27   ; 7.038  ; 7.038  ; Rise       ; CLOCK_27        ;
;  GPIO_0[23] ; CLOCK_27   ; 8.046  ; 8.046  ; Rise       ; CLOCK_27        ;
;  GPIO_0[24] ; CLOCK_27   ; 7.074  ; 7.074  ; Rise       ; CLOCK_27        ;
;  GPIO_0[25] ; CLOCK_27   ; 7.312  ; 7.312  ; Rise       ; CLOCK_27        ;
;  GPIO_0[26] ; CLOCK_27   ; 7.400  ; 7.400  ; Rise       ; CLOCK_27        ;
;  GPIO_0[27] ; CLOCK_27   ; 7.431  ; 7.431  ; Rise       ; CLOCK_27        ;
; GPIO_1[*]   ; CLOCK_27   ; 10.990 ; 10.990 ; Rise       ; CLOCK_27        ;
;  GPIO_1[0]  ; CLOCK_27   ; 8.555  ; 8.555  ; Rise       ; CLOCK_27        ;
;  GPIO_1[1]  ; CLOCK_27   ; 7.933  ; 7.933  ; Rise       ; CLOCK_27        ;
;  GPIO_1[2]  ; CLOCK_27   ; 8.518  ; 8.518  ; Rise       ; CLOCK_27        ;
;  GPIO_1[3]  ; CLOCK_27   ; 7.902  ; 7.902  ; Rise       ; CLOCK_27        ;
;  GPIO_1[4]  ; CLOCK_27   ; 8.221  ; 8.221  ; Rise       ; CLOCK_27        ;
;  GPIO_1[5]  ; CLOCK_27   ; 7.954  ; 7.954  ; Rise       ; CLOCK_27        ;
;  GPIO_1[6]  ; CLOCK_27   ; 7.655  ; 7.655  ; Rise       ; CLOCK_27        ;
;  GPIO_1[7]  ; CLOCK_27   ; 7.572  ; 7.572  ; Rise       ; CLOCK_27        ;
;  GPIO_1[8]  ; CLOCK_27   ; 9.268  ; 9.268  ; Rise       ; CLOCK_27        ;
;  GPIO_1[9]  ; CLOCK_27   ; 9.133  ; 9.133  ; Rise       ; CLOCK_27        ;
;  GPIO_1[10] ; CLOCK_27   ; 8.102  ; 8.102  ; Rise       ; CLOCK_27        ;
;  GPIO_1[11] ; CLOCK_27   ; 8.203  ; 8.203  ; Rise       ; CLOCK_27        ;
;  GPIO_1[12] ; CLOCK_27   ; 8.276  ; 8.276  ; Rise       ; CLOCK_27        ;
;  GPIO_1[13] ; CLOCK_27   ; 9.006  ; 9.006  ; Rise       ; CLOCK_27        ;
;  GPIO_1[14] ; CLOCK_27   ; 8.197  ; 8.197  ; Rise       ; CLOCK_27        ;
;  GPIO_1[15] ; CLOCK_27   ; 8.224  ; 8.224  ; Rise       ; CLOCK_27        ;
;  GPIO_1[16] ; CLOCK_27   ; 7.960  ; 7.960  ; Rise       ; CLOCK_27        ;
;  GPIO_1[17] ; CLOCK_27   ; 8.126  ; 8.126  ; Rise       ; CLOCK_27        ;
;  GPIO_1[18] ; CLOCK_27   ; 7.807  ; 7.807  ; Rise       ; CLOCK_27        ;
;  GPIO_1[19] ; CLOCK_27   ; 7.760  ; 7.760  ; Rise       ; CLOCK_27        ;
;  GPIO_1[20] ; CLOCK_27   ; 7.785  ; 7.785  ; Rise       ; CLOCK_27        ;
;  GPIO_1[21] ; CLOCK_27   ; 7.726  ; 7.726  ; Rise       ; CLOCK_27        ;
;  GPIO_1[22] ; CLOCK_27   ; 8.162  ; 8.162  ; Rise       ; CLOCK_27        ;
;  GPIO_1[23] ; CLOCK_27   ; 8.028  ; 8.028  ; Rise       ; CLOCK_27        ;
;  GPIO_1[24] ; CLOCK_27   ; 7.740  ; 7.740  ; Rise       ; CLOCK_27        ;
;  GPIO_1[25] ; CLOCK_27   ; 7.386  ; 7.386  ; Rise       ; CLOCK_27        ;
;  GPIO_1[26] ; CLOCK_27   ; 7.430  ; 7.430  ; Rise       ; CLOCK_27        ;
;  GPIO_1[27] ; CLOCK_27   ; 7.400  ; 7.400  ; Rise       ; CLOCK_27        ;
;  GPIO_1[28] ; CLOCK_27   ; 7.669  ; 7.669  ; Rise       ; CLOCK_27        ;
;  GPIO_1[29] ; CLOCK_27   ; 7.457  ; 7.457  ; Rise       ; CLOCK_27        ;
;  GPIO_1[30] ; CLOCK_27   ; 7.684  ; 7.684  ; Rise       ; CLOCK_27        ;
;  GPIO_1[31] ; CLOCK_27   ; 10.990 ; 10.990 ; Rise       ; CLOCK_27        ;
;  GPIO_1[32] ; CLOCK_27   ; 8.045  ; 8.045  ; Rise       ; CLOCK_27        ;
;  GPIO_1[33] ; CLOCK_27   ; 8.395  ; 8.395  ; Rise       ; CLOCK_27        ;
;  GPIO_1[34] ; CLOCK_27   ; 8.340  ; 8.340  ; Rise       ; CLOCK_27        ;
; HEX0[*]     ; CLOCK_27   ; 12.456 ; 12.456 ; Rise       ; CLOCK_27        ;
;  HEX0[0]    ; CLOCK_27   ; 12.230 ; 12.230 ; Rise       ; CLOCK_27        ;
;  HEX0[1]    ; CLOCK_27   ; 11.350 ; 11.350 ; Rise       ; CLOCK_27        ;
;  HEX0[2]    ; CLOCK_27   ; 12.195 ; 12.195 ; Rise       ; CLOCK_27        ;
;  HEX0[3]    ; CLOCK_27   ; 12.456 ; 12.456 ; Rise       ; CLOCK_27        ;
;  HEX0[4]    ; CLOCK_27   ; 11.745 ; 11.745 ; Rise       ; CLOCK_27        ;
;  HEX0[5]    ; CLOCK_27   ; 11.725 ; 11.725 ; Rise       ; CLOCK_27        ;
;  HEX0[6]    ; CLOCK_27   ; 12.008 ; 12.008 ; Rise       ; CLOCK_27        ;
; HEX1[*]     ; CLOCK_27   ; 13.367 ; 13.367 ; Rise       ; CLOCK_27        ;
;  HEX1[0]    ; CLOCK_27   ; 12.375 ; 12.375 ; Rise       ; CLOCK_27        ;
;  HEX1[1]    ; CLOCK_27   ; 12.678 ; 12.678 ; Rise       ; CLOCK_27        ;
;  HEX1[2]    ; CLOCK_27   ; 11.761 ; 11.761 ; Rise       ; CLOCK_27        ;
;  HEX1[3]    ; CLOCK_27   ; 12.412 ; 12.412 ; Rise       ; CLOCK_27        ;
;  HEX1[4]    ; CLOCK_27   ; 12.521 ; 12.521 ; Rise       ; CLOCK_27        ;
;  HEX1[5]    ; CLOCK_27   ; 12.456 ; 12.456 ; Rise       ; CLOCK_27        ;
;  HEX1[6]    ; CLOCK_27   ; 13.367 ; 13.367 ; Rise       ; CLOCK_27        ;
; HEX2[*]     ; CLOCK_27   ; 14.251 ; 14.251 ; Rise       ; CLOCK_27        ;
;  HEX2[0]    ; CLOCK_27   ; 14.251 ; 14.251 ; Rise       ; CLOCK_27        ;
;  HEX2[1]    ; CLOCK_27   ; 12.387 ; 12.387 ; Rise       ; CLOCK_27        ;
;  HEX2[2]    ; CLOCK_27   ; 14.219 ; 14.219 ; Rise       ; CLOCK_27        ;
;  HEX2[3]    ; CLOCK_27   ; 13.592 ; 13.592 ; Rise       ; CLOCK_27        ;
;  HEX2[4]    ; CLOCK_27   ; 13.353 ; 13.353 ; Rise       ; CLOCK_27        ;
;  HEX2[5]    ; CLOCK_27   ; 14.060 ; 14.060 ; Rise       ; CLOCK_27        ;
;  HEX2[6]    ; CLOCK_27   ; 12.378 ; 12.378 ; Rise       ; CLOCK_27        ;
; LEDG[*]     ; CLOCK_27   ; 18.301 ; 18.301 ; Rise       ; CLOCK_27        ;
;  LEDG[0]    ; CLOCK_27   ; 17.007 ; 17.007 ; Rise       ; CLOCK_27        ;
;  LEDG[1]    ; CLOCK_27   ; 18.203 ; 18.203 ; Rise       ; CLOCK_27        ;
;  LEDG[2]    ; CLOCK_27   ; 18.301 ; 18.301 ; Rise       ; CLOCK_27        ;
;  LEDG[3]    ; CLOCK_27   ; 17.878 ; 17.878 ; Rise       ; CLOCK_27        ;
;  LEDG[4]    ; CLOCK_27   ; 17.482 ; 17.482 ; Rise       ; CLOCK_27        ;
;  LEDG[5]    ; CLOCK_27   ; 17.723 ; 17.723 ; Rise       ; CLOCK_27        ;
;  LEDG[6]    ; CLOCK_27   ; 16.184 ; 16.184 ; Rise       ; CLOCK_27        ;
;  LEDG[7]    ; CLOCK_27   ; 16.151 ; 16.151 ; Rise       ; CLOCK_27        ;
; LEDR[*]     ; CLOCK_27   ; 19.460 ; 19.460 ; Rise       ; CLOCK_27        ;
;  LEDR[0]    ; CLOCK_27   ; 16.173 ; 16.173 ; Rise       ; CLOCK_27        ;
;  LEDR[1]    ; CLOCK_27   ; 16.621 ; 16.621 ; Rise       ; CLOCK_27        ;
;  LEDR[2]    ; CLOCK_27   ; 16.768 ; 16.768 ; Rise       ; CLOCK_27        ;
;  LEDR[3]    ; CLOCK_27   ; 17.752 ; 17.752 ; Rise       ; CLOCK_27        ;
;  LEDR[4]    ; CLOCK_27   ; 18.057 ; 18.057 ; Rise       ; CLOCK_27        ;
;  LEDR[5]    ; CLOCK_27   ; 18.988 ; 18.988 ; Rise       ; CLOCK_27        ;
;  LEDR[6]    ; CLOCK_27   ; 19.460 ; 19.460 ; Rise       ; CLOCK_27        ;
;  LEDR[7]    ; CLOCK_27   ; 17.719 ; 17.719 ; Rise       ; CLOCK_27        ;
;  LEDR[8]    ; CLOCK_27   ; 7.773  ; 7.773  ; Rise       ; CLOCK_27        ;
;  LEDR[9]    ; CLOCK_27   ; 8.887  ; 8.887  ; Rise       ; CLOCK_27        ;
; UART_TXD    ; CLOCK_27   ; 8.098  ; 8.098  ; Rise       ; CLOCK_27        ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]   ; CLOCK_27   ; 3.753 ; 3.753 ; Rise       ; CLOCK_27        ;
;  GPIO_0[0]  ; CLOCK_27   ; 4.326 ; 4.326 ; Rise       ; CLOCK_27        ;
;  GPIO_0[1]  ; CLOCK_27   ; 4.374 ; 4.374 ; Rise       ; CLOCK_27        ;
;  GPIO_0[2]  ; CLOCK_27   ; 4.270 ; 4.270 ; Rise       ; CLOCK_27        ;
;  GPIO_0[3]  ; CLOCK_27   ; 4.277 ; 4.277 ; Rise       ; CLOCK_27        ;
;  GPIO_0[4]  ; CLOCK_27   ; 4.274 ; 4.274 ; Rise       ; CLOCK_27        ;
;  GPIO_0[5]  ; CLOCK_27   ; 4.276 ; 4.276 ; Rise       ; CLOCK_27        ;
;  GPIO_0[6]  ; CLOCK_27   ; 4.179 ; 4.179 ; Rise       ; CLOCK_27        ;
;  GPIO_0[7]  ; CLOCK_27   ; 4.193 ; 4.193 ; Rise       ; CLOCK_27        ;
;  GPIO_0[8]  ; CLOCK_27   ; 4.191 ; 4.191 ; Rise       ; CLOCK_27        ;
;  GPIO_0[9]  ; CLOCK_27   ; 4.147 ; 4.147 ; Rise       ; CLOCK_27        ;
;  GPIO_0[18] ; CLOCK_27   ; 3.930 ; 3.930 ; Rise       ; CLOCK_27        ;
;  GPIO_0[19] ; CLOCK_27   ; 3.977 ; 3.977 ; Rise       ; CLOCK_27        ;
;  GPIO_0[20] ; CLOCK_27   ; 3.927 ; 3.927 ; Rise       ; CLOCK_27        ;
;  GPIO_0[21] ; CLOCK_27   ; 3.897 ; 3.897 ; Rise       ; CLOCK_27        ;
;  GPIO_0[22] ; CLOCK_27   ; 3.753 ; 3.753 ; Rise       ; CLOCK_27        ;
;  GPIO_0[23] ; CLOCK_27   ; 4.154 ; 4.154 ; Rise       ; CLOCK_27        ;
;  GPIO_0[24] ; CLOCK_27   ; 3.773 ; 3.773 ; Rise       ; CLOCK_27        ;
;  GPIO_0[25] ; CLOCK_27   ; 3.897 ; 3.897 ; Rise       ; CLOCK_27        ;
;  GPIO_0[26] ; CLOCK_27   ; 3.899 ; 3.899 ; Rise       ; CLOCK_27        ;
;  GPIO_0[27] ; CLOCK_27   ; 3.916 ; 3.916 ; Rise       ; CLOCK_27        ;
; GPIO_1[*]   ; CLOCK_27   ; 3.883 ; 3.883 ; Rise       ; CLOCK_27        ;
;  GPIO_1[0]  ; CLOCK_27   ; 4.463 ; 4.463 ; Rise       ; CLOCK_27        ;
;  GPIO_1[1]  ; CLOCK_27   ; 4.192 ; 4.192 ; Rise       ; CLOCK_27        ;
;  GPIO_1[2]  ; CLOCK_27   ; 4.408 ; 4.408 ; Rise       ; CLOCK_27        ;
;  GPIO_1[3]  ; CLOCK_27   ; 4.167 ; 4.167 ; Rise       ; CLOCK_27        ;
;  GPIO_1[4]  ; CLOCK_27   ; 4.288 ; 4.288 ; Rise       ; CLOCK_27        ;
;  GPIO_1[5]  ; CLOCK_27   ; 4.199 ; 4.199 ; Rise       ; CLOCK_27        ;
;  GPIO_1[6]  ; CLOCK_27   ; 4.086 ; 4.086 ; Rise       ; CLOCK_27        ;
;  GPIO_1[7]  ; CLOCK_27   ; 4.042 ; 4.042 ; Rise       ; CLOCK_27        ;
;  GPIO_1[8]  ; CLOCK_27   ; 4.733 ; 4.733 ; Rise       ; CLOCK_27        ;
;  GPIO_1[9]  ; CLOCK_27   ; 4.649 ; 4.649 ; Rise       ; CLOCK_27        ;
;  GPIO_1[10] ; CLOCK_27   ; 4.292 ; 4.292 ; Rise       ; CLOCK_27        ;
;  GPIO_1[11] ; CLOCK_27   ; 4.284 ; 4.284 ; Rise       ; CLOCK_27        ;
;  GPIO_1[12] ; CLOCK_27   ; 4.329 ; 4.329 ; Rise       ; CLOCK_27        ;
;  GPIO_1[13] ; CLOCK_27   ; 4.619 ; 4.619 ; Rise       ; CLOCK_27        ;
;  GPIO_1[14] ; CLOCK_27   ; 4.281 ; 4.281 ; Rise       ; CLOCK_27        ;
;  GPIO_1[15] ; CLOCK_27   ; 4.303 ; 4.303 ; Rise       ; CLOCK_27        ;
;  GPIO_1[16] ; CLOCK_27   ; 4.156 ; 4.156 ; Rise       ; CLOCK_27        ;
;  GPIO_1[17] ; CLOCK_27   ; 4.187 ; 4.187 ; Rise       ; CLOCK_27        ;
;  GPIO_1[18] ; CLOCK_27   ; 4.078 ; 4.078 ; Rise       ; CLOCK_27        ;
;  GPIO_1[19] ; CLOCK_27   ; 4.047 ; 4.047 ; Rise       ; CLOCK_27        ;
;  GPIO_1[20] ; CLOCK_27   ; 4.058 ; 4.058 ; Rise       ; CLOCK_27        ;
;  GPIO_1[21] ; CLOCK_27   ; 4.023 ; 4.023 ; Rise       ; CLOCK_27        ;
;  GPIO_1[22] ; CLOCK_27   ; 4.244 ; 4.244 ; Rise       ; CLOCK_27        ;
;  GPIO_1[23] ; CLOCK_27   ; 4.223 ; 4.223 ; Rise       ; CLOCK_27        ;
;  GPIO_1[24] ; CLOCK_27   ; 4.027 ; 4.027 ; Rise       ; CLOCK_27        ;
;  GPIO_1[25] ; CLOCK_27   ; 3.883 ; 3.883 ; Rise       ; CLOCK_27        ;
;  GPIO_1[26] ; CLOCK_27   ; 3.912 ; 3.912 ; Rise       ; CLOCK_27        ;
;  GPIO_1[27] ; CLOCK_27   ; 3.889 ; 3.889 ; Rise       ; CLOCK_27        ;
;  GPIO_1[28] ; CLOCK_27   ; 3.996 ; 3.996 ; Rise       ; CLOCK_27        ;
;  GPIO_1[29] ; CLOCK_27   ; 3.923 ; 3.923 ; Rise       ; CLOCK_27        ;
;  GPIO_1[30] ; CLOCK_27   ; 4.010 ; 4.010 ; Rise       ; CLOCK_27        ;
;  GPIO_1[31] ; CLOCK_27   ; 4.633 ; 4.633 ; Rise       ; CLOCK_27        ;
;  GPIO_1[32] ; CLOCK_27   ; 4.149 ; 4.149 ; Rise       ; CLOCK_27        ;
;  GPIO_1[33] ; CLOCK_27   ; 4.288 ; 4.288 ; Rise       ; CLOCK_27        ;
;  GPIO_1[34] ; CLOCK_27   ; 4.303 ; 4.303 ; Rise       ; CLOCK_27        ;
; HEX0[*]     ; CLOCK_27   ; 5.004 ; 5.004 ; Rise       ; CLOCK_27        ;
;  HEX0[0]    ; CLOCK_27   ; 5.289 ; 5.289 ; Rise       ; CLOCK_27        ;
;  HEX0[1]    ; CLOCK_27   ; 5.004 ; 5.004 ; Rise       ; CLOCK_27        ;
;  HEX0[2]    ; CLOCK_27   ; 5.266 ; 5.266 ; Rise       ; CLOCK_27        ;
;  HEX0[3]    ; CLOCK_27   ; 5.382 ; 5.382 ; Rise       ; CLOCK_27        ;
;  HEX0[4]    ; CLOCK_27   ; 5.166 ; 5.166 ; Rise       ; CLOCK_27        ;
;  HEX0[5]    ; CLOCK_27   ; 5.154 ; 5.154 ; Rise       ; CLOCK_27        ;
;  HEX0[6]    ; CLOCK_27   ; 5.255 ; 5.255 ; Rise       ; CLOCK_27        ;
; HEX1[*]     ; CLOCK_27   ; 4.881 ; 4.881 ; Rise       ; CLOCK_27        ;
;  HEX1[0]    ; CLOCK_27   ; 5.105 ; 5.105 ; Rise       ; CLOCK_27        ;
;  HEX1[1]    ; CLOCK_27   ; 5.185 ; 5.185 ; Rise       ; CLOCK_27        ;
;  HEX1[2]    ; CLOCK_27   ; 4.881 ; 4.881 ; Rise       ; CLOCK_27        ;
;  HEX1[3]    ; CLOCK_27   ; 5.096 ; 5.096 ; Rise       ; CLOCK_27        ;
;  HEX1[4]    ; CLOCK_27   ; 5.171 ; 5.171 ; Rise       ; CLOCK_27        ;
;  HEX1[5]    ; CLOCK_27   ; 5.139 ; 5.139 ; Rise       ; CLOCK_27        ;
;  HEX1[6]    ; CLOCK_27   ; 5.443 ; 5.443 ; Rise       ; CLOCK_27        ;
; HEX2[*]     ; CLOCK_27   ; 5.007 ; 5.007 ; Rise       ; CLOCK_27        ;
;  HEX2[0]    ; CLOCK_27   ; 5.836 ; 5.836 ; Rise       ; CLOCK_27        ;
;  HEX2[1]    ; CLOCK_27   ; 5.196 ; 5.196 ; Rise       ; CLOCK_27        ;
;  HEX2[2]    ; CLOCK_27   ; 5.836 ; 5.836 ; Rise       ; CLOCK_27        ;
;  HEX2[3]    ; CLOCK_27   ; 5.566 ; 5.566 ; Rise       ; CLOCK_27        ;
;  HEX2[4]    ; CLOCK_27   ; 5.333 ; 5.333 ; Rise       ; CLOCK_27        ;
;  HEX2[5]    ; CLOCK_27   ; 5.775 ; 5.775 ; Rise       ; CLOCK_27        ;
;  HEX2[6]    ; CLOCK_27   ; 5.007 ; 5.007 ; Rise       ; CLOCK_27        ;
; LEDG[*]     ; CLOCK_27   ; 4.724 ; 4.724 ; Rise       ; CLOCK_27        ;
;  LEDG[0]    ; CLOCK_27   ; 5.007 ; 5.007 ; Rise       ; CLOCK_27        ;
;  LEDG[1]    ; CLOCK_27   ; 4.846 ; 4.846 ; Rise       ; CLOCK_27        ;
;  LEDG[2]    ; CLOCK_27   ; 4.803 ; 4.803 ; Rise       ; CLOCK_27        ;
;  LEDG[3]    ; CLOCK_27   ; 4.724 ; 4.724 ; Rise       ; CLOCK_27        ;
;  LEDG[4]    ; CLOCK_27   ; 4.895 ; 4.895 ; Rise       ; CLOCK_27        ;
;  LEDG[5]    ; CLOCK_27   ; 5.191 ; 5.191 ; Rise       ; CLOCK_27        ;
;  LEDG[6]    ; CLOCK_27   ; 4.940 ; 4.940 ; Rise       ; CLOCK_27        ;
;  LEDG[7]    ; CLOCK_27   ; 5.107 ; 5.107 ; Rise       ; CLOCK_27        ;
; LEDR[*]     ; CLOCK_27   ; 4.048 ; 4.048 ; Rise       ; CLOCK_27        ;
;  LEDR[0]    ; CLOCK_27   ; 4.776 ; 4.776 ; Rise       ; CLOCK_27        ;
;  LEDR[1]    ; CLOCK_27   ; 4.876 ; 4.876 ; Rise       ; CLOCK_27        ;
;  LEDR[2]    ; CLOCK_27   ; 5.063 ; 5.063 ; Rise       ; CLOCK_27        ;
;  LEDR[3]    ; CLOCK_27   ; 5.155 ; 5.155 ; Rise       ; CLOCK_27        ;
;  LEDR[4]    ; CLOCK_27   ; 5.135 ; 5.135 ; Rise       ; CLOCK_27        ;
;  LEDR[5]    ; CLOCK_27   ; 5.188 ; 5.188 ; Rise       ; CLOCK_27        ;
;  LEDR[6]    ; CLOCK_27   ; 5.180 ; 5.180 ; Rise       ; CLOCK_27        ;
;  LEDR[7]    ; CLOCK_27   ; 5.022 ; 5.022 ; Rise       ; CLOCK_27        ;
;  LEDR[8]    ; CLOCK_27   ; 4.048 ; 4.048 ; Rise       ; CLOCK_27        ;
;  LEDR[9]    ; CLOCK_27   ; 4.523 ; 4.523 ; Rise       ; CLOCK_27        ;
; UART_TXD    ; CLOCK_27   ; 4.218 ; 4.218 ; Rise       ; CLOCK_27        ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; GPIO_0[0]  ; LEDG[0]     ; 16.009 ;        ;        ; 16.009 ;
; GPIO_0[1]  ; LEDG[1]     ; 14.064 ;        ;        ; 14.064 ;
; GPIO_0[2]  ; LEDG[2]     ; 14.900 ;        ;        ; 14.900 ;
; GPIO_0[3]  ; LEDG[3]     ; 16.096 ; 16.096 ; 16.096 ; 16.096 ;
; GPIO_0[4]  ; LEDG[4]     ; 16.905 ; 16.905 ; 16.905 ; 16.905 ;
; GPIO_0[5]  ; LEDG[5]     ; 17.533 ; 17.533 ; 17.533 ; 17.533 ;
; GPIO_0[6]  ; LEDG[6]     ; 15.856 ;        ;        ; 15.856 ;
; GPIO_0[7]  ; LEDG[7]     ; 15.375 ;        ;        ; 15.375 ;
; GPIO_0[8]  ; LEDR[2]     ; 16.234 ;        ;        ; 16.234 ;
; GPIO_0[9]  ; LEDR[2]     ; 16.426 ;        ;        ; 16.426 ;
; GPIO_0[18] ; LEDG[0]     ; 15.122 ;        ;        ; 15.122 ;
; GPIO_0[19] ; LEDG[1]     ; 13.162 ;        ;        ; 13.162 ;
; GPIO_0[20] ; LEDG[2]     ; 14.440 ;        ;        ; 14.440 ;
; GPIO_0[21] ; LEDG[3]     ; 15.349 ; 15.349 ; 15.349 ; 15.349 ;
; GPIO_0[22] ; LEDG[4]     ; 16.110 ; 16.110 ; 16.110 ; 16.110 ;
; GPIO_0[23] ; LEDG[5]     ; 16.723 ; 16.723 ; 16.723 ; 16.723 ;
; GPIO_0[24] ; LEDG[6]     ; 15.467 ;        ;        ; 15.467 ;
; GPIO_0[25] ; LEDG[7]     ; 14.498 ;        ;        ; 14.498 ;
; GPIO_0[26] ; LEDR[2]     ; 16.137 ;        ;        ; 16.137 ;
; GPIO_0[27] ; LEDR[2]     ; 16.332 ;        ;        ; 16.332 ;
; SW[2]      ; LEDG[0]     ; 10.595 ; 10.595 ; 10.595 ; 10.595 ;
; SW[2]      ; LEDG[1]     ; 12.237 ; 12.237 ; 12.237 ; 12.237 ;
; SW[2]      ; LEDG[2]     ; 12.176 ; 12.176 ; 12.176 ; 12.176 ;
; SW[2]      ; LEDG[3]     ; 10.793 ; 10.793 ; 10.793 ; 10.793 ;
; SW[2]      ; LEDG[4]     ; 11.490 ; 11.490 ; 11.490 ; 11.490 ;
; SW[2]      ; LEDG[5]     ; 11.147 ; 11.147 ; 11.147 ; 11.147 ;
; SW[2]      ; LEDG[6]     ; 10.472 ; 10.472 ; 10.472 ; 10.472 ;
; SW[2]      ; LEDG[7]     ; 10.777 ; 10.777 ; 10.777 ; 10.777 ;
; SW[2]      ; LEDR[0]     ; 9.055  ; 9.722  ; 9.722  ; 9.055  ;
; SW[2]      ; LEDR[1]     ; 9.754  ; 10.022 ; 10.022 ; 9.754  ;
; SW[2]      ; LEDR[2]     ; 10.693 ; 10.782 ; 10.782 ; 10.693 ;
; SW[2]      ; LEDR[3]     ; 10.387 ; 10.387 ; 10.387 ; 10.387 ;
; SW[2]      ; LEDR[4]     ; 12.121 ; 12.121 ; 12.121 ; 12.121 ;
; SW[2]      ; LEDR[5]     ; 12.649 ; 12.649 ; 12.649 ; 12.649 ;
; SW[2]      ; LEDR[6]     ; 12.509 ; 12.509 ; 12.509 ; 12.509 ;
; SW[2]      ; LEDR[7]     ; 12.131 ; 12.131 ; 12.131 ; 12.131 ;
; SW[3]      ; LEDG[0]     ; 11.661 ; 11.661 ; 11.661 ; 11.661 ;
; SW[3]      ; LEDG[1]     ; 12.105 ; 12.105 ; 12.105 ; 12.105 ;
; SW[3]      ; LEDG[2]     ; 11.735 ; 11.735 ; 11.735 ; 11.735 ;
; SW[3]      ; LEDG[3]     ; 12.662 ; 12.662 ; 12.662 ; 12.662 ;
; SW[3]      ; LEDG[4]     ; 14.111 ; 14.111 ; 14.111 ; 14.111 ;
; SW[3]      ; LEDG[5]     ; 11.996 ; 11.996 ; 11.996 ; 11.996 ;
; SW[3]      ; LEDG[6]     ; 10.249 ; 12.666 ; 12.666 ; 10.249 ;
; SW[3]      ; LEDG[7]     ; 11.273 ; 12.672 ; 12.672 ; 11.273 ;
; SW[3]      ; LEDR[0]     ; 10.512 ; 12.656 ; 12.656 ; 10.512 ;
; SW[3]      ; LEDR[1]     ; 11.171 ; 12.956 ; 12.956 ; 11.171 ;
; SW[3]      ; LEDR[2]     ; 11.249 ; 13.716 ; 13.716 ; 11.249 ;
; SW[3]      ; LEDR[3]     ; 10.124 ; 12.607 ; 12.607 ; 10.124 ;
; SW[3]      ; LEDR[4]     ; 12.680 ; 12.680 ; 12.680 ; 12.680 ;
; SW[3]      ; LEDR[5]     ; 13.208 ; 13.208 ; 13.208 ; 13.208 ;
; SW[3]      ; LEDR[6]     ; 13.068 ; 13.068 ; 13.068 ; 13.068 ;
; SW[3]      ; LEDR[7]     ; 12.690 ; 12.690 ; 12.690 ; 12.690 ;
; SW[4]      ; LEDG[0]     ; 8.697  ; 7.836  ; 7.836  ; 8.697  ;
; SW[4]      ; LEDG[1]     ; 13.043 ; 13.043 ; 13.043 ; 13.043 ;
; SW[4]      ; LEDG[2]     ; 12.714 ; 12.714 ; 12.714 ; 12.714 ;
; SW[4]      ; LEDG[3]     ; 11.638 ; 11.638 ; 11.638 ; 11.638 ;
; SW[4]      ; LEDG[4]     ; 13.087 ; 13.087 ; 13.087 ; 13.087 ;
; SW[4]      ; LEDG[5]     ; 10.688 ; 10.688 ; 10.688 ; 10.688 ;
; SW[4]      ; LEDG[6]     ; 9.053  ; 9.053  ; 9.053  ; 9.053  ;
; SW[4]      ; LEDG[7]     ; 8.840  ; 8.840  ; 8.840  ; 8.840  ;
; SW[4]      ; LEDR[0]     ; 8.313  ; 8.313  ; 8.313  ; 8.313  ;
; SW[4]      ; LEDR[1]     ; 8.042  ; 8.042  ; 8.042  ; 8.042  ;
; SW[4]      ; LEDR[2]     ; 8.029  ; 8.029  ; 8.029  ; 8.029  ;
; SW[4]      ; LEDR[3]     ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; SW[4]      ; LEDR[4]     ; 12.653 ; 12.653 ; 12.653 ; 12.653 ;
; SW[4]      ; LEDR[5]     ; 13.181 ; 13.181 ; 13.181 ; 13.181 ;
; SW[4]      ; LEDR[6]     ; 13.041 ; 13.041 ; 13.041 ; 13.041 ;
; SW[4]      ; LEDR[7]     ; 12.663 ; 12.663 ; 12.663 ; 12.663 ;
; SW[5]      ; LEDG[0]     ; 9.393  ; 9.928  ; 9.928  ; 9.393  ;
; SW[5]      ; LEDG[1]     ; 8.453  ; 8.453  ; 8.453  ; 8.453  ;
; SW[5]      ; LEDG[2]     ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; SW[5]      ; LEDG[3]     ; 12.220 ; 12.220 ; 12.220 ; 12.220 ;
; SW[5]      ; LEDG[4]     ; 13.669 ; 13.669 ; 13.669 ; 13.669 ;
; SW[5]      ; LEDG[5]     ; 11.505 ; 11.505 ; 11.505 ; 11.505 ;
; SW[5]      ; LEDG[6]     ; 12.189 ; 12.189 ; 12.189 ; 12.189 ;
; SW[5]      ; LEDG[7]     ; 11.198 ; 11.219 ; 11.219 ; 11.198 ;
; SW[5]      ; LEDR[0]     ; 11.828 ; 11.828 ; 11.828 ; 11.828 ;
; SW[5]      ; LEDR[1]     ; 12.037 ; 12.037 ; 12.037 ; 12.037 ;
; SW[5]      ; LEDR[2]     ; 13.334 ; 13.334 ; 13.334 ; 13.334 ;
; SW[5]      ; LEDR[3]     ; 11.688 ; 11.688 ; 11.688 ; 11.688 ;
; SW[5]      ; LEDR[4]     ; 9.268  ; 9.268  ; 9.268  ; 9.268  ;
; SW[5]      ; LEDR[5]     ; 9.487  ; 9.487  ; 9.487  ; 9.487  ;
; SW[5]      ; LEDR[6]     ; 9.115  ; 9.115  ; 9.115  ; 9.115  ;
; SW[5]      ; LEDR[7]     ; 9.379  ; 9.379  ; 9.379  ; 9.379  ;
; SW[8]      ; GPIO_0[0]   ; 9.415  ; 9.415  ; 9.415  ; 9.415  ;
; SW[8]      ; GPIO_0[1]   ; 9.415  ; 9.415  ; 9.415  ; 9.415  ;
; SW[8]      ; GPIO_0[2]   ; 9.142  ; 9.142  ; 9.142  ; 9.142  ;
; SW[8]      ; GPIO_0[3]   ; 9.112  ; 9.112  ; 9.112  ; 9.112  ;
; SW[8]      ; GPIO_0[4]   ; 8.883  ; 8.883  ; 8.883  ; 8.883  ;
; SW[8]      ; GPIO_0[5]   ; 8.853  ; 8.853  ; 8.853  ; 8.853  ;
; SW[8]      ; GPIO_0[6]   ; 8.893  ; 8.893  ; 8.893  ; 8.893  ;
; SW[8]      ; GPIO_0[7]   ; 8.853  ; 8.853  ; 8.853  ; 8.853  ;
; SW[8]      ; GPIO_0[8]   ; 8.498  ; 8.498  ; 8.498  ; 8.498  ;
; SW[8]      ; GPIO_0[9]   ; 8.458  ; 8.458  ; 8.458  ; 8.458  ;
; SW[8]      ; GPIO_0[10]  ; 7.857  ;        ;        ; 7.857  ;
; SW[8]      ; GPIO_0[11]  ; 7.857  ;        ;        ; 7.857  ;
; SW[8]      ; GPIO_0[12]  ; 8.197  ;        ;        ; 8.197  ;
; SW[8]      ; GPIO_0[13]  ; 8.197  ;        ;        ; 8.197  ;
; SW[8]      ; GPIO_0[14]  ; 8.207  ;        ;        ; 8.207  ;
; SW[8]      ; GPIO_0[15]  ; 8.197  ;        ;        ; 8.197  ;
; SW[8]      ; GPIO_0[16]  ; 8.319  ;        ;        ; 8.319  ;
; SW[8]      ; GPIO_0[17]  ; 8.329  ;        ;        ; 8.329  ;
; SW[8]      ; GPIO_0[18]  ; 7.665  ; 7.665  ; 7.665  ; 7.665  ;
; SW[8]      ; GPIO_0[19]  ; 7.634  ; 7.634  ; 7.634  ; 7.634  ;
; SW[8]      ; GPIO_0[20]  ; 7.655  ; 7.655  ; 7.655  ; 7.655  ;
; SW[8]      ; GPIO_0[21]  ; 7.655  ; 7.655  ; 7.655  ; 7.655  ;
; SW[8]      ; GPIO_0[22]  ; 7.641  ; 7.641  ; 7.641  ; 7.641  ;
; SW[8]      ; GPIO_0[23]  ; 7.641  ; 7.641  ; 7.641  ; 7.641  ;
; SW[8]      ; GPIO_0[24]  ; 7.286  ; 7.286  ; 7.286  ; 7.286  ;
; SW[8]      ; GPIO_0[25]  ; 7.286  ; 7.286  ; 7.286  ; 7.286  ;
; SW[8]      ; GPIO_0[26]  ; 7.598  ; 7.598  ; 7.598  ; 7.598  ;
; SW[8]      ; GPIO_0[27]  ; 7.598  ; 7.598  ; 7.598  ; 7.598  ;
; SW[8]      ; GPIO_0[28]  ;        ; 7.725  ; 7.725  ;        ;
; SW[8]      ; GPIO_0[29]  ;        ; 7.725  ; 7.725  ;        ;
; SW[8]      ; GPIO_0[30]  ;        ; 8.052  ; 8.052  ;        ;
; SW[8]      ; GPIO_0[31]  ;        ; 7.663  ; 7.663  ;        ;
; SW[8]      ; GPIO_0[32]  ;        ; 8.052  ; 8.052  ;        ;
; SW[8]      ; GPIO_0[33]  ;        ; 8.052  ; 8.052  ;        ;
; SW[8]      ; GPIO_0[34]  ;        ; 7.695  ; 7.695  ;        ;
; SW[8]      ; GPIO_0[35]  ;        ; 7.695  ; 7.695  ;        ;
; SW[8]      ; LEDG[0]     ; 12.700 ; 12.700 ; 12.700 ; 12.700 ;
; SW[8]      ; LEDG[1]     ; 10.758 ; 10.758 ; 10.758 ; 10.758 ;
; SW[8]      ; LEDG[2]     ; 11.630 ; 11.630 ; 11.630 ; 11.630 ;
; SW[8]      ; LEDG[3]     ; 12.928 ; 12.928 ; 12.928 ; 12.928 ;
; SW[8]      ; LEDG[4]     ; 13.696 ; 13.696 ; 13.696 ; 13.696 ;
; SW[8]      ; LEDG[5]     ; 14.122 ; 14.122 ; 14.122 ; 14.122 ;
; SW[8]      ; LEDG[6]     ; 12.542 ; 12.542 ; 12.542 ; 12.542 ;
; SW[8]      ; LEDG[7]     ; 12.260 ; 12.260 ; 12.260 ; 12.260 ;
; SW[8]      ; LEDR[2]     ; 13.741 ; 13.741 ; 13.741 ; 13.741 ;
; SW[9]      ; GPIO_0[0]   ; 9.858  ; 9.858  ; 9.858  ; 9.858  ;
; SW[9]      ; GPIO_0[1]   ; 9.858  ; 9.858  ; 9.858  ; 9.858  ;
; SW[9]      ; GPIO_0[2]   ; 9.585  ; 9.585  ; 9.585  ; 9.585  ;
; SW[9]      ; GPIO_0[3]   ; 9.555  ; 9.555  ; 9.555  ; 9.555  ;
; SW[9]      ; GPIO_0[4]   ; 9.326  ; 9.326  ; 9.326  ; 9.326  ;
; SW[9]      ; GPIO_0[5]   ; 9.296  ; 9.296  ; 9.296  ; 9.296  ;
; SW[9]      ; GPIO_0[6]   ; 9.336  ; 9.336  ; 9.336  ; 9.336  ;
; SW[9]      ; GPIO_0[7]   ; 9.296  ; 9.296  ; 9.296  ; 9.296  ;
; SW[9]      ; GPIO_0[8]   ; 8.941  ; 8.941  ; 8.941  ; 8.941  ;
; SW[9]      ; GPIO_0[9]   ; 8.901  ; 8.901  ; 8.901  ; 8.901  ;
; SW[9]      ; GPIO_0[10]  ;        ; 8.300  ; 8.300  ;        ;
; SW[9]      ; GPIO_0[11]  ;        ; 8.300  ; 8.300  ;        ;
; SW[9]      ; GPIO_0[12]  ;        ; 8.640  ; 8.640  ;        ;
; SW[9]      ; GPIO_0[13]  ;        ; 8.640  ; 8.640  ;        ;
; SW[9]      ; GPIO_0[14]  ;        ; 8.650  ; 8.650  ;        ;
; SW[9]      ; GPIO_0[15]  ;        ; 8.640  ; 8.640  ;        ;
; SW[9]      ; GPIO_0[16]  ;        ; 8.762  ; 8.762  ;        ;
; SW[9]      ; GPIO_0[17]  ;        ; 8.772  ; 8.772  ;        ;
; SW[9]      ; GPIO_0[18]  ; 8.137  ; 8.137  ; 8.137  ; 8.137  ;
; SW[9]      ; GPIO_0[19]  ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; SW[9]      ; GPIO_0[20]  ; 8.127  ; 8.127  ; 8.127  ; 8.127  ;
; SW[9]      ; GPIO_0[21]  ; 8.127  ; 8.127  ; 8.127  ; 8.127  ;
; SW[9]      ; GPIO_0[22]  ; 8.113  ; 8.113  ; 8.113  ; 8.113  ;
; SW[9]      ; GPIO_0[23]  ; 8.113  ; 8.113  ; 8.113  ; 8.113  ;
; SW[9]      ; GPIO_0[24]  ; 7.758  ; 7.758  ; 7.758  ; 7.758  ;
; SW[9]      ; GPIO_0[25]  ; 7.758  ; 7.758  ; 7.758  ; 7.758  ;
; SW[9]      ; GPIO_0[26]  ; 8.070  ; 8.070  ; 8.070  ; 8.070  ;
; SW[9]      ; GPIO_0[27]  ; 8.070  ; 8.070  ; 8.070  ; 8.070  ;
; SW[9]      ; GPIO_0[28]  ; 8.197  ;        ;        ; 8.197  ;
; SW[9]      ; GPIO_0[29]  ; 8.197  ;        ;        ; 8.197  ;
; SW[9]      ; GPIO_0[30]  ; 8.524  ;        ;        ; 8.524  ;
; SW[9]      ; GPIO_0[31]  ; 8.135  ;        ;        ; 8.135  ;
; SW[9]      ; GPIO_0[32]  ; 8.524  ;        ;        ; 8.524  ;
; SW[9]      ; GPIO_0[33]  ; 8.524  ;        ;        ; 8.524  ;
; SW[9]      ; GPIO_0[34]  ; 8.167  ;        ;        ; 8.167  ;
; SW[9]      ; GPIO_0[35]  ; 8.167  ;        ;        ; 8.167  ;
; SW[9]      ; LEDG[0]     ; 12.742 ; 12.742 ; 12.742 ; 12.742 ;
; SW[9]      ; LEDG[1]     ; 10.806 ; 10.806 ; 10.806 ; 10.806 ;
; SW[9]      ; LEDG[2]     ; 11.602 ; 11.602 ; 11.602 ; 11.602 ;
; SW[9]      ; LEDG[3]     ; 12.959 ; 12.959 ; 12.959 ; 12.959 ;
; SW[9]      ; LEDG[4]     ; 13.743 ; 13.743 ; 13.743 ; 13.743 ;
; SW[9]      ; LEDG[5]     ; 14.086 ; 14.086 ; 14.086 ; 14.086 ;
; SW[9]      ; LEDG[6]     ; 13.057 ; 13.057 ; 13.057 ; 13.057 ;
; SW[9]      ; LEDG[7]     ; 12.361 ; 12.361 ; 12.361 ; 12.361 ;
; SW[9]      ; LEDR[2]     ; 13.734 ; 13.734 ; 13.734 ; 13.734 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; GPIO_0[0]  ; LEDG[0]     ; 7.422 ;       ;       ; 7.422 ;
; GPIO_0[1]  ; LEDG[1]     ; 6.709 ;       ;       ; 6.709 ;
; GPIO_0[2]  ; LEDG[2]     ; 7.026 ;       ;       ; 7.026 ;
; GPIO_0[3]  ; LEDG[3]     ; 7.386 ; 7.386 ; 7.386 ; 7.386 ;
; GPIO_0[4]  ; LEDG[4]     ; 7.700 ; 7.700 ; 7.700 ; 7.700 ;
; GPIO_0[5]  ; LEDG[5]     ; 8.027 ; 8.027 ; 8.027 ; 8.027 ;
; GPIO_0[6]  ; LEDG[6]     ; 7.386 ;       ;       ; 7.386 ;
; GPIO_0[7]  ; LEDG[7]     ; 7.175 ;       ;       ; 7.175 ;
; GPIO_0[8]  ; LEDR[2]     ; 7.537 ;       ;       ; 7.537 ;
; GPIO_0[9]  ; LEDR[2]     ; 7.514 ;       ;       ; 7.514 ;
; GPIO_0[18] ; LEDG[0]     ; 7.070 ;       ;       ; 7.070 ;
; GPIO_0[19] ; LEDG[1]     ; 6.316 ;       ;       ; 6.316 ;
; GPIO_0[20] ; LEDG[2]     ; 6.786 ;       ;       ; 6.786 ;
; GPIO_0[21] ; LEDG[3]     ; 7.098 ; 7.098 ; 7.098 ; 7.098 ;
; GPIO_0[22] ; LEDG[4]     ; 7.371 ; 7.371 ; 7.371 ; 7.371 ;
; GPIO_0[23] ; LEDG[5]     ; 7.727 ; 7.727 ; 7.727 ; 7.727 ;
; GPIO_0[24] ; LEDG[6]     ; 7.172 ;       ;       ; 7.172 ;
; GPIO_0[25] ; LEDG[7]     ; 6.811 ;       ;       ; 6.811 ;
; GPIO_0[26] ; LEDR[2]     ; 7.427 ;       ;       ; 7.427 ;
; GPIO_0[27] ; LEDR[2]     ; 7.470 ;       ;       ; 7.470 ;
; SW[2]      ; LEDG[0]     ; 4.182 ; 4.182 ; 4.182 ; 4.182 ;
; SW[2]      ; LEDG[1]     ; 4.064 ; 4.064 ; 4.064 ; 4.064 ;
; SW[2]      ; LEDG[2]     ; 3.941 ; 3.941 ; 3.941 ; 3.941 ;
; SW[2]      ; LEDG[3]     ; 4.515 ; 4.515 ; 4.515 ; 4.515 ;
; SW[2]      ; LEDG[4]     ; 4.340 ; 4.340 ; 4.340 ; 4.340 ;
; SW[2]      ; LEDG[5]     ; 4.382 ; 4.382 ; 4.382 ; 4.382 ;
; SW[2]      ; LEDG[6]     ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; SW[2]      ; LEDG[7]     ; 4.493 ; 4.212 ; 4.212 ; 4.493 ;
; SW[2]      ; LEDR[0]     ; 3.550 ; 3.550 ; 3.550 ; 3.550 ;
; SW[2]      ; LEDR[1]     ; 4.044 ; 4.044 ; 4.044 ; 4.044 ;
; SW[2]      ; LEDR[2]     ; 4.227 ; 4.227 ; 4.227 ; 4.227 ;
; SW[2]      ; LEDR[3]     ; 3.896 ; 3.896 ; 3.896 ; 3.896 ;
; SW[2]      ; LEDR[4]     ; 3.853 ; 3.853 ; 3.853 ; 3.853 ;
; SW[2]      ; LEDR[5]     ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; SW[2]      ; LEDR[6]     ; 3.908 ; 3.908 ; 3.908 ; 3.908 ;
; SW[2]      ; LEDR[7]     ; 3.826 ; 3.826 ; 3.826 ; 3.826 ;
; SW[3]      ; LEDG[0]     ; 4.378 ; 4.378 ; 4.378 ; 4.378 ;
; SW[3]      ; LEDG[1]     ; 4.174 ; 4.174 ; 4.174 ; 4.174 ;
; SW[3]      ; LEDG[2]     ; 4.498 ; 4.498 ; 4.498 ; 4.498 ;
; SW[3]      ; LEDG[3]     ; 4.447 ; 4.447 ; 4.447 ; 4.447 ;
; SW[3]      ; LEDG[4]     ; 4.569 ; 4.569 ; 4.569 ; 4.569 ;
; SW[3]      ; LEDG[5]     ; 4.309 ; 4.309 ; 4.309 ; 4.309 ;
; SW[3]      ; LEDG[6]     ; 4.249 ; 4.249 ; 4.249 ; 4.249 ;
; SW[3]      ; LEDG[7]     ; 4.396 ; 4.516 ; 4.516 ; 4.396 ;
; SW[3]      ; LEDR[0]     ; 4.417 ; 4.417 ; 4.417 ; 4.417 ;
; SW[3]      ; LEDR[1]     ; 4.310 ; 4.453 ; 4.453 ; 4.310 ;
; SW[3]      ; LEDR[2]     ; 4.541 ; 4.541 ; 4.541 ; 4.541 ;
; SW[3]      ; LEDR[3]     ; 4.330 ; 4.330 ; 4.330 ; 4.330 ;
; SW[3]      ; LEDR[4]     ; 4.562 ; 4.562 ; 4.562 ; 4.562 ;
; SW[3]      ; LEDR[5]     ; 4.622 ; 4.622 ; 4.622 ; 4.622 ;
; SW[3]      ; LEDR[6]     ; 4.617 ; 4.617 ; 4.617 ; 4.617 ;
; SW[3]      ; LEDR[7]     ; 4.535 ; 4.535 ; 4.535 ; 4.535 ;
; SW[4]      ; LEDG[0]     ; 3.921 ; 3.621 ; 3.621 ; 3.921 ;
; SW[4]      ; LEDG[1]     ; 3.658 ; 4.774 ; 4.774 ; 3.658 ;
; SW[4]      ; LEDG[2]     ; 3.625 ; 4.520 ; 4.520 ; 3.625 ;
; SW[4]      ; LEDG[3]     ; 4.468 ; 4.468 ; 4.468 ; 4.468 ;
; SW[4]      ; LEDG[4]     ; 4.590 ; 4.590 ; 4.590 ; 4.590 ;
; SW[4]      ; LEDG[5]     ; 4.330 ; 4.330 ; 4.330 ; 4.330 ;
; SW[4]      ; LEDG[6]     ; 4.099 ; 4.099 ; 4.099 ; 4.099 ;
; SW[4]      ; LEDG[7]     ; 4.018 ; 4.018 ; 4.018 ; 4.018 ;
; SW[4]      ; LEDR[0]     ; 3.756 ; 3.756 ; 3.756 ; 3.756 ;
; SW[4]      ; LEDR[1]     ; 3.671 ; 3.671 ; 3.671 ; 3.671 ;
; SW[4]      ; LEDR[2]     ; 3.706 ; 3.706 ; 3.706 ; 3.706 ;
; SW[4]      ; LEDR[3]     ; 3.807 ; 3.807 ; 3.807 ; 3.807 ;
; SW[4]      ; LEDR[4]     ; 3.884 ; 4.965 ; 4.965 ; 3.884 ;
; SW[4]      ; LEDR[5]     ; 3.931 ; 5.102 ; 5.102 ; 3.931 ;
; SW[4]      ; LEDR[6]     ; 3.918 ; 5.036 ; 5.036 ; 3.918 ;
; SW[4]      ; LEDR[7]     ; 3.956 ; 4.975 ; 4.975 ; 3.956 ;
; SW[5]      ; LEDG[0]     ; 4.189 ; 4.440 ; 4.440 ; 4.189 ;
; SW[5]      ; LEDG[1]     ; 3.868 ; 3.868 ; 3.868 ; 3.868 ;
; SW[5]      ; LEDG[2]     ; 4.140 ; 4.140 ; 4.140 ; 4.140 ;
; SW[5]      ; LEDG[3]     ; 4.443 ; 4.443 ; 4.443 ; 4.443 ;
; SW[5]      ; LEDG[4]     ; 4.418 ; 4.418 ; 4.418 ; 4.418 ;
; SW[5]      ; LEDG[5]     ; 4.338 ; 4.338 ; 4.338 ; 4.338 ;
; SW[5]      ; LEDG[6]     ; 4.302 ; 4.683 ; 4.683 ; 4.302 ;
; SW[5]      ; LEDG[7]     ; 4.313 ; 4.688 ; 4.688 ; 4.313 ;
; SW[5]      ; LEDR[0]     ; 3.655 ; 4.602 ; 4.602 ; 3.655 ;
; SW[5]      ; LEDR[1]     ; 4.349 ; 4.844 ; 4.844 ; 4.349 ;
; SW[5]      ; LEDR[2]     ; 4.098 ; 5.143 ; 5.143 ; 4.098 ;
; SW[5]      ; LEDR[3]     ; 4.201 ; 4.694 ; 4.694 ; 4.201 ;
; SW[5]      ; LEDR[4]     ; 4.214 ; 4.214 ; 4.214 ; 4.214 ;
; SW[5]      ; LEDR[5]     ; 4.256 ; 4.256 ; 4.256 ; 4.256 ;
; SW[5]      ; LEDR[6]     ; 4.124 ; 4.124 ; 4.124 ; 4.124 ;
; SW[5]      ; LEDR[7]     ; 4.285 ; 4.285 ; 4.285 ; 4.285 ;
; SW[8]      ; GPIO_0[0]   ; 4.328 ; 4.328 ; 4.328 ; 4.328 ;
; SW[8]      ; GPIO_0[1]   ; 4.328 ; 4.328 ; 4.328 ; 4.328 ;
; SW[8]      ; GPIO_0[2]   ; 4.227 ; 4.227 ; 4.227 ; 4.227 ;
; SW[8]      ; GPIO_0[3]   ; 4.197 ; 4.197 ; 4.197 ; 4.197 ;
; SW[8]      ; GPIO_0[4]   ; 4.139 ; 4.139 ; 4.139 ; 4.139 ;
; SW[8]      ; GPIO_0[5]   ; 4.109 ; 4.109 ; 4.109 ; 4.109 ;
; SW[8]      ; GPIO_0[6]   ; 4.149 ; 4.149 ; 4.149 ; 4.149 ;
; SW[8]      ; GPIO_0[7]   ; 4.109 ; 4.109 ; 4.109 ; 4.109 ;
; SW[8]      ; GPIO_0[8]   ; 3.973 ; 3.973 ; 3.973 ; 3.973 ;
; SW[8]      ; GPIO_0[9]   ; 3.933 ; 3.933 ; 3.933 ; 3.933 ;
; SW[8]      ; GPIO_0[10]  ; 3.716 ;       ;       ; 3.716 ;
; SW[8]      ; GPIO_0[11]  ; 3.716 ;       ;       ; 3.716 ;
; SW[8]      ; GPIO_0[12]  ; 3.854 ;       ;       ; 3.854 ;
; SW[8]      ; GPIO_0[13]  ; 3.854 ;       ;       ; 3.854 ;
; SW[8]      ; GPIO_0[14]  ; 3.864 ;       ;       ; 3.864 ;
; SW[8]      ; GPIO_0[15]  ; 3.854 ;       ;       ; 3.854 ;
; SW[8]      ; GPIO_0[16]  ; 3.814 ;       ;       ; 3.814 ;
; SW[8]      ; GPIO_0[17]  ; 3.824 ;       ;       ; 3.824 ;
; SW[8]      ; GPIO_0[18]  ; 3.566 ; 3.566 ; 3.566 ; 3.566 ;
; SW[8]      ; GPIO_0[19]  ; 3.534 ; 3.534 ; 3.534 ; 3.534 ;
; SW[8]      ; GPIO_0[20]  ; 3.556 ; 3.556 ; 3.556 ; 3.556 ;
; SW[8]      ; GPIO_0[21]  ; 3.556 ; 3.556 ; 3.556 ; 3.556 ;
; SW[8]      ; GPIO_0[22]  ; 3.543 ; 3.543 ; 3.543 ; 3.543 ;
; SW[8]      ; GPIO_0[23]  ; 3.543 ; 3.543 ; 3.543 ; 3.543 ;
; SW[8]      ; GPIO_0[24]  ; 3.403 ; 3.403 ; 3.403 ; 3.403 ;
; SW[8]      ; GPIO_0[25]  ; 3.403 ; 3.403 ; 3.403 ; 3.403 ;
; SW[8]      ; GPIO_0[26]  ; 3.517 ; 3.517 ; 3.517 ; 3.517 ;
; SW[8]      ; GPIO_0[27]  ; 3.517 ; 3.517 ; 3.517 ; 3.517 ;
; SW[8]      ; GPIO_0[28]  ;       ; 3.612 ; 3.612 ;       ;
; SW[8]      ; GPIO_0[29]  ;       ; 3.612 ; 3.612 ;       ;
; SW[8]      ; GPIO_0[30]  ;       ; 3.727 ; 3.727 ;       ;
; SW[8]      ; GPIO_0[31]  ;       ; 3.568 ; 3.568 ;       ;
; SW[8]      ; GPIO_0[32]  ;       ; 3.727 ; 3.727 ;       ;
; SW[8]      ; GPIO_0[33]  ;       ; 3.727 ; 3.727 ;       ;
; SW[8]      ; GPIO_0[34]  ;       ; 3.582 ; 3.582 ;       ;
; SW[8]      ; GPIO_0[35]  ;       ; 3.582 ; 3.582 ;       ;
; SW[8]      ; LEDG[0]     ; 5.403 ; 5.403 ; 5.403 ; 5.403 ;
; SW[8]      ; LEDG[1]     ; 4.694 ; 4.694 ; 4.694 ; 4.694 ;
; SW[8]      ; LEDG[2]     ; 4.998 ; 4.998 ; 4.998 ; 4.998 ;
; SW[8]      ; LEDG[3]     ; 5.455 ; 5.455 ; 5.455 ; 5.455 ;
; SW[8]      ; LEDG[4]     ; 5.736 ; 5.736 ; 5.736 ; 5.736 ;
; SW[8]      ; LEDG[5]     ; 6.009 ; 6.009 ; 6.009 ; 6.009 ;
; SW[8]      ; LEDG[6]     ; 5.365 ; 5.365 ; 5.365 ; 5.365 ;
; SW[8]      ; LEDG[7]     ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; SW[8]      ; LEDR[2]     ; 5.447 ; 5.534 ; 5.534 ; 5.447 ;
; SW[9]      ; GPIO_0[0]   ; 4.480 ; 4.480 ; 4.480 ; 4.480 ;
; SW[9]      ; GPIO_0[1]   ; 4.480 ; 4.480 ; 4.480 ; 4.480 ;
; SW[9]      ; GPIO_0[2]   ; 4.379 ; 4.379 ; 4.379 ; 4.379 ;
; SW[9]      ; GPIO_0[3]   ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; SW[9]      ; GPIO_0[4]   ; 4.291 ; 4.291 ; 4.291 ; 4.291 ;
; SW[9]      ; GPIO_0[5]   ; 4.261 ; 4.261 ; 4.261 ; 4.261 ;
; SW[9]      ; GPIO_0[6]   ; 4.301 ; 4.301 ; 4.301 ; 4.301 ;
; SW[9]      ; GPIO_0[7]   ; 4.261 ; 4.261 ; 4.261 ; 4.261 ;
; SW[9]      ; GPIO_0[8]   ; 4.125 ; 4.125 ; 4.125 ; 4.125 ;
; SW[9]      ; GPIO_0[9]   ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; SW[9]      ; GPIO_0[10]  ;       ; 3.868 ; 3.868 ;       ;
; SW[9]      ; GPIO_0[11]  ;       ; 3.868 ; 3.868 ;       ;
; SW[9]      ; GPIO_0[12]  ;       ; 4.006 ; 4.006 ;       ;
; SW[9]      ; GPIO_0[13]  ;       ; 4.006 ; 4.006 ;       ;
; SW[9]      ; GPIO_0[14]  ;       ; 4.016 ; 4.016 ;       ;
; SW[9]      ; GPIO_0[15]  ;       ; 4.006 ; 4.006 ;       ;
; SW[9]      ; GPIO_0[16]  ;       ; 3.966 ; 3.966 ;       ;
; SW[9]      ; GPIO_0[17]  ;       ; 3.976 ; 3.976 ;       ;
; SW[9]      ; GPIO_0[18]  ; 3.702 ; 3.702 ; 3.702 ; 3.702 ;
; SW[9]      ; GPIO_0[19]  ; 3.670 ; 3.670 ; 3.670 ; 3.670 ;
; SW[9]      ; GPIO_0[20]  ; 3.692 ; 3.692 ; 3.692 ; 3.692 ;
; SW[9]      ; GPIO_0[21]  ; 3.692 ; 3.692 ; 3.692 ; 3.692 ;
; SW[9]      ; GPIO_0[22]  ; 3.679 ; 3.679 ; 3.679 ; 3.679 ;
; SW[9]      ; GPIO_0[23]  ; 3.679 ; 3.679 ; 3.679 ; 3.679 ;
; SW[9]      ; GPIO_0[24]  ; 3.539 ; 3.539 ; 3.539 ; 3.539 ;
; SW[9]      ; GPIO_0[25]  ; 3.539 ; 3.539 ; 3.539 ; 3.539 ;
; SW[9]      ; GPIO_0[26]  ; 3.653 ; 3.653 ; 3.653 ; 3.653 ;
; SW[9]      ; GPIO_0[27]  ; 3.653 ; 3.653 ; 3.653 ; 3.653 ;
; SW[9]      ; GPIO_0[28]  ; 3.748 ;       ;       ; 3.748 ;
; SW[9]      ; GPIO_0[29]  ; 3.748 ;       ;       ; 3.748 ;
; SW[9]      ; GPIO_0[30]  ; 3.863 ;       ;       ; 3.863 ;
; SW[9]      ; GPIO_0[31]  ; 3.704 ;       ;       ; 3.704 ;
; SW[9]      ; GPIO_0[32]  ; 3.863 ;       ;       ; 3.863 ;
; SW[9]      ; GPIO_0[33]  ; 3.863 ;       ;       ; 3.863 ;
; SW[9]      ; GPIO_0[34]  ; 3.718 ;       ;       ; 3.718 ;
; SW[9]      ; GPIO_0[35]  ; 3.718 ;       ;       ; 3.718 ;
; SW[9]      ; LEDG[0]     ; 5.423 ; 5.423 ; 5.423 ; 5.423 ;
; SW[9]      ; LEDG[1]     ; 4.719 ; 4.719 ; 4.719 ; 4.719 ;
; SW[9]      ; LEDG[2]     ; 4.986 ; 4.986 ; 4.986 ; 4.986 ;
; SW[9]      ; LEDG[3]     ; 5.467 ; 5.467 ; 5.467 ; 5.467 ;
; SW[9]      ; LEDG[4]     ; 5.761 ; 5.761 ; 5.761 ; 5.761 ;
; SW[9]      ; LEDG[5]     ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; SW[9]      ; LEDG[6]     ; 5.542 ; 5.542 ; 5.542 ; 5.542 ;
; SW[9]      ; LEDG[7]     ; 5.285 ; 5.285 ; 5.285 ; 5.285 ;
; SW[9]      ; LEDR[2]     ; 5.521 ; 5.521 ; 5.521 ; 5.521 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_27   ; CLOCK_27 ; 267458   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_27   ; CLOCK_27 ; 267458   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 35    ; 35   ;
; Unconstrained Input Port Paths  ; 287   ; 287  ;
; Unconstrained Output Ports      ; 111   ; 111  ;
; Unconstrained Output Port Paths ; 922   ; 922  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Tue Apr 30 14:22:36 2013
Info: Command: quartus_sta fpga_ex3 -c fpga_ex3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fpga_ex3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_27 CLOCK_27
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.885
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.885     -4659.671 CLOCK_27 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 CLOCK_27 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -2732.013 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.446
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.446     -1610.767 CLOCK_27 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_27 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -2158.540 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 296 megabytes
    Info: Processing ended: Tue Apr 30 14:22:38 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


