<img width="675" height="79" alt="image" src="https://github.com/user-attachments/assets/2b137ea9-4d1a-4f35-a9fd-83a73d444a6c" />
<img width="683" height="107" alt="image" src="https://github.com/user-attachments/assets/854f1f68-141c-4664-a9a1-6a065113338f" />
<img width="623" height="216" alt="image" src="https://github.com/user-attachments/assets/c88ac622-040f-4fef-8787-7d3c0844f368" />
1. Verilog 语言原语 (Language Primitives)

来源： Verilog HDL 手册 (例如 IEEE Standard 1364) 。



定义： 这些是 Verilog 语言本身内置的、最基本的逻辑门 。


示例： 文档 UG901 中提到了这些，例如 and, or, nand, nor, not 。



用途： 您可以在代码中像实例化模块一样直接实例化它们（例如 and U1 (out, in1, in2);） 。

2. FPGA 厂商原语 (Vendor Primitives)

来源： Xilinx (AMD) 文档和库 (例如本文档 UG901 和 unisim 库) 。


定义： 这些是 Xilinx FPGA 芯片上特定的、最基本的硬件功能单元 。

示例： 您在 Verilog HDL 手册中 无法 找到这些。它们是 Xilinx 特有的，例如：


BUFG (全局时钟缓冲) 



FDCE (带时钟使能和异步清零的 D 触发器) 


SRL16E (16位移位寄存器) 


UltraRAM (特定的内存块原语) 


用途： 当您需要精确控制综合工具使用哪种硬件资源时，您会在代码中直接实例化 (instantiate) 这些 Xilinx 原语 。为了让您的 Verilog 代码能识别 BUFG 这样的原语，您需要包含 Xilinx 提供的库，例如 unisim_comp.v 。


Verilog HDL 手册：定义了语言层面的原语 (如 and, or)。

Xilinx 文档和库 (如 unisim)：定义了芯片硬件层面的原语 (如 BUFG, FDCE)，这在 FPGA 实际开发中更为常用。
