<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:03.153</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.07.19</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7004797</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 전자 기기</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND ELECTRONIC EQUIPMENT</inventionTitleEng><openDate>2023.04.07</openDate><openNumber>10-2023-0047392</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.07.19</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.02.09</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06G 7/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06G 7/14</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 연산 성능이 높은 반도체 장치를 제공한다. 트랜스리니어 원리를 사용한 반도체 장치이고, 상기 반도체 장치는 채널 형성 영역에 금속 산화물을 가지는 제 1 트랜지스터 내지 제 10 트랜지스터와, 제 1 용량 소자를 가진다. 제 1 트랜지스터의 제 1 단자는 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고, 제 3 트랜지스터의 제 1 단자는 제 1 용량 소자를 통하여 제 2 트랜지스터의 제 2 단자와 제 2 트랜지스터의 게이트에 전기적으로 접속된다. 제 2 트랜지스터의 제 2 단자는 제 4 트랜지스터 및 제 7 트랜지스터의 제 1 단자와 제 5 트랜지스터 및 제 8 트랜지스터의 게이트에 전기적으로 접속된다. 제 7 트랜지스터의 게이트는 제 5 트랜지스터 및 제 6 트랜지스터의 제 1 단자에 전기적으로 접속되고, 제 10 트랜지스터의 게이트는 제 8 트랜지스터 및 제 9 트랜지스터의 제 1 단자에 전기적으로 접속된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.02.10</internationOpenDate><internationOpenNumber>WO2022029532</internationOpenNumber><internationalApplicationDate>2021.07.19</internationalApplicationDate><internationalApplicationNumber>PCT/IB2021/056484</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 5 트랜지스터와, 제 6 트랜지스터와, 제 7 트랜지스터와, 제 8 트랜지스터와, 제 9 트랜지스터와, 제 10 트랜지스터와, 제 1 용량 소자를 가지고,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 상기 제 5 트랜지스터, 상기 제 6 트랜지스터, 상기 제 7 트랜지스터, 상기 제 8 트랜지스터, 상기 제 9 트랜지스터, 및 상기 제 10 트랜지스터는 각각 채널 형성 영역에 금속 산화물을 가지고,상기 제 1 트랜지스터의 제 1 단자는 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트는 상기 제 3 트랜지스터의 제 1 단자와 상기 제 1 용량 소자의 제 1 단자에 전기적으로 접속되고,상기 제 2 트랜지스터의 제 2 단자는 상기 제 1 용량 소자의 제 2 단자와, 상기 제 4 트랜지스터의 제 1 단자와, 상기 제 5 트랜지스터의 게이트와, 상기 제 7 트랜지스터의 제 1 단자와, 상기 제 8 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 5 트랜지스터의 제 1 단자는 상기 제 6 트랜지스터의 제 1 단자와 상기 제 7 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 8 트랜지스터의 제 1 단자는 상기 제 9 트랜지스터의 제 1 단자와 상기 제 10 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 2 트랜지스터, 상기 제 5 트랜지스터, 상기 제 6 트랜지스터, 상기 제 7 트랜지스터, 상기 제 8 트랜지스터, 상기 제 9 트랜지스터, 및 상기 제 10 트랜지스터 각각의 소스-드레인 간에 흐르는 전류의 양은 그 트랜지스터가 서브스레숄드 영역에서 동작할 때 흐르는 전류의 양인, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,제 2 용량 소자를 가지고,상기 제 1 트랜지스터의 게이트는 상기 제 2 용량 소자의 제 1 단자에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트는 상기 제 2 용량 소자의 제 2 단자에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항 또는 제 2 항에 있어서,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 상기 제 5 트랜지스터, 상기 제 6 트랜지스터, 상기 제 7 트랜지스터, 상기 제 8 트랜지스터, 상기 제 9 트랜지스터, 및 상기 제 10 트랜지스터 중 적어도 하나는 멀티 게이트 구조의 트랜지스터인, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,제 11 트랜지스터와 제 3 용량 소자를 가지고,상기 제 11 트랜지스터의 제 1 단자는 상기 제 3 용량 소자의 제 1 단자에 전기적으로 접속되고,상기 제 11 트랜지스터의 제 1 단자가 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 상기 제 5 트랜지스터, 상기 제 6 트랜지스터, 상기 제 7 트랜지스터, 상기 제 8 트랜지스터, 상기 제 9 트랜지스터, 및 상기 제 10 트랜지스터 중 어느 하나의 백 게이트에 전기적으로 접속되는 경우, 상기 제 3 용량 소자의 제 2 단자는 상기 제 11 트랜지스터의 제 1 단자에 전기적으로 접속되는 백 게이트를 가지는 트랜지스터의 소스에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 1 트랜지스터의 백 게이트는 상기 제 3 트랜지스터의 백 게이트와 상기 제 4 트랜지스터의 백 게이트에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 제 4 트랜지스터와, 제 5 트랜지스터와, 제 6 트랜지스터와, 제 7 트랜지스터와, 제 8 트랜지스터와, 제 9 트랜지스터와, 제 10 트랜지스터와, 제 12 트랜지스터와, 제 13 트랜지스터와, 제 1 용량 소자를 가지고,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 4 트랜지스터, 상기 제 5 트랜지스터, 상기 제 6 트랜지스터, 상기 제 7 트랜지스터, 상기 제 8 트랜지스터, 상기 제 9 트랜지스터, 상기 제 10 트랜지스터, 상기 제 12 트랜지스터, 및 상기 제 13 트랜지스터는 각각 채널 형성 영역에 금속 산화물을 가지고,상기 제 1 트랜지스터의 제 1 단자는 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트는 상기 제 12 트랜지스터의 제 1 단자와, 상기 제 13 트랜지스터의 게이트와, 상기 제 1 용량 소자의 제 1 단자에 전기적으로 접속되고,상기 제 12 트랜지스터의 제 2 단자는 상기 제 13 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 2 트랜지스터의 제 2 단자는 상기 제 1 용량 소자의 제 2 단자와, 상기 제 4 트랜지스터의 제 1 단자와, 상기 제 5 트랜지스터의 게이트와, 상기 제 7 트랜지스터의 제 1 단자와, 상기 제 8 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 5 트랜지스터의 제 1 단자는 상기 제 6 트랜지스터의 제 1 단자와 상기 제 7 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 8 트랜지스터의 제 1 단자는 상기 제 9 트랜지스터의 제 1 단자와 상기 제 10 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 2 트랜지스터, 상기 제 5 트랜지스터, 상기 제 6 트랜지스터, 상기 제 7 트랜지스터, 상기 제 8 트랜지스터, 상기 제 9 트랜지스터, 상기 제 10 트랜지스터, 및 상기 제 13 트랜지스터 각각의 소스-드레인 간에 흐르는 전류의 양은 그 트랜지스터가 서브스레숄드 영역에서 동작할 때 흐르는 전류의 양인, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 4 트랜지스터, 상기 제 5 트랜지스터, 상기 제 6 트랜지스터, 상기 제 7 트랜지스터, 상기 제 8 트랜지스터, 상기 제 9 트랜지스터, 상기 제 10 트랜지스터, 상기 제 12 트랜지스터, 및 상기 제 13 트랜지스터 중 적어도 하나는 멀티 게이트 구조의 트랜지스터인, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 6 항 또는 제 7 항에 있어서,제 11 트랜지스터와 제 3 용량 소자를 가지고,상기 제 11 트랜지스터의 제 1 단자는 상기 제 3 용량 소자의 제 1 단자에 전기적으로 접속되고,상기 제 11 트랜지스터의 제 1 단자가 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 4 트랜지스터, 상기 제 5 트랜지스터, 상기 제 6 트랜지스터, 상기 제 7 트랜지스터, 상기 제 8 트랜지스터, 상기 제 9 트랜지스터, 상기 제 10 트랜지스터, 상기 제 12 트랜지스터, 및 상기 제 13 트랜지스터 중 어느 하나의 백 게이트에 전기적으로 접속되는 경우, 상기 제 3 용량 소자의 제 2 단자는 상기 제 11 트랜지스터의 제 1 단자에 전기적으로 접속되는 백 게이트를 가지는 트랜지스터의 소스에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 6 항 또는 제 7 항에 있어서,상기 제 1 트랜지스터의 백 게이트는 상기 제 4 트랜지스터의 백 게이트와 상기 제 12 트랜지스터의 백 게이트에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 5 트랜지스터와, 제 6 트랜지스터와, 제 7 트랜지스터와, 제 8 트랜지스터와, 제 9 트랜지스터와, 제 10 트랜지스터와, 제 14 트랜지스터와, 제 15 트랜지스터와, 제 1 용량 소자와, 포토다이오드를 가지고,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 상기 제 5 트랜지스터, 상기 제 6 트랜지스터, 상기 제 7 트랜지스터, 상기 제 8 트랜지스터, 상기 제 9 트랜지스터, 상기 제 10 트랜지스터, 상기 제 14 트랜지스터, 및 상기 제 15 트랜지스터는 각각 채널 형성 영역에 금속 산화물을 가지고,상기 제 1 트랜지스터의 제 1 단자는 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트는 상기 제 3 트랜지스터의 제 1 단자와 상기 제 1 용량 소자의 제 1 단자에 전기적으로 접속되고,상기 제 2 트랜지스터의 제 2 단자는 상기 제 1 용량 소자의 제 2 단자와, 상기 제 4 트랜지스터의 제 1 단자와, 상기 제 5 트랜지스터의 게이트와, 상기 제 7 트랜지스터의 제 1 단자와, 상기 제 8 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 5 트랜지스터의 제 1 단자는 상기 제 6 트랜지스터의 제 1 단자와 상기 제 7 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 8 트랜지스터의 제 1 단자는 상기 제 9 트랜지스터의 제 1 단자와 상기 제 10 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 14 트랜지스터의 제 1 단자는 상기 포토다이오드의 입력 단자에 전기적으로 접속되고,상기 제 14 트랜지스터의 제 2 단자는 상기 제 15 트랜지스터의 제 1 단자와, 상기 제 15 트랜지스터의 게이트와, 상기 제 6 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 2 트랜지스터, 상기 제 5 트랜지스터, 상기 제 6 트랜지스터, 상기 제 7 트랜지스터, 상기 제 8 트랜지스터, 상기 제 9 트랜지스터, 상기 제 10 트랜지스터, 및 상기 제 15 트랜지스터 각각의 소스-드레인 간에 흐르는 전류의 양은 그 트랜지스터가 서브스레숄드 영역에서 동작할 때 흐르는 전류의 양인, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 상기 제 5 트랜지스터, 상기 제 6 트랜지스터, 상기 제 7 트랜지스터, 상기 제 8 트랜지스터, 상기 제 9 트랜지스터, 상기 제 10 트랜지스터, 상기 제 14 트랜지스터, 및 상기 제 15 트랜지스터 중 적어도 하나는 멀티 게이트 구조의 트랜지스터인, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 10 항 또는 제 11 항에 있어서,제 11 트랜지스터와 제 3 용량 소자를 가지고,상기 제 11 트랜지스터의 제 1 단자는 상기 제 3 용량 소자의 제 1 단자에 전기적으로 접속되고,상기 제 11 트랜지스터의 제 1 단자가 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 상기 제 5 트랜지스터, 상기 제 6 트랜지스터, 상기 제 7 트랜지스터, 상기 제 8 트랜지스터, 상기 제 9 트랜지스터, 상기 제 10 트랜지스터, 상기 제 14 트랜지스터, 및 상기 제 15 트랜지스터 중 어느 하나의 백 게이트에 전기적으로 접속되는 경우, 상기 제 3 용량 소자의 제 2 단자는 상기 제 11 트랜지스터의 제 1 단자에 전기적으로 접속되는 백 게이트를 가지는 트랜지스터의 소스에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제 10 항 또는 제 11 항에 있어서,상기 제 1 트랜지스터의 백 게이트는 상기 제 3 트랜지스터의 백 게이트와 상기 제 4 트랜지스터의 백 게이트에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,제 2 용량 소자를 가지고,상기 제 1 트랜지스터의 게이트는 상기 제 2 용량 소자의 제 1 단자에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트는 상기 제 2 용량 소자의 제 2 단자에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,상기 제 1 트랜지스터의 제 1 단자는 상기 제 5 트랜지스터의 제 2 단자와 상기 제 8 트랜지스터의 제 2 단자에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 전자 기기로서,제 1 항 내지 제 15 항 중 어느 한 항에 따른 반도체 장치와 하우징을 가지고,상기 반도체 장치에 의하여 적화 연산(product-sum operation)이 수행되는, 전자 기기.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>IKEDA, Takayuki</engName><name>이케다 다카유키</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아...</address><code> </code><country> </country><engName>NAGATSUKA, Shuhei</engName><name>나가츠카 슈헤이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2020.08.03</priorityApplicationDate><priorityApplicationNumber>JP-P-2020-131616</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.02.09</receiptDate><receiptNumber>1-1-2023-0153237-44</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.03.07</receiptDate><receiptNumber>1-5-2023-0037928-80</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.07.19</receiptDate><receiptNumber>1-1-2024-0787176-39</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.07.19</receiptDate><receiptNumber>1-1-2024-0787177-85</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237004797.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b047fb12ca1707d871c1929ea8ad031950c84f0544ddee169f33948c5914b1cffaa306764dbb3ad48120e36db7b36ee54dfb68c72b3ed594</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf76896196bcf4e5b6ea04470364ca657ecfa573346374880bef3ea93eaf10838f15ebc4c641fa79d4ea2d2b5359807c75dc1b2cc10287db2a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>