---
title: 逻辑门
date: 2025-08-29T00:00:00.000Z
category: Hardware
createTime: 2025/08/29 22:36:42
permalink: /article/hbk9cldx/
---
所有逻辑门都可以使用与非门来组合
与非门（NAND）： 两个输入有一个为0时那么输出1，只有两个输入位都为1时输出0。
非门（NOT）： 输出和输入相反。单输入逻辑门
与门（AND）： 两个输入只要有一个输入为0就输出0，只有两个输入都为1时输出1
或非门（NOR）： 两个输入有一个为1就输出0，只有两个输入位都为0时才输出1。
或门（OR）： 两个输入中有一个是1那么输出就是1，只有两个输入都为0是才输出0
异或门（XOR）： 两个输入不同时输出1，两个输入相同时输出0
同或门（XNOR）： 两个输入不同时输出0，两个输入相同时输出1

>[!think]+ 思考，如何使用与非门搭建一个逻辑电路【高电平】，拥有一个输入一个输出，无论输入如何，使得输出都为1？

---
## 补充概念

### 与非门 (NAND)
两个输入有一个为0时那么输出1，只有两个输入位都为1时输出0

与非门真值表：

| 输入0 | 0   | 1   | 0   | 1   |
| ----- | --- | --- | --- | --- |
| 输入1 | 0   | 0   | 1   | 1   |
| 输出  | 1   | 1   | 1   | 0   |

和与门输出相反。

### 非门 (NOT)
输出和输入相反。单输入逻辑门
非门真值表：

| 输入 | 0   | 1   |
| ---- | --- | --- |
| 输出 | 1   | 0   |

使用与非门构建:
相当于取与非门真值表的第1、4列

### 与门 (AND)
两个输入只要有一个输入为0就输出0，只有两个输入都为1时输出1
与门真值表：
    
| 输入0 | 0   | 1   | 0   | 1   |
| ----- | --- | --- | --- | --- |
| 输入1 | 0   | 0   | 1   | 1   |
| 输出  | 0   | 0   | 0   | 1   |

使用与非门和非门组合：
相当于把与非门真值表的输出取反

### 或非门 (NOR)
两个输入有一个为1就输出0，只有两个输入位都为0时才输出1。
或非门真值表：

| 输入0 | 0   | 1   | 0   | 1   |
| ----- | --- | --- | --- | --- |
| 输入1 | 0   | 0   | 1   | 1   |
| 输出  | 1   | 0   | 0   | 0   |
    
和或门输出相反。

使用与非门和非门组合：
相当于把与非门真值表的输入和输出都取反

### 或门 (OR)
两个输入中有一个是1那么输出就是1，只有两个输入都为0是才输出0
真值表

| 输入0 | 0   | 1   | 0   | 1   |
| ----- | --- | --- | --- | --- |
| 输入1 | 0   | 0   | 1   | 1   |
| 输出  | 0   | 1   | 1   | 1   |
    
使用与非门和已有的非门组合：
相当于把与非门真值表的输入取反

### 异或门 (XOR)
> 两个输入不同时输出1，两个输入相同时输出0

符号：$\oplus$

真值表：

| 输入0 | 0   | 1   | 0   | 1   |
| --- | --- | --- | --- | --- |
| 输入1 | 0   | 0   | 1   | 1   |
| 输出  | 0   | 1   | 1   | 0   |

使用与非门和已有的或门、与门组合：

### 同或门 (XNOR)
两个输入不同时输出0，两个输入相同时输出1
符号：$\odot$
异或门真值表：

| 输入0 | 0   | 1   | 0   | 1   |
| ----- | --- | --- | --- | --- |
| 输入1 | 0   | 0   | 1   | 1   |
| 输出  | 1   | 0   | 0   | 1   |

使用异或门和非门组合：