# ğŸ” **Thema: Delta-Zyklen in SystemC â€“ Simulation ohne Zeitfortschritt**


1. Delta-Zyklen dienen dazu, parallele AblÃ¤ufe in Hardware mÃ¶glichst realitÃ¤tsnah und deterministisch in einer seriellen Softwareumgebung zu simulieren. Daher ohne das Simulationszeit vergeht.

2. Durch die Verwendung von Delta-Zyklen kÃ¶nnen mehrere Prozesse, die auf dasselbe Ereignis reagieren, nacheinander abgearbeitet werden, ohne dass sich die Simulationszeit verÃ¤ndert.

3. Die Simulationszeit in SystemC ist eine kÃ¼nstlich gefÃ¼hrte, modellierte Zeit und steht in keinem direkten Zusammenhang zur realen AusfÃ¼hrungszeit auf dem Computer.

4. Die Simulationszeit gibt Aufschluss darÃ¼ber, wie lange ein Vorgang auf einem realen Hardwareziel wie einem FPGA dauern wÃ¼rde â€“ nicht darÃ¼ber, wie lange die Simulation tatsÃ¤chlich auf dem PC lÃ¤uft.

5. Delta-Zyklen ermÃ¶glichen eine zeitlich korrekte und konfliktfreie AusfÃ¼hrung paralleler Prozesse, die sich in einer rein seriellen AusfÃ¼hrung gegenseitig beeinflussen kÃ¶nnten.

6. Die reale AusfÃ¼hrungszeit der Simulation hÃ¤ngt von Faktoren wie Compiler, CPU-Leistung und Optimierungen ab, ist aber unabhÃ¤ngig von der modellierten Simulationszeit.

---

## ğŸ“š ** Ressourcen**

Delta-Zyklen sind ein zentrales Konzept in SystemC, um parallele Prozesse deterministisch zu simulieren:

- ğŸ“˜ [LearnSystemC.com: Delta Cycle ErklÃ¤rung](https://learnsystemc.com/basic/delta_cycle)  
  Diese Seite erklÃ¤rt, dass ein Delta-Zyklus aus **Evaluate- und Update-Phasen** besteht und **mehrere Delta-Zyklen bei gleicher Simulationszeit** auftreten kÃ¶nnen.

- ğŸ§  [Doulos Tutorial: Primitive Channels und Simulation Kernel](https://www.doulos.com/knowhow/systemc/systemc-tutorial/primitive-channels-and-the-kernel/)  
  Hier wird gezeigt, wie SystemC â€“ Ã¤hnlich wie VHDL â€“ **SignalÃ¤nderungen verzÃ¶gert verarbeitet**, um **deterministisches Verhalten** sicherzustellen. Delta-Zyklen entstehen, wenn Prozesse auf Ereignisse reagieren, ohne dass die Simulationszeit voranschreitet.

- ğŸ’¬ [Accellera Forum: Diskussion zu Delta-Zyklen](https://forums.accellera.org/topic/7084-where-are-the-delta-cycles-coming-from/)  
  Eine tiefgehende Diskussion Ã¼ber die Entstehung von Delta-Zyklen wÃ¤hrend der Initialisierungs- und Evaluierungsphasen. Besonders hilfreich, wenn du verstehen willst, wie der Scheduler in SystemC arbeitet.

---

## âš™ï¸ **SystemC & Duty Cycles â€“ was steckt dahinter?**

In SystemC geht es nicht direkt um â€Duty Cyclesâ€œ im klassischen Sinne (also das VerhÃ¤ltnis von Ein- zu Ausschaltzeit bei einem Signal), sondern eher um **delta cycles** und die **zeitliche Modellierung von Ereignissen**. Das ist entscheidend fÃ¼r die Simulationseffizienz.

### ğŸ”„ Was sind Delta Cycles?
- Ein **Delta Cycle** ist ein Simulationsschritt, **bei dem keine reale Zeit vergeht**.
- Er dient dazu, **alle Ereignisse innerhalb eines Zeitpunkts** korrekt und deterministisch abzuarbeiten.
- Beispiel: Wenn mehrere Prozesse auf ein Ereignis reagieren, wird das in mehreren Delta-Zyklen abgearbeitet, **ohne dass die Simulationszeit voranschreitet**.

### ğŸš€ Warum macht das die Simulation schneller?
- SystemC simuliert **nicht jede Nanosekunde einzeln**, sondern **arbeitet Ereignisse effizient in logischen Schritten ab**.
- Durch diese **event-driven Simulation** kann man **komplexe Hardwaremodelle schneller durchrechnen**, weil unnÃ¶tige Zeitfortschritte vermieden werden.
- Besonders bei **TLM (Transaction-Level Modeling)** ist das extrem performant, da man auf Signalebene abstrahiert und nur relevante Transaktionen simuliert.

---

## ğŸ§© Fazit

- **SystemC simuliert schneller**, weil es **zeitlose Delta-Zyklen** nutzt und nur relevante Ereignisse verarbeitet.


---

## ğŸ§  ** Kurze zusammenfassende Anleitung fÃ¼r PCB-Design mit EMV-Fokus**

Das ist ein super Punkt â€“ und genau hier liegt der Unterschied zwischen **realer AusfÃ¼hrungszeit** (also was dein Computer braucht, um etwas zu berechnen) und der **Simulationszeit**, die in SystemC modelliert wird. Lass uns das auseinandernehmen:

---

## ğŸ•°ï¸ **Reale Zeit vs. Simulationszeit**

- **Reale Zeit**: Das ist die Zeit, die dein Computer tatsÃ¤chlich braucht, um die Simulation auszufÃ¼hren â€“ also CPU-Zeit, Speicherzugriffe, Compilerlaufzeit etc.
- **Simulationszeit**: Das ist die **modellierte Zeit innerhalb der Simulation**. Sie reprÃ¤sentiert die Zeit, die in deinem Hardwaremodell vergeht â€“ z.â€¯B. Nanosekunden auf einem Chip.

> In SystemC ist die Simulationszeit **eine abstrakte GrÃ¶ÃŸe**, die **nicht direkt mit der realen AusfÃ¼hrungszeit korreliert**.

---

## ğŸ” **Delta-Zyklen â€“ das Geheimnis hinter der â€stillstehendenâ€œ Zeit**

Ein **Delta-Zyklus** ist ein Simulationsschritt, bei dem **die Simulationszeit nicht voranschreitet**. Warum?

### ğŸ“¦ Beispiel: Mehrere Prozesse reagieren auf ein Ereignis

Stell dir vor, du hast drei Prozesse:
- `P1` wartet auf ein Ereignis `E`
- `P2` wartet ebenfalls auf `E`
- `P3` lÃ¶st `E` aus

Wenn `E` ausgelÃ¶st wird, passiert Folgendes:

1. **Delta-Zyklus 0**: `E` wird ausgelÃ¶st â†’ `P1` und `P2` werden aktiviert.
2. **Delta-Zyklus 1**: `P1` wird ausgefÃ¼hrt â†’ erzeugt vielleicht ein neues Ereignis `E2`.
3. **Delta-Zyklus 2**: `P2` wird ausgefÃ¼hrt â†’ reagiert eventuell auf `E2`.

â¡ï¸ **Die Simulationszeit bleibt bei z.â€¯B. 10ns**, obwohl mehrere Prozesse nacheinander abgearbeitet werden. Jeder dieser Schritte ist ein **Delta-Zyklus**, also ein â€logischer Tickâ€œ, **ohne Zeitfortschritt**.

---

## ğŸ§  Warum ist das wichtig?

- In Hardware passieren viele Dinge **gleichzeitig** (parallel).
- Dein Computer kann aber nur **seriell rechnen**.
- Delta-Zyklen erlauben es, diese Gleichzeitigkeit **deterministisch und korrekt** zu simulieren.
- So wird z.â€¯B. verhindert, dass ein Prozess â€zu frÃ¼hâ€œ auf eine Ã„nderung reagiert, die erst im nÃ¤chsten logischen Schritt gÃ¼ltig ist.

---

## ğŸ§ª Analogie: Theaterprobe

Stell dir vor, du inszenierst ein TheaterstÃ¼ck:
- Die Uhr auf der BÃ¼hne zeigt **20:00 Uhr**.
- Du probst Szene fÃ¼r Szene, wer was sagt, wer wohin geht.
- Obwohl du **mehrere DurchlÃ¤ufe machst**, bleibt die Uhr auf der BÃ¼hne bei **20:00 Uhr** stehen.

â¡ï¸ Genauso funktioniert die Simulation: **mehrere logische Schritte**, aber **keine Zeit vergeht** im Modell.


---

## Beispiel

Ein kleines Beispiel in SystemC, das die Idee von Delta-Zyklen und Simulationszeit vs. reale AusfÃ¼hrungszeit verdeutlicht. Wir simulieren zwei Prozesse, die auf ein Ereignis reagieren â€“ und beobachten, wie die Simulationszeit nicht voranschreitet, obwohl mehrere Schritte passieren.

Siehe extra Datei delta_cycles.cpp zum ausfÃ¼hren.

ğŸ§ª Beispiel: Zwei Prozesse reagieren auf ein Ereignis

```cpp
#include <systemc.h>

SC_MODULE(Testbench) {
    sc_event trigger_event;

    void process1() {
        wait(trigger_event);  // wartet auf das Ereignis
        cout << "Process 1 reagiert bei Zeit: " << sc_time_stamp() << endl;
    }

    void process2() {
        wait(trigger_event);  // wartet ebenfalls
        cout << "Process 2 reagiert bei Zeit: " << sc_time_stamp() << endl;
    }

    void starter() {
        cout << "Starter lÃ¶st Ereignis aus bei Zeit: " << sc_time_stamp() << endl;
        trigger_event.notify();  // lÃ¶st das Ereignis aus
    }

    SC_CTOR(Testbench) {
        SC_THREAD(process1);
        SC_THREAD(process2);
        SC_THREAD(starter);
    }
};

int sc_main(int argc, char* argv[]) {
    Testbench tb("tb");
    sc_start();  // startet die Simulation
    return 0;
}
```

---

## ğŸ” Was passiert hier?

- `starter` lÃ¶st das Ereignis `trigger_event` aus.
- `process1` und `process2` warten beide auf dieses Ereignis.
- Sobald das Ereignis ausgelÃ¶st wird, **werden beide Prozesse aktiviert** â€“ aber **nicht gleichzeitig**, sondern **nacheinander in Delta-Zyklen**.
- Die Ausgabe zeigt, dass **alle Reaktionen bei derselben Simulationszeit** stattfinden, z.â€¯B. `0 s`.

---

## ğŸ§  Warum ist das spannend?

- Obwohl dein Computer **mehrere Schritte ausfÃ¼hrt**, bleibt die **Simulationszeit konstant**.
- Das erlaubt eine **deterministische und parallele Modellierung**, wie sie in echter Hardware vorkommt.
- Du kannst also komplexe Interaktionen simulieren, ohne dass du kÃ¼nstlich Zeit â€verlierstâ€œ.

---

das Beispiel kann erweitert werden â€“ z.â€¯B. mit `notify(SC_ZERO_TIME)` oder `notify(10, SC_NS)` â€“ um zu zeigen, wie sich die Simulationszeit gezielt verÃ¤ndern lÃ¤sst.

---

Die **SystemC-Simulationszeit** ist zwar dazu da, die **zeitliche Struktur** eines Hardwaredesigns abzubilden, aber sie entspricht **nicht exakt** der **realen AusfÃ¼hrungszeit (Latenz) auf dem FPGA**. Hier ist, warum:

---

## ğŸ§  Was bedeutet â€Simulationszeitâ€œ?

Die Simulationszeit in SystemC ist eine **modellierte Zeit**, die du selbst steuerst â€“ z.â€¯B. durch `wait(10, SC_NS)` oder `wait(clk.posedge_event())`. Sie dient dazu, den **zeitlichen Ablauf von Hardwareprozessen** zu beschreiben.

- Sie ist **nicht abhÃ¤ngig** von der tatsÃ¤chlichen Rechenzeit auf deinem PC.
- Und sie ist **nicht automatisch identisch** mit der realen Zeit, die ein FPGA fÃ¼r denselben Vorgang brauchen wÃ¼rde.

---

## ğŸ§© Warum ist die Simulationszeit trotzdem nÃ¼tzlich?

Sie erlaubt dir:
- **Timing-Verhalten zu modellieren**, z.â€¯B. Latenzen, Taktzyklen, Synchronisation.
- **VerzÃ¶gerungen realistisch darzustellen**, z.â€¯B. Speicherzugriffe oder FSM-Zustandswechsel.
- **Testbenches zu schreiben**, die auf bestimmte Zeitpunkte reagieren.

Aber:  
â¡ï¸ Die Simulationszeit ist **nur so genau wie dein Modell**.  
â¡ï¸ Wenn du z.â€¯B. eine Multiplikation als `result = a * b;` modellierst, aber auf dem FPGA dafÃ¼r **3 Takte** nÃ¶tig wÃ¤ren, musst du das **explizit durch `wait(3)` oder `wait(30, SC_NS)` abbilden**.

---

## ğŸ“‰ Warum ist sie nicht exakt?

Laut [Springerâ€™s SystemC-Grundlagenkapitel](https://link.springer.com/content/pdf/10.1007/978-0-387-69958-5_5.pdf) gibt es drei Zeitarten in der Simulation:

| Zeittyp             | Bedeutung                                                                 |
|---------------------|----------------------------------------------------------------------------|
| **Wall-clock time** | Wie lange die Simulation auf deinem PC dauert                             |
| **Processor time**  | Wie viel CPU-Zeit tatsÃ¤chlich fÃ¼r die Simulation verwendet wurde           |
| **Simulated time**  | Die modellierte Zeit im Design â€“ z.â€¯B. 10â€¯ns, 100â€¯ns, etc.                 |

â¡ï¸ Nur die **Simulated time** ist relevant fÃ¼r das Verhalten auf dem FPGA â€“ aber sie ist **nicht automatisch identisch** mit der tatsÃ¤chlichen AusfÃ¼hrungszeit auf realer Hardware.

---

## ğŸ§  Fazit

- âœ… Die Simulationszeit **reprÃ¤sentiert** die FPGA-Zeit â€“ aber **nur, wenn du sie korrekt modellierst**.
- âŒ Sie ist **nicht automatisch identisch** mit der realen AusfÃ¼hrungszeit auf dem FPGA.
- ğŸ”§ Du musst selbst dafÃ¼r sorgen, dass dein Modell die **richtige Anzahl an Taktzyklen, Latenzen und VerzÃ¶gerungen** enthÃ¤lt.


In SystemC mÃ¼ssen **die zeitlichen AblÃ¤ufe selbst modelliert werden**, und das geschieht typischerweise mit `wait()`-Anweisungen. SystemC ist kein Synthese-Tool, sondern eine **Modellierungs- und Simulationssprache**, also liegt es an dir, das **Timing-Verhalten deiner Hardware** explizit zu beschreiben.

---

## ğŸ› ï¸ Wie du mit `wait()` arbeitest

Hier sind die hÃ¤ufigsten Varianten:

- **Taktgesteuert**:  
  ```cpp
  wait(clk.posedge_event()); // Warten auf steigende Flanke
  ```

- **Zeitgesteuert**:  
  ```cpp
  wait(10, SC_NS); // Warten fÃ¼r 10 Nanosekunden
  ```

- **Mehrere Takte simulieren**:  
  ```cpp
  for (int i = 0; i < 3; ++i)
      wait(clk.posedge_event()); // z.â€¯B. 3 Takte VerzÃ¶gerung
  ```

---

## ğŸ§© Beispiel: Multiplizierer mit 3-Takt-Latenz

Angenommen, dein FPGA-Modul braucht **3 Takte**, um eine Multiplikation durchzufÃ¼hren. Dann kÃ¶nntest du das so modellieren:

```cpp
void multiply_process() {
    while (true) {
        wait(clk.posedge_event()); // Eingabe Ã¼bernehmen
        int a = input_a.read();
        int b = input_b.read();

        wait(3); // Simuliere 3 Takte Rechenzeit
        output.write(a * b);
    }
}
```

---

## ğŸ§  Warum das wichtig ist

Wenn das Timing **nicht selbst modelliert wird**, dann:
- sieht das Design in der Simulation **viel schneller aus**, als es in Wirklichkeit ist.
- kannst du **Timingfehler** oder **Race Conditions** Ã¼bersehen.
- wird die Testbench **nicht realistisch** â€“ z.â€¯B. wenn  auf das Ergebnis gewartet wird, das eigentlich noch gar nicht fertig sein dÃ¼rfte.

---



TatsÃ¤chlich ist ein hÃ¤ufig diskutiertes Thema in der Hardwareentwicklung mit SystemC: **Soll man das Timing direkt in SystemC modellieren oder erst spÃ¤ter in HDL einbauen?**

---

## ğŸ§  Idee: Timing erst nach HDL-Konvertierung einbauen

Das klingt erstmal effizient:
- **SystemC ohne Timing** = schnellere Simulation (z.â€¯B. â€Loosely-Timedâ€œ Modelle)
- **HDL spÃ¤ter mit Timing** = realistische Hardwarebeschreibung

Aber: Das hat **Vor- und Nachteile**, die du kennen solltest.

---

## âœ… Vorteile, wenn du Timing spÃ¤ter einbaust

- **Schnellere Simulation**: Ohne `wait()`-Aufrufe lÃ¤uft die SystemC-Simulation deutlich schneller.
- **Einfachere Verifikation**: Du kannst die FunktionalitÃ¤t testen, ohne dich um Taktzyklen zu kÃ¼mmern.
- **FlexibilitÃ¤t**: Du kannst Timing spÃ¤ter je nach Zielplattform (z.â€¯B. FPGA vs. ASIC) anpassen.

---

## âš ï¸ Nachteile und Risiken

### 1. **Fehlende RealitÃ¤tsnÃ¤he**
Ohne Timing kannst du:
- **Race Conditions** Ã¼bersehen
- **DatenabhÃ¤ngigkeiten** falsch einschÃ¤tzen
- **Pipelining-Effekte** ignorieren

â¡ï¸ Das fÃ¼hrt zu Designs, die **funktional korrekt**, aber **nicht synthesefÃ¤hig** oder **nicht performant** sind.

---

### 2. **Fehlende Timing-Validierung**
Wenn du Timing erst im HDL einbaust:
- musst du **nachtrÃ¤glich testen**, ob dein Design die gewÃ¼nschten Taktzyklen einhÃ¤lt.
- kannst du **Timingfehler** erst spÃ¤t erkennen â€“ was teuer wird.

â¡ï¸ Besonders kritisch bei **komplexen FSMs**, **Speicherzugriffen** oder **arithmetischen Einheiten**.

---

### 3. **Verlust von Synchronisationslogik**
SystemC erlaubt dir, **Synchronisation Ã¼ber `wait()` und Events** zu modellieren. Wenn du das weglÃ¤sst, fehlt dir:
- die MÃ¶glichkeit, **realistische Kommunikationspfade** zu simulieren
- die Chance, **Timing Bottlenecks frÃ¼hzeitig zu erkennen**

---

## ğŸ§© Empfehlung: Hybrid-Modellierung

Viele Entwickler nutzen einen **zweistufigen Ansatz**:

1. **Loosely-Timed SystemC-Modell** fÃ¼r schnelle funktionale Simulation
2. **Timed SystemC-Modell** mit `wait()`-Aufrufen fÃ¼r realistische Timing-Analyse  
   (z.â€¯B. fÃ¼r kritische Module wie Divider, Speichercontroller, Bus-Interfaces)

â¡ï¸ So bekommst du **schnelle Tests** UND **realistische Ergebnisse**.

---

Wenn du magst, kann ich dir ein Beispiel zeigen, wie man ein Modul zuerst â€loosely-timedâ€œ und dann â€accurately-timedâ€œ modelliert â€“ z.â€¯B. ein gepipelter Multiplizierer oder ein UART-Modul. Sag einfach, was dich gerade interessiert.



Klar! Ich zeige dir jetzt zwei Varianten eines einfachen Moduls in **SystemC**: einmal **loosely-timed** (ohne echtes Timing) und einmal **accurately-timed** (mit realistischem Taktverhalten). So kannst du direkt vergleichen, wie sich das auf Simulation, DesignqualitÃ¤t und spÃ¤tere Synthese auswirkt.

---

## ğŸ§ª Beispielmodul: Multiplizierer

Wir nehmen ein Modul, das zwei Zahlen multipliziert und das Ergebnis ausgibt. In der RealitÃ¤t wÃ¼rde ein FPGA dafÃ¼r z.â€¯B. **3 Takte** brauchen.

---

### ğŸŸ¢ **Loosely-Timed Version** (schnelle Simulation, kein echtes Timing)

```cpp
SC_MODULE(MultiplierLooselyTimed) {
    sc_in<int> a, b;
    sc_out<int> result;

    void compute() {
        result.write(a.read() * b.read());
    }

    SC_CTOR(MultiplierLooselyTimed) {
        SC_METHOD(compute);
        sensitive << a << b;
    }
};
```

ğŸ” **Merkmale:**
- Keine `wait()`-Anweisung â†’ sofortige Berechnung
- Ideal fÃ¼r **funktionale Tests**
- Simulation ist **sehr schnell**
- Aber: **nicht realistisch** fÃ¼r Hardware-Timing

---

### ğŸ”µ **Accurately-Timed Version** (realistische TaktverzÃ¶gerung)

```cpp
SC_MODULE(MultiplierAccuratelyTimed) {
    sc_in<bool> clk;
    sc_in<int> a, b;
    sc_out<int> result;

    void compute() {
        while (true) {
            wait(); // Warten auf nÃ¤chsten Takt
            int op_a = a.read();
            int op_b = b.read();

            wait(3); // Simuliere 3 Takte Rechenzeit
            result.write(op_a * op_b);
        }
    }

    SC_CTOR(MultiplierAccuratelyTimed) {
        SC_THREAD(compute);
        sensitive << clk.pos();
    }
};
```

ğŸ” **Merkmale:**
- Nutzt `wait()` fÃ¼r Taktsteuerung und Latenz
- Simulation ist **langsamer**, aber **realistisch**
- Ideal fÃ¼r **Timinganalyse**, **Pipelining**, **Synthesevorbereitung**

---

## ğŸ§  Vergleich: Loosely vs. Accurately Timed

| Kriterium              | Loosely-Timed                  | Accurately-Timed                   |
|------------------------|-------------------------------|------------------------------------|
| **Simulationstempo**   | Sehr schnell                   | Langsamer                          |
| **Realismus**          | Gering                         | Hoch                               |
| **Timinganalyse**      | Nicht mÃ¶glich                  | MÃ¶glich                            |
| **SynthesefÃ¤higkeit**  | EingeschrÃ¤nkt                  | Gut vorbereitet                    |
| **Fehlererkennung**    | Funktional                     | Funktional + Timingfehler mÃ¶glich  |

---

## ğŸ§© Fazit

- Nutze **Loosely-Timed**, wenn du schnell testen willst, ob dein Algorithmus funktioniert.
- Nutze **Accurately-Timed**, wenn du wissen willst, ob dein Design **realistisch auf einem FPGA lÃ¤uft** â€“ inkl. Taktverhalten, Latenzen und Ressourcen.

