Vivado Simulator 2017.3
Time resolution is 1 ps
newCLK
pc(         x)+4
newCLK
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
newCLK
[Clock]:          0
newCLK
[Clock]:          1
pc(         0)+4
newCLK
[Clock]:          2
pc(         4)+4
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
newCLK
[Clock]:          3
pc(         8)+4
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
newCLK
[Clock]:          4
pc(        12)+4
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
newCLK
[Clock]:          5
pc(        16)+4
[ID]STORE/BRANCH/OP: (         0,          0)->(         0,        255)
[ID]STORE/BRANCH/OP: (         0,          0)->(         0,          0)
[ID]STORE/BRANCH/OP: (         1,        255)->(         0,          0)
[ID]STORE/BRANCH/OP: (         1,        255)->(         1,        255)
newCLK
[Clock]:          6
pc(        20)+4
[ID]STORE/BRANCH/OP: (         1,        255)->(         1,        255)
[ID]STORE/BRANCH/OP: (         1,        255)->(         1,        255)
newCLK
[Clock]:          7
pc(        24)+4
[ID]LOAD rd0: 2
[ID] lkd0: 0, ?=1
[MEM]store
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
newCLK
[Clock]:          8
pc(        28)+4
[ID]STORE/BRANCH/OP: (         2,          0)->(         2,          0)
[MEM]LOAD Addr:         2          0
[MEM]store
newCLK
[Clock]:          9
[MEM]load
newCLK
[Clock]:         10
[ID]STORE/BRANCH/OP: (4294967040,          0)->(         2,          0)
[ID]STORE/BRANCH/OP: (4294967040,          0)->(4294967040,          0)
newCLK
[Clock]:         11
pc(        32)+4
[ID]LOAD rd0: 2
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
newCLK
[Clock]:         12
pc(        36)+4
[ID]STORE/BRANCH/OP: (         2,          0)->(         2,          0)
[MEM]LOAD Addr:         2          0
newCLK
[Clock]:         13
[MEM]load
newCLK
[Clock]:         14
[ID]STORE/BRANCH/OP: (     65280,          0)->(         2,          0)
[ID]STORE/BRANCH/OP: (     65280,          0)->(     65280,          0)
newCLK
[Clock]:         15
pc(        40)+4
[ID]STORE/BRANCH/OP: (     65280,          0)->(     65280,          0)
[ID]STORE/BRANCH/OP: (     65280,          0)->(     65280,          0)
[ID]STORE/BRANCH/OP: (         1,        255)->(     65280,          0)
[ID]STORE/BRANCH/OP: (         1,        255)->(         1,        255)
newCLK
[Clock]:         16
pc(        44)+4
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
newCLK
[Clock]:         17
pc(        48)+4
[MEM]store
newCLK
[Clock]:         18
pc(        52)+4
newCLK
[Clock]:         19
pc(        40)+4
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
newCLK
[Clock]:         20
pc(        44)+4
newCLK
[Clock]:         21
pc(        48)+4
newCLK
[Clock]:         22
pc(        52)+4
newCLK
[Clock]:         23
pc(        40)+4
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
newCLK
[Clock]:         24
pc(        44)+4
newCLK
[Clock]:         25
pc(        48)+4
newCLK
[Clock]:         26
pc(        52)+4
newCLK
[Clock]:         27
pc(        40)+4
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
newCLK
[Clock]:         28
pc(        44)+4
newCLK
[Clock]:         29
pc(        48)+4
newCLK
[Clock]:         30
pc(        52)+4
newCLK
[Clock]:         31
pc(        40)+4
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
newCLK
[Clock]:         32
pc(        44)+4
newCLK
[Clock]:         33
pc(        48)+4
newCLK
[Clock]:         34
pc(        52)+4
newCLK
[Clock]:         35
pc(        40)+4
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
newCLK
[Clock]:         36
pc(        44)+4
newCLK
[Clock]:         37
pc(        48)+4
newCLK
[Clock]:         38
pc(        52)+4
newCLK
[Clock]:         39
pc(        40)+4
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
newCLK
[Clock]:         40
pc(        44)+4
newCLK
[Clock]:         41
pc(        48)+4
newCLK
[Clock]:         42
pc(        52)+4
newCLK
[Clock]:         43
pc(        40)+4
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
newCLK
[Clock]:         44
pc(        44)+4
newCLK
[Clock]:         45
pc(        48)+4
newCLK
[Clock]:         46
pc(        52)+4
newCLK
[Clock]:         47
pc(        40)+4
[ID] lkd0: 0, ?=1
[ID] lkd0: 0, ?=1
newCLK
[Clock]:         48
pc(        44)+4
newCLK
[Clock]:         49
pc(        48)+4
newCLK
end
pc(        52)+4
regs[         0] =          0
regs[         1] =          1
regs[         2] =          2
regs[         3] =        255
regs[         4] =      65280
regs[         5] = 4294967040
regs[         6] =      65280
regs[         7] =          0
regs[         8] =          0
regs[         9] =          0
regs[        10] =          0
regs[        11] =          0
regs[        12] =          0
regs[        13] =          0
regs[        14] =          0
regs[        15] =          0
regs[        16] =          0
regs[        17] =          0
regs[        18] =          0
regs[        19] =          0
regs[        20] =          0
regs[        21] =          0
regs[        22] =          0
regs[        23] =          0
regs[        24] =          0
regs[        25] =          0
regs[        26] =          0
regs[        27] =          0
regs[        28] =          0
regs[        29] =          0
regs[        30] =          0
regs[        31] =          0
