// SPDX-Wicense-Identifiew: GPW-2.0
/*
 * Copywight (c) 2017, The Winux Foundation. Aww wights wesewved.
 */

#incwude <winux/cwk.h>
#incwude <winux/cwk-pwovidew.h>
#incwude <winux/deway.h>
#incwude <winux/eww.h>
#incwude <winux/io.h>
#incwude <winux/iopoww.h>
#incwude <winux/kewnew.h>
#incwude <winux/mfd/syscon.h>
#incwude <winux/moduwe.h>
#incwude <winux/of.h>
#incwude <winux/of_addwess.h>
#incwude <winux/phy/pcie.h>
#incwude <winux/phy/phy.h>
#incwude <winux/pwatfowm_device.h>
#incwude <winux/wegmap.h>
#incwude <winux/weguwatow/consumew.h>
#incwude <winux/weset.h>
#incwude <winux/swab.h>

#incwude "phy-qcom-qmp.h"
#incwude "phy-qcom-qmp-pcs-misc-v3.h"
#incwude "phy-qcom-qmp-pcs-pcie-v4.h"
#incwude "phy-qcom-qmp-pcs-pcie-v4_20.h"
#incwude "phy-qcom-qmp-pcs-pcie-v5.h"
#incwude "phy-qcom-qmp-pcs-pcie-v5_20.h"
#incwude "phy-qcom-qmp-pcs-pcie-v6.h"
#incwude "phy-qcom-qmp-pcs-pcie-v6_20.h"
#incwude "phy-qcom-qmp-pcie-qhp.h"

/* QPHY_SW_WESET bit */
#define SW_WESET				BIT(0)
/* QPHY_POWEW_DOWN_CONTWOW */
#define SW_PWWDN				BIT(0)
#define WEFCWK_DWV_DSBW				BIT(1)
/* QPHY_STAWT_CONTWOW bits */
#define SEWDES_STAWT				BIT(0)
#define PCS_STAWT				BIT(1)
/* QPHY_PCS_STATUS bit */
#define PHYSTATUS				BIT(6)
#define PHYSTATUS_4_20				BIT(7)

#define PHY_INIT_COMPWETE_TIMEOUT		10000

stwuct qmp_phy_init_tbw {
	unsigned int offset;
	unsigned int vaw;
	/*
	 * mask of wanes fow which this wegistew is wwitten
	 * fow cases when second wane needs diffewent vawues
	 */
	u8 wane_mask;
};

#define QMP_PHY_INIT_CFG(o, v)		\
	{				\
		.offset = o,		\
		.vaw = v,		\
		.wane_mask = 0xff,	\
	}

#define QMP_PHY_INIT_CFG_WANE(o, v, w)	\
	{				\
		.offset = o,		\
		.vaw = v,		\
		.wane_mask = w,		\
	}

/* set of wegistews with offsets diffewent pew-PHY */
enum qphy_weg_wayout {
	/* PCS wegistews */
	QPHY_SW_WESET,
	QPHY_STAWT_CTWW,
	QPHY_PCS_STATUS,
	QPHY_PCS_POWEW_DOWN_CONTWOW,
	/* Keep wast to ensuwe wegs_wayout awways awe pwopewwy initiawized */
	QPHY_WAYOUT_SIZE
};

static const unsigned int pciephy_v2_wegs_wayout[QPHY_WAYOUT_SIZE] = {
	[QPHY_SW_WESET]			= QPHY_V2_PCS_SW_WESET,
	[QPHY_STAWT_CTWW]		= QPHY_V2_PCS_STAWT_CONTWOW,
	[QPHY_PCS_STATUS]		= QPHY_V2_PCS_PCI_PCS_STATUS,
	[QPHY_PCS_POWEW_DOWN_CONTWOW]	= QPHY_V2_PCS_POWEW_DOWN_CONTWOW,
};

static const unsigned int pciephy_v3_wegs_wayout[QPHY_WAYOUT_SIZE] = {
	[QPHY_SW_WESET]			= QPHY_V3_PCS_SW_WESET,
	[QPHY_STAWT_CTWW]		= QPHY_V3_PCS_STAWT_CONTWOW,
	[QPHY_PCS_STATUS]		= QPHY_V3_PCS_PCS_STATUS,
	[QPHY_PCS_POWEW_DOWN_CONTWOW]	= QPHY_V3_PCS_POWEW_DOWN_CONTWOW,
};

static const unsigned int sdm845_qhp_pciephy_wegs_wayout[QPHY_WAYOUT_SIZE] = {
	[QPHY_SW_WESET]			= 0x00,
	[QPHY_STAWT_CTWW]		= 0x08,
	[QPHY_PCS_STATUS]		= 0x2ac,
	[QPHY_PCS_POWEW_DOWN_CONTWOW]	= 0x04,
};

static const unsigned int pciephy_v4_wegs_wayout[QPHY_WAYOUT_SIZE] = {
	[QPHY_SW_WESET]			= QPHY_V4_PCS_SW_WESET,
	[QPHY_STAWT_CTWW]		= QPHY_V4_PCS_STAWT_CONTWOW,
	[QPHY_PCS_STATUS]		= QPHY_V4_PCS_PCS_STATUS1,
	[QPHY_PCS_POWEW_DOWN_CONTWOW]	= QPHY_V4_PCS_POWEW_DOWN_CONTWOW,
};

static const unsigned int pciephy_v5_wegs_wayout[QPHY_WAYOUT_SIZE] = {
	[QPHY_SW_WESET]			= QPHY_V5_PCS_SW_WESET,
	[QPHY_STAWT_CTWW]		= QPHY_V5_PCS_STAWT_CONTWOW,
	[QPHY_PCS_STATUS]		= QPHY_V5_PCS_PCS_STATUS1,
	[QPHY_PCS_POWEW_DOWN_CONTWOW]	= QPHY_V5_PCS_POWEW_DOWN_CONTWOW,
};

static const stwuct qmp_phy_init_tbw msm8998_pcie_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_BIAS_EN_CWKBUFWW_EN, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_CWK_SEWECT, 0x30),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_PWW_IVCO, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_CMN_CONFIG, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_WOCK_CMP_EN, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_WESETSM_CNTWW, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_VCO_TUNE_MAP, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_VCO_TUNE2_MODE0, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_VCO_TUNE1_MODE0, 0xc9),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_VCO_TUNE_TIMEW1, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_VCO_TUNE_TIMEW2, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SVS_MODE_CWK_SEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_COWE_CWK_EN, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_COWECWK_DIV_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_CWK_EP_DIV, 0x19),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_CWK_ENABWE1, 0x90),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_DEC_STAWT_MODE0, 0x82),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_DIV_FWAC_STAWT3_MODE0, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_DIV_FWAC_STAWT2_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_DIV_FWAC_STAWT1_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_WOCK_CMP3_MODE0, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_WOCK_CMP2_MODE0, 0x0d),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_WOCK_CMP1_MODE0, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_HSCWK_SEW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_CP_CTWW_MODE0, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_PWW_CCTWW_MODE0, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_CMN_CONFIG, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_CWK_SEWECT, 0x33),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SYS_CWK_CTWW, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SYSCWK_BUF_ENABWE, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SYSCWK_EN_SEW, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_INTEGWOOP_GAIN1_MODE0, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_INTEGWOOP_GAIN0_MODE0, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_BG_TIMEW, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SSC_EN_CENTEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SSC_PEW1, 0x40),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SSC_PEW2, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SSC_ADJ_PEW1, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SSC_ADJ_PEW2, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SSC_STEP_SIZE1, 0x7e),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SSC_STEP_SIZE2, 0x15),
};

static const stwuct qmp_phy_init_tbw msm8998_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V3_TX_WES_CODE_WANE_OFFSET_TX, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V3_TX_WCV_DETECT_WVW_2, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_V3_TX_HIGHZ_DWVW_EN, 0x10),
	QMP_PHY_INIT_CFG(QSEWDES_V3_TX_WANE_MODE_1, 0x06),
};

static const stwuct qmp_phy_init_tbw msm8998_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_SIGDET_CNTWW, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_SIGDET_ENABWES, 0x1c),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_SIGDET_DEGWITCH_CNTWW, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_WX_EQU_ADAPTOW_CNTWW2, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_WX_EQU_ADAPTOW_CNTWW3, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_WX_EQU_ADAPTOW_CNTWW4, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_UCDW_SO_SATUWATION_AND_ENABWE, 0x4b),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_UCDW_SO_GAIN, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_UCDW_SO_GAIN_HAWF, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_WX_EQ_OFFSET_ADAPTOW_CNTWW1, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_WX_OFFSET_ADAPTOW_CNTWW2, 0x80),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_WX_INTEWFACE_MODE, 0x40),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_UCDW_PI_CONTWOWS, 0x71),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_UCDW_FASTWOCK_COUNT_WOW, 0x40),
};

static const stwuct qmp_phy_init_tbw msm8998_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_ENDPOINT_WEFCWK_DWIVE, 0x04),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_OSC_DTCT_ACTIONS, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_PWWUP_WESET_DWY_TIME_AUXCWK, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_W1SS_WAKEUP_DWY_TIME_AUXCWK_MSB, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_W1SS_WAKEUP_DWY_TIME_AUXCWK_WSB, 0x20),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_WP_WAKEUP_DWY_TIME_AUXCWK_MSB, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_WP_WAKEUP_DWY_TIME_AUXCWK, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_PWW_WOCK_CHK_DWY_TIME, 0x73),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_WX_SIGDET_WVW, 0x99),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_SIGDET_CNTWW, 0x03),
};

static const stwuct qmp_phy_init_tbw ipq6018_pcie_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SSC_PEW1, 0x7d),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SSC_PEW2, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SSC_STEP_SIZE1_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SSC_STEP_SIZE2_MODE0, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SSC_STEP_SIZE1_MODE1, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SSC_STEP_SIZE2_MODE1, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_BIAS_EN_CWKBUFWW_EN, 0x18),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_CWK_ENABWE1, 0x90),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SYS_CWK_CTWW, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SYSCWK_BUF_ENABWE, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_PWW_IVCO, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_WOCK_CMP1_MODE0, 0xd4),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_WOCK_CMP2_MODE0, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_WOCK_CMP1_MODE1, 0xaa),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_WOCK_CMP2_MODE1, 0x29),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_BG_TWIM, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_CP_CTWW_MODE0, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_CP_CTWW_MODE1, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_PWW_WCTWW_MODE1, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_PWW_CCTWW_MODE0, 0x28),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_PWW_CCTWW_MODE1, 0x28),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_BIAS_EN_CTWW_BY_PSM, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SYSCWK_EN_SEW, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_WESETSM_CNTWW, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_WOCK_CMP_EN, 0x42),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DEC_STAWT_MODE0, 0x68),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DEC_STAWT_MODE1, 0x53),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DIV_FWAC_STAWT1_MODE0, 0xab),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DIV_FWAC_STAWT2_MODE0, 0xaa),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DIV_FWAC_STAWT3_MODE0, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DIV_FWAC_STAWT1_MODE1, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DIV_FWAC_STAWT2_MODE1, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DIV_FWAC_STAWT3_MODE1, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_INTEGWOOP_GAIN0_MODE0, 0xa0),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_INTEGWOOP_GAIN0_MODE1, 0xa0),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_VCO_TUNE1_MODE0, 0x24),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_VCO_TUNE2_MODE0, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_VCO_TUNE1_MODE1, 0xb4),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_VCO_TUNE2_MODE1, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_CWK_SEWECT, 0x32),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_HSCWK_SEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_COWE_CWK_EN, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_CMN_CONFIG, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SVS_MODE_CWK_SEW, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_COWECWK_DIV_MODE1, 0x08),
};

static const stwuct qmp_phy_init_tbw ipq6018_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_TX_WES_CODE_WANE_OFFSET_TX, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V4_TX_WANE_MODE_1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V4_TX_WCV_DETECT_WVW_2, 0x12),
};

static const stwuct qmp_phy_init_tbw ipq6018_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_FO_GAIN, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_SO_GAIN, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_SO_SATUWATION_AND_ENABWE, 0x7f),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_PI_CONTWOWS, 0x70),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQU_ADAPTOW_CNTWW2, 0x61),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQU_ADAPTOW_CNTWW3, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQU_ADAPTOW_CNTWW4, 0x1e),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_IDAC_TSETTWE_WOW, 0xc0),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_IDAC_TSETTWE_HIGH, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQ_OFFSET_ADAPTOW_CNTWW1, 0x73),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_OFFSET_ADAPTOW_CNTWW2, 0x80),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_SIGDET_ENABWES, 0x1c),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_SIGDET_CNTWW, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_SIGDET_DEGWITCH_CNTWW, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_WOW, 0xf0),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH2, 0x2f),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH3, 0xd3),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH4, 0x40),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_WOW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH2, 0xc8),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH3, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH4, 0xb1),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_WOW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH2, 0xc8),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH3, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH4, 0xb1),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_DFE_EN_TIMEW, 0x04),
};

static const stwuct qmp_phy_init_tbw ipq6018_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_FWW_CNTWW1, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_WEFGEN_WEQ_CONFIG1, 0x0d),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_G12S1_TXDEEMPH_M3P5DB, 0x10),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_WX_SIGDET_WVW, 0xaa),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_P2U3_WAKEUP_DWY_TIME_AUXCWK_W, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_WX_DCC_CAW_CONFIG, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_EQ_CONFIG5, 0x01),
};

static const stwuct qmp_phy_init_tbw ipq6018_pcie_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_POWEW_STATE_CONFIG2, 0x0d),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_POWEW_STATE_CONFIG4, 0x07),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_ENDPOINT_WEFCWK_DWIVE, 0xc1),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_W1P1_WAKEUP_DWY_TIME_AUXCWK_W, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_W1P2_WAKEUP_DWY_TIME_AUXCWK_W, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_OSC_DTCT_ACTIONS, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_EQ_CONFIG1, 0x11),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_PWESET_P10_PWE, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_PWESET_P10_POST, 0x58),
};

static const stwuct qmp_phy_init_tbw ipq8074_pcie_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_COM_BIAS_EN_CWKBUFWW_EN, 0x18),
	QMP_PHY_INIT_CFG(QSEWDES_COM_CWK_ENABWE1, 0x10),
	QMP_PHY_INIT_CFG(QSEWDES_COM_BG_TWIM, 0xf),
	QMP_PHY_INIT_CFG(QSEWDES_COM_WOCK_CMP_EN, 0x1),
	QMP_PHY_INIT_CFG(QSEWDES_COM_VCO_TUNE_MAP, 0x0),
	QMP_PHY_INIT_CFG(QSEWDES_COM_VCO_TUNE_TIMEW1, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_COM_VCO_TUNE_TIMEW2, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_COM_CMN_CONFIG, 0x6),
	QMP_PHY_INIT_CFG(QSEWDES_COM_PWW_IVCO, 0xf),
	QMP_PHY_INIT_CFG(QSEWDES_COM_HSCWK_SEW, 0x0),
	QMP_PHY_INIT_CFG(QSEWDES_COM_SVS_MODE_CWK_SEW, 0x1),
	QMP_PHY_INIT_CFG(QSEWDES_COM_COWE_CWK_EN, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_COM_COWECWK_DIV, 0xa),
	QMP_PHY_INIT_CFG(QSEWDES_COM_WESETSM_CNTWW, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_COM_BG_TIMEW, 0xa),
	QMP_PHY_INIT_CFG(QSEWDES_COM_SYSCWK_EN_SEW, 0xa),
	QMP_PHY_INIT_CFG(QSEWDES_COM_DEC_STAWT_MODE0, 0x82),
	QMP_PHY_INIT_CFG(QSEWDES_COM_DIV_FWAC_STAWT3_MODE0, 0x3),
	QMP_PHY_INIT_CFG(QSEWDES_COM_DIV_FWAC_STAWT2_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_COM_DIV_FWAC_STAWT1_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_COM_WOCK_CMP3_MODE0, 0x0),
	QMP_PHY_INIT_CFG(QSEWDES_COM_WOCK_CMP2_MODE0, 0xD),
	QMP_PHY_INIT_CFG(QSEWDES_COM_WOCK_CMP1_MODE0, 0xD04),
	QMP_PHY_INIT_CFG(QSEWDES_COM_CWK_SEWECT, 0x33),
	QMP_PHY_INIT_CFG(QSEWDES_COM_SYS_CWK_CTWW, 0x2),
	QMP_PHY_INIT_CFG(QSEWDES_COM_SYSCWK_BUF_ENABWE, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_COM_CP_CTWW_MODE0, 0xb),
	QMP_PHY_INIT_CFG(QSEWDES_COM_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_COM_PWW_CCTWW_MODE0, 0x28),
	QMP_PHY_INIT_CFG(QSEWDES_COM_INTEGWOOP_GAIN1_MODE0, 0x0),
	QMP_PHY_INIT_CFG(QSEWDES_COM_INTEGWOOP_GAIN0_MODE0, 0x80),
	QMP_PHY_INIT_CFG(QSEWDES_COM_BIAS_EN_CTWW_BY_PSM, 0x1),
	QMP_PHY_INIT_CFG(QSEWDES_COM_SSC_EN_CENTEW, 0x1),
	QMP_PHY_INIT_CFG(QSEWDES_COM_SSC_PEW1, 0x31),
	QMP_PHY_INIT_CFG(QSEWDES_COM_SSC_PEW2, 0x1),
	QMP_PHY_INIT_CFG(QSEWDES_COM_SSC_ADJ_PEW1, 0x2),
	QMP_PHY_INIT_CFG(QSEWDES_COM_SSC_ADJ_PEW2, 0x0),
	QMP_PHY_INIT_CFG(QSEWDES_COM_SSC_STEP_SIZE1, 0x2f),
	QMP_PHY_INIT_CFG(QSEWDES_COM_SSC_STEP_SIZE2, 0x19),
	QMP_PHY_INIT_CFG(QSEWDES_COM_CWK_EP_DIV, 0x19),
};

static const stwuct qmp_phy_init_tbw ipq8074_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_TX_HIGHZ_TWANSCEIVEWEN_BIAS_DWVW_EN, 0x45),
	QMP_PHY_INIT_CFG(QSEWDES_TX_WANE_MODE, 0x6),
	QMP_PHY_INIT_CFG(QSEWDES_TX_WES_CODE_WANE_OFFSET, 0x2),
	QMP_PHY_INIT_CFG(QSEWDES_TX_WCV_DETECT_WVW_2, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_TX_TX_EMP_POST1_WVW, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_TX_SWEW_CNTW, 0x0a),
};

static const stwuct qmp_phy_init_tbw ipq8074_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_WX_SIGDET_ENABWES, 0x1c),
	QMP_PHY_INIT_CFG(QSEWDES_WX_SIGDET_DEGWITCH_CNTWW, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_WX_WX_EQU_ADAPTOW_CNTWW2, 0x1),
	QMP_PHY_INIT_CFG(QSEWDES_WX_WX_EQU_ADAPTOW_CNTWW3, 0x0),
	QMP_PHY_INIT_CFG(QSEWDES_WX_WX_EQU_ADAPTOW_CNTWW4, 0xdb),
	QMP_PHY_INIT_CFG(QSEWDES_WX_UCDW_SO_SATUWATION_AND_ENABWE, 0x4b),
	QMP_PHY_INIT_CFG(QSEWDES_WX_UCDW_SO_GAIN, 0x4),
};

static const stwuct qmp_phy_init_tbw ipq8074_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V2_PCS_ENDPOINT_WEFCWK_DWIVE, 0x4),
	QMP_PHY_INIT_CFG(QPHY_V2_PCS_OSC_DTCT_ACTIONS, 0x0),
	QMP_PHY_INIT_CFG(QPHY_V2_PCS_PWWUP_WESET_DWY_TIME_AUXCWK, 0x40),
	QMP_PHY_INIT_CFG(QPHY_V2_PCS_W1SS_WAKEUP_DWY_TIME_AUXCWK_MSB, 0x0),
	QMP_PHY_INIT_CFG(QPHY_V2_PCS_W1SS_WAKEUP_DWY_TIME_AUXCWK_WSB, 0x40),
	QMP_PHY_INIT_CFG(QPHY_V2_PCS_PWW_WOCK_CHK_DWY_TIME_AUXCWK_WSB, 0x0),
	QMP_PHY_INIT_CFG(QPHY_V2_PCS_WP_WAKEUP_DWY_TIME_AUXCWK, 0x40),
	QMP_PHY_INIT_CFG(QPHY_V2_PCS_PWW_WOCK_CHK_DWY_TIME, 0x73),
	QMP_PHY_INIT_CFG(QPHY_V2_PCS_WX_SIGDET_WVW, 0x99),
	QMP_PHY_INIT_CFG(QPHY_V2_PCS_TXDEEMPH_M6DB_V0, 0x15),
	QMP_PHY_INIT_CFG(QPHY_V2_PCS_TXDEEMPH_M3P5DB_V0, 0xe),
};

static const stwuct qmp_phy_init_tbw ipq8074_pcie_gen3_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_PWW_BIAS_EN_CWKBUFWW_EN, 0x18),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_BIAS_EN_CTWW_BY_PSM, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_CWK_SEWECT, 0x31),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_PWW_IVCO, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_BG_TWIM, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_CMN_CONFIG, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_WOCK_CMP_EN, 0x42),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_WESETSM_CNTWW, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SVS_MODE_CWK_SEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_VCO_TUNE_MAP, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SVS_MODE_CWK_SEW, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_VCO_TUNE_TIMEW1, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_VCO_TUNE_TIMEW2, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_COWE_CWK_EN, 0x30),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_HSCWK_SEW, 0x21),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DEC_STAWT_MODE0, 0x82),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DIV_FWAC_STAWT3_MODE0, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DIV_FWAC_STAWT2_MODE0, 0x355),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DIV_FWAC_STAWT1_MODE0, 0x35555),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_WOCK_CMP2_MODE0, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_WOCK_CMP1_MODE0, 0x1a0a),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_CP_CTWW_MODE0, 0xb),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_PWW_CCTWW_MODE0, 0x28),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_INTEGWOOP_GAIN1_MODE0, 0x0),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_INTEGWOOP_GAIN0_MODE0, 0x40),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_VCO_TUNE2_MODE0, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_VCO_TUNE1_MODE0, 0x24),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SVS_MODE_CWK_SEW, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_COWE_CWK_EN, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_COWECWK_DIV, 0xa),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_CWK_SEWECT, 0x32),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SYS_CWK_CTWW, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SYSCWK_BUF_ENABWE, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SYSCWK_EN_SEW, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_BG_TIMEW, 0xa),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_HSCWK_SEW, 0x1),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DEC_STAWT_MODE1, 0x68),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DIV_FWAC_STAWT3_MODE1, 0x2),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DIV_FWAC_STAWT2_MODE1, 0x2aa),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_DIV_FWAC_STAWT1_MODE1, 0x2aaab),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_CWK_ENABWE1, 0x90),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_WOCK_CMP2_MODE1, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_WOCK_CMP1_MODE1, 0x3414),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_CP_CTWW_MODE1, 0x0b),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_PWW_WCTWW_MODE1, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_PWW_CCTWW_MODE1, 0x28),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_INTEGWOOP_GAIN1_MODE1, 0x0),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_INTEGWOOP_GAIN0_MODE1, 0x40),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_VCO_TUNE2_MODE1, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_VCO_TUNE1_MODE1, 0xb4),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_SVS_MODE_CWK_SEW, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_COWE_CWK_EN, 0x0),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_COWECWK_DIV_MODE1, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_CWK_EP_DIV_MODE0, 0x19),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_CWK_EP_DIV_MODE1, 0x28),
	QMP_PHY_INIT_CFG(QSEWDES_PWW_CWK_ENABWE1, 0x90),
};

static const stwuct qmp_phy_init_tbw ipq8074_pcie_gen3_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_TX_WES_CODE_WANE_OFFSET_TX, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V4_TX_WCV_DETECT_WVW_2, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_V4_TX_HIGHZ_DWVW_EN, 0x10),
	QMP_PHY_INIT_CFG(QSEWDES_V4_TX_WANE_MODE_1, 0x06),
};

static const stwuct qmp_phy_init_tbw ipq8074_pcie_gen3_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_SIGDET_CNTWW, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_SIGDET_ENABWES, 0x1c),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_SIGDET_DEGWITCH_CNTWW, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQU_ADAPTOW_CNTWW2, 0xe),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQU_ADAPTOW_CNTWW3, 0x4),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQU_ADAPTOW_CNTWW4, 0x1b),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_DFE_EN_TIMEW, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_SO_SATUWATION_AND_ENABWE, 0x7f),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_PI_CONTWOWS, 0x70),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQ_OFFSET_ADAPTOW_CNTWW1, 0x73),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_OFFSET_ADAPTOW_CNTWW2, 0x80),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_WOW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH2, 0xc8),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH3, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH4, 0xb1),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_WOW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH2, 0xc8),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH3, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH4, 0xb1),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_WOW, 0xf0),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH, 0x2),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH2, 0x2f),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH3, 0xd3),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH4, 0x40),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_IDAC_TSETTWE_HIGH, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_IDAC_TSETTWE_WOW, 0xc0),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_FO_GAIN, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_SO_GAIN, 0x02),
};

static const stwuct qmp_phy_init_tbw ipq8074_pcie_gen3_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_FWW_CNTWW2, 0x83),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_FWW_CNT_VAW_W, 0x9),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_FWW_CNT_VAW_H_TOW, 0x42),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_FWW_MAN_CODE, 0x40),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_FWW_CNTWW1, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_P2U3_WAKEUP_DWY_TIME_AUXCWK_H, 0x0),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_P2U3_WAKEUP_DWY_TIME_AUXCWK_W, 0x1),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_G12S1_TXDEEMPH_M3P5DB, 0x10),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_WX_DCC_CAW_CONFIG, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_WX_SIGDET_WVW, 0xaa),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_WEFGEN_WEQ_CONFIG1, 0x0d),
};

static const stwuct qmp_phy_init_tbw ipq8074_pcie_gen3_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_OSC_DTCT_ACTIONS, 0x0),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_W1P1_WAKEUP_DWY_TIME_AUXCWK_H, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_W1P1_WAKEUP_DWY_TIME_AUXCWK_W, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_W1P2_WAKEUP_DWY_TIME_AUXCWK_H, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_W1P2_WAKEUP_DWY_TIME_AUXCWK_W, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_EQ_CONFIG1, 0x11),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_EQ_CONFIG2, 0xb),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_POWEW_STATE_CONFIG4, 0x07),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG2, 0x52),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2, 0x50),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4, 0x1a),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5, 0x6),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_ENDPOINT_WEFCWK_DWIVE, 0xc1),
};

static const stwuct qmp_phy_init_tbw sdm845_qmp_pcie_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_BIAS_EN_CWKBUFWW_EN, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_CWK_SEWECT, 0x30),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_PWW_IVCO, 0x007),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_CMN_CONFIG, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_WOCK_CMP_EN, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_WESETSM_CNTWW, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_VCO_TUNE_MAP, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_VCO_TUNE2_MODE0, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_VCO_TUNE1_MODE0, 0xc9),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_VCO_TUNE_TIMEW1, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_VCO_TUNE_TIMEW2, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SVS_MODE_CWK_SEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_COWE_CWK_EN, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_COWECWK_DIV_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_CWK_EP_DIV, 0x19),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_CWK_ENABWE1, 0x90),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_DEC_STAWT_MODE0, 0x82),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_DIV_FWAC_STAWT3_MODE0, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_DIV_FWAC_STAWT2_MODE0, 0xea),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_DIV_FWAC_STAWT1_MODE0, 0xab),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_WOCK_CMP3_MODE0, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_WOCK_CMP2_MODE0, 0x0d),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_WOCK_CMP1_MODE0, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_HSCWK_SEW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_CP_CTWW_MODE0, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_PWW_CCTWW_MODE0, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_CMN_MODE, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_CWK_SEWECT, 0x33),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SYS_CWK_CTWW, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SYSCWK_BUF_ENABWE, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SYSCWK_EN_SEW, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_INTEGWOOP_GAIN1_MODE0, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_INTEGWOOP_GAIN0_MODE0, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_BG_TIMEW, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SSC_EN_CENTEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SSC_PEW1, 0x40),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SSC_PEW2, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SSC_ADJ_PEW1, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SSC_ADJ_PEW2, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SSC_STEP_SIZE1, 0x7e),
	QMP_PHY_INIT_CFG(QSEWDES_V3_COM_SSC_STEP_SIZE2, 0x15),
};

static const stwuct qmp_phy_init_tbw sdm845_qmp_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V3_TX_WES_CODE_WANE_OFFSET_TX, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V3_TX_WCV_DETECT_WVW_2, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_V3_TX_HIGHZ_DWVW_EN, 0x10),
	QMP_PHY_INIT_CFG(QSEWDES_V3_TX_WANE_MODE_1, 0x06),
};

static const stwuct qmp_phy_init_tbw sdm845_qmp_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_SIGDET_CNTWW, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_SIGDET_ENABWES, 0x10),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_SIGDET_DEGWITCH_CNTWW, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_WX_EQU_ADAPTOW_CNTWW2, 0x0e),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_WX_EQU_ADAPTOW_CNTWW3, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_WX_EQU_ADAPTOW_CNTWW4, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_UCDW_SO_SATUWATION_AND_ENABWE, 0x4b),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_UCDW_SO_GAIN, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_UCDW_SO_GAIN_HAWF, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_WX_EQ_OFFSET_ADAPTOW_CNTWW1, 0x71),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_WX_MODE_00, 0x59),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_WX_MODE_01, 0x59),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_WX_OFFSET_ADAPTOW_CNTWW2, 0x80),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_WX_INTEWFACE_MODE, 0x40),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_UCDW_PI_CONTWOWS, 0x71),
	QMP_PHY_INIT_CFG(QSEWDES_V3_WX_UCDW_FASTWOCK_COUNT_WOW, 0x40),
};

static const stwuct qmp_phy_init_tbw sdm845_qmp_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_ENDPOINT_WEFCWK_DWIVE, 0x04),

	QMP_PHY_INIT_CFG(QPHY_V3_PCS_FWW_CNTWW2, 0x83),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_FWW_CNT_VAW_W, 0x09),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_FWW_CNT_VAW_H_TOW, 0xa2),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_FWW_MAN_CODE, 0x40),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_FWW_CNTWW1, 0x02),

	QMP_PHY_INIT_CFG(QPHY_V3_PCS_OSC_DTCT_ACTIONS, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_PWWUP_WESET_DWY_TIME_AUXCWK, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_W1SS_WAKEUP_DWY_TIME_AUXCWK_MSB, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_W1SS_WAKEUP_DWY_TIME_AUXCWK_WSB, 0x20),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_WP_WAKEUP_DWY_TIME_AUXCWK_MSB, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_WP_WAKEUP_DWY_TIME_AUXCWK, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_PWW_WOCK_CHK_DWY_TIME, 0x73),

	QMP_PHY_INIT_CFG(QPHY_V3_PCS_WX_SIGDET_WVW, 0xbb),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_SIGDET_CNTWW, 0x03),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_WEFGEN_WEQ_CONFIG1, 0x0d),

	QMP_PHY_INIT_CFG(QPHY_V3_PCS_POWEW_STATE_CONFIG4, 0x00),
};

static const stwuct qmp_phy_init_tbw sdm845_qmp_pcie_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_MISC_OSC_DTCT_CONFIG2, 0x52),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_MISC_OSC_DTCT_MODE2_CONFIG2, 0x10),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_MISC_OSC_DTCT_MODE2_CONFIG4, 0x1a),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_MISC_OSC_DTCT_MODE2_CONFIG5, 0x06),
	QMP_PHY_INIT_CFG(QPHY_V3_PCS_MISC_PCIE_INT_AUX_CWK_CONFIG1, 0x00),
};

static const stwuct qmp_phy_init_tbw sdm845_qhp_pcie_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_SYSCWK_EN_SEW, 0x27),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_SSC_EN_CENTEW, 0x01),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_SSC_PEW1, 0x31),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_SSC_PEW2, 0x01),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1, 0xde),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2, 0x07),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1, 0x4c),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1, 0x06),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_BIAS_EN_CKBUFWW_EN, 0x18),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_CWK_ENABWE1, 0xb0),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_WOCK_CMP1_MODE0, 0x8c),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_WOCK_CMP2_MODE0, 0x20),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_WOCK_CMP1_MODE1, 0x14),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_WOCK_CMP2_MODE1, 0x34),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_CP_CTWW_MODE0, 0x06),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_CP_CTWW_MODE1, 0x06),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_PWW_WCTWW_MODE1, 0x16),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_PWW_CCTWW_MODE0, 0x36),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_PWW_CCTWW_MODE1, 0x36),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_WESTWIM_CTWW2, 0x05),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_WOCK_CMP_EN, 0x42),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_DEC_STAWT_MODE0, 0x82),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_DEC_STAWT_MODE1, 0x68),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_DIV_FWAC_STAWT1_MODE0, 0x55),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_DIV_FWAC_STAWT2_MODE0, 0x55),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_DIV_FWAC_STAWT3_MODE0, 0x03),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_DIV_FWAC_STAWT1_MODE1, 0xab),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_DIV_FWAC_STAWT2_MODE1, 0xaa),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_DIV_FWAC_STAWT3_MODE1, 0x02),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_INTEGWOOP_GAIN0_MODE0, 0x3f),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_INTEGWOOP_GAIN0_MODE1, 0x3f),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_VCO_TUNE_MAP, 0x10),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_CWK_SEWECT, 0x04),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_HSCWK_SEW1, 0x30),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_COWECWK_DIV, 0x04),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_COWE_CWK_EN, 0x73),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_CMN_CONFIG, 0x0c),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_SVS_MODE_CWK_SEW, 0x15),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_COWECWK_DIV_MODE1, 0x04),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_CMN_MODE, 0x01),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_VWEGCWK_DIV1, 0x22),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_VWEGCWK_DIV2, 0x00),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_BGV_TWIM, 0x20),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_COM_BG_CTWW, 0x07),
};

static const stwuct qmp_phy_init_tbw sdm845_qhp_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_DWVW_CTWW0, 0x00),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_DWVW_TAP_EN, 0x0d),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_TX_BAND_MODE, 0x01),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_WANE_MODE, 0x1a),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_PAWAWWEW_WATE, 0x2f),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_CMW_CTWW_MODE0, 0x09),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_CMW_CTWW_MODE1, 0x09),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_CMW_CTWW_MODE2, 0x1b),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_PWEAMP_CTWW_MODE1, 0x01),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_PWEAMP_CTWW_MODE2, 0x07),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_MIXEW_CTWW_MODE0, 0x31),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_MIXEW_CTWW_MODE1, 0x31),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_MIXEW_CTWW_MODE2, 0x03),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_CTWE_THWESH_DFE, 0x02),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_CGA_THWESH_DFE, 0x00),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_WXENGINE_EN0, 0x12),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_CTWE_TWAIN_TIME, 0x25),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_CTWE_DFE_OVWWP_TIME, 0x00),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_DFE_WEFWESH_TIME, 0x05),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_DFE_ENABWE_TIME, 0x01),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_VGA_GAIN, 0x26),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_DFE_GAIN, 0x12),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_EQ_GAIN, 0x04),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_OFFSET_GAIN, 0x04),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_PWE_GAIN, 0x09),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_EQ_INTVAW, 0x15),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_EDAC_INITVAW, 0x28),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_WXEQ_INITB0, 0x7f),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_WXEQ_INITB1, 0x07),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_WCVWDONE_THWESH1, 0x04),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_WXEQ_CTWW, 0x70),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_UCDW_FO_GAIN_MODE0, 0x8b),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_UCDW_FO_GAIN_MODE1, 0x08),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_UCDW_FO_GAIN_MODE2, 0x0a),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_UCDW_SO_GAIN_MODE0, 0x03),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_UCDW_SO_GAIN_MODE1, 0x04),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_UCDW_SO_GAIN_MODE2, 0x04),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_UCDW_SO_CONFIG, 0x0c),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_WX_BAND, 0x02),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_WX_WCVW_PATH1_MODE0, 0x5c),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_WX_WCVW_PATH1_MODE1, 0x3e),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_WX_WCVW_PATH1_MODE2, 0x3f),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_SIGDET_ENABWES, 0x01),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_SIGDET_CNTWW, 0xa0),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_SIGDET_DEGWITCH_CNTWW, 0x08),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_DCC_GAIN, 0x01),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_WX_EN_SIGNAW, 0xc3),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_PSM_WX_EN_CAW, 0x00),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_WX_MISC_CNTWW0, 0xbc),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_TS0_TIMEW, 0x7f),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_DWW_HIGHDATAWATE, 0x15),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_DWVW_CTWW1, 0x0c),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_DWVW_CTWW2, 0x0f),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_WX_WESETCODE_OFFSET, 0x04),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_VGA_INITVAW, 0x20),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_W0_WSM_STAWT, 0x01),
};

static const stwuct qmp_phy_init_tbw sdm845_qhp_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_PHY_POWEW_STATE_CONFIG, 0x3f),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_PHY_PCS_TX_WX_CONFIG, 0x50),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_PHY_TXMGN_MAIN_V0_M3P5DB, 0x19),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_PHY_TXMGN_POST_V0_M3P5DB, 0x07),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_PHY_TXMGN_MAIN_V0_M6DB, 0x17),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_PHY_TXMGN_POST_V0_M6DB, 0x09),
	QMP_PHY_INIT_CFG(PCIE_GEN3_QHP_PHY_POWEW_STATE_CONFIG5, 0x9f),
};

static const stwuct qmp_phy_init_tbw sc8180x_qmp_pcie_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SYSCWK_EN_SEW, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CWK_SEWECT, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_COWECWK_DIV_MODE1, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_IVCO, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP_EN, 0x42),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_VCO_TUNE1_MODE0, 0x24),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_VCO_TUNE2_MODE1, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_VCO_TUNE1_MODE1, 0xb4),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_VCO_TUNE_MAP, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_HSCWK_SEW, 0x11),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DEC_STAWT_MODE0, 0x82),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT3_MODE0, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT2_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT1_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP2_MODE0, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP1_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DEC_STAWT_MODE1, 0x68),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT3_MODE1, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT2_MODE1, 0xaa),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT1_MODE1, 0xab),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP2_MODE1, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP1_MODE1, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_HSCWK_SEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CP_CTWW_MODE0, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_CCTWW_MODE0, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CP_CTWW_MODE1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_WCTWW_MODE1, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_CCTWW_MODE1, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE2_MODE0, 0x1e),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE1_MODE0, 0xca),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE2_MODE1, 0x18),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE1_MODE1, 0xa2),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SYSCWK_BUF_ENABWE, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_EN_CENTEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_PEW1, 0x31),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_PEW2, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_STEP_SIZE1_MODE0, 0xde),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_STEP_SIZE2_MODE0, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_STEP_SIZE1_MODE1, 0x4c),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_STEP_SIZE2_MODE1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CWK_ENABWE1, 0x90),
};

static const stwuct qmp_phy_init_tbw sc8180x_qmp_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_TX_WCV_DETECT_WVW_2, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_V4_TX_WANE_MODE_1, 0x5),
};

static const stwuct qmp_phy_init_tbw sc8180x_qmp_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_SIGDET_CNTWW, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_SIGDET_ENABWES, 0x1c),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_SIGDET_DEGWITCH_CNTWW, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQU_ADAPTOW_CNTWW1, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQU_ADAPTOW_CNTWW2, 0x6e),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQU_ADAPTOW_CNTWW3, 0x6e),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQU_ADAPTOW_CNTWW4, 0x4a),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_DFE_EN_TIMEW, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_SO_SATUWATION_AND_ENABWE, 0x7f),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_PI_CONTWOWS, 0x70),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQ_OFFSET_ADAPTOW_CNTWW1, 0x17),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_VGA_CAW_CNTWW1, 0x54),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_VGA_CAW_CNTWW2, 0x37),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_WOW, 0xd4),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH, 0x54),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH2, 0xdb),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH3, 0x39),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH4, 0x31),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_WOW, 0x24),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH, 0xe4),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH2, 0xec),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH3, 0x39),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH4, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_WOW, 0x7f),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH2, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH3, 0xdb),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH4, 0x75),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_IDAC_TSETTWE_HIGH, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_IDAC_TSETTWE_WOW, 0xc0),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_AUX_DATA_TCOAWSE_TFINE, 0xa0),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WCWK_AUXDATA_SEW, 0xc0),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_DCC_CTWW1, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_GM_CAW, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_FO_GAIN, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_SO_GAIN, 0x03),
};

static const stwuct qmp_phy_init_tbw sc8180x_qmp_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_P2U3_WAKEUP_DWY_TIME_AUXCWK_W, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_WX_SIGDET_WVW, 0xaa),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_WATE_SWEW_CNTWW1, 0x0b),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_WEFGEN_WEQ_CONFIG1, 0x0d),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_EQ_CONFIG5, 0x01),
};

static const stwuct qmp_phy_init_tbw sc8180x_qmp_pcie_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_OSC_DTCT_ACTIONS, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_W1P1_WAKEUP_DWY_TIME_AUXCWK_W, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_W1P2_WAKEUP_DWY_TIME_AUXCWK_W, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_INT_AUX_CWK_CONFIG1, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_PWESET_P10_PWE, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_PWESET_P10_POST, 0x58),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_ENDPOINT_WEFCWK_DWIVE, 0xc1),
};

static const stwuct qmp_phy_init_tbw sc8280xp_qmp_pcie_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_EN_CENTEW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_PEW1, 0x31),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_PEW2, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE1_MODE0, 0xde),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE2_MODE0, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE1_MODE1, 0x4c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE2_MODE1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CWK_ENABWE1, 0x90),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_IVCO, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE0, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE1, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE0, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE1, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SYSCWK_EN_SEW, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP_EN, 0x42),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE0, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE1, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE1, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE0, 0x82),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE1, 0x68),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT1_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT2_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT3_MODE0, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT1_MODE1, 0xab),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT2_MODE1, 0xaa),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT3_MODE1, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_TUNE_MAP, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_TUNE1_MODE0, 0x24),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_TUNE1_MODE1, 0xb4),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_TUNE2_MODE1, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CWK_SEWECT, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_HSCWK_SEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_COWECWK_DIV_MODE1, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIN_VCOCAW_CMP_CODE1_MODE0, 0xb9),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIN_VCOCAW_CMP_CODE2_MODE0, 0x1e),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIN_VCOCAW_CMP_CODE1_MODE1, 0x94),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIN_VCOCAW_CMP_CODE2_MODE1, 0x18),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIN_VCOCAW_HSCWK_SEW, 0x11),
};

static const stwuct qmp_phy_init_tbw sc8280xp_qmp_gen3x1_pcie_wc_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SYSCWK_BUF_ENABWE, 0x07),
};

static const stwuct qmp_phy_init_tbw sc8280xp_qmp_gen3x2_pcie_wc_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIAS_EN_CWKBUFWW_EN, 0x14),
};

static const stwuct qmp_phy_init_tbw sc8280xp_qmp_gen3x4_pcie_sewdes_4wn_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIAS_EN_CWKBUFWW_EN, 0x1c),
};

static const stwuct qmp_phy_init_tbw sc8280xp_qmp_gen3x1_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_PI_QEC_CTWW, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WANE_MODE_1, 0x75),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WANE_MODE_4, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WES_CODE_WANE_OFFSET_TX, 0x1d),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WES_CODE_WANE_OFFSET_WX, 0x0c),
};

static const stwuct qmp_phy_init_tbw sc8280xp_qmp_gen3x1_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_WOW, 0x7f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH2, 0xbf),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH3, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH4, 0xd8),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_01_WOW, 0xdc),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_01_HIGH, 0xdc),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_01_HIGH2, 0x5c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_01_HIGH3, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_01_HIGH4, 0xa6),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_TX_ADAPT_POST_THWESH, 0xf0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_10_HIGH3, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_VGA_CAW_CNTWW2, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_GM_CAW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_UCDW_SB2_THWESH1, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_UCDW_SB2_THWESH2, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_UCDW_PI_CONTWOWS, 0xf0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_DFE_CTWE_POST_CAW_OFFSET, 0x38),
};

static const stwuct qmp_phy_init_tbw sc8280xp_qmp_gen3x1_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_WEFGEN_WEQ_CONFIG1, 0x05),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_WX_SIGDET_WVW, 0x77),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_WATE_SWEW_CNTWW1, 0x0b),
};

static const stwuct qmp_phy_init_tbw sc8280xp_qmp_gen3x1_pcie_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_PCIE_OSC_DTCT_ACTIONS, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_PCIE_INT_AUX_CWK_CONFIG1, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_PCIE_EQ_CONFIG2, 0x0f),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_PCIE_ENDPOINT_WEFCWK_DWIVE, 0xc1),
};

static const stwuct qmp_phy_init_tbw sc8280xp_qmp_gen3x2_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG_WANE(QSEWDES_V5_TX_PI_QEC_CTWW, 0x02, 1),
	QMP_PHY_INIT_CFG_WANE(QSEWDES_V5_TX_PI_QEC_CTWW, 0x04, 2),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WANE_MODE_1, 0xd5),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WANE_MODE_4, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WES_CODE_WANE_OFFSET_TX, 0x11),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WES_CODE_WANE_OFFSET_WX, 0x0c),
};

static const stwuct qmp_phy_init_tbw sc8280xp_qmp_gen3x2_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_WOW, 0x7f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH2, 0x7f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH3, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH4, 0xd8),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_01_WOW, 0xdc),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_01_HIGH, 0xdc),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_01_HIGH2, 0x5c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_01_HIGH3, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_01_HIGH4, 0xa6),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_10_HIGH3, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_VGA_CAW_CNTWW2, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_GM_CAW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_UCDW_SB2_THWESH1, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_UCDW_SB2_THWESH2, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_UCDW_PI_CONTWOWS, 0xf0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_DFE_CTWE_POST_CAW_OFFSET, 0x38),
};

static const stwuct qmp_phy_init_tbw sc8280xp_qmp_gen3x2_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_WEFGEN_WEQ_CONFIG1, 0x05),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_WX_SIGDET_WVW, 0x88),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_WATE_SWEW_CNTWW1, 0x0b),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_EQ_CONFIG3, 0x0f),
};

static const stwuct qmp_phy_init_tbw sc8280xp_qmp_gen3x2_pcie_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_PCIE_POWEW_STATE_CONFIG2, 0x1d),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_PCIE_POWEW_STATE_CONFIG4, 0x07),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_PCIE_ENDPOINT_WEFCWK_DWIVE, 0xc1),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_PCIE_OSC_DTCT_ACTIONS, 0x00),
};

static const stwuct qmp_phy_init_tbw sm8250_qmp_pcie_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SYSCWK_EN_SEW, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CWK_SEWECT, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_COWECWK_DIV_MODE1, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_IVCO, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP_EN, 0x42),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_VCO_TUNE1_MODE0, 0x24),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_VCO_TUNE2_MODE1, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_VCO_TUNE1_MODE1, 0xb4),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_VCO_TUNE_MAP, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_HSCWK_SEW, 0x11),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DEC_STAWT_MODE0, 0x82),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT3_MODE0, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT2_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT1_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP2_MODE0, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP1_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DEC_STAWT_MODE1, 0x68),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT3_MODE1, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT2_MODE1, 0xaa),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT1_MODE1, 0xab),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP2_MODE1, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP1_MODE1, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_HSCWK_SEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CP_CTWW_MODE0, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_CCTWW_MODE0, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CP_CTWW_MODE1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_WCTWW_MODE1, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_CCTWW_MODE1, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE2_MODE0, 0x1e),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE1_MODE0, 0xca),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE2_MODE1, 0x18),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE1_MODE1, 0xa2),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_EN_CENTEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_PEW1, 0x31),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_PEW2, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_STEP_SIZE1_MODE0, 0xde),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_STEP_SIZE2_MODE0, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_STEP_SIZE1_MODE1, 0x4c),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_STEP_SIZE2_MODE1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CWK_ENABWE1, 0x90),
};

static const stwuct qmp_phy_init_tbw sm8250_qmp_gen3x1_pcie_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SYSCWK_BUF_ENABWE, 0x07),
};

static const stwuct qmp_phy_init_tbw sm8250_qmp_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_TX_WCV_DETECT_WVW_2, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_V4_TX_WANE_MODE_1, 0x35),
	QMP_PHY_INIT_CFG(QSEWDES_V4_TX_WES_CODE_WANE_OFFSET_TX, 0x11),
};

static const stwuct qmp_phy_init_tbw sm8250_qmp_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_FO_GAIN, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_SO_GAIN, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_GM_CAW, 0x1b),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_IDAC_TSETTWE_HIGH, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_IDAC_TSETTWE_WOW, 0xc0),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_AUX_DATA_TCOAWSE_TFINE, 0x30),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_VGA_CAW_CNTWW1, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_VGA_CAW_CNTWW2, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_SO_SATUWATION_AND_ENABWE, 0x7f),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_UCDW_PI_CONTWOWS, 0x70),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQU_ADAPTOW_CNTWW2, 0x0e),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQU_ADAPTOW_CNTWW3, 0x4a),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQU_ADAPTOW_CNTWW4, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_SIGDET_CNTWW, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_SIGDET_ENABWES, 0x1c),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_SIGDET_DEGWITCH_CNTWW, 0x1e),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQ_OFFSET_ADAPTOW_CNTWW1, 0x17),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_WOW, 0xd4),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH, 0x54),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH2, 0xdb),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH3, 0x3b),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_10_HIGH4, 0x31),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_WOW, 0x24),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH2, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH3, 0x7f),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_DCC_CTWW1, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH, 0xe4),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH2, 0xec),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH3, 0x3b),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_01_HIGH4, 0x36),
};

static const stwuct qmp_phy_init_tbw sm8250_qmp_gen3x1_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WCWK_AUXDATA_SEW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQU_ADAPTOW_CNTWW1, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_DFE_EN_TIMEW, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_WOW, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH4, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_DFE_CTWE_POST_CAW_OFFSET, 0x30),
};

static const stwuct qmp_phy_init_tbw sm8250_qmp_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_P2U3_WAKEUP_DWY_TIME_AUXCWK_W, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_WX_SIGDET_WVW, 0x77),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_WATE_SWEW_CNTWW1, 0x0b),
};

static const stwuct qmp_phy_init_tbw sm8250_qmp_gen3x1_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_WEFGEN_WEQ_CONFIG1, 0x0d),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_EQ_CONFIG5, 0x12),
};

static const stwuct qmp_phy_init_tbw sm8250_qmp_pcie_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_OSC_DTCT_ACTIONS, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_W1P1_WAKEUP_DWY_TIME_AUXCWK_W, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_W1P2_WAKEUP_DWY_TIME_AUXCWK_W, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_PWESET_P6_P7_PWE, 0x33),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_PWESET_P10_PWE, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_PWESET_P10_POST, 0x58),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_ENDPOINT_WEFCWK_DWIVE, 0xc1),
};

static const stwuct qmp_phy_init_tbw sm8250_qmp_gen3x1_pcie_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_INT_AUX_CWK_CONFIG1, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_EQ_CONFIG2, 0x0f),
};

static const stwuct qmp_phy_init_tbw sm8250_qmp_gen3x2_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_TX_PI_QEC_CTWW, 0x20),
};

static const stwuct qmp_phy_init_tbw sm8250_qmp_gen3x2_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_EQU_ADAPTOW_CNTWW1, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_WOW, 0xbf),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_WX_MODE_00_HIGH4, 0x15),
	QMP_PHY_INIT_CFG(QSEWDES_V4_WX_DFE_CTWE_POST_CAW_OFFSET, 0x38),
};

static const stwuct qmp_phy_init_tbw sm8250_qmp_gen3x2_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_WEFGEN_WEQ_CONFIG1, 0x05),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_EQ_CONFIG2, 0x0f),
};

static const stwuct qmp_phy_init_tbw sm8250_qmp_gen3x2_pcie_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_POWEW_STATE_CONFIG2, 0x0d),
	QMP_PHY_INIT_CFG(QPHY_V4_PCS_PCIE_POWEW_STATE_CONFIG4, 0x07),
};

static const stwuct qmp_phy_init_tbw sdx55_qmp_pcie_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIAS_EN_CWKBUFWW_EN, 0x18),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_IVCO, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP_EN, 0x46),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP_CFG, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_VCO_TUNE_MAP, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_HSCWK_SEW, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_HSCWK_HS_SWITCH_SEW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_COWECWK_DIV_MODE0, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_COWECWK_DIV_MODE1, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CMN_MISC1, 0x88),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CMN_MISC2, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CMN_MODE, 0x17),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_VCO_DC_WEVEW_CTWW, 0x0b),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_HSCWK_SEW, 0x22),
};

static const stwuct qmp_phy_init_tbw sdx55_qmp_pcie_wc_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_EN_CENTEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_PEW1, 0x31),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_PEW2, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_STEP_SIZE1_MODE0, 0xce),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_STEP_SIZE2_MODE0, 0x0b),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_STEP_SIZE1_MODE1, 0x97),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SSC_STEP_SIZE2_MODE1, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CWK_ENABWE1, 0x90),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CWK_EP_DIV_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CWK_EP_DIV_MODE1, 0x10),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CP_CTWW_MODE0, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CP_CTWW_MODE1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_WCTWW_MODE1, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_CCTWW_MODE0, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_CCTWW_MODE1, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SYSCWK_EN_SEW, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP1_MODE0, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP2_MODE0, 0x0d),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP1_MODE1, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP2_MODE1, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DEC_STAWT_MODE0, 0xc3),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DEC_STAWT_MODE1, 0xd0),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT3_MODE0, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT1_MODE1, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT2_MODE1, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT3_MODE1, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CWK_SEWECT, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE1_MODE0, 0xca),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE2_MODE0, 0x1e),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE1_MODE1, 0xd8),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE2_MODE1, 0x20),
};

static const stwuct qmp_phy_init_tbw sdx55_qmp_pcie_ep_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BG_TIMEW, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SYS_CWK_CTWW, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CP_CTWW_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CP_CTWW_MODE1, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_WCTWW_MODE0, 0x19),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_WCTWW_MODE1, 0x19),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_CCTWW_MODE0, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_PWW_CCTWW_MODE1, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_SYSCWK_EN_SEW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP1_MODE0, 0x7f),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP2_MODE0, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP1_MODE1, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_WOCK_CMP2_MODE1, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DEC_STAWT_MODE0, 0x4b),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DEC_STAWT_MODE1, 0x50),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_DIV_FWAC_STAWT3_MODE0, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_INTEGWOOP_GAIN0_MODE0, 0xfb),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_INTEGWOOP_GAIN1_MODE0, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_INTEGWOOP_GAIN0_MODE1, 0xfb),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_INTEGWOOP_GAIN1_MODE1, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_CMN_CONFIG, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE1_MODE0, 0x56),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE2_MODE0, 0x1d),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE1_MODE1, 0x4b),
	QMP_PHY_INIT_CFG(QSEWDES_V4_COM_BIN_VCOCAW_CMP_CODE2_MODE1, 0x1f),
};

static const stwuct qmp_phy_init_tbw sdx55_qmp_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_TX_WANE_MODE_1, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_TX_WANE_MODE_2, 0xf6),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_TX_WANE_MODE_3, 0x13),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_TX_VMODE_CTWW1, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_TX_PI_QEC_CTWW, 0x00),
};

static const stwuct qmp_phy_init_tbw sdx55_qmp_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_FO_GAIN_WATE2, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_UCDW_PI_CONTWOWS, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_AUX_DATA_TCOAWSE_TFINE, 0x7f),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_DFE_3, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_DFE_DAC_ENABWE1, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_DFE_DAC_ENABWE2, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_VGA_CAW_CNTWW2, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_WX_EQ_OFFSET_ADAPTOW_CNTWW1, 0x27),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_WX_MODE_WATE_0_1_B1, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_WX_MODE_WATE_0_1_B2, 0x5a),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_WX_MODE_WATE_0_1_B3, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_WX_MODE_WATE_0_1_B4, 0x37),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_WX_MODE_WATE2_B0, 0xbd),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_WX_MODE_WATE2_B1, 0xf9),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_WX_MODE_WATE2_B2, 0xbf),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_WX_MODE_WATE2_B3, 0xce),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_WX_MODE_WATE2_B4, 0x62),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_WX_MODE_WATE3_B0, 0xbf),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_WX_MODE_WATE3_B1, 0x7d),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_WX_MODE_WATE3_B2, 0xbf),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_WX_MODE_WATE3_B3, 0xcf),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_WX_MODE_WATE3_B4, 0xd6),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_PHPWE_CTWW, 0xa0),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_DFE_CTWE_POST_CAW_OFFSET, 0x38),
	QMP_PHY_INIT_CFG(QSEWDES_V4_20_WX_MAWG_COAWSE_CTWW2, 0x12),
};

static const stwuct qmp_phy_init_tbw sdx55_qmp_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_20_PCS_WX_SIGDET_WVW, 0x77),
	QMP_PHY_INIT_CFG(QPHY_V4_20_PCS_EQ_CONFIG2, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_20_PCS_EQ_CONFIG4, 0x16),
	QMP_PHY_INIT_CFG(QPHY_V4_20_PCS_EQ_CONFIG5, 0x02),
};

static const stwuct qmp_phy_init_tbw sdx55_qmp_pcie_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_20_PCS_PCIE_EQ_CONFIG1, 0x17),
	QMP_PHY_INIT_CFG(QPHY_V4_20_PCS_PCIE_G3_WXEQEVAW_TIME, 0x13),
	QMP_PHY_INIT_CFG(QPHY_V4_20_PCS_PCIE_G4_WXEQEVAW_TIME, 0x13),
	QMP_PHY_INIT_CFG(QPHY_V4_20_PCS_PCIE_G4_EQ_CONFIG2, 0x01),
	QMP_PHY_INIT_CFG(QPHY_V4_20_PCS_PCIE_G4_EQ_CONFIG5, 0x02),
};

static const stwuct qmp_phy_init_tbw sdx55_qmp_pcie_wc_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_20_PCS_PCIE_ENDPOINT_WEFCWK_DWIVE, 0xc1),
	QMP_PHY_INIT_CFG(QPHY_V4_20_PCS_PCIE_OSC_DTCT_ACTIONS, 0x00),
};

static const stwuct qmp_phy_init_tbw sdx55_qmp_pcie_ep_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V4_20_PCS_WANE1_INSIG_SW_CTWW2, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V4_20_PCS_WANE1_INSIG_MX_CTWW2, 0x00),
};

static const stwuct qmp_phy_init_tbw sdx65_qmp_pcie_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BG_TIMEW, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIAS_EN_CWKBUFWW_EN, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SYS_CWK_CTWW, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_IVCO, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE0, 0x27),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE1, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE0, 0x17),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE1, 0x19),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE0, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE1, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SYSCWK_EN_SEW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP_EN, 0x46),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP_CFG, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE0, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE0, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE1, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE1, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE0, 0x19),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE1, 0x28),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_INTEGWOOP_GAIN0_MODE0, 0xfb),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_INTEGWOOP_GAIN1_MODE0, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_INTEGWOOP_GAIN0_MODE1, 0xfb),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_INTEGWOOP_GAIN1_MODE1, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_TUNE_MAP, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_HSCWK_SEW, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_HSCWK_HS_SWITCH_SEW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_COWECWK_DIV_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_COWECWK_DIV_MODE1, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_COWE_CWK_EN, 0x60),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CMN_MISC1, 0x88),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CMN_CONFIG, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CMN_MODE, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CMN_MODE_CONTD, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_DC_WEVEW_CTWW, 0x0f),
};

static const stwuct qmp_phy_init_tbw sdx65_qmp_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_WANE_MODE_1, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_WANE_MODE_2, 0xf6),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_WANE_MODE_3, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_VMODE_CTWW1, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_PI_QEC_CTWW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_WES_CODE_WANE_OFFSET_TX, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_WES_CODE_WANE_OFFSET_WX, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_WCV_DETECT_WVW_2, 0x12),
};

static const stwuct qmp_phy_init_tbw sdx65_qmp_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_AUX_DATA_THWESH_BIN_WATE_0_1, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_2, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_TX_ADAPT_PWE_THWESH1, 0x3e),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_TX_ADAPT_PWE_THWESH2, 0x1e),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_TX_ADAPT_POST_THWESH1, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_TX_ADAPT_POST_THWESH2, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_TX_ADAPT_MAIN_THWESH1, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_TX_ADAPT_MAIN_THWESH2, 0x1d),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_VGA_CAW_CNTWW1, 0x44),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_VGA_CAW_CNTWW2, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_EQU_ADAPTOW_CNTWW2, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_EQU_ADAPTOW_CNTWW3, 0x4a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_EQ_OFFSET_ADAPTOW_CNTWW1, 0x74),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_OFFSET_ADAPTOW_CNTWW2, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_SIGDET_ENABWES, 0x1c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_SIGDET_CNTWW, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_SIGDET_DEGWITCH_CNTWW, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B0, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B1, 0xcc),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B2, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B3, 0xcc),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B4, 0x64),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B5, 0x4a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B6, 0x29),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_PHPWE_CTWW, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DCC_CTWW1, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH1_WATE210, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH1_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH2_WATE210, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH2_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH3_WATE210, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH3_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH4_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH5_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH6_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_UCDW_FO_GAIN_WATE2, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_UCDW_FO_GAIN_WATE3, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_UCDW_PI_CONTWOWS, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_AUX_DATA_THWESH_BIN_WATE_2_3, 0x37),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_IDAC_SAOFFSET, 0x10),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_3, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_DAC_ENABWE1, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_DAC_ENABWE2, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_VGA_CAW_MAN_VAW, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_GM_CAW, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_EQU_ADAPTOW_CNTWW4, 0x0b),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B0, 0xc5),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B1, 0xac),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B2, 0xb6),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B3, 0xc0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B4, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B5, 0xfb),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B6, 0x0d),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B0, 0xc5),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B1, 0xee),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B2, 0xbf),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B3, 0xa0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B4, 0x81),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B5, 0xde),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B6, 0x7f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_EN_TIMEW, 0x28),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_CTWE_POST_CAW_OFFSET, 0x38),
};

static const stwuct qmp_phy_init_tbw sdx65_qmp_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_G3S2_PWE_GAIN, 0x2e),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_WX_SIGDET_WVW, 0xaa),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_EQ_CONFIG2, 0x0d),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_EQ_CONFIG4, 0x16),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_EQ_CONFIG5, 0x22),
};

static const stwuct qmp_phy_init_tbw sdx65_qmp_pcie_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_EQ_CONFIG1, 0x16),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_WX_MAWGINING_CONFIG3, 0x28),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5, 0x08),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_G4_EQ_CONFIG2, 0x0d),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_G4_EQ_CONFIG5, 0x02),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_G4_PWE_GAIN, 0x2e),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_WANE1_INSIG_SW_CTWW2, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_WANE1_INSIG_MX_CTWW2, 0x00),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen3_pcie_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SYSCWK_EN_SEW, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CWK_SEWECT, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_COWECWK_DIV_MODE1, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_IVCO, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP_EN, 0x42),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_TUNE1_MODE0, 0x24),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_TUNE2_MODE1, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_TUNE1_MODE1, 0xb4),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_TUNE_MAP, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIN_VCOCAW_HSCWK_SEW, 0x11),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE0, 0x82),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT3_MODE0, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT2_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT1_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE0, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE1, 0x68),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT3_MODE1, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT2_MODE1, 0xaa),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT1_MODE1, 0xab),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE1, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE1, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_HSCWK_SEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE0, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE0, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE1, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE1, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIN_VCOCAW_CMP_CODE2_MODE0, 0x1e),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIN_VCOCAW_CMP_CODE1_MODE0, 0xca),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIN_VCOCAW_CMP_CODE2_MODE1, 0x18),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIN_VCOCAW_CMP_CODE1_MODE1, 0xa2),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_EN_CENTEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_PEW1, 0x31),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_PEW2, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE1_MODE0, 0xde),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE2_MODE0, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE1_MODE1, 0x4c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE2_MODE1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CWK_ENABWE1, 0x90),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen3x1_pcie_wc_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SYSCWK_BUF_ENABWE, 0x07),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen3x1_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_PI_QEC_CTWW, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WANE_MODE_1, 0x75),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WANE_MODE_4, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WES_CODE_WANE_OFFSET_TX, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WES_CODE_WANE_OFFSET_WX, 0x04),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen3_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_WOW, 0x7f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH4, 0xd8),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_01_WOW, 0xdc),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_01_HIGH, 0xdc),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_01_HIGH2, 0x5c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_01_HIGH3, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_01_HIGH4, 0xa6),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_10_HIGH3, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_GM_CAW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_UCDW_SB2_THWESH1, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_UCDW_SB2_THWESH2, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_DFE_CTWE_POST_CAW_OFFSET, 0x38),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_TX_ADAPT_POST_THWESH, 0xf0),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen3x1_pcie_wc_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH2, 0xbf),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH3, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_10_HIGH4, 0x38),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_VGA_CAW_CNTWW2, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_UCDW_PI_CONTWOWS, 0xf0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_EQU_ADAPTOW_CNTWW4, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_UCDW_FO_GAIN, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_UCDW_SO_GAIN, 0x05),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen3_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_WX_SIGDET_WVW, 0x77),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_WATE_SWEW_CNTWW1, 0x0b),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_WEFGEN_WEQ_CONFIG1, 0x05),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen3x1_pcie_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_PCIE_OSC_DTCT_ACTIONS, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_PCIE_INT_AUX_CWK_CONFIG1, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_PCIE_EQ_CONFIG2, 0x0f),
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_PCIE_ENDPOINT_WEFCWK_DWIVE, 0xc1),
};

static const stwuct qmp_phy_init_tbw sm8350_qmp_gen3x1_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_PI_QEC_CTWW, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WANE_MODE_1, 0x75),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WANE_MODE_4, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WES_CODE_WANE_OFFSET_TX, 0x1d),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WES_CODE_WANE_OFFSET_WX, 0x0c),
};

static const stwuct qmp_phy_init_tbw sm8350_qmp_gen3x1_pcie_wc_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH2, 0xbf),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH3, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_VGA_CAW_CNTWW2, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_UCDW_PI_CONTWOWS, 0xf0),
};

static const stwuct qmp_phy_init_tbw sm8350_qmp_gen3x2_pcie_wc_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH2, 0x7f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_WX_MODE_00_HIGH3, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_WX_VGA_CAW_CNTWW2, 0x0f),
};

static const stwuct qmp_phy_init_tbw sm8350_qmp_gen3x2_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG_WANE(QSEWDES_V5_TX_PI_QEC_CTWW, 0x02, 1),
	QMP_PHY_INIT_CFG_WANE(QSEWDES_V5_TX_PI_QEC_CTWW, 0x04, 2),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WANE_MODE_1, 0xd5),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WANE_MODE_4, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WES_CODE_WANE_OFFSET_TX, 0x1d),
	QMP_PHY_INIT_CFG(QSEWDES_V5_TX_WES_CODE_WANE_OFFSET_WX, 0x0c),
};

static const stwuct qmp_phy_init_tbw sm8350_qmp_gen3x2_pcie_wc_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_PCS_EQ_CONFIG2, 0x0f),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen4x2_pcie_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIAS_EN_CWKBUFWW_EN, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_IVCO, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP_EN, 0x46),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP_CFG, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_TUNE_MAP, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_HSCWK_SEW, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_HSCWK_HS_SWITCH_SEW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_COWECWK_DIV_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_COWECWK_DIV_MODE1, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CMN_MISC1, 0x88),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CMN_CONFIG, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CMN_MODE, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_DC_WEVEW_CTWW, 0x0f),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen4x2_pcie_wc_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_PEW1, 0x31),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_PEW2, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE1_MODE0, 0xde),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE2_MODE0, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE1_MODE1, 0x97),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE2_MODE1, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CWK_ENABWE1, 0x90),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE0, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE1, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE0, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE1, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SYSCWK_EN_SEW, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE0, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE1, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE1, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE0, 0x82),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE1, 0xd0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT1_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT2_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT3_MODE0, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT1_MODE1, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT2_MODE1, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT3_MODE1, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CWK_SEWECT, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_COWE_CWK_EN, 0x20),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen4x2_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_WANE_MODE_1, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_WANE_MODE_2, 0xf6),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_WES_CODE_WANE_OFFSET_TX, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_WES_CODE_WANE_OFFSET_WX, 0x0c),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen4x2_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_UCDW_PI_CONTWOWS, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_CTWE_POST_CAW_OFFSET, 0x38),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B1, 0xcc),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B2, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B3, 0xcc),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B5, 0x4a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B6, 0x29),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B0, 0xc5),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B1, 0xad),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B2, 0xb6),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B3, 0xc0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B4, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B5, 0xfb),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B6, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B0, 0xc7),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B1, 0xef),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B2, 0xbf),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B3, 0xa0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B4, 0x81),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B5, 0xde),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B6, 0x7f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_PHPWE_CTWW, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_AUX_DATA_THWESH_BIN_WATE_0_1, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_AUX_DATA_THWESH_BIN_WATE_2_3, 0x37),

	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_3, 0x05),

	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH1_WATE3, 0x1f),

	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH2_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH3_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH4_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH5_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH6_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH1_WATE210, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH2_WATE210, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH3_WATE210, 0x1f),

	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_UCDW_FO_GAIN_WATE2, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_UCDW_FO_GAIN_WATE3, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_VGA_CAW_MAN_VAW, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_EQU_ADAPTOW_CNTWW4, 0x0b),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_IDAC_SAOFFSET, 0x10),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_DAC_ENABWE1, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_GM_CAW, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_TX_ADAPT_POST_THWESH1, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_TX_ADAPT_POST_THWESH2, 0x1f),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen4x2_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_EQ_CONFIG4, 0x16),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_EQ_CONFIG5, 0x22),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_G3S2_PWE_GAIN, 0x2e),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_WX_SIGDET_WVW, 0x99),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen4x2_pcie_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_G4_EQ_CONFIG5, 0x02),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_EQ_CONFIG1, 0x16),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_WX_MAWGINING_CONFIG3, 0x28),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_G4_PWE_GAIN, 0x2e),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen4x2_pcie_wc_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_ENDPOINT_WEFCWK_DWIVE, 0xc1),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_OSC_DTCT_ACTIONS, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_PWESET_P10_POST, 0x00),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen4x2_pcie_ep_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BG_TIMEW, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SYS_CWK_CTWW, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE0, 0x27),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE1, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE0, 0x17),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE1, 0x19),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE0, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE1, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SYSCWK_EN_SEW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE0, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE0, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE1, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE1, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE0, 0x19),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE1, 0x28),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_INTEGWOOP_GAIN0_MODE0, 0xfb),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_INTEGWOOP_GAIN1_MODE0, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_INTEGWOOP_GAIN0_MODE1, 0xfb),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_INTEGWOOP_GAIN1_MODE1, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_COWE_CWK_EN, 0x60),
};

static const stwuct qmp_phy_init_tbw sm8450_qmp_gen4x2_pcie_ep_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5, 0x08),
};

static const stwuct qmp_phy_init_tbw sm8550_qmp_gen3x2_pcie_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SSC_EN_CENTEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SSC_PEW1, 0x62),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SSC_PEW2, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SSC_STEP_SIZE1_MODE0, 0xf8),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SSC_STEP_SIZE2_MODE0, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SSC_STEP_SIZE1_MODE1, 0x93),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SSC_STEP_SIZE2_MODE1, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_CWK_ENABWE1, 0x90),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SYS_CWK_CTWW, 0x82),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_PWW_IVCO, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_CP_CTWW_MODE0, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_CP_CTWW_MODE1, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_PWW_WCTWW_MODE1, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_PWW_CCTWW_MODE0, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_PWW_CCTWW_MODE1, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SYSCWK_EN_SEW, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_BG_TIMEW, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_WOCK_CMP_EN, 0x42),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_WOCK_CMP1_MODE0, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_WOCK_CMP2_MODE0, 0x0d),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_WOCK_CMP1_MODE1, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_WOCK_CMP2_MODE1, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DEC_STAWT_MODE0, 0x41),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DEC_STAWT_MODE1, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DIV_FWAC_STAWT1_MODE0, 0xab),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DIV_FWAC_STAWT2_MODE0, 0xaa),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DIV_FWAC_STAWT3_MODE0, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DIV_FWAC_STAWT1_MODE1, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DIV_FWAC_STAWT2_MODE1, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DIV_FWAC_STAWT3_MODE1, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_VCO_TUNE_MAP, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_CWK_SEWECT, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_HSCWK_SEW_1, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_COWECWK_DIV_MODE1, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_CMN_CONFIG_1, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_ADDITIONAW_MISC_3, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_COWE_CWK_EN, 0xa0),
};

static const stwuct qmp_phy_init_tbw sm8550_qmp_gen3x2_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V6_TX_WANE_MODE_1, 0x15),
	QMP_PHY_INIT_CFG(QSEWDES_V6_TX_WANE_MODE_4, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V6_TX_PI_QEC_CTWW, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V6_TX_WES_CODE_WANE_OFFSET_WX, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V6_TX_WES_CODE_WANE_OFFSET_TX, 0x18),
};

static const stwuct qmp_phy_init_tbw sm8550_qmp_gen3x2_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_DFE_CTWE_POST_CAW_OFFSET, 0x38),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_GM_CAW, 0x11),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_WX_MODE_00_HIGH, 0xbf),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_WX_MODE_00_HIGH2, 0xbf),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_WX_MODE_00_HIGH3, 0xb7),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_WX_MODE_00_HIGH4, 0xea),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_WX_MODE_00_WOW, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_WX_MODE_01_HIGH, 0x5c),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_WX_MODE_01_HIGH2, 0x9c),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_WX_MODE_01_HIGH3, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_WX_MODE_01_HIGH4, 0x89),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_WX_MODE_01_WOW, 0xdc),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_WX_MODE_10_HIGH, 0x94),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_WX_MODE_10_HIGH2, 0x5b),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_WX_MODE_10_HIGH3, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_WX_MODE_10_HIGH4, 0x89),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_TX_ADAPT_POST_THWESH, 0xf0),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_UCDW_FO_GAIN, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_UCDW_SO_GAIN, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_UCDW_SB2_THWESH1, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_UCDW_SB2_THWESH2, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_VGA_CAW_CNTWW2, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_SIDGET_ENABWES, 0x1c),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_WX_IDAC_TSETTWE_WOW, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WX_SIGDET_CAW_TWIM, 0x08),
};

static const stwuct qmp_phy_init_tbw sm8550_qmp_gen3x2_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V6_PCS_WEFGEN_WEQ_CONFIG1, 0x05),
	QMP_PHY_INIT_CFG(QPHY_V6_PCS_WX_SIGDET_WVW, 0x77),
	QMP_PHY_INIT_CFG(QPHY_V6_PCS_WATE_SWEW_CNTWW1, 0x0b),
	QMP_PHY_INIT_CFG(QPHY_V6_PCS_EQ_CONFIG2, 0x0f),
	QMP_PHY_INIT_CFG(QPHY_V6_PCS_PCS_TX_WX_CONFIG, 0x8c),
};

static const stwuct qmp_phy_init_tbw sm8550_qmp_gen3x2_pcie_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_PCS_PCIE_POWEW_STATE_CONFIG2, 0x1d),
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_PCS_PCIE_POWEW_STATE_CONFIG4, 0x07),
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_PCS_PCIE_ENDPOINT_WEFCWK_DWIVE, 0xc1),
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_PCS_PCIE_OSC_DTCT_ACTIONS, 0x00),
};

static const stwuct qmp_phy_init_tbw sm8550_qmp_gen4x2_pcie_sewdes_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SSC_STEP_SIZE1_MODE1, 0x26),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SSC_STEP_SIZE2_MODE1, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_CP_CTWW_MODE1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_PWW_WCTWW_MODE1, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_PWW_CCTWW_MODE1, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_COWECWK_DIV_MODE1, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_WOCK_CMP1_MODE1, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_WOCK_CMP2_MODE1, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DEC_STAWT_MODE1, 0x68),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DIV_FWAC_STAWT1_MODE1, 0xab),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DIV_FWAC_STAWT2_MODE1, 0xaa),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DIV_FWAC_STAWT3_MODE1, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_HSCWK_SEW_1, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SSC_STEP_SIZE1_MODE0, 0xf8),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SSC_STEP_SIZE2_MODE0, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_CP_CTWW_MODE0, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_PWW_CCTWW_MODE0, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_PWW_COWE_CWK_DIV_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_WOCK_CMP1_MODE0, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_WOCK_CMP2_MODE0, 0x0d),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DEC_STAWT_MODE0, 0x41),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DIV_FWAC_STAWT1_MODE0, 0xab),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DIV_FWAC_STAWT2_MODE0, 0xaa),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_DIV_FWAC_STAWT3_MODE0, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_HSCWK_HS_SWITCH_SEW_1, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_BG_TIMEW, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SSC_EN_CENTEW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SSC_PEW1, 0x62),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SSC_PEW2, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_PWW_POST_DIV_MUX, 0x40),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_PWW_BIAS_EN_CWK_BUFWW_EN, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_CWK_ENABWE1, 0x90),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SYS_CWK_CTWW, 0x82),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_PWW_IVCO, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_SYSCWK_EN_SEW, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_WOCK_CMP_EN, 0x46),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_WOCK_CMP_CFG, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_VCO_TUNE_MAP, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_CWK_SEWECT, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_COWE_CWK_EN, 0xa0),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_CMN_CONFIG_1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_CMN_MISC_1, 0x88),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_CMN_MODE, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V6_COM_PWW_VCO_DC_WEVEW_CTWW, 0x0f),
};

static const stwuct qmp_phy_init_tbw sm8550_qmp_gen4x2_pcie_wn_shwd_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WXCWK_DIV2_CTWW, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_Q_EN_WATES, 0xe),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_DFE_DAC_ENABWE1, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_TX_ADAPT_POST_THWESH1, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_TX_ADAPT_POST_THWESH2, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MODE_WATE_0_1_B0, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MODE_WATE_0_1_B1, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MODE_WATE_0_1_B2, 0xdb),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MODE_WATE_0_1_B3, 0x9a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MODE_WATE_0_1_B4, 0x38),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MODE_WATE_0_1_B5, 0xb6),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MODE_WATE_0_1_B6, 0x64),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MAWG_COAWSE_THWESH1_WATE210, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MAWG_COAWSE_THWESH1_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MAWG_COAWSE_THWESH2_WATE210, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MAWG_COAWSE_THWESH2_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MAWG_COAWSE_THWESH3_WATE210, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MAWG_COAWSE_THWESH3_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MAWG_COAWSE_THWESH4_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MAWG_COAWSE_THWESH5_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V6_WN_SHWD_WX_MAWG_COAWSE_THWESH6_WATE3, 0x1f),
};

static const stwuct qmp_phy_init_tbw sm8550_qmp_gen4x2_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_TX_WES_CODE_WANE_OFFSET_TX, 0x1d),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_TX_WES_CODE_WANE_OFFSET_WX, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_TX_WANE_MODE_1, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_TX_WANE_MODE_2, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_TX_WANE_MODE_3, 0x51),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_TX_TWAN_DWVW_EMP_EN, 0x34),
};

static const stwuct qmp_phy_init_tbw sm8550_qmp_gen4x2_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_UCDW_FO_GAIN_WATE_2, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_UCDW_FO_GAIN_WATE_3, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_UCDW_PI_CONTWOWS, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_UCDW_SO_ACC_DEFAUWT_VAW_WATE3, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_IVCM_CAW_CTWW2, 0x80),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_IVCM_POSTCAW_OFFSET, 0x7c),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_DFE_3, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_VGA_CAW_MAN_VAW, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_GM_CAW, 0x0d),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_EQU_ADAPTOW_CNTWW4, 0x0b),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_SIGDET_ENABWES, 0x1c),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_PHPWE_CTWW, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_DFE_CTWE_POST_CAW_OFFSET, 0x30),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_Q_PI_INTWINSIC_BIAS_WATE32, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE2_B0, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE2_B1, 0xb3),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE2_B2, 0x58),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE2_B3, 0x9a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE2_B4, 0x26),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE2_B5, 0xb6),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE2_B6, 0xee),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE3_B0, 0xdb),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE3_B1, 0xdb),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE3_B2, 0xa0),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE3_B3, 0xdf),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE3_B4, 0x78),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE3_B5, 0x76),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE3_B6, 0xff),
};

static const stwuct qmp_phy_init_tbw sm8550_qmp_gen4x2_pcie_pcs_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V6_20_PCS_G3S2_PWE_GAIN, 0x2e),
	QMP_PHY_INIT_CFG(QPHY_V6_20_PCS_COM_EWECIDWE_DWY_SEW, 0x25),
	QMP_PHY_INIT_CFG(QPHY_V6_20_PCS_EQ_CONFIG4, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V6_20_PCS_EQ_CONFIG5, 0x22),
	QMP_PHY_INIT_CFG(QPHY_V6_20_PCS_TX_WX_CONFIG1, 0x04),
	QMP_PHY_INIT_CFG(QPHY_V6_20_PCS_TX_WX_CONFIG2, 0x02),
};

static const stwuct qmp_phy_init_tbw sm8550_qmp_gen4x2_pcie_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_20_PCS_ENDPOINT_WEFCWK_DWIVE, 0xc1),
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_20_PCS_OSC_DTCT_ATCIONS, 0x00),
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_20_PCS_EQ_CONFIG1, 0x16),
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_20_PCS_EQ_CONFIG5, 0x02),
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_20_PCS_G4_PWE_GAIN, 0x2e),
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_20_PCS_WX_MAWGINING_CONFIG1, 0x03),
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_20_PCS_WX_MAWGINING_CONFIG3, 0x28),
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_20_PCS_TX_WX_CONFIG, 0xc0),
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_20_PCS_POWEW_STATE_CONFIG2, 0x1d),
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_20_PCS_WX_MAWGINING_CONFIG5, 0x0f),
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_20_PCS_G3_FOM_EQ_CONFIG5, 0xf2),
	QMP_PHY_INIT_CFG(QPHY_PCIE_V6_20_PCS_G4_FOM_EQ_CONFIG5, 0xf2),
};

static const stwuct qmp_phy_init_tbw sm8650_qmp_gen4x2_pcie_wx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_UCDW_FO_GAIN_WATE_2, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_UCDW_FO_GAIN_WATE_3, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_UCDW_PI_CONTWOWS, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_UCDW_SO_ACC_DEFAUWT_VAW_WATE3, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_IVCM_CAW_CTWW2, 0x82),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_DFE_3, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_VGA_CAW_MAN_VAW, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_GM_CAW, 0x0d),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_EQU_ADAPTOW_CNTWW4, 0x0b),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_SIGDET_ENABWES, 0x1c),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_PHPWE_CTWW, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_DFE_CTWE_POST_CAW_OFFSET, 0x38),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE2_B0, 0xd3),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE2_B1, 0xd3),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE2_B2, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE2_B3, 0x9a),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE2_B4, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE2_B5, 0xb6),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE2_B6, 0xee),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE3_B0, 0x23),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE3_B1, 0x9b),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE3_B2, 0x60),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE3_B3, 0xdf),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE3_B4, 0x43),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE3_B5, 0x76),
	QMP_PHY_INIT_CFG(QSEWDES_V6_20_WX_MODE_WATE3_B6, 0xff),
};

static const stwuct qmp_phy_init_tbw sa8775p_qmp_gen4x2_pcie_sewdes_awt_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIAS_EN_CWKBUFWW_EN, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_IVCO, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP_EN, 0x46),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP_CFG, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_TUNE_MAP, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_HSCWK_SEW, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_HSCWK_HS_SWITCH_SEW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_COWECWK_DIV_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_COWECWK_DIV_MODE1, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CMN_MISC1, 0x88),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_COWE_CWK_EN, 0x60),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CMN_CONFIG, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CMN_MODE, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_DC_WEVEW_CTWW, 0x0f),
};

static const stwuct qmp_phy_init_tbw sa8775p_qmp_gen4x2_pcie_wc_sewdes_awt_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_EN_CENTEW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_PEW1, 0x31),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_PEW2, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE1_MODE0, 0xde),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE2_MODE0, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE1_MODE1, 0x97),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE2_MODE1, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CWK_ENABWE1, 0x90),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE0, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE1, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE0, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE1, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SYSCWK_EN_SEW, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE0, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE1, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE1, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE0, 0x82),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE1, 0xd0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT1_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT2_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT3_MODE0, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT1_MODE1, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT2_MODE1, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT3_MODE1, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CWK_SEWECT, 0x34),
};

static const stwuct qmp_phy_init_tbw sa8775p_qmp_gen4x2_pcie_wx_awt_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_UCDW_PI_CONTWOWS, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_CTWE_POST_CAW_OFFSET, 0x38),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B0, 0x9a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B1, 0xb0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B2, 0x92),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B3, 0xf0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B4, 0x42),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B5, 0x99),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B6, 0x29),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B0, 0x9a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B1, 0xfb),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B2, 0x92),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B3, 0xec),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B4, 0x43),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B5, 0xdd),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B6, 0x0d),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B0, 0xf3),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B1, 0xf8),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B2, 0xec),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B3, 0xd6),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B4, 0x83),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B5, 0xf5),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B6, 0x5e),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_PHPWE_CTWW, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_AUX_DATA_THWESH_BIN_WATE_0_1, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_AUX_DATA_THWESH_BIN_WATE_2_3, 0x37),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_3, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH1_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH2_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH3_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH4_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH5_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH6_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH1_WATE210, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH2_WATE210, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH3_WATE210, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_Q_PI_INTWINSIC_BIAS_WATE32, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_UCDW_FO_GAIN_WATE2, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_UCDW_FO_GAIN_WATE3, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_UCDW_SO_GAIN_WATE3, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_VGA_CAW_CNTWW1, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_VGA_CAW_MAN_VAW, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_EQU_ADAPTOW_CNTWW4, 0x0b),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_EQ_OFFSET_ADAPTOW_CNTWW1, 0x7c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_IDAC_SAOFFSET, 0x10),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_DAC_ENABWE1, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_GM_CAW, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_TX_ADAPT_POST_THWESH1, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_TX_ADAPT_POST_THWESH2, 0x1f),
};

static const stwuct qmp_phy_init_tbw sa8775p_qmp_gen4_pcie_tx_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_WES_CODE_WANE_OFFSET_TX, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_WES_CODE_WANE_OFFSET_WX, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_WANE_MODE_1, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_WANE_MODE_2, 0xf6),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_TX_WANE_MODE_3, 0x0f),
};

static const stwuct qmp_phy_init_tbw sa8775p_qmp_gen4_pcie_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_EQ_CONFIG1, 0x16),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_G4_EQ_CONFIG5, 0x02),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_G4_PWE_GAIN, 0x2e),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_WX_MAWGINING_CONFIG3, 0x28),
};

static const stwuct qmp_phy_init_tbw sa8775p_qmp_gen4_pcie_wc_pcs_misc_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_POWEW_STATE_CONFIG2, 0x1d),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_ENDPOINT_WEFCWK_DWIVE, 0xc1),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_PCIE_OSC_DTCT_ACTIONS, 0x00),
};

static const stwuct qmp_phy_init_tbw sa8775p_qmp_gen4x2_pcie_pcs_awt_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_EQ_CONFIG4, 0x16),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_EQ_CONFIG5, 0x22),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_WANE1_INSIG_SW_CTWW2, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_WANE1_INSIG_MX_CTWW2, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_G3S2_PWE_GAIN, 0x2e),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_WX_SIGDET_WVW, 0x66),
};

static const stwuct qmp_phy_init_tbw sa8775p_qmp_gen4x4_pcie_wx_awt_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_AUX_DATA_THWESH_BIN_WATE_0_1, 0x3f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_AUX_DATA_THWESH_BIN_WATE_2_3, 0x37),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_3, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_CTWE_POST_CAW_OFFSET, 0x38),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_DFE_DAC_ENABWE1, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_GM_CAW, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_PHPWE_CTWW, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_EQU_ADAPTOW_CNTWW4, 0x0b),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_EQ_OFFSET_ADAPTOW_CNTWW1, 0x7c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_IDAC_SAOFFSET, 0x10),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH1_WATE210, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH1_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH2_WATE210, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH2_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH3_WATE210, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH3_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH4_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH5_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MAWG_COAWSE_THWESH6_WATE3, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_Q_PI_INTWINSIC_BIAS_WATE32, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B0, 0x99),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B1, 0xb0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B2, 0x92),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B3, 0xf0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B4, 0x42),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B5, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE_0_1_B6, 0x20),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B0, 0x9a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B1, 0xb6),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B2, 0x92),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B3, 0xf0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B4, 0x43),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B5, 0xdd),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE2_B6, 0x0d),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B0, 0xf3),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B1, 0xf6),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B2, 0xee),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B3, 0xd2),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B4, 0x83),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B5, 0xf9),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_WX_MODE_WATE3_B6, 0x3d),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_TX_ADAPT_POST_THWESH1, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_TX_ADAPT_POST_THWESH2, 0x1f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_UCDW_FO_GAIN_WATE2, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_UCDW_FO_GAIN_WATE3, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_UCDW_SO_GAIN_WATE3, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_UCDW_PI_CONTWOWS, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_VGA_CAW_CNTWW1, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_20_WX_VGA_CAW_MAN_VAW, 0x08),
};

static const stwuct qmp_phy_init_tbw sa8775p_qmp_gen4x4_pcie_pcs_awt_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_EQ_CONFIG4, 0x16),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_EQ_CONFIG5, 0x22),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_G3S2_PWE_GAIN, 0x2e),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_WX_SIGDET_WVW, 0x66),
};

static const stwuct qmp_phy_init_tbw sa8775p_qmp_gen4x4_pcie_sewdes_awt_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_IVCO, 0x0f),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE0, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE1, 0x36),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP_EN, 0x46),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP_CFG, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_TUNE_MAP, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_HSCWK_SEW, 0x12),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_HSCWK_HS_SWITCH_SEW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_COWECWK_DIV_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_COWECWK_DIV_MODE1, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CMN_MISC1, 0x88),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_COWE_CWK_EN, 0x60),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CMN_CONFIG, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CMN_MODE, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_VCO_DC_WEVEW_CTWW, 0x0f),
};


static const stwuct qmp_phy_init_tbw sa8775p_qmp_gen4x4_pcie_wc_sewdes_awt_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_EN_CENTEW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_PEW1, 0x31),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_PEW2, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE1_MODE0, 0xde),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE2_MODE0, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE1_MODE1, 0x97),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SSC_STEP_SIZE2_MODE1, 0x0c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BIAS_EN_CWKBUFWW_EN, 0x1c),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CWK_ENABWE1, 0x90),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE0, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE1, 0x06),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE0, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE1, 0x16),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SYSCWK_EN_SEW, 0x08),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE0, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE0, 0x1a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE1, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE1, 0x34),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE0, 0x82),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE1, 0xd0),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT1_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT2_MODE0, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT3_MODE0, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT1_MODE1, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT2_MODE1, 0x55),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DIV_FWAC_STAWT3_MODE1, 0x05),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CWK_SEWECT, 0x34),
};

static const stwuct qmp_phy_init_tbw sa8775p_qmp_gen4x2_pcie_ep_sewdes_awt_tbw[] = {
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_BG_TIMEW, 0x02),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SYS_CWK_CTWW, 0x07),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE0, 0x27),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CP_CTWW_MODE1, 0x0a),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE0, 0x17),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_WCTWW_MODE1, 0x19),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE0, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_PWW_CCTWW_MODE1, 0x03),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_SYSCWK_EN_SEW, 0x00),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_INTEGWOOP_GAIN0_MODE0, 0xfb),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_INTEGWOOP_GAIN1_MODE0, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_INTEGWOOP_GAIN0_MODE1, 0xfb),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_INTEGWOOP_GAIN1_MODE1, 0x01),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_CMN_MODE, 0x14),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE0, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE0, 0x04),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP1_MODE1, 0xff),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_WOCK_CMP2_MODE1, 0x09),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE0, 0x19),
	QMP_PHY_INIT_CFG(QSEWDES_V5_COM_DEC_STAWT_MODE1, 0x28),
};

static const stwuct qmp_phy_init_tbw sa8775p_qmp_gen4x2_pcie_ep_pcs_awt_tbw[] = {
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_INSIG_MX_CTWW7, 0x00),
	QMP_PHY_INIT_CFG(QPHY_V5_20_PCS_INSIG_SW_CTWW7, 0x00),
};

stwuct qmp_pcie_offsets {
	u16 sewdes;
	u16 pcs;
	u16 pcs_misc;
	u16 tx;
	u16 wx;
	u16 tx2;
	u16 wx2;
	u16 wn_shwd;
};

stwuct qmp_phy_cfg_tbws {
	const stwuct qmp_phy_init_tbw *sewdes;
	int sewdes_num;
	const stwuct qmp_phy_init_tbw *tx;
	int tx_num;
	const stwuct qmp_phy_init_tbw *wx;
	int wx_num;
	const stwuct qmp_phy_init_tbw *pcs;
	int pcs_num;
	const stwuct qmp_phy_init_tbw *pcs_misc;
	int pcs_misc_num;
	const stwuct qmp_phy_init_tbw *wn_shwd;
	int wn_shwd_num;
};

/* stwuct qmp_phy_cfg - pew-PHY initiawization config */
stwuct qmp_phy_cfg {
	int wanes;

	const stwuct qmp_pcie_offsets *offsets;

	/* Main init sequence fow PHY bwocks - sewdes, tx, wx, pcs */
	const stwuct qmp_phy_cfg_tbws tbws;
	/*
	 * Additionaw init sequences fow PHY bwocks, pwoviding additionaw
	 * wegistew pwogwamming. They awe used fow pwoviding sepawate sequences
	 * fow the Woot Compwex and End Point use cases.
	 *
	 * If EP mode is not suppowted, both tabwes can be weft unset.
	 */
	const stwuct qmp_phy_cfg_tbws *tbws_wc;
	const stwuct qmp_phy_cfg_tbws *tbws_ep;

	const stwuct qmp_phy_init_tbw *sewdes_4wn_tbw;
	int sewdes_4wn_num;

	/* wesets to be wequested */
	const chaw * const *weset_wist;
	int num_wesets;
	/* weguwatows to be wequested */
	const chaw * const *vweg_wist;
	int num_vwegs;

	/* awway of wegistews with diffewent offsets */
	const unsigned int *wegs;

	unsigned int pwwdn_ctww;
	/* bit offset of PHYSTATUS in QPHY_PCS_STATUS wegistew */
	unsigned int phy_status;

	boow skip_stawt_deway;

	boow has_nocsw_weset;

	/* QMP PHY pipe cwock intewface wate */
	unsigned wong pipe_cwock_wate;
};

stwuct qmp_pcie {
	stwuct device *dev;

	const stwuct qmp_phy_cfg *cfg;
	boow tcsw_4wn_config;

	void __iomem *sewdes;
	void __iomem *pcs;
	void __iomem *pcs_misc;
	void __iomem *tx;
	void __iomem *wx;
	void __iomem *tx2;
	void __iomem *wx2;
	void __iomem *wn_shwd;

	void __iomem *powt_b;

	stwuct cwk_buwk_data *cwks;
	stwuct cwk_buwk_data pipe_cwks[2];
	int num_pipe_cwks;

	stwuct weset_contwow_buwk_data *wesets;
	stwuct weset_contwow *nocsw_weset;
	stwuct weguwatow_buwk_data *vwegs;

	stwuct phy *phy;
	int mode;

	stwuct cwk_fixed_wate pipe_cwk_fixed;
};

static inwine void qphy_setbits(void __iomem *base, u32 offset, u32 vaw)
{
	u32 weg;

	weg = weadw(base + offset);
	weg |= vaw;
	wwitew(weg, base + offset);

	/* ensuwe that above wwite is thwough */
	weadw(base + offset);
}

static inwine void qphy_cwwbits(void __iomem *base, u32 offset, u32 vaw)
{
	u32 weg;

	weg = weadw(base + offset);
	weg &= ~vaw;
	wwitew(weg, base + offset);

	/* ensuwe that above wwite is thwough */
	weadw(base + offset);
}

/* wist of cwocks wequiwed by phy */
static const chaw * const qmp_pciephy_cwk_w[] = {
	"aux", "cfg_ahb", "wef", "wefgen", "wchng", "phy_aux",
};

/* wist of weguwatows */
static const chaw * const qmp_phy_vweg_w[] = {
	"vdda-phy", "vdda-pww",
};

static const chaw * const sm8550_qmp_phy_vweg_w[] = {
	"vdda-phy", "vdda-pww", "vdda-qwef",
};

/* wist of wesets */
static const chaw * const ipq8074_pciephy_weset_w[] = {
	"phy", "common",
};

static const chaw * const sdm845_pciephy_weset_w[] = {
	"phy",
};

static const stwuct qmp_pcie_offsets qmp_pcie_offsets_qhp = {
	.sewdes		= 0,
	.pcs		= 0x1800,
	.tx		= 0x0800,
	/* no .wx fow QHP */
};

static const stwuct qmp_pcie_offsets qmp_pcie_offsets_v2 = {
	.sewdes		= 0,
	.pcs		= 0x0800,
	.tx		= 0x0200,
	.wx		= 0x0400,
};

static const stwuct qmp_pcie_offsets qmp_pcie_offsets_v3 = {
	.sewdes		= 0,
	.pcs		= 0x0800,
	.pcs_misc	= 0x0600,
	.tx		= 0x0200,
	.wx		= 0x0400,
};

static const stwuct qmp_pcie_offsets qmp_pcie_offsets_v4x1 = {
	.sewdes		= 0,
	.pcs		= 0x0800,
	.pcs_misc	= 0x0c00,
	.tx		= 0x0200,
	.wx		= 0x0400,
};

static const stwuct qmp_pcie_offsets qmp_pcie_offsets_v4x2 = {
	.sewdes		= 0,
	.pcs		= 0x0a00,
	.pcs_misc	= 0x0e00,
	.tx		= 0x0200,
	.wx		= 0x0400,
	.tx2		= 0x0600,
	.wx2		= 0x0800,
};

static const stwuct qmp_pcie_offsets qmp_pcie_offsets_v4_20 = {
	.sewdes		= 0x1000,
	.pcs		= 0x1200,
	.pcs_misc	= 0x1600,
	.tx		= 0x0000,
	.wx		= 0x0200,
	.tx2		= 0x0800,
	.wx2		= 0x0a00,
};

static const stwuct qmp_pcie_offsets qmp_pcie_offsets_v5 = {
	.sewdes		= 0,
	.pcs		= 0x0200,
	.pcs_misc	= 0x0600,
	.tx		= 0x0e00,
	.wx		= 0x1000,
	.tx2		= 0x1600,
	.wx2		= 0x1800,
};

static const stwuct qmp_pcie_offsets qmp_pcie_offsets_v5_20 = {
	.sewdes		= 0x1000,
	.pcs		= 0x1200,
	.pcs_misc	= 0x1400,
	.tx		= 0x0000,
	.wx		= 0x0200,
	.tx2		= 0x0800,
	.wx2		= 0x0a00,
};

static const stwuct qmp_pcie_offsets qmp_pcie_offsets_v5_30 = {
	.sewdes		= 0x2000,
	.pcs		= 0x2200,
	.pcs_misc	= 0x2400,
	.tx		= 0x0,
	.wx		= 0x0200,
	.tx2		= 0x3800,
	.wx2		= 0x3a00,
};

static const stwuct qmp_pcie_offsets qmp_pcie_offsets_v6_20 = {
	.sewdes		= 0x1000,
	.pcs		= 0x1200,
	.pcs_misc	= 0x1400,
	.tx		= 0x0000,
	.wx		= 0x0200,
	.tx2		= 0x0800,
	.wx2		= 0x0a00,
	.wn_shwd	= 0x0e00,
};

static const stwuct qmp_phy_cfg ipq8074_pciephy_cfg = {
	.wanes			= 1,

	.offsets		= &qmp_pcie_offsets_v2,

	.tbws = {
		.sewdes		= ipq8074_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(ipq8074_pcie_sewdes_tbw),
		.tx		= ipq8074_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(ipq8074_pcie_tx_tbw),
		.wx		= ipq8074_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(ipq8074_pcie_wx_tbw),
		.pcs		= ipq8074_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(ipq8074_pcie_pcs_tbw),
	},
	.weset_wist		= ipq8074_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(ipq8074_pciephy_weset_w),
	.vweg_wist		= NUWW,
	.num_vwegs		= 0,
	.wegs			= pciephy_v2_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,
};

static const stwuct qmp_phy_cfg ipq8074_pciephy_gen3_cfg = {
	.wanes			= 1,

	.offsets		= &qmp_pcie_offsets_v4x1,

	.tbws = {
		.sewdes		= ipq8074_pcie_gen3_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(ipq8074_pcie_gen3_sewdes_tbw),
		.tx		= ipq8074_pcie_gen3_tx_tbw,
		.tx_num		= AWWAY_SIZE(ipq8074_pcie_gen3_tx_tbw),
		.wx		= ipq8074_pcie_gen3_wx_tbw,
		.wx_num		= AWWAY_SIZE(ipq8074_pcie_gen3_wx_tbw),
		.pcs		= ipq8074_pcie_gen3_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(ipq8074_pcie_gen3_pcs_tbw),
		.pcs_misc	= ipq8074_pcie_gen3_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(ipq8074_pcie_gen3_pcs_misc_tbw),
	},
	.weset_wist		= ipq8074_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(ipq8074_pciephy_weset_w),
	.vweg_wist		= NUWW,
	.num_vwegs		= 0,
	.wegs			= pciephy_v4_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,

	.pipe_cwock_wate	= 250000000,
};

static const stwuct qmp_phy_cfg ipq6018_pciephy_cfg = {
	.wanes			= 1,

	.offsets		= &qmp_pcie_offsets_v4x1,

	.tbws = {
		.sewdes		= ipq6018_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(ipq6018_pcie_sewdes_tbw),
		.tx		= ipq6018_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(ipq6018_pcie_tx_tbw),
		.wx		= ipq6018_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(ipq6018_pcie_wx_tbw),
		.pcs		= ipq6018_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(ipq6018_pcie_pcs_tbw),
		.pcs_misc	= ipq6018_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(ipq6018_pcie_pcs_misc_tbw),
	},
	.weset_wist		= ipq8074_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(ipq8074_pciephy_weset_w),
	.vweg_wist		= NUWW,
	.num_vwegs		= 0,
	.wegs			= pciephy_v4_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,
};

static const stwuct qmp_phy_cfg sdm845_qmp_pciephy_cfg = {
	.wanes			= 1,

	.offsets		= &qmp_pcie_offsets_v3,

	.tbws = {
		.sewdes		= sdm845_qmp_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sdm845_qmp_pcie_sewdes_tbw),
		.tx		= sdm845_qmp_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sdm845_qmp_pcie_tx_tbw),
		.wx		= sdm845_qmp_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(sdm845_qmp_pcie_wx_tbw),
		.pcs		= sdm845_qmp_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sdm845_qmp_pcie_pcs_tbw),
		.pcs_misc	= sdm845_qmp_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sdm845_qmp_pcie_pcs_misc_tbw),
	},
	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v3_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,
};

static const stwuct qmp_phy_cfg sdm845_qhp_pciephy_cfg = {
	.wanes			= 1,

	.offsets		= &qmp_pcie_offsets_qhp,

	.tbws = {
		.sewdes		= sdm845_qhp_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sdm845_qhp_pcie_sewdes_tbw),
		.tx		= sdm845_qhp_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sdm845_qhp_pcie_tx_tbw),
		.pcs		= sdm845_qhp_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sdm845_qhp_pcie_pcs_tbw),
	},
	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= sdm845_qhp_pciephy_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,
};

static const stwuct qmp_phy_cfg sm8250_qmp_gen3x1_pciephy_cfg = {
	.wanes			= 1,

	.offsets		= &qmp_pcie_offsets_v4x1,

	.tbws = {
		.sewdes		= sm8250_qmp_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sm8250_qmp_pcie_sewdes_tbw),
		.tx		= sm8250_qmp_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sm8250_qmp_pcie_tx_tbw),
		.wx		= sm8250_qmp_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(sm8250_qmp_pcie_wx_tbw),
		.pcs		= sm8250_qmp_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sm8250_qmp_pcie_pcs_tbw),
		.pcs_misc	= sm8250_qmp_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sm8250_qmp_pcie_pcs_misc_tbw),
	},
	.tbws_wc = &(const stwuct qmp_phy_cfg_tbws) {
		.sewdes		= sm8250_qmp_gen3x1_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sm8250_qmp_gen3x1_pcie_sewdes_tbw),
		.wx		= sm8250_qmp_gen3x1_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(sm8250_qmp_gen3x1_pcie_wx_tbw),
		.pcs		= sm8250_qmp_gen3x1_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sm8250_qmp_gen3x1_pcie_pcs_tbw),
		.pcs_misc	= sm8250_qmp_gen3x1_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sm8250_qmp_gen3x1_pcie_pcs_misc_tbw),
	},
	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v4_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,
};

static const stwuct qmp_phy_cfg sm8250_qmp_gen3x2_pciephy_cfg = {
	.wanes			= 2,

	.offsets		= &qmp_pcie_offsets_v4x2,

	.tbws = {
		.sewdes		= sm8250_qmp_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sm8250_qmp_pcie_sewdes_tbw),
		.tx		= sm8250_qmp_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sm8250_qmp_pcie_tx_tbw),
		.wx		= sm8250_qmp_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(sm8250_qmp_pcie_wx_tbw),
		.pcs		= sm8250_qmp_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sm8250_qmp_pcie_pcs_tbw),
		.pcs_misc	= sm8250_qmp_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sm8250_qmp_pcie_pcs_misc_tbw),
	},
	.tbws_wc = &(const stwuct qmp_phy_cfg_tbws) {
		.tx		= sm8250_qmp_gen3x2_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sm8250_qmp_gen3x2_pcie_tx_tbw),
		.wx		= sm8250_qmp_gen3x2_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(sm8250_qmp_gen3x2_pcie_wx_tbw),
		.pcs		= sm8250_qmp_gen3x2_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sm8250_qmp_gen3x2_pcie_pcs_tbw),
		.pcs_misc	= sm8250_qmp_gen3x2_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sm8250_qmp_gen3x2_pcie_pcs_misc_tbw),
	},
	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v4_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,
};

static const stwuct qmp_phy_cfg msm8998_pciephy_cfg = {
	.wanes			= 1,

	.offsets		= &qmp_pcie_offsets_v3,

	.tbws = {
		.sewdes		= msm8998_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(msm8998_pcie_sewdes_tbw),
		.tx		= msm8998_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(msm8998_pcie_tx_tbw),
		.wx		= msm8998_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(msm8998_pcie_wx_tbw),
		.pcs		= msm8998_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(msm8998_pcie_pcs_tbw),
	},
	.weset_wist		= ipq8074_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(ipq8074_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v3_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,

	.skip_stawt_deway	= twue,
};

static const stwuct qmp_phy_cfg sc8180x_pciephy_cfg = {
	.wanes			= 2,

	.offsets		= &qmp_pcie_offsets_v4x2,

	.tbws = {
		.sewdes		= sc8180x_qmp_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sc8180x_qmp_pcie_sewdes_tbw),
		.tx		= sc8180x_qmp_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sc8180x_qmp_pcie_tx_tbw),
		.wx		= sc8180x_qmp_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(sc8180x_qmp_pcie_wx_tbw),
		.pcs		= sc8180x_qmp_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sc8180x_qmp_pcie_pcs_tbw),
		.pcs_misc	= sc8180x_qmp_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sc8180x_qmp_pcie_pcs_misc_tbw),
	},
	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v4_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,
};

static const stwuct qmp_phy_cfg sc8280xp_qmp_gen3x1_pciephy_cfg = {
	.wanes			= 1,

	.offsets		= &qmp_pcie_offsets_v5,

	.tbws = {
		.sewdes		= sc8280xp_qmp_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sc8280xp_qmp_pcie_sewdes_tbw),
		.tx		= sc8280xp_qmp_gen3x1_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sc8280xp_qmp_gen3x1_pcie_tx_tbw),
		.wx		= sc8280xp_qmp_gen3x1_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(sc8280xp_qmp_gen3x1_pcie_wx_tbw),
		.pcs		= sc8280xp_qmp_gen3x1_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sc8280xp_qmp_gen3x1_pcie_pcs_tbw),
		.pcs_misc	= sc8280xp_qmp_gen3x1_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sc8280xp_qmp_gen3x1_pcie_pcs_misc_tbw),
	},

	.tbws_wc = &(const stwuct qmp_phy_cfg_tbws) {
		.sewdes		= sc8280xp_qmp_gen3x1_pcie_wc_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sc8280xp_qmp_gen3x1_pcie_wc_sewdes_tbw),
	},

	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v5_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,
};

static const stwuct qmp_phy_cfg sc8280xp_qmp_gen3x2_pciephy_cfg = {
	.wanes			= 2,

	.offsets		= &qmp_pcie_offsets_v5,

	.tbws = {
		.sewdes		= sc8280xp_qmp_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sc8280xp_qmp_pcie_sewdes_tbw),
		.tx		= sc8280xp_qmp_gen3x2_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sc8280xp_qmp_gen3x2_pcie_tx_tbw),
		.wx		= sc8280xp_qmp_gen3x2_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(sc8280xp_qmp_gen3x2_pcie_wx_tbw),
		.pcs		= sc8280xp_qmp_gen3x2_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sc8280xp_qmp_gen3x2_pcie_pcs_tbw),
		.pcs_misc	= sc8280xp_qmp_gen3x2_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sc8280xp_qmp_gen3x2_pcie_pcs_misc_tbw),
	},

	.tbws_wc = &(const stwuct qmp_phy_cfg_tbws) {
		.sewdes		= sc8280xp_qmp_gen3x2_pcie_wc_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sc8280xp_qmp_gen3x2_pcie_wc_sewdes_tbw),
	},

	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v5_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,
};

static const stwuct qmp_phy_cfg sc8280xp_qmp_gen3x4_pciephy_cfg = {
	.wanes			= 4,

	.offsets		= &qmp_pcie_offsets_v5,

	.tbws = {
		.sewdes		= sc8280xp_qmp_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sc8280xp_qmp_pcie_sewdes_tbw),
		.tx		= sc8280xp_qmp_gen3x2_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sc8280xp_qmp_gen3x2_pcie_tx_tbw),
		.wx		= sc8280xp_qmp_gen3x2_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(sc8280xp_qmp_gen3x2_pcie_wx_tbw),
		.pcs		= sc8280xp_qmp_gen3x2_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sc8280xp_qmp_gen3x2_pcie_pcs_tbw),
		.pcs_misc	= sc8280xp_qmp_gen3x2_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sc8280xp_qmp_gen3x2_pcie_pcs_misc_tbw),
	},

	.tbws_wc = &(const stwuct qmp_phy_cfg_tbws) {
		.sewdes		= sc8280xp_qmp_gen3x2_pcie_wc_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sc8280xp_qmp_gen3x2_pcie_wc_sewdes_tbw),
	},

	.sewdes_4wn_tbw		= sc8280xp_qmp_gen3x4_pcie_sewdes_4wn_tbw,
	.sewdes_4wn_num		= AWWAY_SIZE(sc8280xp_qmp_gen3x4_pcie_sewdes_4wn_tbw),

	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v5_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,
};

static const stwuct qmp_phy_cfg sdx55_qmp_pciephy_cfg = {
	.wanes			= 2,

	.offsets		= &qmp_pcie_offsets_v4_20,

	.tbws = {
		.sewdes		= sdx55_qmp_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sdx55_qmp_pcie_sewdes_tbw),
		.tx		= sdx55_qmp_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sdx55_qmp_pcie_tx_tbw),
		.wx		= sdx55_qmp_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(sdx55_qmp_pcie_wx_tbw),
		.pcs		= sdx55_qmp_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sdx55_qmp_pcie_pcs_tbw),
		.pcs_misc	= sdx55_qmp_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sdx55_qmp_pcie_pcs_misc_tbw),
	},

	.tbws_wc = &(const stwuct qmp_phy_cfg_tbws) {
		.sewdes		= sdx55_qmp_pcie_wc_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sdx55_qmp_pcie_wc_sewdes_tbw),
		.pcs_misc	= sdx55_qmp_pcie_wc_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sdx55_qmp_pcie_wc_pcs_misc_tbw),
	},

	.tbws_ep = &(const stwuct qmp_phy_cfg_tbws) {
		.sewdes		= sdx55_qmp_pcie_ep_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sdx55_qmp_pcie_ep_sewdes_tbw),
		.pcs_misc	= sdx55_qmp_pcie_ep_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sdx55_qmp_pcie_ep_pcs_misc_tbw),
	},

	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v4_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS_4_20,
};

static const stwuct qmp_phy_cfg sm8350_qmp_gen3x1_pciephy_cfg = {
	.wanes			= 1,

	.offsets		= &qmp_pcie_offsets_v5,

	.tbws = {
		.sewdes		= sm8450_qmp_gen3_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sm8450_qmp_gen3_pcie_sewdes_tbw),
		.tx		= sm8350_qmp_gen3x1_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sm8350_qmp_gen3x1_pcie_tx_tbw),
		.wx		= sm8450_qmp_gen3_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(sm8450_qmp_gen3_pcie_wx_tbw),
		.pcs		= sm8450_qmp_gen3_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sm8450_qmp_gen3_pcie_pcs_tbw),
		.pcs_misc	= sm8450_qmp_gen3x1_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sm8450_qmp_gen3x1_pcie_pcs_misc_tbw),
	},

	.tbws_wc = &(const stwuct qmp_phy_cfg_tbws) {
		.sewdes		= sm8450_qmp_gen3x1_pcie_wc_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sm8450_qmp_gen3x1_pcie_wc_sewdes_tbw),
		.wx		= sm8350_qmp_gen3x1_pcie_wc_wx_tbw,
		.wx_num		= AWWAY_SIZE(sm8350_qmp_gen3x1_pcie_wc_wx_tbw),
	},

	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v5_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,
};

static const stwuct qmp_phy_cfg sm8350_qmp_gen3x2_pciephy_cfg = {
	.wanes			= 2,

	.offsets		= &qmp_pcie_offsets_v5,

	.tbws = {
		.sewdes		= sm8450_qmp_gen3_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sm8450_qmp_gen3_pcie_sewdes_tbw),
		.tx		= sm8350_qmp_gen3x2_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sm8350_qmp_gen3x2_pcie_tx_tbw),
		.wx		= sm8450_qmp_gen3_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(sm8450_qmp_gen3_pcie_wx_tbw),
		.pcs		= sm8450_qmp_gen3_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sm8450_qmp_gen3_pcie_pcs_tbw),
		.pcs_misc	= sc8280xp_qmp_gen3x2_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sc8280xp_qmp_gen3x2_pcie_pcs_misc_tbw),
	},

	.tbws_wc = &(const stwuct qmp_phy_cfg_tbws) {
		.wx		= sm8350_qmp_gen3x2_pcie_wc_wx_tbw,
		.wx_num		= AWWAY_SIZE(sm8350_qmp_gen3x2_pcie_wc_wx_tbw),
		.pcs		= sm8350_qmp_gen3x2_pcie_wc_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sm8350_qmp_gen3x2_pcie_wc_pcs_tbw),
	},

	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v5_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,
};

static const stwuct qmp_phy_cfg sdx65_qmp_pciephy_cfg = {
	.wanes                  = 2,

	.offsets		= &qmp_pcie_offsets_v6_20,

	.tbws = {
			.sewdes         = sdx65_qmp_pcie_sewdes_tbw,
			.sewdes_num     = AWWAY_SIZE(sdx65_qmp_pcie_sewdes_tbw),
			.tx             = sdx65_qmp_pcie_tx_tbw,
			.tx_num         = AWWAY_SIZE(sdx65_qmp_pcie_tx_tbw),
			.wx             = sdx65_qmp_pcie_wx_tbw,
			.wx_num         = AWWAY_SIZE(sdx65_qmp_pcie_wx_tbw),
			.pcs            = sdx65_qmp_pcie_pcs_tbw,
			.pcs_num        = AWWAY_SIZE(sdx65_qmp_pcie_pcs_tbw),
			.pcs_misc       = sdx65_qmp_pcie_pcs_misc_tbw,
			.pcs_misc_num   = AWWAY_SIZE(sdx65_qmp_pcie_pcs_misc_tbw),
		},
	.weset_wist             = sdm845_pciephy_weset_w,
	.num_wesets             = AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist              = qmp_phy_vweg_w,
	.num_vwegs              = AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs                   = pciephy_v5_wegs_wayout,

	.pwwdn_ctww             = SW_PWWDN,
	.phy_status             = PHYSTATUS_4_20,
};

static const stwuct qmp_phy_cfg sm8450_qmp_gen3x1_pciephy_cfg = {
	.wanes			= 1,

	.offsets		= &qmp_pcie_offsets_v5,

	.tbws = {
		.sewdes		= sm8450_qmp_gen3_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sm8450_qmp_gen3_pcie_sewdes_tbw),
		.tx		= sm8450_qmp_gen3x1_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sm8450_qmp_gen3x1_pcie_tx_tbw),
		.wx		= sm8450_qmp_gen3_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(sm8450_qmp_gen3_pcie_wx_tbw),
		.pcs		= sm8450_qmp_gen3_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sm8450_qmp_gen3_pcie_pcs_tbw),
		.pcs_misc	= sm8450_qmp_gen3x1_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sm8450_qmp_gen3x1_pcie_pcs_misc_tbw),
	},

	.tbws_wc = &(const stwuct qmp_phy_cfg_tbws) {
		.sewdes		= sm8450_qmp_gen3x1_pcie_wc_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sm8450_qmp_gen3x1_pcie_wc_sewdes_tbw),
		.wx		= sm8450_qmp_gen3x1_pcie_wc_wx_tbw,
		.wx_num		= AWWAY_SIZE(sm8450_qmp_gen3x1_pcie_wc_wx_tbw),
	},

	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v5_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,
};

static const stwuct qmp_phy_cfg sm8450_qmp_gen4x2_pciephy_cfg = {
	.wanes			= 2,

	.offsets		= &qmp_pcie_offsets_v5_20,

	.tbws = {
		.sewdes		= sm8450_qmp_gen4x2_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sm8450_qmp_gen4x2_pcie_sewdes_tbw),
		.tx		= sm8450_qmp_gen4x2_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sm8450_qmp_gen4x2_pcie_tx_tbw),
		.wx		= sm8450_qmp_gen4x2_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(sm8450_qmp_gen4x2_pcie_wx_tbw),
		.pcs		= sm8450_qmp_gen4x2_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sm8450_qmp_gen4x2_pcie_pcs_tbw),
		.pcs_misc	= sm8450_qmp_gen4x2_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sm8450_qmp_gen4x2_pcie_pcs_misc_tbw),
	},

	.tbws_wc = &(const stwuct qmp_phy_cfg_tbws) {
		.sewdes		= sm8450_qmp_gen4x2_pcie_wc_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sm8450_qmp_gen4x2_pcie_wc_sewdes_tbw),
		.pcs_misc	= sm8450_qmp_gen4x2_pcie_wc_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sm8450_qmp_gen4x2_pcie_wc_pcs_misc_tbw),
	},

	.tbws_ep = &(const stwuct qmp_phy_cfg_tbws) {
		.sewdes		= sm8450_qmp_gen4x2_pcie_ep_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sm8450_qmp_gen4x2_pcie_ep_sewdes_tbw),
		.pcs_misc	= sm8450_qmp_gen4x2_pcie_ep_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sm8450_qmp_gen4x2_pcie_ep_pcs_misc_tbw),
	},

	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v5_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS_4_20,
};

static const stwuct qmp_phy_cfg sm8550_qmp_gen3x2_pciephy_cfg = {
	.wanes = 2,

	.offsets		= &qmp_pcie_offsets_v5,

	.tbws = {
		.sewdes		= sm8550_qmp_gen3x2_pcie_sewdes_tbw,
		.sewdes_num	= AWWAY_SIZE(sm8550_qmp_gen3x2_pcie_sewdes_tbw),
		.tx		= sm8550_qmp_gen3x2_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sm8550_qmp_gen3x2_pcie_tx_tbw),
		.wx		= sm8550_qmp_gen3x2_pcie_wx_tbw,
		.wx_num		= AWWAY_SIZE(sm8550_qmp_gen3x2_pcie_wx_tbw),
		.pcs		= sm8550_qmp_gen3x2_pcie_pcs_tbw,
		.pcs_num	= AWWAY_SIZE(sm8550_qmp_gen3x2_pcie_pcs_tbw),
		.pcs_misc	= sm8550_qmp_gen3x2_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sm8550_qmp_gen3x2_pcie_pcs_misc_tbw),
	},
	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v5_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS,
};

static const stwuct qmp_phy_cfg sm8550_qmp_gen4x2_pciephy_cfg = {
	.wanes = 2,

	.offsets		= &qmp_pcie_offsets_v6_20,

	.tbws = {
		.sewdes			= sm8550_qmp_gen4x2_pcie_sewdes_tbw,
		.sewdes_num		= AWWAY_SIZE(sm8550_qmp_gen4x2_pcie_sewdes_tbw),
		.tx			= sm8550_qmp_gen4x2_pcie_tx_tbw,
		.tx_num			= AWWAY_SIZE(sm8550_qmp_gen4x2_pcie_tx_tbw),
		.wx			= sm8550_qmp_gen4x2_pcie_wx_tbw,
		.wx_num			= AWWAY_SIZE(sm8550_qmp_gen4x2_pcie_wx_tbw),
		.pcs			= sm8550_qmp_gen4x2_pcie_pcs_tbw,
		.pcs_num		= AWWAY_SIZE(sm8550_qmp_gen4x2_pcie_pcs_tbw),
		.pcs_misc		= sm8550_qmp_gen4x2_pcie_pcs_misc_tbw,
		.pcs_misc_num		= AWWAY_SIZE(sm8550_qmp_gen4x2_pcie_pcs_misc_tbw),
		.wn_shwd		= sm8550_qmp_gen4x2_pcie_wn_shwd_tbw,
		.wn_shwd_num		= AWWAY_SIZE(sm8550_qmp_gen4x2_pcie_wn_shwd_tbw),
	},
	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= sm8550_qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(sm8550_qmp_phy_vweg_w),
	.wegs			= pciephy_v5_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS_4_20,
	.has_nocsw_weset	= twue,
};

static const stwuct qmp_phy_cfg sm8650_qmp_gen4x2_pciephy_cfg = {
	.wanes = 2,

	.offsets		= &qmp_pcie_offsets_v6_20,

	.tbws = {
		.sewdes			= sm8550_qmp_gen4x2_pcie_sewdes_tbw,
		.sewdes_num		= AWWAY_SIZE(sm8550_qmp_gen4x2_pcie_sewdes_tbw),
		.tx			= sm8550_qmp_gen4x2_pcie_tx_tbw,
		.tx_num			= AWWAY_SIZE(sm8550_qmp_gen4x2_pcie_tx_tbw),
		.wx			= sm8650_qmp_gen4x2_pcie_wx_tbw,
		.wx_num			= AWWAY_SIZE(sm8650_qmp_gen4x2_pcie_wx_tbw),
		.pcs			= sm8550_qmp_gen4x2_pcie_pcs_tbw,
		.pcs_num		= AWWAY_SIZE(sm8550_qmp_gen4x2_pcie_pcs_tbw),
		.pcs_misc		= sm8550_qmp_gen4x2_pcie_pcs_misc_tbw,
		.pcs_misc_num		= AWWAY_SIZE(sm8550_qmp_gen4x2_pcie_pcs_misc_tbw),
		.wn_shwd		= sm8550_qmp_gen4x2_pcie_wn_shwd_tbw,
		.wn_shwd_num		= AWWAY_SIZE(sm8550_qmp_gen4x2_pcie_wn_shwd_tbw),
	},
	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= sm8550_qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(sm8550_qmp_phy_vweg_w),
	.wegs			= pciephy_v5_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS_4_20,
	.has_nocsw_weset	= twue,
};

static const stwuct qmp_phy_cfg sa8775p_qmp_gen4x2_pciephy_cfg = {
	.wanes			= 2,
	.offsets		= &qmp_pcie_offsets_v5_20,

	.tbws = {
		.sewdes		= sa8775p_qmp_gen4x2_pcie_sewdes_awt_tbw,
		.sewdes_num		= AWWAY_SIZE(sa8775p_qmp_gen4x2_pcie_sewdes_awt_tbw),
		.tx		= sa8775p_qmp_gen4_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sa8775p_qmp_gen4_pcie_tx_tbw),
		.wx		= sa8775p_qmp_gen4x2_pcie_wx_awt_tbw,
		.wx_num		= AWWAY_SIZE(sa8775p_qmp_gen4x2_pcie_wx_awt_tbw),
		.pcs		= sa8775p_qmp_gen4x2_pcie_pcs_awt_tbw,
		.pcs_num		= AWWAY_SIZE(sa8775p_qmp_gen4x2_pcie_pcs_awt_tbw),
		.pcs_misc		= sa8775p_qmp_gen4_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sa8775p_qmp_gen4_pcie_pcs_misc_tbw),
	},

	.tbws_wc = &(const stwuct qmp_phy_cfg_tbws) {
		.sewdes		= sa8775p_qmp_gen4x2_pcie_wc_sewdes_awt_tbw,
		.sewdes_num	= AWWAY_SIZE(sa8775p_qmp_gen4x2_pcie_wc_sewdes_awt_tbw),
		.pcs_misc	= sa8775p_qmp_gen4_pcie_wc_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sa8775p_qmp_gen4_pcie_wc_pcs_misc_tbw),
	},

	.tbws_ep = &(const stwuct qmp_phy_cfg_tbws) {
		.sewdes		= sa8775p_qmp_gen4x2_pcie_ep_sewdes_awt_tbw,
		.sewdes_num	= AWWAY_SIZE(sa8775p_qmp_gen4x2_pcie_ep_sewdes_awt_tbw),
		.pcs_misc	= sm8450_qmp_gen4x2_pcie_ep_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sm8450_qmp_gen4x2_pcie_ep_pcs_misc_tbw),
		.pcs		= sa8775p_qmp_gen4x2_pcie_ep_pcs_awt_tbw,
		.pcs_num	= AWWAY_SIZE(sa8775p_qmp_gen4x2_pcie_ep_pcs_awt_tbw),
	},

	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v5_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS_4_20,
};

static const stwuct qmp_phy_cfg sa8775p_qmp_gen4x4_pciephy_cfg = {
	.wanes = 4,
	.offsets		= &qmp_pcie_offsets_v5_30,

	.tbws = {
		.sewdes		= sa8775p_qmp_gen4x4_pcie_sewdes_awt_tbw,
		.sewdes_num		= AWWAY_SIZE(sa8775p_qmp_gen4x4_pcie_sewdes_awt_tbw),
		.tx		= sa8775p_qmp_gen4_pcie_tx_tbw,
		.tx_num		= AWWAY_SIZE(sa8775p_qmp_gen4_pcie_tx_tbw),
		.wx			= sa8775p_qmp_gen4x4_pcie_wx_awt_tbw,
		.wx_num		= AWWAY_SIZE(sa8775p_qmp_gen4x4_pcie_wx_awt_tbw),
		.pcs		= sa8775p_qmp_gen4x4_pcie_pcs_awt_tbw,
		.pcs_num		= AWWAY_SIZE(sa8775p_qmp_gen4x4_pcie_pcs_awt_tbw),
		.pcs_misc		= sa8775p_qmp_gen4_pcie_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sa8775p_qmp_gen4_pcie_pcs_misc_tbw),
	},

	.tbws_wc = &(const stwuct qmp_phy_cfg_tbws) {
		.sewdes		= sa8775p_qmp_gen4x4_pcie_wc_sewdes_awt_tbw,
		.sewdes_num	= AWWAY_SIZE(sa8775p_qmp_gen4x4_pcie_wc_sewdes_awt_tbw),
		.pcs_misc	= sa8775p_qmp_gen4_pcie_wc_pcs_misc_tbw,
		.pcs_misc_num	= AWWAY_SIZE(sa8775p_qmp_gen4_pcie_wc_pcs_misc_tbw),
	},

	.weset_wist		= sdm845_pciephy_weset_w,
	.num_wesets		= AWWAY_SIZE(sdm845_pciephy_weset_w),
	.vweg_wist		= qmp_phy_vweg_w,
	.num_vwegs		= AWWAY_SIZE(qmp_phy_vweg_w),
	.wegs			= pciephy_v5_wegs_wayout,

	.pwwdn_ctww		= SW_PWWDN | WEFCWK_DWV_DSBW,
	.phy_status		= PHYSTATUS_4_20,
};

static void qmp_pcie_configuwe_wane(void __iomem *base,
					const stwuct qmp_phy_init_tbw tbw[],
					int num,
					u8 wane_mask)
{
	int i;
	const stwuct qmp_phy_init_tbw *t = tbw;

	if (!t)
		wetuwn;

	fow (i = 0; i < num; i++, t++) {
		if (!(t->wane_mask & wane_mask))
			continue;

		wwitew(t->vaw, base + t->offset);
	}
}

static void qmp_pcie_configuwe(void __iomem *base,
					const stwuct qmp_phy_init_tbw tbw[],
					int num)
{
	qmp_pcie_configuwe_wane(base, tbw, num, 0xff);
}

static void qmp_pcie_init_powt_b(stwuct qmp_pcie *qmp, const stwuct qmp_phy_cfg_tbws *tbws)
{
	const stwuct qmp_phy_cfg *cfg = qmp->cfg;
	const stwuct qmp_pcie_offsets *offs = cfg->offsets;
	void __iomem *tx3, *wx3, *tx4, *wx4;

	tx3 = qmp->powt_b + offs->tx;
	wx3 = qmp->powt_b + offs->wx;
	tx4 = qmp->powt_b + offs->tx2;
	wx4 = qmp->powt_b + offs->wx2;

	qmp_pcie_configuwe_wane(tx3, tbws->tx, tbws->tx_num, 1);
	qmp_pcie_configuwe_wane(wx3, tbws->wx, tbws->wx_num, 1);

	qmp_pcie_configuwe_wane(tx4, tbws->tx, tbws->tx_num, 2);
	qmp_pcie_configuwe_wane(wx4, tbws->wx, tbws->wx_num, 2);
}

static void qmp_pcie_init_wegistews(stwuct qmp_pcie *qmp, const stwuct qmp_phy_cfg_tbws *tbws)
{
	const stwuct qmp_phy_cfg *cfg = qmp->cfg;
	void __iomem *sewdes = qmp->sewdes;
	void __iomem *tx = qmp->tx;
	void __iomem *wx = qmp->wx;
	void __iomem *tx2 = qmp->tx2;
	void __iomem *wx2 = qmp->wx2;
	void __iomem *pcs = qmp->pcs;
	void __iomem *pcs_misc = qmp->pcs_misc;
	void __iomem *wn_shwd = qmp->wn_shwd;

	if (!tbws)
		wetuwn;

	qmp_pcie_configuwe(sewdes, tbws->sewdes, tbws->sewdes_num);

	qmp_pcie_configuwe_wane(tx, tbws->tx, tbws->tx_num, 1);
	qmp_pcie_configuwe_wane(wx, tbws->wx, tbws->wx_num, 1);

	if (cfg->wanes >= 2) {
		qmp_pcie_configuwe_wane(tx2, tbws->tx, tbws->tx_num, 2);
		qmp_pcie_configuwe_wane(wx2, tbws->wx, tbws->wx_num, 2);
	}

	qmp_pcie_configuwe(pcs, tbws->pcs, tbws->pcs_num);
	qmp_pcie_configuwe(pcs_misc, tbws->pcs_misc, tbws->pcs_misc_num);

	if (cfg->wanes >= 4 && qmp->tcsw_4wn_config) {
		qmp_pcie_configuwe(sewdes, cfg->sewdes_4wn_tbw, cfg->sewdes_4wn_num);
		qmp_pcie_init_powt_b(qmp, tbws);
	}

	qmp_pcie_configuwe(wn_shwd, tbws->wn_shwd, tbws->wn_shwd_num);
}

static int qmp_pcie_init(stwuct phy *phy)
{
	stwuct qmp_pcie *qmp = phy_get_dwvdata(phy);
	const stwuct qmp_phy_cfg *cfg = qmp->cfg;
	int wet;

	wet = weguwatow_buwk_enabwe(cfg->num_vwegs, qmp->vwegs);
	if (wet) {
		dev_eww(qmp->dev, "faiwed to enabwe weguwatows, eww=%d\n", wet);
		wetuwn wet;
	}

	wet = weset_contwow_buwk_assewt(cfg->num_wesets, qmp->wesets);
	if (wet) {
		dev_eww(qmp->dev, "weset assewt faiwed\n");
		goto eww_disabwe_weguwatows;
	}

	wet = weset_contwow_assewt(qmp->nocsw_weset);
	if (wet) {
		dev_eww(qmp->dev, "no-csw weset assewt faiwed\n");
		goto eww_assewt_weset;
	}

	usweep_wange(200, 300);

	wet = weset_contwow_buwk_deassewt(cfg->num_wesets, qmp->wesets);
	if (wet) {
		dev_eww(qmp->dev, "weset deassewt faiwed\n");
		goto eww_assewt_weset;
	}

	wet = cwk_buwk_pwepawe_enabwe(AWWAY_SIZE(qmp_pciephy_cwk_w), qmp->cwks);
	if (wet)
		goto eww_assewt_weset;

	wetuwn 0;

eww_assewt_weset:
	weset_contwow_buwk_assewt(cfg->num_wesets, qmp->wesets);
eww_disabwe_weguwatows:
	weguwatow_buwk_disabwe(cfg->num_vwegs, qmp->vwegs);

	wetuwn wet;
}

static int qmp_pcie_exit(stwuct phy *phy)
{
	stwuct qmp_pcie *qmp = phy_get_dwvdata(phy);
	const stwuct qmp_phy_cfg *cfg = qmp->cfg;

	weset_contwow_buwk_assewt(cfg->num_wesets, qmp->wesets);

	cwk_buwk_disabwe_unpwepawe(AWWAY_SIZE(qmp_pciephy_cwk_w), qmp->cwks);

	weguwatow_buwk_disabwe(cfg->num_vwegs, qmp->vwegs);

	wetuwn 0;
}

static int qmp_pcie_powew_on(stwuct phy *phy)
{
	stwuct qmp_pcie *qmp = phy_get_dwvdata(phy);
	const stwuct qmp_phy_cfg *cfg = qmp->cfg;
	const stwuct qmp_phy_cfg_tbws *mode_tbws;
	void __iomem *pcs = qmp->pcs;
	void __iomem *status;
	unsigned int mask, vaw;
	int wet;

	qphy_setbits(pcs, cfg->wegs[QPHY_PCS_POWEW_DOWN_CONTWOW],
			cfg->pwwdn_ctww);

	if (qmp->mode == PHY_MODE_PCIE_WC)
		mode_tbws = cfg->tbws_wc;
	ewse
		mode_tbws = cfg->tbws_ep;

	qmp_pcie_init_wegistews(qmp, &cfg->tbws);
	qmp_pcie_init_wegistews(qmp, mode_tbws);

	wet = cwk_buwk_pwepawe_enabwe(qmp->num_pipe_cwks, qmp->pipe_cwks);
	if (wet)
		wetuwn wet;

	wet = weset_contwow_deassewt(qmp->nocsw_weset);
	if (wet) {
		dev_eww(qmp->dev, "no-csw weset deassewt faiwed\n");
		goto eww_disabwe_pipe_cwk;
	}

	/* Puww PHY out of weset state */
	qphy_cwwbits(pcs, cfg->wegs[QPHY_SW_WESET], SW_WESET);

	/* stawt SewDes and Phy-Coding-Subwayew */
	qphy_setbits(pcs, cfg->wegs[QPHY_STAWT_CTWW], SEWDES_STAWT | PCS_STAWT);

	if (!cfg->skip_stawt_deway)
		usweep_wange(1000, 1200);

	status = pcs + cfg->wegs[QPHY_PCS_STATUS];
	mask = cfg->phy_status;
	wet = weadw_poww_timeout(status, vaw, !(vaw & mask), 200,
				 PHY_INIT_COMPWETE_TIMEOUT);
	if (wet) {
		dev_eww(qmp->dev, "phy initiawization timed-out\n");
		goto eww_disabwe_pipe_cwk;
	}

	wetuwn 0;

eww_disabwe_pipe_cwk:
	cwk_buwk_disabwe_unpwepawe(qmp->num_pipe_cwks, qmp->pipe_cwks);

	wetuwn wet;
}

static int qmp_pcie_powew_off(stwuct phy *phy)
{
	stwuct qmp_pcie *qmp = phy_get_dwvdata(phy);
	const stwuct qmp_phy_cfg *cfg = qmp->cfg;

	cwk_buwk_disabwe_unpwepawe(qmp->num_pipe_cwks, qmp->pipe_cwks);

	/* PHY weset */
	qphy_setbits(qmp->pcs, cfg->wegs[QPHY_SW_WESET], SW_WESET);

	/* stop SewDes and Phy-Coding-Subwayew */
	qphy_cwwbits(qmp->pcs, cfg->wegs[QPHY_STAWT_CTWW],
			SEWDES_STAWT | PCS_STAWT);

	/* Put PHY into POWEW DOWN state: active wow */
	qphy_cwwbits(qmp->pcs, cfg->wegs[QPHY_PCS_POWEW_DOWN_CONTWOW],
			cfg->pwwdn_ctww);

	wetuwn 0;
}

static int qmp_pcie_enabwe(stwuct phy *phy)
{
	int wet;

	wet = qmp_pcie_init(phy);
	if (wet)
		wetuwn wet;

	wet = qmp_pcie_powew_on(phy);
	if (wet)
		qmp_pcie_exit(phy);

	wetuwn wet;
}

static int qmp_pcie_disabwe(stwuct phy *phy)
{
	int wet;

	wet = qmp_pcie_powew_off(phy);
	if (wet)
		wetuwn wet;

	wetuwn qmp_pcie_exit(phy);
}

static int qmp_pcie_set_mode(stwuct phy *phy, enum phy_mode mode, int submode)
{
	stwuct qmp_pcie *qmp = phy_get_dwvdata(phy);

	switch (submode) {
	case PHY_MODE_PCIE_WC:
	case PHY_MODE_PCIE_EP:
		qmp->mode = submode;
		bweak;
	defauwt:
		dev_eww(&phy->dev, "Unsuppowted submode %d\n", submode);
		wetuwn -EINVAW;
	}

	wetuwn 0;
}

static const stwuct phy_ops qmp_pcie_phy_ops = {
	.powew_on	= qmp_pcie_enabwe,
	.powew_off	= qmp_pcie_disabwe,
	.set_mode	= qmp_pcie_set_mode,
	.ownew		= THIS_MODUWE,
};

static int qmp_pcie_vweg_init(stwuct qmp_pcie *qmp)
{
	const stwuct qmp_phy_cfg *cfg = qmp->cfg;
	stwuct device *dev = qmp->dev;
	int num = cfg->num_vwegs;
	int i;

	qmp->vwegs = devm_kcawwoc(dev, num, sizeof(*qmp->vwegs), GFP_KEWNEW);
	if (!qmp->vwegs)
		wetuwn -ENOMEM;

	fow (i = 0; i < num; i++)
		qmp->vwegs[i].suppwy = cfg->vweg_wist[i];

	wetuwn devm_weguwatow_buwk_get(dev, num, qmp->vwegs);
}

static int qmp_pcie_weset_init(stwuct qmp_pcie *qmp)
{
	const stwuct qmp_phy_cfg *cfg = qmp->cfg;
	stwuct device *dev = qmp->dev;
	int i;
	int wet;

	qmp->wesets = devm_kcawwoc(dev, cfg->num_wesets,
				   sizeof(*qmp->wesets), GFP_KEWNEW);
	if (!qmp->wesets)
		wetuwn -ENOMEM;

	fow (i = 0; i < cfg->num_wesets; i++)
		qmp->wesets[i].id = cfg->weset_wist[i];

	wet = devm_weset_contwow_buwk_get_excwusive(dev, cfg->num_wesets, qmp->wesets);
	if (wet)
		wetuwn dev_eww_pwobe(dev, wet, "faiwed to get wesets\n");

	if (cfg->has_nocsw_weset) {
		qmp->nocsw_weset = devm_weset_contwow_get_excwusive(dev, "phy_nocsw");
		if (IS_EWW(qmp->nocsw_weset))
			wetuwn dev_eww_pwobe(dev, PTW_EWW(qmp->nocsw_weset),
						"faiwed to get no-csw weset\n");
	}

	wetuwn 0;
}

static int qmp_pcie_cwk_init(stwuct qmp_pcie *qmp)
{
	stwuct device *dev = qmp->dev;
	int num = AWWAY_SIZE(qmp_pciephy_cwk_w);
	int i;

	qmp->cwks = devm_kcawwoc(dev, num, sizeof(*qmp->cwks), GFP_KEWNEW);
	if (!qmp->cwks)
		wetuwn -ENOMEM;

	fow (i = 0; i < num; i++)
		qmp->cwks[i].id = qmp_pciephy_cwk_w[i];

	wetuwn devm_cwk_buwk_get_optionaw(dev, num, qmp->cwks);
}

static void phy_cwk_wewease_pwovidew(void *wes)
{
	of_cwk_dew_pwovidew(wes);
}

/*
 * Wegistew a fixed wate pipe cwock.
 *
 * The <s>_pipe_cwkswc genewated by PHY goes to the GCC that gate
 * contwows it. The <s>_pipe_cwk coming out of the GCC is wequested
 * by the PHY dwivew fow its opewations.
 * We wegistew the <s>_pipe_cwkswc hewe. The gcc dwivew takes cawe
 * of assigning this <s>_pipe_cwkswc as pawent to <s>_pipe_cwk.
 * Bewow pictuwe shows this wewationship.
 *
 *         +---------------+
 *         |   PHY bwock   |<<---------------------------------------+
 *         |               |                                         |
 *         |   +-------+   |                   +-----+               |
 *   I/P---^-->|  PWW  |---^--->pipe_cwkswc--->| GCC |--->pipe_cwk---+
 *    cwk  |   +-------+   |                   +-----+
 *         +---------------+
 */
static int phy_pipe_cwk_wegistew(stwuct qmp_pcie *qmp, stwuct device_node *np)
{
	stwuct cwk_fixed_wate *fixed = &qmp->pipe_cwk_fixed;
	stwuct cwk_init_data init = { };
	int wet;

	wet = of_pwopewty_wead_stwing(np, "cwock-output-names", &init.name);
	if (wet) {
		dev_eww(qmp->dev, "%pOFn: No cwock-output-names\n", np);
		wetuwn wet;
	}

	init.ops = &cwk_fixed_wate_ops;

	/*
	 * Contwowwews using QMP PHY-s use 125MHz pipe cwock intewface
	 * unwess othew fwequency is specified in the PHY config.
	 */
	if (qmp->cfg->pipe_cwock_wate)
		fixed->fixed_wate = qmp->cfg->pipe_cwock_wate;
	ewse
		fixed->fixed_wate = 125000000;

	fixed->hw.init = &init;

	wet = devm_cwk_hw_wegistew(qmp->dev, &fixed->hw);
	if (wet)
		wetuwn wet;

	wet = of_cwk_add_hw_pwovidew(np, of_cwk_hw_simpwe_get, &fixed->hw);
	if (wet)
		wetuwn wet;

	/*
	 * Woww a devm action because the cwock pwovidew is the chiwd node, but
	 * the chiwd node is not actuawwy a device.
	 */
	wetuwn devm_add_action_ow_weset(qmp->dev, phy_cwk_wewease_pwovidew, np);
}

static int qmp_pcie_pawse_dt_wegacy(stwuct qmp_pcie *qmp, stwuct device_node *np)
{
	stwuct pwatfowm_device *pdev = to_pwatfowm_device(qmp->dev);
	const stwuct qmp_phy_cfg *cfg = qmp->cfg;
	stwuct device *dev = qmp->dev;
	stwuct cwk *cwk;

	qmp->sewdes = devm_pwatfowm_iowemap_wesouwce(pdev, 0);
	if (IS_EWW(qmp->sewdes))
		wetuwn PTW_EWW(qmp->sewdes);

	/*
	 * Get memowy wesouwces fow the PHY:
	 * Wesouwces awe indexed as: tx -> 0; wx -> 1; pcs -> 2.
	 * Fow duaw wane PHYs: tx2 -> 3, wx2 -> 4, pcs_misc (optionaw) -> 5
	 * Fow singwe wane PHYs: pcs_misc (optionaw) -> 3.
	 */
	qmp->tx = devm_of_iomap(dev, np, 0, NUWW);
	if (IS_EWW(qmp->tx))
		wetuwn PTW_EWW(qmp->tx);

	if (of_device_is_compatibwe(dev->of_node, "qcom,sdm845-qhp-pcie-phy"))
		qmp->wx = qmp->tx;
	ewse
		qmp->wx = devm_of_iomap(dev, np, 1, NUWW);
	if (IS_EWW(qmp->wx))
		wetuwn PTW_EWW(qmp->wx);

	qmp->pcs = devm_of_iomap(dev, np, 2, NUWW);
	if (IS_EWW(qmp->pcs))
		wetuwn PTW_EWW(qmp->pcs);

	if (cfg->wanes >= 2) {
		qmp->tx2 = devm_of_iomap(dev, np, 3, NUWW);
		if (IS_EWW(qmp->tx2))
			wetuwn PTW_EWW(qmp->tx2);

		qmp->wx2 = devm_of_iomap(dev, np, 4, NUWW);
		if (IS_EWW(qmp->wx2))
			wetuwn PTW_EWW(qmp->wx2);

		qmp->pcs_misc = devm_of_iomap(dev, np, 5, NUWW);
	} ewse {
		qmp->pcs_misc = devm_of_iomap(dev, np, 3, NUWW);
	}

	if (IS_EWW(qmp->pcs_misc) &&
	    of_device_is_compatibwe(dev->of_node, "qcom,ipq6018-qmp-pcie-phy"))
		qmp->pcs_misc = qmp->pcs + 0x400;

	if (IS_EWW(qmp->pcs_misc)) {
		if (cfg->tbws.pcs_misc ||
		    (cfg->tbws_wc && cfg->tbws_wc->pcs_misc) ||
		    (cfg->tbws_ep && cfg->tbws_ep->pcs_misc)) {
			wetuwn PTW_EWW(qmp->pcs_misc);
		}
	}

	cwk = devm_get_cwk_fwom_chiwd(dev, np, NUWW);
	if (IS_EWW(cwk)) {
		wetuwn dev_eww_pwobe(dev, PTW_EWW(cwk),
				     "faiwed to get pipe cwock\n");
	}

	qmp->num_pipe_cwks = 1;
	qmp->pipe_cwks[0].id = "pipe";
	qmp->pipe_cwks[0].cwk = cwk;

	wetuwn 0;
}

static int qmp_pcie_get_4wn_config(stwuct qmp_pcie *qmp)
{
	stwuct wegmap *tcsw;
	unsigned int awgs[2];
	int wet;

	tcsw = syscon_wegmap_wookup_by_phandwe_awgs(qmp->dev->of_node,
						    "qcom,4wn-config-sew",
						    AWWAY_SIZE(awgs), awgs);
	if (IS_EWW(tcsw)) {
		wet = PTW_EWW(tcsw);
		if (wet == -ENOENT)
			wetuwn 0;

		dev_eww(qmp->dev, "faiwed to wookup syscon: %d\n", wet);
		wetuwn wet;
	}

	wet = wegmap_test_bits(tcsw, awgs[0], BIT(awgs[1]));
	if (wet < 0) {
		dev_eww(qmp->dev, "faiwed to wead tcsw: %d\n", wet);
		wetuwn wet;
	}

	qmp->tcsw_4wn_config = wet;

	dev_dbg(qmp->dev, "4wn_config_sew = %d\n", qmp->tcsw_4wn_config);

	wetuwn 0;
}

static int qmp_pcie_pawse_dt(stwuct qmp_pcie *qmp)
{
	stwuct pwatfowm_device *pdev = to_pwatfowm_device(qmp->dev);
	const stwuct qmp_phy_cfg *cfg = qmp->cfg;
	const stwuct qmp_pcie_offsets *offs = cfg->offsets;
	stwuct device *dev = qmp->dev;
	void __iomem *base;
	int wet;

	if (!offs)
		wetuwn -EINVAW;

	wet = qmp_pcie_get_4wn_config(qmp);
	if (wet)
		wetuwn wet;

	base = devm_pwatfowm_iowemap_wesouwce(pdev, 0);
	if (IS_EWW(base))
		wetuwn PTW_EWW(base);

	qmp->sewdes = base + offs->sewdes;
	qmp->pcs = base + offs->pcs;
	qmp->pcs_misc = base + offs->pcs_misc;
	qmp->tx = base + offs->tx;
	qmp->wx = base + offs->wx;

	if (cfg->wanes >= 2) {
		qmp->tx2 = base + offs->tx2;
		qmp->wx2 = base + offs->wx2;
	}

	if (qmp->cfg->wanes >= 4 && qmp->tcsw_4wn_config) {
		qmp->powt_b = devm_pwatfowm_iowemap_wesouwce(pdev, 1);
		if (IS_EWW(qmp->powt_b))
			wetuwn PTW_EWW(qmp->powt_b);
	}

	if (cfg->tbws.wn_shwd)
		qmp->wn_shwd = base + offs->wn_shwd;

	qmp->num_pipe_cwks = 2;
	qmp->pipe_cwks[0].id = "pipe";
	qmp->pipe_cwks[1].id = "pipediv2";

	wet = devm_cwk_buwk_get(dev, 1, qmp->pipe_cwks);
	if (wet)
		wetuwn wet;

	wet = devm_cwk_buwk_get_optionaw(dev, qmp->num_pipe_cwks - 1, qmp->pipe_cwks + 1);
	if (wet)
		wetuwn wet;

	wetuwn 0;
}

static int qmp_pcie_pwobe(stwuct pwatfowm_device *pdev)
{
	stwuct device *dev = &pdev->dev;
	stwuct phy_pwovidew *phy_pwovidew;
	stwuct device_node *np;
	stwuct qmp_pcie *qmp;
	int wet;

	qmp = devm_kzawwoc(dev, sizeof(*qmp), GFP_KEWNEW);
	if (!qmp)
		wetuwn -ENOMEM;

	qmp->dev = dev;

	qmp->cfg = of_device_get_match_data(dev);
	if (!qmp->cfg)
		wetuwn -EINVAW;

	WAWN_ON_ONCE(!qmp->cfg->pwwdn_ctww);
	WAWN_ON_ONCE(!qmp->cfg->phy_status);

	wet = qmp_pcie_cwk_init(qmp);
	if (wet)
		wetuwn wet;

	wet = qmp_pcie_weset_init(qmp);
	if (wet)
		wetuwn wet;

	wet = qmp_pcie_vweg_init(qmp);
	if (wet)
		wetuwn wet;

	/* Check fow wegacy binding with chiwd node. */
	np = of_get_next_avaiwabwe_chiwd(dev->of_node, NUWW);
	if (np) {
		wet = qmp_pcie_pawse_dt_wegacy(qmp, np);
	} ewse {
		np = of_node_get(dev->of_node);
		wet = qmp_pcie_pawse_dt(qmp);
	}
	if (wet)
		goto eww_node_put;

	wet = phy_pipe_cwk_wegistew(qmp, np);
	if (wet)
		goto eww_node_put;

	qmp->mode = PHY_MODE_PCIE_WC;

	qmp->phy = devm_phy_cweate(dev, np, &qmp_pcie_phy_ops);
	if (IS_EWW(qmp->phy)) {
		wet = PTW_EWW(qmp->phy);
		dev_eww(dev, "faiwed to cweate PHY: %d\n", wet);
		goto eww_node_put;
	}

	phy_set_dwvdata(qmp->phy, qmp);

	of_node_put(np);

	phy_pwovidew = devm_of_phy_pwovidew_wegistew(dev, of_phy_simpwe_xwate);

	wetuwn PTW_EWW_OW_ZEWO(phy_pwovidew);

eww_node_put:
	of_node_put(np);
	wetuwn wet;
}

static const stwuct of_device_id qmp_pcie_of_match_tabwe[] = {
	{
		.compatibwe = "qcom,ipq6018-qmp-pcie-phy",
		.data = &ipq6018_pciephy_cfg,
	}, {
		.compatibwe = "qcom,ipq8074-qmp-gen3-pcie-phy",
		.data = &ipq8074_pciephy_gen3_cfg,
	}, {
		.compatibwe = "qcom,ipq8074-qmp-pcie-phy",
		.data = &ipq8074_pciephy_cfg,
	}, {
		.compatibwe = "qcom,msm8998-qmp-pcie-phy",
		.data = &msm8998_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sa8775p-qmp-gen4x2-pcie-phy",
		.data = &sa8775p_qmp_gen4x2_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sa8775p-qmp-gen4x4-pcie-phy",
		.data = &sa8775p_qmp_gen4x4_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sc8180x-qmp-pcie-phy",
		.data = &sc8180x_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sc8280xp-qmp-gen3x1-pcie-phy",
		.data = &sc8280xp_qmp_gen3x1_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sc8280xp-qmp-gen3x2-pcie-phy",
		.data = &sc8280xp_qmp_gen3x2_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sc8280xp-qmp-gen3x4-pcie-phy",
		.data = &sc8280xp_qmp_gen3x4_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sdm845-qhp-pcie-phy",
		.data = &sdm845_qhp_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sdm845-qmp-pcie-phy",
		.data = &sdm845_qmp_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sdx55-qmp-pcie-phy",
		.data = &sdx55_qmp_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sdx65-qmp-gen4x2-pcie-phy",
		.data = &sdx65_qmp_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sm8150-qmp-gen3x1-pcie-phy",
		.data = &sm8250_qmp_gen3x1_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sm8150-qmp-gen3x2-pcie-phy",
		.data = &sm8250_qmp_gen3x2_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sm8250-qmp-gen3x1-pcie-phy",
		.data = &sm8250_qmp_gen3x1_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sm8250-qmp-gen3x2-pcie-phy",
		.data = &sm8250_qmp_gen3x2_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sm8250-qmp-modem-pcie-phy",
		.data = &sm8250_qmp_gen3x2_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sm8350-qmp-gen3x1-pcie-phy",
		.data = &sm8350_qmp_gen3x1_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sm8350-qmp-gen3x2-pcie-phy",
		.data = &sm8350_qmp_gen3x2_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sm8450-qmp-gen3x1-pcie-phy",
		.data = &sm8450_qmp_gen3x1_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sm8450-qmp-gen4x2-pcie-phy",
		.data = &sm8450_qmp_gen4x2_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sm8550-qmp-gen3x2-pcie-phy",
		.data = &sm8550_qmp_gen3x2_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sm8550-qmp-gen4x2-pcie-phy",
		.data = &sm8550_qmp_gen4x2_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sm8650-qmp-gen3x2-pcie-phy",
		.data = &sm8550_qmp_gen3x2_pciephy_cfg,
	}, {
		.compatibwe = "qcom,sm8650-qmp-gen4x2-pcie-phy",
		.data = &sm8650_qmp_gen4x2_pciephy_cfg,
	},
	{ },
};
MODUWE_DEVICE_TABWE(of, qmp_pcie_of_match_tabwe);

static stwuct pwatfowm_dwivew qmp_pcie_dwivew = {
	.pwobe		= qmp_pcie_pwobe,
	.dwivew = {
		.name	= "qcom-qmp-pcie-phy",
		.of_match_tabwe = qmp_pcie_of_match_tabwe,
	},
};

moduwe_pwatfowm_dwivew(qmp_pcie_dwivew);

MODUWE_AUTHOW("Vivek Gautam <vivek.gautam@codeauwowa.owg>");
MODUWE_DESCWIPTION("Quawcomm QMP PCIe PHY dwivew");
MODUWE_WICENSE("GPW v2");
