CHV_CMN_DW28,VAR_0
CHV_CMN_DW30,VAR_1
CHV_DISP_PW_DPIO_CMN_D,VAR_2
DISPLAY_PHY_CONTROL,VAR_3
DISPLAY_PHY_STATUS,VAR_4
DPIO_CL1POWERDOWNEN,VAR_5
DPIO_CL2_LDOFUSE_PWRENB,VAR_6
DPIO_DYNPWRDOWNEN_CH0,VAR_7
DPIO_DYNPWRDOWNEN_CH1,VAR_8
DPIO_PHY0,VAR_9
DPIO_PHY1,VAR_10
DPIO_SUS_CLK_CONFIG_GATE_CLKREQ,VAR_11
DRM_DEBUG_KMS,FUNC_0
DRM_ERROR,FUNC_1
I915_WRITE,FUNC_2
PHY_COM_LANE_RESET_DEASSERT,FUNC_3
PHY_POWERGOOD,FUNC_4
PIPE_A,VAR_12
PIPE_C,VAR_13
VLV_DISP_PW_DPIO_CMN_BC,VAR_14
WARN_ON_ONCE,FUNC_5
_CHV_CMN_DW6_CH1,VAR_15
assert_chv_phy_status,FUNC_6
intel_de_wait_for_set,FUNC_7
udelay,FUNC_8
vlv_dpio_get,FUNC_9
vlv_dpio_put,FUNC_10
vlv_dpio_read,FUNC_11
vlv_dpio_write,FUNC_12
vlv_set_power_well,FUNC_13
chv_dpio_cmn_power_well_enable,FUNC_14
dev_priv,VAR_16
power_well,VAR_17
phy,VAR_18
pipe,VAR_19
tmp,VAR_20
