1.	Согласно международному стандарту ISO/IEC 2382-1: "Информационная система - система обработки	информации..., работающая совместно с организационными ресурсами, такими как люди, технические средства и финансовые ресурсы, которые обеспечивают и распределяют информацию".
2.	Согласно международному стандарту ISO/IEC 2382-1: "Информационная система - система обработки информации, работающая совместно с организационными ... ресурсами, такими как люди, технические средства и финансовые ресурсы, которые обеспечивают и распределяют информацию".
3.	Информационная система в узком смысле - программно-аппаратная система, предназначенная для автоматизации... целенаправленной деятельности конечных пользователей, обеспечивающая возможность получения, модификации и хранения информации.
4.	Информационная система в узком смысле - программно-аппаратная система, предназначенная для автоматизации целенаправленной деятельности конечных пользователей, обеспечивающая возможность получения, модификации и хранения
... информации .
5.	По степени распределенности различают ИС следующих типов:
		1)локальные (настольные); 2)распределенные
6.	Распределенные ИС разделяются на:
		1)файл-серверные 3)клиент-серверные
7.	В файл-серверных ИС база данных находится
3)на файловом сервере
8.	В файл-серверных ИС система управления базами данных (СУБД) находится
4)на рабочих станциях
9.	В файл-серверных ИС клиентские приложения находятся
3)на рабочих станциях
10.	В клиент-серверных ИС база данных находится:
2)на сервере
11.	В клиент-серверных ИС СУБД находится:
2) на сервере
12.	В клиент-серверных ИС клиентские приложения находятся
3)на рабочих станциях
13.	Клиент-серверные ИС разделяются на;
1)двузвенные 2)многозвенные
14.	В двузвенных ИС используются два типа "звеньев":
1) сервер баз данных 4) рабочие станции
15.	В многозвенных ИС к звеньям типа "сервер баз данных" и "рабочим станциям" добавляются промежуточные звенья:
2) сервер приложений

16.	Система счисления в которой вес цифры меняется в зависимости от ее местоположения в числе называется
2)Позиционной
17.	Двоичное число 0101,1b cоответствует десятичному эквиваленту
3)5,5d
18.	Шестнадцатеричное число A9h cоответствует  десятичному эквиваленту 
1)169d
19.	Двоичное число 10101111b соответствует шестнадцатеричному эквиваленту
4)AFh
20.	Шестнадцатеричное число 93h соответствует двоичному эквиваленту
1)10010011b
21.	Десятичное число 25d соответствует двоичному эквиваленту
2)11001b
22.	Десятичное число 0,375d соответствует двоичному эквиваленту
3)0,011b
23.	Расположите шестнадцатеричные числа в порядке возрастания:
-{00}[4]C9h
-{00}[3]A9h
-{00}[1]9Ah
-{00}[2]9Ch
24.	Дополнительный двоичный код  десятичного числа  со знаком +12d равен 
3)00001100b
25.	Дополнительный двоичный код  десятичного числа  со знаком -12d равен
2)11110100b
26.	Двоичные целые числа без знака форматом 1 байт находятся в диапазоне
3)  0… 255
27.	Двоичные целые числа со знаком форматом 1 байт находятся в диапазоне
2)-128… +127
28.	Двоичные целые числа без знака форматом 2 байта (слово) находятся в диапазоне
4)0…65535
29.	Двоичные целые числа со знаком форматом 2 байта (слово) находятся в диапазоне
3)  -32768…+32767
30.	В стандарте IEEE754  для представления двоичных чисел с плавающей точкой используются нормализованные числа, в которых точка располагается 
4)справа от старшего ненулевого бита мантиссы
31.	Нормализованное по стандарту IEEE754 двоичное число 10110,0011*22 соответствует
4)1,011000*26 ???
-{00}1,01100011*26 по идеи это
32.	Вещественные числа в формате IEEE754 имеют в своем представлении три двоичных поля
1)Знак мантиссы
3)Смещенный порядок
6)Дробная часть мантиссы
33.	Смещенный порядок в представлении вещественного числа в формате IEEE754 позволяет сэкономить 1 бит, предназначенный для
2)Знака порядка; 4)Целой части числа
34.	Вещественные числа одинарной точности в формате IEEE754 разрядность
3)32 бита
35.	Вещественные числа двойной точности в формате IEEE754 разрядность
4)64 бита
36.	ASCII коды символов “C” и “D” отличается на
2)1
37.	Cтарший разряд четырехразрядного целого двоичного числа имеет вес
2)8
38.	Младший разряд восьмиразрядного целого двоичного числа имеет вес
4)1
39.	Старший разряд восьмиразрядного целого двоичного числа имеет вес???
-{00}27
-{00}28
-{00}20
-{00}21
40.	Знаковый разряд однобайтового числа – это разряд
1)D7
41.	Результат логической операции AND над операндами A = 01100011b и В = 10000111b будет равен
2)11100111b
42.	Результат логической операции OR над операндами A = 01100011b и В
= 10000111b будет равен
1)00000011b
43.	Результат арифметической операции сложения над операндами A = 01100011b и В
= 10000111b будет равен
4)11101010b
44.	Результат арифметической операции сложения над операндами A = -9d и В = 15d будет равен
3)00000110b
45.	Результат арифметической операции сложения над операндами A = 12d и В = -15d будет равен
4)11111101b
46.	Результат арифметической операции сложения равен 11111101b, а флаги результата имеют значения
1)PF=0, ZF=0, SF=1
47.	Результат операции логического умножения равен 10000101b, а флаги результата имеют значения
4)PF=0, ZF=0, SF=1
48.	Результат арифметической операции вычитания равен 00111101b, а флаги результата имеют значения
1)PF=0, ZF=0, SF=0
49.	При сложении беззнаковых чисел индикатором переполнения является флаг
3)CF
50.	При сложении чисел со знаком индикатором переполнения является
4)CF# OF
51.	При сложении чисел со знаком переполнение может происходить если операнды имеют
2)Одинаковые знаки
52.	При вычитании чисел со знаком переполнение может происходить если операнды имеют
2)Одинаковые знаки
53.	При выполнении логических операций знак результата кодируется
3)результат не имеет знака
54.	При выполнении логических операций сигнал межразрядного переноса
1)не формируется
55.	Беззнаковые целые числа - это числа
1)среди которых нет отрицательных
56.	Процесс преобразования программы на ассемблере в машинные коды называется
4)ассемблированием
57.	Для создания программы на Ассемблере последовательно выполняются этапы
-{00}[4]Отладка
-{00}[3]Компоновка
-{00}[1]Создание исходного модуля
-{00}[2]Трансляция
58.	Непосредственную загрузку регистра можно выполнить с помощью команды
1)MOV dst, data
59.	Внутрисегментное смещение переменной pfruhepre может быть загружено в регистр DX командами
3)MOV DX, offset var_1 4)LEA DX, var_1
60.	Переменную var_1 можно загрузить в регистр AL командой
1)MOV AL, var_1
61.	Операндом команды работы со стеком PUSH src  может быть 
1)Любой 16 битовый регистр или двухбайтовая ячейка памяти
62.	Операндом команды работы со стеком POP dst может быть
3)Любой 16 битовый регистр или двухбайтовая ячейка памяти
63.	При прямой адресации к портам ввода-вывода используются команды
1)IN ac, port 4)OUT port, ac
64.	При косвенной адресации к портам ввода-вывода в качестве указателя адреса порта используется регистр
4)DX
65.	При прямой адресации к портам ввода-вывода используются команды IN ac, port и OUT port, ac в которых операнд port является
1)Числом в диапазоне 0..255
66.	Ошибочными являются ассемблерные команды
1)MOV AL, CH 3)MOV SI, AH 4)MOV DS, 8EEEAh
67.	Операндами команды MOV dst, src могут быть
1)Регистр – регистр 3)Память – регистр 5)Регистр – непосредственные данные 7)Регистр – память
68.	Длина операндов в командах передачи данных должна быть
3)Одинаковой
69.	Операнды логических команд являются
1)Целыми Числами без знака
70.	При выполнении команд логических операций флаг переноса CF
4)Не формируется
71.	Если содержимое AL = 0Fh , то результатом выполнения команды	NOT AL, будет
1)11110000b
72.	Формат директив Ассемблера предусмативает следующие поля
1)имя 3)директива 4)комментарий6)операнд(ы)
73.	Формат команд Ассемблера предусматривает следующие поля
1)метка 2)мнемоника 4)префикс 5)операнд(ы) 6)комментарий
74.	Каждая команда при трансляции формирует код длиной
3)длина зависит от способов адресации операнда
75.	В каждой программе на Ассемблере обязательно должен быть
1)сегмент стека 2)сегмент кода 4)сегмент данных
76.	Команды Ассемблера могут быть
2)безоперандными 3)двухоперандными 5)однооперандными
77.	Директива ASSUME связывает
2)сегментные регистры с логическими сегментами программы
78.	Сегменты исходного модуля должны располагаться в порядке
2)произвольном
79.	Результат операции умножения операндов размером byte MUL src помещается в
3)регистр-аккумулятор АХ
80.	Результатом выполнения команды MUL CL будет
3)AX:=(AL)*(CL)
81.	Первая цифровая ЭВМ "ENIAC" была запущена в эксплуатацию в ... году
1946
82.	Цифровая ЭВМ - это ... совокупность технических средств, предназначенная для автоматизированной обработки дискретных данных по заданному алгоритму Программно-управляемая

83.	Суть базовых положений на которых строятся ЦЭВМ Неймановской архитектуры сводятся к 4 принципам
2)двоичного кодирования 4)адресности 5)однородности памяти 6)программного управления
84.	Информацию, хранящуюся в ЭВМ можно разделить на две основные категории
3)команды 5)данные
85.	ЦЭВМ Гарвардской архитектуры предполагает наличие
2)раздельной памяти для команд и для данных
86.	Типовая ЦЭВМ содержит функционально-независимые узлы
1)ЦПЭ 4)память  6)УВВ
87.	ПЗУ ЭВМ не может работать в режиме
3)запись
88.	ОЗУ может работать в режимах
1)запись 3)считывание 4)хранение
89.	В ЭВМ Неймановской архитектуры коды команд и данные храняться
3)в общей памяти
90.	Последовательность команд, хранящихся в памяти ЭВМ и выполняющих законченную задачу, называется
3)программой
91.	Адрес следующей выполняемой команды однозначно определяется в процессе выполнения
4)текущей команды
92.	При линейных алгоритмах адресом следующей выполняемой команды является адрес
2)следующей по порядку команды
93.	При выполнении ветвлений в программах адресом следующей выполняемой команды является адрес
4)любой другой команды
94.	Первым шагом алгритма выполнения любой команды в ЭВМ является
2)извлечение (выборка) команды из памяти
95.	последовательное выполнение шагов
-{00}[03]выполнение операции, предусмотренной командой
-{00}[02]извлечение операндов из памяти
-{00}[04]сохранение результата в память
-{00}[01]извлечение (выборка) команды из памяти
96.	Программа должна заканчиваться командой
3)останов
97.	Старшая часть битов машинного кода команды содержит информацию о
2)коде операции (КОП)
98.	Младшая часть битов машинного кода команды содержит информацию о
3)операндах
99.	Центральный процессор ЭВМ содержит
1)блок регистров 2)АЛУ 6)Устройство управления (УУ)
100.	Устройства ввода-вывода подключаются к внутрисистемной шине через
3)порты ввода-вывода
101.	ПЗУ относится к
3)энергонезависимой памяти
102.	ОЗУ относится к памяти
2)энергозависимого типа
103.	Для считывания данных из ячейки SRAM нужно выполнить следующую последовательность действий:
2{00}На входе WR/RD установить режим считывания
3{00}На вход CS подать активный уровень
1{00}На вход адреса подать код адреса ячейки
104.	Для записи данных в ячейку SRAM нужно выполнить следующую последовательность действий:
1{00}На вход адреса подать код адреса ячейки
3{00}На вход данных DI подать входные данные
4{00}На вход CS подать активный уровень
2{00}На входе WR/RD установить режим записи

105.	ИМС ПЗУ с 11 входами адреса и 8 выходами данных имеет емкость
3)2Кбайт
106.	Регенерация записанных данных необходима для ИМС ОЗУ
2)динамического типа
107.	Машинный цикл выполнения команды представляет циклическую последовательность следующих действий
4{00}запись результатов в память
1{00}выборка команды из памяти, ее декодирование и формирование адреса следующей
3{00}выполнение команды
2{00}считывание операндов из памяти
108.	Магистраль "Общая шина" предполагает
1)подключение одноименных входов/выходов всех устройств к общим линиям
109.	Шинная организация ЭВМ предполагает наличие в системе
1)шины адреса 3)шины управления 5)шины данных
110.	Простейший конвейер в МП i8086 обеспечивает
2)одновременное выполнение текущей команды и выборку следующей
111.	Шины адреса и данных в системе с МП i8086 имеют разрядность
2)20 бит
112.	Микропроцессор - это
3)программно-управляемое устройство обработки цифровой информации
113.	В базовом МП i8086 используется число регистров равное
4)16
114.	Сегментные регистры МП в реальном режиме работы предназначены для
2)хранения базовых адресов сегментов программы
115.	Регистр указателя команд IP предназначен для хранения
2)исполнительного адреса следующей команды
116.	Регистры SP, BP, SI, DI можно делить на старший и младший байты
3)никогда
117.	Флаг ZF=1, если
3)результат операции равен 0
118.	Флаг PF=1, если
4)число двоичных единиц в результате четное
119.	Флаг CF=1, если
4)сформировался перенос из старшего разряда
120.	Флаг SF=1, если
3)в старшем разряде результата 1
121.	Флаг OF=1, если
2)сформировался перенос в старший разряд
122.	Каждая декодированная в микропроцессоре команда вызывает из блока микропрограммного управления (БМУ)..., которая формирует управляющие сигналы, обеспечивающие ее выполнение
микропрограмму

123.	Устройство управления микропроцессора включает в себя
1)Блок Микропрограммного Управления (БМУ)
124.	В реальном режиме работы МП доступным является адресное пространство размером
3)220
125.	Сегменты в памяти могут начинаться с адресов
4)кратных 16
126.	Базовый адрес сегмента SEG имеет разрядность
3)16 бит
127.	Внутрисегментное смещение OFFSET имеет разрядность
1)16 бит
128.	Логический адрес ячейки памяти это
2)пара 16-и битовых адресов SEG:OFFSET
129.	Физический адрес ячейки памяти формируется по правилам
2)PA=16*SEG+EA
130.	Если физический адрес ячейки памяти равен 12345h, то логическим адресом может быть
1)1234:0005
131.	Регистр DS предназначен для хранения базового адреса
2)сегмента данных
132.	Регистр SS предназначен для хранения базового адреса
3)сегмента стека
133.	Регистр CS предназначен для хранения базового адреса
3)сегмента кода
134.	Регистр ES предназначен для хранения базового адреса
3)дополнительного сегмента данных
135.	Выйти за пределы 1Мбайта памяти в МП i8086 c 20-и битовой шиной адреса можно, если
3)выйти за пределы нельзя
136.	МП i8086 может одновременно работать с логическими сегментами программы, число которых не более
1)1 4)4
137.	Для записи результата операции в память ЭВМ выполняются следующие действия 
2{00}Получив сигнал с ША и ШУ, память активизирует ячейку с установленным адресом 1{00}Микропроцессор формирует на ША адрес нужной ячейки, передает на ШД результат операции, а на ШУ формируется сигнал "Запись в память"
3{00}Данные с ШД записываются в ячейку
5{00}МП начинает выборку следующей команды
4{00}Память формирует на ШУ сигнал, что данные записаны
138.	Мультиплексирование сигналов на выводах микропроцессора обеспечивает
2)повышение быстродействия
139.	Если логический адрес ячейки равен 1248:4321, то ее физический адрес равен
1)16801h
140.	Очередь команд в МП i8086 состоит из
4)6-и 8-и разрядных регистров

141.	Модифицировать содержимое регистра IP можно с помощью команд
3)передачи управления
142.	Формат машинной команды определяет
4)правила кодирования команд
143.	Минимальная и максимальная длина машинных команд для МП 86 составляет
1)1 байт 2)15 байт
144.	Минимальная и максимальная длина машинных команд для реального режима IA-32 составляет
2)1 байт 3)15 байт
145.	Первым обязательным байтом машинной команды является байт
3)кода операции (КОП)
146.	Поле префиксов команды в IA-32 является необязательным элементом и может иметь длину
1)один префикс - 1 байт 2)два префикса - 2 байта 3)три префикса - 3 байта 4)четыре префикса - 4 байта
147.	Поля двухоперандной команды, в общем случае, располагаются в следующем порядке
-{00}постбайт 2
-{00}Disp L 3
-{00}КОП 1
-{00}Disp H 4
148.	Относительная адресация используется в командах
2)передачи управления
149.	Команда ADD AX, [BX+SI+12] использует способ адресации операнда в памяти
3)базово-индексный со смещением
150.	Команда XOR AL, AH использует способ адресации операндов
3)регистровая
151.	Команда ADD TEMP, BL использует способ адресации операнда в памяти
2)прямая
152.	Команда CMP CX, 400Dh использует способ адресации второго операнда
2)непосредственный
153.	Команда MOV [SI], CL использует способ адресации операнда в памяти
4)индексный
154.	Команда SUB AX, [BX] использует способ адресации операнда в памяти
1)базовый
155.	Команда MOV AX, [BX+12] использует способ адресации операнда в памяти
4)базовый со смещением
156.	Команда SUB [DI -6], CX использует способ адресации операнда в памяти
2)индексная со смещением
157.	Адресное пространство микропроцессора (число формируемых адресов) и число ячеек памяти ЭВМ
1)совпадает
158.	Основная память ЭВМ имеет емкость
2)640 Кбайт
159.	Область данных BIOS находится в ... памяти ЭВМ
основной

160.	Область памяти между границами 640 Кбайт и 1 Мбайт называется ... памятью
верхней

161.	Графический и текстовый видеобуферы графического видеоадаптера имеют адреса, находящиеся в диапазоне адресов
2)верхней памяти
162.	НМА это область расширенной памяти размером
3)64 Кбайт - 16 байт
163.	Обратиться к НМА в реальном режиме МП IA-32 можно, если установить логический адрес SEG:EA равным
1)SEG=FFFFh 5)EA=0010h...FFFFh
164.	Начальный килобайт оперативной памяти предназначен для хранения
2)векторов прерываний
165.	Ячейки для отсчета текущего времени и даты находятся в области памяти называемой
3)область данных BIOS
166.	Стек организуется в области ОЗУ
1)свободной от программ
167.	Прерывание - это ... , поступающий на МП, который требует приостановить выполнение текущей программы и перейти на обслуживание другой, обладающей большим приоритетом
Сигнал
168.	Подпрограмма обслуживания прерывания называется
1)обработчиком прерывания
169.	Прерывания делятся на три категории
1)программные 3)внутренние 4)внешние (аппаратные)
170.	Аппаратные прерывания, в порядке убывания приоритета, располагаются следующим образом
-{00}клавиатура 2
-{00}таймер 1
-{00}гибкий диск 5
-{00}принтер 5
-{00}мышь 3
171.	Вектор прерывания имеет длину 4 байта и является логическим адресом
2)обработчика прерываний
172.	Вектор прерывания определяет
2)логический адрес обработчика
173.	Контроллер прерываний обеспечивает
4)передачу на вход INT МП одного из запросов прерывания IRQ от ВУ
174.	Процессор, получив сигнал прерывания INT n, выполняет последовательность действий
-{00}сохраняет в стек содержимое регистров CS, IP и Flags 1
-{00}заканчивает выполнение текущей команды 5
-{00}выполняет действия, предусмотренные обработчиком прерывания 3
-{00}переходит на выполнение ПП обслуживания ( загружает в регистры CS и IP вектор прерывания) 2
-{00}по команде возврата из прерывания IRET возвращается в основную программу ( восстанавливает из стека значения CS, IP и Flags) 4
175.	Немаскируемое прерывание поступает
2)на вход NMI MП
176.	Запретить ( замаскировать) внешние прорывания можно, если
2)установить флаг IF = 0
177.	В случаях ошибки в памяти формируется запрос на
2)немаскируемое прерывание
178.	Связь между типом прерывания и процедурой его обслуживания ( обработчиком ) устанавливается с помощью
2)таблицы векторов прерываний
179.	Внутренние прерывания поступают
1)на вход INT
180.	Прерывание по ошибке деления ( тип 0 ) относится к
2)внутреннему прерыванию
181.	Программные прерывания формируются командой INT n, где n
1)тип прерывания
182.	Шинным интерфейсом называется
1)совокупность шин и линий для передачи информации 3)протоколы обмена
183.	Передача информации от ВУ к МП называется ... ВВОД ВВОДОМ ЧТЕНИЕ ЧТЕНИЕМ
184.	Передача информации от МП к ВУ называется ...(ВВОД ЗАПИСЬ ВЫВОДОМ ЗАПИСЬЮ / вывод;запись;выводом;записью)
185.	Схема согласования ВУ с шинным интерфейсом
3)контроллер
186.	В состав контроллера ВУ обычно входят узлы:
2)регистр состояния 3)регистр данных 5)дешифратор адреса
187.	Программный ввод-вывод - способ обмена между МП и ВУ, при котором обменом управляет
3)МП
188.	При программном вводе-выводе МП запрашивает регистр состояния контроллера ВУ о ... к обмену ГОТОВНОСТИ
189.	При вводе-выводе по прерываниям процессом обмена управляет
3)контроллер ВУ
190.	При вводе-выводе по прерываниям сигналом начала обмена является
4)сигнал "требование прерывания"
191.	Способ обмена информацией между ВУ, минуя МП,  называется
2)обменом в режиме прямого доступа к памяти (ПДП)
192.	В режиме ПДП процессом обмена управляет
2)контроллер ПДП
193.	При выполнении ввода из порта получателем является
4)регистр-аккумулятор
194.	При выводе данных в порт источником данных является
2)регистр-аккумулятор
195.	С помощью команд IN/OUT с прямой адресацией МП может обратиться к портам ввода-вывода число которых составляет
1)216
196.	В качестве указателя адреса порта в командах IN/OUT с косвенной адресацией используется регистр
4)DX

197.	Результат операции  логического умножения равен 10000101b, а флаги результата имеют значения
4)PF=0, ZF=0, SF=1

198.	Внутрисегментное смещение переменной var_1 может быть загружено в регистр DX командами
3)MOV DX, offset var_1; 4)LEA DX, var_1

 

Логический уровень организации ЭВМ
Логическим базисом называется ... необходимый набор функций с помощью которых может быть реализовано логическое выражение любой сложности
минимально
Логическое соотношение
-законом противоречия
+законом де Моргана

     
X1vX 2  X1 X 2 называется
-законом двойного отрицания
-законом равносильности
Дешифратор - это
-Преобразователь активного сигнала на одном или нескольких входах в кодовое слово на выходе.
+Преобразователь позиционного двоичного кода в активный сигнал на одном из выходов.
-Преобразователь активного сигнала на одном или нескольких входах в активный сигнал на одном или нескольких выходах
-Преобразователь унитарного кода на входах в активный сигнал на одном или нескольких выходах
Шифратор - это
-Преобразователь унитарного кода на входе в позиционный двоичный код на выходе
-Преобразователь входного кодового слова в активный сигнал на одном из выходов
-Преобразователь активного сигнала на одном или нескольких входах в активный сигнал на одном или нескольких выходах.
-Преобразователь позиционного кода на входе в позиционный двоичный код на выходе
Мультиплексор - это
-Переключатель одного информационного входа на один из нескольких выходов
+Переключатель одного из информационных входов на единственный выход
-Переключатель одного из информационных входов на один из нескольких выходов
-Переключатель нескольких информационных входов на несколько выходов
Демультиплексор - это
+Переключатель единственного информационного входа на один из нескольких выходов.
-Переключатель одного из информационных входов на один выход
-Переключатель одного из информационных входов на один из нескольких выходов.
-Переключатель единственного информационного входа на единственный выход.
Типы триггеров, которые могут работать в счетном режиме
-D-триггер
+JK-триггер
+T-триггер
-RSC-триггер
Вход C0 АЛУ предназначен для подачи сигнала
-режима работы
-выходного переноса из старшего разряда
-входного переноса в младший разряд
+входного переноса в старший разряд
Параллельный регистр (регистр памяти) предназначен для
+записи, хранения и выдачи параллельного кода
-записи и преобразования параллельного кода
-хранения и преобразования параллельного кода
-для преобразования последовательного кода в параллельный
Для преобразования последовательного двоичного кода в параллельный требуется
-параллельный регистр
+регистр сдвига
-регистр памяти
-кольцевой регистр
Для формирования циклически повторяющихся цифровых последовательностей необходим
-параллельный регистр
-кольцевой регистр
+регистр сдвига
-регистр памяти
Для записи двоичного слова в параллельный регистр нужно выполнить последовательность действий на вход разрешения записи подать сигнал разрешения 3
на входе сброса установить пассивный уровень 1
на входах данных установить записываемое двоичное слово 2
Модуль счета счетчика определяет
+число возможных состояний счетчика
-число триггеров в счетчике
-тип триггеров в счетчике
-режим работы счетчика
Счетчик с максимальным быстродействием - это
+асинхронный счетчик
-синхронный с последовательным переносом
-синхронный с параллельным переносом
-синхронный с последовательно-параллельным переносом
