/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Ultra(TM) in wire load mode
// Version   : Q-2019.12-SP2
// Date      : Mon Apr 27 17:00:45 2020
/////////////////////////////////////////////////////////////


module darksocv ( XCLK, XRES, UART_RXD, UART_TXD, LED, DEBUG );
  output [3:0] LED;
  output [3:0] DEBUG;
  input XCLK, XRES, UART_RXD;
  output UART_TXD;
  wire   \KDEBUG[3] , n35817, n35821, n35822, n35823, n35824, n35825, n35826,
         n35827, n35828, n35829, n35830, n35831, n35832, n35833, n35834,
         n35835, n35836, n35837, n35838, n35839, n35840, n35841, n35842,
         n35843, n35844, n35845, n35846, n35847, n35848, n35849, n38021,
         n38022, n38023, n38024, n38025, n38026, n38027, n38028, n38112,
         n38113, n38114, n38115, n38116, n38117, n38118, n38119, n38120,
         n38121, n38122, n38123, n38124, n38125, n38126, n38127, n38128,
         n38129, n38130, n38131, n38132, n38133, n38134, n38135, n38136,
         n38137, n38138, n38139, n38140, n38141, n38142, n38143, n38144,
         n38145, n38146, n38147, n38148, n38149, n38150, n38151, n38152,
         n38153, n38154, n38155, n38156, n38157, n38158, n38159, n38160,
         n38161, n38162, n38163, n38164, n38165, n38166, n38167, n38168,
         n38169, n38170, n38171, n38172, n38173, n38174, n38175, n38176,
         n38177, n38178, n38179, n38180, n38181, n38182, n38183, n38184,
         n38185, n38186, n38187, n38188, n38189, n38190, n38191, n38193,
         n38194, n38195, n38196, n38197, n38198, n38199, n38200, n38201;
  wire   [7:0] IRES;
  wire   [31:0] TIMER;
  assign LED[3] = 1'b0;
  assign LED[2] = 1'b0;
  assign LED[1] = 1'b0;
  assign LED[0] = 1'b0;
  assign DEBUG[3] = 1'b0;
  assign DEBUG[1] = 1'b0;
  assign DEBUG[0] = 1'b0;
  assign UART_TXD = 1'b1;

  DFFX1 \IRES_reg[7]  ( .D(n38028), .CLK(XCLK), .Q(\KDEBUG[3] ) );
  DFFX1 \IRES_reg[6]  ( .D(n38027), .CLK(XCLK), .Q(IRES[6]) );
  DFFX1 \IRES_reg[5]  ( .D(n38026), .CLK(XCLK), .Q(IRES[5]) );
  DFFX1 \IRES_reg[4]  ( .D(n38025), .CLK(XCLK), .Q(IRES[4]) );
  DFFX1 \IRES_reg[3]  ( .D(n38024), .CLK(XCLK), .Q(IRES[3]) );
  DFFX1 \IRES_reg[2]  ( .D(n38023), .CLK(XCLK), .Q(IRES[2]) );
  DFFX1 \IRES_reg[1]  ( .D(n38022), .CLK(XCLK), .Q(IRES[1]) );
  DFFX1 \IRES_reg[0]  ( .D(n38021), .CLK(XCLK), .Q(IRES[0]), .QN(n38199) );
  DFFX1 \TIMER_reg[1]  ( .D(n35849), .CLK(XCLK), .Q(TIMER[1]) );
  DFFX1 \TIMER_reg[0]  ( .D(n35848), .CLK(XCLK), .Q(TIMER[0]) );
  DFFX1 \TIMER_reg[2]  ( .D(n35847), .CLK(XCLK), .Q(TIMER[2]), .QN(n38201) );
  DFFX1 \TIMER_reg[3]  ( .D(n35846), .CLK(XCLK), .Q(TIMER[3]) );
  DFFX1 \TIMER_reg[4]  ( .D(n35845), .CLK(XCLK), .Q(TIMER[4]) );
  DFFX1 \TIMER_reg[5]  ( .D(n35844), .CLK(XCLK), .Q(TIMER[5]) );
  DFFX1 \TIMER_reg[6]  ( .D(n35843), .CLK(XCLK), .Q(TIMER[6]), .QN(n38200) );
  DFFX1 \TIMER_reg[7]  ( .D(n35842), .CLK(XCLK), .Q(TIMER[7]) );
  DFFX1 \TIMER_reg[8]  ( .D(n35841), .CLK(XCLK), .Q(TIMER[8]) );
  DFFX1 \TIMER_reg[9]  ( .D(n35840), .CLK(XCLK), .Q(TIMER[9]) );
  DFFX1 \TIMER_reg[10]  ( .D(n35839), .CLK(XCLK), .Q(TIMER[10]), .QN(n38196)
         );
  DFFX1 \TIMER_reg[11]  ( .D(n35838), .CLK(XCLK), .Q(TIMER[11]) );
  DFFX1 \TIMER_reg[12]  ( .D(n35837), .CLK(XCLK), .Q(TIMER[12]) );
  DFFX1 \TIMER_reg[13]  ( .D(n35836), .CLK(XCLK), .Q(TIMER[13]), .QN(n38198)
         );
  DFFX1 \TIMER_reg[14]  ( .D(n35835), .CLK(XCLK), .Q(TIMER[14]) );
  DFFX1 \TIMER_reg[15]  ( .D(n35834), .CLK(XCLK), .Q(TIMER[15]), .QN(n38193)
         );
  DFFX1 \TIMER_reg[16]  ( .D(n35833), .CLK(XCLK), .Q(TIMER[16]) );
  DFFX1 \TIMER_reg[17]  ( .D(n35832), .CLK(XCLK), .Q(TIMER[17]) );
  DFFX1 \TIMER_reg[18]  ( .D(n35831), .CLK(XCLK), .Q(TIMER[18]) );
  DFFX1 \TIMER_reg[19]  ( .D(n35830), .CLK(XCLK), .Q(TIMER[19]), .QN(n38197)
         );
  DFFX1 \TIMER_reg[20]  ( .D(n35829), .CLK(XCLK), .Q(TIMER[20]) );
  DFFX1 \TIMER_reg[21]  ( .D(n35828), .CLK(XCLK), .Q(TIMER[21]) );
  DFFX1 \TIMER_reg[22]  ( .D(n35827), .CLK(XCLK), .Q(TIMER[22]) );
  DFFX1 \TIMER_reg[23]  ( .D(n35826), .CLK(XCLK), .Q(TIMER[23]) );
  DFFX1 \TIMER_reg[24]  ( .D(n35825), .CLK(XCLK), .Q(TIMER[24]) );
  DFFX1 \TIMER_reg[25]  ( .D(n35824), .CLK(XCLK), .Q(TIMER[25]), .QN(n38195)
         );
  DFFX1 \TIMER_reg[26]  ( .D(n35823), .CLK(XCLK), .Q(TIMER[26]) );
  DFFX1 \TIMER_reg[27]  ( .D(n35822), .CLK(XCLK), .Q(TIMER[27]), .QN(n38194)
         );
  DFFX1 \TIMER_reg[28]  ( .D(n35821), .CLK(XCLK), .Q(TIMER[28]) );
  DFFX1 XTIMER_reg ( .D(n35817), .CLK(XCLK), .Q(DEBUG[2]) );
  NAND2X0 U38255 ( .IN1(n38170), .IN2(n38193), .QN(n38142) );
  NAND2X0 U38256 ( .IN1(IRES[1]), .IN2(IRES[0]), .QN(n38190) );
  NAND2X0 U38257 ( .IN1(n38160), .IN2(n38194), .QN(n38159) );
  NAND2X0 U38258 ( .IN1(n38172), .IN2(n38198), .QN(n38171) );
  NAND2X0 U38259 ( .IN1(TIMER[3]), .IN2(n38152), .QN(n38124) );
  NAND2X0 U38260 ( .IN1(n38146), .IN2(n38169), .QN(n35832) );
  NAND2X0 U38261 ( .IN1(n38126), .IN2(n38147), .QN(n35844) );
  NOR3X0 U38263 ( .IN1(TIMER[1]), .IN2(TIMER[0]), .IN3(\KDEBUG[3] ), .QN(
        n38153) );
  INVX0 U38264 ( .INP(n38153), .ZN(n38118) );
  OR2X1 U38265 ( .IN1(TIMER[22]), .IN2(TIMER[21]), .Q(n38157) );
  OR2X1 U38266 ( .IN1(TIMER[24]), .IN2(TIMER[23]), .Q(n38158) );
  OR4X1 U38267 ( .IN1(TIMER[26]), .IN2(TIMER[25]), .IN3(n38157), .IN4(n38158), 
        .Q(n38156) );
  OR2X1 U38268 ( .IN1(TIMER[7]), .IN2(TIMER[6]), .Q(n38132) );
  OR3X1 U38269 ( .IN1(TIMER[2]), .IN2(TIMER[1]), .IN3(TIMER[0]), .Q(n38123) );
  OR3X1 U38270 ( .IN1(TIMER[4]), .IN2(TIMER[3]), .IN3(n38123), .Q(n38127) );
  NOR4X0 U38271 ( .IN1(TIMER[8]), .IN2(TIMER[5]), .IN3(n38132), .IN4(n38127), 
        .QN(n38136) );
  NOR2X0 U38272 ( .IN1(TIMER[11]), .IN2(TIMER[10]), .QN(n38139) );
  NOR4X0 U38273 ( .IN1(TIMER[13]), .IN2(TIMER[9]), .IN3(TIMER[12]), .IN4(
        TIMER[14]), .QN(n38112) );
  NAND2X0 U38274 ( .IN1(n38139), .IN2(n38112), .QN(n38141) );
  INVX0 U38275 ( .INP(n38141), .ZN(n38115) );
  NOR2X0 U38276 ( .IN1(TIMER[18]), .IN2(TIMER[17]), .QN(n38114) );
  NOR4X0 U38277 ( .IN1(TIMER[20]), .IN2(TIMER[19]), .IN3(TIMER[16]), .IN4(
        TIMER[15]), .QN(n38113) );
  NAND4X0 U38278 ( .IN1(n38136), .IN2(n38115), .IN3(n38114), .IN4(n38113), 
        .QN(n38155) );
  OR4X1 U38279 ( .IN1(TIMER[28]), .IN2(TIMER[27]), .IN3(n38156), .IN4(n38155), 
        .Q(n38119) );
  INVX0 U38280 ( .INP(n38119), .ZN(n38116) );
  NOR2X0 U38281 ( .IN1(n38116), .IN2(\KDEBUG[3] ), .QN(n38135) );
  INVX0 U38282 ( .INP(n38135), .ZN(n38154) );
  OR2X1 U38283 ( .IN1(TIMER[0]), .IN2(n38154), .Q(n38121) );
  NAND2X0 U38284 ( .IN1(TIMER[1]), .IN2(n38121), .QN(n38117) );
  NAND2X0 U38285 ( .IN1(n38118), .IN2(n38117), .QN(n35849) );
  NAND2X0 U38286 ( .IN1(TIMER[0]), .IN2(\KDEBUG[3] ), .QN(n38120) );
  NOR2X0 U38287 ( .IN1(n38119), .IN2(\KDEBUG[3] ), .QN(n38148) );
  INVX0 U38288 ( .INP(n38148), .ZN(n38147) );
  AND2X1 U38289 ( .IN1(n38120), .IN2(n38147), .Q(n38122) );
  NAND2X0 U38290 ( .IN1(n38122), .IN2(n38121), .QN(n35848) );
  OR2X1 U38291 ( .IN1(n38123), .IN2(n38154), .Q(n38152) );
  OR3X1 U38292 ( .IN1(TIMER[3]), .IN2(n38123), .IN3(n38154), .Q(n38177) );
  NAND2X0 U38293 ( .IN1(n38124), .IN2(n38177), .QN(n35846) );
  NOR2X0 U38294 ( .IN1(n38127), .IN2(n38154), .QN(n38176) );
  INVX0 U38295 ( .INP(n38176), .ZN(n38125) );
  XOR2X1 U38296 ( .IN1(TIMER[5]), .IN2(n38125), .Q(n38126) );
  NOR3X0 U38297 ( .IN1(TIMER[5]), .IN2(n38127), .IN3(n38154), .QN(n38129) );
  INVX0 U38298 ( .INP(n38129), .ZN(n38131) );
  XOR2X1 U38299 ( .IN1(TIMER[6]), .IN2(n38131), .Q(n38128) );
  NAND2X0 U38300 ( .IN1(n38128), .IN2(n38147), .QN(n35843) );
  NAND2X0 U38301 ( .IN1(n38200), .IN2(n38129), .QN(n38130) );
  NAND2X0 U38302 ( .IN1(TIMER[7]), .IN2(n38130), .QN(n38133) );
  OR2X1 U38303 ( .IN1(n38132), .IN2(n38131), .Q(n38134) );
  NAND2X0 U38304 ( .IN1(n38133), .IN2(n38134), .QN(n35842) );
  NAND2X0 U38305 ( .IN1(TIMER[8]), .IN2(n38134), .QN(n38137) );
  NAND2X0 U38306 ( .IN1(n38136), .IN2(n38135), .QN(n38175) );
  NAND2X0 U38307 ( .IN1(n38137), .IN2(n38175), .QN(n35841) );
  NOR2X0 U38308 ( .IN1(TIMER[9]), .IN2(n38175), .QN(n38174) );
  NAND2X0 U38309 ( .IN1(n38174), .IN2(n38196), .QN(n38138) );
  NAND2X0 U38310 ( .IN1(TIMER[11]), .IN2(n38138), .QN(n38140) );
  NAND2X0 U38311 ( .IN1(n38139), .IN2(n38174), .QN(n38173) );
  NAND2X0 U38312 ( .IN1(n38140), .IN2(n38173), .QN(n35838) );
  NOR2X0 U38313 ( .IN1(n38141), .IN2(n38175), .QN(n38170) );
  NAND2X0 U38314 ( .IN1(TIMER[16]), .IN2(n38142), .QN(n38144) );
  NOR2X0 U38315 ( .IN1(TIMER[16]), .IN2(TIMER[15]), .QN(n38143) );
  NAND2X0 U38316 ( .IN1(n38143), .IN2(n38170), .QN(n38145) );
  NAND2X0 U38317 ( .IN1(n38144), .IN2(n38145), .QN(n35833) );
  NAND2X0 U38318 ( .IN1(TIMER[17]), .IN2(n38145), .QN(n38146) );
  OR2X1 U38319 ( .IN1(TIMER[17]), .IN2(n38145), .Q(n38169) );
  MUX21X1 U38320 ( .IN1(n38148), .IN2(n38147), .S(DEBUG[2]), .Q(n35817) );
  OR4X1 U38321 ( .IN1(IRES[0]), .IN2(IRES[1]), .IN3(IRES[2]), .IN4(IRES[3]), 
        .Q(n38183) );
  OR2X1 U38322 ( .IN1(IRES[4]), .IN2(n38183), .Q(n38180) );
  NOR2X0 U38323 ( .IN1(IRES[5]), .IN2(n38180), .QN(n38150) );
  INVX0 U38324 ( .INP(n38150), .ZN(n38178) );
  OA21X1 U38325 ( .IN1(IRES[6]), .IN2(n38178), .IN3(\KDEBUG[3] ), .Q(n38149)
         );
  OR2X1 U38326 ( .IN1(n38149), .IN2(XRES), .Q(n38028) );
  OA221X1 U38327 ( .IN1(n38150), .IN2(IRES[5]), .IN3(n38150), .IN4(n38180), 
        .IN5(\KDEBUG[3] ), .Q(n38151) );
  OR2X1 U38328 ( .IN1(XRES), .IN2(n38151), .Q(n38026) );
  OAI21X1 U38329 ( .IN1(n38153), .IN2(n38201), .IN3(n38152), .QN(n35847) );
  MUX21X1 U38330 ( .IN1(TIMER[10]), .IN2(n38196), .S(n38174), .Q(n35839) );
  NOR2X0 U38331 ( .IN1(TIMER[12]), .IN2(n38173), .QN(n38172) );
  MUX21X1 U38332 ( .IN1(TIMER[13]), .IN2(n38198), .S(n38172), .Q(n35836) );
  MUX21X1 U38333 ( .IN1(TIMER[15]), .IN2(n38193), .S(n38170), .Q(n35834) );
  NOR2X0 U38334 ( .IN1(n38155), .IN2(n38154), .QN(n38166) );
  INVX0 U38335 ( .INP(n38166), .ZN(n38165) );
  NOR2X0 U38336 ( .IN1(n38156), .IN2(n38165), .QN(n38160) );
  MUX21X1 U38337 ( .IN1(TIMER[27]), .IN2(n38194), .S(n38160), .Q(n35822) );
  NOR2X0 U38338 ( .IN1(TIMER[18]), .IN2(n38169), .QN(n38168) );
  MUX21X1 U38339 ( .IN1(TIMER[19]), .IN2(n38197), .S(n38168), .Q(n35830) );
  MUX21X1 U38340 ( .IN1(n38166), .IN2(n38165), .S(TIMER[21]), .Q(n35828) );
  NOR2X0 U38341 ( .IN1(n38157), .IN2(n38165), .QN(n38164) );
  INVX0 U38342 ( .INP(n38164), .ZN(n38163) );
  MUX21X1 U38343 ( .IN1(n38164), .IN2(n38163), .S(TIMER[23]), .Q(n35826) );
  NOR2X0 U38344 ( .IN1(n38158), .IN2(n38163), .QN(n38162) );
  MUX21X1 U38345 ( .IN1(TIMER[25]), .IN2(n38195), .S(n38162), .Q(n35824) );
  AND2X1 U38347 ( .IN1(n38159), .IN2(TIMER[28]), .Q(n35821) );
  NAND2X0 U38348 ( .IN1(n38162), .IN2(n38195), .QN(n38161) );
  AO21X1 U38349 ( .IN1(TIMER[26]), .IN2(n38161), .IN3(n38160), .Q(n35823) );
  AO221X1 U38350 ( .IN1(TIMER[24]), .IN2(TIMER[23]), .IN3(TIMER[24]), .IN4(
        n38163), .IN5(n38162), .Q(n35825) );
  AO221X1 U38351 ( .IN1(TIMER[22]), .IN2(TIMER[21]), .IN3(TIMER[22]), .IN4(
        n38165), .IN5(n38164), .Q(n35827) );
  NAND2X0 U38352 ( .IN1(n38168), .IN2(n38197), .QN(n38167) );
  AO21X1 U38353 ( .IN1(TIMER[20]), .IN2(n38167), .IN3(n38166), .Q(n35829) );
  AO21X1 U38354 ( .IN1(TIMER[18]), .IN2(n38169), .IN3(n38168), .Q(n35831) );
  AO21X1 U38355 ( .IN1(TIMER[14]), .IN2(n38171), .IN3(n38170), .Q(n35835) );
  AO21X1 U38356 ( .IN1(TIMER[12]), .IN2(n38173), .IN3(n38172), .Q(n35837) );
  AO21X1 U38357 ( .IN1(TIMER[9]), .IN2(n38175), .IN3(n38174), .Q(n35840) );
  AO21X1 U38358 ( .IN1(TIMER[4]), .IN2(n38177), .IN3(n38176), .Q(n35845) );
  XNOR2X1 U38359 ( .IN1(n38178), .IN2(IRES[6]), .Q(n38179) );
  AO21X1 U38360 ( .IN1(\KDEBUG[3] ), .IN2(n38179), .IN3(XRES), .Q(n38027) );
  NAND2X0 U38361 ( .IN1(IRES[4]), .IN2(n38183), .QN(n38181) );
  NAND2X0 U38362 ( .IN1(n38181), .IN2(n38180), .QN(n38182) );
  AO21X1 U38363 ( .IN1(\KDEBUG[3] ), .IN2(n38182), .IN3(XRES), .Q(n38025) );
  OR3X1 U38364 ( .IN1(IRES[0]), .IN2(IRES[1]), .IN3(IRES[2]), .Q(n38186) );
  NAND2X0 U38365 ( .IN1(IRES[3]), .IN2(n38186), .QN(n38184) );
  NAND2X0 U38366 ( .IN1(n38184), .IN2(n38183), .QN(n38185) );
  AO21X1 U38367 ( .IN1(\KDEBUG[3] ), .IN2(n38185), .IN3(XRES), .Q(n38024) );
  OR2X1 U38368 ( .IN1(IRES[0]), .IN2(IRES[1]), .Q(n38189) );
  NAND2X0 U38369 ( .IN1(IRES[2]), .IN2(n38189), .QN(n38187) );
  NAND2X0 U38370 ( .IN1(n38187), .IN2(n38186), .QN(n38188) );
  AO21X1 U38371 ( .IN1(\KDEBUG[3] ), .IN2(n38188), .IN3(XRES), .Q(n38023) );
  NAND2X0 U38372 ( .IN1(n38190), .IN2(n38189), .QN(n38191) );
  AO21X1 U38373 ( .IN1(\KDEBUG[3] ), .IN2(n38191), .IN3(XRES), .Q(n38022) );
  AO21X1 U38374 ( .IN1(n38199), .IN2(\KDEBUG[3] ), .IN3(XRES), .Q(n38021) );
endmodule

