---
tags: 邏輯設計
aliase: 
created: 2023-03-26 16:50
modified: 星期一 27日 三月 2023 21:02:14
---

# 實驗與操作
***
# 操作
<iframe width="560" height="315" src="https://www.youtube.com/embed/1p15wvvDJm8" title="YouTube video player" frameborder="0" allow="accelerometer; autoplay; clipboard-write; encrypted-media; gyroscope; picture-in-picture; web-share" allowfullscreen></iframe>

1. 新增專案
	1. 專案地址
	2. 專案名稱 name.qsf
	3. 最上層電路
2. 創造 block digram: File -> New -> Block Digram / Schematic File
3. 畫電路與邏輯閘
	1. and or not
	2. line
	3. comment
4. 測試、編譯電路，並將電路設定為最上層: Project -> Set as Top-Level Entity (Ctrl + Shift + j)
	1. 查看編譯信息: compilation report
	2. 常見錯誤
		1. gate 名子相同 inst
5. 模擬: File -> New -> Verification / Debugging File -> University Program VWF
	1. 插入節點: insert node or bus -> node finder -> list
	2. input 整合: group
	3. 設定每個input的長度: count value
	4. 設定最大長度，10*(2^n) n代表input 數量
	5. 常見錯誤
		1. 模擬檔案要放在output_file資料夾外
		2. 若出現錯誤就使用simulation -> simulation setting -> Restore default -> save
	6. functional simulation
6. 創造Symbol block: File -> Create / Update -> Create Symbol File for Current File
7. PIN角設定 Assignment -> Assignment Editor
	1. To: in/out
	2. Assignment name: Location (按兩次L)
	3. Value: 對應的De0cv pin
	4. 也可以雙擊 `To` 使用 `Node Finder`
8. De0cv下載: Tool -> Programmer
	1. 尋找地址: 對quartus圖標又擊 -> 開啟檔案位置 -> 返回上一層(quartus) -> driver `C:\intelFPGA_lite\17.1\quartus\drivers\usb-blaster`
	2. 驅動: windows + x -> 裝置管理員 -> 通用序列匯流排處理器 -> usbblaster -> 右擊 -> 更新驅動程式 -> 瀏覽電腦上的驅動程式 -> 輸入地址
	3. Hadware Setup -> Available hardware items -> usb blaster 雙擊
	4. 確認 
		1. Program / Configure有勾選
		2. 5CEBA4F23 有出現，若沒出現選擇 add file -> output_file -> .sof 檔案
	5. Start
9. 常見錯誤
	1. 編譯沒問題: 解決方案
		1. 檢查pin角設定
		2. 動到其他，重新編譯
		3. 重新啟動quartus
	2. device 選錯
		1. Assignment -> device -> Available device -> `5CEB4F23C7`

## 特殊操作
### AS mode
Assignment -> device -> Device and pin Option -> configuration -> Passive serial -> Active Serial x 1 -> auto -> ecps64

### AS mode de0cv download
1. Tool -> Programmer -> mode -> Active Serial Programming
2. 5CEBA4F23 有出現，若沒出現選擇 add file -> output_file -> .pos 檔案
## 技巧
- not 倒著放 and or 正放
- 在確認pin腳正確並且晶片型號都正確的情況下，若下載後De0cv出問題(不亮、亮一部分)可能電路有變動需重新編譯，編譯完後還是有問題，那可能是板子有問題

# 字體放大
verilog:
https://www.cnblogs.com/xiaomeige/p/7084549.html

modelism:
https://aben20807.blogspot.com/2017/04/1060422-modelsimtab.html
---
# Verilog
1. 創建檔案
2. 

module 模組名稱必須與top-level_design_entry名稱相同–
儲存檔案(save as),save as),檔名與top-level_design_entry名稱相同
檔名為top-level_design_entry名稱.v

## ModelSim 設定與啟動
設定(只需一次):
Tool -> Oprion -> EDA tool option -> ModelSim-Altera -> 填入 `C:\intelFPGA_lite\17.1\modelsim_ase\win32aloem`

啟動:
(a) Tool -> Run simulation tool -> RTL simulation
(b)simulation language選Verilog HDL

## Test Bench
1. 啟動editor -> File -> New -> Source -> Verilog
2. 儲存 "xxx.v" xxx為test bench程式碼中的module名稱
3. Compile -> Compile

## simulation
1. vsim test bench的檔名
2. add wave –logic \* 
	1. 增加訊號 對左方instance右擊 -> add wave 
	2. 可移動Wave視窗的訊號調整其順序
	3. 點選Wave視窗的訊號，右擊選 Radix -> binary 以二進位顯示訊號的值
	4. Edit -> Delete可移除訊號
	5. 點選Wave視窗要視為一組的的訊號，按右鍵選combine signals
3. run ttt 註: ttt 表模擬時間若出現Are you want to finish? 請選 否

## modelsim layout reset
窗口恢復默認: Layout-> Reset 即可

## 語法

### module 兩種新增方式
```verilog linenos
module name(
	input a, b, c,
	output d,e
);
```

```verilog linenos
module name(a ,b,c,d,e);
	input a, b, c;
	output d,e;
```

### test

```verilog linenos
module half_adder(input A,B, output G,P
);
	and #(20) G1(G, A, B);
	xor #(30) G2(P, A, B);
endmodule

module lookahead_generator(input [2:0]G, P,  input C0,  output [3:1]C
);
  assign #40 C[3] = (C0 && P[0] && P[1] && P[2]) || (G[0] && P[1] && P[2]) || (G[1] && P[2]) || G[2];
  assign #40 C[2] = (C0 && P[0] && P[1]) || (G[0] && P[1]) || G[1];
  assign #40 C[1] = (C0 && P[0]) || G[0];
endmodule


module lookahead_adder(input [2:0]A, B, input C0, output C3, output [2:0]S
);
	wire [2:0]G, P; 
	wire [2:1]C;
	half_adder HA0(A[0],B[0], G[0],P[0]),
				  HA1(A[1],B[1], G[1],P[1]),
				  HA2(A[2],B[2], G[2],P[2]);
				  
	lookahead_generator LG0(G[2:0], P[2:0], C0, {C3, C[2:1]});
	
	xor #(30) G1(S[2], C[2], P[2]),
		 G2(S[1], C[1], P[1]),
		 G3(S[0], C0, P[0]);
endmodule

module adder_subtractor(input [2:0]A, B, input M, output [2:0]S, output C4
);

	wire [2:0]BIN;
	xor #(30) G4(BIN[2], M, B[2]);
	xor #(30) G5(BIN[1], M, B[1]);
	xor #(30) G6(BIN[0], M, B[0]);
	
	lookahead_adder LA0(A, BIN, M, C4, S);
		 
endmodule
```


```verilog linenos
module test_adder_subtractor;
 
reg [6:0]data;
wire [3:0]out;

adder_subtractor M1(data[6:4], data[3:1], data[0], out[2:0], out[3]);

initial begin
	data = 7'b0000000;
	repeat(127)
		#45 data = data + 7'b0000001;
end

endmodule
//vsim test_adder_subtractor
//add wave -logic *
```


---
# 工具
***

## DE0-CV
>[!info]+
>DE0CV是ALTERA開發的FPGA晶片，類似於MCU，與MCU不同的是需使用硬體描述語言進行開發

芯片名稱：5CEBA4F23C7N
MCU: Micro Controller Unit 微控制器 微處理器
>C、C++、Java、Python

FPGA: Field Programmable Gate Array 現場可程式化邏輯閘陣列
>Verilog、VHDL

ps:這張晶片網路賣7000

## operation mode
- program mode
	- JTAG mode 
>JTAG: Joint Test Action Group -> .sof
- run mode
	- AS mode
>AS: Active Serial -> .pof
>電路永遠存在 -> EPCS64
