### 并发机制的底层实现原理

#### volatile

保证可见性，轻量级锁，不会引起线程上下文的切换和调度。

##### CPU 术语定义

* 内存屏障 `memory barriers` : 用于实现对内存操作的顺序限制

* 缓冲行 `cache line` : 缓存中可以分配的最小存储单位
* 原子操作 `automic operations` : 不可中断的一个或一系列操作
* 缓存行填充 `chache line fill` :  L1 L2 L3
* 缓存命中 `cache hit` 
* 写命中 `write hit`
* 写缺失 `write misses the cache` : 一个 有效的缓存行被写入到不存在的区域

