大家好，这里是最佳拍档，我是大飞
最近
半导体领域又迎来了一场备受瞩目的盛会
那就是台积电北美技术研讨会
这场会议可以说是干货满满
吸引了全球无数业内人士的目光
也对整个半导体行业的发展走向有着至关重要的意义
今天
我就来给大家总结一下这次会议的一些关键内容
我们先来看看AI与半导体市场的情况
根据台积电发布的最新信息
半导体行业正踏入一个前所未有的扩张阶段
预计到2030年
全球半导体市场规模将达到1万亿美元
这个数字可谓是相当惊人
而推动这一增长的最重要因素
就是高性能计算HPC和人工智能应用的爆发式发展
从市场结构的变化来看，到2030年
HPC/AI将占全球半导体市场的45%，
成为主导的应用平台
曾经占据重要地位的智能手机
到时的占比将为25%；
汽车电子占15%；
物联网占10%；
其他领域占5%。
这清晰地表明
半导体市场正从以移动设备需求为中心
关键转变为以AI和高吞吐量计算工作负载为核心的创新驱动模式
那么
AI驱动的应用是如何迅速加速对半导体的需求的呢？
这还要从数据中心的AI加速器说起
台积电认为，AI加速器的增长
将会扩展到AI个人电脑、AI智能手机、增强现实/虚拟现实（AR/XR）设备
以及更长期的应用
像是Robotaxi和人形机器人
拿具体的数据来说，预计到2029年
AI个人电脑的出货量将达到2.8亿台
而AI智能手机的出货量最早在2025年就有望突破10亿部
预计到2028年
AR/XR设备的出货量将达到5000万台
像Robotaxi和人形机器人这样的下一代应用
预计到2030年
每年各自将需要250万个高性能芯片
这意味着未来的芯片不仅要具备更高的计算性能
还需要在能源效率、系统级集成和封装密度方面取得突破
在台积电看来
这些新兴的AI驱动应用将大幅增加芯片的复杂性
对更紧密的集成提出更高的要求
并且推动制程方面的创新
这是实现1万亿美元半导体产业愿景的基本路径
在先进制程技术方面，目前
台积电的N3系列，也就是3nm工艺
包含已量产的N3和N3E
并且计划后续推出N3P、N3X、N3A以及N3C等版本
台积电计划于2024年第四季度
开始生产基于性能增强型N3P工艺技术的芯片
N3P是N3E的后续产品
主要面向需要增强性能、并且保留3纳米级IP核的客户端和数据中心应用
N3P是N3E的光学微缩工艺
它保留了设计规则和IP兼容性
同时在相同漏电流下性能提升5%，
或者在相同频率下，功耗降低5%到10%，
并且对于典型的逻辑、SRAM和模拟模块混合设计
晶体管的密度提升了4%。
由于N3P的密度增益源于改进的光学器件
所以它能够在所有芯片结构上实现更好的扩展
尤其有利于大量使用SRAM的高性能设计
目前，N3P已经投入生产
台积电正在为主要客户开发基于N3P技术的产品
与N3P相比
N3X有望在相同功率下将最大性能提高5%，
或者在相同频率下将功耗降低7%。
不过
N3X的主要优势在于它支持高达1.2V的电压
这对于3nm级技术来说是极限值
这将为需要它的应用程序
也就是客户端CPU
提供绝对最大频率（Fmax）
但是要注意的是，Fmax是有代价的
漏电功率高达250%。
所以
芯片开发人员在构建基于N3X、且电压为1.2V的设计时
必须格外小心谨慎
N3X芯片预计将于今年下半年实现量产
台积电这次公开的路线图也有一些细微的变化
不仅延长到了2028年
还增加了N3C和A14
其中N3C是一个压缩版本
意味着良率学习曲线已经到了可以进一步优化工艺密度的阶段
A14一会我们后面细说
台积电在会上还披露了其下一代芯片制造工艺的进展
预计将在今年下半年开始量产N2芯片
这也是台积电首次采用全环绕栅极（GAA）纳米片晶体管技术进行生产
与现有的N3E工艺相比
N2工艺的性能提升了10%-15%，
功耗降低了25%-30%，
同时晶体管密度增加了15%。
台积电透露
N2的晶体管性能已经接近预期目标
256M SRAM模块的平均良率已经超过了90% 。
随着N2逐渐进入量产阶段
它的工艺成熟度也将进一步提高
台积电预计
在智能手机和高性能计算应用的推动下
2nm技术的流片数量在投产初期
将超过3nm和5nm技术
此外
台积电也继续遵循了以往的技术改进战略
推出了N2P作为N2系列的延伸
N2P在N2的基础上进一步优化了性能和功耗表现
计划于2026年投入生产
在N2之后，台积电将进入A16节点
也就是1.6nm
A16工艺的核心技术特点之一是超级电轨架构
也称为背面供电技术
通过将供电网络移到晶圆背面
这种技术能够释放更多的正面布局空间
从而提升芯片的逻辑密度和整体效能
根据台积电的介绍，与N2P相比
A16在相同电压和设计条件下
可以实现8%-10%的性能提升；
而在相同的频率和晶体管数量下
功耗则能够降低15%-20%，
密度提升范围为1.07-1.10倍
A16工艺特别适合用于信号路由复杂、且供电网络密集的高性能计算产品
按照计划
A16将于2026年下半年开始量产
在A16之后
这次研讨会还放出了全新的A14节点
也就是1.4nm制程技术
A14采用了台积电最新的NanoFlex Pro 架构
这个架构可以让芯片的设计人员能够微调晶体管的配置
来实现针对特定应用或工作负载的最佳功率、性能和面积
与 N2 相比
A14 将在相同的功耗和复杂度下实现 10% 到 15% 的性能提升
在相同的频率和晶体管数量下降低 25% 到 30% 的功耗
并且在混合芯片设计和逻辑电路中
提高 20% 到 23% 的晶体管密度
由于 A14 是一个全新的节点
因此与 N2P以及A16相比
需要新的 IP、优化和 EDA 软件
不过
第一版的A14没有提供超级电源轨 (SPR)和背面供电网络 (BSPDN)，
根据规划
A14预计将于2028年开始量产
支持背面供电的 A14 版本计划于 2029 年推出
截至目前A14的进度顺利
良率表现优于预期
在先进封装领域
台积电也有不少重要信息公布
包括推出了3DFabric平台
这是一套全面的2.5D和3D集成技术
包括SoIC集成芯片系统
CoWoS晶圆上芯片封装、InFO集成扇出和TSMC-SoW封装
这个平台的目的是为了克服传统单片设计的扩展限制
支持基于小芯片的架构、高带宽内存集成和异构系统优化
在堆叠或芯片级/晶圆级集成方面
有多种选项
其中，SoIC-P采用微凸块技术
可将间距降到16微米
而使用SoIC-X无凸块技术
可以实现几微米的间距
台积电最初采用9微米工艺
目前已经投入6微米量产
并且将进一步改进
从而实现类似单片的集成密度
对于2.5/3D集成，选择也很多
晶圆上芯片CoWoS技术既支持常见的硅中介层
也支持使用带有局部硅桥的有机中介层
来实现高密度互连的CoWoS-L
以及提供纯有机中介层的CoWos-R
集成扇出（InFO）技术于2016年首次应用于移动应用
如今已经扩展到了Cerebras和特斯拉等公司的尖端产品中
其中
特斯拉的Dojo超级计算机所搭载的晶圆级处理器
就是这个技术的标志性产物
还有更新的晶圆系统 (TSMC-SoW) 封装
这项技术将集成规模拓展到了晶圆级
其中一种是先芯片方法SoW-P
也就是将芯片放置在晶圆上
然后构建集成式 RDL
将芯片连接在一起
另一种是后芯片方法SoW-X
也就是先在晶圆级构建中介层
然后将芯片放置在晶圆上
从而实现比标准光罩尺寸大 40 倍的设计
此外
台积电还介绍了其它一系列的高性能集成解决方案
包括用于HBM4的N12和N3制程逻辑基础裸晶、运用COUPE紧凑型通用光子引擎技术的SiPh硅光子整合
特别是在内存集成方面
台积电特别强调了CoW-SoW在结合HBM4上的潜力
HBM4凭借其2048位的超宽接口
有望通过与逻辑芯片的紧密集成
解决AI及HPC工作负载对高带宽、低延迟内存的迫切需求
这种集成方式不仅能够极大地提升数据传输速度
还能有效降低功耗
为持续增长的计算密集型应用提供理想的解决方案
在功率优化方面
未来的AI加速器可能需要数千瓦的功率
这就对封装内的功率传输提出了巨大的挑战
为此
台积电开发了一种高密度电感器
使得单片PMIC加上电感器
可以提供PCB 5倍的功率传输密度
除了技术和市场方面的内容
台积电还展望了很多需要先进封装的创新应用
AR眼镜就是其中之一
这类设备需要的组件包括超低功耗处理器、用于AR感知的高分辨率摄像头、用来存储代码的eNVM、用来进行空间计算的大型主处理器、近眼显示引擎、用于低延迟射频的WiFi/蓝牙
以及用于低功耗充电的PMIC等等
这类产品将为复杂性和效率设定新的标准
除此以外
人形机器人同样也需要大量的先进硅片
人形机器人的大脑需要进行推理和任务规划
这依赖于先进的AP
比如大语言模型和多模态模型；
在连接方面
需要Wi-Fi、以太网、蓝牙技术；
在运动控制上
从关节到整体的运动都需要精确的控制；
在感知环境方面
需要CIS、MEMS、雷达、LiDAR、6D扭矩传感器、触觉传感器等多种传感器；
在动力方面
涉及到系统操作、MCU、无芯电机、无刷直流电机、谐波驱动器、PMIC、电池和充电模块等等
因此
而将所有这些芯片集成到高密度、高能效的封装中的能力
也是至关重要的
好了
以上就是这次台积电研讨会的核心内容了
从中我们可以看到的一个趋势是
未来先进制程和先进封装将会协同发展
相信这些技术的进步
不仅将推动半导体行业迈向新的高度
也会深刻影响到我们生活的方方面面
从智能设备到未来的机器人
都将会迎来巨大的变革
感谢大家收看本期视频
我们下期再见
