# Progetto di Reti Logiche - 2023/2024

## ğŸ“Œ Descrizione
Questo progetto implementa un **modulo hardware in VHDL** che elabora una sequenza di parole lette da una memoria, sostituendo i valori **zero** con lâ€™ultimo valore valido e assegnando un valore di **credibilitÃ ** che viene aggiornato secondo precise regole.

Il modulo Ã¨ testato attraverso un **TestBench** fornito dai docenti e sintetizzato utilizzando **Xilinx Vivado Webpack**.

## ğŸš€ Funzionamento del Modulo
1. **Lettura dei dati** dalla memoria a partire dallâ€™indirizzo `ADD`.
2. **Sostituzione dei valori zero** con lâ€™ultimo valore valido precedente.
3. **Calcolo del valore di credibilitÃ  (C)**:
    - Se il valore non Ã¨ zero, `C = 31`.
    - Se il valore Ã¨ zero, `C` viene decrementato fino a un minimo di `0`.
4. **Scrittura del risultato** nella memoria.

### ğŸ“– Esempio di Elaborazione
**Input (sequenza di partenza):** 128 0 64 0 0 0 100 0 1 0 0 0 5 0 23 0 200 0 0 0

**Output (sequenza elaborata):** 128 31 64 31 64 30 64 29 100 31 1 31 1 30 5 31 23 31 200 31 200 30

## ğŸ› ï¸ Setup del Progetto
### 1ï¸âƒ£ Requisiti
- **Xilinx Vivado Webpack** (consigliata versione 2016.4)
- **Linguaggio:** VHDL

### 2ï¸âƒ£ Clonare la repository
Apri un terminale e clona questa repository in locale:
```sh
git clone https://github.com/TUO-NOME-UTENTE/reti-logiche-2024.git
cd reti-logiche-2024
```

### Creazione del Progetto in Vivado
1. **Aprire Vivado e cliccare su Create New Project**
2. **Selezionare il nome e la cartella del progetto**
3. **Aggiungere i file VHDL dalla cartella src/**
4. **Selezionare la FPGA: Artix-7 (es. xc7a200tfbg484-1)** 
5. **Completare la configurazione e salvare**
## ğŸ”¬ Simulazione del Progetto
- **Aprire Vivado**
- **Andare su "Simulation" > "Run Simulation" > "Run Behavioral Simulation"**
- Controllare i segnali:
o_done â†’ deve diventare 1 alla fine dell'elaborazione
Valori in memoria â†’ devono aggiornarsi correttamente
## ğŸ— Sintesi del Codice
Eseguire "Run Synthesis"
Controllare il Report di Utilizzo e il Timing Report
Assicurarsi che il tempo di clock â‰¥ 20 ns
