# CLK_DIV
Divisor de Reloj escrito en VHDL para FPGA

Este es un divisor de frecuencia que dado una entreda, se puede seleccionar las siguientes frecuencias de reloj:
       CLOCK_50MHz    
       CLOCK_1MHz     
       CLOCK_100KHz   
       CLOCK_10KHz   
       CLOCK_1KHz    
       CLOCK_100Hz    
       CLOCK_10Hz     
       CLOCK_1Hz 
