 2
行政院國家科學委員會專題研究計畫成果報告 
新型類比式決策晶片架構設計研究 
Study of a New VLSI architecture for analog decision device 
計畫編號：NSC 95-2221-E-027-127 
執行期間：95年8月1日 至 96年7月31日 
主持人：李文達 台北科技大學電子工程系 副教授 
 
一、 中文摘要 
傳統的無線通訊硬體製作步驟，在訊號進入到解調
變與通道解碼之前，都必須使用一顆高解析度與高速度
的類比/數位的轉換器。因此本計畫提出一種新型類比
式電路架構，可在不使用類比/數位的轉換器地情況
下，做數位解調變系統之功能。在設計上，我們針對解
調變部分採 QAM 處理方式完成類比式決策裝置電路
架構，同時配合後端處理，結合類比式通道解碼器(如
腓特比、渦輪)前端處理電路架構設計。最後我們也以
台積電 0.35um CMOS 2P4M  製程技術設計驗證，決策
晶片的工作電壓為 3.3V，編碼器之最大操作頻率可達
200Mb/s。上述晶片設計具有低功率、小面積、低成本
優點，容易與前端射頻接收器結合，未來可供新型 SOC 
通訊系統之應用。 
ABSTRACT 
In transitional implementation of wireless 
communication, it is essential to use a high-speed and 
high-resolution A/D converter when the receiver signal 
gets into the digital demodulator and channel decoder. In 
this plan, we present a new structure that can process the 
demodulation without A/D converter. In our method, we 
have designed an analog decision device using QAM 
demodulator. Meanwhile, to verify our method, we 
connect with a front-end analog channel decoder circuit 
(such as Viterbi decoder、Turbo decoder). Finally, The 
decision chip has been designed using TSMC 0.35um 
CMOS Process Technology, operating with a 3.3V power 
supply and maximum decoding speed about 200Mb/s. 
These chips have the advantages of low-power, small-area, 
low-cost and are easy to be combined with the RF 
Front-End Receiver. The new architecture can provide an 
efficient design for future SOC communications. 
二、 計畫的緣由與目的 
在 現 代 的 無 線 通 訊 傳 輸 系 統 (wireless 
communication system )中，腓特比解碼器 (Viterbi 
Decoder)是相當受到歡迎的。主要是它對於高斯雜訊
(Gaussian noise )具有一定地錯誤更正能力，且它又比渦
輪碼(Turbo Code)具有較快解碼速度，因此在硬體成本
及較為簡單的考量下，腓特比解碼器仍然佔有相當重要
之地位。 
渦輪碼(Turbo Code)，利用遞迴的解碼架構，有效的
利用另一個解碼器的軟資訊做更佳的改進，能在低訊雜
比的通道環境下提供極佳的錯誤更正能力，且因為效能
十分接近夏農極限，而引起廣泛的討論與研究[1-2]。近
幾年渦輪碼已成為許多通訊規格的選項，例如衛星通
訊、3GPP 行動通訊系統以及 IEEE802.16 等規格[3]，此
外渦輪碼也成為未來數位視訊廣播以及其它無線網路規
格的候選之一[4-5]。 
若以現今的無線通訊硬體製作步驟，都避免不了要
使用一顆高解析度與高速度的類比/數位地轉換器，但此
轉換器主要只負責將類比訊號轉成數位訊號(digital 
information)，以使得 DSP 晶片讀取輸入訊號。且現今
所使用地解調變[6][7]方式，都是透過一顆 DSP 晶片來
加以運算。因此本計畫提出一種新型架構，而此架構主
要是使用類比晶片之設計模式，設計出一顆能直接對於
接收端所收到的類比訊號作運算的類比式解調變裝置；
而且能在不使用類比/數位的轉換器的情況下，就能直接
將接收到的類比訊號做解調變，且使用類比式解調變器
 4
(1.1) 
(1.2) 
(1.3) 
(1.4) 
(1.5) 
2φ
1φ
EE 3,3 −
三、 研究方法及成果 
1. 類比解調變裝置 
儘管 QAM (Quadrature Amplitude Modulation)解調
變系統已經是成為現今傳統數位通訊的主流，且設計技
術已經相當成熟。但是以目前的消耗性電子產品而言，
勢必將要不斷地追求功率低、面積小、速度高，等多項
目標；若以現今最常被使用的數位電路設計模式，將可
能無法大幅度地改良上述目標；因此現今研究的方向都
把焦點放在如何使用類比電路取代數位電路，使用類比
積體電路所建構而成的傳輸架構將具有比採用數位電
路設計模式而成的傳輸方式有較多上述目標的優點。所
以我們將提出以一種新型架構的類比式解調變器，而且
將以數位通訊中的 QAM 為主要地設計理念。 
1.1 QAM 傳輸方法介紹  
    由於 QAM 的數學方程式簡單，系統架構複雜度不
高，且製作成本低，系統效能與品質也適中，因此現今
它常常被用來當通訊傳輸系統的數位調變系統。我們以
16–QAM 為例，它是以 21 ,φφ 兩個正交垂直的基底向量
空間建構成一個平面如式(1.1)所示，其中 },{ ii ba 為表
示電壓準位如式(1.2)所示。而一個 16-QAM 的星狀圖
(Signal Space)如圖五所示(系統符號)： 
⎥⎥
⎥⎥
⎦
⎤
⎢⎢
⎢⎢
⎣
⎡
−−−−−−
−−−−−−
−−
−−
=
≤≤=
≤≤=
)3,3)(3,1)(3,1)(3,3(
)1,3)(1,1)(1,1)(1,3(
)1,3)(1,1)(1,1)(1,3(
)3,3)(3,1)(3,1)(3,3(
},{
0|),2sin(1
0|),2cos(1
1
1
ii
i
i
ba
Ttft
T
b
Ttft
T
a
πφ
πφ  
 
 
 
 
 
z 16-QAM 錯誤率表示法 
 使用 Haykin，“COMMUNICATION SYSTEMS 
4th ,”所提出的 Union  bound 。使用柯西不等式
(1.3)，可求位元錯誤率 eP 如式 (1.4)所示： 
∑ ∑
∑
= ≠=
=
≤
=
M
i
M
ik
ik
i
i
M
i
eie
N
derfcP
mPPP
1 1 0
1
)
2
(
2
1
)(
 
)
4
(
2
)1(
0
min
2
N
dExpMPe −−≤ π  
z M-ary QAM 整個系統的錯誤率表示法 
先考慮I平面軸的錯誤率 )(
1
i
M
i
eie mPPP ∑
=
= ，“1”
減掉 I 軸的錯誤率等於 I 軸上的正確率。接著考慮 Q
平面軸的錯誤率 )(
1
k
M
k
eke mPPP ∑
=
= ，在以上述之步驟
求其正確率，整個系統的正確率必須是 I-Q 軸上的符號
都正確的被接收到，故我們會取平方，系統正確率與系
統的錯誤率呈現互補狀態，所以兩者相加必須為 1。如
式(1.5)所示： 
0
0
0
'2'
3
)1(2
)()11(2
2)1(11
EME
N
Eerfc
M
P
PPPP
av
e
eece
−=
−≈
≈−−=−=
 
)
)1(2
3
()11(2
0NM
E
erfc
M
P ave −−≈  
當 P(0)=P(1)=0.5，時我們會把符號加權值考慮進去，
如算式(1.6)所示： 
E  : 為系統能量表示式 
mind :為系統符號間最小距離 
TAE 2=
圖五  系統符號圖 
Ed 2min =  
 6
跟負電壓各分屬 2 種狀態，因此一個比較器只要外加一
個參考電壓，作為判斷狀態的一個參考點。而參考電壓
的值的大小，是攸關這個通訊系統的為元錯誤率。要討
論參考電壓值之前，必須先把雜訊分佈的型態假設成高
斯雜訊；且傳輸端的資料型態是呈現均勻分佈型態，就
可以使用通訊原理中的 MD 法則，來作 refV 電壓值的依
據。 
接下來我們將針對這個電路作分析，當 Vreset 訊
號為低電壓時，比較器操作在“取樣模式”，此時 M3a、
M3b turn off ，第一級電路比較 Vin+和 Vin-的訊號判
斷高或低電壓輸出到第二級電路，而第二級電路保持第
一級的輸出狀態；當 Vreset 訊號為高電壓時，比較器
操作在“閂鎖模式” 此時 M3a、M3b turn on，M5a、M5b 
turn off 此時保持前一次輸出的狀態。所以此電路根
據 Vin+輸入的類比訊號和 Vin-的參考電壓位準，依據
Vreset 訊號的高或低電壓的切換來做取樣或閂鎖動
作，判斷輸出的高低電壓位準。 
2.3 編碼器電路 
此編碼器所接收到的訊號是由前端的比較器所輸
出的訊號，比較器的輸出訊號將會有一段訊號呈現不明
狀態，因為在一個系統符號(2bit)的時間週期裡，將會
有一個位元因為比較器的操作模式需要閂鎖時間；所以
有一個位元時間的訊號是屬於呈現狀態不明地現象；而
且整體的編碼規則也是須要符合 QAM 解碼器所定義
的系統符號分佈狀態，因此我們所設計的編碼器是採用
傳輸閘開關元件來完成 QAM 解碼訊號。圖九為編碼器
的電路圖，電路中的 Vclk1 是用來控制輸入訊號的週期
時間，再藉由 Vclk0 控制 Mn1 對電容器充放電，電容器
被充放電後會產生高低電壓位準，藉以達到符合 QAM
解碼器所需要呈現出的系統狀態分佈。 
V in V o u t
V c lk 1
V c lk 0
M n 1 C 1
 
圖九 編碼器電路 
2.4 多工選擇輸出級電路 
我所採用的多工選擇輸出級，將是使用三組二對一
的傳輸閘多工器所組成的架構電路圖。其中單一個的二
對一的傳輸閘多工器，電路圖將如圖十所示。首先我們
將把多工選擇輸出級分成兩級作輸出。第一級；Mux1
與 Mux2 組成第一級，MUX1 的 Mux_in0 與 Mux_in1
分別接在比較器的正向輸出端 (Muxsel)和反向輸出
端，它主要是藉由 Vref1 的電壓準位判斷要選擇編碼輸
出 11 或 10，Muxsel1 選擇輸出編碼結果，將編碼結果
提供給 Mux3 的 Mux_in0 使用。而 Mux2 它主要是藉由
Vref2 電壓準位判斷要選擇輸出 01 或 00，Muxsel2 選
擇輸出編碼結果，將編碼結果提供給 Mux3 的 Mux_in1
使用。Mux3 藉由 Vref3 電壓準位判斷要選擇 Mux1 或
Mux2 的輸出編碼結果，在藉由 Muxsel3 選擇，輸出
Mux1(正半週訊號)或 Mux2(負半週訊號)編碼輸出結
果。 
         
Mux_in0
Mux_in1
VoutMuxsel
       
圖十 二對一的傳輸多工器電路 
最後將上述的每個電路基本功能方塊圖予於整
合，我們將可以完成一類比式決策裝置。 
3. 模擬結果 
本計畫中的類比式決策裝置，將採用 HSpice 模擬
分析。模擬結果將包含有比較器、編碼電路與多工選擇
輸出級，最後將分析當輸入不同參考電壓時會對整個系
統之影響結果。 
 8
 
(a) －MUX-2 第一個輸入訊號和位址選擇線訊號波形、 
－MUX-2 第二個輸入訊號波形。 
 
(b) －MUX-2 輸出訊號波形 
圖十五 MUX-2 負半週期訊號多工選擇輸出級波形 
3.4 整體類比決策裝置在使用不同參考電壓的模擬結
果與比較 
由於在通訊傳輸過程中，發射端將可能會因為雜訊
過高或是為了減少傳輸消耗功率；而針對發射訊號的資
料傳輸的位元能量大小有所調整。在接收端這邊我們就
要因應不同大小的位元能量，而對於參考電壓地設定值
來有所調整；接下來我們將顯示出幾種不同組合的參考
電壓地設定值，而得最後輸出訊號的改變不同之處。 
假設輸入訊號 VI/Q為 DC=1 伏特、f=5MHz、Vpp=1
伏特的正弦波，參考電壓是使用 1refv =1.5 伏特、
2refv =0.5 伏特與 3refv =1 伏特，解碼速度設為
100MHz。模擬波形將如圖十六(a)、(b)、(c)、(d)所
示。接下來我將繼續介紹第二種組合的參考電壓是使用
1refv =1.0 伏特、 2refv =1.9 伏特與 3refv =0.1 伏特，解碼
速度設為 100MHz。此種組合的模擬波形圖將如圖十七
(a)、(b)、(c)、(d)所示。最後參考電壓使用 1refv =1.5
伏特、 2refv =0.5 伏特與 3refv =1 伏特，解碼速度設為
200MHz。模擬波形如圖十八(a)、(b)、(c)、(d)所示。 
 
 
 
 
 
 
 
 
 
 
 
 
圖十六 (a) VI/Q 輸入端訊號波形，參考電壓設定在
1.5V、1V、0.5V  (b) MUX-1 的輸出端訊號波形。  (c) 
MUX-2 的輸出端訊號波形。  (d) MUX-3 的輸出端
訊號波形。 
(a) (b) 
(a) 
(b) 
(c) 
(d) 
 10
 
圖十九 決策裝置晶片佈局圖 
Comparaor
C
IO Pad IO Pad
IO PadIO Pad
Inv Encoder
MUX
MUX
 
圖二十 決策裝置晶片佈局規畫平面圖 
 
四、 結論與討論 
以現今通訊所追求的高傳輸品質，勢必使用到非常
複雜的通道解碼演算法，其所需要的計憶體區塊是亦趨
龐大，也就是說要使用硬體來實現複雜的通道解碼，所
必須要付出的成本將大幅的提升。若要改善這方面的問
題，可使用類比晶片設計模式的技術來克服這項缺失，
本計畫提出一種新型類比式電路架構，在不使用類比/
數位的轉換器地情況下，做數位解調變系統之功能，使
用類比式電路所完成的架構，是會比目前最常見使用
DSP 晶片作資料運算模式的架構，更能節省晶片所需要
的消耗功率和面積。本計畫部份之新型類比式電路架
構及一些運用電路，有發表於國內外通訊電路與系統
研討會[13-16]上，並打算將結果綜合整理之後，於近
期之學術期刊發表。相關學術研究工作仍將持續推
動，目前正將其研究成果繼續應用於研發先進混合式
通道解碼晶片設計 IP 應用，以提升原計畫之學術與
產業應用價值。  
最後感謝國科會及晶片中心給予本研究室支持
與補助，使本計畫得以順利完成。 
 
參考文獻 
[1] C. Berrou and A. Glavieux, “Near Optimum Error 
Correcting Coding and Decoding: Turbo Codes,” IEEE 
Trans. Commun. Vol. 44, pp. 1261-1271, Oct., 1996. 
[2] C. E. Shannon, “A Mathematical Theory of 
Communications - part I,” Bell Syst. Tech. J., vol. 27, 
pp. 379-423, 1948. 
[3] 3gpp Specifications. 3rd Generation Partnership 
Project. [Online]. Available: http:// www.3GPP.org, 
2000. 
[4] L. R. Bahl, J. Cocke, F. Jelinek and J. Raviv, “Optimal 
Decoding of Linear Codes for Minimizing Symbol 
Error Rate,” IEEE Trans. Inform. Theory, vol. IT-20, 
pp. 284–287, Mar., 1974. 
[5] J. Hagenauer and P. Hoher, “A Viterbi Algorithm with 
Soft-Decision Outputs and its Applications,” in Proc. 
IEEE GLOBECOM, Dallas, TX, pp. 47.1.1–47.1.7., 
Nov., 1989. 
[6] Subasinghe-Dias, D. and Feher, K.，“ Coded 16 QAM 
with channel state derived decoding for fast fading 
land mobile channels,” in Proc. IEEE International 
Conference on Communications Conference, Vol.3, 
pp.1491 -1495, 1991. 
[7] C.E. Dimakis, S.S. Kouris, and S.K. 
Avramis, “Performance evaluation of concatenated 
coding schemes on multilevel QAM signalling in 
non-Gaussian products environment,” in IEE 
Proceedings Communications, Speech and Vision, I, 
Vol.140, pp.269 -276, 1993 
[8] Seguin, F., Lahuec, C., Lebert, J., Arzel, M., Jezequel, 
M.: “Analogue 16-QAM demodulator ” Electronics 
Letters 2nd, Vol.40 No 18, pp.1138 -1140, Sept. 2004. 
[9] ISO/IEC International Standard 14492-FCD, 
“Information technology - coded representation of 
picture and audio information – lossy/lossless coding 
表 Y04 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                         96  年  9 月  15 日 
報告人 
姓名 
 
李文達 服務機構及職稱 
國立臺北科技大學 
電腦通訊與控制研究所   
副教授 
時間 
 
會議地點 
1. 2007/7/10~2007/7/16 
日本 北九州 
2. 2007/6/30~2007/7/4 
中國 北京 
本會核定
補助文號 NSC 95-2221-E-027-127 
會議 
名稱 
1. 2007 IEEE International Conference on Multimedia & Expo (ICME)     
(中文) 2007 IEEE 國際多媒體研討會議 
2. 2007 International Conference on Communication, Circuits and Systems 
(中文) 2007 國際通訊電路及系統研討會議 
發表 
論文 
題目 
1. JOINT SOURCE-CHANNEL DECODER FOR H.264 CODED VIDEO 
EMPLOYING FUZZY ADAPTIVE METHOD 
2. High-Order Current-Mode Filters Based on Current Differencing 
Buffered Amplifiers 
附件三
 
表 Y04 
參加日本北九州2007 ICCCAS會議之議場紀錄 
 
 
 
 
二、 與會心得 
本研究室在7月上旬及中旬分別完成兩篇論文發表。會議主要是在
今年世界各地電路系統，特別是在VLSI電路之最新研究成果及未
來發展趨勢。本人主要專注於通訊IC之論文發表場次，在會場中
本人與來至世界各地專家學者當面討論錯誤更正碼IC設計，獲得
諸多建議與經驗，除通訊IC主題外，還將對電腦通信及網路等相
關領域進行研討，相信本會議對學術交流與提升將具有一定之貢
獻。 
 
三、 建議 
台灣應可多申請辦理該類大型國際研討會，除可刺激國內學
術研究發展，更可以提昇台灣國際能見度及學術交流與水準。 
 
四、 攜回資料名稱及內容 
1. 2007國際多媒體研討會議論文集摘要及會議論文集光碟
片。 
2. 2007國際通訊電路及系統研討會議論文集摘要及會議論
文集光碟片。 
 
五、 其他 
感謝國科會計畫NSC 95-2221-E-027-127之經費補助，使得本
研究得以順利進行，以及成果能至國外發表。 
