
{
    "MMCU": "atmega2560",
    "F_CPU": 16000000.0,
    "Registers": {
        "PORTA": "0x22", "DDRA": "0x21", "PINA": "0x20",
        "PORTB": "0x25", "DDRB": "0x24", "PINB": "0x23",
        "PORTC": "0x28", "DDRC": "0x27", "PINC": "0x26",
        "PORTD": "0x2B", "DDRD": "0x2A", "PIND": "0x29",
        "PORTE": "0x2E", "DDRE": "0x2D", "PINE": "0x2C",
        "PORTF": "0x31", "DDRF": "0x30", "PINF": "0x2F",
        "PORTG": "0x34", "DDRG": "0x33", "PING": "0x32",
        "PORTH": "0x102", "DDRH": "0x101", "PINH": "0x100",
        "PORTJ": "0x105", "DDRJ": "0x104", "PINJ": "0x103",
        "PORTK": "0x108", "DDRK": "0x107", "PINK": "0x106",
        "PORTL": "0x10B", "DDRL": "0x10A", "PINL": "0x109"
    },
    "GPIO": {
        "D0": {"DDR": "DDRE", "PORT": "PORTE", "PIN": "PINE", "bit": 0},
        "D1": {"DDR": "DDRE", "PORT": "PORTE", "PIN": "PINE", "bit": 1},
        "D2": {"DDR": "DDRE", "PORT": "PORTE", "PIN": "PINE", "bit": 4},
        "D3": {"DDR": "DDRE", "PORT": "PORTE", "PIN": "PINE", "bit": 5},
        "D4": {"DDR": "DDRG", "PORT": "PORTG", "PIN": "PING", "bit": 5},
        "D5": {"DDR": "DDRE", "PORT": "PORTE", "PIN": "PINE", "bit": 3},
        "D6": {"DDR": "DDRH", "PORT": "PORTH", "PIN": "PINH", "bit": 3},
        "D7": {"DDR": "DDRH", "PORT": "PORTH", "PIN": "PINH", "bit": 4},
        "D8": {"DDR": "DDRH", "PORT": "PORTH", "PIN": "PINH", "bit": 5},
        "D9": {"DDR": "DDRH", "PORT": "PORTH", "PIN": "PINH", "bit": 6},
        "D10": {"DDR": "DDRB", "PORT": "PORTB", "PIN": "PINB", "bit": 4},
        "D11": {"DDR": "DDRB", "PORT": "PORTB", "PIN": "PINB", "bit": 5},
        "D12": {"DDR": "DDRB", "PORT": "PORTB", "PIN": "PINB", "bit": 6},
        "D13": {"DDR": "DDRB", "PORT": "PORTB", "PIN": "PINB", "bit": 7},
        "D14": {"DDR": "DDRJ", "PORT": "PORTJ", "PIN": "PINJ", "bit": 1},
        "D15": {"DDR": "DDRJ", "PORT": "PORTJ", "PIN": "PINJ", "bit": 0},
        "D16": {"DDR": "DDRH", "PORT": "PORTH", "PIN": "PINH", "bit": 1},
        "D17": {"DDR": "DDRH", "PORT": "PORTH", "PIN": "PINH", "bit": 0},
        "D18": {"DDR": "DDRD", "PORT": "PORTD", "PIN": "PIND", "bit": 3},
        "D19": {"DDR": "DDRD", "PORT": "PORTD", "PIN": "PIND", "bit": 2},
        "D20": {"DDR": "DDRD", "PORT": "PORTD", "PIN": "PIND", "bit": 1},
        "D21": {"DDR": "DDRD", "PORT": "PORTD", "PIN": "PIND", "bit": 0},
        "D22": {"DDR": "DDRA", "PORT": "PORTA", "PIN": "PINA", "bit": 0},
        "D23": {"DDR": "DDRA", "PORT": "PORTA", "PIN": "PINA", "bit": 1},
        "D24": {"DDR": "DDRA", "PORT": "PORTA", "PIN": "PINA", "bit": 2},
        "D25": {"DDR": "DDRA", "PORT": "PORTA", "PIN": "PINA", "bit": 3},
        "D26": {"DDR": "DDRA", "PORT": "PORTA", "PIN": "PINA", "bit": 4},
        "D27": {"DDR": "DDRA", "PORT": "PORTA", "PIN": "PINA", "bit": 5},
        "D28": {"DDR": "DDRA", "PORT": "PORTA", "PIN": "PINA", "bit": 6},
        "D29": {"DDR": "DDRA", "PORT": "PORTA", "PIN": "PINA", "bit": 7},
        "D30": {"DDR": "DDRC", "PORT": "PORTC", "PIN": "PINC", "bit": 7},
        "D31": {"DDR": "DDRC", "PORT": "PORTC", "PIN": "PINC", "bit": 6},
        "D32": {"DDR": "DDRC", "PORT": "PORTC", "PIN": "PINC", "bit": 5},
        "D33": {"DDR": "DDRC", "PORT": "PORTC", "PIN": "PINC", "bit": 4},
        "D34": {"DDR": "DDRC", "PORT": "PORTC", "PIN": "PINC", "bit": 3},
        "D35": {"DDR": "DDRC", "PORT": "PORTC", "PIN": "PINC", "bit": 2},
        "D36": {"DDR": "DDRC", "PORT": "PORTC", "PIN": "PINC", "bit": 1},
        "D37": {"DDR": "DDRC", "PORT": "PORTC", "PIN": "PINC", "bit": 0},
        "D38": {"DDR": "DDRD", "PORT": "PORTD", "PIN": "PIND", "bit": 7},
        "D39": {"DDR": "DDRG", "PORT": "PORTG", "PIN": "PING", "bit": 2},
        "D40": {"DDR": "DDRG", "PORT": "PORTG", "PIN": "PING", "bit": 1},
        "D41": {"DDR": "DDRG", "PORT": "PORTG", "PIN": "PING", "bit": 0},
        "D42": {"DDR": "DDRL", "PORT": "PORTL", "PIN": "PINL", "bit": 7},
        "D43": {"DDR": "DDRL", "PORT": "PORTL", "PIN": "PINL", "bit": 6},
        "D44": {"DDR": "DDRL", "PORT": "PORTL", "PIN": "PINL", "bit": 5},
        "D45": {"DDR": "DDRL", "PORT": "PORTL", "PIN": "PINL", "bit": 4},
        "D46": {"DDR": "DDRL", "PORT": "PORTL", "PIN": "PINL", "bit": 3},
        "D47": {"DDR": "DDRL", "PORT": "PORTL", "PIN": "PINL", "bit": 2},
        "D48": {"DDR": "DDRL", "PORT": "PORTL", "PIN": "PINL", "bit": 1},
        "D49": {"DDR": "DDRL", "PORT": "PORTL", "PIN": "PINL", "bit": 0},
        "D50": {"DDR": "DDRB", "PORT": "PORTB", "PIN": "PINB", "bit": 3},
        "D51": {"DDR": "DDRB", "PORT": "PORTB", "PIN": "PINB", "bit": 2},
        "D52": {"DDR": "DDRB", "PORT": "PORTB", "PIN": "PINB", "bit": 1},
        "D53": {"DDR": "DDRB", "PORT": "PORTB", "PIN": "PINB", "bit": 0}
    }
}
