!_TAG_FILE_SORTED	1	/0=unsorted, 1=sorted, 2=foldcase/
!_TAG_FILE_FORMAT	2	/extended format; --format=1 will not append ;" to lines/
!_TAG_PROGRAM_VERSION	5.9~svn20110310	//
!_TAG_PROGRAM_AUTHOR	Darren Hiebert	/dhiebert@users.sourceforge.net/
!_TAG_PROGRAM_NAME	Exuberant Ctags	//
checker	checker.v	/^module checker($/;"	m
clk	checker.v	/^	input 			clk,			\/\/ señal de clock del modulo	$/;"	p
data_out_c	checker.v	/^	input [7:0]		data_out_c,		\/\/ entrada de datos generada por del modulo conductual$/;"	p
input	checker.v	/^	input 			reset_L,		\/\/ señal de reset_L del modulo$/;"	p
input	checker.v	/^	input 			valid_out_e	\/\/ entrada de bit de valido por el modulo estructural$/;"	p
input	checker.v	/^	input [7:0]		data_out_e,		\/\/ entrada de datos generada por el modulo estructural$/;"	p
out_c	checker.v	/^	reg [7:0] 		out_c,out_e; 	$/;"	r
out_e	checker.v	/^	reg [7:0] 		out_c,out_e; 	$/;"	r
reg	checker.v	/^	output reg		check_data_out,	\/\/ salida de 1 bit que indica que ambos datos de data_out son iguales	$/;"	p
reg	checker.v	/^	output reg 		check_valid,	\/\/ salida de 1 bit que indica que ambos bits de valido son iguales$/;"	p
valid_c	checker.v	/^	reg 			valid_c,valid_e;$/;"	r
valid_e	checker.v	/^	reg 			valid_c,valid_e;$/;"	r
valid_out_c	checker.v	/^	input 			valid_out_c,	\/\/ entrada de bit de valido por el modulo conductual$/;"	p
BUF	cmos_cells.v	/^module BUF(input A,output Y);$/;"	m
DFF	cmos_cells.v	/^module DFF(input C, input D, output reg Q);$/;"	m
DFFSR	cmos_cells.v	/^module DFFSR(input C, input D, input S, input R, output reg Q);$/;"	m
NAND	cmos_cells.v	/^module NAND(input A, input B, output Y);$/;"	m
NOR	cmos_cells.v	/^module NOR(input A, input B, output Y);$/;"	m
NOT	cmos_cells.v	/^module NOT(input A,output Y);$/;"	m
!_TAG_PROGRAM_URL	http://ctags.sourceforge.net	/official site/
CC	makefile	/^CC := iverilog$/;"	m
CC_RUN	makefile	/^CC_RUN := vvp$/;"	m
CC_SYNTH	makefile	/^CC_SYNTH := yosys$/;"	m
LIB	makefile	/^export LIB := cmos_cells.lib$/;"	m
NEW_TOP_MODULE	makefile	/^NEW_TOP_MODULE = serialtopar_synth$/;"	m
NEW_VLOG_FILE_NAME	makefile	/^NEW_VLOG_FILE_NAME = serialtopar_synth.v$/;"	m
OUTPUT_SIM	makefile	/^OUTPUT_SIM := serialtopar.out$/;"	m
OUTPUT_SYNTH	makefile	/^export OUTPUT_SYNTH = serialtopar_synth.v$/;"	m
SRC	makefile	/^SRC = yosys.tcl$/;"	m
TARGET_TOP	makefile	/^TARGET_TOP := serialtopar.v$/;"	m
TARGET_VIS	makefile	/^TARGET_VIS := s2p.vcd$/;"	m
TOP_MODULE	makefile	/^export TOP_MODULE := serialtopar$/;"	m
VISUAL	makefile	/^VISUAL := gtkwave$/;"	m
VLOG_FILE_NAME	makefile	/^export VLOG_FILE_NAME := serialtopar.v$/;"	m
check_data_out	probador.v	/^	wire check_data_out, check_valid;	\/\/ salidas del checker$/;"	n
check_valid	probador.v	/^	wire check_data_out, check_valid;	\/\/ salidas del checker$/;"	n
data_out_c	probador.v	/^	input [7:0]					data_out_c,		\/\/ monitor de salida de datos cond$/;"	p
input	probador.v	/^	input 						valid_out_e 	\/\/ monitor de salida del bit valido estr$/;"	p
input	probador.v	/^	input [7:0]					data_out_e,		\/\/ monitor de salida de datos estr$/;"	p
probador	probador.v	/^module probador ($/;"	m
reg	probador.v	/^	output reg					data_in,		\/\/ generador de la entrada de dato 0$/;"	p
reg	probador.v	/^	output reg 					clk_8f,			\/\/ generador del clock$/;"	p
reg	probador.v	/^	output reg 					clk_f,			\/\/ generador del clock$/;"	p
reg	probador.v	/^	output reg 					reset_L,		\/\/ generador de reset$/;"	p
valid_out_c	probador.v	/^	input 						valid_out_c, 	\/\/ monitor de salida del bit valido cond$/;"	p
active	serialtopar.v	/^	reg 			active;		    \/\/ regs internos de 1 bit$/;"	r
bc_cnt	serialtopar.v	/^	reg [2:0]		bc_cnt;			\/\/ reg que cuenta la cantidad de datos de control bc$/;"	r
buffer	serialtopar.v	/^	reg [7:0]		buffer;			\/\/ reg desplazante que recibe los datos$/;"	r
buffer2	serialtopar.v	/^	reg [7:0]		buffer2;		\/\/ reg que contiene el dato a enviar a la salida$/;"	r
clk_f	serialtopar.v	/^	input 			clk_f,			\/\/ señal de clock del modulo$/;"	p
cnt_bits	serialtopar.v	/^	reg [2:0]		cnt_bits;		\/\/ contador de bits leidos despues de ultima lectura$/;"	r
input	serialtopar.v	/^	input			clk_8f,			\/\/ señal de clock a 8f$/;"	p
input	serialtopar.v	/^	input 			in 				\/\/ entrada de datos serial$/;"	p
reg	serialtopar.v	/^	output reg 		valid_par,		\/\/ bit de valid de la salida$/;"	p
reg	serialtopar.v	/^	output reg[7:0]	data_par,		\/\/ salida en paralelo de 8b$/;"	p
reset_L	serialtopar.v	/^	input 			reset_L,		\/\/ señal de reset del modulo$/;"	p
serialtopar	serialtopar.v	/^module serialtopar($/;"	m
shift_reg	serialtopar.v	/^	wire [7:0]		shift_reg;$/;"	n
valid	serialtopar.v	/^	reg 			valid;			\/\/ valid temporal$/;"	r
_00_	serialtopar_synth.v	/^  wire _00_;$/;"	n
_01_	serialtopar_synth.v	/^  wire [2:0] _01_;$/;"	n
_02_	serialtopar_synth.v	/^  wire [7:0] _02_;$/;"	n
_03_	serialtopar_synth.v	/^  wire _03_;$/;"	n
_04_	serialtopar_synth.v	/^  wire _04_;$/;"	n
_05_	serialtopar_synth.v	/^  wire _05_;$/;"	n
_06_	serialtopar_synth.v	/^  wire _06_;$/;"	n
_07_	serialtopar_synth.v	/^  wire _07_;$/;"	n
_08_	serialtopar_synth.v	/^  wire _08_;$/;"	n
_09_	serialtopar_synth.v	/^  wire _09_;$/;"	n
_10_	serialtopar_synth.v	/^  wire _10_;$/;"	n
_11_	serialtopar_synth.v	/^  wire _11_;$/;"	n
_12_	serialtopar_synth.v	/^  wire _12_;$/;"	n
_13_	serialtopar_synth.v	/^  wire _13_;$/;"	n
_14_	serialtopar_synth.v	/^  wire _14_;$/;"	n
_15_	serialtopar_synth.v	/^  wire _15_;$/;"	n
_16_	serialtopar_synth.v	/^  wire _16_;$/;"	n
_17_	serialtopar_synth.v	/^  wire _17_;$/;"	n
_18_	serialtopar_synth.v	/^  wire _18_;$/;"	n
_19_	serialtopar_synth.v	/^  wire _19_;$/;"	n
_20_	serialtopar_synth.v	/^  wire _20_;$/;"	n
_21_	serialtopar_synth.v	/^  wire _21_;$/;"	n
_22_	serialtopar_synth.v	/^  wire _22_;$/;"	n
_23_	serialtopar_synth.v	/^  wire _23_;$/;"	n
_24_	serialtopar_synth.v	/^  wire _24_;$/;"	n
_25_	serialtopar_synth.v	/^  wire _25_;$/;"	n
_26_	serialtopar_synth.v	/^  wire _26_;$/;"	n
_27_	serialtopar_synth.v	/^  wire _27_;$/;"	n
_28_	serialtopar_synth.v	/^  wire _28_;$/;"	n
_29_	serialtopar_synth.v	/^  wire _29_;$/;"	n
_30_	serialtopar_synth.v	/^  wire _30_;$/;"	n
_31_	serialtopar_synth.v	/^  wire _31_;$/;"	n
_32_	serialtopar_synth.v	/^  wire _32_;$/;"	n
_33_	serialtopar_synth.v	/^  wire _33_;$/;"	n
_34_	serialtopar_synth.v	/^  wire _34_;$/;"	n
active	serialtopar_synth.v	/^  wire active;$/;"	n
bc_cnt	serialtopar_synth.v	/^  wire [2:0] bc_cnt;$/;"	n
buffer	serialtopar_synth.v	/^  wire [7:0] buffer;$/;"	n
clk_8f	serialtopar_synth.v	/^  input clk_8f;$/;"	p
clk_f	serialtopar_synth.v	/^  input clk_f;$/;"	p
data_par	serialtopar_synth.v	/^  output [7:0] data_par;$/;"	p
in	serialtopar_synth.v	/^  input in;$/;"	p
reset_L	serialtopar_synth.v	/^  input reset_L;$/;"	p
serialtopar_synth	serialtopar_synth.v	/^module serialtopar_synth(data_par, valid_par, clk_f, clk_8f, reset_L, in);$/;"	m
shift_reg	serialtopar_synth.v	/^  wire [7:0] shift_reg;$/;"	n
valid	serialtopar_synth.v	/^  wire valid;$/;"	n
valid_par	serialtopar_synth.v	/^  output valid_par;$/;"	p
clk_8f	tb.v	/^	wire 		clk_f, clk_8f, reset_L, in, valid_par_c, valid_par_e;$/;"	n
clk_f	tb.v	/^	wire 		clk_f, clk_8f, reset_L, in, valid_par_c, valid_par_e;$/;"	n
data_par_c	tb.v	/^	wire[7:0] 	data_par_c, data_par_e;$/;"	n
data_par_e	tb.v	/^	wire[7:0] 	data_par_c, data_par_e;$/;"	n
in	tb.v	/^	wire 		clk_f, clk_8f, reset_L, in, valid_par_c, valid_par_e;$/;"	n
reset_L	tb.v	/^	wire 		clk_f, clk_8f, reset_L, in, valid_par_c, valid_par_e;$/;"	n
tb	tb.v	/^module tb(); \/\/ Testbench$/;"	m
valid_par_c	tb.v	/^	wire 		clk_f, clk_8f, reset_L, in, valid_par_c, valid_par_e;$/;"	n
valid_par_e	tb.v	/^	wire 		clk_f, clk_8f, reset_L, in, valid_par_c, valid_par_e;$/;"	n
