# 2과목 1장 - 논리 회로

# 2과목 1장 :: 논리 회로

# #038. 불 대수

영국의 수학자 불 (G. Boole)에 의해 개발된 하나의 명제가 참 또는 거짓인가를 판단하는 데 이용되는 수학적인 방법.

'2치 논리 계산'을 '집합 개념을 이용하여 형식화(기호화)시킨' 대수(수를 대신하는 것)이다.

디지털 컴퓨터는 참과 거짓을 나타내는 1과 0의 두 가지 상태로만 표현하여 처리하는 2진 논리회로로 구성되었으므로, 이러한 **논리회로를 간략화하여 표현할 때** 불 대수가 사용된다.

## 1. 기본적인 논리함수

### AND

입력 정보의 값이 모두 1(참)일 때만 결과가 1이 된다.

입력되는 값이 A, B라면 A AND B 또는 A · B로 표현한다.

### OR

입력 정보의 값 중 한 개라도 1이면 결과가 1이 된다.

입력되는 값이 A, B라면 A OR B 또는 A＋B로 표현한다.

### NOT

입력되는 값이 항상 1개이며, 입력되는 정보의 반대값이 출력된다.

입력되는 값이 A라면 NOT A 또는 A', not(A)로 표현한다.

## 2. 불 대수의 기본 공식

### 교환법칙

A＋B = B＋A

A · B = B · A

### 결합법칙

A＋(B＋C) = (A＋B)＋C

A · (B · C) = (A · B) · C

### 분배법칙

A · (B＋C) = A · B＋A · C

A＋B · C = (A＋B) · (A＋C)

### 멱등법칙

A＋A = A

A · A = A

### 보수법칙

A＋A' = 1

A · A' = 0

### 항등법칙

A＋0 = A

A＋1 = 1

A · 0 = 0

A · 1 = A

### 콘센서스

AB＋BC + CA' = AB + CA'
(A＋B)(B＋C)(C＋A') = (A＋B)(C＋A')

### 드모르강

(A＋B)' = A' · B'

(A · B)' = A'＋B'

### 복원법칙

A'' = A

◆ 불 대수의 이해

한 개의 변수에 대입되는 값이 항상 0 또는 1이라는 것을 염두에 두고 생각하면 쉽게 결과를 알 수 있다.

- **A＋0 = A**

    불 대수이므로 A에 대입될 수 있는 값은 0 또는 1입니다.

    그러므로 만들어질 수 있는 불 식은 1＋0, 0＋0뿐입니다.

- **A · 0 = 0**

    만들어질 수 있는 수식은 1 · 0 = 0, 0 · 0 = 0뿐입니다.

    A에 무슨 값이 대입되어도 결과는 0이 됩니다.

- **A＋A' = 1**

    A가 1이라면 A'은 0이 되고 A가 0이라면 A' 는 1이 되어 1＋0 = 1, 0＋1 = 1. **항상 1이 됩니다.** 

- **A · A' = 0**

    A가 1이라면 A'는 0이 되고, A가 0이라면 A'는 1이 되어 1 · 0 = 0, 0 · 1 = 0. **항상 0이 됩니다.**

## 3. 논리식의 간소화

### 불 대수의 기본 공식 이용하기

1. **합의 곱** 표현을 **곱의 합** 표현으로 변환한다.
2. 공통 인수를 뽑아 묶는다.
3. 멱등법칙, 보수법칙, 항등법칙 등의 기본 공식 형태로 유도하여 줄여 나간다.

◆ 합의 곱 (Production of Sum)

(A＋B)(C＋D)

◆ 곱의 합 (Sum of Production)

AC＋AD＋BC＋BD

### 카르노 맵(카르노 도, Karnaugh Map) 이용하기

설계된 논리식을 도표로 표현하여 최소화하는 방법.

변수(입력선)의 개수에 따라 표의 크기가 달라지며 칸의 위치에 따라서 각 칸의 불 함수가 정해진다.

1. 1이 입력되어 이웃하는 칸을 최대 2i(1, 2, 4, 8, 16 ···)개로 묶는다. 한번 묶인 칸이 다른 묶음에 또 묶여도 된다. 1묶음에 묶여지는 칸이 많을수록, 그리고 묶음의 개수가 적을수록 간소화된다.
2. 묶여진 묶음을 한 개로 간주하고 불 함수를 읽는다. 한 개의 묶음에 속하는 변수들은 AND 연산시키고, 다른 묶음과는 OR 연산시킨다. 묶음이 0과 1에 모두 속해 있는 변수는 0과 1 아무거나 입력되어도 상관없으므로 무시한다. 

(p. 208)

# #039. 논리 게이트

논리회로를 구성하는 기보노적인 전자소자. 0 또는 1을 입력과  출력으로 사용한다. (p. 211)

- AND

    입력 신호가 모두 1일 때 1 출력

    논리식 : Y = A · B, Y = AB

- OR

    입력 신호 중 1개만 1이여도 1 출력

    논리식 : Y = A＋B

- NOT

    입력된 정보를 반대로 변환하여 출력

    논리식 : Y = A'

- BUFFER

    입력된 정보를 그대로 출력

    논리식 : Y = A

- NAND

    NOT + AND, AND의 부정.

     논리식 : Y = (A · B)', Y = (AB)'

- NOR

    NOT + OR, AND의 부정.

    논리식 : Y = (A＋B)'

- XOR

    입력되는 것이 모두 같으면 0, 한 개라도 다르면 1출력

    TODO :: 논리식 추가

- XNOR

    NOT + XOR, XOR의 부정

    TODO :: 논리식 추가

# #040. 조합논리회로 - 반가산기, 전가산기

## 1. 조합논리회로의 종류

조합논리회로로는 반가산기, 전가산기, 병렬가산기, 반감산기, 전감산기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서, 다수결회로, 비교기 등이 있다.

### 논리회로 설계 방법

1. 회로의 기능을 진리표로 나타냅니다.
2. 진리표로부터 논리식을 구합니다.
3. 논리식을 간소화합니다.
4. 간소화된 논리식을 논리소자로 그려서 연결시킵니다.
5. 입력값을 대입해서 결과를 확인합니다.

## 2. 반가산기 (HA, Half Adder)

1Bit 짜리 2진수 두 개를 덧셈한 합(S)과 자리올림수(C)를 구하는 조합논리회로.

### 진리표

입력 A, B가 있을 떄 출력으로 S(합)와 C(자리올림)가 있다.

### 논리식

출력이 1이 되는 항에 대해서 입력되는 값을 AND 연산하고, 각각의 항을 OR 연산한다. 간략화가 가능 한 경우 간략화한다.

## 3. 전가산기 (FA, Full Adder)

뒷자리에서 올라온 자리올림수 (Ci)를 포함하여 1Bit 크기의 2진수 3자리를 더하여 합(Si)과 자라ㅣ올림수(Ci+1)를 구하는 회로.

### 진리표

입력으로 A, B 그리고 전 단계의 자리올림수 Ci가 있을 때 출력으로 합 S와 자리올림수 Ci+1가 있다.

### 논리식

TODO ::

### 회로

전가산기는 두 개의 반가산기(HA)와 한 개의 OR Gate로 구성된다.

# #041. 기타 조합논리회로

## 1. 병렬가산기 (PA, Parallel Adder)

n Bit로 된 2진수 A, B에 대한 덧셈을 n개의 전가산기(FA)를 이용하여 구현한 실질적인 가산기.

전파지연을 줄이기 위해 Carry Look Ahead를 사용한다.

### 회로

TODO ::

### 병렬가산기의 동작

TODO ::

### Propagation Delay

TODO ::

## 2. 반감산기 (HS, Half Subtract)

1Bit짜리 2진수 2자리에 대한 감산을 하는 회로.

### 진리표

입력 A, B가 있을 때 출력으로 차를 나타내는 D와 상위 자리에서 빌려온 수를 나타내는 B0가 있다.

### 논리식

출력이 1이 되는 항에 대해서는 입력되는 값을 AND 연산하고, 각각의 항을 OR 연산한다. 간략화가 가능한 경우 간략화한다.

TODO ::

### 회로

TODO ::

## 3. 디코더 (Decoder)

n Bit의 Code화된 정보를 그 Code의 각 Bit 조합에 따라 2n개의 출력으로 번역하는 회로.

명령어의 명령부나 번지를 해독할 때 사용하는 회로로 주로 AND 게이트로 구성되어있다.

### 진리표

TODO ::

### 논리식

### 회로

## 4. 인코더 (Encoder)

디코더의 반대 기능을 한다.

2n개의 입력선으로 입력된 값을 n개의 출력선으로 코드화해서 출력하는 회로이다.

## 5. 멀티플렉서 (MUX, Multiplexer)

2n의 입력선 중 1개를 선택하여 그 선으로부터 입력되는 값을 1개의 출력선으로 출력시키는 회로.

- 2n개의 입력선 중 1개의 선을 선택하기 위해n개의 선택선 (Select Line)을 이용한다.
- 버스(Bus) 구성에 사용할 수 있다.

## 6. 디멀티플렉서 (DeMUX, DeMultiplexer)

- 1개의 입력선으로 들어오는 정보를 2n개의 출력선 중 1개를 선택하여 출력하는 회로.
- 2n개의 출력선 중 1개의 선을 선택하기 위해 n개의 선택선(Select Line)을 이용한다.

# #042. 순서논리회로

## 1. 순서논리회로의 특징

외부로부터의 입력과 현재 상태에 따라 출력이 결정되는 회로.

- 논리 게이트 외에 메모리 요소와 귀환(Feedback) 기능을 포함하므로 기억기능이 있다.
- 순서논리회로의 출력은 입력 상태와 메모리 요소들의 상태에 따라 값이 결정되므로 언제나 일정한 값을 갖지 않는다.
- 플립플롭과 논리 게이트로 구성된다.
- 신호의 타이밍에 따라 동기식과 비동기식으로 나누어진다.
- 대표적인 예 : 플립플롭, 카운터, 레지스터, RAM, CPU 등.

◆ 동기식과 비동기식 동작

비동기식 동작 : 논리회로가 규칙적인 시간에 관계없이 입력 신호가 입력되면 곧바로 동작하는 것을 말한다.

동기식 동작 : 컴퓨터의 모든 구성 요소들이 서로 타이밍을 맞추어 정보를 주고받기 위하여 일정 시간 간격을 두고 클럭 펄스(CP; Clock Pulse)를 발생시켜서, 클럭 펄스에 동기화되어 동작하는 것을 말한다. 동기식 동작을 하는 시스템에서는클럭 펄스가 발생하기 전에 어떤 값이 입력되어도 동작하지 않습니다.

## 2. 플립플롭 (FF, Flip Flop)의 특징

전원이 공급되고 있는 한, 상태의 변화를 위한 외부 신호가 발생할 때까지 현재의 상태를 그대로 유지하는 논리회로.

- 한 개가 1Bit를 구성하는 2진 셀(Binary Cell)이다.
- 반도체 기억장치에서 2진수 1자리값을 기억하는 메모리 소자이다.
- 레지스터, RAM, 카운터 등을 구성하는 기본 소자이다.
- 기본적인 플립플롭은 두 개의 NAND 또는 NOR 게이트를 이용하여 구성한다.
- 종류 : RS-FF, D-FF, JK-FF, T-FF, RST-FF, 마스터-슬레이브 FF

**◆ 특성표 :** 조합논리회로의 기능을 나타내는 표는 진리표라 하지만, **순서논리회로의 기능을 나타내는 표**는 특성표라 한다. 특성표는 순서논리회로에 클럭 펄스가 발생하고 입력선의 값에 따라 현재의 상태 Q(t)가 다음 상태인 Q(t+1)로 어떻게 변하여 저장되는지를 나타냅니다. 특성표에서 Q(t)는 플립플롭이 동작 되기 전에 원래 기억되어 있는 현재 상태의 값을 의미하고, Q(t+1)은 동작한 후 변화된 상태의 값을 의미합니다.

**◆ 여기표 :** 특성표 대신 순서논리회로의 기능을 표로 나타낸 것. 여기표는 현재 상태 Q(t)값으로 변경시키려면 입력선으로 어떤 값을 입력해야 하는가를 나타냅니다. 즉, 출력을 이용하여 입력을 알아내는 것을 말합니다.

## 3. RS 플립플롭 (Reset-Set FF)

### 특성표

TODO ::

### 회로

### 여기표 (X : Don't Care)

### 블록 다이어그램 (Block Diagram)

## 4. D 플립플롭

### 특성표

TODO ::

### 회로

### 여기표

### 블록 다이어그램 (Block Diagram)

## 5. JK 플립플롭

### 특성표

TODO ::

### 회로

### 여기표

## 6. T 플립플롭

### 특성표

TODO ::

### 회로

### 여기표

## 7. 마스터-슬레이브 플립플롭 (주종 플립플롭)