
A Transformada Discreta de Fourier ou \sigla[Discrete Fourier transform]{DFT} \textit{(Discrete Fourier transform)},
segundo \citeonline{Bingham}, é um recurso amplamente utilizado em aplicações como 
processamento de imagens, comunicação em redes locais sem-fio ou WLAN \textit{(Wireless Local Area Network)}, multiplexação por divisão de frequências  ortogonais ou OFDM (Orthogonal Frequency Division Multiplexing), e medições de diferentes espectros.

O calculo da DFT é uma tarefa que exige muitos recursos computacionais e que requer um projeto preciso para uma implementação eficiente \cite{Wang}. A DFT tem como base a própria série trigonométrica de Fourier discretizada. Segundo \citeonline[p.~719]{Lathi}, graças a um algoritmo chamado \sigla[Fast Fourier transform]{FFT} \textit{(Fast Fourier transform)}, desenvolvido por Cooley e Tukey o número de cálculos para executar uma DFT foi drasticamente reduzido, possibilitando um tempo de execução aceitável.

Segundo \citeonline{zhou}, os dispositivos conhecidos como FPGA \textit{(Field Programmable Gate Array)} são cada vez mais usados em implementação de \textit{hardware} para telecomunicações, por exemplo, devido a sua capacidade de alcançar um elevado desempenho, aliado a sua flexibilidade de configuração. Desta forma, o uso de FPGA para implementar um \textit{hardware} específico para o calculo da FFT torna-se relevante.

Como afirma \citeonline{he}, o algoritmo da FFT é aplicado em larga escala como componente chave em sistemas de processamentos de sinais. De tal forma que a FFT não é somente usada em aplicações de telecomunicações e processamento de dados audiovisuais \cite{Bingham}, mas e o algoritmo numérico mais comum em diversas áreas, como engenharia, medicina, física e matemática \cite{vanmathi}.

No campo da engenharia biomédica, a FFT tem sido empregada na avaliação de parâmetros biológicos, como a bioimpedância \cite{amaral}. Segundo \citeonline{martinsen}, a análise da bioimpedância já e usada para monitorar atividades bioelétricas cerebrais, diagnosticar câncer de pele, dermatite, hiperidrose, avaliar a composição corporal, avaliar condição nutricional, detectar processo de rejeição de órgãos transplantado e ainda monitorar recém-nascidos através tomografia de impedância elétrica ou EIT  \textit{(Electrical Impedance Tomography)}. Ainda, a EIT é a única técnica de obtenção de imagens que não afeta o sistema imunológico de recém-nascidos \cite{triantis}.


Tendo em vista a importância da bioimpedância na área biomédica, juntamente com a intenção de contribuir com a pesquisa nesta área dentro da Universidade Tecnológica Federal do Paraná (UTFPR), o presente trabalho propõe o desenvolvimento de uma ferramenta essencial que possa ser utilizada na aquisição de dados de bioimpedância.

Para se obter os dados de bioimpedância de um dado Objeto Sob Análise \sigla[Objeto Sob Análise]{OSA}, em uma análise mais abrangente, é necessário obter a impedância na forma complexa, em determinada faixa de frequência. Isto pode ser realizado a partir de medições do módulo e da fase da tenção e da corrente no OSA, e relacionando estas grandezas. A faixa de frequências está relacionada com a aplicação e com quais fenômenos ou eventos deseja-se observar. 

Uma das formas de encontrar o módulo e fase ou as partes real e imaginária da bioimpedância consiste em aplicar a DFT nos sinais digitais referentes a tensão e corrente adquiridos no OSA, os quais são obtidos, basicamente, a partir da conversão dos respectivos sinais analógicos em palavras digitais. O cálculo da DFT dependendo do número de pontos a analisar e da faixa de frequências de interesse, a demanda computacional pode ser bastante significativa, exigindo computadores com elevada capacidade de processamento e memória, inviabilizando sistemas portáteis e de baixo custo para a aquisição da bioimpedância. 

Uma da formas de realizar o cálculo da DFT de forma mais eficiente consiste em dividir o cálculo em partes, sendo executados em paralelo por dispositivos de hardware específicos para esta finalidade. Isto pode ser conseguido a partir de dispositivos que permitem construir elementos de hardware de forma configurável, como as FPGAs. 

A FPGA é uma boa opção para a implementação do algoritmo da FFT devido a grande variedade de recursos de \textit{hardware}  sintetizáveis, além de possuir recursos de programação paralela que permite o processamento paralelo de sinais, conferindo assim uma maior rapidez na execução do algoritmo. Portanto, implementar a FFT em uma plataforma dotada de FPGA é mais uma fator motivador para a realização deste trabalho \cite{kamal}.

\section{Objetivos}

\subsection{Objetivo Geral}
Utilizando a Linguagem  de Descrição de \textit{hardware} VHSIC \sigla[VHSIC Hardware Description Language]{VHDL}, implementar um circuito lógico que, dado um conjunto de dados digitais de entrada, seja capaz de processar a Transformada Rápida de Fourier \sigla[Fast Fourier transform]{FFT}, utilizando a metodologia do algoritmo Radix-2. Buscar na implementação alcançar o melhor desempenho em termos de ciclos de \textit{clock} necessários para que completar a tarefa de processamento da FFT, tendo como restrição os recursos disponíveis na FPGA utilizada. 

\subsection{Objetivos Específicos}
Ao longo deste trabalho serão buscados os seguintes objetivos específicos:

\begin{itemize}
	\item Identificar a melhor variação do Algoritmo Cordic para a Implementação do cálculo da FFT. Tendo em vista as restrições de recursos da FPGA utilizada, encontrar o algoritmo que implemente a operação de rotação vetorial, essencial no cálculo da FFT, que reduza o erro da aproximação e maximize o desempenho da operação.
	
	\item Projetar os valores dos parâmetros Cordic que maximizem a operação de rotação vetorial. Dado a variação do Algoritmo Cordic escolhido, encontrar um método de otimização para a relação erro de aproximação x desempenho. A partir do método escolhido obter o conjunto otimizante de parâmetros para cada ângulo de rotação a ser realizado para o calculo da FFT.
	
	\item  Implementar o \textit{hardware} do Processador Cordic a ser utilizado. Com base na variação do algoritmo Cordic desenvolver em VHDL  o \textit{hardware} necessário para realizar a operação de rotação vetorial, também visando a otimização de recursos. 
	
	\item Implementa os demais componentes de \textit{hardware} necessários para a montagem do \textit{FFT} de 32 pontos, tais como memórias RAM e ROM, Mux, Demux e o Módulo de Controle.
	
	\item Implementar o \textit{hardware} da Interface AXI, necessária para que o \textit{hardware} da FFT implementada na FPGA na parte PL \textit{(Programmable Logic)}, possa se comunicar com o processador ARM na parte PS \textit{(Processing System)} do SoC \textit{(System On a Chip)} Zynq-7000 utilizado.  
	
	\item Implementar a FFT de 32 pontos, e a partir de um conjunto de  sinais de entrada digital realizar os devidos testes de desempenho.
	
	\item Implementar o \textit{hardware} da FFT de 1024 pontos. A partir da FFT de 32 pontos expandir a implementação para um \textit{hardware} com maior resolução. Realizar os devidos testes para a comparação de desempenho.
	
	
\end{itemize}

\section{Organização do Trabalho}
Afim de apresentar de forma clara e organizada o