tst r0, r1 
mvnne r2, r0 
mvneq r2, r1 
lsl r1, r1, r2 
lsl r1, r1, #14 
add r0, r2, r1 
lsl r0, r3, r0 
