TimeQuest Timing Analyzer report for cpu_nuevo
Mon Jan 29 18:15:13 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'estadoSiguiente.escribir_data'
 12. Slow Model Setup: 'estadoSiguiente.escribir_op1'
 13. Slow Model Setup: 'control[0]'
 14. Slow Model Setup: 'estadoSiguiente.incrementar_pc'
 15. Slow Model Setup: 'estadoSiguiente.escribir_ram'
 16. Slow Model Setup: 'estadoSiguiente.leer_ri'
 17. Slow Model Hold: 'estadoSiguiente.incrementar_pc'
 18. Slow Model Hold: 'estadoSiguiente.escribir_ram'
 19. Slow Model Hold: 'estadoSiguiente.escribir_op1'
 20. Slow Model Hold: 'control[0]'
 21. Slow Model Hold: 'estadoSiguiente.leer_ri'
 22. Slow Model Hold: 'estadoSiguiente.escribir_data'
 23. Slow Model Recovery: 'estadoSiguiente.espera'
 24. Slow Model Recovery: 'estadoSiguiente.activar_leer_data'
 25. Slow Model Recovery: 'estadoSiguiente.activar_leer_ri'
 26. Slow Model Removal: 'estadoSiguiente.activar_leer_ri'
 27. Slow Model Removal: 'estadoSiguiente.activar_leer_data'
 28. Slow Model Removal: 'estadoSiguiente.espera'
 29. Slow Model Minimum Pulse Width: 'control[0]'
 30. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_data'
 31. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'
 32. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'
 33. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 34. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 35. Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'
 36. Slow Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'
 37. Slow Model Minimum Pulse Width: 'estadoSiguiente.leer_ri'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Fast Model Setup Summary
 43. Fast Model Hold Summary
 44. Fast Model Recovery Summary
 45. Fast Model Removal Summary
 46. Fast Model Minimum Pulse Width Summary
 47. Fast Model Setup: 'estadoSiguiente.escribir_data'
 48. Fast Model Setup: 'estadoSiguiente.escribir_op1'
 49. Fast Model Setup: 'control[0]'
 50. Fast Model Setup: 'estadoSiguiente.escribir_ram'
 51. Fast Model Setup: 'estadoSiguiente.leer_ri'
 52. Fast Model Setup: 'estadoSiguiente.incrementar_pc'
 53. Fast Model Hold: 'estadoSiguiente.incrementar_pc'
 54. Fast Model Hold: 'estadoSiguiente.escribir_ram'
 55. Fast Model Hold: 'control[0]'
 56. Fast Model Hold: 'estadoSiguiente.escribir_op1'
 57. Fast Model Hold: 'estadoSiguiente.leer_ri'
 58. Fast Model Hold: 'estadoSiguiente.escribir_data'
 59. Fast Model Recovery: 'estadoSiguiente.espera'
 60. Fast Model Recovery: 'estadoSiguiente.activar_leer_data'
 61. Fast Model Recovery: 'estadoSiguiente.activar_leer_ri'
 62. Fast Model Removal: 'estadoSiguiente.activar_leer_ri'
 63. Fast Model Removal: 'estadoSiguiente.activar_leer_data'
 64. Fast Model Removal: 'estadoSiguiente.espera'
 65. Fast Model Minimum Pulse Width: 'control[0]'
 66. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_data'
 67. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'
 68. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'
 69. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 70. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 71. Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'
 72. Fast Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'
 73. Fast Model Minimum Pulse Width: 'estadoSiguiente.leer_ri'
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Multicorner Timing Analysis Summary
 79. Setup Times
 80. Hold Times
 81. Clock to Output Times
 82. Minimum Clock to Output Times
 83. Setup Transfers
 84. Hold Transfers
 85. Recovery Transfers
 86. Removal Transfers
 87. Report TCCS
 88. Report RSKM
 89. Unconstrained Paths
 90. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; cpu_nuevo                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; control[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control[0] }                        ;
; estadoSiguiente.activar_leer_data ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_leer_data } ;
; estadoSiguiente.activar_leer_ri   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_leer_ri }   ;
; estadoSiguiente.escribir_data     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_data }     ;
; estadoSiguiente.escribir_op1      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_op1 }      ;
; estadoSiguiente.escribir_ram      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_ram }      ;
; estadoSiguiente.espera            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.espera }            ;
; estadoSiguiente.incrementar_pc    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.incrementar_pc }    ;
; estadoSiguiente.leer_ri           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.leer_ri }           ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                               ;
+------------+-----------------+--------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                  ;
+------------+-----------------+--------------------------------+-------------------------------------------------------+
; INF MHz    ; 268.1 MHz       ; estadoSiguiente.escribir_op1   ; limit due to hold check                               ;
; INF MHz    ; 151.42 MHz      ; estadoSiguiente.escribir_ram   ; limit due to hold check                               ;
; INF MHz    ; 109.22 MHz      ; estadoSiguiente.incrementar_pc ; limit due to hold check                               ;
; 196.19 MHz ; 163.03 MHz      ; control[0]                     ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+--------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.escribir_data  ; -7.910 ; -52.929       ;
; estadoSiguiente.escribir_op1   ; -6.683 ; -63.291       ;
; control[0]                     ; -4.097 ; -237.409      ;
; estadoSiguiente.incrementar_pc ; -3.588 ; -27.498       ;
; estadoSiguiente.escribir_ram   ; -2.633 ; -16.823       ;
; estadoSiguiente.leer_ri        ; -2.403 ; -17.718       ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.incrementar_pc ; -4.578 ; -32.191       ;
; estadoSiguiente.escribir_ram   ; -3.302 ; -23.633       ;
; estadoSiguiente.escribir_op1   ; -1.865 ; -13.459       ;
; control[0]                     ; -1.179 ; -9.291        ;
; estadoSiguiente.leer_ri        ; -0.218 ; -0.847        ;
; estadoSiguiente.escribir_data  ; 5.436  ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.espera            ; -6.103 ; -10.619       ;
; estadoSiguiente.activar_leer_data ; -4.427 ; -4.427        ;
; estadoSiguiente.activar_leer_ri   ; -4.315 ; -4.315        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Removal Summary                                ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; estadoSiguiente.activar_leer_ri   ; 0.037 ; 0.000         ;
; estadoSiguiente.activar_leer_data ; 0.213 ; 0.000         ;
; estadoSiguiente.espera            ; 2.288 ; 0.000         ;
+-----------------------------------+-------+---------------+


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -2.567 ; -273.999      ;
; estadoSiguiente.activar_leer_data ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_ri   ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_data     ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram      ; 0.500  ; 0.000         ;
; estadoSiguiente.espera            ; 0.500  ; 0.000         ;
; estadoSiguiente.incrementar_pc    ; 0.500  ; 0.000         ;
; estadoSiguiente.leer_ri           ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; -7.910 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.582      ;
; -7.910 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.582      ;
; -7.910 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.582      ;
; -7.910 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.582      ;
; -7.910 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.582      ;
; -7.910 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.582      ;
; -6.628 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.454     ; 5.422      ;
; -6.628 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.454     ; 5.422      ;
; -6.628 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.454     ; 5.422      ;
; -6.628 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.454     ; 5.422      ;
; -6.628 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.454     ; 5.422      ;
; -6.628 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.454     ; 5.422      ;
; -6.622 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.453     ; 5.422      ;
; -6.622 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.453     ; 5.422      ;
; -6.622 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.453     ; 5.422      ;
; -6.622 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.453     ; 5.422      ;
; -6.622 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.453     ; 5.422      ;
; -6.622 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.453     ; 5.422      ;
; -6.562 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.453     ; 5.415      ;
; -6.562 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.453     ; 5.415      ;
; -6.562 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.453     ; 5.415      ;
; -6.562 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.453     ; 5.415      ;
; -6.562 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.453     ; 5.415      ;
; -6.562 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.453     ; 5.415      ;
; -6.523 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.329      ;
; -6.523 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.329      ;
; -6.523 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.329      ;
; -6.523 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.329      ;
; -6.523 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.329      ;
; -6.523 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.329      ;
; -6.413 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.065     ; 4.871      ;
; -6.413 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.065     ; 4.871      ;
; -6.413 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.065     ; 4.871      ;
; -6.413 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.065     ; 4.871      ;
; -6.413 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.065     ; 4.871      ;
; -6.413 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.065     ; 4.871      ;
; -6.146 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.249      ;
; -6.146 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.249      ;
; -6.146 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.249      ;
; -6.146 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.249      ;
; -6.146 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.249      ;
; -6.146 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.064     ; 5.249      ;
; -6.125 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.028     ; 5.409      ;
; -6.125 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.028     ; 5.409      ;
; -6.125 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.028     ; 5.409      ;
; -6.125 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.028     ; 5.409      ;
; -6.125 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.028     ; 5.409      ;
; -6.125 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.028     ; 5.409      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -6.683 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.577      ; 6.401      ;
; -6.683 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.577      ; 6.401      ;
; -6.683 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.577      ; 6.401      ;
; -6.683 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.577      ; 6.401      ;
; -6.683 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.577      ; 6.401      ;
; -6.683 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.577      ; 6.401      ;
; -6.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.351      ; 6.190      ;
; -6.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.351      ; 6.190      ;
; -6.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.351      ; 6.190      ;
; -6.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.351      ; 6.190      ;
; -6.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.351      ; 6.190      ;
; -6.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.351      ; 6.190      ;
; -6.541 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.352      ; 6.193      ;
; -6.541 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.352      ; 6.193      ;
; -6.541 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.352      ; 6.193      ;
; -6.541 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.352      ; 6.193      ;
; -6.541 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.352      ; 6.193      ;
; -6.541 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.352      ; 6.193      ;
; -6.380 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.574      ; 6.046      ;
; -6.380 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.574      ; 6.046      ;
; -6.380 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.574      ; 6.046      ;
; -6.380 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.574      ; 6.046      ;
; -6.380 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.574      ; 6.046      ;
; -6.380 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.574      ; 6.046      ;
; -6.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.575      ; 6.008      ;
; -6.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.575      ; 6.008      ;
; -6.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.575      ; 6.008      ;
; -6.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.575      ; 6.008      ;
; -6.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.575      ; 6.008      ;
; -6.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.575      ; 6.008      ;
; -6.272 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.578      ; 5.943      ;
; -6.272 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.578      ; 5.943      ;
; -6.272 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.578      ; 5.943      ;
; -6.272 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.578      ; 5.943      ;
; -6.272 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.578      ; 5.943      ;
; -6.272 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.578      ; 5.943      ;
; -6.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.578      ; 5.844      ;
; -6.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.578      ; 5.844      ;
; -6.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.578      ; 5.844      ;
; -6.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.578      ; 5.844      ;
; -6.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.578      ; 5.844      ;
; -6.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.578      ; 5.844      ;
; -6.127 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.573      ; 5.833      ;
; -6.127 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.573      ; 5.833      ;
; -6.127 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.573      ; 5.833      ;
; -6.127 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.573      ; 5.833      ;
; -6.127 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.573      ; 5.833      ;
; -6.127 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.573      ; 5.833      ;
; -2.012 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.716      ; 0.949      ;
; -1.655 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.501      ; 0.939      ;
; -1.631 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.497      ; 0.953      ;
; -1.581 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.285      ; 1.114      ;
; -1.395 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.454      ; 0.941      ;
; -1.351 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.503      ; 0.952      ;
; -1.340 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.503      ; 0.940      ;
; -1.315 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.495      ; 0.946      ;
; 0.634  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.475      ; 2.238      ;
; 0.665  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.470      ; 2.242      ;
; 0.762  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.248      ; 2.086      ;
; 0.766  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.249      ; 2.087      ;
; 0.956  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.471      ; 1.911      ;
; 0.958  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.475      ; 1.914      ;
; 1.001  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.472      ; 1.916      ;
; 1.006  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.474      ; 1.913      ;
; 1.134  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.475      ; 2.238      ;
; 1.165  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.470      ; 2.242      ;
; 1.262  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.248      ; 2.086      ;
; 1.266  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.249      ; 2.087      ;
; 1.456  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.471      ; 1.911      ;
; 1.458  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.475      ; 1.914      ;
; 1.501  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.472      ; 1.916      ;
; 1.506  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.474      ; 1.913      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'control[0]'                                                                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                             ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -4.097 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.599     ; 4.538      ;
; -4.097 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.599     ; 4.538      ;
; -3.886 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.599     ; 4.327      ;
; -3.886 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.599     ; 4.327      ;
; -3.886 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.599     ; 4.327      ;
; -3.886 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.599     ; 4.327      ;
; -3.886 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.599     ; 4.327      ;
; -3.886 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.599     ; 4.327      ;
; -3.863 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.961     ; 3.942      ;
; -3.863 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.961     ; 3.942      ;
; -3.863 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.961     ; 3.942      ;
; -3.863 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.961     ; 3.942      ;
; -3.863 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.961     ; 3.942      ;
; -3.863 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.961     ; 3.942      ;
; -3.863 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.961     ; 3.942      ;
; -3.863 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.961     ; 3.942      ;
; -3.732 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[5]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.005     ; 4.767      ;
; -3.732 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[6]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.005     ; 4.767      ;
; -3.515 ; registro8b:r_ri|data_out[4]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.004      ; 4.559      ;
; -3.470 ; estadoSiguiente.mostrar_salida                                                                     ; estadoSiguiente.incrementar_pc                                                                      ; control[0]                     ; control[0]  ; 1.000        ; -0.955     ; 3.555      ;
; -3.459 ; posicion_ram[0]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.455     ; 1.458      ;
; -3.437 ; posicion_ram[1]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.455     ; 1.436      ;
; -3.416 ; posicion_ram[0]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.412     ; 1.458      ;
; -3.394 ; posicion_ram[1]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.412     ; 1.436      ;
; -3.382 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[5]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.005     ; 4.417      ;
; -3.382 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[6]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.005     ; 4.417      ;
; -3.327 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[0]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.367      ;
; -3.327 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[1]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.367      ;
; -3.327 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[2]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.367      ;
; -3.327 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[3]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.367      ;
; -3.327 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[4]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.367      ;
; -3.327 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[7]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.367      ;
; -3.221 ; registro8b:r_ri|data_out[2]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.004      ; 4.265      ;
; -3.189 ; registro8b:r_ri|data_out[0]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.004      ; 4.233      ;
; -3.165 ; estadoSiguiente.activar_esc_data                                                                   ; estadoSiguiente.escribir_data                                                                       ; control[0]                     ; control[0]  ; 1.000        ; -0.033     ; 4.172      ;
; -2.977 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[0]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.017      ;
; -2.977 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[1]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.017      ;
; -2.977 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[2]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.017      ;
; -2.977 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[3]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.017      ;
; -2.977 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[4]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.017      ;
; -2.977 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[7]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.017      ;
; -2.974 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.007      ; 4.021      ;
; -2.965 ; posicion_ram[3]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.362     ; 1.057      ;
; -2.961 ; posicion_ram[2]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.362     ; 1.053      ;
; -2.956 ; posicion_ram[4]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.363     ; 1.047      ;
; -2.952 ; posicion_ram[5]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.360     ; 1.046      ;
; -2.941 ; in_pc[4]                                                                                           ; registro8b:r_pc|registro[4]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -3.373     ; 0.108      ;
; -2.940 ; in_pc[7]                                                                                           ; registro8b:r_pc|registro[7]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -3.372     ; 0.108      ;
; -2.922 ; posicion_ram[3]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.319     ; 1.057      ;
; -2.918 ; posicion_ram[2]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.319     ; 1.053      ;
; -2.913 ; posicion_ram[4]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.320     ; 1.047      ;
; -2.909 ; posicion_ram[5]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.317     ; 1.046      ;
; -2.901 ; registro8b:r_ri|data_out[3]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.004      ; 3.945      ;
; -2.856 ; in_ram[7]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.557     ; 1.753      ;
; -2.853 ; in_ram[6]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.558     ; 1.749      ;
; -2.814 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.854      ;
; -2.804 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[5]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.006     ; 3.838      ;
; -2.804 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[6]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.006     ; 3.838      ;
; -2.663 ; in_ram[3]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.761     ; 1.356      ;
; -2.654 ; registro8b:r_ri|data_out[6]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.007      ; 3.701      ;
; -2.644 ; registro8b:r_ri|data_out[1]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.004      ; 3.688      ;
; -2.643 ; in_ram[5]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.760     ; 1.337      ;
; -2.643 ; in_ram[2]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.748     ; 1.349      ;
; -2.635 ; in_pc[6]                                                                                           ; registro8b:r_pc|registro[6]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -3.067     ; 0.108      ;
; -2.634 ; in_pc[5]                                                                                           ; registro8b:r_pc|registro[5]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -3.066     ; 0.108      ;
; -2.516 ; in_pc[1]                                                                                           ; registro8b:r_pc|registro[1]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -2.948     ; 0.108      ;
; -2.515 ; in_pc[3]                                                                                           ; registro8b:r_pc|registro[3]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -2.947     ; 0.108      ;
; -2.515 ; in_pc[0]                                                                                           ; registro8b:r_pc|registro[0]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -2.947     ; 0.108      ;
; -2.514 ; in_pc[2]                                                                                           ; registro8b:r_pc|registro[2]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -2.946     ; 0.108      ;
; -2.500 ; in_ram[4]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.563     ; 1.391      ;
; -2.494 ; registro8b:r_ri|data_out[4]~reg0                                                                   ; estadoSiguiente.activar_esc_data                                                                    ; control[0]                     ; control[0]  ; 1.000        ; 0.003      ; 3.537      ;
; -2.483 ; estadoSiguiente.leer_ram                                                                           ; estadoSiguiente.activar_esc_ri                                                                      ; control[0]                     ; control[0]  ; 1.000        ; -0.982     ; 2.541      ;
; -2.452 ; in_ram[1]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.557     ; 1.349      ;
; -2.399 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[0]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.001     ; 3.438      ;
; -2.399 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[1]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.001     ; 3.438      ;
; -2.399 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[2]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.001     ; 3.438      ;
; -2.399 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[3]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.001     ; 3.438      ;
; -2.399 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[4]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.001     ; 3.438      ;
; -2.399 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[7]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.001     ; 3.438      ;
; -2.381 ; in_ram[7]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -1.082     ; 1.753      ;
; -2.378 ; in_ram[6]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -1.083     ; 1.749      ;
; -2.373 ; estadoSiguiente.activar_leer_pc                                                                    ; registro8b:r_pc|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.413      ;
; -2.373 ; estadoSiguiente.activar_leer_pc                                                                    ; registro8b:r_pc|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.413      ;
; -2.321 ; registro8b:r_ri|data_out[5]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.007      ; 3.368      ;
; -2.270 ; estadoSiguiente.incrementar_pc                                                                     ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; 2.854      ; 5.882      ;
; -2.256 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.019     ; 3.191      ;
; -2.256 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.019     ; 3.191      ;
; -2.256 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.019     ; 3.191      ;
; -2.256 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.019     ; 3.191      ;
; -2.256 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.019     ; 3.191      ;
; -2.256 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.019     ; 3.191      ;
; -2.256 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.019     ; 3.191      ;
; -2.256 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.019     ; 3.191      ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.incrementar_pc'                                                                                                            ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.588 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.821      ; 3.741      ;
; -3.576 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.514      ; 3.655      ;
; -3.557 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.394      ; 3.751      ;
; -3.542 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.821      ; 3.695      ;
; -3.530 ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.514      ; 3.609      ;
; -3.511 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.394      ; 3.705      ;
; -3.450 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.395      ; 3.645      ;
; -3.448 ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.515      ; 3.604      ;
; -3.404 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.395      ; 3.599      ;
; -3.402 ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.515      ; 3.558      ;
; -3.360 ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.820      ; 3.816      ;
; -3.354 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.396      ; 3.495      ;
; -3.314 ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.820      ; 3.770      ;
; -3.290 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.914      ; 3.536      ;
; -3.278 ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.607      ; 3.450      ;
; -3.211 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.914      ; 3.457      ;
; -3.199 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.607      ; 3.371      ;
; -3.165 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.395      ; 3.365      ;
; -3.152 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.488      ; 3.440      ;
; -3.150 ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.608      ; 3.399      ;
; -3.139 ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.487      ; 3.431      ;
; -3.071 ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.608      ; 3.320      ;
; -3.062 ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.913      ; 3.611      ;
; -3.055 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.606      ; 3.226      ;
; -3.021 ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.044      ; 2.870      ;
; -3.020 ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.164      ; 2.825      ;
; -3.019 ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.490      ; 3.314      ;
; -3.001 ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.395      ; 3.201      ;
; -2.996 ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.396      ; 3.137      ;
; -2.985 ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.488      ; 3.278      ;
; -2.983 ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.913      ; 3.532      ;
; -2.927 ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.607      ; 3.175      ;
; -2.888 ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.610      ; 3.139      ;
; -2.865 ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.487      ; 3.152      ;
; -2.839 ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.912      ; 3.387      ;
; -2.800 ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.915      ; 3.351      ;
; -2.679 ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.488      ; 2.967      ;
; -2.674 ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.913      ; 2.919      ;
; -2.674 ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.910      ; 3.220      ;
; -2.660 ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.488      ; 2.953      ;
; -2.649 ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.485      ; 2.939      ;
; -2.648 ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.605      ; 2.894      ;
; -2.622 ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.609      ; 2.796      ;
; -2.213 ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.469      ; 2.318      ;
; 2.513  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.704      ; 2.795      ;
; 2.887  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.823      ; 2.305      ;
; 3.013  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.704      ; 2.795      ;
; 3.084  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 6.130      ; 2.182      ;
; 3.227  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.705      ; 2.027      ;
; 3.258  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.703      ; 2.049      ;
; 3.262  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 6.129      ; 2.307      ;
; 3.387  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.823      ; 2.305      ;
; 3.565  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.704      ; 1.748      ;
; 3.584  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 6.130      ; 2.182      ;
; 3.719  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.824      ; 1.550      ;
; 3.727  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.705      ; 2.027      ;
; 3.758  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.703      ; 2.049      ;
; 3.762  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 6.129      ; 2.307      ;
; 4.065  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.704      ; 1.748      ;
; 4.219  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.824      ; 1.550      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -2.633 ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.484      ; 2.315      ;
; -2.557 ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.927      ; 1.883      ;
; -2.404 ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.576      ; 3.055      ;
; -2.346 ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.576      ; 3.055      ;
; -1.766 ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.481      ; 2.475      ;
; -1.711 ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.483      ; 2.474      ;
; -1.709 ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.486      ; 2.480      ;
; -1.697 ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.483      ; 2.464      ;
; -1.042 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.460      ; 1.700      ;
; -0.968 ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.903      ; 1.270      ;
; 0.248  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.457      ; 1.437      ;
; 0.301  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.459      ; 1.438      ;
; 0.307  ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.462      ; 1.440      ;
; 0.310  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.459      ; 1.433      ;
; 0.359  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.552      ; 1.268      ;
; 0.417  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.552      ; 1.268      ;
; 0.629  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.217      ; 3.090      ;
; 0.701  ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.660      ; 2.662      ;
; 1.129  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.217      ; 3.090      ;
; 1.201  ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.660      ; 2.662      ;
; 1.955  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.309      ; 2.733      ;
; 2.013  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.309      ; 2.733      ;
; 2.262  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.214      ; 2.484      ;
; 2.313  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.216      ; 2.487      ;
; 2.320  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.219      ; 2.488      ;
; 2.322  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.216      ; 2.482      ;
; 2.455  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.309      ; 2.733      ;
; 2.513  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.309      ; 2.733      ;
; 2.762  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.214      ; 2.484      ;
; 2.813  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.216      ; 2.487      ;
; 2.820  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.219      ; 2.488      ;
; 2.822  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.216      ; 2.482      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.leer_ri'                                                                                                          ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node         ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; -2.403 ; estadoSiguiente.mostrar_salida          ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.861      ; 2.505      ;
; -2.392 ; estadoSiguiente.mostrar_salida          ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.860      ; 2.497      ;
; -2.352 ; estadoSiguiente.mostrar_salida          ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.861      ; 2.510      ;
; -2.226 ; estadoSiguiente.mostrar_salida          ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.015      ; 2.322      ;
; -2.164 ; estadoSiguiente.mostrar_salida          ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.015      ; 2.255      ;
; -2.157 ; estadoSiguiente.mostrar_salida          ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.015      ; 2.249      ;
; -2.113 ; estadoSiguiente.mostrar_salida          ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.014      ; 2.268      ;
; -1.911 ; estadoSiguiente.mostrar_salida          ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.823      ; 1.966      ;
; -1.363 ; registro8b:r_ri|data_out[4]~reg0        ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.784      ; 2.379      ;
; -1.333 ; registro8b:r_ri|data_out[1]~reg0        ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.821      ; 2.399      ;
; -0.931 ; registro8b:r_ri|data_out[0]~reg0        ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.822      ; 1.994      ;
; -0.899 ; registro8b:r_ri|data_out[5]~reg0        ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.979      ; 1.954      ;
; -0.892 ; registro8b:r_ri|data_out[6]~reg0        ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.979      ; 1.948      ;
; -0.879 ; registro8b:r_ri|data_out[2]~reg0        ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.822      ; 1.998      ;
; -0.834 ; registro8b:r_ri|data_out[7]~reg0        ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.978      ; 1.953      ;
; -0.749 ; registro8b:r_ri|data_out[3]~reg0        ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.976      ; 1.806      ;
; -0.683 ; registro8b:r_operador1|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.784      ; 1.699      ;
; -0.379 ; registro8b:r_operador1|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.821      ; 1.441      ;
; -0.372 ; registro8b:r_operador1|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.820      ; 1.437      ;
; -0.327 ; registro8b:r_operador1|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.821      ; 1.445      ;
; -0.212 ; registro8b:r_operador1|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.979      ; 1.267      ;
; -0.205 ; registro8b:r_operador1|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.979      ; 1.261      ;
; -0.202 ; registro8b:r_operador1|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.975      ; 1.258      ;
; -0.159 ; registro8b:r_operador1|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.978      ; 1.278      ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.incrementar_pc'                                                                                                             ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -4.578 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.824      ; 1.550      ;
; -4.260 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.704      ; 1.748      ;
; -4.252 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 6.130      ; 2.182      ;
; -4.126 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 6.129      ; 2.307      ;
; -4.078 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.824      ; 1.550      ;
; -3.982 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.705      ; 2.027      ;
; -3.958 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.703      ; 2.049      ;
; -3.822 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.823      ; 2.305      ;
; -3.760 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.704      ; 1.748      ;
; -3.752 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 6.130      ; 2.182      ;
; -3.626 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 6.129      ; 2.307      ;
; -3.482 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.705      ; 2.027      ;
; -3.458 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.703      ; 2.049      ;
; -3.322 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.823      ; 2.305      ;
; -3.213 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.704      ; 2.795      ;
; -2.713 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.704      ; 2.795      ;
; 1.815  ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.608      ; 2.423      ;
; 1.849  ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.469      ; 2.318      ;
; 2.006  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.913      ; 2.919      ;
; 2.010  ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.605      ; 2.615      ;
; 2.140  ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.608      ; 2.748      ;
; 2.174  ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.610      ; 2.784      ;
; 2.187  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.609      ; 2.796      ;
; 2.294  ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.607      ; 2.901      ;
; 2.310  ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.910      ; 3.220      ;
; 2.436  ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.915      ; 3.351      ;
; 2.454  ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.485      ; 2.939      ;
; 2.465  ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.488      ; 2.953      ;
; 2.475  ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.912      ; 3.387      ;
; 2.479  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.488      ; 2.967      ;
; 2.543  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.914      ; 3.457      ;
; 2.619  ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.913      ; 3.532      ;
; 2.620  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.606      ; 3.226      ;
; 2.622  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.914      ; 3.536      ;
; 2.641  ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.515      ; 3.156      ;
; 2.661  ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.164      ; 2.825      ;
; 2.665  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.487      ; 3.152      ;
; 2.698  ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.913      ; 3.611      ;
; 2.741  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.396      ; 3.137      ;
; 2.764  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.607      ; 3.371      ;
; 2.790  ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.488      ; 3.278      ;
; 2.805  ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.515      ; 3.320      ;
; 2.806  ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.395      ; 3.201      ;
; 2.824  ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.490      ; 3.314      ;
; 2.826  ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.044      ; 2.870      ;
; 2.843  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.607      ; 3.450      ;
; 2.874  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.821      ; 3.695      ;
; 2.920  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.821      ; 3.741      ;
; 2.944  ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.487      ; 3.431      ;
; 2.950  ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.820      ; 3.770      ;
; 2.952  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.488      ; 3.440      ;
; 2.961  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.395      ; 3.356      ;
; 2.996  ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.820      ; 3.816      ;
; 3.095  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.514      ; 3.609      ;
; 3.099  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.396      ; 3.495      ;
; 3.141  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.514      ; 3.655      ;
; 3.204  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.395      ; 3.599      ;
; 3.250  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.395      ; 3.645      ;
; 3.311  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.394      ; 3.705      ;
; 3.357  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.394      ; 3.751      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                       ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -3.302 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.660      ; 2.662      ;
; -3.038 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.216      ; 2.482      ;
; -3.035 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.219      ; 2.488      ;
; -3.034 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.214      ; 2.484      ;
; -3.033 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.216      ; 2.487      ;
; -2.880 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.309      ; 2.733      ;
; -2.880 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.309      ; 2.733      ;
; -2.802 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.660      ; 2.662      ;
; -2.538 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.216      ; 2.482      ;
; -2.535 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.219      ; 2.488      ;
; -2.534 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.214      ; 2.484      ;
; -2.533 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.216      ; 2.487      ;
; -2.431 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.217      ; 3.090      ;
; -2.380 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.309      ; 2.733      ;
; -2.380 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.309      ; 2.733      ;
; -1.931 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.217      ; 3.090      ;
; -1.133 ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.903      ; 1.270      ;
; -0.784 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.552      ; 1.268      ;
; -0.784 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.552      ; 1.268      ;
; -0.526 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.459      ; 1.433      ;
; -0.522 ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.462      ; 1.440      ;
; -0.521 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.459      ; 1.438      ;
; -0.520 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.457      ; 1.437      ;
; -0.260 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.460      ; 1.700      ;
; 0.456  ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.927      ; 1.883      ;
; 1.331  ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.484      ; 2.315      ;
; 1.481  ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.483      ; 2.464      ;
; 1.491  ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.483      ; 2.474      ;
; 1.494  ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.486      ; 2.480      ;
; 1.494  ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.481      ; 2.475      ;
; 1.979  ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.576      ; 3.055      ;
; 1.979  ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.576      ; 3.055      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -1.865 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.474      ; 1.913      ;
; -1.865 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.475      ; 1.914      ;
; -1.864 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.471      ; 1.911      ;
; -1.860 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.472      ; 1.916      ;
; -1.541 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.475      ; 2.238      ;
; -1.532 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.470      ; 2.242      ;
; -1.466 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.248      ; 2.086      ;
; -1.466 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.249      ; 2.087      ;
; -1.365 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.474      ; 1.913      ;
; -1.365 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.475      ; 1.914      ;
; -1.364 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.471      ; 1.911      ;
; -1.360 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.472      ; 1.916      ;
; -1.041 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.475      ; 2.238      ;
; -1.032 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.470      ; 2.242      ;
; -0.966 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.248      ; 2.086      ;
; -0.966 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.249      ; 2.087      ;
; 0.733  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.716      ; 0.949      ;
; 0.937  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.503      ; 0.940      ;
; 0.938  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.501      ; 0.939      ;
; 0.949  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.503      ; 0.952      ;
; 0.951  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.495      ; 0.946      ;
; 0.956  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.497      ; 0.953      ;
; 0.987  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.454      ; 0.941      ;
; 1.329  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.285      ; 1.114      ;
; 5.760  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.573      ; 5.833      ;
; 5.760  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.573      ; 5.833      ;
; 5.760  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.573      ; 5.833      ;
; 5.760  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.573      ; 5.833      ;
; 5.760  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.573      ; 5.833      ;
; 5.760  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.573      ; 5.833      ;
; 5.766  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.578      ; 5.844      ;
; 5.766  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.578      ; 5.844      ;
; 5.766  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.578      ; 5.844      ;
; 5.766  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.578      ; 5.844      ;
; 5.766  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.578      ; 5.844      ;
; 5.766  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.578      ; 5.844      ;
; 5.865  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.578      ; 5.943      ;
; 5.865  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.578      ; 5.943      ;
; 5.865  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.578      ; 5.943      ;
; 5.865  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.578      ; 5.943      ;
; 5.865  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.578      ; 5.943      ;
; 5.865  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.578      ; 5.943      ;
; 5.933  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.575      ; 6.008      ;
; 5.933  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.575      ; 6.008      ;
; 5.933  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.575      ; 6.008      ;
; 5.933  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.575      ; 6.008      ;
; 5.933  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.575      ; 6.008      ;
; 5.933  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.575      ; 6.008      ;
; 5.972  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.574      ; 6.046      ;
; 5.972  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.574      ; 6.046      ;
; 5.972  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.574      ; 6.046      ;
; 5.972  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.574      ; 6.046      ;
; 5.972  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.574      ; 6.046      ;
; 5.972  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.574      ; 6.046      ;
; 6.324  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.577      ; 6.401      ;
; 6.324  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.577      ; 6.401      ;
; 6.324  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.577      ; 6.401      ;
; 6.324  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.577      ; 6.401      ;
; 6.324  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.577      ; 6.401      ;
; 6.324  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.577      ; 6.401      ;
; 6.339  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.351      ; 6.190      ;
; 6.339  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.351      ; 6.190      ;
; 6.339  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.351      ; 6.190      ;
; 6.339  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.351      ; 6.190      ;
; 6.339  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.351      ; 6.190      ;
; 6.339  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.351      ; 6.190      ;
; 6.341  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.352      ; 6.193      ;
; 6.341  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.352      ; 6.193      ;
; 6.341  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.352      ; 6.193      ;
; 6.341  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.352      ; 6.193      ;
; 6.341  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.352      ; 6.193      ;
; 6.341  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.352      ; 6.193      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'control[0]'                                                                                                                                              ;
+--------+-----------------------------------+------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.179 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_data   ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.754      ; 2.185      ;
; -1.167 ; estadoSiguiente.activar_leer_data ; estadoSiguiente.escribir_op1       ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.751      ; 2.194      ;
; -1.094 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc    ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 2.273      ;
; -1.013 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri            ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 2.754      ; 2.351      ;
; -0.825 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.753      ; 2.538      ;
; -0.679 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_data   ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.754      ; 2.185      ;
; -0.667 ; estadoSiguiente.activar_leer_data ; estadoSiguiente.escribir_op1       ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.751      ; 2.194      ;
; -0.611 ; estadoSiguiente.escribir_data     ; estadoSiguiente.activar_esc_op1    ; estadoSiguiente.escribir_data     ; control[0]  ; 0.000        ; 2.754      ; 2.753      ;
; -0.594 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc    ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.757      ; 2.273      ;
; -0.513 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri            ; estadoSiguiente.activar_leer_ri   ; control[0]  ; -0.500       ; 2.754      ; 2.351      ;
; -0.479 ; estadoSiguiente.leer_ri           ; estadoSiguiente.incrementar_pc     ; estadoSiguiente.leer_ri           ; control[0]  ; 0.000        ; 2.757      ; 2.888      ;
; -0.350 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[0]      ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.755      ; 3.015      ;
; -0.350 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[1]      ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.755      ; 3.015      ;
; -0.350 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[2]      ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.755      ; 3.015      ;
; -0.350 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[3]      ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.755      ; 3.015      ;
; -0.350 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[4]      ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.755      ; 3.015      ;
; -0.350 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[5]      ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.755      ; 3.015      ;
; -0.350 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[6]      ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.755      ; 3.015      ;
; -0.350 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[7]      ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.755      ; 3.015      ;
; -0.325 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1   ; estadoSiguiente.escribir_op1      ; control[0]  ; -0.500       ; 2.753      ; 2.538      ;
; -0.123 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera             ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.755      ; 3.242      ;
; -0.111 ; estadoSiguiente.escribir_data     ; estadoSiguiente.activar_esc_op1    ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 2.754      ; 2.753      ;
; -0.099 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc     ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 2.757      ; 3.268      ;
; -0.053 ; estadoSiguiente.espera            ; registro8b:r_data|registro[0]      ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.755      ; 3.312      ;
; -0.053 ; estadoSiguiente.espera            ; registro8b:r_data|registro[1]      ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.755      ; 3.312      ;
; -0.053 ; estadoSiguiente.espera            ; registro8b:r_data|registro[2]      ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.755      ; 3.312      ;
; -0.053 ; estadoSiguiente.espera            ; registro8b:r_data|registro[3]      ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.755      ; 3.312      ;
; -0.053 ; estadoSiguiente.espera            ; registro8b:r_data|registro[4]      ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.755      ; 3.312      ;
; -0.053 ; estadoSiguiente.espera            ; registro8b:r_data|registro[5]      ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.755      ; 3.312      ;
; -0.053 ; estadoSiguiente.espera            ; registro8b:r_data|registro[6]      ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.755      ; 3.312      ;
; -0.053 ; estadoSiguiente.espera            ; registro8b:r_data|registro[7]      ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.755      ; 3.312      ;
; -0.010 ; in_data[2]                        ; registro8b:r_data|registro[2]      ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.312      ; 0.108      ;
; -0.009 ; in_data[3]                        ; registro8b:r_data|registro[3]      ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.311      ; 0.108      ;
; -0.009 ; in_data[4]                        ; registro8b:r_data|registro[4]      ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.311      ; 0.108      ;
; 0.021  ; estadoSiguiente.leer_ri           ; estadoSiguiente.incrementar_pc     ; estadoSiguiente.leer_ri           ; control[0]  ; -0.500       ; 2.757      ; 2.888      ;
; 0.025  ; Selector13~1                      ; registro8b:r_data|registro[0]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.927      ; 1.758      ;
; 0.025  ; Selector13~1                      ; registro8b:r_data|registro[1]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.927      ; 1.758      ;
; 0.025  ; Selector13~1                      ; registro8b:r_data|registro[2]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.927      ; 1.758      ;
; 0.025  ; Selector13~1                      ; registro8b:r_data|registro[3]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.927      ; 1.758      ;
; 0.025  ; Selector13~1                      ; registro8b:r_data|registro[4]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.927      ; 1.758      ;
; 0.025  ; Selector13~1                      ; registro8b:r_data|registro[5]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.927      ; 1.758      ;
; 0.025  ; Selector13~1                      ; registro8b:r_data|registro[6]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.927      ; 1.758      ;
; 0.025  ; Selector13~1                      ; registro8b:r_data|registro[7]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.927      ; 1.758      ;
; 0.150  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[0]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.755      ; 3.015      ;
; 0.150  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[1]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.755      ; 3.015      ;
; 0.150  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[2]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.755      ; 3.015      ;
; 0.150  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[3]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.755      ; 3.015      ;
; 0.150  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[4]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.755      ; 3.015      ;
; 0.150  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[5]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.755      ; 3.015      ;
; 0.150  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[6]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.755      ; 3.015      ;
; 0.150  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[7]      ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.755      ; 3.015      ;
; 0.245  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[1]        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 3.612      ;
; 0.245  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[2]        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 3.612      ;
; 0.245  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[4]        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 3.612      ;
; 0.245  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[3]        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 3.612      ;
; 0.245  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[7]        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 3.612      ;
; 0.245  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[0]        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 3.612      ;
; 0.340  ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[3]        ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.751      ; 3.701      ;
; 0.340  ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[1]        ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.751      ; 3.701      ;
; 0.340  ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[0]        ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.751      ; 3.701      ;
; 0.340  ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[2]        ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.751      ; 3.701      ;
; 0.340  ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[5]        ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.751      ; 3.701      ;
; 0.340  ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[4]        ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.751      ; 3.701      ;
; 0.340  ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[6]        ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.751      ; 3.701      ;
; 0.340  ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[7]        ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.751      ; 3.701      ;
; 0.341  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[0] ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.753      ; 3.704      ;
; 0.341  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[1] ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.753      ; 3.704      ;
; 0.341  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[2] ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.753      ; 3.704      ;
; 0.341  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[3] ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.753      ; 3.704      ;
; 0.341  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[4] ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.753      ; 3.704      ;
; 0.341  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[7] ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.753      ; 3.704      ;
; 0.377  ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera             ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.755      ; 3.242      ;
; 0.379  ; in_data[5]                        ; registro8b:r_data|registro[5]      ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; -0.077     ; 0.108      ;
; 0.380  ; in_data[0]                        ; registro8b:r_data|registro[0]      ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; -0.078     ; 0.108      ;
; 0.380  ; in_data[1]                        ; registro8b:r_data|registro[1]      ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; -0.078     ; 0.108      ;
; 0.380  ; in_data[6]                        ; registro8b:r_data|registro[6]      ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; -0.078     ; 0.108      ;
; 0.401  ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc     ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 2.757      ; 3.268      ;
; 0.416  ; in_data[7]                        ; registro8b:r_data|registro[7]      ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; -0.114     ; 0.108      ;
; 0.447  ; estadoSiguiente.espera            ; registro8b:r_data|registro[0]      ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.755      ; 3.312      ;
; 0.447  ; estadoSiguiente.espera            ; registro8b:r_data|registro[1]      ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.755      ; 3.312      ;
; 0.447  ; estadoSiguiente.espera            ; registro8b:r_data|registro[2]      ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.755      ; 3.312      ;
; 0.447  ; estadoSiguiente.espera            ; registro8b:r_data|registro[3]      ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.755      ; 3.312      ;
; 0.447  ; estadoSiguiente.espera            ; registro8b:r_data|registro[4]      ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.755      ; 3.312      ;
; 0.447  ; estadoSiguiente.espera            ; registro8b:r_data|registro[5]      ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.755      ; 3.312      ;
; 0.447  ; estadoSiguiente.espera            ; registro8b:r_data|registro[6]      ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.755      ; 3.312      ;
; 0.447  ; estadoSiguiente.espera            ; registro8b:r_data|registro[7]      ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.755      ; 3.312      ;
; 0.456  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[6]        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 3.823      ;
; 0.456  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[5]        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 3.823      ;
; 0.587  ; in_op1[5]                         ; registro8b:r_operador1|registro[5] ; estadoSiguiente.escribir_op1      ; control[0]  ; -0.500       ; -0.285     ; 0.108      ;
; 0.676  ; Selector9~1                       ; registro8b:r_pc|registro[1]        ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.462      ; 1.944      ;
; 0.676  ; Selector9~1                       ; registro8b:r_pc|registro[2]        ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.462      ; 1.944      ;
; 0.676  ; Selector9~1                       ; registro8b:r_pc|registro[4]        ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.462      ; 1.944      ;
; 0.676  ; Selector9~1                       ; registro8b:r_pc|registro[3]        ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.462      ; 1.944      ;
; 0.676  ; Selector9~1                       ; registro8b:r_pc|registro[7]        ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.462      ; 1.944      ;
; 0.676  ; Selector9~1                       ; registro8b:r_pc|registro[0]        ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.462      ; 1.944      ;
; 0.696  ; estadoSiguiente.espera            ; registro8b:r_ri|registro[3]        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.751      ; 4.057      ;
; 0.696  ; estadoSiguiente.espera            ; registro8b:r_ri|registro[1]        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.751      ; 4.057      ;
; 0.696  ; estadoSiguiente.espera            ; registro8b:r_ri|registro[0]        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.751      ; 4.057      ;
; 0.696  ; estadoSiguiente.espera            ; registro8b:r_ri|registro[2]        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.751      ; 4.057      ;
; 0.696  ; estadoSiguiente.espera            ; registro8b:r_ri|registro[5]        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.751      ; 4.057      ;
+--------+-----------------------------------+------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.leer_ri'                                                                                                           ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node         ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; -0.218 ; registro8b:r_operador1|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.979      ; 1.261      ;
; -0.217 ; registro8b:r_operador1|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.975      ; 1.258      ;
; -0.212 ; registro8b:r_operador1|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.979      ; 1.267      ;
; -0.200 ; registro8b:r_operador1|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.978      ; 1.278      ;
; 0.117  ; registro8b:r_operador1|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.820      ; 1.437      ;
; 0.120  ; registro8b:r_operador1|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.821      ; 1.441      ;
; 0.124  ; registro8b:r_operador1|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.821      ; 1.445      ;
; 0.330  ; registro8b:r_ri|data_out[3]~reg0        ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.976      ; 1.806      ;
; 0.415  ; registro8b:r_operador1|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.784      ; 1.699      ;
; 0.469  ; registro8b:r_ri|data_out[6]~reg0        ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.979      ; 1.948      ;
; 0.475  ; registro8b:r_ri|data_out[5]~reg0        ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.979      ; 1.954      ;
; 0.475  ; registro8b:r_ri|data_out[7]~reg0        ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.978      ; 1.953      ;
; 0.672  ; registro8b:r_ri|data_out[0]~reg0        ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.822      ; 1.994      ;
; 0.676  ; registro8b:r_ri|data_out[2]~reg0        ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.822      ; 1.998      ;
; 1.078  ; registro8b:r_ri|data_out[1]~reg0        ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.821      ; 2.399      ;
; 1.095  ; registro8b:r_ri|data_out[4]~reg0        ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.784      ; 2.379      ;
; 1.643  ; estadoSiguiente.mostrar_salida          ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.823      ; 1.966      ;
; 1.734  ; estadoSiguiente.mostrar_salida          ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.015      ; 2.249      ;
; 1.740  ; estadoSiguiente.mostrar_salida          ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.015      ; 2.255      ;
; 1.754  ; estadoSiguiente.mostrar_salida          ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.014      ; 2.268      ;
; 1.807  ; estadoSiguiente.mostrar_salida          ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.015      ; 2.322      ;
; 2.137  ; estadoSiguiente.mostrar_salida          ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.860      ; 2.497      ;
; 2.144  ; estadoSiguiente.mostrar_salida          ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.861      ; 2.505      ;
; 2.149  ; estadoSiguiente.mostrar_salida          ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.861      ; 2.510      ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; 5.436 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.065     ; 4.871      ;
; 5.436 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.065     ; 4.871      ;
; 5.436 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.065     ; 4.871      ;
; 5.436 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.065     ; 4.871      ;
; 5.436 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.065     ; 4.871      ;
; 5.436 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.065     ; 4.871      ;
; 5.813 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.249      ;
; 5.813 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.249      ;
; 5.813 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.249      ;
; 5.813 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.249      ;
; 5.813 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.249      ;
; 5.813 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.249      ;
; 5.893 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.329      ;
; 5.893 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.329      ;
; 5.893 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.329      ;
; 5.893 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.329      ;
; 5.893 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.329      ;
; 5.893 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.329      ;
; 5.937 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.028     ; 5.409      ;
; 5.937 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.028     ; 5.409      ;
; 5.937 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.028     ; 5.409      ;
; 5.937 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.028     ; 5.409      ;
; 5.937 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.028     ; 5.409      ;
; 5.937 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.028     ; 5.409      ;
; 6.146 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.582      ;
; 6.146 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.582      ;
; 6.146 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.582      ;
; 6.146 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.582      ;
; 6.146 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.582      ;
; 6.146 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.064     ; 5.582      ;
; 6.368 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.453     ; 5.415      ;
; 6.368 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.453     ; 5.415      ;
; 6.368 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.453     ; 5.415      ;
; 6.368 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.453     ; 5.415      ;
; 6.368 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.453     ; 5.415      ;
; 6.368 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.453     ; 5.415      ;
; 6.375 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.453     ; 5.422      ;
; 6.375 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.453     ; 5.422      ;
; 6.375 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.453     ; 5.422      ;
; 6.375 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.453     ; 5.422      ;
; 6.375 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.453     ; 5.422      ;
; 6.375 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.453     ; 5.422      ;
; 6.376 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.454     ; 5.422      ;
; 6.376 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.454     ; 5.422      ;
; 6.376 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.454     ; 5.422      ;
; 6.376 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.454     ; 5.422      ;
; 6.376 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.454     ; 5.422      ;
; 6.376 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.454     ; 5.422      ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.espera'                                                                                                               ;
+--------+----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node      ; Launch Clock                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; -6.103 ; estadoSiguiente.reset_pc         ; Selector9~1  ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -2.061     ; 3.000      ;
; -4.516 ; estadoSiguiente.activar_leer_op1 ; Selector15~2 ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -1.413     ; 2.053      ;
; -4.166 ; estadoSiguiente.leer_op1         ; Selector15~2 ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -1.413     ; 1.703      ;
; -4.142 ; estadoSiguiente.activar_esc_op1  ; Selector15~2 ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -1.414     ; 1.678      ;
; -3.638 ; estadoSiguiente.activar_leer_pc  ; Selector9~1  ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -1.462     ; 1.134      ;
; -3.330 ; estadoSiguiente.incrementar_pc   ; Selector9~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; 0.500        ; 1.295      ; 3.887      ;
; -2.830 ; estadoSiguiente.incrementar_pc   ; Selector9~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; 1.000        ; 1.295      ; 3.887      ;
+--------+----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_leer_data'                                                                                                       ;
+--------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -4.427 ; estadoSiguiente.activar_esc_data ; Selector13~1 ; control[0]             ; estadoSiguiente.activar_leer_data ; 0.500        ; -1.926     ; 1.280      ;
; -1.434 ; estadoSiguiente.espera           ; Selector13~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; 0.500        ; 0.828      ; 1.345      ;
; -0.934 ; estadoSiguiente.espera           ; Selector13~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; 1.000        ; 0.828      ; 1.345      ;
+--------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_leer_ri'                                                                                                          ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -4.315 ; estadoSiguiente.activar_esc_ri ; Selector6~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; 0.500        ; -1.170     ; 2.075      ;
; -1.412 ; estadoSiguiente.espera         ; Selector6~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.500        ; 1.581      ; 2.227      ;
; -1.107 ; estadoSiguiente.escribir_op1   ; Selector6~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 1.581      ; 1.922      ;
; -0.912 ; estadoSiguiente.espera         ; Selector6~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 1.000        ; 1.581      ; 2.227      ;
; -0.607 ; estadoSiguiente.escribir_op1   ; Selector6~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 1.581      ; 1.922      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_leer_ri'                                                                                                          ;
+-------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; 0.037 ; estadoSiguiente.escribir_op1   ; Selector6~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 1.581      ; 1.922      ;
; 0.342 ; estadoSiguiente.espera         ; Selector6~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.000        ; 1.581      ; 2.227      ;
; 0.537 ; estadoSiguiente.escribir_op1   ; Selector6~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 1.581      ; 1.922      ;
; 0.842 ; estadoSiguiente.espera         ; Selector6~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; -0.500       ; 1.581      ; 2.227      ;
; 3.745 ; estadoSiguiente.activar_esc_ri ; Selector6~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; -0.500       ; -1.170     ; 2.075      ;
+-------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_leer_data'                                                                                                       ;
+-------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.213 ; estadoSiguiente.espera           ; Selector13~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; 0.000        ; 0.828      ; 1.345      ;
; 0.713 ; estadoSiguiente.espera           ; Selector13~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; -0.500       ; 0.828      ; 1.345      ;
; 3.706 ; estadoSiguiente.activar_esc_data ; Selector13~1 ; control[0]             ; estadoSiguiente.activar_leer_data ; -0.500       ; -1.926     ; 1.280      ;
+-------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.espera'                                                                                                               ;
+-------+----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node      ; Launch Clock                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; 2.288 ; estadoSiguiente.incrementar_pc   ; Selector9~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; 0.000        ; 1.295      ; 3.887      ;
; 2.788 ; estadoSiguiente.incrementar_pc   ; Selector9~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; -0.500       ; 1.295      ; 3.887      ;
; 3.096 ; estadoSiguiente.activar_leer_pc  ; Selector9~1  ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -1.462     ; 1.134      ;
; 3.592 ; estadoSiguiente.activar_esc_op1  ; Selector15~2 ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -1.414     ; 1.678      ;
; 3.616 ; estadoSiguiente.leer_op1         ; Selector15~2 ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -1.413     ; 1.703      ;
; 3.966 ; estadoSiguiente.activar_leer_op1 ; Selector15~2 ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -1.413     ; 2.053      ;
; 5.561 ; estadoSiguiente.reset_pc         ; Selector9~1  ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -2.061     ; 3.000      ;
+-------+----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_data                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_data                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op1                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op1                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_pc                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_pc                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ram                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ram                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ri                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ri                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_data                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_data                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_op1                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_op1                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_ram                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_ram                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.espera                                                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.espera                                                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.incrementar_pc                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.incrementar_pc                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.inicio                                                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.inicio                                                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_op1                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_op1                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_ram                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_ram                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_ri                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_ri                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.mostrar_salida                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.mostrar_salida                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.reset_pc                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.reset_pc                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_data|data_out[0]~reg0                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_data|data_out[0]~reg0                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_data|data_out[1]~reg0                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_data'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_data ; Fall       ; Selector13~1                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_data ; Fall       ; Selector13~1                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_data ; Rise       ; Selector13~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_data ; Rise       ; Selector13~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_data ; Rise       ; estadoSiguiente.activar_leer_data|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_data ; Rise       ; estadoSiguiente.activar_leer_data|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector6~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector6~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector6~1|datab                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector6~1|datab                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector6~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector6~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector6~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector6~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datab                               ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datad                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datad               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector15~2                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector15~2                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector15~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector15~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector9~1                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector9~1                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector9~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector9~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr24~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr24~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr24~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr24~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr24~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr24~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr24~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr24~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.leer_ri'                                                                        ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Rise       ; WideOr2~0|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Rise       ; WideOr2~0|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Rise       ; estadoSiguiente.leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Rise       ; estadoSiguiente.leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch|datac          ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 8.236  ; 8.236  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 5.003  ; 5.003  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 8.236  ; 8.236  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 4.400  ; 4.400  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 4.400  ; 4.400  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 4.201  ; 4.201  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 4.370  ; 4.370  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 3.882  ; 3.882  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 3.834  ; 3.834  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -0.466 ; -0.466 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -0.817 ; -0.817 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -0.820 ; -0.820 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 4.875  ; 4.875  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 4.875  ; 4.875  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 4.676  ; 4.676  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 4.845  ; 4.845  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 4.357  ; 4.357  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 4.309  ; 4.309  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.009  ; 0.009  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; -0.342 ; -0.342 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -0.345 ; -0.345 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -3.509 ; -3.509 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -4.698 ; -4.698 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -3.509 ; -3.509 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 1.766  ; 1.766  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -3.193 ; -3.193 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -3.253 ; -3.253 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -3.132 ; -3.132 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -2.629 ; -2.629 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -2.888 ; -2.888 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 1.418  ; 1.418  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 1.763  ; 1.763  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 1.766  ; 1.766  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 1.291  ; 1.291  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -3.668 ; -3.668 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -3.728 ; -3.728 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -3.607 ; -3.607 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -3.104 ; -3.104 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -3.363 ; -3.363 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.943  ; 0.943  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 1.288  ; 1.288  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 1.291  ; 1.291  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 9.422 ; 9.422 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 8.536 ; 8.536 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 8.581 ; 8.581 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 8.978 ; 8.978 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 9.120 ; 9.120 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 8.978 ; 8.978 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 9.275 ; 9.275 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 9.283 ; 9.283 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 9.422 ; 9.422 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 8.536 ; 8.536 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 8.536 ; 8.536 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 8.581 ; 8.581 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 8.978 ; 8.978 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 9.120 ; 9.120 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 8.978 ; 8.978 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 9.275 ; 9.275 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 9.283 ; 9.283 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 9.422 ; 9.422 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.escribir_data  ; -3.109 ; -21.875       ;
; estadoSiguiente.escribir_op1   ; -2.796 ; -25.091       ;
; control[0]                     ; -1.460 ; -29.382       ;
; estadoSiguiente.escribir_ram   ; -0.614 ; -3.628        ;
; estadoSiguiente.leer_ri        ; -0.424 ; -3.027        ;
; estadoSiguiente.incrementar_pc ; -0.280 ; -1.790        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.incrementar_pc ; -1.772 ; -12.918       ;
; estadoSiguiente.escribir_ram   ; -1.315 ; -9.559        ;
; control[0]                     ; -0.982 ; -22.172       ;
; estadoSiguiente.escribir_op1   ; -0.870 ; -6.408        ;
; estadoSiguiente.leer_ri        ; 0.589  ; 0.000         ;
; estadoSiguiente.escribir_data  ; 3.090  ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.espera            ; -1.926 ; -3.571        ;
; estadoSiguiente.activar_leer_data ; -1.601 ; -1.601        ;
; estadoSiguiente.activar_leer_ri   ; -1.552 ; -1.552        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Removal Summary                                 ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.activar_leer_ri   ; -0.004 ; -0.004        ;
; estadoSiguiente.activar_leer_data ; 0.064  ; 0.000         ;
; estadoSiguiente.espera            ; 0.669  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -1.627 ; -178.746      ;
; estadoSiguiente.activar_leer_data ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_ri   ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_data     ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram      ; 0.500  ; 0.000         ;
; estadoSiguiente.espera            ; 0.500  ; 0.000         ;
; estadoSiguiente.incrementar_pc    ; 0.500  ; 0.000         ;
; estadoSiguiente.leer_ri           ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; -3.109 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.500      ;
; -3.109 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.500      ;
; -3.109 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.500      ;
; -3.109 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.500      ;
; -3.109 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.500      ;
; -3.109 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.500      ;
; -2.730 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.415     ; 2.463      ;
; -2.730 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.415     ; 2.463      ;
; -2.730 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.415     ; 2.463      ;
; -2.730 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.415     ; 2.463      ;
; -2.730 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.415     ; 2.463      ;
; -2.730 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.415     ; 2.463      ;
; -2.726 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 2.462      ;
; -2.726 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 2.462      ;
; -2.726 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 2.462      ;
; -2.726 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 2.462      ;
; -2.726 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 2.462      ;
; -2.726 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 2.462      ;
; -2.716 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.294     ; 2.453      ;
; -2.716 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.294     ; 2.453      ;
; -2.716 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.294     ; 2.453      ;
; -2.716 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.294     ; 2.453      ;
; -2.716 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.294     ; 2.453      ;
; -2.716 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.294     ; 2.453      ;
; -2.713 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 2.461      ;
; -2.713 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 2.461      ;
; -2.713 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 2.461      ;
; -2.713 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 2.461      ;
; -2.713 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 2.461      ;
; -2.713 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 2.461      ;
; -2.660 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.299     ; 2.291      ;
; -2.660 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.299     ; 2.291      ;
; -2.660 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.299     ; 2.291      ;
; -2.660 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.299     ; 2.291      ;
; -2.660 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.299     ; 2.291      ;
; -2.660 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.299     ; 2.291      ;
; -2.622 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.488      ;
; -2.622 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.488      ;
; -2.622 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.488      ;
; -2.622 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.488      ;
; -2.622 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.488      ;
; -2.622 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.488      ;
; -2.599 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.410      ;
; -2.599 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.410      ;
; -2.599 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.410      ;
; -2.599 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.410      ;
; -2.599 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.410      ;
; -2.599 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.297     ; 2.410      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -2.796 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.126     ; 2.781      ;
; -2.796 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.126     ; 2.781      ;
; -2.796 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.126     ; 2.781      ;
; -2.796 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.126     ; 2.781      ;
; -2.796 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.126     ; 2.781      ;
; -2.796 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.126     ; 2.781      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.213     ; 2.712      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.212     ; 2.715      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.213     ; 2.712      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.213     ; 2.712      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.213     ; 2.712      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.213     ; 2.712      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.213     ; 2.712      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.212     ; 2.715      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.212     ; 2.715      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.212     ; 2.715      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.212     ; 2.715      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.212     ; 2.715      ;
; -2.703 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.130     ; 2.673      ;
; -2.703 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.130     ; 2.673      ;
; -2.703 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.130     ; 2.673      ;
; -2.703 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.130     ; 2.673      ;
; -2.703 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.130     ; 2.673      ;
; -2.703 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.130     ; 2.673      ;
; -2.674 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.129     ; 2.655      ;
; -2.674 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.129     ; 2.655      ;
; -2.674 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.129     ; 2.655      ;
; -2.674 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.129     ; 2.655      ;
; -2.674 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.129     ; 2.655      ;
; -2.674 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.129     ; 2.655      ;
; -2.651 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.126     ; 2.625      ;
; -2.651 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.126     ; 2.625      ;
; -2.651 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.126     ; 2.625      ;
; -2.651 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.126     ; 2.625      ;
; -2.651 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.126     ; 2.625      ;
; -2.651 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.126     ; 2.625      ;
; -2.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.125     ; 2.583      ;
; -2.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.125     ; 2.583      ;
; -2.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.125     ; 2.583      ;
; -2.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.125     ; 2.583      ;
; -2.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.125     ; 2.583      ;
; -2.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.125     ; 2.583      ;
; -2.603 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.131     ; 2.577      ;
; -2.603 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.131     ; 2.577      ;
; -2.603 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.131     ; 2.577      ;
; -2.603 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.131     ; 2.577      ;
; -2.603 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.131     ; 2.577      ;
; -2.603 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.131     ; 2.577      ;
; -0.565 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.064     ; 0.353      ;
; -0.468 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.134     ; 0.357      ;
; -0.468 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.131     ; 0.349      ;
; -0.465 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.208     ; 0.404      ;
; -0.412 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.160     ; 0.351      ;
; -0.383 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.129     ; 0.356      ;
; -0.381 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.136     ; 0.353      ;
; -0.376 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.129     ; 0.349      ;
; 0.840  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.371      ; 0.777      ;
; 0.844  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.377      ; 0.774      ;
; 0.883  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.289      ; 0.703      ;
; 0.889  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.290      ; 0.700      ;
; 0.968  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.372      ; 0.645      ;
; 0.969  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.376      ; 0.648      ;
; 0.974  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.373      ; 0.650      ;
; 0.981  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.376      ; 0.647      ;
; 1.340  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.371      ; 0.777      ;
; 1.344  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.377      ; 0.774      ;
; 1.383  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.289      ; 0.703      ;
; 1.389  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.290      ; 0.700      ;
; 1.468  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.372      ; 0.645      ;
; 1.469  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.376      ; 0.648      ;
; 1.474  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.373      ; 0.650      ;
; 1.481  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.376      ; 0.647      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'control[0]'                                                                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                             ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -0.594 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[5]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.005     ; 1.621      ;
; -0.594 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[6]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.005     ; 1.621      ;
; -0.541 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.006     ; 1.567      ;
; -0.541 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.006     ; 1.567      ;
; -0.473 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.007     ; 1.498      ;
; -0.473 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.007     ; 1.498      ;
; -0.473 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.007     ; 1.498      ;
; -0.473 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.007     ; 1.498      ;
; -0.473 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.007     ; 1.498      ;
; -0.473 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.007     ; 1.498      ;
; -0.471 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[5]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.005     ; 1.498      ;
; -0.471 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[6]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.005     ; 1.498      ;
; -0.466 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[0]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.498      ;
; -0.466 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[1]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.498      ;
; -0.466 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[2]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.498      ;
; -0.466 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[3]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.498      ;
; -0.466 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[4]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.498      ;
; -0.466 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[7]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.498      ;
; -0.450 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.119     ; 1.363      ;
; -0.450 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.119     ; 1.363      ;
; -0.450 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.119     ; 1.363      ;
; -0.450 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.119     ; 1.363      ;
; -0.450 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.119     ; 1.363      ;
; -0.450 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.119     ; 1.363      ;
; -0.450 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.119     ; 1.363      ;
; -0.450 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.119     ; 1.363      ;
; -0.418 ; registro8b:r_ri|data_out[4]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.002      ; 1.452      ;
; -0.388 ; estadoSiguiente.activar_esc_data                                                                   ; estadoSiguiente.escribir_data                                                                       ; control[0]                     ; control[0]  ; 1.000        ; -0.029     ; 1.391      ;
; -0.381 ; registro8b:r_ri|data_out[2]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.002      ; 1.415      ;
; -0.372 ; registro8b:r_ri|data_out[0]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.002      ; 1.406      ;
; -0.364 ; posicion_ram[0]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.411     ; 0.452      ;
; -0.360 ; posicion_ram[0]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.407     ; 0.452      ;
; -0.351 ; posicion_ram[1]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.411     ; 0.439      ;
; -0.347 ; posicion_ram[1]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.407     ; 0.439      ;
; -0.343 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[0]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.375      ;
; -0.343 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[1]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.375      ;
; -0.343 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[2]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.375      ;
; -0.343 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[3]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.375      ;
; -0.343 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[4]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.375      ;
; -0.343 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[7]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.375      ;
; -0.331 ; in_pc[4]                                                                                           ; registro8b:r_pc|registro[4]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.821     ; 0.042      ;
; -0.329 ; in_pc[7]                                                                                           ; registro8b:r_pc|registro[7]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.819     ; 0.042      ;
; -0.314 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[5]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.006     ; 1.340      ;
; -0.314 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[6]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.006     ; 1.340      ;
; -0.311 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.343      ;
; -0.280 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.007      ; 1.319      ;
; -0.260 ; estadoSiguiente.mostrar_salida                                                                     ; estadoSiguiente.incrementar_pc                                                                      ; control[0]                     ; control[0]  ; 1.000        ; -0.113     ; 1.179      ;
; -0.254 ; registro8b:r_ri|data_out[3]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.002      ; 1.288      ;
; -0.234 ; in_pc[6]                                                                                           ; registro8b:r_pc|registro[6]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.724     ; 0.042      ;
; -0.233 ; in_pc[5]                                                                                           ; registro8b:r_pc|registro[5]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.723     ; 0.042      ;
; -0.224 ; registro8b:r_ri|data_out[1]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.002      ; 1.258      ;
; -0.220 ; posicion_ram[3]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.398     ; 0.321      ;
; -0.218 ; posicion_ram[2]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.398     ; 0.319      ;
; -0.217 ; posicion_ram[4]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.399     ; 0.317      ;
; -0.216 ; posicion_ram[3]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.394     ; 0.321      ;
; -0.214 ; posicion_ram[2]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.394     ; 0.319      ;
; -0.214 ; posicion_ram[5]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.396     ; 0.317      ;
; -0.213 ; posicion_ram[4]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.395     ; 0.317      ;
; -0.213 ; in_pc[1]                                                                                           ; registro8b:r_pc|registro[1]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.703     ; 0.042      ;
; -0.212 ; in_pc[3]                                                                                           ; registro8b:r_pc|registro[3]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.702     ; 0.042      ;
; -0.212 ; in_pc[0]                                                                                           ; registro8b:r_pc|registro[0]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.702     ; 0.042      ;
; -0.211 ; in_pc[2]                                                                                           ; registro8b:r_pc|registro[2]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.701     ; 0.042      ;
; -0.210 ; posicion_ram[5]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.392     ; 0.317      ;
; -0.191 ; registro8b:r_ri|data_out[6]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.007      ; 1.230      ;
; -0.186 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[0]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.001     ; 1.217      ;
; -0.186 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[1]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.001     ; 1.217      ;
; -0.186 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[2]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.001     ; 1.217      ;
; -0.186 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[3]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.001     ; 1.217      ;
; -0.186 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[4]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.001     ; 1.217      ;
; -0.186 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[7]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.001     ; 1.217      ;
; -0.171 ; estadoSiguiente.activar_leer_pc                                                                    ; registro8b:r_pc|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.204      ;
; -0.171 ; estadoSiguiente.activar_leer_pc                                                                    ; registro8b:r_pc|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.204      ;
; -0.171 ; in_ram[7]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.145     ; 0.525      ;
; -0.171 ; in_ram[6]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.145     ; 0.525      ;
; -0.137 ; estadoSiguiente.activar_esc_data                                                                   ; registro8b:r_data|registro[0]                                                                       ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.170      ;
; -0.137 ; estadoSiguiente.activar_esc_data                                                                   ; registro8b:r_data|registro[1]                                                                       ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.170      ;
; -0.137 ; estadoSiguiente.activar_esc_data                                                                   ; registro8b:r_data|registro[2]                                                                       ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.170      ;
; -0.137 ; estadoSiguiente.activar_esc_data                                                                   ; registro8b:r_data|registro[3]                                                                       ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.170      ;
; -0.137 ; estadoSiguiente.activar_esc_data                                                                   ; registro8b:r_data|registro[4]                                                                       ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.170      ;
; -0.137 ; estadoSiguiente.activar_esc_data                                                                   ; registro8b:r_data|registro[5]                                                                       ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.170      ;
; -0.137 ; estadoSiguiente.activar_esc_data                                                                   ; registro8b:r_data|registro[6]                                                                       ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.170      ;
; -0.137 ; estadoSiguiente.activar_esc_data                                                                   ; registro8b:r_data|registro[7]                                                                       ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.170      ;
; -0.122 ; in_ram[3]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.222     ; 0.399      ;
; -0.111 ; in_ram[2]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.213     ; 0.397      ;
; -0.110 ; in_ram[5]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.221     ; 0.388      ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.614 ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.464      ; 0.640      ;
; -0.591 ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.333      ; 0.765      ;
; -0.573 ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.345      ; 1.013      ;
; -0.561 ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.345      ; 1.014      ;
; -0.343 ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.589      ; 0.494      ;
; -0.335 ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.330      ; 0.806      ;
; -0.322 ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.335      ; 0.810      ;
; -0.320 ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.332      ; 0.805      ;
; -0.320 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.458      ; 0.619      ;
; -0.312 ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.332      ; 0.798      ;
; 0.053  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.455      ; 0.543      ;
; 0.066  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.457      ; 0.544      ;
; 0.067  ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.460      ; 0.546      ;
; 0.070  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.457      ; 0.541      ;
; 0.074  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.470      ; 0.491      ;
; 0.087  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.470      ; 0.491      ;
; 0.877  ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 2.028      ; 0.854      ;
; 0.901  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.897      ; 0.978      ;
; 1.267  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.909      ; 0.878      ;
; 1.280  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.909      ; 0.878      ;
; 1.350  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.894      ; 0.826      ;
; 1.362  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.896      ; 0.828      ;
; 1.363  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.899      ; 0.830      ;
; 1.366  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.896      ; 0.825      ;
; 1.377  ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 2.028      ; 0.854      ;
; 1.401  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.897      ; 0.978      ;
; 1.767  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.909      ; 0.878      ;
; 1.780  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.909      ; 0.878      ;
; 1.850  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.894      ; 0.826      ;
; 1.862  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.896      ; 0.828      ;
; 1.863  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.899      ; 0.830      ;
; 1.866  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.896      ; 0.825      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.leer_ri'                                                                                                          ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node         ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; -0.424 ; estadoSiguiente.mostrar_salida          ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.234      ; 0.797      ;
; -0.416 ; estadoSiguiente.mostrar_salida          ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.234      ; 0.791      ;
; -0.411 ; estadoSiguiente.mostrar_salida          ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.235      ; 0.800      ;
; -0.373 ; estadoSiguiente.mostrar_salida          ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.275      ; 0.746      ;
; -0.369 ; estadoSiguiente.mostrar_salida          ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.275      ; 0.744      ;
; -0.367 ; estadoSiguiente.mostrar_salida          ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.275      ; 0.740      ;
; -0.365 ; estadoSiguiente.mostrar_salida          ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.274      ; 0.752      ;
; -0.302 ; estadoSiguiente.mostrar_salida          ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.214      ; 0.650      ;
; -0.295 ; registro8b:r_ri|data_out[4]~reg0        ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.333      ; 0.762      ;
; -0.268 ; registro8b:r_ri|data_out[1]~reg0        ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.353      ; 0.762      ;
; -0.156 ; registro8b:r_ri|data_out[0]~reg0        ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.353      ; 0.648      ;
; -0.149 ; registro8b:r_operador1|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.333      ; 0.616      ;
; -0.146 ; registro8b:r_ri|data_out[5]~reg0        ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.399      ; 0.643      ;
; -0.144 ; registro8b:r_ri|data_out[6]~reg0        ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.399      ; 0.641      ;
; -0.143 ; registro8b:r_ri|data_out[2]~reg0        ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.354      ; 0.651      ;
; -0.129 ; registro8b:r_ri|data_out[7]~reg0        ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.398      ; 0.640      ;
; -0.099 ; registro8b:r_ri|data_out[3]~reg0        ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.394      ; 0.593      ;
; -0.048 ; registro8b:r_operador1|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.353      ; 0.540      ;
; -0.044 ; registro8b:r_operador1|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.353      ; 0.538      ;
; -0.035 ; registro8b:r_operador1|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.354      ; 0.543      ;
; 0.006  ; registro8b:r_operador1|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.399      ; 0.491      ;
; 0.007  ; registro8b:r_operador1|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.394      ; 0.487      ;
; 0.009  ; registro8b:r_operador1|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.399      ; 0.488      ;
; 0.015  ; registro8b:r_operador1|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.398      ; 0.496      ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.incrementar_pc'                                                                                                            ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.280 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.351      ; 1.159      ;
; -0.273 ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.255      ; 1.141      ;
; -0.273 ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.254      ; 1.117      ;
; -0.257 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.231      ; 1.141      ;
; -0.257 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.351      ; 1.136      ;
; -0.250 ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.255      ; 1.118      ;
; -0.250 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.254      ; 1.094      ;
; -0.234 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.231      ; 1.118      ;
; -0.224 ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.349      ; 1.183      ;
; -0.205 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.232      ; 1.091      ;
; -0.201 ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.349      ; 1.160      ;
; -0.182 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.232      ; 1.068      ;
; -0.167 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.233      ; 1.039      ;
; -0.153 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.364      ; 1.045      ;
; -0.146 ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.268      ; 1.027      ;
; -0.146 ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.267      ; 1.003      ;
; -0.121 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.364      ; 1.013      ;
; -0.114 ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.268      ; 0.995      ;
; -0.114 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.267      ; 0.971      ;
; -0.111 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.232      ; 0.999      ;
; -0.097 ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.362      ; 1.069      ;
; -0.097 ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.136      ; 0.846      ;
; -0.085 ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.244      ; 0.985      ;
; -0.085 ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.113      ; 0.854      ;
; -0.082 ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.247      ; 0.985      ;
; -0.078 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.245      ; 0.977      ;
; -0.068 ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.245      ; 0.969      ;
; -0.065 ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.362      ; 1.037      ;
; -0.063 ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.267      ; 0.943      ;
; -0.063 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.266      ; 0.919      ;
; -0.044 ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.233      ; 0.916      ;
; -0.037 ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.270      ; 0.920      ;
; -0.032 ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.232      ; 0.920      ;
; -0.025 ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.244      ; 0.922      ;
; -0.014 ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.361      ; 0.985      ;
; 0.012  ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.364      ; 0.962      ;
; 0.033  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.363      ; 0.858      ;
; 0.038  ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.265      ; 0.840      ;
; 0.050  ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.242      ; 0.848      ;
; 0.050  ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.245      ; 0.851      ;
; 0.052  ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.359      ; 0.917      ;
; 0.059  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.245      ; 0.840      ;
; 0.068  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.269      ; 0.791      ;
; 0.178  ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.230      ; 0.662      ;
; 1.544  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 2.141      ; 0.892      ;
; 1.638  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 2.163      ; 0.756      ;
; 1.720  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 2.260      ; 0.709      ;
; 1.749  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 2.258      ; 0.760      ;
; 1.756  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 2.142      ; 0.666      ;
; 1.757  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 2.140      ; 0.677      ;
; 1.812  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 2.141      ; 0.626      ;
; 1.885  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 2.164      ; 0.533      ;
; 2.044  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 2.141      ; 0.892      ;
; 2.138  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 2.163      ; 0.756      ;
; 2.220  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 2.260      ; 0.709      ;
; 2.249  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 2.258      ; 0.760      ;
; 2.256  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 2.142      ; 0.666      ;
; 2.257  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 2.140      ; 0.677      ;
; 2.312  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 2.141      ; 0.626      ;
; 2.385  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 2.164      ; 0.533      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.incrementar_pc'                                                                                                             ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.772 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 2.164      ; 0.533      ;
; -1.692 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 2.260      ; 0.709      ;
; -1.656 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 2.141      ; 0.626      ;
; -1.639 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 2.258      ; 0.760      ;
; -1.617 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 2.142      ; 0.666      ;
; -1.604 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 2.140      ; 0.677      ;
; -1.548 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 2.163      ; 0.756      ;
; -1.390 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 2.141      ; 0.892      ;
; -1.272 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 2.164      ; 0.533      ;
; -1.192 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 2.260      ; 0.709      ;
; -1.156 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 2.141      ; 0.626      ;
; -1.139 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 2.258      ; 0.760      ;
; -1.117 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 2.142      ; 0.666      ;
; -1.104 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 2.140      ; 0.677      ;
; -1.048 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 2.163      ; 0.756      ;
; -0.890 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 2.141      ; 0.892      ;
; 0.432  ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.230      ; 0.662      ;
; 0.443  ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.268      ; 0.711      ;
; 0.495  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.363      ; 0.858      ;
; 0.507  ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.265      ; 0.772      ;
; 0.522  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.269      ; 0.791      ;
; 0.558  ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.359      ; 0.917      ;
; 0.561  ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.268      ; 0.829      ;
; 0.575  ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.270      ; 0.845      ;
; 0.578  ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.267      ; 0.845      ;
; 0.595  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.245      ; 0.840      ;
; 0.598  ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.364      ; 0.962      ;
; 0.606  ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.245      ; 0.851      ;
; 0.606  ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.242      ; 0.848      ;
; 0.624  ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.361      ; 0.985      ;
; 0.649  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.364      ; 1.013      ;
; 0.653  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.266      ; 0.919      ;
; 0.657  ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.255      ; 0.912      ;
; 0.675  ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.362      ; 1.037      ;
; 0.678  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.244      ; 0.922      ;
; 0.681  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.364      ; 1.045      ;
; 0.683  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.233      ; 0.916      ;
; 0.688  ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.232      ; 0.920      ;
; 0.704  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.267      ; 0.971      ;
; 0.707  ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.362      ; 1.069      ;
; 0.710  ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.136      ; 0.846      ;
; 0.724  ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.245      ; 0.969      ;
; 0.732  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.245      ; 0.977      ;
; 0.736  ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.255      ; 0.991      ;
; 0.736  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.267      ; 1.003      ;
; 0.738  ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.247      ; 0.985      ;
; 0.741  ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.244      ; 0.985      ;
; 0.741  ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.113      ; 0.854      ;
; 0.745  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.232      ; 0.977      ;
; 0.785  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.351      ; 1.136      ;
; 0.806  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.233      ; 1.039      ;
; 0.808  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.351      ; 1.159      ;
; 0.811  ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.349      ; 1.160      ;
; 0.834  ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.349      ; 1.183      ;
; 0.836  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.232      ; 1.068      ;
; 0.840  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.254      ; 1.094      ;
; 0.859  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.232      ; 1.091      ;
; 0.863  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.254      ; 1.117      ;
; 0.887  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.231      ; 1.118      ;
; 0.910  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.231      ; 1.141      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                       ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.315 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 2.028      ; 0.854      ;
; -1.212 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.896      ; 0.825      ;
; -1.210 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.899      ; 0.830      ;
; -1.209 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.894      ; 0.826      ;
; -1.209 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.896      ; 0.828      ;
; -1.172 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.909      ; 0.878      ;
; -1.172 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.909      ; 0.878      ;
; -1.060 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.897      ; 0.978      ;
; -0.815 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 2.028      ; 0.854      ;
; -0.712 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.896      ; 0.825      ;
; -0.710 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.899      ; 0.830      ;
; -0.709 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.894      ; 0.826      ;
; -0.709 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.896      ; 0.828      ;
; -0.672 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.909      ; 0.878      ;
; -0.672 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.909      ; 0.878      ;
; -0.560 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.897      ; 0.978      ;
; 0.405  ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.589      ; 0.494      ;
; 0.521  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.470      ; 0.491      ;
; 0.521  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.470      ; 0.491      ;
; 0.584  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.457      ; 0.541      ;
; 0.586  ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.460      ; 0.546      ;
; 0.587  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.457      ; 0.544      ;
; 0.588  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.455      ; 0.543      ;
; 0.661  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.458      ; 0.619      ;
; 0.676  ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.464      ; 0.640      ;
; 0.932  ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.333      ; 0.765      ;
; 0.966  ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.332      ; 0.798      ;
; 0.973  ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.332      ; 0.805      ;
; 0.975  ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.335      ; 0.810      ;
; 0.976  ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.330      ; 0.806      ;
; 1.168  ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.345      ; 1.013      ;
; 1.169  ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.345      ; 1.014      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'control[0]'                                                                                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                       ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.982 ; estadoSiguiente.activar_leer_data ; estadoSiguiente.escribir_op1                                                                  ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.434      ; 0.745      ;
; -0.980 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_data                                                              ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.435      ; 0.748      ;
; -0.955 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 0.777      ;
; -0.909 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri                                                                       ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.435      ; 0.819      ;
; -0.880 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                              ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.434      ; 0.847      ;
; -0.766 ; estadoSiguiente.leer_ri           ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.leer_ri           ; control[0]  ; 0.000        ; 1.440      ; 0.967      ;
; -0.729 ; estadoSiguiente.escribir_data     ; estadoSiguiente.activar_esc_op1                                                               ; estadoSiguiente.escribir_data     ; control[0]  ; 0.000        ; 1.435      ; 0.999      ;
; -0.655 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera                                                                        ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.436      ; 1.074      ;
; -0.639 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 1.440      ; 1.094      ;
; -0.599 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[0]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.436      ; 1.130      ;
; -0.599 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[1]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.436      ; 1.130      ;
; -0.599 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[2]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.436      ; 1.130      ;
; -0.599 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[3]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.436      ; 1.130      ;
; -0.599 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[4]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.436      ; 1.130      ;
; -0.599 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[5]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.436      ; 1.130      ;
; -0.599 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[6]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.436      ; 1.130      ;
; -0.599 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[7]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.436      ; 1.130      ;
; -0.533 ; estadoSiguiente.espera            ; registro8b:r_data|registro[0]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.436      ; 1.196      ;
; -0.533 ; estadoSiguiente.espera            ; registro8b:r_data|registro[1]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.436      ; 1.196      ;
; -0.533 ; estadoSiguiente.espera            ; registro8b:r_data|registro[2]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.436      ; 1.196      ;
; -0.533 ; estadoSiguiente.espera            ; registro8b:r_data|registro[3]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.436      ; 1.196      ;
; -0.533 ; estadoSiguiente.espera            ; registro8b:r_data|registro[4]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.436      ; 1.196      ;
; -0.533 ; estadoSiguiente.espera            ; registro8b:r_data|registro[5]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.436      ; 1.196      ;
; -0.533 ; estadoSiguiente.espera            ; registro8b:r_data|registro[6]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.436      ; 1.196      ;
; -0.533 ; estadoSiguiente.espera            ; registro8b:r_data|registro[7]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.436      ; 1.196      ;
; -0.482 ; estadoSiguiente.activar_leer_data ; estadoSiguiente.escribir_op1                                                                  ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.434      ; 0.745      ;
; -0.480 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_data                                                              ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 1.435      ; 0.748      ;
; -0.458 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.274      ;
; -0.458 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.274      ;
; -0.458 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.274      ;
; -0.458 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.274      ;
; -0.458 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[7]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.274      ;
; -0.458 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.274      ;
; -0.455 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.439      ; 0.777      ;
; -0.439 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[0]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.288      ;
; -0.439 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[1]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.288      ;
; -0.439 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[2]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.288      ;
; -0.439 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[3]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.288      ;
; -0.439 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[4]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.288      ;
; -0.439 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[7]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.288      ;
; -0.426 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.434      ; 1.301      ;
; -0.426 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.434      ; 1.301      ;
; -0.426 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.434      ; 1.301      ;
; -0.426 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.434      ; 1.301      ;
; -0.426 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.434      ; 1.301      ;
; -0.426 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.434      ; 1.301      ;
; -0.426 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.434      ; 1.301      ;
; -0.426 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.434      ; 1.301      ;
; -0.409 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri                                                                       ; estadoSiguiente.activar_leer_ri   ; control[0]  ; -0.500       ; 1.435      ; 0.819      ;
; -0.390 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[6]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.440      ; 1.343      ;
; -0.390 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.440      ; 1.343      ;
; -0.380 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                              ; estadoSiguiente.escribir_op1      ; control[0]  ; -0.500       ; 1.434      ; 0.847      ;
; -0.332 ; estadoSiguiente.espera            ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.498      ; 1.445      ;
; -0.311 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[5]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.411      ;
; -0.311 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[6]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.411      ;
; -0.309 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.418      ;
; -0.309 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.418      ;
; -0.309 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.418      ;
; -0.309 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.418      ;
; -0.309 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.418      ;
; -0.309 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.418      ;
; -0.309 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.418      ;
; -0.309 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.418      ;
; -0.300 ; estadoSiguiente.escribir_ram      ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 1.498      ; 1.477      ;
; -0.266 ; estadoSiguiente.leer_ri           ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.leer_ri           ; control[0]  ; -0.500       ; 1.440      ; 0.967      ;
; -0.235 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.434      ; 1.492      ;
; -0.235 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.434      ; 1.492      ;
; -0.235 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.434      ; 1.492      ;
; -0.235 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.434      ; 1.492      ;
; -0.235 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.434      ; 1.492      ;
; -0.235 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.434      ; 1.492      ;
; -0.235 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.434      ; 1.492      ;
; -0.235 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.434      ; 1.492      ;
; -0.229 ; estadoSiguiente.escribir_data     ; estadoSiguiente.activar_esc_op1                                                               ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 1.435      ; 0.999      ;
; -0.174 ; Selector13~1                      ; registro8b:r_data|registro[0]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.168      ; 0.646      ;
; -0.174 ; Selector13~1                      ; registro8b:r_data|registro[1]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.168      ; 0.646      ;
; -0.174 ; Selector13~1                      ; registro8b:r_data|registro[2]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.168      ; 0.646      ;
; -0.174 ; Selector13~1                      ; registro8b:r_data|registro[3]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.168      ; 0.646      ;
; -0.174 ; Selector13~1                      ; registro8b:r_data|registro[4]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.168      ; 0.646      ;
; -0.174 ; Selector13~1                      ; registro8b:r_data|registro[5]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.168      ; 0.646      ;
; -0.174 ; Selector13~1                      ; registro8b:r_data|registro[6]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.168      ; 0.646      ;
; -0.174 ; Selector13~1                      ; registro8b:r_data|registro[7]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.168      ; 0.646      ;
; -0.155 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera                                                                        ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 1.436      ; 1.074      ;
; -0.139 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 1.440      ; 1.094      ;
; -0.099 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[0]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.436      ; 1.130      ;
; -0.099 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[1]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.436      ; 1.130      ;
; -0.099 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[2]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.436      ; 1.130      ;
; -0.099 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[3]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.436      ; 1.130      ;
; -0.099 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[4]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.436      ; 1.130      ;
; -0.099 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[5]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.436      ; 1.130      ;
; -0.099 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[6]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.436      ; 1.130      ;
; -0.099 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[7]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.436      ; 1.130      ;
; -0.033 ; estadoSiguiente.espera            ; registro8b:r_data|registro[0]                                                                 ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.436      ; 1.196      ;
; -0.033 ; estadoSiguiente.espera            ; registro8b:r_data|registro[1]                                                                 ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.436      ; 1.196      ;
; -0.033 ; estadoSiguiente.espera            ; registro8b:r_data|registro[2]                                                                 ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.436      ; 1.196      ;
; -0.033 ; estadoSiguiente.espera            ; registro8b:r_data|registro[3]                                                                 ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.436      ; 1.196      ;
; -0.033 ; estadoSiguiente.espera            ; registro8b:r_data|registro[4]                                                                 ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.436      ; 1.196      ;
; -0.033 ; estadoSiguiente.espera            ; registro8b:r_data|registro[5]                                                                 ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.436      ; 1.196      ;
; -0.033 ; estadoSiguiente.espera            ; registro8b:r_data|registro[6]                                                                 ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.436      ; 1.196      ;
; -0.033 ; estadoSiguiente.espera            ; registro8b:r_data|registro[7]                                                                 ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.436      ; 1.196      ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -0.870 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.376      ; 0.647      ;
; -0.869 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.376      ; 0.648      ;
; -0.868 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.372      ; 0.645      ;
; -0.864 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.373      ; 0.650      ;
; -0.744 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.377      ; 0.774      ;
; -0.735 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.371      ; 0.777      ;
; -0.731 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.290      ; 0.700      ;
; -0.727 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.289      ; 0.703      ;
; -0.370 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.376      ; 0.647      ;
; -0.369 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.376      ; 0.648      ;
; -0.368 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.372      ; 0.645      ;
; -0.364 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.373      ; 0.650      ;
; -0.244 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.377      ; 0.774      ;
; -0.235 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.371      ; 0.777      ;
; -0.231 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.290      ; 0.700      ;
; -0.227 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.289      ; 0.703      ;
; 0.917  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.064     ; 0.353      ;
; 0.978  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.129     ; 0.349      ;
; 0.980  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.131     ; 0.349      ;
; 0.985  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.129     ; 0.356      ;
; 0.989  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.136     ; 0.353      ;
; 0.991  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.134     ; 0.357      ;
; 1.011  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.160     ; 0.351      ;
; 1.112  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.208     ; 0.404      ;
; 3.208  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.125     ; 2.583      ;
; 3.208  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.131     ; 2.577      ;
; 3.208  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.125     ; 2.583      ;
; 3.208  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.125     ; 2.583      ;
; 3.208  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.125     ; 2.583      ;
; 3.208  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.125     ; 2.583      ;
; 3.208  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.125     ; 2.583      ;
; 3.208  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.131     ; 2.577      ;
; 3.208  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.131     ; 2.577      ;
; 3.208  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.131     ; 2.577      ;
; 3.208  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.131     ; 2.577      ;
; 3.208  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.131     ; 2.577      ;
; 3.251  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.126     ; 2.625      ;
; 3.251  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.126     ; 2.625      ;
; 3.251  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.126     ; 2.625      ;
; 3.251  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.126     ; 2.625      ;
; 3.251  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.126     ; 2.625      ;
; 3.251  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.126     ; 2.625      ;
; 3.284  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.129     ; 2.655      ;
; 3.284  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.129     ; 2.655      ;
; 3.284  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.129     ; 2.655      ;
; 3.284  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.129     ; 2.655      ;
; 3.284  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.129     ; 2.655      ;
; 3.284  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.129     ; 2.655      ;
; 3.303  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.130     ; 2.673      ;
; 3.303  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.130     ; 2.673      ;
; 3.303  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.130     ; 2.673      ;
; 3.303  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.130     ; 2.673      ;
; 3.303  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.130     ; 2.673      ;
; 3.303  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.130     ; 2.673      ;
; 3.407  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.126     ; 2.781      ;
; 3.407  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.126     ; 2.781      ;
; 3.407  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.126     ; 2.781      ;
; 3.407  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.126     ; 2.781      ;
; 3.407  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.126     ; 2.781      ;
; 3.407  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.126     ; 2.781      ;
; 3.425  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.213     ; 2.712      ;
; 3.425  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.213     ; 2.712      ;
; 3.425  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.213     ; 2.712      ;
; 3.425  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.213     ; 2.712      ;
; 3.425  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.213     ; 2.712      ;
; 3.425  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.213     ; 2.712      ;
; 3.427  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.212     ; 2.715      ;
; 3.427  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.212     ; 2.715      ;
; 3.427  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.212     ; 2.715      ;
; 3.427  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.212     ; 2.715      ;
; 3.427  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.212     ; 2.715      ;
; 3.427  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.212     ; 2.715      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.leer_ri'                                                                                                          ;
+-------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node         ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; 0.589 ; registro8b:r_operador1|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.399      ; 0.488      ;
; 0.592 ; registro8b:r_operador1|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.399      ; 0.491      ;
; 0.593 ; registro8b:r_operador1|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.394      ; 0.487      ;
; 0.598 ; registro8b:r_operador1|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.398      ; 0.496      ;
; 0.685 ; registro8b:r_operador1|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.353      ; 0.538      ;
; 0.687 ; registro8b:r_operador1|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.353      ; 0.540      ;
; 0.689 ; registro8b:r_operador1|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.354      ; 0.543      ;
; 0.699 ; registro8b:r_ri|data_out[3]~reg0        ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.394      ; 0.593      ;
; 0.742 ; registro8b:r_ri|data_out[6]~reg0        ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.399      ; 0.641      ;
; 0.742 ; registro8b:r_ri|data_out[7]~reg0        ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.398      ; 0.640      ;
; 0.744 ; registro8b:r_ri|data_out[5]~reg0        ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.399      ; 0.643      ;
; 0.783 ; registro8b:r_operador1|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.333      ; 0.616      ;
; 0.795 ; registro8b:r_ri|data_out[0]~reg0        ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.353      ; 0.648      ;
; 0.797 ; registro8b:r_ri|data_out[2]~reg0        ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.354      ; 0.651      ;
; 0.909 ; registro8b:r_ri|data_out[1]~reg0        ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.353      ; 0.762      ;
; 0.929 ; registro8b:r_ri|data_out[4]~reg0        ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.333      ; 0.762      ;
; 0.936 ; estadoSiguiente.mostrar_salida          ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.214      ; 0.650      ;
; 0.965 ; estadoSiguiente.mostrar_salida          ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.275      ; 0.740      ;
; 0.969 ; estadoSiguiente.mostrar_salida          ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.275      ; 0.744      ;
; 0.971 ; estadoSiguiente.mostrar_salida          ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.275      ; 0.746      ;
; 0.978 ; estadoSiguiente.mostrar_salida          ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.274      ; 0.752      ;
; 1.057 ; estadoSiguiente.mostrar_salida          ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.234      ; 0.791      ;
; 1.063 ; estadoSiguiente.mostrar_salida          ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.234      ; 0.797      ;
; 1.065 ; estadoSiguiente.mostrar_salida          ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.235      ; 0.800      ;
+-------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; 3.090 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.299     ; 2.291      ;
; 3.090 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.299     ; 2.291      ;
; 3.090 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.299     ; 2.291      ;
; 3.090 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.299     ; 2.291      ;
; 3.090 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.299     ; 2.291      ;
; 3.090 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.299     ; 2.291      ;
; 3.207 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.410      ;
; 3.207 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.410      ;
; 3.207 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.410      ;
; 3.207 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.410      ;
; 3.207 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.410      ;
; 3.207 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.410      ;
; 3.247 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.294     ; 2.453      ;
; 3.247 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.294     ; 2.453      ;
; 3.247 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.294     ; 2.453      ;
; 3.247 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.294     ; 2.453      ;
; 3.247 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.294     ; 2.453      ;
; 3.247 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.294     ; 2.453      ;
; 3.285 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.488      ;
; 3.285 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.488      ;
; 3.285 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.488      ;
; 3.285 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.488      ;
; 3.285 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.488      ;
; 3.285 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.488      ;
; 3.297 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.500      ;
; 3.297 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.500      ;
; 3.297 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.500      ;
; 3.297 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.500      ;
; 3.297 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.500      ;
; 3.297 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.297     ; 2.500      ;
; 3.375 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 2.461      ;
; 3.375 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 2.461      ;
; 3.375 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 2.461      ;
; 3.375 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 2.461      ;
; 3.375 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 2.461      ;
; 3.375 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 2.461      ;
; 3.376 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 2.462      ;
; 3.376 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 2.462      ;
; 3.376 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 2.462      ;
; 3.376 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 2.462      ;
; 3.376 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 2.462      ;
; 3.376 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 2.462      ;
; 3.378 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.415     ; 2.463      ;
; 3.378 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.415     ; 2.463      ;
; 3.378 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.415     ; 2.463      ;
; 3.378 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.415     ; 2.463      ;
; 3.378 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.415     ; 2.463      ;
; 3.378 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.415     ; 2.463      ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.espera'                                                                                                               ;
+--------+----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node      ; Launch Clock                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; -1.926 ; estadoSiguiente.reset_pc         ; Selector9~1  ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -1.017     ; 0.971      ;
; -1.645 ; estadoSiguiente.activar_leer_op1 ; Selector15~2 ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -1.016     ; 0.698      ;
; -1.522 ; estadoSiguiente.leer_op1         ; Selector15~2 ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -1.016     ; 0.575      ;
; -1.509 ; estadoSiguiente.activar_esc_op1  ; Selector15~2 ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -1.017     ; 0.561      ;
; -1.355 ; estadoSiguiente.activar_leer_pc  ; Selector9~1  ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -1.010     ; 0.407      ;
; -0.607 ; estadoSiguiente.incrementar_pc   ; Selector9~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; 0.500        ; 0.429      ; 1.239      ;
; -0.107 ; estadoSiguiente.incrementar_pc   ; Selector9~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; 1.000        ; 0.429      ; 1.239      ;
+--------+----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_leer_data'                                                                                                       ;
+--------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -1.601 ; estadoSiguiente.activar_esc_data ; Selector13~1 ; control[0]             ; estadoSiguiente.activar_leer_data ; 0.500        ; -1.167     ; 0.448      ;
; -0.050 ; estadoSiguiente.espera           ; Selector13~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; 0.500        ; 0.268      ; 0.473      ;
; 0.450  ; estadoSiguiente.espera           ; Selector13~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; 1.000        ; 0.268      ; 0.473      ;
+--------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_leer_ri'                                                                                                          ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -1.552 ; estadoSiguiente.activar_esc_ri ; Selector6~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; 0.500        ; -0.921     ; 0.692      ;
; -0.023 ; estadoSiguiente.espera         ; Selector6~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.500        ; 0.513      ; 0.738      ;
; 0.065  ; estadoSiguiente.escribir_op1   ; Selector6~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 0.513      ; 0.650      ;
; 0.477  ; estadoSiguiente.espera         ; Selector6~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 1.000        ; 0.513      ; 0.738      ;
; 0.565  ; estadoSiguiente.escribir_op1   ; Selector6~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 0.513      ; 0.650      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_leer_ri'                                                                                                           ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -0.004 ; estadoSiguiente.escribir_op1   ; Selector6~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 0.513      ; 0.650      ;
; 0.084  ; estadoSiguiente.espera         ; Selector6~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.000        ; 0.513      ; 0.738      ;
; 0.496  ; estadoSiguiente.escribir_op1   ; Selector6~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 0.513      ; 0.650      ;
; 0.584  ; estadoSiguiente.espera         ; Selector6~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; -0.500       ; 0.513      ; 0.738      ;
; 2.113  ; estadoSiguiente.activar_esc_ri ; Selector6~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; -0.500       ; -0.921     ; 0.692      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_leer_data'                                                                                                       ;
+-------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.064 ; estadoSiguiente.espera           ; Selector13~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; 0.000        ; 0.268      ; 0.473      ;
; 0.564 ; estadoSiguiente.espera           ; Selector13~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; -0.500       ; 0.268      ; 0.473      ;
; 2.115 ; estadoSiguiente.activar_esc_data ; Selector13~1 ; control[0]             ; estadoSiguiente.activar_leer_data ; -0.500       ; -1.167     ; 0.448      ;
+-------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.espera'                                                                                                               ;
+-------+----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node      ; Launch Clock                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; 0.669 ; estadoSiguiente.incrementar_pc   ; Selector9~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; 0.000        ; 0.429      ; 1.239      ;
; 1.169 ; estadoSiguiente.incrementar_pc   ; Selector9~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; -0.500       ; 0.429      ; 1.239      ;
; 1.917 ; estadoSiguiente.activar_leer_pc  ; Selector9~1  ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -1.010     ; 0.407      ;
; 2.078 ; estadoSiguiente.activar_esc_op1  ; Selector15~2 ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -1.017     ; 0.561      ;
; 2.091 ; estadoSiguiente.leer_op1         ; Selector15~2 ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -1.016     ; 0.575      ;
; 2.214 ; estadoSiguiente.activar_leer_op1 ; Selector15~2 ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -1.016     ; 0.698      ;
; 2.488 ; estadoSiguiente.reset_pc         ; Selector9~1  ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -1.017     ; 0.971      ;
+-------+----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_data                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_data                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op1                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op1                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_pc                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_pc                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ram                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ram                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ri                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ri                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_data                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_data                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_op1                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_op1                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_ram                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_ram                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.espera                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.espera                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.incrementar_pc                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.incrementar_pc                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.inicio                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.inicio                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_op1                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_op1                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_ram                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_ram                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_ri                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_ri                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.mostrar_salida                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.mostrar_salida                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.reset_pc                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.reset_pc                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_data|data_out[0]~reg0                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_data|data_out[0]~reg0                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_data|data_out[1]~reg0                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_data'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_data ; Fall       ; Selector13~1                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_data ; Fall       ; Selector13~1                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_data ; Rise       ; Selector13~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_data ; Rise       ; Selector13~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_data ; Rise       ; estadoSiguiente.activar_leer_data|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_data ; Rise       ; estadoSiguiente.activar_leer_data|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector6~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector6~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector6~1|datab                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector6~1|datab                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector6~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector6~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector6~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector6~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datab                               ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr27~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datad                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr25~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr26~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datad               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector15~2                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector15~2                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector15~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector15~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector9~1                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector9~1                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector9~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector9~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr24~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr24~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr24~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr24~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr24~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr24~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr24~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr24~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr26~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.leer_ri'                                                                        ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Rise       ; WideOr2~0|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Rise       ; WideOr2~0|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Rise       ; estadoSiguiente.leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Rise       ; estadoSiguiente.leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch|datac          ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 3.294  ; 3.294  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 2.228  ; 2.228  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 3.294  ; 3.294  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 2.285  ; 2.285  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 2.285  ; 2.285  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 2.257  ; 2.257  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 2.283  ; 2.283  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 2.119  ; 2.119  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 2.117  ; 2.117  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -0.227 ; -0.227 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -0.360 ; -0.360 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -0.363 ; -0.363 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 2.441  ; 2.441  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 2.441  ; 2.441  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 2.413  ; 2.413  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 2.439  ; 2.439  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 2.275  ; 2.275  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 2.273  ; 2.273  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; -0.071 ; -0.071 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; -0.204 ; -0.204 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -0.207 ; -0.207 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -1.938 ; -1.938 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -2.106 ; -2.106 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -1.938 ; -1.938 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 0.634  ; 0.634  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -1.939 ; -1.939 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -1.986 ; -1.986 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -1.930 ; -1.930 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -1.760 ; -1.760 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -1.846 ; -1.846 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 0.503  ; 0.503  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 0.631  ; 0.631  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 0.634  ; 0.634  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 0.478  ; 0.478  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -2.095 ; -2.095 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -2.142 ; -2.142 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -2.086 ; -2.086 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -1.916 ; -1.916 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -2.002 ; -2.002 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.347  ; 0.347  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 0.475  ; 0.475  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 0.478  ; 0.478  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 3.889 ; 3.889 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 3.478 ; 3.478 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 3.503 ; 3.503 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 3.633 ; 3.633 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 3.667 ; 3.667 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 3.628 ; 3.628 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 3.794 ; 3.794 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 3.800 ; 3.800 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 3.889 ; 3.889 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 3.478 ; 3.478 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 3.478 ; 3.478 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 3.503 ; 3.503 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 3.633 ; 3.633 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 3.667 ; 3.667 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 3.628 ; 3.628 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 3.794 ; 3.794 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 3.800 ; 3.800 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 3.889 ; 3.889 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                   ; -7.910   ; -4.578  ; -6.103   ; -0.004  ; -2.567              ;
;  control[0]                        ; -4.097   ; -1.179  ; N/A      ; N/A     ; -2.567              ;
;  estadoSiguiente.activar_leer_data ; N/A      ; N/A     ; -4.427   ; 0.064   ; 0.500               ;
;  estadoSiguiente.activar_leer_ri   ; N/A      ; N/A     ; -4.315   ; -0.004  ; 0.500               ;
;  estadoSiguiente.escribir_data     ; -7.910   ; 3.090   ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_op1      ; -6.683   ; -1.865  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_ram      ; -2.633   ; -3.302  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.espera            ; N/A      ; N/A     ; -6.103   ; 0.669   ; 0.500               ;
;  estadoSiguiente.incrementar_pc    ; -3.588   ; -4.578  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.leer_ri           ; -2.403   ; -0.218  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                    ; -415.668 ; -79.421 ; -19.361  ; -0.004  ; -273.999            ;
;  control[0]                        ; -237.409 ; -22.172 ; N/A      ; N/A     ; -273.999            ;
;  estadoSiguiente.activar_leer_data ; N/A      ; N/A     ; -4.427   ; 0.000   ; 0.000               ;
;  estadoSiguiente.activar_leer_ri   ; N/A      ; N/A     ; -4.315   ; -0.004  ; 0.000               ;
;  estadoSiguiente.escribir_data     ; -52.929  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_op1      ; -63.291  ; -13.459 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_ram      ; -16.823  ; -23.633 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.espera            ; N/A      ; N/A     ; -10.619  ; 0.000   ; 0.000               ;
;  estadoSiguiente.incrementar_pc    ; -27.498  ; -32.191 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.leer_ri           ; -17.718  ; -0.847  ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 8.236  ; 8.236  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 5.003  ; 5.003  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 8.236  ; 8.236  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 4.400  ; 4.400  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 4.400  ; 4.400  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 4.201  ; 4.201  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 4.370  ; 4.370  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 3.882  ; 3.882  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 3.834  ; 3.834  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -0.227 ; -0.227 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -0.360 ; -0.360 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -0.363 ; -0.363 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 4.875  ; 4.875  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 4.875  ; 4.875  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 4.676  ; 4.676  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 4.845  ; 4.845  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 4.357  ; 4.357  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 4.309  ; 4.309  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.009  ; 0.009  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; -0.204 ; -0.204 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -0.207 ; -0.207 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -1.938 ; -1.938 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -2.106 ; -2.106 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -1.938 ; -1.938 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 1.766  ; 1.766  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -1.939 ; -1.939 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -1.986 ; -1.986 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -1.930 ; -1.930 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -1.760 ; -1.760 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -1.846 ; -1.846 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 1.418  ; 1.418  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 1.763  ; 1.763  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 1.766  ; 1.766  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 1.291  ; 1.291  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -2.095 ; -2.095 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -2.142 ; -2.142 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -2.086 ; -2.086 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -1.916 ; -1.916 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -2.002 ; -2.002 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.943  ; 0.943  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 1.288  ; 1.288  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 1.291  ; 1.291  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 9.422 ; 9.422 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 8.536 ; 8.536 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 8.581 ; 8.581 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 8.978 ; 8.978 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 9.120 ; 9.120 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 8.978 ; 8.978 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 9.275 ; 9.275 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 9.283 ; 9.283 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 9.422 ; 9.422 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 3.478 ; 3.478 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 3.478 ; 3.478 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 3.503 ; 3.503 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 3.633 ; 3.633 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 3.667 ; 3.667 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 3.628 ; 3.628 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 3.794 ; 3.794 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 3.800 ; 3.800 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 3.889 ; 3.889 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                ;
+-----------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+--------------------------------+----------+----------+----------+----------+
; control[0]                        ; control[0]                     ; 134      ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_leer_data ; control[0]                     ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_ri   ; control[0]                     ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_data     ; control[0]                     ; 1        ; 9        ; 0        ; 0        ;
; estadoSiguiente.escribir_op1      ; control[0]                     ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram      ; control[0]                     ; 2        ; 22       ; 0        ; 0        ;
; estadoSiguiente.espera            ; control[0]                     ; 34       ; 50       ; 0        ; 0        ;
; estadoSiguiente.incrementar_pc    ; control[0]                     ; 11       ; 27       ; 0        ; 0        ;
; estadoSiguiente.leer_ri           ; control[0]                     ; 1        ; 1        ; 0        ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_data  ; 0        ; 0        ; 48       ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_ram   ; 0        ; 0        ; 16       ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.escribir_ram   ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 0        ; 52       ;
; estadoSiguiente.incrementar_pc    ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.leer_ri        ; 0        ; 0        ; 24       ; 0        ;
+-----------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                 ;
+-----------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+--------------------------------+----------+----------+----------+----------+
; control[0]                        ; control[0]                     ; 134      ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_leer_data ; control[0]                     ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_ri   ; control[0]                     ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_data     ; control[0]                     ; 1        ; 9        ; 0        ; 0        ;
; estadoSiguiente.escribir_op1      ; control[0]                     ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram      ; control[0]                     ; 2        ; 22       ; 0        ; 0        ;
; estadoSiguiente.espera            ; control[0]                     ; 34       ; 50       ; 0        ; 0        ;
; estadoSiguiente.incrementar_pc    ; control[0]                     ; 11       ; 27       ; 0        ; 0        ;
; estadoSiguiente.leer_ri           ; control[0]                     ; 1        ; 1        ; 0        ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_data  ; 0        ; 0        ; 48       ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_ram   ; 0        ; 0        ; 16       ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.escribir_ram   ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 0        ; 52       ;
; estadoSiguiente.incrementar_pc    ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.leer_ri        ; 0        ; 0        ; 24       ; 0        ;
+-----------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                             ;
+--------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                     ; estadoSiguiente.activar_leer_data ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_data ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_op1   ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.espera            ; 0        ; 0        ; 5        ; 0        ;
; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
+--------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                              ;
+--------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                     ; estadoSiguiente.activar_leer_data ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_data ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_op1   ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.espera            ; 0        ; 0        ; 5        ; 0        ;
; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
+--------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 29 18:15:11 2024
Info: Command: quartus_sta cpu_nuevo -c cpu_nuevo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 61 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_nuevo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name control[0] control[0]
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_ram estadoSiguiente.escribir_ram
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.espera estadoSiguiente.espera
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.incrementar_pc estadoSiguiente.incrementar_pc
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_op1 estadoSiguiente.escribir_op1
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_leer_ri estadoSiguiente.activar_leer_ri
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_leer_data estadoSiguiente.activar_leer_data
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_data estadoSiguiente.escribir_data
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.leer_ri estadoSiguiente.leer_ri
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector12~1|combout"
    Warning (332126): Node "Selector12~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector14~1|combout"
    Warning (332126): Node "Selector14~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector8~1|combout"
    Warning (332126): Node "Selector8~1|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Selector10~2|combout"
    Warning (332126): Node "Selector10~1|datab"
    Warning (332126): Node "Selector10~1|combout"
    Warning (332126): Node "Selector10~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector5~2|combout"
    Warning (332126): Node "Selector5~2|dataa"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.910
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.910       -52.929 estadoSiguiente.escribir_data 
    Info (332119):    -6.683       -63.291 estadoSiguiente.escribir_op1 
    Info (332119):    -4.097      -237.409 control[0] 
    Info (332119):    -3.588       -27.498 estadoSiguiente.incrementar_pc 
    Info (332119):    -2.633       -16.823 estadoSiguiente.escribir_ram 
    Info (332119):    -2.403       -17.718 estadoSiguiente.leer_ri 
Info (332146): Worst-case hold slack is -4.578
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.578       -32.191 estadoSiguiente.incrementar_pc 
    Info (332119):    -3.302       -23.633 estadoSiguiente.escribir_ram 
    Info (332119):    -1.865       -13.459 estadoSiguiente.escribir_op1 
    Info (332119):    -1.179        -9.291 control[0] 
    Info (332119):    -0.218        -0.847 estadoSiguiente.leer_ri 
    Info (332119):     5.436         0.000 estadoSiguiente.escribir_data 
Info (332146): Worst-case recovery slack is -6.103
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.103       -10.619 estadoSiguiente.espera 
    Info (332119):    -4.427        -4.427 estadoSiguiente.activar_leer_data 
    Info (332119):    -4.315        -4.315 estadoSiguiente.activar_leer_ri 
Info (332146): Worst-case removal slack is 0.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.037         0.000 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.213         0.000 estadoSiguiente.activar_leer_data 
    Info (332119):     2.288         0.000 estadoSiguiente.espera 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567      -273.999 control[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_data 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_data 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
    Info (332119):     0.500         0.000 estadoSiguiente.incrementar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.leer_ri 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.109
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.109       -21.875 estadoSiguiente.escribir_data 
    Info (332119):    -2.796       -25.091 estadoSiguiente.escribir_op1 
    Info (332119):    -1.460       -29.382 control[0] 
    Info (332119):    -0.614        -3.628 estadoSiguiente.escribir_ram 
    Info (332119):    -0.424        -3.027 estadoSiguiente.leer_ri 
    Info (332119):    -0.280        -1.790 estadoSiguiente.incrementar_pc 
Info (332146): Worst-case hold slack is -1.772
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.772       -12.918 estadoSiguiente.incrementar_pc 
    Info (332119):    -1.315        -9.559 estadoSiguiente.escribir_ram 
    Info (332119):    -0.982       -22.172 control[0] 
    Info (332119):    -0.870        -6.408 estadoSiguiente.escribir_op1 
    Info (332119):     0.589         0.000 estadoSiguiente.leer_ri 
    Info (332119):     3.090         0.000 estadoSiguiente.escribir_data 
Info (332146): Worst-case recovery slack is -1.926
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.926        -3.571 estadoSiguiente.espera 
    Info (332119):    -1.601        -1.601 estadoSiguiente.activar_leer_data 
    Info (332119):    -1.552        -1.552 estadoSiguiente.activar_leer_ri 
Info (332146): Worst-case removal slack is -0.004
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.004        -0.004 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.064         0.000 estadoSiguiente.activar_leer_data 
    Info (332119):     0.669         0.000 estadoSiguiente.espera 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -178.746 control[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_data 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_data 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
    Info (332119):     0.500         0.000 estadoSiguiente.incrementar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.leer_ri 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 22 warnings
    Info: Peak virtual memory: 4541 megabytes
    Info: Processing ended: Mon Jan 29 18:15:13 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


