TimeQuest Timing Analyzer report for operation
Wed Jul 10 12:00:54 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'op_controller:inst|en_count'
 13. Slow 1200mV 85C Model Setup: 'clk_fpga_50MHz'
 14. Slow 1200mV 85C Model Setup: 'div_freq_1KHz:inst2|clk_1KHz'
 15. Slow 1200mV 85C Model Setup: 'div_freq_30KHz:inst3|clk_30KHz'
 16. Slow 1200mV 85C Model Hold: 'div_freq_30KHz:inst3|clk_30KHz'
 17. Slow 1200mV 85C Model Hold: 'clk_fpga_50MHz'
 18. Slow 1200mV 85C Model Hold: 'div_freq_1KHz:inst2|clk_1KHz'
 19. Slow 1200mV 85C Model Hold: 'op_controller:inst|en_count'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_fpga_50MHz'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'div_freq_30KHz:inst3|clk_30KHz'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'div_freq_1KHz:inst2|clk_1KHz'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'op_controller:inst|en_count'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'op_controller:inst|en_count'
 36. Slow 1200mV 0C Model Setup: 'clk_fpga_50MHz'
 37. Slow 1200mV 0C Model Setup: 'div_freq_1KHz:inst2|clk_1KHz'
 38. Slow 1200mV 0C Model Setup: 'div_freq_30KHz:inst3|clk_30KHz'
 39. Slow 1200mV 0C Model Hold: 'div_freq_30KHz:inst3|clk_30KHz'
 40. Slow 1200mV 0C Model Hold: 'clk_fpga_50MHz'
 41. Slow 1200mV 0C Model Hold: 'div_freq_1KHz:inst2|clk_1KHz'
 42. Slow 1200mV 0C Model Hold: 'op_controller:inst|en_count'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_fpga_50MHz'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'div_freq_30KHz:inst3|clk_30KHz'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'div_freq_1KHz:inst2|clk_1KHz'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'op_controller:inst|en_count'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'op_controller:inst|en_count'
 58. Fast 1200mV 0C Model Setup: 'clk_fpga_50MHz'
 59. Fast 1200mV 0C Model Setup: 'div_freq_1KHz:inst2|clk_1KHz'
 60. Fast 1200mV 0C Model Setup: 'div_freq_30KHz:inst3|clk_30KHz'
 61. Fast 1200mV 0C Model Hold: 'div_freq_30KHz:inst3|clk_30KHz'
 62. Fast 1200mV 0C Model Hold: 'clk_fpga_50MHz'
 63. Fast 1200mV 0C Model Hold: 'div_freq_1KHz:inst2|clk_1KHz'
 64. Fast 1200mV 0C Model Hold: 'op_controller:inst|en_count'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_fpga_50MHz'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'div_freq_30KHz:inst3|clk_30KHz'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'div_freq_1KHz:inst2|clk_1KHz'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'op_controller:inst|en_count'
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Board Trace Model Assignments
 80. Input Transition Times
 81. Signal Integrity Metrics (Slow 1200mv 0c Model)
 82. Signal Integrity Metrics (Slow 1200mv 85c Model)
 83. Signal Integrity Metrics (Fast 1200mv 0c Model)
 84. Setup Transfers
 85. Hold Transfers
 86. Report TCCS
 87. Report RSKM
 88. Unconstrained Paths
 89. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; operation                                                         ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clk_fpga_50MHz                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_fpga_50MHz }                 ;
; div_freq_1KHz:inst2|clk_1KHz   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { div_freq_1KHz:inst2|clk_1KHz }   ;
; div_freq_30KHz:inst3|clk_30KHz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { div_freq_30KHz:inst3|clk_30KHz } ;
; op_controller:inst|en_count    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { op_controller:inst|en_count }    ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                   ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 226.3 MHz  ; 226.3 MHz       ; clk_fpga_50MHz                 ;      ;
; 410.85 MHz ; 410.85 MHz      ; div_freq_1KHz:inst2|clk_1KHz   ;      ;
; 496.77 MHz ; 496.77 MHz      ; div_freq_30KHz:inst3|clk_30KHz ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; op_controller:inst|en_count    ; -4.446 ; -4.446        ;
; clk_fpga_50MHz                 ; -3.419 ; -78.543       ;
; div_freq_1KHz:inst2|clk_1KHz   ; -1.434 ; -13.826       ;
; div_freq_30KHz:inst3|clk_30KHz ; -1.013 ; -9.604        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; div_freq_30KHz:inst3|clk_30KHz ; -0.236 ; -1.780        ;
; clk_fpga_50MHz                 ; -0.085 ; -0.085        ;
; div_freq_1KHz:inst2|clk_1KHz   ; 0.342  ; 0.000         ;
; op_controller:inst|en_count    ; 3.370  ; 0.000         ;
+--------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_fpga_50MHz                 ; -3.000 ; -32.000       ;
; div_freq_30KHz:inst3|clk_30KHz ; -1.000 ; -17.000       ;
; div_freq_1KHz:inst2|clk_1KHz   ; -1.000 ; -13.000       ;
; op_controller:inst|en_count    ; 0.422  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'op_controller:inst|en_count'                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                 ; Launch Clock                   ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+
; -4.446 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -2.072     ; 1.991      ;
; -4.443 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -2.072     ; 1.988      ;
; -4.388 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -2.072     ; 1.933      ;
; -4.254 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -2.072     ; 1.799      ;
; -4.235 ; dsf_shiftregister:inst12|speed_register[0]                                                       ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -2.072     ; 1.780      ;
; -4.144 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -2.072     ; 1.689      ;
; -4.096 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -2.072     ; 1.641      ;
; -3.951 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -2.072     ; 1.496      ;
; -3.631 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -2.072     ; 1.176      ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_fpga_50MHz'                                                                                                        ;
+--------+---------------------------------+--------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                        ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------+----------------+----------------+--------------+------------+------------+
; -3.419 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 4.350      ;
; -3.274 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 4.183      ;
; -3.254 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 4.185      ;
; -3.253 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 4.184      ;
; -3.250 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 4.159      ;
; -3.226 ; div_freq_30KHz:inst3|c_30KHz[1] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 4.157      ;
; -3.200 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 4.109      ;
; -3.098 ; div_freq_30KHz:inst3|c_30KHz[0] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 4.029      ;
; -3.091 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 4.022      ;
; -3.085 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.994      ;
; -3.084 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.993      ;
; -3.078 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.987      ;
; -3.016 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.969      ;
; -2.993 ; div_freq_1KHz:inst2|c_1KHz[5]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.902      ;
; -2.988 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.941      ;
; -2.988 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.941      ;
; -2.986 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.939      ;
; -2.985 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.427     ; 3.553      ;
; -2.981 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.890      ;
; -2.980 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.889      ;
; -2.977 ; div_freq_30KHz:inst3|c_30KHz[2] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.908      ;
; -2.970 ; div_freq_30KHz:inst3|c_30KHz[5] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.901      ;
; -2.962 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.915      ;
; -2.959 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.912      ;
; -2.952 ; div_freq_30KHz:inst3|c_30KHz[3] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.883      ;
; -2.926 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.857      ;
; -2.925 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.856      ;
; -2.910 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[13] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.285      ; 4.190      ;
; -2.904 ; div_freq_1KHz:inst2|c_1KHz[7]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.813      ;
; -2.898 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.807      ;
; -2.897 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.806      ;
; -2.892 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[11] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.845      ;
; -2.892 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[2]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.845      ;
; -2.889 ; div_freq_30KHz:inst3|c_30KHz[6] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.820      ;
; -2.887 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[9]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.840      ;
; -2.881 ; div_freq_30KHz:inst3|c_30KHz[7] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.812      ;
; -2.861 ; div_freq_30KHz:inst3|c_30KHz[4] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.792      ;
; -2.856 ; div_freq_1KHz:inst2|c_1KHz[11]  ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.765      ;
; -2.851 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.782      ;
; -2.851 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.782      ;
; -2.849 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.780      ;
; -2.847 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.778      ;
; -2.828 ; div_freq_1KHz:inst2|c_1KHz[5]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.737      ;
; -2.827 ; div_freq_1KHz:inst2|c_1KHz[5]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.736      ;
; -2.825 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.756      ;
; -2.822 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.753      ;
; -2.819 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.750      ;
; -2.819 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.750      ;
; -2.817 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.748      ;
; -2.813 ; div_freq_30KHz:inst3|c_30KHz[8] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.744      ;
; -2.793 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.724      ;
; -2.792 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.745      ;
; -2.792 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.745      ;
; -2.790 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.721      ;
; -2.790 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.743      ;
; -2.789 ; div_freq_1KHz:inst2|c_1KHz[9]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.698      ;
; -2.777 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.708      ;
; -2.777 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.708      ;
; -2.775 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.706      ;
; -2.771 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.680      ;
; -2.770 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.679      ;
; -2.770 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.405     ; 3.360      ;
; -2.770 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.405     ; 3.360      ;
; -2.768 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.405     ; 3.358      ;
; -2.766 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.719      ;
; -2.755 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[11] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.686      ;
; -2.755 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[2]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.686      ;
; -2.751 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.682      ;
; -2.750 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[9]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.681      ;
; -2.748 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.679      ;
; -2.744 ; div_freq_1KHz:inst2|c_1KHz[12]  ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.453     ; 3.286      ;
; -2.744 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.405     ; 3.334      ;
; -2.743 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.674      ;
; -2.741 ; div_freq_1KHz:inst2|c_1KHz[10]  ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.672      ;
; -2.741 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[13] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.263      ; 3.999      ;
; -2.739 ; div_freq_1KHz:inst2|c_1KHz[7]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.648      ;
; -2.738 ; div_freq_1KHz:inst2|c_1KHz[7]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.647      ;
; -2.723 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[11] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.654      ;
; -2.723 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[2]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.654      ;
; -2.718 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[9]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.649      ;
; -2.707 ; div_freq_1KHz:inst2|c_1KHz[8]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.086     ; 3.616      ;
; -2.688 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.641      ;
; -2.681 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[11] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.612      ;
; -2.681 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[2]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.612      ;
; -2.676 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[9]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.607      ;
; -2.670 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.427     ; 3.238      ;
; -2.667 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.427     ; 3.235      ;
; -2.660 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.591      ;
; -2.655 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.586      ;
; -2.655 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.586      ;
; -2.653 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.584      ;
; -2.641 ; div_freq_1KHz:inst2|c_1KHz[11]  ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.572      ;
; -2.641 ; div_freq_1KHz:inst2|c_1KHz[11]  ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.572      ;
; -2.639 ; div_freq_1KHz:inst2|c_1KHz[11]  ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.570      ;
; -2.637 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[13] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.263      ; 3.895      ;
; -2.630 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[2]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.583      ;
; -2.629 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.560      ;
; -2.629 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[9]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.582      ;
; -2.627 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[11] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.042     ; 3.580      ;
; -2.626 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.064     ; 3.557      ;
+--------+---------------------------------+--------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'div_freq_1KHz:inst2|clk_1KHz'                                                                                                               ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.434 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.365      ;
; -1.411 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.342      ;
; -1.407 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.338      ;
; -1.405 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.336      ;
; -1.402 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.333      ;
; -1.402 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.333      ;
; -1.384 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.315      ;
; -1.331 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.262      ;
; -1.308 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.239      ;
; -1.264 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.195      ;
; -1.248 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.179      ;
; -1.242 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.173      ;
; -1.238 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.169      ;
; -1.237 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.168      ;
; -1.226 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.157      ;
; -1.223 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.154      ;
; -1.223 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.154      ;
; -1.213 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.144      ;
; -1.204 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.135      ;
; -1.196 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.127      ;
; -1.190 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.121      ;
; -1.175 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.106      ;
; -1.174 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.105      ;
; -1.171 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.102      ;
; -1.169 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.100      ;
; -1.124 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.055      ;
; -1.117 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.048      ;
; -1.098 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.029      ;
; -1.094 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.025      ;
; -1.091 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.022      ;
; -1.088 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.019      ;
; -1.088 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 2.019      ;
; -1.063 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.284      ; 2.342      ;
; -1.060 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.991      ;
; -1.057 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.988      ;
; -1.057 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.988      ;
; -1.057 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.988      ;
; -1.054 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.426     ; 1.623      ;
; -1.053 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.426     ; 1.622      ;
; -1.051 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.426     ; 1.620      ;
; -1.046 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.977      ;
; -1.033 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.964      ;
; -1.012 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.943      ;
; -1.007 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.938      ;
; -1.005 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.936      ;
; -0.993 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.924      ;
; -0.990 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.921      ;
; -0.986 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.917      ;
; -0.927 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.285      ; 2.207      ;
; -0.917 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.848      ;
; -0.896 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.426     ; 1.465      ;
; -0.895 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.826      ;
; -0.895 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.284      ; 2.174      ;
; -0.877 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.808      ;
; -0.874 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.805      ;
; -0.872 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.803      ;
; -0.872 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.284      ; 2.151      ;
; -0.871 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.426     ; 1.440      ;
; -0.869 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.800      ;
; -0.868 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.284      ; 2.147      ;
; -0.844 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.426     ; 1.413      ;
; -0.839 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.426     ; 1.408      ;
; -0.838 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.769      ;
; -0.834 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.765      ;
; -0.833 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.764      ;
; -0.808 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.739      ;
; -0.801 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.732      ;
; -0.799 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.730      ;
; -0.786 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.717      ;
; -0.785 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.716      ;
; -0.783 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.714      ;
; -0.780 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.711      ;
; -0.779 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.427     ; 1.347      ;
; -0.779 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.427     ; 1.347      ;
; -0.779 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.427     ; 1.347      ;
; -0.779 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.427     ; 1.347      ;
; -0.779 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.427     ; 1.347      ;
; -0.779 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.710      ;
; -0.777 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.708      ;
; -0.754 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.284      ; 2.033      ;
; -0.749 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.284      ; 2.028      ;
; -0.748 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.285      ; 2.028      ;
; -0.718 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.284      ; 1.997      ;
; -0.704 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.078     ; 1.621      ;
; -0.696 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.627      ;
; -0.696 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.627      ;
; -0.688 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.284      ; 1.967      ;
; -0.667 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.426     ; 1.236      ;
; -0.666 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.426     ; 1.235      ;
; -0.660 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.591      ;
; -0.644 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.575      ;
; -0.628 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.559      ;
; -0.613 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.285      ; 1.893      ;
; -0.609 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.064     ; 1.540      ;
; -0.601 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.427     ; 1.169      ;
; -0.601 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.427     ; 1.169      ;
; -0.601 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.427     ; 1.169      ;
; -0.601 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.427     ; 1.169      ;
; -0.600 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.284      ; 1.879      ;
; -0.582 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.285      ; 1.862      ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'div_freq_30KHz:inst3|clk_30KHz'                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.013 ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.944      ;
; -0.939 ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.063     ; 1.871      ;
; -0.878 ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.063     ; 1.810      ;
; -0.831 ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.762      ;
; -0.812 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.743      ;
; -0.806 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.737      ;
; -0.803 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.734      ;
; -0.795 ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.063     ; 1.727      ;
; -0.733 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.664      ;
; -0.709 ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.640      ;
; -0.696 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.627      ;
; -0.696 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.627      ;
; -0.691 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.622      ;
; -0.690 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.621      ;
; -0.690 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.621      ;
; -0.687 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.618      ;
; -0.664 ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.595      ;
; -0.617 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.548      ;
; -0.614 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.545      ;
; -0.600 ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.531      ;
; -0.587 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.518      ;
; -0.580 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.511      ;
; -0.580 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.511      ;
; -0.576 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.507      ;
; -0.575 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.506      ;
; -0.574 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.505      ;
; -0.574 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.505      ;
; -0.571 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.502      ;
; -0.570 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.501      ;
; -0.565 ; op_controller:inst|rt                                                                            ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.078     ; 1.482      ;
; -0.507 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.438      ;
; -0.501 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.432      ;
; -0.498 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.429      ;
; -0.490 ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.421      ;
; -0.484 ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.415      ;
; -0.471 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.402      ;
; -0.459 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.390      ;
; -0.457 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.388      ;
; -0.455 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.386      ;
; -0.451 ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.288      ; 1.734      ;
; -0.406 ; op_controller:inst|rt                                                                            ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.429     ; 0.972      ;
; -0.399 ; op_controller:inst|load                                                                          ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.078     ; 1.316      ;
; -0.367 ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.298      ;
; -0.347 ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.standby                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.278      ;
; -0.240 ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.171      ;
; -0.219 ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.288      ; 1.502      ;
; -0.177 ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.288      ; 1.460      ;
; -0.145 ; op_controller:inst|load                                                                          ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.429     ; 0.711      ;
; -0.093 ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.288      ; 1.376      ;
; -0.089 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.020      ;
; -0.075 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.006      ;
; -0.071 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 1.002      ;
; -0.066 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 0.997      ;
; -0.064 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 0.995      ;
; -0.061 ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.288      ; 1.344      ;
; -0.054 ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.288      ; 1.337      ;
; -0.044 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 0.975      ;
; -0.044 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 0.975      ;
; -0.041 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 0.972      ;
; -0.039 ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 0.970      ;
; 0.035  ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.484      ; 3.153      ;
; 0.132  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.288      ; 1.151      ;
; 0.294  ; dsf_shiftregister:inst12|speed_register[0]                                                       ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 0.637      ;
; 0.294  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 0.637      ;
; 0.294  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.standby                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.064     ; 0.637      ;
; 0.358  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.484      ; 2.830      ;
; 0.358  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.484      ; 2.830      ;
; 0.358  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.484      ; 2.830      ;
; 0.358  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.484      ; 2.830      ;
; 0.358  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.484      ; 2.830      ;
; 0.358  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.484      ; 2.830      ;
; 0.358  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.484      ; 2.830      ;
; 0.358  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.484      ; 2.830      ;
; 0.722  ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.484      ; 2.966      ;
; 0.916  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.484      ; 2.772      ;
; 0.916  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.484      ; 2.772      ;
; 0.916  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.484      ; 2.772      ;
; 0.916  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.484      ; 2.772      ;
; 0.916  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.484      ; 2.772      ;
; 0.916  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.484      ; 2.772      ;
; 0.916  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.484      ; 2.772      ;
; 0.916  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.484      ; 2.772      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'div_freq_30KHz:inst3|clk_30KHz'                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.236 ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.605      ; 2.735      ;
; -0.193 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.605      ; 2.778      ;
; -0.193 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.605      ; 2.778      ;
; -0.193 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.605      ; 2.778      ;
; -0.193 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.605      ; 2.778      ;
; -0.193 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.605      ; 2.778      ;
; -0.193 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.605      ; 2.778      ;
; -0.193 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.605      ; 2.778      ;
; -0.193 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.605      ; 2.778      ;
; 0.342  ; op_controller:inst|load                                                                          ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.078      ; 0.577      ;
; 0.356  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.standby                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; dsf_shiftregister:inst12|speed_register[0]                                                       ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 0.577      ;
; 0.361  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.605      ; 2.832      ;
; 0.361  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.605      ; 2.832      ;
; 0.361  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.605      ; 2.832      ;
; 0.361  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.605      ; 2.832      ;
; 0.361  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.605      ; 2.832      ;
; 0.361  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.605      ; 2.832      ;
; 0.361  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.605      ; 2.832      ;
; 0.361  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.605      ; 2.832      ;
; 0.371  ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.605      ; 2.842      ;
; 0.482  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.430      ; 1.069      ;
; 0.556  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 0.777      ;
; 0.559  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 0.780      ;
; 0.559  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 0.780      ;
; 0.559  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 0.780      ;
; 0.561  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 0.782      ;
; 0.573  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 0.794      ;
; 0.575  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 0.796      ;
; 0.576  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 0.797      ;
; 0.610  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.430      ; 1.197      ;
; 0.651  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 0.872      ;
; 0.652  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.430      ; 1.239      ;
; 0.672  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.430      ; 1.259      ;
; 0.730  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 0.951      ;
; 0.735  ; op_controller:inst|load                                                                          ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; -0.287     ; 0.605      ;
; 0.746  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.430      ; 1.333      ;
; 0.813  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.430      ; 1.400      ;
; 0.831  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.052      ;
; 0.833  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.054      ;
; 0.833  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.054      ;
; 0.845  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.066      ;
; 0.845  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.066      ;
; 0.846  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.067      ;
; 0.847  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.068      ;
; 0.848  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.069      ;
; 0.850  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.071      ;
; 0.860  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.081      ;
; 0.862  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.083      ;
; 0.865  ; op_controller:inst|rt                                                                            ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.078      ; 1.100      ;
; 0.912  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.standby                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.133      ;
; 0.934  ; op_controller:inst|rt                                                                            ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; -0.287     ; 0.804      ;
; 0.941  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.162      ;
; 0.943  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.164      ;
; 0.943  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.164      ;
; 0.945  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.166      ;
; 0.945  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.166      ;
; 0.957  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.178      ;
; 0.959  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.180      ;
; 0.960  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.181      ;
; 0.962  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.183      ;
; 0.972  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.193      ;
; 0.973  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.194      ;
; 0.997  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.218      ;
; 1.003  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.224      ;
; 1.013  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.430      ; 1.600      ;
; 1.024  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.245      ;
; 1.031  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.252      ;
; 1.055  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.276      ;
; 1.055  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.276      ;
; 1.057  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.278      ;
; 1.069  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.290      ;
; 1.071  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.292      ;
; 1.072  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.293      ;
; 1.167  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.388      ;
; 1.181  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.402      ;
; 1.225  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.446      ;
; 1.257  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.064      ; 1.478      ;
; 1.335  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.065      ; 1.557      ;
; 1.336  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.065      ; 1.558      ;
; 1.470  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.065      ; 1.692      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_fpga_50MHz'                                                                                                                            ;
+--------+----------------------------------+----------------------------------+--------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------------------------+----------------+--------------+------------+------------+
; -0.085 ; div_freq_30KHz:inst3|clk_30KHz   ; div_freq_30KHz:inst3|clk_30KHz   ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; 0.000        ; 2.065      ; 2.366      ;
; 0.081  ; div_freq_1KHz:inst2|clk_1KHz     ; div_freq_1KHz:inst2|clk_1KHz     ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; 0.000        ; 2.053      ; 2.520      ;
; 0.482  ; div_freq_30KHz:inst3|clk_30KHz   ; div_freq_30KHz:inst3|clk_30KHz   ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; -0.500       ; 2.065      ; 2.433      ;
; 0.619  ; div_freq_1KHz:inst2|clk_1KHz     ; div_freq_1KHz:inst2|clk_1KHz     ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; -0.500       ; 2.053      ; 2.558      ;
; 0.967  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.188      ;
; 0.968  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.189      ;
; 1.040  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.261      ;
; 1.128  ; div_freq_1KHz:inst2|c_1KHz[15]   ; div_freq_1KHz:inst2|c_1KHz[15]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.079      ; 1.364      ;
; 1.153  ; div_freq_1KHz:inst2|c_1KHz[15]   ; div_freq_1KHz:inst2|c_1KHz[14]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.079      ; 1.389      ;
; 1.233  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.078      ; 1.468      ;
; 1.234  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[0]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.455      ;
; 1.242  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.463      ;
; 1.257  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.478      ;
; 1.261  ; div_freq_1KHz:inst2|c_1KHz[8]    ; div_freq_1KHz:inst2|c_1KHz[8]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.482      ;
; 1.262  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.483      ;
; 1.287  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.508      ;
; 1.303  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[9]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.524      ;
; 1.309  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.428      ; 1.894      ;
; 1.324  ; div_freq_1KHz:inst2|c_1KHz[5]    ; div_freq_1KHz:inst2|c_1KHz[5]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.545      ;
; 1.326  ; div_freq_1KHz:inst2|c_1KHz[4]    ; div_freq_1KHz:inst2|c_1KHz[4]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.547      ;
; 1.327  ; div_freq_30KHz:inst3|c_30KHz[5]  ; div_freq_30KHz:inst3|c_30KHz[5]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.548      ;
; 1.328  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.549      ;
; 1.330  ; div_freq_1KHz:inst2|c_1KHz[2]    ; div_freq_1KHz:inst2|c_1KHz[2]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.551      ;
; 1.331  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[9]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.552      ;
; 1.332  ; div_freq_30KHz:inst3|c_30KHz[6]  ; div_freq_30KHz:inst3|c_30KHz[6]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.553      ;
; 1.337  ; div_freq_30KHz:inst3|c_30KHz[7]  ; div_freq_30KHz:inst3|c_30KHz[7]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.558      ;
; 1.346  ; div_freq_1KHz:inst2|c_1KHz[7]    ; div_freq_1KHz:inst2|c_1KHz[7]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.567      ;
; 1.347  ; div_freq_1KHz:inst2|c_1KHz[0]    ; div_freq_1KHz:inst2|c_1KHz[0]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.568      ;
; 1.348  ; div_freq_1KHz:inst2|c_1KHz[12]   ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.079      ; 1.584      ;
; 1.355  ; div_freq_1KHz:inst2|c_1KHz[1]    ; div_freq_1KHz:inst2|c_1KHz[1]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.576      ;
; 1.366  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.428      ; 1.951      ;
; 1.373  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.594      ;
; 1.375  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[14]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.431      ; 1.963      ;
; 1.379  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.431      ; 1.967      ;
; 1.382  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[15]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.431      ; 1.970      ;
; 1.397  ; div_freq_1KHz:inst2|c_1KHz[8]    ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.431      ; 1.985      ;
; 1.413  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.428      ; 1.998      ;
; 1.416  ; div_freq_30KHz:inst3|c_30KHz[1]  ; div_freq_30KHz:inst3|c_30KHz[1]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.637      ;
; 1.417  ; div_freq_30KHz:inst3|c_30KHz[1]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.638      ;
; 1.440  ; div_freq_30KHz:inst3|c_30KHz[6]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.428      ; 2.025      ;
; 1.444  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.665      ;
; 1.456  ; div_freq_30KHz:inst3|c_30KHz[7]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.428      ; 2.041      ;
; 1.459  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.286     ; 1.330      ;
; 1.460  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.286     ; 1.331      ;
; 1.477  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[5]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.698      ;
; 1.483  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[6]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.704      ;
; 1.487  ; div_freq_1KHz:inst2|c_1KHz[14]   ; div_freq_1KHz:inst2|c_1KHz[15]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.079      ; 1.723      ;
; 1.489  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[0]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.286     ; 1.360      ;
; 1.491  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.286     ; 1.362      ;
; 1.494  ; div_freq_1KHz:inst2|c_1KHz[7]    ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.431      ; 2.082      ;
; 1.495  ; div_freq_1KHz:inst2|c_1KHz[14]   ; div_freq_1KHz:inst2|c_1KHz[14]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.079      ; 1.731      ;
; 1.510  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.428      ; 2.095      ;
; 1.512  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.733      ;
; 1.523  ; div_freq_1KHz:inst2|c_1KHz[10]   ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.453      ; 2.133      ;
; 1.525  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.428      ; 2.110      ;
; 1.528  ; div_freq_30KHz:inst3|c_30KHz[1]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.749      ;
; 1.534  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[0]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.755      ;
; 1.535  ; div_freq_1KHz:inst2|c_1KHz[7]    ; div_freq_1KHz:inst2|c_1KHz[8]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.756      ;
; 1.535  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[1]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.756      ;
; 1.535  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.756      ;
; 1.536  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.757      ;
; 1.536  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.757      ;
; 1.537  ; div_freq_30KHz:inst3|c_30KHz[5]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.428      ; 2.122      ;
; 1.539  ; div_freq_30KHz:inst3|c_30KHz[6]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.760      ;
; 1.555  ; div_freq_30KHz:inst3|c_30KHz[7]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.776      ;
; 1.558  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[1]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.779      ;
; 1.565  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[0]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.786      ;
; 1.567  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[7]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.788      ;
; 1.567  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.788      ;
; 1.568  ; div_freq_1KHz:inst2|c_1KHz[12]   ; div_freq_1KHz:inst2|c_1KHz[15]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.079      ; 1.804      ;
; 1.570  ; div_freq_1KHz:inst2|c_1KHz[5]    ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.431      ; 2.158      ;
; 1.573  ; div_freq_1KHz:inst2|c_1KHz[12]   ; div_freq_1KHz:inst2|c_1KHz[14]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.079      ; 1.809      ;
; 1.574  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[5]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.795      ;
; 1.580  ; div_freq_1KHz:inst2|c_1KHz[0]    ; div_freq_1KHz:inst2|c_1KHz[2]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.801      ;
; 1.580  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[6]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.801      ;
; 1.586  ; div_freq_1KHz:inst2|c_1KHz[8]    ; div_freq_1KHz:inst2|c_1KHz[14]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.431      ; 2.174      ;
; 1.589  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[5]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.810      ;
; 1.592  ; div_freq_1KHz:inst2|c_1KHz[15]   ; div_freq_1KHz:inst2|c_1KHz[10]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.310     ; 1.439      ;
; 1.592  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.813      ;
; 1.593  ; div_freq_1KHz:inst2|c_1KHz[8]    ; div_freq_1KHz:inst2|c_1KHz[15]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.431      ; 2.181      ;
; 1.593  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.814      ;
; 1.594  ; div_freq_30KHz:inst3|c_30KHz[6]  ; div_freq_30KHz:inst3|c_30KHz[7]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.815      ;
; 1.595  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[6]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.816      ;
; 1.599  ; div_freq_30KHz:inst3|c_30KHz[1]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.820      ;
; 1.600  ; div_freq_1KHz:inst2|c_1KHz[1]    ; div_freq_1KHz:inst2|c_1KHz[2]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.821      ;
; 1.607  ; div_freq_30KHz:inst3|c_30KHz[5]  ; div_freq_30KHz:inst3|c_30KHz[6]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.828      ;
; 1.609  ; div_freq_1KHz:inst2|c_1KHz[0]    ; div_freq_1KHz:inst2|c_1KHz[1]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.830      ;
; 1.609  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.830      ;
; 1.611  ; div_freq_1KHz:inst2|c_1KHz[5]    ; div_freq_1KHz:inst2|c_1KHz[8]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.832      ;
; 1.613  ; div_freq_1KHz:inst2|c_1KHz[11]   ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.431      ; 2.201      ;
; 1.615  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[5]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.836      ;
; 1.619  ; div_freq_1KHz:inst2|c_1KHz[8]    ; div_freq_1KHz:inst2|c_1KHz[9]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.840      ;
; 1.621  ; div_freq_1KHz:inst2|c_1KHz[4]    ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.431      ; 2.209      ;
; 1.622  ; div_freq_1KHz:inst2|c_1KHz[2]    ; div_freq_1KHz:inst2|c_1KHz[4]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.843      ;
; 1.624  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[13]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.405      ; 2.186      ;
; 1.624  ; div_freq_30KHz:inst3|c_30KHz[7]  ; div_freq_30KHz:inst3|c_30KHz[0]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.845      ;
; 1.624  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.845      ;
; 1.626  ; div_freq_30KHz:inst3|c_30KHz[7]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.847      ;
; 1.634  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[9]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.855      ;
; 1.636  ; div_freq_30KHz:inst3|c_30KHz[5]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.064      ; 1.857      ;
+--------+----------------------------------+----------------------------------+--------------------------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'div_freq_1KHz:inst2|clk_1KHz'                                                                                                               ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.342 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.078      ; 0.577      ;
; 0.357 ; pulse_box:inst13|trig_pulse ; pulse_box:inst13|trig_pulse ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.371 ; pulse_box:inst13|charged    ; pulse_box:inst13|trig_pulse ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.063      ; 0.591      ;
; 0.669 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.078      ; 0.904      ;
; 0.733 ; pulse_box:inst13|trig_pulse ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; -0.500       ; 0.335      ; 0.745      ;
; 0.815 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.427      ; 1.399      ;
; 0.820 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.427      ; 1.404      ;
; 0.843 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.064      ;
; 0.861 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.082      ;
; 0.866 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.087      ;
; 0.944 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.165      ;
; 0.948 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.285     ; 0.820      ;
; 0.948 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.285     ; 0.820      ;
; 0.949 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.285     ; 0.821      ;
; 0.955 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.426      ; 1.538      ;
; 0.975 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.426      ; 1.558      ;
; 0.977 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.198      ;
; 0.977 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.198      ;
; 0.982 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.203      ;
; 0.982 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.203      ;
; 0.996 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.426      ; 1.579      ;
; 1.015 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.426      ; 1.598      ;
; 1.028 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.426      ; 1.611      ;
; 1.039 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.285     ; 0.911      ;
; 1.040 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.285     ; 0.912      ;
; 1.041 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.285     ; 0.913      ;
; 1.042 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.285     ; 0.914      ;
; 1.065 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.286      ;
; 1.092 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.077      ; 1.326      ;
; 1.100 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.079      ; 1.336      ;
; 1.104 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.426      ; 1.687      ;
; 1.116 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.337      ;
; 1.120 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.427      ; 1.704      ;
; 1.120 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.285     ; 0.992      ;
; 1.132 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.353      ;
; 1.133 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.354      ;
; 1.135 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.356      ;
; 1.138 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.359      ;
; 1.139 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.360      ;
; 1.144 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.365      ;
; 1.154 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.375      ;
; 1.156 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.427      ; 1.740      ;
; 1.161 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.382      ;
; 1.181 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.402      ;
; 1.186 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.407      ;
; 1.199 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.426      ; 1.782      ;
; 1.206 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.427      ;
; 1.218 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.426      ; 1.801      ;
; 1.227 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.448      ;
; 1.236 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.457      ;
; 1.243 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.426      ; 1.826      ;
; 1.243 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.464      ;
; 1.246 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.467      ;
; 1.259 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.480      ;
; 1.262 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.284     ; 1.135      ;
; 1.262 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.284     ; 1.135      ;
; 1.266 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.487      ;
; 1.271 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.492      ;
; 1.288 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.427      ; 1.872      ;
; 1.290 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.511      ;
; 1.310 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.285     ; 1.182      ;
; 1.322 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.543      ;
; 1.322 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.543      ;
; 1.334 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.555      ;
; 1.335 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.556      ;
; 1.338 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.559      ;
; 1.338 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.559      ;
; 1.339 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.560      ;
; 1.340 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.561      ;
; 1.343 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.564      ;
; 1.357 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.578      ;
; 1.380 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.601      ;
; 1.382 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.427      ; 1.966      ;
; 1.382 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.603      ;
; 1.399 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.620      ;
; 1.400 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.621      ;
; 1.405 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.626      ;
; 1.407 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.628      ;
; 1.412 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.633      ;
; 1.418 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.284     ; 1.291      ;
; 1.424 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.284     ; 1.297      ;
; 1.426 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.647      ;
; 1.439 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.660      ;
; 1.446 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.667      ;
; 1.452 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.673      ;
; 1.453 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.674      ;
; 1.466 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.284     ; 1.339      ;
; 1.478 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.699      ;
; 1.484 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.705      ;
; 1.486 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.284     ; 1.359      ;
; 1.488 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.709      ;
; 1.495 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.716      ;
; 1.513 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.734      ;
; 1.514 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.735      ;
; 1.515 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.736      ;
; 1.560 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.781      ;
; 1.583 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.804      ;
; 1.602 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.823      ;
; 1.608 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.829      ;
; 1.609 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.064      ; 1.830      ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'op_controller:inst|en_count'                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                 ; Launch Clock                   ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+
; 3.370 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.928     ; 0.952      ;
; 3.455 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.928     ; 1.037      ;
; 3.566 ; dsf_shiftregister:inst12|speed_register[0]                                                       ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.928     ; 1.148      ;
; 3.718 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.928     ; 1.300      ;
; 3.937 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.928     ; 1.519      ;
; 4.015 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.928     ; 1.597      ;
; 4.115 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.928     ; 1.697      ;
; 4.117 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.928     ; 1.699      ;
; 4.162 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.928     ; 1.744      ;
+-------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_fpga_50MHz'                                                                    ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|clk_1KHz         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|clk_30KHz       ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[13]       ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[10]     ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[12]       ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[14]       ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[15]       ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[10]       ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[3]        ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[6]        ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|clk_1KHz         ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[0]      ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[1]      ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[2]      ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[3]      ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[4]      ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[5]      ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[6]      ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[7]      ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[8]      ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[9]      ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|clk_30KHz       ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[0]        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[11]       ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[1]        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[2]        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[4]        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[5]        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[7]        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[8]        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[9]        ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[13]|clk                 ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[10]|clk                ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[12]|clk                 ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[14]|clk                 ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[15]|clk                 ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[10]|clk                 ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[3]|clk                  ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[6]|clk                  ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|clk_1KHz|clk                   ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[0]|clk                 ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[1]|clk                 ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[2]|clk                 ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[3]|clk                 ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[4]|clk                 ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[5]|clk                 ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[6]|clk                 ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[7]|clk                 ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[8]|clk                 ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[9]|clk                 ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|clk_30KHz|clk                  ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[0]|clk                  ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[11]|clk                 ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[1]|clk                  ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[2]|clk                  ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[4]|clk                  ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[5]|clk                  ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[7]|clk                  ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[8]|clk                  ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[9]|clk                  ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~input|o               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~inputclkctrl|outclk   ;
; 0.435  ; 0.651        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[0]        ;
; 0.435  ; 0.651        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[11]       ;
; 0.435  ; 0.651        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[1]        ;
; 0.435  ; 0.651        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[2]        ;
; 0.435  ; 0.651        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[4]        ;
; 0.435  ; 0.651        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[5]        ;
; 0.435  ; 0.651        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[7]        ;
; 0.435  ; 0.651        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[8]        ;
; 0.435  ; 0.651        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[9]        ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'div_freq_30KHz:inst3|clk_30KHz'                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; dsf_shiftregister:inst12|speed_register[0]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|en_count                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|led_door                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|load                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|rt                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.hold                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.power_engine                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.set_speed                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.standby                                                      ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|led_door                                                                      ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|load                                                                          ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|rt                                                                            ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; dsf_shiftregister:inst12|speed_register[0]                                                       ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|en_count                                                                      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.hold                                                         ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.power_engine                                                 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.set_speed                                                    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.standby                                                      ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|en_count                                                                      ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; dsf_shiftregister:inst12|speed_register[0]                                                       ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.hold                                                         ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.power_engine                                                 ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.set_speed                                                    ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.standby                                                      ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|led_door                                                                      ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|load                                                                          ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|rt                                                                            ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|led_door|clk                                                                                ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|load|clk                                                                                    ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|rt|clk                                                                                      ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst12|speed_register[0]|clk                                                                     ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|en_count|clk                                                                                ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.hold|clk                                                                   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.power_engine|clk                                                           ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.set_speed|clk                                                              ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.standby|clk                                                                ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz~clkctrl|inclk[0]                                                                 ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz~clkctrl|outclk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz|q                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz|q                                                                                ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz~clkctrl|inclk[0]                                                                 ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz~clkctrl|outclk                                                                   ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|en_count|clk                                                                                ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst12|speed_register[0]|clk                                                                     ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.hold|clk                                                                   ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.power_engine|clk                                                           ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.set_speed|clk                                                              ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.standby|clk                                                                ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|led_door|clk                                                                                ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|load|clk                                                                                    ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|rt|clk                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'div_freq_1KHz:inst2|clk_1KHz'                                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|buz            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|charged        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|trig_pulse     ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|charged        ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|trig_pulse     ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|buz            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[9]     ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[0]     ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[1]     ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[2]     ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[3]     ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[4]     ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[5]     ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[6]     ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[7]     ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[8]     ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[0]     ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[1]     ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[2]     ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[3]     ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[4]     ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[5]     ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[6]     ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[7]     ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[8]     ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[9]     ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|buz            ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|buz|clk                  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[9]|clk           ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|charged        ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|trig_pulse     ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst13|charged|clk              ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst13|trig_pulse|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[0]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[1]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[2]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[3]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[4]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[5]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[6]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[7]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[8]|clk           ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz~clkctrl|inclk[0] ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz|q                ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz~clkctrl|inclk[0] ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz~clkctrl|outclk   ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst13|charged|clk              ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst13|trig_pulse|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[0]|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[1]|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[2]|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[3]|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[4]|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[5]|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[6]|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[7]|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[8]|clk           ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[9]|clk           ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|buz|clk                  ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'op_controller:inst|en_count'                                                      ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------+
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; op_controller:inst|en_count ; Fall       ; signal_compare:inst8|ls ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; op_controller:inst|en_count ; Rise       ; inst8|ls|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; op_controller:inst|en_count ; Rise       ; inst|en_count|q         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; op_controller:inst|en_count ; Rise       ; inst|en_count|q         ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; op_controller:inst|en_count ; Rise       ; inst8|ls|datac          ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; op_controller:inst|en_count ; Fall       ; signal_compare:inst8|ls ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; eot       ; div_freq_1KHz:inst2|clk_1KHz   ; 1.009 ; 1.461 ; Fall       ; div_freq_1KHz:inst2|clk_1KHz   ;
; door      ; div_freq_30KHz:inst3|clk_30KHz ; 0.890 ; 1.296 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; enable    ; div_freq_30KHz:inst3|clk_30KHz ; 1.359 ; 1.397 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; local     ; div_freq_30KHz:inst3|clk_30KHz ; 2.355 ; 2.890 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; remote    ; div_freq_30KHz:inst3|clk_30KHz ; 1.095 ; 1.424 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; eot       ; div_freq_1KHz:inst2|clk_1KHz   ; -0.317 ; -0.713 ; Fall       ; div_freq_1KHz:inst2|clk_1KHz   ;
; door      ; div_freq_30KHz:inst3|clk_30KHz ; -0.470 ; -0.855 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; enable    ; div_freq_30KHz:inst3|clk_30KHz ; 0.803  ; 0.623  ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; local     ; div_freq_30KHz:inst3|clk_30KHz ; -0.607 ; -1.002 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; remote    ; div_freq_30KHz:inst3|clk_30KHz ; 0.614  ; 0.457  ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; buzzer     ; div_freq_1KHz:inst2|clk_1KHz   ; 6.751 ; 6.747 ; Rise       ; div_freq_1KHz:inst2|clk_1KHz   ;
; in0        ; div_freq_30KHz:inst3|clk_30KHz ; 6.973 ; 6.918 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in1        ; div_freq_30KHz:inst3|clk_30KHz ; 6.936 ; 6.995 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; led_door   ; div_freq_30KHz:inst3|clk_30KHz ; 6.470 ; 6.486 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in0        ; op_controller:inst|en_count    ; 3.749 ;       ; Rise       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ; 3.817 ;       ; Rise       ; op_controller:inst|en_count    ;
; duty_cycle ; op_controller:inst|en_count    ; 3.868 ; 3.846 ; Fall       ; op_controller:inst|en_count    ;
; in0        ; op_controller:inst|en_count    ;       ; 3.845 ; Fall       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ;       ; 3.852 ; Fall       ; op_controller:inst|en_count    ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; buzzer     ; div_freq_1KHz:inst2|clk_1KHz   ; 6.503 ; 6.497 ; Rise       ; div_freq_1KHz:inst2|clk_1KHz   ;
; in0        ; div_freq_30KHz:inst3|clk_30KHz ; 6.658 ; 6.618 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in1        ; div_freq_30KHz:inst3|clk_30KHz ; 6.636 ; 6.677 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; led_door   ; div_freq_30KHz:inst3|clk_30KHz ; 6.233 ; 6.247 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in0        ; op_controller:inst|en_count    ; 3.627 ;       ; Rise       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ; 3.694 ;       ; Rise       ; op_controller:inst|en_count    ;
; duty_cycle ; op_controller:inst|en_count    ; 3.741 ; 3.720 ; Fall       ; op_controller:inst|en_count    ;
; in0        ; op_controller:inst|en_count    ;       ; 3.722 ; Fall       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ;       ; 3.726 ; Fall       ; op_controller:inst|en_count    ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                             ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 253.16 MHz ; 250.0 MHz       ; clk_fpga_50MHz                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 461.68 MHz ; 461.68 MHz      ; div_freq_1KHz:inst2|clk_1KHz   ;                                                               ;
; 550.96 MHz ; 500.0 MHz       ; div_freq_30KHz:inst3|clk_30KHz ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; op_controller:inst|en_count    ; -3.949 ; -3.949        ;
; clk_fpga_50MHz                 ; -2.950 ; -66.770       ;
; div_freq_1KHz:inst2|clk_1KHz   ; -1.166 ; -11.242       ;
; div_freq_30KHz:inst3|clk_30KHz ; -0.815 ; -6.878        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; div_freq_30KHz:inst3|clk_30KHz ; -0.174 ; -1.158        ;
; clk_fpga_50MHz                 ; -0.058 ; -0.058        ;
; div_freq_1KHz:inst2|clk_1KHz   ; 0.297  ; 0.000         ;
; op_controller:inst|en_count    ; 3.088  ; 0.000         ;
+--------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_fpga_50MHz                 ; -3.000 ; -32.000       ;
; div_freq_30KHz:inst3|clk_30KHz ; -1.000 ; -17.000       ;
; div_freq_1KHz:inst2|clk_1KHz   ; -1.000 ; -13.000       ;
; op_controller:inst|en_count    ; 0.432  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'op_controller:inst|en_count'                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                 ; Launch Clock                   ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+
; -3.949 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.873     ; 1.787      ;
; -3.943 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.873     ; 1.781      ;
; -3.900 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.873     ; 1.738      ;
; -3.778 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.873     ; 1.616      ;
; -3.774 ; dsf_shiftregister:inst12|speed_register[0]                                                       ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.874     ; 1.611      ;
; -3.684 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.873     ; 1.522      ;
; -3.631 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.873     ; 1.469      ;
; -3.507 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.873     ; 1.345      ;
; -3.220 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.873     ; 1.058      ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_fpga_50MHz'                                                                                                         ;
+--------+---------------------------------+--------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                        ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------+----------------+----------------+--------------+------------+------------+
; -2.950 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.056     ; 3.889      ;
; -2.836 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.754      ;
; -2.799 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.056     ; 3.738      ;
; -2.798 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.056     ; 3.737      ;
; -2.785 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.703      ;
; -2.777 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.695      ;
; -2.751 ; div_freq_30KHz:inst3|c_30KHz[1] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.689      ;
; -2.670 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.056     ; 3.609      ;
; -2.670 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.588      ;
; -2.641 ; div_freq_30KHz:inst3|c_30KHz[0] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.579      ;
; -2.634 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.552      ;
; -2.633 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.551      ;
; -2.582 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.541      ;
; -2.570 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.393     ; 3.172      ;
; -2.564 ; div_freq_1KHz:inst2|c_1KHz[5]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.482      ;
; -2.555 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.473      ;
; -2.553 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.471      ;
; -2.536 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.495      ;
; -2.535 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.494      ;
; -2.535 ; div_freq_30KHz:inst3|c_30KHz[2] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.473      ;
; -2.531 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.490      ;
; -2.530 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.489      ;
; -2.530 ; div_freq_30KHz:inst3|c_30KHz[5] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.468      ;
; -2.519 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.056     ; 3.458      ;
; -2.518 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.056     ; 3.457      ;
; -2.518 ; div_freq_30KHz:inst3|c_30KHz[3] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.456      ;
; -2.507 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.466      ;
; -2.496 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.414      ;
; -2.494 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.412      ;
; -2.489 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[11] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.448      ;
; -2.489 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[2]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.448      ;
; -2.487 ; div_freq_1KHz:inst2|c_1KHz[7]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.405      ;
; -2.484 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[9]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.443      ;
; -2.481 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[13] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.267      ; 3.743      ;
; -2.475 ; div_freq_30KHz:inst3|c_30KHz[6] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.413      ;
; -2.454 ; div_freq_30KHz:inst3|c_30KHz[7] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.392      ;
; -2.437 ; div_freq_1KHz:inst2|c_1KHz[11]  ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.355      ;
; -2.436 ; div_freq_30KHz:inst3|c_30KHz[4] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.374      ;
; -2.422 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.360      ;
; -2.421 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.359      ;
; -2.417 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.355      ;
; -2.417 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.355      ;
; -2.416 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.354      ;
; -2.414 ; div_freq_30KHz:inst3|c_30KHz[8] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.352      ;
; -2.413 ; div_freq_1KHz:inst2|c_1KHz[5]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.331      ;
; -2.412 ; div_freq_1KHz:inst2|c_1KHz[5]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.330      ;
; -2.393 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.352      ;
; -2.393 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.331      ;
; -2.389 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.307      ;
; -2.389 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.348      ;
; -2.388 ; div_freq_1KHz:inst2|c_1KHz[9]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.306      ;
; -2.388 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.347      ;
; -2.387 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.305      ;
; -2.375 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[11] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.313      ;
; -2.375 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[2]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.313      ;
; -2.374 ; div_freq_1KHz:inst2|c_1KHz[12]  ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.412     ; 2.957      ;
; -2.374 ; div_freq_1KHz:inst2|c_1KHz[10]  ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.056     ; 3.313      ;
; -2.371 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.309      ;
; -2.371 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.373     ; 2.993      ;
; -2.370 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.308      ;
; -2.370 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[9]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.308      ;
; -2.367 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.373     ; 2.989      ;
; -2.366 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.304      ;
; -2.366 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.373     ; 2.988      ;
; -2.365 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.303      ;
; -2.365 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.324      ;
; -2.363 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.301      ;
; -2.362 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.300      ;
; -2.358 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.296      ;
; -2.357 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.295      ;
; -2.343 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.373     ; 2.965      ;
; -2.342 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.280      ;
; -2.336 ; div_freq_1KHz:inst2|c_1KHz[7]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.254      ;
; -2.335 ; div_freq_1KHz:inst2|c_1KHz[7]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.253      ;
; -2.334 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.272      ;
; -2.332 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.270      ;
; -2.324 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[11] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.262      ;
; -2.324 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[2]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.262      ;
; -2.319 ; div_freq_1KHz:inst2|c_1KHz[8]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.237      ;
; -2.319 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[9]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.257      ;
; -2.316 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[13] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.246      ; 3.557      ;
; -2.316 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[11] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.254      ;
; -2.316 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[2]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.254      ;
; -2.311 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[9]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.249      ;
; -2.302 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.261      ;
; -2.293 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.393     ; 2.895      ;
; -2.289 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.393     ; 2.891      ;
; -2.261 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.199      ;
; -2.256 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.194      ;
; -2.255 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.193      ;
; -2.252 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[9]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.211      ;
; -2.251 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.189      ;
; -2.251 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[2]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.210      ;
; -2.250 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.188      ;
; -2.250 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[11] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.209      ;
; -2.249 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 3.208      ;
; -2.244 ; div_freq_1KHz:inst2|c_1KHz[14]  ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.412     ; 2.827      ;
; -2.238 ; div_freq_1KHz:inst2|c_1KHz[11]  ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.057     ; 3.176      ;
; -2.237 ; div_freq_1KHz:inst2|c_1KHz[9]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.155      ;
; -2.236 ; div_freq_1KHz:inst2|c_1KHz[9]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.077     ; 3.154      ;
+--------+---------------------------------+--------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'div_freq_1KHz:inst2|clk_1KHz'                                                                                                                ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.166 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 2.104      ;
; -1.163 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 2.101      ;
; -1.163 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 2.101      ;
; -1.158 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 2.097      ;
; -1.154 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 2.093      ;
; -1.131 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 2.069      ;
; -1.127 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 2.065      ;
; -1.071 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 2.009      ;
; -1.067 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 2.005      ;
; -1.024 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.962      ;
; -1.017 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.955      ;
; -1.009 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.948      ;
; -1.008 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.947      ;
; -1.007 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.946      ;
; -1.006 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.944      ;
; -0.989 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.928      ;
; -0.977 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.916      ;
; -0.968 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.906      ;
; -0.964 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.902      ;
; -0.962 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.900      ;
; -0.962 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.900      ;
; -0.956 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.894      ;
; -0.950 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.888      ;
; -0.932 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.870      ;
; -0.915 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.853      ;
; -0.904 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.842      ;
; -0.889 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.828      ;
; -0.884 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.822      ;
; -0.884 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.822      ;
; -0.882 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.820      ;
; -0.881 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.819      ;
; -0.880 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.818      ;
; -0.862 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.393     ; 1.464      ;
; -0.861 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.393     ; 1.463      ;
; -0.860 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.393     ; 1.462      ;
; -0.859 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.798      ;
; -0.858 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.797      ;
; -0.857 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.796      ;
; -0.849 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.788      ;
; -0.846 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.266      ; 2.107      ;
; -0.830 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.768      ;
; -0.827 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.765      ;
; -0.819 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.758      ;
; -0.813 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.752      ;
; -0.810 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.748      ;
; -0.771 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.709      ;
; -0.770 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.708      ;
; -0.748 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.686      ;
; -0.725 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.267      ; 1.987      ;
; -0.719 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.393     ; 1.321      ;
; -0.710 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.648      ;
; -0.694 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.393     ; 1.296      ;
; -0.692 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.630      ;
; -0.686 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.624      ;
; -0.684 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.622      ;
; -0.684 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.267      ; 1.946      ;
; -0.672 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.393     ; 1.274      ;
; -0.670 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.608      ;
; -0.669 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.608      ;
; -0.669 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.607      ;
; -0.666 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.393     ; 1.268      ;
; -0.663 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.602      ;
; -0.650 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.589      ;
; -0.646 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.266      ; 1.907      ;
; -0.623 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.266      ; 1.884      ;
; -0.612 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.394     ; 1.213      ;
; -0.612 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.394     ; 1.213      ;
; -0.612 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.394     ; 1.213      ;
; -0.612 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.394     ; 1.213      ;
; -0.612 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.394     ; 1.213      ;
; -0.610 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.549      ;
; -0.610 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.548      ;
; -0.609 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.548      ;
; -0.608 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.547      ;
; -0.607 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.545      ;
; -0.606 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.545      ;
; -0.606 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.545      ;
; -0.605 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.544      ;
; -0.604 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.543      ;
; -0.564 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.266      ; 1.825      ;
; -0.550 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.268      ; 1.813      ;
; -0.544 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.266      ; 1.805      ;
; -0.537 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.070     ; 1.462      ;
; -0.534 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.267      ; 1.796      ;
; -0.528 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.466      ;
; -0.503 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.393     ; 1.105      ;
; -0.503 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.393     ; 1.105      ;
; -0.502 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.441      ;
; -0.500 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.439      ;
; -0.489 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.428      ;
; -0.473 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.267      ; 1.735      ;
; -0.467 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.406      ;
; -0.457 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.394     ; 1.058      ;
; -0.457 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.394     ; 1.058      ;
; -0.457 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.394     ; 1.058      ;
; -0.457 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.394     ; 1.058      ;
; -0.443 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.267      ; 1.705      ;
; -0.429 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.057     ; 1.367      ;
; -0.429 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.267      ; 1.691      ;
; -0.420 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.056     ; 1.359      ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'div_freq_30KHz:inst3|clk_30KHz'                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.815 ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.754      ;
; -0.765 ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.704      ;
; -0.664 ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.603      ;
; -0.633 ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.572      ;
; -0.623 ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.562      ;
; -0.601 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.540      ;
; -0.596 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.535      ;
; -0.583 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.522      ;
; -0.539 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.478      ;
; -0.528 ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.467      ;
; -0.502 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.441      ;
; -0.501 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.440      ;
; -0.499 ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.438      ;
; -0.498 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.437      ;
; -0.496 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.435      ;
; -0.484 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.423      ;
; -0.483 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.422      ;
; -0.439 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.378      ;
; -0.437 ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.376      ;
; -0.433 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.372      ;
; -0.411 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.350      ;
; -0.402 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.341      ;
; -0.401 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.340      ;
; -0.399 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.338      ;
; -0.398 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.337      ;
; -0.396 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.335      ;
; -0.394 ; op_controller:inst|rt                                                                            ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.069     ; 1.320      ;
; -0.384 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.323      ;
; -0.383 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.322      ;
; -0.381 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.320      ;
; -0.342 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.281      ;
; -0.339 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.278      ;
; -0.334 ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.273      ;
; -0.333 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.272      ;
; -0.332 ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.271      ;
; -0.311 ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.265      ; 1.571      ;
; -0.311 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.250      ;
; -0.298 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.237      ;
; -0.297 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.236      ;
; -0.296 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.235      ;
; -0.253 ; op_controller:inst|rt                                                                            ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.389     ; 0.859      ;
; -0.242 ; op_controller:inst|load                                                                          ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.069     ; 1.168      ;
; -0.219 ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.158      ;
; -0.191 ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.standby                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.130      ;
; -0.094 ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 1.033      ;
; -0.084 ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.265      ; 1.344      ;
; -0.042 ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.265      ; 1.302      ;
; -0.033 ; op_controller:inst|load                                                                          ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.389     ; 0.639      ;
; 0.035  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 0.904      ;
; 0.044  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.265      ; 1.216      ;
; 0.046  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 0.893      ;
; 0.049  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 0.890      ;
; 0.055  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 0.884      ;
; 0.057  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 0.882      ;
; 0.065  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.265      ; 1.195      ;
; 0.066  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 0.873      ;
; 0.067  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 0.872      ;
; 0.067  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 0.872      ;
; 0.071  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 0.868      ;
; 0.081  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.265      ; 1.179      ;
; 0.138  ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.241      ; 2.788      ;
; 0.224  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.265      ; 1.036      ;
; 0.377  ; dsf_shiftregister:inst12|speed_register[0]                                                       ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 0.562      ;
; 0.377  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 0.562      ;
; 0.377  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.standby                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.056     ; 0.562      ;
; 0.403  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.241      ; 2.523      ;
; 0.403  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.241      ; 2.523      ;
; 0.403  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.241      ; 2.523      ;
; 0.403  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.241      ; 2.523      ;
; 0.403  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.241      ; 2.523      ;
; 0.403  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.241      ; 2.523      ;
; 0.403  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.241      ; 2.523      ;
; 0.403  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 2.241      ; 2.523      ;
; 0.706  ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.241      ; 2.720      ;
; 0.865  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.241      ; 2.561      ;
; 0.865  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.241      ; 2.561      ;
; 0.865  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.241      ; 2.561      ;
; 0.865  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.241      ; 2.561      ;
; 0.865  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.241      ; 2.561      ;
; 0.865  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.241      ; 2.561      ;
; 0.865  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.241      ; 2.561      ;
; 0.865  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 2.241      ; 2.561      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'div_freq_30KHz:inst3|clk_30KHz'                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.174 ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.350      ; 2.510      ;
; -0.123 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.350      ; 2.561      ;
; -0.123 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.350      ; 2.561      ;
; -0.123 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.350      ; 2.561      ;
; -0.123 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.350      ; 2.561      ;
; -0.123 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.350      ; 2.561      ;
; -0.123 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.350      ; 2.561      ;
; -0.123 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.350      ; 2.561      ;
; -0.123 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 2.350      ; 2.561      ;
; 0.298  ; op_controller:inst|load                                                                          ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.069      ; 0.511      ;
; 0.311  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.standby                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; dsf_shiftregister:inst12|speed_register[0]                                                       ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.332  ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.350      ; 2.516      ;
; 0.341  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.350      ; 2.525      ;
; 0.341  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.350      ; 2.525      ;
; 0.341  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.350      ; 2.525      ;
; 0.341  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.350      ; 2.525      ;
; 0.341  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.350      ; 2.525      ;
; 0.341  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.350      ; 2.525      ;
; 0.341  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.350      ; 2.525      ;
; 0.341  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 2.350      ; 2.525      ;
; 0.446  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.390      ; 0.980      ;
; 0.500  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.700      ;
; 0.502  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.702      ;
; 0.503  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.703      ;
; 0.503  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.703      ;
; 0.504  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.704      ;
; 0.516  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.716      ;
; 0.517  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.717      ;
; 0.517  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.717      ;
; 0.570  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.390      ; 1.104      ;
; 0.590  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.790      ;
; 0.604  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.390      ; 1.138      ;
; 0.622  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.390      ; 1.156      ;
; 0.662  ; op_controller:inst|load                                                                          ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; -0.264     ; 0.542      ;
; 0.665  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.865      ;
; 0.694  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.390      ; 1.228      ;
; 0.731  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.390      ; 1.265      ;
; 0.744  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.944      ;
; 0.747  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.947      ;
; 0.748  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.948      ;
; 0.751  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.951      ;
; 0.752  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.952      ;
; 0.753  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.953      ;
; 0.758  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.958      ;
; 0.758  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.958      ;
; 0.760  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.960      ;
; 0.765  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.965      ;
; 0.772  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 0.972      ;
; 0.777  ; op_controller:inst|rt                                                                            ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.069      ; 0.990      ;
; 0.833  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.033      ;
; 0.836  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.036      ;
; 0.837  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.037      ;
; 0.839  ; op_controller:inst|rt                                                                            ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; -0.264     ; 0.719      ;
; 0.841  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.standby                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.041      ;
; 0.843  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.043      ;
; 0.844  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.044      ;
; 0.847  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.047      ;
; 0.849  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.049      ;
; 0.854  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.054      ;
; 0.856  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.056      ;
; 0.861  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.061      ;
; 0.875  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.075      ;
; 0.901  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.101      ;
; 0.911  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.111      ;
; 0.920  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.390      ; 1.454      ;
; 0.928  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.128      ;
; 0.932  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.132      ;
; 0.933  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.133      ;
; 0.940  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.140      ;
; 0.941  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.141      ;
; 0.943  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.143      ;
; 0.945  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.145      ;
; 0.950  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.150      ;
; 1.029  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.229      ;
; 1.039  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.239      ;
; 1.099  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.299      ;
; 1.125  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.325      ;
; 1.204  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.404      ;
; 1.223  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.423      ;
; 1.303  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.056      ; 1.503      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_fpga_50MHz'                                                                                                                             ;
+--------+----------------------------------+----------------------------------+--------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------------------------+----------------+--------------+------------+------------+
; -0.058 ; div_freq_30KHz:inst3|clk_30KHz   ; div_freq_30KHz:inst3|clk_30KHz   ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; 0.000        ; 1.879      ; 2.175      ;
; 0.113  ; div_freq_1KHz:inst2|clk_1KHz     ; div_freq_1KHz:inst2|clk_1KHz     ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; 0.000        ; 1.866      ; 2.333      ;
; 0.445  ; div_freq_30KHz:inst3|clk_30KHz   ; div_freq_30KHz:inst3|clk_30KHz   ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; -0.500       ; 1.879      ; 2.178      ;
; 0.557  ; div_freq_1KHz:inst2|clk_1KHz     ; div_freq_1KHz:inst2|clk_1KHz     ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; -0.500       ; 1.866      ; 2.277      ;
; 0.872  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.073      ;
; 0.872  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.073      ;
; 0.936  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.137      ;
; 1.032  ; div_freq_1KHz:inst2|c_1KHz[15]   ; div_freq_1KHz:inst2|c_1KHz[15]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.070      ; 1.246      ;
; 1.052  ; div_freq_1KHz:inst2|c_1KHz[15]   ; div_freq_1KHz:inst2|c_1KHz[14]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.070      ; 1.266      ;
; 1.099  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[0]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.300      ;
; 1.118  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.070      ; 1.332      ;
; 1.118  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.319      ;
; 1.127  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.328      ;
; 1.134  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.335      ;
; 1.160  ; div_freq_1KHz:inst2|c_1KHz[8]    ; div_freq_1KHz:inst2|c_1KHz[8]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.361      ;
; 1.177  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.394      ; 1.715      ;
; 1.183  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.384      ;
; 1.189  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[9]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.390      ;
; 1.189  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.390      ;
; 1.210  ; div_freq_1KHz:inst2|c_1KHz[5]    ; div_freq_1KHz:inst2|c_1KHz[5]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.411      ;
; 1.212  ; div_freq_30KHz:inst3|c_30KHz[5]  ; div_freq_30KHz:inst3|c_30KHz[5]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.413      ;
; 1.212  ; div_freq_1KHz:inst2|c_1KHz[4]    ; div_freq_1KHz:inst2|c_1KHz[4]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.413      ;
; 1.212  ; div_freq_1KHz:inst2|c_1KHz[0]    ; div_freq_1KHz:inst2|c_1KHz[0]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.413      ;
; 1.213  ; div_freq_30KHz:inst3|c_30KHz[6]  ; div_freq_30KHz:inst3|c_30KHz[6]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.414      ;
; 1.215  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[9]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.416      ;
; 1.217  ; div_freq_1KHz:inst2|c_1KHz[2]    ; div_freq_1KHz:inst2|c_1KHz[2]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.418      ;
; 1.222  ; div_freq_30KHz:inst3|c_30KHz[7]  ; div_freq_30KHz:inst3|c_30KHz[7]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.423      ;
; 1.229  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.430      ;
; 1.230  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.394      ; 1.768      ;
; 1.233  ; div_freq_1KHz:inst2|c_1KHz[7]    ; div_freq_1KHz:inst2|c_1KHz[7]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.434      ;
; 1.234  ; div_freq_1KHz:inst2|c_1KHz[12]   ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.070      ; 1.448      ;
; 1.241  ; div_freq_1KHz:inst2|c_1KHz[1]    ; div_freq_1KHz:inst2|c_1KHz[1]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.442      ;
; 1.245  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[14]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.392      ; 1.781      ;
; 1.249  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.392      ; 1.785      ;
; 1.251  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[15]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.392      ; 1.787      ;
; 1.251  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.394      ; 1.789      ;
; 1.265  ; div_freq_1KHz:inst2|c_1KHz[8]    ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.392      ; 1.801      ;
; 1.285  ; div_freq_30KHz:inst3|c_30KHz[1]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.486      ;
; 1.288  ; div_freq_30KHz:inst3|c_30KHz[6]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.394      ; 1.826      ;
; 1.291  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.492      ;
; 1.306  ; div_freq_30KHz:inst3|c_30KHz[1]  ; div_freq_30KHz:inst3|c_30KHz[1]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.507      ;
; 1.309  ; div_freq_30KHz:inst3|c_30KHz[7]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.394      ; 1.847      ;
; 1.324  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[5]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.525      ;
; 1.326  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.267     ; 1.203      ;
; 1.327  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.267     ; 1.204      ;
; 1.336  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[6]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.537      ;
; 1.337  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.394      ; 1.875      ;
; 1.346  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.394      ; 1.884      ;
; 1.349  ; div_freq_1KHz:inst2|c_1KHz[7]    ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.392      ; 1.885      ;
; 1.350  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[0]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.267     ; 1.227      ;
; 1.351  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.267     ; 1.228      ;
; 1.353  ; div_freq_1KHz:inst2|c_1KHz[14]   ; div_freq_1KHz:inst2|c_1KHz[15]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.070      ; 1.567      ;
; 1.364  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.565      ;
; 1.372  ; div_freq_30KHz:inst3|c_30KHz[5]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.394      ; 1.910      ;
; 1.374  ; div_freq_1KHz:inst2|c_1KHz[14]   ; div_freq_1KHz:inst2|c_1KHz[14]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.070      ; 1.588      ;
; 1.376  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[1]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.577      ;
; 1.380  ; div_freq_30KHz:inst3|c_30KHz[1]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.581      ;
; 1.380  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.581      ;
; 1.381  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.582      ;
; 1.390  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[0]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.591      ;
; 1.393  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.594      ;
; 1.394  ; div_freq_1KHz:inst2|c_1KHz[10]   ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.412      ; 1.950      ;
; 1.401  ; div_freq_30KHz:inst3|c_30KHz[6]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.602      ;
; 1.404  ; div_freq_1KHz:inst2|c_1KHz[7]    ; div_freq_1KHz:inst2|c_1KHz[8]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.605      ;
; 1.404  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[0]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.605      ;
; 1.405  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.606      ;
; 1.408  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[7]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.609      ;
; 1.408  ; div_freq_1KHz:inst2|c_1KHz[5]    ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.392      ; 1.944      ;
; 1.410  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[5]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.611      ;
; 1.419  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[1]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.620      ;
; 1.419  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[5]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.620      ;
; 1.421  ; div_freq_30KHz:inst3|c_30KHz[1]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.622      ;
; 1.422  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[6]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.623      ;
; 1.422  ; div_freq_30KHz:inst3|c_30KHz[7]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.623      ;
; 1.424  ; div_freq_1KHz:inst2|c_1KHz[12]   ; div_freq_1KHz:inst2|c_1KHz[15]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.070      ; 1.638      ;
; 1.426  ; div_freq_1KHz:inst2|c_1KHz[12]   ; div_freq_1KHz:inst2|c_1KHz[14]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.070      ; 1.640      ;
; 1.426  ; div_freq_1KHz:inst2|c_1KHz[8]    ; div_freq_1KHz:inst2|c_1KHz[14]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.392      ; 1.962      ;
; 1.431  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[6]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.632      ;
; 1.432  ; div_freq_1KHz:inst2|c_1KHz[8]    ; div_freq_1KHz:inst2|c_1KHz[15]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.392      ; 1.968      ;
; 1.433  ; div_freq_1KHz:inst2|c_1KHz[0]    ; div_freq_1KHz:inst2|c_1KHz[2]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.634      ;
; 1.433  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.634      ;
; 1.434  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.635      ;
; 1.445  ; div_freq_1KHz:inst2|c_1KHz[15]   ; div_freq_1KHz:inst2|c_1KHz[10]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.286     ; 1.303      ;
; 1.445  ; div_freq_30KHz:inst3|c_30KHz[6]  ; div_freq_30KHz:inst3|c_30KHz[7]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.646      ;
; 1.448  ; div_freq_1KHz:inst2|c_1KHz[0]    ; div_freq_1KHz:inst2|c_1KHz[1]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.649      ;
; 1.448  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.394      ; 1.986      ;
; 1.450  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.651      ;
; 1.454  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.655      ;
; 1.456  ; div_freq_1KHz:inst2|c_1KHz[1]    ; div_freq_1KHz:inst2|c_1KHz[2]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.657      ;
; 1.457  ; div_freq_30KHz:inst3|c_30KHz[5]  ; div_freq_30KHz:inst3|c_30KHz[6]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.658      ;
; 1.457  ; div_freq_1KHz:inst2|c_1KHz[4]    ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.392      ; 1.993      ;
; 1.459  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.660      ;
; 1.463  ; div_freq_1KHz:inst2|c_1KHz[5]    ; div_freq_1KHz:inst2|c_1KHz[8]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.664      ;
; 1.464  ; div_freq_1KHz:inst2|c_1KHz[8]    ; div_freq_1KHz:inst2|c_1KHz[9]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.665      ;
; 1.468  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[13]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.373      ; 1.985      ;
; 1.470  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[5]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.671      ;
; 1.474  ; div_freq_1KHz:inst2|c_1KHz[2]    ; div_freq_1KHz:inst2|c_1KHz[4]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.675      ;
; 1.475  ; div_freq_1KHz:inst2|c_1KHz[15]   ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.070      ; 1.689      ;
; 1.475  ; div_freq_30KHz:inst3|c_30KHz[7]  ; div_freq_30KHz:inst3|c_30KHz[0]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.676      ;
; 1.478  ; div_freq_30KHz:inst3|c_30KHz[7]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.057      ; 1.679      ;
+--------+----------------------------------+----------------------------------+--------------------------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'div_freq_1KHz:inst2|clk_1KHz'                                                                                                                ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.297 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.070      ; 0.511      ;
; 0.311 ; pulse_box:inst13|trig_pulse ; pulse_box:inst13|trig_pulse ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.331 ; pulse_box:inst13|charged    ; pulse_box:inst13|trig_pulse ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 0.531      ;
; 0.597 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.070      ; 0.811      ;
; 0.649 ; pulse_box:inst13|trig_pulse ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; -0.500       ; 0.368      ; 0.681      ;
; 0.710 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.394      ; 1.248      ;
; 0.715 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.394      ; 1.253      ;
; 0.762 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 0.963      ;
; 0.778 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 0.979      ;
; 0.785 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 0.986      ;
; 0.849 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.393      ; 1.386      ;
; 0.852 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.053      ;
; 0.854 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.393      ; 1.391      ;
; 0.860 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.268     ; 0.736      ;
; 0.860 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.268     ; 0.736      ;
; 0.862 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.268     ; 0.738      ;
; 0.867 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.393      ; 1.404      ;
; 0.871 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.071      ;
; 0.871 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.071      ;
; 0.876 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.076      ;
; 0.876 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.076      ;
; 0.885 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.393      ; 1.422      ;
; 0.907 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.393      ; 1.444      ;
; 0.955 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.267     ; 0.832      ;
; 0.956 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.267     ; 0.833      ;
; 0.956 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.267     ; 0.833      ;
; 0.957 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.267     ; 0.834      ;
; 0.958 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.159      ;
; 0.958 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.393      ; 1.495      ;
; 0.990 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.071      ; 1.205      ;
; 0.993 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.069      ; 1.206      ;
; 0.994 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.394      ; 1.532      ;
; 1.007 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.208      ;
; 1.010 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.211      ;
; 1.015 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.216      ;
; 1.016 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.217      ;
; 1.018 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.219      ;
; 1.020 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.221      ;
; 1.021 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.394      ; 1.559      ;
; 1.021 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.222      ;
; 1.023 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.267     ; 0.900      ;
; 1.030 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.231      ;
; 1.043 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.393      ; 1.580      ;
; 1.051 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.251      ;
; 1.056 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.393      ; 1.593      ;
; 1.056 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.256      ;
; 1.062 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.262      ;
; 1.073 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.273      ;
; 1.096 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.393      ; 1.633      ;
; 1.103 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.304      ;
; 1.103 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.304      ;
; 1.109 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.310      ;
; 1.116 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.317      ;
; 1.141 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.394      ; 1.679      ;
; 1.151 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.267     ; 1.028      ;
; 1.151 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.267     ; 1.028      ;
; 1.154 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.354      ;
; 1.155 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.355      ;
; 1.158 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.359      ;
; 1.165 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.365      ;
; 1.187 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.388      ;
; 1.188 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.268     ; 1.064      ;
; 1.188 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.389      ;
; 1.188 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.389      ;
; 1.191 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.392      ;
; 1.192 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.393      ;
; 1.193 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.394      ;
; 1.196 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.397      ;
; 1.197 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.397      ;
; 1.197 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.397      ;
; 1.201 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.402      ;
; 1.219 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.419      ;
; 1.220 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.394      ; 1.758      ;
; 1.237 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.437      ;
; 1.241 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.442      ;
; 1.259 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.459      ;
; 1.264 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.464      ;
; 1.266 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.466      ;
; 1.274 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.474      ;
; 1.284 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.484      ;
; 1.290 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.266     ; 1.168      ;
; 1.294 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.495      ;
; 1.296 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.266     ; 1.174      ;
; 1.300 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.501      ;
; 1.302 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.502      ;
; 1.306 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.506      ;
; 1.310 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.510      ;
; 1.331 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.267     ; 1.208      ;
; 1.336 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.537      ;
; 1.342 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.543      ;
; 1.348 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.267     ; 1.225      ;
; 1.349 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.549      ;
; 1.357 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.557      ;
; 1.362 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.562      ;
; 1.365 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.565      ;
; 1.395 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.595      ;
; 1.396 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.596      ;
; 1.408 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.608      ;
; 1.441 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.057      ; 1.642      ;
; 1.442 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.056      ; 1.642      ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'op_controller:inst|en_count'                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                 ; Launch Clock                   ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+
; 3.088 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.743     ; 0.855      ;
; 3.164 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.743     ; 0.931      ;
; 3.280 ; dsf_shiftregister:inst12|speed_register[0]                                                       ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.744     ; 1.046      ;
; 3.404 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.743     ; 1.171      ;
; 3.606 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.743     ; 1.373      ;
; 3.674 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.743     ; 1.441      ;
; 3.763 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.743     ; 1.530      ;
; 3.765 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.743     ; 1.532      ;
; 3.816 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.743     ; 1.583      ;
+-------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_fpga_50MHz'                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|clk_1KHz         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|clk_30KHz       ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[0]        ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[10]       ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[11]       ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[1]        ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[2]        ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[3]        ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[4]        ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[5]        ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[6]        ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[7]        ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[8]        ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[9]        ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|clk_1KHz         ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[0]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[1]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[2]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[3]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[4]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[5]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[6]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[7]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[8]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[9]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|clk_30KHz       ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[12]       ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[14]       ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[15]       ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[13]       ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[10]     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[0]|clk                  ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[10]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[11]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[1]|clk                  ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[2]|clk                  ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[3]|clk                  ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[4]|clk                  ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[5]|clk                  ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[6]|clk                  ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[7]|clk                  ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[8]|clk                  ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[9]|clk                  ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|clk_1KHz|clk                   ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[0]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[1]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[2]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[3]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[4]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[5]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[6]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[7]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[8]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[9]|clk                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|clk_30KHz|clk                  ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[12]|clk                 ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[14]|clk                 ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[15]|clk                 ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[13]|clk                 ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[10]|clk                ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~input|o               ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~inputclkctrl|inclk[0] ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~inputclkctrl|outclk   ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[13]       ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[10]     ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[12]       ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[14]       ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[15]       ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[0]        ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[10]       ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[11]       ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[1]        ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'div_freq_30KHz:inst3|clk_30KHz'                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; dsf_shiftregister:inst12|speed_register[0]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|en_count                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|led_door                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|load                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|rt                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.hold                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.power_engine                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.set_speed                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.standby                                                      ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|led_door                                                                      ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|load                                                                          ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|rt                                                                            ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; dsf_shiftregister:inst12|speed_register[0]                                                       ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|en_count                                                                      ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.hold                                                         ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.power_engine                                                 ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.set_speed                                                    ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.standby                                                      ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; dsf_shiftregister:inst12|speed_register[0]                                                       ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|en_count                                                                      ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.hold                                                         ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.power_engine                                                 ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.set_speed                                                    ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.standby                                                      ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|led_door                                                                      ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|load                                                                          ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|rt                                                                            ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst12|speed_register[0]|clk                                                                     ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|en_count|clk                                                                                ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.hold|clk                                                                   ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.power_engine|clk                                                           ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.set_speed|clk                                                              ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.standby|clk                                                                ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|led_door|clk                                                                                ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|load|clk                                                                                    ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|rt|clk                                                                                      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz~clkctrl|inclk[0]                                                                 ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz~clkctrl|outclk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz|q                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz|q                                                                                ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz~clkctrl|inclk[0]                                                                 ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz~clkctrl|outclk                                                                   ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|led_door|clk                                                                                ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|load|clk                                                                                    ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|rt|clk                                                                                      ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst12|speed_register[0]|clk                                                                     ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|en_count|clk                                                                                ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.hold|clk                                                                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.power_engine|clk                                                           ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.set_speed|clk                                                              ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.standby|clk                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'div_freq_1KHz:inst2|clk_1KHz'                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|buz            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|charged        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|trig_pulse     ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|charged        ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|trig_pulse     ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[9]     ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[0]     ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[1]     ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[2]     ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[3]     ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[4]     ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[5]     ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[6]     ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[7]     ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[8]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|buz            ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|buz            ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[3]     ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[6]     ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[7]     ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[8]     ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[0]     ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[1]     ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[2]     ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[4]     ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[5]     ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[9]     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|charged        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|trig_pulse     ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|buz|clk                  ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[3]|clk           ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[6]|clk           ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[7]|clk           ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[8]|clk           ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst13|charged|clk              ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst13|trig_pulse|clk           ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[0]|clk           ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[1]|clk           ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[2]|clk           ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[4]|clk           ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[5]|clk           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[9]|clk           ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz~clkctrl|inclk[0] ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz|q                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz~clkctrl|inclk[0] ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz~clkctrl|outclk   ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[9]|clk           ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst13|charged|clk              ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst13|trig_pulse|clk           ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[0]|clk           ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[1]|clk           ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[2]|clk           ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[3]|clk           ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[4]|clk           ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[5]|clk           ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[6]|clk           ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[7]|clk           ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[8]|clk           ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|buz|clk                  ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'op_controller:inst|en_count'                                                       ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------+
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; op_controller:inst|en_count ; Rise       ; inst8|ls|datac          ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; op_controller:inst|en_count ; Fall       ; signal_compare:inst8|ls ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; op_controller:inst|en_count ; Rise       ; inst|en_count|q         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; op_controller:inst|en_count ; Rise       ; inst|en_count|q         ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; op_controller:inst|en_count ; Fall       ; signal_compare:inst8|ls ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; op_controller:inst|en_count ; Rise       ; inst8|ls|datac          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; eot       ; div_freq_1KHz:inst2|clk_1KHz   ; 0.894 ; 1.227 ; Fall       ; div_freq_1KHz:inst2|clk_1KHz   ;
; door      ; div_freq_30KHz:inst3|clk_30KHz ; 0.736 ; 1.024 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; enable    ; div_freq_30KHz:inst3|clk_30KHz ; 1.240 ; 1.340 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; local     ; div_freq_30KHz:inst3|clk_30KHz ; 2.059 ; 2.460 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; remote    ; div_freq_30KHz:inst3|clk_30KHz ; 1.025 ; 1.325 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; eot       ; div_freq_1KHz:inst2|clk_1KHz   ; -0.278 ; -0.572 ; Fall       ; div_freq_1KHz:inst2|clk_1KHz   ;
; door      ; div_freq_30KHz:inst3|clk_30KHz ; -0.362 ; -0.636 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; enable    ; div_freq_30KHz:inst3|clk_30KHz ; 0.683  ; 0.510  ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; local     ; div_freq_30KHz:inst3|clk_30KHz ; -0.479 ; -0.789 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; remote    ; div_freq_30KHz:inst3|clk_30KHz ; 0.525  ; 0.357  ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; buzzer     ; div_freq_1KHz:inst2|clk_1KHz   ; 6.058 ; 6.048 ; Rise       ; div_freq_1KHz:inst2|clk_1KHz   ;
; in0        ; div_freq_30KHz:inst3|clk_30KHz ; 6.242 ; 6.188 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in1        ; div_freq_30KHz:inst3|clk_30KHz ; 6.212 ; 6.267 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; led_door   ; div_freq_30KHz:inst3|clk_30KHz ; 5.805 ; 5.804 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in0        ; op_controller:inst|en_count    ; 3.350 ;       ; Rise       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ; 3.410 ;       ; Rise       ; op_controller:inst|en_count    ;
; duty_cycle ; op_controller:inst|en_count    ; 3.443 ; 3.420 ; Fall       ; op_controller:inst|en_count    ;
; in0        ; op_controller:inst|en_count    ;       ; 3.406 ; Fall       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ;       ; 3.425 ; Fall       ; op_controller:inst|en_count    ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; buzzer     ; div_freq_1KHz:inst2|clk_1KHz   ; 5.822 ; 5.812 ; Rise       ; div_freq_1KHz:inst2|clk_1KHz   ;
; in0        ; div_freq_30KHz:inst3|clk_30KHz ; 5.948 ; 5.904 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in1        ; div_freq_30KHz:inst3|clk_30KHz ; 5.927 ; 5.971 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; led_door   ; div_freq_30KHz:inst3|clk_30KHz ; 5.578 ; 5.577 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in0        ; op_controller:inst|en_count    ; 3.228 ;       ; Rise       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ; 3.286 ;       ; Rise       ; op_controller:inst|en_count    ;
; duty_cycle ; op_controller:inst|en_count    ; 3.317 ; 3.295 ; Fall       ; op_controller:inst|en_count    ;
; in0        ; op_controller:inst|en_count    ;       ; 3.284 ; Fall       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ;       ; 3.301 ; Fall       ; op_controller:inst|en_count    ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; op_controller:inst|en_count    ; -2.282 ; -2.282        ;
; clk_fpga_50MHz                 ; -1.503 ; -31.659       ;
; div_freq_1KHz:inst2|clk_1KHz   ; -0.369 ; -2.845        ;
; div_freq_30KHz:inst3|clk_30KHz ; -0.094 ; -0.215        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; div_freq_30KHz:inst3|clk_30KHz ; -0.183 ; -1.367        ;
; clk_fpga_50MHz                 ; -0.145 ; -0.194        ;
; div_freq_1KHz:inst2|clk_1KHz   ; 0.178  ; 0.000         ;
; op_controller:inst|en_count    ; 2.127  ; 0.000         ;
+--------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_fpga_50MHz                 ; -3.000 ; -34.008       ;
; div_freq_30KHz:inst3|clk_30KHz ; -1.000 ; -17.000       ;
; div_freq_1KHz:inst2|clk_1KHz   ; -1.000 ; -13.000       ;
; op_controller:inst|en_count    ; 0.456  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'op_controller:inst|en_count'                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                 ; Launch Clock                   ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+
; -2.282 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.195     ; 1.095      ;
; -2.276 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.195     ; 1.089      ;
; -2.244 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.195     ; 1.057      ;
; -2.172 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.195     ; 0.985      ;
; -2.161 ; dsf_shiftregister:inst12|speed_register[0]                                                       ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.195     ; 0.974      ;
; -2.106 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.195     ; 0.919      ;
; -2.102 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.195     ; 0.915      ;
; -2.004 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.195     ; 0.817      ;
; -1.832 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; 0.500        ; -1.195     ; 0.645      ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_fpga_50MHz'                                                                                                         ;
+--------+---------------------------------+--------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                        ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------+----------------+----------------+--------------+------------+------------+
; -1.503 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 2.454      ;
; -1.409 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 2.360      ;
; -1.409 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 2.360      ;
; -1.377 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.315      ;
; -1.376 ; div_freq_30KHz:inst3|c_30KHz[1] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.326      ;
; -1.366 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.304      ;
; -1.320 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.258      ;
; -1.308 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 2.259      ;
; -1.292 ; div_freq_30KHz:inst3|c_30KHz[0] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.242      ;
; -1.283 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.221      ;
; -1.283 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.221      ;
; -1.276 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.024     ; 2.239      ;
; -1.276 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.024     ; 2.239      ;
; -1.275 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.236     ; 2.026      ;
; -1.274 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.024     ; 2.237      ;
; -1.263 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.024     ; 2.226      ;
; -1.260 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.024     ; 2.223      ;
; -1.245 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.183      ;
; -1.235 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.024     ; 2.198      ;
; -1.226 ; div_freq_30KHz:inst3|c_30KHz[5] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.176      ;
; -1.223 ; div_freq_30KHz:inst3|c_30KHz[2] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.173      ;
; -1.223 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.161      ;
; -1.223 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.161      ;
; -1.222 ; div_freq_1KHz:inst2|c_1KHz[5]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.160      ;
; -1.219 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 2.170      ;
; -1.219 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 2.170      ;
; -1.218 ; div_freq_1KHz:inst2|c_1KHz[11]  ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.156      ;
; -1.218 ; div_freq_30KHz:inst3|c_30KHz[3] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.168      ;
; -1.217 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[13] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.156      ; 2.360      ;
; -1.199 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[2]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.024     ; 2.162      ;
; -1.197 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[11] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.024     ; 2.160      ;
; -1.191 ; div_freq_1KHz:inst2|c_1KHz[3]   ; div_freq_1KHz:inst2|c_1KHz[9]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.024     ; 2.154      ;
; -1.175 ; div_freq_30KHz:inst3|c_30KHz[7] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.125      ;
; -1.175 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.113      ;
; -1.175 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.113      ;
; -1.171 ; div_freq_1KHz:inst2|c_1KHz[7]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.109      ;
; -1.156 ; div_freq_30KHz:inst3|c_30KHz[6] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.106      ;
; -1.153 ; div_freq_30KHz:inst3|c_30KHz[4] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.103      ;
; -1.150 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.100      ;
; -1.150 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.100      ;
; -1.148 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.098      ;
; -1.139 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.089      ;
; -1.139 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.089      ;
; -1.137 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.087      ;
; -1.137 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.087      ;
; -1.135 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.224     ; 1.898      ;
; -1.135 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.224     ; 1.898      ;
; -1.134 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.084      ;
; -1.133 ; div_freq_1KHz:inst2|c_1KHz[5]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.071      ;
; -1.133 ; div_freq_1KHz:inst2|c_1KHz[5]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.071      ;
; -1.133 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.224     ; 1.896      ;
; -1.125 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.075      ;
; -1.122 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.224     ; 1.885      ;
; -1.110 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.024     ; 2.073      ;
; -1.110 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.024     ; 2.073      ;
; -1.109 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.059      ;
; -1.108 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.024     ; 2.071      ;
; -1.107 ; div_freq_30KHz:inst3|c_30KHz[8] ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.057      ;
; -1.104 ; div_freq_1KHz:inst2|c_1KHz[9]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.042      ;
; -1.102 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.040      ;
; -1.102 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.040      ;
; -1.098 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.048      ;
; -1.096 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.024     ; 2.059      ;
; -1.093 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.043      ;
; -1.093 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.043      ;
; -1.091 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[13] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.143      ; 2.221      ;
; -1.091 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.041      ;
; -1.090 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.236     ; 1.841      ;
; -1.089 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.236     ; 1.840      ;
; -1.085 ; div_freq_1KHz:inst2|c_1KHz[10]  ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.036     ; 2.036      ;
; -1.082 ; div_freq_1KHz:inst2|c_1KHz[7]   ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.020      ;
; -1.082 ; div_freq_1KHz:inst2|c_1KHz[7]   ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.020      ;
; -1.079 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.029      ;
; -1.078 ; div_freq_1KHz:inst2|c_1KHz[11]  ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.028      ;
; -1.078 ; div_freq_1KHz:inst2|c_1KHz[11]  ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.028      ;
; -1.076 ; div_freq_1KHz:inst2|c_1KHz[11]  ; div_freq_1KHz:inst2|c_1KHz[4]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.026      ;
; -1.074 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.024      ;
; -1.073 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[2]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.023      ;
; -1.071 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[11] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.021      ;
; -1.070 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.024     ; 2.033      ;
; -1.065 ; div_freq_1KHz:inst2|c_1KHz[11]  ; div_freq_1KHz:inst2|c_1KHz[8]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.015      ;
; -1.065 ; div_freq_1KHz:inst2|c_1KHz[1]   ; div_freq_1KHz:inst2|c_1KHz[9]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.015      ;
; -1.063 ; div_freq_1KHz:inst2|c_1KHz[12]  ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.250     ; 1.800      ;
; -1.062 ; div_freq_1KHz:inst2|c_1KHz[11]  ; div_freq_1KHz:inst2|c_1KHz[6]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.000      ;
; -1.062 ; div_freq_1KHz:inst2|c_1KHz[11]  ; div_freq_1KHz:inst2|c_1KHz[3]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 2.000      ;
; -1.062 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[2]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.012      ;
; -1.060 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[11] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.010      ;
; -1.056 ; div_freq_1KHz:inst2|c_1KHz[8]   ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.049     ; 1.994      ;
; -1.054 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[9]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.004      ;
; -1.052 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 2.002      ;
; -1.049 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[2]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.224     ; 1.812      ;
; -1.047 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[11] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.224     ; 1.810      ;
; -1.047 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.224     ; 1.810      ;
; -1.047 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[0]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.224     ; 1.810      ;
; -1.045 ; div_freq_1KHz:inst2|c_1KHz[13]  ; div_freq_1KHz:inst2|c_1KHz[9]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.224     ; 1.808      ;
; -1.031 ; div_freq_1KHz:inst2|c_1KHz[0]   ; div_freq_1KHz:inst2|c_1KHz[13] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.143      ; 2.161      ;
; -1.027 ; div_freq_1KHz:inst2|c_1KHz[6]   ; div_freq_1KHz:inst2|c_1KHz[13] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.156      ; 2.170      ;
; -1.026 ; div_freq_1KHz:inst2|c_1KHz[2]   ; div_freq_1KHz:inst2|c_1KHz[1]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 1.976      ;
; -1.018 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[5]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 1.968      ;
; -1.018 ; div_freq_1KHz:inst2|c_1KHz[4]   ; div_freq_1KHz:inst2|c_1KHz[7]  ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.037     ; 1.968      ;
+--------+---------------------------------+--------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'div_freq_1KHz:inst2|clk_1KHz'                                                                                                                ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.369 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.319      ;
; -0.362 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.312      ;
; -0.352 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.302      ;
; -0.345 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.295      ;
; -0.335 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.285      ;
; -0.334 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.284      ;
; -0.334 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.284      ;
; -0.309 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.259      ;
; -0.302 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.252      ;
; -0.283 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.233      ;
; -0.266 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.216      ;
; -0.256 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.206      ;
; -0.249 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.199      ;
; -0.248 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.198      ;
; -0.240 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.190      ;
; -0.240 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.190      ;
; -0.239 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.189      ;
; -0.233 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.183      ;
; -0.228 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.178      ;
; -0.227 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.177      ;
; -0.220 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.170      ;
; -0.210 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.160      ;
; -0.204 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.154      ;
; -0.197 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.147      ;
; -0.187 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.137      ;
; -0.184 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.134      ;
; -0.178 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.128      ;
; -0.177 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.127      ;
; -0.168 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.118      ;
; -0.167 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.117      ;
; -0.167 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.117      ;
; -0.157 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.107      ;
; -0.156 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.106      ;
; -0.156 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.106      ;
; -0.146 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.154      ; 1.287      ;
; -0.141 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.091      ;
; -0.132 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.236     ; 0.883      ;
; -0.131 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.236     ; 0.882      ;
; -0.131 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.236     ; 0.882      ;
; -0.131 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.081      ;
; -0.127 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.077      ;
; -0.118 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.068      ;
; -0.117 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.067      ;
; -0.114 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.064      ;
; -0.111 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.061      ;
; -0.109 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.059      ;
; -0.107 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.057      ;
; -0.077 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.154      ; 1.218      ;
; -0.071 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 1.021      ;
; -0.061 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.155      ; 1.203      ;
; -0.060 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.154      ; 1.201      ;
; -0.050 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.154      ; 1.191      ;
; -0.047 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.997      ;
; -0.043 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.993      ;
; -0.038 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.236     ; 0.789      ;
; -0.038 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.988      ;
; -0.037 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.236     ; 0.788      ;
; -0.037 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.987      ;
; -0.030 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.980      ;
; -0.026 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.976      ;
; -0.019 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.969      ;
; -0.018 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.968      ;
; -0.017 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.967      ;
; -0.012 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.236     ; 0.763      ;
; -0.005 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.236     ; 0.756      ;
; -0.004 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.954      ;
; -0.002 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.952      ;
; 0.001  ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.237     ; 0.749      ;
; 0.001  ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.237     ; 0.749      ;
; 0.001  ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.237     ; 0.749      ;
; 0.001  ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.237     ; 0.749      ;
; 0.001  ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.237     ; 0.749      ;
; 0.016  ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.934      ;
; 0.017  ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.933      ;
; 0.017  ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.933      ;
; 0.019  ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.154      ; 1.122      ;
; 0.021  ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.154      ; 1.120      ;
; 0.022  ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.928      ;
; 0.022  ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.928      ;
; 0.025  ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.155      ; 1.117      ;
; 0.032  ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.154      ; 1.109      ;
; 0.039  ; pulse_box:inst13|trig_pulse ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.500        ; 0.013      ; 0.461      ;
; 0.041  ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.909      ;
; 0.046  ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.154      ; 1.095      ;
; 0.057  ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.045     ; 0.885      ;
; 0.064  ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.886      ;
; 0.075  ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.875      ;
; 0.078  ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.236     ; 0.673      ;
; 0.078  ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.236     ; 0.673      ;
; 0.087  ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.863      ;
; 0.094  ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.856      ;
; 0.104  ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.037     ; 0.846      ;
; 0.106  ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.155      ; 1.036      ;
; 0.111  ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.237     ; 0.639      ;
; 0.111  ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.237     ; 0.639      ;
; 0.111  ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.237     ; 0.639      ;
; 0.111  ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; -0.237     ; 0.639      ;
; 0.117  ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 1.000        ; 0.155      ; 1.025      ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'div_freq_30KHz:inst3|clk_30KHz'                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.094 ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 1.044      ;
; -0.083 ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.036     ; 1.034      ;
; -0.055 ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.036     ; 1.006      ;
; -0.022 ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.972      ;
; -0.021 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.971      ;
; -0.017 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.967      ;
; -0.005 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.955      ;
; 0.017  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.036     ; 0.934      ;
; 0.032  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.918      ;
; 0.047  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.903      ;
; 0.047  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.903      ;
; 0.051  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.899      ;
; 0.051  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.899      ;
; 0.060  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.890      ;
; 0.063  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.887      ;
; 0.063  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.887      ;
; 0.090  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.860      ;
; 0.099  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.851      ;
; 0.100  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.850      ;
; 0.115  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.835      ;
; 0.115  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.835      ;
; 0.118  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.832      ;
; 0.118  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.832      ;
; 0.119  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.831      ;
; 0.119  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.831      ;
; 0.122  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.828      ;
; 0.124  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.826      ;
; 0.129  ; op_controller:inst|rt                                                                            ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.045     ; 0.813      ;
; 0.131  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.819      ;
; 0.131  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.819      ;
; 0.162  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.788      ;
; 0.167  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.783      ;
; 0.168  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.782      ;
; 0.174  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.776      ;
; 0.177  ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 1.419      ; 1.844      ;
; 0.179  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.771      ;
; 0.192  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.758      ;
; 0.199  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.751      ;
; 0.199  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.751      ;
; 0.199  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.751      ;
; 0.200  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.156      ; 0.943      ;
; 0.214  ; op_controller:inst|rt                                                                            ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.237     ; 0.536      ;
; 0.218  ; op_controller:inst|load                                                                          ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.045     ; 0.724      ;
; 0.233  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.standby                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.717      ;
; 0.238  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.712      ;
; 0.292  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.156      ; 0.851      ;
; 0.301  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.649      ;
; 0.325  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.156      ; 0.818      ;
; 0.349  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 1.419      ; 1.672      ;
; 0.349  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 1.419      ; 1.672      ;
; 0.349  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 1.419      ; 1.672      ;
; 0.349  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 1.419      ; 1.672      ;
; 0.349  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 1.419      ; 1.672      ;
; 0.349  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 1.419      ; 1.672      ;
; 0.349  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 1.419      ; 1.672      ;
; 0.349  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.500        ; 1.419      ; 1.672      ;
; 0.362  ; op_controller:inst|load                                                                          ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.237     ; 0.388      ;
; 0.373  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.156      ; 0.770      ;
; 0.384  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.156      ; 0.759      ;
; 0.390  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.156      ; 0.753      ;
; 0.391  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.559      ;
; 0.398  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.552      ;
; 0.403  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.547      ;
; 0.403  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.547      ;
; 0.404  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.546      ;
; 0.412  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.538      ;
; 0.412  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.538      ;
; 0.414  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.536      ;
; 0.424  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.526      ;
; 0.498  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 0.156      ; 0.645      ;
; 0.600  ; dsf_shiftregister:inst12|speed_register[0]                                                       ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.standby                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; -0.037     ; 0.350      ;
; 0.890  ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 1.419      ; 1.631      ;
; 0.984  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 1.419      ; 1.537      ;
; 0.984  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 1.419      ; 1.537      ;
; 0.984  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 1.419      ; 1.537      ;
; 0.984  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 1.419      ; 1.537      ;
; 0.984  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 1.419      ; 1.537      ;
; 0.984  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 1.419      ; 1.537      ;
; 0.984  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 1.419      ; 1.537      ;
; 0.984  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 1.000        ; 1.419      ; 1.537      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'div_freq_30KHz:inst3|clk_30KHz'                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.183 ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 1.488      ; 1.504      ;
; -0.148 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 1.488      ; 1.539      ;
; -0.148 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 1.488      ; 1.539      ;
; -0.148 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 1.488      ; 1.539      ;
; -0.148 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 1.488      ; 1.539      ;
; -0.148 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 1.488      ; 1.539      ;
; -0.148 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 1.488      ; 1.539      ;
; -0.148 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 1.488      ; 1.539      ;
; -0.148 ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 1.488      ; 1.539      ;
; 0.178  ; op_controller:inst|load                                                                          ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.186  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.standby                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; dsf_shiftregister:inst12|speed_register[0]                                                       ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.252  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.238      ; 0.574      ;
; 0.298  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.419      ;
; 0.299  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.420      ;
; 0.299  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.420      ;
; 0.299  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.420      ;
; 0.307  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.428      ;
; 0.308  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.429      ;
; 0.308  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.429      ;
; 0.315  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.238      ; 0.637      ;
; 0.331  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.238      ; 0.653      ;
; 0.340  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.238      ; 0.662      ;
; 0.343  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.464      ;
; 0.384  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.238      ; 0.706      ;
; 0.386  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.507      ;
; 0.395  ; op_controller:inst|load                                                                          ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; -0.155     ; 0.324      ;
; 0.421  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.238      ; 0.743      ;
; 0.447  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.568      ;
; 0.447  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.568      ;
; 0.448  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.569      ;
; 0.457  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.578      ;
; 0.460  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.581      ;
; 0.460  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.581      ;
; 0.461  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.582      ;
; 0.462  ; op_controller:inst|rt                                                                            ; op_controller:inst|rt                                                                            ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.045      ; 0.591      ;
; 0.465  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.586      ;
; 0.468  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.589      ;
; 0.478  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.standby                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.599      ;
; 0.478  ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count                                                                      ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 1.488      ; 1.665      ;
; 0.480  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 1.488      ; 1.667      ;
; 0.480  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 1.488      ; 1.667      ;
; 0.480  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 1.488      ; 1.667      ;
; 0.480  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 1.488      ; 1.667      ;
; 0.480  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 1.488      ; 1.667      ;
; 0.480  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 1.488      ; 1.667      ;
; 0.480  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 1.488      ; 1.667      ;
; 0.480  ; op_controller:inst|en_count                                                                      ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; -0.500       ; 1.488      ; 1.667      ;
; 0.505  ; op_controller:inst|rt                                                                            ; dsf_shiftregister:inst12|speed_register[0]                                                       ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; -0.155     ; 0.434      ;
; 0.510  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.631      ;
; 0.510  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.631      ;
; 0.511  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.632      ;
; 0.513  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.634      ;
; 0.514  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.635      ;
; 0.523  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.644      ;
; 0.523  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.644      ;
; 0.524  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.645      ;
; 0.526  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.647      ;
; 0.526  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.647      ;
; 0.531  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.652      ;
; 0.531  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.652      ;
; 0.537  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.658      ;
; 0.543  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.664      ;
; 0.546  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|load                                                                          ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.238      ; 0.868      ;
; 0.554  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|state_controller.power_engine                                                 ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.675      ;
; 0.576  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.697      ;
; 0.577  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.698      ;
; 0.579  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.700      ;
; 0.589  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.710      ;
; 0.589  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.710      ;
; 0.592  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.713      ;
; 0.642  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.763      ;
; 0.655  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.776      ;
; 0.665  ; op_controller:inst|state_controller.set_speed                                                    ; op_controller:inst|state_controller.set_speed                                                    ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.786      ;
; 0.686  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|state_controller.hold                                                         ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.037      ; 0.807      ;
; 0.705  ; op_controller:inst|state_controller.standby                                                      ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.038      ; 0.827      ;
; 0.718  ; op_controller:inst|state_controller.power_engine                                                 ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.038      ; 0.840      ;
; 0.802  ; op_controller:inst|state_controller.hold                                                         ; op_controller:inst|en_count                                                                      ; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 0.000        ; 0.038      ; 0.924      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_fpga_50MHz'                                                                                                                             ;
+--------+----------------------------------+----------------------------------+--------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------------------------+----------------+--------------+------------+------------+
; -0.145 ; div_freq_30KHz:inst3|clk_30KHz   ; div_freq_30KHz:inst3|clk_30KHz   ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; 0.000        ; 1.193      ; 1.267      ;
; -0.049 ; div_freq_1KHz:inst2|clk_1KHz     ; div_freq_1KHz:inst2|clk_1KHz     ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; 0.000        ; 1.178      ; 1.348      ;
; 0.507  ; div_freq_30KHz:inst3|clk_30KHz   ; div_freq_30KHz:inst3|clk_30KHz   ; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz ; -0.500       ; 1.193      ; 1.419      ;
; 0.518  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.639      ;
; 0.522  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.643      ;
; 0.561  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.682      ;
; 0.589  ; div_freq_1KHz:inst2|c_1KHz[15]   ; div_freq_1KHz:inst2|c_1KHz[15]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.045      ; 0.718      ;
; 0.601  ; div_freq_1KHz:inst2|clk_1KHz     ; div_freq_1KHz:inst2|clk_1KHz     ; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz ; -0.500       ; 1.178      ; 1.498      ;
; 0.605  ; div_freq_1KHz:inst2|c_1KHz[15]   ; div_freq_1KHz:inst2|c_1KHz[14]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.045      ; 0.734      ;
; 0.647  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.044      ; 0.775      ;
; 0.657  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[0]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.778      ;
; 0.661  ; div_freq_1KHz:inst2|c_1KHz[8]    ; div_freq_1KHz:inst2|c_1KHz[8]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.782      ;
; 0.668  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.789      ;
; 0.677  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.798      ;
; 0.681  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.802      ;
; 0.684  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.805      ;
; 0.690  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[9]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.811      ;
; 0.692  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.236      ; 1.012      ;
; 0.698  ; div_freq_30KHz:inst3|c_30KHz[5]  ; div_freq_30KHz:inst3|c_30KHz[5]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.819      ;
; 0.699  ; div_freq_30KHz:inst3|c_30KHz[6]  ; div_freq_30KHz:inst3|c_30KHz[6]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.820      ;
; 0.699  ; div_freq_1KHz:inst2|c_1KHz[5]    ; div_freq_1KHz:inst2|c_1KHz[5]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.820      ;
; 0.699  ; div_freq_1KHz:inst2|c_1KHz[4]    ; div_freq_1KHz:inst2|c_1KHz[4]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.820      ;
; 0.700  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[9]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.821      ;
; 0.703  ; div_freq_1KHz:inst2|c_1KHz[2]    ; div_freq_1KHz:inst2|c_1KHz[2]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.824      ;
; 0.706  ; div_freq_30KHz:inst3|c_30KHz[7]  ; div_freq_30KHz:inst3|c_30KHz[7]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.827      ;
; 0.707  ; div_freq_1KHz:inst2|c_1KHz[7]    ; div_freq_1KHz:inst2|c_1KHz[7]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.828      ;
; 0.707  ; div_freq_1KHz:inst2|c_1KHz[12]   ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.045      ; 0.836      ;
; 0.709  ; div_freq_1KHz:inst2|c_1KHz[1]    ; div_freq_1KHz:inst2|c_1KHz[1]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.830      ;
; 0.713  ; div_freq_1KHz:inst2|c_1KHz[0]    ; div_freq_1KHz:inst2|c_1KHz[0]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.834      ;
; 0.720  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.841      ;
; 0.724  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.236      ; 1.044      ;
; 0.728  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.238      ; 1.050      ;
; 0.737  ; div_freq_30KHz:inst3|c_30KHz[1]  ; div_freq_30KHz:inst3|c_30KHz[1]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.858      ;
; 0.741  ; div_freq_1KHz:inst2|c_1KHz[8]    ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.238      ; 1.063      ;
; 0.747  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[14]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.238      ; 1.069      ;
; 0.748  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.869      ;
; 0.752  ; div_freq_30KHz:inst3|c_30KHz[1]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.873      ;
; 0.753  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[15]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.238      ; 1.075      ;
; 0.770  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.236      ; 1.090      ;
; 0.771  ; div_freq_30KHz:inst3|c_30KHz[6]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.236      ; 1.091      ;
; 0.774  ; div_freq_30KHz:inst3|c_30KHz[7]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.236      ; 1.094      ;
; 0.776  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.155     ; 0.705      ;
; 0.776  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.155     ; 0.705      ;
; 0.785  ; div_freq_1KHz:inst2|c_1KHz[14]   ; div_freq_1KHz:inst2|c_1KHz[15]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.045      ; 0.914      ;
; 0.787  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.908      ;
; 0.789  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[5]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.910      ;
; 0.790  ; div_freq_1KHz:inst2|c_1KHz[14]   ; div_freq_1KHz:inst2|c_1KHz[14]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.045      ; 0.919      ;
; 0.793  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[6]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.914      ;
; 0.793  ; div_freq_1KHz:inst2|c_1KHz[7]    ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.238      ; 1.115      ;
; 0.795  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.155     ; 0.724      ;
; 0.795  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[0]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.155     ; 0.724      ;
; 0.808  ; div_freq_1KHz:inst2|c_1KHz[7]    ; div_freq_1KHz:inst2|c_1KHz[8]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.929      ;
; 0.815  ; div_freq_30KHz:inst3|c_30KHz[0]  ; div_freq_30KHz:inst3|c_30KHz[1]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.936      ;
; 0.816  ; div_freq_30KHz:inst3|c_30KHz[1]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.937      ;
; 0.818  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.939      ;
; 0.819  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[0]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.940      ;
; 0.819  ; div_freq_30KHz:inst3|c_30KHz[6]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.940      ;
; 0.820  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.941      ;
; 0.821  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.942      ;
; 0.821  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.942      ;
; 0.822  ; div_freq_30KHz:inst3|c_30KHz[7]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.943      ;
; 0.825  ; div_freq_1KHz:inst2|c_1KHz[10]   ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.250      ; 1.159      ;
; 0.825  ; div_freq_30KHz:inst3|c_30KHz[5]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.236      ; 1.145      ;
; 0.825  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.236      ; 1.145      ;
; 0.838  ; div_freq_1KHz:inst2|c_1KHz[9]    ; div_freq_1KHz:inst2|c_1KHz[1]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.959      ;
; 0.838  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[10] ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.236      ; 1.158      ;
; 0.840  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.961      ;
; 0.840  ; div_freq_30KHz:inst3|c_30KHz[9]  ; div_freq_30KHz:inst3|c_30KHz[0]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.961      ;
; 0.841  ; div_freq_1KHz:inst2|c_1KHz[12]   ; div_freq_1KHz:inst2|c_1KHz[15]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.045      ; 0.970      ;
; 0.842  ; div_freq_1KHz:inst2|c_1KHz[12]   ; div_freq_1KHz:inst2|c_1KHz[14]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.045      ; 0.971      ;
; 0.843  ; div_freq_1KHz:inst2|c_1KHz[0]    ; div_freq_1KHz:inst2|c_1KHz[2]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.964      ;
; 0.844  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[5]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.965      ;
; 0.845  ; div_freq_1KHz:inst2|c_1KHz[5]    ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.238      ; 1.167      ;
; 0.847  ; div_freq_1KHz:inst2|c_1KHz[1]    ; div_freq_1KHz:inst2|c_1KHz[2]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.968      ;
; 0.848  ; div_freq_30KHz:inst3|c_30KHz[4]  ; div_freq_30KHz:inst3|c_30KHz[7]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.969      ;
; 0.848  ; div_freq_30KHz:inst3|c_30KHz[5]  ; div_freq_30KHz:inst3|c_30KHz[6]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.969      ;
; 0.848  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[6]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.969      ;
; 0.849  ; div_freq_30KHz:inst3|c_30KHz[6]  ; div_freq_30KHz:inst3|c_30KHz[7]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.970      ;
; 0.851  ; div_freq_1KHz:inst2|c_1KHz[0]    ; div_freq_1KHz:inst2|c_1KHz[1]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.972      ;
; 0.853  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[4]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.974      ;
; 0.853  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[2]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.974      ;
; 0.855  ; div_freq_1KHz:inst2|c_1KHz[15]   ; div_freq_1KHz:inst2|c_1KHz[10]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.169     ; 0.770      ;
; 0.855  ; div_freq_30KHz:inst3|c_30KHz[1]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.976      ;
; 0.857  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[5]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.978      ;
; 0.859  ; div_freq_1KHz:inst2|c_1KHz[8]    ; div_freq_1KHz:inst2|c_1KHz[9]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.980      ;
; 0.860  ; div_freq_1KHz:inst2|c_1KHz[5]    ; div_freq_1KHz:inst2|c_1KHz[8]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.981      ;
; 0.861  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[5]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.982      ;
; 0.861  ; div_freq_30KHz:inst3|c_30KHz[2]  ; div_freq_30KHz:inst3|c_30KHz[6]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.982      ;
; 0.865  ; div_freq_1KHz:inst2|c_1KHz[2]    ; div_freq_1KHz:inst2|c_1KHz[4]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.986      ;
; 0.866  ; div_freq_30KHz:inst3|c_30KHz[7]  ; div_freq_30KHz:inst3|c_30KHz[0]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.987      ;
; 0.867  ; div_freq_1KHz:inst2|c_1KHz[8]    ; div_freq_1KHz:inst2|c_1KHz[14]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.238      ; 1.189      ;
; 0.867  ; div_freq_30KHz:inst3|c_30KHz[7]  ; div_freq_30KHz:inst3|c_30KHz[3]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.988      ;
; 0.868  ; div_freq_30KHz:inst3|c_30KHz[8]  ; div_freq_30KHz:inst3|c_30KHz[9]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.989      ;
; 0.869  ; div_freq_1KHz:inst2|c_1KHz[8]    ; div_freq_1KHz:inst2|c_1KHz[15]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.238      ; 1.191      ;
; 0.873  ; div_freq_1KHz:inst2|c_1KHz[4]    ; div_freq_1KHz:inst2|c_1KHz[5]    ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.994      ;
; 0.873  ; div_freq_30KHz:inst3|c_30KHz[5]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.994      ;
; 0.873  ; div_freq_30KHz:inst3|c_30KHz[3]  ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.037      ; 0.994      ;
; 0.873  ; div_freq_1KHz:inst2|c_1KHz[4]    ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.238      ; 1.195      ;
; 0.875  ; div_freq_1KHz:inst2|c_1KHz[11]   ; div_freq_1KHz:inst2|c_1KHz[12]   ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; 0.238      ; 1.197      ;
; 0.878  ; div_freq_30KHz:inst3|c_30KHz[10] ; div_freq_30KHz:inst3|c_30KHz[8]  ; clk_fpga_50MHz                 ; clk_fpga_50MHz ; 0.000        ; -0.155     ; 0.807      ;
+--------+----------------------------------+----------------------------------+--------------------------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'div_freq_1KHz:inst2|clk_1KHz'                                                                                                                ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.178 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.184 ; pulse_box:inst13|trig_pulse ; pulse_box:inst13|trig_pulse ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.039      ; 0.307      ;
; 0.197 ; pulse_box:inst13|charged    ; pulse_box:inst13|trig_pulse ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.039      ; 0.320      ;
; 0.348 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.045      ; 0.477      ;
; 0.448 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.237      ; 0.769      ;
; 0.450 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.571      ;
; 0.451 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.237      ; 0.772      ;
; 0.458 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.579      ;
; 0.462 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.583      ;
; 0.498 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.236      ; 0.818      ;
; 0.504 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.625      ;
; 0.514 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.155     ; 0.443      ;
; 0.514 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.155     ; 0.443      ;
; 0.514 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.155     ; 0.443      ;
; 0.536 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.236      ; 0.856      ;
; 0.539 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.660      ;
; 0.540 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.661      ;
; 0.542 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.663      ;
; 0.543 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.664      ;
; 0.545 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.236      ; 0.865      ;
; 0.546 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.236      ; 0.866      ;
; 0.551 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.236      ; 0.871      ;
; 0.557 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.155     ; 0.486      ;
; 0.557 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.155     ; 0.486      ;
; 0.557 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.155     ; 0.486      ;
; 0.557 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.155     ; 0.486      ;
; 0.576 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.697      ;
; 0.587 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.044      ; 0.715      ;
; 0.596 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.046      ; 0.727      ;
; 0.597 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.237      ; 0.918      ;
; 0.602 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.155     ; 0.531      ;
; 0.605 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.236      ; 0.925      ;
; 0.606 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.727      ;
; 0.611 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.732      ;
; 0.612 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.733      ;
; 0.618 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.739      ;
; 0.619 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.740      ;
; 0.625 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.237      ; 0.946      ;
; 0.630 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.751      ;
; 0.633 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.754      ;
; 0.637 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.758      ;
; 0.640 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.761      ;
; 0.652 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.773      ;
; 0.656 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.236      ; 0.976      ;
; 0.661 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.782      ;
; 0.662 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.783      ;
; 0.662 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.783      ;
; 0.663 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.784      ;
; 0.666 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.787      ;
; 0.668 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.236      ; 0.988      ;
; 0.672 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[9] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.236      ; 0.992      ;
; 0.673 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.794      ;
; 0.674 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.795      ;
; 0.678 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.799      ;
; 0.682 ; pulse_box:inst13|trig_pulse ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; -0.500       ; 0.102      ; 0.388      ;
; 0.688 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.154     ; 0.618      ;
; 0.689 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.154     ; 0.619      ;
; 0.697 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.818      ;
; 0.703 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.237      ; 1.024      ;
; 0.711 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.155     ; 0.640      ;
; 0.722 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.843      ;
; 0.723 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.844      ;
; 0.724 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.845      ;
; 0.736 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.857      ;
; 0.737 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.858      ;
; 0.740 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.861      ;
; 0.744 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.865      ;
; 0.744 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.865      ;
; 0.745 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.866      ;
; 0.746 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.867      ;
; 0.746 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.867      ;
; 0.747 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.868      ;
; 0.747 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[2] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.868      ;
; 0.747 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[4] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.868      ;
; 0.748 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[5] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.869      ;
; 0.751 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.872      ;
; 0.752 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.873      ;
; 0.754 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|buz        ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.237      ; 1.075      ;
; 0.761 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.882      ;
; 0.766 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.887      ;
; 0.777 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.898      ;
; 0.779 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.154     ; 0.709      ;
; 0.783 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.904      ;
; 0.786 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.154     ; 0.716      ;
; 0.797 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.918      ;
; 0.799 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.920      ;
; 0.801 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.154     ; 0.731      ;
; 0.805 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[0] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.926      ;
; 0.806 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.927      ;
; 0.808 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; -0.154     ; 0.738      ;
; 0.811 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[1] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.932      ;
; 0.813 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.934      ;
; 0.815 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.936      ;
; 0.820 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.941      ;
; 0.847 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[3] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.968      ;
; 0.857 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.978      ;
; 0.866 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[6] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.987      ;
; 0.869 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[7] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.990      ;
; 0.871 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[8] ; div_freq_1KHz:inst2|clk_1KHz ; div_freq_1KHz:inst2|clk_1KHz ; 0.000        ; 0.037      ; 0.992      ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'op_controller:inst|en_count'                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                 ; Launch Clock                   ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+
; 2.127 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.115     ; 0.522      ;
; 2.171 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.115     ; 0.566      ;
; 2.216 ; dsf_shiftregister:inst12|speed_register[0]                                                       ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.115     ; 0.611      ;
; 2.314 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.115     ; 0.709      ;
; 2.425 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.115     ; 0.820      ;
; 2.469 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.115     ; 0.864      ;
; 2.526 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.115     ; 0.921      ;
; 2.528 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.115     ; 0.923      ;
; 2.543 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ; signal_compare:inst8|ls ; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count ; -0.500       ; -1.115     ; 0.938      ;
+-------+--------------------------------------------------------------------------------------------------+-------------------------+--------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_fpga_50MHz'                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|clk_1KHz         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|clk_30KHz       ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[13]       ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[10]     ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[12]       ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[14]       ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[15]       ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[10]       ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[3]        ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[6]        ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|clk_1KHz         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[0]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[11]       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[1]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[2]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[4]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[5]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[7]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[8]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[9]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[0]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[1]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[2]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[3]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[4]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[5]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[6]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[7]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[8]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|c_30KHz[9]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; div_freq_30KHz:inst3|clk_30KHz       ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[13]|clk                 ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[10]|clk                ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[12]|clk                 ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[14]|clk                 ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[15]|clk                 ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[10]|clk                 ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[3]|clk                  ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[6]|clk                  ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|clk_1KHz|clk                   ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[0]|clk                  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[11]|clk                 ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[1]|clk                  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[2]|clk                  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[4]|clk                  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[5]|clk                  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[7]|clk                  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[8]|clk                  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst2|c_1KHz[9]|clk                  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[0]|clk                 ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[1]|clk                 ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[2]|clk                 ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[3]|clk                 ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[4]|clk                 ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[5]|clk                 ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[6]|clk                 ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[7]|clk                 ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[8]|clk                 ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|c_30KHz[9]|clk                 ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst3|clk_30KHz|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~input|i               ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[0]        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[11]       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[1]        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[2]        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[4]        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[5]        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; div_freq_1KHz:inst2|c_1KHz[7]        ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'div_freq_30KHz:inst3|clk_30KHz'                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; dsf_shiftregister:inst12|speed_register[0]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|en_count                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|led_door                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|load                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|rt                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.hold                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.power_engine                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.set_speed                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.standby                                                      ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|led_door                                                                      ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|load                                                                          ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|rt                                                                            ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; dsf_shiftregister:inst12|speed_register[0]                                                       ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.hold                                                         ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.power_engine                                                 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.set_speed                                                    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.standby                                                      ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|en_count                                                                      ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|led_door|clk                                                                                ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|load|clk                                                                                    ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|rt|clk                                                                                      ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; dsf_shiftregister:inst12|speed_register[0]                                                       ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[0] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[1] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[2] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[3] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[4] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[5] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[6] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_5ei:auto_generated|counter_reg_bit[7] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|en_count                                                                      ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.hold                                                         ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.power_engine                                                 ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.set_speed                                                    ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|state_controller.standby                                                      ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst12|speed_register[0]|clk                                                                     ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.hold|clk                                                                   ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.power_engine|clk                                                           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.set_speed|clk                                                              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.standby|clk                                                                ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|en_count|clk                                                                                ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|led_door                                                                      ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|load                                                                          ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; op_controller:inst|rt                                                                            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz~clkctrl|inclk[0]                                                                 ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz~clkctrl|outclk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz|q                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz|q                                                                                ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz~clkctrl|inclk[0]                                                                 ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst3|clk_30KHz~clkctrl|outclk                                                                   ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst12|speed_register[0]|clk                                                                     ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|en_count|clk                                                                                ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.hold|clk                                                                   ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.power_engine|clk                                                           ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.set_speed|clk                                                              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|state_controller.standby|clk                                                                ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|led_door|clk                                                                                ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|load|clk                                                                                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; div_freq_30KHz:inst3|clk_30KHz ; Rise       ; inst|rt|clk                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'div_freq_1KHz:inst2|clk_1KHz'                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|buz            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|charged        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|trig_pulse     ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|charged        ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|trig_pulse     ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|buz            ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[9]     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[0]     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[1]     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[2]     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[3]     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[4]     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[5]     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[6]     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[7]     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[8]     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|buz|clk                  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[9]|clk           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst13|charged|clk              ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst13|trig_pulse|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[0]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[1]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[2]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[3]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[4]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[5]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[6]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[7]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[8]|clk           ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz~clkctrl|inclk[0] ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz~clkctrl|outclk   ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[0]     ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[1]     ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[2]     ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[3]     ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[4]     ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[5]     ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[6]     ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[7]     ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[8]     ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|counter[9]     ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; dsf_timer:inst14|buz            ;
; 0.445  ; 0.629        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|charged        ;
; 0.445  ; 0.629        ; 0.184          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Fall       ; pulse_box:inst13|trig_pulse     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz|q                ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz~clkctrl|inclk[0] ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst2|clk_1KHz~clkctrl|outclk   ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst13|charged|clk              ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst13|trig_pulse|clk           ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[0]|clk           ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[1]|clk           ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[2]|clk           ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[3]|clk           ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[4]|clk           ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[5]|clk           ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[6]|clk           ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[7]|clk           ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[8]|clk           ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|counter[9]|clk           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; div_freq_1KHz:inst2|clk_1KHz ; Rise       ; inst14|buz|clk                  ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'op_controller:inst|en_count'                                                       ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------+
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; op_controller:inst|en_count ; Fall       ; signal_compare:inst8|ls ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; op_controller:inst|en_count ; Rise       ; inst8|ls|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; op_controller:inst|en_count ; Rise       ; inst|en_count|q         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; op_controller:inst|en_count ; Rise       ; inst|en_count|q         ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; op_controller:inst|en_count ; Rise       ; inst8|ls|datac          ;
; 0.543 ; 0.543        ; 0.000          ; Low Pulse Width  ; op_controller:inst|en_count ; Fall       ; signal_compare:inst8|ls ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; eot       ; div_freq_1KHz:inst2|clk_1KHz   ; 0.493 ; 1.098 ; Fall       ; div_freq_1KHz:inst2|clk_1KHz   ;
; door      ; div_freq_30KHz:inst3|clk_30KHz ; 0.510 ; 1.087 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; enable    ; div_freq_30KHz:inst3|clk_30KHz ; 0.798 ; 0.997 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; local     ; div_freq_30KHz:inst3|clk_30KHz ; 1.297 ; 1.950 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; remote    ; div_freq_30KHz:inst3|clk_30KHz ; 0.623 ; 1.047 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; eot       ; div_freq_1KHz:inst2|clk_1KHz   ; -0.105 ; -0.672 ; Fall       ; div_freq_1KHz:inst2|clk_1KHz   ;
; door      ; div_freq_30KHz:inst3|clk_30KHz ; -0.274 ; -0.838 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; enable    ; div_freq_30KHz:inst3|clk_30KHz ; 0.418  ; 0.104  ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; local     ; div_freq_30KHz:inst3|clk_30KHz ; -0.341 ; -0.878 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; remote    ; div_freq_30KHz:inst3|clk_30KHz ; 0.311  ; 0.003  ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; buzzer     ; div_freq_1KHz:inst2|clk_1KHz   ; 3.925 ; 3.968 ; Rise       ; div_freq_1KHz:inst2|clk_1KHz   ;
; in0        ; div_freq_30KHz:inst3|clk_30KHz ; 4.110 ; 4.015 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in1        ; div_freq_30KHz:inst3|clk_30KHz ; 4.031 ; 4.127 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; led_door   ; div_freq_30KHz:inst3|clk_30KHz ; 3.763 ; 3.831 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in0        ; op_controller:inst|en_count    ; 2.267 ;       ; Rise       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ; 2.251 ;       ; Rise       ; op_controller:inst|en_count    ;
; duty_cycle ; op_controller:inst|en_count    ; 2.283 ; 2.335 ; Fall       ; op_controller:inst|en_count    ;
; in0        ; op_controller:inst|en_count    ;       ; 2.285 ; Fall       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ;       ; 2.347 ; Fall       ; op_controller:inst|en_count    ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; buzzer     ; div_freq_1KHz:inst2|clk_1KHz   ; 3.781 ; 3.822 ; Rise       ; div_freq_1KHz:inst2|clk_1KHz   ;
; in0        ; div_freq_30KHz:inst3|clk_30KHz ; 3.925 ; 3.843 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in1        ; div_freq_30KHz:inst3|clk_30KHz ; 3.858 ; 3.942 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; led_door   ; div_freq_30KHz:inst3|clk_30KHz ; 3.628 ; 3.693 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in0        ; op_controller:inst|en_count    ; 2.196 ;       ; Rise       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ; 2.180 ;       ; Rise       ; op_controller:inst|en_count    ;
; duty_cycle ; op_controller:inst|en_count    ; 2.213 ; 2.263 ; Fall       ; op_controller:inst|en_count    ;
; in0        ; op_controller:inst|en_count    ;       ; 2.212 ; Fall       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ;       ; 2.274 ; Fall       ; op_controller:inst|en_count    ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+---------------------------------+----------+--------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                ; -4.446   ; -0.236 ; N/A      ; N/A     ; -3.000              ;
;  clk_fpga_50MHz                 ; -3.419   ; -0.145 ; N/A      ; N/A     ; -3.000              ;
;  div_freq_1KHz:inst2|clk_1KHz   ; -1.434   ; 0.178  ; N/A      ; N/A     ; -1.000              ;
;  div_freq_30KHz:inst3|clk_30KHz ; -1.013   ; -0.236 ; N/A      ; N/A     ; -1.000              ;
;  op_controller:inst|en_count    ; -4.446   ; 2.127  ; N/A      ; N/A     ; 0.422               ;
; Design-wide TNS                 ; -106.419 ; -1.865 ; 0.0      ; 0.0     ; -64.008             ;
;  clk_fpga_50MHz                 ; -78.543  ; -0.194 ; N/A      ; N/A     ; -34.008             ;
;  div_freq_1KHz:inst2|clk_1KHz   ; -13.826  ; 0.000  ; N/A      ; N/A     ; -13.000             ;
;  div_freq_30KHz:inst3|clk_30KHz ; -9.604   ; -1.780 ; N/A      ; N/A     ; -17.000             ;
;  op_controller:inst|en_count    ; -4.446   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; eot       ; div_freq_1KHz:inst2|clk_1KHz   ; 1.009 ; 1.461 ; Fall       ; div_freq_1KHz:inst2|clk_1KHz   ;
; door      ; div_freq_30KHz:inst3|clk_30KHz ; 0.890 ; 1.296 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; enable    ; div_freq_30KHz:inst3|clk_30KHz ; 1.359 ; 1.397 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; local     ; div_freq_30KHz:inst3|clk_30KHz ; 2.355 ; 2.890 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; remote    ; div_freq_30KHz:inst3|clk_30KHz ; 1.095 ; 1.424 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; eot       ; div_freq_1KHz:inst2|clk_1KHz   ; -0.105 ; -0.572 ; Fall       ; div_freq_1KHz:inst2|clk_1KHz   ;
; door      ; div_freq_30KHz:inst3|clk_30KHz ; -0.274 ; -0.636 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; enable    ; div_freq_30KHz:inst3|clk_30KHz ; 0.803  ; 0.623  ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; local     ; div_freq_30KHz:inst3|clk_30KHz ; -0.341 ; -0.789 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; remote    ; div_freq_30KHz:inst3|clk_30KHz ; 0.614  ; 0.457  ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; buzzer     ; div_freq_1KHz:inst2|clk_1KHz   ; 6.751 ; 6.747 ; Rise       ; div_freq_1KHz:inst2|clk_1KHz   ;
; in0        ; div_freq_30KHz:inst3|clk_30KHz ; 6.973 ; 6.918 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in1        ; div_freq_30KHz:inst3|clk_30KHz ; 6.936 ; 6.995 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; led_door   ; div_freq_30KHz:inst3|clk_30KHz ; 6.470 ; 6.486 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in0        ; op_controller:inst|en_count    ; 3.749 ;       ; Rise       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ; 3.817 ;       ; Rise       ; op_controller:inst|en_count    ;
; duty_cycle ; op_controller:inst|en_count    ; 3.868 ; 3.846 ; Fall       ; op_controller:inst|en_count    ;
; in0        ; op_controller:inst|en_count    ;       ; 3.845 ; Fall       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ;       ; 3.852 ; Fall       ; op_controller:inst|en_count    ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; buzzer     ; div_freq_1KHz:inst2|clk_1KHz   ; 3.781 ; 3.822 ; Rise       ; div_freq_1KHz:inst2|clk_1KHz   ;
; in0        ; div_freq_30KHz:inst3|clk_30KHz ; 3.925 ; 3.843 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in1        ; div_freq_30KHz:inst3|clk_30KHz ; 3.858 ; 3.942 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; led_door   ; div_freq_30KHz:inst3|clk_30KHz ; 3.628 ; 3.693 ; Rise       ; div_freq_30KHz:inst3|clk_30KHz ;
; in0        ; op_controller:inst|en_count    ; 2.196 ;       ; Rise       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ; 2.180 ;       ; Rise       ; op_controller:inst|en_count    ;
; duty_cycle ; op_controller:inst|en_count    ; 2.213 ; 2.263 ; Fall       ; op_controller:inst|en_count    ;
; in0        ; op_controller:inst|en_count    ;       ; 2.212 ; Fall       ; op_controller:inst|en_count    ;
; in1        ; op_controller:inst|en_count    ;       ; 2.274 ; Fall       ; op_controller:inst|en_count    ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; duty_cycle    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; in1           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; in0           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; buzzer        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_door      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; remote                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; local                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; door                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_fpga_50MHz          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; eot                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; duty_cycle    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; in1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; in0           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led_door      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; duty_cycle    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; in1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; in0           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led_door      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; duty_cycle    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; in1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; in0           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_door      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk_fpga_50MHz                 ; clk_fpga_50MHz                 ; 3095     ; 0        ; 0        ; 0        ;
; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz                 ; 1        ; 1        ; 0        ; 0        ;
; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz                 ; 1        ; 1        ; 0        ; 0        ;
; div_freq_1KHz:inst2|clk_1KHz   ; div_freq_1KHz:inst2|clk_1KHz   ; 151      ; 1        ; 0        ; 2        ;
; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 75       ; 0        ; 0        ; 0        ;
; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 9        ; 9        ; 0        ; 0        ;
; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count    ; 0        ; 0        ; 12       ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk_fpga_50MHz                 ; clk_fpga_50MHz                 ; 3095     ; 0        ; 0        ; 0        ;
; div_freq_1KHz:inst2|clk_1KHz   ; clk_fpga_50MHz                 ; 1        ; 1        ; 0        ; 0        ;
; div_freq_30KHz:inst3|clk_30KHz ; clk_fpga_50MHz                 ; 1        ; 1        ; 0        ; 0        ;
; div_freq_1KHz:inst2|clk_1KHz   ; div_freq_1KHz:inst2|clk_1KHz   ; 151      ; 1        ; 0        ; 2        ;
; div_freq_30KHz:inst3|clk_30KHz ; div_freq_30KHz:inst3|clk_30KHz ; 75       ; 0        ; 0        ; 0        ;
; op_controller:inst|en_count    ; div_freq_30KHz:inst3|clk_30KHz ; 9        ; 9        ; 0        ; 0        ;
; div_freq_30KHz:inst3|clk_30KHz ; op_controller:inst|en_count    ; 0        ; 0        ; 12       ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 25    ; 25   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jul 10 12:00:42 2019
Info: Command: quartus_sta operation -c operation
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'operation.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name div_freq_30KHz:inst3|clk_30KHz div_freq_30KHz:inst3|clk_30KHz
    Info (332105): create_clock -period 1.000 -name clk_fpga_50MHz clk_fpga_50MHz
    Info (332105): create_clock -period 1.000 -name div_freq_1KHz:inst2|clk_1KHz div_freq_1KHz:inst2|clk_1KHz
    Info (332105): create_clock -period 1.000 -name op_controller:inst|en_count op_controller:inst|en_count
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.446
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.446        -4.446 op_controller:inst|en_count 
    Info (332119):    -3.419       -78.543 clk_fpga_50MHz 
    Info (332119):    -1.434       -13.826 div_freq_1KHz:inst2|clk_1KHz 
    Info (332119):    -1.013        -9.604 div_freq_30KHz:inst3|clk_30KHz 
Info (332146): Worst-case hold slack is -0.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.236        -1.780 div_freq_30KHz:inst3|clk_30KHz 
    Info (332119):    -0.085        -0.085 clk_fpga_50MHz 
    Info (332119):     0.342         0.000 div_freq_1KHz:inst2|clk_1KHz 
    Info (332119):     3.370         0.000 op_controller:inst|en_count 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -32.000 clk_fpga_50MHz 
    Info (332119):    -1.000       -17.000 div_freq_30KHz:inst3|clk_30KHz 
    Info (332119):    -1.000       -13.000 div_freq_1KHz:inst2|clk_1KHz 
    Info (332119):     0.422         0.000 op_controller:inst|en_count 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.949
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.949        -3.949 op_controller:inst|en_count 
    Info (332119):    -2.950       -66.770 clk_fpga_50MHz 
    Info (332119):    -1.166       -11.242 div_freq_1KHz:inst2|clk_1KHz 
    Info (332119):    -0.815        -6.878 div_freq_30KHz:inst3|clk_30KHz 
Info (332146): Worst-case hold slack is -0.174
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.174        -1.158 div_freq_30KHz:inst3|clk_30KHz 
    Info (332119):    -0.058        -0.058 clk_fpga_50MHz 
    Info (332119):     0.297         0.000 div_freq_1KHz:inst2|clk_1KHz 
    Info (332119):     3.088         0.000 op_controller:inst|en_count 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -32.000 clk_fpga_50MHz 
    Info (332119):    -1.000       -17.000 div_freq_30KHz:inst3|clk_30KHz 
    Info (332119):    -1.000       -13.000 div_freq_1KHz:inst2|clk_1KHz 
    Info (332119):     0.432         0.000 op_controller:inst|en_count 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.282
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.282        -2.282 op_controller:inst|en_count 
    Info (332119):    -1.503       -31.659 clk_fpga_50MHz 
    Info (332119):    -0.369        -2.845 div_freq_1KHz:inst2|clk_1KHz 
    Info (332119):    -0.094        -0.215 div_freq_30KHz:inst3|clk_30KHz 
Info (332146): Worst-case hold slack is -0.183
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.183        -1.367 div_freq_30KHz:inst3|clk_30KHz 
    Info (332119):    -0.145        -0.194 clk_fpga_50MHz 
    Info (332119):     0.178         0.000 div_freq_1KHz:inst2|clk_1KHz 
    Info (332119):     2.127         0.000 op_controller:inst|en_count 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -34.008 clk_fpga_50MHz 
    Info (332119):    -1.000       -17.000 div_freq_30KHz:inst3|clk_30KHz 
    Info (332119):    -1.000       -13.000 div_freq_1KHz:inst2|clk_1KHz 
    Info (332119):     0.456         0.000 op_controller:inst|en_count 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 0 megabytes
    Info: Processing ended: Wed Jul 10 12:00:54 2019
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:06


