\documentclass{jsbook}

\usepackage[dvipdfmx]{graphicx}
\usepackage{ascmac}
\usepackage{url}
\usepackage[dvipdfmx]{color}
\usepackage[dvipdfmx]{colortbl}
\usepackage{here}

\def\mod#1{\textcolor{red}{#1}}

\title{Synthesijer 2.0 ユーザー ガイド}
\date{\today \\ 第0.1版}
%\author{三好健文\\わさらぼ合同会社}

\setlength{\textwidth}{\fullwidth}
\setlength{\evensidemargin}{\oddsidemargin}

\begin{document}

\arrayrulecolor{black}
%\setlength\arrayrulewidth{.4pt}
%\setlength{\extrarowheight}{.4pt}
%\newcolumntype{A}{>{\columncolor[rgb]{0.8,0.8,0.8}}p{2cm}}

\maketitle

\begin{abstract}
SynthesijerはJavaベースの高位合成処理系です．ソフトウェアとして実行可能なJavaで書かれたプログラムから，同様の動作を行うVHDLあるいはVerilog HDLコードを生成します．生成したVHDLあるいはVerilog HDLのコードはFPGAベンダの提供する開発環境を使ってFPGA上のハードウェア情報に変換できます．
\end{abstract}

\begin{table}[htbp]
\begin{center}
 \caption{改訂履歴}
 \label{tbl:history}
 \begin{tabular}{|p{6zw}|p{2zw}|p{2zw}|p{30zw}|}\hline
\rowcolor[rgb]{0.87, 0.89, 0.91} 日付 & 版 & 項番 & 修正内容 \\\hline
 2014/12/20 & 0.1 & - & 初版 \\\hline
 \end{tabular} 
\end{center}
\end{table}

\tableofcontents
\listoftables
\listoffigures

\chapter{Javaベースの高位合成処理系 Synthesijer とは}

Field Programmable Gate Array(FPGA)は，プログラム可能なハードウェアデバイスで，
ユーザが自由にハードウェアロジックをその上に構築できます．
実行したい処理中の並列性を活用することで，プロセッサによるソフトウェア処理に比べ，
低消費電力で高い処理能力を得ることができます．

FPGAの性能を効率良く活用するためには，一般に，VHDLやVerilogを用いたRegister Transfer Level(RTL)の設計が行われています．
しかし，アルゴリズムとして複雑な処理のRTL記述は繁雑で手間がかかり，時にはバグの温床となります．
そのため，RTLより高い抽象度でのハードウェア設計を可能にする高位合成言語が求められています．
高位合成言語には，設計の繁雑さを解消しながら，FPGAのパフォーマンスを引き出すことが要求されます．

%% たとえば，高水準言語にハードウェア設計のために必要な拡張を加えることで，
%% RTLより高い抽象度のハードウェア設計を可能にする高位合成言語があります．
%% これらの高位設計言語では，元となる高水準言語に特別な型やクラスライブラリ，文法などを追加することで
%% ハードウェアの要素やハードウェア上での処理の振舞いを表現できるように拡張が加えられています．
%% また，FPGAで効率良く処理を実行させるために処理内のデータ並列性とパイプライン並列性を抽出するための，
%% アノテーションやコンパイラへの指示子が導入されています．
%% これらの高位合成言語を用いることで，
%% 高水準言語のもつ有用な機能を利用した簡単なHDL設計で，FPGAを効率良く活用できます．
%% 
%% しかしながら，それらのツールでは，
%% 高水準言語の機能を用いて記述された部分とハードウェア化の対象となる部分のコードを混在させることができません．
%% また，ハードウェアとして最適化するように指示した箇所のコードはソフトウェアとして実行することができません．
%% そのため，処理の検証には，それぞれの言語に向けて開発されたシミュレータかRTLでの検証が必要となります．
%% すなわち，単にソフトウェアをプログラムとして実行した場合に比べて検証時間は長く，
%% また使える手段が限られます．
%% 
%% プログラム言語を拡張することなく，既存の言語で記述されたプログラムからハードウェアへの合成を可能にする手法もあります．
%% これらは，プログラミング言語Cで記述されたプログラムからハードウェアの合成を可能にする．
%% 入力されるプログラムは，元来Cで記述されているため，
%% 一般的なCコンパイラでコンパイルすればコンピュータの上でソフトウェアとして動作させることができる．
%% これらは，新たなプログラミング習得の手間なしでプログラムをハードウェアとして実装でき，
%% また，ソフトウェアとしてアルゴリズムレベルでのデバッグが可能になるため，開発の繁雑さを解消している．
%% 
%% しかしながら，Cで記述されたプログラムを対象とするため，ポインタをどのように合成処理系で取り扱うかという課題が生じる．
%% また，FPGAでは，性能向上の実現のために処理を並列に実行することが一般的なアプローチであるが，
%% Cの言語仕様には並列処理をどのように扱うかという規定がない．
%% % Cではスレッドの取り扱いができない，という点も課題である．
%% そのため，スレッドレベルやタスクレベルの並列性をプログラマ自身が簡単に記述できるように，
%% それぞれの処理系で独自にサポートしなければならない．
%% そのため，各処理系に合わせて，プログラマが，
%% ソフトウェアの記述方法と，そのハードウェアでの実現方式を意識してプログラミングしなければならず，
%% プログラミングのコストが大きいという課題は以前として残る．% 増大し，開発の繁雑さの解消には，依然問題が残る．
%% 
%% 特定の高水準言語をベースとするのではなく，新しく設計された高位合成言語もある．
%% Bluespec System Verilog\cite{bluespec}(BSV)は，
%% ハードウェア設計に関数型言語の特徴を取り入れ，高階関数による強力な抽象的な設計手法と，
%% 強力な型システムによる頑健な設計を可能にする新しいハードウェア記述言語である．
%% BSVでは，これらの高水準言語としての機能をすべてハードウェア化することができる．
%% しかし，関数型言語とHDLという二種類のパラダイムを融合したこの言語は，修得コストが大きい．
%% また高速なシミュレータを持つものの，ソフトウェアとして処理を実行する場合に比べると，
%% デバッグに使える手法の幅が少なく，アルゴリズムレベルのデバッグは簡単ではない．

Synthesijerは，Javaプログラムからそのままハードウェアを合成する高位合成処理系です．
Javaプログラムをソフトウェアとしてコンピュータ上で実行してアルゴリズムレベルのデバッグを行い，
その十分にデバッグしたプログラムをハードウェア化することで，RTL設計以降でのアルゴリズムレベルのデバッグが不要になります．
%JHDLやMaxCompilerのように特別なクラスを導入することでハードウェア設計を行なう訳ではない．
%% 従って，
新たなプログラミング習得の手間は必要なく，
ソフトウェアとしてアルゴリズムレベルでのデバッグが可能になることで，開発の繁雑さが解消されます．

多くの高位合成処理系はC言語をベースとしている中，SynthesijerはJavaを選択しました．
Javaを選択した理由は広く普及しているからということに加えて，
並列処理を記述可能なThreadを言語仕様として含むため，ソフトウェアアプログラマにとって
自然な形でハードウェアでも並列性を活用できます．
また，Cでは明示的に処理系がポインタを扱う必要があり，どのように合成処理系で取り扱うかという課題がありますが，
Javaの場合ポインタは処理系内部に隠蔽されているため，ソフトウェアで意識する必要がないというメリットがあります．

しかし，ハードウェア設計に必要となる，クロックの取り扱い手法や，データの保持されるタイミング，
細粒度での処理同期や，パイプライン/データ並列性を活用するプログラムはJavaでは記述できません．
そのため，JavaだけでFPGAの性能を十分に活用することは簡単ではありません．

とはいえ，Javaで記述された処理を実行するためのプロセッサ機構を構成するのではなく，
直接的にハードウェア化することで，フェッチやデコードなどのソフトウェア処理のための機構が省略され，演算密度は高くなります．
そのため，FPGAを用いることでの処理の高速化や消費電力の削減などの効果が期待できます．
また，HDLで独自に記述したFPGAのために最適化されたモジュールをJavaから簡単に呼び出せる仕組みを提供することで，
ボトルネックとなる部分的な処理をユーザがHDLで記述することで性能向上を図ることができます．

実際に，FPGAが使用されたアプリケーションの実装に目を向けてみると，
処理の本体でないI/O処理や複雑な逐次処理部分に対しては，
補助的なプロセッサの利用や愚直に実装されたステートマシンで処理されているケースが多数みられます．
このようなケースでは，クロックを意識して高度に最適化したハードウェアと，
高位合成言語から生成されたハードウェアとの間に有意な性能差がみられないと考えられます．
補助的なプロセッサを用いると，
プロセッサ用のコードやツールセットの整備と保守が必要になり，開発コストが増加してしまいます．
すなわち，多少の性能低下によるデメリットがあっても，開発コストを削減できるというメリットで上回ると考えられます．

\section{Synthesijerを用いた開発フロー概要}
\begin{enumerate}
 \item コンパイル済みのクラスファイルをアーカイブしたSynthesijerのJARファイルをダウンロードします\footnote{http://synthesijer.sourceforge.net からダウンロードできます}．
 \item 馴染みの環境でHW化するJavaプログラムを書きます．開発環境で(1)でダウンロードしたJARファイルへのクラスパスを追加しておくとアノテーションや組み込みライブラリを使用する場合に補完がきいて便利です．
 \item JavaプログラムをSynthesijerでコンパイルし，VHDLまたはVerilog HDLを作成します．
 \item できあがったHDLを，いつもの合成・配置配線ツールでFPGA用のbitファイルに変更します．必要に応じてピン配置などの制約が必要になるでしょう．
\end{enumerate}

\section{Synthesijerの使用方法}
Synthesijerはコマンドラインプログラムです．
ホームページからダウンロードしたJARファイルの名前を\verb|synthesijer-YYYYMMDD.jar|とします．

\subsection{Windowsの場合の実行方法}
Windowsの場合DOSプロンプトを使ってSynthesijerを実行します．ダウンロードしたJARと合成対象のソースコードがコンパイルされるクラスパスを指定して実行します．合成対象のJavaソースコードはすべて引数で指定する必要があります．
\begin{figure}[H]
 \begin{quote}
  \begin{screen}
\begin{verbatim}
java -cp synthesijer-YYYYMMDD.jar;. synthesijer.Main コンパイル対象のファイル
\end{verbatim}
  \end{screen}
 \end{quote} 
 \caption{Windowsでの実行}
 \label{fig:windows_execution}
\end{figure}
この例では，カレントディレクトリのみをクラスパスとして追加しています．
合成が成功すると，Javaのソースコードに対応したHDLコードおよびコード生成時の中間データがカレントディレクトリに出力されます．

Cygwinを使って実行することもできます．ただし，クラスパス区切り文字の\verb|;|(セミコロン)がShellのコマンド終了に相当してしまいますので\verb|\"|(ダブルクオーテーション)で囲む必要があります．
\begin{figure}[H]
 \begin{quote}
  \begin{screen}
\begin{verbatim}
java -cp "synthesijer-YYYYMMDD.jar;." synthesijer.Main [オプション] コンパイル対象
\end{verbatim}
  \end{screen}
 \end{quote} 
 \caption{Windowsでの実行}
 \label{fig:windows_execution}
\end{figure}
またCygwin上での絶対パスはJavaプログラムでは解決されないので注意が必要です．相対パスで指定するかWindowsのファイルシステム上のパスを指定する必要があります．

\subsection{Unix系OSの場合の実行方法}
PC-Unix系，Linux，MacOSXなどのUnix系OSの場合はターミナルを使ってSynthesijerを実行します．
ダウンロードしたJARと合成対象のソースコードがコンパイルされるクラスパスを指定して実行します．合成対象のJavaソースコードはすべて引数で指定する必要があります．
\begin{figure}[H]
 \begin{quote}
  \begin{screen}
\begin{verbatim}
java -cp synthesijer-YYYYMMDD.jar:. synthesijer.Main [オプション] コンパイル対象
\end{verbatim}
  \end{screen}
 \end{quote} 
 \caption{Unix系OSでの実行}
 \label{fig:unix_execution}
\end{figure}
この例では，カレントディレクトリのみをクラスパスとして追加しています．
合成が成功すると，Javaのソースコードに対応したHDLコードおよびコード生成時の中間データがカレントディレクトリに出力されます．

\subsection{オプション}
表\ref{tbl:options}はSynthesijerで指定可能なオプションです．
\begin{table}[H]
 \caption{オプション 一覧}
 \label{tbl:options}
\begin{center}
 \begin{tabular}{l|l} \hline
   オプション & 内容 \\\hline\hline
   -h        & ヘルプを表示します \\\hline
   --help    & ヘルプを表示します \\\hline
   --vhdl    & VHDLファイルを生成します \\\hline
   --verilog & Verilog HDLファイルを生成します \\\hline
   --no-optimize & 最適化機構をオフにする \\\hline
 \end{tabular}
\end{center}
\end{table}
\verb|--vhdl|も\verb|--verilog|のどちらのオプションも指定しなかった場合には，VHDLファイルを生成します．両方同時に指定することもできます．両方指定した場合には，VHDLファイルとVerilog HDLの両方を生成します．

\subsection{生成されるファイル}
SynthesijerではHDLファイルの他に生成時の中間情報のファイルを同時に生成します．たとえば，Foo.javaに対して生成されるファイルは表\ref{tbl:generated_files}の通りです．
\begin{table}[H]
 \caption{生成されるファイル 一覧}
 \label{tbl:generated_files}
\begin{center}
 \begin{tabular}{l|l} \hline
   ファイル  & 内容 \\\hline\hline
   Foo.class & classファイル．JVMで実行できる．\\\hline
   Foo.vhd   & 生成されたVHDLファイル \\\hline
   Foo.v     & 生成されたVerilog HDLファイル \\\hline
   Foo\_scheduler\_*.txt & 中間状態のスケジューラのテキスト出力 \\\hline
   Foo\_scheduler\_*.dot & 中間状態のスケジューラの状態遷移グラフ(GraphvizのDOT形式) \\\hline
 \end{tabular}
\end{center}
\end{table}

\section{クイックスタートガイド}
例題を通じてSynthesijerを使った開発フローを紹介します．
ホームページからダウンロードしたJARファイルの名前を\verb|synthesijer-YYYYMMDD.jar|としています．実行する時には，ダウンロードした実際のファイル名と読み代えてください．

図\ref{fig:quick_start_sample}にサンプルコードを示します．
\begin{figure}[H]
\begin{quote}
  \begin{screen}
 \begin{verbatim}
public class Test{
    public boolean flag;
    private int count;

    public void run(){
        while(true){
            count++;
            if(count > 5000000){
                count = 0;
                flag = !flag;
            }
         }
    }
} \end{verbatim}
 \end{screen}
\end{quote} 
 \caption{サンプルコード Test.java}
 \label{fig:quick_start_sample}
\end{figure}
このJavaプログラムのrunメソッドが呼び出されると，インスタンス変数の\verb|count|をインクリメントし続けます．ただし，\verb|count|が\verb|5000000|を越えた時点で\verb|0|にリセットすると同時にインスタンス変数の\verb|flag|の真偽を反転します．Javaでは\verb|public|クラスはクラス名と同じ名前のファイルに保存しなければいけません．サンプルコードは\verb|Test.java|という名前で保存しましょう．

プログラムをSynthesijerを使ってコンパイルしましょう．ダウンロードしたJARファイルへのクラスパスを指定して，図\ref{fig:quick_start_command}のように\verb|synthesijer.Main|を実行します．引数にコンパイル対象のファイル，この例では\verb|Test.java|を指定します．
\begin{figure}[H]
\begin{quote}
  \begin{screen}
\begin{verbatim}
java -cp synthesijer-YYYYMMDD.jar synthesijer.Main Test.java
\end{verbatim}
 \end{screen}
\end{quote} 
 \caption{Synthesijerを使って合成する}
 \label{fig:quick_start_command}
\end{figure}

SynthesijerはデフォルトではVHDLファイルを生成します．Verilog HDLコードを生成したい場合には，図\ref{fig:quick_start_command_verilog}のように\verb|--verilog|オプションを付けて実行します．
\begin{figure}[H]
\begin{quote}
  \begin{screen}
\begin{verbatim}
java -cp synthesijer-YYYYMMDD.jar synthesijer.Main --verilog Test.java
\end{verbatim}
 \end{screen}
\end{quote} 
 \caption{Synthesijerを使ってVerilog HDLファイルを生成する}
 \label{fig:quick_start_command_verilog}
\end{figure}
ちなみに，\verb|--verilog|と\verb|--vhdl|オプションを両方付けて実行するとVHDLとVerilog HDLのコードを同時に生成します．

生成されたVHDLコードのエンティティを図\ref{fig:generated_hdl_entity}に示します．
\begin{figure}[H]
\begin{quote}
  \begin{screen}
\begin{verbatim}
entity Test is
  port (
    clk      : in  std_logic;
    reset    : in  std_logic;
    flag_out : out std_logic;
    flag_in  : in  std_logic;
    flag_we  : in  std_logic;
    run_req  : in  std_logic;
    run_busy : out std_logic
  );
end Test;
\end{verbatim}
 \end{screen}
\end{quote} 
 \caption{生成されたVHDLコードのエンティティ}
 \label{fig:generated_hdl_entity}
\end{figure}
\verb|clk|，\verb|reset|はクロックとリセット信号です．Synthesijerで生成されるモジュールは\verb|clk|に同期する回路になります．\verb|reset|は正論理のリセット信号です．\verb|flag_{in,out,we}|は，元のソースコード(図\ref{fig:quick_start_sample})の\verb|public|変数である\verb|flag|に対応する読み書き用のポートです．最後の\verb|run_{req,busy}|が\verb|run|メソッド呼び出し用の制御ポートです．
なお，\verb|private|変数である\verb|count|は外からアクセスされるべき変数ではないのでポートとして生成されません．


\chapter{HDLモジュールの利用方法}

\chapter{生成モデル}

Javaに対応したハードウェアの生成モデルについて述べます．

\section{サポートされない言語機能}
SynthesijerはすべてのJavaプログラムを受理できるわけではありません．
現在のバージョンでは，基本的に動的なインスタンス生成機能は使用できません．
また，catch節の帯域脱出，再帰呼び出しは利用できません．
Thread以外の継承，インターフェースとその実装(implement)は未サポートです．

\section{クラス}
クラスはJavaプログラム同様，ハードウェアとしてもモジュール(VHDLならentity，Verilog HDLならmodule)に対応します．\verb|public|なメソッドやフィールド変数はポートとしてモジュールの外に引き出されます．

\subsection{名前}
パッケージとクラス名から成る絶対クラス名がモジュールの名前になります．Javaでパッケージの区切りに使用される``.''はVHDLおよびVerilog HDLで名前に使用できないため``\_''に置換されます．

\subsection{クロックとリセット}
一つのクラスは，単一のクロックに同期するハードウェアモジュールとして生成されます．クロック入力用のポートは\verb|clk|です．また正論理の1bitのリセット入力\verb|reset|を一つ持ちます．

\subsection{入出力ポート}
クラス内で定義された\verb|public|のメソッドおよびフィールド変数に対して，対応する入出力ポートを生成します．

\subsubsection{メソッドに対応するポート}
メソッドに対しては，実行制御用のフラグ，返り値，引数に対応した入出力ポートが生成されます．
メソッドの詳細については，節\ref{sec:method}を参照してください．

\paragraph{実行制御用のポート}
実行を開始するためのフラグ(入力ポート)と実行中を示すフラグ(出力ポート)が生成されます．それぞれメソッド名に接尾詞\verb|_req|，\verb|_busy|を付した名前がつけられます．

\paragraph{返り値用のポート}
プリミティブ型の変数の返り値を持つメソッドの場合には，その返り値に相当する出力ポートが，接尾詞\verb|_return|を付けた名前で生成されます．\verb|void|型の返り値を持つメソッドに対しては何も生成されません．プリミティブ型以外の返り値のメソッドはSynthesijerでは使用できません．

\paragraph{引数用のポート}
メソッドの引数に相当する入力ポートを生成します．メソッドの引数にはプリミティブ型の変数のみが使用できます．ポート名には，メソッド名と変数名を``\_''(アンダースコア)でつないだ文字列がつけられます．

\subsubsection{フィールド変数に対応するポート}

プリミティブ型およびプリミティブ型の配列型のフィールド変数はモジュール外部から読み書きできるように対応するポートが生成されます．

\paragraph{プリミティブ型の変数に対応するポート}
プリミティブ型のフィールド変数に対しては，外部からの書き込み用の入力ポートと，読み出し用の出力ポートの組を生成します．それぞれ，変数名に接尾詞\verb|_in|，\verb|_out|をつけた名前がつけられます．それぞれのポートは型に相当するビット幅で定義されます．また，書き込みを示すフラグ用の入力ポートを生成します．変数名に\verb|_we|という接尾詞をつけた名前になります．
外部からの書き込み用の入力ポート\verb|_in|と\verb|_we|，読み出し用の出力ポート\verb|_out|の組を生成します．

フィールド変数へのクラス外からの書き込みは，クラス内で定義されたメソッドの処理の書き込みと同時になる可能性があります．書き込みが同時になった場合，メソッドの処理の書き込みが優先され，クラス外からの書き込みは無効になります．

\paragraph{配列型の変数}
配列のフィールド変数に対しては，アドレスとデータおよび制御信号から成る1セットのメモリポートを引き出します．ポートの名前は変数名に対して次の接尾詞をつけたものが使用されます．
\begin{quote}
 \begin{description}
 \item[\_address] アドレスに相当する入力ポート．32bit．
 \item[\_din] 書き込み用の入力ポート．型に対応したビット幅．
 \item[\_dout] 読み出し用の出力ポート．型に対応したビット幅．
 \item[\_length] 配列の長さの出力ポート．32bit．
 \item[\_we] 書き込みフラグ．32bit．
 \item[\_oe] 読み出しフラグ．32bit．
 \end{description}
\end{quote}
配列の取り扱いについての詳細は節\ref{sec:array}を参照してください．

\section{メソッド}\label{sec:method}
メソッドは呼出し制御構造付きの処理単位として生成されます．引数にはプリミティブ型の変数のみが使用可能です．返り値の型はプリミティブ型または\verb|void|のみが使用できます．

\subsection{呼び出し規約}
メソッド呼び出しは，実行開始用のフラグ(リクエストフラグ)と，実行状態を示すフラグ(ビジーフラグ)で管理されます．
リクエストフラグとビジーフラグは，それぞれメソッド名に接尾詞\verb|_req|，\verb|_busy|を付けた名前の1bitの正論理の信号です．

リクエストフラグを'1'にアサートすることでメソッドの処理を開始できます．メソッドの処理を開始して完了するまでの間ビジーフラグが'1'にアサートされます．ビジーフラグが'1'にアサートされているときはメソッド処理中です．リクエストフラグをアサートしてはいけません．

\subsection{返り値}
メソッド名に接尾詞\verb|_return|を付けた名前で定義される信号です．ビジーフラグが'0'の時，直前に実行した結果を取り出すことができます．

\subsection{状態遷移機械}
リセット終了後，アイドル状態に遷移します．アイドル状態に遷移するまでの間，ビジーフラグは'1'にアサートされます．

\section{演算子}
整数の+，-など軽量な演算はHDLの演算子にそのままマッピングされます．掛け算，割り算，浮動小数点数演算は予め用意したインスタンスを使って演算します．

\section{制御構造}
Javaの\verb|if|，\verb|while|，\verb|for|，および\verb|switch|文をサポートしています．これらの制御構造は状態遷移機械として実装されます．VHDLやVerilog HDLの\verb|if|や\verb|case|などに直接的に対応づけられるわけではありません．

\section{データ型と変数}
プリミティブ型は，型のビット幅分の変数になります．Javaの型とVHDLおよびVerilog HDLでの型の対応を表\ref{tbl:types}に示します．
プリミティブ型の変数はフィールド変数あるいはメソッドのローカル変数として使用することができます．
\begin{table}[H]
 \caption{JavaとVHDLおよびVerilog HDLの型の対応}
 \label{tbl:types}
\begin{center}
 \begin{tabular}{l|l|l} \hline
   Javaの型 & VHDLでの型                    & Verilog HDLでの型 \\\hline\hline
   boolean  & std\_logic                     & reg \\\hline
   byte     & singed(7 downto 0)            & reg signed[7:0] \\\hline
   char     & std\_logic\_vector(15 downto 0) & reg [15:0] \\\hline
   short    & singed(15 downto 0)           & reg signed[15:0] \\\hline
   int      & singed(31 downto 0)           & reg signed[31:0] \\\hline
   long     & singed(63 downto 0)           & reg signed[63:0] \\\hline
   float    & std\_logic\_vector(31 downto 0) & reg [31:0] \\\hline
   double   & std\_logic\_vector(63 downto 0) & reg [63:0] \\\hline
 \end{tabular}
\end{center}
\end{table}

また，定義したクラス型のインスタンス変数を使用できます．インスタンス変数はクラスのフィールド変数として\verb|private|かつ\verb|final|で宣言する必要があります．すなわち，メソッド内の変数としてインスタンス変数を使うことはできません．

\section{配列}\label{sec:array}
プリミティブ型の配列をサポートしています．配列はインスタンス変数として宣言する必要があります．言い換えると，メソッド内の変数として宣言することはできません．
配列は指定した型とサイズに応じた幅と深さのデュアルポートブロックRAMに変換されます．
クラス内のメソッドからのアクセスと，クラス外からのアクセスで独立したポートを利用します．

\section{アノテーション}
Synthesijerに特殊な指示を与えるために，変数やメソッドにアノテーションを付けることができます．
使用可能なアノテーションを表\ref{tbl:annotations}に示します．
\begin{table}[H]
 \caption{アノテーション}
 \label{tbl:annotations}
\begin{center}
 \begin{tabular}{l|l|l} \hline
   アノテーション & 対象 & 内容 \\\hline\hline
   synthesijerhdl & クラス & Synthesijerコードとしてアノテーションの使用を許可する \\\hline
   auto & メソッド & 呼び出されることなくリセット開始直後に処理を開始する．\\\hline
   unsynthesizable  & メソッド & 合成の対象としない \\\hline
 \end{tabular}
\end{center}
\end{table}

\section{並列化}
Threadクラスを継承化することで並列処理を記述できます．
次のメソッドが追加されます．
\begin{quote}
 \begin{description}
  \item[start] スレッド処理の実行を開始する．
  \item[join] スレッド処理の終了を待つ．
  \item[yield] 他のスレッド処理を起動する(ハードウェア的にはなにもしない，ダミー)
 \end{description}
\end{quote}
Thread化を継承したクラスに対しては\verb|start|メソッドを呼び出すと，runメソッドが呼び出されます．
\verb|start|メソッドの呼び出しはブロックされません．

\chapter{Synthesijer リファレンスガイド}

\appendix
\chapter{その他のリソース}

\end{document}
