- [[12 Bus di Sistema]]
## `Bus di Sistema, Input/Output e Sincronizzazione`
Le operazioni tra CPU e periferica comportano uno *scambio di segnali elettrici* per cui è importante sia l'**aspetto logico** (livello di tensione) che l'**aspetto temporale**

Tali interazioni sono regolate da un protocollo, che specifica l'andamento temporale dei segnali, di due tipi:
### 1. Sincrono
E' presente un segnale di *clock* e gli eventi avvengono solo durante i fronti del **clock di sistema**

In fase di progettazione viene *assegnato* uno dei due fronti alla CPU e l'altro alla memoria/interfacce di I/O così da poter garantire la sincronizzazione stretta nell'interazione tra CPU e sistema periferico
#### Operazione di $\overline {WR}$
- ![[Pasted image 20240201132820.png]]
#### Operazione di $\overline {RD}$
- ![[Pasted image 20240201132945.png]]
### 2. Asincrono
Le operazioni avvengono solo all'occorrenza dei *fronti di segnali speciali* di **handshake**

Il clock di sistema è presente ma *non regola le operazioni* poiché sono regolati dall':
- handshake, avviene attraverso segnali sul Bus di Controllo che regolano la segnalazione delle attività tra CPU, **master**, e periferica, **slave**

I segnali di controllo sono tipicamente due:
1. **Master-Ready** (CPU$\rightarrow$ periferica) in cui la CPU segnala che le informazioni su Bus dati/indirizzi sono valide
2. **Slave-Ready** (periferica$\rightarrow$ CPU) in cui la periferica segnala che l'operazione richiesta è stata effettuata
#### Operazione di $\overline {WR}$
- ![[Pasted image 20240201133942.png]]
#### Operazione di $\overline {RD}$
- ![[Pasted image 20240201133956.png]]