Classic Timing Analyzer report for RegisterSerial
Tue Nov 28 04:21:08 2023
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                ;
+------------------------------+-------+---------------+------------------------------------------------+------------+------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From       ; To         ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+------------+------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 4.743 ns                                       ; EN         ; Q[15]~reg0 ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 7.066 ns                                       ; Q[12]~reg0 ; Q[12]      ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.465 ns                                      ; IN_REG[33] ; Q[33]~reg0 ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[40]~reg0 ; Q[39]~reg0 ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;            ;            ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+------------+------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                           ;
+-------+------------------------------------------------+------------+------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From       ; To         ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+------------+------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[40]~reg0 ; Q[39]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.500 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[24]~reg0 ; Q[23]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.506 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[16]~reg0 ; Q[15]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.970 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[30]~reg0 ; Q[29]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.847 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[2]~reg0  ; Q[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.537 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[10]~reg0 ; Q[9]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.536 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[18]~reg0 ; Q[17]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.536 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[38]~reg0 ; Q[37]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.533 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[6]~reg0  ; Q[5]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.532 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[13]~reg0 ; Q[12]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.531 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[15]~reg0 ; Q[14]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.531 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[23]~reg0 ; Q[22]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.531 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[5]~reg0  ; Q[4]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.530 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[8]~reg0  ; Q[7]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.530 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[26]~reg0 ; Q[25]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.530 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[27]~reg0 ; Q[26]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.530 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[39]~reg0 ; Q[38]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.530 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[20]~reg0 ; Q[19]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.529 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[34]~reg0 ; Q[33]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.529 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[4]~reg0  ; Q[3]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.528 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[35]~reg0 ; Q[34]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.528 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[36]~reg0 ; Q[35]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.528 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[12]~reg0 ; Q[11]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.527 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[14]~reg0 ; Q[13]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.526 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[22]~reg0 ; Q[21]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.526 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[31]~reg0 ; Q[30]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.526 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[33]~reg0 ; Q[32]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.526 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[37]~reg0 ; Q[36]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.526 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[19]~reg0 ; Q[18]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.525 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[3]~reg0  ; Q[2]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.524 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[9]~reg0  ; Q[8]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.524 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[11]~reg0 ; Q[10]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.524 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[17]~reg0 ; Q[16]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.524 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[21]~reg0 ; Q[20]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.524 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[25]~reg0 ; Q[24]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.524 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[7]~reg0  ; Q[6]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.523 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[29]~reg0 ; Q[28]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.523 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[32]~reg0 ; Q[31]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.523 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[1]~reg0  ; Q[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.521 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; Q[28]~reg0 ; Q[27]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.520 ns                ;
+-------+------------------------------------------------+------------+------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------+
; tsu                                                                    ;
+-------+--------------+------------+------------+------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To         ; To Clock ;
+-------+--------------+------------+------------+------------+----------+
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[0]~reg0  ; clk      ;
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[1]~reg0  ; clk      ;
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[2]~reg0  ; clk      ;
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[3]~reg0  ; clk      ;
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[4]~reg0  ; clk      ;
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[5]~reg0  ; clk      ;
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[6]~reg0  ; clk      ;
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[7]~reg0  ; clk      ;
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[8]~reg0  ; clk      ;
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[9]~reg0  ; clk      ;
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[10]~reg0 ; clk      ;
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[11]~reg0 ; clk      ;
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[12]~reg0 ; clk      ;
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[13]~reg0 ; clk      ;
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[14]~reg0 ; clk      ;
; N/A   ; None         ; 4.743 ns   ; EN         ; Q[15]~reg0 ; clk      ;
; N/A   ; None         ; 4.425 ns   ; EN         ; Q[16]~reg0 ; clk      ;
; N/A   ; None         ; 4.425 ns   ; EN         ; Q[17]~reg0 ; clk      ;
; N/A   ; None         ; 4.425 ns   ; EN         ; Q[18]~reg0 ; clk      ;
; N/A   ; None         ; 4.425 ns   ; EN         ; Q[19]~reg0 ; clk      ;
; N/A   ; None         ; 4.425 ns   ; EN         ; Q[20]~reg0 ; clk      ;
; N/A   ; None         ; 4.425 ns   ; EN         ; Q[21]~reg0 ; clk      ;
; N/A   ; None         ; 4.425 ns   ; EN         ; Q[22]~reg0 ; clk      ;
; N/A   ; None         ; 4.425 ns   ; EN         ; Q[23]~reg0 ; clk      ;
; N/A   ; None         ; 4.425 ns   ; EN         ; Q[40]~reg0 ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[0]~reg0  ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[1]~reg0  ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[2]~reg0  ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[3]~reg0  ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[4]~reg0  ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[5]~reg0  ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[6]~reg0  ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[7]~reg0  ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[8]~reg0  ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[9]~reg0  ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[10]~reg0 ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[11]~reg0 ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[12]~reg0 ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[13]~reg0 ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[14]~reg0 ; clk      ;
; N/A   ; None         ; 3.920 ns   ; L          ; Q[15]~reg0 ; clk      ;
; N/A   ; None         ; 3.874 ns   ; IN_REG[15] ; Q[15]~reg0 ; clk      ;
; N/A   ; None         ; 3.868 ns   ; IN_REG[17] ; Q[17]~reg0 ; clk      ;
; N/A   ; None         ; 3.799 ns   ; IN_REG[31] ; Q[31]~reg0 ; clk      ;
; N/A   ; None         ; 3.729 ns   ; L          ; Q[16]~reg0 ; clk      ;
; N/A   ; None         ; 3.729 ns   ; L          ; Q[17]~reg0 ; clk      ;
; N/A   ; None         ; 3.729 ns   ; L          ; Q[18]~reg0 ; clk      ;
; N/A   ; None         ; 3.729 ns   ; L          ; Q[19]~reg0 ; clk      ;
; N/A   ; None         ; 3.729 ns   ; L          ; Q[20]~reg0 ; clk      ;
; N/A   ; None         ; 3.729 ns   ; L          ; Q[21]~reg0 ; clk      ;
; N/A   ; None         ; 3.729 ns   ; L          ; Q[22]~reg0 ; clk      ;
; N/A   ; None         ; 3.729 ns   ; L          ; Q[23]~reg0 ; clk      ;
; N/A   ; None         ; 3.729 ns   ; L          ; Q[40]~reg0 ; clk      ;
; N/A   ; None         ; 3.698 ns   ; IN_REG[10] ; Q[10]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[24]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[25]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[26]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[27]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[28]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[29]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[30]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[31]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[32]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[33]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[34]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[35]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[36]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[37]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[38]~reg0 ; clk      ;
; N/A   ; None         ; 3.651 ns   ; EN         ; Q[39]~reg0 ; clk      ;
; N/A   ; None         ; 3.589 ns   ; IN_REG[19] ; Q[19]~reg0 ; clk      ;
; N/A   ; None         ; 3.547 ns   ; IN_REG[4]  ; Q[4]~reg0  ; clk      ;
; N/A   ; None         ; 3.518 ns   ; IN_REG[22] ; Q[22]~reg0 ; clk      ;
; N/A   ; None         ; 3.516 ns   ; IN_REG[1]  ; Q[1]~reg0  ; clk      ;
; N/A   ; None         ; 3.511 ns   ; IN_REG[18] ; Q[18]~reg0 ; clk      ;
; N/A   ; None         ; 3.492 ns   ; IN_REG[35] ; Q[35]~reg0 ; clk      ;
; N/A   ; None         ; 3.477 ns   ; IN_REG[12] ; Q[12]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[24]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[25]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[26]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[27]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[28]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[29]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[30]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[31]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[32]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[33]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[34]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[35]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[36]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[37]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[38]~reg0 ; clk      ;
; N/A   ; None         ; 3.467 ns   ; L          ; Q[39]~reg0 ; clk      ;
; N/A   ; None         ; 3.426 ns   ; IN_REG[25] ; Q[25]~reg0 ; clk      ;
; N/A   ; None         ; 3.423 ns   ; IN_REG[24] ; Q[24]~reg0 ; clk      ;
; N/A   ; None         ; 3.418 ns   ; IN_REG[3]  ; Q[3]~reg0  ; clk      ;
; N/A   ; None         ; 3.405 ns   ; IN_REG[13] ; Q[13]~reg0 ; clk      ;
; N/A   ; None         ; 3.390 ns   ; IN_REG[27] ; Q[27]~reg0 ; clk      ;
; N/A   ; None         ; 3.341 ns   ; IN_REG[39] ; Q[39]~reg0 ; clk      ;
; N/A   ; None         ; 3.341 ns   ; IN_REG[20] ; Q[20]~reg0 ; clk      ;
; N/A   ; None         ; 3.321 ns   ; IN_REG[28] ; Q[28]~reg0 ; clk      ;
; N/A   ; None         ; 3.294 ns   ; IN_REG[6]  ; Q[6]~reg0  ; clk      ;
; N/A   ; None         ; 3.287 ns   ; IN_REG[2]  ; Q[2]~reg0  ; clk      ;
; N/A   ; None         ; 3.267 ns   ; IN_REG[11] ; Q[11]~reg0 ; clk      ;
; N/A   ; None         ; 3.225 ns   ; IN_REG[21] ; Q[21]~reg0 ; clk      ;
; N/A   ; None         ; 3.194 ns   ; IN_REG[32] ; Q[32]~reg0 ; clk      ;
; N/A   ; None         ; 3.177 ns   ; IN_REG[23] ; Q[23]~reg0 ; clk      ;
; N/A   ; None         ; 3.176 ns   ; IN_REG[7]  ; Q[7]~reg0  ; clk      ;
; N/A   ; None         ; 3.135 ns   ; IN_REG[36] ; Q[36]~reg0 ; clk      ;
; N/A   ; None         ; 3.096 ns   ; IN_REG[37] ; Q[37]~reg0 ; clk      ;
; N/A   ; None         ; 3.095 ns   ; IN_REG[38] ; Q[38]~reg0 ; clk      ;
; N/A   ; None         ; 3.094 ns   ; IN_REG[40] ; Q[40]~reg0 ; clk      ;
; N/A   ; None         ; 3.069 ns   ; IN_REG[8]  ; Q[8]~reg0  ; clk      ;
; N/A   ; None         ; 3.068 ns   ; IN_REG[14] ; Q[14]~reg0 ; clk      ;
; N/A   ; None         ; 3.064 ns   ; IN_REG[34] ; Q[34]~reg0 ; clk      ;
; N/A   ; None         ; 3.041 ns   ; W          ; Q[40]~reg0 ; clk      ;
; N/A   ; None         ; 2.952 ns   ; IN_REG[0]  ; Q[0]~reg0  ; clk      ;
; N/A   ; None         ; 2.934 ns   ; IN_REG[16] ; Q[16]~reg0 ; clk      ;
; N/A   ; None         ; 2.924 ns   ; IN_REG[26] ; Q[26]~reg0 ; clk      ;
; N/A   ; None         ; 2.891 ns   ; IN_REG[9]  ; Q[9]~reg0  ; clk      ;
; N/A   ; None         ; 2.873 ns   ; IN_REG[29] ; Q[29]~reg0 ; clk      ;
; N/A   ; None         ; 2.860 ns   ; IN_REG[5]  ; Q[5]~reg0  ; clk      ;
; N/A   ; None         ; 2.849 ns   ; IN_REG[30] ; Q[30]~reg0 ; clk      ;
; N/A   ; None         ; 2.704 ns   ; IN_REG[33] ; Q[33]~reg0 ; clk      ;
+-------+--------------+------------+------------+------------+----------+


+---------------------------------------------------------------------+
; tco                                                                 ;
+-------+--------------+------------+------------+-------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To    ; From Clock ;
+-------+--------------+------------+------------+-------+------------+
; N/A   ; None         ; 7.066 ns   ; Q[12]~reg0 ; Q[12] ; clk        ;
; N/A   ; None         ; 6.934 ns   ; Q[25]~reg0 ; Q[25] ; clk        ;
; N/A   ; None         ; 6.686 ns   ; Q[2]~reg0  ; Q[2]  ; clk        ;
; N/A   ; None         ; 6.622 ns   ; Q[39]~reg0 ; Q[39] ; clk        ;
; N/A   ; None         ; 6.587 ns   ; Q[29]~reg0 ; Q[29] ; clk        ;
; N/A   ; None         ; 6.583 ns   ; Q[6]~reg0  ; Q[6]  ; clk        ;
; N/A   ; None         ; 6.517 ns   ; Q[8]~reg0  ; Q[8]  ; clk        ;
; N/A   ; None         ; 6.444 ns   ; Q[7]~reg0  ; Q[7]  ; clk        ;
; N/A   ; None         ; 6.372 ns   ; Q[16]~reg0 ; Q[16] ; clk        ;
; N/A   ; None         ; 6.351 ns   ; Q[24]~reg0 ; Q[24] ; clk        ;
; N/A   ; None         ; 6.332 ns   ; Q[1]~reg0  ; Q[1]  ; clk        ;
; N/A   ; None         ; 6.260 ns   ; Q[35]~reg0 ; Q[35] ; clk        ;
; N/A   ; None         ; 6.253 ns   ; Q[20]~reg0 ; Q[20] ; clk        ;
; N/A   ; None         ; 6.252 ns   ; Q[40]~reg0 ; Q[40] ; clk        ;
; N/A   ; None         ; 6.230 ns   ; Q[17]~reg0 ; Q[17] ; clk        ;
; N/A   ; None         ; 6.200 ns   ; Q[11]~reg0 ; Q[11] ; clk        ;
; N/A   ; None         ; 5.943 ns   ; Q[21]~reg0 ; Q[21] ; clk        ;
; N/A   ; None         ; 5.930 ns   ; Q[30]~reg0 ; Q[30] ; clk        ;
; N/A   ; None         ; 5.925 ns   ; Q[31]~reg0 ; Q[31] ; clk        ;
; N/A   ; None         ; 5.925 ns   ; Q[4]~reg0  ; Q[4]  ; clk        ;
; N/A   ; None         ; 5.918 ns   ; Q[36]~reg0 ; Q[36] ; clk        ;
; N/A   ; None         ; 5.917 ns   ; Q[26]~reg0 ; Q[26] ; clk        ;
; N/A   ; None         ; 5.912 ns   ; Q[23]~reg0 ; Q[23] ; clk        ;
; N/A   ; None         ; 5.890 ns   ; Q[38]~reg0 ; Q[38] ; clk        ;
; N/A   ; None         ; 5.877 ns   ; Q[13]~reg0 ; Q[13] ; clk        ;
; N/A   ; None         ; 5.866 ns   ; Q[0]~reg0  ; Q[0]  ; clk        ;
; N/A   ; None         ; 5.852 ns   ; Q[19]~reg0 ; Q[19] ; clk        ;
; N/A   ; None         ; 5.851 ns   ; Q[34]~reg0 ; Q[34] ; clk        ;
; N/A   ; None         ; 5.851 ns   ; Q[15]~reg0 ; Q[15] ; clk        ;
; N/A   ; None         ; 5.679 ns   ; Q[18]~reg0 ; Q[18] ; clk        ;
; N/A   ; None         ; 5.667 ns   ; Q[5]~reg0  ; Q[5]  ; clk        ;
; N/A   ; None         ; 5.618 ns   ; Q[22]~reg0 ; Q[22] ; clk        ;
; N/A   ; None         ; 5.617 ns   ; Q[9]~reg0  ; Q[9]  ; clk        ;
; N/A   ; None         ; 5.601 ns   ; Q[37]~reg0 ; Q[37] ; clk        ;
; N/A   ; None         ; 5.601 ns   ; Q[3]~reg0  ; Q[3]  ; clk        ;
; N/A   ; None         ; 5.597 ns   ; Q[27]~reg0 ; Q[27] ; clk        ;
; N/A   ; None         ; 5.591 ns   ; Q[32]~reg0 ; Q[32] ; clk        ;
; N/A   ; None         ; 5.578 ns   ; Q[10]~reg0 ; Q[10] ; clk        ;
; N/A   ; None         ; 5.574 ns   ; Q[14]~reg0 ; Q[14] ; clk        ;
; N/A   ; None         ; 5.563 ns   ; Q[28]~reg0 ; Q[28] ; clk        ;
; N/A   ; None         ; 5.520 ns   ; Q[33]~reg0 ; Q[33] ; clk        ;
+-------+--------------+------------+------------+-------+------------+


+------------------------------------------------------------------------------+
; th                                                                           ;
+---------------+-------------+-----------+------------+------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To         ; To Clock ;
+---------------+-------------+-----------+------------+------------+----------+
; N/A           ; None        ; -2.465 ns ; IN_REG[33] ; Q[33]~reg0 ; clk      ;
; N/A           ; None        ; -2.610 ns ; IN_REG[30] ; Q[30]~reg0 ; clk      ;
; N/A           ; None        ; -2.621 ns ; IN_REG[5]  ; Q[5]~reg0  ; clk      ;
; N/A           ; None        ; -2.634 ns ; IN_REG[29] ; Q[29]~reg0 ; clk      ;
; N/A           ; None        ; -2.652 ns ; IN_REG[9]  ; Q[9]~reg0  ; clk      ;
; N/A           ; None        ; -2.685 ns ; IN_REG[26] ; Q[26]~reg0 ; clk      ;
; N/A           ; None        ; -2.695 ns ; IN_REG[16] ; Q[16]~reg0 ; clk      ;
; N/A           ; None        ; -2.713 ns ; IN_REG[0]  ; Q[0]~reg0  ; clk      ;
; N/A           ; None        ; -2.802 ns ; W          ; Q[40]~reg0 ; clk      ;
; N/A           ; None        ; -2.825 ns ; IN_REG[34] ; Q[34]~reg0 ; clk      ;
; N/A           ; None        ; -2.829 ns ; IN_REG[14] ; Q[14]~reg0 ; clk      ;
; N/A           ; None        ; -2.830 ns ; IN_REG[8]  ; Q[8]~reg0  ; clk      ;
; N/A           ; None        ; -2.855 ns ; IN_REG[40] ; Q[40]~reg0 ; clk      ;
; N/A           ; None        ; -2.856 ns ; IN_REG[38] ; Q[38]~reg0 ; clk      ;
; N/A           ; None        ; -2.857 ns ; IN_REG[37] ; Q[37]~reg0 ; clk      ;
; N/A           ; None        ; -2.896 ns ; IN_REG[36] ; Q[36]~reg0 ; clk      ;
; N/A           ; None        ; -2.937 ns ; IN_REG[7]  ; Q[7]~reg0  ; clk      ;
; N/A           ; None        ; -2.938 ns ; IN_REG[23] ; Q[23]~reg0 ; clk      ;
; N/A           ; None        ; -2.955 ns ; IN_REG[32] ; Q[32]~reg0 ; clk      ;
; N/A           ; None        ; -2.986 ns ; IN_REG[21] ; Q[21]~reg0 ; clk      ;
; N/A           ; None        ; -3.028 ns ; IN_REG[11] ; Q[11]~reg0 ; clk      ;
; N/A           ; None        ; -3.048 ns ; IN_REG[2]  ; Q[2]~reg0  ; clk      ;
; N/A           ; None        ; -3.055 ns ; IN_REG[6]  ; Q[6]~reg0  ; clk      ;
; N/A           ; None        ; -3.082 ns ; IN_REG[28] ; Q[28]~reg0 ; clk      ;
; N/A           ; None        ; -3.102 ns ; IN_REG[39] ; Q[39]~reg0 ; clk      ;
; N/A           ; None        ; -3.102 ns ; IN_REG[20] ; Q[20]~reg0 ; clk      ;
; N/A           ; None        ; -3.151 ns ; IN_REG[27] ; Q[27]~reg0 ; clk      ;
; N/A           ; None        ; -3.166 ns ; IN_REG[13] ; Q[13]~reg0 ; clk      ;
; N/A           ; None        ; -3.179 ns ; IN_REG[3]  ; Q[3]~reg0  ; clk      ;
; N/A           ; None        ; -3.184 ns ; IN_REG[24] ; Q[24]~reg0 ; clk      ;
; N/A           ; None        ; -3.187 ns ; IN_REG[25] ; Q[25]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[24]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[25]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[26]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[27]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[28]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[29]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[30]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[31]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[32]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[33]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[34]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[35]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[36]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[37]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[38]~reg0 ; clk      ;
; N/A           ; None        ; -3.228 ns ; L          ; Q[39]~reg0 ; clk      ;
; N/A           ; None        ; -3.238 ns ; IN_REG[12] ; Q[12]~reg0 ; clk      ;
; N/A           ; None        ; -3.253 ns ; IN_REG[35] ; Q[35]~reg0 ; clk      ;
; N/A           ; None        ; -3.272 ns ; IN_REG[18] ; Q[18]~reg0 ; clk      ;
; N/A           ; None        ; -3.277 ns ; IN_REG[1]  ; Q[1]~reg0  ; clk      ;
; N/A           ; None        ; -3.279 ns ; IN_REG[22] ; Q[22]~reg0 ; clk      ;
; N/A           ; None        ; -3.308 ns ; IN_REG[4]  ; Q[4]~reg0  ; clk      ;
; N/A           ; None        ; -3.350 ns ; IN_REG[19] ; Q[19]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[24]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[25]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[26]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[27]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[28]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[29]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[30]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[31]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[32]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[33]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[34]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[35]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[36]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[37]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[38]~reg0 ; clk      ;
; N/A           ; None        ; -3.412 ns ; EN         ; Q[39]~reg0 ; clk      ;
; N/A           ; None        ; -3.459 ns ; IN_REG[10] ; Q[10]~reg0 ; clk      ;
; N/A           ; None        ; -3.490 ns ; L          ; Q[16]~reg0 ; clk      ;
; N/A           ; None        ; -3.490 ns ; L          ; Q[17]~reg0 ; clk      ;
; N/A           ; None        ; -3.490 ns ; L          ; Q[18]~reg0 ; clk      ;
; N/A           ; None        ; -3.490 ns ; L          ; Q[19]~reg0 ; clk      ;
; N/A           ; None        ; -3.490 ns ; L          ; Q[20]~reg0 ; clk      ;
; N/A           ; None        ; -3.490 ns ; L          ; Q[21]~reg0 ; clk      ;
; N/A           ; None        ; -3.490 ns ; L          ; Q[22]~reg0 ; clk      ;
; N/A           ; None        ; -3.490 ns ; L          ; Q[23]~reg0 ; clk      ;
; N/A           ; None        ; -3.490 ns ; L          ; Q[40]~reg0 ; clk      ;
; N/A           ; None        ; -3.560 ns ; IN_REG[31] ; Q[31]~reg0 ; clk      ;
; N/A           ; None        ; -3.629 ns ; IN_REG[17] ; Q[17]~reg0 ; clk      ;
; N/A           ; None        ; -3.635 ns ; IN_REG[15] ; Q[15]~reg0 ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[0]~reg0  ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[1]~reg0  ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[2]~reg0  ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[3]~reg0  ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[4]~reg0  ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[5]~reg0  ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[6]~reg0  ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[7]~reg0  ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[8]~reg0  ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[9]~reg0  ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[10]~reg0 ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[11]~reg0 ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[12]~reg0 ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[13]~reg0 ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[14]~reg0 ; clk      ;
; N/A           ; None        ; -3.681 ns ; L          ; Q[15]~reg0 ; clk      ;
; N/A           ; None        ; -4.186 ns ; EN         ; Q[16]~reg0 ; clk      ;
; N/A           ; None        ; -4.186 ns ; EN         ; Q[17]~reg0 ; clk      ;
; N/A           ; None        ; -4.186 ns ; EN         ; Q[18]~reg0 ; clk      ;
; N/A           ; None        ; -4.186 ns ; EN         ; Q[19]~reg0 ; clk      ;
; N/A           ; None        ; -4.186 ns ; EN         ; Q[20]~reg0 ; clk      ;
; N/A           ; None        ; -4.186 ns ; EN         ; Q[21]~reg0 ; clk      ;
; N/A           ; None        ; -4.186 ns ; EN         ; Q[22]~reg0 ; clk      ;
; N/A           ; None        ; -4.186 ns ; EN         ; Q[23]~reg0 ; clk      ;
; N/A           ; None        ; -4.186 ns ; EN         ; Q[40]~reg0 ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[0]~reg0  ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[1]~reg0  ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[2]~reg0  ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[3]~reg0  ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[4]~reg0  ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[5]~reg0  ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[6]~reg0  ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[7]~reg0  ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[8]~reg0  ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[9]~reg0  ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[10]~reg0 ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[11]~reg0 ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[12]~reg0 ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[13]~reg0 ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[14]~reg0 ; clk      ;
; N/A           ; None        ; -4.504 ns ; EN         ; Q[15]~reg0 ; clk      ;
+---------------+-------------+-----------+------------+------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Nov 28 04:21:08 2023
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off RegisterSerial -c RegisterSerial --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" Internal fmax is restricted to 500.0 MHz between source register "Q[40]~reg0" and destination register "Q[39]~reg0"
    Info: fmax restricted to clock pin edge rate 2.0 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 1.500 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X11_Y10_N17; Fanout = 2; REG Node = 'Q[40]~reg0'
            Info: 2: + IC(1.191 ns) + CELL(0.309 ns) = 1.500 ns; Loc. = LCFF_X11_Y19_N3; Fanout = 2; REG Node = 'Q[39]~reg0'
            Info: Total cell delay = 0.309 ns ( 20.60 % )
            Info: Total interconnect delay = 1.191 ns ( 79.40 % )
        Info: - Smallest clock skew is -0.007 ns
            Info: + Shortest clock path from clock "clk" to destination register is 2.482 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 41; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(0.667 ns) + CELL(0.618 ns) = 2.482 ns; Loc. = LCFF_X11_Y19_N3; Fanout = 2; REG Node = 'Q[39]~reg0'
                Info: Total cell delay = 1.472 ns ( 59.31 % )
                Info: Total interconnect delay = 1.010 ns ( 40.69 % )
            Info: - Longest clock path from clock "clk" to source register is 2.489 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 41; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(0.674 ns) + CELL(0.618 ns) = 2.489 ns; Loc. = LCFF_X11_Y10_N17; Fanout = 2; REG Node = 'Q[40]~reg0'
                Info: Total cell delay = 1.472 ns ( 59.14 % )
                Info: Total interconnect delay = 1.017 ns ( 40.86 % )
        Info: + Micro clock to output delay of source is 0.094 ns
        Info: + Micro setup delay of destination is 0.090 ns
Info: tsu for register "Q[0]~reg0" (data pin = "EN", clock pin = "clk") is 4.743 ns
    Info: + Longest pin to register delay is 7.138 ns
        Info: 1: + IC(0.000 ns) + CELL(0.810 ns) = 0.810 ns; Loc. = PIN_H3; Fanout = 41; PIN Node = 'EN'
        Info: 2: + IC(5.582 ns) + CELL(0.746 ns) = 7.138 ns; Loc. = LCFF_X11_Y9_N17; Fanout = 1; REG Node = 'Q[0]~reg0'
        Info: Total cell delay = 1.556 ns ( 21.80 % )
        Info: Total interconnect delay = 5.582 ns ( 78.20 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.485 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 41; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.670 ns) + CELL(0.618 ns) = 2.485 ns; Loc. = LCFF_X11_Y9_N17; Fanout = 1; REG Node = 'Q[0]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.24 % )
        Info: Total interconnect delay = 1.013 ns ( 40.76 % )
Info: tco from clock "clk" to destination pin "Q[12]" through register "Q[12]~reg0" is 7.066 ns
    Info: + Longest clock path from clock "clk" to source register is 2.485 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 41; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.670 ns) + CELL(0.618 ns) = 2.485 ns; Loc. = LCFF_X11_Y9_N11; Fanout = 2; REG Node = 'Q[12]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.24 % )
        Info: Total interconnect delay = 1.013 ns ( 40.76 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 4.487 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X11_Y9_N11; Fanout = 2; REG Node = 'Q[12]~reg0'
        Info: 2: + IC(2.383 ns) + CELL(2.104 ns) = 4.487 ns; Loc. = PIN_L8; Fanout = 0; PIN Node = 'Q[12]'
        Info: Total cell delay = 2.104 ns ( 46.89 % )
        Info: Total interconnect delay = 2.383 ns ( 53.11 % )
Info: th for register "Q[33]~reg0" (data pin = "IN_REG[33]", clock pin = "clk") is -2.465 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.482 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 41; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.667 ns) + CELL(0.618 ns) = 2.482 ns; Loc. = LCFF_X11_Y19_N27; Fanout = 2; REG Node = 'Q[33]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.31 % )
        Info: Total interconnect delay = 1.010 ns ( 40.69 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.096 ns
        Info: 1: + IC(0.000 ns) + CELL(0.847 ns) = 0.847 ns; Loc. = PIN_B16; Fanout = 1; PIN Node = 'IN_REG[33]'
        Info: 2: + IC(4.041 ns) + CELL(0.053 ns) = 4.941 ns; Loc. = LCCOMB_X11_Y19_N26; Fanout = 1; COMB Node = 'Q[33]~reg0feeder'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 5.096 ns; Loc. = LCFF_X11_Y19_N27; Fanout = 2; REG Node = 'Q[33]~reg0'
        Info: Total cell delay = 1.055 ns ( 20.70 % )
        Info: Total interconnect delay = 4.041 ns ( 79.30 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 192 megabytes
    Info: Processing ended: Tue Nov 28 04:21:09 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


