[toc]

# Lab4

 ## 逻辑设计

### cpu

相比于`单周期cpu`, 主要的不同点在于:

+ `data`和`instr`存在一个`dist_mem`中
+ 新增了`IR`, `MEMDATAREAD`两个寄存器存储`mem`读结果
+ 新增了`A`, `B`, `ALUOut`存储`regfile`的`rd1`, `rd2`和`ALU`的运算结果
+ `PC`的自增运算和跳转不需要单独的模块(因此只需要一个`ALU`)

## 核心代码



## 仿真结果



## 结果分析



## 实验总结



## 意见建议 



## 思考题

