TimeQuest Timing Analyzer report for user_hw
Fri Jul 05 19:53:16 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Minimum Pulse Width: 'clock'
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Minimum Pulse Width: 'clock'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Progagation Delay
 36. Minimum Progagation Delay
 37. Clock Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; user_hw                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


----------------------------
; Slow Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Slow Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -33.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[23]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[23]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[24]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[24]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[25]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[25]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[26]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[26]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[27]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[27]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[28]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[28]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[29]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[29]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[30]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[30]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[31]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[31]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[9]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[21]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[21]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[22]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; add            ; clock      ; 5.664 ; 5.664 ; Rise       ; clock           ;
; chipselect     ; clock      ; 6.183 ; 6.183 ; Rise       ; clock           ;
; write_en       ; clock      ; 5.868 ; 5.868 ; Rise       ; clock           ;
; writedata[*]   ; clock      ; 4.021 ; 4.021 ; Rise       ; clock           ;
;  writedata[0]  ; clock      ; 3.526 ; 3.526 ; Rise       ; clock           ;
;  writedata[1]  ; clock      ; 3.412 ; 3.412 ; Rise       ; clock           ;
;  writedata[2]  ; clock      ; 3.350 ; 3.350 ; Rise       ; clock           ;
;  writedata[3]  ; clock      ; 3.495 ; 3.495 ; Rise       ; clock           ;
;  writedata[4]  ; clock      ; 3.744 ; 3.744 ; Rise       ; clock           ;
;  writedata[5]  ; clock      ; 3.284 ; 3.284 ; Rise       ; clock           ;
;  writedata[6]  ; clock      ; 3.510 ; 3.510 ; Rise       ; clock           ;
;  writedata[7]  ; clock      ; 3.307 ; 3.307 ; Rise       ; clock           ;
;  writedata[8]  ; clock      ; 3.572 ; 3.572 ; Rise       ; clock           ;
;  writedata[9]  ; clock      ; 3.198 ; 3.198 ; Rise       ; clock           ;
;  writedata[10] ; clock      ; 3.274 ; 3.274 ; Rise       ; clock           ;
;  writedata[11] ; clock      ; 3.519 ; 3.519 ; Rise       ; clock           ;
;  writedata[12] ; clock      ; 3.225 ; 3.225 ; Rise       ; clock           ;
;  writedata[13] ; clock      ; 3.761 ; 3.761 ; Rise       ; clock           ;
;  writedata[14] ; clock      ; 3.458 ; 3.458 ; Rise       ; clock           ;
;  writedata[15] ; clock      ; 3.532 ; 3.532 ; Rise       ; clock           ;
;  writedata[16] ; clock      ; 3.765 ; 3.765 ; Rise       ; clock           ;
;  writedata[17] ; clock      ; 3.510 ; 3.510 ; Rise       ; clock           ;
;  writedata[18] ; clock      ; 3.311 ; 3.311 ; Rise       ; clock           ;
;  writedata[19] ; clock      ; 3.546 ; 3.546 ; Rise       ; clock           ;
;  writedata[20] ; clock      ; 3.950 ; 3.950 ; Rise       ; clock           ;
;  writedata[21] ; clock      ; 3.748 ; 3.748 ; Rise       ; clock           ;
;  writedata[22] ; clock      ; 3.712 ; 3.712 ; Rise       ; clock           ;
;  writedata[23] ; clock      ; 4.021 ; 4.021 ; Rise       ; clock           ;
;  writedata[24] ; clock      ; 3.523 ; 3.523 ; Rise       ; clock           ;
;  writedata[25] ; clock      ; 3.592 ; 3.592 ; Rise       ; clock           ;
;  writedata[26] ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
;  writedata[27] ; clock      ; 3.311 ; 3.311 ; Rise       ; clock           ;
;  writedata[28] ; clock      ; 3.307 ; 3.307 ; Rise       ; clock           ;
;  writedata[29] ; clock      ; 3.528 ; 3.528 ; Rise       ; clock           ;
;  writedata[30] ; clock      ; 3.787 ; 3.787 ; Rise       ; clock           ;
;  writedata[31] ; clock      ; 3.508 ; 3.508 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; add            ; clock      ; -4.038 ; -4.038 ; Rise       ; clock           ;
; chipselect     ; clock      ; -4.557 ; -4.557 ; Rise       ; clock           ;
; write_en       ; clock      ; -4.242 ; -4.242 ; Rise       ; clock           ;
; writedata[*]   ; clock      ; -2.968 ; -2.968 ; Rise       ; clock           ;
;  writedata[0]  ; clock      ; -3.296 ; -3.296 ; Rise       ; clock           ;
;  writedata[1]  ; clock      ; -3.182 ; -3.182 ; Rise       ; clock           ;
;  writedata[2]  ; clock      ; -3.120 ; -3.120 ; Rise       ; clock           ;
;  writedata[3]  ; clock      ; -3.265 ; -3.265 ; Rise       ; clock           ;
;  writedata[4]  ; clock      ; -3.514 ; -3.514 ; Rise       ; clock           ;
;  writedata[5]  ; clock      ; -3.054 ; -3.054 ; Rise       ; clock           ;
;  writedata[6]  ; clock      ; -3.280 ; -3.280 ; Rise       ; clock           ;
;  writedata[7]  ; clock      ; -3.077 ; -3.077 ; Rise       ; clock           ;
;  writedata[8]  ; clock      ; -3.342 ; -3.342 ; Rise       ; clock           ;
;  writedata[9]  ; clock      ; -2.968 ; -2.968 ; Rise       ; clock           ;
;  writedata[10] ; clock      ; -3.044 ; -3.044 ; Rise       ; clock           ;
;  writedata[11] ; clock      ; -3.289 ; -3.289 ; Rise       ; clock           ;
;  writedata[12] ; clock      ; -2.995 ; -2.995 ; Rise       ; clock           ;
;  writedata[13] ; clock      ; -3.531 ; -3.531 ; Rise       ; clock           ;
;  writedata[14] ; clock      ; -3.228 ; -3.228 ; Rise       ; clock           ;
;  writedata[15] ; clock      ; -3.302 ; -3.302 ; Rise       ; clock           ;
;  writedata[16] ; clock      ; -3.535 ; -3.535 ; Rise       ; clock           ;
;  writedata[17] ; clock      ; -3.280 ; -3.280 ; Rise       ; clock           ;
;  writedata[18] ; clock      ; -3.081 ; -3.081 ; Rise       ; clock           ;
;  writedata[19] ; clock      ; -3.316 ; -3.316 ; Rise       ; clock           ;
;  writedata[20] ; clock      ; -3.720 ; -3.720 ; Rise       ; clock           ;
;  writedata[21] ; clock      ; -3.518 ; -3.518 ; Rise       ; clock           ;
;  writedata[22] ; clock      ; -3.482 ; -3.482 ; Rise       ; clock           ;
;  writedata[23] ; clock      ; -3.791 ; -3.791 ; Rise       ; clock           ;
;  writedata[24] ; clock      ; -3.293 ; -3.293 ; Rise       ; clock           ;
;  writedata[25] ; clock      ; -3.362 ; -3.362 ; Rise       ; clock           ;
;  writedata[26] ; clock      ; -3.317 ; -3.317 ; Rise       ; clock           ;
;  writedata[27] ; clock      ; -3.081 ; -3.081 ; Rise       ; clock           ;
;  writedata[28] ; clock      ; -3.077 ; -3.077 ; Rise       ; clock           ;
;  writedata[29] ; clock      ; -3.298 ; -3.298 ; Rise       ; clock           ;
;  writedata[30] ; clock      ; -3.557 ; -3.557 ; Rise       ; clock           ;
;  writedata[31] ; clock      ; -3.278 ; -3.278 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; led_en        ; clock      ; 11.166 ; 11.166 ; Rise       ; clock           ;
; readdata[*]   ; clock      ; 7.249  ; 7.249  ; Rise       ; clock           ;
;  readdata[0]  ; clock      ; 6.894  ; 6.894  ; Rise       ; clock           ;
;  readdata[1]  ; clock      ; 7.194  ; 7.194  ; Rise       ; clock           ;
;  readdata[2]  ; clock      ; 6.861  ; 6.861  ; Rise       ; clock           ;
;  readdata[3]  ; clock      ; 7.052  ; 7.052  ; Rise       ; clock           ;
;  readdata[4]  ; clock      ; 6.638  ; 6.638  ; Rise       ; clock           ;
;  readdata[5]  ; clock      ; 6.876  ; 6.876  ; Rise       ; clock           ;
;  readdata[6]  ; clock      ; 6.656  ; 6.656  ; Rise       ; clock           ;
;  readdata[7]  ; clock      ; 6.895  ; 6.895  ; Rise       ; clock           ;
;  readdata[8]  ; clock      ; 6.887  ; 6.887  ; Rise       ; clock           ;
;  readdata[9]  ; clock      ; 6.582  ; 6.582  ; Rise       ; clock           ;
;  readdata[10] ; clock      ; 6.896  ; 6.896  ; Rise       ; clock           ;
;  readdata[11] ; clock      ; 6.869  ; 6.869  ; Rise       ; clock           ;
;  readdata[12] ; clock      ; 7.179  ; 7.179  ; Rise       ; clock           ;
;  readdata[13] ; clock      ; 6.899  ; 6.899  ; Rise       ; clock           ;
;  readdata[14] ; clock      ; 6.907  ; 6.907  ; Rise       ; clock           ;
;  readdata[15] ; clock      ; 6.887  ; 6.887  ; Rise       ; clock           ;
;  readdata[16] ; clock      ; 6.624  ; 6.624  ; Rise       ; clock           ;
;  readdata[17] ; clock      ; 6.855  ; 6.855  ; Rise       ; clock           ;
;  readdata[18] ; clock      ; 7.249  ; 7.249  ; Rise       ; clock           ;
;  readdata[19] ; clock      ; 6.924  ; 6.924  ; Rise       ; clock           ;
;  readdata[20] ; clock      ; 6.666  ; 6.666  ; Rise       ; clock           ;
;  readdata[21] ; clock      ; 6.864  ; 6.864  ; Rise       ; clock           ;
;  readdata[22] ; clock      ; 6.896  ; 6.896  ; Rise       ; clock           ;
;  readdata[23] ; clock      ; 6.609  ; 6.609  ; Rise       ; clock           ;
;  readdata[24] ; clock      ; 7.074  ; 7.074  ; Rise       ; clock           ;
;  readdata[25] ; clock      ; 7.122  ; 7.122  ; Rise       ; clock           ;
;  readdata[26] ; clock      ; 6.862  ; 6.862  ; Rise       ; clock           ;
;  readdata[27] ; clock      ; 6.876  ; 6.876  ; Rise       ; clock           ;
;  readdata[28] ; clock      ; 7.092  ; 7.092  ; Rise       ; clock           ;
;  readdata[29] ; clock      ; 6.913  ; 6.913  ; Rise       ; clock           ;
;  readdata[30] ; clock      ; 6.911  ; 6.911  ; Rise       ; clock           ;
;  readdata[31] ; clock      ; 6.667  ; 6.667  ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; led_en        ; clock      ; 7.834 ; 7.834 ; Rise       ; clock           ;
; readdata[*]   ; clock      ; 6.582 ; 6.582 ; Rise       ; clock           ;
;  readdata[0]  ; clock      ; 6.894 ; 6.894 ; Rise       ; clock           ;
;  readdata[1]  ; clock      ; 7.194 ; 7.194 ; Rise       ; clock           ;
;  readdata[2]  ; clock      ; 6.861 ; 6.861 ; Rise       ; clock           ;
;  readdata[3]  ; clock      ; 7.052 ; 7.052 ; Rise       ; clock           ;
;  readdata[4]  ; clock      ; 6.638 ; 6.638 ; Rise       ; clock           ;
;  readdata[5]  ; clock      ; 6.876 ; 6.876 ; Rise       ; clock           ;
;  readdata[6]  ; clock      ; 6.656 ; 6.656 ; Rise       ; clock           ;
;  readdata[7]  ; clock      ; 6.895 ; 6.895 ; Rise       ; clock           ;
;  readdata[8]  ; clock      ; 6.887 ; 6.887 ; Rise       ; clock           ;
;  readdata[9]  ; clock      ; 6.582 ; 6.582 ; Rise       ; clock           ;
;  readdata[10] ; clock      ; 6.896 ; 6.896 ; Rise       ; clock           ;
;  readdata[11] ; clock      ; 6.869 ; 6.869 ; Rise       ; clock           ;
;  readdata[12] ; clock      ; 7.179 ; 7.179 ; Rise       ; clock           ;
;  readdata[13] ; clock      ; 6.899 ; 6.899 ; Rise       ; clock           ;
;  readdata[14] ; clock      ; 6.907 ; 6.907 ; Rise       ; clock           ;
;  readdata[15] ; clock      ; 6.887 ; 6.887 ; Rise       ; clock           ;
;  readdata[16] ; clock      ; 6.624 ; 6.624 ; Rise       ; clock           ;
;  readdata[17] ; clock      ; 6.855 ; 6.855 ; Rise       ; clock           ;
;  readdata[18] ; clock      ; 7.249 ; 7.249 ; Rise       ; clock           ;
;  readdata[19] ; clock      ; 6.924 ; 6.924 ; Rise       ; clock           ;
;  readdata[20] ; clock      ; 6.666 ; 6.666 ; Rise       ; clock           ;
;  readdata[21] ; clock      ; 6.864 ; 6.864 ; Rise       ; clock           ;
;  readdata[22] ; clock      ; 6.896 ; 6.896 ; Rise       ; clock           ;
;  readdata[23] ; clock      ; 6.609 ; 6.609 ; Rise       ; clock           ;
;  readdata[24] ; clock      ; 7.074 ; 7.074 ; Rise       ; clock           ;
;  readdata[25] ; clock      ; 7.122 ; 7.122 ; Rise       ; clock           ;
;  readdata[26] ; clock      ; 6.862 ; 6.862 ; Rise       ; clock           ;
;  readdata[27] ; clock      ; 6.876 ; 6.876 ; Rise       ; clock           ;
;  readdata[28] ; clock      ; 7.092 ; 7.092 ; Rise       ; clock           ;
;  readdata[29] ; clock      ; 6.913 ; 6.913 ; Rise       ; clock           ;
;  readdata[30] ; clock      ; 6.911 ; 6.911 ; Rise       ; clock           ;
;  readdata[31] ; clock      ; 6.667 ; 6.667 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; add        ; readdata[0]  ; 10.317 ; 10.317 ; 10.317 ; 10.317 ;
; add        ; readdata[1]  ; 10.614 ; 10.614 ; 10.614 ; 10.614 ;
; add        ; readdata[2]  ; 10.280 ; 10.280 ; 10.280 ; 10.280 ;
; add        ; readdata[3]  ; 10.472 ; 10.472 ; 10.472 ; 10.472 ;
; add        ; readdata[4]  ; 10.055 ; 10.055 ; 10.055 ; 10.055 ;
; add        ; readdata[5]  ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; add        ; readdata[6]  ; 10.072 ; 10.072 ; 10.072 ; 10.072 ;
; add        ; readdata[7]  ; 10.317 ; 10.317 ; 10.317 ; 10.317 ;
; add        ; readdata[8]  ; 9.998  ; 9.998  ; 9.998  ; 9.998  ;
; add        ; readdata[9]  ; 9.685  ; 9.685  ; 9.685  ; 9.685  ;
; add        ; readdata[10] ; 10.004 ; 10.004 ; 10.004 ; 10.004 ;
; add        ; readdata[11] ; 9.972  ; 9.972  ; 9.972  ; 9.972  ;
; add        ; readdata[12] ; 10.289 ; 10.289 ; 10.289 ; 10.289 ;
; add        ; readdata[13] ; 10.010 ; 10.010 ; 10.010 ; 10.010 ;
; add        ; readdata[14] ; 10.018 ; 10.018 ; 10.018 ; 10.018 ;
; add        ; readdata[15] ; 9.993  ; 9.993  ; 9.993  ; 9.993  ;
; add        ; readdata[16] ; 10.044 ; 10.044 ; 10.044 ; 10.044 ;
; add        ; readdata[17] ; 10.271 ; 10.271 ; 10.271 ; 10.271 ;
; add        ; readdata[18] ; 10.670 ; 10.670 ; 10.670 ; 10.670 ;
; add        ; readdata[19] ; 10.341 ; 10.341 ; 10.341 ; 10.341 ;
; add        ; readdata[20] ; 10.051 ; 10.051 ; 10.051 ; 10.051 ;
; add        ; readdata[21] ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; add        ; readdata[22] ; 10.280 ; 10.280 ; 10.280 ; 10.280 ;
; add        ; readdata[23] ; 9.997  ; 9.997  ; 9.997  ; 9.997  ;
; add        ; readdata[24] ; 10.457 ; 10.457 ; 10.457 ; 10.457 ;
; add        ; readdata[25] ; 10.506 ; 10.506 ; 10.506 ; 10.506 ;
; add        ; readdata[26] ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; add        ; readdata[27] ; 10.259 ; 10.259 ; 10.259 ; 10.259 ;
; add        ; readdata[28] ; 10.485 ; 10.485 ; 10.485 ; 10.485 ;
; add        ; readdata[29] ; 10.304 ; 10.304 ; 10.304 ; 10.304 ;
; add        ; readdata[30] ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; add        ; readdata[31] ; 10.059 ; 10.059 ; 10.059 ; 10.059 ;
; chipselect ; readdata[0]  ; 10.586 ;        ;        ; 10.586 ;
; chipselect ; readdata[1]  ; 10.892 ;        ;        ; 10.892 ;
; chipselect ; readdata[2]  ; 10.559 ;        ;        ; 10.559 ;
; chipselect ; readdata[3]  ; 10.743 ;        ;        ; 10.743 ;
; chipselect ; readdata[4]  ; 10.334 ;        ;        ; 10.334 ;
; chipselect ; readdata[5]  ; 10.566 ;        ;        ; 10.566 ;
; chipselect ; readdata[6]  ; 10.351 ;        ;        ; 10.351 ;
; chipselect ; readdata[7]  ; 10.586 ;        ;        ; 10.586 ;
; chipselect ; readdata[8]  ; 9.967  ;        ;        ; 9.967  ;
; chipselect ; readdata[9]  ; 9.670  ;        ;        ; 9.670  ;
; chipselect ; readdata[10] ; 9.980  ;        ;        ; 9.980  ;
; chipselect ; readdata[11] ; 9.956  ;        ;        ; 9.956  ;
; chipselect ; readdata[12] ; 10.261 ;        ;        ; 10.261 ;
; chipselect ; readdata[13] ; 9.978  ;        ;        ; 9.978  ;
; chipselect ; readdata[14] ; 9.987  ;        ;        ; 9.987  ;
; chipselect ; readdata[15] ; 9.973  ;        ;        ; 9.973  ;
; chipselect ; readdata[16] ; 10.323 ;        ;        ; 10.323 ;
; chipselect ; readdata[17] ; 10.550 ;        ;        ; 10.550 ;
; chipselect ; readdata[18] ; 10.938 ;        ;        ; 10.938 ;
; chipselect ; readdata[19] ; 10.618 ;        ;        ; 10.618 ;
; chipselect ; readdata[20] ; 9.812  ;        ;        ; 9.812  ;
; chipselect ; readdata[21] ; 10.006 ;        ;        ; 10.006 ;
; chipselect ; readdata[22] ; 10.040 ;        ;        ; 10.040 ;
; chipselect ; readdata[23] ; 9.749  ;        ;        ; 9.749  ;
; chipselect ; readdata[24] ; 10.217 ;        ;        ; 10.217 ;
; chipselect ; readdata[25] ; 10.267 ;        ;        ; 10.267 ;
; chipselect ; readdata[26] ; 9.998  ;        ;        ; 9.998  ;
; chipselect ; readdata[27] ; 10.019 ;        ;        ; 10.019 ;
; chipselect ; readdata[28] ; 10.220 ;        ;        ; 10.220 ;
; chipselect ; readdata[29] ; 10.047 ;        ;        ; 10.047 ;
; chipselect ; readdata[30] ; 10.052 ;        ;        ; 10.052 ;
; chipselect ; readdata[31] ; 9.798  ;        ;        ; 9.798  ;
; read_en    ; readdata[0]  ; 10.297 ;        ;        ; 10.297 ;
; read_en    ; readdata[1]  ; 10.592 ;        ;        ; 10.592 ;
; read_en    ; readdata[2]  ; 10.258 ;        ;        ; 10.258 ;
; read_en    ; readdata[3]  ; 10.453 ;        ;        ; 10.453 ;
; read_en    ; readdata[4]  ; 10.034 ;        ;        ; 10.034 ;
; read_en    ; readdata[5]  ; 10.278 ;        ;        ; 10.278 ;
; read_en    ; readdata[6]  ; 10.050 ;        ;        ; 10.050 ;
; read_en    ; readdata[7]  ; 10.299 ;        ;        ; 10.299 ;
; read_en    ; readdata[8]  ; 10.235 ;        ;        ; 10.235 ;
; read_en    ; readdata[9]  ; 9.918  ;        ;        ; 9.918  ;
; read_en    ; readdata[10] ; 10.240 ;        ;        ; 10.240 ;
; read_en    ; readdata[11] ; 10.208 ;        ;        ; 10.208 ;
; read_en    ; readdata[12] ; 10.525 ;        ;        ; 10.525 ;
; read_en    ; readdata[13] ; 10.246 ;        ;        ; 10.246 ;
; read_en    ; readdata[14] ; 10.254 ;        ;        ; 10.254 ;
; read_en    ; readdata[15] ; 10.229 ;        ;        ; 10.229 ;
; read_en    ; readdata[16] ; 10.023 ;        ;        ; 10.023 ;
; read_en    ; readdata[17] ; 10.250 ;        ;        ; 10.250 ;
; read_en    ; readdata[18] ; 10.650 ;        ;        ; 10.650 ;
; read_en    ; readdata[19] ; 10.320 ;        ;        ; 10.320 ;
; read_en    ; readdata[20] ; 10.046 ;        ;        ; 10.046 ;
; read_en    ; readdata[21] ; 10.245 ;        ;        ; 10.245 ;
; read_en    ; readdata[22] ; 10.275 ;        ;        ; 10.275 ;
; read_en    ; readdata[23] ; 9.992  ;        ;        ; 9.992  ;
; read_en    ; readdata[24] ; 10.452 ;        ;        ; 10.452 ;
; read_en    ; readdata[25] ; 10.501 ;        ;        ; 10.501 ;
; read_en    ; readdata[26] ; 10.247 ;        ;        ; 10.247 ;
; read_en    ; readdata[27] ; 10.254 ;        ;        ; 10.254 ;
; read_en    ; readdata[28] ; 10.480 ;        ;        ; 10.480 ;
; read_en    ; readdata[29] ; 10.299 ;        ;        ; 10.299 ;
; read_en    ; readdata[30] ; 10.292 ;        ;        ; 10.292 ;
; read_en    ; readdata[31] ; 10.054 ;        ;        ; 10.054 ;
+------------+--------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; add        ; readdata[0]  ; 10.317 ; 10.317 ; 10.317 ; 10.317 ;
; add        ; readdata[1]  ; 10.614 ; 10.614 ; 10.614 ; 10.614 ;
; add        ; readdata[2]  ; 10.280 ; 10.280 ; 10.280 ; 10.280 ;
; add        ; readdata[3]  ; 10.472 ; 10.472 ; 10.472 ; 10.472 ;
; add        ; readdata[4]  ; 10.055 ; 10.055 ; 10.055 ; 10.055 ;
; add        ; readdata[5]  ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; add        ; readdata[6]  ; 10.072 ; 10.072 ; 10.072 ; 10.072 ;
; add        ; readdata[7]  ; 10.317 ; 10.317 ; 10.317 ; 10.317 ;
; add        ; readdata[8]  ; 9.998  ; 9.998  ; 9.998  ; 9.998  ;
; add        ; readdata[9]  ; 9.685  ; 9.685  ; 9.685  ; 9.685  ;
; add        ; readdata[10] ; 10.004 ; 10.004 ; 10.004 ; 10.004 ;
; add        ; readdata[11] ; 9.972  ; 9.972  ; 9.972  ; 9.972  ;
; add        ; readdata[12] ; 10.289 ; 10.289 ; 10.289 ; 10.289 ;
; add        ; readdata[13] ; 10.010 ; 10.010 ; 10.010 ; 10.010 ;
; add        ; readdata[14] ; 10.018 ; 10.018 ; 10.018 ; 10.018 ;
; add        ; readdata[15] ; 9.993  ; 9.993  ; 9.993  ; 9.993  ;
; add        ; readdata[16] ; 10.044 ; 10.044 ; 10.044 ; 10.044 ;
; add        ; readdata[17] ; 10.271 ; 10.271 ; 10.271 ; 10.271 ;
; add        ; readdata[18] ; 10.670 ; 10.670 ; 10.670 ; 10.670 ;
; add        ; readdata[19] ; 10.341 ; 10.341 ; 10.341 ; 10.341 ;
; add        ; readdata[20] ; 10.051 ; 10.051 ; 10.051 ; 10.051 ;
; add        ; readdata[21] ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; add        ; readdata[22] ; 10.280 ; 10.280 ; 10.280 ; 10.280 ;
; add        ; readdata[23] ; 9.997  ; 9.997  ; 9.997  ; 9.997  ;
; add        ; readdata[24] ; 10.457 ; 10.457 ; 10.457 ; 10.457 ;
; add        ; readdata[25] ; 10.506 ; 10.506 ; 10.506 ; 10.506 ;
; add        ; readdata[26] ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; add        ; readdata[27] ; 10.259 ; 10.259 ; 10.259 ; 10.259 ;
; add        ; readdata[28] ; 10.485 ; 10.485 ; 10.485 ; 10.485 ;
; add        ; readdata[29] ; 10.304 ; 10.304 ; 10.304 ; 10.304 ;
; add        ; readdata[30] ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; add        ; readdata[31] ; 10.059 ; 10.059 ; 10.059 ; 10.059 ;
; chipselect ; readdata[0]  ; 10.586 ;        ;        ; 10.586 ;
; chipselect ; readdata[1]  ; 10.892 ;        ;        ; 10.892 ;
; chipselect ; readdata[2]  ; 10.559 ;        ;        ; 10.559 ;
; chipselect ; readdata[3]  ; 10.743 ;        ;        ; 10.743 ;
; chipselect ; readdata[4]  ; 10.334 ;        ;        ; 10.334 ;
; chipselect ; readdata[5]  ; 10.566 ;        ;        ; 10.566 ;
; chipselect ; readdata[6]  ; 10.351 ;        ;        ; 10.351 ;
; chipselect ; readdata[7]  ; 10.586 ;        ;        ; 10.586 ;
; chipselect ; readdata[8]  ; 9.967  ;        ;        ; 9.967  ;
; chipselect ; readdata[9]  ; 9.670  ;        ;        ; 9.670  ;
; chipselect ; readdata[10] ; 9.980  ;        ;        ; 9.980  ;
; chipselect ; readdata[11] ; 9.956  ;        ;        ; 9.956  ;
; chipselect ; readdata[12] ; 10.261 ;        ;        ; 10.261 ;
; chipselect ; readdata[13] ; 9.978  ;        ;        ; 9.978  ;
; chipselect ; readdata[14] ; 9.987  ;        ;        ; 9.987  ;
; chipselect ; readdata[15] ; 9.973  ;        ;        ; 9.973  ;
; chipselect ; readdata[16] ; 10.323 ;        ;        ; 10.323 ;
; chipselect ; readdata[17] ; 10.550 ;        ;        ; 10.550 ;
; chipselect ; readdata[18] ; 10.938 ;        ;        ; 10.938 ;
; chipselect ; readdata[19] ; 10.618 ;        ;        ; 10.618 ;
; chipselect ; readdata[20] ; 9.812  ;        ;        ; 9.812  ;
; chipselect ; readdata[21] ; 10.006 ;        ;        ; 10.006 ;
; chipselect ; readdata[22] ; 10.040 ;        ;        ; 10.040 ;
; chipselect ; readdata[23] ; 9.749  ;        ;        ; 9.749  ;
; chipselect ; readdata[24] ; 10.217 ;        ;        ; 10.217 ;
; chipselect ; readdata[25] ; 10.267 ;        ;        ; 10.267 ;
; chipselect ; readdata[26] ; 9.998  ;        ;        ; 9.998  ;
; chipselect ; readdata[27] ; 10.019 ;        ;        ; 10.019 ;
; chipselect ; readdata[28] ; 10.220 ;        ;        ; 10.220 ;
; chipselect ; readdata[29] ; 10.047 ;        ;        ; 10.047 ;
; chipselect ; readdata[30] ; 10.052 ;        ;        ; 10.052 ;
; chipselect ; readdata[31] ; 9.798  ;        ;        ; 9.798  ;
; read_en    ; readdata[0]  ; 10.297 ;        ;        ; 10.297 ;
; read_en    ; readdata[1]  ; 10.592 ;        ;        ; 10.592 ;
; read_en    ; readdata[2]  ; 10.258 ;        ;        ; 10.258 ;
; read_en    ; readdata[3]  ; 10.453 ;        ;        ; 10.453 ;
; read_en    ; readdata[4]  ; 10.034 ;        ;        ; 10.034 ;
; read_en    ; readdata[5]  ; 10.278 ;        ;        ; 10.278 ;
; read_en    ; readdata[6]  ; 10.050 ;        ;        ; 10.050 ;
; read_en    ; readdata[7]  ; 10.299 ;        ;        ; 10.299 ;
; read_en    ; readdata[8]  ; 10.235 ;        ;        ; 10.235 ;
; read_en    ; readdata[9]  ; 9.918  ;        ;        ; 9.918  ;
; read_en    ; readdata[10] ; 10.240 ;        ;        ; 10.240 ;
; read_en    ; readdata[11] ; 10.208 ;        ;        ; 10.208 ;
; read_en    ; readdata[12] ; 10.525 ;        ;        ; 10.525 ;
; read_en    ; readdata[13] ; 10.246 ;        ;        ; 10.246 ;
; read_en    ; readdata[14] ; 10.254 ;        ;        ; 10.254 ;
; read_en    ; readdata[15] ; 10.229 ;        ;        ; 10.229 ;
; read_en    ; readdata[16] ; 10.023 ;        ;        ; 10.023 ;
; read_en    ; readdata[17] ; 10.250 ;        ;        ; 10.250 ;
; read_en    ; readdata[18] ; 10.650 ;        ;        ; 10.650 ;
; read_en    ; readdata[19] ; 10.320 ;        ;        ; 10.320 ;
; read_en    ; readdata[20] ; 10.046 ;        ;        ; 10.046 ;
; read_en    ; readdata[21] ; 10.245 ;        ;        ; 10.245 ;
; read_en    ; readdata[22] ; 10.275 ;        ;        ; 10.275 ;
; read_en    ; readdata[23] ; 9.992  ;        ;        ; 9.992  ;
; read_en    ; readdata[24] ; 10.452 ;        ;        ; 10.452 ;
; read_en    ; readdata[25] ; 10.501 ;        ;        ; 10.501 ;
; read_en    ; readdata[26] ; 10.247 ;        ;        ; 10.247 ;
; read_en    ; readdata[27] ; 10.254 ;        ;        ; 10.254 ;
; read_en    ; readdata[28] ; 10.480 ;        ;        ; 10.480 ;
; read_en    ; readdata[29] ; 10.299 ;        ;        ; 10.299 ;
; read_en    ; readdata[30] ; 10.292 ;        ;        ; 10.292 ;
; read_en    ; readdata[31] ; 10.054 ;        ;        ; 10.054 ;
+------------+--------------+--------+--------+--------+--------+


----------------------------
; Fast Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Fast Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -33.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[23]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[23]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[24]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[24]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[25]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[25]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[26]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[26]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[27]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[27]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[28]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[28]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[29]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[29]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[30]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[30]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[31]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[31]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg32:r1|Q[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg32:r1|Q[9]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[21]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; r1|Q[21]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; r1|Q[22]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; add            ; clock      ; 2.970 ; 2.970 ; Rise       ; clock           ;
; chipselect     ; clock      ; 3.195 ; 3.195 ; Rise       ; clock           ;
; write_en       ; clock      ; 3.063 ; 3.063 ; Rise       ; clock           ;
; writedata[*]   ; clock      ; 2.139 ; 2.139 ; Rise       ; clock           ;
;  writedata[0]  ; clock      ; 1.905 ; 1.905 ; Rise       ; clock           ;
;  writedata[1]  ; clock      ; 1.853 ; 1.853 ; Rise       ; clock           ;
;  writedata[2]  ; clock      ; 1.827 ; 1.827 ; Rise       ; clock           ;
;  writedata[3]  ; clock      ; 1.872 ; 1.872 ; Rise       ; clock           ;
;  writedata[4]  ; clock      ; 2.037 ; 2.037 ; Rise       ; clock           ;
;  writedata[5]  ; clock      ; 1.787 ; 1.787 ; Rise       ; clock           ;
;  writedata[6]  ; clock      ; 1.929 ; 1.929 ; Rise       ; clock           ;
;  writedata[7]  ; clock      ; 1.807 ; 1.807 ; Rise       ; clock           ;
;  writedata[8]  ; clock      ; 1.966 ; 1.966 ; Rise       ; clock           ;
;  writedata[9]  ; clock      ; 1.777 ; 1.777 ; Rise       ; clock           ;
;  writedata[10] ; clock      ; 1.826 ; 1.826 ; Rise       ; clock           ;
;  writedata[11] ; clock      ; 1.938 ; 1.938 ; Rise       ; clock           ;
;  writedata[12] ; clock      ; 1.800 ; 1.800 ; Rise       ; clock           ;
;  writedata[13] ; clock      ; 2.027 ; 2.027 ; Rise       ; clock           ;
;  writedata[14] ; clock      ; 1.883 ; 1.883 ; Rise       ; clock           ;
;  writedata[15] ; clock      ; 1.898 ; 1.898 ; Rise       ; clock           ;
;  writedata[16] ; clock      ; 2.035 ; 2.035 ; Rise       ; clock           ;
;  writedata[17] ; clock      ; 1.934 ; 1.934 ; Rise       ; clock           ;
;  writedata[18] ; clock      ; 1.803 ; 1.803 ; Rise       ; clock           ;
;  writedata[19] ; clock      ; 1.923 ; 1.923 ; Rise       ; clock           ;
;  writedata[20] ; clock      ; 2.075 ; 2.075 ; Rise       ; clock           ;
;  writedata[21] ; clock      ; 1.999 ; 1.999 ; Rise       ; clock           ;
;  writedata[22] ; clock      ; 1.964 ; 1.964 ; Rise       ; clock           ;
;  writedata[23] ; clock      ; 2.139 ; 2.139 ; Rise       ; clock           ;
;  writedata[24] ; clock      ; 1.897 ; 1.897 ; Rise       ; clock           ;
;  writedata[25] ; clock      ; 1.944 ; 1.944 ; Rise       ; clock           ;
;  writedata[26] ; clock      ; 1.913 ; 1.913 ; Rise       ; clock           ;
;  writedata[27] ; clock      ; 1.808 ; 1.808 ; Rise       ; clock           ;
;  writedata[28] ; clock      ; 1.804 ; 1.804 ; Rise       ; clock           ;
;  writedata[29] ; clock      ; 1.904 ; 1.904 ; Rise       ; clock           ;
;  writedata[30] ; clock      ; 2.019 ; 2.019 ; Rise       ; clock           ;
;  writedata[31] ; clock      ; 1.884 ; 1.884 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; add            ; clock      ; -2.183 ; -2.183 ; Rise       ; clock           ;
; chipselect     ; clock      ; -2.408 ; -2.408 ; Rise       ; clock           ;
; write_en       ; clock      ; -2.276 ; -2.276 ; Rise       ; clock           ;
; writedata[*]   ; clock      ; -1.657 ; -1.657 ; Rise       ; clock           ;
;  writedata[0]  ; clock      ; -1.785 ; -1.785 ; Rise       ; clock           ;
;  writedata[1]  ; clock      ; -1.733 ; -1.733 ; Rise       ; clock           ;
;  writedata[2]  ; clock      ; -1.707 ; -1.707 ; Rise       ; clock           ;
;  writedata[3]  ; clock      ; -1.752 ; -1.752 ; Rise       ; clock           ;
;  writedata[4]  ; clock      ; -1.917 ; -1.917 ; Rise       ; clock           ;
;  writedata[5]  ; clock      ; -1.667 ; -1.667 ; Rise       ; clock           ;
;  writedata[6]  ; clock      ; -1.809 ; -1.809 ; Rise       ; clock           ;
;  writedata[7]  ; clock      ; -1.687 ; -1.687 ; Rise       ; clock           ;
;  writedata[8]  ; clock      ; -1.846 ; -1.846 ; Rise       ; clock           ;
;  writedata[9]  ; clock      ; -1.657 ; -1.657 ; Rise       ; clock           ;
;  writedata[10] ; clock      ; -1.706 ; -1.706 ; Rise       ; clock           ;
;  writedata[11] ; clock      ; -1.818 ; -1.818 ; Rise       ; clock           ;
;  writedata[12] ; clock      ; -1.680 ; -1.680 ; Rise       ; clock           ;
;  writedata[13] ; clock      ; -1.907 ; -1.907 ; Rise       ; clock           ;
;  writedata[14] ; clock      ; -1.763 ; -1.763 ; Rise       ; clock           ;
;  writedata[15] ; clock      ; -1.778 ; -1.778 ; Rise       ; clock           ;
;  writedata[16] ; clock      ; -1.915 ; -1.915 ; Rise       ; clock           ;
;  writedata[17] ; clock      ; -1.814 ; -1.814 ; Rise       ; clock           ;
;  writedata[18] ; clock      ; -1.683 ; -1.683 ; Rise       ; clock           ;
;  writedata[19] ; clock      ; -1.803 ; -1.803 ; Rise       ; clock           ;
;  writedata[20] ; clock      ; -1.955 ; -1.955 ; Rise       ; clock           ;
;  writedata[21] ; clock      ; -1.879 ; -1.879 ; Rise       ; clock           ;
;  writedata[22] ; clock      ; -1.844 ; -1.844 ; Rise       ; clock           ;
;  writedata[23] ; clock      ; -2.019 ; -2.019 ; Rise       ; clock           ;
;  writedata[24] ; clock      ; -1.777 ; -1.777 ; Rise       ; clock           ;
;  writedata[25] ; clock      ; -1.824 ; -1.824 ; Rise       ; clock           ;
;  writedata[26] ; clock      ; -1.793 ; -1.793 ; Rise       ; clock           ;
;  writedata[27] ; clock      ; -1.688 ; -1.688 ; Rise       ; clock           ;
;  writedata[28] ; clock      ; -1.684 ; -1.684 ; Rise       ; clock           ;
;  writedata[29] ; clock      ; -1.784 ; -1.784 ; Rise       ; clock           ;
;  writedata[30] ; clock      ; -1.899 ; -1.899 ; Rise       ; clock           ;
;  writedata[31] ; clock      ; -1.764 ; -1.764 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; led_en        ; clock      ; 5.819 ; 5.819 ; Rise       ; clock           ;
; readdata[*]   ; clock      ; 4.049 ; 4.049 ; Rise       ; clock           ;
;  readdata[0]  ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  readdata[1]  ; clock      ; 4.011 ; 4.011 ; Rise       ; clock           ;
;  readdata[2]  ; clock      ; 3.891 ; 3.891 ; Rise       ; clock           ;
;  readdata[3]  ; clock      ; 3.979 ; 3.979 ; Rise       ; clock           ;
;  readdata[4]  ; clock      ; 3.794 ; 3.794 ; Rise       ; clock           ;
;  readdata[5]  ; clock      ; 3.863 ; 3.863 ; Rise       ; clock           ;
;  readdata[6]  ; clock      ; 3.812 ; 3.812 ; Rise       ; clock           ;
;  readdata[7]  ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
;  readdata[8]  ; clock      ; 3.870 ; 3.870 ; Rise       ; clock           ;
;  readdata[9]  ; clock      ; 3.730 ; 3.730 ; Rise       ; clock           ;
;  readdata[10] ; clock      ; 3.885 ; 3.885 ; Rise       ; clock           ;
;  readdata[11] ; clock      ; 3.850 ; 3.850 ; Rise       ; clock           ;
;  readdata[12] ; clock      ; 4.009 ; 4.009 ; Rise       ; clock           ;
;  readdata[13] ; clock      ; 3.904 ; 3.904 ; Rise       ; clock           ;
;  readdata[14] ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
;  readdata[15] ; clock      ; 3.868 ; 3.868 ; Rise       ; clock           ;
;  readdata[16] ; clock      ; 3.781 ; 3.781 ; Rise       ; clock           ;
;  readdata[17] ; clock      ; 3.889 ; 3.889 ; Rise       ; clock           ;
;  readdata[18] ; clock      ; 4.049 ; 4.049 ; Rise       ; clock           ;
;  readdata[19] ; clock      ; 3.906 ; 3.906 ; Rise       ; clock           ;
;  readdata[20] ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  readdata[21] ; clock      ; 3.882 ; 3.882 ; Rise       ; clock           ;
;  readdata[22] ; clock      ; 3.913 ; 3.913 ; Rise       ; clock           ;
;  readdata[23] ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
;  readdata[24] ; clock      ; 3.979 ; 3.979 ; Rise       ; clock           ;
;  readdata[25] ; clock      ; 4.015 ; 4.015 ; Rise       ; clock           ;
;  readdata[26] ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  readdata[27] ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
;  readdata[28] ; clock      ; 3.999 ; 3.999 ; Rise       ; clock           ;
;  readdata[29] ; clock      ; 3.932 ; 3.932 ; Rise       ; clock           ;
;  readdata[30] ; clock      ; 3.930 ; 3.930 ; Rise       ; clock           ;
;  readdata[31] ; clock      ; 3.797 ; 3.797 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; led_en        ; clock      ; 4.268 ; 4.268 ; Rise       ; clock           ;
; readdata[*]   ; clock      ; 3.730 ; 3.730 ; Rise       ; clock           ;
;  readdata[0]  ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  readdata[1]  ; clock      ; 4.011 ; 4.011 ; Rise       ; clock           ;
;  readdata[2]  ; clock      ; 3.891 ; 3.891 ; Rise       ; clock           ;
;  readdata[3]  ; clock      ; 3.979 ; 3.979 ; Rise       ; clock           ;
;  readdata[4]  ; clock      ; 3.794 ; 3.794 ; Rise       ; clock           ;
;  readdata[5]  ; clock      ; 3.863 ; 3.863 ; Rise       ; clock           ;
;  readdata[6]  ; clock      ; 3.812 ; 3.812 ; Rise       ; clock           ;
;  readdata[7]  ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
;  readdata[8]  ; clock      ; 3.870 ; 3.870 ; Rise       ; clock           ;
;  readdata[9]  ; clock      ; 3.730 ; 3.730 ; Rise       ; clock           ;
;  readdata[10] ; clock      ; 3.885 ; 3.885 ; Rise       ; clock           ;
;  readdata[11] ; clock      ; 3.850 ; 3.850 ; Rise       ; clock           ;
;  readdata[12] ; clock      ; 4.009 ; 4.009 ; Rise       ; clock           ;
;  readdata[13] ; clock      ; 3.904 ; 3.904 ; Rise       ; clock           ;
;  readdata[14] ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
;  readdata[15] ; clock      ; 3.868 ; 3.868 ; Rise       ; clock           ;
;  readdata[16] ; clock      ; 3.781 ; 3.781 ; Rise       ; clock           ;
;  readdata[17] ; clock      ; 3.889 ; 3.889 ; Rise       ; clock           ;
;  readdata[18] ; clock      ; 4.049 ; 4.049 ; Rise       ; clock           ;
;  readdata[19] ; clock      ; 3.906 ; 3.906 ; Rise       ; clock           ;
;  readdata[20] ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  readdata[21] ; clock      ; 3.882 ; 3.882 ; Rise       ; clock           ;
;  readdata[22] ; clock      ; 3.913 ; 3.913 ; Rise       ; clock           ;
;  readdata[23] ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
;  readdata[24] ; clock      ; 3.979 ; 3.979 ; Rise       ; clock           ;
;  readdata[25] ; clock      ; 4.015 ; 4.015 ; Rise       ; clock           ;
;  readdata[26] ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  readdata[27] ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
;  readdata[28] ; clock      ; 3.999 ; 3.999 ; Rise       ; clock           ;
;  readdata[29] ; clock      ; 3.932 ; 3.932 ; Rise       ; clock           ;
;  readdata[30] ; clock      ; 3.930 ; 3.930 ; Rise       ; clock           ;
;  readdata[31] ; clock      ; 3.797 ; 3.797 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; add        ; readdata[0]  ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; add        ; readdata[1]  ; 5.809 ; 5.809 ; 5.809 ; 5.809 ;
; add        ; readdata[2]  ; 5.688 ; 5.688 ; 5.688 ; 5.688 ;
; add        ; readdata[3]  ; 5.777 ; 5.777 ; 5.777 ; 5.777 ;
; add        ; readdata[4]  ; 5.590 ; 5.590 ; 5.590 ; 5.590 ;
; add        ; readdata[5]  ; 5.662 ; 5.662 ; 5.662 ; 5.662 ;
; add        ; readdata[6]  ; 5.611 ; 5.611 ; 5.611 ; 5.611 ;
; add        ; readdata[7]  ; 5.681 ; 5.681 ; 5.681 ; 5.681 ;
; add        ; readdata[8]  ; 5.533 ; 5.533 ; 5.533 ; 5.533 ;
; add        ; readdata[9]  ; 5.386 ; 5.386 ; 5.386 ; 5.386 ;
; add        ; readdata[10] ; 5.545 ; 5.545 ; 5.545 ; 5.545 ;
; add        ; readdata[11] ; 5.506 ; 5.506 ; 5.506 ; 5.506 ;
; add        ; readdata[12] ; 5.670 ; 5.670 ; 5.670 ; 5.670 ;
; add        ; readdata[13] ; 5.566 ; 5.566 ; 5.566 ; 5.566 ;
; add        ; readdata[14] ; 5.552 ; 5.552 ; 5.552 ; 5.552 ;
; add        ; readdata[15] ; 5.526 ; 5.526 ; 5.526 ; 5.526 ;
; add        ; readdata[16] ; 5.579 ; 5.579 ; 5.579 ; 5.579 ;
; add        ; readdata[17] ; 5.687 ; 5.687 ; 5.687 ; 5.687 ;
; add        ; readdata[18] ; 5.848 ; 5.848 ; 5.848 ; 5.848 ;
; add        ; readdata[19] ; 5.704 ; 5.704 ; 5.704 ; 5.704 ;
; add        ; readdata[20] ; 5.580 ; 5.580 ; 5.580 ; 5.580 ;
; add        ; readdata[21] ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; add        ; readdata[22] ; 5.696 ; 5.696 ; 5.696 ; 5.696 ;
; add        ; readdata[23] ; 5.546 ; 5.546 ; 5.546 ; 5.546 ;
; add        ; readdata[24] ; 5.764 ; 5.764 ; 5.764 ; 5.764 ;
; add        ; readdata[25] ; 5.799 ; 5.799 ; 5.799 ; 5.799 ;
; add        ; readdata[26] ; 5.676 ; 5.676 ; 5.676 ; 5.676 ;
; add        ; readdata[27] ; 5.686 ; 5.686 ; 5.686 ; 5.686 ;
; add        ; readdata[28] ; 5.789 ; 5.789 ; 5.789 ; 5.789 ;
; add        ; readdata[29] ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; add        ; readdata[30] ; 5.717 ; 5.717 ; 5.717 ; 5.717 ;
; add        ; readdata[31] ; 5.586 ; 5.586 ; 5.586 ; 5.586 ;
; chipselect ; readdata[0]  ; 5.842 ;       ;       ; 5.842 ;
; chipselect ; readdata[1]  ; 5.937 ;       ;       ; 5.937 ;
; chipselect ; readdata[2]  ; 5.817 ;       ;       ; 5.817 ;
; chipselect ; readdata[3]  ; 5.902 ;       ;       ; 5.902 ;
; chipselect ; readdata[4]  ; 5.719 ;       ;       ; 5.719 ;
; chipselect ; readdata[5]  ; 5.785 ;       ;       ; 5.785 ;
; chipselect ; readdata[6]  ; 5.736 ;       ;       ; 5.736 ;
; chipselect ; readdata[7]  ; 5.801 ;       ;       ; 5.801 ;
; chipselect ; readdata[8]  ; 5.503 ;       ;       ; 5.503 ;
; chipselect ; readdata[9]  ; 5.371 ;       ;       ; 5.371 ;
; chipselect ; readdata[10] ; 5.524 ;       ;       ; 5.524 ;
; chipselect ; readdata[11] ; 5.490 ;       ;       ; 5.490 ;
; chipselect ; readdata[12] ; 5.646 ;       ;       ; 5.646 ;
; chipselect ; readdata[13] ; 5.537 ;       ;       ; 5.537 ;
; chipselect ; readdata[14] ; 5.525 ;       ;       ; 5.525 ;
; chipselect ; readdata[15] ; 5.507 ;       ;       ; 5.507 ;
; chipselect ; readdata[16] ; 5.708 ;       ;       ; 5.708 ;
; chipselect ; readdata[17] ; 5.814 ;       ;       ; 5.814 ;
; chipselect ; readdata[18] ; 5.971 ;       ;       ; 5.971 ;
; chipselect ; readdata[19] ; 5.829 ;       ;       ; 5.829 ;
; chipselect ; readdata[20] ; 5.473 ;       ;       ; 5.473 ;
; chipselect ; readdata[21] ; 5.556 ;       ;       ; 5.556 ;
; chipselect ; readdata[22] ; 5.589 ;       ;       ; 5.589 ;
; chipselect ; readdata[23] ; 5.432 ;       ;       ; 5.432 ;
; chipselect ; readdata[24] ; 5.654 ;       ;       ; 5.654 ;
; chipselect ; readdata[25] ; 5.692 ;       ;       ; 5.692 ;
; chipselect ; readdata[26] ; 5.557 ;       ;       ; 5.557 ;
; chipselect ; readdata[27] ; 5.579 ;       ;       ; 5.579 ;
; chipselect ; readdata[28] ; 5.660 ;       ;       ; 5.660 ;
; chipselect ; readdata[29] ; 5.600 ;       ;       ; 5.600 ;
; chipselect ; readdata[30] ; 5.604 ;       ;       ; 5.604 ;
; chipselect ; readdata[31] ; 5.462 ;       ;       ; 5.462 ;
; read_en    ; readdata[0]  ; 5.706 ;       ;       ; 5.706 ;
; read_en    ; readdata[1]  ; 5.793 ;       ;       ; 5.793 ;
; read_en    ; readdata[2]  ; 5.672 ;       ;       ; 5.672 ;
; read_en    ; readdata[3]  ; 5.761 ;       ;       ; 5.761 ;
; read_en    ; readdata[4]  ; 5.575 ;       ;       ; 5.575 ;
; read_en    ; readdata[5]  ; 5.648 ;       ;       ; 5.648 ;
; read_en    ; readdata[6]  ; 5.596 ;       ;       ; 5.596 ;
; read_en    ; readdata[7]  ; 5.667 ;       ;       ; 5.667 ;
; read_en    ; readdata[8]  ; 5.639 ;       ;       ; 5.639 ;
; read_en    ; readdata[9]  ; 5.488 ;       ;       ; 5.488 ;
; read_en    ; readdata[10] ; 5.651 ;       ;       ; 5.651 ;
; read_en    ; readdata[11] ; 5.611 ;       ;       ; 5.611 ;
; read_en    ; readdata[12] ; 5.776 ;       ;       ; 5.776 ;
; read_en    ; readdata[13] ; 5.672 ;       ;       ; 5.672 ;
; read_en    ; readdata[14] ; 5.658 ;       ;       ; 5.658 ;
; read_en    ; readdata[15] ; 5.631 ;       ;       ; 5.631 ;
; read_en    ; readdata[16] ; 5.563 ;       ;       ; 5.563 ;
; read_en    ; readdata[17] ; 5.672 ;       ;       ; 5.672 ;
; read_en    ; readdata[18] ; 5.832 ;       ;       ; 5.832 ;
; read_en    ; readdata[19] ; 5.689 ;       ;       ; 5.689 ;
; read_en    ; readdata[20] ; 5.571 ;       ;       ; 5.571 ;
; read_en    ; readdata[21] ; 5.660 ;       ;       ; 5.660 ;
; read_en    ; readdata[22] ; 5.688 ;       ;       ; 5.688 ;
; read_en    ; readdata[23] ; 5.538 ;       ;       ; 5.538 ;
; read_en    ; readdata[24] ; 5.756 ;       ;       ; 5.756 ;
; read_en    ; readdata[25] ; 5.789 ;       ;       ; 5.789 ;
; read_en    ; readdata[26] ; 5.669 ;       ;       ; 5.669 ;
; read_en    ; readdata[27] ; 5.679 ;       ;       ; 5.679 ;
; read_en    ; readdata[28] ; 5.782 ;       ;       ; 5.782 ;
; read_en    ; readdata[29] ; 5.714 ;       ;       ; 5.714 ;
; read_en    ; readdata[30] ; 5.709 ;       ;       ; 5.709 ;
; read_en    ; readdata[31] ; 5.579 ;       ;       ; 5.579 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; add        ; readdata[0]  ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; add        ; readdata[1]  ; 5.809 ; 5.809 ; 5.809 ; 5.809 ;
; add        ; readdata[2]  ; 5.688 ; 5.688 ; 5.688 ; 5.688 ;
; add        ; readdata[3]  ; 5.777 ; 5.777 ; 5.777 ; 5.777 ;
; add        ; readdata[4]  ; 5.590 ; 5.590 ; 5.590 ; 5.590 ;
; add        ; readdata[5]  ; 5.662 ; 5.662 ; 5.662 ; 5.662 ;
; add        ; readdata[6]  ; 5.611 ; 5.611 ; 5.611 ; 5.611 ;
; add        ; readdata[7]  ; 5.681 ; 5.681 ; 5.681 ; 5.681 ;
; add        ; readdata[8]  ; 5.533 ; 5.533 ; 5.533 ; 5.533 ;
; add        ; readdata[9]  ; 5.386 ; 5.386 ; 5.386 ; 5.386 ;
; add        ; readdata[10] ; 5.545 ; 5.545 ; 5.545 ; 5.545 ;
; add        ; readdata[11] ; 5.506 ; 5.506 ; 5.506 ; 5.506 ;
; add        ; readdata[12] ; 5.670 ; 5.670 ; 5.670 ; 5.670 ;
; add        ; readdata[13] ; 5.566 ; 5.566 ; 5.566 ; 5.566 ;
; add        ; readdata[14] ; 5.552 ; 5.552 ; 5.552 ; 5.552 ;
; add        ; readdata[15] ; 5.526 ; 5.526 ; 5.526 ; 5.526 ;
; add        ; readdata[16] ; 5.579 ; 5.579 ; 5.579 ; 5.579 ;
; add        ; readdata[17] ; 5.687 ; 5.687 ; 5.687 ; 5.687 ;
; add        ; readdata[18] ; 5.848 ; 5.848 ; 5.848 ; 5.848 ;
; add        ; readdata[19] ; 5.704 ; 5.704 ; 5.704 ; 5.704 ;
; add        ; readdata[20] ; 5.580 ; 5.580 ; 5.580 ; 5.580 ;
; add        ; readdata[21] ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; add        ; readdata[22] ; 5.696 ; 5.696 ; 5.696 ; 5.696 ;
; add        ; readdata[23] ; 5.546 ; 5.546 ; 5.546 ; 5.546 ;
; add        ; readdata[24] ; 5.764 ; 5.764 ; 5.764 ; 5.764 ;
; add        ; readdata[25] ; 5.799 ; 5.799 ; 5.799 ; 5.799 ;
; add        ; readdata[26] ; 5.676 ; 5.676 ; 5.676 ; 5.676 ;
; add        ; readdata[27] ; 5.686 ; 5.686 ; 5.686 ; 5.686 ;
; add        ; readdata[28] ; 5.789 ; 5.789 ; 5.789 ; 5.789 ;
; add        ; readdata[29] ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; add        ; readdata[30] ; 5.717 ; 5.717 ; 5.717 ; 5.717 ;
; add        ; readdata[31] ; 5.586 ; 5.586 ; 5.586 ; 5.586 ;
; chipselect ; readdata[0]  ; 5.842 ;       ;       ; 5.842 ;
; chipselect ; readdata[1]  ; 5.937 ;       ;       ; 5.937 ;
; chipselect ; readdata[2]  ; 5.817 ;       ;       ; 5.817 ;
; chipselect ; readdata[3]  ; 5.902 ;       ;       ; 5.902 ;
; chipselect ; readdata[4]  ; 5.719 ;       ;       ; 5.719 ;
; chipselect ; readdata[5]  ; 5.785 ;       ;       ; 5.785 ;
; chipselect ; readdata[6]  ; 5.736 ;       ;       ; 5.736 ;
; chipselect ; readdata[7]  ; 5.801 ;       ;       ; 5.801 ;
; chipselect ; readdata[8]  ; 5.503 ;       ;       ; 5.503 ;
; chipselect ; readdata[9]  ; 5.371 ;       ;       ; 5.371 ;
; chipselect ; readdata[10] ; 5.524 ;       ;       ; 5.524 ;
; chipselect ; readdata[11] ; 5.490 ;       ;       ; 5.490 ;
; chipselect ; readdata[12] ; 5.646 ;       ;       ; 5.646 ;
; chipselect ; readdata[13] ; 5.537 ;       ;       ; 5.537 ;
; chipselect ; readdata[14] ; 5.525 ;       ;       ; 5.525 ;
; chipselect ; readdata[15] ; 5.507 ;       ;       ; 5.507 ;
; chipselect ; readdata[16] ; 5.708 ;       ;       ; 5.708 ;
; chipselect ; readdata[17] ; 5.814 ;       ;       ; 5.814 ;
; chipselect ; readdata[18] ; 5.971 ;       ;       ; 5.971 ;
; chipselect ; readdata[19] ; 5.829 ;       ;       ; 5.829 ;
; chipselect ; readdata[20] ; 5.473 ;       ;       ; 5.473 ;
; chipselect ; readdata[21] ; 5.556 ;       ;       ; 5.556 ;
; chipselect ; readdata[22] ; 5.589 ;       ;       ; 5.589 ;
; chipselect ; readdata[23] ; 5.432 ;       ;       ; 5.432 ;
; chipselect ; readdata[24] ; 5.654 ;       ;       ; 5.654 ;
; chipselect ; readdata[25] ; 5.692 ;       ;       ; 5.692 ;
; chipselect ; readdata[26] ; 5.557 ;       ;       ; 5.557 ;
; chipselect ; readdata[27] ; 5.579 ;       ;       ; 5.579 ;
; chipselect ; readdata[28] ; 5.660 ;       ;       ; 5.660 ;
; chipselect ; readdata[29] ; 5.600 ;       ;       ; 5.600 ;
; chipselect ; readdata[30] ; 5.604 ;       ;       ; 5.604 ;
; chipselect ; readdata[31] ; 5.462 ;       ;       ; 5.462 ;
; read_en    ; readdata[0]  ; 5.706 ;       ;       ; 5.706 ;
; read_en    ; readdata[1]  ; 5.793 ;       ;       ; 5.793 ;
; read_en    ; readdata[2]  ; 5.672 ;       ;       ; 5.672 ;
; read_en    ; readdata[3]  ; 5.761 ;       ;       ; 5.761 ;
; read_en    ; readdata[4]  ; 5.575 ;       ;       ; 5.575 ;
; read_en    ; readdata[5]  ; 5.648 ;       ;       ; 5.648 ;
; read_en    ; readdata[6]  ; 5.596 ;       ;       ; 5.596 ;
; read_en    ; readdata[7]  ; 5.667 ;       ;       ; 5.667 ;
; read_en    ; readdata[8]  ; 5.639 ;       ;       ; 5.639 ;
; read_en    ; readdata[9]  ; 5.488 ;       ;       ; 5.488 ;
; read_en    ; readdata[10] ; 5.651 ;       ;       ; 5.651 ;
; read_en    ; readdata[11] ; 5.611 ;       ;       ; 5.611 ;
; read_en    ; readdata[12] ; 5.776 ;       ;       ; 5.776 ;
; read_en    ; readdata[13] ; 5.672 ;       ;       ; 5.672 ;
; read_en    ; readdata[14] ; 5.658 ;       ;       ; 5.658 ;
; read_en    ; readdata[15] ; 5.631 ;       ;       ; 5.631 ;
; read_en    ; readdata[16] ; 5.563 ;       ;       ; 5.563 ;
; read_en    ; readdata[17] ; 5.672 ;       ;       ; 5.672 ;
; read_en    ; readdata[18] ; 5.832 ;       ;       ; 5.832 ;
; read_en    ; readdata[19] ; 5.689 ;       ;       ; 5.689 ;
; read_en    ; readdata[20] ; 5.571 ;       ;       ; 5.571 ;
; read_en    ; readdata[21] ; 5.660 ;       ;       ; 5.660 ;
; read_en    ; readdata[22] ; 5.688 ;       ;       ; 5.688 ;
; read_en    ; readdata[23] ; 5.538 ;       ;       ; 5.538 ;
; read_en    ; readdata[24] ; 5.756 ;       ;       ; 5.756 ;
; read_en    ; readdata[25] ; 5.789 ;       ;       ; 5.789 ;
; read_en    ; readdata[26] ; 5.669 ;       ;       ; 5.669 ;
; read_en    ; readdata[27] ; 5.679 ;       ;       ; 5.679 ;
; read_en    ; readdata[28] ; 5.782 ;       ;       ; 5.782 ;
; read_en    ; readdata[29] ; 5.714 ;       ;       ; 5.714 ;
; read_en    ; readdata[30] ; 5.709 ;       ;       ; 5.709 ;
; read_en    ; readdata[31] ; 5.579 ;       ;       ; 5.579 ;
+------------+--------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -1.380              ;
;  clock           ; N/A   ; N/A  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -33.38              ;
;  clock           ; N/A   ; N/A  ; N/A      ; N/A     ; -33.380             ;
+------------------+-------+------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; add            ; clock      ; 5.664 ; 5.664 ; Rise       ; clock           ;
; chipselect     ; clock      ; 6.183 ; 6.183 ; Rise       ; clock           ;
; write_en       ; clock      ; 5.868 ; 5.868 ; Rise       ; clock           ;
; writedata[*]   ; clock      ; 4.021 ; 4.021 ; Rise       ; clock           ;
;  writedata[0]  ; clock      ; 3.526 ; 3.526 ; Rise       ; clock           ;
;  writedata[1]  ; clock      ; 3.412 ; 3.412 ; Rise       ; clock           ;
;  writedata[2]  ; clock      ; 3.350 ; 3.350 ; Rise       ; clock           ;
;  writedata[3]  ; clock      ; 3.495 ; 3.495 ; Rise       ; clock           ;
;  writedata[4]  ; clock      ; 3.744 ; 3.744 ; Rise       ; clock           ;
;  writedata[5]  ; clock      ; 3.284 ; 3.284 ; Rise       ; clock           ;
;  writedata[6]  ; clock      ; 3.510 ; 3.510 ; Rise       ; clock           ;
;  writedata[7]  ; clock      ; 3.307 ; 3.307 ; Rise       ; clock           ;
;  writedata[8]  ; clock      ; 3.572 ; 3.572 ; Rise       ; clock           ;
;  writedata[9]  ; clock      ; 3.198 ; 3.198 ; Rise       ; clock           ;
;  writedata[10] ; clock      ; 3.274 ; 3.274 ; Rise       ; clock           ;
;  writedata[11] ; clock      ; 3.519 ; 3.519 ; Rise       ; clock           ;
;  writedata[12] ; clock      ; 3.225 ; 3.225 ; Rise       ; clock           ;
;  writedata[13] ; clock      ; 3.761 ; 3.761 ; Rise       ; clock           ;
;  writedata[14] ; clock      ; 3.458 ; 3.458 ; Rise       ; clock           ;
;  writedata[15] ; clock      ; 3.532 ; 3.532 ; Rise       ; clock           ;
;  writedata[16] ; clock      ; 3.765 ; 3.765 ; Rise       ; clock           ;
;  writedata[17] ; clock      ; 3.510 ; 3.510 ; Rise       ; clock           ;
;  writedata[18] ; clock      ; 3.311 ; 3.311 ; Rise       ; clock           ;
;  writedata[19] ; clock      ; 3.546 ; 3.546 ; Rise       ; clock           ;
;  writedata[20] ; clock      ; 3.950 ; 3.950 ; Rise       ; clock           ;
;  writedata[21] ; clock      ; 3.748 ; 3.748 ; Rise       ; clock           ;
;  writedata[22] ; clock      ; 3.712 ; 3.712 ; Rise       ; clock           ;
;  writedata[23] ; clock      ; 4.021 ; 4.021 ; Rise       ; clock           ;
;  writedata[24] ; clock      ; 3.523 ; 3.523 ; Rise       ; clock           ;
;  writedata[25] ; clock      ; 3.592 ; 3.592 ; Rise       ; clock           ;
;  writedata[26] ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
;  writedata[27] ; clock      ; 3.311 ; 3.311 ; Rise       ; clock           ;
;  writedata[28] ; clock      ; 3.307 ; 3.307 ; Rise       ; clock           ;
;  writedata[29] ; clock      ; 3.528 ; 3.528 ; Rise       ; clock           ;
;  writedata[30] ; clock      ; 3.787 ; 3.787 ; Rise       ; clock           ;
;  writedata[31] ; clock      ; 3.508 ; 3.508 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; add            ; clock      ; -2.183 ; -2.183 ; Rise       ; clock           ;
; chipselect     ; clock      ; -2.408 ; -2.408 ; Rise       ; clock           ;
; write_en       ; clock      ; -2.276 ; -2.276 ; Rise       ; clock           ;
; writedata[*]   ; clock      ; -1.657 ; -1.657 ; Rise       ; clock           ;
;  writedata[0]  ; clock      ; -1.785 ; -1.785 ; Rise       ; clock           ;
;  writedata[1]  ; clock      ; -1.733 ; -1.733 ; Rise       ; clock           ;
;  writedata[2]  ; clock      ; -1.707 ; -1.707 ; Rise       ; clock           ;
;  writedata[3]  ; clock      ; -1.752 ; -1.752 ; Rise       ; clock           ;
;  writedata[4]  ; clock      ; -1.917 ; -1.917 ; Rise       ; clock           ;
;  writedata[5]  ; clock      ; -1.667 ; -1.667 ; Rise       ; clock           ;
;  writedata[6]  ; clock      ; -1.809 ; -1.809 ; Rise       ; clock           ;
;  writedata[7]  ; clock      ; -1.687 ; -1.687 ; Rise       ; clock           ;
;  writedata[8]  ; clock      ; -1.846 ; -1.846 ; Rise       ; clock           ;
;  writedata[9]  ; clock      ; -1.657 ; -1.657 ; Rise       ; clock           ;
;  writedata[10] ; clock      ; -1.706 ; -1.706 ; Rise       ; clock           ;
;  writedata[11] ; clock      ; -1.818 ; -1.818 ; Rise       ; clock           ;
;  writedata[12] ; clock      ; -1.680 ; -1.680 ; Rise       ; clock           ;
;  writedata[13] ; clock      ; -1.907 ; -1.907 ; Rise       ; clock           ;
;  writedata[14] ; clock      ; -1.763 ; -1.763 ; Rise       ; clock           ;
;  writedata[15] ; clock      ; -1.778 ; -1.778 ; Rise       ; clock           ;
;  writedata[16] ; clock      ; -1.915 ; -1.915 ; Rise       ; clock           ;
;  writedata[17] ; clock      ; -1.814 ; -1.814 ; Rise       ; clock           ;
;  writedata[18] ; clock      ; -1.683 ; -1.683 ; Rise       ; clock           ;
;  writedata[19] ; clock      ; -1.803 ; -1.803 ; Rise       ; clock           ;
;  writedata[20] ; clock      ; -1.955 ; -1.955 ; Rise       ; clock           ;
;  writedata[21] ; clock      ; -1.879 ; -1.879 ; Rise       ; clock           ;
;  writedata[22] ; clock      ; -1.844 ; -1.844 ; Rise       ; clock           ;
;  writedata[23] ; clock      ; -2.019 ; -2.019 ; Rise       ; clock           ;
;  writedata[24] ; clock      ; -1.777 ; -1.777 ; Rise       ; clock           ;
;  writedata[25] ; clock      ; -1.824 ; -1.824 ; Rise       ; clock           ;
;  writedata[26] ; clock      ; -1.793 ; -1.793 ; Rise       ; clock           ;
;  writedata[27] ; clock      ; -1.688 ; -1.688 ; Rise       ; clock           ;
;  writedata[28] ; clock      ; -1.684 ; -1.684 ; Rise       ; clock           ;
;  writedata[29] ; clock      ; -1.784 ; -1.784 ; Rise       ; clock           ;
;  writedata[30] ; clock      ; -1.899 ; -1.899 ; Rise       ; clock           ;
;  writedata[31] ; clock      ; -1.764 ; -1.764 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; led_en        ; clock      ; 11.166 ; 11.166 ; Rise       ; clock           ;
; readdata[*]   ; clock      ; 7.249  ; 7.249  ; Rise       ; clock           ;
;  readdata[0]  ; clock      ; 6.894  ; 6.894  ; Rise       ; clock           ;
;  readdata[1]  ; clock      ; 7.194  ; 7.194  ; Rise       ; clock           ;
;  readdata[2]  ; clock      ; 6.861  ; 6.861  ; Rise       ; clock           ;
;  readdata[3]  ; clock      ; 7.052  ; 7.052  ; Rise       ; clock           ;
;  readdata[4]  ; clock      ; 6.638  ; 6.638  ; Rise       ; clock           ;
;  readdata[5]  ; clock      ; 6.876  ; 6.876  ; Rise       ; clock           ;
;  readdata[6]  ; clock      ; 6.656  ; 6.656  ; Rise       ; clock           ;
;  readdata[7]  ; clock      ; 6.895  ; 6.895  ; Rise       ; clock           ;
;  readdata[8]  ; clock      ; 6.887  ; 6.887  ; Rise       ; clock           ;
;  readdata[9]  ; clock      ; 6.582  ; 6.582  ; Rise       ; clock           ;
;  readdata[10] ; clock      ; 6.896  ; 6.896  ; Rise       ; clock           ;
;  readdata[11] ; clock      ; 6.869  ; 6.869  ; Rise       ; clock           ;
;  readdata[12] ; clock      ; 7.179  ; 7.179  ; Rise       ; clock           ;
;  readdata[13] ; clock      ; 6.899  ; 6.899  ; Rise       ; clock           ;
;  readdata[14] ; clock      ; 6.907  ; 6.907  ; Rise       ; clock           ;
;  readdata[15] ; clock      ; 6.887  ; 6.887  ; Rise       ; clock           ;
;  readdata[16] ; clock      ; 6.624  ; 6.624  ; Rise       ; clock           ;
;  readdata[17] ; clock      ; 6.855  ; 6.855  ; Rise       ; clock           ;
;  readdata[18] ; clock      ; 7.249  ; 7.249  ; Rise       ; clock           ;
;  readdata[19] ; clock      ; 6.924  ; 6.924  ; Rise       ; clock           ;
;  readdata[20] ; clock      ; 6.666  ; 6.666  ; Rise       ; clock           ;
;  readdata[21] ; clock      ; 6.864  ; 6.864  ; Rise       ; clock           ;
;  readdata[22] ; clock      ; 6.896  ; 6.896  ; Rise       ; clock           ;
;  readdata[23] ; clock      ; 6.609  ; 6.609  ; Rise       ; clock           ;
;  readdata[24] ; clock      ; 7.074  ; 7.074  ; Rise       ; clock           ;
;  readdata[25] ; clock      ; 7.122  ; 7.122  ; Rise       ; clock           ;
;  readdata[26] ; clock      ; 6.862  ; 6.862  ; Rise       ; clock           ;
;  readdata[27] ; clock      ; 6.876  ; 6.876  ; Rise       ; clock           ;
;  readdata[28] ; clock      ; 7.092  ; 7.092  ; Rise       ; clock           ;
;  readdata[29] ; clock      ; 6.913  ; 6.913  ; Rise       ; clock           ;
;  readdata[30] ; clock      ; 6.911  ; 6.911  ; Rise       ; clock           ;
;  readdata[31] ; clock      ; 6.667  ; 6.667  ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; led_en        ; clock      ; 4.268 ; 4.268 ; Rise       ; clock           ;
; readdata[*]   ; clock      ; 3.730 ; 3.730 ; Rise       ; clock           ;
;  readdata[0]  ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  readdata[1]  ; clock      ; 4.011 ; 4.011 ; Rise       ; clock           ;
;  readdata[2]  ; clock      ; 3.891 ; 3.891 ; Rise       ; clock           ;
;  readdata[3]  ; clock      ; 3.979 ; 3.979 ; Rise       ; clock           ;
;  readdata[4]  ; clock      ; 3.794 ; 3.794 ; Rise       ; clock           ;
;  readdata[5]  ; clock      ; 3.863 ; 3.863 ; Rise       ; clock           ;
;  readdata[6]  ; clock      ; 3.812 ; 3.812 ; Rise       ; clock           ;
;  readdata[7]  ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
;  readdata[8]  ; clock      ; 3.870 ; 3.870 ; Rise       ; clock           ;
;  readdata[9]  ; clock      ; 3.730 ; 3.730 ; Rise       ; clock           ;
;  readdata[10] ; clock      ; 3.885 ; 3.885 ; Rise       ; clock           ;
;  readdata[11] ; clock      ; 3.850 ; 3.850 ; Rise       ; clock           ;
;  readdata[12] ; clock      ; 4.009 ; 4.009 ; Rise       ; clock           ;
;  readdata[13] ; clock      ; 3.904 ; 3.904 ; Rise       ; clock           ;
;  readdata[14] ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
;  readdata[15] ; clock      ; 3.868 ; 3.868 ; Rise       ; clock           ;
;  readdata[16] ; clock      ; 3.781 ; 3.781 ; Rise       ; clock           ;
;  readdata[17] ; clock      ; 3.889 ; 3.889 ; Rise       ; clock           ;
;  readdata[18] ; clock      ; 4.049 ; 4.049 ; Rise       ; clock           ;
;  readdata[19] ; clock      ; 3.906 ; 3.906 ; Rise       ; clock           ;
;  readdata[20] ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  readdata[21] ; clock      ; 3.882 ; 3.882 ; Rise       ; clock           ;
;  readdata[22] ; clock      ; 3.913 ; 3.913 ; Rise       ; clock           ;
;  readdata[23] ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
;  readdata[24] ; clock      ; 3.979 ; 3.979 ; Rise       ; clock           ;
;  readdata[25] ; clock      ; 4.015 ; 4.015 ; Rise       ; clock           ;
;  readdata[26] ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  readdata[27] ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
;  readdata[28] ; clock      ; 3.999 ; 3.999 ; Rise       ; clock           ;
;  readdata[29] ; clock      ; 3.932 ; 3.932 ; Rise       ; clock           ;
;  readdata[30] ; clock      ; 3.930 ; 3.930 ; Rise       ; clock           ;
;  readdata[31] ; clock      ; 3.797 ; 3.797 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; add        ; readdata[0]  ; 10.317 ; 10.317 ; 10.317 ; 10.317 ;
; add        ; readdata[1]  ; 10.614 ; 10.614 ; 10.614 ; 10.614 ;
; add        ; readdata[2]  ; 10.280 ; 10.280 ; 10.280 ; 10.280 ;
; add        ; readdata[3]  ; 10.472 ; 10.472 ; 10.472 ; 10.472 ;
; add        ; readdata[4]  ; 10.055 ; 10.055 ; 10.055 ; 10.055 ;
; add        ; readdata[5]  ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; add        ; readdata[6]  ; 10.072 ; 10.072 ; 10.072 ; 10.072 ;
; add        ; readdata[7]  ; 10.317 ; 10.317 ; 10.317 ; 10.317 ;
; add        ; readdata[8]  ; 9.998  ; 9.998  ; 9.998  ; 9.998  ;
; add        ; readdata[9]  ; 9.685  ; 9.685  ; 9.685  ; 9.685  ;
; add        ; readdata[10] ; 10.004 ; 10.004 ; 10.004 ; 10.004 ;
; add        ; readdata[11] ; 9.972  ; 9.972  ; 9.972  ; 9.972  ;
; add        ; readdata[12] ; 10.289 ; 10.289 ; 10.289 ; 10.289 ;
; add        ; readdata[13] ; 10.010 ; 10.010 ; 10.010 ; 10.010 ;
; add        ; readdata[14] ; 10.018 ; 10.018 ; 10.018 ; 10.018 ;
; add        ; readdata[15] ; 9.993  ; 9.993  ; 9.993  ; 9.993  ;
; add        ; readdata[16] ; 10.044 ; 10.044 ; 10.044 ; 10.044 ;
; add        ; readdata[17] ; 10.271 ; 10.271 ; 10.271 ; 10.271 ;
; add        ; readdata[18] ; 10.670 ; 10.670 ; 10.670 ; 10.670 ;
; add        ; readdata[19] ; 10.341 ; 10.341 ; 10.341 ; 10.341 ;
; add        ; readdata[20] ; 10.051 ; 10.051 ; 10.051 ; 10.051 ;
; add        ; readdata[21] ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; add        ; readdata[22] ; 10.280 ; 10.280 ; 10.280 ; 10.280 ;
; add        ; readdata[23] ; 9.997  ; 9.997  ; 9.997  ; 9.997  ;
; add        ; readdata[24] ; 10.457 ; 10.457 ; 10.457 ; 10.457 ;
; add        ; readdata[25] ; 10.506 ; 10.506 ; 10.506 ; 10.506 ;
; add        ; readdata[26] ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; add        ; readdata[27] ; 10.259 ; 10.259 ; 10.259 ; 10.259 ;
; add        ; readdata[28] ; 10.485 ; 10.485 ; 10.485 ; 10.485 ;
; add        ; readdata[29] ; 10.304 ; 10.304 ; 10.304 ; 10.304 ;
; add        ; readdata[30] ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; add        ; readdata[31] ; 10.059 ; 10.059 ; 10.059 ; 10.059 ;
; chipselect ; readdata[0]  ; 10.586 ;        ;        ; 10.586 ;
; chipselect ; readdata[1]  ; 10.892 ;        ;        ; 10.892 ;
; chipselect ; readdata[2]  ; 10.559 ;        ;        ; 10.559 ;
; chipselect ; readdata[3]  ; 10.743 ;        ;        ; 10.743 ;
; chipselect ; readdata[4]  ; 10.334 ;        ;        ; 10.334 ;
; chipselect ; readdata[5]  ; 10.566 ;        ;        ; 10.566 ;
; chipselect ; readdata[6]  ; 10.351 ;        ;        ; 10.351 ;
; chipselect ; readdata[7]  ; 10.586 ;        ;        ; 10.586 ;
; chipselect ; readdata[8]  ; 9.967  ;        ;        ; 9.967  ;
; chipselect ; readdata[9]  ; 9.670  ;        ;        ; 9.670  ;
; chipselect ; readdata[10] ; 9.980  ;        ;        ; 9.980  ;
; chipselect ; readdata[11] ; 9.956  ;        ;        ; 9.956  ;
; chipselect ; readdata[12] ; 10.261 ;        ;        ; 10.261 ;
; chipselect ; readdata[13] ; 9.978  ;        ;        ; 9.978  ;
; chipselect ; readdata[14] ; 9.987  ;        ;        ; 9.987  ;
; chipselect ; readdata[15] ; 9.973  ;        ;        ; 9.973  ;
; chipselect ; readdata[16] ; 10.323 ;        ;        ; 10.323 ;
; chipselect ; readdata[17] ; 10.550 ;        ;        ; 10.550 ;
; chipselect ; readdata[18] ; 10.938 ;        ;        ; 10.938 ;
; chipselect ; readdata[19] ; 10.618 ;        ;        ; 10.618 ;
; chipselect ; readdata[20] ; 9.812  ;        ;        ; 9.812  ;
; chipselect ; readdata[21] ; 10.006 ;        ;        ; 10.006 ;
; chipselect ; readdata[22] ; 10.040 ;        ;        ; 10.040 ;
; chipselect ; readdata[23] ; 9.749  ;        ;        ; 9.749  ;
; chipselect ; readdata[24] ; 10.217 ;        ;        ; 10.217 ;
; chipselect ; readdata[25] ; 10.267 ;        ;        ; 10.267 ;
; chipselect ; readdata[26] ; 9.998  ;        ;        ; 9.998  ;
; chipselect ; readdata[27] ; 10.019 ;        ;        ; 10.019 ;
; chipselect ; readdata[28] ; 10.220 ;        ;        ; 10.220 ;
; chipselect ; readdata[29] ; 10.047 ;        ;        ; 10.047 ;
; chipselect ; readdata[30] ; 10.052 ;        ;        ; 10.052 ;
; chipselect ; readdata[31] ; 9.798  ;        ;        ; 9.798  ;
; read_en    ; readdata[0]  ; 10.297 ;        ;        ; 10.297 ;
; read_en    ; readdata[1]  ; 10.592 ;        ;        ; 10.592 ;
; read_en    ; readdata[2]  ; 10.258 ;        ;        ; 10.258 ;
; read_en    ; readdata[3]  ; 10.453 ;        ;        ; 10.453 ;
; read_en    ; readdata[4]  ; 10.034 ;        ;        ; 10.034 ;
; read_en    ; readdata[5]  ; 10.278 ;        ;        ; 10.278 ;
; read_en    ; readdata[6]  ; 10.050 ;        ;        ; 10.050 ;
; read_en    ; readdata[7]  ; 10.299 ;        ;        ; 10.299 ;
; read_en    ; readdata[8]  ; 10.235 ;        ;        ; 10.235 ;
; read_en    ; readdata[9]  ; 9.918  ;        ;        ; 9.918  ;
; read_en    ; readdata[10] ; 10.240 ;        ;        ; 10.240 ;
; read_en    ; readdata[11] ; 10.208 ;        ;        ; 10.208 ;
; read_en    ; readdata[12] ; 10.525 ;        ;        ; 10.525 ;
; read_en    ; readdata[13] ; 10.246 ;        ;        ; 10.246 ;
; read_en    ; readdata[14] ; 10.254 ;        ;        ; 10.254 ;
; read_en    ; readdata[15] ; 10.229 ;        ;        ; 10.229 ;
; read_en    ; readdata[16] ; 10.023 ;        ;        ; 10.023 ;
; read_en    ; readdata[17] ; 10.250 ;        ;        ; 10.250 ;
; read_en    ; readdata[18] ; 10.650 ;        ;        ; 10.650 ;
; read_en    ; readdata[19] ; 10.320 ;        ;        ; 10.320 ;
; read_en    ; readdata[20] ; 10.046 ;        ;        ; 10.046 ;
; read_en    ; readdata[21] ; 10.245 ;        ;        ; 10.245 ;
; read_en    ; readdata[22] ; 10.275 ;        ;        ; 10.275 ;
; read_en    ; readdata[23] ; 9.992  ;        ;        ; 9.992  ;
; read_en    ; readdata[24] ; 10.452 ;        ;        ; 10.452 ;
; read_en    ; readdata[25] ; 10.501 ;        ;        ; 10.501 ;
; read_en    ; readdata[26] ; 10.247 ;        ;        ; 10.247 ;
; read_en    ; readdata[27] ; 10.254 ;        ;        ; 10.254 ;
; read_en    ; readdata[28] ; 10.480 ;        ;        ; 10.480 ;
; read_en    ; readdata[29] ; 10.299 ;        ;        ; 10.299 ;
; read_en    ; readdata[30] ; 10.292 ;        ;        ; 10.292 ;
; read_en    ; readdata[31] ; 10.054 ;        ;        ; 10.054 ;
+------------+--------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; add        ; readdata[0]  ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; add        ; readdata[1]  ; 5.809 ; 5.809 ; 5.809 ; 5.809 ;
; add        ; readdata[2]  ; 5.688 ; 5.688 ; 5.688 ; 5.688 ;
; add        ; readdata[3]  ; 5.777 ; 5.777 ; 5.777 ; 5.777 ;
; add        ; readdata[4]  ; 5.590 ; 5.590 ; 5.590 ; 5.590 ;
; add        ; readdata[5]  ; 5.662 ; 5.662 ; 5.662 ; 5.662 ;
; add        ; readdata[6]  ; 5.611 ; 5.611 ; 5.611 ; 5.611 ;
; add        ; readdata[7]  ; 5.681 ; 5.681 ; 5.681 ; 5.681 ;
; add        ; readdata[8]  ; 5.533 ; 5.533 ; 5.533 ; 5.533 ;
; add        ; readdata[9]  ; 5.386 ; 5.386 ; 5.386 ; 5.386 ;
; add        ; readdata[10] ; 5.545 ; 5.545 ; 5.545 ; 5.545 ;
; add        ; readdata[11] ; 5.506 ; 5.506 ; 5.506 ; 5.506 ;
; add        ; readdata[12] ; 5.670 ; 5.670 ; 5.670 ; 5.670 ;
; add        ; readdata[13] ; 5.566 ; 5.566 ; 5.566 ; 5.566 ;
; add        ; readdata[14] ; 5.552 ; 5.552 ; 5.552 ; 5.552 ;
; add        ; readdata[15] ; 5.526 ; 5.526 ; 5.526 ; 5.526 ;
; add        ; readdata[16] ; 5.579 ; 5.579 ; 5.579 ; 5.579 ;
; add        ; readdata[17] ; 5.687 ; 5.687 ; 5.687 ; 5.687 ;
; add        ; readdata[18] ; 5.848 ; 5.848 ; 5.848 ; 5.848 ;
; add        ; readdata[19] ; 5.704 ; 5.704 ; 5.704 ; 5.704 ;
; add        ; readdata[20] ; 5.580 ; 5.580 ; 5.580 ; 5.580 ;
; add        ; readdata[21] ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; add        ; readdata[22] ; 5.696 ; 5.696 ; 5.696 ; 5.696 ;
; add        ; readdata[23] ; 5.546 ; 5.546 ; 5.546 ; 5.546 ;
; add        ; readdata[24] ; 5.764 ; 5.764 ; 5.764 ; 5.764 ;
; add        ; readdata[25] ; 5.799 ; 5.799 ; 5.799 ; 5.799 ;
; add        ; readdata[26] ; 5.676 ; 5.676 ; 5.676 ; 5.676 ;
; add        ; readdata[27] ; 5.686 ; 5.686 ; 5.686 ; 5.686 ;
; add        ; readdata[28] ; 5.789 ; 5.789 ; 5.789 ; 5.789 ;
; add        ; readdata[29] ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; add        ; readdata[30] ; 5.717 ; 5.717 ; 5.717 ; 5.717 ;
; add        ; readdata[31] ; 5.586 ; 5.586 ; 5.586 ; 5.586 ;
; chipselect ; readdata[0]  ; 5.842 ;       ;       ; 5.842 ;
; chipselect ; readdata[1]  ; 5.937 ;       ;       ; 5.937 ;
; chipselect ; readdata[2]  ; 5.817 ;       ;       ; 5.817 ;
; chipselect ; readdata[3]  ; 5.902 ;       ;       ; 5.902 ;
; chipselect ; readdata[4]  ; 5.719 ;       ;       ; 5.719 ;
; chipselect ; readdata[5]  ; 5.785 ;       ;       ; 5.785 ;
; chipselect ; readdata[6]  ; 5.736 ;       ;       ; 5.736 ;
; chipselect ; readdata[7]  ; 5.801 ;       ;       ; 5.801 ;
; chipselect ; readdata[8]  ; 5.503 ;       ;       ; 5.503 ;
; chipselect ; readdata[9]  ; 5.371 ;       ;       ; 5.371 ;
; chipselect ; readdata[10] ; 5.524 ;       ;       ; 5.524 ;
; chipselect ; readdata[11] ; 5.490 ;       ;       ; 5.490 ;
; chipselect ; readdata[12] ; 5.646 ;       ;       ; 5.646 ;
; chipselect ; readdata[13] ; 5.537 ;       ;       ; 5.537 ;
; chipselect ; readdata[14] ; 5.525 ;       ;       ; 5.525 ;
; chipselect ; readdata[15] ; 5.507 ;       ;       ; 5.507 ;
; chipselect ; readdata[16] ; 5.708 ;       ;       ; 5.708 ;
; chipselect ; readdata[17] ; 5.814 ;       ;       ; 5.814 ;
; chipselect ; readdata[18] ; 5.971 ;       ;       ; 5.971 ;
; chipselect ; readdata[19] ; 5.829 ;       ;       ; 5.829 ;
; chipselect ; readdata[20] ; 5.473 ;       ;       ; 5.473 ;
; chipselect ; readdata[21] ; 5.556 ;       ;       ; 5.556 ;
; chipselect ; readdata[22] ; 5.589 ;       ;       ; 5.589 ;
; chipselect ; readdata[23] ; 5.432 ;       ;       ; 5.432 ;
; chipselect ; readdata[24] ; 5.654 ;       ;       ; 5.654 ;
; chipselect ; readdata[25] ; 5.692 ;       ;       ; 5.692 ;
; chipselect ; readdata[26] ; 5.557 ;       ;       ; 5.557 ;
; chipselect ; readdata[27] ; 5.579 ;       ;       ; 5.579 ;
; chipselect ; readdata[28] ; 5.660 ;       ;       ; 5.660 ;
; chipselect ; readdata[29] ; 5.600 ;       ;       ; 5.600 ;
; chipselect ; readdata[30] ; 5.604 ;       ;       ; 5.604 ;
; chipselect ; readdata[31] ; 5.462 ;       ;       ; 5.462 ;
; read_en    ; readdata[0]  ; 5.706 ;       ;       ; 5.706 ;
; read_en    ; readdata[1]  ; 5.793 ;       ;       ; 5.793 ;
; read_en    ; readdata[2]  ; 5.672 ;       ;       ; 5.672 ;
; read_en    ; readdata[3]  ; 5.761 ;       ;       ; 5.761 ;
; read_en    ; readdata[4]  ; 5.575 ;       ;       ; 5.575 ;
; read_en    ; readdata[5]  ; 5.648 ;       ;       ; 5.648 ;
; read_en    ; readdata[6]  ; 5.596 ;       ;       ; 5.596 ;
; read_en    ; readdata[7]  ; 5.667 ;       ;       ; 5.667 ;
; read_en    ; readdata[8]  ; 5.639 ;       ;       ; 5.639 ;
; read_en    ; readdata[9]  ; 5.488 ;       ;       ; 5.488 ;
; read_en    ; readdata[10] ; 5.651 ;       ;       ; 5.651 ;
; read_en    ; readdata[11] ; 5.611 ;       ;       ; 5.611 ;
; read_en    ; readdata[12] ; 5.776 ;       ;       ; 5.776 ;
; read_en    ; readdata[13] ; 5.672 ;       ;       ; 5.672 ;
; read_en    ; readdata[14] ; 5.658 ;       ;       ; 5.658 ;
; read_en    ; readdata[15] ; 5.631 ;       ;       ; 5.631 ;
; read_en    ; readdata[16] ; 5.563 ;       ;       ; 5.563 ;
; read_en    ; readdata[17] ; 5.672 ;       ;       ; 5.672 ;
; read_en    ; readdata[18] ; 5.832 ;       ;       ; 5.832 ;
; read_en    ; readdata[19] ; 5.689 ;       ;       ; 5.689 ;
; read_en    ; readdata[20] ; 5.571 ;       ;       ; 5.571 ;
; read_en    ; readdata[21] ; 5.660 ;       ;       ; 5.660 ;
; read_en    ; readdata[22] ; 5.688 ;       ;       ; 5.688 ;
; read_en    ; readdata[23] ; 5.538 ;       ;       ; 5.538 ;
; read_en    ; readdata[24] ; 5.756 ;       ;       ; 5.756 ;
; read_en    ; readdata[25] ; 5.789 ;       ;       ; 5.789 ;
; read_en    ; readdata[26] ; 5.669 ;       ;       ; 5.669 ;
; read_en    ; readdata[27] ; 5.679 ;       ;       ; 5.679 ;
; read_en    ; readdata[28] ; 5.782 ;       ;       ; 5.782 ;
; read_en    ; readdata[29] ; 5.714 ;       ;       ; 5.714 ;
; read_en    ; readdata[30] ; 5.709 ;       ;       ; 5.709 ;
; read_en    ; readdata[31] ; 5.579 ;       ;       ; 5.579 ;
+------------+--------------+-------+-------+-------+-------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 37    ; 37   ;
; Unconstrained Input Port Paths  ; 256   ; 256  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 160   ; 160  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jul 05 19:53:15 2024
Info: Command: quartus_sta user_hw -c user_hw
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'user_hw.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4591 megabytes
    Info: Processing ended: Fri Jul 05 19:53:16 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


