
#################################################################
# 时序分析报告 Tue Jul 30 10:52:28 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 1950.7 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nLB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 335  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B1         | SLICEL  | 2501.6 |  10145.3 |          net          | R33C56M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10220.4 |         Tilo          |          | ahb_sram1/n_1883_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A2         | SLICEL  |  475.4 |  10695.8 |          net          | R33C56L  | ahb_sram1/n_1883_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  10770.9 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1756/C1             | SLICEL  |  641.4 |  11412.3 |          net          | R33C57M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1756/C              | SLICEL  |   75.1 |  11487.4 |         Tilo          |          | _n_8424                            | 1    |
| ahb_sram1/n_1756/D4             | SLICEL  |  209.9 |  11697.3 |          net          | R33C57M  | _n_8424                            |      |
| ahb_sram1/n_1756/D              | SLICEL  |   75.1 |  11772.4 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/B5   | SLICEL  | 1381.1 |  13153.5 |          net          | R33C81M  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/B    | SLICEL  |   75.1 |  13228.6 |         Tilo          |          | ahb_sram1/nxt_bs_n[0]              | 1    |
| SRAM_nLB_MGIOL/TXDATA0          | IOLOGIC |  802.4 |    14031 |          net          | IOL_B82C | ahb_sram1/nxt_bs_n[0]              |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7708.3     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6011.8 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| SRAM_nLB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B82C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7708.3     - 302        
         = 1950.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 2095.5 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nUB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 335  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B1         | SLICEL  | 2501.6 |  10145.3 |          net          | R33C56M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10220.4 |         Tilo          |          | ahb_sram1/n_1883_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A2         | SLICEL  |  475.4 |  10695.8 |          net          | R33C56L  | ahb_sram1/n_1883_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  10770.9 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1756/C1             | SLICEL  |  641.4 |  11412.3 |          net          | R33C57M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1756/C              | SLICEL  |   75.1 |  11487.4 |         Tilo          |          | _n_8424                            | 1    |
| ahb_sram1/n_1756/D4             | SLICEL  |  209.9 |  11697.3 |          net          | R33C57M  | _n_8424                            |      |
| ahb_sram1/n_1756/D              | SLICEL  |   75.1 |  11772.4 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/D6   | SLICEL  | 1507.6 |    13280 |          net          | R33C81M  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/D    | SLICEL  |   75.1 |  13355.1 |         Tilo          |          | ahb_sram1/nxt_bs_n[1]              | 1    |
| SRAM_nUB_MGIOL/TXDATA0          | IOLOGIC |  531.1 |  13886.2 |          net          | IOL_B79D | ahb_sram1/nxt_bs_n[1]              |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7563.5     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 5867 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| SRAM_nUB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B79D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7563.5     - 302        
         = 2095.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 2117.9 ps
起点     : ahb_lcd8080_inst1/addr[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[3]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[10]/CLK                 | SLICEL  | 1096.4 |   6322.7 |      net      | R15C35L  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[10]/BMUX                | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[8]                    | 1    |
| net_extracted_nHQX0/B4                         | SLICEL  | 1148.7 |   7519.1 |      net      | R14C35M  | ahb_lcd8080_inst1/addr[8]                    |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |  114.1 |   7633.2 |     Topbb     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A1                | SLICEL  |  723.4 |   8356.6 |      net      | R14C34L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |   8445.5 |     Topaa     |          | ahb_lcd8080_inst1/n_352                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B2                | SLICEL  |  443.3 |   8888.8 |      net      | R14C34L  | ahb_lcd8080_inst1/n_352                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |   8977.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D3 | SLICEL  |  472.4 |   9450.1 |      net      | R14C33L  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |   9525.2 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |   9730.2 |      net      | R14C33L  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |   9805.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_430/A5                     | SLICEL  |  859.1 |  10664.5 |      net      | R12C34L  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_430/A                      | SLICEL  |   75.1 |  10739.6 |     Tilo      |          | ahb_lcd8080_inst1/n_430                      | 16   |
| DATA_8080[3]_MGIOL/CE                          | IOLOGIC | 3363.2 |  14102.7 |      net      | IOL_B73B | ahb_lcd8080_inst1/n_430                      |      |
=================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7780       (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 517.2 
        总的连线延迟 = 7215.1 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[3]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B73B | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7780       - 63         
         = 2117.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 2192.2 ps
起点     : ahb_lcd8080_inst1/addr[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[0]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[10]/CLK                 | SLICEL  | 1096.4 |   6322.7 |      net      | R15C35L  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[10]/BMUX                | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[8]                    | 1    |
| net_extracted_nHQX0/B4                         | SLICEL  | 1148.7 |   7519.1 |      net      | R14C35M  | ahb_lcd8080_inst1/addr[8]                    |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |  114.1 |   7633.2 |     Topbb     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A1                | SLICEL  |  723.4 |   8356.6 |      net      | R14C34L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |   8445.5 |     Topaa     |          | ahb_lcd8080_inst1/n_352                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B2                | SLICEL  |  443.3 |   8888.8 |      net      | R14C34L  | ahb_lcd8080_inst1/n_352                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |   8977.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D3 | SLICEL  |  472.4 |   9450.1 |      net      | R14C33L  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |   9525.2 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |   9730.2 |      net      | R14C33L  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |   9805.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_430/A5                     | SLICEL  |  859.1 |  10664.5 |      net      | R12C34L  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_430/A                      | SLICEL  |   75.1 |  10739.6 |     Tilo      |          | ahb_lcd8080_inst1/n_430                      | 16   |
| DATA_8080[0]_MGIOL/CE                          | IOLOGIC | 3288.9 |  14028.5 |      net      | IOL_B76D | ahb_lcd8080_inst1/n_430                      |      |
=================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7705.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 517.2 
        总的连线延迟 = 7140.9 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[0]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B76D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7705.8     - 63         
         = 2192.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 2342 ps
起点     : ahb_lcd8080_inst1/addr[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[2]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[10]/CLK                 | SLICEL  | 1096.4 |   6322.7 |      net      | R15C35L  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[10]/BMUX                | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[8]                    | 1    |
| net_extracted_nHQX0/B4                         | SLICEL  | 1148.7 |   7519.1 |      net      | R14C35M  | ahb_lcd8080_inst1/addr[8]                    |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |  114.1 |   7633.2 |     Topbb     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A1                | SLICEL  |  723.4 |   8356.6 |      net      | R14C34L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |   8445.5 |     Topaa     |          | ahb_lcd8080_inst1/n_352                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B2                | SLICEL  |  443.3 |   8888.8 |      net      | R14C34L  | ahb_lcd8080_inst1/n_352                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |   8977.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D3 | SLICEL  |  472.4 |   9450.1 |      net      | R14C33L  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |   9525.2 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |   9730.2 |      net      | R14C33L  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |   9805.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_430/A5                     | SLICEL  |  859.1 |  10664.5 |      net      | R12C34L  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_430/A                      | SLICEL  |   75.1 |  10739.6 |     Tilo      |          | ahb_lcd8080_inst1/n_430                      | 16   |
| DATA_8080[2]_MGIOL/CE                          | IOLOGIC | 3139.1 |  13878.7 |      net      | IOL_B76C | ahb_lcd8080_inst1/n_430                      |      |
=================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7556       (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 517.2 
        总的连线延迟 = 6991.1 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[2]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B76C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7556       - 63         
         = 2342 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 2351.3 ps
起点     : ahb_lcd8080_inst1/addr[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[4]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[10]/CLK                 | SLICEL  | 1096.4 |   6322.7 |      net      | R15C35L  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[10]/BMUX                | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[8]                    | 1    |
| net_extracted_nHQX0/B4                         | SLICEL  | 1148.7 |   7519.1 |      net      | R14C35M  | ahb_lcd8080_inst1/addr[8]                    |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |  114.1 |   7633.2 |     Topbb     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A1                | SLICEL  |  723.4 |   8356.6 |      net      | R14C34L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |   8445.5 |     Topaa     |          | ahb_lcd8080_inst1/n_352                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B2                | SLICEL  |  443.3 |   8888.8 |      net      | R14C34L  | ahb_lcd8080_inst1/n_352                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |   8977.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D3 | SLICEL  |  472.4 |   9450.1 |      net      | R14C33L  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |   9525.2 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |   9730.2 |      net      | R14C33L  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |   9805.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_430/A5                     | SLICEL  |  859.1 |  10664.5 |      net      | R12C34L  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_430/A                      | SLICEL  |   75.1 |  10739.6 |     Tilo      |          | ahb_lcd8080_inst1/n_430                      | 16   |
| DATA_8080[4]_MGIOL/CE                          | IOLOGIC | 3129.8 |  13869.4 |      net      | IOL_B73D | ahb_lcd8080_inst1/n_430                      |      |
=================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7546.7     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 517.2 
        总的连线延迟 = 6981.8 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[4]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B73D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7546.7     - 63         
         = 2351.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 2468.1 ps
起点     : ahb_lcd8080_inst1/addr[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[1]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[10]/CLK                 | SLICEL  | 1096.4 |   6322.7 |      net      | R15C35L  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[10]/BMUX                | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[8]                    | 1    |
| net_extracted_nHQX0/B4                         | SLICEL  | 1148.7 |   7519.1 |      net      | R14C35M  | ahb_lcd8080_inst1/addr[8]                    |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |  114.1 |   7633.2 |     Topbb     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A1                | SLICEL  |  723.4 |   8356.6 |      net      | R14C34L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |   8445.5 |     Topaa     |          | ahb_lcd8080_inst1/n_352                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B2                | SLICEL  |  443.3 |   8888.8 |      net      | R14C34L  | ahb_lcd8080_inst1/n_352                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |   8977.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D3 | SLICEL  |  472.4 |   9450.1 |      net      | R14C33L  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |   9525.2 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |   9730.2 |      net      | R14C33L  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |   9805.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_430/A5                     | SLICEL  |  859.1 |  10664.5 |      net      | R12C34L  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_430/A                      | SLICEL  |   75.1 |  10739.6 |     Tilo      |          | ahb_lcd8080_inst1/n_430                      | 16   |
| DATA_8080[1]_MGIOL/CE                          | IOLOGIC |   3013 |  13752.5 |      net      | IOL_B51B | ahb_lcd8080_inst1/n_430                      |      |
=================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7429.9     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 517.2 
        总的连线延迟 = 6865 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[1]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B51B | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7429.9     - 63         
         = 2468.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 2475.2 ps
起点     : ahb_lcd8080_inst1/addr[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : inst/TARGEXP1HREADYOUT          [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================================================
|                           节点                            |  单元   |  延迟  | 到达时间 |     类型      |  位置   |                          连线                          | 扇出 |
=====================================================================================================================================================================================
| CLOCK'clkbase                                             |   N/A   |      0 |       -- |               |         | N/A                                                    |      |
| clk_25M                                                   |   top   |      0 |       -- | clock_latency |         | clk_25M                                                | 1    |
| clk_25M/PAD#bidir_in                                      |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                                                | 1    |
| clk_25M/PADDI                                             |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                                              | 1    |
| PLL_inst1/PLLInst_0/CLKI                                  | PLL_25K | 4135.3 |       -- |      net      | LPLL1   | clk_25M_c                                              |      |
| --                                                        |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                           |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP                                 | PLL_25K | 5226.3 |   5226.3 | clock_latency |         | AHB_USR_CLK                                            | 335  |
| ahb_lcd8080_inst1/addr[10]/CLK                            | SLICEL  | 1096.4 |   6322.7 |      net      | R15C35L | AHB_USR_CLK                                            |      |
| --                                                        |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| ahb_lcd8080_inst1/addr[10]/BMUX                           | SLICEL  |   47.7 |   6370.4 |    Tshcko     |         | ahb_lcd8080_inst1/addr[8]                              | 1    |
| net_extracted_nHQX0/B4                                    | SLICEL  | 1148.7 |   7519.1 |      net      | R14C35M | ahb_lcd8080_inst1/addr[8]                              |      |
| net_extracted_nHQX0/BMUX                                  | SLICEL  |  114.1 |   7633.2 |     Topbb     |         | net_extracted_nHQX0                                    | 14   |
| ahb_lcd8080_inst1/_i_246_decomp/B1                        | SLICEL  |  723.4 |   8356.6 |      net      | R14C34M | net_extracted_nHQX0                                    |      |
| ahb_lcd8080_inst1/_i_246_decomp/B                         | SLICEL  |   75.1 |   8431.7 |     Tilo      |         | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/A5 | SLICEL  |  480.3 |     8912 |      net      | R13C34L | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/A  | SLICEL  |   75.1 |   8987.1 |     Tilo      |         | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_546/A5                                | SLICEL  |  448.6 |   9435.7 |      net      | R12C34M | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_546/AMUX                              | SLICEL  |  100.6 |   9536.3 |     Topaa     |         | ahb_lcd8080_inst1/n_546                                | 10   |
| ahb_lcd8080_inst1/n_430/C2                                | SLICEL  |  372.7 |     9909 |      net      | R12C34L | ahb_lcd8080_inst1/n_546                                |      |
| ahb_lcd8080_inst1/n_430/C                                 | SLICEL  |   75.1 |   9984.1 |     Tilo      |         | ahb_lcd8080_inst1/sta8080_now[0]                       | 18   |
| HREADY_P3/A6                                              | SLICEL  |    800 |  10784.1 |      net      | R13C32M | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| HREADY_P3/A                                               | SLICEL  |   75.1 |  10859.2 |     Tilo      |         | HREADY_P3                                              | 11   |
| inst/TARGEXP1HREADYOUT                                    |   CM3   | 1994.4 |  12853.5 |      net      | CM3     | HREADY_P3                                              |      |
=====================================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 6530.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 515.1 
        总的连线延迟 = 5968 
        逻辑级数     = 6 

[数据捕获路径]
==================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      | 位置  |    连线     | 扇出 |
==================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |       | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |       | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |       | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1 | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --    | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |       | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |       | AHB_USR_CLK | 335  |
| inst/CIBCLK                     |   CM3   | 1057.4 | Tcat:16121.6 |      net      | CM3   | AHB_USR_CLK |      |
==================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HREADYOUT)
         = 16121.6    + 162        - 0          - 6322.7     - 6530.8     - 955        
         = 2475.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 2485.9 ps
起点     : ahb_lcd8080_inst1/addr[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[6]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[10]/CLK                 | SLICEL  | 1096.4 |   6322.7 |      net      | R15C35L  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[10]/BMUX                | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[8]                    | 1    |
| net_extracted_nHQX0/B4                         | SLICEL  | 1148.7 |   7519.1 |      net      | R14C35M  | ahb_lcd8080_inst1/addr[8]                    |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |  114.1 |   7633.2 |     Topbb     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A1                | SLICEL  |  723.4 |   8356.6 |      net      | R14C34L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |   8445.5 |     Topaa     |          | ahb_lcd8080_inst1/n_352                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B2                | SLICEL  |  443.3 |   8888.8 |      net      | R14C34L  | ahb_lcd8080_inst1/n_352                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |   8977.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D3 | SLICEL  |  472.4 |   9450.1 |      net      | R14C33L  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |   9525.2 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |   9730.2 |      net      | R14C33L  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |   9805.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_430/A5                     | SLICEL  |  859.1 |  10664.5 |      net      | R12C34L  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_430/A                      | SLICEL  |   75.1 |  10739.6 |     Tilo      |          | ahb_lcd8080_inst1/n_430                      | 16   |
| DATA_8080[6]_MGIOL/CE                          | IOLOGIC | 2995.2 |  13734.7 |      net      | IOL_B51A | ahb_lcd8080_inst1/n_430                      |      |
=================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7412.1     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 517.2 
        总的连线延迟 = 6847.2 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[6]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B51A | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7412.1     - 63         
         = 2485.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 2530.1 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nCE_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 335  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B1         | SLICEL  | 2501.6 |  10145.3 |          net          | R33C56M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10220.4 |         Tilo          |          | ahb_sram1/n_1883_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A2         | SLICEL  |  475.4 |  10695.8 |          net          | R33C56L  | ahb_sram1/n_1883_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  10770.9 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1756/C1             | SLICEL  |  641.4 |  11412.3 |          net          | R33C57M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1756/C              | SLICEL  |   75.1 |  11487.4 |         Tilo          |          | _n_8424                            | 1    |
| ahb_sram1/n_1756/D4             | SLICEL  |  209.9 |  11697.3 |          net          | R33C57M  | _n_8424                            |      |
| ahb_sram1/n_1756/D              | SLICEL  |   75.1 |  11772.4 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| SRAM_nCE_MGIOL/TXDATA0          | IOLOGIC | 1697.2 |  13469.6 |          net          | IOL_B79C | ahb_sram1/nxt_ce_n                 |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7146.9     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 300.4 
        总的连线延迟 = 5525.5 
        逻辑级数     = 4 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| SRAM_nCE_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B79C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7146.9     - 284        
         = 2530.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Tue Jul 30 10:52:28 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 325.9 ps
起点     : ahb_uart1/TX_shift_reg[8]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[8]/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 335  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1057.4 |   6121.6 |      net      | R18C37M | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[8]/AQ    | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/TX_shift_reg[8] | 1    |
| ahb_uart1/TX_shift_reg[8]/B3    | SLICEL  |  216.6 |   6368.7 |      net      | R18C37M | ahb_uart1/TX_shift_reg[8] |      |
==============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R18C37M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 247.1      - 6322.7     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 325.9 ps
起点     : ahb_uart1/TX_shift_reg[4]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[4]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 335  |
| ahb_uart1/TX_shift_reg[4]/CLK   | SLICEL  | 1057.4 |   6121.6 |      net      | R18C39L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[4]/DQ    | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/TX_shift_reg[3] | 1    |
| ahb_uart1/TX_shift_reg[4]/C3    | SLICEL  |  216.6 |   6368.7 |      net      | R18C39L | ahb_uart1/TX_shift_reg[3] |      |
==============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/TX_shift_reg[4]/CLK   | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R18C39L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 247.1      - 6322.7     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 328 ps
起点     : seg_inst/clk_DRV/BQ       [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_1M_cnt[0]/C6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置  |          连线          | 扇出 |
==========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |        | N/A                    |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |        | clk_25M                | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A  | clk_25M                | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |        | clk_25M_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1  | clk_25M_c              |      |
| --                              |   --    |     -- |       -- |      --       | --     | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |        | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |        | AHB_USR_CLK            | 335  |
| seg_inst/clk_DRV/CLK            | SLICEL  | 1057.4 |   6121.6 |      net      | R2C68L | AHB_USR_CLK            |      |
| --                              |   --    |     -- |       -- |      --       | --     | --                     | --   |
| seg_inst/clk_DRV/BQ             | SLICEL  |   30.5 |   6152.1 |     Tcko      |        | seg_inst/clk_1M_cnt[1] | 9    |
| seg_inst/clk_1M_cnt[0]/C6       | SLICEL  |  218.7 |   6370.8 |      net      | R2C68M | seg_inst/clk_1M_cnt[1] |      |
==========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 249.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 218.7 
        逻辑级数     = 0 

[数据捕获路径]
==================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置  |    连线     | 扇出 |
==================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |        | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |        | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A  | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |        | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1  | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --     | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |        | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |        | AHB_USR_CLK | 335  |
| seg_inst/clk_1M_cnt[0]/CLK      | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R2C68M | AHB_USR_CLK |      |
==================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 249.2      - 6322.7     - -117.8     
         = 328 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 328 ps
起点     : ahb_sram1/n_1843/BQ  [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/DATAOEn/D6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线           | 扇出 |
============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                     |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                 | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                 | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c               | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                     |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK             | 335  |
| ahb_sram1/n_1843/CLK            | SLICEL  | 1057.4 |   6121.6 |      net      | R32C56M | AHB_USR_CLK             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| ahb_sram1/n_1843/BQ             | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_sram1/reg_mcount[1] | 10   |
| ahb_sram1/DATAOEn/D6            | SLICEL  |  218.7 |   6370.8 |      net      | R32C56L | ahb_sram1/reg_mcount[1] |      |
============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 249.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 218.7 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_sram1/DATAOEn/CLK           | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R32C56L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 249.2      - 6322.7     - -117.8     
         = 328 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 338.4 ps
起点     : ahb_sram1/reg_active/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/reg_rd_req/B4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |        连线         | 扇出 |
========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                 |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M             | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M             | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c           | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c           |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK         | 335  |
| ahb_sram1/reg_active/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R33C56M | AHB_USR_CLK         |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| ahb_sram1/reg_active/BQ         | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_sram1/reg_write | 4    |
| ahb_sram1/reg_rd_req/B4         | SLICEL  |  229.1 |   6381.2 |      net      | R33C56L | ahb_sram1/reg_write |      |
========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 259.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.1 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_sram1/reg_rd_req/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R33C56L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 259.6      - 6322.7     - -117.8     
         = 338.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 338.4 ps
起点     : ahb_sram1/reg_active/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/reg_rd_req/A4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |        连线         | 扇出 |
========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                 |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M             | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M             | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c           | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c           |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK         | 335  |
| ahb_sram1/reg_active/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R33C56M | AHB_USR_CLK         |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| ahb_sram1/reg_active/BQ         | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_sram1/reg_write | 4    |
| ahb_sram1/reg_rd_req/A4         | SLICEL  |  229.1 |   6381.2 |      net      | R33C56L | ahb_sram1/reg_write |      |
========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 259.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.1 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_sram1/reg_rd_req/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R33C56L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 259.6      - 6322.7     - -117.8     
         = 338.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 338.9 ps
起点     : ahb_uart1/RX_shift_reg[7]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 335  |
| ahb_uart1/RX_shift_reg[7]/CLK   | SLICEL  | 1057.4 |   6121.6 |      net      | R11C46M | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/RX_shift_reg[7]/AQ    | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/RX_shift_reg[7] | 2    |
| ahb_uart1/RX_shift_reg[7]/B3    | SLICEL  |  229.6 |   6381.7 |      net      | R11C46M | ahb_uart1/RX_shift_reg[7] |      |
==============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/RX_shift_reg[7]/CLK   | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R11C46M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 260.1      - 6322.7     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 341.2 ps
起点     : ahb_sram1/n_1843/AQ  [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/DATAOEn/A5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=====================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A              |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M          | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M          | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c        | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c        |      |
| --                              |   --    |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK      | 335  |
| ahb_sram1/n_1843/CLK            | SLICEL  | 1057.4 |   6121.6 |      net      | R32C56M | AHB_USR_CLK      |      |
| --                              |   --    |     -- |       -- |      --       | --      | --               | --   |
| ahb_sram1/n_1843/AQ             | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_sram1/n_1843 | 9    |
| ahb_sram1/DATAOEn/A5            | SLICEL  |  231.9 |     6384 |      net      | R32C56L | ahb_sram1/n_1843 |      |
=====================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 262.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 231.9 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_sram1/DATAOEn/CLK           | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R32C56L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 262.4      - 6322.7     - -117.8     
         = 341.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 346.6 ps
起点     : _n_8449/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : _n_8449/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 335  |
| _n_8449/CLK                     | SLICEL  | 1057.4 |   6121.6 |      net      | R11C47M | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| _n_8449/AQ                      | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/RX_samp_regs[0] | 3    |
| _n_8449/B3                      | SLICEL  |  237.3 |   6389.4 |      net      | R11C47M | ahb_uart1/RX_samp_regs[0] |      |
==============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 267.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 237.3 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| _n_8449/CLK                     | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R11C47M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 267.8      - 6322.7     - -117.8     
         = 346.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 346.6 ps
起点     : ahb_lcd8080_inst1/write_en/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_lcd8080_inst1/write_en/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |            连线            | 扇出 |
===============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                        |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                    | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                    | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                  | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                  |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                         | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                        |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK                | 335  |
| ahb_lcd8080_inst1/write_en/CLK  | SLICEL  | 1057.4 |   6121.6 |      net      | R14C32L | AHB_USR_CLK                |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                         | --   |
| ahb_lcd8080_inst1/write_en/AQ   | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_lcd8080_inst1/write_en | 13   |
| ahb_lcd8080_inst1/write_en/A3   | SLICEL  |  237.3 |   6389.4 |      net      | R14C32L | ahb_lcd8080_inst1/write_en |      |
===============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 267.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 237.3 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_lcd8080_inst1/write_en/CLK  | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R14C32L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 267.8      - 6322.7     - -117.8     
         = 346.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Tue Jul 30 10:52:28 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clkbase
#  终点 : 时钟: clkbase
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Tue Jul 30 10:52:28 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clkbase
#  终点 : 时钟: clkbase
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Tue Jul 30 10:52:28 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 1950.7 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nLB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 335  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B1         | SLICEL  | 2501.6 |  10145.3 |          net          | R33C56M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10220.4 |         Tilo          |          | ahb_sram1/n_1883_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A2         | SLICEL  |  475.4 |  10695.8 |          net          | R33C56L  | ahb_sram1/n_1883_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  10770.9 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1756/C1             | SLICEL  |  641.4 |  11412.3 |          net          | R33C57M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1756/C              | SLICEL  |   75.1 |  11487.4 |         Tilo          |          | _n_8424                            | 1    |
| ahb_sram1/n_1756/D4             | SLICEL  |  209.9 |  11697.3 |          net          | R33C57M  | _n_8424                            |      |
| ahb_sram1/n_1756/D              | SLICEL  |   75.1 |  11772.4 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/B5   | SLICEL  | 1381.1 |  13153.5 |          net          | R33C81M  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/B    | SLICEL  |   75.1 |  13228.6 |         Tilo          |          | ahb_sram1/nxt_bs_n[0]              | 1    |
| SRAM_nLB_MGIOL/TXDATA0          | IOLOGIC |  802.4 |    14031 |          net          | IOL_B82C | ahb_sram1/nxt_bs_n[0]              |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7708.3     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6011.8 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| SRAM_nLB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B82C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7708.3     - 302        
         = 1950.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 2095.5 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nUB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 335  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B1         | SLICEL  | 2501.6 |  10145.3 |          net          | R33C56M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10220.4 |         Tilo          |          | ahb_sram1/n_1883_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A2         | SLICEL  |  475.4 |  10695.8 |          net          | R33C56L  | ahb_sram1/n_1883_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  10770.9 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1756/C1             | SLICEL  |  641.4 |  11412.3 |          net          | R33C57M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1756/C              | SLICEL  |   75.1 |  11487.4 |         Tilo          |          | _n_8424                            | 1    |
| ahb_sram1/n_1756/D4             | SLICEL  |  209.9 |  11697.3 |          net          | R33C57M  | _n_8424                            |      |
| ahb_sram1/n_1756/D              | SLICEL  |   75.1 |  11772.4 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/D6   | SLICEL  | 1507.6 |    13280 |          net          | R33C81M  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/D    | SLICEL  |   75.1 |  13355.1 |         Tilo          |          | ahb_sram1/nxt_bs_n[1]              | 1    |
| SRAM_nUB_MGIOL/TXDATA0          | IOLOGIC |  531.1 |  13886.2 |          net          | IOL_B79D | ahb_sram1/nxt_bs_n[1]              |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7563.5     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 5867 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| SRAM_nUB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B79D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7563.5     - 302        
         = 2095.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 2117.9 ps
起点     : ahb_lcd8080_inst1/addr[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[3]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[10]/CLK                 | SLICEL  | 1096.4 |   6322.7 |      net      | R15C35L  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[10]/BMUX                | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[8]                    | 1    |
| net_extracted_nHQX0/B4                         | SLICEL  | 1148.7 |   7519.1 |      net      | R14C35M  | ahb_lcd8080_inst1/addr[8]                    |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |  114.1 |   7633.2 |     Topbb     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A1                | SLICEL  |  723.4 |   8356.6 |      net      | R14C34L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |   8445.5 |     Topaa     |          | ahb_lcd8080_inst1/n_352                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B2                | SLICEL  |  443.3 |   8888.8 |      net      | R14C34L  | ahb_lcd8080_inst1/n_352                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |   8977.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D3 | SLICEL  |  472.4 |   9450.1 |      net      | R14C33L  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |   9525.2 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |   9730.2 |      net      | R14C33L  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |   9805.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_430/A5                     | SLICEL  |  859.1 |  10664.5 |      net      | R12C34L  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_430/A                      | SLICEL  |   75.1 |  10739.6 |     Tilo      |          | ahb_lcd8080_inst1/n_430                      | 16   |
| DATA_8080[3]_MGIOL/CE                          | IOLOGIC | 3363.2 |  14102.7 |      net      | IOL_B73B | ahb_lcd8080_inst1/n_430                      |      |
=================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7780       (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 517.2 
        总的连线延迟 = 7215.1 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[3]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B73B | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7780       - 63         
         = 2117.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 2192.2 ps
起点     : ahb_lcd8080_inst1/addr[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[0]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[10]/CLK                 | SLICEL  | 1096.4 |   6322.7 |      net      | R15C35L  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[10]/BMUX                | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[8]                    | 1    |
| net_extracted_nHQX0/B4                         | SLICEL  | 1148.7 |   7519.1 |      net      | R14C35M  | ahb_lcd8080_inst1/addr[8]                    |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |  114.1 |   7633.2 |     Topbb     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A1                | SLICEL  |  723.4 |   8356.6 |      net      | R14C34L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |   8445.5 |     Topaa     |          | ahb_lcd8080_inst1/n_352                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B2                | SLICEL  |  443.3 |   8888.8 |      net      | R14C34L  | ahb_lcd8080_inst1/n_352                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |   8977.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D3 | SLICEL  |  472.4 |   9450.1 |      net      | R14C33L  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |   9525.2 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |   9730.2 |      net      | R14C33L  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |   9805.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_430/A5                     | SLICEL  |  859.1 |  10664.5 |      net      | R12C34L  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_430/A                      | SLICEL  |   75.1 |  10739.6 |     Tilo      |          | ahb_lcd8080_inst1/n_430                      | 16   |
| DATA_8080[0]_MGIOL/CE                          | IOLOGIC | 3288.9 |  14028.5 |      net      | IOL_B76D | ahb_lcd8080_inst1/n_430                      |      |
=================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7705.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 517.2 
        总的连线延迟 = 7140.9 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[0]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B76D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7705.8     - 63         
         = 2192.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 2342 ps
起点     : ahb_lcd8080_inst1/addr[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[2]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[10]/CLK                 | SLICEL  | 1096.4 |   6322.7 |      net      | R15C35L  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[10]/BMUX                | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[8]                    | 1    |
| net_extracted_nHQX0/B4                         | SLICEL  | 1148.7 |   7519.1 |      net      | R14C35M  | ahb_lcd8080_inst1/addr[8]                    |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |  114.1 |   7633.2 |     Topbb     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A1                | SLICEL  |  723.4 |   8356.6 |      net      | R14C34L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |   8445.5 |     Topaa     |          | ahb_lcd8080_inst1/n_352                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B2                | SLICEL  |  443.3 |   8888.8 |      net      | R14C34L  | ahb_lcd8080_inst1/n_352                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |   8977.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D3 | SLICEL  |  472.4 |   9450.1 |      net      | R14C33L  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |   9525.2 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |   9730.2 |      net      | R14C33L  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |   9805.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_430/A5                     | SLICEL  |  859.1 |  10664.5 |      net      | R12C34L  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_430/A                      | SLICEL  |   75.1 |  10739.6 |     Tilo      |          | ahb_lcd8080_inst1/n_430                      | 16   |
| DATA_8080[2]_MGIOL/CE                          | IOLOGIC | 3139.1 |  13878.7 |      net      | IOL_B76C | ahb_lcd8080_inst1/n_430                      |      |
=================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7556       (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 517.2 
        总的连线延迟 = 6991.1 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[2]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B76C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7556       - 63         
         = 2342 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 2351.3 ps
起点     : ahb_lcd8080_inst1/addr[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[4]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[10]/CLK                 | SLICEL  | 1096.4 |   6322.7 |      net      | R15C35L  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[10]/BMUX                | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[8]                    | 1    |
| net_extracted_nHQX0/B4                         | SLICEL  | 1148.7 |   7519.1 |      net      | R14C35M  | ahb_lcd8080_inst1/addr[8]                    |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |  114.1 |   7633.2 |     Topbb     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A1                | SLICEL  |  723.4 |   8356.6 |      net      | R14C34L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |   8445.5 |     Topaa     |          | ahb_lcd8080_inst1/n_352                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B2                | SLICEL  |  443.3 |   8888.8 |      net      | R14C34L  | ahb_lcd8080_inst1/n_352                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |   8977.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D3 | SLICEL  |  472.4 |   9450.1 |      net      | R14C33L  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |   9525.2 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |   9730.2 |      net      | R14C33L  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |   9805.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_430/A5                     | SLICEL  |  859.1 |  10664.5 |      net      | R12C34L  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_430/A                      | SLICEL  |   75.1 |  10739.6 |     Tilo      |          | ahb_lcd8080_inst1/n_430                      | 16   |
| DATA_8080[4]_MGIOL/CE                          | IOLOGIC | 3129.8 |  13869.4 |      net      | IOL_B73D | ahb_lcd8080_inst1/n_430                      |      |
=================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7546.7     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 517.2 
        总的连线延迟 = 6981.8 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[4]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B73D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7546.7     - 63         
         = 2351.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 2468.1 ps
起点     : ahb_lcd8080_inst1/addr[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[1]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[10]/CLK                 | SLICEL  | 1096.4 |   6322.7 |      net      | R15C35L  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[10]/BMUX                | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[8]                    | 1    |
| net_extracted_nHQX0/B4                         | SLICEL  | 1148.7 |   7519.1 |      net      | R14C35M  | ahb_lcd8080_inst1/addr[8]                    |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |  114.1 |   7633.2 |     Topbb     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A1                | SLICEL  |  723.4 |   8356.6 |      net      | R14C34L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |   8445.5 |     Topaa     |          | ahb_lcd8080_inst1/n_352                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B2                | SLICEL  |  443.3 |   8888.8 |      net      | R14C34L  | ahb_lcd8080_inst1/n_352                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |   8977.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D3 | SLICEL  |  472.4 |   9450.1 |      net      | R14C33L  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |   9525.2 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |   9730.2 |      net      | R14C33L  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |   9805.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_430/A5                     | SLICEL  |  859.1 |  10664.5 |      net      | R12C34L  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_430/A                      | SLICEL  |   75.1 |  10739.6 |     Tilo      |          | ahb_lcd8080_inst1/n_430                      | 16   |
| DATA_8080[1]_MGIOL/CE                          | IOLOGIC |   3013 |  13752.5 |      net      | IOL_B51B | ahb_lcd8080_inst1/n_430                      |      |
=================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7429.9     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 517.2 
        总的连线延迟 = 6865 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[1]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B51B | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7429.9     - 63         
         = 2468.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 2475.2 ps
起点     : ahb_lcd8080_inst1/addr[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : inst/TARGEXP1HREADYOUT          [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================================================
|                           节点                            |  单元   |  延迟  | 到达时间 |     类型      |  位置   |                          连线                          | 扇出 |
=====================================================================================================================================================================================
| CLOCK'clkbase                                             |   N/A   |      0 |       -- |               |         | N/A                                                    |      |
| clk_25M                                                   |   top   |      0 |       -- | clock_latency |         | clk_25M                                                | 1    |
| clk_25M/PAD#bidir_in                                      |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                                                | 1    |
| clk_25M/PADDI                                             |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                                              | 1    |
| PLL_inst1/PLLInst_0/CLKI                                  | PLL_25K | 4135.3 |       -- |      net      | LPLL1   | clk_25M_c                                              |      |
| --                                                        |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                           |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP                                 | PLL_25K | 5226.3 |   5226.3 | clock_latency |         | AHB_USR_CLK                                            | 335  |
| ahb_lcd8080_inst1/addr[10]/CLK                            | SLICEL  | 1096.4 |   6322.7 |      net      | R15C35L | AHB_USR_CLK                                            |      |
| --                                                        |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| ahb_lcd8080_inst1/addr[10]/BMUX                           | SLICEL  |   47.7 |   6370.4 |    Tshcko     |         | ahb_lcd8080_inst1/addr[8]                              | 1    |
| net_extracted_nHQX0/B4                                    | SLICEL  | 1148.7 |   7519.1 |      net      | R14C35M | ahb_lcd8080_inst1/addr[8]                              |      |
| net_extracted_nHQX0/BMUX                                  | SLICEL  |  114.1 |   7633.2 |     Topbb     |         | net_extracted_nHQX0                                    | 14   |
| ahb_lcd8080_inst1/_i_246_decomp/B1                        | SLICEL  |  723.4 |   8356.6 |      net      | R14C34M | net_extracted_nHQX0                                    |      |
| ahb_lcd8080_inst1/_i_246_decomp/B                         | SLICEL  |   75.1 |   8431.7 |     Tilo      |         | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/A5 | SLICEL  |  480.3 |     8912 |      net      | R13C34L | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/A  | SLICEL  |   75.1 |   8987.1 |     Tilo      |         | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_546/A5                                | SLICEL  |  448.6 |   9435.7 |      net      | R12C34M | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_546/AMUX                              | SLICEL  |  100.6 |   9536.3 |     Topaa     |         | ahb_lcd8080_inst1/n_546                                | 10   |
| ahb_lcd8080_inst1/n_430/C2                                | SLICEL  |  372.7 |     9909 |      net      | R12C34L | ahb_lcd8080_inst1/n_546                                |      |
| ahb_lcd8080_inst1/n_430/C                                 | SLICEL  |   75.1 |   9984.1 |     Tilo      |         | ahb_lcd8080_inst1/sta8080_now[0]                       | 18   |
| HREADY_P3/A6                                              | SLICEL  |    800 |  10784.1 |      net      | R13C32M | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| HREADY_P3/A                                               | SLICEL  |   75.1 |  10859.2 |     Tilo      |         | HREADY_P3                                              | 11   |
| inst/TARGEXP1HREADYOUT                                    |   CM3   | 1994.4 |  12853.5 |      net      | CM3     | HREADY_P3                                              |      |
=====================================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 6530.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 515.1 
        总的连线延迟 = 5968 
        逻辑级数     = 6 

[数据捕获路径]
==================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      | 位置  |    连线     | 扇出 |
==================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |       | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |       | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |       | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1 | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --    | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |       | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |       | AHB_USR_CLK | 335  |
| inst/CIBCLK                     |   CM3   | 1057.4 | Tcat:16121.6 |      net      | CM3   | AHB_USR_CLK |      |
==================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HREADYOUT)
         = 16121.6    + 162        - 0          - 6322.7     - 6530.8     - 955        
         = 2475.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 2485.9 ps
起点     : ahb_lcd8080_inst1/addr[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[6]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[10]/CLK                 | SLICEL  | 1096.4 |   6322.7 |      net      | R15C35L  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[10]/BMUX                | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[8]                    | 1    |
| net_extracted_nHQX0/B4                         | SLICEL  | 1148.7 |   7519.1 |      net      | R14C35M  | ahb_lcd8080_inst1/addr[8]                    |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |  114.1 |   7633.2 |     Topbb     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A1                | SLICEL  |  723.4 |   8356.6 |      net      | R14C34L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |   8445.5 |     Topaa     |          | ahb_lcd8080_inst1/n_352                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B2                | SLICEL  |  443.3 |   8888.8 |      net      | R14C34L  | ahb_lcd8080_inst1/n_352                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |   8977.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D3 | SLICEL  |  472.4 |   9450.1 |      net      | R14C33L  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |   9525.2 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |   9730.2 |      net      | R14C33L  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |   9805.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_430/A5                     | SLICEL  |  859.1 |  10664.5 |      net      | R12C34L  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_430/A                      | SLICEL  |   75.1 |  10739.6 |     Tilo      |          | ahb_lcd8080_inst1/n_430                      | 16   |
| DATA_8080[6]_MGIOL/CE                          | IOLOGIC | 2995.2 |  13734.7 |      net      | IOL_B51A | ahb_lcd8080_inst1/n_430                      |      |
=================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7412.1     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 517.2 
        总的连线延迟 = 6847.2 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[6]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B51A | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7412.1     - 63         
         = 2485.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 2530.1 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nCE_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 335  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B1         | SLICEL  | 2501.6 |  10145.3 |          net          | R33C56M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10220.4 |         Tilo          |          | ahb_sram1/n_1883_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A2         | SLICEL  |  475.4 |  10695.8 |          net          | R33C56L  | ahb_sram1/n_1883_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  10770.9 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1756/C1             | SLICEL  |  641.4 |  11412.3 |          net          | R33C57M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1756/C              | SLICEL  |   75.1 |  11487.4 |         Tilo          |          | _n_8424                            | 1    |
| ahb_sram1/n_1756/D4             | SLICEL  |  209.9 |  11697.3 |          net          | R33C57M  | _n_8424                            |      |
| ahb_sram1/n_1756/D              | SLICEL  |   75.1 |  11772.4 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| SRAM_nCE_MGIOL/TXDATA0          | IOLOGIC | 1697.2 |  13469.6 |          net          | IOL_B79C | ahb_sram1/nxt_ce_n                 |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7146.9     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 300.4 
        总的连线延迟 = 5525.5 
        逻辑级数     = 4 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 335  |
| SRAM_nCE_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B79C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7146.9     - 284        
         = 2530.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Tue Jul 30 10:52:28 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 325.9 ps
起点     : ahb_uart1/TX_shift_reg[8]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[8]/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 335  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1057.4 |   6121.6 |      net      | R18C37M | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[8]/AQ    | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/TX_shift_reg[8] | 1    |
| ahb_uart1/TX_shift_reg[8]/B3    | SLICEL  |  216.6 |   6368.7 |      net      | R18C37M | ahb_uart1/TX_shift_reg[8] |      |
==============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R18C37M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 247.1      - 6322.7     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 325.9 ps
起点     : ahb_uart1/TX_shift_reg[4]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[4]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 335  |
| ahb_uart1/TX_shift_reg[4]/CLK   | SLICEL  | 1057.4 |   6121.6 |      net      | R18C39L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[4]/DQ    | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/TX_shift_reg[3] | 1    |
| ahb_uart1/TX_shift_reg[4]/C3    | SLICEL  |  216.6 |   6368.7 |      net      | R18C39L | ahb_uart1/TX_shift_reg[3] |      |
==============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/TX_shift_reg[4]/CLK   | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R18C39L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 247.1      - 6322.7     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 328 ps
起点     : seg_inst/clk_DRV/BQ       [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_1M_cnt[0]/C6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置  |          连线          | 扇出 |
==========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |        | N/A                    |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |        | clk_25M                | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A  | clk_25M                | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |        | clk_25M_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1  | clk_25M_c              |      |
| --                              |   --    |     -- |       -- |      --       | --     | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |        | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |        | AHB_USR_CLK            | 335  |
| seg_inst/clk_DRV/CLK            | SLICEL  | 1057.4 |   6121.6 |      net      | R2C68L | AHB_USR_CLK            |      |
| --                              |   --    |     -- |       -- |      --       | --     | --                     | --   |
| seg_inst/clk_DRV/BQ             | SLICEL  |   30.5 |   6152.1 |     Tcko      |        | seg_inst/clk_1M_cnt[1] | 9    |
| seg_inst/clk_1M_cnt[0]/C6       | SLICEL  |  218.7 |   6370.8 |      net      | R2C68M | seg_inst/clk_1M_cnt[1] |      |
==========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 249.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 218.7 
        逻辑级数     = 0 

[数据捕获路径]
==================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置  |    连线     | 扇出 |
==================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |        | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |        | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A  | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |        | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1  | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --     | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |        | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |        | AHB_USR_CLK | 335  |
| seg_inst/clk_1M_cnt[0]/CLK      | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R2C68M | AHB_USR_CLK |      |
==================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 249.2      - 6322.7     - -117.8     
         = 328 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 328 ps
起点     : ahb_sram1/n_1843/BQ  [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/DATAOEn/D6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线           | 扇出 |
============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                     |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                 | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                 | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c               | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                     |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK             | 335  |
| ahb_sram1/n_1843/CLK            | SLICEL  | 1057.4 |   6121.6 |      net      | R32C56M | AHB_USR_CLK             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| ahb_sram1/n_1843/BQ             | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_sram1/reg_mcount[1] | 10   |
| ahb_sram1/DATAOEn/D6            | SLICEL  |  218.7 |   6370.8 |      net      | R32C56L | ahb_sram1/reg_mcount[1] |      |
============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 249.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 218.7 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_sram1/DATAOEn/CLK           | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R32C56L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 249.2      - 6322.7     - -117.8     
         = 328 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 338.4 ps
起点     : ahb_sram1/reg_active/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/reg_rd_req/B4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |        连线         | 扇出 |
========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                 |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M             | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M             | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c           | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c           |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK         | 335  |
| ahb_sram1/reg_active/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R33C56M | AHB_USR_CLK         |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| ahb_sram1/reg_active/BQ         | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_sram1/reg_write | 4    |
| ahb_sram1/reg_rd_req/B4         | SLICEL  |  229.1 |   6381.2 |      net      | R33C56L | ahb_sram1/reg_write |      |
========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 259.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.1 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_sram1/reg_rd_req/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R33C56L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 259.6      - 6322.7     - -117.8     
         = 338.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 338.4 ps
起点     : ahb_sram1/reg_active/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/reg_rd_req/A4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |        连线         | 扇出 |
========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                 |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M             | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M             | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c           | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c           |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK         | 335  |
| ahb_sram1/reg_active/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R33C56M | AHB_USR_CLK         |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| ahb_sram1/reg_active/BQ         | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_sram1/reg_write | 4    |
| ahb_sram1/reg_rd_req/A4         | SLICEL  |  229.1 |   6381.2 |      net      | R33C56L | ahb_sram1/reg_write |      |
========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 259.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.1 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_sram1/reg_rd_req/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R33C56L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 259.6      - 6322.7     - -117.8     
         = 338.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 338.9 ps
起点     : ahb_uart1/RX_shift_reg[7]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 335  |
| ahb_uart1/RX_shift_reg[7]/CLK   | SLICEL  | 1057.4 |   6121.6 |      net      | R11C46M | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/RX_shift_reg[7]/AQ    | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/RX_shift_reg[7] | 2    |
| ahb_uart1/RX_shift_reg[7]/B3    | SLICEL  |  229.6 |   6381.7 |      net      | R11C46M | ahb_uart1/RX_shift_reg[7] |      |
==============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/RX_shift_reg[7]/CLK   | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R11C46M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 260.1      - 6322.7     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 341.2 ps
起点     : ahb_sram1/n_1843/AQ  [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/DATAOEn/A5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=====================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A              |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M          | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M          | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c        | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c        |      |
| --                              |   --    |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK      | 335  |
| ahb_sram1/n_1843/CLK            | SLICEL  | 1057.4 |   6121.6 |      net      | R32C56M | AHB_USR_CLK      |      |
| --                              |   --    |     -- |       -- |      --       | --      | --               | --   |
| ahb_sram1/n_1843/AQ             | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_sram1/n_1843 | 9    |
| ahb_sram1/DATAOEn/A5            | SLICEL  |  231.9 |     6384 |      net      | R32C56L | ahb_sram1/n_1843 |      |
=====================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 262.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 231.9 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_sram1/DATAOEn/CLK           | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R32C56L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 262.4      - 6322.7     - -117.8     
         = 341.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 346.6 ps
起点     : _n_8449/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : _n_8449/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 335  |
| _n_8449/CLK                     | SLICEL  | 1057.4 |   6121.6 |      net      | R11C47M | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| _n_8449/AQ                      | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/RX_samp_regs[0] | 3    |
| _n_8449/B3                      | SLICEL  |  237.3 |   6389.4 |      net      | R11C47M | ahb_uart1/RX_samp_regs[0] |      |
==============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 267.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 237.3 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| _n_8449/CLK                     | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R11C47M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 267.8      - 6322.7     - -117.8     
         = 346.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 346.6 ps
起点     : ahb_lcd8080_inst1/write_en/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_lcd8080_inst1/write_en/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |            连线            | 扇出 |
===============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                        |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                    | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                    | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                  | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                  |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                         | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                        |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK                | 335  |
| ahb_lcd8080_inst1/write_en/CLK  | SLICEL  | 1057.4 |   6121.6 |      net      | R14C32L | AHB_USR_CLK                |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                         | --   |
| ahb_lcd8080_inst1/write_en/AQ   | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_lcd8080_inst1/write_en | 13   |
| ahb_lcd8080_inst1/write_en/A3   | SLICEL  |  237.3 |   6389.4 |      net      | R14C32L | ahb_lcd8080_inst1/write_en |      |
===============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 267.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 237.3 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_lcd8080_inst1/write_en/CLK  | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R14C32L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 267.8      - 6322.7     - -117.8     
         = 346.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Tue Jul 30 10:52:28 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 14519.2 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[0]_MGIOL/CE     [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R21C68L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   6353.2 |     Tcko      |          | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C3          | SLICEL  |  756.4 |   7109.6 |      net      | R21C69L  | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7184.7 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D1          | SLICEL  |  244.1 |   7428.8 |      net      | R21C69L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7503.9 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  497.4 |   8001.3 |      net      | R21C67L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |   8076.4 |     Tilo      |          | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |   8252.8 |      net      | R21C67L  | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   8327.9 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_pin[0]_MGIOL/CE              | IOLOGIC | 3415.6 |  11743.4 |      net      | IOL_T95D | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 5420.8     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 5089.9 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[0]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26121.6 |      net      | IOL_T95D | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26121.6    + 162        - 0          - 6322.7     - 5420.8     - 21         
         = 14519.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 14867.4 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[2]_MGIOL/CE     [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R21C68L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   6353.2 |     Tcko      |          | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C3          | SLICEL  |  756.4 |   7109.6 |      net      | R21C69L  | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7184.7 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D1          | SLICEL  |  244.1 |   7428.8 |      net      | R21C69L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7503.9 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  497.4 |   8001.3 |      net      | R21C67L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |   8076.4 |     Tilo      |          | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |   8252.8 |      net      | R21C67L  | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   8327.9 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_pin[2]_MGIOL/CE              | IOLOGIC | 3067.4 |  11395.2 |      net      | IOL_T92A | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 5072.6     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4741.7 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[2]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26121.6 |      net      | IOL_T92A | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26121.6    + 162        - 0          - 6322.7     - 5072.6     - 21         
         = 14867.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 14923.7 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[3]_MGIOL/CE     [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R21C68L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   6353.2 |     Tcko      |          | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C3          | SLICEL  |  756.4 |   7109.6 |      net      | R21C69L  | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7184.7 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D1          | SLICEL  |  244.1 |   7428.8 |      net      | R21C69L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7503.9 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  497.4 |   8001.3 |      net      | R21C67L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |   8076.4 |     Tilo      |          | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |   8252.8 |      net      | R21C67L  | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   8327.9 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_pin[3]_MGIOL/CE              | IOLOGIC | 3011.1 |  11338.9 |      net      | IOL_T92D | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 5016.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4685.4 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26121.6 |      net      | IOL_T92D | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26121.6    + 162        - 0          - 6322.7     - 5016.3     - 21         
         = 14923.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 15064.2 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[1]_MGIOL/CE     [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R21C68L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   6353.2 |     Tcko      |          | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C3          | SLICEL  |  756.4 |   7109.6 |      net      | R21C69L  | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7184.7 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D1          | SLICEL  |  244.1 |   7428.8 |      net      | R21C69L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7503.9 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  497.4 |   8001.3 |      net      | R21C67L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |   8076.4 |     Tilo      |          | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |   8252.8 |      net      | R21C67L  | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   8327.9 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_pin[1]_MGIOL/CE              | IOLOGIC | 2870.6 |  11198.4 |      net      | IOL_T92B | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 4875.8     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4544.9 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[1]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26121.6 |      net      | IOL_T92B | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26121.6    + 162        - 0          - 6322.7     - 4875.8     - 21         
         = 15064.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 16835.6 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[3]_c/CE         [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R21C68L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   6353.2 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C3          | SLICEL  |  756.4 |   7109.6 |      net      | R21C69L | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7184.7 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D1          | SLICEL  |  244.1 |   7428.8 |      net      | R21C69L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7503.9 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  497.4 |   8001.3 |      net      | R21C67L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |   8076.4 |     Tilo      |         | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |   8252.8 |      net      | R21C67L | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   8327.9 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_pin[3]_c/CE                  | SLICEL  | 1072.7 |   9400.6 |      net      | R22C74M | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 3077.9     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2747 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_c/CLK                | SLICEL  | 1057.4 | Tcat:26121.6 |      net      | R22C74M | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 26121.6    + 162        - 0          - 6322.7     - 3077.9     - 47.5       
         = 16835.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 16886.8 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/B1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R21C68L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   6353.2 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C3          | SLICEL  |  756.4 |   7109.6 |      net      | R21C69L | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7184.7 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D1          | SLICEL  |  244.1 |   7428.8 |      net      | R21C69L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7503.9 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  497.4 |   8001.3 |      net      | R21C67L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |   8076.4 |     Tilo      |         | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |   8252.8 |      net      | R21C67L | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   8327.9 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[25]/B1          | SLICEL  |    925 |   9252.9 |      net      | R21C70L | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 2930.2     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2599.3 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 | Tcat:26121.6 |      net      | R21C70L | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26121.6    + 162        - 0          - 6322.7     - 2930.2     - 144        
         = 16886.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 16913.8 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/D2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R21C68L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   6353.2 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C3          | SLICEL  |  756.4 |   7109.6 |      net      | R21C69L | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7184.7 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D1          | SLICEL  |  244.1 |   7428.8 |      net      | R21C69L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7503.9 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  497.4 |   8001.3 |      net      | R21C67L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |   8076.4 |     Tilo      |         | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |   8252.8 |      net      | R21C67L | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   8327.9 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[25]/D2          | SLICEL  |  919.2 |   9247.1 |      net      | R21C70L | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 2924.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2593.5 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 | Tcat:26121.6 |      net      | R21C70L | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26121.6    + 162        - 0          - 6322.7     - 2924.4     - 122.8      
         = 16913.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 16915.4 ps
起点     : led_pin[3]_c/BMUX        [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[1]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |     连线      | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |       -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_c/CLK                | SLICEL  | 1096.4 |   6322.7 |      net      | R22C74M  | CLK_FPGA_SYS1 |      |
| --                              |   --    |     -- |       -- |      --       | --       | --            | --   |
| led_pin[3]_c/BMUX               | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | led_pin[2]_c  | 2    |
| led_pin[1]_MGIOL/TXDATA0        | IOLOGIC | 2713.9 |   9084.3 |      net      | IOL_T92B | led_pin[2]_c  |      |
===================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 2761.6     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 2713.9 
        逻辑级数     = 0 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[1]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26121.6 |      net      | IOL_T92B | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 26121.6    + 162        - 0          - 6322.7     - 2761.6     - 284        
         = 16915.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 16959.8 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/A2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R21C68L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   6353.2 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C3          | SLICEL  |  756.4 |   7109.6 |      net      | R21C69L | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7184.7 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D1          | SLICEL  |  244.1 |   7428.8 |      net      | R21C69L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7503.9 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  497.4 |   8001.3 |      net      | R21C67L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |   8076.4 |     Tilo      |         | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |   8252.8 |      net      | R21C67L | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   8327.9 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[25]/A2          | SLICEL  |    852 |   9179.8 |      net      | R21C70L | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 2857.2     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2526.3 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 | Tcat:26121.6 |      net      | R21C70L | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26121.6    + 162        - 0          - 6322.7     - 2857.2     - 144        
         = 16959.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 16975.3 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/C1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R21C68L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   6353.2 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C3          | SLICEL  |  756.4 |   7109.6 |      net      | R21C69L | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7184.7 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D1          | SLICEL  |  244.1 |   7428.8 |      net      | R21C69L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7503.9 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  497.4 |   8001.3 |      net      | R21C67L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |   8076.4 |     Tilo      |         | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |   8252.8 |      net      | R21C67L | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   8327.9 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[25]/C1          | SLICEL  |  857.8 |   9185.6 |      net      | R21C70L | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 2862.9     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2532 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 | Tcat:26121.6 |      net      | R21C70L | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26121.6    + 162        - 0          - 6322.7     - 2862.9     - 122.8      
         = 16975.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Tue Jul 30 10:52:28 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 391.5 ps
起点     : led_wf_inst1/cnt[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[12]/B1   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |        连线         | 扇出 |
========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                 |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M             | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M             | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c           | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c           |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1       | 10   |
| led_wf_inst1/cnt[12]/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R21C69L | CLK_FPGA_SYS1       |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| led_wf_inst1/cnt[12]/BMUX       | SLICEL  |   47.7 |   6169.3 |    Tshcko     |         | led_wf_inst1/cnt[0] | 3    |
| led_wf_inst1/cnt[12]/B1         | SLICEL  |  247.8 |   6417.2 |      net      | R21C69L | led_wf_inst1/cnt[0] |      |
========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 295.5      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 247.8 
        逻辑级数     = 0 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[12]/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R21C69L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 295.5      - 6322.7     - -135       
         = 391.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 512.6 ps
起点     : led_wf_inst1/_i_2/_i_0_rkd_14/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/_i_2/_i_0_rkd_14/AX   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=====================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                      |   N/A   |      0 |       -- |               |         | N/A           |      |
| clk_25M                            |   top   |      0 |       -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in               |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                      |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI           | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c     |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS    |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS          | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_14/CLK  | SLICEL  | 1057.4 |   6121.6 |      net      | R21C67L | CLK_FPGA_SYS1 |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --            | --   |
| led_wf_inst1/_i_2/_i_0_rkd_14/BMUX | SLICEL  |   47.7 |   6169.3 |    Tshcko     |         | led_pin[1]_c  | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/AX   | SLICEL  |  461.2 |   6630.6 |      net      | R21C67L | led_pin[1]_c  |      |
=====================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 508.9      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 461.2 
        逻辑级数     = 0 

[数据捕获路径]
=======================================================================================================================
|               节点                |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                     |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                           |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in              |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                     |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI          | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                                |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS   |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS         | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_14/CLK | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R21C67L | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 162        + 6121.6     + 508.9      - 6322.7     - -42.7      
         = 512.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 611.5 ps
起点     : led_pin[3]_c/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[3]_c/BX [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |     连线      | 扇出 |
==================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |       -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_c/CLK                | SLICEL  | 1057.4 |   6121.6 |      net      | R22C74M | CLK_FPGA_SYS1 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --            | --   |
| led_pin[3]_c/AQ                 | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | led_pin[3]_c  | 2    |
| led_pin[3]_c/BX                 | SLICEL  |  577.3 |   6729.4 |      net      | R22C74M | led_pin[3]_c  |      |
==================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 607.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 577.3 
        逻辑级数     = 0 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_c/CLK                | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R22C74M | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 162        + 6121.6     + 607.8      - 6322.7     - -42.7      
         = 611.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 678.1 ps
起点     : led_wf_inst1/cnt[15]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[15]/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
==========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                   |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M               | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M               | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1         | 10   |
| led_wf_inst1/cnt[15]/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R21C68L | CLK_FPGA_SYS1         |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[15]/BQ         | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | led_wf_inst1/cnt[14]  | 2    |
| led_wf_inst1/n_37[13]/B4        | SLICEL  |  213.7 |   6365.8 |      net      | R21C68M | led_wf_inst1/cnt[14]  |      |
| led_wf_inst1/n_37[13]/CMUX      | SLICEL  |  138.5 |   6504.3 |     Topbc     |         | led_wf_inst1/n_37[15] | 1    |
| led_wf_inst1/cnt[15]/A3         | SLICEL  |  216.6 |   6720.9 |      net      | R21C68L | led_wf_inst1/n_37[15] |      |
==========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 599.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 138.5 
        总的连线延迟 = 430.3 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[15]/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R21C68L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 599.3      - 6322.7     - -117.8     
         = 678.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 715.2 ps
起点     : led_wf_inst1/cnt[25]/AMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/B2   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
==========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                   |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M               | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M               | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1         | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R21C70L | CLK_FPGA_SYS1         |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[25]/AMUX       | SLICEL  |   47.7 |   6169.3 |    Tshcko     |         | led_wf_inst1/cnt[23]  | 2    |
| led_wf_inst1/n_37[21]/C2        | SLICEL  |  239.6 |   6408.9 |      net      | R21C70M | led_wf_inst1/cnt[23]  |      |
| led_wf_inst1/n_37[21]/DMUX      | SLICEL  |  124.2 |   6533.1 |     Topcd     |         | led_wf_inst1/n_37[24] | 1    |
| led_wf_inst1/cnt[25]/B2         | SLICEL  |  224.9 |     6758 |      net      | R21C70L | led_wf_inst1/n_37[24] |      |
==========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 636.4      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 124.2 
        总的连线延迟 = 464.5 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R21C70L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 636.4      - 6322.7     - -117.8     
         = 715.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 721.2 ps
起点     : led_wf_inst1/cnt[25]/AMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/A3   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
==========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                   |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M               | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M               | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1         | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R21C70L | CLK_FPGA_SYS1         |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[25]/AMUX       | SLICEL  |   47.7 |   6169.3 |    Tshcko     |         | led_wf_inst1/cnt[23]  | 2    |
| led_wf_inst1/n_37[21]/C2        | SLICEL  |  239.6 |   6408.9 |      net      | R21C70M | led_wf_inst1/cnt[23]  |      |
| led_wf_inst1/n_37[21]/CMUX      | SLICEL  |  121.3 |   6530.2 |     Topcc     |         | led_wf_inst1/n_37[23] | 1    |
| led_wf_inst1/cnt[25]/A3         | SLICEL  |  216.6 |   6746.8 |      net      | R21C70L | led_wf_inst1/n_37[23] |      |
==========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 625.2      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 121.3 
        总的连线延迟 = 456.2 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R21C70L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 625.2      - 6322.7     - -135       
         = 721.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 723.4 ps
起点     : led_wf_inst1/cnt[12]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线           | 扇出 |
============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                     |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                 | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                 | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c               | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                     |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1           | 10   |
| led_wf_inst1/cnt[12]/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R21C69L | CLK_FPGA_SYS1           |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| led_wf_inst1/cnt[12]/BQ         | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | led_wf_inst1/cnt[18]    | 2    |
| led_wf_inst1/n_37[17]/B4        | SLICEL  |  213.7 |   6365.8 |      net      | R21C69M | led_wf_inst1/cnt[18]    |      |
| led_wf_inst1/n_37[17]/COUT      | SLICEL  |  112.4 |   6478.2 |    Topcyb     |         | led_wf_inst1/_i_6/_n_39 | 1    |
| led_wf_inst1/n_37[21]/CIN       | SLICEL  |      0 |   6478.2 |      net      | R21C70M | led_wf_inst1/_i_6/_n_39 |      |
| led_wf_inst1/n_37[21]/AMUX      | SLICEL  |   63.1 |   6541.3 |     Tcina     |         | led_wf_inst1/n_37[21]   | 1    |
| led_wf_inst1/cnt[25]/C2         | SLICEL  |  224.9 |   6766.2 |      net      | R21C70L | led_wf_inst1/n_37[21]   |      |
============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 644.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 175.5 
        总的连线延迟 = 438.6 
        逻辑级数     = 2 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R21C70L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 644.6      - 6322.7     - -117.8     
         = 723.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 755.5 ps
起点     : led_wf_inst1/cnt[6]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[6]/A5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
=========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                  |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M              | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M              | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c            |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1        | 10   |
| led_wf_inst1/cnt[6]/CLK         | SLICEL  | 1057.4 |   6121.6 |      net      | R21C66L | CLK_FPGA_SYS1        |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                   | --   |
| led_wf_inst1/cnt[6]/AQ          | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | led_wf_inst1/cnt[6]  | 2    |
| led_wf_inst1/n_37[5]/B5         | SLICEL  |  208.8 |   6360.9 |      net      | R21C66M | led_wf_inst1/cnt[6]  |      |
| led_wf_inst1/n_37[5]/BMUX       | SLICEL  |  121.3 |   6482.2 |     Topbb     |         | led_wf_inst1/n_37[6] | 1    |
| led_wf_inst1/cnt[6]/A5          | SLICEL  |  316.2 |   6798.4 |      net      | R21C66L | led_wf_inst1/n_37[6] |      |
=========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 676.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 121.3 
        总的连线延迟 = 524.9 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[6]/CLK         | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R21C66L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 676.7      - 6322.7     - -117.8     
         = 755.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 780.7 ps
起点     : led_wf_inst1/cnt[6]/AQ  [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[15]/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线           | 扇出 |
============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                     |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                 | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                 | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c               | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                     |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1           | 10   |
| led_wf_inst1/cnt[6]/CLK         | SLICEL  | 1057.4 |   6121.6 |      net      | R21C66L | CLK_FPGA_SYS1           |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| led_wf_inst1/cnt[6]/AQ          | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | led_wf_inst1/cnt[6]     | 2    |
| led_wf_inst1/n_37[5]/B5         | SLICEL  |  208.8 |   6360.9 |      net      | R21C66M | led_wf_inst1/cnt[6]     |      |
| led_wf_inst1/n_37[5]/COUT       | SLICEL  |  112.4 |   6473.3 |    Topcyb     |         | led_wf_inst1/_i_6/_n_15 | 1    |
| led_wf_inst1/n_37[9]/CIN        | SLICEL  |      0 |   6473.3 |      net      | R21C67M | led_wf_inst1/_i_6/_n_15 |      |
| led_wf_inst1/n_37[9]/COUT       | SLICEL  |   62.2 |   6535.5 |     Tbyp      |         | led_wf_inst1/_i_6/_n_23 | 1    |
| led_wf_inst1/n_37[13]/CIN       | SLICEL  |      0 |   6535.5 |      net      | R21C68M | led_wf_inst1/_i_6/_n_23 |      |
| led_wf_inst1/n_37[13]/AMUX      | SLICEL  |   63.1 |   6598.6 |     Tcina     |         | led_wf_inst1/n_37[13]   | 1    |
| led_wf_inst1/cnt[15]/C2         | SLICEL  |  224.9 |   6823.5 |      net      | R21C68L | led_wf_inst1/n_37[13]   |      |
============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 701.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 237.7 
        总的连线延迟 = 433.7 
        逻辑级数     = 3 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[15]/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R21C68L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 701.9      - 6322.7     - -117.8     
         = 780.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 816.7 ps
起点     : led_wf_inst1/cnt[12]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/D1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
==========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                   |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M               | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M               | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1         | 10   |
| led_wf_inst1/cnt[12]/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R21C69L | CLK_FPGA_SYS1         |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[12]/BQ         | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | led_wf_inst1/cnt[18]  | 2    |
| led_wf_inst1/n_37[17]/B4        | SLICEL  |  213.7 |   6365.8 |      net      | R21C69M | led_wf_inst1/cnt[18]  |      |
| led_wf_inst1/n_37[17]/CMUX      | SLICEL  |  138.5 |   6504.3 |     Topbc     |         | led_wf_inst1/n_37[19] | 1    |
| led_wf_inst1/cnt[25]/D1         | SLICEL  |  355.2 |   6859.5 |      net      | R21C70L | led_wf_inst1/n_37[19] |      |
==========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 737.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 138.5 
        总的连线延迟 = 568.9 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R21C70L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 737.9      - 6322.7     - -117.8     
         = 816.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 

