- 第二节: 从OS角度看RISC-V
  - 主流CPU比较
    - x86和ARM设计复杂性
      - 兼容性问题
      - 历史遗留问题
    - RISC-V特点
      - 简洁
      - 灵活
      - 可扩展
  - RISC-V系统模式
    - 系统模式概述
      - ABI/SBI/HBI
      - AEE/SEE/HEE
      - HAL
      - 虚拟机监视器 (Hypervisor)
    - RISC-V相关术语
      - AEE, ABI, SBI, SEE, HEE, Hypervisor, HBI
    - 不同软件层的隔离支持
    - 单应用场景
      - 应用通过ABI运行在AEE上
    - 操作系统场景
      - 通过ABI与OS通信，OS通过SBI与SEE通信
    - 虚拟机场景
      - 支持多个操作系统
    - 应用场景对比
      - 从小型设备到数据中心服务器
    - 硬件线程和异常处理
      - 特权级保护机制
      - 异常导致自陷
  - RISC-V特权级
    - 多个特权级
      - U: User
      - S: Supervisor
      - H: Hypervisor
      - M: Machine
    - 执行环境和跨越特权级
      - 使用ecall和mret等指令
    - 特权级的灵活组合
      - 需求变化下的硬件设计
    - 各模式详解
      - 用户态(U-Mode)
      - 内核态(S-Mode)
      - H-Mode
      - 物理机模式(M-Mode)
  - RISC-V CSR寄存器
    - 寄存器分类
      - 通用寄存器
      - 控制状态寄存器 (CSR)
    - 通过CSR实现隔离
      - 权力、时间、数据隔离
    - CSR功能和作用
      - 信息类
      - Trap设置
      - Trap处理
      - 内存保护
  - RISC-V系统编程
    - 用户态编程
      - 使用系统调用
      - 示例：hello world
      - 执行特权指令示例
      - 特权操作说明
    - M-Mode编程
      - 中断机制和异常机制
      - 中断/异常硬件响应
      - 中断/异常控制权移交
    - 内核编程
      - S-Mode中断控制和状态寄存器
      - 中断/异常机制
      - 虚存机制
      - 地址转换示例
  - 小结
    - RISC-V架构和特权级的理解
    - 硬件与软件的交互方式
    - 软件间如何切换和控制
