{"patent_id": "10-2019-0134618", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0050243", "출원번호": "10-2019-0134618", "발명의 명칭": "뉴로모픽 패키지 장치 및 뉴로모픽 컴퓨팅 시스템", "출원인": "삼성전자주식회사", "발명자": "장재훈"}}
{"patent_id": "10-2019-0134618", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 방향 및 제2 방향을 따라 시스톨릭 배열 형태로 배치되는 복수의 뉴로모픽 칩들을 구비하는 시스톨릭 어레이 패키지; 및 외부의 호스트와 통신하며 상기 뉴로모픽 칩들을 제어하는 컨트롤러를 포함하고,상기 뉴로모픽 칩들 각각은 신경망(neural network) 시스템을 구성하는 복수의 레이어들에 포함되는 가중치들을상기 제1 방향으로 순차적으로 전달하여 저장하고, 상기 뉴로모픽 칩들 중 제1 뉴로모픽 칩은 상기 가중치들과 상기 제2 방향으로 수신되는 입력 데이터에 기초하여 연산을 수행하고, 상기 연산의 결과를 제1 방향으로 인접한 제2 뉴로모픽 칩 및 제2 방향으로 인접한 제3 뉴로모픽 칩 중 적어도 하나에 제공하고,상기 적어도 하나의 뉴로모픽 칩은 상기 제공받은 연산 결과와 저장된 가중치들에 기초하여 연산을 수행하는 뉴로모픽 패키지 장치."}
{"patent_id": "10-2019-0134618", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 복수의 뉴로모픽 칩들 각각은 복수의 로우 라인들 및 복수의 컬럼 라인들에 연결되며, 상기 가중치들을 저장하고 상기 가중치들과 상기 입력데이터에 기초하여 상기 연산을 수행하는 복수의 시냅스들을 포함하는 시냅스 어레이를 구비하는 뉴로모픽코어; 및상기 뉴로모픽 코어와 인접하게 배치되어 인접한 뉴로모픽 코어 또는 외부와 통신을 수행하는 복수의 내장(embedded) Field Programmable Gate Array(이하 FPGA)들을 포함하고,상기 컨트롤러는 상기 호스트로부터 제공되는 FPGA 이미지에 기초하여 상기 내장 FPGA들을 프로그램하는 뉴로모픽 패키지 장치."}
{"patent_id": "10-2019-0134618", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서, 상기 내장 FPGA들 각각은 PCIe(Peripheral Component Interconnect Express) 인터페이스 프로토콜, CCIX(CacheCoherent Interconnect for accelerators) 인터페이스 프로토콜 및 ZEN-Z 인터페이스 프로토콜 중 하나를 사용하고, 상기 내장 FPGA들 각각은 전송 동작 및 수신 동작 중 하나만을 수행하고,상기 내장 FPGA들 중 상기 외부와 통신하는 내장 FPGA들과 인접한 뉴로모픽 칩들과 통신하는 내장 FPGA들은 서로 다른 인터페이스 프로토콜을 사용하고,상기 내장 FPGA들은 복수의 입출력 핀들을 포함하고,상기 컨트롤러는 상기 호스트로부터의 성능 리퀘스트에 기초하여 상기 복수의 입출력 핀들 중 활성화되는 입출력 핀들의 개수를 조절하는 뉴로모픽 패키지 장치."}
{"patent_id": "10-2019-0134618", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2항에 있어서, 상기 복수의 시냅스들은 상기 가중치들과 상기 입력 데이터에 대한 곱셈 연산을 수행하거나 상기 곱셈 연산 및상기 곱셈 연산의 결과를 누적하는 누적 연산을 수행하는 뉴로모픽 패키지 장치.공개특허 10-2021-0050243-3-청구항 5 제2항에 있어서, 상기 시냅스들 각각은 저항성 소자를 포함하고, 상기 시냅스들은 입력 데이터 및 상기 가중치들에 기초하여 상기 신경망 시스템에 의해 수행되는 곱셈 및 누적 연산의 결과를 나타내는 복수의 독출 전류들을 발생하고,상기 뉴로모픽 코어는상기 복수의 독출 전류들을 복수의 신호 전압들로 변환하는 복수의 전류-전압 컨버터들;상기 복수의 신호 전압들을 복수의 디지털 신호들로 변환하는 복수의 아날로그-디지털 컨버터들;상기 복수의 디지털 신호들을 합산하는 복수의 가산기들; 및상기 복수의 가산기들의 출력에 기초하여 최종 출력 데이터를 발생하는 복수의 쉬프트 레지스터들을 포함하는뉴로모픽 패키지 장치."}
{"patent_id": "10-2019-0134618", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제2항에 있어서, 상기 시냅스 어레이는 상기 로우 라인들을 통하여 상기 시냅스들에 연결되는 제1 뉴런들; 및상기 컬럼 라인들을 통하여 상기 시냅스들에 연결되는 제2 뉴런들을 더 포함하고,상기 시냅스들 각각은저항값이 가변되는 멤리스터; 및상기 멤리스터에 연결되고, 적어도 두 개의 입력 신호들의 인가되는 트랜지스터를 포함하고,상기 멤리스터의 저항값은 상기 트랜지스터에 인가되는 상기 적어도 두 개의 입력 신호들의 시간 차이에 기초하여 가변되고,상기 제2 뉴런들 각각은 휴지 전압을 기준으로 발화(firing)하는 스파이크(spike)를 생성하고, 상기 멤리스터의 저항값은 상기 적어도 두 개의 입력 신호들의 시간 차이로 인한 전압의 변화에 기초하여 가변되는 뉴로모픽 패키지 장치."}
{"patent_id": "10-2019-0134618", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제2항에 있어서, 상기 시냅스 어레이는 상기 로우 라인들을 통하여 상기 시냅스들에 연결되는 제1 뉴런들; 및상기 컬럼 라인들을 통하여 상기 시냅스들에 연결되는 제2 뉴런들을 더 포함하고,상기 시냅스들 각각은 직렬로 연결된 스위칭 소자 및 멤리스터를 포함하고,상기 제2 뉴런들 각각은 직렬로 연결된 누산기, 가변 저항 소자 및 비교기를 포함하고,상기 제2 뉴런들 각각은상기 비교기의 출력 단자와 상기 가변 저항 소자를 전기적으로 연결하는 제1 피드백 라인; 및상기 비교기의 출력 단자와 상기 스위칭 소자를 전기적으로 연결하는 제2 피드백 라인을 더 포함하고, 상기 제2 뉴런들 각각은 상기 비교기의 출력 신호의 제1 일부를 상기 제1 피드백 라인을 통하여 상기 가변 저항 소자로 제공하고, 상기 비교기의 출력 신호의 제2 일부를 상기 제2 피드백 라인을 통하여 상기 스위칭 소자로 제공하는 뉴로모픽 패키지 장치."}
{"patent_id": "10-2019-0134618", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제2항에 있어서, 상기 시냅스 어레이는 상기 로우 라인들을 통하여 상기 시냅스들에 연결되는 제1 뉴런들; 및공개특허 10-2021-0050243-4-상기 컬럼 라인들을 통하여 상기 시냅스들에 연결되는 제2 뉴런들을 더 포함하고,상기 시냅스들 각각은 직렬로 연결된 트랜지스터 및 상변화 소자를 포함하고,상기 트랜지스터는 접지 전압에 연결되는 소스 단자, 상기 로우 라인들 중 하나에 연결되는 게이트 단자를 포함하고, 상기 상변화 소자는 상기 트랜지스터의 소스 단자에 연결되는 제1 단자 및 상기 컬럼 라인들 중 하나에 연결되는 제2 단자를 포함하는 뉴로모픽 패키지 장치."}
{"patent_id": "10-2019-0134618", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "중앙처리장치(Central Processing Unit: CPU), 그래픽처리장치(Graphics Processing Unit: GPU), 주문형 집적회로(Application Specific Integrated Circuit: ASIC) 및 필드 프로그래머블 게이트 어레이(FieldProgrammable Gate Array: FPGA) 중 적어도 하나를 포함하고, FPGA 이미지를 저장하는 호스트; 제1 방향 및 제2 방향을 따라 시스톨릭 배열 형태로 배치되는 복수의 뉴로모픽 칩들을 구비하는 시스톨릭 어레이 패키지; 및 상기 호스트와 통신하며 상기 뉴로모픽 칩들을 제어하는 컨트롤러를 포함하고,상기 뉴로모픽 칩들 각각은 신경망(neural network) 시스템을 구성하는 복수의 레이어들에 포함되는 가중치들을상기 제1 방향으로 순차적으로 전달하여 저장하고, 상기 뉴로모픽 칩들 중 제1 뉴로모픽 칩은 상기 가중치들과 상기 제2 방향으로 수신되는 입력 데이터에 기초하여 연산을 수행하고, 상기 연산의 결과를 제1 방향으로 인접한 제2 뉴로모픽 칩 및 제2 방향으로 인접한 제3 뉴로모픽 칩 중 적어도 하나에 제공하고,상기 적어도 하나의 뉴로모픽 칩은 상기 제공받은 연산 결과와 저장된 가중치들에 기초하여 연산을 수행하는 뉴로모픽 컴퓨팅 시스템."}
{"patent_id": "10-2019-0134618", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1 방향 및 제2 방향을 따라 시스톨릭 배열 형태로 배치되는 복수의 뉴로모픽 칩들을 구비하는 시스톨릭 어레이 패키지; 및 외부의 호스트와 통신하며 상기 뉴로모픽 칩들을 제어하는 컨트롤러를 포함하고,상기 뉴로모픽 칩들 각각은 신경망(neural network) 시스템을 구성하는 복수의 레이어들에 포함되는 가중치들을상기 제1 방향으로 순차적으로 전달하여 저장하고, 상기 뉴로모픽 칩들 중 제1 뉴로모픽 칩은 상기 가중치들과 상기 제2 방향으로 수신되는 입력 데이터에 기초하여 연산을 수행하고, 상기 연산의 결과를 제1 방향으로 인접한 제2 뉴로모픽 칩 및 제2 방향으로 인접한 제3 뉴로모픽 칩 중 적어도 하나에 제공하고,상기 적어도 하나의 뉴로모픽 칩은 상기 제공받은 연산 결과와 저장된 가중치들에 기초하여 연산을 수행하고상기 복수의 뉴로모픽 칩들 각각은 복수의 로우 라인들 및 복수의 컬럼 라인들에 연결되며, 상기 가중치들을 저장하고 상기 가중치들과 상기 입력데이터에 기초하여 상기 연산을 수행하는 복수의 시냅스들을 포함하는 시냅스 어레이를 구비하는 뉴로모픽코어; 및상기 뉴로모픽 코어와 인접하게 배치되어 인접한 뉴로모픽 코어 또는 외부와 통신을 수행하는 복수의 내장(embedded) Field Programmable Gate Array(이하 FPGA)들을 포함하고,상기 컨트롤러는 상기 호스트로부터 제공되는 FPGA 이미지에 기초하여 상기 내장 FPGA들을 프로그램하고,상기 내장 FPGA들 각각은 PCIe(Peripheral Component Interconnect Express) 인터페이스 프로토콜, CCIX(CacheCoherent Interconnect for accelerators) 인터페이스 프로토콜 및 ZEN-Z 인터페이스 프로토콜 중 하나를 사용하고, 공개특허 10-2021-0050243-5-상기 내장 FPGA들 각각은 전송 동작 및 수신 동작 중 하나만을 수행하는 뉴로모픽 패키지 장치."}
{"patent_id": "10-2019-0134618", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "뉴로모픽 패키지 장치는 시스톨릭 어레이 패키지 및 컨트롤러를 포함한다. 상기 시스톨릭 어레이 패키지는 제1 방향 및 제2 방향을 따라 시스톨릭 배열 형태로 배치되는 복수의 뉴로모픽 칩들을 구비한다. 상기 컨트롤러는 외 부의 호스트와 통신하며 상기 뉴로모픽 칩들을 제어한다. 상기 뉴로모픽 칩들 각각은 신경망(neural network) 시 스템을 구성하는 복수의 레이어들에 포함되는 가중치들을 상기 제1 방향으로 순차적으로 전달하여 저장한다. 상 기 뉴로모픽 칩들 중 제1 뉴로모픽 칩은 상기 가중치들과 상기 제2 방향으로 수신되는 입력 데이터에 기초하여 연산을 수행하고, 상기 연산의 결과를 제1 방향으로 인접한 제2 뉴로모픽 칩 및 제2 방향으로 인접한 제3 뉴로모 픽 칩 중 적어도 하나에 제공한다. 상기 적어도 하나의 뉴로모픽 칩은 상기 제공받은 연산 결과와 저장된 가중치 들에 기초하여 연산을 수행한다."}
{"patent_id": "10-2019-0134618", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 인공 지능 분야에 관한 것으로, 보다 상세하게는 성능을 높일 수 있는 뉴로모픽 패키지 장치 및 뉴로 모픽 컴퓨팅 시스템에 관한 것이다."}
{"patent_id": "10-2019-0134618", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "뇌에는 수천억 개의 신경 세포(즉, 뉴런(neuron))가 존재하며, 서로 복잡한 신경망으로 구성되어 있다. 뉴런은 수천 개의 다른 뉴런과 신호를 주고 받는 시냅스를 통해 학습, 기억 등 지적 능력을 발휘한다. 뉴런은 신경계의 구조적, 기능적 단위이며 정보 전달의 기본 단위이다. 시냅스는 뉴런 사이의 접합부를 가리키며 어느 하나의 뉴 런의 축색 돌기와 다른 뉴런의 수상 돌기가 연결된 부위를 말한다. 다시 말해 한 개의 뉴런은 수천 개의 다른 뉴런과 시냅스로 이루어져 있다. 뉴로모픽 칩은 생체 신경계의 동작을 모방한 반도체 회로로서 불특정한 환경에 스스로 적응할 수 있는 지능화된 시스템을 구현하는데 활용될 수 있다."}
{"patent_id": "10-2019-0134618", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 일 목적은 시스톨릭 어레이 구조를 채용하여 성능을 향상시킬 수 있는 뉴로모픽 패키지 장치를 제공 하는 것이다. 본 발명의 일 목적은 시스톨릭 어레이 구조를 채용하여 성능을 향상시킬 수 있는 뉴로모픽 컴퓨팅 시스템을 제 공하는 것이다."}
{"patent_id": "10-2019-0134618", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시예들에 따른 뉴로모픽 패키지 장치는 시스톨릭 어레이 패키지 및 컨트롤러를 포함한다. 상기 시 스톨릭 어레이 패키지는 제1 방향 및 제2 방향을 따라 시스톨릭 배열 형태로 배치되는 복수의 뉴로모픽 칩들을 구비한다. 상기 컨트롤러는 외부의 호스트와 통신하며 상기 뉴로모픽 칩들을 제어한다. 상기 뉴로모픽 칩들 각 각은 신경망(neural network) 시스템을 구성하는 복수의 레이어들에 포함되는 가중치들을 상기 제1 방향으로 순 차적으로 전달하여 저장한다. 상기 뉴로모픽 칩들 중 제1 뉴로모픽 칩은 상기 가중치들과 상기 제2 방향으로 수 신되는 입력 데이터에 기초하여 연산을 수행하고, 상기 연산의 결과를 제1 방향으로 인접한 제2 뉴로모픽 칩 및 제2 방향으로 인접한 제3 뉴로모픽 칩 중 적어도 하나에 제공한다. 상기 적어도 하나의 뉴로모픽 칩은 상기 제 공받은 연산 결과와 저장된 가중치들에 기초하여 연산을 수행한다. 본 발명의 실시예들에 따른 뉴로모픽 컴퓨팅 시스템은 호스트 및 상기 호스트에 의하여 제어되는 뉴로모픽 패키 지 장치를 포함한다. 상기 호스트는 중앙처리장치(Central Processing Unit: CPU), 그래픽처리장치(Graphics Processing Unit: GPU), 주문형 집적 회로(Application Specific Integrated Circuit: ASIC) 및 필드 프로그래 머블 게이트 어레이(Field Programmable Gate Array: FPGA) 중 적어도 하나를 포함하고, FPGA 이미지를 저장한 다. 상기 뉴로모픽 패키지 장치는 시스톨릭 어레이 패키지 및 컨트롤러를 포함한다. 상기 시스톨릭 어레이 패키 지는 제1 방향 및 제2 방향을 따라 시스톨릭 배열 형태로 배치되는 복수의 뉴로모픽 칩들을 구비한다. 상기 컨 트롤러는 외부의 호스트와 통신하며 상기 뉴로모픽 칩들을 제어한다. 상기 뉴로모픽 칩들 각각은 신경망(neural network) 시스템을 구성하는 복수의 레이어들에 포함되는 가중치들을 상기 제1 방향으로 순차적으로 전달하여 저장한다. 상기 뉴로모픽 칩들 중 제1 뉴로모픽 칩은 상기 가중치들과 상기 제2 방향으로 수신되는 입력 데이터 에 기초하여 연산을 수행하고, 상기 연산의 결과를 제1 방향으로 인접한 제2 뉴로모픽 칩 및 제2 방향으로 인접 한 제3 뉴로모픽 칩 중 적어도 하나에 제공한다. 상기 적어도 하나의 뉴로모픽 칩은 상기 제공받은 연산 결과와 저장된 가중치들에 기초하여 연산을 수행한다. 본 발명의 실시예들에 따른 뉴로모픽 패키지 장치는 시스톨릭 어레이 패키지 및 컨트롤러를 포함한다. 상기 시 스톨릭 어레이 패키지는 제1 방향 및 제2 방향을 따라 시스톨릭 배열 형태로 배치되는 복수의 뉴로모픽 칩들을 구비한다. 상기 컨트롤러는 외부의 호스트와 통신하며 상기 뉴로모픽 칩들을 제어한다. 상기 뉴로모픽 칩들 각 각은 신경망(neural network) 시스템을 구성하는 복수의 레이어들에 포함되는 가중치들을 상기 제1 방향으로 순 차적으로 전달하여 저장한다. 상기 뉴로모픽 칩들 중 제1 뉴로모픽 칩은 상기 가중치들과 상기 제2 방향으로 수 신되는 입력 데이터에 기초하여 연산을 수행하고, 상기 연산의 결과를 제1 방향으로 인접한 제2 뉴로모픽 칩 및 제2 방향으로 인접한 제3 뉴로모픽 칩 중 적어도 하나에 제공한다. 상기 적어도 하나의 뉴로모픽 칩은 상기 제 공받은 연산 결과와 저장된 가중치들에 기초하여 연산을 수행한다. 상기 복수의 뉴로모픽 칩들 각각은 복수의 로우 라인들 및 복수의 컬럼 라인들에 연결되며, 상기 가중치들을 저장하고 상기 가중치들과 상기 입력 데이터 에 기초하여 상기 연산을 수행하는 복수의 시냅스들을 포함하는 시냅스 어레이를 구비하는 뉴로모픽 코어 및 상 기 뉴로모픽 코어와 인접하게 배치되어 인접한 뉴로모픽 코어 또는 외부와 통신을 수행하는 복수의 내장 (embedded) Field Programmable Gate Array(이하 FPGA)들을 포함한다. 상기 컨트롤러는 상기 호스트로부터 제 공되는 FPGA 이미지에 기초하여 상기 내장 FPGA들을 프로그램하고, 상기 내장 FPGA들 각각은 PCIe(Peripheral Component Interconnect Express) 인터페이스 프로토콜, CCIX(Cache Coherent Interconnect for accelerators) 인터페이스 프로토콜 및 ZEN-Z 인터페이스 프로토콜 중 하나를 사용하고, 상기 내장 FPGA들 각각 은 전송 동작 및 수신 동작 중 하나만을 수행한다."}
{"patent_id": "10-2019-0134618", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 실시예들에 따르면, 뉴로모픽 패키지 장치가 시스톨릭 어레이 구조를 채용하여 인공 지능 연산을 수 행하여 성능을 높일 수 있다."}
{"patent_id": "10-2019-0134618", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일 한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다. 인공 지능 시스템은 인간 수준의 지능을 구현하는 컴퓨터 시스템이며, 기존 룰(rule) 기반 스마트 시스템과 달 리 기계가 스스로 학습하고 판단하며 똑똑해지는 시스템이다. 인공 지능 시스템은 사용할수록 인식률이 향상되 고 사용자 취향을 보다 정확하게 이해할 수 있게 되어, 기존 룰 기반 스마트 시스템은 점차 딥러닝 기반 인공지 능 시스템으로 대체되고 있다. 인공 지능 기술은 기계학습(예로, 딥러닝) 및 기계학습을 활용한 요소 기술들로 구성된다. 기계학습은 입력 데이터들의 특징을 스스로 분류/학습하는 알고리즘 기술이며, 요소기술은 딥러닝 등의 기계학 습 알고리즘을 활용하여 인간 두뇌의 인지, 판단 등의 기능을 모사하는 기술로서, 언어적 이해, 시각적 이해, 추론/예측, 지식 표현, 동작 제어 등의 기술 분야로 구성된다. 도 1은 본 발명의 실시예들에 따른 뉴로모픽 패키지 장치를 포함하는 전자 장치를 나타내는 블록도이다. 도 1을 참조하면, 본 발명의 실시예들에 따른 전자 장치(뉴로모픽 컴퓨팅 시스템, 10)는 호스트 및 뉴로모 픽 패키지 장치를 포함할 수 있다. 호스트는 메인 인터페이스(main interface) 회로, 사이드밴드 인터페이스(sideband interface) 회로 , 및 호스트 메모리를 포함할 수 있다. 호스트는 뉴로모픽 패키지 장치와 통신을 수행함으로 써, 사용자에게 서비스를 제공할 수 있다. 예를 들어, 호스트는 가중치들(WDT)과 입력 데이터(IDTA)를 뉴로 모픽 패키지 장치에 전송할 수 있고, 리퀘스트(REQ)를 뉴로모픽 패키지 장치에 전송할 수 있다. 또 한 호스트는 뉴로모픽 패키지 장치에 구비된 컨트롤러를 하드웨어적으로 및/또는 소프트웨어적으 로 업데이트 하도록 제어할 수 있다. 호스트 메모리는 뉴로모픽 패키지 장치와의 통신에 필요한/수반하는 데이터를 저장할 수 있다. 예를 들어, 호스트 메모리는 뉴로모픽 패키지 장치에 저장될 가중치들(WDT)를 저장할 수 있으며, 뉴로모픽 패키지 장치로부터 제공받은 데이터를 저장할 수 있다. 또한 호스트 메모리는 뉴로모픽 패키지 장치 를 관리하는데 필요한 데이터를 저장할 수 있다. 예를 들어, 호스트 메모리는 FPGA를 업데이트하 는데 필요한 FPGA 이미지(FIMG)를 저장할 수 있다. 뉴로모픽 패키지 장치는 컨트롤러 및 시스톨릭 어레이 패키지를 포함할 수 있다. 시스톨릭 어레 이 패키지는 제1 방향 및 제2 방향을 따라 시스톨릭 배열 형태로 배치되는 복수의 뉴로모픽 칩들을 구비하 고, 상기 뉴로모픽 칩들 각각은 신경망(neural network) 시스템을 구성하는 복수의 레이어들에 포함되는 가중치 들을 제1 방향으로 순차적으로 전달하여 저장하고, 상기 가중치들과 제2 방향으로 수신되는 입력 데이터에 기초 하여 연산을 수행하고, 상기 뉴로모픽 칩들 중 제1 뉴로모픽 칩은 상기 연산의 결과를 제1 방향으로 인접한 제2 뉴로모픽 칩 및 제2 방향으로 인접한 제3 뉴로모픽 칩 중 적어도 하나에 제공할 수 있다. 컨트롤러는 리퀘스트(REQ)에 응답하여 뉴로모픽 칩들을 제어하기 위한 제어 신호(CTL)를 시스톨릭 어레이 패키지에 제공하고, 가중치들(WDT)와 입력 데이터(IDTA)를 시스톨릭 어레이 패키지에 제공하고, 뉴로 모픽 칩들에서 수행한 연산의 결과에 해당하는 최종 데이터(DTA)를 시스톨릭 어레이 패키지부터 수신할 수 있다. 리퀘스트(REQ)는 호스트가 요구하는 성능 정보를 포함할 수 있다. 컨트롤러는 메인 인터페이스 회로, 사이드밴드 인터페이스 회로 및 필드 프로그래머블 게이트 어레이(Field Programmable Gate Array; FPGA)를 포함할 수 있다. 컨트롤러는 뉴로모픽 패키지 장치 의 전반적인 동작을 제어할 수 있다. 예를 들어, 호스트와 뉴로모픽 패키지 장치 사이의 통신은메인 인터페이스 회로들(41, 111)을 통하여 수행될 수 있다. 예를 들어, 메인 인터페이스 회로들(41, 111)은 PCIe(Peripheral Component Interconnect Express) 인터페이스 규약에 기반하여 서로 통신할 수 있다. 그러나, 이는 예시적인 것이며, 메인 인터페이스 회로들(11, 111) 사이의 통신을 위해 USB, SCSI (Small Computer System Interface), M-PCIe (Mobile PCIe), ATA (Advanced Technology Attachment), PATA (Parallel ATA), SATA (Serial ATA), SAS (Serial Attached SCSI), IDE (Integrated Drive Electronics), EIDE(Enhanced IDE), NVMe (Nonvolatile Memory Express), UFS (Universal Flash Storage) 등과 같은 다양한 인터페이스 규약 들 중 하나 이상이 채택될 수 있다. 컨트롤러는 호스트로부터 수신된 리퀘스트(REQ)에 응답하여, 컨트롤러에 구비된 FPGA를 업 데이트 하도록 구성될 수 있다. 예를 들어, FPGA 이미지(FIMG)는 메인 인터페이스 회로들(41, 111) 사이의 통신 을 통하여 수신될 수 있다. 추가적으로/대안적으로, FPGA 이미지(FIMG)는 사이드밴드 인터페이스 회로들(43, 113) 사이의 통신을 통하여 수행될 수 있다. 사이드밴드 인터페이스 회로들(43, 113)은 MCTP (Management Component Transport Protocol) 스펙 (Specification) 또는 SMBus (System Management Bus) 스펙에서 정의되는 규약에 따라 서로 통신할 수 있다. 이 예에서, 사이드밴드 인터페이스 회로들(43, 113) 각각은 물리 계층(Physical Layer)으로서 UART(Universal Asynchronous Receiver and Transmitter), I2C(Inter-Integrated Circuit), 및/또는 SPI (Serial Programming Interface) 규약을 채용할 수 있다. 그러나, 이 예들은 본 발명을 한정하기 위한 것은 아니다. 사이드밴드 인터 페이스 회로들(43, 113)은 메인 인터페이스 회로들(41, 111)을 보조하기 위해 다양한 사이드밴드 인터페이스 규 약들 중 하나 이상을 채용할 수 있다. 도 2는 도 1에 도시된 컨트롤러의 예시적인 구성을 좀 더 상세하게 보여주는 도면이다. 도 2를 참조하면 컨트롤러는 메인 인터페이스 회로, 사이드밴드 인터페이스 회로, FPGA외 에도, ASIC, 이미지 로더, 중앙처리장치, 액티베이션 함수, 양자화기 및 압축/해제 엔진을 더 포함할 수 있다. 실시예에 따라서, 컨트롤러는 누산기를 더 포함할 수 있다. 중앙처리장치는 컨트롤러의 전반적인 동작을 제어한다. 액티베이션 함수는 시스톨릭 어레이 패 키지로부터 제공되는 누적 연산의 결과에 액티베이션 동작을 적용한다. 양자화기는 가중치들 및 입력 데이터를 양자화하여 양자화된 가중치들 및 양자화된 입력 데이터를 생성하 고, 양자화된 가중치들 및 양자화된 입력 데이터를 뉴로모픽 칩들에 제공할 수 있다. 실시예에 있어서, 양자화 기는 고정 소수점 타입의 입력 데이터를 더 적은 비트의 고정 소수점 타입의 입력 데이터로 양자화하고, 부동 소수점 타입의 가중치들을 고정 소수점 타입의 가중치들로 양자화할 수 있다. 압축/해제 엔진은 호스트로부터 제공되는 데이터에 대하여 해제 동작을 수행하고, 호스트로 제공 될 데이터에 대하여 압축 동작을 수행할 수 있다. 누적기는 시스톨릭 어레이 패키지로부터 제공되는 곱셈 연산의 결과들을 누적하는 누적 연산을 수행하고, 누적 연산의 결과를 액티베이션 함수에 제공할 수 있다. 한편, 이상 설명된 메인 인터페이스 회로 및 사이드밴드 인터페이스 회로, 중앙처리장치, 액티 베이션 함수, 양자화기 및 압축/해제 엔진 등은 응용 주문형 집적 회로(Application Specific Integrated Circuit; ASIC)로써 제작될 수 있다. FPGA는 ASIC를 구성하는 여러 하드웨어 IP(Intellectual Property)들의 기능들 중 적어도 일부의 기 능을 소프트웨어로 구현하도록 구성될 수 있다. 예를 들어, 특정 하드웨어 IP의 기능을 업데이트할 필요가 있는 경우, 특정 하드웨어를 교체하는 것은 불가능할 수 있다. 이 경우, 호스트로부터 메인 인터페이스 또는 사 이드밴드 인터페이스를 통하여 수신된 FPGA 이미지를 이용하여, 업데이트할 필요가 있는 특정 IP의 기능이 구현 될 수 있다. 이미지 로더는 호스트로부터 수신된 FPGA 이미지(FIMG)를 로딩할 수 있다. 예를 들어, 호스트로부 터 수신된 리퀘스트에 응답하여, 컨트롤러 내부에 저장된 FPGA 이미지가 로딩되어 실행될 수 있다. 또한 컨트롤러는 FPGA 이미지에 기초하여 뉴로모픽 칩들에 구비되는 내장 FPGA들을 프로그램할 수 있다. 도 3은 본 발명의 실시예들에 따른 도 1의 시스톨릭 어레이 패키지의 예를 나타낸다. 도 3은 도 1의 시스톨릭 어레이 패키지가 2차원으로 구현되는 경우를 가정한다. 도 3을 참조하면, 시스톨릭 어레이 패키지(200a)는 제1 방향(D1) 및 제2 방향(D2)을 따라 시스톨릭 배열 형태로 배치되는 복수의 뉴로모픽 칩들(210a~210i)을 포함한다. 뉴로모픽 칩들(210a~210i) 각각은 신경망(neural network) 시스템을 구성하는 복수의 레이어들에 포함되는 가중치들을 제1 방향(D1)으로 순차적으로 전달하여 저 장하고 상기 가중치들과 제2 방향(D2)으로 수신되는 입력 데이터에 기초하여 연산을 수행하고, 상기 연산 결과 를 제1 방향(D1)으로 인접한 뉴로모픽 칩 및 제2 방향(D2)으로 인접한 뉴로모픽 칩들 중 적어도 하나에 제공한 다. 뉴로모픽 칩(210a)은 뉴로모픽 코어(300a) 및 뉴로모픽 코어(300a)의 주변에 배치되는 내장 FPGA들(211~214)을 포함한다. 뉴로모픽 칩(210b)은 뉴로모픽 코어(300b) 및 뉴로모픽 코어(300b)의 주변에 배치되는 내장 FPGA들 (221~224)을 포함한다. 뉴로모픽 칩(210c)은 뉴로모픽 코어(300c) 및 뉴로모픽 코어(300c)의 주변에 배치되는 내장 FPGA들(231~234)을 포함한다. 뉴로모픽 칩(210d)은 뉴로모픽 코어(300d) 및 뉴로모픽 코어(300d)의 주변에 배치되는 내장 FPGA들(241~244)을 포함한다. 뉴로모픽 칩(210e)은 뉴로모픽 코어(300e) 및 뉴로모픽 코어(300 e)의 주변에 배치되는 내장 FPGA들(251~254)을 포함한다. 뉴로모픽 칩(210f)은 뉴로모픽 코어(300f) 및 뉴로모 픽 코어(300f)의 주변에 배치되는 내장 FPGA들(261~264)을 포함한다. 뉴로모픽 칩(210g)은 뉴로모픽 코어(300g) 및 뉴로모픽 코어(300g)의 주변에 배치되는 내장 FPGA들(271~274)을 포함한다. 뉴로모픽 칩(210h)은 뉴로모픽 코어(300h) 및 뉴로모픽 코어(300h)의 주변에 배치되는 내장 FPGA들(281~284)을 포함한다. 뉴로모픽 칩(210i)은 뉴로모픽 코어(300i) 및 뉴로모픽 코어(300i)의 주변에 배치되는 내장 FPGA들(291~294)을 포함한다. 도 3에서는 시스톨릭 어레이 패키지(200a)가 9개의 뉴로모픽 칩들을 포함하는 것으로 도시되었으나, 시스톨릭 어레이 패키지(200a)에 포함되는 뉴로모픽 칩들의 개수는 이에 한정되지 아니한다. 내장 FPGA들(211~214, 221~224, 231~234, 241~244, 251~254, 261~264, 271~274, 281~284, 291~294) 중 PCIe(Peripheral Component Interconnect Express) 인터페이스 프로토콜, CCIX(Cache Coherent Interconnect for accelerators) 인터페이스 프로토콜 및 ZEN-Z 인터페이스 프로토콜 중 하나를 사용하고, 내장 FPGA들 (211~214, 221~224, 231~234, 241~244, 251~254, 261~264, 271~274, 281~284, 291~294) 각각은 전송 동작 및 수신 동작 중 하나만을 수행할 수 있다. 또한, 내장 FPGA들(211~214, 221~224, 231~234, 241~244, 251~254, 261~264, 271~274, 281~284, 291~294) 중 외부와 통신하는 내장 FPGA들과 인접한 뉴로모픽 칩들과 통신하는 내 장 FPGA들은 서로 다른 인터페이스 프로토콜을 사용할 수 있다. 뉴로모픽 칩(210d)을 예로 들어 설명하면, 뉴로모픽 칩(210d)에 포함되는 내장 FPGA들(241~244) 중 내장 FPGA는 외부와 통신을 수행하고, 내장 FPGA들(241~244)은 인접한 뉴로모픽 칩들과 통신을 수행한다. 내장 FPGA는 ZEN-Z 인터페이스 프로토콜을 사용할 수 있고, 내장 FPGA들(241~244)은 CCIX 인터페이스 프로토콜 을 사용할 수 있다. 또한, 내장 FPGA는 수신 동작만 수행하고, 내장 FPGA들(243, 244)는 전송 동작만 수행 한다. 내장 FPGA들(211~214, 221~224, 231~234, 241~244, 251~254, 261~264, 271~274, 281~284, 291~294) 각각은 전 송 동작 및 수신 동작 중 하나만을 수행함으로써 뉴로모픽 칩들(210a~210i)은 순차적으로 가중치들 및 입력 데 이터에 기초하여 연산을 수행하고 연산 결과를 인접한 뉴로모픽 칩에 제공할 수 있다. 도 4는 본 발명의 실시예들에 따른 도 1의 시스톨릭 어레이 패키지의 예를 나타낸다. 도 4는 도 1의 시스톨릭 어레이 패키지가 3차원으로 구현되는 경우를 가정한다. 도 4을 참조하면, 시스톨릭 어레이 패키지(200d)는 복수의 레이어들(LAY1~LAY2) 각각에 제1 방향(D1)과 제2 방 향(D2)을 따라서 2차원으로 배열되는 복수의 뉴로모픽 칩들을 포함하고, 레이어들(LAY1~LAY2)은 제1 방향(D1)과 제2 방향(D2)에 수직인 제3 방향(D3)으로 적층될 수 있다. 도 4에서는 레이어(LAY2)에 배열되는 뉴로모픽 칩들(210aa, 210bb, 210cc, 210dd)을 도시한다. 뉴로모픽 칩들 (210aa, 210bb, 210cc, 210dd) 각각은 뉴로모픽 코어들(300aa, 300bb, 300cc, 300dd) 각각을 포함하고, 뉴로모 픽 코어들(300aa, 300bb, 300cc, 300dd) 각각에 인접하게 배치되는 복수의 내장 FPGA들을 포함할 수 있다. 도 5는 도 4의 제1 레이어에 배치되는 뉴로모픽 칩들 중 하나를 나타낸다. 도 5를 참조하면, 뉴로모픽 칩(210aa)는 뉴로모픽 코어(300aa) 및 뉴로모픽 코어(300aa)의 주변에 배치되는 내 장 FPGA들(211a, 212a, 213a, 214a, 214a, 215a, 216a)를 포함할 수 있다. 내장 FPGA들(211a, 212a, 213a, 214a, 214a, 215a, 216a)은 각각 전송 동작 및 송신 동작 중 하나만을 수행할 수 있고, 내장 FPGA들(211a,212a, 213a, 214a, 214a, 215a, 216a) 중 일부는 외부와 통신을 수행하고, 다른 일부는 인접한 뉴로모픽 칩과 통신을 수행할 수 있다. 도 3을 참조하여 설명한 내장 FPGA들에 대한 설명이 유사하게 내장 FPGA들(211a, 212a, 213a, 214a, 214a, 215a, 216a)에 적용될 수 있다. 도 6은 본 발명의 실시예들에 따른 도 3 또는 도 4의 시스톨릭 어레이 패키지에 포함되는 뉴로모픽 코어들 중 하나를 나타내는 블록도이다. 도 6을 참조하면, 뉴로모픽 코어는 시냅스 어레이 및 아날로그-디지털 변환 블록을 포함한다. 뉴로모픽 코어는 제1 스위칭 매트릭스, 제2 스위칭 매트릭스, 전류-전압 변환 블록, 가산 블록 및 쉬프트 레지스터 블록을 더 포함할 수 있다. 시냅스 어레이는 각각 저항성 소자(RE)를 포함하고 매트릭스 형태로 배열되는 복수의 저항성 메모리 셀들 (RMC)을 포함한다. 복수의 저항성 메모리 셀들(RMC)은 시냅스들에 해당할 수 있다. 복수의 저항성 메모리 셀들(RMC) 각각은 복수의 로우(row) 라인들(RW1, RW2, ..., RWN, N은 2 이상의 자연수) 중 하나 및 복수의 컬럼(column) 라인들(CL1, CL2, ..., CLM, M은 2 이상의 자연수) 중 하나와 연결될 수 있다. 시냅스 어레이의 구체적인 구조에 대해서는 도 9a 및 9c 등을 참조하여 후술하도록 한다. 시냅스 어레이는 데이터들(가중치들)을 저장한다. 예를 들어, 복수의 저항성 메모리 셀들(RMC) 각각에 포 함되는 저항성 소자(RE)의 저항 변화를 이용하여, 상기 복수의 데이터들은 복수의 저항성 메모리 셀들(RMC)에 저장될 수 있다. 또한, 시냅스 어레이는 복수의 입력 전압들 및 상기 복수의 데이터들에 기초하여 복수의 신호 전압들(Vsig)에 대응하는 복수의 독출 전류들(Iread)을 발생한다. 예를 들어, 상기 복수의 입력 전압들은 복수의 로우 라인들(RW1, RW2, ..., RWN)을 통해 시냅스 어레이에 입력될 수 있다. 일 실시예에서, 도 7a 및 7b를 참조하여 후술하는 것처럼, 뉴로모픽코어는 인공 신경망(Artificial Neural Network; ANN) 시스템, 컨볼루션 신경망(Convolutional Neural Network; CNN) 시스템, 심층 신경망(Deep Neural Network; DNN) 시스템, 딥 러닝(deep learning) 시스템 등과 같은 임의의 신경망(neural network) 시스 템 및/또는 머신 러닝(machine learning) 시스템을 구동하는데 이용될 수 있다. 예를 들어, 영상 분류(image classify) 서비스, 생체 정보에 기초한 사용자 인증(authentication) 서비스, 운 전 보조 시스템(Advanced Driver Assistance System; ADAS) 서비스, 음성 보조(voice assistant) 서비스, 자동 음성 인식(Automatic Speech Recognition; ASR) 서비스 등과 같은 다양한 서비스 및/또는 어플리케이션이 뉴로 모픽 칩에 의해 실행 및 처리될 수 있다. 이 경우, 시냅스 어레이에 저장되는 상기 복수의 데이터들은 신 경망 시스템을 구성하는 복수의 레이어들에 포함되는 복수의 가중치들을 나타내며, 복수의 독출 전류들(Iread) 및 복수의 신호 전압들(Vsig)은 상기 신경망 시스템에 의해 수행되는 곱셈 및 누적 연산의 결과를 나타낼 수 있 다. 다시 말하면, 시냅스 어레이는 데이터 저장 및 연산 동작을 한 번에 수행할 수 있으며, 이에 대해서는 도 8b를 참조하여 후술하도록 한다. 제1 스위칭 매트릭스는 시냅스 어레이의 로우 라인들(RW1, RW2, ..., RWN)과 연결될 수 있다. 상세하 게 도시하지는 않았으나, 제1 스위칭 매트릭스는 복수의 로우 라인들(RW1, RW2, ..., RWN) 중 적어도 하나 를 선택하기 위한 로우 선택 신호 및/또는 복수의 로우들(RW1, RW2, ..., RWN) 중 적어도 하나를 구동하기 위한 로우 구동 전압에 기초하여 복수의 로우 라인들(RW1, RW2, ..., RWN)을 구동할 수 있다. 제2 스위칭 매트릭스는 시냅스 어레이의 복수의 컬럼 라인들(CL1, CL2, ..., CLM)과 연결될 수 있다. 상세하게 도시하지는 않았으나, 제2 스위칭 매트릭스는 컬럼 라인들(CL1, CL2, ..., CLM) 중 적어도 하나 를 선택하기 위한 컬럼 선택 신호 및/또는 컬럼 라인들(CL1, CL2, ..., CLM) 중 적어도 하나를 구동하기 위한 컬럼 구동 전압에 기초하여 컬럼 라인들(CL1, CL2, ..., CLM)을 구동할 수 있다. 전류-전압 변환 블록은 복수의 전류-전압 컨버터(Current-to-Voltage Converter, IVC)들을 포함할 수 있다. 복수의 전류-전압 컨버터들은 복수의 독출 전류들(Iread)을 복수의 신호 전압들(Vsig)로 변환할 수 있다. 예를 들어, 복수의 전류-전압 컨버터들 각각은 전류 미러(current mirror)를 포함하여 구현될 수 있다. 아날로그-디지털 변환 블록은 복수의 아날로그-디지털 컨버터(Analog-to-Digital Converter, ADC)들(35 2)을 포함한다. 아날로그-디지털 컨버터들은 복수의 신호 전압들(Vsig)을 복수의 디지털 신호들(DS)로 변 환한다. 가산 블록은 복수의 가산기(Adder, ADR)들을 포함할 수 있다. 복수의 가산기들은 복수의 디지털 신호들(DS)을 합산하여 복수의 합산 디지털 신호들(ADS)을 발생할 수 있다. 쉬프트 레지스터 블록은 복수의 쉬프트 레지스터(Shift Register, SR)들을 포함할 수 있다. 복수의 쉬프트 레지스터들은 복수의 가산기들의 출력인 복수의 합산 디지털 신호들(ADS)에 기초하여 최종 데 이터(DAT)를 발생할 수 있다. 최종 데이터(DAT)가 상기 신경망 시스템에 의해 수행되는 곱셈 및 누적 연산의 최 종 결과에 대응할 수 있다. 도 6의 실시예에서, 복수의 전류-전압 컨버터들의 개수, 복수의 아날로그-디지털 컨버터들의 개수, 복수의 가산기들의 개수 및 복수의 쉬프트 레지스터들의 개수는 각각 시냅스 어레이의 복수의 컬럼 라인들(CL1, CL2, ..., CLM)의 개수와 실질적으로 동일할 수 있다. 한편, 도시하지는 않았으나, 뉴로모픽 코어는 제1 스위칭 매트릭스, 제2 스위칭 매트릭스, 전류 -전압 변환 블록, 아날로그-디지털 변환 블록, 가산 블록 및 쉬프트 레지스터 블록 등의 동작 타이밍을 제어하기 위한 제어 신호들을 발생하는 타이밍 컨트롤러 제어 회로를 더 포함할 수도 있고, 상기 로우 구동 전압, 상기 컬럼 구동 전압, 기준 전압(Vref) 등을 발생하기 위한 전압 레귤레이터를 더 포함할 수도 있다. 일반적으로, 시냅스 어레이에 포함되는 복수의 저항성 메모리 셀들(RMC)은 온도 및 시간 의존성을 가진다. 예를 들어, 복수의 저항성 메모리 셀들(RMC) 각각에 포함되는 저항성 소자(RE)는 온도가 증가하면 저항이 감소 하고 온도가 감소하면 저항이 증가하는 온도 의존성을 가질 수 있다. 또한, 저항성 소자(RE)는 시간이 지남에 따라 저항이 감소하는 리텐션(retention) 특성을 가지거나, 일부 경우에는 데이터 기입 후 일정 시간이 지나면 저항이 증가하는 드리프트(drift) 특성을 가지는 등의 시간 의존성을 가질 수 있다. 이에 따라, 시냅스 어레이 에서 출력되는 독출 전류(Iread)는 온도 및 시간에 의존하게 되며, 정확한 데이터 저장 및 연산을 위해서 는 이러한 온도 및 시간 의존성에 따른 영향을 감소 또는 제거할 필요가 있다. 본 발명의 실시예들에 따른 뉴로모픽 코어는, 시냅스 어레이에 포함되는 저항성 소자(RE)와 동일한 저항성 물질을 포함하는 적어도 하나의 저항 메모리 소자를 포함하는 아날로그-디지털 컨버터를 포함하여 구현된다. 이 경우, 시냅스 어레이에서 출력되는 독출 전류(Iread) 및 이에 대응하는 신호 전압(Vsig)과 아날로그-디지털 컨버터에서 이용되는 전압이 동일한 온도 및 시간 의존성을 가지게 되며, 이에 따라 아날 로그-디지털 변환 시에 온도 및 시간에 의존하지 않고 일정한 디지털 신호(DS)를 발생할 수 있다. 따라서, 아날 로그-디지털 변환 및 데이터 연산을 오차 없이 효과적으로 수행할 수 있다. 도 7a 및 7b는 본 발명의 실시예들에 따른 뉴로모픽 코어에 의해 구동되는 신경망 시스템의 일 예를 설명하기 위한 도면들이다. 도 7a를 참조하면, 일반적인 신경망의 네트워크 구조는 입력 레이어(IL), 복수의 히든 레이어들(HL1, HL2, ..., HLn) 및 출력 레이어(OL)를 포함할 수 있다. 입력 레이어(IL)는 i(i는 자연수)개의 입력 노드들(x1, x2, ..., xi)을 포함할 수 있고, 길이가 i인 벡터 입력 데이터(IDAT)가 각 입력 노드에 입력될 수 있다. 복수의 히든 레이어들(HL1, HL2, ..., HLn)은 n(n은 자연수)개의 히든 레이어들을 포함하며, 히든 노드들(h1 1, h1 2, h1 3, ..., h1 m, h2 1, h2 2, h2 3, ..., h2 m, hn 1, hn 2, hn 3, ..., hn m)을 포함할 수 있다. 예를 들어, 히든 레이어 (HL1)는 m(m은 자연수)개의 히든 노드들(h1 1, h1 2, h1 3, ..., h1 m)을 포함할 수 있고, 히든 레이어(HL2)는 m개의 히든 노드들(h2 1, h2 2, h2 3, ..., h2 m)을 포함할 수 있으며, 히든 레이어(HLn)는 m개의 히든 노드들(hn 1, hn 2, hn 3, ..., hn m)을 포함할 수 있다. 출력 레이어(OL)는 분류할 클래스에 대응하는 j(j는 자연수)개의 출력 노드들(y1, y2, ..., yj)을 포함할 수 있 고, 입력 데이터(IDAT)에 대하여 각 클래스 별로 결과(예를 들어, 점수 또는 class score)를 출력 데이터(ODA T)로서 출력할 수 있다. 출력 레이어(OL)는 fully connected 레이어라고 부를 수 있으며, 예를 들어 입력 데이 터(IDAT)가 자동차에 대응할 확률을 수치로 나타낼 수 있다. 도 7a에 도시된 네트워크 구조는, 두 개의 노드들 사이에 직선으로 도시된 노드들 간의 연결(branch)과, 도시되 지는 않았지만 각 연결에서 사용되는 가중치(weight)를 포함할 수 있다. 이 때, 하나의 레이어 내의 노드들 간 에는 연결이 되지 않을 수 있고, 서로 다른 레이어들에 포함되는 노드들은 완전하게 혹은 부분적으로 연결될 수 있다. 도 7a의 각 노드(예를 들어, h1 1)는 이전 노드(예를 들어, x1)의 출력을 입력 받아 연산할 수 있고, 연산 결과를 이후 노드(예를 들어, h2 1)에 출력할 수 있다. 이 때, 각 노드는 입력된 값을 특정 함수, 예를 들어 비선형 함수 에 적용하여 출력할 값을 연산할 수 있다. 일반적으로 신경망의 네트워크 구조는 미리 결정되어 있으며, 노드들 간의 연결에 따른 가중치들은 이미 어떤 클래스에 속할지 정답이 알려진 데이터를 이용하여 적절한 값을 산정하게 된다. 이와 같이 이미 정답이 알려진 데이터들을 '학습 데이터'라고 하고, 가중치를 결정하는 과정을 '학습'이라고 한다. 또한, 독립적으로 학습이 가능한 구조와 가중치의 묶음을 '모델'이라고 가정하고, 가중치가 결정된 모델이 입력 데이터가 어느 클래스에 속할지를 예측하여 그 예측값을 출력하는 것을 '테스트' 과정이라고 한다. 도 7b를 참조하면, 도 8a의 네트워크 구조에 포함되는 하나의 노드(ND)에서 수행되는 연산의 일 예를 구체적으 로 나타내고 있다. 하나의 노드(ND)에 N개의 입력들(a1, a2, a3, ..., aN)이 제공되는 경우에, 노드(ND)는 N개의 입력들(a1, a2, a3, ..., aN) 및 이에 대응하는 N개의 가중치들(w1, w2, w3, ..., wN)을 각각 곱하여 합산하고, 상기 합산된 입력 값 에 오프셋(b)을 더하며, 상기 오프셋이 반영된 입력 값을 특정 함수(σ)에 적용하여 하나의 출력 값(예를 들어, z)을 발생할 수 있다. 도 7a에 도시된 네트워크 구조에 포함되는 하나의 레이어가 도 8b에 도시된 노드(ND)를 M개 포함되는 경우에, 상기 하나의 레이어의 출력 값들은 하기의 [수학식 1]과 같이 획득될 수 있다. [수학식 1] W*A=Z 상기의 [수학식 1]에서, W는 상기 하나의 레이어에 포함된 모든 연결들에 대한 가중치를 나타내며, M*N 매트릭 스 형태로 구현될 수 있다. A는 상기 하나의 레이어에서 수신되는 N개의 입력들(a1, a2, a3, ..., aN)을 나타내 며, N*1 매트릭스 형태로 구현될 수 있다. Z는 상기 하나의 레이어에서 출력되는 M개의 출력들(z1, z2, z3, ..., zM)을 나타내며, M*1 매트릭스 형태로 구현될 수 있다. 도 8a 및 8b는 본 발명의 실시예들에 따른 도 6의 뉴로모픽 코어에서 시냅스 어레이의 예들을 나타내는 도면들 이다. 도 8a를 참조하면, 시냅스 어레이(310a)는 복수의 워드 라인들(WL1, WL2, ..., WLN), 복수의 비트 라인들(BL1, BL2, ..., BLM) 및 복수의 저항성 메모리 셀들(RMC)을 포함한다. 도 8a의 복수의 워드 라인들(WL1, WL2, ..., WLN)은 도 6의 복수의 로우 라인들(RW1, RW2, ..., RWN)에 대응하 고, 도 8a의 복수의 비트 라인들(BL1, BL2, ..., BLM)은 도 6의 복수의 컬럼 라인들(CL1, CL2, ..., CLM)에 대 응하며, 도 8a의 복수의 저항성 메모리 셀들(RMC)은 도 6의 복수의 저항성 메모리 셀들(RMC)에 대응할 수 있다. 복수의 저항성 메모리 셀들(RMC) 각각은 저항성 소자(RE)를 포함하고, 복수의 워드 라인들(WL1, WL2, ..., WLN) 중 하나 및 복수의 비트 라인들(BL1, BL2, ..., BLM) 중 하나와 연결될 수 있다. 저항성 소자(RE)는 복수의 워드 라인들(WL1, WL2, ..., WLN) 또는 복수의 비트 라인들(BL1, BL2, ..., BLM)을 통해 인가되는 기입 전압에 의해 저항 값이 변화하며, 복수의 저항성 메모리 셀들(RMC)은 이러한 저항 변화에 의해 데이터를 저장할 수 있다. 예를 들어, 선택된 워드 라인에 기입 전압이 인가되고 선택된 비트 라인에 접지 전압(예를 들어, 약 0V)이 인가되는 경우에 선택된 저항성 메모리 셀에 데이터 '1'이 기입되며, 선택된 워드 라 인에 상기 접지 전압이 인가되고 선택된 비트 라인에 상기 기입 전압이 인가되는 경우에 선택된 저항성 메모리 셀에 데이터 '0'이 기입될 수 있다. 또한, 선택된 워드 라인에 독출 전압이 인가되고 선택된 비트 라인에 상기 접지 전압이 인가되는 경우에 선택된 저항성 메모리 셀에 기입된 데이터가 독출될 수 있다. 일 실시예에서, 각 저항성 메모리 셀(RMC)은 PRAM(Phase change Random Access Memory) 셀, RRAM(Resistance Random Access Memory) 셀, MRAM(Magnetic Random Access Memory) 셀, FRAM(Ferroelectric Random AccessMemory) 셀 등과 같은 임의의 저항성 메모리 셀을 포함하여 구현될 수 있다. 일 실시예에서, 저항성 소자(RE)는 전류량에 따라 결정 상태가 변화하는 상변화 물질(phase-change material)을 포함할 수 있다. 다른 실시예에서, 저항성 소자(RE)는 페로브스카이트(perovskite) 화합물들, 전이 금속 산화물 (transition metal oxide), 자성체 물질(magnetic materials), 강자성(ferromagnetic) 물질들 또는 반강자성 (antiferromagnetic) 물질들을 포함할 수도 있다. 그러나 저항성 소자(RE)에 포함되는 저항성 물질은 상술한 물 질들에 한정되지 않는다. 도 8b를 참조하면, 도 8a의 시냅스 어레이(310a)가 도 7a 및 7b를 참조하여 상술한 연산을 수행하는 일 예를 나 타내고 있다. 각 저항성 메모리 셀(RMC)은 신경망 시스템의 하나의 시냅스(synapse) 또는 연결에 대응하며, 하나의 가중치를 저장할 수 있다. 따라서, 크로스바 어레이(110a)에 저장된 M*N개의 데이터들은, 도 7a 및 7b를 참조하여 상술한 상기 하나의 레이어에 포함되는 M*N 매트릭스 형태로 구현된 가중치 매트릭스, 즉 상기의 [수학식 1]의 W에 대 응할 수 있다. 복수의 워드 라인들(WL1, WL2, ..., WLN)을 통해 인가되는 N개의 입력 전압들(V1, V2, ..., VN)은 상기 하나의 레이어에서 수신되는 N개의 입력들(a1, a2, ..., aN)에 대응하며, N*1 매트릭스 형태로 구현된 입력 매트릭스, 즉 상기의 [수학식 1]의 A에 대응할 수 있다. 복수의 비트 라인들(BL1, BL2, ..., BLM)을 통해 출력되는 M개의 독출 전류들(I1, I2, ..., IM)은 상기 하나의 레이어에서 출력되는 M개의 출력들(z1, z2, ..., zM)에 대응하며, M*1 매트릭스 형태로 구현된 출력 매트릭스, 즉 상기의 [수학식 1]의 Z에 대응할 수 있다. 다시 말하면, 행렬의 형태를 가지는 복수의 가중치들을 복수의 저항성 메모리 셀들(RMC)에 저장하여 시냅스 어 레이(310a)를 구현한 상태에서, 복수의 워드 라인들(WL1, WL2, ..., WLN)을 통해 복수의 입력 값들에 대응하는 입력 전압들(V1, V2, ..., VN)을 입력하면, 복수의 비트 라인들(BL1, BL2, ..., BLM)을 통해 출력되는 독출 전 류들(I1, I2, ..., IM)은 신경망 시스템에서 수행하는 곱셈 및 누적 연산의 결과가 될 수 있다. 이러한 방식으 로 신경망 시스템의 복수의 레이어들을 모두 구현하면, 데이터 저장 및 연산 동작을 한 번에 수행하는 뉴로모픽 컴퓨팅 칩을 구현할 수 있다. 한편, 도 8a 및 도 8b를 참조하여 시냅스 어레이(310a)가 2차원 어레이 구조로 형성되는 경우를 설명하였으나, 본 발명은 이에 한정되지 않으며, 실시예에 따라서 시냅스 어레이는 3차원 수직 어레이 구조로 형성될 수도 있 다. 저항성 메모리 셀의 구조 또한 실시예에 따라서 변경될 수 있다. 도 9는 본 발명의 실시예들에 따른 도 3 또는 도 4의 시스톨릭 어레이 패키지에 포함되는 뉴로모픽 코어들 중 하나를 나타내는 블록도이다. 도 9를 참조하면, 뉴로모픽 코어는 시냅스 어레이, 제1 뉴런들(441, 442, ..., 44N) 및 제2 뉴런들 (451, 452, ..., 45N)을 포함할 수 있다. 제1 뉴런들(441, 442, ..., 44N) 각각은 프리-시냅틱 뉴런이라 호칭 될 수 있고, 제2 뉴런들(451, 452, ..., 45N) 각각은 포스트-시냅틱 뉴런이라 호칭될 수 있다. 시냅스 어레이는 복수의 시냅스들을 포함하고, 시냅스들은 로우 라인들(RW1, RW2, ..., RWN)을 통하여 제1 뉴런들(441, 442, ..., 44N)에 연결되고, 컬럼 라인들(CL1, CL2, ..., CLM)을 통하여 제2 뉴런들 (451, 452, ..., 45N)에 연결될 수 있다. 시냅스 어레이는 신경망 시스템을 구성하는 레이어들에 포함되는 가중치들을 저장하고, 가중치들과 입력 데이터에 기초하여 연산을 수행할 수 있다. 도 10은 본 발명의 실시예들에 따른 도 9의 시냅스 어레이에 포함되는 복수의 시냅스들 중 하나와 대응되는 제1 뉴런 및 대응되는 제2 뉴런의 연결 관계를 나타낸다. 도 10에서는 시냅스와 로우 라인(RW2)을 통하여 연결되는 제1 뉴런 및 시냅스와 컬럼 라인(CL 2)을 통하여 연결되는 제2 뉴런을 나타낸다. 도 10을 참조하면, 시냅스는 로우 라인(RW2)을 통하여 제1 뉴런과 연결되고 컬럼 라인(CL2)을 통하여 제2 뉴런과 연결된다. 시냅스는 저항값이 가변되는 멤리스터(memristor)와 멤리스터에 연결되고 적어도 두 개의 입력 신호들이 인가되는 트랜지스터 를 포함할 수 있다. 멤리스터는 트랜지스터에 인가되는 적어도 두 개의 입력 신호들이 입력되는 시간 차이에 의존하여 저항값이 가변될 수 있다. 멤리스터는 입력 신호들이 입력되는 시간 차이로 인한 전압의 변화에 따라 저항값이 가변될 수 있다. 예를 들어, 멤리스터의 저항값은 제1 입력 신호와 제2 입력 신호 간의 시간 차이로 인한 전압의 변화에 따라 가 변될 수 있다. 제1 입력 신호는 트랜지스터의 게이트 단자에 인가되는 신호일 수 있다. 그리고, 제2 입력 신호 는 트랜지스터의 소스 단자에 인가되는 멤브레인 전압(membrane voltage)에 기초한 신호일 수 있다. 제1 입력 신호는 제1 뉴런으로부터 전달되고, 제2 입력 신호는 제2 뉴런로부터 전달될 수 있다. 멤리스터에 흐르는 전류의 방향은 제1 입력 신호와 제2 입력 신호가 입력되는 시간 차이에 의존할 수 있다. 예를 들어, 제1 입력 신호가 제2 입력 신호에 비해 먼저 트랜지스터에 입력되는 경우, 전류는 트랜 지스터에서 멤리스터로 흐를 수 있다. 반면에, 제1 입력 신호가 제2 입력 신호보다 나중에 트랜지스 터에 입력되는 경우, 전류는 이전과는 반대로 멤리스터에서 트랜지스터의 방향으로 흐를 수 있 다. 멤리스터에 흐르는 전류의 방향과 전류량은 제1 입력 신호와 제2 입력 신호가 입력되는 시간 차이로 인한 전압 차이에 의존할 수 있다. 예를 들어, 제1 입력 신호와 제2 입력 신호가 서로 시간적으로 발생한 시간차가 커 서로 영향을 미치기 어려운 경우에는, 제 1 입력 신호가 들어오는 동안에 트랜지스터는 온(ON)이 되고 Vref > Vrest 이기 때문에 멤리스터에서 트랜지스터 쪽으로 전류가 흐르게 된다. 이 때, 멤리스터 양단의 전압차(Vref - Vrest)는 멤리스터의 특성을 바꿀 문턱 전압(threshold voltage)보다는 작으 므로 멤리스터는 HRS(High Resistance State)에 있게 되고, 멤리스터에는 '0'에 가까운 적은 량의 전류만이 흐르게 된다. 제1 입력 신호와 제2 입력 신호가 입력되는 시간의 차이가 서로 영향을 미칠 범위에 있을 만큼 작고, 제1 입력 신호가 제2 입력 신호에 비해 약간 먼저 들어오는 경우, 제 1 입력 신호가 들어오는 동안에 트랜지스터는 온(ON)이 되고 트랜지스터 소스쪽의 전압(Vb)는 Vb > Vref 가 되어 트랜지스터 쪽에서 멤리스터 쪽으로 전류가 흐르게 된다. 이 때, 멤리스터 양단의 전압차(Vb - Vref)가 멤리스터의 특성을 바꿀 문턱 전압보다 크게 되면, 멤리스터는 LRS(Low Resistance State)에 있을 수 있게 된다. 멤리스터가 LRS(Low Resistance State)에 있는 경우, 멤리스터에는 많은 량의 전류가 흐르게 되고, 그렇지 않은 경우 멤리스터는 계속해서 HRS(High Resistance State) 상태로 남게 된다. 제1 입력 신호와 제2 입력 신호가 입력되는 시간의 차이가 서로 영향을 미칠 범위에 있을 만큼 작고, 제1 입력 신호가 제2 입력 신호에 비해 비슷하거나 약간 뒤에 들어오는 경우, 제 1 입력 신호가 들어오는 동안에 트랜지 스터는 온(ON)이 되고, 트랜지스터 소스쪽의 전압(Vb)는 Vb < Vref 가 된다. 이때, 전류는 멤리스터 쪽에서 트랜지스터 쪽으로 흐르게 된다. 멤리스터 양단의 전압차(Vref - Vb)가 멤리스터 의 특성을 바꿀 문턱 전압보다 크게 되면 멤리스터는 다시 HRS(High Resistance State)에 있을 수 있다. 멤리스터에는 적은 량의 전류가 흐르게 되고, 그렇지 않은 경우 멤리스터는 계속해서 LRS(Low Resistance State) 상태로 남게 된다. 제1 입력 신호가 제2 입력 신호에 비해 많이 뒤에 들어오는 경우, 시간적으로 발생한 시간차가 커서 서로 영향 을 미치기 어려운 경우가 되고 Vref > Vrest 이기 때문에 전류는 멤리스터에서 트랜지스터 쪽으로 흐 르게 된다. 이 때, 멤리스터 양단의 전압차(Vref - Vrest)는 멤리스터의 특성을 바꿀 문턱 전압보다는 작으므로 멤리스터는 HRS(High Resistance State)에 있게 된다. 멤리스터의 제1 단은 트랜지스터의 드레인(drain) 단자에 연결되고, 제2 단은 기준 전압(Vref)을 인 가하는 전압 소스에 연결될 수 있다. 멤리스터의 채널은 트랜지스터의 채널과 서로 직렬로 연결될 수 있다. 멤리스터와 트랜지스터의 소스 단자에는 서로 다른 전압이 인가될 수 있으며, 멤리스터에 연결되는 트랜지스터는 엔모스 트랜지스터일 수 있다. 시냅스는 트랜지스터의 게이트 단자에 연결되어 제1 입력 신호를 제공하는 제1 단자 및 트랜지스터 의 소스 단자에 연결되어 제2 입력 신호를 제공하는 제2 단자를 더 포함할 수 있다. 시냅스는 제1 단 자를 통해 제1 뉴런와 연결되고, 제2 단자를 통해 제2 뉴런와 연결될 수 있다. 이 때, 제1 전압(Va) 은 제1 단자를 통해 제1 뉴런으로부터 제공되고, 제2 전압(Vb)은 제2 단자를 통해 제2 뉴런으로부터 제공될 수 있다. 제1 뉴런 및 제2 뉴런은 각각 스파이크 혹은 펄스를 발화(firing)시키는 I&F(Integrate & Firing) 스파이킹 뉴런(442a, 452a)을 포함할 수 있다. 제1 뉴런 및 제2 뉴런은 시냅스를 통해 수신하는 전류량이 기 설정된 임계값을 초과하면 스파이크 혹은 펄스를 발화할 수 있다. 제2 뉴런은 휴지 전압(Vrest)을 기준으로 발화(firing)하는 스파이크(spike)를 생성할 수 있다. 제2 뉴런 은 또한 커패시터(452b)를 더 포함할 수 있다. 도 10의 구조는 STDP(Spike-Timing-Dependent Plasticity) 동작을 구현할 수 있다. 도 11은 도 10의 시냅스에 포함된 멤리스터의 동작 특성을 나타낸 그래프이다. 도 11을 참조하면, 멤리스터(memristor)의 동작 특성을 살펴볼 수 있다. 멤리스터는 얼마나 많은 양의 전류가 통과했는지를 기억할 수 있는 수동 소자로서, 전하의 양을 기억하고 기억된 전하량에 따라 저항이 변화할 수 있 다. 다시 말해, 멤리스터는 전류의 흐름과 전류량에 따라 저항값이 가변될 수 있다. 도 11의 그래프에서 멤리스터에 공급되는 전압이 ±0.8V에 다다르지 않은 경우에 전류가 거의 흐르지 않는다는 것을 볼 수 있다. 하지만, 공급되는 전압이 ±0.8V를 넘어서면, 멤리스터에는 급격하게 다량의 전류가 흐르는 것을 볼 수 있다. 이때, 전류량이 급격하게 변화하는 지점의 전압을 멤리스터의 문턱 전압으로 볼수 있으며, 도 11에서는 ±0.8V에 해당할 수 있다. 멤리스터에 공급되는 전압이 문턱값에 다다르지 않아 전류가 거의 흐르지 않는 상태를 고저항 상태(High Resistance State; HRS)라고 할 수 있다. 그리고, 멤리스터에 공급되는 전압이 문턱값을 넘어서 전류가 급격하 게 흐르는 상태를 저저항 상태(Low Resistance State; LRS)라고 할 수 있다. 도 12 및 도 13은 도 11의 제1 뉴런과 제2 뉴런 사이에 흐르는 전류량의 특성 및 일반적인 STDP 동작에서의 스 파이크 발생 시간차와 시냅틱 가중치의 변화량과의 관계를 나타낸다. 포스트-시냅틱 스파이크와 프리-시냅틱 펄스 간의 발생 시간과 그 때 흐르는 전류량에 대한 특성을 살펴보면 도 12와 같으며, STDP 동작에서 펄스(pulse)의 발생 시간차와 시냅틱 가중치 변화량과의 관계는 도 13과 매우 유사 한 특성을 가짐을 알 수 있다. 상술한 시냅스에서 발화한 스파이크를 전자적 파형으로 모델링할 경우, 시냅틱 가중치 변화량은 제1 뉴런 에서 발화한 펄스(이하, '프리-시냅틱 펄스')에 대한 파형과 제2 뉴런에서 발화한 스파이크(이하, '포스트 -시냅틱 스파이크')에 대한 파형의 차(subtraction)로 나타낼 수 있다. 도 14는 본 발명의 실시예들에 따른 도 3 또는 도 4의 시스톨릭 어레이 패키지에 포함되는 뉴로모픽 코어들 중 하나를 나타내는 블록도이다. 도 14를 참조하면, 뉴로모픽 코어 다이는 시냅스 어레이, 제1 뉴런들(541, 542, ..., 54N) 및 제2 뉴런들(551, 552, ..., 55N)을 포함할 수 있다. 제1 뉴런들(541, 542, ..., 54N) 각각은 프리-시냅틱 뉴런이라 호칭될 수 있고, 제2 뉴런들(551, 552, ..., 55N) 각각은 포스트-시냅틱 뉴런이라 호칭될 수 있다. 시냅스 어레이는 복수의 시냅스들을 포함하고, 시냅스들은 로우 라인들(RW1, RW2, ..., RWN)을 통하여 제1 뉴런들(541, 542, ..., 54N)에 연결되고, 컬럼 라인들(CL1, CL2, ..., CLM)과 선택 라인들(SL1, SL2, ..., SLM)을 통하여 제2 뉴런들(551, 552, ..., 55N)에 연결될 수 있다. 시냅스 어레이는 신경망 시스템을 구성하는 레이어들에 포함되는 가중치들을 저장하고, 가중치들과 입력 데이터에 기초하여 연산을 수행할 수 있다. 도 15는 본 발명의 실시예들에 따른 도 14의 시냅스 어레이에 포함되는 복수의 시냅스들 중 하나를 나타낸다. 도 15에서는 시냅스와 로우 라인(RW2)을 통하여 연결되는 제1 뉴런 및 시냅스와 컬럼 라인(CL2) 및 선택 라인(SL2)을 통하여 연결되는 제2 뉴런을 나타낸다. 도 15를 참조하면, 시냅스는 직렬로 연결된 스위칭 소자 및 멤리스터를 포함할 수 있다. 스위칭 소자는 모스 트랜지스터 같은 3극 셀렉터 또는 다이오드같은 2극 셀렉터(2-terminals selector)를 포함할 수 있다. 스위칭 소자는 스위칭 트랜지스터라 호칭될 수 있다. 스위칭 트랜지스터의 게이트 전극은 선택 라인(SL2)을 통하여 제2 뉴런과 전기적으로 연결될 수 있고, 스위칭 트랜지스터의 드레인 전극 은 로우 라인(RW2)을 통하여 제1 뉴런과 전기적으로 연결될 수 있고, 스위칭 트랜지스터의 소스 전극 은 멤리스터의 제1 단자와 연결될 수 있다. 멤리스터의 제2 단자는 컬럼 라인(CL2)을 통하여 제2 뉴런과 전기적으로 연결될 수 있다. 도 14 및 도 15를 참조하면, 로우 신호가 로우 라인(RW2)을 통하여 제1 뉴런으로부터 시냅스로 제공 될 수 있다. 시냅스의 트랜지스터가 턴-온되면 로우 신호는 멤리스터로 제공된다. 로우 신호는 여러 가지 모드에서 멤리스터를 학습시켜 멤리스터의 저항 상태를 조절할 수 있다. 또는, 로우 신호 는 독출 모드에서 멤리스터의 저항 상태에 따른 전류 값으로 변환될 수 있다. 즉, 멤리스터는 로우 신호에 의해 저항 상태가 변하거나, 또는 로우 신호에 의해 멤리스터의 저항 상태에 따른 전류 값을 컬럼 라인(CL2)으로 출력할 수 있다. 즉, 시냅스 가중치가 컬럼 라인(CL2)으로 출력될 수 있다. 도 16은 본 발명의 실시예들에 따른 도 14에서 제2 뉴런을 나타낸다. 도 16을 참조하면, 제2 뉴런은 직렬로 연결된 적산기(summation circuit), 가변 저항 소자 및 비교기를 포함할 수 있다. 시냅스의 출력, 즉 컬럼 라인(CL2)이 적산기의 입력 단자와 연결될 수 있고, 적산기의 출력 단 자가 제1 노드(N1)를 거쳐 가변 저항 소자의 제1 전극과 연결될 수 있고, 가변 저항 소자의 제2 전극 이 제2 노드(N2)를 거쳐 비교기의 입력 단자와 연결될 수 있다. W제2 뉴런은 비교기의 출력 단 자와 가변 저항 소자를 전기적으로 연결하는 제1 피드-백 라인 및 비교기의 출력 단자와 시냅스 를 전기적으로 연결하는 제2 피드-백 라인을 더 포함할 수 있다. 제1 피드-백 라인은 제2 노드 (N2)와 전기적으로 연결될 수 있고, 및 제2 피드-백 라인은 선택 라인(SL2)과 연결될 수 있다. 또는, 제2 피드-백 라인은 선택 라인(SL2)의 일부일 수 있다. 적산기는 동일한 컬럼 라인(CL2) 상의 다수의 시냅스들의 시냅스 가중치들을 합(sum)하여 가변 저항 소자로 제공할 수 있다. 가변 저항 소자의 저항 값 또는 전도도는 적산기의 출력 및/또는 비교기의 출력에 의해 변할 수 있다. 예를 들어, 가변 저항 소자의 저항 값은 적산기의 출력에 의해 감소할 수 있고(set 동작), 비 교기의 출력에 의해 증가할 수 있다(reset 동작). 예를 들어, 적산기에 의해 적산된 시냅스 전류가 낮다면 가변 저항 소자는 높은 저항 레벨을 유지할 수 있다. 따라서, 낮은 레벨의 전류 및 낮은 레벨의 시 냅스 가중치가 비교기로 제공될 수 있다. 반대로, 적산기에 의해 적산된 시냅스 전류가 높다면 가변 저항 소자는 낮은 저항 레벨을 유지할 수 있다. 따라서, 높은 레벨의 전류 및 높은 레벨의 시냅스 가중치 가 비교기로 제공될 수 있다. 비교기는 가변 저항 소자의 출력이 기준 전압보다 높을 경우 전기적 신호를 출력할 수 있다. 즉, 발 화(fire)될 수 있다. 발화된 비교기는 출력 신호(Sout)를 출력할 수 있다. 출력 신호(Sout)의 일부들은 제 1 피드-백 신호(Sb1) 및 제2 피드-백 신호(Sb2)로 분기될 수 있다. 비교기의 출력 신호(Sout)로부터 분기된 제1 피드-백 신호(Sb1)는 가변 저항 소자로 제공되어 가변 저항 소자를 초기화시킬 수 있다. 비교기의 출력 단자는 제2 피드-백 라인 및/또는 선택 라인 (SL2)을 통하여 시냅스의 스위칭 트랜지스터의 게이트 전극과 전기적으로 연결될 수 있다. 즉, 비교 기의 출력 신호(Sout)로부터 분기된 제2 피드-백 신호(Sb2)는 스위칭 트랜지스터의 게이트 전극으로 제공될 수 있다. 따라서, 제2 피드-백 신호(Sb2)는 스위칭 트랜지스터의 게이트 전극으로 제공되어 멤리스 터를 셋/리셋시킬 수 있다. 예를 들어, 제2 피드-백 신호(Sb2)는 시냅스의 가중치를 변화시키는 STDP(spike-timing-dependent-plasticity) 동작을 위한 전기 신호로 이용될 수 있다. 도 17은 본 발명의 실시예들에 따른 도 14의 시냅스 어레이에 포함되는 복수의 시냅스들 중 하나를 나타낸다. 도 17을 참조하면, 시냅스(511a)는 트랜지스터 및 상변화 소자을 포함할 수 있다. 트랜지스터의 드레인 단자는 접지 전압(GND)에 연결되고, 게이트 단자는 로우 라인(RW2)에 연결되고 소스 단자는 상변화 소자 에 연결된다. 상변화 소자의 제1 단자는 트랜지스터의 드레인 단자에 연결되고 제2 단자는 컬럼 라인(CL2)에 연결된다. 상변화 소자는 저항값의 변화에 의하여 가중치를 저장할 수 있다. 도 17의 시냅스(511a)가 도 14의 시냅스 어레이에 포함되는 경우, 시냅스 어레이는 가중치들과 입력 데이터에 대한 곱셈 연산을 수행할 수 있다. 도 18은 도 3의 시스톨릭 어레이 패키지에서 인접한 두 개의 뉴로모픽 칩들의 대응하는 내장 FPGA들을 나타낸다.도 18에서는 도 3의 뉴로모픽 칩(210a)의 내장 FPGA와 뉴로모픽 칩(210b)의 내장 FPGA를 나타낸다. 도 18을 참조하면, 내장 FPGA는 입출력 핀들(P11~P16)을 포함하고, 내장 FPGA는 입출력 핀들 (P21~P26)을 포함한다. 입출력 핀들(P11~P16) 각각은 입추력 핀들(P21~P26) 중 대응되는 핀 각각과 물리적으로 연결된다. 도 19 및 도 20은 각각 도 18의 내장 FPGA들의 연결 관계를 나타낸다. 도 19 및 도 20을 참조하면, 컨트롤러는 FPGA 이미지(FIMG)에 기초하여 입출력 핀들(P11~P16)과 입출력 핀 들(P21~P26) 중에서 활성화되는 핀들의 개수를 조절할 수 있다. 도 19에서는 컨트롤러는 호스트로부터의 성능 리퀘스트 및 FPGA 이미지(FIMG)에 기초하여 핀 구성 제어 신 호(PCCS)를 내장 FPGA들(213, 221)에 제공하여 저성능 모드에서 입출력 핀들(P11, P12)과 이에 대응되는 입출력 핀들(P21, P22)을 활성화시킬 수 있다(사용할 수 있다). 도 20에서는 컨트롤러는 호스트로부터의 성능 리퀘스트 및 FPGA 이미지(FIMG)에 기초하여 핀 구성 제어 신 호(PCCS)를 내장 FPGA들(213, 221)에 제공하여 고성능 모드에서 입출력 핀들(P11, P12, P13, P14, P15)과 이에 대응되는 입출력 핀들(P21, P22, P23, P24, P25)을 활성화시킬 수 있다(사용할 수 있다). 따라서, 도 3 또는 도 4의 시스톨릭 어레이 패키지(200a, 200b)는 호스트의 성능 리퀘스트에 따라 내장 FPGA들 에 포함되는 입출력 핀들 중 활성화되는 입출력 핀들의 개수를 조절함으로써 전력 소모를 감소시킬 수 있다. 도 21은 본 발명의 실시예들에 따른 적층형 뉴로모픽 장치의 동작 방법을 나타내는 흐름도이다. 도 1 및 도 3 내지 도 21을 참조하면, 제1 방향 및 제2 방향을 따라 시스톨릭 배열 형태로 배치되는 복수의 뉴 로모픽 칩들을 구비하는 시스톨릭 어레이 패키지 및 시스톨릭 어레이 패키지를 제어하는 컨트롤러 를 포함하는 뉴로모픽 패키지 장치의 동작 방법에서는, 뉴로모픽 칩들 각각은 신경망(neural network) 시스템을 구성하는 복수의 레이어들에 포함되는 가중치들을 저장한다(S610). 뉴로모픽 칩들 중 제1 뉴 로모픽 칩은 내부에 저장된 가중치들과 입력 데이터에 기초하여 연산을 수행한다(S620). 제1 뉴로모픽 칩은 연 산의 결과를 제1 방향으로 인접한 제2 뉴로모픽 칩 및 제2 방향으로 인접한 제2 뉴로모픽 칩 중 적어도 하나에 제공한다(S630). 제2 뉴로모픽 칩 및 제2 뉴로모픽 칩 중 적어도 하나가 제공된 연산 겨로가 및 내부에 저장된 가중치에 기초하여 연산을 수행한다(S640). 도 22는 본 발명의 실시예들에 따른 뉴로모픽 컴퓨팅 시스템을 나타내는 블록도이다. 도 22를 참조하면, 뉴로모픽 컴퓨팅 시스템은 호스트 및 적어도 하나의 뉴로모픽 패키지 장치를 포함할 수 있다. 호스트는 중앙처리장치(Central Processing Unit: CPU), 그래픽처리장치(Graphics Processing Unit: GPU), 주문형 집적 회로(Application Specific Integrated Circuit: ASIC) 및 필드 프로그래머블 게이트 어레 이(Field Programmable Gate Array: FPGA) 중 적어도 하나를 포함할 수 있다. 적어도 하나의 뉴로모픽 패키지 장치는 컨트롤러 및 컨트롤러 상에 형성되는 복수의 뉴로모픽 칩들을 구비하는 시스톨릭 어레이 패키지)을 포함할 수 있다. 뉴로모픽 컴퓨팅 시스템은 PCI-E 호환 보드일 수 있다. 도 23은 도 22의 V-V’선에 따른 뉴로모픽 컴퓨팅 시스템의 단면도이다. 도 23을 참조하면, 컨트롤러 상에 시스톨릭 어레이 패키지가 적층되어 뉴로모픽 패키지 장치를 형성한다. 복수의 뉴로모픽 패키지 장치들이 뉴로모픽 컴퓨팅 시스템에 포함될 수 있다. 호스트는 각각의 컨트롤러와 통신할 수 있다. 호스트 및 컨트롤러들은 인터포저(Interposer, 805) 상부에 배치되 어 인터포저와 연결될 수 있다. 인터포저는 패키지 기판 상부에 배치되어 패키지 기판과 연결될 수 있다. 뉴로모픽 패키지 장치들 각각은 도 3의 뉴로모픽 패키지 장치(200a) 또는 도 4의 뉴로모픽 패키지 장치 (200b)를 채용할 수 있다. 따라서, 뉴로모픽 패키지 장치들 각각은 제1 방향 및 제2 방향을 따라 시스톨릭 배열 형태로 배치되는 복수의 뉴로모픽 칩들을 구비하고, 뉴로모픽 칩들 각각은 신경망(neural network) 시스템 을 구성하는 복수의 레이어들에 포함되는 가중치들을 저장하고, 뉴로모픽 칩들 중 제1 뉴로모픽 칩은 상기 가중 치들과 입력 데이터에 기초하여 연산을 수행하고, 상기 연산의 결과를 제1 방향으로 인접한 제2 뉴로모픽 칩 및제2 방향으로 인접한 제3 뉴로모픽 칩 중 적어도 하나에 제공할 수 있다. 따라서, 뉴로모픽 컴퓨팅 시스템은 연산 성능을 높이면서 전력 소모를 감소시킬 수 있다. 산업상 이용가능성 본 발명은 인공 지능을 사용하는 다양한 장치에 적용되어 데이터 처리 효율을 증가시킬 수 있다. 상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가 진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명 을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다."}
{"patent_id": "10-2019-0134618", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 실시예들에 따른 뉴로모픽 패키지 장치를 포함하는 전자 장치를 나타내는 블록도이다. 도 2는 도 1에 도시된 컨트롤러의 예시적인 구성을 좀 더 상세하게 보여주는 도면이다. 도 3은 본 발명의 실시예들에 따른 도 1의 시스톨릭 어레이 패키지의 예를 나타낸다. 도 4는 본 발명의 실시예들에 따른 도 1의 시스톨릭 어레이 패키지의 예를 나타낸다. 도 5는 도 4의 제1 레이어에 배치되는 뉴로모픽 칩들 중 하나를 나타낸다. 도 6은 본 발명의 실시예들에 따른 도 3 또는 도 4의 시스톨릭 어레이 패키지에 포함되는 뉴로모픽 코어들 중 하나를 나타내는 블록도이다. 도 7a 및 7b는 본 발명의 실시예들에 따른 뉴로모픽 코어에 의해 구동되는 신경망 시스템의 일 예를 설명하기 위한 도면들이다. 도 8a 및 8b는 본 발명의 실시예들에 따른 도 6의 뉴로모픽 코어에서 시냅스 어레이의 예들을 나타내는 도면들 이다. 도 9는 본 발명의 실시예들에 따른 도 3 또는 도 4의 시스톨릭 어레이 패키지에 포함되는 뉴로모픽 코어들 중 하나를 나타내는 블록도이다. 도 10은 본 발명의 실시예들에 따른 도 9의 시냅스 어레이에 포함되는 복수의 시냅스들 중 하나와 대응되는 제1 뉴런 및 대응되는 제2 뉴런의 연결 관계를 나타낸다. 도 11은 도 10의 시냅스에 포함된 멤리스터의 동작 특성을 나타낸 그래프이다. 도 12 및 도 13은 도 11의 제1 뉴런과 제2 뉴런 사이에 흐르는 전류량의 특성 및 일반적인 STDP 동작에서의 스 파이크 발생 시간차와 시냅틱 가중치의 변화량과의 관계를 나타낸다. 도 14는 본 발명의 실시예들에 따른 도 3 또는 도 4의 시스톨릭 어레이 패키지에 포함되는 뉴로모픽 코어들 중 하나를 나타내는 블록도이다. 도 15는 본 발명의 실시예들에 따른 도 14의 시냅스 어레이에 포함되는 복수의 시냅스들 중 하나를 나타낸다. 도 16은 본 발명의 실시예들에 따른 도 14에서 제2 뉴런을 나타낸다. 도 17은 본 발명의 실시예들에 따른 도 14의 시냅스 어레이에 포함되는 복수의 시냅스들 중 하나를 나타낸다.도 18은 도 3의 시스톨릭 어레이 패키지에서 인접한 두 개의 뉴로모픽 칩들의 대응하는 내장 FPGA들을 나타낸다. 도 19 및 도 20은 각각 도 18의 내장 FPGA들의 연결 관계를 나타낸다. 도 21은 본 발명의 실시예들에 따른 적층형 뉴로모픽 장치의 동작 방법을 나타내는 흐름도이다. 도 22는 본 발명의 실시예들에 따른 뉴로모픽 컴퓨팅 시스템을 나타내는 블록도이다. 도 23은 도 22의 V-V’선에 따른 뉴로모픽 컴퓨팅 시스템의 단면도이다."}
