`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2020/06/12 14:14:00
// Design Name: 
// Module Name: TOP_RB
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module TOP_RB(
	input		wire 	sys_clk_p,
	input		wire 	sys_clk_n,
	
	input		wire	rst_n,
	
	input		wire	gtx_clk_p,
	input		wire	gtx_clk_n,
	

    );

	
endmodule
