Address;RegName;Clk;Rst;Port ; Public ; Signal;BitPos;Default;SW(R/W);HW(W);MCU(W);MISC;Description
0x0000;SCL_LOW_PERIOD;pclk;reset_n;;;;[31:14];18'b0;RO;;;;
;;;;;;scl_low_period;[13:0];14'b0;R/W;;;;
0x0004;CTR;pclk;reset_n;;;;[31:12];20'b0;RO;;;;
;;;;;;ref_always_on;[11];1'b1;R/W;;;;
;;;;;;fsm_rst;[10];1'b0;R/W;fsm_rst_pos/1'b0;;;
;;;;;;arbitration_en;[9];1'b1;R/W;;;;
;;;;Not;;reg_clk_en;[8];1'b0;R/W;;;;
;;;;;;rx_lsb_first;[7];1'h0;R/W;;;;
;;;;;;tx_lsb_first;[6];1'b0;R/W;;;;
;;;;;;trans_start;[5];1'b0;R/W;trans_start_pos/1'b0;;;
;;;;;;ms_mode;[4];1'b0;R/W;;;;
;;;;;;ack_level;[3];1'b1;R/W;;;;
;;;;;;sample_scl_level;[2];1'b0;R/W;;;;
;;;;;;scl_force_out;[1];1'b1;R/W;;;;
;;;;;;sda_force_out;[0];1'b1;R/W;;;;
0x0008;SR;pclk;reset_n;;;;[31];1'b0;RO;;;;
;;;;;;scl_state_last;[30:28];3'b0;RO;;;;
;;;;;;;[27];1'b0;RO;;;;
;;;;;;scl_main_state_last;[26:24];3'b0;RO;;;;
;;;;;;txfifo_cnt;[23:18];6'b0;RO;;;;
;;;;;;;[17:14];4'b0;RO;;;;
;;;;;;rxfifo_cnt;[13:8];6'b0;RO;;;;
;;;;;;;[7];1'b0;RO;;;;
;;;;;;byte_trans;[6];1'b0;RO;;;;
;;;;;;slave_addressed;[5];1'b0;RO;;;;
;;;;;;bus_busy;[4];1'b0;RO;;;;
;;;;;;arb_lost;[3];1'b0;RO;;;;
;;;;Not;;time_out;[2];1'b0;RO;;;;
;;;;;;slave_rw;[1];1'b0;RO;;;;
;;;;;;ack_rec;[0];1'b0;RO;;;;
0x000c;TO;pclk;reset_n;;;;[31:25];7'b0;RO;;;;
;;;;;;time_out_en;[24];1'b0;R/W;;;;
;;;;;;time_out_reg;[23:0];24'b0;R/W;;;;
0x0010;SLAVE_ADDR;pclk;reset_n;;;addr_10bit_en;[31];1'b0;R/W;;;;
;;;;;;;[30:15];16'b0;RO;;;;
;;;;;;slave_addr;[14:0];15'b0;R/W;;;;
0x0014;RXFIFO_ST;pclk;reset_n;;;rxfifo_init_waddr;[31:27];5'b0;RO;;;;
;;;;;;txfifo_init_raddr;[26:22];5'b0;RO;;;;
;;;;;;tx_update;[21];1'b0;WO;;;;
;;;;;;rx_update;[20];1'b0;WO;;;;
;;;;;;txfifo_end_addr;[19:15];5'b0;RO;;;;
;;;;;;txfifo_start_addr;[14:10];5'b0;RO;;;;
;;;;;;rxfifo_end_addr;[9:5];5'b0;RO;;;;
;;;;;;rxfifo_start_addr;[4:0];5'b0;RO;;;;
0x0018;I2C_FIFO_CONF;pclk;reset_n;;;;[31:26];5'h0;RO;;;;
;;;;;;nonfifo_tx_thres;[25:20];6'h15;R/W;;;;
;;;;;;nonfifo_rx_thres;[19:14];6'h15;R/W;;;;
;;;;;;tx_fifo_rst;[13];1'b0;R/W;;;;
;;;;;;rx_fifo_rst;[12];1'b0;R/W;;;;
;;;;;;reg_fifo_addr_cfg_en;[11];1'b0;R/W;;;;
;;;;;;reg_nonfifo_en;[10];1'b0;R/W;;;;
;;;;;;txfifo_empty_thrhd;[9:5];5'h4;R/W;;;;
;;;;;;rxfifo_full_thrhd;[4:0];5'hb;R/W;;;;
0x001c;I2C_DATA;pclk;reset_n;;;;[31:8];24'h0;RO;;;;
;;;;;;fifo_rdata;[7:0];8'b0;RO;;;;
0x0020;I2C_INT_RAW;pclk;reset_n;;;;[31:16];16'b0;RO;;;INT_RAW;
;;;;Not;;det_start_int_raw;[15];1'b0;RO;det_start_pls/1'b1;det_start_int_clr/1'b0;;
;;;;Not;;scl_main_st_to_int_raw;[14];1'b0;RO;scl_main_st_to/1'b1;scl_main_st_to_int_clr/1'b0;;
;;;;Not;;scl_st_to_int_raw;[13];1'b0;RO;scl_st_to/1'b1;scl_st_to_int_clr/1'b0;;
;;;;Not;;tx_send_empty_int_raw;[12];1'b0;RO;tx_send_int_detect/1'b1;tx_send_empty_int_clr/1'b0;;
;;;;Not;;rx_rec_full_int_raw;[11];1'b0;RO;rx_rec_int_detect/1'b1;rx_rec_full_int_clr/1'b0;;
;;;;Not;;ack_err_int_raw;[10];1'b0;RO;ack_err/1'b1;ack_err_int_clr/1'b0;;
;;;;Not;;trans_start_int_raw;[9];1'b0;RO;trans_start_pos/1'b1;trans_start_int_clr/1'b0;;
;;;;Not;;time_out_int_raw;[8];1'b0;RO;time_out/1'b1;time_out_int_clr/1'b0;;
;;;;Not;;trans_complete_int_raw;[7];1'b0;RO;trans_complete/1'b1;trans_complete_int_clr/1'b0;;
;;;;Not;;master_tran_comp_int_raw;[6];1'b0;RO;master_tran_comp/1'b1;master_tran_comp_int_clr/1'b0;;
;;;;Not;;arbitration_lost_int_raw;[5];1'b0;RO;arbitration_lost_pos/1'b1;arbitration_lost_int_clr/1'b0;;
;;;;Not;;slave_tran_comp_int_raw;[4];1'b0;RO;slave_tran_comp/1'b1;slave_tran_comp_int_clr/1'b0;;
;;;;Not;;end_detect_int_raw;[3];1'b0;RO;end_detect/1'b1;end_detect_int_clr/1'b0;;
;;;;Not;;rxfifo_ovf_int_raw;[2];1'b0;RO;rxfifo_ovf/1'b1;rxfifo_ovf_int_clr/1'b0;;
;;;;Not;;txfifo_empty_int_raw;[1];1'b0;RO;txfifo_empty/1'b1;txfifo_empty_int_clr/1'b0;;
;;;;Not;;rxfifo_full_int_raw;[0];1'b0;RO;rxfifo_full/1'b1;rxfifo_full_int_clr/1'b0;;
0x0024;I2C_INT_CLR;pclk;reset_n;;;;[31:16];16'b0;RO;;;;
;;;;Not;;det_start_int_clr;[15];1'b0;WO;;;;
;;;;Not;;scl_main_st_to_int_clr;[14];1'b0;WO;;;;
;;;;Not;;scl_st_to_int_clr;[13];1'b0;WO;;;;
;;;;Not;;tx_send_empty_int_clr;[12];1'b0;WO;;;;
;;;;Not;;rx_rec_full_int_clr;[11];1'b0;WO;;;;
;;;;Not;;ack_err_int_clr;[10];1'b0;WO;;;;
;;;;Not;;trans_start_int_clr;[9];1'b0;WO;;;;
;;;;Not;;time_out_int_clr;[8];1'b0;WO;;;;
;;;;Not;;trans_complete_int_clr;[7];1'b0;WO;;;;
;;;;Not;;master_tran_comp_int_clr;[6];1'b0;WO;;;;
;;;;Not;;arbitration_lost_int_clr;[5];1'b0;WO;;;;
;;;;Not;;slave_tran_comp_int_clr;[4];1'b0;WO;;;;
;;;;Not;;end_detect_int_clr;[3];1'b0;WO;;;;
;;;;Not;;rxfifo_ovf_int_clr;[2];1'b0;WO;;;;
;;;;Not;;txfifo_empty_int_clr;[1];1'b0;WO;;;;
;;;;Not;;rxfifo_full_int_clr;[0];1'b0;WO;;;;
0x0028;I2C_INT_ENA;pclk;reset_n;;;;[31:16];16'b0;RO;;;;
;;;;Not;;det_start_int_ena;[15];1'b0;R/W;;;;
;;;;Not;;scl_main_st_to_int_ena;[14];1'b0;R/W;;;;
;;;;Not;;scl_st_to_int_ena;[13];1'b0;R/W;;;;
;;;;Not;;tx_send_empty_int_ena;[12];1'b0;R/W;;;;
;;;;Not;;rx_rec_full_int_ena;[11];1'b0;R/W;;;;
;;;;Not;;ack_err_int_ena;[10];1'b0;R/W;;;;
;;;;Not;;trans_start_int_ena;[9];1'b0;R/W;;;;
;;;;Not;;time_out_int_ena;[8];1'b0;R/W;;;;
;;;;Not;;trans_complete_int_ena;[7];1'b0;R/W;;;;
;;;;Not;;master_tran_comp_int_ena;[6];1'b0;R/W;;;;
;;;;Not;;arbitration_lost_int_ena;[5];1'b0;R/W;;;;
;;;;Not;;slave_tran_comp_int_ena;[4];1'b0;R/W;;;;
;;;;Not;;end_detect_int_ena;[3];1'b0;R/W;;;;
;;;;Not;;rxfifo_ovf_int_ena;[2];1'b0;R/W;;;;
;;;;Not;;txfifo_empty_int_ena;[1];1'b0;R/W;;;;
;;;;Not;;rxfifo_full_int_ena;[0];1'b0;R/W;;;;
0x002c;I2C_INT_STATUS;pclk;reset_n;;;;[31:16];16'b0;RO;;;INT_ST;
;;;;Not;;det_start_int_st;[15];1'b0;RO;;;;
;;;;Not;;scl_main_st_to_int_st;[14];1'b0;RO;;;;
;;;;Not;;scl_st_to_int_st;[13];1'b0;RO;;;;
;;;;Not;;tx_send_empty_int_st;[12];1'b0;RO;;;;
;;;;Not;;rx_rec_full_int_st;[11];1'b0;RO;;;;
;;;;Not;;ack_err_int_st;[10];1'b0;RO;;;;
;;;;Not;;trans_start_int_st;[9];1'b0;RO;;;;
;;;;Not;;time_out_int_st;[8];1'b0;RO;;;;
;;;;Not;;trans_complete_int_st;[7];1'b0;RO;;;;
;;;;Not;;master_tran_comp_int_st;[6];1'b0;RO;;;;
;;;;Not;;arbitration_lost_int_st;[5];1'b0;RO;;;;
;;;;Not;;slave_tran_comp_int_st;[4];1'b0;RO;;;;
;;;;Not;;end_detect_int_st;[3];1'b0;RO;;;;
;;;;Not;;rxfifo_ovf_int_st;[2];1'b0;RO;;;;
;;;;Not;;txfifo_empty_int_st;[1];1'b0;RO;;;;
;;;;Not;;rxfifo_full_int_st;[0];1'b0;RO;;;;
0x0030;I2C_SDA_HOLD;pclk;reset_n;;;;[31:10];22'b0;RO;;;;
;;;;;;sda_hold_time;[9:0];10'b0;R/W;;;;
0x0034;I2C_SDA_SAMPLE;pclk;reset_n;;;;[31:10];22'b0;RO;;;;
;;;;;;sda_sample_time;[9:0];10'b0;R/W;;;;
0x0038;SCL_HIGH_PERIOD;pclk;reset_n;;;;[31:28];4'b0;RO;;;;
;;;;;;scl_wait_high_period;[27:14];14'b0;R/W;;;;
;;;;;;scl_high_period;[13:0];14'b0;R/W;;;;
0x0040;SCL_START_HOLD;pclk;reset_n;;;;[31:10];22'b0;RO;;;;
;;;;;;scl_start_hold_time;[9:0];10'b1000;R/W;;;;
0x0044;SCL_RSTART_SETUP;pclk;reset_n;;;;[31:10];22'b0;RO;;;;
;;;;;;scl_rstart_setup_time;[9:0];10'b1000;R/W;;;;
0x0048;SCL_STOP_HOLD;pclk;reset_n;;;;[31:14];18'b0;RO;;;;
;;;;;;scl_stop_hold_time;[13:0];14'b0;R/W;;;;
0x004C;SCL_STOP_SETUP;pclk;reset_n;;;;[31:10];22'b0;RO;;;;
;;;;;;scl_stop_setup_time;[9:0];10'b0;R/W;;;;
0x0050;SCL_FILTER_CFG;pclk;reset_n;;;;[31:4];28'b0;RO;;;;
;;;;;;scl_filter_en;[3];1'b1;R/W;;;;
;;;;;;scl_filter_thres;[2:0];3'b0;R/W;;;;
0x0054;SDA_FILTER_CFG;pclk;reset_n;;;;[31:4];28'b0;RO;;;;
;;;;;;sda_filter_en;[3];1'b1;R/W;;;;
;;;;;;sda_filter_thres;[2:0];3'b0;R/W;;;;
0x0058;I2C_COMD0;pclk;reset_n;;;command0_done;[31];1'b0;R/W;cmd0_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command0;[13:0];14'b0;R/W;;;;
0x005C;I2C_COMD1;pclk;reset_n;;;command1_done;[31];1'b0;R/W;cmd1_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command1;[13:0];14'b0;R/W;;;;
0x0060;I2C_COMD2;pclk;reset_n;;;command2_done;[31];1'b0;R/W;cmd2_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command2;[13:0];14'b0;R/W;;;;
0x0064;I2C_COMD3;pclk;reset_n;;;command3_done;[31];1'b0;R/W;cmd3_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command3;[13:0];14'b0;R/W;;;;
0x0068;I2C_COMD4;pclk;reset_n;;;command4_done;[31];1'b0;R/W;cmd4_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command4;[13:0];14'b0;R/W;;;;
0x006C;I2C_COMD5;pclk;reset_n;;;command5_done;[31];1'b0;R/W;cmd5_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command5;[13:0];14'b0;R/W;;;;
0x0070;I2C_COMD6;pclk;reset_n;;;command6_done;[31];1'b0;R/W;cmd6_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command6;[13:0];14'b0;R/W;;;;
0x0074;I2C_COMD7;pclk;reset_n;;;command7_done;[31];1'b0;R/W;cmd7_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command7;[13:0];14'b0;R/W;;;;
0x0078;I2C_COMD8;pclk;reset_n;;;command8_done;[31];1'b0;R/W;cmd8_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command8;[13:0];14'b0;R/W;;;;
0x007C;I2C_COMD9;pclk;reset_n;;;command9_done;[31];1'b0;R/W;cmd9_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command9;[13:0];14'b0;R/W;;;;
0x0080;I2C_COMD10;pclk;reset_n;;;command10_done;[31];1'b0;R/W;cmd10_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command10;[13:0];14'b0;R/W;;;;
0x0084;I2C_COMD11;pclk;reset_n;;;command11_done;[31];1'b0;R/W;cmd11_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command11;[13:0];14'b0;R/W;;;;
0x0088;I2C_COMD12;pclk;reset_n;;;command12_done;[31];1'b0;R/W;cmd12_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command12;[13:0];14'b0;R/W;;;;
0x008C;I2C_COMD13;pclk;reset_n;;;command13_done;[31];1'b0;R/W;cmd13_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command13;[13:0];14'b0;R/W;;;;
0x0090;I2C_COMD14;pclk;reset_n;;;command14_done;[31];1'b0;R/W;cmd14_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command14;[13:0];14'b0;R/W;;;;
0x0094;I2C_COMD15;pclk;reset_n;;;command15_done;[31];1'b0;R/W;cmd15_done/1'b1;;;
;;;;;;;[30:14];17'b0;RO;;;;
;;;;;;command15;[13:0];14'b0;R/W;;;;
0x0098;SCL_ST_TIME_OUT;pclk;reset_n;;;;[31:24];8'b0;RO;;;;
;;;;;;scl_st_to_reg;[23:0];24'h100;R/W;;;;
0x009c;SCL_MAIN_ST_TIME_OUT;pclk;reset_n;;;;[31:24];8'b0;RO;;;;
;;;;;;scl_main_st_to_reg;[23:0];24'h100;R/W;;;;
0x00a0;SCL_SP_CONF;pclk;reset_n;;;;[31:8];24'b0;RO;;;;
;;;;;;sda_pd_en;[7];1'b0;R/W;;;;
;;;;;;scl_pd_en;[6];1'b0;R/W;;;;
;;;;;;scl_rst_slv_num;[5:1];5'b0;R/W;;;;
;;;;;;scl_rst_slv_en;[0];1'b0;R/W;scl_rst_slv_clr/1'b0;;;
0x00F8;I2C_DATE;pclk;reset_n;Not;;i2c_date;[31:0];32'h18073100;R/W;;;;
0x0100;I2C_FIFO_START_ADDR;pclk;reset_n;;;;[31:0];32'b0;RO;;;;
