<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:45.2245</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.01.18</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0007505</applicationNumber><claimCount>17</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE COMPRISING  THE SAME</inventionTitleEng><openDate>2023.07.25</openDate><openNumber>10-2023-0111540</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.01.09</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/09</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 상면 및 하면을 포함하는 제1 절연층; 상기 제1 절연층의 상면과 하면을 관통하는 관통 전극층; 및 상기 제1 절연층의 상면 및 상기 관통 전극층의 상면에 배치되는 제1 전극층을 포함하고, 상기 제1 전극층은, 상기 제1 절연층의 상면에 배치되는 제1 영역과, 상기 관통 전극층의 상면에 배치되는 제2 영역을 포함하고, 상기 제1 전극층의 상기 제1 영역의 두께는 상기 제1 전극층의 상기 제2 영역의 두께와 다르다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 상면 및 하면을 포함하는 제1 절연층;상기 제1 절연층의 상면과 하면을 관통하는 관통 전극층; 및상기 제1 절연층의 상면 및 상기 관통 전극층의 상면에 배치되는 제1 전극층을 포함하고,상기 제1 전극층은,상기 제1 절연층의 상면에 배치되는 제1 영역과,상기 관통 전극층의 상면에 배치되는 제2 영역을 포함하고,상기 제1 전극층의 상기 제1 영역의 두께는 상기 제1 전극층의 상기 제2 영역의 두께와 다른,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 전극층의 상기 제1 영역의 두께는 상기 제1 전극층의 상기 제2 영역의 두께보다 큰,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 관통 전극층은,상기 제1 절연층의 상면 및 하면을 관통하는 관통 홀의 내벽에 배치되는 제1 관통 전극과,상기 관통 홀 내에 배치되는 홀 플러깅층을 포함하고,상기 제1 전극층의 상기 제2 영역은 상기 홀 플러깅의 상면에 배치되는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 홀 플러깅층의 상면은 상기 제1 절연층의 상면보다 높게 위치하는, 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 전극층은,상기 제1 절연층의 상면에 배치되는 제1 금속층과,상기 제1 금속층 및 상기 관통 전극층 상에 배치되는 제2 금속층을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제1 전극층의 상기 제2 금속층은,상기 제1 영역의 두께 및 상기 제2 영역의 두께가 다르고,상기 제2 금속층의 하면은,상기 관통 전극층을 향하여 오목한 오목부를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 절연층은 동박 적층판(CCL)을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 절연층은 80㎛ 내지 150㎛ 사이의 범위의 두께를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제3항 또는 제4항에 있어서,상기 제1 절연층의 상면에 배치되는 제2 절연층;상기 제2 절연층의 상면에 배치되는 제2 전극층; 및상기 제2 절연층의 상면 및 하면을 관통하며 상기 관통 전극층과 수직으로 중첩되는 제2 관통 전극을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제2 절연층은 프리프레그 및 ABF(Ajinomoto Build-up Film) 중 어느 하나를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서,상기 제1 절연층 및 상기 제2 절연층은 상기 회로 기판의 코어층을 구성하는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 관통 전극, 상기 제1 전극층 및 상기 제2 관통 전극은 상기 코어층의 상면 및 하면을 관통하는 코어 관통 전극을 구성하는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 제2 절연층 중 상기 제1 관통 전극과 수직으로 중첩되지 않는 영역에는 상기 제2 관통 전극이 배치되지 않는,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제3항 또는 제4항에 있어서,상기 관통 홀의 내벽의 경사는 상기 제1 절연층의 상면 또는 하면에 대해 수직인,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제9항에 있어서,상기 관통 전극층의 형상은 상기 제2 관통 전극의 형상과 다른,회로 기판.</claim></claimInfo><claimInfo><claim>16. 상면 및 하면을 포함하는 제1 절연층; 상기 제1 절연층의 상면과 하면을 관통하는 관통 전극층; 상기 제1 절연층의 상면 및 상기 관통 전극층의 상면에 배치되는 제1 전극층; 상기 제1 절연층의 상면에 배치되는 제2 절연층; 상기 제2 절연층의 상면에 배치되는 제2 전극층; 및 상기 제2 절연층의 상면 및 하면을 관통하며 상기 관통 전극층과 수직으로 중첩되는 제2 관통 전극을 포함하는 코어층;상기 코어층의 상기 제2 절연층의 상면에 배치되는 제3 절연층;상기 제3 절연층의 상면에 배치되는 제3 전극층;상기 제3 전극층 상에 배치되는 접속부; 및상기 접속부 상에 배치되는 칩을 포함하고,상기 관통 전극층은,상기 제1 절연층의 상면 및 하면을 관통하는 관통 홀의 내벽에 배치되는 제1 관통 전극과,상기 관통 홀 내에 배치되는 홀 플러깅층을 포함하고,상기 제1 전극층은,상기 제1 절연층의 상면에 배치되는 제1 영역과,상기 홀 플러깅층의 상면에 배치되는 제2 영역을 포함하고,상기 제1 전극층의 상기 제1 영역의 두께는 상기 제1 전극층의 상기 제2 영역의 두께보다 작은,반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 제1 절연층은 동박 적층판(CCL)을 포함하고,상기 제2 절연층은 프리프레그 및 ABF(Ajinomoto Build-up Film) 중 어느 하나를 포함하며,상기 제2 절연층 중 상기 제1 관통 전극과 수직으로 중첩되지 않는 영역에는 상기 제2 관통 전극이 배치되지 않는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KWON, MYUNG JAE</engName><name>권명재</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>NAM, SANG HYUCK</engName><name>남상혁</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>PARK, JIN HYOUNG</engName><name>박진형</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.01.18</receiptDate><receiptNumber>1-1-2022-0066124-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.01.09</receiptDate><receiptNumber>1-1-2025-0031680-09</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.09.19</receiptDate><receiptNumber>9-5-2025-0909193-15</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220007505.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e9fc89530da8eb8d581549bec88a8e69986ec3a6bedd7eaab09b4022455ba2e27b77f46ad49d23c907d34557dad89494d976a9d2f666e36c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe0946c51f862c63820a8cfc6c12686d0bc13eeb71cdd6d4bd2f3b2cfae612e98a401b0d8822dd30bc209e5fd64d3088355d5d48f7934dd20</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>