TimeQuest Timing Analyzer report for top_de1
Sun Dec 15 14:28:18 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'gen6mhz:inst1|count[2]'
 12. Slow Model Setup: 'clock_50mhz'
 13. Slow Model Hold: 'clock_50mhz'
 14. Slow Model Hold: 'gen6mhz:inst1|count[2]'
 15. Slow Model Minimum Pulse Width: 'clock_50mhz'
 16. Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'gen6mhz:inst1|count[2]'
 33. Fast Model Setup: 'clock_50mhz'
 34. Fast Model Hold: 'clock_50mhz'
 35. Fast Model Hold: 'gen6mhz:inst1|count[2]'
 36. Fast Model Minimum Pulse Width: 'clock_50mhz'
 37. Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_de1                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clock_50mhz            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50mhz }            ;
; gen6mhz:inst1|count[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gen6mhz:inst1|count[2] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                               ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; 82.93 MHz  ; 82.93 MHz       ; gen6mhz:inst1|count[2] ;                                                               ;
; 827.81 MHz ; 380.08 MHz      ; clock_50mhz            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; gen6mhz:inst1|count[2] ; -11.058 ; -946.504      ;
; clock_50mhz            ; -0.208  ; -0.208        ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -2.703 ; -2.703        ;
; gen6mhz:inst1|count[2] ; 0.445  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.631 ; -5.297        ;
; gen6mhz:inst1|count[2] ; -0.611 ; -173.524      ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                                         ;
+---------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -11.058 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 12.098     ;
; -11.058 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 12.098     ;
; -11.058 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 12.098     ;
; -11.047 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 12.097     ;
; -11.035 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.069     ;
; -11.035 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.069     ;
; -11.035 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.069     ;
; -10.976 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 12.016     ;
; -10.976 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 12.016     ;
; -10.976 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 12.016     ;
; -10.965 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 12.015     ;
; -10.953 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.987     ;
; -10.953 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.987     ;
; -10.953 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.987     ;
; -10.903 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.943     ;
; -10.903 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.943     ;
; -10.903 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.943     ;
; -10.892 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 11.942     ;
; -10.880 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.914     ;
; -10.880 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.914     ;
; -10.880 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.914     ;
; -10.862 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.902     ;
; -10.862 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.902     ;
; -10.862 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.902     ;
; -10.851 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 11.901     ;
; -10.839 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.873     ;
; -10.839 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.873     ;
; -10.839 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.873     ;
; -10.798 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.838     ;
; -10.798 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.838     ;
; -10.798 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.838     ;
; -10.787 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 11.837     ;
; -10.775 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.809     ;
; -10.775 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.809     ;
; -10.775 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.809     ;
; -10.738 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 11.770     ;
; -10.738 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 11.770     ;
; -10.738 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 11.770     ;
; -10.716 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.756     ;
; -10.716 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.756     ;
; -10.716 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.756     ;
; -10.705 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 11.755     ;
; -10.693 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.727     ;
; -10.693 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.727     ;
; -10.693 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.727     ;
; -10.675 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.715     ;
; -10.675 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.715     ;
; -10.675 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.715     ;
; -10.664 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 11.714     ;
; -10.656 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 11.688     ;
; -10.656 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 11.688     ;
; -10.656 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 11.688     ;
; -10.652 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.686     ;
; -10.652 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.686     ;
; -10.652 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.686     ;
; -10.646 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.686     ;
; -10.646 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.686     ;
; -10.646 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.686     ;
; -10.635 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 11.685     ;
; -10.631 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.671     ;
; -10.631 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.671     ;
; -10.631 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.671     ;
; -10.623 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.657     ;
; -10.623 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.657     ;
; -10.623 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.657     ;
; -10.620 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 11.670     ;
; -10.608 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.642     ;
; -10.608 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.642     ;
; -10.608 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.642     ;
; -10.597 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.637     ;
; -10.597 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.637     ;
; -10.597 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.637     ;
; -10.586 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 11.636     ;
; -10.583 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 11.615     ;
; -10.583 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 11.615     ;
; -10.583 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 11.615     ;
; -10.574 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.608     ;
; -10.574 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.608     ;
; -10.574 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.608     ;
; -10.556 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.596     ;
; -10.556 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.596     ;
; -10.556 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.596     ;
; -10.545 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 11.595     ;
; -10.542 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 11.574     ;
; -10.542 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 11.574     ;
; -10.542 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 11.574     ;
; -10.533 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.567     ;
; -10.533 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.567     ;
; -10.533 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.567     ;
; -10.516 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.556     ;
; -10.516 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.556     ;
; -10.516 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.556     ;
; -10.505 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 11.555     ;
; -10.493 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.527     ;
; -10.493 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.527     ;
; -10.493 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.527     ;
; -10.478 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 11.510     ;
; -10.478 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 11.510     ;
; -10.478 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 11.510     ;
; -10.454 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.494     ;
+---------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50mhz'                                                                                                          ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -0.208 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 1.246      ;
; 0.122  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.916      ;
; 0.122  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.916      ;
; 0.307  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 2.955  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 2.871      ; 0.731      ;
; 3.455  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 2.871      ; 0.731      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -2.703 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 2.871      ; 0.731      ;
; -2.203 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 2.871      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.630  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.916      ;
; 0.630  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.916      ;
; 0.960  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 1.246      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                                 ;
+-------+---------------------------------------------------+----------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+----------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.445 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|index[3]                       ; gpu:inst2|spi:spi1|index[3]                        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|index[0]                       ; gpu:inst2|spi:spi1|index[0]                        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|index[2]                       ; gpu:inst2|spi:spi1|index[2]                        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|index[1]                       ; gpu:inst2|spi:spi1|index[1]                        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|packet_num[0]          ; gpu:inst2|decoder:decoder1|packet_num[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|packet_num[2]          ; gpu:inst2|decoder:decoder1|packet_num[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|packet_num[1]          ; gpu:inst2|decoder:decoder1|packet_num[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|en[2]                  ; gpu:inst2|decoder:decoder1|en[2]                   ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|en[1]                  ; gpu:inst2|decoder:decoder1|en[1]                   ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_rect:rect1|started      ; gpu:inst2|draw:draw1|draw_rect:rect1|started       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|en[3]                  ; gpu:inst2|decoder:decoder1|en[3]                   ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|setup         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|decoder_claim          ; gpu:inst2|decoder:decoder1|decoder_claim           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|int_ready              ; gpu:inst2|decoder:decoder1|int_ready               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|asb                    ; gpu:inst2|decoder:decoder1|asb                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.628 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.914      ;
; 0.638 ; gpu:inst2|decoder:decoder1|timeout_count[13]      ; gpu:inst2|decoder:decoder1|timeout_count[13]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.924      ;
; 0.646 ; gpu:inst2|spi:spi1|spi_rx_data[1]                 ; gpu:inst2|decoder:decoder1|current_instruction[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.932      ;
; 0.787 ; gpu:inst2|spi:spi1|spi_rx_data[6]                 ; gpu:inst2|spi:spi1|spi_rx_data[7]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.073      ;
; 0.790 ; gpu:inst2|spi:spi1|spi_rx_data[2]                 ; gpu:inst2|spi:spi1|spi_rx_data[3]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.076      ;
; 0.960 ; gpu:inst2|spi:spi1|spi_rx_data[1]                 ; gpu:inst2|decoder:decoder1|current_instruction[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.246      ;
; 0.976 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.262      ;
; 0.979 ; gpu:inst2|spi:spi1|spi_rx_data[5]                 ; gpu:inst2|spi:spi1|spi_rx_data[6]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.265      ;
; 0.979 ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.265      ;
; 0.981 ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; gpu:inst2|spi:spi1|index[0]                       ; gpu:inst2|spi:spi1|index[1]                        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.267      ;
; 0.987 ; gpu:inst2|spi:spi1|index[0]                       ; gpu:inst2|spi:spi1|index[2]                        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.273      ;
; 0.988 ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gpu:inst2|decoder:decoder1|timeout_count[11]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.274      ;
; 0.988 ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gpu:inst2|decoder:decoder1|timeout_count[12]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.274      ;
; 1.002 ; gpu:inst2|spi:spi1|spi_rx_data[3]                 ; gpu:inst2|spi:spi1|spi_rx_data[4]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.288      ;
; 1.015 ; gpu:inst2|spi:spi1|spi_rx_data[4]                 ; gpu:inst2|spi:spi1|spi_rx_data[5]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; gpu:inst2|spi:spi1|index[3]                       ; gpu:inst2|spi:spi1|index[0]                        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.019 ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gpu:inst2|decoder:decoder1|timeout_count[6]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.305      ;
; 1.020 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.306      ;
; 1.020 ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.306      ;
; 1.020 ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.306      ;
; 1.020 ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gpu:inst2|decoder:decoder1|timeout_count[10]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.306      ;
; 1.023 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.309      ;
; 1.033 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.319      ;
; 1.036 ; gpu:inst2|spi:spi1|spi_rx_data[1]                 ; gpu:inst2|spi:spi1|spi_rx_data[2]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.323      ;
; 1.041 ; gpu:inst2|spi:spi1|spi_rx_data[0]                 ; gpu:inst2|spi:spi1|spi_rx_data[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.327      ;
; 1.043 ; gpu:inst2|spi:spi1|spi_rx_data[0]                 ; gpu:inst2|decoder:decoder1|current_instruction[0]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.329      ;
; 1.052 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.338      ;
; 1.053 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.339      ;
; 1.054 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.340      ;
; 1.134 ; gpu:inst2|spi:spi1|index[3]                       ; gpu:inst2|spi:spi1|spi_data_available              ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.420      ;
; 1.186 ; gpu:inst2|spi:spi1|spi_rx_data[2]                 ; gpu:inst2|decoder:decoder1|current_instruction[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.471      ;
; 1.218 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done  ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[4]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.505      ;
; 1.218 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done  ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[5]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.505      ;
; 1.220 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done  ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[7]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.507      ;
; 1.223 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done  ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[2]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.510      ;
; 1.237 ; gpu:inst2|spi:spi1|spi_data_available             ; gpu:inst2|decoder:decoder1|prev_spi_data_available ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.007      ; 1.530      ;
; 1.249 ; gpu:inst2|spi:spi1|spi_rx_data[0]                 ; gpu:inst2|decoder:decoder1|current_instruction[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.535      ;
; 1.264 ; gpu:inst2|spi:spi1|index[2]                       ; gpu:inst2|spi:spi1|spi_data_available              ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.550      ;
; 1.271 ; gpu:inst2|spi:spi1|index[1]                       ; gpu:inst2|spi:spi1|spi_data_available              ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.557      ;
; 1.282 ; gpu:inst2|spi:spi1|spi_rx_data[0]                 ; gpu:inst2|decoder:decoder1|current_instruction[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.568      ;
; 1.329 ; gpu:inst2|decoder:decoder1|packet_num[0]          ; gpu:inst2|decoder:decoder1|packet_num[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.614      ;
; 1.349 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[2]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.004      ; 1.639      ;
; 1.351 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done  ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[0]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.638      ;
; 1.353 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done  ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[3]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.640      ;
; 1.354 ; gpu:inst2|decoder:decoder1|y[0]                   ; gpu:inst2|draw:draw1|draw_line:line1|cy[0]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.012      ; 1.652      ;
; 1.365 ; gpu:inst2|draw:draw1|draw_pixel:pixel1|busy       ; gpu:inst2|draw:draw1|draw_pixel:pixel1|busy        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.651      ;
; 1.376 ; gpu:inst2|spi:spi1|mosi_latched                   ; gpu:inst2|spi:spi1|spi_rx_data[0]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.012     ; 1.650      ;
; 1.383 ; gpu:inst2|spi:spi1|sclk_latched                   ; gpu:inst2|spi:spi1|sclk_old                        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.014     ; 1.655      ;
; 1.408 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gpu:inst2|decoder:decoder1|timeout_count[10]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.694      ;
; 1.411 ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.697      ;
; 1.413 ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.699      ;
; 1.420 ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gpu:inst2|decoder:decoder1|timeout_count[13]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.706      ;
; 1.420 ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gpu:inst2|decoder:decoder1|timeout_count[12]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.706      ;
; 1.447 ; gpu:inst2|decoder:decoder1|w[6]                   ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[6]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.733      ;
; 1.448 ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.734      ;
; 1.448 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[7]        ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[7]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.734      ;
; 1.451 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.737      ;
; 1.452 ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.738      ;
; 1.452 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.738      ;
; 1.453 ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.739      ;
; 1.453 ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gpu:inst2|decoder:decoder1|timeout_count[11]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.739      ;
; 1.453 ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.739      ;
; 1.455 ; gpu:inst2|spi:spi1|spi_rx_data[7]                 ; gpu:inst2|decoder:decoder1|x[7]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.008      ; 1.749      ;
; 1.455 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.742      ;
; 1.460 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[5]        ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[5]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.746      ;
; 1.466 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.752      ;
; 1.485 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.771      ;
; 1.486 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.772      ;
+-------+---------------------------------------------------+----------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|prev_spi_data_available ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|prev_spi_data_available ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[10]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[10]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[11]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[11]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[12]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[12]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[13]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[13]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[6]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[6]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]                    ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; SPICLK    ; gen6mhz:inst1|count[2] ; 4.559  ; 4.559  ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI   ; gen6mhz:inst1|count[2] ; 4.560  ; 4.560  ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 11.773 ; 11.773 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; SPICLK    ; gen6mhz:inst1|count[2] ; -4.311 ; -4.311 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI   ; gen6mhz:inst1|count[2] ; -4.312 ; -4.312 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; -5.033 ; -5.033 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 15.607 ; 15.607 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 14.054 ; 14.054 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 14.245 ; 14.245 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 14.118 ; 14.118 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 14.507 ; 14.507 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 14.494 ; 14.494 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 13.981 ; 13.981 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 13.878 ; 13.878 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 14.136 ; 14.136 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 15.419 ; 15.419 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 15.078 ; 15.078 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 15.607 ; 15.607 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 13.607 ; 13.607 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 14.410 ; 14.410 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 14.937 ; 14.937 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 15.141 ; 15.141 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 14.327 ; 14.327 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 14.955 ; 14.955 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 14.955 ; 14.955 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 14.565 ; 14.565 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 14.181 ; 14.181 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 14.472 ; 14.472 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 14.457 ; 14.457 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 14.475 ; 14.475 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 14.474 ; 14.474 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 10.020 ; 10.020 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 10.066 ; 10.066 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 14.824 ; 14.824 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 8.962  ; 8.962  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 8.719  ; 8.719  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 9.307  ; 9.307  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 8.032  ; 8.032  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 8.231  ; 8.231  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 8.381  ; 8.381  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 8.169  ; 8.169  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 9.307  ; 9.307  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 9.205  ; 9.205  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 8.734  ; 8.734  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 8.300  ; 8.300  ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 8.542  ; 8.542  ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 10.133 ; 10.133 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 8.190  ; 8.190  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 7.953  ; 7.953  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 9.074  ; 9.074  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 9.120  ; 9.120  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 8.277  ; 8.277  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 8.267  ; 8.267  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 8.541  ; 8.541  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 9.081  ; 9.081  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 9.940  ; 9.940  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 10.033 ; 10.033 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 10.133 ; 10.133 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 8.581  ; 8.581  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 8.998  ; 8.998  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 8.608  ; 8.608  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 9.483  ; 9.483  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 9.810  ; 9.810  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 9.854  ; 9.854  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 9.844  ; 9.844  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 10.049 ; 10.049 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 9.838  ; 9.838  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 9.880  ; 9.880  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 9.368  ; 9.368  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 9.921  ; 9.921  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 9.895  ; 9.895  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 9.757  ; 9.757  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 9.718  ; 9.718  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 9.398  ; 9.398  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 9.747  ; 9.747  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 12.904 ; 12.904 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 12.904 ; 12.904 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 12.520 ; 12.520 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 12.552 ; 12.552 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 12.512 ; 12.512 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 13.215 ; 13.215 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 13.130 ; 13.130 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 12.808 ; 12.808 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 13.201 ; 13.201 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 13.215 ; 13.215 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 9.965  ; 9.965  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 13.125 ; 13.125 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 12.412 ; 12.412 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 12.655 ; 12.655 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 13.125 ; 13.125 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 13.095 ; 13.095 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 10.047 ; 10.047 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 5.100  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 5.450  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 7.662  ; 7.662  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 8.270  ; 8.270  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 8.464  ; 8.464  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 8.322  ; 8.322  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 8.701  ; 8.701  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 8.260  ; 8.260  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 8.359  ; 8.359  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 8.253  ; 8.253  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 8.315  ; 8.315  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 9.359  ; 9.359  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 8.937  ; 8.937  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 9.329  ; 9.329  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 8.546  ; 8.546  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 8.478  ; 8.478  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 8.981  ; 8.981  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 7.662  ; 7.662  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 9.013  ; 9.013  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 7.448  ; 7.448  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 8.221  ; 8.221  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 8.212  ; 8.212  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 7.448  ; 7.448  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 7.734  ; 7.734  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 7.722  ; 7.722  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 8.078  ; 8.078  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 9.782  ; 5.100  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 8.663  ; 8.663  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 8.534  ; 8.534  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 10.132 ; 5.450  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 8.962  ; 8.962  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 8.719  ; 8.719  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 8.032  ; 8.032  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 8.032  ; 8.032  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 8.231  ; 8.231  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 8.381  ; 8.381  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 8.169  ; 8.169  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 9.307  ; 9.307  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 9.205  ; 9.205  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 8.734  ; 8.734  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 8.300  ; 8.300  ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 8.542  ; 8.542  ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 7.834  ; 7.834  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 8.071  ; 8.071  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 7.834  ; 7.834  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 8.759  ; 8.759  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 9.008  ; 9.008  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 8.166  ; 8.166  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 8.189  ; 8.189  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 8.427  ; 8.427  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 8.673  ; 8.673  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 9.736  ; 9.736  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 9.876  ; 9.876  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 9.925  ; 9.925  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 8.173  ; 8.173  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 8.794  ; 8.794  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 8.206  ; 8.206  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 9.071  ; 9.071  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 9.397  ; 9.397  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 9.424  ; 9.424  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 9.422  ; 9.422  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 9.631  ; 9.631  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 9.419  ; 9.419  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 9.462  ; 9.462  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 9.062  ; 9.062  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 9.633  ; 9.633  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 9.607  ; 9.607  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 9.467  ; 9.467  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 9.431  ; 9.431  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 9.100  ; 9.100  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 9.443  ; 9.443  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 9.709  ; 9.709  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 10.093 ; 10.093 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 9.709  ; 9.709  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 9.761  ; 9.761  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 9.721  ; 9.721  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 9.999  ; 9.999  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 10.321 ; 10.321 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 9.999  ; 9.999  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 10.392 ; 10.392 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 10.406 ; 10.406 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 8.433  ; 8.433  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 8.998  ; 8.998  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 8.998  ; 8.998  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 9.241  ; 9.241  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 10.325 ; 10.325 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 10.295 ; 10.295 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 8.690  ; 8.690  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 5.100  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 5.450  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SPICLK      ; debug5      ; 9.663  ;        ;        ; 9.663  ;
; SPIMOSI     ; debug6      ; 9.641  ;        ;        ; 9.641  ;
; VGACOLOR[0] ; vga_b[2]    ; 12.799 ;        ;        ; 12.799 ;
; VGACOLOR[0] ; vga_b[3]    ; 12.759 ;        ;        ; 12.759 ;
; VGACOLOR[1] ; vga_b[0]    ; 12.340 ;        ;        ; 12.340 ;
; VGACOLOR[1] ; vga_b[1]    ; 11.956 ;        ;        ; 11.956 ;
; VGACOLOR[2] ; vga_g[2]    ; 12.603 ;        ;        ; 12.603 ;
; VGACOLOR[2] ; vga_g[3]    ; 12.617 ;        ;        ; 12.617 ;
; VGACOLOR[3] ; vga_g[0]    ; 12.560 ;        ;        ; 12.560 ;
; VGACOLOR[3] ; vga_g[1]    ; 12.238 ;        ;        ; 12.238 ;
; VGACOLOR[4] ; vga_r[2]    ; 12.495 ;        ;        ; 12.495 ;
; VGACOLOR[4] ; vga_r[3]    ; 12.465 ;        ;        ; 12.465 ;
; VGACOLOR[5] ; vga_r[0]    ; 12.275 ;        ;        ; 12.275 ;
; VGACOLOR[5] ; vga_r[1]    ; 12.518 ;        ;        ; 12.518 ;
; debug_in    ; debug3      ;        ; 10.353 ; 10.353 ;        ;
; debug_in    ; int_ready   ;        ; 9.933  ; 9.933  ;        ;
; reset       ; RAMADDR[0]  ; 19.927 ; 19.927 ; 19.927 ; 19.927 ;
; reset       ; RAMADDR[1]  ; 19.595 ; 19.595 ; 19.595 ; 19.595 ;
; reset       ; RAMADDR[2]  ; 19.595 ; 19.595 ; 19.595 ; 19.595 ;
; reset       ; RAMADDR[3]  ; 19.957 ; 19.957 ; 19.957 ; 19.957 ;
; reset       ; RAMADDR[4]  ; 19.975 ; 19.975 ; 19.975 ; 19.975 ;
; reset       ; RAMADDR[5]  ; 19.600 ; 19.600 ; 19.600 ; 19.600 ;
; reset       ; RAMADDR[6]  ; 19.630 ; 19.630 ; 19.630 ; 19.630 ;
; reset       ; RAMADDR[7]  ; 19.307 ; 19.307 ; 19.307 ; 19.307 ;
; reset       ; RAMADDR[8]  ; 19.317 ; 19.317 ; 19.317 ; 19.317 ;
; reset       ; RAMADDR[9]  ; 19.215 ; 19.215 ; 19.215 ; 19.215 ;
; reset       ; RAMADDR[10] ; 19.271 ; 19.271 ; 19.271 ; 19.271 ;
; reset       ; RAMADDR[11] ; 19.369 ; 19.369 ; 19.369 ; 19.369 ;
; reset       ; RAMADDR[12] ; 19.091 ; 19.091 ; 19.091 ; 19.091 ;
; reset       ; RAMADDR[13] ; 18.509 ; 18.509 ; 18.509 ; 18.509 ;
; reset       ; RAMADDR[14] ; 19.365 ; 19.365 ; 19.365 ; 19.365 ;
; reset       ; RAMADDR[15] ; 19.062 ; 19.062 ; 19.062 ; 19.062 ;
; reset       ; RAMDATA[0]  ; 17.122 ; 16.584 ; 16.584 ; 17.122 ;
; reset       ; RAMDATA[1]  ; 16.732 ; 16.251 ; 16.251 ; 16.732 ;
; reset       ; RAMDATA[2]  ; 16.348 ; 15.810 ; 15.810 ; 16.348 ;
; reset       ; RAMDATA[3]  ; 16.639 ; 16.101 ; 16.101 ; 16.639 ;
; reset       ; RAMDATA[4]  ; 16.624 ; 16.086 ; 16.086 ; 16.624 ;
; reset       ; RAMDATA[5]  ; 16.642 ; 16.104 ; 16.104 ; 16.642 ;
; reset       ; RAMWE       ; 16.641 ; 16.103 ; 16.103 ; 16.641 ;
; reset       ; debug0      ;        ; 13.597 ; 13.597 ;        ;
; reset       ; debug1      ;        ; 13.844 ; 13.844 ;        ;
; reset       ; debug2      ; 16.991 ; 16.453 ; 16.453 ; 16.991 ;
; reset       ; debug4      ;        ; 9.274  ; 9.274  ;        ;
; reset       ; vga_b[0]    ; 13.640 ;        ;        ; 13.640 ;
; reset       ; vga_b[1]    ; 13.256 ;        ;        ; 13.256 ;
; reset       ; vga_b[2]    ; 12.957 ;        ;        ; 12.957 ;
; reset       ; vga_b[3]    ; 12.917 ;        ;        ; 12.917 ;
; reset       ; vga_g[0]    ; 13.864 ;        ;        ; 13.864 ;
; reset       ; vga_g[1]    ; 13.542 ;        ;        ; 13.542 ;
; reset       ; vga_g[2]    ; 13.933 ;        ;        ; 13.933 ;
; reset       ; vga_g[3]    ; 13.947 ;        ;        ; 13.947 ;
; reset       ; vga_hsync   ;        ; 13.743 ; 13.743 ;        ;
; reset       ; vga_r[0]    ; 13.737 ;        ;        ; 13.737 ;
; reset       ; vga_r[1]    ; 13.980 ;        ;        ; 13.980 ;
; reset       ; vga_r[2]    ; 13.871 ;        ;        ; 13.871 ;
; reset       ; vga_r[3]    ; 13.841 ;        ;        ; 13.841 ;
; reset       ; vga_vsync   ;        ; 13.624 ; 13.624 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SPICLK      ; debug5      ; 9.663  ;        ;        ; 9.663  ;
; SPIMOSI     ; debug6      ; 9.641  ;        ;        ; 9.641  ;
; VGACOLOR[0] ; vga_b[2]    ; 12.799 ;        ;        ; 12.799 ;
; VGACOLOR[0] ; vga_b[3]    ; 12.759 ;        ;        ; 12.759 ;
; VGACOLOR[1] ; vga_b[0]    ; 12.340 ;        ;        ; 12.340 ;
; VGACOLOR[1] ; vga_b[1]    ; 11.956 ;        ;        ; 11.956 ;
; VGACOLOR[2] ; vga_g[2]    ; 12.603 ;        ;        ; 12.603 ;
; VGACOLOR[2] ; vga_g[3]    ; 12.617 ;        ;        ; 12.617 ;
; VGACOLOR[3] ; vga_g[0]    ; 12.560 ;        ;        ; 12.560 ;
; VGACOLOR[3] ; vga_g[1]    ; 12.238 ;        ;        ; 12.238 ;
; VGACOLOR[4] ; vga_r[2]    ; 12.495 ;        ;        ; 12.495 ;
; VGACOLOR[4] ; vga_r[3]    ; 12.465 ;        ;        ; 12.465 ;
; VGACOLOR[5] ; vga_r[0]    ; 12.275 ;        ;        ; 12.275 ;
; VGACOLOR[5] ; vga_r[1]    ; 12.518 ;        ;        ; 12.518 ;
; debug_in    ; debug3      ;        ; 10.353 ; 10.353 ;        ;
; debug_in    ; int_ready   ;        ; 9.933  ; 9.933  ;        ;
; reset       ; RAMADDR[0]  ; 13.429 ; 13.429 ; 13.429 ; 13.429 ;
; reset       ; RAMADDR[1]  ; 13.097 ; 13.097 ; 13.097 ; 13.097 ;
; reset       ; RAMADDR[2]  ; 13.097 ; 13.097 ; 13.097 ; 13.097 ;
; reset       ; RAMADDR[3]  ; 13.459 ; 13.459 ; 13.459 ; 13.459 ;
; reset       ; RAMADDR[4]  ; 13.477 ; 13.477 ; 13.477 ; 13.477 ;
; reset       ; RAMADDR[5]  ; 13.102 ; 13.102 ; 13.102 ; 13.102 ;
; reset       ; RAMADDR[6]  ; 13.132 ; 13.132 ; 13.132 ; 13.132 ;
; reset       ; RAMADDR[7]  ; 12.809 ; 12.809 ; 12.809 ; 12.809 ;
; reset       ; RAMADDR[8]  ; 12.819 ; 12.819 ; 12.819 ; 12.819 ;
; reset       ; RAMADDR[9]  ; 12.717 ; 12.717 ; 12.717 ; 12.717 ;
; reset       ; RAMADDR[10] ; 12.773 ; 12.773 ; 12.773 ; 12.773 ;
; reset       ; RAMADDR[11] ; 12.871 ; 12.871 ; 12.871 ; 12.871 ;
; reset       ; RAMADDR[12] ; 12.593 ; 12.593 ; 12.593 ; 12.593 ;
; reset       ; RAMADDR[13] ; 12.011 ; 12.011 ; 12.011 ; 12.011 ;
; reset       ; RAMADDR[14] ; 12.867 ; 12.867 ; 12.867 ; 12.867 ;
; reset       ; RAMADDR[15] ; 12.564 ; 12.564 ; 12.564 ; 12.564 ;
; reset       ; RAMDATA[0]  ; 14.733 ; 14.733 ; 14.733 ; 14.733 ;
; reset       ; RAMDATA[1]  ; 15.084 ; 15.084 ; 15.084 ; 15.084 ;
; reset       ; RAMDATA[2]  ; 14.247 ; 14.247 ; 14.247 ; 14.247 ;
; reset       ; RAMDATA[3]  ; 14.247 ; 14.247 ; 14.247 ; 14.247 ;
; reset       ; RAMDATA[4]  ; 14.531 ; 14.531 ; 14.531 ; 14.531 ;
; reset       ; RAMDATA[5]  ; 14.569 ; 14.569 ; 14.569 ; 14.569 ;
; reset       ; RAMWE       ; 10.150 ; 15.474 ; 15.474 ; 10.150 ;
; reset       ; debug0      ;        ; 13.597 ; 13.597 ;        ;
; reset       ; debug1      ;        ; 13.844 ; 13.844 ;        ;
; reset       ; debug2      ; 10.500 ; 15.824 ; 15.824 ; 10.500 ;
; reset       ; debug4      ;        ; 9.274  ; 9.274  ;        ;
; reset       ; vga_b[0]    ; 13.640 ;        ;        ; 13.640 ;
; reset       ; vga_b[1]    ; 13.256 ;        ;        ; 13.256 ;
; reset       ; vga_b[2]    ; 12.957 ;        ;        ; 12.957 ;
; reset       ; vga_b[3]    ; 12.917 ;        ;        ; 12.917 ;
; reset       ; vga_g[0]    ; 13.864 ;        ;        ; 13.864 ;
; reset       ; vga_g[1]    ; 13.542 ;        ;        ; 13.542 ;
; reset       ; vga_g[2]    ; 13.933 ;        ;        ; 13.933 ;
; reset       ; vga_g[3]    ; 13.947 ;        ;        ; 13.947 ;
; reset       ; vga_hsync   ;        ; 13.743 ; 13.743 ;        ;
; reset       ; vga_r[0]    ; 13.737 ;        ;        ; 13.737 ;
; reset       ; vga_r[1]    ; 13.980 ;        ;        ; 13.980 ;
; reset       ; vga_r[2]    ; 13.871 ;        ;        ; 13.871 ;
; reset       ; vga_r[3]    ; 13.841 ;        ;        ; 13.841 ;
; reset       ; vga_vsync   ;        ; 13.624 ; 13.624 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------------------------------------+
; Output Enable Times                                                                         ;
+--------------+------------------------+--------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 16.342 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 17.760 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 17.428 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 17.428 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 17.790 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 17.808 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 17.433 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 17.463 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 17.140 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 17.150 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 17.048 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 17.104 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 17.202 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 16.924 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 16.342 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 17.198 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 16.895 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 13.247 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 13.733 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 14.084 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 13.247 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 13.247 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 13.531 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 13.569 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+--------+------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                 ;
+--------------+------------------------+--------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 11.031 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 12.449 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 12.117 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 12.117 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 12.479 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 12.497 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 12.122 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 12.152 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 11.829 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 11.839 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 11.737 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 11.793 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 11.891 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 11.613 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 11.031 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 11.887 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 11.584 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 9.502  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 9.988  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 10.339 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 9.502  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 9.502  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 9.786  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 9.824  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+--------+------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 16.342    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 17.760    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 17.428    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 17.428    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 17.790    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 17.808    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 17.433    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 17.463    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 17.140    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 17.150    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 17.048    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 17.104    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 17.202    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 16.924    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 16.342    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 17.198    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 16.895    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 13.247    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 13.733    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 14.084    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 13.247    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 13.247    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 13.531    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 13.569    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 11.031    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 12.449    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 12.117    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 12.117    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 12.479    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 12.497    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 12.122    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 12.152    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 11.829    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 11.839    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 11.737    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 11.793    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 11.891    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 11.613    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 11.031    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 11.887    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 11.584    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 9.502     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 9.988     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 10.339    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 9.502     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 9.502     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 9.786     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 9.824     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; gen6mhz:inst1|count[2] ; -3.433 ; -270.898      ;
; clock_50mhz            ; 0.526  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.730 ; -1.730        ;
; gen6mhz:inst1|count[2] ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.380 ; -4.380        ;
; gen6mhz:inst1|count[2] ; -0.500 ; -142.000      ;
+------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                                        ;
+--------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -3.433 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.466      ;
; -3.433 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.466      ;
; -3.433 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.466      ;
; -3.421 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.448      ;
; -3.421 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.448      ;
; -3.421 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.448      ;
; -3.418 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.009      ; 4.459      ;
; -3.400 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.433      ;
; -3.400 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.433      ;
; -3.400 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.433      ;
; -3.388 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.415      ;
; -3.388 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.415      ;
; -3.388 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.415      ;
; -3.385 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.009      ; 4.426      ;
; -3.383 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.416      ;
; -3.383 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.416      ;
; -3.383 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.416      ;
; -3.371 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.398      ;
; -3.371 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.398      ;
; -3.371 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.398      ;
; -3.368 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.009      ; 4.409      ;
; -3.368 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.401      ;
; -3.368 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.401      ;
; -3.368 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.401      ;
; -3.356 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.383      ;
; -3.356 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.383      ;
; -3.356 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.383      ;
; -3.353 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.009      ; 4.394      ;
; -3.343 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.376      ;
; -3.343 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.376      ;
; -3.343 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.376      ;
; -3.331 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.358      ;
; -3.331 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.358      ;
; -3.331 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.358      ;
; -3.328 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.009      ; 4.369      ;
; -3.305 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.331      ;
; -3.305 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.331      ;
; -3.305 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.331      ;
; -3.305 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.338      ;
; -3.305 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.338      ;
; -3.305 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.338      ;
; -3.293 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.320      ;
; -3.293 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.320      ;
; -3.293 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.320      ;
; -3.290 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.009      ; 4.331      ;
; -3.283 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.316      ;
; -3.283 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.316      ;
; -3.283 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.316      ;
; -3.272 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.298      ;
; -3.272 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.298      ;
; -3.272 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.298      ;
; -3.271 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[0]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.003      ; 4.306      ;
; -3.271 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.003      ; 4.306      ;
; -3.271 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.003      ; 4.306      ;
; -3.271 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.003      ; 4.306      ;
; -3.271 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[4]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.003      ; 4.306      ;
; -3.271 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.003      ; 4.306      ;
; -3.271 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[6]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.003      ; 4.306      ;
; -3.271 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.298      ;
; -3.271 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.298      ;
; -3.271 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.298      ;
; -3.269 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.302      ;
; -3.269 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.302      ;
; -3.269 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.302      ;
; -3.268 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.009      ; 4.309      ;
; -3.257 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.284      ;
; -3.257 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.284      ;
; -3.257 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.284      ;
; -3.255 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.281      ;
; -3.255 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.281      ;
; -3.255 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.281      ;
; -3.254 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.009      ; 4.295      ;
; -3.251 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.284      ;
; -3.251 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.284      ;
; -3.251 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.284      ;
; -3.250 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.283      ;
; -3.250 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.283      ;
; -3.250 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.283      ;
; -3.240 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.266      ;
; -3.240 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.266      ;
; -3.240 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.266      ;
; -3.239 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.266      ;
; -3.239 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.266      ;
; -3.239 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.266      ;
; -3.238 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.265      ;
; -3.238 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.265      ;
; -3.238 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.265      ;
; -3.237 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|cy[0]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.273      ;
; -3.237 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|cy[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.273      ;
; -3.237 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|cy[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.273      ;
; -3.237 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|cy[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.273      ;
; -3.237 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|cy[4]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.273      ;
; -3.237 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.273      ;
; -3.237 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|cy[6]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.273      ;
; -3.236 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.269      ;
; -3.236 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.269      ;
; -3.236 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.269      ;
; -3.236 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.009      ; 4.277      ;
; -3.235 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.009      ; 4.276      ;
; -3.224 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.251      ;
+--------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50mhz'                                                                                                         ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.526 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.506      ;
; 0.633 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.398      ;
; 0.665 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 2.110 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 1.804      ; 0.367      ;
; 2.610 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 1.804      ; 0.367      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -1.730 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 1.804      ; 0.367      ;
; -1.230 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 1.804      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.246  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.399      ;
; 0.354  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.506      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                                 ;
+-------+---------------------------------------------------+----------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+----------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|index[3]                       ; gpu:inst2|spi:spi1|index[3]                        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|index[0]                       ; gpu:inst2|spi:spi1|index[0]                        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|index[2]                       ; gpu:inst2|spi:spi1|index[2]                        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|index[1]                       ; gpu:inst2|spi:spi1|index[1]                        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|packet_num[0]          ; gpu:inst2|decoder:decoder1|packet_num[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|packet_num[2]          ; gpu:inst2|decoder:decoder1|packet_num[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|packet_num[1]          ; gpu:inst2|decoder:decoder1|packet_num[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|en[2]                  ; gpu:inst2|decoder:decoder1|en[2]                   ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|en[1]                  ; gpu:inst2|decoder:decoder1|en[1]                   ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_rect:rect1|started      ; gpu:inst2|draw:draw1|draw_rect:rect1|started       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|en[3]                  ; gpu:inst2|decoder:decoder1|en[3]                   ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|setup         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|decoder_claim          ; gpu:inst2|decoder:decoder1|decoder_claim           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|int_ready              ; gpu:inst2|decoder:decoder1|int_ready               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|asb                    ; gpu:inst2|decoder:decoder1|asb                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.394      ;
; 0.248 ; gpu:inst2|decoder:decoder1|timeout_count[13]      ; gpu:inst2|decoder:decoder1|timeout_count[13]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.400      ;
; 0.253 ; gpu:inst2|spi:spi1|spi_rx_data[1]                 ; gpu:inst2|decoder:decoder1|current_instruction[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.405      ;
; 0.335 ; gpu:inst2|spi:spi1|spi_rx_data[6]                 ; gpu:inst2|spi:spi1|spi_rx_data[7]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; gpu:inst2|spi:spi1|spi_rx_data[2]                 ; gpu:inst2|spi:spi1|spi_rx_data[3]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.491      ;
; 0.360 ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; gpu:inst2|spi:spi1|index[0]                       ; gpu:inst2|spi:spi1|index[1]                        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gpu:inst2|decoder:decoder1|timeout_count[11]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gpu:inst2|decoder:decoder1|timeout_count[12]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; gpu:inst2|spi:spi1|index[3]                       ; gpu:inst2|spi:spi1|index[0]                        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; gpu:inst2|spi:spi1|index[0]                       ; gpu:inst2|spi:spi1|index[2]                        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gpu:inst2|decoder:decoder1|timeout_count[6]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gpu:inst2|decoder:decoder1|timeout_count[10]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; gpu:inst2|spi:spi1|spi_rx_data[1]                 ; gpu:inst2|decoder:decoder1|current_instruction[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.381 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.533      ;
; 0.385 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.537      ;
; 0.390 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.542      ;
; 0.391 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.543      ;
; 0.391 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.543      ;
; 0.393 ; gpu:inst2|spi:spi1|spi_rx_data[0]                 ; gpu:inst2|decoder:decoder1|current_instruction[0]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.545      ;
; 0.409 ; gpu:inst2|spi:spi1|spi_rx_data[3]                 ; gpu:inst2|spi:spi1|spi_rx_data[4]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.561      ;
; 0.420 ; gpu:inst2|spi:spi1|spi_rx_data[4]                 ; gpu:inst2|spi:spi1|spi_rx_data[5]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.572      ;
; 0.421 ; gpu:inst2|spi:spi1|spi_rx_data[5]                 ; gpu:inst2|spi:spi1|spi_rx_data[6]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.573      ;
; 0.431 ; gpu:inst2|spi:spi1|spi_rx_data[1]                 ; gpu:inst2|spi:spi1|spi_rx_data[2]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 0.584      ;
; 0.433 ; gpu:inst2|spi:spi1|spi_rx_data[0]                 ; gpu:inst2|spi:spi1|spi_rx_data[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.585      ;
; 0.443 ; gpu:inst2|spi:spi1|index[3]                       ; gpu:inst2|spi:spi1|spi_data_available              ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.595      ;
; 0.458 ; gpu:inst2|spi:spi1|spi_rx_data[2]                 ; gpu:inst2|decoder:decoder1|current_instruction[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 0.609      ;
; 0.465 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done  ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[4]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.617      ;
; 0.465 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done  ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[5]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.617      ;
; 0.467 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done  ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[7]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.619      ;
; 0.472 ; gpu:inst2|spi:spi1|spi_rx_data[0]                 ; gpu:inst2|decoder:decoder1|current_instruction[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.624      ;
; 0.473 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done  ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[2]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.625      ;
; 0.474 ; gpu:inst2|spi:spi1|index[2]                       ; gpu:inst2|spi:spi1|spi_data_available              ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.626      ;
; 0.477 ; gpu:inst2|spi:spi1|spi_data_available             ; gpu:inst2|decoder:decoder1|prev_spi_data_available ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.004      ; 0.633      ;
; 0.482 ; gpu:inst2|spi:spi1|spi_rx_data[0]                 ; gpu:inst2|decoder:decoder1|current_instruction[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.634      ;
; 0.498 ; gpu:inst2|decoder:decoder1|packet_num[0]          ; gpu:inst2|decoder:decoder1|packet_num[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 0.649      ;
; 0.498 ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gpu:inst2|decoder:decoder1|timeout_count[10]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; gpu:inst2|spi:spi1|index[1]                       ; gpu:inst2|spi:spi1|spi_data_available              ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.653      ;
; 0.505 ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gpu:inst2|decoder:decoder1|timeout_count[13]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gpu:inst2|decoder:decoder1|timeout_count[12]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; gpu:inst2|decoder:decoder1|y[0]                   ; gpu:inst2|draw:draw1|draw_line:line1|cy[0]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.009      ; 0.674      ;
; 0.513 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[2]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.003      ; 0.668      ;
; 0.513 ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gpu:inst2|decoder:decoder1|timeout_count[11]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done  ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[0]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 0.668      ;
; 0.516 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done  ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[3]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 0.669      ;
; 0.516 ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.668      ;
; 0.521 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.673      ;
; 0.523 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.675      ;
; 0.527 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[7]        ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[7]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.679      ;
; 0.529 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; gpu:inst2|decoder:decoder1|w[6]                   ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[6]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[5]        ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[5]         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gpu:inst2|decoder:decoder1|timeout_count[11]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.688      ;
+-------+---------------------------------------------------+----------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|prev_spi_data_available ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|prev_spi_data_available ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]                    ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; SPICLK    ; gen6mhz:inst1|count[2] ; 2.165 ; 2.165 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI   ; gen6mhz:inst1|count[2] ; 2.160 ; 2.160 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 4.875 ; 4.875 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; SPICLK    ; gen6mhz:inst1|count[2] ; -2.045 ; -2.045 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI   ; gen6mhz:inst1|count[2] ; -2.040 ; -2.040 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; -2.405 ; -2.405 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 6.945 ; 6.945 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 6.251 ; 6.251 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 6.348 ; 6.348 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 6.281 ; 6.281 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 6.464 ; 6.464 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 6.466 ; 6.466 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 6.249 ; 6.249 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 6.206 ; 6.206 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 6.383 ; 6.383 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 6.799 ; 6.799 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 6.694 ; 6.694 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 6.945 ; 6.945 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 6.185 ; 6.185 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 6.499 ; 6.499 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 6.667 ; 6.667 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 6.743 ; 6.743 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 6.393 ; 6.393 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 6.688 ; 6.688 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 6.688 ; 6.688 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 6.541 ; 6.541 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 6.351 ; 6.351 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 6.463 ; 6.463 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 6.453 ; 6.453 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 6.487 ; 6.487 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 6.457 ; 6.457 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 4.801 ; 4.801 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 4.833 ; 4.833 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 6.609 ; 6.609 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 4.428 ; 4.428 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 4.343 ; 4.343 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 4.659 ; 4.659 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 4.086 ; 4.086 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 4.144 ; 4.144 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 4.313 ; 4.313 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 4.187 ; 4.187 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 4.659 ; 4.659 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 4.551 ; 4.551 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 4.399 ; 4.399 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 4.272 ; 4.272 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 4.218 ; 4.218 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 4.846 ; 4.846 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 4.095 ; 4.095 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 4.031 ; 4.031 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 4.465 ; 4.465 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 4.458 ; 4.458 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 4.170 ; 4.170 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 4.168 ; 4.168 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 4.260 ; 4.260 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 4.443 ; 4.443 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 4.757 ; 4.757 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 4.791 ; 4.791 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 4.833 ; 4.833 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 4.274 ; 4.274 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 4.473 ; 4.473 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 4.299 ; 4.299 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 4.568 ; 4.568 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 4.688 ; 4.688 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 4.737 ; 4.737 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 4.734 ; 4.734 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 4.846 ; 4.846 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 4.716 ; 4.716 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 4.745 ; 4.745 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 4.522 ; 4.522 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 4.808 ; 4.808 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 4.797 ; 4.797 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 4.690 ; 4.690 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 4.662 ; 4.662 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 4.544 ; 4.544 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 4.684 ; 4.684 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 5.953 ; 5.953 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 5.953 ; 5.953 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 5.772 ; 5.772 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 5.800 ; 5.800 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 5.760 ; 5.760 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 6.077 ; 6.077 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 6.022 ; 6.022 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 5.886 ; 5.886 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 6.065 ; 6.065 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 6.077 ; 6.077 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 4.831 ; 4.831 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 6.018 ; 6.018 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 5.766 ; 5.766 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 5.845 ; 5.845 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 6.018 ; 6.018 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 5.988 ; 5.988 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 4.841 ; 4.841 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 2.283 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 2.435 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 3.971 ; 3.971 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 4.124 ; 4.124 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 4.221 ; 4.221 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 4.151 ; 4.151 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 4.317 ; 4.317 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 4.098 ; 4.098 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 4.148 ; 4.148 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 4.136 ; 4.136 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 4.144 ; 4.144 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 4.559 ; 4.559 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 4.439 ; 4.439 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 4.590 ; 4.590 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 4.302 ; 4.302 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 4.276 ; 4.276 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 4.457 ; 4.457 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 3.971 ; 3.971 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 4.452 ; 4.452 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 3.861 ; 3.861 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 4.197 ; 4.197 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 4.175 ; 4.175 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 3.861 ; 3.861 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 3.968 ; 3.968 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 3.962 ; 3.962 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 4.108 ; 4.108 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 4.709 ; 2.283 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 4.317 ; 4.317 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 4.280 ; 4.280 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 4.861 ; 2.435 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 4.428 ; 4.428 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 4.343 ; 4.343 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 4.086 ; 4.086 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 4.086 ; 4.086 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 4.144 ; 4.144 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 4.313 ; 4.313 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 4.187 ; 4.187 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 4.659 ; 4.659 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 4.551 ; 4.551 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 4.399 ; 4.399 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 4.272 ; 4.272 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 4.218 ; 4.218 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 4.004 ; 4.004 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 4.068 ; 4.068 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 4.004 ; 4.004 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 4.357 ; 4.357 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 4.436 ; 4.436 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 4.143 ; 4.143 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 4.150 ; 4.150 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 4.237 ; 4.237 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 4.302 ; 4.302 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 4.679 ; 4.679 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 4.720 ; 4.720 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 4.760 ; 4.760 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 4.134 ; 4.134 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 4.393 ; 4.393 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 4.165 ; 4.165 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 4.431 ; 4.431 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 4.550 ; 4.550 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 4.583 ; 4.583 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 4.584 ; 4.584 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 4.703 ; 4.703 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 4.573 ; 4.573 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 4.604 ; 4.604 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 4.432 ; 4.432 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 4.727 ; 4.727 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 4.717 ; 4.717 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 4.603 ; 4.603 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 4.582 ; 4.582 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 4.459 ; 4.459 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 4.595 ; 4.595 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 4.737 ; 4.737 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 4.918 ; 4.918 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 4.737 ; 4.737 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 4.777 ; 4.777 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 4.737 ; 4.737 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 4.849 ; 4.849 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 4.985 ; 4.985 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 4.849 ; 4.849 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 5.029 ; 5.029 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 5.041 ; 5.041 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 4.278 ; 4.278 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 4.504 ; 4.504 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 4.504 ; 4.504 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 4.583 ; 4.583 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 4.989 ; 4.989 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 4.959 ; 4.959 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 4.357 ; 4.357 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 2.283 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 2.435 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SPICLK      ; debug5      ; 5.086 ;       ;       ; 5.086 ;
; SPIMOSI     ; debug6      ; 5.073 ;       ;       ; 5.073 ;
; VGACOLOR[0] ; vga_b[2]    ; 6.330 ;       ;       ; 6.330 ;
; VGACOLOR[0] ; vga_b[3]    ; 6.290 ;       ;       ; 6.290 ;
; VGACOLOR[1] ; vga_b[0]    ; 6.176 ;       ;       ; 6.176 ;
; VGACOLOR[1] ; vga_b[1]    ; 5.995 ;       ;       ; 5.995 ;
; VGACOLOR[2] ; vga_g[2]    ; 6.248 ;       ;       ; 6.248 ;
; VGACOLOR[2] ; vga_g[3]    ; 6.260 ;       ;       ; 6.260 ;
; VGACOLOR[3] ; vga_g[0]    ; 6.232 ;       ;       ; 6.232 ;
; VGACOLOR[3] ; vga_g[1]    ; 6.096 ;       ;       ; 6.096 ;
; VGACOLOR[4] ; vga_r[2]    ; 6.196 ;       ;       ; 6.196 ;
; VGACOLOR[4] ; vga_r[3]    ; 6.166 ;       ;       ; 6.166 ;
; VGACOLOR[5] ; vga_r[0]    ; 6.125 ;       ;       ; 6.125 ;
; VGACOLOR[5] ; vga_r[1]    ; 6.204 ;       ;       ; 6.204 ;
; debug_in    ; debug3      ;       ; 5.342 ; 5.342 ;       ;
; debug_in    ; int_ready   ;       ; 5.132 ; 5.132 ;       ;
; reset       ; RAMADDR[0]  ; 9.084 ; 9.084 ; 9.084 ; 9.084 ;
; reset       ; RAMADDR[1]  ; 8.959 ; 8.959 ; 8.959 ; 8.959 ;
; reset       ; RAMADDR[2]  ; 8.959 ; 8.959 ; 8.959 ; 8.959 ;
; reset       ; RAMADDR[3]  ; 9.114 ; 9.114 ; 9.114 ; 9.114 ;
; reset       ; RAMADDR[4]  ; 9.119 ; 9.119 ; 9.119 ; 9.119 ;
; reset       ; RAMADDR[5]  ; 8.965 ; 8.965 ; 8.965 ; 8.965 ;
; reset       ; RAMADDR[6]  ; 8.983 ; 8.983 ; 8.983 ; 8.983 ;
; reset       ; RAMADDR[7]  ; 8.868 ; 8.868 ; 8.868 ; 8.868 ;
; reset       ; RAMADDR[8]  ; 8.878 ; 8.878 ; 8.878 ; 8.878 ;
; reset       ; RAMADDR[9]  ; 8.798 ; 8.798 ; 8.798 ; 8.798 ;
; reset       ; RAMADDR[10] ; 8.890 ; 8.890 ; 8.890 ; 8.890 ;
; reset       ; RAMADDR[11] ; 8.896 ; 8.896 ; 8.896 ; 8.896 ;
; reset       ; RAMADDR[12] ; 8.793 ; 8.793 ; 8.793 ; 8.793 ;
; reset       ; RAMADDR[13] ; 8.576 ; 8.576 ; 8.576 ; 8.576 ;
; reset       ; RAMADDR[14] ; 8.903 ; 8.903 ; 8.903 ; 8.903 ;
; reset       ; RAMADDR[15] ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; reset       ; RAMDATA[0]  ; 7.992 ; 7.817 ; 7.817 ; 7.992 ;
; reset       ; RAMDATA[1]  ; 7.845 ; 7.691 ; 7.691 ; 7.845 ;
; reset       ; RAMDATA[2]  ; 7.655 ; 7.480 ; 7.480 ; 7.655 ;
; reset       ; RAMDATA[3]  ; 7.767 ; 7.592 ; 7.592 ; 7.767 ;
; reset       ; RAMDATA[4]  ; 7.757 ; 7.582 ; 7.582 ; 7.757 ;
; reset       ; RAMDATA[5]  ; 7.791 ; 7.616 ; 7.616 ; 7.791 ;
; reset       ; RAMWE       ; 7.761 ; 7.586 ; 7.586 ; 7.761 ;
; reset       ; debug0      ;       ; 6.619 ; 6.619 ;       ;
; reset       ; debug1      ;       ; 6.727 ; 6.727 ;       ;
; reset       ; debug2      ; 7.913 ; 7.738 ; 7.738 ; 7.913 ;
; reset       ; debug4      ;       ; 4.914 ; 4.914 ;       ;
; reset       ; vga_b[0]    ; 6.737 ;       ;       ; 6.737 ;
; reset       ; vga_b[1]    ; 6.556 ;       ;       ; 6.556 ;
; reset       ; vga_b[2]    ; 6.463 ;       ;       ; 6.463 ;
; reset       ; vga_b[3]    ; 6.423 ;       ;       ; 6.423 ;
; reset       ; vga_g[0]    ; 6.805 ;       ;       ; 6.805 ;
; reset       ; vga_g[1]    ; 6.669 ;       ;       ; 6.669 ;
; reset       ; vga_g[2]    ; 6.847 ;       ;       ; 6.847 ;
; reset       ; vga_g[3]    ; 6.859 ;       ;       ; 6.859 ;
; reset       ; vga_hsync   ;       ; 6.725 ; 6.725 ;       ;
; reset       ; vga_r[0]    ; 6.743 ;       ;       ; 6.743 ;
; reset       ; vga_r[1]    ; 6.822 ;       ;       ; 6.822 ;
; reset       ; vga_r[2]    ; 6.811 ;       ;       ; 6.811 ;
; reset       ; vga_r[3]    ; 6.781 ;       ;       ; 6.781 ;
; reset       ; vga_vsync   ;       ; 6.659 ; 6.659 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SPICLK      ; debug5      ; 5.086 ;       ;       ; 5.086 ;
; SPIMOSI     ; debug6      ; 5.073 ;       ;       ; 5.073 ;
; VGACOLOR[0] ; vga_b[2]    ; 6.330 ;       ;       ; 6.330 ;
; VGACOLOR[0] ; vga_b[3]    ; 6.290 ;       ;       ; 6.290 ;
; VGACOLOR[1] ; vga_b[0]    ; 6.176 ;       ;       ; 6.176 ;
; VGACOLOR[1] ; vga_b[1]    ; 5.995 ;       ;       ; 5.995 ;
; VGACOLOR[2] ; vga_g[2]    ; 6.248 ;       ;       ; 6.248 ;
; VGACOLOR[2] ; vga_g[3]    ; 6.260 ;       ;       ; 6.260 ;
; VGACOLOR[3] ; vga_g[0]    ; 6.232 ;       ;       ; 6.232 ;
; VGACOLOR[3] ; vga_g[1]    ; 6.096 ;       ;       ; 6.096 ;
; VGACOLOR[4] ; vga_r[2]    ; 6.196 ;       ;       ; 6.196 ;
; VGACOLOR[4] ; vga_r[3]    ; 6.166 ;       ;       ; 6.166 ;
; VGACOLOR[5] ; vga_r[0]    ; 6.125 ;       ;       ; 6.125 ;
; VGACOLOR[5] ; vga_r[1]    ; 6.204 ;       ;       ; 6.204 ;
; debug_in    ; debug3      ;       ; 5.342 ; 5.342 ;       ;
; debug_in    ; int_ready   ;       ; 5.132 ; 5.132 ;       ;
; reset       ; RAMADDR[0]  ; 6.538 ; 6.538 ; 6.538 ; 6.538 ;
; reset       ; RAMADDR[1]  ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; reset       ; RAMADDR[2]  ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; reset       ; RAMADDR[3]  ; 6.568 ; 6.568 ; 6.568 ; 6.568 ;
; reset       ; RAMADDR[4]  ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; reset       ; RAMADDR[5]  ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; reset       ; RAMADDR[6]  ; 6.437 ; 6.437 ; 6.437 ; 6.437 ;
; reset       ; RAMADDR[7]  ; 6.322 ; 6.322 ; 6.322 ; 6.322 ;
; reset       ; RAMADDR[8]  ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; reset       ; RAMADDR[9]  ; 6.252 ; 6.252 ; 6.252 ; 6.252 ;
; reset       ; RAMADDR[10] ; 6.344 ; 6.344 ; 6.344 ; 6.344 ;
; reset       ; RAMADDR[11] ; 6.350 ; 6.350 ; 6.350 ; 6.350 ;
; reset       ; RAMADDR[12] ; 6.247 ; 6.247 ; 6.247 ; 6.247 ;
; reset       ; RAMADDR[13] ; 6.030 ; 6.030 ; 6.030 ; 6.030 ;
; reset       ; RAMADDR[14] ; 6.357 ; 6.357 ; 6.357 ; 6.357 ;
; reset       ; RAMADDR[15] ; 6.239 ; 6.239 ; 6.239 ; 6.239 ;
; reset       ; RAMDATA[0]  ; 7.157 ; 7.157 ; 7.157 ; 7.157 ;
; reset       ; RAMDATA[1]  ; 7.302 ; 7.302 ; 7.302 ; 7.302 ;
; reset       ; RAMDATA[2]  ; 6.929 ; 6.929 ; 6.929 ; 6.929 ;
; reset       ; RAMDATA[3]  ; 6.929 ; 6.929 ; 6.929 ; 6.929 ;
; reset       ; RAMDATA[4]  ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; reset       ; RAMDATA[5]  ; 7.068 ; 7.068 ; 7.068 ; 7.068 ;
; reset       ; RAMWE       ; 5.219 ; 7.372 ; 7.372 ; 5.219 ;
; reset       ; debug0      ;       ; 6.619 ; 6.619 ;       ;
; reset       ; debug1      ;       ; 6.727 ; 6.727 ;       ;
; reset       ; debug2      ; 5.371 ; 7.524 ; 7.524 ; 5.371 ;
; reset       ; debug4      ;       ; 4.914 ; 4.914 ;       ;
; reset       ; vga_b[0]    ; 6.737 ;       ;       ; 6.737 ;
; reset       ; vga_b[1]    ; 6.556 ;       ;       ; 6.556 ;
; reset       ; vga_b[2]    ; 6.463 ;       ;       ; 6.463 ;
; reset       ; vga_b[3]    ; 6.423 ;       ;       ; 6.423 ;
; reset       ; vga_g[0]    ; 6.805 ;       ;       ; 6.805 ;
; reset       ; vga_g[1]    ; 6.669 ;       ;       ; 6.669 ;
; reset       ; vga_g[2]    ; 6.847 ;       ;       ; 6.847 ;
; reset       ; vga_g[3]    ; 6.859 ;       ;       ; 6.859 ;
; reset       ; vga_hsync   ;       ; 6.725 ; 6.725 ;       ;
; reset       ; vga_r[0]    ; 6.743 ;       ;       ; 6.743 ;
; reset       ; vga_r[1]    ; 6.822 ;       ;       ; 6.822 ;
; reset       ; vga_r[2]    ; 6.811 ;       ;       ; 6.811 ;
; reset       ; vga_r[3]    ; 6.781 ;       ;       ; 6.781 ;
; reset       ; vga_vsync   ;       ; 6.659 ; 6.659 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------+
; Output Enable Times                                                                        ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 7.272 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 7.780 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 7.655 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 7.655 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 7.810 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 7.815 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 7.661 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 7.679 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 7.564 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 7.574 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 7.494 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 7.586 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 7.592 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 7.489 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 7.272 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 7.599 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 7.481 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 6.014 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 6.242 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 6.387 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 6.014 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 6.014 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 6.118 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 6.153 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-------+------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 5.283 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 5.791 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 5.666 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 5.666 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 5.821 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 5.826 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 5.672 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 5.690 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 5.575 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 5.585 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 5.505 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 5.597 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 5.603 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 5.500 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 5.283 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 5.610 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 5.492 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 4.648 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 4.876 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 5.021 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 4.648 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 4.648 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 4.752 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 4.787 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-------+------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 7.272     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 7.780     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 7.655     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 7.655     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 7.810     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 7.815     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 7.661     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 7.679     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 7.564     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 7.574     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 7.494     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 7.586     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 7.592     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 7.489     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 7.272     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 7.599     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 7.481     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 6.014     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 6.242     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 6.387     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 6.014     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 6.014     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 6.118     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 6.153     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 5.283     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 5.791     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 5.666     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 5.666     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 5.821     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 5.826     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 5.672     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 5.690     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 5.575     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 5.585     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 5.505     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 5.597     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 5.603     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 5.500     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 5.283     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 5.610     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 5.492     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 4.648     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 4.876     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 5.021     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 4.648     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 4.648     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 4.752     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 4.787     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Clock                   ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -11.058  ; -2.703 ; N/A      ; N/A     ; -1.631              ;
;  clock_50mhz            ; -0.208   ; -2.703 ; N/A      ; N/A     ; -1.631              ;
;  gen6mhz:inst1|count[2] ; -11.058  ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS         ; -946.712 ; -2.703 ; 0.0      ; 0.0     ; -178.821            ;
;  clock_50mhz            ; -0.208   ; -2.703 ; N/A      ; N/A     ; -5.297              ;
;  gen6mhz:inst1|count[2] ; -946.504 ; 0.000  ; N/A      ; N/A     ; -173.524            ;
+-------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; SPICLK    ; gen6mhz:inst1|count[2] ; 4.559  ; 4.559  ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI   ; gen6mhz:inst1|count[2] ; 4.560  ; 4.560  ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 11.773 ; 11.773 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; SPICLK    ; gen6mhz:inst1|count[2] ; -2.045 ; -2.045 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI   ; gen6mhz:inst1|count[2] ; -2.040 ; -2.040 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; -2.405 ; -2.405 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 15.607 ; 15.607 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 14.054 ; 14.054 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 14.245 ; 14.245 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 14.118 ; 14.118 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 14.507 ; 14.507 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 14.494 ; 14.494 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 13.981 ; 13.981 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 13.878 ; 13.878 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 14.136 ; 14.136 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 15.419 ; 15.419 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 15.078 ; 15.078 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 15.607 ; 15.607 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 13.607 ; 13.607 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 14.410 ; 14.410 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 14.937 ; 14.937 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 15.141 ; 15.141 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 14.327 ; 14.327 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 14.955 ; 14.955 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 14.955 ; 14.955 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 14.565 ; 14.565 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 14.181 ; 14.181 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 14.472 ; 14.472 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 14.457 ; 14.457 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 14.475 ; 14.475 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 14.474 ; 14.474 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 10.020 ; 10.020 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 10.066 ; 10.066 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 14.824 ; 14.824 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 8.962  ; 8.962  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 8.719  ; 8.719  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 9.307  ; 9.307  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 8.032  ; 8.032  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 8.231  ; 8.231  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 8.381  ; 8.381  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 8.169  ; 8.169  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 9.307  ; 9.307  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 9.205  ; 9.205  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 8.734  ; 8.734  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 8.300  ; 8.300  ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 8.542  ; 8.542  ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 10.133 ; 10.133 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 8.190  ; 8.190  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 7.953  ; 7.953  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 9.074  ; 9.074  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 9.120  ; 9.120  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 8.277  ; 8.277  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 8.267  ; 8.267  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 8.541  ; 8.541  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 9.081  ; 9.081  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 9.940  ; 9.940  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 10.033 ; 10.033 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 10.133 ; 10.133 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 8.581  ; 8.581  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 8.998  ; 8.998  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 8.608  ; 8.608  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 9.483  ; 9.483  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 9.810  ; 9.810  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 9.854  ; 9.854  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 9.844  ; 9.844  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 10.049 ; 10.049 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 9.838  ; 9.838  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 9.880  ; 9.880  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 9.368  ; 9.368  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 9.921  ; 9.921  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 9.895  ; 9.895  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 9.757  ; 9.757  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 9.718  ; 9.718  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 9.398  ; 9.398  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 9.747  ; 9.747  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 12.904 ; 12.904 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 12.904 ; 12.904 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 12.520 ; 12.520 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 12.552 ; 12.552 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 12.512 ; 12.512 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 13.215 ; 13.215 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 13.130 ; 13.130 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 12.808 ; 12.808 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 13.201 ; 13.201 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 13.215 ; 13.215 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 9.965  ; 9.965  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 13.125 ; 13.125 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 12.412 ; 12.412 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 12.655 ; 12.655 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 13.125 ; 13.125 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 13.095 ; 13.095 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 10.047 ; 10.047 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 5.100  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 5.450  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 3.971 ; 3.971 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 4.124 ; 4.124 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 4.221 ; 4.221 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 4.151 ; 4.151 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 4.317 ; 4.317 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 4.098 ; 4.098 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 4.148 ; 4.148 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 4.136 ; 4.136 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 4.144 ; 4.144 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 4.559 ; 4.559 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 4.439 ; 4.439 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 4.590 ; 4.590 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 4.302 ; 4.302 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 4.276 ; 4.276 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 4.457 ; 4.457 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 3.971 ; 3.971 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 4.452 ; 4.452 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 3.861 ; 3.861 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 4.197 ; 4.197 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 4.175 ; 4.175 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 3.861 ; 3.861 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 3.968 ; 3.968 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 3.962 ; 3.962 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 4.108 ; 4.108 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 4.709 ; 2.283 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 4.317 ; 4.317 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 4.280 ; 4.280 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 4.861 ; 2.435 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 4.428 ; 4.428 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 4.343 ; 4.343 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 4.086 ; 4.086 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 4.086 ; 4.086 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 4.144 ; 4.144 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 4.313 ; 4.313 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 4.187 ; 4.187 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 4.659 ; 4.659 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 4.551 ; 4.551 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 4.399 ; 4.399 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 4.272 ; 4.272 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 4.218 ; 4.218 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 4.004 ; 4.004 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 4.068 ; 4.068 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 4.004 ; 4.004 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 4.357 ; 4.357 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 4.436 ; 4.436 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 4.143 ; 4.143 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 4.150 ; 4.150 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 4.237 ; 4.237 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 4.302 ; 4.302 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 4.679 ; 4.679 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 4.720 ; 4.720 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 4.760 ; 4.760 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 4.134 ; 4.134 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 4.393 ; 4.393 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 4.165 ; 4.165 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 4.431 ; 4.431 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 4.550 ; 4.550 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 4.583 ; 4.583 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 4.584 ; 4.584 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 4.703 ; 4.703 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 4.573 ; 4.573 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 4.604 ; 4.604 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 4.432 ; 4.432 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 4.727 ; 4.727 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 4.717 ; 4.717 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 4.603 ; 4.603 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 4.582 ; 4.582 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 4.459 ; 4.459 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 4.595 ; 4.595 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 4.737 ; 4.737 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 4.918 ; 4.918 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 4.737 ; 4.737 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 4.777 ; 4.777 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 4.737 ; 4.737 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 4.849 ; 4.849 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 4.985 ; 4.985 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 4.849 ; 4.849 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 5.029 ; 5.029 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 5.041 ; 5.041 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 4.278 ; 4.278 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 4.504 ; 4.504 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 4.504 ; 4.504 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 4.583 ; 4.583 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 4.989 ; 4.989 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 4.959 ; 4.959 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 4.357 ; 4.357 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 2.283 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 2.435 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+-------+-------+------------+------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SPICLK      ; debug5      ; 9.663  ;        ;        ; 9.663  ;
; SPIMOSI     ; debug6      ; 9.641  ;        ;        ; 9.641  ;
; VGACOLOR[0] ; vga_b[2]    ; 12.799 ;        ;        ; 12.799 ;
; VGACOLOR[0] ; vga_b[3]    ; 12.759 ;        ;        ; 12.759 ;
; VGACOLOR[1] ; vga_b[0]    ; 12.340 ;        ;        ; 12.340 ;
; VGACOLOR[1] ; vga_b[1]    ; 11.956 ;        ;        ; 11.956 ;
; VGACOLOR[2] ; vga_g[2]    ; 12.603 ;        ;        ; 12.603 ;
; VGACOLOR[2] ; vga_g[3]    ; 12.617 ;        ;        ; 12.617 ;
; VGACOLOR[3] ; vga_g[0]    ; 12.560 ;        ;        ; 12.560 ;
; VGACOLOR[3] ; vga_g[1]    ; 12.238 ;        ;        ; 12.238 ;
; VGACOLOR[4] ; vga_r[2]    ; 12.495 ;        ;        ; 12.495 ;
; VGACOLOR[4] ; vga_r[3]    ; 12.465 ;        ;        ; 12.465 ;
; VGACOLOR[5] ; vga_r[0]    ; 12.275 ;        ;        ; 12.275 ;
; VGACOLOR[5] ; vga_r[1]    ; 12.518 ;        ;        ; 12.518 ;
; debug_in    ; debug3      ;        ; 10.353 ; 10.353 ;        ;
; debug_in    ; int_ready   ;        ; 9.933  ; 9.933  ;        ;
; reset       ; RAMADDR[0]  ; 19.927 ; 19.927 ; 19.927 ; 19.927 ;
; reset       ; RAMADDR[1]  ; 19.595 ; 19.595 ; 19.595 ; 19.595 ;
; reset       ; RAMADDR[2]  ; 19.595 ; 19.595 ; 19.595 ; 19.595 ;
; reset       ; RAMADDR[3]  ; 19.957 ; 19.957 ; 19.957 ; 19.957 ;
; reset       ; RAMADDR[4]  ; 19.975 ; 19.975 ; 19.975 ; 19.975 ;
; reset       ; RAMADDR[5]  ; 19.600 ; 19.600 ; 19.600 ; 19.600 ;
; reset       ; RAMADDR[6]  ; 19.630 ; 19.630 ; 19.630 ; 19.630 ;
; reset       ; RAMADDR[7]  ; 19.307 ; 19.307 ; 19.307 ; 19.307 ;
; reset       ; RAMADDR[8]  ; 19.317 ; 19.317 ; 19.317 ; 19.317 ;
; reset       ; RAMADDR[9]  ; 19.215 ; 19.215 ; 19.215 ; 19.215 ;
; reset       ; RAMADDR[10] ; 19.271 ; 19.271 ; 19.271 ; 19.271 ;
; reset       ; RAMADDR[11] ; 19.369 ; 19.369 ; 19.369 ; 19.369 ;
; reset       ; RAMADDR[12] ; 19.091 ; 19.091 ; 19.091 ; 19.091 ;
; reset       ; RAMADDR[13] ; 18.509 ; 18.509 ; 18.509 ; 18.509 ;
; reset       ; RAMADDR[14] ; 19.365 ; 19.365 ; 19.365 ; 19.365 ;
; reset       ; RAMADDR[15] ; 19.062 ; 19.062 ; 19.062 ; 19.062 ;
; reset       ; RAMDATA[0]  ; 17.122 ; 16.584 ; 16.584 ; 17.122 ;
; reset       ; RAMDATA[1]  ; 16.732 ; 16.251 ; 16.251 ; 16.732 ;
; reset       ; RAMDATA[2]  ; 16.348 ; 15.810 ; 15.810 ; 16.348 ;
; reset       ; RAMDATA[3]  ; 16.639 ; 16.101 ; 16.101 ; 16.639 ;
; reset       ; RAMDATA[4]  ; 16.624 ; 16.086 ; 16.086 ; 16.624 ;
; reset       ; RAMDATA[5]  ; 16.642 ; 16.104 ; 16.104 ; 16.642 ;
; reset       ; RAMWE       ; 16.641 ; 16.103 ; 16.103 ; 16.641 ;
; reset       ; debug0      ;        ; 13.597 ; 13.597 ;        ;
; reset       ; debug1      ;        ; 13.844 ; 13.844 ;        ;
; reset       ; debug2      ; 16.991 ; 16.453 ; 16.453 ; 16.991 ;
; reset       ; debug4      ;        ; 9.274  ; 9.274  ;        ;
; reset       ; vga_b[0]    ; 13.640 ;        ;        ; 13.640 ;
; reset       ; vga_b[1]    ; 13.256 ;        ;        ; 13.256 ;
; reset       ; vga_b[2]    ; 12.957 ;        ;        ; 12.957 ;
; reset       ; vga_b[3]    ; 12.917 ;        ;        ; 12.917 ;
; reset       ; vga_g[0]    ; 13.864 ;        ;        ; 13.864 ;
; reset       ; vga_g[1]    ; 13.542 ;        ;        ; 13.542 ;
; reset       ; vga_g[2]    ; 13.933 ;        ;        ; 13.933 ;
; reset       ; vga_g[3]    ; 13.947 ;        ;        ; 13.947 ;
; reset       ; vga_hsync   ;        ; 13.743 ; 13.743 ;        ;
; reset       ; vga_r[0]    ; 13.737 ;        ;        ; 13.737 ;
; reset       ; vga_r[1]    ; 13.980 ;        ;        ; 13.980 ;
; reset       ; vga_r[2]    ; 13.871 ;        ;        ; 13.871 ;
; reset       ; vga_r[3]    ; 13.841 ;        ;        ; 13.841 ;
; reset       ; vga_vsync   ;        ; 13.624 ; 13.624 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SPICLK      ; debug5      ; 5.086 ;       ;       ; 5.086 ;
; SPIMOSI     ; debug6      ; 5.073 ;       ;       ; 5.073 ;
; VGACOLOR[0] ; vga_b[2]    ; 6.330 ;       ;       ; 6.330 ;
; VGACOLOR[0] ; vga_b[3]    ; 6.290 ;       ;       ; 6.290 ;
; VGACOLOR[1] ; vga_b[0]    ; 6.176 ;       ;       ; 6.176 ;
; VGACOLOR[1] ; vga_b[1]    ; 5.995 ;       ;       ; 5.995 ;
; VGACOLOR[2] ; vga_g[2]    ; 6.248 ;       ;       ; 6.248 ;
; VGACOLOR[2] ; vga_g[3]    ; 6.260 ;       ;       ; 6.260 ;
; VGACOLOR[3] ; vga_g[0]    ; 6.232 ;       ;       ; 6.232 ;
; VGACOLOR[3] ; vga_g[1]    ; 6.096 ;       ;       ; 6.096 ;
; VGACOLOR[4] ; vga_r[2]    ; 6.196 ;       ;       ; 6.196 ;
; VGACOLOR[4] ; vga_r[3]    ; 6.166 ;       ;       ; 6.166 ;
; VGACOLOR[5] ; vga_r[0]    ; 6.125 ;       ;       ; 6.125 ;
; VGACOLOR[5] ; vga_r[1]    ; 6.204 ;       ;       ; 6.204 ;
; debug_in    ; debug3      ;       ; 5.342 ; 5.342 ;       ;
; debug_in    ; int_ready   ;       ; 5.132 ; 5.132 ;       ;
; reset       ; RAMADDR[0]  ; 6.538 ; 6.538 ; 6.538 ; 6.538 ;
; reset       ; RAMADDR[1]  ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; reset       ; RAMADDR[2]  ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; reset       ; RAMADDR[3]  ; 6.568 ; 6.568 ; 6.568 ; 6.568 ;
; reset       ; RAMADDR[4]  ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; reset       ; RAMADDR[5]  ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; reset       ; RAMADDR[6]  ; 6.437 ; 6.437 ; 6.437 ; 6.437 ;
; reset       ; RAMADDR[7]  ; 6.322 ; 6.322 ; 6.322 ; 6.322 ;
; reset       ; RAMADDR[8]  ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; reset       ; RAMADDR[9]  ; 6.252 ; 6.252 ; 6.252 ; 6.252 ;
; reset       ; RAMADDR[10] ; 6.344 ; 6.344 ; 6.344 ; 6.344 ;
; reset       ; RAMADDR[11] ; 6.350 ; 6.350 ; 6.350 ; 6.350 ;
; reset       ; RAMADDR[12] ; 6.247 ; 6.247 ; 6.247 ; 6.247 ;
; reset       ; RAMADDR[13] ; 6.030 ; 6.030 ; 6.030 ; 6.030 ;
; reset       ; RAMADDR[14] ; 6.357 ; 6.357 ; 6.357 ; 6.357 ;
; reset       ; RAMADDR[15] ; 6.239 ; 6.239 ; 6.239 ; 6.239 ;
; reset       ; RAMDATA[0]  ; 7.157 ; 7.157 ; 7.157 ; 7.157 ;
; reset       ; RAMDATA[1]  ; 7.302 ; 7.302 ; 7.302 ; 7.302 ;
; reset       ; RAMDATA[2]  ; 6.929 ; 6.929 ; 6.929 ; 6.929 ;
; reset       ; RAMDATA[3]  ; 6.929 ; 6.929 ; 6.929 ; 6.929 ;
; reset       ; RAMDATA[4]  ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; reset       ; RAMDATA[5]  ; 7.068 ; 7.068 ; 7.068 ; 7.068 ;
; reset       ; RAMWE       ; 5.219 ; 7.372 ; 7.372 ; 5.219 ;
; reset       ; debug0      ;       ; 6.619 ; 6.619 ;       ;
; reset       ; debug1      ;       ; 6.727 ; 6.727 ;       ;
; reset       ; debug2      ; 5.371 ; 7.524 ; 7.524 ; 5.371 ;
; reset       ; debug4      ;       ; 4.914 ; 4.914 ;       ;
; reset       ; vga_b[0]    ; 6.737 ;       ;       ; 6.737 ;
; reset       ; vga_b[1]    ; 6.556 ;       ;       ; 6.556 ;
; reset       ; vga_b[2]    ; 6.463 ;       ;       ; 6.463 ;
; reset       ; vga_b[3]    ; 6.423 ;       ;       ; 6.423 ;
; reset       ; vga_g[0]    ; 6.805 ;       ;       ; 6.805 ;
; reset       ; vga_g[1]    ; 6.669 ;       ;       ; 6.669 ;
; reset       ; vga_g[2]    ; 6.847 ;       ;       ; 6.847 ;
; reset       ; vga_g[3]    ; 6.859 ;       ;       ; 6.859 ;
; reset       ; vga_hsync   ;       ; 6.725 ; 6.725 ;       ;
; reset       ; vga_r[0]    ; 6.743 ;       ;       ; 6.743 ;
; reset       ; vga_r[1]    ; 6.822 ;       ;       ; 6.822 ;
; reset       ; vga_r[2]    ; 6.811 ;       ;       ; 6.811 ;
; reset       ; vga_r[3]    ; 6.781 ;       ;       ; 6.781 ;
; reset       ; vga_vsync   ;       ; 6.659 ; 6.659 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 415283   ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 415283   ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 201   ; 201  ;
; Unconstrained Output Ports      ; 82    ; 82   ;
; Unconstrained Output Port Paths ; 1132  ; 1132 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 15 14:28:16 2013
Info: Command: quartus_sta de1 -c top_de1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_de1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gen6mhz:inst1|count[2] gen6mhz:inst1|count[2]
    Info (332105): create_clock -period 1.000 -name clock_50mhz clock_50mhz
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.058
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.058      -946.504 gen6mhz:inst1|count[2] 
    Info (332119):    -0.208        -0.208 clock_50mhz 
Info (332146): Worst-case hold slack is -2.703
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.703        -2.703 clock_50mhz 
    Info (332119):     0.445         0.000 gen6mhz:inst1|count[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -5.297 clock_50mhz 
    Info (332119):    -0.611      -173.524 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.433
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.433      -270.898 gen6mhz:inst1|count[2] 
    Info (332119):     0.526         0.000 clock_50mhz 
Info (332146): Worst-case hold slack is -1.730
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.730        -1.730 clock_50mhz 
    Info (332119):     0.215         0.000 gen6mhz:inst1|count[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -4.380 clock_50mhz 
    Info (332119):    -0.500      -142.000 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 474 megabytes
    Info: Processing ended: Sun Dec 15 14:28:18 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


