library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;  -- para conversão de inteiro para std_logic_vector

entity lab04_tb is
end entity lab04_tb;

architecture test of lab04_tb is

    -- Sinais internos para conectar no DUT (Device Under Test)
    signal SW_tb   : std_logic_vector(2 downto 0);
    signal LEDR_tb : std_logic_vector(1 downto 0);

    -- Componente que será testado
    component lab04 is
        port (
            SW   : in  std_logic_vector(2 downto 0);
            LEDR : out std_logic_vector(1 downto 0)
        );
    end component;

begin

    -- Instancia o DUT (lab04) e conecta aos sinais do testbench
    DUT: lab04
        port map (
            SW   => SW_tb,
            LEDR => LEDR_tb
        );

    -- Processo de geração de estímulos
    stim_proc: process
    begin
        -- Vamos aplicar todas as combinações de SW_tb de 0 a 7
        for i in 0 to 7 loop
            SW_tb <= std_logic_vector(to_unsigned(i, 3));
            wait for 10 ns;  -- Espera um tempo para observar saídas em simulação
        end loop;

        -- Espera indefinidamente para encerrar a simulação
        wait;
    end process;

end architecture test;
