TimeQuest Timing Analyzer report for Complete_Clock
Tue Sep 24 18:37:47 2013
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width
 11. Clock to Output Times
 12. Minimum Clock to Output Times
 13. Propagation Delay
 14. Minimum Propagation Delay
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Progagation Delay
 38. Minimum Progagation Delay
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Slow Corner Signal Integrity Metrics
 42. Fast Corner Signal Integrity Metrics
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Complete_Clock                                                 ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C10E144C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                     ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; Clock Name                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                          ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; CP                                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CP }                                           ;
; cp:TIM|out                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cp:TIM|out }                                   ;
; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Divided_Frequency:U0|counter10:DU2|Q[3] }      ;
; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { top_clock:U1|counter60:UT1|counter10:U0|Q[0] } ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                          ;
+------------+-----------------+----------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note                                                          ;
+------------+-----------------+----------------------------------------------+---------------------------------------------------------------+
; 267.88 MHz ; 250.0 MHz       ; CP                                           ; limit due to minimum period restriction (max I/O toggle rate) ;
; 334.78 MHz ; 334.78 MHz      ; cp:TIM|out                                   ;                                                               ;
; 342.58 MHz ; 342.58 MHz      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;                                                               ;
; 514.93 MHz ; 350.02 MHz      ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                   ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CP                                           ; -2.733 ; -28.576       ;
; cp:TIM|out                                   ; -1.987 ; -15.301       ;
; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; -1.919 ; -15.401       ;
; Divided_Frequency:U0|counter10:DU2|Q[3]      ; -0.942 ; -2.670        ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                    ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; cp:TIM|out                                   ; -0.518 ; -0.970        ;
; CP                                           ; -0.318 ; -0.318        ;
; Divided_Frequency:U0|counter10:DU2|Q[3]      ; -0.270 ; -0.377        ;
; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 0.454  ; 0.000         ;
+----------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width                                                                                                                                    ;
+--------+--------------+----------------+-------+------------------+----------------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type             ; Clock                                        ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+-------+------------------+----------------------------------------------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; CP                                           ; Rise       ; CP                                           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[0]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[1]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[2]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[3]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[0]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[1]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[2]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[3]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[0]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[1]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[2]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[0]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[10]                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[11]                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[12]                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[13]                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[14]                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[15]                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[1]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[2]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[3]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[4]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[5]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[6]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[7]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[8]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[9]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|out                                   ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[0]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[1]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[2]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[3]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[0]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[1]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[2]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[3]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[1] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[2] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[3] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter6:U1|Q[0]  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter6:U1|Q[1]  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter6:U1|Q[2]  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter6:U1|Q[3]  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[0] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[1] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[2] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[3] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[0]  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[1]  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[2]  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[3]  ;
; 0.020  ; 0.039        ; 0.220          ; 0.201 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[0]           ;
; 0.020  ; 0.039        ; 0.220          ; 0.201 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[1]           ;
; 0.020  ; 0.039        ; 0.220          ; 0.201 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[2]           ;
; 0.020  ; 0.039        ; 0.220          ; 0.201 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[3]           ;
; 0.020  ; 0.039        ; 0.220          ; 0.201 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[0]           ;
; 0.020  ; 0.039        ; 0.220          ; 0.201 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[1]           ;
; 0.020  ; 0.039        ; 0.220          ; 0.201 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[2]           ;
; 0.020  ; 0.039        ; 0.220          ; 0.201 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[3]           ;
; 0.096  ; 0.153        ; 0.220          ; 0.163 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[0]      ;
; 0.096  ; 0.153        ; 0.220          ; 0.163 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[1]      ;
; 0.096  ; 0.153        ; 0.220          ; 0.163 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[3]      ;
; 0.097  ; 0.153        ; 0.220          ; 0.164 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[0]      ;
; 0.097  ; 0.153        ; 0.220          ; 0.164 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[1]      ;
; 0.097  ; 0.153        ; 0.220          ; 0.164 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[2]      ;
; 0.097  ; 0.153        ; 0.220          ; 0.164 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[3]      ;
; 0.097  ; 0.153        ; 0.220          ; 0.164 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[2]      ;
; 0.097  ; 0.153        ; 0.220          ; 0.164 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[0]      ;
; 0.097  ; 0.153        ; 0.220          ; 0.164 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[1]      ;
; 0.097  ; 0.153        ; 0.220          ; 0.164 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[2]      ;
; 0.097  ; 0.153        ; 0.220          ; 0.164 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ;
; 0.100  ; 0.197        ; 0.220          ; 0.123 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[0] ;
; 0.100  ; 0.197        ; 0.220          ; 0.123 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[1] ;
; 0.100  ; 0.197        ; 0.220          ; 0.123 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[2] ;
; 0.100  ; 0.197        ; 0.220          ; 0.123 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[3] ;
; 0.100  ; 0.197        ; 0.220          ; 0.123 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[0]  ;
; 0.100  ; 0.197        ; 0.220          ; 0.123 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[1]  ;
; 0.100  ; 0.197        ; 0.220          ; 0.123 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[2]  ;
; 0.100  ; 0.197        ; 0.220          ; 0.123 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[3]  ;
; 0.200  ; 0.339        ; 0.220          ; 0.081 ; High Pulse Width ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; 0.200  ; 0.339        ; 0.220          ; 0.081 ; High Pulse Width ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[1] ;
; 0.200  ; 0.339        ; 0.220          ; 0.081 ; High Pulse Width ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[2] ;
; 0.200  ; 0.339        ; 0.220          ; 0.081 ; High Pulse Width ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[3] ;
; 0.249  ; 0.307        ; 0.220          ; 0.162 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[0]                                ;
; 0.249  ; 0.307        ; 0.220          ; 0.162 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[10]                               ;
; 0.249  ; 0.307        ; 0.220          ; 0.162 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[11]                               ;
; 0.249  ; 0.307        ; 0.220          ; 0.162 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[12]                               ;
; 0.249  ; 0.307        ; 0.220          ; 0.162 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[13]                               ;
; 0.249  ; 0.307        ; 0.220          ; 0.162 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[14]                               ;
; 0.249  ; 0.307        ; 0.220          ; 0.162 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[15]                               ;
; 0.249  ; 0.307        ; 0.220          ; 0.162 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[1]                                ;
; 0.249  ; 0.307        ; 0.220          ; 0.162 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[2]                                ;
; 0.249  ; 0.307        ; 0.220          ; 0.162 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[3]                                ;
; 0.249  ; 0.307        ; 0.220          ; 0.162 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[4]                                ;
; 0.249  ; 0.307        ; 0.220          ; 0.162 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[5]                                ;
; 0.249  ; 0.307        ; 0.220          ; 0.162 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[6]                                ;
; 0.249  ; 0.307        ; 0.220          ; 0.162 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[7]                                ;
+--------+--------------+----------------+-------+------------------+----------------------------------------------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; ALARM     ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; 9.626  ; 9.114  ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ;
; ALARM     ; cp:TIM|out                                   ; 13.890 ; 13.089 ; Rise       ; cp:TIM|out                                   ;
; ALARM     ; cp:TIM|out                                   ;        ; 10.236 ; Fall       ; cp:TIM|out                                   ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.492 ; 9.858  ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 15.555 ; 14.936 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD1[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 14.233 ; 13.647 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 12.203 ; 11.835 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 12.524 ; 12.126 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 14.233 ; 13.647 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 12.588 ; 12.289 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.154 ; 10.833 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.901 ; 10.696 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 12.212 ; 12.513 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.567 ; 10.316 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD2[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 14.344 ; 13.782 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.543 ; 11.351 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.722 ; 11.455 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.764 ; 11.598 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.802 ; 11.563 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.832 ; 11.526 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 14.344 ; 13.782 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.663 ; 11.957 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.091 ; 10.969 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; ALARM     ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; 8.568  ; 8.040  ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ;
; ALARM     ; cp:TIM|out                                   ; 6.475  ; 10.644 ; Rise       ; cp:TIM|out                                   ;
; ALARM     ; cp:TIM|out                                   ;        ; 6.015  ; Fall       ; cp:TIM|out                                   ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 6.739  ; 9.550  ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 9.478  ; 6.392  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD1[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 9.757  ; 9.414  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.919 ; 10.568 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.272 ; 10.904 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 13.119 ; 12.422 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.285 ; 11.005 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 9.918  ; 9.587  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.151 ; 9.849  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.323 ; 11.681 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 9.757  ; 9.414  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD2[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.486 ; 10.352 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.713 ; 10.452 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.993 ; 10.603 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.076 ; 10.718 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.973 ; 10.660 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.704 ; 10.377 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 13.525 ; 12.851 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.814 ; 11.145 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.486 ; 10.352 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; CtrlBell   ; ALARM       ;        ; 9.569  ; 10.162 ;        ;
; Mode       ; BCD1[0]     ;        ; 8.987  ; 9.612  ;        ;
; Mode       ; BCD1[1]     ;        ; 9.328  ; 9.965  ;        ;
; Mode       ; BCD1[2]     ;        ; 10.815 ; 11.768 ;        ;
; Mode       ; BCD1[3]     ;        ; 9.437  ; 10.013 ;        ;
; Mode       ; BCD1[4]     ;        ; 8.884  ; 9.506  ;        ;
; Mode       ; BCD1[5]     ;        ; 8.629  ; 9.195  ;        ;
; Mode       ; BCD1[6]     ; 10.160 ;        ;        ; 10.803 ;
; Mode       ; BCD1[7]     ; 9.334  ;        ;        ; 9.268  ;
; Mode       ; BCD2[0]     ;        ; 8.148  ; 8.716  ;        ;
; Mode       ; BCD2[1]     ;        ; 8.311  ; 8.913  ;        ;
; Mode       ; BCD2[2]     ;        ; 8.434  ; 8.999  ;        ;
; Mode       ; BCD2[3]     ;        ; 8.365  ; 8.976  ;        ;
; Mode       ; BCD2[4]     ;        ; 8.482  ; 9.040  ;        ;
; Mode       ; BCD2[5]     ;        ; 10.585 ; 11.560 ;        ;
; Mode       ; BCD2[6]     ; 8.679  ;        ;        ; 9.317  ;
; Mode       ; BCD2[7]     ; 8.779  ;        ;        ; 8.818  ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+-------------+-------+--------+--------+--------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF     ;
+------------+-------------+-------+--------+--------+--------+
; CtrlBell   ; ALARM       ;       ; 9.261  ; 9.836  ;        ;
; Mode       ; BCD1[0]     ;       ; 8.744  ; 9.350  ;        ;
; Mode       ; BCD1[1]     ;       ; 9.073  ; 9.688  ;        ;
; Mode       ; BCD1[2]     ;       ; 10.572 ; 11.506 ;        ;
; Mode       ; BCD1[3]     ;       ; 9.175  ; 9.733  ;        ;
; Mode       ; BCD1[4]     ;       ; 8.645  ; 9.246  ;        ;
; Mode       ; BCD1[5]     ;       ; 8.400  ; 8.947  ;        ;
; Mode       ; BCD1[6]     ; 9.875 ;        ;        ; 10.498 ;
; Mode       ; BCD1[7]     ; 9.060 ;        ;        ; 8.983  ;
; Mode       ; BCD2[0]     ;       ; 7.938  ; 8.487  ;        ;
; Mode       ; BCD2[1]     ;       ; 8.100  ; 8.682  ;        ;
; Mode       ; BCD2[2]     ;       ; 8.214  ; 8.761  ;        ;
; Mode       ; BCD2[3]     ;       ; 8.151  ; 8.743  ;        ;
; Mode       ; BCD2[4]     ;       ; 8.261  ; 8.801  ;        ;
; Mode       ; BCD2[5]     ;       ; 10.353 ; 11.307 ;        ;
; Mode       ; BCD2[6]     ; 8.448 ;        ;        ; 9.065  ;
; Mode       ; BCD2[7]     ; 8.549 ;        ;        ; 8.581  ;
+------------+-------------+-------+--------+--------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                           ;
+------------+-----------------+----------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note                                                          ;
+------------+-----------------+----------------------------------------------+---------------------------------------------------------------+
; 286.53 MHz ; 250.0 MHz       ; CP                                           ; limit due to minimum period restriction (max I/O toggle rate) ;
; 353.23 MHz ; 350.02 MHz      ; cp:TIM|out                                   ; limit due to minimum period restriction (tmin)                ;
; 381.97 MHz ; 350.02 MHz      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; limit due to minimum period restriction (tmin)                ;
; 567.21 MHz ; 350.02 MHz      ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                    ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CP                                           ; -2.490 ; -24.443       ;
; cp:TIM|out                                   ; -1.831 ; -13.633       ;
; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; -1.618 ; -12.986       ;
; Divided_Frequency:U0|counter10:DU2|Q[3]      ; -0.763 ; -1.900        ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                     ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; cp:TIM|out                                   ; -0.499 ; -0.916        ;
; Divided_Frequency:U0|counter10:DU2|Q[3]      ; -0.269 ; -0.397        ;
; CP                                           ; -0.214 ; -0.214        ;
; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 0.402  ; 0.000         ;
+----------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width                                                                                                                                     ;
+--------+--------------+----------------+-------+------------------+----------------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type             ; Clock                                        ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+-------+------------------+----------------------------------------------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; CP                                           ; Rise       ; CP                                           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[0]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[1]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[2]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[3]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[0]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[1]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[2]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[3]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[0]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[1]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[2]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[0]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[10]                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[11]                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[12]                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[13]                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[14]                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[15]                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[1]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[2]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[3]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[4]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[5]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[6]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[7]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[8]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|cnt[9]                                ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; CP                                           ; Rise       ; cp:TIM|out                                   ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[0]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[1]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[2]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[3]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[0]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[1]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[2]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[3]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[1] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[2] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[3] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter6:U1|Q[0]  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter6:U1|Q[1]  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter6:U1|Q[2]  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter6:U1|Q[3]  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[0] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[1] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[2] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[3] ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[0]  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[1]  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[2]  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[3]  ;
; 0.004  ; 0.039        ; 0.216          ; 0.181 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[0]           ;
; 0.004  ; 0.039        ; 0.216          ; 0.181 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[1]           ;
; 0.004  ; 0.039        ; 0.216          ; 0.181 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[2]           ;
; 0.004  ; 0.039        ; 0.216          ; 0.181 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[3]           ;
; 0.004  ; 0.039        ; 0.216          ; 0.181 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[0]           ;
; 0.004  ; 0.039        ; 0.216          ; 0.181 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[1]           ;
; 0.004  ; 0.039        ; 0.216          ; 0.181 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[2]           ;
; 0.004  ; 0.039        ; 0.216          ; 0.181 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[3]           ;
; 0.011  ; 0.083        ; 0.216          ; 0.144 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[0]      ;
; 0.011  ; 0.083        ; 0.216          ; 0.144 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[1]      ;
; 0.011  ; 0.083        ; 0.216          ; 0.144 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[2]      ;
; 0.011  ; 0.083        ; 0.216          ; 0.144 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[3]      ;
; 0.011  ; 0.082        ; 0.216          ; 0.145 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[0]      ;
; 0.011  ; 0.082        ; 0.216          ; 0.145 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[1]      ;
; 0.011  ; 0.083        ; 0.216          ; 0.144 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[2]      ;
; 0.011  ; 0.082        ; 0.216          ; 0.145 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[3]      ;
; 0.011  ; 0.083        ; 0.216          ; 0.144 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[0]      ;
; 0.011  ; 0.083        ; 0.216          ; 0.144 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[1]      ;
; 0.011  ; 0.083        ; 0.216          ; 0.144 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[2]      ;
; 0.011  ; 0.083        ; 0.216          ; 0.144 ; High Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ;
; 0.107  ; 0.218        ; 0.216          ; 0.105 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[0] ;
; 0.107  ; 0.218        ; 0.216          ; 0.105 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[1] ;
; 0.107  ; 0.218        ; 0.216          ; 0.105 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[2] ;
; 0.107  ; 0.218        ; 0.216          ; 0.105 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[3] ;
; 0.107  ; 0.218        ; 0.216          ; 0.105 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[0]  ;
; 0.107  ; 0.218        ; 0.216          ; 0.105 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[1]  ;
; 0.107  ; 0.218        ; 0.216          ; 0.105 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[2]  ;
; 0.107  ; 0.218        ; 0.216          ; 0.105 ; High Pulse Width ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[3]  ;
; 0.135  ; 0.280        ; 0.216          ; 0.071 ; High Pulse Width ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; 0.135  ; 0.280        ; 0.216          ; 0.071 ; High Pulse Width ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[1] ;
; 0.135  ; 0.280        ; 0.216          ; 0.071 ; High Pulse Width ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[2] ;
; 0.135  ; 0.280        ; 0.216          ; 0.071 ; High Pulse Width ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[3] ;
; 0.181  ; 0.253        ; 0.216          ; 0.144 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[0]                                ;
; 0.181  ; 0.252        ; 0.216          ; 0.145 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[10]                               ;
; 0.181  ; 0.252        ; 0.216          ; 0.145 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[11]                               ;
; 0.181  ; 0.252        ; 0.216          ; 0.145 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[12]                               ;
; 0.181  ; 0.252        ; 0.216          ; 0.145 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[13]                               ;
; 0.181  ; 0.252        ; 0.216          ; 0.145 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[14]                               ;
; 0.181  ; 0.252        ; 0.216          ; 0.145 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[15]                               ;
; 0.181  ; 0.252        ; 0.216          ; 0.145 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[1]                                ;
; 0.181  ; 0.252        ; 0.216          ; 0.145 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[2]                                ;
; 0.181  ; 0.252        ; 0.216          ; 0.145 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[3]                                ;
; 0.181  ; 0.252        ; 0.216          ; 0.145 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[4]                                ;
; 0.181  ; 0.252        ; 0.216          ; 0.145 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[5]                                ;
; 0.181  ; 0.252        ; 0.216          ; 0.145 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[6]                                ;
; 0.181  ; 0.252        ; 0.216          ; 0.145 ; High Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[7]                                ;
+--------+--------------+----------------+-------+------------------+----------------------------------------------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; ALARM     ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; 9.228  ; 8.546  ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ;
; ALARM     ; cp:TIM|out                                   ; 13.331 ; 12.154 ; Rise       ; cp:TIM|out                                   ;
; ALARM     ; cp:TIM|out                                   ;        ; 9.458  ; Fall       ; cp:TIM|out                                   ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.175 ; 9.249  ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 14.705 ; 13.930 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD1[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 13.527 ; 12.889 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.603 ; 11.105 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.920 ; 11.347 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 13.527 ; 12.889 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.975 ; 11.505 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.618 ; 10.064 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.333 ; 10.006 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.397 ; 11.916 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 9.946  ; 9.692  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD2[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 13.726 ; 13.035 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.954 ; 10.642 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.140 ; 10.767 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.141 ; 10.903 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.209 ; 10.854 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.209 ; 10.726 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 13.726 ; 13.035 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.932 ; 11.330 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.398 ; 10.284 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; ALARM     ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; 8.232  ; 7.576  ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ;
; ALARM     ; cp:TIM|out                                   ; 6.284  ; 9.914  ; Rise       ; cp:TIM|out                                   ;
; ALARM     ; cp:TIM|out                                   ;        ; 5.645  ; Fall       ; cp:TIM|out                                   ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 6.542  ; 8.967  ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 9.095  ; 5.981  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD1[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 9.228  ; 8.847  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.315 ; 9.847  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.694 ; 10.123 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 12.521 ; 11.674 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.670 ; 10.229 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 9.444  ; 8.933  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 9.625  ; 9.160  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.506 ; 11.066 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 9.228  ; 8.847  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD2[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 9.868  ; 9.674  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.066 ; 9.701  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.387 ; 9.853  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.498 ; 9.972  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.321 ; 9.911  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.163 ; 9.674  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 12.833 ; 12.067 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.033 ; 10.462 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 9.868  ; 9.707  ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+-------------+-------+--------+--------+--------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF     ;
+------------+-------------+-------+--------+--------+--------+
; CtrlBell   ; ALARM       ;       ; 8.933  ; 9.433  ;        ;
; Mode       ; BCD1[0]     ;       ; 8.409  ; 8.936  ;        ;
; Mode       ; BCD1[1]     ;       ; 8.698  ; 9.280  ;        ;
; Mode       ; BCD1[2]     ;       ; 10.216 ; 11.095 ;        ;
; Mode       ; BCD1[3]     ;       ; 8.803  ; 9.322  ;        ;
; Mode       ; BCD1[4]     ;       ; 8.296  ; 8.861  ;        ;
; Mode       ; BCD1[5]     ;       ; 8.052  ; 8.536  ;        ;
; Mode       ; BCD1[6]     ; 9.452 ;        ;        ; 10.104 ;
; Mode       ; BCD1[7]     ; 8.852 ;        ;        ; 8.495  ;
; Mode       ; BCD2[0]     ;       ; 7.585  ; 8.120  ;        ;
; Mode       ; BCD2[1]     ;       ; 7.745  ; 8.318  ;        ;
; Mode       ; BCD2[2]     ;       ; 7.874  ; 8.361  ;        ;
; Mode       ; BCD2[3]     ;       ; 7.799  ; 8.374  ;        ;
; Mode       ; BCD2[4]     ;       ; 7.921  ; 8.405  ;        ;
; Mode       ; BCD2[5]     ;       ; 9.984  ; 10.912 ;        ;
; Mode       ; BCD2[6]     ; 8.066 ;        ;        ; 8.670  ;
; Mode       ; BCD2[7]     ; 8.278 ;        ;        ; 8.082  ;
+------------+-------------+-------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+-------------+-------+-------+--------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR     ; FF    ;
+------------+-------------+-------+-------+--------+-------+
; CtrlBell   ; ALARM       ;       ; 8.664 ; 9.145  ;       ;
; Mode       ; BCD1[0]     ;       ; 8.190 ; 8.702  ;       ;
; Mode       ; BCD1[1]     ;       ; 8.468 ; 9.032  ;       ;
; Mode       ; BCD1[2]     ;       ; 9.997 ; 10.861 ;       ;
; Mode       ; BCD1[3]     ;       ; 8.568 ; 9.071  ;       ;
; Mode       ; BCD1[4]     ;       ; 8.079 ; 8.630  ;       ;
; Mode       ; BCD1[5]     ;       ; 7.846 ; 8.315  ;       ;
; Mode       ; BCD1[6]     ; 9.195 ;       ;        ; 9.829 ;
; Mode       ; BCD1[7]     ; 8.592 ;       ;        ; 8.245 ;
; Mode       ; BCD2[0]     ;       ; 7.398 ; 7.916  ;       ;
; Mode       ; BCD2[1]     ;       ; 7.556 ; 8.112  ;       ;
; Mode       ; BCD2[2]     ;       ; 7.675 ; 8.150  ;       ;
; Mode       ; BCD2[3]     ;       ; 7.608 ; 8.166  ;       ;
; Mode       ; BCD2[4]     ;       ; 7.721 ; 8.193  ;       ;
; Mode       ; BCD2[5]     ;       ; 9.776 ; 10.688 ;       ;
; Mode       ; BCD2[6]     ; 7.860 ;       ;        ; 8.447 ;
; Mode       ; BCD2[7]     ; 8.069 ;       ;        ; 7.877 ;
+------------+-------------+-------+-------+--------+-------+


+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                    ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CP                                           ; -0.499 ; -2.558        ;
; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; -0.264 ; -0.809        ;
; cp:TIM|out                                   ; -0.248 ; -0.897        ;
; Divided_Frequency:U0|counter10:DU2|Q[3]      ; 0.194  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                     ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; cp:TIM|out                                   ; -0.330 ; -0.575        ;
; CP                                           ; -0.214 ; -0.214        ;
; Divided_Frequency:U0|counter10:DU2|Q[3]      ; -0.117 ; -0.150        ;
; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 0.187  ; 0.000         ;
+----------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width                                                                                                                                    ;
+--------+--------------+----------------+-------+-----------------+----------------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type            ; Clock                                        ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+-------+-----------------+----------------------------------------------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate       ; CP                                           ; Rise       ; CP                                           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[0]      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[1]      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[2]      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[3]      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[0]      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[1]      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[2]      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[3]      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[0]      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[1]      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[2]      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[0]                                ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[10]                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[11]                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[12]                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[13]                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[14]                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[15]                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[1]                                ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[2]                                ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[3]                                ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[4]                                ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[5]                                ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[6]                                ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[7]                                ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[8]                                ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|cnt[9]                                ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; CP                                           ; Rise       ; cp:TIM|out                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[0]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[1]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[2]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntH[3]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[0]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[1]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[2]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter24:UT3|CntL[3]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter6:U1|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter6:U1|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter6:U1|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Rise       ; top_clock:U1|counter60:UT1|counter6:U1|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter10:U0|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period      ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Fall       ; top_clock:U1|counter60:UT2|counter6:U1|Q[3]  ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[0]                                ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[10]                               ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[11]                               ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[12]                               ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[13]                               ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[14]                               ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[15]                               ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[1]                                ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[2]                                ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[3]                                ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[4]                                ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[5]                                ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[6]                                ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[7]                                ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[8]                                ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|cnt[9]                                ;
; -0.296 ; -0.188       ; 0.184          ; 0.076 ; Low Pulse Width ; CP                                           ; Rise       ; cp:TIM|out                                   ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[0]|clk                               ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[10]|clk                              ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[11]|clk                              ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[12]|clk                              ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[13]|clk                              ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[14]|clk                              ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[15]|clk                              ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[1]|clk                               ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[2]|clk                               ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[3]|clk                               ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[4]|clk                               ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[5]|clk                               ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[6]|clk                               ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[7]|clk                               ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[8]|clk                               ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|cnt[9]|clk                               ;
; -0.116 ; -0.170       ; 0.000          ; 0.054 ; Low Pulse Width ; CP                                           ; Rise       ; TIM|out|clk                                  ;
; -0.093 ; -0.129       ; 0.000          ; 0.036 ; Low Pulse Width ; CP                                           ; Rise       ; CP~inputclkctrl|inclk[0]                     ;
; -0.093 ; -0.129       ; 0.000          ; 0.036 ; Low Pulse Width ; CP                                           ; Rise       ; CP~inputclkctrl|outclk                       ;
; -0.053 ; -0.053       ; 0.000          ; 0.000 ; Low Pulse Width ; CP                                           ; Rise       ; CP~input|o                                   ;
; 0.221  ; 0.331        ; 0.184          ; 0.074 ; Low Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[0]      ;
; 0.221  ; 0.331        ; 0.184          ; 0.074 ; Low Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[1]      ;
; 0.221  ; 0.331        ; 0.184          ; 0.074 ; Low Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[2]      ;
; 0.221  ; 0.331        ; 0.184          ; 0.074 ; Low Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU0|Q[3]      ;
; 0.221  ; 0.331        ; 0.184          ; 0.074 ; Low Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[0]      ;
; 0.221  ; 0.331        ; 0.184          ; 0.074 ; Low Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[1]      ;
; 0.221  ; 0.331        ; 0.184          ; 0.074 ; Low Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[2]      ;
; 0.221  ; 0.331        ; 0.184          ; 0.074 ; Low Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU1|Q[3]      ;
; 0.221  ; 0.331        ; 0.184          ; 0.074 ; Low Pulse Width ; cp:TIM|out                                   ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[0]      ;
+--------+--------------+----------------+-------+-----------------+----------------------------------------------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; ALARM     ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; 4.344 ; 4.483 ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ;
; ALARM     ; cp:TIM|out                                   ; 6.134 ; 6.459 ; Rise       ; cp:TIM|out                                   ;
; ALARM     ; cp:TIM|out                                   ;       ; 5.277 ; Fall       ; cp:TIM|out                                   ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.641 ; 4.908 ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 7.014 ; 7.127 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD1[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 7.047 ; 6.793 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.573 ; 5.639 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.709 ; 5.809 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 7.047 ; 6.793 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.783 ; 5.916 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.036 ; 5.177 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.024 ; 5.053 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.860 ; 5.744 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.892 ; 4.808 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD2[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 7.167 ; 6.969 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.342 ; 5.358 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.392 ; 5.437 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.483 ; 5.519 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.454 ; 5.465 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.426 ; 5.545 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 7.167 ; 6.969 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.619 ; 5.549 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.231 ; 5.123 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; ALARM     ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; 3.913 ; 4.010 ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ;
; ALARM     ; cp:TIM|out                                   ; 3.042 ; 5.252 ; Rise       ; cp:TIM|out                                   ;
; ALARM     ; cp:TIM|out                                   ;       ; 3.198 ; Fall       ; cp:TIM|out                                   ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 3.140 ; 4.765 ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.246 ; 3.333 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD1[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.532 ; 4.464 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.966 ; 5.009 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.116 ; 5.216 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 6.465 ; 6.304 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.169 ; 5.276 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.536 ; 4.617 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.617 ; 4.706 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.413 ; 5.320 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.532 ; 4.464 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD2[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.878 ; 4.869 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.878 ; 4.905 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.955 ; 5.029 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.031 ; 5.177 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.989 ; 5.007 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.915 ; 5.043 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 6.684 ; 6.506 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.164 ; 5.095 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.955 ; 4.869 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; CtrlBell   ; ALARM       ;       ; 4.707 ; 5.456 ;       ;
; Mode       ; BCD1[0]     ;       ; 4.383 ; 5.165 ;       ;
; Mode       ; BCD1[1]     ;       ; 4.567 ; 5.324 ;       ;
; Mode       ; BCD1[2]     ;       ; 5.663 ; 6.650 ;       ;
; Mode       ; BCD1[3]     ;       ; 4.658 ; 5.376 ;       ;
; Mode       ; BCD1[4]     ;       ; 4.311 ; 5.095 ;       ;
; Mode       ; BCD1[5]     ;       ; 4.167 ; 4.958 ;       ;
; Mode       ; BCD1[6]     ; 4.964 ;       ;       ; 5.688 ;
; Mode       ; BCD1[7]     ; 4.323 ;       ;       ; 5.127 ;
; Mode       ; BCD2[0]     ;       ; 3.972 ; 4.750 ;       ;
; Mode       ; BCD2[1]     ;       ; 4.030 ; 4.829 ;       ;
; Mode       ; BCD2[2]     ;       ; 4.142 ; 4.914 ;       ;
; Mode       ; BCD2[3]     ;       ; 4.073 ; 4.860 ;       ;
; Mode       ; BCD2[4]     ;       ; 4.171 ; 4.941 ;       ;
; Mode       ; BCD2[5]     ;       ; 5.596 ; 6.580 ;       ;
; Mode       ; BCD2[6]     ; 4.316 ;       ;       ; 5.047 ;
; Mode       ; BCD2[7]     ; 4.156 ;       ;       ; 4.960 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; CtrlBell   ; ALARM       ;       ; 4.555 ; 5.302 ;       ;
; Mode       ; BCD1[0]     ;       ; 4.266 ; 5.043 ;       ;
; Mode       ; BCD1[1]     ;       ; 4.443 ; 5.195 ;       ;
; Mode       ; BCD1[2]     ;       ; 5.546 ; 6.526 ;       ;
; Mode       ; BCD1[3]     ;       ; 4.529 ; 5.244 ;       ;
; Mode       ; BCD1[4]     ;       ; 4.196 ; 4.973 ;       ;
; Mode       ; BCD1[5]     ;       ; 4.058 ; 4.842 ;       ;
; Mode       ; BCD1[6]     ; 4.824 ;       ;       ; 5.546 ;
; Mode       ; BCD1[7]     ; 4.203 ;       ;       ; 4.988 ;
; Mode       ; BCD2[0]     ;       ; 3.871 ; 4.642 ;       ;
; Mode       ; BCD2[1]     ;       ; 3.929 ; 4.721 ;       ;
; Mode       ; BCD2[2]     ;       ; 4.035 ; 4.801 ;       ;
; Mode       ; BCD2[3]     ;       ; 3.971 ; 4.751 ;       ;
; Mode       ; BCD2[4]     ;       ; 4.064 ; 4.827 ;       ;
; Mode       ; BCD2[5]     ;       ; 5.483 ; 6.460 ;       ;
; Mode       ; BCD2[6]     ; 4.201 ;       ;       ; 4.928 ;
; Mode       ; BCD2[7]     ; 4.049 ;       ;       ; 4.843 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+-----------------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                         ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                              ; -2.733  ; -0.518 ; 0.0      ; 0.0     ; -3.000              ;
;  CP                                           ; -2.733  ; -0.318 ; N/A      ; N/A     ; N/A                 ;
;  Divided_Frequency:U0|counter10:DU2|Q[3]      ; -0.942  ; -0.270 ; N/A      ; N/A     ; N/A                 ;
;  cp:TIM|out                                   ; -1.987  ; -0.518 ; N/A      ; N/A     ; N/A                 ;
;  top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; -1.919  ; 0.187  ; N/A      ; N/A     ; N/A                 ;
; Design-wide TNS                               ; -61.948 ; -1.665 ; 0.0      ; 0.0     ; N/A                 ;
;  CP                                           ; -28.576 ; -0.318 ; N/A      ; N/A     ; N/A                 ;
;  Divided_Frequency:U0|counter10:DU2|Q[3]      ; -2.670  ; -0.397 ; N/A      ; N/A     ; N/A                 ;
;  cp:TIM|out                                   ; -15.301 ; -0.970 ; N/A      ; N/A     ; N/A                 ;
;  top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; -15.401 ; 0.000  ; N/A      ; N/A     ; N/A                 ;
+-----------------------------------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; ALARM     ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; 9.626  ; 9.114  ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ;
; ALARM     ; cp:TIM|out                                   ; 13.890 ; 13.089 ; Rise       ; cp:TIM|out                                   ;
; ALARM     ; cp:TIM|out                                   ;        ; 10.236 ; Fall       ; cp:TIM|out                                   ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.492 ; 9.858  ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 15.555 ; 14.936 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD1[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 14.233 ; 13.647 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 12.203 ; 11.835 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 12.524 ; 12.126 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 14.233 ; 13.647 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 12.588 ; 12.289 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.154 ; 10.833 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.901 ; 10.696 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 12.212 ; 12.513 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 10.567 ; 10.316 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD2[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 14.344 ; 13.782 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.543 ; 11.351 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.722 ; 11.455 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.764 ; 11.598 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.802 ; 11.563 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.832 ; 11.526 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 14.344 ; 13.782 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.663 ; 11.957 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 11.091 ; 10.969 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; ALARM     ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; 3.913 ; 4.010 ; Rise       ; Divided_Frequency:U0|counter10:DU2|Q[3]      ;
; ALARM     ; cp:TIM|out                                   ; 3.042 ; 5.252 ; Rise       ; cp:TIM|out                                   ;
; ALARM     ; cp:TIM|out                                   ;       ; 3.198 ; Fall       ; cp:TIM|out                                   ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 3.140 ; 4.765 ; Rise       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; ALARM     ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.246 ; 3.333 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD1[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.532 ; 4.464 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.966 ; 5.009 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.116 ; 5.216 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 6.465 ; 6.304 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.169 ; 5.276 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.536 ; 4.617 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.617 ; 4.706 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.413 ; 5.320 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD1[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.532 ; 4.464 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
; BCD2[*]   ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.878 ; 4.869 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[0]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.878 ; 4.905 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[1]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.955 ; 5.029 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[2]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.031 ; 5.177 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[3]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.989 ; 5.007 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[4]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.915 ; 5.043 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[5]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 6.684 ; 6.506 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[6]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 5.164 ; 5.095 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
;  BCD2[7]  ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 4.955 ; 4.869 ; Fall       ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; CtrlBell   ; ALARM       ;        ; 9.569  ; 10.162 ;        ;
; Mode       ; BCD1[0]     ;        ; 8.987  ; 9.612  ;        ;
; Mode       ; BCD1[1]     ;        ; 9.328  ; 9.965  ;        ;
; Mode       ; BCD1[2]     ;        ; 10.815 ; 11.768 ;        ;
; Mode       ; BCD1[3]     ;        ; 9.437  ; 10.013 ;        ;
; Mode       ; BCD1[4]     ;        ; 8.884  ; 9.506  ;        ;
; Mode       ; BCD1[5]     ;        ; 8.629  ; 9.195  ;        ;
; Mode       ; BCD1[6]     ; 10.160 ;        ;        ; 10.803 ;
; Mode       ; BCD1[7]     ; 9.334  ;        ;        ; 9.268  ;
; Mode       ; BCD2[0]     ;        ; 8.148  ; 8.716  ;        ;
; Mode       ; BCD2[1]     ;        ; 8.311  ; 8.913  ;        ;
; Mode       ; BCD2[2]     ;        ; 8.434  ; 8.999  ;        ;
; Mode       ; BCD2[3]     ;        ; 8.365  ; 8.976  ;        ;
; Mode       ; BCD2[4]     ;        ; 8.482  ; 9.040  ;        ;
; Mode       ; BCD2[5]     ;        ; 10.585 ; 11.560 ;        ;
; Mode       ; BCD2[6]     ; 8.679  ;        ;        ; 9.317  ;
; Mode       ; BCD2[7]     ; 8.779  ;        ;        ; 8.818  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; CtrlBell   ; ALARM       ;       ; 4.555 ; 5.302 ;       ;
; Mode       ; BCD1[0]     ;       ; 4.266 ; 5.043 ;       ;
; Mode       ; BCD1[1]     ;       ; 4.443 ; 5.195 ;       ;
; Mode       ; BCD1[2]     ;       ; 5.546 ; 6.526 ;       ;
; Mode       ; BCD1[3]     ;       ; 4.529 ; 5.244 ;       ;
; Mode       ; BCD1[4]     ;       ; 4.196 ; 4.973 ;       ;
; Mode       ; BCD1[5]     ;       ; 4.058 ; 4.842 ;       ;
; Mode       ; BCD1[6]     ; 4.824 ;       ;       ; 5.546 ;
; Mode       ; BCD1[7]     ; 4.203 ;       ;       ; 4.988 ;
; Mode       ; BCD2[0]     ;       ; 3.871 ; 4.642 ;       ;
; Mode       ; BCD2[1]     ;       ; 3.929 ; 4.721 ;       ;
; Mode       ; BCD2[2]     ;       ; 4.035 ; 4.801 ;       ;
; Mode       ; BCD2[3]     ;       ; 3.971 ; 4.751 ;       ;
; Mode       ; BCD2[4]     ;       ; 4.064 ; 4.827 ;       ;
; Mode       ; BCD2[5]     ;       ; 5.483 ; 6.460 ;       ;
; Mode       ; BCD2[6]     ; 4.201 ;       ;       ; 4.928 ;
; Mode       ; BCD2[7]     ; 4.049 ;       ;       ; 4.843 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; BCD1[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD1[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD1[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD1[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD1[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD1[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD1[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD1[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD2[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD2[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD2[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD2[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD2[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD2[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD2[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD2[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD3[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD3[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD3[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD3[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD3[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD3[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD3[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD3[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD4[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD4[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD4[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD4[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD4[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD4[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD4[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BCD4[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ALARM         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; AdjMinkey               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; AdjHrkey                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SetMinkey               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SetHrkey                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Mode                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CtrlBell                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; nCR                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CP                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; BCD1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-007 V                  ; 3.08 V              ; -0.00512 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-009 s                 ; 4.44e-009 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-007 V                 ; 3.08 V             ; -0.00512 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-009 s                ; 4.44e-009 s                ; Yes                       ; Yes                       ;
; BCD1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-007 V                  ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-010 s                 ; 6.31e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-007 V                 ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-010 s                ; 6.31e-010 s                ; Yes                       ; No                        ;
; BCD1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-007 V                  ; 3.11 V              ; -0.0489 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-009 s                 ; 8.59e-010 s                 ; No                         ; No                         ; 3.08 V                      ; 5.01e-007 V                 ; 3.11 V             ; -0.0489 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-009 s                ; 8.59e-010 s                ; No                        ; No                        ;
; BCD1[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-007 V                  ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-010 s                 ; 6.31e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-007 V                 ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-010 s                ; 6.31e-010 s                ; Yes                       ; No                        ;
; BCD2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-007 V                  ; 3.11 V              ; -0.0489 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-009 s                 ; 8.59e-010 s                 ; No                         ; No                         ; 3.08 V                      ; 5.01e-007 V                 ; 3.11 V             ; -0.0489 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-009 s                ; 8.59e-010 s                ; No                        ; No                        ;
; BCD2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-007 V                  ; 3.11 V              ; -0.0489 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-009 s                 ; 8.59e-010 s                 ; No                         ; No                         ; 3.08 V                      ; 5.01e-007 V                 ; 3.11 V             ; -0.0489 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-009 s                ; 8.59e-010 s                ; No                        ; No                        ;
; BCD2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.08 V              ; -0.00479 V          ; 0.185 V                              ; 0.249 V                              ; 5.8e-009 s                  ; 4.45e-009 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.47e-007 V                 ; 3.08 V             ; -0.00479 V         ; 0.185 V                             ; 0.249 V                             ; 5.8e-009 s                 ; 4.45e-009 s                ; Yes                       ; Yes                       ;
; BCD2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD2[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-007 V                  ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-010 s                 ; 6.31e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-007 V                 ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-010 s                ; 6.31e-010 s                ; Yes                       ; No                        ;
; BCD3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-007 V                  ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-010 s                 ; 6.31e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-007 V                 ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-010 s                ; 6.31e-010 s                ; Yes                       ; No                        ;
; BCD3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD3[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-007 V                  ; 3.11 V              ; -0.0489 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-009 s                 ; 8.59e-010 s                 ; No                         ; No                         ; 3.08 V                      ; 5.01e-007 V                 ; 3.11 V             ; -0.0489 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-009 s                ; 8.59e-010 s                ; No                        ; No                        ;
; BCD4[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD4[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD4[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-007 V                  ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-010 s                 ; 6.31e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-007 V                 ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-010 s                ; 6.31e-010 s                ; Yes                       ; No                        ;
; BCD4[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD4[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD4[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-007 V                  ; 3.11 V              ; -0.0489 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-009 s                 ; 8.59e-010 s                 ; No                         ; No                         ; 3.08 V                      ; 5.01e-007 V                 ; 3.11 V             ; -0.0489 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-009 s                ; 8.59e-010 s                ; No                        ; No                        ;
; BCD4[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; BCD4[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; ALARM         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0541 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0541 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-007 V                  ; 3.13 V              ; -0.0974 V           ; 0.164 V                              ; 0.127 V                              ; 3.14e-010 s                 ; 3.99e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-007 V                 ; 3.13 V             ; -0.0974 V          ; 0.164 V                             ; 0.127 V                             ; 3.14e-010 s                ; 3.99e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-007 V                  ; 3.11 V              ; -0.0489 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-009 s                 ; 8.59e-010 s                 ; No                         ; No                         ; 3.08 V                      ; 5.01e-007 V                 ; 3.11 V             ; -0.0489 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-009 s                ; 8.59e-010 s                ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; BCD1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.48 V              ; -0.0165 V           ; 0.353 V                              ; 0.313 V                              ; 3.88e-009 s                 ; 3.06e-009 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.48 V             ; -0.0165 V          ; 0.353 V                             ; 0.313 V                             ; 3.88e-009 s                ; 3.06e-009 s                ; No                        ; No                        ;
; BCD1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.6 V               ; -0.128 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-010 s                 ; 4.11e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.6 V              ; -0.128 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-010 s                ; 4.11e-010 s                ; No                        ; No                        ;
; BCD1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; BCD1[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.6 V               ; -0.128 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-010 s                 ; 4.11e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.6 V              ; -0.128 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-010 s                ; 4.11e-010 s                ; No                        ; No                        ;
; BCD2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; BCD2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; BCD2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.48 V              ; -0.0173 V           ; 0.357 V                              ; 0.32 V                               ; 3.9e-009 s                  ; 3.06e-009 s                 ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.48 V             ; -0.0173 V          ; 0.357 V                             ; 0.32 V                              ; 3.9e-009 s                 ; 3.06e-009 s                ; No                        ; No                        ;
; BCD2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD2[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.6 V               ; -0.128 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-010 s                 ; 4.11e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.6 V              ; -0.128 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-010 s                ; 4.11e-010 s                ; No                        ; No                        ;
; BCD3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.6 V               ; -0.128 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-010 s                 ; 4.11e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.6 V              ; -0.128 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-010 s                ; 4.11e-010 s                ; No                        ; No                        ;
; BCD3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD3[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; BCD4[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD4[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD4[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.6 V               ; -0.128 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-010 s                 ; 4.11e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.6 V              ; -0.128 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-010 s                ; 4.11e-010 s                ; No                        ; No                        ;
; BCD4[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD4[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD4[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; BCD4[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; BCD4[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; ALARM         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-007 V                  ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-007 V                 ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.53e-008 V                  ; 3.65 V              ; -0.242 V            ; 0.406 V                              ; 0.304 V                              ; 1.57e-010 s                 ; 2.13e-010 s                 ; No                         ; Yes                        ; 3.46 V                      ; 6.53e-008 V                 ; 3.65 V             ; -0.242 V           ; 0.406 V                             ; 0.304 V                             ; 1.57e-010 s                ; 2.13e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; CP                                           ; CP                                           ; 168      ; 0        ; 0        ; 0        ;
; cp:TIM|out                                   ; CP                                           ; 1        ; 1        ; 0        ; 0        ;
; cp:TIM|out                                   ; cp:TIM|out                                   ; 82       ; 0        ; 0        ; 0        ;
; Divided_Frequency:U0|counter10:DU2|Q[3]      ; cp:TIM|out                                   ; 2        ; 2        ; 0        ; 0        ;
; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; 21       ; 0        ; 0        ; 0        ;
; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; 4        ; 4        ; 0        ; 0        ;
; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 0        ; 0        ; 0        ; 113      ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; CP                                           ; CP                                           ; 168      ; 0        ; 0        ; 0        ;
; cp:TIM|out                                   ; CP                                           ; 1        ; 1        ; 0        ; 0        ;
; cp:TIM|out                                   ; cp:TIM|out                                   ; 82       ; 0        ; 0        ; 0        ;
; Divided_Frequency:U0|counter10:DU2|Q[3]      ; cp:TIM|out                                   ; 2        ; 2        ; 0        ; 0        ;
; Divided_Frequency:U0|counter10:DU2|Q[3]      ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; 21       ; 0        ; 0        ; 0        ;
; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; Divided_Frequency:U0|counter10:DU2|Q[3]      ; 4        ; 4        ; 0        ; 0        ;
; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; top_clock:U1|counter60:UT1|counter10:U0|Q[0] ; 0        ; 0        ; 0        ; 113      ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design.


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design.


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 53    ; 53   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 105   ; 105  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Sep 24 18:37:43 2013
Info: Command: quartus_sta Complete_Clock -c Complete_Clock
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'Complete_Clock.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name top_clock:U1|counter60:UT1|counter10:U0|Q[0] top_clock:U1|counter60:UT1|counter10:U0|Q[0]
    Info: create_clock -period 1.000 -name Divided_Frequency:U0|counter10:DU2|Q[3] Divided_Frequency:U0|counter10:DU2|Q[3]
    Info: create_clock -period 1.000 -name cp:TIM|out cp:TIM|out
    Info: create_clock -period 1.000 -name CP CP
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Rise) to top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Rise) (setup and hold)
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Fall) to top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Rise) (setup and hold)
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Rise) to top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Fall) (setup and hold)
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Fall) to top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Fall) (setup and hold)
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Rise) to Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) (setup and hold)
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Fall) to Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) to Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) to Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) (setup and hold)
    Critical Warning: From cp:TIM|out (Rise) to Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) to Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) to Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) (setup and hold)
    Critical Warning: From cp:TIM|out (Rise) to Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) to cp:TIM|out (Rise) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) to cp:TIM|out (Rise) (setup and hold)
    Critical Warning: From cp:TIM|out (Rise) to cp:TIM|out (Rise) (setup and hold)
    Critical Warning: From cp:TIM|out (Fall) to cp:TIM|out (Rise) (setup and hold)
    Critical Warning: From CP (Rise) to cp:TIM|out (Rise) (setup and hold)
    Critical Warning: From cp:TIM|out (Rise) to cp:TIM|out (Fall) (setup and hold)
    Critical Warning: From cp:TIM|out (Fall) to cp:TIM|out (Fall) (setup and hold)
    Critical Warning: From CP (Rise) to cp:TIM|out (Fall) (setup and hold)
    Critical Warning: From cp:TIM|out (Rise) to CP (Rise) (setup and hold)
    Critical Warning: From cp:TIM|out (Fall) to CP (Rise) (setup and hold)
    Critical Warning: From CP (Rise) to CP (Rise) (setup and hold)
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.733
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.733       -28.576 CP 
    Info:    -1.987       -15.301 cp:TIM|out 
    Info:    -1.919       -15.401 top_clock:U1|counter60:UT1|counter10:U0|Q[0] 
    Info:    -0.942        -2.670 Divided_Frequency:U0|counter10:DU2|Q[3] 
Info: Worst-case hold slack is -0.518
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.518        -0.970 cp:TIM|out 
    Info:    -0.318        -0.318 CP 
    Info:    -0.270        -0.377 Divided_Frequency:U0|counter10:DU2|Q[3] 
    Info:     0.454         0.000 top_clock:U1|counter60:UT1|counter10:U0|Q[0] 
Info: No recovery paths to report
Info: No removal paths to report
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: The Metastability Analysis global option is set to OFF.
Info: No synchronizer chains to report.
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Rise) to top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Rise) (setup and hold)
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Fall) to top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Rise) (setup and hold)
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Rise) to top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Fall) (setup and hold)
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Fall) to top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Fall) (setup and hold)
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Rise) to Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) (setup and hold)
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Fall) to Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) to Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) to Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) (setup and hold)
    Critical Warning: From cp:TIM|out (Rise) to Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) to Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) to Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) (setup and hold)
    Critical Warning: From cp:TIM|out (Rise) to Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) to cp:TIM|out (Rise) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) to cp:TIM|out (Rise) (setup and hold)
    Critical Warning: From cp:TIM|out (Rise) to cp:TIM|out (Rise) (setup and hold)
    Critical Warning: From cp:TIM|out (Fall) to cp:TIM|out (Rise) (setup and hold)
    Critical Warning: From CP (Rise) to cp:TIM|out (Rise) (setup and hold)
    Critical Warning: From cp:TIM|out (Rise) to cp:TIM|out (Fall) (setup and hold)
    Critical Warning: From cp:TIM|out (Fall) to cp:TIM|out (Fall) (setup and hold)
    Critical Warning: From CP (Rise) to cp:TIM|out (Fall) (setup and hold)
    Critical Warning: From cp:TIM|out (Rise) to CP (Rise) (setup and hold)
    Critical Warning: From cp:TIM|out (Fall) to CP (Rise) (setup and hold)
    Critical Warning: From CP (Rise) to CP (Rise) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.490
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.490       -24.443 CP 
    Info:    -1.831       -13.633 cp:TIM|out 
    Info:    -1.618       -12.986 top_clock:U1|counter60:UT1|counter10:U0|Q[0] 
    Info:    -0.763        -1.900 Divided_Frequency:U0|counter10:DU2|Q[3] 
Info: Worst-case hold slack is -0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.499        -0.916 cp:TIM|out 
    Info:    -0.269        -0.397 Divided_Frequency:U0|counter10:DU2|Q[3] 
    Info:    -0.214        -0.214 CP 
    Info:     0.402         0.000 top_clock:U1|counter60:UT1|counter10:U0|Q[0] 
Info: No recovery paths to report
Info: No removal paths to report
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: The Metastability Analysis global option is set to OFF.
Info: No synchronizer chains to report.
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Rise) to top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Rise) (setup and hold)
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Fall) to top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Rise) (setup and hold)
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Rise) to top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Fall) (setup and hold)
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Fall) to top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Fall) (setup and hold)
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Rise) to Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) (setup and hold)
    Critical Warning: From top_clock:U1|counter60:UT1|counter10:U0|Q[0] (Fall) to Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) to Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) to Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) (setup and hold)
    Critical Warning: From cp:TIM|out (Rise) to Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) to Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) to Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) (setup and hold)
    Critical Warning: From cp:TIM|out (Rise) to Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Rise) to cp:TIM|out (Rise) (setup and hold)
    Critical Warning: From Divided_Frequency:U0|counter10:DU2|Q[3] (Fall) to cp:TIM|out (Rise) (setup and hold)
    Critical Warning: From cp:TIM|out (Rise) to cp:TIM|out (Rise) (setup and hold)
    Critical Warning: From cp:TIM|out (Fall) to cp:TIM|out (Rise) (setup and hold)
    Critical Warning: From CP (Rise) to cp:TIM|out (Rise) (setup and hold)
    Critical Warning: From cp:TIM|out (Rise) to cp:TIM|out (Fall) (setup and hold)
    Critical Warning: From cp:TIM|out (Fall) to cp:TIM|out (Fall) (setup and hold)
    Critical Warning: From CP (Rise) to cp:TIM|out (Fall) (setup and hold)
    Critical Warning: From cp:TIM|out (Rise) to CP (Rise) (setup and hold)
    Critical Warning: From cp:TIM|out (Fall) to CP (Rise) (setup and hold)
    Critical Warning: From CP (Rise) to CP (Rise) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.499        -2.558 CP 
    Info:    -0.264        -0.809 top_clock:U1|counter60:UT1|counter10:U0|Q[0] 
    Info:    -0.248        -0.897 cp:TIM|out 
    Info:     0.194         0.000 Divided_Frequency:U0|counter10:DU2|Q[3] 
Info: Worst-case hold slack is -0.330
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.330        -0.575 cp:TIM|out 
    Info:    -0.214        -0.214 CP 
    Info:    -0.117        -0.150 Divided_Frequency:U0|counter10:DU2|Q[3] 
    Info:     0.187         0.000 top_clock:U1|counter60:UT1|counter10:U0|Q[0] 
Info: No recovery paths to report
Info: No removal paths to report
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: The Metastability Analysis global option is set to OFF.
Info: No synchronizer chains to report.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 79 warnings
    Info: Peak virtual memory: 229 megabytes
    Info: Processing ended: Tue Sep 24 18:37:47 2013
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


