Fitter report for urna
Thu Oct 25 10:31:30 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Clock Delay Control Summary
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Oct 25 10:31:30 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; urna                                            ;
; Top-level Entity Name              ; urna                                            ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,098 / 33,216 ( 3 % )                          ;
;     Total combinational functions  ; 1,095 / 33,216 ( 3 % )                          ;
;     Dedicated logic registers      ; 94 / 33,216 ( < 1 % )                           ;
; Total registers                    ; 94                                              ;
; Total pins                         ; 54 / 475 ( 11 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; botao0     ; PIN_G26       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1256 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1256 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1253    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/cliente/Desktop/urna_Eletronica-master/urna_Eletronica-master/Urna_Eletronica/output_files/urna.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,098 / 33,216 ( 3 % ) ;
;     -- Combinational with no register       ; 1004                   ;
;     -- Register only                        ; 3                      ;
;     -- Combinational with a register        ; 91                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 485                    ;
;     -- 3 input functions                    ; 260                    ;
;     -- <=2 input functions                  ; 350                    ;
;     -- Register only                        ; 3                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 902                    ;
;     -- arithmetic mode                      ; 193                    ;
;                                             ;                        ;
; Total registers*                            ; 94 / 34,593 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 94 / 33,216 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 83 / 2,076 ( 4 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 54 / 475 ( 11 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;                                             ;                        ;
; Global signals                              ; 9                      ;
; M4Ks                                        ; 0 / 105 ( 0 % )        ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 9 / 16 ( 56 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 6%           ;
; Maximum fan-out                             ; 177                    ;
; Highest non-global fan-out                  ; 177                    ;
; Total fan-out                               ; 3733                   ;
; Average fan-out                             ; 2.97                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1098 / 33216 ( 3 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1004                 ; 0                              ;
;     -- Register only                        ; 3                    ; 0                              ;
;     -- Combinational with a register        ; 91                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 485                  ; 0                              ;
;     -- 3 input functions                    ; 260                  ; 0                              ;
;     -- <=2 input functions                  ; 350                  ; 0                              ;
;     -- Register only                        ; 3                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 902                  ; 0                              ;
;     -- arithmetic mode                      ; 193                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 94                   ; 0                              ;
;     -- Dedicated logic registers            ; 94 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 83 / 2076 ( 4 % )    ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 54                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 9 / 20 ( 45 % )      ; 0 / 20 ( 0 % )                 ;
; Clock delay control block                   ; 1 / 16 ( 6 % )       ; 0 / 16 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 3733                 ; 0                              ;
;     -- Registered Connections               ; 1277                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 7                    ; 0                              ;
;     -- Output Ports                         ; 39                   ; 0                              ;
;     -- Bidir Ports                          ; 8                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock     ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; corrigir  ; W21   ; 6        ; 65           ; 4            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; finalizar ; B10   ; 3        ; 22           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; key0      ; N1    ; 2        ; 0            ; 18           ; 1           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; key1      ; AE13  ; 8        ; 31           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; key2      ; AE12  ; 8        ; 31           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset     ; W26   ; 6        ; 65           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0]     ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]     ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]     ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]     ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]     ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]     ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]     ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON    ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LCD_EN      ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LCD_ON      ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LCD_RS      ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LCD_RW      ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; apuracao    ; D20   ; 4        ; 57           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; confirma    ; AF21  ; 7        ; 55           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display1[0] ; U12   ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display1[1] ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display1[2] ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display1[3] ; V11   ; 8        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display1[4] ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display1[5] ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display1[6] ; AA12  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display2[0] ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display2[1] ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display2[2] ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display2[3] ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display2[4] ; L10   ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display2[5] ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display2[6] ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; teste[0]    ; F13   ; 4        ; 35           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; teste[1]    ; D14   ; 4        ; 33           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; teste[2]    ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor1[0]   ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor1[1]   ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor1[2]   ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor1[3]   ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor2[0]   ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor2[1]   ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor2[2]   ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor2[3]   ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LCD_DATA[0] ; AD12  ; 8        ; 31           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LCD_DATA[1] ; T3    ; 1        ; 0            ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LCD_DATA[2] ; Y14   ; 7        ; 37           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LCD_DATA[3] ; AE10  ; 8        ; 24           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LCD_DATA[4] ; Y13   ; 7        ; 37           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LCD_DATA[5] ; AD10  ; 8        ; 22           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LCD_DATA[6] ; J11   ; 3        ; 27           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LCD_DATA[7] ; A14   ; 4        ; 33           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 64 ( 8 % )   ; 3.3V          ; --           ;
; 2        ; 11 / 59 ( 19 % ) ; 3.3V          ; --           ;
; 3        ; 6 / 56 ( 11 % )  ; 3.3V          ; --           ;
; 4        ; 4 / 58 ( 7 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 7        ; 9 / 58 ( 16 % )  ; 3.3V          ; --           ;
; 8        ; 19 / 56 ( 34 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; LCD_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; display1[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; display1[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; teste[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; LCD_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LCD_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; valor1[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; LCD_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; key2                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; key1                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; valor1[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; valor1[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; confirma                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; finalizar                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; display1[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; display1[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; display1[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; teste[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; apuracao                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; teste[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; LCD_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; display2[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; display2[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ; 52         ; 2        ; display2[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; display2[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 55         ; 2        ; display2[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 2        ; display2[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 54         ; 2        ; display2[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; key0                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 64         ; 2        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; valor2[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 70         ; 1        ; valor2[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; valor2[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 72         ; 1        ; valor2[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 73         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; LCD_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 83         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; display1[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; display1[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; corrigir                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; valor1[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LCD_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; LCD_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------+
; Clock Delay Control Summary                                                                  ;
+----------------------+------------+-----------------+------------------+---------------------+
; Name                 ; Source I/O ; Location        ; Delay Chain Mode ; Delay Chain Setting ;
+----------------------+------------+-----------------+------------------+---------------------+
; reset~clk_delay_ctrl ; reset      ; CLKDELAYCTRL_G7 ; none             ; N/A                 ;
+----------------------+------------+-----------------+------------------+---------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                   ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; |urna                                  ; 1098 (88)   ; 94 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 54   ; 0            ; 1004 (83)    ; 3 (0)             ; 91 (5)           ; |urna                                                                                                 ; work         ;
;    |LCD_CONTENT:u1|                    ; 581 (559)   ; 60 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 521 (512)    ; 3 (2)             ; 57 (45)          ; |urna|LCD_CONTENT:u1                                                                                  ; work         ;
;       |LCD_Controller:u0|              ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 12 (12)          ; |urna|LCD_CONTENT:u1|LCD_Controller:u0                                                                ; work         ;
;    |LCD_Reset_Delay:r0|                ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |urna|LCD_Reset_Delay:r0                                                                              ; work         ;
;    |digitos:a1|                        ; 22 (22)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 8 (8)            ; |urna|digitos:a1                                                                                      ; work         ;
;    |lpm_divide:Div0|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div0                                                                                 ; work         ;
;       |lpm_divide_vcm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div0|lpm_divide_vcm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;             |alt_u_div_kve:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ; work         ;
;    |lpm_divide:Div1|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div1                                                                                 ; work         ;
;       |lpm_divide_vcm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div1|lpm_divide_vcm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;             |alt_u_div_kve:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ; work         ;
;    |lpm_divide:Div2|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div2                                                                                 ; work         ;
;       |lpm_divide_vcm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div2|lpm_divide_vcm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;             |alt_u_div_kve:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ; work         ;
;    |lpm_divide:Div3|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div3                                                                                 ; work         ;
;       |lpm_divide_vcm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div3|lpm_divide_vcm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;             |alt_u_div_kve:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ; work         ;
;    |lpm_divide:Div4|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div4                                                                                 ; work         ;
;       |lpm_divide_vcm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div4|lpm_divide_vcm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;             |alt_u_div_kve:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ; work         ;
;    |lpm_divide:Div5|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div5                                                                                 ; work         ;
;       |lpm_divide_vcm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div5|lpm_divide_vcm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;             |alt_u_div_kve:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ; work         ;
;    |lpm_divide:Mod0|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod0                                                                                 ; work         ;
;       |lpm_divide_25m:auto_generated|  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod0|lpm_divide_25m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9kh:divider| ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;             |alt_u_div_kve:divider|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ; work         ;
;    |lpm_divide:Mod1|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod1                                                                                 ; work         ;
;       |lpm_divide_25m:auto_generated|  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod1|lpm_divide_25m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9kh:divider| ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;             |alt_u_div_kve:divider|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ; work         ;
;    |lpm_divide:Mod2|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod2                                                                                 ; work         ;
;       |lpm_divide_25m:auto_generated|  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod2|lpm_divide_25m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9kh:divider| ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;             |alt_u_div_kve:divider|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ; work         ;
;    |lpm_divide:Mod3|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod3                                                                                 ; work         ;
;       |lpm_divide_25m:auto_generated|  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod3|lpm_divide_25m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9kh:divider| ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;             |alt_u_div_kve:divider|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ; work         ;
;    |lpm_divide:Mod4|                   ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod4                                                                                 ; work         ;
;       |lpm_divide_25m:auto_generated|  ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod4|lpm_divide_25m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9kh:divider| ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;             |alt_u_div_kve:divider|    ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ; work         ;
;    |lpm_divide:Mod5|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod5                                                                                 ; work         ;
;       |lpm_divide_25m:auto_generated|  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod5|lpm_divide_25m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9kh:divider| ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;             |alt_u_div_kve:divider|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; LCD_DATA[0] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; LCD_DATA[1] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[2] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; LCD_DATA[3] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; LCD_DATA[4] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; LCD_DATA[5] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; LCD_DATA[6] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; LCD_DATA[7] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; display1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; teste[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; teste[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; teste[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; confirma    ; Output   ; --            ; --            ; --                    ; --  ;
; finalizar   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; apuracao    ; Output   ; --            ; --            ; --                    ; --  ;
; corrigir    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; valor1[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; valor1[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; valor1[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; valor1[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; valor2[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; valor2[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; valor2[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; valor2[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_ON      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_BLON    ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RW      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_EN      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RS      ; Output   ; --            ; --            ; --                    ; --  ;
; key1        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; key2        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; key0        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clock       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------+
; Pad To Core Delay Chain Fanout                        ;
+-------------------------+-------------------+---------+
; Source Pin / Fanout     ; Pad To Core Index ; Setting ;
+-------------------------+-------------------+---------+
; LCD_DATA[0]             ;                   ;         ;
; LCD_DATA[1]             ;                   ;         ;
; LCD_DATA[2]             ;                   ;         ;
; LCD_DATA[3]             ;                   ;         ;
; LCD_DATA[4]             ;                   ;         ;
; LCD_DATA[5]             ;                   ;         ;
; LCD_DATA[6]             ;                   ;         ;
; LCD_DATA[7]             ;                   ;         ;
; finalizar               ;                   ;         ;
; corrigir                ;                   ;         ;
; key1                    ;                   ;         ;
;      - digitos:a1|d1[0] ; 1                 ; 0       ;
;      - digitos:a1|d1[1] ; 1                 ; 0       ;
;      - digitos:a1|d1[2] ; 1                 ; 0       ;
;      - digitos:a1|d1[3] ; 1                 ; 0       ;
; key2                    ;                   ;         ;
;      - digitos:a1|d2[0] ; 1                 ; 0       ;
;      - digitos:a1|d2[1] ; 1                 ; 0       ;
;      - digitos:a1|d2[2] ; 1                 ; 0       ;
;      - digitos:a1|d2[3] ; 1                 ; 0       ;
; key0                    ;                   ;         ;
; reset                   ;                   ;         ;
; clock                   ;                   ;         ;
+-------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                             ;
+-----------------------------------------+--------------------+---------+---------------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location           ; Fan-Out ; Usage               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+--------------------+---------+---------------------+--------+----------------------+------------------+---------------------------+
; LCD_CONTENT:u1|LCD_Controller:u0|mStart ; LCFF_X31_Y14_N23   ; 12      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; LCD_CONTENT:u1|LUT_INDEX[5]             ; LCFF_X34_Y15_N9    ; 80      ; Sync. load          ; no     ; --                   ; --               ; --                        ;
; LCD_CONTENT:u1|LessThan0~2              ; LCCOMB_X33_Y14_N22 ; 7       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; LCD_CONTENT:u1|LessThan1~5              ; LCCOMB_X31_Y12_N26 ; 21      ; Sync. clear         ; no     ; --                   ; --               ; --                        ;
; LCD_CONTENT:u1|mDLY[17]~22              ; LCCOMB_X32_Y13_N16 ; 18      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; LCD_CONTENT:u1|mLCD_RS~0                ; LCCOMB_X32_Y13_N2  ; 9       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; LCD_Reset_Delay:r0|Equal0~6             ; LCCOMB_X30_Y14_N24 ; 21      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; LCD_Reset_Delay:r0|oRESET               ; LCFF_X31_Y15_N9    ; 51      ; Async. clear        ; no     ; --                   ; --               ; --                        ;
; clock                                   ; PIN_N2             ; 81      ; Clock               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; cv1[0]~0                                ; LCCOMB_X30_Y17_N8  ; 5       ; Latch enable        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; cv2[0]~1                                ; LCCOMB_X31_Y17_N20 ; 5       ; Latch enable        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; cv3[0]~1                                ; LCCOMB_X31_Y17_N2  ; 5       ; Latch enable        ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; cv4[0]~0                                ; LCCOMB_X30_Y17_N0  ; 6       ; Latch enable        ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; estado_atual.00011                      ; LCFF_X30_Y17_N15   ; 5       ; Latch enable        ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; key0                                    ; PIN_N1             ; 2       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; key0                                    ; PIN_N1             ; 25      ; Async. clear, Clock ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; key1                                    ; PIN_AE13           ; 4       ; Clock               ; no     ; --                   ; --               ; --                        ;
; key2                                    ; PIN_AE12           ; 4       ; Clock               ; no     ; --                   ; --               ; --                        ;
; nulo[3]~1                               ; LCCOMB_X30_Y17_N2  ; 5       ; Latch enable        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; reset                                   ; PIN_W26            ; 1       ; Clock               ; no     ; --                   ; --               ; --                        ;
; reset~clk_delay_ctrl                    ; CLKDELAYCTRL_G7    ; 5       ; Async. clear        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
+-----------------------------------------+--------------------+---------+---------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                               ;
+----------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                 ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------+--------------------+---------+----------------------+------------------+---------------------------+
; clock                ; PIN_N2             ; 81      ; Global Clock         ; GCLK2            ; --                        ;
; cv1[0]~0             ; LCCOMB_X30_Y17_N8  ; 5       ; Global Clock         ; GCLK15           ; --                        ;
; cv2[0]~1             ; LCCOMB_X31_Y17_N20 ; 5       ; Global Clock         ; GCLK8            ; --                        ;
; cv3[0]~1             ; LCCOMB_X31_Y17_N2  ; 5       ; Global Clock         ; GCLK14           ; --                        ;
; cv4[0]~0             ; LCCOMB_X30_Y17_N0  ; 6       ; Global Clock         ; GCLK12           ; --                        ;
; estado_atual.00011   ; LCFF_X30_Y17_N15   ; 5       ; Global Clock         ; GCLK13           ; --                        ;
; key0                 ; PIN_N1             ; 25      ; Global Clock         ; GCLK1            ; --                        ;
; nulo[3]~1            ; LCCOMB_X30_Y17_N2  ; 5       ; Global Clock         ; GCLK9            ; --                        ;
; reset~clk_delay_ctrl ; CLKDELAYCTRL_G7    ; 5       ; Global Clock         ; GCLK7            ; --                        ;
+----------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------+---------+
; LCD_CONTENT:u1|LUT_INDEX[2]                                                                                               ; 177     ;
; LCD_CONTENT:u1|LUT_INDEX[3]                                                                                               ; 166     ;
; LCD_CONTENT:u1|LUT_INDEX[0]                                                                                               ; 162     ;
; LCD_CONTENT:u1|LUT_INDEX[1]                                                                                               ; 158     ;
; LCD_CONTENT:u1|LUT_INDEX[4]                                                                                               ; 101     ;
; LCD_CONTENT:u1|LUT_INDEX[5]                                                                                               ; 80      ;
; LCD_Reset_Delay:r0|oRESET                                                                                                 ; 51      ;
; WideOr11~0                                                                                                                ; 33      ;
; WideOr12                                                                                                                  ; 28      ;
; WideOr13                                                                                                                  ; 27      ;
; LCD_CONTENT:u1|Mux39~33                                                                                                   ; 24      ;
; LCD_CONTENT:u1|LessThan1~5                                                                                                ; 21      ;
; LCD_Reset_Delay:r0|Equal0~6                                                                                               ; 21      ;
; digitos:a1|d2[2]                                                                                                          ; 21      ;
; digitos:a1|d1[3]                                                                                                          ; 21      ;
; LCD_CONTENT:u1|LessThan0~1                                                                                                ; 19      ;
; digitos:a1|d2[3]                                                                                                          ; 19      ;
; LCD_CONTENT:u1|mDLY[17]~22                                                                                                ; 18      ;
; digitos:a1|d1[1]                                                                                                          ; 18      ;
; LCD_CONTENT:u1|Selector8~0                                                                                                ; 17      ;
; LCD_CONTENT:u1|Mux39~44                                                                                                   ; 17      ;
; digitos:a1|d2[1]                                                                                                          ; 17      ;
; digitos:a1|d2[0]                                                                                                          ; 17      ;
; digitos:a1|d1[2]                                                                                                          ; 17      ;
; digitos:a1|d1[0]                                                                                                          ; 15      ;
; LCD_CONTENT:u1|Selector11~3                                                                                               ; 14      ;
; LCD_CONTENT:u1|Mux53~44                                                                                                   ; 13      ;
; cv2[2]                                                                                                                    ; 12      ;
; LCD_CONTENT:u1|LUT_DATA~3                                                                                                 ; 12      ;
; LCD_CONTENT:u1|Selector6~0                                                                                                ; 12      ;
; LCD_CONTENT:u1|LessThan0~0                                                                                                ; 12      ;
; LCD_CONTENT:u1|LCD_Controller:u0|mStart                                                                                   ; 12      ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6 ; 12      ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6 ; 12      ;
; cv2[3]                                                                                                                    ; 11      ;
; LCD_CONTENT:u1|Selector10~0                                                                                               ; 11      ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6 ; 11      ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6 ; 11      ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6 ; 11      ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6 ; 11      ;
; cv2[4]                                                                                                                    ; 10      ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; LCD_CONTENT:u1|Selector7~0                                                                                                ; 9       ;
; LCD_CONTENT:u1|Selector10~1                                                                                               ; 9       ;
; LCD_CONTENT:u1|Mux39~42                                                                                                   ; 9       ;
; LCD_CONTENT:u1|Mux48~0                                                                                                    ; 9       ;
; LCD_CONTENT:u1|mLCD_RS~0                                                                                                  ; 9       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8 ; 9       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8 ; 9       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8 ; 9       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8 ; 9       ;
; total[2]                                                                                                                  ; 8       ;
; total[3]                                                                                                                  ; 8       ;
; total[4]                                                                                                                  ; 8       ;
; cv3[2]                                                                                                                    ; 8       ;
; cv3[3]                                                                                                                    ; 8       ;
; cv2[1]                                                                                                                    ; 8       ;
; cv1[2]                                                                                                                    ; 8       ;
; cv1[3]                                                                                                                    ; 8       ;
; cv1[4]                                                                                                                    ; 8       ;
; nulo[2]                                                                                                                   ; 8       ;
; nulo[3]                                                                                                                   ; 8       ;
; nulo[4]                                                                                                                   ; 8       ;
; LCD_CONTENT:u1|Selector9~0                                                                                                ; 8       ;
; LCD_CONTENT:u1|Selector11~4                                                                                               ; 8       ;
; LCD_CONTENT:u1|Mux39~43                                                                                                   ; 8       ;
; LCD_CONTENT:u1|mLCD_ST.000011                                                                                             ; 8       ;
; estado_atual.00011                                                                                                        ; 8       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8 ; 8       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8 ; 8       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8 ; 8       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8 ; 8       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8 ; 8       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8 ; 8       ;
; total[1]                                                                                                                  ; 7       ;
; cv3[4]                                                                                                                    ; 7       ;
; cv3[1]                                                                                                                    ; 7       ;
; cv2[5]                                                                                                                    ; 7       ;
; cv1[1]                                                                                                                    ; 7       ;
; nulo[1]                                                                                                                   ; 7       ;
; cv4[2]                                                                                                                    ; 7       ;
; cv4[3]                                                                                                                    ; 7       ;
; cv4[4]                                                                                                                    ; 7       ;
; LCD_CONTENT:u1|Mux39~85                                                                                                   ; 7       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[28]~31           ; 7       ;
; LCD_CONTENT:u1|Mux39~45                                                                                                   ; 7       ;
; LCD_CONTENT:u1|LUT_DATA[1]                                                                                                ; 7       ;
; LCD_CONTENT:u1|Mux53~34                                                                                                   ; 7       ;
; LCD_CONTENT:u1|LessThan0~2                                                                                                ; 7       ;
; LCD_CONTENT:u1|LCD_Controller:u0|ST.10                                                                                    ; 7       ;
; estado_atual.esperaMsg                                                                                                    ; 7       ;
; LCD_CONTENT:u1|LUT_DATA[0]                                                                                                ; 7       ;
; total[5]                                                                                                                  ; 6       ;
; cv3[5]                                                                                                                    ; 6       ;
; cv1[5]                                                                                                                    ; 6       ;
; nulo[5]                                                                                                                   ; 6       ;
; cv4[1]                                                                                                                    ; 6       ;
; LCD_CONTENT:u1|Mux48~2                                                                                                    ; 6       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[28]~32           ; 6       ;
; LCD_CONTENT:u1|Mux39~51                                                                                                   ; 6       ;
; LCD_CONTENT:u1|Mux39~50                                                                                                   ; 6       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[28]~32           ; 6       ;
; LCD_CONTENT:u1|mLCD_ST.000010                                                                                             ; 6       ;
; LCD_CONTENT:u1|LUT_DATA~2                                                                                                 ; 6       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Cont[4]                                                                                  ; 6       ;
; LCD_CONTENT:u1|LUT_DATA[4]                                                                                                ; 6       ;
; cv4[5]                                                                                                                    ; 5       ;
; LCD_CONTENT:u1|Mux39~84                                                                                                   ; 5       ;
; LCD_CONTENT:u1|Mux53~75                                                                                                   ; 5       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[28]~32           ; 5       ;
; LCD_CONTENT:u1|Mux39~47                                                                                                   ; 5       ;
; LCD_CONTENT:u1|Mux39~46                                                                                                   ; 5       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[28]~30           ; 5       ;
; LCD_CONTENT:u1|LUT_DATA[6]                                                                                                ; 5       ;
; LCD_CONTENT:u1|LUT_DATA[2]                                                                                                ; 5       ;
; LCD_CONTENT:u1|mLCD_ST.000001                                                                                             ; 5       ;
; LCD_CONTENT:u1|WideOr1~0                                                                                                  ; 5       ;
; estado_atual.00010                                                                                                        ; 5       ;
; estado_atual.00100                                                                                                        ; 5       ;
; estado_atual.00001                                                                                                        ; 5       ;
; key2                                                                                                                      ; 4       ;
; key1                                                                                                                      ; 4       ;
; cv3[0]~0                                                                                                                  ; 4       ;
; cv2[0]~2                                                                                                                  ; 4       ;
; cv2[0]~0                                                                                                                  ; 4       ;
; LCD_CONTENT:u1|Mux53~69                                                                                                   ; 4       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[27]~32           ; 4       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[26]~30           ; 4       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Selector5~0                                                                              ; 4       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Selector2~1                                                                              ; 4       ;
; LCD_CONTENT:u1|LUT_DATA[5]                                                                                                ; 4       ;
; LCD_CONTENT:u1|LUT_DATA[3]                                                                                                ; 4       ;
; LCD_CONTENT:u1|LCD_Controller:u0|oDone                                                                                    ; 4       ;
; LCD_CONTENT:u1|Mux53~35                                                                                                   ; 4       ;
; LCD_CONTENT:u1|Mux53~31                                                                                                   ; 4       ;
; LCD_CONTENT:u1|Mux40~0                                                                                                    ; 4       ;
; LCD_CONTENT:u1|mLCD_Start                                                                                                 ; 4       ;
; LCD_CONTENT:u1|LUT_DATA[8]                                                                                                ; 4       ;
; LCD_CONTENT:u1|LCD_Controller:u0|ST.00                                                                                    ; 4       ;
; LCD_CONTENT:u1|LCD_Controller:u0|ST.01                                                                                    ; 4       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[5]~8 ; 4       ;
; LCD_CONTENT:u1|Mux53~163                                                                                                  ; 3       ;
; LCD_CONTENT:u1|Mux20~6                                                                                                    ; 3       ;
; total[0]~0                                                                                                                ; 3       ;
; cv1[0]~1                                                                                                                  ; 3       ;
; nulo[0]~2                                                                                                                 ; 3       ;
; always2~4                                                                                                                 ; 3       ;
; Equal0~1                                                                                                                  ; 3       ;
; LCD_CONTENT:u1|Mux53~141                                                                                                  ; 3       ;
; always2~1                                                                                                                 ; 3       ;
; Equal0~0                                                                                                                  ; 3       ;
; LCD_CONTENT:u1|Mux52~0                                                                                                    ; 3       ;
; LCD_CONTENT:u1|Mux39~78                                                                                                   ; 3       ;
; LCD_CONTENT:u1|Mux39~76                                                                                                   ; 3       ;
; LCD_CONTENT:u1|Mux39~60                                                                                                   ; 3       ;
; LCD_CONTENT:u1|Mux39~56                                                                                                   ; 3       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[28]~32           ; 3       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[27]~31           ; 3       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[26]~30           ; 3       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[27]~31           ; 3       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[26]~30           ; 3       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[27]~31           ; 3       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[26]~30           ; 3       ;
; LCD_CONTENT:u1|Mux39~52                                                                                                   ; 3       ;
; LCD_CONTENT:u1|Mux48~1                                                                                                    ; 3       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[27]~31           ; 3       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[26]~30           ; 3       ;
; LCD_CONTENT:u1|Selector11~2                                                                                               ; 3       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[27]~32           ; 3       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[26]~31           ; 3       ;
; LCD_CONTENT:u1|Mux53~36                                                                                                   ; 3       ;
; LCD_CONTENT:u1|Mux16~2                                                                                                    ; 3       ;
; LCD_CONTENT:u1|Mux39~34                                                                                                   ; 3       ;
; LCD_Reset_Delay:r0|Cont[0]                                                                                                ; 3       ;
; LCD_CONTENT:u1|LCD_Controller:u0|ST.11                                                                                    ; 3       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[5]~8 ; 3       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[5]~8 ; 3       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[5]~8 ; 3       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[5]~8 ; 3       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[5]~8 ; 3       ;
; cv4[0]                                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux50~37                                                                                                   ; 2       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~35           ; 2       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~34           ; 2       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~34           ; 2       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~34           ; 2       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~34           ; 2       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~33           ; 2       ;
; LCD_CONTENT:u1|Mux39~111                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux39~110                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux16~6                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Selector18~13                                                                                              ; 2       ;
; always2~2                                                                                                                 ; 2       ;
; LCD_CONTENT:u1|Selector14~0                                                                                               ; 2       ;
; LCD_CONTENT:u1|Mux39~105                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux32~5                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux39~100                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux50~30                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux50~22                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux39~98                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Selector15~0                                                                                               ; 2       ;
; LCD_CONTENT:u1|Mux50~17                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux50~13                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux40~1                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux50~12                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux16~3                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux39~91                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux60~13                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux53~124                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux39~88                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux39~86                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux39~79                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux39~77                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux39~75                                                                                                   ; 2       ;
; always2~0                                                                                                                 ; 2       ;
; LCD_CONTENT:u1|Mux39~73                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux12~4                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux53~74                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Selector19~19                                                                                              ; 2       ;
; LCD_CONTENT:u1|Mux39~68                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux39~67                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Selector19~9                                                                                               ; 2       ;
; LCD_CONTENT:u1|Mux5~4                                                                                                     ; 2       ;
; LCD_CONTENT:u1|Mux39~57                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux39~55                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux39~54                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux64~18                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux64~17                                                                                                   ; 2       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~29           ; 2       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~28           ; 2       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~27           ; 2       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21           ; 2       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20           ; 2       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~9            ; 2       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~8            ; 2       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~29           ; 2       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~28           ; 2       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~27           ; 2       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~29           ; 2       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~28           ; 2       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~27           ; 2       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~29           ; 2       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~28           ; 2       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~27           ; 2       ;
; LCD_CONTENT:u1|Mux64~11                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux53~54                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux39~48                                                                                                   ; 2       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~29           ; 2       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~28           ; 2       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~27           ; 2       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~26           ; 2       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~25           ; 2       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~24           ; 2       ;
; LCD_CONTENT:u1|WideOr10~0                                                                                                 ; 2       ;
; LCD_CONTENT:u1|WideOr12~0                                                                                                 ; 2       ;
; LCD_CONTENT:u1|LUT_DATA[7]                                                                                                ; 2       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Cont[0]                                                                                  ; 2       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Cont[1]                                                                                  ; 2       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Cont[2]                                                                                  ; 2       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Cont[3]                                                                                  ; 2       ;
; LCD_CONTENT:u1|mLCD_ST~19                                                                                                 ; 2       ;
; LCD_CONTENT:u1|LUT_INDEX[5]~2                                                                                             ; 2       ;
; LCD_CONTENT:u1|Mux53~30                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux39~38                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux39~36                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux39~35                                                                                                   ; 2       ;
; LCD_CONTENT:u1|LCD_Controller:u0|preStart                                                                                 ; 2       ;
; LCD_CONTENT:u1|mLCD_ST.000000                                                                                             ; 2       ;
; LCD_CONTENT:u1|LCD_Controller:u0|LCD_EN                                                                                   ; 2       ;
; HEX0~0                                                                                                                    ; 2       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[3]~4 ; 2       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; LCD_CONTENT:u1|mDLY[17]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[16]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[15]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[14]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[13]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[12]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[11]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[10]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[9]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[6]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[5]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[8]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[7]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[4]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[3]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[2]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[1]                                                                                                    ; 2       ;
; LCD_Reset_Delay:r0|Cont[15]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[14]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[13]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[12]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[11]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[10]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[9]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[8]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[7]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[6]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[5]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[4]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[3]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[2]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[1]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[19]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[18]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[17]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[16]                                                                                               ; 2       ;
; estado_atual.esperaMsg~feeder                                                                                             ; 1       ;
; reset                                                                                                                     ; 1       ;
; key0                                                                                                                      ; 1       ;
; LCD_Reset_Delay:r0|Equal0~6_wirecell                                                                                      ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|ST.00~0                                                                                  ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|ST.01~0                                                                                  ; 1       ;
; estado_atual.00001~0                                                                                                      ; 1       ;
; LCD_CONTENT:u1|Mux64~24                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux64~23                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~176                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~175                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~174                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~173                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~172                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~171                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux50~38                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~112                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux54~11                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux5~6                                                                                                     ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~31           ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~30           ; 1       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~34           ; 1       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~21           ; 1       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~33           ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~31           ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~30           ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~33           ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~33           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~31           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~30           ; 1       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~33           ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~31           ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~30           ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~31           ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~30           ; 1       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~34           ; 1       ;
; LCD_CONTENT:u1|Mux53~170                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~169                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux50~36                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~168                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~167                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~166                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~165                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux9~3                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux39~109                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~164                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux20~7                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux12~6                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~162                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~161                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~160                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~159                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~158                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Selector11~5                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux47~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux39~108                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~157                                                                                                  ; 1       ;
; nulo[3]~1                                                                                                                 ; 1       ;
; always2~3                                                                                                                 ; 1       ;
; nulo[3]~0                                                                                                                 ; 1       ;
; Add4~2                                                                                                                    ; 1       ;
; Add4~1                                                                                                                    ; 1       ;
; Add4~0                                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux48~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux48~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector5~0                                                                                                ; 1       ;
; LCD_CONTENT:u1|Mux58~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux58~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux32~14                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux32~13                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux32~12                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux58~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux49~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux49~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux49~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux49~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux49~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~156                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~155                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Selector14~1                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux32~11                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux32~10                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux40~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux40~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux40~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux32~9                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux39~107                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux39~106                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux32~8                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux32~7                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux32~6                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux39~104                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux58~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux0~0                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux32~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux32~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux58~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux24~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux24~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~154                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~153                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~152                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux39~103                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~151                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux16~5                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux32~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux32~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux32~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux39~102                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux16~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux8~1                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux8~0                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux53~150                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~149                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~148                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux59~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux59~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux33~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux50~35                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~34                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~101                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux59~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux50~33                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~32                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~31                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~29                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~28                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~27                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~26                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~25                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~24                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~23                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~21                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Selector15~1                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux50~20                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~19                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~99                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux41~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux50~18                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~97                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~16                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~96                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~15                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~14                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~95                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux41~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux41~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux59~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux1~1                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux1~0                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux53~147                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~146                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux59~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux25~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux25~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~145                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~144                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux39~94                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~143                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux17~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux17~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~142                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~140                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux9~2                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux50~11                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~93                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux50~10                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~92                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux60~25                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux60~24                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux60~23                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux60~22                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux60~21                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux60~20                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux60~19                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux60~18                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~139                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux60~17                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~138                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~137                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~136                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~135                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~134                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux60~16                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux60~15                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux60~14                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux60~12                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux60~11                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux60~10                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~133                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux60~9                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux60~8                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux60~7                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~132                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~131                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux60~6                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux60~5                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~130                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux60~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux60~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux60~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~129                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux60~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~128                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~127                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux60~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~126                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~125                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~123                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux61~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux61~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux35~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector19~27                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector19~26                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector19~25                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector19~24                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux35~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux61~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux52~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux52~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~122                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~121                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~120                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~119                                                                                                  ; 1       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[28]~33           ; 1       ;
; LCD_CONTENT:u1|Mux53~118                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~117                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Selector17~1                                                                                               ; 1       ;
; LCD_CONTENT:u1|Selector17~0                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux53~116                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~115                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~114                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux43~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector19~23                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux39~90                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Selector19~22                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux39~89                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux43~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux43~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux61~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux3~1                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Selector19~21                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector19~20                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux39~87                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux3~0                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux61~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux27~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux27~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~113                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~112                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~111                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux19~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux19~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~110                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~109                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~108                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~107                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~106                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux11~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux11~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~105                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~104                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux62~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux62~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux36~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~103                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~102                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~101                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux62~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~100                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux53~99                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~98                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~97                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~96                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~95                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~94                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~93                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~92                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~91                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux44~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~90                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~83                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~82                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~89                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~88                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~87                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~81                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~80                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux44~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux44~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux44~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector18~12                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector18~11                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector18~10                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux62~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux4~1                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux4~0                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux53~86                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~85                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux62~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux28~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux28~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~84                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~83                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~82                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~81                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux20~5                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux20~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~80                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~79                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~74                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~72                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux12~5                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~78                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~71                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~77                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~76                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux63~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux63~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux37~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux37~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux37~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux37~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux63~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux54~10                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux54~9                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux54~8                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector19~18                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux39~70                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~69                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Selector19~17                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux39~66                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux45~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux45~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux45~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector19~16                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux39~65                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~64                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Selector19~15                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector19~14                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector19~13                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux39~63                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~62                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Selector19~12                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector19~11                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux39~61                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Selector19~10                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector19~8                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux63~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux5~5                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Selector19~7                                                                                               ; 1       ;
; LCD_CONTENT:u1|Selector19~6                                                                                               ; 1       ;
; LCD_CONTENT:u1|Selector19~5                                                                                               ; 1       ;
; LCD_CONTENT:u1|Selector19~4                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux63~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux29~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector19~3                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux39~59                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~58                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Selector19~2                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux29~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux29~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux21~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux21~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~73                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~72                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~71                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~70                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux13~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector19~1                                                                                               ; 1       ;
; LCD_CONTENT:u1|Selector19~0                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux13~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux64~22                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux64~21                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux64~20                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux64~19                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux64~16                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux64~15                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~68                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~53                                                                                                   ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~29           ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~28           ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~27           ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~26           ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~25           ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~24           ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23           ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22           ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21           ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20           ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19           ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18           ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17           ; 1       ;
; lpm_divide:Div4|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16           ; 1       ;
; LCD_CONTENT:u1|WideOr50~0                                                                                                 ; 1       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~26           ; 1       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~25           ; 1       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~24           ; 1       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23           ; 1       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22           ; 1       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19           ; 1       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18           ; 1       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17           ; 1       ;
; lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16           ; 1       ;
; LCD_CONTENT:u1|Mux53~67                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux64~14                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux64~13                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~66                                                                                                   ; 1       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~20           ; 1       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~19           ; 1       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~18           ; 1       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~17           ; 1       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~16           ; 1       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~15           ; 1       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~14           ; 1       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~13           ; 1       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~12           ; 1       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~11           ; 1       ;
; lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~10           ; 1       ;
; LCD_CONTENT:u1|WideOr42~0                                                                                                 ; 1       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~26           ; 1       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~25           ; 1       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~24           ; 1       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23           ; 1       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22           ; 1       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21           ; 1       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20           ; 1       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19           ; 1       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18           ; 1       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17           ; 1       ;
; lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16           ; 1       ;
; LCD_CONTENT:u1|Mux53~65                                                                                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~29           ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~28           ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~27           ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~26           ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~25           ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~24           ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23           ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22           ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21           ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20           ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19           ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18           ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17           ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16           ; 1       ;
; LCD_CONTENT:u1|Mux53~64                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~63                                                                                                   ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~26           ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~25           ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~24           ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23           ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22           ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21           ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20           ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19           ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18           ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17           ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16           ; 1       ;
; LCD_CONTENT:u1|Mux64~12                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~62                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~61                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~60                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~59                                                                                                   ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~26           ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~25           ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~24           ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23           ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22           ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21           ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20           ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19           ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18           ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17           ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~29           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~28           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~27           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~26           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~25           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~24           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17           ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16           ; 1       ;
; LCD_CONTENT:u1|Mux64~10                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux64~9                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~58                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~57                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~56                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~55                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux64~8                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~53                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~49                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux64~7                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux64~6                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux64~5                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~52                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~51                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux64~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux64~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~50                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux64~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~49                                                                                                   ; 1       ;
; LCD_CONTENT:u1|WideOr54~0                                                                                                 ; 1       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~26           ; 1       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~25           ; 1       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~24           ; 1       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23           ; 1       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22           ; 1       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21           ; 1       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20           ; 1       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19           ; 1       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18           ; 1       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17           ; 1       ;
; lpm_divide:Mod5|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16           ; 1       ;
; LCD_CONTENT:u1|Mux53~48                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~47                                                                                                   ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~29           ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~28           ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~27           ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~26           ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~25           ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~24           ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23           ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22           ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21           ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20           ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19           ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18           ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17           ; 1       ;
; lpm_divide:Div5|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16           ; 1       ;
; LCD_CONTENT:u1|Mux53~46                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux64~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~45                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux64~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~43                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~42                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~41                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~40                                                                                                   ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~29           ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~28           ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~27           ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~26           ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~25           ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~24           ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23           ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22           ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21           ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20           ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19           ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18           ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17           ; 1       ;
; lpm_divide:Div3|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16           ; 1       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~29           ; 1       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~28           ; 1       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~27           ; 1       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23           ; 1       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22           ; 1       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21           ; 1       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20           ; 1       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19           ; 1       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18           ; 1       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17           ; 1       ;
; lpm_divide:Mod3|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16           ; 1       ;
; LCD_CONTENT:u1|Mux53~39                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~38                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~37                                                                                                   ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Selector8~0                                                                              ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Selector7~0                                                                              ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Selector6~0                                                                              ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Selector5~1                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector3~0                                                                                                ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|oDone~1                                                                                  ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|oDone~0                                                                                  ; 1       ;
; LCD_CONTENT:u1|mLCD_ST.000001~0                                                                                           ; 1       ;
; LCD_CONTENT:u1|Selector4~0                                                                                                ; 1       ;
; LCD_CONTENT:u1|LUT_INDEX[0]~7                                                                                             ; 1       ;
; LCD_CONTENT:u1|Selector0~1                                                                                                ; 1       ;
; LCD_CONTENT:u1|Selector0~0                                                                                                ; 1       ;
; LCD_Reset_Delay:r0|Cont[0]~57                                                                                             ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|ST~14                                                                                    ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Selector4~1                                                                              ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Selector4~0                                                                              ; 1       ;
; LCD_CONTENT:u1|mLCD_DATA[7]                                                                                               ; 1       ;
; LCD_CONTENT:u1|mLCD_DATA[6]                                                                                               ; 1       ;
; LCD_CONTENT:u1|mLCD_DATA[5]                                                                                               ; 1       ;
; LCD_CONTENT:u1|mLCD_DATA[4]                                                                                               ; 1       ;
; LCD_CONTENT:u1|mLCD_DATA[3]                                                                                               ; 1       ;
; LCD_CONTENT:u1|mLCD_DATA[2]                                                                                               ; 1       ;
; LCD_CONTENT:u1|mLCD_DATA[1]                                                                                               ; 1       ;
; LCD_CONTENT:u1|mLCD_DATA[0]                                                                                               ; 1       ;
; LCD_CONTENT:u1|mLCD_ST.000000~0                                                                                           ; 1       ;
; LCD_CONTENT:u1|LessThan1~4                                                                                                ; 1       ;
; LCD_CONTENT:u1|LessThan1~3                                                                                                ; 1       ;
; LCD_CONTENT:u1|LessThan1~2                                                                                                ; 1       ;
; LCD_CONTENT:u1|LessThan1~1                                                                                                ; 1       ;
; LCD_CONTENT:u1|LessThan1~0                                                                                                ; 1       ;
; LCD_CONTENT:u1|mLCD_ST~18                                                                                                 ; 1       ;
; LCD_CONTENT:u1|LUT_INDEX[5]~6                                                                                             ; 1       ;
; LCD_CONTENT:u1|LUT_INDEX[4]~5                                                                                             ; 1       ;
; LCD_CONTENT:u1|LUT_INDEX[3]~4                                                                                             ; 1       ;
; LCD_CONTENT:u1|LUT_INDEX[4]~3                                                                                             ; 1       ;
; LCD_CONTENT:u1|LUT_INDEX[1]~1                                                                                             ; 1       ;
; LCD_CONTENT:u1|LUT_INDEX[2]~0                                                                                             ; 1       ;
; LCD_CONTENT:u1|Mux56~6                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux56~5                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux15~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux15~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux56~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux47~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux47~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux23~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux23~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux53~33                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux53~32                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~41                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~40                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~39                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~37                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux56~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux56~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux56~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux56~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux39~32                                                                                                   ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|mStart~0                                                                                 ; 1       ;
; LCD_Reset_Delay:r0|Equal0~5                                                                                               ; 1       ;
; LCD_Reset_Delay:r0|Equal0~4                                                                                               ; 1       ;
; LCD_Reset_Delay:r0|Equal0~3                                                                                               ; 1       ;
; LCD_Reset_Delay:r0|Equal0~2                                                                                               ; 1       ;
; LCD_Reset_Delay:r0|Equal0~1                                                                                               ; 1       ;
; LCD_Reset_Delay:r0|Equal0~0                                                                                               ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Selector2~0                                                                              ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Selector3~0                                                                              ; 1       ;
; estado_atual.00100~0                                                                                                      ; 1       ;
; digitos:a1|d2~3                                                                                                           ; 1       ;
; digitos:a1|d2~2                                                                                                           ; 1       ;
; digitos:a1|d2~1                                                                                                           ; 1       ;
; digitos:a1|d2~0                                                                                                           ; 1       ;
; digitos:a1|d1~3                                                                                                           ; 1       ;
; digitos:a1|d1~2                                                                                                           ; 1       ;
; digitos:a1|d1~1                                                                                                           ; 1       ;
; digitos:a1|d1~0                                                                                                           ; 1       ;
; LCD_CONTENT:u1|mLCD_RS                                                                                                    ; 1       ;
; WideOr7~0                                                                                                                 ; 1       ;
; WideOr8~0                                                                                                                 ; 1       ;
; WideOr9                                                                                                                   ; 1       ;
; digitos:a1|Mux4~0                                                                                                         ; 1       ;
; digitos:a1|Mux5~0                                                                                                         ; 1       ;
; digitos:a1|WideOr1~0                                                                                                      ; 1       ;
; digitos:a1|Mux6~0                                                                                                         ; 1       ;
; digitos:a1|Decoder1~0                                                                                                     ; 1       ;
; digitos:a1|hex2[1]~0                                                                                                      ; 1       ;
; digitos:a1|Mux7~0                                                                                                         ; 1       ;
; digitos:a1|Mux0~0                                                                                                         ; 1       ;
; digitos:a1|Mux1~0                                                                                                         ; 1       ;
; digitos:a1|WideOr0~0                                                                                                      ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,326 / 94,460 ( 1 % ) ;
; C16 interconnects           ; 17 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 571 / 60,840 ( < 1 % ) ;
; Direct links                ; 359 / 94,460 ( < 1 % ) ;
; Global clocks               ; 9 / 16 ( 56 % )        ;
; Local interconnects         ; 686 / 33,216 ( 2 % )   ;
; R24 interconnects           ; 14 / 3,091 ( < 1 % )   ;
; R4 interconnects            ; 536 / 81,294 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.23) ; Number of LABs  (Total = 83) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 2                            ;
; 4                                           ; 2                            ;
; 5                                           ; 3                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 2                            ;
; 10                                          ; 2                            ;
; 11                                          ; 3                            ;
; 12                                          ; 3                            ;
; 13                                          ; 3                            ;
; 14                                          ; 8                            ;
; 15                                          ; 2                            ;
; 16                                          ; 47                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.65) ; Number of LABs  (Total = 83) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 14                           ;
; 1 Clock                            ; 26                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Async. clears                    ; 1                            ;
; 2 Clock enables                    ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.82) ; Number of LABs  (Total = 83) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 6                            ;
; 11                                           ; 3                            ;
; 12                                           ; 4                            ;
; 13                                           ; 4                            ;
; 14                                           ; 4                            ;
; 15                                           ; 16                           ;
; 16                                           ; 14                           ;
; 17                                           ; 9                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.59) ; Number of LABs  (Total = 83) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 7                            ;
; 3                                               ; 14                           ;
; 4                                               ; 6                            ;
; 5                                               ; 8                            ;
; 6                                               ; 4                            ;
; 7                                               ; 11                           ;
; 8                                               ; 5                            ;
; 9                                               ; 5                            ;
; 10                                              ; 2                            ;
; 11                                              ; 6                            ;
; 12                                              ; 2                            ;
; 13                                              ; 5                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.69) ; Number of LABs  (Total = 83) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 3                            ;
; 3                                            ; 1                            ;
; 4                                            ; 7                            ;
; 5                                            ; 5                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 7                            ;
; 10                                           ; 5                            ;
; 11                                           ; 8                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 5                            ;
; 15                                           ; 3                            ;
; 16                                           ; 7                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 5                            ;
; 26                                           ; 0                            ;
; 27                                           ; 4                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+-----------------+--------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)     ; Delay Added in ns ;
+-----------------+--------------------------+-------------------+
; key2            ; clock,estado_atual.00011 ; 1.4               ;
; key2            ; estado_atual.00011       ; 1.2               ;
; key1            ; clock,estado_atual.00011 ; 1.1               ;
+-----------------+--------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                      ;
+--------------------+---------------------------+-------------------+
; Source Register    ; Destination Register      ; Delay Added in ns ;
+--------------------+---------------------------+-------------------+
; digitos:a1|d2[2]   ; cv2[5]                    ; 0.979             ;
; digitos:a1|d1[2]   ; cv4[0]                    ; 0.498             ;
; digitos:a1|d1[3]   ; cv4[0]                    ; 0.498             ;
; digitos:a1|d2[1]   ; nulo[5]                   ; 0.421             ;
; digitos:a1|d2[0]   ; nulo[5]                   ; 0.420             ;
; digitos:a1|d1[0]   ; cv4[0]                    ; 0.419             ;
; digitos:a1|d1[1]   ; cv4[0]                    ; 0.419             ;
; digitos:a1|d2[3]   ; cv4[0]                    ; 0.419             ;
; estado_atual.00011 ; cv4[0]                    ; 0.413             ;
; key0               ; LCD_Reset_Delay:r0|oRESET ; 0.119             ;
+--------------------+---------------------------+-------------------+
Note: This table only shows the top 10 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "urna"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning (169085): No exact pin location assignment(s) for 45 pins of 54 total pins
    Info (169086): Pin LCD_DATA[0] not assigned to an exact location on the device
    Info (169086): Pin LCD_DATA[1] not assigned to an exact location on the device
    Info (169086): Pin LCD_DATA[2] not assigned to an exact location on the device
    Info (169086): Pin LCD_DATA[3] not assigned to an exact location on the device
    Info (169086): Pin LCD_DATA[4] not assigned to an exact location on the device
    Info (169086): Pin LCD_DATA[5] not assigned to an exact location on the device
    Info (169086): Pin LCD_DATA[6] not assigned to an exact location on the device
    Info (169086): Pin LCD_DATA[7] not assigned to an exact location on the device
    Info (169086): Pin display1[0] not assigned to an exact location on the device
    Info (169086): Pin display1[1] not assigned to an exact location on the device
    Info (169086): Pin display1[2] not assigned to an exact location on the device
    Info (169086): Pin display1[3] not assigned to an exact location on the device
    Info (169086): Pin display1[4] not assigned to an exact location on the device
    Info (169086): Pin display1[5] not assigned to an exact location on the device
    Info (169086): Pin display1[6] not assigned to an exact location on the device
    Info (169086): Pin display2[0] not assigned to an exact location on the device
    Info (169086): Pin display2[1] not assigned to an exact location on the device
    Info (169086): Pin display2[2] not assigned to an exact location on the device
    Info (169086): Pin display2[3] not assigned to an exact location on the device
    Info (169086): Pin display2[4] not assigned to an exact location on the device
    Info (169086): Pin display2[5] not assigned to an exact location on the device
    Info (169086): Pin display2[6] not assigned to an exact location on the device
    Info (169086): Pin teste[0] not assigned to an exact location on the device
    Info (169086): Pin teste[1] not assigned to an exact location on the device
    Info (169086): Pin teste[2] not assigned to an exact location on the device
    Info (169086): Pin confirma not assigned to an exact location on the device
    Info (169086): Pin finalizar not assigned to an exact location on the device
    Info (169086): Pin apuracao not assigned to an exact location on the device
    Info (169086): Pin corrigir not assigned to an exact location on the device
    Info (169086): Pin valor1[0] not assigned to an exact location on the device
    Info (169086): Pin valor1[1] not assigned to an exact location on the device
    Info (169086): Pin valor1[2] not assigned to an exact location on the device
    Info (169086): Pin valor1[3] not assigned to an exact location on the device
    Info (169086): Pin valor2[0] not assigned to an exact location on the device
    Info (169086): Pin valor2[1] not assigned to an exact location on the device
    Info (169086): Pin valor2[2] not assigned to an exact location on the device
    Info (169086): Pin valor2[3] not assigned to an exact location on the device
    Info (169086): Pin LCD_ON not assigned to an exact location on the device
    Info (169086): Pin LCD_BLON not assigned to an exact location on the device
    Info (169086): Pin LCD_RW not assigned to an exact location on the device
    Info (169086): Pin LCD_EN not assigned to an exact location on the device
    Info (169086): Pin LCD_RS not assigned to an exact location on the device
    Info (169086): Pin key1 not assigned to an exact location on the device
    Info (169086): Pin key2 not assigned to an exact location on the device
    Info (169086): Pin key0 not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 31 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'urna.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "nulo[0]~2|combout"
    Warning (332126): Node "nulo[0]~2|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "cv1[0]~1|combout"
    Warning (332126): Node "cv1[0]~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "cv2[0]~2|combout"
    Warning (332126): Node "cv2[0]~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "cv3[0]~0|combout"
    Warning (332126): Node "cv3[0]~0|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "total[0]~0|combout"
    Warning (332126): Node "total[0]~0|datad"
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node key0 (placed in PIN N1 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LCD_Reset_Delay:r0|oRESET
Info (176353): Automatically promoted node cv4[0]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node cv1[0]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node cv2[0]~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node cv3[0]~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node estado_atual.00011 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node WideOr11~0
        Info (176357): Destination node estado_atual.00100~0
        Info (176357): Destination node cv4[0]~0
        Info (176357): Destination node nulo[3]~0
        Info (176357): Destination node cv1[0]~0
        Info (176357): Destination node cv1[0]~1
        Info (176357): Destination node cv2[0]~0
        Info (176357): Destination node total[0]~0
Info (176353): Automatically promoted node nulo[3]~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nulo[0]~2
Info (176353): Automatically promoted node reset (placed in PIN W26 (LVDS139p, CDPCLK4/DQS3R/CQ3R#))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 44 (unused VREF, 3.3V VCCIO, 4 input, 32 output, 8 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  55 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  49 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "botao0" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.45 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 47 output pins without output pin load capacitance assignment
    Info (306007): Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "teste[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "teste[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "teste[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "confirma" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "apuracao" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 8 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin LCD_DATA[0] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[1] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[2] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[3] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[4] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[5] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[6] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[7] has a permanently enabled output enable
Info (144001): Generated suppressed messages file C:/Users/cliente/Desktop/urna_Eletronica-master/urna_Eletronica-master/Urna_Eletronica/output_files/urna.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 25 warnings
    Info: Peak virtual memory: 4905 megabytes
    Info: Processing ended: Thu Oct 25 10:31:31 2018
    Info: Elapsed time: 00:00:25
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/cliente/Desktop/urna_Eletronica-master/urna_Eletronica-master/Urna_Eletronica/output_files/urna.fit.smsg.


