TimeQuest Timing Analyzer report for mp1
Sat Sep  5 22:23:13 2015
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Sat Sep  5 22:23:11 2015 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 139.66 MHz ; 139.66 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 2.840 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.297 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.378 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.187 ; 3.096 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.187 ; 3.096 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.880 ; 2.746 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.525 ; 2.422 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.665 ; 2.565 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.581 ; 2.474 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.561 ; 2.461 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.813 ; 2.716 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.183 ; 3.090 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.701 ; 2.605 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.572 ; 2.458 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.659 ; 2.556 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.872 ; 2.758 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.174 ; 2.940 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.697 ; 2.555 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.824 ; 2.711 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.685 ; 2.589 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.687 ; 2.540 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.015 ; -1.903 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.647 ; -2.545 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.355 ; -2.212 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.015 ; -1.903 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.151 ; -2.040 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.071 ; -1.955 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.051 ; -1.941 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.291 ; -2.183 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.643 ; -2.539 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.183 ; -2.078 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.060 ; -1.937 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.143 ; -2.030 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.347 ; -2.223 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.634 ; -2.397 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.179 ; -2.029 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.302 ; -2.179 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.169 ; -2.062 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.877 ; -1.766 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.031 ; 6.021 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.980 ; 5.976 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.984 ; 5.984 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.979 ; 5.978 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.025 ; 5.928 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.995 ; 5.992 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.991 ; 5.980 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.980 ; 5.978 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.996 ; 5.999 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.018 ; 6.013 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.983 ; 5.971 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.031 ; 6.021 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.993 ; 5.998 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.002 ; 6.002 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.015 ; 6.007 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.981 ; 5.981 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.971 ; 5.970 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.062 ; 6.031 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.996 ; 6.025 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.972 ; 6.014 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.953 ; 6.015 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.970 ; 6.025 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.934 ; 5.988 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.951 ; 5.984 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.926 ; 5.980 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.996 ; 6.004 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.971 ; 6.021 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.968 ; 6.010 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.955 ; 6.001 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.949 ; 6.001 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.970 ; 6.015 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.985 ; 6.018 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.988 ; 5.950 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.991 ; 5.995 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.991 ; 5.990 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.990 ; 6.005 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.691 ; 5.650 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.695 ; 5.693 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.703 ; 5.702 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.692 ; 5.691 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.742 ; 5.650 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.710 ; 5.709 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.708 ; 5.698 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.701 ; 5.701 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.717 ; 5.720 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.738 ; 5.733 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.703 ; 5.691 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.744 ; 5.734 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.710 ; 5.717 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.712 ; 5.716 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.729 ; 5.723 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.701 ; 5.700 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.691 ; 5.689 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.670 ; 5.623 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.648 ; 5.671 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.686 ; 5.726 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.673 ; 5.731 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.686 ; 5.739 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.655 ; 5.704 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.670 ; 5.701 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.648 ; 5.699 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.712 ; 5.721 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.690 ; 5.739 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.685 ; 5.726 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.673 ; 5.718 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.671 ; 5.718 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.686 ; 5.729 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.703 ; 5.735 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.706 ; 5.671 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.709 ; 5.712 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.707 ; 5.707 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.712 ; 5.726 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 150.92 MHz ; 150.92 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 3.374 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.273 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.377 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.973 ; 2.874 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.973 ; 2.874 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.690 ; 2.567 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.355 ; 2.271 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.488 ; 2.406 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.408 ; 2.328 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.389 ; 2.311 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.624 ; 2.546 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.967 ; 2.873 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.518 ; 2.430 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.399 ; 2.305 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.481 ; 2.393 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.678 ; 2.583 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.960 ; 2.753 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.514 ; 2.388 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.634 ; 2.544 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.503 ; 2.414 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.507 ; 2.375 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.921 ; -1.824 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.511 ; -2.401 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.242 ; -2.108 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.921 ; -1.824 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.051 ; -1.956 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.974 ; -1.881 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.956 ; -1.864 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.178 ; -2.088 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.505 ; -2.399 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.076 ; -1.976 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.962 ; -1.856 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.041 ; -1.941 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.231 ; -2.124 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.498 ; -2.285 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.072 ; -1.935 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.189 ; -2.086 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.062 ; -1.960 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.790 ; -1.686 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.695 ; 5.680 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.644 ; 5.633 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.648 ; 5.631 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.631 ; 5.634 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.695 ; 5.605 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.662 ; 5.651 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.658 ; 5.645 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.651 ; 5.630 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.665 ; 5.651 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.691 ; 5.680 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.654 ; 5.639 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.690 ; 5.677 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.636 ; 5.655 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.639 ; 5.658 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.680 ; 5.665 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.649 ; 5.645 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.639 ; 5.634 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.699 ; 5.698 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.656 ; 5.692 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.623 ; 5.673 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.631 ; 5.659 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.641 ; 5.678 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.614 ; 5.637 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.621 ; 5.654 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.602 ; 5.649 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.639 ; 5.661 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.643 ; 5.663 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.639 ; 5.677 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.631 ; 5.667 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.630 ; 5.663 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.644 ; 5.680 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.653 ; 5.692 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.651 ; 5.611 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.655 ; 5.651 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.656 ; 5.649 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.654 ; 5.645 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.378 ; 5.356 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.393 ; 5.384 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.399 ; 5.382 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.378 ; 5.383 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.439 ; 5.356 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.411 ; 5.402 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.405 ; 5.393 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.402 ; 5.382 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.416 ; 5.403 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.439 ; 5.429 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.404 ; 5.391 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.434 ; 5.422 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.389 ; 5.408 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.387 ; 5.407 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.426 ; 5.413 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.399 ; 5.395 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.390 ; 5.384 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.347 ; 5.328 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.356 ; 5.360 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.370 ; 5.420 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.380 ; 5.407 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.388 ; 5.425 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.363 ; 5.387 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.371 ; 5.404 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.356 ; 5.399 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.390 ; 5.412 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.394 ; 5.413 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.387 ; 5.426 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.380 ; 5.416 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.377 ; 5.409 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.392 ; 5.427 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.402 ; 5.440 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.397 ; 5.360 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.405 ; 5.402 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.404 ; 5.400 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.405 ; 5.396 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 5.465 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.184 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.654 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.124 ; 2.166 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.124 ; 2.166 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 1.907 ; 1.933 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 1.649 ; 1.664 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 1.755 ; 1.781 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 1.697 ; 1.722 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 1.677 ; 1.702 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 1.857 ; 1.873 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.120 ; 2.163 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 1.770 ; 1.800 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 1.676 ; 1.699 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 1.744 ; 1.766 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 1.891 ; 1.917 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.089 ; 2.047 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 1.731 ; 1.741 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 1.856 ; 1.876 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 1.756 ; 1.785 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 1.687 ; 1.697 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.354 ; -1.367 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.808 ; -1.847 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.602 ; -1.625 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.354 ; -1.367 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.457 ; -1.481 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.402 ; -1.424 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.382 ; -1.405 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.553 ; -1.567 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.804 ; -1.845 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.471 ; -1.497 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.380 ; -1.400 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.445 ; -1.464 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.586 ; -1.610 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.775 ; -1.734 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.431 ; -1.439 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.552 ; -1.570 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.456 ; -1.483 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.241 ; -1.260 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 4.181 ; 4.204 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.125 ; 4.117 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.131 ; 4.128 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.122 ; 4.115 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.181 ; 4.133 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.145 ; 4.142 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.151 ; 4.145 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.139 ; 4.141 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.158 ; 4.166 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.153 ; 4.204 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.144 ; 4.138 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.154 ; 4.143 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.149 ; 4.144 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.141 ; 4.136 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.162 ; 4.160 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.143 ; 4.138 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.133 ; 4.128 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.140 ; 4.168 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 4.168 ; 4.209 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.144 ; 4.164 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.164 ; 4.209 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.157 ; 4.191 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.129 ; 4.164 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.121 ; 4.161 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.129 ; 4.157 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.149 ; 4.147 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.168 ; 4.206 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.156 ; 4.184 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.155 ; 4.183 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.167 ; 4.206 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.150 ; 4.171 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.151 ; 4.175 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.144 ; 4.133 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.149 ; 4.153 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.143 ; 4.132 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.166 ; 4.170 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.932 ; 3.926 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 3.937 ; 3.930 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 3.944 ; 3.941 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 3.932 ; 3.926 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 3.989 ; 3.944 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 3.955 ; 3.954 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 3.959 ; 3.954 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 3.952 ; 3.954 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 3.972 ; 3.980 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 3.963 ; 4.014 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 3.956 ; 3.951 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 3.963 ; 3.953 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 3.962 ; 3.958 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 3.951 ; 3.946 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 3.955 ; 3.950 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 3.946 ; 3.940 ; Rise       ; clk             ;
; mem_read         ; clk        ; 3.891 ; 3.912 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.933 ; 3.944 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 3.954 ; 3.973 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 3.973 ; 4.017 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 3.965 ; 3.999 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 3.940 ; 3.974 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 3.933 ; 3.970 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 3.943 ; 3.970 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 3.960 ; 3.959 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 3.979 ; 4.016 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 3.967 ; 3.994 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 3.966 ; 3.993 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 3.977 ; 4.016 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 3.960 ; 3.981 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 3.964 ; 3.988 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 3.953 ; 3.944 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 3.961 ; 3.964 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 3.956 ; 3.945 ; Rise       ; clk             ;
; mem_write        ; clk        ; 3.978 ; 3.981 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 2.840 ; 0.184 ; N/A      ; N/A     ; 4.377               ;
;  clk             ; 2.840 ; 0.184 ; N/A      ; N/A     ; 4.377               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.187 ; 3.096 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.187 ; 3.096 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.880 ; 2.746 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.525 ; 2.422 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.665 ; 2.565 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.581 ; 2.474 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.561 ; 2.461 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.813 ; 2.716 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.183 ; 3.090 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.701 ; 2.605 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.572 ; 2.458 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.659 ; 2.556 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.872 ; 2.758 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.174 ; 2.940 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.697 ; 2.555 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.824 ; 2.711 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.685 ; 2.589 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.687 ; 2.540 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.354 ; -1.367 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.808 ; -1.847 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.602 ; -1.625 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.354 ; -1.367 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.457 ; -1.481 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.402 ; -1.424 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.382 ; -1.405 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.553 ; -1.567 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.804 ; -1.845 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.471 ; -1.497 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.380 ; -1.400 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.445 ; -1.464 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.586 ; -1.610 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.775 ; -1.734 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.431 ; -1.439 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.552 ; -1.570 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.456 ; -1.483 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.241 ; -1.260 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.031 ; 6.021 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.980 ; 5.976 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.984 ; 5.984 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.979 ; 5.978 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.025 ; 5.928 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.995 ; 5.992 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.991 ; 5.980 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.980 ; 5.978 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.996 ; 5.999 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.018 ; 6.013 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.983 ; 5.971 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.031 ; 6.021 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.993 ; 5.998 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.002 ; 6.002 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.015 ; 6.007 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.981 ; 5.981 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.971 ; 5.970 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.062 ; 6.031 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.996 ; 6.025 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.972 ; 6.014 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.953 ; 6.015 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.970 ; 6.025 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.934 ; 5.988 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.951 ; 5.984 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.926 ; 5.980 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.996 ; 6.004 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.971 ; 6.021 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.968 ; 6.010 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.955 ; 6.001 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.949 ; 6.001 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.970 ; 6.015 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.985 ; 6.018 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.988 ; 5.950 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.991 ; 5.995 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.991 ; 5.990 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.990 ; 6.005 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.932 ; 3.926 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 3.937 ; 3.930 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 3.944 ; 3.941 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 3.932 ; 3.926 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 3.989 ; 3.944 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 3.955 ; 3.954 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 3.959 ; 3.954 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 3.952 ; 3.954 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 3.972 ; 3.980 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 3.963 ; 4.014 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 3.956 ; 3.951 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 3.963 ; 3.953 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 3.962 ; 3.958 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 3.951 ; 3.946 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 3.955 ; 3.950 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 3.946 ; 3.940 ; Rise       ; clk             ;
; mem_read         ; clk        ; 3.891 ; 3.912 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.933 ; 3.944 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 3.954 ; 3.973 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 3.973 ; 4.017 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 3.965 ; 3.999 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 3.940 ; 3.974 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 3.933 ; 3.970 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 3.943 ; 3.970 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 3.960 ; 3.959 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 3.979 ; 4.016 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 3.967 ; 3.994 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 3.966 ; 3.993 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 3.977 ; 4.016 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 3.960 ; 3.981 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 3.964 ; 3.988 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 3.953 ; 3.944 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 3.961 ; 3.964 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 3.956 ; 3.945 ; Rise       ; clk             ;
; mem_write        ; clk        ; 3.978 ; 3.981 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 82857    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 82857    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Sat Sep  5 22:23:09 2015
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 2.840
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.840               0.000 clk 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.378
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.378               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 3.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.374               0.000 clk 
Info (332146): Worst-case hold slack is 0.273
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.273               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.377               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 5.465
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.465               0.000 clk 
Info (332146): Worst-case hold slack is 0.184
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.184               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.654
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.654               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 501 megabytes
    Info: Processing ended: Sat Sep  5 22:23:13 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


