->archivo multGen.py, generador de módulo de transformada con MyHdl

->archivo cmdTester.py, pruebas para enviar y recibir comandos simples a la tarjeta

->carpeta user, programa de usuario

->carpeta dma_ip_drivers_master, carpeta con drivers para xdma

->carpeta proyectoVivado, proyecto realizado en vivado con todo lo hecho para el sistema

->carpetas Noper, carpetas con los módulos de verilog generados para ese número de puntos y el .bit generado con el sistema completo
