# S1. 논리회로의 기본
## 1. 불대수의 기본정리
<img width="400" src="https://user-images.githubusercontent.com/29009929/152480395-36509e9f-352b-4607-b3d0-77075ce0794c.png">

## 2. 논리게이트
<img width="400" src="https://user-images.githubusercontent.com/29009929/152480681-ce34ffc5-bbcb-4f9c-92e1-caf25cd96466.png">

## 3. 카르노맵
<img width="250" src="https://user-images.githubusercontent.com/29009929/152481594-5bf7a2f3-5238-4225-a0d6-923c163c932d.png">

---
# S2. 조합논리회로 (Combination Logic Circuit)
- 논리게이트의 조합으로 만들어진 회로이며, 현재의 입력 변화에 의해서만 출력이 결정되는 회로
- 가산기, 감산기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서, 연산기(ALU)

## 1. 조합논리회로의 종류
## 1.1 반가산기 (Half Adder)
- A와 B를 더한 합 S와 자리올림수 C를 얻는 회로
- AND 1개, XOR 1개
## 1.2 반감산기 (Half Subtracter)
- A에서 B를 뺀 차 D와 빌려온 수(자리내림수) B를 얻는 회로
- NOT 1개, AND 1개, XOR 1개
## 1.3 전가산기 (Full Adder)
- 자리올림수도 고려하여 3개의 2진수를 더할 수 있게 만든 회로
- 반가산기 2개, OR 1개  (반가산기 : AND 1개, XOR 1개)
## 1.4 전감산기 (Full Subtracter)
- 자리내림수도 고려하여 3개의 2진수를 감산할 수 있게 만든 회로
- 반감산기 2개, OR게이트 1개  (반감산기 : NOT 1개, AND 1개, XOR 1개)
## 1.5 병렬가산기 (Parallel Adder)
- 여러 비트를 가산하기 위한 회로
- 반가산기 또는 전가산기 여러개를 합쳐서 만들어짐
- 반가산기를 이용해서 만들 경우 : (2n-1)개의 반가산기, (n-1)개의 or게이트 필요
- 전가산기를 이용해서 만들 경우 : 전가산기 n개 
## 1.5.1 병렬가감산기
- 덧셈과 뺄셈을 동시에 할 수 있는 4비트 병렬 가감산기
- 전가산기 4개, XOR 4개
## 1.6 디코더
- 컴퓨터 내부에서 2진수로 코드화된 데이터를 해독하여, 대응되는 한개의 신호로 바꾸어주기 때문에 해독기라고 함
- n개의 입력으로, 최대 2<sup>n</sup> 개의 출력을 얻을 수 있음
- AND 게이트로 만들어짐
## 1.7 인코더
- 입력 정보를 여러 자리의 2진수로 코드화하여 전달하는 회로
- 해독기(디코더)와 정반대의 동작을 수행
- 2<sup>n</sup> 개의 입력을 받아 n개를 출력
## 1.8 멀티플렉서
- 2<sup>n</sup> 개의 입력선에서 n개의 선택선을 가지고, 하나의 출력을 얻도록 구성
- 여러개의 입력회선이 들어가서 하나의 특정회선을 선택하도록 하므로, 선택기라고도 함
- 공통적인 버스라인을 구성하는데 많이 사용됨
## 1.9 디멀티플렉서
- 하나의 입력정보를 n개의 선택선을 가지고 2<sup>n</sup> 개의 출력을 얻도록 구성
- 중앙처리장치에서 어떤 내용을 특정 장치로 출력시킬 때 많이 사용
## 1.10 3-상태버퍼 (Tri-state Buffer)
- 세가지 상태 중 1의 상태는 전기적으로 하이레벨(H)이고, 0의 상태는 로우레벨(L)이며, 또 하나의 상태는 고 임피던스(회로가 끊어진 상태)상태를 말함
- 3상태버퍼 회로는 인에이블(1) 또는 디스에이블(0) 단자에 의하여 데이터의 전송방향을 하드웨어적으로 제어하는데 사용하게 됨
 
---
# S3. 순서논리회로 (Sequential Logic Circuit)
- 입력과 내부 상태의 조합에 의해 출력이 결정되는 회로
- 플립플롭이나 레지스터 장치로 구성되는 회로
- 기억 능력을 갖추고 있는 회로
- 플립플롭, 카운터, 레지스터, ROM
## 1. 플립플롭 (Flip-Flop)
- 순서논리회로를 구성하는 기본기억소자
- 1비트를 기억할 수 있는 2진cell을 의미
- 저장상태를 바꾸어서 회로의 기능 변경 가능
## 1.1 RS플립플롭
- 보통 NAND 게이트를 이용해 구성
- SET(S)단자와 RESET(R)단자를 가짐
- SET(S)단자와 RESET(R)단자가 모두 1인 경우는 허용되지 않음
 
 <img width="300" src="https://user-images.githubusercontent.com/29009929/152485572-11e08663-43f0-4438-af5a-a2a46d03d83c.png">

