TimeQuest Timing Analyzer report for before_fixing_bug
Fri Sep 12 00:37:46 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clock1'
 13. Slow Model Hold: 'clock1'
 14. Slow Model Minimum Pulse Width: 'clock1'
 15. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock1'
 24. Fast Model Hold: 'clock1'
 25. Fast Model Minimum Pulse Width: 'clock1'
 26. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Multicorner Timing Analysis Summary
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Setup Transfers
 33. Hold Transfers
 34. Report TCCS
 35. Report RSKM
 36. Unconstrained Paths
 37. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; before_fixing_bug                                 ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS32.sdc    ; OK     ; Fri Sep 12 00:37:45 2014 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; clock1              ; Base ; 80.000  ; 12.5 MHz  ; 0.000 ; 40.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk }                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 45.93 MHz ; 45.93 MHz       ; clock1     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock1 ; 58.229 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clock1 ; 0.499 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock1              ; 36.933 ; 0.000         ;
; altera_reserved_tck ; 97.223 ; 0.000         ;
+---------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock1'                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 58.229 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.024     ; 21.787     ;
; 58.290 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 21.748     ;
; 58.363 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 21.644     ;
; 58.390 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.024     ; 21.626     ;
; 58.429 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.024     ; 21.587     ;
; 58.451 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 21.587     ;
; 58.476 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 21.543     ;
; 58.490 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 21.548     ;
; 58.524 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 21.483     ;
; 58.539 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 21.480     ;
; 58.560 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 21.459     ;
; 58.563 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 21.444     ;
; 58.566 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 21.441     ;
; 58.637 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 21.382     ;
; 58.676 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 21.331     ;
; 58.676 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 21.343     ;
; 58.700 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 21.319     ;
; 58.721 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 21.298     ;
; 58.727 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 21.280     ;
; 58.736 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 21.302     ;
; 58.739 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 21.280     ;
; 58.760 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 21.259     ;
; 58.766 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 21.241     ;
; 58.768 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; -0.023     ; 21.249     ;
; 58.823 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.024     ; 21.193     ;
; 58.837 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 21.170     ;
; 58.876 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 21.131     ;
; 58.884 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 21.154     ;
; 58.897 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 21.141     ;
; 58.929 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; -0.023     ; 21.088     ;
; 58.936 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 21.102     ;
; 58.957 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 21.050     ;
; 58.968 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; -0.023     ; 21.049     ;
; 59.028 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[15] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.024     ; 20.988     ;
; 59.070 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.949     ;
; 59.089 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[15] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.949     ;
; 59.133 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.886     ;
; 59.153 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.854     ;
; 59.154 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.865     ;
; 59.160 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.847     ;
; 59.162 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[15] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.845     ;
; 59.175 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[20]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.024     ; 20.841     ;
; 59.202 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.024     ; 20.814     ;
; 59.236 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[20]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.802     ;
; 59.248 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.024     ; 20.768     ;
; 59.263 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.775     ;
; 59.270 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.737     ;
; 59.271 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20] ; clock1       ; clock1      ; 80.000       ; -0.029     ; 20.740     ;
; 59.275 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[15] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.744     ;
; 59.309 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[20]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.698     ;
; 59.309 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.729     ;
; 59.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19] ; clock1       ; clock1      ; 80.000       ; -0.038     ; 20.688     ;
; 59.314 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.693     ;
; 59.330 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.708     ;
; 59.336 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.671     ;
; 59.338 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[15] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.681     ;
; 59.353 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.654     ;
; 59.359 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[15] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.660     ;
; 59.362 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; -0.023     ; 20.655     ;
; 59.365 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[15] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.642     ;
; 59.382 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.625     ;
; 59.422 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[20]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.597     ;
; 59.432 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20] ; clock1       ; clock1      ; 80.000       ; -0.029     ; 20.579     ;
; 59.449 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.570     ;
; 59.470 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.024     ; 20.546     ;
; 59.471 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20] ; clock1       ; clock1      ; 80.000       ; -0.029     ; 20.540     ;
; 59.472 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.547     ;
; 59.475 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[15] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.532     ;
; 59.475 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19] ; clock1       ; clock1      ; 80.000       ; -0.038     ; 20.527     ;
; 59.485 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[20]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.534     ;
; 59.495 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.524     ;
; 59.506 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[20]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.513     ;
; 59.512 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[20]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.495     ;
; 59.512 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.507     ;
; 59.514 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19] ; clock1       ; clock1      ; 80.000       ; -0.038     ; 20.488     ;
; 59.531 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.507     ;
; 59.533 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.486     ;
; 59.535 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[15] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.503     ;
; 59.535 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.484     ;
; 59.539 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.468     ;
; 59.558 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.461     ;
; 59.559 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.024     ; 20.457     ;
; 59.567 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[15] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; -0.023     ; 20.450     ;
; 59.579 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.440     ;
; 59.585 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.422     ;
; 59.604 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.403     ;
; 59.611 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[18] ; clock1       ; clock1      ; 80.000       ; -0.038     ; 20.391     ;
; 59.620 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.418     ;
; 59.622 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[20]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.385     ;
; 59.649 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.358     ;
; 59.656 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.024     ; 20.360     ;
; 59.673 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.024     ; 20.343     ;
; 59.682 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[20]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.356     ;
; 59.693 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.314     ;
; 59.695 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; clock1       ; clock1      ; 80.000       ; -0.033     ; 20.312     ;
; 59.709 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.329     ;
; 59.714 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[20]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; -0.023     ; 20.303     ;
; 59.717 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.321     ;
; 59.717 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; -0.021     ; 20.302     ;
; 59.717 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.024     ; 20.299     ;
+--------+-----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock1'                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[13]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemWrite_EX             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemWrite_MEM                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.047      ;
; 0.744 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[4] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[4]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.050      ;
; 0.895 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.201      ;
; 0.899 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.205      ;
; 0.902 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.208      ;
; 0.912 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[17]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.218      ;
; 0.920 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.226      ;
; 0.956 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.262      ;
; 1.052 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a0~porta_address_reg6  ; clock1       ; clock1      ; 0.000        ; 0.081      ; 1.400      ;
; 1.063 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[47]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[18]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.369      ;
; 1.065 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[69]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[29]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.371      ;
; 1.066 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[39]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.372      ;
; 1.069 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[26]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.375      ;
; 1.070 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[2] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2]                                                             ; clock1       ; clock1      ; 0.000        ; -0.001     ; 1.375      ;
; 1.070 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[67]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[28]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.376      ;
; 1.071 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[31]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[10]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.377      ;
; 1.071 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[49]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.377      ;
; 1.071 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[53]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.377      ;
; 1.071 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[69]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.377      ;
; 1.071 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[65]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[27]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.377      ;
; 1.073 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.379      ;
; 1.088 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[67]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.394      ;
; 1.133 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                              ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.439      ;
; 1.153 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]  ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[1]                                                                      ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.459      ;
; 1.191 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]                                                               ; clock1       ; clock1      ; 0.000        ; 0.003      ; 1.500      ;
; 1.201 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.507      ;
; 1.204 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.510      ;
; 1.213 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]  ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[3]                                                                      ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.519      ;
; 1.216 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.522      ;
; 1.219 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.525      ;
; 1.221 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.527      ;
; 1.222 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.528      ;
; 1.225 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.531      ;
; 1.229 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.535      ;
; 1.231 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[5]       ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.537      ;
; 1.231 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[14]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.537      ;
; 1.232 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[26]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.538      ;
; 1.236 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.542      ;
; 1.238 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.544      ;
; 1.239 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.545      ;
; 1.239 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[61]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[25]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.545      ;
; 1.239 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[73]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.545      ;
; 1.240 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.546      ;
; 1.240 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[51]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[20]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.546      ;
; 1.240 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[57]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.546      ;
; 1.241 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.547      ;
; 1.241 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.547      ;
; 1.241 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[71]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.547      ;
; 1.245 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[47]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.551      ;
; 1.246 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.552      ;
; 1.251 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.557      ;
; 1.348 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                               ; clock1       ; clock1      ; 0.000        ; 0.001      ; 1.655      ;
; 1.386 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[21]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.002      ; 1.694      ;
; 1.391 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[28]      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.697      ;
; 1.395 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.001      ; 1.702      ;
; 1.406 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2]  ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[5]                                                                      ; clock1       ; clock1      ; 0.000        ; 0.001      ; 1.713      ;
; 1.411 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[28]        ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                                ; clock1       ; clock1      ; 0.000        ; -0.001     ; 1.716      ;
; 1.438 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[11]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.744      ;
; 1.449 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a18~porta_address_reg7 ; clock1       ; clock1      ; 0.000        ; 0.077      ; 1.793      ;
; 1.456 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                                ; clock1       ; clock1      ; 0.000        ; -0.003     ; 1.759      ;
; 1.461 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2]  ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2      ; clock1       ; clock1      ; 0.000        ; 0.079      ; 1.807      ;
; 1.466 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                                ; clock1       ; clock1      ; 0.000        ; -0.003     ; 1.769      ;
; 1.470 ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[20]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.001      ; 1.777      ;
; 1.474 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                               ; clock1       ; clock1      ; 0.000        ; -0.002     ; 1.778      ;
; 1.476 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[8]                                                                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.782      ;
; 1.477 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[12]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.783      ;
; 1.483 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[27]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.789      ;
; 1.486 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[21]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.001      ; 1.793      ;
; 1.487 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2]  ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2      ; clock1       ; clock1      ; 0.000        ; 0.077      ; 1.831      ;
; 1.488 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[53]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[21]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.794      ;
; 1.488 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[0]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.011      ; 1.805      ;
; 1.488 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[62]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[25]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.794      ;
; 1.490 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[17]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]                                                                ; clock1       ; clock1      ; 0.000        ; 0.005      ; 1.801      ;
; 1.492 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.798      ;
; 1.494 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a18~porta_address_reg6 ; clock1       ; clock1      ; 0.000        ; 0.077      ; 1.838      ;
; 1.509 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]      ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[13]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.815      ;
; 1.509 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]       ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.815      ;
; 1.510 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                                                                        ; clock1       ; clock1      ; 0.000        ; 0.003      ; 1.819      ;
; 1.517 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[13]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.823      ;
; 1.520 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]                                                               ; clock1       ; clock1      ; 0.000        ; 0.001      ; 1.827      ;
; 1.521 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemWrite_EX                                                                        ; clock1       ; clock1      ; 0.000        ; 0.003      ; 1.830      ;
; 1.522 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[10]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.828      ;
; 1.522 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[22]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.001      ; 1.829      ;
; 1.522 ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[23]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.001      ; 1.829      ;
; 1.527 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a9~porta_address_reg6  ; clock1       ; clock1      ; 0.000        ; 0.072      ; 1.866      ;
; 1.529 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.835      ;
; 1.532 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.838      ;
; 1.532 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.838      ;
; 1.533 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]  ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0      ; clock1       ; clock1      ; 0.000        ; 0.080      ; 1.880      ;
; 1.535 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.841      ;
; 1.536 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.842      ;
; 1.537 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.843      ;
; 1.537 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[41]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.843      ;
; 1.539 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.845      ;
; 1.540 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.846      ;
; 1.542 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[35]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.848      ;
; 1.544 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[37]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.850      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock1'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.223 ; 100.000      ; 2.777          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 17.587 ; 17.587 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 11.675 ; 11.675 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 17.587 ; 17.587 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 19.720 ; 19.720 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 15.918 ; 15.918 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 15.918 ; 15.918 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 14.590 ; 14.590 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 14.578 ; 14.578 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 14.107 ; 14.107 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 19.913 ; 19.913 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 18.505 ; 18.505 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 17.981 ; 17.981 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 17.547 ; 17.547 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 16.950 ; 16.950 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 17.746 ; 17.746 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 17.277 ; 17.277 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 18.028 ; 18.028 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 17.613 ; 17.613 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 17.425 ; 17.425 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 18.183 ; 18.183 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 18.694 ; 18.694 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 17.974 ; 17.974 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 18.191 ; 18.191 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 17.530 ; 17.530 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 17.452 ; 17.452 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 17.483 ; 17.483 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 17.859 ; 17.859 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 19.913 ; 19.913 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 18.254 ; 18.254 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 18.306 ; 18.306 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 17.717 ; 17.717 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 18.692 ; 18.692 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 17.027 ; 17.027 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 17.680 ; 17.680 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 18.135 ; 18.135 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 18.279 ; 18.279 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 18.055 ; 18.055 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 18.772 ; 18.772 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 18.747 ; 18.747 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 18.093 ; 18.093 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 18.073 ; 18.073 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 18.116 ; 18.116 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 34.534 ; 34.534 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 27.006 ; 27.006 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 25.816 ; 25.816 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 26.043 ; 26.043 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 26.027 ; 26.027 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 25.558 ; 25.558 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 27.753 ; 27.753 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 27.272 ; 27.272 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 25.493 ; 25.493 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 26.584 ; 26.584 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 26.212 ; 26.212 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 26.562 ; 26.562 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 27.777 ; 27.777 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 26.159 ; 26.159 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 27.278 ; 27.278 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 27.031 ; 27.031 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 26.025 ; 26.025 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 27.058 ; 27.058 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 27.856 ; 27.856 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 29.841 ; 29.841 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 29.773 ; 29.773 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 29.975 ; 29.975 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 30.651 ; 30.651 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 31.036 ; 31.036 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 31.567 ; 31.567 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 31.239 ; 31.239 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 34.534 ; 34.534 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 32.401 ; 32.401 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 30.760 ; 30.760 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 30.897 ; 30.897 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 30.796 ; 30.796 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 31.522 ; 31.522 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 30.691 ; 30.691 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 12.396 ; 12.396 ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 10.750 ; 10.750 ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 10.325 ; 10.325 ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 10.755 ; 10.755 ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 11.382 ; 11.382 ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 11.092 ; 11.092 ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 11.510 ; 11.510 ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 9.799  ; 9.799  ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 12.396 ; 12.396 ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 12.274 ; 12.274 ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 10.259 ; 10.259 ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 12.062 ; 12.062 ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 11.917 ; 11.917 ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 9.999  ; 9.999  ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 12.057 ; 12.057 ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 10.004 ; 10.004 ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 10.450 ; 10.450 ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 11.306 ; 11.306 ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 11.029 ; 11.029 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 10.391 ; 10.391 ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 12.152 ; 12.152 ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 10.731 ; 10.731 ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 10.676 ; 10.676 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 10.068 ; 10.068 ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 11.403 ; 11.403 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 12.211 ; 12.211 ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 11.793 ; 11.793 ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 10.397 ; 10.397 ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 10.589 ; 10.589 ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 9.991  ; 9.991  ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 9.932  ; 9.932  ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 12.187 ; 12.187 ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 10.114 ; 10.114 ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 16.931 ; 16.931 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 13.800 ; 13.800 ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 13.760 ; 13.760 ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 13.248 ; 13.248 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 13.376 ; 13.376 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 11.481 ; 11.481 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 14.929 ; 14.929 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 13.892 ; 13.892 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 12.797 ; 12.797 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 14.223 ; 14.223 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 14.355 ; 14.355 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 14.361 ; 14.361 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 14.359 ; 14.359 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 13.080 ; 13.080 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 15.679 ; 15.679 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 13.883 ; 13.883 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 15.984 ; 15.984 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 14.003 ; 14.003 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 15.840 ; 15.840 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 14.850 ; 14.850 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 15.357 ; 15.357 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 14.886 ; 14.886 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 16.102 ; 16.102 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 15.155 ; 15.155 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 16.090 ; 16.090 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 15.456 ; 15.456 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 16.289 ; 16.289 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 14.985 ; 14.985 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 15.381 ; 15.381 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 15.773 ; 15.773 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 15.579 ; 15.579 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 16.931 ; 16.931 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 14.082 ; 14.082 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 11.675 ; 11.675 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 22.682 ; 22.682 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 14.581 ; 14.581 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 14.581 ; 14.581 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 13.747 ; 13.747 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 16.831 ; 16.831 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 16.831 ; 16.831 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 15.031 ; 15.031 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 16.043 ; 16.043 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 15.187 ; 15.187 ; Rise       ; clock1          ;
; Forward_Mem_to_Mem              ; clock1     ; 12.981 ; 12.981 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 17.231 ; 17.231 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 14.446 ; 14.446 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 14.446 ; 14.446 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 13.642 ; 13.642 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 27.897 ; 27.897 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 24.234 ; 24.234 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 26.281 ; 26.281 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 27.306 ; 27.306 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 27.686 ; 27.686 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 26.303 ; 26.303 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 25.579 ; 25.579 ; Rise       ; clock1          ;
;  Instruction_IF[6]              ; clock1     ; 27.696 ; 27.696 ; Rise       ; clock1          ;
;  Instruction_IF[7]              ; clock1     ; 27.676 ; 27.676 ; Rise       ; clock1          ;
;  Instruction_IF[8]              ; clock1     ; 27.897 ; 27.897 ; Rise       ; clock1          ;
;  Instruction_IF[9]              ; clock1     ; 27.549 ; 27.549 ; Rise       ; clock1          ;
;  Instruction_IF[10]             ; clock1     ; 27.509 ; 27.509 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 26.778 ; 26.778 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 24.645 ; 24.645 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 27.363 ; 27.363 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 26.512 ; 26.512 ; Rise       ; clock1          ;
;  Instruction_IF[15]             ; clock1     ; 25.575 ; 25.575 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 24.095 ; 24.095 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 25.251 ; 25.251 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 24.813 ; 24.813 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 25.118 ; 25.118 ; Rise       ; clock1          ;
;  Instruction_IF[20]             ; clock1     ; 24.927 ; 24.927 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 25.079 ; 25.079 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 25.993 ; 25.993 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 25.456 ; 25.456 ; Rise       ; clock1          ;
;  Instruction_IF[24]             ; clock1     ; 26.389 ; 26.389 ; Rise       ; clock1          ;
;  Instruction_IF[25]             ; clock1     ; 23.287 ; 23.287 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 25.915 ; 25.915 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 26.430 ; 26.430 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 23.821 ; 23.821 ; Rise       ; clock1          ;
;  Instruction_IF[29]             ; clock1     ; 25.875 ; 25.875 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 25.895 ; 25.895 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 17.948 ; 17.948 ; Rise       ; clock1          ;
; MemWrite_ID                     ; clock1     ; 18.718 ; 18.718 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 17.948 ; 17.948 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 26.964 ; 26.964 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 26.547 ; 26.547 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 26.527 ; 26.527 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 25.580 ; 25.580 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 26.890 ; 26.890 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 26.597 ; 26.597 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 25.465 ; 25.465 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 26.446 ; 26.446 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 26.964 ; 26.964 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 26.349 ; 26.349 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 25.587 ; 25.587 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 23.762 ; 23.762 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 25.649 ; 25.649 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 24.048 ; 24.048 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 26.222 ; 26.222 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 25.987 ; 25.987 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 26.870 ; 26.870 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 26.117 ; 26.117 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 25.539 ; 25.539 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 25.569 ; 25.569 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 25.034 ; 25.034 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 25.551 ; 25.551 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 26.720 ; 26.720 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 24.827 ; 24.827 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 26.736 ; 26.736 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 25.880 ; 25.880 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 25.529 ; 25.529 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 24.216 ; 24.216 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 23.895 ; 23.895 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 26.804 ; 26.804 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 25.002 ; 25.002 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 25.896 ; 25.896 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 26.935 ; 26.935 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 23.488 ; 23.488 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 17.231 ; 17.231 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 16.926 ; 16.926 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 10.729 ; 10.729 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 10.719 ; 10.719 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 12.504 ; 12.504 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 14.326 ; 14.326 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 13.438 ; 13.438 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 13.472 ; 13.472 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 12.786 ; 12.786 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 14.342 ; 14.342 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 14.172 ; 14.172 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 12.656 ; 12.656 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 13.392 ; 13.392 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 13.299 ; 13.299 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 13.105 ; 13.105 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 14.612 ; 14.612 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 14.214 ; 14.214 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 14.452 ; 14.452 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 12.968 ; 12.968 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 16.926 ; 16.926 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 14.884 ; 14.884 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 14.172 ; 14.172 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 14.993 ; 14.993 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 14.662 ; 14.662 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 15.109 ; 15.109 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 15.310 ; 15.310 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 15.082 ; 15.082 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 16.317 ; 16.317 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 16.604 ; 16.604 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 15.642 ; 15.642 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 14.153 ; 14.153 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 16.732 ; 16.732 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 15.641 ; 15.641 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 16.478 ; 16.478 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 17.577 ; 17.577 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 20.521 ; 20.521 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 12.929 ; 12.929 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 10.542 ; 10.542 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 11.085 ; 11.085 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 10.364 ; 10.364 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 12.357 ; 12.357 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 9.549  ; 9.549  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 11.069 ; 11.069 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[6]  ; clock1     ; 12.357 ; 12.357 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[7]  ; clock1     ; 11.906 ; 11.906 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[8]  ; clock1     ; 12.534 ; 12.534 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[9]  ; clock1     ; 12.929 ; 12.929 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[10] ; clock1     ; 12.564 ; 12.564 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 11.226 ; 11.226 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 10.595 ; 10.595 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 10.393 ; 10.393 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 10.607 ; 10.607 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[15] ; clock1     ; 11.020 ; 11.020 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[16] ; clock1     ; 11.671 ; 11.671 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[17] ; clock1     ; 11.594 ; 11.594 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[18] ; clock1     ; 11.000 ; 11.000 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[19] ; clock1     ; 11.277 ; 11.277 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[20] ; clock1     ; 11.296 ; 11.296 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[21] ; clock1     ; 11.322 ; 11.322 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[22] ; clock1     ; 11.610 ; 11.610 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[23] ; clock1     ; 11.613 ; 11.613 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[24] ; clock1     ; 10.874 ; 10.874 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[25] ; clock1     ; 11.691 ; 11.691 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[26] ; clock1     ; 11.277 ; 11.277 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[27] ; clock1     ; 10.884 ; 10.884 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[28] ; clock1     ; 11.610 ; 11.610 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[29] ; clock1     ; 11.322 ; 11.322 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[30] ; clock1     ; 11.000 ; 11.000 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[31] ; clock1     ; 11.306 ; 11.306 ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 20.610 ; 20.610 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 16.882 ; 16.882 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 18.837 ; 18.837 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 16.192 ; 16.192 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 17.739 ; 17.739 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 17.231 ; 17.231 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 15.772 ; 15.772 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 17.430 ; 17.430 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 16.637 ; 16.637 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 17.089 ; 17.089 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 17.472 ; 17.472 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 17.139 ; 17.139 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 17.817 ; 17.817 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 17.575 ; 17.575 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 16.923 ; 16.923 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 17.526 ; 17.526 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 18.286 ; 18.286 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 16.842 ; 16.842 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 17.861 ; 17.861 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 16.083 ; 16.083 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 16.020 ; 16.020 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 15.714 ; 15.714 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 16.619 ; 16.619 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 20.610 ; 20.610 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 19.004 ; 19.004 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 18.696 ; 18.696 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 17.097 ; 17.097 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 17.119 ; 17.119 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 16.044 ; 16.044 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 16.702 ; 16.702 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 17.473 ; 17.473 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 18.075 ; 18.075 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 15.764 ; 15.764 ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 15.075 ; 15.075 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 15.075 ; 15.075 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 13.827 ; 13.827 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 14.382 ; 14.382 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 13.955 ; 13.955 ; Rise       ; clock1          ;
;  Write_Register_EX[4]           ; clock1     ; 12.707 ; 12.707 ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 36.373 ; 36.373 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 10.860 ; 10.860 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 10.860 ; 10.860 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 12.659 ; 12.659 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 11.758 ; 11.758 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 12.365 ; 12.365 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 13.578 ; 13.578 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 13.192 ; 13.192 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 12.365 ; 12.365 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 12.645 ; 12.645 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 9.713  ; 9.713  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 11.157 ; 11.157 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 11.180 ; 11.180 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 10.219 ; 10.219 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 9.713  ; 9.713  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 10.952 ; 10.952 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 10.987 ; 10.987 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 10.828 ; 10.828 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 10.562 ; 10.562 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 10.574 ; 10.574 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 11.906 ; 11.906 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 11.545 ; 11.545 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 11.186 ; 11.186 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 11.090 ; 11.090 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 11.893 ; 11.893 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 10.202 ; 10.202 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 11.521 ; 11.521 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 11.693 ; 11.693 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 12.791 ; 12.791 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 12.213 ; 12.213 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 11.458 ; 11.458 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 11.851 ; 11.851 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 12.605 ; 12.605 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 11.188 ; 11.188 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 12.586 ; 12.586 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 11.480 ; 11.480 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 11.708 ; 11.708 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 11.623 ; 11.623 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 11.649 ; 11.649 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 11.925 ; 11.925 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 11.204 ; 11.204 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 11.650 ; 11.650 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 11.772 ; 11.772 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 12.615 ; 12.615 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 13.240 ; 13.240 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 12.692 ; 12.692 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 12.950 ; 12.950 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 12.615 ; 12.615 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 13.047 ; 13.047 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 15.104 ; 15.104 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 15.133 ; 15.133 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 12.845 ; 12.845 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 14.756 ; 14.756 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 13.595 ; 13.595 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 13.901 ; 13.901 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 14.003 ; 14.003 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 13.584 ; 13.584 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 15.249 ; 15.249 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 14.119 ; 14.119 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 13.784 ; 13.784 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 14.426 ; 14.426 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 14.373 ; 14.373 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 14.676 ; 14.676 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 14.089 ; 14.089 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 15.035 ; 15.035 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 15.191 ; 15.191 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 14.234 ; 14.234 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 15.308 ; 15.308 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 14.244 ; 14.244 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 17.520 ; 17.520 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 14.702 ; 14.702 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 12.864 ; 12.864 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 14.610 ; 14.610 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 13.550 ; 13.550 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 15.054 ; 15.054 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 15.002 ; 15.002 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 9.799  ; 9.799  ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 10.750 ; 10.750 ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 10.325 ; 10.325 ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 10.755 ; 10.755 ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 11.382 ; 11.382 ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 11.092 ; 11.092 ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 11.510 ; 11.510 ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 9.799  ; 9.799  ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 12.396 ; 12.396 ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 12.274 ; 12.274 ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 10.259 ; 10.259 ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 12.062 ; 12.062 ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 11.917 ; 11.917 ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 9.999  ; 9.999  ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 12.057 ; 12.057 ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 10.004 ; 10.004 ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 10.450 ; 10.450 ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 11.306 ; 11.306 ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 11.029 ; 11.029 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 10.391 ; 10.391 ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 12.152 ; 12.152 ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 10.731 ; 10.731 ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 10.676 ; 10.676 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 10.068 ; 10.068 ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 11.403 ; 11.403 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 12.211 ; 12.211 ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 11.793 ; 11.793 ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 10.397 ; 10.397 ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 10.589 ; 10.589 ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 9.991  ; 9.991  ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 9.932  ; 9.932  ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 12.187 ; 12.187 ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 10.114 ; 10.114 ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 9.275  ; 9.275  ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 13.800 ; 13.800 ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 13.760 ; 13.760 ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 12.087 ; 12.087 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 11.676 ; 11.676 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 9.707  ; 9.707  ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 13.121 ; 13.121 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 12.001 ; 12.001 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 10.810 ; 10.810 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 12.067 ; 12.067 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 12.028 ; 12.028 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 11.971 ; 11.971 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 11.933 ; 11.933 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 10.515 ; 10.515 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 13.024 ; 13.024 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 11.151 ; 11.151 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 13.150 ; 13.150 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 11.159 ; 11.159 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 12.791 ; 12.791 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 11.739 ; 11.739 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 12.084 ; 12.084 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 11.581 ; 11.581 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 12.729 ; 12.729 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 11.699 ; 11.699 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 12.538 ; 12.538 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 11.735 ; 11.735 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 12.405 ; 12.405 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 11.030 ; 11.030 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 11.379 ; 11.379 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 11.647 ; 11.647 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 11.366 ; 11.366 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 12.644 ; 12.644 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 9.275  ; 9.275  ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 10.860 ; 10.860 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 14.293 ; 14.293 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 11.310 ; 11.310 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 11.310 ; 11.310 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 11.333 ; 11.333 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 11.318 ; 11.318 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 12.584 ; 12.584 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 11.318 ; 11.318 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 12.326 ; 12.326 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 11.734 ; 11.734 ; Rise       ; clock1          ;
; Forward_Mem_to_Mem              ; clock1     ; 10.361 ; 10.361 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 13.552 ; 13.552 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 11.621 ; 11.621 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 11.860 ; 11.860 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 11.621 ; 11.621 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 10.898 ; 10.898 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 12.567 ; 12.567 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 14.470 ; 14.470 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 14.583 ; 14.583 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 15.427 ; 15.427 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 13.578 ; 13.578 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 13.639 ; 13.639 ; Rise       ; clock1          ;
;  Instruction_IF[6]              ; clock1     ; 15.437 ; 15.437 ; Rise       ; clock1          ;
;  Instruction_IF[7]              ; clock1     ; 15.417 ; 15.417 ; Rise       ; clock1          ;
;  Instruction_IF[8]              ; clock1     ; 16.276 ; 16.276 ; Rise       ; clock1          ;
;  Instruction_IF[9]              ; clock1     ; 15.928 ; 15.928 ; Rise       ; clock1          ;
;  Instruction_IF[10]             ; clock1     ; 15.888 ; 15.888 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 13.713 ; 13.713 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 12.713 ; 12.713 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 15.424 ; 15.424 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 14.407 ; 14.407 ; Rise       ; clock1          ;
;  Instruction_IF[15]             ; clock1     ; 12.777 ; 12.777 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 11.913 ; 11.913 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 11.889 ; 11.889 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 12.304 ; 12.304 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 12.902 ; 12.902 ; Rise       ; clock1          ;
;  Instruction_IF[20]             ; clock1     ; 13.993 ; 13.993 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 12.634 ; 12.634 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 13.989 ; 13.989 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 12.862 ; 12.862 ; Rise       ; clock1          ;
;  Instruction_IF[24]             ; clock1     ; 13.566 ; 13.566 ; Rise       ; clock1          ;
;  Instruction_IF[25]             ; clock1     ; 10.898 ; 10.898 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 13.752 ; 13.752 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 12.339 ; 12.339 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 11.669 ; 11.669 ; Rise       ; clock1          ;
;  Instruction_IF[29]             ; clock1     ; 12.587 ; 12.587 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 13.732 ; 13.732 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 13.056 ; 13.056 ; Rise       ; clock1          ;
; MemWrite_ID                     ; clock1     ; 13.837 ; 13.837 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 13.056 ; 13.056 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 10.714 ; 10.714 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 11.979 ; 11.979 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 11.959 ; 11.959 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 12.742 ; 12.742 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 13.708 ; 13.708 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 12.654 ; 12.654 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 12.351 ; 12.351 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 12.856 ; 12.856 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 12.595 ; 12.595 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 13.256 ; 13.256 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 12.490 ; 12.490 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 10.714 ; 10.714 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 12.617 ; 12.617 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 11.008 ; 11.008 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 13.274 ; 13.274 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 11.429 ; 11.429 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 11.836 ; 11.836 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 12.221 ; 12.221 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 12.440 ; 12.440 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 12.898 ; 12.898 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 11.968 ; 11.968 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 11.715 ; 11.715 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 12.573 ; 12.573 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 11.589 ; 11.589 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 13.499 ; 13.499 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 13.267 ; 13.267 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 12.907 ; 12.907 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 11.844 ; 11.844 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 11.532 ; 11.532 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 12.901 ; 12.901 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 12.149 ; 12.149 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 12.410 ; 12.410 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 13.489 ; 13.489 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 13.087 ; 13.087 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 13.552 ; 13.552 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 10.719 ; 10.719 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 10.729 ; 10.729 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 10.719 ; 10.719 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 12.504 ; 12.504 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 13.748 ; 13.748 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 12.430 ; 12.430 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 12.643 ; 12.643 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 11.555 ; 11.555 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 13.038 ; 13.038 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 12.399 ; 12.399 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 11.043 ; 11.043 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 11.389 ; 11.389 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 11.126 ; 11.126 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 10.885 ; 10.885 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 12.346 ; 12.346 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 12.191 ; 12.191 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 12.323 ; 12.323 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 10.843 ; 10.843 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 14.658 ; 14.658 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 12.467 ; 12.467 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 12.015 ; 12.015 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 11.993 ; 11.993 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 11.592 ; 11.592 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 11.989 ; 11.989 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 12.104 ; 12.104 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 12.187 ; 12.187 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 13.181 ; 13.181 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 13.402 ; 13.402 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 12.346 ; 12.346 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 10.722 ; 10.722 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 13.694 ; 13.694 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 12.072 ; 12.072 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 12.353 ; 12.353 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 12.649 ; 12.649 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 11.647 ; 11.647 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 9.549  ; 9.549  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 10.542 ; 10.542 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 11.085 ; 11.085 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 10.364 ; 10.364 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 12.357 ; 12.357 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 9.549  ; 9.549  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 11.069 ; 11.069 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[6]  ; clock1     ; 12.357 ; 12.357 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[7]  ; clock1     ; 11.906 ; 11.906 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[8]  ; clock1     ; 12.534 ; 12.534 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[9]  ; clock1     ; 12.929 ; 12.929 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[10] ; clock1     ; 12.564 ; 12.564 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 11.226 ; 11.226 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 10.595 ; 10.595 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 10.393 ; 10.393 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 10.607 ; 10.607 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[15] ; clock1     ; 11.020 ; 11.020 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[16] ; clock1     ; 11.671 ; 11.671 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[17] ; clock1     ; 11.594 ; 11.594 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[18] ; clock1     ; 11.000 ; 11.000 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[19] ; clock1     ; 11.277 ; 11.277 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[20] ; clock1     ; 11.296 ; 11.296 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[21] ; clock1     ; 11.322 ; 11.322 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[22] ; clock1     ; 11.610 ; 11.610 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[23] ; clock1     ; 11.613 ; 11.613 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[24] ; clock1     ; 10.874 ; 10.874 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[25] ; clock1     ; 11.691 ; 11.691 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[26] ; clock1     ; 11.277 ; 11.277 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[27] ; clock1     ; 10.884 ; 10.884 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[28] ; clock1     ; 11.610 ; 11.610 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[29] ; clock1     ; 11.322 ; 11.322 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[30] ; clock1     ; 11.000 ; 11.000 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[31] ; clock1     ; 11.306 ; 11.306 ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 10.016 ; 10.016 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 11.451 ; 11.451 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 13.417 ; 13.417 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 10.763 ; 10.763 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 13.393 ; 13.393 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 12.826 ; 12.826 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 10.688 ; 10.688 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 10.992 ; 10.992 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 10.626 ; 10.626 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 10.676 ; 10.676 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 10.701 ; 10.701 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 10.764 ; 10.764 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 11.442 ; 11.442 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 11.199 ; 11.199 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 11.456 ; 11.456 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 10.756 ; 10.756 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 11.512 ; 11.512 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 11.145 ; 11.145 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 12.147 ; 12.147 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 11.046 ; 11.046 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 10.552 ; 10.552 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 10.016 ; 10.016 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 10.907 ; 10.907 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 13.823 ; 13.823 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 12.523 ; 12.523 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 12.900 ; 12.900 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 11.582 ; 11.582 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 12.385 ; 12.385 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 10.386 ; 10.386 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 10.645 ; 10.645 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 11.859 ; 11.859 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 11.729 ; 11.729 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 11.125 ; 11.125 ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 11.758 ; 11.758 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 12.556 ; 12.556 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 12.652 ; 12.652 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 13.337 ; 13.337 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 12.385 ; 12.385 ; Rise       ; clock1          ;
;  Write_Register_EX[4]           ; clock1     ; 11.758 ; 11.758 ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 16.129 ; 16.129 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock1 ; 74.028 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clock1 ; 0.203 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock1              ; 37.873 ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock1'                                                                                                                                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                               ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 74.028 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.050     ; 5.952      ;
; 74.028 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.050     ; 5.952      ;
; 74.028 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.050     ; 5.952      ;
; 74.028 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.050     ; 5.952      ;
; 74.028 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.050     ; 5.952      ;
; 74.066 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.913      ;
; 74.066 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.913      ;
; 74.066 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.913      ;
; 74.066 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.913      ;
; 74.066 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.913      ;
; 74.070 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; -0.024     ; 5.936      ;
; 74.097 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; -0.023     ; 5.910      ;
; 74.111 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; -0.024     ; 5.895      ;
; 74.232 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                          ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; -0.024     ; 5.774      ;
; 74.239 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.760      ;
; 74.239 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.760      ;
; 74.239 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.760      ;
; 74.239 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.760      ;
; 74.239 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.760      ;
; 74.277 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; -0.001     ; 5.721      ;
; 74.277 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; -0.001     ; 5.721      ;
; 74.277 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; -0.001     ; 5.721      ;
; 74.277 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; -0.001     ; 5.721      ;
; 74.277 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; -0.001     ; 5.721      ;
; 74.289 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[15]                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; -0.024     ; 5.717      ;
; 74.305 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; clock1       ; clock1      ; 80.000       ; -0.008     ; 5.717      ;
; 74.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; clock1       ; clock1      ; 80.000       ; -0.021     ; 5.699      ;
; 74.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]                                                         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a27~portb_address_reg0 ; clock1       ; clock1      ; 80.000       ; 0.035      ; 5.723      ;
; 74.331 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.052     ; 5.647      ;
; 74.331 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.052     ; 5.647      ;
; 74.331 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.052     ; 5.647      ;
; 74.331 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.052     ; 5.647      ;
; 74.331 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.052     ; 5.647      ;
; 74.332 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; clock1       ; clock1      ; 80.000       ; -0.007     ; 5.691      ;
; 74.337 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; clock1       ; clock1      ; 80.000       ; -0.020     ; 5.673      ;
; 74.338 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a27~portb_address_reg0 ; clock1       ; clock1      ; 80.000       ; 0.036      ; 5.697      ;
; 74.341 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[20]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; -0.024     ; 5.665      ;
; 74.344 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]                                                          ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; -0.023     ; 5.663      ;
; 74.346 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; clock1       ; clock1      ; 80.000       ; -0.008     ; 5.676      ;
; 74.351 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; clock1       ; clock1      ; 80.000       ; -0.021     ; 5.658      ;
; 74.352 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]                                                            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a27~portb_address_reg0 ; clock1       ; clock1      ; 80.000       ; 0.035      ; 5.682      ;
; 74.354 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]                                                         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a9~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.040      ; 5.685      ;
; 74.366 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]                                                         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a0~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.048      ; 5.681      ;
; 74.367 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; clock1       ; clock1      ; 80.000       ; -0.021     ; 5.642      ;
; 74.369 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.053     ; 5.608      ;
; 74.369 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.053     ; 5.608      ;
; 74.369 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.053     ; 5.608      ;
; 74.369 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.053     ; 5.608      ;
; 74.369 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.053     ; 5.608      ;
; 74.372 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; clock1       ; clock1      ; 80.000       ; -0.023     ; 5.635      ;
; 74.381 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; clock1       ; clock1      ; 80.000       ; -0.021     ; 5.628      ;
; 74.381 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a9~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.041      ; 5.659      ;
; 74.386 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]                                                          ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; -0.024     ; 5.620      ;
; 74.393 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a0~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.049      ; 5.655      ;
; 74.394 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; clock1       ; clock1      ; 80.000       ; -0.020     ; 5.616      ;
; 74.395 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM                                                                ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; -0.024     ; 5.611      ;
; 74.395 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]                                                            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a9~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.040      ; 5.644      ;
; 74.399 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; clock1       ; clock1      ; 80.000       ; -0.022     ; 5.609      ;
; 74.405 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; 0.001      ; 5.595      ;
; 74.405 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; 0.001      ; 5.595      ;
; 74.405 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; 0.001      ; 5.595      ;
; 74.405 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; 0.001      ; 5.595      ;
; 74.405 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; 0.001      ; 5.595      ;
; 74.407 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]                                                            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a0~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.048      ; 5.640      ;
; 74.408 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; clock1       ; clock1      ; 80.000       ; -0.020     ; 5.602      ;
; 74.408 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; clock1       ; clock1      ; 80.000       ; -0.021     ; 5.601      ;
; 74.413 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; clock1       ; clock1      ; 80.000       ; -0.023     ; 5.594      ;
; 74.417 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.562      ;
; 74.417 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.562      ;
; 74.417 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.562      ;
; 74.417 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.562      ;
; 74.417 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.562      ;
; 74.422 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; clock1       ; clock1      ; 80.000       ; -0.021     ; 5.587      ;
; 74.431 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.548      ;
; 74.431 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.548      ;
; 74.431 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.548      ;
; 74.431 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.548      ;
; 74.431 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.548      ;
; 74.443 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.556      ;
; 74.443 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.556      ;
; 74.443 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.556      ;
; 74.443 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.556      ;
; 74.443 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.556      ;
; 74.445 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]                                                          ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; -0.024     ; 5.561      ;
; 74.455 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.052     ; 5.523      ;
; 74.455 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.052     ; 5.523      ;
; 74.455 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.052     ; 5.523      ;
; 74.455 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.052     ; 5.523      ;
; 74.455 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.052     ; 5.523      ;
; 74.467 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                          ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; clock1       ; clock1      ; 80.000       ; -0.008     ; 5.555      ;
; 74.469 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.052     ; 5.509      ;
; 74.469 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.052     ; 5.509      ;
; 74.469 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.052     ; 5.509      ;
; 74.469 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.052     ; 5.509      ;
; 74.469 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.052     ; 5.509      ;
; 74.472 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                          ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; clock1       ; clock1      ; 80.000       ; -0.021     ; 5.537      ;
; 74.473 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a27~portb_address_reg0 ; clock1       ; clock1      ; 80.000       ; 0.035      ; 5.561      ;
; 74.477 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; -0.024     ; 5.529      ;
; 74.480 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1      ; clock1       ; clock1      ; 80.000       ; 0.001      ; 5.520      ;
; 74.480 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1      ; clock1       ; clock1      ; 80.000       ; 0.001      ; 5.520      ;
+--------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock1'                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.351      ;
; 0.225 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[13]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.373      ;
; 0.226 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemWrite_EX             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemWrite_MEM                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.374      ;
; 0.229 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[4] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[4]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.377      ;
; 0.286 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a0~porta_address_reg6  ; clock1       ; clock1      ; 0.000        ; 0.050      ; 0.471      ;
; 0.306 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.454      ;
; 0.308 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.456      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.457      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[17]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.461      ;
; 0.317 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.465      ;
; 0.318 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[2] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.466      ;
; 0.335 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.483      ;
; 0.352 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[5]       ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.500      ;
; 0.354 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[14]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.502      ;
; 0.355 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.503      ;
; 0.356 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.504      ;
; 0.358 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[47]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[18]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.506      ;
; 0.360 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[39]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[69]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[29]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.508      ;
; 0.361 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[26]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[67]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[28]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.509      ;
; 0.362 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[53]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.510      ;
; 0.363 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[31]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[10]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[49]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[69]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[65]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[27]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.511      ;
; 0.372 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[67]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.520      ;
; 0.382 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]                                                               ; clock1       ; clock1      ; 0.000        ; 0.001      ; 0.531      ;
; 0.383 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                              ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.531      ;
; 0.386 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.534      ;
; 0.389 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.537      ;
; 0.390 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.538      ;
; 0.394 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]  ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[3]                                                                      ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.542      ;
; 0.396 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]  ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[1]                                                                      ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.544      ;
; 0.397 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.545      ;
; 0.399 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[26]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.547      ;
; 0.400 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.548      ;
; 0.401 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.549      ;
; 0.404 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a18~porta_address_reg7 ; clock1       ; clock1      ; 0.000        ; 0.047      ; 0.586      ;
; 0.405 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[61]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[25]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.553      ;
; 0.406 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.554      ;
; 0.406 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[51]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[20]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.554      ;
; 0.408 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[28]        ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.556      ;
; 0.408 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2]  ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[5]                                                                      ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.556      ;
; 0.409 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[57]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.557      ;
; 0.409 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.557      ;
; 0.409 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[73]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.557      ;
; 0.411 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[71]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.559      ;
; 0.412 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2]  ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2      ; clock1       ; clock1      ; 0.000        ; 0.047      ; 0.594      ;
; 0.412 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[47]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.560      ;
; 0.416 ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[20]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.564      ;
; 0.417 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[8]                                                                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.565      ;
; 0.418 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[11]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.566      ;
; 0.419 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[28]      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.567      ;
; 0.419 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[12]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.567      ;
; 0.424 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[21]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.572      ;
; 0.424 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a18~porta_address_reg6 ; clock1       ; clock1      ; 0.000        ; 0.047      ; 0.606      ;
; 0.425 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[13]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.573      ;
; 0.427 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[10]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.575      ;
; 0.428 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[22]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.576      ;
; 0.428 ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[23]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.576      ;
; 0.430 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2]  ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2      ; clock1       ; clock1      ; 0.000        ; 0.046      ; 0.611      ;
; 0.432 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[62]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[25]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.580      ;
; 0.438 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                               ; clock1       ; clock1      ; 0.000        ; -0.002     ; 0.584      ;
; 0.443 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[21]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.002      ; 0.593      ;
; 0.443 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.591      ;
; 0.443 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.591      ;
; 0.445 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[17]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]                                                                ; clock1       ; clock1      ; 0.000        ; 0.005      ; 0.598      ;
; 0.446 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.594      ;
; 0.447 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.595      ;
; 0.448 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.596      ;
; 0.449 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.597      ;
; 0.449 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a9~porta_address_reg6  ; clock1       ; clock1      ; 0.000        ; 0.042      ; 0.626      ;
; 0.449 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.597      ;
; 0.449 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[0]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.009      ; 0.606      ;
; 0.452 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.600      ;
; 0.454 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]  ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0      ; clock1       ; clock1      ; 0.000        ; 0.049      ; 0.638      ;
; 0.455 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                                                                        ; clock1       ; clock1      ; 0.000        ; 0.002      ; 0.605      ;
; 0.455 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.603      ;
; 0.456 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemWrite_EX                                                                        ; clock1       ; clock1      ; 0.000        ; 0.002      ; 0.606      ;
; 0.458 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[48]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[18]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.606      ;
; 0.468 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a27~porta_address_reg6 ; clock1       ; clock1      ; 0.000        ; 0.037      ; 0.640      ;
; 0.473 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[27]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[53]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[21]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.621      ;
; 0.476 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.624      ;
; 0.477 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                                ; clock1       ; clock1      ; 0.000        ; -0.001     ; 0.624      ;
; 0.481 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]      ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[13]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.629      ;
; 0.481 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[41]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.629      ;
; 0.484 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[3] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3]                                                             ; clock1       ; clock1      ; 0.000        ; -0.003     ; 0.629      ;
; 0.484 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[35]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.632      ;
; 0.485 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[37]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.633      ;
; 0.486 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                                ; clock1       ; clock1      ; 0.000        ; -0.001     ; 0.633      ;
; 0.486 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[63]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.634      ;
; 0.487 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]       ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.635      ;
; 0.489 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                               ; clock1       ; clock1      ; 0.000        ; 0.001      ; 0.638      ;
; 0.489 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[1]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[1]                                                      ; clock1       ; clock1      ; 0.000        ; 0.001      ; 0.638      ;
; 0.490 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[51]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.638      ;
; 0.490 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[55]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.638      ;
; 0.491 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]       ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; clock1       ; clock1      ; 0.000        ; -0.004     ; 0.635      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock1'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 6.501  ; 6.501  ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 4.764  ; 4.764  ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 6.501  ; 6.501  ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 7.205  ; 7.205  ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 6.106  ; 6.106  ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 6.106  ; 6.106  ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 5.578  ; 5.578  ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 5.625  ; 5.625  ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 5.546  ; 5.546  ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 7.234  ; 7.234  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 6.790  ; 6.790  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 6.449  ; 6.449  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 6.324  ; 6.324  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 6.233  ; 6.233  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 6.381  ; 6.381  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 6.302  ; 6.302  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 6.478  ; 6.478  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 6.361  ; 6.361  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 6.463  ; 6.463  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 6.705  ; 6.705  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 6.775  ; 6.775  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 6.527  ; 6.527  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 6.706  ; 6.706  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 6.325  ; 6.325  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 6.288  ; 6.288  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 6.289  ; 6.289  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 6.464  ; 6.464  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 7.234  ; 7.234  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 6.719  ; 6.719  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 6.571  ; 6.571  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 6.449  ; 6.449  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 6.690  ; 6.690  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 6.260  ; 6.260  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 6.570  ; 6.570  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 6.588  ; 6.588  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 6.545  ; 6.545  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 6.538  ; 6.538  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 6.859  ; 6.859  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 6.685  ; 6.685  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 6.620  ; 6.620  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 6.539  ; 6.539  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 6.513  ; 6.513  ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 10.251 ; 10.251 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 9.315  ; 9.315  ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 8.065  ; 8.065  ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 8.394  ; 8.394  ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 8.255  ; 8.255  ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 8.064  ; 8.064  ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 8.518  ; 8.518  ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 8.975  ; 8.975  ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 8.394  ; 8.394  ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 9.030  ; 9.030  ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 8.938  ; 8.938  ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 8.829  ; 8.829  ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 9.226  ; 9.226  ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 8.265  ; 8.265  ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 9.174  ; 9.174  ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 9.025  ; 9.025  ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 8.863  ; 8.863  ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 9.396  ; 9.396  ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 9.370  ; 9.370  ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 9.181  ; 9.181  ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 8.947  ; 8.947  ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 9.306  ; 9.306  ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 9.269  ; 9.269  ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 9.356  ; 9.356  ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 9.551  ; 9.551  ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 9.435  ; 9.435  ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 10.251 ; 10.251 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 9.839  ; 9.839  ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 9.673  ; 9.673  ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 9.771  ; 9.771  ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 9.678  ; 9.678  ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 9.999  ; 9.999  ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 9.963  ; 9.963  ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 5.190  ; 5.190  ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 4.585  ; 4.585  ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 4.503  ; 4.503  ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 4.719  ; 4.719  ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 4.731  ; 4.731  ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 4.665  ; 4.665  ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 4.798  ; 4.798  ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 4.362  ; 4.362  ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 5.190  ; 5.190  ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 5.038  ; 5.038  ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 4.387  ; 4.387  ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 4.986  ; 4.986  ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 4.924  ; 4.924  ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 4.331  ; 4.331  ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 4.882  ; 4.882  ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 4.346  ; 4.346  ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 4.555  ; 4.555  ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 4.643  ; 4.643  ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 4.664  ; 4.664  ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 4.469  ; 4.469  ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 4.948  ; 4.948  ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 4.575  ; 4.575  ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 4.532  ; 4.532  ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 4.311  ; 4.311  ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 4.821  ; 4.821  ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 4.984  ; 4.984  ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 4.884  ; 4.884  ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 4.541  ; 4.541  ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 4.463  ; 4.463  ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 4.449  ; 4.449  ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 4.314  ; 4.314  ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 4.975  ; 4.975  ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 4.449  ; 4.449  ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 6.759  ; 6.759  ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 5.505  ; 5.505  ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 5.465  ; 5.465  ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 5.172  ; 5.172  ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 5.458  ; 5.458  ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 4.676  ; 4.676  ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 5.792  ; 5.792  ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 5.469  ; 5.469  ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 5.076  ; 5.076  ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 5.507  ; 5.507  ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 5.563  ; 5.563  ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 5.533  ; 5.533  ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 5.779  ; 5.779  ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 5.260  ; 5.260  ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 6.077  ; 6.077  ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 5.427  ; 5.427  ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 6.215  ; 6.215  ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 5.683  ; 5.683  ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 6.236  ; 6.236  ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 5.883  ; 5.883  ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 5.984  ; 5.984  ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 5.811  ; 5.811  ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 6.401  ; 6.401  ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 6.064  ; 6.064  ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 6.245  ; 6.245  ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 6.133  ; 6.133  ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 6.401  ; 6.401  ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 6.048  ; 6.048  ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 6.183  ; 6.183  ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 6.311  ; 6.311  ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 6.337  ; 6.337  ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 6.759  ; 6.759  ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 5.751  ; 5.751  ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 4.764  ; 4.764  ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 8.599  ; 8.599  ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 5.495  ; 5.495  ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 5.495  ; 5.495  ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 5.286  ; 5.286  ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 6.347  ; 6.347  ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 6.347  ; 6.347  ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 5.864  ; 5.864  ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 6.187  ; 6.187  ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 5.820  ; 5.820  ; Rise       ; clock1          ;
; Forward_Mem_to_Mem              ; clock1     ; 5.054  ; 5.054  ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 6.301  ; 6.301  ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 5.643  ; 5.643  ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 5.643  ; 5.643  ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 5.391  ; 5.391  ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 10.252 ; 10.252 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 9.067  ; 9.067  ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 9.723  ; 9.723  ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 9.985  ; 9.985  ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 10.019 ; 10.019 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 9.706  ; 9.706  ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 9.459  ; 9.459  ; Rise       ; clock1          ;
;  Instruction_IF[6]              ; clock1     ; 10.029 ; 10.029 ; Rise       ; clock1          ;
;  Instruction_IF[7]              ; clock1     ; 10.009 ; 10.009 ; Rise       ; clock1          ;
;  Instruction_IF[8]              ; clock1     ; 10.252 ; 10.252 ; Rise       ; clock1          ;
;  Instruction_IF[9]              ; clock1     ; 10.157 ; 10.157 ; Rise       ; clock1          ;
;  Instruction_IF[10]             ; clock1     ; 10.117 ; 10.117 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 9.812  ; 9.812  ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 9.158  ; 9.158  ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 9.953  ; 9.953  ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 9.806  ; 9.806  ; Rise       ; clock1          ;
;  Instruction_IF[15]             ; clock1     ; 9.338  ; 9.338  ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 9.055  ; 9.055  ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 9.385  ; 9.385  ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 9.034  ; 9.034  ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 9.091  ; 9.091  ; Rise       ; clock1          ;
;  Instruction_IF[20]             ; clock1     ; 9.254  ; 9.254  ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 9.274  ; 9.274  ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 9.503  ; 9.503  ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 9.410  ; 9.410  ; Rise       ; clock1          ;
;  Instruction_IF[24]             ; clock1     ; 9.626  ; 9.626  ; Rise       ; clock1          ;
;  Instruction_IF[25]             ; clock1     ; 8.679  ; 8.679  ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 9.468  ; 9.468  ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 9.809  ; 9.809  ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 8.951  ; 8.951  ; Rise       ; clock1          ;
;  Instruction_IF[29]             ; clock1     ; 9.596  ; 9.596  ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 9.448  ; 9.448  ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 6.708  ; 6.708  ; Rise       ; clock1          ;
; MemWrite_ID                     ; clock1     ; 6.899  ; 6.899  ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 6.708  ; 6.708  ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 9.855  ; 9.855  ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 9.823  ; 9.823  ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 9.803  ; 9.803  ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 9.271  ; 9.271  ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 9.834  ; 9.834  ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 9.755  ; 9.755  ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 9.469  ; 9.469  ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 9.671  ; 9.671  ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 9.855  ; 9.855  ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 9.621  ; 9.621  ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 9.418  ; 9.418  ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 8.829  ; 8.829  ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 9.465  ; 9.465  ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 9.016  ; 9.016  ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 9.647  ; 9.647  ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 9.603  ; 9.603  ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 9.769  ; 9.769  ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 9.458  ; 9.458  ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 9.338  ; 9.338  ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 9.522  ; 9.522  ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 9.280  ; 9.280  ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 9.435  ; 9.435  ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 9.704  ; 9.704  ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 9.014  ; 9.014  ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 9.747  ; 9.747  ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 9.520  ; 9.520  ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 9.403  ; 9.403  ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 8.996  ; 8.996  ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 8.837  ; 8.837  ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 9.767  ; 9.767  ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 9.265  ; 9.265  ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 9.526  ; 9.526  ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 9.811  ; 9.811  ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 8.648  ; 8.648  ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 6.301  ; 6.301  ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 6.596  ; 6.596  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 4.580  ; 4.580  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 4.570  ; 4.570  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 5.224  ; 5.224  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 5.657  ; 5.657  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 5.396  ; 5.396  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 5.333  ; 5.333  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 4.992  ; 4.992  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 5.679  ; 5.679  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 5.431  ; 5.431  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 5.187  ; 5.187  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 5.482  ; 5.482  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 5.264  ; 5.264  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 5.250  ; 5.250  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 5.822  ; 5.822  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 5.705  ; 5.705  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 5.591  ; 5.591  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 5.371  ; 5.371  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 6.433  ; 6.433  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 5.804  ; 5.804  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 5.716  ; 5.716  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 5.829  ; 5.829  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 5.714  ; 5.714  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 6.141  ; 6.141  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 5.960  ; 5.960  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 6.057  ; 6.057  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 6.348  ; 6.348  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 6.453  ; 6.453  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 6.235  ; 6.235  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 5.705  ; 5.705  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 6.596  ; 6.596  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 6.302  ; 6.302  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 6.397  ; 6.397  ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 6.491  ; 6.491  ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 7.272  ; 7.272  ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 5.208  ; 5.208  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 4.540  ; 4.540  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 4.524  ; 4.524  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 4.318  ; 4.318  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 4.982  ; 4.982  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 4.123  ; 4.123  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 4.577  ; 4.577  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[6]  ; clock1     ; 4.982  ; 4.982  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[7]  ; clock1     ; 4.814  ; 4.814  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[8]  ; clock1     ; 5.078  ; 5.078  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[9]  ; clock1     ; 5.208  ; 5.208  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[10] ; clock1     ; 5.108  ; 5.108  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 4.865  ; 4.865  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 4.339  ; 4.339  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 4.473  ; 4.473  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 4.349  ; 4.349  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[15] ; clock1     ; 4.852  ; 4.852  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[16] ; clock1     ; 4.942  ; 4.942  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[17] ; clock1     ; 5.016  ; 5.016  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[18] ; clock1     ; 4.832  ; 4.832  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[19] ; clock1     ; 4.823  ; 4.823  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[20] ; clock1     ; 4.850  ; 4.850  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[21] ; clock1     ; 4.904  ; 4.904  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[22] ; clock1     ; 5.058  ; 5.058  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[23] ; clock1     ; 5.047  ; 5.047  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[24] ; clock1     ; 4.710  ; 4.710  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[25] ; clock1     ; 4.962  ; 4.962  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[26] ; clock1     ; 4.823  ; 4.823  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[27] ; clock1     ; 4.720  ; 4.720  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[28] ; clock1     ; 5.005  ; 5.005  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[29] ; clock1     ; 4.904  ; 4.904  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[30] ; clock1     ; 4.832  ; 4.832  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[31] ; clock1     ; 4.860  ; 4.860  ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 7.386  ; 7.386  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 6.394  ; 6.394  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 7.213  ; 7.213  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 6.214  ; 6.214  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 6.684  ; 6.684  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 6.563  ; 6.563  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 6.086  ; 6.086  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 6.557  ; 6.557  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 6.331  ; 6.331  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 6.479  ; 6.479  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 6.466  ; 6.466  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 6.491  ; 6.491  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 6.815  ; 6.815  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 6.571  ; 6.571  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 6.405  ; 6.405  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 6.597  ; 6.597  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 6.862  ; 6.862  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 6.208  ; 6.208  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 6.610  ; 6.610  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 6.170  ; 6.170  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 6.106  ; 6.106  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 5.927  ; 5.927  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 6.236  ; 6.236  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 7.386  ; 7.386  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 7.030  ; 7.030  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 6.954  ; 6.954  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 6.477  ; 6.477  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 6.554  ; 6.554  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 6.274  ; 6.274  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 6.365  ; 6.365  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 6.638  ; 6.638  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 6.844  ; 6.844  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 6.060  ; 6.060  ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 5.811  ; 5.811  ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 5.811  ; 5.811  ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 5.455  ; 5.455  ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 5.657  ; 5.657  ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 5.506  ; 5.506  ; Rise       ; clock1          ;
;  Write_Register_EX[4]           ; clock1     ; 5.221  ; 5.221  ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 11.205 ; 11.205 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 4.545 ; 4.545 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 4.545 ; 4.545 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 5.111 ; 5.111 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 4.867 ; 4.867 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 4.993 ; 4.993 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 5.385 ; 5.385 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 5.170 ; 5.170 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 4.993 ; 4.993 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 5.126 ; 5.126 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 4.194 ; 4.194 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 4.757 ; 4.757 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 4.562 ; 4.562 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 4.289 ; 4.289 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 4.194 ; 4.194 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 4.410 ; 4.410 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 4.462 ; 4.462 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 4.448 ; 4.448 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 4.336 ; 4.336 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 4.466 ; 4.466 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 4.866 ; 4.866 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 4.732 ; 4.732 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 4.632 ; 4.632 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 4.721 ; 4.721 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 4.689 ; 4.689 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 4.262 ; 4.262 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 4.585 ; 4.585 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 4.663 ; 4.663 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 5.250 ; 5.250 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 4.991 ; 4.991 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 4.650 ; 4.650 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 4.716 ; 4.716 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 4.978 ; 4.978 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 4.544 ; 4.544 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 5.116 ; 5.116 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 4.659 ; 4.659 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 4.680 ; 4.680 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 4.688 ; 4.688 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 4.853 ; 4.853 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 4.721 ; 4.721 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 4.605 ; 4.605 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 4.681 ; 4.681 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 4.691 ; 4.691 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 5.033 ; 5.033 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 5.246 ; 5.246 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 5.050 ; 5.050 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 5.263 ; 5.263 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 5.033 ; 5.033 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 5.166 ; 5.166 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 5.686 ; 5.686 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 5.727 ; 5.727 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 5.110 ; 5.110 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 5.758 ; 5.758 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 5.482 ; 5.482 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 5.429 ; 5.429 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 5.503 ; 5.503 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 5.363 ; 5.363 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 5.924 ; 5.924 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 5.536 ; 5.536 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 5.386 ; 5.386 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 5.636 ; 5.636 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 5.597 ; 5.597 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 5.675 ; 5.675 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 5.382 ; 5.382 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 5.641 ; 5.641 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 5.876 ; 5.876 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 5.577 ; 5.577 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 5.926 ; 5.926 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 5.558 ; 5.558 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 6.283 ; 6.283 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 5.602 ; 5.602 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 5.240 ; 5.240 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 5.693 ; 5.693 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 5.330 ; 5.330 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 5.777 ; 5.777 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 5.691 ; 5.691 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 4.311 ; 4.311 ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 4.585 ; 4.585 ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 4.503 ; 4.503 ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 4.719 ; 4.719 ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 4.731 ; 4.731 ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 4.665 ; 4.665 ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 4.798 ; 4.798 ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 4.362 ; 4.362 ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 5.190 ; 5.190 ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 5.038 ; 5.038 ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 4.387 ; 4.387 ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 4.986 ; 4.986 ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 4.924 ; 4.924 ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 4.331 ; 4.331 ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 4.882 ; 4.882 ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 4.346 ; 4.346 ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 4.555 ; 4.555 ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 4.643 ; 4.643 ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 4.664 ; 4.664 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 4.469 ; 4.469 ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 4.948 ; 4.948 ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 4.575 ; 4.575 ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 4.532 ; 4.532 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 4.311 ; 4.311 ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 4.821 ; 4.821 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 4.984 ; 4.984 ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 4.884 ; 4.884 ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 4.541 ; 4.541 ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 4.463 ; 4.463 ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 4.449 ; 4.449 ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 4.314 ; 4.314 ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 4.975 ; 4.975 ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 4.449 ; 4.449 ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 4.015 ; 4.015 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 5.505 ; 5.505 ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 5.465 ; 5.465 ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 4.797 ; 4.797 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 4.942 ; 4.942 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 4.128 ; 4.128 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 5.222 ; 5.222 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 4.866 ; 4.866 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 4.436 ; 4.436 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 4.822 ; 4.822 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 4.783 ; 4.783 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 4.726 ; 4.726 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 4.949 ; 4.949 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 4.383 ; 4.383 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 5.169 ; 5.169 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 4.485 ; 4.485 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 5.235 ; 5.235 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 4.688 ; 4.688 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 5.146 ; 5.146 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 4.768 ; 4.768 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 4.817 ; 4.817 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 4.632 ; 4.632 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 5.184 ; 5.184 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 4.813 ; 4.813 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 4.957 ; 4.957 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 4.800 ; 4.800 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 4.976 ; 4.976 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 4.593 ; 4.593 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 4.701 ; 4.701 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 4.788 ; 4.788 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 4.784 ; 4.784 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 5.174 ; 5.174 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 4.015 ; 4.015 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 4.545 ; 4.545 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 5.610 ; 5.610 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 4.590 ; 4.590 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 4.590 ; 4.590 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 4.620 ; 4.620 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 4.854 ; 4.854 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 5.173 ; 5.173 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 4.854 ; 4.854 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 5.124 ; 5.124 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 4.813 ; 4.813 ; Rise       ; clock1          ;
; Forward_Mem_to_Mem              ; clock1     ; 4.297 ; 4.297 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 5.226 ; 5.226 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 4.753 ; 4.753 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 4.931 ; 4.931 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 4.753 ; 4.753 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 4.585 ; 4.585 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 5.201 ; 5.201 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 5.752 ; 5.752 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 5.731 ; 5.731 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 5.952 ; 5.952 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 5.447 ; 5.447 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 5.463 ; 5.463 ; Rise       ; clock1          ;
;  Instruction_IF[6]              ; clock1     ; 5.962 ; 5.962 ; Rise       ; clock1          ;
;  Instruction_IF[7]              ; clock1     ; 5.942 ; 5.942 ; Rise       ; clock1          ;
;  Instruction_IF[8]              ; clock1     ; 6.360 ; 6.360 ; Rise       ; clock1          ;
;  Instruction_IF[9]              ; clock1     ; 6.265 ; 6.265 ; Rise       ; clock1          ;
;  Instruction_IF[10]             ; clock1     ; 6.225 ; 6.225 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 5.484 ; 5.484 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 5.170 ; 5.170 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 5.961 ; 5.961 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 5.759 ; 5.759 ; Rise       ; clock1          ;
;  Instruction_IF[15]             ; clock1     ; 5.072 ; 5.072 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 5.015 ; 5.015 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 4.964 ; 4.964 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 4.922 ; 4.922 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 5.051 ; 5.051 ; Rise       ; clock1          ;
;  Instruction_IF[20]             ; clock1     ; 5.577 ; 5.577 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 5.171 ; 5.171 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 5.478 ; 5.478 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 5.260 ; 5.260 ; Rise       ; clock1          ;
;  Instruction_IF[24]             ; clock1     ; 5.422 ; 5.422 ; Rise       ; clock1          ;
;  Instruction_IF[25]             ; clock1     ; 4.585 ; 4.585 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 5.376 ; 5.376 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 5.171 ; 5.171 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 4.869 ; 4.869 ; Rise       ; clock1          ;
;  Instruction_IF[29]             ; clock1     ; 5.235 ; 5.235 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 5.356 ; 5.356 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 5.319 ; 5.319 ; Rise       ; clock1          ;
; MemWrite_ID                     ; clock1     ; 5.512 ; 5.512 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 5.319 ; 5.319 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 4.514 ; 4.514 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 5.086 ; 5.086 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 5.066 ; 5.066 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 5.030 ; 5.030 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 5.442 ; 5.442 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 5.137 ; 5.137 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 5.111 ; 5.111 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 5.150 ; 5.150 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 5.091 ; 5.091 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 5.252 ; 5.252 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 5.047 ; 5.047 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 4.514 ; 4.514 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 5.152 ; 5.152 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 4.699 ; 4.699 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 5.373 ; 5.373 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 4.792 ; 4.792 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 4.832 ; 4.832 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 4.859 ; 4.859 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 4.956 ; 4.956 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 5.288 ; 5.288 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 4.951 ; 4.951 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 4.924 ; 4.924 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 5.105 ; 5.105 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 4.658 ; 4.658 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 5.390 ; 5.390 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 5.337 ; 5.337 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 5.215 ; 5.215 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 4.874 ; 4.874 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 4.721 ; 4.721 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 5.158 ; 5.158 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 4.946 ; 4.946 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 5.036 ; 5.036 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 5.320 ; 5.320 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 5.070 ; 5.070 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 5.226 ; 5.226 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 4.405 ; 4.405 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 4.580 ; 4.580 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 4.570 ; 4.570 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 5.224 ; 5.224 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 5.491 ; 5.491 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 5.088 ; 5.088 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 5.091 ; 5.091 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 4.609 ; 4.609 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 5.254 ; 5.254 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 4.870 ; 4.870 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 4.634 ; 4.634 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 4.806 ; 4.806 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 4.545 ; 4.545 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 4.498 ; 4.498 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 5.042 ; 5.042 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 4.991 ; 4.991 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 4.834 ; 4.834 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 4.607 ; 4.607 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 5.602 ; 5.602 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 4.924 ; 4.924 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 4.894 ; 4.894 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 4.755 ; 4.755 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 4.614 ; 4.614 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 5.011 ; 5.011 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 4.796 ; 4.796 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 4.978 ; 4.978 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 5.165 ; 5.165 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 5.246 ; 5.246 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 4.993 ; 4.993 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 4.405 ; 4.405 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 5.394 ; 5.394 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 4.939 ; 4.939 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 4.877 ; 4.877 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 5.101 ; 5.101 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 4.712 ; 4.712 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 4.123 ; 4.123 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 4.540 ; 4.540 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 4.524 ; 4.524 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 4.318 ; 4.318 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 4.982 ; 4.982 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 4.123 ; 4.123 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 4.577 ; 4.577 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[6]  ; clock1     ; 4.982 ; 4.982 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[7]  ; clock1     ; 4.814 ; 4.814 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[8]  ; clock1     ; 5.078 ; 5.078 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[9]  ; clock1     ; 5.208 ; 5.208 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[10] ; clock1     ; 5.108 ; 5.108 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 4.865 ; 4.865 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 4.339 ; 4.339 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 4.473 ; 4.473 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 4.349 ; 4.349 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[15] ; clock1     ; 4.852 ; 4.852 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[16] ; clock1     ; 4.942 ; 4.942 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[17] ; clock1     ; 5.016 ; 5.016 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[18] ; clock1     ; 4.832 ; 4.832 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[19] ; clock1     ; 4.823 ; 4.823 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[20] ; clock1     ; 4.850 ; 4.850 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[21] ; clock1     ; 4.904 ; 4.904 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[22] ; clock1     ; 5.058 ; 5.058 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[23] ; clock1     ; 5.047 ; 5.047 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[24] ; clock1     ; 4.710 ; 4.710 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[25] ; clock1     ; 4.962 ; 4.962 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[26] ; clock1     ; 4.823 ; 4.823 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[27] ; clock1     ; 4.720 ; 4.720 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[28] ; clock1     ; 5.005 ; 5.005 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[29] ; clock1     ; 4.904 ; 4.904 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[30] ; clock1     ; 4.832 ; 4.832 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[31] ; clock1     ; 4.860 ; 4.860 ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 4.319 ; 4.319 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 4.845 ; 4.845 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 5.670 ; 5.670 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 4.668 ; 4.668 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 5.392 ; 5.392 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 5.253 ; 5.253 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 4.632 ; 4.632 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 4.661 ; 4.661 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 4.547 ; 4.547 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 4.591 ; 4.591 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 4.453 ; 4.453 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 4.607 ; 4.607 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 4.931 ; 4.931 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 4.687 ; 4.687 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 4.846 ; 4.846 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 4.596 ; 4.596 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 4.858 ; 4.858 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 4.600 ; 4.600 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 4.992 ; 4.992 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 4.697 ; 4.697 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 4.546 ; 4.546 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 4.319 ; 4.319 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 4.620 ; 4.620 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 5.368 ; 5.368 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 5.130 ; 5.130 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 5.199 ; 5.199 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 4.792 ; 4.792 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 5.113 ; 5.113 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 4.579 ; 4.579 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 4.552 ; 4.552 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 4.902 ; 4.902 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 4.948 ; 4.948 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 4.787 ; 4.787 ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 4.924 ; 4.924 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 5.044 ; 5.044 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 5.130 ; 5.130 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 5.320 ; 5.320 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 5.049 ; 5.049 ; Rise       ; clock1          ;
;  Write_Register_EX[4]           ; clock1     ; 4.924 ; 4.924 ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 5.947 ; 5.947 ; Rise       ; clock1          ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+----------------------+--------+-------+----------+---------+---------------------+
; Clock                ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 58.229 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 97.223              ;
;  clock1              ; 58.229 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
; Design-wide TNS      ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clock1              ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 17.587 ; 17.587 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 11.675 ; 11.675 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 17.587 ; 17.587 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 19.720 ; 19.720 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 15.918 ; 15.918 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 15.918 ; 15.918 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 14.590 ; 14.590 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 14.578 ; 14.578 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 14.107 ; 14.107 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 19.913 ; 19.913 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 18.505 ; 18.505 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 17.981 ; 17.981 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 17.547 ; 17.547 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 16.950 ; 16.950 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 17.746 ; 17.746 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 17.277 ; 17.277 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 18.028 ; 18.028 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 17.613 ; 17.613 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 17.425 ; 17.425 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 18.183 ; 18.183 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 18.694 ; 18.694 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 17.974 ; 17.974 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 18.191 ; 18.191 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 17.530 ; 17.530 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 17.452 ; 17.452 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 17.483 ; 17.483 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 17.859 ; 17.859 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 19.913 ; 19.913 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 18.254 ; 18.254 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 18.306 ; 18.306 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 17.717 ; 17.717 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 18.692 ; 18.692 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 17.027 ; 17.027 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 17.680 ; 17.680 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 18.135 ; 18.135 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 18.279 ; 18.279 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 18.055 ; 18.055 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 18.772 ; 18.772 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 18.747 ; 18.747 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 18.093 ; 18.093 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 18.073 ; 18.073 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 18.116 ; 18.116 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 34.534 ; 34.534 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 27.006 ; 27.006 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 25.816 ; 25.816 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 26.043 ; 26.043 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 26.027 ; 26.027 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 25.558 ; 25.558 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 27.753 ; 27.753 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 27.272 ; 27.272 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 25.493 ; 25.493 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 26.584 ; 26.584 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 26.212 ; 26.212 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 26.562 ; 26.562 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 27.777 ; 27.777 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 26.159 ; 26.159 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 27.278 ; 27.278 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 27.031 ; 27.031 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 26.025 ; 26.025 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 27.058 ; 27.058 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 27.856 ; 27.856 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 29.841 ; 29.841 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 29.773 ; 29.773 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 29.975 ; 29.975 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 30.651 ; 30.651 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 31.036 ; 31.036 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 31.567 ; 31.567 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 31.239 ; 31.239 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 34.534 ; 34.534 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 32.401 ; 32.401 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 30.760 ; 30.760 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 30.897 ; 30.897 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 30.796 ; 30.796 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 31.522 ; 31.522 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 30.691 ; 30.691 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 12.396 ; 12.396 ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 10.750 ; 10.750 ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 10.325 ; 10.325 ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 10.755 ; 10.755 ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 11.382 ; 11.382 ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 11.092 ; 11.092 ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 11.510 ; 11.510 ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 9.799  ; 9.799  ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 12.396 ; 12.396 ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 12.274 ; 12.274 ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 10.259 ; 10.259 ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 12.062 ; 12.062 ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 11.917 ; 11.917 ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 9.999  ; 9.999  ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 12.057 ; 12.057 ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 10.004 ; 10.004 ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 10.450 ; 10.450 ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 11.306 ; 11.306 ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 11.029 ; 11.029 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 10.391 ; 10.391 ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 12.152 ; 12.152 ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 10.731 ; 10.731 ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 10.676 ; 10.676 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 10.068 ; 10.068 ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 11.403 ; 11.403 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 12.211 ; 12.211 ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 11.793 ; 11.793 ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 10.397 ; 10.397 ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 10.589 ; 10.589 ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 9.991  ; 9.991  ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 9.932  ; 9.932  ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 12.187 ; 12.187 ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 10.114 ; 10.114 ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 16.931 ; 16.931 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 13.800 ; 13.800 ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 13.760 ; 13.760 ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 13.248 ; 13.248 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 13.376 ; 13.376 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 11.481 ; 11.481 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 14.929 ; 14.929 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 13.892 ; 13.892 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 12.797 ; 12.797 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 14.223 ; 14.223 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 14.355 ; 14.355 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 14.361 ; 14.361 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 14.359 ; 14.359 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 13.080 ; 13.080 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 15.679 ; 15.679 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 13.883 ; 13.883 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 15.984 ; 15.984 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 14.003 ; 14.003 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 15.840 ; 15.840 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 14.850 ; 14.850 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 15.357 ; 15.357 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 14.886 ; 14.886 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 16.102 ; 16.102 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 15.155 ; 15.155 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 16.090 ; 16.090 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 15.456 ; 15.456 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 16.289 ; 16.289 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 14.985 ; 14.985 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 15.381 ; 15.381 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 15.773 ; 15.773 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 15.579 ; 15.579 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 16.931 ; 16.931 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 14.082 ; 14.082 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 11.675 ; 11.675 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 22.682 ; 22.682 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 14.581 ; 14.581 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 14.581 ; 14.581 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 13.747 ; 13.747 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 16.831 ; 16.831 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 16.831 ; 16.831 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 15.031 ; 15.031 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 16.043 ; 16.043 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 15.187 ; 15.187 ; Rise       ; clock1          ;
; Forward_Mem_to_Mem              ; clock1     ; 12.981 ; 12.981 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 17.231 ; 17.231 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 14.446 ; 14.446 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 14.446 ; 14.446 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 13.642 ; 13.642 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 27.897 ; 27.897 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 24.234 ; 24.234 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 26.281 ; 26.281 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 27.306 ; 27.306 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 27.686 ; 27.686 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 26.303 ; 26.303 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 25.579 ; 25.579 ; Rise       ; clock1          ;
;  Instruction_IF[6]              ; clock1     ; 27.696 ; 27.696 ; Rise       ; clock1          ;
;  Instruction_IF[7]              ; clock1     ; 27.676 ; 27.676 ; Rise       ; clock1          ;
;  Instruction_IF[8]              ; clock1     ; 27.897 ; 27.897 ; Rise       ; clock1          ;
;  Instruction_IF[9]              ; clock1     ; 27.549 ; 27.549 ; Rise       ; clock1          ;
;  Instruction_IF[10]             ; clock1     ; 27.509 ; 27.509 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 26.778 ; 26.778 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 24.645 ; 24.645 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 27.363 ; 27.363 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 26.512 ; 26.512 ; Rise       ; clock1          ;
;  Instruction_IF[15]             ; clock1     ; 25.575 ; 25.575 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 24.095 ; 24.095 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 25.251 ; 25.251 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 24.813 ; 24.813 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 25.118 ; 25.118 ; Rise       ; clock1          ;
;  Instruction_IF[20]             ; clock1     ; 24.927 ; 24.927 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 25.079 ; 25.079 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 25.993 ; 25.993 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 25.456 ; 25.456 ; Rise       ; clock1          ;
;  Instruction_IF[24]             ; clock1     ; 26.389 ; 26.389 ; Rise       ; clock1          ;
;  Instruction_IF[25]             ; clock1     ; 23.287 ; 23.287 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 25.915 ; 25.915 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 26.430 ; 26.430 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 23.821 ; 23.821 ; Rise       ; clock1          ;
;  Instruction_IF[29]             ; clock1     ; 25.875 ; 25.875 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 25.895 ; 25.895 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 17.948 ; 17.948 ; Rise       ; clock1          ;
; MemWrite_ID                     ; clock1     ; 18.718 ; 18.718 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 17.948 ; 17.948 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 26.964 ; 26.964 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 26.547 ; 26.547 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 26.527 ; 26.527 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 25.580 ; 25.580 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 26.890 ; 26.890 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 26.597 ; 26.597 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 25.465 ; 25.465 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 26.446 ; 26.446 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 26.964 ; 26.964 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 26.349 ; 26.349 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 25.587 ; 25.587 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 23.762 ; 23.762 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 25.649 ; 25.649 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 24.048 ; 24.048 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 26.222 ; 26.222 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 25.987 ; 25.987 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 26.870 ; 26.870 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 26.117 ; 26.117 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 25.539 ; 25.539 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 25.569 ; 25.569 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 25.034 ; 25.034 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 25.551 ; 25.551 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 26.720 ; 26.720 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 24.827 ; 24.827 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 26.736 ; 26.736 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 25.880 ; 25.880 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 25.529 ; 25.529 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 24.216 ; 24.216 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 23.895 ; 23.895 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 26.804 ; 26.804 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 25.002 ; 25.002 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 25.896 ; 25.896 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 26.935 ; 26.935 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 23.488 ; 23.488 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 17.231 ; 17.231 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 16.926 ; 16.926 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 10.729 ; 10.729 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 10.719 ; 10.719 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 12.504 ; 12.504 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 14.326 ; 14.326 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 13.438 ; 13.438 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 13.472 ; 13.472 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 12.786 ; 12.786 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 14.342 ; 14.342 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 14.172 ; 14.172 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 12.656 ; 12.656 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 13.392 ; 13.392 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 13.299 ; 13.299 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 13.105 ; 13.105 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 14.612 ; 14.612 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 14.214 ; 14.214 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 14.452 ; 14.452 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 12.968 ; 12.968 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 16.926 ; 16.926 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 14.884 ; 14.884 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 14.172 ; 14.172 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 14.993 ; 14.993 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 14.662 ; 14.662 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 15.109 ; 15.109 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 15.310 ; 15.310 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 15.082 ; 15.082 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 16.317 ; 16.317 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 16.604 ; 16.604 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 15.642 ; 15.642 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 14.153 ; 14.153 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 16.732 ; 16.732 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 15.641 ; 15.641 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 16.478 ; 16.478 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 17.577 ; 17.577 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 20.521 ; 20.521 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 12.929 ; 12.929 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 10.542 ; 10.542 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 11.085 ; 11.085 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 10.364 ; 10.364 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 12.357 ; 12.357 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 9.549  ; 9.549  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 11.069 ; 11.069 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[6]  ; clock1     ; 12.357 ; 12.357 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[7]  ; clock1     ; 11.906 ; 11.906 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[8]  ; clock1     ; 12.534 ; 12.534 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[9]  ; clock1     ; 12.929 ; 12.929 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[10] ; clock1     ; 12.564 ; 12.564 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 11.226 ; 11.226 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 10.595 ; 10.595 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 10.393 ; 10.393 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 10.607 ; 10.607 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[15] ; clock1     ; 11.020 ; 11.020 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[16] ; clock1     ; 11.671 ; 11.671 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[17] ; clock1     ; 11.594 ; 11.594 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[18] ; clock1     ; 11.000 ; 11.000 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[19] ; clock1     ; 11.277 ; 11.277 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[20] ; clock1     ; 11.296 ; 11.296 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[21] ; clock1     ; 11.322 ; 11.322 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[22] ; clock1     ; 11.610 ; 11.610 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[23] ; clock1     ; 11.613 ; 11.613 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[24] ; clock1     ; 10.874 ; 10.874 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[25] ; clock1     ; 11.691 ; 11.691 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[26] ; clock1     ; 11.277 ; 11.277 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[27] ; clock1     ; 10.884 ; 10.884 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[28] ; clock1     ; 11.610 ; 11.610 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[29] ; clock1     ; 11.322 ; 11.322 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[30] ; clock1     ; 11.000 ; 11.000 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[31] ; clock1     ; 11.306 ; 11.306 ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 20.610 ; 20.610 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 16.882 ; 16.882 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 18.837 ; 18.837 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 16.192 ; 16.192 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 17.739 ; 17.739 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 17.231 ; 17.231 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 15.772 ; 15.772 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 17.430 ; 17.430 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 16.637 ; 16.637 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 17.089 ; 17.089 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 17.472 ; 17.472 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 17.139 ; 17.139 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 17.817 ; 17.817 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 17.575 ; 17.575 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 16.923 ; 16.923 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 17.526 ; 17.526 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 18.286 ; 18.286 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 16.842 ; 16.842 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 17.861 ; 17.861 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 16.083 ; 16.083 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 16.020 ; 16.020 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 15.714 ; 15.714 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 16.619 ; 16.619 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 20.610 ; 20.610 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 19.004 ; 19.004 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 18.696 ; 18.696 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 17.097 ; 17.097 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 17.119 ; 17.119 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 16.044 ; 16.044 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 16.702 ; 16.702 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 17.473 ; 17.473 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 18.075 ; 18.075 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 15.764 ; 15.764 ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 15.075 ; 15.075 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 15.075 ; 15.075 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 13.827 ; 13.827 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 14.382 ; 14.382 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 13.955 ; 13.955 ; Rise       ; clock1          ;
;  Write_Register_EX[4]           ; clock1     ; 12.707 ; 12.707 ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 36.373 ; 36.373 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 4.545 ; 4.545 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 4.545 ; 4.545 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 5.111 ; 5.111 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 4.867 ; 4.867 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 4.993 ; 4.993 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 5.385 ; 5.385 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 5.170 ; 5.170 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 4.993 ; 4.993 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 5.126 ; 5.126 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 4.194 ; 4.194 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 4.757 ; 4.757 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 4.562 ; 4.562 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 4.289 ; 4.289 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 4.194 ; 4.194 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 4.410 ; 4.410 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 4.462 ; 4.462 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 4.448 ; 4.448 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 4.336 ; 4.336 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 4.466 ; 4.466 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 4.866 ; 4.866 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 4.732 ; 4.732 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 4.632 ; 4.632 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 4.721 ; 4.721 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 4.689 ; 4.689 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 4.262 ; 4.262 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 4.585 ; 4.585 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 4.663 ; 4.663 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 5.250 ; 5.250 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 4.991 ; 4.991 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 4.650 ; 4.650 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 4.716 ; 4.716 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 4.978 ; 4.978 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 4.544 ; 4.544 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 5.116 ; 5.116 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 4.659 ; 4.659 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 4.680 ; 4.680 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 4.688 ; 4.688 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 4.853 ; 4.853 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 4.721 ; 4.721 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 4.605 ; 4.605 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 4.681 ; 4.681 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 4.691 ; 4.691 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 5.033 ; 5.033 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 5.246 ; 5.246 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 5.050 ; 5.050 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 5.263 ; 5.263 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 5.033 ; 5.033 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 5.166 ; 5.166 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 5.686 ; 5.686 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 5.727 ; 5.727 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 5.110 ; 5.110 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 5.758 ; 5.758 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 5.482 ; 5.482 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 5.429 ; 5.429 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 5.503 ; 5.503 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 5.363 ; 5.363 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 5.924 ; 5.924 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 5.536 ; 5.536 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 5.386 ; 5.386 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 5.636 ; 5.636 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 5.597 ; 5.597 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 5.675 ; 5.675 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 5.382 ; 5.382 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 5.641 ; 5.641 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 5.876 ; 5.876 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 5.577 ; 5.577 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 5.926 ; 5.926 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 5.558 ; 5.558 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 6.283 ; 6.283 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 5.602 ; 5.602 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 5.240 ; 5.240 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 5.693 ; 5.693 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 5.330 ; 5.330 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 5.777 ; 5.777 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 5.691 ; 5.691 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 4.311 ; 4.311 ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 4.585 ; 4.585 ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 4.503 ; 4.503 ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 4.719 ; 4.719 ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 4.731 ; 4.731 ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 4.665 ; 4.665 ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 4.798 ; 4.798 ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 4.362 ; 4.362 ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 5.190 ; 5.190 ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 5.038 ; 5.038 ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 4.387 ; 4.387 ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 4.986 ; 4.986 ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 4.924 ; 4.924 ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 4.331 ; 4.331 ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 4.882 ; 4.882 ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 4.346 ; 4.346 ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 4.555 ; 4.555 ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 4.643 ; 4.643 ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 4.664 ; 4.664 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 4.469 ; 4.469 ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 4.948 ; 4.948 ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 4.575 ; 4.575 ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 4.532 ; 4.532 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 4.311 ; 4.311 ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 4.821 ; 4.821 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 4.984 ; 4.984 ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 4.884 ; 4.884 ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 4.541 ; 4.541 ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 4.463 ; 4.463 ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 4.449 ; 4.449 ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 4.314 ; 4.314 ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 4.975 ; 4.975 ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 4.449 ; 4.449 ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 4.015 ; 4.015 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 5.505 ; 5.505 ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 5.465 ; 5.465 ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 4.797 ; 4.797 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 4.942 ; 4.942 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 4.128 ; 4.128 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 5.222 ; 5.222 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 4.866 ; 4.866 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 4.436 ; 4.436 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 4.822 ; 4.822 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 4.783 ; 4.783 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 4.726 ; 4.726 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 4.949 ; 4.949 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 4.383 ; 4.383 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 5.169 ; 5.169 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 4.485 ; 4.485 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 5.235 ; 5.235 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 4.688 ; 4.688 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 5.146 ; 5.146 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 4.768 ; 4.768 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 4.817 ; 4.817 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 4.632 ; 4.632 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 5.184 ; 5.184 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 4.813 ; 4.813 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 4.957 ; 4.957 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 4.800 ; 4.800 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 4.976 ; 4.976 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 4.593 ; 4.593 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 4.701 ; 4.701 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 4.788 ; 4.788 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 4.784 ; 4.784 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 5.174 ; 5.174 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 4.015 ; 4.015 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 4.545 ; 4.545 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 5.610 ; 5.610 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 4.590 ; 4.590 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 4.590 ; 4.590 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 4.620 ; 4.620 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 4.854 ; 4.854 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 5.173 ; 5.173 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 4.854 ; 4.854 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 5.124 ; 5.124 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 4.813 ; 4.813 ; Rise       ; clock1          ;
; Forward_Mem_to_Mem              ; clock1     ; 4.297 ; 4.297 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 5.226 ; 5.226 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 4.753 ; 4.753 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 4.931 ; 4.931 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 4.753 ; 4.753 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 4.585 ; 4.585 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 5.201 ; 5.201 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 5.752 ; 5.752 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 5.731 ; 5.731 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 5.952 ; 5.952 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 5.447 ; 5.447 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 5.463 ; 5.463 ; Rise       ; clock1          ;
;  Instruction_IF[6]              ; clock1     ; 5.962 ; 5.962 ; Rise       ; clock1          ;
;  Instruction_IF[7]              ; clock1     ; 5.942 ; 5.942 ; Rise       ; clock1          ;
;  Instruction_IF[8]              ; clock1     ; 6.360 ; 6.360 ; Rise       ; clock1          ;
;  Instruction_IF[9]              ; clock1     ; 6.265 ; 6.265 ; Rise       ; clock1          ;
;  Instruction_IF[10]             ; clock1     ; 6.225 ; 6.225 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 5.484 ; 5.484 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 5.170 ; 5.170 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 5.961 ; 5.961 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 5.759 ; 5.759 ; Rise       ; clock1          ;
;  Instruction_IF[15]             ; clock1     ; 5.072 ; 5.072 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 5.015 ; 5.015 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 4.964 ; 4.964 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 4.922 ; 4.922 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 5.051 ; 5.051 ; Rise       ; clock1          ;
;  Instruction_IF[20]             ; clock1     ; 5.577 ; 5.577 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 5.171 ; 5.171 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 5.478 ; 5.478 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 5.260 ; 5.260 ; Rise       ; clock1          ;
;  Instruction_IF[24]             ; clock1     ; 5.422 ; 5.422 ; Rise       ; clock1          ;
;  Instruction_IF[25]             ; clock1     ; 4.585 ; 4.585 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 5.376 ; 5.376 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 5.171 ; 5.171 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 4.869 ; 4.869 ; Rise       ; clock1          ;
;  Instruction_IF[29]             ; clock1     ; 5.235 ; 5.235 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 5.356 ; 5.356 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 5.319 ; 5.319 ; Rise       ; clock1          ;
; MemWrite_ID                     ; clock1     ; 5.512 ; 5.512 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 5.319 ; 5.319 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 4.514 ; 4.514 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 5.086 ; 5.086 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 5.066 ; 5.066 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 5.030 ; 5.030 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 5.442 ; 5.442 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 5.137 ; 5.137 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 5.111 ; 5.111 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 5.150 ; 5.150 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 5.091 ; 5.091 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 5.252 ; 5.252 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 5.047 ; 5.047 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 4.514 ; 4.514 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 5.152 ; 5.152 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 4.699 ; 4.699 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 5.373 ; 5.373 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 4.792 ; 4.792 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 4.832 ; 4.832 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 4.859 ; 4.859 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 4.956 ; 4.956 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 5.288 ; 5.288 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 4.951 ; 4.951 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 4.924 ; 4.924 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 5.105 ; 5.105 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 4.658 ; 4.658 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 5.390 ; 5.390 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 5.337 ; 5.337 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 5.215 ; 5.215 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 4.874 ; 4.874 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 4.721 ; 4.721 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 5.158 ; 5.158 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 4.946 ; 4.946 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 5.036 ; 5.036 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 5.320 ; 5.320 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 5.070 ; 5.070 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 5.226 ; 5.226 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 4.405 ; 4.405 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 4.580 ; 4.580 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 4.570 ; 4.570 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 5.224 ; 5.224 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 5.491 ; 5.491 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 5.088 ; 5.088 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 5.091 ; 5.091 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 4.609 ; 4.609 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 5.254 ; 5.254 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 4.870 ; 4.870 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 4.634 ; 4.634 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 4.806 ; 4.806 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 4.545 ; 4.545 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 4.498 ; 4.498 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 5.042 ; 5.042 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 4.991 ; 4.991 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 4.834 ; 4.834 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 4.607 ; 4.607 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 5.602 ; 5.602 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 4.924 ; 4.924 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 4.894 ; 4.894 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 4.755 ; 4.755 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 4.614 ; 4.614 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 5.011 ; 5.011 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 4.796 ; 4.796 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 4.978 ; 4.978 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 5.165 ; 5.165 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 5.246 ; 5.246 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 4.993 ; 4.993 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 4.405 ; 4.405 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 5.394 ; 5.394 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 4.939 ; 4.939 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 4.877 ; 4.877 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 5.101 ; 5.101 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 4.712 ; 4.712 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 4.123 ; 4.123 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 4.540 ; 4.540 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 4.524 ; 4.524 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 4.318 ; 4.318 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 4.982 ; 4.982 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 4.123 ; 4.123 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 4.577 ; 4.577 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[6]  ; clock1     ; 4.982 ; 4.982 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[7]  ; clock1     ; 4.814 ; 4.814 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[8]  ; clock1     ; 5.078 ; 5.078 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[9]  ; clock1     ; 5.208 ; 5.208 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[10] ; clock1     ; 5.108 ; 5.108 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 4.865 ; 4.865 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 4.339 ; 4.339 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 4.473 ; 4.473 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 4.349 ; 4.349 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[15] ; clock1     ; 4.852 ; 4.852 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[16] ; clock1     ; 4.942 ; 4.942 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[17] ; clock1     ; 5.016 ; 5.016 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[18] ; clock1     ; 4.832 ; 4.832 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[19] ; clock1     ; 4.823 ; 4.823 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[20] ; clock1     ; 4.850 ; 4.850 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[21] ; clock1     ; 4.904 ; 4.904 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[22] ; clock1     ; 5.058 ; 5.058 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[23] ; clock1     ; 5.047 ; 5.047 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[24] ; clock1     ; 4.710 ; 4.710 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[25] ; clock1     ; 4.962 ; 4.962 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[26] ; clock1     ; 4.823 ; 4.823 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[27] ; clock1     ; 4.720 ; 4.720 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[28] ; clock1     ; 5.005 ; 5.005 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[29] ; clock1     ; 4.904 ; 4.904 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[30] ; clock1     ; 4.832 ; 4.832 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[31] ; clock1     ; 4.860 ; 4.860 ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 4.319 ; 4.319 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 4.845 ; 4.845 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 5.670 ; 5.670 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 4.668 ; 4.668 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 5.392 ; 5.392 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 5.253 ; 5.253 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 4.632 ; 4.632 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 4.661 ; 4.661 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 4.547 ; 4.547 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 4.591 ; 4.591 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 4.453 ; 4.453 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 4.607 ; 4.607 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 4.931 ; 4.931 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 4.687 ; 4.687 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 4.846 ; 4.846 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 4.596 ; 4.596 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 4.858 ; 4.858 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 4.600 ; 4.600 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 4.992 ; 4.992 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 4.697 ; 4.697 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 4.546 ; 4.546 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 4.319 ; 4.319 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 4.620 ; 4.620 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 5.368 ; 5.368 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 5.130 ; 5.130 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 5.199 ; 5.199 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 4.792 ; 4.792 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 5.113 ; 5.113 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 4.579 ; 4.579 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 4.552 ; 4.552 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 4.902 ; 4.902 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 4.948 ; 4.948 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 4.787 ; 4.787 ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 4.924 ; 4.924 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 5.044 ; 5.044 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 5.130 ; 5.130 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 5.320 ; 5.320 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 5.049 ; 5.049 ; Rise       ; clock1          ;
;  Write_Register_EX[4]           ; clock1     ; 4.924 ; 4.924 ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 5.947 ; 5.947 ; Rise       ; clock1          ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock1     ; clock1   ; 2696445  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock1     ; clock1   ; 2696445  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 1     ; 1     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 351   ; 351   ;
; Unconstrained Output Port Paths ; 26636 ; 26636 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Fri Sep 12 00:37:44 2014
Info: Command: quartus_sta MIPS32 -c before_fixing_bug
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'MIPS32.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 58.229
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    58.229         0.000 clock1 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clock1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 36.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.933         0.000 clock1 
    Info (332119):    97.223         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 58.229
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 58.229 
    Info (332115): ===================================================================
    Info (332115): From Node    : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]
    Info (332115): To Node      : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.368      3.368  R        clock network delay
    Info (332115):      3.672      0.304     uTco  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]
    Info (332115):      3.672      0.000 FF  CELL  EX_MEM_Pipeline_Stage|Instruction_MEM[14]|regout
    Info (332115):      5.564      1.892 FF    IC  EX_Forward_Unit|Equal6~1|dataa
    Info (332115):      6.178      0.614 FF  CELL  EX_Forward_Unit|Equal6~1|combout
    Info (332115):      6.572      0.394 FF    IC  EX_Forward_Unit|Equal6~2|dataa
    Info (332115):      7.186      0.614 FF  CELL  EX_Forward_Unit|Equal6~2|combout
    Info (332115):      7.572      0.386 FF    IC  EX_Forward_Unit|ForwardB_EX[1]~8|datad
    Info (332115):      7.778      0.206 FF  CELL  EX_Forward_Unit|ForwardB_EX[1]~8|combout
    Info (332115):      8.424      0.646 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[3]~0|dataa
    Info (332115):      9.075      0.651 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[3]~0|combout
    Info (332115):     10.229      1.154 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[0]~2|dataa
    Info (332115):     10.844      0.615 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[0]~2|combout
    Info (332115):     11.209      0.365 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[0]~3|datad
    Info (332115):     11.415      0.206 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[0]~3|combout
    Info (332115):     12.832      1.417 FF    IC  EX_ALU|Mult0|auto_generated|mac_mult5|dataa[0]
    Info (332115):     17.544      4.712 FF  CELL  EX_ALU|Mult0|auto_generated|mac_mult5|dataout[4]
    Info (332115):     17.544      0.000 FF    IC  EX_ALU|Mult0|auto_generated|mac_out6|dataa[4]
    Info (332115):     17.940      0.396 FF  CELL  EX_ALU|Mult0|auto_generated|mac_out6|dataout[4]
    Info (332115):     19.338      1.398 FF    IC  EX_ALU|Mult0|auto_generated|op_2~0|datab
    Info (332115):     19.934      0.596 FF  CELL  EX_ALU|Mult0|auto_generated|op_2~0|cout
    Info (332115):     19.934      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_2~2|cin
    Info (332115):     20.020      0.086 FR  CELL  EX_ALU|Mult0|auto_generated|op_2~2|cout
    Info (332115):     20.020      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_2~4|cin
    Info (332115):     20.106      0.086 RF  CELL  EX_ALU|Mult0|auto_generated|op_2~4|cout
    Info (332115):     20.106      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_2~6|cin
    Info (332115):     20.192      0.086 FR  CELL  EX_ALU|Mult0|auto_generated|op_2~6|cout
    Info (332115):     20.192      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_2~8|cin
    Info (332115):     20.278      0.086 RF  CELL  EX_ALU|Mult0|auto_generated|op_2~8|cout
    Info (332115):     20.278      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_2~10|cin
    Info (332115):     20.468      0.190 FR  CELL  EX_ALU|Mult0|auto_generated|op_2~10|cout
    Info (332115):     20.468      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_2~12|cin
    Info (332115):     20.974      0.506 RR  CELL  EX_ALU|Mult0|auto_generated|op_2~12|combout
    Info (332115):     21.641      0.667 RR    IC  EX_ALU|Mult0|auto_generated|op_1~12|datab
    Info (332115):     22.347      0.706 RR  CELL  EX_ALU|Mult0|auto_generated|op_1~12|cout
    Info (332115):     22.347      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_1~14|cin
    Info (332115):     22.433      0.086 RF  CELL  EX_ALU|Mult0|auto_generated|op_1~14|cout
    Info (332115):     22.433      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_1~16|cin
    Info (332115):     22.519      0.086 FR  CELL  EX_ALU|Mult0|auto_generated|op_1~16|cout
    Info (332115):     22.519      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_1~18|cin
    Info (332115):     23.025      0.506 RR  CELL  EX_ALU|Mult0|auto_generated|op_1~18|combout
    Info (332115):     24.105      1.080 RR    IC  EX_ALU|Mux4~2|datad
    Info (332115):     24.311      0.206 RR  CELL  EX_ALU|Mux4~2|combout
    Info (332115):     24.695      0.384 RR    IC  EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]|sdata
    Info (332115):     25.155      0.460 RR  CELL  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     83.344      3.344  R        clock network delay
    Info (332115):     83.384      0.040     uTsu  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.155
    Info (332115): Data Required Time :    83.384
    Info (332115): Slack              :    58.229 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.365      3.365  R        clock network delay
    Info (332115):      3.669      0.304     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      3.669      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      3.669      0.000 RR    IC  IF_PC_Mux|Next_PC_IF[0]~0|datac
    Info (332115):      4.062      0.393 RR  CELL  IF_PC_Mux|Next_PC_IF[0]~0|combout
    Info (332115):      4.062      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      4.170      0.108 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.365      3.365  R        clock network delay
    Info (332115):      3.671      0.306      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.170
    Info (332115): Data Required Time :     3.671
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 36.933
    Info (332113): Targets: [get_clocks {clock1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 36.933 
    Info (332113): ===================================================================
    Info (332113): Node             : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : clock1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      1.100      1.100 RR  CELL  Clk|combout
    Info (332113):      1.235      0.135 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      1.235      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      2.610      1.375 RR    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      3.445      0.835 RR  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     41.100      1.100 FF  CELL  Clk|combout
    Info (332113):     41.235      0.135 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     41.235      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     42.610      1.375 FF    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     43.445      0.835 FF  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     3.067
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    36.933
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.223
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.223 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.777
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.223
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 74.028
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    74.028         0.000 clock1 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 clock1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.873         0.000 clock1 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 74.028
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 74.028 
    Info (332115): ===================================================================
    Info (332115): From Node    : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): To Node      : ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.789      1.789  R        clock network delay
    Info (332115):      1.906      0.117     uTco  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115):      3.729      1.823 FF  CELL  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|portbdataout[28]
    Info (332115):      4.066      0.337 FF    IC  ID_Registers|Read_Data_1_ID[28]~56|dataa
    Info (332115):      4.238      0.172 FF  CELL  ID_Registers|Read_Data_1_ID[28]~56|combout
    Info (332115):      4.339      0.101 FF    IC  ID_Registers|Read_Data_1_ID[28]~57|datad
    Info (332115):      4.396      0.057 FF  CELL  ID_Registers|Read_Data_1_ID[28]~57|combout
    Info (332115):      4.498      0.102 FF    IC  ID_Read_data_Mux|Read_Data_1_MUX_ID[28]~28|datab
    Info (332115):      4.668      0.170 FF  CELL  ID_Read_data_Mux|Read_Data_1_MUX_ID[28]~28|combout
    Info (332115):      4.769      0.101 FF    IC  ID_Read_data_Mux|Equal0~17|datab
    Info (332115):      4.936      0.167 FF  CELL  ID_Read_data_Mux|Equal0~17|combout
    Info (332115):      5.276      0.340 FF    IC  ID_Read_data_Mux|Equal0~19|dataa
    Info (332115):      5.455      0.179 FF  CELL  ID_Read_data_Mux|Equal0~19|combout
    Info (332115):      5.881      0.426 FF    IC  ID_Read_data_Mux|Equal0~20|dataa
    Info (332115):      6.060      0.179 FF  CELL  ID_Read_data_Mux|Equal0~20|combout
    Info (332115):      6.168      0.108 FF    IC  IF_Instruction_Memory|Instruction_IF[0]~8|datac
    Info (332115):      6.270      0.102 FR  CELL  IF_Instruction_Memory|Instruction_IF[0]~8|combout
    Info (332115):      6.808      0.538 RR    IC  IF_Instruction_Memory|Instruction_IF[24]~51|datad
    Info (332115):      6.865      0.057 RR  CELL  IF_Instruction_Memory|Instruction_IF[24]~51|combout
    Info (332115):      7.564      0.699 RR    IC  ID_Registers|Register_File_rtl_0_bypass[8]|sdata
    Info (332115):      7.741      0.177 RR  CELL  ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     81.739      1.739  R        clock network delay
    Info (332115):     81.769      0.030     uTsu  ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.741
    Info (332115): Data Required Time :    81.769
    Info (332115): Slack              :    74.028 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.203
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.203 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.736      1.736  R        clock network delay
    Info (332115):      1.871      0.135     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      1.871      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      1.871      0.000 RR    IC  IF_PC_Mux|Next_PC_IF[0]~0|datac
    Info (332115):      2.047      0.176 RR  CELL  IF_PC_Mux|Next_PC_IF[0]~0|combout
    Info (332115):      2.047      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      2.087      0.040 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.736      1.736  R        clock network delay
    Info (332115):      1.884      0.148      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.087
    Info (332115): Data Required Time :     1.884
    Info (332115): Slack              :     0.203 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.873
    Info (332113): Targets: [get_clocks {clock1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.873 
    Info (332113): ===================================================================
    Info (332113): Node             : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : clock1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      0.548      0.548 RR  CELL  Clk|combout
    Info (332113):      0.614      0.066 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      0.614      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      1.378      0.764 RR    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      1.785      0.407 RR  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     40.548      0.548 FF  CELL  Clk|combout
    Info (332113):     40.614      0.066 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     40.614      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     41.378      0.764 FF    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     41.785      0.407 FF  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.778 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.222
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.778
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 426 megabytes
    Info: Processing ended: Fri Sep 12 00:37:46 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


