# 4.6 Verilog多路分支语句
## 关键词: case, 选择器
case语句是一种多路条件分支的形式，可以解决if语句中有多个条件选项时使用不方便的问题。

## case语句
case语句格式如下:

```verilog
case(case_expr)
    condition1     :             true_statement1 ;
    condition2     :             true_statement2 ;
    ……
    default        :             default_statement ;
endcase
```

case语句执行为时，如果condition1为真，则执行true_statement1;如果condition1为假，condition2 为真，则执行 true_statement2；依次类推。如果各个 condition 都不为真，则执行 default_statement 语句。

default 语句是可选的，且在一个 case 语句中不能有多个 default 语句。

条件选项可以有多个，不仅限于 condition1、condition2 等，而且这些条件选项不要求互斥。虽然这些条件选项是并发比较的，但执行效果是谁在前且条件为真谁被执行。

ture_statement1 等执行语句可以是一条语句，也可以是多条。如果是多条执行语句，则需要用 begin 与 end 关键字进行说明。

## case语句支持嵌套使用
下面用case语句代替if语句实现了一个4路选择器的功能。

```verilog
module mux4to1(
    input [1:0]     sel ,
    input [1:0]     p0 ,
    input [1:0]     p1 ,
    input [1:0]     p2 ,
    input [1:0]     p3 ,
    output [1:0]    sout);

    reg [1:0]       sout_t;
    always @(*)
        case(sel)
            2'b00:  begin
                sout_t = p0;
                end
            2'b01:  sout_t = p1;
            2'b10:  sout_t = p2;
            default:sout_t = p3;
        endcase
    assign sout = sout_t;

endmodule
```

case语句中的条件选项表达式不必都是常量，也可以是x值或z值。
当多个条件选项下需要执行相同的语句时，多个条件选项可以用逗号分开，放在同一个语句块的候选项中。

但是case语句中的x或z的比较逻辑是不可综合的，所以一般不建议在case语句中使用x或z作为比较值。

```verilog
case(sel)
    2'b00:   sout_t = p0 ;
    2'b01:   sout_t = p1 ;
    2'b10:   sout_t = p2 ;
    2'b11:     sout_t = p3 ;
    2'bx0, 2'bx1, 2'bxz, 2'bxx, 2'b0x, 2'b1x, 2'bzx :
        sout_t = 2'bxx ;
    2'bz0, 2'bz1, 2'bzz, 2'b0z, 2'b1z :
        sout_t = 2'bzz ;
    default:  $display("Unexpected input control!!!");
endcase
```

## casex/casez语句
casex、casez语句是case语句的变形，用来表示条件选项中的无关项。
casex用"x"来表示无关值，casez用问号"?"来表示无关值。
两者实现的功能是完全一致的，语法与case语句也完全一致。

但casx、casez一般是不可综合的，多用于仿真。
例如用casez语句来实现一个4bit控制端的4路选择选择器。

```verilog
module mux4to1(
    input [3:0]     sel ,
    input [1:0]     p0 ,
    input [1:0]     p1 ,
    input [1:0]     p2 ,
    input [1:0]     p3 ,
    output [1:0]    sout);
 
    reg [1:0]     sout_t ;
    always @(*)
        casez(sel)
            4'b???1:     sout_t = p0 ;
            4'b??1?:     sout_t = p1 ;
            4'b?1??:     sout_t = p2 ;
            4'b1???:     sout_t = p3 ;  
        default:         sout_t = 2'b0 ;
    endcase
    assign      sout = sout_t ;
 
endmodule
```