-- Catapult Ultra Synthesis: Report                                              
-- ------------------------- ---------------------------------------------------
-- Version:                  10.5c/896140 Production Release                     
-- Build Date:               Sun Sep  6 22:45:38 PDT 2020                        
                                                                                 
-- Generated by:             yl7897@newnano.poly.edu                             
-- Generated date:           Mon Sep 13 21:17:43 EDT 2021                        

Solution Settings: inPlaceNTT_DIF_precomp.v16
  Current state: extract
  Project: Catapult
  
  Design Input Files Specified
    $PROJECT_HOME/src/utils.cpp
    $PROJECT_HOME/src/ntt.cpp
      $PROJECT_HOME/include/ntt.h
        $MGC_HOME/shared/include/ac_sync.h
          $MGC_HOME/shared/include/ac_channel.h
        $PROJECT_HOME/include/config.h
          $MGC_HOME/shared/include/ac_int.h
    $PROJECT_HOME/src/main.cpp
  
  Processes/Blocks in Design
    Process                      Real Operation(s) count Latency Throughput Reset Length II Comments 
    ---------------------------- ----------------------- ------- ---------- ------------ -- --------
    /inPlaceNTT_DIF_precomp/core                     663   85487      85493            0  0        ? 
    Design Total:                                    663   85487      85493            0  0          
    
  Bill Of Materials (Datapath)
    Component Name                                       Area Score Area(DSP) Area(LUTs) Area(MUX_CARRYs) Delay Post Alloc Post Assign 
    ---------------------------------------------------- ---------- --------- ---------- ---------------- ----- ---------- -----------
    [Lib: Xilinx_RAMS]                                                                                                                 
    BLOCK_2R1W_RBW_DUAL_rport(16,10,32,1024,1024,32,1)        0.000     0.000      0.000            0.000 2.400          1           0 
    BLOCK_2R1W_RBW_DUAL_rport(17,10,32,1024,1024,32,1)        0.000     0.000      0.000            0.000 2.400          1           0 
    BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)      0.000     0.000      0.000            0.000 2.400          2           0 
    [Lib: ccs_ioport]                                                                                                                  
    ccs_in(14,32)                                             0.000     0.000      0.000            0.000 0.000          1           1 
    ccs_in(15,32)                                             0.000     0.000      0.000            0.000 0.000          1           0 
    ccs_sync_in_wait(12)                                      0.000     0.000      0.000            0.000 0.000          1           1 
    ccs_sync_out_wait(18)                                     0.000     0.000      0.000            0.000 0.000          1           1 
    [Lib: cluster]                                                                                                                     
    modulo_add_0a37945888dd1e74de5ead9499a92e0360eb()        96.000     0.000      0.000            0.000 0.320          1           1 
    modulo_sub_35e8763e05b723902e0a11aa8bf94b5d6374()        64.000     0.000      0.000            0.000 0.320          1           1 
    mult_537fa58b3c62ba07ee98ed4139c27adf70e3()            6293.000     0.000      0.000            0.000 0.320          1           1 
    [Lib: mgc_Xilinx-VIRTEX-7-2_beh]                                                                                                   
    mgc_add(10,0,10,0,10)                                    10.000     0.000     10.000            9.000 1.035          3          31 
    mgc_add(11,0,10,0,11)                                    11.000     0.000     11.000           10.000 1.050         23           2 
    mgc_add(11,0,11,0,11)                                    11.000     0.000     11.000           10.000 1.050          1           1 
    mgc_add(32,0,32,0,32)                                    32.000     0.000     32.000           31.000 1.365          2           2 
    mgc_add(4,0,1,1,4)                                        4.000     0.000      4.000            3.000 0.945          1           1 
    mgc_add(4,0,4,0,4)                                        4.000     0.000      4.000            3.000 0.945          1           1 
    mgc_add(5,0,2,1,6)                                        5.000     0.000      5.000            4.000 0.960          1           0 
    mgc_add(5,0,5,0,5)                                        5.000     0.000      5.000            4.000 0.960          1           2 
    mgc_add(6,0,6,0,6)                                        6.000     0.000      6.000            5.000 0.975          1           0 
    mgc_add(7,0,7,0,7)                                        7.000     0.000      7.000            6.000 0.990          1           1 
    mgc_add(8,0,8,0,8)                                        8.000     0.000      8.000            7.000 1.005          2           0 
    mgc_add(9,0,9,0,9)                                        9.000     0.000      9.000            8.000 1.020          4           1 
    mgc_and(1,2)                                              1.000     0.000      1.000            0.000 0.550          0         337 
    mgc_and(1,3)                                              1.000     0.000      1.000            0.000 0.550          0          41 
    mgc_and(1,4)                                              1.000     0.000      1.000            0.000 0.550          0          11 
    mgc_and(1,5)                                              1.000     0.000      1.000            0.000 0.550          0           4 
    mgc_and(1,6)                                              1.000     0.000      1.000            0.000 0.550          0           2 
    mgc_and(10,2)                                            10.000     0.000     10.000            0.000 0.550          0           1 
    mgc_and(2,2)                                              2.000     0.000      2.000            0.000 0.550          0           1 
    mgc_and(3,2)                                              3.000     0.000      3.000            0.000 0.550          0           1 
    mgc_and(5,2)                                              5.000     0.000      5.000            0.000 0.550          0           2 
    mgc_mul(10,0,10,0,10)                                   608.000     1.000      0.000            0.000 3.713          1           3 
    mgc_mul(6,0,6,0,6)                                      608.000     1.000      0.000            0.000 3.554          1           0 
    mgc_mux(1,1,2)                                            1.000     0.000      1.000            0.000 0.080          0          85 
    mgc_mux(10,1,2)                                          10.000     0.000     10.000            0.000 0.080          0           4 
    mgc_mux(32,1,2)                                          32.000     0.000     32.000            0.000 0.080          0           9 
    mgc_mux(4,1,2)                                            4.000     0.000      4.000            0.000 0.080          0           2 
    mgc_mux(5,1,2)                                            5.000     0.000      5.000            0.000 0.080          0           4 
    mgc_mux(7,1,2)                                            7.000     0.000      7.000            0.000 0.080          0           2 
    mgc_mux1hot(1,3)                                          1.446     0.000      1.446            0.000 0.550          0           4 
    mgc_mux1hot(1,31)                                        12.199     0.000     12.199            0.000 2.850          0           1 
    mgc_mux1hot(1,32)                                        12.583     0.000     12.583            0.000 2.850          0           1 
    mgc_mux1hot(1,33)                                        12.967     0.000     12.967            0.000 2.850          0           1 
    mgc_mux1hot(1,34)                                        13.351     0.000     13.351            0.000 2.850          0           1 
    mgc_mux1hot(1,35)                                        13.735     0.000     13.735            0.000 2.850          0           1 
    mgc_mux1hot(1,4)                                          1.830     0.000      1.830            0.000 1.500          0           3 
    mgc_mux1hot(1,5)                                          2.214     0.000      2.214            0.000 1.500          0           2 
    mgc_mux1hot(1,6)                                          2.598     0.000      2.598            0.000 1.500          0           1 
    mgc_mux1hot(1,7)                                          2.982     0.000      2.982            0.000 1.500          0           1 
    mgc_mux1hot(10,29)                                      114.309     0.000    114.309            0.000 2.850          0           1 
    mgc_mux1hot(2,5)                                          4.429     0.000      4.429            0.000 1.500          0           1 
    mgc_mux1hot(3,3)                                          4.339     0.000      4.339            0.000 0.550          0           1 
    mgc_mux1hot(4,14)                                        22.682     0.000     22.682            0.000 1.500          0           1 
    mgc_mux1hot(4,3)                                          5.785     0.000      5.785            0.000 0.550          0           1 
    mgc_mux1hot(4,7)                                         11.930     0.000     11.930            0.000 1.500          0           1 
    mgc_mux1hot(5,27)                                        53.314     0.000     53.314            0.000 2.850          0           1 
    mgc_mux1hot(5,37)                                        72.516     0.000     72.516            0.000 2.850          0           1 
    mgc_mux1hot(5,6)                                         12.992     0.000     12.992            0.000 1.500          0           1 
    mgc_mux1hot(6,3)                                          8.678     0.000      8.678            0.000 0.550          0           2 
    mgc_mux1hot(6,7)                                         17.895     0.000     17.895            0.000 1.500          0           1 
    mgc_mux1hot(7,10)                                        28.941     0.000     28.941            0.000 1.500          0           1 
    mgc_mux1hot(7,3)                                         10.124     0.000     10.124            0.000 0.550          0           1 
    mgc_mux1hot(8,4)                                         14.643     0.000     14.643            0.000 1.500          0           1 
    mgc_mux1hot(9,3)                                         13.017     0.000     13.017            0.000 0.550          0           1 
    mgc_mux1hot(9,5)                                         19.929     0.000     19.929            0.000 1.500          0           1 
    mgc_nand(1,2)                                             1.000     0.000      1.000            0.000 0.550          0           2 
    mgc_nand(1,3)                                             1.000     0.000      1.000            0.000 0.550          0           3 
    mgc_nand(1,4)                                             1.000     0.000      1.000            0.000 0.550          0           2 
    mgc_nor(1,10)                                             2.000     0.000      2.000            0.000 1.500          0           1 
    mgc_nor(1,11)                                             2.000     0.000      2.000            0.000 1.500          0           3 
    mgc_nor(1,12)                                             3.000     0.000      3.000            0.000 1.500          0           1 
    mgc_nor(1,13)                                             3.000     0.000      3.000            0.000 1.500          0           1 
    mgc_nor(1,17)                                             4.000     0.000      4.000            0.000 1.500          0           2 
    mgc_nor(1,2)                                              1.000     0.000      1.000            0.000 0.550          0          34 
    mgc_nor(1,3)                                              1.000     0.000      1.000            0.000 0.550          0           5 
    mgc_nor(1,4)                                              1.000     0.000      1.000            0.000 0.550          0           7 
    mgc_nor(1,5)                                              1.000     0.000      1.000            0.000 0.550          0           2 
    mgc_nor(1,6)                                              1.000     0.000      1.000            0.000 0.550          0           3 
    mgc_nor(1,7)                                              2.000     0.000      2.000            0.000 1.500          0           6 
    mgc_nor(1,8)                                              2.000     0.000      2.000            0.000 1.500          0           3 
    mgc_nor(1,9)                                              2.000     0.000      2.000            0.000 1.500          0           4 
    mgc_nor(4,2)                                              4.000     0.000      4.000            0.000 0.550          0           1 
    mgc_not(1)                                                0.000     0.000      0.000            0.000 0.000          0         166 
    mgc_not(10)                                               0.000     0.000      0.000            0.000 0.000          0           3 
    mgc_not(32)                                               0.000     0.000      0.000            0.000 0.000          0           2 
    mgc_not(4)                                                0.000     0.000      0.000            0.000 0.000          0           2 
    mgc_not(5)                                                0.000     0.000      0.000            0.000 0.000          0           1 
    mgc_not(6)                                                0.000     0.000      0.000            0.000 0.000          0           1 
    mgc_not(7)                                                0.000     0.000      0.000            0.000 0.000          0           2 
    mgc_or(1,10)                                              2.000     0.000      2.000            0.000 1.500          0           1 
    mgc_or(1,11)                                              2.000     0.000      2.000            0.000 1.500          0           3 
    mgc_or(1,13)                                              3.000     0.000      3.000            0.000 1.500          0           2 
    mgc_or(1,14)                                              3.000     0.000      3.000            0.000 1.500          0           1 
    mgc_or(1,15)                                              3.000     0.000      3.000            0.000 1.500          0           2 
    mgc_or(1,16)                                              3.000     0.000      3.000            0.000 1.500          0           3 
    mgc_or(1,17)                                              4.000     0.000      4.000            0.000 1.500          0           2 
    mgc_or(1,18)                                              4.000     0.000      4.000            0.000 1.500          0           2 
    mgc_or(1,2)                                               1.000     0.000      1.000            0.000 0.550          0          47 
    mgc_or(1,3)                                               1.000     0.000      1.000            0.000 0.550          0          11 
    mgc_or(1,32)                                              7.000     0.000      7.000            0.000 1.500          0           1 
    mgc_or(1,4)                                               1.000     0.000      1.000            0.000 0.550          0          16 
    mgc_or(1,5)                                               1.000     0.000      1.000            0.000 0.550          0           5 
    mgc_or(1,6)                                               1.000     0.000      1.000            0.000 0.550          0           5 
    mgc_or(1,8)                                               2.000     0.000      2.000            0.000 1.500          0          11 
    mgc_or(1,9)                                               2.000     0.000      2.000            0.000 1.500          0           3 
    mgc_or(4,2)                                               4.000     0.000      4.000            0.000 0.550          0           1 
    mgc_or(5,2)                                               5.000     0.000      5.000            0.000 0.550          0           1 
    mgc_reg_pos(1,0,0,0,0,1,1)                                0.000     0.000      0.000            0.000 0.320          0           2 
    mgc_reg_pos(1,0,0,1,1,0,0)                                0.000     0.000      0.000            0.000 0.320          0           7 
    mgc_reg_pos(1,0,0,1,1,1,1)                                0.000     0.000      0.000            0.000 0.320          0           9 
    mgc_reg_pos(10,0,0,0,0,1,1)                               0.000     0.000      0.000            0.000 0.320          0           4 
    mgc_reg_pos(11,0,0,0,0,1,1)                               0.000     0.000      0.000            0.000 0.320          0           1 
    mgc_reg_pos(11,0,0,1,1,1,1)                               0.000     0.000      0.000            0.000 0.320          0           1 
    mgc_reg_pos(2,0,0,0,0,1,1)                                0.000     0.000      0.000            0.000 0.320          0           1 
    mgc_reg_pos(32,0,0,0,0,1,1)                               0.000     0.000      0.000            0.000 0.320          0           7 
    mgc_reg_pos(4,0,0,0,0,1,1)                                0.000     0.000      0.000            0.000 0.320          0           2 
    mgc_reg_pos(5,0,0,0,0,1,1)                                0.000     0.000      0.000            0.000 0.320          0           2 
    mgc_reg_pos(6,0,0,0,0,1,1)                                0.000     0.000      0.000            0.000 0.320          0           1 
    mgc_reg_pos(7,0,0,0,0,1,1)                                0.000     0.000      0.000            0.000 0.320          0           1 
    mgc_reg_pos(8,0,0,0,0,1,1)                                0.000     0.000      0.000            0.000 0.320          0           1 
    mgc_reg_pos(9,0,0,0,0,1,1)                                0.000     0.000      0.000            0.000 0.320          0           2 
    mgc_shift_l(1,0,4,10)                                     8.738     0.000      8.738            0.000 0.550          1           1 
    mgc_shift_l(1,0,4,11)                                     9.595     0.000      9.595            0.000 0.550          1           1 
    mgc_shift_l(1,0,4,5)                                      4.280     0.000      4.280            0.000 0.550          1           1 
    mgc_shift_l(1,0,4,6)                                      5.197     0.000      5.197            0.000 0.550          1           1 
    mgc_shift_l(1,0,4,8)                                      6.991     0.000      6.991            0.000 0.550          0           1 
    mgc_shift_l(1,0,4,9)                                      7.870     0.000      7.870            0.000 0.550          0           1 
    mgc_xor(1,2)                                              1.000     0.000      1.000            0.000 0.550          0           1 
    [Lib: mgc_ioport]                                                                                                                  
    mgc_io_sync(0)                                            0.000     0.000      0.000            0.000 0.000          5           5 
                                                                                                                                       
    TOTAL AREA (After Assignment):                        10432.994     3.000   2156.000          399.000                              
    
  Area Scores
                      Post-Scheduling    Post-DP & FSM Post-Assignment 
    ----------------- --------------- ---------------- ---------------
    Total Area Score:   8137.8          29071.3         10476.0        
    Total Reg:             0.0              0.0             0.0        
                                                                       
    DataPath:           8137.8 (100%)   29028.3 (100%)  10433.0 (100%) 
      MUX:                 0.0           1391.4   (5%)    965.3   (9%) 
      FUNC:             8137.8 (100%)   27235.9  (94%)   8760.7  (84%) 
      LOGIC:               0.0            401.0   (1%)    707.0   (7%) 
      BUFFER:              0.0              0.0             0.0        
      MEM:                 0.0              0.0             0.0        
      ROM:                 0.0              0.0             0.0        
      REG:                 0.0              0.0             0.0        
                                                                       
    
    FSM:                   0.0             43.0   (0%)     43.0   (0%) 
      FSM-REG:             0.0              0.0             0.0        
      FSM-COMB:            0.0             43.0 (100%)     43.0 (100%) 
                                                                       
    
  Register-to-Variable Mappings
    Register                                  Size(bits) Gated Register CG Opt Done Variables                                             
    ----------------------------------------- ---------- -------------- ----------- -----------------------------------------------------
    COMP_LOOP:twiddle_f#1.sva                         32         Y           Y      COMP_LOOP:twiddle_f#1.sva                             
                                                                                    COMP_LOOP:twiddle_f#10.sva                            
                                                                                    COMP_LOOP:twiddle_f#11.sva                            
                                                                                    COMP_LOOP:twiddle_f#12.sva                            
                                                                                    COMP_LOOP:twiddle_f#13.sva                            
                                                                                    COMP_LOOP:twiddle_f#14.sva                            
                                                                                    COMP_LOOP:twiddle_f#15.sva                            
                                                                                    COMP_LOOP:twiddle_f#16.sva                            
                                                                                    COMP_LOOP:twiddle_f#17.sva                            
                                                                                    COMP_LOOP:twiddle_f#18.sva                            
                                                                                    COMP_LOOP:twiddle_f#19.sva                            
                                                                                    COMP_LOOP:twiddle_f#2.sva                             
                                                                                    COMP_LOOP:twiddle_f#20.sva                            
                                                                                    COMP_LOOP:twiddle_f#21.sva                            
                                                                                    COMP_LOOP:twiddle_f#22.sva                            
                                                                                    COMP_LOOP:twiddle_f#23.sva                            
                                                                                    COMP_LOOP:twiddle_f#24.sva                            
                                                                                    COMP_LOOP:twiddle_f#25.sva                            
                                                                                    COMP_LOOP:twiddle_f#26.sva                            
                                                                                    COMP_LOOP:twiddle_f#27.sva                            
                                                                                    COMP_LOOP:twiddle_f#28.sva                            
                                                                                    COMP_LOOP:twiddle_f#29.sva                            
                                                                                    COMP_LOOP:twiddle_f#3.sva                             
                                                                                    COMP_LOOP:twiddle_f#30.sva                            
                                                                                    COMP_LOOP:twiddle_f#31.sva                            
                                                                                    COMP_LOOP:twiddle_f#4.sva                             
                                                                                    COMP_LOOP:twiddle_f#5.sva                             
                                                                                    COMP_LOOP:twiddle_f#6.sva                             
                                                                                    COMP_LOOP:twiddle_f#7.sva                             
                                                                                    COMP_LOOP:twiddle_f#8.sva                             
                                                                                    COMP_LOOP:twiddle_f#9.sva                             
                                                                                    COMP_LOOP:twiddle_f.sva                               
    COMP_LOOP:twiddle_help#1.sva                      32         Y           Y      COMP_LOOP:twiddle_help#1.sva                          
                                                                                    COMP_LOOP:twiddle_help#10.sva                         
                                                                                    COMP_LOOP:twiddle_help#11.sva                         
                                                                                    COMP_LOOP:twiddle_help#12.sva                         
                                                                                    COMP_LOOP:twiddle_help#13.sva                         
                                                                                    COMP_LOOP:twiddle_help#14.sva                         
                                                                                    COMP_LOOP:twiddle_help#15.sva                         
                                                                                    COMP_LOOP:twiddle_help#16.sva                         
                                                                                    COMP_LOOP:twiddle_help#17.sva                         
                                                                                    COMP_LOOP:twiddle_help#18.sva                         
                                                                                    COMP_LOOP:twiddle_help#19.sva                         
                                                                                    COMP_LOOP:twiddle_help#2.sva                          
                                                                                    COMP_LOOP:twiddle_help#20.sva                         
                                                                                    COMP_LOOP:twiddle_help#21.sva                         
                                                                                    COMP_LOOP:twiddle_help#22.sva                         
                                                                                    COMP_LOOP:twiddle_help#23.sva                         
                                                                                    COMP_LOOP:twiddle_help#24.sva                         
                                                                                    COMP_LOOP:twiddle_help#25.sva                         
                                                                                    COMP_LOOP:twiddle_help#26.sva                         
                                                                                    COMP_LOOP:twiddle_help#27.sva                         
                                                                                    COMP_LOOP:twiddle_help#28.sva                         
                                                                                    COMP_LOOP:twiddle_help#29.sva                         
                                                                                    COMP_LOOP:twiddle_help#3.sva                          
                                                                                    COMP_LOOP:twiddle_help#30.sva                         
                                                                                    COMP_LOOP:twiddle_help#31.sva                         
                                                                                    COMP_LOOP:twiddle_help#4.sva                          
                                                                                    COMP_LOOP:twiddle_help#5.sva                          
                                                                                    COMP_LOOP:twiddle_help#6.sva                          
                                                                                    COMP_LOOP:twiddle_help#7.sva                          
                                                                                    COMP_LOOP:twiddle_help#8.sva                          
                                                                                    COMP_LOOP:twiddle_help#9.sva                          
                                                                                    COMP_LOOP:twiddle_help.sva                            
    p.sva                                             32         Y           Y      p.sva                                                 
    twiddle:rsci.qb_d.bfwt                            32         Y           Y      twiddle:rsci.qb_d.bfwt                                
    twiddle_h:rsci.qb_d.bfwt                          32         Y           Y      twiddle_h:rsci.qb_d.bfwt                              
    vec:rsci.qa_d.bfwt(31:0)                          32         Y           Y      vec:rsci.qa_d.bfwt(31:0)                              
    vec:rsci.qa_d.bfwt(63:32)                         32         Y           Y      vec:rsci.qa_d.bfwt(63:32)                             
    STAGE_LOOP:lshift.psp.sva                         11         Y           Y      STAGE_LOOP:lshift.psp.sva                             
    VEC_LOOP:j(10:0)#1.sva#1                          11         Y           Y      VEC_LOOP:j(10:0)#1.sva#1                              
                                                                                    VEC_LOOP:j(10:0)#10.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#11.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#12.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#13.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#14.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#15.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#16.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#17.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#18.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#19.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#2.sva#1                              
                                                                                    VEC_LOOP:j(10:0)#20.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#21.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#22.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#23.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#24.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#25.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#26.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#27.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#28.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#29.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#3.sva#1                              
                                                                                    VEC_LOOP:j(10:0)#30.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#31.sva#1                             
                                                                                    VEC_LOOP:j(10:0)#4.sva#1                              
                                                                                    VEC_LOOP:j(10:0)#5.sva#1                              
                                                                                    VEC_LOOP:j(10:0)#6.sva#1                              
                                                                                    VEC_LOOP:j(10:0)#7.sva#1                              
                                                                                    VEC_LOOP:j(10:0)#8.sva#1                              
                                                                                    VEC_LOOP:j(10:0)#9.sva#1                              
                                                                                    VEC_LOOP:j(10:0).sva#1                                
    COMP_LOOP-2:twiddle_f:lshift.ncse.sva             10         Y           Y      COMP_LOOP-2:twiddle_f:lshift.ncse.sva                 
    COMP_LOOP:twiddle_f:mul.cse#10.sva                10         Y           Y      COMP_LOOP:twiddle_f:mul.cse#10.sva                    
                                                                                    COMP_LOOP:twiddle_f:mul.cse#12.sva                    
                                                                                    COMP_LOOP:twiddle_f:mul.cse#14.sva                    
                                                                                    COMP_LOOP:twiddle_f:mul.cse#16.sva                    
                                                                                    COMP_LOOP:twiddle_f:mul.cse#18.sva                    
                                                                                    COMP_LOOP:twiddle_f:mul.cse#2.sva                     
                                                                                    COMP_LOOP:twiddle_f:mul.cse#20.sva                    
                                                                                    COMP_LOOP:twiddle_f:mul.cse#22.sva                    
                                                                                    COMP_LOOP:twiddle_f:mul.cse#24.sva                    
                                                                                    COMP_LOOP:twiddle_f:mul.cse#26.sva                    
                                                                                    COMP_LOOP:twiddle_f:mul.cse#28.sva                    
                                                                                    COMP_LOOP:twiddle_f:mul.cse#30.sva                    
                                                                                    COMP_LOOP:twiddle_f:mul.cse#4.sva                     
                                                                                    COMP_LOOP:twiddle_f:mul.cse#6.sva                     
                                                                                    COMP_LOOP:twiddle_f:mul.cse#8.sva                     
                                                                                    COMP_LOOP:twiddle_f:mul.cse.sva                       
    VEC_LOOP:acc#1.cse#10.sva                         10         Y           Y      VEC_LOOP:acc#1.cse#10.sva                             
                                                                                    VEC_LOOP:acc#1.cse#12.sva                             
                                                                                    VEC_LOOP:acc#1.cse#14.sva                             
                                                                                    VEC_LOOP:acc#1.cse#16.sva                             
                                                                                    VEC_LOOP:acc#1.cse#18.sva                             
                                                                                    VEC_LOOP:acc#1.cse#2.sva                              
                                                                                    VEC_LOOP:acc#1.cse#20.sva                             
                                                                                    VEC_LOOP:acc#1.cse#22.sva                             
                                                                                    VEC_LOOP:acc#1.cse#24.sva                             
                                                                                    VEC_LOOP:acc#1.cse#26.sva                             
                                                                                    VEC_LOOP:acc#1.cse#28.sva                             
                                                                                    VEC_LOOP:acc#1.cse#30.sva                             
                                                                                    VEC_LOOP:acc#1.cse#4.sva                              
                                                                                    VEC_LOOP:acc#1.cse#6.sva                              
                                                                                    VEC_LOOP:acc#1.cse#8.sva                              
                                                                                    VEC_LOOP:acc#1.cse.sva                                
                                                                                    VEC_LOOP:j(10:0)#10.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#12.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#14.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#16.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#18.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#2.sva(9:0)                           
                                                                                    VEC_LOOP:j(10:0)#20.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#22.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#24.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#26.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#28.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#30.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#4.sva(9:0)                           
                                                                                    VEC_LOOP:j(10:0)#6.sva(9:0)                           
                                                                                    VEC_LOOP:j(10:0)#8.sva(9:0)                           
                                                                                    VEC_LOOP:j(10:0).sva(9:0)                             
                                                                                    VEC_LOOP:j(10:0)#11.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#13.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#15.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#19.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#21.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#23.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#27.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#29.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#3.sva(9:0)                           
                                                                                    VEC_LOOP:j(10:0)#31.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#5.sva(9:0)                           
                                                                                    VEC_LOOP:j(10:0)#7.sva(9:0)                           
                                                                                    VEC_LOOP:j(10:0)#17.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#25.sva(9:0)                          
                                                                                    VEC_LOOP:j(10:0)#9.sva(9:0)                           
                                                                                    VEC_LOOP:j(10:0)#1.sva(9:0)                           
    VEC_LOOP:acc#10.cse#1.sva                         10         Y           Y      VEC_LOOP:acc#10.cse#1.sva                             
                                                                                    VEC_LOOP:acc#10.cse#10.sva                            
                                                                                    VEC_LOOP:acc#10.cse#11.sva                            
                                                                                    VEC_LOOP:acc#10.cse#12.sva                            
                                                                                    VEC_LOOP:acc#10.cse#13.sva                            
                                                                                    VEC_LOOP:acc#10.cse#14.sva                            
                                                                                    VEC_LOOP:acc#10.cse#15.sva                            
                                                                                    VEC_LOOP:acc#10.cse#16.sva                            
                                                                                    VEC_LOOP:acc#10.cse#17.sva                            
                                                                                    VEC_LOOP:acc#10.cse#18.sva                            
                                                                                    VEC_LOOP:acc#10.cse#19.sva                            
                                                                                    VEC_LOOP:acc#10.cse#2.sva                             
                                                                                    VEC_LOOP:acc#10.cse#20.sva                            
                                                                                    VEC_LOOP:acc#10.cse#21.sva                            
                                                                                    VEC_LOOP:acc#10.cse#22.sva                            
                                                                                    VEC_LOOP:acc#10.cse#23.sva                            
                                                                                    VEC_LOOP:acc#10.cse#24.sva                            
                                                                                    VEC_LOOP:acc#10.cse#25.sva                            
                                                                                    VEC_LOOP:acc#10.cse#26.sva                            
                                                                                    VEC_LOOP:acc#10.cse#27.sva                            
                                                                                    VEC_LOOP:acc#10.cse#28.sva                            
                                                                                    VEC_LOOP:acc#10.cse#29.sva                            
                                                                                    VEC_LOOP:acc#10.cse#3.sva                             
                                                                                    VEC_LOOP:acc#10.cse#30.sva                            
                                                                                    VEC_LOOP:acc#10.cse#31.sva                            
                                                                                    VEC_LOOP:acc#10.cse#4.sva                             
                                                                                    VEC_LOOP:acc#10.cse#5.sva                             
                                                                                    VEC_LOOP:acc#10.cse#6.sva                             
                                                                                    VEC_LOOP:acc#10.cse#7.sva                             
                                                                                    VEC_LOOP:acc#10.cse#8.sva                             
                                                                                    VEC_LOOP:acc#10.cse#9.sva                             
                                                                                    VEC_LOOP:acc#10.cse.sva                               
    COMP_LOOP-11:twiddle_f:mul.psp.sva                 9         Y           Y      COMP_LOOP-11:twiddle_f:mul.psp.sva                    
                                                                                    COMP_LOOP-15:twiddle_f:mul.psp.sva                    
                                                                                    COMP_LOOP-19:twiddle_f:mul.psp.sva                    
                                                                                    COMP_LOOP-23:twiddle_f:mul.psp.sva                    
                                                                                    COMP_LOOP-27:twiddle_f:mul.psp.sva                    
                                                                                    COMP_LOOP-31:twiddle_f:mul.psp.sva                    
                                                                                    COMP_LOOP-3:twiddle_f:mul.psp.sva                     
                                                                                    COMP_LOOP-7:twiddle_f:mul.psp.sva                     
                                                                                    VEC_LOOP:acc#11.psp.sva                               
                                                                                    VEC_LOOP:acc#13.psp.sva                               
                                                                                    VEC_LOOP:acc#15.psp.sva                               
                                                                                    VEC_LOOP:acc#17.psp.sva                               
                                                                                    VEC_LOOP:acc#19.psp.sva                               
                                                                                    VEC_LOOP:acc#21.psp.sva                               
                                                                                    VEC_LOOP:acc#23.psp.sva                               
                                                                                    VEC_LOOP:acc#25.psp.sva                               
    COMP_LOOP-3:twiddle_f:lshift.ncse.sva              9         Y           Y      COMP_LOOP-3:twiddle_f:lshift.ncse.sva                 
    COMP_LOOP-5:twiddle_f:lshift.ncse.sva              8         Y           Y      COMP_LOOP-5:twiddle_f:lshift.ncse.sva                 
    COMP_LOOP-9:twiddle_f:lshift.ncse.sva              7         Y           Y      COMP_LOOP-9:twiddle_f:lshift.ncse.sva                 
    COMP_LOOP-17:twiddle_f:lshift.itm                  6         Y           Y      COMP_LOOP-17:twiddle_f:lshift.itm                     
                                                                                    COMP_LOOP-17:twiddle_f:mul.psp.sva                    
                                                                                    VEC_LOOP:acc#18.psp.sva                               
    COMP_LOOP:k(10:5).sva(4:0)                         5         Y           Y      COMP_LOOP:k(10:5).sva(4:0)                            
    reg(COMP_LOOP-13:twiddle_f:mul.psp)#2.reg          5         Y           Y      reg(COMP_LOOP-13:twiddle_f:mul.psp)#2.reg             
    COMP_LOOP-1:twiddle_f:acc.cse.sva                  4         Y           Y      COMP_LOOP-1:twiddle_f:acc.cse.sva                     
    STAGE_LOOP:i(3:0).sva                              4         Y           Y      STAGE_LOOP:i(3:0).sva                                 
    reg(COMP_LOOP-13:twiddle_f:mul.psp)#1.reg          2         Y           Y      reg(COMP_LOOP-13:twiddle_f:mul.psp)#1.reg             
    COMP_LOOP-13:twiddle_f:mul.psp.sva(7)              1         Y           Y      COMP_LOOP-13:twiddle_f:mul.psp.sva                    
                                                                                    COMP_LOOP-21:twiddle_f:mul.psp.sva                    
                                                                                    COMP_LOOP-29:twiddle_f:mul.psp.sva                    
                                                                                    COMP_LOOP-5:twiddle_f:mul.psp.sva                     
                                                                                    VEC_LOOP:acc#12.psp.sva                               
                                                                                    VEC_LOOP:acc#16.psp.sva                               
                                                                                    VEC_LOOP:acc#20.psp.sva                               
                                                                                    VEC_LOOP:acc#24.psp.sva                               
                                                                                    COMP_LOOP-1:twiddle_f:mul.psp.sva                     
                                                                                    VEC_LOOP:acc.psp.sva                                  
                                                                                    COMP_LOOP-25:twiddle_f:mul.psp.sva                    
                                                                                    COMP_LOOP-9:twiddle_f:mul.psp.sva                     
                                                                                    VEC_LOOP:acc#14.psp.sva                               
                                                                                    VEC_LOOP:acc#22.psp.sva                               
    complete:rsci.bcwt                                 1                            complete:rsci.bcwt                                    
    core.wten.reg                                      1                            core.wten.reg                                         
    reg(complete:rsci.oswt).cse                        1         Y                  reg(complete:rsci.oswt).cse                           
    reg(ensig.cgo#1).cse                               1         Y                  reg(ensig.cgo#1).cse                                  
    reg(ensig.cgo).cse                                 1         Y                  reg(ensig.cgo).cse                                    
    reg(run:rsci.oswt).cse                             1         Y                  reg(run:rsci.oswt).cse                                
    reg(twiddle:rsci.oswt).cse                         1         Y                  reg(twiddle:rsci.oswt).cse                            
    reg(vec:rsc.triosy:obj.iswt0).cse                  1         Y                  reg(vec:rsc.triosy:obj.iswt0).cse                     
    reg(vec:rsci.oswt#1).cse                           1         Y                  reg(vec:rsci.oswt#1).cse                              
    reg(vec:rsci.oswt).cse                             1         Y                  reg(vec:rsci.oswt).cse                                
    run:rsci.bcwt                                      1                            run:rsci.bcwt                                         
    run:rsci.ivld.bfwt                                 1         Y           Y      run:rsci.ivld.bfwt                                    
    run_ac_sync_tmp_dobj.sva                           1         Y           Y      run_ac_sync_tmp_dobj.sva                              
    twiddle:rsci.bcwt                                  1                            twiddle:rsci.bcwt                                     
    twiddle_h:rsci.bcwt                                1                            twiddle_h:rsci.bcwt                                   
    vec:rsci.bcwt                                      1                            vec:rsci.bcwt                                         
    vec:rsci.bcwt#1                                    1                            vec:rsci.bcwt#1                                       
                                                                                                                                          
    Total:                                           363            356         348 (Total Gating Ratio: 0.98, CG Opt Gating Ratio: 0.96) 
    
  Timing Report
    Critical Path
      Max Delay:  8.720001
      Slack:      1.279999
      
      Path                                                                                                                     Startpoint                                                            Endpoint                            Delay  Slack  
      ------------------------------------------------------------------------------------------------------------------------ --------------------------------------------------------------------- ----------------------------------- ------ ------
      1                                                                                                                        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst inPlaceNTT_DIF_precomp/vec:rsc.adra 8.7200 1.2800 
                                                                                                                                                                                                                                                       
        Instance                                                                                                               Component                                                                                                 Delta  Delay  
        --------                                                                                                               ---------                                                                                                 -----  -----  
        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst                                                  inPlaceNTT_DIF_precomp:core_core:fsm                                                                      0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/fsm_output                                                                                                                                                                                           0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95                                                                                                                                                                                0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95.itm                                                                                                                                                                            0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457                                                                                    mgc_not_1                                                                                                 0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457.itm                                                                                                                                                                                          0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/and#447                                                                                    mgc_and_1_3                                                                                               0.5500 0.5500 
        inPlaceNTT_DIF_precomp:core/and.dcpl#400                                                                                                                                                                                         0.0000 0.5500 
        inPlaceNTT_DIF_precomp:core/and#506                                                                                    mgc_and_1_3                                                                                               0.5500 1.1000 
        inPlaceNTT_DIF_precomp:core/and.dcpl#459                                                                                                                                                                                         0.0000 1.1000 
        inPlaceNTT_DIF_precomp:core/and#577                                                                                    mgc_and_1_2                                                                                               0.5500 1.6500 
        inPlaceNTT_DIF_precomp:core/and#577.itm                                                                                                                                                                                          0.0000 1.6500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28                                                                          mgc_mux1hot_5_27                                                                                          1.1000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28.itm                                                                                                                                                                                0.0000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27                                                                             mgc_or_5_2                                                                                                0.5500 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27.itm                                                                                                                                                                                   0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428                                                                                                                                                                                    0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428.itm                                                                                                                                                                                0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#27:rg                                                                         mgc_addc_10_0_10_0_10                                                                                     1.0350 4.3350 
        inPlaceNTT_DIF_precomp:core/z.out#9                                                                                                                                                                                              0.0000 4.3350 
        inPlaceNTT_DIF_precomp:core/COMP_LOOP-7:VEC_LOOP:acc#10                                                                mgc_addc_10_0_10_0_10                                                                                     1.0350 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#10.cse#7.sva:mx0w6                                                                                                                                                                      0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#7.sva:mx0w6)(9-5)                                                                                                                                                   0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#7.sva:mx0w6)(9-5).itm                                                                                                                                               0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h                                                                             mgc_mux1hot_5_37                                                                                          2.8500 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h.itm                                                                                                                                                                                   0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc                                                                                                                                                                                        0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/vec:rsci.adra_d                                                                                                                                                                                      0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsci.adra_d                                                                                                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adra_d                                                                                                                                0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:slc(adra_d)(9-0)                                                                                                             0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:asn(adra)                                                                                                                    0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adra                                                                                                                                  0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsc.adra                                                                                                                                                                                              0.5000 8.7200 
                                                                                                                                                                                                                                                       
      2                                                                                                                        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst inPlaceNTT_DIF_precomp/vec:rsc.adrb 8.7200 1.2800 
                                                                                                                                                                                                                                                       
        Instance                                                                                                               Component                                                                                                 Delta  Delay  
        --------                                                                                                               ---------                                                                                                 -----  -----  
        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst                                                  inPlaceNTT_DIF_precomp:core_core:fsm                                                                      0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/fsm_output                                                                                                                                                                                           0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95                                                                                                                                                                                0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95.itm                                                                                                                                                                            0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457                                                                                    mgc_not_1                                                                                                 0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457.itm                                                                                                                                                                                          0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/and#447                                                                                    mgc_and_1_3                                                                                               0.5500 0.5500 
        inPlaceNTT_DIF_precomp:core/and.dcpl#400                                                                                                                                                                                         0.0000 0.5500 
        inPlaceNTT_DIF_precomp:core/and#506                                                                                    mgc_and_1_3                                                                                               0.5500 1.1000 
        inPlaceNTT_DIF_precomp:core/and.dcpl#459                                                                                                                                                                                         0.0000 1.1000 
        inPlaceNTT_DIF_precomp:core/and#577                                                                                    mgc_and_1_2                                                                                               0.5500 1.6500 
        inPlaceNTT_DIF_precomp:core/and#577.itm                                                                                                                                                                                          0.0000 1.6500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28                                                                          mgc_mux1hot_5_27                                                                                          1.1000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28.itm                                                                                                                                                                                0.0000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27                                                                             mgc_or_5_2                                                                                                0.5500 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27.itm                                                                                                                                                                                   0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428                                                                                                                                                                                    0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428.itm                                                                                                                                                                                0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#27:rg                                                                         mgc_addc_10_0_10_0_10                                                                                     1.0350 4.3350 
        inPlaceNTT_DIF_precomp:core/z.out#9                                                                                                                                                                                              0.0000 4.3350 
        inPlaceNTT_DIF_precomp:core/COMP_LOOP-7:VEC_LOOP:acc#10                                                                mgc_addc_10_0_10_0_10                                                                                     1.0350 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#10.cse#7.sva:mx0w6                                                                                                                                                                      0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#7.sva:mx0w6)(9-5)                                                                                                                                                   0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#7.sva:mx0w6)(9-5).itm                                                                                                                                               0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h                                                                             mgc_mux1hot_5_37                                                                                          2.8500 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h.itm                                                                                                                                                                                   0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc                                                                                                                                                                                        0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/vec:rsci.adra_d                                                                                                                                                                                      0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsci.adra_d                                                                                                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adra_d                                                                                                                                0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:slc(adra_d)(19-10)                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:asn(adrb)                                                                                                                    0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adrb                                                                                                                                  0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsc.adrb                                                                                                                                                                                              0.5000 8.7200 
                                                                                                                                                                                                                                                       
      3                                                                                                                        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst inPlaceNTT_DIF_precomp/vec:rsc.adrb 8.7200 1.2800 
                                                                                                                                                                                                                                                       
        Instance                                                                                                               Component                                                                                                 Delta  Delay  
        --------                                                                                                               ---------                                                                                                 -----  -----  
        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst                                                  inPlaceNTT_DIF_precomp:core_core:fsm                                                                      0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/fsm_output                                                                                                                                                                                           0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95                                                                                                                                                                                0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95.itm                                                                                                                                                                            0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457                                                                                    mgc_not_1                                                                                                 0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457.itm                                                                                                                                                                                          0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/and#447                                                                                    mgc_and_1_3                                                                                               0.5500 0.5500 
        inPlaceNTT_DIF_precomp:core/and.dcpl#400                                                                                                                                                                                         0.0000 0.5500 
        inPlaceNTT_DIF_precomp:core/and#506                                                                                    mgc_and_1_3                                                                                               0.5500 1.1000 
        inPlaceNTT_DIF_precomp:core/and.dcpl#459                                                                                                                                                                                         0.0000 1.1000 
        inPlaceNTT_DIF_precomp:core/and#577                                                                                    mgc_and_1_2                                                                                               0.5500 1.6500 
        inPlaceNTT_DIF_precomp:core/and#577.itm                                                                                                                                                                                          0.0000 1.6500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28                                                                          mgc_mux1hot_5_27                                                                                          1.1000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28.itm                                                                                                                                                                                0.0000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27                                                                             mgc_or_5_2                                                                                                0.5500 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27.itm                                                                                                                                                                                   0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428                                                                                                                                                                                    0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428.itm                                                                                                                                                                                0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#27:rg                                                                         mgc_addc_10_0_10_0_10                                                                                     1.0350 4.3350 
        inPlaceNTT_DIF_precomp:core/z.out#9                                                                                                                                                                                              0.0000 4.3350 
        inPlaceNTT_DIF_precomp:core/COMP_LOOP-10:VEC_LOOP:acc#10                                                               mgc_addc_10_0_10_0_10                                                                                     1.0350 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#10.cse#10.sva:mx0w9                                                                                                                                                                     0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#10.sva:mx0w9)(9-5)                                                                                                                                                  0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#10.sva:mx0w9)(9-5).itm                                                                                                                                              0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h                                                                             mgc_mux1hot_5_37                                                                                          2.8500 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h.itm                                                                                                                                                                                   0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc                                                                                                                                                                                        0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/vec:rsci.adra_d                                                                                                                                                                                      0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsci.adra_d                                                                                                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adra_d                                                                                                                                0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:slc(adra_d)(19-10)                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:asn(adrb)                                                                                                                    0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adrb                                                                                                                                  0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsc.adrb                                                                                                                                                                                              0.5000 8.7200 
                                                                                                                                                                                                                                                       
      4                                                                                                                        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst inPlaceNTT_DIF_precomp/vec:rsc.adrb 8.7200 1.2800 
                                                                                                                                                                                                                                                       
        Instance                                                                                                               Component                                                                                                 Delta  Delay  
        --------                                                                                                               ---------                                                                                                 -----  -----  
        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst                                                  inPlaceNTT_DIF_precomp:core_core:fsm                                                                      0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/fsm_output                                                                                                                                                                                           0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95                                                                                                                                                                                0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95.itm                                                                                                                                                                            0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457                                                                                    mgc_not_1                                                                                                 0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457.itm                                                                                                                                                                                          0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/and#447                                                                                    mgc_and_1_3                                                                                               0.5500 0.5500 
        inPlaceNTT_DIF_precomp:core/and.dcpl#400                                                                                                                                                                                         0.0000 0.5500 
        inPlaceNTT_DIF_precomp:core/and#506                                                                                    mgc_and_1_3                                                                                               0.5500 1.1000 
        inPlaceNTT_DIF_precomp:core/and.dcpl#459                                                                                                                                                                                         0.0000 1.1000 
        inPlaceNTT_DIF_precomp:core/and#577                                                                                    mgc_and_1_2                                                                                               0.5500 1.6500 
        inPlaceNTT_DIF_precomp:core/and#577.itm                                                                                                                                                                                          0.0000 1.6500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28                                                                          mgc_mux1hot_5_27                                                                                          1.1000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28.itm                                                                                                                                                                                0.0000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27                                                                             mgc_or_5_2                                                                                                0.5500 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27.itm                                                                                                                                                                                   0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428                                                                                                                                                                                    0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428.itm                                                                                                                                                                                0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#27:rg                                                                         mgc_addc_10_0_10_0_10                                                                                     1.0350 4.3350 
        inPlaceNTT_DIF_precomp:core/z.out#9                                                                                                                                                                                              0.0000 4.3350 
        inPlaceNTT_DIF_precomp:core/COMP_LOOP-14:VEC_LOOP:acc#10                                                               mgc_addc_10_0_10_0_10                                                                                     1.0350 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#10.cse#14.sva:mx0w13                                                                                                                                                                    0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#14.sva:mx0w13)(9-5)                                                                                                                                                 0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#14.sva:mx0w13)(9-5).itm                                                                                                                                             0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h                                                                             mgc_mux1hot_5_37                                                                                          2.8500 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h.itm                                                                                                                                                                                   0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc                                                                                                                                                                                        0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/vec:rsci.adra_d                                                                                                                                                                                      0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsci.adra_d                                                                                                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adra_d                                                                                                                                0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:slc(adra_d)(19-10)                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:asn(adrb)                                                                                                                    0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adrb                                                                                                                                  0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsc.adrb                                                                                                                                                                                              0.5000 8.7200 
                                                                                                                                                                                                                                                       
      5                                                                                                                        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst inPlaceNTT_DIF_precomp/vec:rsc.adrb 8.7200 1.2800 
                                                                                                                                                                                                                                                       
        Instance                                                                                                               Component                                                                                                 Delta  Delay  
        --------                                                                                                               ---------                                                                                                 -----  -----  
        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst                                                  inPlaceNTT_DIF_precomp:core_core:fsm                                                                      0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/fsm_output                                                                                                                                                                                           0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95                                                                                                                                                                                0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95.itm                                                                                                                                                                            0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457                                                                                    mgc_not_1                                                                                                 0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457.itm                                                                                                                                                                                          0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/and#447                                                                                    mgc_and_1_3                                                                                               0.5500 0.5500 
        inPlaceNTT_DIF_precomp:core/and.dcpl#400                                                                                                                                                                                         0.0000 0.5500 
        inPlaceNTT_DIF_precomp:core/and#520                                                                                    mgc_and_1_3                                                                                               0.5500 1.1000 
        inPlaceNTT_DIF_precomp:core/and.dcpl#473                                                                                                                                                                                         0.0000 1.1000 
        inPlaceNTT_DIF_precomp:core/and#571                                                                                    mgc_and_1_2                                                                                               0.5500 1.6500 
        inPlaceNTT_DIF_precomp:core/and#571.itm                                                                                                                                                                                          0.0000 1.6500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28                                                                          mgc_mux1hot_5_27                                                                                          1.1000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28.itm                                                                                                                                                                                0.0000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27                                                                             mgc_or_5_2                                                                                                0.5500 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27.itm                                                                                                                                                                                   0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428                                                                                                                                                                                    0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428.itm                                                                                                                                                                                0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#27:rg                                                                         mgc_addc_10_0_10_0_10                                                                                     1.0350 4.3350 
        inPlaceNTT_DIF_precomp:core/z.out#9                                                                                                                                                                                              0.0000 4.3350 
        inPlaceNTT_DIF_precomp:core/COMP_LOOP-14:VEC_LOOP:acc#10                                                               mgc_addc_10_0_10_0_10                                                                                     1.0350 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#10.cse#14.sva:mx0w13                                                                                                                                                                    0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#14.sva:mx0w13)(9-5)                                                                                                                                                 0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#14.sva:mx0w13)(9-5).itm                                                                                                                                             0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h                                                                             mgc_mux1hot_5_37                                                                                          2.8500 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h.itm                                                                                                                                                                                   0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc                                                                                                                                                                                        0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/vec:rsci.adra_d                                                                                                                                                                                      0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsci.adra_d                                                                                                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adra_d                                                                                                                                0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:slc(adra_d)(19-10)                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:asn(adrb)                                                                                                                    0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adrb                                                                                                                                  0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsc.adrb                                                                                                                                                                                              0.5000 8.7200 
                                                                                                                                                                                                                                                       
      6                                                                                                                        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst inPlaceNTT_DIF_precomp/vec:rsc.adrb 8.7200 1.2800 
                                                                                                                                                                                                                                                       
        Instance                                                                                                               Component                                                                                                 Delta  Delay  
        --------                                                                                                               ---------                                                                                                 -----  -----  
        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst                                                  inPlaceNTT_DIF_precomp:core_core:fsm                                                                      0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/fsm_output                                                                                                                                                                                           0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95                                                                                                                                                                                0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95.itm                                                                                                                                                                            0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457                                                                                    mgc_not_1                                                                                                 0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457.itm                                                                                                                                                                                          0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/and#447                                                                                    mgc_and_1_3                                                                                               0.5500 0.5500 
        inPlaceNTT_DIF_precomp:core/and.dcpl#400                                                                                                                                                                                         0.0000 0.5500 
        inPlaceNTT_DIF_precomp:core/and#506                                                                                    mgc_and_1_3                                                                                               0.5500 1.1000 
        inPlaceNTT_DIF_precomp:core/and.dcpl#459                                                                                                                                                                                         0.0000 1.1000 
        inPlaceNTT_DIF_precomp:core/and#577                                                                                    mgc_and_1_2                                                                                               0.5500 1.6500 
        inPlaceNTT_DIF_precomp:core/and#577.itm                                                                                                                                                                                          0.0000 1.6500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28                                                                          mgc_mux1hot_5_27                                                                                          1.1000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28.itm                                                                                                                                                                                0.0000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27                                                                             mgc_or_5_2                                                                                                0.5500 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27.itm                                                                                                                                                                                   0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428                                                                                                                                                                                    0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428.itm                                                                                                                                                                                0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#27:rg                                                                         mgc_addc_10_0_10_0_10                                                                                     1.0350 4.3350 
        inPlaceNTT_DIF_precomp:core/z.out#9                                                                                                                                                                                              0.0000 4.3350 
        inPlaceNTT_DIF_precomp:core/COMP_LOOP-21:VEC_LOOP:acc#10                                                               mgc_addc_10_0_10_0_10                                                                                     1.0350 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#10.cse#21.sva:mx0w20                                                                                                                                                                    0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#21.sva:mx0w20)(9-5)                                                                                                                                                 0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#21.sva:mx0w20)(9-5).itm                                                                                                                                             0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h                                                                             mgc_mux1hot_5_37                                                                                          2.8500 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h.itm                                                                                                                                                                                   0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc                                                                                                                                                                                        0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/vec:rsci.adra_d                                                                                                                                                                                      0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsci.adra_d                                                                                                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adra_d                                                                                                                                0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:slc(adra_d)(19-10)                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:asn(adrb)                                                                                                                    0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adrb                                                                                                                                  0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsc.adrb                                                                                                                                                                                              0.5000 8.7200 
                                                                                                                                                                                                                                                       
      7                                                                                                                        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst inPlaceNTT_DIF_precomp/vec:rsc.adrb 8.7200 1.2800 
                                                                                                                                                                                                                                                       
        Instance                                                                                                               Component                                                                                                 Delta  Delay  
        --------                                                                                                               ---------                                                                                                 -----  -----  
        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst                                                  inPlaceNTT_DIF_precomp:core_core:fsm                                                                      0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/fsm_output                                                                                                                                                                                           0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95                                                                                                                                                                                0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95.itm                                                                                                                                                                            0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457                                                                                    mgc_not_1                                                                                                 0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457.itm                                                                                                                                                                                          0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/and#447                                                                                    mgc_and_1_3                                                                                               0.5500 0.5500 
        inPlaceNTT_DIF_precomp:core/and.dcpl#400                                                                                                                                                                                         0.0000 0.5500 
        inPlaceNTT_DIF_precomp:core/and#506                                                                                    mgc_and_1_3                                                                                               0.5500 1.1000 
        inPlaceNTT_DIF_precomp:core/and.dcpl#459                                                                                                                                                                                         0.0000 1.1000 
        inPlaceNTT_DIF_precomp:core/and#578                                                                                    mgc_and_1_2                                                                                               0.5500 1.6500 
        inPlaceNTT_DIF_precomp:core/and#578.itm                                                                                                                                                                                          0.0000 1.6500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28                                                                          mgc_mux1hot_5_27                                                                                          1.1000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28.itm                                                                                                                                                                                0.0000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27                                                                             mgc_or_5_2                                                                                                0.5500 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27.itm                                                                                                                                                                                   0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428                                                                                                                                                                                    0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428.itm                                                                                                                                                                                0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#27:rg                                                                         mgc_addc_10_0_10_0_10                                                                                     1.0350 4.3350 
        inPlaceNTT_DIF_precomp:core/z.out#9                                                                                                                                                                                              0.0000 4.3350 
        inPlaceNTT_DIF_precomp:core/COMP_LOOP-21:VEC_LOOP:acc#10                                                               mgc_addc_10_0_10_0_10                                                                                     1.0350 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#10.cse#21.sva:mx0w20                                                                                                                                                                    0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#21.sva:mx0w20)(9-5)                                                                                                                                                 0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#21.sva:mx0w20)(9-5).itm                                                                                                                                             0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h                                                                             mgc_mux1hot_5_37                                                                                          2.8500 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h.itm                                                                                                                                                                                   0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc                                                                                                                                                                                        0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/vec:rsci.adra_d                                                                                                                                                                                      0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsci.adra_d                                                                                                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adra_d                                                                                                                                0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:slc(adra_d)(19-10)                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:asn(adrb)                                                                                                                    0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adrb                                                                                                                                  0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsc.adrb                                                                                                                                                                                              0.5000 8.7200 
                                                                                                                                                                                                                                                       
      8                                                                                                                        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst inPlaceNTT_DIF_precomp/vec:rsc.adrb 8.7200 1.2800 
                                                                                                                                                                                                                                                       
        Instance                                                                                                               Component                                                                                                 Delta  Delay  
        --------                                                                                                               ---------                                                                                                 -----  -----  
        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst                                                  inPlaceNTT_DIF_precomp:core_core:fsm                                                                      0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/fsm_output                                                                                                                                                                                           0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95                                                                                                                                                                                0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95.itm                                                                                                                                                                            0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457                                                                                    mgc_not_1                                                                                                 0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457.itm                                                                                                                                                                                          0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/and#447                                                                                    mgc_and_1_3                                                                                               0.5500 0.5500 
        inPlaceNTT_DIF_precomp:core/and.dcpl#400                                                                                                                                                                                         0.0000 0.5500 
        inPlaceNTT_DIF_precomp:core/and#506                                                                                    mgc_and_1_3                                                                                               0.5500 1.1000 
        inPlaceNTT_DIF_precomp:core/and.dcpl#459                                                                                                                                                                                         0.0000 1.1000 
        inPlaceNTT_DIF_precomp:core/and#582                                                                                    mgc_and_1_2                                                                                               0.5500 1.6500 
        inPlaceNTT_DIF_precomp:core/and#582.itm                                                                                                                                                                                          0.0000 1.6500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28                                                                          mgc_mux1hot_5_27                                                                                          1.1000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28.itm                                                                                                                                                                                0.0000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27                                                                             mgc_or_5_2                                                                                                0.5500 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27.itm                                                                                                                                                                                   0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428                                                                                                                                                                                    0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428.itm                                                                                                                                                                                0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#27:rg                                                                         mgc_addc_10_0_10_0_10                                                                                     1.0350 4.3350 
        inPlaceNTT_DIF_precomp:core/z.out#9                                                                                                                                                                                              0.0000 4.3350 
        inPlaceNTT_DIF_precomp:core/COMP_LOOP-21:VEC_LOOP:acc#10                                                               mgc_addc_10_0_10_0_10                                                                                     1.0350 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#10.cse#21.sva:mx0w20                                                                                                                                                                    0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#21.sva:mx0w20)(9-5)                                                                                                                                                 0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#21.sva:mx0w20)(9-5).itm                                                                                                                                             0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h                                                                             mgc_mux1hot_5_37                                                                                          2.8500 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h.itm                                                                                                                                                                                   0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc                                                                                                                                                                                        0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/vec:rsci.adra_d                                                                                                                                                                                      0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsci.adra_d                                                                                                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adra_d                                                                                                                                0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:slc(adra_d)(19-10)                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:asn(adrb)                                                                                                                    0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adrb                                                                                                                                  0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsc.adrb                                                                                                                                                                                              0.5000 8.7200 
                                                                                                                                                                                                                                                       
      9                                                                                                                        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst inPlaceNTT_DIF_precomp/vec:rsc.adrb 8.7200 1.2800 
                                                                                                                                                                                                                                                       
        Instance                                                                                                               Component                                                                                                 Delta  Delay  
        --------                                                                                                               ---------                                                                                                 -----  -----  
        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst                                                  inPlaceNTT_DIF_precomp:core_core:fsm                                                                      0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/fsm_output                                                                                                                                                                                           0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95                                                                                                                                                                                0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95.itm                                                                                                                                                                            0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457                                                                                    mgc_not_1                                                                                                 0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457.itm                                                                                                                                                                                          0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/and#447                                                                                    mgc_and_1_3                                                                                               0.5500 0.5500 
        inPlaceNTT_DIF_precomp:core/and.dcpl#400                                                                                                                                                                                         0.0000 0.5500 
        inPlaceNTT_DIF_precomp:core/and#506                                                                                    mgc_and_1_3                                                                                               0.5500 1.1000 
        inPlaceNTT_DIF_precomp:core/and.dcpl#459                                                                                                                                                                                         0.0000 1.1000 
        inPlaceNTT_DIF_precomp:core/and#576                                                                                    mgc_and_1_2                                                                                               0.5500 1.6500 
        inPlaceNTT_DIF_precomp:core/and#576.itm                                                                                                                                                                                          0.0000 1.6500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28                                                                          mgc_mux1hot_5_27                                                                                          1.1000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28.itm                                                                                                                                                                                0.0000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27                                                                             mgc_or_5_2                                                                                                0.5500 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27.itm                                                                                                                                                                                   0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428                                                                                                                                                                                    0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428.itm                                                                                                                                                                                0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#27:rg                                                                         mgc_addc_10_0_10_0_10                                                                                     1.0350 4.3350 
        inPlaceNTT_DIF_precomp:core/z.out#9                                                                                                                                                                                              0.0000 4.3350 
        inPlaceNTT_DIF_precomp:core/COMP_LOOP-21:VEC_LOOP:acc#10                                                               mgc_addc_10_0_10_0_10                                                                                     1.0350 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#10.cse#21.sva:mx0w20                                                                                                                                                                    0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#21.sva:mx0w20)(9-5)                                                                                                                                                 0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#21.sva:mx0w20)(9-5).itm                                                                                                                                             0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h                                                                             mgc_mux1hot_5_37                                                                                          2.8500 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h.itm                                                                                                                                                                                   0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc                                                                                                                                                                                        0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/vec:rsci.adra_d                                                                                                                                                                                      0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsci.adra_d                                                                                                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adra_d                                                                                                                                0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:slc(adra_d)(19-10)                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:asn(adrb)                                                                                                                    0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adrb                                                                                                                                  0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsc.adrb                                                                                                                                                                                              0.5000 8.7200 
                                                                                                                                                                                                                                                       
      10                                                                                                                       inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst inPlaceNTT_DIF_precomp/vec:rsc.adrb 8.7200 1.2800 
                                                                                                                                                                                                                                                       
        Instance                                                                                                               Component                                                                                                 Delta  Delay  
        --------                                                                                                               ---------                                                                                                 -----  -----  
        inPlaceNTT_DIF_precomp:core/inPlaceNTT_DIF_precomp:core_core:fsm:inst                                                  inPlaceNTT_DIF_precomp:core_core:fsm                                                                      0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/fsm_output                                                                                                                                                                                           0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95                                                                                                                                                                                0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/slc(fsm_output)(1)#95.itm                                                                                                                                                                            0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457                                                                                    mgc_not_1                                                                                                 0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/not#457.itm                                                                                                                                                                                          0.0000 0.0000 
        inPlaceNTT_DIF_precomp:core/and#447                                                                                    mgc_and_1_3                                                                                               0.5500 0.5500 
        inPlaceNTT_DIF_precomp:core/and.dcpl#400                                                                                                                                                                                         0.0000 0.5500 
        inPlaceNTT_DIF_precomp:core/and#506                                                                                    mgc_and_1_3                                                                                               0.5500 1.1000 
        inPlaceNTT_DIF_precomp:core/and.dcpl#459                                                                                                                                                                                         0.0000 1.1000 
        inPlaceNTT_DIF_precomp:core/and#577                                                                                    mgc_and_1_2                                                                                               0.5500 1.6500 
        inPlaceNTT_DIF_precomp:core/and#577.itm                                                                                                                                                                                          0.0000 1.6500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28                                                                          mgc_mux1hot_5_27                                                                                          1.1000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#28.itm                                                                                                                                                                                0.0000 2.7500 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27                                                                             mgc_or_5_2                                                                                                0.5500 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:or#27.itm                                                                                                                                                                                   0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428                                                                                                                                                                                    0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc#428.itm                                                                                                                                                                                0.0000 3.3000 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#27:rg                                                                         mgc_addc_10_0_10_0_10                                                                                     1.0350 4.3350 
        inPlaceNTT_DIF_precomp:core/z.out#9                                                                                                                                                                                              0.0000 4.3350 
        inPlaceNTT_DIF_precomp:core/COMP_LOOP-10:VEC_LOOP:acc#10                                                               mgc_addc_10_0_10_0_10                                                                                     1.0350 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:acc#10.cse#10.sva:mx0w9                                                                                                                                                                     0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#10.sva:mx0w9)(1)                                                                                                                                                    0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:slc(VEC_LOOP:acc#10.cse#10.sva:mx0w9)(1).itm                                                                                                                                                0.0000 5.3700 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#7                                                                           mgc_mux1hot_1_32                                                                                          2.8500 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:mux1h#7.itm                                                                                                                                                                                 0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/VEC_LOOP:conc                                                                                                                                                                                        0.0000 8.2200 
        inPlaceNTT_DIF_precomp:core/vec:rsci.adra_d                                                                                                                                                                                      0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsci.adra_d                                                                                                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adra_d                                                                                                                                0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:slc(adra_d)(19-10)                                                                                                           0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/VEC_LOOP:asn(adrb)                                                                                                                    0.0000 8.2200 
        inPlaceNTT_DIF_precomp:Xilinx_RAMS.BLOCK_DPRAM_RBW_DUAL_rwport(13,10,32,1024,1024,32,1)gen/adrb                                                                                                                                  0.0000 8.2200 
        inPlaceNTT_DIF_precomp/vec:rsc.adrb                                                                                                                                                                                              0.5000 8.7200 
                                                                                                                                                                                                                                                       
      
    Register Input and Register-to-Output Slack
      Clock period or pin-to-reg delay constraint (clk): 10.0
      Clock uncertainty constraint (clk)               : 0.0
      
      Instance                                                                                           Port                                              Slack (Delay) Messages 
      -------------------------------------------------------------------------------------------------- ----------------------------------------------- ------- ------- --------
      inPlaceNTT_DIF_precomp:core/reg(run:rsci.oswt)                                                     VEC_LOOP:if:nor.itm                              8.9000  1.1000          
      inPlaceNTT_DIF_precomp:core/reg(vec:rsci.oswt)                                                     not#429.itm                                      8.6600  1.3400          
      inPlaceNTT_DIF_precomp:core/reg(vec:rsci.oswt#1)                                                   and#31.rmff                                      8.9000  1.1000          
      inPlaceNTT_DIF_precomp:core/reg(twiddle:rsci.oswt)                                                 and#138.rmff                                     8.3500  1.6500          
      inPlaceNTT_DIF_precomp:core/reg(complete:rsci.oswt)                                                and#162.itm                                      3.0800  6.9200          
      inPlaceNTT_DIF_precomp:core/reg(vec:rsc.triosy:obj.iswt0)                                          and#164.itm                                      8.9000  1.1000          
      inPlaceNTT_DIF_precomp:core/reg(ensig.cgo)                                                         not#430.itm                                      8.6600  1.3400          
      inPlaceNTT_DIF_precomp:core/reg(ensig.cgo#1)                                                       and#167.rmff                                     7.4550  2.5450          
      inPlaceNTT_DIF_precomp:core/reg(STAGE_LOOP:i(3:0))                                                 STAGE_LOOP:i:STAGE_LOOP:i:mux.itm                8.2700  1.7300          
      inPlaceNTT_DIF_precomp:core/reg(p)                                                                 p:rsci.idat                                     10.0000  0.0000          
      inPlaceNTT_DIF_precomp:core/reg(run_ac_sync_tmp_dobj)                                              run:rsci.ivld.mxwt                               9.6000  0.4000          
      inPlaceNTT_DIF_precomp:core/reg(STAGE_LOOP:lshift.psp)                                             z.out                                            8.1050  1.8950          
      inPlaceNTT_DIF_precomp:core/reg(COMP_LOOP:k(10:5).sva(4:0))                                        COMP_LOOP:COMP_LOOP:and.itm                      3.0800  6.9200          
      inPlaceNTT_DIF_precomp:core/reg(COMP_LOOP-2:twiddle_f:lshift.ncse)                                 COMP_LOOP-2:twiddle_f:lshift.ncse.sva#1          8.1850  1.8150          
      inPlaceNTT_DIF_precomp:core/reg(COMP_LOOP-1:twiddle_f:acc)                                         COMP_LOOP-1:twiddle_f:acc.cse.sva#1              8.1050  1.8950          
      inPlaceNTT_DIF_precomp:core/reg(COMP_LOOP-9:twiddle_f:lshift.ncse)                                 STAGE_LOOP:slc(z.out)(6-0).itm                   8.1050  1.8950          
      inPlaceNTT_DIF_precomp:core/reg(COMP_LOOP-17:twiddle_f:lshift)                                     COMP_LOOP:twiddle_f:mux1h#31.itm                 1.4875  8.5125          
      inPlaceNTT_DIF_precomp:core/reg(COMP_LOOP:twiddle_f:mul)                                           COMP_LOOP:twiddle_f:COMP_LOOP:twiddle_f:mux.itm  1.9575  8.0425          
      inPlaceNTT_DIF_precomp:core/reg(COMP_LOOP-13:twiddle_f:mul.psp)                                    slc(COMP_LOOP:twiddle_f:mux1h#40.rgt)(7).itm     1.8775  8.1225          
      inPlaceNTT_DIF_precomp:core/reg(COMP_LOOP-13:twiddle_f:mul.psp)#1                                  slc(COMP_LOOP:twiddle_f:mux1h#40.rgt)(6-5).itm   1.8775  8.1225          
      inPlaceNTT_DIF_precomp:core/reg(COMP_LOOP-13:twiddle_f:mul.psp)#2                                  slc(COMP_LOOP:twiddle_f:mux1h#40.rgt)(4-0).itm   1.8775  8.1225          
      inPlaceNTT_DIF_precomp:core/reg(COMP_LOOP-3:twiddle_f:lshift.ncse)                                 COMP_LOOP-3:twiddle_f:lshift.ncse.sva#1          3.3675  6.6325          
      inPlaceNTT_DIF_precomp:core/reg(COMP_LOOP-11:twiddle_f:mul.psp)                                    COMP_LOOP:twiddle_f:mux1h#50.itm                 1.4875  8.5125          
      inPlaceNTT_DIF_precomp:core/reg(COMP_LOOP:twiddle_help#1)                                          twiddle_h:rsci.qb_d.mxwt                         7.5200  2.4800          
      inPlaceNTT_DIF_precomp:core/reg(COMP_LOOP:twiddle_f#1)                                             twiddle:rsci.qb_d.mxwt                           7.5200  2.4800          
      inPlaceNTT_DIF_precomp:core/reg(VEC_LOOP:acc#1)                                                    VEC_LOOP:and.itm                                 5.0350  4.9650          
      inPlaceNTT_DIF_precomp:core/reg(VEC_LOOP:j(10:0)#1)                                                z.out#4                                          5.1000  4.9000          
      inPlaceNTT_DIF_precomp:core/reg(VEC_LOOP:acc#10)                                                   VEC_LOOP:mux1h#14.itm                            1.7800  8.2200          
      inPlaceNTT_DIF_precomp:core/reg(COMP_LOOP-5:twiddle_f:lshift.ncse)                                 COMP_LOOP-5:twiddle_f:lshift.itm                 9.1300  0.8700          
      inPlaceNTT_DIF_precomp:core:run:rsci:run:wait_dp/reg(run:rsci.bcwt)                                if:nor.itm                                       6.9300  3.0700          
      inPlaceNTT_DIF_precomp:core:run:rsci:run:wait_dp/reg(run:rsci.ivld.bfwt)                           run:rsci.ivld                                    9.9200  0.0800          
      inPlaceNTT_DIF_precomp:core:vec:rsci#1:vec:rsc.@:wait_dp/reg(vec:rsci.bcwt)                        VEC_LOOP:nor.itm                                 6.9300  3.0700          
      inPlaceNTT_DIF_precomp:core:vec:rsci#1:vec:rsc.@:wait_dp/reg(vec:rsci.bcwt#1)                      VEC_LOOP:nor#2.itm                               6.9300  3.0700          
      inPlaceNTT_DIF_precomp:core:vec:rsci#1:vec:rsc.@:wait_dp/reg(vec:rsci.qa_d.bfwt)                   VEC_LOOP:slc(vec:rsci.qa_d)(63-32).itm           7.6000  2.4000          
      inPlaceNTT_DIF_precomp:core:vec:rsci#1:vec:rsc.@:wait_dp/reg(vec:rsci.qa_d.bfwt)#1                 VEC_LOOP:slc(vec:rsci.qa_d)(31-0).itm            7.6000  2.4000          
      inPlaceNTT_DIF_precomp:core:twiddle:rsci#1:twiddle:rsc.@:wait_dp/reg(twiddle:rsci.bcwt)            COMP_LOOP:twiddle_f:nor.itm                      6.9300  3.0700          
      inPlaceNTT_DIF_precomp:core:twiddle:rsci#1:twiddle:rsc.@:wait_dp/reg(twiddle:rsci.qb_d.bfwt)       twiddle:rsci.qb_d                                7.5200  2.4800          
      inPlaceNTT_DIF_precomp:core:twiddle_h:rsci#1:twiddle_h:rsc.@:wait_dp/reg(twiddle_h:rsci.bcwt)      COMP_LOOP:twiddle_help:nor.itm                   6.9300  3.0700          
      inPlaceNTT_DIF_precomp:core:twiddle_h:rsci#1:twiddle_h:rsc.@:wait_dp/reg(twiddle_h:rsci.qb_d.bfwt) twiddle_h:rsci.qb_d                              7.5200  2.4800          
      inPlaceNTT_DIF_precomp:core:complete:rsci:complete:wait_dp/reg(complete:rsci.bcwt)                 if:nor#3.itm                                     6.9300  3.0700          
      inPlaceNTT_DIF_precomp:core:staller/reg(core.wten)                                                 not#1.itm                                        8.0300  1.9700          
      inPlaceNTT_DIF_precomp                                                                             run:rsc.rdy                                      9.1300  0.8700          
      inPlaceNTT_DIF_precomp                                                                             vec:rsc.adra                                     1.2800  8.7200          
      inPlaceNTT_DIF_precomp                                                                             vec:rsc.da                                       7.7700  2.2300          
      inPlaceNTT_DIF_precomp                                                                             vec:rsc.wea                                      6.4300  3.5700          
      inPlaceNTT_DIF_precomp                                                                             vec:rsc.adrb                                     1.2800  8.7200          
      inPlaceNTT_DIF_precomp                                                                             vec:rsc.db                                       7.7700  2.2300          
      inPlaceNTT_DIF_precomp                                                                             vec:rsc.web                                      6.4300  3.5700          
      inPlaceNTT_DIF_precomp                                                                             vec:rsc.triosy.lz                                9.1300  0.8700          
      inPlaceNTT_DIF_precomp                                                                             p:rsc.triosy.lz                                  9.1300  0.8700          
      inPlaceNTT_DIF_precomp                                                                             r:rsc.triosy.lz                                  9.1300  0.8700          
      inPlaceNTT_DIF_precomp                                                                             twiddle:rsc.adrb                                 5.8000  4.2000          
      inPlaceNTT_DIF_precomp                                                                             twiddle:rsc.triosy.lz                            9.1300  0.8700          
      inPlaceNTT_DIF_precomp                                                                             twiddle_h:rsc.adrb                               5.8000  4.2000          
      inPlaceNTT_DIF_precomp                                                                             twiddle_h:rsc.triosy.lz                          9.1300  0.8700          
      inPlaceNTT_DIF_precomp                                                                             complete:rsc.vld                                 9.1300  0.8700          
      
  Operator Bitwidth Summary
    Operation                                       Size (bits) Count 
    ----------------------------------------------- ----------- -----
    add                                                               
    -                                                         9     1 
    -                                                         7     1 
    -                                                         5     2 
    -                                                         4     2 
    -                                                        32     2 
    -                                                        11     3 
    -                                                        10    31 
    and                                                               
    -                                                         5     2 
    -                                                         3     1 
    -                                                         2     1 
    -                                                        10     1 
    -                                                         1   395 
    chread_sync                                                       
    -                                                         0     1 
    chwrite_sync                                                      
    -                                                         0     1 
    lshift                                                            
    -                                                         9     1 
    -                                                         8     1 
    -                                                         6     1 
    -                                                         5     1 
    -                                                        11     1 
    -                                                        10     1 
    modulo_add_0a37945888dd1e74de5ead9499a92e0360eb                   
    -                                                        32     1 
    modulo_sub_35e8763e05b723902e0a11aa8bf94b5d6374                   
    -                                                        32     1 
    mul                                                               
    -                                                        10     3 
    mult_537fa58b3c62ba07ee98ed4139c27adf70e3                         
    -                                                        32     1 
    mux                                                               
    -                                                         7     2 
    -                                                         5     4 
    -                                                         4     2 
    -                                                        32     9 
    -                                                        10     4 
    -                                                         1    85 
    mux1h                                                             
    -                                                         9     2 
    -                                                         8     1 
    -                                                         7     2 
    -                                                         6     3 
    -                                                         5     3 
    -                                                         4     3 
    -                                                         3     1 
    -                                                         2     1 
    -                                                        10     1 
    -                                                         1    16 
    nand                                                              
    -                                                         1     7 
    nor                                                               
    -                                                         4     1 
    -                                                         1    72 
    not                                                               
    -                                                         7     2 
    -                                                         6     1 
    -                                                         5     1 
    -                                                         4     2 
    -                                                        32     2 
    -                                                        10     3 
    -                                                         1   166 
    or                                                                
    -                                                         5     1 
    -                                                         4     1 
    -                                                         1   115 
    read_port                                                         
    -                                                        32     1 
    read_sync                                                         
    -                                                         0     5 
    reg                                                               
    -                                                         9     2 
    -                                                         8     1 
    -                                                         7     1 
    -                                                         6     1 
    -                                                         5     2 
    -                                                         4     2 
    -                                                        32     7 
    -                                                         2     1 
    -                                                        11     2 
    -                                                        10     4 
    -                                                         1    18 
    xor                                                               
    -                                                         1     1 
    
  End of Report
